(57)【特許請求の範囲】
【請求項１】
互いに対向する第一及び第二主面を含む半導体基板と、ガイガーモードで動作すると共に前記半導体基板内に形成された複数のアバランシェフォトダイオードと、それぞれの前記アバランシェフォトダイオードに対して電気的に接続されると共に前記半導体基板の前記第二主面側に配置された複数の第一電極と、を有する半導体光検出素子と、
前記半導体基板の前記第二主面と対向する第三主面と、前記第一電極毎に対応して前記第三主面側に配置された複数の第二電極と、を有すると共に、前記半導体光検出素子に対向配置される搭載基板と、
前記複数の第二電極に対して電気的に接続される複数のクエンチング回路と、を備え、
前記第一電極と、該第一電極に対応する前記第二電極と、がバンプ電極を介して電気的に接続され、
前記複数のクエンチング回路は、前記搭載基板に配置されており、
対応する前記第一電極と前記第二電極とが電気的に接続されることにより、前記複数のアバランシェフォトダイオードは、それぞれ対応する前記第一電極、前記バンプ電極、及び前記第二電極を介して、対応する前記クエンチング回路と直列に接続されていることを特徴とする光検出装置。
【請求項２】
各前記アバランシェフォトダイオードは、
第一導電体の前記半導体基板と、
前記半導体基板の前記第一主面側に形成された第二導電型の第一半導体領域と、
前記第一半導体領域内に形成され且つ前記第一半導体領域よりも不純物濃度が高い第二導電型の第二半導体領域と、
前記半導体基板の前記第一主面側に配置され且つ前記第二半導体領域に電気的に接続された第三電極と、を有し、
前記半導体基板には、前記アバランシェフォトダイオード毎に、前記第一主面側から前記第二主面側まで貫通し且つ対応する前記第三電極と前記第一電極とを電気的に接続する貫通電極が形成されており、
前記複数のアバランシェフォトダイオードは、それぞれ対応する前記第三電極、前記貫通電極を更に介して、対応する前記クエンチング回路と直列に接続されていることを特徴とする請求項１に記載の光検出装置。
【請求項３】
各前記アバランシェフォトダイオードは、
第一導電体の前記半導体基板と、
前記半導体基板の前記第二主面側に形成された第二導電型の第一半導体領域と、
前記第一半導体領域とでＰＮ接合を構成し且つ前記半導体基板よりも不純物濃度が高い第一導電型の第二半導体領域と、を有し、
前記第一半導体領域と前記第一電極とが電気的に接続されていることを特徴とする請求項１に記載の光検出装置。
【請求項４】
前記搭載基板は、前記クエンチング回路が並列に接続されたコモン電極を更に含んでいることを特徴とする請求項１〜３のいずれか一項に記載の光検出装置。
【請求項５】
前記クエンチング回路が、パッシブクエンチング回路又はアクティブクエンチング回路であることを特徴とする請求項１〜４のいずれか一項に記載の光検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出装置に関する。
【背景技術】
【０００２】
ガイガーモードで動作する複数のアバランシェフォトダイオードと、それぞれのアバランシェフォトダイオードに対して直列に接続されたクエンチング抵抗と、を備えている表面入射型のフォトダイオードアレイ（半導体光検出素子）が知られている（たとえば、特許文献１参照）。このフォトダイオードアレイでは、各画素を構成するアバランシェフォトダイオードが形成された半導体基板にクエンチング抵抗が設けられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−００３７３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された表面入射型の半導体光検出素子では、クエンチング抵抗は半導体基板の光入射面（表面）側に配置される。このため、クエンチング抵抗が配置されるスペース分、開口率が低くならざるを得ず、開口率の向上には限界があった。
【０００５】
ところで、裏面入射型の半導体光検出素子では、クエンチング抵抗は半導体基板の光入射面に対向する面（裏面）側に配置される。裏面入射型の半導体光検出素子においても、画素数の増加などの要因により各画素のサイズが小さい場合、プロセス設計での制約上、各画素の領域（アクティブ領域）外にクエンチング抵抗を配置しなければならないことがある。各アバランシェフォトダイオードがガイガーモードで動作する際に形成される増倍領域は、アクティブ領域内に位置する。結果的に、クエンチング抵抗をアクティブ領域外に配置する分、開口率は低くならざるを得ない。
【０００６】
本発明は、開口率を著しく向上することが可能な光検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る光検出装置は、互いに対向する第一及び第二主面を含む半導体基板を有する半導体光検出素子と、半導体光検出素子に対向配置されると共に、半導体基板の第二主面と対向する第三主面を有する搭載基板と、を備え、半導体光検出素子は、ガイガーモードで動作すると共に半導体基板内に形成された複数のアバランシェフォトダイオードと、それぞれのアバランシェフォトダイオードに対して電気的に接続されると共に半導体基板の第二主面側に配置された第一電極と、を含み、搭載基板は、第一電極毎に対応して第三主面側に配置された複数の第二電極と、それぞれの第二電極に対して電気的に接続されると共に第三主面側に配置されたクエンチング回路と、を含んでおり、第一電極と、該第一電極に対応する第二電極と、がバンプ電極を介して接続されていることを特徴とする。
【０００８】
本発明に係る光検出装置では、クエンチング回路が、半導体光検出素子の半導体基板ではなく、搭載基板に配置される。このため、半導体基板において、クエンチング回路を配置するスペースを考慮することなく、各アバランシェフォトダイオードが形成されることとなる。この結果、光検出装置（半導体光検出素子）の開口率を著しく向上することができる。
【０００９】
各アバランシェフォトダイオードは、第一導電体の半導体基板と、半導体基板の第一主面側に形成された第二導電型の第一半導体領域と、第一半導体領域内に形成され且つ第一半導体領域よりも不純物濃度が高い第二導電型の第二半導体領域と、半導体基板の第一主面側に配置され且つ第二半導体領域に電気的に接続された第三電極と、を有し、半導体基板には、アバランシェフォトダイオードに、第一主面側から第二主面側まで貫通し且つ対応する第三電極と第一電極とを電気的に接続する貫通電極が形成されていてもよい。この場合、表面入射型の半導体光検出素子が用いられた場合でも、開口率を著しく向上することができる。また、第三電極と第一電極とが貫通電極を介して電気的に接続されるため、第三電極、貫通電極、第一電極、バンプ電極、及び第二電極を介した第二半導体領域からクエンチング回路までの配線距離が比較的短い。このため、配線が有する抵抗及び容量の影響が抑制され、時間分解能が向上する。
【００１０】
各アバランシェフォトダイオードは、第一導電体の半導体基板と、半導体基板の第二主面側に形成された第二導電型の第一半導体領域と、第一半導体領域とでＰＮ接合を構成し且つ半導体基板よりも不純物濃度が高い第一導電型の第二半導体領域と、を有し、第一半導体領域と第一電極とが電気的に接続されていてもよい。この場合、裏面入射型の半導体光検出素子が用いられた場合でも、開口率を著しく向上することができる。また、第一電極と第二電極とがバンプ電極を介して電気的に接続されるため、第一半導体領域からクエンチング回路までの配線距離が極めて短い。このため、配線が有する抵抗及び容量の影響が著しく抑制され、時間分解能がより一層向上する。
【００１１】
搭載基板は、クエンチング回路が並列に接続されたコモン電極を更に含んでいてもよい。この場合、配線距離が長くなることなく、各アバランシェフォトダイオード（クエンチング回路）を並列に接続することができる。
【００１２】
クエンチング回路が、パッシブクエンチング回路又はアクティブクエンチング回路であってもよい。
【発明の効果】
【００１３】
本発明によれば、開口率を著しく向上することが可能な光検出装置を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本実施形態に係る光検出装置を示す概略斜視図である。
【図２】本実施形態に係る光検出装置の断面構成を説明するための図である。
【図３】半導体光検出素子の概略平面図である。
【図４】半導体光検出素子の概略平面図である。
【図５】搭載基板の概略平面図である。
【図６】光検出装置の回路図である。
【図７】本実施形態の変形例に係る光検出装置の断面構成を説明するための図である。
【図８】半導体光検出素子の概略平面図である。
【図９】本実施形態の変形例に係る光検出装置の断面構成を説明するための図である。
【図１０】搭載基板の概略平面図である。
【発明を実施するための形態】
【００１５】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１６】
図１〜図６を参照して、本実施形態に係る光検出装置１の構成を説明する。図１は、本実施形態に係る光検出装置を示す概略斜視図である。図２は、本実施形態に係る光検出装置の断面構成を説明するための図である。図３及び図４は、半導体光検出素子の概略平面図である。図５は、搭載基板の概略平面図である。図６は、光検出装置の回路図である。
【００１７】
光検出装置１は、図１及び図２に示されるように、半導体光検出素子１０Ａ、搭載基板２０、及びガラス基板３０を備えている。搭載基板２０は、半導体光検出素子１０Ａに対向配置されている。ガラス基板３０は、半導体光検出素子１０Ａに対向配置されている。半導体光検出素子１０Ａは、搭載基板２０とガラス基板３０との間に配置されている。
【００１８】
半導体光検出素子１０Ａは、表面入射型のフォトダイオードアレイＰＤＡ１からなる。フォトダイオードアレイＰＤＡ１は、平面視で矩形形状を呈する半導体基板１Ｎを有している。半導体基板１Ｎは、互いに対向する主面１Ｎａと主面１Ｎｂとを含んでいる。半導体基板１Ｎは、Ｓｉからなる、Ｎ型（第一導電型）の半導体基板である。
【００１９】
フォトダイオードアレイＰＤＡ１は、半導体基板１Ｎに形成された複数のアバランシェフォトダイオードＡＰＤを含んでいる。一つのアバランシェフォトダイオードＡＰＤは、フォトダイオードアレイＰＤＡ１における一つの画素を構成している。各アバランシェフォトダイオードＡＰＤは、それぞれクエンチング抵抗Ｒ１と直列に接続された形で、全て並列に接続されており、電源から逆バイアス電圧が印加される。アバランシェフォトダイオードＡＰＤからの出力電流は、後述する信号処理部ＳＰによって検出される。
【００２０】
個々のアバランシェフォトダイオードＡＰＤは、Ｐ型（第二導電型）の第一半導体領域１ＰＡと、Ｐ型（第二導電型）の第二半導体領域１ＰＢと、を有している。第一半導体領域１ＰＡは、半導体基板１Ｎの主面１Ｎａ側に形成されている。第二半導体領域１ＰＢは、第一半導体領域１ＰＡ内に形成され且つ第一半導体領域１ＰＡよりも不純物濃度が高い。第二半導体領域１ＰＢの平面形状は、たとえば多角形（本実施形態では、八角形）である。第一半導体領域１ＰＡの深さは、第二半導体領域１ＰＢよりも深い。
【００２１】
半導体基板１Ｎは、Ｎ型（第一導電型）の半導体領域１ＰＣを有している。半導体領域１ＰＣは、半導体基板１Ｎの主面１Ｎａ側に形成されている。半導体領域１ＰＣは、後述する貫通電極ＴＥが配置される貫通孔ＴＨに、Ｎ型の半導体基板１ＮとＰ型の第一半導体領域１ＰＡとの間に形成されるＰＮ接合が露出するのを防ぐ。半導体領域１ＰＣは、貫通孔ＴＨ（貫通電極ＴＥ）に対応する位置に形成されている。
【００２２】
アバランシェフォトダイオードＡＰＤは、図３にも示されるように、半導体基板１Ｎの主面１Ｎａ側に配置された電極Ｅ１を有している。電極Ｅ１は、第二半導体領域１ＰＢに接続されている。電極Ｅ１は、主面１Ｎａ側から見て、第二半導体領域１ＰＢの外側の半導体基板１Ｎ上に、絶縁層Ｌ１を介して形成されている。図３では、構造の明確化のため、図２に示した絶縁層Ｌ１の記載を省略している。第一半導体領域１ＰＡは、第二半導体領域１ＰＢを介して電極Ｅ１に電気的に接続されている。
【００２３】
アバランシェフォトダイオードＡＰＤは、図４にも示されるように、半導体基板１Ｎの主面１Ｎｂ側にそれぞれ配置された、半導体基板１Ｎに電気的に接続された電極（図示省略）と、電極Ｅ５と、当該電極Ｅ５に接続された電極Ｅ７と、を有している。電極Ｅ５は、主面１Ｎｂ側から見て、第二半導体領域１ＰＢの外側の半導体基板１Ｎ上に、絶縁層Ｌ２を介して形成されている。電極Ｅ７は、主面１Ｎｂ側から見て、第二半導体領域１ＰＢと重複する半導体基板１Ｎ上に、絶縁層Ｌ２を介して形成されている。すなわち、電極Ｅ７は、主面１Ｎｂにおける第二半導体領域１ＰＢに対応する領域上に形成されている。図４では、構造の明確化のため、図２に示したパッシベーション膜ＰＦの記載を省略している。
【００２４】
フォトダイオードアレイＰＤＡ１は、複数の貫通電極ＴＥを含んでいる。貫通電極ＴＥは、個々のアバランシェフォトダイオードＡＰＤ毎に設けられている。貫通電極ＴＥは、半導体基板１Ｎを、主面１Ｎａ側から主面１Ｎｂ側まで貫通して形成されている。すなわち、貫通電極ＴＥは、半導体基板１Ｎを貫通する貫通孔ＴＨ内に配置されている。絶縁層Ｌ２は、貫通孔ＴＨ内にも形成されている。したがって、貫通電極ＴＥは、絶縁層Ｌ２を介して、貫通孔ＴＨ内に配置される。
【００２５】
貫通電極ＴＥは、その一方端が電極Ｅ１に接続され、その他方端が電極Ｅ５に接続されている。第二半導体領域１ＰＢは、電極Ｅ１、貫通電極ＴＥ、及び電極Ｅ５を介して、電極Ｅ７に電気的に接続されている。
【００２６】
貫通電極ＴＥは、平面視で、アバランシェフォトダイオードＡＰＤ間の領域に配置されている。本実施形態では、アバランシェフォトダイオードＡＰＤは、第一方向にＭ行、第一方向に直交する第二方向にＮ列（Ｍ，Ｎは自然数）に２次元配列されている。貫通電極ＴＥは、４つのアバランシェフォトダイオードＡＰＤに囲まれる領域に形成されている。貫通電極ＴＥは、アバランシェフォトダイオードＡＰＤ毎に設けられているため、第一方向にＭ行、第二方向にＮ列に２次元配列される。
【００２７】
電極Ｅ１，Ｅ５，Ｅ７及び貫通電極ＴＥはアルミニウムなどの金属からなる。半導体基板がＳｉからなる場合には、電極材料としては、アルミニウムの他に、ＡｕＧｅ／Ｎｉなどもよく用いられる。プロセス設計にも因るが、電極Ｅ５、電極Ｅ７、及び貫通電極ＴＥは一体に形成することができる。電極Ｅ１，Ｅ５，Ｅ７及び貫通電極ＴＥの形成方法としては、スパッタ法を用いることができる。
【００２８】
Ｓｉを用いた場合におけるＰ型不純物としてはＢなどの３族元素が用いられ、Ｎ型不純物としては、Ｎ、Ｐ又はＡｓなどの５族元素が用いられる。半導体の導電型であるＮ型とＰ型は、互いに置換して素子を構成しても、当該素子を機能させることができる。これらの不純物の添加方法としては、拡散法やイオン注入法を用いることができる。
【００２９】
絶縁層Ｌ１，Ｌ２の材料としては、ＳｉＯ２又はＳｉＮを用いることができる。絶縁層Ｌ１，Ｌ２の形成方法としては、絶縁層Ｌ１，Ｌ２がＳｉＯ２からなる場合には、熱酸化法又はスパッタ法を用いることができる。
【００３０】
搭載基板２０は、互いに対向する主面２０ａと主面２０ｂとを有している。搭載基板２０は、平面視で矩形形状を呈している。主面２０ａは、半導体基板１Ｎの主面１Ｎｂと対向している。搭載基板２０は、主面２０ａ側に配置された複数の電極Ｅ９を含んでいる。電極Ｅ９は、図２及び図６に示されるように、貫通電極ＴＥに対応して配置されている。具体的には、電極Ｅ９は、主面２０ａにおける、電極Ｅ７に対向する各領域上に形成されている。
【００３１】
半導体基板１Ｎの側面１Ｎｃと搭載基板２０の側面２０ｃとは、図１及び図２に示されているように、面一とされている。すなわち、平面視で、半導体基板１Ｎの外縁と、搭載基板２０の外縁とは、一致している。
【００３２】
電極Ｅ７と電極Ｅ９とは、バンプ電極ＢＥにより接続されている。これにより、貫通電極ＴＥは、電極Ｅ５、電極Ｅ７、及びバンプ電極ＢＥを介して、電極Ｅ９に電気的に接続されている。そして、第二半導体領域１ＰＢは、電極Ｅ１、貫通電極ＴＥ、電極Ｅ５、電極Ｅ７、及びバンプ電極ＢＥを介して、電極Ｅ９に電気的に接続されている。電極Ｅ９も、電極Ｅ１，Ｅ５，Ｅ７及び貫通電極ＴＥと同じくアルミニウムなどの金属からなる。電極材料としては、アルミニウムの他に、ＡｕＧｅ／Ｎｉなどを用いてもよい。バンプ電極ＢＥは、たとえば、はんだからなる。
【００３３】
バンプ電極ＢＥは、不図示のＵＢＭ（Under  Bump  Metal）を介して、電極Ｅ７に形成される。ＵＢＭは、バンプ電極ＢＥと電気的及び物理的に接続が優れた材料からなる。ＵＢＭの形成方法は、無電解めっき法を用いることができる。バンプ電極ＢＥの形成方法は、ハンダボールを搭載する手法又は印刷法を用いることができる。
【００３４】
搭載基板２０は、図５に示されるように、それぞれ複数のクエンチング抵抗Ｒ１と信号処理部ＳＰとを含んでいる。搭載基板２０は、ＡＳＩＣ（Application  Specific  Integrated  Circuit）を構成している。図５では、構造の明確化のため、図２に示したパッシベーション膜ＰＦの記載を省略している。
【００３５】
クエンチング抵抗Ｒ１は、主面２０ａ側に配置されている。クエンチング抵抗Ｒ１は、その一方端が電極Ｅ９に電気的に接続され、その他方端がコモン電極ＣＥに接続されている。クエンチング抵抗Ｒ１は、パッシブクエンチング回路を構成している。コモン電極ＣＥには、クエンチング抵抗Ｒ１が並列に接続されている。
【００３６】
信号処理部ＳＰは、主面２０ａ側に配置されている。信号処理部ＳＰは、その入力端が電極Ｅ９に電気的に接続され、その出力端が信号線ＴＬに接続されている。信号処理部ＳＰには、電極Ｅ１、貫通電極ＴＥ、電極Ｅ５、電極Ｅ７、バンプ電極ＢＥ、及び電極Ｅ９を介して、各アバランシェフォトダイオードＡＰＤ（半導体光検出素子１０Ａ）からの出力信号が入力される。信号処理部ＳＰは、各アバランシェフォトダイオードＡＰＤからの出力信号を処理する。信号処理部ＳＰは、各アバランシェフォトダイオードＡＰＤからの出力信号をデジタルパルスに変換するＣＭＯＳ回路を含んでいる。
【００３７】
半導体基板１Ｎの主面１Ｎｂ側及び搭載基板２０の主面２０ａ側には、バンプ電極ＢＥに対応する位置に開口が形成されたパッシベーション膜ＰＦが配置されている。パッシベーション膜ＰＦは、たとえばＳｉＮからなる。パッシベーション膜ＰＦの形成方法としては、ＣＶＤ（Chemical  Vapor  Deposition）法を用いることができる。
【００３８】
ガラス基板３０は、互いに対向する主面３０ａと主面３０ｂとを有している。ガラス基板３０は、平面視で矩形形状を呈している。主面３０ａは、半導体基板１Ｎの主面１Ｎｂと対向している。主面３０ｂは、平坦である。本実施形態では、主面３０ａも平坦である。ガラス基板３０と半導体光検出素子１０Ａとは、光学接着剤ＯＡにより光学的に接続されている。ガラス基板３０は、半導体光検出素子１０Ａ上に直接形成されていてもよい。
【００３９】
図示を省略するが、ガラス基板３０の主面３０ｂには光学接着剤によりシンチレータが光学的に接続される。シンチレータからのシンチレーション光は、ガラス基板３０を通り、半導体光検出素子１０Ａに入射する。
【００４０】
半導体基板１Ｎの側面１Ｎｃとガラス基板３０の側面３０ｃとは、図１にも示されているように、面一とされている。すなわち、平面視で、半導体基板１Ｎの外縁と、ガラス基板３０の外縁とは、一致している。
【００４１】
光検出装置１（半導体光検出素子１０Ａ）では、Ｎ型の半導体基板１ＮとＰ型の第一半導体領域１ＰＡとの間に、ＰＮ接合が構成されることで、アバランシェフォトダイオードＡＰＤが形成されている。半導体基板１Ｎは、基板１Ｎの裏面に形成された電極（図示省略）に電気的に接続され、第一半導体領域１ＰＡは、第二半導体領域１ＰＢを介して、電極Ｅ１に接続されている。クエンチング抵抗Ｒ１はアバランシェフォトダイオードＡＰＤに対して直列に接続されている（図６参照）。
【００４２】
フォトダイオードアレイＰＤＡ１においては、個々のアバランシェフォトダイオードＡＰＤをガイガーモードで動作させる。ガイガーモードでは、アバランシェフォトダイオードＡＰＤのブレークダウン電圧よりも大きな逆方向電圧（逆バイアス電圧）をアバランシェフォトダイオードＡＰＤのアノード／カソード間に印加する。すなわち、アノードには（−）電位Ｖ１を、カソードには（＋）電位Ｖ２を印加する。これらの電位の極性は相対的なものであり、一方の電位をグランド電位とすることも可能である。
【００４３】
アノードはＰ型の第一半導体領域１ＰＡであり、カソードはＮ型の半導体基板１Ｎである。アバランシェフォトダイオードＡＰＤに光（フォトン）が入射すると、基板内部で光電変換が行われて光電子が発生する。第一半導体領域１ＰＡのＰＮ接合界面の近傍領域において、アバランシェ増倍が行われ、増幅された電子群は半導体基板１Ｎの裏面に形成された電極に向けて流れる。すなわち、半導体光検出素子１０Ａ（フォトダイオードアレイＰＤＡ１）のいずれかの画素（アバランシェフォトダイオードＡＰＤ）に光（フォトン）が入射すると、増倍されて、信号として電極Ｅ９から取り出されて、対応する信号処理部ＳＰに入力される。
【００４４】
以上のように、本実施形態では、クエンチング抵抗Ｒ１が、半導体光検出素子１０Ａの半導体基板１Ｎではなく、搭載基板２０に配置される。このため、半導体基板１Ｎにおいて、クエンチング抵抗Ｒ１を配置するスペースを考慮することなく、各アバランシェフォトダイオードＡＰＤが形成されることとなる。この結果、光検出装置１（半導体光検出素子１０Ａ）の開口率を著しく向上することができる。
【００４５】
各アバランシェフォトダイオードＡＰＤは、半導体基板１Ｎと、第一半導体領域１ＰＡと、第二半導体領域１ＰＢと、第二半導体領域１ＰＢに電気的に接続された電極Ｅ１と、を有し、半導体基板１Ｎには、アバランシェフォトダイオードＡＰＤ毎に、主面１Ｎａ側から主面１Ｎｂ側まで貫通し且つ対応する電極Ｅ１と電極Ｅ５とを電気的に接続する貫通電極ＴＥが形成されている。これにより、表面入射型の半導体光検出素子１０Ａが用いられた場合でも、開口率を著しく向上することができる。また、電極Ｅ１と電極Ｅ５とが貫通電極ＴＥを介して電気的に接続されるため、電極Ｅ１、貫通電極ＴＥ、電極Ｅ５，Ｅ７、バンプ電極ＢＥ、及び電極Ｅ９を介した第二半導体領域１ＰＢからクエンチング抵抗Ｒ１までの配線距離が比較的短い。このため、光検出装置１では、第二半導体領域１ＰＢからクエンチング抵抗Ｒ１までの配線が有する抵抗及び容量の影響が抑制され、時間分解能が向上する。
【００４６】
搭載基板２０は、クエンチング抵抗Ｒ１が並列に接続されたコモン電極ＣＥを含んでいる。これにより、配線距離が長くなることなく、各アバランシェフォトダイオードＡＰＤ（クエンチング抵抗Ｒ１）を並列に接続することができる。
【００４７】
本実施形態では、半導体光検出素子１０Ａに対向配置されたガラス基板３０により、半導体基板１Ｎの機械的強度を高めることができる。特に、半導体基板１Ｎが薄化されている場合に、極めて有効である。
【００４８】
次に、図７及び図８を参照して、本実施形態の変形例に係る光検出装置１の構成を説明する。図７は、本実施形態の変形例に係る光検出装置の断面構成を説明するための図である。図８は、半導体光検出素子の概略平面図である。
【００４９】
光検出装置１は、図７及び図８に示されるように、半導体光検出素子１０Ｂ、搭載基板２０、及びガラス基板３０を備えている。搭載基板２０は、半導体光検出素子１０Ｂに対向配置されている。ガラス基板３０は、半導体光検出素子１０Ｂに対向配置されている。半導体光検出素子１０Ｂは、搭載基板２０とガラス基板３０との間に配置されている。
【００５０】
半導体光検出素子１０Ｂは、裏面入射型のフォトダイオードアレイＰＤＡ２からなる。フォトダイオードアレイＰＤＡ２は、平面視で矩形形状を呈する半導体基板２Ｎを有している。半導体基板２Ｎは、互いに対向する主面２Ｎａと主面２Ｎｂとを含んでいる。半導体基板２Ｎは、Ｓｉからなる、Ｐ型（第一導電型）の半導体基板である。半導体基板２Ｎは、基板１Ｎの主面２Ｎｂ側に形成された電極（図示省略）に電気的に接続されている。
【００５１】
フォトダイオードアレイＰＤＡ２は、半導体基板２Ｎに形成された複数のアバランシェフォトダイオードＡＰＤを含んでいる。一つのアバランシェフォトダイオードＡＰＤは、フォトダイオードアレイＰＤＡ２における一つの画素を構成している。
【００５２】
個々のアバランシェフォトダイオードＡＰＤは、Ｎ型（第一導電型）の第一半導体領域２ＰＡと、Ｐ型（第二導電型）の第二半導体領域２ＰＢと、を有している。第一半導体領域２ＰＡは、半導体基板２Ｎの主面２Ｎｂ側に形成されている。第二半導体領域２ＰＢは、第一半導体領域２ＰＡとでＰＮ接合を構成し且つ半導体基板２Ｎよりも不純物濃度が高い。第一半導体領域２ＰＡの平面形状は、たとえば多角形（本実施形態では、八角形）である。第一半導体領域２ＰＡはカソード層として機能し、第二半導体領域２ＰＢは増倍層として機能する。
【００５３】
半導体基板２Ｎの主面２Ｎａ側には、アキュムレーション層と絶縁層とが配置されている（いずれも、不図示）。アキュムレーション層は、半導体基板２Ｎ内において主面２Ｎａ側からＰ型不純物を半導体基板２Ｎよりも高い不純物濃度となるようにイオン注入又は拡散させることにより、形成される。絶縁層は、アキュムレーション層上に形成される。絶縁層の材料としては、ＳｉＯ２又はＳｉＮを用いることができる。絶縁層の形成方法としては、絶縁層がＳｉＯ２からなる場合には、熱酸化法又はスパッタ法を用いることができる。
【００５４】
アバランシェフォトダイオードＡＰＤは、図８にも示されるように、半導体基板２Ｎの主面２Ｎｂ側に配置された電極Ｅ１１を有している。電極Ｅ１１は、第一半導体領域２ＰＡに接続されている。電極Ｅ１１は、主面２Ｎｂ側から見て、第一半導体領域２ＰＡに対応する半導体基板２Ｎ上に、絶縁層Ｌ４を介して形成されている。図８では、構造の明確化のため、図２に示した絶縁層Ｌ４及びパッシベーション膜ＰＦの記載を省略している。
【００５５】
電極Ｅ１１と電極Ｅ９とは、バンプ電極ＢＥにより接続されている。これにより、第一半導体領域２ＰＡは、電極Ｅ１１及びバンプ電極ＢＥを介して、電極Ｅ９に電気的に接続されている。電極Ｅ１１も、電極Ｅ９と同じくアルミニウムなどの金属からなる。電極材料としては、アルミニウムの他に、ＡｕＧｅ／Ｎｉなどを用いてもよい。
【００５６】
以上のように、本変形例においても、クエンチング抵抗Ｒ１が、半導体光検出素子１０Ｂの半導体基板２Ｎではなく、搭載基板２０に配置される。このため、半導体基板２Ｎにおいて、クエンチング抵抗Ｒ１を配置するスペースを考慮することなく、各アバランシェフォトダイオードＡＰＤが形成されることとなる。この結果、光検出装置１（半導体光検出素子１０Ｂ）の開口率を著しく向上することができる。
【００５７】
各アバランシェフォトダイオードＡＰＤは、半導体基板２Ｎと、第一半導体領域２ＰＡと、第二半導体領域２ＰＢと、を有し、第一半導体領域２ＰＡと電極Ｅ９とが電気的に接続されている。これにより、裏面入射型の半導体光検出素子１０Ｂが用いられた場合でも、開口率を著しく向上することができる。また、電極Ｅ１１と電極Ｅ９とがバンプ電極ＢＥを介して電気的に接続されるため、第一半導体領域２ＰＡからクエンチング抵抗Ｒ１までの配線距離が極めて短い。このため、第一半導体領域２ＰＡからクエンチング抵抗Ｒ１までの配線が有する抵抗及び容量の影響が著しく抑制され、時間分解能がより一層向上する。
【００５８】
本変形例でも、半導体光検出素子１０Ｂに対向配置されたガラス基板３０により、半導体基板２Ｎの機械的強度を高めることができる。特に、半導体基板２Ｎが薄化されている場合に、極めて有効である。
【００５９】
半導体基板２Ｎは、図９に示されるように、複数のアバランシェフォトダイオードＡＰＤが形成された領域が主面２Ｎａ側から薄化されて、半導体基板２Ｎにおける複数のアバランシェフォトダイオードＡＰＤが形成された領域に対応する部分が除去されている。薄化された領域の周囲には、半導体基板２Ｎが枠部として存在している。半導体基板２Ｎの除去は、エッチング（たとえば、ドライエッチングなど）又は研磨などにより行うことができる。
【００６０】
半導体基板２Ｎの主面２Ｎａ側には、アキュムレーション層ＡＣと絶縁層Ｌ５とが配置されている。アキュムレーション層ＡＣは、半導体基板２Ｎ内において主面２Ｎａ側からＰ型不純物を半導体基板２Ｎよりも高い不純物濃度となるようにイオン注入又は拡散させることにより、形成される。絶縁層Ｌ５は、アキュムレーション層ＡＣ上に形成される。絶縁層Ｌ５の材料としては、ＳｉＯ２又はＳｉＮを用いることができる。絶縁層Ｌ５の形成方法としては、絶縁層Ｌ５がＳｉＯ２からなる場合には、熱酸化法又はスパッタ法を用いることができる。
【００６１】
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【００６２】
搭載基板２０は、パッシブクエンチング回路（クエンチング抵抗）の代わりに、図１０に示されるように、アクティブクエンチング回路ＡＱを含んでいてもよい。アクティブクエンチング回路ＡＱは、信号処理部ＳＰとしても機能し、ＣＭＯＳ回路を含んでいる。各アクティブクエンチング回路ＡＱには、コモン電極ＣＥと信号線ＴＬとが接続されている。
【００６３】
アクティブクエンチング回路ＡＱは、各アバランシェフォトダイオードＡＰＤからの出力信号をデジタルパルスに変換すると共に、変換したデジタルパルスを利用してＭＯＳのＯＮ／ＯＦＦ動作を行い、電圧の強制ドロップとリセット動作とを行う。搭載基板２０がアクティブクエンチング回路ＡＱを含むことにより、半導体光検出素子１０Ａ，１０Ｂがガイガーモードで動作する際の電圧回復時間を低減することができる。
【００６４】
第一及び第二半導体領域１ＰＢ，１ＰＢ，２ＰＡ，２ＰＢの形状は、上述した形状に限られることなく、他の形状（たとえば、円形状など）であってもよい。また、半導体基板１Ｎ，２Ｎに形成されるアバランシェフォトダイオードＡＰＤの数（行数及び列数）や配列は、上述したものに限られない。
【産業上の利用可能性】
【００６５】
本発明は、微弱光を検出する光検出装置に利用することができる。
【符号の説明】
【００６６】
１…光検出装置、１Ｎ，２Ｎ…半導体基板、１Ｎａ，１Ｎｂ，２Ｎａ，２Ｎｂ…主面、１ＰＡ…第一半導体領域、１ＰＢ…第二半導体領域、２ＰＡ…第一半導体領域、２ＰＢ…第二半導体領域、１０Ａ，１０Ｂ…半導体光検出素子、２０…搭載基板、２０ａ，２０ｂ…主面、ＡＰＤ…アバランシェフォトダイオード、ＡＱ…アクティブクエンチング回路、ＢＥ…バンプ電極、ＣＥ…コモン電極、Ｅ１，Ｅ５，Ｅ７，Ｅ９，Ｅ１１…電極、ＰＤＡ１，ＰＤＡ２…フォトダイオードアレイ、Ｒ１…クエンチング抵抗、ＴＥ…貫通電極。
【図１】
0006318190.tif 000002
【図２】
0006318190.tif 000003
【図３】
0006318190.tif 000004
【図４】
0006318190.tif 000005
【図５】
0006318190.tif 000006
【図６】
0006318190.tif 000007
【図７】
0006318190.tif 000008
【図８】
0006318190.tif 000009
【図９】
0006318190.tif 000010
【図１０】
0006318190.tif 000011