(57)【特許請求の範囲】
【請求項１】
第１及び第２の直流電圧源を直列接続した直流電圧源回路の高圧端子と低圧端子にそれぞれ接続される第１及び第２の外部端子と、
前記第１の直流電圧源と前記第２の直流電圧源の接続点に接続される第３の外部端子と、
第４の外部端子と、
前記第１の外部端子と前記第４の外部端子の間に接続された第１のスイッチング素子と、
前記第４の外部端子と前記第２の外部端子の間に接続された第２のスイッチング素子と、
前記第３の外部端子と前記第４の外部端子の間に逆直列接続され、互いのコレクタが接続された第３及び第４のスイッチング素子を有するコレクタコモン型の第１のＡＣスイッチ部と、
前記第３の外部端子と前記第４の外部端子の間に逆直列接続され、互いのコレクタが接続された第５及び第６のスイッチング素子を有するコレクタコモン型の第２のＡＣスイッチ部とを備え、
前記第１及び第２のＡＣスイッチ部は互いに並列接続され、
前記第１及び第２のスイッチング素子と前記第１及び第２のＡＣスイッチ部は１つのモジュールに収められていることを特徴とする半導体装置。
【請求項２】
前記第３の外部端子は、前記第１のＡＣスイッチ部に接続された第５の外部端子と、前記第２のＡＣスイッチ部に接続された第６の外部端子とを有し、
前記第４の外部端子は、前記第１のスイッチング素子及び前記第１のＡＣスイッチ部に接続された第７の外部端子と、前記第２のスイッチング素子及び前記第２のＡＣスイッチ部に接続された第８の外部端子とを有し、
前記第５及び第６の外部端子は前記モジュール内部では互いに電気的に接続されず、前記モジュール外部で互いに電気的に接続され、
前記第７及び第８の外部端子は前記モジュール内部では互いに電気的に接続されず、前記モジュール外部で互いに電気的に接続されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
第１及び第２の直流電圧源を直列接続した直流電圧源回路の高圧端子と低圧端子にそれぞれ接続される第１及び第２の外部端子と、
前記第１の直流電圧源と前記第２の直流電圧源の接続点に接続される第３の外部端子と、
第４の外部端子と、
前記第１の外部端子と前記第４の外部端子の間に接続された第１のスイッチング素子と、
前記第４の外部端子と前記第２の外部端子の間に接続された第２のスイッチング素子と、
前記第３の外部端子と前記第４の外部端子の間に逆直列接続され、互いのコレクタが接続された第３及び第４のスイッチング素子を有するコレクタコモン型の第１のＡＣスイッチ部と、
前記第３の外部端子と前記第４の外部端子の間に逆直列接続され、互いのコレクタが接続された第５及び第６のスイッチング素子を有するコレクタコモン型の第２のＡＣスイッチ部とを備え、
前記第１及び第２のＡＣスイッチ部は互いに並列接続され、
前記第１のスイッチング素子と前記第１のＡＣスイッチ部は第１のモジュールに収められ、
前記第２のスイッチング素子と前記第２のＡＣスイッチ部は第２のモジュールに収められていることを特徴とする半導体装置。
【請求項４】
前記第１から第６のスイッチング素子にそれぞれ逆並列接続された第１から第６のダイオードを更に備えることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタンス成分を低減することでターンオフサージ電圧を低減した３レベル電力変換装置を構成する半導体装置に関する。
【背景技術】
【０００２】
直流電力を交流電力に変換するか、又は交流電力を直流電力に変換する電力変換装置において３レベル電力変換装置が採用されている。３レベル電力変換装置は、交流電圧の波形ひずみを低減することができ、低騒音化、低ノイズ化が可能である。
【０００３】
図２０，２１は従来の３レベル電力変換装置を示す回路図である。図２０は４ｉｎ１モジュールであり、図２１は２ｉｎ１モジュールとコレクタコモンモジュールである。
【０００４】
外部端子Ｐ，Ｎは、直流電圧源ＤＶ１，ＤＶ２を直列接続した直流電圧源回路の高圧端子と低圧端子にそれぞれ接続される。外部端子Ｃは、直流電圧源ＤＶ１と直流電圧源ＤＶ２の接続点に接続される。外部端子Ｐと外部端子ＡＣの間にスイッチング素子Ｑ１が接続されている。外部端子ＡＣと外部端子Ｎの間にスイッチング素子Ｑ２が接続されている。ＡＣスイッチ部として外部端子Ｃと外部端子ＡＣの間にスイッチング素子Ｑ３，Ｑ４が逆直列接続されている。
【０００５】
図２０の装置は、スイッチング素子Ｑ１〜Ｑ４を１つのモジュールＭに収め、そのモジュールと直流電圧源回路を接続して構成されている。図２１の装置は、ブリッジ部であるスイッチング素子Ｑ１，Ｑ２を第１のモジュールＭ１に収め、ＡＣスイッチ部であるスイッチング素子Ｑ３，Ｑ４を第２のモジュールＭ２に収め、その第１及び第２のモジュールと直流電圧源回路を接続して構成されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】国際公開第２０１０／１４６６３７号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
スイッチング素子Ｑ１〜Ｑ４の何れか１つがオンし、残りが全てオフすると、外部端子ＡＣから電圧が出力される。このとき直流電圧源からスイッチング素子を通って直流電圧源へと戻る転流ループには、スイッチング時に高周波電流が流れ、高いｄｉ／ｄｔが発生する。この転流ループのインダクタンス成分によって発生する−Ｌ・ｄｉ／ｄｔはターンオフサージ電圧としてスイッチング素子のＩＧＢＴにかかる。
【０００８】
直流電圧源ＤＶ１とスイッチング素子Ｑ１，Ｑ３，Ｑ４を含む転流ループ、直流電圧源ＤＶ２とスイッチング素子Ｑ２〜Ｑ４を含む転流ループのそれぞれのインダクタンスに応じたターンオフサージ電圧が発生する。図２０の装置の場合は両方の転流ループのインダクタンス成分を同時に小さくすることは難しいため、ターンオフサージ電圧が大きくなる。図２１の装置の場合は第１のモジュールＭ１と第２のモジュールＭ２の接続部のインダクタンス成分によりターンオフサージ電圧が増大する。
【０００９】
ターンオフサージ電圧が耐圧を超えればＩＧＢＴは破壊される。破壊を避けるため、半導体装置の近くにフィルム系のコンデンサやスナバ回路を接続して高周波電流をバイパスさせる必要がある。しかし、追加したコンデンサやスナバ回路でもスイッチング時に損失が発生する。スナバ回路を用いる代わりに耐圧の高いスイッチング素子を用いることもできるが、半導体装置の価格が上昇するだけでなく、導通損失が増大してしまう。
【００１０】
また、ＩＧＢＴのスイッチング速度を遅くしてｄｉ／ｄｔを低下させてターンオフサージ電圧を抑えることもできるが、スイッチング素子の損失が増大する。例えば太陽光パワーコンディショナーやＵＰＳ（無停電電源）など、変換効率を重視する用途における電力変換装置においては、半導体装置および電力変換装置のターンオフサージ電圧に起因した損失の増大による変換効率の低下が問題となる。
【００１１】
本発明は、上述のような課題を解決するためになされたもので、その目的はターンオフサージ電圧と損失を低減することができる半導体装置を得るものである。
【課題を解決するための手段】
【００１２】
本発明に係る半導体装置は、第１及び第２の直流電圧源を直列接続した直流電圧源回路の高圧端子と低圧端子にそれぞれ接続される第１及び第２の外部端子と、前記第１の直流電圧源と前記第２の直流電圧源の接続点に接続される第３の外部端子と、第４の外部端子と、前記第１の外部端子と前記第４の外部端子の間に接続された第１のスイッチング素子と、前記第４の外部端子と前記第２の外部端子の間に接続された第２のスイッチング素子と、前記第３の外部端子と前記第４の外部端子の間に逆直列接続され、互いのコレクタが接続された第３及び第４のスイッチング素子を有するコレクタコモン型の第１のＡＣスイッチ部と、前記第３の外部端子と前記第４の外部端子の間に逆直列接続され、互いのコレクタが接続された第５及び第６のスイッチング素子を有するコレクタコモン型の第２のＡＣスイッチ部とを備え、前記第１及び第２のＡＣスイッチ部は互いに並列接続され、前記第１及び第２のスイッチング素子と前記第１及び第２のＡＣスイッチ部は１つのモジュールに収められていることを特徴とする。
【発明の効果】
【００１３】
本発明では第１及び第２のＡＣスイッチ部が互いに並列接続されているため、第１の転流ループのインダクタンス成分と第２の転流ループのインダクタンス成分を同時に小さくすることができる。また、ブリッジ部の第１及び第２のスイッチング素子と第１及び第２のＡＣスイッチ部が１つのモジュールに収められているため、転流ループのインダクタンスが小さい。従って、ターンオフサージ電圧を低減することができる。また、バイパス用のスナバ回路や耐圧の高いスイッチング素子は不要であり、スイッチング速度を遅くする必要もないため、損失を低減することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１に係る半導体装置を示す回路図である。
【図２】本発明の実施の形態２に係る半導体装置を示す回路図である。
【図３】本発明の実施の形態３に係る半導体装置を示す回路図である。
【図４】本発明の実施の形態４に係る半導体装置を示す回路図である。
【図５】本発明の実施の形態４に係る半導体装置の変形例１を示す回路図である。
【図６】本発明の実施の形態４に係る半導体装置の変形例２を示す回路図である。
【図７】本発明の実施の形態４に係る半導体装置の変形例３を示す回路図である。
【図８】本発明の実施の形態５に係る半導体装置を示す回路図である。
【図９】本発明の実施の形態５に係る半導体装置の変形例１を示す回路図である。
【図１０】本発明の実施の形態５に係る半導体装置の変形例２を示す回路図である。
【図１１】本発明の実施の形態５に係る半導体装置の変形例３を示す回路図である。
【図１２】本発明の実施の形態６に係る半導体装置を示す回路図である。
【図１３】本発明の実施の形態６に係る半導体装置の変形例１を示す回路図である。
【図１４】本発明の実施の形態６に係る半導体装置の変形例２を示す回路図である。
【図１５】本発明の実施の形態６に係る半導体装置の変形例３を示す回路図である。
【図１６】本発明の実施の形態７に係る半導体装置を示す回路図である。
【図１７】本発明の実施の形態７に係る半導体装置の変形例１を示す回路図である。
【図１８】本発明の実施の形態７に係る半導体装置の変形例２を示す回路図である。
【図１９】本発明の実施の形態７に係る半導体装置の変形例３を示す回路図である。
【図２０】従来の３レベル電力変換装置を示す回路図である。
【図２１】従来の３レベル電力変換装置を示す回路図である。
【発明を実施するための形態】
【００１５】
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１６】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す回路図である。外部端子Ｐ，Ｎは、直流電圧源ＤＶ１，ＤＶ２を直列接続した直流電圧源回路の高圧端子と低圧端子にそれぞれ接続される。外部端子Ｃは、直流電圧源ＤＶ１と直流電圧源ＤＶ２の接続点に接続される。外部端子Ｐと外部端子ＡＣの間にスイッチング素子Ｑ１が接続されている。外部端子ＡＣと外部端子Ｎの間にスイッチング素子Ｑ２が接続されている。
【００１７】
ＡＣスイッチ部ＳＷ１として外部端子Ｃと外部端子ＡＣの間にスイッチング素子Ｑ３，Ｑ４が逆直列接続されている。ＡＣスイッチ部ＳＷ２として外部端子Ｃと外部端子ＡＣの間にスイッチング素子Ｑ５，Ｑ６が逆直列接続されている。ＡＣスイッチ部ＳＷ１，ＳＷ２は互いに並列接続されている。
【００１８】
スイッチング素子Ｑ１〜Ｑ６は例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）である。ダイオードＤ１〜Ｄ６がスイッチング素子Ｑ１〜Ｑ６にそれぞれ逆並列接続されている。
【００１９】
スイッチング素子Ｑ１〜Ｑ６及びダイオードＤ１〜Ｄ６は１つのモジュールＭに収められている。そのモジュールＭ内部でＡＣスイッチ部ＳＷ１，ＳＷ２は互いに並列接続されている。
【００２０】
Ｐ−Ｎ間にＥ［Ｖ］印加すると、Ｐ−Ｃ間およびＣ−Ｎ間にはそれぞれＥ／２［Ｖ］印加した状態となる。スイッチング素子Ｑ１〜Ｑ６のうち、スイッチング素子Ｑ１がオンして残りがオフする場合、外部端子ＡＣからＥ［Ｖ］の電圧が出力される。スイッチング素子Ｑ１〜Ｑ６のうち、スイッチング素子Ｑ３〜Ｑ６の何れか１つがオンして残りがオフする場合、又は、スイッチング素子Ｑ３，Ｑ５がオンして残りがオフする場合、又は、スイッチング素子Ｑ４，Ｑ６がオンして残りがオフする場合、外部端子ＡＣからＥ／２［Ｖ］の電圧が出力される。スイッチング素子Ｑ１〜Ｑ６のうち、スイッチング素子Ｑ２がオンして残りがオフする場合、外部端子ＡＣから０［Ｖ］の電圧が出力される。これにより、この電力変換装置は０、Ｅ／２、Ｅの３レベルの電位からなる交流電圧を生成できる。
【００２１】
スイッチング素子Ｑ１，Ｑ３，Ｑ４のターンオフサージ電圧は、直流電圧源ＤＶ１から外部端子Ｐ、スイッチング素子Ｑ１、スイッチング素子Ｑ３，Ｑ４を逆直列接続したＡＣスイッチ部ＳＷ１、及び外部端子Ｃを順に通って直流電圧源ＤＶ１に戻る第１の転流ループのインダクタンス成分に応じて発生する。また、スイッチング素子Ｑ２，Ｑ５，Ｑ６のターンオフサージ電圧は、直流電圧源ＤＶ２から外部端子Ｃ、スイッチング素子Ｑ５，Ｑ６を逆直列接続したＡＣスイッチ部ＳＷ２、スイッチング素子Ｑ２、及び外部端子Ｎを順に通って直流電圧源ＤＶ２に戻る第２の転流ループのインダクタンス成分に応じて発生する。
【００２２】
本実施の形態ではＡＣスイッチ部ＳＷ１，ＳＷ２が互いに並列接続されているため、第１の転流ループのインダクタンス成分と第２の転流ループ２のインダクタンス成分を同時に小さくすることができる。また、ブリッジ部のスイッチング素子Ｑ１，Ｑ２とＡＣスイッチ部ＳＷ１，ＳＷ２が１つのモジュールＭに収められているため、転流ループのインダクタンスが小さい。従って、ターンオフサージ電圧を低減することができる。また、バイパス用のスナバ回路や耐圧の高いスイッチング素子は不要であり、スイッチング速度を遅くする必要もないため、損失を低減することができる。また、ＡＣスイッチ部の発生損失を２つに分割することで、ＡＣスイッチ部の温度上昇を抑えることもできる。
【００２３】
また、モジュールＭの外部端子Ｐと外部端子Ｃを隣接させることで、直流電圧源とモジュールＭを近接して配置できる。このため、並行平板やスナバ回路を効果的に取り付けることも容易であり、接続部のインダクタンス成分を減らすことができる。外部端子Ｃと外部端子Ｎに関しても同様である。
【００２４】
また、インダクタンスを小さくするために、絶縁距離を確保できる範囲内で、外部端子Ｐと外部端子Ｃをできるだけ近接させ、外部端子Ｎと外部端子Ｃをできるだけ近接させる。外部端子Ｐと外部端子ＡＣの間隔を外部端子Ｐと外部端子Ｃの間隔の１．５倍以上とし、外部端子Ｎと外部端子ＡＣの間隔を外部端子Ｎと外部端子Ｃの間隔の１．５倍以上とする。例えば３レベルＴタイプ４ｉｎ１モジュールの一辺に外部端子Ｐ，Ｃ，Ｎを順に配置し、それとは対向する辺に外部端子ＡＣを配置する。
【００２５】
実施の形態２．
図２は、本発明の実施の形態２に係る半導体装置を示す回路図である。実施の形態１の外部端子Ｃの代わりに、第１のＡＣスイッチ部に接続された外部端子Ｃ１と、第２のＡＣスイッチ部に接続された外部端子Ｃ２とが設けられている。実施の形態１の外部端子ＡＣの代わりに、スイッチング素子Ｑ１及び第１のＡＣスイッチ部に接続された外部端子ＡＣ１と、スイッチング素子Ｑ２及び第２のＡＣスイッチ部に接続された外部端子ＡＣ２とが設けられている。外部端子Ｃ１，Ｃ２はモジュールＭ内部では互いに電気的に接続されず、モジュールＭ外部で互いに電気的に接続される。外部端子ＡＣ１，ＡＣ２はモジュールＭ内部では互いに電気的に接続されず、モジュールＭ外部で互いに電気的に接続される。
【００２６】
外部端子Ｐと外部端子Ｃ１を近接させ、外部端子Ｎと外部端子Ｃ２を近接させ、外部端子Ｃ１と外部端子Ｃ２を近接させる。外部端子Ｐと外部端子ＡＣ１の間隔を外部端子Ｐと外部端子Ｃ１の間隔の１．５倍以上とする。外部端子Ｎと外部端子ＡＣ２の間隔を外部端子Ｎと外部端子Ｃ２の間隔の１．５倍以上とする。
【００２７】
本実施の形態では第１及び第２のＡＣスイッチ部をモジュールＭ外部で並列接続する。これにより、第１及び第２のＡＣスイッチ部をモジュールＭ内部で並列接続した実施の形態１に比べて、モジュールＭの内部配線を簡略化でき、モジュールＭの内部のインダクタンス成分を更に低減できる。従って、スイッチング時のサージ電圧の発生を更に抑え、ターンオフサージ電圧に起因した損失の増大による電力変換装置の変換効率の低下を抑えることができる。
【００２８】
なお、本実施の形態では外部端子Ｃ１，Ｃ２を外部で接続し、外部端子ＡＣ１，ＡＣ２を外部で接続したが、何れか一方を外部で接続する構成でもよい。
【００２９】
実施の形態３．
図３は、本発明の実施の形態３に係る半導体装置を示す回路図である。本実施の形態では、スイッチング素子Ｑ１とＡＣスイッチ部ＳＷ１はモジュールＭ１に収められ、スイッチング素子Ｑ２とＡＣスイッチ部ＳＷ２はモジュールＭ２に収められている。第１及び第２のＡＣスイッチ部をモジュールＭ１，Ｍ２外部で並列接続することで実施の形態２と同じ回路結線の半導体装置を構成している。
【００３０】
モジュールＭ１は外部端子Ｐ，Ｃ１，ＡＣ１を有し、モジュールＭ２は外部端子Ｎ，Ｃ２，ＡＣ２を有する。外部端子Ｐと外部端子Ｃ１を近接させ、外部端子Ｎと外部端子Ｃ２を近接させる。外部端子Ｐと外部端子ＡＣ１の間隔を外部端子Ｐと外部端子Ｃ１の間隔の１．５倍以上とする。外部端子Ｎと外部端子ＡＣ２の間隔を外部端子Ｎと外部端子Ｃ２の間隔の１．５倍以上とする。
【００３１】
本実施の形態ではモジュールを２つに分けることで、１つのモジュールを用いた実施の形態１に比べて電力変換装置全体の配置自由度が上がる。特に複数のモジュールを並列接続して所定の電流容量を確保する場合、直流電圧源ＤＶ１，ＤＶ２とモジュールＭ１，Ｍ２のそれぞれの配置を近づけ、かつ往復線路を（例えば平行平板等で構成して）近づけることで転流ループのインダクタンスを減少させることができる。また、モジュールを分割することにより放熱・冷却設備（例えばヒートシンク等）と半導体装置との放熱面積が増え、放熱性が向上する。
【００３２】
なお、モジュールＭ１の外部端子Ｃ１とモジュールＭ２の外部端子Ｃ２を接続し、モジュールＭ１の外部端子ＡＣ１とモジュールＭ２の外部端子ＡＣ２を接続するため、モジュールＭ１，Ｍ２の外部端子を一辺に対して線対称に配置することが望ましい。
【００３３】
実施の形態４．
図４は、本発明の実施の形態４に係る半導体装置を示す回路図である。この半導体装置は、直流電圧源回路から半導体装置に電流が流入する向きを正とした場合、平均電流が正に限定（力率ＰＦ＝０〜１）される用途（例えばインバータ、太陽光パワーコンディショナー等）向けの装置である。
【００３４】
ＡＣスイッチ部ＳＷ１として外部端子Ｃ１と外部端子ＡＣ１の間にスイッチング素子Ｑ７とダイオードＤ７が逆直列接続されている。ＡＣスイッチ部ＳＷ２として外部端子Ｃ２と外部端子ＡＣ２の間にスイッチング素子Ｑ８とダイオードＤ８が逆直列接続されている。ＡＣスイッチ部ＳＷ１，ＳＷ２は互いに並列接続されている。ＡＣスイッチ部ＳＷ１，ＳＷ２はそれぞれスイッチング素子Ｑ１，Ｑ２に逆直列接続されている。スイッチング素子Ｑ１とＡＣスイッチ部ＳＷ１はモジュールＭ１に収められ、スイッチング素子Ｑ２とＡＣスイッチ部ＳＷ２はモジュールＭ２に収められている。
【００３５】
ＡＣスイッチ部ＳＷ１，ＳＷ２をモジュールＭ１，Ｍ２外部で互いに逆並列接続することにより、平均電流が正に限定される用途において実施の形態３と同様の働きが期待できる。これは平均電流が正に限定される場合、スイッチング素子Ｑ１，Ｑ２とＡＣスイッチ部ＳＷ１，ＳＷ２の通電経路、即ちスイッチング素子の動作順序を一意に定めることができることに端を発する。動作が連続しないスイッチング素子の組合せが存在し、それらのスイッチング素子間のインダクタンス成分はターンオフサージ電圧の増大に寄与しないため、ＡＣスイッチ部ＳＷ１，ＳＷ２においてスイッチング素子を削除できる。このため、半導体装置の小型化ひいては電力変換装置全体の小型化が可能となり、またスイッチング素子の制御も簡略化できる。
【００３６】
図５〜７は、それぞれ本発明の実施の形態４に係る半導体装置の変形例１〜３を示す回路図である。変形例１ではＡＣスイッチ部ＳＷ１，ＳＷ２におけるスイッチング素子とダイオードの順序が図４の例とは逆である。このようにＡＣスイッチ部ＳＷ１，ＳＷ２におけるスイッチング素子とダイオードの順序は問わない。
【００３７】
変形例２，３ではスイッチング素子Ｑ７，Ｑ８にダイオードＤ９，Ｄ１０が逆並列接続されている。スイッチング素子Ｑ１，Ｑ２のスイッチング動作によりスイッチング素子Ｑ７，Ｑ８に逆耐圧がかかる。ダイオードＤ９，Ｄ１０がこの逆耐圧からスイッチング素子Ｑ７，Ｑ８を守り、素子破壊を防ぐ。
【００３８】
ダイオードＤ９，Ｄ１０の導通損失を加味しなくてよいため、ダイオードＤ９，Ｄ１０のチップ面積はスイッチング素子Ｑ７，Ｑ８のチップ面積の半分以下でよい。なお、ＡＣスイッチ部ＳＷ１，ＳＷ２に電流が流れる向きは一方向に限定されるため、ダイオードＤ９，Ｄ１０は無くてもよい。
【００３９】
また、ＩＧＢＴであるスイッチング素子Ｑ１，Ｑ２の面積に対するダイオードＤ１，Ｄ２の面積の比は一般的に０．５〜０．８５程度である。一方、平均電流が正で、かつ一定以上（例えばＰＦ＝０．８〜１．０）の力率での動作に限定される用途（例えば太陽光パワーコンディショナー等）向けの場合には、この比が０．１〜０．４であることが好ましい。これによりスイッチング素子Ｑ１，Ｑ２の電流容量が大きくなる。ＰＦ＝０．８〜１．０ではスイッチング素子Ｑ１，Ｑ２の定常損失が支配的なため、スイッチング素子Ｑ１，Ｑ２の電流容量を増大させて定常損失を低減することで、装置全体の損失を低減することができる。また、ＰＦ＝０．８〜１．０ではダイオードＤ１，Ｄ２の発生損失はスイッチング素子Ｑ１，Ｑ２と比べ非常に小さいため、最低限ピーク電流が許容可能なダイオードＤ１，Ｄ２を選定して容量成分を低減することで、スイッチング素子Ｑ１，Ｑ２のスイッチング損失を含む装置全体の損失を低減することができる。
【００４０】
実施の形態５．
図８は、本発明の実施の形態５に係る半導体装置を示す回路図である。スイッチング素子Ｑ７とダイオードＤ７の接続点に接続された外部端子Ｘ１がモジュールＭ１に設けられている。スイッチング素子Ｑ８とダイオードＤ８の接続点に接続された外部端子Ｘ２がモジュールＭ２に設けられている。外部端子Ｘ１，Ｘ２がモジュールＭ１，Ｍ２外部で接続されてスイッチング素子Ｑ７，Ｑ８が逆直列接続されている。その他の構成は実施の形態４と同様である。
【００４１】
このようにスイッチング素子Ｑ７とダイオードＤ７の接続点とスイッチング素子Ｑ８とダイオードＤ８の接続点を接続することで、スイッチング素子Ｑ７，Ｑ８の間の電位が安定し、特に複数の半導体装置を並列接続した場合のスイッチング動作が安定する。
【００４２】
また、複数の半導体装置を並列接続して所定の電流容量を確保する場合、並列接続しモジュールＭ１，Ｍ２においてスイッチング素子Ｑ７，Ｑ８の間の電圧を一定に揃えることができ、並列接続した電流のアンバランスを防ぐことができる。
【００４３】
また、外部端子Ｘ１，Ｘ２の電位差からＡＣスイッチ部ＳＷ１，ＳＷ２に流れる電流値を検出できるため、ＡＣスイッチ部ＳＷ１，ＳＷ２の各素子の特性確認や検査ができる。
【００４４】
また、絶縁性を確保したモジュールＭ１，Ｍ２にそれぞれ外部端子Ｘ１，Ｘ２を設けることで、装置内部に電気的に浮いた（外部と電気的に接続しない）金属パターンの発生を避け、半導体装置の絶縁劣化を防止することができる。なお、スイッチング素子Ｑ７，Ｑ８をエミッタコモン接続する場合、外部端子Ｘ１，Ｘ２はゲート駆動用のエミッタセンスに併用できる。
【００４５】
図９〜１１は、それぞれ本発明の実施の形態５に係る半導体装置の変形例１〜３を示す回路図である。変形例１ではＡＣスイッチ部ＳＷ１，ＳＷ２におけるスイッチング素子とダイオードの順序が図８の例とは逆である。このようにＡＣスイッチ部ＳＷ１，ＳＷ２におけるスイッチング素子とダイオードの順序は問わない。
【００４６】
変形例２，３ではスイッチング素子Ｑ７，Ｑ８にダイオードＤ９，Ｄ１０が逆並列接続されている。スイッチング素子Ｑ１，Ｑ２のスイッチング動作によりスイッチング素子Ｑ７，Ｑ８に逆耐圧がかかる。ダイオードＤ９，Ｄ１０がこの逆耐圧からスイッチング素子Ｑ７，Ｑ８を守り、素子破壊を防ぐ。
【００４７】
また、外部端子Ｘ１，Ｘ２は他の外部端子Ｐ，Ｎ，Ｃ１，Ｃ２，ＡＣ１，ＡＣ２等よりも表面積を小さくする。これにより、電気的に接続された外部端子Ｘ１，Ｘ２間にインダクタンス成分が発生する。このインダクタンス成分により、ダイオードＤ９，Ｄ１０への電流流入（導通）を妨げる。従って、ダイオードＤ９，Ｄ１０の導通損失を加味しなくてよいため、ダイオードＤ９，Ｄ１０のチップ面積はスイッチング素子Ｑ７，Ｑ８のチップ面積の半分以下でよい。なお、ＡＣスイッチ部ＳＷ１，ＳＷ２に電流が流れる向きは一方向に限定されるため、ダイオードＤ９，Ｄ１０は無くてもよい。
【００４８】
実施の形態６．
図１２は、本発明の実施の形態６に係る半導体装置を示す回路図である。この半導体装置は、直流電圧源回路から半導体装置に電流が流入する向きを正とした場合、平均電流が負に限定（力率ＰＦ＝０〜−１）される用途（例えば充電機、回生動作等）向けの装置である。実施の形態４に比べてダイオードＤ７，Ｄ８の向きが逆であり、ＡＣスイッチ部ＳＷ１，ＳＷ２はそれぞれスイッチング素子Ｑ１，Ｑ２に直列接続されている。
【００４９】
ＡＣスイッチ部ＳＷ１，ＳＷ２を第１及び第２のモジュール外部で逆並列接続することで、平均電流が負に限定される用途において実施の形態３と同様の働きが期待できる。これは平均電流が負に限定される場合に、正に限定される場合と同様に、通電経路、即ちスイッチング素子の動作順序を一意に定めることができることに端を発する。動作が連続しないスイッチング素子の組合せが存在し、それらのスイッチング素子間のインダクタンス成分はターンオフサージ電圧の増大に寄与しないため、ＡＣスイッチ部ＳＷ１，ＳＷ２においてスイッチング素子を削除できる。このため、半導体装置の小型化ひいては電力変換装置全体の小型化が可能となり、またスイッチング素子の制御も簡略化できる。
【００５０】
図１３〜１５は、それぞれ本発明の実施の形態６に係る半導体装置の変形例１〜３を示す回路図である。変形例１ではＡＣスイッチ部ＳＷ１，ＳＷ２におけるスイッチング素子とダイオードの順序が図１２の例とは逆である。このようにＡＣスイッチ部ＳＷ１，ＳＷ２におけるスイッチング素子とダイオードの順序は問わない。
【００５１】
変形例２，３ではスイッチング素子Ｑ７，Ｑ８にダイオードＤ９，Ｄ１０が逆並列接続されている。スイッチング素子Ｑ１，Ｑ２のスイッチング動作によりスイッチング素子Ｑ７，Ｑ８に逆耐圧がかかる。ダイオードＤ９，Ｄ１０がこの逆耐圧からスイッチング素子Ｑ７，Ｑ８を守り、素子破壊を防ぐ。
【００５２】
ダイオードＤ９，Ｄ１０の導通損失を加味しなくてよいため、ダイオードＤ９，Ｄ１０のチップ面積はスイッチング素子Ｑ７，Ｑ８のチップ面積の半分以下でよい。なお、ＡＣスイッチ部ＳＷ１，ＳＷ２に電流が流れる向きは一方向に限定されるため、ダイオードＤ９，Ｄ１０は無くてもよい。
【００５３】
また、ＩＧＢＴであるスイッチング素子Ｑ１，Ｑ２の面積に対するダイオードＤ１，Ｄ２の面積の比は一般的に０．５〜０．８５程度である。一方、平均電流が負で、かつ一定以下（例えばＰＦ＝−０．８〜−１．０）の力率での動作に限定される用途（例えば充電機等）向けの場合には、この比が０．８５以上であることが好ましい。これによりダイオードＤ１，Ｄ２の電流容量が大きくなる。ＰＦ＝−０．８〜−１．０ではダイオードＤ１，Ｄ２の定常損失が支配的なため、ダイオードＤ１，Ｄ２の電流容量を増大させて定常損失を低減することで、装置全体の損失を低減することができる。また、ＰＦ＝−０．８〜−１．０ではスイッチング素子Ｑ１，Ｑ２の発生損失はダイオードＤ１，Ｄ２と比べ非常に小さいため、最低限ピーク電流が許容可能なスイッチング素子Ｑ１，Ｑ２を選定して容量成分を低減することで、ダイオードＤ１，Ｄ２のスイッチング損失を含む装置全体の損失を低減することができる。
【００５４】
実施の形態７．
図１６は、本発明の実施の形態７に係る半導体装置を示す回路図である。スイッチング素子Ｑ７とダイオードＤ７の接続点に接続された外部端子Ｘ１がモジュールＭ１に設けられている。スイッチング素子Ｑ８とダイオードＤ８の接続点に接続された外部端子Ｘ２がモジュールＭ２に設けられている。外部端子Ｘ１，Ｘ２がモジュールＭ１，Ｍ２外部で接続されてスイッチング素子Ｑ７，Ｑ８が逆直列接続されている。その他の構成は実施の形態６と同様である。これにより、実施の形態５と同様の効果を得ることができる。
【００５５】
図１７〜１９は、それぞれ本発明の実施の形態７に係る半導体装置の変形例１〜３を示す回路図である。変形例１ではＡＣスイッチ部ＳＷ１，ＳＷ２におけるスイッチング素子とダイオードの順序が図１６の例とは逆である。変形例２，３ではスイッチング素子Ｑ７，Ｑ８にダイオードＤ９，Ｄ１０が逆並列接続されている。これにより、実施の形態５の変形例１〜３と同様の効果を得ることができる。
【００５６】
なお、上記の実施の形態１〜７としてコレクタコモン型の半導体装置を説明したが、これに限らず、エミッタコモン型でも同様に本発明を適用することができ、同様の効果を得ることができる。
【符号の説明】
【００５７】
ＡＣ，ＡＣ１，ＡＣ２，Ｃ，Ｃ１，Ｃ２，Ｎ，Ｐ，Ｘ１，Ｘ２  外部端子、Ｄ１−Ｄ１０  ダイオード、ＤＶ１，ＤＶ２  直流電圧源、Ｍ，Ｍ１，Ｍ２  モジュール、
Ｑ１−Ｑ８  スイッチング素子、ＳＷ１，ＳＷ２  ＡＣスイッチ部
【図１】
0006304017.tif 000002
【図２】
0006304017.tif 000003
【図３】
0006304017.tif 000004
【図４】
0006304017.tif 000005
【図５】
0006304017.tif 000006
【図６】
0006304017.tif 000007
【図７】
0006304017.tif 000008
【図８】
0006304017.tif 000009
【図９】
0006304017.tif 000010
【図１０】
0006304017.tif 000011
【図１１】
0006304017.tif 000012
【図１２】
0006304017.tif 000013
【図１３】
0006304017.tif 000014
【図１４】
0006304017.tif 000015
【図１５】
0006304017.tif 000016
【図１６】
0006304017.tif 000017
【図１７】
0006304017.tif 000018
【図１８】
0006304017.tif 000019
【図１９】
0006304017.tif 000020
【図２０】
0006304017.tif 000021
【図２１】
0006304017.tif 000022