(57)【特許請求の範囲】
【請求項１】
ダイオード素子（２ａ）を有する検査対象としての半導体素子（２）と、
前記半導体素子に対して直列に接続され、前記ダイオード素子よりも破壊耐量が大きい保護ダイオード素子（３ａ）を有する保護素子（３）と、
前記半導体素子および前記保護素子と直列に接続されたスイッチング素子（４ａ）を有するスイッチ（４）と、
前記スイッチング素子がオフされているとき、前記半導体素子および前記保護素子と共にループ経路を構成するコイル（５）と、を備えていることを特徴とする半導体素子の検査回路。
【請求項２】
前記保護ダイオード素子は、前記ダイオード素子のリカバリ電流のピーク値に対する当該保護ダイオード素子のリカバリ電流のピーク値の比が２以上とされていることを特徴とする請求項１に記載の半導体素子の検査回路。
【請求項３】
ダイオード素子（２ａ）を有する検査対象としての半導体素子（２）を検査する半導体素子の検査方法において、
前記ダイオード素子よりも破壊耐量が大きい保護ダイオード素子（３ａ）を有する保護素子（３）およびスイッチング素子（４ａ）を有するスイッチ（４）を前記半導体素子と直列に接続されるように配置すると共に、前記スイッチング素子をオフしたときに、前記半導体素子および前記保護素子と共にループ経路を構成するようにコイル（５）を配置し、
前記スイッチング素子のオン、オフを繰り返し行うことにより、前記半導体素子の検査を行うことを特徴とする半導体素子の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオード素子を有する半導体素子の検査回路および検査方法に関するものである。
【背景技術】
【０００２】
従来より、この種の検査回路として、例えば、特許文献１に次のような検査回路が提案されている。すなわち、この検査回路では、電源と検査対象の半導体素子（以下では、単にＤＵＴという）との間にスイッチが配置されていると共に、ＤＵＴに流れる電流を測定する電流計が配置されている。また、電流計の測定結果に基づいて、スイッチのオン、オフを制御するコントローラが配置されている。
【０００３】
このような検査回路では、電流計で測定された結果が所定の閾値より大きいとき、コントローラはＤＵＴが破壊されたと判定してスイッチをオフする。つまり、ＤＵＴが破壊されてＤＵＴに大電流が流れる場合には、コントローラによってスイッチがオフされる。このため、ＤＵＴが破壊された際、ＤＵＴを検査するために用いられるステージやプローブ等の検査機器が損傷することを抑制できる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１６４３６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記検査回路では、ＤＵＴが実際に破壊されてからＤＵＴが破壊されたと判定するまので期間と、ＤＵＴが破壊されたと判定してからスイッチをオフにするまでの期間とが必要となる。このため、スイッチがオフされるまでの間にＤＵＴに大電流が流れる可能性がある。特に、ＤＵＴがダイオード素子である場合には、短絡電流の増加率（ｄｉ／ｄｔ）が大きく、検査機器が損傷してしまう可能性がある。
【０００６】
本発明は上記点に鑑みて、ＤＵＴがダイオード素子である場合においても、ＤＵＴが破壊されたときに検査機器が損傷することを抑制できる半導体素子の検査回路および検査方法を提供する。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明では、ダイオード素子（２ａ）を有するＤＵＴ（２）と、ＤＵＴに対して直列に接続され、ダイオード素子よりも破壊耐量が大きい保護ダイオード素子（３ａ）を有する保護素子（３）と、ＤＵＴおよび保護素子と直列に接続されたスイッチング素子（４ａ）を有するスイッチ（４）と、スイッチング素子がオフされているとき、ＤＵＴおよび保護素子と共にループ経路を構成するコイル（５）と、を備えていることを特徴としている。
【０００８】
これによれば、ダイオード素子よりも破壊耐量の大きい保護ダイオードが配置されているため、ダイオード素子が破壊されたとしても、ＤＵＴに流れる短絡電流の絶対値が大きくなることを抑制でき、検査機器が損傷することを抑制できる（図３参照）。
【０００９】
この場合、請求項２に記載の発明のように、保護ダイオード素子は、ダイオード素子のリカバリ電流のピーク値に対する当該保護ダイオード素子のリカバリ電流のピーク値の比が２以上とされているものとできる（図４参照）。
【００１０】
これによれば、ダイオード素子に印加される電圧が減少することを抑制でき、検査精度が低下することを抑制できる。
【００１１】
また、請求項３に記載の発明では、ダイオード素子（２ａ）を有する検査対象としてのＤＵＴ（２）を検査する検査方法において、ダイオード素子よりも破壊耐量が大きい保護ダイオード素子（３ａ）を有する保護素子（３）およびスイッチング素子（４ａ）を有するスイッチ（４）をＤＵＴと直列に接続されるように配置すると共に、スイッチング素子をオフしたときに、ＤＵＴおよび保護素子と共にループ経路を構成するようにコイル（５）を配置し、スイッチング素子のオン、オフを繰り返し行うことにより、ＤＵＴの検査を行うことを特徴としている。
【００１２】
これによれば、ダイオード素子よりも破壊耐量の大きい保護ダイオードを配置しているため、ダイオード素子が破壊されたとしても、ＤＵＴに流れる短絡電流の絶対値が大きくなることを抑制でき、検査機器が損傷することを抑制できる。
【００１３】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態における検査回路の回路図である。
【図２】保護ダイオード素子を備えない検査回路におけるＤＵＴに流れる電流と、ＤＵＴに印加される電圧との関係を示す図である。
【図３】図１に示す検査回路におけるＤＵＴに流れる電流と、ＤＵＴおよび保護ダイオード素子に印加される電圧との関係を示す図である。
【図４】ＤＵＴのＩｒｒに対する保護ダイオード素子のＩｒｒの比と、保護ダイオード素子に印加される電圧の関係を示す図である。
【図５】本発明の第２実施形態における検査回路の回路図である。
【図６】本発明の第３実施形態における検査回路の回路図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１６】
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。図１に示されるように、電源１には、ＤＵＴ２、保護素子３としての保護ダイオード素子３ａ、スイッチ４としてのスイッチング素子４ａが直列に接続されている。
【００１７】
本実施形態では、ＤＵＴ２は、ダイオード素子のみで構成されている。保護ダイオード素子３ａは、ＤＵＴ２よりも破壊耐量が大きくされている。スイッチング素子４ａは、ゲート電極、コレクタ電極、エミッタ電極を有するＮチャネル型のＩＧＢＴ素子が用いられている。
【００１８】
そして、電源１の正極にＤＵＴ２のカソード電極が接続され、ＤＵＴ２のアノード電極が保護ダイオード素子３ａのカソード電極と接続されている。また、保護ダイオード素子３ａのアノード電極がスイッチング素子４ａのコレクタ電極と接続され、スイッチング素子４ａのエミッタ電極が電源１の負極（グランド）と接続されている。
【００１９】
また、検査回路には、ＤＵＴ２および保護ダイオード素子３ａと並列となるように、コイル５が配置されている。つまり、スイッチング素子４ａがオフされたとき、ＤＵＴ２および保護ダイオード素子３ａとループ経路を構成するようにコイル５が配置されている。言い換えると、電源１の正極とＤＵＴ２のカソード電極との接続点と、保護ダイオード素子３ａのアノード電極とスイッチング素子４ａのコレクタ電極との接続点との間にコイル５が配置されている。さらに、ＤＵＴ２、保護ダイオード素子３ａ、コイル５、スイッチング素子４ａと並列となるように、平滑コンデンサ６が配置されている。
【００２０】
なお、検査回路には、特に図示していないが、ＤＵＴ２に流れる電流を検出する電流計やＤＵＴ２に印加される電圧を検出する電圧計等が備えられている。以上が本実施形態における検査回路である。次に、上記検査回路を用いた検査方法について、保護ダイオード素子３ａを備えない検査回路と比較しつつ説明する。
【００２１】
上記検査回路では、基本的には、スイッチング素子４ａのゲート電極に所定の振幅、周波数を有するパルス状の駆動信号を入力し、スイッチング素子４ａのオン、オフを制御してＤＵＴ２に流れる電流や電圧を変化させることによってＤＵＴ２の特性検査を行う。
【００２２】
この場合、図２および図３に示されるように、時点Ｔ１でスイッチング素子４ａがオンされると、ＤＵＴ２に流れる電流（順方向電流）が次第に小さくなってリカバリ電流（逆方向電流）が発生する。そして、保護ダイオード素子３ａを備えず、電源１とＤＵＴ２の間にスイッチを配置してＤＵＴ２に流れる電流に基づいてスイッチのオフを制御する従来の検査回路では、図２に示されるように、時点Ｔ２でＤＵＴ２が破壊されると、短絡電流が発生すると共に当該短絡電流の絶対値が急峻に大きくなる。このとき、例えば、閾値電流を約−５００Ａ（図２中の点線）と設定すると、時点Ｔ３で破壊が検出される。つまり、時点Ｔ２と時点Ｔ３との期間が破壊から検出までの遅延時間となる。そして、閾値電流を越える電流を検出してからスイッチをオフするまでの期間は、通常数μｓｅｃ必要となるため、時点Ｔ４で電源１とＤＵＴ２との接続が遮断される場合がある。このため、従来の検査回路では、最も大電流が流れるときにスイッチがオフされず、検査機器に損傷を与える可能性がある。
【００２３】
これに対し、本実施形態では、ＤＵＴ２とスイッチング素子４ａとの間に、ＤＵＴ２より破壊耐量の大きい保護ダイオード素子３ａが配置されている。このため、図３に示されるように、時点Ｔ２でＤＵＴ２が破壊されたとしても、保護ダイオード素子３ａによってＤＵＴ２に流れる短絡電流の絶対値が急峻に大きくなることを抑制できる。つまり、ＤＵＴ２に大電流が流れることを抑制できる。このため、検査機器に損傷を与えることを抑制できる。
【００２４】
ここで、上記のように、保護ダイオード素子３ａを配置することにより、ＤＵＴ２が破壊されたとしてもＤＵＴ２に大電流が流れることを抑制できる。しかしながら、保護ダイオード素子３ａを備えることにより、検査時にＤＵＴ２に印加される電圧が減少し、ＤＵＴ２に所望の電圧を印加した状態で検査を行うことができなくなる可能性があるという新たな問題が発生する懸念がある。
【００２５】
したがって、本発明者らは、ＤＵＴ２に印加される電圧と、保護ダイオード素子３ａに印加される電圧との関係について鋭意検討を行った。そして、明確な原理については明らかではないが、図４に示されるように、ＤＵＴ２のＩｒｒに対する保護ダイオード素子３ａのＩｒｒの比（保護ダイオード素子３ａのＩｒｒ／ＤＵＴ２のＩｒｒ）が２以上の場合に、保護ダイオード素子３ａに印加される電圧がほぼ０にできることを見出した。なお、ここでのＩｒｒとは、リカバリ電流のピーク値のことである。また、図４は、ＤＵＴ２が破壊されていないときのシミュレーション結果であり、電源１の電圧を４００Ｖとしている。
【００２６】
このため、本実施形態では、ＤＵＴ２のＩｒｒに対する保護ダイオード素子３ａのＩｒｒの比が２以上とされている。なお、ＤＵＴ２および保護ダイオード素子３ａのＩｒｒは、例えば、ダイオード素子を構成するアノード層の濃度を変更したり、ダイオード素子内のライフタイムキラーの総量を変更してキャリアのライフタイムを変化させることによって適宜変更可能である。しかしながら、図４に示されるように、Ｉｒｒをどのように変更しても、ＤＵＴ２のＩｒｒに対する保護ダイオード素子３ａのＩｒｒの比が２以上の場合に保護ダイオード素子３ａに印加される電圧がほぼ０になる。
【００２７】
以上説明したように、本実施形態では、ＤＵＴ２よりも破壊耐量の大きい保護ダイオード素子３ａがＤＵＴ２に直列に接続されている。このため、ＤＵＴ２が破壊されたとしても、ＤＵＴ２に流れる短絡電流の絶対値が大きくなることを抑制でき、検査機器が損傷することを抑制できる。
【００２８】
また、ＤＵＴ２のＩｒｒに対する保護ダイオード素子３ａのＩｒｒの比が２以上とされている。このため、ＤＵＴ２に印加される電圧が減少することを抑制でき、検査精度が低下することを抑制できる。
【００２９】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してＤＵＴ２、保護ダイオード素子３ａ、スイッチング素子４ａの配列を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
【００３０】
本実施形態では、図５に示されるように、電源１の正極にスイッチング素子４ａのコレクタ電極が接続され、スイッチング素子４ａのエミッタ電極がＤＵＴ２のカソード電極と接続されている。そして、保護ダイオード素子３ａのアノード電極が電源１の負極（グランド）と接続されている。
【００３１】
このように、スイッチング素子４ａ、ＤＵＴ２、保護ダイオード素子３ａの配列を入れ変えた検査回路としても、上記第１実施形態と同様の効果を得ることができる。
【００３２】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第２実施形態に対してＤＵＴ２、保護素子３、スイッチ４の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
【００３３】
本実施形態では、図６に示されるように、ＤＵＴ２は、ダイオード素子２ａと、当該ダイオード素子２ａと並列に接続されたスイッチング素子２ｂとにより構成されている。同様に、保護素子３は、保護ダイオード素子３ａと、当該保護ダイオード素子３ａと並列に接続されたスイッチング素子３ｂとにより構成されている。さらに、スイッチ４も、ダイオード素子４ｂと、当該ダイオード素子４ｂと並列に接続されたスイッチング素子４ａとにより構成されている。
【００３４】
なお、各スイッチング素子２ｂ、３ｂ、４ａは、本実施形態では、ＩＧＢＴ素子とされている。そして、各ダイオード素子２ａ、３ａ、４ｂは、カソード電極が各スイッチング素子２ｂ、３ｂ、４ａのコレクタ電極と接続され、アノード電極が各スイッチング素子２ｂ、３ｂ、４ａのエミッタ電極と接続されている。また、ＤＵＴ２、保護素子３、スイッチ４における各ダイオード素子２ａ、３ａ、４ｂと各スイッチング素子２ｂ、３ｂ、４ａは、共通の半導体基板に形成された１チップ構造とされていてもよいし、別々の半導体基板に形成された別チップ構造とされていてもよい。
【００３５】
そして、スイッチ４、ＤＵＴ２、保護素子３と並列となるように、第１スイッチ７および第２スイッチ８が配置されている。また、第１スイッチ７と第２スイッチ８との間の接続点と、スイッチ４とＤＵＴ２との間の接続点を接続するように、コイル５が配置されている。つまり、スイッチング素子４ｂがオフされたとき、ＤＵＴ２および保護素子３とループ経路を構成するようにコイル５が配置されている。なお、第１、第２スイッチ７、８は、ＩＧＢＴ素子やＭＯＳ素子等のスイッチング素子によって構成されている。
【００３６】
このような検査回路では、ＤＵＴ２、保護素子３、スイッチ４の各スイッチング素子２ｂ、３ｂ、４ａおよび第１、第２スイッチ７、８のオン、オフを制御してＤＵＴ２に流れる電流や電圧を変化せることによってＤＵＴ２の特性検査を行う。
【００３７】
すなわち、主としてＤＵＴ２におけるダイオード素子２ａの特性を検査する場合には、第１スイッチ７をオフする共に、第２スイッチ８をオンし、ＤＵＴ２および保護素子３のスイッチング素子２ｂ、３ｂをオフした状態でスイッチング素子４ａを駆動制御すればよい。また、主としてＤＵＴ２におけるスイッチング素子２ｂの特性を検査する場合には、第１スイッチ７をオンする共に第２スイッチ８をオフし、保護素子３のスイッチング素子３ｂをオンした状態でＤＵＴ２のスイッチング素子２ｂを駆動制御すればよい。
【００３８】
このように、ＤＵＴ２をダイオード素子２ａとスイッチング素子２ｂとを有するものとしても、保護ダイオード素子３ａを備えることにより、上記第１実施形態と同様の効果を得ることができる。
【００３９】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００４０】
例えば、上記各実施形態において、スイッチング素子２ｂ、３ｂ、４ａはＩＧＢＴ素子ではなく、ＭＯＳ素子等であってもよい。
【００４１】
また、上記第１実施形態において、保護ダイオード素子３ａが電源１の正極側に配置されていてもよい。同様に、上記第２実施形態において、保護ダイオード素子３ａがスイッチ４側に配置されていてもよい。さらに、上記第３実施形態において、スイッチ４が電源１の負極（グランド）側に接続されていてもよい。つまり、ＤＵＴ２、保護素子３、スイッチ４の配列は適宜変更可能である。
【００４２】
さらに、上記各実施形態において、従来のように、ＤＵＴ２と電源１との間にスイッチを配置し、ＤＵＴ２が破壊されたときにＤＵＴ２と電源１との接続を遮断するようにしてもよい。
【００４３】
また、上記各実施形態において、ＤＵＴ２のＩｒｒに対する保護ダイオード素子３ａのＩｒｒの比が２以上とされていなくてもよい。このような検査回路としても、ＤＵＴ２よりも破壊耐量の大きい保護ダイオード素子３ａを配置することにより、検査機器が損傷することを抑制できる。
【符号の説明】
【００４４】
２      ＤＵＴ（検査対象としての半導体素子）
２ａ    ダイオード素子
３      保護素子
３ａ    保護ダイオード素子
４      スイッチ
４ａ    スイッチング素子
５      コイル
【図１】
0006318911.tif 000002
【図２】
0006318911.tif 000003
【図３】
0006318911.tif 000004
【図４】
0006318911.tif 000005
【図５】
0006318911.tif 000006
【図６】
0006318911.tif 000007