(57)【特許請求の範囲】
【請求項１】
活性デバイス領域および原子層堆積で形成されたバリア層を有する電気デバイスの電気接続部材を露出する方法であって、
前記電気接続部材上にはんだを堆積させることと、
原子層堆積を用いて前記バリア層を形成することと、
前記はんだを融解させ、前記はんだを覆う前記バリア層の各部分を除去することと
を備え、
前記バリア層の形成において、前記バリア層は、前記活性デバイス領域を覆うとともに、前記はんだを覆い、前記はんだは、前記電気接続部材のそれぞれを覆う、方法。
【請求項２】
前記バリア層は、Ａｌ２Ｏ３、ＳｉＯ２、ＴｉＯ２およびＺｒＯ２の少なくとも一つを含む、請求項１に記載の方法。
【請求項３】
前記はんだは、はんだバンプ技術を用いて形成される、請求項１または２に記載の方法。
【請求項４】
前記電気接続部材は、前記活性デバイス領域の周縁部の少なくとも一部分の周りに位置する、請求項１から３の何れか１項に記載の方法。
【請求項５】
前記はんだを融解することは、前記バリア層を通じて前記はんだに熱を加えることを含む、請求項１から４の何れか１項に記載の方法。
【請求項６】
前記熱はレーザによって供給される、請求項５に記載の方法。
【請求項７】
前記電気接続部材から前記はんだを除去し、前記電気接続部材を露出させることをさらに備える、請求項１から６の何れか１項に記載の方法。
【請求項８】
各はんだの少なくとも一部は、各電気接続部材上に残存する、請求項１から７の何れか１項に記載の方法。
【請求項９】
前記活性デバイス領域は、発光体、光センサ、ＭＥＭＳデバイス、電解キャパシタおよびＤＭＤ装置の少なくとも一つを含む、請求項１から８の何れか１項に記載の方法。
【請求項１０】
一つ以上の前記電気接続部材との電気接続を確立することをさらに備える、請求項１から９の何れか１項に記載の方法。
【請求項１１】
前記電気接続部材は、電気接続パッドまたは電気接続ピンを含む、請求項１から１０の何れか１項に記載の方法。
【請求項１２】
電極系電気デバイス用の少なくとも一つの電気接続を提供する方法であって、
ａ）原子層堆積処理を用いて支持基板上に、第１電極を規定する第１金属層を堆積することと、
ｂ）前記第１金属層上に少なくとも一つの第１はんだを堆積することと、
ｃ）前記第１金属層および前記少なくとも一つの第１はんだ上に絶縁層を形成することと、
ｄ）前記第１はんだを融解して、前記絶縁層の対応する部分を除去し、前記第１金属層の少なくとも一つの露出部分を形成することと、
ｅ）前記第１金属層の前記少なくとも一つの露出部分上に少なくとも一つの第２はんだを堆積することと、
ｆ）前記絶縁層および前記少なくとも一つの第２はんだ上に第２金属層を追加し、第２電極を規定することと、
ｇ）前記少なくとも一つの第２はんだを融解して、前記第１金属層の前記少なくとも一つの露出部分を露出させ、前記第１電極用の少なくとも一つの電気接続を規定することと
を備える方法。
【請求項１３】
前記電極系電気デバイスは、キャパシタである、請求項１２に記載の方法。
【請求項１４】
前記絶縁層を形成することは、原子層堆積処理を用いて絶縁材料を堆積することを含む、請求項１２または１３に記載の方法。
【請求項１５】
前記絶縁材料は、Ａｌ２Ｏ３である、請求項１４に記載の方法。
【請求項１６】
前記支持基板は、絶縁材料で形成されたマイクロキャピラリープレートを含む、請求項１２から１５の何れか１項に記載の方法。
【請求項１７】
前記第１金属層および前記第２金属層の少なくとも一つは、白金で形成されている、請求項１２から１６の何れか１項に記載の方法。
【請求項１８】
前記支持基板は、溝を有し、
前記溝の深さは、前記溝の幅よりも大きい
請求項１２から１７の何れか１項に記載の方法。
【請求項１９】
前記電極系電気デバイスは、金属酸化物金属キャパシタである、請求項１２から１８の何れか１項に記載の方法。
【請求項２０】
前記第１はんだおよび第２はんだは、それぞれ複数箇所に堆積される
請求項１２から１９の何れか１項に記載の方法。
【請求項２１】
工程ｅ）は、前記少なくとも一つの第２はんだが、前記第１金属層の前記少なくとも一つの露出部分にすぐに隣接する前記絶縁層の一部を覆うことを含み、工程ｇ）は、工程ｅ）において覆われた前記絶縁層の一部を露出させる、請求項１２から２０の何れか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、原子層堆積（ＡＬＤ）に関する。具体的には、電極系デバイスを形成するために用いられるＡＬＤ処理のためのマスキング方法に関する。
【０００２】
本明細書中で言及されたあらゆる刊行物または特許文献の全ての開示は、参照により組み込まれる。特許文献には、米国特許第４，８１４，２８９号、第５，６９６，３９４号、第６，７１７，１９３号、第７，９３９，９３２号および第８，４４５，９３７号、並びに、米国付与前特許公開第２０１０／０１６４０８３号公報、第２０１２／００９８１４６号公報、第２０１３／０００９２６４号公報および第２０１３／０１７７７６０号公報が含まれる。
【背景技術】
【０００３】
ＡＬＤは、非常に薄い（すなわち、原子の）材料層を表面上に堆積させることのできる堆積方法である。ＡＬＤは非選択的であるという性質を有する。すなわち、薄膜はあらゆる露出面上に共形的（等角的）に積層される。
【０００４】
ＡＬＤは、電子デバイス製造において封入段階で採用され、電子デバイス上にコーティングを形成する。ここで、コーティングは、耐ガス性、耐湿性または耐水性を有するバリア層として機能する。このようなコーティングは、例えば、有機発光デバイス（ＯＬＥＤ）、デジタルミラーデバイス（ＤＭＤ）、マイクロ電気機械（ＭＥＭＳ）デバイス、太陽電池、センサ、キャパシタ（コンデンサ）および集積回路（ＩＣ）デバイスにおいて使用され得る。これらを動作させるには、環境から密閉されていることが有効である。ＡＬＤによりバリア層として堆積された一般的なコーティングは、例えば、Ａｌ２Ｏ３およびＴｉＯ２などの誘電体膜、ＴｉＮ、Ｐｔ、Ｒｕなどの金属導電膜、およびインジウムスズ酸化物およびアルミニウムがドープされた酸化亜鉛などの透明導電体を含む。
【０００５】
多くの電子デバイスは、少なくとも１つの領域を含む。少なくとも１つの領域は、アクセス可能なように、コーティングされていない状態にされる必要がある。このような領域の一例は、接続パッドまたは接続ピンを含む。接続パッドまたは接続ピンは、電子デバイスと、電源などの外部電源との間の電気接続を確立するために使用される。接続パッドまたは接続ピンは露出させる必要があり、これにより、電気接続を実現できる。このことは、バリア層または他のこのような層（単層または複数層）（例えば、キャパシタの金属および誘電体層）が接続パッドまたは接続ピンを被覆できないことを意味する。これにより、バリア層の一部、または、他の接続パッドまたは接続ピンを覆う層の何れかを選択的に除去する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
バリア層の選択的な除去は、一般に、機械的に行われるか、あるいは、マスキングテープまたはダイシングテープを使用して接続パッドまたは接続ピンをマスクすることによって行われる。これらの方法は、明らかな欠点を有している。それは、例えば、接続パッドまたは接続ピンに損傷を与えること、接続品質を低下させること、およびＡＬＤ膜の堆積温度が制限されることなどである。
【課題を解決するための手段】
【０００７】
本開示は、電極系デバイス用の原子層堆積（ＡＬＤ）処理のためのマスキング方法に関する。本方法において、はんだはマスキング材料として用いられる。本方法は、電気デバイスの電気接続部材を露出させることを含む。電気デバイスは、活性デバイス領域と、ＡＬＤで形成されたバリア層とを有する。この方法は、電気接続部材上にはんだを堆積させ、その後、ＡＬＤを用いてバリア層を形成することを含む。ここで、前記バリア層は、前記活性デバイス領域を覆うとともに、前記はんだも覆う。前記はんだは、各電気接続部材をそれぞれ覆う。前記はんだは、その後融解される。これにより、前記はんだを覆う前記バリア層の各部分が除去される。層状キャパシタを形成するときに、接点（コンタクト）を露出させるために同様の方法が採用される。ここで、下層の金属層の少なくとも一部が、電気接点を形成するために露出される必要がある。
【０００８】
本開示の一局面は、活性デバイス領域および原子層堆積（ＡＬＤ）で形成されたバリア層を有する電気デバイスの電気接続部材を露出する方法である。本方法は、前記電気接続部材上にはんだを堆積させることと、ＡＬＤを用いて前記バリア層を形成することと、前記はんだを融解させ、前記はんだを覆う前記バリア層の各部分を除去することとを含む。前記バリア層の形成において、前記バリア層は、前記活性デバイス領域を覆うとともに、前記はんだを覆う。前記はんだは、前記電気接続部材のそれぞれを覆う。
【０００９】
本開示の他の局面は上述の方法であって、前記バリア層は、Ａｌ２Ｏ３、ＳｉＯ２、ＴｉＯ２およびＺｒＯ２の少なくとも一つを含む。
【００１０】
本開示の他の局面は上述の方法であって、前記はんだは、はんだバンプ技術を用いて形成される。
【００１１】
本開示の他の局面は上述の方法であって、前記電気接続部材は、前記活性デバイス領域の周縁部の少なくとも一部分の周りに位置する。
【００１２】
本開示の他の局面は上述の方法であって、前記はんだを融解することは、前記バリア層を通じて前記はんだに熱を加えることを含む。
【００１３】
本開示の他の局面は上述の方法であって、前記熱はレーザによって供給される。
【００１４】
本開示の他の局面は上述の方法であって、前記電気接続部材から前記はんだを除去し、前記電気接続部材を露出させることをさらに備える。
【００１５】
本開示の他の局面は上述の方法であって、各はんだの少なくとも一部は、各電気接続部材上に残存する。
【００１６】
本開示の他の局面は上述の方法であって、前記活性デバイス領域は、発光体、光センサ、ＭＥＭＳデバイス、電解キャパシタ（電解コンデンサ）およびＤＭＤ装置の少なくとも一つを含む。
【００１７】
本開示の他の局面は上述の方法であって、一つ以上の前記電気接続部材との電気接続を確立することをさらに備える。
【００１８】
本開示の他の局面は上述の方法であって、前記電気接続部材は、電気接続パッドまたは電気接続ピンを含む。
【００１９】
本開示の他の局面は、電極系電気デバイス用の少なくとも一つの電気接続を提供する方法である。本方法は、ａ）原子層堆積（ＡＬＤ）処理を用いて支持基板上に、第１電極を規定する第１金属層を積層することと、ｂ）前記第１金属層上に少なくとも一つの第１はんだを堆積することと、ｃ）前記第１金属層および前記少なくとも一つの第１はんだ上に絶縁層を形成することと、ｄ）前記第１はんだを融解して、前記絶縁層の対応する部分を除去し、前記第１金属層の少なくとも一つの露出部分を形成することと、ｅ）前記第１金属層の前記少なくとも一つの露出部分上に少なくとも一つの第２はんだを堆積することと、ｆ）前記絶縁層および前記少なくとも一つの第２はんだ上に第２金属層を追加し、第２電極を規定することと、ｇ）前記少なくとも一つの第２はんだを融解して、前記第１金属層の前記少なくとも一つの露出部分を露出させ、前記第１電極用の少なくとも一つの電気接続を規定することとを備える。
【００２０】
本開示の他の局面は上述の方法であって、前記電極系電気デバイスはキャパシタ（コンデンサ）である。
【００２１】
本開示の他の局面は上述の方法であって、前記絶縁層を形成することは、原子層堆積処理を用いて絶縁材料を堆積することを含む。
【００２２】
本開示の他の局面は上述の方法であって、前記絶縁材料は、Ａｌ２Ｏ３である。
【００２３】
本開示の他の局面は上述の方法であって、前記支持基板は、絶縁材料で形成されたマイクロキャピラリープレートを含む。
【００２４】
本開示の他の局面は上述の方法であって、前記第１金属層および前記第２金属層の少なくとも一つは、白金で形成されている。
【００２５】
本開示の他の局面は上述の方法であって、前記支持基板は、高アスペクト比特性を含む。
【００２６】
本開示の他の局面は上述の方法であって、前記電極系電気デバイスは、金属酸化物金属キャパシタ（ｍｅｔａｌ−ｏｘｉｄｅ−ｍｅｔａｌ  ｃａｐａｃｉｔｏｒ）である。
【００２７】
本開示の他の局面は上述の方法であって、前記少なくとも一つの第１はんだおよび第２はんだは、複数の第１はんだおよび複数の第２はんだをそれぞれ含む。
【００２８】
本開示の他の局面は上述の方法であって、工程ｅ）は、前記少なくとも一つの第２はんだが、前記第１金属層の前記少なくとも一つの露出部分にすぐに隣接する前記絶縁層の一部を覆うことを含み、工程ｇ）は、工程ｅ）において覆われた前記絶縁層の一部を露出させる。
【００２９】
さらなる特徴点及び利点は、以下の詳細な説明に明記される。また、それらの一部は詳細な説明の記載内容から当業者にとって直ちに明白となるか、詳細な説明、特許請求の範囲、添付図面に記載された実施形態を実施することによって認識されるであろう。上記の概要及び下記の詳細な説明に関する記載は、単なる例示であって、特許請求の範囲に記載されている本発明の本質及び特徴を理解するための概略または枠組みを提供するものであることを理解すべきである。
【図面の簡単な説明】
【００３０】
添付図面は、さらなる理解を提供するために含まれており、本明細書の一部を構成すると共に本明細書の一部に組み込まれる。図面は、１または複数の実施形態を示しており、詳細な説明と共に種々の実施形態の原理や動作を説明する役割を担う。このように、本開示は、添付図面と共に以下に示す詳細な説明からより完全に理解されることになるであろう。
【図１Ａ】図１Ａは、一例の電子デバイスの上面模式図である。この模式図には、活性デバイス領域、活性デバイス領域の周囲を取り囲む電気接続部材、および電子デバイスの表面を覆うＡＬＤバリア層が示される。
【図１Ｂ】図１Ｂは、図１Ａの電子デバイスの１Ｂ−１Ｂ線に沿った部分の断面図である。この図は、各電気接続部材上に形成されたはんだを、はんだを覆うＡＬＤバリア層とともに示す。
【図１Ｃ】図１Ｃは、図１Ｂと同様の図であって、図１Ｂに示す構造に熱を加えてはんだを融解させる様子を示す。
【図１Ｄ】図１Ｄは、図１Ｃと同様の図であって、はんだが融解し、その結果、電気接続部材の上方からＡＬＤバリア層の一部が部分的に除去され、これにより、電気接続部材が露出し、電気接続が可能となった状態を示す。
【図２Ａ】図２Ａは、本明細書に開示されるマスキング方法を用いてキャパシタを形成するマイクロキャピラリー処理の方法の一例を示す模式図である。
【図２Ｂ】図２Ｂは、本明細書に開示されるマスキング方法を用いてキャパシタを形成するマイクロキャピラリー処理の方法の一例を示す模式図である。
【図２Ｃ】図２Ｃは、本明細書に開示されるマスキング方法を用いてキャパシタを形成するマイクロキャピラリー処理の方法の一例を示す模式図である。
【図２Ｄ】図２Ｄは、本明細書に開示されるマスキング方法を用いてキャパシタを形成するマイクロキャピラリー処理の方法の一例を示す模式図である。
【図２Ｅ】図２Ｅは、本明細書に開示されるマスキング方法を用いてキャパシタを形成するマイクロキャピラリー処理の方法の一例を示す模式図である。
【図２Ｆ】図２Ｆは、本明細書に開示されるマスキング方法を用いてキャパシタを形成するマイクロキャピラリー処理の方法の一例を示す模式図である。
【図２Ｇ】図２Ｇは、本明細書に開示されるマスキング方法を用いてキャパシタを形成するマイクロキャピラリー処理の方法の一例を示す模式図である。
【図３Ａ】図３Ａは、高アスペクト比トレンチ特性を有する基板に対するＡＬＤ系処理およびマスキング方法の一例を示す断面図である。なお、このような基板は、例えば、金属−絶縁体−金属（ＭＩＭ）キャパシタの形成に使用される。
【図３Ｂ】図３Ｂは、高アスペクト比トレンチ特性を有する基板に対するＡＬＤ系処理およびマスキング方法の一例を示す断面図である。なお、このような基板は、例えば、金属−絶縁体−金属（ＭＩＭ）キャパシタの形成に使用される。
【図３Ｃ】図３Ｃは、高アスペクト比トレンチ特性を有する基板に対するＡＬＤ系処理およびマスキング方法の一例を示す断面図である。なお、このような基板は、例えば、金属−絶縁体−金属（ＭＩＭ）キャパシタの形成に使用される。
【図３Ｄ】図３Ｄは、高アスペクト比トレンチ特性を有する基板に対するＡＬＤ系処理およびマスキング方法の一例を示す断面図である。なお、このような基板は、例えば、金属−絶縁体−金属（ＭＩＭ）キャパシタの形成に使用される。
【図３Ｅ】図３Ｅは、高アスペクト比トレンチ特性を有する基板に対するＡＬＤ系処理およびマスキング方法の一例を示す断面図である。なお、このような基板は、例えば、金属−絶縁体−金属（ＭＩＭ）キャパシタの形成に使用される。
【図３Ｆ】図３Ｆは、高アスペクト比トレンチ特性を有する基板に対するＡＬＤ系処理およびマスキング方法の一例を示す断面図である。なお、このような基板は、例えば、金属−絶縁体−金属（ＭＩＭ）キャパシタの形成に使用される。
【図３Ｇ】図３Ｇは、高アスペクト比トレンチ特性を有する基板に対するＡＬＤ系処理およびマスキング方法の一例を示す断面図である。なお、このような基板は、例えば、金属−絶縁体−金属（ＭＩＭ）キャパシタの形成に使用される。
【図３Ｈ】図３Ｈは、高アスペクト比トレンチ特性を有する基板に対するＡＬＤ系処理およびマスキング方法の一例を示す断面図である。なお、このような基板は、例えば、金属−絶縁体−金属（ＭＩＭ）キャパシタの形成に使用される。
【発明を実施するための形態】
【００３１】
以降、本開示の様々な実施形態、および、添付の図面に示される複数の例について詳述する。可能な限り、同一または類似の部分の図では、同一または類似の参照番号および参照符号が用いられる。図面には決まった縮尺がなく、当業者であれば、図面は本発明の主要な部分を説明するために簡略化されていることに気づくであろう。
【００３２】
下記の特許請求の範囲の記載は、発明の詳細な説明に組み込まれると共にその一部を構成する。
【００３３】
本明細書において用語「はんだ」は、ＡＬＤ堆積温度よりも高い温度で融解するが、その融点は絶縁層および金属層の融点よりも低い材料のことをいう。ここで、絶縁層および金属層は、本明細書に開示されるマスキング技術および処理技術が適用される電極系デバイスを構成する。そのため、用語「はんだ」は、比較的低融点の合金を含むが、これに限定はされない。低融点の合金には、例えば、スズ、鉛、真ちゅう、銀、銅、亜鉛、インジウム、ビスマス、ガリウム、水銀、またはこれらの組み合わせが含まれる。本明細書で用いられる用語としてのはんだの定義の一例は、ＡＬＤ堆積温度よりも高い融点を有し、ＡＬＤ体積温度で低蒸気圧を示す材料である。ここで、前記融点は、その材料が配置された電極系デバイスに熱を加えることで、その下部の層に損傷を与えることなく、その上部の層の対応する部分も選択的に除去しながら、そのデバイスからその材料を除去できる程度に十分低い。
【００３４】
電子デバイスおよびマスキング処理の例
図１Ａは、一例の電子デバイス１０を示す上面図である。電子デバイス１０は、表面１２を有する基板１１を有している。表面１２上には、電気接続部材２０および活性デバイス領域３０が形成されている。活性デバイス領域３０は、周縁部３２を有している。電気接続部材２０は、接続パッドの形態で示されるが、接続ピンの形態であってもよい。一般的に、電気接続部材２０は、他のデバイスの機能部と比較してサイズが大きく、例えば、２００ミクロン以上の大きさを有する。一例では、電気接続部材２０は、表面１２上に、活性デバイス領域３０の周縁部３２に隣接して配置される。一例では、ＡＬＤは、コーティングまたは「バリア層」５０を形成するために使用される。コーティングまたは「バリア層」５０は、表面１２を覆い、活性デバイス領域３０を封入または密封するとともに、電気接続部材２０も覆う。
【００３５】
図１Ｂは、図１Ａの構造の断面図であり、各電気接続部材２０上に形成されるはんだ２２を示す。図１Ｂはまた、実質的に共形（等角）のバリア層５０も示す。バリア層５０は、電子デバイス１０の表面の特性部分を覆う。はんだ２２は、電気接続部材２０のマスク材として機能し、ＡＬＤ処理温度よりも高いが、金属（例えば、銅）よりも低い融点を有する。ＡＬＤ処理温度は、バリア層５０を形成するために使用される。金属は、電気接続部材２０を形成する。はんだ２２の選択的な堆積は、公知のはんだバンプ技術を用いて実現することができる。
【００３６】
図１Ｃは、図１Ｂと同様の図であり、熱Ｈが加えられてはんだ２２が融解するときの電子デバイス２０の構造を示す。一例では、熱Ｈは、レーザなどの熱源を用いて加えられる。他の例では、熱Ｈは、従来公知の熱源によって加えられる。一例では、熱Ｈは、はんだ２２の位置に局所的に加えられる。はんだ２２を溶解すると、電気接続部材２０の上部のバリア層５０の対応する部分が局所的に除去される。これにより、図１Ｄに示すように、電気接続部材２０が露出する一方で、バリア層５０のその他の部分は、通常損傷を受けることなく残存する。このように、はんだ２２は、低融点の局所的なマスク材として機能する。このマスク材は、熱Ｈを加えることによって容易に除去される。この熱Ｈの量は、電気接続部材２０を融解させないか、あるいは、電気接続部材２０が温度感受性を有する場合には、電子デバイス１０を損傷しない。
【００３７】
一例では、各はんだ２２の少なくとも一部は、対応する電気接続部材２０の一部となる。これにより、電気接続部材２０の性能が低下することはない。なぜなら、電気接続部材２０と同様にはんだ材料も導電性を有するためである。他の例では、はんだ２２は、構造体から実質的に完全に除去され、電気接続部材２０上にはんだが残存することなく電気接続部材２０が露出する。融解したはんだ２２は、例えば、はんだ除去ガン、はんだ吸収器、はんだウイックまたははんだブレードなどの当該技術分野でよく知られた手段を用いて除去することができる。
【００３８】
また、図１Ｄは、電気配線６０を示す。電気配線６０は、電気接続部材２０が上述の方法で露出したときに、電気接続部材２０の一つと電気接続を行うために用いられる。
【００３９】
電解キャパシタの例
誘電性ＡＬＤコーティングは、電解キャパシタにおいて使用され、キャパシタの金属−誘電体（絶縁体）電極部を形成する。電解液は、第２電極を形成する。誘電性ＡＬＤコーティングは、３Ｄ構造を覆うために用いられるが、堆積処理では、金属層も覆い、金属電極へのアクセスを困難にする。そのため、一例では、はんだ２２がマスクとして使用され、キャパシタの平坦な（３Ｄではない）領域における電気接続を形成する。
【００４０】
このように、本明細書に開示された方法の他の例は、電解キャパシタの形態の電子デバイス１０に対して適用される。図２Ａは、電解キャパシタを形成するために使用されるマイクロキャピラリープレート１１０の一例を示す上方斜視図である。一例のマイクロキャピラリープレート１１０は、円盤形状であり、本体部１１１、上面１１２、底面１１４、内側端部１１６、中央軸ＡＣ、および複数の円筒形状の微小穴１２０（以下では、「キャピラリー」と呼ぶ）を有する。一例では、本体部１１１は、ガラスなどの絶縁材料で形成される。キャピラリー１２０は、上面１１２および底面１１４で開口しており、中央軸ＡＣに対して平行に延びている。各キャピラリー１２０は、内側表面１２２および径ｄを有している。径ｄは、一例では、約２ミクロンから数百ミクロンであり得る。図２Ａの拡大挿入図は、４個のキャピラリー１２０を示すマイクロキャピラリープレート１１０の部分を示す上面図である。
【００４１】
電解キャパシタの製造には、マイクロキャピラリープレート１１０に対して多くの処理を実行する工程が含まれる。図２Ｂは、図２Ａの拡大挿入図と同様の図であって、キャピラリー配列の内側端部１１６に隣接する部分における４個のキャピラリー１２０を示す。図２Ｂは、第１処理工程を示す。第１処理工程では、ＡＬＤ処理を用いて、上面１１２およびキャピラリー１２０の内側表面１２２に、第１金属層１３０が積層される。一例では、第１金属層１３０は、白金である。ＡＬＤ処理の共形性によって、第１金属層１３０が上面１１２だけではなくキャピラリー１２０の内側表面１２２も覆うことを可能にすることに留意すべきである。第１金属層１３０は、形成された電解キャパシタにおいて第１電極として機能する。
【００４２】
図２Ｃは、第２処理工程を示す。第２処理工程では、キャピラリー１２０の配列の内側端部１１６の近くにおいて、はんだの小パッチ１４０が、上面１１２上の第１金属層１３０の上に堆積される。はんだ１４０は、処理の次の工程でマスクとして機能する。
【００４３】
図２Ｄは、第３処理工程を示す。第３処理工程では、ＡＬＤ処理を用いて、第１金属層１３０上に絶縁層１５０が形成される。絶縁層１５０の材料の一例は、Ａｌ２Ｏ３などの誘電材料（絶縁材料）である。
【００４４】
図２Ｅは、図２Ｄに示すマイクロキャピラリープレート１１０の断面図であり、第４処理工程をさらに示す。第４処理工程では、第２金属層１６０がマイクロキャピラリープレート１１０の底面１１４に形成され、第２電極として機能する。一例では、この工程は、マイクロキャピラリープレート１１０を電解液中に部分的に挿入することによって実施される。
【００４５】
図２Ｆは、図２Ｄと同様の図であり、第５処理工程の結果を示す。第５処理工程により、はんだ１４０は、（例えば、図２Ｅに示すような熱Ｈを加えることによって）融解して除去される。これにより、第１金属層１３０の下方の部分が露出し、第１金属層部分１３０の露出部１３０Ｅが形成される。ここで、第１金属層１３０は、上述した第１電極として機能する。露出部１３０Ｅは、最終的に得られる電解キャパシタの電気接点として機能する。図２Ｇは、図２Ｅと同様の図であり、露出部１３０Ｅを示す。露出部１３０Ｅは、最終的に得られる電解キャパシタ装置２００の第１金属層１３０において電気接続を規定する。
【００４６】
上述の処理の他の例では、第２金属層１６０は、より局所的な電解析出処理ではなく、ＡＬＤ処理を用いて形成される。この場合、処理は、ＡＬＤを用いて第２金属層１６０を積層する前に、誘電体層（絶縁層）上に形成された追加のはんだを含むように変更される。追加のはんだは、第１金属層１３０と第２金属層１６０との短絡経路を防止しつつ、第２電極を規定するための機能を担う。
【００４７】
電極系電気デバイスおよびマスキング処理の他の例
本明細書に開示された方法は、電極系電気デバイスに一般的に適用可能である。ここで、デバイスにおける金属層の一部は、デバイスを形成するときにマスクされる必要がある。これにより、後に露出され、外部との電気的な接続を行うための金属コンタクトを提供することができる。例えば、トレンチまたはスルーホール（例えば、上述のキャピラリー）などの高アスペクト比特性を有する高表面積キャパシタは、電気接続を必要とする電極を形成するために処理される必要がある。
【００４８】
電極系デバイスに対して電気接続を形成する一般的な方法は、図３Ａから図３Ｈを参照して、ここに記載されている。図３Ａは、基板３００の一部の断面図である。基板３００は、上面３０２と、トレンチの形態の高アスペクト比（ＨＡＲ）構造３１０とを有する。高アスペクト比構造３１０は、側壁３１２と底壁３１４とによって規定される。基板３００は、エアロゲル、陽極酸化アルミニウム、ガラスなどで形成することができる。ここで、高アスペクト比とは、ＨＡＲ構造３１０の深さがその幅よりも大きいこと、例えば、深さが幅の少なくとも２倍、あるいは少なくとも４倍となっていることを意味する。多くのＨＡＲ構造３１０が、１０よりも大きいアスペクト比、または１００よりも大きいアスペクト比、あるいは、１０００よりも大きいアスペクト比を有し得る。
【００４９】
図３Ｂに示すように、第１工程では、ＡＬＤ処理を用いてＨＡＲ構造（トレンチ）３１０の側壁３１２および底壁３１４に、第１金属層３３０が共形的に堆積される。一例では、第１金属層３３０は、白金で形成される。
【００５０】
図３Ｃに示すように、第２工程では、第１金属層３３０の一部に、少なくとも一つの第１はんだ部（例えば、パッチ）３４０が積層される。第１金属層３３０は、後に外部接続用の電気接点として機能することになる。
【００５１】
図３Ｄに示すように、第３工程では、ＡＬＤ処理を用いて第１はんだ部３４０を含む第１金属層３３０上に、誘電体層３５０が共形的に堆積される。一例では、誘電体層３５０の材料は、Ａｌ２Ｏ３である。
【００５２】
図３Ｅに示すように、第４工程では、熱Ｈ（図３Ｄ参照）を加えることによって、第１はんだ部３４０が除去される。熱Ｈは、誘電体層３５０の上側部分を除去し、第１金属層３３０の露出金属部３３０Ｅを残す。
【００５３】
図３Ｆに示すように、第５工程では、第２はんだ部３４０’が、誘電体層３５０の微小部分３５０Ｅとともに、露出した金属部３３０Ｅ上に堆積される。誘電体層３５０の微小部分３５０Ｅは、露出した金属部３３０Ｅを取り囲んでいる。
【００５４】
図３Ｇに示すように、第６工程では、誘電体層３５０および第２はんだ部３４０’上に、第２金属層３６０が堆積される。このようにして、誘電体層３５０は、２つの金属層３３０および３６０を電気的に隔離するという役割を担う。
【００５５】
図３Ｈに示すように、第７工程では、熱Ｈを加えて、第２はんだ部３４０’（図３Ｇ参照）を除去する。熱Ｈは、第２金属層３６０の特定の部分も除去し、その下にある誘電体層３５０の部分３５０Ｅを露出させるとともに、第１金属層３３０の露出した金属部３３０Ｅも露出させる。第１金属層３３０の露出した金属部３３０Ｅは、電気接点として機能し得る。結果として得られる構造は、ＭＩＭキャパシタ（ＭＩＭコンデンサ）に使用されるタイプのものである。例えば、このタイプでは、第１金属層３３０および第２金属層３６０は、第１電極および第２電極として機能する。
【００５６】
当業者には明白であるが、添付される特許請求の範囲で規定された本開示の精神または範囲から逸脱することなく、本明細書中に記載された本開示の好ましい実施形態に対して様々な変更を加えることができる。したがって、本開示は、添付の特許請求の範囲及びその均等範囲内で行われる本開示の修正及び変更を包含する。
【図１Ａ】
0006259023.tif 000002
【図１Ｂ】
0006259023.tif 000003
【図１Ｃ】
0006259023.tif 000004
【図１Ｄ】
0006259023.tif 000005
【図２Ａ】
0006259023.tif 000006
【図２Ｂ】
0006259023.tif 000007
【図２Ｃ】
0006259023.tif 000008
【図２Ｄ】
0006259023.tif 000009
【図２Ｅ】
0006259023.tif 000010
【図２Ｆ】
0006259023.tif 000011
【図２Ｇ】
0006259023.tif 000012
【図３Ａ】
0006259023.tif 000013
【図３Ｂ】
0006259023.tif 000014
【図３Ｃ】
0006259023.tif 000015
【図３Ｄ】
0006259023.tif 000016
【図３Ｅ】
0006259023.tif 000017
【図３Ｆ】
0006259023.tif 000018
【図３Ｇ】
0006259023.tif 000019
【図３Ｈ】
0006259023.tif 000020