(57)【特許請求の範囲】
【請求項１】
直流電源に接続される正極入力端及び負極入力端と、
電気的負荷に接続される正極出力端及び負極出力端と、
前記正極出力端及び前記負極出力端の間に接続されたキャパシタと、
前記正極入力端、前記負極入力端、前記正極出力端及び前記負極出力端に対して並列に接続された複数のＤＣ−ＤＣコンバータと、を備え、
前記複数のＤＣ−ＤＣコンバータの各々は、
一端が前記正極入力端に接続されたインダクタと、
アノードが前記インダクタの他端に接続され、カソードが前記正極出力端に接続された上側ダイオードと、
一端が前記インダクタの他端に接続され、他端が前記負極入力端及び前記負極出力端に接続されているとともに、ゲート電極を有する下側スイッチング素子と、
少なくとも一つの下側ゲート抵抗と、
前記下側ゲート抵抗を介して、前記ゲート電極を、前記下側スイッチング素子がオフされるオフ電位点と、前記下側スイッチング素子がオンされるオン電位点の一方へ選択的に接続する下側ゲートドライバと、を有し、
前記複数のＤＣ−ＤＣコンバータの前記下側ゲートドライバは、第１駆動信号に基づいて動作し、
前記複数のＤＣ−ＤＣコンバータは、少なくとも第１ＤＣ−ＤＣコンバータと第２ＤＣ−ＤＣコンバータを含み、
前記第２ＤＣ−ＤＣコンバータの前記下側ゲート抵抗は、前記第１ＤＣ−ＤＣコンバータの前記下側ゲート抵抗よりも高抵抗を有する、電力変換装置。
【請求項２】
前記少なくとも一つの下側ゲート抵抗は、前記ゲート電極に対して並列に接続された第１ゲート抵抗と第２ゲート抵抗とを含み、
前記下側ゲートドライバは、前記第１ゲート抵抗を介して前記ゲート電極を前記オフ電位点へ接続し、前記第２ゲート抵抗を介して前記ゲート電極を前記オン電位点へ接続する、請求項１に記載の電力変換装置。
【請求項３】
前記第１及び前記第２ＤＣ−ＤＣコンバータの少なくとも一方は、前記下側ゲートドライバが前記第１駆動信号を受け取るタイミングを遅延させる少なくとも一つの遅延回路をさらに有する、請求項１又は２に記載の電力変換装置。
【請求項４】
前記少なくとも一つの遅延回路は、遅延時間が互いに異なる第１遅延回路と第２遅延回路を含み、
前記下側ゲートドライバは、前記第１遅延回路によって遅延された前記第１駆動信号に基づいて前記ゲート電極を前記オフ電位点へ接続し、前記第２遅延回路によって遅延された前記第１駆動信号に基づいて前記ゲート電極を前記オン電位点へ接続する、請求項３に記載の電力変換装置。
【請求項５】
前記複数のＤＣ−ＤＣコンバータの各々は、
カソードが前記インダクタの他端に接続され、アノードが前記負極入力端及び前記負極出力端に接続された下側ダイオードと、
一端が前記インダクタの他端に接続され、他端が前記正極出力端に接続されているとともに、ゲート電極を有する上側スイッチング素子と、
少なくとも一つの上側ゲート抵抗と、
前記上側ゲート抵抗を介して、前記上側スイッチング素子の前記ゲート電極を、前記上側スイッチング素子がオフされるオフ電位点と、前記上側スイッチング素子がオンされるオン電位点の一方へ選択的に接続する上側ゲートドライバと、を有し、
前記複数のＤＣ−ＤＣコンバータの前記上側ゲートドライバは、第２駆動信号に基づいて動作し、
前記第２ＤＣ−ＤＣコンバータの前記上側ゲート抵抗は、前記第１ＤＣ−ＤＣコンバータの前記上側ゲート抵抗よりも高抵抗を有する、請求項１から４のいずれか一項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、複数のＤＣ−ＤＣコンバータが並列に接続された電力変換装置に関する。
【背景技術】
【０００２】
特許文献１に、複数のＤＣ−ＤＣコンバータが並列に接続された電力変換装置が記載されている。各々のＤＣ−ＤＣコンバータは、インダクタとダイオードとスイッチング素子を有する。インダクタの一端は、正極入力端に接続されている。ダイオードのアノードは、インダクタの他端に接続されており、ダイオードのカソードは、正極出力端に接続されている。スイッチング素子の一端は、インダクタの他端に接続されており、スイッチング素子の他端は、負極入力端及び負極出力端に接続されている。各々のＤＣ−ＤＣコンバータは、スイッチング素子が高速でオンオフすることによって、正極入力端及び負極入力端から入力される直流電力を昇圧して、正極出力端及び負極出力端から出力する。この電力変換装置のように、複数のＤＣ−ＤＣコンバータが並列に接続されていると、各々のＤＣ−ＤＣコンバータに流れる電流を低減しつつ、大きな電力の変換を行うことができる。
【０００３】
各々のＤＣ−ＤＣコンバータでは、スイッチング素子のスイッチングに起因してリンギングが発生する。例えば、スイッチング素子がオフされると、スイッチング素子の両端間電圧にリンギングが現れる。また、スイッチング素子がオンされると、スイッチング素子を流れる電流にリンギングが現れる。ここで、複数のＤＣ−ＤＣコンバータが並列に接続された電力変換装置では、例えば全てのスイッチング素子が同時にオン又はオフされると、各々のスイッチング素子に起因するリンギングが重畳されて、大きなリンギングが生じてしまう。この問題に対して、引用文献１に記載された電力変換装置では、複数のＤＣ−ＤＣコンバータの間で、スイッチング素子をオンするタイミングを互いに相違させている。これにより、各々のスイッチング素子に起因するリンギングの間に位相差を設け、それらのリンギングを互いに相殺させることによって、リンギングの低減を図っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１５５３５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
引用文献１に記載された技術では、各々のスイッチング素子がオンするタイミングを単に相違させている。従って、先にスイッチングされるスイッチング素子（ここでは第１スイッチング素子とする）と、遅れてスイッチングされるスイッチング素子（ここでは第２スイッチング素子とする）は、同じ大きさのリンギングを発生させる。ここで、リンギングは減衰を伴う振動である。よって、第２スイッチング素子がスイッチングされる時点で、第１スイッチング素子が先に発生させたリンギングには、既に一定の減衰が生じている。従って、第２スイッチング素子に起因するリンギングが、第１スイッチング素子に起因するリンギングと同じ大きさ（同じ初期振幅）で発生すると、第２スイッチング素子に起因するリンギングの振幅は、第１スイッチング素子に起因するリンギングの振幅よりも常に大きくなる。この場合、両者のリンギングの位相差をいかに調整しても、リンギングを十分に低減できないことがある。また、第１スイッチング素子に起因するリンギングに対して、第２スイッチング素子に起因するリンギングは遅れて収束することになるので、リンギングが長く持続するという問題もある。
【０００６】
本明細書は、複数のＤＣ−ＤＣコンバータが並列に接続された電力変換装置において、スイッチング素子のスイッチングに起因するリンギングを効果的に低減し得る技術を提供する。
【課題を解決するための手段】
【０００７】
本明細書で開示される電力変換装置は、直流電源に接続される正極入力端及び負極入力端と、電気的負荷に接続される正極出力端及び負極出力端と、正極出力端及び負極出力端の間に接続されたキャパシタと、正極入力端、負極入力端、正極出力端及び負極出力端に対して並列に接続された複数のＤＣ−ＤＣコンバータとを備える。複数のＤＣ−ＤＣコンバータの各々は、インダクタと上側ダイオードと下側スイッチング素子とを備える。インダクタの一端は正極入力端に接続されている。上側ダイオードのアノードはインダクタの他端に接続されており、上側ダイオードのカソードは正極出力端に接続されている。下側スイッチング素子の一端はインダクタの他端に接続されており、下側スイッチング素子の他端は負極入力端及び負極出力端に接続されている。下側スイッチング素子は、ゲート電極を有する。
【０００８】
複数のＤＣ−ＤＣコンバータの各々はさらに、少なくとも一つの下側ゲート抵抗と、下側ゲートドライバとを備える。下側ゲートドライバは、下側ゲート抵抗を介して、下側スイッチング素子のゲート電極を、オフ電位点とオン電位点の一方へ選択的に接続する。ここで、下側スイッチング素子は、ゲート電極がオフ電位点に接続されることによってオフし、ゲート電極がオン電位点に接続されることによってオンする。複数のＤＣ−ＤＣコンバータの下側ゲートドライバは第１駆動信号に基づいて動作する。複数のＤＣ−ＤＣコンバータは、少なくとも第１ＤＣ−ＤＣコンバータと第２ＤＣ−ＤＣコンバータを含み、第２ＤＣ−ＤＣコンバータの下側ゲート抵抗は、第１ＤＣ−ＤＣコンバータの下側ゲート抵抗よりも高抵抗を有する。
【０００９】
一般に、ゲート抵抗が高抵抗であるほど、スイッチング素子のスイッチング速度は遅くなる。そして、スイッチング素子のスイッチング速度が遅くなるほど、スイッチング素子のスイッチングに起因するリンギングの初期振幅は小さくなる。これらの点に関して、上記した電力変換装置では、第２ＤＣ−ＤＣコンバータの下側ゲート抵抗が、第１ＤＣ−ＤＣコンバータの下側ゲート抵抗よりも高抵抗を有する。その結果、第２ＤＣ−ＤＣコンバータの下側スイッチング素子は、第１ＤＣ−ＤＣコンバータの下側スイッチング素子に対して、遅れてスイッチングされる。これにより、二つの下側スイッチング素子が同時にスイッチングされることを避け、二つの下側スイッチング素子に起因する二つのリンギングを、少なくとも部分的に相殺させることができる。さらに、第２ＤＣ−ＤＣコンバータの下側スイッチング素子に起因するリンギングの初期振幅は、第１ＤＣ−ＤＣコンバータの下側スイッチング素子に起因するリンギングの初期振幅よりも小さくなる。従って、異なるタイミングで発生する二つのリンギングの間で、同一時点における振幅を一致又は近づけることができる。これにより、二つのリンギングを効果的に相殺させて、リンギングを低減することができる。また、遅れて発生するリンギングの初期振幅が低減されることで、その収束を早めることができ、リンギングが長く持続することを避けることもできる。
【図面の簡単な説明】
【００１０】
【図１】実施例の電力変換装置１０の構成を模式的に示す図。
【図２】下側スイッチング素子３４ａ、３４ｂのターンオフ直後における両端間電圧を示すグラフ。曲線Ａは第１ゲート抵抗３８ａ、３８ｂが低抵抗の場合を示し、曲線Ｂは第１ゲート抵抗３８ａ、３８ｂが中抵抗の場合を示し、曲線Ｃは第１ゲート抵抗３８ａ、３８ｂが高抵抗の場合を示す。
【図３】第１ＤＣ−ＤＣコンバータ３０ａの下側スイッチング素子３４ａのターンオフ直後における両端間電圧Ｖｄｓ１と、第２ＤＣ−ＤＣコンバータ３０ｂの下側スイッチング素子３４ｂのターンオフ直後における両端間電圧Ｖｄｓ２を例示するグラフ。電圧Ｖｄｓ１のリンギングと電圧Ｖｄｓ２のリンギングは、リンギングの周期の１／２の位相差を有し、包絡線が互いに一致している。
【図４】下側スイッチング素子３４ａ、３４ｂのターンオン直後に流れる電流を示すグラフ。曲線Ａは第２ゲート抵抗４０ａ、４０ｂが低抵抗の場合を示し、曲線Ｂは第２ゲート抵抗４０ａ、４０ｂが中抵抗の場合を示し、曲線Ｃは第２ゲート抵抗４０ａ、４０ｂが高抵抗の場合を示す。
【図５】第１ＤＣ−ＤＣコンバータ３０ａの下側スイッチング素子３４ａのターンオフ直後に流れる電流Ｉｄ１と、第２ＤＣ−ＤＣコンバータ３０ｂの下側スイッチング素子３４ｂのターンオン直後に流れる電流Ｉｄ２とを例示するグラフ。電流Ｉｄ１のリンギングと電流Ｉｄ２のリンギングは、リンギングの周期の１／２の位相差を有し、包絡線が互いに一致している。
【図６】他の実施例の電力変換装置１１０の構成を模式的に示す図。
【図７】電力変換装置１１０において、第１ＤＣ−ＤＣコンバータ３０ａの下側スイッチング素子３４ａのターンオフ直後における両端間電圧Ｖｄｓ１と、第２ＤＣ−ＤＣコンバータ３０ｂの下側スイッチング素子３４ｂのターンオフ直後における両端間電圧Ｖｄｓ２を例示するグラフ。電圧Ｖｄｓ１のリンギングと電圧Ｖｄｓ２のリンギングは、リンギングの周期の１／２の位相差を有する。
【図８】電力変換装置１１０において、第１ＤＣ−ＤＣコンバータ３０ａの下側スイッチング素子３４ａのターンオフ直後に流れる電流Ｉｄ１と、第２ＤＣ−ＤＣコンバータ３０ｂの下側スイッチング素子３４ｂのターンオン直後に流れる電流Ｉｄ２を例示するグラフ。電流Ｉｄ１のリンギングと電流Ｉｄ２のリンギングは、リンギングの周期の１／２の位相差を有する。
【図９】他の一実施例の電力変換装置１２０の構成を模式的に示す図。
【図１０】他の一実施例の電力変換装置１３０の構成を模式的に示す図。
【図１１】三以上のＤＣ−ＤＣコンバータを有する電力変換装置において、三つのスイッチング素子のターンオフに起因する三つのリンギングを互いに相殺させた例を示す図。三つのリンギングは、リンギングの周期の１／３の位相差を有する。
【発明を実施するための形態】
【００１１】
図面を参照して、実施例の電力変換装置１０を説明する。電力変換装置１０は、直流電源２と電気的負荷４との間で、電力（特に電圧）を変換する装置である。電力変換装置１０は、直流電源２からの電力を昇圧して、電気的負荷４に供給することができる。また、電力変換装置１０は、電気的負荷４が発電機として機能する場合に、電気的負荷４からの電力を降圧して、直流電源２に供給することができる。一例ではあるが、電力変換装置１０は、電気自動車（ハイブリッド車を含む）に利用可能であり、直流電源２に相当するバッテリと、電気的負荷４に相当するインバータ及びモータとの間で、必要とされる電力（電圧）の変換を行うことができる。この場合、バッテリの定格電圧は例えば２００ボルトであり、インバータ及びモータの定格電圧は例えば６００ボルトである。
【００１２】
図１に示すように、電力変換装置１０は、直流電源２に接続される正極入力端１２及び負極入力端１４と、電気的負荷４に接続される正極出力端１６及び負極出力端１８とを備える。負極入力端１４と負極出力端１８は互いに接続されており、両者は同じ電位（基準電位）に維持される。
【００１３】
電力変換装置１０は、キャパシタ２０と複数のＤＣ−ＤＣコンバータ３０ａ、３０ｂを備える。複数のＤＣ−ＤＣコンバータ３０ａ、３０ｂは、第１ＤＣ−ＤＣコンバータ３０ａと、第２ＤＣ−ＤＣコンバータ３０ｂとを含む。なお、複数のＤＣ−ＤＣコンバータ３０ａ、３０ｂは、三以上のＤＣ−ＤＣコンバータを含んでもよい。
【００１４】
キャパシタ２０は、正極出力端１６及び負極出力端１８の間に接続されており、正極出力端１６及び負極出力端１８の間の電圧の変動を抑制する。複数のＤＣ−ＤＣコンバータ３０ａ、３０ｂは、正極入力端１２、負極入力端１４、正極出力端１６及び負極出力端１８に対して並列に接続されている。即ち、複数のＤＣ−ＤＣコンバータ３０ａ、３０ｂは、キャパシタ２０に対しても並列に接続されている。以下では、「ＤＣ−ＤＣコンバータ」を単に「コンバータ」と称することがある。
【００１５】
各々のコンバータ３０ａ、３０ｂは、インダクタ３２ａ、３２ｂと、下側スイッチング素子３４ａ、３４ｂと、下側ダイオード３６ａ、３６ｂと、上側スイッチング素子５４ａ、５４ｂと、上側ダイオード５６ａ、５６ｂを有する。下側スイッチング素子３４ａ、３４ｂ及び上側スイッチング素子５４ａ、５４ｂの各々は、絶縁型のゲート電極を有するパワー半導体スイッチング素子であり、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）であってよい。本実施例では、各々のスイッチング素子３４ａ、３４ｂ、５４ａ、５４ｂに、同一仕様のノーマリーオフ型ＭＯＳＦＥＴが採用されている。
【００１６】
各々のコンバータ３０ａ、３０ｂにおいて、インダクタ３２ａ、３２ｂの一端は、正極入力端１２に接続されている。下側スイッチング素子３４ａ、３４ｂの一端（ドレイン電極）は、インダクタ３２ａ、３２ｂの他端に接続されており、下側スイッチング素子３４ａ、３４ｂの他端（ソース電極）は、負極入力端１４及び負極出力端１８に接続されている。下側ダイオード３６ａ、３６ｂのカソードは、インダクタ３２ａ、３２ｂの他端に接続されており、下側ダイオード３６ａ、３６ｂのアノードは、負極入力端１４及び負極出力端１８に接続されている。下側スイッチング素子３４ａ、３４ｂと下側ダイオード３６ａ、３６ｂは、互いに並列に接続されている。
【００１７】
上側スイッチング素子５４ａ、５４ｂの一端（ソース電極）は、インダクタ３２ａ、３２ｂの他端に接続されており、上側スイッチング素子５４ａ、５４ｂの他端（ドレイン電極）は、正極出力端１６に接続されている。上側ダイオード５６ａ、５６ｂのアノードは、インダクタ３２ａ、３２ｂの他端に接続されており、上側ダイオード５６ａ、５６ｂのアノードは、正極出力端１６に接続されている。上側スイッチング素子５４ａ、５４ｂと上側ダイオード５６ａ、５６ｂは、互いに並列に接続されている。
【００１８】
各々のコンバータ３０ａ、３０ｂはさらに、複数の下側ゲート抵抗３８ａ、３８ｂ、４０ａ、４０ｂと、下側ゲートドライバ４２ａ、４２ｂを有する。複数の下側ゲート抵抗３８ａ、３８ｂ、４０ａ、４０ｂは、第１ゲート抵抗３８ａ、３８ｂと第２ゲート抵抗４０ａ、４０ｂを含む。第１ゲート抵抗３８ａ、３８ｂと第２ゲート抵抗４０ａ、４０ｂは、下側スイッチング素子３４ａ、３４ｂのゲート電極に対して並列に接続されている。第２コンバータ３０ｂの第１ゲート抵抗３８ｂは、第１コンバータ３０ａの第１ゲート抵抗３８ａよりも高抵抗を有する。また、第２コンバータ３０ｂの第２ゲート抵抗４０ｂは、第１コンバータ３０ａの第２ゲート抵抗４０ａよりも高抵抗を有する。
【００１９】
下側ゲートドライバ４２ａ、４２ｂは、下側スイッチング素子３４ａ、３４ｂをオン及びオフさせる回路である。下側ゲートドライバ４２ａ、４２ｂは、下側スイッチング素子３４ａ、３４ｂのゲート電極をオフ電位点４４ａ、４４ｂに接続することで、下側スイッチング素子３４ａ、３４ｂをオフする。また、下側ゲートドライバ４２ａ、４２ｂは、下側スイッチング素子３４ａ、３４ｂのゲート電極をオン電位点４６ａ、４６ｂに接続することで、下側スイッチング素子３４ａ、３４ｂをオンする。ここで、下側ゲートドライバ４２ａ、４２ｂが下側スイッチング素子３４ａ、３４ｂをオフするときは、下側スイッチング素子３４ａ、３４ｂのゲート電極が、第１ゲート抵抗３８ａ、３８ｂを介してオフ電位点４４ａ、４４ｂに接続される。一方、下側ゲートドライバ４２ａ、４２ｂが下側スイッチング素子３４ａ、３４ｂをオンするときは、下側スイッチング素子３４ａ、３４ｂのゲート電極が、第２ゲート抵抗４０ａ、４０ｂを介してオン電位点４６ａ、４６ｂに接続される。
【００２０】
各々のコンバータ３０ａ、３０ｂの下側ゲートドライバ４２ａ、４２ｂは、共通の第１駆動信号Ｘに基づいて動作する。第１駆動信号Ｘは、制御装置（図示省略）から供給されるパルス信号列である。下側ゲートドライバ４２ａ、４２ｂは、第１駆動信号Ｘに応じて、下側スイッチング素子３４ａ、３４ｂのゲート電極を、オフ電位点４４ａ、４４ｂとオン電位点４６ａ、４６ｂの一方へ選択的に接続する。これにより、下側ゲートドライバ４２ａ、４２ｂは、下側スイッチング素子３４ａ、３４ｂを高速にスイッチング（オン及びオフ）することができる。ここで、上記したパルス信号列は、例えばＰＷＭ信号であってよく、パルス信号の幅に応じて、下側スイッチング素子３４ａ、３４ｂがオンする期間の割合（デューティ比）が調節される。
【００２１】
第２コンバータ３０ｂは、第１遅延回路４８と第２遅延回路５０をさらに有する。第１遅延回路４８と第２遅延回路５０はそれぞれ、下側ゲートドライバ４２ｂが第１駆動信号Ｘを受け取るタイミングを遅延させる。ここで、第１遅延回路４８による遅延時間と第２遅延回路５０による遅延時間は互いに異なる。第１遅延回路４８と第２遅延回路５０は、下側ゲートドライバ４２ｂに対して並列に接続されている。これにより、第２コンバータ３０ｂの下側ゲートドライバ４２ｂは、第１遅延回路４８によって遅延された第１駆動信号Ｘと、第２遅延回路５０によって遅延された第１駆動信号Ｘをそれぞれ受け取ることができる。そして、第２コンバータ３０ｂの下側ゲートドライバ４２ｂは、第１遅延回路４８によって遅延された第１駆動信号Ｘに応じて、下側スイッチング素子３４ｂのゲート電極をオフ電位点４４ｂへ接続し、下側スイッチング素子３４ｂをオフさせる。また、第２コンバータ３０ｂの下側ゲートドライバ４２ｂは、第２遅延回路５０によって遅延された第１駆動信号Ｘに応じて、下側スイッチング素子３４ｂのゲート電極をオン電位点４６ｂへ接続し、下側スイッチング素子３４ｂをオンさせる。
【００２２】
詳しくは後述するが、第１遅延回路４８及び第２遅延回路５０は、第１コンバータ３０ａと第２コンバータ３０ｂとの間で、下側ゲートドライバ４２ａ、４２ｂが第１駆動信号Ｘを受け取るタイミングに適切な時間差を与えるために設けられている。そのことから、第１遅延回路４８及び第２遅延回路５０は、必要に応じて、第１及び第２コンバータ３０ａ、３０ｂの両者に設けられてもよく、あるいは、第１コンバータ３０ａのみに設けられてもよい。
【００２３】
各々のコンバータ３０ａ、３０ｂはさらに、複数の上側ゲート抵抗５８ａ、５８ｂ、６０ａ、６０ｂと、上側ゲートドライバ６２ａ、６２ｂを備える。複数の上側ゲート抵抗５８ａ、５８ｂ、６０ａ、６０ｂは、第３ゲート抵抗５８ａ、５８ｂと第４ゲート抵抗６０ａ、６０ｂを含む。第３ゲート抵抗５８ａ、５８ｂと第４ゲート抵抗６０ａ、６０ｂは、上側スイッチング素子５４ａ、５４ｂのゲート電極に対して並列に接続されている。第２コンバータ３０ｂの第３ゲート抵抗５８ｂは、第１コンバータ３０ａの第３ゲート抵抗５８ａよりも高抵抗を有する。また、第２コンバータ３０ｂの第４ゲート抵抗６０ｂは、第１コンバータ３０ａの第４ゲート抵抗６０ａよりも高抵抗を有する。
【００２４】
上側ゲートドライバ６２ａ、６２ｂは、上側スイッチング素子５４ａ、５４ｂをオン及びオフさせる回路である。上側ゲートドライバ６２ａ、６２ｂは、上側スイッチング素子５４ａ、５４ｂのゲート電極をオフ電位点６４ａ、６４ｂに接続することで、上側スイッチング素子５４ａ、５４ｂをオフする。また、上側ゲートドライバ６２ａ、６２ｂは、上側スイッチング素子５４ａ、５４ｂのゲート電極をオン電位点６６ａ、６６ｂに接続することで、上側スイッチング素子５４ａ、５４ｂをオンする。ここで、上側ゲートドライバ６２ａ、６２ｂが上側スイッチング素子５４ａ、５４ｂをオフするときは、上側スイッチング素子５４ａ、５４ｂのゲート電極が、第３ゲート抵抗５８ａ、５８ｂを介してオフ電位点６４ａ、６４ｂに接続される。一方、上側ゲートドライバ６２ａ、６２ｂが上側スイッチング素子５４ａ、５４ｂをオンするときは、上側スイッチング素子５４ａ、５４ｂのゲート電極が、第４ゲート抵抗６０ａ、６０ｂを介してオン電位点６６ａ、６６ｂに接続される。
【００２５】
各々のコンバータ３０ａ、３０ｂの上側ゲートドライバ６２ａ、６２ｂは、共通の第２駆動信号Ｙに基づいて動作する。第２駆動信号Ｙは、制御装置（図示省略）から供給されるパルス信号列である。上側ゲートドライバ６２ａ、６２ｂは、第２駆動信号Ｙに応じて、上側スイッチング素子５４ａ、５４ｂのゲート電極を、オフ電位点６４ａ、６４ｂとオン電位点６６ａ、６６ｂの一方へ選択的に接続する。これにより、上側ゲートドライバ６２ａ、６２ｂは、上側スイッチング素子５４ａ、５４ｂを高速にスイッチング（オン及びオフ）することができる。ここで、上記したパルス信号列は、例えばＰＷＭ信号であってよく、パルス信号の幅に応じて、上側スイッチング素子５４ａ、５４ｂがオンする期間の割合（デューティ比）が調節される。
【００２６】
第２コンバータ３０ｂは、第３遅延回路６８と第４遅延回路７０をさらに有する。第３遅延回路６８と第４遅延回路７０はそれぞれ、上側ゲートドライバ６２ｂが第２駆動信号Ｙを受け取るタイミングを遅延させる。第３遅延回路６８による遅延時間と第４遅延回路７０による遅延時間は互いに異なる。第３遅延回路６８と第４遅延回路７０は、上側ゲートドライバ６２ｂに対して並列に接続されている。これにより、第２コンバータ３０ｂの上側ゲートドライバ６２ｂは、第３遅延回路６８によって遅延された第２駆動信号Ｙと、第４遅延回路７０によって遅延された第２駆動信号Ｙをそれぞれ受け取ることができる。そして、第２コンバータ３０ｂの上側ゲートドライバ６２ｂは、第３遅延回路６８によって遅延された第２駆動信号Ｙに応じて、上側スイッチング素子５４ｂのゲート電極をオフ電位点６４ｂへ接続し、第４遅延回路７０によって遅延された第２駆動信号Ｙに応じて、上側スイッチング素子５４ｂのゲート電極をオン電位点６６ｂへ接続するように構成されている。前述した第１遅延回路４８及び第２遅延回路５０と同様に、第３遅延回路６８及び第４遅延回路７０は、必要に応じて、第１及び第２コンバータ３０ａ、３０ｂの両者に設けられてもよく、あるいは、第１コンバータ３０ａのみに設けられてもよい。
【００２７】
次に、電力変換装置１０の動作について説明する。前述したように、電力変換装置１０は、直流電源２からの電力を昇圧して、電気的負荷４に供給することができる。この昇圧動作では、主に、インダクタ３２ａ、３２ｂ、上側ダイオード５６ａ、５６ｂ及び下側スイッチング素子３４ａ、３４ｂが機能する。昇圧動作中は、パルス信号列の第１駆動信号Ｘが、各々のコンバータ３０ａ、３０ｂの下側ゲートドライバ４２ａ、４２ｂに入力される。それにより、各々の下側スイッチング素子３４ａ、３４ｂが高速にスイッチングされる。一方、各々の上側スイッチング素子５４ａ、５４ｂはオフされ続ける。第１コンバータ３０ａでは、下側スイッチング素子３４ａがオンされると、直流電源２、インダクタ３２ａ、下側スイッチング素子３４ａを接続する閉回路に電流が流れ、インダクタ３２ａにエネルギが蓄えられる。その後、下側スイッチング素子３４ａがオフされると、インダクタ３２ａに蓄えられたエネルギが放出され、直流電源２、インダクタ３２ａ、上側ダイオード５６ａ、キャパシタ２０（又は電気的負荷４）を接続する閉回路に電流が流れる。下側スイッチング素子３４ａが高速でスイッチングを繰り返すことにより、直流電源２からの電力が昇圧されて、電気的負荷４に供給される。第２コンバータ３０ｂにおける動作も同様であるので、説明は省略する。
【００２８】
電力変換装置１０はまた、電気的負荷４からの供給電力を降圧して、直流電源２に供給することができる。この降圧動作では、主に、インダクタ３２ａ、３２ｂ、上側スイッチング素子５４ａ、５４ｂ及び下側ダイオード３６ａ、３６ｂが機能する。降圧動作中、パルス信号列である第２駆動信号Ｙが、各々のコンバータ３０ａ、３０ｂの上側ゲートドライバ６２ａ、６２ｂに入力される。それにより、各々の上側スイッチング素子５４ａ、５４ｂが高速にスイッチングされる。一方、各々の下側スイッチング素子３４ａ、３４ｂはオフされ続ける。第１コンバータ３０ａでは、上側スイッチング素子５４ａがオンされると、電気的負荷４（又はキャパシタ２０）からインダクタ３２ａに向けて電流が流れ、インダクタ３２ａにエネルギが蓄えられる。その後、上側スイッチング素子５４ａがオフされると、インダクタ３２ａに蓄えられたエネルギが放出され、直流電源２、インダクタ３２ａ、下側ダイオード３６ａを接続する閉回路に電流が流れる。上側スイッチング素子５４ａが高速でスイッチングを繰り返すことにより、電気的負荷４からの供給電力が降圧され、直流電源２に供給される。第２コンバータ３０ｂにおける動作も同様であるので、説明は省略する。
【００２９】
上述したように、電力変換装置１０の昇圧動作では、下側スイッチング素子３４ａ、３４ｂが高速でスイッチングされ、下側スイッチング素子３４ａ、３４ｂのスイッチングに起因してリンギングが発生する。先ず、第１コンバータ３０ａを例にして、下側スイッチング素子３４ａのターンオフに起因するリンギングを説明する。図２に示すように、下側スイッチング素子３４ａがオフされると、下側スイッチング素子３４ａの両端間電圧（ドレイン−ソース間電圧）は、目標値に向けて急速に上昇した後に、目標値に対して減衰しながら振動する。この減衰性の振動がリンギングである。リンギングは、エネルギ損失や電磁ノイズの要因となることから、低減されることが望まれる。
【００３０】
図２に示すように、下側スイッチング素子３４ａのターンオフに起因するリンギングの波形は、下側スイッチング素子３４ａのターンオフに使用される第１ゲート抵抗３８ａの抵抗値に応じて変化する。図２中の期間Ｉで見られるように、第１ゲート抵抗３８ａの抵抗値が高くなるほど、下側スイッチング素子３４ａの両端間電圧の変化率は小さくなり、下側スイッチング素子３４ａのスイッチング速度は遅くなる。その結果、図２中の期間ＩＩで見られるように、第１ゲート抵抗３８ａの抵抗値が高くなるほど、リンギングの初期振幅（リンギングの初期に見られる最大振幅）は小さくなる。その一方で、図２中の期間ＩＩＩで見られるように、第１ゲート抵抗３８ａの抵抗値を変化させても、リンギングの減衰率及び周期は変化しない。これは、第１ゲート抵抗３８ａの抵抗値にかかわらず、リンギングによって電流が振動する回路の電気的特性（即ち、キャパシタ２０、上側ダイオード５６ａ、下側スイッチング素子３４ａを含む各素子及び配線が有する抵抗成分、容量成分及び誘導成分）は変化しないためである。
【００３１】
第２コンバータ３０ｂにおいても同様に、下側スイッチング素子３４ｂのターンオフに起因して、下側スイッチング素子３４ｂの両端間電圧（ドレイン−ソース間電圧）にリンギングが生じる。そして、下側スイッチング素子３４ｂのターンオフに起因するリンギングの波形は、前述した図２に示されるように、下側スイッチング素子３４ｂのターンオフに使用される第１ゲート抵抗３８ｂの抵抗値に応じて変化する。
【００３２】
上述した下側スイッチング素子３４ａ、３４ｂのターンオフに起因するリンギングに関して、本実施例の電力変換装置１０では、第２コンバータ３０ｂの第１ゲート抵抗３８ｂが、第１コンバータ３０ａの第１ゲート抵抗３８ａよりも高抵抗を有する。そのことから、第２コンバータ３０ｂの下側スイッチング素子３４ｂ（以下、第２下側スイッチング素子３４ｂという）が、第１コンバータ３０ａの下側スイッチング素子３４ａ（以下、第１下側スイッチング素子３４ａという）に対して、遅れてオフされる。
【００３３】
その結果、図３に示すように、第１下側スイッチング素子３４ａのターンオフに起因するリンギングと、第２下側スイッチング素子３４ｂのターンオフに起因するリンギングとの間に位相差が生じる。ここで、図３中のＶｄｓ１は第１下側スイッチング素子３４ａの両端間電圧を示し、Ｖｄｓ２は第２下側スイッチング素子３４ｂの両端間電圧を示す。これにより、二つの下側スイッチング素子３４ａ、３４ｂのターンオフに起因する二つのリンギングを、二つのリンギングの位相差に応じて部分的又は完全に相殺させることができる。ここで、二つのリンギングの位相差は、二つの第１ゲート抵抗３８ａ、３８ｂの抵抗値によって調整することができる。例えば、第１下側スイッチング素子３４ａのターンオフに起因するリンギングが極小値をとるタイミングで、第２下側スイッチング素子３４ｂのターンオフに起因するリンギングが極大値をとるように、両者の位相差を調整することもできる。即ち、二つのリンギングの位相差を、リンギングの周期の１／２とする。この場合、二つのリンギングを最も効果的に相殺させることができる。
【００３４】
さらに、第２コンバータ３０ｂの第１ゲート抵抗３８ｂが、第１コンバータ３０ａの第１ゲート抵抗３８ａよりも高抵抗を有するので、第２下側スイッチング素子３４ｂのターンオフに起因するリンギングの初期振幅は、第１下側スイッチング素子３４ａのターンオフに起因するリンギングの初期振幅よりも小さくなる。即ち、先に発生するリンギングの初期振幅に対して、遅れて発生するリンギングの初期振幅は小さくなる。前述したように、リンギングは減衰を伴う振動である。従って、第２下側スイッチング素子３４ｂが遅れてオフされた時点で、第１下側スイッチング素子３４ａのターンオフに起因して先に発生したリンギングには、既に一定の減衰が生じている。そこで、先に発生するリンギングの初期振幅に対して、遅れて発生するリンギングの初期振幅を小さくすれば、同一時点における二つのリンギングの振幅を一致又は近づけることができる。これにより、二つのリンギングをより効果的に相殺させることができる。また、先に発生するリンギングの初期振幅に対して、遅れて発生するリンギングの初期振幅を小さくすることで、二つのリンギングが最終的に収束するタイミングを一致又は近づけることができる。これにより、先に発生したリンギングが収束した後に、遅れて発生したリンギングが残るといった事象を避けることができる。
【００３５】
上述したように、二つの第１ゲート抵抗３８ａ、３８ｂの抵抗値（特に、抵抗差）をそれぞれ適切に決定することで、二つの下側スイッチング素子３４ａ、３４ｂのターンオフに起因する二つのリンギングの間の位相差とそれぞれの初期位相を適切に調整することができる。しかしながら、第１ゲート抵抗３８ａ、３８ｂの抵抗値だけでは、位相差と初期振幅の両者を最適に調整することが困難であることも多い。そのことから、本実施例の電力変換装置１０では、第２コンバータ３０ｂに第１遅延回路４８が設けられている。前述したように、第１遅延回路４８は、下側ゲートドライバ４２ｂが第１駆動信号Ｘを受け取るタイミングを遅延させる。そして、第２コンバータ３０ｂの下側ゲートドライバ４２ｂは、第１遅延回路４８によって遅延された第１駆動信号Ｘに応じて、第２下側スイッチング素子３４ｂをオフさせる。これにより、第２下側スイッチング素子３４ｂは、第１下側スイッチング素子３４ｂに対して、第１遅延回路４８による遅延時間だけさらに遅れてオフされる。
【００３６】
上記した構成によると、図３に示すように、第１下側スイッチング素子３４ａのターンオフに起因するリンギングが極小値をとるタイミングで、第２下側スイッチング素子３４ｂのターンオフに起因するリンギングが極大値をとるとともに、そのタイミングにおいて、二つのリンギングの振幅を一致させることができる。具体的には、先ず、少なくとも一方の第１ゲート抵抗３８ａ、３８ｂの抵抗値を調整して、一方のリンギングが極小値をとるときの振幅と、他方のリンギングが極大値をとるときの振幅とを一致させる。次いで、一方のリンギングが極小値をとるタイミングで、他方のリンギングが同じ振幅で極大値をとるように、第１遅延回路４８による遅延時間を調整する。即ち、二つのリンギングの位相差がリンギングの周期の１／２となるように、第１遅延回路４８による遅延時間を調整する。その結果、二つのリンギングは常に同一振幅で逆位相となり、両者を完全に相殺させることができる。必要に応じて、第１遅延回路４８は、第１コンバータ３０ａ及び第２コンバータ３０ｂの両者に設けられてもよいし、第１コンバータ３０ａのみに設けられてもよい。
【００３７】
二つの第１ゲート抵抗３８ａ、３８ｂの抵抗値（特に、抵抗差）は、特に限定されない。電力変換回路１０の具体的構成と、それに応じて発生し得るリンギングに基づいて、適宜決定することができる。但し、二つの第１ゲート抵抗３８ａ、３８ｂの間の抵抗差が大きすぎると、二つのリンギングの初期位相が過度に相違することになるので、二つのリンギングを十分に相殺できないことも想定される。従って、第２コンバータ３０ｂの第１ゲート抵抗３８ｂの抵抗値は、第１コンバータ３０ａの第１ゲート抵抗３８ａの抵抗値の１０倍未満とするとよい。後述する第２ゲート抵抗４０ａ、４０ｂ、第３ゲート抵抗５８ａ、５８ｂ、第４ゲート抵抗６０ａ、６０ｂについても同様である。
【００３８】
次に、下側スイッチング素子３４ａ、３４ｂのターンオンに起因するリンギングを説明する。先ずは、第１コンバータ３０ａを例にして、第１下側スイッチング素子３４ａのターンオンに起因するリンギングを説明する。図４に示すように、第１下側スイッチング素子３４ａがオンされると、第１下側スイッチング素子３４ａに流れる電流（ドレイン電流）は、目標値に向けて急速に上昇した後に、目標値に対して減衰しながら振動する。即ち、リンギングが発生する。このリンギングについても、エネルギ損失や電磁ノイズの要因となることから、低減されることが求められる。
【００３９】
図４に示すように、第１下側スイッチング素子３４ａのターンオンに起因するリンギングの波形は、第１下側スイッチング素子３４ｂのターンオンに使用される第２ゲート抵抗４０ａの抵抗値に応じて変化する。図４中の期間Ｉで見られるように、第２ゲート抵抗４０ａの抵抗値が高くなるほど、第１下側スイッチング素子３４ａを流れる電流の変化率は小さくなり、第１下側スイッチング素子３４ａのスイッチング速度は遅くなる。その結果、図４中の期間ＩＩで見られるように、第２ゲート抵抗４０ａの抵抗値が高くなるほど、リンギングの初期振幅は小さくなる。その一方で、図４中の期間ＩＩＩで見られるように、第２ゲート抵抗４０ａの抵抗値を変化させても、リンギングの減衰率及び周期は変化しない。これは、第２ゲート抵抗４０ａの抵抗値にかかわらず、リンギングによって電流が振動する回路の電気的特性は変化しないためである。
【００４０】
第２コンバータ３０ｂにおいても同様に、第２下側スイッチング素子３４ｂのターンオンに起因して、第２下側スイッチング素子３４ｂを流れる電流にリンギングが生じる。そして、第２下側スイッチング素子３４ｂのターンオンに起因するリンギングの波形は、前述した図４に示されるように、第２下側スイッチング素子３４ｂのターンオンに使用される第２ゲート抵抗４０ｂの抵抗値に応じて変化する。
【００４１】
上述した下側スイッチング素子３４ａ、３４ｂのターンオンに起因するリンギングに関して、本実施例の電力変換装置１０では、第２コンバータ３０ｂの第２ゲート抵抗４０ｂが、第１コンバータ３０ａの第２ゲート抵抗４０ａよりも高抵抗を有する。そのことから、第２コンバータ３０ｂの第２下側スイッチング素子３４ｂが、第１コンバータ３０ａの第１下側スイッチング素子３４ａに対して、遅れてオンされる。
【００４２】
その結果、図５に示すように、第１下側スイッチング素子３４ａのターンオンに起因するリンギングと、第２下側スイッチング素子３４ｂのターンオンに起因するリンギングとの間に位相差が生じる。ここで、図５中のＩｄ１は第１下側スイッチング素子３４ａを流れる電流を示し、Ｉｄ２は第２下側スイッチング素子３４ｂを流れる電流を示す。これにより、二つの下側スイッチング素子３４ａ、３４ｂのターンオンに起因する二つのリンギングを、二つのリンギングの位相差に応じて部分的又は完全に相殺させることができる。前述したターンオフに起因するリンギングと同様に、二つの第２ゲート抵抗４０ａ、４０ｂの抵抗値によって、二つのリンギングの位相差は適宜調整することができる。
【００４３】
さらに、前述したターンオフに起因するリンギングと同様に、第２下側スイッチング素子３４ｂのターンオンに起因するリンギングの初期振幅は、第１下側スイッチング素子３４ａのターンオンに起因するリンギングの初期振幅よりも小さくなる。即ち、先に発生するリンギングの初期振幅に対して、遅れて発生するリンギングの初期振幅が小さくなる。これにより、同一時点における二つのリンギングの振幅が一致又は近づくことで、二つのリンギングをより効果的に相殺させることができる。また、先に発生したリンギングが収束した後に、遅れて発生したリンギングが残るといった事象を避けることができる。
【００４４】
下側スイッチング素子３４ａ、３４ｂのターンオンに起因するリンギングについても、第２ゲート抵抗４０ａ、４０ｂの抵抗値だけでは、二つのリンギングの位相差と初期位相の両者を最適に調整することが困難であることも多い。そのことから、本実施例の電力変換装置１０では、第２コンバータ３０ｂに第２遅延回路５０が設けられている。前述したように、第２遅延回路５０は、下側ゲートドライバ４２ｂが第１駆動信号Ｘを受け取るタイミングを遅延させる。そして、第２コンバータ３０ｂの下側ゲートドライバ４２ｂは、第２遅延回路５０によって遅延された第１駆動信号Ｘに応じて、第２下側スイッチング素子３４ｂをオンさせる。これにより、第２下側スイッチング素子３４ｂは、第１下側スイッチング素子３４ｂに対して、第２遅延回路５０による遅延時間だけさらに遅れてオンされる。
【００４５】
上記した構成によると、図５に示すように、第１下側スイッチング素子３４ａのターンオンに起因するリンギングが極小値をとるタイミングで、第２下側スイッチング素子３４ｂのターンオンに起因するリンギングが極大値をとるとともに、そのタイミングにおいて、二つのリンギングの振幅を一致させることができる。具体的には、先ず、少なくとも一方の第２ゲート抵抗４０ａ、４０ｂの抵抗値を調整して、一方のリンギングが極小値をとるときの振幅と、他方のリンギングが極大値をとるときの振幅とを一致させる。次いで、一方のリンギングが極小値をとるタイミングと、他方のリンギングが同じ振幅で極大値をとるタイミングが一致するように、第２遅延回路５０による遅延時間を調整する。その結果、二つのリンギングは常に同一振幅で逆位相となり、両者を完全に相殺させることができる。必要に応じて、第２遅延回路５０は、第１コンバータ３０ａ及び第２コンバータ３０ｂの両者に設けられてもよいし、第１コンバータ３０ａのみに設けられてもよい。
【００４６】
一方、電力変換装置１０の降圧動作では、上側スイッチング素子５４ａ、５４ｂが高速でスイッチングされ、上側スイッチング素子５４ａ、５４ｂのスイッチングに起因してリンギングが発生する。上述した下側スイッチング素子３４ａ、３４ｂと同様に、上側スイッチング素子５４ａ、５４ｂがそれぞれターンオフされると、上側スイッチング素子５４ａ、５４ｂの両端間電圧にそれぞれリンギングが生じる。この二つのリンギングの位相差及びそれぞれの初期振幅は、第３ゲート抵抗５８ａ、５８ｂの抵抗値と第３遅延回路６８による遅延時間によって調整することができる。即ち、上側スイッチング素子５４ａ、５４ｂのターンオフに起因するリンギングと、そのターンオフに用いられる第３ゲート抵抗５８ａ、５８ｂとの間にも、図２に示される関係が同様に成立する。そのことから、上述した下側スイッチング素子３４ａ、３４ｂと同様にして、二つの上側スイッチング素子５４ａ、５４ｂのターンオフに起因する二つのリンギングを、効果的に又は完全に相殺させることができる。
【００４７】
また、上側スイッチング素子５４ａ、５４ｂがそれぞれターンオンされるときも、上述した下側スイッチング素子３４ａ、３４ｂと同様に、上側スイッチング素子５４ａ、５４ｂを流れる電流にそれぞれリンギングが生じる。この二つのリンギングの位相差及びそれぞれの初期振幅は、上側スイッチング素子５４ａ、５４ｂのターンオンに用いられる第４ゲート抵抗６０ａ、６０ｂの抵抗値と第４遅延回路７０による遅延時間によって調整することができる。即ち、上側スイッチング素子５４ａ、５４ｂのターンオンに起因するリンギングと、そのターンオンに用いられる第４ゲート抵抗６０ａ、６０ｂとの間にも、図４に示される関係が同様に成立する。そのことから、上述した下側スイッチング素子３４ａ、３４ｂと同様にして、二つの上側スイッチング素子５４ａ、５４ｂのターンオンに起因する二つのリンギングを、効果的に又は完全に相殺させることができる。
【００４８】
図６は、他の実施例の電力変換装置１１０を示す。この電力変換装置１１０は、図１に示す電力変換装置１０と比較して、第１遅延回路４８、第２遅延回路５０、第３遅延回路６８及び第４遅延回路７０を有さない点で相違し、その他の構成については一致する。このように、電力変換装置１１０は、遅延回路４８、５０、６８、７０を必ずしも必要としない。このような構成であっても、二つの第１ゲート抵抗３８ａ、３８ｂの抵抗値を適切に決定することで、下側スイッチング素子３４ａ、３４ｂのターンオフに起因するリンギングを低減することができる。この場合、例えば図７に示すように、二つのリンギングの位相差がリンギングの周期の１／２となるように、二つの第１ゲート抵抗３８ａ、３８ｂの抵抗値（特に、抵抗差）を決定するとよい。同様に、二つの第２ゲート抵抗４０ａ、４０ｂの抵抗値を適切に決定することで、下側スイッチング素子３４ａ、３４ｂのターンオンに起因するリンギングを低減することができる。この場合も、例えば図８に示すように、二つのリンギングの位相差がリンギングの周期の１／２となるように、二つの第１ゲート抵抗３８ａ、３８ｂの抵抗値（特に、抵抗差）を決定するとよい。上側スイッチング素子５４ａ、５４ｂについても同様であり、第３ゲート抵抗５８ａ、５８ｂ及び第４ゲート抵抗６０ａ、６０ｂの抵抗値を適切に決定することで、上側スイッチング素子５４ａ、５４ｂのスイッチングに起因するリンギングを効果的に低減することができる。
【００４９】
図９は、さらに他の実施例の電力変換装置１２０を示す。この電力変換装置１２０は、図１に示す電力変換装置１０と比較して、第２ゲート抵抗４０ａ、４０ｂと、第４ゲート抵抗６０ａ、６０ｂと、第２遅延回路５０と、第４遅延回路７０を有さない点で相違する。それに応じて、各々のコンバータ３０ａ、３０ｂでは、下側スイッチング素子３４ａ、３４ｂのゲート電極が、オフ電位点４４ａ、４４ｂとオン電位点４６ａ、４６ｂのいずれにも、第１ゲート抵抗３８ａ、３８ｂを介して接続されるように構成されている。同様に、上側スイッチング素子５４ａ、５４ｂのゲート電極が、オフ電位点６４ａ、６４ｂとオン電位点６６ａ、６６ｂのいずれにも、第３ゲート抵抗５８ａ、５８ｂを介して接続されるように構成されている。また、第２コンバータ３０ｂの下側ゲートドライバ４２ｂは、第１遅延回路４８によって遅延された第１駆動信号Ｘに応じて、下側スイッチング素子３４ｂをオン及びオフさせるように変更されている。同様に、第２コンバータ３０ｂの上側ゲートドライバ６２ｂは、第３遅延回路６８によって遅延された第２駆動信号Ｙに応じて、上側スイッチング素子５４ｂをオン及びオフさせるように変更されている。
【００５０】
上記した構成の電力変換装置１２０では、例えば第１コンバータ３０ａの上側スイッチング素子３４ａのターンオフ及びターンオンが、同じ第１ゲート抵抗３８ａを用いて行われる。同様に、他のスイッチング素子３４ｂ、５４ａ、５４ｂのそれぞれも、ターンオフ及びターンオンの両者が同じ第１ゲート抵抗３８ｂ又は第３ゲート抵抗５８ａ、５８ｂを用いて行われる。このような構成であっても、各々のスイッチング素子３４ｂ、３４ｂ、５４ａ、５４ｂのターンオフ及び／又はターンオンに起因するリンギングを、有意に低減することができる。
【００５１】
図１０は、さらに他の実施例の電力変換装置１３０を示す。この電力変換装置１３０は、図９に示す電力変換装置１２０と比較して、第１遅延回路４８及び第３遅延回路６８を有さない点で相違し、その他の点で一致する。このように、電力変換装置１３０は、第１遅延回路４８を必ずしも必要とせず、二つの第１ゲート抵抗３８ａ、３８ｂの抵抗差によって、下側スイッチング素子３４ａ、３４ｂのターンオン及び／又はターンオフに起因するリンギングを有意に低減することができる。同様に、電力変換装置１３０は、第３遅延回路６８を必ずしも必要とせず、二つの第３ゲート抵抗５８ａ、５８ｂの抵抗差によって、上側スイッチング素子５４ａ、５４ｂのターンオン及び／又はターンオフに起因するリンギングを有意に低減することができる。
【００５２】
上述した電力変換装置１０、１１０、１２０、１３０は、三以上のコンバータを備えてもよい。この場合、三以上のコンバータの間でゲート抵抗の抵抗値を相違させることにより、三以上のコンバータでそれぞれ発生する三以上のリンギングに位相差を設けて、それらを効果的に低減させることができる。図１１は、三つの下側スイッチング素子（又は上側スイッチング素子）のターンオフに起因するリンギングを低減した例である。この例では、三つのリンギングが互いにリンギングの周期の１／３の位相差を有し、かつ、三つのリンギングの包絡線が一致する。さらに、ｎ個のスイッチング素子に起因するｎ個のリンギングを低減する場合は、ｎ個のリンギングが互いにリンギングの周期の１／ｎの位相差を有し、かつ、ｎ個のリンギングの波形の包絡線が一致するように、それらのスイッチング素子に用いられるゲート抵抗を調整するとよい。あるいは、ｎ個のスイッチング素子を、各々が二つ又は三つのスイッチング素子を含む複数のグループに分け、各々のグループ内で二つ又は三つのリンギングが相殺されるように、各々のスイッチング素子のゲート抵抗を決定してもよい。これらの場合のいずれでも、必要に応じて、一又は複数の遅延回路を用いることができる。
【００５３】
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。以下に、本明細書の開示内容から把握される技術的事項を列記する。なお、以下に記載する技術的事項は、それぞれが独立した技術的事項であり、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
【００５４】
電力変換装置（１０、１１０、１２０、１３０）は、直流電源（２）に接続される正極入力端（１２）及び負極入力端（１４）と、電気的負荷（４）に接続される正極出力端（１６）及び負極出力端（１８）と、正極出力端及び負極出力端の間に接続されたキャパシタ（２０）と、正極入力端、負極入力端、正極出力端及び負極出力端に対して並列に接続された複数のＤＣ−ＤＣコンバータ（３０ａ、３０ｂ）とを備えることができる。複数のＤＣ−ＤＣコンバータの各々は、インダクタ（３２ａ、３２ｂ）と上側ダイオード（５６ａ、５６ｂ）と下側スイッチング素子（３４ａ、３４ｂ）とを備えることができる。インダクタの一端は正極入力端に接続されている。上側ダイオードのアノードはインダクタの他端に接続されており、上側ダイオードのカソードは正極出力端に接続されている。下側スイッチング素子の一端はインダクタの他端に接続されており、下側スイッチング素子の他端は負極入力端及び負極出力端に接続されている。下側スイッチング素子は、ゲート電極を有する。
【００５５】
複数のＤＣ−ＤＣコンバータの各々はさらに、少なくとも一つの下側ゲート抵抗（３８ａ、３８ｂ、４０ａ、４０ｂ）と、ゲートドライバ（４２ａ、４２ｂ）とを備えることができる。下側ゲートドライバは、下側ゲート抵抗を介して、下側スイッチング素子のゲート電極を、オフ電位点（４４ａ、４４ｂ）とオン電位点（４６ａ、４６ｂ）の一方へ選択的に接続する。ここで、下側スイッチング素子は、ゲート電極がオフ電位点に接続されることによってオフし、ゲート電極がオン電位点に接続されることによってオンする。複数のＤＣ−ＤＣコンバータの下側ゲートドライバは、第１駆動信号に基づいて動作する。複数のＤＣ−ＤＣコンバータは、少なくとも第１ＤＣ−ＤＣコンバータ（３０ａ）と第２ＤＣ−ＤＣコンバータ（３０ｂ）を含み、第２ＤＣ−ＤＣコンバータの下側ゲート抵抗（３８ｂ、４０ｂ）は、第１ＤＣ−ＤＣコンバータの下側ゲート抵抗（３８ａ、４０ａ）よりも高抵抗を有するとよい。このような構成によると、昇圧動作において、下側スイッチング素子のスイッチングに起因するリンギングを効果的に低減することができる。
【００５６】
上記した少なくとも一つの下側ゲート抵抗（３８ａ、３８ｂ、４０ａ、４０ｂ）は、ゲート電極に対して並列に接続された第１ゲート抵抗（３８ａ、３８ｂ）と第２ゲート抵抗（４０ａ、４０ｂ）とを含むことができる。この場合、下側ゲートドライバは、第１ゲート抵抗を介してゲート電極をオフ電位点へ接続し、第２ゲート抵抗を介してゲート電極をオン電位点へ接続することが好ましい。このような構成によると、下側スイッチング素子のターンオフに起因するリンギングについては、第１ゲート抵抗の抵抗値（特に、抵抗差）を適切に決定することによって、当該リンギングを効果的に低減することができる。それとは独立して、下側スイッチング素子のターンオンに起因するリンギングについては、第２ゲート抵抗の抵抗値（特に、抵抗差）を適切に決定することによって、当該リンギングを効果的に低減することができる。即ち、下側スイッチング素子のターンオフ及びターンオンに起因するリンギングを、それぞれ効果的に低減することができる。
【００５７】
第１及び第２ＤＣ−ＤＣコンバータの少なくとも一方は、下側ゲートドライバが第１駆動信号を受け取るタイミングを遅延させる少なくとも一つの遅延回路（４８、５０）をさらに有するとよい。このような構成によると、各々のＤＣ−ＤＣコンバータの下側ゲート抵抗の抵抗値（特に、抵抗差）と、遅延回路による遅延時間との組み合わせによって、二つのスイッチング素子に起因する二つのリンギングの位相差及びそれぞれの初期振幅を、個別に調整することができる。それにより、当該二つのリンギングを効果的に相殺させて、リンギングを低減することができる。
【００５８】
少なくとも一つの遅延回路（４８、５０）は、遅延時間が互いに異なる第１遅延回路（４８）と第２遅延回路（５０）を含んでもよい。この場合、下側ゲートドライバ（４２ｂ）は、第１遅延回路（４８）によって遅延された第１駆動信号（Ｘ）に基づいてゲート電極をオフ電位点（４４ｂ）へ接続し、第２遅延回路（５０）によって遅延された第１駆動信号（Ｘ）に基づいてゲート電極をオン電位点（４６ｂ）へ接続するとよい。このような構成によると、二つの下側スイッチング素子の間のターンオフの時間差と、二つの下側スイッチング素子の間のターンオンの時間差を、それぞれ独立して調整することができる。これにより、スイッチング素子のターンオフに起因するリンギングと、スイッチング素子のターンオンに起因するリンギングを、それぞれ適切に低減することができる。
【００５９】
複数のＤＣ−ＤＣコンバータの各々は、下側ダイオード（３６ａ、３６ｂ）と、上側スイッチング素子（５４ａ、５４ｂ）と、上側ゲート抵抗（５８ａ、５８ｂ、６０ａ、６０ｂ）と、上側ゲートドライバ（６２ａ、６２ｂ）をさらに備えるとよい。下側ダイオードのカソードはインダクタ（３２ａ、３２ｂ）の他端に接続され、下側ダイオードのアノードは負極入力端（１４）及び負極出力端（１８）に接続されている。上側スイッチング素子（５４ａ、５４ｂ）の一端は、インダクタ（３２ａ、３２ｂ）の他端に接続され、上側スイッチング素子（５４ａ、５４ｂ）の他端は、正極出力端（１６）に接続されている。上側スイッチング素子は、上側ゲート電極を有する。上側ゲートドライバは、上側ゲート抵抗を介して、上側スイッチング素子のゲート電極を、上側スイッチング素子がオフされるオフ電位点（６４ａ、６４ｂ）と、上側スイッチング素子がオンされるオン電位点（６６ａ、６６ｂ）の一方へ選択的に接続する。複数のＤＣ−ＤＣコンバータの上側ゲートドライバは、第２駆動信号に基づいて動作する。第２ＤＣ−ＤＣコンバータの上側ゲート抵抗（５８ｂ、６０ｂ）は、第１ＤＣ−ＤＣコンバータの上側ゲート抵抗（５８ａ、６０ａ）よりも高抵抗を有する。このような構成によると、降圧動作において、上側スイッチング素子のスイッチングに起因するリンギングを効果的に低減することができる。
【符号の説明】
【００６０】
２：直流電源
４：電気的負荷
１０、１１０、１２０、１３０：電力変換装置
１２：正極入力端
１４：負極入力端
１６：正極出力端
１８：負極出力端
２０：キャパシタ
３０ａ：第１ＤＣ−ＤＣコンバータ（第１コンバータ）
３０ｂ：第２ＤＣ−ＤＣコンバータ（第２コンバータ）
３２ａ、３２ｂ：インダクタ
３４ａ、３４ｂ：下側スイッチング素子
３６ａ、３６ｂ：下側ダイオード
３８ａ、３８ｂ：第１ゲート抵抗（下側ゲート抵抗）
４０ａ、４０ｂ：第２ゲート抵抗（下側ゲート抵抗）
４２ａ、４２ｂ：下側ゲートドライバ
４４ａ、４６ｂ：下側スイッチング素子のオフ電位点
４６ａ、４６ｂ：下側スイッチング素子のオン電位点
４８：第１遅延回路
５０：第２遅延回路
５４ａ、５４ｂ：上側スイッチング素子
５６ａ、５６ｂ：上側ダイオード
５８ａ、５８ｂ：第３ゲート抵抗（上側ゲート抵抗）
６０ａ、６０ｂ：第４ゲート抵抗（上側ゲート抵抗）
６２ａ、６２ｂ：上側ゲートドライバ
６４ａ、６４ｂ：上側スイッチング素子のオフ電位点
６６ａ、６６ｂ：上側スイッチング素子のオン電位点
６８：第３遅延回路
７０：第４遅延回路
【図１】
0006304191.tif 000002
【図２】
0006304191.tif 000003
【図３】
0006304191.tif 000004
【図４】
0006304191.tif 000005
【図５】
0006304191.tif 000006
【図６】
0006304191.tif 000007
【図７】
0006304191.tif 000008
【図８】
0006304191.tif 000009
【図９】
0006304191.tif 000010
【図１０】
0006304191.tif 000011
【図１１】
0006304191.tif 000012