(57)【特許請求の範囲】
【請求項１】
活性面および背面とを有するマイクロ電子ダイであって、前記マイクロ電子ダイの活性面とマイクロ電子基板の第１面との間に延在する複数の相互接続の少なくとも１つの相互接続を通って前記マイクロ電子基板に電気的に接続される前記マイクロ電子ダイと、
前記マイクロ電子ダイおよび前記マイクロ電子基板の第１面に当接するモールド材料と、
貫通する開口を有するピクチャフレームスティフナであって、前記ピクチャフレームスティフナは、少なくとも部分的に前記モールド材料に埋め込まれ、前記マイクロ電子ダイの少なくとも一部は、前記ピクチャフレームスティフナの開口の中に延在し、前記モールド材料は、前記マイクロ電子ダイの背面へと延在しない、ピクチャフレームスティフナと、
前記マイクロ電子ダイの背面から前記マイクロ電子ダイの中に延在する複数のスルーシリコンビアに電気的に接続される二次マイクロ電子ダイと、
前記二次マイクロ電子ダイの前記マイクロ電子ダイが配置される側の面と反対側の面側に配置され、前記ピクチャフレームスティフナ、前記マイクロ電子基板、及び、前記複数の相互接続の少なくとも１つの他の相互接続を介して前記マイクロ電子ダイに電気的に接続される二次マイクロ電子パッケージと
を備え、
前記ピクチャフレームスティフナは、ベース部および前記ベース部の第１面から延在する剛性突起を備え、
前記剛性突起は、前記ピクチャフレームスティフナの前記開口を囲うように延在する、マイクロ電子パッケージ。
【請求項２】
前記ピクチャフレームスティフナは、複数の異なる熱膨張係数を有する少なくとも２つの材料の層を有する積層構造を備える、請求項１に記載のマイクロ電子パッケージ。
【請求項３】
前記剛性突起は、前記ベース部と一体化されている、請求項１または２に記載のマイクロ電子パッケージ。
【請求項４】
前記剛性突起および前記ベース部は、複数の異なる熱膨張係数を有する複数の異なる材料を備える、請求項１〜３のいずれか一項に記載のマイクロ電子パッケージ。
【請求項５】
活性面および背面とを有するマイクロ電子ダイであって、前記マイクロ電子ダイの活性面とマイクロ電子基板の第１面との間に延在する複数の相互接続の少なくとも１つの相互接続を通って前記マイクロ電子基板に電気的に接続される前記マイクロ電子ダイと、
前記マイクロ電子ダイおよび前記マイクロ電子基板の第１面に当接するモールド材料と、
貫通する開口を有するピクチャフレームスティフナであって、前記ピクチャフレームスティフナは、少なくとも部分的に前記モールド材料に埋め込まれ、前記マイクロ電子ダイの少なくとも一部は、前記ピクチャフレームスティフナの開口の中に延在し、前記モールド材料は、前記マイクロ電子ダイの背面へと延在しない、ピクチャフレームスティフナと、
前記マイクロ電子ダイの背面から前記マイクロ電子ダイの中に延在する複数のスルーシリコンビアに電気的に接続される二次マイクロ電子ダイと、
前記二次マイクロ電子ダイの前記マイクロ電子ダイが配置される側の面と反対側の面側に配置され、前記ピクチャフレームスティフナ、前記マイクロ電子基板、及び、前記複数の相互接続の少なくとも１つの他の相互接続を介して前記マイクロ電子ダイに電気的に接続される二次マイクロ電子パッケージと
を備え、
前記ピクチャフレームスティフナは、導電性であって、かつ前記モールド材料を通って延在し、前記マイクロ電子基板の第１面上の対応するスティフナ接続のボンドパッドに電気的に接触する少なくとも１つの導電性突起を含み、
前記少なくとも１つの導電性突起は、前記ピクチャフレームスティフナの前記開口を囲うように延在する１つの導電性突起である、マイクロ電子パッケージ。
【請求項６】
前記ピクチャフレームスティフナは、第１面および第２面を有する誘電材料と、前記誘電材料の第１面から前記誘電材料の第２面まで延在する少なくとも１つの導通ビアとを備える、請求項１〜４のいずれか１項に記載のマイクロ電子パッケージ。
【請求項７】
前記マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する少なくとも１つのスルーモールド相互接続を更に含み、前記少なくとも１つのスルーモールド相互接続は、前記ピクチャフレームスティフナの前記少なくとも１つの導通ビアと電気的に接触する、請求項６に記載のマイクロ電子パッケージ。
【請求項８】
前記二次マイクロ電子パッケージは、前記ピクチャフレームスティフナの前記少なくとも１つの導通ビアと電気的に接触する、請求項７に記載のマイクロ電子パッケージ。
【請求項９】
前記マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する少なくとも１つのスルーモールド相互接続を更に含む、請求項１〜８のいずれか１項に記載のマイクロ電子パッケージ。
【請求項１０】
マイクロ電子パッケージを製造する方法であって、
活性面および対向する背面を有するマイクロ電子ダイを形成する段階と、
前記マイクロ電子ダイの活性面を複数の相互接続の少なくとも１つの相互接続を介してマイクロ電子基板に取り付ける段階と、
貫通して形成された開口を有するピクチャフレームスティフナを形成する段階と、
前記ピクチャフレームスティフナをリリースフィルム上に配置する段階と、
前記ピクチャフレームスティフナおよび前記リリースフィルムの上方にモールド材料を配置する段階と、
前記マイクロ電子ダイを前記モールド材料に挿入する段階であって、前記マイクロ電子ダイの少なくとも一部は、前記ピクチャフレームスティフナの開口の中に延在している段階と、
前記リリースフィルムを除去する段階と、
前記マイクロ電子ダイの背面へと延在する前記モールド材料の一部を除去する段階と、
前記マイクロ電子ダイの背面から前記マイクロ電子ダイの中に延在する複数のスルーシリコンビアに二次マイクロ電子ダイを電気的に接続する段階と、
前記二次マイクロ電子ダイの前記マイクロ電子ダイが配置される側の面と反対側の面側に二次マイクロ電子パッケージを配置し、前記ピクチャフレームスティフナ、前記マイクロ電子基板、及び、前記複数の相互接続の少なくとも１つの他の相互接続を介して前記マイクロ電子ダイに前記二次マイクロ電子パッケージを電気的に接続する段階と
を備え、
前記ピクチャフレームスティフナを形成する段階が、ベース部および前記ベース部の第１面から延在する剛性突起を形成する段階を含み、
前記剛性突起は、前記ピクチャフレームスティフナの前記開口を囲うように延在する、方法。
【請求項１１】
前記ピクチャフレームスティフナを形成する段階は、複数の異なる熱膨張係数を有する少なくとも２つの材料の層を有する積層構造を形成する段階を備える、請求項１０に記載の方法。
【請求項１２】
前記ピクチャフレームスティフナを形成する段階が、前記剛性突起を前記ベース部と一体化させて形成する段階を備える、請求項１０または１１に記載の方法。
【請求項１３】
前記ピクチャフレームスティフナを形成する段階が、複数の異なる熱膨張係数を有する複数の異なる材料から、前記剛性突起および前記ベース部を形成する段階を備える、請求項１０〜１２のいずれか一項に記載の方法。
【請求項１４】
マイクロ電子パッケージを製造する方法であって、
活性面および対向する背面を有するマイクロ電子ダイを形成する段階と、
前記マイクロ電子ダイの活性面を複数の相互接続の少なくとも１つの相互接続を介してマイクロ電子基板に取り付ける段階と、
貫通して形成された開口を有するピクチャフレームスティフナを形成する段階と、
前記ピクチャフレームスティフナをリリースフィルム上に配置する段階と、
前記ピクチャフレームスティフナおよび前記リリースフィルムの上方にモールド材料を配置する段階と、
前記マイクロ電子ダイを前記モールド材料に挿入する段階であって、前記マイクロ電子ダイの少なくとも一部は、前記ピクチャフレームスティフナの開口の中に延在している段階と、
前記リリースフィルムを除去する段階と、
前記マイクロ電子ダイの背面へと延在する前記モールド材料の一部を除去する段階と、
前記マイクロ電子ダイの背面から前記マイクロ電子ダイの中に延在する複数のスルーシリコンビアに二次マイクロ電子ダイを電気的に接続する段階と、
前記二次マイクロ電子ダイの前記マイクロ電子ダイが配置される側の面と反対側の面側に二次マイクロ電子パッケージを配置し、前記ピクチャフレームスティフナ、前記マイクロ電子基板、及び、前記複数の相互接続の少なくとも１つの他の相互接続を介して前記マイクロ電子ダイに前記二次マイクロ電子パッケージを電気的に接続する段階と
を備え、
前記ピクチャフレームスティフナを形成する段階は、前記モールド材料を通って延在し、前記マイクロ電子基板の第１面上に形成された対応するスティフナ接続のボンドパッドに電気的に接触する、少なくとも１つの導電性突起を有する導電性ピクチャフレームスティフナを形成する段階を含み、
前記少なくとも１つの導電性突起は、前記ピクチャフレームスティフナの前記開口を囲うように延在する１つの導電性突起である、方法。
【請求項１５】
前記ピクチャフレームスティフナを形成する段階が、第１面および第２面を有する誘電材料を形成する段階と、前記誘電材料の第１面から前記誘電材料の第２面まで延在する少なくとも１つの導通ビアを形成する段階とを備える、請求項１０〜１３のいずれか１項に記載の方法。
【請求項１６】
前記マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する少なくとも１つのスルーモールド相互接続を形成する段階を更に含み、前記少なくとも１つのスルーモールド相互接続は、前記ピクチャフレームスティフナの前記少なくとも１つの導通ビアと電気的に接触する、請求項１５に記載の方法。
【請求項１７】
二次マイクロ電子パッケージを、前記ピクチャフレームスティフナの前記少なくとも１つの導通ビアと電気的に接触させる段階を更に含む、請求項１６に記載の方法。
【請求項１８】
前記マイクロ電子ダイを前記モールド材料に挿入する前に、前記マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する少なくとも１つのスルーモールド相互接続を形成する段階を更に含む、請求項１０〜１７のいずれか１項に記載の方法。
【請求項１９】
ボードと、
前記ボードに取り付けられたマイクロ電子パッケージであって、前記マイクロ電子パッケージは、
活性面および背面を有するマイクロ電子ダイであって、前記マイクロ電子ダイの活性面とマイクロ電子基板の第１面との間に延在する複数の相互接続の少なくとも１つの相互接続を通って前記マイクロ電子基板に電気的に接続される前記マイクロ電子ダイと、
前記マイクロ電子ダイと前記マイクロ電子基板の第１面に当接するモールド材料と、
貫通する開口を有するピクチャフレームスティフナであって、前記ピクチャフレームスティフナは、少なくとも部分的に前記モールド材料に埋め込まれ、前記マイクロ電子ダイの少なくとも一部は、前記ピクチャフレームスティフナの開口の中に延在し、前記モールド材料は、前記マイクロ電子ダイの背面へと延在しない、前記ピクチャフレームスティフナと、
前記マイクロ電子ダイの背面から前記マイクロ電子ダイの中に延在する複数のスルーシリコンビアに電気的に接続される二次マイクロ電子ダイと、前記二次マイクロ電子ダイの前記マイクロ電子ダイが配置される側の面と反対側の面側に配置され、前記ピクチャフレームスティフナ、前記マイクロ電子基板、及び、前記複数の相互接続の少なくとも１つの他の相互接続を介して前記マイクロ電子ダイに電気的に接続される二次マイクロ電子パッケージとを含む、前記マイクロ電子パッケージ、と
を備え、
前記ピクチャフレームスティフナは、ベース部および前記ベース部の第１面から延在する剛性突起を備え、
前記剛性突起は、前記ピクチャフレームスティフナの前記開口を囲うように延在する、コンピューティングデバイス。
【請求項２０】
前記剛性突起は、前記ベース部と一体化されている、請求項１９に記載のコンピューティングデバイス。
【請求項２１】
ボードと、
前記ボードに取り付けられたマイクロ電子パッケージであって、前記マイクロ電子パッケージは、
活性面および背面を有するマイクロ電子ダイであって、前記マイクロ電子ダイの活性面とマイクロ電子基板の第１面との間に延在する複数の相互接続の少なくとも１つの相互接続を通って前記マイクロ電子基板に電気的に接続される前記マイクロ電子ダイと、
前記マイクロ電子ダイと前記マイクロ電子基板の第１面に当接するモールド材料と、
貫通する開口を有するピクチャフレームスティフナであって、前記ピクチャフレームスティフナは、少なくとも部分的に前記モールド材料に埋め込まれ、前記マイクロ電子ダイの少なくとも一部は、前記ピクチャフレームスティフナの開口の中に延在し、前記モールド材料は、前記マイクロ電子ダイの背面へと延在しない、前記ピクチャフレームスティフナと、
前記マイクロ電子ダイの背面から前記マイクロ電子ダイの中に延在する複数のスルーシリコンビアに電気的に接続される二次マイクロ電子ダイと、前記二次マイクロ電子ダイの前記マイクロ電子ダイが配置される側の面と反対側の面側に配置され、前記ピクチャフレームスティフナ、前記マイクロ電子基板、及び、前記複数の相互接続の少なくとも１つの他の相互接続を介して前記マイクロ電子ダイに電気的に接続される二次マイクロ電子パッケージとを含む、前記マイクロ電子パッケージ、と
を備え、
前記ピクチャフレームスティフナは、導電性であって、かつ前記モールド材料を通って延在し、前記マイクロ電子基板の第１面上の対応するスティフナ接続のボンドパッドに電気的に接触する少なくとも１つの導電性突起を含み、
前記少なくとも１つの導電性突起は、前記ピクチャフレームスティフナの前記開口を囲うように延在する１つの導電性突起である、コンピューティングデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書の複数の実施形態は、概して、マイクロ電子パッケージの製造の分野に関し、より具体的には、マイクロ電子パッケージの反りを低減させるべく、複数のマイクロ電子パッケージ内の複数のスティフナを使用することに関する。
【背景技術】
【０００２】
マイクロ電子産業は、複数のコンピュータサーバ製品、および複数のポータブルコンピュータ、複数の電子タブレット、複数の携帯電話、複数のデジタルカメラ等の複数のポータブルな製品を含むが、これらに限定されない様々な電子製品で用いる、より高速で、かつ小さい複数のマイクロ電子パッケージを生産するよう継続的に努めている。これらの目標が達成されるにつれ、複数のマイクロ電子パッケージの製造がますます困難となっている。
【０００３】
複数のマイクロ電子パッケージは概して、インターポーザ等のマイクロ電子基板に取り付けられた少なくとも１つのマイクロ電子ダイを含んでいる。複数のマイクロ電子基板は概して、（複数の有機材料等の）誘電材料と、複数の導電性経路を形成するべくパターン化される（銅等の）金属との複数の交互層から構成される。マイクロ電子基板における複数の導電性経路が、複数の電気信号をマイクロ電子ダイの集積回路へ、およびこれから導くように、集積回路が形成されたシリコンダイ等のマイクロ電子ダイは、マイクロ電子基板に物理的および電気的に取り付けられ得る。しかしながら、マイクロ電子パッケージの複数のコンポーネントは、複数の異なる熱膨張係数を有している。例えば、室温（例えば約２５°Ｃ）で、シリカ充填エポキシ（味の素ファインテクノ株式会社  〒２１０−０８０１  日本国  川崎市川崎区鈴木町１番２号から入手可能な複数の材料（例えば、味の素  ＡＢＦ  ＧＸ−９２）等の有機誘電材料は、約３９ｐｐｍ／°Ｃの熱膨張係数を有し、銅等の複数の導電性経路用の金属は、約１７ｐｐｍ／°Ｃの熱膨張係数を有し、シリコン等のマイクロ電子ダイは、約２．６ｐｐｍ／°Ｃの熱膨張係数を有する。これらのコンポーネントの熱膨張の複数の原理的な相違が、マイクロ電子パッケージの温度に依存した変形または反りをもたらし得る。この反りは、マイクロ電子パッケージを複数の外部基板に取り付ける際に、複数のノンウェットオープンおよびはんだバンプのブリッジ等、複数の重大な問題を起こし得る。この反りは、マイクロ電子基板の中心に厚い「コア」材を用いることにより、軽減され得る。このコア材は概して、高いガラス転移温度、およびマイクロ電子基板の合成熱膨張係数を小さくする低い熱膨張係数を有する。しかしながら、コア材の熱膨張係数は、既に４ｐｐｍ／°Ｃ未満に低減されており、更に低減させることがますます困難になっている。更に、複数のマイクロ電子パッケージの全高または全厚を低減させるよう求める重大な要求がある。この低減の大半は、コア材を薄くすることで実現され、その結果、コアに対して、反りへのより小さい影響を与える。これらを要因として、特に高さ／厚さが制約された複数のマイクロ電子パッケージであって、複数の携帯電話や複数の電子タブレットに用いられるようなものに対して、複数の新たな反り制御方法を開発することが重要である。
【図面の簡単な説明】
【０００４】
本開示の主題は、本明細書の結論部分において具体的に示され、かつ明確に特許請求されている。本開示についての上述のおよび他の複数の特徴は、添付の複数の図面と併せて、以下の説明および添付の複数の特許請求の範囲から、より十分に明らかとなるであろう。添付の複数の図面は、本開示によるいくつかの実施形態のみを描いており、従って、その範囲を限定するものと見なされないことを理解されたい。本開示の複数の利点がより容易に確かめられ得るように、添付の複数の図面の使用により、本開示が更なる具体性および詳細でもって説明されるであろう。 
【図１】本明細書の一実施形態による、マイクロ電子基板に取り付けられたマイクロ電子ダイの側断面図である。
【図２】本明細書の一実施形態による、ピクチャフレームスティフナの斜視図である。
【図３】本明細書の一実施形態による、ピクチャフレームスティフナの側断面図である。
【図４】本明細書の一実施形態による、ピクチャフレームスティフナを組み込んだ、マイクロ電子パッケージを形成する断面図である。
【図５】本明細書の一実施形態による、ピクチャフレームスティフナを組み込んだ、マイクロ電子パッケージを形成する断面図である。
【図６】本明細書の一実施形態による、ピクチャフレームスティフナを組み込んだ、マイクロ電子パッケージを形成する断面図である。
【図７】本明細書の一実施形態による、ピクチャフレームスティフナを組み込んだ、マイクロ電子パッケージを形成する断面図である。
【図８】本明細書の複数の実施形態による、剛性突起を有するピクチャフレームスティフナの上面図である。
【図９】本明細書の複数の実施形態による、剛性突起を有するピクチャフレームスティフナの側断面図である。
【図１０】本明細書の複数の実施形態による、剛性突起を有するピクチャフレームスティフナの側断面図である。
【図１１】本明細書の複数の実施形態による、剛性突起を有するピクチャフレームスティフナの側断面図である。
【図１２】本明細書の複数の実施形態による、ピクチャフレームスティフナを組み込んだ、マイクロ電子パッケージの断面図である。
【図１３】本明細書の複数の実施形態による、ピクチャフレームスティフナを組み込んだ、マイクロ電子パッケージの断面図である。
【図１４】本明細書の複数の実施形態による、ピクチャフレームスティフナを組み込んだ、マイクロ電子パッケージの断面図である。
【図１５】本明細書の一実施形態による、パッケージオンパッケージのマイクロ電子パッケージの断面図である。
【図１６】本明細書の一実施形態による、マイクロ電子パッケージを製造するプロセスのフローチャートである。
【図１７】本明細書の一実装による、コンピューティングデバイスを図示する。
【発明を実施するための形態】
【０００５】
以下の詳細な説明では、特許請求される主題が実施され得る複数の具体的な実施形態を例示として示す添付の複数の図面を参照する。これらの実施形態は、当業者が主題を実施することを可能にするように、十分詳細に説明される。異なってはいるが、多様な実施形態は、必ずしも相互に排他的ではないことを理解されたい。例えば、一実施形態に関連して本明細書で説明される特定の特徴、構造または特性は、特許請求される主題の趣旨および範囲を逸脱せずに、他の複数の実施形態において実施され得る。本明細書内において「一実施形態」または「実施形態」を参照することは、その実施形態に関連して説明される特定の特徴、構造、または複数の特性は、本明細書に包含される少なくとも１つの実装に含まれることを意味する。従って、「一実施形態」または「実施形態において」という文言の使用は、必ずしも同一の実施形態を参照していない。加えて、特許請求される主題の趣旨および範囲から逸脱せずに、開示されている各実施形態の中での個々の要素の配置または配列が変更され得ることが理解されるであろう。従って、以下の詳細な説明は、限定的意味で解釈されず、主題の範囲は、添付の複数の特許請求の範囲のみにより規定され、添付の複数の特許請求の範囲が権利を付与される複数の均等物の最大範囲と共に適切に解釈される。複数の同様の符号は、複数の図面において、いくつかの図全体の同一のまたは類似の要素、または機能性を指し、そこにおいて図示される複数の要素は、必ずしも互いに縮尺されず、むしろ、個々の要素は、本明細書の文脈で複数の要素をより容易に理解するべく、拡大または縮小されることがある。
【０００６】
本明細書において用いられる「の上方に（ｏｖｅｒ）」、「〜に（ｔｏ）」、「〜の間（ｂｅｔｗｅｅｎ）」、「〜上に（ｏｎ）」という用語は、１つの層の、別の複数の層に対する相対位置を指す場合がある。別の層「の上方」または「上に」ある、あるいは他の層「に」接着された１つの層は、他の層に直接接触している状態であり得、または、１または複数の介在層を有し得る。複数の層の「間に」存在する１つの層は、直接、それらの層に接触し、あるいは１または複数の介在層を有し得る。
【０００７】
本明細書の複数の実施形態は、マイクロ電子パッケージの反りを低減させるための、マイクロ電子ダイを取り囲んだピクチャフレームスティフナを有するマイクロ電子パッケージを含む。そのようなマイクロ電子パッケージを製造する方法の一実施形態は、活性面および対向する背面を有するマイクロ電子ダイを形成することを含み得、マイクロ電子ダイの活性面は、マイクロ電子基板に取り付けられ得る。貫通する開口を有するピクチャフレームスティフナは、リリースフィルム上に形成および配置され得、モールド材料は、ピクチャフレームスティフナおよびリリースフィルムの上方に堆積され得る。マイクロ電子ダイは、モールド材料に挿入され得、マイクロ電子ダイの少なくとも一部は、ピクチャフレームの開口の中に延在する。マイクロ電子パッケージを形成するべく、リリースフィルムは除去され得、マイクロ電子ダイの背面へと延在するモールド材料の一部は除去され得る。
【０００８】
図１において、マイクロプロセッサ、チップセット、グラフィクスデバイス、無線デバイス、メモリデバイス、特定用途向け集積回路または同様のもの等の少なくとも１つのマイクロ電子ダイ１１０は、複数の相互接続１２０を通って、インターポーザ等のマイクロ電子基板１３０に取り付けられ得る。複数の相互接続１２０は、フリップチップまたは圧壊制御方式チップ接続（ｃｏｎｔｒｏｌｌｅｄ  ｃｏｌｌａｐｓｅ  ｃｈｉｐ  ｃｏｎｎｅｃｔｉｏｎ）（「Ｃ４」）構成として一般に知られている構成で、マイクロ電子ダイ１１０の活性面１１２上の複数のボンドパッド１１８とマイクロ電子基板１３０の第１面１３２上の複数の鏡像のボンドパッド１２４との間に延在し得る。マイクロ電子ダイの複数のボンドパッド１１８は、マイクロ電子ダイ１１０内の集積回路（図示せず）と電気的に通信し得る。マイクロ電子基板の複数のボンドパッド１２４は、マイクロ電子基板１３０内の複数の導電性経路１３８と電気的に通信し得る。複数の導電性経路１３８は、マイクロ電子基板１３０上のマイクロ電子ダイ１１０との間、または他の構成要素（図示せず）との間に複数の電気的通信経路を提供し得、マイクロ電子ボード（図示せず）に取り付けられるべく、マイクロ電子基板１３０の第２面１３６に最も近い複数のアタッチメントランド１２６への複数の電気的通信経路を提供し得る。
【０００９】
マイクロ電子基板１３０は、液晶高分子、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ＦＲ４、複数のポリイミド材料等を含むが、それらに限定されない任意の適切な誘電材料を備え得る。複数の導電性経路１３８は、銅、銀、金、ニッケル、およびそれらの複数の合金を含むが、これらに限定されない、任意の適切な導電性材料から形成され得る。マイクロ電子基板１３０は、任意の数の誘電体層から形成され得、剛性コア（図示せず）を含み得、マイクロ電子基板１３０中に形成された複数のアクティブおよび／またはパッシブなマイクロ電子デバイス（図示せず）を含み得ることを理解されたい。更に、複数の導電性経路１３８は、マイクロ電子基板１３０内に、および／または追加の複数の外部構成要素（図示せず）を有する任意の所望の電気経路を形成し得ることを理解されたい。また、当業者には理解されるように、複数のソルダレジスト層（図示せず）は、マイクロ電子基板の第１面１３２およびマイクロ電子基板の第２面１３６上で使用され得ることを理解されたい。マイクロ電子基板１３０の形成に用いられる複数のプロセスは、当業者に周知であり、簡潔かつ簡略にする目的で、本明細書において説明または図示されない。
【００１０】
複数の相互接続１２０は、複数のはんだおよび複数の導電性充填エポキシを含むが、これらに限定されない、任意の適切な材料で作製され得る。複数のはんだ材料は、６３％錫／３７％鉛のはんだ等の鉛／錫合金、または、純錫もしくは錫／ビスマス、共晶錫／銀、三元錫／銀／銅、共晶錫／銅および類似の合金等の錫の含有量が高い合金（例えば、錫が９０％またはそれより高い）等の鉛フリーはんだを含むが、これらに限定されない、任意の適切な材料を含み、またはこれらであってもよい。マイクロ電子ダイ１１０が、はんだからなる複数の相互接続１２０でもってマイクロ電子基板１３０に取り付けられるとき、はんだは、熱、圧力、及び／または音波エネルギーのいずれかによってリフローされ、マイクロ電子ダイの複数のボンドパッド１１８とマイクロ電子基板の複数のボンドパッド１２４との間のはんだを固定する。さらに、当業者には理解されるように、マイクロ電子ダイ１１０は、マイクロ電子基板１３０に取り付けられた銅ピラー系フリップチップコンポーネントであり得る。
【００１１】
図２に示されるように、スティフナ１４０が形成され得る。スティフナ１４０は、ピクチャフレームに見えるように、貫通する開口１４２に対して（Ｘ方向およびＹ方向において）ほぼ平面であり得る。従って、スティフナ１４０を、以下「ピクチャフレームスティフナ」と称する。一実施形態において、ピクチャフレームスティフナ１４０及び／またはピクチャフレームスティフナの開口１４２は、実質的に長方形である。別の実施形態において、ピクチャフレームスティフナ１４０及び／またはピクチャフレームスティフナの開口１４２は、実質的に正方形である。ピクチャフレームスティフナ１４０は、複数の有機樹脂および複数の金属を含むが、これらに限定されない、任意の適切な複数の実質的にリッジの材料から形成され得る。一実施形態において、スティフナは、約５０から１００μｍの厚さＴを有し得る。図３（図２の線Ａ−Ａに沿った図）に示されるように、スティフナ１４０は、２つ以上の層（第１の層１４８および第２の層１４８'として図示）を備え得、当業者には理解されるように、第１の層１４８および第２の層１４８'は、バランスさせるのに有用になり得る、複数の異なる熱膨張係数を含み得る。
【００１２】
図４に示されるように、ピクチャフレームスティフナ１４０が少なくとも部分的にモールド材料１５４に埋め込まれるように、ピクチャフレームスティフナ１４０は、リリースフィルム１５２上に位置し得、モールド材料１５４は、ピクチャフレームスティフナ１４０およびリリースフィルム１５２の上方に配置され得る。リリースフィルム１５２は、接着成分を含み得る複数のフレキシブルポリマ材料を含んだ、任意の適切なキャリア材料であり得る。モールド材料１５４は、複数のエポキシ樹脂および充填エポキシ樹脂等の、任意の適切な封止材料であり得る。
【００１３】
図５に示されるように、マイクロ電子ダイ１１０の背面１１４がリリースフィルム１５２に面するように、図１の構成は位置合わせされ得、マイクロ電子ダイ１１０の少なくとも一部がピクチャフレームスティフナの開口１４２内に存在し、かつモールド材料１５４がマイクロ電子基板の第１面１３２に接触するように、マイクロ電子ダイ１１０は、モールド材料１５４に挿入され得る。一実施形態において、モールド材料１５４は、複数の相互接続１２０を封止するべく、それがマイクロ電子基板の第１面１３２とマイクロ電子ダイの活性面１１２との間で流入かつ充填することを可能とする粘度を含み得る。しかしながら、アンダーフィル材料（図示せず）は、マイクロ電子ダイ１１０をモールド材料１５４に挿入する前に、マイクロ電子基板の第１面１３２とマイクロ電子ダイの活性面１１２との間に配置され得ることを理解されたい。
【００１４】
図６に示されるように、モールド材料１５４は、加熱等により十分にまたは部分的に硬化され得、リリースフィルム１５２（図４を参照）は、除去され得る。図７に示されるように、マイクロ電子パッケージ１００を形成するべく、マイクロ電子ダイの背面１１４上に備わる任意のモールド材料１５４は、ウェットまたはドライエッチング、レーザーアブレーション、イオンボンバードメント、粒子ブラスト、摩耗等により、除去され得る。マイクロ電子ダイの背面１１４上に存在するモールド材料１５４を除去することにより、複数のスルーシリコンビア（図示せず）への電気的接続や放熱装置の取り付け等を目的として、マイクロ電子ダイの背面１１４が露出され得る。
【００１５】
図１〜７は、単一のマイクロ電子ダイ１１０を示しているが、複数のマイクロ電子ダイがマイクロ電子基板１３０に取り付けられ得ることを理解されたい。得られたマイクロ電子パッケージ１００の全厚を最小化するべく、マイクロ電子ダイ１１０を、出来るだけ深くピクチャフレームスティフナの開口１４２に 挿入すべきことも理解されたい。
【００１６】
図８〜１１に示されるように、曲げ抵抗を向上させるべく、ピクチャフレームスティフナ１４０は、複数の構成を有し得る。例えば、図８に示されるように、ピクチャフレームスティフナ１４０は、ベース部１６２、およびピクチャフレームスティフナのベース部１６２の第１面１６６から延在する剛性突起１６４を備え得る。図９（図８の線Ｂ―Ｂに沿った図）に示されるように、剛性突起１６４は、ピクチャフレームスティフナのベース部１６２の材料と一体化するべく、ピクチャフレームスティフナ１４０が鋳造、形成、スカイビング等で形成されるときなどに、形成され得る（すなわち単一の連続材からなる）。図１０（図８の線Ｂ―Ｂに沿った図）に示されるように、剛性突起１６４は、スタンプ加工により形成され得、その結果、剛性突起１６４は、ピクチャフレームスティフナのベース部１６２の第１面１６６から延在し、窪み１６８が、ピクチャフレームスティフナのベース部１６２の第２面１７２から、ピクチャフレームスティフナのベース部１６２の中に延在する。図１１（図８の線Ｂ―Ｂに沿った図）に示されるように、ピクチャフレームスティフナの剛性突起１６４は、ピクチャフレームスティフナのベース部の第１面１６６に取り付けられた別の構造であり得、剛性突起１６４は、ピクチャフレームスティフナのベース部１６２とは異なる熱膨張係数を有し得、当業者には理解されるように、バランスさせるのに有用になり得る。
【００１７】
本明細書の中間マイクロ電子パッケージ２００の実施形態において、図１２に示されるように、少なくとも１つのスルーモールド相互接続２０２は、モールド材料１５４に挿入される前に、マイクロ電子基板の第１面１３２上の対応するボンドパッド２０４上に形成され得る。スルーモールド相互接続の複数のボンドパッド２０４は、マイクロ電子基板１３０内の対応する複数の導電性経路１３８と、電気的に通信し得る。更に、図１２に示されるように、複数のスルーモールド相互接続２０２の一部を露出させるべく、モールド材料１５４の一部は、ウェットまたはドライエッチング、レーザーアブレーション、イオンボンバードメント、粒子ブラスト、摩擦等により除去され得、後続の複数の追加の電気コンポーネント（図示せず）の接続を可能とする。
【００１８】
本明細書の中間マイクロ電子パッケージ２１０の更なる実施形態において、図１３に示されるように、ピクチャフレームスティフナ１４０は、リードフレームタイプであり得、ピクチャフレームスティフナ１４０は、マイクロ電子基板の第１面１３２上のスティフナ接続の複数のボンドパッド２１２と電気的に通信する導電性材料から構成され得る。一実施形態において、ピクチャフレームスティフナ１４０は、そこから延在する少なくとも１つの導電性突起２１４を有し得、導電性突起２１４は、マイクロ電子ダイ１１０がモールド材料１５４に挿入される前に、（スティフナ接続の複数のボンドパッド２１２上に配置された）対応する予備はんだ材料２１６と接触し得る。スティフナ接続の複数のボンドパッド２１２は、マイクロ電子基板１３０内の対応する複数の導電性経路１３８と電気的に通信し得る。一実施形態において、ピクチャフレームスティフナ１４０は、電源または接地をマイクロ電子ダイ１１０に提供する。
【００１９】
本明細書の中間マイクロ電子パッケージ２２０の更なる別の実施形態において、図１４に示されるように、ピクチャフレームスティフナ１４０は、インターポーザタイプであり得、ピクチャフレームスティフナ１４０は、第１面２２４および第２面２２６を有する誘電材料２２２と、誘電材料の第１面２２４から誘電材料の第２面２２６まで延在する少なくとも１つの導通ビア２３２とを備え得る。ピクチャフレームスティフナ１４０は、誘電材料の第１面２２４で複数のスティフナ導通ビア２３２と電気的に接触する第１面の複数の接触ボンドパッド２３４および、誘電材料の第２面２２６で複数のスティフナ導通ビア２３２と電気的に接触する第２面の複数の接触ボンドパッド２３６を更に含み得る。更に図１４に示されるように、第１面の複数の接触ボンドパッド２３４は、図１２で図示されたように、モールド材料１５４に挿入される前に、マイクロ電子基板の第１面１３２上の複数のボンドパッド２０４上に形成された複数のスルーモールド相互接続２０２と、電気的に接触し得る。スルーモールド相互接続の複数のボンドパッド２０４は、マイクロ電子基板１３０内の対応する複数の導電性経路１３８と、電気的に通信し得る。当業者には理解されるように、複数の導通ビア２３２をスティフナ１４０に組み込むことで、中間マイクロ電子パッケージ２２０および、そこから形成される任意の後続パッケージのサイズを削減し得る。
【００２０】
図１５に示されるように、中間マイクロ電子パッケージ２２０は、パッケージオンパッケージ（「ＰｏＰ」）マイクロ電子パッケージ２５０の一部であり得、二次マイクロ電子ダイ２５２は、二次ダイの複数の相互接続２５６により、マイクロ電子ダイ１１０の背面１１４からマイクロ電子ダイ１１０内の集積回路（図示せず）へと、マイクロ電子ダイ１１０の中に延在する複数のスルーシリコンビア２５４に電気的に取り付けられ得る。アンダーフィル材料２５８は、マイクロ電子ダイ１１０と二次マイクロ電子ダイ２５２との間に位置し得る。二次マイクロ電子パッケージ２６０は、二次マイクロ電子パッケージ２６０上の複数のボンドパッド２６４とピクチャフレームスティフナ１４０の第２面の複数の接触ボンドパッド２３６との間に延在する複数のパッケージ―パッケージ相互接続２６２を通って、中間パッケージ２２０に取り付けられ得る。二次マイクロ電子パッケージの複数のボンドパッド２６４は、二次マイクロ電子パッケージ２６０内の複数のマイクロ電子のコンポーネント（図示せず）と電気的に通信し得る。
【００２１】
図１６は、本明細書の一実施形態による、マイクロ電子パッケージを製造するプロセス３００のフローチャートである。ブロック３０２に記載されるように、活性面および対向する背面を有するマイクロ電子ダイが形成され得る。ブロック３０４に記載されるように、マイクロ電子ダイの活性面は、マイクロ電子基板に取り付けられ得る。ブロック３０６に記載されるように、貫通して形成された開口を有するピクチャフレームスティフナが形成され得る。ブロック３０８に記載されるように、ピクチャフレームスティフナは、リリースフィルム上に配置され得る。ブロック３１０に記載されるように、モールド材料は、ピクチャフレームスティフナとリリースフィルムとの上方に位置し得る。ブロック３１２に記載されるように、マイクロ電子ダイは、モールド材料に挿入され得、マイクロ電子ダイの少なくとも一部は、ピクチャフレームの開口の中に延在する。ブロック３１４に記載されるように、リリースフィルムは除去され得る。ブロック３１６に記載されるように、マイクロ電子ダイの背面へと延在するモールド材料の一部は除去され得る。
【００２２】
図１７は、本明細書の一実装による、コンピューティングデバイス４００を図示する。コンピューティングデバイス４００は、ボード４０２を収容する。ボードは、多数のマイクロ電子コンポーネント含み得、それらのコンポーネントには、プロセッサ４０４、少なくとも１つの通信チップ４０６Ａ、４０６Ｂ、揮発性メモリ４０８（例えばＤＲＡＭ）、不揮発性メモリ４１０（例えばＲＯＭ）、フラッシュメモリ４１２、グラフィクスプロセッサあるいはＣＰＵ４１４、デジタル信号プロセッサ（図示せず）、暗号プロセッサ（図示せず）、チップセット４１６、アンテナ、ディスプレイ（タッチスクリーンディスプレイ）、タッチスクリーンコントローラ、電池、オーディオコーデック（図示せず）、映像コーデック（図示せず）、電力増幅器（ＡＭＰ）、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計（図示せず）、ジャイロスコープ（図示せず）、スピーカ（図示せず）、カメラ、および大容量ストレージデバイス（図示せず）（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等）が挙げられるが、これらに限定されない。それらのマイクロ電子コンポーネントのいずれかは、ボード４０２に物理的および電気的に結合され得る。いくつかの実装において、それらのマイクロ電子コンポーネントの少なくとも１つは、プロセッサ４０４の一部であり得る。
【００２３】
通信チップは、コンピューティングデバイスへの、およびこれからのデータ送信のための複数の無線通信を可能にする。「無線」という用語およびその複数の派生語は、非固体の媒体を介する変調された電磁放射の使用によりデータを通信し得る複数の回路、デバイス、システム、方法、技術、通信チャネル等を説明するために用いられ得る。用語は、関連する複数のデバイスが複数の有線を含まないことを意味するものではないが、いくつかの実施形態において、含まないことがある。通信チップは、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリー）、ＷｉＭＡＸ（登録商標）（ＩＥＥＥ８０２．１６ファミリー）、ＩＥＥＥ８０２．２０、ロングタームエボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、それらの派生物を含むがこれらに限定されないいくつかの無線規格またはプロトコルのいずれか、ならびに３Ｇ、４Ｇ、５Ｇ、およびそれ以降のものとして指定されるその他の複数の無線プロトコルを実装し得る。コンピューティングデバイスは、複数の通信チップを含み得る。例えば、第１通信チップは、Ｗｉ−ＦｉおよびＢｌｕｅｔｏｏｔｈ（登録商標）等のより短距離の複数の無線通信専用であり得、第２通信チップは、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ等のより長距離の複数の無線通信専用であり得る。
【００２４】
「プロセッサ」という用語は、複数のレジスタおよび／またはメモリからの電子データを処理してその電子データを複数のレジスタおよび／またはメモリに格納され得る他の電子データに変換する任意のデバイスまたはデバイスの部分を指し得る。
【００２５】
コンピューティングデバイス４００内の複数のマイクロ電子コンポーネントのいずれかは、上記で説明したとおり、ピクチャフレームスティフナを有するマイクロ電子パッケージを含み得る。
【００２６】
様々な実装において、コンピューティングデバイスは、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメントコントロールユニット、デジタルカメラ、携帯音楽プレーヤー、またはデジタルビデオレコーダであり得る。更なる複数の実装において、コンピューティングデバイスは、データを処理するその他の電子デバイスであってもよい。
【００２７】
本明細書の主題は、必ずしも図１〜図１７において図示される複数の特定の用途に限定されないことを理解されたい。主題は、当業者に理解されるように、他の複数のマイクロ電子デバイスおよびアセンブリ用途に適用され得る。
【００２８】
以下の複数の例は、更なる複数の実施形態に関し、例１は、活性面および背面を有するマイクロ電子ダイであって、マイクロ電子ダイの活性面とマイクロ電子基板の第１面との間に延在する複数の相互接続を通ってマイクロ電子基板に電気的に接続されるマイクロ電子ダイと、マイクロ電子ダイおよびマイクロ電子基板の第１面に当接するモールド材料と、貫通する開口を有するピクチャフレームスティフナであって、少なくとも部分的にモールド材料に埋め込まれ、マイクロ電子ダイの少なくとも一部は、ピクチャフレームの開口の中に延在し、モールド材料は、マイクロ電子ダイの背面へと延在しない、ピクチャフレームスティフナとを備えるマイクロ電子パッケージ。
【００２９】
例２において、例１の主題は、複数の異なる熱膨張係数を有する少なくとも２つの材料の層を有する積層構造を備える、ピクチャフレームスティフナを任意選択で含み得る。
【００３０】
例３において、例１の主題は、ベース部およびベース部の第１面から延在する剛性突起を備える、ピクチャフレームスティフナを任意選択で含み得る。
【００３１】
例４において、例３の主題は、ベース部と一体化されている剛性突起を任意選択で含み得る。
【００３２】
例５において、例３の主題は、複数の異なる熱膨張係数を有する複数の異なる材料を備える剛性突起およびベース部を任意選択で含み得る。
【００３３】
例６において、例１〜５のいずれかの主題は、マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する少なくとも１つのスルーモールド相互接続を任意選択で含み得る。
【００３４】
例７において、例１の主題は、導電性であって、かつモールド材料を通って延在し、マイクロ電子基板の第１面上の対応するスティフナ接続のボンドパッドに電気的に接触する、少なくとも１つの導電性突起を含む、ピクチャフレームスティフナを任意選択で含み得る。
【００３５】
例８において、例１の主題は、第１面および第２面を有する誘電材料と、誘電材料の第１面から誘電材料の第２面まで延在する少なくとも１つの導通ビアとを備える、ピクチャフレームスティフナを任意選択で含み得る。
【００３６】
例９において、例８の主題は、マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する、少なくとも１つのスルーモールド相互接続を任意選択で含み得、少なくとも１つのスルーモールド相互接続は、ピクチャフレームスティフナの少なくとも１つの導通ビアと電気的に接触する。
【００３７】
例１０において、例９の主題は、ピクチャフレームスティフナの少なくとも１つの導通ビアと電気的に接触する二次マイクロ電子パッケージを任意選択で含み得る。
【００３８】
例１１において、例１０の主題は、マイクロ電子ダイの背面からマイクロ電子ダイの中に延在する複数のスルーシリコンビアに電気的に接続された二次マイクロ電子ダイを任意選択で含み得る。
【００３９】
以下の複数の例は、更なる複数の実施形態に関し、例１２は、マイクロ電子パッケージを製造する方法であって、活性面および対向する背面を有するマイクロ電子ダイを形成する段階と、マイクロ電子ダイの活性面をマイクロ電子基板に取り付ける段階と、貫通して形成された開口を有するピクチャフレームスティフナを形成する段階と、ピクチャフレームスティフナをリリースフィルム上に配置する段階と、ピクチャフレームスティフナとリリースフィルムとの上方にモールド材料を配置する段階と、マイクロ電子ダイをモールド材料に挿入する段階であって、マイクロ電子ダイの少なくとも一部は、ピクチャフレームの開口の中に延在している段階と、リリースフィルムを除去する段階と、マイクロ電子ダイの背面へと延在するモールド材料の一部を除去する段階とを備える。
【００４０】
例１３において、例１２の主題は、ピクチャフレームスティフナを形成する段階が、複数の異なる熱膨張係数を有する少なくとも２つの材料の層を有する積層構造を形成する段階を備えることを、任意選択で含み得る。
【００４１】
例１４において、例１２の主題は、ピクチャフレームスティフナを形成する段階が、ベース部およびベース部の第１面から延在する剛性突起を形成する段階を備えることを、任意選択で含み得る。
【００４２】
例１５において、例１４の主題は、ピクチャフレームスティフナを形成する段階が、剛性突起をベース部と一体化させて形成する段階を備えることを、任意選択で含み得る。
【００４３】
例１６において、例１４の主題は、ピクチャフレームスティフナを形成する段階が、複数の異なる熱膨張係数を有する複数の異なる材料から、剛性突起およびベース部を形成する段階を備えることを、任意選択で含み得る。
【００４４】
例１７において、例１２〜１６のいずれか１つの主題は、マイクロ電子ダイをモールド材料に挿入する前に、マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する、少なくとも１つのスルーモールド相互接続を形成する段階を任意選択で含み得る。
【００４５】
例１８において、例１２の主題は、ピクチャフレームスティフナを形成する段階が、モールド材料を通って延在し、マイクロ電子基板の第１面上に形成された対応するスティフナ接続のボンドパッドに電気的に接触する、少なくとも１つの導電性突起を有する導電性ピクチャフレームスティフナを形成する段階を備えることを、任意選択で含み得る。
【００４６】
例１９において、例１２の主題は、ピクチャフレームスティフナを形成する段階が、第１面および第２面を有する誘電材料を形成する段階と、誘電材料の第１面から誘電材料の第２面まで延在する少なくとも１つの導通ビアを形成する段階とを備えることを、任意選択で含み得る。
【００４７】
例２０において、例１９の主題は、マイクロ電子基板の第１面上の対応するスルーモールド相互接続のボンドパッドから延在する少なくとも１つのスルーモールド相互接続を形成する段階を任意選択で含み得、少なくとも１つのスルーモールド相互接続は、ピクチャフレームスティフナの少なくとも１つの導通ビアと電気的に接触する。
【００４８】
例２１において、例２０の主題は、二次マイクロ電子パッケージを、ピクチャフレームスティフナの少なくとも１つの導通ビアと電気的に接触させる段階を任意選択で含み得る。
【００４９】
例２２において、例２１の主題は、二次マイクロ電子ダイを、マイクロ電子ダイの背面からマイクロ電子ダイの中に延在するスルーシリコンビアに電気的に接続させる段階を任意選択で含み得る。
【００５０】
以下の複数の例は、更なる複数の実施形態に関し、例２３は、ボードと、ボードに取り付けられたマイクロ電子パッケージであって、マイクロ電子パッケージは、活性面および背面を有するマイクロ電子ダイであって、マイクロ電子ダイの活性面とマイクロ電子基板の第１面との間に延在する複数の相互接続を通ってマイクロ電子基板に電気的に接続されるマイクロ電子ダイと、マイクロ電子ダイとマイクロ電子基板の第１面に当接するモールド材料と、貫通する開口を有するピクチャフレームスティフナであって、ピクチャフレームスティフナは、少なくとも部分的にモールド材料に埋め込まれ、マイクロ電子ダイの少なくとも一部は、ピクチャフレームの開口の中に延在し、モールド材料は、マイクロ電子ダイの背面へと延在しない、ピクチャフレームスティフナとを含む、マイクロ電子パッケージとを備えるコンピューティングデバイスである。
【００５１】
例２４において、例２３の主題は、ベース部およびベース部の第１面から延在する剛性突起を備えるピクチャフレームスティフナを任意選択で含み得る。
【００５２】
例２５において、例２４の主題は、ベース部と一体化した剛性突起を任意選択で含み得る。
【００５３】
このように本明細書の複数の実施形態を詳細に説明したが、添付の特許請求の範囲により規定される本明細書は、上記の説明に記載された特定の詳細により限定されるものではないことを理解されたい。それらの多くの明確な改変形態が、それらの趣旨および範囲を逸脱することなく可能であるからである。
【図１】
0006259803.tif 000002
【図２】
0006259803.tif 000003
【図３】
0006259803.tif 000004
【図４】
0006259803.tif 000005
【図５】
0006259803.tif 000006
【図６】
0006259803.tif 000007
【図７】
0006259803.tif 000008
【図８】
0006259803.tif 000009
【図９】
0006259803.tif 000010
【図１０】
0006259803.tif 000011
【図１１】
0006259803.tif 000012
【図１２】
0006259803.tif 000013
【図１３】
0006259803.tif 000014
【図１４】
0006259803.tif 000015
【図１５】
0006259803.tif 000016
【図１６】
0006259803.tif 000017
【図１７】
0006259803.tif 000018