(57)【特許請求の範囲】
【請求項１】
複数のスイッチング素子の直列回路により上下のアームをそれぞれ形成し、上下アームのそれぞれの中間部からダイオードを介して接地し、前記上下アームの接続点から負荷を介して接地し、上下アームの両端に直流電源を接続した電力変換装置の保護装置であって、
前記アームを形成する複数のスイッチング素子のそれぞれについて、コレクタとゲート間に接続されたクランプ素子を含む過電圧抑制回路と、ゲートにゲート信号を与える信号発生回路と、該信号発生回路と並列に配置された過電圧検出回路を設けており、
前記過電圧検出回路は、前記スイッチング素子の過電圧の際に前記過電圧抑制回路に得られるクランプ電流が前記信号発生回路側に分流した分流電流と、前記信号発生回路からのゲート信号の合成電流による電位の継続時間を監視してスイッチング素子の破損を検出することを特徴とする電力変換装置の保護装置。
【請求項２】
請求項１記載の電力変換装置の保護装置であって、
前記電力変換装置は、前記上下アームの前記中間部と、前記直流電源側端子または前記上下アームの接続点との間にそれぞれ複数のスイッチング素子を配置するとともに、該複数のスイッチング素子を同じスイッチングパルスにより駆動したものであることを特徴とする電力変換装置の保護装置。
【請求項３】
請求項１記載の電力変換装置の保護装置であって、
前記電力変換装置は、前記上下アームの前記中間部と、前記直流電源側端子または前記上下アームの接続点との間にそれぞれ単一のスイッチング素子を配置したものであることを特徴とする電力変換装置の保護装置。
【請求項４】
請求項１から請求項３のいずれか１項に記載の電力変換装置の保護装置であって、
前記合成電流による電位の継続時間は、前記ゲートにゲート信号を与えたときに生じる前記スイッチング素子のコレクタ電圧の過電圧の継続時間よりも長く設定されていることを特徴とする電力変換装置の保護装置。
【請求項５】
請求項２に記載の電力変換装置の保護装置であって、
多段直列接続された同一スイッチング動作のスイッチング素子として、ＭＯＳゲート半導体素子を採用し、ＭＯＳゲート半導体素子間の電圧分担をバランスさせるために、ある閾値以上の電圧印加時に電流を流すようなクランプ素子の段数を、電圧の跳ね上がりを積極的に抑制する数に調整することで、通常スイッチング動作時にはＭＯＳゲート半導体の直列電圧のバランス化を図ることを特徴とする電力変換装置の保護装置。
【請求項６】
複数のスイッチング素子としてＭＯＳゲート半導体の直列回路により上下のアームをそれぞれ形成し、上下アームのそれぞれの中間部からダイオードを介して接地し、前記上下アームの接続点から負荷を介して接地し、上下アームの両端に直流電源を接続した電力変換装置の保護方法であって、
前記ＭＯＳゲート半導体のゲートにゲート電流を与える信号発生回路と、第１のスイッチング素子と直列に接続された同一アーム内の他の第２のスイッチング素子が破損した時に、前記第１のスイッチング素子に閾値以上の電圧が加わった時に電流を流すクランプ素子を設け、
前記クランプ素子から流れてきた電流を前記ＭＯＳゲート半導体のゲートに供給しインピーダンスを下げることで、前記ＭＯＳゲート半導体の過電圧を抑制するとともに、前記クランプ素子の電流が前記信号発生回路側に分流した分流電流と、前記信号発生回路からのゲート信号の合成電流が一定時間以上流れたことを検出することで、第２のスイッチング素子の破損を検出することを特徴とする電力変換装置の保護方法。
【請求項７】
請求項６に記載の電力変換装置の保護方法であって、
第２のスイッチング素子が破損した時には、第２のスイッチング素子に印加される過電圧により前記クランプ素子から流れてくるゲート電流の時間をカウントすることで異常を検出し、通常スイッチング時には、前記クランプ素子から流れてくるゲート電流の時間が短くなり異常を誤検出しないように前記クランプ素子の段数を決めていることを特徴とする電力変換装置の保護方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数個の電力スイッチング素子で構成される電力変換装置の保護装置及び保護方法に係り、特に素子破壊検出とその後の復旧に適した構成の電力変換装置の保護装置及び保護方法に関する。
【背景技術】
【０００２】
電力変換装置は複数のスイッチング素子を動作させることで、直流電力を任意の振幅、周波数の交流電圧指令と等価な電圧に変換する交流電力生成機能を有する。
【０００３】
係る電力変換装置の電力スイッチング素子構成にはいくつかのものがあるが、このうち例えば４種類のスイッチング素子を有する回路構成を採用する３レベル方式の電力変換装置では、交流電圧指令に対してスイッチングパターンの指令信号をゲートドライバに与えることで、スイッチング素子がＯＮ、ＯＦＦの動作を行い交流出力端で交流電圧指令と等価な電圧が出力される。
【０００４】
また、各スイッチング素子を２直列以上に多段化することで印加できる電圧をアップし、電力容量アップを図った電力変換装置では、同じスイッチング指令を多段直列のスイッチング素子に与えてＯＮ、ＯＦＦさせ、交流電圧指令と等価な電圧を出力している。
【０００５】
これらの電力変換装置におけるスイッチング素子構成とその制御手法について、例えば特許文献１、特許文献２に詳しく説明されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１６５３４８号公報
【特許文献２】特開２００８−８６０９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
これらの複数のスイッチング素子で構成された電力変換装置は、スイッチング素子の１つが破損または誤動作等でＯＮ、ＯＦＦの指令と異なる動作をした場合、直流短絡が誘発され、主回路が破損する等の２次被害が発生してしまう。また、高圧化により短絡エネルギーが増大し、不具合時の被害が大きいという問題がある。
【０００８】
これに対して、従来はヒューズによる短絡検出及び被害拡大防止や、また特許文献１のように電圧制御型素子への指令パルス信号と、前記電圧制御素子のオン・オフ状態を示すゲートフィードバック信号との不一致している時間をカウントし、一定時間以上不一致であることを観測することで電圧制御型素子の異常を検出するといった方法がある。
【０００９】
しかしヒューズによる保護方法では、ヒューズが無い場合よりも被害範囲を抑えることはできるが、ヒューズが切れるまでの時間がスイッチング素子の破損までの時間に対して長いため、電流短絡経路にあるスイッチング素子全てに何らかのダメージを与えてしまうという問題がある。
【００１０】
また、破損した素子の指令パルス信号とフィードバック信号を比較して検出する方法では、素子破損や、素子破損による直流短絡などの２次被害の影響が検出回路まで及び、破損した素子の故障を検出できない事態が発生した場合、直流短絡が発生してしまい２次被害を防止することができないという問題がある。
【００１１】
以上のことから本発明の目的は、より確実に素子破損を検出し、２次被害の拡大防止を図り、復旧時間及び復旧費用を抑えることが可能な電力変換装置及び保護方法を提供することにある。
【課題を解決するための手段】
【００１２】
以上の目的を達成するために本発明においては、複数のスイッチング素子の直列回路により上下のアームをそれぞれ形成し、上下アームのそれぞれの中間部からダイオードを介して接地し、上下アームの接続点から負荷を介して接地し、上下アームの両端に直流電源を接続した電力変換装置の保護装置であって、アームを形成する複数のスイッチング素子のそれぞれについて、コレクタとゲート間に接続されたクランプ素子を含む過電圧抑制回路と、ゲートにゲート信号を与える信号発生回路と、信号発生回路と並列に配置された過電圧検出回路を設けており、過電圧検出回路は、スイッチング素子の過電圧の際に過電圧抑制回路に得られるクランプ電流から過電圧の継続時間を監視してスイッチング素子の破損を検出する。
【発明の効果】
【００１３】
以上で述べたように、本発明によれば、スイッチング素子が破損した時の２次被害を少なくすることができ、復旧時間や復旧費用を抑えることが可能な電力変換装置を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】故障の進展を阻止するための本発明の実施例１を示す図。
【図２】従来回路における進展故障の時の各部電流、電圧波形を示す図。
【図３】実施例１における進展故障の時の各部電流、電圧波形を示す図。
【図４】電力変換器の３相の内、１相の本体構成と制御装置構成を示した図。
【図５】図４の電力変換装置の各部信号波形例を示した図。
【図６】図４のＱＮＣ２が破損した場合の破損モードの進展状況を示す図。
【図７】電力変換器の３相の内、１相の本体と制御装置の他の構成例を示した図。
【図８】図７のＱＮＣが破損した場合の破損モードの進展状況を示す図。
【図９】故障の進展を阻止するための本発明の実施例２を示す図。
【図１０】従来回路における進展故障の時の各部電流、電圧波形を示す図。
【図１１】実施例２における進展故障の時の各部電流、電圧波形を示す図。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について図面を用いて説明する。なお以下の図や実施例の説明では、スイッチング素子としてＩＧＢＴとツェナーダイオードを例にとって説明するが、スイッチング素子のＩＧＢＴをＩＧＢＴ以外のＭＯＳゲート半導体に置き換え、ツェナーダイオードをある閾値以上の電圧が加わった時に電流を流すようなクランプ素子に置き換えても同様の効果を得ることができる。
【実施例１】
【００１６】
はじめに本発明が適用可能な電力変換装置の基本構成と動作について説明する。図４は、電力変換装置の３相（Ｕ相、Ｖ相、Ｗ相）の内、１相（Ｕ相）の本体構成（１００ａ）と制御装置（２００）構成を抜き出して示している。これら本体と制御装置は、Ｕ相、Ｖ相、Ｗ相とも同一の構成であるため、以下Ｕ相についてのみ説明する。
【００１７】
図４において、本体である電力変換器（１００ａ）は、直列接続された複数のスイッチング素子で構成されている。本発明の実施例ではスイッチング素子はＩＧＢＴで構成されており、ＩＧＢＴ（ＱＰ１、ＱＰ２、ＱＰＣ１、ＱＰＣ２、ＱＮＣ１、ＱＮＣ２、ＱＮ１、ＱＮ２）による直列回路を形成している。ＩＧＢＴの直列回路は、上側４素子ＱＰ１、ＱＰ２、ＱＰＣ１、ＱＰＣ２により上側アームを形成し、下側４素子ＱＮＣ１、ＱＮＣ２、ＱＮ１、ＱＮ２により下側アームを形成しており、上下アームの中間点Ｐ１２と接地との間に負荷３を接続している。また上側４素子ＱＰ１、ＱＰ２、ＱＰＣ１、ＱＰＣ２の中間点Ｐ１３と、下側４素子ＱＮＣ１、ＱＮＣ２、ＱＮ１、ＱＮ２の中間点Ｐ１４の間に、クランプダイオードＤＣＰ１、ＤＣＰ２、ＤＣＮ１、ＤＣＮ２によるダイオード直列回路を備えている。
【００１８】
ＩＧＢＴによる直列回路の両端には、直流電圧源１ｐａ、１ｎａから電圧Ｅをそれぞれ取り込んでいる。そのうえで、ダイオード直列回路の中間点Ｐ１５と直流電圧源の中間点Ｐ１６が共通に接地されている。
【００１９】
本体の電力変換器側は以上のように構成されており、他方制御側のパルス幅変調回路２００は、以下のように構成されている。まず制御回路であるパルス幅変調回路２００の最終段には、４組のゲートアンプ（ＧＡ１ｕ、ＧＡ２ｕ、ＧＡ３ｕ、ＧＡ４ｕ）を備えている。このうち、ゲートアンプＧＡ１ｕからのスイッチングパルスＧ１ｕは、ＩＧＢＴ直列回路の上側素子ＱＰ１、ＱＰ２のゲートドライバ１１０に与えられ、ゲートアンプＧＡ２ｕからのスイッチングパルスＧ２ｕは、ＩＧＢＴ直列回路の下側素子ＱＮＣ１、ＱＮＣ２のゲートドライバ１１０に与えられ、ゲートアンプＧＡ３ｕからのスイッチングパルスＧ３ｕは、ＩＧＢＴ直列回路の上側素子ＱＰＣ１、ＱＰＣ２のゲートドライバ１１０に与えられ、ゲートアンプＧＡ４ｕからのスイッチングパルスＧ４ｕは、ＩＧＢＴ直列回路の下側素子ＱＮ１、ＱＮ２のゲートドライバ１１０に与えられている。この点弧方式によれば、ＩＧＢＴ直列回路の上側素子ＱＰ１とＱＰ２、下側素子ＱＮＣ１とＱＮＣ２、上側素子ＱＰＣ１とＱＰＣ２、下側素子ＱＮ１とＱＮ２は、同じスイッチングパルスにより駆動される一体の素子として構成され、使用されている。
【００２０】
また、ゲートアンプＧＡ１ｕとＧＡ２ｕ、及びＧＡ３ｕとＧＡ４ｕは、それぞれ比較回路Ｃｍｐ１及びＣｍｐ２からのスイッチングパルスを受けているが、ＧＡ１ｕとＧＡ２ｕ、及びＧＡ３ｕとＧＡ４ｕの一方は反転回路Ｎｏｔ１及びＮｏｐｔ２による反転スイッチングパルス信号を受けている。この結果、上側素子ＱＰ１とＱＰ２にスイッチングパルスを与えるとき、下側素子ＱＮＣ１とＱＮＣ２にはその反転スイッチングパルスを与えることになり、また下側素子ＱＮ１とＱＮ２にスイッチングパルスを与えるとき、上側素子ＱＰＣ１とＱＰＣ２にはその反転スイッチングパルスを与えることになる。
【００２１】
図５は、図４の電力変換装置の各部信号波形例を示した図である。この図によれば、スイッチングパルス信号Ｇ１ｕ、Ｇ２ｕ、Ｇ３ｕ、Ｇ４ｕの間の反転信号関係が明確に示されている。スイッチングパルス信号Ｇ１ｕ、Ｇ２ｕ、Ｇ３ｕ、Ｇ４ｕは、ＯＮとＯＦＦの２値で表示している。
【００２２】
また図４の制御装置構成において、比較回路Ｃｍｐ１及びＣｍｐ２は、三角波Ｃｒ３１とＵ相の交流電圧指令Ｖｕ＊ｐ、Ｖｕ＊Ｎの大小比較によりスイッチングパルス信号Ｇ１ｕ、Ｇ２ｕ、Ｇ３ｕ、Ｇ４ｕのＯＮとＯＦＦを定めている。なお図４において、Ｇ３１は三角波Ｃｒ３１の搬送波発生器、Ｂ１はバイアス回路、２ｆは加算器、Ｍ１は所望の直流電圧Ｅｒを与える乗算回路であり、図５に例示しているように三角波Ｃｒ３１は電位０と電位＋Ｅｒ／２の間で変化する三角波形である。交流電圧指令Ｖｕ＊ｐは電位０を中心値とする正弦状波形であり、交流電圧指令Ｖｕ＊ｐに電位＋Ｅｒ／２を加算された交流電圧指令Ｖｕ＊Ｎは電位＋Ｅｒ／２を中心値とする正弦状波形とされている。
【００２３】
図５の電力変換装置の各部信号波形例によれば、パルス幅変調回路２００には、出力したい交流電圧波形（Ｖｕ＊、Ｖｖ＊、Ｖｗ＊）が与えられ、三角波Ｃｒ３１とＵ相の交流電圧指令Ｖｕ＊ｐ、Ｖｕ＊Ｎの大小比較によりスイッチングパルス信号Ｇ１ｕ、Ｇ２ｕ、Ｇ３ｕ、Ｇ４ｕのＯＮとＯＦＦが決定され、最終的にインバータの出力端の電圧Ｖｕが定まる。
【００２４】
インバータ出力端電圧Ｖｕの出力パターンには、図５の下段に示したように、スイッチングパルスＧ１ｕ、Ｇ３ｕがＯＮで出力電圧が＋Ｅの時のパターンＡ、スイッチングパルスＧ２ｕ、Ｇ３ｕがＯＮで出力電圧が０の時のパターンＢ、スイッチングパルスＧ２ｕ、Ｇ４ｕがＯＮで出力電圧が−Ｅの時のパターンＣの全３パターンがある。なお電位が＋Ｅあるいは−Ｅとなっている時間が制御されていることで、フィルタリング後の交流波形は正弦波波形が得られる。
【００２５】
図６は、図４で示す回路のＩＧＢＴの１つであるＱＮＣ２が破損した場合の破損モードの進展状況を示す図である。ここではスイッチングパターン例が図３のＡであったとする。なおこの事象は、スイッチングパターンが図３のＢ，Ｃである時も同様に生じ得るので、以下の説明はパターンＡに特化して行うものとする。
【００２６】
スイッチングパターン例Ａでは、スイッチングパルスＧ１ｕ、Ｇ３ｕがＯＮで出力電圧が＋Ｅの時であり、上側素子ＱＰ１、ＱＰ２、ＱＰＣ１、ＱＰＣ２がＯＮ状態にあり、この時電流は図６上段のルートＡＡ１のように流れている。接地から端子Ｐ１６、直流電圧源１ｐａ、上側素子ＱＰ１、ＱＰ２、ＱＰＣ１、ＱＰＣ２、端子Ｐ１２、負荷３を経由して接地に至るルートで電流が流れている。
【００２７】
この通流状態で図６上段のように下側素子ＱＮＣ２が導通破損したものとする。つまり一体として点弧運用される２つの素子ＱＮＣ１、素子ＱＮＣ２のうち、素子ＱＮＣ２が導通破損したものとする。この場合には、直列接続された１つの素子であるＱＮＣ１に対して、ＱＮＣ１とＱＮＣ２の２素子分の電圧が印加されることになり、ＱＮＣ１の印加電圧が上昇し、ＱＮＣ１はやがて過電圧破損に至ることがある。ＱＮＣ１、ＱＮＣ２がともに破損すると、電流は図６下段のルートＡＡ２のように流れることになる。端子Ｐ１６から直流電圧源１ｐａ、上側素子ＱＰ１、ＱＰ２、ＱＰＣ１、ＱＰＣ２、端子Ｐ１２、下側素子ＱＮＣ１、ＱＮＣ２、クランプダイオードＤＣＮ１、ＤＣＮ２を経由して端子Ｐ１６に至るルートで電流が流れる。この状態の直流短絡により、ルート上のＱＰ１、ＱＰ２、ＱＰＣ１、ＱＰＣ２、ＱＮＣ１、ＱＮＣ２、ＤＣＮ２、ＤＣＮ１の破損に進展する恐れがある。
【００２８】
係る故障の進展を阻止するために本発明の一実施例においては、図１に示すように過電圧抑制回路１１２と過電圧検出回路１１１と信号発生回路１１０を、個々のスイッチング素子のゲートドライバ１１０に実装している。図１では一体に運用される２つの直列素子ＱＮＣ１、ＱＮＣ２の例を示しているが、同様の過電圧抑制回路１１２と過電圧検出回路１１１と信号発生回路１１０は、他の素子にも装備されている。
【００２９】
図１の回路構成によれば、一体に運用される２つの直列素子ＱＮＣ１、ＱＮＣ２に共通にスイッチングパルス信号Ｇ３ｕが与えられており、それぞれの信号発生回路１１０はＧ３Ｕの受信に対応してゲート電流Ｉｇ１、Ｉｇ２をＩＧＢＴ素子ＱＮＣ１、ＱＮＣ２のゲートｇに与える。
【００３０】
他方、ＩＧＢＴ素子ＱＮＣ１、ＱＮＣ２は、負のゲート電流Ｉｇ１、Ｉｇ２の印加によりターンオフに移行し、そのコレクタｃに流れるコレクタ電流Ｉｃが減少し、コレクタ電圧が上昇する。ツェナーダイオード１１２ａと抵抗１１２ｂの直列回路で構成された過電圧抑制回路１１２のツェナーダイオード１１２は、コレクタ電圧が所定電圧以上になった時にこれを制限し、クランプ電流Ｉｇｃ１、Ｉｇｃ２が流れる。これにより、クランプ電流Ｉｇｃ１、Ｉｇｃ２は、ゲート電流Ｉｇ１’、Ｉｇ２’とゲート電流Ｉｇ１、Ｉｇ２に分流して流れることになる。過電圧検出回路１１１では、ゲート電流Ｉｇ１、Ｉｇ２による電位を監視して、ＩＧＢＴ素子ＱＮＣ１、ＱＮＣ２の過電圧から異常検知する。なおここで、クランプ電流Ｉｇｃ１、Ｉｇｃ２、ゲート電流Ｉｇ１、Ｉｇ２、ゲート電流Ｉｇ１’、Ｉｇ２’は、それぞれ図１の矢印の方向を正としている。
【００３１】
なお、スイッチング素子ＩＧＢＴのコレクタｃ‐エミッタｅ間に過電圧が印加されるような条件では、コレクタｃ‐エミッタｅ間電圧は、ゲートｇ‐エミッタｅ間電圧に比べ十分高く、コレクタｃ‐エミッタｅ間電圧とコレクタｃ‐ゲートｇ間電圧はほぼ等しいとみなせるので、ここでは両者ともコレクタ電圧と呼んでいる。
【００３２】
また図１の過電圧抑制回路１１２のツェナーダイオード１１２は、広義にはクランプ素子とすればよく、要するにある閾値以上の電圧印加時に電流を流すような機能を備えたものであればよい。ツェナーダイオード１１２は、クランプ素子の一例が示されている。
【００３３】
図２は、過電圧抑制回路１１２を備えない従来回路の場合における上記進展故障の時の各部電流、電圧波形を示している。図２において、上から順に（ａ）はコレクタ電流Ｉｃ、（ｂ）はコレクタ電圧Ｖｃｅ１、（ｃ）はコレクタ電圧Ｖｃｅ２、（ｄ）はクランプ電流Ｉｇｃ１、（ｅ）はゲート電流Ｉｇ１、（ｆ）はゲート電流Ｉｇ１’、（ｇ）はクランプ電流Ｉｇｃ２、（ｈ）はゲート電流Ｉｇ２、（ｉ）ゲート電流Ｉｇ２’、（ｊ）は故障検出信号である。
【００３４】
また図２の横軸の時間軸において、時刻ｔ１は素子ＱＮＣ２が導通破損した時刻、時刻ｔ２は進展故障により素子ＱＮＣ１が導通破損した時刻を示している。従って図２の無故障の正常運転状態では、時刻ｔ１以前の各部波形が繰り返し生じている。つまり（ａ）のコレクタ電流Ｉｃが直列素子ＱＮＣ１、ＱＮＣ２に流れている状態でスイッチングパルスＧ１ｕ３による負のゲート電流（ｆ）（ｉ）が流れることで、ＩＧＢＴ素子ＱＮＣ１、ＱＮＣ２はターンオフに移行し、コレクタ電流Ｉｃは低減する。なおこの状態では、Ｉｇ１（ｅ）＝Ｉｇ１’（ｆ）、Ｉｇｃ２’（ｈ）＝Ｉｇ２’（ｉ）である。またターンオフの移行に伴い、直列素子ＱＮＣ１、ＱＮＣ２の各コレクタ電圧（ｂ）（ｃ）が立ち上がり、負のゲート電流（ｆ）（ｉ）の消滅で直列素子ＱＮＣ１、ＱＮＣ２の各コレクタ電圧（ｂ）（ｃ）が低減するという繰り返し波形を生じている。
【００３５】
これに対し、時刻ｔ１における素子ＱＮＣ２の導通破損により、素子ＱＮＣ１のコレクタ電圧Ｖｃｅ１（ｂ）は、時刻ｔ１以降素子ＱＮＣ２の負担分も併せて印加されることになる。この高電圧印加状態の継続により、さらに進展して素子ＱＮＣ１が導通破損した時刻がｔ２であり、（ａ）のコレクタ電流Ｉｃとして大電流の通流継続状態となる。なお時刻ｔ２後の素子ＱＮＣ１では、コレクタ電圧Ｖｃｅ１（ｂ）は、急速に低減する。この従来例では過電圧検出回路を備えていないので、（ｊ）の故障検知は行われない。
【００３６】
この事例に示すように、素子ＱＮＣ１に流れるコレクタ電流Ｉｃが通流状態から遮断されて０になる時、ＩＧＢＴにかかるコレクタ電圧Ｖｃｅ１、Ｖｃｅ２は主回路の配線インダクタンスによって図２（ｂ）（ｃ）のように跳ね上がる。また素子ＱＮＣ２が時刻ｔ１で導通破損すると、図１（ｃ）のように素子ＱＮＣ２で負担する電圧が０になり、破損した素子ＱＮＣ２の印加分の電圧が素子ＱＮＣ１に印加され、素子ＱＮＣ１のコレクタ電圧Ｖｃｅ１が図２（ｂ）のように上昇する。その結果、時刻ｔ２にて素子ＱＮが過電圧破損に至り、図２（ｂ）のように電源１ｐａからＱＰ１‐ＱＰ２‐ＱＰＣ１‐ＱＰＣ２‐ＱＮＣ１‐ＱＮＣ２‐ＤＣＮ２‐ＤＣＮ１の経路で直流短絡が発生し、２次被害が拡大してしまう。
【００３７】
本発明を適用した回路の動作を図３に示す。この波形の場合の縦軸、横軸項目は図２と同じであるので項目（ａ）から（ｊ）の詳細な説明は省略する。
【００３８】
過電圧抑制回路１１２を備えた本発明の場合には、コレクタ電圧Ｖｃｅ１、Ｖｃｅ２がツェナーダイオード１１２で定まる高電圧に達すると、クランプ電流Ｉｇｃ１、Ｉｇｃ２を発生し、コレクタ電圧Ｖｃｅ１、Ｖｃｅ２をツェナーダイオード１１２で定まる高電圧に維持、制限する。この結果生じたクランプ電流Ｉｇｃ１、Ｉｇｃ２は、ゲート電流Ｉｇ１、Ｉｇ２とゲート電流Ｉｇ１’、Ｉｇ２’に分流する。
【００３９】
図３には、クランプ電流Ｉｇｃ１、Ｉｇｃ２の分流に伴うゲート電流Ｉｇ１、Ｉｇ２とゲート電流Ｉｇ１’、Ｉｇ２’が示されている。図３（Ｅ）（Ｆ）（Ｈ）（Ｉ）において、時刻ｔ１０からｔ１１の期間は従来と同じであるが、クランプ電流が分流した時刻ｔ１１から時刻ｔ１２の期間は、クランプ電流が加算されたゲート電流波形となっている。これによれば、ゲート電流Ｉｇ１、Ｉｇ２は負側に増大し、ゲート電流Ｉｇ１’、Ｉｇ２’は０電位側に移行している。
【００４０】
図１の回路が無故障の正常運転状態では、このようにして図３の時刻ｔ１以前の各部波形が繰り返し生じている。つまり（ａ）のコレクタ電流Ｉｃが直列素子ＱＮＣ１、ＱＮＣ２に流れている状態でスイッチングパルスＧ１ｕ３による負のゲート電流（ｆ）（ｉ）が流れることでコレクタ電流Ｉｃは低減する。また直列素子ＱＮＣ１、ＱＮＣ２の各コレクタ電圧（ｂ）（ｃ）が立ち上がるがその値はクランプ電圧により制限され、この時のクランプ電流の分流により、ゲート電流Ｉｇ１、Ｉｇ２と、ゲート電流Ｉｇ１’、Ｉｇ２’が定まっている。その後ゲート電流の消滅後に直列素子ＱＮＣ１、ＱＮＣ２の各コレクタ電圧（ｂ）（ｃ）が低減するという繰り返し波形を生じている。
【００４１】
これに対し、正常運転状態からさらにＱＮＣ２導通破損に至った場合の一連の図１回路の動作は以下のようになる。図３においてまず正常時には、素子ＱＮＣ１、ＱＮＣ２は通常スイッチング動作を行っており、素子ＱＮＣ１、ＱＮＣ２に流れるコレクタ電流Ｉｃは通流状態から遮断されたときに０になる（図３（ａ））。この現象は通常スイッチング動作における現象である。この時、素子ＱＮＣ１、ＱＮＣ２にかかるコレクタ電圧Ｖｃｅ１、Ｖｃｅ２は主回路の配線インダクタンスによって図３（ｂ）、（ｃ）のように跳ね上がる。この場合ゲートドライバ１１０の過電圧抑制回路１１２のツェナーダイオード１１２ａに印加されるコレクタ電圧Ｖｃｅ１、Ｖｃｅ２が設定したクランプ電圧値Ｖｍ以上になると、抵抗１１２ｂを経由してクランプ電流Ｉｇｃ１、Ｉｇｃ２が流れる。クランプ電流Ｉｇｃ１、Ｉｇｃ２は、分流して素子ＱＮＣ１、ＱＮＣ２のゲートｇには電流Ｉｇ１、Ｉｇ２’が流れ、また過電圧検出回路１１１には電流Ｉｇ１、Ｉｇ２が流れる。
【００４２】
このように図１の回路によれば、過電圧抑制回路１１２から素子ＱＮＣ１、ＱＮＣ２のゲートｇにゲート充電電流としてＩｇ１’、Ｉｇ２’を供給し、ゲート電圧を高くすることにより、素子ＱＮＣ１、ＱＮＣ２のインピーダンスを低下させ過電圧から保護するとともに、素子ＱＮＣ１とＱＮＣ２のコレクタ電圧をバランスさせている。
【００４３】
このとき過電圧検出回路１１１では、自身に流れ込むゲート電流Ｉｇ１、Ｉｇ２を観測し、クランプ検出閾値Ｉｎ以上の電流が、異常検出時間ｔｆ以上の期間流れていないかをチェックしている。時刻ｔ１以前の状態では、時刻ｔ１１から時刻ｔ１２の中でクランプ検出閾値Ｉｎ以上となる期間ｔｆ１を生じている。但し、この現象は正しいスイッチング動作の中で周期的に発生する事象であることから、基準値ｔｆ以下であることを確認して異常動作検出とはしない。
【００４４】
これに対し引き続き、素子ＱＮＣ２が時刻ｔ１で導通破損すると、図１（ｃ）のように素子ＱＮＣ２で負担する電圧が０になり、その分の電圧が素子ＱＮＣ１に印加され、素子ＱＮＣ１のコレクタ電圧Ｖｃｅ１が図１（ｄ）のように上昇する。この際、通常スイッチング時の電圧クランプと同じ様に、設定したクランプ電圧値Ｖｍ以上になると、抵抗１１２ｂを経由してクランプ電流Ｉｇｃ１が流れた後、分流して素子ＱＮＣ１のゲートｇに電流Ｉｇ１’が、過電圧検出回路１１１に電流Ｉｇ１が流れることになる。
【００４５】
これによりゲートｇにゲート充電電流としてＩｇ１を供給することで、素子ＱＮＣ１のインピーダンスを低下させ、素子ＱＮＣ１を過電圧から保護する。またそれと同時に、過電圧検出回路１１１にて、自身に流れ込むゲート電流Ｉｇ１を観測し、クランプ検出閾値Ｉｎ以上の電流が、異常検出時間ｔｆ以上の期間流れていないかをチェックしている。
【００４６】
この時のクランプ検出閾値Ｉｎ以上となる期間ｔｆ２は、基準値ｔｆ以上であることを検知して、故障と判断する。ちなみに、ｔｆ１は５μＳ程度であるに対し、ｔｆ２は１５μＳ以上であるので、両者の識別は容易である。これにより、ゲート電流が異常検出時間ｔｆ以上流れると、図１（ｊ）のように故障検出信号がＯＮとなり、近傍の素子が破損したと判断し、直流短絡が発生する前に電力変換装置の運転を停止させ、２次被害の拡大を抑えることができる。
【００４７】
なお、多段直列接続された同一スイッチング動作のＭＯＳゲート半導体素子間の電圧分担をバランスさせるために、ある閾値以上の電圧印加時に電流を流すようなクランプ素子の段数を、電圧の跳ね上がりを積極的に抑制する数に調整することで、通常スイッチング動作時にはＭＯＳゲート半導体の直列電圧のバランス化を図ることができる。
【００４８】
また図３において時刻ｔ１以降、ゲートｇには分流したクランプ電流による正側のゲート電流ig1(e)が流れる。これは半導体素子の導通方向の電流であるが、実際にはこの時の電流で動作しないような低い値となるようにスイッチング素子各部の定数などが定められている。
【００４９】
このように実施例１によれば、アームを形成する複数の直列スイッチング素子のそれぞれについて、コレクタ電圧を監視し、コレクタ電圧が所定値以上になる期間が所定期間以上であることをもって、スイッチング素子の異常と判定する。
【実施例２】
【００５０】
次に、本発明の実施例２について説明する。実施例２は、実施例１でスイッチングパルスＧごとに２直列構成だったＩＧＢＴ素子が１直列の場合の構成である。実施例２における電力変換器１００ｂの基本構成について、図７を用いて説明する。
【００５１】
図７において電力変換器の３相（Ｕ相、Ｖ相、Ｗ相）の内１相を抜き出したものが１００ｂであり、Ｕ相、Ｖ相、Ｗ相とも同一の構成であるため、以下Ｕ相についてのみ説明する。電力変換器１００ｂは、直列接続された複数のスイッチング素子で構成されている。本発明の実施例２ではスイッチング素子はＩＧＢＴで構成されており、ＩＧＢＴ（ＱＰ、ＱＰＣ、ＱＮＣ、ＱＮ）による直列回路を形成している。ＩＧＢＴの直列回路は、上側２素子ＱＰ、ＱＰＣにより上側アームを形成し、下側２素子ＱＮＣ、ＱＮにより下側アームを形成しており、上下アームの中間点Ｐ１２と、接地との間に負荷３を接続している。また上側２素子ＱＰ、ＱＰＣの中間点Ｐ１３と、下側２素子ＱＮＣ、ＱＮの中間点Ｐ１４の間に、クランプダイオードＤＣＰ、ＤＣＮによるダイオード直列回路を備えている。
【００５２】
ＩＧＢＴによる直列回路の両端には、直流電圧源１ｐｂ、１ｎｂから電圧Ｅをそれぞれ取り込んでいる。そのうえで、ダイオード直列回路の中間点Ｐ１５と直流電圧源の中間点Ｐ１６が共通に接地されている。
【００５３】
本体の電力変換器側は以上のように構成されており、他方制御側のパルス幅変調回路２００は、以下のように構成されている。まず制御回路であるパルス幅変調回路２００の最終段には、４組のゲートアンプ（ＧＡ１ｕ、ＧＡ２ｕ、ＧＡ３ｕ、ＧＡ４ｕ）を備えている。このうち、ゲートアンプＧＡ１ｕからのスイッチングパルスＧ１ｕは、ＩＧＢＴ直列回路の上側素子ＱＰのゲートドライバ１１０に与えられ、ゲートアンプＧＡ２ｕからのスイッチングパルスＧ２ｕは、ＩＧＢＴ直列回路の下側素子ＱＮＣのゲートドライバ１１０に与えられ、ゲートアンプＧＡ３ｕからのスイッチングパルスＧ３ｕは、ＩＧＢＴ直列回路の上側素子ＱＰＣのゲートドライバ１１０に与えられ、ゲートアンプＧＡ４ｕからのスイッチングパルスＧ４ｕは、ＩＧＢＴ直列回路の下側素子ＱＮのゲートドライバ１１０に与えられている。
【００５４】
また、ゲートアンプＧＡ１ｕとＧＡ２ｕ、及びＧＡ３ｕとＧＡ４ｕは、それぞれ比較回路Ｃｍｐ１及びＣｍｐ２からのスイッチングパルスを受けているが、ＧＡ１ｕとＧＡ２ｕ、及びＧＡ３ｕとＧＡ４ｕの一方は反転回路Ｎｏｔ１及びＮｏｐｔ２による反転スイッチングパルス信号を受けている。この結果、上側素子ＱＰにスイッチングパルスを与えるとき、下側素子ＱＮＣにはその反転スイッチングパルスを与えることになり、また下側素子ＱＮにスイッチングパルスを与えるとき、上側素子ＱＰＣにはその反転スイッチングパルスを与えることになる。
【００５５】
なお実施例２の場合におけるスイッチングパルス（Ｇ１ｕ、Ｇ２ｕ、Ｇ３ｕ、Ｇ４ｕ）と電力変換器の出力端の電圧の関係は図５となるが、実施例１と同じため説明は省略する。
【００５６】
図８は、図７に示す回路のＩＧＢＴの１つであるＱＮＣが破損した場合の破損モードを示している。破損モード例としてスイッチングパターンが図３のＡである時、電流は図８ａのルートＢＢ１のように流れている。この状態でスイッチング素子ＱＮＣが導通破損すると、図８ｂのルートＢＢ２のような直流短絡が発生し、ルート上のＱＰ、ＱＰＣ、ＱＮＣ、ＤＣＮが破損に至る恐れがある。なおこの事象は、スイッチングパターンが図３のＢ，Ｃである時も同様に生じ得るので、以下の説明はパターンＡに特化して行うものとする。
【００５７】
また、直列接続されたＱＮ１つに、ＱＰ、ＱＰＣ、ＱＮＣ、ＱＮの４素子分の電圧が印加されて電圧が上昇し、ＱＮはやがて過電圧破損に至る。ＱＮが破損すると、電流は直流短絡により図８ｃのＢＢ３のように流れ、短絡ルートの電圧が図８ｂの時の２倍の電圧となり、短絡エネルギーが増大し被害が大きくなる。
【００５８】
係る故障の進展を阻止するために本発明の実施例２においては、図８に示すように過電圧抑制回路１１２と過電圧検出回路１１１と信号発生回路１１０を、個々のスイッチング素子のゲートドライバ１１０に実装している。図８の回路構成は基本的に図１のそれと同じである。信号発生回路１１０が個別に設置されている点で実施例１と相違するのみで、他の構成及び動作は図１と同じである。
【００５９】
なお、ＩＧＢＴのコレクタ‐エミッタ間に過電圧が印加されるような条件では、コレクタ‐エミッタ間電圧は、ゲート‐エミッタ間電圧に比べ十分高く、コレクタ‐エミッタ間電圧とコレクタ‐ゲート間電圧はほぼ等しいとみなせるので、以後両者ともコレクタ電圧と呼ぶ。
【００６０】
図１０は、過電圧抑制回路１１２を備えない従来回路の場合における上記進展故障の時の各部電流、電圧波形を示している。図２において、上から順に（ａ）（ｂ）はコレクタ電流Ｉｃ、（ｃ）はコレクタ電圧Ｖｃｅ１、（ｄ）はコレクタ電圧Ｖｃｅ２、（ｅ）はクランプ電流Ｉｇｃ１、（ｆ）はゲート電流Ｉｇ１、（ｇ）はゲート電流Ｉｇ１’、（ｈ）はクランプ電流Ｉｇｃ２、（ｉ）はゲート電流Ｉｇ２、（ｊ）ゲート電流Ｉｇ２’、（ｋ）は故障検出信号である。
【００６１】
また図１０の横軸の時間軸において、時刻ｔ１は素子ＱＮＣが導通破損した時刻、時刻ｔ２は進展故障により素子ＱＮが導通破損した時刻を示している。従って図１０の無故障の正常運転状態では、時刻ｔ１以前の各部波形が繰り返し生じている。つまり（ａ）（ｂ）のコレクタ電流Ｉｃが直列素子ＱＮＣ、ＱＮに流れている状態でスイッチングパルスＧ１ｕ３による負のゲート電流（ｆ）（ｇ）が流れることで、ＩＧＢＴ素子ＱＮＣはターンオフに移行し、コレクタ電流Ｉｃは低減する。なおこの状態では、Ｉｇ１（ｆ）＝Ｉｇ１’（ｇ）、Ｉｇｃ２’（ｉ）＝Ｉｇ２’（ｊ）である。またターンオフの移行に伴い、直列素子ＱＮＣのレクタ電圧（ｃ）が立ち上がり、負のゲート電流（ｆ）（ｇ）の消滅で素子ＱＮＣのコレクタ電圧（ｃ）が低減するという繰り返し波形を生じている。
【００６２】
これに対し、時刻ｔ１における素子ＱＮＣの導通破損により、素子ＱＮのコレクタ電圧Ｖｃｅ２（ｄ）は、時刻ｔ１以降素子ＱＮＣの負担分も併せて印加されることになる。この高電圧印加状態の継続により、さらに進展して素子ＱＮが導通破損した時刻がｔ２であり、（ａ）のコレクタ電流Ｉｃとして大電流の通流継続状態となる。なお時刻ｔ２後の素子ＱＮＣでは、コレクタ電圧Ｖｃｅ２（ｄ）は、急速に低減する。この従来例では過電圧検出回路を備えていないので、（ｋ）の故障検知は行われない。
【００６３】
この事例に示すように、素子ＱＮＣに流れるコレクタ電流Ｉｃが通流状態から遮断されて０になる時、ＩＧＢＴにかかるコレクタ電圧Ｖｃｅ１は主回路の配線インダクタンスによって図２（ｃ）のように跳ね上がる。また素子ＱＮＣが時刻ｔ１で導通破損すると、図１（ｃ）のように素子ＱＮＣで負担する電圧が０になり、破損した素子ＱＮＣの印加分の電圧が素子ＱＮに印加され、素子ＱＮのコレクタ電圧Ｖｃｅ２が図２（ｄ）のように上昇する。その結果、時刻ｔ２にて素子ＱＮが過電圧破損に至り、図２（ｃ）のように電源１ｐａからＱＰ‐ＱＰＣ‐ＱＮＣ‐ＤＣＮの経路で直流短絡が発生し、２次被害が拡大してしまう。
【００６４】
次に本発明を適用した回路の動作を図１１に示す。図１１によれば、図３の説明からも明らかなように、素子ＱＮＣに流れる電流Ｉｃ１が通流状態から遮断されて０になる時（図１１（ａ）：通常スイッチング動作）、ＱＮＣにかかるコレクタ電圧Ｖｃｅ１は主回路の配線インダクタンスによって図１１（ｃ）のように跳ね上がるが、ゲートドライバ１１０の過電圧抑制回路１１２のツェナーダイオード１１２ａに印加されるコレクタ電圧Ｖｃｅ１が設定したクランプ電圧値Ｖｃ以上になると、抵抗１１２ｂを経由してクランプ電流Ｉｇｃ１が流れた後、分流してＱＮＣのゲートｇにゲート電流Ｉｇ１’（図１１ｇ）が流れ、過電圧検出回路１１１にゲート電流Ｉｇ１（図１１ｆ）が流れる。
【００６５】
このようにＱＮＣのゲートｇにゲート充電電流として電流Ｉｇ１’を供給することで、ゲート電圧を高くすることにより、インピーダンスを低下させ、ＱＮＣを過電圧から保護する。また、過電圧検出回路１１１にて、自身に流れ込むゲート電流Ｉｇ１を観測し、クランプ検出閾値Ｉｎ以上の電流が、異常検出時間ｔｆ以上の期間流れていないかをチェックしている。
【００６６】
ＱＮＣが時刻ｔ１で導通破損すると、図１１（ｃ）のようにＱＮＣで負担する電圧が０となり、図８で説明したように、他素子への印加分の電圧がＱＮに印加され、ＱＮのコレクタ電圧Ｖｃｅ２が図１１（ｄ）のように上昇する。この際、導通破損前の通常スイッチング時の電圧クランプと同じ様に、設定したクランプ電圧値Ｖｃ以上になると、抵抗１１２ｂを経由してクランプ電流Ｉｇｃ２が流れた後、分流してＱＮのゲートｇに電流Ｉｇ２’が、過電圧検出回路１１１に電流Ｉｇ２が流れ込む。
【００６７】
そしてゲートｇにゲート充電電流として電流Ｉｇ２’を供給することで、ＱＮのインピーダンスを低下させ、過電圧から保護する。またそれと同時に、過電圧検出回路１１１にて、自身に流れ込むゲート電流Ｉｇ２を観測し、クランプ検出閾値Ｉ以上の電流が、異常検出時間ｔｆ以上の期間流れていないかをチェックし、図１１（ｉ）のように前記ゲート電流が異常検出時間ｔｆ以上流れると、図２（ｋ）のように故障検出信号がＯＮとなり、近傍の素子が破損したと判断し、電力変換装置の運転を停止させ、２次被害の拡大を抑えることができる。
【００６８】
このように実施例２によれば、アームを形成する複数の直列スイッチング素子のそれぞれについて、コレクタ電圧を監視し、コレクタ電圧が所定値以上になる期間が所定期間以上であることをもって、スイッチング素子の異常と判定する。
【００６９】
以上述べたように本発明は、電力変換装置のスイッチング素子が破損した後、近傍の素子に電圧が偏り電圧が上昇した時に、その過電圧を過電圧抑制回路で抑制し、その過電圧が一定時間以上発生していることを過電圧検出回路で検出することで、近傍の素子が破損したと判断し、直流短絡が発生する前に装置の運転を停止させ、２次被害の拡大を抑える。
【００７０】
ここで過電圧抑制回路は、電圧が加わった時に電流を流すような、例えばツェナーダイオードのようなクランプ素子を直列に接続した回路から構成され、特許文献２のように、スイッチング素子のコレクタ−ゲート間に並列に接続され、コレクタ−ゲート間に過電圧が印加されると、ツェナーダイオードに電流が流れ、スイッチング素子のゲートに充電電流を供給することでスイッチング素子のインピーダンスを低下させ、スイッチング素子を過電圧から保護する回路である。
【００７１】
また過電圧検出回路は、過電圧発生時に、過電圧抑制回路からゲートドライバへ流れる電流を、特許文献１のように、ゲートドライバからスイッチング素子に流れる指令信号とは不一致している信号として認識することで過電圧が発生していると判断する回路である。
【００７２】
このように本発明では、特許文献２の方法を利用した過電圧抑制回路と、特許文献１の方法を利用した過電圧検出回路を組み合わせ、さらに過電圧抑制回路のクランプ素子の直列段数を調整することで、通常運転時は過電圧の抑制でき、また近傍の素子破損時には、前記過電圧抑制回路のクランプ素子からの電流が一定時間以上流れるように設定し、一定時間以上流れていることを過電圧検出回路で検出後は、近傍の素子が破損したと判断し、電力変換装置を停止させることで、破損した素子自体で故障を検出できなくとも、素子の破損を確実に素早く検出することで２次被害の拡大を抑えることができる。
【符号の説明】
【００７３】
１ｐａ、１ｎａ、１ｐｂ、１ｎｂ：直流電圧源
Ｐ１２：交流出力端
２ｆ：加算器
３：負荷
１００ａ：２直列仕様の電力変換器のＵ相
１００ｂ：１直列仕様の電力変換器のＵ相
１１０：ゲートドライバ
１１１：過電圧検出回路
１１２：過電圧抑制回路
１１２ａ：ツェナーダイオード
１１２ｂ：抵抗
２００：パルス幅変調回路
ＡＡ１、ＡＡ２、ＢＢ１、ＢＢ２、ＢＢ３：電流通流ルート
Ｂ１：バイアス回路
ｃ：ＩＧＢＴのコレクタ
Ｃｍｐ１、Ｃｍｐ２：比較器
Ｃｒ３１：搬送波
ｅ：ＩＧＢＴのエミッタ
ＤＣＰ１、ＤＣＰ２、ＤＣＮ１、ＤＣＮ２、ＤＣＰ、ＤＣＮ：クランプダイオード
Ｅ：直流電圧値
Ｅｒ：所望の直流電圧値
ｇ：ＩＧＢＴのゲート
Ｇ３１：搬送波発生器
Ｇ１ｕ〜Ｇ４ｕ：Ｕ相のスイッチングパルス
ＧＡ１ｕ〜ＧＡ４ｕ：Ｕ相のゲートアンプ
Ｉｃ：コレクタ電流
Ｉｇ１、Ｉｇ２：過電圧検出回路を流れるゲート電流
Ｉｇ１’、Ｉｇ２’：ＩＧＢＴのゲートに流れるゲート電流
Ｉｇｃ１、Ｉｇｃ２：過電圧抑制回路を流れる電流
Ｉｎ：クランプ検出閾値電流
Ｍ１：乗算回路
Ｎｏｔ１、Ｎｏｔ２：ＮＯＴ回路
ｔ１：クランプ時間
ｔ１：スイッチング素子破損時刻
ｔｆ：クランプ時異常検出時間閾値
Ｖｃｅ１、Ｖｃｅ２：コレクタ電圧
Ｖｃ：クランプ電圧
Ｖｕ：Ｕ相インバータ出力電圧
Ｖｕ＊：Ｕ相交流電圧指令
Ｖｖ＊：Ｖ相交流電圧指令
Ｖｗ＊：Ｗ相交流電圧指令
Ｖｕ＊Ｐ、Ｖｕ＊Ｎ：分岐されたＵ相交流電圧指令
Ｖｖ＊Ｐ、Ｖｖ＊Ｎ：分岐されたＶ相交流電圧指令
Ｖｗ＊Ｐ、Ｖｗ＊Ｎ：分岐されたＷ相交流電圧指令
ＱＰ１、ＱＰ２、ＱＰＣ１、ＱＰＣ２、ＱＮＣ１、ＱＮＣ２、ＱＮ１、ＱＮ２：ＩＧＢＴ素子
ＱＰ、ＱＰＣ、ＱＮＣ、ＱＮ：ＩＧＢＴ素子
【図１】
0006302386.tif 000002
【図２】
0006302386.tif 000003
【図３】
0006302386.tif 000004
【図４】
0006302386.tif 000005
【図５】
0006302386.tif 000006
【図６】
0006302386.tif 000007
【図７】
0006302386.tif 000008
【図８】
0006302386.tif 000009
【図９】
0006302386.tif 000010
【図１０】
0006302386.tif 000011
【図１１】
0006302386.tif 000012