(57)【特許請求の範囲】
【請求項１】
機能素子が形成された半導体基板と、
前記半導体基板の表面に形成され、前記機能素子と導通している金属膜と、
前記半導体基板の表面と対向している配線電極と、前記金属膜および前記配線電極の一部を導通させるコンタクトホールとを含む再配線層と、
を備え、
前記再配線層は、
前記コンタクトホールが接している領域以外の前記金属膜および前記半導体基板の表面を覆うように、前記半導体基板の表面に形成された保護膜層と、
前記保護膜層より誘電率が低く、前記保護膜層を覆うように、前記保護膜層および前記配線電極の間に形成された樹脂層と、
を含み、
前記保護膜層の断面形状は、前記配線電極と対向する範囲内で、前記コンタクトホールから前記半導体基板の表面に沿って離れるに従い厚くなる形状であり、
前記樹脂層の断面形状は、前記配線電極と対向する範囲内で、前記コンタクトホールから前記半導体基板の表面に沿って離れて前記保護膜層が厚くなるに従い薄くなる形状であり、
前記配線電極の平面形状は、前記コンタクトホールが接している領域から前記半導体基板の表面に沿って離れるに従い幅が徐々に細くなる先細り形状である、
半導体装置。
【請求項２】
ＥＳＤ保護回路が形成された半導体基板と、
前記半導体基板の表面に形成され、前記ＥＳＤ保護回路に接続された金属膜と、
前記半導体基板の表面と対向している配線電極と、前記金属膜および前記配線電極の一部を導通させるコンタクトホールとを含む再配線層と、
を備え、
前記再配線層は、
前記コンタクトホールが接している領域以外の前記金属膜および前記半導体基板の表面を覆うように、前記半導体基板の表面に形成された保護膜層と、
前記保護膜層より誘電率が低く、前記保護膜層を覆うように、前記保護膜層および前記配線電極の間に形成された樹脂層と、
を含み、
前記保護膜層の断面形状は、前記配線電極と対向する範囲内で、前記コンタクトホールから前記半導体基板の表面に沿って離れるに従い厚くなる形状であり、
前記樹脂層の断面形状は、前記配線電極と対向する範囲内で、前記コンタクトホールから前記半導体基板の表面に沿って離れて前記保護膜層が厚くなるに従い薄くなる形状であり、
前記配線電極の平面形状は、前記コンタクトホールが接している領域から前記半導体基板の表面に沿って離れるに従い幅が徐々に細くなる先細り形状である、
ＥＳＤ保護デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機能素子が形成された半導体基板上に再配線層を備える半導体装置およびＥＳＤ保護デバイスに関する。
【背景技術】
【０００２】
半導体装置の一つとしてＥＳＤ（Electro-Static-Discharge）保護デバイスがある。ＥＳＤ保護デバイスは半導体ＩＣ等を静電気等から保護する。移動体通信端末、デジタルカメラ、ノート型ＰＣをはじめとする各種電子機器には、ロジック回路やメモリー回路等を構成する半導体集積回路が備えられている。このような半導体集積回路は、半導体基板上に形成された微細配線パターンで構成された低電圧駆動回路であるため、一般に、サージのような静電気放電に対しては脆弱である。そこで、このような半導体集積回路をサージから保護するため、ＥＳＤ保護デバイスが用いられる。
【０００３】
ＥＳＤ保護デバイスを高周波回路中に設けた場合に、ＥＳＤ保護デバイスが備えるダイオードの寄生容量の影響を受けるという問題がある。すなわち、ＥＳＤデバイスが信号線路に挿入されることにより、ダイオードの寄生容量の影響でインピーダンスがずれてしまい、その結果、信号のロスが生じることがある。特に高周波回路に用いられるＥＳＤ保護デバイスには、接続される信号線路や保護対象である集積回路の高周波特性を低下させないため、寄生容量の小さいことが要求される。そこで、特許文献１には、ダイオードの寄生容量による影響を軽減して回路特性の劣化を抑制したＥＳＤ保護デバイスが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１２／０２３３９４号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、半導体基板のＥＳＤ保護回路が形成されている面には、保護膜としてSiO2からなる無機絶縁層が設けられていて、この無機絶縁層にはCuからなる面内配線が設けられている。このため、特許文献１では、ダイオードの寄生容量による影響を軽減できても、面内配線と半導体基板との間に生じる寄生容量を抑制できず、ＥＳＤ保護デバイス自体の容量の増加を防止できないといった問題がある。
【０００６】
そこで、本発明の目的は、半導体基板と再配線層との間に生じる寄生容量を効果的に抑制した半導体装置、および信号接続に対するインピーダンスのずれの影響を抑制したＥＳＤ保護デバイスを提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、
機能素子が形成された半導体基板と、
前記半導体基板の表面に形成され、前記機能素子と導通している金属膜と、
前記半導体基板の表面と対向している配線電極と、前記金属膜および前記配線電極の一部を導通させるコンタクトホールとを含む再配線層と、
を備え、
前記再配線層は、
前記コンタクトホールが接している領域以外の前記金属膜および前記半導体基板の表面を覆うように、前記半導体基板の表面に形成された保護膜層と、
前記保護膜層より誘電率が低く、前記保護膜層を覆うように、前記保護膜層および前記配線電極の間に形成された樹脂層と、
を含み、
前記保護膜層の断面形状は、前記配線電極と対向する範囲内で、前記コンタクトホールから前記半導体基板の表面に沿って離れるに従い厚くなる形状であり、
前記樹脂層の断面形状は、前記配線電極と対向する範囲内で、前記コンタクトホールから前記半導体基板の表面に沿って離れて前記保護膜層が厚くなるに従い薄くなる形状であり、
前記配線電極の平面形状は、前記コンタクトホールが接している領域から前記半導体基板の表面に沿って離れるに従い幅が徐々に細くなる先細り形状である、
ことを特徴とする。
【０００８】
本発明に係るＥＳＤ保護デバイスは、
ＥＳＤ保護回路が形成された半導体基板と、
前記半導体基板の表面に形成され、前記ＥＳＤ保護回路に接続された金属膜と、
前記半導体基板の表面と対向している配線電極と、前記金属膜および前記配線電極の一部を導通させるコンタクトホールとを含む再配線層と、
を備え、
前記再配線層は、
前記コンタクトホールが接している領域以外の前記金属膜および前記半導体基板の表面を覆うように、前記半導体基板の表面に形成された保護膜層と、
前記保護膜層より誘電率が低く、前記保護膜層を覆うように、前記保護膜層および前記配線電極の間に形成された樹脂層と、
を含み、
前記保護膜層の断面形状は、前記配線電極と対向する範囲内で、前記コンタクトホールから前記半導体基板の表面に沿って離れるに従い厚くなる形状であり、
前記樹脂層の断面形状は、前記配線電極と対向する範囲内で、前記コンタクトホールから前記半導体基板の表面に沿って離れて前記保護膜層が厚くなるに従い薄くなる形状であり、
前記配線電極の平面形状は、前記コンタクトホールが接している領域から前記半導体基板の表面に沿って離れるに従い幅が徐々に細くなる先細り形状である、
ことを特徴とする。
【０００９】
このように、樹脂層の誘電率は保護膜層よりも低く、保護膜層はコンタクトホールから平面に沿って離れるに従い厚くなるよう形成され、樹脂層はコンタクトホールから離れて保護膜層が厚くなるに従い薄くなるよう形成されているので、配線電極と半導体基板との間に発生する寄生容量が効果的に抑制できる。
【発明の効果】
【００１０】
本発明によれば、半導体基板と再配線層との間の寄生容量が小さい半導体装置、および信号接続に対するインピーダンスのずれの影響が小さいＥＳＤ保護デバイスが得られる。
【図面の簡単な説明】
【００１１】
【図１】実施形態１に係るＥＳＤ保護デバイスの正面断面図
【図２】ＥＳＤ保護デバイスの各層の平面図
【図３】Ｓｉ基板に形成されたＥＳＤ保護回路を示す図
【図４】Ｓｉ基板にＥＳＤ保護回路を形成する際における第１の構造例を示す図
【図５】図４に示す第１の構造例のＳｉ基板の模式図
【図６】図４に示す第１の構造例のＳｉ基板を有するＥＳＤ保護デバイスの各層の平面図
【図７】図６とは別の例のＥＳＤ保護デバイスの各層の平面図
【図８】Ｓｉ基板にＥＳＤ保護回路を形成する際における第２の構造例を示す図
【図９】図８に示す第２の構造例のＳｉ基板を有するＥＳＤ保護デバイスの各層の平面図
【図１０Ａ】実施形態１に係るＥＳＤ保護デバイスの接続例を示す図
【図１０Ｂ】実施形態１に係るＥＳＤ保護デバイスの接続例を示す図
【図１１】実施形態１に係るＥＳＤ保護デバイスの動作原理を説明するための図
【図１２】実施形態１に係るＥＳＤ保護デバイスの動作原理を説明するための図
【図１３】ＥＳＤ保護デバイスの製造工程を示す図
【図１４】実施形態２に係るＥＳＤ保護デバイスの正面断面図
【図１５】ＥＳＤ保護デバイスの各層の平面図
【図１６】中間配線電極の異なる形状の例を示す平面図
【図１７】実施形態２に係るＥＳＤ保護デバイスの変形例を示す図
【図１８】実施形態２に係るＥＳＤ保護デバイスの変形例を示す図
【図１９】実施形態２に係るＥＳＤ保護デバイスの変形例を示す図
【発明を実施するための形態】
【００１２】
以下では、本発明に係る半導体装置についてＥＳＤ保護デバイスを例に挙げて説明する。
【００１３】
（実施形態１）
図１は実施形態１に係るＥＳＤ保護デバイス１の正面断面図である。図２はＥＳＤ保護デバイス１の各層の平面図である。ＥＳＤ保護デバイス１は、ＣＳＰ（Chip Size Package）タイプのデバイスであり、ダイオードおよびツェナーダイオードを含むＥＳＤ保護回路１０Ａが構成されたＳｉ基板１０に、複数の樹脂層等を含む再配線層２０が形成されている。Ｓｉ基板１０は、本発明に係る半導体基板に相当するが、本発明に係る半導体基板はＳｉ基板には限定されず、ＧａＡｓ基板などであってもよい。
【００１４】
図３はＳｉ基板１０に形成されたＥＳＤ保護回路１０Ａを示す図である。Ｓｉ基板１０について、図１〜図３を参照して説明する。
【００１５】
Ｓｉ基板１０の表面には素子形成領域１１，１２，１３が設けられている。具体的には、ｐ＋型基板にｐエピタキシャル層が形成され、このｐエピタキシャル層内にｎウェル、ｐウェルが順に形成され、これらのウェルとｐ拡散層またはｎ拡散層によって、Ｓｉ基板１０にダイオードおよびツェナーダイオードが形成されている。本実施形態では、図３に示すように、三つのダイオードが順方向を揃えて並列接続された各ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４とツェナーダイオードＤｚとが形成されている。ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４およびツェナーダイオードＤｚは、本発明に係る機能素子に相当する。
【００１６】
ダイオードＤ１，Ｄ２は順方向が揃って直列接続され、ダイオードＤ３，Ｄ４は順方向が揃って直列接続されている。また、ダイオードＤ１，Ｄ２およびダイオードＤ３，Ｄ４それぞれは、順方向が揃ってツェナーダイオードＤｚに対し並列接続されている。
【００１７】
Ｓｉ基板１０にはＡｌパッド（以下、パッドという。）Ｐ１，Ｐ２形成されている。パッドＰ１はダイオードＤ１，Ｄ２の接続点から引き出した位置に形成され、パッドＰ２はダイオードＤ３，Ｄ４の接続点から引き出した位置に形成されている。パッドＰ１，Ｐ２は、ＥＳＤ保護回路１０Ａの入出力端であり、本発明に係る金属膜に相当する。
【００１８】
図１に戻り、Ｓｉ基板１０の表層に形成された再配線層２０は、パッドＰ１，Ｐ２の一部を覆うように、Ｓｉ基板１０の表面に形成されたＳｉＮ保護膜（保護膜層）２１を含んでいる。ＳｉＮ保護膜２１は、Ｓｉ基板１０の表面にスパッタリングされ、エッチングにより開口が形成されている。スパッタリングにより形成されるＳｉＮ保護膜２１の表面には、その成膜原理上、凹凸が現れる。なお、ＳｉＮ保護膜２１の比誘電率は７〜８と比較的高い。
【００１９】
また、再配線層２０は、Ｓｉ基板１０に形成された樹脂層２２を含んでいる。この樹脂層２２には、ＳｉＮ保護膜２１に形成された開口の位置に開口（コンタクトホール）２２Ａ，２２Ｂ（図２参照）が形成されている。パッドＰ１，Ｐ２は、開口２２Ａ，２２Ｂにより露出した状態となり、開口２２Ａ，２２Ｂに形成される電極と導通する。樹脂層２２は、ＳｉＮ保護膜２１よりも誘電率が低いエポキシ系（またはポリイミド系）の樹脂であり、その比誘電率は２〜６である。表面に凹凸があるＳｉＮ保護膜２１を覆うように樹脂層２２を形成することで、後述の電極が形成される樹脂層２２の表面を平滑化（レベリング）できる。
【００２０】
また、ＳｉＮ保護膜２１はスパッタリングにより形成されるため、開口を形成する場合、その開口周辺は、厚みが薄く、開口（コンタクトホール）から平面方向に沿って離れるに従い平滑な状態に近づく。すなわち、ＳｉＮ保護膜２１は、パッドＰ１，Ｐ２周辺（コンタクトホール周辺）では厚みが薄く、パッドＰ１，Ｐ２（コンタクトホール）から平面方向に沿って離れるに従い厚くなる。そして、ＳｉＮ保護膜２１を覆うように形成される樹脂層２２は、パッドＰ１，Ｐ２周辺（コンタクトホール周辺）では厚く、パッドＰ１，Ｐ２（コンタクトホール）から平面方向に沿って離れるに従い薄くなる。
【００２１】
再配線層２０はCu/Ti電極２３Ａ，２３ＢおよびAu/Ni電極２４Ａ，２４Ｂを含んでいる。Cu/Ti電極２３Ａ，２３ＢおよびAu/Ni電極２４Ａ，２４Ｂは、スパッタリングにより成膜され、樹脂層２２の表面および開口２２Ａ，２２Ｂに形成されている。Cu/Ti電極２３Ａ，２３ＢおよびAu/Ni電極２４Ａ，２４Ｂのうち、開口２２Ａ，２２Ｂに形成された部分がパッドＰ１，Ｐ２に導通している。以下では、Cu/Ti電極２３ＡおよびAu/Ni電極２４Ａ、ならびに、Cu/Ti電極２３ＢおよびAu/Ni電極２４Ｂそれぞれを端子電極２５Ａ，２５Ｂと表す。この端子電極２５Ａ，２５Ｂは、ＥＳＤ保護デバイス１の入出力電極である。
【００２２】
再配線層２０は、樹脂層２２にさらに形成された樹脂層２６を含んでいる。樹脂層２６は、例えば低誘電率のエポキシ樹脂の層である。樹脂層２６のうち、ＥＳＤ保護デバイス１の入出力端とする端子電極２５Ａ,２５Ｂの一部と対向する部分には、矩形状の開口２６Ａ，２６Ｂが形成されている。
【００２３】
このように構成されたＥＳＤ保護デバイス１において、Ｓｉ基板１０（またはＥＳＤ保護回路１０Ａ）と端子電極２５Ａ,２５Ｂとの間には寄生容量が発生する。しかしながら、Ｓｉ基板１０と端子電極２５Ａ,２５Ｂとの間には低誘電率の樹脂層２２が形成されているため、発生する寄生容量を抑制できる。また、表面に凹凸が現れるＳｉＮ保護膜２１を樹脂層２２でレベリングしているため、Ｓｉ基板１０と端子電極２５Ａ,２５Ｂとの距離のばらつきをなくすことができる。このため、発生する寄生容量のばらつきを抑制できる。その結果、ＥＳＤ保護デバイス１を設けた高周波回路のインピーダンスのずれを軽減でき、高周波回路の信号ロスを軽減できる。
【００２４】
なお、本実施形態では、Ｓｉ基板１０にツェナーダイオードＤｚなど形成して、ＥＳＤ保護回路１０Ａを構成した例を示したが、例えば、可変容量素子等をＳｉ基板１０に形成して、それを用いた回路を構成してもよい。
【００２５】
以下に、Ｓｉ基板１０にＥＳＤ保護回路を形成する際のＳｉ基板１０の構造の例について説明する。図２に示す構造は、Ｓｉ基板１０の表面にダイオードＤ１〜Ｄ４を形成し、ツェナーダイオードＤｚをＳｉ基板１０の厚み方向に形成している。
【００２６】
図４は、Ｓｉ基板１０にＥＳＤ保護回路を形成する際における第１の構造例を示す図である。図５は、図４に示す第１の構造例のＳｉ基板１０の模式図である。
【００２７】
この第１の構造例では、Ｓｉ基板１０はｐ＋型基板であって、このｐ＋型基板にＳＴＩ（Shallow Trench Isolation）法により素子分離膜１１０が形成されている。素子分離膜１１０で形成された領域それぞれには、ダイオードＤ１〜Ｄ４およびツェナーダイオードＤｚが形成されている。詳しくは、ｎエピタキシャル層が形成され、ｎ＋拡散層によって、Ｓｉ基板１０の厚み方向にダイオードＤ２，Ｄ４が形成されている。また、ｐウェルが形成され、ｎ＋拡散層によって、Ｓｉ基板１０の厚み方向にツェナーダイオードＤｚが形成されている。さらに、ｎエピタキシャル層内にｎウェルが形成され、ｐ＋拡散層およびｎ＋拡散層によって、Ｓｉ基板１０の表面にダイオードＤ１，Ｄ３が形成されている。
【００２８】
Ｓｉ基板１０の表面には、ＳｉＯ２膜１１１が形成され、ダイオードＤ１，Ｄ２が形成された領域を跨ぐようにパッドＰ１が形成され、ダイオードＤ３，Ｄ４が形成された領域を跨ぐようにパッドＰ２が形成されている。さらに、ダイオードＤ１，Ｄ３およびパッドＰ１，Ｐ２の形成領域以外のＳｉ基板１０の表面には、Ａｌ電極１０Ｂが形成されている。Ａｌ電極１０Ｂは、ダイオードＤ１，Ｄ３およびツェナーダイオードＤｚが形成された領域を跨ぐように形成されている。
【００２９】
このように形成されたＥＳＤ保護回路は、図３と同様である。なお、図３では、ダイオードＤ１〜Ｄ４はそれぞれ、順方向を揃えて並列接続された三つのダイオードであるが、図４では、ダイオードＤ１〜Ｄ４はそれぞれ一つのダイオードである。
【００３０】
図６は、図４に示す第１の構造例のＳｉ基板１０を有するＥＳＤ保護デバイスの各層の平面図である。Ｓｉ基板１０に形成された再配線層２０に含まれる樹脂層２２には、開口（コンタクトホール）２２Ａ，２２Ｂが形成されている。パッドＰ１，Ｐ２は、開口２２Ａ，２２Ｂにより露出した状態となり、開口２２Ａ，２２Ｂに形成される電極と導通する。
【００３１】
また、再配線層２０は、樹脂層２２の表面および開口２２Ａ，２２Ｂに形成された端子電極２５Ａ，２５Ｂを含んでいる。この端子電極２５Ａ，２５Ｂは、図１で説明したCu/Ti電極およびAu/Ni電極を含む。端子電極２５Ａ，２５Ｂは、ＥＳＤ保護デバイス１の厚み方向において、Ｓｉ基板１０に形成されたツェナーダイオードを覆うように形成されている。これにより、ツェナーダイオードからのノイズの輻射が防止される。再配線層２０の樹脂層２６のうち、ＥＳＤ保護デバイス１の入出力端とする端子電極２５Ａ,２５Ｂの一部と対向する部分には、矩形状の開口２６Ａ，２６Ｂが形成されている。
【００３２】
なお、端子電極２５Ａ，２５Ｂは、図７に示す形状であってもよい。図７は、図６とは別の例のＥＳＤ保護デバイスの各層の平面図である。この例では、端子電極２５Ａ，２５Ｂは、Ａｌ電極１０Ｂのほぼ全体（ツェナーダイオードの形成領域）を覆っている。この場合、図６の場合と比べて、ツェナーダイオードからのノイズの輻射がさらに防止される。
【００３３】
図８は、Ｓｉ基板１０にＥＳＤ保護回路を形成する際における第２の構造例を示す図である。この第２の構造例では、第１の構造例と同様に、Ｓｉ基板１０の厚み方向に、ダイオードＤ２，Ｄ４およびツェナーダイオードＤｚが形成されている。そして、Ｓｉ基板１０の表面には、ダイオードＤ１ａ，Ｄ１ｂ（ダイオードＤ１）およびダイオードＤ３ａ，Ｄ３ｂ（ダイオードＤ３）が形成されている。さらに、Ｓｉ基板１０の表面には、パッドＰ１，Ｐ２およびＡｌ電極１０Ｂが形成されている。
【００３４】
このように形成されたＥＳＤ保護回路は、図３と同様である。なお、図３では、ダイオードＤ１〜Ｄ４はそれぞれ、順方向を揃えて並列接続された三つのダイオードであるが、図８では、ダイオードＤ１，Ｄ３はそれぞれ二つのダイオードであり、ダイオードＤ２，Ｄ４は一つのダイオードである。
【００３５】
図９は、図８に示す第２の構造例のＳｉ基板１０を有するＥＳＤ保護デバイスの各層の平面図である。Ｓｉ基板１０に形成された再配線層２０に含まれる樹脂層２２には、開口（コンタクトホール）２２Ａ，２２Ｂが形成されている。パッドＰ１，Ｐ２は、開口２２Ａ，２２Ｂにより露出した状態となり、開口２２Ａ，２２Ｂに形成される電極と導通する。
【００３６】
また、再配線層２０は、樹脂層２２の表面および開口２２Ａ，２２Ｂに形成された端子電極２５Ａ，２５Ｂを含んでいる。この端子電極２５Ａ，２５Ｂは、図１で説明したCu/Ti電極およびAu/Ni電極を含む。端子電極２５Ａ，２５Ｂは、ＥＳＤ保護デバイス１の厚み方向において、Ｓｉ基板１０に形成されたツェナーダイオードを覆うように形成されている。これにより、ツェナーダイオードからのノイズの輻射が防止される。再配線層２０の樹脂層２６のうち、ＥＳＤ保護デバイス１の入出力端とする端子電極２５Ａ,２５Ｂの一部と対向する部分には、矩形状の開口２６Ａ，２６Ｂが形成されている。
【００３７】
これら第１の構造例および第２の構造例では、Ｓｉ基板１０の厚み方向にダイオードおよびツェナーダイオードを形成しているため、それらをＳｉ基板１０の表面に形成した場合と比べて、ＥＳＬ成分を軽減できる。
【００３８】
以下に、本実施形態に係るＥＳＤ保護デバイス１の接続例および動作原理を説明する。
【００３９】
図１０Ａおよび図１０Ｂは、本実施形態に係るＥＳＤ保護デバイス１の接続例を示す図である。ＥＳＤ保護デバイス１は電子機器に搭載される。電子機器の例として、ノートＰＣ、タブレット型端末装置、携帯電話機、デジタルカメラ、携帯型音楽プレーヤなどが挙げられる。
【００４０】
図１０Ａでは、Ｉ／Ｏポート１００と保護すべきＩＣ１０１とを接続する信号ラインと、ＧＮＤとの間にＥＳＤ保護デバイス１を接続した例を示す。Ｉ／Ｏポート１００は、例えばアンテナが接続されるポートである。本実施形態に係るＥＳＤ保護デバイス１は双方向型であって、第１入出力端および第２入出力端の何れが入力側であってもよい。例えば第１入出力端を入力側とした場合、信号ラインに第１入出力端が接続され、第２入出力端がＧＮＤに接続される。
【００４１】
図１０Ｂでは、コネクタ１０２とＩＣ１０１とを接続する信号ラインと、ＧＮＤラインとの間にＥＳＤ保護デバイス１を接続した例を示す。この例の信号ラインは、例えば、高速伝送線路（差動伝送線路）であって、複数の信号ラインそれぞれと、ＧＮＤラインとの間にＥＳＤ保護デバイス１が接続されている。
【００４２】
図１１および図１２は、本実施形態に係るＥＳＤ保護デバイスの動作原理を説明するための図である。
【００４３】
図１１は、第１入出力端（端子電極２５Ａ）に繋がるパッドＰ１から、第２入出力端（端子電極２５Ｂ）に繋がるパッドＰ２へ電流が流れる場合を説明するための図である。ツェナーダイオードＤｚのツェナー電圧を超えるサージ電圧が印加されると、図中破線で示すように、第１入力端から入ってきたサージ電流は、パッドＰ１からダイオードＤ１、ツェナーダイオードＤｚおよびダイオードＤ４の経路を流れ、パッドＰ２からグランドへ放電される。
【００４４】
図１２は、第２入出力端（端子電極２５Ｂ）に繋がるパッドＰ２から、第１入出力端（端子電極２５Ａ）に繋がるパッドＰ１へ電流が流れる場合を説明するための図である。この場合、図中破線で示すように、第２入力端から入ってきたサージ電流は、パッドＰ２からダイオードＤ３、ツェナーダイオードＤｚおよびダイオードＤ２の経路を流れ、パッドＰ１からグランドへ放電される。
【００４５】
なお、図６に示す第１の構造例または図８に示す第２の構造例を有するＥＳＤ保護デバイスでは、Ａｌ電極１０Ｂと端子電極２５Ａ，２５Ｂとの間に容量が発生する。この容量は、ツェナーダイオードにかかる高周波電圧を、Ａｌ電極１０Ｂから端子電極２５Ａ（または２５Ｂ）およびパッドＰ１（またはＰ２）を介してグランドへバイパスする。この高周波電圧のバイパスにより、ＥＳＤのピーク電圧を低くできる。
【００４６】
以下に、ＥＳＤ保護デバイスの製造工程について説明する。
【００４７】
図１３はＥＳＤ保護デバイス１の製造工程を示す図である。なお、図１３において、形成時にＳｉＮ保護膜２１の表面に現れる凹凸の図示は省略している。
【００４８】
ＥＳＤ保護デバイス１は次の工程で製造される。
【００４９】
（Ａ）まず、ＥＳＤ保護回路１０Ａが形成されたＳｉ基板１０に、ＥＳＤ保護回路１０Ａと導通するパッドＰ１，Ｐ２がフォトリソグラフィにより形成される。また、基板表面にＳｉＮ保護膜２１がスパッタリングされ、エッチングにより開口２１Ａ，２１Ｂが形成される。
【００５０】
なお、パッドＰ１，Ｐ２は、それらの面積を小さくすることで、対向する基板（ＥＳＤ保護回路１０Ａ）との間に形成される寄生容量を小さくできる。この寄生容量を小さくすることで、インピーダンスのずれを抑制でき、その結果、信号ラインにおける損失を低減できる。
【００５１】
（Ｂ）次に、Ｓｉ基板１０にエポキシ系ソルダージレストがスピンコーティングされて、樹脂層２２が形成され、開口２２Ａ，２２Ｂが形成される。この樹脂層２２を形成することにより、端子電極２５Ａ，２５Ｂを形成する表面をレベリングすることができる。
【００５２】
（Ｃ）樹脂層２２の表面にCu/Ti電極２３が約１．０μｍ／０．１μｍの厚みでスパッタリングにより成膜され、その後、Au/Ni電極２４Ａ，２４Ｂが約０．１μｍ／５．０μｍの厚みでスパッタリングにより成膜される。なお、このAu/Ni電極２４Ａ，２４Ｂは、マスキングにより一部にのみ形成される。
【００５３】
（Ｄ）続いて、Cu/Ti電極２３がウエットエッチングされて、Cu/Ti電極２３Ａ，２３Ｂが形成される。これにより、端子電極２５Ａ,２５Ｂが形成される。
【００５４】
（Ｅ）その後、樹脂層２２の表面にエポキシ系ソルダージレストがスピンコーティングにより樹脂層２６が形成され、開口２６Ａ，２６Ｂが形成される。
【００５５】
（実施形態２）
以下、実施形態２に係るＥＳＤ保護デバイスについて、実施形態１と相違する点についてのみ説明する。
【００５６】
図１４は実施形態２に係るＥＳＤ保護デバイス２の正面断面図である。図１５は、ＥＳＤ保護デバイス２の各層の平面図である。なお、図１５では、Ｓｉ基板１０に形成されたＥＳＤ保護回路１０Ａの具体的な構成は省略した図としている。
【００５７】
ＥＳＤ保護デバイス２はＳｉ基板１０に再配線層３０が形成されてなる。Ｓｉ基板１０、Ｓｉ基板１０に形成されたＥＳＤ保護回路１０ＡおよびパッドＰ１，Ｐ２は、実施形態１と同じである。
【００５８】
Ｓｉ基板１０にはＳｉＮ保護膜２１が形成される。再配線層３０は、ＳｉＮ保護膜２１の凹凸をレベリングする樹脂層２２を含んでいる。実施形態１と同様に、ＳｉＮ保護膜２１は、コンタクトホール（開口２２Ａ，２２Ｂ）周辺では厚みが薄く、コンタクトホールから平面方向に沿って離れるに従い厚くなる。そして、ＳｉＮ保護膜２１を覆うように形成される樹脂層２２は、コンタクトホール周辺では厚く、コンタクトホールから平面方向に沿って離れるに従い薄くなる。
【００５９】
ＳｉＮ保護膜２１および樹脂層２２に形成された開口および樹脂層２２の表面には、パッドＰ１，Ｐ２と導通する中間配線電極２７Ａ，２７Ｂが形成されている。この中間配線電極２７Ａ,２７Ｂは、Ti/Cu/Ti電極である。中間配線電極２７Ａ,２７Ｂは、図１５の平面視において、パッドＰ１，Ｐ２と重なる部分から平面方向に離れるに従い幅狭となる形状を有している。また、この中間配線電極２７Ａ，２７Ｂは、スパッタリングにより成膜形成されている。
【００６０】
再配線層３０は、樹脂層２２にさらに形成された樹脂層２８および端子電極２９Ａ，２９Ｂを含んでいる。この樹脂層２８にも、樹脂層２２と同様に、中間配線電極２７Ａ，２７Ｂにおける幅が狭くなっている側の端部（以下、狭幅部という。）と対向する部分に開口２８Ａ，２８Ｂが形成されている。端子電極２９Ａ，２９Ｂは、Cu/Ti電極およびAu/Ni電極をスパッタリングすることにより成膜され、樹脂層２８の表面および開口（ビアホール）２８Ａ，２８Ｂに形成される。端子電極２９Ａ,２９Ｂのうち、開口２８Ａ，２８Ｂに形成された部分は、中間配線電極２７Ａ,２７Ｂの狭幅部に導通している。この端子電極２９Ａ,２９Ｂは、ＥＳＤ保護デバイス２の入出力電極である。
【００６１】
さらに、再配線層３０は、樹脂層２８にさらに形成された樹脂層３１を含んでいる。樹脂層３１は低誘電率のエポキシ樹脂の層である。樹脂層３１のうち端子電極２９Ａ,２９Ｂの一部と対向する部分には、矩形状の開口３１Ａ，３１Ｂ，３１Ｃ，３１Ｄが形成されている。これらの樹脂層２８，３１は、樹脂層２２，２６と同一の材料・製法により形成される。
【００６２】
なお、開口３１Ａ，３１Ｂ，３１Ｃ，３１Ｄは、樹脂層２８のビアホールの位置を避けて形成されることが好ましい。端子電極２９Ａ,２９Ｂのビアホール部分は、製造工程において窪み（図１４では省略）が生じる場合がある。開口３１Ａ，３１Ｂ，３１Ｃ，３１Ｄからこの窪みが露出している場合、開口３１Ａ，３１Ｂ，３１Ｃ，３１Ｄで半田付けすると、この窪みに空気がたまり、接続信頼性の低下するおそれがある。このため、ビアホールの位置を避けて開口３１Ａ，３１Ｂ，３１Ｃ，３１Ｄを形成することで、接続信頼性の低下を防止できる。
【００６３】
このように形成されたＥＳＤ保護デバイス２において、実施形態１と同様に、Ｓｉ基板１０（またはＥＳＤ保護回路１０Ａ）と中間配線電極２７Ａ,２７Ｂとの間に発生する寄生容量を少なくでき、また、発生する寄生容量のばらつきを軽減できる。さらに、低誘電率の樹脂層２２が間に介在することでＳｉ基板１０と端子電極２９Ａ,２９Ｂとの間に発生する寄生容量をも抑制することができる。
【００６４】
また、本実施形態に係る中間配線電極２７Ａ,２７Ｂは、平面視において、パッドＰ１，Ｐ２と重なる部分から離れるに従い幅狭となる形状である。したがって、幅が一定である、例えば矩形状とした場合と比べて、Ｓｉ基板１０と中間配線電極２７Ａ,２７Ｂとの対向面積は小さくなり、寄生容量も小さくなる。このため、コンタクトホール（開口２２Ａ，２２Ｂ）から平面方向に沿って離れるに従い低誘電率の樹脂層２２は薄くなるが、Ｓｉ基板１０と中間配線電極２７Ａ,２７Ｂとの対向面積を小さくすることで、寄生容量が大きくなることを抑制できる。
【００６５】
なお、Ｓｉ基板１０との対向面積を小さくするための中間配線電極２７Ａ,２７Ｂの形状は、図１５の形状に限らない。図１６は、中間配線電極の異なる形状の例を示す平面図である。図１６に示す中間配線電極２７Ｃ，２７Ｄは、パッドＰ１，Ｐ２に導通させるコンタクトホール部分と、端子電極２９Ａ,２９Ｂと導通させるビアホール部分とが円形状であり、それらを繋ぐ電極が細線状とした形状である。これにより、Ｓｉ基板１０と中間配線電極２７Ｃ,２７Ｄとの対向面積は小さくなり、寄生容量も小さくなる。なお、これらの中間配線電極２７Ｃ，２７Ｄは、中間配線電極２７Ａ，２７Ｂ同様、スパッタリングにより、Ti/Cu/Ti電極として形成されている。
【００６６】
実施形態２に係るＥＳＤ保護デバイス２の動作原理および製造工程については、実施形態１と同様であるため、説明は省略する。
【００６７】
以下、実施形態２に係るＥＳＤ保護デバイス２の様々な変形例について順に説明する。図１７、図１８および図１９は、実施形態２に係るＥＳＤ保護デバイスの各変形例を示す図である。図１７、図１８および図１９は、Ｓｉ基板１０に形成されるＥＳＤ保護回路１０Ａの構成を模式的に示している。具体的な構成は、図２に示す構成と同一である。
【００６８】
図１７では、コンタクトホールとビアホールとの平面視した場合の位置関係が、図１４に示す場合と異なる例を示す。中間配線電極２７Ｅ,２７Ｆは、中間配線電極２７Ａ,２７Ｂと同形状であるが、ＥＳＤ保護デバイスの外側から内側に向かって幅狭となっている。すなわち、中間配線電極２７Ｅ,２７Ｆのコンタクトホールが、端子電極２９Ｃ,２９Ｄのビアホールの内側に形成されている。そして、樹脂層３１のうち端子電極２９Ｃ,２９Ｄの一部と対向する部分には、矩形状の開口３１Ｅ，３１Ｆが形成されている。
【００６９】
図１８は、Ｓｉ基板１０に形成されている再配線層４０の樹脂層数が、図１４に示す場合よりも増加した例を示す。この例では、再配線層４０は、樹脂層２８の開口２８Ａ，２８Ｂおよびその表面に形成された中間配線電極２７Ｇ,２７Ｈを含んでいる。この中間配線電極２７Ｇ,２７Ｈは、中間配線電極２７Ａ,２７Ｂと同形状であり、狭幅部が導通している。
【００７０】
また、再配線層４０は、樹脂層２８に形成された樹脂層３２を含んでいる。この樹脂層３２には開口３２Ａ，３２Ｂが形成されていて、その開口３２Ａ，３２Ｂおよび樹脂層３２の表面に端子電極２９Ｅ，２９Ｆが形成されている。端子電極２９Ｅ，２９Ｆは、中間配線電極２７Ｇ,２７Ｈと導通している。そして、樹脂層３２には、開口３４Ａ，３４Ｂが形成された樹脂層３４がさらに形成されている。開口３４Ａ，３４Ｂは、端子電極２９Ｅ，２９Ｆの一部と対向する位置に形成されている。
【００７１】
図１９は、中間配線電極が図１４に示す中間配線電極２７Ａ,２７Ｂと異なる形状とした例を示す。この例に示す再配線層５０は中間配線電極３５Ａ，３５Ｂを含んでいる。中間配線電極３５Ａ，３５Ｂは、樹脂層２２の開口２２Ａ，２２Ｂおよび樹脂層２２の表面に形成されている。中間配線電極３５Ａ，３５Ｂは、中央部にコンタクトホールを有し、パッドＰ１，Ｐ２と導通している。また、中間配線電極３５Ａ，３５Ｂは、両端部に狭幅部を有している。
【００７２】
樹脂層２２に形成される樹脂層２８には、四つの開口２８Ｃ，２８Ｄ，２８Ｅ，２８Ｆが形成されている。開口２８Ｃ，２８Ｅおよび樹脂層２８の表面には端子電極２９Ｇが形成され、開口２８Ｄ，２８Ｆおよび樹脂層２８の表面には端子電極２９Ｈが形成されている。端子電極２９Ｇ，２９Ｈのうち、開口２８Ｃ，２８Ｄ，２８Ｅ，２８Ｆに形成されている部分は中間配線電極３５Ａ，３５Ｂと導通している。
【００７３】
以上説明した図１７〜図１９のＥＳＤ保護デバイスも、実施形態１，２と同様、Ｓｉ基板１０にＳｉＮ保護膜２１と、ＳｉＮ保護膜２１より低誘電率の樹脂層２２とが形成されている。このため、Ｓｉ基板１０と中間配線電極との間に発生する寄生容量を軽減できる。また、Ｓｉ基板１０と中間配線電極との距離のばらつきをなくすことで、発生する寄生容量のばらつきをも抑制できる。その結果、ＥＳＤ保護デバイスを設けた高周波回路のインピーダンスのずれを軽減でき、高周波回路の信号ロスを軽減できる。
【００７４】
なお、図１７〜図１９において、中間配線電極２７Ｅ,２７Ｆ，２７Ｇ，２７Ｈ，３５Ａ，３５Ｂは、中間配線電極２７Ａ,２７Ｂと同様、スパッタリングにより、Ti/Cu/Ti電極として形成されている。また、端子電極２９Ｃ,２９Ｄ，２９Ｅ，２９Ｆ，２９Ｇ，２９Ｈは、端子電極２９Ａ，２９Ｂと形状が異なるものの、端子電極２９Ａ，２９Ｂと同一の材料・製法により形成される。各樹脂層３１，３２，３４は、樹脂層２２，２６と同じ製法により形成される。
【００７５】
また、上述の実施形態では、ツェナーダイオードを有するＥＳＤ保護デバイスについて説明したが、これに限定されず、ＥＳＤ保護デバイスは、例えばＰＮＰ型半導体、またはＮＰＮ型半導体を有したものであってもよい。
【符号の説明】
【００７６】
１，２−ＥＳＤ保護デバイス（半導体装置）
１０−Ｓｉ基板（半導体基板）
１０Ａ−ＥＳＤ保護回路
１１，１２，１３−素子形成領域
２０，３０，４０，５０−再配線層
２１−ＳｉＮ保護膜
２２，２６，２８，３１，３２,３４−樹脂層
２２Ａ，２２Ｂ−開口
２３Ａ，２３Ｂ−Cu/Ti電極
２４Ａ，２４Ｂ−Au/Ni電極
２５Ａ，２５Ｂ−端子電極
２６Ａ，２６Ｂ−開口
２７Ａ，２７Ｂ，２７Ｃ，２７Ｄ,２７Ｅ，２７Ｆ、２７Ｇ，２７Ｈ−中間配線電極
２８Ａ，２８Ｂ，２８Ｃ，２８Ｄ，２８Ｅ，２８Ｆ−開口
２９Ａ，２９Ｂ，２９Ｃ，２９Ｄ,２９Ｅ，２９Ｆ，２９Ｇ，２９Ｈ−端子電極
３１Ａ，３１Ｂ，３１Ｃ，３１Ｄ，３１Ｅ，３１Ｆ−開口
３２Ａ，３２Ｂ−開口
３４Ａ，３４Ｂ−開口
３５Ａ，３５Ｂ−中間配線電極
Ｄ１，Ｄ２，Ｄ３，Ｄ４−ダイオード（機能素子）
Ｄｚ−ツェナーダイオード（機能素子）
Ｐ１−パッド（金属膜）
Ｐ２−パッド（金属膜）
【図１】
0006265256.tif 000002
【図２】
0006265256.tif 000003
【図３】
0006265256.tif 000004
【図４】
0006265256.tif 000005
【図５】
0006265256.tif 000006
【図６】
0006265256.tif 000007
【図７】
0006265256.tif 000008
【図８】
0006265256.tif 000009
【図９】
0006265256.tif 000010
【図１０Ａ】
0006265256.tif 000011
【図１０Ｂ】
0006265256.tif 000012
【図１１】
0006265256.tif 000013
【図１２】
0006265256.tif 000014
【図１３】
0006265256.tif 000015
【図１４】
0006265256.tif 000016
【図１５】
0006265256.tif 000017
【図１６】
0006265256.tif 000018
【図１７】
0006265256.tif 000019
【図１８】
0006265256.tif 000020
【図１９】
0006265256.tif 000021