(57)【特許請求の範囲】
【請求項１】
産業機器を制御対象として制御を行う制御システムに適用され、
前記制御システムを構成する制御基板に設けられたゲートアレイに組み込まれ、外部から入力される入力信号をフィルタ処理しその処理後の信号を出力信号として出力するデジタルフィルタ装置であって、
前記デジタルフィルタ装置は、
前記入力信号を所定のサンプリング周期でサンプリングするサンプリング手段と、
前記サンプリング手段によりサンプリングされた前記入力信号の論理値が所定の論理値である場合にカウンタ値を増加又は減少させるカウンタ処理を行い、前記サンプリングされた入力信号の論理値が前記所定の論理値とは異なる論理値である場合に前記カウンタ値を初期値に戻すリセット処理を行うカウンタ手段と、
前記カウンタ値が前記初期値とは異なる所定の閾値に達していることを条件に、前記所定の論理値の前記出力信号を出力する出力手段と、を備え、
さらに前記デジタルフィルタ装置は、前記ゲートアレイに組み込まれた遅延回路及び判定手段を備えて構成されており、
前記遅延回路は、前記入力信号を前記サンプリング周期の整数倍とは異なる所定の遅延時間だけ遅延させることで遅延信号を生成し、
前記サンプリング手段は、前記入力信号のサンプリング時に前記遅延信号についてもサンプリングし、
前記判定手段は、前記サンプリングされた前記遅延信号の論理値が前記所定の論理値であるか否かを判定し、
前記カウンタ手段は、前記判定手段により、前記サンプリングされた前記遅延信号の論理値が前記所定の論理値であると判定されたことを条件として前記カウンタ処理を実施することを特徴とするデジタルフィルタ装置。
【請求項２】
前記遅延時間は、前記サンプリング周期をＴとした場合に、ＮＴ＋Ｔ／２ｎ（Ｎは０以上の整数、ｎは１以上の整数）で表される時間に設定されていることを特徴とする請求項１に記載のデジタルフィルタ装置。
【請求項３】
前記遅延時間は、前記サンプリング周期をＴとした場合に、ＮＴ＋Ｔ／２（Ｎは０以上の整数）で表される時間に設定されていることを特徴とする請求項１又は２に記載のデジタルフィルタ装置。
【請求項４】
前記遅延時間は、前記サンプリング周期よりも短い時間に設定されていることを特徴とする請求項１乃至３のいずれか一項に記載のデジタルフィルタ装置。
【請求項５】
前記遅延回路として、前記遅延時間が互いに異なる複数の遅延回路を有しており、
これら各遅延回路はいずれも前記ゲートアレイに組み込まれており、
前記サンプリング手段は、前記入力信号のサンプリング時に前記各遅延回路により遅延された遅延信号をそれぞれサンプリングし、
前記判定手段は、前記サンプリングされた前記各遅延信号の論理値がそれぞれ前記所定の論理値であるか否かを判定し、
前記カウンタ手段は、前記判定手段により、前記サンプリングされた各遅延信号の論理値がいずれも前記所定の論理値であると判定されたことを条件として前記カウンタ処理を実施することを特徴とする請求項１乃至４のいずれか一項に記載のデジタルフィルタ装置。
【請求項６】
制御部と、その制御部の入力側に接続される入力部とを有するプログラマブルロジックコントローラ（ＰＬＣ）を備える制御システムに適用され、
前記デジタルフィルタ装置は、前記入力部を構成する前記制御基板としての入力基板に設けられた前記ゲートアレイに組み込まれていることを特徴とする請求項１乃至５のいずれか一項に記載のデジタルフィルタ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルフィルタ装置に関する。
【背景技術】
【０００２】
従来より、ロボットを含む複数の制御対象をプログラマブルロジックコントローラ（ＰＬＣ）を用いて統括的に制御するロボット制御システムが知られている（例えば特許文献１参照）。ＰＬＣは、ＰＬＣコントローラと、そのＰＬＣコントローラに接続された入力部や入出力部（Ｉ／Ｏ）を備えて構成されている。ＰＬＣコントローラには、入力部を介して各種センサから検出信号が入力される。そして、ＰＬＣコントローラは、それらセンサの検出信号に基づいて複数の制御対象を入出力部を介して制御する。
【０００３】
上記の制御システムでは、ＰＬＣコントローラ（入力部）の入力側にアナログフィルタが設けられている場合がある。この場合、センサからの検出信号はこのアナログフィルタを経由してＰＬＣコントローラに入力される。これにより、アナログフィルタにおいてノイズが除去されるため、ＰＬＣコントローラにノイズが入り込むのを防止することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−９９６３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ＰＬＣの入力部を構成する入力基板にはゲートアレイが設けられていることが多い。また、ゲートアレイには、一般にデジタルフィルタが組み込まれている。そこで、上記のアナログフィルタに代えて、このデジタルフィルタを用いてノイズの除去を行うことが考えられる。この場合、デジタルフィルタには、センサからの検出信号が入力信号として入力される。そして、デジタルフィルタは、その入力信号に対してフィルタ処理を実施し、その処理後の信号を出力信号としてＰＬＣコントローラに出力する。
【０００６】
ここで、デジタルフィルタによるフィルタ処理に関して図５に基づいて説明する。図５（ａ）に示すように、デジタルフィルタは、入力信号を所定のサンプリング周期Ｔでサンプリングする（図５（ａ）ではサンプリング周期Ｔごとに一点鎖線の縦線を付している。図５（ｂ）も同様）。デジタルフィルタは、サンプリングした入力信号の論理値が「Ｈ」である場合にはカウンタ値を１だけカウントアップする一方、サンプリングした入力信号の論理値が「Ｌ」である場合にはカウンタ値をリセットする（０に戻す）。そして、デジタルフィルタは、カウンタ値が所定の閾値α（例えば４）以上になった場合に、ＰＬＣコントローラに対して論理値「Ｈ」の出力信号を出力する。
【０００７】
このような処理によれば、論理値「Ｈ」の入力信号がα回（４回）以上連続してサンプリングされた場合には、その入力信号が連続して入力されていると判断され、その結果その入力信号（図５（ａ）に示すＳ１）がセンサからの（正規の）検出信号とみなされる。したがって、この場合、論理値「Ｈ」の出力信号が出力される。その一方で、論理値「Ｈ」の入力信号が１〜（ｎ−１）回（１〜３回）連続してサンプリングされた後、論理値「Ｌ」の入力信号がサンプリングされた場合には、論理値「Ｈ」の入力信号が一時的に（短時間だけ）入力されていると判断され、その入力信号（図５（ａ）に示すＳ２）がノイズとみなされる。したがって、この場合、論理値「Ｈ」の出力信号が出力されない。このような処理によれば、正規の検出信号のみがデジタルフィルタを通過し、ノイズについては通過が遮断されるため、デジタルフィルタにおいてノイズを除去することができる。
【０００８】
ところで、上述したロボット制御システムは、一般にノイズ環境の厳しい工場等に設けられるため、かかる制御システムには、周波数の高い高周波のノイズが入り込み易い。そのため、上記のデジタルフィルタにはかかる高周波のノイズが（論理値「Ｈ」の）入力信号として入力されることが想定される。かかる高周波のノイズがデジタルフィルタに入力される場合、例えば図５（ｂ）に示すように、高周波ノイズが、入力信号のサンプリングのタイミングと同じタイミングで繰り返し入力される場合が考えられる。その場合、入力信号のサンプリングの度に高周波ノイズを正規の信号（論理値「Ｈ」の信号）と誤ってサンプリングしてしまう誤サンプリングの問題が生じることが考えられる。この誤サンプリングの問題が生じると、高周波ノイズをサンプリングする度にカウンタ値がカウントアップされることになるため、高周波ノイズが入力されているにもかかわらず、カウンタ値が閾値αに達し論理値「Ｈ」の出力信号が出力されてしまうおそれがある。そのため、上述したフィルタ処理では、高周波ノイズが入力された場合に、その高周波ノイズを除去することができないおそれがある。
【０００９】
そこで、その対策として、高周波ノイズを除去する専用のフィルタを入力基板に別途設けることが考えられる。しかしながら、かかるフィルタを別途設けるとなると、それに伴い、入力基板のサイズを大きくする等、ＰＬＣの大型化を招くおそれがある。しかも、ＰＬＣの大型化に伴いコストの増大を招くおそれもある。
【００１０】
また、上述の問題は、ＰＬＣの入力基板（ゲートアレイ）に設けられたデジタルフィルタを利用してフィルタ処理を行う場合にのみ生じる問題ではなく、ロボット制御システムを構成するその他の制御基板（ゲートアレイ）に設けられたデジタルフィルタを利用してフィルタ処理を行う場合にも同様に生じうる問題である。
【００１１】
本発明は、上記事情に鑑みてなされたものであり、装置の大型化やコストの増大を抑制しながら、高周波ノイズを好適に除去することができるデジタルフィルタ装置を提供することを主たる目的とするものである。
【課題を解決するための手段】
【００１２】
上記課題を解決すべく、第１の発明のデジタルフィルタ装置は、産業機器を制御対象として制御を行う制御システムに適用され、前記制御システムを構成する制御基板に設けられたゲートアレイに組み込まれ、外部から入力される入力信号をフィルタ処理しその処理後の信号を出力信号として出力するデジタルフィルタ装置であって、前記デジタルフィルタ装置は、前記入力信号を所定のサンプリング周期でサンプリングするサンプリング手段と、前記サンプリング手段によりサンプリングされた前記入力信号の論理値が所定の論理値である場合にカウンタ値を増加又は減少させるカウンタ処理を行い、前記サンプリングされた入力信号の論理値が前記所定の論理値とは異なる論理値である場合に前記カウンタ値を初期値に戻すリセット処理を行うカウンタ手段と、前記カウンタ値が前記初期値とは異なる所定の閾値に達していることを条件に、前記所定の論理値の前記出力信号を出力する出力手段と、を備え、さらに前記デジタルフィルタ装置は、前記ゲートアレイに組み込まれた遅延回路及び判定手段を備えて構成されており、前記遅延回路は、前記入力信号を前記サンプリング周期の整数倍とは異なる所定の遅延時間だけ遅延させることで遅延信号を生成し、前記サンプリング手段は、前記入力信号のサンプリング時に前記遅延信号についてもサンプリングし、前記判定手段は、前記サンプリングされた前記遅延信号の論理値が前記所定の論理値であるか否かを判定し、前記カウンタ手段は、前記判定手段により、前記サンプリングされた前記遅延信号の論理値が前記所定の論理値であると判定されたことを条件として前記カウンタ処理を実施することを特徴とする特徴とする。
【００１３】
デジタルフィルタ装置に高周波ノイズが入力信号として繰り返し入力される場合には、所定の論理値（例えば論理値「Ｈ」）の入力信号がデジタルフィルタ装置に断続的に入力される。そのため、このような高周波ノイズが入力信号のサンプリングタイミングと同じタイミングで繰り返し入力される場合（つまり上述した高周波ノイズの誤サンプリングが生じる場合）には、サンプリングタイミングとは異なるタイミング（以下、非サンプリングタイミングという）においては入力信号の論理値が所定の論理値とは異なる論理値（例えば論理値「Ｌ」）になっていると考えられる。その一方で、デジタルフィルタ装置に正規の信号（例えばセンサの検出信号）が入力信号として入力される場合には、所定の論理値の信号がデジタルフィルタ装置に連続的に入力されることになるため、この場合にはサンプリングタイミングのみならず非サンプリングタイミングにおいても入力信号の論理値が所定の論理値になると考えられる。
【００１４】
そこで本発明では、このような点に着目し、入力信号を遅延回路によりサンプリング周期の整数倍とは異なる所定の遅延時間だけ遅延させることで遅延信号を生成し、その遅延信号についても入力信号のサンプリング時に（つまりサンプリングタイミングにて）サンプリングするようにしている。この場合、遅延信号をサンプリングすることにより、サンプリングタイミングよりも上記遅延時間（サンプリング周期の整数倍とは異なる時間）だけ前のタイミングにおける入力信号、換言すると各サンプリングタイミングとは異なるタイミング（非サンプリングタイミング）における入力信号がサンプリングされる。
【００１５】
そして、本発明では、上記サンプリングした遅延信号の論理値が所定の論理値であるか否かを判定手段により判定し、判定の結果サンプリングした遅延信号の論理値が所定の論理値であることを条件に、換言すると非サンプリングタイミングにおける入力信号が所定の論理値であることを条件に、カウンタ処理を実施することとしている。この場合、所定の論理値の信号が連続的に入力される場合に限り、つまり正規の信号が入力信号として入力される場合に限りカウンタ処理が実施されるようにすることができるため、所定の論理値の信号が断続的に入力される場合、つまり高周波ノイズが入力信号として入力される場合にはカウンタ処理が実施されないようにすることができる。このため、高周波ノイズが入力されているにもかかわらず、カウンタ値が閾値に達し所定の論理値の出力信号が出力されてしまう不都合が生じるのを回避することができる。これにより、高周波ノイズが入力された場合に、その高周波ノイズを好適に除去することができる。
【００１６】
また、上述した遅延回路及び判定手段はもともとこれらを組み込み可能に構成されたゲートアレイに組み込まれているため、遅延回路及び判定手段を制御基板に組み込むにあたり基板サイズを大きくする必要がない。そのため、機器の大型化を抑制することができ、さらにはコストの増大を抑制することができる。よって、この場合、装置の大型化やコストの増大を抑制しながら、高周波ノイズを好適に除去することができる。
【００１７】
第２の発明のデジタルフィルタ装置は、第１の発明において、前記遅延時間は、前記サンプリング周期をＴとした場合に、ＮＴ＋Ｔ／２ｎ（Ｎは０以上の整数、ｎは１以上の整数）で表される時間に設定されていることを特徴とする。
【００１８】
ところで、デジタルフィルタ装置に高周波ノイズがサンプリング周期Ｔの１／ｎ（ｎは１以上の整数）の周期（以下、ノイズ入力周期Ｔ／ｎという）で繰り返し入力される場合には、高周波ノイズが入力信号のサンプリングタイミングと同じタイミングで繰り返し入力される上述の事態が生じ易い。そのため、かかる場合には、入力信号のサンプリングの度に高周波ノイズが正規の信号（所定の論理値（例えば「Ｈ」）の信号）と誤ってサンプリングされてしまう誤サンプリングの問題が生じ易い。一方、上記の入力周期Ｔ／ｎで入力される高周波ノイズがサンプリングタイミングと同じタイミングで繰り返し入力される場合には、（各）サンプリングタイミングに対してノイズ入力周期Ｔ／ｎの１／２の時間（Ｔ／２ｎの時間）だけ前のタイミング（非サンプリングタイミング）においては、入力信号の論理値が所定の論理値とは異なる論理値（例えば「Ｌ」）になっていると考えられる。
【００１９】
そこで本発明では、このような点に着目し、遅延回路による入力信号の遅延時間をＮＴ＋Ｔ／２ｎ（Ｎは０以上の整数、ｎは１以上の整数）の時間に設定している。この場合、遅延信号をサンプリングすることにより、そのサンプリングタイミングに対してＮＴ＋Ｔ／２ｎの時間だけ前のタイミング（非サンプリングタイミング）における入力信号がサンプリングされる。そのため、上記入力周期Ｔ／ｎで入力される高周波ノイズがサンプリングタイミングと同じタイミングで繰り返し入力される場合には、サンプリングされる遅延信号（つまり、サンプリングタイミングに対してＴ／２ｎの時間だけ前のタイミングにおける入力信号）の論理値が所定の論理値とは異なる論理値として判定される。したがって、この場合、高周波ノイズの誤サンプリングの問題が生じ易い上記の入力周期Ｔ／ｎで高周波ノイズが入力される場合において、誤サンプリングに基づきカウンタ処理が実施されてしまうのを回避することができる。これにより、高周波ノイズが入力されているにもかかわらず、カウンタ値が閾値に達し出力信号が出力されてしまう上述の不都合を好適に回避することができる。そのため、高周波ノイズをより好適に除去することができる。
【００２０】
第３の発明のデジタルフィルタ装置は、第１又は第２の発明において、前記遅延時間は、前記サンプリング周期をＴとした場合に、ＮＴ＋Ｔ／２（Ｎは０以上の整数）で表される時間に設定されていることを特徴とする。
【００２１】
ところで、デジタルフィルタ装置に高周波ノイズがサンプリング周期Ｔと同じ周期で繰り返し入力される場合に、高周波ノイズがサンプリングタイミングと同じタイミングで入力される上述の事態が生じると、高周波ノイズの入力の度に高周波ノイズが誤サンプリングされてしまうおそれがある。そのため、このような周期（入力周期Ｔ）で高周波ノイズが入力される場合には、高周波ノイズの誤サンプリングの問題が特に生じ易いと考えられる。
【００２２】
そこで本発明では、この点に鑑みて、遅延回路による遅延時間をＮＴ＋Ｔ／２（Ｎは０以上の整数）の時間に設定している。この場合、遅延信号をサンプリングすることにより、そのサンプリングタイミングに対してＮＴ＋Ｔ／２（Ｔ／２は、高周波ノイズの入力周期Ｔの１／２に相当）の時間だけ前のタイミングにおける入力信号がサンプリングされる。そのため、サンプリング周期Ｔと同周期で入力される高周波ノイズがサンプリングタイミングと同じタイミングで繰り返し入力される場合には、サンプリングされる遅延信号（つまり、サンプリングタイミングに対してＴ／２の時間だけ前のタイミングにおける入力信号）の論理値が所定の論理値とは異なる論理値として判定される。したがって、この場合、高周波ノイズの誤サンプリングの問題が特に生じ易い上記の周期（サンプリング周期Ｔと同周期）で高周波ノイズが入力される場合において、誤サンプリングに基づきカウンタ処理が実施されてしまうのを回避することができる。これにより、高周波ノイズが入力されているにもかかわらず、カウンタ値が閾値に達し出力信号が出力されてしまう上述の不都合をより一層好適に回避できる。そのため、高周波ノイズをより一層好適に除去することができる。
【００２３】
第４の発明のデジタルフィルタ装置は、第１乃至第３のいずれかの発明において、前記遅延時間は、前記サンプリング周期よりも短い時間に設定されていることを特徴とする。
【００２４】
本発明によれば、遅延回路による入力信号の遅延時間がサンプリング周期よりも短い時間に設定されている。この場合、遅延信号をサンプリングすることで、そのサンプリングのタイミングとその直前のサンプリングタイミングとの間のタイミングにおける入力信号、すなわち直近の非サンプリングタイミングにおける入力信号がサンプリングされる。そのため、そのサンプリングされた直近（直前）の非サンプリングタイミングにおける入力信号の論理値が所定の論理値とは異なる論理値となっている場合にはカウンタ処理が実施されない。これにより、高周波ノイズが入力された場合に、その高周波ノイズの誤サンプリングに基づきカウンタ処理が実施されてしまう不具合を直ちに回避することができる。そのため、高周波ノイズが入力されているにもかかわらず、カウンタ値が閾値に達し出力信号が出力されてしまう不都合をより確実に回避することができ、その結果高周波ノイズをより確実に除去することができる。
【００２５】
第５の発明のデジタルフィルタ装置は、第１乃至第４のいずれかの発明において、前記遅延回路として、前記遅延時間が互いに異なる複数の遅延回路を有しており、これら各遅延回路はいずれも前記ゲートアレイに組み込まれており、前記サンプリング手段は、前記入力信号のサンプリング時に前記各遅延回路により遅延された遅延信号をそれぞれサンプリングし、前記判定手段は、前記サンプリングされた前記各遅延信号の論理値がそれぞれ前記所定の論理値であるか否かを判定し、前記カウンタ手段は、前記判定手段により、前記サンプリングされた各遅延信号の論理値がいずれも前記所定の論理値であると判定されたことを条件として前記カウンタ処理を実施することを特徴とする。
【００２６】
ところで、デジタルフィルタ装置に高周波ノイズが入力される場合、高周波ノイズは一定の周期で入力されるとは限らず、様々な周期で入力されることが考えられる。そこで本発明では、この点に鑑みて、遅延回路として遅延時間が互いに異なる複数の遅延回路を設け、それら各遅延回路により遅延された遅延信号をそれぞれサンプリングするようにしている。つまり、この場合、各遅延回路の遅延信号をサンプリングすることで、複数の非サンプリングタイミングにおける入力信号をサンプリングすることとしている。
【００２７】
判定手段では、これらサンプリングされた各遅延信号の論理値がそれぞれ所定の論理値であるか否かが判定され、判定の結果、各遅延信号の論理値がいずれも所定の論理値であることを条件にカウンタ処理が実施される。そのため、サンプリングされた各遅延信号のうち少なくともいずれかの遅延信号の論理値が所定の論理値とは異なる論理値である場合には、換言すると複数の非サンプリングタイミングにおける入力信号の論理値のうちいずれかの論理値が所定の論理値とは異なる場合にはカウンタ処理が実施されない。したがって、この場合、入力周期の異なる複数種類の高周波ノイズが入力される場合において、それら各種類の高周波ノイズについて、その誤サンプリングに基づくカウンタ処理の実施を回避することができる。そのため、それら複数種類の高周波ノイズについてノイズ除去を図ることができるため、高周波ノイズの除去効果を高めることができる。
【００２８】
また、各遅延回路はいずれもゲートアレイに組み込まれているため、遅延回路を複数備える構成にあっても装置の大型化やコストの増大を招いてしまうことを抑制できる。これにより、装置の大型化等の抑制を図りながら、高周波ノイズの除去効果を高めることができる。
【００２９】
第６の発明のデジタルフィルタ装置は、第１乃至第５のいずれかの発明において、制御部と、その制御部の入力側に接続される入力部とを有するプログラマブルロジックコントローラ（ＰＬＣ）を備える制御システムに適用され、前記デジタルフィルタ装置は、前記入力部を構成する前記制御基板としての入力基板に設けられた前記ゲートアレイに組み込まれていることを特徴とする。
【００３０】
プログラマブルロジックコントローラ（ＰＬＣ）では、小型化が要求されている。また、一般にＰＬＣの入力基板にはゲートアレイが設けられている。そこで本発明では、その点に着目し、入力基板のゲートアレイに遅延回路及び判定手段を組み込んでいる。この場合、ＰＬＣの大型化を招くことなく、高周波ノイズを好適に除去することができる。
【図面の簡単な説明】
【００３１】
【図１】ロボット制御システムの電気的構成を示す図。
【図２】デジタル入力ボードの構成を示すブロック図。
【図３】デジタルフィルタ処理を示すフローチャート。
【図４】デジタルフィルタ処理により高周波ノイズを除去する際の作用を示すタイムチャート。
【図５】デジタルフィルタ処理の内容を説明するための図。
【発明を実施するための形態】
【００３２】
以下に、一実施の形態について図面を参照しつつ説明する。本実施形態では、工場内の組立ラインにおいて、ワークに対し加工等を行うロボットや、ワークを搬送するコンベア等、複数の装置（産業機器）を制御対象として制御を行うロボット制御システムについて具体化している。図１は、そのロボット制御システムの電気的構成を示す図である。
【００３３】
図１に示すように、ロボット制御システム１０は、プログラマブルロジックコントローラ（ＰＬＣ）１１を備える。ＰＬＣ１１は、ＰＬＣコントローラ１２と、入力部１３と、複数の入出力部（Ｉ／Ｏ）１４，１５とを備える。ＰＬＣコントローラ１２は、入力部１３及び各入出力部（Ｉ／Ｏ）１４，１５とそれぞれ接続されている。なお、ＰＬＣコントローラ１２が制御部に相当する。
【００３４】
入力部１３には、ワーク検出センサ１７が接続されている。ワーク検出センサ１７は、コンベア上を流れるワークの有無を検出するセンサである。ワーク検出センサ１７によりワークの有無が検出されると、その検出信号が入力部１３を介してＰＬＣコントローラ１２に入力される。
【００３５】
入出力部１４には、ロボットコントローラ２１が接続されている。このロボットコントローラ２１によりロボット２３の動作制御が行われる。また、入出力部１５には、コンベアコントローラ２２が接続されている。このコンベアコントローラ２２によりコンベア２４の搬送制御（送り制御）が行なわれる。ＰＬＣコントローラ１２は、入出力部１４，１５を介して、これら各コントローラ２１，２２との間で情報（信号）のやりとりを行う。そして、ＰＬＣコントローラ１２は、ワーク検出センサ１７からの検出信号等に基づいて、これら各コントローラ２１，２２を統括的に制御する。
【００３６】
続いて、入力部１３を構成するデジタル入力ボード２６の構成について図２に基づいて説明する。図２は、デジタル入力ボード２６の構成を示すブロック図である。
【００３７】
図２に示すように、デジタル入力ボード２６には、その一部にゲートアレイ２７が設けられている。デジタル入力ボード２６においてゲートアレイ２７以外の領域には入力回路２９が組み込まれている。また、デジタル入力ボード２６においてゲートアレイ２７の領域にはデジタルフィルタ３０が組み込まれている。なお、この場合、デジタル入力ボード２６が入力基板及び制御基板に相当し、デジタルフィルタ３０がデジタルフィルタ装置に相当する。
【００３８】
入力回路２９には、ワーク検出センサ１７から検出信号が入力される。入力回路２９は、入力される検出信号の電圧レベルを変換する電圧変換機能を有している。入力回路２９にワーク検出センサ１７から検出信号が入力されると、その検出信号の電圧レベルが入力回路２９において例えば３０Ｖから３Ｖに変換される。そして、電圧レベルが変換された検出信号（以下、センサ検出信号ともいう）が入力回路２９から出力される。
【００３９】
デジタルフィルタ３０には、入力回路２９から出力されるセンサ検出信号が入力信号（フィルタ入力信号）として入力される。デジタルフィルタ３０は、その入力信号に対してデジタルフィルタ処理を実施し、その処理後の信号をＰＬＣ１１（ＰＬＣコントローラ１２）に出力信号（フィルタ出力信号）として出力する。
【００４０】
デジタルフィルタ３０は、入力回路２９から入力される上記入力信号を所定のサンプリング周期Ｔでサンプリングする。デジタルフィルタ３０は、そのサンプリングした入力信号の論理値が「Ｈ」（所定の論理値に相当）である場合にカウンタ値Ｃｎを１だけ増加させ（カウントアップし）、サンプリングした入力信号の論理値が「Ｌ」（所定の論理値とは異なる論理値に相当）である場合にカウンタ値Ｃｎをリセットする（０に戻す）。そして、デジタルフィルタ３０は、カウンタ値Ｃｎが所定の閾値α（例えば４）以上になった場合に、ＰＬＣコントローラ１２に論理値「Ｈ」の出力信号を出力する（図５（ａ）参照）。
【００４１】
上記のフィルタ処理によれば、論理値「Ｈ」の入力信号がα回（４回）以上続けてサンプリングされた場合には、論理値「Ｈ」の入力信号が連続して入力されていると判断され、その結果その入力信号がワーク検出センサ１７からのセンサ検出信号すなわち正規の信号とみなされる（図５（ａ）のＳ１参照）。したがって、この場合には、論理値「Ｈ」の出力信号が出力される。その一方で、論理値「Ｈ」の入力信号が１〜（α−１）回（１〜３回）サンプリングされた後、論理値「Ｌ」の入力信号がサンプリングされた場合には、論理値「Ｈ」の入力信号が一時的に（短時間だけ）入力されていると判断され、その結果その入力信号がノイズとみなされる（図５（ａ）のＳ２参照）。したがって、この場合には、論理値「Ｈ」の出力信号が出力されない（換言すると論理値「Ｌ」の出力信号が出力される）。よって、上記の処理によれば、正規の信号（センサ検出信号）のみがデジタルフィルタ３０を通過し、ノイズについてはデジタルフィルタ３０の通過が遮断されるため、デジタルフィルタ３０においてノイズを除去することができる。
【００４２】
ところで、ロボット制御システム１０が設けられている工場内はノイズ環境が厳しいため、かかる制御システム１０には周波数の高い高周波のノイズが入り込むことが想定される。その場合、デジタルフィルタ３０には、かかる高周波のノイズが入力回路２９を介して入力されることになる。かかる高周波のノイズがデジタルフィルタ３０に入力される場合には、例えば高周波ノイズが入力信号のサンプリングのタイミングと同じタイミングで繰り返し入力される場合が考えられる。その場合、入力信号のサンプリングの度に高周波ノイズを正規の信号（センサ検出信号）と誤ってサンプリングしてしまう誤サンプリングの問題が生じるおそれがあり、その誤サンプリングの問題が生じると、高周波ノイズが入力されているにもかかわらず、カウンタ値Ｃｎが閾値αに達し論理値「Ｈ」の出力信号が出力されてしまうおそれがある。そのため、上述したフィルタ処理では、高周波ノイズが入力された場合に、その高周波ノイズを好適に除去することができない場合が想定される。
【００４３】
そこで本実施形態では、このような高周波ノイズについてもデジタルフィルタ３０により好適に除去することができるよう、デジタルフィルタ３０によるフィルタ処理に特徴的な構成を設けている。以下においては、その特徴的な構成について説明する。
【００４４】
デジタルフィルタ３０は、複数（具体的には２つ）の遅延回路３１，３２（遅延バッファ）と判定部３３とを備えている。これらの遅延回路３１，３２と判定部３３とはデジタル入力ボード２６においてゲートアレイ２７に組み込まれている。各遅延回路３１，３２にはそれぞれ入力回路２９よりセンサ検出信号が入力信号として入力される。各遅延回路３１，３２は、入力された入力信号を所定時間（以下、遅延時間ともいう）だけ遅延させることで遅延信号を生成する。各遅延回路３１，３２の遅延時間はいずれもサンプリング周期Ｔよりも短い時間に設定されている。具体的には、各遅延回路３１，３２うち第１遅延回路３１では、遅延時間Ｔ１（図４参照）がサンプリング周期Ｔの１／２の時間に設定されており、第２遅延回路３２では、遅延時間Ｔ２（図４参照）がサンプリング周期Ｔの１／４の時間に設定されている。
【００４５】
デジタルフィルタ３０は、入力回路２９からの入力信号をサンプリングするタイミング（サンプリングタイミング）で、各遅延回路３１，３２において生成される遅延信号についてもサンプリングする。したがって、デジタルフィルタ３０は、入力回路２９からの入力信号と、第１遅延回路３１において生成される遅延信号（以下、第１遅延信号ともいう）と、第２遅延回路３２において生成される遅延信号（以下、第２遅延信号ともいう）との３つの信号をそれぞれサンプリング周期Ｔでサンプリングする。
【００４６】
判定部３３は、上記サンプリングされた第１遅延信号及び第２遅延信号の各論理値がそれぞれ「Ｈ」であるか否かを判定する。デジタルフィルタ３０は、かかる判定部３３による判定結果に基づいて、ＰＬＣコントローラ１２に論理値「Ｈ」の出力信号を出力する。
【００４７】
次に、デジタルフィルタ３０により実行されるデジタルフィルタ処理について説明する。図３は、デジタルフィルタ処理を示すフローチャートである。なお、本処理は、上述したサンプリング周期Ｔで繰り返し実行される。
【００４８】
図３に示すように、まずステップＳ１１では、入力回路２９から入力される入力信号と、第１遅延回路３１にて生成される第１遅延信号と、第２遅延回路３２にて生成される第２遅延信号とをそれぞれサンプリングする（サンプリング手段に相当）。ここで、このサンプリングタイミングでサンプリングされた第１遅延信号は、当該サンプリングタイミングに対して遅延時間Ｔ１だけ前のタイミングにおける入力信号に相当する。また、このサンプリングタイミングでサンプリングされた第２遅延信号は、当該サンプリングタイミングに対して遅延時間Ｔ２だけ前のタイミングにおける入力信号に相当する。各遅延時間Ｔ１，Ｔ２はいずれもサンプリング周期Ｔよりも短い時間に設定されているため、この場合、各遅延信号をサンプリングすることで、当該サンプリングタイミングとその直前のサンプリングタイミングとの間のタイミングにおける入力信号、換言するとサンプリングタイミングとは異なるタイミング（以下、非サンプリングタイミングともいう）における入力信号をサンプリングすることができる。
【００４９】
ステップＳ１２では、サンプリングされた入力信号の論理値が「Ｈ」であるか否かを判定する。サンプリングされた入力信号の論理値が「Ｌ」である場合にはステップＳ１６に進み、カウンタ値Ｃｎをリセットするリセット処理を行う。これにより、カウンタ値Ｃｎが０（初期値）に戻される。
【００５０】
一方、サンプリングされた入力信号の論理値が「Ｈ」である場合にはステップＳ１３に進む。ステップＳ１３では、サンプリングされた第１遅延信号の論理値が「Ｈ」であるか否かを判定部３３により判定する。サンプリングされた第１遅延信号の論理値が「Ｌ」である場合にはステップＳ１６に進む。
【００５１】
ここで、サンプリングされた第１遅延信号の論理値が「Ｌ」である場合には、非サンプリングタイミングにおける入力信号の論理値が「Ｌ」になっているため、この場合、論理値「Ｈ」の入力信号が断続的に入力されていることになる。このため、入力信号として、高周波ノイズが入力されているとみなすことができる。したがって、この場合には、カウンタ処理（ステップＳ１５）を実施せず、カウンタ値Ｃｎのリセット処理（ステップＳ１６）を行う。これにより、高周波ノイズが入力されている場合には、カウンタ値Ｃｎが０に戻される。
【００５２】
先のステップＳ１３において、サンプリングされた第１遅延信号の論理値が「Ｈ」である場合にはステップＳ１４に進む。ステップＳ１４では、サンプリングされた第２遅延信号の論理値が「Ｈ」であるか否かを判定する。サンプリングされた第２遅延信号の論理値が「Ｌ」である場合にはステップＳ１６に進む。
【００５３】
ここで、サンプリングされた第２遅延信号の論理値が「Ｌ」である場合には、非サンプリングタイミングにおける入力信号の論理値が「Ｌ」になっているため、この場合にも、論理値「Ｈ」の入力信号が断続的に入力されていることになる。このため、入力信号として、高周波ノイズが入力されているとみなすことができる。したがって、この場合にも、カウンタ処理（ステップＳ１５）を実施せず、リセット処理（ステップＳ１６）を行う。これにより、高周波ノイズが入力されている場合に、カウンタ値Ｃｎが０に戻される。
【００５４】
先のステップＳ１４において、サンプリングされた第２遅延信号の論理値が「Ｈ」である場合にはステップＳ１５に進む。この場合、第１遅延信号の論理値と第２遅延信号の論理値とがいずれも「Ｈ」となっているため、２つの非サンプリングタイミングにおける入力信号の論理値がいずれも「Ｈ」となっている。そのため、この場合には、論理値「Ｈ」の入力信号が連続的に入力されていると判断することができ、その結果、入力信号として、センサ検出信号すなわち正規の信号が入力されているとみなすことができる。したがって、この場合には、ステップＳ１５において、カウンタ値Ｃｎを１だけカウントアップする（増加させる）カウンタ処理を行う。
【００５５】
上記のように、本フィルタ処理においては、入力信号としてセンサ検出信号（正規の信号）が入力されている場合にのみカウンタ処理が実施され、入力信号として高周波ノイズが入力されている場合にはカウンタ処理が実施されずリセット処理が実施される。これにより、入力信号として高周波ノイズが入力されているにもかかわらず、カウンタ処理が実施されてカウンタ値Ｃｎが閾値αに達してしまう不都合の発生が回避されている。
【００５６】
ステップＳ１５又はステップＳ１６の後のステップＳ１７では、カウンタ値Ｃｎが閾値α以上であるか否かを判定する。カウンタ値Ｃｎが閾値α以上である場合にはステップＳ１８に進み、論理値「Ｈ」の出力信号を出力する。一方、カウンタ値Ｃｎが閾値α未満である場合にはステップＳ１９に進み、論理値「Ｈ」の出力信号の出力を停止する（換言すると、論理値「Ｌ」の出力信号を出力する。）。これにより、入力信号として高周波ノイズが入力されている場合（つまりリセット処理が実施される場合）には論理値「Ｈ」の出力信号が出力されないため、この場合高周波ノイズを除去することができる。ステップＳ１８又はステップＳ１９の処理の後、本処理を終了する。
【００５７】
次に、デジタルフィルタ３０によるデジタルフィルタ処理により高周波ノイズを除去する際の作用について説明する。図４は、デジタルフィルタ処理により高周波ノイズを除去する際の作用を示すタイムチャートである。なお、図４では、各サンプリングタイミングごとに一点鎖線の縦線を付している。
【００５８】
図４に示すように、タイミングｔ１からタイミングｔ２までの期間（以下、ノイズ入力期間ｔ１〜ｔ２という）においては、デジタルフィルタ３０に高周波ノイズｎ１が論理値「Ｈ」の入力信号として入力されている。この高周波ノイズｎ１は、サンプリング周期Ｔと同じ周期で繰り返し入力されている。また、この高周波ノイズｎ１は、サンプリングタイミングと同じタイミングで繰り返し入力されている。したがって、ノイズ入力期間ｔ１〜ｔ２における各サンプリングタイミングではそれぞれこの高周波ノイズｎ１が論理値「Ｈ」の入力信号としてサンプリング（誤サンプリング）される。
【００５９】
ノイズ入力期間ｔ１〜ｔ２における各サンプリングタイミングではそれぞれ、上記入力信号に加えて第１遅延信号がサンプリングされる。第１遅延信号は、入力信号を所定の遅延時間Ｔ１だけ遅延させた信号であるため、この場合、第１遅延信号をサンプリングすることで、サンプリングタイミングに対して遅延時間Ｔ１だけ前のタイミング（非サンプリングタイミング）における入力信号がサンプリングされる。遅延時間Ｔ１は、上述したように、サンプリング周期Ｔの１／２の時間に設定されているため、この場合、遅延時間Ｔ１は、サンプリング周期Ｔと同周期である高周波ノイズｎ１の入力周期Ｔ（ｎ１）の１／２の時間に設定されている。したがって、この場合、第１遅延信号をサンプリングすることで、サンプリングタイミングに対して上記入力周期Ｔ（ｎ１）の１／２の時間（Ｔ（ｎ１）／２の時間）だけ前のタイミングにおける入力信号がサンプリングされる。
【００６０】
ここで、高周波ノイズｎ１（論理値「Ｈ」の入力信号）がサンプリングタイミングと同じタイミングで繰り返し入力されている上述の場合には、サンプリングタイミングに対して上記入力周期Ｔ（ｎ１）の１／２の時間だけ前のタイミングにおいては入力信号の論理値が「Ｌ」になっている。そのため、かかる場合にサンプリングされる第１遅延信号（すなわちサンプリングタイミングに対してＴ（ｎ１）／２の時間だけ前のタイミングの入力信号）の論理値も「Ｌ」になっている。これにより、ノイズ入力期間ｔ１〜ｔ２では各サンプリングタイミングごとにそれぞれカウンタ値Ｃｎのリセット処理が行われ、カウンタ値Ｃｎが０（初期値）のまま維持される。その結果、ノイズ入力期間ｔ１〜ｔ２では、論理値「Ｈ」の出力信号が出力されない（換言すると論理値「Ｌ」の出力信号が出力される。）状態が継続される。これにより、サンプリング周期Ｔと同じ周期で高周波ノイズｎ１が入力される場合に、その高周波ノイズｎ１を好適に除去することができる。
【００６１】
タイミングｔ３からタイミングｔ４までの期間（以下、ノイズ入力期間ｔ３〜ｔ４という）においては、デジタルフィルタ３０に高周波ノイズｎ２が論理値「Ｈ」の入力信号として入力されている。この高周波ノイズｎ２は、サンプリング周期Ｔの１／２の周期で繰り返し入力されている。また、この高周波ノイズｎ２は、サンプリングタイミングと同じタイミングで繰り返し入力されている。したがって、ノイズ入力期間ｔ３〜ｔ４における各サンプリングタイミングではそれぞれこの高周波ノイズｎ２が論理値「Ｈ」の入力信号としてサンプリング（誤サンプリング）される。
【００６２】
ノイズ入力期間ｔ３〜ｔ４における各サンプリングタイミングではそれぞれ、上記入力信号に加えて第２遅延信号がサンプリングされる。第２遅延信号は、入力信号を所定の遅延時間Ｔ２だけ遅延させた信号であるため、この場合、第２遅延信号をサンプリングすることで、サンプリングタイミングに対して遅延時間Ｔ２だけ前のタイミング（非サンプリングタイミング）における入力信号がサンプリングされる。遅延時間Ｔ２は、上述したように、サンプリング周期Ｔの１／４の時間に設定されているため、この場合、遅延時間Ｔ２は、サンプリング周期Ｔの１／２の周期である高周波ノイズｎ２の入力周期Ｔ（ｎ２）の１／２の時間に設定されている。したがって、この場合、第２遅延信号をサンプリングすることで、サンプリングタイミングに対して上記入力周期Ｔ（ｎ２）の１／２の時間（Ｔ（ｎ２）／２の時間）だけ前のタイミングにおける入力信号がサンプリングされる。
【００６３】
ここで、高周波ノイズｎ２（論理値「Ｈ」の入力信号）がサンプリングタイミングと同じタイミングで繰り返し入力されている上述の場合には、サンプリングタイミングに対して上記入力周期Ｔ（ｎ２）の１／２の時間だけ前のタイミングでは入力信号の論理値が「Ｌ」になっている。そのため、かかる場合にサンプリングされる第２遅延信号（すなわちサンプリングタイミングに対してＴ（ｎ２）／２の時間だけ前のタイミングの入力信号）の論理値も「Ｌ」になっている。これにより、ノイズ入力期間ｔ３〜ｔ４では各サンプリングタイミングごとにそれぞれカウンタ値Ｃｎのリセット処理が行われ、カウンタ値Ｃｎが０（初期値）のまま維持される。その結果、ノイズ入力期間ｔ３〜ｔ４においても、論理値「Ｈ」の出力信号が出力されない（換言すると論理値「Ｌ」の出力信号が出力される。）状態が継続される。これにより、サンプリング周期Ｔの半分の周期で高周波ノイズｎ２が入力される場合に、その高周波ノイズｎ２を好適に除去することができる。
【００６４】
以上、詳述した本実施形態の構成によれば、以下の優れた効果が得られる。
【００６５】
デジタルフィルタ３０に入力される入力信号を遅延回路３１，３２によりサンプリング周期Ｔの整数倍とは異なる所定の遅延時間Ｔ１，Ｔ２だけ遅延させることで遅延信号を生成し、その遅延信号についても入力信号のサンプリング時にサンプリングするようにした。つまり、遅延信号をサンプリングすることで、サンプリングタイミングよりも上記遅延時間Ｔ１，Ｔ２（サンプリング周期Ｔの整数倍とは異なる時間）だけ前のタイミングにおける入力信号、換言すると非サンプリングタイミングにおける入力信号をサンプリングするようにした。
【００６６】
そして、サンプリングした遅延信号の論理値が「Ｈ」であるか否かを判定し、判定の結果、その論理値が「Ｈ」であることを条件として、換言すると非サンプリングタイミングにおける入力信号の論理値が「Ｈ」であることを条件に、カウンタ処理を実施するようにした。この場合、論理値「Ｈ」の入力信号が連続的に入力される場合に限り、つまり正規の信号（センサ検出信号）が入力信号として入力される場合に限りカウンタ処理が実施されるため、論理値「Ｈ」の信号が断続的に入力される場合、つまり高周波ノイズが入力信号として入力される場合にはカウンタ処理が実施されない。このため、高周波ノイズが入力されているにもかかわらず、カウンタ値Ｃｎが閾値αに達し論理値「Ｈ」の出力信号が出力されてしまう不都合が生じるのを回避することができる。これにより、高周波ノイズが入力された場合に、その高周波ノイズを好適に除去することができる。
【００６７】
ところで、一般にＰＬＣ１１のデジタル入力ボード２６に設けられたゲートアレイ２７には、遅延回路等を（新たに）組み込み可能な領域（組み込み可能領域）が存在している。そこで、上記の実施形態では、このような点に着目し、かかるゲートアレイ２７に遅延回路３１，３２と判定部３３とを組み込むようにした。この場合、遅延回路３１，３２及び判定部３３をデジタル入力ボード２６（入力基板）に組み込むにあたり基板サイズを大きくする必要がないため、機器の大型化を抑制することができ、さらにはコストの増大を抑制することができる。よって、以上より、装置の大型化やコストの増大を抑制しながら、高周波ノイズを好適に除去することができる。
【００６８】
第１遅延回路３１の遅延時間Ｔ１をサンプリング周期Ｔの１／２の時間、第２遅延回路３２の遅延時間Ｔ２をサンプリング周期Ｔの１／４の時間に設定した。この場合、第１遅延信号をサンプリングすることにより、そのサンプリングタイミングに対してＴ／２の時間だけ前のタイミング（非サンプリングタイミング）における入力信号がサンプリングされ、第２遅延信号をサンプリングすることにより、そのサンプリングタイミングに対してＴ／４の時間だけ前のタイミング（非サンプリングタイミング）における入力信号がサンプリングされる。そのため、サンプリング周期Ｔと同じ周期Ｔ（ｎ１）で入力される高周波ノイズｎ１がサンプリングタイミングと同じタイミングで繰り返し入力される場合には、第１遅延信号をサンプリングすることで、そのサンプリングタイミングに対してＴ／２の時間だけ前のタイミングにおける入力信号、すなわちサンプリングタイミングに対して入力周期Ｔ（ｎ１）の１／２の時間だけ前のタイミングにおける入力信号がサンプリングされる。したがって、この場合、第１遅延信号の論理値は「Ｌ」と判定される。また、サンプリング周期Ｔの半分の周期Ｔ（ｎ２）で入力される高周波ノイズｎ２がサンプリングタイミングと同じタイミングで繰り返し入力される場合には、第２遅延信号をサンプリングすることで、そのサンプリングタイミングに対してＴ／４の時間だけ前のタイミングにおける入力信号、すなわちサンプリングタイミングに対して入力周期Ｔ（ｎ２）の１／２の時間だけ前のタイミングにおける入力信号がサンプリングされる。したがって、この場合、第２遅延信号の論理値は「Ｌ」と判定される。よって、この場合、高周波ノイズの誤サンプリングの問題が生じ易い上記の入力周期Ｔ（ｎ１）＝Ｔ，Ｔ（ｎ２）＝Ｔ／２で高周波ノイズｎ１，ｎ２が入力される場合において、誤サンプリングに基づきカウンタ処理が実施されてしまうのを回避することができる。これにより、高周波ノイズが入力されているにもかかわらず、カウンタ値Ｃｎが閾値に達し出力信号が出力されてしまう上述の不都合を好適に回避することができ、その結果高周波ノイズをより好適に除去することができる。
【００６９】
ここで、サンプリング周期Ｔと同じ周期で入力される高周波ノイズｎ１がサンプリングタイミングと同じタイミングで入力される事態が生じると、高周波ノイズｎ１の入力の度に高周波ノイズｎ１が誤サンプリングされてしまうおそれがあるため、かかる周期で高周波ノイズが入力される場合には、高周波ノイズの誤サンプリングの問題が特に生じ易いと考えられる。この点上述したように、第１遅延回路３１の遅延時間Ｔ１を、Ｔ／２、すなわち高周波ノイズｎ１の入力周期Ｔ（ｎ１）（＝Ｔ）の１／２に設定したため、かかる入力周期Ｔ（ｎ１）（＝Ｔ）で高周波ノイズｎ１が入力される場合において、誤サンプリングに基づきカウンタ処理が実施されてしまうのを回避することができる。これにより、高周波ノイズをより好適に除去することができる。
【００７０】
各遅延回路３１，３２の遅延時間Ｔ１，Ｔ２をサンプリング周期Ｔよりも短い時間に設定したため、遅延信号をサンプリングすることで、そのサンプリングのタイミングとその直前のサンプリングタイミングとの間のタイミングにおける入力信号、すなわち直近の非サンプリングタイミングにおける入力信号をサンプリングされる。そのため、そのサンプリングされた直近（直前）の非サンプリングタイミングにおける入力信号の論理値が「Ｌ」となっている場合にはカウンタ処理が実施されない。これにより、高周波ノイズが入力された場合に、その高周波ノイズの誤サンプリングに基づきカウンタ処理が実施されてしまう不具合を直ちに回避することができる。そのため、高周波ノイズが入力されているにもかかわらず、カウンタ値Ｃｎが閾値αに達し出力信号が出力されてしまう不都合をより確実に回避することができ、その結果高周波ノイズをより確実に除去することができる。
【００７１】
遅延回路として、遅延時間Ｔ１，Ｔ２の異なる複数の遅延回路３１，３２を設け、それら各遅延回路３１，３２の遅延信号をサンプリングすることで、複数の非サンプリングタイミングにおける入力信号をサンプリングするようにした。そして、これらサンプリングされた各遅延信号の論理値がそれぞれ「Ｈ」であるか否かを判定し、判定の結果、各遅延信号の論理値がいずれも「Ｈ」である場合にカウンタ処理を実施するようにした。そのため、サンプリングされた各遅延信号のうち少なくともいずれかの遅延信号の論理値が「Ｌ」である場合には、換言すると複数の非サンプリングタイミングにおける入力信号の論理値のうちいずれかの論理値が「Ｌ」である場合にはカウンタ処理が実施されない。したがって、この場合、入力周期の異なる複数種類の高周波ノイズｎ１，ｎ２が入力される場合において、それら各種類の高周波ノイズｎ１，ｎ２について、その誤サンプリングに基づくカウンタ処理の実施を回避することができる。そのため、それら複数種類の高周波ノイズｎ１，ｎ２についてノイズ除去を図ることができるため、高周波ノイズの除去効果を高めることができる。
【００７２】
また、各遅延回路３１，３２はいずれもゲートアレイ２７に組み込まれているため、遅延回路３１，３２を複数備える構成にあっても装置の大型化やコストの増大を招いてしまうことを抑制できる。これにより、装置の大型化等の抑制を図りながら、高周波ノイズの除去効果を高めることができる。
【００７３】
ＰＬＣ１１のデジタル入力ボード２６には一般にゲートアレイ２７が設けられている。その一方で、ＰＬＣ１１では小型化が要求されている。そこで、上記の実施形態では、デジタル入力ボード２６のゲートアレイ２７に遅延回路３１，３２及び判定部３３を組み込みデジタルフィルタ３０を構成した。これにより、ＰＬＣ１１の大型化を招くことなく、高周波ノイズを好適に除去することができる。また、一般にＰＬＣ１１（ひいてはロボット制御システム１０）が設置される工場内では、装置の設置スペースに関する制約が大きく、しかも多くの機器が設置されているためノイズ環境が厳しい。このため、この点を鑑みても、上記の効果を得ることの意義は大きいといえる。
【００７４】
遅延回路３１，３２により入力信号を遅延させて得られる遅延信号（換言すると入力信号のコピー）を利用してフィルタ処理を行っているので、入力信号に何か特別な処理を施してフィルタ処理を行う場合と比べ、フィルタ処理の処理速度を高めることができる。また、遅延回路３１，３２は単に入力信号を遅延させるだけの回路であるため、複雑な回路構成とする必要がなく、遅延回路３１，３２をデジタル入力ボード２６（ゲートアレイ２７）に組み込むのに際しては大きな組み込み領域を必要としない。そのため、この点でも、基板サイズの大型化、さらにはそれに伴う機器の大型化が抑制されている。
【００７５】
一般にゲートアレイ２７は寄生容量を有しているため、デジタルフィルタ３０によるフィルタ効果に加え、ゲートアレイ２７の寄生容量に基づくフィルタ（アナログフィルタ）効果も得ることができる。ゲートアレイ２７の寄生容量は微小であるため、この場合、周波数が極めて高い高周波ノイズを除去することができる。具体的には、ゲートアレイ２７（詳しくはＩＣ端子）の寄生容量は数ｐＦであるため、この場合、周波数が数百ＭＨｚ以上の高周波ノイズを除去することができる。
【００７６】
本発明は上記実施形態に限らず、例えば次のように実施されてもよい。
【００７７】
（１）上記実施形態では、各遅延回路３１，３２の遅延時間をそれぞれサンプリング周期Ｔの１／２，１／４の時間に設定したが、これを変更して、遅延時間をサンプリング周期Ｔの１／６や１／８、１／１０の時間に設定してもよい。それらの場合にも、遅延時間がサンプリング周期Ｔの１／２ｎ（ｎは１以上の整数）の時間に設定されるため、誤サンプリングの問題が生じ易いサンプリング周期Ｔの１／ｎの周期で入力される高周波ノイズを好適に除去することができる。
【００７８】
また、遅延時間をＮＴ＋１／２ｎ（Ｎは１以上の整数）の時間に設定してもよい。例えば、遅延時間をサンプリング周期Ｔの３／２や５／４の時間に設定することが考えられる。この場合にも、上述の効果を得ることができる。
【００７９】
さらに、遅延時間をＮＴ＋１／２ｎの時間以外の時間に設定してもよい。例えば、遅延時間をサンプリング周期Ｔの１／３や１／５、５／３の時間に設定することが考えられる。
【００８０】
（２）上記実施形態では、遅延回路として遅延時間の異なる２つの遅延回路３１，３２を設けたが、遅延時間の異なる３つ以上の遅延回路を設けてもよい。この場合、入力周期（周波数）の異なる３種類以上の高周波ノイズについてノイズ除去を図ることができるため、高周波ノイズの除去効果を高めることができる。また、遅延回路は必ずしも複数設ける必要はなく、１つだけ設けるようにしてもよい。
【００８１】
ちなみに、上述したように、ゲートアレイ２７の寄生容量に基づくフィルタ効果により数百ＭＨｚ以上の高周波ノイズについては除去されるため、遅延回路を複数設ける場合、遅延回路としては数百ＭＨｚ未満の高周波ノイズに対応したものを設ければよい。例えばサンプリング周波数ｆ（＝１／Ｔ（サンプリング周期））が５０Ｍｈｚに設定されている場合には、遅延回路として、遅延時間がサンプリング周期Ｔの１／１６〜１／１２以上のものを設ければよい。
【００８２】
（３）上記実施形態では、カウンタ処理（図３のステップＳ１５）においてカウンタ値Ｃｎをカウントアップする（増加させる）処理を行ったが、これを変更して、カウンタ処理においてカウンタ値Ｃｎをカウントダウンする（減少させる）処理を行ってもよい。この場合、例えばカウンタ値Ｃｎの初期値を４とし、閾値αを０とする。そして、カウンタ処理ではカウンタ値Ｃｎを１だけカウントダウンし、カウンタ値Ｃｎが閾値α（０）に達したらリセット処理によりカウンタ値Ｃｎを初期値（４）に戻す（リセットする）ことが考えられる。
【００８３】
（４）上記実施形態では、サンプリングされた遅延信号の論理値が「Ｌ」であった場合に（ステップＳ１３又はＳ１４においてＮＯ判定された場合に）、カウンタ値Ｃｎをリセットしたが、これを変更して、カウンタ値Ｃｎをリセットせずそのままにしておくようにしてもよい。
【００８４】
（５）上記実施形態では、論理値「Ｈ」の入力信号に対してデジタルフィルタ３０によるデジタルフィルタ処理を実施したが、論理値「Ｌ」の入力信号に対してデジタルフィルタ処理を実施してもよい。この場合、論理値「Ｌ」の入力信号がサンプリングされるとカウンタ処理が実施され、カウンタ値Ｃｎが閾値α以上になると論理値「Ｌ」の出力信号が出力される。なお、この場合には、論理値「Ｌ」が「所定の論理値」に相当し、論理値「Ｈ」が「所定の論理値とは異なる論理値」に相当する。
【００８５】
（６）上記実施形態では、ワーク検出センサ１７からのセンサ検出信号に対してデジタルフィルタ３０によるデジタルフィルタ処理を実施したが、スイッチのオン・オフを検出するセンサや、人の出入りを検出するセンサ等、その他のセンサからのセンサ検出信号に対してデジタルフィルタ処理を実施してもよい。
【００８６】
（７）上記実施形態では、ＰＬＣ１１の入力部１３を構成するデジタル入力ボード２６のゲートアレイ２７にデジタルフィルタ装置（デジタルフィルタ３０）を適用したが、これに代えて又は加えて、ＰＬＣ１１の入出力部（Ｉ／Ｏ）１４，１５を構成する入出力ボード（入力基板及び制御基板に相当する）のゲートアレイに上記デジタルフィルタ装置を適用してもよい。
【００８７】
また、ＰＬＣ１１が有する制御基板に限らず、ロボットコントローラ２１やコンベアコントローラ２２が有する制御基板（ゲートアレイ）に上記デジタルフィルタ装置を適用してもよい。
【００８８】
（８）上記実施形態では、制御システムを、ロボット２３やコンベア２４等、複数の産業機器を制御対象とするロボット制御システムとして具体化したが、例えばロボットのみ又はコンベアのみを制御対象とする制御システムとして具体化してもよい。前者（ロボットのみ）の場合には、ロボットを制御するロボットコントローラの制御基板に上記デジタルフィルタ装置を適用し、後者（コンベアのみ）の場合には、コンベアを制御するコンベアコントローラの制御基板に上記デジタルフィルタ装置を適用すればよい。
【符号の説明】
【００８９】
１０…制御システムとしてのロボット制御システム、１１…ＰＬＣ、１２…制御部としてのＰＬＣコントローラ、２３…産業機器としてのロボット、２４…産業機器としてのコンベア、２６…制御基板及び入力基板としてのデジタル入力ボード、２７…ゲートアレイ、３０…デジタルフィルタ装置としてのデジタルフィルタ、３１…第１遅延回路、３２…第２遅延回路、３３…判定手段としての判定部。
【図１】
0006344175.tif 000002
【図２】
0006344175.tif 000003
【図３】
0006344175.tif 000004
【図４】
0006344175.tif 000005
【図５】
0006344175.tif 000006