(57)【特許請求の範囲】
【請求項１】
コンピュータが、
プレレイアウトシミュレーションを実行する工程と、
ポストレイアウトシミュレーションを１回実行する工程と、
前記プレレイアウトシミュレーションの結果に基づいて得られた性能ばらつきデータと、前記ポストレイアウトシミュレーションによって得られた性能ばらつきデータとの差分データを算出する工程と、
前記差分データを用いて歩留まり予測精度を算出する工程と、
前記歩留まり予測精度が要求精度になったか否かを判定する工程とを実行し、
前記要求精度になったか否かを判定する工程で前記歩留まり予測精度が前記要求精度になったと判定するまで、前記ポストレイアウトシミュレーションを１回実行する工程、前記差分データを算出する工程、前記歩留まり予測精度を算出する工程及び前記要求精度になったか否か判定する工程を前記コンピュータが繰り返し実行し、
前記要求精度になったか否かを判定する工程で前記歩留まり予測精度が前記要求精度になったと判定した場合に、歩留まり予測値を算出する工程を前記コンピュータが実行することを特徴とするポストレイアウト回路の歩留まり検証方法。
【請求項２】
前記歩留まり予測精度を算出する工程において、前記差分データ及び前記ポストレイアウトシミュレーションによって得られたプロセスパラメータばらつきデータを用いて前記歩留まり予測精度を算出する処理を、前記コンピュータが実行することを特徴とする、請求項１に記載のポストレイアウト回路の歩留まり検証方法。
【請求項３】
前記歩留まり予測精度を算出する工程において、前記差分データ、前記ポストレイアウトシミュレーションによって得られたプロセスパラメータばらつきデータ、事前分布の期待値及び共分散行列を用いて、事後分布の期待値及び共分散行列を算出し、前記事後分布の期待値及び共分散行列を用いて前記歩留まり予測精度を算出する工程を、前記コンピュータが実行することを特徴とする、請求項１又は２に記載のポストレイアウト回路の歩留まり検証方法。
【請求項４】
前記要求精度になったか否かを判定する工程で前記歩留まり予測精度が前記要求精度になったと判定した場合に、前記プレレイアウトシミュレーションの結果に基づいて得られたプレレイアウトばらつきモデル式の係数と、前記差分データに基づいて得られた差分モデル式の係数とを用いて、前記ポストレイアウトシミュレーションによって得られた性能ばらつきデータとプロセスパラメータばらつきデータとの関係を規定するポストレイアウトばらつきモデル式の係数を算出し、ポストレイアウトばらつきモデル式を生成する工程を前記コンピュータが実行し、
前記歩留まり予測値を算出する工程において、前記ポストレイアウトばらつきモデル式を用いて、前記ポストレイアウトシミュレーションによって得られた性能ばらつきデータの累積分布関数を算出し、前記累積分布関数を用いて歩留まり予測値を算出する工程を、前記コンピュータが実行することを特徴とする、請求項１〜３のいずれか１項に記載のポストレイアウト回路の歩留まり検証方法。
【請求項５】
コンピュータに、
プレレイアウトシミュレーションを実行する工程と、
ポストレイアウトシミュレーションを１回実行する工程と、
前記プレレイアウトシミュレーションの結果に基づいて得られた性能ばらつきデータと、前記ポストレイアウトシミュレーションによって得られた性能ばらつきデータとの差分データを算出する工程と、
前記差分データを用いて歩留まり予測精度を算出する工程と、
前記歩留まり予測精度が要求精度になったか否かを判定する工程とを実行させ、
前記要求精度になったか否かを判定する工程で前記歩留まり予測精度が前記要求精度になったと判定するまで、前記ポストレイアウトシミュレーションを１回実行する工程、前記差分データを算出する工程、前記歩留まり予測精度を算出する工程及び前記要求精度になったか否か判定する工程を前記コンピュータに繰り返し実行させ、
前記要求精度になったか否かを判定する工程で前記歩留まり予測精度が前記要求精度になったと判定した場合に、歩留まり予測値を算出する工程を前記コンピュータに実行させることを特徴とするポストレイアウト回路の歩留まり検証プログラム。
【請求項６】
プレレイアウトシミュレーションを実行するプレレイアウトシミュレーション実行部と、
ポストレイアウトシミュレーションを１回実行するポストレイアウトシミュレーション実行部と、
前記プレレイアウトシミュレーションの結果に基づいて得られた性能ばらつきデータと、前記ポストレイアウトシミュレーションによって得られた性能ばらつきデータとの差分データを算出する差分データ算出部と、
前記差分データを用いて歩留まり予測精度を算出する歩留まり予測精度算出部と、
前記歩留まり予測精度が要求精度になったか否かを判定する判定部と、
前記判定部で前記歩留まり予測精度が前記要求精度になったと判定するまで、前記ポストレイアウトシミュレーション実行部、前記差分データ算出部、前記歩留まり予測精度算出部及び前記判定部に繰り返し実行を指示する繰返実行指示部と、
前記判定部で前記歩留まり予測精度が前記要求精度になったと判定した場合に、歩留まり予測値を算出する歩留まり予測値算出部とを備えることを特徴とするポストレイアウト回路の歩留まり検証装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ポストレイアウト回路の歩留まり検証方法、歩留まり検証プログラム及び歩留まり検証装置に関する。
【背景技術】
【０００２】
近年、アナログ回路を含むチップの製造プロセスの微細化に伴い、アナログ回路の設計段階でポストレイアウト回路の性能ばらつきのシミュレーションを行なって、ポストレイアウト回路の歩留まり検証を行なうことが必要になっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１７２２３３号公報
【特許文献２】特開２００２−４１５９５号公報
【非特許文献】
【０００４】
【非特許文献１】Fa Wang et al., “Bayesian Model Fusion: Large-Scale Performance Modeling of Analog and Mixed-Signal Circuits by Reusing Early-Stage Data”, IEEE/ACM Design Automation Conference (DAC), 2013, pp. 1-6
【非特許文献２】Xin Li, “Finding Deterministic Solution from Underdetermined Equation: Large-Scale Performance Modeling by Least Angle Regression”, IEEE/ACM Design Automation Conference (DAC), 2009, pp. 364-369
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ポストレイアウト回路の歩留まり検証の精度とシミュレーションの回数は関連しており、シミュレーションの回数が多くなると、歩留まり検証の精度も上がることになる。
しかしながら、要求された精度に対して、どれくらいの回数のシミュレーションが必要であるかは明らかでない。
【０００６】
このため、例えば、要求された精度に応じて、オペレータの経験によって、シミュレーションの回数を多めに設定し、設定された回数のシミュレーションを行なって、ポストレイアウト回路の歩留まり検証を行なうことになる。
この場合、要求された精度に対して必要以上の回数の無駄なシミュレーションを行なっている可能性がある。
【０００７】
しかしながら、ポストレイアウト回路の性能ばらつきのシミュレーションは非常に重く、１回のシミュレーションに多くの時間がかかるため、無駄なシミュレーションを行なうと、その分だけ歩留まり検証に要する時間が長くなってしまい、効率的でない。
そこで、要求された精度に対して必要な回数のシミュレーションを行なうようにして、ポストレイアウト回路の歩留まり検証の効率化を図りたい。
【課題を解決するための手段】
【０００８】
本ポストレイアウト回路の歩留まり検証方法は、コンピュータが、プレレイアウトシミュレーションを実行する工程と、ポストレイアウトシミュレーションを１回実行する工程と、プレレイアウトシミュレーションの結果に基づいて得られた性能ばらつきデータと、ポストレイアウトシミュレーションによって得られた性能ばらつきデータとの差分データを算出する工程と、差分データを用いて歩留まり予測精度を算出する工程と、歩留まり予測精度が要求精度になったか否かを判定する工程とを実行し、要求精度になったか否かを判定する工程で歩留まり予測精度が要求精度になったと判定するまで、ポストレイアウトシミュレーションを１回実行する工程、差分データを算出する工程、歩留まり予測精度を算出する工程及び要求精度になったか否か判定する工程をコンピュータが繰り返し実行し、要求精度になったか否かを判定する工程で歩留まり予測精度が要求精度になったと判定した場合に、歩留まり予測値を算出する工程をコンピュータが実行する。
【０００９】
本ポストレイアウト回路の歩留まり検証プログラムは、コンピュータに、プレレイアウトシミュレーションを実行する工程と、ポストレイアウトシミュレーションを１回実行する工程と、プレレイアウトシミュレーションの結果に基づいて得られた性能ばらつきデータと、ポストレイアウトシミュレーションによって得られた性能ばらつきデータとの差分データを算出する工程と、差分データを用いて歩留まり予測精度を算出する工程と、歩留まり予測精度が要求精度になったか否かを判定する工程とを実行させ、要求精度になったか否かを判定する工程で歩留まり予測精度が要求精度になったと判定するまで、ポストレイアウトシミュレーションを１回実行する工程、差分データを算出する工程、歩留まり予測精度を算出する工程及び要求精度になったか否か判定する工程をコンピュータに繰り返し実行させ、要求精度になったか否かを判定する工程で歩留まり予測精度が要求精度になったと判定した場合に、歩留まり予測値を算出する工程をコンピュータに実行させる。
【００１０】
本ポストレイアウト回路の歩留まり検証装置は、プレレイアウトシミュレーションを実行するプレレイアウトシミュレーション実行部と、ポストレイアウトシミュレーションを１回実行するポストレイアウトシミュレーション実行部と、プレレイアウトシミュレーションの結果に基づいて得られた性能ばらつきデータと、ポストレイアウトシミュレーションによって得られた性能ばらつきデータとの差分データを算出する差分データ算出部と、差分データを用いて歩留まり予測精度を算出する歩留まり予測精度算出部と、歩留まり予測精度が要求精度になったか否かを判定する判定部と、判定部で歩留まり予測精度が要求精度になったと判定するまで、ポストレイアウトシミュレーション実行部、差分データ算出部、歩留まり予測精度算出部及び判定部に繰り返し実行を指示する繰返実行指示部と、判定部で歩留まり予測精度が要求精度になったと判定した場合に、歩留まり予測値を算出する歩留まり予測値算出部とを備える。
【発明の効果】
【００１１】
したがって、本ポストレイアウト回路の歩留まり検証方法、歩留まり検証プログラム及び歩留まり検証装置によれば、要求された精度に対して必要な回数のシミュレーションを行なうようにすることができ、ポストレイアウト回路の歩留まり検証の効率化を図ることができるという利点がある。
【図面の簡単な説明】
【００１２】
【図１】本実施形態にかかるポストレイアウト回路の歩留まり検証方法（ポストレイアウト回路の歩留まり検証プログラムによる処理）を説明するためのフローチャートである。
【図２】本実施形態にかかるポストレイアウト回路の歩留まり検証装置の機能構成を説明するためのブロック図である。
【図３】本実施形態にかかるポストレイアウト回路の歩留まり検証装置のハードウェア構成を説明するための模式図である。
【図４】（Ａ）〜（Ｃ）は、本実施形態にかかるポストレイアウト回路の歩留まり検証装置及び方法においてポストレイアウトシミュレーションを繰り返すことで事後分布の期待値が徐々に真の値に近づいていくことを説明するための模式図である。
【図５】アナログ回路の設計処理手順を示すフローチャートである。
【発明を実施するための形態】
【００１３】
以下、図面により、本発明の実施の形態にかかるポストレイアウト回路の歩留まり検証方法、歩留まり検証プログラム及び歩留まり検証装置について、図１〜図５を参照しながら説明する。
本実施形態にかかるポストレイアウト回路の歩留まり検証方法、歩留まり検証プログラム及び歩留まり検証装置は、アナログ回路（アナログ集積回路）の回路設計を支援する設計支援装置に備えられる。そして、アナログ回路の設計段階でポストレイアウト回路の性能ばらつきのシミュレーション（ポストレイアウトシミュレーション）を行なって、ポストレイアウト回路の歩留まり検証（歩留まり解析）を行なうのに用いられる。なお、ポストレイアウト回路をアナログポストレイアウト回路ともいう。
【００１４】
ここで、アナログ回路の設計処理手順について、図５を参照しながら説明する。
まず、図５に示すように、各素子のつなぎ合わせ方を示す回路トポロジを確定するとともに、例えば抵抗値や容量値などの各素子の特性を示す設計パラメータを確定することで、回路設計を行なう（ステップＳ１）。
次に、上述の回路設計を検証し（ステップＳ２）、仕様を満たすか否かを判定する（ステップＳ３）。
【００１５】
この結果、仕様を満たしていないと判定した場合は、ステップＳ１に戻り、仕様を満たすと判定するまで同様の処理を繰り返す。
一方、仕様を満たすと判定した場合は、レイアウト設計（レイアウト処理）を行なう（ステップＳ４）。このレイアウト設計を行なうことにより、上述のようにして設計された回路に、例えば配線容量や配線抵抗等の寄生素子が含まれることになる。
【００１６】
なお、レイアウト設計を行なう前の設計対象回路をプレレイアウト回路と呼び、レイアウト設計を行なった後の設計対象回路をポストレイアウト回路と呼ぶ。
次に、ポストレイアウト回路に対して、例えばＤＲＣ（Design Rule Check）、ＬＶＳ（Layout Versus Schematic）等の物理検証を行ない（ステップＳ５）、仕様を満たすか否かを判定する（ステップＳ６）。
【００１７】
この判定の結果、仕様を満たしていないと判定した場合は、ステップＳ１又はステップＳ４に戻り、仕様を満たすと判定するまで同様の処理を繰り返す。
一方、仕様を満たすと判定した場合は、ポストレイアウト回路のばらつき検証を行ない（ステップＳ７）、歩留まりを満たすか否かを判定する（ステップＳ８）。
ここでは、ポストレイアウト回路のばらつき検証として、後述するように、ポストレイアウト回路の性能ばらつきのシミュレーション、即ち、ポストレイアウトシミュレーションを行なって、歩留まり予測値を算出し、歩留まり予測値が要求される歩留まり（例えば９５％）になっているか否かを判定することで、ポストレイアウト回路の歩留まり検証を行なう。
【００１８】
この判定の結果、歩留まりを満たしていないと判定した場合は、ステップＳ１又はステップＳ４に戻り、歩留まりを満たすと判定するまで同様の処理を繰り返す。
一方、歩留まりを満たすと判定した場合は、製造工程で上述のようにして設計された回路情報にしたがった回路が製造される。
例えば、ポストレイアウト回路の性能ばらつきのシミュレーション、即ち、ポストレイアウトシミュレーションを行なって、ポストレイアウト回路の歩留まり検証を行なった後、製造工程で上述のようにして設計された回路情報にしたがった回路が製造される。
【００１９】
このようにしているのは、プロセスの微細化に伴い、実際に製造した場合の例えば発振周波数や遅延量などの性能のばらつきが大きくなり、仕様範囲外となる回路が多くなって、歩留まりが低下してしまうため、この歩留まりの低下を設計段階で抑制するためである。
ところで、ポストレイアウトシミュレーションを行なって、ポストレイアウト回路の歩留まり検証を行なう場合、要求された精度（解析精度）に応じてシミュレーションの回数を設定し、設定された回数のシミュレーションを行なって、ポストレイアウト回路の歩留まり検証を行なうことになる。
【００２０】
しかしながら、ポストレイアウトシミュレーションは非常に重く、１回のシミュレーションに多くの時間がかかる。例えば、トランジスタレベルのシミュレーションに時間がかかり、特に、ポストレイアウト回路の回路規模が大きいと、１回のシミュレーション時間が長くなる。このため、無駄なシミュレーションを行なうと、その分だけ歩留まり検証に要する時間が長くなってしまい、効率的でない。
【００２１】
例えば、ＶＣＯ（Voltage Controlled oscillator）のポストレイアウト回路に含まれる素子数が３０万を超えるような場合には、１回のシミュレーションに要する時間は約１時間である。この場合、要求された精度に対しては４０回のシミュレーションを行なえば良いのに、オペレータの経験によって、シミュレーションの回数を多めに５０回に設定すると、１０回の無駄なシミュレーションを行なうことになり、歩留まり検証に要する時間が約１０時間長くなって、時間が無駄になり、効率的でない。
【００２２】
そこで、要求された精度に対して必要な回数のシミュレーションを行なうようにして、ポストレイアウト回路の歩留まり検証の効率化を図るべく、本実施形態では、ポストレイアウトシミュレーションを１回実行するたびに、歩留まり予測精度が要求精度になったか否かを確認し、歩留まり予測精度が要求精度になったら、ポストレイアウトシミュレーションを終了し、歩留まり予測値を算出し、歩留まり予測値が要求される歩留まりになっているか否かを判定することで、ポストレイアウト回路の歩留まり検証を行なうようになっている。
【００２３】
このため、本ポストレイアウト回路の歩留まり検証装置は、以下のようにして、ポストレイアウトシミュレーションを行なって、歩留まり予測値を算出するようになっている。
まず、本ポストレイアウト回路の歩留まり検証装置のハードウェア構成について、図３を参照しながら説明する。
本実施形態のポストレイアウト回路の歩留まり検証装置は、コンピュータを用いて実現することができ、そのハードウェア構成は、例えば図３に示すように、ＣＰＵ（Central Processing Unit）１０２、メモリ１０１、通信制御部１０９、入力装置１０６、表示制御部１０３、表示装置１０４、記憶装置１０５、可搬型記録媒体１０８のドライブ装置１０７を備え、これらがバス１１０によって相互に接続された構成になっている。なお、本装置のハードウェア構成はこれに限られるものではない。
【００２４】
ここで、ＣＰＵ１０２は、コンピュータ全体を制御するものであり、プログラムをメモリ１０１に読み出して実行し、ポストレイアウト回路の歩留まり検証装置に必要な処理を行なうものである。
メモリ１０１は、例えばＲＡＭなどの主記憶装置であり、プログラムの実行、データの書き換え等を行なう際に、プログラム又はデータを一時的に格納するものである。
【００２５】
通信制御部１０９（通信インターフェース）は、例えばＬＡＮやインターネットなどのネットワークを介して、他の装置と通信するために用いられるものである。この通信制御部１０９は、コンピュータに元から組み込まれていても良いし、後からコンピュータに取り付けられたＮＩＣ（Network Interface Card）でも良い。
入力装置１０６は、例えば、タッチパネル、マウスなどのポインティングデバイス、キーボードなどである。
【００２６】
表示装置１０４は、例えば液晶ディスプレイなどの表示装置である。
表示制御部１０３は、例えば歩留まり検証の結果などを表示装置１０４に表示させるための制御を行なうものである。
記憶装置１０５は、例えばハードディスクドライブ（ＨＤＤ）やＳＳＤなどの補助記憶装置であり、各種のプログラム及び各種のデータが格納されている。本実施形態では、記憶装置１０５には、後述のポストレイアウト回路の歩留まり検証プログラムが格納されている。なお、メモリ１０１として、例えばＲＯＭ（Read Only Memory）を備えるものとし、これに各種のプログラムや各種のデータを格納しておいても良い。
【００２７】
ドライブ装置１０７は、例えばフラッシュメモリ等の半導体メモリ、光ディスク、光磁気ディスク等の可搬型記録媒体１０８の記憶内容にアクセスするためのものである。
このようなハードウェア構成を備えるコンピュータにおいて、ＣＰＵ１０２が、例えば記憶装置１０５に格納されているポストレイアウト回路の歩留まり検証プログラムをメモリ１０１に読み出して実行することで、本ポストレイアウト回路の歩留まり検証装置の各機能が実現される。
【００２８】
つまり、図２に示すように、本ポストレイアウト回路の歩留まり検証装置１は、シミュレーション実行部２と、プレレイアウトばらつきモデル生成部３と、差分データ算出部４と、歩留まり予測精度算出部５と、判定部６と、繰返実行指示部７と、ポストレイアウトばらつきモデル生成部８と、歩留まり予測値算出部９とを備える。
ここで、シミュレーション実行部２は、シミュレータＩｎｖｏｋｅ部やシミュレーションデータ処理部などを備える回路シミュレータである。このシミュレーション実行部２には、プレレイアウト回路のネットリスト、ポストレイアウト回路のネットリスト、プロセスパラメータ及びプロセスパラメータばらつきデータ（プロセスパラメータばらつき分布）などが入力される。
【００２９】
ここでは、シミュレーション実行部２は、プレレイアウトシミュレーション実行部２Ａと、ポストレイアウトシミュレーション実行部２Ｂとを備える。
このうち、プレレイアウトシミュレーション実行部２Ａは、プレレイアウト回路の性能ばらつきのシミュレーション、即ち、プレレイアウトシミュレーションを実行する。
ポストレイアウトシミュレーション実行部２Ｂは、ポストレイアウト回路の性能ばらつきのシミュレーション、即ち、ポストレイアウトシミュレーションを１回実行する。
【００３０】
プレレイアウトばらつきモデル生成部３は、プレレイアウト回路の性能ばらつきモデル、即ち、プレレイアウトばらつきモデルを生成する。
差分データ算出部４は、プレレイアウトシミュレーションの結果に基づいて得られた性能ばらつきデータと、ポストレイアウトシミュレーションによって得られた性能ばらつきデータとの差分データを算出する。
【００３１】
歩留まり予測精度算出部５は、差分データを用いて歩留まり予測精度を算出する。この歩留まり予測精度算出部５は、差分モデルを生成する差分モデル生成部１０を備える。
判定部６は、歩留まり予測精度が要求精度になったか否かを判定する。
繰返実行指示部７は、判定部６で歩留まり予測精度が要求精度になったと判定するまで、ポストレイアウトシミュレーション実行部２Ｂ、差分データ算出部４、歩留まり予測精度算出部５及び判定部６に繰り返し実行を指示する。
【００３２】
ポストレイアウトばらつきモデル生成部８は、判定部６で歩留まり予測精度が要求精度になったと判定した場合に、ポストレイアウト回路の性能ばらつきモデル、即ち、ポストレイアウトばらつきモデルを生成する。
歩留まり予測値算出部９は、判定部６で歩留まり予測精度が要求精度になったと判定した場合に、歩留まり予測値を算出する。
【００３３】
次に、本ポストレイアウト回路の歩留まり検証装置１においてＣＰＵ１０２がメモリ１０１に読み込まれたポストレイアウト回路の歩留まり検証プログラムに従って実行する処理（ポストレイアウト回路の歩留まり検証方法）について、図１、図２を参照しながら説明する。
まず、本ポストレイアウト回路の歩留まり検証装置１は、プレレイアウトシミュレーション実行部２Ａによって、プレレイアウトシミュレーションを実行する（ステップＡ１）。
【００３４】
例えば、プレレイアウトシミュレーション実行部２Ａには、プレレイアウト回路のネットリスト、プロセスパラメータ及びプロセスパラメータばらつき分布などが入力される。そして、プレレイアウトシミュレーション実行部２Ａは、プロセスパラメータばらつき分布からサンプリングして、プレレイアウト回路の性能ばらつきのシミュレーションを行なって、サンプリングデータとして、性能ばらつきデータΔＰｐｒｅ、プロセスパラメータばらつきデータΔＸｐｒｅを出力する。
【００３５】
このようなプレレイアウトシミュレーション、即ち、プレレイアウト回路の性能ばらつきのシミュレーションは、例えばＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）等によって必要な回数（例えば２５００回など）だけ実行する。この結果、実行された回数分（例えば２５００個）のサンプリングデータ（プレレイアウトシミュレーションデータ）が得られる。
【００３６】
そして、本実施形態では、このようにして得られたサンプリングデータを用いて、プレレイアウト回路の性能ばらつきモデルを生成する（ステップＡ２）。このため、本実施形態では、ポストレイアウト回路の歩留まり検証装置１は、プレレイアウト回路の性能ばらつきモデルを生成するプレレイアウトばらつきモデル生成部３を備える。
具体的には、プレレイアウトばらつきモデル生成部３には、プレレイアウトシミュレーションによって得られたサンプリングデータ、即ち、例えば発振周波数などの性能のばらつきを示す性能ばらつきデータΔＰｐｒｅ、及び、製造プロセスのばらつき、即ち、例えばＭＯＳＦＥＴのＶｔｈや移動度などのプロセスパラメータのばらつきを示すプロセスパラメータばらつきデータΔＸｐｒｅが入力される。
【００３７】
なお、性能のばらつきとは、製造プロセスのばらつき、即ち、プロセスパラメータのばらつきに応じて、性能値がばらつくことをいう。また、ここでは、複数のプロセスパラメータばらつきデータが入力される。
そして、プレレイアウトばらつきモデル生成部３は、入力データ、即ち、性能ばらつきデータΔＰｐｒｅ、及び、プロセスパラメータばらつきデータΔＸｐｒｅを用いて、例えば最小二乗法で、プレレイアウト回路の性能ばらつきモデル、即ち、プレレイアウト回路の性能ばらつきモデル式（性能ばらつきモデル関数）ΔＰｐｒｅ＝ＡｐｒｅΔＸｐｒｅを生成し、これを差分データ算出部４へ出力する。
【００３８】
なお、プレレイアウト回路の性能ばらつきモデル式を、プレレイアウトシミュレーションによって得られた性能ばらつきデータとプロセスパラメータばらつきデータとの関係を規定するプレレイアウトばらつきモデル式ともいう。
このようにして生成されるプレレイアウト回路の性能ばらつきモデル式ΔＰｐｒｅ＝ＡｐｒｅΔＸｐｒｅの係数Ａｐｒｅは次式で表される。
【００３９】
【数１】
0006318897.tif 000002
【００４０】
また、本ポストレイアウト回路の歩留まり検証装置１は、ポストレイアウトシミュレーション実行部２Ｂによって、ポストレイアウトシミュレーションを１回実行する（ステップＡ３）。この工程を、ポストレイアウトシミュレーションを１回実行する工程という。
例えば、ポストレイアウトシミュレーション実行部２Ｂには、ポストレイアウト回路のネットリスト、プロセスパラメータ及びプロセスパラメータばらつき分布などが入力される。そして、ポストレイアウトシミュレーション実行部２Ｂは、プロセスパラメータばらつき分布からサンプリングして、ポストレイアウト回路の性能ばらつきのシミュレーションを行なって、サンプリングデータとして、性能ばらつきデータΔＰｐｏｓｔ、プロセスパラメータばらつきデータΔＸｐｏｓｔを出力する。
【００４１】
このようなポストレイアウトシミュレーション、即ち、ポストレイアウト回路の性能ばらつきのシミュレーションは、例えばＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）等によって１回だけ実行する。この結果、１回分（１個）のサンプリングデータ（ポストレイアウトシミュレーションデータ）が得られる。
次に、本ポストレイアウト回路の歩留まり検証装置１は、差分データ算出部４によって、プレレイアウトシミュレーションの結果に基づいて得られた性能ばらつきデータと、ポストレイアウトシミュレーションによって得られた性能ばらつきデータとの差分データを算出する（ステップＡ４）。この工程を、差分データを算出する工程という。
【００４２】
本実施形態では、差分データ算出部４には、ポストレイアウトシミュレーションによって得られたサンプリングデータ、即ち、例えば発振周波数などの性能のばらつきを示す性能ばらつきデータΔＰｐｏｓｔ、及び、製造プロセスのばらつき、即ち、例えばＭＯＳＦＥＴのＶｔｈや移動度などのプロセスパラメータのばらつきを示すプロセスパラメータばらつきデータΔＸｐｏｓｔが入力される。なお、ここでは、複数のプロセスパラメータばらつきデータが入力される。
【００４３】
また、差分データ算出部４には、プレレイアウトばらつきモデル生成部３で生成されたプレレイアウト回路の性能ばらつきモデル、即ち、プレレイアウト回路の性能ばらつきモデル式ΔＰｐｒｅ＝ＡｐｒｅΔＸｐｒｅも入力される。
そして、差分データ算出部４は、まず、プレレイアウトシミュレーションとポストレーアウトシミュレーションによって得られた製造プロセスのばらつき変数、即ち、プロセスパラメータばらつきデータΔＸｐｒｅ、ΔＸｐｏｓｔを、例えばＳｔａｒＲＣなどのツールを用いて、マッピングして対応づける。
【００４４】
次に、差分データ算出部４は、ΔＸｐｒｅとΔＸｐｏｓｔの対応づけに基づいて、プレレイアウト回路の性能ばらつきモデル式ΔＰｐｒｅ＝ＡｐｒｅΔＸｐｒｅのΔＸｐｒｅにΔＸｐｏｓｔを代入してΔＰｐｒｅを算出する。つまり、プレレイアウトシミュレーションによって得られたプレレイアウト回路の性能ばらつきモデル式ΔＰｐｒｅ＝ＡｐｒｅΔＸｐｒｅ、及び、ポストレーアウトシミュレーションによって得られたプロセスパラメータばらつきデータΔＸｐｏｓｔを用いて、性能ばらつきデータΔＰｐｒｅを算出する。このようにして、プレレイアウトシミュレーションの結果に基づいて性能ばらつきデータΔＰｐｒｅが得られる。
【００４５】
また、上述のようにしてマッピングすることで、マッピングされたプレレイアウト回路の性能ばらつきモデル、即ち、マッピングされたプレレイアウト回路の性能ばらつきモデル式ΔＰｐｒｅ＝ＡｐｒｅΔＸｐｏｓｔも生成され、これがポストレイアウトばらつきモデル生成部８へ出力される。
なお、マッピングされたプレレイアウト回路の性能ばらつきモデル式を、プレレイアウトシミュレーションによって得られた性能ばらつきデータとマッピングされたポストレイアウトシミュレーションによって得られたプロセスパラメータばらつきデータとの関係を規定する、マッピングされたプレレイアウトばらつきモデル式ともいう。
【００４６】
そして、差分データ算出部４は、プレレイアウトシミュレーションの結果に基づいて得られた性能ばらつきデータΔＰｐｒｅと、ポストレイアウトシミュレーションによって得られた性能ばらつきデータΔＰｐｏｓｔとの差分データΔＰｄｉｆｆ（ΔＰｄｉｆｆ＝ΔＰｐｏｓｔ−ΔＰｐｒｅ）を算出し、差分データΔＰｄｉｆｆ及びΔＸｐｏｓｔを歩留まり予測精度算出部５（差分モデル生成部１０）へ出力する。
【００４７】
次に、本ポストレイアウト回路の歩留まり検証装置１は、歩留まり予測精度算出部５によって、差分データを用いて、歩留まり予測精度、即ち、歩留まり予測値の予測精度を算出する（ステップＡ５）。この工程を、歩留まり予測精度を算出する工程という。
本実施形態では、歩留まり予測精度算出部５によって、上述の差分データΔＰｄｉｆｆ及びポストレイアウトシミュレーションによって得られたプロセスパラメータばらつきデータΔＸｐｏｓｔを用いて歩留まり予測精度を算出する。
【００４８】
ここでは、歩留まり予測精度算出部５によって、上述の差分データΔＰｄｉｆｆ、ポストレイアウトシミュレーションによって得られたプロセスパラメータばらつきデータΔＸｐｏｓｔ、事前分布の期待値及び共分散行列を用いて、事後分布の期待値及び共分散行列を算出し、事後分布の期待値及び共分散行列を用いて歩留まり予測精度を算出する。
なお、ここでは、製造プロセスのばらつき（プロセスパラメータばらつきデータ）の分布（実分布）は正規分布であり、プロセス変動範囲内では、性能のばらつき（性能ばらつきデータ）は製造プロセスのばらつきと線形関係を持つため、性能のばらつきの分布も正規分布となる。このため、性能のばらつきの分布、さらに、事前分布や事後分布を正規分布と仮定する。
【００４９】
つまり、まず、歩留まり予測精度算出部５には、上述の差分データΔＰｄｉｆｆ、ポストレイアウトシミュレーションによって得られたプロセスパラメータばらつきデータΔＸｐｏｓｔ、事前分布の期待値Ａ及び共分散行列（covariance；共分散行列値）Ｓ、性能測定のノイズ（データノイズ）の分散値（variance）βが入力される。
そして、歩留まり予測精度算出部５は、事前分布の期待値Ａ及び共分散行列Ｓから、入力されたデータΔＰｄｉｆｆ、ΔＸｐｏｓｔ、βを用いて、事後分布の期待値Ａ及び共分散行列Ｓを求める。
【００５０】
ここで、ｎ回目のポストレイアウトシミュレーションを行なった場合の事後分布の期待値Ａｎ及び共分散行列Ｓｎを、次式によって求める。つまり、ｎ回目のポストレイアウトシミュレーションの結果から得られたΔＰｄｉｆｆ及びΔＸｐｏｓｔを用いて求められる事後分布の期待値Ａｎ及び共分散行列Ｓｎを、次式によって求める。
なお、この場合、ｎ−１回目のポストレイアウトシミュレーションの結果から得られたΔＰｄｉｆｆ及びΔＸｐｏｓｔを用いて求められた事後分布の期待値Ａｎ−１及び共分散行列Ｓｎ−１が、事前分布の期待値Ａ及び共分散行列Ｓとして用いられることになる。また、１回目のポストレイアウトシミュレーションを行なった場合の事後分布の期待値Ａｎ及び共分散行列Ｓｎを求める場合は、初期値として事前分布の期待値Ａ０及び共分散行列Ｓ０を与えておく。
【００５１】
【数２】
0006318897.tif 000003
【００５２】
このように、ここでは、事前分布の期待値Ａ及び共分散行列Ｓから、入力されたデータΔＰｄｉｆｆ、ΔＸｐｏｓｔ、βになる最も高い確率［ＭＡＰ（Maximum A Posteriori）推定］を得る事後分布の期待値Ａ及び共分散行列Ｓを算出する。つまり、Ｂａｙｅｓ定理によって、事前分布から、新しく入力されたデータΔＰｄｉｆｆ、ΔＸｐｏｓｔ、βに基づいて、事後分布を求め、最も高い確率（ＭＡＰ推定）を得る事後分布の期待値Ａ及び共分散行列Ｓを算出する。
【００５３】
例えば、図４（Ａ）に示すような初期分布としての事前分布が与えられ、２０回目のポストレイアウトシミュレーションの結果から得られた事後分布、即ち、２０個のポストレイアウトシミュレーションデータで計算した事後分布は図４（Ｂ）に示すようになり、さらに、２５回目のポストレイアウトシミュレーションの結果から得られた事後分布、即ち、２５個のポストレイアウトシミュレーションデータで計算した事後分布は図４（Ｃ）に示すようになり、事後分布の期待値は徐々に真の値に近づいていき、精度が上がっていくことになる。なお、例えば、対象回路の性能ばらつきに関係ありそうなプロセスパラメータが複数あり、複数のプロセスパラメータばらつきデータが入力される場合、この数に応じた複数の事後分布の期待値が徐々に真の値に近づいていくことになる。
【００５４】
そして、歩留まり予測精度算出部５は、上述のようにして求めた事後分布の期待値Ａ及び共分散行列Ｓを用いて、歩留まり予測精度を算出する。つまり、歩留まり予測精度算出部５は、上述のようにして求めた事後分布の期待値Ａのベクトル（vector）のｉ成分をａｉとし、共分散行列Ｓのｉｉ成分をｓｉｉとして、プロセスパラメータの数（プロセスパラメータばらつきデータの数）をｍとして、次式によって、歩留まり予測精度Ａｃｃを算出する。
【００５５】
【数３】
0006318897.tif 000004
【００５６】
ところで、本実施形態では、歩留まり予測精度算出部５は、差分データΔＰｄｉｆｆ、ΔＸｐｏｓｔを用いて、差分モデルを生成する（ステップＡ５）。このため、本実施形態では、歩留まり予測精度算出部５は、差分モデルを生成する差分モデル生成部１０を備える。
つまり、差分モデル生成部１０には、上述の差分データΔＰｄｉｆｆ及びポストレイアウトシミュレーションによって得られたプロセスパラメータばらつきデータΔＸｐｏｓｔが入力される。
【００５７】
そして、差分モデル生成部１０は、入力データ、即ち、上述の差分データΔＰｄｉｆｆ及びプロセスパラメータばらつきデータΔＸｐｏｓｔを用いて、差分モデル、即ち、差分モデル式（差分モデル関数）ΔＰｄｉｆｆ＝ＡｄｉｆｆΔＸｐｏｓｔを生成し、これをポストレイアウトばらつきモデル生成部８へ出力する。
なお、差分モデル式を、上述の差分データとポストレイアウトシミュレーションによって得られたプロセスパラメータばらつきデータとの関係を規定する差分モデル式ともいう。
【００５８】
この差分モデル、即ち、差分モデル式ΔＰｄｉｆｆ＝ＡｄｉｆｆΔＸｐｏｓｔを生成するのに、上述のようにして求めた事後分布の期待値Ａを、その係数Ａｄｉｆｆとして用いる［Ａｄｉｆｆ＝Ａ］。
このように、歩留まり予測精度算出部５、即ち、差分モデル生成部１０は、入力データ、即ち、上述の差分データΔＰｄｉｆｆ及びプロセスパラメータばらつきデータΔＸｐｏｓｔ、並びに、上述のようにして求めた事後分布の期待値Ａを用いて、差分モデル、即ち、差分モデル式ΔＰｄｉｆｆ＝ＡｄｉｆｆΔＸｐｏｓｔを生成し、これをポストレイアウトばらつきモデル生成部８へ出力する。
【００５９】
このため、上述のようにして事後分布の期待値Ａを求めることは、差分モデル式の係数Ａｄｉｆｆを求めることである。例えば、ｎ回目のポストレイアウトシミュレーションを行なった場合の事後分布の期待値Ａｎを求めることは、ｎ回目のポストレイアウトシミュレーションを行なった場合の差分モデルΣａｎＸｎの係数Ａｎを求めることである。また、ｎ回目のポストレイアウトシミュレーションを行なった場合の事後分布の共分散行列Ｓｎを求めることは、ｎ回目のポストレイアウトシミュレーションを行なった場合の差分モデルの係数Ａｎの共分散行列Ｓｎを求めることである。
【００６０】
なお、差分モデル式の係数を、モデル係数、モデル係数値、モデルパラメータ値ともいう。この場合、事前分布や事後分布は、差分モデル式の係数（パラメータ）を期待値とする事前分布や事後分布ということになる。また、事前分布や事後分布の期待値及び共分散行列は、差分モデル式の係数（パラメータ）を期待値とする事前分布や事後分布の期待値及び共分散行列ということになる。また、プロセスパラメータの数をｍとしているが、これは、モデル係数の数、即ち、期待値の数である。
【００６１】
次に、本ポストレイアウト回路の歩留まり検証装置１は、判定部６によって、歩留まり予測精度が要求精度（規定精度）になったか否かを判定する（ステップＡ６）。この工程を、要求精度になったか否かを判定する工程という。
この判定の結果、歩留まり予測精度が要求精度になっていないと判定した場合、ステップＡ３に戻り、同様の処理を繰り返す。
【００６２】
つまり、本ポストレイアウト回路の歩留まり検証装置１は、判定部６によって、要求精度になったか否かを判定する工程（ステップＡ６）で、歩留まり予測精度が要求精度になったと判定するまで、ポストレイアウトシミュレーションを１回実行する工程（ステップＡ３）、差分データを算出する工程（ステップＡ４）、歩留まり予測精度を算出する工程（ステップＡ５）及び要求精度になったか否か判定する工程（ステップＡ６）を繰り返し実行する。つまり、本ポストレイアウト回路の歩留まり検証装置１は、判定部６で歩留まり予測精度が要求精度になったと判定するまで、繰返実行指示部７によって、ポストレイアウトシミュレーション実行部２Ｂ、差分データ算出部４、歩留まり予測精度算出部５及び判定部６に繰り返し実行を指示する。
【００６３】
このように、歩留まり予測精度が要求精度になったか否かを確認しながら、ポストレイアウトシミュレーションを順々に進めていくことで、要求精度に対して必要な回数のポストアウトシミュレーションを行なうようにすることができる。
ここでは、上述のように、ポストレイアウトシミュレーションを繰り返し、シーケンシャルに行なう過程で、ポストレイアウトシミュレーションを１回行なうたびに、シーケンシャルに、差分データを算出し（さらには差分モデルを生成し）、歩留まり予測精度を算出し、歩留まり予測精度が要求精度になったら、ポストレイアウトシミュレーションを終了するようにして、要求精度に対して必要な回数のポストアウトシミュレーションを行なうようにしている。なお、差分データをシーケンシャル差分データともいう。また、差分モデルをシーケンシャル差分モデルともいう。
【００６４】
この場合、例えば、高い要求精度に応じて多くの回数のポストレイアウトシミュレーションを行なう場合であっても、ポストレイアウトシミュレーション及びこれに伴う計算は１回ずつ行なわれるため、コンピュータ（計算機）の負担を少なくすることもできる。
また、上述のように、歩留まり予測値を用いるのではなく、歩留まり予測精度、即ち、歩留まり予測値の精度を用い、これが要求精度になったか否かを判定することで、間接的に、要求された歩留まり検証の精度になったか否かを判定するようにしている。
【００６５】
ここでは、上述のように、要求精度になったか否かの判定に用いる歩留まり予測精度は、事後分布の期待値Ａのベクトルのｉ成分ａｉ、及び、共分散行列Ｓのｉｉ成分ｓｉｉを用いて求められる。そして、事後分布の期待値Ａ及び共分散行列Ｓはポストレイアウトシミュレーションを行なうたびに収束していき、これらに基づいて求められる歩留まり予測精度もポストレイアウトシミュレーションを行なうたびに収束していく。
【００６６】
そして、新たにポストレイアウトシミュレーションが行なわれても、即ち、新しいポストレイアウトシミュレーションデータが入っても、事後分布の期待値Ａ及び共分散行列Ｓが収束してほとんど変わらなくなり、歩留まり予測精度も収束してほとんど変わらなくなった場合、歩留り予測値と真の歩留まりとの誤差がほとんどなくなり、要求された歩留まり検証の高い精度で満たすことになる。
【００６７】
このため、事後分布の期待値Ａ及び共分散行列Ｓの収束度合い、即ち、歩留まり予測精度の収束度合いがどの程度になったかで、歩留まり予測値と真の歩留まりとの誤差がどの程度になったか、即ち、要求された歩留まり検証の精度になったかを判定することができる。したがって、歩留まり予測精度が要求精度になったか否かを判定することで、歩留まり予測値と真の歩留まりとの誤差を判定し、要求された歩留まり検証の精度になったか否かを判定することができる。
【００６８】
ここで、歩留まりとは、製造したものが仕様範囲内に入る確率である。例えば、発振回路チップで、仕様が５００ＭＨｚ±５ＭＨｚの場合、歩留まりが９５％とすると、１００個のチップの中で９５個のチップは発振周波数が５００ＭＨｚ±５ＭＨｚの範囲内に入ることになる。しかしながら、設計段階で算出される歩留まり予測値と真の歩留まりとの間には誤差（予測誤差）がある。そして、歩留まり予測精度が高くなればなるほど、歩留まり予測値と真の歩留まりとの誤差が小さくなるという相関があるため、上述のようにして、歩留まり予測精度を評価することで、歩留まり予測値の誤差を評価し、要求された歩留まり検証の精度になったかを評価するようにしている。
【００６９】
その後、本ポストレイアウト回路の歩留まり検証装置１は、判定部６によって、要求精度になったか否かを判定する工程（ステップＡ６）で、歩留まり予測精度が要求精度になったと判定した場合に、歩留まり予測値算出部９によって、歩留まり予測値を算出する（ステップＡ８）。このため、要求精度に対応する歩留まり予測値が算出されることになる。
【００７０】
本実施形態では、まず、ポストレイアウト回路の性能ばらつきモデルを生成し（ステップＡ７）、これを用いて、歩留まり予測値算出部９が、歩留まり予測値を算出する（ステップＡ８）。このため、本実施形態では、ポストレイアウト回路の歩留まり検証装置１は、ポストレイアウト回路の性能ばらつきモデルを生成するポストレイアウトばらつきモデル生成部８を備える。
【００７１】
具体的には、ポストレイアウトばらつきモデル生成部８には、マッピングされたプレレイアウトばらつきモデル式ΔＰｐｒｅ＝ＡｐｒｅΔＸｐｏｓｔ（又はプレレイアウトばらつきモデル式ΔＰｐｒｅ＝ＡｐｒｅΔＸｐｒｅ）、及び、差分モデル式ΔＰｄｉｆｆ＝ＡｄｉｆｆΔＸｐｏｓｔが入力される。つまり、マッピングされたプレレイアウトばらつきモデル式ΔＰｐｒｅ＝ＡｐｒｅΔＸｐｏｓｔ又はプレレイアウトばらつきモデル式ΔＰｐｒｅ＝ＡｐｒｅΔＸｐｒｅの係数Ａｐｒｅ、及び、差分モデル式ΔＰｄｉｆｆ＝ＡｄｉｆｆΔＸｐｏｓｔの係数Ａｄｉｆｆが入力される。
【００７２】
そして、ポストレイアウトばらつきモデル生成部８は、入力データ、即ち、マッピングされたプレレイアウトばらつきモデル式ΔＰｐｒｅ＝ＡｐｒｅΔＸｐｏｓｔ（又はプレレイアウトばらつきモデル式ΔＰｐｒｅ＝ＡｐｒｅΔＸｐｒｅ）と差分モデル式ΔＰｄｉｆｆ＝ＡｄｉｆｆΔＸｐｏｓｔとを用いて、ポストレイアウト回路の性能ばらつきモデル、即ち、ポストレイアウト回路の性能ばらつきモデル式（性能ばらつきモデル関数）ΔＰｐｏｓｔ＝ＡｐｏｓｔΔＸｐｏｓｔを生成し（ステップＡ７）、これを歩留まり予測値算出部９へ出力する。
【００７３】
つまり、ポストレイアウトばらつきモデル生成部８は、入力データ、即ち、係数Ａｐｒｅと係数Ａｄｉｆｆとを足し合わせて、係数Ａｐｏｓｔを算出し（Ａｐｏｓｔ＝Ａｐｒｅ＋Ａｄｉｆｆ）、ポストレイアウト回路の性能ばらつきモデル式ΔＰｐｏｓｔ＝ＡｐｏｓｔΔＸｐｏｓｔを生成し、これを歩留まり予測値算出部９へ出力する。
なお、ポストレイアウト回路の性能ばらつきモデル式を、ポストレイアウトシミュレーションによって得られた性能ばらつきデータとプロセスパラメータばらつきデータとの関係を規定するポストレイアウトばらつきモデル式ともいう。
【００７４】
次に、歩留まり予測値算出部９には、ポストレイアウトばらつきモデル式ΔＰｐｏｓｔ＝ＡｐｏｓｔΔＸｐｏｓｔ、及び、プロセスパラメータのばらつき分布が入力される。
なお、プロセスパラメータのばらつき分布は、プレレイアウトシミュレーションやポストレイアウトシミュレーションを実行するシミュレーション実行部２に入力されている。このため、歩留まり予測値算出部９は、シミュレーション実行部２からプロセスパラメータのばらつき分布を取得する。
【００７５】
そして、歩留まり予測値算出部９は、プロセスパラメータばらつき分布から、例えばＬＨＳ（Latin Hypercube Sampling）を使って、プロセスパラメータばらつきデータΔＸを求め、このプロセスパラメータばらつきデータΔＸを、ポストレイアウトばらつきモデル式ΔＰｐｏｓｔ＝ＡｐｏｓｔΔＸｐｏｓｔのΔＸｐｏｓｔに代入して、性能ばらつきデータΔＰｐｏｓｔの累積分布関数ｃｄｆを算出し、ｐ１、ｐ２を仕様の性能ばらつき範囲の上下値として、歩留まり予測値ｙｉｅｌｄを、式ｙｉｅｌｄ＝ｃｄｆ（ｐ２）−ｃｄｆ（ｐ１）によって算出し（ステップＡ８）、これを表示装置等へ出力する。
【００７６】
このように、本実施形態では、歩留まり予測精度が要求精度になったと判定した場合に、プレレイアウトシミュレーションの結果に基づいて得られたプレレイアウトばらつきモデル式の係数Ａｐｒｅと、上述の差分データに基づいて得られた差分モデル式の係数Ａｄｉｆｆとを用いて、ポストレイアウトシミュレーションによって得られた性能ばらつきデータとプロセスパラメータばらつきデータとの関係を規定するポストレイアウトばらつきモデル式の係数Ａｐｏｓｔを算出し、ポストレイアウトばらつきモデル式ΔＰｐｏｓｔ＝ＡｐｏｓｔΔＸｐｏｓｔを生成する。
【００７７】
このため、本実施形態では、ポストレイアウト回路の歩留まり検証装置１は、歩留まり予測精度が要求精度になったと判定した場合に、プレレイアウトシミュレーションの結果に基づいて得られたプレレイアウトばらつきモデル式の係数Ａｐｒｅと、上述の差分データに基づいて得られた差分モデル式の係数Ａｄｉｆｆとを用いて、ポストレイアウトシミュレーションによって得られた性能ばらつきデータとプロセスパラメータばらつきデータとの関係を規定するポストレイアウトばらつきモデル式の係数Ａｐｏｓｔを算出し、ポストレイアウトばらつきモデル式ΔＰｐｏｓｔ＝ＡｐｏｓｔΔＸｐｏｓｔを生成するポストレイアウトばらつきモデル生成部８を備える。
【００７８】
そして、歩留まり予測値算出部９によって、ポストレイアウトばらつきモデル生成部８で生成されたポストレイアウトばらつきモデル式ΔＰｐｏｓｔ＝ＡｐｏｓｔΔＸｐｏｓｔを用いて、ポストレイアウトシミュレーションによって得られた性能ばらつきデータΔＰｐｏｓｔの累積分布関数ｃｄｆを算出し、累積分布関数を用いて歩留まり予測値ｙｉｅｌｄを算出する。
【００７９】
つまり、歩留まり予測値算出部９によって、ポストレイアウトばらつきモデル生成部８で生成されたポストレイアウトばらつきモデル式ΔＰｐｏｓｔ＝ＡｐｏｓｔΔＸｐｏｓｔのプロセスパラメータばらつきデータΔＸｐｏｓｔに、プロセスパラメータばらつき分布から求められたプロセスパラメータばらつきデータΔＸを代入して、ポストレイアウトシミュレーションによって得られた性能ばらつきデータΔＰｐｏｓｔの累積分布関数ｃｄｆを算出し、累積分布関数を用いて歩留まり予測値ｙｉｅｌｄを算出する。
【００８０】
このように、ポストレイアウトシミュレーションを１回実行するたびに、プレレイアウトシミュレーションの結果に基づいて得られた性能ばらつきデータとポストレイアウトシミュレーションによって得られた性能ばらつきデータとの差分データを算出し、差分データを用いて歩留まり予測精度を算出し、歩留まり予測精度が要求精度になったか否かを判定し、これらの処理を歩留まり予測精度が要求精度になるまで繰り返し、歩留まり予測精度が要求精度になったら、ポストレイアウトシミュレーションを終了して、歩留まり予測値を算出する。
【００８１】
したがって、本実施形態にかかるポストレイアウト回路の歩留まり検証方法、歩留まり検証プログラム及び歩留まり検証装置によれば、要求された精度に対して必要な回数のシミュレーションを行なうようにすることができ、ポストレイアウト回路の歩留まり検証の効率化を図ることができるという利点がある。
なお、上述の実施形態では、ポストレイアウト回路の歩留まり検証装置を、コンピュータにポストレイアウト回路の歩留まり検証プログラムをインストールしたものとして構成しているが、上述の実施形態における処理をコンピュータに実行させるポストレイアウト回路の歩留まり検証プログラム（上述のような機能をコンピュータに実現させるためのポストレイアウト回路の歩留まり検証プログラム）は、コンピュータ読取可能な記録媒体に格納した状態で提供される場合もある。
【００８２】
ここで、記録媒体には、例えば半導体メモリなどのメモリ，磁気ディスク，光ディスク［例えばＣＤ（Compact Disc）−ＲＯＭ，ＤＶＤ（Digital Versatile Disk），ブルーレイディスク等］，光磁気ディスク（ＭＯ：Magneto optical Disc）等のプログラムを記録することができるものが含まれる。なお、磁気ディスク，光ディスク，光磁気ディスク等を可搬型記録媒体ともいう。
【００８３】
この場合、ドライブ装置を介して、可搬型記録媒体からポストレイアウト回路の歩留まり検証プログラムを読み出し、読み出されたポストレイアウト回路の歩留まり検証プログラムを記憶装置にインストールすることになる。これにより、上述の実施形態で説明したポストレイアウト回路の歩留まり検証装置及びポストレイアウト回路の歩留まり検証方法が実現され、上述の実施形態の場合と同様に、記憶装置にインストールされたポストレイアウト回路の歩留まり検証プログラムを、ＣＰＵがメインメモリ上に読み出して実行することで、上述の実施形態の各処理が行なわれることになる。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。
【００８４】
また、上述の実施形態における処理をコンピュータに実行させるポストレイアウト回路の歩留まり検証プログラムは、例えば伝送媒体としてのネットワーク（例えばインターネット，公衆回線や専用回線等の通信回線等）を介して提供される場合もある。
例えば、プログラム提供者が例えばサーバなどの他のコンピュータ上で提供しているポストレイアウト回路の歩留まり検証プログラムを、例えばインターネットやＬＡＮ等のネットワーク及び通信インタフェースを介して、記憶装置にインストールしても良い。これにより、上述の実施形態で説明したポストレイアウト回路の歩留まり検証装置及びポストレイアウト回路の歩留まり検証方法が実現され、上述の実施形態の場合と同様に、記憶装置にインストールされたポストレイアウト回路の歩留まり検証プログラムを、ＣＰＵがメインメモリ上に読み出して実行することで、上述の実施形態の各処理が行なわれることになる。なお、コンピュータは、例えばサーバなどの他のコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムに従った処理を実行することもできる。
【００８５】
なお、本発明は、上述した実施形態に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の実施形態に関し、更に、付記を開示する。
（付記１）
コンピュータが、
プレレイアウトシミュレーションを実行する工程と、
ポストレイアウトシミュレーションを１回実行する工程と、
前記プレレイアウトシミュレーションの結果に基づいて得られた性能ばらつきデータと、前記ポストレイアウトシミュレーションによって得られた性能ばらつきデータとの差分データを算出する工程と、
前記差分データを用いて歩留まり予測精度を算出する工程と、
前記歩留まり予測精度が要求精度になったか否かを判定する工程とを実行し、
前記要求精度になったか否かを判定する工程で前記歩留まり予測精度が前記要求精度になったと判定するまで、前記ポストレイアウトシミュレーションを１回実行する工程、前記差分データを算出する工程、前記歩留まり予測精度を算出する工程及び前記要求精度になったか否か判定する工程を前記コンピュータが繰り返し実行し、
前記要求精度になったか否かを判定する工程で前記歩留まり予測精度が前記要求精度になったと判定した場合に、歩留まり予測値を算出する工程を前記コンピュータが実行することを特徴とするポストレイアウト回路の歩留まり検証方法。
【００８６】
（付記２）
前記歩留まり予測精度を算出する工程において、前記差分データ及び前記ポストレイアウトシミュレーションによって得られたプロセスパラメータばらつきデータを用いて前記歩留まり予測精度を算出する処理を、前記コンピュータが実行することを特徴とする、付記１に記載のポストレイアウト回路の歩留まり検証方法。
【００８７】
（付記３）
前記歩留まり予測精度を算出する工程において、前記差分データ、前記ポストレイアウトシミュレーションによって得られたプロセスパラメータばらつきデータ、事前分布の期待値及び共分散行列を用いて、事後分布の期待値及び共分散行列を算出し、前記事後分布の期待値及び共分散行列を用いて前記歩留まり予測精度を算出する工程を、前記コンピュータが実行することを特徴とする、付記１又は２に記載のポストレイアウト回路の歩留まり検証方法。
【００８８】
（付記４）
前記要求精度になったか否かを判定する工程で前記歩留まり予測精度が前記要求精度になったと判定した場合に、前記プレレイアウトシミュレーションの結果に基づいて得られたプレレイアウトばらつきモデル式の係数と、前記差分データに基づいて得られた差分モデル式の係数とを用いて、前記ポストレイアウトシミュレーションによって得られた性能ばらつきデータとプロセスパラメータばらつきデータとの関係を規定するポストレイアウトばらつきモデル式の係数を算出し、ポストレイアウトばらつきモデル式を生成する工程を前記コンピュータが実行し、
前記歩留まり予測値を算出する工程において、前記ポストレイアウトばらつきモデル式を用いて、前記ポストレイアウトシミュレーションによって得られた性能ばらつきデータの累積分布関数を算出し、前記累積分布関数を用いて歩留まり予測値を算出する工程を、前記コンピュータが実行することを特徴とする、付記１〜３のいずれか１項に記載のポストレイアウト回路の歩留まり検証方法。
【００８９】
（付記５）
コンピュータに、
プレレイアウトシミュレーションを実行する工程と、
ポストレイアウトシミュレーションを１回実行する工程と、
前記プレレイアウトシミュレーションの結果に基づいて得られた性能ばらつきデータと、前記ポストレイアウトシミュレーションによって得られた性能ばらつきデータとの差分データを算出する工程と、
前記差分データを用いて歩留まり予測精度を算出する工程と、
前記歩留まり予測精度が要求精度になったか否かを判定する工程とを実行させ、
前記要求精度になったか否かを判定する工程で前記歩留まり予測精度が前記要求精度になったと判定するまで、前記ポストレイアウトシミュレーションを１回実行する工程、前記差分データを算出する工程、前記歩留まり予測精度を算出する工程及び前記要求精度になったか否か判定する工程を前記コンピュータに繰り返し実行させ、
前記要求精度になったか否かを判定する工程で前記歩留まり予測精度が前記要求精度になったと判定した場合に、歩留まり予測値を算出する工程を前記コンピュータに実行させることを特徴とするポストレイアウト回路の歩留まり検証プログラム。
【００９０】
（付記６）
前記歩留まり予測精度を算出する工程において、前記差分データ及び前記ポストレイアウトシミュレーションによって得られたプロセスパラメータばらつきデータを用いて前記歩留まり予測精度を算出する処理を、前記コンピュータに実行させることを特徴とする、付記５に記載のポストレイアウト回路の歩留まり検証プログラム。
【００９１】
（付記７）
前記歩留まり予測精度を算出する工程において、前記差分データ、前記ポストレイアウトシミュレーションによって得られたプロセスパラメータばらつきデータ、事前分布の期待値及び共分散行列を用いて、事後分布の期待値及び共分散行列を算出し、前記事後分布の期待値及び共分散行列を用いて前記歩留まり予測精度を算出する工程を、前記コンピュータに実行させることを特徴とする、付記５又は６に記載のポストレイアウト回路の歩留まり検証プログラム。
【００９２】
（付記８）
前記要求精度になったか否かを判定する工程で前記歩留まり予測精度が前記要求精度になったと判定した場合に、前記プレレイアウトシミュレーションの結果に基づいて得られたプレレイアウトばらつきモデル式の係数と、前記差分データに基づいて得られた差分モデル式の係数とを用いて、前記ポストレイアウトシミュレーションによって得られた性能ばらつきデータとプロセスパラメータばらつきデータとの関係を規定するポストレイアウトばらつきモデル式の係数を算出し、ポストレイアウトばらつきモデル式を生成する工程を前記コンピュータに実行させ、
前記歩留まり予測値を算出する工程において、前記ポストレイアウトばらつきモデル式を用いて、前記ポストレイアウトシミュレーションによって得られた性能ばらつきデータの累積分布関数を算出し、前記累積分布関数を用いて歩留まり予測値を算出する工程を、前記コンピュータに実行させることを特徴とする、付記５〜７のいずれか１項に記載のポストレイアウト回路の歩留まり検証プログラム。
【００９３】
（付記９）
プレレイアウトシミュレーションを実行するプレレイアウトシミュレーション実行部と、
ポストレイアウトシミュレーションを１回実行するポストレイアウトシミュレーション実行部と、
前記プレレイアウトシミュレーションの結果に基づいて得られた性能ばらつきデータと、前記ポストレイアウトシミュレーションによって得られた性能ばらつきデータとの差分データを算出する差分データ算出部と、
前記差分データを用いて歩留まり予測精度を算出する歩留まり予測精度算出部と、
前記歩留まり予測精度が要求精度になったか否かを判定する判定部と、
前記判定部で前記歩留まり予測精度が前記要求精度になったと判定するまで、前記ポストレイアウトシミュレーション実行部、前記差分データ算出部、前記歩留まり予測精度算出部及び前記判定部に繰り返し実行を指示する繰返実行指示部と、
前記判定部で前記歩留まり予測精度が前記要求精度になったと判定した場合に、歩留まり予測値を算出する歩留まり予測値算出部とを備えることを特徴とするポストレイアウト回路の歩留まり検証装置。
【００９４】
（付記１０）
前記歩留まり予測精度算出部は、前記差分データ及び前記ポストレイアウトシミュレーションによって得られたプロセスパラメータばらつきデータを用いて前記歩留まり予測精度を算出することを特徴とする、付記９に記載のポストレイアウト回路の歩留まり検証装置。
【００９５】
（付記１１）
前記歩留まり予測精度算出部は、前記差分データ、前記ポストレイアウトシミュレーションによって得られたプロセスパラメータばらつきデータ、事前分布の期待値及び共分散行列を用いて、事後分布の期待値及び共分散行列を算出し、前記事後分布の期待値及び共分散行列を用いて前記歩留まり予測精度を算出することを特徴とする、付記９又は１０に記載のポストレイアウト回路の歩留まり検証装置。
【００９６】
（付記１２）
前記要求精度になったか否かを判定する工程で前記歩留まり予測精度が前記要求精度になったと判定した場合に、前記プレレイアウトシミュレーションの結果に基づいて得られたプレレイアウトばらつきモデル式の係数と、前記差分データに基づいて得られた差分モデル式の係数とを用いて、前記ポストレイアウトシミュレーションによって得られた性能ばらつきデータとプロセスパラメータばらつきデータとの関係を規定するポストレイアウトばらつきモデル式の係数を算出し、ポストレイアウトばらつきモデル式を生成するポストレイアウトばらつきモデル生成部を備え、
前記歩留まり予測値算出部は、前記ポストレイアウトばらつきモデル生成部で生成された前記ポストレイアウトばらつきモデル式を用いて、前記ポストレイアウトシミュレーションによって得られた性能ばらつきデータの累積分布関数を算出し、前記累積分布関数を用いて歩留まり予測値を算出することを特徴とする、付記９〜１１のいずれか１項に記載のポストレイアウト回路の歩留まり検証装置。
【符号の説明】
【００９７】
１  ポストレイアウト回路の歩留まり検証装置
２  シミュレーション実行部
２Ａ  プレレイアウトシミュレーション実行部
２Ｂ  ポストレイアウトシミュレーション実行部
３  プレレイアウトばらつきモデル生成部
４  差分データ算出部
５  歩留まり予測精度算出部
６  判定部
７  繰返実行指示部
８  ポストレイアウトばらつきモデル生成部
９  歩留まり予測値算出部
１０  差分モデル生成部
１０１  メモリ
１０２  ＣＰＵ
１０３  表示制御部
１０４  表示装置
１０５  記憶装置
１０６  入力装置
１０７  ドライブ装置
１０８  可搬型記録媒体
１０９  通信制御部
１１０  バス
【図１】
0006318897.tif 000005
【図２】
0006318897.tif 000006
【図３】
0006318897.tif 000007
【図４】
0006318897.tif 000008
【図５】
0006318897.tif 000009