(57)【特許請求の範囲】
【請求項１】
第１の入力信号と所定の入力信号との位相差に応じた電圧を有する電圧信号を出力する電圧信号出力手段（３１）と、
前記電圧信号の電圧に応じた周波数を出力周波数として出力する電圧制御発振器（３３）と、
第２の入力信号と前記電圧制御発振器の出力信号とを混合した信号を前記所定の入力信号として前記電圧信号出力手段に出力する混合手段（３４）と、
を有する位相同期ループ回路（３０）と、
前記位相差が予め定められた許容範囲内に入った状態を示す位相ロック状態が前記出力周波数の切り替え後に得られる周波数範囲を示す位相ロック周波数範囲に基づいて、前記出力周波数を所定周波数に直接的又は間接的に切り替えた場合に前記位相ロック状態が得られるか否かを判断する位相ロック条件判断手段（４２）と、
前記位相ロック条件判断手段の判断結果に基づいて前記出力周波数を切り替える周波数切替手段（４１）と、
を備え、
前記周波数切替手段は、前記出力周波数を第１の周波数（Ａ）から第２の周波数（Ｂ）に直接的に切り替えると前記位相ロック状態が得られないと前記位相ロック条件判断手段により判断された場合には、前記第１の周波数からの切り替え後に前記位相ロック状態が得られる周波数であって該周波数から前記第２の周波数に切り替えた後にも前記位相ロック状態が得られる周波数を示す中間切替周波数（Ｃ）に切り替えるものであることを特徴とする発振回路。
【請求項２】
前記中間切替周波数を生成するための電圧を前記電圧信号出力手段に印加する電圧印加手段（３６）をさらに備えたことを特徴とする請求項１に記載の発振回路。
【請求項３】
前記第１の入力信号を前記電圧信号出力手段に出力する第１の信号出力手段（２１）と、
前記第２の入力信号を前記混合手段に出力する第２の信号出力手段（２２）と、
を備え、
前記第１及び前記第２の信号出力手段により前記中間切替周波数を生成することを特徴とする請求項１に記載の発振回路。
【請求項４】
前記位相ロック条件判断手段は、前記位相ロック周波数範囲を示す周波数テーブル（４２ａ）に基づいて前記位相ロック状態が得られるか否かを判断するものであることを特徴とする請求項１から請求項３までのいずれか１項に記載の発振回路。
【請求項５】
請求項１に記載の発振回路を用いた発振方法であって、
前記出力周波数の切り替え後に前記位相ロック状態が得られる周波数範囲を示す位相ロック周波数範囲に基づいて、前記出力周波数を所定周波数に直接的又は間接的に切り替えた場合に前記位相ロック状態が得られるか否かを判断する位相ロック条件判断ステップ（Ｓ１３）と、
前記位相ロック条件判断ステップにおける判断結果に基づいて前記出力周波数を切り替える周波数切替ステップ（Ｓ１４〜Ｓ１８）と、
を含み、
前記周波数切替ステップにおいて、前記出力周波数を第１の周波数（Ａ）から第２の周波数（Ｂ）に直接的に切り替えると前記位相ロック状態が得られないと前記位相ロック条件判断ステップにおいて判断された場合には、前記第１の周波数からの切り替え後に前記位相ロック状態が得られる周波数であって該周波数から前記第２の周波数に切り替えた後にも前記位相ロック状態が得られる周波数を示す中間切替周波数（Ｃ）に切り替えることを特徴とする発振方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、信号発生装置や信号解析装置等の測定装置に用いられる発振回路及び発振方法に関する。
【背景技術】
【０００２】
従来、例えば、信号発生装置や信号解析装置等の測定装置には、ローカル信号を発生する発振回路として位相同期ループ（Phase Locked Loop：ＰＬＬ）回路が使用されている。
【０００３】
ＰＬＬ回路では、出力周波数を切り替える際、元の周波数から新たな周波数にロックされるまでの遷移時間が比較的大きい場合があるため、その遷移時間の短縮化を図ったＰＬＬ回路が提案されている（例えば、特許文献１参照）。
【０００４】
特許文献１に記載の従来のものは、２つの信号の位相差を比較し、位相差がある場合には、高電圧レベル矩形波信号の時間幅と低電圧レベル矩形波信号の時間幅との時間差が位相差に比例し、位相差がない場合には、高電圧レベルと低電圧レベルの矩形波信号時間幅が等しくなる位相比較器を備えている。この位相比較器を備えることにより、従来のものは、通常必要とされてきたループフィルタを省略するとともに、ループフィルタが設けられていた部分に位相比較器からの出力信号波形が矩形を保持するように働く波形整形回路を有している。
【０００５】
この構成により、従来のものは、出力周波数を切り替える際の遷移時間を短縮することができるようになっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−４０２２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のものでは、出力周波数をある周波数から他の周波数に切り替える際、周波数によっては他の周波数にロックされる位相ロック状態が得られない場合があるという課題があった。
【０００８】
本発明は、従来の課題を解決するためになされたものであり、どのような周波数でも位相ロック状態を得ることができる発振回路及び発振方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の請求項１に係る発振回路は、第１の入力信号と所定の入力信号との位相差に応じた電圧を有する電圧信号を出力する電圧信号出力手段（３１）と、前記電圧信号の電圧に応じた周波数を出力周波数として出力する電圧制御発振器（３３）と、第２の入力信号と前記電圧制御発振器の出力信号とを混合した信号を前記所定の入力信号として前記電圧信号出力手段に出力する混合手段（３４）と、を有する位相同期ループ回路（３０）と、前記位相差が予め定められた許容範囲内に入った状態を示す位相ロック状態が前記出力周波数の切り替え後に得られる周波数範囲を示す位相ロック周波数範囲に基づいて、前記出力周波数を所定周波数に直接的又は間接的に切り替えた場合に前記位相ロック状態が得られるか否かを判断する位相ロック条件判断手段（４２）と、前記位相ロック条件判断手段の判断結果に基づいて前記出力周波数を切り替える周波数切替手段（４１）と、を備え、前記周波数切替手段は、前記出力周波数を第１の周波数（Ａ）から第２の周波数（Ｂ）に直接的に切り替えると前記位相ロック状態が得られないと前記位相ロック条件判断手段により判断された場合には、前記第１の周波数からの切り替え後に前記位相ロック状態が得られる周波数であって該周波数から前記第２の周波数に切り替えた後にも前記位相ロック状態が得られる周波数を示す中間切替周波数（Ｃ）に切り替えるものである構成を有している。
【００１０】
この構成により、本発明の請求項１に係る発振回路は、出力周波数の切り替え後に位相ロック状態が得られる位相ロック周波数範囲に基づいて出力周波数を直接的又は間接的に切り替えるので、どのような周波数でも位相ロック状態を得ることができる。
【００１２】
また、この構成により、本発明の請求項１に係る発振回路は、周波数切換後に位相ロック状態が得られる中間切替周波数を経て切替目標とする周波数に切り替えるので、どのような周波数でも位相ロック状態を得ることができる。
【００１３】
本発明の請求項２に係る発振回路は、前記中間切替周波数を生成するための電圧を前記電圧信号出力手段に印加する電圧印加手段（３６）をさらに備えた構成を有している。
【００１４】
この構成により、本発明の請求項２に係る発振回路は、電圧印加手段により中間切替周波数を生成することができる。
【００１５】
本発明の請求項３に係る発振回路は、前記第１の入力信号を前記電圧信号出力手段に出力する第１の信号出力手段（２１）と、前記第２の入力信号を前記混合手段に出力する第２の信号出力手段（２２）と、を備え、前記第１及び前記第２の信号出力手段により前記中間切替周波数を生成する構成を有している。
【００１６】
この構成により、本発明の請求項３に係る発振回路は、第１及び第２の信号出力手段により中間切替周波数を生成することができる。
【００１７】
本発明の請求項４に係る発振回路は、前記位相ロック条件判断手段は、前記位相ロック周波数範囲を示す周波数テーブル（４２ａ）に基づいて前記位相ロック状態が得られるか否かを判断するものである構成を有している。
【００１８】
この構成により、本発明の請求項４に係る発振回路は、周波数テーブルに基づいて位相ロック状態が得られるか否かを判断することができる。
【００１９】
本発明の請求項５に係る発振方法は、請求項１に記載の発振回路を用いた発振方法であって、前記出力周波数の切り替え後に前記位相ロック状態が得られる周波数範囲を示す位相ロック周波数範囲に基づいて、前記出力周波数を所定周波数に直接的又は間接的に切り替えた場合に前記位相ロック状態が得られるか否かを判断する位相ロック条件判断ステップ（Ｓ１３）と、前記位相ロック条件判断ステップにおける判断結果に基づいて前記出力周波数を切り替える周波数切替ステップ（Ｓ１４〜Ｓ１８）と、を含み、前記周波数切替ステップにおいて、前記出力周波数を第１の周波数（Ａ）から第２の周波数（Ｂ）に直接的に切り替えると前記位相ロック状態が得られないと前記位相ロック条件判断ステップにおいて判断された場合には、前記第１の周波数からの切り替え後に前記位相ロック状態が得られる周波数であって該周波数から前記第２の周波数に切り替えた後にも前記位相ロック状態が得られる周波数を示す中間切替周波数（Ｃ）に切り替える構成を有している。
【００２０】
この構成により、本発明の請求項５に係る発振方法は、出力周波数の切り替え後に位相ロック状態が得られる位相ロック周波数範囲に基づいて出力周波数を直接的又は間接的に切り替えるので、どのような周波数でも位相ロック状態を得ることができる。
【発明の効果】
【００２１】
本発明は、どのような周波数でも位相ロック状態を得ることができるという効果を有する発振回路及び発振方法を提供することができるものである。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態における発振回路のブロック構成図である。
【図２】本発明の一実施形態における比較信号生成部が生成可能な周波数範囲を示す図である。
【図３】本発明の一実施形態における発振回路の周波数テーブルの一例を示す図である。
【図４】本発明の一実施形態における周波数切替部及び位相ロック条件判断部の機能を説明するための図である。
【図５】本発明の一実施形態における発振回路の出力周波数の切り替え手順を説明するための図である。
【図６】本発明の一実施形態における発振回路の動作を説明するためのフローチャートである。
【発明を実施するための形態】
【００２３】
以下、本発明の実施形態について図面を用いて説明する。
【００２４】
まず、本発明に係る発振回路の一実施形態における構成について説明する。
【００２５】
図１に示すように、本実施形態における発振回路１０は、操作部１１、信号生成回路２０、制御部４０を備えている。
【００２６】
操作部１１は、例えば、発振回路１０の発振周波数を設定するために利用者が操作するものである。この操作部１１は、例えば、キーボード、ダイヤル又はマウスのような入力デバイス、所定の情報を表示するディスプレイ、これらを制御する制御回路やソフトウェア等で構成されている。
【００２７】
信号生成回路２０は、比較信号生成部２１、サブＰＬＬ２２、メインＰＬＬ３０を備えている。
【００２８】
メインＰＬＬ３０は、ＰＦＤ（位相周波数比較器）３１、ＬＦ（ループフィルタ）３２、ＶＣＯ（電圧制御発振器）３３、ミキサ３４、ＳＷ（スイッチ）３５、電圧印加回路３６を備えている。このメインＰＬＬ３０は、位相同期ループ回路の一例である。
【００２９】
比較信号生成部２１は、制御部４０からの制御信号に基づいて所定周波数の信号を生成し、メインＰＬＬ３０のＰＦＤ３１に出力するようになっている。本実施形態では、比較信号生成部２１は、図２に示すように、５０ＭＨｚ〜３００ＭＨｚの周波数範囲の信号を生成するものとする。なお、比較信号生成部２１は、第１の信号出力手段の一例である。
【００３０】
比較信号生成部２１の出力周波数により、メインＰＬＬ３０における位相ロック状態が影響を受けることは知られている。この位相ロック状態は、比較信号生成部２１の出力信号とミキサ３４の出力信号との位相差が予め定められた許容範囲内に入った状態である。
【００３１】
具体的には、図２に示すように、予め定められた閾値周波数を境として、比較信号生成部２１が、低い側の周波数信号をメインＰＬＬ３０に出力する場合には、メインＰＬＬ３０の位相ロックが可能な周波数範囲（以下、単に「ロック可能周波数範囲という）が比較的狭くなるので位相ロック状態を得るのが困難となり、高い側の周波数信号をメインＰＬＬ３０に出力する場合には、ロック可能周波数範囲が比較的広くなるので位相ロック状態が得られやすい。
【００３２】
また、メインＰＬＬ３０の出力周波数を低い周波数から高い周波数に切り替える場合にはメインＰＬＬ３０の位相ロック状態が得られにくく、高い周波数から低い周波数に切り替える場合には位相ロック状態が得られやすいことも知られている。
【００３３】
サブＰＬＬ２２は、制御部４０からの制御信号に基づいて所定周波数の信号を生成し、メインＰＬＬ３０のミキサ３４に出力するようになっている。このサブＰＬＬ２２は、第２の信号出力手段の一例である。なお、サブＰＬＬ２２に代えて、例えば、同様な機能を有する信号発生器を用いてもよい。
【００３４】
ＰＦＤ３１は、比較信号生成部２１の出力信号とミキサ３４の出力信号とを比較して位相誤差信号（電圧信号）をＬＦ３２に出力するようになっている。このＰＦＤ３１は、電圧信号出力手段の一例である。
【００３５】
ＬＦ３２は、所定のループ帯域幅を有し、ＰＦＤ３１の出力信号をループ帯域幅で通過させ、不要な高周波成分を除去してＶＣＯ３３に出力するようになっている。
【００３６】
ＶＣＯ３３は、ＬＦ３２からの入力電圧に応じた周波数の信号をミキサ３４に出力するとともに、発振回路１０の出力信号として外部に出力するようになっている。このＶＣＯ３３の出力信号の周波数は、制御部４０によって取得されるようになっている。なお、ＶＣＯ３３は、電圧制御発振器の一例であって、これに限定されず、例えばＹＴＯ（YIG Tuned Oscillator）であってもよい。
【００３７】
ミキサ３４は、サブＰＬＬ２２の出力信号とＶＣＯ３３の出力信号とを混合し、ＰＦＤ３１に出力するようになっている。このミキサ３４は、混合手段の一例である。
【００３８】
ＳＷ３５は、制御部４０からの制御信号に基づいて、オン又はオフに切り換えられるようになっている。
【００３９】
電圧印加回路３６は、制御部４０からの制御信号に基づいて、ＳＷ３５を介し所定の電圧をＶＣＯ３３に出力するようになっている。この電圧印加回路３６は、電圧印加手段の一例である。
【００４０】
制御部４０は、ＣＰＵ、ＲＯＭ、ＲＡＭ、各種インタフェースが接続される入出力回路等を備えたマイクロコンピュータを含む。例えば、制御部４０は、ＲＯＭに予め格納された制御プログラムを実行させることにより、操作部１１によって設定された発振周波数に基づいて、信号生成回路２０を制御するようになっている。
【００４１】
また、制御部４０は、周波数切替部４１、位相ロック条件判断部４２を備えている。
【００４２】
周波数切替部４１は、比較信号生成部２１及びサブＰＬＬ２２の少なくとも一方の出力周波数を変更することにより、位相ロック条件判断部４２の判断結果に基づいて、メインＰＬＬ３０の出力周波数を切り替えるようになっている。この周波数切替部４１は、周波数切替手段の一例である。
【００４３】
位相ロック条件判断部４２は、周波数テーブル４２ａを備え、この周波数テーブル４２ａに基づいて、出力周波数を所定周波数に直接的又は間接的に切り替えた場合にメインＰＬＬ３０が位相ロック状態となるか否かを判断するようになっている。この位相ロック条件判断部４２は、位相ロック条件判断手段の一例である。
【００４４】
図３は、周波数テーブル４２ａの一例を示している。図３に示すように、周波数テーブル４２ａには、切り替え前の周波数と、切り替え後のロック可能周波数範囲とが対応付けられて記憶されている。
【００４５】
次に、周波数切替部４１及び位相ロック条件判断部４２の機能について、図４に示す概念図を用いて説明する。
【００４６】
図４（ａ）は、メインＰＬＬ３０が出力している出力周波数Ａを示している。この出力周波数ＡからＢに出力周波数を切り替える場合について説明する。以下、周波数Ｂを切替目標周波数という場合がある。
【００４７】
図４（ｂ）は、出力周波数をＡからＢに直接的に切り替えた場合に、ロック可能周波数範囲がＢ１〜Ｂ２であることを示している。この場合、周波数Ｂは、比較信号生成部２１の出力周波数を比較的低い周波数、例えば図２における閾値周波数以下（一例として５０ＭＨｚ）にして得たものである。ロック可能周波数範囲のデータは、実験やシミュレーションにより予め求めたものである。
【００４８】
図４（ｂ）に示したように、ロック可能周波数範囲の下限周波数Ｂ１と切替目標周波数Ｂとが接近している場合には位相ロックができないおそれがある。これはロック可能周波数範囲の上限周波数Ｂ２側でも同様である。そのため、位相ロック条件判断部４２は、予め定められた閾値（以下「上下限閾値」という）に基づいて位相ロックが可能か否かを判断するようになっている。図４（ｂ）に示した状態では、位相ロック条件判断部４２は、上下限閾値に基づいて、位相ロック状態が得られないと判断するものとする。この場合、位相ロック条件判断部４２は、周波数テーブル４２ａに基づいて、位相ロックが可能となる周波数を探索して決定する。
【００４９】
具体的には、位相ロック条件判断部４２は、現在の出力周波数から切り替えても位相ロックが可能となる周波数であって、その周波数から切替目標周波数Ｂに切り替えても位相ロックが可能となる周波数（以下「中間切替周波数」という）を周波数テーブル４２ａ（図３参照）に基づいて決定する。すなわち、位相ロック条件判断部４２は、出力周波数を所定周波数に間接的に切り替えるための中間切替周波数を決定する。
【００５０】
さらに具体的には、位相ロック条件判断部４２は、現在の出力周波数が仮に図３に示した周波数テーブル４２ａの切り替え前周波数ｆ２である場合には、切り替え後にロック可能周波数範囲から例えばｆ２１を中間切替周波数として選択する。次に、位相ロック条件判断部４２は、同様に周波数テーブル４２ａを参照し、ｆ２１を切り替え前周波数として、切替目標周波数Ｂに切り替えた場合にも位相ロックが可能であればｆ２１を中間切替周波数に決定する。この中間切替周波数として、位相ロック条件判断部４２は、図４（ｃ）及び（ｄ）に示す周波数Ｃを決定したものとする。
【００５１】
図４（ｃ）は、前述の上下限閾値を考慮しても位相ロックが可能となる周波数Ｃと、その周波数Ｃを含むロック可能周波数範囲とを示している。この周波数Ｃは、比較信号生成部２１の出力周波数を比較的高い周波数、例えば図２における閾値周波数以上（一例として３００ＭＨｚ）にして得たものである。そのため、ロック可能周波数範囲Ｃ１〜Ｃ２は、図４（ｂ）に示したロック可能周波数範囲Ｂ１〜Ｂ２よりも広く得られている。
【００５２】
図４（ｄ）は、周波数Ｃを基準として出力周波数の切り替え後に位相ロックが可能となるロック可能周波数範囲を示している。このロック可能周波数範囲は、周波数Ｂ３〜Ｂ４であり、前述の上下限閾値を考慮しても位相ロックが可能となる目標周波数Ｂを含んでいる。なお、図４（ｂ）に示した周波数ＡからＢへの切り替えと、図４（ｄ）に示した周波数ＣからＢへの切替とではロック可能周波数範囲は異なり、後者のロック可能周波数範囲が前者より広くなる。これは、前述したように、高い周波数から低い周波数に切り替える方が、位相ロック状態が得られやすいことを示している。
【００５３】
次に、実機による実験結果に基づき、本実施形態における出力周波数の切り替え手順について図５を用いて説明する。
【００５４】
図５において、周波数Ａ＝２８００ＭＨｚから周波数Ｂ＝３３００ＭＨｚに出力周波数を切り替える場合について説明する。なお、図５ではロック可能周波数範囲を破線で示すとともに、ロック可能周波数範囲の下限のみ示し、上限の表示は省略している。
【００５５】
周波数Ｂ＝３３００ＭＨｚは、比較信号生成部２１（図１参照）が５０ＭＨｚの信号を出力し、サブＰＬＬ２２の出力周波数を３２５０ＭＨｚとして得られたものである。
【００５６】
比較信号生成部２１が５０ＭＨｚの信号を出力する場合、切り替え前の周波数Ａに対して切り替え後にロック可能となるロック可能周波数範囲５１の下限は３２７０ＭＨｚであった。この結果より周波数Ｂとの差は３０ＭＨｚしかなく、位相ロックができないおそれがあるので、周波数ＡからＢには切り替えを行わない（例えば上下限閾値＝５０ＭＨｚの場合）。
【００５７】
位相ロック条件判断部４２により中間切替周波数を探索した結果、周波数Ｃ＝３５５０ＭＨｚが得られた。この周波数Ｃは、比較信号生成部２１が３００ＭＨｚの信号を出力し、サブＰＬＬ２２の出力周波数を３２５０ＭＨｚとして得られたものである。
【００５８】
切り替え前の周波数Ａに対して、周波数Ｃに切り替えた場合のロック可能となるロック可能周波数範囲５２の下限は２９５０ＭＨｚであった。また、切り替え前の周波数をＣとした場合、周波数ＣからＢに切り替えた場合のロック可能となる周波数範囲はロック可能周波数範囲５３であり、その下限は３１５０ＭＨｚであった。
【００５９】
したがって、発振回路１０は、周波数Ａから中間切替周波数Ｃに切り替えた後、中間切替周波数Ｃから周波数Ｂに切り替えるという切り替え手順により、位相ロック状態を維持したまま出力周波数の切り替えを実行することができた。
【００６０】
次に、本実施形態における発振回路１０の動作について図６を用いて説明する。この動作説明では、図４に示したように、発振回路１０の出力周波数をＡからＢに切り替えるものとする。
【００６１】
切り替え前の状態として、発振回路１０は出力周波数Ａを出力している（ステップＳ１１）。
【００６２】
制御部４０は、操作部１１を介して利用者が入力した切替周波数の情報を取得する（ステップＳ１２）。この例では、制御部４０は、切替周波数Ｂという情報を取得する。
【００６３】
位相ロック条件判断部４２は、例えば図３に示した周波数テーブル４２ａを参照し、出力周波数ＡからＢに直接的に切り替えた場合に位相ロック状態が得られるか否かを判断する（ステップＳ１３）。
【００６４】
ステップＳ１３において、直接的な周波数の切り替えで位相ロック状態が得られると判断された場合には、後述のステップＳ１８に進む。
【００６５】
一方、ステップＳ１３において、直接的な周波数の切り替えで位相ロック状態が得られると判断されなかった場合には、位相ロック条件判断部４２は、例えば図３に示した周波数テーブル４２ａを参照し、出力周波数ＡからＢに間接的に切り替えるための中間切替周波数を決定する（ステップＳ１４）。この例では、位相ロック条件判断部４２は、中間切替周波数Ｃを決定する。
【００６６】
周波数切替部４１は、電圧印加回路３６及びＳＷ３５に制御信号を出力し、電圧印加回路３６に中間切替周波数を生成するための所定の電圧を出力させるとともにＳＷ３５をオン状態にし、生成した電圧をＶＣＯ３３に印加する（ステップＳ１５）。ここで、中間切替周波数を生成するための所定の電圧は、図４（ｂ）において、周波数ＡとＣとの差分の周波数に応じた電圧である。
【００６７】
ステップＳ１５の処理の結果、発振回路１０の出力周波数は中間切替周波数Ｃに切り替えられる（ステップＳ１６）。
【００６８】
周波数切替部４１は、ＳＷ３５に制御信号を出力し、ＳＷ３５をオフ状態にする（ステップＳ１７）。その結果、電圧印加回路３６からの所定の電圧はＶＣＯ３３に印加されない状態となる。
【００６９】
制御部４０は、比較信号生成部２１、サブＰＬＬ２２の一方又は両方に制御信号を出力し、発振回路１０の出力周波数Ｂを生成させることにより、発振回路１０の出力周波数はＡからＢに切り替わる（ステップＳ１８）。
【００７０】
以上のように、本実施形態における発振回路１０は、出力周波数の切り替え後に位相ロック状態が得られるロック可能周波数範囲に基づいて出力周波数を直接的又は間接的に切り替える構成としたので、どのような周波数でも位相ロック状態を得ることができる。
【００７１】
なお、前述の実施形態では、電圧印加回路３６が中間切替周波数を生成するための所定の電圧をＶＣＯ３３に印加する例を挙げて説明したが、本発明はこれに限定されない。例えば、比較信号生成部２１及びサブＰＬＬ２２の少なくとも一方により、中間切替周波数を生成するための所定の電圧をＶＣＯ３３に印加できる構成の場合には、電圧印加回路３６及びＳＷ３５は不要となる。この場合、比較信号生成部２１及びサブＰＬＬ２２の少なくとも一方が電圧印加手段を構成する。
【００７２】
以上説明した発振回路１０は、信号発生装置や信号解析装置等の測定装置において、局部発振信号を発生する発振回路として用いることができる。この種の測定装置は、本実施形態における発振回路１０を備えることにより、前述のように、どのような周波数でも位相ロック状態を得ることができ、装置の信頼性向上を図ることができる。
【産業上の利用可能性】
【００７３】
以上のように、本発明に係る発振回路及び発振方法は、どのような周波数でも位相ロック状態を得ることができるという効果を有し、信号発生装置や信号解析装置等の測定装置に用いられる発振回路及び発振方法として有用である。
【符号の説明】
【００７４】
１０  発振回路
２１  比較信号生成部（第１の信号出力手段）
２２  サブＰＬＬ（第２の信号出力手段）
３０  メインＰＬＬ（位相同期ループ回路）
３１  ＰＦＤ（電圧信号出力手段）
３３  ＶＣＯ（電圧制御発振器）
３４  ミキサ（混合手段）
３６  電圧印加回路（電圧印加手段）
４１  周波数切替部（周波数切替手段）
４２  位相ロック条件判断部（位相ロック条件判断手段）
４２ａ  周波数テーブル
【図１】
0006259852.tif 000002
【図２】
0006259852.tif 000003
【図３】
0006259852.tif 000004
【図４】
0006259852.tif 000005
【図５】
0006259852.tif 000006
【図６】
0006259852.tif 000007