(57)【特許請求の範囲】
【請求項１】
光吸収装置を形成する方法であって、
基板にドープ層を形成するために前記基板の表面をドープすることと、
前記ドープ層の上に感光構造を形成することであって、前記感光構造は、（１）前記感光構造の底部の又は該底部近くのカウンタードーピング層と（２）前記カウンタードーピング層の上のドーパント制御層とを含み、前記ドーパント制御層は前記カウンタードーピング層から前記感光構造内の真性層内へのドーパント拡散を遅延させる材料を有しており、前記基板はシリコンベースであり、前記カウンタードーピング層及び前記真性層の両方はゲルマニウムベースである、ことと、
を含み、
前記ドーパント制御層に含まれる前記材料は、シリコン（Ｓｉ）、真性層よりも少ないゲルマニウム（Ｇｅ）含有量を有するシリコンゲルマニウム（ＳｉＧｅ）、炭素ドープされたＳｉＧｅ、または炭素ドープされたＧｅのうち１つ以上であり、
前記カウンタードーピング層のための材料は、高濃度にドープされたＧｅ、または前記ドーパント制御層より多いＧｅ含有量を有する高濃度にドープされたＳｉＧｅのうち１つ以上である、方法。
【請求項２】
前記ドーパント制御層は、前記カウンタードーピング層と前記真性層との間に位置している、請求項１に記載の方法。
【請求項３】
前記基材と前記感光構造との間の異種界面は、０．２％を超える格子不整合を有している、請求項１に記載の方法。
【請求項４】
前記真性層の上に、別のドーパント制御層を形成することをさらに含む、請求項１に記載の方法。
【請求項５】
前記カウンタードーピング層は、前記感光構造と前記基材との間の異種界面におけるビルトイン電気的ポテンシャルを補償するためのドーパントを含んでいる、請求項１に記載の方法。
【請求項６】
前記カウンタードーピング層内の前記ドーパントは、前記カウンタードーピング層内の感光材料内のビルトインキャリアと同等だが反対の電荷極性である自由キャリア濃度を提供するように構成される、請求項５に記載の方法。
【請求項７】
前記感光構造の上にエッチング停止層を形成することと、
前記エッチング停止層の上に誘電体層を形成することであって、前記誘電体層は、前記光吸収装置を搭載するウェーハと同一のウェーハ上にある別の構造もまた覆うように形成され、前記別の構造は、前記エッチング停止層とは異なる高さを有している、ことと、
前記誘電体層を除去することにより前記ウェーハを平坦化することであって、前記平坦化ステップは前記エッチング停止層にて停止するものである、ことと、
前記感光構造の上に反射層を形成することと、
をさらに含む、請求項１に記載の方法。
【請求項８】
前記感光構造に対するメサパターニングの後に、前記感光構造の形成の間に行われた反応性イオンエッチングによって損傷を受けた前記真性層の少なくとも一部を除去するために選択的エッチングを行うことをさらに含む、請求項１に記載の方法。
【請求項９】
前記選択的エッチングプロセスは、少なくとも１：５の選択性を備えており、前記選択性は、シリコン：ゲルマニウムにおけるエッチング速度の比である、請求項８に記載の方法。
【請求項１０】
ドープ層を有する基板と、
前記ドープ層の上の感光構造であって、前記感光構造は、（１）前記感光構造の底部の又は該底部近くのカウンタードーピング層と（２）前記カウンタードーピング層の上のドーパント制御層とを含み、前記ドーパント制御層は前記カウンタードーピング層から前記感光構造内の真性層内へのドーパント拡散を遅延させる材料を有している、感光構造と
を含む光吸収装置であって、
前記基板はシリコンベースであり、前記カウンタードーピング層及び前記真性層の両方はゲルマニウムベースであり、
前記ドーパント制御層に含まれる前記材料は、シリコン（Ｓｉ）、真性層よりも少ないゲルマニウム（Ｇｅ）含有量を有するシリコンゲルマニウム（ＳｉＧｅ）、炭素ドープされたＳｉＧｅ、または炭素ドープされたＧｅのうち１つ以上であり、
前記カウンタードーピング層のための材料は、高濃度にドープされたＧｅ、または前記ドーパント制御層より多いＧｅ含有量を有する高濃度にドープされたＳｉＧｅのうち１つ以上である、光吸収装置。
【請求項１１】
前記ドーパント制御層は、前記カウンタードーピング層と前記真性層との間に位置している、請求項１０に記載の装置。
【請求項１２】
前記基材と前記感光構造との間の異種界面は、０．２％を超える格子不整合を有している、請求項１０に記載の装置。
【請求項１３】
前記真性層の上に、別のドーパント制御層をさらに含む、請求項１０に記載の装置。
【請求項１４】
前記カウンタードーピング層は、前記感光構造と前記基材との間の異種界面におけるビルトイン電気的ポテンシャルを補償するためのドーパントを含んでいる、請求項１０に記載の装置。
【請求項１５】
前記カウンタードーピング層内の前記ドーパントは、前記カウンタードーピング層内の感光材料内のビルトインキャリアと同等だが反対の電荷極性である自由キャリア濃度を提供するように構成される、請求項１４に記載の装置。
【請求項１６】
前記感光構造の上にエッチング停止層をさらに含む、請求項１０に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本特許出願は、２０１４年１１月１３日に出願された米国仮特許出願第６２／０７８，９８６号、２０１４年１１月１９日に出願された米国仮特許出願第６２／０８１，５７４号、２０１５年２月２６日に出願された米国仮特許出願第６２／１２１，４４８号、２０１５年３月１日に出願された米国仮特許出願第６２／１２６，６９８号、２０１５年７月２６日に出願された米国仮特許出願第６２／１９７，０９８号の利益を主張し、それらは参照により本明細書に組み込まれる。
背景
【０００２】
技術分野
本開示は、光吸収装置、特に半導体ベースのフォトダイオードに関する。
【背景技術】
【０００３】
半導体ベースのフォトダイオードは、一般的にはＰ型半導体領域とＮ型半導体ドーピング領域との間に真性半導体領域を含む。真性領域の存在は通常のＰＮダイオードとは対照的であり、光子を真性領域で吸収することができ、生成された光キャリアをＰ型及びＮ型領域から収集することができる。
【発明の概要】
【０００４】
本開示の目的は、より低い暗電流及び高い吸収の半導体ベースのフォトダイオードを提供することである。より具体的には、フォトダイオードはシリコン基板を基に光吸収材料としてゲルマニウムを含む。
【０００５】
本開示の一態様によれば、光吸収装置を形成する方法は、（１）基板の上に絶縁層を形成することと、（２）選択された区域を露出させるために絶縁層の一部を除去することと、（３）選択された区域の側壁の少なくとも一部を覆うスペーサを形成することと、（４）選択された区域内にゲルマニウムを含む第１の吸収層をエピタキシャル成長させることと、（５）第１の吸収層の上にシリコンを含む不動態化層を形成することとを含み、第１の吸収層を不動態化することにより表面リーク電流を低減することができ、低リークで高感度の光吸収装置を形成することができる。
【０００６】
本開示の別の態様によれば、光吸収装置を形成する方法は、（１）基板に少なくとも部分的に埋め込まれた第１のドーピング領域を形成することと、（２）第１のドーピング領域の上に第１の層を形成することと、（３）第１の層の上にゲルマニウムを含む第２の層を形成することと、（４）第２の層を覆う第３の層を形成することと、（５）第３の層の上に酸化物を含む第４の層を形成することと、（６）第４の層の上に窒化物を含む第５の層を形成することと、（７）第５の層を除去し、第４の層上で停止することと、（８）第４の層の上に第６の層を形成することとを含み、第２の層は基板の表面に対して格子不整合を有し、第６の層は、光信号が通過して第６の層で反射されるとき、所定の反射率が達成されるような所定の厚さを有し、光信号の少なくとも一部が第２の層によって吸収される。
【０００７】
本開示のさらに別の態様によれば、光吸収装置は、基板と、第１の選択された区域上の基板の上の光吸収層と、光吸収層の上にシリコンを含む不動態化層と、光吸収層の側壁の少なくとも一部を囲むスペーサと、スペーサの少なくとも一部を囲む絶縁層とを含み、光吸収装置は高帯域幅と低リーク電流を達成することができる。
【０００８】
本開示のさらに別の態様によれば、光吸収装置は、基板と、基板の上に形成され、第１の開口部内に上部を、そして第１の開口部と少なくとも部分的に重なり合う第２の開口部内に下部を含む光吸収層と、光吸収層の上部の上にシリコンを含む不動態化層と、光吸収層の上部の側壁の少なくとも一部を囲むスペーサと、スペーサの少なくとも一部と光吸収層の下部とを囲む絶縁層とを含み、光吸収装置は高帯域幅及び低リーク電流を達成することができる。
【図面の簡単な説明】
【０００９】
本開示の１つ以上の実施形態が例として示されており、添付図面の図に限定はされず、同様の参照番号は同様の要素を示す。これらの図面は必ずしも縮尺通りに描かれていない。
【００１０】
【図１】ＰＩＮフォトダイオード構造を示す。
【図２Ａ】フォトダイオード構造を形成する実施例を示す。
【図２Ｂ】フォトダイオード構造を形成する実施例を示す。
【図２Ｃ】フォトダイオード構造を形成する実施例を示す。
【図２Ｄ】フォトダイオード構造を形成する実施例を示す。
【図２Ｅ】フォトダイオード構造を形成する実施例を示す。
【図２Ｆ】フォトダイオード構造を形成する実施例を示す。
【図２Ｇ】フォトダイオード構造を形成する実施例を示す。
【図２Ｈ】フォトダイオード構造を形成する実施例を示す。
【図３Ａ】フォトダイオード構造内にカウンタードーピング層を形成するための実施例を示す。
【図３Ｂ】フォトダイオード構造内にカウンタードーピング層を形成するための実施例を示す。
【図３Ｃ】フォトダイオード構造内にカウンタードーピング層を形成するための実施例を示す。
【図４Ａ】フォトダイオード構造内に拡散制御層または／及びカウンタードーピング層を形成するための実施例を示す。
【図４Ｂ】フォトダイオード構造内に拡散制御層または／及びカウンタードーピング層を形成するための実施例を示す。
【図４Ｃ】フォトダイオード構造内に拡散制御層または／及びカウンタードーピング層を形成するための実施例を示す。
【図５Ａ】図４Ａに示す構造の実施例を示す。
【図５Ｂ】図４Ａに示す構造の実施例を示す。
【図６Ａ】本開示の別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図６Ｂ】本開示の別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図６Ｃ】本開示の別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図６Ｄ】本開示の別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図６Ｅ】本開示の別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図７Ａ】本開示のさらに別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図７Ｂ】本開示のさらに別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図７Ｃ】本開示のさらに別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図７Ｄ】本開示のさらに別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図７Ｅ】本開示のさらに別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図８Ａ】本開示のさらに別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図８Ｂ】本開示のさらに別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図８Ｃ】本開示のさらに別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図８Ｄ】本開示のさらに別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図８Ｅ】本開示のさらに別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図８Ｆ】本開示のさらに別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオードを形成する製造ステップを示す断面図である。
【図９Ａ】本開示の一実施例による絶縁として共形選択的Ｇｅエッチングプロセスでフォトダイオードを形成する製造ステップを示す断面図である。
【図９Ｂ】本開示の一実施例による絶縁として共形選択的Ｇｅエッチングプロセスでフォトダイオードを形成する製造ステップを示す断面図である。
【図９Ｃ】本開示の一実施例による絶縁として共形選択的Ｇｅエッチングプロセスでフォトダイオードを形成する製造ステップを示す断面図である。
【図９Ｄ】本開示の一実施例による絶縁として共形選択的Ｇｅエッチングプロセスでフォトダイオードを形成する製造ステップを示す断面図である。
【図９Ｅ】絶縁としてエッチングプロセスの代わりにドーピング領域を有するフォトダイオードを示す断面図である。
【図１０Ａ】側壁不動態化、または／及び界面層、または／及び多層形成ステップを有するフォトダイオード形成を示す断面図である。
【図１０Ｂ】側壁不動態化、または／及び界面層、または／及び多層形成ステップを有するフォトダイオード形成を示す断面図である。
【図１０Ｃ】側壁不動態化、または／及び界面層、または／及び多層形成ステップを有するフォトダイオード形成を示す断面図である。
【図１０Ｄ】側壁不動態化、または／及び界面層、または／及び多層形成ステップを有するフォトダイオード形成を示す断面図である。
【図１０Ｅ】側壁不動態化、または／及び界面層、または／及び多層形成ステップを有するフォトダイオード形成を示す断面図である。
【図１０Ｆ】側壁不動態化、または／及び界面層、または／及び多層形成ステップを有するフォトダイオード形成を示す断面図である。
【図１０Ｇ】側壁不動態化、または／及び界面層、または／及び多層形成ステップを有するフォトダイオード形成を示す断面図である。
【図１０Ｈ】側壁不動態化、または／及び界面層、または／及び多層形成ステップを有するフォトダイオード形成を示す断面図である。
【図１０Ｉ】側壁不動態化、または／及び界面層、または／及び多層形成ステップを有するフォトダイオード形成を示す断面図である。
【図１０Ｊ】側壁不動態化、または／及び界面層、または／及び多層形成ステップを有するフォトダイオード形成を示す断面図である。
【図１０Ｋ】側壁不動態化、または／及び界面層、または／及び多層形成ステップを有するフォトダイオード形成を示す断面図である。
【図１０Ｌ】側壁不動態化、または／及び界面層、または／及び多層形成ステップを有するフォトダイオード形成を示す断面図である。
【図１１Ａ】側壁不動態化層、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１１Ｂ】側壁不動態化層、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１１Ｃ】側壁不動態化層、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１１Ｄ】側壁不動態化層、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１１Ｅ】側壁不動態化層、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１１Ｆ】側壁不動態化層、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１１Ｇ】側壁不動態化層、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１１Ｈ】側壁不動態化層、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１１Ｉ】側壁不動態化層、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１１Ｊ】側壁不動態化層、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１１Ｋ】側壁不動態化層、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１２Ａ】多層形成ステップ、または／及び側壁不動態化、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１２Ｂ】多層形成ステップ、または／及び側壁不動態化、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１２Ｃ】多層形成ステップ、または／及び側壁不動態化、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１２Ｄ】多層形成ステップ、または／及び側壁不動態化、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１２Ｅ】多層形成ステップ、または／及び側壁不動態化、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１２Ｆ】多層形成ステップ、または／及び側壁不動態化、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１２Ｇ】多層形成ステップ、または／及び側壁不動態化、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１２Ｈ】多層形成ステップ、または／及び側壁不動態化、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１２Ｉ】多層形成ステップ、または／及び側壁不動態化、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１２Ｊ】多層形成ステップ、または／及び側壁不動態化、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１２Ｋ】多層形成ステップ、または／及び側壁不動態化、または／及び界面層を有するフォトダイオードの形成を示す断面図である。
【図１３】トランジスタを集積した本開示の１つのフォトダイオードを示す断面図である。
【発明を実施するための形態】
【００１１】
図１はフォトダイオード１０ａを示し、それはシリコン（Ｓｉ）基板１００ａ、Ｓｉ基板１００ａの上面近くに位置するＳｉ基板１００ａ内のｎ型ドープ領域１１０ａ、Ｓｉ基板１００ａの上面に配置された真性ゲルマニウム（Ｇｅ）領域１３０ａ、真性Ｇｅ領域１３０ａの上面に配置されたｐ型Ｇｅ領域１３２ａ及び真性Ｇｅ領域１３０ａ及びｐ型Ｇｅ領域１３２ａを囲み同時にＳｉ基板１００ａの上面を覆う酸化物不動態化１８０ａを含む。
【００１２】
図１に示す構造に対して、Ｇｅ領域１３０ａと下にあるＳｉ基板１００ａとの間に異種界面が存在する。異種界面は、成長する結晶基板とは異なる元素構成の結晶材料を成長させることによって行われるエピタキシーの一種であるヘテロエピタキシーを用いて実現することができる。例としては、サファイア上のＧａＮ、Ｓｉ上のＧａＮ、Ｓｉ上のＧｅが挙げられるが、これらに限定されない。結晶材料は、元素または化合物半導体であってもよい。
【００１３】
いくつかの応用に対しては、より良好なデバイス性能のために成長した膜または基板またはその両方に電気的真性材料特性が必要とされる。真性半導体は、電気的中性特性を示す半導体である。ここでは、キャリア濃度が１０×17ｃｍ-3未満の領域が真性であると考えられる。しかしながら、真性材料は異種界面で得ることが困難なことがある。格子不一致欠陥形成、２つの材料（ある材料の成分が他の材料の活性ドーパントになることがある）間のインター拡散（またはクロス拡散）、膜成長中の汚染、あるいはフェルミレベルピンニングを引き起こすエネルギーバンドアラインメントのために、電気的に分極化された層がしばしば界面近くに意図せず形成される。例えば、Ｇｅ−ｏｎ−Ｓｉ系の界面にはｐ型Ｇｅ層が一般に形成される。
【００１４】
さらに、格子不整合のために異種界面に形成されたこのような転位及び他のタイプの欠陥が半導体空乏領域内にあると、トラップ支援キャリア生成によるフォトダイオードの暗電流、すなわち暗い状態でのリーク電流を増加させ、それによってパフォーマンスを低下させ同時にデザインウィンドウを狭くする。キャリア発生率を中和するために外因性ドーパント支援キャリアで欠陥トラップ状態が満たされるように高いドーピング濃度でこの欠陥領域を不動態化することによってトラップ支援生成メカニズムを効果的に低減することができることが観察されている。このドーピング不動態化技術を達成するために、高欠陥区域での正確なドーパント制御は欠陥支援ドーパント拡散の性質のために時には困難である。制御されないドーパントの拡散は、デバイスの応答性低下や歩留り低減などの望ましくない性能及び信頼性不利益を引き起こすことがある。
【００１５】
図１に示すように、Ｓｉフォトダイオード上にＧｅを作製する実施例のいくつかでは、ブランケット型エピタキシャル成長を使用する場合には、光吸収区域（すなわち、図１の真性Ｇｅ領域１３０ａ）を規定するためにＧｅメサパターニングが必要とされる。ブランケット型エピタキシャル成長は、基板ウェーハの全体表面上で行われるエピタキシャル成長である。反応性イオンエッチング（ＲＩＥ）及び誘導結合プラズマ（ＩＣＰ）エッチングは、ブランケットエピタキシャル成長後にＧｅメサパターニングする一般的な方法であり、そこで所望のメサ側壁角が慎重に設計された異方性エッチング処方で達成される。しかしながら、異方性エッチングは通常パターン化された構造上にイオン衝撃を伴い、しばしばＧｅ側壁表面の損傷をもたらす。ダメージを受けた側壁表面は、フォトダイオード暗電流を増加させる欠陥及びダングリングボンドを生じさせる。そのようなデバイスの劣化を避けるために、損傷表面層を誘発した異方性エッチングを除去するために、共形的損傷のない選択的Ｇｅエッチングアプローチ（Ｓｉ上の選択）が提示されている。例えば、選択的エッチングは、ＧｅとＳｉのエッチング速度の差が５対１の比よりも大きいと定義することができる。
【００１６】
より高い動作速度のフォトダイオードまたは光検出器に対して、感光層、すなわち図１に示された真性Ｇｅ領域１３０ａの厚さは、キャリア通過時間を最小限に抑えるのに十分な薄さである必要があるが光応答性が低いという犠牲を払う。応答性を改善し、かつ高速を維持するために、光反射器を感光層の上に配置することができる。反射器材料は、１つの誘電体層（例えば、酸化物あるいは窒化物）、複数の誘電体層、金属（例えば、アルミニウム）、あるいは上記の材料の任意の組み合わせを含むことができる。そのような反射器の形成には、目標とする反射率が所望のスペクトル内にあることを確実にするために厳密な厚さ公差（＜５％）が求められ、これは従来の製造者にとっては比較的困難であり得る。所望の反射器構造の厚さ均一性制御を改善するために、エッチングまたは研磨停止層が本開示では提示されている。以下、光吸収装置はＰＩＮフォトダイオードとして例示される。しかしながら、この特定の例は本開示の範囲を限定するものではない。例えば、ＮＩＰ構造もまた本開示の特定の実施例によって実施され得る。さらに、種々のＧｅ含有量を有するＳｉＧｅのような他の光吸収材料が使用できる。
【００１７】
図２Ａから図２Ｆは、本開示の第１の実施形態による光吸収装置の製造ステップを示す断面図であり、ここで動作バイアスを低減するために、または／及び異種界面におけるリーク電流を低減するためにカウンタードーピング層が提示されている。図２Ａに示すように（ステップＳ１００）、半導体基板１００が設けられ、基板１００の上面近くにｎ＋ドープ層１１０が形成されている。ｎ＋ドープ層１１０は、イオン注入、気相拡散及びドーパント拡散及び活性化のための任意の熱処理手順と組み合わせた同時インサイチュドーピングを備えたエピタキシャル層成長で形成されるが、これらに限定されない。低抵抗コンタクトのための２つの高ドーピング領域１０２が、ｎ＋ドープ層１１０のドーピングレベルより高いドーピングレベルで形成される。例えば、ドーピング濃度はｎ＋ドープ層１１０に対して１×１０19ｃｍ-3より大きく、コンタクト１０２に対して１×１０20ｃｍ-3より大きい。
【００１８】
本開示のいくつかの実施形態では、図２Ａに示すように、半導体基板１００はバルク半導体基板である。バルク半導体基板が使用される場合、バルク半導体基板は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、ＩｎＡｓ、ＧａＡｓ、ＩｎＰまたは他のＩＩＩ／Ｖ化合物半導体などを含む任意の半導体材料からなるが、これらに限定されない。これらの半導体材料の多層もバルク半導体基板の一部として使用することができる。一実施形態では、半導体基板１００は、例えば単結晶シリコンのような単結晶半導体材料を含む。別の実施形態では、半導体基板１００として半導体オンインシュレータ（ＳＯＩ）基板（特に図示せず）が使用される。使用される場合、ＳＯＩ基板は、ハンドル基板、ハンドル基板の上面に位置する埋め込み絶縁層、及び埋め込み絶縁層の上面に位置する半導体層を含む。ハンドル基板及びＳＯＩ基板の半導体層は、同じまたは異なる半導体材料を含んでもよい。ハンドル基板及び半導体層の半導体材料に関連して本明細書で使用される「半導体」という用語は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、ＩｎＡｓ、ＧａＡｓ、ＩｎＰまたは他のＩＩＩ／Ｖ化合物半導体などを含む任意の半導体材料を意味する。これらの半導体材料の多層は、ハンドル基板及び半導体層の半導体材料として使用することもできる。一実施形態では、ハンドル基板及び半導体層は共にシリコンからなる。別の実施形態では、異なる結晶方位の異なる表面領域を有するハイブリッドＳＯＩ基板が使用される。この例では、半導体基板１００はシリコン基板１００として例示される。
【００１９】
図２Ｂに示すように（ステップＳ１０２）、エピタキシャル堆積された光吸収エピタキシャル層（例えばＧｅエピタキシャル層）１３０がドープ層１１０の上面に形成され、さらにドープ層１１０とＧｅエピタキシャル層１３０との間にカウンタードーピング層１３２を含む。いくつかの実施例では、カウンタードーピング層１３２の厚さは、界面近くのドーピングプロファイルに応じて１ｎｍから１５０ｎｍの範囲にすることができる。カウンタードーピング層１３２内のドーパントは、電気的中和のための反対の電荷極性を提供することによって界面におけるビルトインポテンシャル／キャリアを補償し、ビルトインポテンシャルそしてひいては動作バイアス及び／またはリーク電流を低減するために同程度の自由キャリア濃度を提供することができるべきである。Ｇｅ−ｏｎ−Ｓｉシステムでは、界面は当然ながらｐ型であり、したがって、カウンタードーピング層１３２内のドーパントは、好ましくはｎ型ドーパント、例えばＡｓ、Ｐまたはそれらの組み合わせである。カウンタードーピング層１３２は、Ｇｅエピタキシャル層をエピタキシャル成長させる間にインサイチュドーピングすることによって形成することができる。インサイチュドーピングプロセスでは、ドーパントは結晶性半導体材料の堆積中に導入される。代替的に、カウンタードーピング層１３２は、ｎ型ドーパントによるイオン注入などの他のアプローチを形成することができるが、これに限定されるものではない。カウンタードーピング層は層１３０と同じ材料であってもよいし、様々なＧｅ含有量を有するＳｉＧｅのような異なる材料であってもよい。いくつかの実施例では、層１３０への拡散から層１３２のドーピングを低減するために追加の層が層１３２と層１３０との間に加えられる。例えば、この任意の層は様々なＧｅ含有量を有するＳｉＧｅ材料であってもよい。Ｇｅエピタキシャル層１３０及びカウンタードーピング層１３２が形成された後、Ｇｅ表面を保護するためにＧｅエピタキシャル層１３０の上面に酸化物キャップ１３８が形成される。
【００２０】
図２Ｃに示すように（ステップＳ１０４）、酸化物キャップ１３８が形成された後、シリコン基板１００の上面部を露出させるためにリソグラフィ及びエッチングプロセスがＧｅメサ領域１４０及びカウンタードーピングメサ領域１４２を画定するために実行される。
【００２１】
図２Ｄに示すように（ステップＳ１０６）、適切なエッチング液がＧｅエピタキシャルメサ領域１４０または／及びカウンタードーピングメサ領域１４２を横方向に凹ませるために使用される。
【００２２】
図２Ｅに示すように（ステップＳ１０８）、不動態化層１５０がＧｅ表面を不動態化するために得られた構造の上面に形成され、ｐ型ドープ領域１４４がイオン注入などの半導体製造プロセスによってＧｅメサ領域１４０の上面近くに形成される。いくつかの実施例では、不動態化層１５０は非晶質シリコン（ａ−Ｓｉ）または多結晶シリコン（ｐｏｌｙ−Ｓｉ）であってもよい。他の実施例では、領域１４４のドーピングプロセス中に不動態化層１５０を同時にドープすることができ、サリサイドを含むコンタクト形成に使用される。いくつかの実施例では、ドープ領域１４４の区域は上から見たときメサ領域１４０と異なる形状を有することができる。例えば、メサ領域１４０の形状は長方形とすることができ、ドープ領域１４４の形状は円形とすることができる。いくつかの実施例では、ドープ領域１４４の区域は上から見たときメサ領域１４０と同様の形状を有することができる。例えば、メサ領域１４０及びドープ領域１４４の形状は両方とも長方形または円形でもよい。
【００２３】
図２Ｆに示すように（ステップＳ１１０）、層間誘電体（ＩＬＤ）層１５２がＧｅメサによるトポグラフィを用いて結果として生じる構造の上に形成され、ＣＭＰ（化学的機械研磨）処理が表面トポグラフィを低減するために行われる。層間誘電体（ＩＬＤ）層は、所望の厚さに達するように数回堆積させられる。その後で、コンタクト開口１５４が高度にドープされたシリコン表面１０２及び不動態化層１５０の一部を露出させるためにリソグラフィ及びエッチング処理で規定される。
【００２４】
図２Ｇに示すように（ステップＳ１１２）、Ｎｉ、Ｃｏ、Ｔｉ、Ｐｔ等の金属を導入し、次に熱形成処理をし、そしてその後未反応の部分を除去することによりサリサイド１５８がシリコン基板１０２表面の上面に形成される。次いで、タングステンプラグ（Ｗプラグ）１５６がシリサイド１５８上面のコンタクト開口１５４内に形成される。
【００２５】
図２Ｈに示すように（ステップＳ１１４）、金属配線（Ｍ１層）１６０が外部回路への電気的接続を提供するために形成される。いくつかの実施例では、光信号が図２Ｈの上部から入射する場合、Ｇｅメサ領域１４０の最上にあるＩＬＤ１５２から開口を最初にエッチングすることによって、ＡＲＣコーティングをフォトダイオードの上部に追加することができる。いくつかの実施例では、光信号が図２Ｈの底部から入射する場合、最初に基板を薄くすることによって、ＡＲＣコーティングをフォトダイオードの底部上部に追加することができる。
【００２６】
この実施例では、ｎ型ドーパント及び適切な厚さ（１ｎｍ〜１５０ｎｍ）を有するＧｅメサ領域１４０の下のカウンタードーピングメサ領域１４２が、ビルトインポテンシャル、ひいては動作バイアス及び／またはリーク電流を減少させるｐ型異種界面を補償するために形成される。図２Ａ〜２Ｈにおいて、基板コンタクトと上部吸収領域コンタクトの両方に示されている２つのコンタクトポイントは、２Ｄ断面図において例示的目的であることを留意しなければならない。いくつかの実施例では、光吸収領域から光生成キャリアを抽出するために基板及び吸収領域への単一連接ビアまたはリングを形成することもできる。また図２Ｅ〜２Ｈにおいて、図示された光吸収領域を覆う不動態化層１５０は例示的目的であり、この不動態化層１５０はタングステンプラグ（Ｗプラグ）１５６またはドープ領域１０２及び１４４と電気的に接続するための他の形態のコンタクトビアを禁止しない限り他の領域に延在することもできることを留意しなければならない。さらに、図２Ｅ〜２Ｈのセグメント化されたドープ層１１０は例示的目的でありいくつかの実施例では、それは他の領域に広がってもよい。図２Ａ〜２ＨのＰドープ層１４４は例示的目的でありいくつかの実施例では、それは他の実施形態の層１４０の側壁に延在することができる。
【００２７】
図３Ａから３Ｃは、異種界面近くに真性領域を形成するための他の実施例を示す。図３Ａに示すように、図２Ｂに対応するステップＳ１０２は、カウンタードーピング層１２２がＳｉ基板１００の上面に形成されるというサブステップを備えたステップＳ１０２ａによってさらに説明することができ、ここでカウンタードーピング層１２２は、イオン注入によって形成することができる。その後、層１３０が形成される。図３Ｂに示されるように、図２Ｂに対応するステップＳ１０２は、第１のカウンタードーピング層１２２ａがＳｉ基板１００の上面に形成されるというサブステップを備えたステップＳ１０２ｂで置き換えることができ、ここで第１のカウンタードーピング層１２２ａは、イオン注入によって形成することができる。その後、エピタキシャル成長されたＧｅ層１３０が基板１００の上に形成され、Ｇｅエピタキシャル層１３０は第２のカウンタードーピング層１３２ａを有する。異種界面は、第１のカウンタードーピング層１２２ａ（Ｓｉ系材料）と第２のカウンタードーピング層１３２ａ（Ｇｅ系材料）との間に存在する。いくつかの実施例では、第１のカウンタードーピング層１２２ａの厚さは、界面近くのドーピングプロファイルによって１ｎｍから１５０ｎｍの範囲である。さらに、第１のカウンタードーピング層１２２ａ内のドーパントはＧｅエピタキシャル層１３０内のビルトインポテンシャル／キャリアと同様の自由キャリア濃度を提供できなければならないが、電気的中和のために反対の電荷極性を有する。いくつかの実施例では、第２のカウンタードーピング層１３２ａの厚さは１ｎｍから１５０ｎｍの範囲である。さらに、第２のカウンタードーピング層１３２ａ内のドーパントは、Ｓｉ／Ｇｅ界面内のビルトインポテンシャル／キャリアと同様の自由キャリア濃度を提供することができなければならないが、ｐ型界面欠陥及びヘテロ接合ホール閉じ込めに起因するＳｉとＧｅとの間のＰ型界面による電気的中和のために反対の電荷極性を有する。
【００２８】
図３Ｃに示すように、図２Ｂに対応するステップＳ１０２は、Ｓｉエピタキシャル層１２０がＳｉ基板１００上に形成されるというサブステップを備えたステップＳ１０２ｃで置き換えることができる。Ｓｉ基板１００は、エピタキシャル層１２０の近くの界面にドープすることができる。エピタキシャル成長されたＧｅ層１３０は、Ｓｉエピタキシャル層１２０の上に形成され、Ｇｅ層１３０はさらにカウンタードーピング層１３２を含む。厚さが１ｎｍから１５０ｎｍの範囲であるカウンタードーピング層１３２は、好ましくはｐ型界面を補償するためにｎ型ドーパント、例えばＡｓ、Ｐまたはそれらの組み合わせでドープされる。カウンタードーピング層１３２は、Ｇｅ層をエピタキシャル成長させる間のインサイチュドーピングにより、あるいはｎ型不純物のイオン注入によって形成することができる。いくつかの実施例では、Ｓｉエピタキシャル層１２０は、ドープされた基板からドーパント拡散を減少させ、または／及びＧｅよりも小さい誘電率による接合容量を減少させることを含む複数の目的を提供することができる。
【００２９】
図２Ｂから２Ｈに示された例において、カウンタードーピング層またはカウンタードーピングメサは、シリコン層とゲルマニウムを含む別のエピタキシャル層との間の界面層と広義に称することができる。カウンタードーピング層の主な組成は、シリコンまたはゲルマニウムまたはそれらの合金のいずれかであることができる。図３Ａに示された例において、カウンタードーピング層１２２は、シリコン基板１００とＧｅエピタキシャル層１３０との間の界面層と広義に称することができる。図３Ｂに示された例において、第１のカウンタードーピング層１２２ａ及び第２のカウンタードーピング層１３２ａは、この例で２つの層が含まれているとしてもシリコン基板１００とＧｅエピタキシャル層１３０との間の界面層と広義に称することができる。図３Ｃに示された例において、カウンタードーピング層１３２は、Ｓｉエピタキシャル層１２０がシリコン基板１００とカウンタードーピング層１３２との間に挟まれているとしてもシリコン基板１００とＧｅエピタキシャル層１３０との間の界面層と広義に称することができる。本開示において、界面カウンタードーピング層は、層Ａと層Ｂとの間の単層または複数層であることができ、層Ａと層Ｂとの間に真性領域を提供する。さらに、界面層は層Ａ及び層Ｂのうちの一方と直接接触する必要はなく、実質的に真性領域が層Ａと層Ｂとの間に存在し得る限り、界面層と層Ａとの間に、あるいは界面層と層Ｂとの間に他の層を介在させることができる。
【００３０】
図４Ａから４Ｃは、本開示の実施例による欠陥支援ドーパント拡散が低減されたフォトダイオードを形成する製造ステップを示す断面図である。図４Ａに示すように、エピタキシャル成長またはイオン注入のいずれかによって基板材料１００の上にドーピング層２００が形成される。次に、ドーパント制御層２１０がドーピング層２００の上に形成される。いくつかの実施例では、ドーパント制御層２１０はシリコンゲルマニウムを含み、ドーピング層２００はゲルマニウムまたはシリコンゲルマニウムを含み、そしてドーピング層２００内のドーパントはリン（Ｐ）を含む。Ｇｅを含むエピタキシャル層１３０が光感応領域としてドーパント制御層２１０の上に形成され、エピタキシャル層１３０の上に最上ドープ層１３５が形成される。いくつかの実施例では、最上ドープ層１３５のドーパントはホウ素（Ｂ）を含む。
【００３１】
いくつかの実施例では、ドーピング層２００は基板材料１００から最初にドープされていない２００層領域にドーパントを駆動することによって形成することができる。駆動プロセスはドーパント制御層２１０及びエピタキシャル層１３０の少なくとも一部が形成された後にすることができる。エピタキシャル層１３０の材料は、Ｓｉ、１％から１００％のＧｅ含量を有するＳｉＧｅであることができるが、それに限定されない。ドーパント制御層２１０の材料は、エピタキシャル層１３０からのものよりも少ないＧｅ含有量を有するＳｉＧｅ、炭素ドープされたＳｉＧｅ、または炭素ドープされたＧｅであることができるが、それに限定されない。ドーピング層２００の材料は、高濃度にドープされたＧｅ、エピタキシャル層１３０より高くなくドーパント制御層２００より低くないＧｅ含有量を有する高濃度にドープされたＳｉＧｅであることができるが、それに限定されない。
【００３２】
ドープ層２００は、Ｓｉ基板１００と同じ電気的極性（例えば、ｎ型ドーピング）を有する。Ｓｉ基板１００がＧｅエピタキシャル層１３０と格子不整合で直接接触している場合、欠陥を誘発し、より高い暗電流及びより速いドーパント拡散をもたらす。結果として、ドーパント制御層２１０は、エピタキシャル１３０領域に深く入り込みデバイスの劣化をもたらすことなく欠陥統計を不動態化することによって暗電流発生を低減するためだけに基板１００からのドーパントがドーピング層２００内に打込まれることを可能にするようにドーパントブロックとしてＳｉ／Ｇｅ界面の近くに配置されるように設計される。いくつかの実施例では、ドープ層２００は、動作バイアス及び／またはリーク電流を低減するために前述のようにカウンタードーピング層として機能することができる。
【００３３】
図４Ｂに示すように、最上ドープ層１３５が下記の感光材料とは異なる材料組成を有する異種最上ドープ層１３６で置き換えられている点を除いて図４Ａと同様である。異種ドープ層１３６は、Ｇｅエピタキシャル層１３０と異種最上ドープ層１３６との間にマイナーまたはゼロ格子不整合がもたらされるようにＳｉまたはＳｉＧｅから作られる。
【００３４】
図４Ｃに示すように、異種界面の品質を改善するために感光材料と最上ドープ層１３６との間に別のドーピング層２００ｂのセット及びドーパント制御層２１０ｂが導入されることを除いては図４Ｂと同様である。ドーパント制御層２１０ｂは、最上ドープ層１３６から感光領域１３０へのドーパント拡散を低減するために導入される。最上ドープ層１３６は、Ｓｉ、Ｇｅ、またはそれらの組み合わせを含むことができる。最上ドープ層１３６内のドーパントは、Ｂ、Ｐ、Ａｓ及びそれらの組み合わせを含むことができる。いくつかの実施例では、ドーピング層２００ｂは最上ドープ層１３６と同じドーピング極性を有することができる。いくつかの実施例では、界面ビルトインポテンシャルを低下させ動作バイアスを低減するために、ドーピング層２００ｂは前述のようにカウンタードーピング層として機能することができる。
【００３５】
図４Ａ及び４Ｂに示された例において、ドープ層２００及びドーパント制御層２１０は、これらの例でＳｉ基板１００とエピタキシャル層１３０との間に２層あっても、Ｓｉ基板１００とエピタキシャル層１３０との間の界面層とみなすことができる。同様に、図４Ｃに示された例において、ドーピング層２００ｂ及び最上ドーパント制御層２１０ｂは、最上ドープ層１３６とエピタキシャル層１３０との間の界面層とみなすことができる。本開示において、界面層は層Ａと層Ｂとの間の単層または複数層であることができ、層Ａと層Ｂとの間のドーパント拡散を制御する。さらに、界面層は層Ａ及び層Ｂの一つと直接接触する必要はなく、ドーパント拡散が層Ａと層Ｂとの間の界面層内で制御され得る限り、他の層が界面層と層Ａとの間、または界面層と層Ｂとの間に介在することができる。いくつかの実施例では、ドーパント制御層とドーピング層の相対位置を入れ替えることができ、すなわちドーパント制御層はドープ層の上または下のいずれかとすることができる。いくつかの実施例では、前述のようにドープ層はカウンタードーピング層として機能することができる。
【００３６】
図５Ａ及び５Ｂは、図４Ａに示された構造の一実施例を示す。エピタキシャル層１３０と同様の材料組成を有するシード層２００を最初に成長させることによって真性Ｇｅを含むエピタキシャル層１３０がＮ型リンをドープしたＳｉ基板１００上に成長し、その後、速く拡散し、所望の真性特性を損なう可能性があるエピタキシャルＧｅ層へのリンの拡散を低減するためにＳｉまたはＳｉＧｅ機能を含むドーパント制御層２１０を成長させる。シード層２００及びドーパント制御層２１０の厚さ及び位置は、成長の間に十分に制御することができる。いくつかの実施例では、ドーパント制御層２１０は５０ｎｍから１５０ｎｍの範囲であり、ＳｉＧｅを含む。図５Ｂに示すように、Ｓｉ基板１００の最上層と反対の電気的極性を有する最上ドープ層１３５が、ｐ−ｉ−ｎフォトダイオード／光検出器構造をもたらすように形成される。
【００３７】
図６Ａから６Ｅは、本開示の別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオード形成の製造ステップを示す断面図である。図６Ａに示すように、プロセスは図２Ｄに示されたステップＳ１０６に進むことができる。ドープ領域１０２及び１１０は、説明を簡単にするためにここでは省略されている。Ｓｉ基板１００の上に第１の界面層１１２が形成され、Ｇｅを含む第２の層１４０が第１の界面層１１２の上に形成される。第１の界面層１１２（破線のボックスとして示されている）は、図２Ａから３Ｃを参照して説明したようにカウンタードーピングに、あるいは図４Ａから４Ｃを参照して説明したように拡散制御のために、あるいは帯域幅調整のために第２の層１４０より大きな誘電率を有する材料に使用することができる。また図６Ａに示すように、限定するものではないが、Ｓｉ（非晶質または多結晶）、シリコン酸化物、窒化物、高ｋ誘電体、またはそれらの組み合わせなどの材料を有する不動態化層３０が第２の層１４０を不動態化して保護するために形成される。
【００３８】
図６Ｂに示すように、限定するものではないが、窒化物のような材料を有する停止層３２が不動態化層３０の上にブランケット層として形成される。いくつかの実施例では、停止層は酸化物及び窒化物を含む複数の層を含むこともできる。いくつかの実施例では、停止層３２の厚さは、限定するものではないが、典型的には１０Ａから２０００Ａの範囲であり、１００Ａから５００Ａの厚さがより代表的である。その後、メサ構造全体を覆うように層間誘電体層（ＩＬＤ）３４が堆積され、図６Ｃに示すようにリフローまたは化学機械的研磨（ＣＭＰ）プロセスのいずれかによって任意に最初の予備平坦化がなされ得る。ＩＬＤ層３４は、限定するものではないが、停止層３２とは異なる材料組成を有するシリコン酸化物のような材料を使用する。図６Ｄに示すように、ＩＬＤ層３４は、停止層３２の上のＩＬＤ層３４の部分が実質的に除去されるまでＣＭＰプロセスによって処理される。図６Ｃの予備平坦化プロセスが行われない場合、ＣＭＰのような単一の平坦化プロセスが図６Ｄの構造を形成するために使用できる。より詳しくは、除去プロセスは最小厚さ損失でメサ停止層３２の上で完全に終端するように設計される。すなわち、ＩＬＤ層３４の除去プロセスは、停止層３２に対して高度に選択的である必要がある。例えば、選択性は１：５よりも大きくなり得る。その後、図６Ｅに示すように、反射器３６が停止層３２の最上に均一に堆積される。この手法で、最上反射器３６の厚さの均一性は、研磨プロセスの代わりに膜堆積ステップによって良好に制御することができ、従来の平坦化プロセスより優れた均一性制御を意味する。反射器３６は、反射または光学キャビティ経路長の調整、あるいはその両方の組み合わせのいずれかのために使用される。いくつかの実施例では、誘電体層の上に金属層を含む反射器は、＞９５％の反射率を達成することができ、ここで図６Ｅの底部から入射する光信号は第２の層１４０のさらなる吸収のために反射され得る。いくつかの実施例では、酸化物または窒化物を含む反射器が５０％未満の反射率を達成するように形成され、光信号は図６Ｅの上部から入射できる。いくつかの実施例では、外部光源と第２の層１４０との間に反射防止コーティング（ＡＲＣ）層を追加することができる。反射器は、１つの誘電体層（例えば、酸化物または窒化物）、複数の誘電体層、金属（例えば、アルミニウム）、または上記の材料の任意の組み合わせを含むことができる。いくつかの実施例では、反射器３６は酸化物などの誘電体、またはアルミニウムなどの金属層、または入射光の１／４有効波長に近い厚さを有する誘電体層の上の金属層を含むことができる。反射器は一般に高い光学的歩留りを確実にするために独特かつ厳しい厚さ公差（＜５％）を有し、本実施例では、反射器構造の厚さの均一性制御を改善する停止（エッチングまたは研磨停止）層３２がフォトダイオード／光検出器構造内に設けられている。上記のプロセスフローは特定の順序で記載されておらず、任意の順序で並べ替えることができることを留意しなければならない。例えば、反射器を堆積する前に停止層３２上でＣＭＰプロセスが引き起こす厚み変動がさらに低減できるように停止層３２をさらに除去するための別のエッチングプロセスを追加することができる。いくつかの実施例では、停止層３２は窒化物であり、リン酸を含む湿式エッチングプロセスが反射器３６を堆積させる前に窒化物を除去するために使用される。さらに、上記の例で、Ｇｅエピタキシャルメサ領域を形成する第２の層１４０はＳｉ基板１００の表面に対して格子不整合を有し、光信号が通過するときに所定の反射率が達成され反射器３６で反射されるように反射器３６は所定の厚さを有し、光信号の少なくとも一部が第２の層１４０によって吸収される。
【００３９】
図７Ａから７Ｅは、本開示のさらに別の実施例による、エッチング／研磨ストッパーを備えたフォトダイオード／光検出器を形成する製造ステップを示す断面図である。図７Ａに示すように、プロセスは図２Ｂに示されたステップＳ１０２に進むことができる。界面層１１２は、図２Ａから３Ｃを参照して説明したようにカウンタードーピングに、あるいは図４Ａから４Ｃを参照して説明したように拡散制御に使用することができ、あるいは帯域幅調整用の第２の層１４０の誘電率より大きな誘電率で形成することができる。限定するものではないが、Ｓｉ（非晶質または多結晶）またはシリコン酸化物または窒化物またはそれらの組み合わせなどの材料を有する不動態化層３１が、結果として得られる構造上に形成される。その後、限定するものではないが、窒化物のような材料を有する停止層３３が不動態化層の上に形成される。停止層３３の厚さは、典型的には１０Ａから２０００Ａであり、１００Ａから５００Ａの厚さがより代表的である。不動態化層３１、停止層３３及びその下のＧｅエピタキシャル層１４０はその後、図７Ａに示されたメサ構造を形成するために同時にパターン化される。次に図７Ｂで、メサ（不動態化層３１、停止層３３、及びＧｅエピタキシャルメサ領域１４０を含む）側壁上に不動態化スペーサ３５が形成される。いくつかの実施例では、不動態化スペーサは、まずメサ上に不動態化膜を共形的に堆積させることによって形成され側壁の近くに比較的厚い領域をもたらす。次いで、指向性（異方性）エッチングがフィールド上のスペーサ材料を除去するために適用され、スペーサとして残った比較的厚い層を有する側壁領域のみを残す。その後、メサ構造全体を覆うように層間誘電体層（ＩＬＤ）３４が堆積され、図７Ｃに示すようにリフローまたは化学機械的研磨（ＣＭＰ）プロセスのいずれかによって任意に予備平坦化することができる。図７Ｄに示すように、予備平坦化プロセスが図７Ｃで処理されるかどうかにかかわらず、ＩＬＤ層３４は停止層領域３３の上のＩＬＤ層３４の部分が実質的に除去されるまでＣＭＰプロセスによって処理される。図７Ｃで予備平坦化プロセスが行われていない場合、図７Ｄの構造を形成するために単一研磨プロセスを使用することができる。その後、図７Ｅに示すように、反射器３６が図６Ｅに記載されているものと同様に停止層領域３３の上に均一に堆積される。
【００４０】
図８Ａから８Ｆは、本開示のさらに別の実施例によるエッチング／研磨ストッパーを備えたフォトダイオード／光検出器を形成する製造ステップを示す断面図である。図８Ａから８Ｃで示される初期ステップは、図７Ａから７Ｃの説明と同様であり、図８Ｄで、ＩＬＤ層３４がＣＭＰプロセスまたはエッチバックプロセスによってさらに処理され、その処理はＩＬＤ３４または停止層３３のいずれかにいくらかのオーバー研磨またはオーバーエッチングして停止層領域３３の近くで停止する。図７と比較して、この実施例では、停止層３３は後のプロセスで除去されるのでダミー停止層と呼ぶことができ、したがって、除去プロセスは、前述したように停止層に対して選択的である必要はなく、それゆえにプロセスの柔軟性をさらに向上させることができる。図８Ｅに示すように、ダミー停止層３３はその後、湿式化学プロセスまたは湿式及び乾式エッチングプロセスの組み合わせによって除去される。選択された化学物質は停止層３３とのみ反応し、ＩＬＤ３４のような露出した材料の残りの部分に対して高度に選択的であることができる。例えば、停止層が窒化物である場合、リン酸ベースの湿式エッチングプロセスを使用することができる。その後図８Ｆに示すように、反射器３６が、図６Ｅ及び７Ｅに記載されているように、得られた構造の上部に均一に堆積される。この手法で、最上反射器３６の厚さの均一性は研磨プロセスの代わりに膜堆積ステップによって良好に制御することができ、従来の平坦化プロセスより優れた均一性制御を意味する。
【００４１】
図９Ａから９Ｄは、本開示の別の実施例による共形選択的Ｇｅエッチングでフォトダイオード／光検出器を形成する製造ステップを示す断面図である。図９Ａに示すように、プロセスはエピタキシャル層１３０とその下のＳｉ基板１００との間に配置された界面層４０を有する図２Ｂに示されたステップＳ１０２に進むことができる。いくつかの実施例では、エピタキシャル層１３０はＧｅを含み、界面層４０はカウンタードーピング層、ドーパント拡散層またはその両方として機能する真性Ｓｉ層とすることができ、そしてエピタキシャル層１３０上に誘電体材料からなる不動態化層４２が形成される。その後、図９Ｂに示すように、不動態化層４２、下にあるエピタキシャル層１３０及び界面層４０がメサ構造１４０を形成するためにＲＩＥによって完全または部分的にパターン化される。指向性イオンエッチング（例えば、ＲＩＥ）の関与により、図９Ｂに示すようにメサ側壁近くのエピタキシャル層に損傷領域４３が生じる。図９Ｃに示すように、選択的Ｇｅエッチングが損傷領域４３を除去するために行われる。このプロセスは、図９Ｃに示すように横方向凹部４５を生じさせる。エピタキシャル層１３０の上面は誘電体不動態化層４２によって覆われているので、エッチングプロセスは、主にメサ側壁上でアクティブである。この共形選択的Ｇｅエッチングを実施する方法は、続く記述でさらに論じられる。最後に、図９Ｄに示すように、ｐ−ｉ−ｎまたはｎ−ｉ−ｐ構造を形成するために、上面近くのエピタキシャル層の薄層４６が基板ドープ領域１１０と反対の電気的極性を有する高濃度にドープされた層に変換される。上記のプロセスは特定の順序に限定されないことを留意しなければならない。
【００４２】
再び図９Ｃを参照して、共形選択的Ｇｅエッチングを達成する３つの可能な方法がさらに説明できる。第１のアプローチは、Ｓｉに対する選択性を有する共形的（等方性）Ｇｅエッチングを達成するために湿式化学エッチングを使用することである。典型的なＧｅエッチングは、通常２つのステップで実行される。第１のステップは、エッチングされた材料がより高い酸化状態に変換される酸化反応である。第２のステップは、酸化生成物の溶解につながる。一実施例では、湿式エッチング化学はＮＨ4ＯＨ（溶液）及びＨ2Ｏ2（酸化剤）を含むが、これに限定されない。エッチング速度はＨ2Ｏ希釈のレベルによって制御することができる。さらに、このエッチング化学反応はＳｉ上にエッチング選択性を有する。混合されたＮＨ4ＯＨ及びＨ2Ｏ2がウェーハ洗浄のためにＳｉ業界では使用されており、非常に低いＳｉエッチング速度で知られている。第２のアプローチは、下流プラズマ構成を用いたフッ素、塩素、及び臭素ベースのＲＩＥプロセスを使用することである。Ｇｅはイオン衝撃の助けなしに上記の化学反応に対してより反応的であることが観察されている。下流プラズマ構成は、指向性イオン衝撃によるさらなる側壁損傷を引き起こすことなく、ほぼ損傷のない共形的エッチングを提供することができる。ＲＩＥ条件を適切に調整することにより、このアプローチを用いて４０対１を超えるＧｅとＳｉとの間のエッチング速度差を達成することができる。第３のアプローチとして、高温気相ＨＣＬエッチングが減圧または低圧真空システム下で行われる。ＨＣｌは、Ｓｉ及びＧｅをエッチングすることができるガス化学作用を有する。これは方向性イオン衝撃の助けなしの気相エッチングであるので、反応は共形的である。さらに、エッチングＧｅ及びＳｉの活性化温度は非常に異なり（１００Ｃ超）、それゆえにエッチングプロセスを６００Ｃ近くで操作するときＧｅのみがこの温度範囲でエッチングされ、こうしてＳｉとＧｅとの間のエッチング選択性を作り出している。さらに、上述のプロセスは本開示の他の箇所、例えば図６〜８に示された図、で述べる他のフォトダイオード実施例にも適用することができる。例えば、図７Ａ及び８Ａにおいて、メサ形成の後、第２の層１４０の損傷側壁の一部を除去するために共形選択的Ｇｅエッチングを導入することができ、選択された区域内に損傷のない第２の層のみを残し、その後上述したように第２の層１４０の露出した側壁の少なくとも一部を覆うスペーサ層３５を形成する。
【００４３】
図９Ｅは、ドーピング絶縁を有するフォトダイオードを示す断面図である。この実施例では、２つの吸収素子が、吸収素子の２つの隣接する部分の間に逆のドーピング領域を作り出すことによって境界が定められ、各素子はそれ自身の最上ドーピング領域及びその基板ドーピング領域を有する。例えば、両方の素子に対して基板ドーピングがＮ型である場合、ドーピング分離領域はＰ型である。いくつかの実施例では、光吸収領域がわずかにＰ型である場合、ドーピング分離領域はＮ型である。いくつかの実施例では、吸収領域がＧｅを含み、基板がＳｉである場合、それらの界面層はＳｉＧｅ界面近くの表面トラップ状態に起因してＰ型であり得、ドーピング分離はＮ型である。ここの界面層４０は、意図的にドーパント拡散制御層、または前述のカウンタードーピング層として導入することができ、またはＧｅエピタキシャル成長熱処理中の上部Ｇｅ層とＳｉ基板との間の相互拡散領域を指すことができる。
【００４４】
図１０Ａから１０Ｆは、本開示の一実施例による側壁不動態化を有するフォトダイオードを形成する製造ステップを示す断面図である。図１０Ａに示すように、プロセスは図２Ａに示されたステップＳ１００、すなわち、ドープ層１１０を有するＳｉ基板１００に続くことができる。次に、絶縁層（フィールド誘電体層など）５０がＳｉ基板１００の上面に堆積される。図１０Ｂに示すように、選択された区域開口５０ａがフォトリソグラフィー及びエッチングによってフィールド誘電体層５０に画定され、選択された区域開口５０ａはドープ層１１０の表面の一部（第１選択区域）を露出させる。その後、図１０Ｃに示すように、不動態化層５２が選択された区域開口５０ａを有するフィールド誘電体層５０の上面に堆積される。いくつかの実施例では、不動態化層５２はＳｉ（非晶質または多結晶）、窒化物、または高ｋ誘電体である。図１０Ｄに示すように、不動態化層５２の一部を除去するために指向性エッチングが行われ、不動態化スペーサ５２ａのみが選択区域開口５０ａ（すなわち、フィールド誘電体層５０の内面）の側壁に残る。図１０Ｅに示すように、第１の光吸収層（Ｇｅを含む感光材料層など）が選択成長し、選択区域開口５０ａを充填し、その後感光領域５４を形成するためにＣＭＰプロセスにより平坦化される。第１の光吸収層を選択的に成長させる前に、界面層１１２が第１の選択された区域の上に任意に形成されてもよい。界面層１１２は、図２Ａから３Ｃを参照して説明したようなカウンタードーピング層、または図４Ａから４Ｃを参照して説明したようなドーパント拡散制御層、または感光領域５４の誘電率よりも小さい誘電率を有する帯域幅調整層であってもよい。最後に、図１０Ｆに示すように、表面近くの感光領域５４内にドープ領域５６が形成される。いくつかの実施例では、ドープ領域５６の区域は上面から見たときに感光領域５４と異なる形状を有することができる。例えば、感光領域５４の形状は長方形であってもよく、ドープ領域５６の形状は円形であってもよい。いくつかの実施例では、選択区域開口５０ａは長方形であり、Ｇｅを含む感光領域によって充填されたとき、良好な表面不動態化を生み出す（１１０）平面で囲まれている。特定の実施形態では、（１１０）以外の他の平面も長方形を形成するために使用することができる。接合容量を減少させるために、ドープ層５６は長方形開口５０ｂよりも小さく、入力光ビーム外形と実質的に一致するように円形であってもよい。いくつかの実施例では、ドープ領域５６の区域は、上から見たとき感光領域５４と同様の形状を有することができる。例えば、感光領域５４及びドープ領域５６の形状はどちらも長方形または円形でもよい。いくつかの実施例では、感光領域５４ｂ及びドープ層５６の形状はどちらも丸い角を有する長方形であることができる。
【００４５】
代わりに、図１０Ｇに示すように、プロセスは図１０Ｂの後のステップから分岐することができ、シード層５８が最初に選択区域開口５０ａ（シード区域）内に成長させられる。ＣＭＰプロセスがシード層の成長の後に行われてもよい。続いて、第２の選択された区域を露出させるために、部分的に除去されて生じた構造上に第２の絶縁層５０１が堆積される。図１０Ｈに示すように、スペーサ５２０が第２の選択された区域に対応する側壁上に形成される。露出された第２の選択された区域はその後、感光領域５４によって充填され、図１０Ｉに示すように、不動態化層が感光領域５４の上に堆積される。図１０Ｈ及び１０Ｉに描写されたステップは、スペーサを形成するステップを実行する前に、シード層が最初にシード区域内で成長させられることを除いて図１０Ｂから１０Ｆに描写されたステップと同様である。
【００４６】
代わりに、図１０Ｊに示すように、プロセスは図１０Ｇの前のステップから分岐することができる。シード層を選択区域開口５０ａ（シード区域）に充填する前に、側壁に底部スペーサ５２ａを形成することができる。図１０Ｋに示すように、選択区域開口５０ａ（シード区域）内にシード層５８を成長させ、シード層の成長後にＣＭＰプロセスを実施することができる。この時点で、図１０Ｈから１０Ｉに描写されたステップが感光領域５４の上部層を形成するために行うことができる。続いて、図２Ｆから２Ｈで描写したのと同様のプロセスまたは他の変形がフォトダイオードの電気的接点を形成するために適用できる。いくつかの実施例では、シード層はＳｉ、Ｇｅ、または様々なＧｅ含有量を有するＳｉＧｅであってもよい。感光領域はＳｉ、Ｇｅ、または様々なＧｅ含有量を有するＳｉＧｅであってもよい。いくつかの実施例では、感光領域はシード層より高いＧｅ含有量を示す。さらに、界面層をシード層と基板との間、または／及び感光領域と基板との間、または／及びシード層と感光領域との間に挿入してもよい。いくつかの実施例では、界面層はカウンタードーピング層、または／及びドーパント拡散層、または／及び帯域幅調整層として機能することができる。いくつかの実施例では、シード層は基板から感光領域へのドーパント拡散を低減するためにドーパント拡散制御層として機能するＳｉ材料である。いくつかの実施例では、シード層はＧｅのような感光領域と実質的に同じ素材内容を有する。いくつかの実施例では、シリサイドを形成するなどの他のプロセスステップが２つの成長の間に実行されてもよいので、シード層はサーマルバジェットを低減するためにシード層の上の感光領域とは別に成長させてもよい。このような２ステップ成長方法は、実質的に同じ材料組成の感光領域のより高い全体的達成可能な厚さを可能にする。いくつかの実施例では、複数のリソグラフィステップの関与のためにシード区域と第２の選択区域との間に意図的または意図しない側壁の不整合が存在する。図１０に示される図面は例示のためのものであり、限定的な意味で見るべきではないことに留意しなければならない。例えば、図１０Ｈ及び１０Ｉにおいて、スペーサ形成はこの２ステップの堆積／成長のシナリオにおいて任意であってもよく、すなわち最初にシード領域５８を形成し、次にスペーサ５２０を導入することなく第２の感光領域５４を形成してもよい。別の例として、感光領域５４の厚さはシード領域５８の厚さより厚くてもよく、感光領域５４の開口区域はシード領域５８よりも大きい、同じ、もしくは小さくてもよい。
【００４７】
図１１Ａから１１Ｇは、本開示の別の実施例による側壁不動態化を有するフォトダイオードを形成する製造ステップを示す断面図である。同様に、プロセスは図２Ａに示されたステップＳ１００を引き継ぐことができ、すなわち、図１１Ａに示すように、ドープ層１１０を有するＳｉ基板１００及びフィールド誘電体層５０がＳｉ基板１００の表面に堆積される。図１１Ｂにおいて、選択区域開口５０ａがフォトリソグラフィーとエッチングによりフィールド誘電体層５０の中に画定され、ここで選択区域開口５０ａはＳｉ基板１００の表面の一部を露出させている。
【００４８】
続いて、図１１Ｃに示すように、Ｇｅまたは様々なＧｅ含有量のＳｉＧｅなどの感光材料が、第１の感光領域５４ａを形成するために選択区域開口５０ａを少なくとも部分的に充填するように選択的に成長させられ、それはシード層として機能し、より詳細に記述される。他の実施例では、第１の感光領域５４ａを選択的に成長させる前に、界面層１１２が、図２Ａから３Ｃを参照して描写したようにカウンタードーピング層として、または図４Ａから４Ｃを参照して描写したように拡散制御層として形成されてもよい。
【００４９】
図１１Ｄに示すように、フィールド誘電体層５０ａの上面及び第１の感光領域５４ａの上面に不動態化層５３が堆積される。不動態化層５３の材料は、Ｓｉ（非晶質または多結晶）、酸化物、窒化物、高ｋ誘電体またはそれらの組み合わせを含むことができる。図１１Ｅに示すように、指向性エッチングが不動態化層５３の一部を除去するために行われ、不動態化スペーサ５３ａのみが選択区域開口５０ａの側壁に残る。図１１Ｆに示すように、第２の感光領域５４ｂを形成するためにＧｅなどの感光材料が選択区域開口５０ａの残りの部分を充填するように成長させられ、第２の感光領域５４ｂが次にＣＭＰプロセスによって平坦化される。最後に、図１１Ｇに示すように、ドープ層５６が第２の感光領域５４ｂ内で第２の感光領域５４ｂの上面近くに形成される。いくつかの実施例では、ドープ層５６のドーピングタイプはｐ型であり、ドープ領域１１０のドーピングタイプはｎ型である。いくつかの実施例では、ドープ層５６のドーピングタイプはｎ型であり、ドープ領域１１０のドーピングタイプはｐ型である。いくつかの実施例では、ドープ層５６の区域は上から見たとき感光領域５４ｂとは異なる形状を有することができる。例えば、感光領域５４ｂの形状は長方形であり、ドープ層５６の形状は円形であってもよい。いくつかの実施例では、選択区域開口５０ａは長方形であり、（１１０）平面で囲まれ、Ｇｅを含む光感受領域によって充填されるとき良好な表面不動態化を生じさせることができる。特定の実施形態では、（１１０）以外の他の平面もまた長方形を形成するために使用できる。接合容量を減少させるために、ドープ層５６は長方形開口５０ｂよりも小さく、入力光ビーム外形と実質的に一致するように円形であってもよい。いくつかの実施例では、ドープ層５６の区域は上から見たとき感光領域５４ｂと同様の形状を有することができる。例えば、感光領域５４ｂ及びドープ層５６の形状はどちらも長方形でも円形であることができる。いくつかの実施例では、感光領域５４ｂ及びドープ層５６の形状はどちらも丸い角を有する長方形であることができる。図１１Ｇに示すようにプロセスステップが完了すると、図２Ｆから２Ｈに示されたものと同様の後続のプロセスまたは他の変形がフォトダイオードの電気的接点を形成するために行われる。
【００５０】
図１１Ｈは、本開示のさらに別の実施例による側壁不動態化を有するフォトダイオードを示す断面図である。図１１Ｈに示すフォトダイオードは、不動態化層１５０がドープ層５６と第２の感光領域５４ｂの上に形成されている点を除いて図１１Ｇに示したものと同様である。図１１Ｉは、本開示のさらに別の実施例による側壁不動態化を有するフォトダイオードを示す断面図である。図１１Ｉに示すフォトダイオードは、界面層１１２をこの実施例では省略することができる点を除いて図１１Ｇに示したものと同様である。図１１Ｊは、本開示のさらに別の実施例による側壁不動態化を有するフォトダイオードを示す断面図である。図１１Ｊに示すフォトダイオードは、界面層１１２が第１の感光領域５４ａと第２の感光領域５４ｂとの間に配置されている点を除いて図１１Ｇに示したものと同様である。図１１Ｋは、本開示のさらに別の実施例による側壁不動態化を有するフォトダイオードを示す断面図である。図１１Ｋに示すフォトダイオードは、２つの界面層１１２ａと１１２ｂがこの実施例では使われている点を除いて図１１Ｇに示したものと同様である。すなわち、第１の界面層１１２ａは、第１の感光領域５４ａと第２の感光領域５４ｂとの間に配置され、第２第１の界面層１１２ｂは、ドープ層１１０と第２の感光領域５４ｂとの間に配置されている。図１１において、完全な層領域及び破線のボックス領域の図解は両方とも界面層１１２の存在を示していることに留意しなければならない。前述の「Ｓｉ基板１００の表面」は、特定の実施例においては「ドープ層１１０の表面」と交換可能である。
【００５１】
図１２Ａから１２Ｇは、本開示の別の実施例による側壁不動態化を有するフォトダイオードを形成する製造ステップを示す断面図である。同様に、プロセスは図２Ａに示されたステップＳ１００を引き継ぐことができる。図１２Ａにおいて、ドープ層１１０を有するＳｉ基板１００及びフィールド誘電体層５１ａはＳｉ基板１００の表面に堆積されている。選択区域開口５０ａは、フォトリソグラフィーとエッチングによってフィールド誘電体層５１ａ内に画定され、選択区域開口５０ａはＳｉ基板１００の表面の一部を露出させている。続いて、選択区域開口５０ａを充填するようにシード層５４ａが選択成長させられる。いくつかの実施例では、第１の感光領域５４ａを選択的に成長させる前に、界面層１１２を図２Ａから３Ｃを参照して描写されたようにカウンタードーピングとして、または図４Ａから４Ｃを参照して描写された拡散制御として形成することができる。いくつかの実施例では、オプションのＣＭＰプロセスをシード層５４ａの成長の後に実行することができる。図１２Ｂにおいて、第２の絶縁層５１ｂが堆積され、図１２Ｃ示されるように第２の選択区域５０ｂを露出するために第２の絶縁層５１ｂの一部が除去される。特定の実際のプロセスの実施では、２つの別個のリソグラフィステップが関与するために選択的開口５０ａと第２の選択区域５０ｂとの間に側壁のズレが存在することがある。
【００５２】
図１２Ｄで、不動態化層５３が堆積される。いくつかの実装例では、不動態化層５３の材料はＳｉ（非晶質または多結晶）、酸化物、窒化物、高ｋ誘電体（例えば、Ａｌ2Ｏ3、ＨｆＯ2）またはそれらの組み合わせであることができる。図１２Ｅに示すように、不動態化層５３を部分的に除去するために指向性エッチングが行われ、不動態化スペーサ５３ａのみが選択区域開口５０ｂの側壁（すなわちフィールド誘電体層５１ｂの内面）に残る。
【００５３】
図１２Ｆに示すように、Ｇｅなどの感光物質を第２の感光領域５４ｂを形成するために選択区域開口５０ｂの残りの部分を充填するように選択的に成長させ、第２の感光領域５４ｂは次にＣＭＰプロセスによって平坦化される。最後に、図１２Ｇに示すように、第２の感光領域５４ｂ内で第２の感光領域５４ｂの上面付近にドープ層５６が形成される。いくつかの実施例では、ドープ層５６のドーピングタイプはＰ型であり、ドープ領域１１０のドーピングタイプはｎ型である。いくつかの実施例では、ドープ層５６のドーピングタイプはｎ型であり、ドープ領域１１０のドーピングタイプはｐ型である。いくつかの実施例では、ドープ層５６の区域は上から見たとき感光領域５４ｂとは異なる形状を有することができる。例えば、感光領域５４ｂの形状は長方形であってもよく、ドープ層５６の形状は円形であってもよい。いくつかの実施例では、選択区域開口５０ｂは長方形で（１１０）平面によって囲まれ、Ｇｅを含む感光領域によって充填されるとき良好な表面不動態化を生じさせることができる。特定の実施形態では、（１１０）以外の他の平面も長方形を形成するために使用することができる。接合容量を低減するために、ドープ層５６は長方形開口５０ｂよりも小さく、入力光ビーム外形と実質的に一致するように円形であってもよい。いくつかの実施例では、ドープ層５６の区域は上から見たとき感光領域５４と同様の形状を有することができる。例えば、感光領域５４及びドープ層５６の形状はどちらも長方形でも円形でもよい。例えば、感光領域５４及びドープ層５６の形状はどちらも丸い角を有する長方形であることができる。図１２Ｇに示したプロセスステップが完了すると、図２Ｆから２Ｈに示したものと同様の後続のプロセスまたは他の変形がフォトダイオードの電気的接点を形成するために行われる。
【００５４】
図１２Ｈは、本開示のさらに別の実施例による側壁不動態化を有するフォトダイオードを示す断面図である。図１２Ｈに示すフォトダイオードは、不動態化層１５０がドープ層５６及び第２の感光領域５４ｂの上に形成されている点を除いて図１２Ｇに示すものと同様である。図１２Ｉは、本開示のさらに別の実施例による側壁不動態化を有するフォトダイオードを示す断面図である。図１２Ｉに示すフォトダイオードは、界面層１１２が本実施例では省略できる点を除いて図１２Ｇに示すものと同様である。図１２Ｊは、本開示のさらに別の実施例による側壁不動態化を有するフォトダイオードを示す断面図である。図１２Ｊに示すフォトダイオードは、界面層１１２が第１の感光領域５４ａと第２の感光領域５４ｂとの間に配置される点を除いて図１２Ｇに示すものと同様である。図１２Ｋは、本開示のさらに別の実施例による側壁不動態化を有するフォトダイオードを示す断面図である。図１２Ｋに示すフォトダイオードは、２つの界面層１１２ａと１１２ｂが本開示では使われている点を除いて図１２Ｇに示すものと同様である。すなわち、第１の界面層１１２ａは第１の感光領域５４ａと第２の感光領域５４ｂとの間に配置され、第２の界面層１１２ｂはドープ層１１０と第２の感光領域５４ｂとの間に配置される。図１２において、完全な層領域及び破線のボックス領域の図解は両方とも界面層１１２の存在を示していることに留意しなければならない。また図１２に示された図面は、例証を目的とするものあり限定的な意味で見るべきでないこともまた留意しなければならない。例えば、図１２Ｄから１２Ｋにおいて、スペーサ形成はこの２ステップの堆積／成長のシナリオにおいては任意であってもよく、すなわち最初にシード領域５４ａを形成し、次にスペーサ５３ａを導入することなく第２の感光領域５４ｂを形成してもよい。他の例として、感光領域５４ｂの厚さはシード領域５４ａの厚さよりも厚くてもよくまたは薄くてもよく、感光領域５４ｂの開口区域はシード領域５４ａよりも大きい、同じ、または小さくてもよい。前述の「Ｓｉ基板１００の表面」は、特定の実施形態においては「Ｎドープ層１１０の表面」と交換可能である。
【００５５】
図１３は、トランジスタを集積した本開示のフォトダイオードを示す断面図である。高ドーピング領域が、トランジスタ７０のソース７２及びドレイン７４のための基板１００に供されている。フォトダイオードとトランジスタとの間の絶縁は、シャロートレンチ絶縁、Ｐ−Ｎ接合絶縁、熱酸化物または他の形態の絶縁によって行うことができる。
【００５６】
本発明は特定の例示的な実施形態を参照して記載してきたが、上述した実施例のいずれか及びすべてを互いに組み合わせることができることが認識されるであろうし、本発明は記載された実施例に限定されず、本発明の趣旨及び範囲内で改変及び変更して実施することができる。したがって、明細書及び図面は、限定的な意味ではなく例示的な意味であるとみなされるべきである。
【００５７】
いくつかの実施例では、界面層、シード層及び感光領域の材料はＳｉ、Ｇｅまたは様々なＧｅ含有量を有するＳｉＧｅであることができる。いくつかの実施例では、感光領域はシード層よりも高いＧｅ含有量を有する。さらに、界面層をシード層と基板との間、または／及び感光性領域と基板との間、または／及びシード層と感光領域との間に挿入することができる。いくつかの実施例では、界面層はカウンタードーピング層、または／及びドーパント拡散層、または／及び帯域幅調整層として機能することができる。いくつかの実施例では、シード層はＳｉを含み、基板から感光領域へのドーパント拡散を低減するためのドーパント拡散制御層として機能する。
【００５８】
いくつかの実施例では、シード層はＧｅのような感光領域と実質的に同じ材料含有量を有する。特定の実施形態では、シード層はサーマルバジェットを低減するためにシード層の上の感光領域とは別に成長させることができ、というのはシリサイドを形成するなどの他のプロセスステップを２つの成長の間に実行することができるからである。このような２ステップ成長方法は、実質的に同じ材料組成の感光領域のより高い全体的達成可能な厚さを可能にする。いくつかの実施例では、複数のリソグラフィステップの関与のために意図的または意図しない側壁のズレがシード区域と第２の選択区域との間に存在する。選択成長が行われるいくつかの実施例では、成長ステップ中に傾斜した形状が形成されることがあり、本開示で述べられたように後でＣＭＰステップによって研磨される。例えば、Ｇｅが表面に選択的にエピタキシャル成長すると（３１１）面が形成されることがある。いくつかの実施例では、基板ドーピング及び界面層を形成する前に凹み構造を含めることができる。いくつかの実施例では、前述のスペーサ形成プロセスに従ってスペーサを凹部区域の側壁を覆うように形成することもできる。その概念が本開示に従う限り、特定の実際の実施例によって誘発された不完全さもまた本開示でカバーされるべきであることも留意しなければならない。上記記載からの任意の変形、派生もまた本発明に含まれるものと見なされるべきである。
【００５９】
本明細書は多くの詳細を含むが、これらは制限として解釈されるべきではなく、むしろ特定の実施形態に特化した特徴の記述として解釈されるべきである。別個の実施形態または実施例の文脈における本明細書で記述された特定の特徴は、単一の実施形態において組み合わせて実施されてもよい。逆に、単一の実施形態の文脈で記述される様々な特徴は、複数の実施形態で別々にまたは任意の適切な部分的組み合わせで実施することもできる。さらに、特徴が特定の組み合わせで作動するものとして上述され、当初はそのように請求されたとしても、請求された組み合わせからの１つ以上の特徴が、場合によってその組み合わせから削除されてもよく、請求された組み合わせは部分的組み合わせまたは部分的組み合わせの変形に向けられてもよい。
【００６０】
同様に、動作が特定の順序で図面に表わされているが、これは所望の結果を達成するために、そのような動作が示された特定の順序または順番で実行されること、またはすべての図示された動作が実行されることを要求するものとして理解されるべきではない。特定の状況では、マルチタスク処理と並列処理が有利な場合がある。さらに、上述の実施形態における様々なシステム構成要素の分離は、すべての実施形態においてそのような分離を要求するものとして理解されるべきではない。
【００６１】
このように、特定の実施形態について記述した。他の実施形態は、次に掲げる特許請求の範囲内にある。例えば、特許請求項に列挙された動作は、異なる順序で実行されてもよく、依然として所望の結果を達成することができる。
【図１】
0006302143.tif 000002
【図２Ａ】
0006302143.tif 000003
【図２Ｂ】
0006302143.tif 000004
【図２Ｃ】
0006302143.tif 000005
【図２Ｄ】
0006302143.tif 000006
【図２Ｅ】
0006302143.tif 000007
【図２Ｆ】
0006302143.tif 000008
【図２Ｇ】
0006302143.tif 000009
【図２Ｈ】
0006302143.tif 000010
【図３Ａ】
0006302143.tif 000011
【図３Ｂ】
0006302143.tif 000012
【図３Ｃ】
0006302143.tif 000013
【図４Ａ】
0006302143.tif 000014
【図４Ｂ】
0006302143.tif 000015
【図４Ｃ】
0006302143.tif 000016
【図５Ａ】
0006302143.tif 000017
【図５Ｂ】
0006302143.tif 000018
【図６Ａ】
0006302143.tif 000019
【図６Ｂ】
0006302143.tif 000020
【図６Ｃ】
0006302143.tif 000021
【図６Ｄ】
0006302143.tif 000022
【図６Ｅ】
0006302143.tif 000023
【図７Ａ】
0006302143.tif 000024
【図７Ｂ】
0006302143.tif 000025
【図７Ｃ】
0006302143.tif 000026
【図７Ｄ】
0006302143.tif 000027
【図７Ｅ】
0006302143.tif 000028
【図８Ａ】
0006302143.tif 000029
【図８Ｂ】
0006302143.tif 000030
【図８Ｃ】
0006302143.tif 000031
【図８Ｄ】
0006302143.tif 000032
【図８Ｅ】
0006302143.tif 000033
【図８Ｆ】
0006302143.tif 000034
【図９Ａ】
0006302143.tif 000035
【図９Ｂ】
0006302143.tif 000036
【図９Ｃ】
0006302143.tif 000037
【図９Ｄ】
0006302143.tif 000038
【図９Ｅ】
0006302143.tif 000039
【図１０Ａ】
0006302143.tif 000040
【図１０Ｂ】
0006302143.tif 000041
【図１０Ｃ】
0006302143.tif 000042
【図１０Ｄ】
0006302143.tif 000043
【図１０Ｅ】
0006302143.tif 000044
【図１０Ｆ】
0006302143.tif 000045
【図１０Ｇ】
0006302143.tif 000046
【図１０Ｈ】
0006302143.tif 000047
【図１０Ｉ】
0006302143.tif 000048
【図１０Ｊ】
0006302143.tif 000049
【図１０Ｋ】
0006302143.tif 000050
【図１０Ｌ】
0006302143.tif 000051
【図１１Ａ】
0006302143.tif 000052
【図１１Ｂ】
0006302143.tif 000053
【図１１Ｃ】
0006302143.tif 000054
【図１１Ｄ】
0006302143.tif 000055
【図１１Ｅ】
0006302143.tif 000056
【図１１Ｆ】
0006302143.tif 000057
【図１１Ｇ】
0006302143.tif 000058
【図１１Ｈ】
0006302143.tif 000059
【図１１Ｉ】
0006302143.tif 000060
【図１１Ｊ】
0006302143.tif 000061
【図１１Ｋ】
0006302143.tif 000062
【図１２Ａ】
0006302143.tif 000063
【図１２Ｂ】
0006302143.tif 000064
【図１２Ｃ】
0006302143.tif 000065
【図１２Ｄ】
0006302143.tif 000066
【図１２Ｅ】
0006302143.tif 000067
【図１２Ｆ】
0006302143.tif 000068
【図１２Ｇ】
0006302143.tif 000069
【図１２Ｈ】
0006302143.tif 000070
【図１２Ｉ】
0006302143.tif 000071
【図１２Ｊ】
0006302143.tif 000072
【図１２Ｋ】
0006302143.tif 000073
【図１３】
0006302143.tif 000074