(57)【特許請求の範囲】
【請求項１】
トランスデューサ素子（１）を製造する方法であって、
前記方法は、以下のステップ、
基板（５）を準備するステップと、
前記基板（５）に１つの凹部（６）を形成するステップと、
前記凹部（６）内に１つのバックプレート（３）を配設するステップと、
前記バックプレート（３）の上方に１つのメンブレン（２）を形成するステップであって、当該メンブレン（２）が前記バックプレート（３）に対して可動であるステップと、
１つのキャビティ（２３）を形成するステップであって、当該キャビティが前記基板を貫通して、前記メンブレン（２）に向いていない前記基板（５）の下面（２４）から前記凹部（６）の中へ延伸しているステップと、を備え、
前記凹部（６）内に前記バックプレート（３）を配設するステップは、以下のサブステップ、
１つの絶縁酸化物層（９）を堆積するサブステップであって、当該絶縁酸化物層（９）が前記基板（５）の上面（７）を覆うようにするサブステップと、
後の製造ステップで前記バックプレート（３）を形成するように構成されている１つの層（１５）を堆積するサブステップであって、当該層（１５）が前記絶縁酸化物層（９）の上面を覆うようにするサブステップと、
前記凹部（６）の外側での前記層（１５）および前記絶縁酸化物層（９）を除去するサブステップであって、前記層（１５）が前記バックプレート（３）を形成するようにするサブステップと、
を備えることを特徴とする方法。
【請求項２】
請求項１に記載の方法において、
前記方法は、以下のステップ、
前記バックプレート（３）をパターニングするステップと、
１つの平坦化層（１６）を堆積するステップであって、当該平坦化層（１６）が、パターニングされた前記バックプレート（３）および前記基板（５）の上面（７）を覆うようにするステップと、
前記平坦化層（１６）を部分的に除去するステップであって、前記バックプレート（３）の上面（８）および前記基板（５）の上面（７）に前記平坦化層（１６）が無いようにするステップと、
を備えることを特徴とする方法。
【請求項３】
前記層（１５）および前記絶縁酸化物層（９）は、化学機械研磨によって除去されることを特徴とする、請求項１または２に記載の方法。
【請求項４】
トランスデューサ素子（１）を製造する方法であって、
前記方法は、以下のステップ、
基板（５）を準備するステップと、
前記基板（５）に１つの凹部（６）を形成するステップと、
前記凹部（６）内に１つのバックプレート（３）を配設するステップと、
前記バックプレート（３）の上方に１つのメンブレン（２）を形成するステップであって、当該メンブレン（２）が前記バックプレート（３）に対して可動であるステップと、
１つのキャビティ（２３）を形成するステップであって、当該キャビティが前記基板を貫通して、前記メンブレン（２）に向いていない前記基板（５）の下面（２４）から前記凹部（６）の中へ延伸しているステップと、
前記バックプレート（３）をパターニングするステップと、
１つの平坦化層（１６）を堆積するステップであって、当該平坦化層（１６）が、パターニングされた前記バックプレート（３）および前記基板（５）の上面（７）を覆うようにするステップと、
前記平坦化層（１６）を部分的に除去するステップであって、前記バックプレート（３）の上面（８）および前記基板（５）の上面（７）に前記平坦化層（１６）が無いようにするステップと、
を備えることを特徴とする方法。
【請求項５】
前記平坦化層（１６）は、化学機械研磨によって部分的に除去されることを特徴とする、請求項２または４に記載の方法。
【請求項６】
前記平坦化層（１６）は、低圧化学気相堆積またはプラズマ化学気相堆積によって堆積されることを特徴とする、請求項２、４及び５のいずれか１項に記載の方法。
【請求項７】
前記方法が、前記バックプレート（３）および前記メンブレン（２）が形成された後、および前記バックプレート（３）がパターニングされた後に行われる、前記基板（５）のシンニングのステップを備えることを特徴とする、請求項１乃至６のいずれか１項に記載の方法。
【請求項８】
前記基板（５）は、砥石車を用いてシンニングされ、当該砥石車の砥粒サイズが、前記基板（５）の下面上に薄い圧縮応力層を形成するように選択されていることを特徴とする、請求項７に記載の方法。
【請求項９】
請求項１乃至８のいずれか１項に記載の方法において、
前記基板（５）は、前記メンブレン（２）に向いた１つの上面（７）を備え、
前記バックプレート（３）は、前記メンブレン（２）に向いた１つの上面（８）を備え、
前記基板（５）の上面（７）および前記バックプレート（３）の上面（８）は同じレベルにある、
ことを特徴とする方法。
【請求項１０】
前記基板（５）は、５００μｍ以下の厚さを有することを特徴とする、請求項１乃至９のいずれか１項に記載の方法。
【請求項１１】
請求項１乃至１０のいずれか１項に記載の方法において、
１つの第１のコンタクトパッド（１０）が、前記バックプレート（３）上に配設され、
１つの第２のコンタクトパッド（１１）が、前記メンブレン（２）上に配設され、
前記第１のコンタクトパッド（１０）および前記第２のコンタクトパッド（１１）は同じレベルにある、
ことを特徴とする方法。
【請求項１２】
請求項１１に記載の方法において、
１つの第３のコンタクトパッド（１２）が、前記基板（５）上に配設され、
前記第３のコンタクトパッド（１２）は、前記第１のコンタクトパッド（１０）および前記第２のコンタクトパッド（１１）と同じレベルにある、
ことを特徴とする方法。
【請求項１３】
さらに１つの上側バックプレート（４）を備え、当該上側バックプレートは、前記メンブレン（２）の前記基板（５）に向いていない側に配設されることを特徴とする、請求項１乃至１２のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスデューサ素子およびトランスデューサ素子を製造する方法に関する。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
本発明の課題は、容易な製造プロセスを可能とし、および／またはたとえば内部応力が低減されたことによって、基板上にフリップチップ処理で容易に取付けられる、改善されたトランスデューサ素子を提供することである。
【課題を解決するための手段】
【０００３】
この課題は、本願請求項１に記載のトランスデューサ素子を製造する方法と第２の独立請求項４に記載のトランスデューサ素子を製造する方法によって解決される。
【０００４】
１つの基板を備えるトランスデューサ素子が提供され、この基板は、この基板を貫通して延伸する１つのキャビティ，この基板のキャビティ内に配設されている１つのバックプレート，およびこのバックプレートに対して可動な１つのメンブレンを備える。
【０００５】
本トランスデューサ素子は、ＭＥＭＳデバイスであってよい。このトランスデューサ素子は、１つの音響信号を１つの電気信号に変換するように構成されていてよい。具体的には、このトランスデューサ素子は、このトランスデューサに印加される音圧を測定するように構成されていてよい。上記のメンブレンは、このトランスデューサ素子に印加された音に応答して、上記のバックプレートに対して動くことができる。以上より、このトランスデューサ素子は、ＭＥＭＳマイクロフォンにおいて用いることができる。
【０００６】
上記のメンブレンおよび上記のバックプレートは、１つのキャパシタを形成し、このキャパシタの静電容量は、上記のトランスデューサ素子に印加される音圧に依存して可変である。
【０００７】
上記のキャビティは、上記の基板の上面からこの基板の下面に延伸する１つの開口部である。この上面は、メンブレンの方向に向いていてよく、そしてこの下面はこのメンブレンに向いていなくてよい。さらにこのキャビティは、この基板の上面に１つの凹部を備えてよい。この基板の凹部は、この基板の上面において形成された沈下部であってよい。具体的には、この凹部の外側のこの基板の領域は平坦であってよく、そしてこの凹部は、この平坦な領域に対して上記のメンブレンから離間するように引っ込んでいる。
【０００８】
具体的には、上記のバックプレートは、上記のキャビティの一部を形成する上記の凹部に配設されていてよい。
【０００９】
上記のバックプレートを上記の基板のキャビティ内に配設することは様々な利点を提供する。これはこのトランスデューサ素子のトポグラフィーを小さくすることを可能とする。このトポグラフィーは、このトランスデューサ素子のコンタクトパッド（複数）の間の最大の高さの差として定義される。上記の基板，上記のバックプレート，および上記のメンブレンの各々は、これら各々の素子へ電圧を供給するために１つのコンタクトパッドに接続されている。「高さ」なる用語は、上記の基板の下面から測ったこれら各々の素子の高さを表す。
【００１０】
上記のキャビティ内に上記のバックプレートを配設することによって、１つのトランスデューサ素子が構築され、ここで、このバックプレートとこの基板とが同様の高さを有するので、上記の基板のコンタクトパッドと上記のバックプレートのコンタクトパッドとの間の高さの差が極めて小さくなる。この結果このトランスデューサ素子のトポグラフィーが低減される。低減されたトポグラフィーは、このトランスデューサ素子をフリップチップ技術で１つの基板に取り付ける場合に、低減された内部応力をもたらす。さらに、これによってこのトランスデューサ素子の接着性が改善される。
【００１１】
さらに、上記のバックプレートを上記の基板のキャビティ内に配設することによって、このトランスデューサ素子の絶縁および平坦化のために必要な酸化物の量を大幅に低減することができる。このキャビティは、１つの酸化物層によって部分的に覆われるだけである。具体的には、上記の凹部の部分のみが酸化物で覆われなければならない。この構成は、上記の基板の上面全体を覆う酸化層を省略することを可能とする。上記の基板の上面全体を覆う酸化層が必要とされないので、一般的に酸化層によってトランスデューサ素子にもたらされる圧縮応力は大幅に低減される。この結果この圧縮応力に対する、上記の基板の背面での補償層は必要でない。この背面に補償層が必要でないので、この基板のシンニングのステップは、この製造プロセスの最後に移すことができる。この結果、殆どの製造ステップを比較的厚いウェーハで行うことができ、これはＣＭＯＳプロセス環境における処理を大幅に容易にする。
【００１２】
上述したように、上記のトランスデューサ素子の絶縁および平坦化に必要な酸化物の量の低減は、このトランスデューサ素子により少ない圧縮応力が印加されることをもたらす。この結果、上記のトランスデューサ素子が製造されるウェーハの曲がりが低減される。この曲がりは、ウェーハボウとも呼ばれる。上記のトランスデューサ素子は、１つのウェーハから製造される。具体的には、複数のトランスデューサ素子が１つのウェーハから同時に製造される。低減されたウェーハボウは、製造の間の材料の破損も低減し、こうしてこの製造プロセスはさらに信頼性が高くなり、そしてより少ない不良部品が製造される。
【００１３】
上記のバックプレートをキャビティ内に配設することのもう１つの利点は、上記の基板上に設けられた圧縮性の酸化物の全体量が低減されることである。これにより、この基板の上面上に印加される応力を打ち消すために、この基板の下面上に酸化物層が全く必要とされない。この結果、高さが低減されたトランスデューサ素子の構造が可能となる。これによって、非常に小型のトランスデューサ素子が提供され、これは使用できるスペースに制限のある用途において有利となる。
【００１４】
上記のバックプレートは、ダブルバックプレートトランスデューサ素子における下側バックプレートであってよく、またはシングルバックプレートトランスデューサ素子におけるただ１つのバックプレートであってよい。このバックプレートは、上記の基板に対して可動でない。上記のメンブレンは、一般的には上記のトランスデューサ素子に固定されており、このメンブレンの外側領域が上記のバックプレートに対し垂直な方向に動くことができないようになっている。しかしながら、この外側領域に隣接するこのメンブレンの内側領域は、このバックプレートに対し垂直な方向に可動となっている。
【００１５】
１つの実施形態においては、上記の基板は、上記のメンブレンに向いた１つの上面を備え、そして上記のバックプレートは、このメンブレンに向いた１つの上面を備え、ここでこの基板の上面およびこのバックプレートの上面は同じレベルにある。具体的には、これらの上面は、面揃いとなっており、すなわち平坦となっている。換言すれば、上記の基板の上面および上記のバックプレートの上面は同じ高さを有している。これにより、上記の基板および上記のバックプレートが同じレベルにあるので、上記のトランスデューサ素子のトポグラフィーが低減される。
【００１６】
上記の基板は、５００μｍ以下の厚さを有してよい。特にこの基板は、４５０μｍ以下の厚さを有してよい。この基板は、２００μｍ〜５００μｍの範囲の厚さを有してよい。さらなる小型化に向かって進行しているトレンドは、極めて小さな基板厚を有するトランスデューサ素子を必要としている。これに応じて、このような小さな基板の厚さを有するトランスデューサ素子を提供することは、小型化に関する仕様を満足するものである。上記で説明したように、上記の基板のキャビティ内に配設されているバックプレートは、フリップチップ実装の際の内部応力を低減する。この結果、このトランスデューサ素子の内部安定性に関する仕様は、あまり厳しくないものとなり、これにより小さな基板厚を可能としている。
【００１７】
１つの第１のコンタクトパッドが、上記のバックプレート上に配設されていてよく、１つの第２のコンタクトパッドが上記のメンブレン上に配設されていてよく、ここでこれらの第１および第２のコンタクトパッドは同じレベルにある。この第１のコンタクトパッドは、上記のバックプレートを電気的に接続するため、およびこのバックプレートに所定の電圧を印加するために用いられる。この第２のコンタクトパッドは、上記のメンブレンを電気的に接続するために用いられ、そしてこのメンブレンに１つの電圧を印加するために構成されている。これらの第１および第２のコンタクトパッドが同じレベルにあるので、これらは、上記のトランスデューサ素子のさらなる部材、たとえば１つのＭＥＭＳマイクロフォンに組込む場合に、平衡のとれた堅固なフリップチップ実装を可能とする。
【００１８】
さらに、１つの第３のコンタクトパッドが、上記のトランスデューサ素子の基板上に配設されていてよく、ここでこの第３のコンタクトパッドは、上記の第１および第２のコンタクトパッドと同じレベルにある。これにより、このトランスデューサ素子のトポグラフィーがさらに低減される。具体的には、このトランスデューサ素子のトポグラフィーは５μｍ以下となり得る。
【００１９】
さらに上記のトランスデューサ素子は、１つの第２のバックプレートを備えてよく、この第２のバックプレートは、上記のメンブレンの上記の基板に向いていない側に配設されている。以上により、このトランスデューサ素子は、１つのダブルバックプレートトランスデューサ素子となり得る。ダブルバックプレートトランスデューサ素子は、一般的には、改善された感度および改善された信号対ノイズ比を提供する。
【００２０】
さらに、上述のトランスデューサ素子を備える１つのＭＥＭＳマイクロフォンが提供される。
【００２１】
本発明の第２の態様は、１つのトランスデューサ素子を製造する方法に関する。
【００２２】
この方法で製造されるトランスデューサ素子は、上述したトランスデューサ素子であってよい。この結果、本トランスデューサ素子に関して開示されたいかなる構造的および機能的特徴も、本方法に関して適用することができる。この逆に、本方法に関して開示されるいかなる構造的または機能的特徴も、上記のトランスデューサ素子に関して適用することができる。
【００２３】
本方法は、基板を準備するステップと、当該基板に１つの凹部を形成するステップと、当該凹部内に１つのバックプレートを配設するステップと、当該バックプレートの上方に１つのメンブレンを形成するステップであって、当該メンブレンがこのバックプレートに対して可動であるステップと、１つのキャビティを形成するステップであって、当該キャビティが当該基板を貫通して、当該メンブレンに向いていない当該基板の下面から当該凹部の中へ延伸しているステップと、を備える。これらのステップは、このような順序で行われてよい。
【００２４】
上記の凹部は、エッチングによって形成されていてよい。エッチングは、この凹部を所望の深さで、かつ所望の形状で形成することを可能とする。
【００２５】
この凹部内に上記のバックプレートを配設することによって、本方法は、上記で説明した利点である、低減されたトポグラフィーおよび上記の基板上の少ない量の酸化物を提供し、低減されたウェーハボウをもたらし、そして薄い基板を可能とする。
【００２６】
上記の凹部内に上記のバックプレートを配設するステップは、１つの絶縁酸化物層を堆積するサブステップであって、この絶縁酸化物層が上記の基板の上面を覆うようにするサブステップと、後の製造ステップで当該バックプレートを形成するように構成されている１つの層を堆積するステップであって、当該層が当該絶縁酸化物層の上面を覆うようにするサブステップと、当該凹部の外側での当該層および当該絶縁酸化物層を除去するサブステップであって、当該層が当該バックプレートを形成するようにするサブステップと、を備える。この絶縁酸化物層の上面は、上記の基板には向いていない。
【００２７】
上記の凹部の外側で上記の層および上記の絶縁酸化物層が除去されるので、この絶縁酸化物層は、上記の基板に大きな圧縮応力を及ぼさない。
【００２８】
上記の層および上記の絶縁酸化物層は、化学機械研磨によって除去されてよい。この際ケイ素を含む上記の基板は、ストップ層となり得る。この基板は大きな表面を有しているので、これは化学機械研磨の極めて良好な制御を可能とする。
【００２９】
さらに、本方法は、上記のバックプレートをパターニングするステップと、１つの平坦化層を堆積するステップであって、当該平坦化層が、パターニングされた上記のバックプレートおよび上記の基板の上面を覆うようにするステップと、当該平坦化層を部分的に除去するステップであって、当該バックプレートの上面および当該基板の上面に当該平坦化層が無いようにするステップと、を備える。上記の平坦化層は１つの酸化物層であってよい。この平坦化層は、上記のステップ（複数）を実行した後で、上記のトランスデューサ素子が、平坦な表面を有することを保証する。さらに、上記のバックプレートが上記の凹部内に配設されているので、この平坦化層は、上記の基板の上面を覆う必要が無く、こうしてこの基板に圧縮応力が印加されることがない。
【００３０】
上記の平坦化層は、化学機械研磨によって部分的に除去されてよい。上記の基板の上面および上記のバックプレートの上面は、この化学機械研磨に対するストップ層を形成し得る。上記の基板および上記のバックプレートは、大きな表面積を有し、大きなストップ面積をもたらすので、この化学機械研磨のプロセスは、極めて良好に制御可能であり、この結果この研磨された表面の厚さは均一に保たれている。
【００３１】
上記の平坦化層は、低圧化学気相堆積（ＬＰＣＶＤ）またはプラズマ化学気相堆積（ＰＥＣＶＤ）によって堆積されていてよい。これらの方法はそれぞれ、薄い層を高い精度で堆積することを可能とする。ＰＥＣＶＤは片面処理である。ＬＰＣＶＤ処理においては、基板の両面に層が堆積される。これに応じて、ＬＰＣＶＤ処理においては、この基板の下面に堆積された層は除去されなければならない。
【００３２】
さらに本方法は、上記のバックプレートおよび上記のメンブレンが形成された後、およびこのバックプレートがパターニングされた後に行われる、上記の基板のシンニングのステップを備えてよい。以上より、この基板のシンニングのステップは、この製造プロセスの最後に行うことができ、これによって、この製造プロセスの間は、かなり厚い形態の基板を用いることが可能となる。これはこの製造プロセスの間に上記のトランスデューサ素子を損傷する虞を低減する。さらに、この製造プロセスの間、上記の基板をかなり厚い形態で用いることができるので、本方法はこの製造プロセスの際に標準的な処理装置を使用することを可能とする。特に、本方法は、薄くかつ壊れやすいウェーハ用の特別な製造ツールを必要としない。上記のトランスデューサ素子を上記のキャビティ内に配設することが、このトランスデューサ素子の背面上、すなわち上記の基板の下面上に上記の酸化物層に対する補償層を設けることをやめることを可能とするので、この製造プロセスの最後で上記のシンニングのステップを行うことが可能となるものである。
【００３３】
この基板をシンニングするステップで、上記の基板の厚さは、５００μｍ以下まで低減することができる。具体的には、この基板をシンニングするステップで、この基板の厚さは２００〜５００μｍの範囲に低減されてよい。この基板をシンニングするステップ以前では、この基板は５００〜９００μｍの範囲の厚さを有してよい。
【００３４】
上記の基板は、砥石車を用いてシンニングされてよく、ここでこの砥石車の砥粒サイズは、この基板の下面上に薄い圧縮応力層を形成するように選択されている。この薄い圧縮応力層は、上記のウェーハボウを低減することに寄与する。原理的に、薄い圧縮応力層は、少し厚いウェーハを使用するのと同様に、上記のウェーハボウに作用する。
【００３５】
以下では図を参照して本発明をさらに詳細に説明する。
【図面の簡単な説明】
【００３６】
【図１】１つのトランスデューサ素子１を示す。
【図２】製造プロセスの異なる段階でのこのトランスデューサ素子を示す。
【図３】製造プロセスの異なる段階でのこのトランスデューサ素子を示す。
【図４】製造プロセスの異なる段階でのこのトランスデューサ素子を示す。
【図５】製造プロセスの異なる段階でのこのトランスデューサ素子を示す。
【図６】製造プロセスの異なる段階でのこのトランスデューサ素子を示す。
【図７】製造プロセスの異なる段階でのこのトランスデューサ素子を示す。
【図８】製造プロセスの異なる段階でのこのトランスデューサ素子を示す。
【図９】製造プロセスの異なる段階でのこのトランスデューサ素子を示す。
【図１０】製造プロセスの異なる段階でのこのトランスデューサ素子を示す。
【図１１】製造プロセスの異なる段階でのこのトランスデューサ素子を示す。
【図１２】製造プロセスの異なる段階でのこのトランスデューサ素子を示す。
【図１３】製造プロセスの異なる段階でのこのトランスデューサ素子を示す。
【図１４】製造プロセスの異なる段階でのこのトランスデューサ素子を示す。
【００３７】
図１は１つのトランスデューサ素子１を示す。このトランスデューサ１はＭＥＭＳトランスデューサである。このトランスデューサ１は、１つのＭＥＭＳマイクロフォンに使用することができる。具体的には、このトランスデューサ素子は、１つの音響信号を１つの電気信号に変換するように構成されている。
【００３８】
このトランスデューサ１は、１つの可動なメンブレン２，１つの下側バックプレート３，および１つの上側バックプレート４を備える。メンブレン２は、下側バックプレート３に対して、および上側バックプレート４に対して可動である。下側バックプレート３および上側バックプレート４は固定されている。具体的には、下側バックプレート３および上側バックプレート４は、基板５に対して可動でない。
【００３９】
メンブレン２と下側バックプレート３との間には１つの電圧が印加される。メンブレン２および下側バックプレート３は、１つのキャパシタを形成するように構成されている。さらに、もう１つの電圧がメンブレン２と上側バックプレート４との間に印加されてよい。この結果メンブレン２および上側バックプレート４も１つのキャパシタを形成するように構成されている。これらのキャパシタの各々の静電容量は、トランスデューサ素子１に印加される音圧に依存して可変であり、たとえばトランスデューサ素子１に印加される音に応答して可変である。
【００４０】
図１に示すトランスデューサ素子１は、ダブルバックプレートトランスデューサ素子とも呼ばれる。１つの代替の構造においては、トランスデューサ素子１は、下側バックプレート３および上側バックプレート４の内の１つのみを備えてよい。以上により、このトランスデューサ素子１は、１つのシングルバックプレートトランスデューサ素子にもなり得る。このシングルバックプレートトランスデューサ素子は、基板５の上面７の側にメンブレン２を備える。これはフリップチップ実装されたボトムポートマイクロフォンに非常に適したものである。
【００４１】
さらにこのトランスデューサ１は、基板５を備える。特にこの基板５は、１つのバルクシリコンである。この基板５はキャビティ２３を備える。このキャビティ２３は、この基板を貫通して延伸する１つの開口部である。具体的には、このキャビティ２３は、メンブレン２に向いていない基板５の下面２４から、メンブレン２に向いたこの基板５の上面７まで延伸している。
【００４２】
さらに基板５は１つの凹部６を備える。この凹部６がキャビティ２３の一部になるように、このキャビティ２３はこの凹部６に次第に移行する。この凹部６は、低減された高さを有する、基板５の１つの領域である。この凹部６は、この基板の上面７に配設されている。下側バックプレート３は、この基板５の凹部６内に配設されている。具体的には、メンブレン２に向いたこの下側バックプレート３の上面８は、この基板５の上面７と同じ平面に配設されている。
【００４３】
下側バックプレート３は、窒化シリコンからなる１つの第１の副層３ａと、その場で（in-situ）Ｐドーピングされたポリシリコンから成る１つの第２の副層３ｂとを備える。この第１の副層３ａは、０．５μｍ〜１．５μｍの範囲の厚さ、および４００〜５００ＭＰａの範囲の中央値の応力を有する。この第２の副層３ｂは、１．０μｍ〜２．０μｍの範囲の厚さを有する。
【００４４】
メンブレン２は、複数の副層を備える。具体的には、このメンブレンは、１つの第１の副層２ａ，１つの第２の副層２ｂ，および１つの第３の副層２ｃを含む１つの積層体から成っている。この第１の副層２ａは窒化シリコンから成っている。この第２の副層２ｂはＰ型ポリシリコンから成っている。この第３の副層２ｃは窒化シリコンから成っている。
【００４５】
１つの絶縁酸化物層９が、下側バックプレート３と上側バックプレート５との間に配設されている。この絶縁酸化物層９は、電圧が下側バックプレート３と基板５との間に印加された場合に、この下側バックプレート３とこの基板５との間の電気的短絡を防止する。
【００４６】
さらに、１つの第１のコンタクトパッド１０が、この下側バックプレート３上に配設されている。１つの第２のコンタクトパッド１１が、メンブレン２上に配設されている。１つの第３のコンタクトパッド１２が、基板５上に配設されている。これらの第１，第２，第３のコンタクトパッド１０，１１，１２の各々は、ほぼ同じ高さを有している。この結果、フリップチップ技術を用いて、容易にこのトランスデューサ素子を実装することができる。さらに、１つの第４のコンタクトパッド１３が、上側バックプレート４上に配設されている。この第４のコンタクトパッド１３は、第１，第２，および第３のコンタクトパッド１０，１１，１２と異なる高さを有している。しかしながら、この第４のコンタクトパッド１３と、他のコンタクトパッド１０，１１，１２との高さの差は小さい。
【００４７】
これらの４つのコンタクトパッド１０，１１，１２，１３の高さの差が小さいので、本トランスデューサ素子１の接着性が改善されている。さらに、このトランスデューサ素子１をフリップチップ技術およびはんだ処理を用いて実装する場合に、このトランスデューサ素子１での非対称的な応力の発生が低減される。
【００４８】
以下では、本トランスデューサ素子１の製造プロセスを、この製造プロセスの異なる段階を示す図２〜１４を参照して説明する。
【００４９】
図２は、本製造プロセスの開始時の第１の段階を示す。ここでは基板５が準備される。本製造プロセスのこの段階では、この基板５は比較的厚く、これによりこの基板５を標準的なＣＭＯＳプロセス環境で処理することが容易となる。具体的には、この基板は、５００〜９００μｍの範囲の厚さを有する。
【００５０】
さらに凹部６が、基板５の上面７に形成される。この凹部６は、下側バックプレート３（図２には示されていない）の高さ以上の深さを有している。この凹部６は、エッチングによって形成されている。
【００５１】
図３は、この後の製造段階における本トランスデューサ素子１を示す。最初に基板５の上面７上で、１つの薄い酸化層（不図示）が設けられてリンの注入が行われる。後にこの酸化層は再び除去される。具体的には、この層の取り付けおよび除去は、複数のサブステップを含んでおり、厚さ約１００ｎｍの薄い熱酸化層を形成するサブステップと、次にリンを注入するサブステップと、次にアニーリングするサブステップと、そしてこの後この酸化層の除去またはエッチングするサブステップとを含む。このイオン注入は、基板５と、これに対応した、後に取り付けられる第３のコンタクトパッド１２との間の接触抵抗を低減する目的のために用いられる。この後、絶縁酸化物層９が基板５の上面７上に堆積され、この絶縁酸化物層９がこの基板５の上面７および上記の凹部６を覆うようにする。
【００５２】
次に、１つの層１５が堆積され、この層は、後の製造ステップにおいて下側バックプレート３を形成するように構成されている。この層１５は、凹部６を含む基板５の全領域に渡って堆積される。この層１５は、複数の副層を備える。具体的には、この層１５は、複数の副層を備え、これらは、後の製造ステップにおける上記の副層３ａ，３ｂを形成するように構成されている。
【００５３】
図４は、次の製造ステップが実行された後のトランスデューサ素子１を示し、ここで下側バックプレート３を形成するように構成されている上記の層１５および絶縁酸化層９が部分的に除去されている。具体的には、この層１５および絶縁酸化物層９は、凹部６の部分では無い基板５の領域（複数）において除去されている。これらの領域は、スクライブレーンとも呼ばれている。
【００５４】
具体的には、この層１５およびこの絶縁酸化物層９は、化学機械研磨によって除去される。この化学機械研磨は、ポリシリコン，窒化シリコン，および酸化シリコンを除去して、シリコン層で停止するように構成されている。こうして、基板５の上面７は、この化学機械研磨用のストップ層を形成する。この化学機械研磨は、下側バックプレート３のみがこの層１５から残されるように設計されている。具体的には、この化学機械研磨の後は、この下側バックプレート３の上面８は、基板５の上面７と同じレベルにある。
【００５５】
この化学機械研磨のストップ層を形成する、基板５の上面７は、大きな面積を有しているので、化学機械研磨を極めて良く制御することができる。
【００５６】
さらに、この化学機械研磨のステップの後では、凹部６の外側の基板５の領域には、酸化物が存在しないので、酸化物の腐食の虞がない。
【００５７】
さらに、この化学機械研磨のステップの後では、凹部６の外側の基板５の領域には、絶縁酸化物層９が存在しない。酸化物は一般的に、大きな圧縮応力を基板に及ぼす。絶縁酸化物層９がこの凹部６の外側の基板５の領域から除去されているので、この基板５の上面７上の、圧縮応力のある酸化物の量が大幅に低減されている。この結果この基板５は、この応力によって変形しにくくなる。この結果、１つのウェーハからこのトランスデューサ素子（複数）１を製造する場合に、全体的なウェーハのボウが低減される。
【００５８】
図５は、次の製造ステップの後のトランスデューサ素子１を示す。この製造ステップにおいては、下側バックプレート３がパターニングされている。具体的には、音響入口開口部（複数）１４が下側バックプレート１３に形成されている。
【００５９】
図６は、次の製造ステップが実行されたあとのトランスデューサ素子を示す。１つの平坦化層１６が、パターニングされたバックプレート３および基板５の上に堆積されており、この平坦化層１６が、このパターニングされたバックプレート３および基板５を覆うようになっている。この平坦化層１６は、酸化物から成っている。
【００６０】
この平坦化層１６が取り付けられた後は、このトランスデューサ素子１は、均一な厚さを有している。この平坦化層１６は、プラズマ化学気相堆積または低圧化学気相堆積によって取り付けられている。この平坦化層１６は、４〜５μｍの範囲の厚さを有する。このステップの後に続いて、この平坦化層１６のアニーリングが行われる。プラズマ化学気相堆積によって、厚い平坦化層１６が堆積される場合、この堆積のステップおよびアニーリングのステップは連続して行われる。これは、１〜２μｍの酸化物が基板５の上面７上および／またはこの上面７の反対側の基板５の下面上に堆積されることを意味し、次にこの層がアニーリングされ、そして全体の層厚が得られるまでこの連続したステップが繰り返される。この下面上での酸化物の堆積の目的は、上面７での平坦化層１６によって生成されるボウを補償することである。このボウはウェーハの厚さに依存しており、厚いウェーハでは、上面における酸化物と同じ量を下面に堆積する必要は無い。
【００６１】
図７は、次の製造ステップが実行されたあとのトランスデューサ素子１を示す。当該次の製造ステップにおいては、第２の化学機械研磨ステップが実行されて、上記の平坦化層１６が部分的に除去される。下側バックプレート３および凹部６の外側の基板５の領域は、再び露出され、パッシベーション層１６が無くなっている。
【００６２】
ここでもシリコンから成る基板５の上面７は、この化学機械研磨ステップのストップ層を形成する。さらに、下側バックプレート３の第２の副層３ｂは、極めて小さな研磨速度を有するポリシリコンから成っている。この結果、この第２の副層３ｂは、その研磨速度が、平坦化層１６の研磨速度より大幅に小さいので、実質的な１つのストップ層を形成する。この際、このストップ層の大きな面積のために、この層厚の制御が改善される。詳細には、この下側バックプレート３の第２の副層３ｂの厚さは、ほんの小さな大きさだけ低減され、この下側バックプレート３の厚さは均一なままとなるようにされる。
【００６３】
図８は、次の製造ステップが実行されたあとのトランスデューサ素子１示す。ここで、１つの犠牲酸化物層１７が、下側バックプレート３および基板５の上に堆積される。この犠牲酸化物層１７は、プラズマ化学気相堆積または低圧化学気相堆積によって堆積されている。この後、任意で追加されるアニーリングステップが実行されてよい。
【００６４】
さらに、メンブレン２が、この製造ステップにおいて上記の犠牲酸化物層の上に配設されている。このメンブレンは、上述の複数の副層２ａ，２ｂ，２ｃの積層体から成っている。このメンブレン２を堆積するステップは、さらにアニーリングのステップ（複数）を備えてよい。
【００６５】
さらに図９は、次の製造ステップが実行されたあとのトランスデューサ素子１を示す。メンブレン２はパターニングされている。具体的には、このメンブレン２の一部が除去されている。さらに、１つの開口部１８がメンブレン２に配設されており、この開口部は、後の製造ステップにおいて第１のコンタクトパッド１０用に用いられる。このメンブレン２は、必要とされるパターンに応じて、１つまたは２つのマスク層を用いてパターニングされている。
【００６６】
さらに、１つの第２の犠牲酸化物層１９が、このパターニングされたメンブレン２に堆積されている。この第２の犠牲酸化物層１９は、プラズマ化学気相堆積または低圧化学気相堆積によって堆積されている。任意に追加で、１つのアニーリングステップが実行されていてよい。
【００６７】
さらに上側バックプレート４が、この第２の犠牲酸化物層１９の上に配設されている。この上側バックプレート４は、その場で（in-situ）Ｐドーピングされたポリシリコンから成っている。この上側バックプレート４は、２μｍ〜4μｍの範囲の厚さを有する。この上側バックプレート４は、２５０〜３５０ＭＰａの範囲の内部応力を有する。この上側バックプレート４は、低圧化学気相堆積によって、堆積されているものである。さらに、この上側バックプレート４の堆積は、アニーリングステップ（複数）を含んでよい。
【００６８】
さらに、この上側バックプレート４は、パターニングされている。具体的には、音響入口開口部（複数）２０がこの上側バックプレート４に形成されている。
【００６９】
図１０は、次の製造ステップが実行されたあとのトランスデューサ素子を示す。コンタクトホール（複数）２１が、上記の第２の犠牲酸化物層１９にエッチングされている。下側バックプレート３の第１のコンタクトパッド１０，メンブレン２の第２のコンタクトパッド１１，および基板５の第３のコンタクトパッドの各々は、これらのコンタクトホール２１の内の１つに配設されている。
【００７０】
図１１は、次の製造ステップが実行されたあとのトランスデューサ素子を示す。ここで上記のコンタクトパッド１０，１１，１２，１３が形成される。これらのコンタクトパッド１０，１１，１２，１３の各々は、ＡｌＳｉＣｕ合金から成っている。具体的には、これらのコンタクトパッド１０，１１，１２，１３は、１．０〜２．０μｍの範囲の厚さを有する。
【００７１】
図１２は、次の製造ステップが実行されたあとのトランスデューサ素子１を示す。ここでアンダーバンプメタライジング部（複数）２２が、これらのコンタクトパッド１０，１１，１２，１３の各々に形成されている。このアンダーバンプメタライジング部２２は、Ｎｉ−ＰおよびＡｕから成っている。このアンダーバンプメタライジング部２２は、３μｍ〜５μｍの厚さの無電解ＮｉＰめっき層、および５０ｎｍ〜１００ｎｍ厚さの無電解Ａｕめっき層を備えている。このアンダーバンプメタライジング部２２は、上記のコンタクトパッド１０，１１，１２，１３の接続のために、たとえばはんだ付けのために用いられる。
【００７２】
図１３は、次の製造ステップが実行されたあとのトランスデューサ素子を示し、基板５がシンニングされていることを示す。具体的には、この基板５のシンニングのステップは、基板５を５００μｍ以下までその厚さを低減する。この基板は砥石研磨法によってシンニングされている。この砥石研磨ステップは、１０００〜２０００回転の砥石研磨を含む。砥石車が用いられており、ここで最終的な砥粒サイズは、上記のウェーハボウを打ち消して小さくするために、適合した圧縮応力が研磨された表面に印加されるように選択される。具体的には、実際の砥石車の砥粒サイズは、１０００番〜３０００番の範囲であってよい。なお、この砥粒サイズは、過度の表面粗さを与えないように、あまり粗いものであってはならない。これは上側に残っている薄い応力層による最上層の損傷を防止するためである。
【００７３】
さらに、基板５の一部が、たとえばエッチングによって除去される。この結果キャビティ２３が形成される。このキャビティ２３は、下側バックプレート３がこのキャビティ２３内に配設されるように形成される。具体的には、このキャビティ２３は、下側バックプレート３の下に配置されている部分を含み、さらにこのキャビティ２３は凹部６を含む。
【００７４】
図１３に示す製造段階においては、トランスデューサ素子１は、基板５の上面７上に配設された圧縮応力を有する大量の酸化物によって及ぼされる圧縮応力によって凸形状を有する。
【００７５】
最後の製造ステップが実行された後、トランスデューサ素子１は、図１４に示すように製造されている。この最後の製造ステップにおいては、犠牲酸化物層１７，１９の一部が除去され、これによってメンブレン２およびバックプレート３，４が解放され、ここでこのメンブレン２がこれらのバックプレート３，４に対して動くことができるようになる。
【００７６】
基板５の上面７からは、犠牲酸化物層１７，１９の大部分が無くなっている。この結果、より小さな圧縮応力がこの上面７に印加される。この結果、この上面７は、圧縮性の凸状形状から引張応力形状、すなわち凹状形状に変化する。具体的には、ポリシリコンは引張応力を有し、ここでは残っている酸化物の圧縮応力より強くなっている。
【００７７】
本製造プロセスのこの段階では、異なる層によって及ぼされる引張応力と圧縮応力との間の平衡が達成されて、上記のボウが極小に低減されている。
【００７８】
この後、このトランスデューサ素子１の検査ステップが実行されてよい。
【符号の説明】
【００７９】
１    ：  トランスデューサ素子
２    ：  メンブレン
２ａ  ：  メンブレンの第１の副層
２ｂ  ：  メンブレンの第２の副層
２ｃ  ：  メンブレンの第３の副層
３    ：  下側バックプレート
３ａ  ：  下側バックプレートの第１の副層
３ｂ  ：  下側バックプレートの第２の副層
４    ：  上側バックプレート
５    ：  基板
６    ：  凹部
７    ：  基板の上面
８    ：  下側バックプレートの上面
９    ：  絶縁酸化物層
１０    ：  第１のコンタクトパッド
１１    ：  第２のコンタクトパッド
１２    ：  第３のコンタクトパッド
１３    ：  第４のコンタクトパッド
１４    ：  下側バックプレートの音響入口開口部
１５    ：  層
１６    ：  平坦化層
１７    ：  絶縁酸化物層
１８    ：  開口部
１９    ：  第２の絶縁酸化物層
２０    ：  上側バックプレートの音響入口開口部
２１    ：  コンタクトホール
２２    ：  アンダーバンプメタライジング部
２３    ：  キャビティ
２４    ：  基板の下面
【図１】
0006394932.tif 000002
【図２】
0006394932.tif 000003
【図３】
0006394932.tif 000004
【図４】
0006394932.tif 000005
【図５】
0006394932.tif 000006
【図６】
0006394932.tif 000007
【図７】
0006394932.tif 000008
【図８】
0006394932.tif 000009
【図９】
0006394932.tif 000010
【図１０】
0006394932.tif 000011
【図１１】
0006394932.tif 000012
【図１２】
0006394932.tif 000013
【図１３】
0006394932.tif 000014
【図１４】
0006394932.tif 000015