(57)【特許請求の範囲】
【請求項１】
半導体構造体であって、
ＩＩＩ−Ｖ族半導体層と、
前記半導体層とオーミック接触したソースおよびドレイン電極と、
前記半導体層とショットキー接触したゲート電極と、
前記ゲート電極の全体を覆って配置されたパッシベーション層と、
前記パッシベーション層上に共形に形成されたエッチング停止層であり、原子層堆積（ＡＬＤ）酸化アルミニウムであるエッチング停止層と、
前記エッチング停止層の第１の部分上に配置された誘電層であって、該誘電層はその中に窓を有し、かかる窓が前記エッチング停止層の第２の部分の全体を露出させており、前記エッチング停止層の前記露出された第２の部分は、前記ゲート電極の全体にわたって配置されている、誘電層と、を有し、
前記パッシベーション層は、前記ゲート電極から前記ソースおよびドレイン電極まで延在した部分を有し、前記エッチング停止層は、前記ゲート電極から前記ソースおよびドレイン電極まで延在した部分を有し、前記誘電層の中の前記窓は、前記ソースおよびドレイン電極の一部を露出させるとともに、前記ゲート電極から前記ソースおよびドレイン電極まで延在した前記エッチング停止層の部分の全体を露出させている、
半導体構造体。
【請求項２】
前記誘電層及び前記パッシベーション層はプラズマ化学気相成長（ＰＥＣＶＤ）窒化ケイ素である、請求項１に記載の半導体構造体。
【請求項３】
前記エッチング停止層のキャパシタ領域部分上に配置された第１の金属と、
前記誘電層のキャパシタ領域部分上に配置された第２の金属と
を含み、
前記誘電層の前記キャパシタ領域部分は、キャパシタを提供するよう、前記エッチング停止層の前記キャパシタ領域部分の上及び前記第１の金属の上に配置されている、
請求項１に記載の半導体構造体。
【請求項４】
前記誘電層及び前記パッシベーション層はプラズマ化学気相成長（ＰＥＣＶＤ）窒化ケイ素であり、前記エッチング停止層は酸化アルミニウムである、請求項３に記載の半導体構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]  この開示は、全般的にモノリシック集積回路（ＭＭＩＣ）構造に関し、並びに、下に横たわるアクティブ・デバイス・パッシベーション層を保護するために下に横たわるエッチング停止層を用いて誘電層を選択的にエッチングする方法に関する。
【背景技術】
【０００２】
[0002]  当技術分野で知られているように、モノリシックマイクロ波集積回路（MMIC）がこれまでより高い周波数で動作するように設計されるにつれて、（ゲート、伝送線を含む）様々なMMIC伝導経路上の誘電体ローディングの影響がより顕著になる。かかるローディングの最小化は、所望の利得性能を達成するのにきわめて重要である。  
【０００３】
[0003]  当技術分野でやはり知られているように、プラズマ化学気相成長（ＰＥＣＶＤ）は窒化ケイ素の堆積に関し広く使われており、それはコンポーネントを不動態化するパッシベーション層として作用することができ、または、キャパシタ誘電体として作用できる。しかしながら、この堆積技術は、追加の誘電体の存在が、望ましくなく、より高い周波数でのデバイス性能に悪影響を与えるところであるＭＭＩＣの領域を被覆してしまう。
【発明の概要】
【課題を解決するための手段】
【０００４】
[0004]  本開示によれば、半導体構造を形成する方法が提供される。方法は、第１の電極と第2の電極との間でキャリアのフローを制御するための制御電極を有するトランジスタ装置を半導体層に提供するステップと、  第１の電極、第2の電極、および、制御電極を覆ってパッシベーション層を堆積するステップと、  パッシベーション層上にエッチング停止層を堆積するステップであって、かかるエッチング停止層が、制御電極を覆って配置される、ステップと、  エッチング停止層を覆って誘電層を形成するステップと、  制御電極を覆う誘電層の選択された領域を貫いて窓をエッチングし、制御電極を覆って配置されたエッチング停止層の一部を露出させる、エッチングするステップとを有する。  [0005]  ある実施形態において、方法は、金属層をエッチング停止層の一部の上に形成するステップを含み、誘電層が金属層の上にも形成される。
【０００５】
[0006]  ある実施形態では、方法は、前記金属層（便宜上、第１の金属層と称する）上に形成された誘電層の一部の上に第2の金属層を堆積するステップを含む。
【０００６】
[0007]  ある実施形態では、トランジスタ装置は、電界効果トランジスタである。  [0008]  ある実施形態では、半導体層は、ＩＩＩ−Ｖ族半導体材料である。
【０００７】
[0009]  ある実施形態では、パッシベーション層は、窒化ケイ素である。  [0010]  ある実施形態では、エッチング停止層は酸化アルミニウムである。
【０００８】
[0011]  ある実施形態では、誘電層は、窒化ケイ素である。  [0012]  ある実施形態では、誘電層がプラズマ化学気相成長（ＰＥＣＶＤ）窒化ケイ素である。
【０００９】
[0013]  ある実施形態では、エッチング停止層が、原子層堆積（ＡＬＤ）層である。  [0014]  ある実施形態では、エッチングするステップが、反応性イオンエッチング（RIE）または誘導結合プラズマ（ICP）エッチングと、フォトレジストパターニングとを使用することを含む。
【００１０】
[0015]  ある実施形態では、エッチングするステップは、六フッ化硫黄系プラズマエッチャントを使用する。  [0016]  かかる方法では、PECVD窒化シリコンの使用は、それが望ましくない領域からそれをその後に除去できることをもって、不動態化のために、または、キャパシタの誘電体として、MMICウェーハのブランケットコーティングを可能にする。ＰＥＣＶＤプロセスは、関係する高温（摂氏２５０度以上）のため、フォトレジストパターニングプロセスと典型的に相性が良くなく、従って、この方法は、ＭＭＩＣ構造上の誘電層の選択的な配置のためにエッチング停止層を用いることによって、代わりの道筋を生み出す。  
【００１１】
[0017]  更に、エッチング停止中間層としての酸化アルミニウムの使用は、ここでは、標準的なフォトレジストパターニング技術及び六フッ化硫黄系プラズマエッチャントを用いた、反応性イオンエッチング（RIE）または誘導結合プラズマエッチング（ICP）技術を使用することによって、窒化ケイ素誘電層の存在が望ましくないＭＭＩＣ上の領域からの窒化ケイ素誘電層の選択的除去を可能にする。  
【００１２】
[0018]  かかる方法については、薄いALDアルミニウム酸化物エッチング停止層が、MMIC構造の所望領域からPECVD窒化ケイ素を選択的に除去するためのフォトパターニングと共に使用される。エッチング停止層は、１００：１を上回るドライエッチング選択性で残余のパッシベーション厚にわたる精密な制御を提供し、該方法は、キャパシタ構造に関しＰＥＣＶＤ窒化ケイ素の使用を可能にし、該方法は、ＡＬＤ酸化アルミニウムに対し窒化ケイ素のＰＥＣＶＤのＲＩＥエッチングで１００：１を上回るエッチング選択性を可能にし、プロセスは、壊れやすいゲート構造を保護するのに用いることができ、該方法は、ＧａＡｓ、ＧａＮおよび他の半導体材料に関し用いられ得る。  
【００１３】
[0019]  本開示の一つ以上の実施形態の詳細は、添付の図面および下記の詳細な説明において、説明される。本開示の他の特徴、目的および利点は、発明の詳細な説明および図面、および、特許請求の範囲から明らかである。
【図面の簡単な説明】
【００１４】
【図１Ａ】本発明の開示による製造のさまざまなステップにおけるＭＭＩＣの概略断面図である。
【図１Ｂ】本発明の開示による製造のさまざまなステップにおけるＭＭＩＣの概略断面図である。
【図１Ｃ】本発明の開示による製造のさまざまなステップにおけるＭＭＩＣの概略断面図である。
【図１Ｄ】本発明の開示による製造のさまざまなステップにおけるＭＭＩＣの概略断面図である。
【図１Ｅ】本発明の開示による製造のさまざまなステップにおけるＭＭＩＣの概略断面図である。
【図１Ｆ】本発明の開示による製造のさまざまなステップにおけるＭＭＩＣの概略断面図である。
【図１Ｇ】本発明の開示による製造のさまざまなステップにおけるＭＭＩＣの概略断面図である。
【図１Ｈ】本発明の開示による製造のさまざまなステップにおけるＭＭＩＣの概略断面図である。
【図１Ｉ】本発明の開示による製造のさまざまなステップにおけるＭＭＩＣの概略断面図である。
【図１Ｊ】本発明の開示による製造のさまざまなステップにおけるＭＭＩＣの概略断面図である。
【図１Ｋ】本発明の開示による製造のさまざまなステップにおけるＭＭＩＣの概略断面図である。
【図１Ｌ】本発明の開示による製造のさまざまなステップにおけるＭＭＩＣの概略断面図である。
【発明を実施するための形態】
【００１５】
[0021]  種々の図面における同じ参照番号は、同じエレメントを示す。  [0022]  図１Ａを参照すると、半導体構造１０は、基板１１を有し、ここでは例えば、その上にＧａＮ半導体層１３を有する炭化ケイ素、および、半導体層１３上に追加の半導体層１２であり、層１２は例えば、ここではＡｌＧａＮのようなＩＩＩ−Ｖ半導体である。例えば、ＧａＡｓ、ＩｎＰのような他の半導体も適当な基板上で使用され得ることを理解すべきである。半導体層１２は、トランジスタデバイス１４を有し、ここでは例えば、半導体層１２とオーミック接触するソース及びドレイン電極１６，１８と、半導体層１２とショットキー接触するゲート電極２０と、パッシベーション層２２とを設けるように従来のいかなる処理を用いて形成される電界効果トランジスタ（ＦＥＴ）デバイスを含み、ここでは示すように、パッシベーション層２２は、半導体１２の一部、並びに、ソース及びドレイン電極１６，１８の上に配置される。ここでは例えば、パッシベーション層２２は、窒化ケイ素である。ゲート電極２０は、ソースとドレイン電極の間の半導体層１２、１３のキャリアのフローを制御する。  
【００１６】
[0023]  次いで、図１Ｂを参照すると、窒化ケイ素の付加的な層２４が、図１Ａに示される構造全体にわたって均一に堆積され、ここでは例えば、ゲート２０パッシベーションを提供するために、ＰＥＣＶＤ窒化ケイ素の２００オングストローム厚の層２４である。  
【００１７】
[0024]  次いで、図１Ｃを参照すると、エッチング停止層２６がパッシベーション層２４上に均一に堆積され、ここでは例えば、酸化アルミニウムの原子層堆積、Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｅｄ、ＡＬＤ層の２５オングストロームの層である。  
【００１８】
[0025]  次いで、図１Ｄを参照すると、第一のレベルのアクティブデバイスのメタライゼーション処理が、先ずフォトレジスト層２７を形成することによって始まる。フォトレジスト層２７は、示したように、ゲート電極２０の上のエッチング停止層２６の部分を含むエッチング停止層２６の他の部分をカバーしながら、ソース及びドレイン電極１８の上のパッシベーション層２２及び２４およびエッチング停止層２６の部分を露出させるように当該フォトレジスト層２７を貫いて形成された窓２８を有するようにパターニングされる。ゲート電極２０が、図示しない（図１Ｄに示される面の面外の）導電ゲート・パッドで終端し、この導電ゲート・パッドもフォトレジスト層２７の窓２８によって露出されることに注意されたい。示したように、窓が開けられたフォトレジスト層２７を備えた構造は、第１ステップにおいて、窓２８により露出されたエッチング停止層２６の一部を除去するために、例えば、プラズマのようなドライエッチ又はウエットエッチングに晒され、第２ステップにおいて、下に横たわる窒化ケイ素パッシベーション層２４及び２２の一部を除去し、それにより、ソース及びドレイン電極１６および１８と、図示しない、面外のゲートコンタクトパッドとを露出させる。次いで、フォトレジスト層は、図１Ｅに示される構造を残して剥離される。  
【００１９】
[0026]  次いで、図１Ｆを参照すると、フォトレジスト層３０が堆積され、第１レベル（レベル１）メタライゼーションが形成される領域をそこに露出させるように形成される窓３２を有するように、リソグラフィ処理される。このレベル１メタライゼーションは、ソースおよびドレイン電極１６及び１８に関する相互接続と、ゲートコンタクトパッド（図示せず、上で参照）と、記載されることになるキャパシタに関する底部電極と、形成されることになるＭＭＩＣのマイクロ波伝送線及び同一平面のグランドプレーン構造とを形成するのに用いられる。  
【００２０】
[0027]  また図１Ｇを参照すると、金属３４が、フォトレジスト層３０（図１Ｆ）上で及びその中の窓３２の中で、上述した露出したソース及びドレイン電極１６，１８の上と、上述のゲートコンタクトパッド（図示せず）の上と、ここでは例えばキャパシタが形成されることになるエッチング停止層２６の部分３６である他の部分とに堆積される。次いで、フォトレジスト層３０（図１Ｆ）が、その上の金属３４とともに表面から剥離され、それにより、その上の金属が構造からリフトオフされ、図１Gに示す構造が生じる。  
【００２１】
[0028]  次いで、誘電層４０、ここでは例えばプラズマ化学気相
成長（ＰＥＣＶＤ）窒化ケイ素が、図１Ｇに示される構造の表面にわたって被覆され、図１Ｈに示される構造がもたらされる。  
【００２２】
[0029]  次いで、フォトレジスト層４２が堆積され、図１Ｉに示したように、そこに形成された窓４４を有するようにフォトリソグラフィ処理され、フォトレジスト層４２が、形成されるキャパシタに関する底部プレート３４ａを提供するのに用いられる金属３４にわたって残る。構造は、例えば、反応性イオン・エッチング（ＲＩＥ）、または、誘導結合プラズマエッチング（ＩＣＰ）、六フッ化硫黄系プラズマエッチャントのようなプラズマ・エッチングのようなドライエッチング、または、ウェットエッチングに晒される。エッチングプロセスが、酸化アルミニウムに対するものよりも著しく高いレートで窒化ケイ素をエッチングし、例えば１００倍以上のレートでエッチングすることに注意すべきである。フォトレジスト層４２の除去後の図１Ｊに示すように、かくして、エッチングが酸化アルミニウム層２６で止まるので、酸化アルミニウム層２６はエッチング停止層として考慮される。（ソース及びドレイン電極の金属３４並びに窓により露出された上述のゲートコンタクトパッド（図示せず）もエッチング停止層として作用することに注意されたい）。  
【００２３】
[0030]  次いで、第2レベル（レベル２）メタライゼーションプロセスが、図１Ｋに示すように、フォトレジスト層５０を堆積させ、そこに形成される窓５２を有するようにリソグラフィのようにフォトレジスト層５０をパターニングすることによって、始まる。窓５２は、ソース及びドレイン電極１６、１８に関して使用された金属３４、ゲート導体パッド（上述したように図示せず）、および、形成されているキャパシタに関し用いられる窒化ケイ素誘電層４０の部分を露出させる。次いで、金属５６が、フォトレジスト層５０の残存部分の上と、ソースおよびドレイン電極１６、１８並びにゲート導体パッド（上述したように図示せず）上の金属３４の上と、形成されているキャパシタに関し用いられる窒化ケイ素誘電層４０の部分の上とに堆積される。次いで、フォトレジスト層５０（図１Ｋ）が剥離されて、その上の金属５６の部分が構造からリフトオフされる一方で、金属５６の残存部分が、ソースおよびドレイン電極１６、１８、ゲート導体パッド（上述したように図示せず）の上に配置された第１レベル金属３４の上と、第１レベル金属３４に配置された窒化ケイ素誘電体の部分の上とに残り、それによって、ＭＭＩＣ  ６２のキャパシタ６０の形成を完了する。  
【００２４】
[0031]  本開示による半導体構造を形成することに関する方法であって、第１の電極と第2の電極との間でキャリアのフローを制御するための制御電極を有するトランジスタデバイスを半導体層に提供するステップと、第１の電極、第2の電極および制御電極の上に渡ってパッシベーション層を堆積させるステップと、パッシベーション層上にエッチング停止層を堆積させ、かかるエッチング停止層は制御電極にわたって配置されるステップと、エッチング停止層の上にわたって誘電層を形成するステップと、制御電極の上にわたって誘電層の選択領域を介して窓にエッチングし、制御電極にわたって配置されたエッチング停止層の一部を露出させるステップと、を有することを特徴とする。方法はまた、金属層をエッチング停止層上の一部に形成するステップであって、誘電層がまた金属層上に形成されることを特徴とするステップと、第１の前記金属層上に形成される誘電層の一部の上に第2の金属層を堆積させるステップと、のうちの１又はそれ以上のステップを包含し、トランジスタ装置は、電界効果トランジスタであり、半導体層は、ＩＩＩ-Ｖ族半導体材料であり、パッシベーション層は、窒化ケイ素であり、エッチング停止層は、酸化アルミニウムであり、誘電層は、窒化ケイ素であり、誘電層は、プラズマ化学気相成長（ＰＥＣＶＤ）窒化ケイ素であり、エッチング停止層は、原子層堆積（ＡＬＤ）層であり、エッチングは反応性イオンエッチング（RIE）または誘導結合プラズマ（ICP）エッチング及びフォトレジストパターニングの使用を含み、エッチングは、硫黄六フッ化物ベースのプラズマエッチャントを用い、エッチング停止層は、第１の電極および第2の電極にわたって堆積される、ことを特徴とする。  
【００２５】
[0032]  本開示による半導体構造を形成するための方法であって、半導体層とオーム性接触のソースおよびドレイン電極と、半導体層とショットキー接触のゲート電極とを備えたＩＩＩ−Ｖ族半導体層を提供するステップと、ソース、ドレインおよびゲート電極にわたってパッシベーション層を堆積させ、パッシベーション層上にエッチング停止層を堆積させるステップと、エッチング停止層にわたって誘電層を形成するステップと、ゲート電極にわたって堆積されたエッチング停止層の一部を露出させる誘電層に窓を形成するステップと、を有し、エッチング停止層は、ソース電極およびドレイン電極にわたって堆積されることを特徴とする。  
【００２６】
[0033]  本開示による半導体構造体は、ＩＩＩ−Ｖ族半導体層と、半導体層とオーム性接触するソースおよびドレイン電極と、半導体層を有するショットキー接触するゲート電極と、ソース、ドレインおよびゲート電極にわたって配置されたパッシベーション層であって、エッチング停止層がパッシベーション層上に配置されていることを特徴とする、パッシベーション層と、エッチング停止層の第１の部分上に配置された誘電層であって、該誘電層は窓をそこに有し、かかる窓がエッチング停止層の第2の部分を露出させることを特徴とする誘電層と、を有することを特徴とする。さらに、エッチング停止層は、ソースおよびドレイン電極にわたって配置される。  
【００２７】
[0034]  多くの実施形態を記載してきた。にもかかわらず、さまざまな修正が開示の精神と範囲から逸脱することなくされることができることが理解されよう。例えば、本方法は、バイポーラートランジスタで用いられることが可能である。したがって、他の実施形態は、以下の特許請求の範囲内である。
【図１Ａ】
0006342476.tif 000002
【図１Ｂ】
0006342476.tif 000003
【図１Ｃ】
0006342476.tif 000004
【図１Ｄ】
0006342476.tif 000005
【図１Ｅ】
0006342476.tif 000006
【図１Ｆ】
0006342476.tif 000007
【図１Ｇ】
0006342476.tif 000008
【図１Ｈ】
0006342476.tif 000009
【図１Ｉ】
0006342476.tif 000010
【図１Ｊ】
0006342476.tif 000011
【図１Ｋ】
0006342476.tif 000012
【図１Ｌ】
0006342476.tif 000013