(57)【特許請求の範囲】
【請求項１】
入力されたデータを第１データまたは第２データに変換するシリアライザと、前記第１データおよび第２データを伝送路へ出力する出力ドライバと、を有するＳＥＲ部と、
前記第１データを受信して出力する第１レシーバと、前記第１レシーバの出力データからクロックを抽出し、前記第１データを前記入力されたデータの形式に変換して出力するＣＤＲと、前記第２データを受信して出力する第２レシーバと、を有するＤＥＳ部と、
前記出力ドライバの出力端と前記第１レシーバの入力端の間に配置される切り替えスイッチと、
前記ＳＥＲ部、前記ＤＥＳ部及び前記切り替えスイッチの動作を制御する制御信号を生成して出力するコントローラと、
を備え、
前記コントローラは、前記ＣＤＲにおいて抽出されるクロックと任意のパターンが同一であるか否かを判定し、判定結果に基づいて前記制御信号を生成することを特徴とするシリアル通信回路。
【請求項２】
前記第１データの信号振幅を検出し、検出結果を前記コントローラへ出力する振幅検出部をさらに有し、
前記振幅検出部は、前記第１レシーバの入力端における前記第１データの信号振幅値を検出し、
前記コントローラは、前記振幅検出部が検出した信号振幅値に応じて任意の制御信号を生成する、
請求項１記載のシリアル通信回路。
【請求項３】
差動伝送路の両端にシリアル通信回路を接続し、全二重通信方式または半二重通信方式による双方向通信を行うシリアル通信装置であって、
前記シリアル通信回路は、請求項１または２記載のシリアル通信回路である、
ことを特徴とするシリアル通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアル通信回路と、シリアル通信回路を備えるシリアル通信装置に関するものである。
【背景技術】
【０００２】
近年、大容量データの高速伝送用インターフェースとして、高速シリアルインターフェースが規格化されている。高速インターフェースは、その多くは実用化されていて、多様な装置に適用可能な双方向通信用のインターフェースである。
【０００３】
例えば、多機能周辺装置（ＭＦＰ：Ｍｕｌｔｉｆｕｎｃｔｉｏｎ  Ｐｒｉｎｔｅｒ）に双方向通信用インターフェースを適用する場合を例に説明する。ＭＦＰでは、ＣＰＵ間のバス伝送や、操作部ディスプレイとコントローラ（制御部）間のデータ伝送に高速シリアルインターフェースを用いることができる。従来のＭＦＰのＣＰＵ間のバス伝送や、操作部ディスプレイとコントローラ間のデータ伝送は、パラレルバスによるパラレルインターフェースが用いられていた。
【０００４】
ＭＦＰのＣＰＵ間のバス伝送に高速シリアルインターフェースを用いると、パラレルインターフェースと比較して、データ伝送用のバス（伝送路）を構成するケーブル数（信号線数）を削減することができる。したがって、信号線数の削減によるコストダウンを図ることができる。
【０００５】
また、高速シリアルインターフェースは、２チャンネル使用の高速信号双方向通信を行うことができる。
【０００６】
また、ＭＦＰの操作部ディスプレイとコントローラ間のデータ伝送に高速シリアルインターフェースを用いると、別の利点もある。操作部ディスプレイとコントローラ間のデータ伝送は、１チャンネル使用の通常通信の順方向通信において、データ量の多い画像データ伝送が行わる。ここに高速シリアルインターフェースを用いれば、大容量の画像データであっても高速伝送が可能となる。なお、ＣＰＵ間のバスインターフェースと同様に、信号線数削減によるコストダウンも図ることができる。
【０００７】
ただし、操作部ディスプレイとコントローラ間のデータ伝送には、高速のデータ伝送のみではなく、低速データであるコマンド（制御信号）の伝送（低速コマンド伝送）も必要となる。ここで、低速コマンド伝送とは、通常通信とは別のデータ伝送であって、通常通信時にデータを送信するＩＣチップの制御信号等を伝送する通信である。低速コマンド伝送は、比較的低速なデータを順方向と逆方向の双方に伝送するものである。
【０００８】
低速コマンド伝送のように順方向／逆方向の双方向データ伝送を行う通信方式として、全二重方式と半二重方式が知られている。
【０００９】
全二重方式は、リアルタイム同時通信を実行可能な通信方式である。全二重方式には、複数チャンネルを利用して高速双方向通信を行う方法や、低速コマンド通信用の専用信号線を設ける方法などがある。後述する半二重方式と全二重方式を比較すると、全二重方式は、伝送路を構成するケーブル数（信号線数）が多くなるので、コスト高になる。
【００１０】
半二重方式は、時間で区切って（時分割して）相互に通信を行う通信方式である。半二重方式は、任意のタイミングで送受信部の動作を「送信モード」か「受信モード」に切り替える制御が必要になる。このモード切り替え制御によって、同一のケーブル上における双方向通信が行える。
【００１１】
また、半二重方式を基礎として異なる制御を行う通信回路として、ホスト（例えばコントローラ）とターゲット（例えば操作部ディスプレイ）の両方が送信権を獲得する双方向通信方式を実行する通信回路が知られている（例えば、特許文献１を参照）。
【００１２】
特許文献１の通信回路は、ターゲットとホストの両方が送信権を獲得する双方向通信を実行可能な通信回路である。特許文献１の通信回路は、ターゲット側を受信状態から送信状態へと変更するための制御信号を周期的にホストへ送信する。これによって、ターゲット側が送信側になり、ホスト側を受信状態にして、ターゲットからホストに対してデータ伝送を行う。特許文献１の通信回路は、通常通信を１方向のみで行い、制御信号専用の信号線を用いることなく半二重方式の通信を行うものである。
【発明の概要】
【発明が解決しようとする課題】
【００１３】
特許文献１のような従来の通信回路は、用途に合わせて専用の通信用ＩＣチップを作成する必要がある。例えば、ＣＰＵバス通信に用いるものであれば、２チャンネルで高速に双方向通信を行えるものが必要であるが、操作部ディスプレイとコントローラ間の通信に用いるならば、１チャンネルで高速通常通信を行い、これと別の低速コマンド通信を行う必要がある。すなわち、ＣＰＵバス通信に用いる通信用ＩＣチップと、操作部ディスプレイとコントローラ間に用いられる通信用ＩＣチップの構成は異なる。したがって、従来の通信回路は、高速通常通信と、低速コマンド通信のそれぞれの用途に合わせて専用の通信用ＩＣチップを作成する必要があった。
【００１４】
また、低速コマンド通信用に専用信号線を設けるには、通信用ＩＣチップに専用信号線用の端子を設ける必要があり、また、専用信号線に用いるケーブルも必要になる。したがって、従来の通信装置は、専用のＩＣチップを作成することでコスト高になりやすく、さらに、チップ端子や信号線数が増加することによっても、コスト高になる。
【００１５】
そこで本発明は、使用するシリアル通信装置の態様に応じて、全二重通信方式と半二重通信方式を切り替えて使用できるシリアル通信回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、
入力されたデータを第１データまたは第２データに変換するシリアライザと、前記第１データおよび第２データを伝送路へ出力する出力ドライバと、を有するＳＥＲ部と、
前記第１データを受信して出力する第１レシーバと、前記第１レシーバの出力データからクロックを抽出し、前記第１データを前記入力されたデータの形式に変換して出力するＣＤＲと、前記第２データを受信して出力する第２レシーバと、を有するＤＥＳ部と、
前記出力ドライバの出力端と前記第１レシーバの入力端の間に配置される切り替えスイッチと、
前記ＳＥＲ部、前記ＤＥＳ部及び前記切り替えスイッチの動作を制御する制御信号を生成して出力するコントローラと、
を備え、
前記コントローラは、前記ＣＤＲにおいて抽出されるクロックと任意のパターンが同一であるか否かを判定し、判定結果に基づいて前記制御信号を生成することを最も主要な特徴とする。
【発明の効果】
【００１７】
本発明によれば、使用するシリアル通信装置の態様に応じて、全二重通信方式と半二重通信方式を切り替えて使用できる。
【図面の簡単な説明】
【００１８】
【図１】本発明に係るシリアル通信回路の実施例を示すブロック図である。
【図２】上記シリアル通信回路により構成され双方向通信システムとして機能するシリアル通信装置の例であって、順方向通信の例を示すブロック図である。
【図３】上記シリアル通信装置の例であって、逆方向通信の例を示すブロック図である。
【図４】上記シリアル通信装置の例であって、低速順方向通信の例を示すブロック図である。
【図５】上記シリアル通信装置の例であって、双方向高速通信の例を示すブロック図である。
【図６】本発明に係るシリアル通信回路及びシリアル通信装置の別の実施例であって、エンファシス量のキャリブレーション処理の前半の状態を示すブロック図である。
【図７】上記シリアル通信装置の例であって、エンファシス量のキャリブレーション処理の後半の状態を示すブロック図である。
【図８】上記エンファシス量のキャリブレーション処理の流れの例を示すフローチャートである。
【図９】従来のシリアル通信装置の例を示すブロック図である。
【発明を実施するための形態】
【００１９】
以下、本発明に係るシリアル通信回路の実施例について、図面を参照しながら説明する。本発明に係るシリアル通信回路は、２つの通信方式を使用する態様を切り替えて対応可能な構成を備えている。例えば、２チャンネルで双方向の高速通信を行う双方向高速通信（２チャンネル双方向高速通信）と、１チャンネルで高速通常通信と低速コマンド通信を行う双方向通信（１チャンネル高速通常通信／低速コマンド通信による双方向通信）に対応できる。したがって、本発明に係る通信回路によれば、双方向通信用の専用信号線は不要となり、従来の通信回路に比べると通信装置の製作コストを抑制できる。また、本発明に係るシリアル通信回路によれば、従来のものと比べて、チップ端子数やケーブル数を減らすことで製造コストを低減させることができる。
【００２０】
まず、従来例との比較によって本発明の実施例の特徴を明確にするために、従来のシリアル通信回路、及びこのシリアル通信回路を備えるシリアル通信装置について、先に説明する。図９は、従来例のシリアル通信装置２００の構成を示すブロック図である。図９に示されるように、従来のシリアル通信装置２００は、シリアライザ（Ｓｅｒｉａｌｉｅｒ）機能を有するＳＥＲチップ２１０と、デシリアライザ（Ｄｅｓｅｒｉａｌｉｅｒ）機能を有するＤＥＳチップ２２０とを、備えている。
【００２１】
伝送路２３０を介してＳＥＲチップ２１０とＤＥＳチップ２２０を接続し、シリアル通信装置２００が構成される。後述するようにＳＥＲチップ２１０とＤＥＳチップ２２０は異なる構成を備えている。したがって、シリアル通信装置２００を構成するには、２種類の通信用ＩＣチップ（ＳＥＲチップ２１０とＤＥＳチップ２２０）を用いることになる。図９において示したシリアル通信装置２００は、順方向は高速通信であって、低速コマンド伝送には専用信号線を用いるものである。
【００２２】
ＭＦＰの制御部と操作部ディスプレイ間のデータ伝送に、シリアル通信装置２００を用いる場合、制御部から操作部ディスプレイへの通信は通常の高速通信であり、順方向通信である。一方、操作部ディスプレイから制御部への通信は逆方向通信である。したがって、制御部側にはＳＥＲチップ２１０が配置され、操作部ディスプレイ側にはＤＥＳチップ２２０が配置される。
【００２３】
なお、伝送路２３０は、１対の差動伝送線路と、専用信号線により構成されている。
【００２４】
ＳＥＲチップ２１０は、ＳＥＲブロック２１１と、ＤＲＶブロック２１２と、ＳＥＲ側Ｃ＿ＲＣＶブロック２１３と、ＳＥＲ側Ｃ＿ＤＲＶブロック２１４と、ＳＥＲ側コントローラブロック２１５と、を有してなる。
【００２５】
ＳＥＲブロック２１１は、順方向の高速データであるパラレルデータをシリアルデータに変換する機能ブロックである。
【００２６】
ＤＲＶブロック２１２は、シリアルデータを伝送路２３０に向けて出力する機能ブロックである。
【００２７】
ＳＥＲ側Ｃ＿ＲＣＶブロック２１３及びＳＥＲ側Ｃ＿ＤＲＶブロック２１４は、低速なコマンド信号を送受信する機能ブロックであって、シリアルデータ送信ブロック（ＤＲＶ）とシリアルデータ受信ブロック（ＲＣＶ）を兼ね備える機能ブロックである。ＳＥＲ側Ｃ＿ＲＣＶブロック２１３及びＳＥＲ側Ｃ＿ＤＲＶブロック２１４は、ＳＥＲ側コントローラブロック２１５からの送受信切り替え信号に応じて、コマンド信号の通信方向を切り替える機能ブロックである。
【００２８】
ＳＥＲ側コントローラブロック２１５は、通信方向を制御する送受信切り替え信号を出力する機能ブロックである。ＳＥＲ側コントローラブロック２１５が出力する送受信切り替え信号に基づいて、ＳＥＲ側Ｃ＿ＲＣＶブロック２１３及びＳＥＲ側Ｃ＿ＤＲＶブロック２１４の動作モードは切り替えられる。ＳＥＲ側コントローラブロック２１５は、内蔵タイマ（不図示）や、データに含まれる制御信号等に基づいて、送受信切り替え信号を出力する。
【００２９】
ＤＥＳチップ２２０は、ＲＣＶブロック２２１と、ＣＤＲブロック２２２と、ＤＥＳ側Ｃ＿ＲＣＶブロック２２３と、ＤＥＳ側Ｃ＿ＤＲＶブロック２２４と、ＤＥＳ側コントローラブロック２２５と、を有してなる。
【００３０】
ＲＣＶブロック２２１は、伝送路２３０を介して伝送されてきたシリアルデータを受信する機能ブロックである。
【００３１】
ＣＤＲブロック２２２は、ＲＣＶブロック２２１の出力（ＲＣＶ出力信号、すなわちシリアルデータ）から、クロックを抽出（復元）する機能ブロックである。また、ＣＤＲブロック２２２は、復元したクロックを用いてシリアルデータをパラレルデータに変換する機能ブロックである。
【００３２】
ＤＥＳ側Ｃ＿ＲＣＶブロック２２３及びＤＥＳ側Ｃ＿ＤＲＶブロック２２４は、低速なコマンド信号を送受信する機能ブロックであって、シリアルデータ送信ブロック（ＤＲＶ）とシリアルデータ受信ブロック（ＲＣＶ）を兼ね備える機能ブロックである。ＤＥＳ側Ｃ＿ＲＣＶブロック２２３部及びＤＥＳ側Ｃ＿ＤＲＶブロック２２４は、ＤＥＳ側コントローラブロック２２５からの送受信切り替え信号に応じてコマンドデータの通信方向を切り替える機能ブロックである。
【００３３】
ＤＥＳ側コントローラブロック２２５は、通信方向を制御する送受信切り替え信号を出力する機能ブロックである。ＤＥＳ側コントローラブロック２２５が出力する送受信切り替え信号に基づいて、ＤＥＳ側Ｃ＿ＲＣＶブロック２２３及びＤＥＳ側Ｃ＿ＤＲＶブロック２２４の動作モードは切り替えられる。ＤＥＳ側コントローラブロック２２５は、内蔵タイマ（不図示）や、データに含まれる制御信号等に基づいて、送受信切り替え信号を出力する。
【００３４】
次に、上記の構成を備えるシリアル通信装置２００の動作について簡単に説明する。まず、シリアル通信装置２００における通常通信時（順方向）の動作について説明する。ＳＥＲブロック２１１によってパラレルデータがシリアルデータに変換される。変換されたシリアルデータは、ＤＲＶブロック２１２によって出力される。ＤＲＶブロック２１２から出力されたシリアルデータは、伝送路２３０を介してＤＥＳチップ２２０側に伝送される。伝送されたシリアルデータは、ＲＣＶブロック２２１によって受信される。
【００３５】
受信されたシリアルデータは、ＲＣＶブロック２２１からＣＤＲブロック２２２に対して出力される。ＣＤＲブロック２２２は、このシリアルデータをパラレルデータへと変換して、ＤＥＳ側コントローラブロック２２５に出力する。ＤＥＳ側コントローラブロック２２５は、このパラレルデータを外部の装置（操作部ディスプレイなど）へと出力する。以上が通常通信時（順方向通信）における、従来のシリアル通信装置２００の動作である。
【００３６】
次に、シリアル通信装置２００における専用信号線を用いた低速コマンドデータ通信について説明する。シリアル通信装置２００は、低速コマンドデータ通信に専用信号線を用いる。
【００３７】
ＤＥＳチップ２２０からＳＥＲチップ２１０へ低速データＡを伝送する場合（操作部ディスプレイから制御部にコマンド信号を送信する場合）、ＳＥＲ側コントローラブロック２１５から低速データＡの通信方向を切り替える制御信号が出力される。この制御信号によって、ＳＥＲチップ２１０のＳＥＲ側Ｃ＿ＤＲＶブロック２１４はスリープ状態になり、ＳＥＲ側Ｃ＿ＲＣＶがアクティブ状態になる。また、ＤＥＳ側コントローラブロック２２５からも低速データＡの通信方向を切り替える制御信号が出力される。この制御信号によって、ＤＥＳチップ２２０のＤＥＳ側Ｃ＿ＤＲＶブロック２２４はアクティブ状態になり、ＤＥＳ側Ｃ＿ＲＣＶブロック２２３はスリープ状態になる。
【００３８】
送受信状態の切り替え動作が終了した後、専用信号線を介して、ＤＥＳチップ２２０からＳＥＲチップ２１０へ低速データＡが送信される。ＳＥＲチップ２１０は、受信した低速データＡを低速データＡ‘として出力する。
【００３９】
また、ＳＥＲチップ２１０からＤＥＳチップ２２０へ低速データＢを伝送する場合（制御部から操作部ディスプレイにコマンドデータを送信する場合）も、同様である。すなわち、ＳＥＲ側コントローラブロック２１５から通信方向を切り替える制御信号が出力される。この制御信号によって、ＳＥＲチップ２１０のＳＥＲ側Ｃ＿ＤＲＶブロック２１４はアクティブ状態になり、ＳＥＲ側Ｃ＿ＲＣＶブロック２１３はスリープ状態になる。また、ＤＥＳ側コントローラブロック２２５も通信方向を切り替える制御信号が出力される。この制御信号によって、ＤＥＳチップ２２０のＤＥＳ側Ｃ＿ＤＲＶブロック２２４はスリープ状態になり、ＤＥＳ側Ｃ＿ＲＣＶブロック２２３はアクティブ状態になる。
【００４０】
送受信状態の切り替え動作が終了した後、専用信号線を介してＳＥＲチップ２１０からＤＥＳチップ２２０へ低速データＢが送信される。ＤＥＳチップ２２０は、受信した低速データＢを低速データＢ‘として出力する。
【００４１】
以上のとおり、従来のシリアル通信装置２００は、異なる構成からなるＳＥＲチップ２１０とＤＥＳチップ２２０を組み合わせて構成される。したがって、シリアル通信装置２００は異なる構成からなる２つの通信用ＩＣチップを１組とする必要があり、通信用ＩＣチップの製作コストが高くなる。
【００４２】
次に、本発明に係るシリアル通信回路及びシリアル通信装置の実施例について説明する。図１は、本実施例に係るシリアル通信回路１の機能構成を示すブロック図である。
【００４３】
図１に示されるようにシリアル通信回路１は、ＳＥＲ部１０と、ＤＥＳ部２０と、切り替えスイッチ３０と、コントローラ部４０と、差動出力端子３１と差動入力端子３２と、を備えている。
【００４４】
シリアル通信回路１は、上記の各部の構成を備えてなる。すなわち、シリアル通信回路１は、従来例に用いられるＳＥＲチップ２１０とＤＥＳチップ２２０が備える構成に相当する構成を備える。
【００４５】
より詳しくは、シリアル通信回路１は、従来のＳＥＲブロック２１１とＤＲＶブロック２１２による機能をＳＥＲ部１０に備えている。また、ＲＣＶブロック２２１とＣＤＲブロック２２２による機能を、ＤＥＳ部２０に備えている。
【００４６】
ＳＥＲ部１０は、シリアライザ１１と出力ドライバ１２によって構成される。また、ＤＥＳ部２０は、第１レシーバであるＲＣＶ＿Ｆ部２１と、ＣＤＲ部２２と、第２レシーバであるＲＣＶ＿Ｓ部２３と、によって構成される。
【００４７】
シリアライザ１１は、順方向の高速データであるパラレルデータを第１データであるシリアルデータ（高速シリアルデータ）に変換する。また、シリアライザ１１は、順方向の低速データ（制御データ）を第２データである差動データ（差動制御データ）に変換する。
【００４８】
シリアライザ１１には、低速データ用の出力ドライバ機能（図９におけるＳＥＲ側Ｃ＿ＤＲＶブロック２１４の機能）が含まれている。したがって、シリアル通信回路１は、従来のＳＥＲチップ２１０よりもチップ面積を小さくすることができる。
【００４９】
シリアライザ１１は、シリアル化する高速データとシリアル化しない低速データを区別し、かつ、送信／受信モードのどちらで動作するかを選択する機能を有する。シリアライザ１１が送信モードで動作するときは、高速データまたは低速データのいずれかを出力ドライバ１２へ出力する。シリアライザ１１は、入力データがパラレルデータであればシリアル化処理を行って入力データをシリアルデータに変換し、入力データがシングルデータであればシリアル化を行わずに入力データを差動データに変換する。したがって、低速データであるコマンドデータであれば、シリアル化処理は行わずに、シングルデータから差動データに変換して出力する。
【００５０】
出力ドライバ１２は、シリアライザ１１から出力されるデータを、差動出力端子３１を介して伝送路３に出力する機能を有する。
【００５１】
ＲＣＶ＿Ｆ部２１は、シリアル化された高速データである第１データ（シリアルデータ）を受信して出力する機能を有する。ＲＣＶ＿Ｆ部２１は、高周波補償用イコライザ（不図示）を備える。
【００５２】
ＣＤＲ部２２は、ＲＣＶ＿Ｆ部２１の出力データ（ＲＣＶ出力信号、すなわちシリアルデータ）から、クロックを抽出（復元）する機能を有する。また、ＣＤＲ部２２は、抽出されたクロックを用いてシリアルデータをパラレルデータに変換し、コントローラ部４０へと出力する機能を有する。
【００５３】
ＲＣＶ＿Ｓ部２３は、低速データである第２データ（差動制御データ）を受信して出力する機能を有する。低速データはイコライズする必要がないので、ＲＣＶ＿Ｓ部２３は補償用イコライザを備えない。ＲＣＶ＿Ｓ部２３とコントローラ部４０との間の信号線は、１本で構成される。したがって、ＲＣＶ＿Ｓ部２３においてデータ形式の変換はされず、コントローラ部４０にそのまま出力される。なお、図示していないが、差動入力端子３２への寄生容量を減らすために、差動入力端子３２とＲＣＶ＿Ｓ部２３との間にスイッチを設ける構成が好ましい。
【００５４】
切り替えスイッチ３０は、出力端である差動出力端子３１とＲＣＶ＿Ｆ２１の入力の間に配置されている。切り替えスイッチ３０は、コントローラ部４０から出力される送受信切り替え信号に基づいて、オン／オフするスイッチである。切り替えスイッチ３０は、ＲＣＶ＿Ｆ部２１の入力端に接続されているので、高速データ通信時のデータ減衰を抑制する必要がある。したがって、切り替えスイッチ３０には、負荷容量が小さいものであって、スイッチサイズも小さいものを用いる。
【００５５】
コントローラ部４０は、通信方向を制御する送受信切り替え信号を出力するブロックである。コントローラ部４０は、内蔵タイマ（不図示）や、データに含まれる送受信切り替え信号等に基づいて、送信と受信のどちらとして動作するかを切り替える信号（送受信切り替え信号）を出力する。
【００５６】
以上の構成を備えるシリアル通信回路１は、従来例におけるＳＥＲチップ２１０とＤＥＳチップ２２０の機能を備え、さらに、シリアル通信回路１は、差動出力端子３１と差動入力端子３２を備える。これらの構成によって、シリアル通信回路１は、２チャンネル双方向高速通信に対応可能な構成になっている。
【００５７】
シリアル通信回路１は、高速データ用受信部であるＲＣＶ＿Ｆ部２１及び低速データ用受信部であるＲＣＶ＿Ｓ部２３と、伝送路３に接続される差動出力端子３１及び差動入力端子３２との間に、切り替えスイッチ３０を備えている。これによって、コマンド通信専用信号線を設けることなく、２チャンネルでの双方向高速通信に対応可能である。
【００５８】
すなわち、シリアル通信回路１は、Ｔｘ−Ｒｘ（差動出力端子３１と差動入力端子３２の間）に切り替えスイッチ３０を配置することで、１チャンネル使用時は半二重通信方式で動作する。切り替えスイッチ３０によって、ＴＸモード（送信モード）とＲＸモード（受信モード）を切り替えて、低速なコマンドデータの送受信を行うことで、コマンド通信専用の信号線は不要になる。
【００５９】
以上のとおり、シリアル通信回路１は、これを使用して構成する通信装置の態様に応じて「２チャンネルで双方向の高速通信を行う双方向高速通信」と、「１チャンネルで高速通常通信と低速コマンド通信を行う双方向通信」の両方に用いることができる。
【００６０】
以下、シリアル通信回路１を用いたシリアル通信装置１００について説明する。図２乃至図４は、シリアル通信装置１００の構成を示すブロック図である。図２乃至図４は、１チャンネルのみを使用して、例えば、ＭＦＰのコントローラ側から操作部ディスプレイ側へ画像データを送信する場合であって、これを「順方向に高速送信する通常通信」とする構成を例示している。
【００６１】
図２乃至図４に示されるように、シリアル通信装置１００は、伝送路３の両端にシリアル通信回路１を接続し、一方のシリアル通信回路１の差動出力端子３１と、他方のシリアル通信回路１の差動入力端子３２が伝送路３を介して接続されて構成されている。
【００６２】
以下の説明において、各図の機能ブロックを実線で示した部分は、各通信形態が実行されるときに動作する機能ブロックを示すものである。また、各通信形態が実行されるときに動作しない機能ブロックは、破線にて示すものとする。
【００６３】
図２は、ＳＥＲ機能とＤＥＳ機能を有するシリアル通信回路１を用いて双方向通信システムとして機能するシリアル通信装置１００を構成する例である。図２に示されるように、シリアル通信回路１は、ＳＥＲ機能を動作させるチップＸと、ＤＥＳ機能を動作させるチップＹは、同一構成からなる通信用チップ（シリアル通信回路１）である。チップＸからチップＹへの通信が順方向通信である。
【００６４】
図２に示されるように、送信側のチップＸにおいて、シリアライザ１１と出力ドライバ１２のみが動作状態（アクティブ状態）になる。一方、受信側のチップＹは、ＲＣＶ＿Ｆ部２１とＣＤＲ部２２のみがアクティブ状態になる。
【００６５】
これによって、シリアル通信装置１００を用いて、１チャンネルのみを使用し、制御部側から操作部ディスプレイ側へ順方向通信を行う場合、画像データを高速送信する「通常通信」を実行することができる。
【００６６】
図３は、シリアル通信装置１００において、チップＹの操作部ディスプレイ側から、チップＸのコントローラ部４０に制御信号（コマンドデータ）を送信する逆方向通信の場合を示している。この場合、チップＸ及びチップＹのコントローラ部４０から、送受信切り替え信号が出力されて、チップＸは受信側として、チップＹは送信側として動作する。
【００６７】
図３に示されるように、送信側のチップＹは、シリアライザ１１と出力ドライバ１２のみが動作状態（アクティブ状態）になる。一方、受信側のチップＸは、ＲＣＶ＿Ｓ部２３のみがアクティブ状態になる。また、チップＸ及びチップＹともに、切り替えスイッチ３０がＯＮになる。これによって、操作部ディスプレイ（不図示）からチップＹに入力された低速コマンドデータは、チップＸのＲＣＶ＿Ｓ部２３からチップＸのコントローラ部４０を経てＭＦＰの制御部へ送信される。
【００６８】
図４は、双方向通信システムとして機能するシリアル通信装置１００において、順方向低速通信を行うときの状態を示す図である。図４において、シリアル通信装置１００の順方向低速通信は、チップＸ及びチップＹのコントローラ部４０から送受信切り替え信号が出力され、チップＸを送信側とし、チップＹを受信側として動作させる状態になる。
【００６９】
この場合、送信側のチップＸは、シリアライザ１１と出力ドライバ１２が動作状態（アクティブ状態）になり、受信側のチップＹは、ＲＣＶ＿Ｓ部２３がアクティブ状態になる。また、チップＸ及びチップＹともに、切り替えスイッチ３０はＯＦＦになる。これによって、操作部ディスプレイ（不図示）からチップＹに入力された低速コマンドデータは、チップＸのＲＣＶ＿Ｓ部２３からチップＸのコントローラ部４０を経て出力される。これによって、チップＸが接続されている制御部側からチップＹが接続されている操作部ディスプレイ側への制御信号が順方向通信によって、送信される。
【００７０】
図５は、双方向通信システムとして機能するシリアル通信装置１００において、双方向高速通信を行うときの状態を示す図である。図５に示されるように、シリアル通信装置１００は、チップＸとチップＹを接続する伝送路３が、２対の差動伝送路によって構成されている。
【００７１】
２対の差動伝送路である伝送路３を介して双方向通信を行うため、チップＸとチップＹはともに、切り替えスイッチ３０をオフにする。また、チップＸとチップＹのＲＣＶ＿Ｓ部２３を共にスリープ状態にし、それ以外の構成をアクティブ状態にする。これによって、チップＸとチップＹ間の双方向において、高速データ伝送を全二重通信方式で行うことができる。
【００７２】
また、シリアル通信装置１００を双方向通信システムとして機能させるときであって、高速通信を行っていないとき（期間）であれば、コマンド伝送によりチップＹの内部レジスタへの読み出し（リード）と書き込み（ライト）を行うことができる。この場合、チップＸおよびチップＹのＲＣＶ＿Ｆ部２１をスリープ状態にして、ＲＣＶ＿Ｓ部２３をアクティブ状態にして、チップＹの内部レジスタをリード、ライトするための制御データをチップＸとチップＹ間の２チャンネルを用いてコマンド通信する。
【００７３】
この場合、操作部ディスプレイとコントローラ間のコマンド通信と異なる点は、制御データの通信方向が高速伝送の通信方向と同じであって、２チャンネルを使用した全二重通信を行う点にある。もちろん、２チャンネルあるうちの一方のみ（１チャンネルのみ）を使用して、操作部ディスプレイとコントローラ間と同様に、半二重通信を行うこともできる。
【００７４】
次に、本発明に係るシリアル通信回路及びシリアル通信装置の別の実施例について説明する。図６及び図７は、本実施例に係るシリアル通信回路１ａによって構成されるシリアル通信装置１００ａの構成を示す機能ブロック図である。すでに説明したシリアル通信回路１及びシリアル通信装置１００と同じ構成には、同じ符号を付して詳細な説明を省略する。
【００７５】
図６及び図７に示されるように、シリアル通信回路１ａは、振幅検出部４１をさらに備えている。振幅検出部４１は、差動入力端子３２とＲＣＶ＿Ｆ部２１及びＲＣＶ＿Ｆ部２１の間に接続されている。振幅検出部４１は、シリアル通信回路１ａへの入力信号のうち第１シリアルデータの信号振幅値を検出する機能ブロックである。振幅検出部４１は、予め設定した参照電圧と、入力信号の振幅値（入力振幅）をコンパレータで比較し、比較の結果を出力する。振幅検出部４１による検出結果は、コントローラ部４０へ出力される。なお、参照電圧は、直列抵抗の分圧比等によって任意に設定可能なものである。
【００７６】
シリアル通信回路１ａを用いて構成されるシリアル通信装置１００ａは、エンファシス量のキャリブレーション処理を実行することができる。なお、エンファシスとは、伝送路３で生じる高周波成分の減衰を予め補償しておく機能である。
【００７７】
図６及び図７に示されるように、受信側（本実施例の場合、チップＸ側のシリアル通信回路１ａ）が備えるイコライザ（不図示）は、伝送路３を介して受信したデータの高周波成分のうち、伝送路３で減衰した高周波成分をある程度は補償することができる。しかし、伝送路３が長くなると、イコライザだけでは、十分に補償することはできない。そこで、シリアル通信回路１ａはイコライザと併用してエンファシス量の補正機能を実行させる
ものである。これによって、伝送路３における大きな減衰を補償することができる。
【００７８】
なお、シリアル通信回路１ａが備える出力ドライバ１２には、エンファシス量の調整が容易な電流出力型ＤＲＶが用いられる。
【００７９】
エンファシス量のキャリブレーション処理は、大きく分けて、前半と後半に分けられる。図６は、エンファシス量のキャリブレーション処理の前半の状態を示すブロック図である。図７は、エンファシス量のキャリブレーション処理の後半の状態を示すブロック図である。
【００８０】
図６に示されるように、エンファシス量のキャリブレーション処理の前半では、チップＸが送信側、チップＹが受信側として機能する。したがって、チップＸのシリアライザ１１と出力ドライバ１２はアクティブ状態になり、チップＹのＲＣＶ＿Ｆ部２１とＣＤＲ部２２と振幅検出部４１がアクティブ状態になる。
【００８１】
また、図７に示されるように、エンファシス量のキャリブレーション処理の後半では、チップＸが受信側、チップＹが送信側として機能する。したがって、チップＸのＲＣＶ＿Ｓ部２３がアクティブ状態になり、チップＹのシリアライザ１１と出力ドライバ１２はアクティブ状態になる。
【００８２】
次に、シリアル通信装置１００ａにおいて実行可能なエンファシス量のキャリブレーション処理について説明する。図８は、本実施例に係るシリアル通信装置１００ａにおいて実行されるエンファシス量キャリブレーション処理の流れの例を示すフローチャートである。図８において、各処理ステップをＳ１、Ｓ２、Ｓ３・・・のように表記する。
【００８３】
シリアル通信装置１００ａの動作が開始されると、まず、エンファシス量のキャリブレーション処理として、エンファシス量設定処理（Ｓ１）が実行される。シリアル通信装置１００ａの動作開始時点では、エンファシス量は最小値（ｍｉｎ）で設定される。
【００８４】
続いて、送信／受信モード設定処理（Ｓ２）が実行される。この処理では、図６にて示されたように、チップＸを送信モードに設定し、チップＹを受信モードに設定する。これによって、チップＸ側のＲＣＶ＿Ｆ部２１、ＣＤＲ部２２、ＲＣＶ＿Ｓ部２３、及び振幅検出部４１は、休止状態になる。一方、チップＹ側のシリアライザ１１、出力ドライバ１２、ＲＣＶ＿Ｓ部２３は、休止状態になる。
【００８５】
送信／受信モード設定処理（Ｓ２）が終了した後、順方向通信時の送信側であるチップＸから受信側であるチップＹに対して、任意のテストパターンが送信される（Ｓ３）。このテストパターンは、エンファシス設定用のテストパターンであって、高速のテストパターンである。
【００８６】
続いて、チップＹは、振幅検出部４１において、受信したテストパターンから伝送路３における減衰量やアイ開口度などを検出して、チップＹのコントローラ部４０に通知する。コントローラ部４０は、通知された検出値に基づいて、チップＹが受信したテストパターンの振幅が、所望の振幅であるか否かを判定する判定処理を実行する。（Ｓ４）。
【００８７】
判定結果が、所望する振幅であれば（Ｓ４のＹｅｓ）、振幅検出結果をコントローラ部４０へ送信する。送信された振幅検出結果は、コントローラ部４０の内部レジスタに保持される。チップＸとチップＹの構成は同じなので、チップＹのエンファシス量のキャリブレーションは、チップＸから送信されたテストパターンに基づいて行うことができる。これによって、チップＹ側におけるエンファシス量キャリブレーション処理は不要になる。
【００８８】
判定処理（Ｓ４）の結果が、所望する振幅でなければ（Ｓ４のＮｏ）、その振幅検出結果に基づいて、任意の振幅調整信号をコントローラ部４０が生成する。生成された振幅調整信号は、チップＹのレジスタに保持される。続いて、送受信モード切り替え処理（Ｓ５）が実行される。
【００８９】
送受信モード切り替え処理（Ｓ５）によって、図７に示されるように、チップＸ側のシリアライザ１１、出力ドライバ１２、ＲＣＶ＿Ｆ部２１、ＣＤＲ部２２、振幅検出部４１は休止状態になる。一方、チップＹ側のＲＣＶ＿Ｆ部２１、ＣＤＲ部２２、ＲＣＶ＿Ｓ部２３、及び振幅検出部４１は休止状態になる。これによって、チップＸは受信モードに設定され、チップＹは送信モードに設定される。
【００９０】
続いて、チップＹのコントローラ部４０に保持されているエンファシス量調整データ（エンファシス量調整信号）が、チップＹからチップＸに送信される（Ｓ６）。
【００９１】
チップＸは、低速コマンドデータとしてエンファシス量調整データを受信する。チップＸ側のコントローラ部４０は、受信したエンファシス量調整データに基づいて、エンファシス量を増加させる任意の信号を出力ドライバ１２に対して出力する。これによってエンファシス量が設定される。
【００９２】
以上の処理を繰り返して、送信側（チップＸ）から受信側（チップＹ）に対して送信されるテストパターンの振幅判定処理（Ｓ４）の結果が「Ｙｅｓ」になるまで、エンファシス量調整データを増加させながら調整する。
【００９３】
これによって、伝送路３の特性に合わせてエンファシス量を変化させることが可能になる。なお、伝送路３の断線検出も可能である。
【００９４】
以上のとおり、本発明に係る通信装置の特徴をまとめると以下の表１のようになる。通常通信が１方向のみでも、ＳＥＲ／ＤＥＳと、通信方向切り替え機能を搭載し、入出力端子間にある順方向と逆方向の通信を切り替えるスイッチをオン／オフして半二重通信を行うことができる。
【００９５】
（表１）
0006394859.tif 000002
なお、表１は、通常通信を順方向と規定している。
【符号の説明】
【００９６】
１    シリアル通信回路
１０  ＳＥＲ部
１１  シリアライザ
１２  出力ドライバ
２０  ＤＥＳ部
２１  ＲＣＶ＿Ｆ部
２２  ＣＤＲ部
２３  ＲＣＶ＿Ｓ部
３０  切り替えスイッチ
３１  差動出力端子
３２  差動入力端子
４０  コントローラ部
４１  振幅検出部
【先行技術文献】
【特許文献】
【００９７】
【特許文献１】特許第４９４９８１６号明細書
【図１】
0006394859.tif 000003
【図２】
0006394859.tif 000004
【図３】
0006394859.tif 000005
【図４】
0006394859.tif 000006
【図５】
0006394859.tif 000007
【図６】
0006394859.tif 000008
【図７】
0006394859.tif 000009
【図８】
0006394859.tif 000010
【図９】
0006394859.tif 000011