(57)【特許請求の範囲】
【請求項１】
半導体装置であって、
上面と側面とを有する台地状を成すメサ構造と、前記メサ構造の周囲に広がる周囲面と、を有する半導体層と、
前記周囲面から前記側面を通じて前記上面の上方にわたって形成された絶縁膜であって、前記上面の上方に形成され前記上面の端部より内側に開口部を画定する上面部と、前記側面に形成された側面部と、前記周囲面に形成された周囲部と、を有する絶縁膜と、
前記開口部の内側から、前記上面部、前記側面部および前記周囲部の上にわたって形成された電極と
を備え、
前記側面部は、前記周囲部より薄い膜厚から前記上面部に向かうにつれて更に膜厚が薄くなる部分を、有し、
前記上面部の膜厚は、前記開口部に向かうにつれて薄くなり、
前記電極は、前記上面にショットキー接合されたショットキー電極を含み、
前記絶縁膜の膜厚は、前記周囲部と前記側面部と前記上面部とのうち、前記周囲部が最も大きく、前記側面部が第２番目に大きく、前記上面部が最も小さい、半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記絶縁膜は、前記周囲面から前記側面を通じて前記上面にわたって形成され、
前記電極は、前記上面のうち前記開口部から露出した部分から、前記上面部、前記側面部および前記周囲部の上にわたって一体的に形成された、半導体装置。
【請求項３】
請求項１または請求項２に記載の半導体装置であって、
前記電極は、第１の電極と、第２の電極とを含み、
前記第１の電極は、前記上面に形成され、
前記絶縁膜は、前記周囲面から前記側面を通じて前記第１の電極の上にわたって形成され、
前記第２の電極は、前記第１の電極のうち前記開口部から露出した部分から、前記上面部、前記側面部および前記周囲部の上にわたって一体的に形成された、半導体装置。
【請求項４】
前記絶縁膜は、二酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化ケイ素（Ｓｉ３Ｎ４）、酸窒化ケイ素（ＳｉＯＮ）および酸窒化アルミニウム（ＡｌＯＮ）の少なくとも１つから主に成る、請求項１から請求項３までのいずれか一項に記載の半導体装置。
【請求項５】
前記半導体層は、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、炭化ケイ素（ＳｉＣ）、ケイ素（Ｓｉ）およびヒ化ガリウム（ＧａＡｓ）の少なくとも１つから主に成る、請求項１から請求項４までのいずれか一項に記載の半導体装置。
【請求項６】
前記電極は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、モリブデン（Ｍｏ）およびイリジウム（Ｉｒ）の少なくとも１つから主に成る、請求項１から請求項５までのいずれか一項に記載の半導体装置。
【請求項７】
半導体装置の製造方法であって、
上面と側面とを有する台地状を成すメサ構造と、前記メサ構造の周囲に広がる周囲面とを、半導体層に形成する工程と、
前記周囲面から前記側面を通じて前記上面の上方にわたって絶縁膜を形成する工程であって、前記上面の上方に形成され前記上面の端部より内側に開口部を画定する上面部と、前記側面に形成された側面部と、前記周囲面に形成された周囲部と、を有する絶縁膜を形成する工程と、
ウェットエッチングによって前記絶縁膜における前記開口部を形成する工程と、
前記開口部の内側から、前記上面部、前記側面部および前記周囲部の上にわたって電極を形成する工程と
を備え、
前記開口部を形成する工程は、
前記開口部に対応する部分にマスク開口部を有するマスクを、前記絶縁膜の部位のうち、前記上面部と、前記側面部と、前記周囲部との各部の上に形成する工程と、
前記マスクを形成した後、前記絶縁膜における前記マスク開口部から露出した部分をエッチャントに晒すことによって前記開口部を形成する際、前記絶縁膜と前記マスクとの間に前記エッチャントを入り込ませることによって、前記周囲部より薄い膜厚から前記上面部に向かうにつれて更に膜厚が薄くなる部分を、前記側面部に形成する工程と
を含み、
前記上面部の膜厚は、前記開口部に向かうにつれて薄くなり、
前記電極は、前記上面にショットキー接合されたショットキー電極を含む、半導体装置の製造方法。
【請求項８】
前記マスクを形成した後、前記絶縁膜における前記マスク開口部から露出した部分をエッチャントに晒すことによって前記開口部を形成する際、前記絶縁膜と前記マスクとの間に前記エッチャントを入り込ませることによって、前記上面部の膜厚を前記開口部に向かうにつれて薄くする、請求項７に記載の半導体装置の製造方法。
【請求項９】
請求項７または請求項８に記載の半導体装置の製造方法であって、
前記絶縁膜を形成する工程は、前記周囲面から前記側面を通じて前記上面にわたって前記絶縁膜を形成する工程であり、
前記電極を形成する工程は、前記上面のうち前記開口部から露出した部分から、前記上面部、前記側面部および前記周囲部の上にわたって一体的に前記電極を形成する工程である、半導体装置の製造方法。
【請求項１０】
請求項７または請求項８に記載の半導体装置の製造方法であって、
更に、前記絶縁膜を形成する工程に先立って、前記電極とは異なる他の電極を前記上面に形成する工程を備え、
前記絶縁膜を形成する工程は、前記他の電極を形成した後、前記周囲面から前記側面を通じて前記他の電極の上にわたって前記絶縁膜を形成する工程であり、
前記電極を形成する工程は、前記他の電極のうち前記開口部から露出した部分から、前記上面部、前記側面部および前記周囲部の上にわたって一体的に前記電極を形成する工程である、半導体装置の製造方法。
【請求項１１】
前記メサ構造および前記周囲面を形成する前の半導体層の表面に前記他の電極を形成した後、前記他の電極をマスクとして用いたドライエッチングにより前記半導体層を加工することによって、前記メサ構造および前記周囲面を形成する、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記マスクは、フォトレジストから成る、請求項７から請求項１１までのいずれか一項に記載の半導体装置の製造方法。
【請求項１３】
前記エッチャントは、バッファードフッ酸である、請求項７から請求項１２までのいずれか一項に記載の半導体装置の製造方法。
【請求項１４】
前記エッチャントにおけるフッ化アンモニウムに対するフッ化水素酸の質量比は、０．１以上１０以下である、請求項１３に記載の半導体装置の製造方法。
【請求項１５】
疎水化表面処理、エッチング処理、並びに、密着性向上剤を塗布する処理を、前記絶縁膜の表面に対して実施せずに、前記マスクを前記絶縁膜に形成する、請求項７から請求項１４までのいずれか一項に記載の半導体装置の製造方法。
【請求項１６】
前記絶縁膜の最外層として窒化ケイ素（ＳｉＮｘ）から主になる層を形成する、請求項７から請求項１５までのいずれか一項に記載の半導体装置の製造方法。
【請求項１７】
前記絶縁膜に対する前記マスクの形成に先立って、プラズマ処理を前記絶縁膜の表面に対して実施する、請求項７から請求項１６までのいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体装置（半導体デバイス、半導体素子）では、半導体層および電極の各端部の周辺に発生する電界集中を緩和することによって逆方向リーク電流を抑制することが求められる。特に、パワーデバイスとして用いられる半導体装置では、高耐圧化を実現するために、電界集中の緩和による逆方向リーク電流の抑制が重要である。例えば、半導体装置の１つであるショットキーバリアダイオード（Schottky barrier diode：ＳＢＤ）では、ショットキー接合の端部に発生する電界集中が問題となる。また、半導体装置の１つであるｐｎ接合ダイオードでは、ｐｎ接合界面の端部に発生する電界集中が問題となる。
【０００３】
特許文献１には、ショットキーバリアダイオードとして、メサ構造を有する半導体層に対してフィールドプレート構造を有する電極を形成した半導体装置が開示されている。特許文献１の半導体装置によれば、半導体層のメサ構造および電極のフィールドプレート構造によって、半導体層と電極とのショットキー接合の端部に発生する電界集中を緩和できる。特許文献１の半導体装置では、絶縁膜の膜厚が薄いほど、ショットキー接合の端部に発生する電界集中を抑制できる。
【０００４】
特許文献２には、絶縁膜が既に形成されている製造途中の半導体装置に対して更に絶縁膜を形成することによって、電極端部の周辺における絶縁膜の膜厚を十分に確保する技術が開示されている。特許文献２の半導体装置では、電極端部の周辺における絶縁膜の絶縁破壊を防止できる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−１３９３４１号公報
【特許文献２】特開２０１２−１０９３６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の半導体装置では、絶縁膜の膜厚が薄くなりすぎた場合、電極端部の周辺における絶縁膜で絶縁破壊が発生する虞があるという問題があった。特許文献２の半導体装置では、電極端部の周辺における絶縁膜の膜厚を確保するために製造工程が煩雑となるという問題があった。そのため、半導体装置において、製造工程の煩雑化を回避しながら、絶縁破壊の防止と逆方向リーク電流の抑制とを両立できる技術が望まれていた。そのほか、半導体装置においては、低コスト化、微細化、製造の容易化、省資源化、使い勝手の向上、耐久性の向上などが望まれていた。
【課題を解決するための手段】
【０００７】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
本発明の一形態によれば、半導体装置が提供される。この半導体装置は、上面と側面とを有する台地状を成すメサ構造と、前記メサ構造の周囲に広がる周囲面と、を有する半導体層と；前記周囲面から前記側面を通じて前記上面の上方にわたって形成された絶縁膜であって、前記上面の上方に形成され前記上面の端部より内側に開口部を画定する上面部と、前記側面に形成された側面部と、前記周囲面に形成された周囲部と、を有する絶縁膜と；前記開口部の内側から、前記上面部、前記側面部および前記周囲部の上にわたって形成された電極と；を備え；前記側面部は、前記周囲部より薄い膜厚から前記上面部に向かうにつれて更に膜厚が薄くなる部分を、有し；前記上面部の膜厚は、前記開口部に向かうにつれて薄くなり；前記電極は、前記上面にショットキー接合されたショットキー電極を含み；前記絶縁膜の膜厚は、前記周囲部と前記側面部と前記上面部とのうち、前記周囲部が最も大きく、前記側面部が第２番目に大きく、前記上面部が最も小さい。
【０００８】
（１）本発明の一形態によれば、半導体装置が提供される。この半導体装置は、上面と側面とを有する台地状を成すメサ構造と、前記メサ構造の周囲に広がる周囲面と、を有する半導体層と；前記周囲面から前記側面を通じて前記上面の上方にわたって形成された絶縁膜であって、前記上面の上方に形成され前記上面の端部より内側に開口部を画定する上面部と、前記側面に形成された側面部と、前記周囲面に形成された周囲部と、を有する絶縁膜と；前記開口部の内側から、前記上面部、前記側面部および前記周囲部の上にわたって形成された電極とを備え、前記側面部は、前記周囲部より薄い膜厚から前記上面部に向かうにつれて更に膜厚が薄くなる部分を、有する。この形態によれば、絶縁膜の周囲部の膜厚によって電極端部の周辺における絶縁破壊を防止できるとともに、絶縁膜の側面部における薄肉化によって逆方向リーク電流を抑制できる。また、絶縁膜に開口部を形成する工程において側面部を薄肉化する製造方法を適用できる。これらのことから、製造工程の煩雑化を回避しながら、絶縁破壊の防止と逆方向リーク電流の抑制とを両立できる。
【０００９】
（２）上記形態の半導体装置において、前記上面部の膜厚は、前記開口部に向かうにつれて薄くなってもよい。この形態によれば、絶縁膜の上面部における薄肉化によって逆方向リーク電流をいっそう抑制できる。
【００１０】
（３）上記形態の半導体装置において、前記絶縁膜は、前記周囲面から前記側面を通じて前記上面にわたって形成され、前記電極は、前記上面のうち前記開口部から露出した部分から、前記上面部、前記側面部および前記周囲部の上にわたって一体的に形成されてもよい。この形態によれば、絶縁膜を形成した後に電極を形成する製造方法を適用できる。
【００１１】
（４）上記形態の半導体装置において、前記電極は、第１の電極と、第２の電極とを含み、前記第１の電極は、前記上面に形成され、前記絶縁膜は、前記周囲面から前記側面を通じて前記第１の電極の上にわたって形成され、前記第２の電極は、前記第１の電極のうち前記開口部から露出した部分から、前記上面部、前記側面部および前記周囲部の上にわたって一体的に形成されてもよい。この形態によれば、絶縁膜を形成する前に第１の電極を半導体層の上に形成する製造方法を適用できる。
【００１２】
（５）上記形態の半導体装置において、前記電極は、前記上面にショットキー接合されたショットキー電極を含んでもよい。この形態によれば、ショットキー接合の端部に発生する電界集中を抑制できる。
【００１３】
（６）上記形態の半導体装置において、前記半導体層は、相互に隣接するｐ型半導体層およびｎ型半導体層を含み、前記電極は、前記上面にオーミック接合されたオーミック電極を含み、前記側面は、前記ｐ型半導体層から前記ｎ型半導体層にわたって形成されてもよい。この形態によれば、ｐｎ接合界面の端部に発生する電界集中を抑制できる。
【００１４】
（７）上記形態の半導体装置において、前記絶縁膜は、二酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化ケイ素（Ｓｉ３Ｎ４）、酸窒化ケイ素（ＳｉＯＮ）および酸窒化アルミニウム（ＡｌＯＮ）の少なくとも１つから主に成ってもよい。この形態によれば、絶縁破壊の防止と逆方向リーク電流の抑制とを十分に図ることができる。
【００１５】
（８）上記形態の半導体装置において、前記半導体層は、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、炭化ケイ素（ＳｉＣ）、ケイ素（Ｓｉ）およびヒ化ガリウム（ＧａＡｓ）の少なくとも１つから主に成ってもよい。この形態によれば、絶縁破壊の防止と逆方向リーク電流の抑制とを十分に図ることができる。
【００１６】
（９）上記形態の半導体装置において、前記電極は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、モリブデン（Ｍｏ）およびイリジウム（Ｉｒ）の少なくとも１つから主に成ってもよい。この形態によれば、絶縁破壊の防止と逆方向リーク電流の抑制とを十分に図ることができる。
【００１７】
（１０）本発明の一形態によれば、半導体装置の製造方法が提供される。この製造方法は、上面と側面とを有する台地状を成すメサ構造と、前記メサ構造の周囲に広がる周囲面とを、半導体層に形成する工程と；前記周囲面から前記側面を通じて前記上面の上方にわたって絶縁膜を形成する工程であって、前記上面の上方に形成され前記上面の端部より内側に開口部を画定する上面部と、前記側面に形成された側面部と、前記周囲面に形成された周囲部と、を有する絶縁膜を形成する工程と；ウェットエッチングによって前記絶縁膜における前記開口部を形成する工程と；前記開口部の内側から、前記上面部、前記側面部および前記周囲部の上にわたって電極を形成する工程とを備え、前記開口部を形成する工程は、前記開口部に対応する部分にマスク開口部を有するマスクを、前記絶縁膜の部位のうち、前記上面部と、前記側面部と、前記周囲部との各部の上に形成する工程と；前記マスクを形成した後、前記絶縁膜における前記マスク開口部から露出した部分をエッチャントに晒すことによって前記開口部を形成する際、前記絶縁膜と前記マスクとの間に前記エッチャントを入り込ませることによって、前記周囲部より薄い膜厚から前記上面部に向かうにつれて更に膜厚が薄くなる部分を、前記側面部に形成する工程とを含む。この形態によれば、絶縁膜に開口部を形成する工程において側面部を薄肉化できる。したがって、製造工程の煩雑化を回避しながら、絶縁破壊の防止と逆方向リーク電流の抑制とを両立可能な半導体装置を製造できる。
【００１８】
（１１）上記形態の製造方法において、前記マスクを形成した後、前記絶縁膜における前記マスク開口部から露出した部分をエッチャントに晒すことによって前記開口部を形成する際、前記絶縁膜と前記マスクとの間に前記エッチャントを入り込ませることによって、前記上面部の膜厚を前記開口部に向かうにつれて薄くしてもよい。この形態によれば、絶縁膜に開口部を形成する工程において側面部の膜厚に加え上面の膜厚を加工できる。したがって、製造工程の煩雑化を回避しながら、逆方向リーク電流をいっそう抑制可能な半導体装置を製造できる。
【００１９】
（１２）上記形態の製造方法において、前記絶縁膜を形成する工程は、前記周囲面から前記側面を通じて前記上面にわたって前記絶縁膜を形成する工程であり、前記電極を形成する工程は、前記上面のうち前記開口部から露出した部分から、前記上面部、前記側面部および前記周囲部の上にわたって一体的に前記電極を形成する工程であってもよい。この形態によれば、絶縁膜を形成した後に電極を形成できる。
【００２０】
（１３）上記形態の製造方法において、更に、前記絶縁膜を形成する工程に先立って、前記電極とは異なる他の電極を前記上面に形成する工程を備え、前記絶縁膜を形成する工程は、前記他の電極を形成した後、前記周囲面から前記側面を通じて前記他の電極の上にわたって前記絶縁膜を形成する工程であり、前記電極を形成する工程は、前記他の電極のうち前記開口部から露出した部分から、前記上面部、前記側面部および前記周囲部の上にわたって一体的に前記電極を形成する工程であってもよい。この形態によれば、絶縁膜を形成する前に他の電極を半導体層の上に形成できる。
【００２１】
（１４）上記形態の製造方法において、前記メサ構造および前記周囲面を形成する前の半導体層の表面に前記他の電極を形成した後、前記他の電極をマスクとして用いたドライエッチングにより前記半導体層を加工することによって、前記メサ構造および前記周囲面を形成してもよい。この形態によれば、他の電極を利用した自己整合によって、メサ構造を形成するマスクを別途作製する必要がないため、製造コストを抑制できる。
【００２２】
（１５）上記形態の製造方法において、前記マスクは、フォトレジストから成ってもよい。この形態によれば、絶縁膜とマスクとの間にエッチャントを容易に入り込ませることができる。
【００２３】
（１６）上記形態の製造方法において、前記エッチャントは、バッファードフッ酸であってもよい。この形態によれば、絶縁膜とマスクとの間にエッチャントを容易に入り込ませることができる。
【００２４】
（１７）上記形態の製造方法において、前記エッチャントにおけるフッ化アンモニウムに対するフッ化水素酸の質量比は、０．１以上１０以下であってもよい。この形態によれば、絶縁膜とマスクとの間にエッチャントを容易に入り込ませることができる。
【００２５】
（１８）上記形態の製造方法において、疎水化表面処理、エッチング処理、並びに、密着性向上剤を塗布する処理を、前記絶縁膜の表面に対して実施せずに、前記マスクを前記絶縁膜に形成してもよい。この形態によれば、絶縁膜とマスクとの密着力を抑制できるため、絶縁膜とマスクとの間にエッチャントを容易に入り込ませることができる。
【００２６】
（１９）上記形態の製造方法において、前記絶縁膜の最外層として窒化ケイ素（ＳｉＮｘ）から主になる層を形成してもよい。この形態によれば、絶縁膜とマスクとの密着力を抑制できるため、絶縁膜とマスクとの間にエッチャントを容易に入り込ませることができる。
【００２７】
（２０）上記形態の製造方法において、前記絶縁膜に対する前記マスクの形成に先立って、プラズマ処理を前記絶縁膜の表面に対して実施してもよい。この形態によれば、絶縁膜とマスクとの密着力を抑制できるため、絶縁膜とマスクとの間にエッチャントを容易に入り込ませることができる。
【００２８】
本発明は、半導体装置およびその製造方法以外の種々の形態で実現することも可能であり、例えば、上記形態の半導体装置が組み込まれた電気機器、並びに、その半導体装置を製造する製造装置などの形態で実現できる。
【発明の効果】
【００２９】
本願発明の半導体装置によれば、絶縁膜の周囲部の膜厚によって電極端部の周辺における絶縁破壊を防止できるとともに、絶縁膜の側面部における薄肉化によって逆方向リーク電流を抑制できる。また、絶縁膜に開口部を形成する工程において側面部の膜厚を加工する製造方法を適用できる。これらのことから、製造工程の煩雑化を回避しながら、絶縁破壊の防止と逆方向リーク電流の抑制とを両立できる。
【００３０】
本願発明における半導体装置の製造方法によれば、絶縁膜に開口部を形成する工程において側面部の膜厚を加工できる。したがって、製造工程の煩雑化を回避しながら、絶縁破壊の防止と逆方向リーク電流の抑制とを両立可能な半導体装置を製造できる。
【図面の簡単な説明】
【００３１】
【図１】第１実施形態における半導体装置の構成を模式的に示す断面図である。
【図２】第１実施形態における半導体装置の製造方法を示す工程図である。
【図３】製造途中にある半導体装置を示す説明図である。
【図４】製造途中にある半導体装置を示す説明図である。
【図５】逆方向電流密度を評価した結果を示すグラフである。
【図６】第２実施形態における半導体装置の構成を模式的に示す断面図である。
【図７】第２実施形態における半導体装置の製造方法を示す工程図である。
【図８】第３実施形態における半導体装置の製造方法を示す工程図である。
【図９】第４実施形態における半導体装置の製造方法を示す工程図である。
【図１０】第５実施形態における半導体装置の構成を模式的に示す断面図である。
【発明を実施するための形態】
【００３２】
Ａ．第１実施形態
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１００の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸である。＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸である。＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸である。＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。図１のＸＹＺ軸は、他の図のＸＹＺ軸に対応する。
【００３３】
本実施形態では、半導体装置１００は、窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。本実施形態では、半導体装置１００は、縦型ショットキーバリアダイオードである。本実施形態では、半導体装置１００は、電力制御に用いられ、パワーデバイスとも呼ばれる。半導体装置１００は、基板１１０と、半導体層１１２と、絶縁膜１６０と、アノード電極１７０と、カソード電極１９０とを備える。
【００３４】
半導体装置１００の基板１１０は、Ｘ軸およびＹ軸に沿って広がる板状を成す半導体である。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に成る。本明細書の説明において、「窒化ガリウム（ＧａＮ）から主に成る」とは、モル分率において窒化ガリウム（ＧａＮ）を９０％以上含有することを意味する。本実施形態では、基板１１０は、ケイ素（Ｓｉ）をドナー元素として含有するｎ型半導体である。本実施形態では、基板１１０に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１８ｃｍ−３である。
【００３５】
半導体装置１００の半導体層１１２は、基板１１０の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がるｎ型半導体層である。本実施形態では、半導体層１１２は、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、半導体層１１２は、ケイ素（Ｓｉ）をドナー元素として含有する。本実施形態では、半導体層１１２に含まれるケイ素（Ｓｉ）濃度の平均値は、約１×１０１６ｃｍ−３である。本実施形態では、半導体層１１２は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）によって形成された半導体層である。
【００３６】
半導体層１１２は、メサ構造１１２ｍと、周囲面１１２ｐとを有する。半導体層１１２のメサ構造１１２ｍは、上面１１２ｕと側面１１２ｓとを有する台地状を成す。本実施形態では、メサ構造１１２ｍは、周囲面１１２ｐより＋Ｚ軸方向に突出した構造である。半導体層１１２の周囲面１１２ｐは、メサ構造１１２ｍの周囲に広がる表面である。本実施形態では、メサ構造１１２ｍおよび周囲面１１２ｐは、ドライエッチングによって形成された構造である。本実施形態では、半導体層１１２の厚み（Ｚ軸方向の長さ）は、メサ構造１１２ｍの部分において約１０μｍ（マイクロメートル）である。
【００３７】
半導体装置１００において、基点Ｐ１は、上面１１２ｕにおける絶縁膜１６０の端部であり、本実施形態では、半導体層１１２とアノード電極１７０とのショットキー接合の端部でもある。半導体装置１００において、基点Ｐ２は、上面１１２ｕの端部である。半導体装置１００において、基点Ｐ３は、メサ構造１１２ｍと周囲面１１２ｐとの境界である。
【００３８】
基点Ｐ１における電界集中を抑制する観点から、メサ構造１１２ｍの高さＨｍは、絶縁膜１６０の厚みより高いことが好ましい。加工性を確保する観点から、メサ構造１１２ｍの高さＨｍは、５μｍ以下であることが好ましい。基点Ｐ１における電界集中を抑制する観点から、周囲面１１２ｐに対する側面１１２ｓの角度Ａｍは、１０°以上９０°以下であることが好ましい。
【００３９】
半導体装置１００の絶縁膜１６０は、電気絶縁性を有する膜である。絶縁膜１６０は、周囲面１１２ｐから側面１１２ｓを通じて上面１１２ｕの上方にわたって形成されている。本実施形態では、絶縁膜１６０は、周囲面１１２ｐから側面１１２ｓを通じて上面１１２ｕにわたって形成されている。絶縁膜１６０は、上面部１６２と、側面部１６４と、周囲部１６６とを有する。
【００４０】
絶縁膜１６０の上面部１６２は、上面１１２ｕの上方に形成された部位である。上面部１６２は、基点Ｐ２より内側に開口部１６８を画定する。開口部１６８は、上面１１２ｕが露出するまで絶縁膜１６０の一部を上面１１２ｕの上からウェットエッチングによって除去した構造である。開口部１６８の端部は、基点Ｐ１を形成する。
【００４１】
上面部１６２の膜厚は、開口部１６８に向かうにつれて薄くなる。上面部１６２は、開口部１６８を形成するウェットエッチングのエッチャントをマスクとの間に入り込ませることによって薄肉化した構造である。絶縁膜１６０の基点Ｐ４は、上面部１６２の＋Ｚ軸方向側の表面部位のうち膜厚の変化率が変化する部位である。絶縁膜１６０の基点Ｐ５は、絶縁膜１６０の部位のうち上面１１２ｕから＋Ｚ軸方向に最も離れた部位である。本実施形態では、上面部１６２は、基点Ｐ１，Ｐ２，Ｐ４，Ｐ５に囲まれた部位である。
【００４２】
絶縁膜１６０の側面部１６４は、側面１１２ｓに形成された部位である。側面部１６４は、周囲部１６６の膜厚ｔ６より薄い膜厚ｔ４から上面部１６２に向かうにつれて更に膜厚が薄くなる部分を有する。側面部１６４の膜厚ｔ４は、上面部１６２の膜厚のうち基点Ｐ２における膜厚ｔ２より厚い。側面部１６４は、開口部１６８を形成するウェットエッチングのエッチャントをマスクとの間に入り込ませることによって薄肉化した構造である。絶縁膜１６０の基点Ｐ６は、絶縁膜１６０の＋Ｚ軸方向側の表面部位のうちメサ構造１１２ｍに沿って＋Ｚ軸方向に立ち上がる起点である。本実施形態では、側面部１６４は、基点Ｐ２，Ｐ３，Ｐ５，Ｐ６に囲まれた部位である。
【００４３】
絶縁膜１６０の周囲部１６６は、周囲面１１２ｐに形成された部位である。周囲部１６６の膜厚ｔ６は、上面部１６２の膜厚のうち基点Ｐ２における膜厚ｔ２より厚い。
【００４４】
本実施形態では、絶縁膜１６０は、原子層堆積法（ＡＬＤ：Atomic Layer Deposition）による厚さ１００ｎｍの酸化アルミニウム（Ａｌ２Ｏ３）から主に成る層に、プラズマ化学気相成長法（プラズマＣＶＤ：Plasma Chemical Vapor Deposition)による厚さ５００ｎｍの二酸化ケイ素（ＳｉＯ２）から主に成る層を積層した膜である。
【００４５】
半導体装置１００のアノード電極１７０は、導電性材料から成り、半導体層１１２の上面１１２ｕにショットキー接合されたショットキー電極である。アノード電極１７０は、開口部１６８の内側から、上面部１６２、側面部１６４および周囲部１６６の上にわたって形成されている。これによって、アノード電極１７０は、半導体層１１２との間に絶縁膜１６０を挟むフィールドプレート構造を形成する。本実施形態では、アノード電極１７０は、上面１１２ｕのうち開口部１６８から露出した部分から、上面部１６２、側面部１６４および周囲部１６６の上にわたって一体的に形成されている。
【００４６】
本実施形態では、アノード電極１７０は、電子ビーム蒸着法によって、半導体層１１２側から順に、厚さ約１００ｎｍ（ナノメートル）のニッケル（Ｎｉ）から主に成る層と、厚さ約１００ｎｍのパラジウム（Ｐｄ）から主に成る層と、厚さ約２０ｎｍのモリブデン（Ｍｏ）から主に成る層とを積層した電極である。アノード電極１７０におけるニッケル（Ｎｉ）は、半導体層１１２の窒化ガリウム（ＧａＮ）とのショットキー接合を形成する。アノード電極１７０におけるパラジウム（Ｐｄ）は、ショットキー障壁高さを向上させる。アノード電極１７０におけるモリブデン（Ｍｏ）は、アノード電極１７０の上に他の電極（例えば、配線電極）が形成された場合にバリアメタルとして電極層間における電極材料の相互拡散を防止する。
【００４７】
半導体装置１００のカソード電極１９０は、導電性材料から成り、基板１１０の−Ｚ軸方向側にオーミック接合されたオーミック電極である。本実施形態では、カソード電極１９０は、スパッタ法によってチタン（Ｔｉ）から主に成る層にアルミニウム−ケイ素合金（ＡｌＳｉ）から成る層を積層した電極である。
【００４８】
Ａ−２．半導体装置の製造方法
図２は、第１実施形態における半導体装置１００の製造方法を示す工程図である。半導体装置１００の製造者は、基板１１０の上に半導体層１１２をエピタキシャル成長によって形成する（工程Ｐ１１０）。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ）を実現するＭＯＣＶＤ装置を用いたエピタキシャル成長によって、半導体層１１２を形成する。
【００４９】
半導体層１１２を形成した後（工程Ｐ１１０）、製造者は、半導体層１１２にメサ構造１１２ｍを形成する（工程Ｐ１２０）。本実施形態では、製造者は、半導体層１１２の表面のうちメサ構造１１２ｍとして残す部分にマスクを形成した後、塩素（Ｃｌ）系のドライエッチングによって半導体層１１２の一部を除去することによって、半導体層１１２にメサ構造１１２ｍおよび周囲面１１２ｐを形成する。その後、製造者は、半導体層１１２に形成したマスクを除去する。マスクは、二酸化ケイ素（ＳｉＯ２）から主に成るマスクであってもよいし、フォトレジストから成るマスクであってもよい。
【００５０】
メサ構造１１２ｍを形成した後（工程Ｐ１２０）、製造者は、半導体層１１２の＋Ｚ軸方向側の表面に、絶縁膜１６０の元となる絶縁膜を形成する（工程Ｐ１６２）。本実施形態では、製造者は、原子層堆積法（ＡＬＤ）によって酸化アルミニウム（Ａｌ２Ｏ３）から主に成る層を形成した後、プラズマ化学気相成長法（プラズマＣＶＤ)によって二酸化ケイ素（ＳｉＯ２）から主に成る層を積層することによって、絶縁膜１６０の元となる絶縁膜を形成する。
【００５１】
絶縁膜１６０の元となる絶縁膜を形成した後（工程Ｐ１６２）、製造者は、絶縁膜１６０の元となる絶縁膜をウェットエッチングによって加工することによって、絶縁膜１６０の開口部１６８を形成する（工程Ｐ１６４，Ｐ１６８）。
【００５２】
絶縁膜１６０の開口部１６８を形成する際、製造者は、絶縁膜１６０の元となる絶縁膜の上にマスクを形成する（工程Ｐ１６４）。本実施形態では、製造者は、フォトレジストから成るマスクを絶縁膜の上に形成する。
【００５３】
図３は、製造途中にある半導体装置１００ｄを示す説明図である。半導体装置１００ｄは、絶縁膜１６０の元となる絶縁膜１６０ｄの上にマスク９１０を形成することによって作製される。マスク９１０は、絶縁膜１６０ｄの部位のうち、上面１１２ｕに形成された上面部１６２ｄと、側面１１２ｓに形成された側面部１６４ｄと、周囲面１１２ｐに形成された周囲部１６６ｄとの各部の上に形成される。マスク９１０は、絶縁膜１６０の開口部１６８に対応する部分にマスク開口部９１８を有する。半導体装置１００ｄにおいて、上面部１６２ｄの膜厚ｔ１は、周囲部１６６ｄの膜厚ｔ６に等しい。
【００５４】
本実施形態では、製造者は、疎水化表面処理、エッチング処理、並びに、密着性向上剤を塗布する処理を、絶縁膜１６０ｄの表面に対して実施せずに、マスク９１０を絶縁膜１６０ｄに形成する。これによって、絶縁膜１６０ｄとマスク９１０との密着力を抑制できる。他の実施形態では、製造者は、絶縁膜１６０ｄに対するマスク９１０の形成に先立って、プラズマ処理を絶縁膜１６０ｄの表面に対して実施してもよい。これによっても、絶縁膜１６０ｄとマスク９１０との密着力を抑制できる。
【００５５】
図２の説明に戻り、絶縁膜１６０ｄの上にマスク９１０を形成した後（工程Ｐ１６４）、製造者は、絶縁膜１６０ｄの上面部１６２ｄに開口部１６８を形成するとともに、絶縁膜１６０ｄの上面部１６２ｄおよび側面部１６４ｄを薄肉化する（工程Ｐ１６８）。これによって、絶縁膜１６０が形成される。製造者は、絶縁膜１６０ｄにおけるマスク開口部９１８から露出した部分をエッチャントに晒すことによって、絶縁膜１６０ｄの上面部１６２ｄに開口部１６８を形成する。その際、製造者は、マスク開口部９１８側から絶縁膜１６０ｄとマスク９１０との間にエッチャントを入り込ませることによって、上面部１６２ｄおよび側面部１６４ｄの各膜厚を薄くする。
【００５６】
図４は、製造途中にある半導体装置１００ｐを示す説明図である。半導体装置１００ｐは、半導体装置１００ｄに対してウェットエッチングを実施することによって作製される。本実施形態では、絶縁膜１６０における薄肉化される部位は、上面部１６２および側面部１６４の全域である。他の実施形態では、絶縁膜１６０における薄肉化される部位は、上面部１６２から側面部１６４の途中までの範囲であってもよいし、上面部１６２から周囲部１６６にわたる範囲であってもよい。
【００５７】
本実施形態では、絶縁膜１６０ｄを処理するエッチャントは、バッファードフッ酸（ＢＨＦ）である。絶縁膜１６０ｄとマスク９１０との間へエッチャントを入り込みやすくする観点から、エッチャントに使用するバッファードフッ酸において、フッ化アンモニウムに対するフッ化水素酸の質量比は、０．１以上であることが好ましく、０．５以上であることがさらに好ましく、１以上であることがいっそう好ましい。絶縁膜１６０ｄとマスク９１０との間へと過度にエッチャントが入り込むことを防止する観点から、エッチャントに使用するバッファードフッ酸において、フッ化アンモニウムに対するフッ化水素酸の質量比は、１０以下であることが好ましい。
【００５８】
図２の説明に戻り、絶縁膜１６０を形成した後（工程Ｐ１６８）、製造者は、マスク９１０を除去した上で、アノード電極１７０を形成する（工程Ｐ１７０）。本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によってアノード電極１７０を形成する。アノード電極１７０を形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタ法であってもよい。他の実施形態では、製造者は、上面１１２ｕおよび絶縁膜１６０の全面に電極を形成した後、その電極の一部を除去することによって、アノード電極１７０を形成してもよい。本実施形態では、製造者は、半導体層１１２側から順に、ニッケル（Ｎｉ）から主に成る層と、パラジウム（Ｐｄ）から主に成る層と、モリブデン（Ｍｏ）から主に成る層とを積層することによって、アノード電極１７０を形成する。
【００５９】
アノード電極１７０を形成した後（工程Ｐ１７０）、製造者は、カソード電極１９０を形成する（工程Ｐ１９０）。本実施形態では、製造者は、スパッタ法によってチタン（Ｔｉ）から主に成る層にアルミニウム−ケイ素合金（ＡｌＳｉ）から主に成る層を積層することによって、カソード電極１９０を形成する。
【００６０】
これらの工程を経て、半導体装置１００が完成する。他の実施形態では、製造者は、半導体層１１２を形成した後（工程Ｐ１１０）であれば、カソード電極１９０を形成する工程（工程Ｐ１９０）を、アノード電極１７０を形成する工程（工程Ｐ１７０）に先立って実施してもよい。
【００６１】
Ａ−３．評価試験
図５は、逆方向電流密度を評価した結果を示すグラフである。試験者は、３つの試料Ａ１，Ａ２，Ａ３について、シミュレーションによって逆方向電流密度を評価した。図５の逆方向電流密度は、各試料に対して５００Ｖを印加した際に測定される逆方向電流密度を示す。
【００６２】
試料Ａ１は、フッ化アンモニウムに対するフッ化水素酸の質量比が０．１未満であるバッファードフッ酸をエッチャントに用いて、絶縁膜１６０の開口部１６８を形成することによって、側面部１６４が薄肉化されていない点を除き、図１の半導体装置１００と同様である。試料Ａ１の絶縁膜１６０において、上面部１６２の膜厚ｔ２は０．６μｍであり、周囲部１６６の膜厚ｔ６は０．６μｍである。
【００６３】
試料Ａ２は、フッ化アンモニウムに対するフッ化水素酸の質量比が試料Ａ３より低いバッファードフッ酸をエッチャントに用いた半導体装置１００である。試料Ａ２の絶縁膜１６０において、上面部１６２の膜厚ｔ２は０．４μｍであり、周囲部１６６の膜厚ｔ６は０．６μｍである。
【００６４】
試料Ａ３は、フッ化アンモニウムに対するフッ化水素酸の質量比が試料Ａ２より高いバッファードフッ酸をエッチャントに用いた半導体装置１００である。試料Ａ３の絶縁膜１６０において、上面部１６２の膜厚ｔ２は０．２μｍであり、周囲部１６６の膜厚ｔ６は０．６μｍである。
【００６５】
図５の評価結果によれば、上面部１６２および側面部１６４における膜厚が薄いほど、逆方向電流密度を抑制できることが分かる。言い換えると、上面部１６２および側面部１６４における膜厚が薄いほど、逆方向リーク電流を抑制できる。この結果は、上面部１６２および側面部１６４の薄肉化によって、ショットキー接合の端部である基点Ｐ１に発生する電界集中が緩和されることに起因する。
【００６６】
Ａ−４．効果
以上説明した第１実施形態によれば、絶縁膜１６０の周囲部１６６の膜厚ｔ６によってアノード電極１７０の端部の周辺における絶縁破壊を防止できるとともに、絶縁膜１６０の側面部１６４における薄肉化によって逆方向リーク電流を抑制できる。また、絶縁膜１６０に開口部１６８を形成する工程Ｐ１６８において側面部１６４を薄肉化する製造方法を適用できる。これらのことから、製造工程の煩雑化を回避しながら、絶縁破壊の防止と逆方向リーク電流の抑制とを両立できる。
【００６７】
Ｂ．第２実施形態
図６は、第２実施形態における半導体装置１００Ｂの構成を模式的に示す断面図である。半導体装置１００Ｂの構成は、絶縁膜１６０およびアノード電極１７０に代えて、アノード電極１５０Ｂと、絶縁膜１６０Ｂと、配線電極１８０Ｂとを備える点を除き、第１実施形態の半導体装置１００と同様である。
【００６８】
半導体装置１００Ｂのアノード電極１５０Ｂは、導電性材料から成り、半導体層１１２の上面１１２ｕにショットキー接合されたショットキー電極である。アノード電極１５０Ｂは、上面１１２ｕに形成された第１の電極である。本実施形態では、アノード電極１５０Ｂは、電子ビーム蒸着法によって、半導体層１１２側から順に、厚さ約１００ｎｍのニッケル（Ｎｉ）から主に成る層と、厚さ約１００ｎｍのパラジウム（Ｐｄ）から主に成る層と、厚さ約２０ｎｍのモリブデン（Ｍｏ）から主に成る層とを積層した電極である。
【００６９】
半導体装置１００Ｂの絶縁膜１６０Ｂは、周囲面１１２ｐから側面１１２ｓを通じてアノード電極１５０Ｂの上にわたって形成され、アノード電極１５０Ｂの上に開口部１６８Ｂを有する点を除き、第１実施形態の絶縁膜１６０と同様である。本実施形態では、絶縁膜１６０の側面部１６４は、基点Ｐ５の周辺に段差を有する。他の実施形態では、側面部１６４は、基点Ｐ５から基点Ｐ６にかけてなだらかであってもよい。
【００７０】
半導体装置１００Ｂの配線電極１８０Ｂは、アノード電極１５０Ｂのうち開口部１６８Ｂから露出した部分から、上面部１６２、側面部１６４および周囲部１６６の上にわたって一体的に形成された第２の電極である。これによって、配線電極１８０Ｂは、半導体層１１２との間に絶縁膜１６０Ｂを挟むフィールドプレート構造を形成する。
【００７１】
本実施形態では、配線電極１８０Ｂは、スパッタ法によって、アノード電極１５０Ｂおよび絶縁膜１６０Ｂの側から順に、厚さ約２０ｎｍのチタン（Ｔｉ）から主に成る層と、厚さ約２００ｎｍの窒化チタン（ＴｉＮ）から主に成る層と、厚さ約２０ｎｍのチタン（Ｔｉ）から主に成る層と、厚さ約２０００ｎｍのアルミニウム−ケイ素合金（ＡｌＳｉ）から主に成る層とを積層した電極である。配線電極１８０におけるチタン（Ｔｉ）は、隣接する電極層および絶縁膜１６０との密着性を向上させる。配線電極１８０Ｂにおける窒化チタン（ＴｉＮ）は、バリアメタルとして電極層間における電極材料の相互拡散を防止する。配線電極１８０Ｂにおけるアルミニウム−ケイ素合金（ＡｌＳｉ）は、配線電極１８０における電気抵抗を抑制する。
【００７２】
図７は、第２実施形態における半導体装置１００Ｂの製造方法を示す工程図である。半導体装置１００Ｂの製造者は、第１実施形態と同様に半導体層１１２にメサ構造１１２ｍを形成した後（工程Ｐ１２０）、アノード電極１５０Ｂを形成する（工程Ｐ１５０）。本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によってアノード電極１５０Ｂを形成する。アノード電極１５０Ｂを形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタ法であってもよい。他の実施形態では、製造者は、半導体層１１２の全面に電極を形成した後、その電極の一部を除去することによって、アノード電極１５０Ｂを形成してもよい。本実施形態では、製造者は、半導体層１１２側から順に、ニッケル（Ｎｉ）から主に成る層と、パラジウム（Ｐｄ）から主に成る層と、モリブデン（Ｍｏ）から主に成る層とを積層することによって、アノード電極１５０Ｂを形成する。
【００７３】
アノード電極１５０Ｂを形成した後（工程Ｐ１５０）、製造者は、半導体層１１２の＋Ｚ軸方向側の表面およびアノード電極１５０Ｂの表面に、絶縁膜１６０Ｂの元となる絶縁膜を形成する（工程Ｐ１６２Ｂ）。本実施形態では、製造者は、原子層堆積法（ＡＬＤ）によって酸化アルミニウム（Ａｌ２Ｏ３）から主に成る層を形成した後、プラズマ化学気相成長法（プラズマＣＶＤ)によって二酸化ケイ素（ＳｉＯ２）から主に成る層を積層することによって、絶縁膜１６０Ｂの元となる絶縁膜を形成する。
【００７４】
絶縁膜１６０Ｂの元となる絶縁膜を形成した後（工程Ｐ１６２Ｂ）、製造者は、第１実施形態と同様に、絶縁膜１６０Ｂの元となる絶縁膜をウェットエッチングによって加工することによって、絶縁膜１６０Ｂの開口部１６８Ｂを形成する（工程Ｐ１６４Ｂ，Ｐ１６８Ｂ）。これによって、薄肉化された上面部１６２および側面部１６４を有する絶縁膜１６０Ｂが形成される。
【００７５】
絶縁膜１６０を形成した後（工程Ｐ１６８Ｂ）、製造者は、配線電極１８０Ｂを形成する（工程Ｐ１８０）。本実施形態では、製造者は、アノード電極１５０Ｂおよび絶縁膜１６０Ｂの側から順に、厚さ約２０ｎｍのチタン（Ｔｉ）から主に成る層と、厚さ約２００ｎｍの窒化チタン（ＴｉＮ）から主に成る層と、厚さ約２０ｎｍのチタン（Ｔｉ）から主に成る層と、厚さ約２０００ｎｍのアルミニウム−ケイ素合金（ＡｌＳｉ）から主に成る層とを積層することによって、配線電極１８０Ｂを形成する。本実施形態では、製造者は、配線電極１８０Ｂの元となる電極をアノード電極１５０Ｂおよび絶縁膜１６０Ｂの全面にスパッタ法によって形成する。その後、製造者は、配線電極１８０として残す部分にマスク（フォトレジスト）を形成した後、塩素（Ｃｌ）系のドライエッチングによって電極の一部を除去することによって、配線電極１８０Ｂを形成する。その後、製造者は、配線電極１８０Ｂの上に形成されているマスクを除去する。
【００７６】
配線電極１８０Ｂを形成した後（工程Ｐ１８０）、製造者は、第１実施形態と同様にカソード電極１９０を形成する（工程Ｐ１９０）。これらの工程を経て、半導体装置１００が完成する。他の実施形態では、製造者は、半導体層１１２を形成した後（工程Ｐ１１０）であれば、カソード電極１９０を形成する工程（工程Ｐ１９０）を、配線電極１８０Ｂを形成する工程（工程Ｐ１８０）に先立って実施してもよい。
【００７７】
以上説明した第２実施形態によれば、第１実施形態と同様に、製造工程の煩雑化を回避しながら、絶縁破壊の防止と逆方向リーク電流の抑制とを両立できる。
【００７８】
Ｃ．第３実施形態
図８は、第３実施形態における半導体装置１００Ｂの製造方法を示す工程図である。第２実施形態の半導体装置１００Ｂは、その製造方法が異なる点を除き、第２実施形態と同様である。
【００７９】
第２実施形態と同様に半導体層１１２を形成した後（工程Ｐ１１０）、製造者は、アノード電極１５０Ｂの元となる電極層を半導体層１１２の全面にわたって形成する（工程Ｐ２５０）。本実施形態では、製造者は、電子ビーム蒸着法によって電極層を形成する。電極層を形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタ法であってもよい。
【００８０】
アノード電極１５０Ｂの元となる電極層を形成した後（工程Ｐ２５０）、製造者は、マスクを用いたドライエッチングによって、アノード電極１５０Ｂおよびメサ構造１１２ｍを形成する（工程Ｐ２５５）。本実施形態では、製造者は、メサ構造１１２ｍに対応するマスク（フォトレジスト）を形成した後、塩素（Ｃｌ）系のドライエッチングによって半導体層１１２の一部および電極層の一部を除去することによって、アノード電極１５０Ｂおよびメサ構造１１２ｍを形成する。アノード電極１５０Ｂおよびメサ構造１１２ｍを形成した後（工程Ｐ２５５）、製造者は、第２実施形態と同様に、絶縁膜１６０Ｂを形成し（工程Ｐ１６２Ｂ，Ｐ１６４Ｂ，Ｐ１６８Ｂ）、それ以降の工程を実施する。
【００８１】
以上説明した第３実施形態によれば、第２実施形態と同様に、製造工程の煩雑化を回避しながら、絶縁破壊の防止と逆方向リーク電流の抑制とを両立できる。また、アノード電極１５０Ｂの端部と上面１１２ｕの端部との間の距離を抑制できるため、アノード電極１５０Ｂの端部における電解集中を効果的に抑制できる。
【００８２】
Ｄ．第４実施形態
図９は、第４実施形態における半導体装置１００Ｂの製造方法を示す工程図である。第４実施形態の半導体装置１００Ｂは、その製造方法が異なる点を除き、第２実施形態と同様である。
【００８３】
第２実施形態と同様に半導体層１１２を形成した後（工程Ｐ１１０）、製造者は、半導体層１１２の上にアノード電極１５０Ｂを形成する（工程Ｐ３５０）。本実施形態では、製造者は、リフトオフ法を用いた電子ビーム蒸着法によってアノード電極１５０Ｂを形成する。アノード電極１５０Ｂを形成する方法は、電子ビーム蒸着法に限らず、抵抗加熱蒸着法であってもよいし、スパッタ法であってもよい。他の実施形態では、製造者は、半導体層１１２の全面に電極を形成した後、その電極の一部を除去することによって、アノード電極１５０Ｂを形成してもよい。
【００８４】
アノード電極１５０Ｂを形成した後（工程Ｐ３５０）、製造者は、アノード電極１５０Ｂをマスクとして用いたドライエッチングによって、半導体層１１２にメサ構造１１２ｍを形成する（工程Ｐ３５５）。本実施形態では、製造者は、塩素（Ｃｌ）系のドライエッチングによって半導体層１１２の一部を除去することによって、半導体層１１２にメサ構造１１２ｍを形成する。メサ構造１１２ｍを形成した後（工程Ｐ３５５）、製造者は、第２実施形態と同様に、絶縁膜１６０Ｂを形成し（工程Ｐ１６２Ｂ，Ｐ１６４Ｂ，Ｐ１６８Ｂ）、それ以降の工程を実施する。
【００８５】
以上説明した第４実施形態によれば、第２実施形態と同様に、製造工程の煩雑化を回避しながら、絶縁破壊の防止と逆方向リーク電流の抑制とを両立できる。また、アノード電極１５０Ｂを利用した自己整合によって、メサ構造１１２ｍを形成するマスクを別途作製する必要がないため、製造コストを抑制できる。また、アノード電極１５０Ｂの端部と上面１１２ｕの端部との間の距離を抑制できるため、アノード電極１５０Ｂの端部における電解集中を効果的に抑制できる。
【００８６】
Ｅ．第５実施形態
図１０は、第５実施形態における半導体装置１００Ｅの構成を模式的に示す断面図である。本実施形態では、半導体装置１００Ｅは、縦型ｐｎ接合ダイオードである。半導体装置１００Ｅは、半導体層１１２およびアノード電極１７０に代えて、半導体層１１２Ｅと、半導体層１１４Ｅと、アノード電極１７０Ｅとを備える点を除き、第１実施形態の半導体装置１００と同様である。
【００８７】
半導体装置１００Ｅの半導体層１１２Ｅは、基板１１０の＋Ｚ軸方向側に位置し、Ｘ軸およびＹ軸に沿って広がるｎ型半導体層である。半導体層１１２Ｅは、メサ構造１１２ｍの＋Ｚ軸方向側に半導体層１１４Ｅが積層されている点を除き、第１実施形態の半導体層１１２と同様である。
【００８８】
半導体装置１００Ｅの半導体層１１４Ｅは、メサ構造１１２ｍにおいて半導体層１１２Ｅの＋Ｚ軸方向側にＸ軸およびＹ軸に沿って広がるｐ型半導体層である。本実施形態では、半導体層１１４Ｅは、窒化ガリウム（ＧａＮ）から主に成る。本実施形態では、半導体層１１４Ｅは、マグネシウム（Ｍｇ）をアクセプタとして含有する。半導体装置１００Ｅにおいて、基点Ｐ７は、半導体層１１２Ｅと半導体層１１４Ｅとのｐｎ接合界面の端部であり、側面１１２ｓに位置する。
【００８９】
半導体装置１００Ｅのアノード電極１７０Ｅは、導電性材料から成り、半導体層１１４Ｅの上面１１２ｕにオーミック接合されたオーミック電極である。アノード電極１７０Ｅは、開口部１６８の内側から、上面部１６２、側面部１６４および周囲部１６６の上にわたって形成されている。これによって、アノード電極１７０Ｅは、半導体層１１２Ｅ，１１４Ｅとの間に絶縁膜１６０を挟むフィールドプレート構造を形成する。本実施形態では、アノード電極１７０Ｅは、上面１１２ｕのうち開口部１６８から露出した部分から、上面部１６２、側面部１６４および周囲部１６６の上にわたって一体的に形成されている。本実施形態では、アノード電極１７０Ｅは、半導体層１１４Ｅ側から順に、ニッケル（Ｎｉ）から主に成る層と、金（Ａｕ）から主に成る層とを積層した電極である。
【００９０】
以上説明した第５実施形態によれば、上面部１６２および側面部１６４の薄肉化によって、ｐｎ接合界面の端部である基点Ｐ７に発生する電界集中を緩和できる。そのため、第１実施形態と同様に、製造工程の煩雑化を回避しながら、絶縁破壊の防止と逆方向リーク電流の抑制とを両立できる。
【００９１】
Ｆ．他の実施形態
本発明は、上述の実施形態や実施例、変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
【００９２】
本発明が適用される半導体装置は、上述の実施形態で説明した半導体装置に限らず、メサ構造にフィールドプレート構造を組み合わせた半導体装置であればよい。例えば、ショットキーバリアダイオードである第２実施形態の半導体装置１００Ｂを、第５実施形態と同様に、ｐｎ接合ダイオードに適用してもよい。
【００９３】
上述の実施形態において、ｎ型半導体層に含まれるドナー元素は、ケイ素（Ｓｉ）に限らず、ゲルマニウム（Ｇｅ）、酸素（Ｏ）などであってもよい。上述の実施形態において、ｐ型半導体層に含まれるアクセプタ元素は、マグネシウム（Ｍｇ）に限らず、亜鉛（Ｚｎ）、炭素（Ｃ）などであってもよい。
上述の実施形態において、基板の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、サファイア（Ａｌ２Ｏ３）および炭化ケイ素（ＳｉＣ）などのいずれであってもよい。
【００９４】
上述の実施形態において、半導体層の材質は、窒化ガリウム（ＧａＮ）に限らず、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、III-Ｖ族化合物（例えば、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）など）、炭化ケイ素（ＳｉＣ）、酸化ガリウム（Ｇａ２Ｏ３）、ワイドバンドギャップ半導体（例えば、ダイヤモンド）などのいずれであってもよい。半導体層は、１つの半導体層であってもよいし、複数の半導体層であってもよい。
【００９５】
上述の実施形態において、ショットキー電極の材質は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、モリブデン（Ｍｏ）およびイリジウム（Ｉｒ）の少なくとも１つであればよい。ショットキー電極は、１つの電極層であってもよいし、複数の電極層であってもよい。
【００９６】
上述の実施形態において、配線電極の材質は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、タンタル（Ｔａ）、金（Ａｕ）および銅（Ｃｕ）の少なくとも１つであればよい。これによって、電気抵抗を抑制しつつ絶縁膜との密着性を十分に確保できる。配線電極は、１つの電極層であってもよいし、複数の電極層であってもよい。例えば、配線電極は、アルミニウム（Ａｌ）から主に成る１つの電極層であってもよいし、アルミニウム−ケイ素合金（ＡｌＳｉ）から主に成る１つの電極層であってもよい。配線電極は、ショットキー電極および絶縁膜の側から順に、チタン（Ｔｉ）から主に成る層と、窒化チタン（ＴｉＮ）から主に成る層と、チタン（Ｔｉ）から主に成る層と、アルミニウム（Ａｌ）から主に成る層とを積層した電極であってもよい。配線電極は、ショットキー電極および絶縁膜の側から順に、タンタル（Ｔａ）から主に成る層と、銅（Ｃｕ）から主に成る層とを積層した電極であってもよい。配線電極は、ショットキー電極および絶縁膜の側から順に、窒化タンタル（ＴａＮ）から主に成る層と、銅（Ｃｕ）から主に成る層とを積層した電極であってもよい。
【００９７】
上述の実施形態において、絶縁膜の材質は、二酸化ケイ素（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化ケイ素（ＳｉＮｘ）、酸窒化ケイ素（ＳｉＯＮ）、酸窒化ジルコニウム（ＺｒＯＮ）、酸窒化アルミニウム（ＡｌＯＮ）、酸化ジルコニウム（ＺｒＯ２）および酸化ハフニウム（ＨｆＯ）の少なくとも１つであればよい。これによって、逆方向リーク電流を十分に抑制できる。絶縁膜は、１つの絶縁層であってもよいし、複数の絶縁層であってもよい。例えば、絶縁膜は、窒化ケイ素（ＳｉＮｘ）から主になる１つの絶縁層であってもよい。絶縁膜の最外層は、窒化ケイ素（ＳｉＮｘ）から主になる層であってもよい。これによって、二酸化ケイ素（ＳｉＯ２）と比較して、絶縁膜とマスクとの密着力を抑制できるため、絶縁膜とマスクとの間にエッチャントを容易に入り込ませることができる。
【符号の説明】
【００９８】
１００，１００Ｂ，１００Ｅ，１００ｄ，１００ｐ…半導体装置
１１０…基板
１１２…半導体層
１１２Ｅ…半導体層
１１２ｍ…メサ構造
１１２ｐ…周囲面
１１２ｓ…側面
１１２ｕ…上面
１１４Ｅ…半導体層
１５０Ｂ…アノード電極
１６０，１６０Ｂ，１６０ｄ…絶縁膜
１６２，１６２ｄ…上面部
１６４，１６４ｄ…側面部
１６６，１６６ｄ…周囲部
１６８，１６８Ｂ…開口部
１７０，１７０Ｅ…アノード電極
１８０，１８０Ｂ…配線電極
１９０…カソード電極
９１０…マスク
９１８…マスク開口部
【図１】
0006344264.tif 000002
【図２】
0006344264.tif 000003
【図３】
0006344264.tif 000004
【図４】
0006344264.tif 000005
【図５】
0006344264.tif 000006
【図６】
0006344264.tif 000007
【図７】
0006344264.tif 000008
【図８】
0006344264.tif 000009
【図９】
0006344264.tif 000010
【図１０】
0006344264.tif 000011