(57)【特許請求の範囲】
【請求項１】
コンピュータシミュレーションによって複数の配線層を含む基板の構造を解析する構造解析方法であって、
コンピュータが、
前記複数の配線層のそれぞれを、第１の大きさの複数の第１の領域に分割し、
前記基板の設計データに基づき、前記複数の第１の領域のそれぞれに含まれる材料を示す材料情報を、前記複数の第１の領域のそれぞれに割り当て、
前記基板を、前記基板の実装面に垂直な面で複数の第２の領域に分割し、
前記複数の第１の領域のうち、前記複数の第２の領域のそれぞれに含まれる第３の領域に割り当てられた前記材料情報に基づき、前記複数の第２の領域のそれぞれにおける導電材料の第１の含有率を求め、
前記複数の第２の領域のそれぞれにおいて、前記第１の含有率が第１の範囲に収まるように、前記第３の領域に割り当てられた前記材料情報を書き換えることで、前記複数の第２の領域内の導電材料と非導電材料との置き換えを行う、
ことを特徴とする構造解析方法。
【請求項２】
前記複数の配線層のそれぞれに、前記第１の大きさより大きい複数の第４の領域を設定し、
前記複数の第１の領域のうち、前記複数の第４の領域のそれぞれに含まれる第５の領域に割り当てられた前記材料情報に基づき、前記複数の第４の領域のそれぞれにおける前記導電材料の第２の含有率を求め、
前記複数の第４の領域のそれぞれにおいて、前記第２の含有率が第２の範囲に収まるように、前記第５の領域に割り当てられた前記材料情報を書き換えることで、前記複数の第４の領域内の前記導電材料と前記非導電材料との置き換えを行う、
ことを特徴とする請求項１に記載の構造解析方法。
【請求項３】
前記複数の第２の領域は、前記基板において、前記基板上に配置される他の基板の直下に位置する領域に設定される、ことを特徴とする請求項１または２に記載の構造解析方法。
【請求項４】
コンピュータシミュレーションによって複数の配線層を含む基板の構造を解析する構造解析装置であって、
プロセッサを有し、
前記プロセッサは、
前記複数の配線層のそれぞれを、第１の大きさの複数の第１の領域に分割し、
前記基板の設計データに基づき、前記複数の第１の領域のそれぞれに含まれる材料を示す材料情報を、前記複数の第１の領域のそれぞれに割り当て、
前記基板を、前記基板の実装面に垂直な面で複数の第２の領域に分割し、
前記複数の第１の領域のうち、前記複数の第２の領域のそれぞれに含まれる第３の領域に割り当てられた前記材料情報に基づき、前記複数の第２の領域のそれぞれにおける導電材料の第１の含有率を求め、
前記複数の第２の領域のそれぞれにおいて、前記第１の含有率が第１の範囲に収まるように、前記第３の領域に割り当てられた前記材料情報を書き換えることで、前記複数の第２の領域内の導電材料と非導電材料との置き換えを行う、
ことを特徴とする構造解析装置。
【請求項５】
コンピュータシミュレーションによって複数の配線層を含む基板の構造を解析する処理をコンピュータに実行させるプログラムであって、
複数の配線層を含む基板において、前記複数の配線層のそれぞれを、第１の大きさの複数の第１の領域に分割し、
前記基板の設計データに基づき、前記複数の第１の領域のそれぞれに含まれる材料を示す材料情報を、前記複数の第１の領域のそれぞれに割り当て、
前記基板を、前記基板の実装面に垂直な面で複数の第２の領域に分割し、
前記複数の第１の領域のうち、前記複数の第２の領域のそれぞれに含まれる第３の領域に割り当てられた前記材料情報に基づき、前記複数の第２の領域のそれぞれにおける導電材料の第１の含有率を求め、
前記複数の第２の領域のそれぞれにおいて、前記第１の含有率が第１の範囲に収まるように、前記第３の領域に割り当てられた前記材料情報を書き換えることで、前記複数の第２の領域内の導電材料と非導電材料との置き換えを行う、
処理を前記コンピュータに実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、構造解析方法、構造解析装置及びプログラムに関する。
【背景技術】
【０００２】
複数の配線層を含む基板（以下多層配線基板という）に電子部品を実装する際、はんだ付け工程の熱荷重によって、多層配線基板に反りが生じてしまうことがある。多層配線基板に生じる反りは、多層配線基板に実装される電子部品のバンプ接合部等に未着やショート等を引き起こし、製品の歩留まりを低下させてしまう。
【０００３】
そこで、ＣＡＤ（Computer Aided Design）と有限要素法を組み合わせて、はんだ付け工程の際に多層配線基板に生じる反りをコンピュータシミュレーションで予め解析する方法が知られている。この事前予測によって、実装過程において生じる反りが少ない多層配線基板へと設計変更することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１３４３７号公報
【特許文献２】特開２００６−２０９６２９号公報
【特許文献３】特開２０００−２７７９２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、多層配線基板の実装面の下に位置する配線等の導電材料の含有率が場所によって異なると、はんだ付け工程の際に、多層配線基板の実装面に凹凸が生じてしまうことがある。多層配線基板に生じる反りと比較して、基板の形状に影響が少ない凹凸であっても、近年、多層配線基板に実装される電子部品等の高密度化が進んでいるため、実装不良（例えば、電子部品等の電気的な接続不良やショート）を引き起こしてしまうことがある。
【０００６】
そのため、多層配線基板の実装面の凹凸を軽減することが課題である。
【課題を解決するための手段】
【０００７】
発明の一観点によれば、コンピュータシミュレーションによって複数の配線層を含む基板の構造を解析する構造解析方法であって、コンピュータが、前記複数の配線層のそれぞれを、第１の大きさの複数の第１の領域に分割し、前記基板の設計データに基づき、前記複数の第１の領域のそれぞれに含まれる材料を示す材料情報を、前記複数の第１の領域のそれぞれに割り当て、前記基板を、前記基板の実装面に垂直な面で複数の第２の領域に分割し、前記複数の第１の領域のうち、前記複数の第２の領域のそれぞれに含まれる第３の領域に割り当てられた前記材料情報に基づき、前記複数の第２の領域のそれぞれにおける導電材料の第１の含有率を求め、前記複数の第２の領域のそれぞれにおいて、前記第１の含有率が第１の範囲に収まるように、前記第３の領域に割り当てられた前記材料情報を書き換えることで、前記複数の第２の領域内の導電材料と非導電材料との置き換えを行う、構造解析方法が提供される。
【０００８】
また、発明の一観点によれば、コンピュータシミュレーションによって複数の配線層を含む基板の構造を解析する構造解析装置であって、プロセッサを有し、前記プロセッサは、前記複数の配線層のそれぞれを、第１の大きさの複数の第１の領域に分割し、前記基板の設計データに基づき、前記複数の第１の領域のそれぞれに含まれる材料を示す材料情報を、前記複数の第１の領域のそれぞれに割り当て、前記基板を、前記基板の実装面に垂直な面で複数の第２の領域に分割し、前記複数の第１の領域のうち、前記複数の第２の領域のそれぞれに含まれる第３の領域に割り当てられた前記材料情報に基づき、前記複数の第２の領域のそれぞれにおける導電材料の第１の含有率を求め、前記複数の第２の領域のそれぞれにおいて、前記第１の含有率が第１の範囲に収まるように、前記第３の領域に割り当てられた前記材料情報を書き換えることで、前記複数の第２の領域内の導電材料と非導電材料との置き換えを行う、構造解析装置が提供される。
【０００９】
また、発明の一観点によれば、コンピュータシミュレーションによって複数の配線層を含む基板の構造を解析する処理をコンピュータに実行させるプログラムであって、複数の配線層を含む基板において、前記複数の配線層のそれぞれを、第１の大きさの複数の第１の領域に分割し、前記基板の設計データに基づき、前記複数の第１の領域のそれぞれに含まれる材料を示す材料情報を、前記複数の第１の領域のそれぞれに割り当て、前記基板を、前記基板の実装面に垂直な面で複数の第２の領域に分割し、前記複数の第１の領域のうち、前記複数の第２の領域のそれぞれに含まれる第３の領域に割り当てられた前記材料情報に基づき、前記複数の第２の領域のそれぞれにおける導電材料の第１の含有率を求め、前記複数の第２の領域のそれぞれにおいて、前記第１の含有率が第１の範囲に収まるように、前記第３の領域に割り当てられた前記材料情報を書き換えることで、前記複数の第２の領域内の導電材料と非導電材料との置き換えを行う、処理を前記コンピュータに実行させるプログラムが提供される。
【発明の効果】
【００１０】
開示の構造解析方法、構造解析装置及びプログラムによれば、複数の配線層を含む基板の実装面の凹凸を軽減できる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態の多層配線基板の構造解析方法の一例を示す図である。
【図２】本実施の形態に用いるコンピュータのハードウェアの一例を示す図である。
【図３】構造解析対象となる多層配線基板の一例を示す斜視図である。
【図４】第２の実施の形態の多層配線基板の構造解析方法の一例の流れを説明するフローチャートである。
【図５】配線層における有限要素への分割の一例を示す斜視図である。
【図６】配線層におけるメッシュの設定の一例を示す斜視図である。
【図７】多層配線基板を複数の領域に分割する一例を示す斜視図である。
【図８】材料情報の書き換え対象とする有限要素の一例を示す斜視図である。
【図９】材料情報の書き換え前の多層配線基板の一例を示す図である。
【図１０】材料情報の書き換え後の多層配線基板の一例を示す図である。
【図１１】第２の実施の形態の構造解析方法の解析結果に基づいて設計された多層配線基板の製造時の一例の様子を示す斜視図である。
【図１２】第２の実施の形態の構造解析方法の解析結果に基づいて設計された多層配線基板の形成例を示す断面図である。
【図１３】銅材質の材料と非銅材質の材料との置き換えを行わなかった場合の多層配線基板の製造時の一例の様子を示す斜視図である。
【図１４】銅材質の材料と非銅材質の材料との置き換えを行わなかった場合の多層配線基板の形成例を示す断面図である。
【図１５】領域分割の他の例を示す半導体装置の上面図である。
【図１６】領域分割の他の例を示す半導体装置の断面図である。
【図１７】材料情報の書き換え後の半導体装置の断面図である。
【発明を実施するための形態】
【００１２】
以下、発明を実施するための形態を、図面を参照しつつ説明する。
（第１の実施の形態）
本実施の形態の構造解析方法は、コンピュータシミュレーションによって複数の配線層を含む基板（以下多層配線基板という）の構造を解析するものである。
【００１３】
図１は、第１の実施の形態の多層配線基板の構造解析方法の一例を示す図である。
多層配線基板の構造解析方法は、構造解析装置１によって実行される。
構造解析装置１は、例えば、コンピュータであり、プロセッサ２と記憶部３を有している。プロセッサ２は、記憶部３に記憶されているデータ及びプログラムに基づき、以下のような構造解析方法を実行する。
【００１４】
記憶部３は、プロセッサ２が実行するプロブラムや、各種データを記憶する。例えば、記憶部３は、多層配線基板の設計データ６ａ、材料物性情報６ｂを記憶する。
設計データ６ａは、多層配線基板の配線パターンや多層配線基板の形状を示すＣＡＤ（Computer Aided Design）データである。
【００１５】
材料物性情報６ｂは、多層配線基板に含まれる材料の物性値を含むデータである。材料の物性値は、例えば、材料の弾性率、熱膨張係数、密度等である。
まず、プロセッサ２は、記憶部３から設計データ６ａを読み出し、多層配線基板において、複数の配線層のそれぞれを、ある大きさの領域（以下有限要素という）に分割する（ステップＳ１）。有限要素は、例えば、各有限要素の材料が特定できる程度の大きさの微小な立方体である。
【００１６】
図１の例では、３層の多層配線基板４の配線層４ａ，４ｂ，４ｃを、有限要素５に分割した例が示されている。
次に、プロセッサ２は、設計データ６ａに基づき、複数の有限要素のそれぞれに含まれる材料を示す材料情報を、それぞれの有限要素に割り当てる（ステップＳ２）。材料情報とは、例えば、銅、プリプレグといった材料名を含む情報である。後述のように、プロセッサ２は、例えば、多層配線基板の設計データから、各有限要素の位置に対応する座標を用いて、各有限要素の多層配線基板における位置から材料を特定し、有限要素に材料情報を割り当てることができる。例えば、有限要素の多層配線基板における位置が配線上であれば、その有限要素に含まれる材料は、導電材料（例えば、銅材質の材料）であると特定することができる。
【００１７】
なお、１つの有限要素に導電材料と非導電材料が含まれる場合には、例えば、プロセッサ２は、その有限要素において各材料が含まれる比率に応じて、割り当てる材料を特定するようにしてもよい。
【００１８】
その後、プロセッサ２は、多層配線基板を、多層配線基板の実装面に垂直な面で複数の領域に分割する（ステップＳ３）。
図１では、多層配線基板４を、実装面４ｄに垂直な面４ｅ，４ｆで３つの領域Ａ，Ｂ，Ｃに分割した例が示されている。領域は、３つではなく２つまたは４つ以上に分割するようにしてもよい。
【００１９】
ステップＳ３の処理の後、プロセッサ２は、複数の有限要素のうち、分割した各領域に含まれる有限要素に割り当てられた材料情報に基づき、各領域のそれぞれにおける導電材料の含有率を算出する（ステップＳ４）。
【００２０】
図１の例では、領域Ａ〜Ｃは、それぞれ９×Ｎ個の有限要素を有しており、これらの有限要素に割り当てられた材料情報から、各領域Ａ〜Ｃにおける導電材料の含有率が算出される。
【００２１】
その後、プロセッサ２は、各領域において、導電材料の含有率が所定の範囲に収まるように、各領域内の有限要素に割り当てられた材料情報を書き換えることで、複数の領域内の導電材料と非導電材料との置き換えを行う（ステップＳ５）。
【００２２】
図１の例では、領域Ａ〜Ｃにおける導電材料の含有率がそれぞれＡ０，Ａ１，Ａ２であり、Ａ０とＡ２は、所定の範囲内（Ｔ１＜Ａ０＜Ｔ２、Ｔ１＜Ａ２＜Ｔ２）であり、Ａ１は、所定の範囲外（Ａ１＜Ｔ１）であるものとしている。所定の範囲は、面方向の凹凸の許容範囲に応じて、例えば、４０％〜５０％の範囲等と設定される。
【００２３】
領域Ｂの導電材料の含有率が、上記のように所定の範囲外である場合、プロセッサ２は、領域Ｂ内の有限要素に割り当てられた材料情報を書き換えることで、複数の領域内の導電材料と非導電材料との置き換えを行う。説明を簡単にするために、図１の領域Ｂの１列目の９つの有限要素に着目する。例えば、領域Ｂは有限要素５ａ，５ｂ，５ｃ，５ｄ，５ｅ，５ｆ，５ｇ，５ｈ，５ｉを有している。このうち、斜線が施された有限要素５ｂ，５ｄ，５ｈに割り当てられている材料情報は、これらの有限要素５ｂ，５ｄ，５ｈが導電材料であることを示すものである。それ以外の有限要素５ａ，５ｃ，５ｅ〜５ｇ，５ｉに割り当てられている材料情報は、これらの有限要素５ａ，５ｃ，５ｅ〜５ｇ，５ｉが非導電材料であることを示すものである。
【００２４】
上記の例では、領域Ｂの導電材料の含有率が、Ａ１＜Ｔ１となり、所定の範囲よりも低いため、プロセッサ２は、図１のように、例えば、領域Ｂに含まれる有限要素５ｆに割り当てられている材料情報を書き換え、導電材料を示すものとする。つまり、プロセッサ２は、有限要素５ｆに対応する材料を、非導電材料から導電材料に置き換える。これによって、領域Ｂにおける導電材料の含有率が増える。置き換え後の、領域Ｂの含有率（Ａ３）が上記の範囲内（Ｔ１＜Ａ３＜２）となると、ステップＳ５の処理が終わる。
【００２５】
その後、プロセッサ２は、記憶部３から材料物性情報６ｂを読み出し、多層配線基板の構造解析を実行する（ステップＳ６）。プロセッサ２は、例えば、各領域の有限要素に割り当てられた材料情報で示されている材料の物性値から、各領域の導電材料及び非導電材料の密度、弾性率、熱膨張係数等を算出し、多層配線基板の面方向に生じる凹凸等を解析する。
【００２６】
なお、プロセッサ２は、材料物性情報６ｂを、ステップＳ２の処理の際に、各有限要素に割り当て、ステップＳ５の処理で導電材料と非導電材料との置き換えが行われた有限要素については、材料物性情報６ｂを割り当て直すようにしてもよい。
【００２７】
上記の構造解析結果に基づいて多層配線基板が設計される。ステップＳ５の処理により、ある有限要素において導電材料と非導電材料との置き換えが行われた場合、例えば、その有限要素の位置に基づき、配線の配置位置の変更等が行われる。また、非導電材料から導電材料への置き換えが行われた有限要素に対応する部分には、例えば、ダミーパターンを設け、導電材料の割合が増えるようにしてもよい。
【００２８】
以上のように本実施の形態の構造解析方法及び構造解析装置では、多層配線基板の構造解析時、多層配線基板を実装面に垂直な面で複数領域に分割し、各領域の導電材料の含有率が所定の範囲内に収まるよう導電材料と非導電材料との置き換えが行われる。これにより、領域間の導電材料の含有率のバラつきが減り、多層配線基板の面方向の凹凸が軽減される。実装面の凹凸が少なくなるため、実装不良（例えば、電子部品等の電気的な接続不良やショート）の発生が抑制される。
【００２９】
（第２の実施の形態）
以下、多層配線基板の面方向の凹凸の軽減だけでなく、反りの抑制をも考慮して、より品質のよい多層配線基板を実現するための構造解析方法の一例を説明する。
【００３０】
第２の実施の形態の多層配線基板の構造解析方法は、例えば、以下に示すようなコンピュータによって実行される。
図２は、本実施の形態に用いるコンピュータのハードウェアの一例を示す図である。
【００３１】
コンピュータ２０は、プロセッサ２１によって装置全体が制御されている。プロセッサ２１には、バス２９を介してＲＡＭ（Random Access Memory）２２と複数の周辺機器が接続されている。プロセッサ２１は、マルチプロセッサであってもよい。プロセッサ２１は、例えばＣＰＵ（Central Processing Unit）、ＭＰＵ（Micro Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、またはＰＬＤ（Programmable Logic Device）である。またプロセッサ２１は、ＣＰＵ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤのうちの２以上の要素の組み合わせであってもよい。
【００３２】
ＲＡＭ２２は、コンピュータ２０の主記憶装置として使用される。ＲＡＭ２２には、プロセッサ２１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ２２には、プロセッサ２１による処理に必要な各種データが格納される。
【００３３】
バス２９に接続されている周辺機器としては、ＨＤＤ（Hard Disk Drive）２３、グラフィック処理装置２４、入力インタフェース２５、光学ドライブ装置２６、機器接続インタフェース２７及びネットワークインタフェース２８がある。
【００３４】
ＨＤＤ２３は、内蔵したディスクに対して、磁気的にデータの書き込み及び読み出しを行う。ＨＤＤ２３は、コンピュータ２０の補助記憶装置として使用される。ＨＤＤ２３には、ＯＳのプログラム、アプリケーションプログラム、及び各種データが格納される。なお、補助記憶装置としては、フラッシュメモリ等の半導体記憶装置を使用することもできる。
【００３５】
グラフィック処理装置２４には、モニタ２４ａが接続されている。グラフィック処理装置２４は、プロセッサ２１からの命令にしたがって、画像をモニタ２４ａの画面に表示させる。モニタ２４ａとしては、ＣＲＴ（Cathode Ray Tube）を用いた表示装置や液晶表示装置等がある。
【００３６】
入力インタフェース２５には、キーボード２５ａとマウス２５ｂとが接続されている。入力インタフェース２５は、キーボード２５ａやマウス２５ｂから送られてくる信号をプロセッサ２１に送信する。なお、マウス２５ｂは、ポインティングデバイスの一例であり、他のポインティングデバイスを使用することもできる。他のポインティングデバイスとしては、タッチパネル、タブレット、タッチパッド、トラックボール等がある。
【００３７】
光学ドライブ装置２６は、レーザ光等を利用して、光ディスク２６ａに記録されたデータの読み取りを行う。光ディスク２６ａは、光の反射によって読み取り可能なようにデータが記録された可搬型の記録媒体である。光ディスク２６ａには、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（Rewritable）等がある。
【００３８】
機器接続インタフェース２７は、コンピュータ２０に周辺機器を接続するための通信インタフェースである。例えば機器接続インタフェース２７には、メモリ装置２７ａやメモリリーダライタ２７ｂを接続することができる。メモリ装置２７ａは、機器接続インタフェース２７との通信機能を搭載した記録媒体である。メモリリーダライタ２７ｂは、メモリカード２７ｃへのデータの書き込み、またはメモリカード２７ｃからのデータの読み出しを行う装置である。メモリカード２７ｃは、カード型の記録媒体である。
【００３９】
ネットワークインタフェース２８は、ネットワーク２８ａに接続されている。ネットワークインタフェース２８は、ネットワーク２８ａを介して、他のコンピュータまたは通信機器との間でデータの送受信を行う。
【００４０】
以上のようなハードウェア構成によって、第２の実施の形態の処理機能を実現することができる。なお、第１の実施の形態に示した構造解析装置１も、図２に示したコンピュータ２０と同様のハードウェアにより実現することができる。
【００４１】
コンピュータ２０は、例えばコンピュータ読み取り可能な記録媒体に記録されたプログラムを実行することにより、第２の実施の形態の処理機能を実現する。コンピュータ２０に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。例えば、コンピュータ２０に実行させるプログラムをＨＤＤ２３に格納しておくことができる。プロセッサ２１は、ＨＤＤ２３内のプログラムの少なくとも一部をＲＡＭ２２にロードし、プログラムを実行する。またコンピュータ２０に実行させるプログラムを、光ディスク２６ａ、メモリ装置２７ａ、メモリカード２７ｃ等の可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、例えばプロセッサ２１からの制御により、ＨＤＤ２３にインストールされた後、実行可能となる。またプロセッサ２１が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。
【００４２】
次に、第２の形態の構造解析対象となる多層配線基板について説明する。
（多層配線基板の一例）
図３は、構造解析対象となる多層配線基板の一例を示す斜視図である。なお、図３において配線等は図示を省略している。
【００４３】
構造解析対象となる多層配線基板１０は、配線層１１，１２，１３を有している。配線層１１〜１３は、配線や絶縁層により形成される。図３の例では、配線層１１の上面が実装面１０ａとなっている。なお、配線層は、３つに限定されず、２つまたは４つ以上であってもよい。
【００４４】
（構造解析方法の一例）
図４は、第２の実施の形態の多層配線基板の構造解析方法の一例の流れを説明するフローチャートである。
【００４５】
以下の処理は、図２に示したコンピュータ２０において、設計データ６ｃや材料物性情報６ｄに基づき、プロセッサ２１の制御で行われる。
設計データ６ｃは、図３に示した多層配線基板１０の配線パターンや多層配線基板１０の形状を示すＣＡＤデータである。
【００４６】
材料物性情報６ｄは、多層配線基板１０に含まれる材料の物性値を含むデータである。材料の物性値は、例えば、材料の弾性率、熱膨張係数、密度等である。設計データ６ｃ、材料物性情報６ｄは、例えば、ＨＤＤ２３に予め格納されている。
【００４７】
まず、プロセッサ２１は、ステップＳ１０，Ｓ１１の処理を行う。これらの処理は、図１に示したステップＳ１，Ｓ２の処理と同じである。例えば、プロセッサ２１は、ＨＤＤ２３から設計データ６ｃを読み出し、多層配線基板１０において、複数の配線層１１〜１３のそれぞれを、複数の有限要素に分割する。
【００４８】
図５は、配線層における有限要素への分割の一例を示す斜視図である。
図５に示す例では、配線層１１〜１３は、それぞれ、７×９の有限要素に分割されている。また、有限要素として、例えば、図５に示す有限要素１４のように、立方体を用いることができる。また、プロセッサ２１は、有限要素に分割する際、後述のステップＳ１１の処理等のために、有限要素の位置を示す情報として、多層配線基板１０の設計データ６ｃから、その有限要素の位置に対応する座標を取得しておくようにしてもよい。
【００４９】
ステップＳ１１の処理では、プロセッサ２１は、設計データ６ｃに基づいて、複数の有限要素のそれぞれに含まれる材料を示す材料情報を、各有限要素に割り当てる。
上記のステップＳ１１の処理により、有限要素に材料情報が割り当てられることで、有限要素に含まれる材料が、導電材料であるか非導電材料であるか特定される。以下の説明では、導電材料は銅材質の材料であるものとする。
【００５０】
次に、プロセッサ２は、多層配線基板１０の配線層のそれぞれに、有限要素の大きさよりも大きい複数の領域（以下メッシュと呼ぶ）を設定する（ステップＳ１２）。プロセッサ２は、複数の有限要素を１つにまとめて１単位とすることによりメッシュの設定を行う。また、メッシュの数や大きさは、例えば、後述のステップＳ２０の処理による構造解析の際の計算時間、計算負荷等を考慮して設定される。
【００５１】
図６は、配線層におけるメッシュの設定の一例を示す斜視図である。
図６に示す例では、配線層１１〜１３のそれぞれに４つのメッシュが設定されている。例えば、メッシュ１５は、３×４個の有限要素１４ａを１つにまとめて１単位とすることにより設定されている。
【００５２】
ステップＳ１２の処理後、プロセッサ２１は、各メッシュに含まれる有限要素に割り当てられた材料情報に基づき、各メッシュでの導電材料の含有率（以下、例として銅材質を用い、銅の含有率を残銅率と呼ぶ）を求める（ステップＳ１３）。
【００５３】
残銅率は、例えば、各メッシュに含まれる有限要素のうち、割り当てられている材料情報が銅材質の材料を示すものである有限要素の割合を算出することにより求められる。
次に、プロセッサ２１は、各メッシュでの残銅率が、所定の範囲内であるか否か判定する（ステップＳ１４）。この範囲は、多層配線基板１０の反りを抑制するために、メッシュ間で許容される残銅率のバラつきの許容範囲に基づいて予め設定される。残銅率のバラつきの許容範囲が広い場合には、設定される範囲も広く設定され、許容範囲が狭い場合には、設定される範囲も狭く設定される。
【００５４】
なお、上記の範囲は、配線層１１〜１３ごとに異なる範囲が設定されてもよい。配線層１１〜１３ごとに、配線密度が大きく異なる場合もあるためである。
残銅率が上記の範囲に収まっていないメッシュがあるときは、プロセッサ２１は、ステップＳ１５の処理を実行し、各配線層のすべてのメッシュで残銅率が上記の範囲に含まれている場合は、ステップＳ１６の処理を行う。
【００５５】
ステップＳ１５の処理では、プロセッサ２１は、残銅率が上記の範囲に収まっていないメッシュに含まれる有限要素に割り当てられた材料情報を書き換え、導電材料である銅材質の材料と非導電材料（非銅材質の材料（例えば、プリプレグ））との置き換えを行う。その後、プロセッサ２１は、ステップＳ１３からの処理を繰り返す。
【００５６】
例えば、あるメッシュでの残銅率が、所定の範囲を下回っているときは、プロセッサ２１は、そのメッシュに含まれる一部の有限要素に割り当てられている材料情報を書き換え、非銅材質の材料を示すものから、銅材質の材料を示すものとする。これにより、ステップＳ１３の処理で算出される、そのメッシュにおける残銅率が上がる。
【００５７】
一方、例えば、あるメッシュでの残銅率が、所定の範囲を上回っているときは、プロセッサ２１は、そのメッシュに含まれる一部の有限要素に割り当てられている材料情報を書き換え、銅材質の材料を示すものから、非銅材質の材料を示すものとする。これにより、ステップＳ１３の処理で算出される、そのメッシュにおける残銅率が下がる。
【００５８】
このステップＳ１３〜Ｓ１５の処理が行われることにより、各メッシュでの残銅率が所定の範囲に含まれるようになり、多層配線基板１０の面方向の残銅率のバラつきが少なくなる。
【００５９】
ステップＳ１６の処理は、図１に示したステップＳ３の処理と同様の処理である。すなわち、プロセッサ２１は、多層配線基板１０を、実装面に垂直な面で複数領域に分割する（ステップＳ１６）。
【００６０】
図７は、多層配線基板を複数の領域に分割する一例を示す斜視図である。
図７において、多層配線基板１０は、実装面１０ａに垂直な面１０ｂ，１０ｃで、３つの領域ａ，ｂ，ｃに分割されている。
【００６１】
図７に示したように多層配線基板１０を分割したとき、プロセッサ２１は、各領域ａ〜ｃに含まれる有限要素に割り当てられた材料情報に基づき、各領域ａ〜ｃでの残銅率を算出する（ステップＳ１７）。ステップＳ１７の処理は、図１に示したステップＳ４の処理と同様に行われる。
【００６２】
次に、プロセッサ２１は、各領域での残銅率が所定の範囲内に収まっているか否か判定する（ステップＳ１８）。所定の範囲は、面方向の凹凸の許容範囲に応じて、例えば、４０％〜５０％の範囲等と設定される。
【００６３】
残銅率が上記の範囲に収まっていない領域があるときは、プロセッサ２１は、ステップＳ１９の処理を実行し、すべての領域ａ〜ｃで残銅率が上記の範囲に含まれている場合は、ステップＳ２０の処理を行う。
【００６４】
ステップＳ１９の処理では、プロセッサ２１は、残銅率が上記の範囲に収まっていない領域に含まれる有限要素に割り当てられた材料情報を書き換え、導電材料である銅材質の材料と非導電材料（非銅材質の材料（例えば、プリプレグ））との置き換えを行う。その後、プロセッサ２１は、ステップＳ１２からの処理を繰り返す。
【００６５】
例えば、ある領域での残銅率が、所定の範囲を下回っているときは、プロセッサ２１は、その領域に含まれる一部の有限要素に割り当てられている材料情報を書き換え、非銅材質の材料を示すものから、銅材質の材料を示すものとする。これにより、ステップＳ１７の処理で算出される、その領域における残銅率が上がる。
【００６６】
一方、例えば、ある領域での残銅率が、所定の範囲を上回っているときは、プロセッサ２１は、その領域に含まれる一部の有限要素に割り当てられている材料情報を書き換え、銅材質の材料を示すものから、非銅材質の材料を示すものとする。これにより、ステップＳ１７の処理で算出される、その領域における残銅率が下がる。
【００６７】
このステップＳ１６〜Ｓ１９の処理が行われることにより、各領域ａ〜ｃでの残銅率が所定の範囲に含まれるようになり、領域ａ〜ｃ間の残銅率のバラつきが少なくなる。
以下、材料情報の書き換えが行われる場合の、ステップＳ１７〜Ｓ１９の処理の一例について、図８、図９、図１０を用いて説明する。
【００６８】
図８は、材料情報の書き換え対象とする有限要素の一例を示す斜視図である。
図８には、ステップＳ６の処理により領域ａ〜ｃに分割された多層配線基板１０が示されている。
【００６９】
以下では説明を簡単にするために、多層配線基板１０に含まれる３×９×Ｎ個の有限要素のうち、図８のＹ方向からみた１列目の３×９×１個の有限要素を対象に説明する。
図９は、材料情報の書き換え前の多層配線基板の一例を示す図である。なお、図９は、図８の矢印Ｙ方向からみた多層配線基板１０の側面図である。
【００７０】
領域ａ〜ｃは、９個の有限要素をそれぞれ含む。例えば、領域ａは、有限要素３０，３１，３２，３３，３４，３５，３６，３７，３８を含み、領域ｂは、有限要素３９，４０，４１，４２，４３，４４，４５，４６，４７を含む。また、領域ｃは、有限要素４８，４９，５０，５１，５２，５３，５４，５５，５６を含む。また、有限要素３０〜５３のうち、有限要素３０，３２，３６，３８，４０，４２，４６，４８，５０，５４，５６に割り当てられた材料情報は銅材質の材料を示すものであり、それ以外に割り当てられた材料情報は非銅材質の材料を示すものである。
【００７１】
図９の例の場合、ステップＳ１７の処理により、領域ａでは、有限要素３０〜３８の部分での残銅率は４４％、領域ｂでは、有限要素３９〜４７の部分での残銅率は３３％、領域ｃでは、有限要素４８〜５６での部分での残銅率は４４％と求められる。
【００７２】
ステップＳ１８の処理での所定の範囲を、４０％〜５０％とした場合、領域ｂでの残銅率はその範囲を下回っている。そのため、プロセッサ２１は、ステップＳ１９の処理を行い、例えば、領域ｂの有限要素４４に割り当てられた材料情報を書き換え、非銅材質の材料から銅材質の材料への置き換えを行う。これにより、領域ｂでの残銅率が上がる。
【００７３】
図１０は、材料情報の書き換え後の多層配線基板の一例を示す図である。
なお、図１０は図８の矢印Ｙ方向からみた多層配線基板１０Ａであり、また、図１０において図９に示す要素と同一の要素には同一符号を付し、その説明を省略する。
【００７４】
ステップＳ１９の処理により、領域ｂの有限要素４４に割り当てられた材料情報が、非銅材質の材料を示すものから、銅材質の材料を示すものに置き換えられている。
そのため、ステップＳ１９の処理後、再度行われるステップＳ１７の処理において、領域ｂの上記有限要素３９〜４７の部分での残銅率は、４４％と求められる。これにより、領域ａ〜ｃでの残銅率は、上記の範囲内に収まることになるため、再度のステップＳ１８の判定により、ステップＳ２０の処理が行われる。
【００７５】
上記では、説明を簡単にするため、多層配線基板１０に含まれる３×９×Ｎ個の有限要素のうち、図８のＹ方向からみた１列目の３×９×１個の有限要素を対象に説明したが、同様の処理が、３×９×Ｎ個の有限要素に対して行われる。
【００７６】
ステップＳ２０の処理では、プロセッサ２１は、ＨＤＤ２３に格納されている材料物性情報６ｄを読み出し、多層配線基板１０Ａの構造解析を実行する。プロセッサ２１は、例えば、各メッシュの有限要素に割り当てられた材料情報と材料の物性値に基づき、各メッシュの導電材料及び非導電材料の密度、弾性率、熱膨張係数等を算出し、多層配線基板１０Ａの平面の反り等を解析する。
【００７７】
また、プロセッサ２１は、例えば、各領域の有限要素に割り当てられた材料情報と材料の物性値から、各領域の銅材質の材料及び非銅材質の材料の密度、弾性率、熱膨張係数等を算出し、多層配線基板の実装面に生じる凹凸等を解析する。
【００７８】
その後、構造解析結果に基づいて多層配線基板の設計が行われる。例えば、ステップＳ１５またはステップＳ１９の処理により、ある有限要素において銅材質の材料と非銅材質の材料との置き換えが行われた場合、例えば、その有限要素の位置に基づき、配線の配置位置の変更等が行われる。また、非銅材質の材料から銅材質の材料への置き換えが行われた有限要素に対応する部分には、例えば、ダミーパターンを設け、銅材質の材料の割合が増えるようにしてもよい。
【００７９】
なお、各ステップの処理の順序は、上記に限定されるものではない。例えば、ステップＳ１２〜Ｓ１５の処理の前に、ステップＳ１６〜Ｓ１９の処理を行ってもよい。
次に、第２の形態の構造解析方法の解析結果に基づいて設計された多層配線基板を、製造する例を説明する。
【００８０】
図１１は、第２の実施の形態の構造解析方法の解析結果に基づいて設計された多層配線基板の製造時の一例の様子を示す斜視図である。
図１１には、２つの配線層（絶縁層と配線により形成されている）が積層される様子が示されている。
【００８１】
絶縁層６０上には配線（銅配線）６１，６２が形成されており、絶縁層６３上には配線６４，６５が形成されている。点線で示されている面６６は、構造解析時に設定された、領域Ｄ，Ｅを分割する面である。第２の実施の形態の構造解析方法によって、各領域Ｄ，Ｅでの残銅率が所定の範囲内に収まるように銅材質の材料と、非銅材質の材料との置き換えが行われたことで、図１１の例では、面６６を挟んで、均等に配線６１〜６５が形成されている。
【００８２】
このような２つの配線層を図１１の矢印の積層方向で積層したとき、以下のような構造が得られる。
図１２は、第２の実施の形態の構造解析方法の解析結果に基づいて設計された多層配線基板の形成例を示す断面図である。なお、図１２は、図１１の２つの配線層を積層後の、図１１のＬ１−Ｌ１線における断面図を示している。
【００８３】
第２の実施の形態の構造解析方法の解析結果に基づいて設計された多層配線基板では、領域Ｄ，領域Ｅでの残銅率のバラつきが少ないため、面６７での凹凸の発生が軽減される。
【００８４】
一方、各領域Ｄ，Ｅでの残銅率が所定の範囲内に収まるように銅材質の材料と、非銅材質の材料との置き換えを行わない場合は、例えば、以下のようになる。
図１３は、銅材質の材料と非銅材質の材料との置き換えを行わなかった場合の多層配線基板の製造時の一例の様子を示す斜視図である。
【００８５】
図１３の例では、領域Ｄには、２つの配線６１，６４、領域Ｅには、１つの配線６５が存在することになり、領域Ｄ，Ｅ間の残銅率のバラつきが大きい。このような２つの配線層を図１３の矢印の積層方向で積層したとき、以下のような構造が得られる。
【００８６】
図１４は、銅材質の材料と非銅材質の材料との置き換えを行わなかった場合の多層配線基板の形成例を示す断面図である。なお、図１４は、図１３の２つの配線層を積層後の、図１３のＬ２−Ｌ２線における断面図を示している。
【００８７】
領域Ｄ，Ｅ間の残銅率のバラつきが大きいと、図１３のように、残銅率が小さい領域Ｅでは、積層時に絶縁層（樹脂）が押し込まれ、面６７には凹凸が生じる。
上記のように本実施の形態の構造解析方法では、多層配線基板の構造解析時、多層配線基板を実装面に垂直な面で複数領域に分割し、各領域での残銅率が所定の範囲内に収まるよう銅材質の材料と非銅材質の材料との置き換えが行われる。これにより、領域間の残銅率のバラつきが減り、多層配線基板の面方向の凹凸が軽減される。実装面の凹凸が少なくなるため、実装不良（例えば、電子部品等の電気的な接続不良やショート）の発生が抑制される。
【００８８】
また、本実施の形態の構造解析方法では、各配線層のそれぞれに、有限要素より大きい複数のメッシュを設定し、各メッシュでの残銅率が所定の範囲内に収まるよう銅材質の材料と非銅材質の材料との置き換えが行われる。これにより、メッシュ間の残銅率のバラつきが減り、反りの少ない多層配線基板を実現できる。
【００８９】
（第３の実施の形態）
以下、図４のステップＳ１６の処理における、多層配線基板を実装面に垂直な面で複数領域に分割する他の例を説明する。
【００９０】
図１５は、領域分割の他の例を示す半導体装置の上面図である。
また、図１６は、領域分割の他の例を示す半導体装置の断面図である。なお、図１６は、図１５のＬ３−Ｌ３線における断面図を示している。
【００９１】
半導体装置７０は、多層配線基板７１、実装基板７２、電子部品７３を有する。
多層配線基板７１は、配線や絶縁層で形成される複数の配線層を含むが、図１５、図１６では図示が省略されている。
【００９２】
実装基板７２は、例えばパッケージ基板であり、バンプ７４により、多層配線基板７１と電気的に接続される。
電子部品７３は、例えば、ＬＳＩ（Large Scale Integration circuit）であり、実装基板７２上に配置されている。
【００９３】
図１５、図１６の例では、多層配線基板７１に実装される実装基板７２の直下に位置する領域が、領域Ｆ，Ｇ，Ｈに分割されている。各領域Ｆ〜Ｈ内の有限要素のうち斜線が施されている有限要素に割り当てられた材料情報は、銅材質の材料を示すものであり、それ以外の有限要素に割り当てられた材料情報は非銅材質の材料を示すものである。
【００９４】
図４のステップＳ１６の処理にて、上記図１５、図１６のように、多層配線基板７１を領域Ｆ〜Ｈに分割したとき、ステップＳ１７の処理では、領域Ｆ〜Ｈでの残銅率を算出することになる。この場合、図７に示したように多層配線基板１０全体を分割して得られる領域ａ〜ｃでの残銅率を算出する場合よりも、計算範囲を狭められるため、計算量を削減できる。
【００９５】
図１６に示した例では、領域Ｆでの残銅率が５４％、領域Ｇでの残銅率が５８％、領域Ｈでの残銅率が５４％と算出されている。
材料情報を書き換えて、銅材質の材料と非銅材質の材料とを置き換える際の所定の範囲を、５５〜６０％としたとき、領域Ｆ，Ｈでは、残銅率が上記の範囲外となっている。そのため、ステップＳ１９の処理が行われる。
【００９６】
図１７は、材料情報の書き換え後の半導体装置の断面図である。
なお、図１７は、図１５のＬ３−Ｌ３線における断面図を示している。
図１７の例では、領域Ｆ，Ｈにおける有限要素に割り当てられた材料情報が書き換えられ、非銅材質の材料から銅材質の材料の割合が増えている。これにより、ステップＳ１７で算出される領域Ｆ，Ｈでの残銅率は上がる。図１７の例では、領域Ｆ，Ｈでの残銅率は、５７％となり、上記の範囲（５５〜６０％）に収まっている。これにより、領域Ｆ〜Ｈ間の残銅率のバラつきが抑えられ、多層配線基板７１の実装面のうち、実際に実装基板７２が実装される部分（領域）に凹凸が生じることを抑制できる。このため、実装不良の発生が抑制される。
【００９７】
以上、実施の形態に基づき、本発明の構造解析方法、構造解析装置及びプログラムの一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
【符号の説明】
【００９８】
１  構造解析装置（コンピュータ）
２  プロセッサ
３  記憶部
４  多層配線基板
４ａ〜４ｃ  配線層
４ｄ  実装面
４ｅ，４ｆ  面
Ａ〜Ｃ  領域
６ａ  設計データ
６ｂ  材料物性情報
５，５ａ〜５ｉ  有限要素
【図１】
0006344192.tif 000002
【図２】
0006344192.tif 000003
【図３】
0006344192.tif 000004
【図４】
0006344192.tif 000005
【図５】
0006344192.tif 000006
【図６】
0006344192.tif 000007
【図７】
0006344192.tif 000008
【図８】
0006344192.tif 000009
【図９】
0006344192.tif 000010
【図１０】
0006344192.tif 000011
【図１１】
0006344192.tif 000012
【図１２】
0006344192.tif 000013
【図１３】
0006344192.tif 000014
【図１４】
0006344192.tif 000015
【図１５】
0006344192.tif 000016
【図１６】
0006344192.tif 000017
【図１７】
0006344192.tif 000018