(57)【特許請求の範囲】
【請求項１】
複数の配線層を有する回路基板において、
前記複数の配線層のうち内側の第１配線層に形成された信号線と、
前記第１配線層に平行かつ前記信号線に交差する方向に伸びるコイル軸を有し、前記信号線に対して前記第１配線層に平行な方向に離間して形成されたコイルと、
前記コイルに電流を入力するための入力端子と、
前記複数の配線層のうちの前記第１配線層に隣接する第２配線層の領域のうち、前記第１配線層における前記信号線の配置領域と重複する領域を包含する、前記信号線の配置領域より大きい領域の一面に形成された導体パターンと、
を有することを特徴とする回路基板。
【請求項２】
前記コイルは、前記複数の配線層のうち、前記第１配線層に対して互いに対向する第３配線層および第４配線層にそれぞれ複数配置された導線によって形成される部位と、前記第３配線層と前記第４配線層とを電気的に接続するビアによって形成される部位とを含むことを特徴とする請求項１記載の回路基板。
【請求項３】
前記導体パターンが形成される前記第２配線層は、前記第３配線層または前記第４配線層のいずれかであることを特徴とする請求項２記載の回路基板。
【請求項４】
前記コイルの断面における前記第１配線層に平行な方向の大きさは、前記断面における前記第１配線層に鉛直な方向の大きさ以下であることを特徴とする請求項１〜３のいずれか１項に記載の回路基板。
【請求項５】
複数の配線層を有する回路基板を備えた情報処理装置において、
前記回路基板は、
前記複数の配線層のうち内側の第１配線層に形成された信号線と、
前記第１配線層に平行かつ前記信号線に交差する方向に伸びるコイル軸を有し、前記信号線に対して前記第１配線層に平行な方向に離間して形成されたコイルと、
前記コイルに電流を入力するための入力端子と、
前記複数の配線層のうちの前記第１配線層に隣接する第２配線層の領域のうち、前記第１配線層における前記信号線の配置領域と重複する領域を包含する、前記信号線の配置領域より大きい領域の一面に形成された導体パターンと、
を有することを特徴とする情報処理装置。
【請求項６】
複数の配線層のうち内側の第１配線層に形成された信号線、前記第１配線層に平行かつ前記信号線に交差する方向に伸びるコイル軸を有し、前記信号線に対して前記第１配線層に平行な方向に離間して形成されたコイル、および、前記複数の配線層のうちの前記第１配線層に隣接する第２配線層の領域のうち、前記第１配線層における前記信号線の配置領域と重複する領域を包含する、前記信号線の配置領域より大きい領域の一面に形成された導体パターン、を有する回路基板に接続された電流源装置が、時間経過にしたがって電流値が変動する変動電流を前記コイルに入力し、
前記回路基板に接続された監視装置が、前記回路基板に搭載された半導体回路の動作状態を示す情報を、前記回路基板から受信する、
ことを特徴とする試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板、情報処理装置および試験方法に関する。
【背景技術】
【０００２】
情報処理装置やその内部回路の動作試験方法の一種として、装置や回路に意図的に障害を発生させ、障害発生時の挙動を検証する方法がある。この方法は、“エラーインジェクション”などと呼ばれる。また、エラーインジェクションの際に障害を発生させる方法の一例として、装置の外部に配置したコイルなどを用いて装置に対して磁界を照射する方法がある。この方法によれば、例えば、宇宙線や電磁波ノイズによって発生するソフトエラーや、誘導電流による信号波形の劣化現象を擬似的に発生させることができる。
【０００３】
一方、多層回路基板の故障診断に関する技術として、磁界センシング部をなすスパイラルコイルをプリンタ配線パターンにより形成し、診断対象部位を流れる電流から発生する磁束によって磁界センシング部に発生する誘導起電力を読み取るようにした診断方法が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１６６０１２号公報
【特許文献２】特開平７−４３４０９号公報
【特許文献３】特開２００４−１９８３２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、多層回路基板の外部に配置したコイルから磁界を照射することで、多層回路基板上の回路の動作を検証する方法では、内層に形成された目的の信号線だけを狙って磁界を照射することが難しいという問題がある。例えば、多層回路基板の外部から、内層に形成された目的の信号線を狙って磁界を照射したとしても、コイルの方向に位置する表面層に形成された信号線にも磁界が照射されてしまい、その結果、目的とする動作検証を行うことができない可能性がある。
【０００６】
そこで、多層回路基板の内部における目的の信号線の近傍にコイルを形成し、そのコイルに外部から電流を供給することで、コイルから目的の信号線に磁界を照射する方法が考えられる。しかし、この方法では、コイルの配置によって信号線近傍の配線パターンの構成が変化し、それによって目的の信号線の特性インピーダンスに影響が及んでしまい、期待する特性インピーダンスになるような設計が困難になる可能性がある。その結果、数ギガｂｐｓ（Bit Per Second）以上といった高速なデータ伝送を行う場合に、通信品質が劣化する可能性がある。
【０００７】
１つの側面では、本発明は、高い通信品質を有する回路基板上の所望の位置に磁界を照射して動作試験を行うことが可能な回路基板、情報処理装置および試験方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
１つの案では、複数の配線層を有する回路基板が提供される。この回路基板は、次のような信号線、コイル、入力端子および導体パターンを有する。信号線は、複数の配線層のうち内側の第１配線層に形成される。コイルは、第１配線層に平行かつ信号線に交差する方向に伸びるコイル軸を有し、信号線に対して第１配線層に平行な方向に離間して形成される。入力端子は、コイルに電流を入力するためのものである。導体パターンは、複数の配線層のうちの第１配線層に隣接する第２配線層の領域のうち、第１配線層における信号線の配置領域と重複する領域を包含する、この信号線の配置領域より大きい領域の一面に形成される。
【０００９】
また、１つの案では、上記の回路基板を備えた情報処理装置が提供される。
さらに、１つの案では、上記の回路基板を用いた試験方法が提供される。この試験方法では、上記の回路基板に接続された電流源装置が、時間経過にしたがって電流値が変動する変動電流をコイルに入力する。そして、上記の回路基板に接続された監視装置が、回路基板に搭載された半導体回路の動作状態を示す情報を、回路基板から受信する。
【発明の効果】
【００１０】
１つの側面では、高い通信品質を有する回路基板上の所望の位置に磁界を照射して動作試験を行うことができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態に係る回路基板の構成およびその試験方法の例を示す図である。
【図２】回路基板およびその試験方法の第１の参考例を示す図である。
【図３】回路基板およびその試験方法の第２の参考例を示す図である。
【図４】ストレージシステムのシステム構成例を示す図である。
【図５】ＣＭのハードウェア構成例を示す図である。
【図６】ＣＭに搭載されたマザーボードの構成例を示す図である。
【図７】コイル近傍の構成を示す平面図および断面図である。
【図８】マザーボードの一部の配線層に形成された配線パターンを示す図である。
【図９】マザーボードの一部の配線層を示す斜視図である。
【図１０】ＣＭの動作試験を行うためのシステム構成例を示す図である。
【図１１】ＣＭの動作試験手順の例を示すシーケンス図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態について図面を参照して説明する。
〔第１の実施の形態〕
以下の説明では、まず、図２および図３を用いて、多層構造を有する回路基板およびその試験方法の参考例について説明する。そしてその後に、図１を用いて、第１の実施の形態に係る回路基板の構成およびその試験方法について説明する。
【００１３】
図２は、回路基板およびその試験方法の第１の参考例を示す図である。図２に示す回路基板８０は、複数の配線層を備える多層回路基板である。この回路基板８０には、例えば、半導体回路８１ａ〜８１ｃが搭載されている。半導体回路８１ａと半導体回路８１ｂとの間は、信号線８２ａによって接続されており、半導体回路８１ｂと半導体回路８１ｃとの間は、信号線８２ｂによって接続されている。
【００１４】
図２の下側には、回路基板８０における領域Ａ１１を拡大した斜視図を示している。この斜視図に示すように、回路基板８０は、例えば、５つの配線層Ｌ１ａ〜Ｌ５ａを備える。これらのうち、例えば、配線層Ｌ１ａ，Ｌ３ａ，Ｌ５ａは信号層であり、配線層Ｌ２ａは電源層であり、配線層Ｌ４ａはグランド層である。
【００１５】
このような回路基板８０に対する、エラーインジェクションによる動作試験の例として、回路基板８０の外部に配置した磁界発生源８３から、回路基板８０上の所望の信号線に対して磁界を照射する方法が考えられる。磁界発生源８３としては、例えば、コイルが用いられる。
【００１６】
この動作試験法では、信号線に磁界を照射することで、宇宙線や電磁波ノイズによって発生するソフトエラーや、誘導電流による信号波形の劣化現象を擬似的に発生させることができる。そして、このような現象が発生したときの回路基板８０上の半導体回路の動作を監視し、エラー発生時にあらかじめ決められた動作が行われるかなどの検証を行うことができる。
【００１７】
しかし、この動作試験法では、内層に形成された目的の信号線だけを狙って磁界を照射することが難しいという問題がある。例えば、半導体回路８１ａ，８１ｂが配線層Ｌ３ａに配置されており、信号線８２ａに対して磁界を照射したいという場合に、信号線８２ａだけでなく、それより磁界発生源８３に近い配線層Ｌ１ａに形成された信号線にも磁界が照射されてしまう。このため、回路基板８０の動作検証を正確に行うことができない可能性がある。
【００１８】
さらに、目的の信号線の位置に磁界が照射されるように磁界発生源８３を位置合わせするための大規模な装置が必要となり、動作試験のために必要な装置のコストが高いという問題もある。
【００１９】
これに対して、次の図３に示すように、磁界を発生させるための励磁コイルを回路基板の内部に埋め込むことで、内層に形成された目的の信号線だけを狙って磁界を照射できるようにする方法が考えられる。
【００２０】
図３は、回路基板およびその試験方法の第２の参考例を示す図である。図３に示す回路基板９０は、図２の回路基板８０と同様、複数の配線層を備える多層回路基板である。なお、図３の下側には、回路基板９０における領域Ａ１２を拡大した斜視図を示している。ただし、この斜視図では、回路基板９０が備える配線層のうち２つの配線層のみを示している。
【００２１】
回路基板９０には、例えば、半導体回路９１ａ〜９１ｃが搭載されている。半導体回路９１ａと半導体回路９１ｂとの間は、信号線９２ａによって接続されており、半導体回路９１ｂと半導体回路９１ｃとの間は、信号線９２ｂによって接続されている。
【００２２】
なお、回路基板９０においては、少なくとも半導体回路９１ａと半導体回路９１ｂとの間では、信号線９２ａを介して、数ギガｂｐｓ以上といった高速なデータ伝送が行われるものとする。例えば、信号線９２ａは、ＰＣＩｅ規格またはＳＡＳ規格に準拠したシリアルバスである。
【００２３】
回路基板９０には、信号線９２ａに対して磁界を照射するためのコイル９３が形成されている。コイル９３には、外部の電流源装置９４を接続可能になっており、電流源装置９４からコイル９３に対して例えば交流電流を流すことにより、電磁誘導によりコイル９３に磁界を発生させることが可能になっている。
【００２４】
図３下側の斜視図に示すように、コイル９３は、例えば、磁界照射の対象とする信号線９２ａが形成された配線層とは別の配線層に、導体パターンとして形成される。これにより、コイル９３からの磁界の照射方向を、目的とする信号線９２ａに正確に合わせることができる。
【００２５】
しかし、目的とする信号線９２ａを通じて、数ギガｂｐｓ以上といった高速なデータ伝送が行われる場合には、次のような問題が生じる。
高速なデータ伝送が行われる信号線が信号層に形成された場合、その信号層に隣接するグランド層（または電源層、またはこれらの両方）における、信号線の形成領域と重複する領域には、ある程度の広さを持つ一様な導体パターン（いわゆる“ベタ状”の導体パターン。以下、「ベタ導体パターン」と称する場合がある。）が形成されることが多い。これは、信号線の特性インピーダンスが所望の値になるように設計しやすくなるからである。
【００２６】
一方、図３下側の斜視図の例では、コイル９３は、目的とする信号線９２ａが形成された信号層Ｌ３ｂに隣接するグランド層Ｌ４ｂに、信号線９２ａと重複するように形成されている。この場合、グランド層Ｌ４ｂに形成されたベタ導体パターンは、コイル９３によって分断され、ベタ導体パターンにスリットが形成されてしまう。グランド層Ｌ４ｂのベタ導体パターンに形成されたスリットは、信号線９２ａの特性インピーダンスに大きな影響を与えてしまい、特性インピーダンスが適正化されるような設計が難しくなる。その結果、信号線９２ａを伝送される信号にノイズが発生するなど、信号線９２ａを通じた通信の品質が劣化する可能性がある。
【００２７】
例えば、スリットが形成されると、グランド層Ｌ４ｂにおける信号線９２ａに近接する領域に、導体面と非導体面とが形成されることになる。信号線９２ａとグランド層Ｌ４ｂとの間では容量が生じるが、信号線９２ａと、これに近接するグランド層Ｌ４ｂ上の導体面および非導体面との間に生じる容量は、異なる値となってしまう。その結果、信号線９２ａの特性インピーダンスを目的とする値に設計することの困難性が大きくなってしまう。
【００２８】
そこで、第１の実施の形態に係る回路基板では、コイルの配置方法を工夫することで、高速なデータ伝送が行われる回路基板の設計容易性を維持できるようにする。
図１は、第１の実施の形態に係る回路基板の構成およびその試験方法の例を示す図である。図１の左側に示すように、第１の実施の形態に係る回路基板１は、複数の配線層を有する多層配線基板であり、少なくとも半導体回路２，３を有する。半導体回路２と半導体回路３との間は、信号線４によって接続されており、信号線４を介してデータが伝送される。例えば、半導体回路２から半導体回路３に対して、信号線４を介してデータが伝送される。また、信号線４は、回路基板１が備える複数の配線層のうち、内側の配線層に形成されている。
【００２９】
図３の例と同様に、半導体回路２と半導体回路３との間では、信号線４を介して、数ギガｂｐｓ以上といった高速なデータ伝送が行われるものとする。例えば、信号線４は、ＰＣＩ  Ｅｘｐｒｅｓｓ（ＰＣＩ：Peripheral Components Interconnect bus。以下、ＰＣＩ  Ｅｘｐｒｅｓｓを“ＰＣＩｅ”と略称する。）規格またはＳＡＳ（Serial Attached SCSI, SCSI：Small Computer System Interface）規格に準拠したシリアルバスである。この場合、半導体回路２は、各信号規格に準拠したインタフェース回路や、インタフェース回路を内蔵したＣＰＵ（Central Processing Unit）として実現される。半導体回路３についても同様である。
【００３０】
また、回路基板１には、励磁用のコイル５が形成されている。コイル５は、磁界の照射対象とする信号線４に近接して配置される。コイル５には、外部の電流源装置６から、電流を入力可能になっている。コイル５は、電流源装置６から、時間経過にしたがって電流値が変動する変動電流が入力されると、目的の信号線４に対して磁界を照射する。変動電流としては、例えば、所定周波数の交流電流や、所定周波数の直流パルス電流を入力することができる。これにより、信号線４に磁界を照射した状態での回路基板１上の半導体回路の動作試験を行うことが可能になる。
【００３１】
なお、信号線４に磁界を照射した状態での動作試験とは、例えば、信号線４に接続された半導体回路２または半導体回路３の動作試験であっても、または、信号線４に対して間接的に接続された半導体回路（図示せず）であってもよい。また、動作試験対象の半導体回路がＣＰＵの場合、動作試験では、ＣＰＵにより所定のプログラムが実行された際の処理内容が検証されてもよい。
【００３２】
コイル５は、信号線４が形成された配線層に平行で、かつ、信号線４に交差する方向に伸びるコイル軸を有する。そして、コイル５は、信号線４に対して、この信号線４が形成された配線層に平行な方向に離間して形成される。このようなコイル５の配置により、コイル５から発生された磁界を、目的の信号線４の位置に確実に照射することができる。なお、コイル５から発生された磁界を効率よく目的の信号線４に照射するためには、コイル軸の方向は信号線４に垂直であることが望ましい。
【００３３】
これに加えて、信号線４に隣接する配線層の領域のうち、信号線４の配置領域と重複する領域を包含する、信号線４の配置領域より大きい領域に、その領域一面の導体パターン、すなわちベタ導体パターンを形成することができる。換言すると、信号線４に隣接する配線層の領域のうち、信号線４の配置領域に重複する領域に、ベタ導体パターンを維持したまま、コイル５をこのベタ導体パターンを回避した位置に形成することができる。これにより、信号線４の特性インピーダンスの設計容易性を維持し、その結果、信号線４での高速伝送時の伝送品質低下を抑制することができる。
【００３４】
なお、ベタ導体パターンは、少なくとも、信号線４に隣接する一方の配線層に形成されればよい。
以下、回路基板１およびコイル５の具体的な構成例について説明する。図１の拡大図１１は、回路基板１上の領域Ａ１を拡大して示した図である。また、図１の断面図１２は、領域Ａ１をＸ１−Ｘ１矢視から見た断面を示す図である。断面図１２に示すように、回路基板１は、例として、配線層Ｌ１〜Ｌ５を備える５層のプリント配線基板であるものとする。これらのうち、配線層Ｌ１，Ｌ３，Ｌ５は信号層であり、配線層Ｌ２は電源層であり、配線層Ｌ４はグランド層であるものとする。そして、目的の信号線４は配線層Ｌ３に形成されているものとする。
【００３５】
なお、配線層Ｌ１，Ｌ２間、配線層Ｌ２，Ｌ３間、配線層Ｌ３，Ｌ４間、および配線層Ｌ４，Ｌ５間には、それぞれ絶縁層Ｉ１，Ｉ２，Ｉ３，Ｉ４が形成されている。また、拡大図１１では、後述する配線層Ｌ２，Ｌ４のベタ導体パターンの図示を省略している。
【００３６】
コイル５は、配線層Ｌ３より上層の配線層Ｌ２に並列して配置された導線２１〜２４によって形成される部位と、配線層Ｌ３より下層の配線層Ｌ４に配置された導線３１〜３４によって形成される部位と、配線層Ｌ２と配線層Ｌ４とを電気的に接続するビア４１〜４８によって形成される部位とを含む。また、配線層Ｌ２にはさらに導線２５が形成されており、導線２１，２５のそれぞれの一端に、接続端子５１，５２がそれぞれ形成されている。
【００３７】
ビア４１は、導線２１の接続端子５１に対する他端と、導線３１の一端とを電気的に接続する。導線３１は、ビア４１とビア４２に接続する。ビア４２は、導線３１の他端と、導線２２の一端とを電気的に接続する。導線２２は、ビア４２とビア４３に接続する。ビア４３は、導線２２の他端と、導線３２の一端とを電気的に接続する。導線３２は、ビア４３とビア４４に接続する。ビア４４は、導線３２の他端と、導線２３の一端とを電気的に接続する。導線２３は、ビア４４とビア４５に接続する。ビア４５は、導線２３の他端と、導線３３の一端とを電気的に接続する。導線３３は、ビア４５とビア４６に接続する。ビア４６は、導線３３の他端と、導線２４の一端とを電気的に接続する。導線２４は、ビア４６とビア４７に接続する。ビア４７は、導線２４の他端と、導線３４の一端とを電気的に接続する。導線３４は、ビア４７とビア４８に接続する。ビア４８は、導線３４の他端と、導線２５の接続端子５２に対する他端とを電気的に接続する。
【００３８】
また、配線層Ｌ２における信号線４の直上領域には、ベタ導体パターン６１が形成されており、配線層Ｌ４における信号線４の直下領域には、ベタ導体パターン６２が形成されている。ベタ導体パターン６１は電源電位となっており、ベタ導体パターン６２はグランド電位になっている。
【００３９】
このような構成により、配線層Ｌ２の導線２１〜２４と、配線層Ｌ４の導線３１〜３４と、ビア４１〜４８とによって、断面が方形のコイル５が形成される。コイル５の軸方向Ｄ１は、配線層Ｌ３に平行で、かつ、信号線４に垂直になっている。そして、コイル５は、信号線４に対して配線層Ｌ３に平行な方向に離間して配置されている。したがって、電流源装置６からの変動電流を接続端子５１，５２の一方から入力し、他方から出力させることで、目的の信号線４に対して、コイル５から発生された磁界を確実に照射することが可能になる。
【００４０】
また、配線層Ｌ２の導線２１〜２４と、配線層Ｌ４の導線３１〜３４と、ビア４１〜４８とによってコイル５が形成される構成としたことで、回路基板１に対する配線パターンの形成工程の一環としてコイルを形成することができる。したがって、コイル５を含む回路基板１の製造効率が高められる。
【００４１】
さらに、コイル５は、信号線４の直上のベタ導体パターン６１の領域と、信号線４の直下のベタ導体パターン６２の領域とを回避して形成される。これにより、信号線４の直上領域と、信号線４の直下領域とに、それぞれスリットを含まないベタ導体パターン６１，６２を維持できる。したがって、信号線４の特性インピーダンスの設計容易性を維持し、その結果、信号線４での高速伝送時に伝送品質が劣化する可能性を軽減することができる。
【００４２】
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。第２の実施の形態では、動作試験対象の回路を含むシステムとして、ストレージシステムを例示する。
【００４３】
図４は、ストレージシステムのシステム構成例を示す図である。図４に示すストレージシステムは、ストレージ装置１００とホスト装置２００とを含む。ストレージ装置１００とホスト装置２００は、ネットワークを介して接続されている。ホスト装置２００は、ストレージ装置１００に対して、ストレージ装置１００に搭載された記憶装置に対するアクセスを要求する。
【００４４】
ストレージ装置１００は、ＣＭ（Controller Module）１０１，１０２とＤＥ（Drive Enclosure）１０３とを備える。ＤＥ１０３は、ホスト装置２００からのアクセス先となる記憶装置として、複数のＨＤＤ（Hard Disk Drive）を備えている。ＣＭ１０１は、ホスト装置２００からのアクセス要求に応じて、ＤＥ１０３内のＨＤＤへのアクセスを制御する。ＣＭ１０２も同様に、ホスト装置２００からのアクセス要求に応じて、ＤＥ１０３内のＨＤＤへのアクセスを制御する。このように、同様の機能を有するＣＭ１０１，１０２が冗長化されていることにより、ホスト装置２００からＤＥ１０３へのアクセス動作の信頼性が高められている。また、ＣＭ１０１とＣＭ１０２とは互いに接続されており、例えばキャッシュされたデータや所定の設定データなど、一方のメモリに記憶された情報が他方のメモリにも記憶されるようになっている。
【００４５】
なお、後述するように、図４のストレージシステム内の装置のうち、ＣＭ１０１，１０２が動作試験の対象とされる。
図５は、ＣＭのハードウェア構成例を示す図である。図５では代表してＣＭ１０１について説明するが、ＣＭ１０２もＣＭ１０１と同様のハードウェア構成によって実現される。
【００４６】
ＣＭ１０１は、ＣＰＵ１１１によって装置全体が制御されている。ＣＰＵ１１１には、１つまたは複数のプロセッサコアが含まれる。また、ＣＰＵ１１１には、ＰＣＩｅに準拠したインタフェース回路を含む、１つまたは複数のバスインタフェース回路が含まれる。
【００４７】
ＣＰＵ１１１には、ＣＭ１０１の主記憶装置として使用されるＲＡＭ（Random Access Memory）１１２が接続されている。ＲＡＭ１１２には、ＣＰＵ１１１に実行させるＯＳ（Operating System）プログラムやファームウェアプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１１２には、ＣＰＵ１１１による処理に必要な各種データが格納される。
【００４８】
また、ＣＰＵ１１１には、ＰＣＨ（Platform Controller Hub）１１３を介して、ＳＳＤ（Solid State Drive）１１４およびＬＡＮ（Local Area Network）インタフェース（Ｉ／Ｆ）１１５が接続されている。ＰＣＨ１１３は、ＣＰＵ１１１と、ＳＳＤ１１４およびＬＡＮインタフェース１１５との間で、データを送受信する。
【００４９】
ＳＳＤ１１４は、ＣＭ１０１の二次記憶装置として使用され、ＣＰＵ１１１により実行されるプログラムやその実行に必要な各種のデータなどを記憶する。なお、二次記憶装置としては、例えば、ＨＤＤなどの他の種類の不揮発性記憶装置が使用されてもよい。ＬＡＮインタフェース１１５は、ＬＡＮケーブルを介して、図示しない管理端末などの他の装置との間でデータを送受信する。
【００５０】
さらに、ＣＰＵ１１１には、ＰＣＩｅスイッチ１１６を介して、ＣＡ（Channel Adapter）１１７ａ，１１７ｂおよびＤＩ（Disk Interface）１１８ａ，１１８ｂが接続されている。ＰＣＩｅスイッチ１１６と、ＣＰＵ１１１、ＣＡ１１７ａ，１１７ｂおよびＤＩ１１８ａ，１１８ｂとの間は、ＰＣＩｅバスによって接続されている。
【００５１】
ＣＡ１１７ａは、ホスト装置２００とＣＰＵ１１１との間でデータを送受信するインタフェース処理を実行する。ＣＡ１１７ｂも同様に、ホスト装置２００とＣＰＵ１１１との間でデータを送受信するインタフェース処理を実行する。ＣＡ１１７ａ，１１７ｂとホスト装置２００との間は、例えばＦＣ（Fibre Channel）ケーブルによって接続されており、この場合、ＣＡ１１７ａ，１１７ｂは、それぞれＦＣインタフェース回路である。
【００５２】
ＤＩ１１８ａは、ＤＥ１０３内のＨＤＤとＣＰＵ１１１との間でデータを送受信するインタフェース処理を実行する。ＤＩ１１８ｂも同様に、ＤＥ１０３内のＨＤＤとＣＰＵ１１１との間でデータを送受信するインタフェース処理を実行する。ＤＩ１１８ａ，１１８ｂとＤＥ１０３との間は、例えばＳＡＳケーブルによって接続されており、この場合、ＤＩ１１８ａ，１１８ｂは、それぞれＳＡＳインタフェース回路である。
【００５３】
なお、ＰＣＩｅスイッチ１１６は、他方のＣＭ１０２が備えるＰＣＩｅスイッチ（図示せず）と接続されており、このようなＰＣＩｅスイッチ間の信号線を介してＣＭ１０１とＣＭ１０２との間で通信できるようになっている。
【００５４】
次に、図６は、ＣＭに搭載されたマザーボードの構成例を示す図である。図６では例として、ＣＭ１０１に搭載されたマザーボード１２０の例を示すが、ＣＭ１０２にも同様の構成のマザーボードが搭載されている。
【００５５】
マザーボード１２０は、多層構造のプリント配線基板である。マザーボード１２０には、例えば、ＣＰＵ１１１、ＰＣＩｅスイッチ１１６、エンドポイント（ＥＰ）デバイス１２１，１２２およびコネクタ１２３が搭載されている。ＣＰＵ１１１とＰＣＩｅスイッチ１１６とは、ＰＣＩｅバスを介して接続されている。エンドポイントデバイス１２１，１２２は、ＰＣＩｅスイッチ１１６に対してＰＣＩｅバスを介して接続されたデバイスであり、例えば、図５に示したＣＡ１１７ａ，１１７ｂ、ＤＩ１１８ａ，１１８ｂのいずれかとして実現される。コネクタ１２３は、ＰＣＩｅスイッチ１１６に対してＰＣＩｅバスを介して接続されており、例えば、他方のＣＭ１０２に対してケーブルなどを介して接続するための接続端子である。
【００５６】
本実施の形態では、例として、ＣＰＵ１１１とＰＣＩｅスイッチ１１６との間のＰＣＩｅバスに含まれる信号線を、動作試験時における磁界照射の対象とする。この信号線に対して磁界を正確に照射するために、信号線の近傍に励磁用のコイル１２４が形成される。
【００５７】
なお、励磁用のコイルは、マザーボード１２０上の任意の場所に複数形成して、各コイルからの磁界を任意の信号線に照射することが可能である。
図７は、コイル近傍の構成を示す平面図および断面図である。図７の平面図１３１は、図６の領域Ａ２を拡大して示した図である。図７の断面図１３２は、平面図１３１に示したＸ２−Ｘ２矢視から見た断面を示す図である。なお、平面図１３１では、後述するベタ導体パターンの図示を省略している。
【００５８】
また、図８は、マザーボードの一部の配線層に形成された配線パターンを示す図である。図８では、マザーボード１２０の配線層のうち、配線層Ｌ１２〜Ｌ１４（図７参照）に形成された配線パターンを示している。
【００５９】
さらに、図９は、マザーボードの一部の配線層を示す斜視図である。図９は、マザーボード１２０の配線層のうち、配線層Ｌ１２〜Ｌ１４（図７参照）のみを抽出した斜視図を示している。なお、図９でも、後述するベタ導体パターンの図示を省略している。
【００６０】
以下、図７〜図９を用いて、コイル１２４およびその近傍の構成の詳細について説明する。
図７の断面図１３２に示すように、マザーボード１２０は、５層の配線層Ｌ１１〜Ｌ１５を備える。これらのうち、配線層Ｌ１１，Ｌ１３，Ｌ１５は信号層であり、配線層Ｌ１２は電源層であり、配線層Ｌ１４はグランド層である。磁界照射対象の信号線２１１を含む信号線群２１０は、配線層Ｌ１３に形成されている。また、配線層Ｌ１１，Ｌ１２間、配線層Ｌ１２，Ｌ１３間、配線層Ｌ１３，Ｌ１４間、および配線層Ｌ１４，Ｌ１５間には、それぞれ絶縁層Ｉ１１，Ｉ１２，Ｉ１３，Ｉ１４が形成されている。
【００６１】
コイル１２４の基本的な構成は、図１に示したコイル５と同様である。すなわち、図７の平面図１３１や図８，図９に示すように、コイル１２４は、配線層Ｌ１２に並列して配置された導線２２１〜２２４によって形成される部位と、配線層Ｌ１４に配置された導線２３１〜２３４によって形成される部位と、配線層Ｌ１２と配線層Ｌ１４とを電気的に接続するビア２４１〜２４８によって形成される部位とを含む。また、配線層Ｌ１２にはさらに導線２２５が形成されており、導線２２１，２２５のそれぞれの一端に、接続端子２５１，２５２がそれぞれ形成されている。
【００６２】
ビア２４１は、導線２２１の接続端子２５１に対する他端と、導線２３１の一端とを電気的に接続する。導線２３１は、ビア２４１とビア２４２に接続する。ビア２４２は、導線２３１の他端と、導線２２２の一端とを電気的に接続する。導線２２２は、ビア２４２とビア２４３に接続する。ビア２４３は、導線２２２の他端と、導線２３２の一端とを電気的に接続する。導線２３２は、ビア２４３とビア２４４に接続する。ビア２４４は、導線２３２の他端と、導線２２３の一端とを電気的に接続する。導線２２３は、ビア２４４とビア２４５に接続する。ビア２４５は、導線２２３の他端と、導線２３３の一端とを電気的に接続する。導線２３３は、ビア２４５とビア２４６に接続する。ビア２４６は、導線２３３の他端と、導線２２４の一端とを電気的に接続する。導線２２４は、ビア２４６とビア２４７に接続する。ビア２４７は、導線２２４の他端と、導線２３４の一端とを電気的に接続する。導線２３４は、ビア２４７とビア２４８に接続する。ビア２４８は、導線２３４の他端と、導線２２５の接続端子２５２に対する他端とを電気的に接続する。
【００６３】
また、図８に示すように、配線層Ｌ１２における信号線群２１０の直上領域には、ベタ導体パターン２６１が形成されており、配線層Ｌ１４における信号線群２１０の直下領域には、ベタ導体パターン２６２が形成されている。ベタ導体パターン２６１は電源電位となっており、ベタ導体パターン２６２はグランド電位になっている。なお、図示しないが、ベタ導体パターン２６１，２６２は、領域Ａ２だけでなく、少なくとも、ＣＰＵ１１１からＰＣＩｅスイッチ１１６までの信号線群２１０の配置領域の直上および直下の領域に形成されている。
【００６４】
このような構成により、配線層Ｌ１２の導線２２１〜２２４と、配線層Ｌ１４の導線２３１〜２３４と、ビア２４１〜２４８とによって、断面が方形のコイル１２４が形成される。コイル１２４の軸方向Ｄ２（図８参照）は、配線層Ｌ１３に平行で、かつ、信号線群２１０に垂直になっている。そして、コイル１２４は、信号線群２１０に対して配線層Ｌ１３に平行な方向に離間して配置されている。したがって、後述する電流源装置からの変動電流を接続端子２５１，２５２の一方から入力し、他方から出力させることで、信号線群２１０のうち少なくともコイル１２４に最も近い信号線２１１に対して、コイル１２４から発生された磁界を確実に照射することが可能になる。
【００６５】
さらに、コイル１２４は、信号線群２１０の直上のベタ導体パターン２６１の領域と、信号線群２１０の直下のベタ導体パターン２６２の領域とを回避して形成される。これにより、信号線群２１０の直上領域と、信号線群２１０の直下領域とに、それぞれスリットを含まないベタ導体パターン２６１，２６２を維持できる。したがって、信号線群２１０の特性インピーダンスの設計容易性を維持し、その結果、信号線群２１０での高速伝送時に伝送品質が劣化する可能性を軽減することができる。
【００６６】
なお、導線２２１〜２２４，２３１〜２３４の形状や傾き（形成角度）およびビア２４１〜２４８の位置は、磁界の照射方向が配線層に平行かつ目的の信号線２１１に垂直な方向になるのであれば、図７〜図９の例に限定されるものではない。例えば、導線２３１〜２３４は、図１の例のように、対応する２つのビア間を結ぶ直線形状であってもよい。例えば、導線２３１は、ビア２４１とビア２４２とを結ぶ直線形状であってもよい。また、コイル１２４の巻き数も図７〜図９の例に限定されるものではない。
【００６７】
ここで、コイル１２４からの磁界が目的の信号線２１１に効率よく照射されるためには、コイル１２４は、その中心軸の層厚方向の位置が照射対象の信号線２１１の位置と一致するように配置されることが望ましい。したがって、コイル１２４の部位のうち、一方の配線層上の導線（例えば、図７の導線２２１〜２２４）と、他方の配線層上の導線（例えば、図７の導線２３１〜２３４）とは、それぞれ目的の信号線２１１が形成された配線層と等間隔で離れた配線層に形成されることが望ましい。
【００６８】
また、コイル１２４の巻き数と流れる電流値とが同じである場合、コイル１２４の内径が小さい方が、コイル１２４から照射される磁界を大きくすることができる。このため、コイル１２４の部位のうち、一方の配線層上の導線（例えば、図７の導線２２１〜２２４）と、他方の配線層上の導線（例えば、図７の導線２３１〜２３４）とは、それぞれ目的の信号線２１１が形成された配線層に隣接する配線層に形成されることが望ましい。
【００６９】
すなわち、図７〜図９の例のように、目的の信号線２１１が配線層Ｌ１３に形成されている場合、導線２２１〜２２４は、配線層Ｌ１３の一方に隣接する配線層Ｌ１２に形成され、導線２３１〜２３４は、配線層Ｌ１３の他方に隣接する配線層Ｌ１４に形成されることが望ましい。結果的に、導線２２１〜２２４は、ベタ導体パターン２６１と同じ配線層に形成されることが望ましく、導線２３１〜２３４は、ベタ導体パターン２６２と同じ配線層に形成されることが望ましい。また、このような構成とすることは、照射される磁界を大きくできるだけでなく、スペース効率の面からも望ましい。
【００７０】
また、図７の断面図１３２に示すように、コイル１２４の断面における配線層と平行な方向の幅をＷとし、配線層に垂直な方向の高さをＨとする。ここで、高さＨは、コア材、プリプレグおよび銅箔の厚さによって、数十〜数百μｍ程度の固定値として決まる。上記のように、コイル１２４の内径が小さい方が磁界を大きくできることから、Ｈ≧Ｗとすることが望ましい。また、コイル１２４の形成領域を小さくし、コイル１２４やその他の配線パターンなどの設計の自由度を高くすることができる。
【００７１】
次に、ＣＭに対して磁界照射によるエラーインジェクションを行うことによる動作試験方法について説明する。以下の説明ではＣＭ１０１を例示するが、ＣＭ１０２についても同様の動作試験を行うことができる。
【００７２】
図１０は、ＣＭの動作試験を行うためのシステム構成例を示す図である。この図１０の例では、上記のマザーボード１２０をＣＭ１０１の筐体に搭載させた状態で動作試験を行う場合の例を示す。ＣＭ１０１には、管理端末３００、電流源装置３１０およびテスト端末３２０が接続される。
【００７３】
管理端末３００は、ＣＭ１０１の動作試験を統括的に制御するコンピュータ機器である。管理端末３００は、動作試験の際、電流源装置３１０およびテスト端末３２０に動作を実行させる。また、管理端末３００は、ＣＭ１０１に接続され、動作試験中、またはＣＭ１０１でエラーが検知された場合に、ＣＭ１０１からログなどの情報を取得する。なお、管理端末３００は、例えば、ＣＭ１０１のＬＡＮインタフェース１１５を介してＣＭ１０１に接続することができる。
【００７４】
電流源装置３１０は、ＣＭ１０１に形成されたコイル１２４の接続端子に接続し、管理端末３００からの指示に応じて、コイル１２４に対して交流電流を流す。電流源装置３１０は、管理端末３００からの指示に応じて、コイル１２４に流す交流電流の周波数を変更可能であってもよい。また、電流源装置３１０は、例えば直流のパルス電流をコイル１２４に入力可能であってもよい。
【００７５】
テスト端末３２０は、管理端末３００からの指示に応じて、ＣＭ１０１に対して試験用のデータを出力する。テスト端末３２０は、例えば、コンピュータ機器として実現される。
【００７６】
以下、動作試験の例として、ＣＭ１０１に、ホスト装置からのアクセス要求に応じてＤＥ１０３内のＨＤＤにアクセスする処理を実行させながら、コイル１２４に磁界を照射させる試験の例について説明する。この場合、例えば、ＣＭ１０１のＣＰＵ１１１に、ＩＯ（In/Out）制御を行うためのファームウェアプログラムを実行させる。図１０に示すＩＯ制御部１０１ａは、ＣＰＵ１１１がファームウェアプログラムを実行することで実現される機能である。ファームウェアプログラムは、例えば、通常運用時に実行されるものと同じであってもよいし、動作試験専用のものであってもよい。後者の場合、ＣＭ１０１にＤＥ１０３を接続せずに、ＤＥ１０３へのアクセス処理をシミュレート可能であってもよい。
【００７７】
また、テスト端末３２０は、例えば、ホスト装置の代わりにＣＭ１０１に接続され、ＣＭ１０１に対してアクセス要求を出力するホスト装置の動作をシミュレートする。この場合、テスト端末３２０を、ＣＭ１０１のＣＡ１１７ａ，１１７ｂに接続することができる。
【００７８】
図１１は、ＣＭの動作試験手順の例を示すシーケンス図である。なお、図１１の説明において、ＣＭ１０１の処理とは、ファームウェアプログラムにしたがってＣＭ１０１のＣＰＵ１１１によって実行される処理である。
【００７９】
管理端末３００は、ＣＭ１０１に対してＩＯ処理の開始を指示する（ステップＳ１１）。ＣＭ１０１は、管理端末３００からの指示に応じて、ＩＯ処理を開始する（ステップＳ１２）。具体的には、ＣＭ１０１は、テスト端末３２０からのＩＯ要求を受信して処理できる状態に遷移する。
【００８０】
また、管理端末３００は、テスト端末３２０に対して、テスト用のＩＯ要求の出力開始を指示する（ステップＳ１３）。テスト端末３２０は、管理端末３００からの指示に応じて、ＣＭ１０１に対するＩＯ要求の出力を開始する（ステップＳ１４）。これにより、ＣＭ１０１は、テスト端末３２０からのＩＯ要求に応じたＩＯ処理を行う。なお、ＣＭ１０１は、ＩＯ処理の実行中に、ＩＯ処理の実行内容など、ＣＭ１０１の動作状態を示すログをＣＭ１０１内の記憶装置へ記録する。
【００８１】
また、管理端末３００は、電流源装置３１０に対して電流供給の開始を指示する（ステップＳ１５）。電流源装置３１０は、管理端末３００からの指示に応じて、ＣＭ１０１内のコイル１２４に対する変動電流（例えば、交流電流）の供給を開始する（ステップＳ１６）。これにより、ＣＭ１０１内の所望の信号線に対する磁界照射が行われる。なお、動作試験が行われている間、管理端末３００は、コイル１２４に対して出力する変動電流の周波数や、出力電流値を変化させるよう電流源装置３１０を制御してもよい。
【００８２】
ＣＭ１０１は、処理のエラーを検出するまでの間、ＩＯ処理を継続する。そして、ＣＭ１０１は、処理のエラーを検出すると（ステップＳ１７）、管理端末３００に対してエラーの発生を通知する（ステップＳ１８）。
【００８３】
エラー発生の通知を受けた管理端末３００は、テスト端末３２０に対して、ＩＯ要求の出力停止を指示する（ステップＳ１９）。テスト端末３２０は、管理端末３００からの指示に応じて、ＣＭ１０１に対するＩＯ要求の出力を停止する（ステップＳ２０）。また、管理端末３００は、電流源装置３１０に対して、電流の出力停止を指示する（ステップＳ２１）。電流源装置３１０は、管理端末３００からの指示に応じて、コイル１２４に対する電流の供給を停止する（ステップＳ２２）。
【００８４】
管理端末３００は、さらに、ＣＭ１０１に対して、ログの出力を指示する（ステップＳ２３）。なお、管理端末３００によるステップＳ１９，Ｓ２１，Ｓ２３の処理の順序は、この例に限らず、任意に変更可能である。
【００８５】
ＣＭ１０１は、管理端末３００からの指示に応じて、記憶装置に記録されたログを管理端末３００へ出力する（ステップＳ２４）。管理端末３００は、例えば、受信したログを解析して、エラーの発生原因の特定などを行う（ステップＳ２５）。あるいは、管理端末３００は、受信したログの内容を表示装置や紙媒体などに出力してもよい。この場合、管理者によってログの解析が行われる。
【００８６】
以上の動作試験によれば、管理者は、電流源装置３１０をＣＭ１０１内のコイル１２４の接続端子に接続するだけで、ＣＭ１０１内の目的の信号線に磁界を照射させることができる。このため、例えば、ＣＭ１０１の外部から励磁コイルを近づけて目的とする信号線に磁界を照射させる場合と比較して、照射位置を正確に合わせる作業が必要なくなり、管理者の作業効率が向上する。また、照射位置を正確に合わせるための装置が必要なくなり、動作試験のための装置のコストも抑制される。
【００８７】
さらに、マザーボード１２０内の前述したコイル１２４の形成方法により、目的の信号線の直上および直下、またはそれらの少なくとも一方にベタ導体パターンを配置できる。このため、目的の信号線における高速伝送時の伝送品質を向上させることができる。その結果、動作試験時において、目的の信号線に対する磁界照射以外のエラー原因が生じにくくなり、動作試験の精度を向上させることができる。
【００８８】
なお、上記の図１０，図１１では、マザーボード１２０をＣＭ１０１の筐体内に搭載した状態での動作試験について説明した。これに対し、ＣＭ１０１の筐体内に搭載する前の状態のマザーボード１２０に、電流源装置３１０などを接続して、マザーボード１２０上の半導体回路の動作を検証してもよい。
【００８９】
例えば、マザーボード１２０内のコイル１２４の接続端子に、電流源装置３１０を接続する。また、マザーボード１２０に搭載された所定のコネクタ、あるいは、マザーボード１２０上の半導体回路の所定のピンに、管理端末３００を接続する。この状態で、マザーボード１２０上のＣＰＵ１１１に所定の試験用プログラムを実行させるとともに、電流源装置３１０からコイル１２４に対して変動電流を供給する。
【００９０】
管理端末３００は、マザーボード１２０上のコネクタや半導体回路のピンから出力される信号を監視し、信号の妥当性を検証する。あるいは、管理端末３００は、受信した信号の推移を記憶装置に記録し、管理者が記録された情報の内容を取得することで、磁界照射時のマザーボード１２０上の所定回路の挙動が検証されてもよい。
【符号の説明】
【００９１】
１  回路基板
２，３  半導体回路
４  信号線
５  コイル
６  電流源装置
１１  拡大図
１２  断面図
２１〜２５，３１〜３４  導体
４１〜４８  ビア
５１，５２  接続端子
Ａ１  領域
Ｄ１  軸方向
Ｉ１〜Ｉ４  絶縁層
Ｌ１〜Ｌ５  配線層
【図１】
0006318968.tif 000002
【図２】
0006318968.tif 000003
【図３】
0006318968.tif 000004
【図４】
0006318968.tif 000005
【図５】
0006318968.tif 000006
【図６】
0006318968.tif 000007
【図７】
0006318968.tif 000008
【図８】
0006318968.tif 000009
【図９】
0006318968.tif 000010
【図１０】
0006318968.tif 000011
【図１１】
0006318968.tif 000012