(57)【特許請求の範囲】
【請求項１】
-  単一光ダイオード(PD)を備え、出力端(4)を有し、前記単一光ダイオード(PD)の露光量から導出された受光素子信号を前記出力端に送出するように構成されているフロントエンド回路(1)と、
-  前記出力端(4)に送出された前記受光素子信号における変化を検知するように構成されている過渡現象検知回路(2)と、
-  前記過渡現象検知回路(2)が前記受光素子信号における変化を検知したとき、前記出力端(4)に送出された前記受光素子信号を測定するように構成されている露光量測定回路(3)とを備える画素回路。
【請求項２】
前記露光量測定回路(3)が、
-  前記受光素子信号を受け取るように前記フロントエンド回路(1)の前記出力端(4)に接続された入力端(30)と、
-  第1のスイッチ(Ss)によって前記入力端に接続されたキャパシタ(Cs)であって、前記第1のスイッチ(Ss)が前記入力端から前記キャパシタ(Cs)を切り離すように構成されているキャパシタ(Cs)と、
-  第2のスイッチ(S2)に対して直列で前記キャパシタ(Cs)に対して並列の電流源(10)であって、前記第2のスイッチ(S2)が前記キャパシタ(Cs)の放電を制御するように構成されている電流源(10)とを備える請求項1に記載の画素回路。
【請求項３】
前記露光量測定回路(3)が、前記キャパシタ(Cs)の端子のうちの1つに接続された信号入力端と、基準電圧(Vref)に接続された基準入力端とを有する電圧コンパレータ(11)を備える請求項2に記載の画素回路。
【請求項４】
前記露光量測定回路(3)が電圧コンパレータ(11)を備え、前記電圧コンパレータ(11)が、
-  前記キャパシタ(Cs)の端子のうちの1つに接続された信号入力端と、
-  参照スイッチ(Sref)に接続された基準入力端であって、前記参照スイッチ(Sref)が前記基準入力端を少なくとも2つの基準電圧(Vref,h、Vref,l)に対して選択的に接続するように構成されている基準入力端とを有する請求項2に記載の画素回路。
【請求項５】
前記過渡現象検知回路(2)が、
-  フォロアバッファによって分離された容量性フィードバックを有する2つのシングルエンドの反転する共通ソースの段を有し、キャパシタ(C2)が前記受光素子信号によって充電される増幅器と、
-  別のキャパシタ(C4)にわたる電圧が閾値を超過するかどうか検知するように構成されている少なくとも1つの閾値検知器(7、8)とを備える請求項1から4のいずれか一項に記載の画素回路。
【請求項６】
前記フロントエンド回路(1)が前記単一光ダイオード(PD)に接続された受光素子回路(5)を備え、前記受光素子回路(5)が、
-  前記単一光ダイオード(PD)の前記露光量から導出された前記受光素子信号を送出するための出力端(50)と、
-  ドレインと、前記出力端(50)に接続されたゲートとを有する第1の受光素子トランジスタ(Mp1)と、
-  前記単一光ダイオード(PD)に接続されたドレインと、ソースと、ゲートとを有する追加の受光素子トランジスタ(Mp5)とを備え、
前記第1の受光素子トランジスタと前記追加の受光素子トランジスタは共通のソースを有する請求項1から5のいずれか一項に記載の画素回路。
【請求項７】
前記追加の受光素子トランジスタ(Mp5)のゲートが、バイアス電圧(Vbias,d)によってバイアスをかけられるか、または前記第1の受光素子トランジスタと前記追加の受光素子トランジスタの共通のソースに接続されている請求項6に記載の画素回路。
【請求項８】
前記フロントエンド回路(1)が、前記フロントエンド回路(1)の出力端(4)に送出される前記受光素子信号を増幅するための利得段(6)をさらに備え、前記利得段(6)が、
-  受光素子回路(5)の前記出力端に接続された入力端と、
-  出力端と、
-  前記利得段(6)の出力端に接続されたドレイン、バイアス電圧(Vbias,ref)に接続されたソース、および前記利得段の前記入力端に接続されたゲートを有する第1の利得トランジスタ(Mg1)と、
-  それぞれが、ドレイン、ソース、および前記ドレインに接続されたゲートを有する直列になった複数の利得トランジスタ(Mg2、Mgk)であって、そのうち1つ(Mg2)のドレインが前記第1の利得トランジスタ(Mg1)の前記ドレインに接続されている複数の利得トランジスタとを備える請求項1から7のいずれか一項に記載の画素回路。
【請求項９】
請求項1から8のいずれか一項に記載の複数の画素回路を備える画像センサ。
【請求項１０】
請求項1から8のいずれか一項に記載の画素回路を作動させるための方法であって、前記画素回路が、
-  単一光ダイオード(PD)を備え、出力端(4)を有し、前記単一光ダイオード(PD)の露光量から導出された受光素子信号を前記出力端に送出するように構成されているフロントエンド回路(1)と、
-  前記出力端(4)に送出された前記受光素子信号における変化を検知するように構成されている過渡現象検知回路(2)と、
-  前記過渡現象検知回路(2)が前記受光素子信号における変化を検知したとき、前記出力端(4)に送出された前記受光素子信号を測定するように構成されている露光量測定回路(3)とを備え、
前記露光量測定回路(3)による光ダイオード(PD)の露光量測定サイクルが、前記光ダイオード(PD)における入射光の強度から導出された前記受光素子信号の変化が前記過渡現象検知回路(2)によって検知されることにより開始される方法。
【請求項１１】
請求項1から8のいずれか一項に記載の画素回路を作動させるための方法であって、前記露光量測定回路(3)による光ダイオード(PD)の露光量測定サイクルが、前記光ダイオード(PD)における入射光の強度から導出された前記受光素子信号のいかなる検知からも独立した、外部から与えられる制御信号によっても開始され得る方法。
【請求項１２】
前記光ダイオード(PD)の前記露光量が、前記露光量測定回路(3)の放電キャパシタ(Cs)にわたる電圧が少なくとも1つの基準電圧(Vref、Vref,h、Vref,l)に達する時間を求めることによって測定される請求項10または11に記載の方法。
【請求項１３】
第1の基準電圧(Vref,h)および第2の基準電圧(Vref,l)があり、前記第1の基準電圧(Vref,h)が前記第2の基準電圧(Vref,l)よりも高く、前記光ダイオード(PD)の前記露光量が、
-  前記露光量測定回路(3)の放電キャパシタ(Cs)にわたる電圧が前記第1の基準電圧に達する時間に相当する第1の期間と、
-  前記露光量測定回路(3)の前記放電キャパシタ(Cs)にわたる前記電圧が前記第2の基準電圧に達する時間に相当する第2の期間とを求めて比較することによって測定される請求項12に記載の方法。
【請求項１４】
前記露光量測定サイクルの前に、前記露光量測定回路(3)の前記キャパシタ(Cs)が前記受光素子信号に相当する電圧によって充電される請求項12または13に記載の方法。
【請求項１５】
前記露光量測定回路(3)が、
-  前記受光素子信号を受け取るように前記フロントエンド回路(1)の前記出力端に接続された入力端と、
-  第1のスイッチ(Ss)によって前記入力端に接続されたキャパシタ(Cs)であって、前記第1のスイッチが前記キャパシタ(Cs)を前記入力端から切り離すように構成されているキャパシタ(Cs)と、
-  第2のスイッチ(S2)に対して直列で前記キャパシタ(Cs)に対して並列の電流源(10)であって、前記第2のスイッチ(S2)が前記キャパシタ(Cs)の放電を制御するように構成されている電流源(10)とを備え、
前記露光量測定サイクルが、少なくとも
-  前記露光量測定回路(3)の前記入力端から測定キャパシタ(Cs)を切り離すために第1のスイッチ(Ss)を開くステップと、
-  前記キャパシタ(Cs)の放電を可能にするために前記第2のスイッチ(S2)を閉じるステップと、
-  前記露光量の放電キャパシタ(Cs)にわたる電圧が少なくとも1つの基準電圧(Vref、Vref,h、Vref,l)に達する時間を求めるステップと、
-  求められた前記キャパシタ(Cs)の放電時間から前記光ダイオード(PD)の露光量を求めるステップとを含む請求項10から14のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像センサ用の画素回路に関するものである。より具体的には、本発明は画素回路およびその作動方法に関し、露光量測定回路は、単一受光素子信号の変化を過渡現象検知回路が検知したとき、前記受光素子の露光量から導出される受光素子信号から露光強度を測定するように構成されている。
【背景技術】
【０００２】
従来型の画像センサは、所定のフレームレートにおいて時間量子化された視覚情報を取得する。各フレームは、最後のフレームが取得されてからこの情報が変化しているか否かに関係なく、すべての画素からの情報を搬送する。この手法は、明らかに、光景の動的コンテンツに依拠して、記録される画像データにおけるある程度高度な冗長性をもたらす。この問題は、最新の画像センサがさらに高度な空間分解能および時間分解能に向かって進歩するにつれて悪化する。データの後処理に必要とされるハードウェアの複雑さおよびコストが増し、伝送帯域幅およびデータ記憶容量に対する要求が急増し、また電力消費が増大し、高速の工業視覚システムの要求から可搬型の電池式消費者デバイスまで、すべての種類の視覚用途における厳しい制約をもたらす。
【０００３】
映像データにおける時間的冗長性に対処するための手法の1つにはフレーム差分符号化がある。映像圧縮のこの最も簡単な形態は、初期のキーフレームの後でフレームからフレームへと定義された強度変化の閾値を超過するピクセル値のみを伝送するステップを含む。既知のフレーム差分撮像装置は、画像データの完全なフレームの収集および処理に依存し、時間的冗長性をそれ自体で一貫して低減することができず、リアルタイムの圧縮された映像出力を供給することもできない。さらに、画素レベルにおいて処理および差分量子化が行われるときさえ、光景ダイナミクスの収集の時間分解能は、全フレームベースの撮像デバイスにおけるように、達成可能なフレームレートに依然として限定され、このフレームレートに時間量子化される。
【０００４】
データ冗長性の悪影響は、まず第1に、センサ出力レベルにおいてデータボリュームを直接低減して重複データを記録しないことにより、最も効率よく回避される。当面の利点には、帯域幅が縮小され、データ伝送および後処理のためのメモリおよび計算要件が低減され、したがってシステムの電力、複雑さおよびコストが軽減されることがある。それに加えて、従来型のCMOS画像センサまたはCCD画像センサのフレームベースでクロッキングされる動作原理は、光景ダイナミクスが画素の視野を読み出すフレームレートに量子化され、ダイナミックレンジが不十分であるので、時間分解能における制約をもたらす。
【０００５】
本発明が解決すべき課題は、(光強度の記録可能で処理可能な)広ダイナミックレンジにわたって、高度な時間分解能および強度分解能を伴って観察される動的光景の完全な視覚情報の連続的収集のための方法および装置を提供し、それによって必要最低限のデータボリュームを生成することである。したがって、生成されるデータは、すべての画素の画像情報を包含している一連のフレームによって構成されるのではなく、個々の画素の、変化の(非同期の)流れおよび強度(すなわちグレーレベル)情報によって構成され、個々の画素の視野における光強度の実際の変化が画素自体によって検知された場合のみ記録され、かつ伝送される。
【０００６】
この方法は、従来型の画像センサの常である映像情報における時間的冗長性の完全な抑制を通じて生成データの大幅な低減をもたらすものであるが、データは、同一の情報コンテンツまたはさらに高度な情報コンテンツを包含する。前述の方法を実施する画像センサの画素ならびに必要な非同期データの読取り機構は、アナログ電子回路に基づいて実現され得る。そのような画素の多様性を有する画像センサは、一般的には、たとえばCMOS技術において統合されたシステムオンチップとして実現され、かつ製作される。
【０００７】
そのようなセンサを実施して従来型の画像データ収集の前述の難点を回避することは、工業用高速ビジョン(たとえば高速の物体認識、運動の検知および解析、物体追跡など)、自動車(たとえば衝突の警報および回避のためのリアルタイム3D立体映像、インテリジェントなリヤビューミラーなど)、監視およびセキュリティ(光景監視)またはロボット工学(自律航法、SLAM)ならびに生物医学および科学技術の撮像応用を含んでいる広範囲の人工視覚用途にとって有益であろう。このセンサの動作は人間の網膜の動作原理によって励起されるので、有利な例示的用途の1つには、そのようなセンサによって送出されるデータに基づいて移植可能な人工器官デバイスを用いる盲目患者の退化した網膜の治療がある。
【０００８】
前述の完全な時間的冗長性の抑制を実現するための解決策は、画素の個々の前処理と、事象制御された(すなわちクロック、シャッタまたはリセット信号などの外部タイミング制御と無関係な)条件付きの(すなわち光景における変化が検知されたときに限る)画像情報の取得とに基づくものである。以下で説明されるように、画像データ収集の制御は画素レベルに転換され、非常に高い時間分解能において(たとえば完全に非同期で)行われ得る。
【０００９】
光学的過渡現象センサ、または動的ビジョンセンサ(DVS)の場合、個々の自律的に動作する画素によって受け取られた照明強度の変化が、米国特許第7,728,269号に記述された電子回路「a transient detector」によって検知される。
【００１０】
米国特許出願第2010/0182468 A1号は、組み合わせる過渡現象検知回路、すなわち露光強度変化検知回路および条件付き露光量測定回路を開示する。過渡現象検知回路は、画素の視野において特定の大きさの輝度変化が検知された場合のみ、その直後に、個々に非同期で新規の露光量測定を開始する。そのような画素は外部タイミング信号に依存せず、通信すべき新規のグレイスケール値を有するときに限り、(非同期のアービトレートされた(arbitrated))出力チャネルに対するアクセスを、独立して要求する。したがって、視覚的に刺激されていない画素は出力を生成しない。それに加えて、非同期動作は、フレームベースの収集および走査読取りの時間量子化を回避する。
【００１１】
各画素について、過渡現象検知回路は、閾値を超過する相対的電圧変化を検知するために、第1の光ダイオードから導出される受光素子電圧を監視する。そのような検知に際して、過渡現象検知回路は、同一の画素の露光量測定回路に対して絶対強度測定(すなわちアブソリュートグレーレベルの測定)を開始する指令を出力する。露光量測定回路は、画素の第1の光ダイオードに隣接して配置された第2の光ダイオードを使用し、瞬時光電流を用いて光ダイオード接合容量を放電させるための時間期間からその測定値を導出する。
【００１２】
しかしながら、米国特許出願第2010/0182468 A1号に開示された画素回路は、画素素子のために大面積を使い果たし、したがって高分解能を実現することができないので、最適ではない。さらに、直流光電流の積分を通じての時間ベースの露光量測定は、特に低い画素照度レベルにおいて、対応する光電流が小さいために、新規の露光量の測定時間がしばしば法外に長くなる。最後に、変化の検知および露光量の測定のために2つの個別の光ダイオードを使用すると、画像データ収集プロセスの空間的偏差および動作方向依存性をもたらし、撮像品質が低下する。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】米国特許第7,728,269号
【特許文献２】米国特許出願第2010/0182468 A1号
【非特許文献】
【００１４】
【非特許文献１】C. Posch、D. MatolinおよびR. Wohlgenannt、「A Two-Stage Capacitive-Feedback Differencing Amplifier for Temporal Contrast IR Sensors」、Analog Integrated Circuits and Signal Processing Journal、vol. 64、no. 1、45〜54頁、2010
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明は、必要とする面積が小さく、より大きい配列サイズまたはより小さいセンサチップ寸法を可能にする画素回路を提供することを目的とするものである。本発明は、個々の測定プロセスを高速化して、結果的に時間分解能を高めることも目的とする。さらに、本発明は、2つの個別の光ダイオードを使用することに起因する、変化の検知と露光量測定の間の空間的発散を回避し、測定精度を改善して、結果的に画像品質を改善することも目的とする。
【課題を解決するための手段】
【００１６】
この点において、本発明が関連する画素回路は、
-  単一光ダイオードを備え、出力端を有し、前記単一光ダイオードの露光量から導出された受光素子信号を前記出力端に送出するように構成されているフロントエンド回路と、
-  前記出力端に送出された前記受光素子信号における変化を検知するように構成されている過渡現象検知回路と、
-  過渡現象検知回路が受光素子信号における変化を検知したとき、前記出力端に送出された前記受光素子信号を測定するように構成されている露光量測定回路とを備える。
【００１７】
1つの光ダイオード上で露光量変化が検知され、別の光ダイオード上で露光量が測定されていた従来技術の回路とは対照的に、提案された画素回路は、1つの画素当り1つの光ダイオードしか必要としない。したがって、画素素子の表面消費がかなり低減され得、より大きい配列サイズまたはより小さいセンサチップ寸法が可能になる。分解能も向上され得る。また、変化の検知と露光量測定の間の空間的発散が回避され、測定精度が改善されて、結果的に画像品質が改善される。非常に有利なことに、グレーレベルの測定期間が以下で説明されるようにかなり短縮され得、画像データ収集プロセスの時間分解能がかなり改善される。
【００１８】
画素回路の、他の好ましいが限定的ではない態様は以下の通りであり、単独で、または技術的に実現可能な組合せにおいて、
-  露光量測定回路が、
-  受光素子信号を受け取るようにフロントエンド回路の出力端に接続された入力端と、
-  第1のスイッチによって前記入力端に接続されたキャパシタであって、前記第1のスイッチが前記入力端から前記キャパシタを切り離すように構成されているキャパシタと、
-  第2のスイッチに対して直列で前記キャパシタに対して並列の電流源であって、前記第2のスイッチが前記キャパシタの放電を制御するように構成されている電流源と、
-  キャパシタの端子のうちの1つに接続された信号入力端および基準電圧に接続された基準入力端を有する電圧コンパレータとを備え、
-  電圧コンパレータが、
-  キャパシタの端子のうちの1つに接続された信号入力端と、
-  参照スイッチに接続された基準入力端であって、前記参照スイッチが前記基準入力端を少なくとも2つの基準電圧に対して選択的に接続するように構成されている基準入力端とを有し、
-  過渡現象検知回路に備わっている増幅器が、フォロアバッファによって分離された容量性フィードバックを有する2つのシングルエンドの反転する共通ソースの段を有し、第1のキャパシタが受光素子信号によって充電され、少なくとも1つの閾値検知器が、別のキャパシタにわたる電圧が閾値を超過するかどうか検知するように構成されており、
-  フロントエンド回路が、単一ダイオードに接続された受光素子回路を備え、この受光素子回路が、
-  前記単一光ダイオードの露光量から導出された受光素子信号を送出するための出力端と、
-  ドレインと、前記出力端に接続されたゲートとを有する第1の受光素子トランジスタと、
-  ドレインと、前記単一光ダイオードに接続されたソースと、ゲートとを有する追加の受光素子トランジスタであって、前記第1の受光素子トランジスタと共通のソースを有する追加の受光素子トランジスタとを備え、
-  追加の受光素子トランジスタのゲートが、バイアス電圧によってバイアスをかけられるか、または第1の受光素子トランジスタと追加の受光素子トランジスタの共通のソースに接続され、
-  フロントエンド回路が、その出力端に送出される受光素子信号を増幅するための利得段をさらに備え、前記利得段が、
-  受光素子回路の出力端に接続された入力端と、
-  出力端と、
-  前記利得段の出力端に接続されたドレイン、バイアス電圧に接続されたソース、および利得段の入力端に接続されたゲートを有する第1の利得トランジスタと、
-  それぞれが、ドレイン、ソース、およびドレインに接続されたゲートを有する直列になった複数の利得トランジスタであって、そのうち1つのドレインが第1の利得トランジスタのドレインに接続されている複数の利得トランジスタとを備える。
【００１９】
本発明は、本発明の可能な実施形態による複数の画素回路を備える画像センサにも関するものである。
【００２０】
本発明は、本発明の可能な実施形態のうちの1つによる画素回路を作動させる方法にも関するものであり、露光量測定回路による光ダイオードの露光量測定サイクルは、前記光ダイオードにおける入射光の強度から導出された受光素子信号の変化が過渡現象検知回路によって検知されることにより開始される。
【００２１】
画素回路の、他の好ましいが限定的ではない態様は以下の通りであり、単独で、または技術的に実現可能な組合せにおいて、
-  露光量測定回路による光ダイオードの露光量測定サイクルが、前記光ダイオードにおける入射光の強度から導出された受光素子信号のいかなる検知からも独立した、外部から与えられる制御信号によっても開始され得、
-  光ダイオードの露光量が、露光量測定回路の放電キャパシタにわたる電圧が少なくとも1つの基準電圧に達する時間を求めることによって測定され、
-  第1の基準電圧および第2の基準電圧があり、前記第1の基準電圧が前記第2の基準電圧よりも高く、光ダイオードの露光量が、
-  露光量測定回路の放電キャパシタにわたる電圧が前記第1の基準電圧に達する時間に相当する第1の期間と、
-  露光量測定回路の前記放電キャパシタにわたる電圧が前記第2の基準電圧に達する時間に相当する第2の期間とを求めて比較することによって測定され、
-  露光量測定サイクルの前に、露光量測定回路のキャパシタが受光素子信号に相当する電圧によって充電され、
-  露光量測定回路が、
-  受光素子信号を受け取るようにフロントエンド回路の出力端に接続された入力端と、
-  第1のスイッチによって前記入力端に接続されたキャパシタであって、前記第1のスイッチが前記入力端から前記キャパシタを切り離すように構成されているキャパシタと、
-  第2のスイッチに対して直列で前記キャパシタに対して並列の電流源であって、前記第2のスイッチが前記キャパシタの放電を制御するように構成されている電流源とを備え、
露光量測定サイクルが、少なくとも、
-  測定露光量回路の入力端から測定キャパシタを切り離すために第1のスイッチを開くステップと、
-  キャパシタの放電を可能にするために第2のスイッチを閉じるステップと、
-  露光量の放電キャパシタにわたる電圧が少なくとも1つの基準電圧に達する時間を求めるステップと、
-  求められたキャパシタの放電時間から光ダイオードの露光量を求めるステップとを含む。
【００２２】
本発明の他の態様、目的および利点が、限定的でない例として添付図面を参照しながら示される、以下の、発明を実施するための形態を読み取れば、より明らかになるであろう。
【図面の簡単な説明】
【００２３】
【図１】本発明の可能な実施形態による画素回路のブロック図である。
【図２】受光素子信号の変化を検知するための過渡現象検知回路の例示的実施形態の簡易図である。
【図３】受光素子信号の変化を検知するための過渡現象検知回路の例示的実施形態の簡易図である。
【図４】受光素子信号を測定するための露光量測定回路の例示的実施形態の簡易図である。
【図５】受光素子信号を測定するための露光量測定回路の例示的実施形態の簡易図である。
【図６】受光素子回路の例示的実施形態の簡易図である。
【図７】受光素子回路の例示的実施形態の簡易図である。
【図８】受光素子信号における変化を、過渡現象検知回路および露光量測定回路によって利用される前に増幅するための利得段の簡易図である。
【図９】本発明による複数の画素回路を含む画像センサの図である。
【図１０】画素の外部のアナログデジタル変換器に接続された、本発明の可能な実施形態による画素回路の代替ブロック図である。
【発明を実施するための形態】
【００２４】
すべての図において、同一の参照文字は同一の要素を表す。
【００２５】
可能な実施形態による画素回路の簡易図が図1に示されている。画素回路は、フロントエンド回路1、過渡現象検知回路2、および露光量測定回路3を備える。フロントエンド回路1は単一光ダイオードPDを備え、出力端4を有する。光ダイオードPDは、入射光を、前記単一光ダイオードPDの露光量によって決定される光電流Iphに変換する。フロントエンド回路1は、前記単一光ダイオードPDの露光量から導出される受光素子信号を生成するための受光素子回路5および利得段6も備える。受光素子信号は、過渡現象検知回路2と露光量測定回路3の両方によって利用されるように、フロントエンド回路1の出力端4に送出される。
【００２６】
過渡現象検知回路2は、フロントエンド回路出力端4に送出される受光素子信号における変化を検知するように構成されている。過渡現象検知回路2は、受光素子信号の変化を連続的に監視して、可調閾値を超過する受光素子信号におけるわずかな増加または減少を識別する信号に対して応答する。
【００２７】
露光量測定回路3は、フロントエンド回路1の出力端4に送出された受光素子信号を測定するよう構成されている。過渡現象検知器2回路が受光素子信号における変化を検知すると露光量測定サイクルが開始されるが、露光量測定サイクルは、いかなる変化の検知からも独立した、外部から与えられる制御信号によっても開始され得る。
【００２８】
過渡現象検知回路
米国特許第7,728,269号には、本発明のいくつかの実施形態において使用され得る過渡現象検知回路が開示されている。そのような過渡現象検知回路の原理を以下で説明する。
【００２９】
受光素子信号の変化を検知するための過渡現象検知回路2の簡易図が図2に示されている。過渡現象検知回路2の入力端20における入力信号Vfrontは、フロントエンド回路1の出力端4における受光素子信号Vfrontである。過渡現象検知回路2は第1のキャパシタC1を備える。前記第1のキャパシタC1の端子のうち1つが、過渡現象検知回路2の入力端20に接続されており、すなわちフロントエンド回路1の出力端4に接続されている。第1のキャパシタC1の他の端子は、増幅器A1、第2のキャパシタC2およびリセットスイッチSRSに接続されており、前記増幅器A1、第2のキャパシタC2およびリセットスイッチSRSは並列に構成されて一端が第1のキャパシタC1に接続され、他端において共通ノードDiffに接続されている。キャパシタンスおよび利得は、自動タイミング(self-timed)および自動バランスのスイッチドキャパシタ増幅器を定義するように選択されている。2つの電圧コンパレータ7、8は、それぞれ共通ノードDiffにおける電圧VDiffの上向きおよび下向きの変化を検知する。電圧コンパレータ7、8は、入力端において共通ノードDiffを有し、出力端が論理回路9に接続されている。
【００３０】
受光素子信号の変化が容量結合された反転増幅器A1によって増幅され、定義された電圧レベル(リセット事象の後の動作点)からのずれとしてノードDiffに現われる。共通ノードDiffにおける信号が特定の可調閾値を横切ると、2つの電圧コンパレータ7、8のうちの1つがこの事象を検知して論理回路9へ信号を送り、論理回路9によってリクエスト信号(検知された変化の方向に依拠してVreq,rel+またはVreq,rel-)が活性化される。
【００３１】
外部のデータ受信装置(図示せず)は、リクエスト信号Vreq,rel+またはVreq,rel-を受け取って関連する画素データ(以下を参照されたい)を回復すると、確認信号Vack,relを返信し、これが論理ブロック9によってリセット信号RSTに変えられる。リセット信号RSTがリセットスイッチSRSを制御し、そのような駆動がリセットスイッチSRSを閉じる。したがって、増幅器A1の入力ノードがその出力端に短絡されて、増幅器A1の動作点がリセットされる。次にリクエスト信号が非活性化され、回路は、新規の変化事象を検知するための準備が整う。
【００３２】
リクエスト信号Vreq,rel+またはVreq,rel-は、アブソリュート露光量測定を開始するために露光量測定回路3に送られる制御信号Vres,absを生成するためにも用いられ、過渡現象回路検知器2によって画素照度における変化の検知が通知されてからこの測定を行うように条件付ける。あるいは、全体の(1次元または2次元の)画素配列が、外部から与えられる制御信号によって、すべての画素における露光量測定を同時に実行するように起動され得る。
【００３３】
データパケットの伝送を開始して制御するバスアービタ(図示せず)に、リクエスト信号Vreq,rel+およびVreq,rel-が送られる。このようにして、光ダイオード照明における変化が検知され、その結果、それぞれの画素の配列アドレスが、非同期データバス(図示せず)を通じて低遅延で伝送され、それによって、検知された変化の空間座標および(元来)その変化の時間が通知される。各事象に関する変化の方向(増加または減少)が求められ、それによって2つのコンパレータのうちの1つが事象を検知する。
【００３４】
図3は過渡現象検知回路2の改善を示し、ここにおいて単一容量結合の反転増幅器の代わりに2段増幅器が使用されており、それによって最大の時間的コントラスト感度が実現され得る。そのような構成は、C. Posch、D. MatolinおよびR. Wohlgenanntの論文、「A Two-Stage Capacitive-Feedback Differencing Amplifier for Temporal Contrast IR Sensors」、Analog Integrated Circuits and Signal Processing Journal、vol. 64、no. 1、45〜54頁、2010に開示されている。
【００３５】
容量性フィードバックを伴うシングルエンドの反転型共通ソース段の2段トポロジは、サブ閾値領域において動作し、フォロアバッファASFによって分離されており、単位面積当り増幅器利得がかなり増加され得て、(以下で説明されるように)電荷注入ノイズが低減され、結果的に、過渡現象検知回路の時間的コントラスト感度が改善される。
【００３６】
第1段が有する第1のキャパシタC1の端子のうちの1つが過渡現象検知回路2の入力端20に接続されている。
【００３７】
第1のキャパシタC1の他の端子は、第1の増幅器A1、第2のキャパシタC2および第1のリセットスイッチSRS1に接続され、前記第1の増幅器A1、第2のキャパシタC2および第1のリセットスイッチSRS1は並列に構成されて一端が第1のキャパシタC1に接続され、他端において第1の共通ノードDiff1に接続されている。したがって、第2のキャパシタC2は、フロントエンド回路1の出力端4における受光素子信号によって充電される。
【００３８】
フォロアバッファASFは、2つの段を分離する。フォロアバッファASFの一端が第1段のノードDiff1に接続されており、他端が第2段に属する第3のキャパシタC3の1つの端子に接続されている。第3のキャパシタC3の他の端子は、第2の増幅器A2、第4のキャパシタC4および第2のリセットスイッチSRS2に接続されており、前記第2の増幅器A2、第4のキャパシタC4および第2のリセットスイッチSRS2は並列に構成されて一端が第3のキャパシタC3に接続され、他端において第2のノードDiff2に接続されている。2つの電圧コンパレータ7、8は、第2のノードDiff2によって第2段に接続されている。2つの電圧コンパレータ7、8は、第4のキャパシタC4の電圧が閾値を超過しているかどうか検知するように構成された閾値検知器であり、閾値を超過していれば、制御ロジック9に信号が送られて、前述のように論理回路9によってリクエスト信号(検知された変化の方向に依拠してVreq,rel+またはVreq,rel-)が活性化される。
【００３９】
両方の増幅段が類似の利得を有するので、第1のリセットスイッチSRS1による第1段の電荷注入が、第2のリセットスイッチSRS2による第2段における電荷注入よりも、第2のノードDiff2における増幅信号に対してより大きい影響を及ぼす。第1のリセットスイッチSRS1の電荷注入の影響を除去するためには、第1段の十分に後に第2段がオンになることを保証すれば十分である。これは、第2のリセットスイッチSRS2のスイッチングを第1のリセットスイッチSRS1に対して適切に遅延させることによって実現される。
【００４０】
したがってリセット制御回路RCCが用意され、これは、論理回路9からリセット信号RSTを受け取って、第1のリセットスイッチSRS1を制御する第1のリセット信号RST1および第2のリセットスイッチSRS2を制御する第2のリセット信号RST2を出力する。このように、第1および第2のリセット信号は、第1のリセットスイッチSRS1による電荷注入を解消するように制御され得る。
【００４１】
露光量測定
露光量測定回路3による光ダイオードの露光量測定サイクルは、通常、光ダイオードPDにおける入射光の強度から導出された受光素子信号の変化が過渡現象検知回路2によって検知されることにより開始される。光ダイオードPDの露光量は、露光量測定回路3の放電キャパシタCsにわたる電圧が少なくとも1つの基準電圧に達する時間を求めることによって測定される。露光量測定サイクルの前に、露光量測定回路3の測定キャパシタCsが受光素子信号に相当する電圧によって充電される。
【００４２】
露光量測定回路の第1の実施形態
図4は、本発明の可能な実施形態による受光素子信号を測定するための露光量測定回路3の一例の簡易図を示す。露光量測定回路3は、受光素子信号を受け取るようにフロントエンド回路1の出力端4に接続された入力端30を備える。測定キャパシタCsは、第1のスイッチSsによって入力端30に接続される。入力端30にユニティ利得バッファ13が設けられてよい。第1のスイッチSsは、測定キャパシタCsと入力端30の間を接続するかまたは切り離すように構成されており、この目的を達成するために測定制御信号VEMによって制御される。測定制御信号VEMは、受光素子信号における変化が検知されたとき過渡現象検知回路2の制御ロジック9によって送られる制御信号Vres,absから、論理ブロック12によって導出される。
【００４３】
測定キャパシタCsと第1のスイッチSsは共通ノードSによって接続されている。測定キャパシタCsの他の端子はアースされている。第2のスイッチS2と直列に構成された電流源10が、測定キャパシタCsに対して並列に接続されている。第2のスイッチS2は、測定制御信号VEMにも制御されて、測定キャパシタCsの放電を制御するように構成される。第2のスイッチS2が通じていない(開状態の)とき、電流源10の分岐が開き、したがって測定キャパシタCsは放電できない。第2のスイッチS2が通じている(閉状態の)とき、電流源10の分岐が閉じられ、したがって、測定キャパシタCsは、この分岐を通じて放電することができる。第2のスイッチS2は、アースまたは何らかの電流シンクに接続されてよい。第1および第2のスイッチはMOSトランジスタとして実施され得る。説明のために第1のスイッチSsと第2のスイッチS2がどちらも同時に開状態で示されているが、動作においては、それらのうち一方だけが開き他方は閉じることに注意されたい。同じことが、図5のスイッチにも当てはまる。
【００４４】
露光量測定回路3が備える電圧コンパレータ11は、測定キャパシタCsの端子のうちの1つに接続された信号入力端と、基準電圧Vrefに接続された基準入力端とを有する。測定コンパレータ11に接続された測定キャパシタCsの端子は共通ノードSであり、これに第1のスイッチSsおよび電流源10が接続されている。電圧コンパレータ11の出力が論理回路12に供給される。論理回路12は、露光量測定サイクルの状態および画素信号の(非同期の)伝送の制御に関与し、したがって、露光量測定の結果として、アドレスエンコーダおよびバスアービタ(図示せず)にも関与する。
【００４５】
露光量測定のために、測定キャパシタCsおよび電流源10が接続されている共通ノードSにおける瞬時電圧Vsが用いられる。瞬時電圧Vsは、
Vs=k1ln(Iph)+k2
と近似され得、Iphはフロントエンド回路1の光ダイオードPDの光電流の強度であり、k1およびk2は一定の係数である。電圧VSの瞬時値は、瞬時光電流Iphの対数に関連し、結果的に、電圧VSを測定すれば瞬時光電流Iphを再構成することができ、したがって光ダイオードPDの露光量レベルを導出することができる。
【００４６】
定数k1およびk2は、回路の実装形態の詳細、ならびに不均一な製造プロセスのパラメータのために一様でない可能性がある個々のデバイスパラメータに依拠するものである。したがって、k1およびk2は、配列の全域で個々画素回路について同一ではない可能性がある(いわゆる固定パターンノイズFPNをもたらす)。好ましくは、画素ごとにk1およびk2が個々に求められて、露光量測定結果に対するそれらの影響は較正することによって解消される。そのような較正は、たとえば画素配列の均一な光学的刺激または均一な電気信号刺激に基づくものであり得る。
【００４７】
露光量測定サイクルを開始する前に第1のスイッチSsが閉じられ、その結果、共通ノードSが露光量測定回路3の入力端30に接続される。したがって、共通ノードSにおける電圧Vsはフロントエンド回路1の出力端4における電圧Vfrontを追跡する。測定キャパシタCsの端子間の電圧もフロントエンド回路1の出力端4における電圧Vfrontを追跡し、結果的に光ダイオードPDの露光量に依拠する。
【００４８】
過渡現象検知回路2が照明の相対的変化を検知した後、測定制御信号Vres,absが露光量測定回路3によって受け取られ、このことが露光量測定サイクルを開始する。
【００４９】
制御信号Vres,absの活性化と同時に第1のスイッチSsが測定制御信号VEMによって開かれ、したがって、露光量測定回路3の入力端30から測定キャパシタCsを切り離す。その瞬間において、第1のスイッチSsが開く前に、測定キャパシタCsが共通ノード電圧VSの瞬時値によって充電される。第2のスイッチS2は、同一の測定制御信号VEMによって同時に閉じられ得、または第2のスイッチS2を制御する別の信号によって直後に閉じられ得る。
【００５０】
すべての場合においてVref<VSという関係を確実にするように選択されている基準電圧Vrefが、電圧コンパレータ11の基準入力端に与えられる。電圧コンパレータ11の信号入力端はVSに接続されている。第2のスイッチS2が閉じているので、測定キャパシタCsは、電流源10によって制御された定電流Idecによって放電される。したがって、測定コンパレータ11の信号入力端における電圧VSは、測定キャパシタCsのキャパシタンスと、電流源10によって与えられる定電流Idecの強度とに依拠する低下率で低下する。
【００５１】
測定コンパレータ11の信号入力端における電圧VSが基準電圧Vrefに達すると、測定コンパレータ11が切り換わり、すなわちその出力を切り換え、測定完了信号Vreq,absが論理ブロック12によって活性化される。制御信号Vres,absのアクティブエッジと測定完了信号Vreq,absの間の時間が、この時間を通じて平均のアブソリュート画素露光量の測度を次式の関係に従って符号化し、
【００５２】
【数１】
0006415572.tif 000002
【００５３】
ここで、Idecは電流源10によって与えられる定電流の強度を表し、Csは測定キャパシタCsのキャパシタンスであり、Iphは光ダイオードPDの光電流の強度であって、Tは電圧Vsが基準電圧Vrefに達するのに必要な時間(言い換えれば制御信号Vres,absのアクティブエッジと測定完了信号Vreq,absの間の時間)である。この関係から、また、
Vs=k1ln(Iph)+k2
という事実により、光ダイオードPDの光電流の強度Iphが求められ得、したがって画素露光量が求められ得る。
【００５４】
変化の検知事象から導出されるリクエスト信号(Vreq,rel+およびVreq,rel-)と同様に、露光量測定要求信号Vreq,absが、データパケットの伝送を開始して制御するバスアービタ(図示せず)に送られる。このようにして、それぞれの画素の配列アドレスが(非同期で)データバス(図示せず)を通じて低遅延で伝送され、それによって空間座標が通知され、元来、測定完了の時間も通知され、したがって画素のグレーレベル瞬時値が効率よく伝送される。
【００５５】
あるいは、制御ロジック12は、制御信号Vres,absの活性化と露光量測定要求信号Vreq,absの間の時間を直接デジタル化するデジタルカウンタデバイスを包含することができる。この場合、前記伝送されるデータパケットは、画素配列アドレスに加えて、カウンタが測定してデジタル化したグレーレベルを包含することができる。
【００５６】
制御ロジック12が測定制御信号VEMを制御して非活性化すると、第1のスイッチSsが閉じられて第2のスイッチS2が開かれ、その結果、共通ノードSの電圧Vsは光電流信号の追跡を再開することができる。制御ロジック12は、外部の確認信号Vack,absを受け取ったとき信号VEMを非活性化する。新規の露光量測定サイクルが、過渡現象検知回路2または外部信号によって開始されると直ちに始動され得る。
【００５７】
第1のスイッチSsが開いている間にキャパシタCsへの電荷注入が起こり、信号電圧Vsに影響を及ぼすことに注意されたい。この電荷注入を最小化するために、測定キャパシタは十分に大きいキャパシタンスCsを有するべきであり、また、ダミースイッチおよびバランスのとれたトランジスタスイッチもしくはボトムプレートトランジスタスイッチなどの補償のための技術が用いられ得る。
【００５８】
露光量測定回路の第2の実施形態
図5は、本発明の別の可能な実施形態による受光素子信号を測定するための露光量測定回路3の一例の簡易図を示す。この実施形態は、測定コンパレータ11の基準入力端が、基準電圧Vrefに直接接続されるのではなく参照スイッチSrefに接続されていることを除けば、図4に示されて上記で説明された実施形態に類似している。参照スイッチSrefは、測定コンパレータ11の基準入力端を、第1の基準電圧Vref,hまたは第2の基準電圧Vref,lのいずれかに接続するように動作可能である。第1の基準電圧Vref,hは第2の基準電圧Vref,lよりも高い。参照スイッチSrefは論理ブロック12によって制御される。
【００５９】
図3に示された実施形態のように、論理ブロック12が制御信号Vres,absを受け取って測定制御信号VEMを活性化すると第1のスイッチSsが開かれ、したがって露光量測定入力端30から測定キャパシタCsが切り離される。制御信号Vres,absが活性化されると論理ブロック12も初期状態Z0にリセットされ、論理ブロック12によって参照スイッチSrefが制御され、その結果、第1の基準電圧Vref,hが選択されて電圧コンパレータ11の基準入力端に与えられる。
【００６０】
前述のように、第2のスイッチS2が閉じており、測定コンパレータ11の信号入力端における電圧VSは、測定キャパシタCsのキャパシタンスと、電流源10によって与えられる定電流Idecの強度とに依拠する低下率で低下する。電圧VSが第1の基準電圧Vref,hに達すると、測定コンパレータ11が切り換わり、すなわちその出力を切り換え、第1の測定完了信号Vreq,abshが活性化される。論理ブロック12が別の状態Z1に変化して参照スイッチSrefが切り換わり、その結果、第2の基準電圧Vref,lが選択されて電圧コンパレータ11の基準入力端に与えられる。測定キャパシタCsの放電が継続し、時間Trefの後に電圧Vsが第2の基準電圧Vref,lのレベルに達し、それによって第2の測定完了信号Vreq,abslが活性化される。第2の測定完了信号Vreq,abslの活性化に伴って、論理回路12が休止状態Z2に変更され、第1のスイッチSsが閉じられて第2のスイッチS2が開かれ、その結果、電圧Vsは光電流信号の追跡を再開することができる。次いで、新規の露光量測定サイクルが、過渡現象検知回路2または外部信号によって開始されると直ちに始動され得る。
【００６１】
光ダイオードPDの露光量は、放電キャパシタCsにわたる電圧が第1の基準電圧に達する時間に相当する期間と第2の基準電圧に達する時間に相当する期間とを求めて比較することによって測定される。測定サイクルの間、異なる値の間の関係は次式の通りである。
【００６２】
【数２】
0006415572.tif 000003
【００６３】
第1の基準電圧Vref,hおよび第2の基準電圧Vref,lは、配列の各画素に供給される外部電圧である。したがって、電圧差Vref,h-Vref,lは配列のすべての画素に関して同一である。以前と同様に、低下する電圧Vsが第1の基準電圧Vref,hに達する期間をTとすると、依然として次式の関係を適用することができる。
【００６４】
【数３】
0006415572.tif 000004
【００６５】
したがって次式が有効である。
【００６６】
【数４】
0006415572.tif 000005
【００６７】
電流源10によって与えられる電流Idecと測定キャパシタのキャパシタンスCsの正確な値とが相殺され、推定され得る光電流Iphの強度の割出しに影響を及ぼさないことに注意されたい。強度IdecおよびキャパシタンスCsは、画素ごとに異なる可能性があり、製造プロセスのパラメータの変動による影響を受ける傾向があるため、そのような値から独立した光電流Iphの強度の割出しは、より信頼性が高い。
【００６８】
露光量測定回路の第1の実施形態に類似して、データパケットの伝送を開始して制御するバスアービタ(図示せず)に、信号Vreq,abshとVreq,abslの両方が送られる。このようにして、それぞれの画素の配列アドレスが(非同期で)データバス(図示せず)を通じて低遅延で伝送され、それによって、空間座標と、(元来)第1および第2の閾値電圧と交差する時間(それぞれ露光量測定の開始時間および終了時間である)とが通知され、したがって画素のグレーレベル瞬時値が効率よく伝送される。
【００６９】
これも露光量測定回路の第1の実施形態に類似して、制御ロジック12は、信号Vreq,abshとVreq,abslの間の(活性化の)時間を直接デジタル化するデジタルカウンタデバイスを包含することができる。この場合、Vreq,abslだけが、前記デジタル化の結果とともに、データパケットの伝送を開始して制御するバスアービタ(図示せず)に送られる。したがって、伝送されるデータパケットは、画素配列アドレスに加えて、カウンタが測定してデジタル化したグレーレベルを包含することができる。
【００７０】
代替の露光量測定回路
図10によって示された代替実施形態では、露光量測定回路3を構成するサンプルアンドホールド回路100は、制御信号Vres,absの過渡現象検知回路2による活性化の時間においてフロントエンド回路1の出力4をサンプリングする。サンプルアンドホールド回路100の出力端101は、画素の外部電圧のアナログデジタル変換器(ADC)102に接続されている。1つの画素配列当り1つのADC 102または1つの画素列当り1つのADC 102が構成され得る。ADC 102の出力端103はデータバス(図示せず)に接続されている。
【００７１】
以前の実施形態に類似して、サンプルアンドホールド回路100の活性化は、過渡現象検知回路2からの制御信号Vres,absによって制御される。アクティブ制御信号Vres,absを受け取ったときのフロントエンド回路の出力端4における瞬時電圧レベルのサンプリング動作の完了後、サンプリングされた電圧は、アナログデジタル変換のために出力端101経由でADCに送られる。アナログデジタル変換の完了後、変換の結果が、画素配列アドレスとともに、データパケットの伝送を開始して制御するバスアービタ(図示せず)に伝送される。このようにして、それぞれの画素の配列アドレスおよびその瞬時グレーレベルが、(非同期で)データバス(図示せず)を通じて低遅延で伝送される。
【００７２】
従来技術の実施形態の受光素子回路
フロントエンド回路1の受光素子回路5は、たとえば米国特許第7,728,269号に説明されたものであり得、図6に示されている。この回路は、単一光ダイオードPDの露光量から導出される受光素子信号を送出するための出力端50を備え、前記受光素子信号は前部電圧(front voltage) Vfrontによって構成されている。この回路は、ドレインおよびゲートを有する第1の受光素子トランジスタMp1も備え、前記第1の受光素子Mp1のゲートは前記出力端50に接続されている。第2の受光素子トランジスタMp2のゲートは、光ダイオードPDに接続されており、ソースはアースされており(すなわち、低レベルの供給電圧に接続されており)、一方、ドレインは第3の受光素子トランジスタMp3のソースに接続され、Mp3のゲートにはバイアス電圧Vbias,casによるバイアスがかかっている。第3の受光素子トランジスタMp3のドレインは出力端50に接続されており、したがって第1の受光素子トランジスタMp1のゲートにも接続されている。第3の受光素子トランジスタMp3のドレインは第4の受光素子トランジスタMp4のドレインにも接続されており、第4の受光素子トランジスタMp4は、ゲートに、バイアス電圧Vbias,prによるバイアスがかかっており、ソースが高レベルの供給電圧Vddに接続されている。第1の受光素子トランジスタMp1、第2の受光素子トランジスタMp2および第3の受光素子トランジスタMp3はN型MOSFETであり、一方、第4の受光素子トランジスタMp4はP型MOSFETである。
【００７３】
出力電圧Vfrontは光電流Iphに対して対数の関係を示し、
【００７４】
【数５】
0006415572.tif 000006
【００７５】
ここで、
-  nMp1は第1の受光素子トランジスタMp1のサブ閾値の傾斜係数であり、
-  Vtは熱電圧であり、
-  LMp1は第1の受光素子トランジスタMp1のチャネル長さであり、
-  WMp1は第1の受光素子トランジスタMp1のチャネル幅であり、
-  I0,Mp1は第1の受光素子トランジスタMp1のサブ閾値飽和電流であって、
-  VDは光ダイオードPDにわたる逆電圧である。
【００７６】
光電流Iphの第1の値Iph1から第2の値Iph2への変化が、次式に従って、出力電圧Vfrontの変化ΔVfrontを引き起こす。
【００７７】
【数６】
0006415572.tif 000007
【００７８】
トランジスタMp2、Mp3およびMp4によって構成された増幅器の入力端への出力端50のフィードバックのために、受光素子の帯域幅が、フィードバックのない対数受光素子回路と比較してかなり向上する。電力が半分になるポイントに対応する-3dBの周波数は次式で近似的に計算され、
【００７９】
【数７】
0006415572.tif 000008
【００８０】
ここで
-  CMp1,aは、第1の受光素子トランジスタMp1のソースと第2、第3および第4の受光素子トランジスタMp2、Mp3およびMp4によって構成された増幅器の出力端(受光素子回路5の出力端50でもある)との間のキャパシタンスであり、
-  CDは光ダイオードPDの接合容量であり、
-  Vtは熱電圧であって、
-  νは第2、第3および第4の受光素子トランジスタMp2、Mp3およびMp4によって構成された増幅器の小信号利得である。
【００８１】
キャパシタンスCMp1,aが、第1の受光素子トランジスタMp1のチャネル幅に比例するゲート-ソースのオーバーラップキャパシタンスに主として依拠することに注意されたい。小信号利得νの通常の大きな値については、回路の3dBの周波数は、フィードバックなしの構成と比較して、もはや光ダイオードPDのキャパシタンスではなく、はるかに小さい第1の受光素子トランジスタMp1のゲート-ソースのオーバーラップキャパシタンスによって支配される。
【００８２】
改善された受光素子回路
図7は、利得および帯域幅に関して顕著な改善を示す別の回路を示す。改善された回路も、帯域幅を改善するためのフィードバックを有する対数の連続時間受光素子回路であるが、図6の受光素子回路と比較して、光ダイオードPDと第1の受光素子トランジスタMp1の間に追加の第5の受光素子トランジスタMp5が配置されている。
【００８３】
したがって、図7の改善された受光素子回路5は、前記単一光ダイオードPD露光量から導出される受光素子信号を送出するための出力端50を備え、前記受光素子信号は電圧Vfrontによって構成されている。受光素子回路5は、ドレインおよびゲートを有する第1の受光素子トランジスタMp1を備え、前記第1の受光素子Mp1のゲートは前記出力端50に接続されている。受光素子回路5は、ドレイン、ソースおよびゲートを有する第5の受光素子トランジスタMp5も備え、前記第5の受光素子トランジスタMp5は、ソースに単一光ダイオードPDが接続されており、ゲートにはバイアス電圧Vbias,dによるバイアスがかかっている。第1の受光素子トランジスタMp1と第5の受光素子トランジスタMp5は共通のソースを有する。
【００８４】
他の受光素子トランジスタは、図6の回路に類似のやり方で配置されて増幅器を構成している。第2の受光素子トランジスタMp2のゲートは、光ダイオードPDと第5の受光素子トランジスタMp5のドレインとに接続されている。第2の受光素子トランジスタMp2のソースはアースされており(すなわち、低レベルの供給電圧に接続されており)、一方、ドレインは第3の受光素子トランジスタMp3のソースに接続され、Mp3のゲートにはバイアス電圧Vbias,casによるバイアスがかかっている。第3の受光素子トランジスタMp3のドレインは出力端50に接続されており、したがって第1の受光素子トランジスタMp1のゲートにも接続されている。第3の受光素子トランジスタMp3のドレインは第4の受光素子トランジスタMp4のドレインにも接続されており、第4の受光素子トランジスタMp4は、ゲートに、バイアス電圧Vbias,prによるバイアスがかかっており、ソースが高レベルの供給電圧Vddに接続されている。第1の受光素子トランジスタMp1、第2の受光素子トランジスタMp2および第3の受光素子トランジスタMp3はN型MOSFETであり、一方、第5の受光素子トランジスタMp5および第4の受光素子トランジスタMp4はP型MOSFETである。
【００８５】
利得の増加に関して、図6の回路の出力電圧Vfrontは、次式のように、依然として光電流Iphの強度に対数的に依拠し、
【００８６】
【数８】
0006415572.tif 000009
【００８７】
ここで
-  nMp5は第5の受光素子トランジスタMp5のサブ閾値の傾斜係数であり、
-  LMp5は第1の受光素子トランジスタMp5のチャネル長さであり、
-  WMp5は第1の受光素子トランジスタMp5のチャネル幅であり、
-  I0,Mp5は第1の受光素子トランジスタMp5のサブ閾値飽和電流であって、
-  Vbias,dは第5の受光素子トランジスタMp5のゲートに印加されたバイアス電圧である。
【００８８】
光電流Iphの第1の値Iph1から第2の値Iph2への変化が、次式に従って、出力電圧Vfrontの変化ΔVfrontを引き起こす。
【００８９】
【数９】
0006415572.tif 000010
【００９０】
nMp1≒nMp5と想定すると、この式は次式のように簡易化され得る。
【００９１】
【数１０】
0006415572.tif 000011
【００９２】
したがって、図6の受光素子回路に対して利得が2倍になる。
【００９３】
図7の受光素子回路によって利得が増加したことにより、光電流Iphの強度における特定の変化ΔIphに応じて、結果として生じる電圧変化は2倍の利得によって増加するので、光電流Iphの電流強度のより小さい変化ΔIphを検知することが可能になる。さらに、結果として生じる電圧変化が、過渡現象検知回路3のスイッチドキャパシタ差動増幅器などの次の増幅器の入力端の前で増大するので、そのような次の増幅器の利得は、同じ全体の時間的コントラスト(すなわち相対的変化)の感度を実現する一方でより小さくすることができ、CMOSデバイスのサイズ、特にスイッチドキャパシタ増幅器のキャパシタのサイズがかなり縮小される。
【００９４】
帯域幅に関して、電力が半分になるポイントに対応する-3dBの周波数は次式で近似的に計算され、
【００９５】
【数１１】
0006415572.tif 000012
【００９６】
CMp5,DSは第5のトランジスタMp5のドレイン-ソース結合キャパシタンスである。一般に、このキャパシタンスは、図6の回路において-3dBの周波数を求めるのに用いられた第1の受光素子トランジスタMp1のゲート-ソースのオーバーラップキャパシタンスCMp1よりもかなり小さい。したがって、帯域幅は、比CMp5,DS/CMp1だけ増加する。
【００９７】
受光素子回路5の帯域幅が増加したことにより、過渡現象検知回路2の応答遅れがかなり短縮されて画素回路の時間分解能が改善され、したがってセンサデバイスの時間分解能も改善される。
【００９８】
あるいは、第5の受光素子トランジスタMp5のゲートは、バイアス電圧Vbias,dによって駆動される代わりに、そのソースに接続され得る。しかしながら、この構成では、電圧利得は依然として2倍になるが、帯域幅は拡大しない。
【００９９】
利得段
図8は、従来型のフォロアバッファの代わりに、受光素子回路5の出力端における信号Vfrontを増幅するための前置増幅器の利得段6の一例の簡易図を示す。
【０１００】
前置増幅器の利得段6は、受光素子信号Vfrontを受け取るように受光素子回路5の出力端に接続された入力端と、増幅された受光素子信号Vampを送出するように過渡現象検知回路2の入力端と露光量測定回路3の入力端の両方に接続された出力端とを備える。前置増幅器の利得段6は、ドレイン、ソースおよびゲートを有する第1の利得トランジスタMg1を備える。第1の利得トランジスタMg1のゲートは、利得段の入力端に接続されており、すなわち受光素子回路5の出力端に接続されている。第1の利得トランジスタMg1のソースは基準バイアス電圧Vbias,refに接続されており、前記第1の利得トランジスタMg1のドレインは利得段の出力端に接続されている。第1の利得トランジスタMg1はNチャネルタイプのMOSトランジスタである。
【０１０１】
前置増幅器の利得段6は直列になった複数の利得トランジスタMg2、Mgkも備え、これらの利得トランジスタMg2、Mgkのそれぞれがドレイン、ソースおよびゲートを有し、これら直列の利得トランジスタMg2、Mgkのそれぞれのドレインが、そのゲートに接続されている(ダイオード接続トランジスタ)。これら直列の利得トランジスタのうち1つは、そのドレインが第1の利得トランジスタMg1のドレインに接続されており、Mg2と称される。したがって、この利得トランジスタMg2のゲートは利得段6の出力端に接続されている。直列の利得トランジスタはPチャネルタイプのMOSトランジスタである。
【０１０２】
説明された利得段6は共通ソース増幅器であり、第1の利得トランジスタMg1はNMOS入力トランジスタであって、直列のダイオード接続PMOS利得トランジスタMg2、Mgkは負荷である。ダイオード接続の負荷を有するそのような構成は、寸法に強く左右されることのない利得を有し、その結果、寸法関連の不整合の影響が低減され、画素配列の固定パターンノイズ(FPN)性能が改善される。
【０１０３】
少なくとも2つの直列になったダイオード接続の利得トランジスタMg2、Mgkがあり、すなわちk=3である。好ましくは、より多くのダイオード接続の利得トランジスタが直列に構成されている。好ましい実施形態では、3つまたは4つのダイオード接続の利得トランジスタが直列に接続されている。そのような直列に構成されたダイオード接続利得トランジスタの最大の数は、直列のダイオード接続トランジスタMg2からMgkにわたるゲート-ソース電圧が、結果として生じる出力電圧Vampによって制限されないように、入力電圧スイング、すなわち入力電圧Vfrontの予期される最高レベルによって求められる。
【０１０４】
利得段の回路6がサブ閾値領域において動作する場合、直列になったダイオード接続の利得トランジスタMg2からMgkの寸法が等しいと想定して、出力電圧Vampは次のように計算され、
【０１０５】
【数１２】
0006415572.tif 000013
【０１０６】
ここで
-  VDDは高レベルの供給電圧であり、
-  nMg1およびnMg2は、それぞれ利得トランジスタMg1およびMg2のサブ閾値の傾斜係数であり、
-  Vtは熱電圧であり、
-  LMg1およびLMg2は、それぞれ第1の利得トランジスタMg1および第2の利得トランジスタMg2のチャネル長さであり、
-  WMg1およびWMg2は、それぞれ第1の利得トランジスタMg1および第2の利得トランジスタMg2のチャネル幅であり、
-  I0,Mg1およびI0,Mg2は、それぞれ第1の利得トランジスタMg1および第2の利得トランジスタMg2のサブ閾値の飽和電流である。
【０１０７】
入力電圧の変化ΔVfrontは、次式の出力電圧変化ΔVampをもたらす。
【０１０８】
【数１３】
0006415572.tif 000014
【０１０９】
利得段6によってこのようにもたらされる利得により、光電流Iphの強度の特定の変化ΔIphに応じて、結果として生じる電圧変化が(k-1)倍の利得だけ増大するので、光電流Iphのより小さい電流強度の変化ΔIphを検知することが可能になる。さらに、結果として生じる電圧変化が、過渡現象検知回路3のスイッチドキャパシタ差動増幅器などの次の増幅器の入力端の前で増大するので、そのような次の増幅器の利得は、同じ全体のコントラストの感度を実現する一方でより小さくすることができ、CMOSデバイスのサイズ、特にスイッチドキャパシタ増幅器のキャパシタのサイズがかなり縮小される。
【０１１０】
図6または図7に示された受光素子回路5などの出力端50に接続された図8による利得段6を使用すると、光電流に依拠する帯域幅限界が実現され得る。次いで、利得段は、その帯域幅を自動調整することによって、自動の、光電流制御されたノイズ低減をもたらす。電力が半分になるポイントに対応する-3dBの周波数は、第1の利得トランジスタMg1を通って流れる電流IMg1に比例し、次式で表され、
【０１１１】
【数１４】
0006415572.tif 000015
【０１１２】
第1の利得トランジスタMg1を通る電流IMg1は、電圧差Vfront-Vbias,refに依拠する。第1の利得トランジスタMg1がサブ閾値領域において動作する状況で、-3dBの周波数は次の比例式で表される。
【０１１３】
【数１５】
0006415572.tif 000016
【０１１４】
図6および図7におけるような受光素子回路5の第1の受光素子トランジスタMp1と利得段6の第1の利得トランジスタMg1とが等しいサイズのトランジスタであって、しかもバイアス基準電圧Vbias,refが光ダイオードPDにわたる逆電圧VDと等しければ、-3dBの周波数は光電流Iphに比例することになり、次式が成り立つ。
【０１１５】
【数１６】
0006415572.tif 000017
【０１１６】
光ダイオードPDにわたる逆電圧VDは光電流Iphとほぼ無関係であるので、バイアス基準電圧Vbias,refは、図6または図7のものなどの受光素子回路において対象にされた光ダイオードを有するダミー回路を使用して、そのような受光素子回路の出力電圧がバイアス基準電圧Vbias,refとして用いられる状況で、配列におけるすべての画素に対して全体的に導出され得る。
【０１１７】
したがって、利得段の回路6は、後段の回路、すなわち過渡現象検知回路2および露光量測定回路3から影響を受けやすいフロントエンド回路1を効果的に切り離すための従来型のソースフォロアを置換することができ、光電流に依拠する帯域幅制御およびさらなる信号増幅が達成され得る。
【０１１８】
図9は、前述のように本発明の可能な実施形態による複数の画素回路91を備える画像センサ90を示す。示された画素回路91は配列に構成されている。
【符号の説明】
【０１１９】
1  フロントエンド回路
2  過渡現象検知回路
3  露光量測定回路
4  出力端
5  受光素子回路
6  利得段
7  電圧コンパレータ
8  電圧コンパレータ
9  論理回路
10  電流源
11  電圧コンパレータ
12  論理回路
13  ユニティ利得バッファ
20  入力端
30  入力端
50  出力端
90  画像センサ
91  画素回路
100  サンプルアンドホールド回路
101  出力端
102  アナログデジタル変換器(ADC)
103  出力端
【図１】
0006415572.tif 000018
【図２】
0006415572.tif 000019
【図３】
0006415572.tif 000020
【図４】
0006415572.tif 000021
【図５】
0006415572.tif 000022
【図６】
0006415572.tif 000023
【図７】
0006415572.tif 000024
【図８】
0006415572.tif 000025
【図９】
0006415572.tif 000026
【図１０】
0006415572.tif 000027