(57)【特許請求の範囲】
【請求項１】
メインバッテリおよびサブバッテリである一対の電池を並列接続するためのリレートランジスタ回路と、
前記リレートランジスタ回路に接続された前記一対の電池のうち、少なくとも一方の電池の電位の所定の基準電位に対する電位差の符号が、正常接続状態に対して反転した場合に前記リレートランジスタ回路を遮断状態とする遮断回路を備え、
前記リレートランジスタ回路は、ソース端子がバックツーバック接続された一組のＮチャネルＭＯＳＦＥＴを備えており、
前記一組のＮチャネルＭＯＳＦＥＴの各ドレイン端子は、一方が前記メインバッテリに接続され、他方が前記サブバッテリに接続されており、
前記遮断回路は、前記ＮチャネルＭＯＳＦＥＴの前記ソース端子と、ゲート端子とを短絡する短絡回路を備え、
前記短絡回路は、前記一組のＮチャネルＭＯＳＦＥＴのソース端子間に接続され、
前記短絡回路は、各前記ＮチャネルＭＯＳＦＥＴの前記ソース端子と、前記ゲート端子との間にそれぞれ直列接続され、ゲート端子が前記基準電位とされた前記一組のＮチャネルＭＯＳＦＥＴと異なる１つの短絡用ＮチャネルＭＯＳＦＥＴを備え、
前記短絡用ＮチャネルＭＯＳＦＥＴは、前記メインバッテリおよび前記サブバッテリの少なくともいずれか一方を逆接続した場合に、前記ソース端子よりもゲート電位が大きくなるように接続され、ゲート端子に“Ｈ”レベルの電圧が印加された状態となり、前記リレートランジスタ回路を構成している前記一組のＮチャネルＭＯＳＦＥＴをオフ状態に遷移する、
スイッチボックス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチボックスに関する。
【背景技術】
【０００２】
近年、様々な分野において電子化が進み、電気容量の確保の要求から複数の二次電池を電源として用いることがなされている。
【０００３】
例えば、自動車においては、エンジン始動用のスタータモータを駆動するメインバッテリとしての鉛蓄電池に加えて、オーディオ機器等の車載機器に電力を供給するためのサブバッテリとしてのリチウムイオン電池を搭載する車載電源システムが提案されている。
【０００４】
このような車載電源システムが提案された背景としては、電気容量の確保だけでなく、装置寿命の向上やコストアップ抑制などが挙げられる。
すなわち、メインバッテリとしての鉛蓄電池は、サブバッテリとしてのリチウムイオン電池に比べて安価であるが、頻繁な充放電に対する耐久性は低くなっている。特に停車時にエンジンを停止するアイドルストップ機能を有する車両や、車両の回生エネルギーをオルタネータにより発電させて充電を行う車両などにおいて、鉛蓄電池を用いた場合には、頻繁に放電あるいは充電を行うこととなり、早期の劣化が予測されるからである。
【０００５】
そこで、安価な鉛蓄電池と、頻繁な充放電に対する耐久性の高いリチウムイオン電池を同時に搭載し、アイドルストップ中における負荷への電力供給や回生充電等の頻度の高い充放電動作をリチウムイオン電池に優先的に行わせ、鉛蓄電池の劣化軽減を図るとともに、長時間にわたるバックアップ電源供給などの電力容量の確保を鉛蓄電池に担わせることにより、リチウムイオン電池の小容量化によるコストアップの抑制を図っているのである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１６６７６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、上述したような車載電源システムにおいて、バッテリ交換時などにおいて、メインバッテリとサブバッテリのうちいずれか一方のバッテリを逆極性で接続してしまった場合には、高電位側となった一方のバッテリから、低電位側となった他方のバッテリに電流（以下、逆接電流という）が流れ込む虞がある。
そこで、確実に逆接電流を阻止できる車載電源システムを構築することが可能なスイッチボックスが望まれている。
【０００８】
本発明は、上記の事情に鑑みてなされたものであって、バッテリの逆接続時の逆接電流を確実に阻止することが可能なスイッチボックスを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、実施形態のスイッチボックスは、メインバッテリおよびサブバッテリである一対の電池を並列接続するためのリレートランジスタ回路と、前記リレートランジスタ回路に接続された前記一対の電池のうち、少なくとも一方の電池の電位の所定の基準電位に対する電位差の符号が、正常接続状態に対して反転した場合に前記リレートランジスタ回路を遮断状態とする遮断回路を備え、前記リレートランジスタ回路は、ソース端子がバックツーバック接続された一組のＮチャネルＭＯＳＦＥＴを備えており、前記一組のＮチャネルＭＯＳＦＥＴの各ドレイン端子は、一方が前記メインバッテリに接続され、他方が前記サブバッテリに接続されており、前記遮断回路は、前記ＮチャネルＭＯＳＦＥＴの前記ソース端子と、ゲート端子とを短絡する短絡回路を備え、前記短絡回路は、前記一組のＮチャネルＭＯＳＦＥＴのソース端子間に接続され、前記短絡回路は、各前記ＮチャネルＭＯＳＦＥＴの前記ソース端子と、前記ゲート端子との間にそれぞれ直列接続され、ゲート端子が前記基準電位とされた前記一組のＮチャネルＭＯＳＦＥＴと異なる１つの短絡用ＮチャネルＭＯＳＦＥＴを備え、前記短絡用ＮチャネルＭＯＳＦＥＴは、前記メインバッテリおよび前記サブバッテリの少なくともいずれか一方を逆接続した場合に、前記ソース端子よりもゲート電位が大きくなるように接続され、ゲート端子に“Ｈ”レベルの電圧が印加された状態となり、前記リレートランジスタ回路を構成している前記一組のＮチャネルＭＯＳＦＥＴをオフ状態に遷移する。
【発明の効果】
【００１１】
実施形態のスイッチボックスによれば、メインバッテリおよびサブバッテリである一対の電池を並列接続する場合に、いずれか一方の電池を逆極性で接続してしまった場合であっても、高電位側となった一方の電池から、低電位側となった他方の電池に流れ込む逆接電流を確実に阻止することができる、という効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】図１は、一対の車載バッテリを備えた車載電源システムの概要構成ブロック図である。
【図２】図２は、スイッチボックスの概要構成ブロック図である。
【図３】図３は、スイッチボックスの詳細回路例の説明図である。
【発明を実施するための形態】
【００１３】
次に図面を参照して好適な実施形態について説明する。
図１は、一対の車載バッテリを備えた車載電源システムの概要構成ブロック図である。
車載電源システム１０は、鉛蓄電池として構成されたメインバッテリ１１と、同じく鉛蓄電池として構成されたサブバッテリ１２と、ＥＣＵ等として構成された車載コントローラ１３と、車載コントローラ１３の制御下でメインバッテリ１１とサブバッテリ１２との並列接続／遮断等を行うリレートランジスタ回路として構成されたソリッドステートリレー（ＳＳＲ）を備えたスイッチボックス１４と、を備えている。
【００１４】
上記構成において、車載コントローラ１３は、検査モードにおいて、スイッチボックス１４を構成している複数のＦＥＴを個別にオン制御あるいはオフ制御し、得られるテスト電圧ＶＴＳＴに基づいてスイッチボックス１４を構成している各ＦＥＴのショート故障、オープン故障の検出を行う。
【００１５】
また、車載コントローラ１３は、通常動作モードにおいては、メインバッテリ１１及びサブバッテリ１２の過充電や過放電に伴う早期劣化を防止するため、メインバッテリ１１あるいはサブバッテリ１２のＳＯＣ（State  Of  Charge）が適正範囲となるように、制御を行う。
【００１６】
すなわち、メインバッテリ１１のＳＯＣが適正範囲より低下した場合には、レギュレータで調整する発電電力の設定電圧を高く設定することで、メインバッテリ１１への充電を促進する。また、メインバッテリ１１のＳＯＣが適正範囲より上昇した場合には、レギュレータで調整する発電電力の設定電圧を低く設定することで、メインバッテリ１１からの放電を促進する。
【００１７】
ところで、メインバッテリ１１の開放電圧と、サブバッテリ１２の開放電圧とは異なっているのが通常で有り、単純にメインバッテリ１１とサブバッテリ１２とを電気的に接続してしまうと、メインバッテリ１１のＳＯＣを適正範囲に収めるために、発電電力の設定電圧を変更することにより、サブバッテリ１２の過充電あるいは過放電が起きる虞がある。
【００１８】
このため、車載コントローラ１３は、メインバッテリ１１へ充電し、サブバッテリ１２への充電をさせたくない場合や、サブバッテリ１２からメインバッテリ１１への放電をさせたくない場合には、スイッチボックス１４に対してメインバッテリ１１とサブバッテリ１２との遮断状態に移行し、あるいは、遮断状態を維持する指示を行う。
【００１９】
図２は、スイッチボックスの概要構成ブロック図である。
スイッチボックス１４は、並列接続された複数（図２では、３個）のリレートランジスタ回路２１−１〜２１−３と、車載コントローラ１３からの全オン制御信号ＣALL_ONに基づいて複数のリレートランジスタ回路２１−１〜２１−３を同時にオン動作させるための同時オン回路２２と、車載コントローラ１３からの全オフ制御信号ＣALL_OFFに基づいて複数のリレートランジスタ回路２１−１〜２１−３を同時にオフ動作するための同時オフ回路２３と、車載コントローラ１３からの個別オン／オフ制御信号ＣON_OFF11、ＣON_OFF12、ＣON_OFF21、ＣON_OFF22、ＣON_OFF31、ＣON_OFF32に基づいて、複数のリレートランジスタ回路２１−１〜２１−３を構成している後述する６個のＮチャネルＭＯＳＦＥＴを個別に駆動するために各リレートランジスタ回路にそれぞれ一組ずつ設けられた個別駆動回路２４−１〜２４−６と、メインバッテリ１１の電圧ＶＭＢを検出するメイン電圧検出回路２５と、サブバッテリ１２の電圧ＶＳＢを検出するサブ電圧検出回路２６と、リレートランジスタ回路２１−１〜２１−３のテスト時のテスト電圧ＶＴＳＴを検出するテスト電圧検出回路２７と、を備えている。
この場合において、リレートランジスタ回路を複数設けているのは、複数系統に分流し、実質的な電気容量を大きく確保するためである。
【００２０】
図３は、スイッチボックスの詳細回路例の説明図である。
リレートランジスタ回路２１−１〜２１−３は、図３に示すように、ソース端子がバックツーバック接続された一対のＮチャネルＭＯＳＦＥＴ３１−１、３１−２を備えている。さらにＮチャネルＭＯＳＦＥＴ３１−１のソース端子−ゲート端子間及びＮチャネルＭＯＳＦＥＴ３１−２のソース端子−ゲート端子間には、アノードが接続された一対のツェナーダイオードが逆流を防止するとともに、ＮチャネルＭＯＳＦＥＴ３１−１あるいはＮチャネルＭＯＳＦＥＴ３１−２のソース端子−ゲート端子間に所定の一定電圧を印加するための逆流防止定電圧回路ＣＶがそれぞれ接続されている。
【００２１】
同時オン回路２２は、図３に示すように、リレートランジスタを構成する一対のＮチャネルＭＯＳＦＥＴ３１−１、３１−２のゲート端子に電流制限抵抗３２を介してコレクタ端子が接続されたＰＮＰトランジスタ３３と、ＰＮＰトランジスタ３３のエミッタ端子に接続され、“Ｈ”レベルの電圧を印加可能な昇圧回路３４と、ベース端子に車載コントローラ１３から全オン制御信号ＣALL_ONが入力され、コレクタ端子がＰＮＰトランジスタ３３のベース端子に接続され、コレクタ端子がＰＮＰトランジスタ３３のベース端子にプルダウン抵抗３５を介して接続され、エミッタ端子が接地され、全オン制御信号ＣALL_ONに基づいて、ＰＮＰトランジスタ３３を駆動するＮＰＮトランジスタ３６と、を備えている。
【００２２】
上記構成において、ＰＮＰトランジスタ３３のベース端子−エミッタ端子間には、ＰＮＰトランジスタ３３のオン状態におけるベース−エミッタ電圧を一定電圧とするためにツェナーダイオード及び抵抗が並列接続された定電圧回路ＣＶ２が設けられている。
【００２３】
同時オフ回路２３は、図３に示すように、一対のＮチャネルＭＯＳＦＥＴ３１−１、３１−２の両ソース端子にソース端子が接続され、一対のＮチャネルＭＯＳＦＥＴ３１−１、３１−２の両ゲート端子にドレイン端子が接続され、オン状態となって、ＮチャネルＭＯＳＦＥＴのソース−ゲート端子間を短絡するオフ制御用のＮチャネルＭＯＳＦＥＴ３７と、ＮチャネルＭＯＳＦＥＴ３７のゲート端子を基準電位Ｖｒｅｆ（＝０Ｖ）に接続するためのプルダウン抵抗３８と、ＮチャネルＭＯＳＦＥＴ３７とプルダウン抵抗３８の接続点にコレクタ端子が接続され、昇圧回路３４にエミッタ端子が接続されたＰＮＰトランジスタ３９と、ベース端子に車載コントローラ１３から全オフ制御信号ＣALL_OFFが入力され、コレクタ端子がＰＮＰトランジスタ３９のベース端子にプルダウン抵抗４０を介して接続され、エミッタ端子が接地され、全オフ制御信号ＣALL_OFFに基づいてＰＮＰトランジスタ３９を駆動するＮＰＮトランジスタ４１と、を備えている。
【００２４】
上記構成において、ＮチャネルＭＯＳＦＥＴ３７及びプルダウン抵抗３８は、リレートランジスタ回路２１−１〜２１−３を遮断状態とする遮断回路として機能しており、ＮチャネルＭＯＳＦＥＴ３７は、リレートランジスタ回路２１−１〜２１−３を構成しているＮチャネルＭＯＳＦＥＴ３１−１、３１−２のソース端子と、ゲート端子とを短絡する短絡回路、すなわち、短絡用ＮチャネルＭＯＳＦＥＴとして機能している。したがって、短絡回路としては、ＮチャネルＭＯＳＦＥＴ３７だけで構成されており、回路の簡略化が図れるとともに、確実にリレートランジスタ回路２１−１〜２１−３を遮断できる。
【００２５】
また、ＮチャネルＭＯＳＦＥＴ３７のソース端子−ゲート端子間には、アノードが接続された一対のツェナーダイオードが逆流を防止するとともに、ＮチャネルＭＯＳＦＥＴ３７のソース端子−ゲート端子間に所定の一定電圧を印加するための逆流防止定電圧回路ＣＶ１が接続されている。また、ＰＮＰトランジスタ３９のベース端子−エミッタ端子間には、ＰＮＰトランジスタ３９のオン状態におけるベース−エミッタ電圧を一定電圧とするためにツェナーダイオード及び抵抗が並列接続された定電圧回路ＣＶ３が設けられている。
【００２６】
ここで、個別駆動回路２４−１〜２４−６は、それぞれ対応するリレートランジスタ回路を構成しているＮチャネルＭＯＳＦＥＴを駆動可能とされ、同様の構成となっているので、個別駆動回路２４−１を例として図３を参照して説明する。
【００２７】
個別駆動回路２４−１は、図３に示すように、ＰＮＰトランジスタ５２、バイアス回路５３、及びＮＰＮトランジスタ５４を備えている。
【００２８】
上記構成において、個別駆動回路２４−１〜２４−６を構成しているすべてのＰＮＰトランジスタ５２のコレクタ端子は、プルダウン抵抗５５を介してＮＰＮトランジスタ５６のコレクタ端子に共通接続されている。
【００２９】
ここで、ＮＰＮトランジスタ５６は、ベース端子に車載コントローラ１３から廻り込み防止制御信号ＣSTPが入力され、個別オン／オフ動作時にオン状態とされ、制御対象以外のＮチャネルＭＯＳＦＥＴ３１−１、３１−２のゲート端子は、接地状態（“Ｌ”レベル）となり、制御対象のＮチャネルＭＯＳＦＥＴ３１−１（あるいは、ＮチャネルＭＯＳＦＥＴ３１−２）の制御時の電力の廻り込みにより動作することはないように、プルダウン抵抗５５及びＮＰＮトランジスタ５６は、廻り込み防止回路２８として機能している。
これらの個別駆動回路２４−１〜２４−６及び廻り込み防止回路２８は、リレートランジスタ回路２１−１〜２１−３を構成しているＮチャネルＭＯＳＦＥＴ３１−１、３１−２を個別に動作テストする際に用いられる。
【００３０】
次に実施形態の動作を説明する。
［１］全オン時の動作
まず、リレートランジスタ回路２１−１〜２１−３を構成している全てのＮチャネルＭＯＳＦＥＴ３１−１〜３１−２を全てオン状態とする全オン時の動作を説明する。
初期状態においては、リレートランジスタ回路２１−１〜２１−３を構成している全てのＮチャネルＭＯＳＦＥＴ３１−１〜３１−２がオフ状態で有り、ＮチャネルＭＯＳＦＥＴ３１−１と、ＮチャネルＭＯＳＦＥＴ３１−２とは、ソース端子がバックツーバック接続され、寄生ダイオードが互いに逆方向を向いているため、メインバッテリ１１と、サブバッテリ１２とは、非接続状態となっている。
【００３１】
まず、車載コントローラ１３は、全オン制御信号ＣALL_ON＝“Ｈ”レベルとする。
これにより、ＮＰＮトランジスタ３６は、オン状態となり、ＰＮＰトランジスタ３３のベース端子の電位は、プルダウン抵抗３５により接地レベルとなり、ＰＮＰトランジスタ３３がオン状態となる。
これらの結果、昇圧回路３４の“Ｈ”レベルの電圧（＝２０Ｖ）は、リレートランジスタ回路２１−１〜２１−３のそれぞれを構成しているＮチャネルＭＯＳＦＥＴ３１−１、３１−２のゲート端子に印加され、全てのＮチャネルＭＯＳＦＥＴ３１−１、３１−２をオン状態（閉状態）とする。
【００３２】
したがって、メインバッテリ１１及びサブバッテリ１２は、リレートランジスタ回路２１−１〜２１−３を介して並列接続され、一体となって電力供給を行うこととなる。
【００３３】
［２］全オフ時の動作
次に、リレートランジスタ回路２１−１〜２１−３を構成している全てのＮチャネルＭＯＳＦＥＴ３１−１〜３１−２を全てオフ状態とする全オフ時の動作を説明する。
初期状態においては、リレートランジスタ回路２１−１〜２１−３を構成している全てのＮチャネルＭＯＳＦＥＴ３１−１〜３１−２がオン状態となっているものとする。
【００３４】
車載コントローラ１３は、全オン制御信号ＣALL_ON＝“Ｌ”レベルとして、ＮＰＮトランジスタ３６及びＰＮＰトランジスタ３３をオフ状態にした後、全オフ制御信号ＣALL_OFF＝“Ｈ”レベルとする。
これにより、ＮＰＮトランジスタ４１は、オン状態となり、ＰＮＰトランジスタ３９のベース端子の電位は、プルダウン抵抗４０により接地レベルとなり、ＰＮＰトランジスタ３９がオン状態となる。
【００３５】
これらの結果、昇圧回路３４の“Ｈ”レベルの電圧は、ＮチャネルＭＯＳＦＥＴ３７のゲート端子に印加される。
ＮチャネルＭＯＳＦＥＴ３７は、オン状態となり、リレートランジスタ回路２１−１〜２１−３を構成している全てのＮチャネルＭＯＳＦＥＴ３１−１〜３１−２のソース端子の電位と、ゲート端子の電位は、同電位となり、全てのＮチャネルＭＯＳＦＥＴ３１−１〜３１−２はオフ状態となる。
【００３６】
したがって、メインバッテリ１１及びサブバッテリ１２は、リレートランジスタ回路２１−１〜２１−３により並列接続が解除されることとなる。
【００３７】
［３］バッテリ逆接続時の動作
次にバッテリ逆接続時の動作について説明する。
［３．１］メインバッテリの逆接続時
まず、初期状態において、リレートランジスタ回路２１−１〜２１−３を構成している全てのＮチャネルＭＯＳＦＥＴ３１−１〜３１−２がオフ状態で有り、メインバッテリ１１と、サブバッテリ１２とは、非接続状態となっているものとする。
【００３８】
上記状態において、メインバッテリ１１と、サブバッテリ１２とは、図３に示すように、ダイオードＤ１１のカソード端子と、ダイオードＤ１２のカソード端子とが接続されているため、ＮチャネルＭＯＳＦＥＴ３１−１、３１−２がオン状態（閉状態）とならなければ、高電位側（例えば、＋１２Ｖ）となるサブバッテリ１２から低電位側（たとえば、−１２Ｖ）となるメインバッテリ１１に電流が流れ込むことはないはずである。
【００３９】
ところで、ＮチャネルＭＯＳＦＥＴ３１−１、３１−２のゲート端子の電位は、接地電位となっている。
【００４０】
メインバッテリ１１が逆接続されると、ＮチャネルＭＯＳＦＥＴ３１−１、３１−２のソース端子の電位は、メインバッテリ１１の電位にＮチャネルＭＯＳＦＥＴ３１−１の寄生ダイオードの降下電圧Ｖｆを加算した電位（例えば、−１２＋Ｖｆ［Ｖ］）となる。
【００４１】
この結果、ＮチャネルＭＯＳＦＥＴ３１−１、３１−２は、オン状態（閉状態）に遷移することとなる。つまり、サブバッテリ１２からメインバッテリ１１（あるいはメインバッテリ１１からサブバッテリ１２）に電流が流れ込む状態が生じる虞がある。
【００４２】
一方、ＮチャネルＭＯＳＦＥＴ３７のゲート端子の電位は、プルダウン抵抗３８により基準電位Ｖｒｅｆ（＝０Ｖ：接地電位）となる。したがって、少なくともメインバッテリ１１あるいはサブバッテリ１２のうち、少なくとも一方のバッテリが逆接続されると、当該逆接続されたバッテリの電位の所定の基準電位Ｖｒｅｆに対する電位差の符号が、正常接続状態に対して確実に反転することとなる。
【００４３】
すなわち、ＮチャネルＭＯＳＦＥＴ３７のソース端子の電位＜ＮチャネルＭＯＳＦＥＴ３７のゲート電位となり、ＮチャネルＭＯＳＦＥＴ３７は、ゲート端子に“Ｈ”レベルの信号が印加された状態となる。
【００４４】
そして、ＮチャネルＭＯＳＦＥＴ３７は、オン状態に遷移し、リレートランジスタ回路２１−１〜２１−３のそれぞれを構成しているＮチャネルＭＯＳＦＥＴ３１−１及びＮチャネルＭＯＳＦＥＴ３１−２は、ソース端子とゲート端子が短絡されてほぼ同電位となるため、オフ状態へと遷移することとなる。
【００４５】
これらの結果、リレートランジスタ回路２１−１〜２１−３は、全てオフ状態となり、高電位側（例えば、＋１２Ｖ）となるサブバッテリ１２から低電位側（たとえば、−１２Ｖ）となるメインバッテリ１１に電流が流れ込むことはない。
【００４６】
［３．２］サブバッテリの逆接続時
次に、初期状態において、リレートランジスタ回路２１−１〜２１−３を構成している全てのＮチャネルＭＯＳＦＥＴ３１−１〜３１−２がオフ状態で有り、メインバッテリ１１と、サブバッテリ１２とは、非接続状態となっているものとする。
【００４７】
上記状態において、メインバッテリ１１と、サブバッテリ１２とは、図３に示すように、ダイオードＤ１１のカソード端子と、ダイオードＤ１２のカソード端子とが接続されているため、高電位側（例えば、＋１２Ｖ）となるサブバッテリ１２から低電位側（たとえば、−１２Ｖ）となるメインバッテリ１１に電流が流れ込むことはないはずである。
【００４８】
ところで、ＮチャネルＭＯＳＦＥＴ３１−１、３１−２のゲート端子の電位は、接地電位となっている。
【００４９】
サブバッテリ１２が逆接続されると、ＮチャネルＭＯＳＦＥＴ３１−１、３１−２のソース端子の電位は、サブバッテリ１２の電位にＮチャネルＭＯＳＦＥＴ３１−２の寄生ダイオードの降下電圧Ｖｆを加算した電位（例えば、−１２＋Ｖｆ［Ｖ］）となる。
【００５０】
この結果、ＮチャネルＭＯＳＦＥＴ３１−１、３１−２は、オン状態（閉状態）に遷移することとなる。
【００５１】
一方、ＮチャネルＭＯＳＦＥＴ３７のソース端子の電位は、サブバッテリ１２の電位にＮチャネルＭＯＳＦＥＴ３１−２の寄生ダイオードの降下電圧Ｖｆを加算した電位（例えば、−１２＋Ｖｆ［Ｖ］）となる。
これに対し、ＮチャネルＭＯＳＦＥＴ３７のゲート端子の電位は、プルダウン抵抗３８により基準電位Ｖｒｅｆ（＝０Ｖ：接地電位）となる。
【００５２】
すなわち、ＮチャネルＭＯＳＦＥＴ３７のソース端子の電位＜ＮチャネルＭＯＳＦＥＴ３７のゲート電位となり、ＮチャネルＭＯＳＦＥＴ３７は、ゲート端子に“Ｈ”レベルの信号が印加された状態となる。
【００５３】
そして、ＮチャネルＭＯＳＦＥＴ３７は、オン状態に遷移し、リレートランジスタ回路２１−１〜２１−３のそれぞれを構成しているＮチャネルＭＯＳＦＥＴ３１−１及びＮチャネルＭＯＳＦＥＴ３１−２は、ソース端子とゲート端子が短絡されて同電位となるため、オフ状態へと遷移することとなる。
これらの結果、リレートランジスタ回路２１−１〜２１−３は、全てオフ状態となり、高電位側（例えば、＋１２Ｖ）となるメインバッテリ１１から低電位側（たとえば、−１２Ｖ）となるサブバッテリ１２に電流が流れ込むことはない。
【００５４】
［３．３］メインバッテリ及びサブバッテリの逆接続時
この場合においても、上述した場合と同様に、ＮチャネルＭＯＳＦＥＴ３７のソース端子の電位は、メインバッテリ１１の電位あるいはサブバッテリ１２の電位のうち、より低い電位にＮチャネルＭＯＳＦＥＴ３１−２の寄生ダイオードの降下電圧Ｖｆを加算した電位となる。例えば、メインバッテリ１１の電位が−１２．２Ｖであり、サブバッテリ１２の電位が−１２．１Ｖであった場合には、ＮチャネルＭＯＳＦＥＴ３７のソース端子の電位は、メインバッテリ１１の電位にＮチャネルＭＯＳＦＥＴ３１−２の寄生ダイオードの降下電圧Ｖｆを加算した電位（＝−１２．２Ｖ＋Ｖｆ）となる。
【００５５】
一方、ＮチャネルＭＯＳＦＥＴ３７のゲート端子の電位は、プルダウン抵抗３８により基準電位Ｖｒｅｆ（＝０Ｖ：接地電位）となるので、ＮチャネルＭＯＳＦＥＴ３７のソース端子の電位＜＜ＮチャネルＭＯＳＦＥＴ３７のゲート電位となり、ＮチャネルＭＯＳＦＥＴ３７は、ゲート端子に“Ｈ”レベルの信号が印加された状態となる。
【００５６】
したがって、ＮチャネルＭＯＳＦＥＴ３７は、オン状態に遷移し、リレートランジスタ回路２１−１〜２１−３のそれぞれを構成しているＮチャネルＭＯＳＦＥＴ３１−１及びＮチャネルＭＯＳＦＥＴ３１−２は、ソース端子とゲート端子が短絡されて同電位となるため、オフ状態へと遷移することとなる。
これらの結果、リレートランジスタ回路２１−１〜２１−３は、全てオフ状態となり、高電位側となるバッテリから低電位側となるバッテリに電流が流れ込むことはない。
また、以上の説明のように、ＮチャネルＭＯＳＦＥＴ３７は、全オフ動作時及びバッテリの逆接続時の双方で機能的に兼用されているため、別回路として構成する場合と比較して、部品点数を減少させることができる。
【００５７】
以上の説明のように、本実施形態のスイッチボックス１４によれば、メインバッテリ１１あるいはサブバッテリ１２の少なくともいずれか一方を正常接続状態の極性に対し、逆極性で接続してしまった場合であっても、メインバッテリ１１及びサブバッテリ１２を接続してしまうことがないので、高電位側となったバッテリから、低電位側となった他方のバッテリに逆接電流が流れ込むことはなく、確実に逆接電流を阻止できる車載電源システムを構築することが可能となる。
【００５８】
以上、本発明を実施形態をもとに説明したが、この実施形態は例示であり、それらの各構成要素及びその組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５９】
例えば、以上の説明においては、メインバッテリ１１及びサブバッテリ１２として、鉛蓄電池の場合を説明したが、少なくとも一方がリチウムイオン電池等の他の二次電池であっても定格出力電圧が同一であれば、同様に適用することが可能である。
【００６０】
また、以上の説明においては、メインバッテリ１１及びサブバッテリ１２として、単独の二次電池を用いていたが、少なくとも一方を複数の電池を直列接続あるいは並列接続して１個の電池として機能する組電池とするように構成することも可能である。
【００６１】
また、以上の説明においては、ＮチャネルＭＯＳＦＥＴ３７のゲート端子の電位である、基準電位Ｖｒｅｆを接地電位（＝０Ｖ）としていたが、必ずしも接地電位とする必要は無く、メインバッテリ１１及びサブバッテリ１２のうち、少なくとも一方のバッテリ（電池）の電位の基準電位Ｖｒｅｆに対する電位差の符号が、正常接続状態に対して反転するようにされていれば、接地電位とは異なる電位とすることも可能である。
【符号の説明】
【００６２】
１０  車載電源システム
１１  メインバッテリ
１２  サブバッテリ
１３  車載コントローラ
１４  スイッチボックス
２１−１〜２１−３  リレートランジスタ回路
２２  同時オン回路
２３  同時オフ回路
２４  個別駆動回路
２５  メイン電圧検出回路
２６  サブ電圧検出回路
２７  テスト電圧検出回路
２８  廻り込み防止回路
３１−１，３１−２  ＮチャネルＭＯＳＦＥＴ
３４  昇圧回路
３５  プルダウン抵抗
３６  ＮＰＮトランジスタ
３７  ＮチャネルＭＯＳＦＥＴ（短絡回路、遮断回路、短絡用ＮチャネルＭＯＳＦＥＴ）
３８  プルダウン抵抗（遮断回路）
３９  ＰＮＰトランジスタ
４０  プルダウン抵抗
４１  ＮＰＮトランジスタ
５１  分圧抵抗
５２  ＮＰＮトランジスタ
５３  バイアス回路
５４  ＰＮＰトランジスタ
５５  プルダウン抵抗
５６  ＮＰＮトランジスタ
Ｖｒｅｆ  基準電位
【図１】
0006446485.tif 000002
【図２】
0006446485.tif 000003
【図３】
0006446485.tif 000004