(57)【特許請求の範囲】
【請求項１】
窒化物半導体層にショットキー接合されたゲート電極を有するトランジスタを形成する工程と、
２００℃〜３６０℃の温度で８時間〜２４０時間の高温アニールを前記トランジスタに行う工程と、
前記高温アニールの後に、１８０℃〜３６０℃のチャネル温度で高周波を前記トランジスタに印加するＲＦバーンインを行う工程とを備え、
前記ＲＦバーンインは、前記高温アニールの後かつ前記ＲＦバーンインの前に存在するゲートリーク電流を低減することを特徴とする窒化物半導体装置の製造方法。
【請求項２】
前記高温アニールを窒素雰囲気、水素雰囲気又は重水素雰囲気で行うことを特徴とする請求項１に記載の窒化物半導体装置の製造方法。
【請求項３】
前記トランジスタを形成したウェハを個々の半導体チップに分割し、前記半導体チップをパッケージに組み立てる工程を更に備え、
前記半導体チップを前記パッケージに組み立てた後に前記高温アニールを行うことを特徴とする請求項１又は２に記載の窒化物半導体装置の製造方法。
【請求項４】
前記高温アニールを行った後に、前記トランジスタを形成したウェハを個々の半導体チップに分割し、前記半導体チップをパッケージに組み立てる工程を更に備えることを特徴とする請求項１又は２に記載の窒化物半導体装置の製造方法。
【請求項５】
前記ＲＦバーンインを行った後に、１２５℃〜２５０℃で１時間〜９６時間、−２０Ｖ〜−２Ｖのゲート電圧を前記ゲート電極に印加してオフ状態に保つ高温オフバイアスを行う工程を更に備えることを特徴とする請求項１又は２に記載の窒化物半導体装置の製造方法。
【請求項６】
窒化物半導体層にショットキー接合されたゲート電極を有するトランジスタを形成する工程と、
−６５℃〜３６０℃の範囲で３回〜１０００回の温度サイクルを前記トランジスタに印加する工程と、
前記温度サイクルの後に、１８０℃〜３６０℃のチャネル温度で高周波を前記トランジスタに印加するＲＦバーンインを行う工程とを備え、
前記ＲＦバーンインは、前記温度サイクルの後かつ前記ＲＦバーンインの前に存在するゲートリーク電流を低減することを特徴とする窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号の増幅などに用いられる窒化物半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴと異なり、窒化物半導体で構成された高周波デバイスはゲートにショットキー接合が用いられているため、ゲート・ドレイン間電圧が印加されるとゲートリーク電流が流れる。このゲートリーク電流はショットキー接合界面付近の半導体の結晶性が悪化すると多く流れると言われている。ゲートリーク電流が流れると回路に挿入されているゲート抵抗端で電圧降下が発生しゲート電圧が正にシフトし、特性が変動する。さらに、熱暴走でデバイスが破壊する可能性もある。また、ゲートリーク電流が流れることにより半導体の結晶欠陥が増殖し、さらにゲートリーク電流を増加させるとも言われている。
【０００３】
そこで、このような窒化物半導体装置の製造において、ウェハプロセスとパッケージ組み立ての後、高温で高周波を印加するＲＦバーンイン工程を追加することで、ゲートリーク電流を減少させ、デバイスの信頼性を向上させていた。また、高温でＤＣストレスを印加するバーンイン工程を追加することでゲートリーク電流を減少させていた（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１９２３５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来は高周波バーンインやＤＣバーンインを行ってゲートリーク電流を減少させていたが、高い信頼性が要求される例えば宇宙用システムでは更なるゲートリーク電流の減少が求められている。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的はゲートリーク電流を減少させ、寿命や動作安定性を向上させた信頼性の高い窒化物半導体装置を製造することができる方法を得るものである。
【課題を解決するための手段】
【０００７】
本発明に係る窒化物半導体装置の製造方法は、窒化物半導体層にショットキー接合されたゲート電極を有するトランジスタを形成する工程と、２００℃〜３６０℃の温度で８時間〜２４０時間の高温アニールを前記トランジスタに行う工程と、前記高温アニールの後に、１８０℃〜３６０℃のチャネル温度で高周波を前記トランジスタに印加するＲＦバーンインを行う工程とを備え、前記ＲＦバーンインは、前記高温アニールの後かつ前記ＲＦバーンインの前に存在するゲートリーク電流を低減することを特徴とする。
【発明の効果】
【０００８】
本発明ではまず高温アニールでプロセス欠陥を準安定化状態に遷移させ、その後のＲＦバーンインでほぼ完全な安定化状態に遷移させることでゲートリーク電流を減少させる。これにより、寿命や動作安定性を向上させた信頼性の高い窒化物半導体装置を製造することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る窒化物半導体装置を示す断面図である。
【図２】本発明の実施の形態１に係る窒化物半導体装置の製造方法のフローチャートである。
【図３】比較例に係る窒化物半導体装置の製造方法のフローチャートである。
【図４】本発明の実施の形態２に係る窒化物半導体装置の製造方法のフローチャートである。
【図５】本発明の実施の形態３に係る窒化物半導体装置の製造方法のフローチャートである。
【図６】本発明の実施の形態４に係る窒化物半導体装置の製造方法のフローチャートである。
【発明を実施するための形態】
【００１０】
本発明の実施の形態に係る窒化物半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１１】
実施の形態１．
図１は、本発明の実施の形態１に係るトランジスタを示す断面図である。ＳｉＣ基板１上にＧａＮバッファー層２とＡｌＧａＮショットキーバリア層３が順に積層されている。ＡｌＧａＮショットキーバリア層３にショットキー接合されたゲート電極４と、オーミック接合されたソース電極５及びドレイン電極６が形成されている。窒化膜で形成されたパッシベーション膜７がゲート電極４等を覆っている。ソース電極５は接地され、ゲート電極４はゲート電源８に接続され、ドレイン電極６はドレイン電源９に接続されている。ＡｌＧａＮショットキーバリア層３とＧａＮバッファー層２のヘテロ接合により自発分極とピエゾ効果により二次元電子ガス１０（２ＤＥＧ）形成されている。
【００１２】
図２は、本発明の実施の形態１に係る窒化物半導体装置の製造方法のフローチャートである。まず、ウェハ状態のＳｉＣ基板１を準備する（ステップＳ１）。次に、ＧａＮバッファー層２とＡｌＧａＮショットキーバリア層３を順にエピ成長させる（ステップＳ２）。次に、ウェハプロセスにおいて、ソース電極５、ゲート電極４、ドレイン電極６、及びパッシベーション膜７を形成して図１のトランジスタを形成する（ステップＳ３）。次に、トランジスタを形成したウェハを個々の半導体チップに分割し、半導体チップをパッケージに組み立てる（ステップＳ４）。次に、２００℃〜３６０℃の温度で８時間〜２４０時間の高温アニールをトランジスタに行う（ステップＳ５）。次に、１８０℃〜３６０℃のチャネル温度で高周波をトランジスタに印加するＲＦバーンインを行う（ステップＳ６）。以上の工程により窒化物半導体装置が製造される。
【００１３】
続いて、本実施の形態の効果を比較例と比較して説明する。図３は、比較例に係る窒化物半導体装置の製造方法のフローチャートである。比較例ではパッケージ組立後に高温アニールを行わずにＲＦバーンインを行う。ＲＦバーンインだけでもゲートリーク電流を減少させることができるが十分ではない。そこで、本実施の形態のようにＲＦバーンインの前に高温アニールを行うことで、更にゲートリーク電流を減少させることができる。
【００１４】
この高温アニールのアニール条件を調査したところ、２００℃〜３６０℃の温度範囲内で８時間〜２４０時間のアニールを窒素雰囲気で行うと効果が得られることが判明した。ＲＦバーンインの条件として、入力ＲＦ電力ＰｉｎをコンプレッションレベルＰ２ｄＢ程度にし、意図的にチューナーの整合を不整合状態に調整し、チャネル温度を１８０℃以上（１８０℃〜３６０℃）に上昇させる。
【００１５】
表１に高温アニールやＲＦバーンインを行った時のゲートリーク電流の代表例を示す。ゲート・ドレイン間に−２００Ｖの逆バイアスを印加してゲートリーク電流を測定している。高温アニールやＲＦバーンインなどの前処理がない場合、この仕様のデバイスではゲートリーク電流は８．１ｘ１０−４Ａであった。ここで２８０℃の高温アニールを行うと、２４時間のアニールで２．１ｘ１０−４Ａ、９６時間のアニールで１．８ｘ１０−５Ａまで減少することが確認できた。高温アニールを行わずＲＦバーンインだけを行うと１．３ｘ１０−５Ａまで減少させることができた。本実施の形態のように２８０℃で９６時間の高温アニールとＲＦバーンインを組み合わせると、７．５ｘ１０−６Ａまでゲートリーク電流を減少させることができた。
【００１６】
【表１】
0006292104.tif 000002
【００１７】
一般的に、高温アニールやＲＦバーンインはデバイスの製造過程の中に組み込まれている場合がある。しかし、本実施の形態のように２００℃〜３６０℃で８時間〜２４０時間の高温アニールとチャネル温度を故意に上昇させたＲＦバーンインを組み合わせた例はこれまでにない。
【００１８】
これらのゲートリーク電流の減少効果は各々の処理において以下のような現象が発生しているものと考えられる。デバイス製造工程の特にゲート形成工程においてプロセスダメージが半導体基板に印加され、点欠陥などの結晶欠陥が少なからず発生する。特に窒化物半導体装置では、ゲート電極としてＮｉ、Ｐｔ、Ｐｄ、ＴａＮ、ＷＳｉＮなどの高融点金属を用いるため、高エネルギーで金属を形成する必要があり、半導体内に結晶欠陥が発生する可能性が高まる。この欠陥がドナーとして働いた場合、ポテンシャルを引き下げ、ゲートショットキー障壁の空乏層厚が減少し、電子のトンネル確率が増加し、ゲートリーク電流が増加してしまう。また、発生した欠陥間をホッピング伝導により電子が伝導しゲートリーク電流が流れるとも言われている。
【００１９】
高温アニールには、この結晶欠陥を熱的に安定化させアニールアウトする効果、欠陥周辺に発生していた微小な応力を緩和する効果、半導体内やショットキー界面、半導体と窒化膜界面に微量に存在する水素を安定状態に移動させる効果などがあると考えられる。ただ、２００℃〜３６０℃程度の温度では完全に欠陥を回復させるには充分とは言えない。さらに高温のアニールは効果的ではあるが、これ以上の高温になればゲート、ドレイン、ソースなどの金属電極と半導体が反応を起こし劣化を引き起こす。また、パッシベーション膜が剥離するなどの劣化が生じる可能性が高い。
【００２０】
一方、ＲＦバーンインは、高周波を印加することで電子・正孔対を生成させ、欠陥部分で再結合させることでエネルギーを欠陥に与え比較的低温でも欠陥をアニールアウトできる手法である。
【００２１】
本実施の形態では、まず高温アニールでプロセス欠陥を準安定化状態に遷移させ、その後のＲＦバーンインでほぼ完全な安定化状態に遷移させることでゲートリーク電流が減少したものと考えられる。
【００２２】
図３は、比較例に係る窒化物半導体装置の製造方法のフローチャートである。比較例では高温アニールを行わずＲＦバーンインを行う。この場合、欠陥の中でも比較的不安定な欠陥部分で急激に高周波を印加するため、デバイスが破壊する場合もある。これに対し、本実施の形態ではまず不安定な欠陥を高温で準安定状態に遷移させることにより、その後のＲＦバーンインでのデバイス破壊を無くすことができる。よって、本実施の形態により、ゲートリーク電流を減少させ、寿命や動作安定性を向上させた信頼性の高い窒化物半導体装置を製造することができる。
【００２３】
なお、高温アニールは窒素雰囲気で行うが、これに限らず水素雰囲気又は重水素雰囲気で行ってもよい。窒素やアルゴンガスなどの不活性ガスに水素又は重水素を１００ｐｐｍから１００％の範囲で混入させて用いる。ここで１００％の場合は純粋な水素及び重水素雰囲気となる。高温アニールを水素雰囲気で行うと、窒化膜を通して微量の水素がデバイス内に拡散する。拡散した水素は結晶欠陥の未結合手と結合し欠陥準位を減少させる。さらに重水素を用いた場合は、一旦未結合手に結合し欠陥準位を減少させると、化学反応における同位体効果により、水素以上に強く欠陥と結合し安定状態を保つことができる。また、エピ成長やウェハプロセスに用いられるＭＯＣＶＤやプラズマＣＶＤなどのプロセスでキャリアガスに水素や重水素を用いることでも、自然にデバイス内に水素や重水素が取り込まれ、同様の効果を得ることができる。
【００２４】
実施の形態２．
図４は、本発明の実施の形態２に係る窒化物半導体装置の製造方法のフローチャートである。実施の形態１ではパッケージ組立後に高温アニールを行うため、個別のチップやパッケージにアニールする必要がある。一方、本実施の形態では高温アニールを行った後に、トランジスタを形成したウェハを個々の半導体チップに分割し、半導体チップをパッケージに組み立てる。このように高温アニールをウェハプロセス直後にウェハのまま行うことで、数千から数万のチップを一挙にアニールすることができ、作業を格段に簡略化することができる。
【００２５】
実施の形態３．
図５は、本発明の実施の形態３に係る窒化物半導体装置の製造方法のフローチャートである。ＲＦバーンインを行った後に、１２５℃〜２５０℃で１時間〜９６時間、−２０Ｖ〜−２Ｖのゲート電圧をゲート電極に印加してオフ状態に保つ高温オフバイアスを行う（ステップＳ７）。ドレイン電極６には通常の電圧を印加する。実施の形態１のＲＦバーンインの後に高温オフバイアスストレスを追加印加することで、深い欠陥準位に電子を捕獲させてポテンシャルを持ち上げる作用がある。これにより更にゲートリーク電流を減少させることができる。
【００２６】
実施の形態４．
図６は、本発明の実施の形態４に係る窒化物半導体装置の製造方法のフローチャートである。実施の形態１の高温アニール（ステップＳ５）の代わりに、−６５℃〜３６０℃の範囲で３回〜１０００回の温度サイクルをトランジスタに印加する（ステップＳ８）。温度サイクルを行うことで、結晶欠陥の特に転位を減少させることができる。熱膨張と熱収縮を繰り返すと転位が結晶内を移動し、例えば二本の転位が衝突すると一本の転位として結合し、転位の数が減る。これを繰り返すことにより転位の数を減少させるこができる。点欠陥も同様で点欠陥同士の衝突や転位への取り込みで欠陥数を減少させることができる。この結果、ゲートリーク電流を減少させ、寿命や動作安定性を向上させた信頼性の高い窒化物半導体装置を製造することができる。
【００２７】
なお、実施の形態１〜４では支持基板としてＳｉＣ基板１を用いたが、これに限らずＳｉ基板、サファイヤ基板、ＧａＮ基板など、窒化物エピを成長できる基板であればよい。支持基板の材質が異なるだけでエピ構造は同様のため、高温アニールとＲＦバーンインにより同様にゲートリーク電流を減少させることができる。Ｓｉ基板を用いた場合はデバイスを安価に作製することができる。また、Ｓｉ基板は窒化物エピとの熱膨張係数が大きいため、温度サイクルを行う実施の形態４では更に大きな効果が得られる。サファイヤ基板を用いた場合もＳｉ基板と同様に安価に作製でき、温度サイクルの効果も得られる。ＧａＮ基板を用いた場合は、基板とエピ間の格子不整合がないため転位欠陥がほとんどなく、発生する欠陥はプロセスダメージだけであり、本発明でプロセスダメージを除去することでゲートリーク電流のほとんど流れない理想的なデバイスを製造することができる。
【符号の説明】
【００２８】
１  ＳｉＣ基板、２  ＧａＮバッファー層、３  ＡｌＧａＮショットキーバリア層、４  ゲート電極、５  ソース電極、６  ドレイン電極、７  パッシベーション膜、８  ゲート電源、９  ドレイン電源、１０  二次元電子ガス
【図１】
0006292104.tif 000003
【図２】
0006292104.tif 000004
【図３】
0006292104.tif 000005
【図４】
0006292104.tif 000006
【図５】
0006292104.tif 000007
【図６】
0006292104.tif 000008