(57)【特許請求の範囲】
【請求項１】
入力端子と出力端子の間を接続する第１線路に設けられ、前記入力端子と前記出力端子の間に直列に接続された１又は複数の直列共振子と、
一端が前記第１線路に接続され、他端がグランドに接続された１又は複数の第２線路と、を備え、
前記１又は複数の第２線路のうちの少なくとも１つの線路は、
圧電体と、前記圧電体のｃ軸又は分極軸の方向で前記圧電体を挟む第１下部電極及び第１上部電極と、からなる第１共振子と、
前記第１共振子と直列に接続され、圧電体と、前記第１共振子と前記ｃ軸又は分極軸の同じ方向の電極が同電位となるように前記圧電体を挟む第２下部電極及び第２上部電極と、からなる第２共振子と、
前記第１共振子及び前記第２共振子のうち、一方のみに並列に接続され、他方には並列に接続されないキャパシタと、を備える弾性波フィルタ。
【請求項２】
前記キャパシタは、前記第１共振子及び前記第２共振子のうち並列に生じる寄生容量が小さい方の共振子に並列に接続されている請求項１記載の弾性波フィルタ。
【請求項３】
前記キャパシタは、前記第１共振子に並列に生じる寄生容量と前記第２共振子に並列に生じる寄生容量との差分の絶対値と略同じ大きさの静電容量を有する請求項１または２記載の弾性波フィルタ。
【請求項４】
前記キャパシタは、前記第１下部電極又は前記第２下部電極に接続する下部配線と前記第１上部電極又は前記第２上部電極に接続する上部配線とが誘電体膜を挟んで対向した構造である請求項１から３のいずれか一項記載の弾性波フィルタ。
【請求項５】
前記キャパシタは、前記第１下部電極又は前記第２下部電極に接続する下部配線と前記第１上部電極又は前記第２上部電極に接続する上部配線とが同一面で近接した構造である請求項１から３のいずれか一項記載の弾性波フィルタ。
【請求項６】
入力端子と出力端子の間を接続する第１線路に設けられ、前記入力端子と前記出力端子の間に直列に接続された１又は複数の直列共振子と、
一端が前記第１線路に接続され、他端がグランドに接続された１又は複数の第２線路と、を備え、
前記１又は複数の第２線路のうちの少なくとも１つの線路は、
前記第１線路に接続された第１共通線路と前記グランドに接続された第２共通線路との間に接続された第３線路に設けられ、圧電体と、前記圧電体のｃ軸又は分極軸の方向で前記圧電体を挟む第１下部電極及び第１上部電極と、からなる第１共振子と、
前記第１共通線路と前記第２共通線路との間に前記第３線路に並列に接続された第４線路に設けられて前記第１共振子と並列に接続され、圧電体と、前記第１共振子と前記ｃ軸又は分極軸の同じ方向の電極が逆電位となるように前記圧電体を挟む第２下部電極及び第２上部電極と、からなる第２共振子と、
前記第１共振子の入力側及び出力側で前記第３線路に設けられた第１入力側ノードと第１出力側ノードとの間又は前記第２共振子の入力側及び出力側で前記第４線路に設けられた第２入力側ノードと第２出力側ノードとの間の一方に接続され、他方には接続されていないキャパシタと、を備える弾性波フィルタ。
【請求項７】
送信フィルタと受信フィルタを備え、
前記送信フィルタ及び前記受信フィルタのうちの少なくとも一方が請求項１から６のいずれか一項記載の弾性波フィルタであるデュプレクサ。
【請求項８】
請求項１から６のいずれか一項記載の弾性波フィルタを備えるモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、弾性波フィルタ、デュプレクサ、及びモジュールに関する。
【背景技術】
【０００２】
携帯電話などの通信機器に用いられるフィルタとして、圧電体を下部電極及び上部電極で挟んだ圧電薄膜共振子をラダー型に接続したラダー型フィルタが知られている。また、複数のフィルタを含むデュプレクサ及びモジュールが、通信機器に組み込まれることもある。
【０００３】
圧電薄膜共振子に大きな電力が入力された場合、圧電体のｃ軸方向に依存した非線形性が原因となり、出力信号に２次歪（２次高調波）が発生する。このような２次歪を抑制する方法として、ラダー型フィルタを構成する圧電薄膜共振子を直列に分割し、分割した各共振子の圧電体のｃ軸又は分極軸の同じ方向の電極を同電位とすることや、圧電薄膜共振子を並列に分割し、分割した各共振子の圧電体のｃ軸又は分極軸の同じ方向の電極を逆電位とすることが知られている（例えば、特許文献１）。
【０００４】
また、基板上に設けられた複数の圧電薄膜共振子を覆って金属層が設けられた構造では、圧電薄膜共振子を構成する電極と金属層との間の寄生容量によって特性の劣化が生じることがある。このような特性の劣化を抑制するために、金属層とグランドとの間に直列にインダクタを接続させることが知られている（例えば、特許文献２）。また、圧電薄膜共振子を用いたラダー型フィルタでは、キャビティ以外の領域で下部電極と上部電極とが対向することにより生じる寄生容量によってフィルタ特性が劣化することがある。このようなフィルタ特性の劣化を抑制するために、全ての直列共振子において、上部電極を共振子から一方向にのみ延出させることが知られている（例えば、特許文献３）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−８５９８９号公報
【特許文献２】特表２００８−５０８８２２号公報
【特許文献３】特開２００８−１４１５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１を参照すれば、入力端子と出力端子との間に直列に接続された直列共振子と並列に接続された並列共振子とを含む弾性波フィルタにおいて、２次歪を抑制するために並列共振子を直列又は並列に分割することが考えられる。しかしながら、並列共振子を直列又は並列に分割した場合、２次歪が局所的に悪化してしまうことが新たに分かった。
【０００７】
本発明は、上記課題に鑑みなされたものであり、２次歪を良好に抑制することが可能な弾性波フィルタ、デュプレクサ、及びモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、入力端子と出力端子の間を接続する第１線路に設けられ、前記入力端子と前記出力端子の間に直列に接続された１又は複数の直列共振子と、一端が前記第１線路に接続され、他端がグランドに接続された１又は複数の第２線路と、を備え、前記１又は複数の第２線路のうちの少なくとも１つの線路は、圧電体と、前記圧電体のｃ軸又は分極軸の方向で前記圧電体を挟む第１下部電極及び第１上部電極と、からなる第１共振子と、前記第１共振子と直列に接続され、圧電体と、前記第１共振子と前記ｃ軸又は分極軸の同じ方向の電極が同電位となるように前記圧電体を挟む第２下部電極及び第２上部電極と、からなる第２共振子と、前記第１共振子及び前記第２共振子のうち、一方のみに並列に接続され、他方には並列に接続されないキャパシタと、を備える弾性波フィルタである。
【０００９】
上記構成において、前記キャパシタは、前記第１共振子及び前記第２共振子のうち並列に生じる寄生容量が小さい方の共振子に並列に接続されている構成とすることができる。
【００１０】
上記構成において、前記キャパシタは、前記第１共振子に並列に生じる寄生容量と前記第２共振子に並列に生じる寄生容量との差分の絶対値と略同じ大きさの静電容量を有する構成とすることができる。
【００１１】
上記構成において、前記キャパシタは、前記第１下部電極又は前記第２下部電極に接続する下部配線と前記第１上部電極又は前記第２上部電極に接続する上部配線とが誘電体膜を挟んで対向した構造である構成とすることができる。
【００１２】
上記構成において、前記キャパシタは、前記第１下部電極又は前記第２下部電極に接続する下部配線と前記第１上部電極又は前記第２上部電極に接続する上部配線とが同一面で近接した構造である構成とすることができる。
【００１３】
本発明は、入力端子と出力端子の間を接続する第１線路に設けられ、前記入力端子と前記出力端子の間に直列に接続された１又は複数の直列共振子と、一端が前記第１線路に接続され、他端がグランドに接続された１又は複数の第２線路と、を備え、前記１又は複数の第２線路のうちの少なくとも１つの線路は、前記第１線路に接続された第１共通線路と前記グランドに接続された第２共通線路との間に接続された第３線路に設けられ、圧電体と、前記圧電体のｃ軸又は分極軸の方向で前記圧電体を挟む第１下部電極及び第１上部電極と、からなる第１共振子と、前記第１共通線路と前記第２共通線路との間に前記第３線路に並列に接続された第４線路に設けられて前記第１共振子と並列に接続され、圧電体と、前記第１共振子と前記ｃ軸又は分極軸の同じ方向の電極が逆電位となるように前記圧電体を挟む第２下部電極及び第２上部電極と、からなる第２共振子と、前記第１共振子の入力側及び出力側で前記第３線路に設けられた第１入力側ノードと第１出力側ノードとの間又は前記第２共振子の入力側及び出力側で前記第４線路に設けられた第２入力側ノードと第２出力側ノードとの間の一方に接続され、他方には接続されていないキャパシタと、を備える弾性波フィルタである。
【００１４】
本発明は、送信フィルタと受信フィルタを備え、前記送信フィルタ及び前記受信フィルタのうちの少なくとも一方が上記いずれかに記載の弾性波フィルタであるデュプレクサである。
【００１５】
本発明は、上記のいずれかに記載の弾性波フィルタを備えるモジュールである。
【発明の効果】
【００１６】
本発明によれば、２次歪を良好に抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】図１（ａ）及び図１（ｂ）は、圧電体を１対の電極で挟んだ圧電薄膜共振子を示す図である。
【図２】図２（ａ）及び図２（ｂ）は、２次歪電圧を抑制する第１の方法を説明するための図である。
【図３】図３（ａ）及び図３（ｂ）は、２次歪電圧を抑制する第２の方法を説明するための図である。
【図４】図４（ａ）は、比較例１に係るラダー型フィルタの平面図、図４（ｂ）は、図４（ａ）のＡ−Ａ間の断面図である。
【図５】図５は、比較例２に係るラダー型フィルタの平面図である。
【図６】図６は、比較例１のラダー型フィルタ及び比較例２のラダー型フィルタの２次歪のシミュレーション結果を示す図である。
【図７】図７は、実施例１に係るラダー型フィルタの回路図である。
【図８】図８（ａ）は、実施例１に係るラダー型フィルタの平面図、図８（ｂ）は、図８（ａ）のＡ−Ａ間の断面図、図８（ｃ）は、図８（ａ）のＢ−Ｂ間の断面図である。
【図９】図９（ａ）及び図９（ｂ）は、シミュレーションに用いた第１及び第２のラダー型フィルタを示す平面図である。
【図１０】図１０（ａ）及び図１０（ｂ）は、シミュレーションに用いた第３及び第４のラダー型フィルタを示す平面図である。
【図１１】図１１（ａ）から図１１（ｄ）は、第１から第４のラダー型フィルタの２次歪のシミュレーション結果を示す図である。
【図１２】図１２（ａ）及び図１２（ｂ）は、寄生容量とキャパシタの接続位置との関係を示す図である。
【図１３】図１３（ａ）及び図１３（ｂ）は、第４のラダー型フィルタに設けたキャパシタの静電容量を変化させた場合の２次歪のシミュレーション結果を示す図である。
【図１４】図１４（ａ）から図１４（ｄ）は、キャパシタの形成例を示す平面図である。
【図１５】図１５（ａ）から図１５（ｄ）は、共振領域が多角形形状をした場合におけるキャパシタの形成例を示す平面図である。
【図１６】図１６（ａ）から図１６（ｅ）は、実施例２に係るラダー型フィルタの回路図である。
【図１７】図１７（ａ）及び図１７（ｂ）は、実施例３に係るラダー型フィルタの回路図である。
【図１８】図１８は、実施例４に係るデュプレクサを示すブロック図である。
【図１９】図１９は、実施例５に係るモジュールを含む移動体通信機を示すブロック図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して、本発明の実施例について説明する。
【実施例１】
【００１９】
まず、圧電薄膜共振子の圧電体に生じる２次歪電圧について説明する。図１（ａ）及び図１（ｂ）は、圧電体８４を１対の電極（下部電極８２及び上部電極８６）で挟んだ圧電薄膜共振子を示す図である。圧電薄膜共振子では、共振周波数の波長（λ）の１／２が圧電体の厚さに相当する。つまり、圧電薄膜共振子は、１／２λ厚み共振を使用した共振子である。このため、図１（ａ）のように、圧電体８４の上下の面がそれぞれ＋及び−のいずれかに分極するように励振する。
【００２０】
一方、２次歪の周波数の波長は圧電体の厚さに相当する。このため、図１（ｂ）のように、圧電体８４の上下の面が共に＋又は−に分極するように励振する。圧電体８４に対称性があれば、２次モードは上下電極が同電位となるため、このような歪成分は生じないはずである。しかしながら、良好な特性を得るために圧電体８４として窒化アルミニウム（ＡｌＮ）や酸化亜鉛（ＺｎＯ）を用い、圧電体８４のｃ軸の方向で圧電体８４を下部電極８２及び上部電極８６で挟んだ場合、ｃ軸方向の対称性が崩れ電界の分布に偏りが生じる。図１（ｂ）では、圧電体８４のｃ軸配向方向を圧電体８４内の白矢印で示す。このとき、圧電体８４の上下に電位差が生じる。これにより発生する電圧を２次歪電圧と呼び、圧電体８４の横の矢印で示す。図１（ｂ）では、ｃ軸配向方向は下部電極８２から上部電極８６の方向であり、この方向に２次歪電圧が発生する。
【００２１】
２次歪電圧を抑制する第１の方法について、図２（ａ）及び図２（ｂ）を用いて説明する。図２（ａ）は、２次歪電圧を抑制できない場合を示し、図２（ｂ）は、２次歪電圧を抑制できる場合を示している。図２（ａ）では、第１圧電薄膜共振子９４と第２圧電薄膜共振子９６とが直列に接続されている。第１圧電薄膜共振子９４と第２圧電薄膜共振子９６とは、ｃ軸の逆方向の電極が同電位となるように接続されている。つまり、第１圧電薄膜共振子９４のｃ軸配向方向の逆方向の下部電極８２と第２圧電薄膜共振子９６のｃ軸配向方向の上部電極８６とが同電位となるように接続されている。このため、第１圧電薄膜共振子９４と第２圧電薄膜共振子９６との２次歪電圧は、端子Ｔ２から端子Ｔ１の方向に加わる。よって、第１圧電薄膜共振子９４と第２圧電薄膜共振子９６との２次歪電圧は強め合う。
【００２２】
一方、図２（ｂ）では、第１圧電薄膜共振子９４と第２圧電薄膜共振子９６とが直列に接続され、且つ、第１圧電薄膜共振子９４と第２圧電薄膜共振子９６とは、ｃ軸の同じ方向の電極が同電位となるように接続されている。つまり、第１圧電薄膜共振子９４のｃ軸配向方向の逆方向の下部電極８２と第２圧電薄膜共振子９６のｃ軸配向方向の逆方向の下部電極８２とが同電位となるように接続されている。このため、第１圧電薄膜共振子９４の２次歪電圧は端子Ｔ２から端子Ｔ１の方向に加わり、第２圧電薄膜共振子９６の２次歪電圧は端子Ｔ１から端子Ｔ２の方向に加わる。よって、第１圧電薄膜共振子９４と第２圧電薄膜共振子９６との２次歪電圧が相殺する。このため、２次歪を抑制することができる。
【００２３】
２次歪電圧を抑制する第２の方法について、図３（ａ）及び図３（ｂ）を用いて説明する。図３（ａ）は、２次歪電圧を抑制できない場合を示し、図３（ｂ）は、２次歪電圧を抑制できる場合を示している。図３（ａ）では、第１圧電薄膜共振子９４と第２圧電薄膜共振子９６とが並列に接続されている。第１圧電薄膜共振子９４と第２圧電薄膜共振子９６とは、ｃ軸の同じ方向の電極が同電位となるように接続されている。つまり、第１圧電薄膜共振子９４及び第２圧電薄膜共振子９６のｃ軸配向方向の上部電極８６同士が同電位となるように接続されている。また、第１圧電薄膜共振子９４及び第２圧電薄膜共振子９６のｃ軸配向方向の逆方向の下部電極８２同士が同電位となるように接続されている。このため、第１圧電薄膜共振子９４と第２圧電薄膜共振子９６との２次歪電圧は端子Ｔ２から端子Ｔ１の方向に加わる。よって、第１圧電薄膜共振子９４と第２圧電薄膜共振子９６との２次歪電圧は強め合う。
【００２４】
一方、図３（ｂ）では、第１圧電薄膜共振子９４と第２圧電薄膜共振子９６とが並列に接続され、且つ、第１圧電薄膜共振子９４と第２圧電薄膜共振子９６とは、ｃ軸の同じ方向の電極が逆電位となるように接続されている。つまり、第１圧電薄膜共振子９４の上部電極８６と第２圧電薄膜共振子９６の下部電極８２とが接続され、第１圧電薄膜共振子９４の下部電極８２と第２圧電薄膜共振子９６の上部電極８６とが接続されている。このため、第１圧電薄膜共振子９４の２次歪電圧は端子Ｔ２から端子Ｔ１の方向に加わり、第２圧電薄膜共振子９６の２次歪電圧は端子Ｔ１から端子Ｔ２の方向に加わる。よって、第１圧電薄膜共振子９４と第２圧電薄膜共振子９６との２次歪電圧は相殺する。このため、２次歪を抑制することができる。
【００２５】
次に、比較例１及び比較例２に係るラダー型フィルタについて説明する。図４（ａ）は、比較例１に係るラダー型フィルタ１０００の平面図、図４（ｂ）は、図４（ａ）のＡ−Ａ間の断面図である。図４（ａ）及び図４（ｂ）のように、比較例１のラダー型フィルタ１０００は、入力電極パッドＩＮと出力電極パッドＯＵＴとの間に直列に接続された複数の直列共振子Ｓ１〜Ｓ５と、並列に接続された複数の並列共振子Ｐ１〜Ｐ３と、を備える。直列共振子Ｓ１〜Ｓ５及び並列共振子Ｐ１〜Ｐ３は、例えばシリコン基板などの基板８０上に、例えばルテニウム（Ｒｕ）からなる下部電極８２が設けられている。下部電極８２上に、例えばＡｌＮからなる圧電体８４が設けられている。圧電体８４上に、例えばＲｕからなる上部電極８６が設けられている。圧電体８４を挟み下部電極８２と上部電極８６とが重なる領域には、基板８０と下部電極８２との間に空隙８８が形成されている。
【００２６】
直列共振子Ｓ１の上部電極８６は、上部配線９２を介して、入力電極パッドＩＮに接続されている。直列共振子Ｓ１の下部電極８２は、下部配線９０を介して、直列共振子Ｓ２及び並列共振子Ｐ１の下部電極８２に接続されている。並列共振子Ｐ１の上部電極８６は、上部配線９２を介して、グランド電極パッドＧＮＤに接続されている。直列共振子Ｓ２の上部電極８６は、上部配線９２を介して、直列共振子Ｓ３及び並列共振子Ｐ２の上部電極８６に接続されている。並列共振子Ｐ２の下部電極８２は、下部配線９０を介して、グランド電極パッドＧＮＤに接続されている。直列共振子Ｓ３の下部電極８２は、下部配線９０を介して、直列共振子Ｓ４及び並列共振子Ｐ３の下部電極８２に接続されている。並列共振子Ｐ３の上部電極８６は、上部配線９２を介して、グランド電極パッドＧＮＤに接続されている。直列共振子Ｓ４の上部電極８６は、上部配線９２を介して、直列共振子Ｓ５の上部電極８６に接続されている。直列共振子Ｓ５の下部電極８２は、下部配線９０を介して、出力電極パッドＯＵＴに接続されている。
【００２７】
図５は、比較例２に係るラダー型フィルタ１１００の平面図である。図５のように、比較例２のラダー型フィルタ１１００は、並列共振子Ｐ３が第１共振子Ｐ３ａと第２共振子Ｐ３ｂとに分割されている。第１共振子Ｐ３ａの上部電極８６と第２共振子Ｐ３ｂの上部電極８６とが、上部配線９２を介して接続されている。第１共振子Ｐ３ａと第２共振子Ｐ３ｂとは、圧電体８４のｃ軸の同じ方向の電極が同電位となるように直列に接続されている。その他の構成は、比較例１と同じであるため、説明を省略する。
【００２８】
図６は、比較例１のラダー型フィルタ１０００及び比較例２のラダー型フィルタ１１００の２次歪のシミュレーション結果を示す図である。図６の横軸は、周波数（ＭＨｚ）である。縦軸は、２次高調波（ｄＢ）である。なお、シミュレーションは、ラダー型フィルタの通過帯域を２５００ＭＨｚ〜２５７０ＭＨｚとし、入力端子に２８ｄＢｍの電力を入力して、出力端子で４９８０ＭＨｚ〜５１６０ＭＨｚの出力電力を測定することで行った。図６のように、比較例２は、比較例１に比べて、２次高調波が抑えられた結果となった。これは、比較例２では、並列共振子Ｐ３が圧電体８４のｃ軸の同じ方向の電極が同電位となるように直列に接続された第１共振子Ｐ３ａと第２共振子Ｐ３ｂとに分割されているため、２次歪電圧が相殺し合ったことによるものと考えられる。
【００２９】
しかしながら、比較例２では、２次高調波の全体のレベルは下がっているが、５０６０ＭＨｚ付近の２次高調波が局所的に高くなっている。そこで、このような２次高調波の局所的なピークを抑えることが可能な実施例について以下に説明する。
【００３０】
図７は、実施例１に係るラダー型フィルタ１００の回路図である。図７のように、実施例１のラダー型フィルタ１００は、入力端子ＩＮと出力端子ＯＵＴとの間に直列に接続された線路２に、直列に接続された１又は複数の直列共振子Ｓ１〜Ｓ５が設けられている。１又は複数の直列共振子Ｓ１〜Ｓ５に対し並列に接続された１又は複数の線路４に、１又は複数の並列共振子Ｐ１〜Ｐ３が設けられている。線路４ｃに設けられた並列共振子Ｐ３は第１共振子Ｐ３ａと第２共振子Ｐ３ｂとに分割され、第１共振子Ｐ３ａに並列にキャパシタＣが接続されている。言い換えると、入力端子ＩＮと出力端子ＯＵＴとの間に、１又は複数の直列共振子Ｓ１〜Ｓ５が直列に接続され、１又は複数の並列共振子Ｐ１〜Ｐ３が並列に接続されている。並列共振子Ｐ３は、第１共振子Ｐ３ａと第２共振子Ｐ３ｂとに分割されている。第１共振子Ｐ３ａに並列にキャパシタＣが接続されている。
【００３１】
第１共振子Ｐ３ａと第２共振子Ｐ３ｂとは、圧電体のｃ軸の同じ方向の電極が同電位となるように直列に接続されている。このため、２次歪電圧（図７の矢印）が逆方向に発生する。第１共振子Ｐ３ａと第２共振子Ｐ３ｂの静電容量は、並列共振子Ｐ３の静電容量のほぼ半分で、ほぼ同じ大きさである。また、第１共振子Ｐ３ａと第２共振子Ｐ３ｂの共振周波数及びインピーダンスは、ほぼ同じ大きさである。なお、ほぼ同じ大きさとは、製造誤差などによる違いは同じ大きさと見なすものである。
【００３２】
図８（ａ）は、実施例１に係るラダー型フィルタ１００の平面図、図８（ｂ）は、図８（ａ）のＡ−Ａ間の断面図、図８（ｃ）は、図８（ａ）のＢ−Ｂ間の断面図である。図８（ａ）及び図８（ｂ）のように、入力電極パッドＩＮと出力電極パッドＯＵＴとの間に、１又は複数の直列共振子Ｓ１〜Ｓ５が直列に接続され、１又は複数の並列共振子Ｐ１〜Ｐ３が並列に接続されている。入力電極パッドＩＮは、図７の入力端子ＩＮに相当し、出力電極パッドＯＵＴは、図７の出力端子ＯＵＴに相当する。
【００３３】
直列共振子Ｓ１〜Ｓ５及び並列共振子Ｐ１〜Ｐ３は、薄膜の圧電体１４を一対の電極（下部電極１２及び上部電極１６）で挟んだ圧電薄膜共振子である。下部電極１２、圧電体１４、及び上部電極１６は、基板１０上に設けられている。圧電体１４を挟み下部電極１２と上部電極１６とが重なる領域１８における基板１０の平坦上面と下部電極１２との間に、下部電極１２側にドーム形状の膨らみを有する空隙２０が形成されている。ドーム形状の膨らみとは、例えば空隙２０の周辺では空隙２０の高さが低く、空隙２０の内部ほど空隙２０の高さが高くなるような膨らみである。空隙２０上の、圧電体１４を挟み下部電極１２と上部電極１６とが対向する領域１８が共振領域である。共振領域は、例えば楕円形形状を有し、厚み縦振動モードが共振する領域である。なお、共振領域は、多角形形状など、楕円形形状以外の場合であってもよい。また、空隙２０は、ドーム形状の膨らみの代わりに、基板１０に形成され、基板１０を貫通する孔又は貫通しない凹みの場合でもよい。また、空隙２０の代わりに、音響インピーダンス膜が形成されている場合でもよい。
【００３４】
直列共振子Ｓ１の上部電極１６は、上部配線３２を介して、入力電極パッドＩＮに接続されている。直列共振子Ｓ１の下部電極１２は、下部配線３０を介して、直列共振子Ｓ２及び並列共振子Ｐ１の下部電極１２に接続されている。並列共振子Ｐ１の上部電極１６は、上部配線３２を介して、グランド電極パッドＧＮＤに接続されている。直列共振子Ｓ２の上部電極１６は、上部配線３２を介して、直列共振子Ｓ３及び並列共振子Ｐ２の上部電極１６に接続されている。並列共振子Ｐ２の下部電極１２は、下部配線３０を介して、グランド電極パッドＧＮＤに接続されている。直列共振子Ｓ３の下部電極１２は、下部配線３０を介して、直列共振子Ｓ４及び第１共振子Ｐ３ａの下部電極１２に接続されている。第１共振子Ｐ３ａの上部電極１６は、上部配線３２を介して、第２共振子Ｐ３ｂの上部電極１６に接続されている。第２共振子Ｐ３ｂの下部電極１２は、下部配線３０を介して、グランド電極パッドＧＮＤに接続されている。直列共振子Ｓ４の上部電極１６は、上部配線３２を介して、直列共振子Ｓ５の上部電極１６に接続されている。直列共振子Ｓ５の下部電極１２は、下部配線３０を介して、出力電極パッドＯＵＴに接続されている。
【００３５】
基板１０は、例えばシリコン基板であるが、その他にも、例えば石英基板、ガラス基板、セラミック基板、又はガリウム砒素基板などを用いることができる。下部電極１２及び上部電極１６は、例えばＲｕからなるが、その他にも、例えばクロム（Ｃｒ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、又はイリジウム（Ｉｒ）などの金属単層膜又は上述した材料の積層膜を用いることができる。圧電体１４は、例えばＡｌＮであるが、その他にも、例えばＺｎＯなどを用いることができる。
【００３６】
図８（ａ）及び図８（ｃ）のように、第１共振子Ｐ３ａと第２共振子Ｐ３ｂとを接続する上部配線３２から延びた上部配線３２ａが、第１共振子Ｐ３ａの下部電極１２に接続する下部配線３０の一部に重なるように延在している。上部配線３２ａと下部配線３０との間には、誘電体膜３４が設けられている。これにより、第１共振子Ｐ３ａに並列に接続されたキャパシタＣが形成されている。誘電体膜３４は、例えばＡｌＮ膜、ＭｇＯ膜、酸化シリコン膜（ＳｉＯ２膜）などを用いることができる。
【００３７】
ここで、第１共振子Ｐ３ａに並列にキャパシタＣを接続させたことによる効果を、発明者が行ったシミュレーションを用いて説明する。図９（ａ）から図１０（ｂ）は、シミュレーションに用いた第１から第４のラダー型フィルタを示す平面図である。図１１（ａ）から図１１（ｄ）は、第１から第４のラダー型フィルタの２次歪のシミュレーション結果を示す図である。図１１（ａ）から図１１（ｄ）の横軸は、周波数（ＭＨｚ）である。縦軸は、２次高調波（ｄＢ）である。なお、第１から第４のラダー型フィルタは、２５００ＭＨｚ〜２５７０ＭＨｚの通過帯域を有するとした。また、入力端子に２８ｄＢｍの電力を入力して、出力端子で４９８０ＭＨｚ〜５１６０ＭＨｚの出力電力を測定することでシミュレーションを行った。
【００３８】
まず、発明者は、図９（ａ）に示す第１のラダー型フィルタに対して２次歪のシミュレーションを行った。第１のラダー型フィルタでは、第１共振子Ｐ３ａと第２共振子Ｐ３ｂとを接続する上部配線３２の長さを３５μｍ、幅を１００μｍとした。このような第１のラダー型フィルタでは、図１１（ａ）のように、２次高調波に局所的なピークが発生する結果となった。発明者は、２次高調波の局所的なピークは、図９（ａ）のように、第１共振子Ｐ３ａと第２共振子Ｐ３ｂとを接続する上部配線３２とグランドとの間に生じた寄生容量Ｃｐｂによるものではないかと考えた。すなわち、寄生容量Ｃｐｂによって第２共振子Ｐ３ｂの反共振周波数が低下して第１共振子Ｐ３ａの反共振周波数との間でズレが生じ、その結果、反共振周波数の２倍付近の周波数において２次高調波を相殺できなくなったために局所的なピークが発生したのではないかと考えた。
【００３９】
そこで、発明者は、図９（ｂ）のように、第１共振子Ｐ３ａと第２共振子Ｐ３ｂとが配線を介さずに接続されていて（図９（ｂ）では便宜上、第１共振子Ｐ３ａと第２共振子Ｐ３ｂとの間の配線を図示）、第２共振子Ｐ３ｂに並列にキャパシタＣ１を接続した第２のラダー型フィルタに対して２次歪のシミュレーションを行った。キャパシタＣ１の容量は０．０２ｐＦとした。第２のラダー型フィルタでは、図１１（ｂ）のように、第１のラダー型フィルタと同様に、２次高調波に局所的なピークが発生する結果となった。このことから、第１のラダー型フィルタでは、第１共振子Ｐ３ａと第２共振子Ｐ３ｂとを接続する上部配線３２とグランドとの間に生じた寄生容量Ｃｐｂによって２次高調波に局所的なピークが発生したことが確認された。
【００４０】
次に、発明者は、第２共振子Ｐ３ｂに並列に接続したキャパシタＣ１と同じ容量のキャパシタＣ２を第１共振子Ｐ３ａに並列に接続させることで、第１共振子Ｐ３ａと第２共振子Ｐ３ｂとの反共振周波数のズレが低減され、２次高調波の局所的なピークを抑制できるのではないかと考えた。そこで、図１０（ａ）の第３のラダー型フィルタに対して２次歪のシミュレーションを行った。なお、図１０（ａ）でも、便宜上、第１共振子Ｐ３ａと第２共振子Ｐ３ｂとの間の配線を図示している。第３のラダー型フィルタは、第２共振子Ｐ３ｂに並列に０．０２ｐＦのキャパシタＣ１を接続させることに加え、第１共振子Ｐ３ａにも並列に０．０２ｐＦのキャパシタＣ２を接続させている。第３のラダー型フィルタでは、図１１１（ｃ）のように、２次高調波の局所的なピークが抑えられた結果となった。
【００４１】
そこで、発明者は、図１０（ｂ）のように、第１のラダー型フィルタに第１共振子Ｐ３ａに並列にキャパシタＣ２を接続させた第４のラダー型フィルタに対して２次歪のシミュレーションを行った。すなわち、第４のラダー型フィルタは、第１共振子Ｐ３ａと第２共振子Ｐ３ｂとの間の上部配線３２と、第１共振子Ｐ３ａの下部電極１２に接続する下部配線３０と、の間に０．０２ｐＦのキャパシタＣ２が接続されている。第４のラダー型フィルタでは、図１１（ｄ）のように、２次高調波の局所的なピークが抑えられた結果となった。
【００４２】
なお、上記シミュレーションでは、第１共振子Ｐ３ａと第２共振子Ｐ３ｂとの間の上部配線３２と、グランドと、の間の寄生容量Ｃｐｂのために２次高調波に局所的なピークが発生したと説明した。これは、寄生容量Ｃｐｂが、第１共振子Ｐ３ａと第２共振子Ｐ３ｂとの間の上部配線３２と、第１共振子Ｐ３ａの下部電極１２に接続する下部配線３０と、の間の寄生容量Ｃｐａよりも大きかったためである。つまり、上記シミュレーションでは、寄生容量Ｃｐｂが寄生容量Ｃｐａよりも大きかったために、第１共振子Ｐ３ａに並列にキャパシタＣ２を接続させたが、寄生容量Ｃｐａが寄生容量Ｃｐｂよりも大きい場合には、第２共振子Ｐ３ｂに並列にキャパシタを接続させることで２次高調波の局所的なピークを抑えることができる。
【００４３】
すなわち、実施例１では、第１共振子Ｐ３ａに並列にキャパシタＣを接続させる場合を例に示したが、寄生容量の発生具合によっては、第２共振子Ｐ３ｂに並列にキャパシタＣを接続させることになる。このことを、図１２（ａ）及び図１２（ｂ）を用いて説明する。図１２（ａ）及び図１２（ｂ）は、寄生容量とキャパシタの接続位置との関係を示す図である。図１２（ａ）のように、第２共振子Ｐ３ｂに並列に生じる寄生容量Ｃｐｂが第１共振子Ｐ３ａに生じる寄生容量Ｃｐａよりも大きい場合には、第１共振子Ｐ３ａに並列にキャパシタＣを接続させる。図１２（ｂ）のように、第１共振子Ｐ３ａに並列に生じる寄生容量Ｃｐａが第２共振子Ｐ３ｂに生じる寄生容量Ｃｐｂよりも大きい場合には、第２共振子Ｐ３ｂに並列にキャパシタＣを接続させる。
【００４４】
以上のように、実施例１によれば、圧電体１４のｃ軸の同じ方向の電極が同電位となるように直列に接続された第１共振子Ｐ３ａ及び第２共振子Ｐ３ｂのうち一方の共振子にキャパシタＣを並列に接続し、他方の共振子にはキャパシタを並列に接続しない。これにより、上述したように、２次歪高調波の局所的なピークを抑えることができ、２次歪を良好に抑制することができる。
【００４５】
また、実施例１のように、２次歪の抑制の点から、キャパシタＣは、第１共振子Ｐ３ａ及び第２共振子Ｐ３ｂのうち並列に生じる寄生容量が小さい方の共振子に並列に接続されることが好ましい。
【００４６】
次に、図１０（ｂ）の第４のラダー型フィルタにおけるキャパシタＣ２の静電容量を変化させた場合での、２次歪のシミュレーション結果について説明する。図１３（ａ）及び図１３（ｂ）は、第４のラダー型フィルタに設けたキャパシタＣ２の静電容量を変化させた場合の２次歪のシミュレーション結果を示す図である。図１３（ａ）及び図１３（ｂ）の横軸は、周波数（ＭＨｚ）である。縦軸は、２次高調波（ｄＢ）である。キャパシタＣ２は、０．００５ｐＦから０．０３０ｐＦまで０．００５刻みで変化させた。なお、図１３（ａ）には、キャパシタＣ２を接続させていない第１のラダー型フィルタのシミュレーション結果も示している。
【００４７】
図１３（ａ）のように、キャパシタＣ２が無い状態からキャパシタＣ２の容量が０．０２０ｐＦまでは、容量が大きくなるに従い２次高調波の局所的なピークが小さくなっている。一方、図１３（ｂ）のように、キャパシタＣ２の容量が０．０２０ｐＦよりも大きい場合は、容量が大きくなるに従い２次高調波の局所的なピークが大きくなっている。キャパシタＣ２の容量が０．０２０ｐＦで局所的なピークが最も小さくなったのは、第２共振子Ｐ３ｂに並列に生じた寄生容量Ｃｐｂと第１共振子Ｐ３ａに並列に生じた寄生容量Ｃｐａとの差（Ｃｐｂ−Ｃｐａ）が０．０２０ｐＦ程度であったためと考えられる。
【００４８】
したがって、第１共振子Ｐ３ａ及び第２共振子Ｐ３ｂのうちの一方の共振子に並列に接続させるキャパシタＣの静電容量は、第１共振子Ｐ３ａに並列に生じる寄生容量Ｃｐａと第２共振子Ｐ３ｂに並列に生じる寄生容量Ｃｐｂとの差分の絶対値と同じ大きさであることが好ましい。なお、図１３（ａ）及び図１３（ｂ）から分かるように、キャパシタＣの静電容量が、寄生容量Ｃｐａと寄生容量Ｃｐｂとの差分の絶対値と同じ大きさでない場合でも、当該絶対値に近い値であれば、２次高調波の局所的なピークを抑えることができる。したがって、第１共振子Ｐ３ａ及び第２共振子Ｐ３ｂのうちの一方の共振子に並列に接続させるキャパシタＣの静電容量は、第１共振子Ｐ３ａに並列に生じる寄生容量Ｃｐａと第２共振子Ｐ３ｂに並列に生じる寄生容量Ｃｐｂとの差分の絶対値と略同じ大きさであることが好ましい。なお、略同じ大きさとは、２次高調波の局所的なピークを抑えることができる程度に同じ大きさであることである。キャパシタＣの静電容量は、寄生容量Ｃｐａと寄生容量Ｃｐｂとの差分の絶対値の０．７５倍〜１．７５倍の範囲内である場合が好ましく、０．５倍〜１．５倍の範囲内である場合がより好ましく、０．２５倍〜１．２５倍の範囲内であることがさらに好ましい。
【００４９】
なお、直列共振子を圧電体のｃ軸の同じ方向の電極が同電位となるように直列に分割した場合でも、同様に、２次高調波に局所的なピークが発生すると考えられる。しかしながら、直列共振子の反共振周波数は通過帯域外に存在し且つ２次歪の程度も非常に小さいため問題にはならない。
【００５０】
図１４（ａ）から図１４（ｄ）は、キャパシタＣの形成例を示す平面図である。図１４（ａ）のように、第１共振子Ｐ３ａの下部電極１２に接続する下部配線３０ａが、第１共振子Ｐ３ａと第２共振子Ｐ３ｂの間の上部配線３２の下まで延在し、その間に誘電体膜（ＡｌＮ、ＭｇＯ、ＳｉＯ２など）が設けられることで、キャパシタＣが形成されてもよい。図１４（ｂ）のように、共振子と同様に下部電極１２と上部電極１６とが圧電体１４を挟んで対向し且つ対向領域に空隙２０が設けられていないことでキャパシタＣが形成されてもよい。キャパシタＣの上部電極１６は、上部配線３２ａを介して、第１共振子Ｐ３ａと第２共振子Ｐ３ｂの間の上部配線３２に接続し、下部電極１２は、下部配線３０ａを介して、第１共振子Ｐ３ａの下部電極１２に接続する下部配線３０に接続していてもよい。
【００５１】
図１４（ｃ）のように、櫛型電極によってキャパシタＣが形成されてもよい。キャパシタＣの櫛型電極の一方は、上部配線３２ａを介して、第１共振子Ｐ３ａと第２共振子Ｐ３ｂの間の上部配線３２に接続し、他方は、下部配線３０ａを介して、第１共振子Ｐ３ａの下部電極１２に接続する下部配線３０に接続していてもよい。図１４（ｄ）のように、第１共振子Ｐ３ａと第２共振子Ｐ３ｂの間の上部配線３２から上部配線３２ａが延び、第１共振子Ｐ３ａの下部電極１２に接続する下部配線３０から下部配線３０ａが延び、上部配線３２ａと下部配線３０ａとが同一面内で近接することでキャパシタＣが形成されてもよい。
【００５２】
図１５（ａ）から図１５（ｄ）は、共振領域が多角形形状をした場合におけるキャパシタＣの形成例を示す平面図である。図１５（ａ）のように、第１共振子Ｐ３ａの下部電極１２に接続した下部配線３０ａと上部電極１６に接続した上部配線３２ａとが誘電体膜（ＡｌＮ、ＭｇＯ、ＳｉＯ２など）を挟んで対向することでキャパシタＣが形成されてもよい。図１５（ｂ）のように、第１共振子Ｐ３ａと第２共振子Ｐ３ｂとの間の下部配線３０に接続した下部配線３０ａが、第１共振子Ｐ３ａの上部電極１６に接続する上部配線３２の下まで延在し、その間に誘電体膜（Ａｌ、ＭｇＯ、ＳｉＯ２など）が設けられることで、キャパシタＣが形成されてもよい。
【００５３】
図１５（ｃ）のように、櫛型電極によってキャパシタＣが形成されてもよい。キャパシタＣの櫛型電極の一方は、下部配線３０ａを介して、第１共振子Ｐ３ａと第２共振子Ｐ３ｂの間の下部配線３０に接続し、他方は、上部配線３２ａを介して、第１共振子Ｐ３ａの上部電極１６に接続していてもよい。図１５（ｄ）のように、第１共振子Ｐ３ａと第２共振子Ｐ３ｂの間の下部配線３０から下部配線３０ａが延び、第１共振子Ｐ３ａの上部電極１６に接続する上部配線３２から上部配線３２ａが延び、下部配線３０ａと上部配線３２ａとが同一面内で近接することでキャパシタＣが形成されてもよい。
【００５４】
なお、図１４（ａ）から図１５（ｄ）では、第１共振子Ｐ３ａに並列にキャパシタＣが接続される場合を例に示したが、第２共振子Ｐ３ｂに並列にキャパシタＣが接続される場合でも同様の手法を用いることができる。
【００５５】
なお、実施例１では、並列共振子Ｐ１、Ｐ２は分割されていないが、第１共振子と第２共振子とに分割されている場合には、並列共振子Ｐ１、Ｐ２においても、第１共振子又は第２共振子に並列にキャパシタを接続させることが好ましい。すなわち、第１共振子と第２共振子とに分割された複数の並列共振子の少なくとも１つの並列共振子に対して、第１共振子又は第２共振子に並列にキャパシタを接続させる場合でもよいが、全ての並列共振子に対して、第１共振子又は第２共振子に並列にキャパシタを接続させることが好ましい。
【実施例２】
【００５６】
実施例２は、並列共振子Ｐ３が直列に接続された３つの共振子に分割された場合の例である。図１６（ａ）から図１６（ｅ）は、実施例２に係るラダー型フィルタの回路図である。図１６（ａ）から図１６（ｅ）のように、実施例２のラダー型フィルタでは、並列共振子Ｐ３は、隣り合う共振子の圧電体のｃ軸の同じ方向の電極が同電位となるように、第１共振子Ｐ３ａ、第２共振子Ｐ３ｂ、及び第３共振子Ｐ３ｃに分割されている。第１共振子Ｐ３ａ〜第３共振子Ｐ３ｃそれぞれの圧電体１４を挟み下部電極１２と上部電極１６とが重なる領域の面積を適切に設定することで、２次歪電圧を相殺させることができる。その他の構成は、実施例１と同じであるため、説明を省略する。
【００５７】
図１６（ａ）のように、第１共振子Ｐ３ａに並列に生じた寄生容量Ｃｐが大きい場合には、第２共振子Ｐ３ｂと第３共振子Ｐ３ｃに並列にキャパシタＣを接続させてもよい。図１６（ｂ）のように、第２共振子Ｐ３ｂ及び第３共振子Ｐ３ｃに並列に生じた寄生容量Ｃｐが大きい場合には、第１共振子Ｐ３ａに並列にキャパシタＣを接続させてもよい。図１６（ｃ）のように、第３共振子Ｐ３ｃに並列に生じた寄生容量Ｃｐが大きい場合には、第１共振子Ｐ３ａ及び第２共振子Ｐ３ｂに並列にキャパシタＣを接続させてもよい。図１６（ｄ）のように、第１共振子Ｐ３ａ及び第２共振子Ｐ３ｂに並列に生じた寄生容量Ｃｐが大きい場合には、第３共振子Ｐ３ｃに並列にキャパシタＣを接続させてもよい。図１６（ｅ）のように、第２共振子Ｐ３ｂに並列に生じた寄生容量Ｃｐが大きい場合には、第１共振子Ｐ３ａ及び第３共振子Ｐ３ｂに並列にキャパシタＣを接続させてもよい。
【００５８】
このように、複数の共振子（第１共振子Ｐ３ａ〜第３共振子Ｐ３ｃ）のうちの少なくとも１つの共振子にキャパシタＣを並列に接続し、他の少なくとも１つの共振子にはキャパシタＣを並列に接続させないことで、２次高調波の局所的なピークを抑えて、２次歪を良好に抑制させることができる。また、キャパシタＣは、複数の共振子のうち並列に生じる寄生容量が大きい共振子以外の共振子に並列に接続させることが好ましい。
【００５９】
なお、実施例１では、並列共振子が２つの共振子に分割され、実施例２では、並列共振子が３つの共振子に分割された場合を例に示したが、４つ以上の共振子に分割されている場合でもよい。
【実施例３】
【００６０】
実施例３は、並列共振子Ｐ３が並列に接続された２つの共振子に分割された場合の例である。図１７（ａ）及び図１７（ｂ）は、実施例３に係るラダー型フィルタの回路図である。図１７（ａ）及び図１７（ｂ）のように、実施例３のラダー型フィルタでは、並列共振子Ｐ３は、ｃ軸の同じ方向の電極が逆電位となるように、並列に接続された第１共振子Ｐ３ａと第２共振子Ｐ３ｂとに分割されている。図１７（ａ）のように、第２共振子Ｐ３ｂの入力側と出力側との間で生じた寄生容量Ｃｐが大きい場合には、第１共振子Ｐ３ａの入力側ノードと出力側ノードとの間にキャパシタＣを接続させてもよい。図１７（ｂ）のように、第１共振子Ｐ３ａの入力側と出力側との間で生じた寄生容量Ｃｐが大きい場合には、第２共振子Ｐ３ｂの入力側ノードと出力側ノードとの間にキャパシタＣを接続させてもよい。その他の構成は、実施例１と同じであるため、説明を省略する。
【００６１】
このように、第１共振子Ｐ３ａ及び第２共振子Ｐ３ｂのうちの一方の共振子の入力側ノードと出力側ノードとの間にキャパシタＣを接続し、他方の共振子の入力側ノードと出力側ノードとの間にはキャパシタＣを接続させないことで、２次高調波の局所的なピークを抑えて、２次歪を良好に抑制させることができる。
【００６２】
なお、実施例３においても、実施例１と同様、複数の並列共振子が分割されている場合、分割された複数の並列共振子の少なくとも１つの並列共振子に対して、第１共振子又は第２共振子の入力側ノードと出力側ノードとの間にキャパシタを接続させる場合でもよいが、全ての並列共振子に対して、第１共振子又は第２共振子の入力側ノードと出力側ノードとの間にキャパシタを接続させる場合が好ましい。また、並列共振子が３つ以上の共振子に分割されていてもよい。
【００６３】
実施例１から実施例３では、圧電体１４としてＡｌＮを用いた圧電薄膜共振子を例に説明したが、圧電体１４はＭｇＯなどであってもよいし、その他の圧電体であってもよい。その他の圧電体を用いる場合、実施例１から実施例３においてのｃ軸の方向の代わりに分極軸の方向とすることで、実施例１から実施例３と同様に、２次歪を良好に抑制することができる。
【実施例４】
【００６４】
図１８は、実施例４に係るデュプレクサ４００を示すブロック図である。図１８のように、実施例４のデュプレクサ４００は、送信フィルタ５０と受信フィルタ５２とを備える。送信フィルタ５０は、アンテナ端子Ａｎｔと送信端子Ｔｘとの間に接続されている。受信フィルタ５２は、送信フィルタ５０と共通のアンテナ端子Ａｎｔと受信端子Ｒｘとの間に接続されている。
【００６５】
送信フィルタ５０は、送信端子Ｔｘから入力された信号のうち送信帯域の信号を送信信号としてアンテナ端子Ａｎｔに通過させ、他の周波数の信号を抑圧する。受信フィルタ５２は、アンテナ端子Ａｎｔから入力された信号のうち受信帯域の信号を受信信号として受信端子Ｒｘに通過させ、他の周波数の信号を抑圧する。送信帯域と受信帯域は周波数が異なっている。なお、送信フィルタ５０を通過した送信信号が受信フィルタ５２に漏れずにアンテナ端子Ａｎｔから出力されるようにインピーダンスを整合させる整合回路を備えていてもよい。
【００６６】
実施例４のデュプレクサ４００に備わる送信フィルタ５０及び受信フィルタ５２の少なくとも一方を、実施例１から実施例３のラダー型フィルタとすることができる。
【実施例５】
【００６７】
図１９は、実施例５に係るモジュール５００を含む移動体通信機を示すブロック図である。図１９のように、移動体通信機は、送受信デバイスであるモジュール５００、集積回路６０、及びアンテナ６２を備える。モジュール５００は、ダイプレクサ６４、スイッチ６６、デュプレクサ６８、及びパワーアンプ７０を備える。ダイプレクサ６４は、ローパスフィルタ（ＬＰＦ）６４ａとハイパスフィルタ（ＨＰＦ）６４ｂを備える。ＬＰＦ６４ａは、端子７３と７４の間に接続されている。ＨＰＦ６４ｂは、端子７３と７５の間に接続されている。端子７３は、アンテナ６２に接続されている。ＬＰＦ６４ａは、アンテナ６２から送受信される信号のうち低周波数信号を通過させ、高周波数信号を抑圧する。ＨＰＦ６４ｂは、アンテナ６２から送受信される信号のうち高周波数信号を通過させ、低周波数信号を抑圧する。
【００６８】
スイッチ６６は、端子７４、７５を複数の端子７６のうちの１つの端子に接続する。デュプレクサ６８は、送信フィルタ６８ａ及び受信フィルタ６８ｂを備える。送信フィルタ６８ａは、端子７６と７７の間に接続されている。受信フィルタ６８ｂは、端子７６と７８の間に接続されている。送信フィルタ６８ａは、送信帯域の信号を通過させ、他の信号を抑圧する。受信フィルタ６８ｂは、受信帯域の信号を通過させ、他の信号を抑圧する。パワーアンプ７０は、送信信号を増幅し、端子７７に出力する。ローノイズアンプ７２は、端子７８に出力された受信信号を増幅する。
【００６９】
送受信デバイスであるモジュール５００は、デュプレクサ６８の送信フィルタ６８ａ又は受信フィルタ６８ｂとして、実施例１から実施例３のラダー型フィルタを用いることができる。また、モジュール５００は、パワーアンプ７０及び／又はローノイズアンプ７２を備えてもよい。
【００７０】
このように、実施例１から実施例３のラダー型フィルタは、アンテナ６２に接続され、パワーアンプ７０などと共にマザーボードに実装されて通信信号を送信及び受信する送受信デバイスを構成することができる。
【００７１】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００７２】
２、４  線路
１０  基板
１２  下部電極
１４  圧電体
１６  上部電極
１８  領域
２０  空隙
３０、３０ａ  下部配線
３２、３２ａ  上部配線
３４  誘電体膜
５０  送信フィルタ
５２  受信フィルタ
６０  集積回路
６２  アンテナ
６４  ダイプレクサ
６６  スイッチ
６８  デュプレクサ
７０  パワーアンプ
７２  ローノイズアンプ
８０  基板
８２  下部電極
８４  圧電体
８６  上部電極
９０  下部配線
９２  上部配線
Ｓ１〜Ｓ５  直列共振子
Ｐ１〜Ｐ３  並列共振子
Ｐ３ａ  第１共振子
Ｐ３ｂ  第２共振子
１００  ラダー型フィルタ
４００  デュプレクサ
５００  モジュール
【図１】
0006415419.tif 000002
【図２】
0006415419.tif 000003
【図３】
0006415419.tif 000004
【図４】
0006415419.tif 000005
【図５】
0006415419.tif 000006
【図６】
0006415419.tif 000007
【図７】
0006415419.tif 000008
【図８】
0006415419.tif 000009
【図９】
0006415419.tif 000010
【図１０】
0006415419.tif 000011
【図１１】
0006415419.tif 000012
【図１２】
0006415419.tif 000013
【図１３】
0006415419.tif 000014
【図１４】
0006415419.tif 000015
【図１５】
0006415419.tif 000016
【図１６】
0006415419.tif 000017
【図１７】
0006415419.tif 000018
【図１８】
0006415419.tif 000019
【図１９】
0006415419.tif 000020