(57)【特許請求の範囲】
【請求項１】
多層基板内に形成されたコイルと、前記多層基板の一方主面に実装されたスイッチングＩＣチップとを備えるＤＣ−ＤＣコンバータモジュールであって、
前記多層基板は、複数の磁性体層を積層してなるコア磁性体層と、前記コア磁性体層の一方主面および他方主面にそれぞれ形成された第１の非磁性体層および第２の非磁性体層と、前記第１の非磁性体層の表面に形成された表面磁性体層と、を有し、
前記スイッチングＩＣチップは、前記表面磁性体層に実装されており、
前記コイルは、前記第１の非磁性体層および前記表面磁性体層を介して前記スイッチングＩＣチップに接続され、
前記表面磁性体層においては、層間接続導体および面内配線導体のうち層間接続導体のみが形成される、
ＤＣ−ＤＣコンバータモジュール。
【請求項２】
さらに金属ケースを有し、前記スイッチングＩＣチップは前記表面磁性体層上の前記金属ケースによって覆われた領域に配置されている、
請求項１に記載のＤＣ−ＤＣコンバータモジュール。
【請求項３】
前記表面磁性体層の厚みは前記第２の非磁性体層の厚みよりも小さい、
請求項１または２に記載のＤＣ−ＤＣコンバータモジュール。
【請求項４】
多層基板内に形成されたコイルと、前記多層基板の一方主面に実装されたスイッチングＩＣチップとを備えるＤＣ−ＤＣコンバータモジュールの製造方法であって、
前記多層基板は、複数の磁性体層を積層してなるコア磁性体層と、前記コア磁性体層の一方主面および他方主面にそれぞれ形成された第１の非磁性体層および第２の非磁性体層と、前記第１の非磁性体層の表面に形成された表面磁性体層と、を有し、
前記製造方法は、
前記第２の非磁性体層、前記コア磁性体層に含まれる複数の磁性体層、前記第１の非磁性体層および前記表面磁性体層を構成するための複数のセラミックグリーンシートに、前記コイルおよびＤＣ−ＤＣコンバータ回路を形成するための導体を配置する工程と、
前記導体が配置された前記セラミックグリーンシートを、前記多層基板に含まれる層の順に積層することにより、未焼成の積層体を作製する工程と、
前記未焼成の積層体を焼成する工程と、
前記多層基板の前記表面磁性体層に、前記スイッチングＩＣチップを実装する工程と、
を含み、
前記表面磁性体層においては、層間接続導体および面内配線導体のうち層間接続導体のみが形成される、
ＤＣ−ＤＣコンバータモジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータモジュールに関し、特には、ＤＣ−ＤＣコンバータモジュールから放射される電磁ノイズを低減するための技術に関する。
【背景技術】
【０００２】
従来、多層基板内にコイルが形成され、前記多層基板の一方主面に前記コイルに接続されたスイッチングＩＣチップを実装したＤＣ−ＤＣコンバータモジュールが知られている。コイルは複数の磁性体層を積層してなる積層体に内蔵するのが一般的であるが、磁性体層（特にセラミック磁性体層）は比較的脆いため、磁性体単独ではモジュール用の基板としては使いにくい。
【０００３】
これに対して、特許文献１には、高透磁率の複数の磁性体層を積層してなる多層基板の一方主面および他方主面の各表層に、低透磁率の磁性体層または非磁性体層が形成されたＤＣ−ＤＣコンバータモジュールが開示されている。
【０００４】
このような構成は、磁性体層と比べて一般的に熱膨張係数の小さな非磁性体層を前記多層基板の両側表層に形成することで、前記多層基板の機械的強度を向上できる点で優れている。また、各表層の前記低透磁率の磁性体層または前記非磁性体層に設けた低インダクタンスの配線でＤＣ−ＤＣコンバータ回路を構成できる点でも優れている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００７／１４５１８９号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、近年、スイッチングＩＣチップにおけるスイッチング周波数の高周波化が進んでおり、特許文献１に開示されるＤＣ−ＤＣコンバータモジュールには、放射電磁ノイズを低減するための改善の余地があり得る。
【０００７】
そこで、本発明は、高い基板強度を有しつつも、放射電磁ノイズを低減したＤＣ−ＤＣコンバータモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の一態様に係るＤＣ−ＤＣコンバータモジュールは、多層基板内に形成されたコイルと、前記多層基板の一方主面に実装されたスイッチングＩＣチップとを備えるＤＣ−ＤＣコンバータモジュールであって、前記多層基板は、複数の磁性体層を積層してなるコア磁性体層と、前記コア磁性体層の一方主面および他方主面にそれぞれ形成された第１の非磁性体層および第２の非磁性体層と、前記第１の非磁性体層の表面に形成された表面磁性体層と、を有し、前記スイッチングＩＣチップは、前記表面磁性体層に実装されており、前記コイルは、前記第１の非磁性体層および前記表面磁性体層を介して前記スイッチングＩＣチップに接続され、前記表面磁性体層においては、層間接続導体および面内配線導体のうち層間接続導体のみが形成される。
【０００９】
このような構成によれば、前記多層基板の内部で生じた電磁ノイズが前記表面磁性体層によって遮蔽されることで、前記多層基板から放射される電磁ノイズが低減される。また、前記表面磁性体層に形成された場合に不要なインダクタンス成分を持ち易い面内配線導体を用いることなく、ＤＣ−ＤＣコンバータ回路を構成することができる。
【００１０】
また、前記ＤＣ−ＤＣコンバータモジュールは、さらに金属ケースを有し、前記スイッチングＩＣチップは前記表面磁性体層上の前記金属ケースによって覆われた領域に配置されていてもよい。
【００１１】
このような構成によれば、前記スイッチングＩＣチップで生じた電磁ノイズが前記金属ケースおよび前記表面磁性体層によって遮蔽されるので、前記ＤＣ−ＤＣコンバータモジュールの外部に放射される電磁ノイズが低減される。前記金属ケースによる電磁ノイズの遮蔽効果を高めるために、前記金属ケースは、グランドに接続されていてもよい。
【００１４】
また、前記表面磁性体層の厚みは前記第１の非磁性体層の厚みよりも小さくてもよい。
【００１５】
このような構成によれば、一般的に磁性体層の機械的強度は非磁性体層の機械的強度よりも小さいことから、前記表面磁性体層を前記第１の非磁性体層よりも薄く設けることで、前記多層基板の全体的な強度の低下を抑制できる。
【００１６】
また、上記目的を達成するために、本発明の一態様に係るＤＣ−ＤＣコンバータモジュールの製造方法は、多層基板内に形成されたコイルと、前記多層基板の一方主面に実装されたスイッチングＩＣチップとを備えるＤＣ−ＤＣコンバータモジュールの製造方法であって、前記多層基板は、複数の磁性体層を積層してなるコア磁性体層と、前記コア磁性体層の一方主面および他方主面にそれぞれ形成された第１の非磁性体層および第２の非磁性体層と、前記第１の非磁性体層の表面に形成された表面磁性体層と、を有し、前記製造方法は、前記第２の非磁性体層、前記コア磁性体層に含まれる複数の磁性体層、前記第１の非磁性体層および前記表面磁性体層を構成するための複数のセラミックグリーンシートに、前記コイルおよびＤＣ−ＤＣコンバータ回路を形成するための導体を配置する工程と、前記導体が配置された前記セラミックグリーンシートを、前記多層基板に含まれる層の順に積層することにより、未焼成の積層体を作製する工程と、前記未焼成の積層体を焼成する工程と、前記多層基板の前記表面磁性体層に、前記スイッチングＩＣチップを実装する工程と、を含み、前記表面磁性体層においては、層間接続導体および面内配線導体のうち層間接続導体のみが形成される。
【００１７】
このような製造方法によれば、前記多層基板の内部で生じた電磁ノイズが前記表面磁性体層によって遮蔽されることで、前記多層基板から放射される電磁ノイズを低減でき、かつ前記表面磁性体層に不要なインダクタンス成分を持ち易い面内配線導体がないＤＣ−ＤＣコンバータモジュールが製造される。
【発明の効果】
【００１８】
本発明のＤＣ−ＤＣコンバータモジュールによれば、高い基板強度を有しつつ、放射電磁ノイズを低減することができる。
【図面の簡単な説明】
【００１９】
【図１】実施の形態１に係るＤＣ−ＤＣコンバータモジュールの断面構造の一例を概念的に示す図である。
【図２】実施の形態１に係る多層基板を構成する主な層に設けられる導体の配置の一例を示す上面図である。
【図３】実施の形態１に係るＤＣ−ＤＣコンバータモジュールの外観の一例を示す斜視図である。
【図４】実施の形態１に係るＤＣ−ＤＣコンバータ回路の一例を示す回路図である。
【図５】実施の形態２に係るＤＣ−ＤＣコンバータモジュールの断面構造の一例を概念的に示す図である。
【図６】実施の形態２に係るＤＣ−ＤＣコンバータモジュールの外観の一例を示す斜視図である。
【図７】変形例に係るＤＣ−ＤＣコンバータモジュールの断面構造の一例を概念的に示す図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、製造工程、および製造工程の順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。
【００２１】
（実施の形態１）
実施の形態１に係るＤＣ−ＤＣコンバータモジュールは、内部にコイルが形成された多層基板の一方主面に前記コイルに接続されたスイッチングＩＣチップを実装してなるＤＣ−ＤＣコンバータモジュールであり、前記多層基板の前記一方主面の表層に表面磁性体層が形成される。
【００２２】
図１は、ＤＣ−ＤＣコンバータモジュール１の断面構造の一例を概念的に示す図である。以下では、簡明のため、同種の構成要素を同じ模様で示して符号を適宜省略し、また、厳密には別断面にある構成要素を同一図面内に示して説明することがある。
【００２３】
図１に示されるように、ＤＣ−ＤＣコンバータモジュール１は、多層基板１０内にコイル３１を形成し、多層基板１０の一方主面にスイッチングＩＣチップ３２およびチップコンデンサ３３を実装して構成される。
【００２４】
多層基板１０は、コア磁性体層１２と、コア磁性体層１２の一方主面および他方主面にそれぞれ形成された第１の非磁性体層１４および第２の非磁性体層１５と、第１の非磁性体層１４の表面に形成された表面磁性体層１６と、を有している。表面磁性体層１６および第２の非磁性体層１５は、多層基板１０の前記一方主面の表層および前記他方主面の表層としてそれぞれ形成され、多層基板１０において露出している。
【００２５】
図１の例では、第２の非磁性体層１５は、非磁性体層１５１〜１５３を積層してなり、コア磁性体層１２は、磁性体層１２１〜１２９を積層してなり、第１の非磁性体層１４は、非磁性体層１４１〜１４２を積層してなる。
【００２６】
ここで、表面磁性体層１６の厚みａは、第１の非磁性体層１４の厚みｂよりも薄くてもよい。
【００２７】
多層基板１０には、コイル３１を含むＤＣ−ＤＣコンバータ回路を形成するための各種の導体が設けられる。前記導体には、ＤＣ−ＤＣコンバータモジュール１をプリント配線基板等のマザー基板に実装するための表面電極１７、スイッチングＩＣチップ３２やチップコンデンサ３３を多層基板１０に実装するための表面電極１８、各磁性体層や各非磁性体層の主面に沿って形成された面内配線導体１９、および、各磁性体層や各非磁性体層の厚み方向に形成された層間接続導体２０が含まれる。
【００２８】
第１の非磁性体層１４および第２の非磁性体層１５は、例えば、低透磁率または非磁性のセラミックスで構成される。コア磁性体層１２の各層および表面磁性体層１６は、例えば、第１の非磁性体層１４および第２の非磁性体層１５と比べて透磁率が大きい磁性セラミックスで構成される。
【００２９】
磁性セラミックスには、例えば、磁性フェライトセラミックスが用いられる。具体的には、酸化鉄を主成分とし、亜鉛、ニッケルおよび銅のうち少なくとも１つ以上を含むフェライトが用いられ得る。また、非磁性のセラミックスには、例えば、非磁性フェライトセラミックスやアルミナを主成分とするアルミナセラミックスが用いられ得る。
【００３０】
表面電極１７、１８、面内配線導体１９および層間接続導体２０には、例えば、銀を主成分とする金属または合金が用いられ得る。表面電極１７、１８には、例えば、ニッケル、パラジウム、または金によるめっきが施されていてもよい。
【００３１】
多層基板１０の各層を構成する磁性フェライトセラミックスと非磁性フェライトセラミックスはいわゆるＬＴＣＣセラミックス（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ）であり、多層基板１０の焼成温度が銀の融点以下であって、前記導体に銀を用いることが可能になる。抵抗率の低い銀を用いて面内配線導体１９および層間接続導体２０を構成することで、損失が少なく電力効率などの回路特性に優れたＤＣ−ＤＣコンバータ回路が形成される。特に、前記導体に銀を用いることで、例えば大気などの酸化性雰囲気下で多層基板１０を焼成できる。
【００３２】
図２は、多層基板１０を構成する層に設けられる導体の配置の一例を示す上面図である。図２では、積層の順に、非磁性体層１５１〜１５３（第２の非磁性体層１５を構成）、磁性体層１２１〜１２９（コア磁性体層１２を構成）、非磁性体層１４１〜１４２（第１の非磁性体層１４を構成）、および表面磁性体層１６での導体の配置が示されている。
【００３３】
非磁性体層１５１の裏側には、表面電極１７として、グランド端子ＰＧＮＤ、入力端子Ｐｉｎ、出力端子Ｐｏｕｔおよびイネーブル端子ＰＥＮが設けられている。これらの各端子は、マザー基板の対応する端子に、はんだ等の導電性接合材を介して接続される。
【００３４】
表面磁性体層１６の表側には、表面電極１８として、グランド端子ＧＮＤ、入力端子Ｖｉｎ、出力端子Ｌｏ、フィードバック端子ＦＢ、イネーブル端子ＥＮ、およびチップコンデンサ接続端子Ｃａ、Ｃｂが設けられている。これらの各端子は、スイッチングＩＣチップ３２の対応する端子またはチップコンデンサ３３の対応する端子に、はんだ等の導電性接合材を介して接続される。
【００３５】
非磁性体層１５２には、引回し用の面内配線導体ａ、面内配線導体ｂ、面内配線導体ｃおよび面内配線導体ｄが形成されている。面内配線導体ａ〜ｄは、積層後の多層基板１０において非磁性体層１５２と非磁性体層１５３との界面に位置する。
【００３６】
同様に、非磁性体層１４１には、引回し用の面内配線導体Ａ、面内配線導体Ｂ、面内配線導体Ｃおよび面内配線導体Ｄが形成されている。面内配線導体Ａ〜Ｄは、積層後の多層基板１０において非磁性体層１４１と非磁性体層１４２との界面に位置する。
【００３７】
磁性体層１２１〜１２８には、それぞれコイル３１を構成するためのループ状の面内配線導体Ｗ１〜Ｗ８が構成されている。
【００３８】
面内配線導体Ｗ１の一端Ｗ１ａは、磁性体層１２２〜１２９、非磁性体層１４１〜１４２および表面磁性体層１６に設けられた層間接続導体を介して、出力端子Ｌｏに接続されている。
【００３９】
面内配線導体Ｗ１の他端Ｗ１ｂは磁性体層１２２に設けられた層間接続導体を介して面内配線導体Ｗ２の一端Ｗ２ａに接続されている。
【００４０】
面内配線導体Ｗ２の他端Ｗ２ｂは磁性体層１２３に設けられた層間接続導体を介して面内配線導体Ｗ３の一端Ｗ３ａに接続されている。
【００４１】
面内配線導体Ｗ３の他端Ｗ３ｂは磁性体層１２４に設けられた層間接続導体を介して面内配線導体Ｗ４の一端Ｗ４ａに接続されている。
【００４２】
面内配線導体Ｗ４の他端Ｗ４ｂは磁性体層１２５に設けられた層間接続導体を介して面内配線導体Ｗ５の一端Ｗ５ａに接続されている。
【００４３】
面内配線導体Ｗ５の他端Ｗ５ｂは磁性体層１２６に設けられた層間接続導体を介して面内配線導体Ｗ６の一端Ｗ６ａに接続されている。
【００４４】
面内配線導体Ｗ６の他端Ｗ６ｂは磁性体層１２７に設けられた層間接続導体を介して面内配線導体Ｗ７の一端Ｗ７ａに接続されている。
【００４５】
面内配線導体Ｗ７の他端Ｗ７ｂは磁性体層１２８に設けられた層間接続導体を介して面内配線導体Ｗ８の一端Ｗ８ａに接続されている。
【００４６】
面内配線導体Ｗ８の他端Ｗ８ｂは、磁性体層１２９、非磁性体層１４１〜１４２および表面磁性体層１６にそれぞれ設けられた層間接続導体、ならびに非磁性体層１４１に設けられた面内配線導体Ｃを介してフィードバック端子ＦＢに接続されている。また、面内配線導体Ｗ８の他端Ｗ８ｂは、磁性体層１２１〜１２８および非磁性体層１５１〜１５３にそれぞれ設けられた層間接続導体、ならびに非磁性体層１５２に設けられた面内配線導体ｃを介して出力端子Ｐｏｕｔに接続されている。
【００４７】
グランド端子ＧＮＤは、表面磁性体層１６、非磁性体層１４１〜１４２、磁性体層１２１〜１２９および非磁性体層１５１〜１５３にそれぞれ設けられた層間接続導体、ならびに非磁性体層１４１に設けられた面内配線導体Ａおよび非磁性体層１５２に設けられた面内配線導体ａを介して、グランド端子ＰＧＮＤに接続されている。また、グランド端子ＧＮＤは、表面磁性体層１６および非磁性体層１４２にそれぞれ設けられた層間接続導体、ならびに非磁性体層１４１に設けられた面内配線導体Ａを介して、チップコンデンサ３３用の端子Ｃａに接続されている。
【００４８】
入力端子Ｖｉｎは、表面磁性体層１６、非磁性体層１４１〜１４２、磁性体層１２１〜１２９および非磁性体層１５１〜１５３にそれぞれ設けられた層間接続導体、ならびに非磁性体層１４１に設けられた面内配線導体Ｂおよび非磁性体層１５２に設けられた面内配線導体ｂを介して、入力端子Ｐｉｎに接続されている。また、入力端子Ｖｉｎは、表面磁性体層１６および非磁性体層１４２にそれぞれ設けられた層間接続導体、ならびに非磁性体層１４１に設けられた面内配線導体Ｂを介して、チップコンデンサ３３用の端子Ｃｂに接続されている。
【００４９】
イネーブル端子ＥＮは、表面磁性体層１６、非磁性体層１４１〜１４２、磁性体層１２１〜１２９および非磁性体層１５１〜１５３にそれぞれ設けられた層間接続導体、ならびに非磁性体層１４１に設けられた面内配線導体Ｄおよび非磁性体層１５２に設けられた面内配線導体ｄを介して、イネーブル端子ＰＥＮに接続されている。
【００５０】
このように、表面磁性体層１６には、スイッチングＩＣチップ３２およびチップコンデンサ３３を実装するための端子電極および各端子電極に接続された層間接続導体が形成されているだけで、引回しのための面内配線導体は設けられていない。
【００５１】
なお、多層基板１０を構成する各層における導体の配置は、図２の例には限られない。例えば、面内配線導体１９を隣接する層の対向する主面に配置するなど、適宜の変更が可能である。
【００５２】
多層基板１０は、例えば、これらの導体が形成される予定位置に導体ペーストを配置した非磁性または磁性の複数のセラミックグリーンシートを重ねて一体化し、これを一括して焼成することにより形成される。
【００５３】
図３は、ＤＣ−ＤＣコンバータモジュール１の外観の一例を示す斜視図である。
【００５４】
図３に示されるように、ＤＣ−ＤＣコンバータモジュール１は、多層基板１０の表面磁性体層１６に、スイッチングＩＣチップ３２およびチップコンデンサ３３を実装して構成される。ＤＣ−ＤＣコンバータモジュール１は、第２の非磁性体層１５に設けられた図示されていない表面電極１７を介して、入力直流電力を受け取り安定化された出力直流電力に変換して外部回路に供給する。
【００５５】
図４は、ＤＣ−ＤＣコンバータモジュール１を利用したＤＣ−ＤＣコンバータ回路の一例を示す回路図である。
【００５６】
ＤＣ−ＤＣコンバータモジュール１において、コイル３１、スイッチングＩＣチップ３２およびチップコンデンサ３３が、多層基板１０に形成された導体で接続されることにより、図４に示されるようなＤＣ−ＤＣコンバータ回路が形成される。つまり、当該ＤＣ−ＤＣコンバータ回路は、スイッチングＩＣ、インダクタＬ１、入力側の平滑用コンデンサＣ１および出力側の平滑用コンデンサＣ２を備えている。このうち、スイッチングＩＣ、インダクタＬ１および入力側の平滑用コンデンサＣ１を一体化した複合部品はＤＣ−ＤＣコンバータモジュール１である。なお、ＤＣ−ＤＣコンバータモジュール１には、平滑用コンデンサＣ２をさらに一体化してあってもよい。スイッチングＩＣは、スイッチング方式のコンバータ回路のスイッチングを制御するためのＩＣであり、内部には、例えばＭＯＳ型ＦＥＴ等のスイッチング素子を有している。
【００５７】
このＤＣ−ＤＣコンバータ回路において、スイッチングＩＣの端子Ｖｉｎには入力電圧が印加され、スイッチングＩＣの端子Ｌｏからは、インダクタＬ１を介して出力電圧が出力される。
【００５８】
コンデンサＣ１の一端は、端子Ｐｉｎと端子Ｖｉｎとの間の入力電圧用電源ラインに接続され、コンデンサＣ１の他端はグランド端子ＰＧＮＤに接続されている。コンデンサＣ２の一端は、端子Ｐｏｕｔと端子Ｐ１との間の出力電圧用電源ラインに接続され、コンデンサＣ２の他端はグランド端子ＰＧＮＤに接続されている。
【００５９】
スイッチングＩＣのフィードバック端子ＦＢは、インダクタＬ１と端子Ｐｏｕｔとの間の出力電圧用電源ラインに接続され、スイッチングＩＣのグランド端子ＧＮＤはグランド端子ＰＧＮＤに接続され、スイッチングＩＣのイネーブル端子ＥＮはイネーブル端子ＰＥＮに接続されている。 
【００６０】
このＤＣ−ＤＣコンバータ回路は、端子Ｐｉｎに供給された入力電圧を、スイッチングＩＣに内蔵されているスイッチング素子を所定の周波数にてスイッチングさせ、インダクタＬ１とコンデンサＣ２とにより平滑することにより、所望の出力電圧を出力する。また、スイッチングＩＣは、フィードバック端子ＦＢに入力された出力電圧に基づいて、例えば、スイッチング周波数を一定としてパルス幅を可変するＰＷＭ（Pulse Width Modulation）制御することによって、出力電圧を設定電圧に安定させるように制御する。
【００６１】
次に、ＤＣ−ＤＣコンバータモジュール１の製造方法について説明する。
【００６２】
まず、多層基板１０の各層となるセラミックグリーンシートを準備する。具体的には、磁性体セラミック粉末を含んだスラリーをシート成形することによって磁性体層用セラミックグリーンシートを準備し、非磁性体セラミック粉末を含んだスラリーをシート成形することによって非磁性体層用セラミックグリーンシートを準備する。
【００６３】
次いで、所定のセラミックグリーンシートにおいて、例えば、図２で示される配置に従って、特定の位置に貫通孔を形成し、前記貫通孔内に導体ペーストを充填して層間接続導体（ビアホール導体）を形成するとともに、主面上の特定の位置に導体ペーストを印刷して面内配線導体パターンや表面電極パターンを形成する。前記貫通孔は、例えばレーザー加工により形成され、前記面内配線導体パターンや表面電極パターンは、例えばＡｇ粉末を含んだ導体ペーストのスクリーン印刷によりパターニングされ得る。
【００６４】
次いで、導体ペーストが配置された前記複数のセラミックグリーンシートを、位置合わせをして積層・圧着し、未焼成の積層体に一体化した後、一括して焼成する。この焼成により、各グリーンシート中の磁性体セラミック粉末、非磁性体セラミック粉末が焼結するとともに、導体ペースト中のＡｇ粉末が焼結する。
【００６５】
次に、焼成された積層体の表面磁性体層１６に露出している表面電極１８および第２の非磁性体層１５に露出している表面電極１７にめっきが施される。具体的には、無電解めっきにより、ニッケル／金のめっき膜を形成する。その後、表面電極１８にスイッチングＩＣチップ３２およびチップコンデンサ３３をリフローはんだ付け等により実装する。
【００６６】
以上のようにして、表面磁性体層１６にスイッチングＩＣチップ３２およびチップコンデンサ３３が実装されたＤＣ−ＤＣコンバータモジュール１が完成する。完成したＤＣ−ＤＣコンバータモジュール１は、下面側の表面電極１７を介して、プリント配線板等のマザー基板に実装される。
【００６７】
なお、上述の製造方法に従って、複数のＤＣ−ＤＣコンバータモジュール１の集合体を作製した後、個々のＤＣ−ＤＣコンバータモジュール１に個片化してもよい。
【００６８】
次に、ＤＣ−ＤＣコンバータモジュール１の効果について説明する。
【００６９】
ＤＣ−ＤＣコンバータモジュール１では、図１に示されるように、コイル３１は、第１の非磁性体層１４および表面磁性体層１６を介してスイッチングＩＣチップ３２に接続されている。つまり、スイッチングＩＣチップ３２とコイル３１とは、少なくとも第１の非磁性体層１４および表面磁性体層１６に形成される層間接続導体２０を含む配線で電気的に接続されている。この配線は、ＤＣ−ＤＣコンバータ回路のスイッチング周波数での高周波電流が流れることから、電磁ノイズ４０の発生源になり得る。
【００７０】
これに対し、ＤＣ−ＤＣコンバータモジュール１では、多層基板１０のスイッチングＩＣチップ３２が実装される一方主面の表層に表面磁性体層１６が形成されるので、電磁ノイズ４０を含む多層基板１０の内部で生じる電磁ノイズは、表面磁性体層１６によって遮蔽される。その結果、多層基板１０から放射される電磁ノイズが低減される。
【００７１】
なお、表面磁性体層１６は、多層基板１０の前記一方主面の全面に形成されてもよく、一部領域のみに形成されてもよい。
【００７２】
例えば、表面磁性体層１６を、多層基板１０の前記一方主面における、上面視でスイッチングＩＣチップ３２と重複する領域のみに形成してもよい。この場合、特に、電磁ノイズ４０を含む、スイッチングＩＣチップ３２に直接接続される配線で生じる電磁ノイズに対して、多層基板１０から放射される強度を低減させる効果が得られる。
【００７３】
また、表面磁性体層１６を多層基板１０の前記一方主面の全面に形成した場合、スイッチングＩＣチップ３２に直接接続される配線で生じる電磁ノイズだけでなく、多層基板１０の内部で生じるあらゆる電磁ノイズに対して、多層基板１０から放射される強度を低減させる効果が得られる。
【００７４】
また、ＤＣ−ＤＣコンバータモジュール１では、図１、２に示されるように、表面磁性体層１６に、層間接続導体２０および面内配線導体１９のうち、層間接続導体２０、２１のみが形成されている。一般的に磁性体層に形成される配線は非磁性体層に形成される配線と比べて大きなインダクタンス成分を持ち易い。そこで、ＤＣ−ＤＣコンバータモジュール１では、表面磁性体層１６に形成される面内配線導体ではなく、例えば、第１の非磁性体層１４に形成される面内配線導体１９を用いて、ＤＣ−ＤＣコンバータ回路の配線を引き回すことにより、配線が持つ不要なインダクタンス成分を低減できる。
【００７５】
また、ＤＣ−ＤＣコンバータモジュール１では、図１に示されるように、表面磁性体層１６の厚みａは、第１の非磁性体層１４の厚みｂよりも薄くてもよい。一般的に磁性体層の機械的強度は非磁性体層の機械的強度よりも小さい。そのため、機械的強度がより小さい表面磁性体層１６を機械的強度がより大きい第２の非磁性体層１５よりも薄く設けることにより、多層基板１０の全体的な機械的強度の低下を抑制することができる。
【００７６】
なお、このような厚みの限定は、多層基板１０の全体的な機械的強度を得るために有用であるが、必須ではない。すなわち、多層基板１０の機械的強度が許容される限り、表面磁性体層１６を厚く設けてもよい。より厚い表面磁性体層１６によれば、電磁ノイズの放射を低減する効果が高まるだけでなく、層間接続導体２０が貫通している表面磁性体層１６がフェライトビーズとして機能することで、電磁ノイズの伝導を抑制する効果も得られる。また、表面磁性体層１６が複数層設けられてもよい。
【００７７】
（実施の形態２）
実施の形態２では、多層基板１０の内部で発生する電磁ノイズだけでなく、多層基板１０に実装された部品で発生する電磁ノイズに対しても遮蔽効果があるＤＣ−ＤＣコンバータモジュールについて説明する。
【００７８】
図５は、実施の形態２に係るＤＣ−ＤＣコンバータモジュール２の断面構造の一例を概念的に示す図である。
【００７９】
図５に示されるように、ＤＣ−ＤＣコンバータモジュール２は、ＤＣ−ＤＣコンバータモジュール１に、金属ケース２２を追加して構成され、多層基板１０ａが変更される。
【００８０】
金属ケース２２は、例えば、銀、銅、鉄及びアルミニウムのうち少なくとも１つ以上を含む金属または合金の薄板で構成されてもよい。
【００８１】
多層基板１０ａには、層間接続導体２１が追加され、磁性体層１２２ａ、１２４ａ、１２６ａ、１２８ａにおける面内配線導体１９の配置が変更される。
【００８２】
層間接続導体２１は、上面視で多層基板１０の外周部に設けられ、多層基板１０の側壁の一部は、層間接続導体２１が露出するように切り欠かかれていてもよい。層間接続導体２１には、層間接続導体２０と同様、銀を主成分とする金属または合金が用いられ得る。
【００８３】
また、図示は省略するが、磁性体層１２２ａ、１２４ａ、１２６ａ、１２８ａにそれぞれ配置される面内配線導体Ｗ２、Ｗ４、Ｗ６、Ｗ８のループ形状の径が、磁性体層１２１、１２３、１２５、１２７にそれぞれ配置される面内配線導体Ｗ１、Ｗ３、Ｗ５、Ｗ７のループ形状の径と略同一の大きさに拡大される。つまり、コイル３１を構成する面内配線導体Ｗ１〜Ｗ８の形状が、略同一の径に統一される。
【００８４】
ＤＣ−ＤＣコンバータモジュール２の他の構成要素は、ＤＣ−ＤＣコンバータモジュール１の構成要素と同一であるため、同じ符号を付して説明を省略する。
【００８５】
図６は、ＤＣ−ＤＣコンバータモジュール２の外観の一例を示す斜視図である。
【００８６】
図６に示されるように、ＤＣ−ＤＣコンバータモジュール２では、スイッチングＩＣチップ３２が、表面磁性体層１６上の金属ケース２２によって覆われた領域２４に配置される。領域２４には、さらにチップコンデンサ３３が配置されてもよい。
【００８７】
このように構成されたＤＣ−ＤＣコンバータモジュール２によれば、ＤＣ−ＤＣコンバータモジュール１で得られる効果に加えて、次のような効果が得られる。
【００８８】
ＤＣ−ＤＣコンバータモジュール２では、領域２４に配置された部品で生じる電磁ノイズ４１は、金属ケース２２および表面磁性体層１６によって遮蔽される。その結果、ＤＣ−ＤＣコンバータモジュール２の外部に放射される電磁ノイズが低減される。
【００８９】
電磁ノイズ４１を遮蔽する効果は、金属ケース２２がＤＣ−ＤＣコンバータ回路から絶縁されていても得られるが、金属ケース２２をＤＣ−ＤＣコンバータ回路のグランド電位に接続することでより大きな遮蔽効果を得ることもできる。例えば、図６に示されるように、層間接続導体２１を多層基板１０ａの側壁に露出させ、金属ケース２２のつめ２３を層間接続導体２１に電気的に接続し、層間接続導体２１を介して、金属ケース２２をグランド電位に接続してもよい。
【００９０】
表面磁性体層１６上の金属ケース２２によって覆われた領域２４には、多層基板１０の一方主面に実装される全ての部品が配置されてもよく、少なくともスイッチングＩＣチップ３２を含む一部の部品のみが配置されてもよい。
【００９１】
図示は省略するが、例えば、表面磁性体層１６を、多層基板１０の前記一方主面における、上面視でスイッチングＩＣチップ３２と重複する領域のみに形成し、金属ケース２２を、表面磁性体層１６の対応位置に設けてもよい。そして、スイッチングＩＣチップ３２を金属ケース２２および表面磁性体層１６によって囲まれた空間に配置し、チップコンデンサ３３は当該空間の外に配置してもよい。
【００９２】
このような構成によれば、スイッチングＩＣチップ３２で発生する電磁ノイズ４１に対して、特に効果的に、ＤＣ−ＤＣコンバータモジュール２から放射される強度を低減させることができる。
【００９３】
（変形例）
以上、本発明の実施の形態に係るＤＣ−ＤＣコンバータモジュールについて説明したが、本発明は、個々の実施の形態には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つまたは複数の態様の範囲内に含まれてもよい。
【００９４】
例えば、上記実施の形態に次のような変形を施した態様も、本発明に含まれ得る。
【００９５】
図７は、変形例に係るＤＣ−ＤＣコンバータモジュール３の断面構造の一例を概念的に示す図である、
図７に示されるように、ＤＣ−ＤＣコンバータモジュール３は、ＤＣ−ＤＣコンバータモジュール２の多層基板１０ａを、多層基板１０ｂに置き換えて構成される。多層基板１０ｂは、多層基板１０ａと比べて、コア磁性体層１２ｂとして積層される複数の層のうちの１層が非磁性体層１２５ｂで構成される点、およびコイル３１を構成する面内配線導体１９間に積層方向に空隙２５が形成される点で異なっている。ＤＣ−ＤＣコンバータモジュール３の他の構成要素は、ＤＣ−ＤＣコンバータモジュール２の構成要素と同一であるため、同じ符号を付して説明を省略する。
【００９６】
多層基板１０ｂは、例えば、導体および空隙が形成される予定位置にそれぞれ導体ペーストおよび熱消失性ペーストを配置した非磁性または磁性の複数のセラミックグリーンシートを重ねて一体化し、一括して焼成することにより形成される。
【００９７】
このように構成されたＤＣ−ＤＣコンバータモジュール３によれば、ＤＣ−ＤＣコンバータモジュール１、２で得られる効果に加えて、次のような効果が得られる。
【００９８】
非磁性体層１２５ｂを形成することで、コイル３１の直流重畳特性が改善される。また、空隙２５を形成することで、焼成の際に多層基板１０ｂにかかる応力が緩和され、多層基板１０ｂの変形による破損やコイル３１の特性変動が抑制される。
【００９９】
以上説明したように、本発明に係るＤＣ−ＤＣコンバータモジュールによれば、多層基板１０、１０ａ、１０ｂの一方主面の表層に表面磁性体層１６を形成したので、多層基板１０、１０ａ、１０ｂの内部で生じる電磁ノイズが表面磁性体層１６で遮蔽され、その結果、ＤＣ−ＤＣコンバータモジュール１、２、３から放射される電磁ノイズの強度が低減される。また、ＤＣ−ＤＣコンバータモジュール２、３では、放射される電磁ノイズが、金属ケース２２によってさらに低減される。
【０１００】
また、表面磁性体層は、必ずしも多層基板の全面に設けられている必要は無い。ＤＣ−ＤＣコンバータモジュールでは、スイッチングＩＣチップとコイルとを接続する配線からの放射電磁ノイズが最も大きなノイズ源となることが多いため、この部分を部分的に磁性体層にて覆ってもよい。
【０１０１】
なお、本発明では、多層基板の各層の厚みや形状、金属ケースの厚みや形状、導体および空隙の位置や大きさなどの各種の寸法値は、特には限定されない。また、多層基板の各層を構成するセラミックス材料の成分および成分の配合比、透磁率などの物性値、多層基板内の導体や金属ケースに用いられる材料の成分および成分の配合比、導電率などの物性値も、特には限定されない。これらの数値は、ＤＣ−ＤＣコンバータ回路の定格出力や、スイッチング周波数などの各種の電気的特性の必要に応じて適宜決定されるものとする。
【０１０２】
また、本発明のＤＣ−ＤＣコンバータモジュールは、ＤＣ−ＤＣコンバータとしての機能のみを持ったモジュールに限定されるものではない。例えば、ＤＳＰ（Digital Signal Processor）機能等、他の機能を有していてもよい。
【産業上の利用可能性】
【０１０３】
本発明は、超小型のＤＣ−ＤＣコンバータモジュールとして、携帯情報端末やデジタルカメラなどの電子機器に広く利用できる。
【符号の説明】
【０１０４】
１、２、３    ＤＣ−ＤＣコンバータモジュール
１０、１０ａ、１０ｂ    多層基板
１２、１２ａ、１２ｂ    コア磁性体層
１４    第１の非磁性体層
１５    第２の非磁性体層
１６    表面磁性体層
１７、１８    表面電極
１９    面内配線導体
２０、２１    層間接続導体
２２    金属ケース
２３    つめ
２４    領域
２５    空隙
３１    コイル
３２    スイッチングＩＣチップ
３３    チップコンデンサ
４０、４１    電磁ノイズ
１２１〜１２９、１２２ａ、１２４ａ、１２６ａ、１２８ａ    磁性体層
１２５ｂ、１４１、１４２、１５１〜１５３    非磁性体層
【図１】
0006269541.tif 000002
【図２】
0006269541.tif 000003
【図３】
0006269541.tif 000004
【図４】
0006269541.tif 000005
【図５】
0006269541.tif 000006
【図６】
0006269541.tif 000007
【図７】
0006269541.tif 000008