(57)【特許請求の範囲】
【請求項１】
第１の絶縁ゲート型電界効果トランジスタとデプレッション型の第２の絶縁ゲート型電界効果トランジスタとを直列に接続した半導体回路装置であって、
電源電圧が印加される第１端子と、
前記第１端子よりも低電位の第２端子と、
ドレインが前記第１端子に接続された前記第２の絶縁ゲート型電界効果トランジスタと、
一端が前記第２の絶縁ゲート型電界効果トランジスタのゲートおよびソースに接続された抵抗と、
ゲートおよびドレインが前記抵抗の他端に接続され、ソースが前記第２端子に接続された前記第１の絶縁ゲート型電界効果トランジスタと、
を備え、
前記第２の絶縁ゲート型電界効果トランジスタのソース電位を出力電圧とし、
前記抵抗の抵抗値は、放射線照射前の前記出力電圧と、所定量の放射線を照射後の前記出力電圧との差分をゼロとするように設定されていることを特徴とする半導体回路装置。
【請求項２】
前記抵抗は、半導体よりも温度係数の小さい材料からなることを特徴とする請求項１に記載の半導体回路装置。
【請求項３】
第１の絶縁ゲート型電界効果トランジスタとデプレッション型の第２の絶縁ゲート型電界効果トランジスタとを直列に接続した半導体回路装置であって、
電源電圧が印加される第１端子と、
前記第１端子よりも低電位の第２端子と、
ドレインが前記第１端子に接続された前記第２の絶縁ゲート型電界効果トランジスタと、
ドレインが前記第２の絶縁ゲート型電界効果トランジスタのゲートおよびソースと接続されたデプレッション型の第３の絶縁ゲート型電界効果トランジスタと、
ゲートおよびドレインが前記第３の絶縁ゲート型電界効果トランジスタのゲートおよびソースに接続され、ソースが前記第２端子に接続された前記第１の絶縁ゲート型電界効果トランジスタと、
を備え、
前記第２の絶縁ゲート型電界効果トランジスタのソース電位を出力電圧とし、
前記第３の絶縁ゲート型電界効果トランジスタは、抵抗として機能し、
前記第３の絶縁ゲート型電界効果トランジスタの抵抗値は、放射線照射前の前記出力電圧と、所定量の放射線を照射後の前記出力電圧との差分をゼロとするように設定されていることを特徴とする半導体回路装置。
【請求項４】
前記第２の絶縁ゲート型電界効果トランジスタと前記第１の絶縁ゲート型電界効果トランジスタとの間に、ソースが下段のドレインに接続され、ゲートが前記第１の絶縁ゲート型電界効果トランジスタのゲートおよびドレインに接続された２つ以上の前記第３の絶縁ゲート型電界効果トランジスタを備え、
最も上段の前記第３の絶縁ゲート型電界効果トランジスタのドレインは、前記第２の絶縁ゲート型電界効果トランジスタのゲートおよびソースと接続され、
最も下段の前記第３の絶縁ゲート型電界効果トランジスタのゲートおよびソースは、前記第１の絶縁ゲート型電界効果トランジスタのゲートおよびドレインに接続されていることを特徴とする請求項３に記載の半導体回路装置。
【請求項５】
第１の絶縁ゲート型電界効果トランジスタとデプレッション型の第２の絶縁ゲート型電界効果トランジスタとを直列に接続した半導体回路装置であって、
電源電圧が印加される第１端子と、
前記第１端子よりも低電位の第２端子と、
ドレインが前記第１端子に接続された前記第２の絶縁ゲート型電界効果トランジスタと、
ドレインが前記第２の絶縁ゲート型電界効果トランジスタのゲートおよびソースに接続されたデプレッション型の第３の絶縁ゲート型電界効果トランジスタと、
ドレインが前記第３の絶縁ゲート型電界効果トランジスタのゲートおよびソースに接続されたデプレッション型の第４の絶縁ゲート型電界効果トランジスタと、
ゲートおよびドレインが前記第４の絶縁ゲート型電界効果トランジスタのゲートおよびソースに接続され、ソースが前記第２端子に接続された前記第１の絶縁ゲート型電界効果トランジスタと、
を備え、
前記第２の絶縁ゲート型電界効果トランジスタのソース電位を出力電圧とすることを特徴とする半導体回路装置。
【請求項６】
ゲートおよびソースが前記第２の絶縁ゲート型電界効果トランジスタのドレインに接続され、ドレインが前記第１端子に接続されたデプレッション型の第５の絶縁ゲート型電界効果トランジスタをさらに備え、
前記第２の絶縁ゲート型電界効果トランジスタまたは前記第５の絶縁ゲート型電界効果トランジスタのソース電位を出力電圧とすることを特徴とする請求項５に記載の半導体回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体回路装置に関する。
【背景技術】
【０００２】
従来、所定の基準電圧を出力する基準電圧回路装置として、２つのＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）を直列に接続した装置が公知である。図１６は、従来の基準電圧回路装置の構成を示す回路図である。従来の基準電圧回路装置として、図１６に示すように、エンハンスメント型ＭＯＳＦＥＴ１０１とデプレッション型ＭＯＳＦＥＴ１０２とを直列に接続し、これらのしきい値電圧Ｖthの差分を基準電圧Ｖrefとした装置が提案されている（例えば、下記特許文献１参照。）。
【０００３】
図１６に示す従来の基準電圧回路装置では、出力電圧Ｖout（基準電圧Ｖref）が放射線の悪影響により低下するという問題がある。以下に、従来の基準電圧回路装置における、放射線が照射される前（以下、放射線照射前とする）の出力電圧Ｖout1と放射線が照射された後（以下、放射線照射後とする）の出力電圧Ｖout2との変動量（以下、放射線照射前後の変動量とする）ΔＶoutについて説明する。従来の基準電圧回路装置の出力電圧Ｖoutは、下記（１）式であらわされる。
【０００４】
【数１】
0006384956.tif 000002
【０００５】
ＶthE1はエンハンスメント型ＭＯＳＦＥＴ１０１のしきい値電圧の初期値（すなわちエンハンスメント型ＭＯＳＦＥＴ１０１の放射線照射前のしきい値電圧）である。ＶthD1はデプレッション型ＭＯＳＦＥＴ１０２のしきい値電圧の初期値（すなわちデプレッション型ＭＯＳＦＥＴ１０２の放射線照射前のしきい値電圧）である。βｅはエンハンスメント型ＭＯＳＦＥＴ１０１のチャネル幅Ｗｅに対するチャネル長Ｌｅの比率（＝Ｌｅ／Ｗｅ）である。βｄはデプレッション型ＭＯＳＦＥＴ１０２のチャネル幅Ｗｄに対するチャネル長Ｌｄの比率（＝Ｌｄ／Ｗｄ）である。ＭＯＳＦＥＴのチャネル長Ｌおよびチャネル幅Ｗについて図１７に示す。
【０００６】
図１７は、ＭＯＳＦＥＴのチャネル長およびチャネル幅を示す説明図である。図１７に示すように、チャネル長Ｌとは、ｐ型ウェル領域１１２の、ｎ+型ドレイン領域１１３とｎ+型ソース領域１１４とに挟まれた部分であるチャネル領域の、ドレイン・ソース電流の流れる方向の幅である。チャネル幅Ｗとは、チャネル領域の、チャネル長Ｌに直交する方向の幅である。図１７にはデプレッション型ＭＯＳＦＥＴ１０２を例に示している。符号１１５は、ｐ型ウェル領域１１２の表面層に、ｎ+型ドレイン領域１１３およびｎ+型ソース領域１１４と接するように設けられたｎ型デプレッション領域である。符号１１１はｐ型半導体基板である。
【０００７】
放射線照射前の出力電圧Ｖout1は、上記（１）式に基づいて下記（３）式であらわされる。なお、下記（３）式においては、上記（１）式において右辺第２項の所定の係数を下記（２）式に示す係数Ｋで置き換えている。同様に、放射線照射後の出力電圧Ｖout2は、上記（１）式および下記（２）式に基づいて下記（４）式であらわされる。ＶthE2はエンハンスメント型ＭＯＳＦＥＴ１０１の放射線照射後のしきい値電圧である。ＶthD2はデプレッション型ＭＯＳＦＥＴ１０２の放射線照射後のしきい値電圧である。
【０００８】
【数２】
0006384956.tif 000003
【０００９】
【数３】
0006384956.tif 000004
【００１０】
【数４】
0006384956.tif 000005
【００１１】
出力電圧Ｖoutの放射線照射前後の変動量ΔＶoutは、放射線照射前の出力電圧Ｖout1と放射線照射後の出力電圧Ｖout2との差分（＝Ｖout1−Ｖout2）であるため、上記（３）式および（４）式に基づいて下記（５）式であらわされる。ΔＶthEはエンハンスメント型ＭＯＳＦＥＴ１０１のしきい値電圧の放射線照射前後の変動量（＝ＶthE1−ＶthE2）である。ΔＶthDはデプレッション型ＭＯＳＦＥＴ１０２のしきい値電圧の放射線照射前後の変動量（＝ＶthD1−ＶthD2）である。
【００１２】
【数５】
0006384956.tif 000006
【００１３】
上記（５）式において例えばＫ＝１とした場合、出力電圧Ｖoutの放射線照射前後の変動量ΔＶoutは、エンハンスメント型ＭＯＳＦＥＴ１０１のしきい値電圧の放射線照射前後の変動量ΔＶthEと、デプレッション型ＭＯＳＦＥＴ１０２のしきい値電圧の放射線照射前後の変動量ΔＶthDとの差分として下記（６）式であらわされる。下記（６）式において、エンハンスメント型ＭＯＳＦＥＴ１０１のしきい値電圧の放射線照射前後の変動量ΔＶthEと、デプレッション型ＭＯＳＦＥＴ１０２のしきい値電圧の放射線照射前後の変動量ΔＶthDとが同じである場合には、放射線照射前後で出力電圧Ｖoutが変動しないことがわかる。
【００１４】
【数６】
0006384956.tif 000007
【００１５】
また、ＭＯＳＦＥＴのしきい値電圧の放射線照射前後の変動量は、ゲート絶縁膜の厚さに依存する。具体的には、放射線の吸収線量が１ｋＧｙ（１×１０5ＲＡＤ）の場合、ｎチャネル型ＭＯＳＦＥＴのしきい値電圧の放射線照射前後の変動量は、例えば、ゲート絶縁膜の厚さが２０ｎｍ程度である場合に−百数十ｍＶ程度であり、ゲート絶縁膜の厚さが１５ｎｍ程度である場合に−数十ｍＶ程度であることが報告されている（例えば、下記特許文献２（第５２，５３図）参照。）。下記特許文献２から、ゲート絶縁膜の厚さを１０ｎｍ以下の厚さに薄くすることで、エンハンスメント型ＭＯＳＦＥＴ１０１のしきい値電圧の放射線照射前後の変動量ΔＶthEと、デプレッション型ＭＯＳＦＥＴ１０２のしきい値電圧の放射線照射前後の変動量ΔＶthDとがそれぞれ小さくなり、出力電圧Ｖoutの放射線照射前後の変動量ΔＶoutが最適化されることがわかる。
【００１６】
また、出力電圧Ｖoutのばらつきを低減した別の基準電圧回路装置として、デプレッション型ＮＭＯＳトランジスタおよびエンハンスメント型ＮＭＯＳトランジスタの一方または両方がパンチスルーストッパー層を有しない構成とした装置が提案されている（例えば、下記特許文献３参照。）。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特公昭５４−００１０１４号公報
【特許文献２】特開平０９−２０５２１４号公報
【特許文献３】特開２００３−１５２０９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、ゲート絶縁膜の厚さを薄くして出力電圧Ｖoutの放射線照射前後の変動量ΔＶoutを最適化する場合、ゲート絶縁膜の厚さが薄くなることによりゲート耐圧が低下する。このため、用途によってはゲート絶縁膜の厚さを薄くすることが困難である場合がある。また、デプレッション型ＭＯＳＦＥＴ１０２は、エンハンスメント型ＭＯＳＦＥＴ１０１よりもチャネル領域の不純物濃度が低いため、エンハンスメント型ＭＯＳＦＥＴ１０１よりもしきい値電圧の放射線照射前後の変動量ΔＶthDが大きくなってしまう。これによって、出力電圧Ｖoutの放射線照射前後の変動量ΔＶoutが数％程度大きくなるという問題がある。
【００１９】
この発明は、上述した従来技術による問題点を解消するため、放射線照射による基準電圧のばらつきを低減することができる半導体回路装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体回路装置は、第１の絶縁ゲート型電界効果トランジスタとデプレッション型の第２の絶縁ゲート型電界効果トランジスタとを直列に接続した半導体回路装置であって、次の特徴を有する。電源電圧が印加される第１端子と、前記第１端子よりも低電位の第２端子と、の間に、前記第２の絶縁ゲート型電界効果トランジスタ、抵抗および前記第１の絶縁ゲート型電界効果トランジスタが直列に接続されている。前記第２の絶縁ゲート型電界効果トランジスタのドレインは、前記第１端子に接続されている。前記抵抗の一端は、前記第２の絶縁ゲート型電界効果トランジスタのゲートおよびソースに接続されている。前記第１の絶縁ゲート型電界効果トランジスタは、ゲートおよびドレインが前記抵抗の他端に接続され、ソースが前記第２端子に接続されている。そして、前記第２の絶縁ゲート型電界効果トランジスタのソース電位を出力電圧とし、前記抵抗の抵抗値は、放射線照射前の前記出力電圧と、所定量の放射線を照射後の前記出力電圧との差分をゼロとするように設定されている。
【００２１】
また、この発明にかかる半導体回路装置は、上述した発明において、前記抵抗は、半導体よりも温度係数の小さい材料からなることを特徴とする。
【００２２】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体回路装置は、第１の絶縁ゲート型電界効果トランジスタとデプレッション型の第２の絶縁ゲート型電界効果トランジスタとを直列に接続した半導体回路装置であって、次の特徴を有する。電源電圧が印加される第１端子と、前記第１端子よりも低電位の第２端子と、の間に、前記第２の絶縁ゲート型電界効果トランジスタ、デプレッション型の第３の絶縁ゲート型電界効果トランジスタ、および前記第１の絶縁ゲート型電界効果トランジスタが直列に接続されている。前記第２の絶縁ゲート型電界効果トランジスタのドレインは、前記第１端子に接続されている。前記第３の絶縁ゲート型電界効果トランジスタのドレインは、前記第２の絶縁ゲート型電界効果トランジスタのゲートおよびソースと接続されている。前記第１の絶縁ゲート型電界効果トランジスタは、ゲートおよびドレインが前記第３の絶縁ゲート型電界効果トランジスタのゲートおよびソースに接続され、ソースが前記第２端子に接続されている。そして、前記第２の絶縁ゲート型電界効果トランジスタのソース電位を出力電圧とし、前記第３の絶縁ゲート型電界効果トランジスタは、抵抗として機能し、前記第３の絶縁ゲート型電界効果トランジスタの抵抗値は、放射線照射前の前記出力電圧と、所定量の放射線を照射後の前記出力電圧との差分をゼロとするように設定されている。
【００２３】
また、この発明にかかる半導体回路装置は、上述した発明において、前記第２の絶縁ゲート型電界効果トランジスタと前記第１の絶縁ゲート型電界効果トランジスタとの間に、ソースが下段のドレインに接続され、ゲートが前記第１の絶縁ゲート型電界効果トランジスタのゲートおよびドレインに接続された２つ以上の前記第３の絶縁ゲート型電界効果トランジスタを備える。そして、最も上段の前記第３の絶縁ゲート型電界効果トランジスタのドレインは、前記第２の絶縁ゲート型電界効果トランジスタのゲートおよびソースと接続されている。最も下段の前記第３の絶縁ゲート型電界効果トランジスタのゲートおよびソースは、前記第１の絶縁ゲート型電界効果トランジスタのゲートおよびドレインに接続されていることを特徴とする。
【００２４】
上述した発明によれば、第２の絶縁ゲート型電界効果トランジスタと第１の絶縁ゲート型電界効果トランジスタとの間に抵抗またはデプレッション型の絶縁ゲート型電界効果トランジスタを直列に接続することによって、放射線照射による電流量の増加分を電圧に変換して、放射線照射による出力電圧の低下分を補償することができる。これにより、放射線照射前後で出力電圧が変化することを抑制することができる。また、上述した発明によれば、第２の絶縁ゲート型電界効果トランジスタと第１の絶縁ゲート型電界効果トランジスタとの間にデプレッション型の絶縁ゲート型電界効果トランジスタを多段に直列接続することにより、ＴＩＤ特性（積算吸収線量：Ｔｏｔａｌ  Ｉｏｎｉｓｉｎｇ  Ｄｏｓｅ）のばらつきを低減することができる。ＴＩＤ特性とは、放射線が照射されることで生じる特性であり、耐放射線性を示す１つの指標である。
【００２５】
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体回路装置は、第１の絶縁ゲート型電界効果トランジスタとデプレッション型の第２の絶縁ゲート型電界効果トランジスタとを直列に接続した半導体回路装置であって、次の特徴を有する。電源電圧が印加される第１端子と、前記第１端子よりも低電位の第２端子と、の間に、前記第２の絶縁ゲート型電界効果トランジスタ、デプレッション型の第３の絶縁ゲート型電界効果トランジスタ、デプレッション型の第４の絶縁ゲート型電界効果トランジスタおよび前記第１の絶縁ゲート型電界効果トランジスタが直列に接続されている。前記第２の絶縁ゲート型電界効果トランジスタのドレインは、前記第１端子に接続されている。前記第３の絶縁ゲート型電界効果トランジスタのドレインは、前記第２の絶縁ゲート型電界効果トランジスタのゲートおよびソースに接続されている。前記第４の絶縁ゲート型電界効果トランジスタのドレインは、前記第３の絶縁ゲート型電界効果トランジスタのゲートおよびソースに接続されている。前記第１の絶縁ゲート型電界効果トランジスタは、ゲートおよびドレインが前記第４の絶縁ゲート型電界効果トランジスタのゲートおよびソースに接続され、ソースが前記第２端子に接続されている。そして、前記第２の絶縁ゲート型電界効果トランジスタのソース電位を出力電圧とする。
【００２６】
また、この発明にかかる半導体回路装置は、上述した発明において、ゲートおよびソースが前記第２の絶縁ゲート型電界効果トランジスタのドレインに接続され、ドレインが前記第１端子に接続されたデプレッション型の第５の絶縁ゲート型電界効果トランジスタをさらに備える。そして、前記第２の絶縁ゲート型電界効果トランジスタまたは前記第５の絶縁ゲート型電界効果トランジスタのソース電位を出力電圧とすることを特徴とする。
【００２７】
上述した発明によれば、第２の絶縁ゲート型電界効果トランジスタと第１の絶縁ゲート型電界効果トランジスタとの間にデプレッション型の第３，４の絶縁ゲート型電界効果トランジスタを直列に接続し、かつ第３の絶縁ゲート型電界効果トランジスタのゲートを第４の絶縁ゲート型電界効果トランジスタのゲートと同電位にしないことにより、放射線照射による電流量の増加を抑制することができ、温度特性のばらつきを低減することができる。また、上述した発明によれば、第２の絶縁ゲート型電界効果トランジスタと第１の絶縁ゲート型電界効果トランジスタとの間にデプレッション型の絶縁ゲート型電界効果トランジスタを多段に直列接続することにより、さらに温度特性のばらつきを低減することができる。
【発明の効果】
【００２８】
本発明にかかる半導体回路装置によれば、放射線照射による基準電圧のばらつきを低減することができるという効果を奏する。
【図面の簡単な説明】
【００２９】
【図１】実施の形態１にかかる半導体回路装置の構成を示す回路図である。
【図２】実施の形態１にかかる半導体回路装置の温度特性およびＴＩＤ特性を示す特性図である。
【図３】実施の形態２にかかる半導体回路装置の温度特性およびＴＩＤ特性を示す特性図である。
【図４】実施の形態３にかかる半導体回路装置の構成を示す回路図である。
【図５】実施の形態３にかかる半導体回路装置の温度特性を示す特性図である。
【図６】実施の形態３にかかる半導体回路装置の温度特性およびＴＩＤ特性のばらつきを示す特性図である。
【図７】実施の形態４にかかる半導体回路装置の構成を示す回路図である。
【図８】実施の形態４にかかる半導体回路装置の温度特性を示す特性図である。
【図９】実施の形態４にかかる半導体回路装置の温度特性およびＴＩＤ特性のばらつきを示す特性図である。
【図１０】実施の形態５にかかる半導体回路装置の構成を示す回路図である。
【図１１】実施の形態５にかかる半導体回路装置の温度特性を示す特性図である。
【図１２】実施の形態５にかかる半導体回路装置の温度特性およびＴＩＤ特性のばらつきを示す特性図である。
【図１３】実施の形態６にかかる半導体回路装置の構成を示す回路図である。
【図１４】実施の形態６にかかる半導体回路装置の温度特性を示す特性図である。
【図１５】実施の形態６にかかる半導体回路装置の温度特性およびＴＩＤ特性のばらつきを示す特性図である。
【図１６】従来の基準電圧回路装置の構成を示す回路図である。
【図１７】ＭＯＳＦＥＴのチャネル長およびチャネル幅を示す説明図である。
【発明を実施するための形態】
【００３０】
以下に添付図面を参照して、この発明にかかる半導体回路装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００３１】
（実施の形態１）
実施の形態１にかかる半導体回路装置の構成について説明する。図１は、実施の形態１にかかる半導体回路装置の構成を示す回路図である。図１に示すように、実施の形態１にかかる半導体回路装置は、接地電位の接地端子Ｇｎｄと電源電圧が印加される電源端子Ｖｓとの間に、エンハンスメント型ＭＯＳＦＥＴ（第１の絶縁ゲート型電界効果トランジスタ）１、抵抗３およびデプレッション型ＭＯＳＦＥＴ（第２の絶縁ゲート型電界効果トランジスタ）２を直列に接続した構成の基準電圧回路装置である。
【００３２】
エンハンスメント型ＭＯＳＦＥＴ１は、ゲートおよびドレインがともに抵抗３に接続され、ソースが接地端子Ｇｎｄに接続されている。図示省略するが、エンハンスメント型ＭＯＳＦＥＴ１は、例えばｐ型半導体基板上に設けられたｐ型ウェル領域の内部にｎ+型ドレイン領域およびｎ+型ソース領域を選択的に設けたｎチャネル型ＭＯＳＦＥＴである。エンハンスメント型ＭＯＳＦＥＴ１を構成するｐ型半導体基板は、接地端子Ｇｎｄに接続されている。
【００３３】
デプレッション型ＭＯＳＦＥＴ２は、ゲートおよびソースがともに抵抗３に接続され、ドレインが電源端子Ｖｓに接続されている。図示省略するが、デプレッション型ＭＯＳＦＥＴ２は、例えばｐ型半導体基板上に設けられたｐ型ウェル領域の内部にｎ+型ドレイン領域およびｎ+型ソース領域を選択的に設けたｎチャネル型ＭＯＳＦＥＴである。デプレッション型ＭＯＳＦＥＴ２を構成するｐ型半導体基板は、接地端子Ｇｎｄに接続されている。デプレッション型ＭＯＳＦＥＴ２は、飽和領域で動作し、定電流源として機能する。
【００３４】
デプレッション型ＭＯＳＦＥＴ２は、エンハンスメント型ＭＯＳＦＥＴ１とｐ型半導体基板やｐ型ウェル領域の不純物濃度が等しい。例えば、デプレッション型ＭＯＳＦＥＴ２は、エンハンスメント型ＭＯＳＦＥＴ１と同一基板上に作製されていてもよい。また、デプレッション型ＭＯＳＦＥＴ２は、ｐ型ウェル領域の表面層にｎ+型ドレイン領域およびｎ+型ソース領域と接するｎ型デプレッション領域を設けることにより、エンハンスメント型ＭＯＳＦＥＴ１よりもしきい値電圧を低減する調整がなされている。
【００３５】
そして、デプレッション型ＭＯＳＦＥＴ２のゲートおよびソースと抵抗３との接続点ａでの電位（すなわち第１デプレッション型ＭＯＳＦＥＴ２のソース電位）を出力電圧（基準電圧Ｖref）とする。すなわち、エンハンスメント型ＭＯＳＦＥＴ１のドレイン電圧に抵抗３による電圧降下分の電圧を加算し、出力電圧Ｖoutの放射線照射前後の変動量ΔＶout（低下分）を補償した電圧が基準電圧Ｖrefとなる。抵抗３の抵抗値は、電流経路（電源端子Ｖｓから接地端子Ｇｎｄへ至る電流経路）を流れる電流の放射線照射による変動量（増加分）に基づいて、エンハンスメント型ＭＯＳＦＥＴ１のしきい値電圧の放射線照射前後の変動量ΔＶthEと、デプレッション型ＭＯＳＦＥＴ２のしきい値電圧の放射線照射前後の変動量ΔＶthDとの差分を補償するように設定される。
【００３６】
具体的には、基準電圧Ｖrefとして取り出す出力電圧Ｖoutの放射線照射前後の変動量ΔＶoutは、上記（５）式および（６）式において、放射線照射前の出力電圧Ｖout1と放射線照射後の出力電圧Ｖout2との差分（＝Ｖout1−Ｖout2）に所定の係数Ｖconstを加算した下記（７）式であらわされる。出力電圧Ｖoutの放射線照射前後の変動量ΔＶout（下記（７）式の左辺）がゼロになるように、抵抗３の抵抗値を調整して係数Ｖconstの値を調整することにより、基準電圧Ｖrefとして取り出す出力電圧Ｖoutの放射線照射前後の変動量を低減することができる。
【００３７】
【数７】
0006384956.tif 000008
【００３８】
抵抗３には、例えば半導体からなる抵抗体を用いてもよい。具体的には、例えばエンハンスメント型ＭＯＳＦＥＴ１やデプレッション型ＭＯＳＦＥＴ２を作製するときに半導体チップ上に形成したポリシリコン膜で抵抗３を構成してもよい。また、例えば不純物を添加したポリシリコン（ドープトポリシリコン）からなる抵抗３とした場合には、抵抗３の温度係数を低減することができるため、温度特性のばらつきを改善させることができる。
【００３９】
次に、実施の形態１にかかる半導体回路装置の温度特性およびＴＩＤ特性について説明する。図２は、実施の形態１にかかる半導体回路装置の温度特性およびＴＩＤ特性を示す特性図である。。上述した実施の形態１にかかる半導体回路装置を、電源端子Ｖｓに印加する電源電圧を５Ｖとし、−５５℃〜１２５℃の温度環境下で動作させたときの基準電圧Ｖrefについて検証した結果を図２に示す。図２には、抵抗３の抵抗値を２００ｋΩおよび３００ｋΩとしたときの基準電圧Ｖrefをそれぞれ示す。また、参考として、抵抗３の抵抗値を０Ωとしたとき、すなわち抵抗３を設けない従来の半導体回路装置（以下、従来例とする）の基準電圧Ｖrefを示す。
【００４０】
図２に示す各試料は、抵抗３の抵抗値以外は同じ構成を有する。具体的には、各試料において、エンハンスメント型ＭＯＳＦＥＴ１およびデプレッション型ＭＯＳＦＥＴ２はともにｎチャネル型ＭＯＳＦＥＴとした。エンハンスメント型ＭＯＳＦＥＴ１のチャネル幅Ｗｅを１２μｍとし、チャネル長Ｌｅを１６０μｍとした。デプレッション型ＭＯＳＦＥＴ２のチャネル幅Ｗｄを１０μｍとし、チャネル長Ｌｄを１４０μｍとした。また、図２には、試料ごとに、放射線照射前の基準電圧Ｖref（すなわち初期値）を破線で示し、コバルト６０（60Ｃｏ）を用いたガンマ線を放射線源として吸収線量１ｋＧｙでの放射線照射後の基準電圧Ｖrefを実線で示す（図３においても同様）。
【００４１】
まず、抵抗３を設けない従来例（抵抗３の抵抗値＝０Ω）について説明する。従来例では、放射線照射前の基準電圧Ｖrefは、５０℃の温度環境下で最大値９１１ｍＶを示し、−５５℃の温度環境下で最小値８９９ｍＶを示した。放射線照射前の基準電圧Ｖrefの最大値と最小値との差は１２ｍＶ（＝９１１ｍＶ−８９９ｍＶ）である。これにより、放射線照射前の基準電圧Ｖrefは、−５５℃〜１２５℃の温度環境下の範囲内において、最大値から最大値に対して１．３％（≒１２ｍＶ／９１１ｍＶ×１００）程度低い範囲に分布していることが確認された。
【００４２】
また、放射線照射後の基準電圧Ｖrefは、２５℃の温度環境下（室温環境下）で最大値８８７ｍＶを示し、１２５℃の温度環境下で最小値８６９ｍＶを示した。放射線照射後の基準電圧Ｖrefの最大値と最小値との差は１８ｍＶ（＝８８７ｍＶ−８６９ｍＶ）である。これにより、放射線照射後の基準電圧Ｖrefは、−５５℃〜１２５℃の温度環境下の範囲内において、最大値から最大値に対して２．０％（≒１８ｍＶ／８８７ｍＶ×１００）程度低い範囲に分布していることが確認された。すなわち、温度特性のばらつきは、放射線照射前の１．３％から放射線照射後の２．０％へと大きくなった。
【００４３】
また、室温環境下において、放射線照射前の基準電圧Ｖrefは９１１ｍＶであり、基準電圧Ｖrefの放射線照射前後の変動量は−２４ｍＶ（＝８８７ｍＶ−９１１ｍＶ）である。これにより、放射線照射前の基準電圧Ｖrefに対する基準電圧Ｖrefの放射線照射前後の変動量の比率（以下、ＴＩＤ特性のばらつきとする）は２．６％（≒２４ｍＶ／９１１ｍＶ×１００）であることが確認された。また、基準電圧Ｖrefの変動率は、温度特性のばらつきとＴＩＤ特性のばらつき（すなわち放射線照射による変動）とを合わせて最大４．６％（＝２．０％＋２．６％）であることが確認された。
【００４４】
また、室温環境下において、エンハンスメント型ＭＯＳＦＥＴ１とデプレッション型ＭＯＳＦＥＴ２とではしきい値電圧の放射線照射前後の変動量が異なっていたが、エンハンスメント型ＭＯＳＦＥＴ１およびデプレッション型ＭＯＳＦＥＴ２ともに放射線照射後に電流駆動能力が増加することが確認された。しきい値電圧とは、ドレイン電圧を５Ｖとしたときにドレイン電流が１μＡとなるときのゲート電圧である。放射線照射後に電流駆動能力が増加する理由は、次の通りである。ゲート電極に正電圧をかけることによってゲート電極の正孔がゲート絶縁膜を突き抜けて移動し、ゲート絶縁膜と半導体基板との界面に蓄積され、しきい値電圧が低下する。このしきい値電圧の低下により、電流量が増加するからである。
【００４５】
具体的には、エンハンスメント型ＭＯＳＦＥＴ１のしきい値電圧は放射線照射後に５２ｍＶ低下し、デプレッション型ＭＯＳＦＥＴ２のしきい値電圧は放射線照射後に６２ｍＶ低下した。また、電源端子Ｖｓに印加する電源電圧を５Ｖとしたとき、電源電圧印加時、放射線照射前（初期）の電流値は０．３μＡであったのに対し、放射線照射後の電流値は０．３７μＡであった。したがって、放射線照射後の電流量の増加分に基づいて、しきい値電圧の放射線照射前後の変動量（すなわち基準電圧Ｖrefの放射線照射前後の変動量）を相殺する（エンハンスメント型ＭＯＳＦＥＴ１とデプレッション型ＭＯＳＦＥＴ２とのしきい値電圧の差分の、放射線照射による低下分を補償する）ことができるような手段を導入することで、一定の基準電圧Ｖrefを出力することが可能になることがわかる。
【００４６】
放射線照射後の電流量の増加分に基づいてしきい値電圧の放射線照射前後の変動量を相殺する手段とは、例えば、エンハンスメント型ＭＯＳＦＥＴ１とデプレッション型ＭＯＳＦＥＴ２との間に直列に接続した抵抗３である。基準電圧回路装置では、エンハンスメント型ＭＯＳＦＥＴ１の内部抵抗（オン抵抗）の低下はデプレッション型ＭＯＳＦＥＴ２の内部抵抗の低下よりも大きいため、出力電圧Ｖout（基準電圧Ｖref）が低下する。この放射線照射後の出力電圧Ｖoutの低下分を、放射線照射後の電流量の増加分によって補正することができるように、抵抗３の抵抗値を調整すればよい。
【００４７】
次に、抵抗３の抵抗値が２００Ωである場合について説明する。抵抗３の抵抗値が２００Ωである場合、放射線照射前の基準電圧Ｖrefは、７５℃の温度環境下で最大値９７４ｍＶを示し、−５５℃の温度環境下で最小値９４１ｍＶを示した。放射線照射前の基準電圧Ｖrefの最大値と最小値との差は３３ｍＶ（＝９７４ｍＶ−９４１ｍＶ）である。これにより、放射線照射前の基準電圧Ｖrefは、−５５℃〜１２５℃の温度環境下の範囲内において、最大値から最大値に対して３．４％（≒３３ｍＶ／９７４ｍＶ×１００）程度低い範囲に分布していることが確認された（温度特性のばらつき）。
【００４８】
また、−５５℃〜１２５℃の温度環境下の範囲内において、放射線照射後の基準電圧Ｖrefが分布する範囲は放射線照射前とほぼ同じであった。すなわち、温度特性のばらつきは、放射線照射前後で変化しないことが確認された。また、室温（２５℃）環境下において、放射線照射前の基準電圧Ｖrefは９６９ｍＶを示し、放射線照射後の基準電圧Ｖrefは９６３ｍＶを示した。基準電圧Ｖrefの放射線照射前後の変動量は−６ｍＶ（＝９６３ｍＶ−９６９ｍＶ）である。これにより、ＴＩＤ特性のばらつきは０．６％（≒６ｍＶ／９６９ｍＶ×１００）であることが確認された。また、基準電圧Ｖrefの変動率は、温度特性のばらつきとＴＩＤ特性のばらつきとを合わせて最大４．０％（＝３．４％＋０．６％）であることが確認された。
【００４９】
次に、抵抗３の抵抗値が３００Ωである場合について説明する。抵抗３の抵抗値が３００Ωである場合、放射線照射前の基準電圧Ｖrefは、９０℃の温度環境下で最大値１００４ｍＶを示し、−５５℃の温度環境下で最小値９６２ｍＶを示した。放射線照射前の基準電圧Ｖrefの最大値と最小値との差は４２ｍＶ（＝１００４ｍＶ−９６２ｍＶ）である。これにより、放射線照射前の基準電圧Ｖrefは、−５５℃〜１２５℃の温度環境下の範囲内において、最大値から最大値に対して４．２％（≒４２ｍＶ／１００４ｍＶ×１００）程度低い範囲に分布していることが確認された（温度特性のばらつき）。
【００５０】
また、放射線照射後の基準電圧Ｖrefは、５０℃の温度環境下で最大値９９９ｍＶを示し、−５５℃の温度環境下で最小値９６８ｍＶを示した。放射線照射後の基準電圧Ｖrefの最大値と最小値との差は３１ｍＶ（＝９９９ｍＶ−９６８ｍＶ）である。これにより、放射線照射後の基準電圧Ｖrefは、−５５℃〜１２５℃の温度環境下の範囲内において、最大値から最大値に対して３．１％（≒３１ｍＶ／９９９ｍＶ×１００）程度低い範囲に分布していることが確認された。すなわち、抵抗３の抵抗値が３００Ωである場合、温度特性のばらつきが放射線照射後に小さくなることが確認された。
【００５１】
また、室温（２５℃）環境下において、放射線照射後の基準電圧Ｖrefは９９９ｍＶを示し、基準電圧Ｖrefの放射線照射前後の変動量は−２．４ｍＶであった。したがって、ＴＩＤ特性のばらつきは０．２４％（≒２．４ｍＶ／１００４ｍＶ×１００）であることが確認された。また、基準電圧Ｖrefの変動率は、温度特性のばらつきとＴＩＤ特性のばらつきとを合わせて最大４．４４％（＝４．２％＋０．２４％）であることが確認された。これにより、抵抗３の抵抗値が３００Ωである場合、抵抗３の抵抗値が２００Ωである場合に比べて放射線照射前後で温度特性が変化したが、ＴＩＤ特性のばらつきを低減することができ、基準電圧Ｖrefの変動率を抵抗３の抵抗値が２００Ωである場合と同程度に低減することができることが確認された。
【００５２】
以上の結果から、本発明（抵抗３の抵抗値＝２００Ω，３００Ω）においては、ガンマ線を放射線源として吸収線量１ｋＧｙで放射線照射した場合のＴＩＤ特性のばらつきを、従来例（抵抗３の抵抗値＝０Ω）の２．６％から０．２４％に低減することができることが確認された。また、抵抗３の抵抗値を適宜調整して、温度特性のばらつきとＴＩＤ特性のばらつきとをともに改善させるように最適化することにより、基準電圧Ｖrefの変動率を低減することができることが確認された。例えば宇宙用途である場合、基準電圧Ｖrefの変動率は、温度特性のばらつきとＴＩＤ特性のばらつきとを合わせて５．０％以内程度であるのが好ましい。
【００５３】
以上、説明したように、実施の形態１によれば、デプレッション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとの間に抵抗を直列に接続することによって、放射線照射による電流量の増加分を電圧に変換して、放射線照射による出力電圧（基準電圧）の低下分を補償することができる。これにより、放射線照射前後で出力電圧が変化することを抑制することができ、放射線照射による基準電圧の変動率を低減することができる。したがって、放射線照射による基準電圧のばらつきを低減することができる。
【００５４】
（実施の形態２）
次に、実施の形態２にかかる半導体回路装置の構成について説明する。実施の形態２にかかる半導体回路装置が実施の形態１にかかる半導体回路装置と異なる点は、エンハンスメント型ＭＯＳＦＥＴ１とデプレッション型ＭＯＳＦＥＴ２との間に直列に接続した抵抗３を金属膜からなる抵抗体とする点である。実施の形態２においては、金属膜からなる抵抗体を用いて抵抗３を構成することで、抵抗３の温度係数をゼロに近づける（５０ｐｐｍ以下）ことができ、半導体回路装置の温度特性をさらに改善させることができる。
【００５５】
次に、実施の形態２にかかる半導体回路装置の温度特性およびＴＩＤ特性について説明する。図３は、実施の形態２にかかる半導体回路装置の温度特性およびＴＩＤ特性を示す特性図である。上述した実施の形態２にかかる半導体回路装置を、電源端子Ｖｓに印加する電源電圧を５Ｖとし、−５５℃〜１２５℃の温度環境下で動作させたときの基準電圧Ｖrefについて検証した結果を図３に示す。図３に示す試料においては、エンハンスメント型ＭＯＳＦＥＴ１のチャネル幅Ｗｅを１２μｍとし、チャネル長Ｌｅを１６０μｍとした。デプレッション型ＭＯＳＦＥＴ２のチャネル幅Ｗｄを１０μｍとし、チャネル長Ｌｄを１７０μｍとした。抵抗３として、温度係数がほぼゼロの外付けの金属膜抵抗を用いた。抵抗３の抵抗値は４００ｋΩである。
【００５６】
放射線照射前の基準電圧Ｖrefは、２５℃の温度環境下（室温環境下）で最大値９７８ｍＶを示し、１２５℃の温度環境下で最小値９５２ｍＶを示した。放射線照射前の基準電圧Ｖrefの最大値と最小値との差は２６ｍＶ（＝９７８ｍＶ−９５２ｍＶ）である。これにより、放射線照射前の基準電圧Ｖrefは、−５５℃〜１２５℃の温度環境下の範囲内において、最大値から最大値に対して２．７％（≒２６ｍＶ／９７８ｍＶ×１００）程度低い範囲に分布していることが確認された（温度特性のばらつき）。
【００５７】
また、放射線照射後の基準電圧Ｖrefは、６０℃の温度環境下で最大値９７９ｍＶを示し、−５５℃の温度環境下で最小値９５３ｍＶを示した。放射線照射後の基準電圧Ｖrefの最大値と最小値との差は２６ｍＶ（＝９７９ｍＶ−９５３ｍＶ）である。これにより、放射線照射後の基準電圧Ｖrefは、−５５℃〜１２５℃の温度環境下の範囲内において、最大値から最大値に対して２．７％（≒２６ｍＶ／９７９ｍＶ×１００）程度低い範囲に分布していることが確認された。すなわち、温度特性のばらつきは、放射線照射前後で変化しないことが確認された。
【００５８】
また、室温（２５℃）環境下において、放射線照射後の基準電圧Ｖrefは９７７ｍＶであり、基準電圧Ｖrefの放射線照射前後の変動量は−１ｍＶ（＝９７７ｍＶ−９７８ｍＶ）である。これにより、室温環境下において、ＴＩＤ特性のばらつきは０．１％（≒１ｍＶ／９７８ｍＶ×１００）であることが確認された。また、基準電圧Ｖrefの変動率は、温度特性のばらつきとＴＩＤ特性のばらつきとを合わせて最大２．８％（＝２．７％＋０．１％）であることが確認された。
【００５９】
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、エンハンスメント型ＭＯＳＦＥＴとデプレッション型ＭＯＳＦＥＴとの間に直列に接続する抵抗を温度係数の小さい材料からなる抵抗体とすることにより、放射線照射前後で温度特性が変化することを抑制することができる。これによって、放射線照射による基準電圧の変動率をさらに低減することができる。
【００６０】
（実施の形態３）
次に、実施の形態３にかかる半導体回路装置の構成について説明する。図４は、実施の形態３にかかる半導体回路装置の構成を示す回路図である。実施の形態３にかかる半導体回路装置が実施の形態１にかかる半導体回路装置と異なる点は、エンハンスメント型ＭＯＳＦＥＴ１とデプレッション型ＭＯＳＦＥＴ（以下、第１デプレッション型ＭＯＳＦＥＴとする）２との間に、放射線照射による基準電圧の低下分を増加させるための基準電圧補正用の抵抗として機能する第２デプレッション型ＭＯＳＦＥＴ（第３の絶縁ゲート型電界効果トランジスタ）１３を直列に接続した点である。すなわち、デプレッション型ＭＯＳＦＥＴを２段直列に接続し、電源端子Ｖｓと接地端子Ｇｎｄとの間にＭＯＳＦＥＴを３段直列に接続した構成となっている。
【００６１】
具体的には、第１デプレッション型ＭＯＳＦＥＴ２は、ゲートおよびソースがともに下段（接地端子Ｇｎｄ側）の第２デプレッション型ＭＯＳＦＥＴ１３のドレインに接続され、ドレインが電源端子Ｖｓに接続されている。第２デプレッション型ＭＯＳＦＥＴ１３は、ゲートおよびソースがともに下段のエンハンスメント型ＭＯＳＦＥＴ１のゲートおよびドレインに接続されている。第２デプレッション型ＭＯＳＦＥＴ１３は、線形領域で動作し、抵抗として機能する。図示省略するが、第２デプレッション型ＭＯＳＦＥＴ１３は、例えば第１デプレッション型ＭＯＳＦＥＴ２と同様の断面構成となっている。第２デプレッション型ＭＯＳＦＥＴ１３は、エンハンスメント型ＭＯＳＦＥＴ１および第１デプレッション型ＭＯＳＦＥＴ２とｐ型半導体基板やｐ型ウェル領域の不純物濃度が等しい。例えば、これら３つのＭＯＳＦＥＴは同一基板上に作製されていてもよい。
【００６２】
実施の形態３においては、第１デプレッション型ＭＯＳＦＥＴ２のゲートおよびソースと第２デプレッション型ＭＯＳＦＥＴ１３のドレインとの接続点ｂ２での電位（すなわち第１デプレッション型ＭＯＳＦＥＴ２のソース電位）を出力電力（基準電圧Ｖref）とする。すなわち、エンハンスメント型ＭＯＳＦＥＴ１のドレイン電圧に第２デプレッション型ＭＯＳＦＥＴ１３による電圧降下分の電圧を加算し、出力電圧Ｖoutの放射線照射前後の変動量ΔＶoutを補償した電圧が基準電圧Ｖrefとなる。第２デプレッション型ＭＯＳＦＥＴ１３の諸条件は、電流経路を流れる電流の放射線照射による変動量に基づいて、エンハンスメント型ＭＯＳＦＥＴ１のしきい値電圧の放射線照射前後の変動量ΔＶthEと、第１デプレッション型ＭＯＳＦＥＴ２のしきい値電圧の放射線照射前後の変動量ΔＶthDとの差分を補償するように設定される。具体的には、実施の形態１と同様に、上記（７）式の左辺がゼロになるように、第２デプレッション型ＭＯＳＦＥＴ１３の諸条件を調整して係数Ｖconstの値を調整する。
【００６３】
次に、実施の形態３にかかる半導体回路装置の温度特性およびＴＩＤ特性について説明する。図５は、実施の形態３にかかる半導体回路装置の温度特性を示す特性図である。図６は、実施の形態３にかかる半導体回路装置の温度特性およびＴＩＤ特性のばらつきを示す特性図である。上述した実施の形態３にかかる半導体回路装置を、電源端子Ｖｓに印加する電源電圧を５Ｖとし、−５５℃〜１５０℃の温度環境下で動作させたときの接続点ｂ２での基準電圧Ｖrefおよび接続点ｂ１での電圧について検証した結果を図５，６に示す。また、図６には、コバルト６０（60Ｃｏ）を用いたガンマ線を放射線源として吸収線量１ｋＧｙでの放射線照射後における温度特性のばらつきおよびＴＩＤ特性のばらつきを示す。
【００６４】
接続点ｂ１は、エンハンスメント型ＭＯＳＦＥＴ１のゲートおよびドレインと第２デプレッション型ＭＯＳＦＥＴ１３のゲートおよびソースとの接続点である。接続点ｂ２は、第１デプレッション型ＭＯＳＦＥＴ２のゲートおよびソースと第２デプレッション型ＭＯＳＦＥＴ１３のドレインとの接続点である（図４参照）。この基準電圧Ｖrefについて、温度特性のばらつきおよびＴＩＤ特性のばらつきの和が最小になるように、エンハンスメント型ＭＯＳＦＥＴ１および第１，２デプレッション型ＭＯＳＦＥＴ２，１３の各寸法を最適化している。
【００６５】
図５に示す結果より、放射線照射前の基準電圧Ｖrefは、８０℃の温度環境下で最大値９９４ｍＶを示し、−５５℃の温度環境下で最小値９８２ｍＶを示した。放射線照射前の基準電圧Ｖrefの最大値と最小値との差は１２ｍＶ（＝９９４ｍＶ−９８２ｍＶ）である。これにより、放射線照射前の基準電圧Ｖrefは、−５５℃〜１５０℃の温度環境下の範囲内において、最大値から最大値に対して１．２％（≒１２ｍＶ／９９４ｍＶ×１００）程度低い範囲に分布していることが確認された（温度特性のばらつき）。また、図示省略するが、温度特性は、放射線照射前後で変化しないことが確認された。
【００６６】
また、室温（２５℃）環境下において、放射線照射前の基準電圧Ｖrefは９９０ｍＶを示し、放射線照射後の基準電圧Ｖrefは９７２ｍＶを示した。基準電圧Ｖrefの放射線照射前後の変動量は−１８ｍＶ（＝９７２ｍＶ−９９０ｍＶ）である。これにより、ＴＩＤ特性のばらつきは１．８％（≒１８ｍＶ／９９０ｍＶ×１００）であることが確認された。また、これらの結果より、図６に示すように、基準電圧Ｖrefの変動率は、温度特性のばらつきとＴＩＤ特性のばらつきとを合わせて最大３．０％（＝１．２％＋１．８％）であることが確認された。
【００６７】
以上、説明したように、実施の形態３によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態３によれば、デプレッション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとの間に第３デプレッション型ＭＯＳＦＥＴを直列に接続することにより、放射線照射による電流量の増加を抑制することができ、放射線照射による基準電圧の変動率をさらに低減することができる。
【００６８】
（実施の形態４）
次に、実施の形態４にかかる半導体回路装置の構成について説明する。図７は、実施の形態４にかかる半導体回路装置の構成を示す回路図である。実施の形態４にかかる半導体回路装置が実施の形態３にかかる半導体回路装置と異なる点は、第１デプレッション型ＭＯＳＦＥＴ２とエンハンスメント型ＭＯＳＦＥＴ１との間に、基準電圧補正用の抵抗として機能する２つ以上のデプレッション型ＭＯＳＦＥＴ（第３の絶縁ゲート型電界効果トランジスタ）を直列に接続した点である。第１デプレッション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴ１の間に配置した各デプレッション型ＭＯＳＦＥＴのゲートは、それぞれエンハンスメント型ＭＯＳＦＥＴ１のゲートおよびドレインに接続される。
【００６９】
図７には、第１デプレッション型ＭＯＳＦＥＴ２とエンハンスメント型ＭＯＳＦＥＴ１の間に、２つのデプレッション型ＭＯＳＦＥＴ（第２，３デプレッション型ＭＯＳＦＥＴ１３，２３）を配置した構成を示す。すなわち、デプレッション型ＭＯＳＦＥＴを３段直列に接続し、電源端子Ｖｓと接地端子Ｇｎｄとの間にＭＯＳＦＥＴを４段直列に接続した構成となっている。第３デプレッション型ＭＯＳＦＥＴ２３のゲートと第２デプレッション型ＭＯＳＦＥＴ１３のゲートとが同電位であるため、実施の形態４にかかる半導体回路装置は、実施の形態３にかかる半導体回路装置よりも第２デプレッション型ＭＯＳＦＥＴ１３のチャネル長Ｌｄを長くした状態に相当する。
【００７０】
具体的には、第１デプレッション型ＭＯＳＦＥＴ２は、ゲートおよびソースがともに下段の第３デプレッション型ＭＯＳＦＥＴ２３のドレインに接続され、ドレインが電源端子Ｖｓに接続されている。第３デプレッション型ＭＯＳＦＥＴ２３のゲートは、下段の第２デプレッション型ＭＯＳＦＥＴ１３のゲートおよびソースと、エンハンスメント型ＭＯＳＦＥＴ１のゲートおよびドレインとに接続されている。第３デプレッション型ＭＯＳＦＥＴ２３のソースは、下段の第２デプレッション型ＭＯＳＦＥＴ１３のドレインに接続されている。第２デプレッション型ＭＯＳＦＥＴ１３のゲートおよびソースは、エンハンスメント型ＭＯＳＦＥＴ１のゲートおよびドレインに接続されている。
【００７１】
実施の形態４においては、第２，３デプレッション型ＭＯＳＦＥＴ１３，２３は、線形領域で動作し、抵抗として機能する。図示省略するが、第３デプレッション型ＭＯＳＦＥＴ２３は、例えば第１デプレッション型ＭＯＳＦＥＴ２と同様の断面構成となっている。また、第３デプレッション型ＭＯＳＦＥＴ２３は、エンハンスメント型ＭＯＳＦＥＴ１および第１，２デプレッション型ＭＯＳＦＥＴ２，１３とｐ型半導体基板やｐ型ウェル領域の不純物濃度が等しい。例えば、これら４つのＭＯＳＦＥＴは同一基板上に作製されていてもよい。
【００７２】
また、第１デプレッション型ＭＯＳＦＥＴ２のゲートおよびソースと第３デプレッション型ＭＯＳＦＥＴ２３のドレインとの接続点ｃ３での電位（すなわち第１デプレッション型ＭＯＳＦＥＴ２のソース電位）を出力電圧（基準電圧Ｖref）とする。すなわち、エンハンスメント型ＭＯＳＦＥＴ１のドレイン電圧に、第２，３デプレッション型ＭＯＳＦＥＴ１３，２３による電圧降下分の電圧を加算し、出力電圧Ｖoutの放射線照射前後の変動量ΔＶoutを補償した電圧が基準電圧Ｖrefとなる。
【００７３】
第２，３デプレッション型ＭＯＳＦＥＴ１３，２３の諸条件は、電流経路を流れる電流の放射線照射による変動量に基づいて、エンハンスメント型ＭＯＳＦＥＴ１のしきい値電圧の放射線照射前後の変動量ΔＶthEと、第１デプレッション型ＭＯＳＦＥＴ２のしきい値電圧の放射線照射前後の変動量ΔＶthDとの差分を補償するように設定される。具体的には、実施の形態１と同様に、上記（７）式の左辺がゼロになるように、第２，３デプレッション型ＭＯＳＦＥＴ１３，２３の諸条件を調整して係数Ｖconstの値を調整する。
【００７４】
次に、実施の形態４にかかる半導体回路装置の温度特性およびＴＩＤ特性について説明する。図８は、実施の形態４にかかる半導体回路装置の温度特性を示す特性図である。図９は、実施の形態４にかかる半導体回路装置の温度特性およびＴＩＤ特性のばらつきを示す特性図である。上述した実施の形態４にかかる半導体回路装置を、電源端子Ｖｓに印加する電源電圧を５Ｖとし、−５５℃〜１５０℃の温度環境下で動作させたときの接続点ｃ３での基準電圧Ｖrefおよび接続点ｃ１，ｃ２での電圧について検証した結果を図８，９に示す。また、図９には、コバルト６０（60Ｃｏ）を用いたガンマ線を放射線源として吸収線量１ｋＧｙでの放射線照射後における温度特性のばらつきおよびＴＩＤ特性のばらつきを示す。
【００７５】
接続点ｃ１は、第２デプレッション型ＭＯＳＦＥＴ１３のゲートおよびソースとエンハンスメント型ＭＯＳＦＥＴ１のドレインとの接続点である。接続点ｃ２は、第３デプレッション型ＭＯＳＦＥＴ２３のソースと第２デプレッション型ＭＯＳＦＥＴ１３のドレインとの接続点である。接続点ｃ３は、第１デプレッション型ＭＯＳＦＥＴ２のゲートおよびソースと第３デプレッション型ＭＯＳＦＥＴ２３のドレインとの接続点である（図７参照）。この基準電圧Ｖrefについて、温度特性のばらつきおよびＴＩＤ特性のばらつきの和が最小になるように、エンハンスメント型ＭＯＳＦＥＴ１および第１〜３デプレッション型ＭＯＳＦＥＴ２，１３，２３の各寸法を最適化している。
【００７６】
具体的には、エンハンスメント型ＭＯＳＦＥＴ１および第１〜３デプレッション型ＭＯＳＦＥＴ２，１３，２３はともにｎチャネル型ＭＯＳＦＥＴとした。エンハンスメント型ＭＯＳＦＥＴ１のチャネル幅Ｗｅを１２μｍとし、チャネル長Ｌｅを５０μｍとした。第１デプレッション型ＭＯＳＦＥＴ２のチャネル幅Ｗｄを１０μｍとし、チャネル長Ｌｄを１２５μｍとした。第２デプレッション型ＭＯＳＦＥＴ１３のチャネル幅Ｗｄを１０μｍとし、チャネル長Ｌｄを４０μｍとした。第３デプレッション型ＭＯＳＦＥＴ２３のチャネル幅Ｗｄを１０μｍとし、チャネル長Ｌｄを６０μｍとした。
【００７７】
図８に示す結果より、放射線照射前の基準電圧Ｖrefは、−５５℃の温度環境下で最大値１１０５ｍＶを示し、１５０℃の温度環境下で最小値１０５７ｍＶを示した。放射線照射前の基準電圧Ｖrefの最大値と最小値との差は４８ｍＶ（＝１１０５ｍＶ−１０５７ｍＶ）である。これにより、放射線照射前の基準電圧Ｖrefは、−５５℃〜１５０℃の温度環境下の範囲内において、最大値から最大値に対して４．３％（≒４８ｍＶ／１１０５ｍＶ×１００）程度低い範囲に分布していることが確認された（温度特性のばらつき）。また、図示省略するが、温度特性は、放射線照射前後で変化しないことが確認された。
【００７８】
また、室温（２５℃）環境下において、放射線照射前の基準電圧Ｖrefは１０７１ｍＶを示し、放射線照射後の基準電圧Ｖrefは１０５３ｍＶを示した。基準電圧Ｖrefの放射線照射前後の変動量は−１８ｍＶ（＝１０５３ｍＶ−１０７１ｍＶ）である。これにより、ＴＩＤ特性のばらつきは１．７％（≒１８ｍＶ／１０７１ｍＶ×１００）であることが確認された。また、これらの結果より、図９に示すように、基準電圧Ｖrefの変動率は、温度特性のばらつきとＴＩＤ特性のばらつきとを合わせて最大６．０％（＝４．３％＋１．７％）であることが確認された。また、図６，９に示す結果より、直列に接続するデプレッション型ＭＯＳＦＥＴの段数を増やすことにより、ＴＩＤ特性のばらつきを低減することができることが確認された。
【００７９】
以上、説明したように、実施の形態４によれば、実施の形態１，３と同様の効果を得ることができる。また、実施の形態４によれば、第１デプレッション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとの間にデプレッション型ＭＯＳＦＥＴを多段に直列接続することにより、ＴＩＤ特性のばらつきを低減することができる。これにより、放射線照射による基準電圧の変動率をさらに低減することができる。
【００８０】
（実施の形態５）
次に、実施の形態５にかかる半導体回路装置の構成について説明する。図１０は、実施の形態５にかかる半導体回路装置の構成を示す回路図である。実施の形態５にかかる半導体回路装置が実施の形態４にかかる半導体回路装置と異なる点は、第３デプレッション型ＭＯＳＦＥＴ（第３の絶縁ゲート型電界効果トランジスタ）２３のゲートおよびソースが下段の第２デプレッション型ＭＯＳＦＥＴ（第４の絶縁ゲート型電界効果トランジスタ）１３のドレインのみに接続されている点である。すなわち、第３デプレッション型ＭＯＳＦＥＴ２３のゲートおよびソースが下段の第２デプレッション型ＭＯＳＦＥＴ１３のゲートに接続されていない。実施の形態５においては、第１デプレッション型ＭＯＳＦＥＴ２は、飽和領域で動作し、定電流源として機能する。第２〜３デプレッション型ＭＯＳＦＥＴ１３，２３は、線形領域で動作し、抵抗として機能する。また、第２，３デプレッション型ＭＯＳＦＥＴ１３、２３は、放射線照射による電流量の増加を抑制する機能を有する。
【００８１】
次に、実施の形態５にかかる半導体回路装置の温度特性およびＴＩＤ特性について説明する。図１１は、実施の形態５にかかる半導体回路装置の温度特性を示す特性図である。図１２は、実施の形態５にかかる半導体回路装置の温度特性およびＴＩＤ特性のばらつきを示す特性図である。上述した実施の形態５にかかる半導体回路装置を、電源端子Ｖｓに印加する電源電圧を５Ｖとし、−５５℃〜１５０℃の温度環境下で動作させたときの接続点ｃ３での基準電圧Ｖrefおよび接続点ｃ１，ｃ４での電圧について検証した結果を図１１，１２に示す。また、図１２には、コバルト６０（60Ｃｏ）を用いたガンマ線を放射線源として吸収線量１ｋＧｙでの放射線照射後における温度特性のばらつきおよびＴＩＤ特性のばらつきを示す。
【００８２】
接続点ｃ１は、第２デプレッション型ＭＯＳＦＥＴ１３のゲートおよびソースとエンハンスメント型ＭＯＳＦＥＴ１のドレインとの接続点である。接続点ｃ３は、第１デプレッション型ＭＯＳＦＥＴ２のゲートおよびソースと第３デプレッション型ＭＯＳＦＥＴ２３のドレインとの接続点である。接続点ｃ４は、第３デプレッション型ＭＯＳＦＥＴ２３のゲートおよびソースと第２デプレッション型ＭＯＳＦＥＴ１３のドレインとの接続点である（図１０参照）。エンハンスメント型ＭＯＳＦＥＴ１および第１〜３デプレッション型ＭＯＳＦＥＴ２，１３，２３の各寸法は、実施の形態４において温度特性およびＴＩＤ特性の検証に用いた試料と同様である。
【００８３】
図１１に示す結果より、放射線照射前の基準電圧Ｖrefは、１２０℃の温度環境下で最大値１０５４ｍＶを示し、−５５℃の温度環境下で最小値１０４７ｍＶを示した。放射線照射前の基準電圧Ｖrefの最大値と最小値との差は７ｍＶ（＝１０５４ｍＶ−１０４７ｍＶ）である。これにより、放射線照射前の基準電圧Ｖrefは、−５５℃〜１５０℃の温度環境下の範囲内において、最大値から最大値に対して０．７％（≒７ｍＶ／１０５４ｍＶ×１００）程度低い範囲に分布していることが確認された（温度特性のばらつき）。また、図示省略するが、温度特性は、放射線照射前後で変化しないことが確認された。
【００８４】
また、室温（２５℃）環境下において、放射線照射前の基準電圧Ｖrefは１０４７ｍＶを示し、放射線照射後の基準電圧Ｖrefは１０３０ｍＶを示した。基準電圧Ｖrefの放射線照射前後の変動量は−１７ｍＶ（＝１０３０ｍＶ−１０４７ｍＶ）である。これにより、ＴＩＤ特性のばらつきは１．６％（≒１７ｍＶ／１０４７ｍＶ×１００）であることが確認された。また、これらの結果より、図１２に示すように、基準電圧Ｖrefの変動率は、温度特性のばらつきとＴＩＤ特性のばらつきとを合わせて最大２．３％（＝０．７％＋１．６％）であることが確認された。また、図９，１２に示す結果より、第３デプレッション型ＭＯＳＦＥＴ２３のゲートを第２デプレッション型ＭＯＳＦＥＴ１３のゲートと同電位にしないことにより、温度特性のばらつきを低減することができることが確認された。
【００８５】
以上、説明したように、実施の形態５によれば、実施の形態１，３，４と同様の効果を得ることができる。実施の形態５によれば、第３デプレッション型ＭＯＳＦＥＴのゲートを第２デプレッション型ＭＯＳＦＥＴのゲートと同電位にしないことにより、放射線照射による電流量の増加を抑制することができ、温度特性のばらつきを低減することができる。これにより、放射線照射による基準電圧の変動率をさらに低減することができる。
【００８６】
（実施の形態６）
次に、実施の形態６にかかる半導体回路装置の構成について説明する。図１３は、実施の形態６にかかる半導体回路装置の構成を示す回路図である。実施の形態６にかかる半導体回路装置が実施の形態５にかかる半導体回路装置と異なる点は、電源端子Ｖｓと第１デプレッション型ＭＯＳＦＥＴ２との間に、さらに第４デプレッション型ＭＯＳＦＥＴ（第５の絶縁ゲート型電界効果トランジスタ）３３を直列に接続した点である。すなわち、実施の形態６においては、電源端子Ｖｓと接地端子Ｇｎｄとの間にＭＯＳＦＥＴを５段（デプレッション型ＭＯＳＦＥＴは４段）直列に接続した構成となっている。また、実施の形態５よりもさらにデプレッション型ＭＯＳＦＥＴを多段化し、放射線照射によって電流量が増加することを抑制する機能を高めている。
【００８７】
具体的には、第４デプレッション型ＭＯＳＦＥＴ３３は、ドレインが電源端子Ｖｓに接続され、ゲートおよびソースが下段の第１デプレッション型ＭＯＳＦＥＴ２のドレインに接続されている。図示省略するが、第４デプレッション型ＭＯＳＦＥＴ３３は、例えば第１デプレッション型ＭＯＳＦＥＴ２と同様の断面構成となっている。第４デプレッション型ＭＯＳＦＥＴ３３は、エンハンスメント型ＭＯＳＦＥＴ１および第１〜３デプレッション型ＭＯＳＦＥＴ２，１３，２３とｐ型半導体基板やｐ型ウェル領域の不純物濃度が等しい。例えば、これら５つのＭＯＳＦＥＴは同一基板上に作製されていてもよい。
【００８８】
第１デプレッション型ＭＯＳＦＥＴ２のゲートおよびソースと第３デプレッション型ＭＯＳＦＥＴ２３のドレインとの接続点ｃ３での電位（すなわち第１デプレッション型ＭＯＳＦＥＴ２のソース電位）を出力電圧（基準電圧Ｖref）とする。または、第４デプレッション型ＭＯＳＦＥＴ３３のゲートおよびソースと第１デプレッション型ＭＯＳＦＥＴ２のドレインとの接続点ｃ５（第４デプレッション型ＭＯＳＦＥＴ３３のソース電位）での電位を出力電圧（基準電圧Ｖref）としてもよい。
【００８９】
次に、実施の形態６にかかる半導体回路装置の温度特性およびＴＩＤ特性について説明する。図１４は、実施の形態６にかかる半導体回路装置の温度特性を示す特性図である。図１５は、実施の形態６にかかる半導体回路装置の温度特性およびＴＩＤ特性のばらつきを示す特性図である。上述した実施の形態６にかかる半導体回路装置を、電源端子Ｖｓに印加する電源電圧を５Ｖとし、−５５℃〜１５０℃の温度環境下で動作させたときの接続点ｃ３での基準電圧Ｖrefおよび接続点ｃ１，ｃ４，ｃ５での電圧について検証した結果を図１４，１５に示す。図１４，１５では、接続点ｃ３の出力電圧を基準電圧Ｖrefとしている。また、図１５には、コバルト６０（60Ｃｏ）を用いたガンマ線を放射線源として吸収線量１ｋＧｙでの放射線照射後における温度特性のばらつきおよびＴＩＤ特性のばらつきを示す。
【００９０】
接続点ｃ１は、第２デプレッション型ＭＯＳＦＥＴ１３のゲートおよびソースとエンハンスメント型ＭＯＳＦＥＴ１のドレインとの接続点である。接続点ｃ３は、第１デプレッション型ＭＯＳＦＥＴ２のゲートおよびソースと第３デプレッション型ＭＯＳＦＥＴ２３のドレインとの接続点である。接続点ｃ４は、第３デプレッション型ＭＯＳＦＥＴ２３のゲートおよびソースと第２デプレッション型ＭＯＳＦＥＴ１３のドレインとの接続点である。接続点ｃ５は、第４デプレッション型ＭＯＳＦＥＴ３３のゲートおよびソースと第１デプレッション型ＭＯＳＦＥＴ２のドレインとの接続点である（図１３参照）。この基準電圧Ｖrefについて、温度特性のばらつきおよびＴＩＤ特性のばらつきの和が最小になるように、エンハンスメント型ＭＯＳＦＥＴ１および第１〜４デプレッション型ＭＯＳＦＥＴ２，１３，２３，３３の各寸法を最適化している。
【００９１】
具体的には、エンハンスメント型ＭＯＳＦＥＴ１および第１〜４デプレッション型ＭＯＳＦＥＴ２，１３，２３，３３はともにｎチャネル型ＭＯＳＦＥＴとした。エンハンスメント型ＭＯＳＦＥＴ１のチャネル幅Ｗｅを１２μｍとし、チャネル長Ｌｅを５０μｍとした。第１デプレッション型ＭＯＳＦＥＴ２のチャネル幅Ｗｄを１０μｍとし、チャネル長Ｌｄを１００μｍとした。第２デプレッション型ＭＯＳＦＥＴ１３のチャネル幅Ｗｄを１０μｍとし、チャネル長Ｌｄを４０μｍとした。第３デプレッション型ＭＯＳＦＥＴ２３のチャネル幅Ｗｄを１０μｍとし、チャネル長Ｌｄを４０μｍとした。第４デプレッション型ＭＯＳＦＥＴ３３のチャネル幅Ｗｄを１０μｍとし、チャネル長Ｌｄを６０μｍとした。
【００９２】
図１４に示す結果より、放射線照射前の基準電圧Ｖrefは、１１５℃の温度環境下で最大値１０４６ｍＶを示し、−５５℃の温度環境下で最小値１０３８ｍＶを示した。放射線照射前の基準電圧Ｖrefの最大値と最小値との差は８ｍＶ（＝１０４６ｍＶ−１０３８ｍＶ）である。これにより、放射線照射前の基準電圧Ｖrefは、−５５℃〜１５０℃の温度環境下の範囲内において、最大値から最大値に対して０．８％（≒８ｍＶ／１０４６ｍＶ×１００）程度低い範囲に分布していることが確認された（温度特性のばらつき）。また、図示省略するが、温度特性は放射線照射前後で変化しないことが確認された。
【００９３】
また、室温（２５℃）環境下において、放射線照射前の基準電圧Ｖrefは１０４０ｍＶを示し、放射線照射後の基準電圧Ｖrefは１０２２ｍＶを示した。基準電圧Ｖrefの放射線照射前後の変動量は−１８ｍＶ（＝１０２２ｍＶ−１０４０ｍＶ）である。これにより、ＴＩＤ特性のばらつきは１．７％（≒１８ｍＶ／１０４０ｍＶ×１００）であることが確認された。また、これらの結果より、図１５に示すように、基準電圧Ｖrefの変動率は、温度特性のばらつきとＴＩＤ特性のばらつきとを合わせて最大２．５％（＝０．８％＋１．７％）であることが確認された。
【００９４】
また、図１２，１５に示す結果より、直列に接続するデプレッション型ＭＯＳＦＥＴの段数を増やすことにより、温度特性のばらつきを低減することができることが確認された。ＭＯＳＦＥＴを多段に直列接続した場合、上段（電源端子Ｖｓ側）のＭＯＳＦＥＴほど内部抵抗が高くなる。実施の形態６においては、温度特性の改善を優先しているため、エンハンスメント型ＭＯＳＦＥＴ１の内部抵抗の低下が、第４デプレッション型ＭＯＳＦＥＴ３３による基準電圧Ｖrefの補正のための内部抵抗の低下よりも大きくなる。これにより、実施の形態５よりもＴＩＤ特性のばらつきが大きくなるが、温度特性のばらつきとＴＩＤ特性のばらつきとの合計である基準電圧Ｖrefの変動率は実施の形態５と同程度となる。
【００９５】
以上、説明したように、実施の形態６によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態６によれば、デプレッション型ＭＯＳＦＥＴの段数を増やすことにより、温度特性のばらつきを低減することができる。また、実施の形態６によれば、温度特性のばらつきがデプレッション型ＭＯＳＦＥＴの段数の少ない場合と同程度と仮定した場合、デプレッション型ＭＯＳＦＥＴの段数を増やすことにより、ＴＩＤ特性のばらつきを低減することができる。このため、温度特性のばらつきまたはＴＩＤ特性のばらつきが低減されることにより、放射線照射による基準電圧の変動率をさらに低減することができる。
【００９６】
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、たとえばＭＯＳＦＥＴの寸法や抵抗値等は要求される仕様等に応じて種々設定される。また、各実施の形態は、半導体基板または半導体領域の導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
【産業上の利用可能性】
【００９７】
以上のように、本発明にかかる半導体回路装置は、基準電圧回路装置などに使用されるパワー半導体装置に有用である。
【符号の説明】
【００９８】
１  エンハンスメント型ＭＯＳＦＥＴ
２  デプレッション型ＭＯＳＦＥＴ（第１デプレッション型ＭＯＳＦＥＴ）
３  抵抗
１３  第２デプレッション型ＭＯＳＦＥＴ
２３  第３デプレッション型ＭＯＳＦＥＴ
３３  第４デプレッション型ＭＯＳＦＥＴ
Ｇｎｄ  接地端子
Ｌｄ  デプレッション型ＭＯＳＦＥＴのチャネル長
Ｌｅ  エンハンスメント型ＭＯＳＦＥＴのチャネル長
Ｖout  出力電圧（基準電圧）
Ｖout1  放射線照射前の出力電圧
Ｖout2  放射線照射後の出力電圧
Ｖref  基準電圧
Ｖｓ  電源端子
Ｗｄ  デプレッション型ＭＯＳＦＥＴのチャネル幅
Ｗｅ  エンハンスメント型ＭＯＳＦＥＴのチャネル幅
ａ，ｂ１，ｂ２，ｃ１〜５  接続点
ΔＶout  出力電圧の放射線照射前後の変動量
ΔＶthD  デプレッション型ＭＯＳＦＥＴのしきい値電圧の放射線照射前後の変動量
ΔＶthE  エンハンスメント型ＭＯＳＦＥＴのしきい値電圧の放射線照射前後の変動量
【図１】
0006384956.tif 000009
【図２】
0006384956.tif 000010
【図３】
0006384956.tif 000011
【図４】
0006384956.tif 000012
【図５】
0006384956.tif 000013
【図６】
0006384956.tif 000014
【図７】
0006384956.tif 000015
【図８】
0006384956.tif 000016
【図９】
0006384956.tif 000017
【図１０】
0006384956.tif 000018
【図１１】
0006384956.tif 000019
【図１２】
0006384956.tif 000020
【図１３】
0006384956.tif 000021
【図１４】
0006384956.tif 000022
【図１５】
0006384956.tif 000023
【図１６】
0006384956.tif 000024
【図１７】
0006384956.tif 000025