(57)【特許請求の範囲】
【請求項１】
第１の受光素子と、
第２の受光素子と、
第１のトランジスタと、
第２のトランジスタと、
第３のトランジスタと、を有し、
前記第１のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの一方に電気的に接続されており、
前記第１のトランジスタのソース又はドレインの他方は、前記第１の受光素子の第２の電極に電気的に接続されており、
前記第１の受光素子の第１の電極は前記第３のトランジスタのゲートに電気的に接続されており、
前記第２のトランジスタのゲートは、前記第２の受光素子の第１の電極に電気的に接続されており、
前記第２のトランジスタのソース又はドレインの一方は、前記第２の受光素子の第２の電極に電気的に接続されており、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートに電気的に接続されており、
前記第１のトランジスタのソース又はドレインの一方と、前記第２のトランジスタのソース又はドレインの一方と、前記第３のトランジスタのソース又はドレインの一方とは、互いに電気的に接続されており、
前記第１のトランジスタ及び前記第２のトランジスタは、チャネル形成領域を酸化物半導体膜に有する半導体装置。
【請求項２】
第１の受光素子と、
第２の受光素子と、
第１のトランジスタと、
第２のトランジスタと、
第３のトランジスタと、を有し、
前記第１のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの一方に電気的に接続されており、
前記第１のトランジスタのソース又はドレインの一方は、前記第１の受光素子の第１の電極に電気的に接続されており、
前記第１のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートに電気的に接続されており、
前記第２のトランジスタのゲートは、前記第２の受光素子の第１の電極に電気的に接続されており、
前記第２のトランジスタのソース又はドレインの一方は、前記第２の受光素子の第２の電極に電気的に接続されており、
前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲートに電気的に接続されており、
前記第１の受光素子の第２の電極と、前記第２のトランジスタのソース又はドレインの一方と、前記第３のトランジスタのソース又はドレインの一方とは、互いに電気的に接続されており、
前記第１のトランジスタ及び前記第２のトランジスタは、チャネル形成領域を酸化物半導体膜に有する半導体装置。
【請求項３】
請求項１または請求項２において、
前記酸化物半導体膜は、Ｉｎ、Ｇａ、及びＺｎを含む半導体装置。
【請求項４】
請求項３において、
前記酸化物半導体膜は、ｃ軸配向をした結晶部を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線で信号の伝達が行われる半導体リレーと、上記半導体リレーを用いた半導
体装置に関する。
【背景技術】
【０００２】
半導体リレーは、信号の入力側の回路と、電力の出力を制御する出力側の回路との間にお
ける信号の伝達が、発光素子と受光素子で構成されるフォトカプラなどにより、無接点で
行われている。具体的に、フォトカプラを用いた半導体リレーは、発光素子と、発光素子
からの光を受光することで起電力が生じる受光素子と、上記起電力により導通または非導
通の状態が選択される半導体素子とを、少なくとも有する。上記半導体素子が導通の状態
にあるとき、電力の出力が行われ、上記半導体素子が非導通の状態にあるとき、電力の出
力が停止される。
【０００３】
ところで、ラッチング型の半導体リレーは、上記半導体素子の導通または非導通の状態を
変更するときに電力を必要とするが、上記状態を保持するときには電力を必要としないの
で、消費電力を小さく抑えることができる。下記の特許文献１には、光結合によるアイソ
レーションを用いた、ラッチング機能を有する無接点リレーについて、記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６２−２５０７１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１に記載されている無接点リレーでは、上記半導体素子にサイリスタを用い
ることで、ラッチング機能を実現している。しかし、サイリスタは、非導通の時に流れる
オフ電流がシリコンのトランジスタより大きいため、無接点リレーの用途が大電力向けに
限定される傾向にある。また、サイリスタは、導通と非導通の状態の切り換え、すなわち
スイッチング速度が、シリコンのトランジスタに比べて一桁以上遅く、高速でのスイッチ
ングを実現することが難しい。
【０００６】
上述したような技術的背景のもと、本発明は、スイッチングを高速に行うことができる半
導体リレーの提供を、課題の一つとする。或いは、本発明は、スイッチングを高速に行う
ことができるラッチング型の半導体リレーの提供を、課題の一つとする。
【０００７】
また、本発明は、スイッチングを高速に行うことができる半導体リレーを用いることで高
性能を実現できる半導体装置の提供を、課題の一つとする。或いは、本発明は、スイッチ
ングを高速に行うことができるラッチング型の半導体リレーを用いることで高性能及び低
消費電力を実現できる半導体装置の提供を、課題の一つとする。
【課題を解決するための手段】
【０００８】
本発明の第１の構成に係る半導体リレーは、電力の出力を制御する半導体素子として、ト
ランジスタを用いる。無線で与えられた信号に従って、電力の出力を制御する上記トラン
ジスタのゲート電極とソース端子間に電位差が与えられると、当該トランジスタが導通の
状態となり、半導体リレーの後段に接続された負荷への電力の供給が行われる。本発明の
第１の構成に係る半導体リレーでは、電力の出力を制御する半導体素子としてトランジス
タを用いることで、半導体リレーのスイッチングを高速に行うことができる。
【０００９】
また、本発明の第１の構成に係る半導体リレーは、以下の第１スイッチ及び第２スイッチ
の少なくとも一つを、さらに有するものとする。第１スイッチは、無線で与えられた信号
の電位を、電力の出力を制御する上記トランジスタのゲート電極に与え、なおかつ、ゲー
ト電極に与えられた電位を保持する機能を有する。第２スイッチは、電力の出力を制御す
る上記トランジスタのゲート電極とソース端子間の導通と非導通を制御する機能を有する
。
【００１０】
上記第１スイッチには、オフ電流の著しく小さいトランジスタが用いられているものとす
る。本発明の第１の構成に係る半導体リレーが、上記構成を有する第１スイッチを有する
ことで、電力の出力を制御するトランジスタのゲート電極とソース端子間に与えられた電
位差を、入力側の回路からの信号の入力が停止した後も、保持することができる。よって
、入力側の回路から無線で信号の入力が連続的に行われなくても、電力の出力を制御する
トランジスタにおいて、導通の状態を維持させることができ、それにより、半導体リレー
によって電力が出力されている状態が維持される。
【００１１】
また、上記第２スイッチを、本発明の第１の構成に係る半導体リレーが有することで、電
力の出力を制御する上記トランジスタのゲート電極とソース端子間を、非導通の状態から
導通の状態に、第２スイッチが有するトランジスタのスイッチングにより、切り換えるこ
とができる。よって、半導体リレーにおける、電力が出力されている状態から電力の出力
が停止されている状態への切り替え、すなわち半導体リレーのオンからオフへの切り替え
を、より高速に行うことができる。
【００１２】
また、本発明の第１の構成に係る半導体リレーが、第１スイッチ及び第２スイッチを有し
、第１スイッチのみならず第２スイッチにもオフ電流の著しく小さいトランジスタが用い
られている場合、入力側の回路から無線で電力の供給を連続的に行わなくとも、半導体リ
レーにおける電力の出力を維持することができ、なおかつ、半導体リレーのオンからオフ
への切り替えを、より高速に行うことができる。
【００１３】
本発明の第２の構成に係る半導体リレーは、電力の出力を制御する半導体素子としてトラ
ンジスタを用い、なおかつ、フォトカプラを用いて入力側の回路から出力側の回路に無線
で信号を送るものとする。受光素子で受信した信号に従って、上記トランジスタのゲート
電極とソース端子間に電位差が与えられると、当該トランジスタが導通の状態となり、半
導体リレーの後段に接続された負荷への電力の供給が行われる。
【００１４】
また、本発明の第２の構成に係る半導体リレーは、電力の出力を制御する上記トランジス
タに加え、受光素子で受信した信号に従って、電力の出力を制御する上記トランジスタの
ゲート電極とソース端子間に電位差を与え、なおかつ、上記電位差を保持する機能を有す
る第１スイッチと、上記トランジスタのゲート電極とソース端子間の導通と非導通を制御
する機能を有する第２スイッチとを、さらに有する。これらのスイッチは、それぞれ、オ
フ電流の著しく小さいトランジスタが用いられているものとする。
【００１５】
本発明の第２の構成に係る半導体リレーでは、上記二つのスイッチにおいて、オフ電流の
著しく小さいトランジスタが用いられることで、電力の出力を制御するトランジスタのゲ
ート電極とソース端子間に与えられた電位差を、受光素子における信号の受信が停止した
後も、すなわち、受光素子における起電力の生成が停止した後も、保持することができる
。よって、発光素子を連続的に発光させずとも、電力の出力を制御するトランジスタにお
いて、導通の状態を維持させることができ、それにより、半導体リレーによる電力の出力
も維持される。
【００１６】
また、本発明の第２の構成に係る半導体リレーは、電力の出力を制御するトランジスタの
ゲート電極とソース端子間に電位差を与えるための受光素子を有するが、上記受光素子に
加え、半導体リレーによる電力の出力を停止させるための受光素子を、さらに有するもの
とする。具体的に、本発明の第２の構成に係る半導体リレーは、電力の出力を制御する上
記トランジスタのゲート電極とソース端子間の導通と非導通を制御する第２スイッチにお
いて、オフ電流の著しく小さいトランジスタのゲート電極とソース端子間に電位差を与え
るための受光素子を、さらに有する。
【００１７】
上記第２スイッチにおいて、受光素子で生じた起電力により、ゲート電極とソース端子間
に電位差が与えられることで、オフ電流の著しく小さいトランジスタが導通の状態となる
。それにより、電力の出力を制御するトランジスタは、そのゲート電極とソース端子間が
導通の状態となるため、非導通状態となり、よって、半導体リレーによる電力の出力が停
止する。
【００１８】
本発明の第２の構成に係る半導体リレーでは、電力の出力を制御するトランジスタのゲー
ト電極とソース端子間に与えられた電位差が、受光素子における起電力の生成が停止した
後も保持される。しかし、本発明の第２の構成に係る半導体リレーでは、半導体リレーに
よる電力の出力を停止させるための受光素子をさらに用いることで、電力の出力を制御す
る上記トランジスタのゲート電極とソース端子間を、非導通の状態から導通の状態に瞬時
に切り換えることができる。よって、電力の出力を制御するトランジスタのゲート電極と
ソース端子間に電位差を与えるための発光素子を、継続して発光させるか否かに関わらず
、半導体リレーによる電力の出力を瞬時に停止させることができる。
【発明の効果】
【００１９】
本発明の一態様により、スイッチングを高速に行うことができる、半導体リレーを提供す
ることができる。本発明の一態様により、スイッチングを高速に行うことができる、ラッ
チング型の半導体リレーを提供することができる。
【００２０】
本発明の一態様により、半導体リレーを用いた高性能な半導体装置を提供することができ
る。本発明の一態様により、半導体リレーを用いた高性能及び低消費電力である半導体装
置を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の構成に係る半導体リレーの構成を示す図。
【図２】本発明の第２の構成に係る半導体リレーの構成を示す図。
【図３】本発明の第２の構成に係る半導体リレーの構成を示す図。
【図４】本発明の第２の構成に係る半導体リレーの動作を示す図。
【図５】本発明の第２の構成に係る半導体リレーの動作を示す図。
【図６】本発明の第２の構成に係る半導体リレーの構成を示す図。
【図７】第１スイッチの構成例を示す図。
【図８】第２スイッチの構成例を示す図。
【図９】インバータの構成例を示す図。
【図１０】半導体リレーの断面図。
【図１１】トランジスタの構成を示す図。
【図１２】電子機器の図。
【発明を実施するための形態】
【００２２】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び
詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明
は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２３】
（実施の形態１）
図１（Ａ）に、本発明の第１の構成に係る、半導体リレーの構成を一例として示す。図１
（Ａ）に示す半導体リレー１００は、トランジスタ１０１と、伝送回路１０２と、伝送回
路１０３と、トランジスタ１０４と、容量素子１０５とを有する。
【００２４】
トランジスタ１０１は、端子１０６と端子１０７間において導通（オン）または非導通（
オフ）の状態となることで、半導体リレー１００における電力の出力を制御する機能を有
する。具体的に、トランジスタ１０１がオンであるとき、端子１０６と端子１０７の間に
与えられた電圧に従い、半導体リレー１００によって電力の出力が行われる。また、トラ
ンジスタ１０１がオフであるとき、端子１０６と端子１０７の間に与えられた電圧に係わ
らず、半導体リレー１００によって電力の出力が停止される。
【００２５】
伝送回路１０２及び伝送回路１０３は、半導体リレー１００に入力された信号を、伝送す
る機能を有する。そして、少なくとも伝送回路１０３は、入力された信号を伝送回路１０
３内部において無線で伝送する機能を有し、例えばフォトカプラなどを用いることができ
る。
【００２６】
端子１０８に与えられた信号が伝送回路１０２を介してトランジスタ１０４のゲート電極
に与えられ、端子１０９に与えられた信号が伝送回路１０３を介してトランジスタ１０４
のソース端子またはドレイン端子に与えられる。そして、これら信号の電位に従って、ト
ランジスタ１０４のゲート電極とソース端子間の電圧、所謂ゲート電圧が定まることで、
トランジスタ１０４はオンまたはオフの状態が選択される。
【００２７】
なお、トランジスタのソース端子とは、活性層としての機能を有する半導体膜の一部であ
るソース領域、或いは活性層としての機能を有する半導体膜に接続されたソース電極を意
味する。同様に、トランジスタのドレイン端子とは、活性層としての機能を有する半導体
膜の一部であるドレイン領域、或いは活性層としての機能を有する半導体膜に接続された
ドレイン電極を意味する。
【００２８】
また、トランジスタが有するソース端子とドレイン端子は、トランジスタのチャネル型及
びソース端子とドレイン端子に与えられる電位の高低によって、その呼び方が入れ替わる
。一般的に、ｎチャネル型のトランジスタでは、ソース端子とドレイン端子のうち、低い
電位が与えられる方がソース端子と呼ばれ、高い電位が与えられる方がドレイン端子と呼
ばれる。また、ｐチャネル型のトランジスタでは、ソース端子とドレイン端子のうち、低
い電位が与えられる方がドレイン端子と呼ばれ、高い電位が与えられる方がソース端子と
呼ばれる。本明細書では、便宜上、ソース端子とドレイン端子とが固定されているものと
仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に
従ってソース端子とドレイン端子の呼び方が入れ替わる。
【００２９】
トランジスタ１０４は、第１スイッチに相当し、無線で与えられた信号の電位を、トラン
ジスタ１０１のゲート電極に与え、なおかつ、トランジスタ１０１のゲート電極に与えら
れた電位を保持する機能を有する。具体的に、トランジスタ１０４がオンの状態にあると
き、端子１０９に与えられた信号の電位が、伝送回路１０３及びトランジスタ１０４を介
して、トランジスタ１０１のゲート電極に与えられる。また、トランジスタ１０４がオフ
の状態にあるとき、トランジスタ１０１のゲート電極に与えられた上記電位は、保持され
る。
【００３０】
なお、容量素子１０５は、トランジスタ１０４がオフの状態にあるとき、トランジスタ１
０１のゲート電極に与えられた電位を保持する機能を有する。具体的に、容量素子１０５
は、トランジスタ１０１のゲート電極と、端子１１０との間に設けられている。端子１１
０には、所定の電位が与えられていても良い。或いは、端子１１０は、トランジスタ１０
１のソース端子に接続されていても良い。ただし、トランジスタ１０１のゲート電極と半
導体膜の間に形成されるゲート容量や、ゲート電極に付加された寄生容量が、電位を保持
するのに十分な大きさである場合、本発明の一態様に係る半導体リレー１００は、容量素
子１０５を必ずしも有する必要はない。
【００３１】
本明細書において接続とは、接点を介した電気的な接続を意味しており、電流、電圧また
は電位が、接点を介して供給可能、或いは伝送可能な状態に相当する。従って、接続して
いる状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電
位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタ
などの素子を介して間接的に接続している状態も、その範疇に含む。
【００３２】
そして、図１（Ａ）に示した、本発明の第１の構成に係る半導体リレー１００では、トラ
ンジスタ１０４のオフ電流が著しく小さいことを特徴とする。バンドギャップが広く、電
子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸素欠損が
低減されることにより高純度化された半導体をチャネル形成領域に含むトランジスタは、
オフ電流が著しく小さいので、トランジスタ１０４として用いるのに好適である。
【００３３】
なお、特に断りがない限り、本明細書でオフ電流とは、ｎチャネル型トランジスタにおい
ては、ドレイン端子をソース端子とゲート電極よりも高い電位とした状態において、ソー
ス端子の電位を基準としたときのゲート電極の電位が０Ｖ以下であるときに、ソース端子
とドレイン端子の間に流れる電流のことを意味する。或いは、本明細書でオフ電流とは、
ｐチャネル型トランジスタにおいては、ドレイン端子をソース端子とゲート電極よりも低
い電位とした状態において、ソース端子の電位を基準としたときのゲート電極の電位が０
Ｖ以上であるときに、ソース端子とドレイン端子の間に流れる電流のことを意味する。
【００３４】
シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半
導体材料の一例として、酸化物半導体の他に、窒化ガリウム（ＧａＮ）などの化合物半導
体などがある。酸化物半導体は、窒化ガリウムと異なり、スパッタリング法や湿式法によ
り電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといっ
た利点がある。また、炭化シリコンまたは窒化ガリウムとは異なり、酸化物半導体は室温
でも成膜が可能なため、ガラス基板上或いはシリコンを用いた集積回路上に電気的特性の
優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能で
ある。よって、上述したワイドギャップ半導体の中でも、特に酸化物半導体は量産性が高
いというメリットを有する。また、トランジスタの性能（例えば電界効果移動度）を向上
させるために結晶性の酸化物半導体を得ようとする場合でも、２５０℃から８００℃の熱
処理によって容易に結晶性の酸化物半導体を得ることができる。
【００３５】
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減され、なおかつ酸
素欠損が低減されることにより高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  Ｏｘｉ
ｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。
そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく小さいという特
性を有する。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅ
Ｖ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低
減され、なおかつ酸素欠損が低減されることにより高純度化された酸化物半導体膜を用い
ることにより、トランジスタのオフ電流を下げることができる。
【００３６】
具体的に、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタのオ
フ電流が小さいことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１
０６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧
（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナ
ライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。
この場合、トランジスタのチャネル幅で規格化したオフ電流は、１００ｚＡ／μｍ以下で
あることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または
容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定
を行った。当該測定では、高純度化された酸化物半導体膜を上記トランジスタのチャネル
形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ
電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの
場合に、数十ｙＡ／μｍという、さらに小さいオフ電流が得られることが分かった。従っ
て、高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタは、オフ電
流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく小さい。
【００３７】
トランジスタ１０４のオフ電流が著しく小さいことにより、トランジスタ１０１のゲート
電極とソース端子間の電位差を、端子１０９からの信号の入力が停止した後も、保持する
ことができる。よって、端子１０９からの信号の入力が連続的に行われなくても、電力の
出力を制御するトランジスタ１０１において、オンの状態が維持され、それにより、半導
体リレー１００により電力が出力されている状態が維持される。
【００３８】
次いで、図１（Ｂ）に、本発明の第１の構成に係る、半導体リレーの構成を一例として示
す。図１（Ｂ）に示す半導体リレー１００は、トランジスタ１０１と、伝送回路１０２と
、伝送回路１０３と、トランジスタ１１１と、容量素子１０５とを有する。
【００３９】
トランジスタ１０１は、図１（Ａ）の場合と同様に、端子１０６と端子１０７間において
オンまたはオフの状態となることで、半導体リレー１００による電力の出力を制御する機
能を有する。
【００４０】
伝送回路１０２及び伝送回路１０３は、図１（Ａ）の場合と同様に、半導体リレー１００
に入力された信号を、伝送する機能を有する。そして、少なくとも伝送回路１０３は、入
力された信号を無線で伝送する機能を有し、例えばフォトカプラなどを用いることができ
る。
【００４１】
そして、図１（Ｂ）に示す半導体リレー１００では、端子１０８に与えられた信号が伝送
回路１０２を介してトランジスタ１１１のゲート電極に与えられ、端子１０９に与えられ
た信号が伝送回路１０３を介してトランジスタ１０１のゲート電極に与えられる。そして
、これら信号の電位と、端子１０６の電位に従って、トランジスタ１１１のゲート電極と
ソース端子間の電圧、所謂ゲート電圧が定まることで、トランジスタ１１１はオンまたは
オフの状態が選択される。
【００４２】
トランジスタ１１１は、第２スイッチに相当し、電力の出力を制御するトランジスタ１０
１の、ゲート電極とソース端子間の導通と非導通を制御する機能を有する。具体的に、ト
ランジスタ１１１がオンの状態にあるとき、トランジスタ１０１のゲート電極とソース端
子間が導通の状態になり、トランジスタ１０１はオフになる。また、トランジスタ１１１
がオフの状態にあるとき、トランジスタ１０１のゲート電極とソース端子間は非導通の状
態となる。
【００４３】
よって、図１（Ｂ）に示した、本発明の第１の構成に係る半導体リレー１００は、電力の
出力を制御するトランジスタ１０１のゲート電極とソース端子間を、非導通の状態から導
通の状態に、トランジスタ１１１のスイッチングにより、切り換えることができる。その
ため、半導体リレー１００における、電力が出力されている状態から電力の出力が停止さ
れている状態への切り替え、すなわち半導体リレー１００のオンからオフへの切り替えを
、より高速に行うことができる。
【００４４】
なお、容量素子１０５は、図１（Ａ）の場合と同様に、トランジスタ１１１がオフの状態
にあるとき、トランジスタ１０１のゲート電極に与えられた電位を保持する機能を有する
。ただし、上述したように、本発明の一態様に係る半導体リレー１００は、容量素子１０
５を必ずしも有する必要はない。
【００４５】
なお、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含
むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつき
を減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが
好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、ス
タビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザー
としてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジル
コニウム（Ｚｒ）を含むことが好ましい。
【００４６】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
【００４７】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物
、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、
Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉ
ｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元
系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化
物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−
Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００４８】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意
味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素
を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電
流を十分に小さくすることが可能であり、また、移動度も高い。
【００４９】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化
物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：
１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／
６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原
子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００５０】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
【００５１】
酸化物半導体膜は、例えば非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ
Ａｘｉｓ  Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質を有する。非
単結晶において、非晶質は最も欠陥準位密度が高く、ＣＡＡＣは最も欠陥準位密度が低い
。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎ
ｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
【００５２】
酸化物半導体膜は、例えばＣＡＡＣ−ＯＳを有してもよい。ＣＡＡＣ−ＯＳは、例えば、
ｃ軸配向し、ａ軸または／及びｂ軸はマクロに揃っていない酸化物半導体を有している。
【００５３】
酸化物半導体膜は、例えば微結晶を有してもよい。微結晶酸化物半導体膜は、例えば、１
ｎｍ以上１０ｎｍ未満のサイズの微結晶を膜中に含む酸化物半導体を有している。
【００５４】
酸化物半導体膜は、例えば非晶質を有してもよい。非晶質酸化物半導体膜は、例えば、原
子配列が無秩序であり、結晶成分のない酸化物半導体を有している。または、非晶質酸化
物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない酸化物半導体を有してい
る。
【００５５】
なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の
混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物
半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質
酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層
構造を有してもよい。
【００５６】
なお、酸化物半導体膜は、例えば、単結晶を有してもよい。
【００５７】
酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルま
たは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部
間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜の
一例としては、ＣＡＡＣ−ＯＳ膜がある。
【００５８】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさ
であることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌ
ｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる
結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明
確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−Ｏ
Ｓ膜は、粒界に起因する電子移動度の低下が抑制される。
【００５９】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法
線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直
な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金
属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間
で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と
記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含ま
れることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは
−５°以上５°以下の範囲も含まれることとする。
【００６０】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部の結晶
性が低下することもある。
【００６１】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形
状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くこと
がある。なお、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベ
クトルまたは表面の法線ベクトルに平行な方向になるように揃っている。結晶部は、成膜
することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される
。
【００６２】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。
【００６３】
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である金属酸化物ターゲットを用い、スパッタリン
グ法によって成膜する。当該ターゲットにイオンが衝突すると、ターゲットに含まれる結
晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のス
パッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒
子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜すること
ができる。
【００６４】
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
【００６５】
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制でき
る。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
【００６６】
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグ
レーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましく
は２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平
板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、
スパッタリング粒子の平らな面が基板に付着する。
【００６７】
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージ
を軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体
積％とする。
【００６８】
ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。
【００６９】
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理
後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇ
ａ−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで
、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２
：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。
なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するターゲットによって適宜
変更すればよい。
【００７０】
なお、図１（Ａ）及び図１（Ｂ）では、トランジスタ１０１としてＭＯＳＦＥＴを例示し
ているが、トランジスタ１０１としてＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐ
ｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＥＳＦＥＴ（Ｍｅｔａｌ  Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などを用いることもできる
。ただし、トランジスタ１０１としてＩＧＢＴを用いる場合、ソース端子がエミッタ端子
に相当し、ドレイン端子がコレクタ端子に相当する。
【００７１】
また、トランジスタ１０１として、シリコンやゲルマニウムなどの他、酸化物半導体また
は酸化ガリウムをチャネル形成領域に含むトランジスタを用いても良い。大電力の出力の
制御を行う半導体リレーの場合、酸化物半導体または酸化ガリウムを用いたトランジスタ
は耐圧性が高いので、トランジスタ１０１として用いるのに好適である。
【００７２】
また、図１（Ａ）及び図１（Ｂ）では、トランジスタ１０１を一つだけ用いる場合を例示
しているが、本発明の一態様に係る半導体リレー１００では、トランジスタ１０１を複数
用いていても良い。例えば、複数の並列に接続されたトランジスタ１０１を用いることで
、より大きな電力の制御が可能となる。
【００７３】
なお、本明細書において、トランジスタが並列に接続されている状態とは、第１のトラン
ジスタのソース端子とドレイン端子のいずれか一方が、第２のトランジスタのソース端子
とドレイン端子のいずれか一方に接続され、第１のトランジスタのソース端子とドレイン
端子の他方が第２のトランジスタのソース端子とドレイン端子の他方に接続されている状
態を意味する。また、トランジスタが直列に接続されている状態とは、第１のトランジス
タのソース端子とドレイン端子のいずれか一方のみが、第２のトランジスタのソース端子
とドレイン端子のいずれか一方のみに接続されている状態を意味する。
【００７４】
また、図１（Ａ）及び図１（Ｂ）では、トランジスタ１０１、トランジスタ１０４、及び
トランジスタ１１１が、一のゲート電極に対応した一のチャネル形成領域を有する、シン
グルゲート構造である場合を例示している。しかし、トランジスタ１０１、トランジスタ
１０４、またはトランジスタ１１１は、電気的に接続された複数のゲート電極を有するこ
とで、チャネル形成領域を複数有する、マルチゲート構造であっても良い。
【００７５】
また、トランジスタ１０１、トランジスタ１０４、またはトランジスタ１１１は、ゲート
電極を活性層の片側において少なくとも有していれば良いが、活性層を間に挟んで存在す
る一対のゲート電極を有していても良い。トランジスタが、活性層を間に挟んで存在する
一対のゲート電極を有している場合、一方のゲート電極にはスイッチングを制御するため
の信号が与えられ、他方のゲート電極は、電気的に絶縁されたフローティングの状態であ
っても良いし、電位が他から与えられている状態であっても良い。後者の場合、一対の電
極に、同じ高さの電位が与えられていても良いし、他方のゲート電極にのみ接地電位など
の固定の電位が与えられていても良い。他方のゲート電極に与える電位の高さを制御する
ことで、トランジスタの閾値電圧を制御することができる。
【００７６】
（実施の形態２）
図２（Ａ）に、本発明の第２の構成に係る、半導体リレーの構成を一例として示す。図２
（Ａ）に示す半導体リレー２００は、第１発光素子２０１と、第２発光素子２０２と、第
１受光素子２０３と、第１スイッチ２０４と、第２スイッチ２０５と、トランジスタ２０
６と、容量素子２０７とを、少なくとも有する。
【００７７】
半導体リレー２００では、端子２０８及び端子２０９の一方に信号の電位が与えられ、他
方に固定の電位が与えられることで、端子２０８と端子２０９の間に順方向の電圧が印加
されると、第１発光素子２０１が発光する。そして、第１受光素子２０３は、第１発光素
子２０１から発せられた光を受光することで起電力を生成し、それにより第１発光素子２
０１から信号を受信することができる。よって、第１発光素子２０１及び第１受光素子２
０３は、伝送回路の一つであるフォトカプラに相当すると言える。
【００７８】
第１スイッチ２０４は、第１受光素子２０３で受信した信号に従って、電力の出力を制御
するトランジスタ２０６のゲート電極とソース端子間に電位差を与え、なおかつ、上記電
位差を保持する機能を有する。具体的に、図２（Ａ）に示す半導体リレー２００では、ソ
ース端子及びドレイン端子の一方がゲート電極に接続されたトランジスタ２１１が、第１
スイッチ２０４に用いられている。トランジスタ２１１のソース端子及びドレイン端子の
他方は、第１受光素子２０３のカソードに接続されており、トランジスタ２１１のソース
端子及びドレイン端子の一方、及びゲート電極は、トランジスタ２０６のソース端子に接
続されている。
【００７９】
第２スイッチ２０５は、トランジスタ２０６のゲート電極とソース端子間の導通と非導通
を制御する機能を有する。具体的に、図２（Ａ）に示す半導体リレー２００では、トラン
ジスタ２１２と、第２受光素子２１３とが、第２スイッチ２０５に用いられている。そし
て、トランジスタ２１２は、ドレイン端子がトランジスタ２０６のゲート電極に接続され
、ソース端子がトランジスタ２０６のソース端子に接続されている。また、第２受光素子
２１３は、アノードがトランジスタ２１２のゲート電極に接続され、カソードがトランジ
スタ２１２のソース端子に接続されている。
【００８０】
半導体リレー２００では、端子２０９及び端子２１０の一方に信号の電位が与えられ、他
方に固定の電位が与えられることで、端子２０９と端子２１０の間に順方向の電圧が印加
されると、第２発光素子２０２が発光する。そして、第２受光素子２１３は、第２発光素
子２０２から発せられた光を受光することで起電力を生成し、それにより第２発光素子２
０２から信号を受信することができる。よって、第２発光素子２０２及び第２受光素子２
１３は、伝送回路の一つであるフォトカプラに相当すると言える。
【００８１】
なお、第１発光素子２０１及び第２発光素子２０２として、例えばＯＬＥＤなどのエレク
トロルミネッセンス素子や、発光ダイオード（ＬＥＤ）を用いることができる。また、第
１受光素子２０３及び第２受光素子２１３として、フォトダイオード、フォトトランジス
タなどを用いることができる。
【００８２】
そして、第１受光素子２０３は、第２発光素子２０２から発せられる光に対する絶対感度
よりも、第１発光素子２０１から発せられる光に対する絶対感度が、高いものとする。具
体的に、第１受光素子２０３は、単位あたりの入射光量に対して生成される電流または電
圧が、第２発光素子２０２よりも第１発光素子２０１の方が高いものとする。また、第２
受光素子２１３は、第１発光素子２０１から発せられる光に対する絶対感度よりも、第２
発光素子２０２から発せられる光に対する絶対感度が、高いものとする。具体的に、第２
受光素子２１３は、単位あたりの入射光量に対して生成される電流または電圧が、第１発
光素子２０１よりも第２発光素子２０２の方が高いものとする。
【００８３】
例えば、第１発光素子２０１から発せられる光のスペクトルが、赤外領域に最も高いピー
クを有し、第２発光素子２０２から発せられる光のスペクトルが、紫外領域に最も高いピ
ークを有する場合、赤外光に対する感度がより高い受光素子を第１受光素子２０３に用い
、紫外光に対する感度がより高い受光素子を第２受光素子２１３に用いると良い。上記例
の場合、第１発光素子２０１にＡｌＧａＡｓ発光ダイオードを用い、第２発光素子２０２
にＡｌＧａＮ発光ダイオードを用いれば良い。また、第１受光素子２０３にＩｎＧａＡｓ
ＰＩＮフォトダイオードを用い、第２受光素子２１３にＳｉフォトダイオードを用いれば
良い。
【００８４】
なお、半導体リレー２００において、第１発光素子２０１、第２発光素子２０２、第１受
光素子２０３、及び第２受光素子２１３は、必ずしも単数である必要はなく、複数であっ
ても良い。第１発光素子２０１または第２発光素子２０２が複数である場合、順方向に流
れる電流の向きが揃うように直列または並列に接続する。また、第１受光素子２０３また
は第２受光素子２１３が複数である場合、受光により生じる光電流の向きが揃うように直
列または並列に接続する。
【００８５】
トランジスタ２０６は、ソース端子が端子２１５に接続され、ドレイン端子が端子２１４
に接続されている。トランジスタ２０６は、端子２１４と端子２１５間においてオンまた
はオフの状態となることで、半導体リレー２００による電力の出力を制御する機能を有す
る。具体的に、トランジスタ２０６がオンであるとき、端子２１４と端子２１５の間に与
えられた電圧に従い、半導体リレー２００によって電力の出力が行われる。また、トラン
ジスタ２０６がオフであるとき、端子２１４と端子２１５の間に与えられた電圧に係わら
ず、半導体リレー２００によって電力の出力が停止される。
【００８６】
容量素子２０７は、第１スイッチ２０４及び第２スイッチ２０５がオフの状態にあるとき
、トランジスタ２０６のゲート電極とソース端子間に与えられた電位差を保持する機能を
有する。具体的に、容量素子２０７は、トランジスタ２０６のゲート電極と、端子２１５
との間に設けられている。ただし、トランジスタ２０６のゲート電極と半導体膜の間に形
成されるゲート容量や、ゲート電極に付加された寄生容量が、電位を保持するのに十分な
大きさである場合、本発明の一態様に係る半導体リレー２００は、容量素子２０７を必ず
しも有する必要はない。
【００８７】
そして、図２（Ａ）に示した、本発明の第２の構成に係る半導体リレー２００では、トラ
ンジスタ２１１及びトランジスタ２１２のオフ電流が、著しく小さいことを特徴とする。
バンドギャップが広く、電子供与体（ドナー）となる水分または水素などの不純物が低減
され、なおかつ酸素欠損が低減されることにより高純度化された半導体をチャネル形成領
域に含むトランジスタは、オフ電流が著しく小さいので、トランジスタ２１１及びトラン
ジスタ２１２として用いるのに好適である。トランジスタ２１１及びトランジスタ２１２
のオフ電流が著しく小さいことで、第１発光素子２０１を連続的に発光させずとも、トラ
ンジスタ２１１及びトランジスタ２１２をオフさせることでトランジスタ２０６をオンの
状態に維持させることができ、それにより、半導体リレー２００による電力の出力も維持
される。
【００８８】
なお、図２（Ａ）では、トランジスタ２１１のソース端子及びドレイン端子の他方が、第
１受光素子２０３のカソードに接続されており、トランジスタ２１１のソース端子及びド
レイン端子の一方、及びゲート電極が、トランジスタ２０６のソース端子に接続されてい
る場合を例示しているが、本発明の第２の構成に係る半導体リレーは、トランジスタ２１
１が、第１受光素子２０３のアノードとトランジスタ２０６のゲート電極の間、若しくは
、第１受光素子２０３のカソードとトランジスタ２０６のソース端子の間に、設けられて
いれば良い。よって、図２（Ｂ）に示すように、本発明の第２の構成に係る半導体リレー
２００では、トランジスタ２１１のソース端子及びドレイン端子の一方、及びゲート電極
が、第１受光素子２０３のアノードに接続され、トランジスタ２１１のソース端子及びド
レイン端子の他方が、トランジスタ２０６のゲート電極に接続されていても良い。
【００８９】
また、図２（Ａ）及び図２（Ｂ）に示した半導体リレー２００では、電力の出力を一のト
ランジスタ２０６で制御する場合を例示しているが、本発明の一態様に係る半導体リレー
２００では、複数のトランジスタ２０６で電力の出力を制御する構成としても良い。例え
ば、複数の並列に接続されたトランジスタ２０６を用いることで、より大きな電力の制御
が可能となる。
【００９０】
図３に、端子２１４と端子２１５の間に、直列に接続された２つのトランジスタ２０６が
用いられている場合の、半導体リレー２００の構成を一例として示す。図３では、２つの
トランジスタ２０６のうち、一方をトランジスタ２０６ａ、他方をトランジスタ２０６ｂ
として示す。トランジスタ２０６ａ及びトランジスタ２０６ｂは、ゲート電極が互いに接
続されており、なおかつソース端子も互いに接続されている。そして、トランジスタ２０
６ａのドレイン端子は端子２１４に接続され、トランジスタ２０６ｂのドレイン端子は端
子２１５に接続されている。図３に示す半導体リレー２００では、端子２１４及び端子２
１５に印加される電圧が交流であっても、電力の出力を制御することができる。
【００９１】
次いで、図４及び図５を用いて、本発明の第２の構成に係る半導体リレー２００の動作の
一例について、説明する。なお、図４及び図５では、半導体リレー２００において、複数
の第１受光素子２０３が、順方向の電流の向きが揃うように直列に接続されており、なお
かつ、電力の出力を制御するトランジスタ２０６ａ及びトランジスタ２０６ｂが、直列に
接続されている場合を例示している。また、図４及び図５では、第２受光素子２１３が有
する逆方向における抵抗を、抵抗２１６として図示する。具体的に、抵抗２１６は、トラ
ンジスタ２１２のゲート電極とソース端子間において、第２受光素子２１３と並列に接続
されている。
【００９２】
まず、図４（Ａ）に示すように、第１発光素子２０１が発光の状態になると、第１受光素
子２０３は起電力を生成し、それにより第１発光素子２０１から信号を受信する。そのた
め、破線の矢印で示すように、第１受光素子２０３には逆方向に電流が流れる。上記電流
により、第１受光素子２０３のカソード側の電位は、トランジスタ２０６ａ及びトランジ
スタ２０６ｂのソース端子側よりも低くなる。そのため、トランジスタ２１１は、第１受
光素子２０３のカソード側がソース端子、トランジスタ２０６ａ及びトランジスタ２０６
ｂのソース端子側がドレイン端子となるので、ゲート電極とソース端子に電位差が生じ、
オンとなる。そして、オンのトランジスタ２１１を介して、トランジスタ２０６ａ及びト
ランジスタ２０６ｂのゲート電極とソース端子間に、第１受光素子２０３で生成された起
電力により電位差が与えられる。
【００９３】
また、図４（Ａ）では、第２発光素子２０２は非発光の状態にある。そのため、第２スイ
ッチ２０５では、第２受光素子２１３において起電力の生成が行われず、よって、トラン
ジスタ２１２はオフの状態にある。そのため、トランジスタ２０６ａ及びトランジスタ２
０６ｂのゲート電極とソース端子間において、第２スイッチ２０５はオフの状態にある。
【００９４】
よって、図４（Ａ）では、トランジスタ２０６ａ及びトランジスタ２０６ｂはオンとなり
、端子２１４と端子２１５間が導通の状態になるので、実線の矢印で示すように、半導体
リレー２００による電力の出力が行われる。
【００９５】
次いで、図４（Ｂ）に示すように、第１発光素子２０１が非発光の状態になると、第１受
光素子２０３は起電力の生成を停止し、図４（Ａ）において第１受光素子２０３に流れて
いた逆方向の電流は停止し、順方向に電流が流れ始める。上記電流により、第１受光素子
２０３のカソード側の電位は、トランジスタ２０６ａ及びトランジスタ２０６ｂのソース
端子側よりも高くなる。そのため、トランジスタ２１１は、第１受光素子２０３のカソー
ド側がドレイン端子、トランジスタ２０６ａ及びトランジスタ２０６ｂのゲート電極側が
ソース端子となる。よって、トランジスタ２１１は、ゲート電極とソース端子が接続され
ることになるので、オフとなる。
【００９６】
また、図４（Ｂ）では、第２発光素子２０２は非発光の状態にある。そのため、第２スイ
ッチ２０５では、第２受光素子２１３において起電力の生成が行われず、よって、トラン
ジスタ２１２はオフの状態にある。そのため、トランジスタ２０６ａ及びトランジスタ２
０６ｂのゲート電極とソース端子間において、第２スイッチ２０５はオフの状態にある。
【００９７】
なお、上述したように、本発明の第２の構成に係る半導体リレー２００では、トランジス
タ２１１及びトランジスタ２１２のオフ電流が、著しく小さいことを特徴とする。そのた
め、トランジスタ２１１及びトランジスタ２１２がオフになると、トランジスタ２０６ａ
及びトランジスタ２０６ｂのゲート電極とソース端子間に与えられた電位差を、第１受光
素子２０３における起電力の生成が停止した後も、保持することができる。よって、第１
発光素子２０１を連続的に発光させずとも、トランジスタ２０６ａ及びトランジスタ２０
６ｂにおいて、オンの状態を維持させることができる。それにより、端子２１４と端子２
１５間が導通の状態に維持され、実線の矢印で示すように、半導体リレー２００による電
力の出力も維持される。
【００９８】
次いで、図５（Ａ）に示すように、第２発光素子２０２が発光の状態になると、第２スイ
ッチ２０５では、第２受光素子２１３において起電力の生成が行われる。よって、破線の
矢印で示すように、第２受光素子２１３には、逆方向に電流が流れる。そして、トランジ
スタ２１２のゲート電極とソース端子間に、第２受光素子２１３で生成された起電力によ
り電位差が与えられることとなり、トランジスタ２１２がオン、すなわち第２スイッチ２
０５がオンとなる。そして、オンの第２スイッチ２０５を介して、トランジスタ２０６ａ
及びトランジスタ２０６ｂのゲート電極とソース端子の間が導通の状態になる。
【００９９】
よって、図５（Ａ）では、トランジスタ２０６ａ及びトランジスタ２０６ｂはオフとなり
、端子２１４と端子２１５間が非導通の状態になるので、半導体リレー２００による電力
の出力は停止する。
【０１００】
本発明の第２の構成に係る半導体リレー２００では、図４（Ｂ）にて示したように、電力
の出力を制御するトランジスタ２０６ａ及びトランジスタ２０６ｂのゲート電極とソース
端子間に与えられた電位差が、第１受光素子２０３における起電力の生成が停止した後も
保持される。しかし、本発明の第２の構成に係る半導体リレー２００では、図５（Ａ）に
て示したように、第２受光素子２１３の起電力を用いて、トランジスタ２０６ａ及びトラ
ンジスタ２０６ｂのゲート電極とソース端子間を、非導通の状態から導通の状態に瞬時に
切り換えることができる。よって、第１発光素子２０１を継続して発光させるか否かに関
わらず、半導体リレー２００による電力の出力を瞬時に停止させることができる。
【０１０１】
なお、図５（Ａ）では、第１発光素子２０１が非発光の状態にある。そのため、第１スイ
ッチ２０４では、第１受光素子２０３において起電力の生成が行われず、よって、トラン
ジスタ２１１はオフの状態にある。そのため、トランジスタ２０６ａ及びトランジスタ２
０６ｂのゲート電極とソース端子間において、第１スイッチ２０４はオフの状態にある。
【０１０２】
次いで、図５（Ｂ）に示すように、第２発光素子２０２が非発光の状態になると、第２ス
イッチ２０５では、第２受光素子２１３において起電力の生成が停止される。よって、ト
ランジスタ２１２はオフ、すなわち第２スイッチ２０５はオフとなる。
【０１０３】
また、図５（Ｂ）では、第１発光素子２０１が非発光の状態にある。そのため、第１スイ
ッチ２０４では、第１受光素子２０３において起電力の生成が行われず、よって、トラン
ジスタ２１１はオフの状態にある。そのため、トランジスタ２０６ａ及びトランジスタ２
０６ｂのゲート電極とソース端子間において、第１スイッチ２０４はオフの状態にある。
【０１０４】
よって、図５（Ｂ）では、トランジスタ２０６ａ及びトランジスタ２０６ｂはオフの状態
を維持し、端子２１４と端子２１５間が非導通の状態を維持するので、半導体リレー２０
０による電力の出力は停止したままである。
【０１０５】
なお、本発明の第２の構成に係る半導体リレー２００では、第２スイッチ２０５において
、トランジスタ２１２のゲート電極とソース端子間において、第３受光素子を設けるよう
にしても良い。図６に、第３受光素子２１７を第２スイッチ２０５に有する、半導体リレ
ー２００の構成を示す。
【０１０６】
図６に示す半導体リレー２００では、第３受光素子２１７が、トランジスタ２１２のゲー
ト電極とソース端子間において、第２受光素子２１３と並列に接続されている。なおかつ
、第２受光素子２１３と第３受光素子２１７は、互いにアノードが他のカソードに接続さ
れている。そして、第３受光素子２１７は、第１受光素子２０３と同じく、第１発光素子
２０１から発せられる光を受光することで、起電力の生成を行うものとする。
【０１０７】
なお、第３受光素子２１７は、必ずしも単数である必要はなく、複数であっても良い。
【０１０８】
図６に示す半導体リレー２００では、第３受光素子２１７を第２スイッチ２０５に有する
ことで、第１発光素子２０１が非発光の状態から発光の状態に変化したときに、第３受光
素子２１７において生成される起電力により、トランジスタ２１２をオンの状態からオフ
の状態に瞬時に切り換えることができる。よって、半導体リレー２００による電力の出力
を瞬時に開始させることができる。
【０１０９】
次いで、図７を用いて、半導体リレー２００が有する第１スイッチ２０４の、構成例につ
いて説明する。なお、図７では、第１受光素子２０３のカソード側の端子を端子Ｔ１、ト
ランジスタ２０６のソース端子側の端子を端子Ｔ２、第１受光素子２０３のアノード側の
端子を端子Ｔ３、トランジスタ２０６のゲート電極側の端子を端子Ｔ４として、図示する
。
【０１１０】
図７（Ａ）に示す第１スイッチ２０４は、トランジスタ２１１に加え、第４受光素子２１
８を有する。具体的に、トランジスタ２１１は、ソース端子及びドレイン端子の一方が端
子Ｔ１に接続され、他方が端子Ｔ２に接続されている。第４受光素子２１８は、アノード
がトランジスタ２１１のゲート電極に接続され、カソードが端子Ｔ２に接続されている。
そして、第４受光素子２１８は、第１発光素子２０１から発せられる光を受光することで
、起電力を生成する。
【０１１１】
なお、第４受光素子２１８は、必ずしも単数である必要はなく、複数であっても良い。
【０１１２】
また、図７（Ｂ）に示す第１スイッチ２０４は、図７（Ａ）と同様に、トランジスタ２１
１に加え、第４受光素子２１８を有する。ただし、図７（Ｂ）では、トランジスタ２１１
は、ソース端子及びドレイン端子の一方が端子Ｔ３に接続され、他方が端子Ｔ４に接続さ
れている。第４受光素子２１８は、アノードがトランジスタ２１１のゲート電極に接続さ
れ、カソードが端子Ｔ３に接続されている。そして、第４受光素子２１８は、第１発光素
子２０１から発せられる光を受光することで、起電力を生成する。
【０１１３】
図７（Ａ）及び図７（Ｂ）に示す第１スイッチ２０４は、第４受光素子２１８を有するこ
とで、ソース端子とドレイン端子間の電位差を小さく抑えることができる。よって、第１
受光素子２０３で生成される起電力がより小さくても、トランジスタ２１１をオンの状態
にすることができる。
【０１１４】
図７（Ｃ）に示す第１スイッチ２０４は、トランジスタ２１１ａ及びトランジスタ２１１
ｂを有する。具体的に、トランジスタ２１１ａは、ソース端子及びドレイン端子の一方が
端子Ｔ１に接続され、他方がゲート電極に接続されている。また、トランジスタ２１１ｂ
は、ソース端子及びドレイン端子の一方がトランジスタ２１１ａのゲート電極に接続され
、他方が端子Ｔ２に接続されている。
【０１１５】
図７（Ｄ）に示す第１スイッチ２０４は、図７（Ｃ）と同様に、トランジスタ２１１ａ及
びトランジスタ２１１ｂを有する。具体的に、トランジスタ２１１ａは、ソース端子及び
ドレイン端子の一方が端子Ｔ３及びゲート電極に接続され、他方がトランジスタ２１１ｂ
のゲート電極に接続されている。また、トランジスタ２１１ｂは、ソース端子及びドレイ
ン端子の一方がゲート電極に接続され、他方が端子Ｔ４に接続されている。
【０１１６】
次いで、図８を用いて、半導体リレー２００が有する第２スイッチ２０５の、構成例につ
いて説明する。なお、図８では、第１スイッチ２０４を介して第１受光素子２０３のカソ
ードに接続された端子を端子Ｔ５、トランジスタ２０６のソース端子側の端子を端子Ｔ６
、第１スイッチ２０４を介して第１受光素子２０３のカソードに接続された端子を端子Ｔ
７、トランジスタ２０６のゲート電極側の端子を端子Ｔ８として、図示する。
【０１１７】
図８（Ａ）に示す第２スイッチ２０５は、トランジスタ２１２及び第２受光素子２１３に
加え、トランジスタ２１９及び抵抗２２０を有する。具体的に、トランジスタ２１２のソ
ース端子及び第２受光素子２１３のカソードが、トランジスタ２１９のゲート電極に接続
されている。トランジスタ２１９は、ソース端子が端子Ｔ５及び端子Ｔ６に接続されてお
り、ドレイン端子が端子Ｔ７及び端子Ｔ８に接続されている。抵抗２２０は、トランジス
タ２１９のゲート電極と、端子Ｔ５及び端子Ｔ６との間に接続されている。
【０１１８】
図８（Ａ）に示す第２スイッチ２０５では、第２受光素子２１３において起電力が生成さ
れると、トランジスタ２１２がオンになって電流が流れる。上記電流が抵抗２２０に流れ
ることでトランジスタ２１９のゲート電極とソース端子間に電位差が生じ、トランジスタ
２１９がオンとなる。上記構成により、端子Ｔ６と端子Ｔ８を導通の状態にすることがで
きる。
【０１１９】
図８（Ｂ）に示す第２スイッチ２０５は、図８（Ａ）に示す第２スイッチ２０５に、第３
受光素子２１７が追加された構成を有する。具体的に、第３受光素子２１７は、トランジ
スタ２１２のゲート電極とソース端子間において、第２受光素子２１３と並列に接続され
ている。なおかつ、第２受光素子２１３と第３受光素子２１７は、互いにアノードが他の
カソードに接続されている。そして、第３受光素子２１７は、第１受光素子２０３と同じ
く、第１発光素子２０１から発せられる光を受光することで、起電力の生成を行うものと
する。
【０１２０】
図８（Ａ）及び図８（Ｂ）に示す第２スイッチ２０５では、トランジスタ２１２よりもチ
ャネル長に対するチャネル幅の比が大きいトランジスタをトランジスタ２１９に用いるこ
とで、トランジスタ２１９のオン電流をトランジスタ２１２よりも大きくすることができ
る。よって、第２受光素子２１３で生成される起電力が小さくても、トランジスタ２１９
を介して大きな電流を端子Ｔ８と端子Ｔ６の間に流すことができる。したがって、半導体
リレー２００において、オンの状態からオフの状態への切り替えをより高速にし、なおか
つ上記切り換えに要する消費電力を小さくすることができる。
【０１２１】
また、図８（Ｂ）に示す第２スイッチ２０５では、第３受光素子２１７を第２スイッチ２
０５に有することで、第１発光素子２０１が非発光の状態から発光の状態に変化したとき
に、第３受光素子２１７において生成される起電力により、トランジスタ２１２をオンの
状態からオフの状態に瞬時に切り換えることができる。
【０１２２】
なお、本実施の形態では、トランジスタ２０６、トランジスタ２０６ａ及びトランジスタ
２０６ｂとしてＭＯＳＦＥＴを例示しているが、トランジスタ２０６、トランジスタ２０
６ａ及びトランジスタ２０６ｂとしてＩＧＢＴ、ＭＥＳＦＥＴなどを用いることもできる
。ただし、トランジスタ２０６、トランジスタ２０６ａ及びトランジスタ２０６ｂとして
ＩＧＢＴを用いる場合、ソース端子がエミッタ端子に相当し、ドレイン端子がコレクタ端
子に相当する。
【０１２３】
また、トランジスタ２０６、トランジスタ２０６ａ及びトランジスタ２０６ｂとして、シ
リコンやゲルマニウムなどの他、酸化物半導体または酸化ガリウムをチャネル形成領域に
含むトランジスタを用いても良い。大電力の出力の制御を行う半導体リレーの場合、酸化
物半導体または酸化ガリウムを用いたトランジスタは耐圧性が高いので、トランジスタ２
０６、トランジスタ２０６ａ及びトランジスタ２０６ｂとして用いるのに好適である。
【０１２４】
また、本実施の形態で示した図面では、全てのトランジスタを、一のゲート電極に対応し
た一のチャネル形成領域を有する、シングルゲート構造であるものとして、図示している
。しかし、半導体リレー２００が有するトランジスタの少なくとも一つが、電気的に接続
された複数のゲート電極を有することで、チャネル形成領域を複数有する、マルチゲート
構造であっても良い。
【０１２５】
また、本実施の形態で示した図面では、全てのトランジスタを、ゲート電極を活性層の片
側において有した構造であるものとして、図示している。しかし、半導体リレー２００が
有するトランジスタの少なくとも一つが、活性層を間に挟んで存在する一対のゲート電極
を有していても良い。トランジスタが、活性層を間に挟んで存在する一対のゲート電極を
有している場合、一方のゲート電極にはスイッチングを制御するための信号が与えられ、
他方のゲート電極は、電気的に絶縁されたフローティングの状態であっても良いし、電位
が他から与えられている状態であっても良い。後者の場合、一対の電極に、同じ高さの電
位が与えられていても良いし、他方のゲート電極にのみ接地電位などの固定の電位が与え
られていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジス
タの閾値電圧を制御することができる。
【０１２６】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０１２７】
（実施の形態３）
次いで、本発明の一態様に係る半導体リレーを用いた半導体装置の一つである、インバー
タの構成例について説明する。
【０１２８】
図９に示すインバータ３００は、三相出力のインバータに相当し、電源３０１と、本発明
の一態様に係る半導体リレー３０９乃至半導体リレー３１１を有する。図９では、半導体
リレー３０９のうち、電源３０１から与えられるハイレベルの電位の出力を制御するトラ
ンジスタ３０２を図示している。また、図９では、半導体リレー３１０のうち、電源３０
１から与えられるハイレベルの電位の出力を制御するトランジスタ３０４を図示している
。また、図９では、半導体リレー３１１のうち、電源３０１から与えられるハイレベルの
電位の出力を制御するトランジスタ３０６を図示している。
【０１２９】
また、図９に示すインバータ３００は、トランジスタ３０２に直列に接続されたトランジ
スタ３０３と、トランジスタ３０４に直列に接続されたトランジスタ３０５と、トランジ
スタ３０６に直列に接続されたトランジスタ３０７と、を有する。
【０１３０】
なお、図９では、トランジスタ３０２乃至トランジスタ３０７として、ＩＧＢＴを用いる
場合を例示しているが、トランジスタ３０２乃至トランジスタ３０７としてＭＯＳＦＥＴ
を用いても良い。
【０１３１】
トランジスタ３０２、トランジスタ３０４、及びトランジスタ３０６は、コレクタ端子に
、電源３０１からハイレベルの電位がそれぞれ与えられる。また、トランジスタ３０３、
トランジスタ３０５、及びトランジスタ３０７は、エミッタ端子に、電源３０１からロー
レベルの電位がそれぞれ与えられる。
【０１３２】
そして、トランジスタ３０２のエミッタ端子及びトランジスタ３０３のコレクタ端子の電
位が、インバータ３００の出力電位の一つとして負荷３０８に与えられる。また、トラン
ジスタ３０４のエミッタ端子及びトランジスタ３０５のコレクタ端子の電位が、インバー
タ３００の出力電位の一つとして負荷３０８に与えられる。また、トランジスタ３０６の
エミッタ端子及びトランジスタ３０７のコレクタ端子の電位が、インバータ３００の出力
電位の一つとして負荷３０８に与えられる。
【０１３３】
また、インバータ３００は、トランジスタ３０３のゲート電極とエミッタ端子間に与えら
れる電圧を制御する電圧制御回路３１２と、トランジスタ３０５のゲート電極とエミッタ
端子間に与えられる電圧を制御する電圧制御回路３１３と、トランジスタ３０７のゲート
電極とエミッタ端子間に与えられる電圧を制御する電圧制御回路３１４とを、有する。
【０１３４】
また、インバータ３００は、コントローラ３１５を有する。コントローラ３１５は、半導
体リレー３０９乃至半導体リレー３１１への、信号の入力を制御する機能を有する。半導
体リレー３０９では、コントローラ３１５から入力された信号に従って、トランジスタ３
０２のゲート電極とエミッタ端子間の電圧が制御されることで、負荷３０８への電力の出
力を行う。半導体リレー３１０では、コントローラ３１５から入力された信号に従って、
トランジスタ３０４のゲート電極とエミッタ端子間の電圧が制御されることで、負荷３０
８への電力の出力を行う。半導体リレー３１１では、コントローラ３１５から入力された
信号に従って、トランジスタ３０６のゲート電極とエミッタ端子間の電圧が制御されるこ
とで、負荷３０８への電力の出力を行う。
【０１３５】
半導体リレー３０９乃至半導体リレー３１１は、内部において無線で信号の送信を行って
いる。よって、コントローラ３１５と電源３０１とは、半導体リレー３０９乃至半導体リ
レー３１１のそれぞれの内部において絶縁されているため、ショートなどによりコントロ
ーラ３１５が破壊されるのを防ぐことができる。
【０１３６】
また、本発明の一態様に係る半導体リレー３０９乃至半導体リレー３１１は、スイッチン
グを高速に行うことができるので、高性能のインバータ３００を実現することができる。
また、半導体リレー３０９乃至半導体リレー３１１が、本発明の第２の構成を有する場合
、高性能及び低消費電力のインバータ３００を実現することができる。
【０１３７】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０１３８】
（実施の形態４）
図１０に、発明の一態様に係る半導体リレーの断面構造の一部を、一例として示す。なお
、図１０では、図４及び図５に示した半導体リレー２００のうち、トランジスタ２１１、
トランジスタ２０６ａ、トランジスタ２０６ｂ、及び容量素子２０７を図示している。
【０１３９】
また、本実施の形態では、トランジスタ２０６ａ及びトランジスタ２０６ｂが、単結晶の
シリコン基板に形成され、酸化物半導体を活性層に用いたトランジスタ２１１がトランジ
スタ２０６ａ及びトランジスタ２０６ｂ上に形成されている場合を例示している。トラン
ジスタ２０６ａ及びトランジスタ２０６ｂは、非晶質、微結晶、多結晶または単結晶であ
る、シリコン又はゲルマニウムなどの薄膜の半導体を活性層に用いていても良い。或いは
、トランジスタ２０６ａ及びトランジスタ２０６ｂは、酸化物半導体を活性層に用いてい
ても良い。全てのトランジスタが酸化物半導体を活性層に用いている場合、トランジスタ
２１１はトランジスタ２０６ａ及びトランジスタ２０６ｂ上に積層されていなくとも良く
、同一の絶縁表面上に全てのトランジスタが形成されていても良い。
【０１４０】
なお、薄膜のシリコンを用いてトランジスタ２０６ａ及びトランジスタ２０６ｂを形成す
る場合、プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で作製された非晶
質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シ
リコン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコ
ンなどを用いることができる。
【０１４１】
図１０では、半導体基板４００にｎチャネル型のトランジスタ２０６ａ及びトランジスタ
２０６ｂが形成されている。
【０１４２】
半導体基板４００は、例えば、ｎ型またはｐ型の導電型を有する単結晶シリコン基板、化
合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、ＺｎＳｅ基板等
）等を用いることができる。図１０では、ｎ型の導電性を有する単結晶シリコン基板を用
いた場合を例示している。
【０１４３】
また、トランジスタ２０６ａとトランジスタ２０６ｂとは、素子分離用絶縁膜４０１によ
り、電気的に分離されている。素子分離用絶縁膜４０１の形成には、選択酸化法（ＬＯＣ
ＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）またはトレンチ分
離法等を用いることができる。
【０１４４】
なお、ｐ型の導電性を有する半導体基板を用いる場合、トランジスタ２０６ａ及びトラン
ジスタ２０６ｂが形成される領域に、ｎ型の導電性を付与する不純物元素を選択的に導入
することにより、ｎウェルを形成すれば良い。
【０１４５】
具体的に、トランジスタ２０６ａは、半導体基板４００に形成された、ソース領域または
ドレイン領域として機能する不純物領域４０２及び不純物領域４０３と、ゲート電極４０
４と、半導体基板４００とゲート電極４０４の間に設けられたゲート絶縁膜４０５とを有
する。ゲート電極４０４は、ゲート絶縁膜４０５を間に挟んで、不純物領域４０２と不純
物領域４０３の間に形成されるチャネル形成領域と重なる。
【０１４６】
また、トランジスタ２０６ｂは、半導体基板４００に形成された、ソース領域またはドレ
イン領域として機能する不純物領域４０６及び不純物領域４０７と、ゲート電極４０４と
、半導体基板４００とゲート電極４０４の間に設けられたゲート絶縁膜４０５とを有する
。ゲート電極４０４は、ゲート絶縁膜４０５を間に挟んで、不純物領域４０６と不純物領
域４０７の間に形成されるチャネル形成領域と重なる。
【０１４７】
トランジスタ２０６ａ及びトランジスタ２０６ｂ上には、絶縁膜４０９が設けられている
。絶縁膜４０９には開口部が形成されており、上記開口部に、不純物領域４０２、不純物
領域４０３、不純物領域４０６、不純物領域４０７、及びゲート電極４０４にそれぞれ接
する配線４１０乃至配線４１４が形成されている。
【０１４８】
そして、配線４１０は、絶縁膜４０９上に形成された配線４１５に接続されており、配線
４１１及び配線４１２は、絶縁膜４０９上に形成された配線４１６に接続されており、配
線４１３は、絶縁膜４０９上に形成された配線４１７に接続されており、配線４１４は、
絶縁膜４０９上に形成された配線４１８に接続されている。
【０１４９】
配線４１５乃至配線４１８上には、絶縁膜４２０が形成されている。絶縁膜４２０には開
口部が形成されており、上記開口部に、配線４１６に接続された配線４２１が形成されて
おり、配線４１８に接続された配線４２２が形成されている。
【０１５０】
そして、図１０では、絶縁膜４２０上にトランジスタ２１１及び容量素子２０７が形成さ
れている。
【０１５１】
トランジスタ２１１は、絶縁膜４２０上に、酸化物半導体を含む半導体膜４３０と、半導
体膜４３０上の、ソース電極またはドレイン電極として機能する導電膜４３２及び導電膜
４３３と、半導体膜４３０、導電膜４３２及び導電膜４３３上のゲート絶縁膜４３１と、
導電膜４３２と導電膜４３３の間において、ゲート絶縁膜４３１を間に挟んで半導体膜４
３０と重なっているゲート電極４３４と、を有する。
【０１５２】
そして、導電膜４３３は、配線４２１に接している。
【０１５３】
また、ゲート絶縁膜４３１上において導電膜４３３と重なる位置に、導電膜４３５が設け
られている。ゲート絶縁膜４３１を間に挟んで導電膜４３３及び導電膜４３５が重なって
いる部分が、容量素子２０７として機能する。
【０１５４】
なお、図１０では、容量素子２０７がトランジスタ２１１と共に絶縁膜４２０の上に設け
られている場合を例示しているが、容量素子２０７は、トランジスタ２０６ａ及びトラン
ジスタ２０６ｂと共に、絶縁膜４２０の下に設けられていても良い。
【０１５５】
また、絶縁膜４２０上には導電膜４４０が設けられており、導電膜４４０は配線４２２と
接続されている。
【０１５６】
そして、トランジスタ２１１、容量素子２０７、導電膜４４０上に、絶縁膜４４１が設け
られている。絶縁膜４４１及びゲート絶縁膜４３１には開口部が設けられており、上記開
口部を介して導電膜４３２に接する導電膜４４２と、上記開口部を介してゲート電極４３
４及び導電膜４３３に接する導電膜４４３と、上記開口部を介して導電膜４３５及び導電
膜４４０に接する導電膜４４４とが、絶縁膜４４１上に設けられている。
【０１５７】
また、絶縁膜４４１、導電膜４４２乃至導電膜４４４上には絶縁膜４４５が設けられてい
る。絶縁膜４４５には開口部が設けられており、開口部を介して導電膜４４２に接する導
電膜４４６と、開口部を介して導電膜４４４に接する導電膜４４７とが、絶縁膜４４５上
に設けられている。導電膜４４６及び導電膜４４７は、後に受光素子の端子を接続させる
ために、その表面の平坦性が高いことが望ましい。よって、導電性を有する粒子が分散さ
れた樹脂は、導電膜４４６及び導電膜４４７の材料として適している。ただし、樹脂はハ
ンダとの密着性が乏しいので、導電膜４４６に接するように、ハンダとの密着性が高い導
電材料で形成された導電膜４４８と、導電膜４４７に接するように、ハンダとの密着性が
高い導電材料で形成された導電膜４４９とを、設ける。
【０１５８】
導電膜４４８を第１受光素子のカソードに接続させ、導電膜４４９を第１受光素子のアノ
ードに接続させることで、本発明の一態様に係る半導体リレー２００を作成することがで
きる。
【０１５９】
また、図１０において、トランジスタ２１１は、ゲート電極４３４を半導体膜４３０の片
側において少なくとも有していれば良いが、半導体膜４３０を間に挟んで存在する一対の
ゲート電極を有していても良い。
【０１６０】
トランジスタ２１１が、半導体膜４３０を間に挟んで存在する一対のゲート電極を有して
いる場合、一方のゲート電極にはオンまたはオフを制御するための信号が与えられ、他方
のゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が
他から与えられている状態であっても良い。後者の場合、一対の電極に、同じ高さの電位
が与えられていても良いし、他方のゲート電極にのみ接地電位などの固定の電位が与えら
れていても良い。他方のゲート電極に与える電位の高さを制御することで、トランジスタ
の閾値電圧を制御することができる。
【０１６１】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【０１６２】
（実施の形態５）
次いで、酸化物半導体膜を用いたトランジスタの構造例について説明する。
【０１６３】
図１１（Ａ）に示すトランジスタ６０１は、チャネルエッチ構造の、ボトムゲート型であ
る。
【０１６４】
トランジスタ６０１は、絶縁表面上に形成されたゲート電極６０２と、ゲート電極６０２
上のゲート絶縁膜６０３と、ゲート絶縁膜６０３上においてゲート電極６０２と重なって
いる、活性層として機能する酸化物半導体膜６０４と、酸化物半導体膜６０４上に形成さ
れた導電膜６０５、導電膜６０６とを有する。さらに、トランジスタ６０１は、酸化物半
導体膜６０４、導電膜６０５及び導電膜６０６上に形成された絶縁膜６０７を、その構成
要素に含めても良い。
【０１６５】
なお、図１１（Ａ）に示したトランジスタ６０１は、酸化物半導体膜６０４と重なる位置
において絶縁膜６０７上に形成されたゲート電極を、更に有していても良い。
【０１６６】
図１１（Ｂ）に示すトランジスタ６１１は、チャネル保護構造の、ボトムゲート型である
。
【０１６７】
トランジスタ６１１は、絶縁表面上に形成されたゲート電極６１２と、ゲート電極６１２
上のゲート絶縁膜６１３と、ゲート絶縁膜６１３上においてゲート電極６１２と重なって
いる、活性層として機能する酸化物半導体膜６１４と、酸化物半導体膜６１４上に形成さ
れたチャネル保護膜６１８と、酸化物半導体膜６１４上に形成された導電膜６１５、導電
膜６１６とを有する。さらに、トランジスタ６１１は、チャネル保護膜６１８、導電膜６
１５及び導電膜６１６上に形成された絶縁膜６１７を、その構成要素に含めても良い。
【０１６８】
なお、図１１（Ｂ）に示したトランジスタ６１１は、酸化物半導体膜６１４と重なる位置
において絶縁膜６１７上に形成されたゲート電極を、更に有していても良い。
【０１６９】
チャネル保護膜６１８を設けることによって、酸化物半導体膜６１４のチャネル形成領域
となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による
膜減りなどのダメージを防ぐことができる。従ってトランジスタ６１１の信頼性を向上さ
せることができる。
【０１７０】
図１１（Ｃ）に示すトランジスタ６２１は、ボトムコンタクト構造の、ボトムゲート型で
ある。
【０１７１】
トランジスタ６２１は、絶縁表面上に形成されたゲート電極６２２と、ゲート電極６２２
上のゲート絶縁膜６２３と、ゲート絶縁膜６２３上の導電膜６２５、導電膜６２６と、ゲ
ート絶縁膜６２３上においてゲート電極６２２と重なっており、なおかつ導電膜６２５、
導電膜６２６上に形成された、活性層として機能する酸化物半導体膜６２４とを有する。
さらに、トランジスタ６２１は、導電膜６２５、導電膜６２６、及び酸化物半導体膜６２
４上に形成された絶縁膜６２７を、その構成要素に含めても良い。
【０１７２】
なお、図１１（Ｃ）に示したトランジスタ６２１は、酸化物半導体膜６２４と重なる位置
において絶縁膜６２７上に形成されたゲート電極を、更に有していても良い。
【０１７３】
図１１（Ｄ）に示すトランジスタ６４１は、ボトムコンタクト構造の、トップゲート型で
ある。
【０１７４】
トランジスタ６４１は、絶縁表面上に形成された導電膜６４５及び導電膜６４６と、導電
膜６４５及び導電膜６４６上に形成され、活性層として機能する酸化物半導体膜６４４と
、酸化物半導体膜６４４上に形成されたゲート絶縁膜６４３と、ゲート絶縁膜６４３上に
おいて酸化物半導体膜６４４と重なっているゲート電極６４２とを有する。さらに、トラ
ンジスタ６４１は、ゲート電極６４２上に形成された絶縁膜６４７を、その構成要素に含
めても良い。
【０１７５】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０１７６】
（実施の形態６）
本発明の一態様に係る半導体リレーは、信頼性が高く、寿命が長いという機械式リレーで
は得られにくい半導体リレー特有の特性を備えている上に、スイッチングを高速に行うこ
とができるという特性を有している。よって、本発明の一態様に係る半導体リレーは、電
源のスイッチングの回数が多い電子機器に適している。また、本発明の一態様に係る半導
体リレーは、低消費電力で動作する。よって、電力の供給を常時受けることが困難な携帯
用の電子機器の場合、本発明の一態様に係る半導体リレーをその構成要素に追加すること
により、連続使用時間が長くなるといったメリットが得られる。
【０１７７】
具体的に、本発明の一態様に係る半導体リレーは、表示機器、パーソナルコンピュータ、
記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌ
ｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）
に用いることができる。その他に、本発明の一態様に係る半導体リレーを用いることがで
きる電子機器として、携帯電話、携帯型を含むゲーム機、携帯情報端末、電子書籍、ビデ
オカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディスプレイ（ヘッドマウン
トディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタル
オーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現
金自動預け入れ払い機（ＡＴＭ）、自動販売機、電子レンジ等の高周波加熱装置、電気炊
飯器、電気洗濯機、エアコンディショナーなどの空調設備、電気冷蔵庫、電気冷凍庫、電
気冷凍冷蔵庫、電動ミシン、電動工具、半導体試験装置、などが挙げられる。また、本発
明の一態様に係る半導体リレーは、電力を用いて電動機により推進する移動体であっても
良い。上記移動体には、自動車（自動二輪車、三輪以上の普通自動車）、電動アシスト自
転車を含む原動機付自転車、航空機、船舶、鉄道車両などが、その範疇に含まれる。これ
ら電子機器の具体例を図１２に示す。
【０１７８】
図１２（Ａ）は電子レンジ１４００であり、筐体１４０１と、被処理物を載置するための
処理室１４０２と、表示部１４０３と、操作盤などの入力装置１４０４と、筐体１４０１
の内部に設置されている高周波発生装置から発生した電磁波を、処理室１４０２に供給す
る照射部１４０５とを、有する。本発明の一態様に係る半導体リレーは、例えば、高周波
発生装置への電力の供給を制御するのに用いることができる。
【０１７９】
図１２（Ｂ）は洗濯機１４１０であり、筐体１４１１と、筐体１４１１内に設けられた洗
濯槽上のふた１４１２と、操作盤などの入力装置１４１３と、洗濯槽の給水口１４１４と
を、有する。本発明の一態様に係る半導体リレーは、例えば、洗濯槽の回転を制御するモ
ーターへの電力の供給を制御するのに用いることができる。
【０１８０】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
【符号の説明】
【０１８１】
１００    半導体リレー
１０１    トランジスタ
１０２    伝送回路
１０３    伝送回路
１０４    トランジスタ
１０５    容量素子
１０６    端子
１０７    端子
１０８    端子
１０９    端子
１１０    端子
１１１    トランジスタ
２００    半導体リレー
２０１    第１発光素子
２０２    第２発光素子
２０３    第１受光素子
２０４    第１スイッチ
２０５    第２スイッチ
２０６    トランジスタ
２０６ａ    トランジスタ
２０６ｂ    トランジスタ
２０７    容量素子
２０８    端子
２０９    端子
２１０    端子
２１１    トランジスタ
２１１ａ    トランジスタ
２１１ｂ    トランジスタ
２１２    トランジスタ
２１３    第２受光素子
２１４    端子
２１５    端子
２１６    抵抗
２１７    第３受光素子
２１８    第４受光素子
２１９    トランジスタ
２２０    抵抗
３００    インバータ
３０１    電源
３０２    トランジスタ
３０３    トランジスタ
３０４    トランジスタ
３０５    トランジスタ
３０６    トランジスタ
３０７    トランジスタ
３０８    負荷
３０９    半導体リレー
３１０    半導体リレー
３１１    半導体リレー
３１２    電圧制御回路
３１３    電圧制御回路
３１４    電圧制御回路
３１５    コントローラ
４００    半導体基板
４０１    素子分離用絶縁膜
４０２    不純物領域
４０３    不純物領域
４０４    ゲート電極
４０５    ゲート絶縁膜
４０６    不純物領域
４０７    不純物領域
４０９    絶縁膜
４１０    配線
４１１    配線
４１２    配線
４１３    配線
４１４    配線
４１５    配線
４１６    配線
４１７    配線
４１８    配線
４２０    絶縁膜
４２１    配線
４２２    配線
４３０    半導体膜
４３１    ゲート絶縁膜
４３２    導電膜
４３３    導電膜
４３４    ゲート電極
４３５    導電膜
４４０    導電膜
４４１    絶縁膜
４４２    導電膜
４４３    導電膜
４４４    導電膜
４４５    絶縁膜
４４６    導電膜
４４７    導電膜
４４８    導電膜
４４９    導電膜
６０１    トランジスタ
６０２    ゲート電極
６０３    ゲート絶縁膜
６０４    酸化物半導体膜
６０５    導電膜
６０６    導電膜
６０７    絶縁膜
６１１    トランジスタ
６１２    ゲート電極
６１３    ゲート絶縁膜
６１４    酸化物半導体膜
６１５    導電膜
６１６    導電膜
６１７    絶縁膜
６１８    チャネル保護膜
６２１    トランジスタ
６２２    ゲート電極
６２３    ゲート絶縁膜
６２４    酸化物半導体膜
６２５    導電膜
６２６    導電膜
６２７    絶縁膜
６４１    トランジスタ
６４２    ゲート電極
６４３    ゲート絶縁膜
６４４    酸化物半導体膜
６４５    導電膜
６４６    導電膜
６４７    絶縁膜
１４００    電子レンジ
１４０１    筐体
１４０２    処理室
１４０３    表示部
１４０４    入力装置
１４０５    照射部
１４１０    洗濯機
１４１１    筐体
１４１２    ふた
１４１３    入力装置
１４１４    給水口
【図１】
0006337163.tif 000002
【図２】
0006337163.tif 000003
【図３】
0006337163.tif 000004
【図４】
0006337163.tif 000005
【図５】
0006337163.tif 000006
【図６】
0006337163.tif 000007
【図７】
0006337163.tif 000008
【図８】
0006337163.tif 000009
【図９】
0006337163.tif 000010
【図１０】
0006337163.tif 000011
【図１１】
0006337163.tif 000012
【図１２】
0006337163.tif 000013