(57)【特許請求の範囲】
【請求項１】
半導体基板と、
半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜の配線溝に埋め込まれた配線と、
を有する半導体装置であって、
前記配線は、
前記配線溝の底面および側壁上に形成された第１バリア導体膜と、
前記第１バリア導体膜上に形成された第２バリア導体膜と、
前記第２バリア導体膜上に形成された、銅を主成分とする主導体膜と、
を有し、
前記層間絶縁膜は、ポーラス低誘電率絶縁膜を含み、
前記第１バリア導体膜と前記第２バリア導体膜とは、同じ導体材料からなり、
前記第１バリア導体膜の密度は、前記第２バリア導体膜の密度よりも低く、
前記第１バリア導体膜と前記第２バリア導体膜とは、結晶構造が同じである、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第２バリア導体膜の膜厚は、前記第１バリア導体膜の膜厚よりも大きい、半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記配線は、前記第２バリア導体膜と前記主導体膜との間に介在する第３バリア導体膜を更に有し、
前記第３バリア導体膜は、前記第１バリア導体膜および前記第２バリア導体膜とは、異なる導体材料からなる、半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第１バリア導体膜と前記第２バリア導体膜とは、いずれも窒化タンタル膜からなる、半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記第３バリア導体膜は、タンタル膜からなる、半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記第１バリア導体膜と前記第２バリア導体膜とは、いずれもタンタル膜からなる、半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記第１バリア導体膜の密度は、前記第１バリア導体膜を構成する材料の完全結晶の密度の５０〜９０％である、半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記第２バリア導体膜の密度は、前記第２バリア導体膜を構成する材料の完全結晶の密度の９０％よりも大きい、半導体装置。
【請求項９】
（ａ）半導体基板の上方に、ポーラス低誘電率絶縁膜を含む層間絶縁膜を形成する工程、
（ｂ）前記層間絶縁膜に配線溝を形成する工程、
（ｃ）前記配線溝の底面および側壁上を含む前記層間絶縁膜上に、第１バリア導体膜を形成する工程、
（ｄ）前記第１バリア導体膜上に、第２バリア導体膜を形成する工程、
（ｅ）前記第２バリア導体膜上に、前記配線溝内を埋めるように、銅を主成分とする主導体膜を形成する工程、
（ｆ）前記配線溝の外部の前記主導体膜、前記第２バリア導体膜および前記第１バリア導体膜を除去し、前記配線溝内に前記主導体膜、前記第２バリア導体膜および前記第１バリア導体膜を残すことにより、前記配線溝に埋め込まれた配線を形成する工程、
を有し、
前記第１バリア導体膜と前記第２バリア導体膜とは、同じ導体材料からなり、
前記第１バリア導体膜の密度は、前記第２バリア導体膜の密度よりも低く、
前記（ｃ）工程では、スパッタリング法またはＡＬＤ法により、前記第１バリア導体膜が形成され、
前記（ｄ）工程では、スパッタリング法により、前記第２バリア導体膜が形成される、半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記第２バリア導体膜の膜厚は、前記第１バリア導体膜の膜厚よりも大きい、半導体装置の製造方法。
【請求項１１】
請求項９記載の半導体装置の製造方法において、
前記第１バリア導体膜と前記第２バリア導体膜とは、結晶構造が同じである、半導体装置の製造方法。
【請求項１２】
請求項９記載の半導体装置の製造方法において、
前記（ｄ）工程後で、前記（ｅ）工程前に、
（ｄ１）前記第２バリア導体膜上に、第３バリア導体膜を形成する工程、
を更に有し、
前記第３バリア導体膜は、前記第１バリア導体膜および前記第２バリア導体膜とは、異なる導体材料からなり、
前記（ｅ）工程では、前記第３バリア導体膜上に、前記配線溝内を埋めるように、前記主導体膜が形成され、
前記（ｆ）工程では、前記配線溝の外部の前記主導体膜、前記第３バリア導体膜、前記第２バリア導体膜および前記第１バリア導体膜を除去し、前記配線溝内に前記主導体膜、前記第３バリア導体膜、前記第２バリア導体膜および前記第１バリア導体膜を残すことにより、前記配線溝に埋め込まれた前記配線を形成する、半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、
前記第１バリア導体膜と前記第２バリア導体膜とは、いずれも窒化タンタル膜からなり、
前記第３バリア導体膜は、タンタル膜からなる、半導体装置の製造方法。
【請求項１４】
請求項９記載の半導体装置の製造方法において、
前記第１バリア導体膜と前記第２バリア導体膜とは、いずれもタンタル膜からなる、半導体装置の製造方法。
【請求項１５】
請求項９記載の半導体装置の製造方法において、
前記第１バリア導体膜の密度は、前記第１バリア導体膜を構成する材料の完全結晶の密度の５０〜９０％である、半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、
前記第２バリア導体膜の密度は、前記第２バリア導体膜を構成する材料の完全結晶の密度の９０％よりも大きい、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、例えば、埋込銅配線を有する半導体装置およびその製造方法に好適に利用できるものである。
【背景技術】
【０００２】
半導体装置の素子間は、例えば多層配線構造により結線され、それによって回路が形成される。配線構造として、埋込配線構造がある。埋込配線構造は、絶縁膜に形成された配線溝や孔などのような配線開口部内に、ダマシン（Damascene）技術によって、配線材料を埋め込むことで形成される。
【０００３】
特開２００６−１９０８８４号公報（特許文献１）、特開２００４−２５３７８１号公報（特許文献２）、特開２００９−１５８５４３号公報（特許文献３）、特開２０１０−８７３５２号公報（特許文献４）、特開２００４−９４２７４号公報（特許文献５）、特開２００９−４６３３号公報（特許文献６）には、埋込配線に関連する技術が記載されている。また、特開平６−１５１８１５号公報（特許文献７）には、アルミニウム系配線に関連する技術が記載されている。また、特開２０１１−１４２１６９号公報（特許文献８）、特開２０１１−９６４２号公報（特許文献９）、特開２００８−６０３１６号公報（特許文献１０）、および特開２００７−４３０１８号公報（特許文献１１）には、埋込配線に関連する技術が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１９０８８４号公報
【特許文献２】特開２００４−２５３７８１号公報
【特許文献３】特開２００９−１５８５４３号公報
【特許文献４】特開２０１０−８７３５２号公報
【特許文献５】特開２００４−９４２７４号公報
【特許文献６】特開２００９−４６３３号公報
【特許文献７】特開平６−１５１８１５号公報
【特許文献８】特開２０１１−１４２１６９号公報
【特許文献９】特開２０１１−９６４２号公報
【特許文献１０】特開２００８−６０３１６号公報
【特許文献１１】特開２００７−４３０１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
埋込銅配線を有する半導体装置においても、できるだけ信頼性を向上させることが望まれる。
【０００６】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
一実施の形態によれば、半導体装置は、層間絶縁膜の配線溝に埋め込まれた配線を有している。前記配線は、前記配線溝の底面および側壁上に形成された第１バリア導体膜と、前記第１バリア導体膜上に形成された第２バリア導体膜と、前記第２バリア導体膜上に形成された主導体膜と、を有している。前記層間絶縁膜は、ポーラス低誘電率絶縁膜を含み、前記主導体膜は、銅を主成分とし、前記第１バリア導体膜と前記第２バリア導体膜とは、同じ導体材料からなり、前記第１バリア導体膜の密度は、前記第２バリア導体膜の密度よりも低い。
【０００８】
一実施の形態によれば、半導体装置の製造工程は、（ａ）ポーラス低誘電率絶縁膜を含む層間絶縁膜を形成する工程、（ｂ）前記層間絶縁膜に配線溝を形成する工程、を有している。半導体装置の製造工程は、更に、（ｃ）前記配線溝の底面および側壁上を含む前記層間絶縁膜上に、第１バリア導体膜を形成する工程、（ｄ）前記第１バリア導体膜上に、第２バリア導体膜を形成する工程、（ｅ）前記第２バリア導体膜上に、前記配線溝内を埋めるように、銅を主成分とする主導体膜を形成する工程、を有している。半導体装置の製造工程は、更に、（ｆ）前記配線溝の外部の前記主導体膜、前記第２バリア導体膜および前記第１バリア導体膜を除去し、前記配線溝内に前記主導体膜、前記第２バリア導体膜および前記第１バリア導体膜を残すことにより、前記配線溝に埋め込まれた配線を形成する工程、を有している。前記第１バリア導体膜と前記第２バリア導体膜とは、同じ導体材料からなり、前記第１バリア導体膜の密度は、前記第２バリア導体膜の密度よりも低い。
【発明の効果】
【０００９】
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】一実施の形態の半導体装置の要部断面図である。
【図２】一実施の形態である半導体装置の製造工程中の要部断面図である。
【図３】図２に続く半導体装置の製造工程中の要部断面図である。
【図４】図３に続く半導体装置の製造工程中の要部断面図である。
【図５】図４に続く半導体装置の製造工程中の要部断面図である。
【図６】図５に続く半導体装置の製造工程中の要部断面図である。
【図７】図６に続く半導体装置の製造工程中の要部断面図である。
【図８】図７に続く半導体装置の製造工程中の要部断面図である。
【図９】図８に続く半導体装置の製造工程中の要部断面図である。
【図１０】図９に続く半導体装置の製造工程中の要部断面図である。
【図１１】図１０に続く半導体装置の製造工程中の要部断面図である。
【図１２】図１１に続く半導体装置の製造工程中の要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中の要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中の要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中の要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中の要部断面図である。
【図１７】図１６に続く半導体装置の製造工程中の要部断面図である。
【図１８】図１７に続く半導体装置の製造工程中の要部断面図である。
【図１９】図１８に続く半導体装置の製造工程中の要部断面図である。
【図２０】図１９に続く半導体装置の製造工程中の要部断面図である。
【図２１】図２０に続く半導体装置の製造工程中の要部断面図である。
【図２２】図２１に続く半導体装置の製造工程中の要部断面図である。
【図２３】図２２に続く半導体装置の製造工程中の要部断面図である。
【図２４】図２３に続く半導体装置の製造工程中の要部断面図である。
【図２５】第１検討例の半導体装置の要部断面図である。
【図２６】第２検討例の半導体装置の要部断面図である。
【図２７】バリア導体膜を形成する際に使用するスパッタリング装置の一例を示す説明図である。
【図２８】他の実施の形態の半導体装置の要部断面図である。
【図２９】他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図３０】図２９に続く半導体装置の製造工程中の要部断面図である。
【図３１】図３０に続く半導体装置の製造工程中の要部断面図である。
【図３２】図３１に続く半導体装置の製造工程中の要部断面図である。
【図３３】図３２に続く半導体装置の製造工程中の要部断面図である。
【図３４】図３３に続く半導体装置の製造工程中の要部断面図である。
【図３５】図３４に続く半導体装置の製造工程中の要部断面図である。
【図３６】図３５に続く半導体装置の製造工程中の要部断面図である。
【図３７】図３６に続く半導体装置の製造工程中の要部断面図である。
【発明を実施するための形態】
【００１１】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１２】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１３】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００１４】
（実施の形態１）
＜半導体装置の構造について＞
本実施の形態の半導体装置を図面を参照して説明する。本実施の形態の半導体装置は、埋込銅配線を有する半導体装置である。
【００１５】
図１は、本実施の形態の半導体装置の要部断面図である。
【００１６】
図１では、図面の簡略化のために、配線Ｍ１が形成された配線層よりも下層の構造については、図示を省略し、また、バリア絶縁膜Ｂ２よりも上層の構造も、図示を省略している。
【００１７】
本実施の形態の半導体装置は、半導体基板（後述の半導体基板ＳＢに対応）上に、複数の配線層を有する配線構造（多層配線構造）が形成された半導体装置であり、その配線構造に埋込銅配線が形成されている。
【００１８】
以下、図１を参照して、本実施の形態の半導体装置について具体的に説明する。
【００１９】
本実施の形態の半導体装置は、半導体基板（後述の半導体基板ＳＢに対応）と、半導体基板（ＳＢ）上に形成されかつ複数の配線層を含む配線構造とを有している。この配線構造は、層間絶縁膜ＩＬ１と、層間絶縁膜ＩＬ１に埋め込まれた配線Ｍ１と、層間絶縁膜ＩＬ１上に配線Ｍ１を覆うように形成されたバリア絶縁膜Ｂ１と、バリア絶縁膜Ｂ１上に形成された層間絶縁膜ＩＬ２と、層間絶縁膜ＩＬ２に埋め込まれた配線Ｍ２と、層間絶縁膜ＩＬ２上に配線Ｍ２を覆うように形成されたバリア絶縁膜Ｂ２と、を含んでいる。
【００２０】
すなわち、本実施の形態の半導体装置は、半導体基板（後述の半導体基板ＳＢに対応）の上方に形成された層間絶縁膜ＩＬ１と、層間絶縁膜ＩＬ１に埋め込まれた配線Ｍ１と、層間絶縁膜ＩＬ１上に配線Ｍ１を覆うように形成されたバリア絶縁膜Ｂ１と、バリア絶縁膜Ｂ１上に形成された層間絶縁膜ＩＬ２と、層間絶縁膜ＩＬ２に埋め込まれた配線Ｍ２と、を有している。
【００２１】
また、層間絶縁膜ＩＬ２上には、配線Ｍ２を覆うようにバリア絶縁膜Ｂ２が形成されている。バリア絶縁膜Ｂ２上には、更に層間絶縁膜や配線などを形成することができるが、ここではその図示および説明は省略する。
【００２２】
配線Ｍ１は、配線構造を構成する複数の配線層のうち任意の配線層の配線であり、配線Ｍ２は、配線Ｍ１が形成された配線層よりも１つ上層の配線層の配線である。
【００２３】
層間絶縁膜ＩＬ１には、少なくとも１つの配線Ｍ１が埋め込まれており、実際には、複数の配線Ｍ１が埋め込まれている。また、層間絶縁膜ＩＬ２には、少なくとも１つの配線Ｍ２が埋め込まれており、実際には複数の配線Ｍ２が埋め込まれている。
【００２４】
配線Ｍ１は、層間絶縁膜ＩＬ１に形成された配線溝ＴＲ１に埋め込まれており、ダマシン法により形成されたダマシン配線（ダマシン埋込配線）である。また、配線Ｍ２は、層間絶縁膜ＩＬ２に形成された配線溝ＴＲ２に埋め込まれており、ダマシン法により形成されたダマシン配線（ダマシン埋込配線）である。また、配線Ｍ１，Ｍ２は、いずれも、銅を主体（主成分）とする銅配線である。従って、配線Ｍ１と配線Ｍ２は、いずれも銅を主体（主成分）とするダマシン配線（ダマシン銅配線、埋込銅配線）である。
【００２５】
配線Ｍ２は、デュアルダマシン法により形成されたデュアルダマシン配線である。また、図１の場合は、配線Ｍ１は、配線構造における第１層目（最下層）の配線層の配線の場合が示されており、配線Ｍ１はシングルダマシン法により形成されたシングルダマシン配線であるが、配線Ｍ１は、配線構造における第１層目の配線層よりも上層の配線層の配線であってもよく、また、配線Ｍ１は、デュアルダマシン法により形成されたデュアルダマシン配線であってもよい。
【００２６】
バリア絶縁膜Ｂ１，Ｂ２は、銅配線のバリア絶縁膜として機能する。すなわち、バリア絶縁膜Ｂ１は、配線Ｍ１のバリア絶縁膜として機能し、バリア絶縁膜Ｂ２は、配線Ｍ２のバリア絶縁膜として機能する。具体的には、バリア絶縁膜Ｂ１は、配線Ｍ１中の銅（Ｃｕ）がバリア絶縁膜Ｂ１上に形成された層間絶縁膜（ここでは層間絶縁膜ＩＬ２）中に拡散するのを抑制または防止するバリア絶縁膜として機能する。また、バリア絶縁膜Ｂ２は、配線Ｍ２中の銅（Ｃｕ）がバリア絶縁膜Ｂ２上に形成された層間絶縁膜（ここでは図示せず）中に拡散するのを抑制または防止するバリア絶縁膜として機能する。
【００２７】
このため、バリア絶縁膜Ｂ１，Ｂ２としては、銅（Ｃｕ）に対するバリア性に優れた（銅の拡散を抑制または防止する機能が高い）材料膜を用いることが好ましい。また、バリア絶縁膜Ｂ１は、バリア絶縁膜Ｂ１上の層間絶縁膜（ここでは層間絶縁膜ＩＬ２）にビアホール（ここではビアホールＶＨ）を形成するエッチング工程で、エッチングストッパとして機能することもできる。同様に、バリア絶縁膜Ｂ２は、バリア絶縁膜Ｂ２上の層間絶縁膜（ここでは図示せず）にビアホールを形成するエッチング工程で、エッチングストッパとして機能することもできる。
【００２８】
また、バリア絶縁膜Ｂ１を、複数の絶縁膜からなる積層膜により形成することも可能である。また、バリア絶縁膜Ｂ２を、複数の絶縁膜からなる積層膜により形成することも可能である。
【００２９】
このため、バリア絶縁膜Ｂ１は、例えば、ＳｉＮ膜（窒化シリコン膜）、ＳｉＣ膜（炭化シリコン膜）、ＳｉＣＮ膜（炭窒化シリコン膜、窒素添加炭化シリコン膜）、およびＳｉＣＯ膜（酸炭化シリコン膜、酸素添加炭化シリコン膜）から選択した一層以上により形成することができる。同様に、バリア絶縁膜Ｂ２も、例えば、ＳｉＮ膜（窒化シリコン膜）、ＳｉＣ膜（炭化シリコン膜）、ＳｉＣＮ膜（炭窒化シリコン膜、窒素添加炭化シリコン膜）、およびＳｉＣＯ膜（酸炭化シリコン膜、酸素添加炭化シリコン膜）から選択した一層以上により形成することができる。一例を挙げれば、バリア絶縁膜Ｂ１，Ｂ２のそれぞれは、ＳｉＣＮ膜とその上のＳｉＣＯ膜との積層膜を用いることができる。
【００３０】
また、層間絶縁膜ＩＬ１，ＩＬ２は、いずれも低誘電率絶縁膜からなる。なお、低誘電率絶縁膜とは、酸化シリコン（たとえばＴＥＯＳ（Tetraethoxysilane）酸化膜）よりも誘電率（比誘電率）が低い絶縁膜を意味する。また、低誘電率絶縁膜を、Ｌｏｗ−ｋ膜またはＬｏｗ−ｋ絶縁膜と称する場合もある。以下では、低誘電率絶縁膜を、Ｌｏｗ−ｋ膜と称しており、ポーラスＬｏｗ−ｋ膜は、ポーラス低誘電率絶縁膜を意味している。
【００３１】
層間絶縁膜ＩＬ１として低誘電率絶縁膜を用いることで、隣り合う配線Ｍ１間の寄生容量を低減することができる。また、層間絶縁膜ＩＬ２として低誘電率絶縁膜を用いることで、隣り合う配線Ｍ２間の寄生容量を低減することができる。また、配線Ｍ２と配線Ｍ１との間の寄生容量を低減することもできる。
【００３２】
すなわち、バリア絶縁膜Ｂ１，Ｂ２の材料としては、バリア絶縁膜の機能（例えば銅の拡散防止など）に相応しい材料を選択し、一方、層間絶縁膜ＩＬ１，ＩＬ２の材料としては、配線間の寄生容量を低減させるために、誘電率が低い材料を選択することで、配線構造の、ひいてはその配線構造を有する半導体装置の、信頼性や性能を向上させることができる。
【００３３】
このため、層間絶縁膜ＩＬ１，ＩＬ２の誘電率は、バリア絶縁膜Ｂ１，Ｂ２の誘電率よりも低い。言い換えると、バリア絶縁膜Ｂ１，Ｂ２の誘電率は、層間絶縁膜ＩＬ１，ＩＬ２の誘電率よりも高い。
【００３４】
また、本実施の形態では、層間絶縁膜ＩＬ１，ＩＬ２用の低誘電率絶縁膜として、ポーラスＬｏｗ−ｋ膜（ポーラス低誘電率絶縁膜、多孔質低誘電率絶縁膜）を用いている。ポーラスＬｏｗ−ｋ膜は、膜内に多数（複数）の空孔（ポア）を有した多孔質構造を備えており、誘電率の更なる低下が可能であるため、低誘電率絶縁膜として優れている。ポーラスＬｏｗ−ｋ膜は、他の低誘電率絶縁膜（ＳｉＯＣ膜など）よりも誘電率を低くすることができるため、ポーラスＬｏｗ−ｋ膜を、ポーラスＵＬＫ（Ultra Low-k）膜またはポーラスＥＬＫ（Extreem Low-k）膜と称する場合もある。ポーラスＬｏｗ−ｋ膜としては、ポーラスＳｉＯＣ膜などを好適に用いることができる。ポーラスＳｉＯＣ膜は、膜内に多数（複数）の空孔（ポア）を有した多孔質構造を備えたＳｉＯＣ膜である。
【００３５】
層間絶縁膜ＩＬ１，ＩＬ２として、ポーラスＬｏｗ−ｋ膜の単層膜を用いることもできるが、ポーラスＬｏｗ−ｋ膜を含む積層膜（積層絶縁膜）を用いることも可能である。
【００３６】
ポーラスＬｏｗ−ｋ膜は、ポーラスであるために、誘電率を低くすることができるが、機械的強度は弱くなる。このため、層間絶縁膜ＩＬ１，ＩＬ２として、ポーラスＬｏｗ−ｋ膜の単層膜ではなく、ポーラスＬｏｗ−ｋ膜とその上の他の絶縁膜との積層膜を用いることで、ダマシン配線を形成する際のＣＭＰ処理に対する層間絶縁膜ＩＬ１，ＩＬ２の耐性を高めることができ、半導体装置の信頼性を高めることができる。
【００３７】
このため、層間絶縁膜ＩＬ１，ＩＬ２において、ポーラスＬｏｗ−ｋ膜上に形成する絶縁膜としては、ポーラスＬｏｗ−ｋ膜よりも機械的強度が高く、ＣＭＰ処理に対する耐性が高い絶縁膜を用いることが好ましく、例えば、ＳｉＯＣ膜（ポーラスではないＳｉＯＣ膜）を用いることができる。ＳｉＯＣ膜は、酸化シリコンに炭素を添加した材料膜（炭素添加酸化シリコン膜）であり、ＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法などを用いて形成することができる。ＳｉＯＣ膜は、ポーラスＬｏｗ−ｋ膜よりも誘電率が高いが、酸化シリコンよりも誘電率が低い低誘電率絶縁膜である。このため、層間絶縁膜ＩＬ１，ＩＬ２として、ポーラスＬｏｗ−ｋ膜とその上のＳｉＯＣ膜との積層膜を用いることで、層間絶縁膜ＩＬ１，ＩＬ２の誘電率を低くすることができるとともに、層間絶縁膜ＩＬ１，ＩＬ２のＣＭＰ処理に対する耐性を向上させることができる。
【００３８】
また、層間絶縁膜ＩＬ１，ＩＬ２を構成する積層膜の最上層の膜を、酸化シリコン膜とすることもできる。例えば、層間絶縁膜ＩＬ１，ＩＬ２を、ポーラスＬｏｗ−ｋ膜とその上のＳｉＯＣ膜とその上の酸化シリコン膜との積層膜とすることができる。酸化シリコン膜は、機械的強度が高く、ＣＭＰ処理に対する耐性が高い。このため、層間絶縁膜ＩＬ１，ＩＬ２を構成する積層膜の最上層の膜を、酸化シリコン膜とすることで、層間絶縁膜ＩＬ１，ＩＬ２のＣＭＰ処理に対する耐性を更に向上させることができる。
【００３９】
図１の場合は、層間絶縁膜ＩＬ１が、ポーラスＬｏｗ−ｋ膜１とポーラスＬｏｗ−ｋ膜１上のＳｉＯＣ膜２との積層膜であり、層間絶縁膜ＩＬ２が、ポーラスＬｏｗ−ｋ膜４とポーラスＬｏｗ−ｋ膜４上のＳｉＯＣ膜５との積層膜である場合が示されている。ポーラスＬｏｗ−ｋ膜１，４としては、ポーラスＳｉＯＣ膜を好適に用いることができる。
【００４０】
配線Ｍ１は、配線溝ＴＲ１の内面（底面および側壁）上に形成されたバリア導体膜ＢＲ１と、バリア導体膜ＢＲ１上に形成されて配線溝ＴＲ１を埋め込む主導体膜ＭＣ１とにより形成されている。また、配線Ｍ２は、配線溝ＴＲ２の内面（底面および側壁）上に形成されたバリア導体膜ＢＲ２と、バリア導体膜ＢＲ２上に形成されて配線溝ＴＲ２を埋め込む主導体膜ＭＣ２とにより形成されている。
【００４１】
主導体膜ＭＣ１，ＭＣ２は、銅（Ｃｕ）を主成分とする導電膜（但し金属伝導を示す導電膜）である。このため、配線Ｍ１，Ｍ２は、銅配線とみなすことができる。主導体膜ＭＣ１，ＭＣ２としては、銅（Ｃｕ）膜または銅（Ｃｕ）合金膜あるいは銅（Ｃｕ）化合物膜を好適に用いることができる。但し、銅合金膜または銅化合物を用いる場合は、銅（Ｃｕ）リッチな銅合金膜または銅化合物膜が好ましい。ここで、銅（Ｃｕ）リッチとは、銅（Ｃｕ）の組成比が５０原子％より大きいことを意味する。
【００４２】
バリア導体膜ＢＲ１は、主導体膜ＭＣ１中の銅（Ｃｕ）が層間絶縁膜ＩＬ１中に拡散するのを抑制または防止するバリア導体膜として機能する。また、バリア導体膜ＢＲ１は、配線Ｍ１と層間絶縁膜ＩＬ１との密着性を向上させる機能も有している。また、バリア導体膜ＢＲ２は、主導体膜ＭＣ２中の銅（Ｃｕ）が層間絶縁膜ＩＬ２中に拡散するのを抑制または防止するバリア導体膜として機能する。また、バリア導体膜ＢＲ２は、配線Ｍ２と層間絶縁膜ＩＬ２との密着性を向上させる機能も有している。
【００４３】
バリア導体膜ＢＲ１は、複数のバリア導体膜を積層した積層構造を有している。具体的には、バリア導体膜ＢＲ１は、３層のバリア導体膜により形成されており、最下層のバリア導体膜１１と、中間層のバリア導体膜１２と、最上層のバリア導体膜１３との積層膜からなる。つまり、バリア導体膜ＢＲ１は、バリア導体膜１１と、バリア導体膜１１上のバリア導体膜１２と、バリア導体膜１２上のバリア導体膜１３との積層膜からなる。
【００４４】
バリア導体膜ＢＲ１の最下層のバリア導体膜１１は、配線溝ＴＲ１の内面（底面および側壁）上に形成されている。このため、バリア導体膜１１は、配線溝ＴＲ１の側壁において、層間絶縁膜ＩＬ１（ここではポーラスＬｏｗ−ｋ膜１およびＳｉＯＣ膜２）に接している。バリア導体膜１２と配線溝ＴＲ１の内面（底面および側壁）との間には、バリア導体膜１１が介在しており、従って、バリア導体膜１２と層間絶縁膜ＩＬ１との間には、バリア導体膜１１が介在している。バリア導体膜１３とバリア導体膜１１との間には、バリア導体膜１２が介在し、主導体膜ＭＣ１とバリア導体膜１２との間には、バリア導体膜１３が介在している。
【００４５】
バリア導体膜ＢＲ１を構成するバリア導体膜１１とバリア導体膜１２とは、同じ導体材料からなり、好ましくは窒化タンタル（ＴａＮ）からなる。このため、バリア導体膜１１とバリア導体膜１２とは、いずれも、窒化タンタル（ＴａＮ）膜からなることが好ましい。
【００４６】
バリア導体膜１１の密度は、バリア導体膜１２の密度よりも低い。言い換えると、バリア導体膜１２の密度は、バリア導体膜１１の密度よりも高い。従って、バリア導体膜１１は、好ましくは低密度窒化タンタル膜であり、バリア導体膜１２は、好ましくは高密度窒化タンタル膜である。
【００４７】
一方、バリア導体膜ＢＲ１を構成するバリア導体膜１３は、バリア導体膜１１，１２とは異なる導体材料からなり、好ましくはタンタル（Ｔａ）からなる。このため、バリア導体膜１３は、好ましくはタンタル（Ｔａ）膜である。
【００４８】
また、バリア導体膜ＢＲ２は、複数のバリア導体膜を積層した積層構造を有している。具体的には、バリア導体膜ＢＲ２は、３層のバリア導体膜により形成されており、最下層のバリア導体膜２１と、中間層のバリア導体膜２２と、最上層のバリア導体膜２３との積層膜からなる。つまり、バリア導体膜ＢＲ２は、バリア導体膜２１と、バリア導体膜２１上のバリア導体膜２２と、バリア導体膜２２上のバリア導体膜２３との積層膜からなる。
【００４９】
バリア導体膜ＢＲ２の最下層のバリア導体膜２１は、配線溝ＴＲ２の内面（底面および側壁）上とビアホールＶＨの内面（底面および側壁）上とに形成されている。このため、バリア導体膜２１は、配線溝ＴＲ２の側壁において、層間絶縁膜ＩＬ２（ここではポーラスＬｏｗ−ｋ膜４およびＳｉＯＣ膜５の側面）に接し、配線溝ＴＲ２の底面において、層間絶縁膜ＩＬ２（ここではポーラスＬｏｗ−ｋ膜４）に接し、ビアホールＶＨの側壁において、層間絶縁膜ＩＬ２（ここではポーラスＬｏｗ−ｋ膜４）に接している。バリア導体膜２２と配線溝ＴＲ２およびビアホールＶＨの内面（底面および側壁）との間には、バリア導体膜２１が介在しており、従って、バリア導体膜２２と層間絶縁膜ＩＬ２との間には、バリア導体膜２１が介在している。バリア導体膜２３とバリア導体膜２１との間には、バリア導体膜２２が介在し、主導体膜ＭＣ２とバリア導体膜２２との間には、バリア導体膜２３が介在している。
【００５０】
バリア導体膜ＢＲ２を構成するバリア導体膜２１とバリア導体膜２２とは、同じ導体材料からなり、好ましくは窒化タンタル（ＴａＮ）からなる。このため、バリア導体膜２１とバリア導体膜２２とは、いずれも、窒化タンタル（ＴａＮ）膜からなることが好ましい。
【００５１】
バリア導体膜２１の密度は、バリア導体膜２２の密度よりも低い。言い換えると、バリア導体膜２２の密度は、バリア導体膜２１の密度よりも高い。従って、バリア導体膜２１は、好ましくは低密度窒化タンタル膜であり、バリア導体膜２２は、好ましくは高密度窒化タンタル膜である。
【００５２】
一方、バリア導体膜ＢＲ２を構成するバリア導体膜２３は、バリア導体膜２１，２２とは異なる導体材料からなり、好ましくはタンタル（Ｔａ）からなる。このため、バリア導体膜２３は、好ましくはタンタル（Ｔａ）膜である。
【００５３】
配線Ｍ２の下面は、層間絶縁膜ＩＬ２の厚みの途中に位置している。すなわち、層間絶縁膜ＩＬ２に形成された配線溝ＴＲ２に配線Ｍ２が埋め込まれているが、配線溝ＴＲ２の底面（ビアホールＶＨを除く）は、層間絶縁膜ＩＬ２の厚みの途中に位置している。つまり、ビアホールＶＨは層間絶縁膜ＩＬ２とバリア絶縁膜Ｂ１とを貫通しているが、配線溝ＴＲ２は層間絶縁膜ＩＬ２を貫通しておらず、配線溝ＴＲ２の底面は、層間絶縁膜ＩＬ２の厚みの途中に位置している。ここでは、配線溝ＴＲ２の底面は、ポーラスＬｏｗ−ｋ膜４の厚みの途中に位置している。このため、配線Ｍ２のビア部（ビアホールＶＨを埋め込む部分）を除き、配線Ｍ２の下面とバリア絶縁膜Ｂ１の上面との間には、層間絶縁膜ＩＬ２の一部（ここではポーラスＬｏｗ−ｋ膜４の一部）が介在している。
【００５４】
配線Ｍ２は、配線Ｍ２のビア部（ビアホールＶＨを埋め込む部分）を介して、配線Ｍ１と電気的に接続されている。配線Ｍ２のビア部は、配線Ｍ２のうち、ビアホールＶＨを埋め込む部分に対応している。ビアホール（孔部）ＶＨは、配線溝ＴＲ２に平面視で内包されるように形成されており、ビアホールＶＨは、層間絶縁膜ＩＬ２とバリア絶縁膜Ｂ１とを貫通し、ビアホールＶＨの底面（底部）では、配線Ｍ１の上面が露出されている。このため、配線Ｍ２は、配線溝ＴＲ２内に埋め込まれているが、配線Ｍ２のビア部は、ビアホールＶＨ内に埋め込まれている。配線Ｍ２は、デュアルダマシン配線であるため、配線Ｍ２のビア部（ビアホールＶＨを埋め込む部分）は、その配線Ｍ２（配線溝ＴＲ２に埋め込まれた配線Ｍ２）と一体的に形成されている。配線Ｍ２のビア部は、配線Ｍ１の上面に接してその配線Ｍ１に電気的に接続されている。これにより、配線Ｍ２を配線Ｍ２のビア部を介して、配線Ｍ１と電気的に接続することができる。
【００５５】
＜半導体装置の製造方法について＞
次に、本実施の形態の半導体装置の製造工程を、図２〜図２４を参照して説明する。図２〜図２４は、本実施の形態の半導体装置の製造工程中の要部断面図である。
【００５６】
まず、図２に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）ＳＢを準備する。
【００５７】
次に、半導体基板ＳＢに素子分離領域ＳＴを形成する。素子分離領域ＳＴは、ＳＴＩ（Shallow Trench Isolation）法により形成することができる。
【００５８】
次に、半導体基板ＳＢに、ｎチャネル型のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）１０などの半導体素子を形成する。ＭＩＳＦＥＴ１０は、例えば次のようにして形成することができる。
【００５９】
すなわち、半導体基板ＳＢにｐ型ウエルＰＷをイオン注入法などを用いて形成する。それから、ｐ型ウエルＰＷ上に、ゲート絶縁膜ＧＦを介してｎチャネル型のＭＩＳＦＥＴ１０用のゲート電極ＧＥを形成する。それから、ゲート電極ＧＥをマスクとして用いてｐ型ウエルＰＷにｎ型不純物をイオン注入することにより、ｐ型ウエルＰＷにおいて、ゲート電極ＧＥの両側にｎ−型半導体領域ＥＸを形成する。それから、ゲート電極ＧＥの側壁上にサイドウォールスペーサ（側壁絶縁膜）ＳＷを形成する。それから、ゲート電極ＧＥおよびサイドウォールスペーサＳＷをマスクとして用いてｐ型ウエルＰＷにｎ型不純物をイオン注入することにより、ｐ型ウエルＰＷにおいて、ゲート電極ＧＥおよびサイドウォールスペーサＳＷからなる構造体の両側に、ｎ−型半導体領域ＥＸよりも高不純物濃度のｎ＋型半導体領域ＳＤを形成する。ｎ−型半導体領域ＥＸおよびｎ＋型半導体領域ＳＤにより、ｎチャネル型のＭＩＳＦＥＴ１０のＬＤＤ（lightly doped drain）構造を有するソース・ドレイン領域が形成される。その後、これまでに導入した不純物を活性化させるための熱処理である活性化アニールを行う。また、ゲート電極ＧＥおよびｎ＋型半導体領域ＳＤの表層部分に、サリサイド（Salicide：Self Aligned Silicide）技術などにより、それぞれ金属シリサイド層ＳＬを形成することもできる。
【００６０】
このようにして、半導体基板ＳＢに、ｎチャネル型のＭＩＳＦＥＴ１０を形成することができる。
【００６１】
なお、ここでは、一例として、半導体基板ＳＢに半導体素子としてｎチャネル型のＭＩＳＦＥＴを形成する場合について説明したが、導電型を反対にして、半導体基板ＳＢにｐチャネル型のＭＩＳＦＥＴを形成することもでき、あるいは、半導体基板ＳＢにｎチャネル型のＭＩＳＦＥＴとｐチャネル型のＭＩＳＦＥＴとの両方を形成することもできる。また、半導体基板ＳＢに形成する半導体素子は、ＭＩＳＦＥＴに限定されず、種々の半導体素子を半導体基板ＳＢに形成することができる。
【００６２】
次に、図３に示されるように、半導体基板ＳＢの主面全面上に、ゲート電極ＧＥおよびサイドウォールスペーサＳＷを覆うように、層間絶縁膜ＳＯをＣＶＤ法などを用いて形成する。層間絶縁膜ＳＯは、例えば、酸化シリコン膜の単体膜、あるいは、窒化シリコン膜と該窒化シリコン膜上の酸化シリコン膜との積層膜などからなる。層間絶縁膜ＳＯの成膜後、層間絶縁膜ＳＯの上面をＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により研磨するなどして、層間絶縁膜ＳＯの上面を平坦化することもできる。
【００６３】
次に、層間絶縁膜ＳＯ上にフォトリソグラフィ法を用いてフォトレジストパターン（図示せず）を形成し、このフォトレジストパターンをエッチングマスクとして層間絶縁膜ＳＯをエッチングすることにより、層間絶縁膜ＳＯにコンタクトホールＣＴを形成する。
【００６４】
次に、コンタクトホールＣＴ内に、導電性のプラグＰＧを形成する。プラグＰＧを形成するには、まず、コンタクトホールＣＴの内面（底面および側壁）上を含む層間絶縁膜ＳＯ上に導電性バリア膜（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）をスパッタリング法などによって形成した後、タングステン（Ｗ）膜などからなる主導体をＣＶＤ法などによって導電性バリア膜上にコンタクトホールＣＴを埋めるように形成する。それから、コンタクトホールＣＴの外部の不要な主導体膜および導電性バリア膜をＣＭＰ法などによって除去する。これにより、コンタクトホールＣＴ内に埋め込まれて残存する主導体膜および導電性バリア膜からなるプラグＰＧを形成することができる。なお、図面の簡略化のために、図３では、プラグＰＧを構成するバリア導体膜と主導体膜とを一体化して示してある。
【００６５】
次に、図４に示されるように、プラグＰＧが埋め込まれた層間絶縁膜ＳＯ上に、層間絶縁膜ＩＬ１を形成する。層間絶縁膜ＩＬ１は、ポーラスＬｏｗ−ｋ膜の単層膜、あるいは、ポーラスＬｏｗ−ｋ膜を含む積層膜からなる。ここでは、層間絶縁膜ＩＬ１は、ポーラスＬｏｗ−ｋ膜１と、ポーラスＬｏｗ−ｋ膜１上のＳｉＯＣ膜２と、ＳｉＯＣ膜２上の酸化シリコン膜３（例えばＴＥＯＳ酸化膜）との積層膜からなる。
【００６６】
次に、層間絶縁膜ＩＬ１上にフォトリソグラフィ法を用いてフォトレジストパターン（図示せず）を形成してから、このフォトレジストパターンをエッチングマスクとして層間絶縁膜ＩＬ１をエッチングすることにより、図５示されるように、層間絶縁膜ＩＬ１に配線溝（溝部、開口部）ＴＲ１を形成する。その後、フォトレジストパターンは除去され、図５にはこの段階が示されている。
【００６７】
配線溝ＴＲ１の側壁では、層間絶縁膜ＩＬ１の側面（ここではポーラスＬｏｗ−ｋ膜１とＳｉＯＣ膜２と酸化シリコン膜３の側面）が露出され、配線溝ＴＲ１の底面では、層間絶縁膜ＳＯの上面が露出されている。
【００６８】
次に、ダマシン法（ここではシングルダマシン法）により配線Ｍ１を形成するが、具体的には、次のようにして配線Ｍ１を形成することができる。
【００６９】
まず、図６に示されるように、半導体基板ＳＢの主面上に、すなわち配線溝ＴＲ１の内面（底面および側壁）上を含む層間絶縁膜ＩＬ１上に、バリア導体膜１１を形成する。バリア導体膜１１は、好ましくは窒化タンタル（ＴａＮ）膜からなり、スパッタリング法またはＡＬＤ（Atomic Layer Deposition：原子層堆積）法により好適に形成することができる。なお、スパッタリング法は、ＰＶＤ（Physical Vapor Deposition：物理的気相成長）法とみなすこともできる。
【００７０】
次に、図７に示されるように、バリア導体膜１１上に、バリア導体膜１２を形成する。バリア導体膜１２は、バリア導体膜１１と同じ導電材料からなり、ここでは窒化タンタル（ＴａＮ）膜からなる。バリア導体膜１２は、スパッタリング法により好適に形成することができる。バリア導体膜１１とバリア導体膜１２とは、同種の導電材料（ここでは窒化タンタル）からなるが、バリア導体膜１２の密度は、バリア導体膜１１の密度よりも高い。
【００７１】
次に、図８に示されるように、バリア導体膜１２上に、バリア導体膜１３を形成する。バリア導体膜１３は、バリア導体膜１１，１２とは異なる導電材料からなり、ここではタンタル（Ｔａ）膜からなる。バリア導体膜１３は、スパッタリング法により好適に形成することができる。
【００７２】
これにより、バリア導体膜１１と、バリア導体膜１１上のバリア導体膜１２と、バリア導体膜１２上のバリア導体膜１３との積層膜からなるバリア導体膜ＢＲ１が、配線溝ＴＲ１の内面（底面および側壁）上を含む層間絶縁膜ＩＬ１上に形成された状態になる。この段階では、配線溝ＴＲ１はまだ埋まっていない。
【００７３】
次に、図９に示されるように、バリア導体膜ＢＲ１上に、従って、バリア導体膜ＢＲ１の最上層のバリア導体膜１３上に、配線溝ＴＲ１内を埋める（満たす）ように、銅を主成分とする主導体膜ＭＣ１を形成する。
【００７４】
主導体膜ＭＣ１は、例えば、バリア導体膜ＢＲ１上（従ってバリア導体膜１３上）にＣＶＤ法またはスパッタリング法などを用いて形成した相対的に薄い銅のシード層と、この銅のシード層上に電解めっき法などを用いて形成した相対的に厚い（シード層よりも厚い）銅めっき膜とからなり、この銅めっき膜により、配線溝ＴＲ１内を埋め込むことができる。主導体膜ＭＣ１の形成膜厚は、バリア導体膜ＢＲ１の形成膜厚よりも厚い。
【００７５】
次に、図１０に示されるように、配線溝ＴＲ１の外部の不要な主導体膜ＭＣ１およびバリア導体膜ＢＲ１（１１，１２，１３）をＣＭＰ法による研磨処理などで除去し、配線溝ＴＲ１内に主導体膜ＭＣ１およびバリア導体膜ＢＲ１（１１，１２，１３）を残すことにより、配線Ｍ１を形成する。この際の研磨処理を、以下では図１０の研磨処理と称することとする。配線Ｍ１は、配線溝ＴＲ１内に埋め込まれた主導体膜ＭＣ１およびバリア導体膜ＢＲ１（１１，１２，１３）からなる。図１０の研磨処理を行うと、層間絶縁膜ＩＬ１の上面と配線Ｍ１の上面とが露出され、層間絶縁膜ＩＬ１の露出する上面と配線Ｍ１の露出する上面とは、ほぼ平坦な面を形成する。
【００７６】
酸化シリコン膜３は、図１０の研磨処理による研磨圧力またはスクラッチダメージなどから、酸化シリコン膜３よりも下の構造を保護するように機能することができる。酸化シリコン膜３は、図１０の研磨処理で除去され得る。このため、図１０の研磨処理を行うと、ＳｉＯＣ膜２の上面が露出され、ＳｉＯＣ膜２の上面と、配線Ｍ１の上面とは、ほぼ平坦な面を形成する。
【００７７】
また、図１０の研磨処理で酸化シリコン膜３が除去されてＳｉＯＣ膜２の上面が露出された場合を、図１０に示しており、この場合は、図１０の研磨処理を行った後は、層間絶縁膜ＩＬ１は、ポーラスＬｏｗ−ｋ膜１とポーラスＬｏｗ−ｋ膜１上のＳｉＯＣ膜２との積層膜で構成されることになる。他の形態として、図１０の研磨処理において、酸化シリコン膜３が層状に残存する場合もあり得る。その場合は、図１０の研磨処理を行った後も、層間絶縁膜ＩＬ１は、ポーラスＬｏｗ−ｋ膜１とポーラスＬｏｗ−ｋ膜１上のＳｉＯＣ膜２とＳｉＯＣ膜２上の酸化シリコン膜３との積層膜で構成されることになる。
【００７８】
このようにして、配線Ｍ１を形成することができる。
【００７９】
なお、以降の図１１〜図２４では、図面の簡略化のために、層間絶縁膜ＩＬ１よりも下の構造については、図示を省略している。
【００８０】
次に、必要に応じて、配線Ｍ１を埋め込んだ層間絶縁膜ＩＬ１の表面に対してアンモニアプラズマ処理などを施して、配線Ｍ１の上面および層間絶縁膜ＩＬ１の上面を清浄化する。
【００８１】
次に、図１１に示されるように、配線Ｍ１が埋め込まれた層間絶縁膜ＩＬ１上に、配線Ｍ１を覆うように、バリア絶縁膜Ｂ１を形成する。
【００８２】
バリア絶縁膜Ｂ１は、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、およびＳｉＣＯ膜から選択した一層以上により形成することができる。一例を挙げれば、バリア絶縁膜Ｂ１として、ＳｉＣＮ膜とその上のＳｉＣＯ膜との積層膜を用いることができる。バリア絶縁膜Ｂ１は、ＣＶＤ法などを用いて形成することができる。
【００８３】
次に、図１２に示されるように、バリア絶縁膜Ｂ１上に、層間絶縁膜ＩＬ２を形成する。層間絶縁膜ＩＬ２は、ポーラスＬｏｗ−ｋ膜の単層膜、あるいは、ポーラスＬｏｗ−ｋ膜を含む積層膜からなる。ここでは、層間絶縁膜ＩＬ２は、ポーラスＬｏｗ−ｋ膜４と、ポーラスＬｏｗ−ｋ膜４上のＳｉＯＣ膜５と、ＳｉＯＣ膜５上の酸化シリコン膜６（例えばＴＥＯＳ酸化膜）との積層膜からなる。
【００８４】
次に、層間絶縁膜ＩＬ２に、ビアホール（孔部）ＶＨを形成する。ビアホールＶＨは、例えば次のようにして形成することができる。
【００８５】
まず、図１３に示されるように、層間絶縁膜ＩＬ２上にフォトリソグラフィ法を用いてフォトレジストパターン（レジストパターン、マスク層）ＰＲ１を形成する。フォトレジストパターンＰＲ１は、ビアホールＶＨを形成する予定領域を露出する開口部ＯＰ１を有している。
【００８６】
それから、フォトレジストパターンＰＲ１をエッチングマスクとして用いて層間絶縁膜ＩＬ２をエッチングすることにより、図１４に示されるように、層間絶縁膜ＩＬ２にビアホールＶＨを形成する。この際、フォトレジストパターンＰＲ１の開口部ＯＰ１から露出する部分の層間絶縁膜ＩＬ２がエッチングされてビアホールＶＨが形成される。層間絶縁膜ＩＬ２をエッチングしてビアホールＶＨを形成する際は、バリア絶縁膜Ｂ１をエッチングストッパ膜として機能させることができる。その後、フォトレジストパターンＰＲ１を除去し、図１４にはこの段階が示されている。
【００８７】
このようにして、層間絶縁膜ＩＬ２に、ビアホールＶＨを形成することができる。この段階でのビアホールＶＨは、層間絶縁膜ＩＬ２を貫通して底面（底部）でバリア絶縁膜Ｂ１を露出する。
【００８８】
次に、層間絶縁膜ＩＬ２に配線溝（溝部）ＴＲ２を形成する。配線溝ＴＲ２は、例えば次のようにして形成することができる。
【００８９】
まず、図１５に示されるように、ビアホールＶＨ内に絶縁膜ＣＢ（ビアフィル材）を埋め込む。この構造は、例えば、ビアホールＶＨ内を埋める（満たす）ように、層間絶縁膜ＩＬ２上に絶縁膜ＣＢを形成してから、エッチバックなどにより、ビアホールＶＨの外部の絶縁膜ＣＢを除去し、ビアホールＶＨ内の絶縁膜ＣＢを残すことにより、得ることができる。絶縁膜ＣＢは、後で選択的に除去しやすい材料により形成することが好ましく、例えばレジスト膜（レジスト材料膜）または有機膜（有機絶縁膜）などからなる。
【００９０】
それから、図１６に示されるように、層間絶縁膜ＩＬ２上に、フォトリソグラフィ法を用いてフォトレジストパターン（レジストパターン、マスク層）ＰＲ２を形成する。フォトレジストパターンＰＲ２は、配線溝ＴＲ２を形成する予定領域を露出する開口部ＯＰ２を有している。
【００９１】
それから、フォトレジストパターンＰＲ２をエッチングマスクとして用いて、酸化シリコン膜６をエッチングすることにより、酸化シリコン膜６に溝ＴＲ２を形成する。この際、フォトレジストパターンＰＲ２の開口部ＯＰ２から露出する部分の酸化シリコン膜６がエッチングされて配線溝ＴＲ２が形成される。この際、ＳｉＯＣ膜５をエッチングストッパ膜として機能させることができる。この段階では、配線溝ＴＲ２の深さは浅く、配線溝ＴＲ２の底面では、ＳｉＯＣ膜５が露出される。
【００９２】
それから、フォトレジストパターンＰＲ２とビアホールＶＨ内の絶縁膜ＣＢとを除去する。絶縁膜ＣＢを、アッシングによって除去可能な材料（例えばレジスト材料）により形成しておけば、フォトレジストパターンＰＲ２をアッシングによって除去する際に、ビアホールＶＨ内の絶縁膜ＣＢも一緒に除去することができる。
【００９３】
それから、酸化シリコン膜６をエッチングマスク（ハードマスク）として用いて、配線溝ＴＲ２の底面のＳｉＯＣ膜５およびポーラスＬｏｗ−ｋ膜４をエッチングする。これにより、配線溝ＴＲ２の底面の位置が深くなる。但し、配線溝ＴＲ２が層間絶縁膜ＩＬ２を貫通する前に、エッチングを終了する。図１７には、この段階が示されている。
【００９４】
それから、図１８に示されるように、ビアホールＶＨの底面から露出する部分のバリア絶縁膜Ｂ１をエッチングにより除去する。これにより、ビアホールＶＨの底面で配線Ｍ１の上面が露出される。
【００９５】
このようにして、配線溝ＴＲ２およびビアホールＶＨが形成される。
【００９６】
図１８に示されるように、配線溝ＴＲ２は、層間絶縁膜ＩＬ２を貫通しておらず、配線溝ＴＲ２の底面は、層間絶縁膜ＩＬ２の厚みの途中、より特定的にはポーラスＬｏｗ−ｋ膜４の厚みの途中、に位置している。ビアホールＶＨは、平面視において配線溝ＴＲ２に内包されており、層間絶縁膜ＩＬ２とバリア絶縁膜Ｂ１とを貫通し、ビアホールＶＨの底面では配線Ｍ１の上面が露出されている。
【００９７】
配線溝ＴＲ２の側壁では、層間絶縁膜ＩＬ２の側面（ここではポーラスＬｏｗ−ｋ膜４とＳｉＯＣ膜５と酸化シリコン膜６の側面）が露出され、配線溝ＴＲ２の底面では、層間絶縁膜ＩＬ２（ここではポーラスＬｏｗ−ｋ膜４）が露出されている。また、ビアホールＶＨの側壁では、層間絶縁膜ＩＬ２の側面（ここではポーラスＬｏｗ−ｋ膜４の側面）が露出され、ビアホールＶＨの底面では、配線Ｍ１の上面が露出されている。
【００９８】
次に、ダマシン法（ここではデュアルダマシン法）により配線Ｍ２を形成するが、具体的には、次のようにして配線Ｍ２を形成することができる。
【００９９】
まず、図１９に示されるように、半導体基板ＳＢの主面上に、すなわち配線溝ＴＲ２およびビアホールＶＨの内面（底面および側壁）上を含む層間絶縁膜ＩＬ２上に、バリア導体膜２１を形成する。バリア導体膜２１は、窒化タンタル（ＴａＮ）膜からなり、スパッタリング法またはＡＬＤ法により好適に形成することができる。
【０１００】
次に、図２０に示されるように、バリア導体膜２１上に、バリア導体膜２２を形成する。バリア導体膜２２は、バリア導体膜２１と同じ導電材料からなり、ここでは窒化タンタル（ＴａＮ）膜からなる。バリア導体膜２２は、スパッタリング法により好適に形成することができる。バリア導体膜２１とバリア導体膜２２とは、同種の導電材料（ここでは窒化タンタル）からなるが、バリア導体膜２２の密度は、バリア導体膜２１の密度よりも高い。
【０１０１】
次に、図２１に示されるように、バリア導体膜２２上に、バリア導体膜２３を形成する。バリア導体膜２３は、バリア導体膜２１，２２とは異なる導電材料からなり、ここではタンタル（Ｔａ）膜からなる。バリア導体膜２３は、スパッタリング法により好適に形成することができる。
【０１０２】
これにより、バリア導体膜２１と、バリア導体膜２１上のバリア導体膜２２と、バリア導体膜２２上のバリア導体膜２３との積層膜からなるバリア導体膜ＢＲ２が、配線溝ＴＲ２およびビアホールＶＨの内面（底面および側壁）上を含む層間絶縁膜ＩＬ２上に形成された状態になる。この段階では、配線溝ＴＲ２およびビアホールＶＨはまだ埋まっていない。
【０１０３】
次に、図２２に示されるように、バリア導体膜ＢＲ２上に、従って、バリア導体膜ＢＲ２の最上層のバリア導体膜２３上に、配線溝ＴＲ２およびビアホールＶＨ内を埋める（満たす）ように、銅を主成分とする主導体膜ＭＣ２を形成する。
【０１０４】
主導体膜ＭＣ２は、例えば、バリア導体膜ＢＲ２上（従ってバリア導体膜２３上）にＣＶＤ法またはスパッタリング法などを用いて形成した相対的に薄い銅のシード層と、この銅のシード層上に電解めっき法などを用いて形成した相対的に厚い銅めっき膜とからなり、この銅めっき膜により、配線溝ＴＲ２およびビアホールＶＨ内を埋め込むことができる。この銅めっき膜の厚みは、銅のシード層の厚みよりも大きい。また、主導体膜ＭＣ２の形成膜厚は、バリア導体膜ＢＲ２の形成膜厚よりも厚い。
【０１０５】
次に、図２３に示されるように、配線溝ＴＲ２およびビアホールＶＨの外部の不要な主導体膜ＭＣ２およびバリア導体膜ＢＲ２（２１，２２，２３）をＣＭＰ法による研磨処理などで除去し、配線溝ＴＲ２およびビアホールＶＨ内に主導体膜ＭＣ２およびバリア導体膜ＢＲ２（２１，２２，２３）を残すことにより、配線Ｍ２を形成する。この際の研磨処理を、以下では図２３の研磨処理と称することとする。配線Ｍ２は、配線溝ＴＲ２内に埋め込まれた主導体膜ＭＣ２およびバリア導体膜ＢＲ２（２１，２２，２３）からなる。図２３の研磨処理を行うと、層間絶縁膜ＩＬ２の上面と配線Ｍ２の上面とが露出され、層間絶縁膜ＩＬ２の露出する上面と配線Ｍ２の露出する上面とは、ほぼ平坦な面を形成する。
【０１０６】
なお、ビアホールＶＨ内に埋め込まれた主導体膜ＭＣ２およびバリア導体膜ＢＲ２により、配線Ｍ２のビア部が形成されている。ビアホールＶＨ内に埋め込まれた配線Ｍ２のビア部は、配線溝ＴＲ２内に埋め込まれた配線Ｍ２と一体的に形成されている。このため、配線Ｍ２のビア部を、配線Ｍ２の一部とみなすこともできる。配線Ｍ２のビア部は、配線Ｍ１の上面に接してその配線Ｍ１に電気的に接続されている。このため、配線Ｍ２を配線Ｍ２のビア部を介して、配線Ｍ１と電気的に接続することができる。
【０１０７】
酸化シリコン膜６は、図２３の研磨処理による研磨圧力またはスクラッチダメージなどから、酸化シリコン膜６よりも下の構造を保護するように機能することができる。酸化シリコン膜６は、図２３の研磨処理で除去され得る。このため、図２３の研磨処理を行うと、ＳｉＯＣ膜５の上面が露出され、ＳｉＯＣ膜５の上面と、配線Ｍ２の上面とは、ほぼ平坦な面を形成する。
【０１０８】
また、図２３の研磨処理で酸化シリコン膜６が除去されてＳｉＯＣ膜５の上面が露出された場合を、図２３に示しており、この場合は、図２３の研磨処理を行った後は、層間絶縁膜ＩＬ２は、ポーラスＬｏｗ−ｋ膜４とポーラスＬｏｗ−ｋ膜４上のＳｉＯＣ膜５との積層膜で構成されることになる。他の形態として、図２３の研磨処理において、酸化シリコン膜６が層状に残存する場合もあり得る。その場合は、図２３の研磨処理を行った後も、層間絶縁膜ＩＬ２は、ポーラスＬｏｗ−ｋ膜４とポーラスＬｏｗ−ｋ膜４上のＳｉＯＣ膜５とＳｉＯＣ膜５上の酸化シリコン膜６との積層膜で構成されることになる。
【０１０９】
このようにして、配線Ｍ２を形成することができる。
【０１１０】
次に、必要に応じて、配線Ｍ２を埋め込んだ層間絶縁膜ＩＬ２の表面に対してアンモニアプラズマ処理などを施して、配線Ｍ２の上面および層間絶縁膜ＩＬ２の上面を清浄化する。
【０１１１】
次に、図２４に示されるように、配線Ｍ２が埋め込まれた層間絶縁膜ＩＬ２上に、配線Ｍ２を覆うように、バリア絶縁膜Ｂ２を形成する。
【０１１２】
バリア絶縁膜Ｂ２は、例えば、ＳｉＮ膜、ＳｉＣ膜、ＳｉＣＮ膜、およびＳｉＣＯ膜から選択した一層以上により形成することができる。一例を挙げれば、バリア絶縁膜Ｂ２として、ＳｉＣＮ膜とその上のＳｉＣＯ膜との積層膜を用いることができる。バリア絶縁膜Ｂ２は、ＣＶＤ法などを用いて形成することができる。
【０１１３】
その後、図１２〜図２４の工程と同様の工程を繰り返して、更に上層の配線層を形成することができるが、ここではその図示および繰り返しの説明は省略する。簡単に言えば、バリア絶縁膜Ｂ２上に層間絶縁膜ＩＬ２に相当する層間絶縁膜を形成し、バリア絶縁膜Ｂ２とその層間絶縁膜との積層膜に、配線溝ＴＲ２に相当する配線溝とビアホールＶＨに相当するビアホールを形成し、その配線溝およびビアホール内に、バリア導体膜ＢＲ２に相当するバリア導体膜と主導体膜ＭＣ２に相当する主導体膜とを埋め込むことにより、配線を形成する。その後、バリア絶縁膜Ｂ２に相当するバリア絶縁膜を形成する。これを、必要に応じて繰り返せばよい。
【０１１４】
＜本発明者の検討について＞
本発明者は、層間絶縁膜に埋め込んだ銅配線（埋込銅配線）に関する技術について、特にバリア導体膜について検討している。
【０１１５】
図２５は、本発明者が検討した第１検討例の半導体装置の要部断面図であり、上記図１に相当するものである。
【０１１６】
図２５の第１検討例の半導体装置が、上記図１の本実施の形態の半導体装置と相違しているのは、埋込銅配線の構成であり、特にバリア導体膜の構成である。バリア絶縁膜（Ｂ１，Ｂ２）と層間絶縁膜（ＩＬ１，ＩＬ２）とについては、図２５の第１検討例の半導体装置と上記図１の本実施の形態の半導体装置とで共通である。
【０１１７】
埋込銅配線は、バリア導体膜と、銅を主成分とする主導体膜とにより形成されている。上記図１の本実施の形態の場合は、バリア導体膜ＢＲ１と、銅を主成分とする主導体膜ＭＣ１とにより、埋込銅配線である配線Ｍ１が形成され、バリア導体膜ＢＲ２と、銅を主成分とする主導体膜ＭＣ２とにより、埋込銅配線である配線Ｍ２が形成されている。一方、図２５の第１検討例の場合は、バリア導体膜ＢＲ１０１と、銅を主成分とする主導体膜ＭＣ１０１とにより、埋込銅配線である配線Ｍ１０１が形成され、バリア導体膜ＢＲ１０２と、銅を主成分とする主導体膜ＭＣ１０２とにより、埋込銅配線である配線Ｍ１０２が形成されている。
【０１１８】
配線Ｍ１０１は、本実施の形態の配線Ｍ１に相当するものであり、層間絶縁膜ＩＬ１に埋め込まれており、配線Ｍ１０２は、本実施の形態の配線Ｍ２に相当するものであり、層間絶縁膜ＩＬ２に埋め込まれている。
【０１１９】
埋込銅配線を構成するバリア導体膜（ＢＲ１，ＢＲ２，ＢＲ１０１，ＢＲ１０２）は、銅の主導体膜（ＭＣ１，ＭＣ２，ＭＣ１０１，ＭＣ１０２）中の銅（Ｃｕ）が層間絶縁膜（ＩＬ１，ＩＬ２）中に拡散するのを抑制または防止する機能を有している。また、埋込銅配線を構成するバリア導体膜（ＢＲ１，ＢＲ２，ＢＲ１０１，ＢＲ１０２）は、埋込銅配線と層間絶縁膜（ＩＬ１，ＩＬ２）との密着性を向上させる機能も有している。
【０１２０】
このため、埋込銅配線を構成するバリア導体膜としては、銅（Ｃｕ）に対するバリア性に優れた材料膜、すなわち、銅（Ｃｕ）の拡散を抑制または防止する機能が高い材料膜、を用いることが好ましい。また、埋込銅配線を構成するバリア導体膜としては、埋込銅配線と層間絶縁膜との間の密着性を向上させ得る材料膜を用いることが好ましい。このため、埋込銅配線を構成するバリア導体膜としては、タンタル膜や窒化タンタル膜が好適である。
【０１２１】
図２５の第１検討例の場合は、配線Ｍ１０１のバリア導体膜ＢＲ１０１は、窒化タンタル（ＴａＮ）膜１０１と、窒化タンタル膜１０１上のタンタル（Ｔａ）膜１０２との積層膜からなり、配線Ｍ１０２のバリア導体膜ＢＲ１０２は、窒化タンタル（ＴａＮ）膜１０３と、窒化タンタル膜１０３上のタンタル（Ｔａ）膜１０４との積層膜からなる。
【０１２２】
窒化タンタル膜とタンタル膜とは、いずれも銅（Ｃｕ）に対するバリア性に優れており、また、窒化タンタル膜は、層間絶縁膜との密着性に優れ、タンタル膜は、銅の主導体膜との密着性に優れている。このため、バリア導体膜として、窒化タンタル膜と該窒化タンタル膜上のタンタル膜との積層膜を用いることにより、埋込銅配線中の銅（Ｃｕ）が層間絶縁膜中に拡散するのを抑制または防止できるとともに、埋込銅配線と層間絶縁膜との密着性を向上させることができる。
【０１２３】
ここで、図２５の第１検討例で用いている窒化タンタル膜１０１，１０３は、高密度な窒化タンタル膜、従って緻密な窒化タンタル膜からなる。なぜなら、窒化タンタル膜１０１，１０３の銅（Ｃｕ）のバリア性を高めるためには、窒化タンタル膜１０１，１０３を、高密度な窒化タンタル膜、従って緻密な窒化タンタル膜とした方が有利だからである。
【０１２４】
しかしながら、図２５の第１検討例の場合は、次のような課題が発生することが、本発明者の検討により分かった。
【０１２５】
すなわち、窒化タンタル膜１０１，１０３が、高密度な窒化タンタル膜、従って緻密な窒化タンタル膜である場合は、窒化タンタル膜１０１，１０３を形成する際に、層間絶縁膜ＩＬ１，ＩＬ２にダメージが生じやすい。特に、窒化タンタル膜１０１，１０３をスパッタリング法により成膜する場合、成膜する窒化タンタル膜１０１，１０３の密度を高くしようとすると、成膜時にターゲットから飛来したスパッタ粒子が層間絶縁膜に衝突して与える衝撃も大きくなり、層間絶縁膜にダメージが生じやすくなる。
【０１２６】
この窒化タンタル膜１０１，１０３を形成する際の層間絶縁膜のダメージは、その層間絶縁膜がポーラスＬｏｗ−ｋ膜を含んでいる場合に問題になる。なぜなら、ポーラスＬｏｗ−ｋ膜は、ポーラスであるがゆえに、誘電率を低くすることはできるが、機械的強度が弱く、窒化タンタル膜１０１，１０３を形成する際のダメージに対する耐性が低いからである。すなわち、ポーラスＬｏｗ−ｋ膜は、スパッタリング法によって窒化タンタル膜１０１，１０３を成膜する際に、ターゲットから飛来するスパッタ粒子による物理的な衝撃によってダメージを受けやすく、そのダメージによる影響が大きい。層間絶縁膜ＩＬ１，ＩＬ２に含まれるポーラスＬｏｗ−ｋ膜がダメージを受けてしまうと、半導体装置の信頼性が低下する虞がある。例えば、層間絶縁膜ＩＬ１，ＩＬ２に含まれるポーラスＬｏｗ−ｋ膜がダメージを受けてしまうと、そのポーラスＬｏｗ−ｋ膜が吸湿しやすくなる。ポーラスＬｏｗ−ｋ膜が吸湿してしまうと、バリア導体膜ＢＲ１０１，ＢＲ１０２の酸化が引き起こされ、配線Ｍ１０１，Ｍ１０２と層間絶縁膜ＩＬ１，ＩＬ２との間の密着性の低下や、配線Ｍ１０１，Ｍ１０２の信頼性（ＥＭ寿命、ＳＭ寿命あるいはＴＤＤＢ寿命などの信頼性）の低下を招いてしまう。なお、配線の信頼性の評価として、ＥＭ（Electromigration：エレクトロマイグレーション）寿命、ＳＭ（Stressmigration：ストレスマイグレーション）、およびＴＤＤＢ（Time Dependent Dielectric Breakdown）寿命などがある。また、ポーラスＬｏｗ−ｋ膜が吸湿してしまうと、層間絶縁膜ＩＬ１，ＩＬ２の誘電率が上昇してしまう懸念もある。これらは、半導体装置の信頼性が低下につながる。
【０１２７】
それに対して、層間絶縁膜ＩＬ１，ＩＬ２にポーラスＬｏｗ−ｋ膜を使用しないことも考えられるが、ポーラスＬｏｗ−ｋ膜は、ポーラスではないＬｏｗ−ｋ膜に比べて誘電率を低下させやすいため、低誘電率絶縁膜として優れている。このため、層間絶縁膜ＩＬ１，ＩＬ２がポーラスＬｏｗ−ｋ膜を含むことで、配線間の寄生容量の低減効果を高めることができる。このため、本発明者は、層間絶縁膜がポーラスＬｏｗ−ｋ膜を含んでいても、埋込銅配線のバリア導体膜の成膜時にポーラスＬｏｗ−ｋ膜がダメージを受けないような構造について、検討した。
【０１２８】
図２６は、本発明者が検討した第２検討例の半導体装置の要部断面図であり、上記図１や図２５に相当するものである。
【０１２９】
図２６の第２検討例の半導体装置が、図２５の第１検討例の半導体装置と相違しているのは、高密度な窒化タンタル膜１０１の代わりに、低密度な窒化タンタル膜１０１ａを用い、高密度な窒化タンタル膜１０３の代わりに、低密度な窒化タンタル膜１０３ａを用いていることである。このため、図２６の第２検討例の場合は、配線Ｍ１０１のバリア導体膜ＢＲ１０１は、低密度の窒化タンタル膜１０１ａと、窒化タンタル膜１０１ａ上のタンタル膜１０２との積層膜からなり、配線Ｍ１０２のバリア導体膜ＢＲ１０２は、低密度の窒化タンタル膜１０３ａと、窒化タンタル膜１０３ａ上のタンタル膜１０４との積層膜からなる。第２検討例の窒化タンタル膜１０１ａ，１０３ａの密度は、第１検討例の窒化タンタル膜１０１，１０３の密度よりも低い。
【０１３０】
図２６の第２検討例の場合、窒化タンタル膜１０１ａ，１０３ａが、低密度な窒化タンタル膜であるため、窒化タンタル膜１０１ａ，１０３ａを形成する際に、層間絶縁膜ＩＬ１，ＩＬ２にダメージが生じにくい。すなわち、窒化タンタル膜１０１ａ，１０３ａをスパッタリング法により成膜する際に、密度が低い窒化タンタル膜１０１ａ，１０３ａを成膜するのであれば、成膜時にターゲットから飛来したスパッタ粒子が層間絶縁膜に衝突して与える衝撃を小さくできるため、層間絶縁膜にダメージが生じにくくなる。つまり、第１検討例のように高密度の窒化タンタル膜１０１，１０３をスパッタリング法で形成しようとすると、層間絶縁膜ＩＬ１，ＩＬ２に含まれるポーラスＬｏｗ−ｋ膜がダメージを受けてしまうが、第２検討例のように低密度の窒化タンタル膜１０１ａ，１０３ａをスパッタリング法で形成するのであれば、層間絶縁膜ＩＬ１，ＩＬ２に含まれるポーラスＬｏｗ−ｋ膜がダメージを受けにくくなる。このため、図２５の第１検討例の場合に比べて、図２６の第２検討例の場合は、埋込銅配線のバリア導体膜の成膜時に層間絶縁膜ＩＬ１，ＩＬ２に含まれるポーラスＬｏｗ−ｋ膜がダメージを受けることに起因した信頼性の低下を抑制できる。
【０１３１】
しかしながら、図２６の第２検討例の場合、次のような課題が発生してしまう。
【０１３２】
すなわち、窒化タンタル膜１０１ａの密度が低いと、窒化タンタル膜１０１ａとその上に形成したタンタル膜１０２との間の密着性（接着強度）が低くなってしまい、窒化タンタル膜１０１ａとタンタル膜１０２との間が剥離しやすくなる。なぜなら、低密度の窒化タンタル膜１０１ａの表面は、平坦性が低いために、窒化タンタル膜１０１ａとその上に形成したタンタル膜１０２との間の密着性を確保しにくいからである。
【０１３３】
つまり、図２５の第１検討例の場合は、窒化タンタル膜１０１は、密度が高いため、表面の平坦性が高く、窒化タンタル膜１０１とその上に形成したタンタル膜１０２との間の密着性を確保しやすい。それに比べると、図２６の第２検討例の場合は、窒化タンタル膜１０１ａは、密度が低いため、表面の平坦性が低く、窒化タンタル膜１０１ａとその上に形成したタンタル膜１０２との間の密着性が低くなってしまう。同様に、図２６の第２検討例の場合は、窒化タンタル膜１０３ａは、密度が低いため、表面の平坦性が低く、窒化タンタル膜１０３ａとその上に形成したタンタル膜１０４との間の密着性が低くなってしまう。
【０１３４】
窒化タンタル膜１０１ａとタンタル膜１０２との間の密着性や、窒化タンタル膜１０３ａとタンタル膜１０４との間の密着性が低くなることは、配線Ｍ１０１，Ｍ１０２の信頼性の低下につながり、ひいては、半導体装置の信頼性の低下につながってしまう。
【０１３５】
このため、図２５の第１検討例の場合と図２６の第２検討例の場合のいずれの場合も、埋込銅配線のバリア導体膜が原因で半導体装置の信頼性が低下してしまう。
【０１３６】
＜主要な特徴と効果について＞
本実施の形態の主要な特徴のうちの一つは、埋込銅配線（Ｍ１，Ｍ２）のバリア導体膜（ＢＲ１，ＢＲ２）が、第１バリア導体膜（１１，２１）と、第１バリア導体膜（１１，２１）上に形成された第２バリア導体膜（１２，２２）と、第２バリア導体膜（１２，２２）に形成された第３バリア導体膜（１３，２３）とを有していることである。第１バリア導体膜（１１，２１）は、層間絶縁膜（ＩＬ１，ＩＬ２）の配線溝（ＴＲ１，ＴＲ２）の底面および側壁上に形成されている。銅を主成分とする主導体膜（ＭＣ１，ＭＣ２）は、第３バリア導体膜（１３，２３）上に形成されている。そして、第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とは、同じ導体材料からなり、第３バリア導体膜（１３，２３）は、第１バリア導体膜（１１，２１）および第２バリア導体膜（１２，２２）とは異なる導体材料からなり、第１バリア導体膜（１１，２１）の密度は、第２バリア導体膜（１２，２２）の密度よりも低い。
【０１３７】
なお、配線Ｍ１については、バリア導体膜１１とバリア導体膜１２とバリア導体膜１３とが、それぞれ第１バリア導体膜と第２バリア導体膜と第３バリア導体膜とに対応している。また、配線Ｍ２については、バリア導体膜２１とバリア導体膜２２とバリア導体膜２３とが、それぞれ第１バリア導体膜と第２バリア導体膜と第３バリア導体膜とに対応している。
【０１３８】
本実施の形態では、層間絶縁膜（ＩＬ１，ＩＬ２）の配線溝（ＴＲ１，ＴＲ２）の底面および側壁上に形成される第１バリア導体膜（１１，２１）の密度を低くしている。もしも、第１バリア導体膜（１１，２１）の密度を高くしようとすると、すなわち、第１バリア導体膜（１１，２１）を緻密な膜にしようとすると、上記図２５の第１検討例を参照して説明したように、第１バリア導体膜（１１，２１）を形成する際に、層間絶縁膜（ＩＬ１，ＩＬ２）に含まれているポーラスＬｏｗ−ｋ膜（１，４）が、ダメージを受けてしまう。しかしながら、本実施の形態では、第１バリア導体膜（１１，２１）の密度を低くしているため、第１バリア導体膜（１１，２１）を形成する際に、層間絶縁膜（ＩＬ１，ＩＬ２）に含まれているポーラスＬｏｗ−ｋ膜（１，４）がダメージを受けてしまうのを、抑制または防止することができる。すなわち、本実施の形態では、第１バリア導体膜（１１，２１）の密度を低くすることにより、配線溝（ＴＲ１，ＴＲ２）から露出するポーラスＬｏｗ−ｋ膜（１，４）のダメージを抑制または防止しながら、第１バリア導体膜（１１，２１）を形成することができるようになる。これにより、半導体装置の信頼性を向上させることができる。
【０１３９】
例えば、ポーラスＬｏｗ−ｋ膜（１，４）がダメージを受けた場合には、そのポーラスＬｏｗ−ｋ膜が吸湿しやすくなり、ポーラスＬｏｗ−ｋ膜が吸湿してしまうと、バリア導体膜の酸化が引き起こされ、配線（Ｍ１，Ｍ２）と層間絶縁膜（ＩＬ１，ＩＬ２）との間の密着性の低下や、配線（Ｍ１，Ｍ２）の信頼性（ＥＭ寿命、ＳＭ寿命あるいはＴＤＤＢ寿命などの信頼性）の低下を招いてしまう。それに対して、本実施の形態では、層間絶縁膜（ＩＬ１，ＩＬ２）に含まれているポーラスＬｏｗ−ｋ膜（１，４）がダメージを受けてしまうのを、抑制または防止することができるため、ポーラスＬｏｗ−ｋ膜（１，４）がダメージを受けた場合の不具合を改善または解消することができ、半導体装置の信頼性を向上させることができる。
【０１４０】
更に、本実施の形態では、第１バリア導体膜（１１，２１）上に、第１バリア導体膜（１１，２１）と同じ導体材料からなる第２バリア導体膜（１２，２２）を形成し、この第２バリア導体膜（１２，２２）の密度を第１バリア導体膜（１１，２１）の密度よりも高くしている。
【０１４１】
上記図２６の第２検討例のように、低密度のバリア導体膜（窒化タンタル膜１０１ａ，１０３ａに対応）上に、その低密度のバリア導体膜（１０１ａ，１０３ａ）とは異なる材料からなるバリア導体膜（タンタル膜１０２，１０４）を形成する場合には、それらのバリア導体膜の間の密着性（接着強度）が低くなり、剥離しやすくなってしまう。
【０１４２】
このため、本実施の形態とは異なり、低密度の第１バリア導体膜（１１，２１）上に第１バリア導体膜（１１，２１）とは異なる材料からなる導体膜を形成した場合には、その導体膜と低密度の第１バリア導体膜（１１，２１）との間の密着性（接着強度）が低くなり、剥離しやすくなってしまう。
【０１４３】
しかしながら、本実施の形態では、低密度の第１バリア導体膜（１１，２１）上には、第１バリア導体膜（１１，２１）と同じ材料からなる第２バリア導体膜（１２，２２）を形成しているため、第１バリア導体膜（１１，２１）の密度が小さくとも、第２バリア導体膜（１２，２２）と第１バリア導体膜（１１，２１）との間の密着性（接着強度）を確保することができる。これは、２層の膜を積層する場合は、２層の膜の材料が異なる場合よりも、２層の膜の材料が同じ場合の方が、その２層の膜の密着性（接着強度）を確保しやすく、剥離が発生しにくくなるからである。２層の膜の材料が異なる場合は、その２層の膜の間で、結晶構造や格子定数の違いなどに起因して、歪による剥離が発生しやすくなるが、２層の膜の材料が同じ場合は、その２層の膜の間で、歪による剥離が発生しにくくなる。
【０１４４】
本実施の形態では、第１バリア導体膜（１１，２１）上には、第１バリア導体膜（１１，２１）と同じ材料からなる第２バリア導体膜（１２，２２）を形成しているため、第１バリア導体膜（１１，２１）が、密度が低いことで表面の平坦性が低くなっていても、第２バリア導体膜（１２，２２）と第１バリア導体膜（１１，２１）との間の密着性を確保することができる。従って、第２バリア導体膜（１２，２２）と第１バリア導体膜（１１，２１）との間の密着性（接着強度）を高めて、第２バリア導体膜（１２，２２）と第１バリア導体膜（１１，２１）との間の剥離を抑制または防止することができる。これにより、半導体装置の信頼性を向上させることができる。
【０１４５】
更に、本実施の形態では、第２バリア導体膜（１２，２２）上に、第２バリア導体膜（１２，２２）とは異なる導体材料からなる第３バリア導体膜（１３，２３）を形成している。
【０１４６】
第２バリア導体膜（１２，２２）と第３バリア導体膜（１３，２３）とは異なる導体材料からなるため、もしも第２バリア導体膜（１２，２２）の密度が低ければ、第２バリア導体膜（１２，２２）と第３バリア導体膜（１３，２３）との間の密着性が低くなり、第２バリア導体膜（１２，２２）と第３バリア導体膜（１３，２３）との間が剥離しやすくなる。
【０１４７】
しかしながら、本実施の形態では、第２バリア導体膜（１２，２２）の密度を高くし、高密度の第２バリア導体膜（１２，２２）上に、第２バリア導体膜（１２，２２）とは異なる導体材料からなる第３バリア導体膜（１３，２３）を形成している。このため、第２バリア導体膜（１２，２２）と第３バリア導体膜（１３，２３）とが異なる導体材料から構成されていても、第２バリア導体膜（１２，２２）の密度を高くしていることで、第２バリア導体膜（１２，２２）の表面の平坦性が高くなっているため、第２バリア導体膜（１２，２２）と第３バリア導体膜（１３，２３）との間の密着性（接着強度）を確保することができる。すなわち、第２バリア導体膜（１２，２２）の密度が、第１バリア導体膜（１１，２１）の密度よりも高いことを反映して、第２バリア導体膜（１２，２２）の表面（第３バリア導体膜が形成される側の面）の平坦性は、第１バリア導体膜（１１，２１）の表面（第２バリア導体膜が形成される側の面）の平坦性よりも高くなり、第３バリア導体膜（１３，２３）の密着性を確保することができる。従って、第２バリア導体膜（１２，２２）と第３バリア導体膜（１３，２３）との間の密着性を高めて、第２バリア導体膜（１２，２２）と第３バリア導体膜（１３，２３）との間の剥離を抑制または防止することができる。これにより、半導体装置の信頼性を向上させることができる。
【０１４８】
このように、本実施の形態では、層間絶縁膜（ＩＬ１，ＩＬ２）がポーラスＬｏｗ−ｋ膜（１，４）を含んでいるため、ポーラスＬｏｗ−ｋ膜（１，４）が露出した状態で形成する第１バリア導体膜（１１，２１）の密度を低くして、第１バリア導体膜（１１，２１）を形成する際のポーラスＬｏｗ−ｋ膜（１，４）のダメージを抑制または防止する。そして、低密度の第１バリア導体膜（１１，２１）上に、異種材料からなる導体膜を形成すると、その導体膜の密着性が低下してしまうことを考慮して、低密度の第１バリア導体膜（１１，２１）上には、第１バリア導体膜（１１，２１）と同じ材料からなる高密度の第２バリア導体膜（１２，２２）を形成する。そして、この高密度の第２バリア導体膜（１２，２２）上に、第２バリア導体膜（１２，２２）と異なる材料からなる第３バリア導体膜（１３，２３）を形成することにより、第２バリア導体膜（１２，２２）の密着性と、第３バリア導体膜（１３，２３）の密着性とを確保することができる。これにより、埋込銅配線（Ｍ１，Ｍ２）において、膜間の密着性が低くなる領域が生じるのを抑制または防止することができるようになるため、埋込銅配線（Ｍ１，Ｍ２）の信頼性を向上させることができる。従って、半導体装置の総合的な信頼性を向上させることができる。
【０１４９】
このため、本実施の形態では、第１バリア導体膜（１１，２１）と第１バリア導体膜（１１，２１）上に形成する第２バリア導体膜（１２，２２）とを、同じ導体材料により形成するとともに、第１バリア導体膜（１１，２１）の密度を第２バリア導体膜（１２，２２）の密度よりも低くしている。これにより、第１バリア導体膜（１１，２１）の密度を低くし、第２バリア導体膜（１２，２２）の密度を高くすることができる。第１バリア導体膜（１１，２１）の密度を低くすることができるため、第１バリア導体膜（１１，２１）を形成する際に層間絶縁膜（ＩＬ１，ＩＬ２）に含まれるポーラスＬｏｗ−ｋ膜（１，４）がダメージを受けるのを抑制または防止することができる。そして、第２バリア導体膜（１２，２２）の密度を高くすることができるため、第２バリア導体膜（１２，２２）上に、第２バリア導体膜（１２，２２）とは異なる導体材料からなる第３バリア導体膜（１３，２３）を形成しても、第２バリア導体膜（１２，２２）の密着性と、第３バリア導体膜（１３，２３）の密着性とを確保することができる。これにより、層間絶縁膜（ＩＬ１，ＩＬ２）に含まれるポーラスＬｏｗ−ｋ膜（１，４）のダメージを抑制または防止することができるとともに、埋込銅配線（Ｍ１，Ｍ２）において、膜間の密着性が低くなる領域が生じるのを抑制または防止することができる。従って、半導体装置の総合的な信頼性を向上させることができる。
【０１５０】
また、第２バリア導体膜（１２，２２）の膜厚は、第１バリア導体膜（１１，２１）の膜厚よりも大きいことが好ましい。言い換えると、第１バリア導体膜（１１，２１）の膜厚は、第２バリア導体膜（１２，２２）の膜厚よりも小さいことが好ましい。すなわち、配線Ｍ１において、バリア導体膜１２の膜厚は、バリア導体膜１１の膜厚よりも大きいことが好ましい。また、配線Ｍ２において、バリア導体膜２２の膜厚は、バリア導体膜２１の膜厚よりも大きいことが好ましい。その理由は、次のようなものである。
【０１５１】
すなわち、第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）と第３バリア導体膜（１３，２３）とは、銅（Ｃｕ）に対するバリア性（バリア効果）を有しており、主導体膜（ＭＣ１，ＭＣ２）中の銅（Ｃｕ）が層間絶縁膜（ＩＬ１，ＩＬ２）中に拡散するのを抑制または防止するように機能することができる。第１バリア導体膜（１１，２１）の膜厚と第２バリア導体膜（１２，２２）の膜厚とが同じ場合は、低密度の第１バリア導体膜（１１，２１）よりも、高密度の第２バリア導体膜（１２，２２）の方が、銅（Ｃｕ）に対するバリア性は、高くなる。このため、第１バリア導体膜（１１，２１）の膜厚と第２バリア導体膜（１２，２２）の膜厚との合計を一定にした場合、第１バリア導体膜（１１，２１）の膜厚を増やすよりも、第２バリア導体膜（１２，２２）の膜厚を増やした方が、主導体膜（ＭＣ１，ＭＣ２）中の銅（Ｃｕ）が層間絶縁膜（ＩＬ１，ＩＬ２）中に拡散するのを抑制または防止する効果が大きくなる。また、第１バリア導体膜（１１，２１）の膜厚と第２バリア導体膜（１２，２２）の膜厚との合計を大きくすることは、配線（Ｍ１，Ｍ２）に占める主導体膜（ＭＣ１，ＭＣ２）の割合の低下につながり、配線（Ｍ１，Ｍ２）の抵抗の増加につながってしまう。
【０１５２】
このため、第１バリア導体膜（１１，２１）の膜厚を、第２バリア導体膜（１２，２２）の膜厚よりも小さくすることが好ましい。これにより、第１バリア導体膜（１１，２１）の膜厚と第２バリア導体膜（１２，２２）の膜厚との合計を増加させずに、バリア導体膜全体の銅（Ｃｕ）に対するバリア性を高めることができる。このため、主導体膜（ＭＣ１，ＭＣ２）中の銅（Ｃｕ）が層間絶縁膜（ＩＬ１，ＩＬ２）中に拡散するのを抑制または防止する効果を高めることができる。また、銅（Ｃｕ）に対するバリア性を確保しながら、第１バリア導体膜（１１，２１）の膜厚と第２バリア導体膜（１２，２２）の膜厚との合計を抑制することができるため、配線（Ｍ１，Ｍ２）の抵抗を低減することができる。
【０１５３】
また、第１バリア導体膜（１１，２１）の膜厚が小さすぎると、高密度の第２バリア導体膜（１２，２２）を成膜する際に、層間絶縁膜（ＩＬ１，ＩＬ２）に含まれるポーラスＬｏｗ−ｋ膜（１，４）にダメージが生じることが懸念される。このため、第１バリア導体膜（１１，２１）の膜厚は、１ｎｍ以上であることが好ましい。特に、配線溝（ＴＲ１，ＴＲ２）から露出するポーラスＬｏｗ−ｋ膜（１，４）上における第１バリア導体膜（１１，２１）の膜厚が、１ｎｍ以上であることが、好ましい。これにより、第１バリア導体膜（１１，２１）上に高密度の第２バリア導体膜（１２，２２）を成膜する際に、層間絶縁膜（ＩＬ１，ＩＬ２）に含まれるポーラスＬｏｗ−ｋ膜（１，４）にダメージが生じるのを、的確に抑制または防止することができる。
【０１５４】
また、上述したように、バリア導体膜全体の銅（Ｃｕ）のバリア性を高めるためには、第１バリア導体膜（１１，２１）の膜厚を増やすよりも、第２バリア導体膜（１２，２２）の膜厚を増やした方が、有利である。このため、第１バリア導体膜（１１，２１）は、あまり厚くし過ぎないことが望ましい。従って、第１バリア導体膜（１１，２１）の膜厚は、１ｎｍ以上で２ｎｍ以下の範囲が、特に好適である。
【０１５５】
また、第１バリア導体膜（１１，２１）の膜厚と第２バリア導体膜（１２，２２）の膜厚との合計は、５ｎｍ以上が好ましい。これにより、バリア導体膜の銅（Ｃｕ）に対するバリア性を十分に確保することができる。また、層間絶縁膜（ＩＬ１，ＩＬ２）と配線（Ｍ１，Ｍ２）との間の密着性（接着強度）を向上させることができる。
【０１５６】
また、第１バリア導体膜（１１，２１）の膜厚と第２バリア導体膜（１２，２２）の膜厚との合計を大きくしすぎると、その分、配線（Ｍ１，Ｍ２）に占める主導体膜（ＭＣ１，ＭＣ２）の割合が小さくなり、配線抵抗の増加を招いてしまう。このため、第１バリア導体膜（１１，２１）の膜厚と第２バリア導体膜（１２，２２）の膜厚との合計は、５〜１５ｎｍの範囲内に設定すれば、より好ましい。
【０１５７】
また、第３バリア導体膜（１３，２３）の膜厚は、３〜１０ｎｍの範囲内に設定すれば、より好ましい。これにより、バリア導体膜の銅（Ｃｕ）に対するバリア性を確保するとともに、層間絶縁膜（ＩＬ１，ＩＬ２）と配線（Ｍ１，Ｍ２）との間の密着性を向上させることができる。また、配線抵抗の増加も抑制できる。
【０１５８】
また、第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とは、同じ材料からなるが、結晶構造も同じであることが好ましい。すなわち、バリア導体膜１１とバリア導体膜１２とは、同じ材料からなるとともに、バリア導体膜１１の結晶構造とバリア導体膜１２の結晶構造とが同じであることが好ましい。また、バリア導体膜２１とバリア導体膜２２とは、同じ材料からなるとともに、バリア導体膜２１の結晶構造とバリア導体膜２２の結晶構造とが同じであることが好ましい。これは、２層の膜を積層する場合は、２層の膜の材料が異なる場合よりも、２層の膜の材料が同じ場合の方が、その２層の膜の密着性（接着強度）を確保しやすく、更に２層の膜の結晶構造も同じであれば、その２層の膜の密着性（接着強度）を更に確保しやすいからである。すなわち、２層の膜において、材料だけでなく結晶構造も同じ場合は、その２層の膜の間で、歪による剥離が更に発生しにくくなる。
【０１５９】
すなわち、第１バリア導体膜（１１，２１）は、低密度であるため、表面の平坦性が低く、その上の形成する膜の密着性が低くなりやすい。しかしながら、第１バリア導体膜（１１，２１）上に形成する第２バリア導体膜（１２，２２）が、第１バリア導体膜（１１，２１）と材料が同じで結晶構造も同じであれば、第１バリア導体膜（１１，２１）が、低密度で表面の平坦性が低くとも、第２バリア導体膜（１２，２２）の密着性を高めることができる。これにより、第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）との間で剥離が生じるのを、より的確に抑制または防止することができる。
【０１６０】
また、本実施の形態では、第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とは、いずれも窒化タンタル膜からなることが好ましい。なぜなら、窒化タンタル膜は、銅（Ｃｕ）に対するバリア性に優れているとともに、層間絶縁膜（ＩＬ１，ＩＬ２）に対する密着性にも優れているからである。すなわち、窒化タンタル膜とタンタル膜とを比べると、窒化タンタル膜の方が、層間絶縁膜（ＩＬ１，ＩＬ２）に対する密着性に、より優れている。このため、層間絶縁膜（ＩＬ１，ＩＬ２）に接する第１バリア導体膜（１１，２１）として、窒化タンタル膜を用いることにより、銅（Ｃｕ）に対するバリア性を確保するとともに、層間絶縁膜（ＩＬ１，ＩＬ２）に対する第１バリア導体膜（１１，２１）の密着性を高めることができる。これにより、第１バリア導体膜（１１，２１）と層間絶縁膜（ＩＬ１，ＩＬ２）との間で剥離が生じるのを、より的確に抑制または防止することができる。また、第２バリア導体膜（１２，２２）は、第１バリア導体膜（１１，２１）と同じ材料からなるため、第１バリア導体膜（１１，２１）が窒化タンタル膜であれば、第２バリア導体膜（１２，２２）も必然的に窒化タンタル膜となる。
【０１６１】
また、本実施の形態では、第３バリア導体膜（１３，２３）は、タンタル膜からなることが好ましい。なぜなら、タンタル膜は、銅（Ｃｕ）に対するバリア性に優れているとともに、銅を主成分とする主導体膜（ＭＣ１，ＭＣ２）に対する密着性にも優れているからである。すなわち、窒化タンタル膜とタンタル膜とを比べると、タンタル膜の方が、銅を主成分とする主導体膜（ＭＣ１，ＭＣ２）に対する密着性に、より優れている。このため、銅を主成分とする主導体膜（ＭＣ１，ＭＣ２）に接する第３バリア導体膜（１３，２３）として、タンタル膜を用いることにより、銅（Ｃｕ）に対するバリア性を確保するとともに、第３バリア導体膜（１３，２３）に対する主導体膜（ＭＣ１，ＭＣ２）の密着性を高めることができる。これにより、第３バリア導体膜（１３，２３）と主導体膜（ＭＣ１，ＭＣ２）との間で剥離が生じるのを、より的確に抑制または防止することができる。
【０１６２】
従って、層間絶縁膜（ＩＬ１，ＩＬ２）に対する密着性がタンタル膜よりも優れている窒化タンタル膜を、第１バリア導体膜（１１，２１）および第２バリア導体膜（１２，２２）として用いることにより、層間絶縁膜（ＩＬ１，ＩＬ２）とバリア導体膜（ＢＲ１，ＢＲ２）との間の密着性を、より向上させることができる。そして、主導体膜（ＭＣ１，ＭＣ２）に対する密着性が窒化タンタル膜よりも優れているタンタル膜を、第３バリア導体膜（１３，２３）として用いることにより、主導体膜（ＭＣ１，ＭＣ２）とバリア導体膜（ＢＲ１，ＢＲ２）との間の密着性を、より向上させることができる。これにより、層間絶縁膜（ＩＬ１，ＩＬ２）とバリア導体膜（ＢＲ１，ＢＲ２）との間の密着性と、主導体膜（ＭＣ１，ＭＣ２）とバリア導体膜（ＢＲ１，ＢＲ２）との間の密着性との両方を、的確に向上させることができる。
【０１６３】
このように、第１バリア導体膜（１１，２１）および第２バリア導体膜（１２，２２）としては、窒化タンタル膜が最も好ましく、第３バリア導体膜（１３，２３）としては、タンタル膜が最も好ましい。それ以外には、第１バリア導体膜（１１，２１）および第２バリア導体膜（１２，２２）としては、窒化チタン（ＴｉＮ）膜または窒化ルテニウム（ＲｕＮ）膜を用いることもできる。また、第３バリア導体膜（１３，２３）としては、チタン（Ｔｉ）膜、タングステン(Ｗ)膜、コバルト（Ｃｏ）膜、マンガン（Ｍｎ）膜またはルテニウム（Ｒｕ）膜、あるいは、これらの元素（Ｔｉ，Ｗ，Ｃｏ，Ｍｎ，Ｒｕ）を２種類以上含む合金膜を用いることもできる。
【０１６４】
また、本実施の形態では、第１バリア導体膜（１１，２１）の密度を、第２バリア導体膜（１２，２２）の密度よりも低くしているが、第１バリア導体膜（１１，２１）の密度は、完全結晶の密度の５０〜９０％であることが好ましい。すなわち、第１バリア導体膜（１１，２１）の密度は、第１バリア導体膜（１１，２１）を構成する材料の完全結晶の密度の５０〜９０％であることが好ましい。つまり、第１バリア導体膜（１１，２１）の密度をＤ１とし、第１バリア導体膜（１１，２１）を構成する材料の完全結晶の密度をＤ２としたときに、次の（式１）、
０．５≦Ｄ１／Ｄ２≦０．９      ・・・（式１）
が成り立つことが好ましい。なお、完全結晶とは、結晶欠陥や不純物が存在しない完全な結晶のことである。
【０１６５】
また、第２バリア導体膜（１２，２２）の密度は、完全結晶の密度の９０％よりも大きいことが好ましい。すなわち、第２バリア導体膜（１２，２２）の密度は、第２バリア導体膜（１２，２２）を構成する材料の完全結晶の密度の９０％よりも大きいことが好ましい。つまり、第２バリア導体膜（１２，２２）の密度をＤ３とし、第２バリア導体膜（１２，２２）を構成する材料の完全結晶の密度をＤ４としたときに、次の（式２）、
０．９＜Ｄ３／Ｄ４≦１      ・・・（式２）
が成り立つことが好ましい。
【０１６６】
なお、第１バリア導体膜（１１，２１）を構成する材料と、第２バリア導体膜（１２，２２）を構成する材料とは、同じであるため、第１バリア導体膜（１１，２１）を構成する材料の完全結晶の密度（Ｄ２）と、第２バリア導体膜（１２，２２）を構成する材料の完全結晶の密度（Ｄ４）とは、同じであり、Ｄ２＝Ｄ４が成り立つ。
【０１６７】
密度Ｄ２は、第１バリア導体膜（１１，２１）が完全結晶で構成されていると仮定したときの、その第１バリア導体膜（１１，２１）の仮想的な密度とみなすこともできる。また、密度Ｄ４は、第２バリア導体膜（１２，２２）が完全結晶で構成されていると仮定したときの、その第２バリア導体膜（１２，２２）の仮想的な密度とみなすこともできる。
【０１６８】
また、第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とは、同じ材料からなるため、第１バリア導体膜（１１，２１）の密度が第２バリア導体膜（１２，２２）の密度よりも小さいことは、第１バリア導体膜（１１，２１）の原子空孔の濃度（空孔濃度）が第２バリア導体膜（１２，２２）の原子空孔の濃度（空孔濃度）よりも大きいことに対応している。従って、バリア導体膜１１の原子空孔の濃度は、バリア導体膜１２の原子空孔の濃度よりも大きく、また、バリア導体膜２１の原子空孔の濃度は、バリア導体膜２２の原子空孔の濃度よりも大きい。
【０１６９】
ここで、原子空孔の濃度とは、原子の占め得る全格子点に対する原子空孔の割合に対応している。また、原子空孔とは、原子が存在すべき結晶の格子点なのに、原子が存在していない箇所（格子点）に対応している。例えば、ある膜において、平均して１０個の格子点毎に１つの原子空孔が存在している場合は、その膜の原子空孔の濃度は１０％となり、その膜の密度は完全結晶の密度の９０％となる。完全結晶は、原子空孔が存在しないため、完全結晶の原子空孔の濃度はゼロ％である。
【０１７０】
従って、第１バリア導体膜（１１，２１）の原子空孔の濃度をＤ５とすると、次の（式３）、
Ｄ５＝１−Ｄ１／Ｄ２      ・・・（式３）
が成り立つ。また、第２バリア導体膜（１２，２２）の原子空孔の濃度をＤ６とすると、次の（式４）、
Ｄ６＝１−Ｄ３／Ｄ４      ・・・（式４）
が成り立つ。
【０１７１】
このため、上述のように第１バリア導体膜（１１，２１）の密度（Ｄ１）は、完全結晶の密度（Ｄ２）の５０〜９０％であることが好ましいが、これは、第１バリア導体膜（１１，２１）の原子空孔の濃度（Ｄ５）は１０〜５０％であることが好ましいことに対応している。また、上述のように第２バリア導体膜（１２，２２）の密度（Ｄ３）は、完全結晶の密度（Ｄ４）の９０％よりも大きいことが好ましいが、これは、第２バリア導体膜（１２，２２）の原子空孔の濃度（Ｄ６）は１０％未満であることが好ましいことに対応している。
【０１７２】
ここで、窒化タンタルの結晶構造は、六方晶であり、その格子定数は、３．３６３オングストロームである。本実施の形態では、第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とは、いずれも窒化タンタル膜であることが好ましい。その場合、第１バリア導体膜を構成する窒化タンタル膜と、第２バリア導体膜を構成する窒化タンタル膜とは、いずれも六方晶の結晶構造を有しているが、密度は、第２バリア導体膜よりも第１バリア導体膜の方が小さく、従って、原子空孔の濃度は、第２バリア導体膜よりも第１バリア導体膜の方が大きくなっている。なお、完全結晶の窒化タンタル（ＴａＮ）の密度（Ｄ２）は、１４．３ｇ／ｃｍ３である。なお、窒化タンタル膜がＴａ２Ｎの場合には、結晶構造が六方晶で格子定数が３．３６３オングストロームだと、完全結晶の密度は１２．６ｇ／ｃｍ３程度である。
【０１７３】
なお、第１バリア導体膜（１１，２１）は、２原子層以上の原子層により形成することが好ましく、また、原子空孔の濃度を１０〜５０％とすることが好ましい。これにより、配線溝（ＴＲ１，ＴＲ２）の内面において、層間絶縁膜（ＩＬ１，ＩＬ２）が第１バリア導体膜（１１，２１）で完全に覆われるようになるとともに、第２バリア導体膜（１２，２２）と層間絶縁膜（ＩＬ１，ＩＬ２）との間の第１バリア導体膜（１１，２１）において、いずれの平面位置でも原子空孔がほぼ存在するようになる。これにより、バリア導体膜の形成に伴うポーラスＬｏｗ−ｋ膜（１，４）のダメージを抑制または防止できるという効果を、効果的に得ることができるようになる。この観点でも、上述のように、第１バリア導体膜（１１，２１）の膜厚は、１ｎｍ以上が好ましい。
【０１７４】
また、第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とは、同じ材料からなり、かつ密度が相違している。製造された半導体装置においては、例えば、ＴＥＭ（Transmission Electron Microscope：透過型電子顕微鏡）観察によるコントラストで、第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）との密度の違いを判別することができる。例えば、ＨＡＡＤＦ（High-angle annular dark field：高角度散乱暗視野）−ＳＴＥＭ（scanning transmission electron microscope：走査透過電子顕微鏡）像では、原子量に比例したコントラストを取得できる。このため、ＨＡＡＤＦ−ＳＴＥＭ像などを利用して、第１バリア導体膜（１１，２１）の密度が、第２バリア導体膜（１２，２２）の密度よりも低いことを判別することができる。
【０１７５】
また、第３バリア導体膜（１３，２３）の密度も、高いことが好ましく、これにより、第３バリア導体膜（１３，２３）と主導体膜（ＭＣ１，ＭＣ２）との間の密着性（接着強度）を向上させることができる。第３バリア導体膜（１３，２３）は、第２バリア導体膜（１２，２２）上に形成されるため、第３バリア導体膜（１３，２３）の密度が高くとも、第３バリア導体膜（１３，２３）の成膜時に層間絶縁膜（ＩＬ１，ＩＬ２）に含まれるポーラスＬｏｗ−ｋ膜（１，４）はダメージを受けずに済む。
【０１７６】
このため、第３バリア導体膜（１３，２３）の密度は、完全結晶の密度の９０％よりも大きいことが好ましい。すなわち、第３バリア導体膜（１３，２３）の密度は、第３バリア導体膜（１３，２３）を構成する材料の完全結晶の密度の９０％よりも大きいことが好ましい。つまり、第３バリア導体膜（１３，２３）の密度をＤ７とし、第３バリア導体膜（１３，２３）を構成する材料の完全結晶の密度をＤ８としたときに、次の（式５）、
０．９＜Ｄ７／Ｄ８≦１      ・・・（式５）
が成り立つことが好ましい。
【０１７７】
密度Ｄ８は、第３バリア導体膜（１３，２３）が完全結晶で構成されていると仮定したときの、その第３バリア導体膜（１３，２３）の仮想的な密度とみなすこともできる。
【０１７８】
また、第３バリア導体膜（１３，２３）の原子空孔の濃度をＤ９とすると、次の（式６）、
Ｄ９＝１−Ｄ７／Ｄ８      ・・・（式６）
が成り立つ。
【０１７９】
このため、上述のように第３バリア導体膜（１３，２３）の密度（Ｄ７）は、完全結晶の密度（Ｄ８）の９０％よりも大きいことが好ましいが、これは、第３バリア導体膜（１３，２３）の原子空孔の濃度（Ｄ９）は１０％未満であることが好ましいことに対応している。
【０１８０】
従って、第１バリア導体膜（１１，２１）の密度（Ｄ１）と、第２バリア導体膜（１２，２２）の密度（Ｄ３）と、第３バリア導体膜（１３，２３）の密度（Ｄ７）とで、次の（式７）、
Ｄ１／Ｄ２＜Ｄ３／Ｄ４、かつ、Ｄ１／Ｄ２＜Ｄ７／Ｄ８      ・・・（式７）
が成り立つことが望ましい。
【０１８１】
この（式７）を原子空孔の濃度の観点で置き換えると、第２バリア導体膜（１２，２２）の原子空孔の濃度（Ｄ６）は、第１バリア導体膜（１１，２１）の原子空孔の濃度（Ｄ５）よりも大きく（Ｄ６＞Ｄ５）、かつ、第３バリア導体膜（１３，２３）の原子空孔の濃度（Ｄ９）は、第１バリア導体膜（１１，２１）の原子空孔の濃度（Ｄ５）よりも大きい（Ｄ９＞Ｄ５）ことが望ましい。
【０１８２】
なお、第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とは同じ材料からなるが、第３バリア導体膜（１３，２３）は、第１バリア導体膜（１１，２１）および第２バリア導体膜（１２，２２）とは異なる材料からなる。このため、Ｄ２とＤ４とは同じ値（Ｄ２＝Ｄ４）であるが、Ｄ８は、Ｄ２およびＤ４とは相違した値である。
【０１８３】
ここで、タンタルの結晶構造は、体心立方構造であり、その格子定数は、３．３０５オングストロームである。本実施の形態では、第３バリア導体膜（１３，２３）は、タンタル膜であることが好ましく、その場合、第３バリア導体膜（１３，２３）を構成するタンタル膜は、体心立方構造の結晶構造を有している。なお、完全結晶のタンタルの密度（Ｄ８）は、１６．６５ｇ／ｃｍ３である。
【０１８４】
また、後述の実施の形態２では、第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とは、いずれもタンタル膜であることが好ましい。その場合、第１バリア導体膜を構成するタンタル膜と、第２バリア導体膜を構成するタンタル膜とは、どちらも体心立方構造の結晶構造を有しているが、密度は、第２バリア導体膜よりも第１バリア導体膜の方が小さく、従って、原子空孔の濃度は、第２バリア導体膜よりも第１バリア導体膜の方が大きくなっている。
【０１８５】
次に、各バリア導体膜の好ましい成膜法について説明する。
【０１８６】
第２バリア導体膜（１２，２２）は、スパッタリング法により形成することが好ましい。スパッタリング法は、形成する膜の均一性や膜質が優れており、また、形成すべき膜材料以外の不純物が混入しにくく、また、形成する膜の密度も高くしやすい。このため、第２バリア導体膜（１２，２２）を、スパッタリング法により形成することにより、第２バリア導体膜（１２，２２）の均一性や膜質を向上させることができる。また、第２バリア導体膜（１２，２２）中に不要な不純物などが混入するのを防止しやすくなる。また、高密度の第２バリア導体膜（１２，２２）を容易かつ的確に形成することができる。また、スパッタリング法により高密度の第２バリア導体膜（１２，２２）を形成できたことにより、第２バリア導体膜（１２，２２）上に形成する第３バリア導体膜（１３，２３）の密着性を、より的確に向上させることができる。
【０１８７】
また、スパッタリング法は、ターゲットから飛来したスパッタ粒子を下地上に堆積させることによって成膜する手法であるため、下地に物理的な衝撃が加わってしまう。このため、配線溝（ＴＲ１，ＴＲ２）の内面を構成するポーラスＬｏｗ−ｋ膜（１，４）にダメージが生じることが懸念される。しかしながら、本実施の形態では、配線溝（ＴＲ１，ＴＲ２）の内面上に第１バリア導体膜（１１，２１）を形成した状態で、従って、配線溝（ＴＲ１，ＴＲ２）からポーラスＬｏｗ−ｋ膜（１，４）が露出していない状態で、第２バリア導体膜（１２，２２）を形成している。このため、スパッタリング法で第２バリア導体膜（１２，２２）を形成しても、第２バリア導体膜（１２，２２）を成膜する際に、層間絶縁膜（ＩＬ１，ＩＬ２）に含まれるポーラスＬｏｗ−ｋ膜（１，４）にダメージが生じるのを、抑制または防止することができる。
【０１８８】
また、第１バリア導体膜（１１，２１）は、スパッタリング法またはＡＬＤ法により形成することが好ましい。高密度な膜（従って緻密な膜）を形成するには、ＡＬＤ法よりもスパッタリング法の方が有利であるが、第１バリア導体膜（１１，２１）は、密度を高くする必要が無いため、第１バリア導体膜（１１，２１）の成膜法としては、スパッタリング法またはＡＬＤ法のいずれを用いることもできる。但し、第１バリア導体膜（１１，２１）をスパッタリング法により形成した場合と、第１バリア導体膜（１１，２１）をＡＬＤ法により形成した場合とで、それぞれ以下のような利点がある。
【０１８９】
すなわち、第１バリア導体膜（１１，２１）を、スパッタリング法により形成した場合には、第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とを、同じ材料で、かつ同じ手法（ここではスパッタリング法）で形成することになる。この場合、第１バリア導体膜（１１，２１）の形成工程と、第２バリア導体膜（１２，２２）の形成工程とに要する時間を短縮することができ、半導体装置の製造時間を短縮することができる。また、半導体装置のスループットを向上させることができる。また、同じスパッタリング装置を用いて、第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とを形成することが可能になる。これにより、半導体装置の製造に必要な製造装置の数を抑制することができる。また、第１バリア導体膜（１１，２１）の形成工程と、第２バリア導体膜（１２，２２）の形成工程とを、同じスパッタリング装置で連続的に行うことができ、その場合は、第１バリア導体膜（１１，２１）の形成工程と第２バリア導体膜（１２，２２）の形成工程との間で、スパッタリング装置の処理室（チャンバＣＭ）から半導体ウエハ（半導体基板ＳＢ）を取り出さずに済む。このため、半導体装置の製造工程を行いやすくなるとともに、半導体装置の製造時間を短縮し、スループットを向上させることができる。また、第１バリア導体膜（１１，２１）をスパッタリング法により形成した場合には、第１バリア導体膜（１１，２１）中に不要な不純物などが混入するのを防止しやすくなる。
【０１９０】
なお、スパッタリング法は、ターゲットから飛来したスパッタ粒子を下地上に堆積させることによって成膜する手法であるため、下地に物理的な衝撃が加わり、配線溝（ＴＲ１，ＴＲ２）の内面を構成するポーラスＬｏｗ−ｋ膜（１，４）にダメージが生じることが懸念される。それに対して、本実施の形態では、第１バリア導体膜（１１，２１）の密度を小さくしているため、スパッタリング法により第１バリア導体膜（１１，２１）を形成しても、第１バリア導体膜（１１，２１）の成膜時に、層間絶縁膜（ＩＬ１，ＩＬ２）に含まれているポーラスＬｏｗ−ｋ膜（１，４）がダメージを受けてしまうのを、抑制または防止することができる。
【０１９１】
一方、ＡＬＤ法は、下地に物理的な衝撃を加えずに成膜することができる。このため、スパッタリング法よりも、ＡＬＤ法の方が、形成する膜の下地にダメージが生じにくい。このため、第１バリア導体膜（１１，２１）をＡＬＤ法により形成した場合には、第１バリア導体膜（１１，２１）の成膜時に、層間絶縁膜（ＩＬ１，ＩＬ２）に含まれているポーラスＬｏｗ−ｋ膜（１，４）がダメージを受けてしまうのを、より的確に抑制または防止することができる。
【０１９２】
従って、製造時間の短縮やスループットの向上などの観点では、第１バリア導体膜（１１，２１）をスパッタリング法により形成する手法が優れている。一方、ポーラスＬｏｗ−ｋ膜（１，４）がダメージを受けるのをできるだけ抑制するという観点では、第１バリア導体膜（１１，２１）をＡＬＤ法により形成する手法が優れている。
【０１９３】
また、第３バリア導体膜（１３，２３）は、スパッタリング法により形成することが好ましい。これにより、第３バリア導体膜（１３，２３）の均一性や膜質を向上させることができる。また、第３バリア導体膜（１３，２３）中に不要な不純物などが混入するのを防止しやすくなる。また、高密度の第３バリア導体膜（１３，２３）を容易かつ的確に形成することができる。また、スパッタリング法により高密度の第３バリア導体膜（１３，２３）を形成できたことにより、第３バリア導体膜（１３，２３）上に形成する主導体膜（ＭＣ１，ＭＣ２）の密着性を、より的確に向上させることができる。
【０１９４】
図２７は、バリア導体膜を形成する際に使用するスパッタリング装置の一例を示す説明図である。
【０１９５】
図２７に示されるスパッタリング装置ＳＰにおいては、チャンバ（処理室）ＣＭ内の載置台ＷＤ上に、半導体ウエハＷＦ（半導体基板ＳＢに対応）が配置され、半導体ウエハＷＦに対向する位置に、成膜用のターゲットＴＧが配置されている。ターゲットＴＧは、冷却系ＲＳに取り付けられている。半導体ウエハＷＦとターゲットＴＧとの間に、遮蔽用のシャッターＳＨが配置されているが、半導体ウエハＷＦ上に膜を形成する際には、シャッターＳＨは、半導体ウエハＷＦとターゲットＴＧとの間以外の位置に移動され、ターゲットＴＧから飛来するスパッタ粒子ＳＲが半導体ウエハＷＦ上に堆積できるようになる。
【０１９６】
半導体ウエハＷＦに成膜する際には、真空排気されたチャンバＣＭ内にアルゴンガスなどのスパッタリングガスを導入し、半導体ウエハＷＦとターゲットＴＧとの間に高電圧を印加する。生成されたアルゴンイオン（Ａｒ＋）をターゲットＴＧに衝突させ、それによってターゲットＴＧから放出されたターゲット材料からなるスパッタ粒子ＳＲを、半導体ウエハＷＦ上に堆積させる。これにより、半導体ウエハＷＦ上に膜を形成することができる。また、チャンバＣＭ内に、アルゴンガスに加えて、更に窒素ガスなどを導入することもできる。
【０１９７】
第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とを、どちらもスパッタリング法により形成する場合には、成膜時の圧力（チャンバＣＭ内の圧力）により、形成される膜の密度を制御することができる。具体的には、スパッタリング法による成膜時において、チャンバＣＭ内の圧力を小さくすれば、形成される膜の密度が大きくなり、チャンバＣＭ内の圧力を大きくすれば、形成される膜の密度が小さくなる傾向がある。これを利用して、第１バリア導体膜（１１，２１）を形成する際のチャンバＣＭ内の圧力を、第２バリア導体膜（１２，２２）を形成する際のチャンバＣＭ内の圧力よりも大きくすることにより、第１バリア導体膜（１１，２１）の密度を、第２バリア導体膜（１２，２２）の密度よりも小さくすることができる。
【０１９８】
一例を挙げれば、第１バリア導体膜（１１，２１）を構成する窒化タンタル膜をスパッタリング法で形成する際には、チャンバＣＭ内の圧力を１〜１０ｍＴｏｒｒ程度とし、半導体ウエハＷＦに印加する高周波（ＲＦ波）電力を０〜１０００Ｗ程度とし、ターゲットＴＧのＤＣバイアスパワーを１０００〜１５０００Ｗ程度とすることができる。また、第２バリア導体膜（１２，２２）を構成する窒化タンタル膜をスパッタリング法で形成する際には、チャンバＣＭ内の圧力を０．１〜１ｍＴｏｒｒ程度とし、半導体ウエハＷＦに印加する高周波（ＲＦ波）電力を０〜１０００Ｗ程度とし、ターゲットＴＧのＤＣバイアスパワーを１０００〜１５０００Ｗ程度とすることができる。これにより、低密度の窒化タンタル膜からなる第１バリア導体膜（１１，２１）と、高密度の窒化タンタル膜からなる第２バリア導体膜（１２，２２）とを、形成することができる。
【０１９９】
また、第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とを、どちらもスパッタリング法により形成する場合には、圧力ではなく、印加電力により、形成する膜の密度を制御することも可能である。例えば、ターゲットＴＧのＤＣバイアスパワーを１００〜１０００Ｗとしかつ半導体ウエハＷＦに高周波電力を印加しない条件で第１バリア導体膜（１１，２１）を形成し、それよりも高電力（例えばターゲットＴＧのＤＣバイアスパワーが１０００〜２００００Ｗ、半導体ウエハＷＦの高周波電力が０〜１０００Ｗ）で第２バリア導体膜（１２，２２）を形成する。これにより、第１バリア導体膜（１１，２１）の密度を、第２バリア導体膜（１２，２２）の密度よりも小さくすることができる。また、圧力と、半導体ウエハＷＦの印加電力およびターゲットＴＧの印加電力との両方により、第１バリア導体膜（１１，２１）および第２バリア導体膜（１２，２２）の各密度を制御することもできる。
【０２００】
また、第１バリア導体膜（１１，２１）をＡＬＤ法により形成する場合は、次のようにして、第１バリア導体膜（１１，２１）の密度を制御することができる。すなわち、ＡＬＤ法では、下地上に対する原子を吸着させるステップと、吸着させた原子を反応させるステップと、不要な原子を脱離させるステップとを繰り返すことにより、原子層を積み重ねて、膜を形成する。この際、原子を吸着させるステップの時間を短くすることにより、吸着する原子数が減少するため、形成される膜の密度を低くすることができる。
【０２０１】
（実施の形態２）
図２８は、本実施の形態２の半導体装置の要部断面図であり、上記実施の形態１の上記図１に相当するものである。
【０２０２】
本実施の形態２の半導体装置が、上記実施の形態１の半導体装置と相違しているのは、以下の点である。
【０２０３】
すなわち、上記実施の形態１では、バリア導体膜ＢＲ１は、配線溝ＴＲ１の内面（底面および側壁）上に形成されたバリア導体膜１１と、バリア導体膜１１上に形成されたバリア導体膜１２と、バリア導体膜１２上に形成されたバリア導体膜１３との積層膜からなる。また、バリア導体膜ＢＲ２は、配線溝ＴＲ２およびビアホールＶＨの内面（底面および側壁）上に形成されたバリア導体膜２１と、バリア導体膜２１上に形成されたバリア導体膜２２と、バリア導体膜２２上に形成されたバリア導体膜２３との積層膜からなる。
【０２０４】
それに対して、本実施の形態２では、バリア導体膜ＢＲ１は、配線溝ＴＲ１の内面（底面および側壁）上に形成されたバリア導体膜１１と、バリア導体膜１１上に形成されたバリア導体膜１２との積層膜からなる。また、バリア導体膜ＢＲ２は、配線溝ＴＲ２およびビアホールＶＨの内面（底面および側壁）上に形成されたバリア導体膜２１と、バリア導体膜２１上に形成されたバリア導体膜２２との積層膜からなる。
【０２０５】
つまり、本実施の形態２では、上記バリア導体膜１３，２３に相当するものは形成されていない。すなわち、本実施の形態２では、上記実施の形態１における第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とに相当するものは形成されているが、第３バリア導体膜（１３，２３）に相当するものは形成されていない。
【０２０６】
このため、上記実施の形態１では、主導体膜ＭＣ１は、バリア導体膜１３上に形成され、主導体膜ＭＣ２は、バリア導体膜２３上に形成されていたが、本実施の形態２では、主導体膜ＭＣ１は、バリア導体膜１２上に形成され、主導体膜ＭＣ２は、バリア導体膜２２上に形成されている。従って、上記実施の形態１では、主導体膜ＭＣ１とバリア導体膜１２との間には、バリア導体膜１３が介在し、主導体膜ＭＣ２とバリア導体膜２２との間には、バリア導体膜２３が介在しているが、本実施の形態２では、主導体膜ＭＣ１は、バリア導体膜１２に接し、主導体膜ＭＣ２は、バリア導体膜２２に接している。
【０２０７】
バリア導体膜１１とバリア導体膜１２とが、同じ導体材料からなり、バリア導体膜１１の密度が、バリア導体膜１２の密度よりも低いことは、上記実施の形態１と本実施の形態２とで共通である。また、バリア導体膜２１とバリア導体膜２２とが、同じ導体材料からなり、バリア導体膜２１の密度が、バリア導体膜２２の密度よりも低いことは、上記実施の形態１と本実施の形態２とで共通である。
【０２０８】
但し、上記実施の形態１では、バリア導体膜１１，１２，２１，２２は、いずれも窒化タンタル膜からなることが好ましかったが、本実施の形態２では、バリア導体膜１１，１２，２１，２２は、いずれもタンタル（Ｔａ）膜からなることが好ましい。また、各バリア導体膜１１，１２，２１，２２の膜厚や成膜法については、本実施の形態２も、上記実施の形態１と同様とすることができる。
【０２０９】
本実施の形態２の半導体装置の他の構成は、上記実施の形態１の半導体装置とほぼ同様であるので、ここでは、その繰り返しの説明は省略する。
【０２１０】
次に、本実施の形態２の半導体装置の製造工程を、図２９〜図３７を参照して説明する。図２９〜図３７は、本実施の形態２の半導体装置の製造工程中の要部断面図である。
【０２１１】
上記図５の構造を得るまでは、本実施の形態２の製造工程も、上記実施の形態１と同様であるので、ここではその繰り返しの説明は省略する。
【０２１２】
上記実施の形態１と同様にして、上記図５の構造を得た後、図２９に示されるように、半導体基板ＳＢの主面上に、すなわち配線溝ＴＲ１の内面（底面および側壁）上を含む層間絶縁膜ＩＬ１上に、バリア導体膜１１を形成する。本実施の形態２では、バリア導体膜１１は、タンタル（Ｔａ）膜からなることが好ましく、スパッタリング法またはＡＬＤ法により好適に形成することができる。
【０２１３】
次に、図３０に示されるように、バリア導体膜１１上に、バリア導体膜１２を形成する。バリア導体膜１２は、バリア導体膜１１と同じ導電材料からなり、ここではタンタル（Ｔａ）膜からなることが好ましい。バリア導体膜１２は、スパッタリング法により好適に形成することができる。バリア導体膜１１とバリア導体膜１２とは、同種の導電材料（ここではタンタル）からなるが、バリア導体膜１２の密度は、バリア導体膜１１の密度よりも高い。
【０２１４】
これにより、バリア導体膜１１と、バリア導体膜１１上のバリア導体膜１２との積層膜からなるバリア導体膜ＢＲ１が、配線溝ＴＲ１の内面（底面および側壁）上を含む層間絶縁膜ＩＬ１上に形成された状態になる。この段階では、配線溝ＴＲ１はまだ埋まっていない。本実施の形態２では、上記実施の形態１のバリア導体膜１３に相当するものは形成されない。
【０２１５】
次に、図３１に示されるように、バリア導体膜ＢＲ１上に、従って、バリア導体膜ＢＲ１の最上層のバリア導体膜１２上に、配線溝ＴＲ１内を埋める（満たす）ように、銅を主成分とする主導体膜ＭＣ１を形成する。主導体膜ＭＣ１の構成や形成法は、本実施の形態２も、上記実施の形態１と同様である。
【０２１６】
次に、図３２に示されるように、配線溝ＴＲ１の外部の不要な主導体膜ＭＣ１およびバリア導体膜ＢＲ１（１１，１２）をＣＭＰ法による研磨処理などで除去し、配線溝ＴＲ１内に主導体膜ＭＣ１およびバリア導体膜ＢＲ１（１１，１２）を残すことにより、配線Ｍ１を形成する。この際の研磨処理を、以下では図３２の研磨処理と称することとする。配線Ｍ１は、配線溝ＴＲ１内に埋め込まれた主導体膜ＭＣ１およびバリア導体膜ＢＲ１（１１，１２）からなる。図３２の研磨処理を行うと、層間絶縁膜ＩＬ１の上面と配線Ｍ１の上面とが露出され、層間絶縁膜ＩＬ１の露出する上面と配線Ｍ１の露出する上面とは、ほぼ平坦な面を形成する。
【０２１７】
また、図３２の研磨処理で酸化シリコン膜３が除去されてＳｉＯＣ膜２の上面が露出された場合を、図３２に示しているが、図３２の研磨処理において、酸化シリコン膜３が層状に残存する場合もあり得、これは、本実施の形態２も上記実施の形態１と同様である。
【０２１８】
このようにして、配線Ｍ１を形成することができる。
【０２１９】
その後、上記図１１〜図１８と同様の工程を行って、上記図１８に相当する図３３の構造を得る。すなわち、本実施の形態２においても、上記実施の形態１と同様に、配線Ｍ１が埋め込まれた層間絶縁膜ＩＬ１上に、バリア絶縁膜Ｂ１および層間絶縁膜ＩＬ２を形成し、層間絶縁膜ＩＬ２およびバリア絶縁膜Ｂ１からなる積層膜に、配線溝ＴＲ２およびビアホールＶＨを形成する。
【０２２０】
次に、図３４に示されるように、半導体基板ＳＢの主面上に、すなわち配線溝ＴＲ２およびビアホールＶＨの内面（底面および側壁）上を含む層間絶縁膜ＩＬ２上に、バリア導体膜２１を形成する。本実施の形態２では、バリア導体膜２１は、タンタル（Ｔａ）膜からなることが好ましく、スパッタリング法またはＡＬＤ法により好適に形成することができる。
【０２２１】
次に、図３５に示されるように、バリア導体膜２１上に、バリア導体膜２２を形成する。バリア導体膜２２は、バリア導体膜２１と同じ導電材料からなり、ここではタンタル（Ｔａ）膜からなることが好ましい。バリア導体膜２２は、スパッタリング法により好適に形成することができる。バリア導体膜２１とバリア導体膜２２とは、同種の導電材料（ここではタンタル）からなるが、バリア導体膜２２の密度は、バリア導体膜２１の密度よりも高い。
【０２２２】
これにより、バリア導体膜２１と、バリア導体膜２１上のバリア導体膜２２との積層膜からなるバリア導体膜ＢＲ２が、配線溝ＴＲ２およびビアホールＶＨの内面（底面および側壁）上を含む層間絶縁膜ＩＬ２上に形成された状態になる。この段階では、配線溝ＴＲ２およびビアホールＶＨはまだ埋まっていない。本実施の形態２では、上記実施の形態１のバリア導体膜２３に相当するものは形成されない。
【０２２３】
次に、図３６に示されるように、バリア導体膜ＢＲ２上に、従って、バリア導体膜ＢＲ２の最上層のバリア導体膜２２上に、配線溝ＴＲ２およびビアホールＶＨ内を埋める（満たす）ように、銅を主成分とする主導体膜ＭＣ２を形成する。主導体膜ＭＣ２の構成や形成法は、本実施の形態２も、上記実施の形態１と同様である。
【０２２４】
次に、図３７に示されるように、配線溝ＴＲ２およびビアホールＶＨの外部の不要な主導体膜ＭＣ２およびバリア導体膜ＢＲ２（２１，２２）をＣＭＰ法による研磨処理などで除去し、配線溝ＴＲ２およびビアホールＶＨ内に主導体膜ＭＣ２およびバリア導体膜ＢＲ２（２１，２２）を残すことにより、配線Ｍ２を形成する。この際の研磨処理を、以下では図３７の研磨処理と称することとする。配線Ｍ２は、配線溝ＴＲ２内に埋め込まれた主導体膜ＭＣ２およびバリア導体膜ＢＲ２（２１，２２）からなる。ビアホールＶＨ内に埋め込まれた配線Ｍ２のビア部は、配線溝ＴＲ２内に埋め込まれた配線Ｍ２と一体的に形成されている。図３７の研磨処理を行うと、層間絶縁膜ＩＬ２の上面と配線Ｍ２の上面とが露出され、層間絶縁膜ＩＬ２の露出する上面と配線Ｍ２の露出する上面とは、ほぼ平坦な面を形成する。
【０２２５】
また、図３７の研磨処理で酸化シリコン膜６が除去されてＳｉＯＣ膜５の上面が露出された場合を、図３７に示しているが、図３７の研磨処理において、酸化シリコン膜６が層状に残存する場合もあり得、これは、本実施の形態２も上記実施の形態１と同様である。
【０２２６】
このようにして、配線Ｍ２を形成することができる。
【０２２７】
その後の工程は、本実施の形態２も上記実施の形態１と同様であるので、ここでは図示および繰り返しの説明は省略する。
【０２２８】
本実施の形態２では、上記実施の形態１における第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とに相当するものは形成されているが、第３バリア導体膜（１３，２３）に相当するものは形成されていない。
【０２２９】
しかしながら、第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とが同じ導体材料からなり、第１バリア導体膜（１１，２１）の密度は、第２バリア導体膜（１２，２２）の密度よりも低いことは、上記実施の形態１と本実施の形態２とで共通である。これにより、上記実施の形態１で説明したような効果を本実施の形態２でも得ることができる。
【０２３０】
簡単に説明すれば、本実施の形態２においても、層間絶縁膜（ＩＬ１，ＩＬ２）がポーラスＬｏｗ−ｋ膜（１，４）を含んでいるため、第１バリア導体膜（１１，２１）の密度を低くして、第１バリア導体膜（１１，２１）を形成する際のポーラスＬｏｗ−ｋ膜（１，４）のダメージを抑制または防止することができる。これにより、ポーラスＬｏｗ−ｋ膜（１，４）のダメージを受けることに起因した半導体装置の信頼性の低下を抑制または防止することができる。そして、低密度の第１バリア導体膜（１１，２１）上に、異種材料からなる導体膜を形成すると、その導体膜の密着性が低下してしまうことを考慮して、低密度の第１バリア導体膜（１１，２１）上には、第１バリア導体膜（１１，２１）と同じ材料からなる高密度の第２バリア導体膜（１２，２２）を形成する。そして、この高密度の第２バリア導体膜（１２，２２）上に、銅を主成分とする主導体膜（ＭＣ１，ＭＣ２）を形成することにより、第２バリア導体膜（１２，２２）の密着性と、主導体膜（ＭＣ１，ＭＣ２）の密着性とを確保することができる。これにより、埋込銅配線（Ｍ１，Ｍ２）において、膜間の密着性が低くなる領域が生じるのを抑制または防止することができるようになるため、埋込銅配線（Ｍ１，Ｍ２）の信頼性を向上させることができる。従って、半導体装置の総合的な信頼性を向上させることができる。
【０２３１】
但し、上記実施の形態１の場合は、第２バリア導体膜（１２，２２）の密度を高くしたことにより密着性が向上するのは、第２バリア導体膜（１２，２２）と第３バリア導体膜（１３，２３）との間の密着性である。一方、本実施の形態２の場合は、第２バリア導体膜（１２，２２）の密度を高くしたことにより密着性が向上するのは、第２バリア導体膜（１２，２２）と主導体膜（ＭＣ１，ＭＣ２）との間の密着性である。
【０２３２】
また、本実施の形態２では、上記実施の形態１における第１バリア導体膜（１１，２１）と第２バリア導体膜（１２，２２）とに相当するものは形成されているが、第３バリア導体膜（１３，２３）に相当するものは形成されていない。このため、上記実施の形態１に比べて、本実施の形態２の方が、バリア導体膜ＢＲ１，ＢＲ２の厚みを薄くしやすい。バリア導体膜ＢＲ１，ＢＲ２の厚みを薄くすれば、配線（Ｍ１，Ｍ２）に占めるバリア導体膜（ＢＲ１，ＢＲ２）の占める割合を小さくすることができ、従って、配線（Ｍ１，Ｍ２）に占める主導体膜（ＭＣ１，ＭＣ２）の占める割合を大きくすることができるため、配線抵抗を低減することができる。また、バリア導体膜ＢＲ１，ＢＲ２の厚みを薄くしたことで、配線溝（ＴＲ１，ＴＲ２）において、主導体膜（ＭＣ１，ＭＣ２）を埋め込む開口寸法が大きくなるため、主導体膜（ＭＣ１，ＭＣ２）を埋め込みやすくなるという利点も得られる。
【０２３３】
従って、本実施の形態２では、第３バリア導体膜（１３，２３）に相当するものは形成されていない分、バリア導体膜（ＢＲ１，ＢＲ２）の厚みを薄くすることができるため、配線抵抗の低減や、主導体膜（ＭＣ１，ＭＣ２）の埋め込み性の向上などの点で、有利である。
【０２３４】
一方、上記実施の形態１では、配線（Ｍ１，Ｍ２）のバリア導体膜（ＢＲ１，ＢＲ２）は、第１バリア導体膜（１１，２１）および第２バリア導体膜（１２，２２）だけでなく、第３バリア導体膜（１３，２３）も有しており、第３バリア導体膜（１３，２３）は、主導体膜（ＭＣ１，ＭＣ２）と第２バリア導体膜（１２，２２）との間に介在している。
【０２３５】
このため、上記実施の形態１では、層間絶縁膜（ＩＬ１，ＩＬ２）に接する第１バリア導体膜（１１，２１）と、銅を主成分とする主導体膜（ＭＣ１，ＭＣ２）に接する第３バリア導体膜（１３，２３）とを、異なる材料により形成することができる。従って、上記実施の形態１では、層間絶縁膜（ＩＬ１，ＩＬ２）に対する密着性に優れた材料膜を、第１バリア導体膜（１１，２１）として用い、銅を主成分とする主導体膜（ＭＣ１，ＭＣ２）に対する密着性に優れた材料膜を、第３バリア導体膜（１３，２３）として用いることができる。例えば、窒化タンタル膜は、層間絶縁膜（ＩＬ１，ＩＬ２）に対する密着性に特に優れ、タンタル膜は、銅を主成分とする主導体膜（ＭＣ１，ＭＣ２）に対する密着性に特に優れている。このため、上記実施の形態１では、第１バリア導体膜（１１，２１）および第２バリア導体膜（１２，２２）として窒化タンタル膜を用いることにより、バリア導体膜（ＢＲ１，ＢＲ２）と層間絶縁膜（ＩＬ１，ＩＬ２）との間の密着性をより向上させることができる。そして、第３バリア導体膜（１３，２３）として窒化タンタル膜を用いることにより、バリア導体膜（ＢＲ１，ＢＲ２）と主導体膜（ＭＣ１，ＭＣ２）との間の密着性をより向上させることができる。
【０２３６】
従って、上記実施の形態１では、バリア導体膜（ＢＲ１，ＢＲ２）と層間絶縁膜（ＩＬ１，ＩＬ２）との間の密着性と、バリア導体膜（ＢＲ１，ＢＲ２）と主導体膜（ＭＣ１，ＭＣ２）との間の密着性との両方を、より的確に向上させるという点で、有利である。
【０２３７】
また、本実施の形態２では、第１バリア導体膜（１１，２１）および第２バリア導体膜（１２，２２）としては、タンタル膜が最も好ましい。それ以外には、第１バリア導体膜（１１，２１）および第２バリア導体膜（１２，２２）として、チタン（Ｔｉ）膜、ルテニウム（Ｒｕ）膜、タングステン（Ｗ）膜、コバルト（Ｃｏ）膜またはマンガン（Ｍｎ）膜、あるいは、これらの元素（Ｔｉ，Ｒｕ，Ｗ，Ｃｏ，Ｍｎ）を２つ以上含む合金膜を用いることもできる。
【０２３８】
また、半導体基板ＳＢ上に複数の配線層が形成されている場合、そのうちの一層以上の配線層に、上記実施の形態１または実施の形態２の配線（Ｍ１，Ｍ２）を適用すれば、その配線層について、上記実施の形態１または実施の形態２で説明した効果を得ることができる。但し、半導体基板ＳＢ上に複数の配線層が形成されている場合、その複数の配線層のうち、ポーラスＬｏｗ−ｋ膜を含む層間絶縁膜に埋め込まれた銅配線については、上記実施の形態１または実施の形態２の配線（Ｍ１，Ｍ２）を適用することが好ましい。
【０２３９】
また、同じ半導体装置において、上記実施の形態１の配線（Ｍ１，Ｍ２）を形成した配線層と、実施の形態２の配線（Ｍ１，Ｍ２）を形成した配線層とを、混在させることもできる。
【０２４０】
また、半導体基板ＳＢ上に複数の配線層が形成されている場合、ポーラスＬｏｗ−ｋ膜を含まない層間絶縁膜に埋め込まれた銅配線については、上記実施の形態１または実施の形態２の配線（Ｍ１，Ｍ２）を適用しなくともよく、例えば上記図２５の第１検討例の配線（Ｍ１０１，Ｍ１０２）を適用することもできる。
【０２４１】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【０２４２】
１，４  ポーラスＬｏｗ-ｋ膜
２，５  ＳｉＯＣ膜
３，６  酸化シリコン膜
１０  ＭＩＳＦＥＴ
１１，１２，１３，２１，２２，２３  バリア導体膜
１０１，１０１ａ，１０３，１０３ａ  窒化タンタル膜
１０２，１０４  タンタル膜
Ｂ１，Ｂ２  バリア絶縁膜
ＢＲ１，ＢＲ２  バリア導体膜
ＣＢ  絶縁膜
ＣＭ  チャンバ
ＣＴ  コンタクトホール
ＥＸ  ｎ−型半導体領域
ＧＥ  ゲート電極
ＧＦ  ゲート絶縁膜
ＩＬ１，ＩＬ２  層間絶縁膜
Ｍ１，Ｍ２，Ｍ１０１，Ｍ１０２  配線
ＭＣ１，ＭＣ２，ＭＣ１０１，ＭＣ１０２  主導体膜
ＯＰ１，ＯＰ２  開口部
ＰＧ  プラグ
ＰＲ１，ＰＲ２  フォトレジストパターン
ＰＷ  ｐ型ウエル
ＲＳ  冷却系
ＳＢ  半導体基板
ＳＤ  ｎ＋型半導体領域
ＳＨ  シャッター
ＳＬ  金属シリサイド層
ＳＯ  層間絶縁膜
ＳＰ  スパッタリング装置
ＳＴ  素子分離領域
ＳＷ  サイドウォールスペーサ
ＴＧ  ターゲット
ＴＲ１，ＴＲ２  配線溝
ＶＨ  ビアホール
ＷＤ  載置台
ＷＦ  半導体ウエハ
【図１】
0006415376.tif 000002
【図２】
0006415376.tif 000003
【図３】
0006415376.tif 000004
【図４】
0006415376.tif 000005
【図５】
0006415376.tif 000006
【図６】
0006415376.tif 000007
【図７】
0006415376.tif 000008
【図８】
0006415376.tif 000009
【図９】
0006415376.tif 000010
【図１０】
0006415376.tif 000011
【図１１】
0006415376.tif 000012
【図１２】
0006415376.tif 000013
【図１３】
0006415376.tif 000014
【図１４】
0006415376.tif 000015
【図１５】
0006415376.tif 000016
【図１６】
0006415376.tif 000017
【図１７】
0006415376.tif 000018
【図１８】
0006415376.tif 000019
【図１９】
0006415376.tif 000020
【図２０】
0006415376.tif 000021
【図２１】
0006415376.tif 000022
【図２２】
0006415376.tif 000023
【図２３】
0006415376.tif 000024
【図２４】
0006415376.tif 000025
【図２５】
0006415376.tif 000026
【図２６】
0006415376.tif 000027
【図２７】
0006415376.tif 000028
【図２８】
0006415376.tif 000029
【図２９】
0006415376.tif 000030
【図３０】
0006415376.tif 000031
【図３１】
0006415376.tif 000032
【図３２】
0006415376.tif 000033
【図３３】
0006415376.tif 000034
【図３４】
0006415376.tif 000035
【図３５】
0006415376.tif 000036
【図３６】
0006415376.tif 000037
【図３７】
0006415376.tif 000038