(57)【特許請求の範囲】
【請求項１】
出力電圧を出力ラインを介して出力する定電圧装置であって、
電源電圧がソース端及びドレイン端のうちの一端に印加されていると共に前記ソース端及びドレイン端のうちの他端に前記出力ラインが接続されている出力トランジスタと、
前記出力ラインの電圧を分圧して分圧電圧を得る分圧回路と、
ドレイン端にゲート端が接続されていると共に前記ドレイン端及びソース端のうちの一端に接地電位が印加されている基準電圧生成トランジスタ、及び前記出力ラインの電圧に基づき前記基準電圧生成トランジスタの飽和領域及び非飽和領域間の境界領域内のソース・ドレイン間電圧値を有する電圧を基準電圧として前記基準電圧生成トランジスタの前記ドレイン端及びソース端のうちの他端に印加する電圧印加部を含む基準電圧生成回路と、
前記分圧電圧の電圧値と前記基準電圧の電圧値との差分値に対応したレベルを有する出力電圧制御信号を前記出力トランジスタのゲート端に供給する差動増幅部と、を有し、
前記基準電圧生成トランジスタは、前記境界領域のソース・ドレイン間電圧の電圧範囲と等しい電圧範囲内の閾値電圧を有することを特徴とする定電圧装置。
【請求項２】
前記電圧印加部は、
第１〜第ｎ（ｎは２以上の整数）の抵抗が直列に接続されており、前記第１〜第ｎの抵抗のうちの一端の抵抗には前記出力ラインが接続されていると共に前記第１〜第ｎの抵抗のうちの他端の抵抗には前記基準電圧生成トランジスタの前記ドレイン端及びソース端のうちの前記他端が接続されている直列抵抗群と、
前記第１〜第ｎの抵抗の各接続点に、夫々のドレイン端及びソース端のうちの一端が接続されている第１〜第（ｎ−１）のトランジスタと、を有し、
前記第１〜第（ｎ−１）のトランジスタの各々は、前記ドレイン端及びソース端のうちの他端に接地電位が印加されており、且つ前記ドレイン端とゲート端とが接続されていることを特徴とする請求項１記載の定電圧装置。
【請求項３】
供給電圧に基づいて基準電圧を生成する基準電圧生成回路であって、
ドレイン端にゲート端が接続されていると共に前記ドレイン端及びソース端のうちの一端に接地電位が印加されている基準電圧生成トランジスタと、
前記供給電圧に基づき前記基準電圧生成トランジスタの飽和領域及び非飽和領域間の境界領域内のソース・ドレイン間電圧値を有する電圧を前記基準電圧として前記基準電圧生成トランジスタの前記ドレイン端及びソース端のうちの他端に印加する電圧印加部と、を含み、
前記基準電圧生成トランジスタは、前記境界領域のソース・ドレイン間電圧の電圧範囲と等しい電圧範囲内の閾値電圧を有することを特徴とする基準電圧生成回路。
【請求項４】
前記電圧印加部は、
第１〜第ｎ（ｎは２以上の整数）の抵抗が直列に接続されており、前記第１〜第ｎの抵抗のうちの一端の抵抗には前記供給電圧が印加されていると共に、前記第１〜第ｎの抵抗のうちの他端の抵抗には前記基準電圧生成トランジスタの前記ドレイン端及びソース端のうちの前記他端が接続されている直列抵抗群と、
前記第１〜第ｎの抵抗の各接続点に、夫々のドレイン端及びソース端のうちの一端が接続されている第１〜第（ｎ−１）のトランジスタと、を有し、
前記第１〜第（ｎ−１）のトランジスタの各々は、自身のドレイン端及びソース端のうちの他端に接地電位が印加されており、且つ前記ドレイン端とゲート端とが接続されていることを特徴とする請求項３記載の基準電圧生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧値が一定の出力電圧を生成する定電圧装置、及びこの定電圧装置に含まれる基準電圧生成回路に関する。
【背景技術】
【０００２】
現在、電源電圧に基づき、電圧値一定の出力電圧を生成することが可能な定電圧回路が提案されている（例えば特許文献１参照）。この定電圧回路には、自身のソース又はドレインを介して出力電圧を出力する電界効果トランジスタが設けられている。当該電界効果トランジスタのソース又はドレインには、第１のダイオード、第１及び第２の抵抗が直列に接続されている第１の回路と、第３の抵抗及び第２のダイオードが直列に接続されている第２の回路とが並列に接続されている。更に、かかる定電圧回路には、第１及び第２の抵抗同士の接続点の電圧と、第３の抵抗及び第２のダイオード同士の接続点の電圧とを大小比較して得られた比較結果信号を電界効果トランジスタのゲートに印加する比較手段が設けられている。
【０００３】
当該定電圧回路では、第２及び第３の抵抗を同一の抵抗値とし、電界効果トランジスタから出力される出力電圧が所望の電圧値と等しくなる場合に第１及び第２の回路に流れる電流が同一となるように第１の抵抗の抵抗値が設定されている。よって、出力電圧が所望の電圧値と一致していない場合には、第１及び第２の回路に夫々流れる電流量が変化し、それに伴い第１及び第２の抵抗同士の接続点の電圧と、第３の抵抗及びダイオード同士の接続点の電圧とに差異が生じる。この際、電界効果トランジスタが第１及び第２の抵抗同士の接続点の電圧と、第３の抵抗及びダイオード同士の接続点の電圧との差異をゼロにするように動作する。これにより、出力電圧が所望の一定電圧値に維持される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−１７１５４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記した構成では、環境温度の変化に伴う出力電圧の変動を抑制することができないという問題があった。
【０００６】
そこで、本発明は、温度変動に伴う出力電圧の変動を抑制することが可能な定電圧装置、及びこの定電圧装置に含まれる基準電圧生成回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る定電圧装置は、出力電圧を出力ラインを介して出力する定電圧装置であって、電源電圧がソース端及びドレイン端のうちの一端に印加されていると共に前記ソース端及びドレイン端のうちの他端に前記出力ラインが接続されている出力トランジスタと、前記出力ラインの電圧を分圧して分圧電圧を得る分圧回路と、ドレイン端にゲート端が接続されていると共に前記ドレイン端及びソース端のうちの一端に接地電位が印加されている基準電圧生成トランジスタ、及び前記出力ラインの電圧に基づき前記基準電圧生成トランジスタの飽和領域及び非飽和領域間の境界領域内のソース・ドレイン間電圧値を有する電圧を基準電圧として前記基準電圧生成トランジスタの前記ドレイン端及びソース端のうちの他端に印加する電圧印加部を含む基準電圧生成回路と、前記分圧電圧の電圧値と前記基準電圧の電圧値との差分値に対応したレベルを有する出力電圧制御信号を前記出力トランジスタのゲート端に供給する差動増幅部と、を有し、前記基準電圧生成トランジスタは、前記境界領域のソース・ドレイン間電圧の電圧範囲と等しい電圧範囲内の閾値電圧を有する。
【０００８】
また、本発明に係る基準電圧生成回路は、供給電圧に基づいて基準電圧を生成する基準電圧生成回路であって、ドレイン端にゲート端が接続されていると共に前記ドレイン端及びソース端のうちの一端に接地電位が印加されている基準電圧生成トランジスタと、前記供給電圧に基づき前記基準電圧生成トランジスタの飽和領域及び非飽和領域間の境界領域内のソース・ドレイン間電圧値を有する電圧を前記基準電圧として前記基準電圧生成トランジスタの前記ドレイン端及びソース端のうちの他端に印加する電圧印加部と、を含み、前記基準電圧生成トランジスタは、前記境界領域のソース・ドレイン間電圧の電圧範囲と等しい電圧範囲内の閾値電圧を有する。
【発明の効果】
【０００９】
本発明では、ダイオード接続された基準電圧生成用のトランジスタとして、このトランジスタの飽和領域及び非飽和領域間の境界領域のソース・ドレイン間電圧の電圧範囲と等しい電圧範囲内の閾値電圧を有するものを用いる。そして、かかる基準電圧生成トランジスタの飽和領域及び非飽和領域間の境界領域内のソース・ドレイン間電圧値を有する電圧を基準電圧生成トランジスタに印加することにより基準電圧を生成する。
【００１０】
よって、基準電圧生成トランジスタは、温度変化が生じても閾値電圧が変動しない電圧、つまりトランジスタの飽和領域及び非飽和領域間の境界領域のソース・ドレイン間電圧の電圧範囲内の電圧で動作するので、温度依存性を排除した電圧値一定の基準電圧及び出力電圧を得ることが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明に係る定電圧装置１００を示す回路図である。
【図２】基準電圧生成トランジスタＱＲの飽和領域及び非飽和領域を表す電流電圧特性を示す図である。
【図３】本発明に係る定電圧装置１００の変形例を示す回路図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００１３】
図１は、本発明に係る定電圧装置１００の一例を示す回路図である。定電圧装置１００は、一定の電圧値ＣＶを有する出力電圧ＶＴを出力するものであり、図１に示すように、出力トランジスタ１０、分圧回路１１、基準電圧生成回路１２、及び差動増幅器１３を有する。
【００１４】
出力トランジスタ１０は、例えばｐチャネルＭＯＳ（Metal-Oxide-Semiconductor）型のトランジスタであり、そのソース端には電源電圧ＶＤＤが印加されている。出力トランジスタ１０のドレイン端には、出力ラインＬＬを介して分圧回路１１及び基準電圧生成回路１２が夫々接続されている。出力トランジスタ１０のゲート端には、差動増幅器１３が出力した出力電圧制御信号ＣＳが供給されている。出力トランジスタ１０は、電源電圧ＶＤＤに基づいて上記した出力電圧ＶＴを生成し、これを出力ラインＬＬを介して分圧回路１１及び基準電圧生成回路１２に夫々供給する。
【００１５】
分圧回路１１は、直列に接続された抵抗Ｒａ及びＲｂからなる。抵抗Ｒａの一端は出力ラインＬＬに接続されており、その他端は抵抗Ｒｂの一端に接続されている。抵抗Ｒｂの他端には接地電位ＧＮＤが印加されている。
【００１６】
かかる構成により、分圧回路１１は、出力電圧ＶＴを抵抗Ｒａ及びＲｂにて分圧して得られた分圧電圧ＤＶを差動増幅器１３の反転入力端に供給する。
【００１７】
尚、抵抗Ｒａ及びＲｂ各々の抵抗値は、出力電圧ＶＴの電圧値が電圧値ＣＶと一致する場合に、分圧電圧ＤＶの電圧値が、後述する基準電圧ＲＶの電圧値と一致するような抵抗値に設定されている。
【００１８】
基準電圧生成回路１２は、直列に接続された抵抗Ｒ１〜Ｒ４からなる直列抵抗群ＲＧと、ｎチャネルＭＯＳ型の基準電圧生成トランジスタＱＲと、ｎチャネルＭＯＳ型の第１〜第３のトランジスタＱ１〜Ｑ３とを有する。
【００１９】
直列抵抗群ＲＧの一端、つまり抵抗Ｒ１の一端は出力ラインＬＬに接続されている。抵抗Ｒ１の他端は抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は、抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端は、抵抗Ｒ４の一端に接続されている。直列抵抗群ＲＧの他端、つまり抵抗Ｒ４の他端には、差動増幅器１３の非反転入力端と基準電圧生成トランジスタＱＲのドレイン端が夫々接続されている。
【００２０】
抵抗Ｒ１及びＲ２同士の接続点には、トランジスタＱ１のドレイン端が接続されており、抵抗Ｒ２及びＲ３同士の接続点には、トランジスタＱ２のドレイン端が接続されている。抵抗Ｒ２及びＲ３同士の接続点には、トランジスタＱ３のドレイン端が接続されている。
【００２１】
第１のトランジスタＱ１のドレイン端及びゲート端は互いに接続されており、そのソース端には接地電位ＧＮＤが印加されている。第２のトランジスタＱ２のドレイン端及びゲート端は互いに接続されており、そのソース端には接地電位ＧＮＤが印加されている。第３のトランジスタＱ３のドレイン端及びゲート端は互いに接続されており、そのソース端には接地電位ＧＮＤが印加されている。
【００２２】
基準電圧生成トランジスタＱＲのドレイン端及びゲート端は互いに接続されており、そのソース端には接地電位ＧＮＤが印加されている。
【００２３】
すなわち、夫々がダイオード接続された基準電圧生成トランジスタＱＲ及びトランジスタＱ１〜Ｑ３が、接地電位ＧＮＤを供給する接地ライン（図示せぬ）及び直列抵抗群ＲＧ間に設けられているのである。
【００２４】
尚、基準電圧生成トランジスタＱＲとしては、図２に示すように、この基準電圧生成トランジスタＱＲの飽和領域及び非飽和領域間の境界領域のドレイン・ソース間電圧Ｖｄｓとして取り得る電圧範囲内の閾値電圧Ｖｔｈを有するものを用いる。つまり、基準電圧生成トランジスタＱＲは、閾値電圧Ｖｔｈが、飽和領域及び非飽和領域間の境界領域のドレイン・ソース間電圧として取り得る電圧範囲内の電圧値と等しくなるようにゲート幅又はゲート長が設定されているＭＯＳ形トランジスタである。
【００２５】
かかる構成により、基準電圧生成回路１２は、上記した抵抗Ｒ４と基準電圧生成トランジスタＱＲとの接続点の電圧を基準電圧ＲＶとして差動増幅器１３の非反転入力端に供給する。この際、基準電圧ＲＶは、基準電圧生成トランジスタＱＲの閾値電圧Ｖｔｈ以上であり、且つ図２に示すように、基準電圧生成トランジスタＱＲの飽和領域及び非飽和領域間の境界領域のドレイン・ソース間電圧Ｖｄｓとして取り得る電圧範囲内の電圧値を有する。
【００２６】
差動増幅器１３は、上記した分圧電圧ＤＶの電圧値と、基準電圧ＲＶの電圧値との差分値を求め、当該差分値に対応したレベルを有する出力電圧制御信号ＣＳを出力トランジスタ１０のゲート端に供給する。
【００２７】
以下に、図１に示す構成からなる定電圧装置１００の動作について説明する。
【００２８】
先ず、電源電圧ＶＤＤの変動に伴い、例えば出力電圧ＶＴの電圧値が電圧値ＣＶよりも高くなった場合には、分圧電圧ＤＶの電圧値が基準電圧ＲＶの電圧値よりも高くなる。これにより、差動増幅器１３から出力された出力電圧制御信号ＣＳのレベルが所定レベルよりも高くなり、出力トランジスタ１０のゲート電圧が高くなる。よって、この際、出力トランジスタ１０のドレイン・ソース間抵抗が高くなり、出力電圧ＶＴの電圧値が低下する。つまり、出力電圧ＶＴの電圧値が電圧値ＣＶに近づくように制御されるのである。
【００２９】
一方、出力電圧ＶＴの電圧値が電圧値ＣＶよりも低くなった場合には、分圧電圧ＤＶの電圧値が基準電圧ＲＶの電圧値よりも低くなる。これにより、差動増幅器１３から出力された出力電圧制御信号ＣＳのレベルが所定レベルよりも低くなり、出力トランジスタ１０のゲート電圧が低くなる。よって、この際、出力トランジスタ１０のドレイン・ソース間抵抗が低くなり、出力電圧ＶＴの電圧値が増加する。つまり、出力電圧ＶＴの電圧値が電圧値ＣＶに近づくように制御されるのである。
【００３０】
上記した動作により、定電圧装置１００では、電源電圧ＶＤＤの電圧値の変動に拘わらず、出力電圧ＶＴの電圧値が電圧値ＣＶ一定に維持される。
【００３１】
以下に、図１に示す定電圧装置１００における分圧回路１１及び基準電圧生成回路１２各々での温度補償動作について説明する。
【００３２】
分圧回路１１では、抵抗Ｒａ及びＲｂの各々は温度変動に伴って抵抗値が変化するが、互いに同一の割合で抵抗値が変化する。したがって、抵抗Ｒａ及びＲｂによって生成された分圧電圧ＤＶには、温度変動に伴う電圧値の変動が生じない。
【００３３】
一方、基準電圧生成回路１２では、出力電圧ＶＴが出力ラインＬＬに印加されると、トランジスタＱ１〜Ｑ３及び基準電圧生成トランジスタＱＲの各々がオン状態となり、抵抗Ｒ１〜Ｒ４を介してこれらトランジスタの各々（Ｑ１〜Ｑ３、ＱＲ）に電流が流れる。よって、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧Ｖ１は、出力電圧ＶＴよりも低い電圧となり、抵抗Ｒ２と抵抗Ｒ３との接続点の電圧Ｖ２が、電圧Ｖ１よりも低い電圧となる。更に、抵抗Ｒ３と抵抗Ｒ４との接続点の電圧Ｖ３は、電圧Ｖ２よりもが低い電圧となり、当該電圧Ｖ３よりも基準電圧ＲＶが低電圧となる。
【００３４】
すなわち、抵抗Ｒ１〜Ｒ４及びトランジスタＱ１〜Ｑ３からなる電圧印加部は、出力ラインＬＬの電圧（ＶＴ）を低下させることにより、基準電圧生成トランジスタＱＲの飽和領域及び非飽和領域間の境界領域のドレイン・ソース間電圧として取り得る電圧範囲内の電圧を生成し、これを基準電圧生成トランジスタＱＲに印加する。そして、この際、直列抵抗群ＲＧと基準電圧生成トランジスタＱＲとの接続点に生じた電圧を、基準電圧ＲＶとして得るのである。
【００３５】
ところで、ＭＯＳ型トランジスタの閾値電圧は、トランジスタの飽和領域では温度が高くなるほど低くなるが、非飽和領域では温度が高くなるほど高くなる。この際、トランジスタの飽和領域及び非飽和領域間の境界領域では温度変化に伴う閾値電圧の変動は生じない。
【００３６】
そこで、基準電圧生成回路１２では、基準電圧生成トランジスタＱＲとして、自身の閾値電圧Ｖｔｈの電圧値が、飽和領域及び非飽和領域間の境界領域のドレイン・ソース間電圧として取り得る電圧範囲内の電圧値と等しくなるように構築されたものを採用している。そして、基準電圧生成トランジスタＱＲを、飽和領域及び非飽和領域間の境界領域のドレイン・ソース間電圧として取り得る電圧範囲内の電圧で動作させることにより、基準電圧ＲＶを得るようにしている。
【００３７】
よって、基準電圧生成トランジスタは、温度変化が生じても閾値電圧が変動しない電圧、つまりトランジスタの飽和領域及び非飽和領域間の境界領域のソース・ドレイン間電圧の電圧範囲内の電圧で動作するので、温度依存性を排除した電圧値一定の基準電圧及び出力電圧を得ることが可能となる。
【００３８】
従って、図１に示す定電圧装置１００によれば、電源電圧の変動のみならず温度変動が生じた場合であっても、一定の電圧値ＣＶを有する出力電圧ＶＴを出力することが可能となる。
【００３９】
尚、上記実施例においては、出力トランジスタ１０としてｐチャネルＭＯＳ型のトランジスタを採用しているが、ｎチャネルＭＯＳ型のトランジスタを採用しても良い。
【００４０】
また、基準電圧生成トランジスタＱＲ及びトランジスタＱ１〜Ｑ３においても、ｎチャネルＭＯＳ型のトランジスタに代えて、図３に示すように、ｐチャネルＭＯＳ型のトランジスタを採用しても良い。
【００４１】
この際、基準電圧生成トランジスタＱＲ及びトランジスタＱ１〜Ｑ３として、ｐチャネルＭＯＳ型を採用した場合には、図３に示すように、トランジスタ各々（ＱＲ、Ｑ１〜Ｑ３）のドレイン端及びゲート端に接地電位を印加すると共に、夫々のソース端を直列抵抗群ＲＧの各抵抗（Ｒ１〜Ｒ４）同士の接続点に接続する。尚、図３に示す構成では、基準電圧生成トランジスタＱＲ及びトランジスタＱ１〜Ｑ３を除く他の構成については図１に示されるものと同一である。
【００４２】
要するに、図１に示す定電圧装置１００としては、以下の出力トランジスタ（１０）、分圧回路（１１）、基準電圧生成回路（１２）、差動増幅部（１３）を備えたものであれば良いのである。つまり、出力トランジスタのソース端及びドレイン端のうちの一端には電源電圧が印加されており、そのソース端及びドレイン端のうちの他端には出力ライン（ＬＬ）が接続されている。分圧回路は、出力ラインの電圧を分圧して分圧電圧（ＤＶ）を得る。基準電圧生成回路は、基準電圧生成トランジスタ（ＱＲ）及び電圧印加部（Ｒ１〜Ｒ４、Ｑ１〜Ｑ３）を含む。
【００４３】
基準電圧生成トランジスタのドレイン端及びゲート端は互いに接続されており、ドレイン端及びソース端のうちの一端には接地電位（ＧＮＤ）が印加されている。電圧印加部は、出力ラインの電圧に基づき基準電圧生成トランジスタの飽和領域及び非飽和領域間の境界領域内のソース・ドレイン間電圧（Ｖｄｓ）を有する電圧を基準電圧（ＲＶ）として基準電圧生成トランジスタのドレイン端及びソース端のうちの他端に印加する。差動増幅部は、上記した分圧電圧の電圧値と基準電圧の電圧値との差分値に対応したレベルを有する出力電圧制御信号（ＣＳ）を出力トランジスタのゲート端に供給する。
【００４４】
そして、上記した基準電圧生成トランジスタとして、この基準電圧生成トランジスタの飽和領域及び非飽和領域間の境界領域のソース・ドレイン間電圧の電圧範囲と等しい電圧範囲内の閾値電圧を有するものを採用するのである。
【００４５】
また、上記実施例では、電圧印加部として、直列に接続された４つの抵抗Ｒ１〜Ｒ４からなる直列抵抗群ＲＧと、３つのトランジスタＱ１〜Ｑ３とを用いてその動作を説明した。しかしながら、直列抵抗群ＲＧにおいて直列に接続する抵抗の段数は４段に限定されず、また、これら抵抗同士の接続点に接続されるトランジスタの数も３個に限定されない。
【００４６】
要するに、直列抵抗群としては、第１〜第ｎ（ｎは２以上の整数）の抵抗が直列に接続されたものであれば良いのである。この際、第１〜第ｎの抵抗のうちの一端の抵抗には出力ラインが接続、又は供給電圧が印加されており、第１〜第ｎの抵抗のうちの他端の抵抗には、基準電圧生成トランジスタＱＲのドレイン端及びソース端のうちの他端が接続されている。更に、電圧印加部には、第１〜第ｎの抵抗の各接続点に夫々のドレイン端及びソース端のうちの一端が接続されている第１〜第（ｎ−１）のトランジスタが設けられている。この際、第１〜第（ｎ−１）のトランジスタの各々は、ドレイン端及びソース端のうちの他端に接地電位が印加されており、且つ自身のドレイン端と自身のゲート端とが接続されている。
【符号の説明】
【００４７】
１０                    出力トランジスタ
１１                    分圧回路
１２                    基準電圧生成回路              
１３                    差動増幅器
Ｑ１〜Ｑ３              トランジスタ
Ｒａ、Ｒｂ、Ｒ１〜Ｒ４  抵抗
【図１】
0006371713.tif 000002
【図２】
0006371713.tif 000003
【図３】
0006371713.tif 000004