(57)【特許請求の範囲】
【請求項１】
各々が信号を出力する増幅トランジスタを備える複数の画素が複数行および複数列の２次元に配置されるとともに、ｎ（ｎは１以上の自然数）個の前記増幅トランジスタの出力が混合されるｎ行の第１領域、およびｍ（ｍ＞ｎ）個の前記増幅トランジスタの出力が混合されるｍ行の第２領域を含む画素領域と、
前記増幅トランジスタからの電圧が出力される列信号線と、
前記列信号線における電圧をクリップするとともに、前記第２領域よりも前記第１領域に近い位置に配置されたクリップ回路と、
前記増幅トランジスタの負荷となる列電流源と、
を有し、
前記列信号線に、前記列電流源、前記クリップ回路、前記第１領域、前記第２領域が順に配置された固体撮像装置。
【請求項２】
各々が信号を出力する増幅トランジスタを備える複数の画素が複数行および複数列の２次元に配置されるとともに、オンである期間が重なるｎ（ｎは１以上の自然数）個の前記増幅トランジスタからの信号が出力されるｎ行の第１領域、およびオンである期間が重なるｍ（ｍ＞ｎ）個の前記増幅トランジスタからの信号が出力されるｍ行の第２領域を含む画素領域と、
前記増幅トランジスタからの電圧が出力される列信号線と、
前記列信号線における電圧をクリップするとともに、前記第２領域よりも前記第１領域に近い位置に配置されたクリップ回路と、
前記増幅トランジスタの負荷となる列電流源と、
を有し、
前記列信号線に、前記列電流源、前記クリップ回路、前記第１領域、前記第２領域が順に配置された固体撮像装置。
【請求項３】
前記第１領域は、前記複数の画素の一部である複数のオプティカル・ブラック画素が複数行に亘って配されたオプティカル・ブラック画素領域に設定され、前記第２領域は前記複数の画素の一部である複数の開口画素が複数行に亘って配された開口画素領域に設定される請求項１または２に記載の固体撮像装置。
【請求項４】
前記増幅トランジスタは、ｎ型ＭＯＳトランジスタであり、前記増幅トランジスタのソースの電流は、前記列信号線を介して前記列電流源に流れる、請求項１乃至３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記増幅トランジスタは、ｐ型ＭＯＳトランジスタであり、前記列電流源からの電流は、前記列信号線を介して前記増幅トランジスタのソースに流れる請求項１乃至３のいずれか１項に記載の固体撮像装置。
【請求項６】
前記列信号線は第１列信号線および第２列信号線を含み、第１列信号線には、前記列電流源、前記クリップ回路、前記第１領域、前記第２領域が順に配置され、第２列信号線には、前記クリップ回路、前記第１領域、前記第２領域、前記列電流源が順に配置された請求項１乃至５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記画素は光電変換により得られた電荷を蓄積する浮遊拡散容量を有し、前記クリップ回路はリセットされた前記浮遊拡散容量の電圧に基づく前記列信号線の電圧をクリップする請求項１乃至６のいずれか１項に記載の固体撮像装置。
【請求項８】
複数の前記浮遊拡散容量における電荷を混合する接続トランジスタをさらに備える請求項７に記載の固体撮像装置。
【請求項９】
請求項１乃至８のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力された信号を処理する信号処理部とを有する撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置および撮像システムに関する。
【背景技術】
【０００２】
特許文献１には、ＣＭＯＳ型固体撮像装置において強い光が画素に入射したときでも、列信号線（特許文献１の図１のＶ１〜Ｖ３）の電圧がクリップＭＯＳ（特許文献１の図１のＭ７１〜７３）により設定された電圧に制限されることが開示されている。また、特許文献２には、撮像領域（図１の１１）の複数の増幅トランジスタ（図１のＴｂ）の信号出力を列信号線（図１のＶＬＩＮ１、ＶＬＩＮ２、ＶＬＩＮ３）上で混合することが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２３０９７４号公報
【特許文献２】特開２０１１−０９７６４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１および特許文献２は縦縞ノイズを低減する回路構成を開示していない。本発明の課題は、黒沈み現象を抑制しながら、縦縞ノイズを低減可能な固体撮像装置を提供することである。
【課題を解決するための手段】
【０００５】
本発明に係る固体撮像装置は、各々が信号を出力する増幅トランジスタを備える複数の画素が複数行および複数列の２次元に配置されるとともに、ｎ（ｎは１以上の自然数）個の前記増幅トランジスタの出力が混合されるｎ行の第１領域、およびｍ（ｍ＞ｎ）個の前記増幅トランジスタの出力が混合されるｍ行の第２領域を含む画素領域と、前記増幅トランジスタからの電圧が出力される列信号線と、前記列信号線における電圧をクリップするとともに、前記第２領域よりも前記第１領域に近い位置に配置されたクリップ回路と、前記増幅トランジスタの負荷となる列電流源と、を有し、前記列信号線に、前記列電流源、前記クリップ回路、前記第１領域、前記第２領域が順に配置される。
本発明に係る他の固体撮像装置は、各々が信号を出力する増幅トランジスタを備える複数の画素が複数行および複数列の２次元に配置されるとともに、オンである期間が重なるｎ（ｎは１以上の自然数）個の前記増幅トランジスタからの信号が出力されるｎ行の第１領域、およびオンである期間が重なるｍ（ｍ＞ｎ）個の前記増幅トランジスタからの信号が出力されるｍ行の第２領域を含む画素領域と、前記増幅トランジスタからの電圧が出力される列信号線と、前記列信号線における電圧をクリップするとともに、前記第２領域よりも前記第１領域に近い位置に配置されたクリップ回路と、前記増幅トランジスタの負荷となる列電流源と、を有し、前記列信号線に、前記列電流源、前記クリップ回路、前記第１領域、前記第２領域が順に配置される。
【発明の効果】
【０００６】
本発明によれば、混合行数の少ない画素領域に近い位置にクリップ回路を配置することにより、画像の黒沈み現象を抑制しながら、縦縞ノイズを低減可能な固体撮像装置を提供することができる。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態の固体撮像装置の回路図
【図２】第１実施形態の周辺回路部の回路図
【図３】第１実施形態のＯＢ画素領域走査時の動作を表すタイミングチャート
【図４】第１実施形態の開口画素領域走査時の動作を表すタイミングチャート
【図５】第１実施形態のクリップ電圧の説明図
【図６】第１実施形態のクリップ電圧の説明図
【図７】第２実施形態の固体撮像装置の回路図
【図８】第３実施形態の開口画素領域の回路図
【図９】第３実施形態の開口画素領域走査時の動作を表すタイミングチャート
【図１０】第４実施形態の単位画素回路およびクリップ回路の回路図
【図１１】第５実施形態の撮像システムのブロック図
【発明を実施するための形態】
【０００８】
（第１実施形態）
図１は、第１実施形態の固体撮像装置の回路構成を示している。固体撮像装置は、画素領域１、周辺回路部４、および、列信号線５の電圧が所定の値以下にならないように制限するためのクリップ回路部１２を備える。画素領域１は、行および列の２次元に配列された複数の単位画素１０を備えている。また、画素領域１は、フォトダイオードがＡｌなどで遮光された単位画素１０からなるオプティカル・ブラック画素領域（ＯＢ画素領域）２、フォトダイオードが遮光されていない単位画素１０からなる開口画素領域３を含む。なお、本明細書において、行方向とは図面において横方向を示し、列方向とは図面において縦方向を示すものとする。
【０００９】
ＯＢ画素領域２は複数の画素行からなるが、図１では画素行９−１、９−２のみが示されている。また、開口画素領域３も同様に複数の画素行からなるが、図１では画素行９−３、９−４、９−５、９−６のみが示されている。各画素行はそれぞれ２画素共有された複数の単位画素１０からなり、図１では４つの単位画素１０が示されている。単位画素１０は、フォトダイオードＤ１、Ｄ２、第１行の転送トランジスタＭｄ１、第２行の転送トランジスタＭｄ２、リセットトランジスタＭｃ、増幅トランジスタＭｂ、選択トランジスタＭａ、および、増幅トランジスタＭｂの入力ノードＮＦを有する。本実施形態においては、単位画素１０のトランジスタはｎ型ＭＯＳトランジスタにより構成されている。
【００１０】
入力ノードＮＦは、転送トランジスタＭｄ１、Ｍｄ２のドレイン、リセットトランジスタＭｃのソース、増幅トランジスタＭｂのゲートに接続されている。２個のフォトダイオードＤ１、Ｄ２、２個の転送トランジスタＭｄ１、Ｍｄ２は、リセットトランジスタＭｃ、増幅トランジスタＭｂ、選択トランジスタＭａ、入力ノードＮＦを共有している。転送トランジスタＭｄ１、Ｍｄ２がオンになることにより、フォトダイオードＤ１、Ｄ２の電荷が入力ノードＮＦに転送され、入力ノードＮＦはいわゆる浮遊拡散容量（フローティングディフュージョン、以下「ＦＤ」と称する）として機能する。なお、画素領域１には、多数の単位画素１０が存在し、画素領域１の画素行数をＭ、列数をＮとすれば、２×Ｍ×Ｎ個のフォトダイオードが存在する。以後の説明では、単位画素１０は２つのフォトダイオード行を含むので、画素行内の２つのフォトダイオード行をそれぞれＤ１行およびＤ２行と称する。
【００１１】
画素領域１には、信号線φＳＥＬ１〜６、φＲＥＳ１〜６、φＴＸ１１〜６１、φＴＸ１２〜６２が行方向に延在して配置されている。転送トランジスタＭｄ１のゲートにはφＴＸ１１が接続され、φＴＸ１１がハイレベルとなると、転送トランジスタＭｄ１はフォトダイオードＤ１において光電変換により得られた電荷を入力ノードＮＦに転送する。同様に、転送トランジスタＭｄ２のゲートにはφＴＸ１２が接続され、φＴＸ１２がハイレベルとなると、転送トランジスタＭｄ２はフォトダイオードＤ２の電荷を入力ノードＮＦに転送する。増幅トランジスタＭｂは入力ノードＮＦにおける電圧に応じた信号を出力する。リセットトランジスタＭｃのゲートにはφＲＥＳ１が接続され、φＲＥＳ１がハイレベルとなると、リセットトランジスタＭｃは入力ノードＮＦの電荷をリセットする。選択トランジスタＭａのゲートにはφＳＥＬ１が接続され、φＳＥＬ１がハイレベルになると、選択トランジスタＭａは増幅トランジスタＭｂからの信号を列信号線５に出力する。列信号線５には、入力ノードＮＦのリセット時のリセット電圧、およびフォトダイオードＤ１、Ｄ２の電荷に基づく輝度電圧が出力され得る。画素領域１の各列には、列信号線５がそれぞれ配置されている。列信号線５は、列方向に並ぶ単位画素１０の選択トランジスタＭａのソースに接続され、これら単位画素１０に共通の信号線をなしている。
【００１２】
クリップ回路部１２は列信号線５のそれぞれに設けられた複数のクリップ回路１４を有している。クリップ回路１４は、それぞれｎ型ＭＯＳトランジスタであるクリップトランジスタＭｇ、クリップ選択トランジスタＭｆを含む。クリップトランジスタＭｇのドレインは電源に接続され、ソースはクリップ選択トランジスタＭｆを介して列信号線５に接続されている。また、クリップトランジスタＭｇのゲートにはクリップ電圧の閾値に対応するクリップ電圧Ｖclipが印加される。クリップ選択トランジスタＭｆのゲートには信号線φＣＬＩＰ＿ＳＥＬが接続されており、φＣＬＩＰ＿ＳＥＬがハイレベルになると、クリップトランジスタＭｇのソースはクリップ選択トランジスタＭｆを介して列信号線５に接続される。一方、単位画素１０において、φＳＥＬ１がハイレベルになると、増幅トランジスタＭｂのソースは選択トランジスタＭａを介して列信号線５に接続される。クリップトランジスタＭｇのソース、増幅トランジスタＭｂのソースは共通に接続され、クリップトランジスタＭｇ、増幅トランジスタＭｂは差動の構成となる。増幅トランジスタＭｂのゲート電圧がクリップ電圧Ｖclipよりも十分に高い場合には、クリップトランジスタＭｇはオフとなり、増幅トランジスタＭｂのゲート電圧に応じた電圧が列信号線５に出力される。増幅トランジスタＭｂのゲート電圧が低下し、クリップ電圧Ｖclipに近づくと、クリップトランジスタＭｇがオンになり、増幅トランジスタＭｂのソース電圧はクリップされる。従って、列信号線５はクリップ電圧Ｖclipによって定められた電圧以下には下がらない。
【００１３】
周辺回路部４は列信号線５に出力された輝度電圧、リセット電圧をサンプリングし、増幅する回路を含む。また、図示されていないが、固体撮像装置は制御信号を生成するタイミングジェネレータ、画素行を選択する垂直走査回路を備える。垂直走査回路は、任意の複数の画素行の画素信号の混合を行い、複数行を同時読み出しすることが可能である。画素領域１には、ｎ（ｎは１以上の自然数）個の単位画素１０から列信号線に信号出力する画素行を有するｎ行混合領域と、ｍ（ｍ＞ｎ）個の単位画素１０から列信号線５に信号出力する画素行を有するｍ行混合領域とが設定され得る。本実施形態においては、ｎ行混合領域はＯＢ画素領域２に設定され、ｍ行混合領域は開口画素領域３に設定される。列信号線５の信号電圧を制限するクリップ回路部１２は、ｍ行混合領域よりもｎ行混合領域に近い位置に配置されている。なお、ｎ行混合領域は開口画素領域３に配置されても良い。以上のような回路配置で画素混合を行うことで、後述するように、最適なクリップ電圧を設定でき、黒沈み現象を抑制するとともに縦縞ノイズをも低減できる。
【００１４】
図２は、周辺回路部４の回路図である。周辺回路部４は、列読み出し回路６、ゲインアンプＧＡ、入力容量Ｃｉ、フィードバック容量Ｃｆ、リセット電圧用容量ＣＮ１、輝度電圧用容量ＣＰ１、リセット電圧用容量ＣＮ２、輝度電圧用容量ＣＰ２、リセット電圧用アンプＡＮ、輝度電圧用アンプＡＰを含む。また、周辺回路部４は、列電流源Ｉｂ、差動チップ外出力回路ＭＡ、ＭＯＳトランジスタからなるスイッチＳＧ、ＳＮ１、ＳＰ１、ＳＢＮ、ＳＳＮ、ＳＢＰ、ＳＳＰ、ＳＮ２、ＳＰ２、ＳＮ３１、ＳＰ３１、ＳＮ３２、ＳＰ３２を含む。これらのスイッチは図示されていないタイミングジェネレータ、水平走査回路によって駆動される。
【００１５】
列電流源Ｉｂは、選択トランジスタＭａがオンとなった場合において、増幅トランジスタＭｂの負荷となる。すなわち、増幅トランジスタＭｂのソースからの電流は、列信号線５を介して列電流源Ｉｂに流れる。ゲインアンプＧＡは差動増幅器から構成され、非反転入力には基準電圧Ｖｒｅｆが印加され、反転入力には入力容量Ｃｉを介して列信号線５が接続されている。フィードバック容量ＣｆにはスイッチＳＧが並列に接続されており、スイッチＳＧがオンになると、ゲインアンプＧＡはボルテージフォロアとして動作する。スイッチＳＧがオフになると、ゲインアンプＧＡは（Ｃｉ／Ｃｆ）のゲインにて動作する。
【００１６】
リセット電圧用容量ＣＮ１はリセット時の信号を保持するためのコンデンサであり、ここで、リセット時とはフォトダイオードＤ１の電荷が転送される前の状態をいう。すなわち、リセット時の入力ノードＮＦに対応した信号が増幅トランジスタＭｂ、ゲインアンプＧＡを介してリセット電圧用容量ＣＮ１に書き込まれる。輝度電圧用容量ＣＰ１は輝度電圧を保持するためのコンデンサであり、フォトダイオードＤ１の電荷が転送された後の入力ノードＮＦに対応した信号が増幅トランジスタＭｂ、ゲインアンプＧＡを介して輝度電圧用容量ＣＰ１に書き込まれる。
【００１７】
リセット電圧用アンプＡＮは差動増幅器から構成されており、非反転入力にはクランプ電圧ＶＣＬＡＭＰが印加され、反転入力にはリセット電圧用容量ＣＮ１が接続されている。リセット電圧用アンプＡＮの出力はスイッチＳＮ２を介してリセット電圧用容量ＣＮ２に接続されている。リセット電圧用容量ＣＮ２はさらにスイッチＳＮ３１を介してリセット電圧用の水平信号線７に接続され、水平信号線７は差動チップ外出力回路ＭＡに接続されている。輝度電圧用アンプＡＰ、輝度電圧用容量ＣＰ２も同様に構成され、輝度電圧用アンプＡＰの出力はスイッチＳＰ３１、輝度電圧用の水平信号線８を介して差動チップ外出力回路ＭＡに接続されている。差動チップ外出力回路ＭＡは、（輝度電圧−リセット電圧）の信号を生成し、相関二重サンプリングした電圧をチップ外に出力する。
【００１８】
図３のタイミングチャートを参照しながら、第１実施形態の固体撮像装置のＯＢ画素領域２の信号の読み出し動作を説明する。まず、時刻ｔ０において、φＳＥＬ１がハイレベルになり、ｎ型ＭＯＳの選択トランジスタＭａがオンし、画素行９−１が選択される。同時に、φＣＬＩＰ＿ＳＥＬがハイレベルになり、クリップ選択トランジスタＭｆがオンし、クリップ回路１４が選択されるとともに、クリップトランジスタＭｇのゲートに所定のクリップ電圧Ｖclipが供給される。同時に、φＳＧがハイレベルでスイッチＳＧがオンになり、ゲインアンプＧＡが基準電圧Ｖｒｅｆに対するボルテージフォロワとして動作し、基準電圧Ｖｒｅｆを出力する。さらに、φＳＢＮ、φＳＢＰがローレベルでスイッチＳＢＮ、ＳＢＰがオフとなり、φＳＳＮ、φＳＳＰがハイレベルでスイッチＳＳＮ、ＳＳＰがオンとなる。これにより、リセット電圧用アンプＡＮと輝度電圧用アンプＡＰがサンプリングモードとなり、リセット電圧用容量ＣＮ１と輝度電圧用容量ＣＰ１は信号を書き込み可能な状態となる。そして、φＳＮ１とφＳＰ１がハイレベルになることで、基準電圧ＶｒｅｆがゲインアンプＧＡを介してリセット電圧用容量ＣＮ１と輝度電圧用容量ＣＰ１に書き込まれる。
【００１９】
時刻ｔ１において、φＲＥＳ１がローレベルになり、画素行９−１のリセットトランジスタＭｃがオフとなり、入力ノードＮＦが浮遊状態になる。時刻ｔ２において、φＳＮ１、φＳＰ１がローレベルでスイッチＳＮ１、ＳＰ１がオフとなり、リセット電圧用容量ＣＮ１と輝度電圧用容量ＣＰ１への基準電圧Ｖｒｅｆの書き込みが終わる。
【００２０】
時刻ｔ３において、φＳＧがローレベルでスイッチＳＧがオフとなり、ゲインアンプＧＡのゲインが（Ｃｉ／Ｃｆ）になる。時刻ｔ４において、φＳＮ１がハイレベルでスイッチＳＮ１がオンとなり、画素行９−１に含まれる単位画素１０の入力ノードＮＦのリセット時の電圧が、列電流源Ｉｂを負荷とした増幅トランジスタＭｂを介して、リセット電圧用容量ＣＮ１に書き込まれ始める。すなわち、フォトダイオードＤ１、Ｄ２の電荷が転送される前の状態の信号がリセット電圧用容量に供給される。時刻ｔ５において、φＳＮ１がオフとなり、入力ノードＮＦにおけるリセット電圧のリセット電圧用容量ＣＮ１への書き込みが終わる。
【００２１】
時刻ｔ６において、φＳＰ１がハイレベルでスイッチＳＰ１がオンとなり、画素行９−１に含まれる単位画素１０の入力ノードＮＦの電圧が増幅トランジスタＭｂを介して輝度電圧用容量ＣＰ１に書き込まれ始める。時刻ｔ７において、クリップ電圧Ｖclipが０Ｖとなり、クリップの有効期間が終了する。また、φＴＸ１１がハイレベルとなり、画素行９−１のＤ１行の転送トランジスタＭｄ１がオンし、フォトダイオードＤ１への光照射で蓄積された電子が、入力ノードＮＦに転送される。すると、入力ノードＮＦの電圧がフォトダイオードＤ１の蓄積電荷量に応じて下がり、その電圧が輝度電圧用容量ＣＰ１に書き込まれる。
【００２２】
時刻ｔ８において、φＴＸ１１がローレベルとなり、画素行９−１のＤ１行の転送トランジスタＭｄ１がオフになり、フォトダイオードＤ１で蓄積された電子の、入力ノードＮＦへの転送が終了する。時刻ｔ９において、φＳＰ１がローレベルでスイッチＳＰ１がオフとなり、輝度電圧用容量ＣＰ１への輝度電圧の書き込みが終了する。
【００２３】
時刻ｔ１０において、φＲＥＳ１がハイレベルで、画素行９−１のｎ型ＭＯＳリセットトランジスタＭｃがオンとなり、入力ノードＮＦの浮遊状態が終わる。同時に、φＳＢＮ、φＳＢＰがハイレベルでスイッチＳＢＮ、ＳＢＰがオンになり、φＳＳＮ、φＳＳＰがローレベルでスイッチＳＳＮ、ＳＳＰがオフとなる。これにより、リセット電圧用アンプＡＮがリセット電圧用容量ＣＮ１の信号読み出しモードになり、輝度電圧用アンプＡＰが輝度電圧用容量ＣＰ１の信号読み出しモードになる。時刻ｔ１１において、φＳＮ２がハイレベルでスイッチＳＮ２がオンとなり、リセット電圧用容量ＣＮ１に書き込まれたリセット電圧がリセット電圧用アンプＡＮにより、リセット電圧用容量ＣＮ２に書き込まれ始める。また、φＳＰ２がハイレベルでスイッチＳＰ２がオンになり、輝度電圧が輝度電圧用アンプＡＰにより輝度電圧用容量ＣＰ２に書き込まれ始める。
【００２４】
時刻ｔ１２において、φＳＥＬ１がローレベルで画素行９−１の選択トランジスタＭａがオフし、画素行９−１のＤ１行の画素信号の、周辺回路部４への読み出しが終わる。時刻ｔ１３において、φＳＮ２とφＳＰ２がローレベルになり、リセット電圧用容量ＣＮ２と輝度電圧用容量ＣＰ２へのリセット電圧と輝度電圧の書き込みが終了する。同時に、φＳＢＮ、φＳＢＰがローレベルでスイッチＳＢＮ、ＳＢＰがオフ、φＳＳＮ、φＳＳＰがハイレベルでスイッチＳＳＮ、ＳＳＰがオンとなり、リセット電圧用アンプＡＮと輝度電圧用アンプＡＰがサンプリングモードに復帰する。
【００２５】
時刻ｔ１４において、φＳＮ３１とφＳＰ３１がハイレベルでスイッチＳＮ３１とＳＰ３１がオンになる。すると、リセット電圧用容量ＣＮ２と輝度電圧用容量ＣＰ２に蓄積された１列目のリセット電圧と輝度電圧が、それぞれリセット電圧用水平信号線７と輝度電圧用水平信号線８に読み出される。ここで、輝度電圧用容量ＣＰ２の容量値をＣ１、リセット電圧用水平信号線７と輝度電圧用水平信号線８の容量値をＣ２とした場合、リセット電圧および輝度電圧はＣ１／（Ｃ１＋Ｃ２）で表されるゲインで読み出される。この時、リセット電圧用容量ＣＮ２と輝度電圧用容量ＣＰ２における電圧も同様にＣ１／（Ｃ１＋Ｃ２）のゲインで変化する。差動チップ外出力回路ＭＡは、リセット電圧用水平信号線７と輝度電圧用水平信号線８から（輝度電圧−リセット電圧）の信号を生成し、相関二重サンプリングした電圧をチップ外に出力する。
【００２６】
時刻ｔ１５において、φＳＮ３２とφＳＰ３２がハイレベルでスイッチＳＮ３２とＳＰ３２がオンになる。これにより、リセット電圧用容量ＣＮ２と輝度電圧用容量ＣＰ２に蓄積された２列目のリセット電圧と輝度電圧が、それぞれリセット電圧用水平信号線７と輝度電圧用水平信号線８に読み出される。ＳＮ３２とＳＰ３２以降のスイッチは時刻ｔ１５以降、順次オンする。全列のスイッチオンが終了し、最終列の相関二重サンプリングされた電圧が差動チップ外出力回路ＭＡによって出力された時点で、画素行９−１のＤ１行の画素信号のチップ外への出力が終了する。
【００２７】
時刻ｔ１３以降、画素行９−１のＤ２行のリセット電圧と輝度電圧が読み出される。Ｄ２行の読み出し動作は、画素行９−１のＤ１行の読み出し動作（時刻ｔ０〜ｔ１３）と同様であるので、その説明を省略する。さらに、時刻ｔ１６からｔ１７において、画素行９−２の画素信号が読み出される。画素行９−２の読み出し動作は、画素行９−１の読み出し動作（時刻ｔ０〜ｔ１６）と同様である。ただし、上述の説明において、φＳＥＬ１、φＲＥＳ１、φＴＸ１１、φＴＸ１２は、それぞれφＳＥＬ２、φＲＥＳ２、φＴＸ２１、φＴＸ２２に読み替えられる。
【００２８】
次に、図４のタイミングチャートを参照しながら、第１実施形態の開口画素領域３の信号の読み出し動作を説明する。周辺回路部４の動作は、ＯＢ画素領域２の信号の読み出し動作と同じであるため、図４のタイミングチャートでは周辺回路部４の制御信号は省略されている。
【００２９】
まず、時刻ｔ０において、φＳＥＬ３、φＳＥＬ４、φＳＥＬ５がハイレベルになり、選択トランジスタＭａがオンとなり、開口画素領域３の画素行９−３、９−４、９−５が同時に選択される。φＣＬＩＰ＿ＳＥＬがハイレベルになり、クリップ選択トランジスタＭｆがオンとなり、クリップ回路１４が選択される。クリップトランジスタＭｇのゲートに所定のクリップ電圧Ｖclipが供給され、列信号線５の電圧はクリップ可能な状態となる。
【００３０】
時刻ｔ１において、φＲＥＳ３、φＲＥＳ４、φＲＥＳ５がローレベルになり、画素行９−３、９−４、９−５のリセットトランジスタＭｃがオフになる。これにより、入力ノードＮＦが浮遊状態になり、入力ノードＮＦのリセット電圧が読み出される。このとき、画素行９−３、９−４、９−５が選択されているため、これら３つの画素行からの画素信号が列信号線５上で混合され、その電圧がリセット電圧用容量ＣＮ１に書き込まれる。
【００３１】
時刻ｔ７において、クリップ電圧Ｖclipが０Ｖとなり、クリップの有効期間が終了する。また、φＴＸ３１、φＴＸ４１、φＴＸ５１がハイレベルで画素行９−３、９−４、９−５のＤ１行の転送トランジスタＭｄ１がオンとなり、フォトダイオードＤ１への光照射で蓄積された電子が、入力ノードＮＦに転送される。すると、入力ノードＮＦの電圧がフォトダイオードＤ１の蓄積電荷量に応じて下がる。
【００３２】
時刻ｔ８において、φＴＸ３１、φＴＸ４１、φＴＸ５１がローレベルとなり、画素行９−３、９−４、９−５のＤ１行の転送トランジスタＭｄ１がオフとなる。これにより、フォトダイオードＤ１への光照射で蓄積された電子の、入力ノードＮＦへの転送が終了する。次いで、入力ノードＮＦの輝度電圧が読み出される。このとき、同時に選択されている画素行９−３、９−４、９−５からの画素信号が列信号線５上で混合され、その電圧が輝度電圧用容量ＣＰ１に書き込まれる。
【００３３】
時刻ｔ１０において、φＲＥＳ３、φＲＥＳ４、φＲＥＳ５がハイレベルで、画素行９−３、９−４、９−５のリセットトランジスタＭｃがオンとなり、入力ノードＮＦの浮遊状態が終わる。時刻ｔ１２において、φＳＥＬ３、φＳＥＬ４、φＳＥＬ５がローレベルで画素行９−３、９−４、９−５の選択トランジスタＭａがオフとなり、画素行９−３、９−４、９−５の画素信号の、周辺回路部４への読み出しが完了する。
【００３４】
時刻ｔ１３以降、画素行のＤ２行のリセット電圧と輝度電圧が読み出される。Ｄ２行の読み出し動作は、Ｄ１行の読み出し動作（時刻ｔ０〜ｔ１２）と同様である。時刻ｔ１５以降、時刻ｔ０〜ｔ１４と同様、３つの画素行が同時に選択されていく。
【００３５】
図５は、通常輝度の被写体、高輝度の被写体のそれぞれの撮影時における、列信号線５の電圧変化を示している。図５において、上から順に、転送パルスφＴＸ、通常輝度時の電圧、クリップ電圧、高輝度時の電圧が示されている。期間Ｔ１は単位画素１０がリセットされてからφＴＸがハイレベルになるまで（時刻ｔ７）の期間を表し、期間Ｔ２は光電荷の転送以降の期間を表している。時刻ｔ５は、リセット電圧ＶＲを確定するサンプリング時刻であり、時刻ｔ９は、輝度電圧Ｖ１あるいはＶ２を確定するサンプリング時刻である。
【００３６】
通常輝度の被写体撮像時において、入力ノードＮＦのリセット時の画素信号がリセット電圧ＶＲとして列信号線５に出力される。期間Ｔ１においてクリップ電圧Ｖclipは電圧ＶＨとなっているが、リセット電圧ＶＲは電圧ＶＨよりも高いため、リセット電圧ＶＲはクリップされることなくサンプリングされる（時刻ｔ５）。時刻ｔ７において、転送パルスφＴＸがハイレベルとなり、フォトダイオードの電荷が読み出され、輝度電圧として列信号線に出力される。ΔＶは、転送パルスφＴＸがハイレベルおよびローレベルに変化することによる信号の振幅を示している。φＴＸがハイレベルに変化する際、フォトダイオードＤ１の電荷はＦＤへ転送され、列信号線の電圧はその電荷に基づき低下し始める。時刻ｔ７において、クリップ電圧Ｖclipは輝度電圧がクリップされない電圧ＶＬ（例えば０Ｖ）まで低下する。時刻ｔ９において輝度電圧Ｖ１がサンプリングされ、その後、相関二重サンプリングにより差分信号（Ｖ１−ＶＲ）が得られる。
【００３７】
次に高輝度被写体撮像時の黒沈み現象について説明する。図５において、高輝度被写体撮像時の画素信号は破線で示されている。期間Ｔ１において、太陽光のように非常に強い光がフォトダイオードに入射すると、フォトダイオードに発生した多量の光電荷の一部がＦＤに漏れ込み、ＦＤの電圧が低下する。仮に、クリップ回路が無いとすると、リセット電圧ＶＲに漏れ込み電圧が重畳された電圧ＶＲ１が列信号線に出力されてしまう。期間Ｔ２において、輝度電圧である画素の飽和信号をＶ２とすると、通常輝度被写体撮像時には、リセット電圧ＶＲを基準電圧とした相関二重サンプリングがなされ、差分信号Ｓ１（＝Ｖ２−ＶＲ）が飽和信号レベルとして得られる。ところが、高輝度被写体撮像時には、電圧ＶＲ１を基準電圧とした相関二重サンプリングがなされ、差分信号Ｓ２（＝Ｖ２−ＶＲ１）が飽和信号レベルとなる。このように、基準電圧であるリセット電圧の変動により、差分信号Ｓ２は差分信号Ｓ１より小さくなってしまう。例えば、スポット光のような高輝度被写体の画像部分では、スポット部の画像信号が周囲の通常輝度被写体の画像に対して低い画像信号レベルとなり、黒く見える。この状態を黒沈み現象と呼んでいる。
【００３８】
この黒沈み現象を抑制するために、クリップ回路１４は期間Ｔ１の列信号線のリセット電圧の低下を制限している。すなわち、高輝度被写体撮像時の期間Ｔ１において、列信号線のリセット電圧はＶＲ１ではなくクリップ電圧ＶＨに制限される。なお、制限されたリセット電圧は、破線で示すＶＲ２であるが、これはクリップ電圧ＶＨとほぼ同じ電圧である。
【００３９】
このように、クリップ回路１４は、期間Ｔ１の列信号線電圧が低下しすぎないよう制限することが目的であるから、クリップ電圧は十分に高い必要がある。しかし、列信号線５の電圧は、列信号線５に接続されている列電流源Ｉｂ、列信号線５の抵抗による電圧降下、複数の画素を同時に駆動する画素混合などの要因によって変化し得る。この電圧変化を考慮しないでクリップ電圧を設定すると、リセット電圧をサンプリングする際に、増幅トランジスタＭｂのゲート電圧がクリップ電圧ＶＨに近づくことがある。この場合、クリップトランジスタＭｇに電流が流れ始め、リセット電圧のクリップが開始される。このクリップによるリセット電圧ＶＲが列信号線毎に異なり、縦縞状のノイズとして現れる。すなわち、黒沈み現象を抑制するためにクリップ電圧を上げ過ぎると、暗時において縦縞ノイズが生じ易くなる。
【００４０】
本実施形態によれば、黒沈み現象を抑制しながら、かつ縦縞ノイズが発生しないように、列信号線の動作点をクリップ電圧よりも十分に高くすることができる。次に、本実施形態におけるクリップ電圧の設定について説明する。
【００４１】
図６（ａ）の左図は、本実施形態における、単位画素１０、クリップ回路１４、および、周辺回路部４の配置を示し得る。クリップ回路１４に近い単位画素１０の電圧をＶａ、遠い単位画素１０の電圧をＶｂとする。列信号線５には、単位画素１０からクリップ回路１４に向かって電流が流れ、列信号線５の抵抗Ｒによる電圧降下が発生し、電圧Ｖａは電圧Ｖｂよりも低くなる。単位画素１０の増幅トランジスタＭｂの出力電圧がクリップ回路１４からの距離に依らず一定であると仮定すると、読み出す単位画素１０がクリップ回路１４から遠いほど、列信号線５の抵抗によってクリップ回路１４近傍の列信号線５の電圧は低くなる。一方、画素混合動作では、複数の選択トランジスタＭａを同時にオンとし、複数の増幅トランジスタＭｂが並列に列信号線５に接続されるため、増幅トランジスタＭｂの実質的なチャネル幅が大きくなる。これは、増幅トランジスタＭｂのゲート・ソース間電圧が小さくなることを意味し、これにより、増幅トランジスタＭｂのソース電圧、すなわち列信号線５の動作点が高くなる。よって、ｎ画素混合を行ったＯＢ画素領域２に比べて、ｎ行より多いｍ画素混合を行った開口画素領域３の列信号線５の電圧の動作点が高くなる。列信号線５の電圧の動作点が上昇することにより、クリップ電圧を高くしたとしても、クリップトランジスタＭｇはオンし難くなり、暗時における縦縞ノイズを低減することができる。また、クリップ電圧を高くすることができるため、クリップ電圧の範囲を拡大することができ、高輝度時の黒沈み現象を有効に抑制することが可能となる。
【００４２】
図６（ａ）の右図は、本実施形態の周辺回路部４、クリップ回路部１２、ＯＢ画素領域２、開口画素領域３の順に配置した時の列信号線５の電圧を示している。列信号線５においてクリップ回路１４から離れた単位画素１０の電圧Ｖｂは、電圧Ｖａに対して、列信号線の抵抗の電圧降下ＲＩだけ低下し、クリップ回路１４において破線で示す電圧Ｖｂ１になる。一方、ＯＢ画素領域２はｎ画素の同時読み出し、開口画素領域３ではｍ画素（ｍ＞ｎ）の画素混合動作を行うので、電圧Ｖｂ１は高くなり、クリップ回路１４における電圧は一点鎖線で示す電圧Ｖｂ２に上昇する。従って、クリップ電圧ＶＨをクリップ回路１４の近傍の電圧Ｖａに設定した場合であっても、クリップトランジスタＭｇに電流が流れ難くなり、縦縞ノイズは低減される。
【００４３】
図６（ｂ）は、図６（ａ）に対して、ＯＢ画素と開口画素の位置が入れ替わった構成を示している。列信号線５においてクリップ回路１４から離れた単位画素１０の電圧Ｖｂは、列信号線５の抵抗Ｒによる電圧降下ＲＩだけ低下し、クリップ回路１４において電圧Ｖｂ２となる。クリップ回路１４近傍の単位画素１０の電圧Ｖａは、画素混合により上昇し、一点鎖線で示す電圧Ｖａ２になる。この場合、開口画素領域３よりも相対的に遠くに位置するＯＢ画素領域２を読み出す際の電圧Ｖｂ２が最も低くなる。すなわち、ＯＢ画素領域２の単位画素を読み出す際に、クリップトランジスタＭｇが最もオンになり易く、縦縞ノイズが生じやすくなる。ここで、列信号線５の電圧がクリップされないようにするためには、クリップ電圧ＶＨをＶｂ２に下げる必要がある。ところが、クリップ電圧を下げると、クリップ電圧範囲は狭くなり、高輝度撮像時における黒沈み現象を抑制し難くなる。従って、高輝度時における黒沈み現象を低減しながら、暗時の縦縞ノイズを抑制するためには、図６（ｂ）の回路配置よりも、本実施形態である図６（ａ）の回路配置が有効であることが上述の考察から確認できる。
【００４４】
（第２実施形態）
図７は、第２実施形態の固体撮像装置の回路構成を示している。図１との差異は、周辺回路部が画素領域１の両側に配置されており、一方が奇数列の画素信号を読み出す周辺回路部４−１、他方が偶数列の画素信号を読み出す周辺回路部４−２となっていることにある。ＯＢ画素領域２の画素行走査および開口画素領域３の画素行の走査の読み出し動作は、それぞれ図３および図４と同様である。
【００４５】
奇数列（第１列信号線）では、第１実施形態において説明したように、読み出す画素行がクリップ回路部１２から遠いほど、クリップ回路１４近傍の列信号線５の電圧は低くなり、縦縞ノイズが発生し易くなる。一方、偶数列（第２列信号線）では、列信号線５を流れる電流の向きが奇数列とは逆向きになる。このため、クリップ回路部１２から遠い画素行の信号を読み出すときのほうが、クリップ回路部１２近傍の列信号線５の電圧は高くなり、クリップトランジスタに電流が流れ難くなる。よって、本実施形態では、クリップ回路部１２から遠い奇数列の単位画素を読み出す際に、クリップ回路部１２近傍の列信号線の電圧が最も低くなり得る。一方、ＯＢ画素領域２ではｎ画素の同時読み出し、開口画素領域３ではｍ画素（ｍ＞ｎ）の画素混合動作を行っている。このため、図７のようにクリップ回路部１２、ＯＢ画素領域２、開口画素領域３の順に配置することにより、クリップ回路部１２近傍の列信号線５の電圧を高くすることができる。従って、リセット電圧読み出し時においてクリップトランジスタがオンし難くなり、縦縞ノイズを効果的に抑制することができる。
【００４６】
本実施形態では、クリップ回路部１２から遠くに位置し、縦縞ノイズが発生しやすい奇数列の単位画素を含む領域を、ｍ行の混合を行う開口画素領域とすることで、縦縞ノイズが生じること無く、クリップ電圧の範囲を広げることができる。これにより、黒沈み現象を有効に抑制しながら、縦縞ノイズをも低減することが可能となる。
【００４７】
（第３実施形態）
図８は、第３実施形態の固体撮像装置の開口画素領域３の回路を示している。第１実施形態との差異は、複数の単位画素１０の入力ノードＮＦの間に、ＦＤ領域を導通もしくは非導通とするＦＤ接続トランジスタＭｅが設けていることにある。また、ＯＢ画素領域２にもＦＤ接続トランジスタＭｅを設けている。ＦＤ接続トランジスタのゲートには制御信号φＡＤＤ１〜３が入力され、φＡＤＤ１〜３がハイレベルになると、隣接する行の単位画素１０の入力ノードＮＦが相互に接続される。本実施形態のＯＢ画素領域２の読み出し動作は、第１実施形態ＯＢ画素領域走査時のタイミングチャート（図３）で示された動作と同様である。つまり、ＦＤ接続トランジスタＭｅはＯＢ画素領域２にも設けられているが、ＯＢ画素領域２の信号を読み出す際には、ＯＢ画素領域２に存在するＦＤ接続トランジスタＭｅはオフになる。
【００４８】
図９は、本実施形態の開口画素領域３の走査時のタイミングチャートである。図４との差異は、ＦＤ接続トランジスタＭｅの制御信号φＡＤＤ１、φＡＤＤ２、φＡＤＤ３が追加されている点である。φＡＤＤ１、φＡＤＤ２、φＡＤＤ３以外の制御信号の動作は図４に示された動作と同様である。時刻ｔ０において、φＡＤＤ１、φＡＤＤ２がハイレベルとなり、ＦＤ接続トランジスタＭｅがオンになり、画素行９−３、９−４、９−５の入力ノードＮＦが接続される。時刻ｔ７において、転送トランジスタＭｄ１またはＭｄ２がオンになり、３つの単位画素１０に存在するフォトダイオードＤ１あるいはＤ２からの電荷が、接続された入力ノードＮＦ上で加算および混合される。
【００４９】
ＦＤ接続トランジスタＭｅを設けることで、ＦＤ接続トランジスタＭｅが無い場合と比較して、混合する単位画素からの信号の強さに差がある場合であっても、より正確に信号を混合することができる。また、本実施形態においても、第１実施形態と同様に、ｍ行の混合を行う開口画素領域よりもｎ行（ｍ＞ｎ）の混合を行うＯＢ画素領域に近い位置にクリップ回路部１２をすることで、黒沈み現象を抑制しながら、縦縞ノイズを低減することができる。
【００５０】
（第４実施形態）
図１０は、第４実施形態の単位画素１０およびクリップ回路１４を示している。第１実施形態との差異は、選択トランジスタＭａ、増幅トランジスタＭｂ、リセットトランジスタＭｃ、転送トランジスタＭｄ１、Ｍｄ２、クリップ選択トランジスタＭｆ、クリップトランジスタＭｇが、ｎ型ＭＯＳトランジスタからｐ型ＭＯＳトランジスタに置き換わっていることにある。また、本実施形態では、列電流源Ｉｂは電源に接続される。すなわち、列電流源Ｉｂからの電流は、列信号線５を介して増幅トランジスタＭｂのソースに流れる。
【００５１】
本実施形態のＯＢ画素領域２および開口画素領域３の読み出し動作は、それぞれ、図３、図４のタイミングチャートにおいて、パルスのハイレベルとローレベルを入れ替えたものと等価である。ただし、クリップトランジスタＭｇのゲートに印加されるクリップ電圧は、リセット電圧のサンプリング時には所定のＶclip電圧に設定され、輝度電圧サンプリング時には電源電圧に設定される。
【００５２】
本実施形態においては、列電流源Ｉｂは電源に接続されるため、列信号線５からの電流は、クリップ回路部１２から画素領域１へ向かって流れる。よって、電圧降下により、列信号線５の電圧は、クリップ回路部１２に近づくにつれて高くなる。従って、単位画素１０の増幅トランジスタＭｂの出力電圧がクリップ回路部１２からの距離に依らず一定であると仮定すると、読み出す単位画素１０がクリップ回路部１２から遠いほど、クリップ回路部１２近傍の列信号線５の動作点の電圧は高くなる。クリップ回路部１２近傍の列信号線５の動作点の電圧が高くなると、クリップトランジスタＭｇのゲート・ソース間電圧の絶対値が大きくなる。よって、クリップ回路部１２から遠い画素行の信号を読み出すときほど、クリップトランジスタＭｇに電流が流れやすくなる。以上のことから、縦縞ノイズが発生しないクリップ電圧範囲の下限は、クリップ回路部１２から遠い画素行によって定められる。一方、本実施形態では、開口画素領域３の走査時において混合を行っている。このため、混合をしないＯＢ画素領域２に比べ、画素信号を読み出す際の列信号線電圧の動作点が低くなり、縦縞ノイズの発生が抑制される。つまり、本実施形態では、クリップ回路部１２から遠くに位置し、縦縞ノイズが発生しやすい画素行を含む領域を、混合化動作を行う開口画素領域としている。これにより、縦縞ノイズを抑制しながら、黒沈み現象が発生しないようにクリップ電圧の範囲を広げることができる。
【００５３】
本実施形態では、画素領域１においてｐ型ＭＯＳトランジスタを使用している。一般に、ｐ型ＭＯＳトランジスタのほうがｎ型ＭＯＳトランジスタよりも１／ｆノイズが小さいため、本実施形態ではｎ型ＭＯＳトランジスタを用いた第１実施形態に比較して、ノイズを低減する効果が得られる。
【００５４】
（撮像システムの実施形態）
本発明の第５実施形態による撮像システムについて図１１を用いて説明する。図１乃至図１０に示す第１乃至第４実施形態による固体撮像装置と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
【００５５】
図１１は、本実施形態による撮像システムの構成を示すブロック図である。上記第１乃至第４実施形態で述べた固体撮像装置は、種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図１１に例示した撮像システム２００は、固体撮像装置１００、被写体の光学像を固体撮像装置１００に結像させるレンズ２０２、レンズ２０２を通過する光量を可変にするための絞り２０４、レンズ２０２の保護のためのバリア２０６を有する。レンズ２０２及び絞り２０４は、固体撮像装置１００に光を集光する光学系である。撮像システム２００は、また、固体撮像装置１００より出力される出力信号の処理を行う出力信号処理部２０８を有する。出力信号処理部２０８は、固体撮像装置１００が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、出力信号処理部２０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。
【００５６】
撮像システム２００は、さらに、画像データを一時的に記憶するためのバッファメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。さらに撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。
【００５７】
さらに撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、固体撮像装置１００と出力信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は少なくとも固体撮像装置１００と、固体撮像装置１００から出力された出力信号を処理する出力信号処理部２０８とを有すればよい。
【００５８】
なお、像面位相差ＡＦを行う固体撮像装置１００の場合には、固体撮像装置１００は、焦点検出用画素が出力する信号に基づく焦点検出用信号と撮像信号とを出力信号処理部２０８に出力する。出力信号処理部２０８は、焦点検出用信号を用いて、合焦しているか否かを検出する。また、出力信号処理部２０８は、撮像信号を用いて、画像を生成する。なお、出力信号処理部２０８が合焦していないことを検出した場合には、全体制御・演算部２１８は、合焦する方向に光学系を駆動する。再び出力信号処理部２０８は、固体撮像装置１００から出力される焦点検出用信号を用いて、再び合焦しているか否かを検出する。以下、固体撮像装置１００、出力信号処理部２０８、全体制御・演算部２１８は、合焦するまでこの動作を繰り返す。
【００５９】
以上のように、本実施形態の撮像システムは、固体撮像装置１００を適用して撮像動作を行うことが可能である。第１又は第２実施形態による固体撮像装置１００を用いて撮像システムを構成することにより、Ｓ／Ｎ比の高い高性能の撮像システムを実現することができる。
【００６０】
上記実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではなく、第１乃至第４実施形態の構成を組み合わせることも可能である。例えば、第３の実施形態に係るＦＤ接続トランジスタを第１実施形態または第２実施形態に係る画素領域に設けても良い。さらに、第１乃至第３実施形態の固体撮像装置において、第４実施形態に係るｐ型ＭＯＳトランジスタの構成を採用しても良い。
【符号の説明】
【００６１】
１  画素領域
２  ＯＢ画素領域
３  開口画素領域
４  周辺回路部
５  列信号線
１０  単位画素
１２  クリップ回路部
１４  クリップ回路
Ｄ１、Ｄ２  フォトダイオード
Ｍｃ  リセットトランジスタ
Ｍｂ  増幅トランジスタ
Ｍｇ  クリップトランジスタ
Ｍｅ  ＦＤ接続トランジスタ
【図１】
0006415187.tif 000002
【図２】
0006415187.tif 000003
【図３】
0006415187.tif 000004
【図４】
0006415187.tif 000005
【図５】
0006415187.tif 000006
【図６】
0006415187.tif 000007
【図７】
0006415187.tif 000008
【図８】
0006415187.tif 000009
【図９】
0006415187.tif 000010
【図１０】
0006415187.tif 000011
【図１１】
0006415187.tif 000012