(57)【特許請求の範囲】
【請求項１】
長さ方向及び幅方向に沿って延びる第１及び第２の主面と、長さ方向及び厚み方向に沿って延びる第１及び第２の側面と、幅方向及び厚み方向に沿って延びる第１及び第２の端面とを有するセラミック素体と、
前記セラミック素体内において、長さ方向及び幅方向に沿って設けられており、前記第１の端面に引き出された第１の内部電極と、
前記セラミック素体内において、長さ方向及び幅方向に沿うと共に、前記第１の内部電極とセラミック部を介して厚み方向に対向するように設けられており、前記第２の端面に引き出された第２の内部電極と、
前記第１の内部電極と接続されており、前記第１の端面の上と、前記第１及び第２の主面のそれぞれの上とに跨がって設けられた第１の外部電極と、
前記第２の内部電極と接続されており、前記第２の端面の上と、前記第１及び第２の主面のそれぞれの上とに跨がって設けられた第２の外部電極と、
を備え、
前記第１及び第２の外部電極は、それぞれ、前記セラミック素体の上に設けられており、金属とガラスとを含む焼成電極層と、前記焼成電極層の上に設けられたＣｕめっき層とを有し、
前記セラミック素体は、
前記第１の内部電極と前記第２の内部電極とが厚み方向に対向している有効部と、
前記有効部よりも前記第１の主面側に位置している第１の外層部と、
前記有効部よりも前記第２の主面側に位置している第２の外層部と、
を有し、
前記第１の外層部が前記第２の外層部よりも薄く、かつ、前記第１の主面と前記第１及び第２の端面のそれぞれとの成す角の大きさが９５°〜１２０°の範囲内にあり、
長さ方向において、前記第１及び第２の外部電極のそれぞれの、前記第１の主面と前記第１又は第２の端面とにより構成された稜線部の上に位置する部分の厚みが、前記第１及び第２の外部電極のそれぞれの、前記第２の主面と前記第１及び第２の端面とにより構成された稜線部の上に位置する部分の厚みよりも大きい、積層セラミックコンデンサ。
【請求項２】
前記積層セラミックコンデンサの長さ寸法が０．９ｍｍ〜１．１ｍｍであり、幅寸法が０．４ｍｍ〜０．６ｍｍであり、厚み寸法が０．０８５ｍｍ〜０，１５ｍｍである、請求項１に記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサに関する。
【背景技術】
【０００２】
近年、携帯電話機や携帯音楽プレイヤーなどの電子機器の小型化や薄型化に伴い、電子機器に搭載される配線基板の小型化が進んでいる。それに伴い、配線基板に実装される積層セラミックコンデンサの小型化や薄型化も進んできている。
【０００３】
配線基板に高密度に積層セラミックコンデンサを配置する方法としては、例えば、多層プリント配線基板に積層セラミックコンデンサを内蔵することが考えられる（例えば、特許文献１を参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００２−２０３７３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載のような多層プリント配線基板に内蔵される積層セラミックコンデンサには、薄いことが要求される。薄い積層セラミックコンデンサにおいて、大きな容量を確保するためには、セラミック素体において、第１の内部電極と第２の内部電極とが厚み方向に対向している部分の占める割合を大きくする必要がある。このため、薄型の積層セラミックコンデンサにおいて大きな容量を確保するためには、最も主面側に位置する内部電極と主面との間の距離を短くすることが好ましい。
【０００６】
しかしながら、最も主面側に位置する内部電極と主面との間の距離を短くすると耐湿性が低下するという問題がある。
【０００７】
本発明の主な目的は、耐湿性の低下を抑制しつつ、大きな容量を有する積層コンデンサを提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る積層セラミックコンデンサは、セラミック素体と、第１の内部電極と、第２の内部電極と、第１の外部電極と、第２の外部電極とを備える。セラミック素体は、第１及び第２の主面と、第１及び第２の側面と、第１及び第２の端面とを有する。第１及び第２の主面は、長さ方向及び幅方向に沿って延びる。第１及び第２の側面は、長さ方向及び厚み方向に沿って延びる。第１及び第２の端面は、幅方向及び厚み方向に沿って延びる。第１の内部電極は、セラミック素体内において、長さ方向及び幅方向に沿って設けられている。第１の内部電極は、第１の端面に引き出されている。第２の内部電極は、セラミック素体内において、長さ方向及び幅方向に沿うと共に、第１の内部電極とセラミック部を介して厚み方向に対向するように設けられている。第２の内部電極は、第２の端面に引き出されている。第１の外部電極は、第１の内部電極と接続されている。第１の外部電極は、第１の端面の上と、第１及び第２の主面のそれぞれの上とに跨がって設けられている。第２の外部電極は、第２の内部電極と接続されている。第２の外部電極は、第２の端面の上と、第１及び第２の主面のそれぞれの上とに跨がって設けられている。第１及び第２の外部電極は、それぞれ、セラミック素体の上に設けられており、金属とガラスとを含む焼成電極層と、焼成電極層の上に設けられたＣｕめっき層とを有する。セラミック素体は、有効部と、第１の外層部と、第２の外層部とを有する。有効部は、第１の内部電極と第２の内部電極とが厚み方向に対向している部分である。第１の外層部は、有効部よりも第１の主面側に位置している。第２の外層部は、有効部よりも第２の主面側に位置している。第１の外層部が第２の外層部よりも薄く、かつ、第１の主面と第１及び第２の端面のそれぞれとの成す角の大きさが９５°〜１２０°の範囲内にある。
【０００９】
本発明に係る積層セラミックコンデンサでは、長さ方向において、第１及び第２の外部電極のそれぞれの、第１の主面と第１又は第２の端面とにより構成された稜線部の上に位置する部分の厚みが、第１及び第２の外部電極のそれぞれの、第２の主面と第１及び第２の端面とにより構成された稜線部の上に位置する部分の厚みよりも大きいことが好ましい。
【００１０】
本発明に係る積層セラミックコンデンサの長さ寸法が０．９ｍｍ〜１．１ｍｍであり、幅寸法が０．４ｍｍ〜０．６ｍｍであり、厚み寸法が０．０８５ｍｍ〜０．１５ｍｍであることが好ましい。
【発明の効果】
【００１１】
本発明によれば、耐湿性の低下を抑制しつつ、大きな容量を有する積層コンデンサを提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態における積層セラミックコンデンサの略図的斜視図である。
【図２】図１の線ＩＩ−ＩＩにおける略図的断面図である。
【図３】本発明の一実施形態における積層セラミックコンデンサの略図的側面図である。
【発明を実施するための形態】
【００１３】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００１４】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１５】
図１〜図３に示されるように、積層セラミックコンデンサ１は、セラミック素体１０を備えている。セラミック素体１０は、例えば、誘電体セラミック材料により形成することができる。誘電体セラミック材料の具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。セラミック素体１０には、所望する積層セラミックコンデンサ１の特性に応じて、上記セラミック材料を主成分として、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分を適宜添加してもよい。
【００１６】
セラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを有する。第１及び第２の主面１０ａ、１０ｂは、それぞれ、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の側面１０ｃ、１０ｄは、それぞれ、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。第１及び第２の端面１０ｅ、１０ｆは、それぞれ、幅方向Ｗ及び厚み方向Ｔに沿って延びている。
【００１７】
積層セラミックコンデンサ１の長さ寸法は、０．９ｍｍ〜１．１ｍｍであることが好ましい。積層セラミックコンデンサ１の幅寸法は、０．４ｍｍ〜０．６ｍｍであることが好ましい。積層セラミックコンデンサ１の厚み寸法は、０．０８５ｍｍ〜０．１５ｍｍであることが好ましい。セラミック素体１０の厚み寸法をＤＴ、長さ寸法をＤＬ、幅寸法をＤＷとしたときに、ＤＴ＜ＤＷ＜ＤＬ、（１／７）ＤＷ≦ＤＴ≦（１／４）ＤＷ、または、ＤＴ＜０．１５ｍｍが満たされることが好ましい。
【００１８】
図２に示されるように、セラミック素体１０の内部には、略矩形状の複数の第１及び第２の内部電極１１，１２が配されている。第１及び第２の内部電極１１，１２は、それぞれ、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１の内部電極１１は、第１の端面１０ｅに引き出されており、第２の端面１０ｆ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。一方、第２の内部電極１２は、第２の端面１０ｆに引き出されており、第１の端面１０ｅ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。第１の内部電極１１と第２の内部電極１２とは、厚み方向Ｔに沿って相互に間隔をおいて交互に設けられている。第１の内部電極１１と第２の内部電極１２との間に設けられたセラミック部１０ｇの厚みは、例えば、０．５μｍ〜１０μｍ程度とすることができる。第１及び第２の内部電極１１，１２の厚みは、例えば、０．２μｍ〜２μｍ程度とすることができる。
【００１９】
第１及び第２の内部電極１１，１２は、適宜の導電材料により構成することができる。第１及び第２の内部電極１１，１２は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む例えばＡｇ−Ｐｄ合金などの合金により構成することができる。
【００２０】
内部電極の端面１０ｅ、１０ｆにおける露出部にガラス層を形成してもよい。内部電極１１，１２の露出部にガラス層を形成しておくことにより、外部電極１３，１４の緻密性が低くても耐湿性・耐めっき性を確保することができ、セラミック素体１０への外部からの水分の浸入を抑制し、耐湿性・耐めっき性を向上させることができる。
【００２１】
セラミック素体１０は、第１及び第２の内部電極１１，１２が厚み方向Ｔに対向している有効部Ｅと、有効部Ｅよりも第１の主面１０ａ側に位置している第１の外層部Ｏ１と、有効部Ｅよりも第２の主面１０ｂ側に位置している第２の外層部Ｏ２とを有する。第１の外層部Ｏ１は、第２の外層部Ｏ２よりも厚い。
【００２２】
セラミック素体１０の上には、第１及び第２の外部電極１３，１４が設けられている。
【００２３】
第１の外部電極１３は、第１の内部電極１１と接続されている。第１の外部電極１３は、第１の端面１０ｅと、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄのそれぞれとに跨がって設けられている。もっとも、本発明において、第１の外部電極は、第１の端面と、第１及び第２の主面の少なくとも一方とのみに跨がって設けられていてもよい。
【００２４】
第２の外部電極１４は、第２の内部電極１２と接続されている。第２の外部電極１４は、第１の内部電極１１と接続されている。第２の外部電極１４は、第２の端面１０ｆと、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄのそれぞれとに跨がって設けられている。もっとも、本発明において、第２の外部電極は、第２の端面と、第１及び第２の主面の少なくとも一方とのみに跨がって設けられていてもよい。
【００２５】
第１の外部電極１３は、第１の焼成電極層１３ａと、第１のＣｕめっき層１３ｂとを有する。第１の焼成電極層１３ａは、セラミック素体１０の上に設けられている。第１の焼成電極層１３ａは、導電性ペーストを塗布することにより形成した導電性ペースト層を焼成することにより形成することができる。
【００２６】
第１の焼成電極層１３ａは、金属と、ガラスとを含む。第１の焼成電極層１３ａに含まれる金属としては、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金などの適宜の金属等が挙げられる。
【００２７】
第１の焼成電極層１３ａの厚みは、１μｍ〜２０μｍであることが好ましい。
【００２８】
第１の焼成電極層１３ａの上には、第１のＣｕめっき層１３ｂが設けられている。第１のＣｕめっき層１３ｂの表面の少なくとも一部が、酸化されていてもよい。例えば、第１のＣｕめっき層１３ｂの稜線部が酸化されていることが好ましい。この場合、積層セラミックコンデンサ１を配線基板に埋め込んだ際に、酸化している部分と配線板の樹脂とが酸素結合するため、第１の外部電極１３と樹脂配線基板との密着強度を高めることができる。なお、上記の効果は、第１の外部電極１３の全面が酸化している方が優れている。
【００２９】
第１のＣｕめっき層１３ｂの厚みは、１μｍ〜１０μｍであることが好ましい。
【００３０】
なお、第１のＣｕめっき層１３ｂは、複数層により形成されていても良い。
【００３１】
このように、外部電極の最外層をＣｕのめっき膜により構成することで、積層セラミックコンデンサ１を多層プリント配線基板に内蔵する電子部品として用いることが可能となる。
【００３２】
また、多層プリント配線基板に積層セラミックコンデンサ１を埋め込む際に、第１の外部電極１３との導通を図るために、多層プリント配線基板に電子部品接続用のビアホールを設けることが必要となる。この電子部品接続用のビアホールは、たとえば、ＣＯ２レーザーなどのレーザーを用いて形成される。レーザーを用いてビアホールを形成する場合、レーザーが積層セラミックコンデンサ１の第１の外部電極１３に直接照射される。このとき、第１の外部電極１３の第１のめっき層１３ｂをＣｕのめっき層で構成することにより、レーザーを高い反射率で反射することができることから、多層プリント配線基板へ埋め込むための積層セラミックコンデンサとして、積層セラミックコンデンサ１は、好適に使用することができる。積層セラミックコンデンサ１の第１の外部電極１３へのレーザーに対する反射率が低いと、レーザーが積層セラミックコンデンサ１の内部にまで至り、積層セラミックコンデンサ１が損傷してしまう場合があるためである。
第２の外部電極１４は、第２の焼成電極層１４ａと、第２のＣｕめっき層１４ｂとを有する。第２の焼成電極層１４ａは、セラミック素体１０の上に設けられている。第２の焼成電極層１４ａは、導電性ペーストを塗布することにより形成した導電性ペースト層を焼成することにより形成することができる。
【００３３】
第２の焼成電極層１４ａは、金属と、ガラスとを含む。第２の焼成電極層１４ａに含まれる金属としては、例えば、Ｎｉ、Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ａｇ−Ｐｄ合金などの適宜の金属等が挙げられる。
【００３４】
第２の焼成電極層１４ａの厚みは、１μｍ〜２０μｍであることが好ましい。
【００３５】
第２の焼成電極層１４ａの上には、第２のＣｕめっき層１４ｂが設けられている。第２のＣｕめっき層１４ｂの表面の少なくとも一部が、酸化されていてもよい。例えば、第２のＣｕめっき層１４ｂの稜線部が酸化されていることが好ましい。この場合、配線基板に埋め込まれた際に、酸化している部分と配線板の樹脂とが酸素結合するため第２の外部電極１４と樹脂配線基板との密着強度を高めることができる。なお、上記の効果は、第２外部電極１４の全面が酸化している方が優れている。
【００３６】
第２のＣｕめっき層１４ｂの厚みは、１μｍ〜１０μｍであることが好ましい。
【００３７】
なお、第２のＣｕめっき層１４ｂは、複数層により形成されていても良い。
【００３８】
このように、外部電極の最外層をＣｕのめっき膜により構成することで、積層セラミックコンデンサ１を多層プリント配線基板に内蔵する電子部品として用いることが可能となる。
【００３９】
また、多層プリント配線基板に積層セラミックコンデンサ１を埋め込む際に、第２の外部電極１４との導通を図るために、多層プリント配線基板に電子部品接続用のビアホールを設けることが必要となる。この電子部品接続用のビアホールは、たとえば、ＣＯ２レーザーなどのレーザーを用いて形成される。レーザーを用いてビアホールを形成する場合、レーザーが積層セラミックコンデンサ１の第２の外部電極１４に直接照射される。このとき、第２の外部電極１４の第２のめっき層１４ｂをＣｕのめっき層で構成することにより、レーザーを高い反射率で反射することができることから、多層プリント配線基板へ埋め込むための積層セラミックコンデンサとして、積層セラミックコンデンサ１は、好適に使用することができる。積層セラミックコンデンサ１の第２の外部電極１４へのレーザーに対する反射率が低いと、レーザーが積層セラミックコンデンサ１の内部にまで至り、積層セラミックコンデンサ１が損傷してしまう場合があるためである。
【００４０】
上述のように、第１及び第２の焼成電極層１３ａ，１４ａは、例えば、ディップ法により形成することができる。具体的には、セラミック素体１０の端部を、導電性ペーストに浸漬させ、乾燥させた後に、焼き付けることにより形成することができる。このような作製方法により第１及び第２の焼成電極層１３ａ，１４ａを作製した場合は、第１及び第２の外部電極１３，１４の厚みは、通常、一定にはならない。例えば、第１及び第２の外部電極１３，１４のそれぞれの第１の主面１０ａの上に位置する部分の厚みは、長さ方向Ｌにおけるセラミック素体１０の中央から外側に向かって、一旦漸増した後に、漸減する。
【００４１】
内部電極１１，１２の金属が外部電極１３，１４に拡散していることが好ましい。内部電極１１，１２の金属が外部電極１３，１４に拡散することにより、外部電極１３，１４の金属の体積が膨張し、外部電極１３，１４中の微小な隙間を埋めることで、水分侵入に対するシール性を向上させることができる。なお、内部電極１１，１２の金属の外部電極１３，１４への拡散距離は、４μｍ以上であることが好ましい。
【００４２】
なお、第１及び第２の外部電極１３，１４のそれぞれの少なくとも一部は、第１及び第２の主面１０ａ、１０ｂに埋め混まれていてもよい。
【００４３】
第１及び第２の外部電極１３，１４の第１及び第２の主面１０ａ、１０ｂの上に位置する部分の端辺は、凸状であってもよいし、凹状であってもよいが、より直線状に近い方が好ましい。ここで、直線形状とは、平面視において、主面１０ａ、１０ｂ上に形成されている第１外部電極１３，第２の外部電極１４の端縁における両端を結んだ線を基準線Ｐとしたとき、第１外部電極１３，第２の外部電極１４の端縁の幅方向における中央部の位置（幅方向の１／２寸法における位置）が基準線Ｐに対する幅ｈが、±３０μｍよりも離れていない形状をいう。第１及び第２の外部電極１３，１４の第１及び第２の主面１０ａ、１０ｂの上に位置する部分の端辺が直線状である場合、セラミック素体１０の幅方向における両端にまで、第１外部電極１３，第２の外部電極１４を均一に形成し得る。その結果、積層セラミックコンデンサ１を多層プリント配線基板に埋め込む際に照射するレーザーが、多少位置ずれした場合でも、第１外部電極１３，第２の外部電極１４の表面にレーザーを照射することが可能となり、ビアホールと積層セラミックコンデンサ１との接合確率を増加させることができる。
【００４４】
積層セラミックコンデンサ１の製造方法は、特に限定されない。積層セラミックコンデンサ１は、例えば、以下の要領で製造することができる。
【００４５】
まず、セラミック素体１０を構成するためのセラミックグリーンシートを用意する。次に、そのセラミックグリーンシートの上に、導電性ペーストを塗布することにより、導電性ペースト層を形成する。導電性ペーストの塗布は、例えば、スクリーン印刷法などの各種印刷法によって行うことができる。導電性ペーストは、導電性微粒子の他に、バインダーや溶剤を含んでいてもよい。
【００４６】
次に、導電性ペースト層が形成されていない複数枚のセラミックグリーンシートと、第１または第２の内部電極に対応した形状の導電性ペースト層が形成されているセラミックグリーンシートと、導電性ペースト層が形成されていない複数枚のセラミックグリーンシートとをこの順番で積層し、積層方向にプレスすることによって、マザー積層体を作製する。
【００４７】
次に、マザー積層体の上の仮想のカットラインに沿ってマザー積層体をカッティングすることによって、マザー積層体から複数の生のセラミック積層体を作製する。なお、マザー積層体のカッティングは、ダイシングや押切によって行うことができる。生のセラミック積層体に対しては、バレル研磨などを施し、稜線部や角部を丸めてもよい。
【００４８】
次に、生のセラミック積層体の焼成を行う。この焼成工程において、第１および第２の内部電極が焼成される。焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。焼成温度は、例えば、９００℃〜１３００℃程度とすることができる。
【００４９】
次に、ディッピングなどの方法によって、焼成後のセラミック積層体（セラミック素体）の両端部に導電性ペーストを塗布する。次に、セラミック積層体に塗布した導電性ペーストを例えば６０℃〜１８０℃の中で１０分間熱風乾燥する。その後、乾燥した導電性ペーストを焼き付けて焼成電極層を形成する。焼付け温度は、例えば、７８０℃〜９００℃とすることが好ましい。
【００５０】
なお、生のセラミック素体の上に導電性ペースト層を形成しておき、セラミック素体及び内部電極と同時に焼成電極層を焼成してもよい。
【００５１】
その後、焼成電極層の上に、１又は複数のめっき層を形成することにより積層セラミックコンデンサ１を完成させることができる。
【００５２】
積層セラミックコンデンサ１では、第１の外層部Ｏ１の厚みｂが、第２の外層部Ｏ２の厚みｃよりも小さい（ｂ＜ｃ）。このように第１の外層部Ｏ１の厚みｂが小さくされている分、有効部Ｅの厚みａを大きくすることができる。よって、積層セラミックコンデンサ１は、大きな容量を有する。
【００５３】
第１の外層部Ｏ１の厚みｂが、第２の外層部Ｏ２の厚みｃよりも小さい場合、第１の外層部Ｏ１側からセラミック素体１０に水分が侵入し、内部電極１１，１２に水分が到達しやすい。そこで、積層セラミックコンデンサ１では、第１の主面１０ａと第１の端面１０ｅとの成す角の大きさθ１と、第１の主面１０ａと第２の端面１０ｆとの成す角の大きさθ２とが、それぞれ、９５°〜１２０°の範囲内にある。このように、θ１及びθ２が鈍角である分、第２の主面１０ｂと第１の端面１０ｅとの成す角の大きさθ３と、第２の主面１０ｂと第２の端面１０ｆとの成す角の大きさθ４とが、それぞれ鋭角である。このため、長さ方向Ｌにおいて、第１及び第２の外部電極１３，１４のそれぞれの、第１の主面１０ａと第１又は第２の端面１０ｅ、１０ｆとにより構成された稜線部の上に位置する部分の厚みが、第１及び第２の外部電極１３，１４のそれぞれの、第２の主面１０ｂと第１及び第２の端面１０ｅ、１０ｆとにより構成された稜線部の上に位置する部分の厚みよりも大きい。これは、第１の主面１０ａと第１の端面１０ｅとの成す角の大きさθ１と、第１の主面１０ａと第２の端面１０ｆとの成す角の大きさθ２とが、それぞれ、９５°〜１２０°の範囲内にあり、第２の主面１０ｂと第１の端面１０ｅとの成す角の大きさθ３と、第２の主面１０ｂと第２の端面１０ｆとの成す角の大きさθ４とが、それぞれ鋭角であることにより、セラミック素体に外部電極とない得る導電性ペーストを塗布する際、セラミック素体の端部を導電性ペーストが充填された凹部の底面に押し付けた場合、θ３と、θ４の鋭角側のセラミック素体の端面が先に凹部の底面に接触し、θ１と、θ２とが９５°〜１２０°の範囲内になる側のセラミック素体端面と凹部との底面との間には隙間が生じることになる。この隙間によって、この隙間に導電性ペーストが入り込み、隙間がない鋭角側よりもが導電性ペーストが厚く塗布され、θ１と、θ２ならなる第１及び第２の外部電極１３，１４のそれぞれの、第１の主面１０ａと第１又は第２の端面１０ｅ、１０ｆとにより構成された稜線部の上に位置する部分の厚みを、第１及び第２の外部電極１３，１４のそれぞれの、第２の主面１０ｂと第１及び第２の端面１０ｅ、１０ｆとにより構成された稜線部の上に位置する部分の厚みよりも大きくすることができる。
【００５４】
このように、第１及び第２の外部電極１３，１４の第１の主面１０ａ側の稜線部上の厚みが厚いため、第１の外層部Ｏ１側からセラミック素体１０に水分が侵入することが抑制されている。従って、積層セラミックコンデンサ１は、優れた耐湿性を有する。
【００５５】
以上のように、積層セラミックコンデンサ１は、第１の外層部Ｏ１の厚みｂが、第２の外層部Ｏ２の厚みｃよりも小さく、かつ、第１の主面１０ａと第１の端面１０ｅとの成す角の大きさθ１と、第１の主面１０ａと第２の端面１０ｆとの成す角の大きさθ２とが、それぞれ、９５°〜１２０°の範囲内とされている。このため、積層セラミックコンデンサ１は、優れた耐湿性と、大きな容量を有する。
【００５６】
なお、外層部Ｏ１，Ｏ２は、例えば、以下の要領で測定することができる。まず、積層セラミックコンデンサの側面を幅方向の寸法が１／２となるまで研磨し、断面を露出させる。その断面を光学顕微鏡によって観察する。そして、断面の長さ方向における中央部において、最も第１の主面に近い内部電極と第１の主面との間の厚み方向に沿った距離を測定することにより、外層部Ｏ１の厚みを求めることができる。断面の長さ方向における中央部において、最も第２の主面に近い内部電極と第２の主面との間の厚み方向に沿った距離を測定することにより、外層部Ｏ２の厚みを求めることができる。
【００５７】
角度θ１〜θ４は、例えば、以下の要領で測定することができる。まず、積層セラミックコンデンサの側面を幅方向の寸法が１／２となるまで研磨し、断面を露出させる。その断面を光学顕微鏡によって観察する。そして、端面に沿った直線と主面に沿った直線とが成す角の大きさを測定することによって角度θ１〜θ４を求めることができる。なお、端面に沿った直線は、積層セラミックコンデンサの厚み方向の寸法を４等分し、その境界の３点を結んで直線を引くことができる。同様に、主面に沿った直線においても、積層セラミックコンデンサの長さ方向の寸法を４等分し、その境界の３点を結んで直線を引くことができる。
【００５８】
（実験例）
積層セラミックコンデンサ１と実質的に同様の構成を有する積層セラミックコンデンサ（狙い値寸法：長さ寸法０．１ｍｍ、幅寸法０．５ｍｍ、厚み寸法０．１５ｍｍ）を、上記製造方法に基づいて表１に示す条件で複数個作製した。
【００５９】
なお、マザー積層体は、マザー積層体の主面に対して傾斜した角度に沿って延びるカット刃を用いて押切りした。それにより主面と端面との成す角の大きさが鈍角又は鋭角であるセラミック素体を作製した。
【００６０】
［積層セラミックコンデンサの反り量］
作製した１００個のサンプルを、第２の主面が平面と対向するように、平面上にサンプルを配置した。次に、第２の主面と平面とが最も離れた部分における第２の主面と平面との距離を反り量として測定した。その結果、反り量が、７μｍ以上であるサンプルが一つでも存在した場合を「×」として評価し、全てのサンプルの反り量が７μｍ未満であった場合を「○」として評価した。結果を表１に示す。
【００６１】
［耐湿試験］
作製した１００個のサンプルを、埋め込み基板に実装した後、８５℃、相対湿度８５％ＲＨの高温高湿槽内にて、６．３Ｖの電圧を１０００時間印加した。その後、各サンプルの絶縁抵抗値（ＩＲ値）を測定した。１００個のサンプルのうち、１つでも絶縁抵抗値（ＩＲ値）が、２桁以上低下した場合を「×」として評価し、１つのサンプルもＩＲ値が二桁以上低下しなかったば場合を「○」として評価した。結果を表１に示す。
【００６２】
【表１】
0006432259.tif 000002
【符号の説明】
【００６３】
１  積層セラミックコンデンサ
１０  セラミック素体
１０ａ  第１の主面
１０ｂ  第２の主面
１０ｃ  第１の側面
１０ｄ  第２の側面
１０ｅ  第１の端面
１０ｆ  第２の端面
１０ｇ  セラミック部
１１  第１の内部電極
１２  第２の内部電極
１３  第１の外部電極
１３ａ  第１の焼成電極層
１３ｂ  第１のめっき層
１４  第２の外部電極
１４ａ  第２の焼成電極層
１４ｂ  第２のめっき層
Ｅ  有効部
Ｏ１  第１の外層部
Ｏ２  第２の外層部
【図１】
0006432259.tif 000003
【図２】
0006432259.tif 000004
【図３】
0006432259.tif 000005