(57)【特許請求の範囲】
【請求項１】
所定の周波数の高周波信号を通す主線路と、前記主線路と電磁気的に結合し、前記高周波信号の一部を分配する副線路とを備えた方向性結合器であって、
前記主線路の一端側とグランドとの間に接続したインダクタンスと、前記主線路の他端側とグランドとの間に接続したキャパシタンスを備えており、
前記方向性結合器が絶縁体層と電極パターンとを積層した積層型の方向性結合器であり、積層体に前記電極パターンで形成された主線路及び副線路を備えおり、
前記インダクタンス又は前記キャパシタンスが前記積層体に電極パターンで形成されており、
前記主線路を構成する電極パターンと前記副線路を構成する電極パターンとは、前記積層体の積層方向に見て互いに重なり、前記インダクタンスを構成する電極パターンは、前記主線路及び前記副線路を構成する電極パターンと、前記積層体の積層方向に見て重ならないことを特徴とする方向性結合器。
【請求項２】
請求項1に記載の方向性結合器であって、前記主線路と前記副線路の一部が対向し、対向する部分の線路長が前記高周波信号の波長λの1/4よりも短いことを特徴とする方向性結合器。
【請求項３】
請求項1又は2に記載の方向性結合器であって、
前記積層体内にシールド電極を備え、前記シールド電極は、前記積層体の積層方向に見て、前記インダクタンスを構成する電極パターンと重なることを特徴とする方向性結合器。
【請求項４】
請求項3に記載の方向性結合器であって、
前記シールド電極は、前記副線路を構成する電極パターンが形成された絶縁体層に形成されていることを特徴とする方向性結合器。
【請求項５】
所定の周波数の高周波信号を通す主線路と、前記主線路と電磁気的に結合し、前記高周波信号の一部を分配する副線路とを備えた方向性結合器であって、
前記主線路の一端側とグランドとの間に接続したインダクタンスと、前記主線路の他端側とグランドとの間に接続したキャパシタンスを備え、
前記方向性結合器が絶縁体層と電極パターンとを積層した積層型の方向性結合器であり、積層体に前記電極パターンで形成された主線路及び副線路を備え、
前記インダクタンス又は前記キャパシタンスが前記積層体に電極パターンで形成されており、
前記主線路を構成する電極パターンと前記副線路を構成する電極パターンとは、前記積層体の積層方向に見て互いに重なり、前記インダクタンスを構成する電極パターンは、前記主線路及び前記副線路を構成する電極パターンと、前記積層体の積層方向に見て重ならず、
前記積層体内にシールド電極を備え、前記シールド電極は、前記積層体の積層方向に見て、前記インダクタンスを構成する電極パターンと重なり、
前記シールド電極は、前記副線路を構成する電極パターンが形成された絶縁体層に形成されていることを特徴とする方向性結合器。
【請求項６】
請求項1〜5のいずれかに記載の方向性結合器であって、
前記積層体内にグランド電極を備え、前記グランド電極と絶縁体層を介して対向する電極パターンとにより前記キャパシタンスが形成されたことを特徴とする方向性結合器。
【請求項７】
請求項3〜5のいずれかに記載の方向性結合器であって、
前記シールド電極と前記グランド電極とが、前記積層体の積層方向に連続する複数のビアホールにより接続されていることを特徴とする方向性結合器。
【請求項８】
請求項1〜7のいずれかに記載の方向性結合器であって、
前記積層体に複数の前記方向性結合器が設けられており、各方向性結合器を構成する電極パターンの間に前記積層体の積層方向に連続する複数のビアホールが縦列して設けられていることを特徴とする方向性結合器。
【請求項９】
請求項3〜5のいずれかに記載の方向性結合器であって、
前記積層体に複数の前記方向性結合器が設けられており、各方向性結合器を構成する電極パターンの間に前記積層体の積層方向に連続する複数のビアホールが縦列して設けられており、
前記複数の方向性結合器のうちの少なくとも一部の前記シールド電極と前記グランド電極とは、前記縦列して設けられた複数のビアホールの一部により接続されていることを特徴とする方向性結合器。
【請求項１０】
所定の周波数の高周波信号を通す主線路と、前記主線路と電磁気的に結合し、前記高周波信号の一部を分配する副線路とを備えた方向性結合器、及び高周波スイッチを有する高周波回路であって、
前記方向性結合器は前記高周波スイッチとアンテナポートとの間に設けられており、
前記主線路の前記高周波スイッチ側とグランドとの間に接続したインダクタンス（共振回路の構成部分を除く）と、前記主線路の前記アンテナポート側とグランドとの間に接続したキャパシタンス（共振回路の構成部分を除く）を備えることを特徴とする高周波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波帯等の高周波帯域で用いられる方向性結合器及び高周波回路に関する。
【背景技術】
【０００２】
近年の無線通信装置、例えば携帯電話やスマートフォン（以下、端末と呼ぶ）の普及には、目を見張るものがあり、端末の機能及びサービスの向上が益々図られている。端末を例にとると、端末のシステムとしては、例えば、GSM（登録商標）/EDGE/GPRS、WCDMA（登録商標）、TD-SCDMA及びcdma2000などの2.5Ｇ、３Ｇのシステム、WiMax（登録商標）やLTEなどの４Ｇのシステムがある。
【０００３】
このようなシステムに用いられる端末においては、端末が基地局から近い時には、送信出力電力を最大出力の10分の1以下になるように制御して、端末の送信出力電力の制御を行うことが定められている。また、端末の消費電力低減や端末間での干渉の低減のため、送信出力電力の制御が求められる。
【０００４】
そのため例えば図24に示す送受信系のように、高周波スイッチSWとアンテナポート（図示せず）との間に方向性結合器（Coupler）を設け、方向性結合器により送信信号に比例する出力を取り出し、その出力に基づいて増幅器の出力電力を制御することが行われている。
【０００５】
方向性結合器は代表的には２つの伝送路で構成されていて、一方の伝送路（主線路）に流れる信号を他方の伝送路（副線路）へ分配するのに用いられる。図25に示す理想的な方向性結合器では、その動作周波数に応じて、構成する伝送路主線路ML、副線路SLの長さを定め、その実効長は１／４λ（λ；波長）に設定される。波長λは伝送路主線路ML、副線路SLを支持する媒体（絶縁物）が有する誘電率、透磁率に応じて波長短縮される。
【０００６】
方向性結合器の性能は、挿入損失、カップリング（結合度とも呼ぶ）、アイソレーション及び方向性で表される。主線路MLと副線路SLとの電界結合と磁界結合とによって、主線路MLに入力した高周波信号は副線路SLに伝搬され、高周波信号の一部が結合度に応じて分配される。主線路MLの第1ポートP1を高周波信号の入力端子とすると第2ポートP2は出力端子となる。第1ポートP1に入力する電力に対する第2ポートP2に現れる電力の比を対数式で表したのが挿入損失となる。
【０００７】
副線路SLの第3ポートP3は、主線路MLと副線路SLとの結合度に応じた高周波信号が出力するカップリング端子となり、ポートP2と位相が90°ずれた高周波信号が現れる。第1ポートP1に入力する電力に対する第3ポートP3に現れる電力の比を対数式で表したのがカップリングとなる。
【０００８】
第4ポートP4はアイソレーション端子であって、主線路MLと副線路SLを理想的な差動伝送路として見れば、第4ポートP4に現れる高周波信号は第2ポートP2に現れる高周波信号と位相が180°ずれて打ち消し合うので、第4ポートP4には高周波信号は現れない。しかしながら実際は、後述する理由によって理想的な位相差とはならず、第4ポートP4にも高周波信号が現われる。第1ポートP1に入力する電力に対する第4ポートP4に現れる電力との比を対数式で表したのがアイソレーションとなる。また、アイソレーションとカップリングとの差が方向性と呼ばれ、絶対値としてその数値が大きいほど優れる。
【０００９】
このような方向性結合器の具体的な構成として、主線路MLや副線路SLを異なる絶縁体層に設けて対向させた積層構造の方向性結合器が知られていている。図26にその構造の一例を示す。積層構造の方向性結合器は、絶縁体層SS1〜SS5と電極パターンを積層して構成される。電極パターンで形成されたグランド電極GRに挟まれた主線路ML、副線路SLが絶縁体層SS3を介して対向して配置される。主線路ML、副線路SLのそれぞれの両端側には、他方の線路と積層方向に対向せず結合に寄与しない引き回し部が設けられている。引き回し部は例えば、主線路MLや副線路SLを積層構造の方向性結合器の表面に形成された端子（図示せず）との接続などに利用される。
【００１０】
図27は、図26に示した積層構造の方向性結合器における動作時の電界分布を説明するための図である。グランド電極GRに挟まれた主線路ML、副線路SLが同じ線路長であって、均質な媒体である絶縁体中に設けられるとしても、偶モード動作では、奇モードよりも媒体への電界の集中度が小さくて、偶モードでの絶縁体の見かけの誘電率が奇モードでの見かけの誘電率よりも小さく見えて、高周波信号の偶モードの位相が奇モードの位相よりも早く進んで位相差が生じる。
【００１１】
また、主線路MLや副線路SLを屈曲して形成したり、複数の層にわたって形成されたコイル状としたり、その形成態様は様々である。このような構成においては各線路に寄生するキャパシタンスによっても、主線路MLや副線路SLを通過する高周波信号に位相差が生じる。
【００１２】
また、主線路MLや副線路SLの引き回し部の長さは、積層構造における主線路MLや副線路SLの構成によって様々で、主線路MLと副線路SLを同じ線路長に形成できない場合も多い。また、積層構造の方向性結合器では、結合度は主に対向する主線路MLと副線路SLとの間の絶縁体層の厚みと対向する面積によって定まるが、所望の結合度とするように、主線路MLに対して副線路SLの線路長を短く形成して対向面積を減じることがある。また低背化のためグランド電極GRの一方側を設けない場合もある。
【００１３】
この様な構成によれば小型でありながら所定の結合度を備えた方向性結合器とすることが出来るが、いっそう主線路ML、副線路SLの対称性が崩れてしまい、主線路MLと副線路SLの対向する部分の線路長が短くなり、アイソレーション特性が大きく劣化し、方向性が低下する問題がある。
【００１４】
このような問題に対して、特許文献1（特開2015-12323号公報）には、副線路を第1の副線路と第2の副線路とに分けて構成し、前記第1の副線路と第2の副線路との間に、ローパスフィルタを設けることが開示されている。ローパスフィルタを、通過信号に対して位相のずれを生じさせる位相調整回路として機能させ、アイソレーション特性を改善して優れた方向性を得ている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開2015-12323号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
特許文献1の方向性結合器は、ローパスフィルタを位相調整回路として副線路に複合してアイソレーション特性を改善し方向性を高めるが、ローパスフィルタの構成には複数の回路素子を必要とするため、このような方向性結合器は小型化が難しいという問題がある。
【００１７】
また前述の図24に示すような送受信系においては、方向性結合器と高周波スイッチSWとの接続において、インピーダンス整合を考慮する必要がある。
【００１８】
方向性結合器と接続する高周波スイッチの一例を図28に示す。図28に示す高周波スイッチ10aは単極五投のスイッチで、方向性結合器のポートP1と接続する共通ポートaと、第一の送信回路Tx1に接続する送信ポートbと、第二及び第三の送信回路Tx2，Tx3に接続する送信ポートcと、第一の受信回路Rx1に接続する受信ポートdと、第二の受信回路Rx2に接続する受信ポートeと、第三の受信回路Rx3に接続する受信ポートfとを有する。共通ポートaと第一の送信回路Tx1との間にスイッチ回路Q1が配置され、共通ポートaと送信ポートcとの間にスイッチ回路Q2が配置され、共通ポートaと受信ポートdとの間にスイッチ回路Q3が設けられ、共通ポートaと受信ポートeとの間にスイッチ回路Q4が設けられ、共通ポートaと受信ポートfとの間にスイッチ回路Q5が設けられる。各スイッチ回路Q1〜Q5は、例えば電界効果トランジスタ (FET)で形成される。
【００１９】
高周波スイッチ10aが例えば第一の送信回路Tx1のみをアンテナポートANTと接続する場合、すなわちスイッチ回路Q1がON状態であり、スイッチ回路Q2〜Q5がOFF状態であると、図29の等価回路に示すように、スイッチ回路Q1は抵抗Ronとして作用し、スイッチ回路Q2〜Q5はそれぞれキャパシタンスCoffとして作用する。図30に高周波スイッチのインピーダンス特性の一例をスミスチャートとして示す。また表1に高周波スイッチの共通ポートaから見たインピーダンス値を示す。
【００２０】
【表１】
0006337879.tif 000002
【００２１】
高周波スイッチ10aの共通ポートaから見た周波数1.7 GHz〜2.7 GHzでのインピーダンスは、並列に接続されたスイッチ回路Q2〜Q5のキャパシタンスCoffによって規格化インピーダンス50Ωよりも低インピーダンスであり、その虚数部が負の容量性を示す。
【００２２】
高周波スイッチ10aの共通ポートaに方向性結合器が接続される。発明者の検討によれば、この様なインピーダンス特性を有する高周波スイッチに方向性結合器を接続するには、整合回路を介して接続しインピーダンスの整合状態を改善する必要があった。なお特許文献1では、高周波スイッチとの接続におけるインピーダンス整合状態の問題について考慮されていない。
【００２３】
従って本発明では、携帯電話等に有用な小型の方向性結合器におけるアイソレーション特性を改善し方向性を向上させるとともに、高周波スイッチとのインピーダンス整合を改善する方向性結合器及び高周波回路を提供することを目的とする。
【課題を解決するための手段】
【００２４】
本発明の一実施態様による方向性結合器は、所定の周波数の高周波信号を通す主線路と、前記主線路と電磁気的に結合し、前記高周波信号の一部を分配する副線路とを備えた方向性結合器であって、前記主線路の一端側とグランドとの間に接続したインダクタンスと、前記主線路の他端側とグランドとの間に接続したキャパシタンスを備えており、前記方向性結合器が絶縁体層と電極パターンとを積層した積層型の方向性結合器であり、積層体に前記電極パターンで形成された主線路及び副線路を備えおり、前記インダクタンス又は前記キャパシタンスが前記積層体に電極パターンで形成されており、前記主線路を構成する電極パターンと前記副線路を構成する電極パターンとは、前記積層体の積層方向に見て互いに重なり、前記インダクタンスを構成する電極パターンは、前記主線路及び前記副線路を構成する電極パターンと、前記積層体の積層方向に見て重ならないことを特徴とする。かかる方向性結合器は、前記主線路と前記副線路の対向する部分の線路長が短い場合、特に前記高周波信号の波長λの1/4よりも短い場合であっても、優れたアイソレーション特性を有するとともに、高周波スイッチとのインピーダンス整合も改善される。なお波長λは、主線路を通過する高周波信号の周波数帯において、上限周波数fuと下限周波数flとの間の中間周波数fm（fm＝（fu+fl）/2）である。
【００２５】
前記積層体内にシールド電極を備え、前記シールド電極は、前記積層体の積層方向に見て、前記インダクタンスを構成する電極パターンと重なるのが好ましい。
【００２６】
前記シールド電極は、前記副線路を構成する電極パターンが形成された絶縁体層に形成されているのが好ましい。
【００２７】
本発明の他の実施態様による方向性結合器は、所定の周波数の高周波信号を通す主線路と、前記主線路と電磁気的に結合し、前記高周波信号の一部を分配する副線路とを備えた方向性結合器であって、前記主線路の一端側とグランドとの間に接続したインダクタンスと、前記主線路の他端側とグランドとの間に接続したキャパシタンスを備え、前記方向性結合器が絶縁体層と電極パターンとを積層した積層型の方向性結合器であり、積層体に前記電極パターンで形成された主線路及び副線路を備え、前記インダクタンス又は前記キャパシタンスが前記積層体に電極パターンで形成されており、前記主線路を構成する電極パターンと前記副線路を構成する電極パターンとは、前記積層体の積層方向に見て互いに重なり、前記インダクタンスを構成する電極パターンは、前記主線路及び前記副線路を構成する電極パターンと、前記積層体の積層方向に見て重ならず、前記積層体内にシールド電極を備え、前記シールド電極は、前記積層体の積層方向に見て、前記インダクタンスを構成する電極パターンと重なり、前記シールド電極は、前記副線路を構成する電極パターンが形成された絶縁体層に形成されていることを特徴とする。
【００２８】
前記積層体内にグランド電極を備え、前記グランド電極と、絶縁体層を介して対向する電極パターンとにより前記キャパシタンスが形成されるのが好ましい。
【００２９】
前記シールド電極と前記グランド電極とが、前記積層体の積層方向に連続する複数のビアホールにより接続されているのが好ましい。
【００３０】
前記積層体に複数の前記方向性結合器が設けられており、各方向性結合器を構成する電極パターンの間に、前記積層体の積層方向に連続する複数のビアホールが縦列して設けられているのが好ましい。
【００３１】
前記複数の方向性結合器のうちの少なくとも一部の前記シールド電極と前記グランド電極とは、前記縦列して設けられた複数のビアホールの一部により接続されているのが好ましい。
【００３２】
本発明の高周波回路は、所定の周波数の高周波信号を通す主線路と、前記主線路と電磁気的に結合し、前記高周波信号の一部を分配する副線路とを備えた方向性結合器、及び高周波スイッチを有する高周波回路であって、前記方向性結合器は前記高周波スイッチとアンテナポートとの間に設けられており、前記主線路の前記高周波スイッチ側とグランドとの間に接続したインダクタンス（共振回路の構成部分を除く）と、前記主線路の前記アンテナポート側とグランドとの間に接続したキャパシタンス（共振回路の構成部分を除く）を備えることを特徴とする高周波回路。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施例による方向性結合器を示す回路図である。
【図２】本発明の一実施例による方向性結合器を構成する各層の回路構成を示す展開図である。
【図３】従来の方向性結合器（サンプルNo.1）のインピーダンス特性を示すスミスチャートである。
【図４】従来の方向性結合器（サンプルNo.1）の結合度及びアイソレーションの周波数特性を示すグラフである。
【図５】従来の方向性結合器（サンプルNo.2）において、第２ポートP2とグランドとの間にキャパシタンスCを接続した場合のインピーダンス特性を示すスミスチャートである。
【図６】従来の方向性結合器（サンプルNo.2）において、第２ポートP2とグランドとの間にキャパシタンスCを接続した場合の結合度及びアイソレーションの周波数特性を示すグラフである。
【図７】本発明の方向性結合器（サンプルNo.3）のインピーダンス特性を示すスミスチャートである。
【図８】本発明の方向性結合器（サンプルNo.3）の結合度及びアイソレーションの周波数特性を示すグラフである。
【図９】本発明の別の実施例による積層体に形成された方向性結合器を構成する各層の回路構成を示す展開図である。
【図１０】本発明のさらに別の実施例による積層体に形成された方向性結合器を構成する各層の回路構成を示す展開図である。
【図１１】本発明のさらに別の実施例による積層体に形成された方向性結合器を構成する各層の回路構成を示す展開図である。
【図１２】本発明のさらに別の実施例による積層体に形成された方向性結合器を構成する各層の回路構成を示す展開図である。
【図１３】本発明のさらに別の実施例による積層体に形成された方向性結合器（サンプルNo.5）のインピーダンス特性を示すスミスチャートである。
【図１４】本発明のさらに別の実施例による積層体に形成された方向性結合器（サンプルNo.5）の結合度及びアイソレーションの周波数特性を示すグラフである。
【図１５】本発明のさらに別の実施例による積層体に形成された方向性結合器（サンプルNo.6）のインピーダンス特性を示すスミスチャートである。
【図１６】本発明のさらに別の実施例による積層体に形成された方向性結合器（サンプルNo.6）の結合度及びアイソレーションの周波数特性を示すグラフである。
【図１７】本発明のさらに別の実施例による積層体に形成された方向性結合器（サンプルNo.7）のインピーダンス特性を示すスミスチャートである。
【図１８】本発明のさらに別の実施例による積層体に形成された方向性結合器（サンプルNo.7）の結合度及びアイソレーションの周波数特性を示すグラフである。
【図１９】本発明のさらに別の実施例による積層体に形成された方向性結合器（サンプルNo.8）のインピーダンス特性を示すスミスチャートである。
【図２０】本発明のさらに別の実施例による積層体に形成された方向性結合器（サンプルNo.8）の結合度及びアイソレーションの周波数特性を示すグラフである。
【図２１】高周波スイッチと従来の方向性結合器（サンプルNo.1）とを接続した送受信系で、高周波スイッチの高周波回路側から見たインピーダンス特性及び方向性結合器のアンテナ側から見たインピーダンス特性を示すスミスチャートである。
【図２２】高周波スイッチと参考例の方向性結合器（サンプルNo.6）とを接続した送受信系で、高周波スイッチの高周波回路側から見たインピーダンス特性及び方向性結合器のアンテナ側から見たインピーダンス特性を示すスミスチャートである。
【図２３】高周波スイッチと本発明の方向性結合器（サンプルNo.9）とを接続した送受信系で、高周波スイッチの高周波回路側から見たインピーダンス特性及び方向性結合器のアンテナ側から見たインピーダンス特性を示すスミスチャートである。
【図２４】高周波スイッチと方向性結合器とを接続した送受信系を示すブロック図である。
【図２５】方向性結合器を示す回路図である。
【図２６】積層構造の方向性結合器の分解斜視図である。
【図２７】積層構造の方向性結合器における電界分布を説明するための図である。
【図２８】高周波スイッチの構成の一例を示す図である。
【図２９】図２８の高周波スイッチの等価回路を示す図である。
【図３０】高周波スイッチのインピーダンス特性の一例を示すスミスチャートである。
【発明を実施するための形態】
【００３４】
本発明の好ましい実施例を、添付図面を参照して以下詳細に説明する。
【００３５】
図1は本発明の一実施例による方向性結合器を示す図である。この方向性結合器は、所定の周波数帯の高周波信号を通す主線路MLと、主線路MLと電磁気的に結合し、信号の一部を分配する副線路SLとを備えている。主線路MLの一端側を第1ポートP1とし、他端側を第2ポートP2とする。副線路SLの主線路MLの第１ポートP1と対応する側を第3ポートP3とし、他端側を第4ポートP4とする。第1ポートP1とグランドとの間にはインダクタンスLが接続されており、第2ポートP2とグランドとの間にはキャパシタンスCが接続されている。詳細は後述するが、絶縁体層と電極パターンとが積層されてなる積層体に主線路MLと副線路SLとが前記電極パターンにより形成される。
【００３６】
インダクタンスL及びキャパシタンスCを設ける効果について以下説明する。主線路の第2ポートP2とグランドとの間に接続するキャパシタンスCは、偶モードの位相を遅らせて奇モードの位相との位相差を減少させる。したがって方向性結合器のアイソレーションを改善するには、偶モードの位相と奇モードの位相との位相差が小さくなるようにキャパシタンスCの容量値を設定するのが好ましい。しかしながら、単にキャパシタンスを接続しただけでは、高周波信号の周波数帯で第1ポートP1から見たインピーダンスZP1の周波数特性は、高周波側で虚数部が増加するが低周波側では減少する。
【００３７】
前述のとおり、図29の等価回路に示すような高周波スイッチは、共通ポートから見たインピーダンスが、所定の周波数帯の高周波信号において容量性を示す。そのため、高周波スイッチとの接続におけるインピーダンス整合状態を考慮すれば、所定の周波数帯において、前記高周波スイッチの共通ポートと接続する方向性結合器の第1ポートP1側から見たインピーダンスを誘導性として、共役関係の理想的なの整合に近づけることが必要となる。
【００３８】
そこで、更に第1ポートP1とグランドとの間にインダクタンスLを接続することで整合条件の改善を行った。インダクタンスLの接続によって、第1ポートP1側のインピーダンスZP1は、スミスチャートの等コンダクタンス線に倣って位相回転して、主に低周波側でのインピーダンスの虚数部を増加させる。これにより、所定の周波数帯の高周波信号において第１ポートP1側から見たインピーダンスZP1を誘導性とすることができる。もって、方向性結合器の方向性（結合度、アイソレーション）を損なうことなく、高周波スイッチとのインピーダンス整合を改善することができる。かかる構成は、主線路MLに対して副線路SLの線路長が短い等により、主線路MLと副線路SLの対向する部分が短い場合、特に高周波信号の波長λの1/4よりも短い場合であっても、アイソレーション特性が大きく劣化することがなく、高周波スイッチとのインピーダンス整合も良いので、方向性結合器の小型化に有用である。
【００３９】
(1) 第一の実施態様
以下、本発明の方向性結合器の実施態様について、複数の方向性結合器を内蔵する積層体をもとに説明する。図2は積層体の構造の一例を示す分解斜視図である。積層体には2つの方向性結合器と、1つのローパスフィルタと、2つの分波器とが電極パターンで形成され、積層体に高周波スイッチが搭載される。2つの方向性結合器は、それぞれ高周波スイッチの共通ポートと接続する。各方向性結合器は図１に示す回路構成を有し、1.7 GHz〜2.7 GHzの周波数帯の高周波信号に対応し、結合度が1.7 GHzで19±1 dB、2.2 GHzで17±1 dB、2.7 GHzで15.5±1 dBであるように構成されている。本発明と関係しないローパスフィルタ及び分波器の電極パターンを含む層や、積層体に搭載された高周波スイッチやチップ部品等については適宜省略して示している。
【００４０】
図2の積層体は、絶縁体層S1〜S10と各電極パターンとを積層して形成される。絶縁体層S3には、2つの方向性結合器の副線路SLを構成する電極パターンSL1a，SL1bが並んで形成されており、絶縁体層S4及びS6には、各方向性結合器の主線路MLを構成する電極パターンML1a，ML1bが形成されている。絶縁体層S4及びS6の電極パターンML1a，ML1bはそれぞれビアホールにより連結されている。
【００４１】
図示した例では、各方向性結合器のインダクタンスL及びキャパシタンスCはチップ部品（図示せず）を積層体の上面（絶縁体層S1の表面）に搭載可能としている。絶縁体層S1の直下の絶縁体層S2には、積層体の上面に搭載されたチップ部品、あるいは高周波スイッチ等と、副線路SL用の電極パターンSL1a，SL1b及び主線路ML用の電極パターンML1a，ML1bとを連結する電極パターンSLLa1，SLLa2，SLLb1，SLLb2，SHLa，SHLbが設けられている。引き回し部となる電極パターンSLLa1，SLLa2，SLLb1，SLLb2，SHLa，SHLbを同じ絶縁体層に形成することで配線を容易にしている。電極パターンSLLa1、SLLa2、SL1aとで第1の方向性結合器の副線路SLが構成され、電極パターンSHLa、ML1aとで第1の方向性結合器の主線路MLが構成される。また、電極パターンSLLb1、SLLb2、SL1bとで第2の方向性結合器の副線路SLが構成され、電極パターンSHLb、ML1bとで第2の方向性結合器の主線路MLが構成される。積層体の上面と底面には複数の電極が形成されていて、上面の電極T1aが第1の方向性結合器の第1ポートP1、電極T1bが第2の方向性結合器の第1ポートP1、底面の電極T2aが第1の方向性結合器の第2ポートP2、電極T2bが第2の方向性結合器の第2ポートP2、上面の電極T3aが第1の方向性結合器の第3ポートP3、電極T3bが第2の方向性結合器の第3ポートP3、上面の電極T4aが第1の方向性結合器の第4ポートP4、電極T4bが第2の方向性結合器の第4ポートP4となる。
【００４２】
各方向性結合器の電極パターンを接続してなる主線路MLと副線路SLの線路長は、副線路SLの方が短く構成されている。主線路ML及び副線路SLが複数の絶縁体層に渡ってコイル状に形成されている場合、複数の絶縁体層における電極パターンの合計の長さをその線路長とする。図示した例では2つの方向性結合器が積層体内で隣り合って構成されている。
【００４３】
積層体の底面（絶縁体層S10の裏面）には複数のグランド電極Gが設けられており、絶縁体層S10の表面のほぼ全面にグランド電極GND1が設けられている。グランド電極GND1は複数のグランド電極Gとビアホールにより連結している。
【００４４】
各方向性結合器の副線路SLを構成する電極パターンSL1a，SL1bと、主線路MLを構成する電極パターンML1a，ML1bとは、積層体の積層方向に見て互いに重なっている部分を有する。それらが重なり合う部分の面積や対向する間隔によって結合度が設定される。
【００４５】
第1の方向性結合器の副線路SLを構成する電極パターンSL1a及び主線路MLを構成する電極パターンML1aと、第2の方向性結合器の副線路SLを構成する電極パターンSL1b及び主線路MLを構成する電極パターンML1bとの間には、積層方向に連続する複数のビアホールが縦列して設けられている。縦列ビアホールはグランド電極GND1と接続している。このように各方向性結合器を構成する電極パターンの間にグランド電極と接続した縦列ビアホールを設けることにより、方向性結合器同士の干渉を防止することができる。
【００４６】
上記積層体の絶縁体層には、低温焼成が可能なセラミック誘電体材料が用いられる。例えば比誘電率εrが5〜10であり、1000℃以下で焼成可能な誘電材料である。積層体は、例えばドクターブレード法により厚さ30μｍ〜100μｍのグリーンシートを作製し、各グリーンシート上にAg、Cu等の導体を主体とする導電ペーストを印刷することにより、それぞれ方向性結合器、分波器、ローパスフィルタ等を構成するの電極パターンを形成し、それらを形成した複数のグリーンシートを積層し、焼結することにより製造することができる。
【００４７】
Ansoft社製高周波3次元電磁界シミュレータHFSS（High-Frequency Structure Simulator）を用いて、方向性結合器の解析モデルを作製し、第1の方向性結合器の第1ポートP1、第2ポートP2側から見たインピーダンスZP1、ZP2と、結合度、アイソレーション及び方向性を、周波数1.7 GHz，2.2 GHz及び2.7 GHzの場合についてそれぞれシミュレーションにより求めた。解析モデルにおいては、絶縁体層の比誘電率εrを8とし、主線路ML及び副線路SLを構成する電極パターンの幅を85μmとした。主線路MLの線路長は6.5 mmであり、副線路SLの線路長は2.2 mmであり、主線路MLと副線路SLの対抗する部分（絶縁体層S3に形成された副線路SLの電極パターンSL1aと絶縁体層S4に形成された主線路MLの電極パターンML1aとが対向する部分）の長さ（対向長さ）は1.2 mmであり、両者の間隔は55μｍである。絶縁体層S10のグランド電極GND1と絶縁体層S4に形成された主線路MLの電極パターンML1aとの間隔は120μmであり、絶縁体層S3に形成された副線路SLの電極パターンSL1aの上層側には主線路MLと副線路SLを挟むグランド電極は形成されていない。波長短縮効果を考慮した周波数2.2 GHzの波長λは47.6 mmであり、上記対向長さ1.2 mmは0.025λに相当し、主線路MLの線路長6.5 mmは0.14λに相当し、副線路SLの線路長2.2 mmは0.05λに相当する。得られた結果を表2に示す。以下各表においては結合度、アイソレーションは絶対値として記載している。表中、サンプルNo.1は、キャパシタンスC及びインダクタンスLのいずれも接続していない比較例であり、サンプルNo.2はキャパシタンスCのみを第2ポートP2側に接続した参考例である。サンプルNo.3、4はキャパシタンスCを第2ポートP2側に、インダクタンスLを第1ポートP1側に接続した実施例である。
【００４８】
【表２−１】
0006337879.tif 000003
【００４９】
【表２−２】
0006337879.tif 000004
【００５０】
【表２−３】
0006337879.tif 000005
【００５１】
表2のサンプルNo.1〜No.3について、第1ポートP1側と、第2ポートP2側から見たインピーダンスZP1、ZP2を、スミスチャートとして図3，5，及び7に示す。なお図中、インピーダンスZP1、ZP2をそれぞれP1、P2として示している。また表1のサンプルNo.1〜No.3の結合度及びアイソレーションの周波数特性を図4，6及び8に示す。キャパシタンスCを接続することにより、アイソレーションを改善出来て、方向性も大きく向上した（サンプルNo.2〜No.3）。しかしながら、図5に示すように、サンプルNo.2では第1ポートP1側から見たインピーダンスZP1の虚数部が1.7GHzで低下している。
【００５２】
一方で図7に示したように、第1ポートP1側にインダクタンスLを設けたサンプルNo.3の方向性結合器では、低周波側（特に1.7 GHz）におけるインピーダンスZP1の虚数部を大きく出来て、1.7GHz〜2.7GHzの周波数帯で誘導性のインピーダンスとすることが出来た。
【００５３】
(2) 第二の実施態様
積層体を構成する各層の回路構成の別の例を図9に示す。図2の回路構成と共通する部分については説明を適宜省略する。
【００５４】
図9の積層体は、インダクタンスLとキャパシタンスCを内蔵する。絶縁体層S’1〜S’10と各電極パターンとが積層され、二つの方向性結合器の第1ポートP1側に接続されるインダクタンスLの電極パターンL1a，L1bが、それぞれ絶縁体層S’5〜S’8に形成されてビアホールにより連結されている。各方向性結合器は第一の実施態様と同様に図１に示す回路構成を有している。第1の方向性結合器のインダクタンスLの電極パターンL1aは、副線路SL及び主線路MLの電極パターンSL1a，ML1aと積層体の積層方向に見て重なっておらず、第2の方向性結合器のインダクタンスLの電極パターンL1bは、副線路SL及び主線路MLの電極パターンSL1b，ML1bと積層体の積層方向に見て重なっていない。それにより各方向性結合器におけるインダクタンスLと副線路SL及び主線路MLとの干渉を低減することができる。
【００５５】
絶縁体層S’3には、各方向性結合器の副線路SLの電極パターンSL1a，SL1bに隣接して、シールド電極S1a，S1bが形成されている。シールド電極S1aは第1の方向性結合器の副線路SLの電極パターンSL1aと第2の方向性結合器の副線路SLの電極パターンSL1bとの間に形成されている。シールド電極S1a，S1bは、各方向性結合器のインダクタンスLの電極パターンL1a，L1bとそれぞれ積層体の積層方向に見て重なっており、主線路MLの電極パターンML1a，ML1b及び副線路SLの電極パターンSL1a，SL1bと積層体の積層方向に見て重なっていない。各シールド電極S1a，S1bはビアホールによりグランド電極GND1と接続している。
【００５６】
シールド電極S1a，S1bは、各方向性結合器の副線路SLの電極パターンSL1a，SL1bと同じ絶縁体層S’3に重ならないように形成されている。それにより、積層ずれが生じてもシールド電極S1a，S1bと副線路SLの電極パターンSL1a，SL1bとの間で積層体の積層方向に見て重なりが生じない。
【００５７】
絶縁体層S’9に、方向性結合器の第２ポートP2と接続するキャパスタンスCを構成する電極パターンC1a、C1bが形成され、絶縁体層S’10のグランド電極GND1と対向している。電極パターンC1a、C1bはそれぞれビアホールを介して絶縁体層S’6に形成された電極パターンML1a、ML1bと接続する。
【００５８】
(3) 第三の実施態様
積層体を構成する各層の回路構成のさらに別の例を図10に示す。図9の絶縁体層S’3の代わりに、図2のシールド電極を有しない絶縁体層S3を用いる。すなわち、シールド電極S1a，S1bを有していない以外は図9の積層体と同じである。
【００５９】
(4) 第四の実施態様
積層体を構成する各層の回路構成のさらに別の例を図11に示す。図9の絶縁体層S’5〜S’8の代わりに、インダクタンスLの電極パターンL1a，L1bとは巻方向が逆の電極パターンL2a，L2bが形成された絶縁体層S”5〜S”8を用いる。すなわち、インダクタンスLの巻方向が逆である以外は図9の積層体と同じである。
【００６０】
(5) 第五の実施態様
積層体を構成する各層の回路構成のさらに別の例を図12に示す。図11の絶縁体層S’3の代わりに、図2のシールド電極を有しない絶縁体層S3を用いる。すなわち、シールド電極S1a，S1bを有していない以外は図11の積層体と同じである。
【００６１】
図9〜12の積層体に形成した方向性結合器において、第1ポートP1側、第2ポートP2側から見たインピーダンスZP1、ZP2と、結合度、アイソレーション及び方向性を、周波数1.7 GHz，2.2 GHz及び2.7 GHzの場合についてそれぞれシミュレーションにより求めた。図9に示す第1の方向性結合器を用いた場合（第二の実施態様）をサンプルNo.5とし、図10に示す第1の方向性結合器を用いた場合（第三の実施態様）をサンプルNo.6とし、図11に示す第1の方向性結合器を用いた場合（第四の実施態様）をサンプルNo.7とし、図12に示す第1の方向性結合器を用いた場合（第五の実施態様）をサンプルNo.8とし、図9に示す方向性結合器インダクタンスLが形成されていない場合をサンプルNo.9とした。得られた結果を表3に示す。
【００６２】
【表３−１】
0006337879.tif 000006
【００６３】
【表３−２】
0006337879.tif 000007
【００６４】
【表３−３】
0006337879.tif 000008
【００６５】
表3のサンプルNo.5〜No.8の方向性結合器について、第1ポートP1側と、第2ポートP2側から見たインピーダンスZP1、ZP2を、スミスチャートとして図13，15，17及び19に示す。また結合度及びアイソレーションの周波数特性を図14，16，18及び20に示す。
【００６６】
インダクタンスL及びキャパシタンスCを内蔵する構成でも、アイソレーション及び方向性が改善され、低周波側（特に1.7 GHz）におけるインピーダンスZP1の虚部の絶対値を大きく出来る。
【００６７】
また、サンプルNo.6の方向性結合器では、シールド電極S1a，S1bを設けないことにより、サンプルNo.5の方向性結合器と比べて結合が強まるように結合度が変化した。この結果に基づけば、シールド電極S1a，S1bによって主線路ML、副線路SLの構成を変えることなく結合度を調整することが出来る。
【００６８】
また、サンプルNo.7の方向性結合器では、インダクタンスLを構成する電極パターンL2a、L2bの巻方向を逆にすることにより、サンプルNo.5及びNo.6の方向性結合器と比べて周波数1.7GHz、2.2GHzでアイソレーションが低下した。
【００６９】
またサンプルNo.8の方向性結合器では、シールド電極S1a，S1bを設けないことにより、サンプルNo.7の方向性結合器と比べて低周波数（1.7GHz）〜高周波数（2.7 GHz）のアイソレーションが向上し、優れた方向性が得られた。
【００７０】
またサンプルNo.5〜8のいずれの方向性結合器も周波数1.7GHz〜2.7GHzにおいて、第１ポートP1側から見たインピーダンスZP1は誘導性のインピーダンスであった。
【００７１】
サンプルNo.1、No.6及びNo.9の方向性結合器の第１ポートP1と高周波スイッチSWとを図24に示すように接続した。この回路にて、高周波回路側から高周波スイッチを見たインピーダンスと、アンテナ側から方向性結合器を見たインピーダンスとを、周波数1.7 GHz，2.2 GHz及び2.7 GHzの場合についてそれぞれシミュレーションにより求めた。
【００７２】
得られた結果を図21〜23に示す。図21はサンプルNo.1の方向性結合器を用いた場合のインピーダンス特性を示すスミスチャートであり、図22はサンプルNo.6の方向性結合器を用いた場合のインピーダンス特性を示すスミスチャートであり、図23はサンプルNo.9の方向性結合器を用いた場合のインピーダンス特性を示すスミスチャートである。サンプルNo.6の方向性結合器を用いた場合、高周波回路側から見たインピーダンスと、アンテナ側から見たインピーダンスは、低周波側から高周波側（1.7 GHz〜2.7 GHz）の周波数において規格化インピーダンス50Ω付近に集中していて、方向性結合器と高周波スイッチとのインピーダンス整合が、他のサンプルよりも改善されているのがわかる。
【００７３】
挿入損失と、結合度、アイソレーション及び方向性を周波数1.7 GHz，2.2 GHz及び2.7 GHzの場合についてそれぞれシミュレーションにより求めた。得られた結果を表4に示す。なお、表4にて挿入損失はサンプルNo.1の値を基準とした差分として示した。
【００７４】
【表４−１】
0006337879.tif 000009
【００７５】
【表４−２】
0006337879.tif 000010
【００７６】
表4から分かるように、本発明の方向性結合器（サンプルNo.6）を用いた場合はサンプルNo.1及びNo.9の方向性結合器を用いた場合と比べて挿入損失が向上した。また高周波スイッチと接続した場合も、サンプルNo.6の方向性結合器は優れたアイソレーションが得られて方向性が改善されている。
【図１】
0006337879.tif 000011
【図２】
0006337879.tif 000012
【図３】
0006337879.tif 000013
【図４】
0006337879.tif 000014
【図５】
0006337879.tif 000015
【図６】
0006337879.tif 000016
【図７】
0006337879.tif 000017
【図８】
0006337879.tif 000018
【図９】
0006337879.tif 000019
【図１０】
0006337879.tif 000020
【図１１】
0006337879.tif 000021
【図１２】
0006337879.tif 000022
【図１３】
0006337879.tif 000023
【図１４】
0006337879.tif 000024
【図１５】
0006337879.tif 000025
【図１６】
0006337879.tif 000026
【図１７】
0006337879.tif 000027
【図１８】
0006337879.tif 000028
【図１９】
0006337879.tif 000029
【図２０】
0006337879.tif 000030
【図２１】
0006337879.tif 000031
【図２２】
0006337879.tif 000032
【図２３】
0006337879.tif 000033
【図２４】
0006337879.tif 000034
【図２５】
0006337879.tif 000035
【図２６】
0006337879.tif 000036
【図２７】
0006337879.tif 000037
【図２８】
0006337879.tif 000038
【図２９】
0006337879.tif 000039
【図３０】
0006337879.tif 000040