(57)【特許請求の範囲】
【請求項１】
並列冗長運転されるスイッチング電源装置であって、
本スイッチング電源装置の出力と負荷との間にオアリング用の低オン抵抗のＦＥＴが接続され、当該ＦＥＴには、当該ＦＥＴのソース−ドレイン間電圧が設定電圧以上になると当該ＦＥＴをオフさせるアンプまたは制御ＩＣが付加されており、
本スイッチング電源装置は、
ＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータの入力電圧を監視する電圧監視部と、
前記入力電圧が設定値を超えると、前記ＤＣ−ＤＣコンバータのスイッチング動作を一定時間停止させる制御部と、
を備えることを特徴とする逆電流保護付きスイッチング電源装置。
【請求項２】
前記設定値は、前記ＤＣ−ＤＣコンバータの一次側の使用部品の耐圧以下に設定されることを特徴とする請求項１に記載の逆電流保護付きスイッチング電源装置。
【請求項３】
並列冗長運転されるスイッチング電源装置であって、
本スイッチング電源装置の出力と負荷との間にオアリング用の低オン抵抗のＦＥＴが接続され、当該ＦＥＴには、当該ＦＥＴのソース−ドレイン間の電圧が設定電圧以上になると当該ＦＥＴをオフさせるアンプまたは制御ＩＣが付加されており、
本スイッチング電源装置は、
ＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータの一次側に溜まった電荷を放電させるための放電回路と、
前記ＤＣ−ＤＣコンバータの入力電圧を監視する電圧監視部と、
前記入力電圧が設定値を超えると、前記放電回路から前記電荷を放電させる制御部と、
を備えることを特徴とする逆電流保護付きスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列冗長運転されるスイッチング電源装置であり、並列接続される他のスイッチング装置からの逆電流から、内部回路を保護する機能を備える逆電流保護付きスイッチング電源装置に関する。
【背景技術】
【０００２】
定常的に安定動作が求められる負荷（例えば、サーバシステム、ストレージシステム、通信機器）の電源として、複数の電源装置を並列に接続した並列冗長構成の電源システムが使用されている（例えば特許文献１参照）。並列冗長構成の電源システムでは、電流バランス機能により各電源装置からの出力電流が等しくなるよう制御されるが、電流バランス機能が働かない領域がある。例えば負荷が軽くなった際に等しく電流が低下せずに電源装置の出力電流間にバラツキが発生する。これにより出力電圧が高い電源装置から出力電圧が低い電源装置への逆電流が発生する。
【０００３】
この逆電流が内部回路に流入することを阻止するため、各電源装置の出力にブロッキングダイオードを設けることが一般的であった。高効率化が強く求められる近年では、ブロッキングダイオードに代わって、より電力損失が少ないオアリングＦＥＴが使用されるようになってきている。オアリングＦＥＴには、ソース−ドレイン間電圧が設定電圧を超えたときに当該オアリングＦＥＴをターンオフするアンプや制御ＩＣが付加される。これにより逆電流が発生するとオアリングＦＥＴがオフ状態となり、内部回路が保護される仕組みとなっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２２１８８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
さらなる高効率化を求め、超低オン抵抗のオアリングＦＥＴが開発されている。オン抵抗が極小化してくると、オアリングＦＥＴのソース−ドレイン間に電位差が発生しにくくなり、アンプや制御ＩＣでの逆電流検出が難しくなる。高精度なアンプや制御ＩＣを使用するとコスト高になる。
【０００６】
本発明はこうした状況に鑑みてなされたものであり、その目的は、並列冗長運転されるスイッチング電源装置において、電力損失を最小限に抑えつつ安価に逆電流から内部回路を保護する技術を提供することにある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、逆電流保護付きスイッチング電源装置である。この装置は、並列冗長運転されるスイッチング電源装置であって、本スイッチング電源装置の出力にオアリング用の半導体スイッチが接続される。当該半導体スイッチには、当該半導体スイッチの両端電圧が設定電圧以上になると当該半導体スイッチをオフさせる制御回路が付加されている。本スイッチング電源装置は、ＤＣ−ＤＣコンバータと、前記ＤＣ−ＤＣコンバータの入力電圧を監視する電圧監視部と、前記入力電圧が設定値を超えると、前記ＤＣ−ＤＣコンバータのスイッチング動作を一定時間停止させる制御部と、を備える。
【０００８】
本発明の別の態様もまた、逆電流保護付きスイッチング電源装置である。この装置は、並列冗長運転されるスイッチング電源装置であって、本スイッチング電源装置の出力にオアリング用の半導体スイッチが接続される。当該半導体スイッチには、当該半導体スイッチの両端電圧が設定電圧以上になると当該半導体スイッチをオフさせる制御回路が付加されている。本スイッチング電源装置は、ＤＣ−ＤＣコンバータと、前記ＤＣ−ＤＣコンバータの一次側に溜まった電荷を放電させるための放電回路と、前記ＤＣ−ＤＣコンバータの入力電圧を監視する電圧監視部と、前記入力電圧が設定値を超えると、前記放電回路から前記電荷を放電させる制御部と、を備える。
【発明の効果】
【０００９】
本発明によれば、並列冗長運転されるスイッチング電源装置において、電力損失を最小限に抑えつつ安価に逆電流から内部回路を保護できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態に係る電源システムの構成を示す図である。
【図２】本発明の実施の形態に係るスイッチング電源装置の構成例を示す図である。
【図３】絶縁型ＤＣ−ＤＣコンバータの構成例を示す図である。
【図４】図２と比較すべきスイッチング電源装置の構成を示す図である。
【図５】図５（ａ）、（ｂ）は、逆電流発生時の動作を示す波形図である。
【図６】変形例に係るスイッチング電源装置の構成例を示す図である。
【発明を実施するための形態】
【００１１】
図１は、本発明の実施の形態に係る電源システム１の構成を示す図である。電源システム１は、並列接続された複数のスイッチング電源装置１０を備える。図１では簡略化のため２つのスイッチング電源装置１０が並列接続される構成を描いているが、３つ以上のスイッチング電源装置１０が並列接続される構成でもよい。２つのスイッチング電源装置１０には、交流電源２から交流電圧が並列に入力される。２つのスイッチング電源装置１０の出力は１つに結合されて負荷３に接続される。従って２つのスイッチング電源装置１０の出力電流の和が負荷３に供給される入力電流となる。
【００１２】
以上の構成において、軽負荷領域での２つのスイッチング電源装置１０の出力電流のバランスが崩れると、一方のスイッチング電源装置１０の出力電流の一部が、他方のスイッチング電源装置１０の出力端子に逆流することになる。この対策として図１ではスイッチング電源装置１０の出力にオアリングＦＥＴ（Ｍ１）を接続している。オアリングＦＥＴ（Ｍ１）にはｎチャンネル型のＭＯＳＦＥＴを使用しており、ソース端子をスイッチング電源装置１０側に接続し、ドレイン端子を負荷３側に接続している。
【００１３】
オアリングＦＥＴ（Ｍ１）にはアンプＡＰ１が付加されている。図１に示す例ではアンプＡＰ１の非反転入力端子とオアリングＦＥＴ（Ｍ１）のソース端子が接続され、アンプＡＰ１の反転入力端子とオアリングＦＥＴ（Ｍ１）のドレイン端子が接続され、アンプＡＰ１の出力端子とオアリングＦＥＴ（Ｍ１）のゲート端子が接続されている。従ってオアリングＦＥＴ（Ｍ１）のソース−ドレイン間電圧が設定電圧以上になると、アンプＡＰ１の出力がハイレベルからローレベルに変わり、オアリングＦＥＴ（Ｍ１）のゲートがオフされる。これにより他のスイッチング電源装置１０からの逆電流が遮断される。このように他のスイッチング電源装置１０からの逆電流が発生するとドレイン電圧が上昇し、オアリングＦＥＴ（Ｍ１）がターンオフする仕組みになっている。
【００１４】
なお逆流抑制用の素子としてＭＯＳＦＥＴを使用する例を説明したが、同様の電流遮断機能を持つ他の半導体素子を使用してもよい。またオアリングＦＥＴ（Ｍ１）を制御する素子として、アンプＡＰ１をそのまま付加する例を説明したが、同様のソース−ドレイン間電圧の検出機能とゲート制御機能を持つ制御ＩＣを使用してもよい。
【００１５】
スイッチング電源装置１０の出力にオアリングＦＥＴ（Ｍ１）を接続すると、オアリングＦＥＴ（Ｍ１）のオン抵抗により損失が発生する。近年、この損失を小さくするため、オン抵抗が１ｍΩ以下の超低オン抵抗のオアリングＦＥＴが開発されている。例えばオン抵抗１ｍΩの場合、１００Ａの電流が流れてもソース−ドレイン間電圧が１００ｍＶとなる。従ってアンプＡＰ１のオフセットを考慮すると、かなりハイスペックなアンプＡＰ１が要求されることになる。以下に説明する本実施の形態に係るスイッチング電源装置１０では、ハイスペックなアンプＡＰ１を使用せずとも逆電流から内部回路を効果的に保護する技術を示す。
【００１６】
図２は、本発明の実施の形態に係るスイッチング電源装置１０の構成例を示す図である。スイッチング電源装置１０は整流回路２０、ＰＦＣ（Power Factor Correction）回路３０、コンデンサＣ１、絶縁型ＤＣ−ＤＣコンバータ４０、制御部５０及び電圧監視回路６０を備える。制御部５０はＰＦＣコントローラ５１、コンバータコントローラ５２、シーケンサ５３及びタイマ５４を備える。
【００１７】
整流回路２０は例えばダイオードブリッジ回路で構成され、交流電源２から供給される交流電圧を整流する。ＰＦＣ回路３０は例えば昇圧チョッパで構成され、力率を改善する。コンデンサＣ１は、ＰＦＣ回路３０の出力電圧を平滑化する。絶縁型ＤＣ−ＤＣコンバータ４０は平滑化された電圧を、設定された値の直流電圧に変換する。
【００１８】
図３は、絶縁型ＤＣ−ＤＣコンバータ４０の構成例を示す図である。絶縁型ＤＣ−ＤＣコンバータ４０はブリッジ回路４１、トランス４２、整流回路４３、平滑回路４４、出力電圧検出回路４５を備える。ブリッジ回路４１は入力される直流電圧を、交流電圧に変換して、トランス４２の一次コイルに供給する。
【００１９】
ブリッジ回路４１は電源ラインとグラウンドラインの間に、第１スイッチング素子Ｓ１と第２スイッチング素子Ｓ２が直列接続された第１アームと、第３スイッチング素子Ｓ３と第４スイッチング素子Ｓ４が直列接続された第２アームが並列に接続されて構成されるＨブリッジ回路である。第１アームの中点はトランス４２の一次コイルの一端に接続され、第２アームの中点はトランス４２の一次コイルの他端に接続される。
【００２０】
第１スイッチング素子Ｓ１−第４スイッチング素子Ｓ４には、ＭＯＳＦＥＴまたはＩＧＢＴを使用できる。第１スイッチング素子Ｓ１−第４スイッチング素子Ｓ４には、それぞれソースからドレイン方向に導通する第１ダイオードＤ１−第４ダイオードＤ４が並列に形成または接続される。なおハイサイドの第１スイッチング素子Ｓ１及び第３スイッチング素子Ｓ３に、ｐチャンネル型のＭＯＳＦＥＴを使用してもよい。
【００２１】
トランス４２は一次コイル及び二次コイルを備える。トランス４２は一次側と二次側を絶縁するとともに、一次コイルと二次コイルの巻線比に応じて変圧する。整流回路４３は、トランス４２の二次コイルから入力される交流電圧を直流電圧に整流する。平滑回路４４は、整流回路４３の出力電圧を平滑化する。平滑化された電圧は図２のオアリングＦＥＴ（Ｍ１）を介して負荷３に供給される。
【００２２】
出力電圧検出回路４５は、絶縁型ＤＣ−ＤＣコンバータ４０の出力電圧を検出してコンバータコントローラ５２に出力する。コンバータコントローラ５２は、ブリッジ回路４１を構成する第１スイッチング素子Ｓ１−第４スイッチング素子Ｓ４の制御端子に供給するゲート信号を生成する。具体的にはトランス４２の一次コイルに順方向電流を供給する場合、第１スイッチング素子Ｓ１及び第４スイッチング素子Ｓ４をオン、第２スイッチング素子Ｓ２及び第３スイッチング素子Ｓ３をオフするためのゲート信号を生成する。コンバータコントローラ５２は、生成したゲート信号を第１スイッチング素子Ｓ１−第４スイッチング素子Ｓ４の制御端子にそれぞれ供給する。
【００２３】
トランス４２の一次コイルに逆方向電流を供給する場合、第１スイッチング素子Ｓ１及び第４スイッチング素子Ｓ４をオフ、第２スイッチング素子Ｓ２及び第３スイッチング素子Ｓ３をオンするためのゲート信号を生成する。コンバータコントローラ５２は、生成したゲート信号を第１スイッチング素子Ｓ１−第４スイッチング素子Ｓ４の制御端子にそれぞれ供給する。
【００２４】
コンバータコントローラ５２は、トランス４２の一次コイルの電流路を形成する２つのスイッチング素子の制御端子にＰＷＭ信号を供給する。コンバータコントローラ５２は、出力電圧検出回路４５からの電圧値に応じて、オン期間中のスイッチング素子のデューティ比を適応的に変化させる。これにより絶縁型ＤＣ−ＤＣコンバータ４０の出力電圧を一定に保つ。
【００２５】
コンバータコントローラ５２は、図示しない電流検出装置から電流バランス信号を受ける。当該電流検出装置は負荷３の入力電流を監視し、当該入力電流をスイッチング電源装置１０の並列数で割った電流値を各スイッチング電源装置１０のコンバータコントローラ５２に出力する。コンバータコントローラ５２は、電流バランス信号で指示される電流値に応じて、オン期間中のスイッチング素子のデューティ比を適応的に変化させる。
【００２６】
以上の説明では絶縁型ＤＣ−ＤＣコンバータ４０の一次側のインバータ部の構成をフルブリッジ回路で構成する例を示したが、ハーフブリッジ回路など他の構成を採用してもよい。また絶縁型ＤＣ−ＤＣコンバータ４０の出力調整として、スイッチング素子のデューティ比を制御する例を示したが、位相差を制御してもよい。
【００２７】
図２に戻る。ＰＦＣコントローラ５１は、ＰＦＣ回路３０として用いられる昇圧チョッパに含まれるスイッチング素子のスイッチング制御を行う。
【００２８】
電圧監視回路６０は、絶縁型ＤＣ−ＤＣコンバータ４０の入力電圧Ｖｉｎｔを監視する。電圧監視回路６０は検出した入力電圧Ｖｉｎｔをタイマ５４に供給する。タイマ５４は入力電圧Ｖｉｎｔが設定値を超えると、ＰＦＣコントローラ５１及びコンバータコントローラ５２の動作を一定時間停止させるためのＯＦＦ信号をシーケンサ５３に出力する。シーケンサ５３はタイマ５４からＯＦＦ信号が入力される期間、ＰＦＣコントローラ５１及びコンバータコントローラ５２の発振を停止させる。絶縁型ＤＣ−ＤＣコンバータ４０の動作が停止するとアンプＡＰ１の動作も停止する。
【００２９】
図４は、図２と比較すべきスイッチング電源装置１０の構成を示す図である。図４は従来の構成であり、電圧監視回路６０及びタイマ５４は設けられておらず、入力電圧Ｖｉｎに応じて絶縁型ＤＣ−ＤＣコンバータ４０の動作を停止させる仕組みはなかった。
【００３０】
図５（ａ）、（ｂ）は、逆電流発生時の動作を示す波形図である。図５（ａ）は図４に示した従来の構成における波形図を示し、図５（ｂ）は図２に示した本実施の形態に係る構成における波形図を示している。他のスイッチング電源装置１０からの逆電流が発生すると負荷電流がマイナスになる。アンプＡＰ１が反応するまで負荷側から内部に逆電流が流れ、その逆電流により絶縁型ＤＣ−ＤＣコンバータ４０の入力電圧Ｖｉｎｔが上昇する。従来の構成では、図５（ａ）に示すようにアンプＡＰ１が逆電流を検出する前に、内部部品の耐圧オーバーが発生するケースがあった。
【００３１】
図５（ｂ）に示すように本実施の形態に係る構成では、入力電圧Ｖｉｎｔが設定値を超えるとタイマ５４が反応してタイマ５４の出力がハイレベルからローレベルに変わり、一定時間、ローレベルがシーケンサ５３に出力される。これにより絶縁型ＤＣ−ＤＣコンバータ４０の動作が一定時間停止する。コンバータコントローラ５２はスイッチング制御を停止させ、例えば第２スイッチング素子Ｓ２及び第４スイッチング素子Ｓ４をオン状態に制御して、トランス４２の一次コイルに溜まったエネルギーをグランドラインに逃がす。なお第１スイッチング素子Ｓ１−第４スイッチング素子Ｓ４を全てオフ状態に制御して、第１ダイオードＤ１及び第３ダイオードＤ３を介して、トランス４２の一次コイルに溜まったエネルギーを電源ラインに逃してもよい。なおタイマ５４でスイッチング動作を停止させる時間は、実験、シミュレーション、又は設計者の知見より導いた時間に設定される。
【００３２】
絶縁型ＤＣ−ＤＣコンバータ４０のスイッチング動作が停止することにより、他のスイッチング電源装置１０からの逆流がなくなり、内部部品が保護される。
【００３３】
上記の設定値は、絶縁型ＤＣ−ＤＣコンバータ４０の一次側の使用部品（例えばＭＯＳＦＥＴ）の耐圧以下に設定される。これにより部品が耐圧オーバーとなる前に一次側に溜まったエネルギーを放出させることができる。従来の構成では当該設定値にもとづくエネルギー放出の仕組みが存在しないため、アンプＡＰ１の感度が低い場合、図５（ａ）に示すように電流遮断が遅れるケースが発生する。
【００３４】
以上説明したように本実施の形態によれば、低オン抵抗のオアリングＦＥＴ（Ｍ１）を使用することにより、並列冗長運転時の電力損失を最低限に抑えることができる。オアリングＦＥＴ（Ｍ１）のオン抵抗が低い場合、アンプＡＰ１や制御ＩＣの設定検出電圧に達するまでの逆電流量が多くなり、一次側へ回生するエネルギー量も増加する。
【００３５】
これに対して本実施の形態では電圧監視回路６０及びタイマ５４を設け、一次側の電圧が設定値を超えると一次側からエネルギーを放出する仕組みを導入している。これにより逆電流による内部回路の耐圧オーバーを防止できる。即ちアンプＡＰ１の特性バラツキに関係なく、入力電圧Ｖｉｎｔの設定値により、逆電流による内部回路の電圧上昇を抑制できる。従って信頼性の高い電源システム１を構築できる。またアンプＡＰ１や一次側の部品をハイスペックに構成する必要がないためコストも抑えることができる。
【００３６】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００３７】
上記の図２の構成において入力電圧Ｖｉｎｔが設定値を超えると、絶縁型ＤＣ−ＤＣコンバータ４０の動作に加えてＰＦＣ回路３０の動作も停止させる例を示した。この点、絶縁型ＤＣ−ＤＣコンバータ４０の動作を停止させれば、ＰＦＣ回路３０の動作停止は必須ではない。例えばタイマ５４の出力をコンバータコントローラ５２に直接供給する構成も可能である。
【００３８】
図６は、変形例に係るスイッチング電源装置１０の構成例を示す図である。変形例では絶縁型ＤＣ−ＤＣコンバータ４０の一次側から放電回路でエネルギーを放出させる。変形例ではコンデンサＣ１と並列に放電回路が接続される。放電回路は例えば、図６に示すように抵抗Ｒ１とスイッチＳ５の直列回路で構成できる。制御部５０は放電制御回路５５を備え、放電制御回路５５はタイマ５４からＯＦＦ信号が入力される期間、スイッチＳ５をオン状態に制御して、放電回路から一次側に溜まったエネルギーを放出させる。変形例によっても図２の構成と同様の効果を奏する。なお図６の構成と図２の構成を併用した構成も可能である。
【符号の説明】
【００３９】
１  電源システム、  ２  交流電源、  ３  負荷、  １０  スイッチング電源装置、  Ｍ１  オアリングＦＥＴ、  ＡＰ１  アンプ、  Ｃ１  コンデンサ、  Ｒ１  抵抗、  Ｓ１  第１スイッチング素子、  Ｓ２  第２スイッチング素子、  Ｓ３  第３スイッチング素子、  Ｓ４  第４スイッチング素子、  Ｓ５  スイッチ、  ２０  整流回路、  ３０  ＰＦＣ回路、  ４０  絶縁型ＤＣ−ＤＣコンバータ、  ４１  ブリッジ回路、  ４２  トランス、  ４３  整流回路、  ４４  平滑回路、  ４５  出力電圧検出回路、  ５０  制御部、  ５１  ＰＦＣコントローラ、  ５２  コンバータコントローラ、  ５３  シーケンサ、  ５４  タイマ、  ５５  放電制御回路、  ６０  電圧監視回路。
【図１】
0006371226.tif 000002
【図２】
0006371226.tif 000003
【図３】
0006371226.tif 000004
【図４】
0006371226.tif 000005
【図５】
0006371226.tif 000006
【図６】
0006371226.tif 000007