(57)【特許請求の範囲】
【請求項１】
ＭＥＭＳ静電容量型の加速度センサであって、
信号検出用の第１容量対と、
前記第１容量対とは異なる、サーボ制御用の第２容量対と、
を有し、
前記第１容量対として、正側信号検出用の第５容量対と、負側信号検出用の第６容量対と、を有し、
前記第２容量対として、前記第５容量対に対応する第９容量対と、前記第６容量対に対応する第１０容量対と、を有し、
前記第５容量対の錘と前記第６容量対の錘と前記第９容量対の錘と前記第１０容量対の錘とが同一であり、
前記第９容量対には、前記第５容量対による加速度の検出信号とは逆向きの力を発生させる電圧が印加され、
前記第１０容量対には、前記第６容量対による加速度の検出信号とは逆向きの力を発生させる電圧が印加され、
前記第５容量対および前記第６容量対による加速度の検出は、前記第５容量対による正側検出信号と、前記第６容量対による負側検出信号とを入力とする差動検出である、加速度センサ。
【請求項２】
請求項１に記載の加速度センサにおいて、
前記第９容量対には、前記第５容量対による加速度の検出信号とは逆向きの力を発生させる電圧が前記検出信号を検出している間印加され、
前記第１０容量対には、前記第６容量対による加速度の検出信号とは逆向きの力を発生させる電圧が前記検出信号を検出している間印加される、加速度センサ。
【請求項３】
請求項１に記載の加速度センサにおいて、
前記第９容量対として、ＤＣ成分サーボ制御用の第１１容量対と、ＡＣ成分サーボ制御用の第１２容量対と、を有し、
前記第１０容量対として、ＤＣ成分サーボ制御用の第１３容量対と、ＡＣ成分サーボ制御用の第１４容量対と、を有し、
前記第１１容量対および前記第１２容量対には、それぞれ別個の電圧が印加され、
前記第１３容量対および前記第１４容量対には、それぞれ別個の電圧が印加される、加速度センサ。
【請求項４】
請求項１に記載の加速度センサにおいて、
前記第５容量対および前記第６容量対による加速度の検出は、前記第５容量対による正側検出信号と、前記第６容量対による負側検出信号とを入力とする完全差動検出である、加速度センサ。
【請求項５】
請求項１に記載の加速度センサにおいて、
前記第９容量対として、ＤＣ成分サーボ制御用の第１１容量対と、ＡＣ成分サーボ制御用の複数の第１２容量対と、を有し、
前記第１０容量対として、ＤＣ成分サーボ制御用の第１３容量対と、ＡＣ成分サーボ制御用の複数の第１４容量対と、を有し、
前記複数の第１２容量対には、前記第１１容量対に印加される電圧とは別個の、多値量子化によるそれぞれの電圧が印加され、
前記複数の第１４容量対には、前記第１３容量対に印加される電圧とは別個の、多値量子化によるそれぞれの電圧が印加される、加速度センサ。
【請求項６】
請求項１に記載の加速度センサにおいて、
前記第９容量対に、前記第５容量対による加速度の検出信号とは逆向きの力を発生させる電圧を印加し、前記第１０容量対に、前記第６容量対による加速度の検出信号とは逆向きの力を発生させる電圧を印加する第１サーボ制御回路を有する、加速度センサ。
【請求項７】
請求項６に記載の加速度センサにおいて、
前記第１サーボ制御回路は、前記第９容量対に、前記第５容量対による加速度の検出信号とは逆向きの力を発生させる電圧を前記検出信号を検出している間印加し、前記第１０容量対に、前記第６容量対による加速度の検出信号とは逆向きの力を発生させる電圧を前記検出信号を検出している間印加する、加速度センサ。
【請求項８】
請求項３に記載の加速度センサにおいて、
前記第１１容量対および前記第１３容量対に、第１電圧を印加する第２サーボ制御回路と、
前記第１２容量対および前記第１４容量対に、前記第１電圧とは別個の第２電圧を印加する第３サーボ制御回路と、
を有する、加速度センサ。
【請求項９】
請求項１に記載の加速度センサにおいて、
前記第５容量対による正側検出信号と、前記第６容量対による負側検出信号とを入力として差動検出を行う差動検出回路を有する、加速度センサ。
【請求項１０】
請求項４に記載の加速度センサにおいて、
前記第５容量対による正側検出信号と、前記第６容量対による負側検出信号とを入力として完全差動検出を行う完全差動検出回路を有する、加速度センサ。
【請求項１１】
請求項５に記載の加速度センサにおいて、
前記第１１容量対および前記第１３容量対に、第３電圧を印加する第４サーボ制御回路と、
前記複数の第１２容量対および前記複数の第１４容量対に、前記第３電圧とは別個の、多値量子化によるそれぞれの第４電圧を印加する第５サーボ制御回路と、
を有する、加速度センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、加速度センサに関し、特に、ＭＥＭＳ（Micro Electro Mechanical Systems）静電容量型の加速度センサに関する。
【背景技術】
【０００２】
ＭＥＭＳ静電容量型の加速度センサにおいて、信号検出用と、検出信号とは逆向きの力を発生させるサーボ力印加用（すなわち、サーボ制御用）に、ＭＥＭＳ容量素子を共用して、面積を低減する構造のものがある。この構造では、ＭＥＭＳ容量素子を共用しているために、時分割処理で、信号検出とサーボ制御とを交互に行う方式が用いられている。また、時分割処理では、信号検出とサーボ制御との間にリセットを挟む方式も用いられている。このような時分割処理方式に関しては、例えば特許文献１や特許文献２に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第５８５２２４２号明細書
【特許文献２】米国特許第６４９７１４９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前述した特許文献１や特許文献２に記載されているような時分割処理方式では、以下のような課題がある。
【０００５】
（１）時分割処理を行う場合、信号処理帯域を維持しようとすると、内部動作速度が２倍（信号検出とサーボ制御とを交互に行う方式）、または、４倍（信号検出とサーボ制御との間にリセットを挟む方式）となる。そのため、アンプ、フィルタ、Ａ／Ｄ変換器などのアナログ回路と論理回路とサーボ制御部（Ｄ／Ａ変換器）の消費電力が２倍、または、４倍となってしまう。
【０００６】
（２）時分割切換えを行う場合、切換え用のスイッチング動作により、サンプリング雑音（ｋＴ／Ｃ雑音、ｋはボルツマン定数）が生じ、雑音密度が増加する。これは、原理的な現象で避けられない。これにより、センサの雑音が増大することにつながる。
【０００７】
（３）時分割処理を行う場合、実効的なサーボ力を確保するために、サーボ電圧を高めるか、サーボ用のＭＥＭＳ容量値を増加させる必要がある。前者は、高電圧低雑音回路の設計が困難、または、半導体プロセスのＭＯＳトランジスタの耐圧的にそもそも不可能である。後者は、そもそも時分割処理により検出とサーボ用のＭＥＭＳ容量を共有化して小面積化したメリットが失われてしまう。
【０００８】
本発明の代表的な目的は、前述したような時分割処理方式による課題を解決し、この時分割処理方式に代わる、信号検出とサーボ制御との同時動作方式を実現する加速度センサを提供するものである。
【０００９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
【００１１】
代表的な加速度センサは、ＭＥＭＳ静電容量型の加速度センサである。前記加速度センサは、信号検出用の第１容量対と、前記第１容量対とは異なる、サーボ制御用の第２容量対と、を有する。前記第２容量対には、前記第１容量対による加速度の検出信号とは逆向きの力を発生させる電圧が印加される。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００１３】
代表的な効果は、時分割処理方式に代わる、信号検出とサーボ制御との同時動作方式を実現する加速度センサを提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１における加速度センサの構成の一例を示す図である。
【図２】本発明の実施の形態２における加速度センサの構成の一例を示す図である。
【図３】本発明の実施の形態３における加速度センサの構成の一例を示す図である。
【図４】本発明の実施の形態４における加速度センサの構成の一例を示す図である。
【図５】本発明の実施の形態５における加速度センサの構成の一例を示す図である。
【図６】本発明の実施の形態６における加速度センサの構成の一例を示す図である。
【図７】本発明の実施の形態７における加速度センサの構成の一例を示す図である。
【発明を実施するための形態】
【００１５】
以下の実施の形態においては、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１６】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１７】
［実施の形態の概要］
まず、実施の形態の概要について説明する。本実施の形態の概要では、一例として、括弧内に実施の形態の対応する構成要素、符号等を付して説明する。
【００１８】
実施の形態の代表的な加速度センサは、ＭＥＭＳ静電容量型の加速度センサである。前記加速度センサは、信号検出用の第１容量対（信号検出用容量対１２，１５，６２，６６，９２）と、前記第１容量対とは異なる、サーボ制御用の第２容量対（ＤＣサーボ制御用容量対１３，１６，６３，６７，９３、ＡＣサーボ制御用容量対１４，１７，６４，６５，６８，６９，９４）と、を有する。前記第２容量対には、前記第１容量対による加速度の検出信号とは逆向きの力を発生させる電圧が印加される。
【００１９】
より好ましくは、前記加速度センサにおいて、前記第２容量対には、前記第１容量対による加速度の検出信号とは逆向きの力を発生させる電圧が検出信号を検出している間印加される。前記加速度センサにおいて、前記第２容量対として、ＤＣ成分サーボ制御用の第３容量対（ＤＣサーボ制御用容量対１３，１６，６３，６７，９３）と、ＡＣ成分サーボ制御用の第４容量対（ＡＣサーボ制御用容量対１４，１７，６４，６５，６８，６９，９４）と、を有する。前記加速度センサにおいて、前記第１容量対として、正側信号検出用の第５容量対（信号検出用容量対１２，６２）と、負側信号検出用の第６容量対（信号検出用容量対１５，６６）と、を有する。前記加速度センサにおいて、前記第２容量対として、ＤＣ成分サーボ制御用の第７容量対（ＤＣサーボ制御用容量対６３，６７）と、ＡＣ成分サーボ制御用の複数の第８容量対（ＡＣサーボ制御用容量対６４，６５，６８，６９）と、を有する。
【００２０】
さらに、より好ましくは、前記加速度センサにおいて、前記第２容量対に、前記第１容量対による加速度の検出信号とは逆向きの力を発生させる電圧を印加する第１サーボ制御回路（ＤＣサーボ制御部２８、ＡＣサーボ制御部３０等）を有する。前記加速度センサにおいて、前記第３容量対に、第１電圧を印加する第２サーボ制御回路（ＤＣサーボ制御部２８）と、前記第４容量対に、前記第１電圧とは別個の第２電圧を印加する第３サーボ制御回路（ＡＣサーボ制御部３０等）と、を有する。前記加速度センサにおいて、前記第５容量対による正側検出信号と、前記第６容量対による負側検出信号とを入力として差動検出を行う差動検出回路（チャージアンプ２３，２４）を有する。前記加速度センサにおいて、前記第５容量対による正側検出信号と、前記第６容量対による負側検出信号とを入力として完全差動検出を行う完全差動検出回路（チャージアンプ５１）を有する。前記加速度センサにおいて、前記第７容量対に、第３電圧を印加する第４サーボ制御回路（ＤＣサーボ制御部２８）と、前記複数の第８容量対に、前記第３電圧とは別個の、多値量子化によるそれぞれの第４電圧を印加する第５サーボ制御回路（ＡＣサーボ制御部３０、多値量子化器７０、多値Ｄ／Ａ変換器７１）と、を有する。
【００２１】
以下、上述した実施の形態の概要に基づいた各実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号または関連する符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２２】
［実施の形態１］
本実施の形態１における加速度センサについて、図１を用いて説明する。図１は、加速度センサの構成の一例を示す図である。本実施の形態１における加速度センサは、「差動ＭＥＭＳ＆差動間の錘共通＆差動アンプ」によるサーボ構造の例である。
【００２３】
加速度センサは、機械部分がＭＥＭＳ（Micro Electro Mechanical Systems）で構成され、回路部分がＡＳＩＣ（Application Specific Integrated Circuit）で構成されている。この加速度センサは、これに限定されるものではないが、例えば、石油・天然ガスなどを探査する反射法地震探査用センサとして、重力よりも極めて微小な振動加速度を検知するＭＥＭＳ静電容量型の加速度センサに用いられる。
【００２４】
＜ＭＥＭＳ＞
ＭＥＭＳは、正側加速度検出エレメントと負側加速度検出エレメントとが１つのエレメントで形成されている。正側加速度検出エレメントも負側加速度検出エレメントも外部から印加される同一（向きも量も）の加速度信号（すなわち、慣性力）に対して動作するが、これらのエレメントの信号検出用容量部には互いに逆相の駆動電圧が印加されているため、これらのエレメントから互いに逆符号で同量の電気信号が生成される。これにより、これらの電気信号の差分を信号として扱う差動型回路により増幅などの信号処理を施せる。このような「差動ＭＥＭＳ」構成は、３つの大きな利点がある。第一に、同じ加速度信号に対して信号量が２倍となるため、回路雑音を２倍許容できる、すなわち、回路の消費電力を理論的に１／４に低減できる。第二に、回路の同相雑音（チャージアンプなどの電源雑音など）の影響を受けないため、低雑音化できる。第三に、ＡＣサーボ制御用容量部やＤＣサーボ制御用容量部の可動電極変位による影響を受けないため、低雑音化できる。これは後述する通り、ＡＣサーボ電圧やＤＣサーボ電圧は、差動ＭＥＭＳ構造に対して同相で印加されるためである。
【００２５】
正側加速度検出エレメントおよび負側加速度検出エレメントは、差動間で錘１１が共通で、それぞれ、信号検出用容量対１２，１５と、ＤＣサーボ制御用容量対１３，１６と、ＡＣサーボ制御用容量対１４，１７とを有している。信号検出用容量対１２，１５、ＤＣサーボ制御用容量対１３，１６、および、ＡＣサーボ制御用容量対１４，１７は、それぞれ、静電容量型の容量対の電極からなる。これらの容量対の対構造は、容量値の同相成分をキャンセルするためなど、詳細は説明しないが公知の種々の目的のための構造である。
【００２６】
信号検出用容量対１２，１５は、それぞれ、加速度の印加を検出するための容量対である。ＤＣサーボ制御用容量対１３，１６は、それぞれ、信号検出用容量対１２，１５による検出信号とは逆向きの力を発生させるＤＣ成分（直流成分＝重力成分）のサーボ電圧印加用、すなわち、ＤＣサーボ制御用の容量対である。ＡＣサーボ制御用容量対１４，１７は、それぞれ、信号検出用容量対１２，１５による検出信号とは逆向きの力を発生させるＡＣ成分（交流成分＝振動成分）のサーボ電圧印加用、すなわち、ＡＣサーボ制御用の容量対である。
【００２７】
正側加速度検出エレメントにおいて、信号検出用容量対１２は、ＭＥＭＳの枠体に固定された固定電極１２ａと、この固定電極１２ａとの間で静電容量を可変にして可動する可動電極１２ｂとが対で、２対設けられている。ＤＣサーボ制御用容量対１３も同様に、固定電極１３ａと可動電極１３ｂとが対で、２対設けられている。ＡＣサーボ制御用容量対１４も同様に、固定電極１４ａと可動電極１４ｂとが対で、２対設けられている。
【００２８】
負側加速度検出エレメントにおいても、信号検出用容量対１５（固定電極１５ａ、可動電極１５ｂ）、ＤＣサーボ制御用容量対１６（固定電極１６ａ、可動電極１６ｂ）、ＡＣサーボ制御用容量対１７（固定電極１７ａ、可動電極１７ｂ）は、正側加速度検出エレメントと同様の構成となっている。
【００２９】
正側加速度検出エレメントおよび負側加速度検出エレメントの可動電極１２ｂ，１３ｂ，１４ｂ，１５ｂ，１６ｂ，１７ｂの部分は、錘１１として、機械的に共通に１つで構成されている。この錘１１は、加速度を検知する振動子である。例えば、加速度が印加され、錘１１が図１において右方向に変位すると、信号検出用容量対１２，１５の右側の可動電極１２ｂ，１５ｂと固定電極１２ａ，１５ａとの距離が狭くなって＋ΔＣの容量変化値となり、信号検出用容量対１２，１５の左側の可動電極１２ｂ，１５ｂと固定電極１２ａ，１５ａとの距離が広くなって−ΔＣの容量変化値となる。このような信号検出用容量対１２，１５における容量変化値（＋ΔＣ、−ΔＣ）に基づいて、加速度の印加による正側の方向または負側の方向の振動を検出することができる。なお、上記の説明や図１などのＭＥＭＳの構成は説明の便宜上、平行平板容量となっているが、他の種類の容量であっても同様な仕組みが成り立つ。したがって、本発明は平行平板容量型のＭＥＭＳに限定されるものではない。
【００３０】
正側加速度検出エレメントにおいて、信号検出用容量対１２の可動電極１２ｂと、ＤＣサーボ制御用容量対１３の可動電極１３ｂと、ＡＣサーボ制御用容量対１４の可動電極１４ｂとは、電気的に接続されている。この正側加速度検出エレメントの共通に接続された可動電極１２ｂ，１３ｂ，１４ｂは、ＡＳＩＣのチャージアンプ２３に電気的に接続される。
【００３１】
負側加速度検出エレメントにおいても、信号検出用容量対１５の可動電極１５ｂと、ＤＣサーボ制御用容量対１６の可動電極１６ｂと、ＡＣサーボ制御用容量対１７の可動電極１７ｂとは、電気的に接続されている。この負側加速度検出エレメントの共通に接続された可動電極１５ｂ，１６ｂ，１７ｂは、ＡＳＩＣのチャージアンプ２４に電気的に接続される。
【００３２】
正側加速度検出エレメントにおいて、信号検出用容量対１２の固定電極１２ａはドライバ２１，２２に、ＤＣサーボ制御用容量対１３の固定電極１３ａはＤＣサーボ制御部２８に、ＡＣサーボ制御用容量対１４の固定電極１４ａは１ビットＤ／Ａ変換器３２に、それぞれ電気的に接続される。
【００３３】
負側加速度検出エレメントにおいて、信号検出用容量対１５の固定電極１５ａはドライバ２１，２２に、ＤＣサーボ制御用容量対１６の固定電極１６ａはＤＣサーボ制御部２８に、ＡＣサーボ制御用容量対１７の固定電極１７ａは１ビットＤ／Ａ変換器３２に、それぞれ電気的に接続される。
【００３４】
正側加速度検出エレメントの信号検出用容量対１２の固定電極１２ａと、負側加速度検出エレメントの信号検出用容量対１５の固定電極１５ａとの間では、ドライバ２１とドライバ２２とは交差して接続されている。すなわち、正側加速度検出エレメントの信号検出用容量対１２の図１において左側の固定電極１２ａと、負側加速度検出エレメントの信号検出用容量対１５の図１において右側の固定電極１５ａとは、ドライバ２１に接続されている。これに対して、正側加速度検出エレメントの信号検出用容量対１２の図１において右側の固定電極１２ａと、負側加速度検出エレメントの信号検出用容量対１５の図１において左側の固定電極１５ａとは、ドライバ２２に接続されている。これは先記の通り、正側加速度検出エレメントと負側加速度検出エレメントに逆相の電圧を印加して、差動回路による検出を行うためである。
【００３５】
＜ＡＳＩＣ＞
ＡＳＩＣは、ドライバ２１，２２と、チャージアンプ２３，２４と、アンプ２５と、アナログフィルタ２６と、Ａ／Ｄ変換器２７と、ＤＣサーボ制御部２８と、復調器２９と、ＡＣサーボ制御部３０と、１ビット量子化器３１と、１ビットＤ／Ａ変換器３２とを有している。
【００３６】
ドライバ２１，２２は、それぞれ逆相の、非反転の変調クロック、反転の変調クロックを入力として、信号検出用容量対１２，１５の固定電極１２ａ，１５ａに駆動電圧を印加する回路である。一方のドライバ２１は、出力が、信号検出用容量対１２の図１において左側の固定電極１２ａと、信号検出用容量対１５の図１において右側の固定電極１５ａとにそれぞれ接続され、この固定電極１２ａと固定電極１５ａとに駆動電圧を印加する。他方のドライバ２２は、出力が、信号検出用容量対１２の図１において右側の固定電極１２ａと、信号検出用容量対１５の図１において左側の固定電極１５ａとにそれぞれ接続され、この固定電極１２ａと固定電極１５ａとに駆動電圧を印加する。
【００３７】
チャージアンプ２３，２４は、それぞれ、オペアンプ２３ａ，２４ａと、このオペアンプ２３ａ，２４ａの入出力間に並列に接続された帰還容量２３ｂ，２４ｂおよび高抵抗２３ｃ，２４ｃとからなるＣ／Ｖ変換回路である。一方のチャージアンプ２３は、正側加速度検出エレメント用のＣ／Ｖ変換回路であり、入力が可動電極１２ｂ，１３ｂ，１４ｂに接続され、出力がアンプ２５に接続されている。オペアンプ２３ａは、反転入力（−）に可動電極１２ｂ，１３ｂ，１４ｂからの信号が入力され、非反転入力（＋）には基準電圧ＶＢが印加されている。このチャージアンプ２３は、加速度の印加による錘１１の変位に比例した、固定電極１２ａと可動電極１２ｂとの間の容量変化値を電圧に変換して、アンプ２５に出力する。ここで、高抵抗２３ｃ，２４ｃを帰還部に並列に挿入する理由は、オペアンプ２３ａ，２４ａの入力リーク電流を補償する直流電流フィード経路を確保するためである。これに対して、高抵抗２３ｃ，２４ｃの部分にリセットスイッチを用いる対策が従来知られているが、その場合、リセットスイッチによるサンプリング雑音の雑音密度が高い問題がある。なお、本方法で用いる高抵抗２３ｃ，２４ｃによる熱雑音は高抵抗２３ｃ，２４ｃと帰還容量２３ｂ，２４ｂによるローパスフィルタ特性により、所望周波数（すなわち、変調クロックの周波数）近傍では十分に抑圧されるため問題ない。
【００３８】
他方のチャージアンプ２４は、負側加速度検出エレメント用のＣ／Ｖ変換回路であり、入力が可動電極１５ｂ，１６ｂ，１７ｂに接続され、出力がアンプ２５に接続されている。オペアンプ２４ａは、反転入力（−）に可動電極１５ｂ，１６ｂ，１７ｂからの信号が入力され、非反転入力（＋）には基準電圧ＶＢが印加されている。このチャージアンプ２４は、加速度の印加による錘１１の変位に比例した、固定電極１５ａと可動電極１５ｂとの間の容量変化値を電圧に変換して、アンプ２５に出力する。
【００３９】
アンプ２５は、入力がチャージアンプ２３，２４に接続され、出力がアナログフィルタ２６に接続されている。このアンプ２５は、チャージアンプ２３で変換された電圧と、チャージアンプ２４で変換された電圧とを入力として、これらの電圧に基づいて差動増幅して、アナログフィルタ２６に出力する回路である。
【００４０】
アナログフィルタ２６は、入力がアンプ２５に接続され、出力がＡ／Ｄ変換器２７に接続されている。このアナログフィルタ２６は、アンプ２５で差動増幅された電圧を入力として、この電圧に含まれる雑音成分を除去して、Ａ／Ｄ変換器２７に出力する回路である。
【００４１】
Ａ／Ｄ変換器２７は、入力がアナログフィルタ２６に接続され、出力がＤＣサーボ制御部２８および復調器２９に接続されている。このＡ／Ｄ変換器２７は、アナログフィルタ２６で雑音除去されたアナログ電圧を入力として、このアナログ電圧をデジタル値に変換して、ＤＣサーボ制御部２８および復調器２９に出力する回路である。
【００４２】
ＤＣサーボ制御部２８は、入力がＡ／Ｄ変換器２７に接続され、出力がＤＣサーボ制御用容量対１３，１６の固定電極１３ａ，１６ａに接続されている。このＤＣサーボ制御部２８は、Ａ／Ｄ変換器２７で変換されたデジタル値を入力として、このデジタル値に基づいて検出信号とは逆向きの力を発生させるサーボ電圧（ＤＣ成分）を決定し、このサーボ電圧をＤＣサーボ制御用容量対１３，１６の固定電極１３ａ，１６ａに印加する回路である。このＤＣサーボ制御部２８において、一方の出力は図１において右側の固定電極１３ａ，１６ａに印加され、他方の出力は図１において左側の固定電極１３ａ，１６ａに印加される。
【００４３】
復調器２９は、２つの入力がそれぞれＡ／Ｄ変換器２７とドライバ２１の入力とに接続され、出力がＡＣサーボ制御部３０に接続されている。この復調器２９は、Ａ／Ｄ変換器２７で変換されたデジタル値と、ドライバ２１に入力される変調クロックとを入力として、このデジタル値と変調クロックとを乗算して、加速度の印加による錘１１の変位に比例した容量変化値に復調して、ＡＣサーボ制御部３０に出力する回路である。この一連の変復調処理は、いわゆる「チョッパ方式」と等価であり、これにより、チャージアンプ２３，２４、アンプ２５、アナログフィルタ２６、Ａ／Ｄ変換器２７で生じる大きな１／ｆ雑音による影響を回避できる。
【００４４】
ＡＣサーボ制御部３０は、入力が復調器２９に接続され、出力が１ビット量子化器３１に接続されている。このＡＣサーボ制御部３０は、復調器２９で復調された容量変化値を入力として、この容量変化値に基づいて検出信号とは逆向きの力を発生させるサーボ値（ＡＣ成分）を決定して、１ビット量子化器３１に出力する回路である。
【００４５】
１ビット量子化器３１は、入力がＡＣサーボ制御部３０に接続され、出力が１ビットＤ／Ａ変換器３２に接続されている。この１ビット量子化器３１は、ＡＣサーボ制御部３０で決定されたサーボ値（ＡＣ成分）を入力として、このサーボ値を１ビットに量子化して、１ビットＤ／Ａ変換器３２に出力する回路である。なお、１ビット量子化器３１の出力は、ＤＬＰＦ（デジタルローパスフィルタ）３３にも入力され、ＤＬＰＦ３３により、高周波成分（すなわち、サーボループのシグマデルタ制御により高周波側にノイズシェーピング（拡散）された量子化誤差）が抑圧され、ＤＬＰＦ３３の出力が最終的な加速度センサとしての出力になる。
【００４６】
１ビットＤ／Ａ変換器３２は、入力が１ビット量子化器３１に接続され、出力がＡＣサーボ制御用容量対１４，１７の固定電極１４ａ，１７ａに接続されている。この１ビットＤ／Ａ変換器３２は、１ビット量子化器３１で量子化された１ビットのデジタル値を入力とし、このデジタル値をアナログ電圧（例えば、±５Ｖ、あるいは、０Ｖ／１０Ｖ）に変換し、このアナログ電圧をＡＣサーボ制御用容量対１４，１７の固定電極１４ａ，１７ａに印加する回路である。この１ビットＤ／Ａ変換器３２において、一方の出力（非反転）は図１において右側の固定電極１４ａ，１７ａに印加され、他方の出力（反転）は図１において左側の固定電極１４ａ，１７ａに印加される。このように、１ビット量子化器３１を挿入することで、後続するＤ／Ａ変換器を１ビットＤ／Ａ変換器３２とすることができる。１ビットＤ／Ａ変換器は回路的に実装が容易であるため、低消費電力化に有利である。さらに、ＡＣサーボ制御用容量部も上記の通り簡素化できる。
【００４７】
＜信号検出とサーボ制御との同時動作方式＞
前述したような構成からなる加速度センサにおいて、信号検出とサーボ制御との同時動作方式を実現する。
【００４８】
信号検出は、以下の動作となる。この信号検出時に、ドライバ２１，２２は、それぞれ逆相の、非反転の変調クロック、反転の変調クロックを入力として、信号検出用容量対１２，１５の固定電極１２ａ，１５ａに駆動電圧を印加する。この時に、ＤＣサーボ制御部２８は、検出信号とは逆向きの力を発生させるサーボ電圧（ＤＣ成分）をＤＣサーボ制御用容量対１３，１６の固定電極１３ａ，１６ａに印加している。また、１ビットＤ／Ａ変換器３２は、検出信号とは逆向きの力を発生させるサーボ電圧（ＡＣ成分）に対応するアナログ電圧をＡＣサーボ制御用容量対１４，１７の固定電極１４ａ，１７ａに印加している。
【００４９】
この状態において、チャージアンプ２３，２４は、それぞれ、加速度の印加による錘１１の変位に比例した、固定電極１２ａと可動電極１２ｂとの間の容量変化値（例えば＋ΔＣ）、固定電極１５ａと可動電極１５ｂとの間の容量変化値（例えば−ΔＣ）を電圧に変換して、アンプ２５に出力する。そして、アンプ２５は、チャージアンプ２３で変換された電圧と、チャージアンプ２４で変換された電圧とを入力として、これらの電圧に基づいて差動増幅して、アナログフィルタ２６に出力する。さらに、アナログフィルタ２６は、アンプ２５で差動増幅された電圧を入力として、この電圧に含まれる雑音成分を除去して、Ａ／Ｄ変換器２７に出力する。そして、Ａ／Ｄ変換器２７は、アナログフィルタ２６で雑音除去されたアナログ電圧を入力として、このアナログ電圧をデジタル値に変換して、ＤＣサーボ制御部２８および復調器２９に出力する。以上が、信号検出の動作となる。
【００５０】
サーボ制御は、以下の動作となる。このサーボ制御時も、ドライバ２１，２２は、それぞれ逆相の、非反転の変調クロック、反転の変調クロックを入力として、信号検出用容量対１２，１５の固定電極１２ａ，１５ａに駆動電圧を印加している。そして、ＤＣサーボ制御部２８は、Ａ／Ｄ変換器２７で変換されたデジタル値を入力として、このデジタル値に基づいて検出信号とは逆向きの力を発生させるサーボ電圧（ＤＣ成分）を決定し、このサーボ電圧をＤＣサーボ制御用容量対１３，１６の固定電極１３ａ，１６ａに印加する。ＤＣサーボ制御部２８は、例えば、復調器２９と同様な復調器、入力加速度のＤＣ成分だけを抽出する狭帯域デジタルローパスフィルタ、制御用信号処理部、制御用信号処理部のデジタル出力値をアナログ電圧に変換してサーボ電圧（ＤＣ成分）を供給する多ビット（多値）Ｄ／Ａ変換器などからなる。このＤ／Ａ変換器は多ビットであるがＤＣ制御用の低速動作でよいため、消費電力増加や雑音増加にはならない。なお、ＤＣサーボの主目的は、センサモジュールが鉛直方向に置かれた時の重力加速度(鉛直方向から傾いている時は、重力加速度のセンサ感度軸方向の成分)のキャンセルのためである。この成分は静的であるから、上記のＤＣサーボ制御部２８によるサーボ電圧（ＤＣ成分）の決定動作は、例えば、まだＡＣ加速度信号が入力されていない期間に事前に一回だけ行っておき、ＡＣ加速度信号検出動作時は、この事前に決定したサーボ電圧（ＤＣ成分）をＤＣサーボ制御用容量対１３，１６の固定電極１３ａ，１６ａに印加し続けておくだけでもよい。
【００５１】
並行して、復調器２９は、Ａ／Ｄ変換器２７で変換されたデジタル値と、ドライバ２１に入力される変調クロックとを入力として、このデジタル値と変調クロックとを乗算して、加速度の印加による錘１１の変位に比例した容量変化値に復調して、ＡＣサーボ制御部３０に出力する。そして、ＡＣサーボ制御部３０は、復調器２９で復調された容量変化値を入力として、この容量変化値に基づいて検出信号とは逆向きの力を発生させるサーボ値（ＡＣ成分）を決定して、１ビット量子化器３１に出力する。さらに、１ビット量子化器３１は、ＡＣサーボ制御部３０で決定されたサーボ値（ＡＣ成分）を入力として、このサーボ値を１ビットに量子化して、１ビットＤ／Ａ変換器３２に出力する。そして、１ビットＤ／Ａ変換器３２は、１ビット量子化器３１で量子化された１ビットのデジタル値を入力とし、このデジタル値をアナログ電圧に変換し、このアナログ電圧をＡＣサーボ制御用容量対１４，１７の固定電極１４ａ，１７ａに印加する。ここで、図１の結線が示す通り、サーボ電圧（ＤＣ成分）もサーボ電圧（ＡＣ成分）も、差動ＭＥＭＳ構造に対して同相で印加されている。そのため、ＤＣサーボ制御用容量対１３，１６やＡＣサーボ制御用容量対１４，１７の可動電極部（すなわち、錘）の変位により生じる電気信号は、差動間で同一となり、そのため、差動信号としては相殺される。以上が、サーボ制御の動作となる。
【００５２】
以上のように、ＤＣサーボ制御用容量対１３，１６およびＡＣサーボ制御用容量対１４，１７には、信号検出用容量対１２，１５による加速度の検出信号とは逆向きの力を発生させる電圧が検出信号を検出している間印加されている。これによって、本実施の形態では、信号検出とサーボ制御との同時動作方式を実現することができる。さらに、ＤＣサーボ制御用容量対１３，１６およびＡＣサーボ制御用容量対１４，１７には、それぞれ別個の電圧を印加できるので、サーボ電圧（ＤＣ成分）とサーボ電圧（ＡＣ成分）との個別制御が可能となる。このようにＤＣサーボ専用のＭＥＭＳ容量素子を独立に持つことで、動的に必要となるサーボ力の絶対値を減らせる（すなわち、外部から印加される交流（振動）的な加速度に対応できるだけでよい）ため、ＡＣサーボ用の１ビットＤ／Ａ変換器３２の出力電圧、または、ＡＣサーボ制御用容量対１４，１７の容量値を低減することができる。その結果、ＡＣサーボ制御用容量対１４，１７の充放電に費やす消費電力を低減できる。なお、ＤＣサーボ制御は静的であるため、ＤＣサーボ制御用容量対１３，１６の定常的な充放電は行われない。
【００５３】
＜実施の形態１の効果＞
以上のように、本実施の形態１における加速度センサによれば、信号検出とサーボ制御との同時動作方式を実現することができる。すなわち、時分割処理方式に代わる、信号検出とサーボ制御との同時動作方式が実現できる。この結果、時分割処理のような信号処理帯域を維持する必要がないので、内部動作速度の高速化や消費電力の増加もない。また、時分割処理のような時分割切換えを行う必要がないので、サンプリング雑音が生じることなく、センサの雑音が増大することもない。また、時分割処理のような、サーボ電圧を高めたり、サーボ用のＭＥＭＳ容量値を増加させる必要がないので、高電圧低雑音回路の設計が容易で、小面積化のメリットが失われることもない。
【００５４】
また、本実施の形態１における加速度センサによれば、正側加速度検出エレメントおよび負側加速度検出エレメントの差動ＭＥＭＳ間で錘１１が同一で共通なので、差動間の容量変化値ΔＣのマッチングがよく、高精度検出が可能となる。
【００５５】
［実施の形態２］
本実施の形態２における加速度センサについて、図２を用いて説明する。図２は、加速度センサの構成の一例を示す図である。本実施の形態２における加速度センサは、「差動ＭＥＭＳ＆差動間の錘別々＆差動アンプ」によるサーボ構造の例である。本実施の形態２が前記実施の形態１と異なる点は、ＭＥＭＳの正側加速度検出エレメントと負側加速度検出エレメントとで、差動間の錘を別々にした点である。本実施の形態２では、前記実施の形態１と異なる点を主に説明する。
【００５６】
ＭＥＭＳにおいて、正側加速度検出エレメントと負側加速度検出エレメントとで錘４１，４２が別々であり、一方の錘４１は正側加速度検出エレメントで有し、他方の錘４２は負側加速度検出エレメントで有する。
【００５７】
正側加速度検出エレメントは、錘４１と、信号検出用容量対１２と、ＤＣサーボ制御用容量対１３と、ＡＣサーボ制御用容量対１４とを有している。負側加速度検出エレメントは、錘４２と、信号検出用容量対１５と、ＤＣサーボ制御用容量対１６と、ＡＣサーボ制御用容量対１７とを有している。
【００５８】
以上説明した本実施の形態２における加速度センサにおいても、前記実施の形態１と同様に、信号検出とサーボ制御との同時動作方式を実現することができる。この結果、時分割処理方式に代わる、信号検出とサーボ制御との同時動作方式が実現できるので、前記実施の形態１と同様の効果を得ることができる。但し、本実施の形態２における加速度センサによれば、正側加速度検出エレメントの錘４１と負側加速度検出エレメントの錘４２とが異なるため、差動間の容量変化値ΔＣがマッチングするように、それぞれのエレメントを空間的に配置する必要がある。その代わり、容量対の可動電極の部分（枠体固定部と絶縁部と電極部の３層構造）がＳＯＩ（Silicon On Insulator）でなくてもＭＥＭＳを実現することができる。
【００５９】
［実施の形態３］
本実施の形態３における加速度センサについて、図３を用いて説明する。図３は、加速度センサの構成の一例を示す図である。本実施の形態３における加速度センサは、「差動ＭＥＭＳ＆差動間の錘共通＆完全差動アンプ」によるサーボ構造の例である。本実施の形態３が前記実施の形態１および２と異なる点は、ＡＳＩＣのチャージアンプをシングルエンド出力オペアンプから完全差動オペアンプに代えた点である。本実施の形態３では、前記実施の形態１および２と異なる点を主に説明する。
【００６０】
ＡＳＩＣにおいて、チャージアンプ５１は、完全差動オペアンプ５１ａと、この完全差動オペアンプ５１ａの反転入力（−）と非反転出力（＋）との間に並列に接続された帰還容量５１ｂおよび高抵抗５１ｃと、完全差動オペアンプ５１ａの非反転入力（＋）と反転出力（−）との間に並列に接続された帰還容量５１ｄおよび高抵抗５１ｅとからなる完全差動検出によるＣ／Ｖ変換回路である。高抵抗５１ｃ，５１ｅを用いる理由は先記の通りである。
【００６１】
このチャージアンプ５１において、完全差動オペアンプ５１ａの反転入力（−）が正側加速度検出エレメントの可動電極１２ｂ，１３ｂ，１４ｂに接続され、非反転出力（＋）がアンプ２５の一方の入力に接続されている。この完全差動オペアンプ５１ａは、一方の反転入力（−）に可動電極１２ｂ，１３ｂ，１４ｂからの信号が入力され、加速度の印加による錘１１の変位に比例した、固定電極１２ａと可動電極１２ｂとの間の容量変化値を電圧に変換して、アンプ２５の一方の入力に出力する。また、この完全差動オペアンプ５１ａは、他方の非反転入力（＋）に可動電極１５ｂ，１６ｂ，１７ｂからの信号が入力され、加速度の印加による錘１１の変位に比例した、固定電極１５ａと可動電極１５ｂとの間の容量変化値を電圧に変換して、アンプ２５の他方の入力に出力する。
【００６２】
そして、アンプ２５は、完全差動オペアンプ５１ａの差動出力電圧を差動増幅して、アナログフィルタ２６に出力する。以降の動作は、前記実施の形態１と同様である。
【００６３】
以上説明した本実施の形態３における加速度センサにおいても、前記実施の形態１と同様に、信号検出とサーボ制御との同時動作方式を実現することができる。この結果、時分割処理方式に代わる、信号検出とサーボ制御との同時動作方式が実現できるので、前記実施の形態１と同様の効果を得ることができる。さらに、本実施の形態３における加速度センサによれば、チャージアンプ５１として完全差動検出を実現する一つだけの完全差動オペアンプ５１ａを用いているので、前記実施の形態１および２のようなオペアンプを２つ用いる形式(２３ａ，２４ａ）より消費電流の面で有利である。但し、完全差動オペアンプ５１ａの同相雑音成分によりサーボ力に雑音が混入するため、同相雑音成分の低雑音設計が必要である。
【００６４】
［実施の形態４］
本実施の形態４における加速度センサについて、図４を用いて説明する。図４は、加速度センサの構成の一例を示す図である。本実施の形態４における加速度センサは、「差動ＭＥＭＳ＆差動間の錘別々＆完全差動アンプ」によるサーボ構造の例である。本実施の形態４は、前記実施の形態２のようにＭＥＭＳの正側加速度検出エレメントと負側加速度検出エレメントとで差動間の錘を別々にし、前記実施の形態３のようにＡＳＩＣのチャージアンプをオペアンプから完全差動オペアンプに代えた例である。より詳細には、前記実施の形態２および３で説明した通りである。
【００６５】
以上説明した本実施の形態４における加速度センサにおいても、前記実施の形態１と同様に、信号検出とサーボ制御との同時動作方式を実現することができる。この結果、時分割処理方式に代わる、信号検出とサーボ制御との同時動作方式が実現できるので、前記実施の形態１、より詳細には前記実施の形態２および３と同様の効果を得ることができる。
【００６６】
［実施の形態５］
本実施の形態５における加速度センサについて、図５を用いて説明する。図５は、加速度センサの構成の一例を示す図である。本実施の形態５における加速度センサは、「差動ＭＥＭＳ＆差動間の錘共通＆差動アンプ＆多値Ｄ／Ａ変換器」によるサーボ構造の例である。本実施の形態５が前記実施の形態１〜４と異なる点は、ＡＳＩＣの１ビット量子化器および１ビットＤ／Ａ変換器を多値量子化器および多値Ｄ／Ａ変換器に代え、これに伴って、ＭＥＭＳのＡＣサーボ制御用容量対を例えば２組有している点である。本実施の形態５では、前記実施の形態１〜４と異なる点を主に説明する。
【００６７】
ＭＥＭＳにおいて、正側加速度検出エレメントおよび負側加速度検出エレメントは、差動間で錘６１が共通で、それぞれ、信号検出用容量対６２，６６と、ＤＣサーボ制御用容量対６３，６７と、第１のＡＣサーボ制御用容量対６４，６８と、第２のＡＣサーボ制御用容量対６５，６９とを有している。
【００６８】
正側加速度検出エレメントにおいて、信号検出用容量対６２は、固定電極６２ａと可動電極６２ｂとが対で、２対設けられている。ＤＣサーボ制御用容量対６３も同様に、固定電極６３ａと可動電極６３ｂとが対で、２対設けられている。ＡＣサーボ制御用容量対６４，６５は、多値に伴って、固定電極６４ａと可動電極６４ｂとが対、固定電極６５ａと可動電極６５ｂとが対で、２対ずつ２組設けられている。
【００６９】
負側加速度検出エレメントにおいても、信号検出用容量対６６（固定電極６６ａ、可動電極６６ｂ）、ＤＣサーボ制御用容量対６７（固定電極６７ａ、可動電極６７ｂ）、第１のＡＣサーボ制御用容量対６８（固定電極６８ａ、可動電極６８ｂ）、第２のＡＣサーボ制御用容量対６９（固定電極６９ａ、可動電極６９ｂ）は、正側加速度検出エレメントと同様の構成となっている。
【００７０】
ＡＳＩＣにおいて、ドライバ２１，２２、チャージアンプ２３，２４、アンプ２５、アナログフィルタ２６、Ａ／Ｄ変換器２７、ＤＣサーボ制御部２８、復調器２９、および、ＡＣサーボ制御部３０は、前記実施の形態１と同様の構成となっている。本実施の形態５では、多値量子化器７０と、多値Ｄ／Ａ変換器７１とを有している。
【００７１】
多値量子化器７０は、入力がＡＣサーボ制御部３０に接続され、出力が多値Ｄ／Ａ変換器７１に接続されている。この多値量子化器７０は、ＡＣサーボ制御部３０で決定されたサーボ値（ＡＣ成分）を入力として、このサーボ値を多値（例えば２ビットの４値で、１．５、０．５、−０．５、−１．５）に量子化して、多値Ｄ／Ａ変換器７１は前記のＤＣサーボ制御用容量の構造と組み合わせることで、実効的に多値の電圧（例えば、７．５Ｖ，２．５Ｖ，−２．５Ｖ，−７．５Ｖ）を出力する。例えば、２ビットの場合、上位ビット値が１か０かにもとづいて、ＡＣサーボ制御用容量対６４の２つの固定電極（６４ａ）に＋５Ｖ／−５Ｖか、−５Ｖ／＋５Ｖを印加する。ＡＣサーボ制御用容量対６８に対しても同一の印加を行う。また、下位ビット値が１か０かにもとづいて、ＡＣサーボ制御用容量対６５の２つの固定電極（６５ａ）に＋５Ｖ／−５Ｖか、−５Ｖ／＋５Ｖを印加する。ＡＣサーボ制御用容量対６９に対しても同一の印加を行う。ここで、ＡＣサーボ制御用容量対６５と６９の容量値を、ＡＣサーボ制御用容量対６４と６８の容量値の１／２とすれば、実効的に、図１などのような１組だけのＡＣサーボ制御用容量対に対して７．５Ｖ，２．５Ｖ，−２．５Ｖ，−７．５Ｖの４値の電圧を与えているのと同じ状況にすることができる。もちろん、ＡＣサーボ制御用容量対を図１などのように１組とし、実際に多値Ｄ／Ａ変換器から４通り（７．５Ｖ，２．５Ｖ，−２．５Ｖ，−７．５Ｖ）の電圧を出力させてもよい。また、他にも様々な実現方法が考えられるし、２ビットより大きなビット数でもよい。
【００７２】
多値Ｄ／Ａ変換器７１は、入力が多値量子化器７０に接続され、出力が第１のＡＣサーボ制御用容量対６４，６８および第２のＡＣサーボ制御用容量対６５，６９に接続されている。上記の通り、この多値Ｄ／Ａ変換器７１は、多値量子化器７０で量子化された多値のデジタル値を入力とし、このデジタル値をアナログ電圧に変換し、このアナログ電圧を第１のＡＣサーボ制御用容量対６４，６８の固定電極６４ａ，６８ａおよび第２のＡＣサーボ制御用容量対６５，６９の固定電極６５ａ，６９ａに印加する。この多値Ｄ／Ａ変換器７１において、第１の一方の出力（非反転）は図５において右側の固定電極６４ａ，６８ａに印加され、第１の他方の出力（反転）は図５において左側の固定電極６４ａ，６８ａに印加され、また、第２の一方の出力（非反転）は図５において右側の固定電極６５ａ，６９ａに印加され、第２の他方の出力（反転）は図５において左側の固定電極６５ａ，６９ａに印加される。なお、多値量子化器７０の出力は、ＤＬＰＦ（デジタルローパスフィルタ）３３にも入力され、ＤＬＰＦ３３により、高周波成分（すなわち、サーボループのシグマデルタ制御により高周波側にノイズシェーピング（拡散）された量子化誤差）が抑圧され、ＤＬＰＦ３３の出力が最終的な加速度センサとしての出力になる。
【００７３】
以上により、信号検出時およびサーボ制御時において、多値Ｄ／Ａ変換器７１は、多値量子化器７０で量子化された多値のデジタル値をアナログ電圧に変換し、このアナログ電圧を第１のＡＣサーボ制御用容量対６４，６８の固定電極６４ａ，６８ａおよび第２のＡＣサーボ制御用容量対６５，６９の固定電極６５ａ，６９ａに印加することができる。
【００７４】
以上説明した本実施の形態５における加速度センサにおいても、前記実施の形態１と同様に、信号検出とサーボ制御との同時動作方式を実現することができる。この結果、時分割処理方式に代わる、信号検出とサーボ制御との同時動作方式が実現できるので、前記実施の形態１と同様の効果を得ることができる。さらに、本実施の形態５における加速度センサによれば、多値量子化器７０および多値Ｄ／Ａ変換器７１を用いているので、前記実施の形態１〜４のような１ビット量子化器および１ビットＤ／Ａ変換器を用いる場合より、動作を安定に設計しやすく、その結果、低雑音化することができる。但し、その分、消費電力の増加やＭＥＭＳの複雑化が生じる。
【００７５】
なお、本実施の形態５のように多値量子化器７０および多値Ｄ／Ａ変換器７１に用いる構成では、前記実施の形態３のように、ＡＳＩＣのチャージアンプ２３，２４をオペアンプ２３ａ，２４ａから完全差動オペアンプに代える構成とすることも可能である。すなわち、「差動ＭＥＭＳ＆差動間の錘共通＆完全差動アンプ＆多値Ｄ／Ａ変換器」によるサーボ構造の加速度センサである。
【００７６】
［実施の形態６］
本実施の形態６における加速度センサについて、図６を用いて説明する。図６は、加速度センサの構成の一例を示す図である。本実施の形態６における加速度センサは、「差動ＭＥＭＳ＆差動間の錘別々＆差動アンプ＆多値Ｄ／Ａ変換器」によるサーボ構造の例である。本実施の形態６が前記実施の形態５と異なる点は、ＭＥＭＳの正側加速度検出エレメントと負側加速度検出エレメントとで、差動間の錘を別々にした点である。これは、前記実施の形態２と同様の主旨である。
【００７７】
ＭＥＭＳにおいて、正側加速度検出エレメントと負側加速度検出エレメントとで錘８１，８２が別々であり、一方の錘８１は正側加速度検出エレメントで有し、他方の錘８２は負側加速度検出エレメントで有する。
【００７８】
正側加速度検出エレメントは、錘８１と、信号検出用容量対６２と、ＤＣサーボ制御用容量対６３と、第１のＡＣサーボ制御用容量対６４と、第２のＡＣサーボ制御用容量対６５とを有している。負側加速度検出エレメントは、錘８２と、信号検出用容量対６６と、ＤＣサーボ制御用容量対６７と、第１のＡＣサーボ制御用容量対６８と、第２のＡＣサーボ制御用容量対６９とを有している。
【００７９】
以上説明した本実施の形態６における加速度センサにおいても、前記実施の形態１と同様に、信号検出とサーボ制御との同時動作方式を実現することができる。この結果、時分割処理方式に代わる、信号検出とサーボ制御との同時動作方式が実現できるので、前記実施の形態１と同様の効果を得ることができる。但し、本実施の形態６における加速度センサにおいても、前記実施の形態２と同様の工夫が必要である。
【００８０】
なお、本実施の形態６のように、正側加速度検出エレメントと負側加速度検出エレメントとで錘８１，８２を別々にして、多値量子化器７０および多値Ｄ／Ａ変換器７１に用いる構成では、前記実施の形態４のように、ＡＳＩＣのチャージアンプ２３，２４をオペアンプ２３ａ，２４ａから完全差動オペアンプに代える構成とすることも可能である。すなわち、「差動ＭＥＭＳ＆差動間の錘別々＆完全差動アンプ＆多値Ｄ／Ａ変換器」によるサーボ構造の加速度センサである。
【００８１】
［実施の形態７］
本実施の形態７における加速度センサについて、図７を用いて説明する。図７は、加速度センサの構成の一例を示す図である。本実施の形態７における加速度センサは、「シングルＭＥＭＳ」によるサーボ構造の例である。本実施の形態７が前記実施の形態１〜６と異なる点は、ＭＥＭＳをシングル構造にした点である。本実施の形態７では、前記実施の形態１〜６と異なる点を主に説明する。
【００８２】
ＭＥＭＳにおいて、加速度検出エレメントは、錘９１と、信号検出用容量対９２と、ＤＣサーボ制御用容量対９３と、ＡＣサーボ制御用容量対９４とを有している。
【００８３】
この加速度検出エレメントにおいて、信号検出用容量対９２は、固定電極９２ａと可動電極９２ｂとが対で、２対設けられている。ＤＣサーボ制御用容量対９３も同様に、固定電極９３ａと可動電極９３ｂとが対で、２対設けられている。ＡＣサーボ制御用容量対９４も同様に、固定電極６４ａと可動電極９４ｂとが対で、２対設けられている。
【００８４】
ＡＳＩＣにおいて、ドライバ２１，２２、アナログフィルタ２６、Ａ／Ｄ変換器２７、ＤＣサーボ制御部２８、復調器２９、ＡＣサーボ制御部３０、１ビット量子化器３１、および、１ビットＤ／Ａ変換器３２は、前記実施の形態１と同様の構成となっている。本実施の形態７では、チャージアンプ９５と、アンプ９６とを有している。
【００８５】
チャージアンプ９５は、オペアンプ９５ａと、このオペアンプ９５ａの入出力間に並列に接続された帰還容量９５ｂおよび高抵抗９５ｃとからなるＣ／Ｖ変換回路である。このチャージアンプ９５は、入力が可動電極９２ｂ，９３ｂ，９４ｂに接続され、出力がアンプ９６に接続されている。オペアンプ９５ａは、反転入力（−）に可動電極９２ｂ，９３ｂ，９４ｂからの信号が入力され、非反転入力（＋）には基準電圧ＶＢが印加されている。このチャージアンプ９５は、加速度の印加による錘９１の変位に比例した、固定電極９２ａと可動電極９２ｂとの間の容量変化値を電圧に変換して、アンプ２５に出力する。
【００８６】
アンプ９６は、一方の入力がチャージアンプ９５に接続され、他方の入力には基準電圧ＶＢが印加され、出力がアナログフィルタ２６に接続されている。このアンプ９６は、チャージアンプ９５で変換された電圧と、基準電圧ＶＢとを入力として、これらの電圧に基づいて差動増幅して、アナログフィルタ２６に出力する。
【００８７】
以上の構成において、ＤＣサーボ制御用容量対９３およびＡＣサーボ制御用容量対９４には、信号検出用容量対９２による加速度の検出信号とは逆向きの力を発生させる電圧が検出信号を検出している間印加されている。これによって、本実施の形態では、信号検出とサーボ制御との同時動作方式を実現することができる。さらに、ＤＣサーボ制御用容量対９３およびＡＣサーボ制御用容量対９４には、それぞれ別個の電圧を印加できるので、サーボ電圧（ＤＣ成分）とサーボ電圧（ＡＣ成分）との個別制御が可能となる。
【００８８】
以上説明した本実施の形態７における加速度センサにおいても、前記実施の形態１と同様に、信号検出とサーボ制御との同時動作方式を実現することができる。この結果、時分割処理方式に代わる、信号検出とサーボ制御との同時動作方式が実現できるので、前記実施の形態１と同様の効果を得ることができる。すなわち、本実施の形態７のようなシングルＭＥＭＳ構成でも、前記実施の形態１と同様の効果が得られる。但し、差動ＭＥＭＳ構造の場合と異なり、ＤＣサーボ制御用容量対９３やＡＣサーボ制御用容量対９４の可動電極部（すなわち、錘）の変位により生じる電気信号が、本来の検出信号に重畳するため、実施の形態１などほど低雑音にはならない。その代わり、シンプルな構成なので、より低電力化、小実装サイズ化できる。
【００８９】
なお、本実施の形態７のように、ＭＥＭＳをシングル構造にする構成では、前記実施の形態５のように、ＡＳＩＣの１ビット量子化器３１および１ビットＤ／Ａ変換器３２を多値量子化器および多値Ｄ／Ａ変換器に代える構成とすることも可能である。すなわち、「シングルＭＥＭＳ＆多値Ｄ／Ａ変換器」によるサーボ構造の加速度センサである。
【００９０】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００９１】
前記実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【００９２】
例えば、前記実施の形態では、ＭＥＭＳにおけるサーボ制御用の容量対として、ＤＣサーボ制御用容量対とＡＣサーボ制御用容量対とを有する構成を説明したが、本発明は、ＡＣサーボ制御用容量対のみを有する場合も適用可能である。この場合には、ＡＳＩＣにおいても、ＤＣサーボ制御部は不要となり、ＡＣサーボ制御部等のみを有すればよい。ＡＣサーボ制御用容量対とＡＣサーボ制御部で、入力加速度信号のＤＣ成分とＡＣ成分にまとめて対応することができる。
【符号の説明】
【００９３】
１１，４１，４２，６１，８１，８２，９１  錘
１２，１５，６２，６６，９２  信号検出用容量対
１３，１６，６３，６７，９３  ＤＣサーボ制御用容量対
１４，１７，６４，６５，６８，６９，９４  ＡＣサーボ制御用容量対
２１，２２  ドライバ
２３，２４，５１，９５  チャージアンプ
２５，９６  アンプ
２６  アナログフィルタ
２７  Ａ／Ｄ変換器
２８  ＤＣサーボ制御部
２９  復調器
３０  ＡＣサーボ制御部
３１  １ビット量子化器
３２  １ビットＤ／Ａ変換器
３３  ＤＬＰＦ（デジタルローパスフィルタ）
７０  多値量子化器
７１  多値Ｄ／Ａ変換器
【図１】
0006358913.tif 000002
【図２】
0006358913.tif 000003
【図３】
0006358913.tif 000004
【図４】
0006358913.tif 000005
【図５】
0006358913.tif 000006
【図６】
0006358913.tif 000007
【図７】
0006358913.tif 000008