(57)【特許請求の範囲】
【請求項１】
複数の基材層を積層してなる直方体基板と、前記複数の基材層のそれぞれの平面における長手方向をＸ軸方向および短手方向をＹ軸方向とし、前記複数の基材層の積層方向をＺ軸方向とした場合に、前記直方体基板内の前記Ｘ軸方向に配列された複数のフィルタとを備えた表面実装型フィルタアレイであって、
前記複数のフィルタのそれぞれは、
前記複数の基材層に配置された導体パターンで形成され、
前記Ｚ軸方向に巻回軸を有するコイルパターンで構成されたコイル素子と、
前記Ｚ軸方向に交互に配置されたコンデンサパターンで構成され、前記コイル素子が形成された基材層と異なる基材層に形成されたコンデンサ素子とを含み、
前記コンデンサパターンは、第１コンデンサパターンと第２コンデンサパターンとを含み、
前記第１コンデンサパターンが配置された前記基材層には、当該基材層と前記Ｚ軸方向の正方向および負方向に隣接する基材層に配置された導体パターン同士を接続する第１の層間接続導体が配置され、前記第２コンデンサパターンが配置された前記基材層には、当該基材層と前記Ｚ軸方向の正方向および負方向に隣接する基材層に配置された導体パターン同士を接続する第２の層間接続導体が配置され、
前記第１コンデンサパターンは前記Ｚ軸方向から見て前記第１の層間接続導体に沿った切り欠き形状を少なくとも１つ有し、または、前記第２コンデンサパターンは前記Ｚ軸方向から見て前記第２の層間接続導体に沿った切り欠き形状を少なくとも１つ有し、
前記複数のフィルタのうち、前記Ｘ軸方向の中心点から正方向にｎ番目（ｎは任意の自然数）に位置するフィルタの前記コンデンサパターンと、前記中心点から負方向に前記ｎ番目に位置するフィルタの前記コンデンサパターンとは、前記中心点に対して点対称である
表面実装型フィルタアレイ。
【請求項２】
前記第１コンデンサパターンは、複数の前記コンデンサ素子のそれぞれで独立したパターンであり、
前記第２コンデンサパターンは、複数の前記コンデンサ素子で共通のパターンである
請求項１に記載の表面実装型フィルタアレイ。
【請求項３】
前記第１コンデンサパターンは、複数の前記基材層に形成されており、
異なる基材層に形成された前記第１コンデンサパターン同士は、同一形状である
請求項１または２に記載の表面実装型フィルタアレイ。
【請求項４】
前記複数のフィルタは、前記Ｘ軸方向に奇数個設けられており、
前記Ｘ軸方向における中央に位置するフィルタを構成する前記第１コンデンサパターンは、他のフィルタを構成する前記第１コンデンサパターンよりも大きく、かつ、前記中央に位置するフィルタを構成する前記第１コンデンサパターンと対向する前記第２コンデンサパターンの中央部は、導体パターンが形成されていない
請求項１〜３のいずれか１項に記載の表面実装型フィルタアレイ。
【請求項５】
さらに、
前記直方体基板の表面に設けられた複数の第一Ｉ／Ｏ端子、複数の第二Ｉ／Ｏ端子、およびＧＮＤ端子を有し、
前記コイルパターンは、
前記Ｙ軸方向の正方向に配置され、前記複数の第一Ｉ／Ｏ端子の１つと接続された第１コイルパターンと、
前記Ｙ軸方向の負方向であって前記第１コイルパターンと並置され、当該第１コイルパターンおよび前記複数の第二Ｉ／Ｏ端子の１つと接続された第２コイルパターンとを含み、
前記第１コンデンサパターンは、前記第１コイルパターンと前記第２コイルパターンとの接続点に接続され、
前記第２コンデンサパターンは、前記ＧＮＤ端子に接続され、
前記複数のフィルタのうち、前記中心点から前記Ｘ軸方向の正方向にｎ番目に位置するフィルタの前記第１コイルパターンと、前記中心点から前記Ｘ軸方向の負方向に前記ｎ番目に位置するフィルタの前記第２コイルパターンとは、前記Ｘ軸方向および前記Ｙ軸方向の中心点に対して点対称である
請求項２〜４のいずれか１項に記載の表面実装型フィルタアレイ。
【請求項６】
前記複数のフィルタのうちの一のフィルタにおける前記第１コイルパターンと前記第２コイルパターンとは、前記Ｘ軸方向に延びる中心線に対して線対称である
請求項５に記載の表面実装型フィルタアレイ。
【請求項７】
前記複数のフィルタのうち、前記中心点から前記Ｘ軸方向の負方向に位置しかつ隣接する２以上のフィルタ、または、前記中心点から前記Ｘ軸方向の正方向に位置しかつ隣接する２以上のフィルタの前記第１コイルパターン同士または前記第２コイルパターン同士は、同一形状である
請求項５または６に記載の表面実装型フィルタアレイ。
【請求項８】
前記第２コンデンサパターンが有する前記切り欠き形状は、前記第２の層間接続導体から等距離となる形状を含む
請求項１〜７のいずれか１項に記載の表面実装型フィルタアレイ。
【請求項９】
全ての前記第１コンデンサパターンは前記Ｚ軸方向から見て前記第１の層間接続導体に沿った切り欠き形状を有し、または、全ての前記第２コンデンサパターンは前記Ｚ軸方向から見て前記第２の層間接続導体に沿った切り欠き形状を有する
請求項１〜８のいずれか１項に記載の表面実装型フィルタアレイ。
【請求項１０】
前記第１コンデンサパターンは前記Ｚ軸方向から見て前記第１の層間接続導体に沿った切り欠き形状を少なくとも１つ有し、かつ、前記第２コンデンサパターンは前記Ｚ軸方向から見て前記第２の層間接続導体に沿った切り欠き形状を少なくとも１つ有する
請求項１〜９のいずれか１項に記載の表面実装型フィルタアレイ。
【請求項１１】
全ての前記第１コンデンサパターンは前記Ｚ軸方向から見て前記第１の層間接続導体に沿った切り欠き形状を有し、かつ、全ての前記第２コンデンサパターンは前記Ｚ軸方向から見て前記第２の層間接続導体に沿った切り欠き形状を有する
請求項１〜８のいずれか１項に記載の表面実装型フィルタアレイ。
【請求項１２】
複数の基材層を積層してなる直方体基板と、前記複数の基材層のそれぞれの平面における長手方向をＸ軸方向および短手方向をＹ軸方向とし、前記複数の基材層の積層方向をＺ軸方向とした場合に、前記直方体基板内の前記Ｘ軸方向に配列された複数のフィルタとを備えた表面実装型フィルタアレイであって、
前記複数のフィルタのそれぞれは、
前記Ｚ軸方向に巻回軸を有するコイルパターンで構成されたコイル素子と、
前記Ｚ軸方向に交互に配置されたコンデンサパターンで構成され、前記コイル素子が形成された基材層と異なる基材層に形成されたコンデンサ素子とを含み、
前記複数のフィルタのうち、前記Ｘ軸方向の中心点から正方向にｎ番目（ｎは任意の自然数）に位置するフィルタの前記コンデンサパターンと、前記中心点から負方向に前記ｎ番目に位置するフィルタの前記コンデンサパターンとは、前記中心点に対して点対称であり、
前記コンデンサパターンは、第１コンデンサパターンと第２コンデンサパターンとを含み、
前記複数のフィルタは、前記Ｘ軸方向に奇数個設けられており、
前記Ｘ軸方向における中央に位置するフィルタを構成する前記第１コンデンサパターンは、他のフィルタを構成する前記第１コンデンサパターンよりも大きく、かつ、前記中央に位置するフィルタを構成する前記第１コンデンサパターンと対向する前記第２コンデンサパターンの中央部は、導体パターンが形成されていない
表面実装型フィルタアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コイル素子およびコンデンサ素子からなるフィルタが複数配置された表面実装型フィルタアレイに関する。
【背景技術】
【０００２】
従来、複数の基材層を積層してなる積層体に内蔵されたコイル素子及びコンデンサ素子を備える表面実装型フィルタが知られている。
【０００３】
特許文献１には、低域通過型のフィルタがアレイ状に配置された表面実装型の電子部品が開示されている。各フィルタは、導体パターンが形成された複数の基材層で構成され、磁性体部分（インダクタ）および誘電体部分（コンデンサ）を有するＴ型のＬＣフィルタを構成している。上記複数の基材層のそれぞれには、インダクタパターンおよびコンデンサパターンのいずれかのみが形成されている。この積層構造を有する各フィルタを、さらに積層することにより、複数のフィルタをアレイ化している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−４５４７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載された電子部品の構造では、インダクタおよびコンデンサのみが形成された複数の基材層を積層して形成した１つのフィルタを、さらに積層してアレイ化しているため、積層方向における小型化が困難であり、表面実装には不利である。また、フィルタ間では異なる層を使用しているため、フィルタ間のインダクタンス値および容量値などの回路定数のばらつきが発生し易い。このため、容量値およびインダクタンス値などのフィルタの回路定数の設計値を最大限に確保することが困難となる。
【０００６】
本発明は、上記問題を解決するためになされたものであり、フィルタの回路定数の設計値を最大限に確保しつつ小型化された表面実装型フィルタアレイを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様に係る表面実装型フィルタアレイは、複数の基材層を積層してなる直方体基板と、前記複数の基材層のそれぞれの平面における長手方向をＸ軸方向および短手方向をＹ軸方向とし、前記複数の基材層の積層方向をＺ軸方向とした場合に、前記直方体基板内の前記Ｘ軸方向に配列された複数のフィルタとを備えた表面実装型フィルタアレイであって、前記複数のフィルタのそれぞれは、前記複数の基材層に配置された導体パターンで形成され、前記Ｚ軸方向に巻回軸を有するコイルパターンで構成されたコイル素子と、前記Ｚ軸方向に交互に配置されたコンデンサパターンで構成され、前記コイル素子が形成された基材層と異なる基材層に形成されたコンデンサ素子とを含み、前記コンデンサパターンは、第１のコンデンサパターンと第２のコンデンサパターンとを含み、前記第１コンデンサパターンが配置された前記基材層には、当該基材層と前記Ｚ軸方向の正方向および負方向に隣接する基材層に配置された導体パターン同士を接続する第１の層間接続導体が配置され、前記第２コンデンサパターンが配置された前記基材層には、当該基材層と前記Ｚ軸方向の正方向および負方向に隣接する基材層に配置された導体パターン同士を接続する第２の層間接続導体が配置され、前記第１のコンデンサパターンは前記Ｚ軸方向から見て前記第１の層間接続導体に沿った切り欠き形状を少なくとも１つ有し、または、前記第２のコンデンサパターンは前記Ｚ軸方向から見て前記第２の層間接続導体に沿った切り欠き形状を少なくとも１つ有し、前記複数のフィルタのうち、前記Ｘ軸方向の中心点から正方向にｎ番目（ｎは任意の自然数）に位置するフィルタの前記コンデンサパターンと、前記中心点から負方向に前記ｎ番目に位置するフィルタの前記コンデンサパターンとは、前記中心点に対して点対称である。
また、本発明の一態様に係る表面実装型フィルタアレイは、複数の基材層を積層してなる直方体基板と、前記複数の基材層のそれぞれの平面における長手方向をＸ軸方向および短手方向をＹ軸方向とし、前記複数の基材層の積層方向をＺ軸方向とした場合に、前記直方体基板内の前記Ｘ軸方向に配列された複数のフィルタとを備えた表面実装型フィルタアレイであって、前記複数のフィルタのそれぞれは、前記Ｚ軸方向に巻回軸を有するコイルパターンで構成されたコイル素子と、前記Ｚ軸方向に交互に配置されたコンデンサパターンで構成され、前記コイル素子が形成された基材層と異なる基材層に形成されたコンデンサ素子とを含み、前記複数のフィルタのうち、前記Ｘ軸方向の中心点から正方向にｎ番目（ｎは任意の自然数）に位置するフィルタの前記コンデンサパターンと、前記中心点から負方向に前記ｎ番目に位置するフィルタの前記コンデンサパターンとは、前記中心点に対して点対称である。
【０００８】
これによれば、複数のコイル素子が同じ基材層内に複数配列され、また、複数のコンデンサ素子が同じ基材層内に複数配列され、複数のコイル素子と複数のコンデンサ素子とが積層関係となるよう配置される。よって、直方体基板を構成する基材層の積層数は、配列されるフィルタの数に応じて増やす必要がなく、１つのフィルタの形成に必要な分でよいので、基材層の積層方向において小型化することが可能である。また、コンデンサパターンが、Ｘ軸方向の中心点に対して点対称に配置されているので、異なる層の導体パターン同士を接続する層間接続導体を、中心点に対して対称配置できる。この配置によれば、層間接続導体と接続されない各コンデンサパターンを最大化することが可能となる。よって、フィルタの回路定数（容量値）の設計値を最大限に確保しつつ小型化された表面実装型フィルタアレイを提供することが可能となる。
【０００９】
また、前記コンデンサパターンは、第１コンデンサパターンと第２コンデンサパターンとを含み、前記第１コンデンサパターンは、複数の前記コンデンサ素子のそれぞれで独立したパターンであり、前記第２コンデンサパターンは、複数の前記コンデンサ素子で共通のパターンであってもよい。
【００１０】
コンデンサ素子の容量値は、Ｚ軸方向から見た第１コンデンサパターンと第２コンデンサパターンとの重複面積により決定される。同一の基材層内に配列された複数の第１コンデンサパターン、および、同一の基材層内に配列された複数の第２コンデンサパターンが、それぞれ、上記中心点に対して点対称に配置されることにより、上記重複面積を最大化することが可能となる。
【００１１】
また、前記第１コンデンサパターンは、複数の前記基材層に形成されており、異なる基材層に形成された前記第１コンデンサパターン同士は、同一形状であってもよい。
【００１２】
これにより、第１コンデンサパターンが形成された基材層に設けられる層間接続導体を、各層で同じ位置に配置できるので、第１コンデンサパターンを最大化することが可能となる。
【００１３】
また、前記複数のフィルタは、前記Ｘ軸方向に奇数個設けられており、前記Ｘ軸方向における中央に位置するフィルタを構成する前記第１コンデンサパターンは、他のフィルタを構成する前記第１コンデンサパターンよりも大きく、かつ、前記中央に位置するフィルタを構成する前記第１コンデンサパターンと対向する前記第２コンデンサパターンの中央部は、導体パターンが形成されていなくてもよい。
【００１４】
複数のフィルタが奇数個設けられている場合には、第２コンデンサパターンを中心点に対して点対称に配置するには、Ｘ軸方向における中央に位置する第２コンデンサパターンと導通しないでＺ軸方向に貫通する層間接続導体用の導体パターンを、当該第２コンデンサパターンの中央部分に配置する必要がある。このとき、第１コンデンサパターンと第２コンデンサパターンとの重複面積で規定される各コンデンサ素子の容量を均一にするためには、Ｘ軸方向における中央に位置する第１コンデンサパターンを、他の第１コンデンサパターンよりも大きくする必要がある。これにより、複数のフィルタが奇数個設けられている場合であっても、各コンデンサ素子のコンデンサパターンを最大化しつつ各コンデンサ素子の容量値を均一にすることが可能となる。
【００１５】
また、さらに、前記直方体基板の表面に設けられた複数の第一Ｉ／Ｏ端子、複数の第二Ｉ／Ｏ端子、およびＧＮＤ端子を有し、前記コイルパターンは、前記Ｙ軸方向の正方向に配置され、前記複数の第一Ｉ／Ｏ端子の１つと接続された第１コイルパターンと、前記Ｙ軸方向の負方向であって前記第１コイルパターンと並置され、当該第１コイルパターンおよび前記複数の第二Ｉ／Ｏ端子の１つと接続された第２コイルパターンとを含み、前記第１コンデンサパターンは、前記第１コイルパターンと前記第２コイルパターンとの接続点に接続され、前記第２コンデンサパターンは、前記ＧＮＤ端子に接続され、前記複数のフィルタのうち、前記中心点から前記Ｘ軸方向の正方向にｎ番目に位置するフィルタの前記第１コイルパターンと、前記中心点から前記Ｘ軸方向の負方向に前記ｎ番目に位置するフィルタの前記第２コイルパターンとは、前記Ｘ軸方向および前記Ｙ軸方向の中心点に対して点対称であってもよい。
【００１６】
コイル素子とコンデンサ素子との上記接続関係、および、複数のコイル素子と複数のコンデンサ素子との上記積層関係により、コイルパターンが上記中心点に対して点対称である場合には、コンデンサパターンを、上記中心点に対して点対称に配置することが容易となる。また、異なる層に形成されたコイルパターン同士を接続する層間接続導体が近接配置されることを抑制できるので、直方体基板の形状不良やクラック発生などを防止でき、高い信頼性を確保することが可能となる。
【００１７】
また、前記複数のフィルタのうちの一のフィルタにおける前記第１コイルパターンと前記第２コイルパターンとは、前記Ｘ軸方向に延びる中心線に対して線対称であってもよい。
【００１８】
これにより、第１コイルパターンと第２コイルパターンとが上記中心線に対して線対称となるので、異なる層に形成されたコイルパターン同士を接続する層間接続導体が近接配置されることを、さらに抑制できる。
【００１９】
また、前記複数のフィルタのうち、前記中心点から前記Ｘ軸方向の負方向に位置しかつ隣接する２以上のフィルタ、または、前記中心点から前記Ｘ軸方向の正方向に位置しかつ隣接する２以上のフィルタの前記第１コイルパターン同士または前記第２コイルパターン同士は、同一形状であってもよい。
【００２０】
これにより、同一形状で隣接する２以上のコイルパターンに接続される２以上のコンデンサパターンにおいて、当該２以上のコンデンサパターンと導通しないでＺ軸方向に貫通する層間接続導体を、当該２以上のコンデンサパターンで共用させることが可能となる。よって、各コンデンサ素子のコンデンサパターンを最大化しつつ各コンデンサ素子の容量値を均一にすることが可能となる。
【発明の効果】
【００２１】
本発明によれば、フィルタ素子の回路定数の設計値を最大限に確保しつつ小型化された表面実装型フィルタアレイを提供できる。
【図面の簡単な説明】
【００２２】
【図１】実施の形態に係る表面実装型フィルタアレイの外観を示す斜視図である。
【図２】実施の形態に係る表面実装型フィルタアレイの実装面を示す平面図である。
【図３】実施の形態に係る表面実装型フィルタアレイの等価回路を示す回路図である。
【図４Ａ】実施の形態に係るコイル素子を構成する各基材層の導体パターンの一例を示す平面図である。
【図４Ｂ】実施の形態に係るコンデンサ素子を構成する各基材層の導体パターンの一例を示す平面図である。
【図５】図１のＶ−Ｖ線における実施の形態に係る表面実装型フィルタアレイの断面図である。
【図６】図１のＶＩ−ＶＩ線における実施の形態に係る表面実装型フィルタアレイの断面図である。
【図７】図１のＶＩＩ−ＶＩＩ線における実施の形態に係る表面実装型フィルタアレイの断面図である。
【図８Ａ】実施の形態に係るコンデンサ素子の容量値を説明する平面図である。
【図８Ｂ】比較例に係るコンデンサ素子の容量値を説明する平面図である。
【図９】実施の形態に係るコイルパターンの配置を説明する平面図である。
【図１０】図１のＶＩＩ−ＶＩＩ線における実施の形態の変形例に係る表面実装型フィルタアレイの断面図である。
【発明を実施するための形態】
【００２３】
以下、図面を参照しながら、本発明の実施の形態に係る表面実装型フィルタアレイについて説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、製造工程、及び、製造工程の順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。
【００２４】
本実施の形態に係る表面実装型フィルタアレイは、複数の基材層を積層してなる直方体基板の長手方向に配列された複数のフィルタを備える。複数のフィルタのそれぞれは、直方体基板の積層方向に巻回軸を有するコイルパターンで構成されたコイル素子と、当該コイル素子が形成された基材層と異なる基材層に形成されたコンデンサ素子とを含む。ここで、上記複数のフィルタのうち、上記長手方向の中心点から正方向にｎ番目（ｎは任意の自然数）に位置するフィルタのコンデンサパターンと、上記中心点から負方向にｎ番目に位置するフィルタのコンデンサパターンとは、上記中心点に対して点対称である。
【００２５】
［１．表面実装型フィルタアレイの概略構成］
まず、本実施の形態に係る表面実装型フィルタアレイの概略構成について、図１および図２を用いて説明する。
【００２６】
図１は、実施の形態に係る表面実装型フィルタアレイ１の外観を示す斜視図である。また、図２は、実施の形態に係る表面実装型フィルタアレイ１の実装面を示す平面図である。
【００２７】
図１及び図２に示されるように、表面実装型フィルタアレイ１は、積層体１Ａの表面に設けられた第一Ｉ／Ｏ端子１１〜１５、第二Ｉ／Ｏ端子２１〜２５及びＧＮＤ端子３０を備える。第一Ｉ／Ｏ端子１１〜１５、第二Ｉ／Ｏ端子２１〜２５及びＧＮＤ端子３０は、積層体１Ａの実装面１０ｂに設けられた平面電極端子（つまり、ＬＧＡ（Ｌａｎｄ  Ｇｒｉｄ  Ａｒｒａｙ）型電極端子）である。
【００２８】
図２に示されるように、ＧＮＤ端子３０は直線状の形状を有し、第一Ｉ／Ｏ端子１１〜１５と第二Ｉ／Ｏ端子２１〜２５とは、ＧＮＤ端子３０に関して線対称に配置される。これにより、各第一Ｉ／Ｏ端子と各第二Ｉ／Ｏ端子との間にＧＮＤ端子３０が配置されるため、アイソレーションを向上させることができる。
【００２９】
積層体１Ａは、図４Ａ及び図４Ｂに示される複数の基材層１０１〜１１４を積層してなる直方体基板である。各基材層の詳細な構成については後述する。
【００３０】
図１及び図２に示されるように、積層体１Ａの表面は、実装面１０ｂ（図１および図２におけるｚ軸方向負側の端面）と、実装面１０ｂの反対側（つまり、積層体１Ａの裏側）の面である天面１０ａと、実装面１０ｂと天面１０ａとを結ぶ側面とを含む。
【００３１】
図１に示されるように、積層体１Ａの側面には、側面電極３２が設けられている。なお、図１および図２には、示されないが、積層体１Ａの側面電極３２が設けられた側面の反対側（つまり、図１のｘ軸方向負側）の側面にも側面電極が設けられている。各側面電極は、積層体１Ａの内部でＧＮＤ端子３０と接続されている。
【００３２】
なお、図１および図２では、表面実装型フィルタアレイ１の第一Ｉ／Ｏ端子及び第二Ｉ／Ｏ端子の個数をそれぞれ５つとしたが、当該個数は、５つに限定されない。たとえば、第一Ｉ／Ｏ端子と第二Ｉ／Ｏ端子とを１つずつ備える表面実装型フィルタも本実施の形態の一態様に含まれる。
【００３３】
［２．表面実装型フィルタアレイの回路構成］
続いて、本実施の形態に係る表面実装型フィルタアレイ１及び表面実装型フィルタの回路構成について図３を用いて説明する。
【００３４】
図３は、実施の形態に係る表面実装型フィルタアレイ１の等価回路を示す回路図である。同図に示されるように、表面実装型フィルタアレイ１は、ローパスフィルタＦ１、Ｆ２、Ｆ３、Ｆ４およびＦ５と、第一Ｉ／Ｏ端子１１〜１５と、第二Ｉ／Ｏ端子２１〜２５と、ＧＮＤ端子３０とを備える。
【００３５】
ローパスフィルタＦ１は、低周波帯域の信号を通過させるフィルタであり、コイル素子Ｌ１１、Ｌ２１およびコンデンサ素子Ｃ１を備える。コイル素子Ｌ１１およびＬ２１は、インダクタを構成する。コイル素子Ｌ１１は、第一Ｉ／Ｏ端子１１と接続され、コイル素子Ｌ２１は、コイル素子Ｌ１１および第二Ｉ／Ｏ端子２１と接続されている。コンデンサ素子Ｃ１は、コイル素子Ｌ１１とＬ２１との接続点およびＧＮＤ端子３０に接続されている。以下、ローパスフィルタＦ２〜Ｆ５の接続構成についても、図３に示された通りであり、ローパスフィルタＦ１と同様の構成であるため、説明を省略する。
【００３６】
コイル素子Ｌ１１〜Ｌ１５およびコイル素子Ｌ２１〜Ｌ２５は、複数の基材層が積層されてなるインダクタ積層部４０Ｌに形成されており、コンデンサ素子Ｃ１〜Ｃ５は、複数の基材層が積層されてなるコンデンサ積層部４０Ｃに形成されている。
【００３７】
［３．各基材層の導体パターンレイアウト構成］
続いて、本実施の形態に係る積層体１Ａを構成する各基材層の導体パターンの構成について図４Ａ及び図４Ｂを用いて説明する。
【００３８】
図４Ａは、実施の形態に係るコイル素子を構成する各基材層の導体パターンの一例を示す平面図である。また、図４Ｂは、実施の形態に係るコンデンサ素子を構成する各基材層の導体パターンの一例を示す平面図である。
【００３９】
積層体１Ａは、図４Ａおよび図４Ｂの各平面図に示される基材層１０１〜１１４から構成される。図４Ａおよび図４Ｂでは、積層体１Ａの実装面１０ｂ側から積層順に、基材層１０１〜１１４が示されている。
【００４０】
図４Ａの平面図（ａ）〜（ｆ）に示される基材層１０１〜１０６は、磁性体を主成分として含む。基材層１０１〜１０６は、例えば、磁性セラミックスなどで形成される。磁性セラミックスとしては、例えば、磁性フェライトセラミックスが用いられる。具体的には、酸化鉄を主成分とし、亜鉛、ニッケル及び銅のうち少なくとも１つ以上を含むフェライトが用いられ得る。
【００４１】
図４Ｂの平面図（ａ）〜（ｈ）に示される基材層１０７〜１１４は、非磁性体を主成分として含む。基材層１０７〜１１４は、例えば、低透磁率または非磁性のセラミックスなどで形成される。非磁性のセラミックスとしては、例えば、非磁性フェライトセラミックスやアルミナを主成分とするアルミナセラミックスが用いられ得る。
【００４２】
各基材層には、導体パターンが形成されている。なお、図４Ａおよび図４Ｂにおいて、ハッチングされた部分が、導体パターンが形成された部分を示す。当該導体パターンによって、ローパスフィルタＦ１〜Ｆ５を構成する各コイル素子及び各コンデンサ素子が形成される。なお、図４Ａおよび図４Ｂに示される各基材層に示される実線および破線の円は、ビアホール電極が設けられた位置を示す。ビアホール電極は、基材層を貫通する層間接続導体である。
【００４３】
導体パターンの材料としては、特に銀を主成分とする金属または合金が好ましい。銀を主成分とする金属または合金は、基材層としてＬＴＣＣセラミックスを用いることにより、積層された基材層を比較的低い焼成温度で焼結できるため、融点が比較的低い銀を主成分とする金属または合金を用いることができる。また、導体パターンとして銀を主成分とする金属または合金を用いることにより、導体抵抗を低減することができ、例えば信号伝搬遅延などの特性を改善することができる。また、ビアホール電極の材料としては、例えば、導体パターンと同一の材料を用いることができる。また各第一Ｉ／Ｏ端子、各第二Ｉ／Ｏ端子及びＧＮＤ端子３０には、例えば、ニッケル、パラジウム、または金によるめっきが施されていてもよい。
【００４４】
ローパスフィルタＦ１〜Ｆ５におけるコイル素子およびコンデンサ素子は、それぞれ異なる基材層に設けられており、本実施の形態では、コイル素子が実装面１０ｂ側に、コンデンサ素子がコイル素子より天面１０ａ側にそれぞれ配置されている。各コイル素子は、磁性体を主成分として含む基材層１０２〜１０６に設けられる。これにより、非磁性体を主成分として含む基材層に各コイル素子を設ける場合より、各コイル素子のインダクタンスを増大させることができる。一方、各コンデンサ素子は、非磁性体を主成分として含む基材層１０７〜１１３に設けられる。
【００４５】
以下、積層体１Ａを構成する各基材層について図４Ａおよび図４Ｂを用いて説明する。
【００４６】
図４Ａの平面図（ａ）に示されるように、基材層１０１には、各電極端子が形成される。各電極端子は、ビアホール電極によって基材層１０２の各導体パターンに接続される。
【００４７】
図４Ａの平面図（ｂ）に示されるように、基材層１０２には、導体パターン３５および１２１〜１３０が設けられている。
【００４８】
導体パターン３５は、ＧＮＤ端子３０に接続される導体パターンであり、その長手方向（図４Ａのｘ軸方向）の端部３５１および３５２が基材層１０２の長手方向（図４Ａのｘ軸方向）の端部から突出している。端部３５１および３５２は、それぞれ、積層体１Ａの側面に設けられた側面電極３１および３２に接続される（側面電極３１および３２については、図１および後述の図６を参照）。
【００４９】
導体パターン１２１〜１２５は、それぞれ、コイル素子Ｌ１１〜Ｌ１５の各一端を形成する導体である。導体パターン１２１〜１２５は、それぞれ、第一Ｉ／Ｏ端子１１〜１５に接続される。また、導体パターン１２１〜１２５は、それぞれ、ビアホール電極によって、基材層１０３の第１コイルパターン１１ａ〜１５ａに接続される。
【００５０】
導体パターン１２６〜１３０は、それぞれ、コイル素子Ｌ２１〜Ｌ２５の各他端を形成する導体である。導体パターン１２６〜１３０は、それぞれ、第二Ｉ／Ｏ端子２１〜２５に接続される導体である。また、導体パターン１２６〜１３０は、それぞれ、ビアホール電極によって、基材層１０３の第２コイルパターン２１ｂ〜２５ｂに接続される。
【００５１】
図４Ａの平面図（ｃ）〜（ｅ）に示されるように、基材層１０３〜１０５には、各コイル素子を構成するループ状の導体パターンが形成されている。例えば、コイル素子Ｌ１１は、基材層１０３の第１コイルパターン１１ａ、基材層１０４の第１コイルパターン３１ａ、および、基材層１０５の第１コイルパターン５１ａにより構成される。また、コイル素子Ｌ２１は、基材層１０３の第２コイルパターン２１ｂ、基材層１０４の第２コイルパターン４１ｂ、および、基材層１０５の第２コイルパターン６１ｂにより構成される。なお、各導体パターン間は、ビアホール電極で接続される。
【００５２】
その他のコイル素子Ｌ１２〜Ｌ１５およびＬ２２〜Ｌ２５についても同様に構成される。すなわち、コイル素子Ｌ１２〜Ｌ１５は、それぞれ、基材層１０３の第１コイルパターン１２ａ〜１５ａ、基材層１０４の第１コイルパターン３２ａ〜３５ａ、および、基材層１０５の第１コイルパターン５２ａ〜５５ａにより構成される。また、コイル素子Ｌ２２〜Ｌ２５は、それぞれ、基材層１０３の第２コイルパターン２２ｂ〜２５ｂ、基材層１０４の第２コイルパターン４２ｂ〜４５ｂ、および、基材層１０５の第２コイルパターン６２ｂ〜６５ｂにより構成される。
【００５３】
図４Ａの平面図（ｃ）〜（ｅ）に示されるように、各ローパスフィルタのコイル素子を構成するコイルパターンは、図４Ａのｙ軸方向に隣接配置された第１コイルパターンおよび第２コイルパターンを含む。コイル素子Ｌ１１〜Ｌ１５は、第１コイルパターンで構成されている。また、コイル素子Ｌ２１〜Ｌ２５は、第２コイルパターンで構成されている。
【００５４】
図４Ａの平面図（ｆ）に示されるように、基材層１０６には、各第１コイルパターンと各第２コイルパターンとの接続部を構成する導体パターン１６１〜１６５が形成されている。つまり、基材層１０６に形成された導体パターン１６１〜１６５は、それぞれ、コイル素子Ｌ１１〜Ｌ１５と、コイル素子Ｌ２１〜Ｌ２５との接続部を構成する。
【００５５】
図４Ｂの平面図（ａ）に示されるように、基材層１０７には、ビアホール電極１７１〜１７５が形成されている。ビアホール電極１７１〜１７５は、それぞれ、コンデンサ素子Ｃ１〜Ｃ５の一端を構成する導体である。ビアホール電極１７１〜１７５は、それぞれ、コイル素子Ｌ１１〜Ｌ１５と、コイル素子Ｌ２１〜Ｌ２５との接続部を構成する導体パターン１６１〜１６５に接続される。
【００５６】
図４Ｂの平面図（ｂ）〜（ｇ）に示される基材層１０８〜１１３には、各コンデンサ素子の電極を構成する導体パターンが形成されている。基材層１０８、１１０および１１２に形成された導体パターン（第１コンデンサパターン）は、各コイル素子に接続される電極を構成する。一方、基材層１０９、１１１および１１３に形成された導体パターン（第２コンデンサパターン）は、ＧＮＤ端子３０に接続される電極を構成する。なお、基材層１０９、１１１および１１３に形成された第２コンデンサパターンは、積層体１Ａの側面に形成された側面電極３１及び３２を介してＧＮＤ端子３０に接続される。
【００５７】
基材層１０８の第１コンデンサパターンＣ１ｄ〜Ｃ５ｄは、それぞれ、基材層１０９のビアホール電極１９６〜２００を介して、基材層１１０の第１コンデンサパターンＣ１ａ〜Ｃ５ａに接続される。基材層１１０の第１コンデンサパターンＣ１ａ〜Ｃ５ａは、それぞれ、基材層１１１のビアホール電極２１６〜２２０を介して、基材層１１２の第１コンデンサパターンＣ１ｆ〜Ｃ５ｆに接続される。
【００５８】
また、基材層１０９の第２コンデンサパターンＣ０ｅは、基材層１１０のビアホール電極２０６〜２０９を介して、基材層１１１の第２コンデンサパターンＣ０ｂに接続される。基材層１１１の第２コンデンサパターンＣ０ｂは、基材層１１２のビアホール電極２２６〜２２９を介して、基材層１１３の導体パターン２３１に接続される。
【００５９】
導体パターン２３１は、側面電極３１および３２を介してＧＮＤ端子３０に接続される導体パターンであり、その長手方向（図４Ｂのｘ軸方向）の端部２３１１および２３１２が基材層１１３の長手方向（図４Ｂのｘ軸方向）の端部から突出している。端部２３１１および２３１２は、それぞれ、積層体１Ａの側面に設けられた側面電極３１および３２に接続される。
【００６０】
図４Ｂに示されるように、例えば、コンデンサ素子Ｃ１の電極のうちコイル素子Ｌ１１に接続される電極は、基材層１０８の第１コンデンサパターンＣ１ｄ、基材層１１０の第１コンデンサパターンＣ１ａ、および、基材層１１２の第１コンデンサパターンＣ１ｆから構成される。一方、コンデンサ素子Ｃ１の電極のうちＧＮＤ端子３０に接続される電極は、基材層１０９の第２コンデンサパターンＣ０ｅ、基材層１１１の第２コンデンサパターンＣ０ｂ、および、基材層１１３の導体パターン２３１から構成される。
【００６１】
その他のコンデンサ素子Ｃ２〜Ｃ５についても同様に構成される。すなわち、コンデンサ素子Ｃ２〜Ｃ５の電極のうちコイル素子Ｌ１２〜Ｌ１５に接続される電極は、基材層１０８の第１コンデンサパターンＣ２ｄ〜Ｃ５ｄ、基材層１１０の第１コンデンサパターンＣ２ａ〜Ｃ５ａ、および、基材層１１２の第１コンデンサパターンＣ２ｆ〜Ｃ５ｆから構成される。また、コンデンサ素子Ｃ２〜Ｃ５の電極のうちＧＮＤ端子３０に接続される電極は、基材層１０９の第２コンデンサパターンＣ０ｅ、基材層１１１の第２コンデンサパターンＣ０ｂ、および、基材層１１３の導体パターン２３１から構成される。このように、コンデンサ素子Ｃ１〜Ｃ５は、ＧＮＤ端子３０に接続される電極である第２コンデンサパターンを共有している。
【００６２】
つまり、コンデンサ素子Ｃ１〜Ｃ５のそれぞれは、第１コンデンサパターンおよび第２コンデンサパターンで構成されている。第１コンデンサパターンは、コンデンサ素子Ｃ１〜Ｃ５のそれぞれで独立したパターンであり、第２コンデンサパターンは、コンデンサ素子Ｃ１〜Ｃ５で共通のパターンである。
【００６３】
図４Ｂの平面図（ｈ）に示される基材層１１４は、積層体１Ａの天面を構成する基材層であり、導体パターンは形成されない。
【００６４】
以上のような基材層を積層してなる積層体１Ａは、図４Ａおよび図４Ｂの配置に従って、導体パターンが形成される予定位置に導体ペーストを配置した非磁性または磁性の複数のセラミックグリーンシートを準備し、積層の順に重ねて未焼成積層体ブロックに一体化し、当該未焼成積層体ブロックを一括して焼成することにより形成される。なお、未焼成積層体ブロックの状態において、積層体１Ａの側面に対応する位置に、側面電極３１および３２を形成する導体が設けられる。また、未焼成積層体ブロックの状態において、焼成する前に転写シートから各第一Ｉ／Ｏ端子、各第二Ｉ／Ｏ端子及びＧＮＤ端子３０を形成する導体を転写してもよい。
【００６５】
［４．表面実装型フィルタアレイの断面構造］
続いて、上述のように各基材層を積層してなる積層体１Ａの内部構造の概要について、図５〜図７を用いて説明する。
【００６６】
図５は、図１のＶ−Ｖ線における実施の形態に係る表面実装型フィルタアレイ１の断面図である。図６は、図１のＶＩ−ＶＩ線における実施の形態に係る表面実装型フィルタアレイ１の断面図である。図７は、図１のＶＩＩ−ＶＩＩ線における実施の形態に係る表面実装型フィルタアレイ１の断面図である。なお、各図は、表面実装型フィルタアレイ１の断面構造をあくまで概念的に示す図であり、実際の断面構造を必ずしも正確に示す図ではない。
【００６７】
図５に示されるように、第一Ｉ／Ｏ端子１１〜１５、コイル素子Ｌ１１〜Ｌ１５、および、コンデンサ素子Ｃ１〜Ｃ５は、積層体１Ａの長手方向に配列される。また、図示されないが、同様に、第二Ｉ／Ｏ端子２１〜２５およびコイル素子Ｌ２１〜Ｌ２５も、積層体１Ａの長手方向に配列される。
【００６８】
図５〜図７に示されるように、各コイル素子及び各コンデンサ素子は、それぞれ積層体１Ａを構成する基材層のうち異なる基材層に設けられている。各コイル素子は、積層体１Ａのうち、磁性体を主成分として含むインダクタ積層部４０Ｌに設けられ、各コンデンサ素子は、積層体１Ａのうち、非磁性体を主成分として含むコンデンサ積層部４０Ｃに設けられる。
【００６９】
図６に示されるように、各コンデンサ素子の電極のうちＧＮＤ端子３０に接続される電極を構成する導体パターン２３１は、積層体１Ａの側面に設けられた側面電極３１および３２を介してＧＮＤ端子３０に接続される。より詳細には、導体パターン２３１は、積層体１Ａの側面に設けられた側面電極３１および３２、導体パターン３５、ならびに、ビアホール電極５６を介して、ＧＮＤ端子３０に接続される。
【００７０】
これにより、本実施の形態に係る表面実装型フィルタアレイ１では、各コンデンサ素子とＧＮＤ端子３０とを接続するために、各コイル素子および各コンデンサ素子が設けられた基材層を貫通するビアホール電極を用いなくてもよい。このため、各コイル素子および各コンデンサ素子が設けられた基材層を有効利用して、それぞれ、最大限のインダクタンスおよび容量を得ることができる。さらに、本実施の形態では、実装面１０ｂ以外に設けられる表面電極である側面電極３１および３２の占める面積は、側面の一部に限定される。このため、表面実装型フィルタアレイ１では、周辺に配置された部品などとの短絡の発生を抑制できる。
【００７１】
図７に示されるように、コイル素子Ｌ１３およびＬ２３は、それぞれ、積層体１Ａの内部に設けられたビアホール電極３０３および３０４を介して第一Ｉ／Ｏ端子１３および第二Ｉ／Ｏ端子２３に接続されている。ここで、ビアホール電極３０３および３０４は、各基材層で導体パターンと導通させる電極である。
【００７２】
なお、図７に示されるように、表面実装型フィルタアレイ１は、非磁性体を主成分として含むコンデンサ積層部４０Ｃにおいて、ビアホール電極３０６および３０８を備える。なお、図４Ｂに示される基材層を用いる表面実装型フィルタアレイ１では、コンデンサ素子１個当たりのビアホール電極の個数は、必ずしも２個または３個ではない。
【００７３】
これらのビアホール電極３０６および３０８は、それぞれ、コンデンサ素子Ｃ３の電極を形成する第２コンデンサパターン間および第１コンデンサパターン間を接続するための電極である。そのため、これらのビアホール電極３０６および３０８は、コンデンサ素子Ｃ３の電極を形成する導体パターン間を積層体１Ａの内部で接続する場合には、最低限必要とされるビアホール電極である。
【００７４】
図５〜図７に示された表面実装型フィルタアレイ１の断面構造からわかるように、コンデンサ素子Ｃ１〜Ｃ５のそれぞれは、Ｚ軸方向に交互に配置された第１コンデンサパターンおよび第２コンデンサパターンが、Ｚ軸方向から見て重なり合うことにより形成されている。また、コイル素子Ｌ１１〜Ｌ１５は、Ｚ軸方向に巻回軸を有する第１コイルパターンで構成され、コイル素子Ｌ２１〜Ｌ２５は、Ｚ軸方向に巻回軸を有する第２コイルパターンで構成されている。
【００７５】
上記断面構造から、本実施の形態に係る表面実装型フィルタアレイ１は、複数のコイル素子が同じ基材層（インダクタ積層部４０Ｌ）内に複数配列され、また、複数のコンデンサ素子が同じ基材層（コンデンサ積層部４０Ｃ）内に複数配列され、複数のコイル素子と複数のコンデンサ素子とが積層関係となるよう配置される。よって、複数のフィルタを構成する積層体１Ａを小型化できる。
【００７６】
以下、上記構成を有する表面実装型フィルタアレイ１の要部特徴であるコンデンサパターンおよびコイルパターンのレイアウトについて、詳細に説明する。
【００７７】
［５．コンデンサパターンの対称性］
図８Ａは、実施の形態に係るコンデンサ素子の容量値を説明する平面図である。図８Ａの上段（ｄ）には、図３に示されたコンデンサ素子Ｃ１、Ｃ２、Ｃ３、Ｃ４およびＣ５を構成する基材層１１０の第１コンデンサパターンＣ１ａ、Ｃ２ａ、Ｃ３ａ、Ｃ４ａおよびＣ５ａが示されている。また、図８Ａの中段（ｅ）には、図３に示されたコンデンサ素子Ｃ１〜Ｃ５を構成する基材層１１１の第２コンデンサパターンＣ０ｂが示されている。さらに、図８Ａの下段（（ｄ）＋（ｅ））には、基材層１１０と基材層１１１とを重ね合わせた図が示されている。
【００７８】
ここで、図８Ａの上段に示すように、ローパスフィルタＦ１〜Ｆ５のうち、Ｘ軸方向の中心点から正方向にｎ番目（ｎは任意の自然数）に位置するローパスフィルタＦ４およびＦ５の第１コンデンサパターンＣ４ａおよびＣ５ａと、上記中心点から負方向にｎ番目に位置するローパスフィルタＦ２およびＦ１の第１コンデンサパターンＣ２ａおよびＣ１ａとは、上記中心点に対して点対称の形状および位置関係となっている。また、図８Ａの中段に示すように、ローパスフィルタＦ１〜Ｆ５に共通の第２コンデンサパターンＣ０ｂは、上記中心点に対して点対称の形状となっている。
【００７９】
これによれば、第１コンデンサパターンＣ１ａ〜Ｃ５ａおよび第２コンデンサパターンＣ０ｂが、Ｘ軸方向の中心点に対して点対称に配置されているので、異なる基材層の導体パターン同士を接続するビアホール電極を、中心点に対して対称配置できる。このため、隣接するコンデンサ素子Ｃ１およびＣ２で共用されるビアホール電極２０６と、隣接するコンデンサ素子Ｃ４およびＣ５で共用されるビアホール電極２０９とを、上記中心点に対して対称に配置できる。この配置によれば、第２コンデンサパターン同士を接続するビアホール電極２０６〜２０９を回避しつつ、第１コンデンサパターンＣ１ａ〜Ｃ５ａを最大化することが可能となる。よって、ローパスフィルタＦ１〜Ｆ５の設計容量値を最大限に確保することが可能となる。
【００８０】
図８Ｂは、比較例に係るコンデンサ素子の容量値を説明する平面図である。図８Ｂの上段には、Ｘ軸方向に配列された５つのコンデンサ素子を構成する基材層５１０の第１コンデンサパターンＣ５１ａ、Ｃ５２ａ、Ｃ５３ａ、Ｃ５４ａおよびＣ５５ａが示されている。また、図８Ｂの中段には、上記５つのコンデンサ素子を構成する基材層５１１の第２コンデンサパターンＣ５０ｂが示されている。さらに、図８Ｂの下段には、基材層５１０と基材層５１１とを重ね合わせた図が示されている。
【００８１】
ここで、図８Ｂの上段に示すように、Ｘ軸方向に配列された５つのローパスフィルタの第１コンデンサパターンＣ５１ａ〜Ｃ５５ａは、上記中心点に対して点対称ではなく、Ｚ軸方向から見て同一形状となっている。また、図８Ｂの中段に示すように、５つのローパスフィルタに共通の第２コンデンサパターンＣ５０ｂは、上記中心点に対して点対称ではない。
【００８２】
この配置により、基材層５１０の第１コンデンサパターンＣ５１ａ〜Ｃ５５ａと他の基材層の第１コンデンサパターンとを接続するビアホール電極５７１〜５７５は、ｙ軸方向の同じ側（図中上側）に配置される。このため、基材層５１１の第２コンデンサパターンＣ５０ｂは、ビアホール電極５７１〜５７５を回避するように配置すれば、図８Ａの中段に示された本実施の形態に係る第２コンデンサパターンＣ０ｂと比較して小さくなる。
【００８３】
また、基材層５１１の第２コンデンサパターンＣ５０ｂと他の基材層の第２コンデンサパターンとを接続するビアホール電極５６１〜５６５は、ｙ軸方向の同じ側（図中下側）に配置される。このため、基材層５１０の第１コンデンサパターンＣ５１ａ〜Ｃ５５ａは、ビアホール電極を共用しないため、第１コンデンサパターンＣ５１ａ〜Ｃ５５ａに対して、一対一対応でビアホール電極５６１〜５６５を配置しなければならない。よって、基材層５１０の第１コンデンサパターンＣ５１ａ〜Ｃ５５ａは、ビアホール電極５６１〜５６５を回避するように配置すれば、図８Ａの上段に示された本実施の形態に係る第２コンデンサパターンＣ１ａ〜Ｃ５ａと比較して小さくなる。
【００８４】
コンデンサ素子Ｃ１〜Ｃ５の容量値は、Ｚ軸方向から見た第１コンデンサパターンと第２コンデンサパターンとの重複面積の大きさにより決定される。上述したように、本実施の形態に係るコンデンサパターンは、比較例に係るコンデンサパターンよりも大きい。このことに伴い、図８Ａの下段と図８Ｂの下段とを比較してわかるように、第１コンデンサパターンと第２コンデンサパターンとの重複面積は、本実施の形態に係るコンデンサ素子Ｃ１〜Ｃ５の方が大きく確保できる。なお、図８Ａの下段では、本実施の形態に係るコンデンサ素子Ｃ１〜Ｃ５の容量値を反映する重複面積を、それぞれ、Ａ１〜Ａ５で示している。一方、図８Ｂの下段では、比較例に係る５つのコンデンサ素子の容量値を反映する重複面積を、それぞれ、Ｂ１〜Ｂ５で示している。つまり、Ａ１〜Ａ５＞Ｂ１〜Ｂ５となっている。
【００８５】
つまり、同一の基材層１１０内に配列された第１コンデンサパターンＣ１ａ〜Ｃ５ａ、および、同一の基材層１１１内に配列された第２コンデンサパターンＣ０ｂが、それぞれ、上記中心点に対して点対称に配置されることにより、上記重複面積を最大化することが可能となる。
【００８６】
なお、図４Ｂに示すように、第１コンデンサパターンは、複数の基材層１０８、１１０および１１２に形成されており、基材層１０８、１１０および１１２に形成された第１コンデンサパターンは同一形状であってもよい。
【００８７】
これにより、第１コンデンサパターンが形成された基材層１０８、１１０および１１２に設けられる、当該第１コンデンサパターンと接続されないビアホール電極を、各層で同じ位置に配置できるので、第１コンデンサパターンを最大化することが可能となる。
【００８８】
また、本実施の形態に係る表面実装型フィルタアレイ１は、Ｘ軸方向に奇数個（５個）のローパスフィルタＦ１〜Ｆ５が設けられている。この場合、図８Ａに示すように、Ｘ軸方向における中央に位置する第１コンデンサパターンＣ３ａは、他の第１コンデンサパターンＣ１ａ、Ｃ２ａ、Ｃ４ａおよびＣ５ａよりも大きく、かつ、第１コンデンサパターンＣ３ａと対向する第２コンデンサパターンＣ０ｂの中央部Ｃ０ｃは、導体パターンが形成されていない。
【００８９】
本実施の形態のように、奇数個のフィルタが設けられている場合には、第２コンデンサパターンＣ０ｂを中心点に対して点対称に配置するには、第２コンデンサパターンＣ０ｂと導通しないでＺ軸方向に貫通するビアホール電極２１８を、第２コンデンサパターンＣ０ｂの中央部Ｃ０ｃに配置する必要がある。このとき、全てのフィルタ間で、第１コンデンサパターンと第２コンデンサパターンとの重複面積で規定されるコンデンサ素子の容量を均一にするためには、Ｘ軸方向の中央に位置する第１コンデンサパターンＣ３ａを、他の第１コンデンサパターンよりも大きくする必要がある。これにより、フィルタが奇数個設けられている場合であっても、第１コンデンサパターンと第２コンデンサパターンとの重複面積を同じにすることができ、各コンデンサ素子のコンデンサパターンを最大化しつつ各コンデンサ素子の容量値を均一にすることが可能となる。
【００９０】
［６．コイルパターンの対称性］
図９は、実施の形態に係るコイルパターンの配置を説明する平面図である。図９には、図３に示されたコイル素子Ｌ１１〜Ｌ１５およびＬ２１〜Ｌ２５を構成する基材層１０３、１０４および１０５の第１コイルパターン１１ａ〜１５ａ、３１ａ〜３５ａ、および５１ａ〜５５ａ、ならびに、第２コイルパターン２１ｂ〜２５ｂ、４１ｂ〜４５ｂ、および６１ｂ〜６５ｂが示されている。
【００９１】
ここで、図９の上段（ｃ）に示すように、ローパスフィルタＦ１〜Ｆ５のうち、Ｘ軸方向の中心点から正方向に１番目に位置するフィルタの第１コイルパターン１４ａと、上記中心点から負方向に１番目に位置するフィルタの第２コイルパターン２２ｂとは、Ｘ軸方向およびＹ軸方向の中心点に対して点対称の形状および配置関係となっている。また、正方向に２番目に位置する第１コイルパターン１５ａと、負方向に２番目に位置する第２コイルパターン２１ｂとは点対称の形状および配置関係となっている。また、正方向に１番目に位置する第２コイルパターン２４ｂと、負方向に１番目に位置する第１コイルパターン１２ａとは点対称の形状および配置関係となっている。また、正方向に２番目に位置する第２コイルパターン２５ｂと、負方向に２番目に位置する第１コイルパターン１１ａとは点対称の形状および配置関係となっている。
【００９２】
さらに、図９の（ｄ）に示されたコイルパターンおよび図９の（ｅ）に示されたコイルパターンの配置関係も、図９の（ｃ）に示されたコイルパターンの配置関係と同様である。つまり、Ｘ軸方向の中心点から正方向にｎ番目（ｎは任意の自然数）に位置するフィルタの第１コイルパターンと、上記中心点から負方向にｎ番目に位置するフィルタの第２コイルパターンとは、Ｘ軸方向およびＹ軸方向の中心点に対して点対称となっている。また、Ｘ軸方向の中心点から正方向にｎ番目（ｎは任意の自然数）に位置するフィルタの第２コイルパターンと、上記中心点から負方向にｎ番目に位置するフィルタの第１コイルパターンとは、Ｘ軸方向およびＹ軸方向の中心点に対して点対称となっている。
【００９３】
本実施の形態に係る表面実装型フィルタアレイ１を構成するコイル素子とコンデンサ素子との接続関係（図３参照）、および、複数のコイル素子と複数のコンデンサ素子との積層関係（図５〜図７参照）により、コイルパターンが上記のように点対称である場合には、コンデンサパターンを、上記中心点に対して点対称に配置することが容易となる。また、コイルパターン同士を接続するビアホール電極が近接配置されることを抑制できる。よって、積層体１Ａの形状不良やクラック発生などを防止でき、高い信頼性を確保することが可能となる。
【００９４】
なお、図９に示すように、一のローパスフィルタを構成する第１コイルパターンと第２コイルパターンとが、Ｘ軸方向に延びる中心線に対して線対称であってもよい。本実施の形態では、例えば、ローパスフィルタＦ１を構成する第１コイルパターン１１ａと第２コイルパターン２１ｂとが上記中心線に対して線対称である。また、第１コイルパターン１２ａおよび第２コイルパターン２２ｂ、第１コイルパターン１４ａおよび第２コイルパターン２４ｂ、ならびに、第１コイルパターン１５ａおよび第２コイルパターン２５ｂの関係も、それぞれ上記中心線に対して線対称である。ただし、Ｘ軸方向の中心に配置された第１コイルパターン１３ａおよび第２コイルパターン２３ｂは、上記中心線に対して線対称の関係になく、Ｘ軸方向およびＹ軸方向の中心点に対して点対称となっている。
【００９５】
これにより、コイルパターン同士を接続するビアホール電極が近接配置されることを、さらに抑制できる。
【００９６】
また、上記中心点からＸ軸方向の負方向に位置するグループＧ１に属する第１コイルパターン同士、グループＧ４に属する第２コイルパターン同士、上記中心点からＸ軸方向の正方向に位置するグループＧ３に属する第１コイルパターン同士、グループＧ２に属する第２コイルパターン同士は、同一形状であってもよい。つまり、上記中心点からＸ軸方向の負方向に位置し、かつ隣接する２以上のフィルタ、または、上記中心点からＸ軸方向の正方向に位置し、かつ隣接する２以上のフィルタの第１コイルパターン同士または第２コイルパターン同士は、同一形状であってもよい。
【００９７】
本実施の形態に係る表面実装型フィルタアレイ１では、Ｘ軸方向の中心点から正方向にｎ番目（ｎは任意の自然数）に位置するグループＧ３の第１コイルパターンと、上記中心点から負方向にｎ番目に位置するグループＧ４の第２コイルパターンとは、Ｘ軸方向およびＹ軸方向の中心点に対して点対称となっている。また、Ｘ軸方向の中心点から正方向にｎ番目に位置するグループＧ２の第２コイルパターンと、上記中心点から負方向にｎ番目に位置するグループＧ１の第１コイルパターンとは、Ｘ軸方向およびＹ軸方向の中心点に対して点対称となっている。また、グループ内におけるコイルパターンは同一形状となっている。
【００９８】
これにより、同一形状で隣接する２以上のコイルパターンに接続される２以上のコンデンサパターンにおいて、当該２以上のコンデンサパターンと導通しないでＺ軸方向に貫通するビアホール電極を、ビアホール電極同士の近接を抑制しつつ当該２以上のコンデンサパターンで共用させることが可能となる。よって、各コンデンサ素子のコンデンサパターンを最大化しつつ各コンデンサ素子の容量値を均一にすることが可能となる。
【００９９】
（その他の実施の形態）
以上、本発明の実施の形態に係る表面実装型フィルタアレイについて説明したが、本発明は、上記実施の形態には限定されない。
【０１００】
例えば、上記実施の形態に係る表面実装型フィルタアレイ１は、コイル素子が形成されたインダクタ積層部４０Ｌを実装基板側に、また、コンデンサ素子が形成されたコンデンサ積層部４０Ｃを天面側に配置した構成を有しているが、逆の配置関係でもよい。
【０１０１】
図１０は、図１のＶＩＩ−ＶＩＩ線における実施の形態の変形例に係る表面実装型フィルタアレイ１ｐの断面図である。図１０に示される断面構造は、図７に示される本実施の形態に係る表面実装型フィルタアレイ１の断面構造に対応する。
【０１０２】
図１０に示されるように、本変形例に係る表面実装型フィルタアレイ１ｐは、実施の形態に係る表面実装型フィルタアレイ１と同様に、積層体１Ａの実装面１０ｂに設けられた、第一Ｉ／Ｏ端子１３ｐ、第二Ｉ／Ｏ端子２３ｐおよびＧＮＤ端子３０ｐを備える。また、表面実装型フィルタアレイ１ｐは、積層体１Ａに内蔵されたコイル素子Ｌ１３ｐ、Ｌ２３ｐおよびコンデンサ素子Ｃ３ｐを含むローパスフィルタを備える。なお、図示されないが、表面実装型フィルタアレイ１ｐには、本実施の形態に係る表面実装型フィルタアレイ１と同様に、ローパスフィルタが５個設けられる。
【０１０３】
図１０に示されるように、表面実装型フィルタアレイ１ｐでは、積層体１Ａのうち非磁性体を主成分として含むコンデンサ積層部４０Ｃが実装面１０ｂ側に設けられ、磁性体を主成分として含むインダクタ積層部４０Ｌが天面１０ａ側に配置されている。これに伴い、表面実装型フィルタアレイ１ｐでは、各コンデンサ素子は実装面１０ｂ側に配置され、各コイル素子は天面１０ａ側に配置されている。
【０１０４】
図１０に示されるように、表面実装型フィルタアレイ１ｐでは、以上のような構成を有することに伴い、少なくとも５個のビアホール電極３１１〜３１５を備える。ビアホール電極３１１および３１２は、それぞれ、コイル素子Ｌ１３ｐおよびＬ２３ｐと第一Ｉ／Ｏ端子１３ｐおよび第二Ｉ／Ｏ端子２３ｐとを接続する電極である。ビアホール電極３１３および３１４は、それぞれ、コンデンサ素子Ｃ３ｐの各電極を構成するコンデンサパターン間を接続する電極である。ビアホール電極３１５は、コイル素子Ｌ１３ｐおよびＬ２３ｐとコンデンサ素子Ｃ３ｐとを接続する電極である。
【０１０５】
ビアホール電極３１１〜３１５は、導体パターンと導通させることなく、当該導体パターンが形成された基材層を貫通する場合がある。つまり、表面実装型フィルタアレイ１ｐでは、各基材層に導体パターンを形成する場合に、ビアホール電極３１１〜３１５を避けて形成する場合がある。このため、ビアホール電極３１１〜３１５を備えることに起因して、各コイル素子のインダクタンス、および、各コンデンサ素子の容量が制限される。
【０１０６】
本変形例に係る表面実装型フィルタアレイ１ｐであっても、実施の形態１に係る表面実装型フィルタアレイ１と同様に、Ｘ軸方向の中心点から正方向にｎ番目（ｎは任意の自然数）に位置するフィルタのコンデンサパターンと、上記中心点から負方向にｎ番目に位置するフィルタのコンデンサパターンとが、上記中心点に対して点対称であることにより、ビアホール電極を回避しつつ、各コンデンサパターンを最大化することが可能となる。よって、フィルタの回路定数（容量値）の設計値を最大限に確保しつつ小型化された表面実装型フィルタアレイを提供することが可能となる。
【０１０７】
なお、本発明では、多層基板の各層の厚みや形状、導体及び空隙の位置や大きさなどの各種の寸法値は、特には限定されない。また、多層基板の各層を構成するセラミック材料の成分及び成分の配合比、透磁率などの物性値、多層基板内の導体等に用いられる材料の成分及び成分の配合比、導電率などの物性値も特には限定されない。これらの数値は、積層コイル部品に要求される直流重畳特性や定格容量などの各種の電気的特性を勘案して適宜決定されるものとする。
【産業上の利用可能性】
【０１０８】
本発明は、コイル素子及びコンデンサ素子を内蔵した表面実装型フィルタアレイとして、携帯情報端末などの電子機器に広く利用できる。
【符号の説明】
【０１０９】
１、１ｐ    表面実装型フィルタアレイ
１Ａ    積層体
１０ａ    天面
１０ｂ    実装面
１１、１２、１３、１４、１５、１３ｐ    第一Ｉ／Ｏ端子
１１ａ、１２ａ、１３ａ、１４ａ、１５ａ、３１ａ、３２ａ、３３ａ、３４ａ、３５ａ、５１ａ、５２ａ、５３ａ、５４ａ、５５ａ    第１コイルパターン
２１、２２、２３、２４、２５、２３ｐ    第二Ｉ／Ｏ端子
２１ｂ、２２ｂ、２３ｂ、２４ｂ、２５ｂ、４１ｂ、４２ｂ、４３ｂ、４４ｂ、４５ｂ、６１ｂ、６２ｂ、６３ｂ、６４ｂ、６５ｂ    第２コイルパターン
３０、３０ｐ    ＧＮＤ端子
３１、３２    側面電極
３５、１２１、１２２、１２３、１２４、１２５、１２６、１２７、１２８、１２９、１３０、１６１、１６２、１６３、１６４、１６５、２３１    導体パターン
４０Ｃ    コンデンサ積層部
４０Ｌ    インダクタ積層部
５６、１７１、１７２、１７３、１７４、１７５、１９６、１９７、１９８、１９９、２００、２０６、２０７、２０８、２０９、２１６、２１７、２１８、２１９、２２０、２２６、２２７、２２８、２２９、３０３、３０４、３０６、３０８、３１１、３１２、３１３、３１４、３１５、５６１、５６２、５６３、５６４、５６５、５７１、５７２、５７３、５７４、５７５    ビアホール電極
１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８、１０９、１１０、１１１、１１２、１１３、１１４、５１０、５１１    基材層
Ｃ０ｂ、Ｃ０ｅ、Ｃ５０ｂ    第２コンデンサパターン
Ｃ０ｃ    中央部
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ３ｐ    コンデンサ素子
Ｃ１ａ、Ｃ２ａ、Ｃ３ａ、Ｃ４ａ、Ｃ５ａ、Ｃ１ｄ、Ｃ２ｄ、Ｃ３ｄ、Ｃ４ｄ、Ｃ５ｄ、Ｃ１ｆ、Ｃ２ｆ、Ｃ３ｆ、Ｃ４ｆ、Ｃ５ｆ、Ｃ５１ａ、Ｃ５２ａ、Ｃ５３ａ、Ｃ５４ａ、Ｃ５５ａ    第１コンデンサパターン
Ｆ１、Ｆ２、Ｆ３、Ｆ４、Ｆ５    ローパスフィルタ
Ｌ１１、Ｌ１２、Ｌ１３、Ｌ１４、Ｌ１５、Ｌ２１、Ｌ２２、Ｌ２３、Ｌ２４、Ｌ２５、Ｌ１３ｐ、Ｌ２３ｐ    コイル素子
３５１、３５２、２３１１、２３１２    端部
【図１】
0006418092.tif 000002
【図２】
0006418092.tif 000003
【図３】
0006418092.tif 000004
【図４Ａ】
0006418092.tif 000005
【図４Ｂ】
0006418092.tif 000006
【図５】
0006418092.tif 000007
【図６】
0006418092.tif 000008
【図７】
0006418092.tif 000009
【図８Ａ】
0006418092.tif 000010
【図８Ｂ】
0006418092.tif 000011
【図９】
0006418092.tif 000012
【図１０】
0006418092.tif 000013