(57)【特許請求の範囲】
【請求項１】
Ａｌを含まない材料を用いた埋め込み型光素子と、Ａｌ系材料を用いたハイメサリッジ型光素子と、前記埋め込み型光素子と前記ハイメサリッジ型光素子を接続する導波路とを集積した光半導体装置の製造方法であって、
基板上に下クラッド層、Ａｌ系材料を含まない第１のコア層及び第１の上クラッド層を順に成長させる工程と、
前記埋め込み型光素子を形成する領域において前記第１の上クラッド層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜をマスクとして用いて前記第１のコア層及び前記第１の上クラッド層をエッチングする工程と、
前記第１の絶縁膜以外の領域において前記下クラッド層上にＡｌ系材料を含まない第２のコア層及び第２の上クラッド層を順に選択成長させる工程と、
前記第１の絶縁膜を除去した後に、前記埋め込み型光素子、前記ハイメサリッジ型光素子及び前記導波路を形成する領域において前記第１及び第２の上クラッド層上に、前記ハイメサリッジ型光素子を形成する領域で内側にくり抜き部を有する第２の絶縁膜を形成する工程と、
前記第２の絶縁膜をマスクとして用いて前記第１及び第２のコア層及び前記第１及び第２の上クラッド層をエッチングし、前記くり抜き部の下方において前記第２のコア層及び前記第２の上クラッド層に凹部を形成する工程と、
前記第２の絶縁膜以外の領域において前記下クラッド層上にＡｌ系材料を有する第３のコア層及び第３の上クラッド層を順に選択成長させる工程と、
前記第２の絶縁膜を除去した後に、前記埋め込み型光素子、前記ハイメサリッジ型光素子及び前記導波路を形成する領域において前記第１、第２及び第３の上クラッド層上に第３の絶縁膜を形成し、前記凹部内に形成された前記第３のコア層及び前記第３の上クラッド層を前記第３の絶縁膜で覆う工程と、
前記第３の絶縁膜をマスクとして用いて前記第１、第２及び第３のコア層及び前記第１、第２及び第３の上クラッド層をエッチングして、前記凹部内以外に形成された前記第３のコア層及び前記第３の上クラッド層を除去する工程と、
前記第３の絶縁膜を除去した後に、前記埋め込み型光素子、前記ハイメサリッジ型光素子及び前記導波路を形成する領域において前記第１、第２及び第３の上クラッド層上に第４の絶縁膜を形成し、前記凹部内に形成された前記第３のコア層及び前記第３の上クラッド層を前記第４の絶縁膜で覆う工程と、
前記第４の絶縁膜をマスクとして用いて前記第１及び第２のコア層及び前記第１及び第２の上クラッド層をエッチングして、前記凹部内に形成された前記第３のコア層及び前記第３の上クラッド層を露出させずに前記埋め込み型光素子のリッジを形成する工程と、
前記第４の絶縁膜以外の領域において前記下クラッド層上に埋め込み層を形成して、前記埋め込み型光素子の前記リッジの両脇を前記埋め込み層で埋め込む工程と、
前記第４の絶縁膜を除去した後に、前記埋め込み型光素子、前記ハイメサリッジ型光素子及び前記導波路を形成する領域において前記第１、第２及び第３の上クラッド層及び前記埋め込み層上に第５の絶縁膜を形成する工程と、
前記第５の絶縁膜をマスクとして用いて前記第２及び第３のコア層、前記第２及び第３の上クラッド層及び前記埋め込み層をエッチングして前記ハイメサリッジ型光素子のハイメサリッジを形成する工程とを備えることを特徴とする光半導体装置の製造方法。
【請求項２】
前記ハイメサリッジ型光素子を形成する領域において、前記くり抜き部の幅は、前記第２の絶縁膜の幅より狭く、前記第５の絶縁膜の幅より広いことを特徴とする請求項１に記載の光半導体装置の製造方法。
【請求項３】
前記埋め込み型光素子を形成する領域において、前記第３の絶縁膜の幅は前記第２の絶縁膜の幅より狭く、前記第４の絶縁膜の幅は前記第３の絶縁膜の幅より狭いことを特徴とする請求項１又は２に記載の光半導体装置の製造方法。
【請求項４】
前記埋め込み型光素子は半導体レーザ又は半導体光増幅器であることを特徴とする請求項１〜３の何れか１項に記載の光半導体装置の製造方法。
【請求項５】
前記ハイメサリッジ型光素子はＭＺ（Mach-Zehnder）変調器又は電界吸収型変調器（Electro-Absorption Modulator: EAM）であることを特徴とする請求項１〜４の何れか１項に記載の光半導体装置の製造方法。
【請求項６】
前記基板はＩｎＰからなり、前記ハイメサリッジ型光素子はＡｌＧａＩｎＡｓ材料を用い、前記埋め込み型光素子及び前記導波路はＩｎＧａＡｓＰ材料を用いることを特徴とする請求項１〜５の何れか１項に記載の光半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主に光通信分野に適用する集積型の光半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１，２には、半導体レーザと光素子を集積化した例が開示されている。特許文献３には埋め込み層を有する半導体レーザと、Ａｌ系材料を用いたハイメサリッジを有する変調器を集積した光素子の例が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−２７０９４６号公報
【特許文献２】特開平０８−１６２７０６号公報
【特許文献３】特開２０１１−２５３９８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の光半導体装置の製造方法では、半導体レーザのリッジをドライエッチングで形成する時に、変調器の不要な部分をエッチング除去する。このエッチング時に、半導体レーザの活性層の側面に変調器のＡｌ系材料が飛翔付着する。その後に半導体レーザのリッジの両脇を埋め込み層で埋め込む。このように半導体レーザの活性層の側面にＡｌ系材料が付着するため、信頼性が悪化するという問題があった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、その目的は埋め込み型光素子のリッジ形成時にコア層の側面にハイメサリッジ型光素子のＡｌ系材料が飛翔付着するのを防いで信頼性を改善することができる光半導体装置の製造方法を得るものである。
【課題を解決するための手段】
【０００６】
本発明に係る光半導体装置の製造方法は、Ａｌを含まない材料を用いた埋め込み型光素子と、Ａｌ系材料を用いたハイメサリッジ型光素子と、前記埋め込み型光素子と前記ハイメサリッジ型光素子を接続する導波路とを集積した光半導体装置の製造方法であって、基板上に下クラッド層、Ａｌ系材料を含まない第１のコア層及び第１の上クラッド層を順に成長させる工程と、前記埋め込み型光素子を形成する領域において前記第１の上クラッド層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜をマスクとして用いて前記第１のコア層及び前記第１の上クラッド層をエッチングする工程と、前記第１の絶縁膜以外の領域において前記下クラッド層上にＡｌ系材料を含まない第２のコア層及び第２の上クラッド層を順に選択成長させる工程と、前記第１の絶縁膜を除去した後に、前記埋め込み型光素子、前記ハイメサリッジ型光素子及び前記導波路を形成する領域において前記第１及び第２の上クラッド層上に、前記ハイメサリッジ型光素子を形成する領域で内側にくり抜き部を有する第２の絶縁膜を形成する工程と、前記第２の絶縁膜をマスクとして用いて前記第１及び第２のコア層及び前記第１及び第２の上クラッド層をエッチングし、前記くり抜き部の下方において前記第２のコア層及び前記第２の上クラッド層に凹部を形成する工程と、前記第２の絶縁膜以外の領域において前記下クラッド層上にＡｌ系材料を有する第３のコア層及び第３の上クラッド層を順に選択成長させる工程と、前記第２の絶縁膜を除去した後に、前記埋め込み型光素子、前記ハイメサリッジ型光素子及び前記導波路を形成する領域において前記第１、第２及び第３の上クラッド層上に第３の絶縁膜を形成し、前記凹部内に形成された前記第３のコア層及び前記第３の上クラッド層を前記第３の絶縁膜で覆う工程と、前記第３の絶縁膜をマスクとして用いて前記第１、第２及び第３のコア層及び前記第１、第２及び第３の上クラッド層をエッチングして、前記凹部内以外に形成された前記第３のコア層及び前記第３の上クラッド層を除去する工程と、前記第３の絶縁膜を除去した後に、前記埋め込み型光素子、前記ハイメサリッジ型光素子及び前記導波路を形成する領域において前記第１、第２及び第３の上クラッド層上に第４の絶縁膜を形成し、前記凹部内に形成された前記第３のコア層及び前記第３の上クラッド層を前記第４の絶縁膜で覆う工程と、前記第４の絶縁膜をマスクとして用いて前記第１及び第２のコア層及び前記第１及び第２の上クラッド層をエッチングして、前記凹部内に形成された前記第３のコア層及び前記第３の上クラッド層を露出させずに前記埋め込み型光素子のリッジを形成する工程と、前記第４の絶縁膜以外の領域において前記下クラッド層上に埋め込み層を形成して、前記埋め込み型光素子の前記リッジの両脇を前記埋め込み層で埋め込む工程と、前記第４の絶縁膜を除去した後に、前記埋め込み型光素子、前記ハイメサリッジ型光素子及び前記導波路を形成する領域において前記第１、第２及び第３の上クラッド層及び前記埋め込み層上に第５の絶縁膜を形成する工程と、前記第５の絶縁膜をマスクとして用いて前記第２及び第３のコア層、前記第２及び第３の上クラッド層及び前記埋め込み層をエッチングして前記ハイメサリッジ型光素子のハイメサリッジを形成する工程とを備えることを特徴とする。
【発明の効果】
【０００７】
本発明では半導体レーザのリッジ形成時にＡｌ系材料を有する変調器のコア層をエッチングしないため、半導体レーザの活性層の側面に変調器のＡｌ系材料が飛翔付着するのを防いで信頼性を改善することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態に係る光半導体装置の製造方法を示す上面図及び断面図である。
【図２】本発明の実施の形態に係る光半導体装置の製造方法を示す上面図及び断面図である。
【図３】本発明の実施の形態に係る光半導体装置の製造方法を示す上面図及び断面図である。
【図４】本発明の実施の形態に係る光半導体装置の製造方法を示す上面図及び断面図である。
【図５】本発明の実施の形態に係る光半導体装置の製造方法を示す上面図及び断面図である。
【図６】本発明の実施の形態に係る光半導体装置の製造方法を示す上面図及び断面図である。
【図７】本発明の実施の形態に係る光半導体装置の製造方法を示す上面図及び断面図である。
【図８】本発明の実施の形態に係る光半導体装置の製造方法を示す上面図及び断面図である。
【図９】本発明の実施の形態に係る光半導体装置の製造方法を示す上面図及び断面図である。
【図１０】本発明の実施の形態に係る光半導体装置の製造方法を示す上面図及び断面図である。
【図１１】本発明の実施の形態に係る光半導体装置の製造方法を示す上面図及び断面図である。
【図１２】本発明の実施の形態に係る光半導体装置の製造方法を示す上面図及び断面図である。
【図１３】本発明の実施の形態に係る光半導体装置の製造方法を示す上面図及び断面図である。
【発明を実施するための形態】
【０００９】
図１〜１３は、本発明の実施の形態に係る光半導体装置の製造方法を示す上面図及び断面図である。本実施の形態の製造方法により、半導体レーザと、変調器と、両者を接続する導波路とを集積した光半導体装置を製造する。半導体レーザはＡｌを含まない材料を用いた埋め込み型光素子であり、変調器はＡｌ系材料を用いたハイメサリッジ型光素子である。
【００１０】
まず、図１に示すように、ｎ−ＩｎＰ基板１上の全面にｎ−ＩｎＰ下クラッド層２、Ａｌ系材料を含まない材料（例えばＩｎＧａＡｓＰ材料）からなる活性層３、及びｐ−ＩｎＰ上クラッド層４を順に成長させる。
【００１１】
次に、図２に示すように、半導体レーザを形成する領域においてｐ−ＩｎＰ上クラッド層４上に幅Ｗ１の第１の絶縁膜５を形成する。第１の絶縁膜５をマスクとして用いて活性層３及びｐ−ＩｎＰ上クラッド層４をエッチングする。幅Ｗ１は１０μｍ程度である。
【００１２】
次に、図３に示すように、第１の絶縁膜５以外の領域においてｎ−ＩｎＰ下クラッド層２上に、Ａｌ系材料を含まない材料（例えばＩｎＧａＡｓＰ材料）からなる透明導波路層６及びｐ−ＩｎＰ上クラッド層７を順に選択成長させる。その後、第１の絶縁膜５を除去する。
【００１３】
次に、図４に示すように、半導体レーザ、変調器及び導波路を形成する領域においてｐ−ＩｎＰ上クラッド層４，７上に、幅Ｗ２の第２の絶縁膜８を形成する。第２の絶縁膜８は、変調器を形成する領域、具体的にはＭＺ（Mach-Zehnder）の２つのアーム部において内側に幅Ｗ２より狭い幅Ｗ３のくり抜き部９を有する。幅Ｗ２は２０μｍ程度、幅Ｗ３は１５μｍ程度である。
【００１４】
第２の絶縁膜８をマスクとして用いて活性層３、透明導波路層６及びｐ−ＩｎＰ上クラッド層４，７をエッチングする。この際に、くり抜き部９の下方において透明導波路層６及びｐ−ＩｎＰ上クラッド層７に凹部１０を形成する。
【００１５】
次に、図５に示すように、第２の絶縁膜８以外の領域においてｎ−ＩｎＰ下クラッド層２上に、Ａｌ系材料（例えばＡｌＧａＩｎＡｓ材料）を有する変調器層１１、及びｐ−ＩｎＰ上クラッド層１２を順に選択成長させる。この際に、凹部１０内にも変調器層１１及びｐ−ＩｎＰ上クラッド層１２が形成される。その後、第２の絶縁膜８を除去する。
【００１６】
次に、図６に示すように、半導体レーザ、変調器及び導波路を形成する領域においてｐ−ＩｎＰ上クラッド層４，７，１２上に、幅Ｗ３より広い幅Ｗ４の第３の絶縁膜１３を形成する。この際に凹部１０内に形成された変調器層１１及びｐ−ＩｎＰ上クラッド層１２を第３の絶縁膜１３で覆って密封する。幅Ｗ４は１８μｍ程度である。
【００１７】
第３の絶縁膜１３をマスクとして用いて活性層３、透明導波路層６、変調器層１１及びｐ−ＩｎＰ上クラッド層４，７，１２をドライエッチングして、凹部１０内以外に形成された変調器層１１及びｐ−ＩｎＰ上クラッド層１２を除去する。その後、第３の絶縁膜１３を除去する。
【００１８】
次に、図７に示すように、半導体レーザ、変調器及び導波路を形成する領域においてｐ−ＩｎＰ上クラッド層４，７，１２上に第４の絶縁膜１４を新たに形成する。この際に、凹部１０内に形成された変調器層１１及びｐ−ＩｎＰ上クラッド層１２を第４の絶縁膜１４で覆って密封する。第４の絶縁膜１４の幅は、半導体レーザを形成する領域ではＷ５、変調器及び導波路を形成する領域ではＷ４である。幅Ｗ５は２μｍ程度であり、これが最終仕上がり寸法である。
【００１９】
第４の絶縁膜１４をマスクとして用いて活性層３、透明導波路層６及びｐ−ＩｎＰ上クラッド層４，７をエッチングする。これにより、凹部１０内に形成された変調器層１１及びｐ−ＩｎＰ上クラッド層１２を露出させずに半導体レーザのリッジを形成する。
【００２０】
次に、図８に示すように、第４の絶縁膜１４以外の領域においてｎ−ＩｎＰ下クラッド層２上にｐ−ＩｎＰ埋め込み層１５、ｎ−ＩｎＰ埋め込み層１６及びｐ−ＩｎＰ埋め込み層１７を順に埋め込み成長させて、半導体レーザのリッジの両脇をこれらの埋め込み層で埋め込む。その後、第４の絶縁膜１４を除去する。
【００２１】
次に、図９に示すように、全面にｐ−ＩｎＰクラッド層１８及びｐ−ＩｎＧａＡｓコンタクト層１９を順に成長させる。次に、図１０に示すように、電極を形成する領域（半導体レーザ、変調器を構成するＭＺのアーム部）以外のｐ−ＩｎＧａＡｓコンタクト層１９を選択的に除去する。
【００２２】
次に、図１１に示すように、半導体レーザ、変調器及び導波路を形成する領域においてｐ−ＩｎＰ上クラッド層４，７，１２及びｐ−ＩｎＰ埋め込み層１７上に第５の絶縁膜２０を形成する。第５の絶縁膜２０をマスクとして用いて透明導波路層６、変調器層１１、ｐ−ＩｎＰ上クラッド層７，１２及び埋め込み層をエッチングして、半導体レーザのメサと変調器及び導波路のハイメサリッジを形成する。半導体レーザのメサの幅Ｗ６は１０μｍ程度、変調器及び導波路のハイメサリッジの幅Ｗ７，Ｗ８はそれぞれ２μｍ程度である。
【００２３】
次に、図１２に示すように、全面に絶縁膜２１を形成し、メサ上部の電極コンタクト部分において絶縁膜２１に開口を形成する。次に、図１３に示すように、絶縁膜２１の開口に表面電極２２を形成する。その後、ウエハ全体を１００μｍ厚程度に研磨し、ウエハ裏面に裏面電極（不図示）を形成する。
【００２４】
以上説明したように、本実施の形態では、図４に示すように、変調器を形成する領域において内側にくり抜き部９を有する第２の絶縁膜８を形成し、この第２の絶縁膜８をマスクとして用いてエッチングすることで、くり抜き部９の下方において透明導波路層６及びｐ−ＩｎＰ上クラッド層７に凹部１０を形成する。次に、Ａｌ系材料を有する変調器層１１を形成し、図６に示すように、凹部１０内に形成された変調器層１１を第３の絶縁膜１３で覆った状態でエッチングして凹部１０内以外に形成された変調器層１１を除去する。次に、図７に示すように、凹部１０内に形成された変調器層１１を第４の絶縁膜１４で覆った状態でエッチングして凹部１０内に形成された変調器層１１を露出させずに半導体レーザのリッジを形成する。これにより、半導体レーザのリッジ形成時にＡｌ系材料を有する変調器層１１をエッチングしないため、半導体レーザの活性層の側面に変調器のＡｌ系材料が飛翔付着するのを防いで信頼性を改善することができる。
【００２５】
また、変調器を形成する領域において、くり抜き部９の幅Ｗ３は、第２の絶縁膜８の幅Ｗ２より狭く、第５の絶縁膜２０の幅Ｗ７より広い（Ｗ７＜Ｗ３＜Ｗ２）。これにより、凹部１０内にＡｌ系材料を有する変調器層１１を閉じ込めておくことができ、その後に変調器のメサリッジを形成する際に変調器層１１を露出させることができる。
【００２６】
また、半導体レーザを形成する領域において、第３の絶縁膜１３の幅Ｗ４は第２の絶縁膜８の幅Ｗ２より狭く、第４の絶縁膜１４の幅Ｗ５は第３の絶縁膜１３の幅Ｗ４より狭い（Ｗ５＜Ｗ４＜Ｗ２）。このようにマスク幅を次第に狭くしていくことで、半導体レーザのリッジを精度よく形成することができる。
【００２７】
なお、本実施の形態では埋め込み型光素子として半導体レーザを例に説明したが、これに限らず半導体光増幅器でもよい。また、ハイメサリッジ型光素子としてＭＺ変調器を例に説明したが、これに限らず電界吸収型変調器（Electro-Absorption Modulator: EAM）でもよい。
【符号の説明】
【００２８】
１  ｎ−ＩｎＰ基板（基板）、２  ｎ−ＩｎＰ下クラッド層（下クラッド層）、３  活性層（第１のコア層）、４  ｐ−ＩｎＰ上クラッド層（第１の上クラッド層）、５  第１の絶縁膜、６  透明導波路層（第２のコア層）、７  ｐ−ＩｎＰ上クラッド層（第２の上クラッド層）、８  第２の絶縁膜、９  くり抜き部、１０  凹部、１１  変調器層（第３のコア層）、１２  ｐ−ＩｎＰ上クラッド層（第３の上クラッド層）、１３  第３の絶縁膜、１４  第４の絶縁膜、１５  ｐ−ＩｎＰ埋め込み層（埋め込み層）、１６  ｎ−ＩｎＰ埋め込み層（埋め込み層）、１７  ｐ−ＩｎＰ埋め込み層（埋め込み層）、２０  第５の絶縁膜
【図１】
0006365357.tif 000002
【図２】
0006365357.tif 000003
【図３】
0006365357.tif 000004
【図４】
0006365357.tif 000005
【図５】
0006365357.tif 000006
【図６】
0006365357.tif 000007
【図７】
0006365357.tif 000008
【図８】
0006365357.tif 000009
【図９】
0006365357.tif 000010
【図１０】
0006365357.tif 000011
【図１１】
0006365357.tif 000012
【図１２】
0006365357.tif 000013
【図１３】
0006365357.tif 000014