(57)【特許請求の範囲】
【請求項１】
機能素子と、
前記機能素子が配置されている底面と、
前記底面の周囲に配置されている壁面と、
前記底面および前記壁面の間に配置され、前記底面と前記壁面とを接続している第１湾曲面と、
前記底面と対向するように配置されている蓋部と、
前記蓋部を支える柱部と、
前記機能素子を駆動する回路と、を有し、
前記機能素子は、前記柱部を介して前記回路と電気的に接続されていることを特徴とする半導体デバイス。
【請求項２】
前記第１湾曲面は、凹面である請求項１に記載の半導体デバイス。
【請求項３】
前記壁面の前記底面と反対側に位置し、前記壁面に接続されている第２湾曲面を有している請求項１または２に記載の半導体デバイス。
【請求項４】
前記第２湾曲面は、凸面である請求項３に記載の半導体デバイス。
【請求項５】
前記壁面は、前記底面と反対側を向くように傾斜している請求項３または４に記載の半導体デバイス。
【請求項６】
前記壁面は、第３湾曲面を有している請求項５に記載の半導体デバイス。
【請求項７】
前記第３湾曲面は、前記第１湾曲面側に位置する湾曲凹面と、前記第２湾曲面側に位置する湾曲凸面と、を有している請求項６に記載の半導体デバイス。
【請求項８】
前記底面および前記壁面を備える基板を有している請求項１ないし７のいずれか１項に記載の半導体デバイス。
【請求項９】
前記基板に前記回路が配置されている請求項８に記載の半導体デバイス。
【請求項１０】
前記機能素子は、振動素子である請求項１ないし９のいずれか１項に記載の半導体デバイス。
【請求項１１】
前記機能素子は、圧力センサー素子である請求項１ないし１０のいずれか１項に記載の半導体デバイス。
【請求項１２】
請求項１ないし１１のいずれか１項に記載の半導体デバイスを有していることを特徴とする電子機器。
【請求項１３】
請求項１ないし１１のいずれか１項に記載の半導体デバイスを有していることを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス、電子機器および移動体に関するものである。
【背景技術】
【０００２】
例えば、特許文献１のＭＥＭＳ振動子は、シリコン基板の上面に凹部を設け、この凹部内に振動素子を配置し、凹部の開口を蓋部で覆った構成となっている。このように、シリコン基板に凹部を設け、この凹部内に振動素子を配置することで、ＭＥＭＳ振動子の低背化を図ることができる。しかしながら、特許文献１のＭＥＭＳ振動子では、凹部の側面と底面との接続部が角になっているため、この角に応力が集中し易く、この角を起点としてシリコン基板にクラックが生じたり、結晶欠陥が生じたりする場合がある。このような問題が生じると、ＭＥＭＳ振動子の信頼性が低下してしまう。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第５７９８２８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、応力集中を低減し、優れた信頼性を発揮することのできる半導体デバイス、電子機器および移動体を提供することにある。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
【０００６】
［適用例１］
本適用例の半導体デバイスは、機能素子と、
前記機能素子が配置されている底面と、
前記底面の周囲に配置されている壁面と、
前記底面および前記壁面の間に配置され、前記底面と前記壁面とを接続している第１湾曲面と、を有していることを特徴とする。
これにより、底面と壁面との間に角が形成され難いため、当該部分への応力集中が低減される。よって、優れた信頼性を発揮することのできる半導体デバイスが得られる。
【０００７】
［適用例２］
本適用例の半導体デバイスでは、前記第１湾曲面は、凹面であることが好ましい。
これにより、第１湾曲面によって底面と壁面とがより連続的に接続する。
【０００８】
［適用例３］
本適用例の半導体デバイスでは、前記壁面の前記底面と反対側に位置し、前記壁面に接続されている第２湾曲面を有していることが好ましい。
これにより、壁面の底面と反対側での応力集中を低減することができる。
【０００９】
［適用例４］
本適用例の半導体デバイスでは、前記第２湾曲面は、凸面であることが好ましい。
これにより、第２湾曲面と壁面とがより連続的に接続する。
【００１０】
［適用例５］
本適用例の半導体デバイスでは、前記壁面は、前記底面と反対側を向くように傾斜していることが好ましい。
これにより、壁面と第１湾曲面や第２湾曲面とをより連続的に接続することができる。
【００１１】
［適用例６］
本適用例の半導体デバイスでは、前記壁面は、第３湾曲面を有していることが好ましい。
これにより、応力集中をより低減することができる。
【００１２】
［適用例７］
本適用例の半導体デバイスでは、前記第３湾曲面は、前記第１湾曲面側に位置する湾曲凹面と、前記第２湾曲面側に位置する湾曲凸面と、を有していることが好ましい。
これにより、壁面と第１湾曲面とがより連続的に接続し、壁面と第２湾曲面とがより連続的に接続する。
【００１３】
［適用例８］
本適用例の半導体デバイスでは、前記底面および前記壁面を備える基板を有していることが好ましい。
これにより、底面および壁面をより簡単に形成することができる。
【００１４】
［適用例９］
本適用例の半導体デバイスでは、前記基板に前記機能素子と電気的に接続されている回路が配置されていることが好ましい。
これにより、機能素子と回路をより近接して設けることができる。
【００１５】
［適用例１０］
本適用例の半導体デバイスでは、前記底面と対向するように配置されている蓋部を有していることが好ましい。
これにより、機能素子を保護することができる。
【００１６】
［適用例１１］
本適用例の半導体デバイスでは、前記機能素子は、振動素子であることが好ましい。
これにより、半導体デバイスを例えば発振器として用いることができる。
【００１７】
［適用例１２］
本適用例の半導体デバイスでは、前記機能素子は、圧力センサー素子であることが好ましい。
これにより、半導体デバイスを圧力センサーとして用いることができる。
【００１８】
［適用例１３］
本適用例の電子機器は、上記適用例の半導体デバイスを有していることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
【００１９】
［適用例１４］
本適用例の移動体は、上記適用例の半導体デバイスを有していることを特徴とする。
これにより、信頼性の高い移動体が得られる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１実施形態に半導体デバイスを示す断面図である。
【図２】図１に示す半導体デバイスの平面図である。
【図３】図１に示す半導体デバイスが有する凹部の拡大断面図である。
【図４】図１に示す半導体デバイスの製造方法を説明するための断面図である。
【図５】図１に示す半導体デバイスの製造方法を説明するための断面図である。
【図６】図１に示す半導体デバイスの製造方法を説明するための断面図である。
【図７】図１に示す半導体デバイスの製造方法を説明するための断面図である。
【図８】図１に示す半導体デバイスの製造方法を説明するための断面図である。
【図９】図１に示す半導体デバイスの製造方法を説明するための断面図である。
【図１０】図１に示す半導体デバイスの製造方法を説明するための断面図である。
【図１１】図１に示す半導体デバイスの製造方法を説明するための断面図である。
【図１２】図１に示す半導体デバイスの製造方法を説明するための断面図である。
【図１３】本発明の第２実施形態に係る半導体デバイスを示す断面図である。
【図１４】図１３に示す半導体デバイスが有する圧力センサー素子を示す平面図である。
【図１５】図１４に示す圧力センサー素子を含むブリッジ回路を示す図である。
【図１６】本発明の半導体デバイスを備えるモバイル型（またはノート型）のパーソナルコンピューターの構成を示す斜視図である。
【図１７】本発明の半導体デバイスを備える携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
【図１８】本発明の半導体デバイスを備えるデジタルスチールカメラの構成を示す斜視図である。
【図１９】本発明の半導体デバイスを備える移動体を示す斜視図である。
【発明を実施するための形態】
【００２１】
以下、本発明の半導体デバイス、電子機器および移動体を添付図面に示す実施形態に基づいて詳細に説明する。
【００２２】
＜第１実施形態＞
図１は、本発明の第１実施形態に半導体デバイスを示す断面図である。図２は、図１に示す半導体デバイスの平面図である。図３は、図１に示す半導体デバイスが有する凹部の拡大断面図である。図４ないし図１２は、それぞれ、図１に示す半導体デバイスの製造方法を説明するための断面図である。なお、図１は、図２中のＡ−Ａ線断面図である。また、以下の説明では、図１中の上側を「上」、下側を「下」と言う。
【００２３】
≪半導体デバイス≫
図１に示す半導体デバイス１は、所定周波数の信号を発振する発振器として用いられる。このような半導体デバイス１は、図１に示すように、ベース基板２と、機能素子としての振動素子３と、蓋部４と、空洞部（収容空間）５と、半導体回路（回路）６と、を有している。
【００２４】
ベース基板２は、上面２１１に開放する凹部２４を有する半導体基板（基板）２１と、凹部２４の内面上に積層された第１絶縁膜２２と、第１絶縁膜２２上に積層された第２絶縁膜２３と、を有している。半導体基板２１は、例えば、シリコン基板で構成され、第１絶縁膜２２は、例えば、シリコン酸化膜（ＳｉＯ２膜）で構成され、第２絶縁膜２３は、例えば、シリコン窒化膜（ＳｉＮ膜）で構成されている。なお、シリコン基板は、例えば、シリコン単結晶基板上にシリコン単結晶をエピタキシャル成長させたものを用いてもよい。ただし、半導体基板２１としては、シリコン基板に限定されず、例えば、ＳＯＩ基板を用いることができる。また、第１絶縁膜２２および第２絶縁膜２３としては、製造時に半導体基板２１を保護し、また、各部の短絡等を防ぐことができれば特に限定されない。
【００２５】
また、半導体基板２１の凹部２４よりも外側の部分には、半導体回路６が作り込まれている。半導体回路６は、例えば、振動素子３を励振させるための発振回路を有し、その他にも、例えば、必要に応じて、位相同期回路（ＰＬＬ回路）や、発振回路からの出力周波数を整数倍にする逓倍回路（周波数調整回路）や、信号を所定の出力形式に変換して出力する出力回路や、メモリー等を有している。このような半導体回路６には、必要に応じて、ＭＯＳトランジスタ、キャパシタ、インダクタ、抵抗、ダイオード、配線等の回路要素が含まれている。このように、半導体デバイス１内に、半導体回路６を作り込むことで、例えば、半導体デバイス１と半導体回路６とが別体である場合と比較して、装置全体の小型化を図ることができる。また、半導体回路６を振動素子３に近接して配置することができるため、振動素子３からの出力される信号にノイズが乗り難く、精度の良い半導体デバイス１となる。なお、図１では、説明の便宜上、半導体回路６としてＭＯＳトランジスタ６１のみを図示している。
【００２６】
また、図１および図２に示すように、凹部２４内には、壁部７１と、柱状をなす４本の柱部７２（７２ａ〜７２ｄ）と、が設けられている。
【００２７】
４つの柱部７２は、図１および図２に示すように、壁部７１の内側（すなわち空洞部５内）に設けられており、平面視で、振動素子３の周囲に沿って互いに離間して設けられている。これら４つの柱部７２は、蓋部４を支えており、よって、蓋部４の下方（空洞部５内）への撓み変形が低減されている。そのため、例えば、蓋部４と振動素子３（振動部電極３１）との接触を防止することができる。また、４つの柱部７２は、振動素子３が有する電極を外部へ引き出すための配線（電気経路）の一部として用いられている。このように、柱部７２を配線の一部として用いることで、別途配線を引き回す必要がなく、半導体デバイス１の装置構成が簡単なものとなると共に、半導体デバイス１の小型化を図ることができる。このような柱部７２は、例えば、リン、ボロン等の不純物をドープ（拡散または注入）したポリシリコンで構成されている。なお、柱部７２の数としては、４つに限定されない。
【００２８】
壁部７１は、枠状をなし、平面視で振動素子３および柱部７２の周囲を囲むように、凹部２４の底面に立設されている。そして、壁部７１の内側が空洞部５となっている。また、壁部７１は、隣り合う柱部７２ａ、７２ｂの間に入り込むように内側へ突出した突出部７１１と、隣り合う柱部７２ｂ、７２ｃの間に入り込むように内側へ突出した突出部７１２と、隣り合う柱部７２ｃ、７２ｄの間に入り込むように内側へ突出した突出部７１３と、隣り合う柱部７２ｄ、７２ａの間に入り込むように内側へ突出した突出部７１４と、を有している。このような突出部７１１、７１２、７１３、７１４を設けることで、空洞部５の体積を減少させることができる。そのため、空洞部５を形成する際のエッチング時間を短縮することができたり、空洞部５を真空封止する際の真空引き時間を短縮することができたりする。また、これら４つの突出部７１１〜７１４は、柱部７２と共に、蓋部４を支えている。よって、蓋部４の下方への撓み変形がより低減されている。
【００２９】
このような壁部７１は、例えば、ポリシリコンで構成されている。また、壁部７１の外周側（すなわち壁部７１と凹部２４の内側面との間）には壁部７１を補強する補強部７３が設けられている。これにより、半導体デバイス１の機械的強度を高めることができる。このような補強部７３は、例えば、二酸化ケイ素（ＳｉＯ２）で構成されている。
【００３０】
蓋部４は、ベース基板２の上面側に設けられており、凹部２４の開口を塞いでいる。これにより、ベース基板２と蓋部４の間に気密封止された空洞部５が形成される。この空洞部５には振動素子３が配置されており、これにより、振動素子３を保護することができると共に、振動素子３を所定の環境下で駆動することができる。
【００３１】
このような蓋部４は、図１に示すように、被覆層４１と、被覆層４１上に積層された封止層４２と、封止層４２およびベース基板２上に積層された構造体４３と、を有している。
【００３２】
被覆層４１は、絶縁層４１１と、絶縁層４１１上に積層された導電層４１２と、を有している。また、被覆層４１は、空洞部５の内外を連通する複数の連通孔４１ａを有している。この連通孔４１ａは、製造時に空洞部５内の犠牲層をエッチングにより除去するためのリリースホールである。なお、連通孔４１ａは、ベース基板２の平面視で、振動部電極３１と重ならないように配置することが好ましい。これにより、封止層４２によって連通孔４１ａを封止する際に、連通孔４１ａを通過した封止材料が振動部電極３１に付着することを低減することができ、振動素子３の駆動周波数（共振周波数）の変化を低減することができる。
【００３３】
また、導電層４１２は、絶縁層４１１を貫通して設けられ、柱部７２と電気的に接続されているコンタクト部４１２ａを有している。このようなコンタクト部４１２ａは、柱部７２と同様に、振動部電極３１を半導体回路６に接続するための配線の一部として用いられる。
【００３４】
このような被覆層４１では、絶縁層４１１は、例えば、窒化ケイ素（ＳｉＮ）で構成されており、導電層４１２は、例えば、リン、ボロン等の不純物をドープ（拡散または注入）したポリシリコンで構成されている。
【００３５】
封止層４２は、被覆層４１上に積層されており、連通孔４１ａを塞いでいる。これにより、空洞部５が気密封止される。このように、空洞部５を気密封止することで、空洞部５に収容されている振動素子３の雰囲気を安定させることができる。空洞部５は、真空状態（減圧状態）となっていることが好ましい。これにより、粘性抵抗が減り、より効率的かつ安定的に振動素子３を駆動することができる。
【００３６】
また、封止層４２は、コンタクト部４１２ａ上に周囲から島状に独立して配置され、コンタクト部４１２ａと電気的に接続されているコンタクト部４２１を有している。このようなコンタクト部４２１は、柱部７２およびコンタクト部４１２ａと同様に、振動部電極３１を半導体回路６に接続するための配線の一部として用いられる。
【００３７】
このような封止層４２としては、例えば、Ａｌ、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ等の金属材料（導電性材料）を用いることができる。
【００３８】
構造体４３は、層間絶縁膜４３１と、層間絶縁膜４３１上に形成された配線層４３２と、配線層４３２および層間絶縁膜４３１上に形成された層間絶縁膜４３３と、層間絶縁膜４３３上に形成された配線層４３４と、配線層４３４および層間絶縁膜４３３上に形成された表面保護層４３５と、を有している。このうち、配線層４３２、４３４は、半導体回路６の配線として機能し、半導体回路６は、配線層４３２、４３４によって半導体デバイス１の上面に引き出され、配線層４３４の一部が外部接続端子４３４’となっている。また、表面保護層４３５は、半導体デバイス１を水分、ゴミ、傷などから保護する。
【００３９】
このような構造体４３では、層間絶縁膜４３１、４３３は、例えば、二酸化ケイ素（ＳｉＯ２）で構成されており、配線層４３２、４３４は、例えば、アルミニウム（Ａｌ）で構成されており、表面保護層４３５は、例えば、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、ポリイミド、エポキシ樹脂等で構成されている。
【００４０】
振動素子３は、静電容量型（静電駆動型）の振動素子であり、図２に示すように、ベース基板２上に設けられた振動部電極３１および基板電極３２と、を有している。
【００４１】
振動部電極３１は、凹部２４の底面に設けられた固定部３１１と、固定部３１１と空隙を隔てて対向配置された振動体３１２と、振動体３１２および固定部３１１の間に配置され、振動体３１２を固定部３１１に支持する支持部３１３と、を有している。また、振動体３１２は、支持部３１３に支持されている基部３１２ａと、基部３１２ａに接続されている４つの振動部３１２ｂ、３１２ｃ、３１２ｄ、３１２ｅと、を有し、略十字状をなしている。なお、振動部の数は、本実施形態の４つに限定されず、１〜３つであってもよいし、５つ以上であってもよい。
【００４２】
一方、基板電極３２は、凹部２４の底面に設けられ、振動部３１２ｂに対向配置されている電極３２１と、凹部２４の底面に設けられ、振動部３１２ｄに対向配置されている電極３２２と、を有している。
【００４３】
これら振動部電極３１および基板電極３２は、それぞれ、例えば、リン、ボロン等の不純物をドープ（拡散または注入）したポリシリコンで構成されている。
【００４４】
また、振動部電極３１および基板電極３２は、それぞれ、柱部７２を介して半導体回路６と電気的に接続されており、半導体回路６から振動部電極３１と基板電極３２との間に所定周波数（振動部電極３１の共振周波数とほぼ等しい周波数）の交番電圧が印加されると、振動体３１２と基板電極３２との間に発生する静電力によって、振動部３１２ｂ、３１２ｄと振動部３１２ｃ、３１２ｅとが逆相で振動する。そして、この振動に基づく信号（周波数信号）が基板電極３２（または振動部電極３１）から出力され、出力された信号を半導体回路６で処理することで、所定周波数の信号を出力することができる。
以上、半導体デバイス１の構成ついて簡単に説明した。
【００４５】
次に、半導体デバイス１の主な特徴の１つである凹部２４の形状について詳細に説明する。
【００４６】
図３に示すように、半導体基板２１に配置されている凹部２４は、振動素子３が配置されている底面２４１と、底面２４１の周囲に配置されている壁面２４２と、底面２４１と壁面２４２との間に配置され、これらを接続している第１湾曲面２４３と、壁面２４２と上面２１１との間に配置され、これらを接続している第２湾曲面２４４と、を有している。
【００４７】
このように、凹部２４が第１湾曲面２４３を有することで、底面２４１と壁面２４２との間に角が形成され難くなるため、当該部分への応力集中を低減することができる。よって、半導体基板２１へのクラックの発生や、半導体基板２１での結晶欠陥の発生を低減することができる。さらに、第２湾曲面２４４を有することで、凹部２４と上面２１１の境界部に角が形成され難くなるため、半導体基板２１へのクラックの発生や、半導体基板２１での結晶欠陥の発生をより低減することができる。仮に、半導体基板２１にクラックが発生すると、機械的強度が低下したり、空洞部５の気密性が低下したりする要因となる。また、仮に、半導体基板２１に結晶欠陥が発生し、この結晶欠陥がＭＯＳトランジスタ６１のｐｎ接合部（ｐ型の領域とｎ型の領域の境界部）に到達してしまうと、リークパスを発生させる要因となる。すなわち、半導体基板２１へのクラックの発生や、半導体基板２１での結晶欠陥の発生を低減することで、より優れた信頼性を有する半導体デバイス１となる。
【００４８】
特に、第１湾曲面２４３は、湾曲凹面となっている。そのため、第１湾曲面２４３を介して底面２４１と壁面２４２とがより連続的に接続されている。これにより、上記効果をより顕著に発揮することができる。なお、本実施形態では、第１湾曲面２４３の全域が湾曲凹面となっているが、例えば、一部が平坦面となっていてもよい。
【００４９】
また、第２湾曲面２４４は、湾曲凸面となっている。そのため、第２湾曲面２４４を介して壁面２４２と上面２１１とがより連続的に接続されている。これにより、上記効果をより顕著に発揮することができる。また、後述する半導体デバイス１の製造方法でも説明するように、壁面２４２上でのエッチング残りを効果的に低減することができる。
【００５０】
なお、本実施形態では、第１湾曲面２４３の曲率半径（平均曲率半径）が、第２湾曲面２４４の曲率半径（平均曲率半径）よりも大きくなっている。第２湾曲面２４４付近よりも、第１湾曲面２４３付近の方が前述したクラックや結晶欠陥の起点となり易いため、上述のように第１、第２湾曲面２４３、２４４の曲率半径を設定することで、より効果的にクラックや結晶欠陥の発生を低減することができると共に、凹部２４の過度な大型化を防止することができる。ただし、第１、第２湾曲面２４３、２４４の曲率半径の関係としては、これに限定されず、第１湾曲面２４３の曲率半径と第２湾曲面２４４の曲率半径がほぼ等しくてもよいし、第１湾曲面２４３の曲率半径が第２湾曲面２４４の曲率半径よりも小さくてもよい。
【００５１】
また、壁面２４２は、凹部２４の開口側（底面２４１と反対側）を向くように傾斜している。このように、壁面２４２が傾斜していることで、壁面２４２と第１湾曲面２４３とをより連続的に接続することができ、これらの境界部付近への応力集中をより効果的に低減することができる。同様に、壁面２４２と第２湾曲面２４４とをより連続的に接続することができ、これらの境界部付近への応力集中をより効果的に低減することができる。また、後述する半導体デバイス１の製造方法でも説明するように、壁面２４２上でのエッチング残りを効果的に低減することができる。
【００５２】
また、このような壁面２４２は、第３湾曲面２４２ａで構成されており、第３湾曲面２４２ａは、第１湾曲面２４３側に位置し、第１湾曲面２４３と接続されている湾曲凹面２４２ａ’と、第２湾曲面２４４側に位置し、第２湾曲面２４４と接続されている湾曲凸面２４２ａ”と、を有している。このような第３湾曲面２４２ａで壁面２４２を構成することで、壁面２４２と第１湾曲面２４３とをさらに連続的に接続することができると共に、壁面２４２と第２湾曲面２４４とをさらに連続的に接続することができる。これにより、上記効果をさらに顕著に発揮することができる。
【００５３】
≪半導体デバイスの製造方法≫
次に、半導体デバイス１の製造方法を説明しながら、前述した凹部２４の形状から発揮される効果を説明する。なお、説明の便宜上、以下では、半導体回路６が有する回路要素の製造工程については、その説明を省略する。各回路要素は、下記に説明する工程と同じ工程や、下記に示す工程の合間の工程で、作り込むことができる。
【００５４】
まず、シリコン基板である半導体基板２１を用意し、フォトリソグラフィー技法およびエッチング技法を用いて、半導体基板２１の上面に凹部２４を形成する。具体的に説明すると、まず、図４（ａ）に示すように、半導体基板２１を用意し、凹部２４の形成領域上に、凹部２４の開口よりも小さい開口Ｍ１１を有するマスクＭ１を形成する。このマスクＭ１は、エッチング耐性を有していれば、レジストマスク、メタルマスク等の各種マスクを用いることができる。次に、図４（ｂ）に示すように、マスクＭ１を介して半導体基板２１にＡｒイオン等の不純物を注入する。これにより、開口Ｍ１１から露出している部分にＡｒイオンが注入され、当該部分のエッチングレートが、他の部分（マスクＭ１と重り、Ａｒイオンが注入されていない部分）に対して変化する。次に、マスクＭ１を介して半導体基板２１を等方性ドライエッチングでエッチングすると、図５（ａ）に示すように、第１湾曲面２４３および第２湾曲面２４４を有する凹部２４が得られる。そして、最後に、半導体基板２１からマスクＭ１を除去する。
【００５５】
なお、ドライエッチングに用いるガスとしては、半導体基板２１を等方的にエッチングすることができれば特に限定されず、例えば、バッファードフッ酸に硝酸を混合したガスを用いることができる。また、凹部２４の形成方法としては、上記の方法に限定されず、例えば、まず、マスクＭ１を介して半導体基板２１を異方性ドライエッチングでエッチングした後、等方性のウェットエッチングでエッチングすることで、凹部２４を形成してもよい。
【００５６】
次に、図５（ｂ）に示すように、半導体基板２１の上面側に、第１絶縁膜２２および第２絶縁膜２３を順に成膜する。第１絶縁膜２２および第２絶縁膜２３は、例えば、半導体基板２１の表面にシリコン酸化膜を熱酸化法で成膜した後、このシリコン酸化膜上にシリコン窒化膜をスパッタリング法、ＣＶＤ法等を用いて形成することで得られる。
【００５７】
次に、第２絶縁膜２３上にポリシリコンの膜をスパッタリング法、ＣＶＤ法等を用いて形成しつつ、同時に、リン、ボロン等の不純物を注入することで、導電性のポリシリコン膜を形成し、このポリシリコン膜をパターニングすることで、図６（ａ）に示すように、基板電極３２、固定部３１１、配線（図示せず）、柱部７２の一部および壁部７１の一部を形成する。ただし、これら各部の形成方法は、上述の方法に限定されず、例えば、各部のパターニングを終えてから、各部にリン、ボロン等の不純物をドープして導電性を付与してもよい。
【００５８】
次に、図６（ｂ）に示すように、ＣＶＤ法により、シリコン酸化膜からなる第１犠牲層９１を形成し、第１犠牲層９１には支持部３１３、柱部７２および壁部７１に対応する開口を形成する。ただし、第１犠牲層９１は、ＣＶＤ法ではなく、熱酸化法、スパッタリング法等により形成してもよい。また、前記開口は、フォトリソグラフィー技法およびエッチング技法を用いて形成する。
【００５９】
次に、第１犠牲層９１上にポリシリコンの膜をスパッタリング法、ＣＶＤ法等を用いて形成しつつ、同時に、リン、ボロン等の不純物を注入することで、導電性のポリシリコン膜を形成し、このポリシリコン膜をパターニングすることで、支持部３１３、振動体３１２、柱部７２および壁部７１を形成する。
【００６０】
この工程において、凹部２４の形状が効果を発揮する。そのため、この工程をより具体的に説明すると、まず、図７（ａ）に示すように、半導体基板２１の上面側に一様に前述した導電性のポリシリコン膜９５を成膜し、ポリシリコン膜９５上に、振動体３１２、柱部７２および壁部７１の形状に対応したマスクＭ２を形成する。次に、マスクＭ２を介してポリシリコン膜９５を異方性ドライエッチングでエッチングする。これにより、図７（ｂ）に示すように、支持部３１３、振動体３１２、柱部７２および壁部７１が形成される。
【００６１】
ここで、壁面２４２が傾斜していることから、図８に示すように、ポリシリコン膜９５の壁面２４２上に位置する部分の厚みＴ１が、他の部分の厚みＴ２よりも厚くなる（このことは、壁面２４２の傾斜が急なほど顕著となる）。そのため、ポリシリコン膜９５をエッチングする際、壁面２４２上のポリシリコン膜９５が十分に除去されずにエッチング残りとして残存する場合がある。このエッチング残りの簡単なモデルを図９に示す。同図の（ａ）は、本実施形態の構成での一般的なエッチング残りを示し、（ｂ）は、従来の構成での一般的なエッチング残りを図示する。両者を比較すれば明らかなように、本実施形態のように第２湾曲面２４４を設け、さらには、壁面２４２を第３湾曲面２４２ａとすることで、これらの面がよりなだらかな斜面となり、エッチング残り９５０を効果的に低減することができる。特に、第２湾曲面２４４を有することで、エッチング残り９５０が半導体基板２１の上面から上方に突出することが低減される。これにより、後述する作業（半導体基板２１の上面２１１上の第１絶縁膜２２および第２絶縁膜２３を化学機械研磨（ＣＭＰ）によって除去する作業）をより容易に行うことができる。
【００６２】
次に、ＣＶＤ法により、図１０（ａ）に示すように、シリコン酸化膜からなる第２犠牲層９２を形成し、さらに、第２犠牲層９２に所定の開口を形成する。次に、図１０（ｂ）に示すように、第２犠牲層９２上にシリコン窒化膜からなる絶縁層４１１を成膜し、この絶縁層４１１上にポリシリコンをスパッタリング法、ＣＶＤ法等を用いて形成しつつ、同時に、リン、ボロン等の不純物を注入することで、導電性のポリシリコン膜からなる導電層４１２を形成する。そして、これら絶縁層４１１および導電層４１２に連通孔４１ａを形成する。
【００６３】
次に、化学機械研磨（ＣＭＰ）によって、図１１（ａ）に示すように、半導体基板２１の上面２１１上に積層された第１絶縁膜２２および第２絶縁膜２３を除去して、半導体基板２１の上面２１１を露出させる。これにより、例えば、半導体基板２１の上面２１１にＭＯＳトランジスタ６１等の回路要素を作り込むことができる。前述したように、本実施形態によれば、エッチング残り９５０が半導体基板２１の上面から突出しないため（図９（ａ）参照）、本工程をよりスムーズに行うことができる。なお、仮に、エッチング残り９５０が半導体基板２１の上面から突出している場合には（図９（ｂ）参照）、本工程においてこの突出した部分を除去しなければならないが、当該部分が第１絶縁膜２２および第２絶縁膜２３に比べて硬質であるため、当該部分をなかなか除去することができず、本工程に要する時間が長くなってしまう。
【００６４】
次に、図１１（ｂ）に示すように、第１、第２犠牲層９１、９２のリリースエッチングを行なう。具体的には、半導体基板２１を例えばバッファードフッ酸等のエッチング液に晒す。これにより、連通孔４１ａを介して第１、第２犠牲層９１、９２がリリースエッチングされ、空洞部５が形成されると共に振動素子３がリリースされる。次に、空洞部５を真空引きした状態で、図１２（ａ）に示すように、導電層４１２上にアルミニウム層からなる封止層４２を形成して連通孔４１ａを封止し、封止層４２をパターングすることでコンタクト部４２１を形成する。
【００６５】
次に、図１２（ｂ）に示すように、半導体基板２１上にシリコン酸化膜からなる層間絶縁膜４３１を成膜し、層間絶縁膜４３１をＣＭＰ（化学機械研磨）等によって平坦化する。次に、層間絶縁膜４３１上に、配線層４３２、層間絶縁膜４３３、配線層４３４および表面保護層４３５を順に形成する。以上によって、図１に示す半導体デバイス１が得られる。
【００６６】
＜第２実施形態＞
図１３は、本発明の第２実施形態に係る半導体デバイスを示す断面図である。図１４は、図１３に示す半導体デバイスが有する圧力センサー素子を示す平面図である。図１５は、図１４に示す圧力センサー素子を含むブリッジ回路を示す図である。
【００６７】
以下、本発明の第２実施形態に係る半導体デバイスについて説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
【００６８】
第２実施形態の半導体デバイスは、機能素子の構成が異なることおよび基板の形状が異なること以外は、前述した第１実施形態と同様である。なお、前述した実施形態と同様の構成には、同一符号を付してある。
【００６９】
図１３に示すように、半導体基板２１の空洞部５と重なる部分には、周囲の部分よりも薄肉であり、受圧によって撓み変形するダイアフラム２１５が設けられている。ダイアフラム２１５は、半導体基板２１の下面に有底の凹部２１６を設けることで形成され、その下面が受圧面２１５ａとなっている。受圧面２１５ａが圧力を受けると、受けた圧力の大きさに応じてダイアフラム２１５が撓む。
【００７０】
機能素子としての圧力センサー素子８は、図１４に示すように、ダイアフラム２１５に設けられている４つのピエゾ抵抗素子８１、８２、８３、８４を有している。また、ピエゾ抵抗素子８１〜８４は、配線等を介して、互いに電気的に接続され、図１５に示すブリッジ回路８０（ホイートストンブリッジ回路）を構成して半導体回路６と接続されている。ブリッジ回路８０には駆動電圧ＡＶＤＣを供給する駆動回路（図示せず）が接続されている。そして、ブリッジ回路８０は、ダイアフラム２１５の撓みに基づくピエゾ抵抗素子８１〜８４の抵抗値変化に応じた信号（電圧）を出力する。そして、出力された信号に基づいて半導体回路６がダイアフラム２１５に加わった圧力を検出する。
【００７１】
なお、ピエゾ抵抗素子８１〜８４は、それぞれ、例えば、半導体基板２１にリン、ボロン等の不純物をドープ（拡散または注入）することで構成されている。また、これらピエゾ抵抗素子８１〜８４を接続する配線は、例えば、半導体基板２１に、ピエゾ抵抗素子８１〜８４よりも高濃度でリン、ボロン等の不純物をドープ（拡散または注入）することで構成されている。
【００７２】
半導体回路６には、例えば、ブリッジ回路８０に電圧を供給するための駆動回路や、ブリッジ回路８０からの出力を温度補償するための温度補償回路や、温度補償回路からの出力から加わった圧力を求める圧力検出回路や、圧力検出回路からの出力を所定の出力形式（ＣＭＯＳ、ＬＶ−ＰＥＣＬ、ＬＶＤＳ等）に変換して出力する出力回路等が含まれている。
【００７３】
このような第２実施形態によっても、前述した第１実施形態と同様の効果を発揮することができる。
【００７４】
［電子機器］
次に、本発明の電子機器について説明する。
【００７５】
図１６は、本発明の半導体デバイスを備えるモバイル型（またはノート型）のパーソナルコンピューターの構成を示す斜視図である。
【００７６】
この図において、パーソナルコンピューター１１００は、キーボード１１０２を備えた本体部１１０４と、表示部１１０８を備えた表示ユニット１１０６とにより構成され、表示ユニット１１０６は、本体部１１０４に対しヒンジ構造部を介して回動可能に支持されている。このようなパーソナルコンピューター１１００には、例えば、発振器や圧力センサーとして用いられる半導体デバイス１が内蔵されている。そのため、パーソナルコンピューター１１００は、より高性能で、高い信頼性を発揮することができる。
【００７７】
図１７は、本発明の半導体デバイスを備える携帯電話機（ＰＨＳも含む）の構成を示す斜視図である。
【００７８】
この図において、携帯電話機１２００は、複数の操作ボタン１２０２、受話口１２０４及び送話口１２０６を備え、操作ボタン１２０２と受話口１２０４との間には、表示部１２０８が配置されている。このような携帯電話機１２００には、例えば、発振器や圧力センサーとして用いられる半導体デバイス１が内蔵されている。そのため、携帯電話機１２００は、より高性能で、高い信頼性を発揮することができる。
【００７９】
図１８は、本発明の半導体デバイスを備えるデジタルスチールカメラの構成を示す斜視図である。
【００８０】
この図には、外部機器との接続についても簡易的に示されている。デジタルスチールカメラ１３００は、被写体の光像をＣＣＤ（Charge Coupled Device）等の撮像素子により光電変換して撮像信号（画像信号）を生成する。デジタルスチールカメラ１３００におけるケース（ボディー）１３０２の背面には、表示部１３１０が設けられ、ＣＣＤによる撮像信号に基づいて表示を行なう構成になっており、表示部１３１０は、被写体を電子画像として表示するファインダーとして機能する。また、ケース１３０２の正面側（図中裏面側）には、光学レンズ（撮像光学系）やＣＣＤ等を含む受光ユニット１３０４が設けられている。
【００８１】
撮影者が表示部１３１０に表示された被写体像を確認し、シャッターボタン１３０６を押下すると、その時点におけるＣＣＤの撮像信号が、メモリー１３０８に転送・格納される。また、このデジタルスチールカメラ１３００においては、ケース１３０２の側面に、ビデオ信号出力端子１３１２と、データ通信用の入出力端子１３１４とが設けられている。そして、図示されるように、ビデオ信号出力端子１３１２にはテレビモニター１３３０が、データ通信用の入出力端子１３１４にはパーソナルコンピューター１３４０が、それぞれ必要に応じて接続される。更に、所定の操作により、メモリー１３０８に格納された撮像信号が、テレビモニター１３３０や、パーソナルコンピューター１３４０に出力される構成になっている。このようなデジタルスチールカメラ１３００には、例えば、発振器や圧力センサーとして用いられる半導体デバイス１が内蔵されている。そのため、デジタルスチールカメラ１３００は、より高性能で、高い信頼性を発揮することができる。
【００８２】
なお、本発明の半導体デバイスを備える電子機器は、図１６のパーソナルコンピューター（モバイル型パーソナルコンピューター）、図１７の携帯電話機、図１８のデジタルスチールカメラの他にも、例えば、インクジェット式吐出装置（例えばインクジェットプリンター）、ラップトップ型パーソナルコンピューター、テレビ、ビデオカメラ、ビデオテープレコーダー、カーナビゲーション装置、ページャ、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター等に適用することができる。
【００８３】
［移動体］
次に、本発明の半導体デバイスを備える移動体について説明する。
図１９は、本発明の半導体デバイスを備える移動体を示す斜視図である。
【００８４】
自動車（移動体）１５００には、半導体デバイス１が搭載されている。半導体デバイス１は、例えば、キーレスエントリー、イモビライザー、カーナビゲーションシステム、カーエアコン、アンチロックブレーキシステム（ＡＢＳ）、エアバック、タイヤ・プレッシャー・モニタリング・システム（ＴＰＭＳ：Tire Pressure Monitoring System）、エンジンコントロール、ハイブリッド自動車や電気自動車の電池モニター、車体姿勢制御システム、等の電子制御ユニット（ＥＣＵ：electronic control unit）に広く適用できる。このように、自動車１５００は、半導体デバイス１を有しているため、より高性能で、高い信頼性を発揮することができる。
【００８５】
以上、本発明の半導体デバイス、電子機器および移動体について、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物が付加されていてもよい。また、各実施形態を適宜組み合わせてもよい。
【００８６】
また、前述した各実施形態では、基板に凹部を形成することで、基板と蓋部との間に空洞部を形成した構成について説明しているが、基板と蓋部の構成としては、これに限定されない。例えば、基板に凹部を設けずに、蓋部の下面（基板側）に凹部を形成することで、基板と蓋部との間に空洞部を形成してもよいし、基板および蓋部の間に、枠状の構造体を介在させて、枠状の構想体の内周面と基板の上面とによって凹部を形成してもよい。すなわち、凹部の底面と壁面とが別部材から形成されており、これらが一体的に形成されていなくてもよい。
【符号の説明】
【００８７】
１……半導体デバイス
２……ベース基板
２１……半導体基板
２１１……上面
２１５……ダイアフラム
２１５ａ……受圧面
２１６……凹部
２２……第１絶縁膜
２３……第２絶縁膜
２４……凹部
２４１……底面
２４２……壁面
２４２ａ……第３湾曲面
２４２ａ’……湾曲凹面
２４２ａ”……湾曲凸面
２４３……第１湾曲面
２４４……第２湾曲面
３……振動素子
３１……振動部電極
３１１……固定部
３１２……振動体
３１２ａ……基部
３１２ｂ、３１２ｃ、３１２ｄ、３１２ｅ……振動部
３１３……支持部
３２……基板電極
３２１、３２２……電極
４……蓋部
４１……被覆層
４１ａ……連通孔
４１１……絶縁層
４１２……導電層
４１２ａ……コンタクト部
４２……封止層
４２１……コンタクト部
４３……構造体
４３１……層間絶縁膜
４３２……配線層
４３３……層間絶縁膜
４３４’……外部接続端子
４３４……配線層
４３５……表面保護層
５……空洞部
６……半導体回路
６１……ＭＯＳトランジスタ
７１……壁部
７１１、７１２、７１３、７１４……突出部
７２、７２ａ、７２ｂ、７２ｃ、７２ｄ……柱部
７３……補強部
８……圧力センサー素子
８０……ブリッジ回路
８１、８２、８３、８４……ピエゾ抵抗素子
９１……第１犠牲層
９２……第２犠牲層
９５……ポリシリコン膜
９５０……エッチング残り
１１００……パーソナルコンピューター
１１０２……キーボード
１１０４……本体部
１１０６……表示ユニット
１１０８……表示部
１２００……携帯電話機
１２０２……操作ボタン
１２０４……受話口
１２０６……送話口
１２０８……表示部
１３００……デジタルスチールカメラ
１３０２……ケース
１３０４……受光ユニット
１３０６……シャッターボタン
１３０８……メモリー
１３１０……表示部
１３１２……ビデオ信号出力端子
１３１４……入出力端子
１３３０……テレビモニター
１３４０……パーソナルコンピューター
１５００……自動車
Ｍ１……マスク
Ｍ１１……開口
Ｍ２……マスク
Ｔ１、Ｔ２……厚み
【図１】
0006443136.tif 000002
【図２】
0006443136.tif 000003
【図３】
0006443136.tif 000004
【図４】
0006443136.tif 000005
【図５】
0006443136.tif 000006
【図６】
0006443136.tif 000007
【図７】
0006443136.tif 000008
【図８】
0006443136.tif 000009
【図９】
0006443136.tif 000010
【図１０】
0006443136.tif 000011
【図１１】
0006443136.tif 000012
【図１２】
0006443136.tif 000013
【図１３】
0006443136.tif 000014
【図１４】
0006443136.tif 000015
【図１５】
0006443136.tif 000016
【図１６】
0006443136.tif 000017
【図１７】
0006443136.tif 000018
【図１８】
0006443136.tif 000019
【図１９】
0006443136.tif 000020