(57)【特許請求の範囲】
【請求項１】
一対の第１通電電極（１２Ｄ）と第２通電電極（１２Ｓ）との間を、制御電極（１２Ｇ）に印加される電圧または電流に応じて、電気的に導通した導通状態および電気的に導通していない非導通状態の何れか一方に切り換える第１スイッチ素子（１２，２１１）と、
前記第１スイッチ素子に対して直列に接続されるコンデンサ（１３）と、
前記第１スイッチ素子に対して直列に接続される第２スイッチ素子（２１１）もしくは整流素子（１１）と、
前記第１スイッチ素子により前記導通状態および前記非導通状態の何れか一方に切り換える場合に、前記第１通電電極と前記第２通電電極との間で電流の交流成分が前記コンデンサならびに前記第２スイッチ素子もしくは前記整流素子を通って流れる主電流経路（Ｒｍ）と、
前記第１スイッチ素子により前記導通状態および前記非導通状態の何れか一方に切り換える場合に、前記制御電極と前記第２通電電極との間で電流の交流成分が前記第１スイッチ素子の外部を通って流れる副電流経路（Ｒｇ）とを備え、
前記主電流経路と前記副電流経路との相互インダクタンスを第１インダクタンス（Ｌｓ）とし、前記主電流経路の自己インダクタンスと前記第１インダクタンスとの差を第２インダクタンス（Ｌｄ）とし、前記副電流経路の自己インダクタンスと前記第１インダクタンスとの差を第３インダクタンス（Ｌｇ）とし、
前記制御電極と前記第１通電電極との間の静電容量を第１静電容量（Ｃｇｄ）とし、前記制御電極と前記第２通電電極との間の静電容量を第２静電容量（Ｃｇｓ）とし、前記第１通電電極と前記第２通電電極との間の静電容量を第３静電容量（Ｃｄｓ）とし、
前記第１インダクタンスを前記第１静電容量で除した値を第１除算値とし、前記第２インダクタンスを前記第２静電容量で除した値を第２除算値とし、前記第３インダクタンスを前記第３静電容量で除した値を第３除算値として、
前記第１スイッチ素子により前記導通状態および前記非導通状態の何れか一方に切り換える場合に、前記第１除算値が前記第２除算値と前記第３除算値との間の値になるように実装されている
ことを特徴とする電力変換装置。
【請求項２】
請求項１に記載の電力変換装置の前記第１スイッチ素子を備え、前記電力変換装置の一部分を構成する装置部品（９０，１４０，１６０）であって、
前記第１除算値が前記第２除算値と前記第３除算値との間の値になるように、前記第１インダクタンス、前記第２インダクタンス、前記第３インダクタンス、前記第１静電容量、前記第２静電容量および前記第３静電容量の少なくとも一つの値を当該装置部品の外部からの操作によって変更する変更手段（９１，９２，９３，９４，１０１，１０２，１１１，１１２，ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４，１２１，１２２，１２３，１２４，１３１，１３２，１４１，１４２，Ｗ２，Ｗ３，１５１，１５２，１５３，１５４，Ｗ４，Ｗ５，１６１，１６２，１６３，１６４，１６５）を備える
ことを特徴とする装置部品。
【請求項３】
前記変更手段（９１，９２，９３，９４，１０１，１０２，１１１，１１２）は、
前記第１通電電極、前記第２通電電極および前記制御電極の中の二つの電極間に接続されるコンデンサである電極間コンデンサ（９１，９２）を一つ以上備え、前記電極間コンデンサを前記電極間に接続するか否かを選択することにより、前記第１静電容量、前記第２静電容量および前記第３静電容量の少なくとも一つの値を変更する
ことを特徴とする請求項２に記載の装置部品（９０）。
【請求項４】
前記変更手段（９１，９２，９３，９４，１０１，１０２，１１１，１１２）は、前記第１静電容量の値を変更する
ことを特徴とする請求項２または請求項３に記載の装置部品（９０）。
【請求項５】
前記変更手段（ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４，１２１，１２２，１２３，１２４，１３１，１３２）は、前記第１インダクタンスの値を変更する
ことを特徴とする請求項２に記載の装置部品（９０）。
【請求項６】
前記変更手段（ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４，１２１，１２２，１２３，１２４）は、
前記主電流経路と前記副電流経路とが共有する配線の長さを変更することにより、前記第１インダクタンスの値を変更する
ことを特徴とする請求項５に記載の装置部品（９０）。
【請求項７】
前記変更手段（１３１，１３２）は、
前記主電流経路と前記副電流経路との間の磁気結合の極性または強度を変更することにより、前記第１インダクタンスの値を変更する
ことを特徴とする請求項５に記載の装置部品（９０）。
【請求項８】
前記変更手段（Ｗ４，Ｗ５，１６１，１６２，１６３，１６４，１６５）は、
前記主電流経路を構成する配線の長さを変更することにより、前記第２インダクタンスの値を変更する
ことを特徴とする請求項２に記載の装置部品（１６０）。
【請求項９】
前記変更手段（Ｗ２，Ｗ３，１５１，１５２，１５３，１５４）は、
前記副電流経路を構成する配線の長さを変更することにより、前記第３インダクタンスの値を変更する
ことを特徴とする請求項２に記載の装置部品（１４０）。
【請求項１０】
前記変更手段（１４１，１４２）は、
前記副電流経路に沿って近接するループ状の配線の短絡および開放の何れかを選択することにより、前記第３インダクタンスの値を変更する
ことを特徴とする請求項２に記載の装置部品（１４０）。
【請求項１１】
前記変更手段は、
前記主電流経路に沿って近接するループ状の配線の短絡および開放の何れかを選択することにより、前記第２インダクタンスの値を変更する
ことを特徴とする請求項２に記載の装置部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ素子を備えた電力変換装置および装置部品に関する。
【背景技術】
【０００２】
スイッチ素子をオン／オフさせることにより、入力した電力を予め設定された電圧値に変換して出力する電力変換装置の小型化には、スイッチ素子のスイッチングの高速化が有効である。一方、スイッチングの高速化により、スイッチング損失が増加する。そこで、従来のシリコンＭＯＳＦＥＴに替えて、スイッチングの高速化が可能なＧａＮ−ＦＥＴなどの次世代半導体素子を用いることで、スイッチング損失を抑制することが検討されている（例えば、非特許文献１を参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】H. Umegami, A. Nishigaki, F. Hattori, and M. Yamamoto, “Investigation of false triggering mechanism,” IEEJ transaction on electrical and electronic engineering, vol. 9, no. 1,  pp. 102-104 (2014)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、スイッチングの高速化に伴い、非特許文献１に示すように、スイッチングにより発生したノイズ電圧に起因してスイッチ素子の両端電位差が自励的に振動する誤動作が長時間継続してしまうおそれがあった。
【０００５】
本発明は、こうした問題に鑑みてなされたものであり、スイッチ素子の両端電位差の自励的な振動を抑制する技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた第１発明の電力変換装置は、第１スイッチ素子と、第２スイッチ素子もしくは整流素子と、コンデンサと、主電流経路と、副電流経路とを備える。
【０００７】
第１スイッチ素子は、一対の第１通電電極と第２通電電極との間を、制御電極に印加される電圧または電流に応じて、電気的に導通した導通状態および電気的に導通していない非導通状態の何れか一方に切り換える。コンデンサは、第１スイッチ素子に対して直列に接続される。第２スイッチ素子もしくは整流素子は、第１スイッチ素子に対して直列に接続される。
【０００８】
主電流経路は、第１スイッチ素子により導通状態および非導通状態の何れか一方に切り換える場合に、第１通電電極と第２通電電極との間で電流の交流成分が、コンデンサならびに第２スイッチ素子もしくは整流素子を通って流れる電流経路である。副電流経路は、第１スイッチ素子により導通状態および非導通状態の何れか一方に切り換える場合に、制御電極と第２通電電極との間で電流の交流成分が第１スイッチ素子の外部を通って流れる電流経路である。
【０００９】
そして第１発明の電力変換装置は、第１スイッチ素子により導通状態および非導通状態の何れか一方に切り換える場合に、第１除算値が第２除算値と第３除算値との間の値になるように実装されている。
【００１０】
なお、主電流経路と副電流経路との相互インダクタンスを第１インダクタンスとし、主電流経路の自己インダクタンスと第１インダクタンスとの差を第２インダクタンスとし、副電流経路の自己インダクタンスと第１インダクタンスとの差を第３インダクタンスとする。
【００１１】
また、制御電極と第１通電電極との間の静電容量を第１静電容量とし、制御電極と第２通電電極との間の静電容量を第２静電容量とし、第１通電電極と第２通電電極との間の静電容量を第３静電容量とする。
【００１２】
また、第１インダクタンスを第１静電容量で除した値を第１除算値とし、第２インダクタンスを第２静電容量で除した値を第２除算値とし、第３インダクタンスを第３静電容量で除した値を第３除算値とする。
【００１３】
このように構成された第１発明の電力変換装置は、第１スイッチ素子の導通状態と非導通状態とを切り替える過渡状態において第１並列回路が第１スイッチ素子の第２通電電極と制御電極との間に接続され、第２並列回路が第１スイッチ素子の第１通電電極と第２通電電極との間に接続され、第３並列回路が第１スイッチ素子の制御電極と第１通電電極との間に接続された等価回路を構成する（図４を参照）。なお、第１並列回路、第２並列回路および第３並列回路は、コンデンサとインダクタを互いに並列に接続して構成される。
【００１４】
そして、この等価回路において、第１並列回路、第２並列回路および第３並列回路をそれぞれ、第１インピーダンスを有する負荷、第２インピーダンスを有する負荷、および第３インピーダンスを有する負荷に置き換えると、バルクハウゼン型回路の基本形を得ることができる（図５を参照）。
【００１５】
バルクハウゼン型回路は、回路の発振現象の代表的モデルである。バルクハウゼン型回路が発振することなく安定に動作するためには、バルクハウゼン型回路において、以下に示す第１〜４安定動作条件の何れか一つが成立する必要がある。
【００１６】
第１安定動作条件は、第１インピーダンスが誘導性のリアクタンス（リアクタンスが正値）であり、且つ、第２インピーダンスが容量性のリアクタンス（リアクタンスが負値）であることである。
【００１７】
第２安定動作条件は、第１インピーダンスが容量性のリアクタンス（リアクタンスが負値）であり、且つ、第２インピーダンスが誘導性のリアクタンス（リアクタンスが正値）であることである。
【００１８】
第３安定動作条件は、第１インピーダンスと第３インピーダンスがともに誘導性のリアクタンスであることである。
第４安定動作条件は、第１インピーダンスと第３インピーダンスがともに容量性のリアクタンスであることである。
【００１９】
なお、第１インピーダンス、第２インピーダンスおよび第３インピーダンスは、高調波電流の周波数に応じて誘導性であるか容量性であるかが決定される。具体的には、周波数が共振周波数より低い場合には誘導性であり、共振周波数より高い場合には容量性である。
【００２０】
そして、第１発明の電力変換装置は、第１スイッチ素子により導通状態および非導通状態の何れか一方に切り換える場合に、第１除算値が第２除算値と第３除算値との間の値になるように実装されているために、全周波数帯域において第１〜４安定動作条件の何れかが成立する。これにより、第１発明の電力変換装置は、第１スイッチ素子における一対の第１通電電極と第２通電電極との間の電位差の自励的な振動を抑制することができる。
【００２１】
また第２発明の装置部品は、第１発明の電力変換装置の第１スイッチ素子を備え、第１発明の電力変換装置の一部分を構成する。そして第２発明の装置部品は、変更手段を備える。
【００２２】
変更手段は、第１除算値が第２除算値と第３除算値との間の値になるように、第１インダクタンス、第２インダクタンス、第３インダクタンス、第１静電容量、第２静電容量および第３静電容量の少なくとも一つの値を当該装置部品の外部からの操作によって変更する。
【００２３】
このように構成された第２発明の装置部品は、第１発明の電力変換装置において第１除算値が第２除算値と第３除算値との間の値になるようにするためのものであり、あらかじめ第１除算値が第２除算値と第３除算値との間の値になるように装置部品を実装することが困難な場合であってもなお、第２発明の装置部品の設定を変更することで、第１発明と同様の効果を得ることができる。
【図面の簡単な説明】
【００２４】
【図１】昇圧チョッパ装置１の回路図である。
【図２】トランスを用いた等価回路を示す図である。
【図３】Ｔ型等価回路を用いた等価回路を示す図である。
【図４】Ｙ−Δ変換を適用した等価回路を示す図である。
【図５】バルクハウゼン型回路として表現した等価回路を示す図である。
【図６】ｆｇｓ＜ｆｄｓ＜ｆｇｄの場合における共振周波数とインピーダンスとの関係を示すグラフである。
【図７】ｆｇｓ＜ｆｇｄ＜ｆｄｓの場合における共振周波数とインピーダンスとの関係を示すグラフである。
【図８】ｆｇｄ＜ｆｇｓ＜ｆｄｓの場合における共振周波数とインピーダンスとの関係を示すグラフである。
【図９】第２実施形態の半導体パッケージ９０の回路図である。
【図１０】第２実施形態の半導体パッケージ９０の斜視図である。
【図１１】第３実施形態の半導体パッケージ９０の回路図である。
【図１２】第４実施形態の半導体パッケージ９０の回路図である。
【図１３】第５実施形態の半導体パッケージ９０の回路図である。
【図１４】第６実施形態の半導体パッケージ９０の回路図である。
【図１５】第７実施形態の半導体モジュール１４０の回路図である。
【図１６】第８実施形態の半導体モジュール１４０の回路図である。
【図１７】第９実施形態の半導体モジュール１６０の回路図である。
【図１８】同期整流昇圧チョッパ装置２０１の回路図である。
【図１９】単方向降圧チョッパ装置３０１の回路図である。
【図２０】同期整流降圧チョッパ装置４０１の回路図である。
【発明を実施するための形態】
【００２５】
（第１実施形態）
以下に本発明の第１実施形態を図面とともに説明する。
本実施形態の昇圧チョッパ装置１は、図１に示すように、ダイオード１１、スイッチ素子１２、コンデンサ１３，１４、インダクタ１５、直流電源１６，１７、ドライバ回路１８、出力端子１９およびグランド端子２０を備える。
【００２６】
ダイオード１１は、カソードが出力端子１９に接続されるとともに、アノードがスイッチ素子１２のドレイン１２Ｄに接続される。
スイッチ素子１２は、Ｎチャネル型の電界効果トランジスタであり、ドレイン１２Ｄがダイオード１１のアノードに接続されるとともに、ソース１２Ｓがグランド端子２０に接続される。
【００２７】
コンデンサ１３は、一端がコンデンサ１４とダイオード１１のカソードとの接続点に接続されるとともに、他端がグランド端子２０に接続される。またコンデンサ１４は、一端が出力端子１９とコンデンサＣ１との接続点に接続されるとともに、他端がグランド端子２０に接続される。なおコンデンサ１４は、電源を十分に平滑することができるように、静電容量が大きい電解コンデンサである。またコンデンサ１３は、コンデンサ１４より静電容量の小さい表面実装コンデンサである。
【００２８】
インダクタ１５は、一端が直流電源１６に接続されるとともに、他端がダイオード１１とスイッチ素子１２との接続点に接続されている。
直流電源１６は、正極がインダクタ１５に接続されるとともに、負極がグランド端子２０に接続される。
【００２９】
直流電源１７は、正極がドライバ回路１８の電源端子に接続されるとともに、負極がグランド端子２０に接続される。
ドライバ回路１８は、直流電源１７の正極とスイッチ素子１２のゲート１２Ｇとの間の通電経路を連通するオン状態と、その通電経路を遮断して直流電源１７の負極とスイッチ素子１２のゲート１２Ｇとの間の通電経路を連通するオフ状態との何れかの状態になるように駆動される。
【００３０】
このように構成された昇圧チョッパ装置１は、スイッチ素子１２をオン／オフさせることにより、出力端子１９に直流電源１６より高い電圧を発生させることができる。すなわち、まずスイッチ素子１２をオンすると、インダクタ１５に磁気エネルギーが蓄積される。その後にスイッチ素子１２をオフすると、インダクタ１５に蓄積された磁気エネルギーにより、インダクタ１５とスイッチ素子１２との接続点での電圧が上昇し、コンデンサ１４に電荷が蓄積される。この動作を繰り返すことにより、出力端子１９の電圧が上昇する。
【００３１】
ここで、主電流経路Ｒｍ（後述）のインダクタンス成分のうち、ゲート電流経路Ｒｇ（後述）に電圧を誘導しないインダクタンス成分をＬｄとする。一方、主電流経路Ｒｍのインダクタンス成分のうち、ゲート電流経路Ｒｇに電圧を誘導するインダクタンス成分をＬｓとする。また、ゲート電流経路Ｒｇのインダクタンス成分のうち、主電流経路Ｒｍに電圧を誘導しないインダクタンス成分をＬｇとする。
【００３２】
さらに、スイッチ素子１２のゲート１２Ｇとソース１２Ｓとの間の静電容量をＣｇｓ、ドレイン１２Ｄとソース１２Ｓとの間の静電容量をＣｄｓ、ゲート１２Ｇとドレイン１２Ｄとの間の静電容量をＣｇｄとする。
【００３３】
そして昇圧チョッパ装置１は、下式（１）または下式（２）が成立するように形成されている。
【００３４】
【数１】
0006365172.tif 000002
【００３５】
これにより、スイッチングにより発生したノイズ電圧に起因してスイッチ素子１２のドレイン１２Ｄの電圧が自励的に振動する誤動作が長時間継続してしまうのを抑制することができる。
【００３６】
式（１），（２）により上記振動を抑制することができる原理を以下に説明する。
昇圧チョッパ装置１のスイッチ素子１２をオン／オフする際には、スイッチ素子１２のドレイン１２Ｄに流れる電流の量が急激に変化する。このため、スイッチ素子１２のスイッチングの瞬間に、大きな高調波電流がドレイン電流に重畳する。他方でインダクタ電流は、スイッチングの瞬間などの短時間では、一定電流とみなすことができる。このため、この高調波電流はインダクタ１５に流れることができず、ダイオード１１に流れることになる。
【００３７】
そして高調波電流は、ダイオード１１を通過した後に、直近のコンデンサ１３に流れ、スイッチ素子１２のソース１２Ｓに到る。このように、高調波電流の経路は、スイッチ素子１２のドレイン１２Ｄから、ダイオード１１とコンデンサ１３を通って、スイッチ素子１２のソース１２Ｓに到るループ状の電流経路を形成する。以下、この電流経路を主電流経路Ｒｍという。
【００３８】
また、スイッチ素子１２をオン／オフする際には、スイッチ素子１２のゲート１２Ｇが短時間で急激に充放電される。このため、スイッチ素子１２のゲート１２Ｇを流れる電流にも大きな高調波電流が重畳する。
【００３９】
スイッチ素子１２がオン状態に切り替わるときには、この高調波電流は、スイッチ素子１２のゲート１２Ｇからドライバ回路１８を通過し、直流電源１７の正極から直流電源１７の平滑コンデンサを介してスイッチ素子１２のソース１２Ｓに到る。このように、高調波電流の経路は、スイッチ素子１２のゲート１２Ｇから、ドライバ回路１８と直流電源１７とを通って、スイッチ素子１２のソース１２Ｓに到るループ状の電流経路を形成する。以下、この電流経路をオン時ゲート電流経路Ｒｇ１という。
【００４０】
スイッチ素子１２がオフ状態に切り替わるときには、スイッチ素子１２のゲート１２Ｇからドライバ回路１８を通過し、スイッチ素子１２のソース１２Ｓに到る。このように、高調波電流の経路は、スイッチ素子１２のゲート１２Ｇから、ドライバ回路１８を通って、スイッチ素子１２のソース１２Ｓに到るループ状の電流経路を形成する。以下、この電流経路をオフ時ゲート電流経路Ｒｇ２という。
【００４１】
なお、オン時ゲート電流経路Ｒｇ１とオフ時ゲート電流経路Ｒｇ２をまとめてゲート電流経路Ｒｇという。すなわち、単にゲート電流経路Ｒｇという場合には、スイッチ素子１２がオン状態に切り替わるときにはオン時ゲート電流経路Ｒｇ１を指し、スイッチ素子１２がオフ状態に切り替わるときにはオフ時ゲート電流経路Ｒｇ２を指すものとする。
【００４２】
ここで、上記の高調波電流に関して、昇圧チョッパ装置１に対応する等価回路を求める。主電流経路Ｒｍとゲート電流経路Ｒｇの平滑コンデンサは、一般に高調波電流に関して十分な静電容量を持って平滑できると近似できるため、短絡除去することができる。一方、主電流経路Ｒｍとゲート電流経路Ｒｇはスイッチ素子１２のソース１２Ｓ付近の電流経路を一部共有するとともに、両経路間の磁気結合も無視できないものとする。このため、昇圧チョッパ装置１では、図２に示すように、主電流経路Ｒｍとゲート電流経路Ｒｇを、インダクタ３１とインダクタ３２を備えて自己インダクタンスと相互インダクタンスが存在するトランス３０とみなした等価回路で表現することができる。
【００４３】
ここで、トランス３０の相互インダクタンスＬｓは、主電流経路Ｒｍの通電電流ｉｄに対して、ゲート電流経路Ｒｇ上に、下式（３）に示す誘導電圧ｖｍを誘導するものとする。
【００４４】
【数２】
0006365172.tif 000003
【００４５】
また、主電流経路Ｒｍとゲート電流経路Ｒｇにはそれぞれ、自己インダクタンスＬｄ’と自己インダクタンス Ｌｇ’が存在する。このため、図２に示すトランス３０は、図３に示すように、インダクタ４１，４２，４３の一端を互いに連結して構成されたＴ型等価回路４０で置き換えることができる。そして、インダクタ４１，４２，４３のインダクタンスをそれぞれＬｓ，Ｌｄ，Ｌｇと表記すると、インダクタ４２，４３のインダクタンスＬｄ，Ｌｇは、下式（４），（５）で表される。
【００４６】
【数３】
0006365172.tif 000004
【００４７】
図３では、スイッチ素子１２の各端子間に寄生する静電容量をコンデンサ５１，５２，５３として示している。そして、コンデンサ５１，５２，５３の静電容量をそれぞれ、Ｃｇｓ,Ｃｄｓ,Ｃｇｄと表記する。ただし図３では、配線に寄生する抵抗と、ドライバ回路１８および平滑コンデンサの寄生抵抗を無視している。
【００４８】
図３に示す等価回路が発振回路に属するという考えに基づき、配線に寄生するインダクタンスＬｇ，Ｌｄ，Ｌｓ（図３を参照）は、Ｙ−Δ変換を用いることで、図４に示す等価回路に変換することができる。
【００４９】
このとき、図４に示す等価回路は、スイッチ素子１２の各端子間において、互いに並列に接続されたコンデンサとインダクタがスイッチ素子１２の各端子間に接続されて構成される。
【００５０】
具体的には、互いに並列に接続されたコンデンサ５１とインダクタ６１で構成される並列回路７１が、スイッチ素子１２のゲート１２Ｇとソース１２Ｓとの間に接続されている。また、互いに並列に接続されたコンデンサ５２とインダクタ６２で構成される並列回路７２が、スイッチ素子１２のドレイン１２Ｄとソース１２Ｓとの間に接続されている。また、互いに並列に接続されたコンデンサ５３とインダクタ６３で構成される並列回路７３が、スイッチ素子１２のゲート１２Ｇとドレイン１２Ｄとの間に接続されている。なお、インダクタ６１，６２，６３のインダクタンスをそれぞれＬｇｓ，Ｌｄｓ，Ｌｇｄと表記する。
【００５１】
また、Ｙ-Δ変換の公式から、インダクタンスＬｇ，Ｌｄ，Ｌｓと、インダクタンスＬｄｓ，Ｌｇｓ，Ｌｇｄとの間には、下式（６）で表される関係が成立する。
【００５２】
【数４】
0006365172.tif 000005
【００５３】
そして、図４に示す等価回路が発振回路であるという考えに基づき、図５に示すように、並列回路７１，７２，７３をそれぞれ、インピーダンスＺｄｓ，Ｚｇｄ，Ｚｇｓを有する負荷８１，８２，８３に置き換えると、バルクハウゼン型回路の基本形を得ることができる。
【００５４】
バルクハウゼン型回路は、回路の発振現象の代表的モデルである。バルクハウゼン型回路が発振することなく安定に動作するためには、バルクハウゼン型回路において、以下に示す第１〜４安定動作条件の何れか一つが成立する必要がある。
【００５５】
第１安定動作条件は、インピーダンスＺｇｓが誘導性のリアクタンス（リアクタンスが正値）であり、且つ、インピーダンスＺｄｓが容量性のリアクタンス（リアクタンスが負値）であることである。
【００５６】
第２安定動作条件は、インピーダンスＺｇｓが容量性のリアクタンス（リアクタンスが負値）であり、且つ、インピーダンスＺｄｓが誘導性のリアクタンス（リアクタンスが正値）であることである。
【００５７】
第３安定動作条件は、インピーダンスＺｇｓとインピーダンスＺｇｄがともに誘導性のリアクタンスであることである。
第４安定動作条件は、インピーダンスＺｇｓとインピーダンスＺｇｄがともに容量性のリアクタンスであることである。
【００５８】
なお、インピーダンスＺｄｓ，Ｚｇｄ，Ｚｇｓは、並列回路７１，７２，７３のインピーダンスであるため、高調波電流の周波数に応じて誘導性であるか容量性であるかが決定される。具体的には、周波数が共振周波数より低い場合には誘導性であり、共振周波数より高い場合には容量性である。
【００５９】
そこで、全周波数帯域において第１〜４安定動作条件の何れかが成立する共振周波数ｆｇｓ，ｆｄｓ，ｆｇｄの大小関係を議論する。共振周波数ｆｇｓ，ｆｄｓ，ｆｇｄはそれぞれ、インピーダンスＺｇｓ，Ｚｄｓ，Ｚｇｄの共振周波数である。
【００６０】
例えば、共振周波数ｆｇｓが共振周波数ｆｄｓ以下（ｆｇｓ≦ｆｄｓ）である場合において、全周波数帯域で安定動作が可能となるのは、ｆｇｓ＜ｆｇｄ＜ｆｄｓの関係が成立するときのみである。
【００６１】
具体的には、図６に示すように、ｆｇｓ＜ｆｄｓ＜ｆｇｄの関係が成立している場合には、高調波電流の周波数がｆｄｓからｆｇｄまでの範囲内にあるときに発振のおそれがある。また図７に示すように、ｆｇｓ＜ｆｇｄ＜ｆｄｓの関係が成立している場合には、全周波数帯域で安定動作が可能となる。また図８に示すように、ｆｇｄ＜ｆｇｓ＜ｆｄｓの関係が成立している場合には、高調波電流の周波数がｆｇｄからｆｇｓまでの範囲内にあるときに発振のおそれがある。
【００６２】
同様に、共振周波数ｆｄｓが共振周波数ｆｇｓ以下（ｆｄｓ≦ｆｇｓ）である場合には、ｆｄｓ≦ｆｇｄ≦ｆｇｓの関係が成立するときに全周波数帯域で安定動作が可能となる。
【００６３】
以上より、下式（７）または下式（８）が成立する場合に、スイッチ素子１２のスイッチングの瞬間に発生する高周波に起因した自励発振が発生しない。
【００６４】
【数５】
0006365172.tif 000006
【００６５】
また、式（７），（８）において共振周波数をインダクタンスとキャパシタンスによって表現して整理すると、下式（９），（１０）が得られる。
【００６６】
【数６】
0006365172.tif 000007
【００６７】
したがって、下式（１１）または下式（１２）が成立する場合に、スイッチ素子１２のスイッチングの瞬間に発生する高周波に起因した自励発振が発生しない。
【００６８】
【数７】
0006365172.tif 000008
【００６９】
ここで、スイッチ素子１２がオン状態のときにおけるゲート電流経路Ｒｇ（すなわち、オン時ゲート電流経路Ｒｇ１）の寄生インダクタンスをＬ’ｇ＿ｏｎと表記する。スイッチ素子１２がオフ状態のときにおけるゲート電流経路Ｒｇ（すなわち、オフ時ゲート電流経路Ｒｇ２）の寄生インダクタンスをＬ’ｇ＿ｏｆｆと表記する。
【００７０】
さらに、下式（１３），（１４）に示す関係式によってＬｇ＿ｏｎおよびＬｇ＿ｏｆｆを定義する。
【００７１】
【数８】
0006365172.tif 000009
【００７２】
昇圧チョッパ装置１は、式（１１）、（１２）の関係を満たすようにするため、下式（１５）と下式（１６）が成立するように実装される。
【００７３】
【数９】
0006365172.tif 000010
【００７４】
なお、寄生容量Ｃｇｓ，Ｃｄｓ，Ｃｇｄは一般に必ずしも一定値ではなく、電圧による依存性がある。このため、寄生容量を以下のように定義する。すなわち、微小交流電流に対する静電容量Ｃ’を、両端に印加される直流電圧Ｖの関数とする。
【００７５】
そして、回路の所定の動作上でスイッチングに伴い寄生容量の端子電圧がＶ１からＶ２へ変化する場合には、寄生容量Ｃは、下式（１７）に示すように、端子電圧を変化させるために寄生容量に投入した電力を、電圧の変化量の２乗の半分で除したものと定義すればよい。
【００７６】
【数１０】
0006365172.tif 000011
【００７７】
昇圧チョッパ装置１に適用されたアプローチは、スイッチングノイズが自己増幅するためにスイッチングノイズが小さくても連鎖的誤動作が発生する可能性があり、自己増幅機能を除去する必要があるという概念に基づいている。なお、ノイズが半導体スイッチの動作によって自己増幅するという考えは、パワーエレクトロニクスでは全く例がない独自の概念である。なぜなら、電力変換技術に用いられる半導体スイッチはオン状態かオフ状態のいずれかの状態にして使うものであり、いずれの状態でもアナログ的な増幅機能を持たないためである。
【００７８】
一般には、半導体スイッチはオン状態かオフ状態にするため、増幅機能を有しない。しかし、昇圧チョッパ装置１では、スイッチングの過渡的な瞬間において半導体スイッチがオンでもオフでもない状態になるため、この瞬間ではアナログ回路として動作できることに本願では着目した。
【００７９】
このように構成された昇圧チョッパ装置１は、スイッチ素子１２と、コンデンサ１３と、ダイオード１１と、主電流経路Ｒｍと、ゲート電流経路Ｒｇとを備える。
スイッチ素子１２は、一対のドレイン１２Ｄとソース１２Ｓとの間を、ゲート１２Ｇに印加される電圧または電流に応じて、電気的に導通した導通状態および電気的に導通していない非導通状態の何れか一方に切り換える。コンデンサ１３は、スイッチ素子１２に対して直列に接続される。ダイオード１１は、スイッチ素子１２に対して直列に接続される。
【００８０】
主電流経路Ｒｍは、スイッチ素子１２により導通状態および非導通状態の何れか一方に切り換える場合に、ドレイン１２Ｄとソース１２Ｓとの間で電流の交流成分がダイオード１１およびコンデンサ１３を通って流れる電流経路である。ゲート電流経路Ｒｇは、スイッチ素子１２により導通状態および非導通状態の何れか一方に切り換える場合に、ゲート１２Ｇとソース１２Ｓとの間で電流の交流成分がスイッチ素子１２の外部を通って流れる電流経路である。
【００８１】
そして昇圧チョッパ装置１は、スイッチ素子１２により導通状態および非導通状態の何れか一方に切り換える場合に、第１除算値が第２除算値と第３除算値との間の値になるように実装されている。
【００８２】
なお、主電流経路Ｒｍとゲート電流経路Ｒｇとの相互インダクタンスはインダクタンスＬｓ、主電流経路Ｒｍの自己インダクタンスとインダクタンスＬｓとの差はインダクタンスＬｄ、ゲート電流経路Ｒｇの自己インダクタンスとインダクタンスＬｓとの差はインダクタンスＬｇである。
【００８３】
また、ゲート１２Ｇとドレイン１２Ｄとの間の静電容量は静電容量Ｃｇｄ、ゲート１２Ｇとソース１２Ｓとの間の静電容量は静電容量Ｃｇｓ、ドレイン１２Ｄとソース１２Ｓとの間の静電容量は静電容量Ｃｄｓである。
【００８４】
また、インダクタンスＬｓを静電容量Ｃｇｄで除した値が第１除算値、インダクタンスＬｄを静電容量Ｃｇｓで除した値が第２除算値、インダクタンスＬｇを静電容量Ｃｄｓで除した値が第３除算値である。
【００８５】
このように構成された昇圧チョッパ装置１は、スイッチ素子１２により導通状態および非導通状態の何れか一方に切り換える場合に、全周波数帯域においてバルクハウゼン型回路の第１〜４安定動作条件の何れかが成立する。これにより昇圧チョッパ装置１は、スイッチ素子１２のドレイン１２Ｄの電圧の自励的な振動を抑制することができる。
【００８６】
以上説明した実施形態において、昇圧チョッパ装置１は本発明における電力変換装置、スイッチ素子１２は本発明における第１スイッチ素子、コンデンサ１３は本発明におけるコンデンサ、ダイオード１１は本発明における整流素子、主電流経路Ｒｍは本発明における主電流経路、ゲート電流経路Ｒｇは本発明における副電流経路である。
【００８７】
また、ドレイン１２Ｄは本発明における第１通電電極、ソース１２Ｓは本発明における第２通電電極、ゲート１２Ｇは本発明における制御電極である。
また、インダクタンスＬｓは本発明における第１インダクタンス、インダクタンスＬｄは本発明における第２インダクタンス、インダクタンスＬｇは本発明における第３インダクタンスである。
【００８８】
また、静電容量Ｃｇｄは本発明における第１静電容量、静電容量Ｃｇｓは本発明における第２静電容量、静電容量Ｃｄｓは本発明における第３静電容量である。
（第２実施形態）
以下に本発明の第２実施形態を図面とともに説明する。なお第２実施形態では、第１実施形態と異なる部分を説明する。
【００８９】
第２実施形態の昇圧チョッパ装置１は、図９に示すように、半導体パッケージ９０とコンデンサ９１，９２とジャンパ９３，９４が追加された点以外は第１実施形態と同じである。
【００９０】
半導体パッケージ９０は、その内部に、スイッチ素子１２とコンデンサ９１，９２とジャンパ９３，９４を封止する。また半導体パッケージ９０は、ドレイン端子９６、ゲート端子９７およびソース端子９８を備える。ドレイン端子９６は、スイッチ素子１２のドレイン１２Ｄに接続するための端子である。ゲート端子９７は、スイッチ素子１２のゲート１２Ｇに接続するための端子である。ソース端子９８は、スイッチ素子１２のソース１２Ｓに接続するための端子である。
【００９１】
コンデンサ９１，９２は、一端がスイッチ素子１２のドレイン１２Ｄに接続されるとともに、他端がスイッチ素子１２のゲート１２Ｇに接続される。
ジャンパ９３は、コンデンサ９１の他端とスイッチ素子１２のゲート１２Ｇとの間の通電経路に設けられ、その通電経路を遮断している。またジャンパ９４は、コンデンサ９２の他端とスイッチ素子１２のゲート１２Ｇとの間の通電経路に設けられ、その通電経路を遮断している。
【００９２】
そして、スイッチ素子１２とコンデンサ９１，９２とジャンパ９３，９４は、半導体パッケージ９０内に封止されている。
なお、ジャンパ９３，９４は、図１０に示すように、半導体パッケージ９０の表面に形成された凹部９９によって露出するように設けられている。
【００９３】
このため、ジャンパ９３を短絡することにより、スイッチ素子１２のゲート１２Ｇとソース１２Ｓとの間に、コンデンサ９１による静電容量を付加することができる。同様に、ジャンパ９４を短絡することにより、スイッチ素子１２のゲート１２Ｇとソース１２Ｓとの間に、コンデンサ９２による静電容量を付加することができる。
【００９４】
このように構成された半導体パッケージ９０は、ドレイン１２Ｄとゲート１２Ｇとの間に接続されるコンデンサ９１，９２を備え、コンデンサ９１，９２をドレイン１２Ｄとゲート１２Ｇとの間に接続するか否かをジャンパ９３，９４で選択することにより、第１除算値が第２除算値と第３除算値との間の値になるように、静電容量Ｃｇｄの値を変更することができる。
【００９５】
これにより、半導体パッケージ９０を用いて昇圧チョッパ装置１を構成する際において配線の取り回しが自由にできない場合に、第１除算値が第２除算値と第３除算値との間の値になるように、半導体パッケージ９０の外部からの操作によって静電容量Ｃｇｄの値を変更することができる。このため、半導体パッケージ９０を用いて構成された昇圧チョッパ装置１は、ドレイン端子９６の電圧の自励的な振動を抑制することができる。
【００９６】
また、静電容量Ｃｇｄは小さいため、コンデンサ９１，９２も小さな静電容量で済み、結果としてコンデンサ９１，９２の体格は小さくて済む。これにより、コンデンサ９１，９２の追加に起因して半導体パッケージ９０の体格が増加するのを抑制することができる。
【００９７】
以上説明した実施形態において、半導体パッケージ９０は本発明における装置部品、コンデンサ９１，９２とジャンパ９３，９４は本発明における変更手段、コンデンサ９１，９２は本発明における電極間コンデンサである。
【００９８】
（第３実施形態）
以下に本発明の第３実施形態を図面とともに説明する。なお第３実施形態では、第２実施形態と異なる部分を説明する。
【００９９】
第３実施形態の昇圧チョッパ装置１は、図１１に示すように、ジャンパ９３，９４の代わりに短絡パターン１０１，１０２が追加された点以外は第２実施形態と同じである。
短絡パターン１０１は、コンデンサ９１の他端とスイッチ素子１２のゲート１２Ｇとの間の通電経路に設けられ、その通電経路を連通している。また短絡パターン１０２は、コンデンサ９２の他端とスイッチ素子１２のゲート１２Ｇとの間の通電経路に設けられ、その通電経路を連通している。
【０１００】
このため、短絡パターン１０１を切断することにより、スイッチ素子１２のゲート１２Ｇとソース１２Ｓとの間に付加されていたコンデンサ９１の静電容量を除去することができる。同様に、短絡パターン１０２を切断することにより、スイッチ素子１２のゲート１２Ｇとソース１２Ｓとの間に付加されていたコンデンサ９２の静電容量を除去することができる。
【０１０１】
このように構成された半導体パッケージ９０は、ドレイン１２Ｄとゲート１２Ｇとの間に接続されるコンデンサ９１，９２を備え、コンデンサ９１，９２をドレイン１２Ｄとゲート１２Ｇとの間に接続するか否かを短絡パターン１０１，１０２で選択することにより、第１除算値が第２除算値と第３除算値との間の値になるように、静電容量Ｃｇｄの値を変更することができる。
【０１０２】
また、静電容量Ｃｇｄは小さいため、コンデンサ９１，９２も小さな静電容量で済み、結果としてコンデンサ９１，９２の体格は小さくて済む。これにより、コンデンサ９１，９２の追加に起因して半導体パッケージ９０の体格が増加するのを抑制することができる。
【０１０３】
以上説明した実施形態において、コンデンサ９１，９２と短絡パターン１０１，１０２は本発明における変更手段である。
（第４実施形態）
以下に本発明の第４実施形態を図面とともに説明する。なお第４実施形態では、第２実施形態と異なる部分を説明する。
【０１０４】
第４実施形態の昇圧チョッパ装置１は、図１２に示すように、ジャンパ９３，９４の代わりにスイッチ素子１１１，１１２と選択端子１１６，１１７が追加された点以外は第２実施形態と同じである。
【０１０５】
スイッチ素子１１１は、コンデンサ９１の他端とスイッチ素子１２のゲート１２Ｇとの間の通電経路に設けられ、この通電経路を連通するオン状態と、この通電経路を遮断するオフ状態との何れかの状態になるように駆動される。スイッチ素子１１２は、コンデンサ９２の他端とスイッチ素子１２のゲート１２Ｇとの間の通電経路に設けられ、この通電経路を連通するオン状態と、この通電経路を遮断するオフ状態との何れかの状態になるように駆動される。
【０１０６】
選択端子１１６は、スイッチ素子１１１のゲートに接続される。選択端子１１７は、スイッチ素子１１２のゲートに接続される。
このため、選択端子１１６に直流電源を接続してスイッチ素子１１１をオン状態にすることにより、スイッチ素子１２のゲート１２Ｇとソース１２Ｓとの間に、コンデンサ９１による静電容量を付加することができる。同様に、選択端子１１７に直流電源を接続してスイッチ素子１１２をオン状態にすることにより、スイッチ素子１２のゲート１２Ｇとソース１２Ｓとの間に、コンデンサ９２による静電容量を付加することができる。
【０１０７】
このように構成された半導体パッケージ９０は、ドレイン１２Ｄとゲート１２Ｇとの間に接続されるコンデンサ９１，９２を備え、コンデンサ９１，９２をドレイン１２Ｄとゲート１２Ｇとの間に接続するか否かをスイッチ素子１１１，１１２で選択することにより、第１除算値が第２除算値と第３除算値との間の値になるように、静電容量Ｃｇｄの値を変更することができる。
【０１０８】
また、静電容量Ｃｇｄは小さいため、コンデンサ９１，９２も小さな静電容量で済み、結果としてコンデンサ９１，９２の体格は小さくて済む。これにより、コンデンサ９１，９２の追加に起因して半導体パッケージ９０の体格が増加するのを抑制することができる。
【０１０９】
以上説明した実施形態において、コンデンサ９１，９２とスイッチ素子１１１，１１２は本発明における変更手段である。
（第５実施形態）
以下に本発明の第５実施形態を図面とともに説明する。なお第５実施形態では、第２実施形態と異なる部分を説明する。
【０１１０】
第５実施形態の昇圧チョッパ装置１は、図１３に示すように、コンデンサ９１，９２とジャンパ９３，９４の代わりに引き出し線１２１，１２２，１２３，１２４と引き出し端子１２６，１２７，１２８，１２９が追加された点以外は第２実施形態と同じである。
【０１１１】
引き出し線１２１，１２２，１２３，１２４はそれぞれ、その一端が接続点ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４に接続される。接続点ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４は、ソース端子９８とスイッチ素子１２のソース１２Ｓとの間の配線Ｗ１上に設けられている。また、接続点ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４は、配線Ｗ１に沿ってスイッチ素子１２のソース１２Ｓに到るまでの距離が短いものから順に接続点ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４となるように配線Ｗ１上に配置されている。
【０１１２】
さらに、引き出し線１２１，１２２，１２３，１２４はそれぞれ、その他端が引き出し端子１２６，１２７，１２８，１２９に接続される。
このように構成された半導体パッケージ９０は、引き出し線１２１，１２２，１２３，１２４の何れか一つを選択して、主電流経路Ｒｍとゲート電流経路Ｒｇとが共有する配線の長さを変更することにより、インダクタンスＬｓの値を変更することができる。
【０１１３】
これにより、半導体パッケージ９０を用いて昇圧チョッパ装置１を構成する際において配線の取り回しが自由にできない場合に、第１除算値が第２除算値と第３除算値との間の値になるように、半導体パッケージ９０の外部からの操作によってインダクタンスＬｓの値を変更することができる。このため、半導体パッケージ９０を用いて構成された昇圧チョッパ装置１は、ドレイン端子９６の電圧の自励的な振動を抑制することができる。
【０１１４】
また、インダクタンスＬｓは小さいため、インダクタンスＬｓの調整のためにスイッチ素子１２のソース１２Ｓと接続点ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４との間隔を短くすることができる。これにより、配線Ｗ１に接続点ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４を設けることで配線Ｗ１の配線長が伸びて半導体パッケージ９０の体格が増加するのを抑制することができる。
【０１１５】
以上説明した実施形態において、接続点ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４および引き出し線１２１，１２２，１２３，１２４は本発明における変更手段である。
（第６実施形態）
以下に本発明の第６実施形態を図面とともに説明する。なお第６実施形態では、第２実施形態と異なる部分を説明する。
【０１１６】
第６実施形態の昇圧チョッパ装置１は、図１４に示すように、コンデンサ９１，９２とジャンパ９３，９４の代わりに引き出し線１３１，１３２と引き出し端子１３６，１３７が追加された点以外は第２実施形態と同じである。
【０１１７】
引き出し線１３１，１３２は、その一端が接続点ＣＰ１１に接続される。接続点ＣＰ１１は、ソース端子９８とスイッチ素子１２のソース１２Ｓとの間の配線Ｗ１上に設けられている。
【０１１８】
さらに、引き出し線１３１，１３２はそれぞれ、その他端が引き出し端子１３６，１３７に接続される。
引き出し線１３１は、引き出し線１３１に沿って接続点ＣＰ１１に到るまでの配線の一部において、配線Ｗ１と近接するように配置される。
【０１１９】
一方、引き出し線１３２は、引き出し線１３２に沿って接続点ＣＰ１１に到るまでの配線の一部において、接続点ＣＰ１１からソース端子９８へ向かう方向とは逆の方向に向かって延びるように配置される。
【０１２０】
このため、引き出し端子１３６をドライバ回路１８に接続した場合と、引き出し端子１３７をドライバ回路１８に接続した場合とで、主電流経路Ｒｍとゲート電流経路Ｒｇの磁気結合の向き（極性）が互いに逆になる。
【０１２１】
このように構成された半導体パッケージ９０は、引き出し線１３１，１３２の何れか一つを選択して、主電流経路Ｒｍとゲート電流経路Ｒｇとの間の磁気結合の極性を変更することにより、インダクタンスＬｓの値を変更することができる。
【０１２２】
また、インダクタンスＬｓは小さいため、インダクタンスＬｓの調整のための磁気結合は小さくて済み、結果として引き出し線１３１，１３２を短くすることができる。これにより、引き出し線１３１，１３２の追加に起因して半導体パッケージ９０の体格が増加するのを抑制することができる。
【０１２３】
以上説明した実施形態において、引き出し線１３１，１３２は本発明における変更手段である。
（第７実施形態）
以下に本発明の第７実施形態を図面とともに説明する。なお第７実施形態では、第１実施形態と異なる部分を説明する。
【０１２４】
第７実施形態の昇圧チョッパ装置１は、図１５に示すように、ループ配線１４１とジャンパ１４２とドレイン端子１４３とソース端子１４４が追加された点以外は第１実施形態と同じである。
【０１２５】
なお、スイッチ素子１２、直流電源１７、ドライバ回路１８、ループ配線１４１、ジャンパ１４２、ドレイン端子１４３およびソース端子１４４は半導体モジュール１４０を構成している。
【０１２６】
ループ配線１４１は、ループ状の配線であり、オフ時ゲート電流経路Ｒｇ２の内周側においてオフ時ゲート電流経路Ｒｇ２に沿って配置される。
ジャンパ１４２は、ループ配線１４１上に設けられ、ループ配線１４１の通電経路を遮断している。このため、ジャンパ１４２を短絡することにより、ループ配線１４１はループ状の電流経路を形成する。そして、オフ時ゲート電流経路Ｒｇ２に電流が流れると、ループ配線１４１の電流経路に、オフ時ゲート電流経路Ｒｇ２で発生した磁束を打ち消そうとする磁束を発生させる誘導電流が流れる。このため、ジャンパ１４２の短絡と開放に伴い、インダクタンスＬｇの値が変化する。
【０１２７】
ドレイン端子１４３は、スイッチ素子１２のドレイン１２Ｄに接続するための端子である。ソース端子１４４は、スイッチ素子１２のソース１２Ｓに接続するための端子である。
【０１２８】
このように構成された半導体モジュール１４０は、ループ配線１４１とジャンパ１４２を用いて、オフ時ゲート電流経路Ｒｇ２に沿って近接するループ状の配線の短絡および開放の何れかを選択することにより、第１除算値が第２除算値と第３除算値との間の値になるように、インダクタンスＬｇの値を変更することができる。
【０１２９】
これにより、半導体モジュール１４０を用いて昇圧チョッパ装置１を構成する際において配線の取り回しが自由にできない場合に、第１除算値が第２除算値と第３除算値との間の値になるように、半導体モジュール１４０の外部からの操作によってインダクタンスＬｇの値を変更することができる。このため、半導体モジュール１４０を用いて構成された昇圧チョッパ装置１は、ドレイン端子１４３の電圧の自励的な振動を抑制することができる。
【０１３０】
以上説明した実施形態において、半導体モジュール１４０は本発明における装置部品、ループ配線１４１とジャンパ１４２は本発明における変更手段である。
（第８実施形態）
以下に本発明の第８実施形態を図面とともに説明する。なお第８実施形態では、第７実施形態と異なる部分を説明する。
【０１３１】
第８実施形態の昇圧チョッパ装置１は、図１６に示すように、ループ配線１４１とジャンパ１４２の代わりにジャンパ１５１，１５２，１５３，１５４が追加された点と、ドライバ回路１８とスイッチ素子１２のゲート１２Ｇとの間のゲート配線が変更された点以外は第７実施形態と同じである。
【０１３２】
なお、スイッチ素子１２、直流電源１７、ドライバ回路１８、ドレイン端子１４３、ソース端子１４４およびジャンパ１５１，１５２，１５３，１５４は半導体モジュール１４０を構成している。
【０１３３】
まずゲート配線は、配線Ｗ２と配線Ｗ３とにより構成されている。配線Ｗ２は、一端がスイッチ素子１２のゲート１２Ｇに接続されるとともに、他端が未接続の状態とされる。配線Ｗ３は、一端がドライバ回路１８に接続されるとともに、他端が未接続の状態とされる。
【０１３４】
ジャンパ１５１，１５２，１５３，１５４はそれぞれ、その一端が接続点ＣＰ２１，ＣＰ２２，ＣＰ２３，ＣＰ２４に接続され、他端が接続点ＣＰ２６，ＣＰ２７，ＣＰ２８，ＣＰ２９に接続される。
【０１３５】
接続点ＣＰ２１，ＣＰ２２，ＣＰ２３，ＣＰ２４は、配線Ｗ２に沿ってスイッチ素子１２のゲート１２Ｇに到るまでの距離が長いものから順に接続点ＣＰ２１，ＣＰ２２，ＣＰ２３，ＣＰ２４となるように配線Ｗ２上に配置されている。接続点ＣＰ２６，ＣＰ２７，ＣＰ２８，ＣＰ２９は、配線Ｗ３に沿ってドライバ回路１８に到るまでの距離が短いものから順に接続点ＣＰ２６，ＣＰ２７，ＣＰ２８，ＣＰ２９となるように配線Ｗ３上に配置されている。
【０１３６】
このように構成された半導体モジュール１４０は、配線Ｗ２，Ｗ３とジャンパ１５１，１５２，１５３，１５４を用いて、ゲート電流経路Ｒｇを構成する配線の長さを変更することにより、第１除算値が第２除算値と第３除算値との間の値になるように、インダクタンスＬｇの値を変更することができる。
【０１３７】
以上説明した実施形態において、配線Ｗ２，Ｗ３とジャンパ１５１，１５２，１５３，１５４は本発明における変更手段である。
（第９実施形態）
以下に本発明の第９実施形態を図面とともに説明する。なお第９実施形態では、第１実施形態と異なる部分を説明する。
【０１３８】
第９実施形態の昇圧チョッパ装置１は、図１７に示すように、ジャンパ１６１，１６２，１６３，１６４，１６５、抵抗１６６、ゲート端子１６７、電圧入力端子１６８、電圧出力端子１６９およびグランド端子１７０が追加された点と、ダイオード１１とコンデンサ１３との間の配線が変更された点以外は第１実施形態と同じである。
【０１３９】
なお、ダイオード１１、スイッチ素子１２、コンデンサ１３、ジャンパ１６１，１６２，１６３，１６４，１６５、抵抗１６６、ゲート端子１６７、電圧入力端子１６８、電圧出力端子１６９およびグランド端子１７０は半導体モジュール１６０を構成している。
【０１４０】
まず、ダイオード１１とコンデンサ１３との間の配線は、配線Ｗ４と配線Ｗ５とにより構成されている。配線Ｗ４は、一端がダイオード１１のカソードに接続されるとともに、他端が未接続の状態とされる。配線Ｗ５は、一端がコンデンサ１３に接続されるとともに、他端が未接続の状態とされる。
【０１４１】
ジャンパ１６１，１６２，１６３，１６４，１６５はそれぞれ、その一端が接続点ＣＰ３１，ＣＰ３２，ＣＰ３３，ＣＰ３４，ＣＰ３５に接続され、他端が接続点ＣＰ３６，ＣＰ３７，ＣＰ３８，ＣＰ３９，ＣＰ４０に接続される。
【０１４２】
接続点ＣＰ３１，ＣＰ３２，ＣＰ３３，ＣＰ３４，ＣＰ３５は、配線Ｗ４に沿ってダイオード１１のカソードに到るまでの距離が短いものから順に接続点ＣＰ３１，ＣＰ３２，ＣＰ３３，ＣＰ３４，ＣＰ３５となるように配線Ｗ４上に配置されている。接続点ＣＰ３６，ＣＰ３７，ＣＰ３８，ＣＰ３９，ＣＰ４０は、配線Ｗ５に沿ってコンデンサ１３に到るまでの距離が短いものから順に接続点ＣＰ３６，ＣＰ３７，ＣＰ３８，ＣＰ３９，ＣＰ４０となるように配線Ｗ５上に配置されている。
【０１４３】
抵抗１６６は、一端がダイオード１１のカソードと電圧出力端子１６９との接続点に接続されるとともに、他端が接続点ＣＰ３１に接続される。
ゲート端子１６７は、ドライバ回路１８とスイッチ素子１２のゲート１２Ｇとを接続するための端子である。電圧入力端子１６８は、インダクタ１５とスイッチ素子１２のドレイン１２Ｄとを接続するための端子である。電圧出力端子１６９およびグランド端子１７０はそれぞれ、コンデンサ１４の一端および他端に接続するための端子である。
【０１４４】
このように構成された半導体モジュール１６０は、配線Ｗ４，Ｗ５とジャンパ１６１，１６２，１６３，１６４，１６５を用いて、主電流経路Ｒｍを構成する配線の長さを変更することにより、第１除算値が第２除算値と第３除算値との間の値になるように、インダクタンスＬｄの値を変更することができる。
【０１４５】
これにより、半導体モジュール１６０を用いて昇圧チョッパ装置１を構成する際において配線の取り回しが自由にできない場合に、第１除算値が第２除算値と第３除算値との間の値になるように、半導体モジュール１６０の外部からの操作によってインダクタンスＬｄの値を変更することができる。このため、半導体モジュール１６０を用いて構成された昇圧チョッパ装置１は、スイッチ素子１２のドレイン１２Ｄの電圧の自励的な振動を抑制することができる。
【０１４６】
以上説明した実施形態において、半導体モジュール１６０は本発明における装置部品、配線Ｗ４，Ｗ５とジャンパ１６１，１６２，１６３，１６４，１６５は本発明における変更手段である。
【０１４７】
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採ることができる。
例えば上記実施形態では、本発明を単方向昇圧チョッパに適用したものを示したが、本発明を同期整流昇圧チョッパ装置に適用するようにしてもよい。
【０１４８】
例えば図１８に示すように、同期整流昇圧チョッパ装置２０１は、ダイオード１１の代わりにスイッチ素子２１１が追加された点と、直流電源２１２とドライバ回路２１３が新たに追加された点以外は、昇圧チョッパ装置１と同じである。
【０１４９】
スイッチ素子２１１は、Ｎチャネル型の電界効果トランジスタであり、ドレインが出力端子１９に接続されるとともに、ソースがスイッチ素子１２のドレイン１２Ｄに接続される。
【０１５０】
直流電源２１２は、正極がドライバ回路２１３を介してスイッチ素子２１１のゲートに接続されるとともに、負極がスイッチ素子２１１のソースに接続される。
ドライバ回路２１３は、直流電源２１２の正極とスイッチ素子２１１のゲートとの間の通電経路を連通するオン状態と、その通電経路を遮断して直流電源２１２の負極とスイッチ素子２１１のゲートとの間の通電経路を連通するオフ状態との何れかの状態になるように駆動される。
【０１５１】
このように構成された同期整流昇圧チョッパ装置２０１では、スイッチ素子１２についてのオン時ゲート電流経路Ｒｇ１およびオフ時ゲート電流経路Ｒｇ２と、スイッチ素子２１１についてのオン時ゲート電流経路Ｒｇ１１およびオフ時ゲート電流経路Ｒｇ１２が形成される。
【０１５２】
このため、同期整流昇圧チョッパ装置２０１は、オン時ゲート電流経路Ｒｇ１１およびオフ時ゲート電流経路Ｒｇ１２と主電流経路Ｒｍとの間でも、式（１５），（１６）が成立するように実装されるようにするとよい。なお、スイッチ素子２１１は本発明における第２スイッチ素子である。
【０１５３】
また図１９に示すように、単方向降圧チョッパ装置３０１は、オン時ゲート電流経路Ｒｇ２１およびオフ時ゲート電流経路Ｒｇ２２と主電流経路Ｒｍとの間でも、式（１５），（１６）が成立するように実装されるようにするとよい。
【０１５４】
また図２０に示すように、同期整流降圧チョッパ装置４０１は、同期整流昇圧チョッパ装置２０１と同様に、一方のスイッチ素子についてのオン時ゲート電流経路Ｒｇ２１およびオフ時ゲート電流経路Ｒｇ２２と、他方のスイッチ素子についてのオン時ゲート電流経路Ｒｇ３１およびオフ時ゲート電流経路Ｒｇ３２が形成される。
【０１５５】
このため、同期整流降圧チョッパ装置４０１は、オン時ゲート電流経路Ｒｇ３１およびオフ時ゲート電流経路Ｒｇ３２と主電流経路Ｒｍとの間でも、式（１５），（１６）が成立するように実装されるようにするとよい。
【０１５６】
また上記実施形態では、スイッチ素子１２が電界効果トランジスタであるものを示したが、スイッチ素子は、ＧａＮ−ＦＥＴでもよく、ＩＧＢＴ、ＢＪＴ、ＪＦＥＴおよびＧａＮ−ＨＥＭＴなど任意のスイッチングデバイスでもよい。
【０１５７】
また上記第２，３，４実施形態では、静電容量Ｃｇｄを変更するものを示したが、上記第２，３，４実施形態で示した静電容量の変更方法は、静電容量Ｃｇｓと静電容量Ｃｄｓを変更する場合にも適用可能である。
【０１５８】
また上記第２，３，４実施形態では、キャパシタンスとして、パッケージ内に封止したコンデンサ９１，９２を用いたものを示したが、半導体チップ上に形成されたコンデンサ、またはＰＮ逆接続による寄生キャパシタンス等を用いてもよい。
【０１５９】
また上記第６実施形態では、磁気結合の極性を変更することによりインダクタンスＬｓの値を変更するものを示したが、磁気結合の強度を変更するようにしてもよい。例えば、引き出し線１３２が、引き出し線１３１と同様に、引き出し線１３２に沿って接続点ＣＰ１１に到るまでの配線の一部において配線Ｗ１と近接させるように配置させ、引き出し線１３１よりも配線Ｗ１と近接している距離が短いようにしてもよい。
【０１６０】
また上記第７実施形態では、ループ配線１４１がオフ時ゲート電流経路Ｒｇ２の内周側においてオフ時ゲート電流経路Ｒｇ２に沿って配置されるものを示した。しかし、ループ配線１４１は、オフ時ゲート電流経路Ｒｇ２の外周側においてオフ時ゲート電流経路Ｒｇ２に沿って配置されるようにしてもよい。または、ループ配線１４１は、オフ時ゲート電流経路Ｒｇ２を含む平面の上面側または下面側においてオフ時ゲート電流経路Ｒｇ２に沿って配置されるようにしてもよい。
【０１６１】
また上記第７実施形態では、ループ配線１４１をオフ時ゲート電流経路Ｒｇ２に沿って配置することによりインダクタンスＬｇの値を変更するものを示した。しかし、ループ配線を、主電流経路Ｒｍに沿って近接するように配置することにより、インダクタンスＬｄの値を変更するようにしてもよい。
【０１６２】
また、上記実施形態における１つの構成要素が有する機能を複数の構成要素として分散させたり、複数の構成要素が有する機能を１つの構成要素に統合させたりしてもよい。また、上記実施形態の構成の少なくとも一部を、同様の機能を有する公知の構成に置き換えてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加または置換してもよい。なお、特許請求の範囲に記載した文言のみによって特定される技術思想に含まれるあらゆる態様が本発明の実施形態である。
【符号の説明】
【０１６３】
１…昇圧チョッパ装置、１１…ダイオード、１２，２１１…スイッチ素子、１２Ｄ…ドレイン、１２Ｇ…ゲート、１２Ｓ…ソース、１３…コンデンサ、２０１…同期整流昇圧チョッパ装置、２１１…スイッチ素子、３０１…単方向降圧チョッパ装置、４０１…同期整流降圧チョッパ装置、Ｒｇ…ゲート電流経路、Ｒｍ…主電流経路
【図１】
0006365172.tif 000012
【図２】
0006365172.tif 000013
【図３】
0006365172.tif 000014
【図４】
0006365172.tif 000015
【図５】
0006365172.tif 000016
【図６】
0006365172.tif 000017
【図７】
0006365172.tif 000018
【図８】
0006365172.tif 000019
【図９】
0006365172.tif 000020
【図１０】
0006365172.tif 000021
【図１１】
0006365172.tif 000022
【図１２】
0006365172.tif 000023
【図１３】
0006365172.tif 000024
【図１４】
0006365172.tif 000025
【図１５】
0006365172.tif 000026
【図１６】
0006365172.tif 000027
【図１７】
0006365172.tif 000028
【図１８】
0006365172.tif 000029
【図１９】
0006365172.tif 000030
【図２０】
0006365172.tif 000031