(57)【特許請求の範囲】
【請求項１】
標準電波を受信して、復調した入力信号を出力する受信部と、
前記入力信号の電圧を所定の基準電圧により二値化する二値化処理部と、
前記入力信号における各秒の先頭タイミングを同定する秒同期同定部と、
前記秒同期同定部により同定された各秒の先頭タイミングに対して、前記受信された標準電波の様式に応じて入力信号が必ずハイレベルとなる高電圧期間と、入力信号が必ずローレベルとなる低電圧期間とを定め、前記高電圧期間及び前記低電圧期間における前記入力信号に基づいて前記基準電圧を生成して出力する基準電圧生成部と、
を備えることを特徴とする標準電波受信装置。
【請求項２】
前記基準電圧生成部は、
入力される前記入力信号の電圧変化に応じた電圧を保持する複数の電圧保持部と、
前記電圧保持部への前記入力信号の入力可否を切り替える切替部と、
前記切替部による前記入力可否の切り替え動作を制御する切替制御部と、
前記電圧保持部の保持する電圧に基づいて前記基準電圧を出力する基準電圧出力部と、
を備え、
前記切替制御部は、前記複数の電圧保持部のうち、第１の電圧保持部に前記高電圧期間の前記入力信号を入力させ、第２の電圧保持部に前記低電圧期間の前記入力信号を入力させ、
前記基準電圧出力部は、前記第１の電圧保持部が保持する電圧と前記第２の電圧保持部が保持する電圧とを所定の割合で組み合わせて前記基準電圧を出力する
ことを特徴とする請求項１記載の標準電波受信装置。
【請求項３】
前記所定の割合は、受信対象の標準電波における前記ハイレベルの入力信号と前記ローレベルの前記入力信号との振幅比に応じて定められることを特徴とする請求項２記載の標準電波受信装置。
【請求項４】
前記所定の割合は、１対１であることを特徴とする請求項２記載の標準電波受信装置。
【請求項５】
前記基準電圧には、前記入力信号がローレベルからハイレベルへ切り替わるタイミングを同定するための上昇基準電圧と、前記入力信号がハイレベルからローレベルへ切り替わるタイミングを同定するための下降基準電圧とが含まれ、
前記基準電圧出力部は、前記第１の電圧保持部が保持する電圧と前記第２保持部が保持する電圧とを、前記上昇基準電圧及び前記下降基準電圧に対してそれぞれ異なる割合で組み合わせて生成して出力する
ことを特徴とする請求項２〜４の何れか一項に記載の標準電波受信装置。
【請求項６】
前記基準電圧出力部は、前記第１電圧保持部が保持する電圧と前記第２保持部が保持する電圧とを所定の比率で分圧する抵抗素子を備えることを特徴とする請求項２〜５の何れか一項に記載の標準電波受信装置。
【請求項７】
前記基準電圧生成部は、
入力される前記入力信号の電圧変化に応じた電圧を保持する電圧保持部と、
前記電圧保持部への前記入力信号の入力可否を切り替える切替部と、
前記切替部による前記入力可否の切り替え動作を制御する切替制御部と、
を備え、
前記切替制御部は、前記高電圧期間と前記低電圧期間とを所定の比率で含む期間に亘って前記電圧保持部に前記入力信号を入力させる
ことを特徴とする請求項１記載の標準電波受信装置。
【請求項８】
前記電圧保持部には、第３の電圧保持部と、第４の電圧保持部とが含まれ、
前記第３の電圧保持部には、前記入力信号がローレベルからハイレベルへ切り替わるタイミングを同定するための上昇基準電圧が保持され、前記第４の電圧保持部には、前記入力信号がハイレベルからローレベルへ切り替わるタイミングを同定するための下降基準電圧が保持され、
前記切替制御部は、それぞれ前記上昇基準電圧と前記下降基準電圧とに対応する前記所定の比率で前記入力信号を前記第３の電圧保持部及び前記第４の電圧保持部に入力させる
ことを特徴とする請求項７記載の標準電波受信装置。
【請求項９】
前記秒同期同定部により各秒の先頭タイミングが同定されるまでの間、
前記切替制御部は、前記入力信号を前記電圧保持部に入力させ続け、
前記電圧保持部は、当該入力信号の電圧変化を所定の帯域で低域透過させた電圧を保持する
ことを特徴とする請求項２〜８の何れか一項に記載の標準電波受信装置。
【請求項１０】
前記電圧保持部は、前記入力信号の入力端と接地端との間に設けられたキャパシタを含み、前記入力信号の電圧変化に応じて当該キャパシタに充電された電荷に対応する電圧を保持することを特徴とする請求項２〜９の何れか一項に記載の標準電波受信装置。
【請求項１１】
所定の周波数信号を生成する発振部と、
前記所定の周波数信号の正確な周波数からの誤差に係る情報を記憶する誤差記憶部と、
を備え、
前記基準電圧生成部は、前記所定の周波数信号の前記誤差に基づいて前記高電圧期間及び前記低電圧期間を補正して定める
ことを特徴とする請求項１〜１０の何れか一項に記載の標準電波受信装置。
【請求項１２】
請求項１〜１１の何れか一項に記載の標準電波受信装置と、
前記所定の周波数信号と、前記誤差とに基づいて現在の日時を計数する計時部と、
前記標準電波受信装置により取得された日時データに基づいて前記計時部の計数する日時を補正する日時補正部と、
前記計時された日時を表示する表示部と、
を備えることを特徴とする電波時計。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、標準電波受信装置及び標準電波を受信して日時の調整を行う電波時計に関する。
【背景技術】
【０００２】
従来、正確な日時情報を送信している外部電波を受信して日時の調整を行う機能を有する電子時計（電波時計）がある。この機能が自動的に又はユーザ操作に応じて実行されることで、ユーザが手動で日時の調整を行わずとも、電波時計に正確な日時の表示を容易に行わせることが出来る。
【０００３】
このような外部電波の一つとして、長波長帯の電波を利用した標準電波がある。標準電波では、振幅変調された符号信号が毎秒送信され、当該符号信号の開始タイミング（秒同期点）の同定と、標準電波送信局ごとに予め定められたフォーマットにより各分の先頭（分同期点）から始まる符号配列の復号とにより正確な日時情報が取得される。
【０００４】
各符号信号は、大振幅信号（ハイレベル信号とも記す）と、当該大振幅信号よりも振幅の小さい小振幅信号又は無信号（以下、まとめて小振幅信号又はローレベル信号と記す）とが組み合わされて、これらハイレベル信号の期間とローレベル信号の期間の長さの比で符号の種別が示されている。従って、復調された信号は、ハイレベル信号か否かで二値化されてから符号が同定される。しかしながら、ノイズが混入することでローレベル信号の振幅が嵩上げされたり、信号強度に短周期変動が生じたりするので、二値化の基準値となる基準振幅強度を予め固定値として定めておくことが難しい。
【０００５】
そこで従来、ハイレベル信号に係る検波、整流された電圧の極大値（ピーク電圧）を保持するピークホールド回路と、ローレベル信号に係る検波、整流された電圧の極小値（ボトム電圧）を保持するボトムホールド回路とが並列に設けられ、それぞれが保持する電圧を分圧し、中間値（平均値）を基準電圧として出力する技術がある（特許文献１）。また、この特許文献１には、起動時にピークホールド回路において極大値に応じた電荷量を保持するキャパシタへの充電時間を短縮するために、キャパシタの電圧が所定の電圧に達しない場合には、このキャパシタを所定の電圧源に接続して速やかにピークホールド回路が出力する電圧をハイレベル信号に係る電圧の極大値に近づける技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−１５１０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ピークホールド回路やボトムホールド回路では、キャパシタの保持する電荷が所定の時定数で放電されていくので、この放電に伴って出力されるピーク電圧やボトム電圧が時間変化するという課題がある。特に、標準電波では、ハイレベル信号に係る電圧レベルとローレベル信号に係る電圧レベルの継続時間が符号に応じて変化するので、前の符号に応じて基準電圧が何れかの信号電圧レベルに近い側へ偏って変化してしまうという課題がある。
【０００８】
この発明の目的は、受信された標準電波の信号の二値化をより安定した基準で行うことが可能な標準電波受信装置及び電波時計を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、上記目的を達成するため、
標準電波を受信して、復調した入力信号を出力する受信部と、
前記入力信号の電圧を所定の基準電圧により二値化する二値化処理部と、
前記入力信号における各秒の先頭タイミングを同定する秒同期同定部と、
前記秒同期同定部により同定された各秒の先頭タイミングに対して、前記受信された標準電波の様式に応じて入力信号が必ずハイレベルとなる高電圧期間と、入力信号が必ずローレベルとなる低電圧期間とを定め、前記高電圧期間及び前記低電圧期間における前記入力信号に基づいて前記基準電圧を生成して出力する基準電圧出力部と、
を備えることを特徴とする標準電波受信装置である。
【発明の効果】
【００１０】
本発明に従うと、受信された標準電波の信号をより安定した基準で二値化することが出来るという効果がある。
【図面の簡単な説明】
【００１１】
【図１】本発明の電波時計の実施形態を示すブロック図である。
【図２】電波受信部の内部構成を示すブロック図である。
【図３】波形整形回路に入力されるタイムコード信号の波形と、二値化のための基準となる参照電圧とを説明する図である。
【図４】タイムコードの信号波形について説明する図である。
【図５】第１実施形態の波形整形回路を示す図である。
【図６】第１実施形態の電波時計で実行される波形整形制御処理の制御手順を示すフローチャートである。
【図７】第１実施形態の波形整形回路における参照電圧の変化とタイムコード信号の波形の例とを示す図である。
【図８】第２実施形態の電波時計における波形整形回路を示す図である。
【図９】第２実施形態の電波時計で実行される波形整形制御処理の制御手順を示すフローチャートである。
【図１０】第２実施形態の波形整形回路における参照電圧の変化とタイムコード信号の波形の例とを示す図である。
【図１１】第３実施形態の電波時計における波形整形回路を示す図である。
【図１２】第４実施形態の電波時計における波形整形回路を示す図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を図面に基づいて説明する。
［第１実施形態］
先ず、本発明の第１実施形態の電波時計について説明する。
図１は、本発明の標準電波受信装置を備えた電波時計の実施形態のブロック図である。
【００１３】
本実施形態の電波時計１は、ＣＰＵ（Central Processing Unit）１１（秒同期同定部、切替制御部、日時補正部）と、ＲＯＭ（Read Only Memory）１２（誤差記憶部）と、ＲＡＭ（Random Access Memory）１３と、電源部１４と、操作部１５と、表示部１６及びそのドライバ１７と、発振回路１８（発振部）と、分周回路１９と、計時回路２０（計時部）と、電波の受信アンテナ２１と、電波受信部２２などを備えている。
【００１４】
ＣＰＵ１１は、種々の演算処理を行い、電波時計１の全体動作を統括制御する。ＲＯＭ１２には、電波時計１の制御プログラムや種々のアプリケーション動作に係る実行プログラムが格納されており、これらのプログラムは、ＣＰＵ１１により必要に応じて読み出さ
れ、ＲＡＭ１３にロードされて実行される。ＲＯＭ１２としては、ライトワンスのマスクＲＯＭの他、書き換え可能なフラッシュメモリや各種不揮発性メモリが一部又は全部に用いられていても良い。ＲＡＭ１３は、ＣＰＵ１１の作業用メモリ空間を提供し、一時データなどを記憶する。
【００１５】
電源部１４は、ＣＰＵ１１や電波受信部２２などの各部に電力を供給する。この電源部１４は、例えば、ソーラパネルを用いた太陽光発電と二次電池とを組み合わせたものである。
【００１６】
操作部１５は、ユーザの操作を受け付けて電気信号に変換し、ＣＰＵ１１へ出力する。この操作部１５は、例えば、押しボタンスイッチやりゅうずスイッチを含む。
【００１７】
表示部１６は、例えば、ＬＣＤ（液晶ディスプレイ）による表示画面を備える。ＣＰＵ１１からドライバ１７に表示内容に係る制御信号が送られると、ドライバ１７は、表示部１６に駆動信号を出力し、表示部１６には、計時された日時やこれに付随する情報、種々の機能に係る表示、及び、メニュー表示が行われる。
【００１８】
発振回路１８は、所定の周波数の信号を生成して出力する。発振回路１８には、特には限られないが、水晶発振器が用いられており、通常、生成される周波数には、若干のずれやばらつきが生じる。分周回路１９は、発振回路１８から入力された周波数信号をＣＰＵ１１や計時回路２０が利用する種々の周波数信号に変換して出力する。
計時回路２０は、分周回路１９から入力された周波数信号を計数することで現在時刻データを保持する。このとき、分周回路１９から計時回路２０に入力される周波数信号は、上述の水晶発振器の発振する周波数のずれやばらつき（誤差）を補正するために論理緩急が用いられる。論理緩急に係る当該誤差の補正データ１２ａ（誤差に係る情報）は、出荷前に工場などで検査され、予めＲＯＭ１２に記憶されている。この現在時刻データは、ＣＰＵ１１からの命令により書き換え修正される。
【００１９】
受信アンテナ２１は、長波長帯の電波を受信するアンテナであり、バーアンテナなどである。電波受信部２２は、受信アンテナ２１を用いて受信される電波を日時情報が送信されている所望の標準電波周波数に同調させ、受信された電波からタイムコード信号（入力信号）を復調すると共に、二値データに変換し、デジタルサンプリングを行って出力する。
本実施形態の電波時計１では、上記各構成のうち、ＣＰＵ１１、ＲＯＭ１２、ＲＡＭ１３、発振回路１８、分周回路１９、受信アンテナ２１及び電波受信部２２により標準電波受信装置１０が構成される。
【００２０】
図２は、電波受信部２２の内部構成を示すブロック図である。
【００２１】
電波受信部２２は、ＲＦアンプ２２１と、ミキサ２２２と、ＯＳＣ（局部周波数発振器）２２３と、ＢＰＦ（狭帯域フィルタ）２２４と、ＩＦアンプ２２５と、検波回路２２６と、ＡＧＣ回路２２７（自動利得制御回路）と、波形整形回路２２８と、ＡＤＣ２２９（アナログデジタル変換器）と、などを備えている。
ＲＦアンプ２２１と、ミキサ２２２と、ＯＳＣ（局部周波数発振器）２２３と、ＢＰＦ（狭帯域フィルタ）２２４と、ＩＦアンプ２２５と、検波回路２２６と、ＡＧＣ回路２２７と、受信アンテナ２１と、などにより受信部が構成される。
【００２２】
ＲＦアンプ２２１は、受信アンテナ２１から入力された搬送波周波数の電波信号を増幅する。このＲＦアンプ２２１には、高利得の低ノイズアンプ（ＬＮＡ）が用いられる。ミキサ２２２は、ＲＦアンプ２２１で増幅された電波信号と、ＯＳＣ２２３から出力された
ローカル周波数信号とを混合して中間周波数信号に変換する。
【００２３】
ＢＰＦ２２４は、ミキサ２２２から出力された中間周波数信号からタイムコード信号が含まれる所望の周波数範囲の信号を抽出して出力する。ＩＦアンプ２２５は、ＢＰＦ２２４から出力される中間周波数帯の信号を増幅する。そして、検波回路２２６は、中間周波数帯の信号からタイムコード信号（ＴＣＯ）を復調する。
【００２４】
ＡＧＣ回路２２７は、検波回路２２６で復調されたタイムコード信号に基づいてＲＦアンプ２２１及びＩＦアンプ２２５の受信利得を調整する。即ち、ＡＧＣ回路２２７では、復調されたタイムコード信号のハイレベル信号及びローレベル信号の電圧レベルに符号間でそれぞれ大きな差が生じないように受信利得の調整が行われる。
【００２５】
波形整形回路２２８は、復調されたタイムコード信号を予め定められた参照電圧（基準電圧）に基づいてハイレベル信号とローレベル信号の何れかに二値化する。この波形整形回路２２８では、ＣＰＵ１１から制御信号が入力されて参照電圧の設定維持に係る動作が行われる。ＡＤＣ２２９は、二値化されたアナログ電圧信号を所定のサンプリング周波数でデジタルデータに変換して、ＣＰＵ１１に出力する。
【００２６】
次にタイムコード信号の波形とその同定に係る動作について説明する。
図３及び図４は、波形整形回路２２８に入力されるタイムコード信号の波形について説明する図である。
【００２７】
図３（ａ）には、標準電波送信局から送信されるタイムコード信号の各電圧波形を実線で示す。期間Ｃ１の波形は、日本の標準電波送信局ＪＪＹ（登録商標）が送信するタイムコード信号における「０」符号を表す信号波形である。この「０」符号では、秒の先頭からハイレベル信号が０．８秒間継続し、続いて、ハイレベル信号の１０％強度（振幅、電圧）であるローレベル信号が０．２秒間継続する。期間Ｃ２の波形は、ＪＪＹのタイムコード信号における「１」符号を表す信号波形である。この「１」符号では、ハイレベル信号とローレベル信号とが各々０．５秒間ずつ継続する。また、期間Ｃ３の波形は、ＪＪＹのタイムコード信号における「Ｐ」符号を表す信号波形である。この「Ｐ」符号では、ハイレベル信号が０．２秒間継続し、続いて、ローレベル信号が０．８秒間継続する。即ち、いずれの符号であっても、各秒の先頭タイミング（以後、秒同期点と記す）は、信号レベル（信号強度）の立ち上がりによって検出される（タイミング（ｕ１）〜（ｕ４））。そして、この秒同期点から信号レベルの立下りまでの継続時間により、符号の種別が判別される。
秒同期点の同定方法としては、各種周知の技術のうち何れか又は複数の組み合わせが適宜用いられる。例えば、任意の１秒周期の入力信号を所定のサンプリング周波数で多値化又は二値化して複数加算し、最も合計信号レベルの低い時点と最も合計信号レベルの高い時点との中間点を秒同期点とすることが出来る。本実施形態の電波時計１では、これらの処理は、電波受信部２２から出力されたデジタル二値化信号を用いてＣＰＵ１１により実行される。
【００２８】
一方、米国のＷＷＶＢ、英国のＭＳＦ及びドイツのＤＣＦ７７では、ＤＣＦ７７において符号送信の無い毎分５９秒を除き、いずれも秒同期点で信号レベルが立ち下り、その後のローレベル期間の配置、長さによって何れかの符号が表されている。従って、秒同期点は、信号の立下りによって検出される。
【００２９】
ここでは、二値化のための参照電圧は、点線で示されている。この参照電圧としては、例えば、ハイレベル信号とローレベル信号の中間値、即ち、１対１で分圧した値とすることが出来る。この電波時計１では、この中間値として、標準電波からの送信レベルではな
く実際の受信電波におけるハイレベル信号とローレベル信号の振幅比に応じた値、即ち、ローレベル信号が小さい場合に相対的に大きくなるノイズの影響などを含めてその中間や所定の割合の値に参照電圧を定めることが出来る構成となっている。
【００３０】
図３（ｂ）には、実際に復調されたタイムコード信号の波形の例を示す。電波受信部２２では、ＢＰＦ２２４を透過することで信号の高周波数成分がカットされるので、送信されたタイムコード信号における矩形波の立ち上がり及び立下がりが鈍る（ここでは説明のため、鈍り方を大きく示している）。また、タイミング（ｕ１）、（ｄ１）間の振動や、タイミング（ｄ２）、（ｕ３）間の信号強度の上昇に示すように、ＡＧＣ回路２２７で調整されない入力レベルの短周期変動やバーストノイズなどが混入する場合がある。このような場合に略一定に参照電圧が定められていることで、本発明の実施形態の電波時計１では、立ち上がりや立ち下りの検出に係るタイミングのずれを適切に保ち、且つ、誤検出や検出漏れが生じたりしなかったりという基準のぶれを防ぐ。
【００３１】
図４に示すように、全ての符号において信号レベルが立ち上がる秒同期点を基準として各符号の信号レベルを重ね合わせると、秒同期点から第３変化点（本来では２００ｍｓ）までの区間では、必ずハイレベル信号（電圧ＶＨ）が受信され（高電圧期間）、第１変化点（本来では８００ｍｓ）以降の区間では、必ずローレベル信号（電圧ＶＬ）が受信される（低電圧期間）。一方で、第３変化点（ｄ３）から第１変化点（ｄ１）までの区間では、符号ごとに異なる信号レベルを示す。「０」符号と「１」符号とに限れば、秒同期点から第２変化点（ｄ２）までの区間では、必ずハイレベル信号（電圧ＶＨ）が受信される。
【００３２】
そこで、本実施形態の電波時計１では、秒同期点から第３変化点（ｄ３）までの信号と、第１変化点（ｄ１）から秒同期点までの信号とを、それぞれ別個のキャパシタ及びボルテージフォロワに入力させることで、受信される信号のハイレベル信号強度とローレベル信号強度を取得、出力する。そして、これらの信号強度が抵抗素子により所定の重み付きで平均されて出力されることで、二値化に係る基準値が生成される。
ここで、上述のように信号の立ち上がり及び立ち下がり波形の鈍りにより、秒同期点の直後や第１変化点（ｄ１）の直後では、信号レベルがそれぞれ完全にハイレベル及びローレベルになっていない。従って、それぞれ２００ｍｓのデータ全てを取得せず、データの取得開始を若干遅らせて短くしても良い。また、秒同期点では必ず信号レベルの立ち上がりが生じるのに対し、第１変化点（ｄ１）では、既に信号レベルがローレベルに変化し終わっている場合がある。従って、「Ｐ」符号とその他の符号の出現比率（「Ｐ」符号は、１分間に７回）に応じて両期間の受信時間を異ならせても良い。
【００３３】
図５は、本実施形態の波形整形回路２２８を示す図である。
波形整形回路２２８は、基準電圧生成回路２２８９（基準電圧生成部）と、コンパレータ２２８０（二値化処理部）とを備える。基準電圧生成回路２２８９は、第１スイッチング素子２２８１ａ及び第２スイッチング素子２２８１ｂ（切替部）と、抵抗素子２２８２ａ、２２８２ｂと、第１キャパシタ２２８３ａ（第１の電圧保持部）及び第２キャパシタ２２８３ｂ（第２の電圧保持部）と、第１オペアンプ２２８４ａと、第２オペアンプ２２８４ｂと、抵抗素子２２８５ａ、２２８５ｂなどを備える。第１オペアンプ２２８４ａ及び第２オペアンプ２２８４ｂは、出力が非反転入力に帰還されることでボルテージフォロワとして利用される。
【００３４】
入力端から入力された入力信号の入力電圧Ｖｉｎは、３分割されて、一つはコンパレータ２２８０の反転入力に入力され、また、残りの二つは、一方で第１スイッチング素子２２８１ａ及び抵抗素子２２８２ａを介して第１キャパシタ２２８３ａの一端及びボルテージフォロワの第１オペアンプ２２８４ａの非反転入力に供給されるとともに、他方で第２スイッチング素子２２８１ｂ及び抵抗素子２２８２ｂを介して第２キャパシタ２２８３ｂ
の一端及びボルテージフォロワの第２オペアンプ２２８４ｂの非反転入力に供給される。第１キャパシタ２２８３ａ及び第２キャパシタ２２８３ｂの他端は、接地された接地端となっている。即ち、抵抗素子２２８２ａと第１キャパシタ２２８３ａにより低域透過フィルタが構成され、第１スイッチング素子２２８１ａがオンされている間に所定の時定数で第１キャパシタ２２８３ａに電荷が蓄積される。同様に、抵抗素子２２８２ｂと第２キャパシタ２２８３ｂとにより低域透過フィルタが構成され、第２スイッチング素子２２８１ｂがオンされている間に所定の時定数で第２キャパシタ２２８３ｂに電荷が蓄積される。即ち、第１キャパシタ２２８３ａ及び第２キャパシタ２２８３ｂは、入力電圧Ｖｉｎの変化を所定の帯域で低域透過させた電圧を保持して出力する。
【００３５】
第１オペアンプ２２８４ａの出力電圧と第２オペアンプ２２８４ｂの出力電圧は、抵抗素子２２８５ａ、２２８５ｂで分圧されてコンパレータ２２８０に参照電圧Ｖｒｅｆ（基準電圧）として入力され、入力電圧Ｖｉｎと比較される。そして、コンパレータ２２８０は、入力電圧Ｖｉｎと参照電圧Ｖｒｅｆとの大小関係に応じて二値にそれぞれ対応するハイ電圧又はロー電圧を出力端から出力する。
第１オペアンプ２２８４ａ、第２オペアンプ２２８４ｂ及び抵抗素子２２８５ａ、２２８５ｂにより基準電圧出力部が構成されている。
【００３６】
第１スイッチング素子２２８１ａと第２スイッチング素子２２８１ｂには、特には限られないが、ＦＥＴを用いることで、制御信号として入力する電圧を切り替えるだけで、容易に通電状態のオンオフの切り替えを行うことが出来る。
【００３７】
第１スイッチング素子２２８１ａは、入力電圧Ｖｉｎとしてハイレベル信号のハイレベル電圧ＶＨが入力される期間、即ち、上述の秒同期点から第３変化点までの時間に亘りオンされ、それ以外の期間ではオフされる。一方、第２スイッチング素子２２８１ｂは、入力電圧Ｖｉｎとしてローレベル信号のローレベル電圧ＶＬが入力される期間、即ち、第１変化点から次の秒同期点までの時間に亘りオンされ、それ以外の期間ではオフされる。従って、第１キャパシタ２２８３ａには、第１スイッチング素子２２８１ａがオンの間にハイレベル電圧ＶＨに応じた電荷が供給される一方、第１スイッチング素子２２８１ａがオフの間には、当該電荷がほぼ維持される。その結果、ボルテージフォロワの第１オペアンプ２２８４ａからは、常にハイレベル電圧ＶＨがハイレベル側の出力電圧ＶｒｅｆＨとして出力される。また、第２キャパシタ２２８３ｂには、第２スイッチング素子２２８１ｂがオンの間にローレベル電圧ＶＬに応じた電荷が供給される一方、第２スイッチング素子２２８１ｂがオフの間には、当該電荷がほぼ維持される。その結果、ボルテージフォロワの第２オペアンプ２２８４ｂからは、常にローレベル電圧ＶＬがローレベル側の出力電圧ＶｒｅｆＬとして出力される。
【００３８】
ここで、第１スイッチング素子２２８１ａ及び第２スイッチング素子２２８１ｂのオンオフに係る各動作は、秒同期点が同定されるまで行うことが出来ない。また、受信を開始した段階では、第１キャパシタ２２８３ａ及び第２キャパシタ２２８３ｂには、ハイレベル電圧ＶＨ及びローレベル電圧ＶＬにそれぞれ対応した電荷が蓄えられていない。そこで、本実施形態の電波時計１では、秒同期点が同定されるまで第１スイッチング素子２２８１ａ及び第２スイッチング素子２２８１ｂを常にオンさせておく。
【００３９】
図６は、本実施形態の電波時計１で実行される波形整形制御処理のＣＰＵ１１による制御手順を示すフローチャートである。
【００４０】
この波形整形制御処理は、ＣＰＵ１１により別途実行される日時取得処理、即ち、電波受信部２２による標準電波の受信処理、受信されたタイムコード信号の復号処理、及び復号処理で得られた複数の日時の整合確認処理を含む処理の開始に併せて、又は日時取得処
理内で呼び出されて開始される。
波形整形制御処理が開始されると、ＣＰＵ１１は、波形整形回路２２８の第１スイッチング素子２２８１ａ及び第２スイッチング素子２２８１ｂに制御信号を出力して何れのスイッチング素子もオン状態とさせる（ステップＳ１０１）。
【００４１】
ＣＰＵ１１は、復号処理内でＡＤＣ２２９からの出力に基づいて行われる秒同期点の検出処理において、秒同期点が同定されたか否かを判別する（ステップＳ１０２）。秒同期点が同定されていないと判別された場合には（ステップＳ１０２で“ＮＯ”）、ＣＰＵ１１は、ステップＳ１０２の判別処理を繰り返す。
【００４２】
秒同期点が同定されたと判別された場合には（ステップＳ１０２で“ＹＥＳ”）、ＣＰＵ１１は、当該秒同期点を基準として第１スイッチング素子２２８１ａをオンするタイミング及び第２スイッチング素子２２８１ｂをオンするタイミングをそれぞれ定め、第１スイッチング素子２２８１ａ及び第２スイッチング素子２２８１ｂに対してオンオフの切替に係る制御信号の出力を開始する（ステップＳ１０３）。即ち、ＣＰＵ１１は、秒同期点から第３変化点までの間のみ第１スイッチング素子２２８１ａをオンする制御信号を出力し、また、第１変化点から秒同期点までの間のみ第２スイッチング素子２２８１ｂをオンする制御信号を出力する。更に、ＣＰＵ１１は、秒同期点の同定後に、復号処理内で、連続する２つの「Ｐ」符号の検出により各分の先頭タイミングである分同期点を同定すると、「Ｐ」符号の送信タイミングではないタイミングで「０」符号と「１」符号の何れかを判別する場合に、秒同期点から第２変化点（ｄ２、図４参照）までの間、第１スイッチング素子２２８１ａをオンする制御信号を出力するようにしても良い。
ここで、第１スイッチング素子２２８１ａ及び第２スイッチング素子２２８１ｂの切替は、厳密に１秒周期で行われる必要があるので、ＣＰＵ１１は、当該タイミングを取得するためのクロック信号として、分周回路１９で時刻計数用に論理緩急に係る補正がなされたものを用いる。或いは、ＣＰＵ１１は、計時回路２０が用いる信号とは別個に、分周回路１９から入力される高周波数の周波数信号を独自に論理緩急に係る補正を行って用いても良い。
【００４３】
ＣＰＵ１１は、ステップＳ１０３で開始された制御信号の出力と並行して、電波受信部２２による標準電波の受信が終了したか否かを判別する（ステップＳ１０４）。ＣＰＵ１１は、タイムコード信号の復号処理及び整合確認処理が正常に終了したかに基づいて、日時取得処理内で受信終了処理の実行命令が出力されたか否かを判別する。受信終了処理の実行命令が出力されていないと判別された場合には（ステップＳ１０４で“ＮＯ”）、ＣＰＵ１１は、ステップＳ１０４の判別処理を繰り返す。受信終了処理の実行命令が出力されたと判別された場合には、ＣＰＵ１１は、波形整形制御処理を終了する。
【００４４】
図７は、本実施形態の電波時計１におけるタイムコード信号の波形の例と波形整形回路２２８の参照電圧Ｖｒｅｆの変化とを示す図である。
【００４５】
電波受信部２２による標準電波の受信開始時には、第１キャパシタ２２８３ａ及び第２キャパシタ２２８３ｂには、電荷が蓄積されていないので、第１オペアンプ２２８４ａの出力電圧ＶｒｅｆＨ及び第２オペアンプ２２８４ｂの出力電圧ＶｒｅｆＬは、何れも０Ｖである。従って、参照電圧Ｖｒｅｆの初期値も「０」である。第１スイッチング素子２２８１ａ及び第２スイッチング素子２２８１ｂがオンされることで、出力電圧ＶｒｅｆＨ、ＶｒｅｆＬ、及び参照電圧Ｖｒｅｆは、すぐに同期して変化する（期間Ｔ１）。ＪＪＹでは、上述のように、図３に示した期間Ｃ１及び期間Ｃ２の波形の出現頻度が期間Ｃ３の波形の出現頻度よりも相対的に高いので、通常、期間Ｔ１の半分以上の期間では、ハイレベル電圧ＶＨが入力されることになる。
【００４６】
秒同期点が同定されると、第１スイッチング素子２２８１ａ及び第２スイッチング素子２２８１ｂがオンされる期間が設定されるので、第１オペアンプ２２８４ａからの出力電圧ＶｒｅｆＨは、ハイレベル電圧ＶＨに漸近していく一方、第２オペアンプ２２８４ｂからの出力電圧ＶｒｅｆＬは、ローレベル電圧ＶＬに漸近していく（期間Ｔ２）。そして、これらハイレベル電圧ＶＨとローレベル電圧ＶＬを所定の比で分圧した参照電圧Ｖｒｅｆは、ほぼ一定の値となってコンパレータ２２８０に入力される。
【００４７】
以上のように、本実施形態の標準電波受信装置１０及び電波時計１は、標準電波を受信して、復調した入力信号（タイムコード信号）を出力する受信アンテナ２１、ＲＦアンプ２２１、ミキサ２２２、ＯＳＣ２２３、ＢＰＦ２２４、ＩＦアンプ２２５、検波回路２２６及びＡＧＣ回路２２７と、入力電圧Ｖｉｎを所定の参照電圧Ｖｒｅｆにより二値化するコンパレータ２２８０と、波形整形回路２２８入力信号における秒同期点を同定するＣＰＵ１１と、同定された秒同期点に対して、受信された標準電波の様式に応じて入力信号が必ずハイレベル（ハイレベル電圧）となる高電圧期間と、入力信号が必ずローレベル（ローレベル電圧）となる低電圧期間とを定め、高電圧期間及び低電圧期間における入力信号に基づいて参照電圧Ｖｒｅｆを生成して出力する基準電圧生成回路２２８９と、を備える。
このように、標準電波のタイムコード信号を二値化するための参照電圧Ｖｒｅｆがハイレベル期間のハイレベル電圧とローレベル期間のローレベル電圧のみで設定されるので、参照電圧Ｖｒｅｆの変動を抑え、より安定した基準で二値化を行うことが出来る。
【００４８】
また、基準電圧生成回路２２８９は、入力信号の電圧変化に応じた電圧を保持する複数のキャパシタである第１キャパシタ２２８３ａ及び第２キャパシタ２２８３ｂと、第１キャパシタ２２８３ａ及び第２キャパシタ２２８３ｂへの入力信号の入力可否をそれぞれ切り替える第１スイッチング素子２２８１ａ及び第２スイッチング素子２２８１ｂと、第１キャパシタ２２８３ａ及び第２キャパシタ２２８３ｂの保持する電圧に基づいて参照電圧Ｖｒｅｆを生成する抵抗素子２２８５ａ、２２８５ｂと、を備える。ＣＰＵ１１は、第１スイッチング素子２２８１ａ及び第２スイッチング素子２２８１ｂによる入力信号の入力可否の切り替え動作を制御して、複数のキャパシタのうち、第１キャパシタ２２８３ａに高電圧期間の入力信号を入力させ、第２キャパシタ２２８３ｂに低電圧期間の入力信号を入力させる。また、抵抗素子２２８５ａ、２２８５ｂは、第１キャパシタ２２８３ａが保持する電圧と第２キャパシタ２２８３ｂが保持する電圧とを所定の割合で組み合わせて参照電圧Ｖｒｅｆを生成するように抵抗値が設定されている。即ち、ハイレベル電圧とローレベル電圧が別個に保持されて、適切な割合で分圧されるので、第１キャパシタ２２８３ａ及び第２キャパシタ２２８３ｂに適切な量の電荷が保持された後は、タイムコード信号の振幅（電圧レベル）の時間変化に依らず略一定の参照電圧Ｖｒｅｆが生成されて、安定した基準で二値化の判定を行うことが出来る。
【００４９】
また、第１キャパシタ２２８３ａからの出力電圧と、第２キャパシタ２２８３ｂからの出力電圧が標準電波におけるハイレベル信号とローレベル信号の振幅比、即ち、電圧比に応じて定められるので、背景ノイズの影響などを考慮して適切な参照電圧を設定することが出来る。従って、誤判定の虞を低減することが出来る。
【００５０】
また、特に、ハイレベル電圧とローレベル電圧を１対１で分圧し、中間値を参照電圧Ｖｒｅｆとすることで、受信強度の短周期変動によるＡＧＣ回路２２７により対応されない電圧変化や、受信回路の構成上信号の立ち上がり／立ち下がり時に現れる変化の遅延の影響を均等に考慮して安定した二値化判定を行うことが出来る。
【００５１】
また、第１キャパシタ２２８３ａが保持する電荷に応じた電圧と第２キャパシタ２２８３ｂが保持する電荷に応じた電圧とを所定の比率で分圧する抵抗素子２２８５ａ、２２８
５ｂを備えて参照電圧Ｖｒｅｆを生成するので、制御動作や演算動作を必要とせずアナログ回路で容易に参照電圧Ｖｒｅｆを生成することが出来る。
【００５２】
また、ＣＰＵ１１は、秒同期点が同定されるまでの間は、入力信号の電圧（入力電圧Ｖｉｎ）を第１キャパシタ２２８３ａ及び第２キャパシタ２２８３ｂに入力させ続け、これらの第１キャパシタ２２８３ａ及び第２キャパシタ２２８３ｂは、抵抗素子２２８２ａ、２２８２ｂとの組み合わせによりそれぞれ低域透過されて入力された電圧に応じた電荷を保持する。タイムコード信号では、ハイレベル信号とローレベル信号が組み合わされて出力されているので、秒同期点を同定する処理の間に継続的に電荷を入力させることで、予めハイレベル信号とローレベル信号の間の中間的な電圧に応じた電荷量を充電させておくことが出来る。従って、多少大きな電気容量を有するキャパシタを用いた場合に、ハイレベル電圧及びローレベル電圧に応じた電荷を充電するまでに要する時間を有効に短縮し、二値化処理が開始されてから速やかに安定した参照電圧Ｖｒｅｆに到達することが出来る。特に、秒同期点の同定に係る処理ではタイムコード信号の二値化を行わない場合には、その間に効果的にキャパシタの充電を進めることが出来る。
【００５３】
また、電圧保持部として、入力信号の入力端と接地端との間に設けられたキャパシタを用いるので、容易な構成及び処理でハイレベル電圧及びローレベル電圧を取得することが出来る。
【００５４】
また、所定の周波数信号を生成する発振回路１８と、発振回路１８の生成する周波数信号の正確な周波数からの誤差を考慮して日時の計数間隔を補正するための論理緩急に係る補正データを記憶するＲＯＭ１２と、を備え、基準電圧生成回路２２８９は、この補正デを用いて高電圧期間及び低電圧期間を補正して定めるので、発振回路１８に高価な補償回路を備えずとも正確なタイミングでハイレベル電圧とローレベル電圧を取得することが出来る。
【００５５】
また、上述の標準電波受信装置１０と、発振回路１８の生成する周波数信号と、周波数誤差の補正データとに基づいて現在の日時を計数する計時回路２０と、標準電波の受信により取得された日時データに基づいて計時回路２０の計数する日時を補正する日時補正部と、計時された日時を表示する表示部１６と、を備える電波時計１では、上述のように安定した基準でタイムコード信号の二値化を行うことが出来るので、従来よりもノイズなどの影響を受けづらく、受信失敗や、複数回取得された日時データの不整合による受信の長期化といった状況を避けることが出来る。従って、消費電力の増大を効果的に抑えつつ、正確な日時を表示させることが出来る。
【００５６】
［第２実施形態］
次に、本発明の電波時計の第２実施形態について説明する。
【００５７】
図８は、第２実施形態の電波時計１における波形整形回路２２８ａを示す図である。
第２実施形態の電波時計１は、第１実施形態の電波時計１における波形整形回路２２８が波形整形回路２２８ａに置き換えられた点を除き、同一の構成であり、同一の構成要素には同一の符号を付すこととして説明を省略する。
【００５８】
この波形整形回路２２８ａでは、基準電圧生成回路２２８９ａ（基準電圧生成部）と、コンパレータ２２８０（二値化処理部）とを備える。基準電圧生成回路２２８９ａは、スイッチング素子２２８１ｃ（切替部）、抵抗素子２２８２ｃ及びキャパシタ２２８３ｃ（電圧保持部）を備える。
波形整形回路２２８ａに入力端から入力された入力電圧Ｖｉｎは、二分割され、一方は、基準電圧生成回路２２８９ａにおいてスイッチング素子２２８１ｃ及び抵抗素子２２８
２ｃを介してキャパシタ２２８３ｃの一端に供給され、当該キャパシタ２２８３ｃに充電された電荷に応じた電圧がコンパレータ２２８０の非反転入力に入力される。キャパシタ２２８３ｃの他端は、接地された接地端となっている。また、二分割された入力電圧Ｖｉｎの他方は、コンパレータ２２８０の反転入力に入力される。抵抗素子２２８２ｃ及びキャパシタ２２８３ｃにより低域透過フィルタが構成され、スイッチング素子２２８１ｃがオンされている間に所定の時定数で、入力電圧Ｖｉｎに応じた電荷がキャパシタ２２８３ｃに蓄積（充電又は放電）される。
【００５９】
本実施形態の電波時計１では、秒同期点の同定後にＣＰＵ１１からの制御信号により、ハイレベル信号が必ず受信される期間（高電圧期間）とローレベル信号が必ず受信される期間（低電圧期間）を所定の比率で、ここでは、等しく含む期間に亘りスイッチング素子２２８１ｃをオンさせることで、ハイレベル電圧ＶＨとローレベル電圧ＶＬの略中間値を参照電圧Ｖｒｅｆとしてキャパシタ２２８３ｃからコンパレータ２２８０に入力させる。具体的には、第１変化点から秒同期点を挟んで第３変化点まで続けてスイッチング素子２２８１ｃをオンさせることで、ハイレベル信号とローレベル信号を０．２秒ずつ含む期間に亘り入力電圧Ｖｉｎをキャパシタ２２８３ｃに供給する。
【００６０】
図９は、本実施形態の電波時計１で実行される波形整形制御処理のＣＰＵ１１による制御手順を示すフローチャートである。
【００６１】
この波形整形制御処理は、第１実施形態の波形制御処理におけるステップＳ１０１、Ｓ１０３の処理が、それぞれステップＳ１０１ａ、Ｓ１０３ａに置き換えられた点を除き同一であり、同一の処理については詳しい説明を省略する。
【００６２】
波形整形制御処理が開始されると、ＣＰＵ１１は、スイッチング素子２２８１ｃオン状態とする制御信号を出力して（ステップＳ１０１ａ）、当該オン状態を常に維持したまま秒同期点の検出を行わせる。
また、ＣＰＵ１１は、秒同期点が同定されたと判別された場合には（ステップＳ１０２で“ＹＥＳ”）、スイッチング素子２２８１ｃのオンオフのタイミングを設定し、当該設定に応じたオンオフ制御信号の出力を開始する（ステップＳ１０３ａ）。
【００６３】
図１０は、本実施形態の波形整形回路２２８ａにおける参照電圧Ｖｒｅｆの変化とタイムコード信号の波形の例とを示す図である。
【００６４】
本実施形態の波形整形回路２２８ａでは、スイッチング素子２２８１ｃがオフされている間、キャパシタ２２８３ｃの出力する参照電圧Ｖｒｅｆが維持される一方、スイッチング素子２２８１ｃがオンされている間には、キャパシタ２２８３ｃに対する入力電圧Ｖｉｎとしては、ローレベル信号とハイレベル信号とが半分ずつ順番に入力されることになる。従って、ローレベル信号が入力されている間には、中間値（ＶＨ＋ＶＬ）／２より低いローレベル電圧ＶＬに応じてキャパシタ２２８３ｃの電荷が放電され、参照電圧Ｖｒｅｆが僅かに減少し、ハイレベル信号が入力されている間には、中間値（ＶＨ＋ＶＬ）／２より高いハイレベル電圧ＶＨに応じてキャパシタ２２８３ｃに電荷が再度充電されて参照電圧Ｖｒｅｆが回復する。
【００６５】
本実施形態の波形整形回路２２８ａでは、秒同期点が同定されるまでの間に適切な参照電圧Ｖｒｅｆに対応する電荷量がキャパシタ２２８３ｃに充電され、且つ、スイッチング素子２２８１ｃがオンの間における参照電圧Ｖｒｅｆの減少幅が二値化判定に悪影響を与えない範囲内となるようにキャパシタ２２８３ｃの容量及び抵抗素子２２８２ｃの抵抗値が定められる。
【００６６】
以上のように、本実施形態の標準電波受信装置１０及び電波時計１では、基準電圧生成回路２２８９ａは、入力される入力信号の電圧変化に応じた電圧を保持するキャパシタ２２８３ｃと、キャパシタ２２８３ｃへの入力信号の入力可否を切り替えるスイッチング素子２２８１ｃと、を備え、ＣＰＵ１１は、スイッチング素子２２８１ｃによるキャパシタ２２８３ｃへの入力可否の切り替え動作を制御する。このとき、ＣＰＵ１１は、ハイレベル信号の期間とローレベル信号の期間とを所定の比率で含む期間に亘ってキャパシタ２２８３ｃに入力信号を入力させることで、キャパシタ２２８３ｃに保持される電荷量及び出力される参照電圧Ｖｒｅｆを略一定に維持する。
従って、電力消費の増大に繋がりやすい抵抗素子の数を減らし、また、他の構成と比較してサイズが大きくなりやすいキャパシタの数を減らすことが出来るので、安価且つ小型の容易な回路で安定した二値化用の参照電圧を設定して標準電波の復号を行うことが出来る。
【００６７】
［第３実施形態］
次に、第３実施形態の電波時計１について説明する。
図１１は、第３実施形態の電波時計１における波形整形回路２２８ｂを示す図である。
この電波時計１は、第１実施形態の電波時計１の波形整形回路２２８が波形整形回路２２８ｂに置き換えられた点を除いて同一の構成であり、同一の構成要素については同一の符号を付して説明を省略する。
【００６８】
この波形整形回路２２８ｂは、波形整形回路２２８の各構成要素に加えて、抵抗素子２２８５ｃ、２２８５ｄ、コンパレータ２２８０ｂ、及び選択スイッチ２２８６が追加されている。
【００６９】
抵抗素子２２８５ｃ、２２８５ｄは、基準電圧生成回路２２８９ｂ内において抵抗素子２２８５ａ、２２８５ｂに並列に設けられて、第１オペアンプ２２８４ａの出力電圧ＶｒｅｆＨと第２オペアンプ２２８４ｂの出力電圧ＶｒｅｆＬとの分圧を参照電圧ＶｒｅｆＤ（下降基準電圧）としてコンパレータ２２８０ｂに出力する。ここでは、参照電圧ＶｒｅｆＤに対応して、抵抗素子２２８５ａ、２２８５ｂによって分圧された電圧を参照電圧ＶｒｅｆＵ（上昇基準電圧）として示す。
【００７０】
抵抗素子２２８５ｃ、２２８５ｄにより分圧された参照電圧ＶｒｅｆＤは、抵抗素子２２８５ａ、２２８５ｂによって分圧された参照電圧ＶｒｅｆＵと異なるように、異なる比率で抵抗素子２２８５ｃ、２２８５ｄの抵抗値が設定されている。例えば、参照電圧ＶｒｅｆＤを参照電圧ＶｒｅｆＵより低くするには、抵抗素子２２８５ａ、２２８５ｃの抵抗値を等しくした状態で、抵抗素子２２８５ｂの抵抗値よりも小さい抵抗値の抵抗素子２２８５ｄと組み合わせれば良い。
【００７１】
このように、異なる参照電圧ＶｒｅｆＵ、ＶｒｅｆＤと入力電圧Ｖｉｎとの比較結果は、ＣＰＵ１１からの制御信号に基づき選択スイッチ２２８６で択一的に選択されて出力される。本実施形態の電波時計１では、この制御信号により、入力電圧Ｖｉｎがローレベル電圧ＶＬからハイレベル電圧ＶＨへ切り替わる（立ち上がる）タイミングの判定に用いられる参照電圧ＶｒｅｆＵと入力電圧Ｖｉｎとの比較結果と、入力電圧Ｖｉｎがハイレベル電圧ＶＨからローレベル電圧ＶＬへ切り替わる（立ち下がる）タイミングの判定に用いられる参照電圧ＶｒｅｆＤと入力電圧Ｖｉｎとの比較結果の何れかを出力させている。即ち、出力電圧Ｖｏｕｔがハイレベルの場合には、選択スイッチ２２８６の入力は、コンパレータ２２８０ｂに切り替えられ、出力電圧Ｖｏｕｔがローレベルの場合には、選択スイッチ２２８６への入力がコンパレータ２２８０からの信号に切り替えられるように、ＣＰＵ１１が制御信号を出力している。
【００７２】
以上のように、本実施形態の標準電波受信装置１０及び電波時計１は、参照電圧Ｖｒｅｆとして、入力信号がローレベルからハイレベルへ切り替わるタイミングを同定するための参照電圧ＶｒｅｆＵと、入力信号がハイレベルからローレベルへ切り替わるタイミングを同定するための参照電圧ＶｒｅｆＤとが設定されて、選択スイッチ２２８６により切り替えられて用いられる。そして、基準電圧生成回路２２８９ｂは、キャパシタ２２８３ａが保持する電荷に応じた電圧とキャパシタ２２８３ｂが保持する電荷に応じた電圧とを、立ち上がり時の参照電圧ＶｒｅｆＵ及び立ち下がり時の参照電圧ＶｒｅｆＤに対してそれぞれ異なる割合で組み合わせて生成する。従って、入力電圧Ｖｉｎの立ち上がり及び立ち下がりの特性の違いや、ノイズの影響の違いなどを反映したより適切な参照電圧をそれぞれ定めることが出来る。
例えば、ローレベル信号からハイレベル信号への立ち上がりを検出する場合には、バーストノイズなどによる偽の立ち上がりを誤って検出し難いように参照電圧ＶｒｅｆＵを高めに設定したりすることが出来る。
【００７３】
［第４実施形態］
次に、第４実施形態の電波時計１について説明する。
図１２は、第４実施形態の電波時計１における波形整形回路２２８ｃを示す図である。
この電波時計１は、第２実施形態の電波時計１の波形整形回路２２８ａが波形整形回路２２８ｃに置き換えられた点を除いて同一の構成であり、同一の構成要素については同一の符号を付して説明を省略する。
【００７４】
この波形整形回路２２８ｃでは、第２実施形態の波形整形回路２２８ａにおける各構成に加えて、基準電圧生成回路２２８９ｃ、コンパレータ２２８０ｄが設けられている。基準電圧生成回路２２８９ｃでは、スイッチング素子２２８１ｄ、抵抗素子２２８２ｄ及びキャパシタ２２８３ｄ（第４の電圧保持部）が設けられて接続され、基準電圧生成回路２２８９ａに係るスイッチング素子２２８１ｃ、抵抗素子２２８２ｃ、キャパシタ２２８３ｃ（第３の電圧保持部）及びコンパレータ２２８０の接続に対して並列に配置されている。また、コンパレータ２２８０及びコンパレータ２２８０ｄの出力信号は、第３実施形態の電波時計１と同様に、選択スイッチ２２８６に入力されて、択一的に出力電圧Ｖｏｕｔとして出力される。
【００７５】
本実施形態の電波時計１では、波形整形回路２２８ｃにおいて、スイッチング素子２２８１ｃ及びスイッチング素子２２８１ｄをオンとする期間を異ならせることで、それぞれのキャパシタ２２８３ｃ、２２８３ｄに蓄えられる電荷量を異ならせる。即ち、コンパレータ２２８０に入力される参照電圧ＶｒｅｆＵ（上昇基準電圧）とコンパレータ２２８０ｄに入力される参照電圧ＶｒｅｆＤ（下降基準電圧）とは、異なる値となる。
【００７６】
コンパレータ２２８０の出力とコンパレータ２２８０ｄの出力は、出力電圧Ｖｏｕｔがハイレベルかローレベルかに基づいてＣＰＵ１１により切り替えられる選択スイッチ２２８６に入力されて、何れかが出力電圧Ｖｏｕｔとして出力される。
【００７７】
このように、本実施形態の標準電波受信装置１０及び電波時計１における波形整形回路２２８ｃは、スイッチング素子２２８１ｃ、２２８１ｄと、キャパシタ２２８３ｃ、２２８３ｄと、コンパレータ２２８０、２２８０ｄと、選択スイッチ２２８６などを備える。キャパシタ２２８３ｃには、入力信号がローレベルからハイレベルへ切り替わるタイミングを同定するための参照電圧ＶｒｅｆＵに対応する電荷が保持され、キャパシタ２２８３ｄには、入力信号がハイレベルからローレベルへ切り替わるタイミングを同定するための参照電圧ＶｒｅｆＤに対応する電荷が保持される。ＣＰＵ１１は、これら参照電圧ＶｒｅｆＵ、ＶｒｅｆＤにそれぞれ対応する電荷をキャパシタ２２８３ｃ、２２８３ｄに保持させるために、スイッチング素子２２８１ｃ、２２８１ｄをそれぞれ所定の比率でオンオフ
制御する。
従って、第３実施形態の電波時計１と同様に、バーストノイズなどによる偽の立ち上がりを誤って検出し難いように参照電圧ＶｒｅｆＵを高めに設定したりすることが出来る。
【００７８】
なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。
例えば、上記実施の形態では、スイッチング素子、キャパシタ、ボルテージフォロワ及びコンパレータを使って参照電圧Ｖｒｅｆを生成したが、部分的にデジタル処理が含まれていても良い。例えば、所定のサンプリングレートで信号レベルを多値データとしてデジタル数値化し、そのうちのハイレベル期間とローレベル期間の中間値を算出して参照電圧Ｖｒｅｆとしてアナログ出力させることも出来る。或いは、反対に、アナログ回路で生成された参照電圧Ｖｒｅｆ及び入力電圧Ｖｉｎを多値デジタル数値化してから比較しても良い。
【００７９】
また、上記実施の形態では、ハイレベル電圧ＶＨとローレベル電圧ＶＬの中間値が参照電圧Ｖｒｅｆとする場合について説明したが、これ以外の値であっても良い。例えば、ローレベル信号にはノイズが重畳されやすいことから、参照電圧Ｖｒｅｆをハイレベル電圧ＶＨの側に若干偏らせた位置に設定しても、受信中にその設定を変化させず、速やかに参照電圧Ｖｒｅｆがこの値に漸近する構成であれば良い。
【００８０】
また、上述のように、ＤＣＦ７７では、５９秒のタイミングで無信号となるが、６０回に一回であるのでそのまま同じように処理してしまっても影響は小さい。但し、各分の先頭位置が同定された後には、当該５９秒のタイミングでは、スイッチング素子をオンさせない処理を行っても良い。これら、標準電波送信局ごとに適切なスイッチング素子の動作タイミングは、ＲＯＭ１２などに予めテーブルデータとして保持させておくことが出来る。
【００８１】
また、上記実施の形態では、通常の水晶発振器の発振する周波数誤差を論理緩急に係る設定を用いて修正して正確なタイミングでハイレベル期間とローレベル期間とを設定し、スイッチング素子の動作を行わせたが、水晶発振器に温度補償回路などが組み込まれていてほぼ正確な周波数信号が発振されている場合には、必ずしも補正を行う必要が無い。
【００８２】
また、上記実施の形態では、大振幅信号をそのまま電圧の高いハイレベル信号とし、小振幅信号を電圧の低いローレベル信号として説明したが、電波受信部２２の処理の途中で信号レベルを反転させてアクティブロー、即ち、大振幅信号がローレベル信号とされ、小振幅信号がハイレベル信号とするように回路が構成されていても良い。
【００８３】
また、上記実施の形態では、キャパシタを２つ設けて分圧することで参照電圧を設定する形態と、１つのキャパシタのオンオフ時間をタイムコード信号のハイレベル／ローレベルの期間を均等に含むように設定することで参照電圧を設定する形態とを示し、また、分圧抵抗を２通り設ける形態と、電荷を保持するキャパシタを２つ設ける形態とにより、ローレベル信号からハイレベル信号への立ち上がり検出に用いられる参照電圧とハイレベル信号からローレベル信号への立ち下がり検出に用いられる参照電圧を示したが、キャパシタを４つ設けて各々２つずつのキャパシタの出力電圧に応じて立ち上がり検出用の参照電圧と立ち下がり検出用の参照電圧を設定しても良い。また、４つのキャパシタではなく、１つを共用として３つのキャパシタを用いても良い。
【００８４】
また、上記実施の形態では、秒同期点の同定に係る処理や、基準電圧生成回路２２８９における第１スイッチング素子２２８１ａ及び第２スイッチング素子２２８１ｂなどの動作タイミング制御を波形整形回路２２８外部のＣＰＵ１１やＲＯＭ１２を用いて行うこととしたが、制御に係る構成を波形整形回路２２８や電波受信部２２が別個に保持していて
も良い。
【００８５】
また、上記実施の形態で用いた抵抗素子は、所望の大きさの抵抗を生じるものであって他の寄生容量やインダクタンスが無視可能な程度に小さいものであれば、回路部品としての抵抗素子に限られない。
【００８６】
また、上記実施の形態では、抵抗素子２２８２ａ、２２８２ｂとキャパシタ２２８３ａ、２２８３ｂとにより低域透過フィルタを構成して高周波変動の入力を除外したが、デジタルデータに変換した後に参照電圧Ｖｒｅｆを算出する場合には、現在の出力電圧ＶｒｅｆＨ、ＶｒｅｆＬに対して所定の割合以上で異なる値を取得しないといった他の処理を行っても良い。
【００８７】
また、上記実施の形態では、表示部１６としてＬＣＤを備えたデジタル表示部を例に挙げて説明したが、デジタル表示を行う画面としては、ＬＣＤに限られず、他のもの、例えば、有機ＥＬ（Electro-Luminescent）ディスプレイなどが用いられても良い。また、デジタル表示画面の代わりに、回転自在に設けられた複数の指針、及びこれらの指針を回転動作させる駆動部、例えば、ステッピングモータ及び輪列機構などが設けられて、アナログ指針表示を行う構成であっても良い。
その他、上記実施の形態で示した構成や制御手順などの具体的な細部は、本発明の趣旨を逸脱しない範囲において適宜変更可能である。
【００８８】
本発明のいくつかの実施形態を説明したが、本発明の範囲は、上述の実施の形態に限定されるものではなく、特許請求の範囲に記載された発明の範囲とその均等の範囲を含む。
以下に、この出願の願書に最初に添付した特許請求の範囲に記載した発明を付記する。付記に記載した請求項の項番は、この出願の願書に最初に添付した特許請求の範囲の通りである。
【００８９】
［付記］
＜請求項１＞
標準電波を受信して、復調した入力信号を出力する受信部と、
前記入力信号の電圧を所定の基準電圧により二値化する二値化処理部と、
前記入力信号における各秒の先頭タイミングを同定する秒同期同定部と、
前記秒同期同定部により同定された各秒の先頭タイミングに対して、前記受信された標準電波の様式に応じて入力信号が必ずハイレベルとなる高電圧期間と、入力信号が必ずローレベルとなる低電圧期間とを定め、前記高電圧期間及び前記低電圧期間における前記入力信号に基づいて前記基準電圧を生成して出力する基準電圧生成部と、
を備えることを特徴とする標準電波受信装置。
＜請求項２＞
前記基準電圧生成部は、
入力される前記入力信号の電圧変化に応じた電圧を保持する複数の電圧保持部と、
前記電圧保持部への前記入力信号の入力可否を切り替える切替部と、
前記切替部による前記入力可否の切り替え動作を制御する切替制御部と、
前記電圧保持部の保持する電圧に基づいて前記基準電圧を出力する基準電圧出力部と、
を備え、
前記切替制御部は、前記複数の電圧保持部のうち、第１の電圧保持部に前記高電圧期間の前記入力信号を入力させ、第２の電圧保持部に前記低電圧期間の前記入力信号を入力させ、
前記基準電圧出力部は、前記第１の電圧保持部が保持する電圧と前記第２の電圧保持部が保持する電圧とを所定の割合で組み合わせて前記基準電圧を出力する
ことを特徴とする請求項１記載の標準電波受信装置。
＜請求項３＞
前記所定の割合は、受信対象の標準電波における前記ハイレベルの入力信号と前記ローレベルの前記入力信号との振幅比に応じて定められることを特徴とする請求項２記載の標準電波受信装置。
＜請求項４＞
前記所定の割合は、１対１であることを特徴とする請求項２記載の標準電波受信装置。＜請求項５＞
前記基準電圧には、前記入力信号がローレベルからハイレベルへ切り替わるタイミングを同定するための上昇基準電圧と、前記入力信号がハイレベルからローレベルへ切り替わるタイミングを同定するための下降基準電圧とが含まれ、
前記基準電圧出力部は、前記第１の電圧保持部が保持する電圧と前記第２保持部が保持する電圧とを、前記上昇基準電圧及び前記下降基準電圧に対してそれぞれ異なる割合で組み合わせて生成して出力する
ことを特徴とする請求項２〜４の何れか一項に記載の標準電波受信装置。
＜請求項６＞
前記基準電圧出力部は、前記第１電圧保持部が保持する電圧と前記第２保持部が保持する電圧とを所定の比率で分圧する抵抗素子を備えることを特徴とする請求項２〜５の何れか一項に記載の標準電波受信装置。
＜請求項７＞
前記基準電圧生成部は、
入力される前記入力信号の電圧変化に応じた電圧を保持する電圧保持部と、
前記電圧保持部への前記入力信号の入力可否を切り替える切替部と、
前記切替部による前記入力可否の切り替え動作を制御する切替制御部と、
を備え、
前記切替制御部は、前記高電圧期間と前記低電圧期間とを所定の比率で含む期間に亘って前記電圧保持部に前記入力信号を入力させる
ことを特徴とする請求項１記載の標準電波受信装置。
＜請求項８＞
前記電圧保持部には、第３の電圧保持部と、第４の電圧保持部とが含まれ、
前記第３の電圧保持部には、前記入力信号がローレベルからハイレベルへ切り替わるタイミングを同定するための上昇基準電圧が保持され、前記第４の電圧保持部には、前記入力信号がハイレベルからローレベルへ切り替わるタイミングを同定するための下降基準電圧が保持され、
前記切替制御部は、それぞれ前記上昇基準電圧と前記下降基準電圧とに対応する前記所定の比率で前記入力信号を前記第３の電圧保持部及び前記第４の電圧保持部に入力させる
ことを特徴とする請求項７記載の標準電波受信装置。
＜請求項９＞
前記秒同期同定部により各秒の先頭タイミングが同定されるまでの間、
前記切替制御部は、前記入力信号を前記電圧保持部に入力させ続け、
前記電圧保持部は、当該入力信号の電圧変化を所定の帯域で低域透過させた電圧を保持する
ことを特徴とする請求項２〜８の何れか一項に記載の標準電波受信装置。
＜請求項１０＞
前記電圧保持部は、前記入力信号の入力端と接地端との間に設けられたキャパシタを含み、前記入力信号の電圧変化に応じて当該キャパシタに充電された電荷に対応する電圧を保持することを特徴とする請求項２〜９の何れか一項に記載の標準電波受信装置。
＜請求項１１＞
所定の周波数信号を生成する発振部と、
前記所定の周波数信号の正確な周波数からの誤差に係る情報を記憶する誤差記憶部と、
を備え、
前記基準電圧生成部は、前記所定の周波数信号の前記誤差に基づいて前記高電圧期間及び前記低電圧期間を補正して定める
ことを特徴とする請求項１〜１０の何れか一項に記載の標準電波受信装置。
＜請求項１２＞
請求項１〜１１の何れか一項に記載の標準電波受信装置と、
前記所定の周波数信号と、前記誤差とに基づいて現在の日時を計数する計時部と、
前記標準電波受信装置により取得された日時データに基づいて前記計時部の計数する日時を補正する日時補正部と、
前記計時された日時を表示する表示部と、
を備えることを特徴とする電波時計。
【符号の説明】
【００９０】
１     電波時計
１０   標準電波受信装置
１１   ＣＰＵ
１２   ＲＯＭ
１２ａ 補正データ
１３   ＲＡＭ
１４   電源部
１５   操作部
１６   表示部
１７   ドライバ
１８   発振回路
１９   分周回路
２０   計時回路
２１   受信アンテナ
２２   電波受信部
２２１ ＲＦアンプ
２２２ ミキサ
２２３ ＯＳＣ
２２４ ＢＰＦ
２２５ ＩＦアンプ
２２６ 検波回路
２２７ ＡＧＣ回路
２２８、２２８ａ、２２８ｂ、２２８ｃ      波形整形回路
２２８０、２２８０ｂ、２２８０ｄ   コンパレータ
２２８１ａ    第１スイッチング素子
２２８１ｂ    第２スイッチング素子
２２８１ｃ    スイッチング素子
２２８１ｄ    スイッチング素子
２２８２ａ    抵抗素子
２２８２ｂ    抵抗素子
２２８２ｃ    抵抗素子
２２８２ｄ    抵抗素子
２２８３ａ    第１キャパシタ
２２８３ｂ    第２キャパシタ
２２８３ｃ、２２８３ｄ      キャパシタ
２２８４ａ    第１オペアンプ
２２８４ｂ    第２オペアンプ
２２８５ａ、２２８５ｂ、２２８５ｃ、２２８５ｄ   抵抗素子
２２８６      選択スイッチ
２２８９、２２８９ａ、２２８９ｂ、２２８９ｃ     基準電圧生成回路
２２９ ＡＤＣ
【図１】
0006323210.tif 000002
【図２】
0006323210.tif 000003
【図３】
0006323210.tif 000004
【図４】
0006323210.tif 000005
【図５】
0006323210.tif 000006
【図６】
0006323210.tif 000007
【図７】
0006323210.tif 000008
【図８】
0006323210.tif 000009
【図９】
0006323210.tif 000010
【図１０】
0006323210.tif 000011
【図１１】
0006323210.tif 000012
【図１２】
0006323210.tif 000013