(57)【特許請求の範囲】
【請求項１】
剥離除去可能な導電性基板と、
該導電性基板の表面上に設けられた半導体素子搭載領域と、
該半導体素子搭載領域の周囲に配置され、前記導電性基板の前記表面上にめっき層として形成されたリード部とを有し、
該リード部を形成する前記めっき層は、前記導電性基板の前記表面上に、Ｐｄめっき層、Ａｕめっき層、Ｎｉめっき層、ボンディング用貴金属めっき層の順に積層されためっき層部分を含む半導体素子搭載用基板。
【請求項２】
前記ボンディング用貴金属めっき層は、Ｐｄ、Ａｕ、Ａｇの単層めっき層又はＰｄ、Ａｕ、Ａｇのうち２種類以上からなる積層めっき層として構成された請求項１に記載の半導体素子搭載用基板。
【請求項３】
前記Ｐｄめっき層の厚さが、０．０１μｍ以上０．１０μｍ以下である請求項１又は２に記載の半導体素子搭載用基板。
【請求項４】
前記Ａｕめっき層の厚さが、０．０１μｍ以上０．１０μｍ以下である請求項１乃至３のいずれか一項に記載の半導体素子搭載用基板。
【請求項５】
前記導電性基板と前記リード部との間の密着力が、前記半導体素子搭載領域に半導体素子を搭載して該半導体素子の電極を前記リード部にワイヤボンディングにより接続した後、前記導電性基板の前記表面上を封止樹脂で樹脂封止し、前記導電性基板を該封止樹脂から引き剥がす際の前記導電性基板と前記リード部との間の密着力と略同一となるように設定された請求項１乃至４のいずれか一項に記載の半導体素子搭載用基板。
【請求項６】
前記半導体素子搭載領域が、前記リード部を形成する前記めっき層と同一の積層構成を有するめっき層として形成された請求項１乃至５のいずれか一項に記載の半導体素子搭載用基板。
【請求項７】
半導体素子搭載部と、
該半導体素子搭載部の周囲に設けられためっき層からなるリード部と、
前記半導体素子搭載部に搭載され、所定の電極を有する半導体素子と、
該半導体素子の前記所定の電極と前記リード部とを電気的に接続するボンディングワイヤと、
前記半導体素子搭載部及び前記リード部の底面のみが露出するように、前記半導体素子搭載部及び前記リード部の前記底面以外の領域と、前記半導体素子と、前記ボンディングワイヤとを封止する封止樹脂と、を有し、
前記リード部を形成する前記めっき層は、前記底面から、Ｐｄめっき層、Ａｕめっき層、Ｎｉめっき層、ボンディング用貴金属めっき層の順に積層されためっき層部分を含む半導体装置。
【請求項８】
前記ボンディング用貴金属めっき層は、Ｐｄ、Ａｕ、Ａｇの単層めっき層又はＰｄ、Ａｕ、Ａｇのうち２種類以上からなる積層めっき層として構成された請求項７に記載の半導体装置。
【請求項９】
前記Ｐｄめっき層の厚さが、０．０１μｍ以上０．１０μｍ以下である請求項７又は８に記載の半導体装置。
【請求項１０】
前記Ａｕめっき層の厚さが、０．０１μｍ以上０．１０μｍ以下である請求項７乃至９のいずれか一項に記載の半導体装置。
【請求項１１】
半導体素子搭載領域の周囲に、めっき層からなるリード部が設けられた半導体素子搭載用基板の製造方法であって、
導電性基板の表面上の前記リード部が形成される箇所に、Ｐｄめっき層を形成する工程と、
該Ｐｄめっき層上にＡｕめっき層を形成する工程と、
該Ａｕめっき層上にＮｉめっき層を形成する工程と、
該Ｎｉめっき層上にボンディング用貴金属めっき層を形成する工程と、を有する半導体素子搭載用基板の製造方法。
【請求項１２】
請求項１１に記載された半導体素子搭載用基板の製造方法により製造された半導体素子搭載用基板の前記半導体素子搭載領域上に、半導体素子を搭載する工程と、
該半導体素子の電極と前記リード部とをボンディングワイヤを用いて電気的に接続する工程と、
前記半導体素子搭載領域及び前記リード部の底面が露出するように、前記半導体素子搭載領域及び前記リード部の前記底面以外の領域と、前記半導体素子と、前記ボンディングワイヤとを封止樹脂により封止する工程と、
前記導電性基板を前記封止樹脂から引き剥がす工程と、を有する半導体装置の製造方法。
【請求項１３】
前記Ｐｄめっき層を形成する工程で形成された前記Ｐｄめっき層と前記導電性基板との間の密着力が、
前記導電性基板を前記封止樹脂から引き剥がす工程における前記Ｐｄめっき層と前記導電性基板との間の密着力と略同一となるように設定された請求項１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話に代表されるように電子機器の小型・軽量化が急速に進み、それに用いられる半導体装置も小型・軽量化・高機能化が要求されている。特に、半導体装置の厚みについても薄型化が要求されている。それらの要求に応えるため、QFP(Quad  Flat  Package)等の金属材料を加工したリードフレームを用いた半導体装置から、以下のような製造方法により製造される半導体装置が開発されてきている。
【０００３】
導電性を有する基材の一面側に、所定のパターニングを施したレジストマスクを形成し、レジストマスクから露出した基材に導電性金属をめっきして半導体素子搭載用のダイパッド部と外部と接続するためのリード部とを形成する。そして、そのレジストマスクを除去することで半導体素子搭載用基板を形成する。更に、形成した半導体素子搭載用基板に半導体素子を搭載してワイヤボンディングを行い、樹脂封止を行った後、導電性基板を除去して、ダイパッド部やリード部を露出させる。これにより、半導体装置が完成する。かかる半導体装置及びその製造方法によれば、リード部等をめっき加工で形成し、導電性基板を樹脂封止後除去することで、半導体装置の厚みを薄くすることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−５５０５５号公報
【特許文献２】特開２００７−１０３４５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、この種の半導体装置では、リード部を形成するのに用いられるレジスト層については、遮光されたレジスト部分の横断面形状は矩形となり、その結果、公知の処理工程を経て得られるリード部の横断面形状も矩形となる。よって、封止樹脂に引っ掛かる、又は食い込むような構造は存在しないため、封止樹脂との密着度が低くなり、導電性基板を引き剥がす際に封止樹脂からリード部が脱落したり、脱落しないものの剥離し、半導体装置の信頼性が低下したりするという問題があった。
【０００６】
そこで、リード部と封止樹脂との密着性を向上させるため、特許文献１〜２に示される提案がなされている。
【０００７】
特許文献１には、形成したレジストマスクを超えて導電性金属を電着させることで、半導体素子搭載用の金属層と外部と接続するための電極層の上端部周縁に張り出し部を有する半導体素子搭載用基板を得て、樹脂封止の際に金属層と電極層の張り出し部が樹脂に食い込む形となって確実に電極層が樹脂側に残るようにする半導体装置の製造方法が記載されている。
【０００８】
特許文献２には、レジストマスクを形成する際に散乱紫外光を用いてレジストマスクを逆台形に形成することで、ダイパッド部あるいはリード部を逆台形の形状に形成する配線方法及びその製造方法が記載されている。
【０００９】
特許文献１に示されるレジストマスクを超えて導電性金属を電着させる方法は、形成するめっき層を、そのレジストマスクをオーバーハングさせて形成することであり、そのオーバーハング量をコントロールすることが難しく、形成するめっき層の全てが同じ庇長さにならない問題や、張り出し部が大きくなると隣のめっき層と繋がってしまう問題がある。また、めっき層が薄くなると、張り出し部の幅も厚みも小さくなることから、封止樹脂との密着性が低下する問題も抱えている。そしてオーバーハングさせためっき層の上面は、めっきの縦方向と横方向の成長比率の関係で球状となるために、ボンディングの信頼性を低下させる要因にもなる。
【００１０】
また、特許文献２に示される散乱紫外光を用いてレジスト層の開口部の断面形状を逆台形に形成する方法は、使用するレジスト層の厚みが２５μｍ程度までの厚みに効果的であって、形成するダイパッド部あるいはリード部の厚みが約２０μｍ程度までとなる。例えば、レジスト層を厚くして５０μｍ程度とした場合、紫外光がレジストに吸収され基材方向になるほど光が減衰していくため、開口部断面形状の逆台形の角度が９０度（すなわち長方形）近く、更にはこれより大きくなって下辺よりも上辺が短い普通の台形形状となり、ダイパッド部あるいはリード部の形状が逆台形を成さなくなるため、ダイパッド部あるいはリード部と封止樹脂との密着性が低下することになる。
【００１１】
このように、樹脂密着性を向上させるために、リード部等の形状を工夫することにより、ある程度の向上は期待できるもののまだ、十分ではない状況である。
【００１２】
そこで、本発明は、樹脂封止後、基板を引きはがし除去する時、リード部と封止樹脂の密着不足によるリード部の脱落や剥がれ等を防止することができる半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明の一態様に係る半導体素子搭載用基板は、剥離除去可能な導電性基板と、
該導電性基板の表面上に設けられた半導体素子搭載領域と、
該半導体素子搭載領域の周囲に配置され、前記導電性基板の前記表面上にめっき層として形成されたリード部とを有し、
該リード部を形成する前記めっき層は、前記導電性基板の前記表面上に、Ｐｄめっき層、Ａｕめっき層、Ｎｉめっき層、ボンディング用貴金属めっき層の順に積層されためっき層部分を含む。
【００１４】
本発明の他の態様に係る半導体装置は、半導体素子搭載部と、
該半導体素子搭載部の周囲に設けられためっき層からなるリード部と、
前記半導体素子搭載部に搭載され、所定の電極を有する半導体素子と、
該半導体素子の前記所定の電極と前記リード部とを電気的に接続するボンディングワイヤと、
前記半導体素子搭載部及び前記リード部の底面のみが露出するように、前記半導体素子搭載部及び前記リード部の前記底面以外の領域と、前記半導体素子と、前記ボンディングワイヤとを封止する封止樹脂と、を有し、
前記リード部を形成する前記めっき層は、前記底面から、Ｐｄめっき層、Ａｕめっき層、Ｎｉめっき層、ボンディング用貴金属めっき層の順に積層されためっき層部分を含む。
【００１５】
本発明の他の態様に係る半導体素子搭載用基板の製造方法は、半導体素子搭載領域の周囲に、めっき層からなるリード部が設けられた半導体素子搭載用基板の製造方法であって、
導電性基板の表面上の前記リード部が形成される箇所に、Ｐｄめっき層を形成する工程と、
該Ｐｄめっき層上にＡｕめっき層を形成する工程と、
該Ａｕめっき層上にＮｉめっき層を形成する工程と、
該Ｎｉめっき層上にボンディング用貴金属めっき層を形成する工程と、を有する。
【００１６】
本発明の他の態様に係る半導体装置の製造方法は、前記半導体素子搭載用基板の製造方法により製造された半導体素子搭載用基板の前記半導体素子搭載領域上に、半導体素子を搭載する工程と、
該半導体素子の電極と前記リード部とをボンディングワイヤを用いて電気的に接続する工程と、
前記半導体素子搭載領域及び前記リード部の底面が露出するように、前記半導体素子搭載領域及び前記リード部の前記底面以外の領域と、前記半導体素子と、前記ボンディングワイヤとを封止樹脂により封止する工程と、
前記導電性基板を、前記封止樹脂から引き剥がす工程と、を有する。
【発明の効果】
【００１７】
本発明によれば、樹脂封止後、導電性基板を引き剥がし除去する際、リード部と封止樹脂の密着不足によるリード部の脱落や剥がれ等を防止することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１の実施形態に係る半導体素子搭載用基板の一例を示した断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の一例の断面図である。
【図３】本発明の第１の実施形態に係る半導体素子搭載用基板及び半導体装置に形成されたリード部の一例の断面構成を示した図である。
【図４】本発明の実施形態に係る半導体素子搭載用基板の製造方法の一例の一連の工程を示した図である。図４（ａ）は、基板準備工程の一例を示した図である。図４（ｂ）は、レジスト被覆工程の一例を示した図である。図４（ｃ）は、レジストパターン形成工程の一例を示した図である。図４（ｄ）は、めっき工程の一例を示した図である。図４（ｅ）は、レジスト剥離工程の一例を示した図である。
【図５】本発明の実施形態に係る半導体装置の製造方法の一例の一連の工程を示した図である。図５（ａ）は、半導体素子搭載工程の一例を示した図である。図５（ｂ）は、ワイヤボンディング工程の一例を示した図である。図５（ｃ）は、樹脂封止工程の一例を示した図である。図５（ｄ）は、基板引き剥がし工程の一例を示した図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照して、本発明を実施するための形態の説明を行う。
【００２０】
［半導体素子搭載用基板及び半導体装置］
図１を用いて、本発明に係る半導体素子搭載用基板について説明する。図１は、本発明の第１の実施形態に係る半導体素子搭載用基板の一例を示した断面図である。
【００２１】
本発明の第１の実施形態に係る半導体素子搭載用基板５０は、導電性基板１０と、その上に配置された半導体素子搭載用のダイパッド部２０と、外部機器と接続するためのリード部３０とで構成されている。ダイパッド部２０は、半導体素子（図１には図示せず）を搭載するための半導体素子搭載領域である。リード部３０は、半導体素子がダイパッド部２０上に搭載されたときに、搭載された半導体素子の電極とワイヤボンディング等で接続される接続端子である。なお、半導体素子搭載用基板５０のパターンによっては、半導体素子搭載領域を確保した上で、ダイパッド部２０を作製しないパターンもある。例えば、導電性基板１０に半導体素子を直接搭載するもの、あるいは、半導体素子の電極をリード部に直接接合するフリップチップ接続タイプ等がある。
【００２２】
以降の説明は、ダイパッド部２０がある場合について説明するが、本発明は、ダイパッド部２０が存在せず、半導体素子搭載領域のみが確保されたタイプにも適用可能である。
【００２３】
導電性基板１０は、ダイパッド部２０及びリード部３０を表面上に形成可能な基材として機能するとともに、形成後のダイパッド部２０及びリード部３０の支持部材として機能する。使用する導電性基板１０の材質は、導電性が得られれば特に限定はないが、例えば、ＳＵＳ合金又はＮｉ合金、若しくは、銅合金材等にＮｉあるいはＮｉ合金等めっきが施されたものが使用される。特にＳＵＳ材は、表面に酸化被膜が形成されやすく、Ａｕめっき層と適切な密着性を得られることが知られており、樹脂封止後の引き剥がし工程で比較的剥離し易いため、この種の半導体装置には多く用いられている。
【００２４】
ダイパッド部２０及びリード部３０は、導電性基板１０の片面の表面１１上にめっき加工により形成されためっき層で構成される。
【００２５】
本発明の第１の実施形態に係る半導体素子搭載用基板５０の特徴は、ダイパッド部２０及びリード部３０を構成するめっき層を、導電性基板１０の表面１１から、Ｐｄめっき層、Ａｕめっき層、Ｎｉめっき層、ボンディング用貴金属めっき層を順に層状に積み重ねためっき層構成にすることである。なお、めっき層の積層構成の詳細については、後述する。
【００２６】
ダイパッド部２０及びリード部３０の断面形状は、特に定めないが、例えば矩形、上部に張り出し形状を有する矩形、又は逆台形であってもよい。樹脂封止部からの抜け防止の観点からは、上部に張り出し形状を有する矩形、又は逆台形であることが好ましい。
【００２７】
次に、図２を用いて、本発明の第１の実施形態に係る半導体装置について説明する。図２は、本発明の第１の実施形態に係る半導体装置の一例の断面図である。本発明の第１の実施形態に係る半導体装置は、図１に示した本発明の第１の実施形態に係る半導体素子搭載用基板を用いて製造される。
【００２８】
図２に示すように、本発明の第１の実施形態に係る半導体装置は、ダイパッド部２０上に半導体素子６０を搭載し、半導体素子６０の電極６１とリード部３０をボンディングワイヤ７０等で接続した後、半導体素子６０及びボンディングワイヤ７０等の接続部を含めて封止樹脂８０を用いて樹脂封止を行い、最後に導電性基板１０を引き剥がし除去し、ダイパッド部２０及びリード部３０の底面を露出させることにより製造される。リード部３０の底面３７は、外部機器とのはんだ接合するための外部電部となる。
【００２９】
次に、本発明の第１の実施形態に係る半導体素子搭載用基板及び半導体装置の特徴である、導電性基板１０上に形成するダイパッド部２０やリード部３０を構成するめっき層の積層構成について説明する。
【００３０】
図３は、本発明の第１の実施形態に係る半導体素子搭載用基板及び半導体装置に形成されたリード部３０の一例の断面構成を示した図である。なお、図３においては、リード部３０のみを例に挙げて説明するが、ダイパッド部２０も同様の構成を有してもよい。
【００３１】
図３に示されるように、導電性基板１０の表面１１上にリード部３０が形成されるが、リード部３０を形成するめっき層は、Ｐｄめっき層３１、Ａｕめっき層３２、Ｎｉめっき層３３、ボンディング用貴金属めっき層３４が、導電性基板１０の表面１１上に順次積層されて構成される。
【００３２】
上述のように、半導体素子搭載用基板５０を用いて作製する半導体装置１００は、樹脂封止後、導電性基板１０を引き剥がし除去することにより作製される。このため、導電性基板１０の表面１１上に形成されているダイパッド部２０及びリード部３０は、半導体素子搭載工程やワイヤボンディング工程で、導電性基板１０からの脱落や剥離がない適度な密着性が必要である。かつ、樹脂封止工程後の導電性基板引き剥がし除去工程では、導電性基板１０とめっき層との間（接触面）から、総てのダイパッド部２０、リード部３０が剥離する必要がある。そこで、導電性基板１０は、一般的にはＳＵＳ材が使用される。また、導電性基板１０に接触するめっき層は、Ａｕめっきを施して形成されたＡｕめっき層となることが多い。これは、ＳＵＳ材は一般に表面に不動態皮膜を形成し易いため、強固な密着性を必要とする金属めっきの基板としては向かないが、本発明のように引き剥がしを前提とする半導体装置用の基板には好適だからである。具体的には、導電性基板１０に用いられる材料は、例えば、ＳＵＳ３０４、ＳＵＳ３０１、ＳＵＳ４３０、ＳＵＳ４０５、ＳＵＳ４０３、ＳＵＳ４１０等である。
【００３３】
Ａｕめっき層は、未処理のＳＵＳ材に形成した場合、密着性が弱く剥離してしまう。このため、めっきする面を、表面活性化処理、例えば電解処理等で表面の酸化被膜を除去する等の表面処理をすることで密着性を調整することができるためＡｕめっきが用いられている。また、導電性基板１０と接触するめっき層は、半導体装置１００の最外層のめっき層となるため、外部機器とはんだ合金で接続するため、濡れ性が良好なＡｕめっき層が多く用いられるのも理由の一つとして挙げられる。
【００３４】
しかし、ＳＵＳ材からなる導電性基板１０の表面１１上にＡｕめっき層、Ｎｉめっき層の順でめっき層を形成した半導体素子搭載用基板において、導電性基板１０とリード部３０の密着力が適度になるよう調整した基板であっても、半導体装置として、樹脂封止後、導電性基板１０を引き剥がし除去する時、この密着力が強すぎて半導体装置１００からリード部３０が抜け、リード部３０が導電性基板１０側に残る現象が発生する場合がある。
【００３５】
発明者らは、上記の事項について試行錯誤の結果、以下の知見を見出した。
【００３６】
ＳＵＳ材からなる導電性基板１０の表面１１上にＡｕめっき層、Ｎｉめっき層の順でめっき層を形成した半導体素子搭載用基板の密着力と、これを用いた半導体装置の作製時に係る熱履歴、例えば、半導体素子搭載工程での加熱やワイヤボンディング工程での加熱等と同等の熱を加えた半導体素子搭載用基板の密着力とを比較した。本試験では、デジタルフォースゲージ（株式会社イマダ製）を用いて、めっき層を引き剥がすピール強度を密着力として測定した。加熱条件は、１５０℃で２時間加熱し、その後、２００℃で３０分間加熱した。
【００３７】
その結果、ＳＵＳ材からなる導電性基板１０の表面１１上にＡｕめっき層、Ｎｉめっき層の常温でのピール強度を基準とした場合、加熱後は、平均で１．５５倍のピール強度となった。つまり、加熱により密着力が上昇していることが判る。Ａｕめっき層が熱によりＳＵＳ材側（導電性基板１０側）に拡散し、加熱後の密着力が上昇したものと思われる。つまり、本発明が解決しようとした課題である樹脂封止後に導電性基板を引き剥がし除去する際、リード部と封止樹脂の密着不足によるリード部の脱落や剥がれ等の原因は、Ａｕめっき層が加熱により導電性基材側へ拡散する事で導電性基板との密着力が上昇してしまう事が解った。
【００３８】
上述の状況より加熱後の密着力の増加を見越して、加熱前の密着力を下げる方法も検討可能であるが、その場合、加熱前の密着力が弱くなり、半導体素子搭載用基板の作製時あるいは搬送時にリード部３０等の剥がれが生じ易くなってしまう。
【００３９】
そこで、本発明の実施形態に係る半導体素子搭載用基板５０及び半導体装置１００の特徴は、導電性基板１０の表面１１上にＰｄめっき層３１、Ａｕめっき層３２、Ｎｉめっき層３３を順に積層形成したことである。
【００４０】
Ｐｄめっき層３１は、バリア性の強いめっき層であり、Ａｕめっき層３２のような熱拡散が発生し難い。このため、熱を加えても、Ｐｄめっき層３１ではＳＵＳ材からなる導電性基板１０への拡散は起きず、ＳＵＳ材からなる導電性基板１０とＰｄめっき層３１との間での密着力に変化は発生しない。また、ＳＵＳ材からなる導電性基板１０とＰｄめっき層３１との間の密着力は、めっきする表面を表面活性化処理することで、調整することができる。なお、表面活性化処理には、電解処理や化学研磨等がある。
【００４１】
また、Ｐｄめっき層３１は、引き剥がし後、外部機器とはんだ合金で接続されるため、はんだ濡れ性が要求されるが、Ｐｄめっき層３１は活性フラックスを使用したはんだ濡れ性は良好であり、半導体装置１００の実装上の問題はない。
【００４２】
なお、Ｐｄめっき層３１の厚さは、０．０１μｍ以上０．１０μｍ以下であることが好ましい。Ｐｄめっき層３１の厚さが０．０１μｍ未満の場合、Ｐｄめっき層３１の表面に存在するピットにより、Ａｕめっき層３２のＡｕがＳＵＳ材側（導電性基板１０側）に拡散することを防止出来なくなり、密着力が増加してしまう。
【００４３】
逆に、Ｐｄめっき層３１の厚さが０．１０μｍを超えると、ＳＵＳ材（導電性基板１０）との密着力の加熱による上昇は無くなるが、逆に厚くなる分、高価なＰｄの使用量が増加し、コストアップに繋がってしまう。よって、Ｐｄめっき層３１の厚さは、０．０１〜０．０３μｍであることが好ましい。
【００４４】
Ｐｄめっき層３１の上には、Ａｕめっきを行い、Ａｕめっき層３２を形成する。Ａｕめっき層３２は、Ｐｄめっき層３１のはんだ合金側への拡散を経済的に効率よく行うための貴金属層である。Ａｕめっき層３２の厚さは、従来のＳＵＳ材の表面上に直接Ａｕめっきを行った場合より、薄くすることが可能である。Ａｕめっき層３２は、従来、導電性基板１０との密着制御及びはんだ合金との濡れ性を確保する役割を担っていたのが、Ｐｄめっき層３１の追加により、Ｐｄめっき層３１のはんだ濡れ性の補助を行う役割となり、Ａｕめっき層３２のめっき厚さを減少させることが可能となる。
【００４５】
また、導電性基板１０にＰｄめっき層３１を形成後、直接Ｎｉめっき層形成する場合に比べ、Ｐｄめっき層、Ａｕめっき層を形成した方が、全体の厚みを薄くすることが可能である。導電性基板１０にＰｄめっき層３１を形成後、直接Ｎｉめっき層３３を形成する場合、最終的にはんだ合金とＮｉめっき層３３が結合する。Ｐｄめっき層３１がその結合を補助するが、はんだ合金とＮｉは相性が悪く、Ｐｄめっき層のみでは少なくとも０．０８μｍ以上の厚みが必要である。Ａｕめっき層３２をＰｄめっき層３１とＮｉめっき層３３の間に形成することで、Ａｕは、はんだ合金と相性が良く効率的に、かつ安定してはんだ合金との結合を補助できる。このため、Ｐｄめっき層３１及びＡｕめっき層３２全体を薄くできる。よって、Ｐｄめっき層３１後にＡｕめっき層３２を形成することは必須である。
【００４６】
なお、Ａｕめっき層３２の厚さは、０．０１〜０．１０μｍであることが好ましい。Ａｕめっき層３２の厚さが０．０１μｍ未満の場合、はんだ濡れ性が劣化するおそれがある。一方、Ａｕめっき層３２の厚さが０．１０μｍを超えると、はんだ濡れ性は良好となるが、逆に厚くなる分、高価なＡｕの使用量も増加し、コストアップに繋がってしまう。よって、Ａｕめっき層３２の厚さは、０．０１〜０．１０μｍであることが好ましく、０．０１〜０．０３μｍであることが更に好ましい。
【００４７】
Ｐｄめっき層３１、Ａｕめっき層３２の上には、Ｎｉめっきを行い、Ｎｉめっき層３３を形成する。Ｎｉめっき層３３は、半導体装置１００を外部機器と接続する際、はんだ合金側にＰｄめっき層３１及びＡｕめっき層３２が熱拡散し、最終的にＮｉめっき層３３が結合される。
【００４８】
Ｎｉめっき層３３の厚さは、１０μｍ以上７０μｍ以下であることが好ましい。Ｎｉめっき層３３の厚さが１０μｍ未満の場合、リード部３０やダイパッド部２０を形成した時の全体の厚さが薄くなってしまい、樹脂封止する封止樹脂８０との密着性を保つことができない。一方、Ｎｉめっき層３３の厚さが７０μｍを超えると、機能的には支障はないが、めっき層を厚く形成する分、生産性が悪くなり、かつ、本実施形態に係る半導体装置１００の特徴である薄型化が出来なくなる。よって、Ｎｉめっき層３３の厚さは、１０μｍ以上７０μｍ以下であることが好ましく、２０μｍ以上７０μｍであることがより好ましい。
【００４９】
Ｎｉめっき層３３の上には、ボンディング用貴金属めっきを行い、ボンディング用貴金属めっき層３４を形成する。ボンディング用貴金属めっき層３４は、例えば、Ｐｄ、Ａｕ、Ａｇの単層めっき層、又はＰｄ、Ａｕ、Ａｇのうち２種類以上からなる積層めっき層として構成される。また、ボンディング用貴金属めっき層３４は、ワイヤボンディングが可能であれば、他の金属めっき層から構成されてもよい。
【００５０】
［半導体素子搭載用基板の製造方法］
次に、図４を参照して、本発明の実施形態に係る半導体素子搭載用基板の製造方法について説明する。図４は、本発明の実施形態に係る半導体素子搭載用基板の製造方法の一例の一連の工程を示した図である。なお、今まで説明した構成要素については、同一の参照符号を付し、その説明を省略する。
【００５１】
図４（ａ）は、基板準備工程の一例を示した図である。基板準備工程においては、導電性基板１０を用意する。使用する導電性基板１０の材質は、導電性が得られるものであれば特に限定はないが、一般的にＳＵＳ材を用いる。また、導電性基板１０は、Ｎｉ合金、または、銅合金材等にＮｉあるいはＮｉ合金等のめっきが施されたものであってもよい。
【００５２】
図４（ｂ）は、レジスト被覆工程の一例を示した図である。レジスト被覆工程においては、導電性基板１０の表面上を、レジスト４０で覆う。使用するレジスト４０としては、ドライフィルムレジストのラミネート、若しくは液状レジストの塗布、乾燥によるレジスト層の被覆等、従来からの公知の方法を用いて行うことができる。
【００５３】
図４（ｃ）は、レジストパターン形成工程の一例を示した図である。レジストパターン形成工程は、より詳細には、露光工程と現像工程を含む。露光工程においては、前のレジスト被覆工程でレジスト４０の被覆をした後、そのレジスト４０上に所望のダイパッド部２０やリード部３０、３０ａのパターンが形成されたマスク（紫外光遮蔽ガラスマスク）を被せ、露光を行う。なお、露光工程は、図４（ｃ）には示されていない。
【００５４】
次いで、現像工程を行う。現像工程では、レジスト４０を現像することにより、めっき層を形成する部分（未硬化部分）を除去して開口４１を形成し、導電性基板１０の表面を露出させる。
【００５５】
図４（ｄ）は、めっき工程の一例を示した図である。めっき工程においては、露出部分めっき前処理として導電性基板１０の表面１１の活性化処理を行い、その後、めっきを施して、ダイパッド部２０及びリード部３０、３０ａに該当するめっき層を形成する。図３で説明したように、めっき層は、導電性基板１０の表面１１から、Ｐｄめっき層３１、Ａｕめっき層３２、Ｎｉめっき層３３、ボンディング用貴金属めっき層３４を順に層状に積み重ねる。
【００５６】
ボンディング用貴金属めっき層３４は、ボンディングワイヤ７０との結合性の良好な、Ａｕ、Ｐｄ、Ａｇめっきの単層めっき層、あるいは、Ａｕ、Ｐｄ、Ａｇのうち２種類以上のめっき層で構成された積層めっき層であってもよい。
【００５７】
なお、リード部３０、３０ａのみならず、必要に応じてダイパッド部２０も、リード部３０、３０ａと同様のめっき層に構成してもよい。
【００５８】
図４（ｅ）は、レジスト剥離工程の一例を示した図である。レジスト剥離工程においては、硬化しているレジスト４０を剥離する。これにより、ダイパッド部２０及びリード部３０、３０ａを形成する。
【００５９】
この後、ダイパッド部２０やリード部３０、３０ａが形成された導電性基板１０を必要に応じて所望の寸法に切断することにより、本発明の実施形態に係る半導体素子搭載用基板５０が得られる。
【００６０】
上述の各工程を順に経ることにより、本発明の実施形態に係る半導体素子搭載用基板５０が作製される。
【００６１】
［半導体装置の製造方法］
図５を用いて、本発明の実施形態に係る半導体装置の製造方法について説明する。図５は、本発明の実施形態に係る半導体装置の製造方法の一例の一連の工程を示した図である。本発明の実施形態に係る半導体装置１００は、本発明の実施形態に係る半導体素子搭載用基板５０を用いて製造されるため、図５は、図４に示した半導体素子搭載用基板５０の製造方法から連続した工程である。
【００６２】
図５（ａ）は、半導体素子搭載工程の一例を示した図である。半導体素子搭載工程においては、ダイパッド部２０上に半導体素子６０が搭載される。
【００６３】
図５（ｂ）は、ワイヤボンディング工程の一例を示した図である。ワイヤボンディング工程においては、半導体素子６０の電極６１が、ワイヤボンディングによりボンディングワイヤ７０を介してリード部３０、３０ａに電気的に接続される。図３、４で説明したように、リード部３０、３０ａの表面には、ワイヤボンディングに適したボンディング用貴金属めっき層３４が形成されているので、ボンディングワイヤ７０をスムーズかつ確実に接続することができる。
【００６４】
図５（ｃ）は、樹脂封止工程の一例を示した図である。樹脂封止工程においては、導電性基板１０の半導体素子６０を搭載した表面１１を、封止樹脂８０により樹脂封止する。
【００６５】
図５（ｄ）は、基板引き剥がし工程の一例を示した図である。基板引き剥がし工程においては、封止樹脂８０の下面から導電性基板１０を引き剥がし除去する。この時、リード部３０の底面はＰｄめっき層３１であるため、半導体素子搭載工程及びワイヤボンディング工程における加熱の影響を受けず、導電性基板１０との密着力は上昇しないので、導電性基板１０を容易に引き剥がすことができ、封止樹脂８０からリード部３０が抜けることを防止できる。よって、導電性基板１０とリード部３０ａとの密着性は殆ど上昇せず、導電性基板１０を容易に引き剥がすことができる。よって、リード部３０ａが封止樹脂８０から抜けることを防止することができる。
【００６６】
最後に、所定の半導体装置の寸法になるように切断し、半導体装置を完成させる。
【００６７】
［実施例］
次に、実施例を用いて半導体素子搭載用基板及び半導体装置を作製して本発明をより詳細に説明する。
【００６８】
［実施例１］
導電性基板として板厚０．２ｍｍのＳＵＳ材（ＳＵＳ４３０）を幅１４０ｍｍの長尺板状に加工し、次に厚み０．０２５ｍｍの感光性ドライフィルムレジストを導電性基板の両面に貼り付けた。
【００６９】
次に、半導体素子搭載用のダイパッド部と外部と接続するためのリード部の所望のパターンを形成したガラスマスクをドライフィルムレジストの上に被せ、紫外光で露光した。
【００７０】
その後、炭酸ナトリウム溶液を用いて、紫外光の照射が遮られて感光しなかった未硬化のドライフィルムレジストを溶かす現像処理を行った。
【００７１】
次にレジスト層が除去された導電性基板の露出部の表面に電気めっきを行った。
【００７２】
まず、Ｐｄめっきを０．０３μｍ、Auめっきを０．０３um、Ｎｉめっきを３５μｍ、ボンディング用貴金属めっきとて、パラジウムめっきを０．０５μｍの順番に施した。
【００７３】
なお、導電性基板時の密着力を比較例１の範囲内になるようにめっき前の活性化処理によりＳＵＳ材の酸化被膜を除去し調整した。
【００７４】
最後に水酸化ナトリウム溶液でドライフィルムレジストを剥離して、導電性基板上のダイパッド部及びリード部を形成した。
【００７５】
その後、所定寸法に切断することにより、本発明の実施例１に係る半導体素子搭載用基板を得た。
【００７６】
また、実施例１に係る半導体素子搭載用基板を使用し、半導体素子搭載用基板に、半導体素子を搭載し、半導体素子と配線をワイヤボンディングで接続した。次いで、半導体素子が搭載されている面を樹脂封止した後、樹脂封止部分から基材を除去した。最後に、所定の半導体装置の寸法になるように切断し、半導体装置を完成させた。
【００７７】
［実施例２〜６及び比較例］
表１は、実施例１〜６及び比較例の実施結果を示している。
【００７８】
実施例２〜６及び比較例では、導電性基板の接触する面より表１に記載するめっきの種類、順番、めっき厚にてめっきを行った。その他は、比較例１と同一である。その他は、実施例１と同じである。
【００７９】
【表１】
0006418398.tif 000002
実施例１〜６、比較例に対し次の評価を行った。その結果を表１に併せて示す。
【００８０】
密着力は、デジタルフォースゲージ（株式会社イマダ製）を用いて、めっき層を引き剥がすピール強度を密着力とした。測定は、導電性基板を加熱前、加熱後で行い比較した。加熱条件は、温度１５０℃で２時間の加熱時間、その後、温度２００℃３０分間の加熱時間とした。試料は１０点とし、ピール強度はその平均とした。
【００８１】
加熱前のピール強度を基準に、○：加熱後のピール強度が加熱前±１５％の場合、×：加熱後のピール強度が加熱前の１５％を超える場合、とした。
【００８２】
はんだ濡れ性は、半導体装置の状態でリード部に活性フラックスを使用してはんだ実装しその外観を観察した。○：良好、×：一部リードに濡れ性不良あり、と判断した。
【００８３】
リード剥がれは、半導体装置の製造中、樹脂封止後、導電性基板を引き剥がし除去時に、×：リード部の一部が導電性基板上に残るあるいは、導電性基板にリード部が残らないが、半導体装置のリード部の脱落、剥離がある場合、○：導電性基板にリード部が残らず、半導体装置のリード部の脱落、剥離がない場合、とした。
【００８４】
実施例１〜６及び比較例について評価した結果を表１に示す。
【００８５】
実施例１〜６においては、密着力は加熱前後で差はなく、かつ半導体装置において、はんだ濡れ性も良好であった。また、樹脂封止後、導電性基板を引き剥がし除去時に、リード部の脱落、剥がれもなかった。
【００８６】
これに対して、比較例については、密着力が加熱後加熱前より大きくなっており、半導体装置において樹脂封止後、導電性基板を引き剥がし除去時に、一部のリード部に剥がれ、脱落があった。はんだ濡れ性に関しては良好であった。
【００８７】
以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。
【符号の説明】
【００８８】
１０    導電性基板
２０    ダイパッド部
３０、３０ａ    リード部
３１    Ｐｄめっき層
３２    Ａｕめっき層
３３    Ｎｉめっき層
３４    ボンディング用貴金属めっき層
４０    レジスト
４１    開口
５０    半導体素子搭載用基板
６０    半導体素子
６１    電極
７０    ボンディングワイヤ
８０    封止樹脂
１００    半導体装置
【図１】
0006418398.tif 000003
【図２】
0006418398.tif 000004
【図３】
0006418398.tif 000005
【図４】
0006418398.tif 000006
【図５】
0006418398.tif 000007