(57)【特許請求の範囲】
【請求項１】
電流制御を適用せず負荷に定められた電圧を供給する３レベルインバータの並列接続システムの制御方法であって、
第１ローパスフィルタにおいて、各インバータの上アーム側直流電圧検出値と下アーム側直流電圧検出値との偏差のノイズを除去し、
アンプにおいて、第１ローパスフィルタ出力にゲインを乗算し、
リミッタにおいて、アンプの出力にリミッタ処理をかけ、
このリミッタ処理した値に基づいてインバータ出力電圧指令値に２次歪み電圧指令値を重畳し、上アーム側直流電圧検出値と下アーム側直流電圧検出値との偏差が小さくなるようにインバータ出力電圧指令値を補正し、
この補正後のインバータ出力電圧指令値に基づいて、３レベルインバータのスイッチング素子を制御することを特徴とする３レベルインバータの並列接続システムの制御方法。
【請求項２】
第１乗算器において、リミッタの出力値に、各３レベルインバータの２次高調波電流の出力インピーダンスの位相角を用いたｃｏｓφ２および−ｓｉｎφ２を乗じ、
第１ｄｑ逆変換部において、第１乗算器の出力をｄｑ逆変換して２次歪み電圧指令値を生成し、
加算器において、インバータ出力電圧指令値に２次歪み電圧指令値を加算することによりインバータ出力電圧指令値を補正することを特徴とする請求項１記載の３レベルインバータの並列接続システムの制御方法。
【請求項３】
インバータ出力電圧指令値の符号がプラスの場合、リミッタの出力値に１を加算した値をインバータ出力電圧指令値に乗算し、
インバータ出力電圧指令値の符号がマイナスの場合、１からリミッタの出力値を減算した値をインバータ出力電圧指令値に乗算することにより、前記インバータ出力電圧指令値を補正することを特徴とする請求項１記載の３レベルインバータの並列接続システムの制御方法。
【請求項４】
インバータ出力電圧指令値の符号がプラスの場合、リミッタの出力値に１を加算した値に上アーム側直流電圧の２倍の逆数を乗算した値をインバータ出力電圧指令値に乗算し、
インバータ出力電圧指令値の符号がマイナスの場合、１からリミッタの出力値を減算した値に下アーム側直流電圧の２倍の逆数を乗算した値をインバータ出力電圧指令値に乗算することにより、前記インバータ出力電圧指令値を補正することを特徴とする請求項１記載の３レベルインバータの並列接続システムの制御方法。
【請求項５】
３レベルインバータの並列接続システムは、第２乗算器と第３乗算器と第２ｄｑ逆変換部とを、４次からＭ次（Ｍ＝６の倍数以外の４以上の偶数）まで６の倍数以外の偶数次毎に備え、
第２乗算器において、リミッタの出力値に係数を乗算し、
第３乗算器において、第２乗算器の出力値に、各インバータのＮ次高調波電流（Ｎ＝６の倍数以外の４以上でＭ以下の偶数）の出力インピーダンスの位相角φＮを用いたｃｏｓφＮおよび−ｓｉｎφＮを乗じ、
第２ｄｑ逆変換部において、第３乗算器の出力をｄｑ逆変換し、
加算器において、インバータ出力電圧指令値に第１ｄｑ逆変換部の出力値とすべての第２ｄｑ逆変換部の出力値を加算することにより、インバータ出力電圧指令値を補正することを特徴とする請求項２記載の３レベルインバータの並列接続システムの制御方法。
【請求項６】
電流制御を適用せず負荷に定められた電圧を供給する３レベルインバータの並列接続システムの制御方法であって、
３レベルインバータの並列接続システムは、ｄｑ変換部と第２ローパスフィルタと減算器とＰＩ制御部と第２ｄｑ逆変換部とを、２次からＭ次（Ｍ＝６の倍数以外の２以上の偶数）まで６の倍数以外の偶数次毎に備え、
ｄｑ変換部において、位相指令値のＮ倍（Ｎ＝６の倍数以外の２以上でＭ以下の偶数）の位相に基づいて、インバータ出力電流をｄｑ変換し、逆相のｎ次高調波電流のｄ軸電流とｑ軸電流に変換し、
第２ローパスフィルタにおいて、ｄ軸電流とｑ軸電流のノイズを除去し、
減算器において、０と第２ローパスフィルタの出力との偏差を演算し、
ＰＩ制御部において、前記偏差をＰＩアンプ処理し、
第２ｄｑ逆変換部において、ＰＩ制御部の出力をｄｑ逆変換し、
加算器において、すべての第２ｄｑ逆変換部の出力とインバータ出力電圧指令値とを加算して、インバータ出力電圧指令値を補正し、
この補正後のインバータ出力電圧指令値に基づいて、３レベルインバータのスイッチング素子を制御することを特徴とする３レベルインバータの並列接続システムの制御方法。
【請求項７】
電流制御を適用せず負荷に定められた電圧を供給する３レベルインバータの並列接続システムの制御方法であって、
３レベルインバータの並列接続システムは、
第１ローパスフィルタとアンプとリミッタと第１乗算器と第１ｄｑ逆変換部とを備え、
ｄｑ変換部と第２ローパスフィルタと減算器とＰＩ制御部と第２ｄｑ逆変換部とを、４次からＭ次（Ｍ＝６の倍数以外の４以上の偶数）まで６の倍数以外の偶数次毎に備え、
第１ローパスフィルタにおいて、各インバータの上アーム側直流電圧検出値と下アーム側直流電圧検出値との偏差のノイズを除去し、
アンプにおいて、第１ローパスフィルタ出力にゲインを乗算し、
リミッタにおいて、アンプの出力にリミッタ処理をかけ、
第１乗算器において、リミッタの出力値に、各３レベルインバータの２次高調波電流の出力インピーダンスの位相角を用いたｃｏｓφ２および−ｓｉｎφ２を乗じ、
第１ｄｑ逆変換部において、第１乗算器の出力をｄｑ逆変換して２次歪み電圧指令値を生成し、
ｄｑ変換部において、位相指令値のＮ倍（Ｎ＝６の倍数以外の４以上の偶数）の位相に基づいて、インバータ出力電流をｄｑ変換し、逆相の４次〜Ｍ次高調波電流のｄ軸電流とｑ軸電流に変換し、
第２ローパスフィルタにおいて、ｄ軸電流とｑ軸電流のノイズを除去し、
減算器において、０と第２ローパスフィルタの出力との偏差を演算し、
ＰＩ制御部において、前記偏差をＰＩアンプ処理し、
第２ｄｑ逆変換部において、ＰＩ制御部の出力をｄｑ逆変換し、
加算器において、第１ｄｑ逆変換部とすべての第２ｄｑ逆変換部の出力とインバータ出力電圧指令値とを加算して、インバータ出力電圧指令値を補正し、
この補正後のインバータ出力電圧指令値に基づいて、３レベルインバータのスイッチング素子を制御することを特徴とする３レベルインバータの並列接続システムの制御方法。
【請求項８】
電流制御を適用せず負荷に定められた電圧を供給する３レベルインバータの並列接続システムの制御方法であって、
３レベルインバータの並列接続システムは、
第１ローパスフィルタとアンプとリミッタと第１乗算器と第１ｄｑ逆変換部とを備え、
第２乗算器と第１乗算器と第１ｄｑ逆変換部とを、４次からＬ次（Ｌ＝６の倍数以外の４以上の偶数）まで６の倍数以外の偶数次毎に備え、
ｄｑ変換部と第２ローパスフィルタと減算器とＰＩ制御部と第２ｄｑ逆変換部とを、Ｌ＋２（Ｌ＋２が６の倍数である場合はＬ＋４）次からＭ次（Ｍ＝６の倍数以外のＬ＋２（Ｌ＋２が６の倍数である場合はＬ＋４）以上の偶数）まで６の倍数以外の偶数次毎に備え、
第１ローパスフィルタにおいて、各インバータの上アーム側直流電圧検出値と下アーム側直流電圧検出値との偏差のノイズを除去し、
アンプにおいて、第１ローパスフィルタ出力にゲインを乗算し、
リミッタにおいて、アンプの出力にリミッタ処理をかけ、
第２乗算器において、リミッタの出力値に係数を乗算し、
第１乗算器において、リミッタの出力値または第２乗算器の出力値に、各３レベルインバータのＮ次高調波電流（Ｎ＝６の倍数以外の２〜Ｌまでの偶数）の出力インピーダンスの位相角を用いたｃｏｓφＮおよび−ｓｉｎφＮを乗じ、
第１ｄｑ逆変換部において、第１乗算器の出力をｄｑ逆変換して２次〜Ｌ次歪み電圧指令値を生成し、
ｄｑ変換部において、位相指令値のＬ＋２（またはＬ＋４）〜Ｍ倍の位相に基づいて、インバータ出力電流をｄｑ変換し、逆相のＬ＋２（またはＬ＋４）〜Ｍ次高調波電流のｄ軸電流とｑ軸電流に変換し、
第２ローパスフィルタにおいて、ｄ軸電流とｑ軸電流のノイズを除去し、
減算器において、０と第２ローパスフィルタの出力との偏差を演算し、
ＰＩ制御部において、前記偏差をＰＩアンプ処理し、
第２ｄｑ逆変換部において、ＰＩ制御部の出力をｄｑ逆変換し、
加算器において、すべての第１ｄｑ逆変換部とすべての第２ｄｑ逆変換部の出力とインバータ出力電圧指令値とを加算して、インバータ出力電圧指令値を補正し、
この補正後のインバータ出力電圧指令値に基づいて、３レベルインバータのスイッチング素子を制御することを特徴とする３レベルインバータの並列接続システムの制御方法。
【請求項９】
請求項１〜８のうち何れか１項に記載の制御方法を用いたことを特徴とする３レベルインバータの並列接続システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３レベルインバータにおいて、中性点電位のバランス制御に関する。
【背景技術】
【０００２】
直流電力を交流電力に変換する電力変換装置には、電流制御を適用せずに負荷に定められた電圧を供給するタイプがある。無停電電源装置がその代表的な適用例である。
【０００３】
また、電力変換装置の構成例として、図１０（ａ）に示す３レベル電圧の相電圧をＵＶＷ端子に出力する３レベルインバータが知られている。各相電圧は、インバータ内のスイッチング素子のＯＮ／ＯＦＦ動作によって生成される。
【０００４】
３レベルインバータの種類として、図１０（ａ）に示すＴ型の他に、図１０（ｂ）に示すＮＰＣ型がある。
【０００５】
図１０（ｃ）は、３レベルインバータを２台並列接続した構成を示す図である。インバータＩＮＶ１，ＩＮＶ２のそれぞれの出力にＬＣフィルタ回路１ａ，１ｂを接続し、ＬＣフィルタ回路１ａ，１ｂの出力を並列接続して負荷２に接続する。図１０（ｃ）の直流側は直流電源ＶＤＣを接続しているが、別のコンバータや整流器、チョッパ等の直流電圧源を接続する構成もある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平０７−０７９５７４号公報
【特許文献２】特開平０９−２３３８４０号公報
【特許文献３】特開２０１３−２４７７２５号公報
【特許文献４】特開２０１３−２１１９７０号公報
【特許文献５】特開２０１３−２４０２６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図１０（ｃ）に示す３レベルインバータの並列接続システムにおいて、中性点ＮＰの電位にアンバランス（上アーム側直流電圧ＶＰ１と下アーム側直流電圧ＶＮ１とのアンバランス）があると、インバータ出力電圧ＶＵＰＳ１，ＶＵＰＳ２に基本波の２次高調波の歪みが生じ、インバータＩＮＶ１，ＩＮＶ２間を２次高調波の横流電流が流れる。この横流電流によって、中性点ＮＰにおける電位のアンバランスがさらに拡大してしまう場合があり、その場合、以下の（１），（２）の問題が生じる。
（１）インバータＩＮＶ１，ＩＮＶ２内のコンデンサＣ１，Ｃ２やスイッチング素子が過電圧印加により破損する。
（２）インバータ出力電圧ＶＵＰＳ１，ＶＵＰＳ２の歪みがさらに大きくなり、負荷へ悪影響を与える。
【０００８】
図１１は、インバータＩＮＶ１，ＩＮＶ２の各波形を示すタイムチャートである。ＶＰ１はインバータＩＮＶ１の上アーム側直流電圧，ＶＮ１はインバータＩＮＶ１の下アーム側直流電圧，ＶＰ２はインバータＩＮＶ２の上アーム側直流電圧，ＶＮ２はインバータＩＮＶ２の下アーム側直流電圧である。インバータ出力電圧ＶＵＰＳ１，ＶＵＰＳ２，インバータ出力電流ＩＩＮＶ１，ＩＩＮＶ２の測定箇所については、図１０（ｃ）に示されている。
【０００９】
図１１に示すＶＵＰＳ１，ＶＵＰＳ２はインバータ出力電圧であるが、中性点ＮＰにおける電位にアンバランスがありインバータＩＮＶ１の上アーム側直流電圧ＶＰ１と下アーム側直流電圧ＶＮ１との偏差が発生すると、インバータ出力電圧ＶＵＰＳ１のプラス側の振幅とマイナス側の振幅に差が生じる。同様に、インバータＩＮＶ２の上アーム側直流電圧ＶＰ２と下アーム側直流電圧ＶＮ２との偏差が発生すると、インバータ出力電圧ＶＵＰＳ２のプラス側の振幅とマイナス側の振幅に差が生じる。
【００１０】
図１１では、インバータＩＮＶ１が出力するインバータＵ相出力電圧ＶＵＰＳ１はプラス側振幅が過剰となっている。また、インバータＩＮＶ２が出力するインバータＵ相出力電圧ＶＵＰＳ２はマイナス側振幅が過剰となっている。このように、インバータＵ相出力電圧ＶＵＰＳ１，ＶＵＰＳ２が歪んでおり、インバータＩＮＶ１，ＩＮＶ２間に２次高調波の横流電流が発生する。
【００１１】
ＩＩＮＶ１，ＩＩＮＶ２はインバータ出力電流であり、互いの位相差が１８０°の２次高調波電流を出力している。この２次高調波電流により中性点ＮＰにおける電位が変動する。図１１において、斜線で示すインバータＵ相出力電圧ＶＵＰＳ１，ＶＵＰＳ２がほぼ零の時は、３レベルインバータの中アームのスイッチング素子がＯＮする期間の割合が最も多くなり、インバータ出力電流ＩＩＮＶ１，ＩＩＮＶ２のほぼすべてが中性点ＮＰを通過する。インバータＩＮＶ１では中性点ＮＰに電流が流れ込み、下アーム側直流電圧ＶＮ１が増加し、インバータＩＮＶ２では逆に中性点ＮＰから電流が流出し下アーム側直流電圧ＶＮ１が減少する。
【００１２】
このように、並列接続されたインバータＩＮＶ１，ＩＮＶ２のうち１台に中性点ＮＰにおける電位のアンバランスが生じると、他のインバータとの間で２次高調波の横流電流が流れ始め、横流電流により片側のインバータの中性点電位がプラス側にずれ、もう片方のインバータ中性点電位がマイナス側にずれ、直流電圧の偏差がさらに拡大してしまうことがある。図１１では、下アーム側直流電圧ＶＮ１は増加傾向、下アーム側直流電圧ＶＮ２は減少傾向であることが分かる。すなわち、直流電圧の偏差ＶＰ１−ＶＮ１，ＶＰ２−ＶＮ２が拡大している。
【００１３】
特許文献４は、中性点ＮＰの電位にアンバランスがあっても出力電圧の歪みを抑制することができるよう、電圧指令値を補正する技術である。この技術は整流器に限らず通常のインバータにも適用することができる。しかし、出力電流に依存せず決まった電圧を供給するインバータは出力インピーダンス（図１０（ｃ）のＡ点〜Ｃ点間インピーダンス、もしくは、Ｂ点〜Ｃ点間のインピーダンス）が制御により非常に小さくなるよう設計されていて、わずかな出力電圧の歪みが残留するだけで大きな横流電流が流れてしまう。
【００１４】
特許文献１や特許文献５は、出力電圧指令値の零相に電圧を重畳して中性点電位を制御する方式である。零相電圧を重畳するだけであるため、出力線間電圧には影響を与えない。しかし、この制御によりわずかでも２次の電圧歪みを生じさせてしまうと、出力インピーダンスが非常に小さい装置がすぐ近くに接続されている場合、２次の大きな横流電流が流れ、中性点電位が不安定になってしまう。
【００１５】
特許文献３は、出力電圧指令値に２次の高調波電圧を重畳して中性点電位を制御する方式である。しかし、この方式は系統連系インバータへの適用を前提としている発明であり、無停電電源装置のように電流制御を適用せずに負荷に定められた電圧を供給する電力変換装置には適用できない。
【００１６】
以上示したようなことから、電流制御を適用せずに負荷に定められた電圧を供給する３レベルインバータの並列接続システムにおいて、インバータ出力電圧の歪みを抑制しつつ、２次の横流電流によるインバータの中性点電位における偏差の拡大を抑制することが課題となる。
【課題を解決するための手段】
【００１７】
本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、電流制御を適用せず負荷に定められた電圧を供給する３レベルインバータの並列接続システムの制御方法であって、第１ローパスフィルタにおいて、各インバータの上アーム側直流電圧検出値と下アーム側直流電圧検出値との偏差のノイズを除去し、アンプにおいて、第１ローパスフィルタ出力にゲインを乗算し、リミッタにおいて、アンプの出力にリミッタ処理をかけ、このリミッタ処理した値に基づいてインバータ出力電圧指令値に２次歪み電圧指令値を重畳し、上アーム側直流電圧検出値と下アーム側直流電圧検出値との偏差が小さくなるようにインバータ出力電圧指令値を補正し、この補正後のインバータ出力電圧指令値に基づいて、３レベルインバータのスイッチング素子を制御することを特徴とする。
【００１８】
また、その一態様として、第１乗算器において、リミッタの出力値に、各３レベルインバータの２次高調波電流の出力インピーダンスの位相角を用いたｃｏｓφ２および−ｓｉｎφ２を乗じ、第１ｄｑ逆変換部において、第１乗算器の出力をｄｑ逆変換して２次歪み電圧指令値を生成し、加算器において、インバータ出力電圧指令値に２次歪み電圧指令値を加算することによりインバータ出力電圧指令値を補正することを特徴とする。
【００１９】
また、その一態様として、インバータ出力電圧指令値の符号がプラスの場合、リミッタの出力値に１を加算した値をインバータ出力電圧指令値に乗算し、インバータ出力電圧指令値の符号がマイナスの場合、１からリミッタの出力値を減算した値をインバータ出力電圧指令値に乗算することにより、前記インバータ出力電圧指令値を補正することを特徴とする。
【００２０】
また、その一態様として、インバータ出力電圧指令値の符号がプラスの場合、リミッタの出力値に１を加算した値に上アーム側直流電圧の２倍の逆数を乗算した値をインバータ出力電圧指令値に乗算し、インバータ出力電圧指令値の符号がマイナスの場合、１からリミッタの出力値を減算した値に下アーム側直流電圧の２倍の逆数を乗算した値をインバータ出力電圧指令値に乗算することにより、前記インバータ出力電圧指令値を補正することを特徴とする。 
【００２１】
また、その一態様として、３レベルインバータの並列接続システムは、第２乗算器と第３乗算器と第２ｄｑ逆変換部とを、４次からＭ次（Ｍ＝６の倍数以外の４以上の偶数）まで６の倍数以外の偶数次毎に備え、第２乗算器において、リミッタの出力値に係数を乗算し、第３乗算器において、第２乗算器の出力値に、各インバータのＮ次高調波電流（Ｎ＝６の倍数以外の４以上でＭ以下の偶数）の出力インピーダンスの位相角φＮを用いたｃｏｓφＮおよび−ｓｉｎφＮを乗じ、第２ｄｑ逆変換部において、第３乗算器の出力をｄｑ逆変換し、加算器において、インバータ出力電圧指令値に第１ｄｑ逆変換部の出力値とすべての第２ｄｑ逆変換部の出力値を加算することにより、インバータ出力電圧指令値を補正することを特徴とする。 
【００２２】
また、その他の態様として、電流制御を適用せず負荷に定められた電圧を供給する３レベルインバータの並列接続システムの制御方法であって、３レベルインバータの並列接続システムは、ｄｑ変換部と第２ローパスフィルタと減算器とＰＩ制御部と第２ｄｑ逆変換部とを、２次からＭ次（Ｍ＝６の倍数以外の２以上の偶数）まで６の倍数以外の偶数次毎に備え、ｄｑ変換部において、位相指令値のＮ倍（Ｎ＝６の倍数以外の２以上でＭ以下の偶数）の位相に基づいて、インバータ出力電流をｄｑ変換し、逆相のｎ次高調波電流のｄ軸電流とｑ軸電流に変換し、第２ローパスフィルタにおいて、ｄ軸電流とｑ軸電流のノイズを除去し、減算器において、０と第２ローパスフィルタの出力との偏差を演算し、ＰＩ制御部において、前記偏差をＰＩアンプ処理し、第２ｄｑ逆変換部において、ＰＩ制御部の出力をｄｑ逆変換し、加算器において、すべての第２ｄｑ逆変換部の出力とインバータ出力電圧指令値とを加算して、インバータ出力電圧指令値を補正し、この補正後のインバータ出力電圧指令値に基づいて、３レベルインバータのスイッチング素子を制御することを特徴とする。 
【００２３】
また、その他の態様として、電流制御を適用せず負荷に定められた電圧を供給する３レベルインバータの並列接続システムの制御方法であって、３レベルインバータの並列接続システムは、第１ローパスフィルタとアンプとリミッタと第１乗算器と第１ｄｑ逆変換部とを備え、ｄｑ変換部と第２ローパスフィルタと減算器とＰＩ制御部と第２ｄｑ逆変換部とを、４次からＭ次（Ｍ＝６の倍数以外の４以上の偶数）まで６の倍数以外の偶数次毎に備え、第１ローパスフィルタにおいて、各インバータの上アーム側直流電圧検出値と下アーム側直流電圧検出値との偏差のノイズを除去し、アンプにおいて、第１ローパスフィルタ出力にゲインを乗算し、リミッタにおいて、アンプの出力にリミッタ処理をかけ、第１乗算器において、リミッタの出力値に、各３レベルインバータの２次高調波電流の出力インピーダンスの位相角を用いたｃｏｓφ２および−ｓｉｎφ２を乗じ、第１ｄｑ逆変換部において、第１乗算器の出力をｄｑ逆変換して２次歪み電圧指令値を生成し、ｄｑ変換部において、位相指令値のＮ倍（Ｎ＝６の倍数以外の４以上の偶数）の位相に基づいて、インバータ出力電流をｄｑ変換し、逆相の４次〜Ｍ次高調波電流のｄ軸電流とｑ軸電流に変換し、第２ローパスフィルタにおいて、ｄ軸電流とｑ軸電流のノイズを除去し、減算器において、０と第２ローパスフィルタの出力との偏差を演算し、ＰＩ制御部において、前記偏差をＰＩアンプ処理し、第２ｄｑ逆変換部において、ＰＩ制御部の出力をｄｑ逆変換し、加算器において、第１ｄｑ逆変換部とすべての第２ｄｑ逆変換部の出力とインバータ出力電圧指令値とを加算して、インバータ出力電圧指令値を補正し、この補正後のインバータ出力電圧指令値に基づいて、３レベルインバータのスイッチング素子を制御することを特徴とする。 
【００２４】
また、他の態様として、電流制御を適用せず負荷に定められた電圧を供給する３レベルインバータの並列接続システムの制御方法であって、３レベルインバータの並列接続システムは、第１ローパスフィルタとアンプとリミッタと第１乗算器と第１ｄｑ逆変換部とを備え、第２乗算器と第１乗算器と第１ｄｑ逆変換部とを、４次からＬ次（Ｌ＝６の倍数以外の４以上の偶数）まで６の倍数以外の偶数次毎に備え、ｄｑ変換部と第２ローパスフィルタと減算器とＰＩ制御部と第２ｄｑ逆変換部とを、Ｌ＋２（Ｌ＋２が６の倍数である場合はＬ＋４）次からＭ次（Ｍ＝６の倍数以外のＬ＋２（Ｌ＋２が６の倍数である場合はＬ＋４）以上の偶数）まで６の倍数以外の偶数次毎に備え、第１ローパスフィルタにおいて、各インバータの上アーム側直流電圧検出値と下アーム側直流電圧検出値との偏差のノイズを除去し、アンプにおいて、第１ローパスフィルタ出力にゲインを乗算し、リミッタにおいて、アンプの出力にリミッタ処理をかけ、第２乗算器において、リミッタの出力値に係数を乗算し、第１乗算器において、リミッタの出力値または第２乗算器の出力値に、各３レベルインバータのＮ次高調波電流（Ｎ＝６の倍数以外の２〜Ｌまでの偶数）の出力インピーダンスの位相角を用いたｃｏｓφＮおよび−ｓｉｎφＮを乗じ、第１ｄｑ逆変換部において、第１乗算器の出力をｄｑ逆変換して２次〜Ｌ次歪み電圧指令値を生成し、ｄｑ変換部において、位相指令値のＬ＋２（またはＬ＋４）〜Ｍ倍の位相に基づいて、インバータ出力電流をｄｑ変換し、逆相のＬ＋２（またはＬ＋４）〜Ｍ次高調波電流のｄ軸電流とｑ軸電流に変換し、第２ローパスフィルタにおいて、ｄ軸電流とｑ軸電流のノイズを除去し、減算器において、０と第２ローパスフィルタの出力との偏差を演算し、ＰＩ制御部において、前記偏差をＰＩアンプ処理し、第２ｄｑ逆変換部において、ＰＩ制御部の出力をｄｑ逆変換し、加算器において、すべての第１ｄｑ逆変換部とすべての第２ｄｑ逆変換部の出力とインバータ出力電圧指令値とを加算して、インバータ出力電圧指令値を補正し、この補正後のインバータ出力電圧指令値に基づいて、３レベルインバータのスイッチング素子を制御することを特徴とする。
【発明の効果】
【００２５】
本発明によれば、電流制御を適用せずに負荷に定められた電圧を供給する３レベルインバータの並列接続システムにおいて、インバータ出力電圧の歪みを抑制しつつ、２次の横流電流によるインバータの中性点電位における偏差の拡大を抑制することができる。
【図面の簡単な説明】
【００２６】
【図１】実施形態１におけるインバータ１台あたりの制御部を示すブロック図。
【図２】実施形態１における３レベルインバータの並列接続システムの各波形を示すタイムチャート。
【図３】実施形態２におけるインバータ１台あたりの制御部を示すブロック図。
【図４】実施形態２における３レベルインバータの並列接続システムの各波形を示すタイムチャート。
【図５】実施形態３におけるインバータ１台あたり、１相あたりの制御部を示すブロック図。
【図６】実施形態４におけるインバータ１台あたりの制御部を示すブロック図。
【図７】実施形態５におけるインバータ１台あたりの制御部を示すブロック図。
【図８】実施形態６におけるインバータ１台あたりの制御部を示すブロック図。
【図９】実施形態６の他例を示すブロック図。
【図１０】３レベルインバータの主回路を示す回路図。
【図１１】インバータＩＮＶ１，ＩＮＶ２の各波形を示すタイムチャート。
【発明を実施するための形態】
【００２７】
以下、本発明に係る３レベルインバータの並列接続システムの実施形態１〜６を図１〜図８に基づいて説明する。
【００２８】
［実施形態１］
本実施形態１における３レベルインバータの並列接続システムの主回路構成は図１０と同様である。
【００２９】
図１は、本実施形態１のインバータ１台あたりの制御部を示すブロック図である。図１に示すように、制御部は、２次の歪み電圧指令値ｖ２ｄ＊、ｖ２ｑ＊を生成する歪み電圧指令値生成部１０が設けられる。歪み電圧指令値生成部１０は、上アーム側直流電圧ＶＰ１から下アーム側直流電圧ＶＮ１を減算し、中性点ＮＰにおける電位の偏差を演算する減算器１１と、前記偏差からノイズなどを除去する第１ローパスフィルタＬＰＦと、偏差（ＬＰＦ出力）に予め設定したゲインＧをかけるアンプ１２と、アンプ１２の出力が予め設定した範囲内の値となるよう制限をかけるリミッタ１３と、リミッタ１３の出力に予め設定した係数ｃｏｓφ２，−ｓｉｎφ２を乗算する第１乗算器１４ａ，１４ｂと、インバータ内部で保持する位相指令値θに係数−３を乗算する乗算器１５ａと、この位相−３θに基づいて第１乗算器１４ａ，１４ｂの出力をｄｑ逆変換するｄｑ逆変換部１６ａと、を備える。
【００３０】
第１乗算器１４ａ，１４ｂの出力が２次の歪み電圧指令値のｄ軸成分とｑ軸成分である。ｄｑ逆変換部１６ａの出力が、２次の歪み電圧指令値ｖ２ｄ＊，ｖ２ｑ＊である。
【００３１】
ｄ軸のインバータ出力電圧指令値ＶＵＰＳ１ｄ＊，ｑ軸のインバータ出力電圧指令値ＶＵＰＳ１ｑ＊は、固定値やフィードバック電圧制御によって生成される。この制御ブロックでは、ｄ軸のインバータ出力電圧指令値ＶＵＰＳ１ｄ＊が定格を表す１付近、ｑ軸のインバータ出力電圧指令値ＶＵＰＳ１ｑ＊がおよそ０となることを想定している。
【００３２】
このｄ軸のインバータ出力電圧指令値ＶＵＰＳ１ｄ＊，ｑ軸のインバータ出力電圧指令値ＶＵＰＳ１ｑ＊は、加算器１７ａ，１７ｂにおいて、２次の歪み電圧指令値ｖ２ｄ＊，ｖ２ｑ＊と加算される。この加算器１７ａ，１７ｂの出力を、二相三相変換部１８において位相指令値θに基づいてｄｑ逆変換し、回転座標上の値を固定座標上の値に変換し、さらに２相／３相変換を行う。
【００３３】
ＰＷＭ制御部１９において、二相三相変換部１８が出力した補正後のインバータ出力電圧指令値ＶＵ１＊’，ＶＶ１＊’，ＶＷ１＊’とキャリア三角波とを比較し、デッドタイム付加処理を行い、ゲート信号ｇａｔｅを生成する。
【００３４】
得られたゲート信号ｇａｔｅは、図１０（ａ）に示す３レベルインバータの各スイッチング素子に入力される。
【００３５】
本実施形態１における３レベルインバータの並列接続システムの動作を説明する。本実施形態１は、中性点ＮＰにおける電位の偏差に応じてインバータ出力電圧指令値に２次の歪みを重畳させ、中性点ＮＰにおける電位の偏差が小さくなるような２次の横流電流の発生を促す方式である。
【００３６】
ここで、２次の歪み電圧指令値ｖ２ｄ＊，ｖ２ｑ＊の演算について説明する。まず、上アーム側直流電圧ＶＰ１，下アーム側直流電圧ＶＮ１の検出値から中性点ＮＰにおける電位の偏差を演算し、その偏差にアンプ１２においてゲインを乗算し、インバータ出力電圧指令値ＶＵＰＳ１ｄ＊，ＶＵＰＳ１ｑ＊に重畳する電圧歪みの振幅を決定する。
【００３７】
次に、リミッタ１３において、決定した電圧歪みの振幅にリミッタ処理を行う。リミッタ１３は出力電圧の歪みをある程度の範囲内に抑制するためのものであり、詳細は後述する。その後、電圧歪みの振幅に係数ｃｏｓφ２，−ｓｉｎφ２を乗算する。φ２はインバータの２次高調波電流の出力インピーダンスの位相角であり、２次高調波電圧と２次高調波電流との位相差に相当する。
【００３８】
例えば、出力インピーダンスが抵抗のみ（位相角０ｄｅｇ）の場合、φ２＝０ｄｅｇを指定し、重畳する２次電圧歪みはｄ軸成分のみとなる。この場合、ｄ軸の２次横流電流の発生が促される。
【００３９】
また、出力インピーダンスがリアクトルのみ（位相角９０ｄｅｇ）の場合、φ２＝９０ｄｅｇを指定し、重畳する２次電圧歪みはｑ軸成分でマイナスの値（進み）となり、発生する２次横流電流は９０ｄｅｇ遅れのｄ軸成分となる。
【００４０】
得られたｄ軸，ｑ軸電圧歪み指令値をｄｑ逆変換部１６においてｄｑ逆変換する。中性点ＮＰにおける電位のアンバランスによって生じる２次高調波電圧と、それにより流れる２次高調波電流は逆相であるため、２×−１×θ＝−２θでｄｑ逆変換を行うと固定座標上の値に変換できる。ここでは、基本波回転座標上の値に変換するため、位相指令値θの係数は、上記の−２よりさらに１を減算して−３となる。
【００４１】
ここで、中性点ＮＰにおける電位のアンバランスによって生じる２次高調波電圧が逆相である理由を説明する。三相出力電圧Ｖｕ，Ｖｖ，Ｖｗの基本波成分を以下の（１）式で表す。
【００４２】
【数１】
0006418020.tif 000002
【００４３】
中性点ＮＰにおける電位のアンバランスによって発生する２次電圧歪みｖ２ｕ，ｖ２ｖ，ｖ２ｗは以下の（２）式で表される。
【００４４】
【数２】
0006418020.tif 000003
【００４５】
２次電圧歪みｖ２ｕ，ｖ２ｖ，ｖ２ｗの式は、基本波と比べてＶ相、Ｗ相の２π／３の項の符号が反転しているため、逆相である。正相と逆相は直交関係にあり、逆相の２次電圧歪みｖ２ｕ，ｖ２ｖ，ｖ２ｗによって生じる２次高調波電流は必ず逆相である。
【００４６】
図２に、ＶＰ１＞ＶＮ１，φ２＝０ｄｅｇの場合においてインバータ出力電圧指令値ＶＵＰＳ１に重畳される２次歪み電圧指令値Ｖ２とそれにより流れる横流電流（インバータ出力電流）ＩＩＮＶ１を示す。２次歪み電圧指令値Ｖ２と横流電流（インバータ出力電流）ＩＩＮＶ１の位相は等しくなり、インバータ出力電圧指令値ＶＵＰＳ１が零付近（図２の斜線部）のとき、横流電流（インバータ出力電流）ＩＩＮＶ１は必ずマイナスの値となり、図１０（ａ）において出力端子Ｕ，Ｖ，Ｗ側から中性点ＮＰに電流が流れ込むことになる。この電流の流れこみにより、図１０（ａ）の上アーム側コンデンサＣ１は放電方向となり、下アーム側コンデンサＣ２は充電方向となる。したがって、上アーム側直流電圧ＶＰ１の減少と、下アーム側直流電圧ＶＮ１の増加が促され、中性点ＮＰにおける電位が制御される。
【００４７】
また、リミッタ１３を設定することで、偏差ＶＰ−ＶＮが増加しても重畳する２次高調波電圧の振幅を一定以内に抑え、負荷２に印加する出力電圧の歪みの拡大を抑制できる。例えば、２次の電圧歪みだけで１％の歪みを許容できる場合では、リミッタ１３の設定値は１％となる。
【００４８】
以上示したように、本実施形態１によれば、電流制御を適用せず負荷に定められた電圧を供給する３レベルインバータの並列接続システムにおいて、インバータ出力電圧指令値ＶＵＰＳ１，ＶＵＰＳ２の歪みを抑制しつつ、２次の横流電流によるインバータの中性点ＮＰにおける電位の偏差の拡大を抑制することができる。これにより、インバータ内のコンデンサやスイッチング素子が過電圧印加により破損することを防止できる。さらに、インバータ出力電圧の歪みによる負荷への悪影響を低減できる。
【００４９】
［実施形態２］
本実施形態２の３レベルインバータの並列接続システムの主回路は、図１０と同様である。図３に本実施形態２におけるインバータ１台あたり，１相あたりの制御ブロックを示す。本実施形態２の制御ブロックは、歪み電圧指令値生成部２０と、乗算器２３と、を備える。
【００５０】
前記歪み電圧指令値生成部２０は、減算器１１，第１ローパスフィルタＬＰＦ，アンプ１２，リミッタ１３まで実施形態１と同様である。
【００５１】
本実施形態２における歪み電圧指令値生成部２０は、さらに、１とリミッタ１３の出力を加算する加算器２１と、１からリミッタ１３の出力を減算する減算器２２と、Ｕ相インバータ出力電圧指令値ＶＵ１＊の符号がプラスならば加算器２１の出力を後段に出力し、Ｕ相インバータ出力電圧指令値ＶＵ１＊の符号がマイナスならば減算器２２の出力を後段に出力するスイッチＳＷと、を備える。
【００５２】
乗算器２３において、このスイッチＳＷの出力とＵ相インバータ出力電圧指令値ＶＵ１＊との積が演算され、乗算器２３の出力は補正後のＵ相インバータ出力電圧指令値ＶＵ１＊’となり、ＰＷＭ制御器（図示省略）に入力されゲート信号ｇａｔｅが生成される。
【００５３】
Ｕ相インバータ出力電圧指令値ＶＵ１＊は、固定の正弦波や、実施形態１と同様にフィードバック電圧制御により生成されたＶＵＰＳ１ｄ＊,ＶＵＰＳ１ｑ＊をｄｑ逆変換することで得られる。
【００５４】
ここで、本実施形態２の動作を説明する。本実施形態２は、インバータの出力インピーダンスは抵抗に近いと仮定した上で、中性点ＮＰにおける電位の偏差に応じてＵ相インバータ出力電圧指令値ＶＵ１＊のプラス側振幅とマイナス側振幅を調整することで、中性点ＮＰにおける電位の偏差が小さくなるような横流電流の発生を促す方式である。
【００５５】
振幅の調整について説明する。ＶＰ１＞ＶＮ１の場合、アンプ１２の出力はプラスになり、加算器２１の出力は１よりも大きくなり、減算器２２の出力は１より小さくなる。
【００５６】
Ｕ相インバータ出力電圧指令値ＶＵ１＊＞０では、スイッチＳＷにより加算器２１の出力が選択されて乗算器２３でＵ相インバータ出力電圧指令値ＶＵ１＊と加算器２１の出力が乗算され、補正後のＵ相インバータ出力電圧指令値ＶＵ１＊’はＵ相インバータ出力電圧指令値ＶＵ１＊よりも増加する。
【００５７】
Ｕ相インバータ出力電圧指令値ＶＵ１＊＜０では、スイッチＳＷにより減算器２２の出力が選択されて乗算器２３でＵ相インバータ出力電圧指令値ＶＵ１＊と減算器２２の出力が乗算され、補正後のＵ相インバータ出力電圧指令値ＶＵ１＊’はＵ相インバータ出力電圧指令値ＶＵ１＊より増加（マイナスで絶対値が減少）する。
【００５８】
図４に実施形態２の動作波形を示す。ＶＰ１＞ＶＮ１では、正弦波であるＵ相インバータ出力電圧指令値ＶＵ１＊に対して補正後のＵ相インバータ出力電圧指令値ＶＵ１＊’はプラス側の振幅が大きく、マイナス側の振幅が小さくなる。図４のＶ２に補正後のＵ相インバータ出力電圧指令値ＶＵ１＊’の２次歪み電圧指令値を計算により求めた結果を示す。
【００５９】
ここで、２次歪み電圧指令値Ｖ２の計算方法について説明する。リミッタ１３の出力をｋと置くと、補正後のＵ相インバータ出力電圧指令値ＶＵ１＊’は以下の（３）式で表すことができる。
【００６０】
【数３】
0006418020.tif 000004
【００６１】
この（３）式について、フーリエ級数展開を行い各次数の歪みを確認する。係数ａｎについては、以下の（４）式となる。
【００６２】
【数４】
0006418020.tif 000005
【００６３】
ｎが偶数の場合、整数ｍを用いてｎ＝２ｍとすると、係数ａｎは以下の（５）式となる。
【００６４】
【数５】
0006418020.tif 000006
【００６５】
ｎが奇数の場合、ｎ＝２ｍ＋１とすると、係数ａｎ，補正後のＵ相インバータ出力電圧指令値は以下の（６）式となる。
【００６６】
【数６】
0006418020.tif 000007
【００６７】
一方、係数ｂｎについては、以下の（７）式となる。
【００６８】
【数７】
0006418020.tif 000008
【００６９】
よって、２次高調波電圧Ｖ２は、以下の（８）式となる。
【００７０】
【数８】
0006418020.tif 000009
【００７１】
インバータの出力インピーダンスが抵抗であれば、２次歪み電圧指令値と同じ位相の２次高調波電流が流れるため、図４の斜線部の２次高調波電流の極性はマイナスとなる。したがって、実施形態１と同様に、図１０の上アーム側直流電圧ＶＰ１の減少と下アーム側直流電圧ＶＮ１の増加が促され、中性点ＮＰにおける電位がバランス制御される。
【００７２】
また、本実施形態２は実施形態１と比較すると、ｄｑ逆変換を行う必要がないため、制御構成が容易になる。
【００７３】
［実施形態３］
本実施形態３の３レベルインバータの並列接続システムの主回路は、図１と同様である。
【００７４】
図５に本実施形態３のインバータ１台あたり，１相あたりの制御ブロックを示す。制御部は歪み電圧指令値生成部３０を有する。
【００７５】
本実施形態３における制御ブロックは、上アーム側直流電圧ＶＰ１，下アーム側直流電圧ＶＮ１に係数２を乗算する乗算器３１ａ，３１ｂと、乗算器３１ａ，３１ｂの出力の逆数を演算する除算器３２ａ，３２ｂと、除算器３２ａの出力と加算器２１の出力との積を演算する乗算器３３と、除算器３２ｂと減算器２２との積を演算する乗算器３４と、Ｕ相インバータ出力電圧指令値ＶＵ１＊の符号がプラスならば乗算器３３の出力を後段に出力し、Ｕ相インバータ出力電圧指令値ＶＵ１＊の符号がマイナスならば乗算器３４の出力を後段に出力するＳＷと、が実施形態２の制御ブロックに追加される。
【００７６】
上アーム側直流電圧ＶＰ１，下アーム側直流電圧ＶＮ１は、中性点電位がバランスし、かつ直流電圧が定格値に等しいときに０．５として入力されることを想定している。この場合に除算器３２ａ，３２ｂに１が入力されるように、乗算器３１ａ，３１ｂで係数２を乗算している。
【００７７】
本実施形態３は、実施形態２に特許文献４を組み合わせた方式である。中性点ＮＰの電位の偏差によってインバータ出力電圧ＶＵＰＳ１に生じる歪みは上アーム側直流電圧ＶＰ１，下アーム側直流電圧ＶＮ１の逆数による補正によって除去することができ、インバータ出力電圧ＶＵＰＳ１には意図した歪みだけを重畳させることができる。
【００７８】
本実施形態３は実施形態２と比較すると、インバータ出力電圧ＶＵＰＳ１およびインバータ出力電圧ＶＵＰＳ２の歪みをより抑制できるという利点がある。
【００７９】
［実施形態４］
実施形態１では、ｄ軸のインバータ出力電圧指令値ＶＵＰＳ１ｄ＊，ｑ軸のインバータ出力電圧指令値ＶＵＰＳ１ｑ＊に２次高調波を重畳し、意図的に歪ませることにより中性点電位が安定するような２次高調波電流を積極的に流し、中性点電位の偏差拡大を抑制する方式である。
【００８０】
しかし、無停電電源装置は重要負荷への電力供給に用いられるため、高い電力品質の実現にはできる限り電圧歪みを小さくすることが重要である。また、実施形態１〜３では２次高調波電流のみに着目していたが、４次以降の偶数次高調波も中性点電位の安定性に関与する。
【００８１】
また、２次高調波のみで制御を行った場合、４次以降の偶数次高調波電流による中性点電位の不安定性を２次高調波電流で打ち消した上で、さらに安定化のための２次高調波を流さなければならなかった。そのため、必要な２次高調波電流の振幅が増加してしまい、それだけ電圧歪みも増加してしまう。さらに、４次以降の偶数次高調波電流の原因となる電圧歪みは補償されないため、これも電圧歪み増加の原因となる。
【００８２】
図６は、本実施形態４におけるインバータ１台あたりの制御部を示すブロック図である。制御部は、歪み電圧指令値生成部４０を有する。本実施形態４における歪み電圧指令値生成部４０は、実施形態１と同様に、減算器１１，第１ローパスフィルタＬＰＦ，アンプ１２，リミッタ１３，第１乗算器１４ａ，１４ｂ，乗算器１５ａ，ｄｑ逆変換部１６ａを有する。このｄｑ逆変換部１６ａの出力が、２次の歪み電圧指令値となる。
【００８３】
また、それに追加して、本実施形態４における歪み電圧指令値生成部４０は、リミッタ１３の出力値に予め設定されたゲイン−Ｇ４，−Ｇ８，Ｇ１０をそれぞれ乗算する第２乗算器４１ａ〜４１ｃと、第２乗算器４１ａの出力に予め設定した係数ｃｏｓφ４，−ｓｉｎφ４を乗算する第３乗算器１４ｃ，１４ｄと、第２乗算器４１ｂの出力に予め設定した係数ｃｏｓφ８，−ｓｉｎφ８を乗算する第３乗算器１４ｅ，１４ｆと、第２乗算器４１ｃの出力に予め設定した係数ｃｏｓφ１０，−ｓｉｎφ１０を乗算する第３乗算器１４ｇ，１４ｈと、位相指令値θに係数−３，−９，−９をそれぞれ乗算する乗算器１５ｂ〜１５ｄと、この位相−３θ，−９θ，−９θに基づいて、第３乗算器１４ｃ〜１４ｈの出力をｄｑ逆変換するｄｑ逆変換部１６ｂ〜１６ｄと、を有する。ｄｑ逆変換部１６ｂの出力が４次の歪み電圧指令値、ｄｑ逆変換部１６ｃの出力が８次の歪み電圧指令値、ｄｑ逆変換部１６ｄの出力が１０次の歪み電圧指令値となる。
【００８４】
そして、ｄｑ逆変換部１６ｃ出力のｄ軸成分とｄｑ逆変換部１６ｄ出力のｄ軸成分を加算器４２ｅで加算し、ｄｑ逆変換部１６ｃ出力のｑ軸成分とｄｑ逆変換部１６ｄ出力のｑ軸成分とを加算器４２ｆで加算する。ｄｑ逆変換部１６ｂ出力のｄ軸成分と加算器４２ｅの出力を加算器４２ｃで加算し、ｄｑ逆変換部１６ｂ出力のｑ軸成分と加算器４２ｆの出力とを加算器４２ｄで加算する。ｄｑ逆変換部１６ａ出力のｄ軸成分と加算器４２ｃの出力とを加算器４２ａで加算し、ｄｑ逆変換部１６ａ出力のｑ軸成分と加算器４２ｄの出力とを加算器４２ｂで加算する。
【００８５】
加算器１７ａ，１７ｂにおいて、ｄ軸のインバータ出力電圧指令値ＶＵＰＳ１ｄ＊，ｑ軸のインバータ出力電圧指令値ＶＵＰＳ１ｑ＊と加算器４２ａ，４２ｂの出力とを加算し、二相三相変換部１８に出力する。その後の処理は実施形態１と同様である。
【００８６】
実施形態４の動作を説明する。本実施形態４は、実施形態１に加えて出力電圧に４次，８次，1０次の歪み電圧指令値を重畳させ、中性点電位の安定化に４次，８次，１０次の横流電流も用いる方式である。
【００８７】
４次の歪み電圧指令値の演算について説明する。４次の電圧振幅は、リミッタ１３の出力にあらかじめ設定した係数−Ｇ４をかけて求める。中性点電位にアンバランスがある場合、４次の電圧歪みは２次の電圧歪みの１／５となるため、係数Ｇ４には０．２を指定するが、実機やシミュレーションで良好な効果が得られる値を選定して決めてもよい。
【００８８】
その後、歪み電圧指令値の振幅に係数ｃｏｓφ４，−ｓｉｎφ４をかける。φ４はインバータＩＮＶ１，ＩＮＶ２の４次高調波電流の出力インピーダンスの位相角である。φ２と同様実機やシミュレーションで位相角を事前に調べる必要があるが、無停電電源装置間のインピーダンスは一般的に抵抗とインダクタンス成分を持つため、φ４＝０ｄｅｇとしてもある程度の効果が得られる。
【００８９】
得られた４次ｄ軸、ｑ軸歪み電圧指令値をｄｑ逆変換部１６ｂにおいてｄｑ逆変換する。中性点電位のアンバランスによって生じる４次高調波電圧と、それにより流れる４次高調波電流は正相であるため、３θでｄｑ逆変換を行い、基本波回転座標上の値に変換する。
【００９０】
８次，１０次 の歪み電圧指令値の演算についても同様である。８次の歪み電圧指令値は２次歪み電圧指令値の１／２１、１０次は１／３３となるため、係数Ｇ８，Ｇ１０の目安はそれぞれ１／２１，１／３３となる。また、φ８はインバータＩＮＶ１，ＩＮＶ２の８次高調波電流の出力インピーダンスの位相角である。
【００９１】
φ１０はインバータＩＮＶ１，ＩＮＶ２の１０次高調波電流の出力インピーダンスの位相角である。これ以上の高調波次数の出力インピーダンスの位相角についても同様の記号をつける。
【００９２】
中性点電位にアンバランスがある場合における電圧歪みについて説明する。中性点電位にアンバランスの無い状態でのインバータ出力Ｕ相電圧ｖuを以下の（９）式で表す。
【００９３】
【数９】
0006418020.tif 000010
【００９４】
中性点電位にアンバランスがある場合、以下の（１０）式のように、上アーム側直流電圧ＶＰ１と下アーム側直流電圧ＶＮ１の値に差が生じる。
【００９５】
【数１０】
0006418020.tif 000011
【００９６】
この上アーム側直流電圧ＶＰ１と下アーム側直流電圧ＶＮ１との差が出力相電圧はプラス側の振幅とマイナス側の振幅の差として現れる。この状態を以下の（１１）式で表す。
【００９７】
【数１１】
0006418020.tif 000012
【００９８】
出力相電圧について、フーリエ級数展開を行い各次数の歪みを確認する。係数ａｎについては、以下の（１２）式となる。
【００９９】
【数１２】
0006418020.tif 000013
【０１００】
ｎが偶数の場合、整数ｍを用いてｎ＝２ｍとすると、係数ａｎは以下の（１３）式となる。
【０１０１】
【数１３】
0006418020.tif 000014
【０１０２】
ｎが奇数の場合、ｎ＝２ｍ＋１とすると、係数ａｎ，Ｖ0は以下の（１４）式となる。
【０１０３】
【数１４】
0006418020.tif 000015
【０１０４】
係数ｂｎについては、以下の（１５）式となる。
【０１０５】
【数１５】
0006418020.tif 000016
【０１０６】
以上より、インバータ出力電圧の各次数の振幅は、以下の（１６）式となる。
【０１０７】
【数１６】
0006418020.tif 000017
【０１０８】
以上より、設定する係数Ｇ４，Ｇ８，Ｇ１０の目安は、以下の（１７）式となる。
【０１０９】
【数１７】
0006418020.tif 000018
【０１１０】
係数Ｇ４とＧ８の符号がマイナスである理由を説明する。ＰＷＭ変調を行う前の電圧指令値をｖと置く。ｖは−１≦ｖ≦１であり、１ならば上アームがＯＮし続け、０ならば中アームが常時ＯＮとなる。電圧指令値がｖのとき、中アームがＯＮとなる割合は以下の（１８）式で表すことができる。
【０１１１】
【数１８】
0006418020.tif 000019
【０１１２】
このときのインバータ出力電流をｉと置けば、中アームを通過する電流の期待値、すなわち中性点から流出する電流は以下の（１９）式となる。
【０１１３】
【数１９】
0006418020.tif 000020
【０１１４】
ここで、ｖとｉを以下の（２０）式で表す。
【０１１５】
【数２０】
0006418020.tif 000021
【０１１６】
このとき、中性点から流出する電流の基本波１周期あたりの平均値は、以下の（２１）式となる。
【０１１７】
【数２１】
0006418020.tif 000022
【０１１８】
２次，４次，８次，１０次高調波電流について中性点流出電流を求めると、以下の（２２）式となる。
【０１１９】
【数２２】
0006418020.tif 000023
【０１２０】
２次高調波の場合、上アーム側直流電圧ＶＰ１＞下アーム側直流電圧ＶＮ１においてθ＝０ｄｅｇの２次高調波の出力を促し、マイナスの電流が中性点から流出、すなわち中性点に電流が流れ込む。すると、上アーム側直流電圧ＶＰ１は放電が促され、下アーム側直流電圧ＶＮ１は充電されるため中性点電位はバランスする。
【０１２１】
しかし、４次高調波の係数Ｇ４もプラスに設定すると、プラスの電流が中性点から電流が流れ出し、中性点電位のバランスが悪化してしまう。これを防ぐため係数Ｇ４をマイナスに設定し、０＝１８０ｄｅｇの４次高調波の出力を促し中性点電位をバランスさせる。８次、１０次も同様であり、中性点流出電流の符号がプラスである８次高調波の係数Ｇ８はマイナスとなる。
【０１２２】
また、奇数次高調波電流が流れる場合の中性点から流出する電流の基本波１周期あたりの平均値は零になり、奇数次高調波電流は中性点電位に対して影響しないことが示されている。そのため、奇数次の高調波電圧歪みは重畳しない。
【０１２３】
ｄｑ逆変換に用いる位相指令値θの符号について説明する。アンバランスの無い状態でのインバータ出力相電圧ｖu，ｖv，ｖwは以下の（２３）式で表される。
【０１２４】
【数２３】
0006418020.tif 000024
【０１２５】
中性点電位アンバランスに よって発生する２次の電圧歪みｖ2u，ｖ2v，ｖ2wは以下の（２４）式で表される。
【０１２６】
【数２４】
0006418020.tif 000025
【０１２７】
中性点電位のアンバランスにより、インバータ出力相電圧ｖ２ｕ，ｖ２ｖ，ｖ２ｗに重畳する２次歪み電圧指令値は、２π／３の項の符号が反転しているため逆相である。そのため、２次歪み電圧指令値を表す直流成分は、−２θでｄｑ逆変換を行うと固定座標上の値に変換でき、−３θでｄｑ逆変換を行うと正相５０Ｈｚ回転座標上の値に変換することができる。４次、８次，１０次について同様の検討を行うと、 以下の（２５）式となり、４次、１０次は正相、８次は逆相である。
【０１２８】
【数２５】
0006418020.tif 000026
【０１２９】
４次歪み電圧指令値を表す直流成分は、４θでｄｑ逆変換を行うと固定座標上の値に変換でき、３θでｄｑ逆変換を行うと正相５０Ｈｚ回転座標上の値に変換することができる。８次、１０次についても同様である。
【０１３０】
本実施形態４おいて、６次や１２次の高調波を使用しない理由について説明する。先ほどと同様に、中性点電位アンバランスによって発生する６次，１２次の電圧歪みを数式で表すと以下の（２６）式のようになり、各相の電圧歪みの位相は一致する。
【０１３１】
【数２６】
0006418020.tif 000027
【０１３２】
６次，１２次の電圧高調波は零相であることを示している。零相の場合は線間電圧には歪みが表れない。そのため、３相３線式の一般的な系統においては６次や１２次の高調波電流は流れない。中性点電位への外乱となる偶数次高調波電流は発生しないため、６次や１２次の高調波は使用しない。１８次以降についても６の倍数の高調波は必ず零相になるため使用しない。
【０１３３】
本実施形態４は、 対象となる高調波として１４次や１６次、それ以上のものを追加することも可能である。また、中性点電位の安定性がそれほど低くない場合は８次や１０次の電圧歪み演算ブロックを省略し、２次と４次だけで実施することも可能である。
【０１３４】
以上示したように、本実施形態４によれば、電流制御を適用せず負荷に決まった電圧を供給するインバータにおいて、３レベルインバータを並列に接続すると２次の横流電流が流れ中性点電位の偏差が拡大してしまう現象を抑制することができる。また、インバータ間で通信を行わずに実現することができる。
【０１３５】
また、実施形態１では４次以降の偶数次高調波の横流電流が意図せず流れる条件において、２次高調波の横流電流や電圧ひずみが増加してしまう。しかし、本実施形態４では４次以降の偶数次高調波の横流電流も使用するため、電圧歪みを低減し、電力品質を向上させることができる。
【０１３６】
さらに、後述の実施形態５と比較して、より高い中性点電位の安定性を実現できる。
【０１３７】
［実施形態５］
図７に本実施形態５のインバータ１台あたりの制御ブロックを示す。実施形態５の制御ブロックは実施形態４に比べて歪み電圧指令値生成部５０が異なる。歪み電圧指令値生成部５０は、以下により構成される。
【０１３８】
位相指令値θに係数−２，４，−８，１０を乗算する５１ａ〜５１ｄと、−２θ，４θ，−８θ，１０θに基づいて、インバータ出力電流ＩＩＮＶ１Ｕ，ＩＩＮＶ１Ｖ，ＩＩＮＶ１Ｗをｄｑ変換し、ｄ軸インバータ出力電流，ｑ軸インバータ出力電流を出力するｄｑ変換部５２ａ〜５２ｄと、ｄ軸インバータ出力電流，ｑ軸インバータ出力電流の直流成分（２次，４次，８次，１０次高調波成分に相当）を抽出する第２ローパスフィルタＬＰＦと、２次高調波電流指令値０に第２ローパスフィルタＬＰＦの出力との偏差を演算する減算器５３ａ〜５３ｈと、減算器５３ａ〜５３ｈで演算した偏差に比例積分などのアンプ処理を行い偏差を増幅するＰＩアンプ５４ａ〜５４ｈと、乗算器１５ａ〜１５ｄと、ｄｑ逆変換部１６ａ〜１６ｄと、加算器４２ａ〜４２ｆと、を有する。乗算器１５ａ〜１５ｈ，ｄｑ逆変換部１６ａ〜１６ｄ，加算器４２ａ〜４２ｆは実施形態４と同様である。
【０１３９】
本実施形態５の動作を説明する。本実施形態５は、中性点電位の安定性への外乱となる偶数次高調波電流を検出し、零に抑制するフィードバック制御を構成したものである。
【０１４０】
２次高調波電流の抑制動作について説明する。各相のインバータ出力電流ＩＩＮＶ１Ｕ，ＩＩＮＶ１Ｖ，ＩＩＮＶ１Ｗを検出し、ｄｑ変換部５２ａにより、２θに基づいてｄｑ変換を行うことで逆相の２次高調波電流をｄ軸電流とｑ軸電流に変換する。次に第２ローパスフィルタＬＰＦによりｄ軸電流とｑ軸電流の直流成分（逆相の２次高調波電流に相当）だけを抽出する。抽出した信号は−２次高調波電流指令値である０と比較し、偏差をＰＩアンプ５４ａ，５４ｂに入力する。ＰＩアンプ５４ａ，５４ｂの出力は逆相２次高調波電流の抑制に必要な逆相２次高調波電圧指令値を直流に変換したものであるため、−３θでｄｑ逆変換を行うことで、正相５０Ｈｚ回転座標上の値に変換し、ｄ軸，ｑ軸のインバータ出力電圧指令値ＶＵＰＳ１ｄ＊，ＶＵＰＳ１ｑ＊に加算する。
【０１４１】
４次，８次，１０次高調波電流についても同様に抑制する。
【０１４２】
実施形態５は実施形態４とは異なり、中性点電位が安定するような偶数次高調波の横流電流を積極的に流す機能は無く、抑制するだけである。そのため、実施形態４と比べると中性点電位の安定性は低くなるが、中性点電位の偏差拡大を抑制する効果は得られる。また、偶数次高調波電流が流れなくなる最小限の電圧歪みだけを付加するため実施形態４に比べてインバータ出力電圧歪みが低減され、電力品質を向上させることができる。
【０１４３】
実施形態５も実施形態４と同様、対象となる高調波として１４次や１６次、それ以上のものを追加することも可能である。また、中性点電位の安定性がそれほど低くない場合は高い次数の電圧歪み演算ブロックを省略し、低い次数だけで実施することも可能である。
【０１４４】
本実施形態５は、偶数次高調波の横流電流を抑制するため、中性点電位の偏差が拡大してしまう現象を抑制する実施形態４の効果はそのまま得られる。実施形態４に比べ、横流電流は流さないためそれだけ電圧歪みも低減され、より高い電力品質を得ることができる。
【０１４５】
［実施形態６］
図８に実施形態６のインバータ１台あたりの制御ブロックを示す。実施形態６は、実施形態５のブロックのうち２次歪み電圧指令値を生成するブロックを実施形態４のものに置き換えた構成である。
【０１４６】
本実施形態６ の動作を説明する。実施形態６は実施形態４と実施形態５を組み合わせ、２次高調波電流については中性点電位が安定するような電流を積極的に流す実施形態４の方式を適用し、４次以降の高調波電流については抑制するだけの実施形態５の方式を適用した方式である。
【０１４７】
実施形態５の問題点として、直流成分を抽出するための第２ローパスフィルタＬＰＦにおける遅延が大きく、フィードバック制御の応答が遅くなりやすいという点が挙げられる。実施形態４に第１ローパスフィルタＬＰＦはあるが、これはスイッチングノイズの除去が目的のため遅延は小さい。応答が遅くなれば高調波電流抑制まで時間がかかり、その間の中性点電位の安定性が低下してしまう。
【０１４８】
そこで、最も中性点電位への影響が大きい２次高調波電流のみ応答の速い実施形態４を適用することで中性点電位の安定性を向上し、４次以降の高調波電流は実施形態５とすることで過剰な電圧歪みを抑制し、高い電力品質を確保することができる。
【０１４９】
図８では２次高調波のみ実施形態４の制御ブロックを適用しているが、本実施形態６は２次高調波以外についても実施形態４の制御ブロックを適用してもよい。図９に一例を示す。図９は２次，４次高調波については実施形態４の制御ブロックを適用し、８次，１０次高調波については実施形態５の制御ブロックを適用したものである。本実施形態６は、このように低次高調波については実施形態４の制御ブロックを適用し、高次高調波については実施形態５の制御ブロックを適用するものである。
【０１５０】
本実施形態６によれば、中性点電位への影響が大きい低次高調波だけ横流電流を流して中性点電位に使用し、それより高い次数の偶数次高調波は抑制する。そのため、高い電力品質と中性点電位の安定性を両立することができる。
【０１５１】
なお、以上の実施形態１〜６の発明は、別途、特許文献１，特許文献５などの制御ブロックによって中性点ＮＰにおける電位を制御する機能を別途組み合わせる必要がある。直流電圧を別のインバータやチョッパから供給する場合、そのインバータやチョッパで中性点ＮＰにおける電位を制御してもよい。本願発明と組み合わせることで中性点電位への外乱を小さくすることができるため、確実に中性点電位を制御することができ、安定性が向上する利点が生じる。
【０１５２】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【０１５３】
例えば、図１０（ｃ）の２台の３レベルインバータを並列接続した場合について説明したが、３台以上の３レベルインバータを並列接続した構成でも適用することができる。
【０１５４】
さらに、実施形態１〜６では、図１０（ａ），（ｂ）に示す３相３レベルインバータを適用例としたが、単相３レベルインバータにも適用可能である。
【符号の説明】
【０１５５】
ＬＰＦ…ローパスフィルタ
１２…アンプ
１３…リミッタ
１４ａ，１４ｂ，３１ａ，３１ｂ，３３，３４…乗算器
１６…ｄｑ逆変換器
１７ａ，１７ｂ，２１…加算器
１８・・・二相三相変換部
２２…減算器
３２ａ，３２ｂ…除算器
ＳＷ…スイッチ
【図１】
0006418020.tif 000028
【図２】
0006418020.tif 000029
【図３】
0006418020.tif 000030
【図４】
0006418020.tif 000031
【図５】
0006418020.tif 000032
【図６】
0006418020.tif 000033
【図７】
0006418020.tif 000034
【図８】
0006418020.tif 000035
【図９】
0006418020.tif 000036
【図１０】
0006418020.tif 000037
【図１１】
0006418020.tif 000038