(57)【特許請求の範囲】
【請求項１】
カスケード接続する複数のＧＯＡユニットを含み、
Ｎを正の整数に設定し、
第Ｎ段ＧＯＡユニットが、
プルアップ回路と、
トランスファー回路と、
プルアップ制御回路と、
プルダウンホールディング回路と、
プルダウン回路と、
ブースト回路と、を含んでなる、ＩＧＺＯ製造工程に基づくゲート電極駆動回路であって、
該プルアップ回路は、
ゲート電極が第１ノードに電気的に接続し、ソース電極が第１クロック信号に電気的に接続し、ドレイン電極が出力端に電気的に接続する第１トランジスタを含み、
かつ該第１トランジスタは、該第１クロック信号の該出力端において信号パルスを出力するのに用いられ、
該トランスファー回路は、
ゲート電極が第１ノードに電気的に接続し、ソース電極が第１クロック信号に電気的に接続し、ドレイン電極が駆動信号端に電気的に接続する第２トランジスタを含み、
かつ該第２トランジスタは、該第１クロック信号に従って、該駆動信号端から信号パルスを出力するのに用いられ、
該プルアップ制御回路は、
ゲート電極が該第Ｎ段ＧＯＡユニットの前１段の第Ｎ−１段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が該第Ｎ段ＧＯＡユニットの前１段の第Ｎ−１段ＧＯＡユニットの出力端に電気的に接続し、ドレイン電極が第１ノードに電気的に接続する第３トランジスタを含み、
かつ該第３トランジスタは、該駆動信号端が出力した駆動信号に従って、該プルアップ回路をオン状態にするのに用いられ、
該プルダウンホールディング回路が、第４トランジスタと、第５トランジスタと、第６トランジスタと、第７トランジスタと、第８トランジスタと、第９トランジスタと、第１０トランジスタと、を含んでなる第１プルダウンホールディング回路を含み、
該第４トランジスタは、ゲート電極が第１クロック信号に電気的に接続し、ソース電極も第１クロック信号に電気的に接続し、ドレイン電極が第２ノードに電気的に接続し、
該第５トランジスタは、ゲート電極が駆動信号端に電気的に接続し、ソース電極が第２ノードに電気的に接続し、ドレイン電極が第２負電位に電気的に接続し、かつ該第５トランジスタは、該駆動信号端が高電位になった場合に該第２ノードの電位をプルダウンするために用いられ、
該第６トランジスタは、ゲート電極が該第Ｎ段ＧＯＡユニットの前１段の第Ｎ−１段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が第２ノードに電気的に接続し、ドレイン電極が第２負電位に電気的に接続し、かつ該第６トランジスタは、該駆動信号端が高電位になった場合に該第２ノードの電位をプルダウンするために用いられ、
該第７トランジスタは、ゲート電極が第２クロック信号に電気的に接続し、ソース電極が第１クロック信号に電気的に接続し、ドレイン電極が第２ノードに電気的に接続し、
該第８トランジスタは、ゲート電極が第２ノードに電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１負電位に電気的に接続し、
該第９トランジスタは、ゲート電極が第２ノードに電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が第２負電位に電気的に接続し、
該第１０トランジスタは、ゲート電極が第２ノードに電気的に接続し、ソース電極が駆動信号端に電気的に接続し、ドレイン電極が第３負電位に電気的に接続し、
該プルダウン回路は、
第１３トランジスタと、第１５トランジスタと、を含んでなり、
該第１３トランジスタはゲート電極が該第Ｎ段ＧＯＡユニットの次の１段の第Ｎ＋１段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が駆動信号端に電気的に接続し、ドレイン電極が第３負電位に電気的に接続し、
かつ該第１３トランジスタは、オン状態時において該駆動信号端の電位をプルダウンするために用いられ、該第５トランジスタと該第６トランジスタとがオフ状態時に漏電することを防ぎ、
該第１５トランジスタは、ゲート電極が該第Ｎ段ＧＯＡユニットの次の１段の第Ｎ＋１段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が駆動信号端に電気的に接続し、かつ該第１５トランジスタは、該出力端が出力を終えた後、該第１ノードの電位を急速にプルダウンするために用いられ、
該ブースト回路は、
一端が第１ノードに電気的に接続し、他端が出力端に電気的に接続したコンデンサを含み、
該ＩＧＺＯ製造工程に基づくゲート電極駆動回路におけるそれぞれのＴＦＴスイッチ素子の伝導チャネルが、いずれも酸化物半導体伝導チャネルであり、
前記第１負電位と、前記第２負電位と、前記第３負電位との関係が、
第３負電位＜第２負電位＜第１負電位である
ことを特徴とするＩＧＺＯ製造工程に基づくゲート電極駆動回路。
【請求項２】
請求項１に記載のＩＧＺＯ製造工程に基づくゲート電極駆動回路において、
前記ゲート電極駆動回路の第１段の接続関係において、該第３トランジスタのゲート電極とソース電極とが、いずれも回路起動信号に電気的に接続する
ことを特徴とするＩＧＺＯ製造工程に基づくゲート電極駆動回路。
【請求項３】
請求項１に記載のＩＧＺＯ製造工程に基づくゲート電極駆動回路において、
前記ゲート電極駆動回路の最後の１段の接続関係において、該第１３トランジスタのゲート電極と該第１５トランジスタのゲート電極とが、いずれも回路起動信号に電気的に接続する
ことを特徴とするＩＧＺＯ製造工程に基づくゲート電極駆動回路。
【請求項４】
請求項１に記載のＩＧＺＯ製造工程に基づくゲート電極駆動回路において、
前記プルダウン回路が、
ゲート電極が該第Ｎ段ＧＯＡユニットの次の２段の第Ｎ＋２段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が第２負電位に電気的に接続する第１１トランジスタと、
ゲート電極が該第Ｎ段ＧＯＡユニットの次の２段の第Ｎ＋２段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１負電位に電気的に接続する第１２トランジスタと、を含んでなる第２プルダウンホールディング回路を具えてなる
ことを特徴とするＩＧＺＯ製造工程に基づくゲート電極駆動回路。
【請求項５】
請求項４に記載のＩＧＺＯ製造工程に基づくゲート電極駆動回路において、
前記ゲート電極駆動回路の最後の１段の接続関係において、該第１１トランジスタと該第１２トランジスタとのゲート電極が、いずれも第２段ＧＯＡユニットの駆動信号端に電気的に接続する
ことを特徴とするＩＧＺＯ製造工程に基づくゲート電極駆動回路。
【請求項６】
請求項１に記載のＩＧＺＯ製造工程に基づくゲート電極駆動回路において、
前記プルダウン回路が、
ゲート電極が該第Ｎ段ＧＯＡユニットの次段の第Ｎ＋１段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１負電位に電気的に接続する第１４トランジスタを含む
ことを特徴とするＩＧＺＯ製造工程に基づくゲート電極駆動回路。
【請求項７】
請求項６に記載のＩＧＺＯ製造工程に基づくゲート電極駆動回路において、
前記ゲート電極駆動回路の最後の１段の接続関係において、該第１４トランジスタが回路起動信号に電気的に接続する
ことを特徴とするＩＧＺＯ製造工程に基づくゲート電極駆動回路。
【請求項８】
請求項１に記載のＩＧＺＯ製造工程に基づくゲート電極駆動回路において、
前記第１負電位が、出力端の電位をプルダウンし、第２負電位が第１ノードと第２ノードの電位をプルダウンし、第３負電位が駆動信号端の電位をプルダウンする
ことを特徴とするＩＧＺＯ製造工程に基づくゲート電極駆動回路。
【請求項９】
請求項１に記載のＩＧＺＯ製造工程に基づくゲート電極駆動回路において、
前記第１クロック信号と該第２クロック信号とが、位相が完全に逆である２つの高周波クロック信号源である
ことを特徴とするＩＧＺＯ製造工程に基づくゲート電極駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示技術に関し、特にＩＧＺＯ製造工程に基づくゲート電極駆動回路に関する。
【背景技術】
【０００２】
ＧＯＡ（Ｇａｔｅ  Ｄｒｉｖｅ  Ａｒｒａｙ）は、ＴＦＴ液晶ディスプレーのアレイ製造工程を利用してゲート電極ドライバーを薄膜トランジスタのアレイ基板上に作成し、プログレッシブスキャンを達成する技術である。
【０００３】
ＧＯＡ回路は、主にプルアップ回路(Ｐｕｌｌ−ｕｐ  ｐａｒｔ)と、プルアップコントロール回路（Ｐｕｌｌ−ｕｐ  ｃｏｎｔｒｏｌ  ｐａｒｔ)と、トランスファー回路（Ｔｒａｎｓｆｅｒ  Ｐａｒｔ）と、プルダウン回路（Ｐｕｌｌ−ｄｏｗｎ  ｐａｒｔ）と、プルダウンホールディング回路（Ｐｕｌｌ−ｄｏｗｎ  Ｈｏｌｄｉｎｇ  ｐａｒｔ）と、及び電位を上げるためのブースト回路（Ｂｏｏｓｔ  ｐａｒｔ）とによって構成される。
【０００４】
プルアップ回路は入力するクロック信号を（Ｃｌｏｃｋ）を薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）のゲート電極に出力して液晶ディスプレーの駆動信号とする。プルアップ制御回路はプルアップ回路の開放を制御するものであって、一般には前１段のＧＯＡ回路の転送する信号の作用によるものである。プルダウン回路は走査信号を出力した後、走査信号(即ち、薄膜トランジスタの電位)を急速にプルダウンして低電位とする。プルダウンホールディング回路は、走査信号とプルアップ信号（即ちＱ点に印加する信号）とのオフ状態を保持する（即ち設定された負電位）ものであって、通常２つのプルダウンプルダウンホールディングが交互に作用する。ブースト回路はＱ点の二次ブーストを行い、プルアップ回路のＧ（Ｎ）の正常な出力を確保する。
【０００５】
ＩＧＺＯ（ｉｎｄｉｕｍ  ｇａｌｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）は、インジウムと、ガリウムと、亜鉛を含む非晶質酸化物であって、キャリア移動度がアモルファスシリコンの２０から３０倍になることから、ＴＦＴの画素電極に対する充電、放電の速度を大幅に高めることができ、ＴＦＴ−ＬＣＤにおいて超高解像率を可能にする。また、トランジスタお数量を減少させ、それぞれの画素の光透過率を高める。よって、ＩＧＺＯディスプレーは更に高い機能レベルを有し、而も効率が更に高い。
【０００６】
ＩＧＺＯのＧＯＡ回路は、将来ａ−ＳｉのＴＦＴに取って代わる可能性を有するが、従来の技術でＩＧＺＯのＧＯＡ回路に対する開発は多くない。特に、大サイズのＧＯＡ回路については、ＩＧＺＯ材料自身がもたらす多くの問題を克服する必要がある。克服すべき主な課題は、次の２項目である。即ち（１）Ｖｔｈがマイナス方向にドリフトするという問題。（２）ＳＳ領域が急勾配であるため、微小な電圧の変化が電流規模の変化を招き、ここからＧＯＡ回路のキーポイントＴＦＴの漏電を招き、ＩＧＺＯのＧＯＡが効力を失う。
【０００７】
図１、２は、従来のＧＯＡ回路の典型的なモジュールと、対応するそれぞれの信号のタイムシーケンス図である。係る典型的な従来のＧＯＡ回路は、ゲート電極が信号入力端Ｉｎｐｕｔに電気的に接続し、ソース電極も号入力端Ｉｎｐｕｔに電気的に接続し、ドレイン電極がノードＱに電気的に接続する第１トランジスタＴ１と、ゲート電極がノードＱに電気的に接続し、ソース電極がクロック信号にＣｌｏｃｋに電気的に接続し、ドレイン電極が出力端Ｏｕｔｐｕｔに電気的に接続する第２トランジスタＴ２と、ゲート電極がリセット信号Ｒｅｓｅｔに電気的に接続し、ソース電極が出力端Ｏｕｔｐｕｔに電気的に接続し、ドレイン電極が負電位ＶＳＳに電気的に接続する第３トランジスタＴ３と、ゲート電極がリセット信号Ｒｅｓｅｔに電気的に接続し、ソース電極がノードＱに電気的に接続し、ドレイン電極が負電位ＶＳＳに電気的に接続する第４トランジスタＴ４と、一端がノードＱに接続し、他端が出力端Ｏｕｔｐｕｔに接続するコンデンサＣｂとを含んでなり、図１には、４本のリード線がそれぞれノードＱと、クロック信号Ｃｌｏｃｋと、出力端Ｏｕｔｐｕｔと、負電位ＶＳＳとに接続するプルダウン＆補償モジュールをさらに含む。第１トランジスタＴ１は信号入力端Ｉｎｐｕｔに入力する信号の依拠とし、第２トランジスタＴ２をＯＮ状態にするために用いる。第２トランジスタＴ２はクロック信号の依拠とし、出力端から信号パルスを出力する、第３トランジスタＴ３と第４トランジスタＴ４とは、オフ状態において、それぞれノードＱと出力端Ｏｕｔｐｕｔとの電位をプルダウンするために用い、コンデンサＣｂはノードＱの第二次ブーストに用い、出力端Ｏｕｔｐｕｔの正常な信号の出力を確保する。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
この発明は、ＧＯＡ技術を利用して液晶表示装置のコストを節減し、モジュール製造工程における実装時間を短縮するとともに、ＩＧＺＯのＧＯＡ回路におけるプルダウン＆補償モジュールを開発し、回路の特殊なＴＦＴの漏電を抑制し、ＴＦＴの数量を効率よく節減し、ＴＦＴの浮遊容量を合理的に減少させて回路のパワー消耗を節減する、ＩＧＺＯ製造工程に基づくゲート電極駆動回路を提供する。
【課題を解決するための手段】
【０００９】
上述する目的を実現するために、この考案によるＩＧＺＯ製造工程に基づくゲート電極駆動回路はカスケード接続する複数のＧＯＡユニットを含み、Ｎを正の整数に設定し、第Ｎ段ＧＯＡユニットがプルアップ回路と、トランスファー回路と、プルアップ制御回路と、プルダウンホールディング回路と、プルダウン回路と、ブースト回路とを含んでなる。
【００１０】
該プルアップ回路は、ゲート電極が第１ノードに電気的に接続し、ソース電極が第１クロック信号に電気的に接続し、ドレイン電極が出力端に電気的に接続する第１トランジスタを含み、かつ該第１トランジスタが該第１クロック信号の該出力端における信号パルス出力の依拠として用いられる。
【００１１】
該トランスファーモジュールは、ゲート電極が第１ノードに電気的に接続し、ソース電極が第１クロック信号に電気的に接続し、ドレイン電極が駆動信号端に電気的に接続する第２トランジスタを含み、かつ該第２トランジスタが、該第１クロック信号の該駆動信号端における信号パルス出力合の依拠として用いられる。
【００１２】
該プルアップ制御回路は、ゲート電極が該第Ｎ段ＧＯＡユニットの前１段の第Ｎ−１段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が該第Ｎ段ＧＯＡユニットの前１段の第Ｎ−１段ＧＯＡユニットの出力端に電気的に接続し、ドレイン電極が第１ノードに電気的に接続する第３トランジスタを含み、かつ該第３トランジスタが、該駆動信号端が信号パルスを出力して該プルアップ回路オン状態にする場合の依拠として用いられる。
【００１３】
該プルダウンホールディング回路が第４トランジスと、第５トランジスと、第６トランジスと、第７トランジスと、第８トランジスと、第９トランジスと、第１０トランジスとを含んでなる第１プルダウンホールディング回路を含み、該第４トランジスタは、ゲート電極が第１クロック信号に電気的に接続し、ソース電極も第１クロック信号に電気的に接続し、ドレイン電極が第２ノードに電気的に接続し、該第５トランジスタは、ゲート電極が駆動信号端に電気的に接続し、ソース電極が第２ノードに電気的に接続し、ドレイン電極が第２負電位に電気的に接続し、かつ該第５トランジスタが、該駆動信号端が高電位になった場合に該第２ノードの電位をプルダウンするために用いられ、該第６トランジスタは、ゲート電極が該第Ｎ段ＧＯＡユニットの前１段の第Ｎ−１段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が第２ノードに電気的に接続し、ドレイン電極が第２負電位に電気的に接続し、かつ該第６トランジスタが、該信号端が高電位になった場合に該第２ノードの電位をプルダウンするために用いられ、該第７トランジスタは、ゲート電極が第２クロック信号に電気的に接続し、ソース電極が第１クロック信号に電気的に接続し、ドレイン電極が第２ノードに電気的に接続し、該第８トランジスタは、ゲート電極が第２ノードに電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１負電位に電気的に接続し、該第９トランジスタは、ゲート電極が第２ノードに電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が第２負電位に電気的に接続し、該第１０トランジスタは、ゲート電極が第２ノードに電気的に接続し、ソース電極が駆動信号端に電気的に接続し、ドレイン電極が第３負電位に電気的に接続する。
【００１４】
該プルダウン回路は、第１３トランジスタと、第１５トランジスタとを含んでなり、該第１３トランジスタはゲート電極が該第Ｎ段ＧＯＡユニットの次の１段の第Ｎ＋１段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が駆動信号端に電気的に接続し、ドレイン電極が第３負電位に電気的に接続し、かつ該第１３トランジスタは、オフ状態時において該駆動信号端の電位をプルダウンして、該第５トランジスタと該第６トランジスタとがオフ状態時に漏電することを防ぎ、該第１５トランジスタは、ゲート電極が該第Ｎ段ＧＯＡユニットの次の１段の第Ｎ＋１段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が駆動信号端に電気的に接続し、かつ該第１５トランジスタが、該出力端が出力を終えた後、該第１ノードの電位を急速にプルダウンするために用いられる。
【００１５】
該ブースト回路は、一端が第１ノードに電気的に接続し、他端が出力端に電気的に接続し、かつ該第１ノードの電位の第２次ブーストを行うことで該プルアップ回路の出力端の正常な出力を確保するために用いる第１コンデンサを含む。
【００１６】
該ＩＧＺＯ製造工程に基づくゲート電極駆動回路におけるそれぞれのＴＦＴスイッチ素子の伝導チャネルが、いずれも酸化物半導体伝導チャネルである。
【００１７】
前記ゲート電極駆動回路の第１段の接続関係において、該第３トランジスタのゲート電極とソース電極とが、いずれも回路起動信号に電気的に接続する。
【００１８】
前記ゲート電極駆動回路の最後の１段の接続関係において、該第１３トランジスタのゲート電極と該第１５トランジスタのゲート電極とが、いずれも回路起動信号に電気的に接続する。
【００１９】
前記プルダウン回路が、ゲート電極が該第Ｎ段ＧＯＡユニットの次の２段の第Ｎ＋２段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が第ノードに電気的に接続し、ドレイン電極が第２負電位に電気的に接続する第１１トランジスタと、及びゲート電極が該第Ｎ段ＧＯＡユニットの次の２段の第Ｎ＋２段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１負電位に電気的に接続する第１２トランジスタとを含んでなる第２プルダウンホールディング回路を具えてなる。
【００２０】
前記ゲート電極駆動回路の最後の１段の接続関係において、該第１１トランジスタと該第１２トランジスタとのゲート電極が、いずれも第２段ＧＯＡユニットの駆動信号端に電気的に接続する。
【００２１】
前記プルダウン回路が、ゲート電極が該第Ｎ段ＧＯＡユニットの次の１段の第Ｎ＋１段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１負電位に電気的に接続する第１４トランジスタを含む。
【００２２】
前記ゲート電極駆動回路の最後の１段の接続関係において、該第１４トランジスタが回路起動信号に電気的に接続する。
【００２３】
前記第１負電位と、第２負電位と、第３負電位との関係が、第３負電位＜第２負電位＜第１負電位である。
【００２４】
前記第１負電位が、出力端の電位をプルダウンし、第２負電位が第１ノードと第２ノードの電位をプルダウンし、第３負電位が駆動信号端の電位をプルダウンする。
【００２５】
前記第１クロック信号と該第２クロック信号とが、位相が完全に逆である２つの高周波クロック信号源である。
【発明の効果】
【００２６】
この発明によるＩＧＺＯ製造工程に基づくゲート電極駆動回路は、採用する三種類の漸減する負電位が、それぞれ出力端と、第２ノードと、駆動信号端の電位とに対してプルダウン処理を行ない、ＩＧＺＯ製造工程に基づくゲート電極駆動回路のキーポイントＴＦＴの漏電問題を改善する。また、駆動信号によって第２ノードの電位を処理して第１ノードの負荷の作用を減衰させて、安定した好ましい第１ノードとし、回路の出力端の安定した出力に利することができる。プルダウン回路の第１５トランジスタと駆動信号端とが直接接続することで、第１ノードの電位のプルダウン速度を速め、第１ノードの遅延を減少させることができる。最後に、この発明はＩＧＺＯ材料の特徴に対して、単一辺の非対称プルダウンホールディングモジュールをデザインすることで、ＴＦＴの数量を効率よく節減し、ＴＦＴの浮遊容量を合理的に減少させて回路のパワー消耗を節減することができる。
【図面の簡単な説明】
【００２７】
【図１】従来のＧＯＡの回路図である。
【図２】図１に開示する回路図におけるそれぞれの信号のタイムシーケンス図である。
【図３】第１の実施形態によるＩＧＺＯ製造工程に基づくゲート電極駆動回路の回路図である。
【図４】この発明のＩＧＺＯ製造工程に基づくゲート電極駆動回路のそれぞれの信号とノードのタイムシーケンス図である。
【図５】第２の実施形態によるＩＧＺＯ製造工程に基づくゲート電極駆動回路の回路図である。
【図６】第３の実施形態によるＩＧＺＯ製造工程に基づくゲート電極駆動回路の回路図である。
【図７】第１の実施の形態における第１段のＧＯＡユニットの回路図である。
【図８】第２の実施の形態における最後の１段のＧＯＡユニットの回路図である。
【図９】第２の実施例によるＩＧＺＯ製造工程に基づくゲート電極駆動回路の最後の１段のＧＯＡユニットの回路図である。
【図１０】第３の実施の形態における最後の１段のＧＯＡユニットの回路図である。
【図１１】この発明のＩＧＺＯ製造工程に基づくゲート電極駆動回路の擬似効果を示した説明図である。
【発明を実施するための形態】
【００２８】
この発明で採用する技術方法とその効果を説明するために、具体的な実施例を挙げ、図面を参照にして以下に詳述する。
【実施例１】
【００２９】
図３、７、８に開示するように、第１の実施の形態による、ＩＧＺＯ製造工程に基づくゲート電極駆動回路はカスケード接続する複数のＧＯＡユニットを含む。Ｎを正の整数に設定し、第Ｎ段ＧＯＡユニットは、プルアップ制御回路１００と、プルアップ回路２００と、トランスファー回路３００と、プルダウン回路４００と、プルダウンホールディング回路５００と、ブースト回路６００とを含んでなる。これらの回路の構成と具体的な設方式は次のとおりである。
【００３０】
プルアップ回路２００は、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ソース電極が第１クロック信号ＣＫに電気的に接続し、ドレイン電極が出力端Ｇ（Ｎ）に電気的に接続する第１トランジスタＴ１を含む。第１トランジスタＴ１は、第１クロック信号ＣＫが出力端Ｇ（Ｎ）において信号パルスを出力する場合の依拠として用いる。
【００３１】
トランスファーモジュール３００は、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ソース電極が第１クロック信号ＣＫに電気的に接続し、ドレイン電極が駆動信号端ＳＴ（Ｎ）に電気的に接続する第２トランジスタＴ２を含む。第２トランジスタＴ２は、第１クロック信号ＣＫが駆動信号端ＳＴ（Ｎ）から信号パルスを出力する場合の依拠として用いる。
【００３２】
プルアップ制御回路１００は、ゲート電極が該第Ｎ段ＧＯＡユニットの前１段の第Ｎ−１段ＧＯＡユニットの駆動信号端ＳＴ（Ｎ−１）に電気的に接続し、ソース電極が該第Ｎ段ＧＯＡユニットの前１段の第Ｎ−１段ＧＯＡユニットの出力端Ｇ（Ｎ−1）に電気的に接続し、ドレイン電極が第１ノードＱ（Ｎ）に電気的に接続する第３トランジスタＴ３を含む。第３トランジスタＴ３は、駆動信号端ＳＴ（Ｎ−１）が信号パルスを出力してプルアップ回路２００をオン状態にする場合の依拠として用いる。
【００３３】
プルダウンホールディング回路５００は、第１プルダウンホールディング回路５１０を含み、第１プルダウンホールディング回路５１０は、第４トランジスＴ４と、第５トランジスＴ５と、第６トランジスＴ６と、第７トランジスＴ７と、第８トランジスＴ８と、第９トランジスＴ９と、第１０トランジスＴ１０とを含んでなり、第４トランジスタＴ４は、ゲート電極が第１クロック信号ＣＫに電気的に接続し、ソース電極も第１クロック信号ＣＫに電気的に接続し、ドレイン電極が第２ノードＰ（Ｎ）に電気的に接続する。第５トランジスタＴ５は、ゲート電極が駆動信号端ＳＴ（Ｎ）に電気的に接続し、ソース電極が第２ノードＰ（Ｎ）に電気的に接続し、ドレイン電極が第２負電位ＶＳＳ２に電気的に接続する。第５トランジスタＴ５は駆動信号端ＳＴ（Ｎ）が高電位になった場合に第２ノードＰ（Ｎ）の電位をプルダウンするために用いる。第６トランジスタＴ６は、ゲート電極が該第Ｎ段ＧＯＡユニットの前１段の第Ｎ−１段ＧＯＡユニットの駆動信号端ＳＴ（Ｎ−１）に電気的に接続し、ソース電極が第２ノードＰ（Ｎ）に電気的に接続し、ドレイン電極が第２負電位ＶＳＳ２に電気的に接続する。第６トランジスタＴ６は、信号端ＳＴ（Ｎ−１）が高電位になった場合に第２ノードＰ（Ｎ）の電位をプルダウンするために用いる。第７トランジスタＴ７は、ゲート電極が第２クロック信号ＸＣＫに電気的に接続し、ソース電極が第１クロック信号ＣＫに電気的に接続し、ドレイン電極が第２ノードＰ（Ｎ）に電気的に接続する。第８トランジスタＴ８は、ゲート電極が第２ノードＰ（Ｎ）に電気的に接続し、ソース電極が出力端Ｇ（Ｎ）に電気的に接続し、ドレイン電極が第１負電位ＶＳＳ１に電気的に接続する。第９トランジスタＴ９は、ゲート電極が第２ノードＰ（Ｎ）に電気的に接続し、ソース電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極が第２負電位ＶＳＳ２に電気的に接続する。第１０トランジスタＴ１０は、ゲート電極が第２ノードＰ（Ｎ）に電気的に接続し、ソース電極が駆動信号端ＳＴ（Ｎ）に電気的に接続し、ドレイン電極が第３負電位ＶＳＳ３に電気的に接続する。
【００３４】
プルダウン回路４００は、第１３トランジスタＴ１３と、第１５トランジスタＴ１５とを含んでなり、第１３トランジスタＴ１３はゲート電極が該第Ｎ段ＧＯＡユニットの後ろ１段の第Ｎ＋１段ＧＯＡユニットの駆動信号端ＳＴ（Ｎ＋１）に電気的に接続し、ソース電極が駆動信号端ＳＴ（Ｎ）に電気的に接続し、ドレイン電極が第３負電位ＶＳＳ３に電気的に接続する。第１３トランジスタＴ１３は、オフ状態時において駆動信号端ＳＴ（Ｎ）の電位をプルダウンして、第５トランジスタＴ５と第６トランジスタＴ６とがオフ状態時に漏電することを防ぐ。第１５トランジスタＴ１５は、ゲート電極が該第Ｎ段ＧＯＡユニットの後ろ１段の第Ｎ＋１段ＧＯＡユニットの駆動信号端ＳＴ（Ｎ＋１）に電気的に接続し、ソース電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極が駆動信号端ＳＴ（Ｎ）に電気的に接続する。第１５トランジスタＴ１５は、出力端Ｇ（Ｎ）が出力を終えた後、第１ノードＱ（Ｎ）を急速にプルダウンするために用いる。
【００３５】
ブースト回路６００は、一端が第１ノードＱ（Ｎ）に電気的に接続し、他端が出力端Ｇ（Ｎ）に電気的に接続し、第１ノードＱ（Ｎ）の電位の第２次ブーストを行うことでプルアップ回路２００の出力端Ｇ（Ｎ）の正常な出力を確保するために用いるコンデンサＣｂを含む。
【００３６】
特筆すべきは、上述する回路に導入する３種の負電位である第１負電位ＶＳＳ１と、第２負電位ＶＳＳ２と、第３負電位ＶＳＳ３とは、それぞれ電圧の高さが異なり、かつこれら３種負電位の関係は、第３負電位ＶＳＳ３＜第２負電位ＶＳＳ２＜第１負電位ＶＳＳ１という点である。第１負電位ＶＳＳ１は、出力端Ｇ（Ｎ）の電位に対するものであり、第２負電位ＶＳＳ２、第１ノードＱ（Ｎ）と第２ノードＰ（Ｎ）とに対するものであり、第３負電位ＶＳＳ３は、駆動信号端ＳＴ（Ｎ）の電位に対するものである。
【００３７】
図７に開示するように、この発明によるＩＧＺＯ製造工程に基づくゲート電極駆動回路の第１段の接続関係において、第３トランジスタＴ３はゲート電極とソース電極とのいずれもが回路の起動信号ＳＴＶに電気的に接続する。
【００３８】
図８に開示するように、この発明によるＩＧＺＯ製造工程に基づくゲート電極駆動回路の最後の１段の接続関係において、第１３トランジスタＴ１３のゲート電極と第１５トランジスタＴ１５のゲート電極とは、いずれも回路の起動信号ＳＴＶに電気的に接続する。
【００３９】
また、この発明によるＩＧＺＯ製造工程に基づくゲート電極駆動回路においては、それぞれのＴＦＴスイッチ素子の伝導チャネルが、いずれも酸化物半導体伝導チャネルである。
【００４０】
第１クロック信号ＣＫと第２クロック信号ＸＣＫとは、位相が完全に逆である２つの高周波信号源である。
【００４１】
また、図４にこの発明によるＩＧＺＯ製造工程に基づくゲート電極駆動回路のそれぞれの信号ノードのタイムシーケンス図を開示する。図３を合わせ参照にすると明らかなように、第８トランジスタＴ８は出力端Ｇ（Ｎ）が低レベルを維持するために用いる。第９トランジスタＴ９は第１ノードＱ（Ｎ）が低レベルを維持するために用いる。第５トランジスタＴ５は駆動信号端ＳＴ（Ｎ）が高レベルの場合に第２ノードＰ（Ｎ）の電位をプルダウンするために用いる。第６トランジスタＴ６は、駆動信号端ＳＴ（Ｎ−１）が高レベルの場合に第２ノードＰ（Ｎ）の電位をプルダウンするために用いる。ここからオン状態にあるプルダウンホールディング回路５００をオフにして、第１ノードＱ（Ｎ）と出力端Ｇ（Ｎ）との出力に対する影響を抑制する。
【００４２】
第２負電位ＶＳＳ２の電位は第１負電位ＶＳＳ１より低く、２段分圧の原理を利用して、第２ノードＰ（Ｎ）の電位を効率よく下げる。第２ノードＰ（Ｎ）がオン状態にある場合、より低くプルダウンされるほど、接続する３つのトランジスタＴ８、Ｔ９、Ｔ１０の閉鎖が確実になり、出力端Ｇ（Ｎ）から放電して出力の異状を招く事態を防ぐことができ、同時に第１ノードＱ（Ｎ）の電位をプルダウンして、２つのトランジスタＴ１、Ｔ２をより好ましく閉鎖する。第１０トランジスタＴ１０と第１３トランジスタＴ１３とは、駆動信号端ＳＴ（Ｎ）のプルダウン処理を行なう。第３負電位ＶＳＳ３は、主に駆動信号端ＳＴ（Ｎ）の電位をプルダウンして、第５トランジスタＴ５と第６トランジスタＴ６の二つのトランジスタのオフ状態時における漏電の発生を防ぐ。第１５トランジスタＴ１５は、出力端Ｇ（Ｎ）が出力を終えた後、隣り合う次の段において第１ノードＱ（Ｎ）に対するプルダウン処理を即行ない、第１ノードＱ（Ｎ）が高電位から低電位に急速に下降することを保証し、かつ第１５トランジスタＴ１５のドレイン電極が接続する第２負電位ＶＳＳ２が、第１ノードＱ（Ｎ）が出力を終えた後、急速に低電位に至るようプルダウンする。
【実施例２】
【００４３】
図５と図９を同時に参照し、この発明のＩＧＺＯ製造工程に基づくゲート電極駆動回路の第２の実施の形態について説明する。図５において図３の開示と同様の符号で標示した部分は、同様の構成、接続関係、機能、操作の原理を有するものである。よって、詳述は割愛する。実施例２と実施例１との区別は、プルダウン回路４００に第１４トランジスタＴ１４を追加した点にある。第１４トランジスタＴ１４は、ゲート電極が第Ｎ段ＧＯＡユニットの次の１段第Ｎ＋１ＧＯＡユニットの駆動信号端ＳＴ（Ｎ＋１）に電気的に接続し、ソース電極が出力端Ｇ（Ｎ）に電気的に接続し、ドレイン電極が第１負電位ＶＳＳ１に電気的に接続する。第１４トランジスタＴ１４は非オン状態時に出力端Ｇ（Ｎ）の電位をプルダウンするために用いる。この発明のＩＧＺＯ製造工程に基づくゲート電極は、対応するＷが小さくなるため、浮遊容量も比較的少なくなり、相対的に回路のリップル電流も小さくなる。よって、出力端Ｇ（Ｎ）の出力に対する影響がａ−Ｓｉほどひどくならない。したがって、実際の回路において第１４トランジスタＴ１４を省いて配線の空間を節約し、パワーの消耗を減少させることができる。
【００４４】
また、図９に開示するように。第２の実施の形態では、この発明のＩＧＺＯ製造工程に基づくゲート電極駆動回路のゲート電極の最後の１段の接続関係において、第１４トランジスタＴ１４のゲート電極が回路の起動信号ＳＴＶに電気的に接続する。
【００４５】
その他については第１の実施の形態と同様であって、ここでは詳述しない。
【実施例３】
【００４６】
図６と図１０を同時に参照し、この発明のＩＧＺＯ製造工程に基づくゲート電極駆動回路の第３の実施の形態について説明する。図６において図３の開示と同様の符号で標示した部分は、同様の構成、接続関係、機能、操作の原理を有するものである。よって、詳述は割愛する。実施例３と実施例１との区別は、プルダウンホールディング回路５００が第２プルダウンホールディング回路５２０をさらに含む点にある。第２プルダウンホールディング回路５２０は、ゲート電極が第Ｎ段ＧＯＡユニットの次の２段の第Ｎ＋２段ＧＯＡユニットの駆動信号端ＳＴ（Ｎ＋２）に電気的に接続し、ソース電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極が第２負電位ＶＳＳ２に電気的に接続する第１１トランジスタＴ１１と、ゲート電極が第Ｎ段ＧＯＡユニットの次の２段の第Ｎ＋２段ＧＯＡユニットの駆動信号端ＳＴ（Ｎ＋２）に電気的に接続し、ソース電極が出力端Ｇ（Ｎ）に電気的に接続し、ドレイン電極が第１負電位ＶＳＳ１に電気的に接続する第１２トランジスタＴ１２と、を含む。第１１トランジスタＴ１１と第１２トランジスタＴ１２は、それぞれ非オン状態時に第１ノードＱ（Ｎ）の電位と出力端Ｇ（Ｎ）の電位とをプルダウンするために用いる。この発明のＩＧＺＯ製造工程に基づくゲート電極は、対応するＷが小さくなるため、浮遊容量も比較的少なくなり、相対的に回路のリップル電流も小さくなる。よって、出力端Ｇ（Ｎ）の出力に対する影響がａ−Ｓｉほどひどくならない。したがって、実際の回路において第１１トランジスタＴ１１を省いて配線の空間を節約し、パワーの消耗を減少させることができる。
【００４７】
また、図１０に開示するように。第３の実施の形態では、この発明のＩＧＺＯ製造工程に基づくゲート電極駆動回路のゲート電極の最後の１段の接続関係において、第１１トランジスタＴ１１のゲート電極と、第１２トランジスタＴ１２のゲート電極とは、第２段のＧＯＡユニットの駆動信号端ＳＴ（２）に電気的に接続する。
【００４８】
図１１に、この発明のＩＧＺＯ製造工程に基づくゲート電極駆動回路を６０段回路で実施した場合の擬似効果を開示する。図面の開示から明らかなように。出力が良好で、予期する効果を達成している。
【００４９】
以上をまとめると、この発明のＩＧＺＯ製造工程に基づくゲート電極駆動回路は、３つの漸減する負電位が、それぞれ第１ノードと第２ノードと駆動信号端に対してプルダウン処理を行なう。よって、ＩＧＺＯ製造工程に基づくゲート電極駆動回路のキーポイントＴＦＴの漏電問題を改善することができる。また、駆動信号によって第２ノードの電位を処理して第１ノードの負荷作用を減衰させることで安定した好ましい第１ノードを得る。よって、出力端の安定した出力に利することができる。プルダウン回路の第１５トランジスタと第２負電位ＶＳＳ２とが接続して第１ノードの電位を急速にプルダウンすることで第１ノードの遅延を減少させることができる。最後に、この発明はＩＧＺＯ材の特性に合わせＴＦＴの削減を行うことで、ＴＦＴの数量を効率よく節減し、かつＴＦＴの浮遊容量を合理的に減少し、回路のパワー消耗を効率よく節減することができる。
【００５０】
以上はこの発明の好ましい実施の形態であって、この発明の範囲を限定するものではない。よって、当業者がこの発明の精神と範囲を離れることなくなし得る各種の変更、修正などは、いずれもこの発明の特許請求の範囲に含まれるものとする。
【符号の説明】
【００５１】
１００          プルアップ制御回路
２００          プルアップ回路
３００          トランスファー回路
４００          プルダウン回路
５００          プルダウンホールディング回路
５１０          第１プルダウンホールディング回路
５２０          第２プルダウンホールディング回路
６００          ブースト回路
Ｃｂ            コンデンサ
Ｃｌｏｃｋ      クロック信号
ＣＫ            第１クロック信号
Ｇ（Ｎ）        出力端
Ｇ（Ｎ−１）    出力端
Ｉｎｐｕｔ      信号入力端
Ｏｕｔｐｕｔ    出力端
Ｐ（Ｎ）        第２ノード
Ｑ              ノード
Ｑ（Ｎ）        第１ノード
Ｒｅｓｅｔ      リセット信号
ＳＴ（Ｎ）      駆動信号端
ＳＴ（Ｎ−１）  駆動信号端
ＳＴ（Ｎ＋１）  駆動信号端
ＳＴ（Ｎ＋２）  駆動信号端
ＳＴＶ          起動信号
ＳＴ（２）      駆動信号端
Ｔ１            第１トランジスタ
Ｔ２            第２トランジスタ
Ｔ３            第３トランジスタ
Ｔ４            第４トランジスタ
Ｔ５            第５トランジスタ
Ｔ６            第６トランジスタ
Ｔ７            第７トランジスタ
Ｔ８            第８トランジスタ
Ｔ９            第９トランジスタ
Ｔ１０          第１０トランジスタ
Ｔ１１          第１１トランジスタ
Ｔ１２          第１２トランジスタ
Ｔ１３          第１３トランジスタ
Ｔ１４          第１４トランジスタ
Ｔ１５          第１５トランジスタ
ＶＳＳ          負電位
ＶＳＳ１        第１負電位
ＶＳＳ２        第２負電位
ＶＳＳ３        第３負電位
ＸＣＫ          第２クロック信号
【図１】
0006423956.tif 000002
【図２】
0006423956.tif 000003
【図３】
0006423956.tif 000004
【図４】
0006423956.tif 000005
【図５】
0006423956.tif 000006
【図６】
0006423956.tif 000007
【図７】
0006423956.tif 000008
【図８】
0006423956.tif 000009
【図９】
0006423956.tif 000010
【図１０】
0006423956.tif 000011
【図１１】
0006423956.tif 000012