(57)【特許請求の範囲】
【請求項１】
基板と、能動部と終端部と絶縁部とを有して前記基板の一側に形成されている本体と、前記本体の前記基板に対する反対側に設置されている第１の電極と、前記基板の一側の反対側に設置されている第２の電極と、を有するパワー半導体デバイスであって、
前記終端部は、第１の導電型半導体領域と、前記第１の導電型半導体領域と共に接合部を形成する第２の導電型半導体領域と、前記本体の前記反対側にある終端部頂面と、を有し、前記能動部において前記第１の電極及び前記基板の間にある周面を囲むように形成されており、
前記絶縁部は、前記終端部頂面に設置されており、
前記第１の導電型半導体領域は、第１の導電型半導体のドーピング濃度が前記終端部頂面から前記基板へ徐々に減少するように形成されており、
前記第１の電極は、一部分が前記絶縁部に設置され、他の部分が前記能動部と電気的に接続するように設置されており、
平板状である前記基板と平行する上、前記能動部から前記終端部の外周面へと張り出す方向を第１の方向とし、
前記第２の導電型半導体領域は、第２の導電型半導体のドーピング濃度が前記第１の方向に沿って、徐々に増えるように形成されている、ことを特徴とするパワー半導体デバイス。
【請求項２】
前記能動部は、互いに並列されている複数のトランジスタを有し、
前記第１の電極は、前記他の部分が前記能動部の前記複数のトランジスタと電気的に接続するように設置されていることを特徴とする請求項１に記載のパワー半導体デバイス。
【請求項３】
前記能動部は、互いに並列されている複数の整流器を有し、
前記第１の電極は、前記他の部分が前記能動部の前記複数の整流器と電気的に接続するように設置されていることを特徴とする請求項１に記載のパワー半導体デバイス。
【請求項４】
前記第１の導電型半導体領域は、前記終端部頂面から前記基板へ延伸して形成されており、
前記第２の導電型半導体領域は、前記第１の導電型半導体領域を囲むように、前記基板から前記終端部頂面まで延伸して形成されていることを特徴とする請求項１〜３のいずれか一項に記載のパワー半導体デバイス。
【請求項５】
前記第１の導電型半導体領域は、前記能動部及び前記終端部頂面に近い所から、第１の導電型半導体のドーピング濃度が徐々に減少するように、前記終端部における外周面及び前記基板へ延伸して形成されていることを特徴とする請求項１〜４のいずれか一項に記載のパワー半導体デバイス。
【請求項６】
前記第１の方向と直交する上、前記終端部頂面から前記基板へと張り出す方向を第２の方向とし、
前記第１の導電型半導体領域は、第１の導電型半導体のドーピング濃度が前記第１の方向に沿って、徐々に減少するように形成されていることを特徴とする請求項１〜４のいずれか一項に記載のパワー半導体デバイス。
【請求項７】
前記第１の方向と直交する上、前記終端部頂面から前記基板へと張り出す方向を第２の方向とし、
前記第１の導電型半導体領域は、第１の導電型半導体のドーピング濃度が前記第２の方向に沿って、徐々に減少するように形成されていることを特徴とする請求項１〜４のいずれか一項に記載のパワー半導体デバイス。
【請求項８】
前記第１の導電型半導体領域は、前記第１の方向に沿って並んでいる複数の半導体層を有し、
相隣する２つの前記半導体層のドーピング濃度の差は、５０％以下になるように形成されていることを特徴とする請求項６または７に記載のパワー半導体デバイス。
【請求項９】
前記第１の導電型半導体領域は、前記第２の方向に沿って並んでいる複数の半導体層を有し、
相隣する２つの前記半導体層のドーピング濃度の差は、５０％以下になるように形成されていることを特徴とする請求項６または７に記載のパワー半導体デバイス。
【請求項１０】
前記第１の導電型半導体領域は、前記第１の方向と前記第２の方向とに沿って並んでいる複数の半導体層を有し、
前記第１の方向に沿って並んでいる前記複数の半導体層は、互いに連接されていることを特徴とする請求項６または７に記載のパワー半導体デバイス。
【請求項１１】
前記第１の方向と直交する上、前記終端部頂面から前記基板へと張り出す方向を第２の方向とし、
前記第２の導電型半導体領域は、第２の導電型半導体のドーピング濃度が前記第２の方向に沿って、徐々に増えるように形成されていることを特徴とする請求項１〜５のいずれか一項に記載のパワー半導体デバイス。
【請求項１２】
前記終端部は、前記絶縁部に配置されているガードリング電極を有するガードリング部を更に有することを特徴とする請求項１に記載のパワー半導体デバイス。
【請求項１３】
前記ガードリング部は、前記第１の導電型半導体領域の頂面に、３価の原子を含有するｐ型半導体により形成されているガードリング半導体部を更に有し、
前記ガードリング電極は、前記絶縁部を通過して、前記ガードリング半導体部に接続されていることを特徴とする請求項１２に記載のパワー半導体デバイス。
【請求項１４】
前記終端部は、前記絶縁部に配置され、３価の原子を含有するｐ型半導体により、前記第１の導電型半導体領域の頂面と前記終端部の前記能動部に近い部分とに形成されているガードリング半導体部を有するガードリング部を更に有することを特徴とする請求項１に記載のパワー半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパワー半導体デバイスに関し、具体的には終端部の半導体のドーピング濃度が不均一になるパワー半導体デバイスに関する。
【背景技術】
【０００２】
一般のパワー半導体デバイス、例えば特許文献１に記載のパワー半導体デバイスは、能動部と該能動部の周面を囲むように形成されている終端部とにより構成されている。該終端部は、能動部において不要のリーク電流、望ましくない電場の集中、及び蓄積している静電荷を除去し、且つ高い逆電圧に耐える機能を有する。
【０００３】
一般的に、パワー半導体デバイスの能動部は、互いに並列されている複数のトランジスタまたは整流器を有する。具体的に、トランジスタは、複数のゲート部と、複数のウエル部と、交互に配置されているｎ型半導柱及びｐ型半導柱とにより構成されている。終端部も同じく、交互に配置されているｎ型半導柱及びｐ型半導柱を有する。
【０００４】
終端部において、互いに隣接するｎ型半導柱とｐ型半導柱との間のピッチは、精密に制御する必要がある。該ピッチが大きすぎると、終端部の絶縁耐力が能動部のそれより小さくなって、終端部がパワー半導体デバイスの絶縁破壊電圧に耐えられずに、能動部より先に絶縁破壊される恐れがある。一方、該ピッチが小さすぎると、終端部のｎ型半導柱とｐ型半導柱との間の空乏領域が拡張できなくなって、耐える絶縁耐力が向上できなくなる。
【０００５】
また、終端部は、ダイオード構造で形成する方法もある。該ダイオード構造は、能動部におけるｐ型半導体層とｎ型半導体層との間の接合部を延伸することにより、頂面にほぼ近接するように形成される。ｎ型半導体層とｐ型半導体層とのドーピング濃度が減ると、空乏領域の幅が大きくなると共に、電場強度が減少する。従って、終端部は高い逆電圧に耐えられるようになる。従来の終端部において、ｎ型半導体層とｐ型半導体層とのドーピング濃度が増えると、電場強度が強くなるのに対して、空乏領域の幅が小さくなり、電気力線が不均一に分布される。従って、終端部の絶縁耐力が比較的小さくなる。さらに、接合部の頂部から測定された深さは比較的小さく、また終端部の最適な設計のために接合部の面積を比較的大きくする必要があるが、これによりチップのサイズが大きくなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第６８４４５９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記問題点に鑑みて、本発明は、終端部において、ドーピングされる半導体のドーピング濃度が徐々に変化するパワー半導体デバイスの提供を目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成すべく、基板と、能動部と終端部と絶縁部とを有して前記基板の一側に形成されている本体と、前記本体の前記基板に対する反対側に設置されている第１の電極と、前記基板の一側の反対側に設置されている第２の電極と、を有するパワー半導体デバイスであって、前記終端部は、第１の導電型半導体領域と、第１の導電型半導体領域と共に接合部を形成する第２の導電型半導体領域と、前記本体の前記反対側にある終端部頂面と、を有し、前記能動部において前記第１の電極及び前記基板の間にある周面を囲むように形成されており、前記絶縁部は、前記終端部頂面に設置されており、前記第１の導電型半導体領域は、第１の導電型半導体のドーピング濃度が前記終端部頂面から前記基板へ徐々に減少するように形成されており、前記第１の電極は、一部分が前記絶縁部に設置され、他の部分が前記能動部と電気的に接続するように設置されていることを特徴とするパワー半導体デバイスを提供する。
【発明の効果】
【０００９】
上記手段により、本発明のパワー半導体デバイスは、終端部における第１の導電型半導体のドーピング濃度が、絶縁部が設置されている終端部頂面から基板へ徐々に減少するように形成されているので、該終端部に電圧を印加する際に、終端部において第１の導電型半導体領域と第２の導電型半導体領域との間の空乏領域の幅が拡大される上、均一の電気力線を備えることができる。従って、絶縁耐力が向上する。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施形態のパワー半導体デバイスの一部を示す図である。
【図２】図１におけるII-II線に沿った部分断面図である。
【図３】図２における終端部の半導体プロセス模擬実験結果を示す図である。
【図４】図２における終端部の電気力線の半導体プロセス模擬実験結果を示す図である。
【図５】本発明の第２の実施形態のパワー半導体デバイスにおける終端部の半導体模擬実験結果を示す図である。
【図６】本発明の第３の実施形態のパワー半導体デバイスを示す部分断面図である。
【図７】本発明の第４の実施形態のパワー半導体デバイスを示す部分断面図である。
【図８】本発明の第５の実施形態のパワー半導体デバイスを示す部分断面図である。
【図９】本発明の第６の実施形態のパワー半導体デバイスを示す部分断面図である。
【発明を実施するための形態】
【００１１】
以下では各図面を参照しながら、本発明の各好ましい実施形態について詳しく説明する。
【００１２】
＜第１の実施形態＞
図１は本発明の第１の実施形態のパワー半導体デバイスの一部を示す図であり、図２は図１におけるII-II線に沿った部分断面図である。
【００１３】
本発明のパワー半導体デバイスの第１の実施形態は、図１及び図２に示されるように、平板状である基板２と、能動部３１と終端部３２と絶縁部３４とを有して基板２の一側（図示では上側）である表面２１に形成されている本体３と、本体３の基板２に対する反対側（図示では上側）に設置されている第１の電極４１と、基板２の該一側の反対側（図示では下側）に設置されている第２の電極４２と、を有する。
【００１４】
基板２は、ｎ型半導体により形成されているが、本発明はそれに限らず、他の導電型半導体により形成することもできる。
【００１５】
能動部３１は、図２に示されるように、本体３の上記反対側にある能動部頂面３１９と、互いに並列されてスーパージャンクションを有する複数のトランジスタ３１６を有する。具体的に、能動部３１は、第１の導電型を有する複数の第１の導電型半導体柱状領域３１１と、第２の導電型を有する上、複数の第１の導電型半導体柱状領域３１１と交互に並んでいるように形成されている複数の第２の導電型半導体柱状領域３１２と、能動部頂面３１９から基板２へ延伸するように、複数の第１の導電型半導体柱状領域３１１それぞれに形成されているウエル領域３１３と、所定の距離を空けながら、ウエル領域３１３それぞれに且つ能動部頂面３１９の近くに形成されている２つのソース領域３１４と、第２の導電型半導体柱状領域３１２における能動部頂面３１９の近くに形成されている上、相隣する２つのソース領域３１４に隣接する複数のゲート領域３１５と、を備えて、それらによって互いに並列されてスーパージャンクションを有する複数のトランジスタ３１６を構成するようになっている。但し、本発明はそれに限らず、能動部３１はスーパージャンクションを有しないトランジスタにより構成することもでき、或いは同様に互いに並列されている複数の整流器により構成することもできる。
【００１６】
各ゲート領域３１５は、図２に示されるように、ゲート電極３１７と、ゲート電極３１７を第１の導電型半導体及び第２の導電型半導体から隔離するように配置されているゲート絶縁層３１８と、を有する。
【００１７】
終端部３２は、図２に示されるように、本体３の反対側にある終端部頂面３２０と、終端部頂面３２０から基板２へ延伸して形成されている第１の導電型半導体領域３２１と、第１の導電型半導体領域３２１と共に接合部を形成する上、第１の導電型半導体領域３２１を囲むように、基板２から終端部頂面３２０まで延伸して形成されている第２の導電型半導体領域３２２と、を有し、能動部３１において第１の電極４１及び基板２の間にある周面を囲むように形成されている。
【００１８】
絶縁部３４は、図２に示されるように、終端部頂面３２０と一部の能動部頂面３１９とを覆うように設置されている。
【００１９】
第１の電極４１は、一部分が絶縁部３４に配置されて終端部３２に連結するように設置され、他の部分が能動部３１の複数のトランジスタ３１６のソース領域３１４と電気的に接続するように設置されている。
【００２０】
この実施形態において、第１の導電型半導体は３価の原子を含有するｐ型半導体であり、第２の導電型半導体は５価の原子を含有するｎ型半導体であり、第１の導電型半導体領域３２１は、能動部３１及び終端部頂面３２０に近い所から、第１の導電型半導体のドーピング濃度が徐々に減少するように、終端部３２における外周面及び基板２へ延伸して形成されている。但し、本発明は、第１の導電型半導体と第２の導電型半導体とのドーピング原子を制限していない。本実施形態とは逆に、第１の導電型半導体は５価の原子を含有するｎ型半導体であり、且つ第２の導電型半導体は３価の原子を含有するｐ型半導体であるように構成することもできる。
【００２１】
より詳しく説明すると、基板２と平行する上、能動部３１から終端部３２の外周面へと張り出す方向を第１の方向Ｘとし、第１の方向Ｘと直交する上、終端部頂面３２０から基板２へと張り出す方向を第２の方向Ｙとした場合、終端部３２は、複数のｎ型半導体層を基板２にエピタキシャル成長させた後、該ｎ型半導体層にドーピングして第１の導電型であるｐ型を有する第１の導電型半導体領域３２１を形成する。
【００２２】
図２に示されるように、ドーピングした第１の導電型半導体領域３２１は、複数の半導体層Ｐにより示される。各半導体層Ｐの第１の導電型半導体であるｐ型半導体のドーピング濃度は、互いに異なっている。該ドーピング濃度は、第１の方向Ｘ及び第２の方向Ｙに沿って、徐々に減少するので、該ドーピングは部分ドーピングである。
【００２３】
この実施形態において、フォトマスクを用いて、イオン注入方法（ｉｏｎ ｉｍｐｌａｎｔａｔｉｏｎ）で複数のエピタキシャル層それぞれに異なる濃度のイオンをドーピングする。但し、ドーピング方法はイオン注入方法に限らず、他の方法でドーピングすることもできる。ドーピングする量を調整することにより第２の方向Ｙに沿うドーピング濃度を調整でき、フォトマスクの開口率を調整することにより第１の方向Ｘに沿うドーピング濃度を調整できる。
【００２４】
図２において、能動部３１及び終端部頂面３２０に最も近い半導体層Ｐのｐ型半導体のドーピング濃度が最も高く、且つ終端部３２の外周面及び基板２に最も近い半導体層Ｐのｐ型半導体のドーピング濃度が最も低い（即ち図２における符号Ａを付した半導体層Ｐを中心とした径方向（矢印Ｒで例示）に進むに連れて徐々に低くなる）ので、能動部３１及び終端部頂面３２０に最も近いブロックＰは、主にｐ型半導体の特性を有し、終端部３２の外周面及び基板２に最も近いブロックＰは、主にｎ型半導体の特性を有する。従って、この実施形態のパワー半導体デバイスに電圧を印加すると、空乏領域３３が図２に示す所で生じ、該領域に第１型半導体領域３２１と第２型半導体領域３２２との間の接合部が存在する。
【００２５】
本実施形態において、第１の導電型半導体領域３２１における第１の方向Ｘまたは第２の方向Ｙに沿って並んでいる複数の半導体層Ｐの内の、相隣する２つの半導体層Ｐのドーピング濃度の差は、５０％以下になるように形成されている。また、第１の方向Ｘに沿って並んでいる複数の半導体層Ｐは互いに連接されているが、第２の方向Ｙに沿って並んでいる複数の半導体層Ｐは互いに連接されていても良くまたは連接されていなくても良い。
図３と図４とは、半導体デバイス及びプロセス模擬ソフト（ＴＣＡＤ）により、この実施形態のパワー半導体デバイスを模擬実験した結果を示す図である。
【００２６】
図３は図２における終端部の半導体プロセス模擬実験結果を示す図である。
【００２７】
図３に示されるように、この実施形態のパワー半導体デバイスの終端部３２における第１の導電型半導体領域３２１の第１の導電型半導体のドーピング濃度は、徐々に変化している。一般的に、能動部３１に接続する終端部３２は、過剰の電荷を外部へ誘導して、能動部３１の絶縁破壊を避ける機能を有する。本発明のパワー半導体デバイスを使用する際に、外部から基板２（ここはトランジスタ３１６のドレイン領域として機能している）とソース領域３１４との間、及びゲート領域３１５とソース領域３１４との間に正電圧を印加するとトランジスタ３１６はＯＮの状態になる。この実施形態において、第１の導電型半導体領域３２１の第１の導電型半導体のドーピング濃度は、徐々に変化しているので、図３に示されるように、ドレイン領域に正電圧を印加することにより、終端部３２の空乏領域３３が拡張できる。
【００２８】
図４は図２における終端部３２の電気力線の半導体プロセス模擬実験結果を示す図である。
【００２９】
図４に示されるように、第１の導電型半導体領域３２１の第１の導電型半導体のドーピング濃度は、能動部３１及び終端部頂面３２０に近い所から、終端部３２における外周面及び基板２へ、徐々に減少するように延伸して形成されているので、電気力線が拡張しやすくなる。従って、本発明は従来のパワー半導体デバイスと比べて、同じ絶縁耐力を具える終端部３２を製造する場合でも、体積がより小さい終端部を製造することができる。
従来のパワー半導体デバイスの終端部は、ドーピング濃度が同じである複数の第１の導電型半導体とドーピング濃度が同じである複数の第２の導電型半導体とにより構成されているダイオードを使用する。従って、従来のパワー半導体デバイスを、その終端部が本発明のパワー半導体デバイスの終端部３２と同等の絶縁耐力を備えるようにするには、終端部の体積を増大することが必要になる。
【００３０】
即ち、本実施形態によれば、第１の導電型半導体領域３２１の第１の導電型半導体のドーピング濃度が上述のように徐々に変化していることにより、終端部３２の空乏領域３３が拡張でき、同等の絶縁耐力を備えるものであっても終端部の体積を従来よりもより小さくすることができる。
【００３１】
＜第２の実施形態＞
本発明のパワー半導体デバイスの第２の実施形態は、上記第１の実施形態と類似する構成を有するので、ここでは詳しい説明を省略し、その相違点のみを説明する。
【００３２】
図５は半導体デバイス及びプロセス模擬ソフト（ＴＣＡＤ）により、本発明の第２の実施形態のパワー半導体デバイスを模擬実験した結果を示す図である。
【００３３】
この実施形態において、第１の導電型半導体領域は、第１の導電型半導体のドーピング濃度が第２の方向Ｙだけに沿って徐々に減少するように形成されている。そして、図５に示されるように、第１の導電型半導体のドーピング濃度が第２の方向Ｙだけに沿って徐々に減少するように形成されても、終端部３２の空乏領域３３が拡張できるので、本発明の効果を有する。
【００３４】
＜第３の実施形態＞
本発明のパワー半導体デバイスの第３の実施形態は、上記第１の実施形態と類似する構成を有するので、ここでは詳しい説明を省略し、その相違点のみを説明する。
【００３５】
図６は本発明の第３の実施形態のパワー半導体デバイスを示す部分断面図である。
【００３６】
この実施形態において、終端部３２は、２種類のドーピング材料を同時にドーピングすることにより形成されている。具体的には、２種類のドーピング材料が、第１の導電型半導体領域３２１及び第２の導電型半導体領域３２２を形成するためのエピタキシャル層に対してドーピングするために使用される。
【００３７】
第１の導電型半導体領域３２１は、３価の原子（ｐ型）と５価の原子（ｎ型）とを共にドーピングした複数の半導体層Ｎ＋Ｐにより示され、３価の原子のドーピング濃度が第１の方向Ｘ及び第２の方向Ｙに沿って、徐々に減少するように形成され、５価の原子のドーピング濃度が第１の方向Ｘ及び第２の方向Ｙに沿って、徐々に増えるように形成されている。即ち、ｐ型半導体のドーピング濃度が第１の方向Ｘ及び第２の方向Ｙに沿って、徐々に減少し、ｎ型半導体のドーピング濃度が第１の方向Ｘ及び第２の方向Ｙに沿って、徐々に増える。また、相隣する２つの半導体層Ｎ＋Ｐのｐ型半導体のドーピング濃度またはｎ型半導体のドーピング濃度の差は、５０％以下になるように形成されている。
【００３８】
それぞれのドーピング濃度は、第１の実施形態と同じく、フォトマスクを用いて、ドーピング量を調整することにより第２の方向Ｙに沿うドーピング濃度を調整でき、フォトマスクの開口率を調整することにより第１の方向Ｘに沿うドーピング濃度を調整できる。
【００３９】
ドーピング濃度が第１の方向Ｘ及び第２の方向Ｙに沿って、徐々に変化しているので、終端部の空乏領域３３が拡張できて、本発明の効果を有する。
【００４０】
＜第４の実施形態＞
本発明のパワー半導体デバイスの第４の実施形態は、上記第３の実施形態と類似する構成を有するので、ここでは詳しい説明を省略し、その相違点のみを説明する。
【００４１】
図７は本発明の第４の実施形態のパワー半導体デバイスを示す部分断面図である。
【００４２】
この実施形態において、終端部３２は、絶縁部３４に配置されているガードリング電極３２３１を有するガードリング部３２３を更に有する。ガードリング電極３２３１は、浮遊電極として機能するよう他の電極と所定の距離を空けて設置されてもよく、或は、第１の電極４１、第２の電極４２、ゲート電極３１７の内に少なくとも１つに接続されるように設置されてもよい。
【００４３】
＜第５の実施形態＞
本発明のパワー半導体デバイスの第５の実施形態は、上記第４の実施形態と類似する構成を有するので、ここでは詳しい説明を省略し、その相違点のみを説明する。
図８は本発明の第５の実施形態のパワー半導体デバイスを示す部分断面図である。
この実施形態において、ガードリング部３２３は、第１の導電型半導体領域３２１の頂面に、上記のｐ型半導体により形成されているガードリング半導体部３２３２を更に有する。ガードリング電極３２３１は、絶縁部３４を通過して、ガードリング半導体部３２３２に接続されている。なお、ガードリング半導体部３２３２のドーピング濃度は、１×１０１６ｃｍ−３〜１×１０２０ｃｍ−３の範囲内にある。
【００４４】
＜第６の実施形態＞
本発明のパワー半導体デバイスの第６の実施形態は、上記第３の実施形態と類似する構成を有するので、ここでは詳しい説明を省略し、その相違点のみを説明する。
【００４５】
図９は本発明の第６の実施形態のパワー半導体デバイスを示す部分断面図である。
【００４６】
この実施形態において、終端部３２は、絶縁部３４に配置され、上記のｐ型半導体により、第１の導電型半導体領域３２１の頂面と終端部３２の能動部３１に近い部分とに形成されているガードリング半導体部３２３２を有するガードリング部３２３を更に有する。そして、ガードリング半導体部３２３２は、所定のドーピング濃度を有する。
【００４７】
上記各実施形態の構成によれば、本発明のパワー半導体デバイスにおける終端部３２の第１の導電型半導体領域３２１は、第１の導電型半導体のドーピング濃度が、徐々に変化している上、相隣する２つの半導体層のドーピング濃度の差が、５０％以下になるように形成されていることにより、終端部３２の空乏領域３３が拡張でき且つ均一な電気力線を有するので、本発明のパワー半導体デバイスはより高い絶縁耐力を具える。
【産業上の利用可能性】
【００４８】
本発明のパワー半導体デバイスは、パワーエレクトロニクスの中心となる電子部品に使用することができ、高耐圧が必要な電子部品に使用することに更に好適である。
【符号の説明】
【００４９】
２          基板
３          本体
３１        能動部
３１１      第１の導電型半導体柱状領域
３１２      第２の導電型半導体柱状領域
３１３      ウエル領域
３１４      ソース領域
３１５      ゲート領域
３１６      トランジスタ
３１７      ゲート電極
３１８      ゲート絶縁層
３１９      能動部頂面
３２        終端部
３２０      終端部頂面
３２１      第１の導電型半導体領域
３２２      第２の導電型半導体領域
３２３      ガードリング部
３２３１    ガードリング電極
３２３２    ガードリング半導体部
３３        空乏領域
３４        絶縁部
４１        第１の電極
４２        第２の電極
Ｐ、Ｎ＋Ｐ  ブロック
Ｘ          第１の方向
Ｙ          第２の方向
【図１】
0006334655.tif 000002
【図２】
0006334655.tif 000003
【図３】
0006334655.tif 000004
【図４】
0006334655.tif 000005
【図５】
0006334655.tif 000006
【図６】
0006334655.tif 000007
【図７】
0006334655.tif 000008
【図８】
0006334655.tif 000009
【図９】
0006334655.tif 000010