(57)【特許請求の範囲】
【請求項１】
横型の半導体装置であり、
半導体層と、
前記半導体層の表層に設けられており、第１主電極に電気的に接続される第１半導体領域と、
前記第１半導体領域から離れて前記半導体層の表層に設けられており、第２主電極に電気的に接続される第２半導体領域と、
前記第１半導体領域と前記第２半導体領域の間で前記半導体層の表面に接して設けられている絶縁膜と、
前記絶縁膜の表面に接して設けられている不純物含有半導体層と、を備えており、
前記半導体層の表層の一部、前記絶縁膜及び前記不純物含有半導体層がこの順で積層してゲッタリング部を構成しており、
前記不純物含有半導体層に含まれる不純物の導電型は、前記半導体層の表層の前記一部の導電型と逆である、半導体装置。
【請求項２】
前記半導体層の表面にシャロートレンチが設けられており、
前記絶縁膜が、前記シャロートレンチ内に充填されてシャロートレンチアイソレーションを構成している請求項１に記載の半導体装置。
【請求項３】
前記絶縁膜は、前記半導体層の表面に接する熱酸化膜と、その熱酸化膜の表面に設けられているＣＶＤ膜と、を有する請求項１又は２に記載の半導体装置。
【請求項４】
前記不純物含有半導体層は、電位がフローティングである請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
横型の半導体装置の製造方法であり、
半導体層の表面に絶縁膜を形成する工程と、
前記絶縁膜の表面に不純物含有半導体層を形成する工程と、を備えており、
前記半導体層の表層には、第１主電極に電気的に接続される第１半導体領域が設けられており、
前記半導体層の表層には、前記第１半導体領域から離れており、第２主電極に電気的に接続される第２半導体領域が設けられており、
前記絶縁膜は、前記第１半導体領域と前記第２半導体領域の間で前記半導体層の表面に接して設けられ、
前記半導体層の表層の一部、前記絶縁膜及び前記不純物含有半導体層がこの順で積層してゲッタリング部を構成し、
前記不純物含有半導体層に含まれる不純物の導電型は、前記半導体層の表層の前記一部の導電型と逆である、製造方法。
【請求項６】
前記絶縁膜を形成する工程は、前記半導体層の表面にシャロートレンチを形成すること、を有しており、
前記絶縁膜が、前記シャロートレンチ内に充填されてシャロートレンチアイソレーションを構成する請求項５に記載の製造方法。
【請求項７】
前記絶縁膜を形成する工程はさらに、
前記半導体層の表面を熱酸化して熱酸化膜を形成することと、
ＣＶＤ技術を用いて前記熱酸化膜の表面にＣＶＤ膜を形成することと、を有する請求項５又は６に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、半導体装置に関する技術を開示する。特に、半導体層の表面に一対の主電極が設けられた横型の半導体装置に関する技術を開示する。
【背景技術】
【０００２】
横型の半導体装置は、半導体層の表面に一対の主電極が配置されている。横型の半導体装置では、典型的に、電流が半導体層の表層側を流れる。そのため、半導体層の表面には、制御電極（ゲート電極）を配置するための絶縁膜（ゲート絶縁膜）、主電極間を分離するための埋込み絶縁膜（シャロートレンチアイソレイション：ＳＴＩ）等が配置されることがある。例えば、非特許文献１は、ＳＴＩを備えるＬＤＭＯＳトランジスタを開示している。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Full Understanding of Hot-Carrier-Induced Degradation in STI-Based LDMOS transistors in the Impact-Ionization Operating Regine, “Proceedings of the 23rd International Symposium on Power Semiconductor Devices ＆ IC’s May 23-26, 2011 San Diego, P152”
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体層上に設けられる絶縁膜は、内部に水素イオン等の可動イオンを含むことがある。絶縁膜に可動イオンが含まれていると、電極（主電極，制御電極等）に電圧を印加したときに、可動イオンが絶縁膜内を移動し、絶縁膜が接する部分の近傍の半導体層内のキャリアに影響を与え、半導体装置の特性が変化する現象が起こり得る。例えば、ＬＤＭＯＳトランジスタの場合、閾値電圧が変動したり、オン抵抗が変動する現象が起こり得る。横型の半導体装置において、特性変化を抑制し、装置の信頼性を向上させる技術が必要とされている。本明細書は、信頼性の高い横型の半導体装置を実現する技術を提供する。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置は、横型の半導体装置であり、半導体層と、第１半導体領域と、第２半導体領域と、絶縁膜と、不純物含有半導体層を備えている。第１半導体領域は、半導体層の表層に設けられており、第１主電極に電気的に接続される。第２半導体領域は、第１半導体領域から離れて半導体層の表層に設けられており、第２主電極に電気的に接続される。絶縁膜は、第１半導体領域と第２半導体領域の間で半導体層の表面に接して設けられている。不純物含有半導体層は、絶縁膜の表面に接して設けられている。この半導体装置では、半導体層の表層の一部、絶縁膜及び不純物含有半導体層がこの順で積層してゲッタリング部を構成している。また、不純物含有半導体層に含まれる不純物の導電型は、ゲッタリング部を構成している半導体層の表層の一部の導電型と逆である。
【０００６】
上記半導体装置は、第１主電極に接続される第１半導体領域と、第２主電極に接続される第２半導体領域の間にゲッタリング部が設けられている。そのため、電極（第１主電極，第２主電極）に電圧が印加されても、絶縁膜に含まれる可動イオンの移動を抑制することができる。半導体装置の特性が安定し、信頼性の高い半導体装置を実現することができる。なお、本明細書でいう「ゲッタリング部」とは、絶縁膜を導電型の異なる半導体層（不純物含有半導体層，半導体層の表層の一部）で挟み、絶縁膜内の可動イオンを局所的に留める構造のことを意味する。なお、可動イオンは、導電型の異なる半導体層の間に生じる内蔵電位によって、ゲッタリング部に留められる。
【０００７】
本明細書では、横型の半導体装置の製造方法も開示する。その製造方法は、半導体層の表面に絶縁膜を形成する工程と、その絶縁膜の表面に不純物含有半導体層を形成する工程を備えている。この半導体装置では、半導体層の表層には、第１主電極に電気的に接続される第１半導体領域が設けられている。また、半導体層の表層には、第１半導体領域から離れており、第２主電極に電気的に接続される第２半導体領域が設けられている。絶縁膜は、第１半導体領域と第２半導体領域の間で半導体層の表面に接して設けられる。また、半導体層の表層の一部、絶縁膜及び不純物含有半導体層がこの順で積層してゲッタリング部を構成する。この半導体装置では、不純物含有半導体層に含まれる不純物の導電型は、ゲッタリング部を構成している半導体層の表層の一部の導電型と逆である。
【図面の簡単な説明】
【０００８】
【図１】第１実施例の半導体装置の断面図を示す。
【図２】第２実施例の半導体装置の断面図を示す。
【図３】第３実施例の半導体装置の断面図を示す。
【図４】第４実施例の半導体装置の断面図を示す。
【図５】第１実施例の半導体装置の製造工程を示す。
【図６】第１実施例の半導体装置の製造工程を示す。
【図７】第１実施例の半導体装置の製造工程を示す。
【図８】第１実施例の半導体装置の製造工程を示す。
【発明を実施するための形態】
【０００９】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
【００１０】
本明細書で開示する半導体装置は、横型の半導体装置であり、半導体層の表面に一対の主電極（第１主電極，第２主電極）が設けられている。第１主電極と第２主電極の間に、制御電極（ゲート電極）が設けられていてもよい。半導体装置は、半導体層と、半導体層の表層に設けられている第１半導体領域と、第１半導体領域から離れて半導体層の表層に設けられている第２半導体領域と、第１半導体領域と第２半導体領域の間で半導体層の表面に接して設けられている絶縁膜と、絶縁膜の表面に接して設けられている不純物含有半導体層を備えている。第１半導体領域は第１主電極に電気的に接続されており、第２半導体領域は第２主電極に電気的に接続されている。
【００１１】
半導体層の表層の一部、絶縁膜及び不純物含有半導体層がこの順で積層してゲッタリング部を構成している。不純物含有半導体層に含まれる不純物の導電型は、ゲッタリング部を構成している半導体層の表層の一部の導電型と逆である。不純物含有半導体層と半導体層の表層の一部の間に生じる内蔵電位（ビルトインポテンシャル）によって、絶縁膜内に存在する可動イオンをゲッタリング部に留めることができる。可動イオンは、例えば水素イオンである。
【００１２】
半導体層及び不純物含有半導体層は、シリコン（Ｓｉ），化合物半導体（ＳｉＣ，ＧａＮ等），酸化物半導体（ＺｎＯ，ＴｉＯ２，ＳｎＯ２等），ダイヤモンド（Ｃ）等、種々の材料を用いることができる。例えば、半導体層及び不純物含有半導体層の材料がシリコンの場合、両者の不純物濃度が１×１０１７ｃｍ−３であれば、内蔵電位は０．８Ｖである。化合物半導体，酸化物半導体，ダイヤモンド等は、シリコンよりバンドギャップが大きい。そのため、半導体層及び不純物含有半導体層の材料として化合物半導体，酸化物半導体，ダイヤモンド等を用いると、より大きな内蔵電位が生じ、大きなゲッタリング効果が得られる。大きな内蔵電位が得られるという観点より、半導体層及び不純物含有半導体層の材料は、ＧａＮ，ダイヤモンドであることが特に好ましい。なお、不純物含有半導体層は、電位がフローティングであってよい。すなわち、不純物含有半導体層は、半導体層内に構成されている各半導体領域と電気的に非接続であってよい。
【００１３】
上記したように、絶縁膜は、半導体層の表面に接して設けられている。絶縁膜は、半導体層の表面に設けられたシャロートレンチ内に充填されていてよい。すなわち、半導体装置は、シャロートレンチアイソレーション（ＳＴＩ：Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造を備えていてよい。ＳＴＩ構造を構成する絶縁膜は、半導体層の表面に接する熱酸化膜と、熱酸化膜の表面に設けられているＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）膜を備えていてよい。ＣＶＤ膜の材料は、ＳｉＯｘ（例えば、ＳｉＯ２）膜であってよい。この絶縁膜は、半導体層の表面にシャロートレンチを形成し、半導体層の表面を熱酸化して熱酸化膜を形成し、熱酸化膜の表面（シャロートレンチ内）にＣＶＤ技術を用いてＣＶＤ膜を充填することによって得られる。シャロートレンチ内にＣＶＤ膜を形成した後、半導体層及びＣＶＤ膜を研磨し、半導体層及び絶縁膜の表面を平坦にしてもよい。なお、絶縁膜は、窒化膜，ＰＳＧ膜，ＢＰＳＧ膜等と、ＳｉＯｘ膜を組み合わせものであってもよい。
【００１４】
半導体装置がＭＯＳＦＥＴの場合、絶縁膜は、ソース領域（第１半導体領域と第２半導体領域の一方）とドレイン領域（第１半導体領域と第２半導体領域の他方）の間に設けられる。この絶縁膜は、ゲート絶縁膜であってよい。すなわち、上記絶縁膜は、ソース領域とドリフト領域の間に設けられるボディ領域（ソース及びドリフト領域と逆導電型）に対向していてよい。なお、上記絶縁膜とは別に、半導体層の表面にゲート絶縁膜を設けてもよい。
【００１５】
半導体装置がＭＯＳＦＥＴの場合、不純物含有半導体層は、ゲート電極とドレイン電極の間に設けられていてよい。すなわち、不純物半導体層は、ボディ領域と対向しない位置で、ボディ領域とドレイン領域の間の半導体層に対向していてよい。不純物含有半導体層は、ドレイン領域に対向していてもよい。この場合、不純物半導体層と絶縁膜とドレイン領域によって、ゲッタリング部が構成される。
【実施例】
【００１６】
（第１実施例）
図１を参照し、半導体装置１００について説明する。半導体装置１００は、横型のＭＯＳＦＥＴであり、半導体層１０と、ソース電極２４と、ドレイン電極１４と、ゲート電極２２と、ｐ型半導体層１６を備えている。ソース電極２４及びドレイン電極１４は、半導体層１０の表面に設けられている。ゲート電極２２とｐ型半導体層１６は、後述する絶縁膜１８ａの表面に設けられている。ソース電極２４は第１主電極の一例であり、ドレイン電極１４は第２主電極の一例であり、ｐ型半導体層１６は不純物含有半導体層の一例である。半導体層１０は、埋込み絶縁膜２の表面に設けられている。図示は省略するが、埋込み絶縁膜２は、半導体基板の表面に設けられている。
【００１７】
半導体層１０は、ソース領域２８と、ボディ領域３０と、ドリフト領域４と、ドレイン領域６を備えている。ソース領域２８は第１半導体領域の一例であり、ドレイン領域６は第２半導体領域の一例である。ソース領域２８，ドレイン領域６及びドリフト領域４の導電型はｎ型であり、ボディ領域３０の導電型はｐ型である。ソース領域２８は、半導体層１０の表層に設けられている。ソース領域２８内の表層部分に、他の部分よりｎ型不純物を高濃度に含むソースコンタクト領域２６が設けられている。ソースコンタクト領域２６は、ソース電極２４と電気的に接続している。ソースコンタクト領域２６は、ソース領域２８の一部である。ボディ領域３０は、ソース領域２８を囲っている。ボディ領域３０によって、ソース領域２８はドリフト領域４と分離されている。なお、半導体層１０のうち、ソース領域２８，ドレイン領域６及びボディ領域３０を形成した残部が、ドリフト領域４である。
【００１８】
ドレイン領域６は、ソース領域２８と離れた位置で半導体層１０の表面に設けられている。ドレイン領域６内の表層部分に、他の部分よりｎ型不純物を高濃度に含むドレインコンタクト領域１２が設けられている。また、ドレインコンタクト領域１２を囲むように、バッファ領域８が設けられている。ドレインコンタクト領域１２及びバッファ領域８は、ドレイン領域６の一部である。
【００１９】
半導体層１０の表面にシャロートレンチ１８ｂが設けられており、シャロートレンチ１８ｂ内に絶縁膜１８ａが充填されている。シャロートレンチ１８ｂと絶縁膜１８ａによって、シャロートレンチアイソレーション（ＳＴＩ）構造１８が構成されている。半導体装置１００を平面視（半導体層１０の表面に直交する方向から観察）すると、ＳＴＩ構造１８は、ソース電極２４とドレイン電極１４の間に設けられている。ＳＴＩ構造１８の一端はソース領域２８に接しており、他端はドレイン領域６に接している。より具体的には、ＳＴＩ構造１８の一端はソースコンタクト領域２６に接しており、他端はドレインコンタクト領域１２に接している。ＳＴＩ構造１８によって、ソース領域２８とドレイン領域６が分離されている。ＳＴＩ構造１８を設けることにより、半導体装置１００の耐圧が向上する。
【００２０】
ＳＴＩ構造１８の表面には、ゲート電極２２とｐ型半導体層１６が設けられている。ゲート電極２２は、ＳＴＩ構造１８（絶縁膜１８ａ）を介して、ソース領域２８の一部、ソース領域２８とドリフト領域４を分離しているボディ領域３０及びドリフト領域４に対向している。ＳＴＩ構造１８は、ゲート絶縁膜として機能する。半導体装置１００を平面視すると、ｐ型半導体層１６は、ゲート電極２２とドレイン電極１４の間に設けられている。ｐ型半導体層１６は、ゲート電極２２及びドレイン電極１４と非接触である。ｐ型半導体層１６は、ＳＴＩ構造１８を介してドレイン領域６の表層の一部に対向している。すなわち、ドレイン領域６の表層の一部と、ＳＴＩ構造１８の一部と、ｐ型半導体層１６は積層されている。ｐ型半導体層１６とＳＴＩ構造１８とｎ型のドレイン領域６によって、ゲッタリング部４０が構成されている。なお、ｐ型半導体層１６は、絶縁膜１８ａとドリフト領域４が直接接触する部分まで伸びていてもよい。すなわち、ｐ型半導体層１６は、絶縁膜１８ａを介して、ドリフト領域４の一部とドレイン領域６の一部の双方に対向していてもよい。
【００２１】
半導体装置１００は、ドレイン電極１４が高電圧側に接続され、ソース電極２４が低電圧（例えば接地電圧）側に接続される。この状態でゲート電極２２に閾値電圧を超える電圧（オン電圧）を印加すると、ゲート電極２２と対向する範囲２２ａにおいて、半導体層１０の表面に、電子のチャネルが形成される。半導体装置１００は、ｎチャネル型の半導体装置である。チャネルが形成されることにより、ソース領域２８とドレイン領域６が導通し、半導体層１０内を電子が移動する。半導体装置１００では、ゲッタリング部４０に絶縁膜１８ａ内の水素イオンがゲッタリングされる。より具体的には、ｐ型半導体層１６直下の絶縁膜１８ａ中に、水素イオンが留められる。そのため、半導体装置１００をオンしても、絶縁膜１８ａに含まれる水素イオンの移動が規制される。例えばゲッタリング部４０を備えていない半導体装置の場合、半導体装置をオンすると、絶縁膜１８ａ内の水素イオンが絶縁膜１８ａ内を拡散移動する。その結果、半導体装置の閾値電圧，オン抵抗等が変動し、半導体装置の信頼性を確保することができない。半導体装置１００は、ゲッタリング部４０を備えることにより、絶縁膜１８ａに含まれる水素イオンの移動が規制され、装置の特性変動が抑制される。半導体装置１００は、高い信頼性を確保することができる。
【００２２】
以下、第２〜第４実施例の半導体装置２００〜４００について説明する。半導体装置２００〜４００は、半導体装置１００の変形例である。そのため、半導体装置２００〜４００について、半導体装置１００と同じ構成には、同じ参照番号または下二桁が同じ参照番号を付すことにより説明を省略することがある。
【００２３】
（第２実施例）
図２に示す半導体装置２００は、半導体層１０の表面に、ＳＴＩ構造２１８とは別に、ゲート絶縁膜２２０が設けられている。ゲート絶縁膜２２０は、ＳＴＩ構造２１８から離れた位置で、半導体層１０の表面に設けられている。ゲート絶縁膜２２０の表面にゲート電極２２２が設けられている。ＳＴＩ構造２１８は、シャロートレンチ２１８ｂと絶縁膜２１８ａによって構成されている。半導体装置２００を平面視すると、ＳＴＩ構造２１８は、ゲート電極２２２とドレイン電極１４の間に設けられている。ＳＴＩ構造２１８の一端はドリフト領域４に接しており、他端はドレイン領域６に接している。すなわち、ＳＴＩ構造２１８は、チャネルが形成される範囲２２２ａに存在しない。半導体装置２００も、ＳＴＩ構造２１８がソース領域２８とドレイン領域６を分離しており、耐圧が向上している。半導体装置２００では、ｐ型半導体層１６直下の絶縁膜２１８ａ中に、水素イオンが留められる。半導体装置２００も、ゲッタリング部４０によって絶縁膜２１８ａ内の水素イオンの移動が規制されるので、高い信頼性を確保することができる。
【００２４】
（第３実施例）
図３に示す半導体装置３００は、ＳＴＩ構造を備えていない。すなわち、半導体装置３００では、半導体層１０の表面にシャロートレンチが形成されていない。半導体装置３００では、半導体層１０の表面に絶縁膜３２０が設けられている。絶縁膜３２０は、ソース領域２８の表面からドレイン領域６の表面まで伸びている。絶縁膜３２０の表面に、ゲート電極３２２及びｐ型半導体層１６が設けられている。ゲート電極３２２とｐ型半導体層１６は、互いに離れた位置に設けられている。具体的には、ｐ型半導体層１６は、チャネルが形成される範囲３２２ａと離れている。半導体装置３００では、ｐ型半導体層１６直下の絶縁膜３２０中に、水素イオンが留められる。半導体装置３００も、ゲッタリング部４０によって絶縁膜３２０内の水素イオンの移動が規制され、高い信頼性を確保することができる。
【００２５】
（第４実施例）
図４に示す半導体装置４００は、ｐチャネル型の半導体装置である。すなわち、ソース領域４２８，ソースコンタクト領域４２６，ドレイン領域４０６，バッファ領域４０８及びドレインコンタクト領域４１２がｐ型であり、ボディ領域４３０がｎ型である。なお、半導体装置４００は、ｎ型の半導体層１０内に上記各領域４２８，４２６，４０６，４０８，４１２，４３０が形成されている。そのため、ドレイン領域４０６は、ドリフト領域と表現することもできる。半導体装置４００では、絶縁膜１８ａの表面に、ゲート電極４２２とｎ型半導体層４１６が設けられている。ゲート電極４２２は、ソース領域２８の一部からドレイン領域４０６の一部まで伸びている。ｎ型半導体層４１６は、ゲート電極４２２から離れた位置で、絶縁膜１８ａの表面に設けられている。すなわち、ｎ型半導体層４１６は、チャネルが形成される範囲４２２ａから離れた位置に設けられている。ｎ型半導体層４１６は、絶縁膜１８ａを介して、ｐ型のドレイン領域４０６に対向している。半導体装置４００は、ｎ型半導体層４１６，絶縁膜１８ａ，ｐ型のドレイン領域４０６によってゲッタリング部４０が構成される。半導体装置４００では、ｎ型半導体層４１６直下の絶縁膜１８ａ中に、水素イオンが留められる。半導体装置４００も、ゲッタリング部４０によって絶縁膜１８ａ内の水素イオンの移動が規制され、高い信頼性を確保することができる。
【００２６】
ここで、図５から図８を参照し、半導体装置１００（図１を参照）の製造方法を説明する。まず、図５に示すように、半導体層１０内に、ソース領域２８，ボディ領域３０及びドレイン領域６を形成する。各領域２８，３０及び６は、半導体層１０の材料に応じて、イオン注入法，気相成長法等を用いて形成する。各領域２８，３０及び６の製造方法（イオン注入法，気相成長法等）は公知のため省略する。
【００２７】
次に、図６に示すように、半導体層１０の表面に開口を有するマスク（図示省略）を形成し、開口部分をドライエッチングし、シャロートレンチ１８ｂを形成する。シャロートレンチ１８ｂの深さは、０．１〜２．０μｍに調整する。その後、図７に示すように、半導体層１０の表面（シャロートレンチ１８ｂの表面）を熱酸化し、熱酸化膜１８ｃを形成する。
【００２８】
次に、図８に示すように、ＣＶＤ技術を用いて、熱酸化膜１８ｃの表面にＣＶＤ膜を形成する。ＣＶＤ膜は、シャロートレンチ１８ｂを充填するまで形成する。熱酸化膜１８ｃとＣＶＤ膜によって絶縁膜１８ａが形成される。なお、必要に応じて、絶縁膜１８ａの表面を研磨し、半導体層１０及び絶縁膜１８ａを平坦化する。その後、ソース電極２４をソース領域２８の表面に形成し、ドレイン電極１４をドレイン領域６の表面に形成し、ゲート電極２２及びｐ型半導体層１６を絶縁膜１８ａの表面に形成することにより、図１に示す半導体装置１００が完成する。なお、ソース電極２４，ドレイン電極１４，ゲート電極２２及びｐ型半導体層１６の製造方法は、公知の方法を用いることができる。
【００２９】
なお、上記例では、半導体層１０内に各領域６，８，１２，２６，２８及び３０を形成した後にシャロートレンチ１８ｂを形成し、シャロートレンチ１８ｂ内に絶縁膜１８ａを充填してＳＴＩ構造１８を形成する例について説明した。しかしながら、ＳＴＩ構造１８を形成した後に、半導体層１０内に不純物をイオン注入し、熱処理を行うことにより各領域６，８，１２，２６，２８及び３０を形成してもよい。
【００３０】
なお、半導体装置２００及び４００のゲッタリング部４０も、半導体装置１００と同様の方法で製造することができる。すなわち、半導体層１０の表面にシャロートレンチ２１８ｂ，１８ｂを形成し、シャロートレンチ２１８ｂ，１８ｂの表面を熱酸化して熱酸化膜を形成し、熱酸化膜の表面にＣＶＤ膜を形成してＳＴＩ構造２１８，１８を形成し、絶縁膜２１８ａ，１８ａを介して対向する位置の半導体層１０（ドレイン領域６，４０６）と逆導電型の不純物を含む不純物含有半導体層（ｐ型半導体層１６，ｎ型半導体層４１６）を絶縁膜２１８ａ，１８ａの表面に形成することにより、ゲッタリング部４０が得られる。
【００３１】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３２】
６：ドレイン領域
１４：ドレイン電極
１６：ｐ型半導体層（不純物含有半導体層）
１８：ＳＴＩ
１８ａ：絶縁膜
１８ｂ：シャロートレンチ
２２：ゲート電極
２４：ソース電極
２８：ソース領域
４０：ゲッタリング部
１００：半導体装置
【図１】
0006421784.tif 000002
【図２】
0006421784.tif 000003
【図３】
0006421784.tif 000004
【図４】
0006421784.tif 000005
【図５】
0006421784.tif 000006
【図６】
0006421784.tif 000007
【図７】
0006421784.tif 000008
【図８】
0006421784.tif 000009