(57)【特許請求の範囲】
【請求項１】
基材（１０）と、
前記基材の一面（１０ａ）側に搭載された半導体よりなる第１の半導体チップ（２０）と、
前記基材の一面と前記第１の半導体チップとの間に介在し、前記基材の一面に前記第１の半導体チップを接続するバンプ（３０）と、を備える半導体装置であって、
前記基材は、基部（１１）と、前記基部に対して前記基材の一面側に積層された半導体よりなる第２の半導体チップ（１２）とよりなるものであって、前記基部の線膨張係数は前記第２の半導体チップの線膨張係数よりも大きいものであり、
前記第２の半導体チップが前記基材の一面を構成し、前記第２の半導体チップと前記第１の半導体チップとが前記バンプを介して接続されており、
前記基材において、前記基部と前記第２の半導体チップとの間には、前記基部と前記第２の半導体チップとの線膨張係数差に起因して発生する応力を低減する応力低減層（１３）が介在しており、
前記応力低減層は石英ガラスよりなる層であることを特徴とする半導体装置。
【請求項２】
基材（１０）と、
前記基材の一面（１０ａ）側に搭載された半導体よりなる第１の半導体チップ（２０）と、
前記基材の一面と前記第１の半導体チップとの間に介在し、前記基材の一面に前記第１の半導体チップを接続するバンプ（３０）と、を備える半導体装置であって、
前記基材は、基部（１１）と、前記基部に対して前記基材の一面側に積層された半導体よりなる第２の半導体チップ（１２）とよりなるものであって、前記基部の線膨張係数は前記第２の半導体チップの線膨張係数よりも大きいものであり、
前記第２の半導体チップが前記基材の一面を構成し、前記第２の半導体チップと前記第１の半導体チップとが前記バンプを介して接続されており、
前記基材において、前記基部と前記第２の半導体チップとの間には、前記基部と前記第２の半導体チップとの線膨張係数差に起因して発生する応力を低減する応力低減層（１３）が介在しており、
前記応力低減層はダイヤモンドよりなる層であることを特徴とする半導体装置。
【請求項３】
基材（１０）と、
前記基材の一面（１０ａ）側に搭載された半導体よりなる第１の半導体チップ（２０）と、
前記基材の一面と前記第１の半導体チップとの間に介在し、前記基材の一面に前記第１の半導体チップを接続するバンプ（３０）と、を備え、
前記基材は、基部（１１）と、前記基部に対して前記基材の一面側に積層された半導体よりなる第２の半導体チップ（１２）とよりなるものであって、前記基部の線膨張係数は前記第２の半導体チップの線膨張係数よりも大きいものであり、
前記第２の半導体チップが前記基材の一面を構成し、前記第２の半導体チップと前記第１の半導体チップとが前記バンプを介して接続されており、
前記基材において、前記基部と前記第２の半導体チップとの間には、前記基部と前記第２の半導体チップとの線膨張係数差に起因して発生する応力を低減する応力低減層（１３）が介在している半導体装置の製造方法であって、
前記第２の半導体チップとして、当該第２の半導体チップの一面（１２ａ）が素子（１６）が形成された面である素子形成面とされたものを用意し、
前記第２の半導体チップの一面と前記応力低減層とを貼り合わせ、前記第２の半導体チップと前記応力低減層とを一体化する一体化工程と、
前記応力低減層と一体化された前記第２の半導体チップにおいて当該第２の半導体チップの他面（１２ｂ）から研削を行い、前記第２の半導体チップを薄肉化する薄肉化工程と、
その後、前記第２の半導体チップの他面から一面に貫通するとともに前記素子と電気的に接続された貫通電極（１７）を形成する貫通電極形成工程と、
その後、前記第２の半導体チップの他面における前記貫通電極に対して、前記バンプを介して前記第１の半導体チップを接続するバンプ接続工程と、
その後、前記応力低減層を前記基部に貼り合わせて前記基材を形成する基材形成工程と、を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップと基材とをバンプ接続してなる半導体装置、および、そのような半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、この種の半導体装置としては、配線基板やセラミックパッケージ等の基材と、この基材の一面側に搭載されたシリコン半導体よりなる半導体チップと、基材の一面と半導体チップとの間に介在し当該両者を接続するバンプと、を備えたものが提案されている（たとえば、特許文献１参照）。
【０００３】
ここで、従来のものでは、特許文献１に記載のように、半導体チップと基材との間のバンプ接続部に、樹脂よりなるアンダーフィルを充填することにより、バンプ接続部の機械的補強を図っている。これは、基材の線膨張係数が半導体チップの線膨張係数よりも大きいため、冷熱衝撃等の温度変化によりバンプ接続部に発生する応力が大きく、この応力によるバンプ接続部のダメージを軽減するためである。
【０００４】
このようなアンダーフィルは、たとえば、半導体チップと基材とをバンプで接続した後、半導体チップと基材との間に毛細管現象を利用して樹脂を注入したり、基材に樹脂シートを配置した後、バンプを設けた半導体チップを基材に押し付けたりする等により、配置される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−２５３３７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記したアンダーフィルを有する構成では、アンダーフィルを設置するための工程が必要であり、製造コストが高くなりやすかった。また、半導体チップと基材の一面との隙間が狭い場合には、アンダーフィルを上記したような注入により配置するときには、アンダーフィルの注入が困難になるという問題もあった。
【０００７】
さらには、バンプが直接アンダーフィルに接触した状態となるため、上記したような各部の線膨張係数差により温度変化によって発生する応力が、バンプ接続部にダメージを与えやすいという問題もある。
【０００８】
本発明は、上記問題に鑑みてなされたものであり、半導体チップと基材とをバンプ接続してなる半導体装置において、半導体チップと基材との間のバンプ接続部に充填されるアンダーフィルを不要としつつ、温度変化により発生する応力がバンプ接続部に与えるダメージを極力抑制することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、基材（１０）と、基材の一面（１０ａ）側に搭載された半導体よりなる第１の半導体チップ（２０）と、基材の一面と第１の半導体チップとの間に介在し、基材の一面に第１の半導体チップを接続するバンプ（３０）と、を備える半導体装置であって、
基材は、基部（１１）と、基部に対して基材の一面側に積層された半導体よりなる第２の半導体チップ（１２）とよりなるものであって、基部の線膨張係数は第２の半導体チップの線膨張係数よりも大きいものであり、
第２の半導体チップが基材の一面を構成し、第２の半導体チップと第１の半導体チップとがバンプを介して接続されており、
基材において、基部と第２の半導体チップとの間には、基部と第２の半導体チップとの線膨張係数差に起因して発生する応力を低減する応力低減層（１３）が介在しており、
前記応力低減層はダイヤモンドよりなる層であることを特徴とする。
また、請求項２に記載の発明では、基材（１０）と、基材の一面（１０ａ）側に搭載された半導体よりなる第１の半導体チップ（２０）と、基材の一面と第１の半導体チップとの間に介在し、基材の一面に第１の半導体チップを接続するバンプ（３０）と、を備える半導体装置であって、
基材は、基部（１１）と、基部に対して基材の一面側に積層された半導体よりなる第２の半導体チップ（１２）とよりなるものであって、基部の線膨張係数は第２の半導体チップの線膨張係数よりも大きいものであり、
第２の半導体チップが基材の一面を構成し、第２の半導体チップと第１の半導体チップとがバンプを介して接続されており、
基材において、基部と第２の半導体チップとの間には、基部と第２の半導体チップとの線膨張係数差に起因して発生する応力を低減する応力低減層（１３）が介在しており、
前記応力低減層はダイヤモンドよりなる層であることを特徴とする。
【００１０】
つまり、本発明は、パッケージ等、半導体チップがバンプ接合される基材側において、石英ガラスまたはダイヤモンドよりなる層であって、基材の内部、バンプ接続部に影響する応力を低減する応力低減層を設けることで、アンダーフィルを不要としたものである。
【００１１】
そして、本発明によれば、基材が、バンプ側からバンプ接続用の第２の半導体チップ、応力低減層、基部が順に積層された構成とされたものになる。この場合、基材におけるバンプ接続部の下地部分である第２の半導体チップと基部とは線膨張係数が異なるため、温度変化により、これら第２の半導体チップと基部との間には応力が発生する。
【００１２】
しかし、本発明によれば、第２の半導体チップと基部との間に発生する応力は、これら両者間に介在する応力低減層により緩和されるため、第２の半導体チップと第１の半導体チップとの間のバンプ接続部に発生する応力も低減される。
【００１３】
このように、本発明によれば、半導体チップと基材とをバンプ接続してなる半導体装置において、半導体チップと基材との間のバンプ接続部に充填されるアンダーフィルを不要としつつ、温度変化により発生する応力がバンプ接続部に与えるダメージを極力抑制することができる。
【００１４】
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態にかかる半導体装置の要部を示す概略断面図である。
【図２】本発明の第２実施形態にかかる半導体装置の製造方法を示す工程図である。
【図３】図２に続く製造方法を示す工程図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【００１７】
（第１実施形態）
本発明の第１実施形態にかかる半導体装置について、図１を参照して述べる。この半導体装置は、たとえば自動車などの車両に搭載され、車両用の各種電子装置を駆動するための装置として適用されるものである。
【００１８】
本実施形態の半導体装置は、大きくは、基材１０と、基材１０の一面１０ａ側に搭載された半導体よりなる第１の半導体チップ２０と、基材１０の一面１０ａと第１の半導体チップ２０との間に介在するバンプ３０と、を備えて構成されている。
【００１９】
第１の半導体チップ２０は、シリコン半導体やゲルマニウム半導体等よりなるもので、典型的にはシリコン半導体よりなる。この第１の半導体チップ２０は、通常の半導体プロセスにより形成されるもので、たとえばトランジスタ等の素子を有するものである。また、第１の半導体チップ２０における基材１０との対向面には、Ａｌ（アルミ）やＣｕ（銅）等よりなる電極２１が設けられている。
【００２０】
バンプ３０は、基材１０の一面１０ａに第１の半導体チップ２０を、電気的および機械的に接続するものであり、導電性金属材料、たとえばＡｕ、Ｃｕ、はんだ等よりなる。このバンプ３０は、めっき等により第１の半導体チップ２０の電極２１に設けられるが、はんだの場合は印刷等でもよい。
【００２１】
そして、基材１０は、基部１１と、基部１１に対して基材１０の一面１０ａ側に積層された半導体よりなる第２の半導体チップ１２と、基部１１と第２の半導体チップ１２との間に介在された応力低減層１３と、よりなる。
【００２２】
基材１０は、これら基部１１、応力低減層１３、および第２の半導体チップ１２の３層が順次積層されたものであるが、ここでは、基部１１と応力低減層１３との間、および、応力低減層１３と第２の半導体チップ１２との間に、それぞれ接着剤１４が介在することで、当該３層を接着している。
【００２３】
この接着剤１４は、たとえば樹脂やＡｇペースト等よりなるものである。なお、上記した３層（基部１１、応力低減層１３、および第２の半導体チップ１２）同士の直接接合が可能ならば、基材１０としては、接着剤１４が省略された構成であってもよい。
【００２４】
そして、基材１０においては、第２の半導体チップ１２が基材１０の一面１０ａを構成し、第２の半導体チップ１２と第１の半導体チップ２０とが、バンプ３０を介して接続されている。
【００２５】
第２の半導体チップ１２も、第１の半導体チップ２０と同様、シリコン半導体やゲルマニウム半導体等よりなるもので、典型的にはシリコン半導体よりなる。この第２の半導体チップ１２も、たとえばトランジスタ等の素子を有するものであり、第２の半導体チップ１２における基材１０の一面１０ａとなる面すなわち第１の半導体チップ２０との対向面には、ＡｌやＣｕ等よりなる電極１５が設けられている。
【００２６】
そして、バンプ３０は、基材１０の一面１０ａにおいては、第２の半導体チップ１２の電極１５と電気的および機械的に接続されている。つまり、ここでは、第１の半導体チップ２０の電極２１と第２の半導体チップ１２の電極１５とが、バンプ３０を介して接続されている。
【００２７】
なお、バンプ３０は、上述のように、めっきや印刷等により予め第１の半導体チップ２０の電極２１側に設けられるものであってもよいが、逆に予め第２の半導体チップ１２の電極１５側に設けられてもよい。いずれにせよ、どちらか一方の半導体チップの電極に予めバンプ３０を設けた後、他方の半導体チップの電極にバンプ３０を押し当てることで、バンプ接合が行われるものである。
【００２８】
また、基材１０においては、基部１１の線膨張係数α１は、半導体よりなる第２の半導体チップ１２の線膨張係数α２よりも大きいもの（α１＞α２）とされている。このような線膨張係数の大小関係を満足する基部１１としては、たとえばセラミックパッケージや、プリント基板あるいはセラミック基板などの配線基板等が挙げられる。
【００２９】
そして、基部１１と第２の半導体チップ１２との間に介在する応力低減層１３は、基部１１と第２の半導体チップ１２との線膨張係数差に起因して発生する応力を低減するものとされている。
【００３０】
本実施形態では、基材１０におけるバンプ接続部の下地部分である第２の半導体チップ１２と、その下の基部１１とは線膨張係数が異なるため、温度変化により、これら第２の半導体チップ１２と基部１１との間には応力が発生する。
【００３１】
しかし、本実施形態によれば、第２の半導体チップ１２と基部１１との間に発生する応力は、これら両者間に介在する応力低減層１３により緩和されるため、第２の半導体チップ１２と第１の半導体チップ２０との間のバンプ接続部に発生する応力も低減される。
【００３２】
この点について、より具体的に述べると、冷熱衝撃等の温度変化時において、基材１０のうちでも線膨張係数が大きい基部１１は、線膨張係数が小さい第２の半導体チップ１２よりも膨張収縮度合が大きい。
【００３３】
そのため、もし応力低減層１３が無い場合には、基部１１の膨張収縮により第２の半導体チップ１２に大きな膨張収縮が生じる。そうすると、第２の半導体チップ１２と第１の半導体チップ２０との間のバンプ接続部に大きな応力が生じ、バンプ接続部の断線等のダメージが生じやすい。
【００３４】
しかし、本実施形態では、基材１０において基部１１と第２の半導体チップ１２との間に、応力低減層１３が介在しているため、温度変化による基部１１の膨張収縮が発生しても、この基部１１の膨張収縮は応力低減層１３で低減され、第２の半導体チップ１２への影響は緩和される。
【００３５】
こうして、温度変化の際における第２の半導体チップ１２の膨張収縮が抑制されることから、第２の半導体チップ１２と第１の半導体チップ２０との間のバンプ接続部に発生する応力（すなわち歪み）も低減されるのである。
【００３６】
このように、本実施形態によれば、第１の半導体チップ２０と基材１０とをバンプ接続してなる半導体装置において、バンプ接続部に充填されるアンダーフィルを不要としつつ、温度変化により発生する応力がバンプ接続部に与えるダメージを極力抑制することができる。
【００３７】
ここで、本実施形態では、応力低減層１３の線膨張係数α３を、基部１１の線膨張係数α１よりも小さいもの（α３＜α１）としている。このような応力低減層１３としては、たとえば石英ガラスよりなる層や、ダイヤモンドよりなる層が採用される。
【００３８】
このようなα３＜α１の線膨張係数の大小関係とすることによって、温度変化時における基部１１の膨張収縮によって、応力低減層１３が膨張収縮する度合が小さいものにできるため、基部１１の膨張収縮が第２の半導体チップ１２の膨張収縮に与える影響を低減しやすい。
【００３９】
また、本実施形態の半導体装置において、基材１０は、基部１１、接着剤１４、応力低減層１３、接着剤１４、第２の半導体チップ１２を、この順で積層して、貼り付けることにより製造される。なお、上述したように、基部１１、応力低減層１３および第２の半導体チップ１２の各層同士が直接接合可能であるならば、接着剤１４は無くてもよい。
【００４０】
そして、基材１０と第１の半導体チップ２０との接合は、上述のように第１の半導体チップ２０あるいは第２の半導体チップ１２にバンプ３０を形成しておき、両半導体チップ間にてバンプ接続を行えばよい。
【００４１】
たとえばＡｕ、Ｃｕよりなるバンプ３０の場合は固相接合等により接合され、はんだよりなるバンプ３０の場合はリフロー等により接合がなされる。また、本半導体装置を製造するにあたっては、上記図１に示した各部の積層順となればよく、各部の接着あるいはバンプ接続の順序は適宜変更可能である。
【００４２】
（第２実施形態）
本発明の第２実施形態について、図２、図３を参照して述べる。本実施形態は、最終的に図３（ｃ）に示される半導体装置を製造する製造方法を提供するものであり、本実施形態の製造方法について、上記第１実施形態との相違点を中心に述べていくこととする。
【００４３】
図３（ｃ）に示されるように、本実施形態の半導体装置も、上記第１実施形態と同様、基部１１、接着剤１４、応力低減層１３、接着剤１４および第２の半導体チップ１２が順に積層された基材１０を備えている。そして、この基材１０における第２の半導体チップ１２と第１の半導体チップ１２とが、バンプ３０を介して接続されている。
【００４４】
ここで、本実施形態の半導体装置においては、第２の半導体チップ１２は、応力低減層１３とは反対側の面である一面１２ａを素子形成面としており、この第２の半導体チップ１２の一面１２ａに素子１６が形成されたものとされている。ここで、素子１６は、通常の半導体プロセスで形成されるトランジスタ等である。
【００４５】
そして、第２の半導体チップ１２には、一面１２ａとは反対側の他面１２ｂから一面１２ａに貫通する貫通電極１７が形成されている。そして、貫通電極１７は、第２の半導体チップ１２の一面１２ａ側にて素子１６と電気的に接続されている。この貫通電極１７は、たとえばエッチング等で第２の半導体チップ１２に孔開けを行い、その孔に対して、めっき等によりＣｕなどの金属を充填したものである。
【００４６】
そして、本実施形態では、この第２の半導体チップ１２の他面１２ｂが、基材１０の一面１０ａを構成しており、第２の半導体チップ１２の他面１２ｂにおける貫通電極１７に対し、バンプ３０を介して、第１の半導体チップ２０が接続されている。
【００４７】
これにより、バンプ３０および貫通電極１７を介して、第１の半導体チップ２０と、第２の半導体チップ１２の一面１２ａ側に設けられている素子１６とは、電気的に接続される。なお、図２、図３では、第１の半導体チップ２０も、素子１６が形成された状態として示してある。
【００４８】
次に、本実施形態にかかる半導体装置の製造方法について述べる。ここでは、第１の半導体チップ２０および第２の半導体チップ１２は、当該チップが複数個連結された状態、すなわちウェハとして製造工程に供され、応力低減層１３も当該ウェハサイズに対応したものが用いられる。
【００４９】
まず、図２（ａ）に示されるように、第２の半導体チップ１２として、第２の半導体チップ１２の一面１２ａが素子形成面とされたものを用意する。このような第２の半導体チップ１２は、半導体プロセスにより素子１６を形成する素子形成工程により形成されて、用意される。
【００５０】
次に、図２（ｂ）に示されるように、第２の半導体チップ１２の一面１２ａと応力低減層１３とを貼り合わせ、第２の半導体チップ１２と応力低減層１３とを一体化する（一体化工程）。ここでは、一体化工程では、応力低減層１３はたとえば石英ガラス等のガラス板を用い、接着剤１４を介して、第２の半導体チップ１２と応力低減層１３とを貼り合わせている。
【００５１】
次に、図２（ｃ）に示されるように、応力低減層１３と一体化された第２の半導体チップ１２において第２の半導体チップ１２の他面１２ｂから研削、さらに場合によっては研磨を行い、第２の半導体チップ１２を薄肉化する（薄肉化工程）。この研削や研磨は、通常の機械的、あるいは、化学的な研削、研磨方法により行える。
【００５２】
その後、図３（ａ）に示されるように、第２の半導体チップ１２の他面１２ｂから一面１２ａに貫通するとともに素子１６と電気的に接続された貫通電極１７を形成する（貫通電極形成工程）。ここでは、さらに第２の半導体チップ１２の他面１２ｂにおいて貫通電極１７上にバンプ３０を形成する。これら貫通電極１７およびバンプ３０の形成方法は、上述の通りである。
【００５３】
その後、図３（ｂ）に示されるように、第２の半導体チップ１２の他面１２ｂにおける貫通電極１７に対して、バンプ３０を介して第１の半導体チップ２０を接続する（バンプ接続工程）。
【００５４】
ここまでの工程においては、上述したように、各半導体チップ１２、２０はウェハ状態である。そこで、次に、この応力低減層１３、接着剤１４、第２の半導体チップ１２、バンプ３０および第１の半導体チップ２０が接続された部材に対して、ダイシングカットを行い、チップ単位に個片化する（ダイシングカット工程）。
【００５５】
その後、図３（ｃ）に示されるように、応力低減層１３を基部１１に貼り合わせて基材１０を形成する（基材形成工程）。ここでは、接着剤１４を用いて、応力低減層１３と基部１１とを貼り合わせる。こうして、本実施形態の半導体装置ができあがる。
【００５６】
なお、ダイシングカット工程は、上記した素子形成工程〜バンプ接続工程までのいずれかの工程の後で行うようにしてもよい。ダイシングカット後の工程においては、各半導体チップ１２、２０および応力低減層１３は、チップ単位のものを用いることになる。
【００５７】
さらには、素子形成工程で用意される第２の半導体チップ１２をチップ単位に個片化されたものとしてもよい。この場合は、上記すべての工程をチップ単位の部材を用いて行うことになる。
【００５８】
本実施形態によれば、薄肉化工程によって、第２の半導体チップ１２を薄肉化できるので、半導体装置の小型化に有利である。また、第２の半導体チップ１２は応力低減層１３と一体化され、応力低減層１３により支持された状態で各工程に供されるため、薄肉化工程以降の各工程における第２の半導体チップ１２のハンドリング性が、良好なものになりやすい。
【００５９】
（他の実施形態）
なお、応力低減層１３は、線膨張係数の大きい基部１１と小さい第２の半導体チップ１２との線膨張係数差に起因して発生する応力を低減し、第２の半導体チップ１２の膨張収縮を抑制するものであればよく、上記した具体例に限定されるものではない。
【００６０】
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
【符号の説明】
【００６１】
１０    基材
１０ａ  基材の一面
１１    基材における基部
１２    基材における第２の半導体チップ
１３    基材における応力低減層
２０    第１の半導体チップ
３０    バンプ
【図１】
0006418057.tif 000002
【図２】
0006418057.tif 000003
【図３】
0006418057.tif 000004