(57)【特許請求の範囲】
【請求項１】
ベース接地型の第１のトランジスタと第２のトランジスタを含み、入力端子からの信号を前記第１のトランジスタを介して出力端子へ導通させる導通状態と、前記入力端子からの信号を前記第２のトランジスタを介して前記出力端子以外の端子に逃がす遮断状態を実現し、前記第１及び第２のトランジスタのそれぞれのベースを制御する第１の利得制御用端子と第２の利得制御用端子とを有する単位セル回路を複数備えると共に、当該複数の単位セル回路の前記入力端子と前記出力端子とを並列接続し、かつ、
前記第１及び第２の利得制御用端子に接続され、前記単位セル回路毎に、前記導通状態か前記遮断状態のいずれかを設定する制御回路部と、
前記第１及び第２のトランジスタの前記ベースと前記第１及び第２の利得制御用端子の間に設けられ、前記制御回路部の設定により、前記導通状態と前記遮断状態を実現するスイッチ回路と、
前記第１及び第２のトランジスタの前記ベースから前記第１及び第２の利得制御用端子側を見たインピーダンスを設定値とするインピーダンス変成器とを備えたことを特徴とする可変利得増幅器。
【請求項２】
前記インピーダンス変成器は、前記スイッチ回路のインピーダンスと前記制御回路部のインピーダンスを合計したインピーダンスよりも、小さい値の特性インピーダンスを有し、設定された動作周波数における波長の１／４の線路長を有することを特徴とする請求項１記載の可変利得増幅器。
【請求項３】
ゲート接地型の第１の電界効果トランジスタと第２の電界効果トランジスタを含み、入力端子からの信号を前記第１の電界効果トランジスタを介して出力端子へ導通させる導通状態と、前記入力端子からの信号を前記第２の電界効果トランジスタを介して前記出力端子以外の端子に逃がす遮断状態を実現し、前記第１及び第２の電界効果トランジスタのそれぞれのゲートを制御する第１の利得制御用端子と第２の利得制御用端子とを有する単位セル回路を複数備えると共に、当該複数の単位セル回路の前記入力端子と前記出力端子とを並列接続し、かつ、
前記第１及び第２の利得制御用端子に接続され、前記単位セル回路毎に、前記導通状態か前記遮断状態のいずれかを設定する制御回路部と、
前記第１及び第２の電界効果トランジスタの前記ゲートと前記第１及び第２の利得制御用端子の間に設けられ、前記制御回路部の設定により、前記導通状態と前記遮断状態を実現するスイッチ回路と、
前記第１及び第２の電界効果トランジスタの前記ゲートから前記第１及び第２の利得制御用端子側を見たインピーダンスを設定値とするインピーダンス変成器とを備えたことを特徴とする可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、利得を変更可能な可変利得増幅器に関する。
【背景技術】
【０００２】
可変利得増幅器において、高い利得制御精度を実現することが可能な方式として、デジタル制御方式のカレントステアリング型の可変利得増幅器が広く用いられている（例えば、特許文献１参照）。このような可変利得増幅器は、信号入力端に接続された増幅段トランジスタと、この増幅段トランジスタの出力端にカスコード接続された複数のカスコード段トランジスタを含むものである。複数のカスコード段トランジスタは単位セル回路を構成しており、可変利得増幅器は、これら単位セル回路を複数備え、それぞれの単位セル回路の導通状態と遮断状態とを制御回路で制御することにより増幅率を可変としている。【０００３】
カレントステアリング型の可変利得増幅器は、一つのアンプと見たときにベース接地トランジスタを用いたカスコードアンプとみなすことができる。可変利得増幅器を設計する上で重要なことの一つとして、入力電流をベース端子側に逃がすことなく出力端子に伝える点がある。従って、カスコードデバイスであるベース接地トランジスタのベース端子はショート点に整合を取ることが必要となる。つまり、トランジスタのベース端子から、このトランジスタを制御する制御回路側を見たときのインピーダンスが、動作周波数において十分に低い必要がある。このインピーダンスが高いと、エミッタ端子からの入力信号がベース端子側に漏れるために利得低下を招く。そのために、従来、ベース端子には、安定化容量を配置していた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２５９２９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の可変利得増幅器では、ベース接地トランジスタのベース端子に容量素子を配置する必要があるために、単位セル回路の面積が大きくなり、従って、単位セル回路をアレイ状に配置した場合には高周波信号を伝えるためのトランジスタの配線面積が大きくなる。その結果、寄生容量やインダクタンスの増加により、可変利得増幅器としての動作帯域、利得及び雑音などの点で高周波特性を低下させるという問題点を有していた。【０００６】
この発明は、かかる問題を解決するためになされたもので、高周波特性の劣化を抑えることが可能な可変利得増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る可変利得増幅器は、ベース接地型の第１のトランジスタと第２のトランジスタを含み、入力端子からの信号を第１のトランジスタを介して出力端子へ導通させる導通状態と、入力端子からの信号を第２のトランジスタを介して出力端子以外の端子に逃がす遮断状態を実現し、第１及び第２のトランジスタのそれぞれのベースを制御する第１の利得制御用端子と第２の利得制御用端子とを有する単位セル回路を複数備えると共に、複数の単位セル回路の入力端子と出力端子とを並列接続し、かつ、第１及び第２の利得制御用端子に接続され、単位セル回路毎に、導通状態か遮断状態のいずれかを設定する制御回路部と、第１及び第２のトランジスタのベースと第１及び第２の利得制御用端子の間に設けられ、制御回路部の設定により、導通状態と遮断状態を実現するスイッチ回路と、第１及び第２のトランジスタのベースから第１及び第２の利得制御用端子側を見たインピーダンスを設定値とするインピーダンス変成器とを備えたものである。
【発明の効果】
【０００８】
この発明に係る可変利得増幅器は、第１のトランジスタ及び第２のトランジスタとスイッチ用トランジスタとの間に、第１のトランジスタ及び第２のトランジスタのベースから第１の利得制御用端子及び第２の利得制御用端子側を見たインピーダンスを設定値とするインピーダンス変成器を設けるようにしたものである。これにより、第１のトランジスタ及び第２のトランジスタのベースからベースバイアス端子側を見た時のインピーダンスをショート点付近にインピーダンス変成することができ、その結果、高周波特性の劣化を抑えることができる。
【図面の簡単な説明】
【０００９】
【図１】図１Ａ及び図１Ｂは、この発明の実施の形態１による可変利得増幅器の構成図である。
【図２】この発明の実施の形態１の可変利得増幅器のレイアウトイメージを示す説明図である。
【図３】この発明の実施の形態１の可変利得増幅器におけるインピーダンス変成器の一例を示す斜視図である。
【図４】この発明の実施の形態２の可変利得増幅器におけるインピーダンス変成の軌跡をスミスチャートを用いて示す説明図である。
【発明を実施するための形態】
【００１０】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１Ａ及び図１Ｂは、本実施の形態による可変利得増幅器の構成図である。
本実施の形態による可変利得増幅器は、図示のように、カレントステアリング型の可変利得増幅器である。単位セル回路１００ａ〜１００ｎは複数個並列に接続されており、個数はＮ個とする。単位セル回路１００ａ〜１００ｎは、それぞれ第１のトランジスタ１０１、第２のトランジスタ１０２、スイッチ用トランジスタ１０３、インピーダンス変成器１０４を備えている。
【００１１】
第１のトランジスタ１０１と第２のトランジスタ１０２のエミッタは、単位セル回路１００ａ〜１００ｎのエミッタ入力端子１０５ａ〜１０５ｎに接続されている。第１のトランジスタ１０１のコレクタは、単位セル回路１００ａ〜１００ｎのコレクタ出力端子１０６ａ〜１０６ｎに接続されている。第２のトランジスタ１０２のコレクタは電源に接続されている。第１のトランジスタ１０１及び第２のトランジスタ１０２のベースは、それぞれインピーダンス変成器１０４を介して、ＮＭＯＳトランジスタからなるスイッチ用トランジスタ１０３のドレイン端子に接続されている。
【００１２】
スイッチ用トランジスタ１０３のソースは、単位セル回路１００ａ〜１００ｎのベースバイアス端子１０７ａ〜１０７ｎに接続されている。スイッチ用トランジスタ１０３のゲートは、単位セル回路１００ａ〜１００ｎにおける第１の利得制御用端子１０８ａ〜１０８ｎ及び第２の利得制御用端子１０９ａ〜１０９ｎに接続されている。単位セル回路１００ａ〜１００ｎのエミッタ入力端子１０５ａ〜１０５ｎは、トランジスタ１１０のソースに接続されている。トランジスタ１１０のドレインは接地され、ゲートは電圧入力端子１１１に接続されている。単位セル回路１００ａ〜１００ｎのコレクタ出力端子１０６ａ〜１０６ｎは、負荷インダクタンス１１２を介して電源に接続されていると共に、出力端子１１３に接続されている。
【００１３】
図１Ｂは制御回路部１１４を示している。制御回路部１１４はベース電流源１１５とロジック生成回路１１６を備える。ベース電流源１１５は、ベースバイアス端子１０７ａ〜１０７ｎを介して、第１のトランジスタ１０１及び第２のトランジスタ１０２のベース電流を供給するための電源である。ロジック生成回路１１６は、可変利得増幅器としての利得を制御するための制御信号を生成する回路であり、第１の利得制御用端子１０８ａ〜１０８ｎ及び第２の利得制御用端子１０９ａ〜１０９ｎを介してのスイッチ用トランジスタ１０３の制御を行うよう構成されている。
【００１４】
このように構成された可変利得増幅器において、第１のトランジスタ１０１及び第２のトランジスタ１０２のベースからベースバイアス端子１０７ａ〜１０７ｎ側を見たときのインピーダンスは、制御回路部１１４内のベース電流源１１５のインピーダンスと、スイッチ用トランジスタ１０３のオン抵抗と、インピーダンス変成器１０４によって決定される。一般に電流源として機能する回路の出力インピーダンスは高く、ベース電流源１１５の出力インピーダンスは高く、さらにＮＭＯＳトランジスタのオン抵抗もトランジスタサイズにもよるが数十Ωから数百Ωと有限の抵抗値を有する。従って、インピーダンス変成器１０４の特性インピーダンスをこれらの合成インピーダンスよりも十分に低い値に設計することで、第１のトランジスタ１０１及び第２のトランジスタ１０２のベースからベースバイアス端子１０７ａ〜１０７ｎ側を見た時のインピーダンスをショート点付近にインピーダンス変成することができる。結果として、第１のトランジスタ１０１及び第２のトランジスタ１０２がカスコード回路として動作することが可能となり、エミッタ入力端子１０５ａ〜１０５ｎからコレクタ出力端子１０６ａ〜１０６ｎへの電流利得を高い値に保つことができる。
【００１５】
次に、実施の形態１の動作について説明する。
電圧入力端子１１１からの入力信号は、トランジスタ１１０により電流信号１１７に変換される。電流信号１１７はＮ分配されて、単位セル回路１００ａ〜１００ｎのエミッタ入力端子１０５ａ〜１０５ｎに入力される。それぞれの単位セル回路１００ａ〜１００ｎは、制御回路部１１４からの第１の利得制御用端子１０８ａ〜１０８ｎ及び第２の利得制御用端子１０９ａ〜１０９ｎの制御及びベースバイアス端子１０７ａ〜１０７ｎへの電源供給によって、電流信号１１７が出力端子１１３へと伝わる電流量を制御することで、利得が制御される。
【００１６】
制御回路部１１４は、ベース電流源１１５によって、第１のトランジスタ１０１及び第２のトランジスタ１０２のベースをバイアスするための基準電流を生成し、ベースバイアス端子１０７ａ〜１０７ｎ及びスイッチ用トランジスタ１０３を介して電源を供給する。
Ｎ個の単位セル回路１００ａ〜１００ｎは、第１の利得制御用端子１０８ａ〜１０８ｎと第２の利得制御用端子１０９ａ〜１０９ｎとに与えられる制御回路部１１４からの制御信号によってスイッチ用トランジスタ１０３のオンオフが制御される。これにより、第１のトランジスタ１０１導通状態と第２のトランジスタ１０２の遮断状態が制御され、エミッタ入力端子１０５ａ〜１０５ｎからの電流を電源に逃がすか、出力端子１１３へと伝えるかの二つの動作が可能である。例えば、単位セル回路１００ａ〜１００ｎのうちで、Ｎsel個だけを出力端子１１３に伝わるよう制御し、残りは電流を電源に逃がすように制御した場合の電流利得Ｇは下式の通りとなる。
Ｇ＝Ｎsel／Ｎ
【００１７】
本構成は、半導体デバイスとして実現するために回路図をマスクパターンへとレイアウト設計する際に、従来の回路よりも優れた効果を有している。図２に、実施の形態１の可変利得増幅器のレイアウトイメージを示す。図１中の単位セル回路１００ａ〜１００ｎ中の要素回路を、高周波信号用ブロック２０４とバイアス用ブロック２０５に分割して、Ｎ個アレイ状に配置し、これら二つのブロックをインピーダンス変成用の伝送線路２０３により接続している。レイアウト群２０１がＮ個の高周波信号用ブロック２０４であり、レイアウト群２０２がＮ個のバイアス用ブロック２０５を示している。伝送線路２０３は、図１Ａ中のインピーダンス変成器１０４であり、所望周波数における１／４波長の伝送線路として実装されている。高周波信号用ブロック２０４は、図１中の第１のトランジスタ１０１及び第２のトランジスタ１０２が含まれ、高周波信号を通す回路のみが分離された構成である。バイアス用ブロック２０５にはスイッチ用トランジスタ１０３が含まれる。
【００１８】
インピーダンス変成器１０４は、所望周波数における１／４波長の伝送線路２０３であって、物理的な長さを有する。この長さを利用することでバイアス用ブロック２０５を高周波信号用ブロック２０４から距離を離して配置することができる。また、バイアス用ブロック２０５は低周波信号であるバイアス電流を正確に伝えることさえできれば、レイアウトによる寄生容量やインダクタンスに対する特性変化の感度は低い。従って、高周波信号経路に影響を与えないような、チップ面積の余った任意の領域に配置することができて、チップ面積の有効活用を可能とする。
【００１９】
もっとも大きな効果は、高周波信号用ブロック２０４を、密集してレイアウトできる点にある。高周波信号用ブロック２０４はＮ個まとめて配置されたレイアウト群２０１となり、図１中のエミッタ入力端子１０５ａ〜１０５ｎとコレクタ出力端子１０６ａ〜１０６ｎの配線面積を小さくして、寄生の容量やインダクタンスを小さくすることを可能にする。これらの端子の寄生成分を抑えることで、高周波特性を最適化するインピーダンスへの整合を容易にするため、高利得化や広帯域化、低雑音化といった高周波性能の改善効果が得られる。
【００２０】
図３には、インピーダンス変成器１０４の一例として、図２に示した伝送線路２０３のマイクロストリップ線路方式での実現例を示す。本発明の回路構成では、インピーダンス変成器１０４（伝送線路２０３）の特性インピーダンスは低い方が望ましく、多層配線を容易に実現可能なシリコンプロセスとの相性が良い。伝送線路３０１ａ，…，３０１ｍ、３０１ｎと、グランド層３０２との距離を近づけることで線路幅の短い伝送線路を実現でき、レイアウト群２０１をさらに小型化することもできる。伝送線路のパターンは、高周波用ブロックからなるレイアウト群３０３（図２中のレイアウト群２０１）とバイアス用ブロックからなるレイアウト群３０４（図２中のレイアウト群２０２）を接続して、高周波特性を最適化するようなインピーダンス変成を実現している。
【００２１】
なお、図２及び図３に示したレイアウト例は、本実施の形態の可変利得増幅器の回路構成をレイアウト設計する場合の一例であって、例えば図２に示したような１次元のアレイ配置に限定するものではない。２次元のアレイ配置でも同様に有効である。アレイ配置の決め方は、高周波信号の経路につく寄生成分を最小化することや、チップ面積の有効活用観点や、高周波信号用ブロック２０４のトランジスタのパラメータなどによって最適化されるべき設計事項の一つである。
【００２２】
また、説明を簡略化するために、図１中のベース電流源１１５やスイッチ用トランジスタ１０３のインピーダンスを純粋な抵抗性として説明し、理想的な１／４波長線路によるインピーダンス変成器１０４を用いて説明した。しかしながら、厳密には寄生の容量やインダクタンスによるリアクタンス成分が必ず存在し、これらのリアクタンス成分を含めた上で、第１のトランジスタ１０１及び第２のトランジスタ１０２のベースから見たインピーダンスをショート点に近づけるインピーダンス変成器１０４の調整（例えば線路長の調整）が設計事項の一つであることは言うまでもない。
【００２３】
なお、上記例では、高周波用ブロックに用いる第１のトランジスタ１０１及び第２のトランジスタ１０２に対して、バイポーラトランジスタを用いた場合について説明したが、これらのトランジスタとして電界効果トランジスタを用いても、高周波特性の改善効果は得られる。電界効果トランジスタを用いた場合は、ゲート接地型となり、ゲートとスイッチ用トランジスタ１０３との間にインピーダンス変成器１０４を配設することになる。
【００２４】
以上説明したように、実施の形態１の可変利得増幅器によれば、ベース接地型の第１のトランジスタと第２のトランジスタを含み、入力端子からの信号を第１のトランジスタを介して出力端子へ導通させる導通状態と、入力端子からの信号を第２のトランジスタを介して出力端子以外の端子に逃がす遮断状態を実現し、第１及び第２のトランジスタのそれぞれのベースを制御する第１の利得制御用端子と第２の利得制御用端子とを有する単位セル回路を複数備えると共に、複数の単位セル回路の入力端子と出力端子とを並列接続し、かつ、第１及び第２の利得制御用端子に接続され、単位セル回路毎に、導通状態か遮断状態のいずれかを設定する制御回路部と、第１及び第２のトランジスタのベースと第１及び第２の利得制御用端子の間に設けられ、制御回路部の設定により、導通状態と遮断状態を実現するスイッチ回路と、第１及び第２のトランジスタのベースから第１及び第２の利得制御用端子側を見たインピーダンスを設定値とするインピーダンス変成器とを備えたので、第１のトランジスタ及び第２のトランジスタのベースからベースバイアス端子側を見た時のインピーダンスをショート点付近にインピーダンス変成することができ、高周波特性の劣化を抑えることができる。
【００２５】
また、実施の形態１の可変利得増幅器によれば、インピーダンス変成器は、スイッチ回路のインピーダンスと制御回路部のインピーダンスを合計したインピーダンスよりも、小さい値の特性インピーダンスを有し、設定された動作周波数における波長の１／４の線路長を有するようにしたので、半導体デバイスとして実現する場合にチップ面積を有効活用することができる。
【００２６】
また、実施の形態１の可変利得増幅器によれば、ゲート接地型の第１の電界効果トランジスタと第２の電界効果トランジスタを含み、入力端子からの信号を第１の電界効果トランジスタを介して出力端子へ導通させる導通状態と、入力端子からの信号を第２の電界効果トランジスタを介して出力端子以外の端子に逃がす遮断状態を実現し、第１及び第２の電界効果トランジスタのそれぞれのゲートを制御する第１の利得制御用端子と第２の利得制御用端子とを有する単位セル回路を複数備えると共に、複数の単位セル回路の入力端子と出力端子とを並列接続し、かつ、第１及び第２の利得制御用端子に接続され、単位セル回路毎に、導通状態か遮断状態のいずれかを設定する制御回路部と、第１及び第２の電界効果トランジスタのゲートと第１及び第２の利得制御用端子の間に設けられ、制御回路部の設定により、導通状態と遮断状態を実現するスイッチ回路と、第１及び第２の電界効果トランジスタのゲートから第１及び第２の利得制御用端子側を見たインピーダンスを設定値とするインピーダンス変成器とを備えたので、第１の電界効果トランジスタ及び第２の電界効果トランジスタのベースからベースバイアス端子側を見た時のインピーダンスをショート点付近にインピーダンス変成することができ、高周波特性の劣化を抑えることができる。
【００２７】
実施の形態２．
図３に示したように、インピーダンス変成器を伝送線路として実現した場合、その特性インピーダンスを十分に低い値となるようにレイアウト設計することで、本構成の効果を大きくすることができる。具体的には、図１中のベース電流源１１５のインピーダンスをＲ１［ｏｈｍ］とし、スイッチ用トランジスタ１０３のオン抵抗をＲ２［ｏｈｍ］、伝送線路３０１ａ〜３０１ｎ（インピーダンス変成器１０４）の特性インピーダンスをＺｏ［ｏｈｍ］とした場合に、以下の関係を満たすことが望ましい。
Ｚｏ＜＜（Ｒ１＋Ｒ２）
図４は、インピーダンス変成の軌跡をスミスチャートを用いて示す説明図である。図では、第１のトランジスタ１０１及び第２のトランジスタ１０２のベースから制御回路部１１４側を見たインピーダンス４０１、ベースバイアス端子１０７ａ〜１０７ｎから制御回路部１１４側を見たインピーダンス４０２、及びインピーダンス変成器１０４によるスミスチャート上の軌跡４０３を図示している。
【００２８】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００２９】
以上のように、この発明に係る可変利得増幅器は、複数の単位セル回路毎に導通状態と遮断状態とを制御することで利得を変更可能とする構成に関するものであり、無線受信機などに用いるのに適している。
【符号の説明】
【００３０】
１００ａ〜１００ｎ  単位セル回路、１０１  第１のトランジスタ、１０２  第２のトランジスタ、１０３  スイッチ用トランジスタ、１０４  インピーダンス変成器、１０５ａ〜１０５ｎ  エミッタ入力端子、１０６ａ〜１０６ｎ  コレクタ出力端子、１０７ａ〜１０７ｎ  ベースバイアス端子、１０８ａ〜１０８ｎ  第１の利得制御用端子、１０９ａ〜１０９ｎ  第２の利得制御用端子、１１０  トランジスタ、１１１  電圧入力端子、１１２  負荷インダクタンス、１１３  出力端子、１１４  制御回路部、１１５  ベース電流源、１１６  ロジック生成回路、１１７  電流信号、２０１，２０２  レイアウト群、２０３，３０１ａ〜３０１ｎ  伝送線路、２０４  高周波信号用ブロック、２０５  バイアス用ブロック、３０２  グランド層、３０３，３０４  レイアウト群。
【要約】
単位セル回路（１００ａ〜１００ｎ）に対し、制御回路部（１１４）が第１の利得制御用端子（１０８ａ〜１０８ｎ）と第２の利得制御用端子（１０９ａ〜１０９ｎ）を介して制御することにより、それぞれ導通状態と遮断状態とを決定する。単位セル回路（１００ａ〜１００ｎ）における第１のトランジスタ（１０１）及び第２のトランジスタ（１０２）とスイッチ用トランジスタ（１０３）との間に、第１のトランジスタ（１０１）及び第２のトランジスタ（１０２）のベースから第１の利得制御用端子（１０８ａ〜１０８ｎ）及び第２の利得制御用端子（１０９ａ〜１０９ｎ）側を見たインピーダンスを設定値とするインピーダンス変成器（１０４）を設ける。【図１】
0006411006.tif 000002
【図２】
0006411006.tif 000003
【図３】
0006411006.tif 000004
【図４】
0006411006.tif 000005