(57)【特許請求の範囲】
【請求項１】
第１材料を有する第１層を表面側に有する第１半導体基板を裏面側で、第１研磨ヘッドに保持する工程と、
前記保持する工程の後、前記第１研磨ヘッドを第１ヘッド回転速度で回転させつつ前記第１層を、第１プラテン回転速度で回転している第１プラテン上の第１研磨パッドに押し当てる第１処理を行う工程と、
前記第１処理を行う工程の後、前記第１研磨ヘッドを第２ヘッド回転速度で回転させつつ前記第１層を、第２プラテン回転速度で回転している第２プラテン上の第２研磨パッドに押し当てる第２処理を行う工程と、
前記第２処理の後、前記第１処理により前記第１研磨パッド上の第１定点が前記第１層に形成する第１軌跡の少なくとも一部に対応する第１欠陥が検出された場合には、前記第１欠陥の原因が前記第１研磨パッドに供給されないように前記第１プラテンを有する第１研磨装置を調整し、前記第２処理により前記第２研磨パッド上の第２定点が前記第１層に形成する第２軌跡の少なくとも一部に対応する第２欠陥が検出された場合には、前記第２欠陥の原因が前記第２研磨パッドに供給されないように前記第２プラテンを有する第２研磨装置を調整する工程とを有し、
前記第１ヘッド回転速度は前記第２ヘッド回転速度と異なるか、又は、前記第１プラテン回転速度は前記第２プラテン回転速度と異なる
半導体装置の製造方法。
【請求項２】
前記調整する工程の後、前記第１半導体基板とは異なる第２半導体基板の表面側に形成され前記第１材料を有する第２層を、前記第１研磨装置および前記第２研磨装置により研磨する工程を更に有することを
特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記研磨する工程の後、前記第２半導体基板に対して、前記第１処理および前記第２処理とは異なる後工程を行う工程を更に有することを
特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第１処理と前記第２処理の間に、前記第１研磨ヘッドを第３ヘッド回転速度で回転させつつ前記第１層を、第３プラテン回転速度で回転している前記第１プラテン上の前記第１研磨パッドに押し当てる第３処理を行う工程と、
前記第２処理の後に、前記第１研磨ヘッドを第４ヘッド回転速度で回転させつつ前記第１層を、第４プラテン回転速度で回転している前記第２プラテン上の前記第２研磨パッドに押し当てる第４処理を行う工程とを更に有し、
前記第４処理の後に、前記第１欠陥が検出された場合には、前記第１欠陥の原因が前記第１研磨パッドに供給されないように前記第１プラテンを有する第１研磨装置を調整し、前記第２欠陥が検出された場合には、前記第２欠陥の原因が前記第２研磨パッドに供給されないように前記第２研磨装置を調整し、前記第３処理により前記第１研磨パッド上の第３定点が前記第１層に形成する第３軌跡の少なくとも一部に対応する第３欠陥が検出された場合には、前記第３欠陥の原因が前記第１研磨パッドに供給されないように前記第１研磨装置を調整し、前記第４処理により前記第２研磨パッド上の第４定点が前記第１層に形成する第４軌跡の少なくとも一部に対応する第４欠陥が検出された場合には、前記第４欠陥の原因が前記第２研磨パッドに供給されないように前記第２研磨装置を調整し、
前記第１ヘッド回転速度、前記第２ヘッド回転速度、前記第３ヘッド回転速度、及び前記第４ヘッド回転速度は互いに異なるか、又は、前記第１プラテン回転速度、前記第２プラテン回転速度、前記第３プラテン回転速度、及び前記第４プラテン回転速度は互いに異なることを
特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第１研磨パッドに第１スラリーを供給しながら前記第１処理を行いその後、前記第１研磨パッドに第１洗浄水を供給しながら前記第３処理を行い、
前記第２研磨パッドに第２スラリーを供給しながら前記第２処理を行いその後、前記第２研磨パッドに第２洗浄水を供給しながら前記第４処理を行うことを
特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第１プラテン上の複数の定点それぞれが前記第１処理により前記第１層に形成する軌跡をシミュレーションした第１曲線に含まれる複数の領域の第１特徴を登録した第１データベースを参照して、登録された前記第１特徴の何れかが少なくとも前記第１処理および前記第２処理により生じる研磨面を検査して検出される線状の欠陥の第３特徴に対応するか否か判定して、前記第１特徴の何れかに対応する前記第１欠陥を検出する工程と、
前記第１特徴は前記第３特徴に対応しないと判定した場合に、前記第２プラテン上の複数の定点それぞれが前記第２処理により前記第１層に形成する軌跡をシミュレーションした第２曲線に含まれる複数の領域の第２特徴を登録した第２データベースを参照して、登録された前記第２特徴の何れかが前記線状の欠陥の前記第３特徴に対応するか否か判定し、前記第２特徴の何れかに対応する前記第２欠陥を検出する工程とを有することを
特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記研磨面を検査して検出した欠陥の集団うち、前記欠陥を含む所定サイズのセル領域が重なり合い、重なり合った前記セル領域の個数が第１基準値以上である第１集団を検出する工程と、
検出された前記第１集団のうち前記欠陥が直線または曲線に沿って配置されている第２集団を検出する工程と、
検出された前記第２集団を少なくとも１つ含み前記欠陥が直線または曲線に沿って配置され第３集団を検出する工程とを有し、
前記線状の欠陥は、前記第３集団に対応することを
特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記欠陥の前記研磨面における第１平均密度が第２基準値以上であるか否か判定する工程と、
前記第１平均密度が前記第２基準値以上と判定した場合に、前記研磨面内の所定の領域における前記欠陥の第２平均密度が第３基準値以上であるか否か判定する工程と、
前記第２平均密度が前記第３基準値以上と判定した場合、前記所定の領域外から前記第１集団を検出することを
特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記所定の領域は、システマティックに欠陥が発生する領域であることを
特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記研磨面における前記欠陥の分布が偏っているか否か判定する工程を有し、
前記欠陥の分布が偏っていると判定した場合に、前記第１集団〜前記第３集団を検出することを
特徴とする請求項７乃至９のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＣＭＰ（Chemical Mechanical Polishing）によれば、ウエハ上の堆積膜を平坦化することができる。
【０００３】
なおＣＭＰに関しては、ウエハ上の定点が研磨パッド上に描く軌跡が均一に分布にするように堆積膜を研磨することで、ウエハ平坦度を向上させる技術が報告されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−７０４６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
研磨パッドに異物が付着するとウエハの研磨面（研磨により生じる面）に円弧状の引っ掻き傷（以下、アークスクラッチと呼ぶ）が形成される。
【０００６】
ウエハ上の堆積膜は多くの場合、複数のＣＭＰ装置（又は、複数のプラテンを有するＣＭＰ装置）により連続的に研磨される。このため、研磨後の検査でアークスクラッチを発見しても、どのＣＭＰ装置（又は、どのプラテン）に問題があるのか特定することは困難である。従って、アークスクラッチの原因を除去することは容易ではない。
【課題を解決するための手段】
【０００７】
上記の問題を解決するために、本製造方法の一観点によれば、第１材料を有する第１層を表面側に有する第１半導体基板を裏面側で第１研磨ヘッドに保持する工程と、前記保持する工程の後、前記第１研磨ヘッドを第１ヘッド回転速度で回転させつつ前記第１層を第１プラテン回転速度で回転している第１プラテン上の第１研磨パッドに押し当てる第１処理を行う工程と、前記第１処理を行う工程の後、前記第１研磨ヘッドを第２ヘッド回転速度で回転させつつ前記第１層を、第２プラテン回転速度で回転している第２プラテン上の第２研磨パッドに押し当てる第２処理を行う工程と、前記第２処理の後、前記第１処理により前記第１研磨パッド上の第１定点が前記第１層に形成する第１軌跡の少なくとも一部に対応する第１欠陥が検出された場合には、前記第１欠陥の原因が前記第１研磨パッドに供給されないように前記第１プラテンを有する第１研磨装置を調整し、前記第２処理により前記第２研磨パッド上の第２定点が前記第１層に形成する第２軌跡の少なくとも一部に対応する第２欠陥が検出された場合には、前記第２欠陥の原因が前記第２研磨パッドに供給されないように前記第２プラテンを有する第２研磨装置を調整する工程とを有し、前記第１ヘッド回転速度は前記第２ヘッド転速度と異なるか、又は、前記第１プラテン回転速度は前記第２プラテン回転速度と異なることを特徴とする半導体装置の製造方法が提供される。 
【発明の効果】
【０００８】
開示の方法によれば、ＣＭＰにより形成される研磨面のアークスクラッチの原因を容易に除去できるようになる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態１の半導体装置の製造方法に用いるＣＭＰ装置を説明する図である。
【図２】図２は、実施の形態１の研磨工程を説明する図である。
【図３】図３は、実施の形態１の研磨工程を説明する図である。
【図４】図４は、実施の形態１の研磨工程を説明する図である。
【図５】図５は、第１及び第２処理後の第１半導体基板の研磨面における欠陥分布の一例を示す図である。
【図６】図６は、第１及び第２処理後の第１半導体基板の研磨面における欠陥分布の一例を示す図である。
【図７】図７は、アークスクラッチを説明する図である。
【図８】図８は、第１欠陥又は第２欠陥を検出する方法を説明する図である。
【図９】図９は、第１欠陥又は第２欠陥を検出する方法を説明する図である。
【図１０】図１０は、欠陥検査装置により得られる欠陥のデータから第１欠陥または第２欠陥を検出する検出装置を説明する図である。
【図１１】図１１は、第１データベースおよび第２データベースの一例を説明する図である。
【図１２】図１２は、第１データベースおよび第２データベースに登録されたデータを説明する図である。
【図１３】図１３は、欠陥検査装置により得られる欠陥のデータから第１欠陥または第２欠陥を検出する方法のフローチャートである。
【図１４】図１４は、欠陥データ・ファイルの一例を示す図である。
【図１５】図１５は、第１層におけるシステマティク領域の一例を示す図である。
【図１６】図１６は、セクタ状のシステマティク領域を取り扱う方法を説明する図である。
【図１７】図１７は、欠陥データ・ファイルの推移を示す図である。
【図１８】図１８は、第１クラスタの検出工程を説明する図である。
【図１９】図１９は、欠陥データ・ファイルの推移を示す図である。
【図２０】図２０は、基板内座標の算出方法を説明する図である。
【図２１】図２１は、第２クラスタの検出工程を説明する図である。
【図２２】図２２は、第２クラスタの検出工程を説明する図である。
【図２３】図２３は、欠陥データ・ファイルの推移を示す図である。
【図２４】図２４は、第２クラスタの検出工程を説明する図である。
【図２５】図２５は、第１欠陥または第２欠陥の検出工程Ｓ１６の一例を説明するフローチャートである。
【図２６】図２６は、第３クラスタの第３特徴を説明する図である。
【図２７】図２７は、一致判定の一例を説明するフローチャートである。
【図２８】図２８は、欠陥データ・ファイルの推移を示す図である。
【図２９】図２９は、欠陥データ・ファイルの推移を示す図である。
【図３０】図３０は、実施の形態２の研磨工程を説明する図である。
【図３１】図３１は、実施の形態２の研磨工程を説明する図である。
【図３２】図３２は、実施の形態２の研磨工程を説明する図である。
【図３３】図３３は、実施の形態２の研磨工程を説明する図である。
【図３４】図３４は、実施の形態２の研磨工程を説明する図である。
【発明を実施するための形態】
【００１０】
以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一の符号を付し、その説明を省略する。
【００１１】
（実施の形態１）
（１）装置
図１は、実施の形態１の半導体装置の製造方法に用いるＣＭＰ装置を説明する図である。実施の形態１には、第１研磨ヘッド６ａ〜第３研磨ヘッド６ｃ（図１（ａ）参照）と、第１研磨装置２０ａ（図１（ｂ）参照）と、第２研磨装置２０ｂ（図１（ｃ）参照）とが用いられる。
【００１２】
第１研磨装置２０ａは、第１プラテン１０ａと、第１プラテン１０ａ上の第１研磨パッド１２ａとを有する装置である。第２研磨装置２０ｂは、第２プラテン１０ｂと、第２プラテン１０ｂ上の第２研磨パッド１２ｂとを有する装置である。
【００１３】
第１研磨装置２０ａと第２研磨装置２０ｂは、同一の装置であってもよい。すなわち、第１プラテン１０ａおよび第１研磨パッド１２ａは、第２プラテン１０ｂおよび第２研磨パッド１２ｂと同じ装置に設けられてもよい。
【００１４】
（２）製造方法
（２−１）研磨
図２〜図４は、実施の形態１の研磨工程を説明する図である。
【００１５】
（２−１−１）半導体基板の装着（図２参照（ａ）参照）
まず図２（ａ）に示すように、第１層２ａを表面側に有する第１半導体基板４ａを裏面側で、第１研磨ヘッド６ａに装着（保持）する。第１層２ａは、第１材料（例えば、Ｃｕ）を有する層である。
【００１６】
具体的には、第１半導体基板４ａの裏面を真空吸着により、第１研磨ヘッド６ａの底面に固定する。
【００１７】
第１半導体基板４ａは例えば、トランジスタ等が表面に設けられ更にこのトランジスタ等の上に層間絶縁膜が設けられたシリコン基板である。層間絶縁膜には例えば、ビアホールと配線溝が設けられている。この層間絶縁膜の上に更に、第１層２ａが設けられている。第１層２ａは例えば、バリア層とＣｕ層を有する導電層である。
【００１８】
（２−１−２）第１プラテンによる研磨（図３（ｂ）参照）
次に図３（ｂ）に示すように、第１研磨ヘッド６ａを第１ヘッド回転速度２６ａで回転させつつ第１層２ａを、第１プラテン回転速度８ａで回転している第１プラテン１０ａ上の第１研磨パッド１２ａに押し当てる（以下、第１処理と呼ぶ）。第１処理の間、第１プラテン回転速度８ａおよび第１ヘッド回転速度２６ａは一定に保たれる。
【００１９】
具体的には先ず、第１研磨ヘッド６ａの底面に固定した第１半導体基板４ａを、第１研磨パッド１２ａ上に移動する（図３（ｂ）参照）。次に、第１研磨ヘッド６ａの底面に配置されたメンブレン（図示せず）を空気圧により膨らませて、第１半導体基板４ａを第１研磨パッド１２ａに押し当てる。この時、第１研磨ヘッド６ａの外周に設けられたリテーナリング（図示せず）を第１研磨パッド１２ａに押し当てる。これにより、第１半導体基板４ａはリテーナリングで囲われ、第１プラテン１０ａの回転よる第１半導体基板４ａのスリップアウトが抑制される。
【００２０】
その後、第１研磨パッド１２ａに第１スラリー２２ａを供給しつつ、第１プラテン１０ａと第１研磨ヘッド６ａを回転させる。第１研磨ヘッド６ａは搖動させてもよい（以下、同様）。
【００２１】
上述したように、第１プラテン１０ａの回転速度は第１プラテン回転速度８ａである。第１研磨ヘッド６ａの回転速度は、第１ヘッド回転速度２６ａである。これにより例えば、第1層２ａのうちビアホールおよび配線溝の外側のＣｕ層が除去される。
【００２２】
次に第１プラテン１０ａおよび第１研磨ヘッド６ａの回転速度を一定に保ったまま、第１研磨パッド１２ａに第１洗浄水（図示せず）を供給する。これにより、第１スラリー２２ａが、第１半導体基板４ａおよび第１研磨パッド１２ａから除去される。
【００２３】
第１処理と並行して、第１半導体基板４ａの装着と同様の手順により、第３半導体基板４ｃを第２研磨ヘッド６ｂに装着する（図３（ａ）参照）。第３半導体基板４ｃは、第３層２ｃを表面側に有する半導体基板である。第３層２ｃは第１材料を有し、第１層２ａと略同じ構造を有する。
【００２４】
（２−１−３）第２プラテンによる研磨（図４（ｃ）参照）
次に図４（ｃ）に示すように、第１研磨ヘッド６ａを第２ヘッド回転速度２６ｂで回転させつつ第１層２ａを、第２プラテン回転速度８ｂで回転している第２プラテン１０ｂ上の第２研磨パッド１２ｂに押し当てる（以下、第２処理と呼ぶ）。第２処理の間、第２プラテン回転速度８ｂおよび第２ヘッド回転速度２６ｂは一定に保たれる。
【００２５】
第２ヘッド回転速度２６ｂ（例えば、５５ｒｐｍ）は、第１ヘッド回転速度２６ａ（例えば、５８ｒｐｍ）とは異なっている。一方、第２プラテン回転速度８ｂ（例えば、６０ｒｐｍ）は、第１プラテン回転速度８ａ（例えば、６０ｒｐｍ）と同じである。
【００２６】
具体的には、第１処理と同様の手順により、第１半導体基板４ａを第２研磨パッド１２ｂ上に移動しその後、第１半導体基板４ａを第２研磨パッド１２ｂに押し当てる。
【００２７】
次に、第１処理と同様の手順により、第２研磨パッド１２ｂに第２スラリー２２ｂを供給しつつ、第２プラテン１０ｂと第１研磨ヘッド６ａを回転させる。これにより例えば、ビアホールおよび配線溝の外側のバリア層が除去される。
【００２８】
上述したように、第２プラテン１０ｂの回転速度は第２プラテン回転速度８ｂである。第１研磨ヘッド６ａの回転速度は、第２ヘッド回転速度２６ｂである。第１プラテン回転速度８ａ（図３（ｂ）参照）と第２プラテン回転速度８ｂ（図４（ｃ）参照）とは同じである。一方、第１ヘッド回転速度２６ａ（図３（ｂ）参照）と第２ヘッド回転速度２６ｂ（図４（ｃ）参照）は異なる。
【００２９】
次に第２プラテン１０ｂおよび第１研磨ヘッド６ａの回転速度を一定に保ったまま、第２研磨パッド１２ｂに第１洗浄水（図示せず）を供給する。これにより、第２スラリー２２ｂが、第１半導体基板４ａおよび第２研磨パッド１２ｂから除去される。
【００３０】
第２処理と並行して、図４（ｂ）に示すように第１処理（図３（ｂ）参照）と同様の手順により、第３半導体基板４ｃの第３層２ｃを研磨する。
【００３１】
更に、第１半導体基板４ａの装着（図２（ａ）参照）と同様の手順により、第４半導体基板４ｄを第３研磨ヘッド６ｃに装着する（図４（ａ）参照）。第４半導体基板４ｄは、第４層２ｄを表面側に有する半導体基板である。第４層２ｄは第１材料を有し、第１層２ａと略同じ構造を有する。
【００３２】
第２処理（図４（ｃ）参照）の後、第１半導体基板４ａを第１研磨ヘッド６ａから脱着する。
【００３３】
第１半導体基板４ａを脱着した第１研磨ヘッド６ａには、第１材料を有する層が表面側に配置された新たな半導体基板を装着する。その後、装着、第１処理、第２処理および脱着を繰り返すことで、第１材料を有する層が表面側に配置された半導体基板を連続的に研磨する。
【００３４】
（２−２）検査
第２処理の後、第１半導体基板４ａの研磨面（前記第１処理および前記第２処理により生じる研磨面）を検査して、凹凸等の表面形状の欠陥を検出する。第１半導体基板４ａの表面は例えば、光学式の欠陥検査装置又はレーザ式の欠陥検査装置により検査する。光学式の欠陥検査装置は、半導体基板の表面画像を撮影し、撮影した表面画像を解析して欠陥を検出する装置である。レーザ式の欠陥検査装置は、半導体基板の表面にレーザ光を照射し、照射したレーザ光の散乱光を解析して欠陥を検出する装置である。
【００３５】
尚、第１材料がＣｕの場合、検査前に第１半導体基板４ａの表面を薄いＳｉＣ膜で覆い、Ｃｕの酸化を抑制することが好ましい。
【００３６】
図５及び図６は、第１及び第２処理後の第１半導体基板４ａの研磨面における欠陥分布の一例を示す図である。第１及び第２研磨装置２０ａ，２０ｂに異常が無い場合には、例えば図５に示すように、第１半導体基板４ａの研磨面には、点在する欠陥１００だけが観察される。欠陥１００は例えば、Ｃｕメッキ時のビアホールの埋め込み不良により生じた凹所である。
【００３７】
一方、第１又は第２研磨装置２０ａ，２０ｂに異常がある場合には、例えば図６に示すように、複数の欠陥１００が連なった円弧状の引っ掻き傷１０２（アークスクラッチ）が観察される。
【００３８】
図５及び図６には、光学式またはレーザ式の欠陥検査装置により検出される欠陥１００が示されている。これらの欠陥検査装置は、半導体基板表面の位置座標ごとに表面状態（例えば、平坦または凹凸）を判定して、欠陥を検出する装置である。従って欠陥１００は、半導体基板表面の位置座標ごとに検出される。このため、アークスクラッチ等の線欠陥は、線状に配置された欠陥の集団として検出される。
【００３９】
図７は、アークスクラッチ１０２を説明する図である。横軸（任意単位）は、半導体基板４に固定されたｘ軸である（後述する図９においても同様）。縦軸（任意単位）は、半導体基板４に固定されたｙ軸である（後述する図９においても同様）。
【００４０】
研磨パッドには、異物（例えば、スラリーの砥粒より大きい粒子等）が付着することがある。研磨パッドに付着した異物は図７に示すように、半導体基板４の表面に円弧状の軌跡１６を形成する。異物はこの軌跡１６に沿って移動し、アークスクラッチ１０２を研磨面に形成する。
【００４１】
ところで、アークスクラッチの深さは一定ではない。このため、アークスクラッチが浅い場所では、外観検査装置が反応しないことがある。従って図６に示すように、半導体基板の途中で途絶えたアークスクラッチ１０２が検出される。
【００４２】
図７の軌跡１６は例えば、以下のような手順により算出することができる。
【００４３】
まず、プラテンの回転運動に基づいて、研磨パッド上の定点の座標（x, y）の推移（時間変化）を算出する。次に研磨ヘッドの搖動等に基づいて、半導体基板の中心の座標の推移を算出する。更に研磨ヘッドの回転運動に基づいて、半導体基板に固定された座標軸の回転角度θ（ｘ軸に対する角度）の推移を算出する。
【００４４】
次に異物の座標（x ,y）の推移を、半導体基板に固定された座標軸に対する座標（x' ,y'）の推移に変換する。この変換は、半導体基板の中心の座標の推移および座標軸の回転角度θの推移に基づき行われる。その際、座標軸の平行移動に対する座標変換および座標軸の回転移動に対する座標変換を行う。
【００４５】
（２−３）第１欠陥または第２欠陥の検出
第１半導体基板４ａの検査後、欠陥検査装置を用いて検出した欠陥を分析して、第１研磨パッド１２ａ上の異物に起因する第１欠陥（アークスクラッチ）または第２研磨パッド１２ｂ上の異物に起因する第２欠陥（アークスクラッチ）の検出を試みる。
【００４６】
図８および図９は、第１欠陥１８ａ又は第２欠陥１８ｂを検出する方法を説明する図である。図８（ａ）は、第１研磨パッド１２ａ上の異物に起因する第１欠陥１８ａの一例である。図８（ｂ）は、第２研磨パッド１２ｂ上の異物に起因する第２欠陥１８ｂの一例である。
【００４７】
図９（ａ）は、第１研磨パッド１２ａ上の第１定点１４ａが第１処理（図３（ｂ）参照）において、第１層２ａに形成する第１軌跡１６ａの一例である。図９（ｂ）は、第２研磨パッド１２ｂ上の第２定点１４ｂが第２処理（図４（ｃ）参照）において、第１層２ａに形成する第２軌跡１６ｂの一例である。
【００４８】
第１欠陥１８ａ（図８（ａ）参照）は、第１軌跡１６ａ（図９（ａ）参照）の少なくとも一部１７ａに対応する欠陥である。第２欠陥１８ｂ（図８（ｂ）参照）は、第２軌跡１６ｂ（図９（ｂ）参照）の少なくとも一部１７ｂに対応する欠陥である。
【００４９】
第１研磨ヘッド６ａの回転速度は、第１研磨パッド１２ａ上と第２研磨パッド１２ｂ上で異なっている。このため定点１４ａ，１４ｂの軌跡は、第１研磨パッド１２ａ上と第２研磨パッド１２ｂ上で異なったものになる。
【００５０】
従って、第１及び第２研磨パッド１２ａ，１２ｂ上の定点の軌跡１６ａ，１６ｂと第１半導体基板４ａの研磨面の欠陥とを比較することで、第１又は第２研磨パッド上の異物に起因する第１又は第２欠陥１８ａ，１８ｂの検出が可能になる。従って、異物が付着した研磨パッドを特定することができる。
【００５１】
第１欠陥１８ａおよび第２欠陥１８ｂの検出方法の詳細は、後述する「（３）第１欠陥および第２欠陥の検出方法」で説明する。
【００５２】
（２−４）第１欠陥または第２欠陥が検出された場合の処理       
―研磨装置の調整―
第１処理および第２処理により生じた研磨面で第１欠陥１８ａが検出された場合には、第１欠陥１８ａの原因が第１研磨パッド１２ａに供給されないように第１研磨装置２０ａを調整する。
【００５３】
第１欠陥１８ａの原因は例えば、第１研磨パッド１２ａのドレッサ（図示せず）から剥離したダイヤモンド粒子である。ドレッサは半導体基板の研磨が終了する度に、研磨パッドの破損を修復して表面状態を一定に保つ装置である。第１欠陥１８ａの原因がドレッサにある場合には、ドレッサを交換または修理する。
【００５４】
第１スラリー２２ａが凝集して、第１欠陥１８ａの原因となることもある。この場合には、第１スラリー２２ａまたは第１スラリー２２ａの供給装置を交換または修理する。
【００５５】
第１研磨パッド１２ａが劣化して、第１欠陥１８ａの原因となることもある。この場合には、第１研磨パッド１２ａを交換する。
【００５６】
第１プラテン１０ａの近傍の部品に付着した汚れが剥離して、第１欠陥１８ａの原因となることもある。この場合には、第１プラテン１０ａの近傍を洗浄する。
【００５７】
研磨パッドは、研磨が終了する度にドレッサにより修復される。従って、研磨パッド上の異物は一時的には除去される。しかし異物の供給源を除去しない限り、再び研磨パッドに異物が供給され、欠陥（アークスクラッチ）が発生する。そこで、第１欠陥１８ａが検出された場合には、第１欠陥１８ａの原因が第１研磨パッド１２ａに供給されないように第１研磨装置２０ａを調整（修復）する。第１研磨装置２０ａの調整では例えば、第１研磨パッド１２ａに異物を供給する可能性がある部分（ドレッサ等）を重点的に検査し異物の供給源を特定する。
【００５８】
同様に、第１処理および第２処理により生じた研磨面で第２欠陥１８ｂが検出された場合には、第２欠陥１８ｂの原因が第２研磨パッド１２ｂに供給されないように第２研磨装置２０ｂを調整する。
【００５９】
―研磨および後工程―
第１研磨装置２０ａまたは第２研磨装置２０ｂの調整後、第１半導体基板４ａとは異なる第２半導体基板の表面側に形成された第２層を、第１研磨装置２０ａおよび第２研磨装置２０ｂにより研磨する。
【００６０】
第２半導体基板は、第１半導体基板４ａと同じ構造を有する半導体基板である。第２層は第１材料（例えば、Ｃｕ）を有し、第１層２ａと略同じ構造を有する層である。
【００６１】
第２層の研磨後、第１処理（図３（ｂ）参照）および第２処理（図４（ｃ）参照）とは異なる後工程（例えば、層間絶縁膜の形成）を、第２半導体基板に対して行う。
【００６２】
（２−５）第１欠陥および第２欠陥が検出されなかった場合の処理
第１欠陥１８ａおよび第２欠陥１８ｂが検出されなかった場合、第１半導体基板４ａに対して上記後工程（例えば、層間絶縁膜の形成）を行う。
【００６３】
（３）第１欠陥および第２欠陥の検出方法
（３−１）装置     
図１０は、欠陥検査装置により得られる欠陥のデータから第１欠陥１８ａまたは第２欠陥１８ｂを検出する検出装置２００を説明する図である。
【００６４】
検出装置２００は、例えばコンピュータである。
【００６５】
検出装置２００は例えば、図１０に示すように、演算部２０２と主記憶部２０４と補助記憶部２０６と入力部２０８と表示部２１０と通信部２１２とバス２１４とを有している。演算部２０２は例えば、ＣＰＵ（Central Processing Unit）である。
【００６６】
主記憶部２０４は例えば、ＲＡＭ（Random Access Memory）およびＲＯＭ（Read Only Memory）である。補助記憶部２０６は例えば、ＨＤ（Hard Disk）を格納したＨＤＤ（Hard Disk Drive）である。入力部２０８は例えば、キーボード及び／又はマウスである。表示部２１０は例えば、液晶ディスプレイ及び／又はプリンタである。通信部２１２は、例えばＮＩＣ（Network Interface Card）である。
【００６７】
演算部２０２は、検出装置２００の各ハードウエア２０２〜２１２を制御すると共に演算を実行する。演算部２０２は例えば、補助記憶部２０６に記録されたプログラムを主記憶部２０４（例えば、ＲＡＭ）にロードし、ロードしたプログラムを実行する。主記憶部２０４にはプログラム以外にも、演算途中のデータが一時的に記録される。
【００６８】
補助記憶部２０６には少なくとも、第１及び第２欠陥の検出方法（「（３−２）検出方法」参照）を演算部２０２に実行させるプログラム（以下、アークスクラッチ検出プログラムと呼ぶ）が記録されている。
【００６９】
通信部２１２は例えば、欠陥検査装置とデータの送受信を行う。
【００７０】
バス２１４には、演算部２０２と主記憶部２０４と補助記憶部２０６と入力部２０８と表示部２１０と通信部２１２とが接続されている。これらハードウエア間のデータの送受信は、バス２１４を介して行われる。オペレータは、入力部２０８および表示部２１０を用いて検出装置２００を操作する。
【００７１】
検出装置２００が起動されると、アークスクラッチ検出プログラムが補助記憶部２０６にロードされ、演算部２０２はオペレータの指令に従ってアークスクラッチ検出プログラムを実行する。
【００７２】
―データベース―
補助記憶部２０６には、アークスクラッチ検出プログラムに加え、第１データベースと第２データベースとが記録されている。
【００７３】
図１１は、第１データベース２１６ａおよび第２データベース２１６ｂの一例を説明する図である。図１２は、第１データベース２１６ａおよび第２データベース２１６ｂに登録されたデータを説明する図である。
【００７４】
第１データベース２１６ａには、第１プラテン１０ａ上の複数の定点が第１処理により第１層２ａに形成する軌跡をシミュレーションした第１曲線に含まれる複数の第１領域２１８それぞれ（図１２参照）の第１特徴２１９ａが記録されている。複数の定点の軌跡のうちの一つが、図９（ａ）を参照して説明した第１軌跡１６ａである。
【００７５】
第１特徴は例えば、第１領域２１８の縦横比（＝ｂ/ａ）、第１領域２１８の長手方向に沿った長さａ、第１領域２１８の始点２２０の位置、および第１領域２１８の終点２２２の位置の組合せである。始点２２０の位置は、例えば第１半導体基板４ａの中心Ｏを原点とする円座標の動径２２４である。同様に終点２２２の位置は、中心Ｏを原点とする円座標の動径２２６である。
【００７６】
第１データベース２１６ａは例えば、図１１（ａ）に示すように、表形式のデータベースである。第１データベース２１６ａの各行（１行目は除く）には、第１領域２１８の第１特徴および第１領域２１８の参考データが第１領域２１８毎に登録されている。第１列には例えば参考データとして、第１プラテン１０ａの識別子（例えば、PLATEN1）が記録されている。第２列には同じく参考データとして、第１プラテン１０ａ上における第１研磨ヘッド６ａの第１ヘッド回転速度２６ａ（例えば、５８）が記録されている。
【００７７】
第３列〜第６列にはそれぞれ第１領域２１８の第１特徴として、第１領域２１８の縦横比（例えば、0.04）、第１領域２１８に沿った長さ（例えば、15）、始点２２０の位置（例えば、１３）、および終点２２２の位置（例えば、１０）が記録されている。第１領域２１８に沿った長さ等の単位は例えば、ｃｍである。第１領域２１８は例えば、それぞれが互いに重なり合う領域である。
【００７８】
第２データベース２１６ｂには、第２プラテン１０ｂ上の複数の定点それぞれが第２処理により第１層２ａに形成する軌跡をシミュレーションした第２曲線に含まれる複数の第２領域それぞれの第２特徴が記録されている。複数の定点の軌跡のうちの一つが、図９（ｂ）を参照して説明した第２軌跡１６ｂである。
【００７９】
第２特徴２１９ｂは、第１特徴２１９ａと同様に例えば、第２領域の縦横比、第２領域の長さ、第２領域の始点の位置（例えば、動径）、および第２領域の終点の位置（例えば、動径）の組合せである。
【００８０】
第２データベース２１６ｂの構造は、図１１（ｂ）に示すように、第１データベース２１６ａの構造と略同じである。
【００８１】
第１データベースと第２データベースは、一つのデータベースに統合されていてもよい。
【００８２】
（３−２）検出方法
図１３は、欠陥検査装置により得られる欠陥のデータから第１欠陥１８ａまたは第２欠陥１８ｂを検出する方法のフローチャートである。
【００８３】
（３−２−１）検査データの取得（Ｓ２）
検出装置２００は、通信部２１２を介して欠陥検査装置から、第２処理（図４（ｃ）参照）後の第１半導体基板４ａの研磨面の欠陥の位置データを取得する。検出装置２００は取得したデータを例えば、表形式のデータ（以下、欠陥データ・ファイルと呼ぶ）として補助記憶部２０６に記録する。
【００８４】
図１４は、欠陥データ・ファイル２２８の一例を示す図である。欠陥データ・ファイル２２８の各行（１行目は除く）には、欠陥検査装置から取得した欠陥の位置データ（以下、欠陥データ）と参考データが記録される。図１７，１９，２３，２８，２９は、欠陥データ・ファイル２２８の推移を示す図である。
【００８５】
第１列には例えば参考データとして、第１半導体基板４ａが含まれるロットの識別子（例えば、LOT-A）が記録される。第２列には同じく参考データとして、第１及び第２処理の識別子（例えば、ＣＭＰ）が記録される。第３列には同じく参考データとして、第１半導体基板４ａの識別子（例えば、１７）が記録される。
【００８６】
第４列〜第５列にはそれぞれ欠陥データの一部として、欠陥が位置するチップ（例えば、後述する有効チップ、以下同様）のチップＸ値（例えば、１０）および欠陥が位置するチップのチップＹ値（例えば、２０）が記録される。第６列〜第７列にはそれぞれ欠陥データの一部として、欠陥のチップ内Ｘ座標（例えば、１０００）および欠陥のチップ内Ｙ座標（例えば、１０）が記録される。
【００８７】
チップとは、半導体基板を区画した領域のことである。各チップは、チップＸ値およびチップＹ値により識別可能である。チップＸ値およびチップＹ値については後述する。第８列の各セル（以下、判定セルと呼ぶ）には、判定フラグが記録される。第９列の各セル（以下、付加情報セルと呼ぶ）には、判定フラグに対応する付加情報が記録される。
【００８８】
（３−２−２）偏り判定（Ｓ４）
次に検出装置２００は、欠陥データ・ファイル２２８を参照して、研磨面における欠陥の分布が偏っているか否か判定する（Ｓ４）。欠陥の分布が偏っていると判定した場合に、次のステップＳ６に進む。欠陥の分布が偏っていないと判定した場合には、第１及び第２欠陥１８ａ，１８ｂの検出を終了する。
【００８９】
具体的には例えば、検出装置２００は先ず、欠陥１００の分布に対するクラスタリング係数αを算出する。次に検出装置２００は、算出したクラスタリング係数αが基準値（例えば、１．２）以上か否か判定する。クラスタリング係数αが基準値以上の場合、検出装置２００はステップＳ６に進む。クラスタリング係数αが基準値未満の場合、検出装置２００は第１及び第２欠陥１８ａ，１８ｂの検出を終了する。
【００９０】
―クラスタリング係数α―
半導体基板の研磨面に欠陥がランダムに分布している場合、半導体基板に含まれる有効チップのうち欠陥が存在しないチップの割合Yは、式（１）で表される。式（１）は、負の二項分布に基づく歩留り率モデル（例えば、ITRS（International Technology Roadmap for Semiconductors）の歩留り率モデル）から導出される。有効チップとは、半導体基板を区画したチップのうち半導体基板の外縁から離隔したチップのことである。すなわち有効チップとは、半導体基板の外縁により端部が切り取られないチップのことである。
【００９１】
【数１】
0006365252.tif 000002
【００９２】
Aはチップの面積、Dは単位面積あたりの欠陥の個数です。従って、A・Dはチップ1つ当たりの欠陥の平均個数である。αはクラスタリング係数αである。
【００９３】
欠陥が完全にランダムに分布している場合、クラスタリング係数αは１である。欠陥の分布が偏るほど、クラスタリング係数αは大きくなる。従って、半導体基板にシステマティク欠陥（「（３−２−３）システマティク欠陥の除去」参照）が存在する場合、クラスタリング係数αは大きくなる。
【００９４】
（３−２−３）システマティク欠陥の除去（Ｓ６〜Ｓ１０）
研磨面の欠陥１００は、プロセス装置で発生する異物に起因するランダムな欠陥と、プロセス装置の特性に起因する欠陥（以下、システマティク欠陥と呼ぶ）に分類できる。システマティク欠陥は高密度になり易くその結果、第１及び第２欠陥の検出を困難にする。
【００９５】
例えば、エッチング速度に偏り（所謂、面内分布）を有るエッチング装置により層間絶縁膜にビアホールを形成すると、ビアホールの開口径が特定の領域で大きくなる。このような領域では、層間絶縁膜上およびビアホール内に形成した導電膜がビアホール内で層間絶縁膜の表面より低くなる。この様な導電膜を研磨すると、研磨面に凹所（窪んだビア）が形成され欠陥になる。
【００９６】
そこで検出装置２００はステップＳ６〜Ｓ１０により、システマティク欠陥が発生する領域（以下、システマティク領域と呼ぶ）以外の領域から第１又は第２欠陥１８ａ，１８ｂを検出する。
【００９７】
図１５は、システマティク領域２３０の一例を示す図である。図１５に示すように、システマティク領域２３０は円環状になる場合が多い。
【００９８】
（３−２−３−１）欠陥密度の判定（Ｓ６）
検出装置２００は先ず、第１処理および第２処理により生じた研磨面における欠陥１００の平均密度D1（以下、第１平均密度と呼ぶ）が基準値（以下、第２基準値と呼ぶ）以上であるか否か判定する（Ｓ６）。
【００９９】
第１平均密度D1が第２基準値以上の場合、検出装置２００はステップＳ８に進む。第１平均密度D1が第２基準値未満の場合、検出装置２００はステップＳ１２に進む。ステップＳ６及びＳ８により、高密度に存在するシステマティク欠陥を検出することができる。
【０１００】
具体的には例えば、検出装置２００は先ず式（２）により、欠陥１００の第１平均密度D1を算出する。
【０１０１】
【数２】
0006365252.tif 000003
【０１０２】
Nは全有効チップ内の欠陥の総数、Aは有効チップの面積、N0は有効チップの総数である。欠陥の総数Nは例えば、欠陥データ・ファイル２２８の欠陥データ２３６の総数である。有効チップN0の総数も、欠陥データ・ファイル２２８に基づいて導出する。チップの面積Aは、検出装置２００に予め入力しておく。
【０１０３】
その後、検出装置２００は、算出した第１平均密度D1が第２基準値（例えば、0.5〜1.5ｃｍ-2）以上か否か判定する。第１平均密度D1が第２基準値以上の場合、検出装置２００はステップＳ８に進む。第１平均密度D1が第２基準値未満の場合、検出装置２００はステップＳ１２に進む。
【０１０４】
（３−２−３−２）システマティク領域内の欠陥密度の判定（Ｓ８）
検出装置２００は、研磨面内のシステマティク領域２３０（所定の領域）における欠陥の第２平均密度D2が第３基準値（例えば、0.5〜1.5ｃｍ-2）以上であるか否か判定する（Ｓ８）。
【０１０５】
具体的には例えば、検出装置２００は先ず式（３）により、システマティク領域２３０内の欠陥１００の第２平均密度D2を算出する。
【０１０６】
【数３】
0006365252.tif 000004
【０１０７】
ｎは、システマティク領域２３０内の欠陥１００（面積の半分以上がシステマティク領域２３０に含まれるチップ内の欠陥、以下同様）の総数である。Aは有効チップの面積である。ｎ0は、システマティク領域２３０内の有効チップ（面積の半分以上がシステマティク領域２３０に含まれる有効チップ）の総数である。ｎおよびｎ0の総数は、欠陥データ・ファイル２２８に基づいて導出することができる。
【０１０８】
その後、検出装置２００は、算出した第２平均密度D2が第３基準値（例えば、0.5〜1.5ｃｍ-2）以上か否か判定する。
【０１０９】
第２平均密度D2が第３基準値以上の場合、検出装置２００は、ステップＳ１０に進む。第２平均密度D2が第３基準値未満の場合、検出装置２００はステップＳ１２に進む。
【０１１０】
―システマティク領域の変形例―
図１５に示すシステマティク領域２３０は円環状である。しかし、システマティク領域は円環状とは限らない。図１６は、セクタ状のシステマティク領域を取り扱う方法を説明する図である。
【０１１１】
図１６には、研磨面を動径方向ｒと偏角θ方向で区切った複数のセクタ領域２３２と中心領域２３４（以下、セクタ等２３２，２３４と呼ぶ）とが示されている。システマティク欠陥は、一つ又は複数のセクタ領域等２３２，２３４に亘って局在することがある。この様な場合は、一つ又は複数のセクタ等２３２，２３４をシステマティク領域として取り扱う。
【０１１２】
（３−２−３−３）システマティク領域外欠陥の検出（Ｓ１０）
検出装置２００は、第２平均密度D2が第３基準値以上の場合、システマティク２３０外の欠陥を検出する。
【０１１３】
具体的には例えば、検出装置２００は先ず、欠陥データ・ファイル２２８（図１４参照）に記録された各欠陥データ２３６に対応する欠陥１００が、システマティク領域２３０に含まれているか否か判定する。判定は例えば、欠陥データ２３６のチップＸ値およびチップＹ値に基づいて行われる。判定は、欠陥１００の基板内座標に基づいて行われてもてもよい。基板内座標は、第１半導体基板４ａに固定された座標軸に対する座標である。
【０１１４】
検出装置２００は判定結果を、欠陥データ・ファイル２２８の判定セルに記録する。欠陥データ２３６に対応する欠陥がシステマティク領域２３０に含まれる場合、検出装置２００は例えば図１７に示すように、判定セル２４４に「システマティク領域」と記録する。検出装置２００はこのような処理を、欠陥データ・ファイル２２８内の全ての欠陥データ２３６に対して行う。すると、システマティク領域２３０外の欠陥だけが判定セル２４４に「システマティク領域」と記載されていない状態になる。以上により、システマティク領域２３０外の欠陥が検出される。
【０１１５】
その後検出装置２００は、判定セル２４４に「システマティク領域」と記録された欠陥データ２３６を、欠陥データ・ファイル２２８から削除する。
【０１１６】
（３−２−４）第１クラスタの検出（Ｓ１２）
図１８は、第１クラスタの検出工程（Ｓ１２）を説明する図である。
【０１１７】
システマティク欠陥の除去後、検出装置２００は欠陥１００の集団うち、欠陥１００を含む所定サイズのセル領域２４０（図１８参照）が重なり合い、重なり合ったセル領域２４０の個数が第１基準値以上である第１集団２３８ａを検出する。
【０１１８】
具体的には例えば、検出装置２００は、欠陥１００の基板内座標に基づいてセル領域２４０が重なり合うか否か判定する。セル領域２４０の一辺のサイズは例えば、２〜8ｍｍである。
【０１１９】
検出装置２００は更に、重なり合ったセル領域２４０の個数が第１基準値（例えば、３〜５）以上であるか否か判定する。検出装置２００は重なり合ったセル領域２４０の個数が第１基準値以上の場合、重なり合ったセル領域２４０内の欠陥１００の欠陥データ２３６（図１９参照）の判定セル２４４に、例えば「クラスタ」と記録する。検出装置２００は更に、該欠陥データ２３６の付加情報セル２４５に、第１クラスタ２３８ａの識別子（例えば、１、２、３・・・）を記録する。これにより、第１クラスタが検出される。
【０１２０】
その後、検出装置２００は判定セル２４４に「クラスタ」と記録されていない欠陥データ２３６を、欠陥データ・ファイル２２８から削除する。
【０１２１】
以上のように欠陥密度が高い場合、第１クラスタ２３８ａは、システマティク領域２３０外から検出される（Ｓ６→Ｓ８→Ｓ１０→Ｓ１２）。従って実施の形態１によれば、システマティク欠陥が存在する場合でも、第１及び第２欠陥を容易に検出することができる。
【０１２２】
―基板内座標の算出方法―
図２０は、基板内座標の算出方法を説明する図である。
【０１２３】
図２０には、第１半導体基板４ａを区画した領域２４６（チップ）が示されている。図２０には更に、第１半導体基板４ａの中心Ｏと原点チップ２５２とが示されている。原点チップ２５２は、中心Ｏに隣接するチップ２４６から選択される。
【０１２４】
欠陥データ・ファイル２２８（図１４参照）の「チップ−Ｘ」の列には、原点チップ２５２からＸ軸２４８に沿って数えた各チップ２４６の順番（チップＸ値）が記録されている。欠陥データ・ファイル２２８の「チップ−Ｙ」の列には、原点チップ２５２からＹ軸方向２５０に沿って数えた各チップ２４６の順番（チップＹ値）が記録されている。
【０１２５】
欠陥１００の基板内座標を算出するには先ず、欠陥１００を含むチップ２４６のチップＸ値（例えば、１）を、欠陥データ・ファイル２２８から取得する。次に、取得したチップＸ値と各チップのサイズから、欠陥１００を含むチップ２４６の頂点２５４と原点チップ２５２の頂点２５６とのＸ軸２４８に沿った距離（以下、Ｘ軸方向の頂点間距離と呼ぶ）を算出する。次に、Ｘ軸方向の頂点間距離Ｌ1および原点チップ２５２の頂点２５６と基板中心ＯとのＸ軸２４８に沿った距離Ｌ２から、欠陥１００を含むチップ２４６の頂点２５４の基板内Ｘ座標（＝Ｌ１+Ｌ２）を算出する。各チップのサイズは予め、検出装置２００に予め入力しておく。同様に、欠陥１００を含むチップ２４６の頂点２５４の基板内Ｙ座標を算出する。これにより、欠陥１００を含むチップ２４６の頂点２５４の基板内座標が算出される。
【０１２６】
次に欠陥１００のチップ内座標（チップ内−Ｘ座標およびチップ内−Ｙ座標）を、欠陥データ・ファイル２２８から取得する。取得したチップ内座標および欠陥１００を含むチップ２４６の頂点２５４の基板内座標から、欠陥１００の基板内座標を算出する。
【０１２７】
以上により、欠陥１００の基板内座標が算出される。
【０１２８】
（３−２−５）線状欠陥の検出（Ｓ１４）
（３−２−５−１）第２クラスタの検出
図２１，２２，２４は、第２クラスタの検出工程を説明する図である。
【０１２９】
検出装置２００は、第１クラスタ２３８ａ（第１集団）のうち欠陥１００（図２１参照）が直線２５８（又は、曲線）に沿って配置されている第２クラスタ２３８ｂ（第２集団）を検出する（Ｓ１４）。
【０１３０】
具体的には例えば、検出装置２００は後述する式（４）に基づいて、第１クラスタ２３８ａ内の欠陥１００が直線２５８に沿って配置されている否か判定（以下、ライン判定と呼ぶ）する。
【０１３１】
検出装置２００は更に、欠陥１００が直線２５８に沿って配置されていると判定した第１クラスタ２３８ａに含まれる各欠陥１００の判定セル２４４（図２３参照）に「ライン」と記録する。検出装置２００は更に、上記第１クラスタ２３８ａに含まれる各欠陥１００の付加情報セル２４５（図２３参照）に、第２クラスタ２３８ｂの識別子（例えば、１、２、３・・・）を記録する。これにより、第２クラスタ２３８ｂが検出される。
【０１３２】
検出装置２００は、ステップＳ１２で検出した全ての第１クラスタ２３８ａに対してライン判定を行い、その結果を欠陥データ・ファイル２２８に記録する。
【０１３３】
―ライン判定―
ライン判定は例えば、式（４）のP値（Sean P. Cunningham and Scott MacKinnon, "Statistical Methods for Visual Defect Metrology", IEEE,VOL. 11, pp.48 - 53, 1998）に基づいて行われる。
【０１３４】
【数４】
0006365252.tif 000005
【０１３５】
Xは、欠陥１００のX座標（基板座標系における座標）である。Yは、欠陥１００のY座標（基板座標系における座標）である。θは角度である。
【０１３６】
図２２は、θに対するP値の変化を示す図である。縦軸はP値である。横軸はθである。図２２には、複数の欠陥１００に対するP値の変化が示されている。各欠陥１００が直線に沿って配置されている場合ｐ値は、図２２に示すようにある微小範囲２６０に収束する。微小範囲２６０は、θが一定（例えば、１２５°）の領域である。この微小範囲２６０の幅ΔＰが狭くなるほど、各欠陥１００と直線２５８の乖離は小さくなる。
【０１３７】
従って、微小範囲２６０の幅ΔＰが基準値以下であるか否か判定することで、欠陥１００が直線に沿って配置されているか否か判定できる。具体的には例えば、微小範囲２６０の幅が予め設定した基準値以下の場合に、検出装置２００は欠陥１００が直線に沿って配置されていると判定する。
【０１３８】
（３−２−５−２）第３クラスタの検出
図２４は、第３クラスタの検出工程を説明する図である。
【０１３９】
検出装置２００は、図２４（ａ）および図２４（ｂ）に示すように、第２クラスタ２３８ｂを少なくとも１つ含み欠陥１００が直線２５８または曲線２６２に沿って配置された第３クラスタ２３８ｃ（第３集団）を検出する。
【０１４０】
具体的には例えば、検出装置２００は図２４（ａ）に示すように、第２クラスタ２３８ｂを含む最小の矩形領域２６６を所定サイズ、長手方向に拡張する。検出装置２００は、矩形領域２６６の拡張部分２６８に欠陥１００が含まれる場合には、この欠陥１００と第２クラスタ２３８ｂとを含む第３クラスタ２３８ｃを検出する。
【０１４１】
拡張部分２６８に欠陥１００が含まれない場合には、検出装置２００は、第２クラスタ２３８ｂを第３クラスタ２３８ｃとして検出する。
【０１４２】
図２４（ｂ）に示すように、矩形領域２６６の拡張部分２６８同志が重なる場合には、それぞれの矩形領域２６６内の第２クラスタ２３８ｂと拡張部分２６８に含まれる欠陥１００とを含む第３クラスタ２３８ｃを検出する。第３クラスタ２３８ｃは、線状の欠陥（線状欠陥）である。
【０１４３】
検出装置２００は第３ラスタ２３８ｃを検出すると、第３クラスタ２３８ｃに含まれる各欠陥の判定セル２４４（図２３参照）に再度「ライン」と記録する。検出装置２００は更に、第３クラスタ２３８ｃに含まれる各欠陥の付加情報セル２４５（図２３参照）に第３クラスタ２３８ｃの識別子（例えば、１、２、３・・・）を記録する。これにより、第３クラスタ２３８ｃが検出される。
【０１４４】
その後、検出装置２００は判定セル２４４に「ライン」と記録されていない欠陥データ２３６を、欠陥データ・ファイル２２８から削除する。
【０１４５】
（３−２−６）第１欠陥または第２欠陥の検出（Ｓ１６）
図２５は、第１欠陥または第２欠陥の検出工程Ｓ１６（図１３参照）の一例を説明するフローチャートである。
【０１４６】
検出装置２００は先ず、第１データベース２１６ａ（図１１（ａ）参照）に登録された第１特徴２１９ａの何れかが第３クラスタ２３８ｃ（図２４（ａ）及び（ｂ）参照）の特徴に対応するか否か判定（以下、一致判定と呼ぶ）する（Ｓ２０）。この時、検出装置２００は第１データベース２１６ａを参照する。第３クラスタ２３８ｃの特徴を以下、第３特徴と呼ぶ。
【０１４７】
第１特徴２１９ａ（図１１（ａ）参照）の何れかが第３特徴に対応する場合、検出装置２００は、第３クラスタ２３８ｃを第１欠陥１８ａ（図８（ａ）参照）として検出する（Ｓ２０→Ｓ２２）。
【０１４８】
第１特徴２１９ａの何れもが第３特徴に対応しない場合、検出装置２００は、第２データベース２１６ｂ（図１１（ｂ）参照）に登録された第２特徴２１９ｂの何れかが第３クラスタ２３８ｃの第３特徴に対応するか否か判定する（Ｓ２０→Ｓ２４）。この時、検出装置２００は第２データベース２１６ｂを参照する。
【０１４９】
第２特徴２１９ｂ（図１１（ｂ）参照）の何れかが第３特徴に対応する場合、検出装置２００は、第３クラスタ２３８ｃを第２欠陥１８ｂ（図８（ｂ）参照）として検出する（Ｓ２４→Ｓ２６）。
【０１５０】
検出装置２００は、全ての第３クラスタ２３８ｃ（線状の欠陥）に対して、ステップＳ２０〜Ｓ２６を行う（Ｓ２８）。
【０１５１】
以上の例では、第１欠陥１８ａを検出すると第２欠陥１８ｂの検出は行われない。しかし、第１欠陥１８ａを検出した場合であっても、第２欠陥１８ｂの検出を試みてもよい。
【０１５２】
―第３特徴の一例−
図２６は、第３クラスタ２３８ｃの第３特徴を説明する図である。なお図２６の第３クラスタ２３８ｃは、第２クラスタ２３８ｂを一つ含むクラスタである。
【０１５３】
第３特徴は例えば、第３クラスタ２３８ｃの縦横比（＝ｃ/ｄ、図２６参照）、第３クラスタ２３８ｃの長手方向に沿った長さｃ、第３クラスタ２３８ｃの始点２７０の位置、および第３クラスタ２３８ｃの終点２７２の位置の組合せである。
【０１５４】
始点２７０は例えば、第３クラスタ２３８ｃに含まれる欠陥１００のうち基板内Ｘ座標が最小の欠陥である。終点２７２は例えば、第３クラスタ２３８ｃに含まれる欠陥１００のうち基板内Ｘ座標が最大の欠陥１００である。始点２７０および終点２７２の位置は、例えば第１半導体基板４ａの中心Ｏに対する動径である。
【０１５５】
―一致判定の一例―
図２７は、一致判定の一例を説明するフローチャートである。
【０１５６】
検出装置２００は一致判定の前に、第３クラスタ２３８ｃの第３特徴を算出し、例えば補助記憶部２０６に記録する。検出装置２００は記録した第３特徴を呼び出して、一致判定を行う。
【０１５７】
一致判定では、検出装置２００は先ず変数Ｉに０を代入する（Ｓ３０）。次に検出装置２００は、第１データベース２１６ａ（図１１（ａ）参照）に記録された「縦／横の比」と、第３クラスタ２３８ｃ（図２６参照）の「縦横比」とを比較する（Ｓ３２）。
【０１５８】
両者の誤差が１０％以下の場合（形状一致度≧０．９）、検出装置２００は変数Ｉに１を加える（Ｓ３４）。その後、検出装置２００はステップＳ３６に進む。一方、両者の誤差が１０％より大きい場合には、検出装置２００は直ちにステップＳ３６に進む。
【０１５９】
次に検出装置２００は、第１データベース２１６ａ（図１１（ａ）参照）に記録された「始点位置」および「終点位置」と、第３クラスタ２３８ｃ（図２６参照）の始点位置２７０および終点位置２７２とを比較する（Ｓ３６）。
【０１６０】
始点位置の誤差が１０％以下で更に終点位置の誤差が１０％以下の場合（位置一致度≧０．９）、検出装置２００は変数Ｉに１を加える（Ｓ３８）。その後、検出装置２００はステップＳ４０に進む。一方、始点位置の誤差および終点位置の誤差の何れかが１０％より大きい場合、検出装置２００は直ちにステップＳ４０に進む。
【０１６１】
次に検出装置２００は、第１データ・ファイル２１６ａ（図１１（ａ）参照）に記録された「長さ」と、第３クラスタ２３８ｃ（図２６参照）の長さｃとを比較する（Ｓ４０）。
【０１６２】
両者の誤差が１０％以下の場合（長さ一致度≧０．９）、検出装置２００は変数Ｉに１を加える（Ｓ４２）。その後、検出装置２００はステップＳ４４に進む。一方、両者の誤差が１０％より大きい場合、検出装置２００は直ちにステップＳ４４に進む。
【０１６３】
次に検出装置２００は、変数Ｉが２以上であるか否か判定する（Ｓ４４）。変数Ｉが２以上の場合、検出装置２００は、第３クラスタ２３８ｃ内の各欠陥に対応する欠陥データ２３６（図２８参照）の判定セル２４４に例えば「第１欠陥」と記録する。これにより第１欠陥１８ａ（図８（ａ）参照）が検出される。
【０１６４】
その後、検出装置２００は判定セル２４４に「第１欠陥」と記録されていない欠陥データ２３６を、欠陥データ・ファイル２２８から削除する（図２９参照）。
【０１６５】
以上の例では、検出装置２００が第１欠陥又は第２欠陥を検出する。しかし、人間が目視により第１軌跡１６ａおよび第２軌跡１６ｂと研磨面上のアークスクラッチとを比較して、第１欠陥又は第２欠陥を検出してもよい。
【０１６６】
発明者等は従来、研磨ヘッドの回転速度を変えずに、複数のプラテンで連続的にＣＭＰを行っていた。このため、欠陥の原因（例えば、ドレッサのダイヤモンド粒子）が供給されるプラテンの特定は困難であった。
【０１６７】
一方、実施の形態１によれば、プラテン毎に研磨ヘッドの回転速度を変えるので、研磨面に生じる欠陥（アークスクラッチ）から、欠陥の原因が供給されるプラテンを特定できる。従って、アークスクラッチの原因の供給源を除去することが容易になる。
【０１６８】
（実施の形態２）
実施の形態２は実施の形態１に類似している。従って、実施の形態１と共通する部分については、説明を省略する。
【０１６９】
実施の形態１では、第１層２ａをスラリーで研磨した後、第１研磨ヘッド６ａの回転速度を変えずに第１層２ａを洗浄水で洗浄する。一方、実施の形態２では、第１層２ａをスラリーで研磨した後、第１研磨ヘッド６ａの回転速度を変えて第１層２ａを洗浄水で洗浄する。
【０１７０】
（１）装置
実施の形態２用いるＣＭＰ装置は、実施の形態１のＣＭＰ装置（図１参照）と略同じものである。
【０１７１】
（２）製造方法
（２−１）研磨
図３０〜図３４は、実施の形態２の研磨工程を説明する図である。
【０１７２】
（２−１−１）半導体基板の装着（図３０（ａ）参照）
図３０（ａ）に示すように、第１層２ａを表面側に有する第１半導体基板４ａを裏面側で、第１研磨ヘッド６ａに装着（保持）する。
【０１７３】
（２−１−２）第１スラリーによる研磨（図３１（ｂ）参照）
次に図３１（ｂ）に示すように、第１研磨ヘッド６ａを第１ヘッド回転速度２６ａで回転させつつ第１層２ａを、第１プラテン回転速度８ａで回転している第１プラテン１０ａ上の第１研磨パッド１２ａに押し当てる（第１処理）。この際、第１研磨パッド１２ａに第１スラリー２２ａを供給しながら、第１研磨ヘッド６ａと第１プラテン１０ａとを回転させる。
【０１７４】
（２−１−３）第１洗浄水による洗浄（図３２（ｂ）参照）
次に図３２（ｂ）に示すように、第１研磨ヘッド６ａを第３ヘッド回転速度２６ｃで回転させつつ第１層２ａを、第３プラテン回転速度８ｃで回転している第１プラテン１０ａ上の第１研磨パッド１２ａに押し当てる（第３処理）。この際、第１研磨パッド１２ａに第１洗浄水２４ａを供給しながら、第１研磨ヘッド６ａと第１プラテン１０ａとを回転させる。
【０１７５】
第３ヘッド回転速度２６ｃは、第１ヘッド回転速度２６ａとは異なっている。一方、第３プラテン回転速度８ｃと第１プラテン回転速度８ａは同じである。
【０１７６】
（２−１−４）第２スラリーによる研磨（図３３（ｃ）参照）
次に図３３（ｃ）に示すように、第１研磨ヘッド６ａを第２ヘッド回転速度２６ｂで回転させつつ第１層２ａを、第２プラテン回転速度８ｂで回転している第２プラテン１０ｂ上の第２研磨パッド１２ｂに押し当てる（第２処理）。この際、第２研磨パッド１２ｂに第２スラリー２２ｂを供給しながら、第１研磨ヘッド６ａと第２プラテン１０ｂとを回転させる。
【０１７７】
第２ヘッド回転速度２６ｂは、第１ヘッド回転速度２６ａおよび第３ヘッド回転速度２６ｃとは異なっている。一方、第２プラテン回転速度８ｂは、第１プラテン回転速度８ａおよび第３プラテン回転速度８ｃと同じである。
【０１７８】
（２−１−５）第２洗浄水による洗浄（図３４（ｃ）参照）
次に、第１研磨ヘッド６ａを第４ヘッド回転速度２６ｄで回転させつつ第１層２ａを、第４プラテン回転速度８ｄで回転している第２プラテン１０ｂ上の第２磨パッド１２ｂに押し当てる（第４処理）。この際、第２研磨パッド１２ｂに第２洗浄水２４ｂを供給しながら、第１研磨ヘッド６ａと第２プラテン１０ｂとを回転させる。
【０１７９】
第４ヘッド回転速度２６ｄは第１ヘッド回転速度２６ａ、第２ヘッド回転速度２６ｂおよび第３ヘッド回転速度２６ｃとは異なっている。一方、第４プラテン回転速度８ｄは、第１プラテン回転速度８ａ、第２プラテン回転速度８ｂおよび第３プラテン回転速度８ｃと同じである。
【０１８０】
（２−２）検査
第４処理の後、実施の形態１と同様の手順により、第１半導体基板４ａの研磨面（第１処理〜第４処理により生じる研磨面）の外観を検査して、凹凸等の欠陥を検出する。
【０１８１】
（２−３）第１〜第４欠陥の検出
第１半導体基板４ａの検査後、欠陥検査装置を用いて検出した欠陥を分析して、第１欠陥〜第４欠陥の検出を試みる。
【０１８２】
実施の形態２の第１欠陥は、第１処理の間に第１研磨パッド１２ａ上の異物により第１半導体基板４ａの研磨面に生じた欠陥である。第１欠陥は、第１処理（図３１（ｂ）参照）により第１研磨パッド１２ａ上の第１定点が第１層２ａに形成する第１軌跡の少なくとも一部に対応する。
【０１８３】
実施の形態２の第２〜第４欠陥についても同様である。すなわち、第２欠陥は第２処理の間に、第２研磨パッド１２ｂ上の異物により第１半導体基板４ａの研磨面に生じた欠陥である。第２欠陥は、第２処理（図３３（ｃ）参照）により第２研磨パッド１２ｂ上の第２定点が第１層２ａに形成する第３軌跡の少なくとも一部に対応する。
【０１８４】
第３欠陥は第３処理の間に、第１研磨パッド１２ａ上の異物により第１半導体基板４ａの研磨面に生じた欠陥である。第３欠陥は、第３処理（図３２（ｂ）参照）により第１研磨パッド１２ａ上の第３定点が第１層２ａに形成する第３軌跡の少なくとも一部に対応する。
【０１８５】
第４欠陥は第４処理の間に、第２研磨パッド１２ｂ上の異物により第１半導体基板４ａの研磨面に生じた欠陥である。第４欠陥は、第４処理（図３４（ｃ）参照）により第２研磨パッド１２ｂ上の第４定点が第１層２ａに形成する第４軌跡の少なくとも一部に対応する。
【０１８６】
第１欠陥〜第４欠陥は、実施の形態１と同様の手順により検出する（「（３）第１〜第４欠陥の検出方法」参照）。
【０１８７】
（２−４）第１〜第４欠陥が検出された場合の処理
―研磨装置の調整―
第１欠陥又は第３欠陥が検出された場合には、第１欠陥または第３欠陥の原因が第１研磨パッド１２ａに供給されないように第１研磨装置２０ａを調整する。
【０１８８】
第１欠陥が検出され第３欠陥が検出されない場合には例えば、第１洗浄水および第１洗浄水の供給装置以外の部分を重点的に調整する。第１欠陥が検出されず第３欠陥が検出される場合には例えば、第１洗浄水または第１洗浄水の供給装置を重点的に調整する。
【０１８９】
第２欠陥又は第４欠陥が検出された場合には、第２欠陥または第４欠陥の原因が第２研磨パッド１２ｂに供給されないように第２研磨装置２０ｂを調整する。
【０１９０】
第２欠陥が検出され第４欠陥が検出されない場合には例えば、第２洗浄水および第２洗浄水の供給装置以外を重点的に調整する。第２欠陥が検出されず第４欠陥が検出される場合には例えば、第２洗浄水または第２洗浄水の供給装置を重点的に調整する。
【０１９１】
―研磨および後工程―
第１研磨装置２０ａまたは第２研磨装置２０ｂの調整後、実施の形態１と同様、第１半導体基板４ａとは異なる第２半導体基板の表面側に形成された第２層を、第１研磨装置２０ａおよび第２研磨装置２０ｂにより研磨する。
【０１９２】
その後、第１〜第４処理とは異なる後工程（例えば、層間絶縁膜の形成）を、第２半導体基板に対して行う。
【０１９３】
（２−５）第１〜第４欠陥が検出されなかった場合の処理
第１〜第４欠陥が検出されなかった場合には、上記後工程（例えば、層間絶縁膜の形成）を第１半導体基板４ａに対して行う。
【０１９４】
（３）第１〜第４欠陥の検出方法
第１〜第４欠陥は、実施の形態１と同様の手順により検出される（実施の形態１の「（３）第１欠陥および第２欠陥の検出方法」参照）。
【０１９５】
実施の形態２の検出装置２００（図１０参照）の補助記憶部２０６には、第１〜第４データベースが記録されている。
【０１９６】
実施の形態２の第１データベースには、第１プラテン１０ａ上の複数の定点それぞれが実施の形態２の第１処理により第１層２ａに形成する軌跡をシミュレーションした第１曲線に含まれる複数の第１領域それぞれの第１特徴が記録されている。
【０１９７】
第２〜第４データベースについても同様である。すなわち、第２データベースには、第２プラテン１０ｂ上の複数の定点それぞれが実施の形態２の第２処理により第１層２ａに形成する軌跡をシミュレーションした第２曲線に含まれる複数の第２領域それぞれの第２特徴が記録されている。
【０１９８】
第３データベースには、第１プラテン１０ａ上の複数の定点それぞれが実施の形態２の第３処理により第１層２ａに形成する軌跡をシミュレーションした第３曲線に含まれる複数の第３領域それぞれの特徴が記録されている。
【０１９９】
第４データベースには、第２プラテン１０ｂ上の複数の定点それぞれが実施の形態２の第４処理により第１層２ａに形成する軌跡をシミュレーションした第４曲線に含まれる複数の第４領域それぞれの特徴が記録されている。
【０２００】
検出装置２００は、これら第１〜第４データベースを参照して、第１〜第４欠陥の検出を試みる。
【０２０１】
実施の形態２では、ステップ（「第１スラリーによる研磨」等）毎に研磨ヘッドの回転速度を変える。このため実施の形態２によれば、欠陥（アークスクラッチ）の原因が供給されるステップを特定することができる。従って実施の形態２によれば、実施の形態１より容易に、欠陥の原因を除去することができる。
【０２０２】
（実施の形態３）
実施の形態３は実施の形態１に類似している。従って、実施の形態１と共通する部分については、説明を省略する。
【０２０３】
実施の形態１では、第１層２ａを第１プラテン１０ａで研磨した後、第１研磨ヘッド６ａの回転速度を変えて第１層２ａを第２プラテン１０ｂで研磨する。一方、実施の形態２では、第１層２ａを第１プラテン１０ａで研磨した後、第１プラテン１０ａとは回転速度が異なる第２プラテン１０ｂで第１層２ａを研磨する。
【０２０４】
（１）装置
実施の形態３の半導体装置の製造方法に用いるＣＭＰ装置は、実施の形態１のＣＭＰ装置（図１参照）と略同じものである。
【０２０５】
（２）製造方法
（２−１）研磨
実施の形態３では、実施の形態１と同様に、第１処理（図３（ｂ）参照）により第１層２ａを研磨し、その後洗浄する。第１処理の間、第１プラテン１０ａおよび第１研磨ヘッド６ａの回転速度８ａ，２６ａは一定に保たれる。
【０２０６】
更に、実施の形態１と同様に、第２処理（図４（ｃ）参照）により第１層２ａを研磨し、その後洗浄する。第２処理の間、第２プラテン１０ｂおよび第２研磨ヘッド６ｂの回転速度８ｂ，２６ｂは一定に保たれる。
【０２０７】
第１ヘッド速度２６ａ（図３（ｂ）参照）と第２ヘッド速度２６ｂ（図４（ｃ）参照）は同じである。一方、第１プラテン速度８ａ（図３（ｂ）参照）と第２プラテン速度８ｂ（図４（ｃ）参照）は異なる。
【０２０８】
（２−２）検査
実施の形態１と同様の手順により、第１半導体基板４ａの研磨面を検査する。
【０２０９】
（２−３）第１欠陥または第２欠陥の検出
検出装置２００は、実施の形態１と同様の手順により、第１欠陥または第２欠陥の検出を試みる。
【０２１０】
但し、欠陥検出の際に参照するデータベースの内容が、実施の形態１のデータベースの内容とは異なっている。
【０２１１】
実施の形態３の第１データベースには、第１プラテン１０ａ上の複数の定点それぞれが実施の形態３の第１処理により第１層２ａに形成する軌跡をシミュレーションした第１曲線に含まれる複数の第１領域それぞれの第１特徴が記録されている。
【０２１２】
実施の形態３の第２データベースには、第２プラテン１０ｂ上の複数の定点それぞれが実施の形態３の第２処理により第１層２ａに形成する軌跡をシミュレーションした第２曲線に含まれる複数の第２領域それぞれの第２特徴が記録されている。
【０２１３】
（２−４）第１欠陥または第２欠陥が検出された場合の処理       
第１欠陥または第２欠陥が検出された場合、実施の形態１と同様の手順により、第１研磨装置２０ａまたは第２研磨装置２０ｂを調整する。次に、実施の形態１と同様の手順により、第１半導体基板４ａとは異なる第２半導体基板４ｂを研磨する。
【０２１４】
その後、第１及び第２処理とは異なる後工程（例えば、層間絶縁膜の形成）を、第２半導体基板に対して行う。
【０２１５】
（２−５）第１欠陥および第２欠陥が検出されなかった場合の処理
第１欠陥および第２欠陥が検出されなかった場合、実施の形態１と同様に、上記後工程（例えば、層間絶縁膜の形成）を、第１半導体基板に対して行う。
【０２１６】
実施の形態３では、プラテン毎に回転速度を変える。従って実施の形態３によれば、半導体基板の研磨面に生じる欠陥の形状等から、欠陥の原因が供給されるプラテンを特定することができる。従って実施の形態３によれば、欠陥の原因を容易に除去することができる。
【０２１７】
（実施の形態４）
実施の形態４は実施の形態２に類似している。従って、実施の形態２と共通する部分については、説明を省略する。
【０２１８】
実施の形態２では、ステップ毎に研磨ヘッドの回転速度を変える。一方、実施の形態４では、ステップ毎にプラテンの回転速度を変える。
【０２１９】
（１）装置
実施の形態４の半導体装置の製造方法に用いるＣＭＰ装置は、実施の形態１のＣＭＰ装置（図１参照）と同じものである。
【０２２０】
（２）製造方法
（２−１）研磨
実施の形態３では、実施の形態２と同様に、第１処理（図３１（ｂ）参照）、第２処理（図３３（ｃ）参照）、第３処理（図３２（ｂ）参照）および第４処理（図３４（ｃ）参照）により第１層２ａを研磨する。
【０２２１】
但し、第１ヘッド回転速度２６ａ（図３１（ｂ）参照）、第２ヘッド回転速度２６ｂ（図３３（ｃ）参照）、第３ヘッド回転速度２６ｃ（図３２（ｂ）参照）および第４ヘッド回転速度２６ｄ（図３４（ｃ）参照）は同じである。一方、第１プラテン回転速度８ａ（図３１（ｂ）参照）、第２プラテン回転速度８ｂ（図３３（ｃ）参照）、第３プラテン回転速度８ｃ（図３２（ｂ）参照）および第４プラテン回転速度８ｄ（図３４（ｃ）参照）は互いに異なっている。
【０２２２】
（２−２）検査
実施の形態２と同様の手順により、第１半導体基板４ａの研磨面を検査する。
【０２２３】
（２−３）第１〜第４欠陥の検出
検出装置２００は、実施の形態２と同様の手順により、第１〜第４欠陥の検出を試みる。
【０２２４】
但し、欠陥の検出の際に参照するデータベースの内容が、実施の形態２のデータベースの内容とは異なっている。
【０２２５】
実施の形態４の第１データベースには、第１プラテン１０ａ上の複数の定点それぞれが実施の形態４の第１処理により第１層２ａに形成する軌跡をシミュレーションした第１曲線に含まれる複数の第１領域それぞれの第１特徴が記録されている。
【０２２６】
第２〜第４データベースについても同様である。すなわち、第２データベースには、第２プラテン１０ｂ上の複数の定点それぞれが実施の形態４の第２処理により第１層２ａに形成する軌跡をシミュレーションした第２曲線に含まれる複数の第２領域それぞれの第２特徴が記録されている。
【０２２７】
第３データベースには、第１プラテン１０ａ上の複数の定点それぞれが実施の形態４の第３処理により第１層２ａに形成する軌跡をシミュレーションした第３曲線に含まれる複数の第３領域それぞれの特徴が記録されている。
【０２２８】
第４データベースには、第２プラテン１０ｂ上の複数の定点それぞれが実施の形態４の第２処理により第１層２ａに形成する軌跡をシミュレーションした第４曲線に含まれる複数の第４領域それぞれの特徴が記録されている。
【０２２９】
（２−４）第１〜第４欠陥が検出された場合の処理
第１〜第４欠陥が検出された場合、実施の形態２と同様の手順により、第１研磨装置２０ａまたは第２研磨装置２０ｂを調整する。次に、実施の形態２と同様の手順により、第１半導体基板４ａとは異なる第２半導体基板４ｂを研磨する。
【０２３０】
その後、第１〜第４処理とは異なる後工程（例えば、層間絶縁膜の形成）を、第２半導体基板に対して行う。
【０２３１】
（２−５）第１〜第４欠陥が検出されなかった場合の処理
第１〜第４欠陥が検出されなかった場合、実施の形態２と同様に、上記後工程（例えば、層間絶縁膜の形成）を、第１半導体基板に対して行う。
【０２３２】
実施の形態４では、ステップ毎にプラテンの回転速度を変える。このため実施の形態４によれば、欠陥の原因が供給されるステップを特定することができる。従って実施の形態４によれば、実施の形態２より容易に、欠陥の原因を除去することができる。
【０２３３】
以上、本発明の実施形態について説明したが、実施の形態１〜４は、例示であって制限的なものではない。
【０２３４】
例えば、実施の形態１〜４では、図１３のステップＳ２〜Ｓ１４により線状の欠陥を検出する。しかし、例えばSSA (SpatialSignature Analysis)等の既存の技術により線状の欠陥を検出してもよい。
【０２３５】
また実施の形態１〜４では第１層２ａは、Ｃｕ層とバリア層とを有する導電層である。しかし、第１層２ａは導電層以外のものであってもよい。第１層２ａは例えば、層間絶縁膜やフィールド絶縁膜であってもよい。
【０２３６】
また実施の形態１〜４では、Ｃｕ層を一つの研磨装置により研磨する。しかし、Ｃｕ層を複数（例えば、２つ）の研磨装置により研磨してもよい。
【０２３７】
以上の実施の形態１〜４に関し、更に以下の付記を開示する。
【０２３８】
（付記１）
第１材料を有する第１層を表面側に有する第１半導体基板を裏面側で、第１研磨ヘッドに保持する工程と、
前記保持する工程の後、前記第１研磨ヘッドを第１ヘッド回転速度で回転させつつ前記第１層を、第１プラテン回転速度で回転している第１プラテン上の第１研磨パッドに押し当てる第１処理を行う工程と、
前記第１処理を行う工程の後、前記第１研磨ヘッドを第２ヘッド回転速度で回転させつつ前記第１層を、第２プラテン回転速度で回転している第２プラテン上の第２研磨パッドに押し当てる第２処理を行う工程と、
前記第２処理の後、前記第１処理により前記第１研磨パッド上の第１定点が前記第１層に形成する第１軌跡の少なくとも一部に対応する第１欠陥が検出された場合には、前記第１欠陥の原因が前記第１研磨パッドに供給されないように前記第１プラテンを有する第１研磨装置を調整し、前記第２処理により前記第２研磨パッド上の第２定点が前記第１層に形成する第２軌跡の少なくとも一部に対応する第２欠陥が検出された場合には、前記第２欠陥の原因が前記第２研磨パッドに供給されないように前記第２プラテンを有する第２研磨装置を調整する工程とを有し、
前記第１ヘッド回転速度は前記第２ヘッド転速度と異なるか、又は、前記第１プラテン回転速度は前記第２プラテン回転速度と異なる
半導体装置の製造方法。
【０２３９】
（付記２）
前記調整する工程の後、前記第１半導体基板とは異なる第２半導体基板の表面側に形成され前記第１材料を有する第２層を、前記第１研磨装置および前記第２研磨装置により研磨する工程を更に有することを
特徴とする付記１に記載の半導体装置の製造方法。
【０２４０】
（付記３）
前記研磨する工程の後、前記第２半導体基板に対して、前記第１処理および前記第２処理とは異なる後工程を行う工程を更に有することを
特徴とする付記２に記載の半導体装置の製造方法。
【０２４１】
（付記４）
前記第２処理を行う工程の後、前記第１欠陥と前記第２欠陥とが検出されない場合に、前記第１処理および前記第２処理とは異なる後工程を前記第１半導体基板に対して行う工程を更に有することを
特徴とする付記１に記載の半導体装置の製造方法。
【０２４２】
（付記５）
前記第１処理と前記第２処理の間に、前記第１研磨ヘッドを第３ヘッド回転速度で回転させつつ前記第１層を、第３プラテン回転速度で回転している前記第１プラテン上の前記第１研磨パッドに押し当てる第３処理を行う工程と、
前記第２処理の後に、前記第１研磨ヘッドを第４ヘッド回転速度で回転させつつ前記第１層を、第４プラテン回転速度で回転している前記第２プラテン上の前記第２磨パッドに押し当てる第４処理を行う工程とを更に有し、
前記第４処理の後に、前記第１欠陥が検出された場合には、前記第１欠陥の原因が前記第１研磨パッドに供給されないように前記第１プラテンを有する第１研磨装置を調整し、前記第２欠陥が検出された場合には、前記第２欠陥の原因が前記第２研磨パッドに供給されないように前記第２研磨装置を調整し、前記第３処理により前記第１研磨パッド上の第３定点が前記第１層に形成する第３軌跡の少なくとも一部に対応する第３欠陥が検出された場合には、前記第３欠陥の原因が前記第１研磨パッドに供給されないように前記第１研磨装置を調整し、前記第４処理により前記第２研磨パッド上の第４定点が前記第１層に形成する第４軌跡の少なくとも一部に対応する第４欠陥が検出された場合には、前記第４欠陥の原因が前記第２研磨パッドに供給されないように前記第２研磨装置を調整し、
前記第１ヘッド回転速度、前記第２ヘッド回転速度、前記第３ヘッド回転速度、及び前記第４ヘッド回転速度は互いに異なるか、又は、前記第１プラテン回転速度、前記第２プラテン回転速度、前記第３プラテン回転速度、及び前記第４プラテン回転速度は互いに異なることを
特徴とする付記１に記載の半導体装置の製造方法。
【０２４３】
（付記６）
前記調整する工程の後、前記第１半導体基板とは異なる第２半導体基板の表面側に形成された第２層を、前記第１研磨装置および前記第２研磨装置により研磨する工程を有することを
特徴とする付記５に記載の半導体装置の製造方法。
【０２４４】
（付記７）
前記研磨する工程の後、前記第１処理〜前記第４処理とは異なる後工程を前記第２半導体基板に対して行う工程を有することを
特徴とする付記６に記載半導体装置の製造方法。
【０２４５】
（付記８）
前記第４処理の後、前記第１欠陥〜前記第４欠陥が検出されない場合に、前記第１処理〜前記第４処理とは異なる後工程を前記第１半導体基板に対して行う工程を有することを
特徴とする付記５に記載半導体装置の製造方法。
【０２４６】
（付記９）
前記第１研磨パッドに第１スラリーを供給しながら前記第１処理を行いその後、前記第１研磨パッドに第１洗浄水を供給しながら前記第３処理を行い、
前記第２研磨パッドに第２スラリーを供給しながら前記第２処理を行いその後、前記第２研磨パッドに第２洗浄水を供給しながら前記第４処理を行うことを
特徴とする付記５乃至８のいずれか１項に記載の半導体装置の製造方法。
【０２４７】
（付記１０）
前記第１研磨装置の前記調整では、前記第１研磨パッドを交換し、
前記第２研磨装置の前記調整では、前記第２研磨パッドを交換することを
特徴とする付記１乃至９に記載の半導体装置の製造方法。
【０２４８】
（付記１１）
前記第１プラテン上の複数の定点それぞれが前記第１処理により前記第１層に形成する軌跡をシミュレーションした第１曲線に含まれる複数の領域の第１特徴を登録した第１データベースを参照して、登録された前記第１特徴の何れかが少なくとも前記第１処理および前記第２処理により生じる研磨面を検査して検出される線状の欠陥の第３特徴に対応するか否か判定して、前記第１特徴の何れかに対応する前記第１欠陥を検出する工程と、
前記第１特徴は前記第３特徴に対応しないと判定した場合に、前記第２プラテン上の複数の定点それぞれが前記第２処理により前記第１層に形成する軌跡をシミュレーションした第２曲線に含まれる複数の領域の第２特徴を登録した第２データベースを参照して、登録された前記第２特徴の何れかが前記線状の欠陥の前記第３特徴に対応するか否か判定し、前記第２特徴の何れかに対応する前記第２欠陥を検出する工程とを有することを
特徴とする付記１に記載の半導体装置の製造方法。
【０２４９】
（付記１２）
前記研磨面を検査して検出した欠陥の集団うち、前記欠陥を含む所定サイズのセル領域が重なり合い、重なり合った前記セル領域の個数が第１基準値以上である第１集団を検出する工程と、
検出された前記第１集団のうち前記欠陥が直線または曲線に沿って配置されている第２集団を検出する工程と、
検出された前記第２集団を少なくとも１つ含み前記欠陥が直線または曲線に沿って配置され第３集団を検出する工程とを有し、
前記線状の欠陥は、前記第３集団に対応することを
特徴とする付記１１に記載の半導体装置の製造方法。
【０２５０】
（付記１３）
前記欠陥の前記研磨面における第１平均密度が第２基準値以上であるか否か判定する工程と、
前記第１平均密度が前記第２基準値以上と判定した場合に、前記研磨面内の所定の領域における前記欠陥の第２平均密度が第３基準値以上であるか否か判定する工程と、
前記第２平均密度が前記第３基準値以上と判定した場合、前記所定の領域外から前記第１集団を検出することを
特徴とする付記１２に記載の半導体装置の製造方法。
【０２５１】
（付記１４）
前記所定の領域は、システマティックに欠陥が発生する領域であることを
特徴とする付記１３に記載の半導体装置の製造方法。
【０２５２】
（付記１５）
前記所定の領域は、円環状の領域であることを
特徴とする付記１３又は１４に記載の半導体装置の製造方法
（付記１６）
前記研磨面における前記欠陥の分布が偏っているか否か判定する工程を有し、
前記欠陥の分布が偏っていると判定した場合に、前記第１集団〜前記第３集団を検出することを
特徴とする付記１２乃至１５のいずれか１項に記載の半導体装置の製造方法。
【０２５３】
（付記１７）
前記分布の偏りは、負の２項分布モデルのクラスタリング係数に基づいて判定されることを
特徴とする付記１６に記載の半導体装置の製造方法。
【符号の説明】
【０２５４】
２ａ・・・第１層
４ａ・・・第１半導体基板
６ａ・・・第１研磨ヘッド    ６ｂ・・・第２研磨ヘッド
８ａ・・・第１プラテン回転速度    ８ｂ・・・第２プラテン回転速度
８ｃ・・・第３プラテン回転速度    ８ｄ・・・第４プラテン回転速度
１２ａ・・・第１研磨パッド    １２ｂ・・・第２研磨パッド
１４ａ・・・第１定点    １４ｂ・・・第２定点
１６ａ・・・第１軌跡    １６ｂ・・・第２軌跡
１８ａ・・・第１欠陥    １８ｂ・・・第２欠陥
２０ａ・・・第１研磨装置    ２０ｂ・・・第２研磨装置
２２ａ・・・第１スラリー    ２２ｂ・・・第２スラリー
２４ａ・・・第１洗浄水    ２４ｂ・・・第２洗浄水
２６ａ・・・第１ヘッド回転速度    ２６ｂ・・・第２ヘッド転速度
２６ｃ・・・第３ヘッド回転速度    ２６ｄ・・・第４ヘッド回転速度
２１６ａ・・・第１データベース    ２１６ｂ・・・第２データベース
２１９ａ・・・第１特徴    ２１９ｂ・・・第２特徴
２３０・・・所定の領域
２３８ａ・・・第１集団    ２３８ｂ・・・第２集団    ２３８ｃ・・・第３集団
【図１】
0006365252.tif 000006
【図２】
0006365252.tif 000007
【図３】
0006365252.tif 000008
【図４】
0006365252.tif 000009
【図５】
0006365252.tif 000010
【図６】
0006365252.tif 000011
【図７】
0006365252.tif 000012
【図８】
0006365252.tif 000013
【図９】
0006365252.tif 000014
【図１０】
0006365252.tif 000015
【図１１】
0006365252.tif 000016
【図１２】
0006365252.tif 000017
【図１３】
0006365252.tif 000018
【図１４】
0006365252.tif 000019
【図１５】
0006365252.tif 000020
【図１６】
0006365252.tif 000021
【図１７】
0006365252.tif 000022
【図１８】
0006365252.tif 000023
【図１９】
0006365252.tif 000024
【図２０】
0006365252.tif 000025
【図２１】
0006365252.tif 000026
【図２２】
0006365252.tif 000027
【図２３】
0006365252.tif 000028
【図２４】
0006365252.tif 000029
【図２５】
0006365252.tif 000030
【図２６】
0006365252.tif 000031
【図２７】
0006365252.tif 000032
【図２８】
0006365252.tif 000033
【図２９】
0006365252.tif 000034
【図３０】
0006365252.tif 000035
【図３１】
0006365252.tif 000036
【図３２】
0006365252.tif 000037
【図３３】
0006365252.tif 000038
【図３４】
0006365252.tif 000039