(57)【特許請求の範囲】
【請求項１】
一定の電圧を出力する入力電源と、
前記入力電源からの電圧を所定のパルス波に変換し、負荷電圧値よりも高い電圧値で出力するトランスと、
前記トランスの駆動回路と、
前記トランスの２次側に接続され、前記トランスの出力電圧値を負荷電圧値にカットし、所定時間負荷電圧値と等しい平坦部を有する矩形波を出力する波形整形回路と、
前記トランスの２次側に、前記波形整形回路を介して接続された負荷と、
前記トランスの２次側と前記負荷との間に設けられた立ち下がり処理リレーと、
前記矩形波の立ち下がり時において、前記立ち下がり処理リレーにオフ信号を出力するリレー制御回路と、
を備えている高圧電源回路。
【請求項２】
前記トランスが、圧電トランスである請求項１に記載の高圧電源回路。
【請求項３】
前記リレー制御回路が、前記駆動回路と前記立ち下がり処理リレーの双方にオフ信号を出力して、両者を同期してオフとする請求項１または請求項２に記載の高圧電源回路。
【請求項４】
前記トランスの出力電圧値が、負荷電圧値の２倍以上である請求項１から請求項３のいずれかに記載の高圧電源回路。
【請求項５】
前記波形整形回路が、ツェナーダイオードを有するものである請求項１から請求項４のいずれかに記載の高圧電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高圧電源の出力電圧の応答速度を改善した高圧電源回路に関する。
【背景技術】
【０００２】
例えば除電器に用いられる高圧電源回路として、圧電トランスを使用して入力電圧を矩形波電圧に変換し、負荷に出力する回路が知られている。この種の高電圧においては、負荷には、矩形波の平坦部分となる時間の間、平坦部分の値に相当する電圧が印加されることから、矩形波のデューティーを制御することで、負荷に対する電力供給を制御することができる。
【０００３】
この種の高圧電源回路は、特許文献１や特許文献２に示すように、入力電圧を一定周波数のスイッチング回路によってオン・オフして、矩形波のデューティーを制御する。この場合、負荷電流や負荷容量が大きい負荷において、矩形波の応答速度、すなわち、矩形波の立ち上がり／立ち下がり速度を速くすることが難しい。特に、出力の充放電時間が負荷に依存するため応答速度（立ち上がり／立ち下がり時間）を速くすることが難しい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１６３９５１号公報
【特許文献２】特開２０１２−１５５８５７号公報
【特許文献３】特開２０１０−０４９８２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このような問題点を解決するために、例えば、特許文献３の図８に示すように、出力にツェナーダイオードを用いて立ち上がり速度を速くすることが考えられる。
【０００６】
しかし、例えば １００Ｈｚ等の低周波でスイッチング回路を連続してオン・オフさせ、出力電圧を矩形波にする場合には、立ち上がり時間だけでその時間を費やし、矩形波の波高値が負荷の要求する電圧値に達しないとか、または波高値が電圧値に達した直後に矩形波が立ち下がり、矩形波の平坦部分がなくなって、負荷の要求する電圧値を所定時間確保できないことがある。
【０００７】
図２は、従来技術において、例えば１０ＭΩの抵抗性負荷を接続した高圧電源回路の出力電圧波形を示す。この波形から分かるように、立ち上がり時間及び立ち下がり時間が短く、最大波高値に平坦部が確保されると共に、最小波高値が接地電位まで出力が低下した矩形波が出力されている。
【０００８】
図３は、従来技術において、例えば５００ｐＦの静電容量を追加した高圧電源回路の出力電圧波形である。この波形から分かるように、容量性負荷が接続されると、その充放電時間の影響で立ち上がり時間と立ち下がり時間に遅延が発生し、スイッチング回路のオン・オフ速度に追従できず、出力電圧の最大波高値が平坦部のない山形となると共に、最小波高値が接地電位まで落ちることができない。
【０００９】
本発明の目的は、出力電圧値を負荷電圧値の例えば２倍に設定することで、立ち上がり時間を半分にして、低周波でスイッチング回路をオン・オフした場合であっても、出力電圧を矩形波にすることが可能な高圧電源回路を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の高圧電源回路は、次のような構成を有することを特徴とする。
（１）一定の電圧を出力する入力電源。
（２）前記入力電源からの電圧を所定のパルス波に変換し、負荷電圧値よりも高い電圧値で出力するトランス。
（３）前記トランスの駆動回路。
（４）前記トランスの２次側に接続され、前記トランスの出力電圧値を負荷電圧値にカットし、所定時間負荷電圧値と等しい平坦部を有する矩形波を出力する波形整形回路。
（５）前記トランスの２次側に、前記波形整形回路を介して接続された負荷。
（６）前記トランスの２次側と前記負荷との間に設けられた立ち下がり処理リレー。
（７）前記矩形波の立ち下がり時において、前記立ち下がり処理リレーにオフ信号を出力するリレー制御回路。
【００１１】
本発明の高圧電源回路において、次のような構成を有することが好ましい。
（１）前記トランスが、圧電トランスである。
（２）前記リレー制御回路が、前記駆動回路と前記立ち下がり処理リレーの双方にオフ信号を出力して、両者を同期してオフとする。
（３）前記圧電トランスの出力電圧値が、負荷電圧値の２倍以上である。
（４）前記波形整形回路が、ツェナーダイオードを有するものである。
【発明の効果】
【００１２】
本発明は、圧電トランスの出力電圧値を負荷電圧値よりも高くして、波形整形回路により、圧電トランスからの出力波形の負荷電圧値よりも高い部分をカットした。そのため、波形整形回路から出力される出力電圧値には、負荷電圧値と等しい平坦部分が必ず形成されることになり、負荷電圧値が所定時間継続する矩形波を負荷に出力することができる。  また、本発明は、リレー制御回路からの制御信号により、立ち下がりリレーにより矩形波の立ち下がり速度を向上したので、容量性負荷などを接続した場合であっても、立ち下がりの応答性に優れた矩形波を負荷に出力することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の高圧電源回路の第１実施形態を示す回路。
【図２】従来技術において、抵抗性負荷を接続した場合の出力電圧の波形図。
【図３】従来技術において、容量性負荷を接続した場合の出力電圧の波形図。
【図４】リレー等を用いて立ち下がり速度を速くした高圧電源回路に、容量性負荷を接続した場合の出力電圧の波形図。
【図５】第１実施形態に、容量性負荷を接続した場合の出力電圧の波形図。
【図６】本発明の高圧電源回路の第２実施形態を示す回路。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態を、図１に従って具体的に説明する。
【００１５】
［１．第１実施形態］
（１）構成
本実施形態の高圧電源回路は、一定の電圧を出力する入力電源１と、入力電源１からの電圧を負荷電圧値に変換する圧電トランス２と、圧電トランス２の２次側に接続された負荷３を有する。負荷３は、所定の抵抗値と容量値を有し、容量値が大きな容量性負荷３である。圧電トランス２は、後述する駆動回路によって制御されて、入力電源１からの一定の電圧値を所定の波高値と周期を有するパルス波を出力するものであり、パルス波のピークが負荷電圧値よりも高い電圧値、本実施形態では負荷電圧値の２倍の電圧を出力する。
【００１６】
本実施形態では、圧電トランス２からの出力電圧をクランプする波形整形回路７のツェナーダイオードで負荷３に対する出力電圧が決まるため、例えば２倍にする場合には、整流回路６とツェナーダイオード間の電圧値を、波形整形回路６の出力部とGND間と同じ電圧値に設定することで、２倍の出力電圧を得る。圧電トランス２からの出力電圧の制御方法は、位相角制御・周波数制御・電源ラインドロッパー制御などを使用する。また、昇圧比が足らない場合には、ＬＣ共振のＬをオートトランスなどにより、不足分を補うことができる。
【００１７】
圧電トランス２の１次側には、入力電源１からの一定の電圧が供給されるスイッチング回路４が接続される。スイッチング回路４には、そのオン・オフ間隔を制御する発振回路５が接続される。これらスイッチング回路４及び発振回路５により、圧電トランス２の駆動回路が構成される。
【００１８】
圧電トランス２の２次側には整流回路６が接続され、整流回路６の出力側に、圧電トランス２の出力電圧値の上部を負荷３の要求する電圧値にカットする波形整形回路７が接続される。波形整形回路７は、本実施形態では複数のツェナーダイオードとツェナー電流の制限抵抗を直列に接続したものであって、そのカソード側の端部に整流回路６を通過した圧電トランス２の出力電圧が印加される。接続された複数のツェナーダイオードの中段からは、負荷３に対する出力電圧が取り出される。
【００１９】
本実施形態では、圧電トランス２の出力電圧値が、負荷電圧値の２倍となるように設定され、波形整形回路７により、圧電トランス２の出力波形の中で、負荷電圧値よりも高い部分がカットされる。そのため、波形整形回路７から負荷３に出力される電圧値の波形は、その最大電圧値が負荷電圧値と等しい平坦部を有する矩形波となる。波形整形回路７のアノード側は、負荷３の接地側の端部と共に接地されている。
【００２０】
整流回路６の出力側には、圧電トランス２の出力電圧値を検出して、発振回路５に出力する出力値検出回路８が接続されている。出力値検出回路８の出力側は発振回路５に接続されている。発振回路５には、入力電源１からの定電圧が入力されると共に、出力値検出回路８からの圧電トランス２の出力電圧の波形が入力され、発振回路５は、両者に基づいて、圧電トランス２の出力電圧の周波数で発信する駆動信号を出力する。圧電トランス２は駆動信号が入力されたことに応じて、駆動周波数により定められる昇圧比で駆動信号の電圧（駆動電圧）の昇圧を行い、２次側から出力電圧を出力する。
【００２１】
圧電トランス２の２次側、すなわち、本実施形態では、波形整形回路７と負荷３との間には立ち下がり処理用のリレー９が負荷３と並列に接続されている。リレー９にはリレー制御回路１０が接続され、リレー９はリレー制御回路１０からのオフ信号により作動して、負荷３に対する圧電トランス２からの出力電流を遮断する。すなわち、容量性負荷３に比較して、リレー９の遮断速度は格段に速いため、負荷３に印加される圧電トランス２の出力電圧値は急速に遮断され、立ち下がり速度の早い矩形波が負荷３に出力されることになる。
【００２２】
リレー制御回路１０はスイッチング回路４にも接続され、リレー制御回路１０からのオフ信号がスイッチング回路４に供給される。これにより、リレー制御回路１０は、スイッチング回路４とリレー９の双方にオフ信号を出力して、両者を同期してオフとする。
【００２３】
リレー９としては、半導体リレーや半導体スイッチ、その他のスイッチの使用が可能である。本発明においては、リレー制御回路１０からオフ信号で所定の周波数でオン・オフを繰り返すものであれば、その構成は特に限定しない。リレー制御回路１０としては、オン・オフ信号、所定の周波数の波形信号などを出力する回路が使用でき、高圧電源回路の外部から制御信号を供給するものでも、高圧電源回路内で制御信号を生成するものでも良い。
【００２４】
（２）作用
本実施形態は、圧電トランス２の出力電圧値を負荷電圧値よりも高くしたため、波形整形回路７には、図５の点線で示すような、波高値の高いパルス波が入力される。この波形値は、圧電トランス２の出力電圧が負荷電圧値に比較して高いことから、図３や図４のように圧電トランス２からの出力電圧値と負荷電圧値が等しい場合に比較して、波形の立ち上がりが短い。
【００２５】
このような圧電トランス２から出力された波高値の高いパルス波は、波形整形回路７に入力される。波形整形回路７は、ツェナーダイオードの有する定電圧出力特性に従い、圧電トランス２の出力電圧波形の中で、予め定めた負荷電圧値よりも高い電圧値をカットする。そのため、波形整形回路７から出力される出力電圧波形には、負荷電圧値と等しい平坦部分が必ず形成されることになり、負荷電圧値が所定時間継続する矩形波を負荷３に出力することができる。
【００２６】
波形整形回路７から負荷３に対して出力された矩形波がその立ち下がりの時点に達すると、リレー制御回路１０からのオフ信号によりリレー９がオフになり波形整形回路７が短絡するので、負荷３に対する圧電トランス２からの出力電圧が遮断される。そのため、負荷３の有する容量に影響されることなく、矩形波の立ち下がりが迅速に行われる。この場合、リレー制御回路１０からのオフ信号は、リレー９と同時にスイッチング回路４に出力されるため、スイッチング回路４のオン・オフ動作、すなわち圧電トランス２からの出力電圧の矩形波の立ち下がりと、リレー９をオフして負荷３に供給する電圧の遮断動作とのタイミングを同期する。
【００２７】
本実施形態では、整流回路６の後段に出力値検出回路８を設けて、整流後の電圧検出、を行うことで、圧電トランス２からの出力電圧が過電圧とならないようにして、波形整形回路７の各部材や負荷３を保護している。
【００２８】
（３）効果
本実施形態によれば、圧電トランス２の出力電圧値を立ち上がり時間及び立ち下がり時間を短縮することができる。例えば、リレー９のみを設けた場合には、図４に示すように、立ち下がり時間は短縮するものの、立ち上がりに時間が掛かり、出力電圧値の波形上部の電圧が維持できない。これに対して、本実施形態では、圧電トランス２の出力電圧値を負荷電圧値の２倍としているため、出力電圧は図５の点線で示すような波形を描き、そのピークまで急速に上昇する。その結果、図４に比較して、接地電位から負荷電圧値までに要する立ち上がり時間は半減する。
【００２９】
この状態で、波形整形回路７により、出力電圧の負荷電圧値を超える部分をカットすると、図５の実線で示すように、負荷電圧値が平坦になった矩形波を得ることができる。その結果、負荷３には、立ち上がり及び立ち下がり速度が速く、負荷電圧値が所定時間継続する矩形波電圧が印加される。
【００３０】
波形整形回路７の後段にリレー９を設け、このリレー９をリレー制御回路１０によりオフすることにより矩形波の立ち下がり速度を向上したので、容量性の負荷３などを接続した場合であっても、立ち下がりの応答性に優れた矩形波を負荷３に出力することができる。また、波形整形回路７の後段にリレー９を設けたので、波形整形回路７で降圧した電圧分、リレー９の耐圧を下げることができる。
【００３１】
前記矩形波の立ち下がり時において、駆動回路を構成するスイッチング回路４と立ち下がり処理リレー９の双方にオフ信号を出力して、両者を同期してオフとしたので、圧電トランス２によって生成される矩形波の立ち下がりと、負荷３に供給される矩形波の立ち下がりのタイミングを同期させることができる。その結果、出力電圧の矩形波の平坦部分でリレー９が投入され、立ち下がりが開始されるような不都合が解消される。
【００３２】
本実施形態では、波形整形回路７として、ツェナーダイオードを使用したので、抵抗などを使用した他の波形整形回路に比較して、立ち上がり速度の向上と、負荷電力の損失軽減の効果がある。
【００３３】
［２．第２実施形態］
図６は、本発明の第２実施形態である。本実施形態では、圧電トランス２からの出力電圧や波形整形回路７からの出力電圧を発振回路４にフィードバックすることなく、圧電トランス２の駆動回路に、圧電トランス２の出力電圧値の設定回路８ａを設けたものである。本実施形態では、設定回路８ａの出力値が圧電トランス２で得たい出力電圧値となるので、設定値を例えば、負荷電圧値の２倍とする。
【００３４】
本実施形態によれば、波形整形回路７とGND間のツェナーダイオードで出力電圧が決まるため、駆動回路に対するフィードバック電圧の検出がなくても、負荷３に対する出力電圧のクランプ値は決まる。すなわち、波形整形回路７の出力端子と整流回路６の間のツェナーダイオードの電圧分だけ、整流回路６からの出力電圧は多く必要になる。
【００３５】
本実施形態によれば、第１実施形態の効果に加えて、圧電トランス２の駆動回路に、波形整形回路７からの出力電圧をフィードバックすることができ、出力電圧の検出精度を上げることができる。
【００３６】
［３．他の実施形態］
本発明は、前記の実施形態に限定されるものではなく、次のような他の実施形態も包含する。
（１）リレー９を波形整形回路７と負荷３との間に設ける代わりに、圧電トランス２の２次側であれば、他の箇所に設けることもできる。例えば、整流回路６と波形整形回路７の間や、圧電トランス２と整流回路６の間に、これらの回路と並列または直列に設けても良い。負荷３に対して、リレー９を直列に接続することもできる。
【００３７】
（２）圧電トランス２からの出力電圧値は、負荷電圧値の２倍に限定されるものではない。負荷３の有する容量や抵抗、あるいは負荷３に印加される周波数によって決定される時定数に従い、負荷３に供給される電圧波形の立ち下がり速度が変化する。そこで、負荷３による立ち下がり速度の遅延の程度に応じて、負荷３が必要とする時間、矩形波の平坦部分が継続するように、圧電トランス２からの出力電圧値を調整する。
【００３８】
（３）圧電トランス２の駆動回路は、図示のような出力値検出回路８、発振回路５及びスイッチング回路４を使用したもの以外に、公知の回路を適宜使用できる。
【００３９】
（４）波形整形回路７としては、ツェナーダイオードと同様な作用がある回路、例えばクランパーなどを用いても良い。また、ツェナーダイオードを使用した場合であっても、回路特性によっては図１に示す電流制限抵抗を設けなくても良い。
【００４０】
（５）トランスとして圧電トランス２を例にとって説明したが、巻線トランスを使用することもできる。ただし、圧電トランス２の方が駆動回路からの制御周波数に対する応答性に優れることから、パルス波の生成、出力電圧の制御などが容易且つ精度良く実施できる。
【符号の説明】
【００４１】
１…入力電源
２…圧電トランス
３…負荷
４…スイッチング回路
５…発振回路
６…整流回路
７…波形整形回路
８…出力値検出回路
８ａ…出力電圧値の設定回路
９…立ち下がり処理リレー
１０…リレー制御回路
【図１】
0006289428.tif 000002
【図２】
0006289428.tif 000003
【図３】
0006289428.tif 000004
【図４】
0006289428.tif 000005
【図５】
0006289428.tif 000006
【図６】
0006289428.tif 000007