(57)【特許請求の範囲】
【請求項１】
通信デバイスのためのアナログフロントエンド(AFE)を動作させる方法であって、
前記通信デバイスが通常動作モードで動作するとき、前記AFEの第1の周波数合成器を活動状態にするステップであって、前記第1の周波数合成器が前記AFEの送信(TX)チェーンおよび受信(RX)チェーンに結合される、ステップと、
前記通信デバイスが低電力モードで動作するとき、前記AFEの第2の周波数合成器を活動状態にするステップであって、前記第2の周波数合成器が、前記低電力モードの間に前記RXチェーンを介して受信される搬送波信号を処理するための局部発振器(LO)信号を生成するために前記TXチェーンの1つまたは複数の構成要素を利用する、ステップと
を含む、方法。
【請求項２】
前記第2の周波数合成器が、1つまたは複数の配信トラフィック表示マップ(DTIM)期間中にビーコンフレームを受信するためだけに使用される、請求項1に記載の方法。
【請求項３】
前記デバイスが前記低電力モードで動作するとき、前記TXチェーン内に設けられたミキサを非活動状態にするステップであって、前記ミキサがインダクタのセットに結合された電圧源によって給電される、ステップ
をさらに含む、請求項1に記載の方法。
【請求項４】
前記電圧源またはインダクタの前記セットのうちの少なくとも一方が、前記第2の周波数合成器および前記TXチェーンによって共有される、請求項3に記載の方法。
【請求項５】
前記デバイスが前記通常動作モードで動作するとき、前記第2の周波数合成器の電圧制御発振器(VCO)を非活動状態にするステップであって、前記VCOがインダクタキャパシタ(LC)タンク回路内の振動電流に少なくとも部分的に基づいて前記LO信号を生成する、ステップ
をさらに含む、請求項4に記載の方法。
【請求項６】
前記デバイスが前記低電力モードで動作するとき、前記VCOが所望の周波数で発振することを可能にするために前記LCタンク回路のキャパシタンスを調整するステップ
をさらに含む、請求項5に記載の方法。
【請求項７】
共有される前記電圧源が、前記デバイスの動作モードに少なくとも部分的に基づいて複数の電圧のうちの1つを提供するように構成される、請求項5に記載の方法。
【請求項８】
通信デバイスのためのアナログフロントエンド(AFE)であって、
前記通信デバイスが通常動作モードで動作するとき、前記AFEの第1の周波数合成器を活動状態にするための手段であって、前記第1の周波数合成器が前記AFEの送信(TX)チェーンおよび受信(RX)チェーンに結合される、手段と、
前記通信デバイスが低電力モードで動作するとき、前記AFEの第2の周波数合成器を活動状態にするための手段であって、前記第2の周波数合成器が、前記低電力モードの間に前記RXチェーンを介して受信される搬送波信号を処理するための局部発振器(LO)信号を生成するために前記TXチェーンの1つまたは複数の構成要素を利用する、手段と
を含む、アナログフロントエンド。
【請求項９】
前記第2の周波数合成器が、1つまたは複数の配信トラフィック表示マップ(DTIM)期間中にビーコンフレームを受信するためだけに使用される、請求項8に記載のアナログフロントエンド。
【請求項１０】
前記デバイスが前記低電力モードで動作するとき、前記TXチェーン内に設けられたミキサを非活動状態にするための手段であって、前記ミキサがインダクタのセットに結合された電圧源によって給電される、手段
をさらに含む、請求項8に記載のアナログフロントエンド。
【請求項１１】
前記電圧源またはインダクタの前記セットのうちの少なくとも一方が、前記第2の周波数合成器および前記TXチェーンによって共有される、請求項10に記載のアナログフロントエンド。
【請求項１２】
前記デバイスが前記通常動作モードで動作するとき、前記第2の周波数合成器の電圧制御発振器(VCO)を非活動状態にするための手段であって、前記VCOがインダクタキャパシタ(LC)タンク回路内の振動電流に少なくとも部分的に基づいて前記LO信号を生成する、手段
をさらに含む、請求項11に記載のアナログフロントエンド。
【請求項１３】
前記デバイスが前記低電力モードで動作するとき、前記VCOが所望の周波数で発振することを可能にするために前記LCタンク回路のキャパシタンスを調整するための手段
をさらに含む、請求項12に記載のアナログフロントエンド。
【請求項１４】
共有される前記電圧源が、前記デバイスの動作モードに少なくとも部分的に基づいて複数の電圧のうちの1つを提供するように構成される、請求項12に記載のアナログフロントエンド。
【請求項１５】
コンピュータ上で実行されたときに、請求項１から７のいずれか一項に記載の方法を実行するための命令を含む、コンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、一般に周波数合成器に関し、詳細には、低電力周波数合成器のサイズを低減するためのシステムおよび方法に関する。
【背景技術】
【０００２】
比較的低い周波数基準信号に基づいて高周波数信号を生成するために、周波数合成器が使用され得る。たとえば、図1は、周波数合成器100として構成された従来の位相ロックループ(PLL)回路のブロック図を示す。合成器100は、位相/周波数検出器(PFD)102、電荷ポンプ104、ループフィルタ106、電圧制御発振器(VCO)108、および周波数分割器(DIV)110を含む。マスタ発振器(たとえば、水晶発振器)は、基準クロック信号として合成器100によって使用される入力(X)を提供し得る。PFD102は、「アップ」(UP)制御信号および「ダウン」(DN)制御信号を生成するために基準信号Xのエッジとフィードバック信号(FB)のエッジとの間の相対的タイミング(たとえば、位相差)を比較する。電荷ポンプ104は、UP制御信号およびDN制御信号を、信号XおよびFBの位相差に比例する電荷(QC)に変換する。電荷QCは、ループフィルタ106によってフィルタ処理(たとえば、統合)され、制御信号(VC)としてVCO108に提供される。VCO108は、次いで、制御電圧VCに基づいて、ある周波数を有する局部発振器信号(LO)を生成する。局部発振器信号LOは、(たとえば、LOの周波数をXの周波数にスケーリングするために)周波数分割器110を通過し、フィードバック信号FBとして合成器100にフィードバックされる。
【０００３】
周波数合成器は、通信デバイスのアナログフロントエンド(AFE)においてしばしば見出され、データ信号を送信および/または受信するために使用され得る。より具体的には、従来の周波数合成器は、AFEの送信(TX)チェーンとAFEの受信(RX)チェーンの両方に結合され得る。TXチェーンに沿って、局部発振器信号LOは、発信データ信号を搬送波周波数にアップコンバートするために使用され得る。RXチェーンに沿って、局部発振器信号LOは、受信した搬送波信号を、通信デバイスによって処理するのに適した周波数にダウンコンバートするために使用され得る。現代の通信デバイスは、そのデバイスがいかなるデータも送信しない低電力(たとえば、「スリープ」)モードに入る場合があり、対応するネットワークおよび/またはデバイスとの接続を維持するために、ブロードキャストデータ(たとえば、DTIM情報を含むビーコンフレーム)の受信を周期的にのみ可能にする。
【発明の概要】
【課題を解決するための手段】
【０００４】
この概要は、下の発明を実施するための形態においてさらに説明される概念の選択されたものを、単純化された形で導入するために提供される。この概要は、特許請求の範囲に記載される主題のキーとなる特徴または本質的な特徴を識別することを意図しておらず、また、特許請求の範囲に記載される主題の範囲を限定することも意図していない。
【０００５】
通信デバイスのアナログフロントエンド(AFE)は、低減された占有面積を有する低電力周波数合成器を含む。AFEは、第1の周波数合成器および第2の周波数合成器を含む。第1の周波数合成器は、AFEの送信(TX)チェーンおよび受信(RX)チェーンに結合される。第1の周波数合成器は、デバイスが通常動作モードで動作するとき、搬送波信号を送信または受信するための第1の局部発振器(LO)信号を生成することになる。第2の周波数合成器は、RXチェーンに結合され、TXチェーンの1つまたは複数の構成要素を共有する。第2の周波数合成器は、デバイスが低電力モードで動作するとき、搬送波信号を受信するための第2のLO信号を生成するために、1つまたは複数の共有構成要素を利用する。いくつかの実施形態では、第2のLO信号は、1つまたは複数の配信トラフィック表示マップ(DTIM:delivery traffic indication map)期間中にビーコンフレームを受信するためだけに使用され得る。
【０００６】
AFEのTXチェーンは、インダクタのセットに結合された電圧源によって給電されるミキサを含み得る。ミキサは、デバイスが低電力モードで動作するとき、非活動状態にされ得る。いくつかの実施形態では、電圧源またはインダクタのセットのうちの少なくとも一方が、第2の周波数合成器によって共有され得る。たとえば、第2の周波数合成器は、インダクタキャパシタ(LC)タンク回路内の振動電流に少なくとも部分的に基づいて第2のLO信号を生成するための電圧制御発振器(VCO)を含む。いくつかの実施形態では、LCタンク回路のインダクタンスは、TXチェーンのインダクタの共有されたセットによって少なくとも部分的に提供される場合がある。
【０００７】
VCOは、デバイスが低電力モードで動作するとき、LCタンク回路のキャパシタンスを提供し、VCOの発振周波数を制御するためのキャパシタのセットを含み得る。さらに、VCOは、デバイスが通常動作モードで動作するとき、非活動状態にされ得る。いくつかの実施形態では、キャパシタのセットは、デバイスが通常動作モードであるとき、LCタンク回路の中心周波数をシフトダウンし得る。
【０００８】
またさらに、いくつかの実施形態では、TXチェーンの共有される電圧源は、デバイスの動作モードに少なくとも部分的に基づいて複数の電圧のうちの1つを提供するように構成され得る。たとえば、共有される電圧源は、デバイスが通常動作モードで動作しているとき、ミキサの動作に適した電圧を提供するように構成され得る。代替的に、共有される電圧源は、デバイスが低電力動作モードで動作するとき、VCOを動作させるのに適した電圧を提供するように構成され得る。
【０００９】
周波数合成器の電圧源およびインダクタは、周波数合成器のダイ面積のかなりの部分を占有する場合がある。さらに、低電力周波数合成器は、通常、通信デバイスが低電力モードで動作している間にデータを受信するためだけに(たとえば、いかなるデータも送信されていない)使用される。したがって、AFEのTXチェーンによって低電力周波数合成器が1つまたは複数の構成要素(たとえば、電圧源および/または1つもしくは複数のインダクタを含む)を共有するように構成することによって、AFEのダイサイズまたは占有面積は、性能を犠牲にすることなく低減され得る。
【００１０】
本実施形態は、例として示され、添付の図面の図によって限定されることは意図されていない。
【図面の簡単な説明】
【００１１】
【図１】従来の周波数合成器のブロック図である。
【図２】いくつかの実施形態によるアナログフロントエンド(AFE)回路のブロック図である。
【図３】いくつかの実施形態による、デュアルモード合成器を含むAFE回路のブロック図である。
【図４】いくつかの実施形態による、ミキサとして、または周波数合成器として動作可能なデュアルモード合成器のより詳細な例を示す図である。
【図５】いくつかの実施形態が実装され得る通信デバイスのブロック図である。
【図６】デュアルモード合成器を含む通信デバイスを動作させる方法を示す例示的なフローチャートである。
【図７】ミキサとしてデュアルモード合成器を動作させる方法を示す例示的なフローチャートである。
【図８】周波数合成器としてデュアルモード合成器を動作させる方法を示す例示的なフローチャートである。
【発明を実施するための形態】
【００１２】
図面全体を通して同様の参照番号は対応する部分を指す。
【００１３】
以下の説明では、本開示の完全な理解を与えるために具体的な構成要素、回路、および処理の例などの多数の具体的な詳細が記載される。本明細書では「結合された」という用語は、1つまたは複数の介在構成要素または回路に直接接続されるか、またはそれらを介して接続されることを意味する。また、以下の説明では、説明の目的で、本実施形態の完全な理解を与えるために具体的な名称が記載される。しかしながら、これらの特定の詳細が本実施形態を実施するのに必要ではない場合があることは当業者には明らかであろう。他の事例では、本開示が不明瞭になることを回避するために、よく知られた回路およびデバイスはブロック図形式で示される場合がある。回路要素間またはソフトウェアブロック間の相互接続は、バスとしてまたは単一信号線として示される場合がある。バスの各々は代替として単一信号線であってもよく、単一信号線の各々は代替としてバスであってもよく、単一信号線またはバスは構成要素間の通信のための無数の物理的または論理的機構のうちの任意の1つまたは複数を表し得る。本実施形態は、本明細書に説明する具体的な例に限定されるものと見なしてはならず、むしろ、それらの範囲内に添付の特許請求の範囲によって定義されるすべての実施形態を含むものと見なすべきである。
【００１４】
図2は、いくつかの実施形態によるアナログフロントエンド(AFE)回路200のブロック図を示す。AFE200は、送信(TX)チェーン210、受信(RX)チェーン220、1次合成器230、および低電力(LP)合成器240を含む。いくつかの実施形態では、AFE200は、「通常」動作モードまたは「低電力」モードで動作可能であり得る。たとえば、AFE200は、低電力モードで、発信(TX)データを送信し、かつ/または着信(RX)データを受信することが可能である。しかしながら、AFE200は、低電力モードで動作しているとき、データを送信することも受信することもない場合がある。むしろ、AFE200は、関連のネットワークおよび/またはデバイスとの接続を維持する目的で接続情報を(たとえば、ビーコンフレームの形態で)受信するだけのために周期的に起動する場合がある。たとえば、IEEE802.11仕様書によれば、AFE200は、いくつかのターゲットビーコン送信時間(TBTT:target beacon transmission time)間隔ごとにアクセスポイントから配信トラフィック表示マップ(DTIM)情報を受信するためだけに起動する場合がある。
【００１５】
TXチェーン210は、デジタルアナログ変換器(DAC)212、TXフィルタ214、ミキサ216、およびドライバ増幅器(DA)218を含む。TXチェーン210は、一般に、発信(TX)データを別のデバイス(図示せず)に送信するために使用される。TXデータは、ベースバンドプロセッサ(簡単のために図示せず)によってAFE200に提供される場合がある。たとえば、DAC212は、TXデータをアナログデータ信号に変換し、アナログデータ信号は、さらにTXフィルタ214を通過する。データ信号は、次いで、ミキサ216によって搬送波周波数にアップコンバートされる。より具体的には、ミキサ216は、高周波数変調搬送波信号を生成するために、発信データ信号を、1次合成器230によって生成された局部発振器(LO)信号と混合する。搬送波信号は、DA218によって増幅され、続いて、TX信号として出力される。
【００１６】
RXチェーン220は、アナログデジタル変換器(ADC)222、RXフィルタ224、ミキサ226、および低雑音増幅器(LNA)228を含む。RXチェーン220は、(たとえば、別のデバイスからの)着信(RX)データを受信するために使用される。たとえば、LNA228は、受信搬送波信号(RX信号)を増幅し、RX信号をミキサ226に発送する。ミキサ226は、RX信号を、AFE200によって処理するのに適した周波数にダウンコンバートする。より具体的には、ミキサ226は、低周波数データ信号を生成するために、RX信号を、1次合成器またはLP合成器240によって提供されたLO信号と混合する。データ信号は、次いで、RXフィルタ224によってフィルタ処理され、ADC222を介してRXデータのデジタルビットストリームに変換される。RXデータは、次いで、ベースバンドプロセッサ(簡単のために図示せず)に提供される場合がある。
【００１７】
上記で説明したように、AFE200は、通常動作モードまたは低電力モードで動作可能であり得る。通常動作モードの間、AFE200は、搬送波信号を送信(たとえば、アップコンバート)および受信(たとえば、ダウンコンバート)するのに使用され得るLO信号を生成するために1次合成器230に依拠する。LP合成器240は、1次合成器230よりも低い周波数で動作する場合があり、したがって、1次合成器230よりも少ない電力を消費する場合がある。したがって、LP合成器240は、AFE200が低電力モードで動作するとき、1次合成器230の代わりに使用され得る。
【００１８】
いくつかの実施形態では、LP合成器240は、回路201をTXチェーン210と共有する場合がある。たとえば、AFE200が低電力モードで動作するとき、TXチェーン210の構成要素は、全体的に非活動状態である(たとえば、下位の通信デバイスによっていかなる発信データも送信されないので)。したがって、LP合成器240は、AFEが低電力モードであるとき、LO信号を生成するためにTXチェーン210の1つまたは複数の「未使用の」構成要素(たとえば、データの送信のためには現在使用されていない回路)を活用する場合がある。いくつかの実施形態では、共有回路201は、ミキサ216とDA218との間のTXチェーン210に沿って提供された電圧源および/または1つもしくは複数のインダクタを含み得る。TXチェーン210とLP合成器240との間で回路を共有することにより、AFE200は、下位の通信デバイスにおいて、より小さい占有面積を有し、かつ/またはより小さいダイスペースを占有することが可能になる。
【００１９】
図3は、いくつかの実施形態による、デュアルモード合成器を含むAFE300のブロック図を示す。AFE300は、TXチェーン310、RXチェーン320、および1次合成器330を含む。TXチェーン310は、DAC312、TXフィルタ314、デュアルモード合成器316、およびDA318を含む。RXチェーン320は、ADC322、RXフィルタ324、ミキサ326、およびLNA328を含む。例示的な実施形態では、RXチェーン320は、図2に関して上記で説明したRXチェーン220と実質的に同様であり、RXチェーン220と実質的に同じ機能を実行する場合がある。
【００２０】
デュアルモード合成器316は、たとえば、モード選択信号(LP_En)に応答してAFE300の動作モードに応じてミキサまたは周波数合成器のいずれかとして動作可能であり得る。たとえば、LP_Enは、AFE300が通常動作モードであるとき、デアサートされ、デュアルモード合成器316にミキサまたはアップコンバータとして動作させる場合がある。他方では、LP_Enは、AFE300が低電力モードで動作するとき、アサートされ、デュアルモード合成器316に低電力周波数合成器として動作させる場合がある。いくつかの実施形態では、ミキサ動作を実行するためにデュアルモード合成器316によって使用される回路の少なくとも一部も、周波数合成器動作を実行するとき、使用される。たとえば、そのような回路は、電圧源および/または1つもしくは複数のインダクタを含み得る。
【００２１】
通常動作モードの間、TXデータは、TXチェーン310を介して(たとえば、簡単のために図示しないが、たとえばアンテナを使用して別のデバイスに)送信される場合がある。たとえば、DAC312は、TXデータをアナログデータ信号に変換し、アナログデータ信号は、TXフィルタ314を介してフィルタ処理される。この時間の間に、デュアルモード合成器316は、ミキサとして動作するように構成され得る。したがって、デュアルモード合成器316は、アップコンバートされた搬送波信号を生成するために、発信データ信号を、1次合成器330によって生成されたLO信号と混合する。搬送波信号は、DA318によって増幅され、続いて、TX信号として出力される。
【００２２】
TXデータは、低電力モードで動作するとき、TXチェーン310を介して送信されない場合がある。したがって、デュアルモード合成器316は、対応するネットワークおよび/またはデバイスへの接続を維持する目的で(たとえば、ビーコンフレーム内で提供される)接続情報を受信するために低電力周波数合成器として動作するように構成され得る。たとえば、LNA328は、受信されたRX信号(たとえば、ビーコンフレーム)を増幅し、RX信号をミキサ326に発送する。ミキサ326は、ダウンコンバートされたデータ信号を生成するために、RX信号を、デュアルモード合成器316によって提供されたLO信号と混合する。データ信号は、次いで、RXフィルタ324によってフィルタ処理され、ADC322を介してRXデータのデジタルビットストリームに変換される。
【００２３】
図4は、いくつかの実施形態による、ミキサとして、または周波数合成器として動作可能なデュアルモード合成器400のより詳細な例を示す。デュアルモード合成器400は、ミキサ回路410と、VCO回路420と、共有回路430のセットとを含む。簡単のために図示していないが、デュアルモード合成器400は、(たとえば、図1に示す)周波数合成器および/またはミキサとして動作するための追加の回路を含み得る。
【００２４】
共有回路430は、低ドロップアウト調整器(LDO)432とインダクタL1およびL2のセットとを含む。LDO432は、トランジスタ402を介して電圧源VDDに結合された差動増幅器401を含む。より具体的には、LDO432は、基準電圧VREFに応答して出力電圧VREGを維持する。たとえば、出力電圧VREGと基準電圧VREFとの間の差がしきい値を超えて増加する場合、増幅器401は、出力電圧VREGを所望の電圧レベルに維持するためにトランジスタ402のゲート電圧を変化させる。
【００２５】
いくつかの実施形態では、共有回路430は、選択された動作モードに応じてミキサ回路410またはVCO回路420のいずれかによって選択的に利用され得る。たとえば、ミキサ回路410は、発信データ信号を搬送波周波数にアップコンバートするために通常動作モードの間に共有回路430を使用する場合がある。他方では、VCO回路420は、低電力モードで動作する際に、受信した搬送波信号をダウンコンバートするのに使用されたLO信号を生成するために共有回路430を使用し得る。
【００２６】
通常動作モードの間、デュアルモード合成器400は、ミキサとして機能する。したがって、LDO432は、ミキサ回路410に電力を供給するように構成され得る。いくつかの実施形態では、LDO432は、ミキサ回路410の動作に適した出力電圧VREG(たとえば、VDD)を生成するためにバイアスされる場合がある。出力電圧VREGは、インダクタL1およびL2を介してミキサ回路410に供給される。いくつかの実施形態では、VCO回路420は、デュアルモード合成器400がミキサとして動作するとき、非活動状態にされ得る。たとえば、VCO回路420は、LP_En信号を(たとえば、論理低に)デアサートすることによって非活動状態にされ、したがって、トランジスタ403をオフにする場合がある。
【００２７】
デュアルモード合成器400は、低電力モードで動作するとき、周波数合成器として機能する。したがって、LDO432は、VCO回路420に電力を供給するように構成され得る。VCO回路420は、LP_En信号を(たとえば、論理高に)アサートすることによって活動状態にされ、したがって、トランジスタ403をオンにする場合がある。いくつかの実施形態では、LDO432は、VCO回路420の動作に適した出力電圧VREG(たとえば、<VDD)を生成するためにバイアスされる場合がある。出力電圧VREGは、インダクタL1およびL2を介してVCO回路420に供給される。いくつかの実施形態では、ミキサ回路410は、デュアルモード合成器400が周波数合成器として動作するとき、非活動状態にされ得る。たとえば、ミキサ回路410は、そのトランジスタの各々のゲートおよびソースを接地電位までプルすることによって非活動状態にされ得る。
【００２８】
VCO回路420は、発振信号(たとえば、LO信号)を生成するためにインダクタL1およびL2と併せて使用され得るキャパシタのバンク422を含む。たとえば、キャパシタのバンク422ならびにインダクタL1およびL2は、LCタンクを集合的に形成する場合がある。より具体的には、LCタンクのキャパシタンスは、キャパシタバンク422のキャパシタンスに基づいている場合があり、LCタンクのインダクタンスは、インダクタL1およびL2のインダクタンスに基づいている場合がある。さらに、いくつかの実施形態では、キャパシタのバンク422は、LCタンクの発振周波数を制御するために使用される場合がある。たとえば、いくつかのキャパシタは、LCタンクが所望の周波数で発振するように適切なキャパシタンスを提供するために切替え可能にキャパシタバンク422に結合されるか、またはキャパシタバンク422から分離される場合がある。たとえば、いくつかのスイッチSW1〜SWnは、共有回路430のノードN1とN2との間の対応する数のキャパシタ対CA1/CB1〜CAn/CBnに選択的に結合するために使用され得る。スイッチSW1〜SWnは、たとえば、制御電圧VCによって生成され得る対応する数の制御信号(簡単のために図示せず)によって制御され得る(図1も参照)。デュアルモード合成器400がミキサとして動作するとき、LCタンクの中心周波数は、キャパシタバンク422を使用して(たとえば、キャパシタを選択的に結合および/または分離することによって)シフトダウンされる場合がある。
【００２９】
上記で説明したように、共有回路430は、通常動作モードの間にミキサ回路410に給電するために使用される場合があり、低電力モードで動作する際に、VCO回路420に給電し、LCタンクの少なくとも一部分を提供するために使用される場合がある。さらに、LDO432ならびにインダクタL1およびL2は、通常、大きいダイ面積を占有する。したがって、通常動作モード中と低電力モード中の両方で共有回路430を使用することによって、デュアルモード合成器400が実装される対応するAFEの全体のサイズおよび/または占有面積が低減される場合がある。
【００３０】
図5は、いくつかの実施形態が実装され得る通信デバイス500のブロック図を示す。通信デバイス500は、AFE510、プロセッサ520、およびメモリ530を含む。いくつかの実施形態では、AFE510は、AFE510(たとえば、図2に関して上記で説明したAFE200など)のTXチェーンと回路を共有する低電力周波数合成器を含み得る。代替として、AFE510(たとえば、図3に関して上記で説明したAFE300など)は、ミキサまたは低電力周波数合成器として動作可能なデュアルモード合成器を含み得る。本明細書における説明の目的で、AFE510は、プロセッサ520に結合されるように図5に示されている。実際の実施形態では、AFE510、プロセッサ520、および/またはメモリ530は、1つまたは複数のバス(簡略のために図示せず)を使用して互いに接続される場合がある。
【００３１】
メモリ530は、以下のソフトウェアモジュールを記憶することができる非一時的コンピュータ可読記憶媒体(たとえば、EPROM、EEPROM、フラッシュメモリ、ハードドライブなどの1つまたは複数の不揮発性メモリ要素)を含み得る。
・通常動作モードまたは低電力モードで通信デバイス500を動作させるためのモード選択モジュール532。
・選択された動作モードに少なくとも部分的に基づいてAFE510の混合/アップコンバート動作を制御するためのアップコンバータ(UPC)制御モジュール534。
・選択された動作モードに少なくとも部分的に基づいてAFE510の周波数合成動作を制御するための低電力合成器(LPS)制御モジュール536。
各ソフトウェアモジュールは、プロセッサ520によって実行される際に、通信デバイス500(具体的には、AFE510)に、対応する機能を実行させる命令を含む。したがって、メモリ530の非一時的コンピュータ可読媒体は、図6〜図8に関して以下で説明する動作のすべてまたは一部を実行するための命令を含む。
【００３２】
AFE510およびメモリ530に結合されるように図5の例に示されたプロセッサ520は、通信デバイス500中に(たとえば、メモリ530内に)記憶される1つまたは複数のソフトウェアプログラムのスクリプトまたは命令を実行することが可能な、任意の適切な1つまたは複数のプロセッサであってもよい。たとえば、プロセッサ520は、通常動作モードまたは低電力モードで通信デバイス500を動作させるためのモード選択モジュール532を実行し得る。プロセッサ520は、動作モードに少なくとも部分的に基づいてAFE510の混合/アップコンバート動作を制御するためのUPC制御モジュール534を実行する場合もある。またさらに、プロセッサ520は、選択された動作モードに少なくとも部分的に基づいてAFE510の周波数合成動作を制御するためのLPS制御モジュール536を実行し得る。
【００３３】
図6は、デュアルモード合成器を含む通信デバイスを動作させる方法600を示す例示的なフローチャートを示す。たとえば、図5を参照すれば、方法600は、通信デバイス500のプロセッサ520によって実装され得る。プロセッサ520は、第一に、デバイス500の動作モードを検出するためにモード選択モジュール532を実行し得る(610)。たとえば、プロセッサ520は、デバイス500が通常動作モードであるか、または低電力モードであるかを判定し得る。
【００３４】
デバイス500が通常動作モード(620)である場合、プロセッサ520は、AFE510のアップコンバート動作を可能にし得る(630)。上記で説明したように、通信デバイス500は、通常動作モードの間に搬送波信号を(たとえば、TXチェーンを介して)送信し、かつ/または(たとえば、RXチェーンを介して)受信するように構成され得る。したがって、プロセッサ520は、UPC制御モジュール534を実行する際、デバイス500が通常動作モードであるとき、AFE510が発信データ信号をアップコンバートすることを可能にし得る。さらに、モード選択モジュール532は、プロセッサ520によって実行されるように、混合/アップコンバート動作に使用されるLO信号を生成するためにAFE510の1次合成器を活動状態にし得る。
【００３５】
デバイス500が低電力モードで動作している場合(620)、プロセッサ520は、AFE510の周波数合成動作を可能にし得る(640)。上記で説明したように、通信デバイス500は、低電力モードで動作する際、接続情報(たとえば、DTIM情報を含むビーコンフレーム)のみを(たとえば、RXチェーンを介して)受信するように構成され得る。したがって、プロセッサ520は、LPS制御モジュール536を実行する際、アップコンバート動作を実行するのに使用される回路の少なくとも一部分を使用することによって、AFE510がLO信号を生成するのを可能にし得る。さらに、モード選択モジュール532は、プロセッサ520によって実行されるように、AFE510の1次合成器を非活動状態にし得る。
【００３６】
図7は、ミキサとしてデュアルモード合成器を動作させる方法700を示す例示的なフローチャートを示す。たとえば、図5を参照すれば、方法700は、図4に示すデュアルモード合成器400などのデュアルモード合成器を含むAFE510に関してプロセッサ520によって実行され得る。いくつかの実施形態では、方法700は、UPC制御モジュール534を実行する際にプロセッサ520によって実行され得る。
【００３７】
プロセッサ520は、第一に、デュアルモード合成器のVCO回路を非活動状態にする(710)。たとえば、プロセッサ520は、LP_En信号をデアサートする場合があり、トランジスタ403をオフにし、VCO回路420を効果的に非活動状態にする。プロセッサ520は、次いで、LDO432の出力電圧VREGを、ミキサ動作に適した電圧レベルに設定する(720)。たとえば、プロセッサ520は、出力電圧VREGを、VDDに実質的に近い電圧レベルまで上昇させるように基準電圧VREFを調整し得る。いくつかの実施形態では、プロセッサ520は、LCタンクの中心周波数をシフトダウンするようにLCタンクのキャパシタンスを調整し得る(730)。たとえば、プロセッサ520は、たとえば、(たとえば、キャパシタバンク422ならびにインダクタL1およびL2によって形成された)LCタンクの周波数を低減するために、キャパシタバンク422から1つまたは複数のキャパシタを選択的に分離(または、それに結合)するようにキャパシタバンク422内のスイッチSW1〜SWnのうちの1つまたは複数を活動状態にし得る。最後に、プロセッサ520は、デュアルモード合成器のミキサ回路を活動状態にし得る(740)。たとえば、プロセッサ520は、ミキサ回路410への入力として発信データ信号および(たとえば、1次合成器によって生成された)LO信号を提供し得る。
【００３８】
図8は、周波数合成器としてデュアルモード合成器を動作させる方法800を示す例示的なフローチャートを示す。たとえば、図5を参照すれば、方法800は、図4に示すデュアルモード合成器400などのデュアルモード合成器を含むAFE510に関してプロセッサ520によって実行され得る。いくつかの実施形態では、方法800は、UPC制御モジュール534を実行する際にプロセッサ520によって実行され得る。
【００３９】
プロセッサ520は、第一に、デュアルモード合成器のミキサ回路を非活動状態にする(810)。たとえば、プロセッサ520は、ミキサ回路410内のトランジスタの各々のゲート電圧およびソース電圧を接地電位までプルし得る。プロセッサ520は、次いで、LDO432の出力電圧VREGを、周波数合成器に適した電圧レベルに設定する(820)。たとえば、プロセッサ520は、出力電圧VREGをVDD未満の所望の電圧レベルまで低下させるように基準電圧VREFを調整し得る。いくつかの実施形態では、プロセッサ520は、VCO回路420が所望の周波数で発振することを可能にするために、LCタンクのキャパシタンスを調整し得る(830)。たとえば、プロセッサ520は、(たとえば、キャパシタバンク422ならびにインダクタL1およびL2によって形成された)LCタンクの周波数を所望の周波数まで増加させるために、キャパシタバンク422に1つまたは複数のキャパシタ対を選択的に結合(または、それから分離)するようにキャパシタバンク422内のスイッチSW1〜SWnのうちの1つまたは複数を活動状態にし得る。最後に、プロセッサ520は、デュアルモード合成器のVCO回路420を活動状態にし得る(840)。たとえば、プロセッサ520は、LP_En信号をアサートする場合があり、トランジスタ403をオンにし、VCO回路420を効果的に活動状態にする。
【００４０】
上記の明細書において、本実施形態について、その特定の例示的な実施形態を参照しながら説明してきた。しかし、添付の特許請求の範囲に記載された本開示のより広い範囲から逸脱することなく、様々な修正および変更をそれに加えることができることは明らかであろう。したがって、本明細書および図面は、限定的ではなく例示的であると見なされるべきである。たとえば、図6〜図8のフローチャートに示す方法ステップは他の適切な順序で実行することができ、複数のステップは組み合わせて単一のステップにすることができ、かつ/またはいくつかのステップは省略することができる。
【符号の説明】
【００４１】
100  周波数合成器
102  位相/周波数検出器
104  電荷ポンプ
106  ループフィルタ
108  電圧制御発振器
110  周波数分割器
200  アナログフロントエンド回路、AFE
201  共有回路
210  送信チェーン、TXチェーン
212  デジタルアナログ変換器
214  TXフィルタ
216  ミキサ
218  ドライバ増幅器
220  受信チェーン、RXチェーン
222  アナログデジタル変換器
224  RXフィルタ
226  ミキサ
228  低雑音増幅器
230  1次合成器
240  低電力合成器、LP合成器
300  AFE
310  TXチェーン
312  DAC
314  TXフィルタ
316  デュアルモード合成器
318  DA
320  RXチェーン
322  ADC
324  RXフィルタ
326  ミキサ
328  LNA
330  1次合成器
400  デュアルモード合成器
401  差動増幅器
402  トランジスタ
403  トランジスタ
410  ミキサ回路
420  VCO回路
422  キャパシタバンク
430  共有回路
432  低ドロップアウト調整器、LDO
500  通信デバイス
510  AFE
520  プロセッサ
530  メモリ
532  モード選択モジュール
534  アップコンバータ制御モジュール、UPC制御モジュール
536  低電力合成器(LPS)制御モジュール、LPS制御モジュール
【図１】
0006423542.tif 000002
【図２】
0006423542.tif 000003
【図３】
0006423542.tif 000004
【図４】
0006423542.tif 000005
【図５】
0006423542.tif 000006
【図６】
0006423542.tif 000007
【図７】
0006423542.tif 000008
【図８】
0006423542.tif 000009