(57)【特許請求の範囲】
【請求項１】
複数の機能モジュールと、
電源電圧を前記機能モジュールの定格電圧に変換し、前記機能モジュールへ定格電圧を供給する変換部であって、第１の変換部、第２の変換部、及び第３の変換部を含む変換部とを有し、
前記複数の機能モジュールの１つは、消費電力を低下させた待機状態に遷移可能なプロセッサであり、
前記複数の機能モジュールの１つは、状態保持部であり、
前記複数の機能モジュールの１つは、受信部であり、
前記複数の機能モジュールの１つは、制御部であり、
前記プロセッサは、記憶部を備え、
前記記憶部は、前記プロセッサの状態に関する状態情報を記憶し、
前記第１の変換部は、前記状態保持部、前記受信部、及び前記制御部へ、第１の定格電圧を供給し、
前記第２の変換部は、前記複数の機能モジュールのうち前記プロセッサのみへ、前記第１の定格電圧よりも小さい第２の定格電圧を供給し、
前記第３の変換部は、前記状態保持部、前記受信部、前記制御部、及び前記プロセッサ以外の複数機能モジュールのうち少なくとも１つの機能モジュールへ、前記第１の定格電圧よりも小さく且つ前記第２の定格電圧よりも大きい第３の定格電圧を供給し、
前記制御部は、前記プロセッサが待機状態に遷移した場合、前記第２の定格電圧及び前記第３の定格電圧の供給を停止し、かつ、前記第２の変換部及び前記第３の変換部の動作を停止させ、
前記状態保持部は、前記プロセッサが前記待機状態に遷移する前の前記状態情報を保持し、
前記受信部は、前記待機状態から復帰する契機を示す復帰信号を受信し、
前記受信部が前記復帰信号を受信した場合、前記制御部は、前記第２の変換部及び前記第３の変換部を起動し、前記第２の定格電圧及び前記第３の定格電圧の供給をし、
前記プロセッサは、前記状態保持部に保持されている前記状態情報を、前記受信部が受信した復帰信号に応じて前記記憶部に書き戻す、
電子機器。
【請求項２】
前記プロセッサが前記待機状態に遷移したか否か、及び、前記受信部が前記復帰信号を受信したか否かを監視し、前記プロセッサが前記待機状態に遷移したこと、又は、前記受信部が前記復帰信号を受信したことを前記制御部に通知する監視部、
を更に備え、
前記監視部は、前記第１の変換部から定格電圧の供給を受ける、
請求項１に記載の電子機器。
【請求項３】
前記制御部は、前記第１の変換部、前記第２の変換部、及び前記第３の変換部のそれぞれと、前記複数の機能モジュールのそれぞれと、の間のスイッチを切り替えることによって、前記複数の機能モジュールへ定格電圧を供給するか否かを制御する、
請求項１に記載の電子機器。
【請求項４】
前記複数の機能モジュールの1つは、メモリへの情報の書き込み及び読み出しを制御するメモリコントローラであり、
前記メモリコントローラは、前記第３の変換部から定格電圧の供給を受ける、
請求項１に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は電子機器に関する。
【背景技術】
【０００２】
一つのデバイスに様々な機能モジュールが組み込まれ、組み込みシステム（電子機器）に必要な機能を一つのデバイスによって提供できるＳｏＣ（Ｓｙｓｔｅｍ  Ｏｎ  Ｃｈｉｐ）が知られている。ＳｏＣは様々な機能を盛り込んでいるため、ＳｏＣを駆動させるためには複数の種類の電圧が必要になる。ＳｏＣに必要とされる電圧は、このＳｏＣを搭載した組み込みシステムに供給される電源から、複数のＤＣ−ＤＣコンバーターを用いて生成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１９２５９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら複数の種類の電圧が必要になる電子機器では、複数のＤＣ−ＤＣコンバーターが必要になるので、プロセッサーが待機状態のときの消費電力が大きかった。
【課題を解決するための手段】
【０００５】
実施形態の電子機器は、複数の機能モジュールと、電源電圧を前記機能モジュールの定格電圧に変換し、前記機能モジュールへ定格電圧を供給する変換部であって、第１の変換部、第２の変換部、及び第３の変換部を含む変換部とを有する。前記複数の機能モジュールの１つは、消費電力を低下させた待機状態に遷移可能なプロセッサであり、前記複数の機能モジュールの１つは、状態保持部であり、前記複数の機能モジュールの１つは、受信部であり、前記複数の機能モジュールの１つは、制御部である。前記プロセッサは、記憶部を備える。前記記憶部は、前記プロセッサの状態に関する状態情報を記憶する。前記第１の変換部は、前記状態保持部、前記受信部、及び前記制御部へ、第１の定格電圧を供給し、前記第２の変換部は、前記複数の機能モジュールのうち前記プロセッサのみへ、前記第１の定格電圧よりも小さい第２の定格電圧を供給し、前記第３の変換部は、前記状態保持部、前記受信部、前記制御部、及び前記プロセッサ以外の複数機能モジュールのうち少なくとも１つの機能モジュールへ、前記第１の定格電圧よりも小さく且つ前記第２の定格電圧よりも大きい第３の定格電圧を供給する。前記制御部は、前記プロセッサが待機状態に遷移した場合、前記第２の定格電圧及び前記第３の定格電圧の供給を停止し、かつ、前記第２の変換部及び前記第３の変換部の動作を停止させる。前記状態保持部は、前記プロセッサが前記待機状態に遷移する前の前記状態情報を保持する。前記受信部は、前記待機状態から復帰する契機を示す復帰信号を受信する。前記受信部が前記復帰信号を受信した場合、前記制御部は、前記第２の変換部及び前記第３の変換部を起動し、前記第２の定格電圧及び前記第３の定格電圧の供給をする。前記プロセッサは、前記状態保持部に保持されている前記状態情報を、前記受信部が受信した復帰信号に応じて前記記憶部に書き戻す。
【図面の簡単な説明】
【０００６】
【図１】実施形態の電子機器の構成（動作状態の場合）の例を示す図。
【図２】実施形態のＳｏＣの信号線の例を示す図。
【図３】実施形態の電子機器の構成（待機状態の場合）の例を示す図。
【図４】実施形態の電子機器の電力供給方法を示すフローチャート。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態の電子機器について詳細に説明する。
【０００８】
図１は実施形態の電子機器１００の構成（動作状態の場合）の例を示す図である。実施形態の電子機器１００は、ＳｏＣ１０、変換部２１、変換部２２及び変換部２３を備える。
【０００９】
実施形態のＳｏＣ１０は、プロセッサー３１、状態保持部３２、ＤＲＡＭＣ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ  Ｃｏｎｔｒｏｌｌｅｒ）３３、ＧＰＩＯ（Ｇｅｎｅｒａｌ  Ｐｕｒｐｏｓｅ  Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）３４、ＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５、ＮＡＮＤＣ（ＮＡＮＤ  Ｃｏｎｔｒｏｌｌｅｒ）３６、監視部３７、制御部３８、ＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）３９、スイッチ４１、スイッチ４２、スイッチ４３、スイッチ４４、スイッチ４５、主記憶５１及びＮＡＮＤ５２を備える。実施形態のＳｏＣ１０は複数の機能モジュールとして、プロセッサー３１、状態保持部３２、ＤＲＡＭＣ３３、ＧＰＩＯ３４、ＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５、ＮＡＮＤＣ３６、監視部３７、制御部３８及びＤＭＡＣ３９を備える半導体チップである。
【００１０】
ここで、ＳｏＣ１０内でデータを送受信するための信号線の例について説明する。
【００１１】
図２は実施形態のＳｏＣ１０の信号線の例を示す図である。プロセッサー３１、状態保持部３２、ＤＲＡＭＣ３３、ＧＰＩＯ３４、ＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５、ＮＡＮＤＣ３６、監視部３７、制御部３８及びＤＭＡＣ３９は、内部バス４６で接続されている。この内部バス４６を通じて、プロセッサー３１は、状態保持部３２、ＤＲＡＭＣ３３、ＧＰＩＯ３４、ＳＤ  Ｈｏｓｔ  Ｃ３５、ＮＡＮＤＣ３６、監視部３７、制御部３８及びＤＭＡＣ３９と、データの読み書き等のデータのやり取りを行っている。
【００１２】
また、状態保持部３２、ＤＲＡＭＣ３３、ＧＰＩＯ３４、ＳＤ  Ｈｏｓｔ  Ｃ３５、ＮＡＮＤＣ３６、監視部３７、制御部３８及びＤＭＡＣ３９は、割り込み処理の要求を示す割り込み要求信号を送るための割り込み要求信号線４７により、プロセッサー３１と接続されている。例えばＳｏＣ１０の外部からＧＰＩＯ３４にデータや信号が送られてきたときに、ＧＰＩＯ３４はプロセッサー３１に割り込み要求信号を送って、処理すべきデータが送られてきたことをプロセッサー３１に通知する。この割り込み要求信号を受けて、プロセッサー３１は割り込み要求信号に応じた処理を行う。
【００１３】
図１に戻り、実施形態の変換部２１乃至変換部２３はＤＣ−ＤＣコンバーターである。変換部２１はＶ１ボルトの電圧をプロセッサー３１に供給する。変換部２２はＶ２ボルトの電圧をＤＲＡＭＣ３３に供給する。変換部２３はＶ３ボルトの電圧を、状態保持部３２、ＧＰＩＯ３４、ＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５、ＮＡＮＤＣ３６、監視部３７及び制御部３８に供給する。すなわち実施形態のＳｏＣ１０では、プロセッサー３１、状態保持部３２、ＤＲＡＭＣ３３、ＧＰＩＯ３４、ＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５、ＮＡＮＤＣ３６、監視部３７及び制御部３８を動作させるための定格電圧に応じて、３種類の電圧Ｖ１、Ｖ２及びＶ３が使用されている。実施形態の電子機器１００の説明では、電圧の大きさをＶ１＜Ｖ２＜Ｖ３とする。それぞれの電圧の大きさは、例えばＶ１＝１．２５Ｖ、Ｖ２＝１．８Ｖ、Ｖ３＝３．３Ｖであるが、これに限られない。
【００１４】
プロセッサー３１はプログラムを実行することにより、電子機器１００の動作を制御する。プロセッサー３１の状態には、動作状態及び待機状態がある。プロセッサー３１は動作状態から待機状態に遷移可能であり、待機状態から動作状態に遷移可能である。動作状態はプロセッサー３１上で、処理すべきプログラムを実行中の状態である。待機状態はプロセッサー３１の電源を落とした状態である。なお待機状態はプロセッサー３１の電源を落とさずに、プロセッサー３１の消費電力を動作状態より低下させた状態でもよい。プロセッサー３１は記憶部（図示せず）を有する。記憶部はプロセッサー３１の状態に関する状態情報を記憶する。記憶部は、例えば、プログラムカウンターレジスタや、リターンレジスタ、汎用レジスタなどのレジスタであるが、これに限られない。プロセッサー３１は動作状態から待機状態に遷移する前に、プロセッサー３１の状態に関する状態情報を状態保持部３２に書き込む。プロセッサー３１が動作状態から待機状態に遷移する条件は、例えばプロセッサー３１により処理すべき処理対象がない状態となること（ＳｏＣ１０の外部のデバイスからの入力待ち状態となった場合など）である。プロセッサー３１は、後述する状態保持部３２に保持されているプロセッサー３１の状態に関する状態情報を、ＧＰＩＯ３４が受信した復帰信号に応じて記憶部に書き戻す。
【００１５】
プロセッサー３１は起動時又はプログラムの実行中に、待機状態となったときに通電しておくべき機能モジュールを示す情報を、監視部３７内部の制御レジスタに書き込む。
【００１６】
ＳｏＣ１０のプロセッサー３１は、高速な処理が求められるために動作周波数は高い。この高い周波数を実現するためには、プロセッサー３１内の信号の電圧の振幅は低くなければならない。これは、プロセッサー３１を高速に動作させるためには、信号線の遷移も高速でなければならないためである。
【００１７】
より具体的には、信号線の遷移を高速にするためには、信号の電圧の昇降圧を高速に行う必要がある。動作周波数が高いときには、非常に短い時間で閾電圧まで昇圧しなければならない。この閾電圧にまで昇圧するための回路は、信号の閾電圧と相関関係があり、閾電圧が高い場合には、信号を駆動する回路が大きくなるとともに、消費電力も増える。したがってＳｏＣ１０のプロセッサー３１に供給される電圧は、高い処理能力が求められるＳｏＣ１０になるほど低い方がよい。このプロセッサー３１に供給する電圧はＳｏＣ１０のベンダーが自由に決定することができる。そのため実施形態の電子機器１００では、プロセッサー３１専用の変換部２１が設けられている。
【００１８】
状態保持部３２はプロセッサー３１の状態に関する状態情報を記憶する。プロセッサー３１は複数のレジスタを有しており、このレジスタに保持されているデータによってプロセッサー３１の状態は決まる。プロセッサー３１が持つレジスタとしては、プログラムの実行を制御するプログラムカウンターやリンクレジスタ、スタックレジスタ、あるいは一時的な計算結果を保持する汎用レジスタなどがある。これらのレジスタは、プロセッサー３１上で実行しているプログラムで使われる。
【００１９】
このように、待機状態に遷移する前のプロセッサー３１の状態に関する状態情報は、例えばプロセッサー３１内のプログラムカウンターレジスタや、リターンレジスタ、汎用レジスタなどのレジスタに保持されている。そのため、待機状態となってプロセッサー３１の電源を落とす際には、プロセッサー３１のレジスタの情報をすべて読み出して、状態保持部３２に書き出す。
【００２０】
待機状態から復帰時には、これらの状態保持部３２に保持されている各レジスタの情報をプロセッサー３１の対応するレジスタに書き戻すことで、プロセッサー３１は状態保持部３２に退避した状態時に復帰することができる。
【００２１】
このように、状態保持部３２にプロセッサー３１のレジスタの状態を書き込み保持しておくことで、省電力とするためプロセッサー３１の電源を落としても、電源復帰後に元の状態に戻ることが可能となる。
【００２２】
プロセッサー３１の状態に関する状態情報は、プロセッサー３１が状態保持部３２に対して直接読み書きするか、あるいは状態保持部３２にプロセッサー３１の状態に関する状態情報の読み書きをする装置によって実行される。
【００２３】
状態保持部３２には、変換部２３から電圧Ｖ３が供給される。そのためプロセッサー３１に電圧Ｖ１を供給する変換部２１の動作が停止しても、状態保持部３２は書き込まれた情報を保持することができる。
【００２４】
ＤＲＡＭＣ３３はＤＲＡＭメモリの書き込み及び読み出しの制御を行うメモリコントローラーである。なおＤＲＡＭＣ３３の電圧は他のデバイスの世界標準規格とは異なっていることが多い。そのため実施形態の電子機器１００では、ＤＲＡＭＣ３３専用の変換部２２が設けられている。
【００２５】
ＧＰＩＯ３４はＳｏＣ１０の外部のデバイスと接続するためのインターフェースとしての機能を有しており、ＧＰＩＯ３４はＳｏＣ１０と外部デバイスとの信号の送受信を行う。つまり、ＧＰＩＯ３４は、例えば外部のデバイスから、プロセッサー３１を待機状態から復帰させる契機を示す復帰信号を受信する受信部として動作し、また、ＧＰＩＯ３４は復帰信号を受信したことを監視部３７に通知する。
【００２６】
ＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５はＳＤメモリの書き込み及び読み出しの制御を行うメモリコントローラーである。
【００２７】
ＮＡＮＤＣ３６はＮＡＮＤメモリの書き込み及び読み出しの制御を行うメモリコントローラーである。
【００２８】
監視部３７は上述の監視部３７内部の制御レジスタの情報に応じて、変換部２１、変換部２２、変換部２３、プロセッサー３１、ＧＰＩＯ３４、ＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５及びＮＡＮＤＣ３６の動作状態を監視する。
【００２９】
監視部３７は、例えばプロセッサー３１から送信される信号を受信することにより、プロセッサー３１が待機状態に遷移したか否かを監視する。監視部３７はプロセッサー３１が待機状態に遷移した場合、プロセッサー３１が待機状態に遷移したことを制御部３８に通知する。また監視部３７は、例えばＧＰＩＯ３４から送信される信号を受信することにより、上述の復帰信号を受信したか否かを監視する。監視部３７は上述の復帰信号を受信した場合、上述の復帰信号を受信したことを制御部３８に通知する。
【００３０】
上記の復帰信号としては、ＳｏＣ１０が受信する信号であれば、ＧＰＩＯ３４に入力される信号にかぎらず、機能モジュールとしてＵＡＲＴ（Ｕｎｉｖｅｒｓａｌ  Ａｓｙｎｃｈｒｏｎｏｕｓ  Ｒｅｃｅｉｖｅｒ−Ｔｒａｎｓｍｉｔｔｅｒ）を備えていればＵＡＲＴ通信や、ＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）を備えていればＳＰＩ通信などで使われる信号を用いる。
【００３１】
また監視部３７は、例えば変換部２１、変換部２２、変換部２３、プロセッサー３１、ＧＰＩＯ３４、ＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５及びＮＡＮＤＣ３６の電圧を監視することにより、変換部２１、変換部２２、変換部２３、プロセッサー３１、ＧＰＩＯ３４、ＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５及びＮＡＮＤＣ３６が正常に動作しているか否かを監視する。
【００３２】
この監視部３７は、専用のハードウェアあるいは、プロセッサー３１とは異なるプロセッサーとソフトウェアで実現可能である。
【００３３】
制御部３８は監視部３７から、プロセッサー３１の状態に関する状態情報が状態保持部３２に保存され、待機状態に遷移したことを示す通知を受信すると、スイッチ４１を切ることにより、プロセッサー３１への電圧Ｖ１の供給を停止する。また、このとき制御部３８は変換部２１の動作を停止させる。また制御部３８は監視部３７から、プロセッサー３１が待機状態に遷移したことを示す通知を受信すると、スイッチ４２を切ることにより、ＤＲＡＭＣ３３への電圧Ｖ２の供給を停止する。また制御部３８は監視部３７から、プロセッサー３１が待機状態に遷移したことを示す通知を受信すると、制御部３８は外部から入力待ちで使わないＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５及びＮＡＮＤＣ３６の電源を落とすため、スイッチ４４及びスイッチ４５を切ることにより、ＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５及びＮＡＮＤＣ３６への電圧Ｖ３の供給を停止する。つまり、制御部３８は、プロセッサー３１が待機状態に遷移した場合、状態保持部３２、ＧＰＩＯ３４、監視部３７及び自己以外の機能モジュールへの定格電圧の供給を停止する。
【００３４】
制御部３８は、どの機能モジュールで外部からの入力を待つかを事前にプロセッサー３１から指定されており、その指定に従って外部からの入力を待つ機能モジュールは通電しておき、それ以外の機能モジュールの電源は落として、待機時の消費電力の削減を図る。
【００３５】
さらに、消費電力を削減する必要があるときには、変換部２２を停止させる。このとき、主記憶５１がＭＲＡＭのような不揮発性メモリであるときには、制御部３８は主記憶のデータの退避を行うことなく、変換部２２の動作を停止させる信号を送る。
【００３６】
主記憶５１がＤＲＡＭのような揮発性メモリであった場合には、変換部２２を止める前に主記憶５１にある情報を不揮発性のストレージデバイスに退避する必要がある。
【００３７】
具体的には、図１の外部ストレージ５２に主記憶５１の情報をＤＭＡＣ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ）３９を経由して、主記憶５１の情報を外部ストレージ５２に書き込む。このデータの転送の終了が終わるとＤＭＡＣ３９は、制御部３８に転送終了信号を通知し、主記憶５１の電源を落とせることを知らせる。
【００３８】
制御部３８は、ＤＭＡＣ３９からの転送終了信号を受け取ると変換部２２を停止させる。
【００３９】
また制御部３８は、監視部３７が監視している機能モジュール、及び、変換部２１乃至変換部２３の動作状態に関する情報、又は電圧の情報を、監視部３７から受け取る。そして制御部３８は、それらの監視対象が動作状態に遷移することが可能になったと判断すると、プロセッサー３１に動作許可信号又は割り込み要求信号を送る。これにより制御部３８はプロセッサー３１（電子機器１００）を待機状態から動作状態に復帰させる。
【００４０】
この制御部３８の機能は、監視部３７と同様に専用のハードウェアによって実現するか、あるいはプロセッサー３１とは異なるプロセッサーとソフトウェアで実現することが可能である。また、制御部３８は、監視部３７の機能を実装したプロセッサー上にソフトウェアの機能として実現することも可能である。
【００４１】
図３は実施形態の電子機器１００の構成（待機状態の場合）の例を示す図である。プロセッサー３１が待機状態に遷移した場合、制御部３８は状態保持部３２、ＧＰＩＯ３４、監視部３７及び自己以外の機能モジュール（プロセッサー３１、ＤＲＡＭＣ３３、ＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５及びＮＡＮＤＣ３６）への電圧の供給を停止する。また制御部３８は変換部２１及び変換部２２の動作を停止させる。
【００４２】
これにより実施形態の電子機器１００は、電子機器１００（プロセッサー３１）が待機状態に遷移した場合の消費電力を抑えることができる。
【００４３】
ここで実施形態の電子機器１００の消費電力の削減効果について説明する。変換部２１、変換部２２及び変換部２３（ＤＣ−ＤＣコンバーター）では、電圧の変換時に入力された全てのエネルギー（Ｅｉｎ）を出力（Ｅｏｕｔ）できるわけではない。すなわち電圧変換に伴う損失（ＥＬｏｓｔ）がある。すなわち入力（Ｅｉｎ）と出力（Ｅｏｕｔ）は、下記式（１）の関係となる。
【００４４】
Ｅｉｎ＝Ｅｏｕｔ＋ＥＬｏｓｔ  ・・・（１）
【００４５】
この損失（ＥＬｏｓｔ）の一つは、変換部２１（２２，２３）自身の動作で消費する電力（Ｅｌｏｓｔ）であり、数ｍＷから１０ｍＷの電力が消費される。このように電圧の変換に必要な変換部２１（２２，２３）の数が増えると、それに伴い電圧変換のために消費される電力が比例し増えることになる。すなわち変換部の数をｎとすると、損失はｎ＊Ｅｌｏｓｔとなる。実施形態の電子機器１００では、損失（ＥＬｏｓｔ）として、損失（ｎ＊Ｅｌｏｓｔ）を考える。
【００４６】
この変換部２１、変換部２２及び変換部２３での損失（ｎ＊Ｅｌｏｓｔ）による消費電力は、電子機器１００（組み込みシステム）の状態によって無視できる場合と、対策が必要な場合がある。
【００４７】
電子機器１００のＳｏＣ１０が動作している場合、このシステムの消費電力（Ｅｓｏｃ＿ａｃｔｉｖｅ）は数Ｗ以上となる。このとき電子機器１００全体の消費電力（Ｅｓｙｓｔｅｍ）と比較すると変換部２１、変換部２２及び変換部２３での損失（３＊Ｅｌｏｓｔ）は非常に少ないので問題とはならない。ＳｏＣ１０、変換部２１、変換部２２及び変換部２３以外の消費電力をＥｅｔｃとすると、下記式（２）が成り立つ。
【００４８】
Ｅｓｙｓｔｅｍ＝Ｅｓｏｃ＿ａｃｔｉｖｅ＋３＊Ｅｌｏｓｔ＋Ｅｅｔｃ  ・・・（２）
【００４９】
ここで、Ｅｓｏｃ＿ａｃｔｉｖｅ＞＞３＊Ｅｌｏｓｔであることから、下記式（３）が成り立つ。
【００５０】
Ｅｓｙｓｔｅｍ≒Ｅｓｏｃ＿ａｃｔｉｖｅ＋Ｅｅｔｃ  ・・・（３）
【００５１】
しかしながらＳｏＣ１０（プロセッサー３１）の待機状態（Ｅｓｏｃ＿ｉｄｌｅ）においては、ＳｏＣ１０の消費電力も数ｍＷと少なくなるため、電子機器１００全体の消費電力における変換部２１、変換部２２及び変換部２３の消費電力の割合は半分近くを占めることがある（Ｅｓｏｃ＿ｉｄｌｅ≒３＊Ｅｌｏｓｔ）。このような低消費電力状態においては、変換部２１、変換部２２及び変換部２３の消費電力が問題となる。
【００５２】
実施形態の電子機器１００の待機状態（Ｅｓｏｃ＿ｉｄｌｅ）では、変換部２１及び変換部２２の動作を停止させるので、３＊ＥｌｏｓｔをＥｌｏｓｔに低減することができる。これによりＳｏＣ１０の高速処理性能に影響を与えることなく、電子機器１００（プロセッサー３１）が待機状態に遷移した場合の消費電力を抑えることができる。
【００５３】
なお電源電圧と定格電圧との差が大きいほど変換部のＥｌｏｓｔが大きくなる。そのため制御部３８は電子機器１００で使用される定格電圧のうち、電源電圧との差が最も小さい定格電圧を供給する変換部から電力の供給を受けることにより、待機状態に遷移した場合の消費電力を更に抑えることができる。実施形態の電子機器１００では、変換部２３が、電源電圧との差が最も小さい定格電圧を供給し、待機状態のときには、変換部２３のみが動作する。
【００５４】
図３の説明に戻り、制御部３８が待機状態に入る前に、ＧＰＩＯ３４など事前に復帰に利用するとした機能モジュールに外部から入力があったとき、機能モジュールから監視部３７に通知が行く。
【００５５】
これを受けて監視部３７は、制御部３８に復帰信号を受信したことを示す通知を送信する。制御部３８は、この信号を受信すると、変換部２１の動作を再開させる。そして制御部３８はスイッチ４１を入れることにより、プロセッサー３１への電圧Ｖ１の供給を再開する。
【００５６】
また、制御部３８は変換部２２の動作をとめていたときには、変換部２２の動作を再開させるとともに、変換部２２の動作した後に、スイッチ４２を入れることにより、ＤＲＡＭＣ３３への電圧Ｖ２の供給を再開する。
【００５７】
さらに、主記憶５１が揮発性メモリであった場合には、外部ストレージ５２に退避させた主記憶５１の情報を書き戻すため、スイッチ４５を入れてＮＡＮＤＣ３６に電圧Ｖ３を供給する。
【００５８】
制御部３８は、データの転送に必要なＤＲＡＭＣ３３やＮＡＮＤ３６が動作可能状態になったのち、外部ストレージ５２に保存されている主記憶５１の情報の転送をＤＭＡＣ３９に通して、ＤＭＡＣ３９によるデータ転送が終わるのを待つ。
【００５９】
データ転送の間、監視部３７は制御部３８に対して、スイッチ４４及びスイッチ４５を入れることにより、ＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５及びＮＡＮＤＣ３６への電圧Ｖ３の供給を再開する。
【００６０】
監視部３７は、プロセッサー３１が動作できる状態になるまで、外部からの割り込みがあったことをプロセッサー３１に通知されないように、プロセッサー３１にある割り込みコントローラーへの入力をとめるか、あるいは割り込みコントローラーからプロセッサー３１への割り込みの通知を停止しておく。
【００６１】
監視部３７は、外部ストレージ５２から主記憶５１へのデータの書き戻しや、状態保持部３２からプロセッサー３１へのレジスタデータの書き戻しが終わったことを確認した後、制御部３８が、プロセッサー３１が外部から割り込みによって待機状態から動作状態へ遷移されるようにする。具体的には、制御部３８が、プロセッサー３１にある割り込みコントローラーに割り込み信号を送り、割り込みコントローラーから、外部からの割り込みがあったことを通知する割り込み信号が、プロセッサー３１へ送られる。
【００６２】
次に実施形態の電子機器１００の動作方法について説明する。図４は実施形態の電子機器１００の電力供給方法を示すフローチャートである。
【００６３】
プロセッサー３１は動作状態から待機状態に遷移する前に、プロセッサー３１の状態に関する状態情報を状態保持部３２に記憶する（ステップＳ１）。次に、プロセッサー３１は待機状態に遷移する（ステップＳ２）。
【００６４】
次に、制御部３８は待機状態で使用されない機能モジュールへの電圧の供給を停止する（ステップＳ３）。具体的には、制御部３８は監視部３７から、プロセッサー３１が待機状態に遷移したことを示す通知を受信すると、スイッチ４１を切ることにより、プロセッサー３１への電圧Ｖ１の供給を停止する。また制御部３８はスイッチ４２を切ることにより、ＤＲＡＭＣ３３への電圧Ｖ２の供給を停止する。また制御部３８はスイッチ４４及びスイッチ４５を切ることにより、ＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５及びＮＡＮＤＣ３６への電圧Ｖ３の供給を停止する。
【００６５】
次に、制御部３８は待機状態で使用されない変換部２１及び変換部２２の動作を停止させる（ステップＳ４）。
【００６６】
次に、監視部３７はＳｏＣ１０の外部のデバイスから復帰信号を受信したか否かを監視する（ステップＳ５）。復帰信号を受信していない場合（ステップＳ５、Ｎｏ）、復帰信号を受信するまで待つ。
【００６７】
復帰信号を受信した場合（ステップＳ５、Ｙｅｓ）、監視部３７は復帰信号を受信したことを制御部３８に通知し、制御部３８がステップＳ４で停止させた変換部２１及び変換部２２を起動する（ステップＳ６）。
【００６８】
次に、制御部３８はステップＳ３で停止させた機能モジュールへの電圧の供給を再開する（ステップＳ７）。具体的には、制御部３８はスイッチ４１を入れることにより、プロセッサー３１への電圧Ｖ１の供給を再開する。また制御部３８はスイッチ４２を入れることにより、ＤＲＡＭＣ３３への電圧Ｖ２の供給を再開する。また制御部３８はスイッチ４４及びスイッチ４５を入れることにより、ＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５及びＮＡＮＤＣ３６への電圧Ｖ３の供給を再開する。
【００６９】
次に、プロセッサー３１はステップＳ１で記憶された状態保持部３２の情報を、プロセッサー３１内部のレジスタなどに書き戻す（ステップＳ８）。監視部３７が、状態保持部３２のデータの書き込みが終わったこと、および必要な機能モジュールが動作可能となったことを確認した後、制御部３８が、プロセッサー３１に外部から割り込み信号があったことを通知し、プロセッサー３１が待機状態から動作状態に遷移する（ステップＳ９）。
【００７０】
以上説明したように、実施形態の電子機器１００では、復帰（再起動）時に必要な最低限の機能モジュール（状態保持部３２、ＧＰＩＯ３４、監視部３７及び制御部３８）が、１つの電源（変換部２３）に接続されている。そのため電子機器１００（プロセッサー３１）が待機状態のときに、制御部３８が他の電源（変換部２１及び変換部２２）を停止させることができる。また実施形態の電子機器１００では、電子機器１００（プロセッサー３１）の待機状態のときに、制御部３８がスイッチ４４及びスイッチ４５を切ることによりＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ３５及びＮＡＮＤＣ３６への電圧の供給を停止する。これにより実施形態の電子機器１００は待機状態の電子機器１００の消費電力を削減することができる。
【００７１】
なお本発明の実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７２】
１０  ＳｏＣ
２１  変換部
２２  変換部
２３  変換部
３１  プロセッサー
３２  状態保持部
３３  ＤＲＡＭＣ
３４  ＧＰＩＯ
３５  ＳＤ  Ｈｏｓｔ  Ｃｏｎｔｒｏｌｌｅｒ
３６  ＮＡＮＤＣ
３７  監視部
３８  制御部
３９  ＤＭＡＣ
４１  スイッチ
４２  スイッチ
４３  スイッチ
４４  スイッチ
４５  スイッチ
４６  内部バス
４７  割り込み要求信号線
５１  主記憶
５２  ＮＡＮＤ
１００  電子機器
【図１】
0006410253.tif 000002
【図２】
0006410253.tif 000003
【図３】
0006410253.tif 000004
【図４】
0006410253.tif 000005