(57)【特許請求の範囲】
【請求項１】
上面及び側面が粗化面となった複数の端子と、
前記端子の上面が露出した状態で前記端子の間に形成され、上面が凹状曲面となった絶縁層と、
前記端子の周囲の前記絶縁層に形成され、前記端子の側面の一部を露出すると共に、前記端子からその周囲に向かって延びる複数の筋状突起部が並んで形成された内面を備えた凹部と
を有することを特徴とする配線基板。
【請求項２】
前記端子の粗化面の表面粗さは、０．２μｍ〜１．０μｍであることを特徴とする請求項１に記載の配線基板。
【請求項３】
上面及び側面が粗化面となった複数の端子と、
前記端子の上面が露出した状態で前記端子の間に形成され、上面が凹状曲面となった絶縁層と、
前記端子の周囲の前記絶縁層に形成され、前記端子の側面の一部を露出すると共に、前記端子からその周囲に向かって延びる複数の筋状突起部が並んで形成された内面を備えた凹部と
を備えた配線基板と、
前記配線基板の端子の上面から前記凹部内に配置されたはんだを介して前記配線基板の端子に接続された電子部品と
を有することを特徴とする電子部品装置。
【請求項４】
配線部材の複数の端子の上面及び側面を粗化面にする工程と、
前記配線部材の上に、前記端子を被覆すると共に、前記端子の段差に対応して上面が起伏する絶縁層を形成する工程と、
前記絶縁層を上面から厚みの途中まで除去することにより、前記端子の上面を露出させた状態で、前記端子の間に上面が凹状曲面となった前記絶縁層を残すと共に、前記端子の周囲の前記絶縁層に前記端子の側面の一部を露出すると共に、前記端子からその周囲に向かって延びる複数の筋状突起部が並んで形成された内面を備えた凹部を得る工程とを有することを特徴とする配線基板の製造方法。
【請求項５】
前記絶縁層を形成する工程において、前記絶縁層はポジ型の感光性樹脂層であり、
前記絶縁層を上面から厚みの途中まで除去する工程において、前記ポジ型の感光性樹脂層を未露光の状態で現像液によって溶解させることを特徴とする請求項４に記載の配線基板の製造方法。
【請求項６】
配線部材の複数の端子の上面及び側面を粗化面にする工程と、
前記配線部材の上に、前記端子を被覆すると共に、前記端子の段差に対応して上面が起伏する絶縁層を形成する工程と、
前記絶縁層を上面から厚みの途中まで除去することにより、前記端子の上面を露出させた状態で、前記端子の間に上面が凹状曲面となった前記絶縁層を残すと共に、前記端子の周囲の前記絶縁層に前記端子の側面の一部を露出すると共に、前記端子からその周囲に向かって延びる複数の筋状突起部が並んで形成された内面を備えた凹部を得る工程と
を含む方法により配線基板を製造する工程と、
電子部品をはんだを介して前記配線基板の端子に接続する工程と
を有する電子部品装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板及び電子部品装置とそれらの製造方法に関する。
【背景技術】
【０００２】
従来、半導体チップなどの電子部品を実装するための配線基板がある。そのような配線基板の一例では、保護絶縁層から露出する接続端子に半導体チップのはんだバンプがフリップチップ接続される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１１０８３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
後述する予備的事項に係る配線基板の製造方法では、柱状端子を被覆する感光性樹脂層の全面を厚みの途中まで除去することにより、柱状端子の上面を露出させた状態で複数の柱状端子の間に保護絶縁層を形成する。
【０００５】
そのような配線基板において、半導体チップのはんだバンプを柱状端子に接続する際に、はんだが外側に流出してはんだバンプ同士が電気ショートする課題がある。
【０００６】
配線基板及び電子部品装置とそれらの製造方法において、電子部品を接続する際にはんだの流出を防止できる新規な構造を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以下の開示の一観点によれば、上面及び側面が粗化面となった複数の端子と、前記端子の上面が露出した状態で前記端子の間に形成され、上面が凹状曲面となった絶縁層と、前記端子の周囲の前記絶縁層に形成され、前記端子の側面の一部を露出すると共に、前記端子からその周囲に向かって延びる複数の筋状突起部が並んで形成された内面を備えた凹部とを有する配線基板が提供される。
【０００８】
また、その開示の他の観点によれば、上面及び側面が粗化面となった複数の端子と、前記端子の上面が露出した状態で前記端子の間に形成され、上面が凹状曲面となった絶縁層と、前記端子の周囲の前記絶縁層に形成され、前記端子の側面の一部を露出すると共に、前記端子からその周囲に向かって延びる複数の筋状突起部が並んで形成された内面を備えた凹部とを備えた配線基板と、前記配線基板の端子の上面から前記凹部内に配置されたはんだを介して前記配線基板の端子に接続された電子部品とを有する電子部品装置が提供される。
【０００９】
また、その開示の他の観点によれば、配線部材の複数の端子の上面及び側面を粗化面にする工程と、前記配線部材の上に、前記端子を被覆すると共に、前記端子の段差に対応して上面が起伏する絶縁層を形成する工程と、前記絶縁層を上面から厚みの途中まで除去することにより、前記端子の上面を露出させた状態で、前記端子の間に上面が凹状曲面となった前記絶縁層を残すと共に、前記端子の周囲の前記絶縁層に前記端子の側面の一部を露出すると共に、前記端子からその周囲に向かって延びる複数の筋状突起部が並んで形成された内面を備えた凹部を得る工程とを有する配線基板の製造方法が提供される。
【００１０】
さらに、その開示の他の観点によれば、配線部材の複数の端子の上面及び側面を粗化面にする工程と、前記配線部材の上に、前記端子を被覆すると共に、前記端子の段差に対応して上面が起伏する絶縁層を形成する工程と、前記絶縁層を上面から厚みの途中まで除去することにより、前記端子の上面を露出させた状態で、前記端子の間に上面が凹状曲面となった前記絶縁層を残すと共に、前記端子の周囲の前記絶縁層に前記端子の側面の一部を露出すると共に、前記端子からその周囲に向かって延びる複数の筋状突起部が並んで形成された内面を備えた凹部を得る工程とを含む方法により配線基板を製造する工程と、電子部品をはんだを介して前記配線基板の端子に接続する工程とを有する電子部品装置の製造方法が提供される。
【発明の効果】
【００１１】
以下の開示によれば、配線基板を製造するには、配線部材の複数の端子の上面及び側面を粗化面とした後に、端子を被覆する絶縁層を形成する。さらに、絶縁層の全面を厚みの途中まで除去することにより、端子の上面を露出させた状態で端子の間に絶縁層が残される。このとき、端子の側面の粗化面の作用により、端子の周囲の絶縁層に凹部が形成される。
【００１２】
これにより、配線基板の端子にはんだを介して電子部品を接続する際に、絶縁層の凹部がダムとして機能してはんだの流出が防止され、電気ショートの発生が防止される。
【００１３】
また、はんだが絶縁層の凹部でせき止められるため、絶縁層にはんだの濡れ性が向上する処理を行うことができる。これにより、はんだは、端子上だけではなく絶縁層の凹部に密着性がよく形成されるため、はんだの接続強度を向上させることができる。
【図面の簡単な説明】
【００１４】
【図１】図１（ａ）及び（ｂ）は予備的事項に係る配線基板の課題を説明するための断面図（その１）である。
【図２】図２（ａ）及び（ｂ）は予備的事項に係る配線基板の製造方法の課題を説明するための断面図（その２）である。
【図３】図３は実施形態の配線基板の製造方法を示す断面図（その１）である。
【図４】図４は実施形態の配線基板の製造方法を示す断面図及び平面図（その２）である。
【図５】図５（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その３）である。
【図６】図６（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その４）である。
【図７】図７（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その５）である。
【図８】図８（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その６）である。
【図９】図９（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その７）である。
【図１０】図１０（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その８）である。
【図１１】図１１（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その９）である。
【図１２】図１２（ａ）〜（ｃ）は実施形態の配線基板の製造方法を示す断面図（その１０）である。
【図１３】図１３（ａ）及び（ｂ）は実施形態の配線基板の製造方法を示す断面図（その１０）である。
【図１４】図１４（ａ）及び（ｂ）は実施形態の配線基板を示す断面図である。
【図１５】図１５は実施形態の電子部品装置を示す断面図である。
【図１６】図１６は図１５の配線基板の柱状端子を含む領域の部分拡大断面図である。
【図１７】図１７は図１５の電子部品装置に上側電子部品装置を積層する様子を示す断面図である。
【図１８】図１８は実施形態の積層型の電子部品装置を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、実施の形態について、添付の図面を参照して説明する。
【００１６】
実施形態を説明する前に、基礎となる予備的事項について説明する。図１及び図２は、予備的事項に係る配線基板の課題を説明するための図である。予備的事項の記載は、発明者の個人的な実験結果であり、公知技術ではない。
【００１７】
図１（ａ）には、製造途中の配線基板の表面側の様子が部分的に示されている。図１（ａ）に示すように、配線基板の表面側では、配線層１００の上に絶縁層２００が形成されており、配線層１００の接続部上にビアホールＶＨが配置されている。
【００１８】
また、絶縁層２００の上にはビアホールＶＨ内のビア導体を介して配線層１００に接続される柱状端子３００が形成されている。柱状端子３００は外部接続端子として形成される。
【００１９】
次いで、図１（ｂ）に示すように、絶縁層２００及び柱状端子３００の上に液状の感光性樹脂層４００ａを塗布する。このとき、感光性樹脂層４００ａの上面は、柱状端子３００の段差に対応して、柱状端子３００上で高くなり、複数の柱状端子３００の間で低くなるように起伏して形成される。
【００２０】
さらに、図２（ａ）に示すように、現像液によって感光性樹脂層４００ａの上面側を溶解させて除去することにより、柱状端子３００の上面を露出させる。その後に、感光性樹脂４００ａを加熱処理することにより、保護絶縁層４００を得る。
【００２１】
これにより、複数の柱状端子３００の間に保護絶縁層４００が形成される。このとき、保護絶縁層４００の上面は、複数の柱状端子３００の間の領域で凹状曲面ＣＳとなって形成される。
【００２２】
このようにすることにより、柱状端子３００の上面全体を露出させることができるので半導体チップのはんだバンプとの接触面積を大きく確保することができる。また、セルフアラインで柱状端子３００の上面を露出させることができるため、狭ピッチの柱状端子３００を採用することができる。
【００２３】
続いて、図２（ｂ）に示すように、図２（ａ）の配線基板の柱状端子３００の上に、半導体チップ５００のはんだバンプ５２０を配置し、リフロー加熱によってはんだバンプ５２０を溶融させる。これにより、半導体チップ５００のはんだバンプ５２０が配線基板の柱状端子３００にフリップチップ接続される。
【００２４】
このとき、保護絶縁層４００の上面が凹状曲面ＣＳとなっているため、複数の柱状端子３００の間の保護絶縁層４００の上面に沿った距離は、保護絶縁層４００の上面が平坦面である場合よりも長く設定される。
【００２５】
これにより、はんだバンプ５２０をリフロー加熱する際に、はんだが外側に流出しても複数のはんだバンプ５２０の間で電気ショートが発生しにくい構造とすることができる。
【００２６】
しかし、図２（ｂ）に示すように、はんだ５２０ａの流出量が多くなったり、柱状端子３００のさらなる狭ピッチ化が進められると、複数のはんだバンプ５２０の間で電気ショートが発生しやすくなるため、はんだ５２０ａの流出を防止する構造が必要となる。
【００２７】
以下に説明する実施形態の配線基板では、前述した課題を解消することができる。
【００２８】
（実施形態）
図３〜図１３は実施形態の配線基板の製造方法を説明するための図、図１４は実施形態の配線基板を示す図、図１５〜図１８は実施形態の電子部品装置を説明するための図である。以下、配線基板及び電子部品装置の製造方法を説明しながら、配線基板及び電子部品装置の構造について説明する。
【００２９】
実施形態の配線基板の製造方法では、まず、図３に示すような製造途中の配線部材１ａを用意する。配線部材１ａは、厚み方向の中央部にガラスエポキシ樹脂などから形成されるコア基板１０を備えている。コア基板１０の厚みは、例えば、０．２ｍｍ〜０．８ｍｍである。
【００３０】
コア基板１０には厚み方向に貫通するスルーホールＴＨが形成されている。スルーホールＴＨの側壁にスルーホールめっき層１２が形成され、スルーホールＴＨの残りの孔に樹脂体Ｒが充填されている。
【００３１】
また、コア基板１０の両面側には第１配線層２１がそれぞれ形成されている。第１配線層２１の厚みは、例えば１５μｍ〜２５μｍである。両面側の第１配線層２１はスルーホールめっき層１２を介して相互接続されている。
【００３２】
あるいは、スルーホールＴＨ内の全体に貫通導体が充填され、両面側の第１配線層２１が貫通導体を介して相互接続されていてもよい。
【００３３】
コア基板１０の上面側には、第１配線層２１の接続部上に第１ビアホールＶＨ１が配置された第１絶縁層３１が形成されている。第１絶縁層３１は非感光性樹脂層から形成され、第１ビアホールＶＨ１はレーザ加工によって形成される。第１絶縁層３１は、エポキシ樹脂又はポリイミド樹脂などから形成される。第１絶縁層２１の厚みは、例えば２０μｍ〜４０μｍである。
【００３４】
さらに、第１ビアホールＶＨ１内にはビア導体ＶＣが充填されている。ビア導体ＶＣは、第１ビアホールＶＨ１内から第１絶縁層３１の上面にブランケット状に形成された金属層（不図示）がＣＭＰによって研磨されて第１ビアホールＶＨ１内に充填される。このとき、第１絶縁層３１の表層部もＣＭＰによって研磨される。
【００３５】
これにより、第１絶縁層３１及びビア導体ＶＣの上面は平坦化されて形成されている。
【００３６】
また、第１絶縁層３１の上にはビア導体ＶＣに接続される第２配線層２２が形成されている。第１絶縁層３１の上面は平坦化されているため、セミアディティブ法で配線層を形成する際に、フォトリソグラフィにおけるフォトレジスト層のパターニング精度を向上させることができる。セミアディティブ法については、後の柱状端子を形成する際に詳しく説明する。
【００３７】
このため、第２配線層２２は第１配線層２１よりも微細な設計ルールで形成される。例えば、第２配線層２の厚みは２μｍ程度であり、第２配線層２のライン（幅）：スペース（間隔）は例えば２μｍ：２μｍである。
【００３８】
さらに、コア基板１０の上面側の第１絶縁層３１の上には、第２配線層２２の接続部上に第２ビアホールＶＨ２が配置された第２絶縁層３２が形成されている。第２絶縁層３２は感光性樹脂層から形成され、第２ビアホールＶＨ２は感光性樹脂層がフォトリソグラフィに基づいてパターン化されて形成される。感光性樹脂としては、フェノール系樹脂、ポリイミド樹脂又はエポキシ樹脂などが使用される。
【００３９】
第２絶縁層３２は第１絶縁層３１より薄く形成され、第２ビアホールＶＨ２は第１ビアホールＶＨ１よりも微細な設計ルールで形成される。例えば、第２絶縁層３２の厚みは３μｍ〜７μｍ、好適には５μｍであり、第２ビアホールＶＨ２の直径は１０μｍ程度である。
【００４０】
また、コア基板１０の上面側の第２絶縁層３２の上には、第２ビアホールＶＨ２内のビア導体を介して第２配線層２２に接続される第３配線層２３が形成されている。第３配線層２３においても、第２配線層２２と同様に微細な設計ルールで形成される。
【００４１】
一方、コア基板１０の下面側には、第１配線層２１の接続部上に第１ビアホールＶＨが配置された第１絶縁層３１が形成されている。そして、コア基板１０の下面側の第１絶縁層３１の上に、第１ビアホールＶＨ内のビア導体を介して第１配線層２１に接続される第２配線層２２が形成されている。
【００４２】
コア基板１０の下面側の第２配線層２２の設計ルールは、上記したコア基板１０の上面側の第１配線層２１と同程度であってもよい。
【００４３】
コア基板１０の下面側の第１絶縁層３１の上には、第２配線層２２の接続部上に開口部１４ａが設けられたソルダレジスト層１４が形成されている。
【００４４】
次いで、図４に示すように、図３のコア基板１０の上面側の第２絶縁層３２の上に、第３配線層２３の接続部上に第３ビアホールＶＨ３が配置された第３絶縁層３３を形成する。
【００４５】
第３絶縁層３３及び第３ビアホールは、前述した第２絶縁層３２と同様に感光性樹脂層をパターニングすることにより形成される。また、第３絶縁層３３の厚み及び第３ビアホールＶＨ３の直径は、前述した第２絶縁層３２及び第２ビアホールＶＨ２と同様に微細な設計ルールで設定される。
【００４６】
続いて、同じく図４に示すように、コア基板１０の上面側の第３絶縁層３３の上に、第３ビアホールＶＨ３内のビア導体を介して第３配線層２３に接続される柱状端子２４を形成する。
【００４７】
柱状端子２４はセミアディティブ法によって形成される。図５及び図６を参照して詳しく説明する。図５及び図６では、図４のコア基板１０の上面側の第３配線層から上側の領域が部分的に示されている。
【００４８】
図５（ａ）に示すように、まず、図４の第３絶縁層３３上及び第３ビアホールＶＨ３の内面に、スパッタ法によりシード層２４ａを形成する。シード層２４ａの一例としては、下から順に、厚みが３０ｎｍのチタン（Ｔｉ）層／厚みが２００ｎｍの銅（Ｃｕ）層からなる積層膜が使用される。あるいは、下から順に、クロム（Ｃｒ）層／銅（Ｃｕ）層からなる積層膜を使用してもよい。
【００４９】
次いで、シード層２４ａの上に液状のポジ型レジスト（不図示）をスピンコータにより塗布し、フォトリソグラフィに基づいて露光、現像を行う。現像液としては、例えば、ＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）が使用される。
【００５０】
これにより、図５（ｂ）に示すように、柱状端子２４が配置される部分に開口部１６ａが設けられためっきレジスト層１６が形成される。ポジ型のレジストを使用することにより、微細な設計ルールの開口部１６ａを備えためっきレジスト層１６を高精度に形成することができる。
【００５１】
続いて、図５（ｃ）に示すように、シード層２４ａをめっき給電経路に利用する電解めっきにより、めっきレジスト層１６の開口部１６ａに銅などからなる金属めっき層２４ｂを形成する。その後に、図６（ａ）に示すように、めっきレジスト層１６を除去する。
【００５２】
さらに、図６（ｂ）に示すように、金属めっき層２４ｂをマスクにしてシード層２４ａをエッチングして除去する。
【００５３】
シード層２４ａがＴｉ層／Ｃｕ層からなる場合は、Ｃｕ層は過酸化水素と硫酸アンモニウムとの混合液によりウェットエッチングされ、Ｔｉ層はＣＦ４／Ｏ２系の混合ガスを使用するプラズマエッチングにより除去される。あるいは、Ｔｉ層をアンモニア系のエッチング液で除去してもよい。
【００５４】
これにより、シード層２４ａ及び金属めっき層２４ｂから柱状端子２４が形成される。セミアディティブ法を使用することにより、狭ピッチな設計ルールの柱状端子２４を形成することができる。
【００５５】
柱状端子２４の直径は２５μｍ程度であり、柱状端子２４の配置ピッチは４０μｍ程度である。また、柱状端子２４の高さは、５μｍ〜２０μｍ、例えば１０μｍに設定される。
【００５６】
図４に戻って説明すると、図４の下側図は、図４の断面図を上側からみた縮小平面図である。図４の断面図は縮小平面図のＩ−Ｉに沿った断面に相当する。
【００５７】
図４に示すように、配線部材１ａには、電子部品搭載領域Ａ、外部接続領域Ｂ、及びアライメント領域Ｃが画定されている。
【００５８】
電子部品搭載領域Ａに柱状端子２４が配置される。また、外部接続領域Ｂには、柱状端子２４と同一層から形成される外部接続端子２４ｘが配置される。さらに、アライメント領域Ｃには、柱状端子２４と同一層から形成されるアライメントマークＡＭが配置される。アライメントマークＡＭの下にはビアホールは配置されておらず、アライメントマークＡＭは第３絶縁層３３の平坦な上面に形成される。
【００５９】
図４の縮小平面図に示すように、アライメントマークＡＭは中央に開口部が配置されたドーナッツ状の形状で形成される。あるいは、アライメントマークＡＭを十字状などの形状で形成してもよい。
【００６０】
次に説明する図７以降では、図４の第３配線層２３から上側の領域を部分的に示して説明する。
【００６１】
図７（ａ）に示すように、柱状端子２４の露出面をウェットエッチングすることにより、柱状端子２４の上面及び側面を粗化する。これにより、図７（ｂ）の部分拡大断面図に示すように、柱状端子２４の上面及び側面に粗化面ＲＳが形成される。柱状端子２４の粗化面ＲＳの表面粗さ：Ｒａは０．２μｍ〜１．０μｍに設定される。
【００６２】
例えば、スプレー方式で柱状端子２４の露出面にエッチング液を吹きかけることにより、柱状端子２４の上面及び側面の全体を均一に粗化することができる。ウェットエッチングのエッチャントとしては、蟻酸系のエッチング液が使用される。柱状端子２４のエッチング量は１μｍ程度以下である。
【００６３】
このようにして、柱状端子２４の上面及び側面を粗化面ＲＳにする。このとき、外部接続端子２４ｘ及びアライメントマークＡＭの上面及び側面も同様に粗化面ＲＳとなる。
【００６４】
続いて、図８（ａ）及び（ｂ）に示すように、第３絶縁層３３の上に、柱状端子２４、外部接続端子２４ｘ及びアライメントマークＡＭを被覆するようにスピンコータにより液状のポジ型の感光性樹脂層３４ａを塗布し、１００℃程度の温度で加熱する。
【００６５】
感光性樹脂層３４ａの上面は、柱状端子２４などのパターンの段差に対応して、柱状端子２４などのパターン上で高くなりパターンの間で低くになるように起伏して形成される。
【００６６】
感光性樹脂層３４ａの厚みは、柱状端子２４などのパターンの全体を被覆するように設定され、柱状端子２４の高さが１０μｍの場合は、第３絶縁層３３上で１０μｍ程度になるように設定される。
【００６７】
続いて、図９（ａ）及び（ｂ）、図１０（ａ）及び（ｂ）に示すように、図８（ａ）及び（ｂ）の感光性樹脂層２４ａの全面を現像液によって溶解させることにより、感光性樹脂層２４ａを厚みの途中まで除去して柱状端子２４の上面を露出させる。感光性樹脂層２４ａは未露光の状態で現像液によってエッチングされる。現像液としては、例えば、ＴＭＡＨが使用される。
【００６８】
通常、ポジ型の感光性樹脂層では、露光された部分が現像液による溶解速度が速くなることでパターンの形成が行われる。このとき、露光されていない部分の感光性樹脂層２４ａにおいても溶解速度はかなり遅いが現像液によって溶解される。
【００６９】
本実施形態では、この特性を利用して感光性樹脂層２４ａの除去量を制御して、柱状端子２４の上面を露出させた状態で、複数の柱状端子２４の間に感光性樹脂層２４ａを残すことができる。
【００７０】
本実施形態と違って、ポジ型の感光性樹脂層２４ａに対して全面露光した後に現像液で除去すると、溶解速度が速すぎて除去量の制御が難しくなり、感光性樹脂層２４ａを十分に残すことは困難である。
【００７１】
このとき、図１０（ａ）及び（ｂ）に示すように、図９（ａ）及び（ｂ）の感光性樹脂層２４ａの起伏の生じた上面が除去されて下がってくるため、柱状端子２４の間の領域に上面が凹状曲面ＣＳとなった感光性樹脂２４ａが残される。
【００７２】
またこのとき、図１０（ｂ）の部分拡大断面図に注目すると、感光性樹脂層２４ａを現像液で除去する際に、柱状端子２４の上面が露出した直後では、側面の粗化面ＲＳのへこみ部に形成された微小な部分の感光性樹脂層２４ａが他の部分よりも溶解しやすい。
【００７３】
このため、結果的に柱状端子２４の側面の粗化面Ｒと感光性樹脂層２４ａとの界面から内部に多くの現像液が侵入する。
【００７４】
これにより、柱状端子２４の周囲の部分の感光性樹脂層２４ａに凹部ＣＰが形成される。後述するように、感光性樹脂層３４ａの凹部ＣＰは、はんだの外側への流出をせき止めるダムとして機能する。
【００７５】
本願発明者は、柱状端子の上面及び側面が平滑面である場合は、柱状端子の周囲の感光性樹脂層の溶解速度は他の部分と同じであり、凹部は形成されないことを実際に確認した。
【００７６】
その後に、図１１（ａ）及び（ｂ）に示すように、感光性樹脂層３４ａを温度：２００℃の窒素雰囲気で加熱処理して硬化させる。
【００７７】
これにより、柱状端子２４の上面が露出した状態で、柱状端子２４の周囲の部分に凹部ＣＰが配置された保護絶縁層３４が複数の柱状端子２４の間に形成される。保護絶縁層３４の凹部ＣＰは、柱状端子２４の側面の一部を露出して形成される。また、保護絶縁層３４の凹部ＣＰは、柱状端子２２の上部側面と保護絶縁層２４のへこみ面とによって形成される。
【００７８】
保護絶縁層３４の凹部ＣＰの深さは、例えば、保護絶縁層３４の最上面から１μｍ〜３μｍ程度である。また、保護絶縁層３４の凹部ＣＰの幅は、例えば２μｍ〜５μｍ程度である。
【００７９】
柱状端子２４の上面及び側面は粗化面ＲＳとなっているため、保護絶縁層３４はアンカー効果によって柱状端子２４の側面と密着性よく形成される。
【００８０】
また、図１２（ａ）を加えて参照すると、保護絶縁層３４の凹部ＣＰは、平面視すると柱状端子２４の外周に沿った周囲に環状に繋がって形成される。さらに、図１２（ｂ）の部分拡大平面図に示すように、図１２（ａ）の保護絶縁層３４の凹部ＣＰの内面には、幅方向に延びる複数の筋状突起部Ｍが波打つように並んで形成されている。筋状突起部Ｍは、最下の底面ＢＳよりも上側に突出しており、複数の筋状突起部Ｍの間の領域に底面ＢＳが分割されるように配置されている。
【００８１】
これにより、保護絶縁層３４の凹部ＣＰの底面側が凹凸となっている。このため、はんだが凹部ＣＰ内に流出してせき止められる際に、アンカー効果によってはんだが凹部ＣＰ内の保護絶縁層３４の上に密着性よく形成される。
【００８２】
本願発明者の実験結果によれば、前述した図７（ｂ）で説明した柱状端子２４の金属めっき層２４ｂの粗化面ＲＳの表層には、ひび割れしたような微細な筋状溝が多数形成されていることが確認された。
【００８３】
図１２（ｂ）の部分拡大平面図では、柱状端子２４の側面の筋状溝Ｇが描かれている。図１２（ｂ）の保護絶縁層３４の凹部ＣＰ内の筋状突起部Ｍは、金属めっき層２４ｂの表層の筋状溝Ｇの部分に現像液が多く供給されることに基づいて形成されると推測される。
【００８４】
１２（ｃ）は、図１２（ａ）及び（ｂ）の保護絶縁層３４の凹部ＣＰの全体の様子を模式的に示した斜視図である。図１２（ｂ）に図１２（ｃ）の斜視図を加えて参照すると、凹部Ｃ内の保護絶縁層３４のへこみ面に多数の筋状突起部Ｍと筋状溝Ｇとが並んで配置されて、筋状の凹凸Ｃｘが形成されている。
【００８５】
上記した例では、柱状端子２４を被覆する絶縁層としてポジ型の感光性樹脂層３４ａを使用したが、ネガ型の感光性樹脂層を使用してもよい。この場合は、ポジ型とは逆に、ネガ型の感光性樹脂層に対して全面露光することで現像液による溶解速度がかなり遅くなり、除去量を同様に制御することができる。
【００８６】
あるいは、柱状端子２４を被覆する絶縁層として非感光性樹脂層を使用し、最適なウェットエッチャントによって除去してもよい。
【００８７】
各種の絶縁層を使用しても、柱状端子２４の粗化面ＲＳの作用によって柱状端子２４の周囲の絶縁層に凹部が同様に形成される。
【００８８】
次いで、図１３（ａ）及び（ｂ）に示すように、柱状端子２４及び保護絶縁層３４の各上面を等方性の酸素（Ｏ２）プラズマによって処理する。
【００８９】
酸素プラズマ処理により、柱状端子２４の上面の粗化面ＲＳのへこみ部に残った保護絶縁層３４の有機物の残渣が除去される。さらに、酸素プラズマ処理により、保護絶縁層３４の凹部ＣＰ内の柱状端子２４の側面の粗化面ＲＳのへこみ部に残った保護絶縁層３４の有機物の残渣が除去される。
【００９０】
また、酸素プラズマ処理により、柱状端子２４の上面のはんだの濡れ性を向上させることができる。このとき同時に、保護絶縁層３４の上面のはんだの濡れ性も向上するが、はだは保護絶縁層３４の凹部ＣＰでせき止められるため、保護絶縁層３４の上面でのはんだの流出が防止される。
【００９１】
酸素プラズマで処理することにより、保護絶縁層３４の上面の表面粗さ：Ｒａは、１０ｎｍ〜３０ｎｍとなる。酸素プラズマ処理を行う前の保護絶縁層３４の上面の表面粗さ：Ｒａは、２ｎｍ〜５ｎｍである。
【００９２】
このように、酸素プラズマ処理を行うことにより、柱状端子２４の粗化面ＲＳをクリーンな状態で露出させることができる。これより、はんだが接触する柱状端子２４の面積を増加させることができるため、はんだの接続強度を向上させることができる。
【００９３】
以上により、図１４（ａ）に示すように、実施形態の配線基板１が製造される。図１４（ａ）では配線基板１の全体が描かれている。
【００９４】
図１４（ａ）に示すように、実施形態の配線基板１では、前述した図３で説明した配線部材１ａを備えている。配線部材１ａの第２絶縁層３２の上に、第２配線層２２の接続部上に第２ビアホールＶＨ２が配置された第３絶縁層３３が形成されている。
【００９５】
配線基板１には、電子部品搭載領域Ａ、外部接続領域Ｂ、及びアライメント領域Ｃが画定されている。電子部品搭載領域Ａの第３絶縁層３３の上には、第２ビアホールＶＨ２内のビア導体を介して第２配線層２２に接続される柱状端子２４が形成されている。
【００９６】
また、外部接続領域Ｂの第３絶縁層３３の上には、第２ビアホールＶＨ２内のビア導体を介して第２配線層２２に接続される外部接続端子２４ｘが形成されている。
【００９７】
さらに、アライメント領域Ｃの第３絶縁層３３の上には、ドーナッツ状のアライメントマークＡＭが形成されている。
【００９８】
また、複数の柱状端子２４の間の領域と、外部接続端子２４ｘ及びアライメントマークＡＭの横方向の領域とに保護絶縁層３４が形成されている。保護絶縁層３４の上面の高さは柱状端子２４の上面の高さよりも低く設定される。また、保護絶縁層３４の上面は複数の柱状端子２４などの間の領域で凹状曲面ＣＳとなって形成されている。
【００９９】
そして、柱状端子２４、外部接続端子２４ｘ及びアライメントマークＡＭの各上面が保護絶縁層３４から露出している。
【０１００】
図１４（ｂ）の部分拡大断面図に示すように、柱状端子２４の上面及び側面は粗化面ＲＳとなっている。また同様に、外部接続端子２４ｘ及びアライメントマークＡＭの上面及び側面も粗化面ＲＳとなっている。
【０１０１】
さらに、柱状端子２４の周囲の部分の保護絶縁層３４に環状の凹部ＣＰが形成されている。保護絶縁層３４の凹部ＣＰは、柱状端子２４の側面の一部を露出して形成される。また同様に、外部接続端子２４ｘ及びアライメントマークＡＭの周囲の部分の保護絶縁層３４にも環状の凹部ＣＰが形成されている。
【０１０２】
前述した製造方法で説明したように、本実施形態の配線基板１では、感光性樹脂層３４ａの起伏した上面から厚みの途中まで除去することにより、セルフアラインで柱状端子２４の上面の全体を露出させている。
【０１０３】
これにより、位置合わせが不要になるため、配置ピッチが４０μｍ程度の微細な柱状端子２４を採用することができ、高性能な半導体チップの実装に対応することができる。
【０１０４】
また、上記した理由により、複数の柱状端子２４の間の領域において、断面でみると保護絶縁層３４の上面は左右対称の凹状曲面ＣＰとなって形成される。
【０１０５】
次に、図１４（ａ）の配線基板１に電子部品を搭載して電子部品装置を構築する方法について説明する。
【０１０６】
まず、図１５に示すように、まず、電子部品として、下面側にはんだバンプ４２を備えた第１半導体チップ４０を用意する。第１半導体チップ４０としては、例えばＣＰＵチップが使用される。
【０１０７】
そして、部品マウンタによって、アライメントマークＡＭを画像認識することに基づいて、第１半導体チップ４０のはんだバンプ４２を配線基板１の柱状端子２４の上に位置合わせして配置する。配線基板１の柱状端子２４の配置ピッチは、半導体チップ４０のはんだバンプ４２の配置ピッチに対応している。はんだバンプ４２としては、例えば、錫（Ｓｎ）−銀（Ａｇ）系の鉛フリーはんだが使用される。
【０１０８】
さらに、２６０℃程度の温度でリフロー加熱してはんだバンプ４２を溶融させることにより、第１半導体チップ４０のはんだバンプ４２を配線基板１の柱状端子２４にフリップチップ接続する。
【０１０９】
図１６は図１５の配線基板１の柱状端子２４を含む領域の部分拡大断面図である。図１６を加えて参照すると、第１半導体チップ４０のはんだバンプ４２が溶融する際に、柱状端子２４の周囲の保護絶縁層３４の凹部ＣＰがはんだの流出をせき止めるダムとして機能する。
【０１１０】
これにより、はんだバンプ４２は保護絶縁層３４の凹部ＣＰでせき止められ、保護絶縁層３４の凹部ＣＰよりも外側領域にはんだが流出することが防止される。よって、第１半導体チップ４０のはんだバンプ４２が狭ピッチで配置される場合であっても、はんだバンプ４２の間で電気ショートが発生することが防止される。
【０１１１】
また、配線基板１の柱状端子２４の接続部となる上面を粗化面ＲＳとし、かつＯ２プラズマ処理を行ってはんだの濡れ性を向上させている。これにより、柱状端子２４の上に第１半導体チップ４０のはんだバンプ４２が密着性よく接続される。
【０１１２】
さらには、保護絶縁層３４の凹部ＣＰを含む上面にもＯ２プラズマ処理を行ってはんだの濡れ性を向上させている。これにより、保護絶縁層３４の凹部ＣＰにも第１半導体チップ４０のはんだバンプ４２が密着性よく形成される。
【０１１３】
このように、本実施形態では、柱状端子２４と第１半導体チップ４０のはんだバンプ４２との間のみで密着強度を確保する構造よりも密着性を強化することができ、さらなる信頼性の向上を図ることができる。
【０１１４】
しかも、保護絶縁層３４のはんだの濡れ性を向上させるとしても、はんだの流出を防止するダムとして凹部ＣＰが形成されているため、はんだの密着性向上とはんだの流出防止との機能を併せもつ構造となる。
【０１１５】
以上により、配線基板１の上に半導体チップ４０がフリップチップ接続されて構築される実施形態の電子部品装置２が得られる。半導体チップ４０と配線基板１との間にアンダーフィル樹脂を充填してもよい。
【０１１６】
次いで、図１７に示すように、上側電子部品装置４を用意する。上側電子部品装置４は、上側配線基板３と第２半導体チップ５０とを備えている。上側配線基板３では、基板６０の両面側に配線層６２がそれぞれ形成されている。両面側の配線層６２は基板６０に形成されたスルーホールＴＨの側面のスルーホールめっき層６４を介して相互接続されている。スルーホールＴＨの残りの孔には樹脂体Ｒが充填されている。
【０１１７】
基板６０の両面側には、配線層６２の接続部上に開口部６６ａが設けられたソルダレジスト層６６がそれぞれ形成されている。
【０１１８】
また、第２半導体チップ５０のバンプ電極５２が上側配線基板３の配線層６２にフリップチップ接続されている。第２半導体チップ５０は、例えば、メモリチップである。さらに、上側配線基板３の下面側の配線層６２にはんだバンプ６８が形成されている。第２半導体チップ５０と上側配線基板３との間にアンダーフィル樹脂を充填してもよい。
【０１１９】
そして、図１８を加えて参照すると、部品マウンタによって、アライメントマークＡＭを画像認識することに基づいて、上側電子部品装置４のはんだバンプ６８を配線基板１の外部接続端子２４ｘの上に位置合わせして配置する。
【０１２０】
さらに、リフロー加熱することにより、上側電子部品装置４のはんだバンプ６８を配線基板１の外部接続端子２４ｘに接続する。これにより、上側電子部品装置４の下側領域に第１半導体チップが収容される。
【０１２１】
このとき、図１８に示すように、配線基板１の外部接続端子２４ｘ及びその周囲の構造は柱状端子２４と同じであるため、前述した図１５の工程と同様に、上側電子部品装置４のはんだバンプ６８を配線基板１の外部接続端子２４ｘに密着性よくかつ信頼性よく接続することができる。
【０１２２】
以上により、図１８に示すように、電子部品装置２の上にはんだバンプ６８を介して上側電子部品装置４が積層されて構築される実施形態の積層型の電子部品装置５が得られる。
【０１２３】
図１８の積層型の電子部品装置５は好適な一例であり、実施形態の図１４（ａ）の配線基板１を使用して各種の構造の電子部品装置を構築することができる。
【０１２４】
例えば、配線基板１の上に複数のＣＰＵチップを横方向に並べてフリップチップ接続し、配線基板１の上にＣＰＵチップを収容するようにメモリモジュールやＣＳＰをはんだバンプを介して積層してもよい。あるいは、配線基板１上の半導体チップの横方向にチップキャパシタなどの受動素子を実装してもよい。
【符号の説明】
【０１２５】
１…配線基板、１ａ…配線部材、２…電子部品装置、３…上側配線基板、４…上側電子部品装置、５…積層型の電子部品装置、１０…コア基板、１２，６４…スルーホールめっき層、１４，６６…ソルダレジスト層、１６…めっきレジスト層、１４ａ，１６ａ，６６ａ…開口部、２１…第１配線層、２２…第２配線層，２３…第３配線層、２４…柱状端子、２４ｘ…外部接続端子、２４ａ…シード層、２４ｂ…金属めっき層、３１…第１絶縁層，３２…第２絶縁層，３３…第３絶縁層、３４…保護絶縁層、３４ａ…感光性樹脂層、４０…第１半導体チップ、４２…はんだバンプ、５０…第２半導体チップ、５２…バンプ電極、６０…基板、６２…配線層、Ａ…電子部品搭載領域、Ｂ…外部接続領域、ＢＳ…底面、Ｃ…アライメント領域、ＡＭ…アライメントマーク、ＣＰ…凹部、Ｃｘ…凹凸、Ｇ…筋状溝、Ｍ…筋状突起部、Ｒ…樹脂体、ＲＳ…粗化面、ＴＨ…スルーホール、ＶＨ１，ＶＨ２，ＶＨ３…ビアホール。
【図１】
0006434328.tif 000002
【図２】
0006434328.tif 000003
【図３】
0006434328.tif 000004
【図４】
0006434328.tif 000005
【図５】
0006434328.tif 000006
【図６】
0006434328.tif 000007
【図７】
0006434328.tif 000008
【図８】
0006434328.tif 000009
【図９】
0006434328.tif 000010
【図１０】
0006434328.tif 000011
【図１１】
0006434328.tif 000012
【図１２】
0006434328.tif 000013
【図１３】
0006434328.tif 000014
【図１４】
0006434328.tif 000015
【図１５】
0006434328.tif 000016
【図１６】
0006434328.tif 000017
【図１７】
0006434328.tif 000018
【図１８】
0006434328.tif 000019