(57)【特許請求の範囲】
【請求項１】
実装基板と、
前記実装基板の表面に、バンプを介してフリップチップ実装されている第１の電子部品および第２の電子部品と、
前記第１の電子部品および前記第２の電子部品を、前記実装基板上に封止するための封止部材とを備え、
前記第１の電子部品の厚みは、前記第２の電子部品の厚みよりも厚く、かつ、前記第１の電子部品に接合された前記バンプの高さは、前記第２の電子部品に接合された前記バンプの高さよりも低い
電子デバイス。
【請求項２】
前記実装基板を平面視した場合、前記第１の電子部品および前記第２の電子部品のうち、前記実装基板の表面からの高さが高い方の電子部品の面積は、前記実装基板の表面からの高さが低い方の電子部品の面積より大きい
請求項１に記載の電子デバイス。
【請求項３】
前記第１の電子部品および前記第２の電子部品のうち、前記実装基板の表面からの高さが低い方の電子部品の、前記第１の電子部品と前記第２の電子部品との並び方向における長さは、前記実装基板の表面からの高さが高い方の電子部品の前記並び方向における長さよりも長い
請求項１または２に記載の電子デバイス。
【請求項４】
前記実装基板を平面視した場合、前記第１の電子部品および前記第２の電子部品のうち、前記実装基板の表面からの高さが低い方の電子部品の、前記第１の電子部品と前記第２の電子部品との並び方向における長さは、前記高さが低い方の電子部品の前記並び方向と交差する方向の長さよりも長い
請求項１〜３のいずれか１項に記載の電子デバイス。
【請求項５】
前記第１の電子部品の前記表面からの高さと、前記第２の電子部品の前記表面からの高さとが揃っている
請求項１〜４のいずれか１項に記載の電子デバイス。
【請求項６】
前記第１の電子部品に接合された前記バンプと前記第２の電子部品に接合された前記バンプとは、同一材料で構成されている
請求項１〜５のいずれか１項に記載の電子デバイス。
【請求項７】
前記第１の電子部品は、弾性波素子であり、
前記第２の電子部品は、増幅素子である
請求項１〜６のいずれか１項に記載の電子デバイス。
【請求項８】
前記第１の電子部品および前記第２の電子部品は、弾性表面波素子である
請求項１〜６のいずれか１項に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ実装された複数の電子部品を有する電子デバイスに関する。
【背景技術】
【０００２】
複数の機能素子や電子部品で構成された電子デバイスを小型化および低背化するための実装手段として、フリップチップ実装が挙げられる。
【０００３】
図９は、特許文献１に開示された電子デバイスの断面図である。図９には、２個の弾性表面波素子がフリップチップ実装されて１パッケージ化された電子デバイスが開示されている。同図に記載された電子デバイスは、キャビティ形状のパッケージ６０１と、蓋板６０２と、フリップチップボンディングにより実装された２個の弾性表面波素子６１１および６１２とを備えた表面実装型のデュアルフィルタである。弾性表面波素子６１１および６１２を構成するＩＤＴ（Ｉｎｔｅｒｄｉｇｉｔａｌ  Ｔｒａｎｓｄｕｃｅｒ）電極６３２が配置された空間６４１および６４２は、バンプ６２１および６２２により確保されている。パッケージ６０１と蓋板６０２とは高融点半田からなる、ろう材６０３によって接合され、パッケージ６０１内部が気密封止されている。
【０００４】
フリップチップ実装型の電子デバイスを小型化する方法として、２個の電子部品の間隔を小さくすることが挙げられる。しかしながら、搭載する２個の電子部品間隔を小さくしていくと、２個目の電子部品の実装時に、実装済みの１個目の電子部品と実装ツールとが干渉するなどして、１個目の電子部品に物理的ダメージが入り、特性や信頼性面で問題になることがある。このため、特許文献１では、先に実装する弾性表面波素子６１２よりも後に実装する弾性表面波素子６１１を厚くすることにより、実装ツールの干渉を防止する方法が提案されている。具体的には、弾性表面波素子６１２の厚みｔｘ２に比べて弾性表面波素子６１１の厚みｔｘ１は厚く、弾性表面波素子６１２および６１１に接合されたバンプ６２２および６２１の高さは等しい。このため、２つの弾性表面波素子６１１と６２２との上面には、２つの弾性表面波素子の厚みの差の分だけ段差が発生している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−２５７２３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に開示された電子デバイスのように複数の電子部品の厚みに差を設ける場合、その後の工程にて複数の電子部品を樹脂などの封止部材で封止すると、封止後の電子デバイスの封止部材側の上面の傾斜が発生する。この上面における傾斜が大きいと、（１）封止後の個片化（ダイシング）工程において不均一な切断による製品飛びが発生する、（２）電子デバイスを吸着などにより上記上面でピックアップする場合にピックアップできない、および、（３）上記上面への捺印マークの認識ができない、等の製造工程および実装工程での問題が発生する。
【０００７】
そこで、本発明は、表面の平坦性に優れたＣＳＰ型の電子デバイスを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の一態様に係る電子デバイスは、実装基板と、前記実装基板の表面に、バンプを介してフリップチップ実装されている第１の電子部品および第２の電子部品と、前記第１の電子部品および前記第２の電子部品を、前記実装基板上に封止するための封止部材とを備え、前記第１の電子部品の厚みは、前記第２の電子部品の厚みよりも厚く、かつ、前記第１の電子部品に接合された前記バンプの高さは、前記第２の電子部品に接合された前記バンプの高さよりも低い。
【０００９】
このような構成によれば、厚みが薄い第２の電子部品のバンプ高さを、第１の電子部品のバンプ高さよりも高くすることで、２つの電子部品の厚みの差よりも第２の電子部品の実装高さと第１の電子部品の実装高さとの差を小さくすることが可能となる。言い換えれば、第２の電子部品の上方の封止空間の体積をより小さくできるので、当該封止空間と第１の電子部品の上方の封止空間との体積差が小さくなる。これにより、電子デバイスの封止部材側の上面の傾斜を低減でき平坦性を改善できるので、封止後の個片化（ダイシング）工程での製品飛び、製品を当該上面でピックアップする場合の不具合、当該上面への捺印マークの認識不良などが低減されたＣＳＰ製品を製造することが可能となる。
【００１０】
また、前記実装基板を平面視した場合、前記第１の電子部品および前記第２の電子部品のうち、前記実装基板の表面からの高さが高い方の電子部品の面積は、前記実装基板の表面からの高さが低い方の電子部品の面積より大きくてもよい。
【００１１】
これにより、実装高さの高い方の電子部品の上方の封止部材上面の平坦面積をより大きく確保できる。このため、封止後の封止部材上面への捺印精度および捺印マークの認識精度が向上する。よって、電子デバイスの製造工程の簡素化および歩留まりが向上する。
【００１２】
また、前記第１の電子部品および前記第２の電子部品のうち、前記実装基板の表面からの高さが低い方の電子部品の、前記第１の電子部品と前記第２の電子部品との並び方向における長さは、前記実装基板の表面からの高さが高い方の電子部品の前記並び方向における長さよりも長くてもよい。
【００１３】
これにより、第１の電子部品の上方の封止部材上面と第２の電子部品の上方の封止部材上面とで生じる傾斜を緩やかにすることが可能となる。このため、封止後における個片化（ダイシング）工程での個片化シートと封止部材上面とを貼り合わる際の接着面積をより大きく確保できるので、切断精度が向上する。よって、電子デバイスの製造工程の簡素化および歩留まりが向上する。
【００１４】
また、前記実装基板を平面視した場合、前記第１の電子部品および前記第２の電子部品のうち、前記実装基板の表面からの高さが低い方の電子部品の、前記第１の電子部品と前記第２の電子部品との並び方向における長さは、前記高さが低い方の電子部品の前記並び方向と交差する方向の長さよりも長くてもよい。
【００１５】
これにより、第１の電子部品の上方の封止部材上面と第２の電子部品の上方の封止部材上面とで生じる傾斜を、より緩やかにすることが可能となる。よって、電子デバイスの製造工程の簡素化および歩留まりが向上する。
【００１６】
また、前記第１の電子部品の前記表面からの高さと、前記第２の電子部品の前記表面からの高さとが揃っていてもよい。
【００１７】
これにより、電子デバイスの封止部材上面を平坦化できるので、封止後の個片化（ダイシング）工程での製品飛び、製品を封止部材上面でピックアップする場合の不具合、および封止部材上面への捺印不具合などをより低減できる。
【００１８】
また、前記第１の電子部品に接合された前記バンプと前記第２の電子部品に接合された前記バンプとは、同一材料で構成されていてもよい。
【００１９】
これにより、バンプに異種材料を用いる場合と比較して、バンプ高さの差を簡素な工程で制御できる。
【００２０】
また、前記第１の電子部品は、弾性波素子であり、前記第２の電子部品は、増幅素子であってもよい。
【００２１】
これにより、製造工程が簡素化され、小型化かつ低背化された高周波能動デバイスを実現でき、例えば、ＣＳＰ型で小型かつ低背の送信側モジュールまたは受信側モジュールを実現できる。
【００２２】
また、前記第１の電子部品および前記第２の電子部品は、弾性表面波素子であってもよい。
【００２３】
これにより、製造工程が簡素化され、小型化かつ低背化された複合ＳＡＷデバイスを実現でき、例えば、ＣＳＰ型で小型かつ低背のＳＡＷデュプレクサまたはデュアルフィルタなどを実現できる。
【発明の効果】
【００２４】
本発明によれば、表面の平坦性に優れたＣＳＰ型の電子デバイスを提供することができる。
【図面の簡単な説明】
【００２５】
【図１Ａ】実施の形態１に係る電子デバイスの断面図である。
【図１Ｂ】比較例に係る電子デバイスの断面図である。
【図２】実施の形態１の変形例１に係る電子デバイスの上面透視図および断面図である。
【図３】実施の形態１の変形例２に係る電子デバイスの断面図である。
【図４】実施の形態１の変形例３に係る電子デバイスの上面透視図および断面図である。
【図５】実施の形態１に係る電子デバイスの製造方法を説明する工程断面図である。
【図６】実施の形態２に係る電子デバイスの上面透視図および断面図である。
【図７】実施の形態２に係る電子デバイスの具体的構成を示す断面図である。
【図８】実施の形態３に係る電子デバイスの上面透視図および断面図である。
【図９】特許文献１に開示された電子デバイスの断面図である。
【発明を実施するための形態】
【００２６】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置、接続形態、製造工程、及び、製造工程の順序などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、図面に示される構成要素の大きさまたは大きさの比は、必ずしも厳密ではない。
【００２７】
（実施の形態１）
［１．１  電子デバイス１の構成］
図１Ａは、実施の形態１に係る電子デバイス１の断面図である。同図に示された電子デバイス１は、実装基板１０と、電子部品１１および１２と、バンプ２１および２２と、封止部材１３とを備える。
【００２８】
実装基板１０は、電子部品１１および１２を実装する基板であり、例えば、プリント基板またはセラミック基板などである。実装基板１０は、一方の主面１０ａおよび他方の主面１０ｂを有し、少なくとも主面１０ａには、ランド電極および配線（図示せず）が形成されている。主面１０ａに形成されたランド電極および配線は、実装基板１０の内部配線または主面１０ｂに形成された外部接続電極および外部配線（図示せず）とビア導体（図示せず）などを通じて電気接続されており、主面１０ｂに形成された外部接続電極および外部配線は、外部の回路部品と電気接続することが可能な配置構成となっている。
【００２９】
電子部品１１は、実装基板１０の主面１０ａに形成されたランド電極に、バンプ２１を介してフリップチップ実装（フリップチップボンディング）された第１の電子部品である。また、電子部品１２は、主面１０ａに形成されたランド電極に、バンプ２２を介してフリップチップ実装された第２の電子部品である。
【００３０】
電子部品１１および１２の周囲には封止部材１３が配置されている。電子部品１１および１２は、封止部材１３と密着し、封止部材１３で覆われている。これにより、電子部品１１の中空空間３１および電子部品１２の中空空間３２の密閉性が確保される。
【００３１】
電子部品１１および１２は、例えば、高周波フィルタ素子、および、高周波増幅素子などである。高周波フィルタ素子としては、弾性表面波フィルタ、弾性境界波フィルタ、ＢＡＷ（Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）を用いた弾性波フィルタ、ならびに、インダクタンス素子およびコンデンサ素子で構成されたＬＣフィルタなどが例示される。また、高周波増幅素子としては、ローノイズアンプ素子（ＬＮＡ：Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ）およびパワーアンプ素子（ＰＡ：Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ）などが例示される。
【００３２】
封止部材１３は、例えば、エポキシ樹脂などの樹脂が挙げられる。エポキシ樹脂は、ＳｉＯ２などの無機フィラーを含有した熱硬化性のエポキシ樹脂を含んでいてもよい。
【００３３】
バンプ２１および２２は、高導電性金属で構成されたボール状の電極であり、例えば、Ａｕを主成分とする電極である。バンプ２１および２２は、まず、電子部品１１および１２の電極にボンディングされる。電子部品１１および電子部品１２には、電子部品１１および１２の入出力端子およびＧＮＤ端子、ならびに、接合強度バランスなどに対応させて、それぞれ、複数のバンプ２１および複数のバンプ２２がボンディングされる。そして、複数のバンプ２１および複数のバンプ２２が、実装基板１０の対応するランド電極と接合されるように、電子部品１１および１２がフリップチップ実装される。
【００３４】
ここで、本実施の形態に係る電子デバイス１において、電子部品１１の厚みｔｘ１は、電子部品１２の厚みｔｘ２よりも厚く、かつ、電子部品１１に接合されたバンプ２１の高さｔｙ１は、電子部品１２に接合されたバンプ２２の高さｔｙ２よりも低い。
【００３５】
なお、電子部品１１および１２の厚みとは、主面１０ａの法線方向の電子部品１１および１２の厚みであり、バンプを含まない電子部品の当該法線方向における底面から上面までの距離と定義される。また、底面と上面とが平行でない場合には、底面から上面までの最大距離と定義される。また、電子部品１１に接合されたバンプ２１の高さ、および、電子部品１２に接合されたバンプ２２の高さとは、それぞれ、電子部品１１に接合されたバンプ２１の上記法線方向の高さ、および、電子部品１２に接合されたバンプ２２の上記法線方向の高さのことである。
【００３６】
以降、電子部品の厚みとは、基板の主面（または素子載置面）の法線方向の電子部品の厚みと定義され、バンプの高さとは、当該法線方向のバンプの高さと定義される。
【００３７】
［１．２  比較例との対比］
図１Ｂは、比較例に係る電子デバイス５００の断面図である。同図に示された電子デバイス５００は、実装基板１０と、電子部品５１１および５１２と、バンプ５２１および５２２と、封止部材１３とを備える。本比較例に係る電子デバイス５００は、実施の形態１に係る電子デバイス１と比較して、電子部品５１１と電子部品５１２との厚みが異なるがバンプ５２１およびバンプ５２２の高さが同じである点が異なる。
【００３８】
つまり、比較例に係る電子デバイス５００において、電子部品５１１の厚みｔｘ１は、電子部品５１２の厚みｔｘ２よりも厚く、かつ、電子部品５１１に接合されたバンプ５２１の高さｔｙ１は、電子部品５１２に接合されたバンプ５２２の高さｔｙ２と同じである。このとき、電子デバイス５００において、図１Ｂに示すように、電子部品５１１の上方の封止部材１３の上面と、電子部品５１２の上方の封止部材１３の上面との高さの差はｔｄ５００であり、双方の上面により生じる傾斜面の傾斜角はθ５００である。
【００３９】
これに対して、図１Ａに示すように、本実施の形態に係る電子デバイス１によれば、厚みが薄い電子部品１２のバンプ２２の高さｔｙ２を、電子部品１１のバンプ２１の高さｔｙ１よりも高くすることで、２つの電子部品の厚みの差（ｔｘ１−ｔｘ２）よりも電子部品の実装高さの差（（ｔｘ１＋ｔｙ１）−（ｔｘ２＋ｔｙ２））を小さくすることが可能となる。よって、電子部品１１の上方の封止部材１３の上面と電子部品１２の上方の封止部材１３の上面との高さの差ｔｄ１をｔｄ５００よりも小さくできる。また、本実施の形態に係る電子デバイス１における封止部材１３の上面の傾斜角θ１を、比較例施に係る電子デバイス５００における封止部材１３の上面の傾斜角θ５００よりも小さくできる。
【００４０】
言い換えれば、電子部品１２の上方の封止空間を、比較例と比べてより小さくできるので、当該封止空間と電子部品１１の上方の封止空間の体積差が小さくなる。
【００４１】
これにより、本実施の形態に係る電子デバイス１の上記構成によれば、電子デバイス１の封止部材上面をバンプ高さが同じである従来の構成と比較して、より平坦化できる。よって、（１）封止後の個片化（ダイシング）工程において均一な切断が実現できるので製品飛びが低減され、（２）製品を吸着などにより封止部材上面でピックアップする場合の不具合が低減され、および（３）封止部材上面への捺印マークの認識不良が低減された、平坦性に優れたＣＳＰ製品を製造することが可能となる。
【００４２】
なお、本実施の形態において、電子部品１２の実装高さ（ｔｘ２＋ｔｙ２）を電子部品１１の実装高さ（ｔｘ１＋ｔｙ１）に近づける条件として、厚みが薄い方の電子部品１２のバンプさの上限は、以下の式１を展開した式２により規定してもよい。
【００４３】
（ｔｘ２＋ｔｙ２）−（ｔｘ１＋ｔｙ１）＜（ｔｘ１−ｔｘ２）      （式１）
ｔｙ２＜２（ｔｘ１−ｔｘ２）＋ｔｙ１          （式２）
【００４４】
式１は、電子部品１２の実装高さ（ｔｘ２＋ｔｙ２）が、を電子部品１１の実装高さ（ｔｘ１＋ｔｙ１）を超えた場合を考慮しており、この場合には、電子部品１２と電子部品１１との実装高さの差が、電子部品１１と電子部品１２との厚みの差より小さいことが条件となる。
【００４５】
また、電子部品１１の主面１０ａからの高さと、電子部品１２の主面１０ａからの高さとは、揃っていることがさらに望ましい。これにより、電子デバイス１の封止部材上面を完全に平坦化できるので、封止後の個片化（ダイシング）工程での製品飛び、製品を上面でピックアップする場合の不具合、当該上面への捺印不具合などをより抑制できる。
【００４６】
ここで、電子部品１１および１２の主面１０ａからの高さが揃っているとは、電子部品１１の高さと電子部品１２の高さとの差（（ｔｘ１＋ｔｙ１）−（ｔｘ２＋ｔｙ２））が、電子部品１１の高さ（ｔｘ１＋ｔｙ１）に対して２０％程度以下となっているものと定義される。
【００４７】
また、電子部品１１に接合されたバンプ２１と電子部品１２に接合されたバンプ２２とは、同一材料で構成されていることが好ましい。これにより、バンプ２１とバンプ２２とで異種材料を用いる場合と比較して、バンプ高さの差を簡素な工程で制御できる。ここで、バンプが同一材料で構成されている、とは、少なくともバンプを構成する主たる金属元素が同じであることを意味し、バンプ構成元素の成分比率が完全に同一であることに限られない。
【００４８】
［１．３  変形例１に係る電子デバイス１Ａの構成］
図２は、実施の形態１の変形例１に係る電子デバイス１Ａの上面透視図および断面図である。本変形例に係る電子デバイス１Ａは、実施の形態１に係る電子デバイス１と比較して、電子部品１１Ａおよび１２Ａのチップ面積の大小関係を規定している点のみが構成として異なる。以下、実施の形態１に係る電子デバイス１と同じ点は説明を省略し、異なる点を中心に説明する。
【００４９】
本変形例に係る電子デバイス１Ａにおいて、電子部品１１Ａの厚みｔｘ１は、電子部品１２Ａの厚みｔｘ２よりも厚く、かつ、電子部品１１Ａに接合されたバンプ２１の高さｔｙ１は、電子部品１２Ａに接合されたバンプ２２の高さｔｙ２よりも低い。また、電子部品１１Ａの実装高さ（ｔｘ１＋ｔｙ１）が、電子部品１２Ａの実装高さ（ｔｘ２＋ｔｙ２）より高い。さらに、実装基板１０を平面視した場合、実装高さが高い方の電子部品１１Ａの面積Ｓ１は、実装高さが低い方の電子部品１２Ａの面積Ｓ２より大きい。
【００５０】
これにより、実装高さが高い方の電子部品の上方の封止部材１３の上面の平坦な面積（図２では、平坦距離Ｌｐとして図示）を、より大きく確保できる。よって、封止後の封止部材上面への捺印精度および捺印認識精度が向上する。よって、電子デバイス１Ａの製造工程の簡素化および歩留まりが向上する。
【００５１】
［１．４  変形例２に係る電子デバイス１Ｂの構成］
図３は、実施の形態１の変形例２に係る電子デバイス１Ｂの断面図である。本変形例に係る電子デバイス１Ｂは、実施の形態１に係る電子デバイス１と比較して、電子部品１１Ｂおよび１２Ｂの並び方向における電子部品１１Ｂおよび１２Ｂの長さの長短関係を規定している点のみが構成として異なる。以下、実施の形態１に係る電子デバイス１と同じ点は説明を省略し、異なる点を中心に説明する。
【００５２】
本変形例に係る電子デバイス１Ｂにおいて、電子部品１１Ｂの厚みｔｘ１は、電子部品１２Ｂの厚みｔｘ２よりも厚く、かつ、電子部品１１Ｂに接合されたバンプ２１の高さｔｙ１は、電子部品１２Ｂに接合されたバンプ２２の高さｔｙ２よりも低い。また、電子部品１１Ｂの実装高さ（ｔｘ１＋ｔｙ１）が、電子部品１２Ｂの実装高さ（ｔｘ２＋ｔｙ２）より高い。さらに、電子部品１１Ｂと電子部品１２Ｂとの並び方向における実装高さが低い方の電子部品１２Ｂの長さＬ２は、当該並び方向における実装高さが高い方の電子部品１１Ｂの長さＬ１よりも長い。
【００５３】
これにより、電子部品１１Ｂの上方の封止部材１３の上面と電子部品１２Ｂの上方の封止部材１３の上面とで生じる傾斜（図３では傾斜角θ１Ｂとして図示）を緩やかにすることが可能となる。よって、封止後における個片化（ダイシング）工程での個片化シートと上記上面とを貼り合わる際の接着面積をより大きく確保できるので切断精度が向上し、電子デバイスの製造工程の簡素化および歩留まりが向上する。
【００５４】
［１．５  変形例３に係る電子デバイス１Ｃの構成］
図４は、実施の形態１の変形例３に係る電子デバイス１Ｃの上面透視図および断面図である。本変形例に係る電子デバイス１Ｃは、実施の形態１に係る電子デバイス１と比較して、電子部品１２Ｃの短辺及び長辺の配置方向を規定している点のみが構成として異なる。以下、実施の形態１に係る電子デバイス１と同じ点は説明を省略し、異なる点を中心に説明する。
【００５５】
本変形例に係る電子デバイス１Ｃにおいて、電子部品１１Ｃの厚みｔｘ１は、電子部品１２Ｃの厚みｔｘ２よりも厚く、かつ、電子部品１１Ｃに接合されたバンプ２１の高さｔｙ１は、電子部品１２Ｃに接合されたバンプ２２の高さｔｙ２よりも低い。また、電子部品１１Ｃの実装高さ（ｔｘ１＋ｔｙ１）が、電子部品１２Ｃの実装高さ（ｔｘ２＋ｔｙ２）より高い。さらに、実装基板１０を平面視した場合、電子部品１１Ｃおよび１２Ｃの並び方向における実装高さが低い方の電子部品１２Ｃの長さＬ２Ｈは、当該並び方向と交差する方向における実装高さが低い方の電子部品１２Ｃの長さＬ２Ｖよりも長い。
【００５６】
これにより、実装高さが低い方の電子部品の上方の封止部材１３上面における上記並び方向の距離を確保できるので、電子部品１１Ｃの上方の封止部材１３の上面と電子部品１２Ｃの上方の封止部材１３の上面とで生じる傾斜を、より緩やかにすることが可能となる。よって、封止後における個片化（ダイシング）工程での個片化シートと上記上面とを貼り合わる際の接着面積をより大きく確保できるので切断精度が向上し、電子デバイスの製造工程の簡素化および歩留まりが向上する。
【００５７】
なお、変形例２および３において、電子部品は、平面視において、矩形形状である場合を例示した。しかしながら、本変形例に係る電子部品は、形状には限定されない。所定の方向における電子部品の長さとは、所定の方向に垂直な方向から当該電子部品を断面視した場合に投影される電子部品の長さ（幅）と定義することができる。
【００５８】
［１．６  製造方法］
ここで、本実施の形態に係る電子デバイスの製造方法を、図５に従って説明する。
【００５９】
図５は、実施の形態１に係る電子デバイス１の製造方法を説明する工程断面図である。図５には、電子部品１１および１２に、それぞれバンプ２１および２２が接合された状態から、個片化された電子デバイス１が製造されるまでの工程における仕掛品の断面図が示されている。
【００６０】
まず、図５の（ａ）の前に、電子部品１１および１２の電極パッド上に、Ａｕを主成分とするバンプ２１および２２をボールボンディング法により形成する（バンプボンディング工程）。より具体的には、電子部品１１または１２が個片化される前段階、つまり電子部品１１または１２が集合基板の状態で形成された段階で、集合基板の電極パッド上に、バンプ２１および２２をボールボンディング法により形成する。その後、例えば、ダイシングによりバンプ２１または２２が接合された上記集合基板を個片化させることにより、バンプ２１または２２が接合された電子部品１１および１２が形成される。なお、本工程におけるバンプボンディングは、上記のように集合基板の状態で行われてもよいし、また、個片化された電子部品１１および１２のそれぞれに行われてもよい。
【００６１】
次に、図５の（ａ）に示すように、バンプ２２が接合された電子部品１２において、バンプ２２が接合されていない側の第２主面を接合用ツール５０の真空吸引穴を介して吸引する。そして、バンプ２２が接合されている側の第１主面を、集合実装基板１０Ａの素子載置面１０ｃに対向させて載置し、フリップチップボンディング法により、バンプ２２を集合実装基板１０Ａの電極ランドに接合する（第１フリップチップボンディング工程）。本フリップチップボンディング法では、接合用ツール５０から超音波および熱を同時に印加することにより、バンプ２２と集合実装基板１０Ａの電極ランドとを接合する。なお、本工程におけるフリップチップボンディング法は、超音波および熱を同時に印加する工法に限られず、超音波および熱のいずれかのみを印加する工法でもよく、また、超音波および熱を、時間をずらせて印加する工法でもよい。
【００６２】
次に、図５の（ｂ）に示すように、バンプ２１が接合された電子部品１１において、図５の（ａ）で上述したフリップチップボンディング法と同じ工法により、バンプ２１を集合実装基板１０Ａの電極ランドに接合する（第２フリップチップボンディング工程）。
【００６３】
ここで、電子部品１１の厚みｔｘ１は、電子部品１２の厚みｔｘ２よりも厚い。この場合、本実施の形態に係る電子デバイス１において、フリップチップボンディング後のバンプ２１の高さがバンプ２２の高さよりも低くなるように、上記バンプボンディング工程および上記第１および第２フリップチップボンディング工程を実行する。
【００６４】
フリップチップボンディング後のバンプ２１の高さがバンプ２２の高さよりも低くなる手段としては、（１）上記バンプボンディング工程において、バンプ２１の量をバンプ２２の量よりも少なくする、（２）上記バンプボンディング工程において、バンプ２１をバンプ２２よりも電子部品の接合面の法線方向に低くなるように接合する、（３）上記第１フリップチップボンディング工程と第２フリップチップボンディング工程とで、超音波および熱の印加条件を異ならせる、（４）上記（１）〜（３）の少なくとも２つを組み合わせる、などが挙げられる。
【００６５】
次に、図５の（ｃ）に示すように、集合実装基板１０Ａ上に実装された電子部品１１および１２を封止する（封止工程）。より具体的には、例えば、電子部品１１および１２の上から、エポキシ樹脂からなるフィルムをラミネートし、さらに、ＳｉＯ２などの無機フィラーを含有した熱硬化性エポキシ樹脂を配置して加熱および加圧する、などの樹脂モールド工法が実施される。これにより、電子部品１１および１２の第２主面および集合実装基板１０Ａの素子載置面１０ｃが封止部材１３と密着することで、電子部品１１および１２の第１主面上の空間の密閉性が確保される。
【００６６】
最後に、図５の（ｄ）に示すように、電子部品１１および１２が実装された集合実装基板１０Ａを、電子部品１１および１２を一セットとして個片化する（個片化工程）。本個片化工程は、例えば、ダイシングにより実施される。これにより、個片化された電子デバイス１が完成する。
【００６７】
以上の製造方法によれば、厚みが薄い電子部品１２のバンプ２２の高さｔｙ２を、電子部品１１のバンプ２１の高さｔｙ１よりも高くすることで、電子部品１１の上方の封止部材１３の上面と、電子部品１２の上方の封止部材１３の上面との高さの差を小さくできる。つまり、電子部品１２の実装高さ（ｔｘ２＋ｔｙ２）を電子部品１１の実装高さ（ｔｘ１＋ｔｙ１）に近づけることが可能となる。これにより、電子デバイス１の上面の平坦性を改善できるので、封止後の個片化工程での製品飛び、製品を上面でピックアップする場合の不具合、当該上面への捺印認識不良などが低減されたＣＳＰ製品を製造することが可能となる。
【００６８】
なお、フリップチップボンディングの順序は、実装高さ（電子部品の厚みとバンプ高さの和）の低いものから行うことが好ましい。第２フリップチップボンディング工程において、接合用ツール５０の吸着面積が電子部品１１の面積よりも大きい場合、または、接合用ツール５０が電子部品１２の方向に横ずれした状態でボンディングが行なわれる場合が想定される。この場合であっても、本実施の形態では、電子部品１１の実装高さ（ｔｘ１＋ｔｙ１）が電子部品１２の実装高さ（ｔｘ２＋ｔｙ２）よりも高いので、接合用ツール５０が電子部品１２の方向へはみ出しても、接合用ツール５０と電子部品１２とが干渉し合うことを回避できる。そのため、電子部品１１および１２の間の間隔を縮小することができ、電子デバイス１の小型化が可能となる。また、この場合、接合用ツール５０としては、その先端の吸着面が電子部品１１より小さいものを使用する必要はない。よって、超音波および熱をバンプ２１および２２に効率よく伝達でき、接合性が向上する。
【００６９】
また、上記製造方法では、バンプ２１および２２が予め電子部品１１および１２に接合された工程を説明したが、バンプ２１および２２は予め集合実装基板１０Ａの素子載置面１０ｃに接合されていてもよい。
【００７０】
（実施の形態２）
［２．１  電子デバイス２の構成］
本実施の形態では、実施の形態１に係る電子デバイス１を、ＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）デバイスに適用した例を示す。以下、実施の形態１に係る電子デバイス１と同じ構成要素については同じ符号を付しており、電子デバイス１と異なる特徴点を中心に説明する。
【００７１】
図６は、実施の形態２に係る電子デバイス２の上面透視図および断面図である。同図に示された電子デバイス２は、実装基板１０と、送信用ＳＡＷフィルタ１１Ｄおよび１１Ｅと、受信用ＳＡＷフィルタ１２Ｄおよび１２Ｅと、バンプ２１および２２と、封止部材１３とを備える。図６に示すように、実装基板１０上に、送信用ＳＡＷフィルタ１１Ｄと受信用ＳＡＷフィルタ１２ＤとがＸ軸方向に隣り合うように配置され、送信用ＳＡＷフィルタ１１Ｅと受信用ＳＡＷフィルタ１２ＥとがＸ軸方向に隣り合うように配置されている。また、送信用ＳＡＷフィルタ１１Ｄと受信用ＳＡＷフィルタ１２ＥとがＹ軸方向に隣り合うように配置され、送信用ＳＡＷフィルタ１１Ｅと受信用ＳＡＷフィルタ１２ＤとがＹ軸方向に隣り合うように配置されている。
【００７２】
送信用ＳＡＷフィルタ１１Ｄと受信用ＳＡＷフィルタ１２Ｄとは、例えば、第１の周波数帯域の送信信号および受信信号を選択的に通過させる第１ＳＡＷデュプレクサを構成している。また、送信用ＳＡＷフィルタ１１Ｅと受信用ＳＡＷフィルタ１２Ｅとは、例えば、第２の周波数帯域の送信信号および受信信号を選択的に通過させる第２ＳＡＷデュプレクサを構成している。そして、電子デバイス２は、例えば、第１ＳＡＷデュプレクサと第２ＳＡＷデュプレクサとを備えたデュアルデュプレクサ、または、４つのＳＡＷフィルタ素子を備えたクワッドプレクサを構成している。
【００７３】
ここで、本実施の形態に係る電子デバイス２において、送信用ＳＡＷフィルタ１１Ｄの厚みｔｘ１は、受信用ＳＡＷフィルタ１２Ｄの厚みｔｘ２よりも厚く、かつ、送信用ＳＡＷフィルタ１１Ｄに接合されたバンプ２１の高さｔｙ１は、受信用ＳＡＷフィルタ１２Ｄに接合されたバンプ２２の高さｔｙ２よりも低い。
【００７４】
また、送信用ＳＡＷフィルタ１１Ｅの厚みｔｘ３は、受信用ＳＡＷフィルタ１２Ｅの厚みｔｘ４よりも厚く、かつ、送信用ＳＡＷフィルタ１１Ｅに接合されたバンプ２１の高さｔｙ３は、受信用ＳＡＷフィルタ１２Ｅに接合されたバンプ２２の高さｔｙ４よりも低い。
【００７５】
以下、電子デバイス２の構造を、図７を用いて詳細に説明する。
【００７６】
図７は、実施の形態２に係る電子デバイス２の具体的構成を示す断面図である。図７は、図６に示された電子デバイス２の上面透視図における７−７線で切断した場合の断面図である。図７に示すように、実装基板１０に、送信用ＳＡＷフィルタ１１Ｅと受信用ＳＡＷフィルタ１２Ｅとがフリップチップ実装されている。
【００７７】
送信用ＳＡＷフィルタ１１Ｅは、ＩＤＴ電極１２４と、パッド１２３と、圧電基板１２８と、支持層１２７と、カバー層１２６と、保護層１２５とを備える。圧電基板１２８の一方の主面には、ＩＤＴ電極１２４と、パッド１２３と、ＩＤＴ電極１２４とパッド１２３とを接続する配線（図示せず）とを含む導電パターンが形成されている。ＩＤＴ電極１２４が形成された中空空間１２９の周囲には、枠状に支持層１２７が形成されている。支持層１２７の厚みは、ＩＤＴ電極１２４等の導電パターンの厚みよりも大きい。
【００７８】
支持層１２７は、例えば、ポリイミド、エポキシ、ベンゾシクロブテン（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ：ＢＣＢ）、ポリベンゾオキサゾール（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ：ＰＢＯ）、金属及び酸化珪素の少なくとも一つを含む材料から構成される。
【００７９】
圧電基板１２８は、例えば、ＬｉＮｂＯ３単結晶で構成された基板である。また、ＩＤＴ電極１２４は、Ｃｕを主材料とした櫛歯状電極である。また、図示していないが、送信用ＳＡＷフィルタ１１Ｄの圧電基板は、例えば、ＬｉＮｂＯ３単結晶で構成され、ＩＤＴ電極は、Ｐｔを主材料とした櫛歯状電極である。
【００８０】
中空空間１２９はカバー層１２６および保護層１２５により封止されている。カバー層１２６および保護層１２５による封止は必ずしも気密性である必要はなく、液密性が確保されていればよい。
【００８１】
カバー層１２６は、例えば、エポキシ、ウレタン、フェノール、ポリエステル、ＢＣＢ、ＰＢＯ、ＬｉＴａＯ３、およびＬｉＮｂＯ３の少なくとも一つを含む材料から構成される。
【００８２】
保護層１２５は、例えば、ポリイミド、エポキシ、ＢＣＢ、ＰＢＯ、珪素、および酸化珪素の少なくとも一つを含む材料から構成される。
【００８３】
保護層１２５、カバー層１２６および支持層１２７には、圧電基板１２８の一方の主面に形成されたパッド１２３に達するビアホール（貫通孔）が形成されている。ビアホールには、ビア導体としてアンダーバンプメタルが充填されている。そして、アンダーバンプメタル上には、外部に露出するバンプ２１が形成されている。
【００８４】
受信用ＳＡＷフィルタ１２Ｅは、ＩＤＴ電極１１４と、パッド１１３と、圧電基板１１８と、支持層１１７と、カバー層１１６と、保護層１１５とを備える。圧電基板１１８の一方の主面には、ＩＤＴ電極１１４と、パッド１１３と、ＩＤＴ電極１１４とパッド１１３とを接続する配線（図示せず）とを含む導電パターンが形成されている。ＩＤＴ電極１１４が形成された中空空間１１９の周囲には、枠状に支持層１１７が形成されている。支持層１１７の厚みは、ＩＤＴ電極１１４等の導電パターンの厚みよりも大きい。
【００８５】
圧電基板１１８は、例えば、ＬｉＴａＯ３単結晶で構成された基板である。また、ＩＤＴ電極１１４は、Ａｌを主材料とした櫛歯状電極である。また、図示していないが、受信用ＳＡＷフィルタ１２Ｄの圧電基板は、例えば、ＬｉＴａＯ３単結晶で構成され、ＩＤＴ電極は、Ａｌを主材料とした櫛歯状電極である。以下、中空空間１１９、カバー層１１６、および保護層１１５の構成は、中空空間１２９、カバー層１２６、および保護層１２５の構成と同じであるので説明を省略する。
【００８６】
なお、保護層１２５および保護層１１５は、それぞれ、送信用ＳＡＷフィルタ１１Ｅおよび受信用ＳＡＷフィルタ１２Ｅの必須の構成要素ではない。
【００８７】
ここで、受信用ＳＡＷフィルタ１２Ｄの圧電基板および受信用ＳＡＷフィルタ１２Ｅの圧電基板１１８の厚みは、例えば、ともに１３０μｍであり、送信用ＳＡＷフィルタ１１Ｄの圧電基板および送信用ＳＡＷフィルタ１１Ｅの圧電基板１２８の厚みは、例えば、ともに２００μｍである。また、支持層とカバー層と保護層とを合わせた厚み（以降ｈと記す）は、受信用ＳＡＷフィルタと送信用ＳＡＷフィルタとで、ほぼ同じである。
【００８８】
なお、本実施の形態に係るＳＡＷフィルタの厚みとは、バンプを含まないＳＡＷフィルタの主面１０ａの法線方向における底面から上面までの距離と定義される。例えば、受信用ＳＡＷフィルタ１２Ｅの底面とは、カバー層１１６のバンプと接合される面であり、上面とは、圧電基板１１８の（ＩＤＴ電極１１４が形成されていない）裏面である。
【００８９】
つまり、主面１０ａの法線方向の送信用ＳＡＷフィルタ１１Ｄおよび１１Ｅの厚みは、上記法線方向の受信用ＳＡＷフィルタ１２Ｄおよび１２Ｅの厚みよりも厚い。この厚みの関係から、受信用ＳＡＷフィルタ１２Ｄおよび１２Ｅのバンプ２２の高さが約２５μｍであり、送信用ＳＡＷフィルタ１１Ｄおよび１１Ｅのバンプ２１の高さが約９μｍとなるように、初期のバンプサイズおよびフリップチップ時の超音波条件などが調整される。すなわち、送信用ＳＡＷフィルタ１１Ｄおよび１１Ｅに接合されたバンプ２１の上記法線方向の高さは、受信用ＳＡＷフィルタ１２Ｄおよび１２Ｅに接合されたバンプ２２の法線方向の高さよりも低い。
【００９０】
送信用ＳＡＷフィルタ１１Ｄおよび１１Ｅならびに受信用ＳＡＷフィルタ１２Ｄおよび１２Ｅの周囲には、封止部材１３が密着するように配置され、これらのＳＡＷフィルタは封止部材１３で覆われている。
【００９１】
実装基板１０の他方の主面１０ｂ側には、電子デバイス２を他の回路基板等に実装するための外部接続電極４４が露出している。実装基板１０の内部には、ランド４２と外部接続電極４４との間を電気的に接続する基板ビア導体４６および内部配線パターン４８が形成されている。
【００９２】
以上の本実施の形態に係る電子デバイス２の構成によれば、厚みが薄い受信用ＳＡＷフィルタのバンプ２２の高さ（例えば、２５μｍ）を、送信用ＳＡＷフィルタのバンプ２１の高さ（例えば、９μｍ）よりも高くすることで、送信用ＳＡＷフィルタの上方の封止部材１３の上面の主面１０ａからの高さ（例えば、２００μｍ＋ｈ＋９μｍ＝２０９μｍ＋ｈ）と受信用ＳＡＷフィルタの上方の封止部材１３の上面の主面１０ａからの高さ（例えば、１３０μｍ＋ｈ＋２５μｍ＝１５５μｍ＋ｈ）との高さの差（例えば、（２０９μｍ＋ｈ）−（１５５μｍ＋ｈ）＝５４μｍ）を、送信用ＳＡＷフィルタと受信用ＳＡＷフィルタとの厚みの差（例えば、（２００μｍ＋ｈ）−（１３０μｍ＋ｈ）＝７０μｍ）よりも小さくできる。つまり、受信用ＳＡＷフィルタの実装高さを、送信用ＳＡＷフィルタと受信用ＳＡＷフィルタとの厚みの差よりも、送信用ＳＡＷフィルタの実装高さに近づけることが可能となる。これにより、電子デバイス２の上面の平坦性を改善できるので、封止後の個片化工程での製品飛び、製品を上面でピックアップする場合の不具合、当該上面への捺印認識不良などが低減されたＣＳＰ製品を製造することが可能となる。よって、製造工程が簡素化され、小型かつ低背の複合ＳＡＷデバイスを実現でき、例えば、平坦性に優れたＣＳＰ型で小型かつ低背のデュアルデュプレクサまたはクワッドプレクサなどを実現できる。
【００９３】
なお、フリップチップボンディングの順序は、先に受信用ＳＡＷフィルタ１２Ｄおよび１２Ｅを行い、後で送信用ＳＡＷフィルタ１１Ｄおよび１１Ｅを行うことが好ましい。これは、実施の形態１でも述べたように、電子部品の実装高さ（電子部品の厚みとバンプ高さの和）の低いものから行うことが好ましいという観点によるものである。
【００９４】
（実施の形態３）
［３．１  電子デバイス３の構成］
実施の形態２では、フィルタ素子のような受動電子部品を複数含む電子デバイスに対して、実施の形態１に係る電子デバイス１の構成を適用した例を示した。これに対して、本実施の形態では、フィルタ素子のような受動電子部品と増幅素子のような能動電子部品とを含む電子デバイスに対して、実施の形態１に係る電子デバイス１の構成を適用した例を示す。以下、実施の形態２に係る電子デバイス２と同じ構成要素については同じ符号を付しており、電子デバイス２と異なる特徴点を中心に説明する。
【００９５】
図８は、実施の形態３に係る電子デバイス３の上面透視図および断面図である。同図に示された電子デバイス３は、実装基板１０と、受信用ＳＡＷフィルタ１１Ｆと、ローノイズアンプ１２Ｆと、バンプ２１および２２と、封止部材１３とを備える。図８に示すように、実装基板１０上に、受信用ＳＡＷフィルタ１１Ｆとローノイズアンプ１２Ｆとが隣り合うように配置されている。
【００９６】
受信用ＳＡＷフィルタ１１Ｆは、例えば、所定の周波数帯域の受信信号を選択的に通過させる高周波フィルタ素子である。また、ローノイズアンプ１２Ｆは、受信用ＳＡＷフィルタ１１Ｆを通過した受信信号を増幅する増幅素子である。受信用ＳＡＷフィルタ１１Ｆとローノイズアンプ１２Ｆとは、例えば、アンテナ素子にて受信した受信信号を選択的に通過させてＲＦＩＣ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）回路へ伝達する受信側モジュールを構成している。
【００９７】
ここで、本実施の形態に係る電子デバイス３において、受信用ＳＡＷフィルタ１１Ｆの厚みｔｘ１は、ローノイズアンプ１２Ｆの厚みｔｘ２よりも厚く、かつ、受信用ＳＡＷフィルタ１１Ｆに接合されたバンプ２１の高さｔｙ１は、ローノイズアンプ１２Ｆに接合されたバンプ２２の高さｔｙ２よりも低い。
【００９８】
図８に示すように、実装基板１０に、受信用ＳＡＷフィルタ１１Ｆとローノイズアンプ１２Ｆとがフリップチップ実装されている。受信用ＳＡＷフィルタ１１Ｆの詳細な構成は、例えば、実施の形態２に係る受信用ＳＡＷフィルタ１２Ｅと同じであるので、説明を省略する。
【００９９】
ローノイズアンプ１２Ｆは、例えば、ＧａＡｓ基板で構成された増幅素子である。なお、ローノイズアンプ１２Ｆは、Ｓｉ基板で構成されてもよい。
【０１００】
ここで、主面１０ａの法線方向の受信用ＳＡＷフィルタ１１Ｆの厚みは、例えば、２００μｍであり、上記法線方向のローノイズアンプ１２Ｆの厚みは、例えば、１４０μｍである。
【０１０１】
つまり、受信用ＳＡＷフィルタ１１Ｆの厚みは、ローノイズアンプ１２Ｆの厚みよりも厚い。この厚みの関係から、受信用ＳＡＷフィルタ１１Ｆのバンプ２１の高さが約１０μｍであり、ローノイズアンプ１２Ｆのバンプ２２の高さが約３０μｍとなるように、初期のバンプサイズおよびフリップチップ時の超音波条件などが調整される。
【０１０２】
受信用ＳＡＷフィルタ１１Ｆおよびローノイズアンプ１２Ｆの周囲には、封止部材１３が密着するように配置され、これらは封止部材１３で覆われている。
【０１０３】
以上の本実施の形態に係る電子デバイス３の構成によれば、厚みが薄いローノイズアンプ１２Ｆのバンプ２２の高さ（例えば、３０μｍ）を、受信用ＳＡＷフィルタ１１Ｆのバンプ２１の高さ（例えば、１０μｍ）よりも高くすることで、受信用ＳＡＷフィルタ１１Ｆの上方の封止部材１３の上面の主面１０ａからの高さ（例えば、２００μｍ＋１０μｍ＝２１０μｍ）と、ローノイズアンプ１２Ｆの上方の封止部材１３の上面の主面１０ａからの高さ（例えば、１４０μｍ＋３０μｍ＝１７０μｍ）との差（例えば、２１０μｍ−１７０μｍ＝４０μｍ）を、受信用ＳＡＷフィルタ１１Ｆとローノイズアンプ１２Ｆとの厚みの差（例えば、２００μｍ−１４０μｍ＝６０μｍ）よりも小さくできる。つまり、ローノイズアンプ１２Ｆの実装高さを、受信用ＳＡＷフィルタ１１Ｆとローノイズアンプ１２Ｆとの厚みの差よりも、受信用ＳＡＷフィルタ１１Ｆの実装高さに近づけることが可能となる。
【０１０４】
これにより、電子デバイス３の上面の平坦性を改善できるので、封止後の個片化工程での製品飛び、製品を上面でピックアップする場合の不具合、当該上面への捺印認識不良などが低減されたＣＳＰ製品を製造することが可能となる。よって、製造工程が簡素化され、小型かつ低背の高周波能動デバイスを実現でき、例えば、平坦性に優れたＣＳＰ型で小型かつ低背の受信側モジュールまたは送信側モジュールを実現できる。
【０１０５】
なお、フリップチップボンディングの順序は、先にローノイズアンプ１２Ｆを行い、後で受信用ＳＡＷフィルタ１１Ｆを行うことが好ましい。これは、実施の形態１でも述べたように、電子部品の実装高さ（電子部品の厚みとバンプ高さの和）の低いものから行うことが好ましいという観点によるものである。
【０１０６】
（その他の実施の形態など）
以上、本発明の実施の形態に係る電子デバイスについて、実施の形態および変形例を挙げて説明したが、本発明の電子デバイスは、上記実施の形態および変形例に限定されるものではない。上記実施の形態および変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態および変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示の電子デバイスを内蔵した各種機器も本発明に含まれる。
【０１０７】
例えば、実施の形態１の変形例１〜３に係る電子デバイス１Ａ〜１Ｃにおける特徴箇所を、実施の形態２に係る電子デバイス２または実施の形態３に係る電子デバイス３と組み合わせて実現される形態も本発明に含まれる。例えば、実施の形態２に係る送信用ＳＡＷフィルタ１１Ｄおよび１１Ｅの厚みが、受信用ＳＡＷフィルタ１２Ｄおよび１２Ｅの厚みよりも厚く、かつ、実装基板１０を平面視した場合、実装高さが高い方の送信用ＳＡＷフィルタ１１Ｄおよび１１Ｅの面積が、実装高さが低い方の受信用ＳＡＷフィルタ１２Ｄおよび１２Ｅの面積より大きくてもよい。
【産業上の利用可能性】
【０１０８】
本発明は、小型かつ低背の電子デバイスとして、携帯電話機などの通信機器に広く利用できる。
【符号の説明】
【０１０９】
１、１Ａ、１Ｂ、１Ｃ、２、３、５００    電子デバイス
１０    実装基板
１０ａ、１０ｂ    主面
１０Ａ    集合実装基板
１０ｃ    素子載置面
１１、１１Ａ、１１Ｂ、１１Ｃ、１２、１２Ａ、１２Ｂ、１２Ｃ、５１１、５１２    電子部品
１１Ｄ、１１Ｅ    送信用ＳＡＷフィルタ
１１Ｆ、１２Ｄ、１２Ｅ    受信用ＳＡＷフィルタ
１２Ｆ    ローノイズアンプ
１３    封止部材
２１、２２、５２１、５２２、６２１、６２２    バンプ
３１、３２    中空空間
４２    ランド
４４    外部接続電極
４６    基板ビア導体
４８    内部配線パターン
５０    接合用ツール
１１３、１２３    パッド
１１４、１２４    ＩＤＴ電極
１１５、１２５    保護層
１１６、１２６    カバー層
１１７、１２７    支持層
１１８、１２８    圧電基板
１１９、１２９    中空空間
６０１    パッケージ
６０２    蓋板
６０３    ろう材
６１１、６１２    弾性表面波素子
６４１、６４２    空間
【図１Ａ】
0006330788.tif 000002
【図１Ｂ】
0006330788.tif 000003
【図２】
0006330788.tif 000004
【図３】
0006330788.tif 000005
【図４】
0006330788.tif 000006
【図５】
0006330788.tif 000007
【図６】
0006330788.tif 000008
【図７】
0006330788.tif 000009
【図８】
0006330788.tif 000010
【図９】
0006330788.tif 000011