(57)【特許請求の範囲】
【請求項１】
液晶表示用ＧＯＡ回路であって、カスケード接続された複数のシフトレジスタを備え、第Ｎステージシフトレジスタに基づいて表示領域の第Ｎステージ走査線（Ｇ（Ｎ））に対する充電を制御し、該第Ｎステージシフトレジスタは、プルアップ回路（２００）と、プルダウン回路（４００）と、プルダウン保持回路（６００）と、プルアップ制御回路（１００）と、トランスファ回路（３００）と、ブートストラップコンデンサ（Ｃｂ）とを備え、
前記プルアップ回路（２００）、前記プルダウン保持回路（６００）及び前記ブートストラップコンデンサ（Ｃｂ）は、それぞれゲート信号点（Ｑ（Ｎ））及び前記第Ｎステージ走査線（Ｇ（Ｎ））に接続され、
前記プルアップ制御回路（１００）及び前記トランスファ回路（３００）は、前記ゲート信号点（Ｑ（Ｎ））に接続され、
前記プルダウン回路（４００）は、第Ｎ＋１ステージシフトレジスタからのスタート信号（ＳＴ（Ｎ＋１））に接続され、
前記プルアップ制御回路（１００）は、第Ｎ−１ステージシフトレジスタからのスタート信号（ＳＴ（Ｎ−１））に接続され、
前記プルダウン保持回路（６００）は、第１〜第１５トランジスタを備え、
第１トランジスタ（Ｔ３２）は、そのゲートが第１回路点（Ｐ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージ走査線（Ｇ（Ｎ））及び第１入力直流電圧（ＶＳＳ１）に接続され、
第２トランジスタ（Ｔ４２）は、そのゲートが前記第１回路点（Ｐ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点（Ｑ（Ｎ））及び第２入力直流電圧（ＶＳＳ２）に接続され、
第３トランジスタ（Ｔ５２）は、そのゲートが前記ゲート信号点（Ｑ（Ｎ））に接続され、そのドレイン及びソースがそれぞれソース信号点（Ｓ（Ｎ））及び前記第１入力直流電圧（ＶＳＳ１）に接続され、
第４トランジスタ（Ｔ５１）は、そのソースが前記ソース信号点（Ｓ（Ｎ））に接続され、そのゲート及びドレインがいずれも第１クロック信号（ＬＣ１）に接続され、
第５トランジスタ（Ｔ５３）は、そのゲートが前記ソース信号点（Ｓ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記第１クロック信号（ＬＣ１）及び前記第１回路点（Ｐ（Ｎ））に接続され、
第６トランジスタ（Ｔ５４）は、そのゲートが第２クロック信号（ＬＣ２）に接続され、そのドレイン及びソースがそれぞれ前記第１クロック信号（ＬＣ１）及び前記第１回路点（Ｐ（Ｎ））に接続され、
第７トランジスタ（Ｔ７２）は、そのゲートが前記第１回路点（Ｐ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ第Ｎステージシフトレジスタからのスタート信号（ＳＴ（Ｎ））及び前記第２入力直流電圧（ＶＳＳ２）に接続され、
第８トランジスタ（Ｔ３３）は、そのゲートが第２回路点（Ｋ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージ走査線（Ｇ（Ｎ））及び前記第１入力直流電圧（ＶＳＳ１）に接続され、
第９トランジスタ（Ｔ４３）は、そのゲートが前記第２回路点（Ｋ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点（Ｑ（Ｎ））及び前記第２入力直流電圧（ＶＳＳ２）に接続され、
第１０トランジスタ（Ｔ６２）は、そのゲートが前記ゲート信号点（Ｑ（Ｎ））に接続され、そのドレイン及びソースがそれぞれドレイン信号点（Ｔ（Ｎ））及び前記第１入力直流電圧（ＶＳＳ１）に接続され、
第１１トランジスタ（Ｔ６１）は、そのソースが前記ドレイン信号点（Ｔ（Ｎ））に接続され、そのゲート及びドレインがいずれも前記第２クロック信号（ＬＣ２）に接続され、
第１２トランジスタ（Ｔ６３）は、そのゲートが前記ドレイン信号点（Ｔ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記第２クロック信号（ＬＣ２）及び前記第２回路点（Ｋ（Ｎ））に接続され、
第１３トランジスタ（Ｔ６４）は、そのゲートが前記第１クロック信号（ＬＣ１）に接続され、そのドレイン及びソースがそれぞれ前記第２クロック信号（ＬＣ２）及び前記第２回路点（Ｋ（Ｎ））に接続され、
第１４トランジスタ（Ｔ７３）は、そのゲートが前記第２回路点（Ｋ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージシフトレジスタからの前記スタート信号（ＳＴ（Ｎ））及び前記第２入力直流電圧（ＶＳＳ２））に接続され、
第１５トランジスタ（Ｔ５５）は、そのゲートが前記ゲート信号点（Ｑ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記第１回路点（Ｐ（Ｎ））及び前記第２回路点（Ｋ（Ｎ））に接続され、
作動中には、前記第１クロック信号（ＬＣ１）と前記第２クロック信号（ＬＣ２）との周波数は、第Ｎステージクロック信号（ＣＫ（Ｎ））より低く、かつ前記第１クロック信号（ＬＣ１）による前記第１回路点（Ｐ（Ｎ））に対する充電と前記第２クロック信号（ＬＣ２）による前記第２回路点（Ｋ（Ｎ））に対する充電は交替で行われており、前記プルアップ回路（２００）は第１６トランジスタ（Ｔ２１）を備え、前記第１６トランジスタ（Ｔ２１）は、そのゲートが前記ゲート信号点（Ｑ（Ｎ））に接続され、そのドレイン及びソースが、それぞれ前記第Ｎステージクロック信号（ＣＫ（Ｎ））を入力し及び前記第Ｎステージ走査線（Ｇ（Ｎ））に接続される、ことを特徴とする液晶表示用ＧＯＡ回路。
【請求項２】
前記プルダウン回路（４００）は第１７トランジスタ（Ｔ４１）を備え、
前記第１７トランジスタ（Ｔ４１）は、そのゲートが前記第Ｎ＋１ステージシフトレジスタからのスタート信号（ＳＴ（Ｎ＋１））に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点（Ｑ（Ｎ））及び第２入力直流電圧（ＶＳＳ２）に接続される、ことを特徴とする請求項１に記載の液晶表示用ＧＯＡ回路。
【請求項３】
前記トランスファ回路（３００）は第１８トランジスタ（Ｔ２２）を備え、
前記第１８トランジスタ（Ｔ２２）は、そのゲートが前記ゲート信号点（Ｑ（Ｎ））に接続され、そのドレイン及びソースが、それぞれ前記第Ｎステージクロック信号（ＣＫ（Ｎ））を入力し及び前記第Ｎステージスタート信号（ＳＴ（Ｎ））を出力する、ことを特徴とする請求項１に記載の液晶表示用ＧＯＡ回路。
【請求項４】
前記プルアップ制御回路（１００）は第１９トランジスタ（Ｔ１１）を備え、
前記第１９トランジスタ（Ｔ１１）は、そのゲートが前記第Ｎ−１ステージシフトレジスタからのスタート信号（ＳＴ（Ｎ−１））に接続され、そのドレインが定電圧信号源（ＶＤＤ）に接続され、そのソースが前記ゲート信号点（Ｑ（Ｎ））に接続される、ことを特徴とする請求項１に記載の液晶表示用ＧＯＡ回路。
【請求項５】
前記プルアップ制御回路（１００）は第１９トランジスタ（Ｔ１１）を備え、
前記第１９トランジスタ（Ｔ１１）は、そのゲートが前記第Ｎ−１ステージシフトレジスタからのスタート信号（ＳＴ（Ｎ−１））に接続され、そのドレインが正方向信号源（ＶＦ）に接続され、そのソースが前記ゲート信号点（Ｑ（Ｎ））に接続される、ことを特徴とする請求項１に記載の液晶表示用ＧＯＡ回路。
【請求項６】
前記プルダウン回路（４００）は第１７トランジスタ（Ｔ４１）を備え、
前記第１７トランジスタ（Ｔ４１）は、そのゲートが前記第Ｎ＋１ステージシフトレジスタからのスタート信号（ＳＴ（Ｎ＋１））に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点（Ｑ（Ｎ））及び逆方向信号源（ＶＲ）に接続される、ことを特徴とする請求項５に記載の液晶表示用ＧＯＡ回路。
【請求項７】
前記第Ｎステージクロック信号（ＣＫ（Ｎ））のデューティ比は５０％未満である、ことを特徴とする請求項１に記載の液晶表示用ＧＯＡ回路。
【請求項８】
前記第２入力直流電圧（ＶＳＳ２）は前記第１入力直流電圧（ＶＳＳ１）より低い、ことを特徴とする請求項１に記載の液晶表示用ＧＯＡ回路。
【請求項９】
液晶表示用ＧＯＡ回路であって、カスケード接続された複数のシフトレジスタを備え、第Ｎステージシフトレジスタに基づいて表示領域の第Ｎステージ走査線（Ｇ（Ｎ））に対する充電を制御し、該第Ｎステージシフトレジスタは、プルアップ回路（２００）と、プルダウン回路（４００）と、プルダウン保持回路（６００）と、プルアップ制御回路（１００）と、トランスファ回路（３００）と、ブートストラップコンデンサ（Ｃｂ）とを備え、
前記プルアップ回路（２００）、前記プルダウン保持回路（６００）及び前記ブートストラップコンデンサ（Ｃｂ）は、それぞれゲート信号点（Ｑ（Ｎ））及び前記第Ｎステージ走査線（Ｇ（Ｎ））に接続され、
前記プルアップ制御回路（１００）及び前記トランスファ回路（３００）は、前記ゲート信号点（Ｑ（Ｎ））に接続され、
前記プルダウン回路（４００）は、第Ｎ＋１ステージシフトレジスタからのスタート信号（ＳＴ（Ｎ＋１））に接続され、
前記プルアップ制御回路（１００）は、第Ｎ−１ステージシフトレジスタからのスタート信号（ＳＴ（Ｎ−１））に接続され、
前記プルダウン保持回路（６００）は、第１〜第１５トランジスタを備え、
第１トランジスタ（Ｔ３２）は、そのゲートが第１回路点（Ｐ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージ走査線（Ｇ（Ｎ））及び第１入力直流電圧（ＶＳＳ１）に接続され、
第２トランジスタ（Ｔ４２）は、そのゲートが前記第１回路点（Ｐ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点（Ｑ（Ｎ））及び第２入力直流電圧（ＶＳＳ２）に接続され、
第３トランジスタ（Ｔ５２）は、そのゲートが前記ゲート信号点（Ｑ（Ｎ））に接続され、そのドレイン及びソースがそれぞれソース信号点（Ｓ（Ｎ））及び前記第１入力直流電圧（ＶＳＳ１）に接続され、
第４トランジスタ（Ｔ５１）は、そのソースが前記ソース信号点（Ｓ（Ｎ））に接続され、そのゲート及びドレインがいずれも第１クロック信号（ＬＣ１）に接続され、
第５トランジスタ（Ｔ５３）は、そのゲートが前記ソース信号点（Ｓ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記第１クロック信号（ＬＣ１）及び前記第１回路点（Ｐ（Ｎ））に接続され、
第６トランジスタ（Ｔ５４）は、そのゲートが第２クロック信号（ＬＣ２）に接続され、そのドレイン及びソースがそれぞれ前記第１クロック信号（ＬＣ１）及び前記第１回路点（Ｐ（Ｎ））に接続され、
第７トランジスタ（Ｔ７２）は、そのゲートが前記第１回路点（Ｐ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ第Ｎステージシフトレジスタからのスタート信号（ＳＴ（Ｎ））及び前記第２入力直流電圧（ＶＳＳ２）に接続され、
第８トランジスタ（Ｔ３３）は、そのゲートが第２回路点（Ｋ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージ走査線（Ｇ（Ｎ））及び前記第１入力直流電圧（ＶＳＳ１）に接続され、
第９トランジスタ（Ｔ４３）は、そのゲートが前記第２回路点（Ｋ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点（Ｑ（Ｎ））及び前記第２入力直流電圧（ＶＳＳ２）に接続され、
第１０トランジスタ（Ｔ６２）は、そのゲートが前記ゲート信号点（Ｑ（Ｎ））に接続され、そのドレイン及びソースがそれぞれドレイン信号点（Ｔ（Ｎ））及び前記第１入力直流電圧（ＶＳＳ１）に接続され、
第１１トランジスタ（Ｔ６１）は、そのソースが前記ドレイン信号点（Ｔ（Ｎ））に接続され、そのゲート及びドレインがいずれも前記第２クロック信号（ＬＣ２）に接続され、
第１２トランジスタ（Ｔ６３）は、そのゲートが前記ドレイン信号点（Ｔ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記第２クロック信号（ＬＣ２）及び前記第２回路点（Ｋ（Ｎ））に接続され、
第１３トランジスタ（Ｔ６４）は、そのゲートが前記第１クロック信号（ＬＣ１）に接続され、そのドレイン及びソースがそれぞれ前記第２クロック信号（ＬＣ２）及び前記第２回路点（Ｋ（Ｎ））に接続され、
第１４トランジスタ（Ｔ７３）は、そのゲートが前記第２回路点（Ｋ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージシフトレジスタからの前記スタート信号（ＳＴ（Ｎ））及び前記第２入力直流電圧（ＶＳＳ２））に接続され、
第１５トランジスタ（Ｔ５５）は、そのゲートが前記ゲート信号点（Ｑ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記第１回路点（Ｐ（Ｎ））及び前記第２回路点（Ｋ（Ｎ））に接続され、
作動中には、前記第１クロック信号（ＬＣ１）と前記第２クロック信号（ＬＣ２）との周波数は、第Ｎステージクロック信号（ＣＫ（Ｎ））より低く、かつ前記第１クロック信号（ＬＣ１）による前記第１回路点（Ｐ（Ｎ））に対する充電と前記第２クロック信号（ＬＣ２）による前記第２回路点（Ｋ（Ｎ））に対する充電は交替で行われる、ことを特徴とする液晶表示用ＧＯＡ回路。
【請求項１０】
前記プルアップ回路（２００）は第１６トランジスタ（Ｔ２１）を備え、
前記第１６トランジスタ（Ｔ２１）は、そのゲートが前記ゲート信号点（Ｑ（Ｎ））に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージクロック信号（ＣＫ（Ｎ））を入力し及び前記第Ｎステージ走査線（Ｇ（Ｎ））に接続される、ことを特徴とする請求項９に記載の液晶表示用ＧＯＡ回路。
【請求項１１】
前記プルダウン回路（４００）は第１７トランジスタ（Ｔ４１）を備え、
前記第１７トランジスタ（Ｔ４１）は、そのゲートが前記第Ｎ＋１ステージシフトレジスタからのスタート信号（ＳＴ（Ｎ＋１））に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点（Ｑ（Ｎ））及び第２入力直流電圧（ＶＳＳ２）に接続される、ことを特徴とする請求項９に記載の液晶表示用ＧＯＡ回路。
【請求項１２】
前記トランスファ回路（３００）は第１８トランジスタ（Ｔ２２）を備え、
前記第１８トランジスタ（Ｔ２２）は、そのゲートが前記ゲート信号点（Ｑ（Ｎ））に接続され、そのドレイン及びソースが、それぞれ前記第Ｎステージクロック信号（ＣＫ（Ｎ））を入力し及び前記第Ｎステージスタート信号（ＳＴ（Ｎ））を出力する、ことを特徴とする請求項９に記載の液晶表示用ＧＯＡ回路。
【請求項１３】
前記プルアップ制御回路（１００）は第１９トランジスタ（Ｔ１１）を備え、
前記第１９トランジスタ（Ｔ１１）は、そのゲートが前記第Ｎ−１ステージシフトレジスタからのスタート信号（ＳＴ（Ｎ−１））に接続され、そのドレインが定電圧信号源（ＶＤＤ）に接続され、そのソースが前記ゲート信号点（Ｑ（Ｎ））に接続される、ことを特徴とする請求項９に記載の液晶表示用ＧＯＡ回路。
【請求項１４】
前記プルアップ制御回路（１００）は第１９トランジスタ（Ｔ１１）を備え、
前記第１９トランジスタ（Ｔ１１）は、そのゲートが前記第Ｎ−１ステージシフトレジスタからのスタート信号（ＳＴ（Ｎ−１））に接続され、そのドレインが正方向信号源（ＶＦ）に接続され、そのソースが前記ゲート信号点（Ｑ（Ｎ））に接続される、ことを特徴とする請求項９に記載の液晶表示用ＧＯＡ回路。
【請求項１５】
前記プルダウン回路（４００）は第１７トランジスタ（Ｔ４１）を備え、
前記第１７トランジスタ（Ｔ４１）は、そのゲートが前記第Ｎ＋１ステージシフトレジスタからのスタート信号（ＳＴ（Ｎ＋１））に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点（Ｑ（Ｎ））及び逆方向信号源（ＶＲ）に接続される、ことを特徴とする請求項１４に記載の液晶表示用ＧＯＡ回路。
【請求項１６】
前記第Ｎステージクロック信号（ＣＫ（Ｎ））のデューティ比は５０％未満である、ことを特徴とする請求項９に記載の液晶表示用ＧＯＡ回路。
【請求項１７】
前記第２入力直流電圧（ＶＳＳ２）は前記第１入力直流電圧（ＶＳＳ１）より低い、ことを特徴とする請求項９に記載の液晶表示用ＧＯＡ回路。
【請求項１８】
表示装置であって、請求項１〜１７のいずれか一項に記載の液晶表示用ＧＯＡ回路を含む、ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示技術の分野に関し、特に、液晶表示用のＧＯＡ（Ｇａｔｅ  Ｄｒｉｖｅｒ  Ｏｎ  Ａｒｒａｙ、アレイ基板行走査駆動）回路及び液晶表示装置に関する。
【背景技術】
【０００２】
アクティブ型液晶ディスプレイにおいて、各画素は一個の薄膜トランジスタ（Ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）を有し、そのゲート（Ｇａｔｅ）は走査線と接続され、ドレイン（Ｄｒａｉｎ）はデータ線と接続、ソース（Ｓｏｕｒｃｅ）は画素電極と接続される。走査線に十分な電圧を印加することで、該走査線上の全てのＴＦＴがオンになり、且つこのとき、データ線上の表示信号電圧が薄膜トランジスタにより画素電極に書き込まれて、異なる液晶の光透過度が制御されて色彩制御の効果が得られる。
【０００３】
現在、アクティブ型液晶表示パネル走査線の駆動は、主にパネルに外接されたＩＣによって行われる。外接されたＩＣは、各ステージの走査線における順次充電と放電を制御することができる。
【０００４】
アレイ基板行走査駆動（ＧＯＡ）技術は、液晶表示パネルの従来の製造工程を利用して走査線の駆動回路を表示エリア周囲の基板上に作成することで、外接されたＩＣを代替して走査線の駆動を行うことができる。ＧＯＡ技術は、外接されたＩＣのボンディング（ｂｏｎｄｉｎｇ）工程を削減可能であり、生産能力の向上と製品コストの削減が望める上に、液晶表示パネルを、狭額縁又はフレームレスの表示製品の製造にさらに適合するようにさせることが可能である。
【０００５】
従来のＧＯＡ回路は通常、カスケード接続された複数のシフトレジスタ（ｓｈｉｆｔ  ｒｅｇｉｓｔｅｒ）を備え、各ステージのシフトレジスタは、１つのステージの走査線に対応して駆動する。シフトレジスタは主に、プルアップ回路（Ｐｕｌｌ−ｕｐ  ｐａｒｔ）と、プルアップ制御回路 Ｐｕｌｌ−ｕｐ  ｃｏｎｔｒｏｌ  ｐａｒｔ）と、トランスファ回路（Ｔｒａｎｓｆｅｒ  Ｐａｒｔ）と、プルダウン回路（Ｋｅｙ  Ｐｕｌｌ−ｄｏｗｎ  Ｐａｒｔ）と、プルダウン保持回路（Ｐｕｌｌ−ｄｏｗｎ  Ｈｏｌｄｉｎｇ  Ｐａｒｔ）と、レベル上昇を担うブートストラップ（Ｂｏａｓｔ）コンデンサとを備える。前記プルアップ回路は、主にクロック信号（Ｃｌｏｃｋ）をゲート（Ｇａｔｅ）信号として出力する役割を担う。前記プルアップ制御回路は、前記プルアップ回路のオン時間の制御を担い、一般的に前ステージのシフトレジスタから送られたトランスファ信号又はＧａｔｅ信号と接続される。前記プルダウン回路は、第１時間にＧａｔｅ信号をローレベルに引き下げ、つまりＧａｔｅ信号をオフにする。前記プルダウン保持回路は、Ｇａｔｅ出力信号と前記プルアップ回路のＧａｔｅ信号（通常Ｑ点と呼ばれる）のオフ状態（即ち負レベル）を保持（Ｈｏｌｄｉｎｇ）する役割を担い、通常２つのプルダウン保持モジュールが交替で作用する。ブートストラップコンデンサ（Ｃｂ）は、Ｑ点の二次上昇を担い、これにより前記プルアップ回路のＧ（Ｎ）出力を利する。
【０００６】
図１には、従来のＧＯＡ回路の模式図が示されている。該シフトレジスタは、プルアップ制御回路１００と、プルアップ回路２００と、トランスファ回路３００と、プルダウン回路４００と、ブートストラップコンデンサ５００と、第１プルダウン保持回路６００と、第２プルダウン保持回路７００と、ブリッジ回路８００とを備え、その中、第１プルダウン保持回路６００、第２プルダウン保持回路７００及びブリッジ回路８００から、三段式抵抗分圧設計が構成される。
【０００７】
ブリッジ回路８００は、主に薄膜トランジスタＴ５５により両端のＰ（Ｎ）とＫ（Ｎ）のレベルを調節する。薄膜トランジスタＴ５５のゲートはＱ（Ｎ）に接続され、ドレインとソースはそれぞれＰ（Ｎ）とＫ（Ｎ）に接続される。作用期間には、Ｔ５５のゲートがオンすることにより、Ｐ（Ｎ）とＫ（Ｎ）のレベルが互いに近づいてオフ状態になる。且つ、低周波数信号ＬＣ１とＬＣ２のローレベルがＶＳＳより低いため、作用期間のＰ（Ｎ）とＫ（Ｎ）のレベルをＶＳＳより小さくするように調整することができ、これによりプルダウンＧ（Ｎ）点の薄膜トランジスタＴ３２、Ｔ３３及びプルダウンＱ点のＴ４２、Ｔ４３がＶｇｓ＜０Ｖであることを保証し、作用期間のＧ（Ｎ）点とＱ点の漏電をよりよく防止することができる。
前記第１プルダウン保持回路６００と前記第２プルダウン保持回路７００とは、対称の設計を用い、主に以下の機能を実現する。１つ目は以下のとおりである。作用期間には、前記第１プルダウン保持回路６００（又は前記第２プルダウン保持回路７００）は、抵抗が大きいオフ状態にある。このとき、前記第２プルダウン保持回路７００（又は前記第１プルダウン保持回路６００）は、抵抗が小さいオン状態にあり、ブリッジ回路８００は、抵抗が小さいオン状態にある。このため、Ｐ（Ｎ）とＫ（Ｎ）はローレベル状態にあり、Ｑ（Ｎ）点の上昇とゲートＧ（Ｎ）の出力は確保される。２つ目は以下のとおりである。作用していない期間において、前記第１プルダウン保持回路６００及び前記第２プルダウン保持回路７００はいずれも、抵抗が小さいオン状態にあり、ブリッジ回路８００は、抵抗が大きいオフ状態にある。このように、Ｐ（Ｎ）とＫ（Ｎ）のハイローレベル及び交替作用は実現することができる。薄膜トランジスタＴ５４のゲートはＬＣ２に接続され、そのドレインはＬＣ１に接続され、そのソースはＰ（Ｎ）に接続される。薄膜トランジスタＴ６４のゲートはＬＣ１に接続され、そのドレインはＬＣ２に接続され、そのソースはＬ（Ｎ）に接続され。この２つのＴＦＴはバランスＴＦＴ（Ｂａｌａｎｃｅ  ＴＦＴ）と言われ、主に抵抗分圧作用及び信号切換時の迅速な放電作用を調整することを実現する。Ｔ５２のゲートはＱ（Ｎ）に接続され、そのドレインはＳ（Ｎ）に接続され、そのソースはＶＳＳに接続される。Ｔ６２のゲートはＱ（Ｎ）に接続され、そのドレインはＴ（Ｎ）に接続され、そのソースはＶＳＳに接続される。この２つのＴＦＴは主に、作用期間に、Ｓ（Ｎ）及びＴ（Ｎ）を引き下げる作用を保証する。
【０００８】
前記第１プルダウン保持回路６００、前記第２プルダウン保持回路及びブリッジ回路８００の三段式分圧原理によるシフトレジスタを使用することによって、プルダウン保持回路の高温安定性及び長期間動作信頼性を向上させることができる。また、低周波数信号の作用を充分に用いて、Ｐ（Ｎ）とＫ（Ｎ）の切換えを実現し、且つ作用期間にＰ（Ｎ）とＫ（Ｎ）をより低いレベルに引き下げ、作用期間にＱ（Ｎ）点とＧ（Ｎ）の漏電を最大限に低下させることを確保する。一方、作用していない期間では、Ｐ（Ｎ）とＫ（Ｎ）の中の１つはローレベルにある場合に、ＬＣのローレベルに概ね近づく。ＬＣのローレベルがＶＳＳより低いため、トランジスタＴ３２／Ｔ４２又はトランジスタＴ３３／Ｔ４３は、半分の時間で負電圧回復状態となることができる。低周波数信号のローレベルを調整することによって、負電圧のレベルを制御することができ、このようにプルダウン保持回路の故障リスクを効果的に回避することができる。
【０００９】
しかしながら、従来のＧＯＡ回路は、主にシフトレジスタの原理を用いて、ステージ順に信号を伝送するときに、一般的に直接走査駆動信号Ｇ（Ｎ）を使用してトランスファを行う。これは走査駆動信号Ｇ（Ｎ）の負荷を増加し、且つ配線が複雑になるため、断線のリスクがある。
【００１０】
さらに、ほとんどの従来のＧＯＡ回路の基本設計は、単一方向の走査であり、双方向の走査を提供することができない。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、液晶表示用ＧＯＡ回路及び液晶表示装置を提供することである。走査駆動信号Ｇ（Ｎ）の代わりに定電圧信号源ＶＤＤを用いてトランスファ作用を実行するとともに、定電圧信号源と一緒に使用するように別のトランスファモジュールを設置してステージ間の信号伝送の目的を実現することによって、走査駆動信号Ｇ（Ｎ）は走査信号線の駆動のみを担い、走査駆動信号Ｇ（Ｎ）の信号の負荷及びカスケード伝送配線によるリスクが低減し、前記ゲート信号点Ｑ（Ｎ）の作用期間の充電能力が向上し、ＶＤＤのレベルを調整することにより前記ゲート信号点Ｑ（Ｎ）のレベルを向上させることができる。二組の信号源ＶＦ及びＶＲによって正逆方向の走査を制御して、ＧＯＡ回路の正逆方向の走査機能を実現する。
【課題を解決するための手段】
【００１２】
上記の目的を実現するために、本発明は液晶表示用ＧＯＡ回路を提供する。前記液晶表示用ＧＯＡ回路は、カスケード接続された複数のシフトレジスタを備え、第Ｎステージシフトレジスタに基づいて表示領域の第Ｎステージ走査線に対する充電を制御し、該第Ｎステージシフトレジスタは、プルアップ回路と、プルダウン回路と、プルダウン保持回路と、プルアップ制御回路と、トランスファ回路と、ブートストラップコンデンサとを備え、
前記プルアップ回路、前記プルダウン保持回路及び前記ブートストラップコンデンサは、それぞれゲート信号点及び前記第Ｎステージ走査線に接続され、
前記プルアップ制御回路及び前記トランスファ回路は、前記ゲート信号点に接続され、
前記プルダウン回路は、第Ｎ＋１ステージシフトレジスタからのスタート信号に接続され、
前記プルアップ制御回路は、第Ｎ−１ステージシフトレジスタからのスタート信号に接続され、
前記プルダウン保持回路は、第１〜第１５トランジスタを備え、
第１トランジスタは、そのゲートが第１回路点に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージ走査線及び第１入力直流電圧に接続され、
第２トランジスタは、そのゲートが前記第１回路点に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点及び第２入力直流電圧に接続され、
第３トランジスタは、そのゲートが前記ゲート信号点に接続され、そのドレイン及びソースがそれぞれソース信号点及び前記第１入力直流電圧に接続され、
第４トランジスタは、そのソースが前記ソース信号点に接続され、そのゲート及びドレインがいずれも第１クロック信号に接続され、
第５トランジスタは、そのゲートが前記ソース信号点に接続され、そのドレイン及びソースがそれぞれ前記第１クロック信号及び前記第１回路点に接続され、
第６トランジスタは、そのゲートが第２クロック信号に接続され、そのドレイン及びソースがそれぞれ前記第１クロック信号及び前記第１回路点に接続され、
第７トランジスタは、そのゲートが前記第１回路点に接続され、そのドレイン及びソースがそれぞれ第Ｎステージシフトレジスタからのスタート信号及び前記第２入力直流電圧に接続され、
第８トランジスタは、そのゲートが第２回路点に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージ走査線及び前記第１入力直流電圧に接続され、
第９トランジスタは、そのゲートが前記第２回路点に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点及び前記第２入力直流電圧に接続され、
第１０トランジスタは、そのゲートが前記ゲート信号点に接続され、そのドレイン及びソースがそれぞれドレイン信号点及び前記第１入力直流電圧に接続され、
第１１トランジスタは、そのソースが前記ドレイン信号点に接続され、そのゲート及びドレインがいずれも前記第２クロック信号に接続され、
第１２トランジスタは、そのゲートが前記ドレイン信号点に接続され、そのドレイン及びソースがそれぞれ前記第２クロック信号及び前記第２回路点に接続され、
第１３トランジスタは、そのゲートが前記第１クロック信号に接続され、そのドレイン及びソースがそれぞれ前記第２クロック信号及び前記第２回路点に接続され、
第１４トランジスタは、そのゲートが前記第２回路点に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージシフトレジスタからの前記スタート信号及び前記第２入力直流電圧に接続され、
第１５トランジスタは、そのゲートが前記ゲート信号点に接続され、そのドレイン及びソースがそれぞれ前記第１回路点及び前記第２回路点に接続され、
作動中には、前記第１クロック信号と前記第２クロック信号との周波数は、第Ｎステージクロック信号より低く、かつ前記第１クロック信号による前記第１回路点に対する充電と前記第２クロック信号による前記第２回路点に対する充電は交替で行われており、前記プルアップ回路は第１６トランジスタを備え、前記第１６トランジスタは、そのゲートが前記ゲート信号点に接続され、そのドレイン及びソースが、それぞれ前記第Ｎステージクロック信号を入力し及び前記第Ｎステージ走査線に接続される。前記プルダウン回路は、第１７トランジスタを備え、前記第１７トランジスタは、そのゲートが前記第Ｎ＋１ステージシフトレジスタからのスタート信号に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点及び第２入力直流電圧に接続される。
【００１３】
一実施形態において、前記トランスファ回路は第１８トランジスタを備え、
前記第１８トランジスタは、そのゲートが前記ゲート信号点に接続され、そのドレイン及びソースが、それぞれ前記第Ｎステージクロック信号を入力し及び前記第Ｎステージスタート信号を出力する。
【００１４】
一実施形態において、前記プルアップ制御回路は第１９トランジスタを備え、
前記第１９トランジスタは、そのゲートが前記第Ｎ−１ステージシフトレジスタからのスタート信号に接続され、そのドレインが定電圧信号源に接続され、そのソースが前記ゲート信号点に接続される。
【００１５】
一実施形態において、前記プルアップ制御回路は第１９トランジスタを備え、
前記第１９トランジスタは、そのゲートが前記第Ｎ−１ステージシフトレジスタからのスタート信号に接続され、そのドレインが正方向信号源に接続され、そのソースが前記ゲート信号点に接続される。
【００１６】
一実施形態において、前記プルダウン回路は第１７トランジスタを備え、
前記第１７トランジスタは、そのゲートが前記第Ｎ＋１ステージシフトレジスタからのスタート信号に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点及び逆方向信号源に接続される。
【００１７】
一実施形態において、前記第Ｎステージクロック信号のデューティは５０％未満である。
【００１８】
一実施形態において、前記第２直流電圧は前記第１直流電圧より低い。
【００１９】
上記の目的を実現するために、本発明は他の液晶表示用ＧＯＡ回路を提供する。前記液晶表示用ＧＯＡ回路は、カスケード接続された複数のシフトレジスタを備え、第Ｎステージシフトレジスタに基づいて表示領域の第Ｎステージ走査線に対する充電を制御し、該第Ｎステージシフトレジスタは、プルアップ回路と、プルダウン回路と、プルダウン保持回路と、プルアップ制御回路と、トランスファ回路と、ブートストラップコンデンサとを備え、
前記プルアップ回路、前記プルダウン保持回路及び前記ブートストラップコンデンサは、それぞれゲート信号点及び前記第Ｎステージ走査線に接続され、
前記プルアップ制御回路及び前記トランスファ回路は、前記ゲート信号点に接続され、
前記プルダウン回路は、第Ｎ＋１ステージシフトレジスタからのスタート信号に接続され、
前記プルアップ制御回路は、第Ｎ−１ステージシフトレジスタからのスタート信号に接続され、
前記プルダウン保持回路は、第１〜第１５トランジスタを備え、
第１トランジスタは、そのゲートが第１回路点に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージ走査線及び第１入力直流電圧に接続され、
第２トランジスタは、そのゲートが前記第１回路点に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点及び第２入力直流電圧に接続され、
第３トランジスタは、そのゲートが前記ゲート信号点に接続され、そのドレイン及びソースがそれぞれソース信号点及び前記第１入力直流電圧に接続され、
第４トランジスタは、そのソースが前記ソース信号点に接続され、そのゲート及びドレインがいずれも第１クロック信号に接続され、
第５トランジスタは、そのゲートが前記ソース信号点に接続され、そのドレイン及びソースがそれぞれ前記第１クロック信号及び前記第１回路点に接続され、
第６トランジスタは、そのゲートが第２クロック信号に接続され、そのドレイン及びソースがそれぞれ前記第１クロック信号及び前記第１回路点に接続され、
第７トランジスタは、そのゲートが前記第１回路点に接続され、そのドレイン及びソースがそれぞれ第Ｎステージシフトレジスタからのスタート信号及び前記第２入力直流電圧に接続され、
第８トランジスタは、そのゲートが第２回路点に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージ走査線及び前記第１入力直流電圧に接続され、
第９トランジスタは、そのゲートが前記第２回路点に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点及び前記第２入力直流電圧に接続され、
第１０トランジスタは、そのゲートが前記ゲート信号点に接続され、そのドレイン及びソースがそれぞれドレイン信号点及び前記第１入力直流電圧に接続され、
第１１トランジスタは、そのソースが前記ドレイン信号点に接続され、そのゲート及びドレインがいずれも前記第２クロック信号に接続され、
第１２トランジスタは、そのゲートが前記ドレイン信号点に接続され、そのドレイン及びソースがそれぞれ前記第２クロック信号及び前記第２回路点に接続され、
第１３トランジスタは、そのゲートが前記第１クロック信号に接続され、そのドレイン及びソースがそれぞれ前記第２クロック信号及び前記第２回路点に接続され、
第１４トランジスタは、そのゲートが前記第２回路点に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージシフトレジスタからの前記スタート信号及び前記第２入力直流電圧に接続され、
第１５トランジスタは、そのゲートが前記ゲート信号点に接続され、そのドレイン及びソースがそれぞれ前記第１回路点及び前記第２回路点に接続され、
作動中には、前記第１クロック信号と前記第２クロック信号との周波数は、第Ｎステージクロック信号より低く、かつ前記第１クロック信号による前記第１回路点に対する充電と前記第２クロック信号による前記第２回路点に対する充電は交替で行われる。
【００２０】
一実施形態において、前記プルアップ回路は第１６トランジスタを備え、
前記第１６トランジスタは、そのゲートが前記ゲート信号点に接続され、そのドレイン及びソースが、それぞれ前記第Ｎステージクロック信号を入力し及び前記第Ｎステージ走査線に接続される。
【００２１】
一実施形態において、前記プルダウン回路は第１７トランジスタを備え、
前記第１７トランジスタは、そのゲートが前記第Ｎ＋１ステージシフトレジスタからのスタート信号に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点及び第２入力直流電圧に接続される。
【００２２】
一実施形態において、前記トランスファ回路は第１８トランジスタを備え、
前記第１８トランジスタは、そのゲートが前記ゲート信号点に接続され、そのドレイン及びソースが、それぞれ前記第Ｎステージクロック信号を入力し及び前記第Ｎステージスタート信号を出力する。
【００２３】
一実施形態において、前記プルアップ制御回路は第１９トランジスタを備え、
前記第１９トランジスタは、そのゲートが前記第Ｎ−１ステージシフトレジスタからのスタート信号に接続され、そのドレインが定電圧信号源に接続され、そのソースが前記ゲート信号点に接続される。
【００２４】
一実施形態において、前記プルアップ制御回路は第１９トランジスタを備え、
前記第１９トランジスタは、そのゲートが前記第Ｎ−１ステージシフトレジスタからのスタート信号に接続され、そのドレインが正方向信号源に接続され、そのソースが前記ゲート信号点に接続される。一実施形態において、前記プルダウン回路は第１７トランジスタを備え、
前記第１７トランジスタは、そのゲートが前記第Ｎ＋１ステージシフトレジスタからのスタート信号に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点及び逆方向信号源に接続される。
【００２５】
一実施形態において、前記第Ｎステージクロック信号のデューティは５０％未満である。
【００２６】
一実施形態において、前記第２直流電圧は前記第１直流電圧より低い。
【００２７】
これに対応して、本発明の実施形態の別の態様は、前記液晶表示用ＧＯＡ回路を備える液晶表示装置を提供する。
【発明の効果】
【００２８】
本発明の上記の技術的手段によれば、有益な技術的効果は以下のとおりである。第Ｎステージ走査線Ｇ（Ｎ）の代わりに定電圧信号源ＶＤＤを用いてトランスファ作用を実行するとともに、定電圧信号源と一緒に使用するように別のトランスファモジュールを設置してステージ間の信号伝送の目的を実現することによって、第Ｎステージ走査線Ｇ（Ｎ）は走査信号線の駆動のみを担い、第Ｎステージ走査線Ｇ（Ｎ）の負荷及びカスケード伝送配線によるリスクが低減し、前記ゲート信号点Ｑ（Ｎ）の作用期間の充電能力が向上し、ＶＤＤのレベルを調整することにより前記ゲート信号点Ｑ（Ｎ）のレベルを向上させることができる。二組の信号源ＶＦ及びＶＲによって正逆方向の走査を制御して、ＧＯＡ回路の正逆方向の走査機能を実現する。
【図面の簡単な説明】
【００２９】
【図１】従来技術の液晶表示用ＧＯＡ回路の模式図である。
【図２】本発明による液晶表示用ＧＯＡ回路の第１実施形態の回路模式図である。
【図３】図２のＧＯＡ回路の実際の操作におけるキーノードの波形模式図である。
【図４】本発明による液晶表示用ＧＯＡ回路の第２実施形態の回路模式図である。
【図５】図４のＧＯＡ回路の正方向走査操作におけるキーノードの波形模式図である。
【図６】図４のＧＯＡ回路の逆方向走査操作におけるキーノードの波形模式図である。
【発明を実施するための形態】
【００３０】
下記では、各実施例と図面を用いて、例を上げる方法で本発明の実施可能な実施例を説明する。本発明に開示されている方向の用語、例えば、「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」、「側面」等は、本発明の図面での方向を参照するためのものである。そのため、本明細書で使用される方向の用語は、本発明を説明、理解させるためのものであり、本発明を制限するものではない。
【００３１】
図２は、本発明による液晶表示用ＧＯＡ回路の第１実施形態の回路模式図である。この実施形態において、該ＧＯＡ回路は、カスケード接続された複数のシフトレジスタを備え、第Ｎステージシフトレジスタに基づいて表示領域の第Ｎステージ走査線Ｇ（Ｎ）に対する充電を制御し、該第Ｎステージシフトレジスタは、プルアップ回路２００と、プルダウン回路４００と、プルダウン保持回路６００と、プルアップ制御回路１００と、トランスファ回路３００と、ブートストラップコンデンサＣｂとを備える。前記プルアップ回路２００、前記プルダウン回路４００、前記プルダウン保持回路６００及び前記ブートストラップコンデンサＣｂは、それぞれゲート信号点Ｑ（Ｎ）及び前記第Ｎステージ走査線Ｇ（Ｎ）に接続される。前記プルアップ制御回路１００及び前記トランスファ回路３００はいずれも、前記ゲート信号点Ｑ（Ｎ）に接続される。
【００３２】
プルダウン保持回路（６００）は、第１〜第１５トランジスタを備え、
第１トランジスタＴ３２は、そのゲートが第１回路点Ｐ（Ｎ）に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージ走査線Ｇ（Ｎ）及び第１入力直流電圧ＶＳＳ１に接続され、
第２トランジスタＴ４２は、そのゲートが前記第１回路点Ｐ（Ｎ）に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点Ｑ（Ｎ）及び第２入力直流電圧ＶＳＳ２に接続され、
第３トランジスタＴ５２は、そのゲートが前記ゲート信号点Ｑ（Ｎ）に接続され、そのドレイン及びソースがそれぞれソース信号点Ｓ（Ｎ）及び前記第１入力直流電圧ＶＳＳ１に接続され、
第４トランジスタＴ５１は、そのソースが前記ソース信号点Ｓ（Ｎ）に接続され、そのゲート及びドレインがいずれも第１クロック信号ＬＣ１に接続され、
第５トランジスタＴ５３は、そのゲートが前記ソース信号点Ｓ（Ｎ）に接続され、そのドレイン及びソースがそれぞれ前記第１クロック信号ＬＣ１及び前記第１回路点Ｐ（Ｎ）に接続され、
第６トランジスタＴ５４は、そのゲートが第２クロック信号ＬＣ２に接続され、そのドレイン及びソースがそれぞれ前記第１クロック信号ＬＣ１及び前記第１回路点Ｐ（Ｎ）に接続され、
第７トランジスタＴ７２は、そのゲートが前記第１回路点Ｐ（Ｎ）に接続され、そのドレイン及びソースがそれぞれ第Ｎステージシフトレジスタからのスタート信号ＳＴ（Ｎ）及び前記第２入力直流電圧ＶＳＳ２に接続され、
第８トランジスタＴ３３は、そのゲートが第２回路点Ｋ（Ｎ）に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージ走査線Ｇ（Ｎ）及び前記第１入力直流電圧ＶＳＳ１に接続され、
第９トランジスタＴ４３は、そのゲートが前記第２回路点Ｋ（Ｎ）に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点Ｑ（Ｎ）及び前記第２入力直流電圧ＶＳＳ２に接続され、
第１０トランジスタＴ６２は、そのゲートが前記ゲート信号点Ｑ（Ｎ）に接続され、そのドレイン及びソースがそれぞれドレイン信号点Ｔ（Ｎ）及び前記第１入力直流電圧ＶＳＳ１に接続され、
第１１トランジスタＴ６１は、そのソースが前記ドレイン信号点Ｔ（Ｎ）に接続され、そのゲート及びドレインがいずれも前記第２クロック信号ＬＣ２に接続され、
第１２トランジスタＴ６３は、そのゲートが前記ドレイン信号点Ｔ（Ｎ）に接続され、そのドレイン及びソースがそれぞれ前記第２クロック信号ＬＣ２及び前記第２回路点Ｋ（Ｎ）に接続され、
第１３トランジスタＴ６４は、そのゲートが前記第１クロック信号ＬＣ１に接続され、そのドレイン及びソースがそれぞれ前記第２クロック信号ＬＣ２及び前記第２回路点Ｋ（Ｎ）に接続され、
第１４トランジスタＴ７３は、そのゲートが前記第２回路点Ｋ（Ｎ）に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージシフトレジスタからの前記スタート信号ＳＴ（Ｎ）及び前記第２入力直流電圧ＶＳＳ２に接続され、
第１５トランジスタＴ５５は、そのゲートが前記ゲート信号点Ｑ（Ｎ）に接続され、そのドレイン及びソースがそれぞれ前記第１回路点Ｐ（Ｎ）及び前記第２回路点Ｋ（Ｎ）に接続される。
【００３３】
作動中には、前記第１クロック信号ＬＣ１と前記第２クロック信号ＬＣ２との周波数は、第Ｎステージクロック信号ＣＫ（Ｎ）より低く、かつ前記第１クロック信号ＬＣ１）の前記第１回路点（Ｐ（Ｎ））に対する充電と前記第２クロック信号（ＬＣ２）の前記第２回路点（Ｋ（Ｎ））に対する充電は交替で行われる。
【００３４】
具体的には、前記プルアップ回路２００は第１６トランジスタＴ２１を備える。前記第１６トランジスタＴ２１は、そのゲートが前記ゲート信号点Ｑ（Ｎ）に接続され、そのドレイン及びソースがそれぞれ前記第Ｎステージクロック信号ＣＫ（Ｎ）を入力し及び第Ｎステージ走査線Ｇ（Ｎ）に接続される。
【００３５】
前記プルダウン回路４００は第１７トランジスタＴ４１を備える。前記第１７トランジスタＴ４１は、そのゲートが前記第Ｎ＋１ステージシフトレジスタからのスタート信号ＳＴ（Ｎ＋１）に接続され、そのドレイン及びソースがそれぞれ前記ゲート信号点Ｑ（Ｎ）及び第２入力直流電圧ＶＳＳ２に接続される。
【００３６】
前記トランスファ回路３００は第１８トランジスタＴ２２を備える。前記第１８トランジスタＴ２２は、そのゲートが前記ゲート信号点Ｑ（Ｎ）に接続され、そのドレイン及びソースが、それぞれ前記第Ｎステージクロック信号ＣＫ（Ｎ）を入力し及び前記第Ｎステージスタート信号ＳＴ（Ｎ）を出力する。
【００３７】
前記プルアップ制御回路１００は第１９トランジスタＴ１１を備える。前記第１９トランジスタＴ１１は、そのゲートが前記第Ｎ−１ステージシフトレジスタからのスタート信号ＳＴ（Ｎ−１）に接続され、そのドレインが定電圧信号源ＶＤＤに接続され、そのソースが前記ゲート信号点Ｑ（Ｎ）に接続される。
【００３８】
本実施形態では、前記第Ｎステージ走査線Ｇ（Ｎ）のトランスファ作用の代わりに、前記定電圧信号源ＶＤＤを採用するため、前記第Ｎステージ走査線Ｇ（Ｎ）が走査信号線の駆動のみを担い、前記第Ｎステージ走査線Ｇ（Ｎ）信号の負荷及びカスケード伝送配線によるリスクが低減し、前記ゲート信号点Ｑ（Ｎ）点の作用期間の充電能力が向上し、定電圧信号源ＶＤＤのレベルを調整することにより前記ゲート信号点Ｑ（Ｎ）のレベルを向上させることができる。
【００３９】
図３は、図２のＧＯＡ回路の実際の操作におけるキーノードの波形模式図である。ＸＣＫは、該第Ｎステージシフトレジスタと隣接するクロック信号を表す。つまり、ＸＣＫは第Ｎ±１ステージクロック信号（ＣＫ（Ｎ±１））である。
【００４０】
第Ｎステージクロック信号（ＣＫ（Ｎ））と第Ｎ±１ステージクロック信号（ＣＫ（Ｎ±１））とのデューティ比（Ｄｕｔｙ  ｃｙｃｌｅ）は５０％未満である必要がある。これは主に、前記ゲート信号点Ｑ（Ｎ）が凸字形の波形を形成するために、第１６トランジスタＴ２１を用いて前記第Ｎステージ走査線Ｇ（Ｎ）をプルダウンするからである。
【００４１】
前記定電圧信号源ＶＤＤはハイレベルに設定され、クロック信号ＣＫ及びＸＣＫのハイレベルと同じであってもよい。前記ゲート信号点Ｑ（Ｎ）の充電能力の向上を望む場合、前記定電圧信号源ＶＤＤのレベルを適切に高めることができる。
【００４２】
前記第１入力直流電圧ＶＳＳ１及び前記第２入力直流電圧ＶＳＳ２は、二組の定電圧の負電圧源であり、主に回路を駆動するためのローレベルを提供するために用いられる。一般的に、前記第２入力直流電圧ＶＳＳ２は、前記第１入力直流電圧ＶＳＳ１より低いように設定される。
【００４３】
図４は、本発明による液晶表示用ＧＯＡ回路の第２実施形態の回路模式図である。この実施形態において、前記定電圧信号源ＶＤＤは正方向信号源ＶＦに相当し、前記第１７トランジスタ（Ｔ４１）のソースは、前記第２入力直流電圧ＶＳＳ２に接続されるのではなく、逆方向信号源ＶＲに接続される。この実施形態では、前記正方向信号源ＶＦと前記逆方向信号源ＶＲを用いて、正逆方向走査の制御を行う。
【００４４】
前記正方向信号源ＶＦがハイレベルとし、前記逆方向信号源ＶＲがローレベルとする場合、この回路は正方向走査操作を行う。このとき、依然として、前記プルアップ制御回路１００は前記プルアップ制御回路１００の機能を奏し、前記プルダウン回路４００は前記プルダウン回路４００の機能を奏して、前記ゲート信号点Ｑ（Ｎ）のプルダウンを担い、操作原理は前記第１実施形態と同様である。
【００４５】
前記正方向信号源ＶＦがローレベルとされ、前記逆方向信号源ＶＲがハイレベルとされる場合、この回路は逆方向走査操作を行う。このとき、前記プルアップ制御回路１００は前記プルダウン回路４００の機能を奏し、前記プルダウン回路４００は前記プルアップ制御回路１００の機能を奏し、前記ゲート信号点Ｑ（Ｎ）のプルダウンを担う。つまり、逆方向走査操作のときに、前記プルアップ制御回路１００及び前記プルダウン回路４００による動作は、逆方向走査操作のときの動作と異なる。
【００４６】
上記のように、前記正方向信号源ＶＦ及び前記逆方向信号源ＶＲを制御して、回路の正逆方向走査操作を実現することができる。
【００４７】
図５は、図４のＧＯＡ回路の正方向走査操作におけるキーノードの波形模式図である。この正方向走査操作において、前記正方向信号源ＶＦはハイレベルとされ、前記逆方向信号源ＶＲはローレベルとされ、他の信号はすべて第１実施形態と同じである。
【００４８】
第Ｎステージクロック信号（ＣＫ（Ｎ））と第Ｎ±１ステージクロック信号（ＣＫ（Ｎ±１））とのデューティ比は５０％未満である必要がある。これは主に、前記ゲート信号点Ｑ（Ｎ）が凸字形の波形を形成するために、第１６トランジスタＴ２１を用いて前記第Ｎステージ走査線Ｇ（Ｎ）をプルダウンするからである。
【００４９】
前記第Ｎ−１ステージシフトレジスタのスタート信号ＳＴ（Ｎ−１）の信号は、第１段階のレベルの上昇を行うために、前記ゲート信号点Ｑ（Ｎ）に伝送される。
【００５０】
図６は、図４のＧＯＡ回路の逆方向走査操作におけるキーノードの波形模式図である。この逆方向走査操作において、前記正方向信号源ＶＦはローレベルとされ、前記逆方向信号源ＶＲはハイレベルとされる。
【００５１】
第Ｎステージクロック信号（ＣＫ（Ｎ））と第Ｎ±１ステージクロック信号（ＣＫ（Ｎ±１））とのデューティ比（Ｄｕｔｙ  Ｒａｔｉｏ）は５０％未満である必要がある。これは主に、前記ゲート信号点Ｑ（Ｎ）が凸字形の波形を形成するために、第１６トランジスタＴ２１を用いて前記第Ｎステージ走査線Ｇ（Ｎ）をプルダウンするからである。
【００５２】
前記第Ｎ＋１ステージシフトレジスタのスタート信号ＳＴ（Ｎ＋１）の信号は、第１段階のレベルの上昇を行うために、前記ゲート信号点Ｑ（Ｎ）に伝送される。
【００５３】
二組の信号源ＶＦ及びＶＲによって正逆方向の走査を制御して、ＧＯＡ回路の正逆方向の走査機能を実現する。
【００５４】
上述したように、本発明は好ましい実施例を挙げていたが、前記好ましい実施れは本発明を制限するものではなく、当業者にとって、本発明の精神と範囲から離れない前提で、いろんな更新と修飾を行うことができ、そのため、本発明の保護範囲は特許請求の範囲に記載されている技術特徴を基準にするべきである。
【図１】
0006434620.tif 000002
【図２】
0006434620.tif 000003
【図３】
0006434620.tif 000004
【図４】
0006434620.tif 000005
【図５】
0006434620.tif 000006
【図６】
0006434620.tif 000007