(57)【特許請求の範囲】
【請求項１】
交流出力電源の交流出力電圧を調整するための交流（ＡＣ）シリーズ電圧レギュレータであって、
第１および第２独立制御可能交流双方向スイッチと、
第１パワーインダクタと、
前記第１パワーインダクタと直列に接続され、第１パワーインダクタ電流方向を示す第１パワーインダクタ電流方向データ信号を生成するための第１変流器と、
を備える、交流入力電源の交流入力電圧をバックするための独立した交流高周波（ＨＦ）シリーズ電圧バック・パワー・レギュレータ・トポロジーと、
第３および第４独立制御可能交流双方向スイッチと、
第２パワーインダクタと、
前記第２パワーインダクタと直列に接続され、第２パワーインダクタ電流方向を示す第２パワーインダクタ電流方向データ信号を生成するための第２変流器と、
を備える、前記交流入力電圧をブーストするための独立した交流ＨＦシリーズ電圧ブースト・パワー・レギュレータ・トポロジーと、
前記交流入力電圧、交流基準電圧、前記交流出力電圧、前記第１パワーインダクタ電流方向データ信号および前記第２パワーインダクタ電流方向データ信号を受信し、前記交流双方向スイッチのためのスイッチ駆動信号を生成する制御回路と、
を備え、
どの時点においても前記バック・パワー・レギュレータ・トポロジー又は前記ブースト・パワー・レギュレータ・トポロジーのいずれかにおいて、別々にかつ独立に、交流入力電圧の正負の半サイクルが処理され、
前記制御回路は、受信した前記交流入力電圧から前記交流入力電圧の極性を決定するように構成され、
前記制御回路は、１または複数のスイッチング・シーケンスにおいて１または複数の前記交流双方向スイッチをオン又はオフすることによって、交流基準電圧と前記交流出力電圧の振幅差に基づいて、前記バック・パワー・レギュレータ・トポロジー又は前記ブースト・パワー・レギュレータ・トポロジーをオン又はオフするように構成され、
前記制御回路は、前記交流入力電圧の極性、前記第１パワーインダクタ電流方向データ信号、および前記第２パワーインダクタ電流方向データ信号に基づいて、各交流双方向スイッチをオン又はオフするスイッチング・シーケンスを生成するように構成され、
前記制御回路は、生成された前記スイッチング・シーケンスの各々が１または複数の対応する前記交流双方向スイッチを、電流連続性を維持しながら、対応する電圧極性に応じてオン又はオフさせる、交流シリーズ電圧レギュレータ。
【請求項２】
前記交流ＨＦシリーズ電圧バック・パワー・レギュレータ・トポロジーは活性化されかつ動作し、前記交流ＨＦシリーズ電圧ブースト・パワー・レギュレータ・トポロジーは不活性化される、請求項１の交流シリーズ電圧レギュレータ。
【請求項３】
前記交流ＨＦシリーズ電圧ブースト・パワー・レギュレータ・トポロジーは活性化されかつ動作し、前記交流ＨＦシリーズ電圧バック・パワー・レギュレータ・トポロジーは不活性化される、請求項１の交流シリーズ電圧レギュレータ。
【請求項４】
ＨＦスイッチング・エネルギーが前記交流入力電源へと戻ることを排除するための入力フィルタをさらに備える、請求項１の交流シリーズ電圧レギュレータ。
【請求項５】
前記入力フィルタは、２つのキャパシタおよび２つのインダクタを備える、請求項４の交流シリーズ電圧レギュレータ。
【請求項６】
前記交流出力電圧についての平滑な調整された電圧レベルを形成するためにＨＦ電圧変動を平均する出力フィルタをさらに備える、請求項１の交流シリーズ電圧レギュレータ。
【請求項７】
前記出力フィルタは、２つのキャパシタおよび２つのインダクタを備える、請求項６の交流シリーズ電圧レギュレータ。
【請求項８】
過電流保護を達成するために前記制御回路への出力電流測定信号を生成する第３変流器をさらに備える、請求項１の交流シリーズ電圧レギュレータ。
【請求項９】
前記交流双方向スイッチのための前記スイッチ駆動信号は、パルス幅変調（ＰＷＭ）制御信号である、請求項１の交流シリーズ電圧レギュレータ。
【請求項１０】
前記交流双方向スイッチの各々は１または複数のパワー半導体装置を備える、請求項１の交流シリーズ電圧レギュレータ。
【請求項１１】
前記パワー半導体装置は、バック・トゥー・バック・ユニポーラＭＯＳＦＥＴパワー半導体装置、シリコン制御整流素子（ＳＣＲ）、逆並列交流スイッチとして接続されたゲート・ターンオフ・サイリスタ（ＧＴＯ）、交流スイッチとして構成されたＴＲＩＡＣ、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）、ＭＯＳＦＥＴトランジスタ、またはＳＣＲである、請求項１０の交流シリーズ電圧レギュレータ。
【請求項１２】
前記交流入力電圧の極性は、正電圧、負電圧、および、ゼロ電圧のうちの１つであり、ゼロ電圧は、低電圧閾値より小さい前記交流入力電圧の電圧振幅を表し、
各パワーインダクタ電流方向データ信号は、正電流、負電流、および、ゼロ電流のうちの１つであり、ゼロ電流は、低電流閾値よりも小さい各パワーインダクタの電流振幅を表し、
前記交流双方向スイッチの決定された前記スイッチング・シーケンスは明瞭であり、それによって、前記交流双方向スイッチのスイッチングの間、電力「シュートスルー」の必要性を排除する、請求項１の交流シリーズ電圧レギュレータ。
【発明の詳細な説明】
【著作権表示】
【０００１】
この特許文書の開示の一部は、著作権保護の対象である素材を含んでいる。本著作権者は、特許商標庁の特許ファイルまたは記録に現われている故、本特許文書または特許開示内容の誰によるファクシミリの複製に対しても何ら異議を唱えない。しかし、そうでない場合、著作権者は、全ての著作権を保有する。
【優先権についての主張】
【０００２】
この出願は、米国特許法第１１９条の下、２０１３年１０月２８日に出願された米国仮特許出願番号６１／８９６，６３５、２０１３年１０月２８日に出願された米国仮特許出願番号６１／８９６，６３９、２０１３年１１月２６日に出願された米国仮特許出願番号６１／９０８，７６３、２０１３年１２月１０日に出願された米国仮特許出願番号６１／９１３，９３２、２０１３年１２月１０日に出願された米国仮特許出願番号６１／９１３，９３４、２０１３年１２月１０日に出願された米国仮特許出願番号６１／９１３，９３５、２０１４年６月３日に出願された米国仮特許出願番号６２／００６，９００、２０１４年６月３日に出願された米国仮特許出願番号６２／００６，９０１、および２０１４年６月３日に出願された米国仮特許出願番号６２／００６，９０６に対する優先権を主張する。これら特許出願の開示内容は、全体が、参照によって本明細書に取り込まれる。
【技術分野】
【０００３】
本発明は、概して、パワー（電力用）電子回路（装置）に関する。詳しくは、本発明は、代替（alternative）電流（ＡＣ）電圧を調整するための方法およびパワー電子回路に関し、より詳しくは、入力交流電圧における変動に関わらず出力交流電圧を所望のレベルへと調整するための方法およびパワー電子回路に関する。
【背景技術】
【０００４】
交流電圧レギュレータは、交流電圧レギュレータの出力に接続された負荷に伝えられている交流電圧レベルを、交流電圧レギュレータの入力での交流電圧変動に関わらず、精密に制御および調整するために使用される。
【０００５】
これは、従来、典型的には５０または６０Ｈｚの種々の低周波数（ＬＦ）の商用電源（electrical mains）磁気構造によって行われてきた。これらの構造は、典型的には、様々な変圧器または変圧器構成中の特定の独立した変圧器電圧タップにおいて引き出される。それでも、これらの構造は全て、リレーまたは逆並列の交流スイッチとして接続されたシリコン制御整流素子（ＳＣＲ）またはゲート・ターンオフ・サイリスタ（ＧＴＯ）、ＴＲＩＡＣ、絶縁ゲートバイポーラ・トランジスタ（ＩＧＢＴ）のような交流スイッチ、ＭＯＳＦＥＴトランジスタ、例えば整流素子の間に接続された交流スイッチとして構成されたＳＣＲ等の半導体装置のような従来の交流スイッチング素子に依拠している。これらの交流スイッチは、選択された磁気変圧器構造タップを自動的に切り替えるために電子制御回路によって選択および活性化され、ＡＣ出力電圧を所望レベルにできるだけ近づけるように制御するように変圧器または変圧器構成の巻数比を調節する。
【０００６】
出力交流電圧を調整する別の従来の方法は、電気機械的に調節された単巻変圧器を使用することである。この単巻変圧器は、制御された電動機等の電気機械的手段によって駆動される。この場合の電子制御は入力電圧を検知し、次いで、電気機械的手段を駆動して出力コンタクトを移動して単巻変圧器の巻数を調節し、出力交流電圧を所望レベルに固定するための正確な巻数比を設定する。また、これらの電気機械的に調節された単巻変圧器装置も、典型的には５０Ｈｚまたは６０ＨｚのＬＦ磁気構造であり、電気的コンタクトを単巻変圧器巻線へと動かす炭素ブラシを一般的には使用する。しかしながら、これらのブラシは機械的な摩耗が生じ、それらは頻繁の保守および交換を要する。
【０００７】
より精巧で完全に電気的な型のものも、やはり、電圧レギュレータの交流入力と交流出力の間に直列に接続された、典型的には５０Ｈｚまたは６０ＨｚのＬＦ商用電源変圧器を使用する。入力交流電圧レベルが変わると、交流電圧レギュレータの電子制御は入力電圧レベルを検知し、次いで、変動する入力電圧に（またはから）加わる（または減る）同相の正のまたは同相の負の差分交流電圧を生成して、出力交流電圧を所望の設定レベルに維持する。この従来のアプローチは、やはり、様々な形態で、典型的には５０Ｈｚまたは６０ＨｚのＬＦ商用電源周波数変圧器またはＬＦ磁気構造を使用する。一構成において、パワー電子回路は、ＬＦ商用電源周波数を生成して高周波パルス幅変調（ＨＦ  ＰＷＭ）手段によって入力交流電圧を補正し、また、入力交流商用電源電圧を調節するためのこの同相補正電圧はＬＦ変圧器の１次に印加され、ＬＦ変圧器の２次は交流電源線の入出力間に直列に接続される。しかし、やはり、これらの構成において使用される磁気構造は、たとえパワー電子回路がより高いＰＷＭ周波数で動作するとしても、最終的な差分交流波形がやはり典型的には５０Ｈｚまたは６０ＨｚのＬＦシリーズ変圧器に印加され、よってＬＦ変圧器または磁気構造はやはり大きさおよび重量の短所を有する。
【０００８】
あるシリーズ交流電圧調整方法が、米国特許番号５，７４７，９７２に開示されている。この特許は、単純な電圧極性制御だけを使用する、制限付きの単純な制御方法である具体的な方法を開示する。それは、さらに、交流入力電圧のゼロ電圧交差点付近の正および負の低レベルでの単純な電圧極性制御方法だけを使用することによって形成される、パワー半導体素子の制御スイッチング状態の限界を記述する。ゼロ電圧交差点付近でこの不定の低い正および負の入力電圧レベル範囲の中で単純な電圧極性制御法だけを使用するこの問題を解決することは、低いゼロ交差交流入力電圧故に、実際の入力電圧極性、ひいては交流入力電圧ゼロ交差点のこれらの低い正または負の電圧レベルにおけるパワー半導体のＰＷＭスイッチング・シーケンスの状態が曖昧に定まることに繋がる。’９７２特許は、正負４Ｖ未満の入力交流電圧極性不定低電圧レベル状態、１３．６５、１４．５、１７．６５、１８．５、１８．１０を開示する。その結果、異常なスイッチング・シーケンスが、短い期間（例えば開示されているような１３．６５マイクロ秒）に亘って、パワー半導体スイッチ素子を全てオンさせることによって生成される。このことは、入力交流電源を短絡させる電力半導体「シュートスルー」を形成し、これは半導体パワーデバイスの劣化または破壊的な損傷を引き起こす場合がある。「シュートスルー」は、パワー半導体にとって回避されねばならない非常に重大な状態として電子回路業界において非常に明確に理解されている用語である。また、技術者は、劣化およびパワー半導体への破壊的な影響故に「シュートスルー」を常に非常に懸念している。
【０００９】
’９７２特許には、前述の問題が明確に教示されているが、ゼロ交差点付近の正負の交流入力電圧の複数点での実際の低交流入力電圧、およびパワー半導体の導通電圧の高電圧特性に依拠しているようである。’９７２特許は意図的にシュートスルーＰＷＭスイッチング・シーケンス状態（１３．６５、１４．５、１７．６５、１８．５、１８．１０）を形成する事を教示する。このように、交流入力電圧極性制御を使用する制限故に、’９７２特許は、実際に交流入力電圧源を短絡させる、パワー半導体スイッチング装置の意図的な「シュートスルー」状態を実際に生成することによって、この問題を解決することを試みる。
これは重大な妥協であり、一層低いオン抵抗を有しかつ交流入力電源の低ソース抵抗または半導体パワー・スイッチ付近の低回路キャパシタンスに依存する近時のパワー半導体装置の場合に特にそうである。さらに、「シュートスルー」は、パワーインダクタを流れる不定かつ制御されない電流を形成する場合もある。これは、動作性能に悪影響を与える。したがって、米国特許番号５，７４７，９７２に開示されるようなシリーズ交流電圧調整方法は、重大な欠点を有する。
【発明の概要】
【００１０】
本発明の目的は、米国特許番号５，７４７，９７２および他の類似の先行技術に開示される単純な電圧極性制御だけを使用する潜在的な動作問題を克服する改善された制御方法を提供することである。本発明は、シリーズ低商用電源周波数（典型的には５０Ｈｚまたは６０Ｈｚ）の大きくかつ重い磁気構造の使用における先の従来アプローチの欠点に対処する。かなる磁性体の大きさも主としてその動作周波数に反比例するので、本発明はこれに中心的な設計パラメータとして取り組む。したがって、本発明の別の目的は、大きさ、重さ、およびコストが減るＨＦ（例えば１ＫＨｚ〜１０００ＫＨｚ）シリーズ磁気構造を使用する独自かつ効率的で頑丈な直接交流−交流双方向パワーフロー高周波（ＨＦ）交流シリーズ電圧レギュレータのトポロジーを達成することである。
【００１１】
ＨＦ交流シリーズ電圧レギュレータが普段は高交流電圧配電およびグリッドネットワークに接続されておりかつこれらの高電圧のスイッチングのためのパワー半導体を使用するので、これらのパワー半導体の電圧破壊を特定し、かつ著しく減じ（derate）さえする際に厳重な注意が払われねばならない。したがって、ＨＦ交流シリーズ電圧レギュレータの配備の際、特にこれらのパワー半導体のパルス幅変調（ＰＷＭ）制御、およびパワー半導体に接続されたパワーインダクタの動作状態に厳重な注意が払われねばならない。例えば、図１（ａ）、図１（ｂ）、および図２（パワーインダクタＬ３、パワーインダクタＬ８、パワーインダクタＬ３およびＬ４）を参照する。
【００１２】
パワー半導体は、特にＰＷＭ制御方法がパワー半導体スイッチ転流状態を定めることができずかつ制御を失う動作状態、すなわち米国特許番号５，７４７，９７２に開示の、ＰＷＭスイッチング・シーケンス制御のために交流入力電圧極性だけを使用する問題を解決するために制御スイッチング・シーケンスにおいて潜在的に危険な「シュートスルー」が意図的に生成される状態の下で、破壊的な「シュートスルー」および高電圧を経験してはならない。
【００１３】
また、米国特許番号５，７４７，９７２において求められているように安全な高いパワー半導体破壊電圧または高い伝導電圧を選択することだけによっては解決されることが不能な、ＨＦ交流シリーズ電圧レギュレータの効率および頑丈性の重大な妥協がある。
【００１４】
一般に、どのようなパワー半導体装置についても、破壊電圧が高いほど、伝導およびスイッチング損失が高く、よって、パワー半導体装置において損失および電力浪費がより高く、パワー半導体装置およびＨＦ交流シリーズ・レギュレータ製品全体において、効率がより低く、より高い熱が生成される。本発明を用いると、「シュートスルー」ＰＷＭ状態は、半導体パワー装置のＰＷＭスイッチング・シーケンスにおいて生成されない。
【００１５】
本発明は著しい妥協を決定的に取り除き、近時の低オン抵抗パワー半導体装置の通常の破壊電圧および低伝導電圧の使用がパワー半導体装置にとって安全に規定されることを可能にし、よって、パワー半導体装置は、より少ない損失およびより少なく生成された熱で安全に動作し、またＨＦシリーズ電圧レギュレータの効率を上げる。本発明の必要性をさらに後押しするのは、前述の単純な電圧極性だけの方法とは異なって動作する、ＰＷＭ制御方法における精巧さが著しく増加することである。
【図面の簡単な説明】
【００１６】
発明の実施形態は、図面を参照してより詳細に以下に記述される。
【図１ａ】双方向交流半導体を伴ったＨＦ交流シリーズ・バック（降圧型）変換器の実施形態の回路図を描く。
【図１ｂ】双方向交流半導体を伴ったＨＦ交流シリーズ・ブースト（昇圧型）変換器の別の実施形態の回路図を描く。
【図２】ＨＦ交流シリーズ・バック・ブースト（昇降圧型）電圧レギュレータの実施形態の回路図を描く。
【図３ａ】バック・スイッチ制御回路の実施形態の概略図を描く。
【図３ｂ】図３ａに示されているようなバック・スイッチ転流シーケンスのバックのための可能な状態についてのロジック・スイッチングの表を示す。
【発明を実施するための形態】
【００１７】
以下の記述では、入力交流電圧等における変動に関わらず出力交流電圧を所望レベルへと調整するための方法、システム、および装置が好適な例として示される。本発明の範囲および思想から外れることなく付加および／または置換を含む変更がなされ得ることは当業者にとって明らかだろう。詳細事項は本発明を不明瞭にしないように省略され得る。しかしながら、本開示は当業者が必要以上の試行無しで本明細書の教示内容を実行することを可能にするために書かれている。
【００１８】
図１ａを参照する。図１ａには、双方向交流半導体スイッチＳ１およびＳ２を伴った交流シリーズ・バック変換器が示される。また図１ａには、入力および出力におけるＨＦ（例えば１Ｋｈｚ〜１，０００Ｋｈｚ）スイッチング周波数を抑制および濾波するために付加されたＨＦフィルタ構成部分も示される。入力上のフィルタ・バイパス・キャパシタＣ１およびＣ２を伴ったフィルタ・インダクタＬ１およびＬ２、および出力上のフィルタ・バイパス・キャパシタＣ３およびＣ４を伴ったフィルタ・インダクタＬ４およびＬ５である。フィルタ・インダクタＬ４およびＬ５は、フィルタ・バイパス・キャパシタＣ４とともに、ＨＦ電圧ＰＷＭ変動（リプル）を平均の直流レベルへと平均化して、平滑な調整された交流出力電圧を形成する。インダクタＬ３は、ＨＦ（例えば１Ｋｈｚ〜１，０００Ｋｈｚ）で動作するように設計されたパワーインダクタである。
【００１９】
双方向交流半導体スイッチング・デバイスＳ１およびＳ２は、アナログ回路またはディジタルおよびアナログ混合の回路（典型的にはＤＳＰまたはマイクロプロセッサ信号処理を伴ったディジタル制御回路）を通じて電子ＰＷＭ制御の下でＨＦ（例えば１ＫＨｚ〜１０００ＫＨｚ）でスイッチングし、また制御電子回路からのＰＷＭ出力は双方向交流半導体スイッチＳ１およびＳ２をＨＦ（例えば１ＫＨｚ〜１０００ＫＨｚ）ＰＷＭ変調で駆動し、またＬＦ商用電源交流電圧入力（典型的には５０Ｈｚまたは６０Ｈｚ）に沿った各ＨＦ点で、ＰＷＭ制御電子回路は、パワーインダクタＬ３と協働の双方向交流半導体スイッチＳ１およびＳ２を駆動するのに十分広い幅の特定のＰＷＭパルスを生成し、よって、入力交流電圧に沿った各点で出力電圧を制御設定電圧基準によって設定された目標値へバック（降圧）および調整する。
【００２０】
例えば、制御が２５，０００Ｈｚの設計周波数で、よって４０マイクロ秒ごとにスイッチングする場合、入力商用電源ＬＦ電圧（典型的には５０Ｈｚまたは６０Ｈｚ）の振幅は、当該点において設定電圧基準に対してバックおよび減少させられる。したがって、各４０マイクロ秒について、回路は、入力交流電圧をバックして所望の設定出力交流電圧を調節および調整する。入力フィルタはキャパシタＣ１およびＣ２、およびフィルタ・インダクタＬ１およびＬ２を備えている。出力フィルタはキャパシタＣ３およびＣ４、およびフィルタ・インダクタＬ４およびＬ５を備えている。または、ＨＦフィルタ素子の種々の組合せが、ＨＦ（例えば、この例での２５，０００Ｈｚ）でスイッチングする双方向交流半導体スイッチのＨＦスイッチング周波数を濾波およびバイパスしかつＨＦ電圧ＰＷＭ変動を平均ＤＣレベルへと平均して平滑な調整された交流出力電圧を形成するために使用されることが可能である。
【００２１】
図１ｂを参照する。図１ｂには、双方向交流半導体スイッチＳ３およびＳ４を伴った交流シリーズ・ブースト変換器が示される。また図１ｂには、入力および出力におけるＨＦ（例えば１Ｋｈｚ〜１，０００Ｋｈｚ）スイッチング周波数を抑制および濾波するために付加されたＨＦフィルタ構成部分も示される。入力上のフィルタ・バイパス・キャパシタＣ５およびＣ６を伴ったフィルタ・インダクタＬ６およびＬ７、および出力上のフィルタ・バイパス・キャパシタＣ７およびＣ８を伴ったフィルタ・インダクタＬ９およびＬ１０である。フィルタ・インダクタＬ９およびＬ１０は、フィルタ・バイパス・キャパシタＣ８とともに、ＨＦ電圧ＰＷＭ変動を平均の直流レベルへと平均化して、平滑な調整された交流出力電圧を形成する。インダクタＬ８は、ＨＦ（例えば１Ｋｈｚ〜１，０００Ｋｈｚ）で動作するように設計されたパワーインダクタである。
【００２２】
双方向交流半導体スイッチング・デバイスＳ３およびＳ４は、アナログ回路またはディジタルおよびアナログ混合の回路（典型的にはＤＳＰまたはマイクロプロセッサ信号処理を伴ったディジタル制御回路）を通じて電子ＰＷＭ制御の下でＨＦ（例えば１ＫＨｚ〜１０００ＫＨｚ）でスイッチングし、また制御電子回路からのＰＷＭ出力は双方向交流半導体スイッチＳ３およびＳ４をＨＦ（例えば１ＫＨｚ〜１０００ＫＨｚ）ＰＷＭ変調で駆動し、またＬＦ商用電源交流電圧入力（典型的には５０Ｈｚまたは６０Ｈｚ）に沿った各ＨＦ点で、制御電子回路は、パワーインダクタＬ８と協働の双方向交流半導体スイッチＳ３およびＳ４を駆動するのに十分広い幅の特定のＰＷＭパルスを生成し、よって、入力交流電圧に沿った各点で出力電圧を制御電圧基準によって設定された目標値へブースト（昇圧）および調整する。
【００２３】
例えば、制御が２５，０００Ｈｚの設計周波数で、よって４０マイクロ秒ごとにスイッチングする場合、入力商用電源ＬＦ電圧（典型的には５０Ｈｚまたは６０Ｈｚ）の振幅は、当該点において設定電圧基準に対してブーストおよび増加させられる。したがって、各４０マイクロ秒について、ＰＷＭ制御回路は、双方向交流半導体スイッチＳ３およびＳ４を、パワーインダクタＬ８とともに駆動し、入力交流電圧をブーストして所望の設定出力交流電圧を調節および調整する。入力フィルタはキャパシタＣ５およびＣ６、およびフィルタ・インダクタＬ６およびＬ７を備えている。出力フィルタはキャパシタＣ７およびＣ８、およびフィルタ・インダクタＬ９およびＬ１０を備えている。または、ＨＦフィルタ素子の種々の組合せが、ＨＦ（例えば、この例での２５，０００Ｈｚ）でスイッチングする双方向交流半導体スイッチのＨＦスイッチング周波数を濾波およびバイパスしかつＨＦ電圧ＰＷＭ変動を平均ＤＣレベルへと平均して平滑な調整された交流出力電圧を形成するために使用されることが可能である。
【００２４】
本技術分野の当業者は、交流シリーズ・バック電圧レギュレータとして図１ａに示される単独のバック交流シリーズ電圧レギュレータ部、または交流シリーズ・ブースト電圧レギュレータとして図１ｂに示される単独のブースト交流シリーズ電圧レギュレータ、揃っている完全ＨＦ交流シリーズ電圧レギュレータとしての図１ａに示されるバック交流電圧レギュレータおよび図１ｂに示されるブースト交流電圧レギュレータとの組み合わせ、または、完全ＨＦ交流−交流シリーズＡＶＲ自動電圧制御トポロジーとして図２に示される自動電圧レギュレータ（ＡＶＲ）を使用することを選択し得る。
【００２５】
図２は、各ＨＦ点で交流入力電圧をバックまたはブースト可能な、揃っている完全ＡＶＲ  ＨＦ交流シリーズ電圧レギュレータとして本発明の基本的な動作原理を示す。例えば、ＡＶＲ  ＨＦ交流電圧レギュレータの動作周波数が２５ｋＨｚであるように構成されている場合、入力電圧は、アナログ電子回路またはディジタルおよびアナログ混合の電子回路によって検知され、電圧基準と比較され、交流双方向半導体スイッチＳ１、Ｓ２、Ｓ３、およびＳ４は、パワーインダクタＬ３およびＬ４と協働で、ＰＷＭ制御の下で、ＡＶＲ  ＨＦ交流シリーズ電圧レギュレータ出力において交流入力電圧をバック（減じる）またはブースト（増加）するように駆動される。電圧は、各ＬＦ商用電源電圧サイクル（典型的には、限定されることなく５０Ｈｚまたは６０Ｈｚ）で各４０マイクロ秒の間隔で調整される。したがって、固定の基準電圧レベルを参照してアナログまたはディジタル電子ＰＷＭ制御の下で、全ＡＶＲ  ＨＦ交流シリーズ電圧レギュレータは、交流出力電圧を所望の設定レベルへと完全に調整することが可能である。
【００２６】
図２はまた、ＡＶＲ  ＨＦ交流シリーズ電圧レギュレータ出力での入力交流電圧をＨＦ  ＰＷＭバックまたはブーストした波形を示す。入力フィルタ構成部分Ｃ１、Ｃ２、Ｌ１およびＬ２は、ＨＦスイッチング・エネルギーが入力交流源へと戻ることを排除するために、共に使用される。また、出力フィルタ構成部分Ｃ３、Ｃ４、Ｌ５およびＬ６は、出力ＨＦ  ＰＷＭスイッチング・パルスを除去し、かつＨＦ電圧ＰＷＭ変動を平均の直流レベルへと平均化して、平滑な調整された交流出力電圧を形成するために使用される。
【００２７】
本明細書において開示される回路およびその記述は、明確化のために簡略化されており、また、種々の他の回路構成および装置が本発明の原理を適用する際に使用されることが可能である。例えば、双方向交流スイッチは半導体装置であり、種々の回路構成を備えることが可能である。しかし、これらのスイッチは、やはり、業界において一般に使用されるような交流双方向半導体スイッチとして働く。そのような双方向交流半導体スイッチは、ＳＣＲ、ＧＴＯ、ＩＧＢＴ、ＭＯＳＦＥＴ等の挿入されたユニポーラ半導体装置構成の４つの整流器を備える整流ブリッジ、または制御された双方向交流半導体スイッチ素子を形成することが可能なＰＷＭ駆動制御と同じ結果のために使用される他の任意の半導体装置であることが可能である（しかしこれらに限定されない）。また、業界において整流器有りまたは無しで使用される他の半導体交流スイッチ構成および装置、例えばバック・トゥー・バックすなわち逆並列ＳＣＲ、ＧＴＯ、ＩＧＢＴ、ＲＢ−ＩＧＢＴ、ＭＯＳＦＥＴ、他のバック・トゥー・バックすなわち逆並列双方向交流半導体装置または構成、またはＧａＮ、ＳｉＣ（限定されない）等の将来の他の同様の新規な半導体装置は、本発明の代替的実施形態のうちのいくつかである。
【００２８】
単相電気システムのみが本明細書において記述されているが、本発明の原理は、多くのＨＦ交流シリーズ・バック・トポロジー、ＨＦシリーズ・ブースト・トポロジー、または完全ＨＦ交流ＡＶＲ自動電圧制御部またはユニットのための組み合わせられたＡＶＲ  ＨＦシリーズ・バック・ブースト・トポロジーを使用および相互接続して複数位相電圧レギュレータを形成することによって、他の交流周波数および複数位相交流システム（例えば一般的な３位相の電気システム）に適用されることが可能である。これらのＨＦシリーズ電圧部は独立して制御されることが可能なので、それらは平衡していない位相電圧を平衡させるために電圧平衡化構成用に設計されることも可能である。
【００２９】
図２に示されるＡＶＲ  ＨＦバック・ブースト交流シリーズ電圧レギュレータは、交流入力電圧をバックするために交流双方向半導体スイッチＳ１およびＳ２およびＨＦ（例えば１ＫＨｚ〜１，０００ＫＨｚ）パワーインダクタＬ３を使用し、また交流入力電圧をブーストするために交流双方向半導体スイッチＳ３およびＳ４およびＨＦパワーインダクタＬ４を使用する。交流出力電圧を設定された所望レベルへと調整するために入力交流電圧を下げる（バック）または上げる（ブースト）ことが可能なＡＶＲ自動電圧制御トポロジーを形成するために、交流双方向半導体スイッチＳ１、Ｓ２、Ｓ３およびＳ４は、電子制御回路からのＰＷＭ出力によって個々に駆動される。このデザインは双方向の電力フローであり、直接的な１ステージであり、内部直流リンク・キャパシタ（これは、典型的には信頼性の低い電解コンデンサである）を有しない。
【００３０】
他の実施形態では、バック・トポロジーおよびブースト・トポロジーは別々に動作することが可能である。図２に示される組み合わせられたＡＶＲ  ＨＦバック・ブースト交流シリーズ電圧レギュレータ・トポロジーとともに、これらのトポロジーのいずれもが、交流入力電圧範囲および変動のレベルに基づいて、出力電力全体の一部を処理すればよい。
【００３１】
各ＨＦ  ＰＷＭ間隔（例えば２５ｋＨｚでの４０マイクロ秒）において、入力電圧が商用電源の低周波数（典型的には５０または６０Ｈｚ）の各ＨＦ点で双方向交流半導体スイッチに正しいＰＷＭ駆動信号を生成するＨＦスイッチＰＷＭ制御の下でバックされ（下げられ）またはブーストされ（上げられ）て、出力交流電圧レベルをバックまたはブーストして制御電子回路に供給される所望の設定出力交流電圧参照へと補正する。
【００３２】
他の実施形態は、高周波スイッチング・パルスが入力交流商用電源に入るのを排除する入力フィルタ構成、および出力交流電圧から高周波スイッチング・パルスを除去する出力フィルタ構成とともに、上記のような所望の効果を形成できる様々なフィルタ構成を含んでいる。さらに他の実施形態は、交流出力電圧の２乗平均平方根（ＲＭＳ）、好適な実施形態では、平均電圧またはピーク電圧レベルの交流出力電圧仕様を満たすように出力電圧を調整する交流出力電圧帰還ループおよび制御電子回路を含んでいる。
【００３３】
また、ＡＶＲ  ＨＦ交流シリーズ・バック・ブースト交流電圧レギュレータ、および別々に使用される場合の独立のバックまたはブースト部は、変動する入力交流電圧を固定の調整された出力交流電圧へと調整するように、バックおよびブースト・インダクタＬ３およびＬ４の両端の差分電力をそれぞれ処理できればよい。これは、この構成故に、出力電力の全体より大幅に少ない電力である。バックおよびブースト・インダクタＬ３およびＬ４は、出力交流電圧を所望の設定レベルへと調整するために差分入力交流電圧を調節するのに必要な出力電力全体の一部を扱えればよい。
【００３４】
独立したＨＦ交流シリーズ・バック・トポロジー、独立したＨＦ交流シリーズ・ブースト・トポロジー、または完全ＨＦ交流ＡＶＲ自動電圧制御のための組み合わせられたＡＶＲ  ＨＦシリーズ・バック・ブースト・トポロジーの制御は、前述の米国特許番号５，７４７，９７２に開示されるような単純な電圧極性ＰＷＭ制御として構成されることが可能である。しかしながら、上記のように、そのような単純な電圧極性ＰＷＭ制御方法は、入力交流電圧の正および負のゼロ交差点付近の非常に低い電圧における電圧極性検知の曖昧さの中での意図的なパワー半導体の「シュートスルー」が原因で、パワー半導体装置の安全な転流を保証することができない。
【００３５】
本発明は、例えばＨＦ交流シリーズ・バック変換器部がパワーインダクタＬ３および変流器ＣＴ１とともに双方向交流半導体スイッチＳ１およびＳ２を備えるという点で米国特許番号５，７４７，９７２および他の既知の先行技術から遠ざかることを教示する（teach away）。図２中の変流器ＣＴ３は典型的なものであり、ここでの使用もそうであるように出力電流の過電流保護として出力電流を単に測定するために大抵の電源において一般に使用されており、または、過電流保護は、同じ機能を達成するように各パワー半導体装置に直列に付加された変流器によって達成されることが可能である。出力電流が電流過保護変圧器によって検出されるとともに出力電流情報が出力過電流保護のために出力電流を制御するために出力電流を停止または制限するために制御回路にフィードバックされるからである。出力過電流保護も米国特許番号５，７４７，９７２において言及されている。しかしながら、’９７２特許の開示の図４を除く図１、４、５、６、７および９に詳述されるように、変流器はこれらの図のうちのいずれにも示されていない。また、’９７２特許の開示中の図４にのみ現われる変流器Ｔ１およびＴ２は、典型的な出力過電流保護電流検知変流器として使用される。これは、’９７２特許の明細書中において１４カラム５０行において確認され、典型的かつ一般的な「出力過電流保護（output overcurrent protection）」として明確に示されかつ説明されており、’９７２特許の開示中の図４において言及されている唯一の変流器Ｔ１およびＴ２からの電流検知情報は、ＰＷＭスイッチング交流電圧制御方法に関連するものとして使用されていないし、どこにも開示されてもいない。非常に明らかなことに、米国特許番号５，７４７，９７２は、本発明で独自かつ決定的な基礎であるパワーインダクタ中の電流情報を使用することなく単純な電圧極性ＰＷＭ制御だけの使用のみを教示する。非常に明らかなことに、米国特許番号５，７４７，９７２およびそこに含まれている開示の全先行技術において、それは変流器すら含んでいない多くのトポロジー図を開示する。それを含んでいる唯一の図では、変流器Ｔ１およびＴ２は、標準的かつ典型的な過電流保護のためにのみ使用されている。したがって、米国特許番号５，７４７，９７２が実際のバック交流電圧調整のためのＰＷＭパワー半導体スイッチング・シーケンスを生成するために単純な電圧極性ＰＷＭ制御のみが使用されていることを開示することは明らかである。本発明において使用されているような実際のパワーインダクタにおける決定的な電流方向検知は、米国特許番号５，７４７，９７２において決して考慮されていない先行技術に対するＰＷＭ制御方法の改善である。この新規の改良された発明の利点は、以下の開示においてさらに明らかにされ、「シュートスルー」状態を生成しないＰＷＭ制御パワー半導体スイッチング・シーケンス方法を生成する、パワー半導体の安全な転流におけるＰＷＭ制御方法の点で、著しく重要な長所および改善を有しており、こうして、具体的には本発明に開示されるように劣化および破壊的な「シュートスルー」を防ぐ。
【００３６】
米国特許番号５，７４７，９７２中の単なる単純な電圧極性制御に対する本発明の決定的利点を明示する目的で、例えば図２を参照すると、ＨＦ交流シリーズ・バック変換器部において、変流器ＣＴ３は典型的な出力過電流保護のために使用され、他方、変流器ＣＴ１は本発明における決定的かつ特有な改善である。変流器ＣＴ１は、交流パワー半導体スイッチＳ１およびＳ２のための決定的なＬ３パワーインダクタ電流方向データを生成するからである。本発明中のＰＷＭ制御方法は、特有なことに、ＨＦ交流シリーズ・バック変換器部のためにパワーインダクタＬ３中の電流方向を使用する。図２に示されるような変流器ＣＴ１およびＣＴ２を使用することは、導体中の電流方向を検知する１つの方法であり、１または複数のロゴスキー・コイル、パワーインダクタと直列接続されている１または複数の抵抗器、パワーインダクタからの磁界と関連付けられているホール効果装置、またはパワーインダクタ上のパワーインダクタ巻線あるいは部分的インダクタ巻線あるいはさらなる巻線の端子電圧波形から実際の電流情報を導出する他の既知の様々な方法（特に本業界にとって既知のインダクタ電圧法）、またはこれらの電流検出装置の組合せ等の他の手段が使用されることが可能である。しかし、どのような代替的な電流検知装置を使用することも、パワーインダクタ電流方向がどのように実際に検知されるかの方法に関わらず、例えばこのバック変換器ＰＷＭスイッチング・シーケンス方法において決定的な導出すべきパラメータとしてパワーインダクタ電流方向を使用する際の本発明の中心的な革新的かつ新規なＰＷＭ制御方法原理を決して対処および回避しない。
【００３７】
本発明が明確であり、著しい改善であり、かつ先行技術から離れるものであることをさらに実証する目的で、例えば、図２に示されるＨＦ交流シリーズ・ブースト変換器部および完全バック・ブーストＡＶＲのブースト変換器部だけを参照する。ブースト変換器部は主たるブースト変換器構成部、すなわち交流半導体スイッチＳ３およびＳ４、パワーインダクタＬ４、パワーインダクタＬ４変流器ＣＴ２を備えている。変流器ＣＴ３は一般的かつ典型的な出力過電流保護のために使用され、他方、変流器ＣＴ２は本発明における決定的かつ特有な改善である。それが、特有なことにブースト部のためにパワーインダクタＬ４における電流方向を使用するパワー半導体ＰＷＭ制御のために決定的なＬ４パワーインダクタ電流方向データを生成するからである。例えばバック変換器部について上に詳述されるように、どのような代替的な電流検知装置を使用することも、パワーインダクタ電流方向がどのように実際に検知されるかの方法に関わらず、例えばこのバック変換器ＰＷＭスイッチング・シーケンス方法において決定的な導出すべきパラメータとしてパワーインダクタ電流方向を使用する際の本発明の中心的な革新的かつ新規なＰＷＭ制御方法原理を決して対処および回避しない。
【００３８】
米国特許番号５，７４７，９７２に開示されるような単なる単純な電圧極性ＰＷＭ制御方法に対する本発明の改善の決定的利点を要約すると、本発明に従った新規かつ革新的なＰＷＭ制御方法は、電圧極性だけでなく、独自かつ特有なことにパワーインダクタ中の電流方向についての決定的なデータを使用する。このことは、パワー半導体のＰＷＭスイッチング・シーケンスがＰＷＭ制御によって曖昧さ無く完全に制御されたスイッチング・シーケンスに基づくように駆動されることを可能にする。劣化させるまたは破壊的な「シュートスルー」状態に頼ることなくＰＷＭ制御がパワーインダクタ電流を適切なパワー半導体装置へと流すことを可能にし、米国特許番号５，７４７，９７２に教示されるようなパワー半導体の意図的な「シュートスルー」が完全かつ安全に回避される。
【００３９】
図３ａは以下のように動作する電子回路部を示す。
（１）  ＤＳＰ、またはパワー半導体スイッチング・シーケンス・ディジタル回路（４）への入力として、ＰＷＭおよびクロック信号等のディジタル出力を生成するマイクロプロセッサでもあることが可能（限定はされない）ディジタル回路。
（２）  ディスクリート回路（限定はされない）を備えるアナログ回路、または一般的に言うと入力交流電圧（Ｖ入力）および本発明の主要かつ決定的なパラメータ（Ｌ３インダクタ電流）を受け取るアナログ集積回路の１または複数の組合せ。Ｌ３インダクタ電流は、ここでは、この例での変流器ＣＴ１からのアナログ電流信号として示されており、パワーインダクタＬ３中の電流（Ｌ３インダクタ電流）のレベルおよび方向を示す。このアナログ回路は、次いで、これらのアナログ入力を処理して、アナログ−ディジタル変換器（３）へのアナログ入力としてアナログ出力を生成する。アナログ回路関数部（２）は以下のアナログおよびディジタル出力を生成する。
・Ｖｉ  入力交流電圧。
・Ｖｐ  （正（＋ＶＥ）、負（ＶＥ）、または０（０）として）入力交流電圧極性。
・Ｉｉ  変流器ＣＴ１からの、パワーインダクタＬ３中のインダクタ電流。
・Ｉｐ  （＋ＶＥ、−ＶＥ、または０として）Ｉｉからの、パワーインダクタＬ３中のインダクタ電流極性。
（３）  アナログ−ディジタル変換器。これらのアナログ−ディジタル変換器は、一般的にパワー半導体スイッチング・シーケンス・ディジタル回路（４）の一部へと集積されかつその一部であるか、または分離されていることが可能である。ディジタル変換器（３）は、アナログ回路関数部（２）からアナログ出力を受け取り、アナログ入力Ｖｉ、Ｉｉをディジタル形式Ｖｐ、Ｉｐに変換する。Ｖｐ、Ｉｐは、次いで、ディジタル回路（４）によって、ディジタル回路（１）からのディジタルＰＷＭおよびクロック入力とともに使用および処理されて、必要なパワー半導体ＰＷＭスイッチング・シーケンスｑ１、ｑ２、ｑ３およびｑ４を生成する。
（４）  バック・トゥー・バック・ユニポーラＭＯＳＦＥＴパワー半導体装置としての交流パワー半導体スイッチ（５）および（６）。バック部交流パワー半導体上側スイッチＳ１は、結合されたバック・トゥー・バック・ユニポーラＭＯＳＦＥＴパワー半導体装置Ｑ１およびＱ２を備える。交流パワー半導体下側スイッチＳ２は、結合されたバック・トゥー・バック・ユニポーラＭＯＳＦＥＴパワー半導体装置Ｑ３およびＱ４を備える。これらのパワー半導体装置Ｑ１、Ｑ２、Ｑ３、およびＱ４は、スイッチングされ、ＰＷＭスイッチング・シーケンス・ディジタル回路（４）からの生成されたＰＷＭスイッチング・シーケンス出力ｑ１、ｑ２、ｑ３、およびｑ４によって独立に駆動制御される。
【００４０】
本技術分野中の当業者は、上記と同じ機能を再現するためにアナログおよびディジタル回路の多くの別の構成を生成することが可能である。しかし、これらの可能な別のアナログまたはディジタル構成は、本発明のこの新規かつ革新的な交流入力電圧が交流入力電圧ゼロ交差点における低い正および負レベルに近づくときの電圧極性ＰＷＭ制御方法のみを使用する問題を除去するパワーインダクタ中の電流情報の特有の使用という原理の基礎を回避することはできない。
【００４１】
本発明がパワー半導体用の全ＰＷＭスイッチング・シーケンスが明瞭かつ安全に決定されることを可能にするパワーインダクタ中での電流方向無しに特許番号５，７４７，９７２に教示されるような電圧極性のみを使用する際の妥協を本明細書に開示されるように除去するので、本発明はこの新規なＨＦ交流シリーズ・バック・トポロジー、ＨＦシリーズ・ブースト・トポロジー、または完全ＨＦ交流ＡＶＲ自動電圧制御用の組み合わせられたＡＶＲ  ＨＦシリーズ・バック・ブースト・トポロジーが、半導体パワーデバイスのような構成部分の電流、電圧、および熱設計注意事項、パワーインダクタのサイズおよび性能、および本発明中で開示されるようなこの新規かつ革新的なトポロジーを縮小拡大する本技術分野における当業者なら誰によってでも決定される他の構成部の関連しかつ適切な選択によって、電力レベルおよび電圧レベルにおいて拡大および縮小されることを可能にする。
【００４２】
要約すると、入力フィルタおよび出力フィルタ構成部分を伴う図２中の完全バック部を参照すると、独立して制御されるパワー半導体装置（（５）：図２中のＳ１のためのＱ１およびＱ２、および（６）：図２中のＳ２のためのＱ３およびＱ４）のためのＰＷＭスイッチング・シーケンスは、交流電圧レギュレータ・バック部のための制御関数部（この例での（１）、（２）、（３）および（４））、およびパワーインダクタＬ３中の電流レベルおよび方向を生成する変流器ＣＴ１を通じたパワーインダクタＬ３中の電流情報の利用により、上に詳述されるような決定的なパワーインダクタ電流方向を使用する本発明の決定的な改善と同様に、この例においてＰＷＭスイッチング・シーケンスのために電圧極性情報だけを使用する限界、妥協、および危険を克服する交流ＨＦ電圧レギュレータという革新的な発明を形成する。したがって、この新規かつ革新的なＰＷＭ制御方法は、パワー半導体にとっての不定のＰＷＭスイッチング・シーケンス、およびもちろん意図的な「シュートスルー」ＰＷＭシーケンスを生成しない。そのように。
【００４３】
図３ａおよび図３ｂを参照する。例えば本発明のバック部のＰＷＭ制御方法のためのステップは、以下の通りである：
１）入力電圧情報（Ｖｉ）から入力電圧極性信号（Ｖｐ）を作成する。入力電圧極性信号（Ｖｐ）は３つの論理状態：正（＋ＶＥ）、負（ＶＥ）、および０（０）を含む。０（０）は所定の絶対値より低い（例えば１Ｖ以下の）入力電圧を指す。例えば図３ａを参照すると、入力電圧極性信号（Ｖｐ）は、アナログ回路部（２）によって入力電圧（Ｖｉ）から導出される。
【００４４】
２）パワーインダクタＬ３変流器ＣＴ１からのパワーインダクタＬ３電流信号（Ｉｉ）からインダクタ電流極性信号（Ｉｐ）を作成し、パワーインダクタＬ３電流方向極性情報（Ｉｐ）を導出する。パワーインダクタ電流極性信号（Ｉｐ）は３つの論理状態：正（＋ＶＥ）、負（ＶＥ）、および０（０）を含む。０（０）は、所定の絶対値より低い（例えば完全負荷インダクタ電流の２％以下の）インダクタ電流を指す。例えば図３ａを参照すると、パワーインダクタＬ３中のインダクタ電流極性信号（Ｉｐ）は、パワーインダクタＬ３変流器ＣＴ１からのパワーインダクタ電流（Ｉｉ）信号から導出され、インダクタ電流極性信号（Ｉｐ）はアナログ回路（２）によって生成される。
【００４５】
３）ＰＷＭ制御の下で４つの独立したパワー半導体装置のスイッチング状態が、ディジタル回路（４）から導出されたスイッチング信号ｑ１、ｑ２、ｑ３、およびｑ４によって制御および駆動される。ディジタル回路（４）は、図３ａを参照すると、この例では部分（４）として示されるように、例えばロジックアレイ（限定はされない）であることが可能である。この好適な実施形態では、図２中のＡＶＲ  ＨＦ交流シリーズ・バック・ブースト交流電圧レギュレータのバック部中の双方向交流半導体スイッチＳ１およびＳ２は、バック・トゥー・バック・ユニポーラＭＯＳＦＥＴパワー半導体装置Ｑ１、Ｑ２、Ｑ３およびＱ４を使用するものとして示されている。形態および構成の例については、限定されることなく例えば図３ａに示されるように、（５）および（６）は、上記のステップ１）および２）を参照すると、電圧および電流極性情報に基づいて、正しくかつ明瞭にシーケンスされる。例えば、図３ａを参照すると、好適な実施形態は、この例でのユニポーラＭＯＳＦＥＴＳのような、４つのバック・トゥー・バックの独立制御されるユニポーラ半導体パワー・スイッチＱ１、Ｑ２、Ｑ３およびＱ４を使用することである。やはり図３ａを参照すると、それらは図２のＡＶＲ  ＨＦ交流シリーズ・バック・ブースト交流電圧レギュレータのバック部だけを参照するとＳ１およびＳ２として示されている双方向交流半導体スイッチとして動作するように構成されている。図３ａを参照するこの例において示されるような４つの独立制御されるユニポーラ・パワー半導体装置Ｑ１、Ｑ２、Ｑ３、およびＱ４は、上記のステップ１）、および本発明の非常に決定的な基本原理であるこの例でのパワーインダクタＬ３電流極性（ステップ２））から導出された非常に特有なＰＷＭスイッチング・シーケンスを有する。したがって、各ＰＷＭスイッチング・シーケンスは、フォワード（前転）からフリーウィール（惰性）への移行およびフリーウィールからフォワードへの移行の各々について、完全にかつ明瞭に具体的に制御および生成される。これは、重いリアクタンス性（reactive）進みまたは遅れ負荷を含む全ての動作状態について、スイッチング状態が明確に定義されることを保証し、米国特許番号５，７４７，９７２において教示されるようなスイッチング・シーケンスでの危険で意図的な「シュートスルー」状態を含まない。
【００４６】
この例でのように、同様のＰＷＭ制御およびスイッチング・シーケンスが、任意の相補型交流パワー半導体スイッチについての２つの遷移のためにバック・トポロジーおよびブースト・トポロジーの両方に対して構築されることが可能である。
【００４７】
本明細書において開示される実施形態は、汎用または専用演算装置、コンピュータ・プロセッサ、マイクロコントローラ、またはディジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、および本開示の教示に従って構成またはプログラムされた他のプログラム可能ロジック装置（限定はされない）を含む電子回路を使用して実行され得る。汎用または専用演算装置、コンピュータ・プロセッサ、またはプログラム可能ロジック装置上で動作するコンピュータ命令またはソフトウェア・コードは、本開示の教示に基づいて、ソフトウェアまたは電子回路技術の熟練家によって容易に用意されることが可能である。
【００４８】
本発明の前述の記述は、例証および記述のために提供された。それは、網羅的であることおよび本発明をまさに開示された形態に限定することを意図されていない。多くの変更および変形が当業者にとって明らかであろう。
【００４９】
実施形態は、本発明の原理およびその実用化を最も良く説明し、これによって当業者が種々の実施形態についておよび企図されている特定の使用に適する種々の変更とともに理解できることを可能にするために選択および記述された。本発明の範囲は、以下の請求項およびそれらの等価物によって定義されることが意図されている。
【図１ａ】
0006280653.tif 000002
【図１ｂ】
0006280653.tif 000003
【図２】
0006280653.tif 000004
【図３ａ】
0006280653.tif 000005
【図３ｂ】
0006280653.tif 000006