(57)【特許請求の範囲】
【請求項１】
方向性結合器であって、
入力ポートと、
出力ポートと、
結合ポートと、
バラストポートと、
直列接続された複数のインダクタを含むインダクタの一次連鎖であって、前記インダクタの一次連鎖のうちの先頭のインダクタは、前記入力ポートと接続され、前記インダクタの一次連鎖のうちの最後のインダクタは、前記出力ポートと接続される、インダクタの一次連鎖と、
直列接続された複数のインダクタを含むインダクタの二次連鎖であって、前記インダクタの二次連鎖のうちの先頭のインダクタは、前記結合ポートと接続され、前記インダクタの二次連鎖のうちの最後のインダクタは、前記バラストポートと接続される、インダクタの二次連鎖と、
前記入力ポート及び前記結合ポートと接続される第１の補償キャパシタと、
前記入力ポート及び前記バラストポートと接続される第２の補償キャパシタと、
を備え、
前記インダクタの一次連鎖は、前記インダクタの二次連鎖と容量結合され、
前記インダクタの一次連鎖は、２つのインダクタを含み、
前記インダクタの二次連鎖は、２つのインダクタを含み、
前記インダクタの物理配置は、第１の一次連鎖インダクタ、第１の二次連鎖インダクタ、第２の一次連鎖インダクタ、及び第２の二次連鎖インダクタの交互パターンからなる、方向性結合器。
【請求項２】
方向性結合器であって、
入力ポートと、
出力ポートと、
結合ポートと、
バラストポートと、
直列接続された複数のインダクタを含むインダクタの一次連鎖であって、前記インダクタの一次連鎖のうちの先頭のインダクタは、前記入力ポートと接続され、前記インダクタの一次連鎖のうちの最後のインダクタは、前記出力ポートと接続される、インダクタの一次連鎖と、
直列接続された複数のインダクタを含むインダクタの二次連鎖であって、前記インダクタの二次連鎖のうちの先頭のインダクタは、前記結合ポートと接続され、前記インダクタの二次連鎖のうちの最後のインダクタは、前記バラストポートと接続される、インダクタの二次連鎖と、
前記入力ポート及び前記結合ポートと接続される第１の補償キャパシタと、
前記入力ポート及び前記バラストポートと接続される第２の補償キャパシタと、
を備え、
前記インダクタの一次連鎖は、前記インダクタの二次連鎖と容量結合され、
前記インダクタの一次連鎖は、２つのインダクタを含み、
前記インダクタの二次連鎖は、２つのインダクタを含み、
前記インダクタの物理配置は、２つの二次連鎖インダクタの外側に配置される２つの一次連鎖インダクタからなり、
前記インダクタの物理配置は、第１の一次連鎖インダクタ、第１の二次連鎖インダクタ、第２の二次連鎖インダクタ、及び第２の一次連鎖インダクタのパターンに続く、方向性結合器。
【請求項３】
方向性結合器であって、
入力ポートと、
出力ポートと、
結合ポートと、
バラストポートと、
直列接続された複数のインダクタを含むインダクタの一次連鎖であって、前記インダクタの一次連鎖のうちの先頭のインダクタは、前記入力ポートと接続され、前記インダクタの一次連鎖のうちの最後のインダクタは、前記出力ポートと接続される、インダクタの一次連鎖と、
直列接続された複数のインダクタを含むインダクタの二次連鎖であって、前記インダクタの二次連鎖のうちの先頭のインダクタは、前記結合ポートと接続され、前記インダクタの二次連鎖のうちの最後のインダクタは、前記バラストポートと接続される、インダクタの二次連鎖と、
前記入力ポート及び前記結合ポートと接続される第１の補償キャパシタと、
前記入力ポート及び前記バラストポートと接続される第２の補償キャパシタと、
を備え、
前記インダクタの一次連鎖は、前記インダクタの二次連鎖と容量結合され、
前記インダクタの一次連鎖は、２つのインダクタを含み、
前記インダクタの二次連鎖は、２つのインダクタを含み、
前記インダクタの物理配置は、２つの二次連鎖インダクタに隣接して配置される２つの一次連鎖インダクタからなり、
前記インダクタの物理配置は、第１の一次連鎖インダクタ、第２の一次連鎖インダクタ、第１の二次連鎖インダクタ、及び第２の二次連鎖インダクタのパターンに続く、方向性結合器。
【請求項４】
前記入力ポート及び前記第１の二次連鎖インダクタの前記結合ポートから離れる側と接続される第３の補償キャパシタを更に備える、請求項１から３のいずれか一項の方向性結合器。
【請求項５】
前記入力ポート及び前記出力ポートと接続される第４の補償キャパシタを更に備える、請求項４の方向性結合器。
【請求項６】
方向性結合器であって、
入力ポートと、
出力ポートと、
結合ポートと、
バラストポートと、
直列接続された複数のインダクタを含むインダクタの一次連鎖であって、前記インダクタの一次連鎖のうちの先頭のインダクタは、前記入力ポートと接続され、前記インダクタの一次連鎖のうちの最後のインダクタは、前記出力ポートと接続される、インダクタの一次連鎖と、
直列接続された複数のインダクタを含むインダクタの二次連鎖であって、前記インダクタの二次連鎖のうちの先頭のインダクタは、前記結合ポートと接続され、前記インダクタの二次連鎖のうちの最後のインダクタは、前記バラストポートと接続される、インダクタの二次連鎖と、
前記入力ポート及び前記結合ポートと接続される第１の補償キャパシタと、
前記入力ポート及び前記バラストポートと接続される第２の補償キャパシタと、
誘電体層と
を備え、
前記インダクタの一次連鎖は、前記インダクタの二次連鎖と容量結合され、
前記インダクタは、らせん状導電トレースであり、
前記インダクタの一次連鎖及び前記インダクタの二次連鎖は、異なる金属層上に位置付けられる、方向性結合器。
【請求項７】
方向性結合器であって、
入力ポートと、
出力ポートと、
結合ポートと、
バラストポートと、
直列接続された複数のインダクタを含むインダクタの一次連鎖であって、前記インダクタの一次連鎖のうちの先頭のインダクタは、前記入力ポートと接続され、前記インダクタの一次連鎖のうちの最後のインダクタは、前記出力ポートと接続される、インダクタの一次連鎖と、
直列接続された複数のインダクタを含むインダクタの二次連鎖であって、前記インダクタの二次連鎖のうちの先頭のインダクタは、前記結合ポートと接続され、前記インダクタの二次連鎖のうちの最後のインダクタは、前記バラストポートと接続される、インダクタの二次連鎖と、
前記入力ポート及び前記結合ポートと接続される第１の補償キャパシタと、
前記入力ポート及び前記バラストポートと接続される第２の補償キャパシタと、
誘電体層と
を備え、
前記インダクタの一次連鎖は、前記インダクタの二次連鎖と容量結合され、
前記インダクタは、らせん状導電トレースであり、
前記方向性結合器は、
前記入力ポートを第１の一次連鎖らせん状導電トレースと接続する前記誘電体層上に形成される第１の一次アンダーパスと、
前記第１の一次連鎖らせん状導電トレースを第２の一次連鎖らせん状導電トレースと接続する前記誘電体層上に形成される第２の一次アンダーパスと、
前記結合ポートを第１の二次連鎖らせん状導電トレースと接続する前記誘電体層上に形成される第１の二次アンダーパスと、
前記第１の二次連鎖らせん状導電トレースを第２の二次連鎖らせん状導電トレースと接続する前記誘電体層上に形成される第２の二次アンダーパスと、
を更に備える、方向性結合器。
【請求項８】
前記一次連鎖を前記二次連鎖と接続する少なくとも１つの容量性スタブを更に備える、請求項７の方向性結合器。
【請求項９】
前記一次連鎖は、第１の予め定義された幅を有し、
前記二次連鎖は、第２の予め定義された幅を有し、
前記一次アンダーパスは、第３の予め定義された幅を有し、
前記二次アンダーパスは、第４の予め定義された幅を有し、
前記一次連鎖は、第５の予め定義された幅によって前記二次連鎖から隔てられる、請求項７の方向性結合器。
【請求項１０】
前記第１の予め定義された幅は、前記第２の予め定義された幅よりも長い、請求項９の方向性結合器。
【請求項１１】
前記第３の予め定義された幅は、前記第１の予め定義された幅よりも長く、
前記第４の予め定義された幅は、前記第２の予め定義された幅及び前記第５の予め定義された幅と実質的に等しい、請求項１０の方向性結合器。
【請求項１２】
前記第１の予め定義された幅は５μｍであり、
前記第２の予め定義された幅は２．５μｍであり、
前記第３の予め定義された幅は２０μｍであり、
前記第４の予め定義された幅は２．５μｍであり、
前記第５の予め定義された幅は２．５μｍである、請求項１１の方向性結合器。
【請求項１３】
１０５μｍ×８５μｍのフットプリント面積を有する、請求項１２の方向性結合器。
【請求項１４】
１３０μｍ×１１０μｍのフットプリント面積を有する、請求項１２の方向性結合器。
【請求項１５】
前記誘電体層は、半導体基板上にある、請求項６の方向性結合器。
【請求項１６】
前記誘電体層は、低温同時焼成セラミックス（ＬＴＣＣ）基板上にある、請求項６の方向性結合器。
【請求項１７】
前記誘電体層は、薄膜回路基板上にある、請求項６の方向性結合器。
【請求項１８】
方向性結合器であって、
入力ポートと、
出力ポートと、
結合ポートと、
バラストポートと、
直列接続された複数のインダクタを含むインダクタの一次連鎖であって、前記インダクタの一次連鎖のうちの先頭のインダクタは、前記入力ポートと接続され、前記インダクタの一次連鎖のうちの最後のインダクタは、前記出力ポートと接続される、インダクタの一次連鎖と、
直列接続された複数のインダクタを含むインダクタの二次連鎖であって、前記インダクタの二次連鎖のうちの先頭のインダクタは、前記結合ポートと接続され、前記インダクタの二次連鎖のうちの最後のインダクタは、前記バラストポートと接続される、インダクタの二次連鎖と、
前記入力ポート及び前記結合ポートと接続される第１の補償キャパシタと、
前記入力ポート及び前記バラストポートと接続される第２の補償キャパシタと、
誘電体層と
を備え、
前記インダクタの一次連鎖は、前記インダクタの二次連鎖と容量結合され、
前記インダクタは、らせん状導電トレースであり、
前記誘電体層は、積層基板上にある、方向性結合器。
【請求項１９】
前記インダクタの一次連鎖は、前記インダクタの二次連鎖と離間し、平行であり、かつ部分的に同一の広がりを有する関係で配置される、請求項７の方向性結合器。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本願は、２０１３年４月１２日付けで出願されたＭＩＮＩＡＴＵＲＥ  ＲＡＤＩＯ  ＦＲＥＱＵＥＮＣＹ  ＤＩＲＥＣＴＩＯＮＡＬ  ＣＯＵＰＬＥＲ  ＦＯＲ  ＣＥＬＬＵＬＡＲ  ＡＰＰＬＩＣＡＴＩＯＮＳと題する米国仮特許出願第６１／８１１，４５５号の関連出願であり、この仮特許出願の優先権の利益を主張し、その全体が本明細書に参照により援用される。
【０００２】
本開示は、無線（ＲＦ）回路部品に関するものであり、より具体的には、小型化されたＲＦ方向性結合器に関するものである。
【背景技術】
【０００３】
方向性結合器は、予め定義された量により、ある信号経路から別の信号経路への送信電力の一部を結合するために使用されるパッシブデバイスである。従来、これは、互いに閉物理近接に２つの信号経路を配置することにより実現され、一方に伝わるエネルギーは他方に伝えられる。この特性は、電力監視及び制御、試験及び測定などを含む複数の異なる用途にとって有益である。
【０００４】
方向性結合器は、入力ポート（Ｐ１）、出力ポート（Ｐ２）、結合ポート（Ｐ３）及びアイソレート又はバラストポート（ｉｓｏｌａｔｅｄ  ｏｒ  ｂａｌｌａｓｔｉｎｇ  ｐｏｒｔ）（Ｐ４）を含む４ポートデバイスである。Ｐ１へ供給されるＲＦ信号の入力電力は、Ｐ３へ伝えられる入力電力の一部を定義する結合係数に応じてＰ３へ結合される。Ｐ１での電力の残りの部分は、Ｐ２へ伝達され、理想的な場合には、Ｐ４へは伝達されない。前進波及び後進波が隔てられる度合いは、結合器の指向性であり、また、理想的な場合には、無限大である。指向性は、Ｓ３１（結合係数）とＳ３２（リバースアイソレーション（ｒｅｖｅｒｓｅ  ｉｓｏｌａｔｉｏｎ））との差としても定義されてもよい。しかし、実際の実装では、信号の一部のレベルは、Ｐ３及ぼＰ４の双方へ伝えられるが、Ｐ４へのバラスト抵抗の追加は、電力の一部を消散してしまう。
【０００５】
このようなＲＦ方向性結合器で使用される伝送線の型は、同軸線、ストリップライン及びマイクロストリップラインを含む。幾何学的な大きさは、与えられた結合係数についての送信された信号の波長に比例する。集中定数部品を使用する方向性結合器は、従来から知られているが、このようなデバイスも大きさが大きくなる。これらのデバイスは、セラミック基板及び薄膜プリント基板で実装され、２×１．６ｍｍかつ１．６×０．８ｍｍ超のフットプリントを有し、これは、半導体ダイの実装よりも大きい。伝送線の相対的に大きな物理結合面積にもかかわらず、このような方向性結合器は、１０ｄＢ程度の指向性のみを有する。得られる電力制御精度は、約＋／−０．４５ｄＢである。このような性能は、アンテナにおいて高い電圧定在波比（ｖｏｌｔａｇｅ  ｓｔａｎｄｉｎｇ  ｗａｖｅ  ｒａｔｉｏｓ（ＶＳＷＲ））が可能なモバイルコミュニケーションを含む多くの用途向けに不適切である。
【０００６】
集中定数回路に代えて、方向性結合器は、集積パッシブデバイス（ｉｎｔｅｇｒａｔｅｄ  ｐａｓｓｉｖｅ  ｄｅｖｉｃｅｓ（ＩＰＤ））技術に基づいてもよく、ウェーハレベルチップスケールパッケージ（ｗａｆｅｒ  ｌｅｖｅｌ  ｃｈｉｐ  ｓｃａｌｅ  ｐａｃｋａｇｉｎｇ（ＷＬ−ＣＳＰ））で実装されてもよい。フットプリントの制限により、半導体ダイ上の方向性結合器の実装は、一般的には、マイクロ波及びミリ波動作周波数に限定される。これらのタイプの方向性結合器は、２つの結合インダクタを使用する。オン−ダイ実装用に適したこのような結合器は、小さい幾何学大きさにより、低レベルの指向性を示す。出力ポート（Ｐ２）でのミスマッチにより、反射された信号は、結合ポート（Ｐ３）に漏洩し、元の結合信号と混ざり、それにより、出力ポートＰ２への伝搬電力の測定に高レベルの不確実性をもたらす。高い結合係数が可能であり、内巻きマイクロストリップライン結合インダクタのターン数を増加するが、指向性は低いままである。
【０００７】
基本的な結合インダクタアーキテクチャの改善は、米国特許第７，４４６，６２６号に開示される。結合インダクタに加えて、小さな形状にもかかわらず、高レベルの指向性（６０ｄｂ程度）を提供すると理解される補償キャパシタ及び補償抵抗が存在する。低いインダクタンス値を使用することにより、低い挿入損失が得られる。しかし、このような初期の方向性結合器にはいくつかの欠点がある。使用される定数集中キャパシタは、制限された電圧レベルを持続することしかできない。典型的な金属−絶縁体−金属（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ（ＭＩＭ））キャパシタでは、降伏電圧は、使用される特定の半導体技術に応じて、５Ｖから３０Ｖの範囲である。容量密度を増加させるための従来技術は、金属板間の誘電体の厚さを数百オングストロームに薄くすることを含んでいますが、フットプリントが減少し、降伏電圧もそうなる。広い周波数範囲に亘って高い指向性を実現するための上述された補償抵抗の使用は、より高価な半導体プロセスが使用される必要がある点でも問題となる。いくつかの例では、補償抵抗を除くことができるが、これは、指向性の低下をもたらす。
【０００８】
方向性結合器の更なる改善は、２０１１年１２月２１日に提出されたＯＮ−ＤＩＥ  ＲＡＤＩＯ  ＦＲＥＱＵＥＮＣＹ  ＤＩＲＥＣＴＩＯＮＡＬ  ＣＯＵＰＬＥＲと題する米国特許出願第１３／３３３，７０６号及び２０１２年６月２８日に公開された米国特許出願公開第２０１２／０１６１８９８号に開示され、その全体が参照により本明細書に援用される。この開示は、２つの結合インダクタ及び２又は３つの補償キャパシタを使用する。補償キャパシタの使用は、これらの結合器の高電圧動作を可能にする。これは、妥当な性能で相対的に小さいサイズを可能にした。しかし、セルラー（ＷＣＤＭＡ等）向け設計で、約２０ｄＢの結合係数を有することが望まれており、これは、この設計が続く場合、適正な大きさの方向性結合器及び高い関連挿入損失をもたらす。
【０００９】
したがって、当技術分野では、挿入損失を低減するために、従来技術と比較して高いレベルの指向性及び小型化されたサイズのセルラー用途で使用されることができる改善されたＲＦ指向性結合器の需要が存在する。
【発明の概要】
【００１０】
本開示の一実施形態によれば、小型化された方向性結合器が考慮される。任意の方向性結合器と同様に、入力ポートと、出力ポートと、結合ポートと、バラストポートと、が存在する。前記結合器は、インダクタの一次連鎖と共に、インダクタの二次連鎖を更に有する。各インダクタの連鎖は、直列接続された複数のインダクタを含む。前記インダクタの一次連鎖のうちの先頭のインダクタは、前記入力ポートと接続され、前記インダクタの一次連鎖のうちの最後のインダクタは、前記出力ポートと接続される一方で、前記インダクタの二次連鎖のうちの先頭のインダクタは、前記結合ポートと接続され、前記インダクタの二次連鎖のうちの最後のインダクタは、前記バラストポートと接続される。前記方向性結合器は、前記入力ポート及び前記結合ポートと接続される第１の補償キャパシタと、前記入力ポート及び前記バラストポートと接続される第２の補償キャパシタと、を更に含む。前記インダクタの一次連鎖は、前記インダクタの二次連鎖と容量結合される。
【００１１】
特定の実施形態では、前記インダクタの一次連鎖は、２つのインダクタ（すなわち、第２のインダクタは、連鎖の最後のインダクタである）を含んでもよく、前記インダクタの二次連鎖は、２つのインダクタ（すなわち、第２のインダクタは、連鎖の最後のインダクタである）を含んでもよい。各連鎖が２つのインダクタを含むとき、インダクタの配置は、各種の構成を取りうる。例えば、インダクタの物理配置は、交互パターンであってもよく、第１の一次連鎖インダクタ、第１の二次連鎖インダクタ、第２の一次連鎖インダクタ、及び第２の二次連鎖インダクタの順序で続く。それに代えて、前記インダクタの物理配置は、２つの一次連鎖インダクタが２つの二次連鎖インダクタの外側に配置されてもよく、前記配置は、第１の一次連鎖インダクタ、第１の二次連鎖インダクタ、第２の二次連鎖インダクタ、及び第２の一次連鎖インダクタのパターンに続く。インダクタの更に別の構成は、２つの一次連鎖インダクタが２つの二次連鎖インダクタに隣接して配置されるてもよく、前記配置は、第１の一次連鎖インダクタ、第２の一次連鎖インダクタ、第１の二次連鎖インダクタ、及び第２の二次連鎖インダクタのパターンに続く。
【００１２】
前記方向性結合器は、追加の補償キャパシタを更に含んでもよい。例えば、前記方向性結合器は、前記入力ポート及び前記第１の二次連鎖インダクタと接続される第３の補償キャパシタ及び／又は前記入力ポート及び前記出力ポートと接続される第４の補償キャパシタを更に含んでもよい。
【００１３】
前記方向性結合器の別の実施形態は、誘電体層を更に含むと考えられ、前記インダクタは、らせん状導電トレースである。この実施形態では、前記インダクタの一次連鎖及び前記インダクタの二次連鎖は、異なる金属層上に位置付けられてもよい。この実施形態は、前記入力ポートを前記第１の一次連鎖らせん状導電トレースと接続する前記誘電体層上に形成される第１の一次アンダーパスを更に含んでもよい。前記第１の一次連鎖らせん状導電トレースを第２の一次連鎖らせん状導電トレースと接続する前記誘電体層上に形成される第２の一次アンダーパスも存在してもよい。更に、前記結合ポートを第１の二次連鎖らせん状導電トレースと接続する前記誘電体層上に形成される第１の二次アンダーパスが存在してもよい。また、前記第１の二次連鎖らせん状導電トレースを第２の二次連鎖らせん状導電トレースと接続する前記誘電体層上に形成される第２の二次アンダーパスが存在してもよい。
【００１４】
前記方向性結合器は、前記一次連鎖を前記二次連鎖と接続する少なくとも１つの容量性スタブを更に含んでもよい。前記一次連鎖は、第１の予め定義された幅を有し、前記二次連鎖は、その独自の第２の予め定義された幅を有してもよい。更に、前記一次アンダーパスは、第３の予め定義された幅を有し、前記二次アンダーパスは、第４の予め定義された幅を有し、前記一次連鎖は、第５の予め定義された幅によって前記二次連鎖から隔てられてもよい。これに関して、前記第１の予め定義された幅は、前記第２の予め定義された幅よりも長くてもよい。また、前記第３の予め定義された幅は、前記第１の予め定義された幅よりも長く、前記第４の予め定義された幅は、前記第２の予め定義された幅及び前記第５の予め定義された幅と実質的に等しくてもよい。特定の実施形態では、前記第１の予め定義された幅は、約５μｍであり、前記第２の予め定義された幅は、約２．５μｍであり、前記第３の予め定義された幅は、約２０μｍであり、前記第４の予め定義された幅は、約２．５μｍであり、前記第５の予め定義された幅は、約２．５μｍであってもよい。更に、前記方向性結合器は、使用目的に応じて様々な構成で配置されてもよい。例えば、前記方向性結合器は、セルラー高帯域用途で使用されるときに、約１０５μｍ×８５μｍのフットプリント面積を有してもよく、又はセルラー低帯域用途で使用されるときに、約１３０μｍ×１１０μｍのフットプリント面積を有してもよい。これらの大きさは、異なる半導体ファウンドリにより提供されるレイアウトルールによるラインにあるため、特に良好に適合される。
【００１５】
前記誘電体層は、半導体基板、低温同時焼成セラミックスｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｃｏ−ｆｉｒｅｄ  ｃｅｒａｍｉｃ（ＬＴＣＣ）基板及び薄膜プリント基板と共に、異なる種類の積層基板を含む技術で知られる各種形態を取りうるが、これらに限定されない。インダクタの一次連鎖をインダクタの二次連鎖と容量結合するために、２つの連鎖は、平行な関係で、離間して配置されてもよい。前記方向性結合器のフットプリントを最小限にするために、２つの連鎖は、複数の逐次内巻きターンを有するらせん状構成に配置されてもよい。本発明は、添付の図面と共に読まれるときに、以下の詳細な説明を参照することにより最も良く理解されるであろう。
【図面の簡単な説明】
【００１６】
本明細書に開示される各種実施形態のこれらの及び他の構成及び利点は、以下の詳細な説明及び図面についてより良く理解されるであろう。
【００１７】
【図１】図１は、本開示に係る方向性結合器を示す回路図である。
【図２】図２は、方向性結合器の第２の実施形態を示す回路図である。
【図３】図３は、方向性結合器の第３の実施形態を示す回路図である。
【図４】図４は、方向性結合器の第４の実施形態を示す回路図である。
【図５】図５は、方向性結合器の第５の実施形態を示す回路図である。
【図６】図６は、セルラー高帯域用途向けの図１に示される方向性結合器の第１の実施形態の平面図である。
【図７】図７は、図６に示される方向性結合器の第１の実施形態の詳細な平面図である。
【図８】図８Ａ−８Ｄは、図６に示される方向性結合器の第１の実施形態の斜視図である。
【図９】図９は、図６に示される方向性結合器の散乱パラメータ（Ｓ−パラメータ）を示すグラフである。
【図１０】図１０は、セルラー低帯域用途向けの図１に示される方向性結合器の第１の実施形態の平面図である。
【図１１】図１１は、図１０に示される方向性結合器の第１の実施形態の詳細な平面図である。
【図１２】図１２Ａ−１２Ｄは、図１０に示される方向性結合器の第１の実施形態の斜視図である。
【図１３】図１３は、図１０に示される方向性結合器の散乱パラメータを示すグラフである。
【図１４】図１４は、従来の結合器と比較した本開示の方向性結合器の全体フットプリント面積に関する結合係数をプロットしたグラフである。
【図１５】図１５は、様々な従来の結合器と比較した本開示の方向性結合器の全体フットプリント面積に関する結合係数をプロットしたグラフである。
【発明を実施するための形態】
【００１８】
添付の図面と共に述べられる詳細な説明は、無線（ＲＦ）方向性結合器の現在の好ましい実施形態の説明として意図されるものであり、本発明が発揮又は使用されてもよい形態のみを示すことを意図するものではない。詳細な説明は、図示される実施形態と共に本発明の機能を述べる。しかし、同一又は同様の機能は、本発明の範囲内に包含されることが意図される異なる実施形態により実現されてもよいことが理解されるべきである。更に、第１及び第２の等のような関係語の使用は、実際のこのような関係又はこのような存在間の順序を必ずしも要求又は意味せずに、一方から他方を区別するためにのみ使用される。
【００１９】
高い指向性、高い電力レベル、低い挿入損失及び他の電気部品に接続されたときの変動に対する低い感度を含む、ＲＦ方向性結合器に適用可能であるいくつかの性能目標が存在する。本開示の各種実施形態は、以下により詳細に説明するようなこれらの目標に合致し、かつ低減されたサイズ及び簡素化、低コスト実装等のような追加の実務的に有利な特性を更に有する方向性結合器を考慮する。
【００２０】
図１の回路図を参照すると、このような方向性結合器１０の一実施形態は、入力ポート１２と、出力ポート１４と、結合ポート１６と、バラストポート１８と、を有する。上述したように、一般的な場合の方向性結合器については、入力ポート１２に印加される信号の一部は、出力ポート１４へ通過し、同じ信号の別の部分は、結合ポート１６に伝えられる。理想的な場合には、信号は、バラストポート１８へ伝えらえられないが、典型的な実装では、少なくとも最小限の信号レベルが存在する。方向性結合器１０である４ポートデバイスの散乱パラメータ（Ｓ−パラメータ）を説明及び図説する目的のために、入力ポート１２は、ポートＰ１として示され、出力ポート１４は、ポートＰ２として示され、結合ポート１６は、ポートＰ３として示され、バラストポート１８は、ポートＰ４として示されてもよい。ポートのそれぞれは、部品の標準的なマッチングのために５０オームの特性インピーダンスを有すると理解される。しかし、場合に応じて、インピーダンスは、標準的な５０オームから変化しうる。
【００２１】
方向性結合器の各種ポートの前述したネーミングコンベンションにかかわらず、信号を、ポートＰ４（バラストポート１８）へ伝えられるポートＰ３（結合ポート１６）に印加し、その一部分は、ポートＰ１（入力ポートＰ１２）へ伝えられ、ポートＰ２（出力ポート１４）で最小となることができる。すなわち、ポートＰ１及びＰ２は、ポートＰ３及びＰ４と機能的に逆である。しかし、指向性は、信号がポートＰ１に印加されたときと、信号がポートＰ３に印加されたときとで、異なっていてもよい。全体的に対称でないが、両方の場合とも、多くの用途向けに十分な指向性が期待される。これらのラインに沿って、ポートＰ２は、入力ポートとして使用されうる一方で、ポートＰ１は、出力ポートとして使用されうる。このような使用に応じて、ポートＰ４は、結合ポートであり、ポートＰ３は、バラストポートであるという結果になる。ポートＰ４が入力ポートとして使用される別の構成で、出力ポートは、ポートＰ３であり、ポートＰ２は、結合ポートであり、ポートＰ１は、バラストポートである。ポートＰ１とポートＰ２との損失、及びポートＰ３とポートＰ４との損失は、以下により詳細に説明される方向性結合器１０の導電トレースの幅及び厚さが異なる場合に、異なっていてもよい。
【００２２】
方向性結合器１０は、インダクタの二次連鎖２２に結合されるインダクタの一次連鎖２０を更に含む。インダクタの各連鎖２０，２２は、直列接続された複数のインダクタ２０ａ，２０ｂ，２２ａ，２２ｂからなる。第１の一次連鎖インダクタ２０ａは、入力ポート１２及び第２の一次連鎖インダクタ２０ｂと接続される一方で、第２の一次連鎖インダクタ２０ｂは、出力ポート１４と更に接続される。第１の二次連鎖インダクタ２２ａは、結合ポート１６及び第２の二次連鎖インダクタ２２ｂと接続される一方で、第２の二次連鎖インダクタ２２ｂは、バラストポート１８と接続される。
【００２３】
本開示の各種実施形態によれば、方向性結合器１０は、入力ポート１２及び結合ポート１６と接続される第１の補償キャパシタ２４と、入力ポート１２及びバラストポート１８と接続される第２の補償キャパシタ２６と、を含む。図２に示されるように、方向性結合器１０は、入力ポート１２及び第１の二次連鎖インダクタ２２ａと接続される第３の補償キャパシタ２８を更に含んでもよい。図３に示されるように、方向性結合器は、入力ポート１２及び出力ポート１４と接続される第４の補償キャパシタ３０を更に含んでもよい。第３及び第４の補償キャパシタの追加は、異なる周波数における指向性の微調整を可能にする。
【００２４】
一次連鎖インダクタ２０ａ，２０ｂは、互いに直列接続され、二次連鎖インダクタ２２ａ，２２ｂも同様に互いに直列接続されるが、４つのインダクタ２０ａ，２０ｂ，２２ａ，２２ｂは、任意の特定のインダクタ間の結合を最大化するために、各種の構成で配置されてもよい。例えば、図１−３に示されるように、インダクタの物理配置は、一次連鎖２０と二次連鎖２２との交互パターンからなってもよい。つまり、これらの図面に示されるインダクタは、以下：第１の一次連鎖インダクタ２０ａ、第１の二次連鎖インダクタの２２ａ、第２の一次連鎖インダクタ２０ｂ及び第２の二次連鎖インダクタ２２ｂのパターンの構成で配置される。このようにインダクタを配置することにより、２つの一次連鎖インダクタ２０ａ，２０ｂと、第１の二次連鎖インダクタ２２ａとの間に大きな結合が形成される。第２の二次連鎖インダクタ２２ｂも第１の一次連鎖インダクタ２０ａと接続され、第２の一次連鎖インダクタ２０ｂとの増大した結合を有する。本開示のこの実施形態は、従来の方向性結合器とは対照的に、同一のフットプリント面積に対して一次連鎖インダクタ２０と二次連鎖インダクタ２２との実質的に高レベルな結合を提供する。言い換えれば、本開示を使用する同一の結合係数について、従来の方向性結合器と比べて、結合されたインダクタの短い長さが、他では実現し得ない、低減された損失をもたらす。
【００２５】
図４は、インダクタの別のあり得る配置を示す。特に、この実施形態では、２つの一次連鎖インダクタ２０ａ，２０ｂは、２つの二次連鎖インダクタ２２ａ，２２ｂの外側に配置される。すなわち、パターンは、以下、第１の一次連鎖インダクタ２０ａ、第１の二次連鎖インダクタ２２ａ、第２の二次連鎖インダクタ２２ｂ、第２の一次連鎖インダクタ２０ｂのようになる。このようにインダクタを配置することにより、２つの二次連鎖インダクタ２２ａ，２２ｂの間に大きな結合が形成され、それらは共に２つの一次連鎖インダクタ２０ａ，２０ｂとの増大した結合を有する。この配置は、上述したように、第３のキャパシタ２８及び／又は第４のキャパシタ３０を同様に含みうる。
【００２６】
図５は、インダクタの更に別のあり得る配置を示す。特に、この実施形態では、２つの一次連鎖インダクタ２０ａ，２０ｂは、２つの二次連鎖インダクタ２２ａ，２２ｂに続いて配置される。つまり、パターンは、以下、第１の一次連鎖２０ａ、第２の一次連鎖インダクタ２０ｂ、第１の二次連鎖インダクタ２２ａ、第２の二次連鎖インダクタ２２ｂのようになる。このようにインダクタを配置することにより、２つの二次連鎖インダクタ２２ａ，２２ｂの間に大きな結合が形成され、２つの一次連鎖インダクタ２０ａ，２０ｂの間に大きな結合が形成される。また、二次インダクタ２２ａ，２２ｂの双方は、一次連鎖インダクタ２０ａ，２０ｂの双方と増大した結合を有する。また、この配置は、第３のキャパシタ２８及び／又は第４のキャパシタ３０を同様に含みうる。
【００２７】
図６−９は、特定の形状、サイズ及び全体のフットプリントを有する導電トレースのような上述された各種部品を実装する方向性結合器を示す。特に、この配置は、概要レベル図のようなセルラー高帯域用途向けに最適化され、方向性結合器は、入力ポート１２と、出力ポート１４と、結合ポート１６と、バラストポート１８と、を含む。これらのポートのそれぞれは、別の部品からの接続点であってもよい各接続トレースの終端であると理解される。よって、用語「ポート」は、電気部品接続への方向性結合器１０のインターフェースとしての役割を果たす任意の導電性素子を示す。図６は、構造の電磁気シミュレーションで典型的に用いられる理想的な金属壁での囲いを示す。更に、シミュレーション基準面は、破線によって示される。
【００２８】
方向性結合器１０の導電素子は、誘電体層３２に配置され、これは、半導体基板の一部分であってもよい。低温同時焼成セラミックスｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｃｏ−ｆｉｒｅｄ  ｃｅｒａｍｉｃ（ＬＴＣＣ）及び薄膜プリント基板のような別の基板材料も可能である。方向性結合器１０は、導電経路が配置される適切な誘電体基板に製造されても良いことを当業者は理解するであろう。これらのラインに沿って、導電経路は、金属のような電気伝導性材料で形成されてもよい。
【００２９】
図７で最も良くみられるように、方向性結合器１０は、相対的に広いトレースにより定義される、第１の一次連鎖らせん状導電トレース２０ａと、第２の一次連鎖らせん状導電トレース２０ｂと、を含む。これについては、主ＲＦ信号経路に特化した一次連鎖トレース２０向けである。特定の垂直なターンの用語で図示されているが、本願明細書に記載のらせん状導電トレースは、その代わりに、複数の斜角ターン又は円形ターン又は別のらせん状構成によって定義されてもよい。
【００３０】
入力ポート１２を第１の一次連鎖らせん状トレース２０ａと接続するために、方向性結合器１０は、誘電体層３２に形成される第１の一次アンダーパス３４を含む。誘電体層３２に形成され、第１の一次連鎖らせん状導電トレース２０ａを第２の一次連鎖らせん状導電トレース２０ｂと接続する第２の一次アンダーパス３６も存在する。第２の一次連鎖らせん状導電トレース２０ｂは、その後、出力ポート１４で終端する。
【００３１】
方向性結合器１０は、相対的に狭いトレースによって定義される、第１の二次連鎖らせん状導電トレース２２ａと、第２の二次連鎖らせん状導電トレース２２ｂと、を更に含む。結合ポート１６を第１の二次連鎖らせん状導電トレース２２ａと接続するために、方向性結合器１０は、誘電体層３２に形成される第１の二次アンダーパス３８を含む。誘電体層３２に形成され、第１の二次連鎖らせん状導電トレース２２ａを第２の二次連鎖らせん状導電トレース２２ｂと接続する第２の二次アンダーパス４０も存在する。第２の二次連鎖らせん状導電トレース２２ｂは、その後、バラストポート１８で終端する。二次連鎖らせん状導電トレース２２は、一次連鎖らせん状導電トレース２０と連結し、離間された同一平面上にある関係で誘電体層３２に配置され、かつ容量結合される。本実施形態では、一次連鎖トレース２０及び二次連鎖トレース２２は、単一水平面に配置される一方で、アンダーパス３４，３６，３８，４０は、異なる第２の水平面に配置される。しかし、当該面は、特定の厚さを有する誘電体層３２によって隔てられる。
【００３２】
これらの全体長さを通じて、一次連鎖らせん状導電トレース２０は、第１の幅４２を定義する。本開示の一実施形態によれば、第１の幅４２は５μｍである。また、これらの全体長さを通じて、二次連鎖らせん状導電トレース２２は、第２の幅４４を定義する。第１の幅４２に対して、第２の幅４４は狭く、例えば、２．５μｍである。二次連鎖らせん状導電トレース２２は、結合ＲＦ信号経路に特化されており、よって、信号レベルが低く、そのため、狭い導電体が使用されることが理解される。また、一次アンダーパス３４，３６は、第３の幅４６を定義する。この第３の幅４６は、挿入損失を低減し、かつ一次連鎖２０と二次連鎖２２との別の容量結合を導入するために、第１の幅よりも広いと考えられる。一つの例示的な実施形態では、第３の幅は２０μｍである。これは二次アンダーパス３８，４０に必ずしも必要ではないが、それらは第４の幅を定義し、第２の幅４４と等しい又はほぼ等しいと考えられる。二次連鎖らせん状導電トレース２２及び一次連鎖導電トレース２０上の任意の与えられた点の間の距離は、一定の第５の幅４８であり、そのため、二次連鎖らせん状導電トレース２２の形状及び構成は、一次連鎖らせん状導電トレース２０のものと同様である。一つの例示的な実施形態では、第５の幅は２．５μｍである。一次連鎖らせん状導電トレース２０及び二次連鎖らせん状導電トレース２２と共に、図６−９に示される例示的な実施形態の全体大きさは、１０５μｍ×８５μｍである。一般的には、閉じた金属トレースが互いに配置され、より高いレベルの磁気及び電気結合がそれらの間になされる。トレースの配置は、使用される特定の技術によって限定される。
【００３３】
上記と同様に、図１０−１３は、セルラー用途向けの低帯域用途向けに最適化された実施形態を示す。この構成では、一次連鎖らせん状導電トレース２０及び二次連鎖らせん状導電トレース２２は、１３０μｍ×１１０μｍの全体大きさを含む。なお、図８及び１２は、シミュレーション目的のみのためにいくつかの金属で“スタック”された金属トレースを示していることに留意すべきである。金属トレースの総厚は、使用される特定の製造プロセスによって定義される。
【００３４】
本開示の別の態様によれば、方向性結合器１０は、一次連鎖らせん状導電トレース２０と二次連鎖らせん状導電トレース２２との容量結合を増加させるために、誘電体層３２に配置される一以上の導電回路素子を更に含んでもよい。これに関して、導電回路素子は、一次連鎖２０を二次連鎖２２と容量結合する容量性スタブ５０であってもよい。導電容量性スタブ５０は、一次連鎖トレース２０又は二次連鎖トレース２２のいずれかと電気的に接続されてもよい。容量性スタブの長さ及び幅の調整と共に、特定の連鎖との電気的な接続の物理点は、適切な周波数での指向性の最大レベルを可能にする。
【００３５】
図９のグラフを参照すると、方向性結合器１０の４つのポートが与えられ、スタンバイ状態入力に応じたその電気的な態様は、一連の散乱パラメータ（ｓｃａｔｔｅｒｉｎｇ  ｐａｒａｍｅｔｅｒｓ（Ｓ−ｐａｒａｍｅｔｅｒｓ））によって説明されうる。方向性結合器１０の動作特性に適切な場合、一次連鎖２０及び二次連鎖２２は、予め設定された結合係数、つまり、一次連鎖２０での信号が二次連鎖２２に伝わる又は結合される度合いによって特徴付けられてもよい。結合係数は、Ｓ３１に対応する、又は入力ポート１２（Ｐ１）と結合ポート１６（Ｐ３）との間のゲイン係数に対応する。これは、第７のプロット５１ｇに示される。また、結合インダクタ連鎖２０，２２もまた、入力ポート１２と結合ポート１６との間の予め定義されたアイソレーション係数によって特徴付けられる。第１のアイソレーション係数は、第９のプロット５１ｉとしてに示されるＳ３２に対応し、かつ出力ポート１４（Ｐ２）と結合ポート１６（Ｐ３）との間のゲイン係数である。結合インダクタ連鎖２０，２２は、入力ポート１２とバラストポート１８との間の予め設定された第２のアイソレーション係数によって更に特徴付けられる。予め定義された第２のアイソレーション係数は、第８のプロット５１ｈとして示されるＳ４１に対応し、入力ポート１２（Ｐ１）とバラストポート１８（Ｐ４）との間のゲイン係数である。図９に示されるグラフのプロットの残りの部分は、入力ポート反射係数Ｓ１１を記載する第１のプロット５１ａと、出力ポート反射係数Ｓ２２を記載する第２のプロット５１ｂと、入力ポート−出力ポートゲイン係数Ｓ２１を記載する第３のプロット５１ｃと、結合ポート１６反射係数Ｓ３３を記載する第４のプロット５１ｄと、バラストポート１８の反射係数Ｓ４４を記載する第５のプロット５１ｅと、結合ポート−バラストポートゲイン係数Ｓ４３を記載する第６のプロット５１ｆと、出力ポート−バラストポートゲイン（結合）係数Ｓ４２を記載する第１０のプロット５１ｊと、を含む。
【００３６】
特定の動作周波数における結合係数と、そのような動作周波数における対応する第１及び第２のアイソレーション係数との差は、それぞれ、第１の指向性及び第２の指向性を定義する。上記で示したように、第１の指向性は、第２の指向性とは異なっており、つまり、方向性結合器１０は非対称である。図９のグラフは、図６−８Ｄに示されるような方向性結合器のシミュレートされた例を示している。ここから分かるように、結合は、高帯域で約２０ｄＢであり、指向性は、高帯域で４０ｄＢを超える。同様に、図１３は、図１０−１２Ｄに示されるような方向性結合器のシミュレートされた例を示す。ここからも分かるように、プロット５３ａ−５３ｊによって示されるように、結合は約２０ｄＢであり、指向性は低帯域で４５ｄＢを超え、ここで、記号は図９に対して上述されたものと同一のプロットラインを示す。
【００３７】
方向性結合器の様々な最適化は、結合及び指向性を最大にしつつ、直列損失を最小にするために、使用されるスタブの数及び全体のフットプリント面積に対して可能であると明確に考えられる。実際、方向性結合器１０の全体フットプリント面積は、結合係数、指向性及び直列損失に影響を与える。図１４のグラフは、９００ＭＨｚ、２．４５ＧＨｚ及び５．８５ＧＨｚ、異なる全体フットプリント面積の結合係数を含む、各種動作周波数でプロットしている（黒塗りプロット点を有する破線により示されるような従来技術、及び白抜きプロット点を有する実線により示される本開示の両方）。一般的には、フットプリントが増大すると、結合係数は同一周波数について減少する。更に、同一周波数の同一フットプリントについて、結合係数は、上述したように、結合器の形状、及び使用されるスタブの数に応じて、変化してもよい（典型的には、１ｄＢから２ｄＢの範囲）。ここから分かるように、結合係数の最も高いレベルは、従来技術の結合面積の２倍あたりに２ｄＢの割合で変化するが、本明細書に開示される構造については４ｄＢの割合で変化する。したがって、本開示のフットプリント面積は、既存のものと比較して、同一の結合係数に対して非常に小さくなる。例えば、２０ｄＢの結合係数を有する低帯域セルラー用途向けの結合器は、以下の本開示で、約０．０１５ｍｍ＊＊２（約１２０×１２０μｍのフットプリント）で実現され、一方で、従来技術は、０．０２５ｍｍ＊＊２（約１６５×１６５μｍのフットプリント）を必要とする。非常に小さいフットプリントを実現することにより、製造コストを低減すると共に、挿入損失を低減することができる。同様に、図１５の拡張された結合面積範囲を有するグラフは、本願の結合器（白抜きのプロット点により示される）のフットプリントが、従来から知られる既存の結合器（黒塗りのプロット点により示される）と比較してどの程度小さいかを示している。
【００３８】
本願の小型化された方向性結合器１０の各種実施形態は、結合係数を実質的に増加させるために、２つの一次インダクタ及び２つの二次インダクタの最小限の結合に基づく。方向性結合器は、２、３又は４つの補償キャパシタを使用し、これは、方向性結合器１０に組み込まれる導電トレースの分配結合として実装される。一次及び二次インダクタは、半導体基板の異なる金属層に実装されてもよい。また、考慮される特定の構成は、各種部品の高い降伏電圧による高電力レベルを可能にする。上記で示したように、高レベルの指向性は、また、特定の動作周波数において補償キャパシタの調整に基づいて実現されうる。挿入損失は、特に、結合インダクタの小さな値及び補償キャパシタからの損失の低減のために、方向性結合器の考慮された構成でも最小化される。異なる周波数帯域と共に用途も、ガイドとして本開示を用いて容易に設計されうる。
【００３９】
本明細書に示される詳細は、例示によるものであり、かつ本発明の実施形態の例示的な説明の目的のためのものであり、最も有益であると考えられ、かつ本発明の原理的及び概念的な態様の説明を明示的に理解されることを提供するために示される。これに関して、本発明の根本的な理解のために必要であるものよりもより詳細な本発明の詳細を示そうとするものではなく、図面を伴う詳細な説明は、本発明のいくつかの形態がどのように実際に具現化されるかを当業者に明らかにする。
【図１】
0006280985.tif 000002
【図２】
0006280985.tif 000003
【図３】
0006280985.tif 000004
【図４】
0006280985.tif 000005
【図５】
0006280985.tif 000006
【図６】
0006280985.tif 000007
【図７】
0006280985.tif 000008
【図８Ａ】
0006280985.tif 000009
【図８Ｂ】
0006280985.tif 000010
【図８Ｃ】
0006280985.tif 000011
【図８Ｄ】
0006280985.tif 000012
【図９】
0006280985.tif 000013
【図１０】
0006280985.tif 000014
【図１１】
0006280985.tif 000015
【図１２Ａ】
0006280985.tif 000016
【図１２Ｂ】
0006280985.tif 000017
【図１２Ｃ】
0006280985.tif 000018
【図１２Ｄ】
0006280985.tif 000019
【図１３】
0006280985.tif 000020
【図１４】
0006280985.tif 000021
【図１５】
0006280985.tif 000022