(57)【特許請求の範囲】
【請求項１】
負荷駆動用のＭＯＳＦＥＴ（１、２２）に並列に接続され、電流検出用のＭＯＳＦＥＴ（２、２３）および電流検出用の抵抗素子（３）を直列に接続した電流検出回路（１１、２１、３１）と、
定電流を流すことで発生する端子電圧を閾値電圧として出力する閾値電圧設定用の抵抗素子（７）と、
前記電流検出回路に流れる電流により発生する検出電圧を前記閾値電圧と比較する比較器（６）と、
前記閾値電圧設定用の抵抗素子に並列に接続され前記電流検出用ＭＯＳＦＥＴと同等の温度特性を有する温度特性補正用のＭＯＳＦＥＴ（９、２５）と、
前記比較器の出力信号に基づいて過電流を判定する判定回路（５）と
を備えたことを特徴とする過電流検出回路。
【請求項２】
請求項１に記載の過電流検出回路において、
前記温度特性補正用のＭＯＳＦＥＴ（９、２５）のオン抵抗値Ｒｏｎｒｅｆと前記閾値電圧設定用の抵抗素子（７）の抵抗値Ｒｒｅｆとの比（Ｒｏｎｒｅｆ／Ｒｒｅｆ）の値Ｒｒｒは、前記電流検出用のＭＯＳＦＥＴ（２、２３）のオン抵抗値Ｒｏｎｓと前記電流検出用の抵抗素子（３）の抵抗値Ｒｓｅｎとの比（Ｒｏｎｓ／Ｒｓｅｎ）の値Ｒｓｓと同じ値となるように設定されていることを特徴とする過電流検出回路。
【請求項３】
請求項１または２に記載の過電流検出回路において、
前記閾値設定用の抵抗素子（７）は、前記電流検出用の抵抗素子（３）と同等の温度特性を有するものを設けていることを特徴とする過電流検出回路。
【請求項４】
請求項１から３の何れか一項に記載の過電流検出回路において、
前記温度特性補正用のＭＯＳＦＥＴ（９、２５）は、前記電流検出用ＭＯＳＦＥＴ（２、２３）と同等の温度特性を有することを特徴とする過電流検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流検出回路に関する。
【背景技術】
【０００２】
駆動用ＭＯＳＦＥＴを介して流れる過電流を検出するものとして、例えば検出用のＭＯＳＦＥＴ及び抵抗素子の直列回路を駆動用ＭＯＳＦＥＴに並列に接続し、検出用抵抗素子の電位を閾値電圧と比較する構成の回路がある。しかし一般的に、閾値電圧を設定する部分の回路が温度特性を有しているので、閾値のばらつきが大きくなる傾向にある。そのためのマージンを考慮すると、駆動用ＭＯＳＦＥＴのサイズを大きくする必要があり、チップ面積が大きくなることが問題となる。
【０００３】
そこで、閾値電圧のばらつきを低減するための構成として次のものがある。例えば、閾値電圧を設定する部分に温度補正用ＭＯＳＦＥＴと閾値電圧設定用の抵抗素子との直列回路を設け、定電流を流すことで閾値電圧を設定する構成が考えられている。閾値電圧を設定する回路は、検出電圧を出力する回路と同様に直列回路により構成しているので、温度変動に対応して閾値電圧をシフトさせることができ、これによって、温度特性を改善できるようにしたものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−１５４６６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のものでは、温度特性に優れた構成とはいえ、使用環境の温度変動に起因して過電流検出の閾値電流値にずれが生じる点で、さらに温度特性の向上が望まれている。
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的は、より簡単な構成で、駆動用ＭＯＳＦＥＴを介して流れる過電流の検出を精度良く行うことができるようにした過電流検出回路を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１に記載の過電流検出回路は、負荷駆動用のＭＯＳＦＥＴに並列に接続され、電流検出用のＭＯＳＦＥＴおよび電流検出用の抵抗素子を直列に接続した電流検出回路と、定電流を流すことで発生する端子電圧を閾値電圧として出力する閾値電圧設定用の抵抗素子と、前記電流検出回路に流れる電流により発生する検出電圧を前記閾値電圧と比較する比較器と、前記閾値電圧設定用の抵抗素子に並列に接続され前記電流検出用ＭＯＳＦＥＴと同等の温度特性を有する温度特性補正用のＭＯＳＦＥＴと、前記比較器の出力信号に基づいて過電流を判定する判定回路とを備えたことを特徴とする。
【０００８】
上記構成を採用することにより、駆動用ＭＯＳＦＥＴを介して流れる過電流の検出を精度良く行うことができるようになる。この場合、検出用のＭＯＳＦＥＴと抵抗素子との直列回路に負荷電流の一部が流れた場合の抵抗素子に発生する検出電圧を算出すると、検出電圧を抵抗と電流との積で表したときの形で、抵抗の成分として検出用ＭＯＳＦＥＴのオン抵抗と検出用の抵抗素子の抵抗とが並列接続された等価回路の形が現れる。このため、閾値電圧設定においては、温度補正用のＭＯＳＦＥＴと閾値電圧設定用の抵抗素子とを並列に接続した構成とすることで、検出電圧と同等の条件で温度変動に対して追随するように変化させることができ、検出精度の向上を図ることができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態を示す電気的構成図
【図２】（ａ）過電流検出の閾値の温度特性を示す図、（ｂ）比較のために示す従来相当の構成における過電流検出の閾値の温度特性を示す図
【図３】（ａ）抵抗素子の温度特性を示す図、（ｂ）過電流検出の閾値の温度特性を示す図、（ｃ）比較のために示す従来相当の構成における過電流検出の閾値の温度特性を示す図
【図４】第２実施形態を示す電気的構成図
【図５】第３実施形態を示す電気的構成図
【図６】第４実施形態を示す電気的構成図
【図７】第５実施形態を示す電気的構成図
【発明を実施するための形態】
【００１０】
（第１実施形態）
以下、本発明の第１実施形態について、図１〜図３を参照して説明する。
図１は全体の回路構成を示している。この回路は、出力端子ＯＵＴに接続される図示していない負荷に対して、ローサイド駆動方式により通電する構成である。この図１において、出力端子ＯＵＴとグランドとの間に、駆動用のｎチャンネル型のＭＯＳＦＥＴ１が接続されると共に、検出用のｎチャンネル型のＭＯＳＦＥＴ２及び検出用の抵抗素子３の直列回路が接続されている。駆動用のＭＯＳＦＥＴ１のゲートには抵抗４を介してゲート制御部５の出力端子からゲート信号が与えられる。同様に、検出用のＭＯＳＦＥＴ２のゲートにもゲート制御部５からゲート信号が与えられる。ゲート制御部５は、判定回路としても機能する。
【００１１】
なお、検出用ＭＯＳＦＥＴ２のチップサイズは、駆動用ＭＯＳＦＥＴ１のチップサイズよりも小さく、駆動用ＭＯＳＦＥＴ１に流れる電流に比例した電流Ｉｄを流すように設定されている。また、検出用ＭＯＳＦＥＴ２は、駆動用ＭＯＳＦＥＴ１と温度特性がほぼ同じとなるものが採用されている。
【００１２】
検出用ＭＯＳＦＥＴ２と抵抗素子３との共通接続点は、ヒステリシス付きのコンパレータ６の非反転入力端子に接続されている。コンパレータ６には検出用ＭＯＳＦＥＴ２に流れた電流Ｉｓに相当する検出電圧Ｖｓｅｎが入力される。コンパレータ６の反転入力端子には、過電流を検出するための閾値電圧Ｖｒｅｆが入力される。閾値電圧設定用の抵抗素子７は電流源８を直列に接続した状態で電源端子Ｖｃｃとグランドとの間に接続される。電流源８により流す電流Ｉｒｅｆで抵抗素子７に発生する電圧を閾値電圧Ｖｒｅｆとしている。
【００１３】
また、抵抗素子７に並列に温度特性補正用のＭＯＳＦＥＴ９が接続されている。したがって、電流源８による電流Ｉｒｅｆは、抵抗素子７およびＭＯＳＦＥＴ９の並列回路にながれ、そのとき発生する電圧が検出電圧Ｖｓｅｎとしてコンパレータ６に入力される。ＭＯＳＦＥＴ９は、ゲートが電源端子Ｖｃｃ（例えば５Ｖ）に接続され、常時オン状態となるように設けられている。抵抗素子７とＭＯＳＦＥＴ９とにより閾値設定回路１０を構成している。
【００１４】
なお、ＭＯＳＦＥＴ９はｎチャンネル型であり、検出用ＭＯＳＦＥＴ２と同等の温度特性を有するものが採用されている。さらに、検出用の抵抗素子３と閾値電圧設定用の抵抗素子７とは同等の温度特性を有するものが採用されている。また、この実施形態で用いる駆動用ＭＯＳＦＥＴ１、検出用ＭＯＳＦＥＴ２および温度特性補正用のＭＯＳＦＥＴ９は、いずれもＬＤＭＯＳ（lateral double diffused ＭＯＳ）型のＦＥＴを用いている。
【００１５】
コンパレータ６は、抵抗素子３の端子電圧（検出電圧）Ｖｓｅｎを、抵抗素子７の端子電圧である閾値電圧Ｖｒｅｆと比較し、端子電圧Ｖｓｅｎが大きいときにハイレベルの信号を出力する。このハイレベルの信号は過電流検出信号Ｓとしてゲート制御部５に入力される。ゲート制御部５は、過電流検出信号Ｓが入力されると、駆動用ＭＯＳＦＥＴ１の駆動を停止させ、過電流による破壊が発生しないように動作する。以上において、駆動用ＭＯＳＦＥＴ１及びゲート制御部５を除いたものが過電流検出回路１１を構成している。
【００１６】
次に、上記構成の作用について説明する。まず、作用説明に用いる各部の電流および抵抗値などについて規定する。駆動用ＭＯＳＦＥＴ１の電流をＩｍ［Ａ］、検出用ＭＯＳＦＥＴ２の電流をＩｓ［Ａ］、電流源８の電流をＩｒｅｆ［Ａ］とする。また、駆動用ＭＯＳＦＥＴ１のオン抵抗をＲｏｎｍ［Ω］、検出用ＭＯＳＦＥＴ２のオン抵抗をＲｏｎｓ［Ω］、検出用の抵抗素子３の抵抗値をＲｓｅｎ［Ω］、温度特性補正用のＭＯＳＦＥＴ９のオン抵抗をＲｏｎｒｅｆ［Ω］、閾値電圧設定用の抵抗素子７の抵抗値をＲｒｅｆ［Ω］とする。
【００１７】
上記構成においては、ゲート制御部５により駆動用ＭＯＳＦＥＴ１および検出用ＭＯＳＦＥＴ２をオンさせると、出力端子ＯＵＴに接続される負荷に電源から通電されるようになる。このとき、負荷を流れる電流ＩＬは大部分が駆動用ＭＯＳＦＥＴ１にメイン電流Ｉｍとして流れ、メイン電流Ｉｍに比例する一部の電流が検出電流Ｉｓとして検出用ＭＯＳＦＥＴ２に流れる。この検出電流Ｉｓにより抵抗素子３に発生する電圧を検出電圧Ｖｓｅｎとしてコンパレータ６において過電流に対応する閾値電圧Ｖｒｅｆと比較して過電流を検出する。この結果、ゲート制御部５は、コンパレータ６から過電流検出信号を受信すると、駆動用ＭＯＳＦＥＴ１および検出用ＭＯＳＦＥＴ２に対してローレベルの信号をオフ信号として出力し、過電流が流れ続けるのを防止することができる。
【００１８】
次に、過電流検出の動作条件について、具体的に説明する。まず、駆動用ＭＯＳＦＥＴ１および検出用ＭＯＳＦＥＴ２のそれぞれに流れる電流ＩｍおよびＩｓには次の関係がある。すなわち、駆動用ＭＯＳＦＥＴ１の端子間電圧と検出用ＭＯＳＦＥＴ２および抵抗素子３の直列回路の両端の電圧は等しいので、
Ｉｍ×Ｒｏｎｍ＝Ｉｓ×（Ｒｏｎｓ＋Ｒｓｅｎ）                  …（１）
である。これにより、電流比Ｉｍ／Ｉｓの値は、次式のように表される。
Ｉｍ／Ｉｓ＝（Ｒｏｎｓ＋Ｒｓｅｎ）／Ｒｏｎｍ                  …（２）
ここで、ＬＤＭＯＳのサイズ比を示す値としてＡを規定する。駆動用ＭＯＳＦＥＴ１のゲート長をＬｍ、ゲート幅をＷｍとし、検出用ＭＯＳＦＥＴ２のゲート長をＬｓ、ゲート幅をＷｓとして、抵抗値の比Ａを次式（３）のように定めると、駆動用ＭＯＳＦＥＴ１のオン抵抗Ｒｏｎｍは、式（４）に示すように検出用ＭＯＳＦＥＴ２のオン抵抗Ｒｏｎｓで表すことができる。
Ａ＝（Ｗｍ／Ｌｍ）／（Ｗｓ／Ｌｓ）                          …（３）
Ｒｏｎｍ＝Ｒｏｎｓ／Ａ                                      …（４）
【００１９】
これにより、式（２）は、次式（５）のように表せ、この結果、Ｉｓの値は式（６）のようになる。
Ｉｍ／Ｉｓ＝Ａ×（Ｒｏｎｓ＋Ｒｓｅｎ）／Ｒｏｎｓ            …（５）
Ｉｓ＝Ｒｏｎｓ／（Ｒｏｎｓ＋Ｒｓｅｎ）×（１／Ａ）×Ｉｍ    …（６）
【００２０】
次に、コンパレータ６に入力する検出電圧Ｖｓｅｎは、式（６）で得られた電流Ｉｓと抵抗素子３の抵抗値Ｒｓｅｎとの積で得られるから、次式（７）のようになる。
Ｖｓｅｎ＝Ｉｓ×Ｒｓｅｎ
＝（Ｒｏｎ×Ｒｓｅｎ）／（Ｒｏｎｓ＋Ｒｓｅｎ）×（１／Ａ）×Ｉｍ
＝１／（（１／Ｒｏｎｓ）＋（１／Ｒｓｅｎ））×（１／Ａ）×Ｉｍ    …（７）
【００２１】
式（７）の形を見ると、検出用ＭＯＳＦＥＴ２のオン抵抗Ｒｏｎｓと抵抗素子３の抵抗値Ｒｓｅｎとの並列回路の合成抵抗に（１／Ａ）×Ｉｍを掛け算したものとなっている。つまり、回路上では検出用ＭＯＳＦＥＴ２と抵抗素子３は直列に接続されているが、Ｖｓｅｎを導出すると、検出用ＭＯＳＦＥＴ２のオン抵抗Ｒｏｎｓと抵抗素子３の抵抗値Ｒｓｅｎが並列接続された等価回路に負荷側の電流Ｉｍに比例する電流（１／Ａ）×Ｉｍが流れる構成が現れてくる。
【００２２】
この実施形態では、これに対応させるように、コンパレータ６に入力する閾値電圧Ｖｒｅｆの設定において、温度補正用のＭＯＳＦＥＴ９と閾値電圧設定用の抵抗素子７を並列接続した回路に電流源８から定電流Ｉｒｅｆを流すようにしている。そして、検出用ＭＯＳＦＥＴ２と温度補正用のＭＯＳＦＥＴ９とは同等の温度特性を有し、さらに、抵抗素子３と７についても同等の温度特性を有するものが選定されているから、検出環境の温度変動がある場合でも、検出電圧Ｖｓｅｎの変動に追随して閾値電圧Ｖｒｅｆも同等の変動が起こることで、両者の温度変動に対するずれをキャンセルすることができる。
【００２３】
上記の関係から、コンパレータ６に入力される閾値電圧Ｖｒｅｆは、次式（８）に示すように算出することができる。
Ｖｒｅｆ＝１／（（１／Ｒｏｎｒｅｆ）＋（１／Ｒｒｅｆ））×Ｉｒｅｆ
＝（Ｒｏｎｒｅｆ×Ｒｒｅｆ）／（Ｒｏｎｒｅｆ＋Ｒｒｅｆ）×Ｉｒｅｆ    …（８）
【００２４】
次に、検出しようとする駆動用ＭＯＳＦＥＴ１の過電流をＩｍ＿ｍａｘ［Ａ］とすると、式（７）で示される検出電圧ＶｓｅｎのＩｍがＩｍ＿ｍａｘとなったときに式（８）のＶｒｅｆと等しくなることが過電流検出の条件である。したがって、過電流検出時の検出電圧Ｖｓｅｎを求めると、次式（９）のようになる。
Ｖｓｅｎ
＝Ｒｓｅｎ×Ｒｏｎｓ／（Ｒｏｎｓ＋Ｒｓｅｎ）×（１／Ａ）×Ｉｍ＿ｍａｘ
＝Ｒｒｅｆ×Ｒｏｎｒｅｆ／（Ｒｏｎｒｅｆ＋Ｒｒｅｆ）×Ｉｒｅｆ      …（９）
したがって、上記の式（９）の関係を満たすように、回路を設計することで温度変動にも閾値電圧が過電流検出に対応するレベルからずれるのを防止することができるようになる。
【００２５】
上記した温度特性補正用のＭＯＳＦＥＴ９のオン抵抗値Ｒｏｎｒｅｆと閾値電圧設定用の抵抗素子７の抵抗値Ｒｒｅｆとの比（Ｒｏｎｒｅｆ／Ｒｒｅｆ）の値Ｒｒｒは、電流検出用のＭＯＳＦＥＴ２のオン抵抗値Ｒｏｎｓと電流検出用の抵抗素子３の抵抗値Ｒｓｅｎとの比（Ｒｏｎｓ／Ｒｓｅｎ）の値Ｒｓｓと同じ値となるように設定されている。これは温度が変動した場合でも、同じ傾向で抵抗値が変化することを示していて、これによって温度が変動した場合でも、過電流を検出する電流値が変動するのを抑制できている。
【００２６】
次に、上記の条件について、具体的な数値を入れた例について図２および図３を参照して説明する。まず、室温（２５℃）での過電流検出時に各素子に流れる電流値、抵抗値を次のように設定したとし、過電流Ｉｍ＿ｍａｘとして１Ａを検出する回路を設計した場合について説明する。ここで、Ｒｏｎｍ＝１００［ｍΩ］、Ｒｏｎｓ＝１００［Ω］、Ｒｓｅｎ＝１０［Ω］、Ｒｒｅｆ＝１００［Ω］、Ｉｍ＝１［Ａ］、Ｉｒｅｆ＝１００［μＡ］とする。上記した式（９）に各定数を代入すると、次の結果が得られる。
【００２７】
Ｖｓｅｎ＝｛１０×１００／（１０＋１００）｝×（１／１０００)×１
＝９．０９１［ｍＶ］
＝｛１００×Ｒｏｎｒｅｆ／（Ｒｏｎｒｅｆ＋１００）｝×１００［μＡ］
∴Ｒｏｎｒｅｆ＝１０００［Ω］＝１［ｋΩ］
したがって、Ｒｏｎｒｅｆ＝１［ｋΩ］となるように、温度補正用のＭＯＳＦＥＴ９のサイズを設定することで、検出過電流Ｉｍ＿ｍａｘを１［Ａ］とした閾値電圧Ｖｒｅｆを設定することができる。
【００２８】
次に、測定環境の温度変化による検出過電流の値について具体的に検証する。測定環境の温度が低温（ＬＴ）時と高温（ＨＴ）時の２点で過電流の検出閾値に差がないことを確認する。この場合、オン抵抗Ｒｏｎｍ、Ｒｏｎｓ、Ｒｏｎｒｅｆは、いずれも同等の温度特性を有するものとし、室温（ＲＴ）と比べ、ＬＴ時は１／２倍、ＨＴ時は２倍になるものと仮定する。
【００２９】
まず、低温（ＬＴ）時には、オン抵抗が室温（ＲＴ）時の１／２になるので、式（９）の検出電圧Ｖｓｅｎの関係式はつぎのようになる。
Ｖｓｅｎ＝{１０×５０／（１０＋５０）｝×（１／１０００）×Ｉｍ＿ｍａｘ
＝｛１００×５００／（１００＋５００）｝×１００［μＡ］
【００３０】
次に、高温（ＨＴ）時には、オン抵抗が室温（ＲＴ）時の２倍になるので、検出電圧Ｖｓｅｎの関係式はつぎのようになる。
Ｖｓｅｎ＝｛１０×２００／（１０＋２００）｝×（１／１０００）×Ｉｍ＿ｍａｘ
＝｛１００×２０００／（１００＋２０００）｝×１００［μＡ］
∴Ｉｍ＿ｍａｘ＝１［Ａ］
【００３１】
上記計算で示す通り、温度によってＭＯＳＦＥＴのオン抵抗が変動する場合でも、これらの変動の仕方が同等になるように設定されていることで、検出しようとする過電流は同じく１［Ａ］となるように制御することができる。
【００３２】
次に、抵抗素子およびＭＯＳＦＥＴのオン抵抗にばらつきαがある場合について考える。ばらつきαの値は例えば０．８〜１．２の範囲である。なお、ここでいうばらつきは、設計上で設定された抵抗値に対して、製造工程上のばらつきなどにより各抵抗値が同じ傾向で変動する場合について示している。例えば、ばらつきαが０．８のときには、設計上の抵抗値が１０Ω、１００Ωであるのに対して、８オーム、８０Ωにそれぞれ変動することを意味している。
【００３３】
このように抵抗素子およびオン抵抗がばらつきαで変動する場合について検出電圧Ｖｓｅｎの式を当てはめてみる。
Ｖｓｅｎ＝｛１０α×１００／（１０α＋１００）｝×（１／１０００)×１
＝｛１００α×Ｒｏｎｒｅｆ／（Ｒｏｎｒｅｆ＋１００α）｝×１００［μＡ］
∴Ｒｏｎｒｅｆ＝１０００［Ω］＝１［ｋΩ］
これにより、温度補正用のＭＯＳＦＥＴ９のオン抵抗Ｒｏｎｒｅｆの値は、抵抗値がばらつきαで変化した場合でも、その影響を受けることなく変動しない値として得ることができる。
【００３４】
なお、上記の結果について、具体的に温度が変化した場合の過電流閾値を計算した結果を図２（ａ）に示している。また、比較のために従来のものに相当する構成における過電流閾値を計算した結果についても図２（ｂ）に示している。この場合、従来相当の構成とは、温度補正用のＭＯＳＦＥＴ９と閾値設定用の抵抗素子９とを直列に接続した場合の直列回路の端子電圧を閾値電圧Ｖｒｅｆとして設定する場合のものである。
【００３５】
この結果からわかるように、本実施形態のものでは、過電流閾値の値は広い温度範囲にわたって変動することなく検出動作を行うことができる。これに対して、従来相当のものでは温度依存性が生じており、特定の温度範囲で限れば大きな変動を生じることなく検出動作を行うことができても、広い温度範囲ではやはり誤差が大きくなっていることがわかる。
【００３６】
次に、閾値電圧設定用の抵抗素子７の抵抗値Ｒｒｅｆが温度によって変化する場合の過電流検出電流値Ｉｍ＿ｍａｘについて説明する。図３（ａ）は、抵抗素子７の温度特性データを示すもので、例えば−３０ｐｐｍ／℃（−０．００３％／℃）である。このような抵抗素子７の温度特性を考慮した場合においても、図２で示したようなばらつきαを考慮した過電流閾値について計算をした結果を図３（ｂ）に示している。この結果からもわかるように、本実施形態におけるものでは、過電流閾値の変動は生じていない。
【００３７】
これに対して、従来相当のものについて同様の計算をした結果を図３（ｃ）に示しているが、この場合には、やはり前述と同様の変動が生じている。
この結果からわかるように、本実施形態のものでは、過電流閾値の値は広い温度範囲にわたって変動することなく検出動作を行うことができる。これに対して、従来相当のものでは温度依存性が生じており、特定の温度範囲で限れば大きな変動を生じることなく検出動作を行うことができても、広い温度範囲ではやはり誤差が大きくなっていることがわかる。
【００３８】
このような本実施形態によれば、閾値電圧設定用の抵抗素子７に並列に温度補正用のＭＯＳＦＥＴ９を設けたので、検出用のＭＯＳＦＥＴ２と検出用の抵抗素子３との接続関係から得られる実質的な検出電圧Ｖｓｅｎの等価回路で示される状態と同じ状態とすることができる。これにより、温度変動に対する過電流閾値Ｉｍ＿ｍａｘの値を広い範囲にわたって変動のない設定をすることができる。また、同様に、ＭＯＳＦＥＴ２や９のオン抵抗の温度依存性による変動に対しても温度特性を同等のものを採用することで、過電流閾値Ｉｍ＿ｍａｘの変動を抑制できる。さらに、抵抗値のばらつきや温度特性による変動に対しても過電流閾値Ｉｍ＿ｍａｘの変動を抑制できるという優れた効果を奏する。
【００３９】
（第２実施形態）
図４は第２実施形態を示すものである。以下、第１実施形態と異なる部分について説明する。
第１実施形態では、ローサイド駆動方式のものを示したが、この実施形態の過電流検出回路２１はハイサイド駆動方式に適用したものである。駆動用ＭＯＳＦＥＴ２２と、検出用抵抗素子３及び検出用ＭＯＳＦＥＴ２３の直列回路とは、１４Ｖの電源ＶＢと出力端子ＯＵＴとの間に接続されている。この場合、ＭＯＳＦＥＴ２２及び２３はＰチャネル型のＬＤＭＯＳを採用しており、これらのゲートには、ゲート制御部５に替わるゲート制御部２４より共通のゲート駆動信号が与えられる。ゲート制御部２４には、電源Ｖｃｃに加えて、ゲート駆動用電源として電源ＶＢ（例えば１４Ｖ）も供給されている。
【００４０】
電源ＶＢとグランドとの間には、抵抗素子７および電流源８の直列回路が接続され、抵抗素子７には温度特性補正用ＭＯＳＦＥＴ２５（Ｐチャネル型のＬＤＭＯＳ）が接続されている。温度特性補正用ＭＯＳＦＥＴ２５のゲートはグランドに接続され、常時オンとなるように設けられている。温度特性補正用のＭＯＳＦＥＴ２５と抵抗素子７との並列回路は閾値電圧設定回路２６として構成される。そして、検出用ＭＯＳＦＥＴ２３のソースは、比較器５の非反転入力端子に接続されている。また、温度特性補正用ＭＯＳＦＥＴ２５は、駆動用ＭＯＳＦＥＴ２２と同一の温度特性を有する素子が選択されている。
【００４１】
次に、上記構成の作用について説明する。ゲート制御部２４により駆動用ＭＯＳＦＥＴ２２および検出用ＭＯＳＦＥＴ２３をオンさせると、出力端子ＯＵＴに接続される負荷に電源ＶＢから通電されるようになる。このとき、負荷を流れる電流ＩＬは大部分が駆動用ＭＯＳＦＥＴ１にメイン電流Ｉｍとして流れ、メイン電流Ｉｍに比例（＝１／Ａ）する一部の電流が検出電流Ｉｓとして検出用ＭＯＳＦＥＴ２３に流れる。この検出電流Ｉｓにより抵抗素子３に発生する電圧を検出電圧Ｖｓｅｎとしてコンパレータ６において過電流に対応する閾値電圧Ｖｒｅｆと比較して過電流を検出する。
【００４２】
この場合、コンパレータ６に入力する検出電圧Ｖｓｅｎは、抵抗素子３に流れる電流Ｉｓにより発生する電圧降下分を電源ＶＢから差し引いた電圧となる。また、コンパレータ６に入力する閾値電圧Ｖｒｅｆは、抵抗素子７に流れる電流源８の電流Ｉｒｅｆにより発生する電圧降下分を電源ＶＢから差し引いた電圧となる。抵抗素子３と７との各電圧降下分については、第１実施形態と同様の原理で発生しているから、コンパレータ６において比較する電圧の大小関係が反転することを除いて同様の作用効果を得ることができる。
したがって、過電流検出回路２１として、Ｐチャネル型の駆動用ＭＯＳＦＥＴ２２を用いたハイサイド駆動方式に適用した場合も、第１実施形態と同様の効果が得られる。
【００４３】
（第３実施形態）
図５は、第３実施形態を示すものである。以下、第１実施形態と異なる部分について説明する。この実施形態では、第１実施形態の過電流検出回路１１のローサイド駆動方式のものに、負荷に対して電源（バッテリ）を逆接続したときに、短絡を防止する機能を設けた過電流検出回路３１を構成している。
【００４４】
すなわち、駆動用ＭＯＳＦＥＴ１および検出用ＭＯＳＦＥＴ２は、ＬＤＭＯＳ構造としているが、ソース／ドレイン間には寄生ダイオードＤが含まれている。電源の極性を誤って接続すると、寄生ダイオードＤを通電経路として短絡状態が発生する。これを防止するために、同じく寄生ダイオードＤを有するＭＯＳＦＥＴを逆方向にして直列に設けることで逆流阻止をするものである。
【００４５】
図５において、駆動用ＭＯＳＦＥＴ１には直列にＭＯＳＦＥＴ３２が接続されている。ＭＯＳＦＥＴ３２は、ソース−ドレインを逆方向に接続している。すなわち、ドレインがグランドに接続され、ソースが駆動用ＭＯＳＦＥＴ１のソースに接続されている。また、ＭＯＳＦＥＴ３２には寄生ダイオードＤｍが形成されており、ここでは電源側から順方向に接続された状態となっている。２連の接続構成としているので、駆動用ＭＯＳＦＥＴ１にはゲート駆動用の抵抗１ａがゲート−ソース間に接続され、ＭＯＳＦＥＴ３２にはゲート駆動用の抵抗３２ａがゲート−ソース間に接続されている。
【００４６】
また、同様にして検出用ＭＯＳＦＥＴ２と抵抗素子３との間には直列にＭＯＳＦＥＴ３３が接続されている。ＭＯＳＦＥＴ３３は、ソース−ドレインを逆方向に接続している。すなわち、ドレインが抵抗素子３に接続され、ソースが検出用ＭＯＳＦＥＴ２のソースに接続されている。また、ＭＯＳＦＥＴ３３には寄生ダイオードＤｓが形成されており、ここでは電源側から順方向に接続された状態となっている。ＭＯＳＦＥＴの２連の接続構成としているので、検出用ＭＯＳＦＥＴ２にはゲート駆動用の抵抗２ａがゲート−ソース間に接続され、ＭＯＳＦＥＴ３３にはゲート駆動用の抵抗３３ａがゲート−ソース間に接続されている。
【００４７】
上記構成において、負荷への通電を行う際には、ゲート制御部５により駆動用ＭＯＳＦＥＴ１、３２、検出用ＭＯＳＦＥＴ２、３３をオンさせるように駆動信号を出力する。これは、駆動用ＭＯＳＦＥＴ１をオン動作させるときに、同時にＭＯＳＦＥＴ３２もオン動作させることで、逆方向にオン動作させることで、寄生ダイオードＤｍに電流を流すのではなく、ＭＯＳＦＥＴ３２をオンさせて流している。これにより、逆流阻止のためのダイオードＤｍを順方向で使用することなく、オン状態のＭＯＳＦＥＴ側で電流を流すことで電圧降下を少なくしてパワーロスを抑制している。
【００４８】
同様にして、検出用ＭＯＳＦＥＴ２をオン動作させるときにも、同時にＭＯＳＦＥＴ３３もオン動作させることで、逆方向にオン動作させることで、寄生ダイオードＤｓに電流を流すのではなく、ＭＯＳＦＥＴ３３をオンさせて流している。これにより、逆流阻止のためのダイオードＤｓを順方向で使用することなく、ＭＯＳＦＥＴ側で電流を流すことでパワーロスを抑制している。
【００４９】
また、上記のように構成することで、バッテリなどの電源の極性を逆に接続してしまった場合でも、オフ状態にある駆動用ＭＯＳＦＥＴ１や検出用ＭＯＳＦＥＴ２には寄生ダイオードＤを通じて電流が流れてしまうが、オフ状態のＭＯＳＦＥＴ３２および３３が逆方向に接続されているので、寄生ダイオードＤｍ、Ｄｓが逆流阻止としての機能を果たすことができる。これにより、駆動用ＭＯＳＦＥＴ１や検出用ＭＯＳＦＥＴ２に過電流が流れるのを防止することができる。
【００５０】
また、この実施形態では、ＭＯＳＦＥＴが２連で接続されるので、これらのオン抵抗については、直列に接続された２つのＭＯＳＦＥＴのオン抵抗を加算したものを新たなオン抵抗として扱うことで、第１実施形態と同様の条件を算出することができ、同様の作用効果を得ることができる。
【００５１】
（第４実施形態）
図６は、第４実施形態を示すものである。この実施形態では、電源ＶＢとグランド（ＶＳＳ）との間に、Ｐチャンネル型の駆動用ＭＯＳＦＥＴ２２およびＮチャンネル型の駆動用ＭＯＳＦＥＴ１の直列回路を接続してハーフブリッジ回路４１を構成している。このようなハーフブリッジ回路４１において、駆動用ＭＯＳＦＥＴ２２には第２実施形態で示したハイサイド駆動方式の過電流検出回路２１を設け、駆動用ＭＯＳＦＥＴ１には第１実施形態で示したローサイド駆動方式の過電流検出回路１１を設けている。共通にした出力端子ＯＵＴには、負荷として、例えばコイル４２およびコンデンサ４３からなるＬＣ共振回路などを接続することができる。
このような第４実施形態においても第１実施形態および第２実施形態と同様の作用効果を得ることができる。
【００５２】
（第５実施形態）
図７は、電源ＶＢとグランドとの間に、駆動用ＭＯＳＦＥＴ２２Ａおよび１Ａの直列回路からなる第４実施形態で示したハーフブリッジ回路４１Ａと、駆動用ＭＯＳＦＥＴ２２Ｂおよび１Ｂの直列回路からなるハーフブリッジ回路４１Ｂとを組み合わせてフルブリッジ回路５１を構成したものを対象としている。フルブリッジ回路５１のＰチャンネル型の駆動用ＭＯＳＦＥＴ２２Ａ、２２Ｂのそれぞれに過電流検出回路２１を設け、Ｎチャンネル型の駆動用ＭＯＳＦＥＴ１Ａ、１Ｂのそれぞれに過電流検出回路１１を設ける構成としたものである。２個の出力端子ＯＵＴ＿Ａ、ＯＵＴ＿Ｂ間に接続される負荷としては、例えばＤＣモータ４２等である。
このような第５実施形態においても第１実施形態および第２実施形態と同様の作用効果を得ることができる。
【００５３】
（他の実施形態）
なお、本発明は、上述した一実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
【００５４】
駆動用ＭＯＳＦＥＴ１、検出用ＭＯＳＦＥＴ２、温度補正用ＭＯＳＦＥＴ９は、ＬＤＭＯＳ以外のＭＯＳＦＥＴを用いることもできる。
閾値設定用抵抗素子７と検出用抵抗素子３との温度特性が異なる場合でも、従来相当の構成に用いる場合に比べて過電流閾値の値の変動は抑制することができる。
【００５５】
第４実施形態および第５実施形態では、グランドとして０Ｖを想定したものを示したが、負電源Ｖｓｓに接続する構成としても良い。
【符号の説明】
【００５６】
図面中、１、２２、２２Ａ、２２Ｂは駆動用ＭＯＳＦＥＴ、２、２３は検出用ＭＯＳＦＥＴ、３は検出用抵抗素子、５、２４はゲート制御部（判定回路）、６はコンパレータ、７は閾値電圧設定用の抵抗素子、８は電流源、９、２５は温度補正用のＭＯＳＦＥＴ、１０、２６は閾値設定回路、１１、２１、３１は過電流検出回路、３２、３３はＭＯＳＦＥＴである。
【図１】
0006330655.tif 000002
【図２】
0006330655.tif 000003
【図３】
0006330655.tif 000004
【図４】
0006330655.tif 000005
【図５】
0006330655.tif 000006
【図６】
0006330655.tif 000007
【図７】
0006330655.tif 000008