(57)【特許請求の範囲】
【請求項１】
アクティブマトリックスディスプレイ（２１０）を駆動するディジタル駆動回路であって、上記アクティブマトリックスディスプレイ（２１０）は、複数の行及び複数の列に論理的に組織化された複数の画素を備え、各画素は発光素子（１０１）を備え、
上記ディジタル駆動回路は、
上記複数の列のそれぞれのための電流ドライバ回路（２０３）であって、対応する列に、当該列においてオンである画素の個数に比例する予め決められた電流を流れさせる電流ドライバ回路（２０３）と、
上記複数の行を逐次に選択するディジタル選択ライン駆動回路（２０２）と、
上記ディジタル選択ライン駆動回路と同期化され、選択された行の画素にディジタル画像コードを書き込むディジタルデータライン駆動回路（２０１）とを備え、
上記ディジタル駆動回路は、第１の抵抗性経路（３０１）を有する第１のラインと、第２の抵抗性経路（３０２）を有する第２のラインとをさらに備え、これらの間で各列を介して予め決められた電流が流されることが可能であり、
上記第１及び第２の抵抗性経路は、各列におけるすべての発光素子のために、上記第１及び第２のラインの長さにわたって実質的に等しいディジタル駆動回路。
【請求項２】
上記アクティブマトリックスディスプレイ（２１０）はバックプレーンを備え、
上記電流ドライバ回路（２０３）は上記アクティブマトリックスディスプレイのバックプレーンの外部にある請求項１記載のディジタル駆動回路。
【請求項３】
上記電流ドライバ回路（２０３）は、単結晶半導体に基づく回路を備える請求項１又は２記載のディジタル駆動回路。
【請求項４】
各電流ドライバ回路（２０３）は、与えられた瞬間において、上記対応する列においてオンである発光素子（１０１）の個数に等しい自然数を格納するカウンタ（１２０１）を含み、
上記カウンタ（１２０１）は、上記ディジタル選択ライン駆動回路（２０２）と同期化され、上記ディジタルデータライン駆動回路（２０１）における変化に応答する請求項１〜３のうちの１つに記載のディジタル駆動回路。
【請求項５】
上記カウンタ（１２０１）はアップ／ダウンカウンタである請求項４記載のディジタル駆動回路。
【請求項６】
上記ディジタル駆動回路は、上記アクティブマトリックスディスプレイ（２１０）の上記複数の発光素子（１０１）に接続可能な画素駆動回路（３１０，５１０）を備えるバックプレーンをさらに備え、
各画素駆動回路（３１０と５１０）は、ある列における異なる画素間における電圧降下の差を補償する手段を備え、
上記電圧降下は、上記発光素子（１０１）及び上記画素駆動回路（３１０，５１０）の直列接続にわたって決定される請求項１〜５のうちの１つに記載のディジタル駆動回路。
【請求項７】
上記補償する手段は、ディジタル補償を行う手段を備える請求項６記載のディジタル駆動回路。
【請求項８】
上記補償する手段は、アナログ補償を行う手段を備える請求項６記載のディジタル駆動回路。
【請求項９】
アクティブマトリックスディスプレイ（２１０）をディジタル駆動する方法であって、上記アクティブマトリックスディスプレイ（２１０）は、複数の行及び複数の列に論理的に組織化された複数の画素を備え、
上記方法は、
ディジタル選択ライン駆動回路（２０２）を用いて、上記複数の行のそれぞれを逐次に選択することと、
ディジタルデータライン駆動回路（２０１）を用いて、選択された行の画素にディジタル画像データを書き込むことと、
与えられた列のための予め決められた電流が、当該列においてオンである画素の個数に比例するように、各列に上記予め決められた電流を流れさせることとを含み、
各列に予め決められた電流を流れさせることは、第１の抵抗性経路（３０１）を備える電流源（３０３）と、第２の抵抗性経路（３０２）を備える電流シンク（３０４）との間で電流を流れさせることを含み、
上記第１及び第２の抵抗性経路の抵抗は実質的に等しい方法。
【請求項１０】
上記方法は、各列について、与えられた瞬間において、当該列においてオンである画素の個数に等しい自然数を格納することをさらに含み、
上記個数は、上記ディジタル選択ライン駆動回路と同期化され、上記ディジタルデータライン駆動回路における変化により更新される請求項９記載の方法。
【請求項１１】
上記方法は、較正ステップを実行することにより、各列の好ましい電圧降下を決定し、対応する列における各画素に当該好ましい電圧降下を生じさせることをさらに含む請求項９又は１０記載の方法。
【請求項１２】
上記好ましい電圧降下を決定することは、上記画素及び画素駆動回路の直列接続にわたる電圧差として電圧降下を決定することを含む請求項１１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイの小電力ディジタル駆動のための装置及び方法に関する。より具体的には、それは、例えばＡＭＯＬＥＤ（Active Matrix Organic Light Emitting Diode：アクティブマトリックス有機発光ダイオード）ディスプレイのようなアクティブマトリックスディスプレイを補償してディジタル的に駆動するための装置及び方法に関する。
【背景技術】
【０００２】
アクティブマトリックスディスプレイ、例えばＡＭＯＬＥＤディスプレイのための現在の技術に係るバックプレーン（背面板）は、各発光素子、例えば各ＯＬＥＤのための画素ドライバ回路を使用し、各画素ドライバ回路は、対応する発光素子に予め決められた電流を流れさせる。複数の画素ドライバ回路の構成が実装され、それらはすべて、発光素子に予め決められた電流を流れさせる駆動トランジスタを備えている。図１に一例を示し、ここで、発光素子、この場合はＯＬＥＤ１０１は、供給電圧ＶＤＤ及び接地ＧＮＤの間の駆動トランジスタＭ１に直列に接続されている。駆動トランジスタＭ１のゲートは選択トランジスタＭ２の主電極に接続され、そのゲートは選択ラインＳＡに接続されて、その第２の主電極はデータラインＤＡに接続されている。キャパシタＣ１は、駆動トランジスタＭ１のゲートと、駆動トランジスタＭ１に接続されたＯＬＥＤ１０１の電極との間に接続される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２０１１／０１３４１６３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
アナログ駆動方法では振幅変調アプローチが使用され、この場合、各発光素子、例えばＯＬＥＤは、必要なグレーレベルに対応する強度で、フレーム期間全体にわたって光を放射する。発光素子、例えばＯＬＥＤを流れる電流は、駆動トランジスタＭ１のゲートにおけるアナログデータ電圧に従って決定される。このトランジスタＭ１は、正確な電流制御のために、例えば、発光素子、例えばＯＬＥＤのしきい値電圧における差に起因する異なる発光素子、例えばＯＬＥＤ間の輝度の差を除去するか実質的に縮小するために、好ましくは飽和して動作するので、そのようなバックプレーンは、典型的には、８Ｖを超える電力電圧で駆動される。駆動トランジスタにわたる電圧降下は、発光素子にわたる電圧降下よりもずっと大きい（典型的には４Ｖよりも大きい）。この結果、発光素子におけるよりもバックプレーンにおいて、より多くのエネルギーが消散されることになる。発光素子を流れる電流（したがって発光素子の輝度）は、Ｍ１のゲート電圧の２乗に従って変動する。これは、ディスプレイ応答に非線形性を導入し、精度を制限し、ディスプレイをノイズに敏感にする。
【０００５】
ディジタル駆動方法において、パルス幅変調（ＰＷＭ）アプローチを使用することができ、この場合、各発光素子、例えばＯＬＥＤは、単一の輝度で、フレーム期間の一部にわたって光を放射する。このアプローチにおいて、発光素子が光を放射するフレーム期間の部分は、必要なグレーレベルに対応する継続時間を有する。パルス幅変調に基づいたディジタル駆動を用いるアクティブマトリックスディスプレイ、例えばＡＭＯＬＥＤディスプレイにおいて、ディスプレイの電力消費量を削減するために駆動トランジスタをリニア方式で動作させることは好ましい。しかしながら、駆動トランジスタがリニア方式で動作する場合、発光素子の特性、トランジスタの特性、又は装置温度における変動に起因して、及び／又は、経時的な発光素子の劣化に起因して、発光素子を流れる電流の変動がある。これらの影響は、ＡＭＯＬＥＤディスプレイにおいて特に目立つ。それらは、例えば画面の焼き付きをもたらす可能性がある、画像の劣化を生じる。それに加えて、ＡＭＯＬＥＤカラーディスプレイの場合に限定するものではないが、特に、ＡＭＯＬＥＤカラーディスプレイの場合には、劣化は、異なる色において均一ではない（通常、青は他の色よりも早く劣化する）。従って、典型的には、各画素に補償回路が使用され、このことは、増大した画素サイズを有する、比較的に複雑な画素ドライバ回路をもたらす。
【０００６】
補償回路を使用する代わりに、ディジタル的に駆動されたディスプレイにおいて発光素子、例えばＯＬＥＤを流れる電流を直接的に制御する方法が提案されている。そのような駆動方法の例は特許文献１に述べられている。このアプローチにおいて、ディスプレイの各画素は、電流供給回路と、スイッチ部と、電源基準ライン及び電源ラインの間に直列に接続された発光素子とを有する。スイッチ部は、ディジタルビデオ信号を用いてオン及びオフの間で切り換えられる。電流供給回路は、発光素子（例えばＯＬＥＤ）に定電流を流れさせる。このアプローチでは、（例えば劣化に起因して）電流特性が変更される場合であっても、各発光素子は一定の輝度において光を放射することができるが、この解決方法の欠点は、ディスプレイの解像度が削減されるということにある。その理由は、各画素中に電流供給回路を提供することが、増大した画素サイズを有する複雑なピクセル回路をもたらし、したがってより低い解像度をもたらすということにある。さらに、そのような画素内の電流制御の精度は、トランジスタのマッチングの問題に起因して制限される可能性がある。
【０００７】
本発明の実施形態の目的は、例えばＡＭＯＬＥＤディスプレイのような、ただしそれに限定されないアクティブマトリックスディスプレイのディジタル駆動のためのよい方法を提供することにある。
【課題を解決するための手段】
【０００８】
上述の目的は、本発明の実施形態に記載の方法及び装置によって達成される。
【０００９】
本発明の態様は、アクティブマトリックスディスプレイを駆動するディジタル駆動回路に関し、また、アクティブマトリックスディスプレイのディジタル駆動の方法に関する。それは、リニア方式で動作する画素駆動トランジスタを備えてもよい。この場合、発光素子を流れる電流を良好に制御しながら、画素回路のサイズ及び複雑さは既存の解決方法と比較して削減される。
【００１０】
１つの態様は、ＡＭＯＬＥＤディスプレイのようなアクティブマトリックスディスプレイを駆動するディジタル駆動回路に関する。上記ディスプレイは、複数の行及び複数の列に論理的に組織化された複数の画素を備え、各画素は、ＯＬＥＤのような発光素子を備える。上記駆動回路は、上記複数の列のそれぞれのための電流ドライバであって、対応する列に予め決められた電流を流れさせる電流ドライバを備える。上記予め決められた電流は、当該列においてＯＮである画素の個数、従って、それらの発光素子、例えばＯＬＥＤＳの個数に比例する。上記ディジタル駆動回路は、上記複数の行を逐次に選択するディジタル選択ライン駆動回路と、上記ディジタル選択ライン駆動回路と同期化され、選択された行の画素にディジタル画像コードを書き込むデジタルデータライン駆動回路とをさらに備える。
【００１１】
本発明の実施形態の利点は、トランジスタがリニアモードで駆動されることが可能であり、飽和して駆動されるシステムに比較して電力消費量を削減し、回路の複雑さを低減することを可能にし、クロストークを削減し、駆動トランジスタのチャネル長の削減及びチャネル幅の増大を可能にすることにある。本発明の実施形態の他の利点は、外部ＩＣを用いて電流制御を行うことができ、従ってより正確になるということにある。駆動回路において追加の照度制御を行うことで、環境光が明るいときに可視度が低下する問題を軽減するという追加の利点がある。
【００１２】
本発明の実施形態の利点は、各画素に対してではなく、各列に対して固有の電流制御が必要とされるということにある。これは完全な駆動回路を簡単化する。
【００１３】
ディスプレイはバックプレーンを備えてもよく、また、本発明の実施形態に係るディジタル駆動回路において、電流ドライバ回路はバックプレーンの外部にあってもよい。このことは、コンパクトなディスプレイ回路及びより高い解像度を可能にする。
【００１４】
本発明の実施形態では、電流ドライバ回路は、単結晶半導体に基づく回路を備える。このことは、駆動回路が高度に均質であり、トランジスタ間の変動の問題を最小化又はさらには回避し、従って、非常に良好なトランジスタのマッチングをもたらすという利点を有する。
【００１５】
本発明の実施形態では、各電流ドライバは、与えられた瞬間において、上記対応する列においてオンである発光素子、例えばＯＬＥＤの個数に等しい自然数を格納するカウンタを含む。カウンタに格納された自然数の更新は、選択ライン駆動回路と同期化され、データライン回路内に存在するディジタル画像データの変化に応答して行われる。本発明の実施形態の利点は、良好な安定性の照度で、ディスプレイをリアルタイムで変化させることができるということにある。
【００１６】
与えられた列における発光素子、例えばＯＬＥＤの状態をディジタル画像データに基づいてオフからオンに変更するとき、カウンタに格納された個数は１ずつ増大される。与えられた列における発光素子、例えばＯＬＥＤの状態をディジタル画像データに基づいてオンからオフに変更するとき、カウンタに格納された個数は１ずつ減少される。対応する列に流される予め決められた電流は、カウンタに格納された自然数に、予め決められた基準電流を乗算した値に等しい。ここに、カウンタはアップ／ダウンカウンタであってもよい。カウンタは、例えばＩＣによって、容易に実装することができる。
【００１７】
本発明の実施形態では、各電流ドライバは、一致した抵抗を有する、第１の抵抗性経路を有する第１のラインと、第２の抵抗性経路を有する第２のラインとの間で、予め決められた電流を流れさせ、これにより、抵抗性経路が、与えられた列におけるすべての発光素子、例えばＯＬＥＤのための第１及び第２のラインの長さにわたって実質的に等しくなる。本発明の実施形態の利点は、抵抗性の低下がオン画素の個数から独立であるということにある。抵抗のマッチングは設計によって実現可能であり、又は、それは技術によって実現可能である。例えば、抵抗のマッチングは、各発光素子、例えばＯＬＥＤの上部電極を、バックプレーンで使用される金属層まで引き戻して接続し、設計により抵抗を一致させること達成可能である。
【００１８】
本発明の実施形態では、アクティブマトリックスディスプレイ、例えばＡＭＯＬＥＤディスプレイは、ディスプレイの複数の発光素子に接続可能な画素駆動回路を備えるバックプレーンを含み、各画素駆動回路は、ある列における異なる画素間における電圧降下の差を補償する手段を備え、上記電圧降下は、上記発光素子、例えばＯＬＥＤと、上記画素駆動回路との直列接続にわたって決定される。本発明の実施形態の利点は、補償を行うことにより、トランジスタの特性の差、発光素子の特性の差、温度変化、経時的な劣化に起因する出力の差を補正することにある。
【００１９】
本発明の実施形態では、上記補償する手段は、ディジタル補償を行う手段を備えてもよい。この場合、小さなディジタル部品だけを用いて補償を行うことができる。代替として、上記補償する手段は、アナログ補償を行う手段を備えてもよい。この場合、例えば、電圧降下を増大させることで補償を行うことができ、それは実装が簡単である。
【００２０】
本発明の他の態様は、アクティブマトリックスディスプレイ、例えばＡＭＯＬＥＤディスプレイを駆動する方法に関する。上記ディスプレイは、複数の行及び複数の列に論理的に組織化された複数の画素を備える。各画素は、発光素子、例えばＯＬＥＤを備えてもよい。本方法は、ディジタル選択ライン駆動回路を用いて、上記複数の行のそれぞれを逐次に選択することと、デジタルデータライン駆動回路を用いて、選択された行の画素にディジタル画像データを書き込むことと、与えられた列のための予め決められた電流が、当該列においてオンである画素の個数に比例するように、各列に上記予め決められた電流を流れさせることとを含む。
【００２１】
本発明の特定の実施形態では、駆動回路は、アクティブマトリックスディスプレイ、例えばＡＭＯＬＥＤディスプレイ（従って、画素は発光素子としてＯＬＥＤを備えてもよい）を駆動するために使用されてもよいが、本発明はそれに限定されるものではない。ディジタル選択ライン駆動回路は、複数の行のそれぞれを逐次に選択するために使用可能である。デジタルデータライン駆動回路は、選択された行の画素にディジタル画像データを書き込むために使用可能である。
【００２２】
本発明の実施形態の利点は、電流制御が、画素に基づく電流制御を必要とすることなく、与えられた列の各画素を流れる電流のより高い精度に起因して改善されるということにある。
【００２３】
本発明の実施形態では、上記方法は、各列について、与えられた瞬間において、当該列においてオンである画素の個数、又は発光素子、例えばＯＬＥＤの個数に等しい自然数を格納することを含む。上記方法は、選択ライン駆動回路と同期して、及びディジタル画像データの変化に従って、自然数を更新することをさらに含む。表示されるデータに依存して各列を流れる電流が更新されることは、等しく駆動されるすべての画素において等しい明るさが取得されることを可能にするので、有利である。
【００２４】
与えられた列における発光素子、例えばＯＬＥＤの状態をディジタル画像データに基づいてオフからオンに変更するとき、自然数は１ずつ増大される。与えられた列における発光素子、例えばＯＬＥＤの状態をディジタル画像データに基づいてオンからオフに変更するとき、自然数は１ずつ減少される。予め決められた電流を対応する列に流れさせることは、格納された自然数に、予め決められた基準電流を乗算した値に等しい電流を流れさせることを含む。
【００２５】
本発明の実施形態では、上記方法は、較正手順を実行することにより、各列の好ましい電圧降下を決定し、画素駆動回路の一部である補償回路によって、対応する列における各画素に当該好ましい電圧降下を生じさせることをさらに含む。上記電圧降下は、上記発光素子、例えばＯＬＥＤと、上記画素駆動回路との直列接続にわたる電位差として決定されてもよい。補償を行うことにより、温度、エージングなどの変化に起因する出力の差を補正する。
【００２６】
本発明の実施形態の利点は、発光素子、例えばＯＬＥＤを流れる電流は、画素レベルではなく、列レベルで制御される。このアプローチは、外部集積回路、例えばシリコン集積回路による電流制御を可能にし、したがってより正確な電流制御を可能にする。これらの外部集積回路は、例えば、単結晶のシリコンに基づく回路であってもよく、非常に小さなトランジスタ間の変動をもたらし、非常に良好なマッチングをもたらす。
【００２７】
本発明の実施形態の利点は、画素回路の複雑さを低減することができ、良好な解像度を達成することができるということにある。
【００２８】
ここで、本発明の様々な態様及び実施形態の特定の目的及び利点を上で説明した。もちろん、必ずしもすべてではないそのような目的あるいは利点が本発明の任意の特定の実施形態に従って達成されてもよいということが理解されるべきである。したがって、例えば、当業者は、ここに教示されたか示唆された可能性がある他の目的あるいは利点を必ずしも達成することなく、ここに教示されるような１つの利点あるいは一群の利点を達成するか最適化するような方法で、本発明を具体化するか実施してもよいということを認識するだろう。さらに、この概要は単なる例示であり、本発明の範囲を制限することを意図していないことが理解される。本発明の実施形態、すなわち組織及び動作方法の両方と、その特徴及び利点とは、添付の図面と共に読まれたとき、以下の詳細な説明を参照することで最もよく理解される可能性がある。
【図面の簡単な説明】
【００２９】
【図１】駆動トランジスタＭ１のゲート上のアナログ電圧がＯＬＥＤ輝度を決定する場合の、従来技術のＡＭＯＬＥＤ画素ドライバ回路の例を概略的に示す図である。
【図２】電流が列レベルにおいて制御される、本発明の実施形態に係るアクティブマトリックスディスプレイのアーキテクチャを概略的に示す図である。
【図３】図２のアーキテクチャで使用可能である、発光素子、例えばＯＬＥＤをそれぞれ有する複数の画素を示す、１つの列の概略的表現を示す図である。
【図４】ビアを介してバックプレーンの金属層に接続されたＯＬＥＤの上部電極を示す図である。
【図５】図２のアーキテクチャで使用可能である、複数の画素を示す代替の列の概略的表現を示す図である。
【図６】バックゲートを使用している、電圧降下の補償に使用可能である、本発明の実施形態に係る画素ドライバ回路の例を示す図である。
【図７】バックゲートを使用している、電圧降下の補償に使用可能である、本発明の実施形態に係る画素ドライバ回路の例を示す図である。
【図８】図６又は図７に示す画素ドライバ回路を用いて行うことができる本発明の実施形態に係る電圧降下補償方法を示す図である。
【図９】バックゲートを使用していない、電圧降下の補償に使用可能である、本発明の実施形態に係る画素ドライバ回路の例を示す図である。
【図１０】バックゲートを使用していない、電圧降下の補償に使用可能である、本発明の実施形態に係る画素ドライバ回路の例を示す図である。
【図１１】図９又は図１０に示す画素ドライバ回路を用いて行うことができる本発明の実施形態に係る電圧降下補償方法を示す図である。
【図１２】本発明の実施形態に係るＡＭＯＬＥＤディスプレイの列のための電流ドライバのコンパクトな実装の例を概略的に示す図である。
【発明を実施するための形態】
【００３０】
異なる図面において、同じ符号は同じ又は同様の構成要素を参照する。請求項でのいかなる符号も範囲の限定として解釈されないものとする。
【００３１】
以下の詳細な説明において、本発明について、及び、それが特定の実施形態ではどのように実施可能であるかについての完全な理解をもたらすために、多数の特定の詳細事項が説明される。しかしながら、本発明の実施形態は、必ずしもこれらの特定の詳細事項のすべてを有することなく実施されてもよいことが理解される。他の例において、本開示を不明瞭にしないようするために、公知の方法、手順、及び技術は詳細には説明していない。本発明は、特定の実施形態に関して、ある図面を参照して説明されるが、本発明は、それのみに限定されない。ここに含まれて説明された図面は、概略的なものであり、本発明の範囲を制限していない。図面では、一部の構成要素のサイズは誇張されることがあり、従って、説明の目的のために縮尺通りに図示されないことにも注意する。
【００３２】
詳細な説明の用語「第１」、「第２」、「第３」などは、同様の構成要素を識別するために使用され、必ずしも、時間的、空間的、序列、又は他の任意の方法で、順序を記述するために使用されるのではない。このように使用された用語は適切な状況下で交換可能であること、及び、ここに説明された本開示の実施形態は、ここに説明又は図示されたものとは異なる順序の動作が可能であることは、理解されるべきである。
【００３３】
さらに、詳細な説明の用語「上」、「下」、「上方」、「下方」などは、説明目的で使用され、必ずしも、相対位置を記述するために使用されるのではない。このように使用された用語は適切な状況下で交換可能であること、及び、ここに説明された本発明の実施形態は、ここに説明又は図示されたものとは異なる向きの動作が可能であることは、理解されるべきである。例えば、本発明の特定の実施形態は、ＡＭＯＬＥＤのための駆動回路を備えてもよく、本開示のコンテキストにおいて、ＯＬＥＤの下部電極は、例えば、ＡＭＯＬＥＤディスプレイのアクティブマトリックス、例えばその部分に最も近接するＯＬＥＤの電極になるであろう。このとき、ＯＬＥＤの上部電極は、下部電極とは反対の電極になるであろう。ここでは、ＡＭＯＬＥＤの実際の向きは考慮しない。
【００３４】
用語「備える」は、その後に列挙した手段に限定するように解釈されるべきでなく、それは他の構成要素あるいはステップを除外しないということに注意すべきである。従って、それは、言及したように記載した特徴、整数、ステップ、あるいは構成要素の存在を特定すると解釈されるが、１つ以上の他の特徴、整数、ステップ、あるいは構成要素、あるいはそのグループの存在もしくは追加を除外することを妨げない。従って、「手段Ａ及びＢを備える装置」という表現の範囲は、構成要素Ａ及びＢからのみ構成される装置に限定されるべきではでない。
【００３５】
ＯＬＥＤディスプレイは、発光ダイオードのアレーを備えるディスプレイであり、放射するエレクトロルミネセンスの層は、電流に従って光を放射する有機化合物のフィルムである。ＯＬＥＤディスプレイは、パッシブマトリックス（ＰＭＯＬＥＤ）又はアクティブマトリックス（ＡＭＯＬＥＤ）のアドレス割り当て方式を使用することができる。ＯＬＥＤディスプレイの場合には、本発明はＡＭＯＬＥＤディスプレイに関する。対応するアドレス割り当て方式は、薄膜トランジスタのバックプレーンを利用して、個々のＯＬＥＤ画素のオン又はオフを切り換える。ＡＭＯＬＥＤディスプレイは、ＰＭＯＬＥＤディスプレイに比べて、より高い解像度及びより大きなディスプレイサイズを可能にする。
【００３６】
しかしながら、本発明は、ＡＭＯＬＥＤディスプレイに限定されず、より広い概念では、概して、任意のタイプのアクティブマトリックスディスプレイに関する。ＡＭＯＬＥＤディスプレイはそれらの画素素子の電流スイッチング速度を考慮すると特に有利であるが、任意のタイプのアクティブマトリックスディスプレイが本発明の実施形態の概念を使用してもよい。アクティブマトリックスディスプレイの画素素子がより高速にスイッチングすることができる場合、それは、より高いフレームレートを達成し、従って、より少ないフリッカを有する画像を達成することを可能にするので、有利である。
【００３７】
本発明の実施形態に係るアクティブマトリックスディスプレイ、例えばＡＭＯＬＥＤディスプレイは、発光素子、例えばＯＬＥＤ素子をそれぞれ備える複数の画素を備える。複数の発光素子は、アレーに配置され、複数の列及び複数の行に論理的に組織化される。本発明の詳細な説明の全体にわたって、用語「水平」及び「垂直」（それぞれ、用語「行」又は「ライン」及び「列」に関連づけられている）は、座標系を提供するために使用され、説明の簡単化のみのために使用されている。それらは、装置の実際の物理的方向を参照する必要はないが、参照してもよい。さらに、用語「列」及び「行」又は「ライン」は、互いにリンクされるアレーの要素からなる集合を記述するために使用される。リンクは、ライン及び列のデカルトアレーの形式であってもよいが、本発明はそれに限定されない。当業者には理解されるように、列及びラインは容易に交換可能であり、本開示では、これらの用語が交換可能であることが意図されている。さらに、非デカルトアレーが構成されてもよく、本発明の範囲内に含まれる。従って、用語「行」又は「ライン」及び「列」は、広く解釈されるべきである。この広い解釈を促すために、発明の詳細な説明及び請求項は、複数の行及び複数の列に論理的に組織化されている場合を参照する。これは、画素素子からなる集合が、位相的に直線と直線とで交差する方法で互いにリンクされるということを意味するが、物理的又は形態学的な構成はそうでなくてもよい。例えば、行は円であり、列はこれらの円の半径であってもよく、円及び半径は「論理的に組織化された」行及び列として本発明で記述される。さらに、様々なラインの特定の名前、例えば選択ライン及びデータラインは、説明を容易にするため、かつ特定の機能を参照するために使用される総称名であることが意図され、この特定の言葉の選択は、いかなる方法でも本発明を限定することを意図していない。これらの用語のすべては、説明されている特定の構造についてのよりよい理解を容易にするためにのみ使用され、決して本発明を限定することを意図していないことということが理解されるべきである。
【００３８】
本発明のコンテキストにおいて、電流ドライバは、アクティブマトリックスディスプレイの発光素子を介して電流を流れさせるように適合された装置である。特に、本発明のコンテキストでは、電流ドライバは、ディスプレイの画素の列に関連付けられている。電流ドライバは、当該電流ドライバに関連付けられた列の発光素子を介して電流を流すように適合され、また、ある列の画素の発光素子は、当該列に関連付けられた電流ドライバからの電流を受ける。
【００３９】
本発明は、例えばＡＭＯＬＥＤディスプレイのような、ただしそれに限定されない、アクティブマトリックスディスプレイを制御する方法及び駆動回路に関する。本発明は、アクティブマトリックスのタイプによって限定されず、それはｎ型又はｐ型のＴＦＴ、例えばＭＯＳＦＥＴを備えてもよい。さらに、実施形態は、任意の適切なタイプの発光素子、例えばＯＬＥＤを備えてもよい。
【００４０】
１つの態様において、ディジタル的に駆動されたアクティブマトリックスディスプレイを制御する方法が提供され、ここで、画素の発光素子における電流制御は、画素レベルではなく列レベルで行われる。この態様において、発光素子を流れる電流は、各画素の内部の駆動トランジスタによってではなく外部回路によって制御されてもよい。外部の列ドライバ回路は、優位点として、半導体回路、例えば単結晶半導体回路（これは、同じ基板において製造された異なるトランジスタの特性間でよい等質性を提供する）に基づくことができるが、本発明はそれに限定されるものではない。外部の集積回路を用いて電流制御を行うことができ、従って、電流制御がより正確になりえるのは、このアプローチの利点である。
【００４１】
他の態様において、本発明は、アクティブマトリックスディスプレイ２１０を駆動するデジタルデータライン駆動回路２０１に関する。図２に概略的に示す複数の電流ドライバ（列ドライバ）、例えば、接地又は電流シンク２０４に接続されたディスプレイ２１０の列当たり１つの電流ドライバ２０３を備えるデジタルデータライン駆動回路２０１が提供される。各電流ドライバ２０３は、予め決められた電流がその関連付けられた列を流れるように、すなわち、各列のための電流が、当該列においてオンである発光素子の個数に比例して選択されるように適合される。発光素子はディジタル的に駆動される。これは、それらがオン及びオフのいずれかであることを意味する。発光素子によって放射される光の強度は、表示されるグレーレベルに関連しないが、そのようなグレーレベルは、発光素子の駆動のタイミングによって、例えばパルス幅変調によって達成される。
【００４２】
電流ドライバは、例えば、各列のためのＤＡＣ（デジタル／アナログ変換器）を有する外部チップであってもよい。図２は、電流が列レベルで制御される電流ドライバ２０３を備えるデジタルデータライン駆動回路２０１を有するディスプレイアーキテクチャを概略的に示す。各列について、電流は、当該列においてオンである発光素子の個数に比例するように制御される。データライン上のデータの変化は、オンである発光素子の個数を変化させる可能性があり、従って、有利な実施形態において、電流ドライバ２０３によって送られる電流を更新する手段は、ディジタル電流ドライバ２０３自体に含まれる。例えば、データ入力と同期化された、各列の電流を更新するためのカウンタが含まれていてもよいが、本発明はそれに限定されるものではない。
【００４３】
ディジタル選択ライン駆動回路２０２は、ディスプレイ２０１（例えば、タイミング制御回路を備えている）の上記複数の行のそれぞれを逐次に選択するために使用され、また、デジタルデータライン駆動回路２０１は、選択された行の画素にディジタル画像コードを書き込むために使用される。
【００４４】
本発明の特定の実施形態において、画素の駆動トランジスタは、典型的には０．１Ｖ未満のソース・ドレイン電圧ＶＳＤによって、リニア方式で駆動されてもよいが、本発明はその値に限定されない。駆動トランジスタは、（補償された）選択トランジスタとして動作させられることが可能である。これは、例えば良好な電流制御のために、駆動トランジスタが飽和して駆動される構成と比較して、優位点として、アクティブマトリックスにおける電力消費量の大幅な削減をもたらす。本発明の態様において、駆動トランジスタの出力抵抗は問題ではない。従って、既存の画素駆動回路における駆動トランジスタと比較して、クロストークを削減しながら、回路はより簡単にされる可能性がある。さらに、本発明の実施形態によれば、駆動トランジスタＭ１を飽和して駆動させることは要求されず、リニア方式で駆動させることができるので、飽和に関連する条件（低い出力抵抗など）を満たす必要はなく、また、駆動トランジスタＭ１のチャンネル長を（例えば１μｍ以下に）削減すること、又は、コンパクトな画素設計を維持しながら駆動トランジスタＭ１のチャネル幅を増大することができる。
【００４５】
本発明の実施形態において正確な電流制御を可能にするために、ある列の予め決められた電流は、好ましくは、当該列における各発光素子について抵抗性経路が等しくなるように列の長さにわたって正確に一致する抵抗を有する第１のライン及び第２のラインの間で駆動される。従来技術のディスプレイでは、電流は第１のライン及び第２のラインの間で流され、第２のラインは、ディスプレイにおけるすべての発光素子のための共通の平面である共通の上部電極に対応する。共通の上部電極の平面を用いるそのような装置において、抵抗の低下は、オンである発光素子の個数に依存する。この課題は本発明の実施形態において解決される。
【００４６】
図３は、本発明の実施形態に係るディスプレイアーキテクチャにおける１つの列の概略的表現であり、制御された電流源３０３に電気的に並列接続され、かつ、制御された電流シンク又は共通接地３０４に電気的に並列接続された複数の画素を示す。優位点として、制御された電流源３０３と、制御された電流シンク又は接地３０４とのいずれかあるいは両方は、外部ドライバチップ上に実装されてもよい。図３に示す例示において、画素のそれぞれは、図１におけるような画素回路を備える。しかしながら、本発明は、説明した画素回路の構成に限定されず、同様に他の画素実装を使用可能である。図３は、単一の画素のためのこの画素回路３１０のみを詳細に示すが、すべての画素は同じ回路を有すると考えられる。例えば、すべての画素は、発光素子１０１と、選択トランジスタＭ２と、駆動トランジスタＭ１及び発光素子に接続されたキャパシタＣ１とを備えてもよい。
【００４７】
列電流は、並列な各画素の接続間にそれぞれ設けられた複数のＲ１抵抗を備える第１のライン３０１と、並列な各画素の接続間にそれぞれ設けられた複数のＲ２抵抗を備える第２のライン３０２との間で流される。特定の実施形態において、すべてのＲ１抵抗は、すべてのＲ２抵抗に実質的に等しい。Ｒ１抵抗は、典型的には、ディスプレイのバックプレーン上の金属相互接続配線に関連する。例えば、これは、典型的には、３０ｎｍの厚いＭｏ層又は３０ｎｍの厚いＡｕ層であってもよい。Ｒ２抵抗は、典型的には透明な金属酸化物を備える、上部電極配線に対応する。そのような透明な金属酸化物は、金属よりも実質的に高い抵抗を有する。従って、ある列におけるすべての発光素子１０１（それらは所定の実施形態ではＯＬＥＤを備えてもよい）のための等しい抵抗性経路を実現できるようにするために、本発明の実施形態では、第１のライン３０１及び第２のライン３０２の間で一致する抵抗を実現するための手段がとられる。そのような抵抗のマッチングは、例えば図４に示すように、例えば、各発光素子の上部電極を、バックプレーンで使用される同じ金属層まで引き戻して接続することで達成されてもよい。バックプレーンの金属層４０１は、各能動素子層スタック（例えばＯＬＥＤ）４０５の上部電極４０２に接続され（さもなければ、それはエッジカバー４０３によって絶縁されてもよい）、さらに、下部電極４０４に接続されることが可能である。下部電極４０４は、さもなければ、中間層４０６及び不活性化層４０７によって絶縁されてもよい。Ｒ１及びＲ２を同じ金属層で実現することによって、Ｒ１及びＲ２は設計によって一致することが可能である。図４に示す例示的な方式は抵抗のマッチングに注目し、また、それは、層スタックの一部、例えば可撓性層の一部であってもよいが、それは簡単化のために図示していない。本発明が図４に示す実施形態に限定されず、上部ライン及び下部ラインの抵抗を一致させる他の実装を使用可能であることには注意すべきである。例えば、設計による抵抗のマッチングの代わりに、技術の修正に基づいて、及び材料選択によって、抵抗のマッチングを達成ことができる。
【００４８】
複数の画素（駆動トランジスタ／発光素子ユニット）にわたって等しい電圧を達成するために、補償（さらに説明する）を使用することができる。これは、個々の画素における正確な電流制御の必要なしで、発光素子のそれぞれを流れる等しい電流を達成することを可能にする。結果として、画素をより小さくすることも可能になり、したがって、より高い解像度ディスプレイを実現することができる。
【００４９】
図３に示す概略図は、図５に示すように、画素回路５１０中の駆動トランジスタＭ１及び発光素子の位置を交換することで、さらに改善される可能性がある。図５の駆動トランジスタＭ１のゲートは、（ディスプレイ及びドライバチップの両方の）接地電圧及び電源電圧の間でディジタル的に駆動されることが可能である。このことは、設計上の複雑さを実質的に低減させる。さらに、前述のように、第１の抵抗Ｒ１は、第１のライン３０１上で、ある列における並列接続された画素間に設けられてもよく、第２の抵抗Ｒ２は、第２のライン３０２上で、当該列における並列接続された画素間に設けられてもよく、すべての第１の抵抗Ｒ１は第２の抵抗Ｒ２に実質的に等しくされてもよい。
【００５０】
通常、抵抗のマッチングは、オンであるすべての発光素子を、同じ電流Ｉｒｅｆ及び（好ましくは）同じ電圧降下ＶＬ＊で駆動するのに十分ではない。例えば、トランジスタ特性の差、温度の変化、エージング、及び他の原因から差が生じる可能性がある。基準電流Ｉｒｅｆにおいて、すなわち単一の画素がオンである場合に当該画素を流れる電流において、駆動トランジスタＭ１及び発光素子の各組み合わせに関して、好ましい電圧降下ＶＬ＊が達成されることを保証することができる。例えば、駆動トランジスタの電圧降下の補償が行われてもよい。これは、例えば、いわゆる３Ｔ２Ｃ（３つのトランジスタ、２つのキャパシタ）の画素回路設計によって行うことができるが、本発明はそれに限定されない。例えば、図６及び図７に示すように、バックゲートを有する駆動トランジスタＭ１を使用することができる。
【００５１】
図６及び図７に示す回路は、図５の画素回路５１０に類似しているが、較正トランジスタＭ３をさらに含み、較正トランジスタＭ３は、その主電極のうちの１つを駆動トランジスタＭ１のバックゲートに接続している。図６に示す実施形態では、トランジスタＭ３は、画素の抵抗性経路に接続されていてもよく、このことは、トランジスタＭ３の第２の主電極が、第１のライン３０１に接続された発光素子１０１の電極に接続されることを意味する。図７に示す実施形態では、トランジスタＭ３は、画素の抵抗性経路には接続されず、トランジスタＭ３の主電極のうちの１つは駆動トランジスタＭ１のバックゲートに接続され、他方の主電極はデータ回線（図７に図示せず）に接続される。両方の場合において、較正トランジスタＭ３のゲートは、較正信号を受信するように適合された較正ラインに接続される。
【００５２】
列の各画素における電圧降下は、電圧ＶＬが較正されてＶＬ＊になる図８に見られるように、すべての電圧降下を例えば列における最低値に引き下げることで、均質化することができる。それは、ディジタル手段（図６）によって、又はアナログ手段（図７）によって行われてもよい。ただし、このアナログ補償のための追加の接続又は電流源が必要になることは、回路素子の増加をもたらす可能性があり、さらに合計の画素サイズを増加させる可能性がある。それにもかかわらず、それは、電流の強さの正確なチューニングが基本的である所定のアプリケーションでは有利な実施形態となる可能性がある。較正手順は、以下でさらに詳細に説明される。
【００５３】
本発明は、図６及び図７に示す補償のための回路に限定されない。例えば、異なるトランジスタ及び構成が使用されてもよい。図９に示す回路は、バックゲート接続を含んでいない。それは、駆動トランジスタＭ１のゲート及びドレインの間に（あるいは、使用されるトランジスタのタイプに依存してゲート及びエミッタの間に）較正トランジスタＭ４を備える。再び、較正トランジスタＭ４のゲートは、較正信号を受信するように適合された較正ラインに接続される。これは、データラインを用いて電圧降下を増大させる可能性がある。本発明はトランジスタのタイプに限定されない。
【００５４】
本発明は、２つ又は３つのトランジスタを有する実装に限定されない。図１０は、４つのトランジスタ、すなわち、駆動トランジスタＭ１と、選択トランジスタＭ２と、駆動トランジスタＭ１に直列接続された別の駆動トランジスタＭ５と、別の駆動トランジスタＭ５のゲートに接続された、較正を制御するための較正トランジスタＭ６とを有する構成を示す。別の駆動トランジスタＭ５のゲート電圧は削減されてもよく（アナログ制御）、従って、画素中の電圧降下の補償が達成されてもよい。
【００５５】
本発明はこれらの特定の実施形態によって限定されず、それはｐ型トランジスタにもｎ型トランジスタにも適用可能である。同様に、駆動回路は、ＴＦＴ、例えば、水素化アモルファスＳｉ（ａ−Ｓｉ：Ｈ）、多結晶シリコン、有機半導体、及び（アモルファス）酸化インジウムガリウム亜鉛（ａ−ＩＧＺＯ、ＩＧＺＯ）ＴＦＴをさらに含むバックプレーンを備えてもよいが、それらに限定されない。本発明は、アクティブマトリックスを用いたディスプレイに適用されてもよく、特定タイプのディスプレイによって限定されない。例えば、それは、ＡＭＯＬＥＤディスプレイ、例えばＲＧＢ又はＲＧＢＷ  ＡＭＯＬＥＤに適用されてもよく、それらは、蛍光性又は燐光性のＯＬＥＤ、ポリマー又はポリデンドリマー、高電力効率の燐光性ポリデンドリマー、などを備えてもよい。
【００５６】
本発明の第１の態様では、アクティブマトリックスディスプレイをディジタル駆動する方法が開示される。上記ディスプレイは、複数の行及び複数の列に組織化された複数の画素であって、発光素子をそれぞれ備えた複数の画素を含んでもよい。上記方法は、例えばクロック信号を用いて、ただしそれに限定されることなく、ディジタル選択ライン駆動回路を用いて、上記複数の行のそれぞれを逐次に選択することと、例えば多重化ディスプレイ構成において、ただし本発明はそれに限定されることなく、デジタルデータライン駆動回路を用いて、選択された行の画素にディジタル画像データを書き込むことと、与えられた列のための予め決められた電流が、当該列においてオンである画素の個数に比例するように、各列に上記予め決められた電流を流れさせることとを含む。
【００５７】
上記方法は、列における画素の状態の変化によって、予め決められた電流を更新することをさらに含んでもよい。例えば、画素がオフになったとき、電流はそれに応じて変化し、したがって、それは、オンである画素の新たな個数に比例する。これはカウンタによって、例えばアップ／ダウンカウンタを備える回路によって制御されることが可能であるが、本発明はそれに限定されない。電流は、例えばディジタル・アナログ変換器を介して、アナログ信号に変換され、第１の抵抗性経路を有する第１のライン３０１を介して各列の画素に接続されてもよく、画素は、電流シンク３０４又は接地として動作する第２の抵抗性経路を有する第２のライン３０２にさらに接続される。本発明の有利な実施形態では、第１及び第２の抵抗性経路は等しいか又は実質的に等しく、したがって、各列の画素は実質的に同じ電流によって駆動される。ここで、「実質的に同じ電流」とは、少なくともヒトの目にとって、画素の強度において顕著な差を生じるために必要とされるよりも少ない差を互いに有する電流として理解されてもよい。従って、列の抵抗性経路は、各画素の電流制御を必要とすることなく、オン画素の個数に依存しない。
【００５８】
各列における電流の等質性にもかかわらず、アクティブマトリックスにおける選択ライン及びデータラインはトランジスタをさらに備えてもよい。上記トランジスタにおける（製造、温度、などに起因する）わずかな差は、わずかに不均一の駆動を生じさせる可能性がある。本発明はさらに、トランジスタをリニア領域で駆動することを可能にするが、これは、差がよりいっそう顕著になる可能性があり、較正及び補償のステップの導入が有利になることを意味する。
【００５９】
電圧較正のための方法を、本発明の所定の実施形態の例として説明する。
【００６０】
まず、較正手順は、１つ又は複数の駆動トランジスタＭ１、Ｍ５及び発光素子１０１の組み合わせにわたる好ましい電圧降下ＶＬ＊を決定するために行われる。較正手順中に、ある列における複数の発光素子１０１は、一度に単一の発光素子１０１が駆動（オン）されるように、逐次に駆動される。オンである各発光素子について、電圧ＶＬは以下に説明するように決定される。その後、ある列における最低の電圧ＶＬ（すなわちＶＬ＊）が好ましい電圧降下として選択される。この手順がディスプレイの各列について繰り返される。較正手順は、典型的には、ディスプレイをオンするときに実行され、その後、それは、較正により温度などの動的効果を補償するために、例えば１時間毎に１回など、定期的に繰り返されることが可能である。好ましい電圧降下ＶＬ＊は、異なる列では異なる可能性がある。例えば図６及び図７に示す回路のうちのいずれかのような補償回路は、ある列における画素のそれぞれについて予め決められた電圧降下ＶＬ＊を生じさせるために使用可能である。図８に補償方法を概略的に示す。
【００６１】
図６の回路を用いる、基準電流Ｉｒｅｆの下でトランジスタ及び画素ドライバにわたる予め決められた電圧ＶＬ＊を取得する手順は、電圧補償の例として以下のように説明される。較正手順中に、ディスプレイがオフであるとき、較正トランジスタＭ３はすべての画素について起動される（較正信号がハイレベル、例えば論理１にされる）。これは、駆動トランジスタＭ１のバックゲートを放電する。続いて、ディスプレイは行ごとに駆動され（選択トランジスタＭ２を活性化し、列にＩｒｅｆを流し）、各列にわたる電圧ＶＬ、すなわち、発光素子及び駆動トランジスタＭ１の組み合わせにわたる電圧降下が測定される。Ｖ＊は、発光素子を介して基準電流が流されるときにおける、発光素子にわたる電圧降下であり、この値は各発光素子について既知である。そのとき、駆動トランジスタＭ１にわたる電圧降下は、ＶＬ−Ｖ＊である。ある列のための予め決められた電圧ＶＬ＊は、その列において測定されたすべてのＶＬ値のうちの最低の電圧として選択される。続いて、列における画素のそれぞれについて電圧降下ＶＬが予め決められた電圧レベルＶＬ＊に達するまで、短いディジタルパルスを用いて較正トランジスタＭ３は開かれる。これは、図８で概略的に示される。
【００６２】
図７に示される概略図を用いて同様の較正手順を行うことができる。列におけるアクティブな画素のみにおいて選択トランジスタＭ２を活性化し、駆動トランジスタＭ１のゲートに対して充電した後、発光素子を介して流れる電流Ｉｒｅｆを維持しながら、選択トランジスタＭ２は再び非活性化される。続いて、好ましい電圧降下ＶＬ＊まで電圧ＶＬを次第に低下させるために必要な電圧までバックゲートを充電するために、較正トランジスタＭ３が起動される。較正のためのアナログデータラインは、動作中にデジタルデータラインと共用されることが可能である。
【００６３】
図６及び図７に示される実施形態の間の差は、図６の概略図がＶＬを下方へ動かすためにディジタルパルスを使用するということにある。図７の概略図は、ＶＬを制御するためにアナログ制御電圧を使用する。後者はより正確に実行可能であるが、既に言及したように、最終的な実装においておそらくは過度にかさばることになる。図６の実装は完全にディジタルであるが、ＶＬを上方にではなく下方にのみ動かすことができる。通常は、バックゲート電圧は最初にゼロであり、抵抗を減少させるために、より高い電圧をバックゲートに印加することが可能である。これは、より急な抵抗／トランジスタの負荷曲線をもたらし、その結果、（図８に示すように）より低いＶＬをもたらす。図７の実装は、図９及び図１０におけるように、ＶＬを上方へ動かすことができる。従って、図７に示す実施形態は追加の利点、すなわち、過補償が行われている場合、バックゲートにおける電圧はその後に再び低減されることが可能であり、図１１に示すようにＶＬの増加をもたらす、という利点を有する。
【００６４】
バックゲートを有する薄膜トランジスタはすべての既存技術において利用可能であるわけではない。バックゲート技術へのアクセスをもたないディスプレイ技術でも、補償を行うことが可能である。これらの技術のために、例えば、図９に示したような３Ｔ２Ｃ画素ドライバが使用可能である。電圧ＶＬの較正は以下のように達成することができる。最初に、選択トランジスタＭ２及び較正トランジスタＭ４が起動されて、キャパシタＣ２を放電する。ある列のすべての画素について、駆動トランジスタＭ１及び発光素子１０１の組み合わせにわたる電圧降下ＶＬが測定される。その後、必要とされた場合には、選択トランジスタＭ２及び較正トランジスタＭ４を起動し、データライン上に電圧（あるいは後の短いディジタルパルス）を印加することで、電圧降下ＶＬが増大させられてもよい。図９に示すようにバックゲートをもたない実施形態では、負の電圧がデータラインに印加されるのでない限り、電圧降下ＶＬを増大させることのみが可能である。しかしながら、負の電圧を印加することは、さらにずっと複雑な設計を必要とするであろう。図６及び図７に示す画素回路に比較して、図９の回路は、等しいサイズでより小さな電流を有する。
【００６５】
図１０に、電流経路における追加のトランジスタＭ５を有する画素ドライバ回路の他の実施形態を示す。トランジスタＭ５は、通常は、（例えば電源電圧において）完全にオンに駆動される。しかしながら、基準電流Ｉｒｅｆにおいてすべての画素にわたってすべて等しい電圧降下ＶＬを有するために、付加的な駆動トランジスタＭ５（及び付加的なキャパシタＣ２）におけるゲート電圧は、例えば較正トランジスタＭ６によって、アナログ制御を用いて削減されることが可能である。
【００６６】
図１１は、図９及び図１０に示す両方の画素ドライバ回路に対応する較正方法を示す。これらのドライバ回路は、図９に示す実施形態の場合のように、より高い値ＶＬ＊＞ＶＬに電圧を調節してもよい。較正中にトランジスタの抵抗が増大される場合、負荷曲線の傾斜は削減され、より高いＶＬ＊をもたらす。
【００６７】
図１２は、本発明の実施形態に係るアクティブマトリックスディスプレイの列を駆動するために使用可能である電流ドライバ２０３のコンパクトな実装の例を概略的に示す図である。各列に電流ドライバ２０３が提供される。画像データコード（ディジタルビット）及び前画像データコードは、排他的論理和ゲート１２０３によって比較され、その出力は、例えばアップ／ダウンカウンタに送られ、例えば同期式アップ／ダウンカウンタに送られ、特に、ｎビット電流ＤＡＣを駆動するコンパクトなクロック動作するアップ／ダウンカウンタ１２０１に送られると有利である。カウンタは、与えられた瞬間において、上記対応する列においてオンである発光素子の個数に等しい自然数を格納する。カウンタ１２０１に格納された自然数の更新は、各クロックパルスにおいて、選択ライン駆動回路に同期化され、ディジタル画像データに従って、行われる。与えられた列における発光素子の状態をオフからオンに変更するとき、カウンタ１２０１に格納された個数は１ずつ増大される。与えられた列における発光素子の状態をオンからオフに変更するとき、カウンタ１２０１に格納された個数は１ずつ減少される。対応する列に流される予め決められた電流は、カウンタ１２０１に格納された自然数に、予め決められた基準電流Ｉｒｅｆを乗算した値に等しい。電流ＤＡＣ（各列において１個ずつ）は、ディスプレイにわたって電流の線形性を達成するように、注意深く設計されるべきである。
【００６８】
本発明の実施形態に係る外部の列ドライバによって電流を制御することの利点は、ディスプレイの電力消費量を実質的に削減することができるということにある。画素中の駆動トランジスタは、リニア方式で動作し、従って、非常に小さい電圧降下（例えば、ＶＳＤ＜０．１Ｖ）で発光素子に電流を流れさせることができる。駆動トランジスタは補償されたスイッチとして動作し、ある列にわたる抵抗性ネットワークは正確にマッチングされる。
【００６９】
先の説明は、本開示のある実施形態を詳述する。しかしながら、明細書中の説明がどれほど詳細であっても、本開示は多くの方法で実施されてもよいということは認識されるだろう。本開示のある特徴あるいは態様を説明する場合の特定の用語の使用は、その用語が関連付けられた本開示の特徴又は態様の任意の特定の特性を含むように限定されるように当該用語がここに再定義されたということを意味するものとして解釈されるべきでないことに注意すべきである。
【００７０】
上述の詳細な説明では、様々な実施形態に適用される本発明の新規な特徴を示し、説明し、指摘したが、本発明の精神から外れることなしに、当業者によって、説明した装置又は処理の形式及び詳細事項に関して、様々な省略、置換、及び変更がなされてもよいことが理解されるだろう。
【図１】
0006309533.tif 000002
【図２】
0006309533.tif 000003
【図３】
0006309533.tif 000004
【図４】
0006309533.tif 000005
【図５】
0006309533.tif 000006
【図６】
0006309533.tif 000007
【図７】
0006309533.tif 000008
【図８】
0006309533.tif 000009
【図９】
0006309533.tif 000010
【図１０】
0006309533.tif 000011
【図１１】
0006309533.tif 000012
【図１２】
0006309533.tif 000013