(57)【特許請求の範囲】
【請求項１】
入力端子に入力される入力電圧を第１の電圧に変換して出力する出力トランジスタを含む半導体チップを実装する半導体装置であって、
上記半導体チップは、上記出力トランジスタの出力端子に接続される第１の電極パッドと、上記出力トランジスタの出力端子に内部抵抗を介して接続される第２の電極パッドとを備え、
上記半導体装置は、上記第１の電極パッドと上記半導体装置の外部端子とを接続する第１の貫通電極及び再配線と、上記第２の電極パッドと上記再配線とを接続する第２の貫通電極とを備え、
上記半導体チップは、
上記第１の電圧と負帰還電圧との誤差電圧を発生し、上記誤差電圧に基づいて上記入力される入力電圧を上記第１の電圧に変換するように上記出力トランジスタを制御する誤差増幅器と、
上記第１の電極パッドでの第２の電圧及び上記第２の電極パッドでの第３の電圧のいずれかを上記負帰還電圧として上記誤差増幅器に選択的に出力する切替部とを備える半導体装置。
【請求項２】
上記切替部は、上記半導体装置の外部から入力される切替信号に基づいて、上記第１の電極パッド及び上記第２の電極パッドのいずれかを上記誤差増幅器に接続する請求項１記載の半導体装置。
【請求項３】
上記半導体装置は、チップサイズパッケージもしくはウェハレベルチップサイズパッケージで形成される請求項１または２記載の半導体装置。
【請求項４】
上記切替部は、相補性金属酸化膜半導体を用いて構成されるスイッチである請求項１〜３のうちのいずれか１つに記載の半導体装置。
【請求項５】
請求項１記載の半導体装置の検査方法であって、
上記第２の電圧を上記負帰還電圧として上記誤差増幅器に出力するように切り替え、上記外部端子での第４の電圧を測定するステップと、
上記第３の電圧を上記負帰還電圧として上記誤差増幅器に出力するように切り替え、上記外部端子での第５の電圧を測定するステップと、
上記第４の電圧と上記第５の電圧とを比較して、上記第２の貫通電極及び上記再配線のうちのいずれかにおいて断線が発生しているか否かを判定するステップとを含む半導体装置の検査方法。
【請求項６】
上記第４の電圧が上記第５の電圧よりも低いときに、上記第２の貫通電極及び上記再配線のうちのいずれかにおいて断線が発生している不良品であると判定し、上記第４の電圧と上記第５の電圧とが同一であるときに、上記第２の貫通電極及び上記再配線のうちのいずれかにおいて断線が発生していない良品であると判定する請求項５記載の半導体装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、ＣＳＰ（チップサイズパッケージ）もしくはＷＬＣＳＰ（ウェハレベルチップサイズパッケージ）もしくはＦＯＷＬＰ（Fan out wafer level package）（ファンアウトウェハレベルパッケージ）で形成される半導体装置に関し、特に再配線の断線の有無を検査できる半導体装置及びその検査方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型化、薄型化及び軽量化の進展にともなって、半導体チップの外形サイズとほぼ同じ外形サイズであるＣＳＰ（チップサイズパッケージ）構造を有する半導体装置が急速に普及している。このＣＳＰでは、半導体チップ上の電極からパッケージ表面に格子状に配置される外部端子である半田ボール（バンプ）にかけて再配線が形成される。また、ＣＳＰにおいて、ＷＬＣＳＰ技術は、ウェハ状態でのアセンブリ工程において貫通電極及び再配線を形成する。
【０００３】
例えば、特許文献１には、回路素子形成領域ＤＡ上で導体層５をインダクタンス成分が生じないようにパターニングされた誘導素子Ｌを再配線として形成する半導体装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３５４０７２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した半導体装置では、半導体チップの電極パッドと半導体装置の外部端子とを接続する再配線の断線の有無を検査できないという課題があった。
【０００６】
本開示の目的は以上の課題を解決し、半導体チップの電極パッドと半導体装置の外部端子とを接続する再配線の断線の有無を検査できる半導体装置及びその検査方法を提供することにある。
【課題を解決するための手段】
【０００７】
本開示に係る半導体装置は、
入力端子に入力される入力電圧を第１の電圧に変換して出力する出力トランジスタを含む半導体チップを実装する半導体装置であって、
上記半導体チップは、上記出力トランジスタの出力端子に接続される第１の電極パッドと、上記出力トランジスタの出力端子に内部抵抗を介して接続される第２の電極パッドとを備え、
上記半導体装置は、上記第１の電極パッドと上記半導体装置の外部端子とを接続する第１の貫通電極及び再配線と、上記第２の電極パッドと上記再配線とを接続する第２の貫通電極とを備え、
上記半導体チップは、
上記第１の電圧と負帰還電圧との誤差電圧を発生し、上記誤差電圧に基づいて上記入力される入力電圧を上記第１の電圧に変換するように上記出力トランジスタを制御する誤差増幅器と、
上記第１の電極パッドでの第２の電圧及び上記第２の電極パッドでの第３の電圧のいずれかを上記負帰還電圧として上記誤差増幅器に選択的に出力する切替部とを備える。
【発明の効果】
【０００８】
本開示に係る半導体装置及びその検査方法によれば、配線上に簡易なスイッチを備えるだけで半導体装置での再配線の断線の有無を判定することが可能となる。従って、半導体チップ内の空きスペースを利用してスイッチを形成することができるので、回路規模及び消費電力の増加を防止することが可能となる。
【図面の簡単な説明】
【０００９】
【図１】本開示の第１の実施形態に係る半導体装置２の上面図である。
【図２】図１の破線で囲まれた領域Ａの部分拡大図である。
【図３】図２のＢ−Ｂ’線に沿って切断したときの半導体装置２の縦断面図である。
【図４】図３の半導体チップ１の回路図である。
【図５】図４の半導体装置２の動作を説明するための模式図である。
【発明を実施するための形態】
【００１０】
以下、本開示に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付して説明を省略する。
【００１１】
第１の実施形態．
半導体チップに形成される低ドロップアウト（ＬＤＯ）リニアレギュレータをＣＳＰ（チップサイズパッケージ）もしくはＷＬＣＳＰ（ウェハレベルチップサイズパッケージ）もしくはＦＯＷＬＰ（Fan out wafer level package）（ファンアウトウェハレベルパッケージ）に実装し、ＣＳＰもしくはＷＬＣＳＰもしくはＦＯＷＬＰ内の再配線を用いて半導体チップ内での配線による内部抵抗を低減させる技術が存在する。これに対して、本開示の第１の実施形態は、ＣＳＰもしくはＷＬＣＳＰもしくはＦＯＷＬＰ内の再配線の断線の有無を簡単に検査できることを特徴とする。
【００１２】
図１は、本開示の第１の実施形態に係る半導体装置２の上面図である。図１において、半田ボール１１は入力端子であり、半田ボール１２は出力端子である。ここで、入力端子に入力される入力電圧は半導体装置２内に実装される定電圧回路１５（後述する）で所定の電圧に変換されて出力端子から出力される。
【００１３】
図２は、図１の破線で囲まれた領域Ａの部分拡大図であり、図３は、図２のＢ−Ｂ’線に沿って切断したときの半導体装置２の縦断面図である。図１及び図２において、半導体装置２は、ウェハ状態のＣＳＰをダイシングによって切り出される個々のＣＳＰである。図１及び図２において、個々のＣＳＰは矩形形状であり、外部端子である半田ボール１１と後述する半導体チップ１の電極パッドＰ１とは貫通電極ＴＨ１及び再配線１０を介して電気的に接続される。また、外部端子である半田ボール１２と半導体チップ１の電極パッドＰ２とは再配線２０及び貫通電極ＴＨ２を介して電気的に接続される。さらに、外部端子である半田ボール１２と半導体チップ１の電極パッドＰ３とは再配線２０及び貫通電極ＴＨ３を介して電気的に接続される。すなわち、再配線２０と電極パッドＰ３とは貫通電極ＴＨ３を介して電気的に接続される。ここで、再配線２０は約０．１オームの抵抗を有する。
【００１４】
図３において、半導体装置２の外部端子である半田ボール１２が形成されるまでの製造工程を以下に説明する。
【００１５】
（１）半導体チップ１上に、例えばアルミニウムなどの導電性材料で形成される電極パッドＰ１〜Ｐ３をパターニングして形成する。
（２）第１絶縁層７を半導体チップ１上及び電極パッドＰ１〜Ｐ３上に堆積する。
（３）堆積された第１絶縁層７をフォトリソグラフィ工程及びドライエッチング法などを用いて各電極パッドＰ１〜Ｐ３上にそれぞれ開口部を形成する。
（４）各電極パッドＰ１〜Ｐ３上の開口部にスパッタ法や真空蒸着法などを用いて、例えば白金、ロジウム、ルテニウム、イリジウムなどの金属を堆積して貫通電極ＴＨ１〜ＴＨ３をそれぞれ形成する。
（５）例えば銅やニッケルなどの金属材料を貫通電極ＴＨ１〜ＴＨ３及び第１絶縁層７上に堆積し、フォトリソグラフィ工程及びドライエッチング法などを用いて当該堆積された金属材料をパターニングして再配線１０及び２０をそれぞれ形成する。
（６）再配線１０，２０及び第１絶縁層７上に第２絶縁層を堆積する。
（７）第２絶縁層８において、各再配線１０，２０上にそれぞれ開口部を設け、各開口部に半田ボール１１，１２を形成する。
【００１６】
図４は、図３の半導体チップ１の回路図である。図４において、半導体チップ１は、例えば低ドロップアウト（ＬＤＯ）リニアレギュレータなどの定電圧回路１５と、スイッチＳＷと、約４オームの抵抗を有する内部抵抗Ｒと、電極パッドＰ１〜Ｐ３とを備えて構成される。定電圧回路１５は、基準電圧Ｖｒｅｆを有する電源６と、半田ボール１１を介して電極パッドＰ１に入力される入力電圧を基準電圧Ｖｒｅｆに変換して出力する出力トランジスタ４と、基準電圧Ｖｒｅｆと負帰還電圧との誤差電圧を発生し、当該誤差電圧に基づいて入力電圧を基準電圧Ｖｒｅｆに変換するように出力トランジスタ４を制御する誤差増幅器３とを備えて構成される。ここで、内部抵抗Ｒは、出力トランジスタ４のドレインから出力端子である半田ボール１２に接続される電極パッドＰ３まで接続される配線の抵抗を意味する。従って、本実施形態では、この配線抵抗を、電極パッドＰ２及び出力トランジスタ４のドレインと電極パッドＰ３との間に接続される内部抵抗Ｒとして図示する。
【００１７】
電極パッドＰ１は出力トランジスタ４のソースに接続され、電極パッドＰ２は出力トランジスタ４のドレインに接続される。誤差増幅器３の非反転入力端子には電源６の正極側が接続され、電源４の負極側は接地される。誤差増幅器３の反転入力端子にはスイッチＳＷが接続され、外部装置からの切替信号ＣＳに基づいて、スイッチＳＷが接点ａもしくは接点ｂに切り替えられる。ここで、スイッチＳＷが接点ｂに切り替えられると、出力トランジスタ４のドレイン電圧が誤差増幅器３の反転入力端子に入力され、スイッチＳＷが接点ａに切り替えられると、電極パッドＰ３での電圧が誤差増幅器３の反転入力端子に入力される。すなわち、スイッチＳＷは、電極パッドＰ２での電圧及び電極パッドＰ３での電圧のいずれかを負帰還電圧として誤差増幅器３に選択的に出力する切替部である。ここで、スイッチＳＷはＣＭＯＳ（相補性金属酸化膜半導体）を用いて構成される。従って、スイッチＳＷは、小さなトランジスタサイズで構成することができるので、スイッチＳＷによる消費電流を少なくすることができる。
【００１８】
以上のように構成された半導体装置２の動作について以下に説明する。
【００１９】
図５は、図４の半導体装置２の動作を説明するための模式図である。ここで、電源６の基準電圧Ｖｒｅｆは１．２ボルト（Ｖ）として説明する。図５において、スイッチＳＷが接点ａに切り替えられると、誤差増幅器３は、電極パッドＰ３での電圧（Ｄ点の電圧）が１．２ボルトとなるように出力トランジスタ４を制御する。この場合には、貫通電極ＴＨ２もしくは再配線２０において断線が発生していたとしても、誤差増幅器３は、電極パッドＰ３での電圧（Ｄ点の電圧）が１．２ボルトとなるように出力トランジスタ４を制御するので、半田ボール１２で検出される電圧は常に約１．２ボルトとなる。従って、貫通電極ＴＨ２もしくは再配線２０において断線が発生しているか否かを判定することはできない。
【００２０】
スイッチＳＷが接点ｂに切り替えられると、出力トランジスタ４のドレイン電圧（Ｃ点での電圧）が１．２ボルトとなるように誤差増幅器３は出力トランジスタ４を制御する。従って、貫通電極ＴＨ２もしくは再配線２０において断線が発生していない場合には、再配線２０の抵抗（約０．１オーム）は、内部抵抗Ｒ（約４オーム）よりも小さいので、半田ボール１２で検出される電圧はＣ点での電圧となり約１．２ボルトとなる。これに対して、貫通電極ＴＨ２もしくは再配線２０において断線が発生している場合には、出力トランジスタ４から出力される負荷電流Ｉ＿ｌｏａｄは再配線２０を経由せずに内部抵抗Ｒを経由して負荷５に流れる。従って、半田ボール１２で検出されるＤ点での電圧はＣ点での電圧（１．２ボルト）に比較すると内部抵抗Ｒによる電圧降下分（＝負荷電流Ｉ＿ｌｏａｄ×４オーム）だけ小さくなる。
【００２１】
次に、上述した半導体装置２の検査方法について以下に説明する。
【００２２】
外部装置を用いて、スイッチＳＷが接点ａに切り替えられることを示す切替信号ＣＳをスイッチＳＷに入力する。この場合には、電極パッドＰ３の電圧が負帰還電圧として誤差増幅器３の反転入力端子に入力される。スイッチＳＷを接点ａに接続させた状態で、半導体装置２の出力端子である半田ボール１２における電圧を測定する。
【００２３】
次に、外部装置を用いて、スイッチＳＷが接点ｂに切り替えられることを示す切替信号ＣＳをスイッチＳＷに入力する。この場合には、出力トランジスタ４のドレイン電圧（Ｃ点での電圧）が負帰還電圧として誤差増幅器３の反転入力端子に入力される。スイッチＳＷを接点ｂに接続させた状態で、半導体装置２の出力端子である半田ボール１２における電圧を測定する。
【００２４】
次に、スイッチＳＷを接点ａに接続させた状態での半田ボール１２における電圧と、スイッチＳＷを接点ｂに接続させた状態での半田ボール１２における電圧とを比較して、第２の貫通電極ＴＨ２及び再配線２０のうちのいずれかにおいて断線が発生しているか否かを判定する。ここで、スイッチＳＷを接点ｂに接続させた状態での半田ボール１２における電圧がスイッチＳＷを接点ａに接続させた状態での半田ボール１２における電圧よりも低いときに、第２の貫通電極ＴＨ２及び再配線２０のうちのいずれかにおいて断線が発生している不良品であると判定する。また、スイッチＳＷを接点ｂに接続させた状態での半田ボール１２における電圧とスイッチＳＷを接点ａに接続させた状態での半田ボール１２における電圧とが同一であるときに、第２の貫通電極ＴＨ２及び再配線２０において断線が発生していない良品であると判定する。
【００２５】
以上説明したように、第１の態様に係る半導体装置は、
入力端子に入力される入力電圧を第１の電圧に変換して出力する出力トランジスタを含む半導体チップを実装する半導体装置であって、
上記半導体チップは、上記出力トランジスタの出力端子に接続される第１の電極パッドと、上記出力トランジスタの出力端子に内部抵抗を介して接続される第２の電極パッドとを備え、
上記半導体装置は、上記第１の電極パッドと上記半導体装置の外部端子とを接続する第１の貫通電極及び再配線と、上記第２の電極パッドと上記再配線とを接続する第２の貫通電極とを備え、
上記半導体チップは、
上記第１の電圧と負帰還電圧との誤差電圧を発生し、上記誤差電圧に基づいて上記入力される入力電圧を上記第１の電圧に変換するように上記出力トランジスタを制御する誤差増幅器と、
上記第１の電極パッドでの第２の電圧及び上記第２の電極パッドでの第３の電圧のいずれかを上記負帰還電圧として上記誤差増幅器に選択的に出力する切替部とを備える。
【００２６】
第１の態様に係る半導体装置によれば、出力トランジスタのドレイン電圧もしくは半導体装置の出力端子での電圧のいずれかを負帰還電圧として誤差増幅器に選択的に出力することができる。従って、出力トランジスタにより変換された電圧が低い抵抗を有する再配線を経由して出力端子から出力される第１ルートにおいて断線が発生すると、出力トランジスタにより変換された電圧は内部抵抗を経由して出力端子から出力される（第２ルート）。従って、出力端子での電圧をモニタリングしてこの内部抵抗による電圧降下分を測定することにより上述した第１ルートでの断線を検出することが可能となる。
【００２７】
第２の態様に係る半導体装置は、第１の態様に係る半導体装置において、
上記切替部は、上記半導体装置の外部から入力される切替信号に基づいて、上記第１の電極パッド及び上記第２の電極パッドのいずれかを上記誤差増幅器に接続する。
【００２８】
第２の態様に係る半導体装置によれば、半導体装置の外部から入力される切替信号に基づいて、簡単に断線の有無を判定することができ、異常がない場合には再度外部から信号を入力して製品状態での配線状態に戻すことができる。従って、時間を費やすことなしに断線の有無の検査できるので製造工程におけるスループットを向上させることができる。
【００２９】
第３の態様に係る半導体装置は、第１または２の態様に係る半導体装置において、
上記半導体装置は、チップサイズパッケージもしくはウェハレベルチップサイズパッケージで形成される。
【００３０】
第４の態様に係る半導体装置は、第１〜第３の態様に係る半導体装置において、
上記切替部は、相補性金属酸化膜半導体を用いて構成されるスイッチである。
【００３１】
第４の態様に係る半導体装置によれば、配線上に簡易なスイッチを備えるだけで半導体装置での再配線の断線の有無を判定することが可能となる。従って、半導体チップ内の空きスペースを利用してスイッチを形成することができるので、回路規模及び消費電力の増加を防止することが可能となる。
【００３２】
第５の態様に係る半導体装置の検査方法は、第１の態様に係る半導体装置の検査方法において、
上記第２の電圧を上記負帰還電圧として上記誤差増幅器に出力するように切り替え、上記外部端子での第４の電圧を測定するステップと、
上記第３の電圧を上記負帰還電圧として上記誤差増幅器に出力するように切り替え、上記外部端子での第５の電圧を測定するステップと、
上記第４の電圧と上記第５の電圧とを比較して、上記第２の貫通電極及び上記再配線のうちのいずれかにおいて断線が発生しているか否かを判定するステップとを含む。
【００３３】
第６態様に係る半導体装置の検査方法は、第５の態様に係る半導体装置の検査方法において、
上記第４の電圧が上記第５の電圧よりも低いときに、上記第２の貫通電極及び上記再配線のうちのいずれかにおいて断線が発生している不良品であると判定し、上記第４の電圧と上記第５の電圧とが同一であるときに、上記第２の貫通電極及び上記再配線のうちのいずれかにおいて断線が発生していない良品であると判定する。
【００３４】
また、上述した実施形態では、誤差増幅器３に入力される負帰還電圧の切り替えをスイッチＳＷを用いて説明したが、本開示はこれに限定されない。例えば、スイッチＳＷの代わりにヒューズを用いて誤差増幅器３に入力される負帰還電圧を切り替えてもよい。この場合においても、本実施形態と同様の効果を得ることができる。
【産業上の利用可能性】
【００３５】
以上詳述したように、本開示に係る半導体装置によれば、半導体チップ内にスイッチを備えるだけで半導体装置における再配線の断線を判定することが可能となる。従って、半導体チップ内の配線面積を低減させることが可能となる。
【符号の説明】
【００３６】
１…半導体チップ、
２…半導体装置、
３…誤差増幅器、
４…出力トランジスタ、
５…負荷、
６…電源、
７…第１絶縁層、
８…第２絶縁層、
１０，２０…再配線、
１１，１２…半田ボール、
１５…定電圧回路。
【図１】
0006410144.tif 000002
【図２】
0006410144.tif 000003
【図３】
0006410144.tif 000004
【図４】
0006410144.tif 000005
【図５】
0006410144.tif 000006