(57)【特許請求の範囲】
【請求項１】
ＳｉＣ層と、
ゲート電極と、
前記ＳｉＣ層と前記ゲート電極との間に設けられるゲート絶縁膜と、
前記ＳｉＣ層と前記ゲート絶縁膜との間に設けられ、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素を終端元素として含有する第１の領域と、
前記ＳｉＣ層の前記第１の領域の側に設けられ、２つの酸素がＳｉＣ格子中の炭素位置を占有する構造を有し、前記少なくとも一つの元素の濃度よりも高い酸素濃度を有する第２の領域と、
を備える半導体装置。
【請求項２】
前記ＳｉＣ層はｐ型である請求項１記載の半導体装置。
【請求項３】
前記第１の領域と前記第２の領域の境界と、前記第１の領域の前記少なくとも一つの元素の濃度のピーク位置との距離は５ｎｍ以下である請求項１又は請求項２記載の半導体装置。
【請求項４】
前記第２の領域の酸素濃度が１×１０１６ｃｍ−３以上１×１０２１ｃｍ−３以下である請求項１乃至請求項３いずれか一項記載の半導体装置。
【請求項５】
前記第２の領域にＳｉ−Ｏ−Ｓｉ結合がある請求項１乃至請求項４いずれか一項記載の半導体装置。
【請求項６】
前記第１の領域の前記少なくとも一つの元素のピーク濃度が１×１０１８ｃｍ−３以上１×１０２３ｃｍ−３以下である請求項１乃至請求項５いずれか一項記載の半導体装置。
【請求項７】
前記ゲート絶縁膜はシリコン酸化膜である請求項１乃至請求項６いずれか一項記載の半導体装置。
【請求項８】
前記第１の領域が、前記少なくとも一つの元素の濃度が酸素の濃度よりも高い部分を有する請求項１乃至請求項７いずれか一項記載の半導体装置。
【請求項９】
酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行い、ＳｉＣ層に酸素を含む第２の領域を形成し、
前記第２の領域を形成した後に、前記第２の領域の上に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素を終端元素として含有する第１の領域を形成し、
前記ＳｉＣ層の上にゲート絶縁膜を堆積し、
前記ゲート絶縁膜の上にゲート電極を形成する半導体装置の製造方法。
【請求項１０】
前記第２の領域を形成する前に、前記ＳｉＣ層に膜厚１ｎｍ以上５ｎｍ以下の熱酸化膜を、更に形成する請求項９記載の半導体装置の製造方法。
【請求項１１】
前記ＳｉＣ層はｐ型である請求項９又は請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記第１の領域の形成は、前記ＳｉＣ層の窒化による請求項９乃至請求項１１いずれか一項記載の半導体装置の製造方法。
【請求項１３】
前記第１の熱処理の温度は９００℃以下である請求項９乃至請求項１２いずれか一項記載の半導体装置の製造方法。
【請求項１４】
前記第１の領域の形成の後に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第２の熱処理を、更に行う請求項９乃至請求項１３いずれか一項記載の半導体装置の製造方法。
【請求項１５】
ＳｉＣ層を熱酸化してゲート絶縁膜を形成し、
前記ゲート絶縁膜を形成した後に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行い、前記ＳｉＣ層に酸素を含む第２の領域を形成し、
前記第２の領域を形成した後に、前記ゲート絶縁膜と前記第２の領域の間に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素を終端元素として含有する第１の領域を形成し、
前記ゲート絶縁膜の上にゲート電極を形成する半導体装置の製造方法。
【請求項１６】
前記ＳｉＣ層はｐ型である請求項１５記載の半導体装置の製造方法。
【請求項１７】
前記第１の領域の形成は、前記ＳｉＣ層の窒化による請求項１５又は請求項１６記載の半導体装置の製造方法。
【請求項１８】
前記第１の熱処理の温度は９００℃以下である請求項１５乃至請求項１７いずれか一項記載の半導体装置の製造方法。
【請求項１９】
前記第１の領域の形成の後に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第２の熱処理を、更に行う請求項１５乃至請求項１８いずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
【０００３】
しかし、ＳｉＣを用いてＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を形成する場合、半導体と絶縁膜との間に存在する界面準位等の準位密度がＳｉと比較して大きくなる。このため、電荷の移動度が低下し、ＭＩＳＦＥＴ（Ｍｅａｔｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）のオン抵抗が高くなるという問題がある。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｔ．  Ｈｉｙｏｓｈｉ  ａｎｄ  Ｔ．Ｋｉｍｏｔｏ，“Ｒｅｄｕｃｔｉｏｎ  ｏｆ  Ｄｅｅｐ  Ｌｅｖｅｌｓ  ａｎｄ  Ｉｍｐｒｏｖｅｍｅｎｔ  ｏｆ  Ｃａｒｒｉｅｒ  Ｌｉｆｅｔｉｍｅ  ｉｎ  ｎ−Ｔｙｐｅ  ４Ｈ−ＳｉＣ  ｂｙ  Ｔｈｅｒｍａｌ  Ｏｘｉｄａｔｉｏｎ”，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｅｘｐｒｅｓｓ  ２  （２００９）  ０４１１０１
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、高い移動度の半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、ＳｉＣ層と、ゲート電極と、前記ＳｉＣ層と前記ゲート電極との間に設けられるゲート絶縁膜と、前記ＳｉＣ層と前記ゲート絶縁膜との間に設けられ、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素を終端元素として含有する第１の領域と、
前記ＳｉＣ層の前記第１の領域の側に設けられ、２つの酸素がＳｉＣ格子中の炭素位置を占有する構造を有し、前記少なくとも一つの元素の濃度よりも高い酸素濃度を有する第２の領域と、を備える。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体装置を示す模式断面図。
【図２】第１の実施形態のＳｉＣ半導体の結晶構造を示す図。
【図３】第１の実施形態の半導体装置の元素プロファイルを示す図。
【図４】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図５】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図６】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図７】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図８】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図９】第１の実施形態の半導体装置及び半導体装置の製造方法の作用の説明図。
【図１０】第１の実施形態の半導体装置及び半導体装置の製造方法の作用の説明図。
【図１１】第３の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図１２】第３の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図１３】第３の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図１４】第４の実施形態の半導体装置を示す模式断面図
【図１５】第５の実施形態の半導体装置を示す模式断面図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００９】
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
【００１０】
（第１の実施形態）
本実施形態の半導体装置は、ＳｉＣ層と、ゲート電極と、ＳｉＣ層とゲート電極との間に設けられるゲート絶縁膜と、ＳｉＣ層とゲート絶縁膜との間に設けられ、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素を含有する第１の領域（界面領域）と、ＳｉＣ層の第１の領域側に設けられ、上記元素の濃度よりも高い酸素濃度を有する第２の領域（酸素領域）と、を備える。
【００１１】
以下、便宜上、界面領域（第１の領域）に含有される上記元素を終端元素と称する。
【００１２】
図１は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ１００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ  Ｉｍｐｌａｎｔａｔｉｏｎ  ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
【００１３】
このＭＩＳＦＥＴ１００は、第１と第２の面を有するｎ＋型のＳｉＣ基板１２を備えている。図１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
【００１４】
このＳｉＣ基板１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
【００１５】
図２は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ−ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面と称し｛０００１｝面と表記する。シリコン面にはＳｉ（シリコン）が配列している。
【００１６】
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００−１）面である。（０００−１）面と等価な面を、カーボン面と称し｛０００−１｝面と表記する。カーボン面にはＣ（炭素）が配列している
【００１７】
一方、六角柱の側面（柱面）が、（１−１００）面と等価な面であるＭ面、すなわち｛１−１００｝面である。また、隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるＡ面、すなわち｛１１−２０｝面である。Ｍ面及びＡ面には、Ｓｉ（シリコン）及びＣ（炭素）の双方が配列している。
【００１８】
以下、ＳｉＣ基板１２の第１の面がシリコン面に対し０度以上８度以下傾斜した面、第２の面がカーボン面に対し０度以上８度以下傾斜した面である場合を例に説明する。シリコン面に対し０度以上８度以下傾斜した面、及び、カーボン面に対し０度以上８度以下傾斜した面は、それぞれ、特性上、シリコン面、カーボン面とほぼ同等とみなすことができる。
【００１９】
ＳｉＣ基板１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
【００２０】
ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１５０μｍ以下である。
【００２１】
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型のｐウェル領域１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＩＳＦＥＴ１００のチャネル領域として機能する。
【００２２】
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【００２３】
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【００２４】
ドリフト層１４及びｐウェル領域１６の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、例えば、シリコン酸化膜、シリコン酸窒化膜、又はｈｉｇｈ−ｋ絶縁膜が適用可能である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜を適用することが望ましい。
【００２５】
また、ゲート絶縁膜２８中にＣ（炭素）が過剰に存在すると、信頼性等のデバイス特性に悪影響を与えるトラップ準位の密度が増加する恐れがある。したがって、ゲート絶縁膜２８中のＣ（炭素）の濃度が１×１０１８ｃｍ−３以下であることが望ましい。
【００２６】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えば、ドーピングされたポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
【００２７】
ゲート絶縁膜２８は、ゲート電極３０とｐウェル領域１６との間に設けられる。そして、ｐウェル領域１６とゲート絶縁膜２８との間には、界面領域（第１の領域）４０が設けられる。界面領域４０は、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
【００２８】
界面領域（第１の領域）４０では、終端元素が、ＳｉＣ層表面の炭素原子又はシリコン原子を置換することにより、ＳｉＣ層とゲート絶縁膜２８との間のダングリングボンドを終端している。あるいは、ダングリングボンドに直接結合することによりダングリングボンドを終端している。
【００２９】
界面領域４０とｐウェル領域１６との間には、酸素領域（第２の領域）６０が設けられる。酸素領域６０は、終端元素の濃度よりも高い酸素濃度を備える。
【００３０】
酸素領域６０は、酸素を含有するＳｉＣ層であり、ＭＩＳＦＥＴ１００のチャネル領域として機能する。酸素領域６０は、２つの酸素がＳｉＣ格子中の１つの炭素を置換した構造を備える。この構造を備えることにより、酸素領域６０では、ＳｉＣ層の炭素空孔密度が低減されている。
【００３１】
図３は、本実施形態の半導体装置の元素プロファイルを示す図である。ｐウェル領域（ＳｉＣ層）１６とゲート絶縁膜２８とを含む断面の、酸素と終端元素の濃度プロファイルを示す。
【００３２】
図３に示すように、界面領域４０では、ゲート絶縁膜２８とｐウェル領域（ＳｉＣ層）１６との間で、終端元素の濃度がピークを備える。また、界面領域４０のｐウェル領域１６側に、終端元素の濃度よりも高い酸素濃度を備える酸素領域６０が存在する。上記終端元素は、ｐウェル領域１６とゲート絶縁膜２８との間の界面に偏析している。
【００３３】
ＭＩＳＦＥＴ１００は、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
【００３４】
ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
【００３５】
また、ＳｉＣ基板１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のドレイン電極３６が形成されている。ドレイン電極３６は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
【００３６】
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）あるいはＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
【００３７】
次に、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、ＳｉＣ層の表面に膜厚５ｎｍ以下の熱酸化膜を形成し、ＳｉＣ層を、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行い、ＳｉＣ層に酸素を含む酸素領域を形成し、酸素領域を形成した後に、酸素領域表面に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素を含有する界面領域を形成し、ＳｉＣ層上にゲート絶縁膜を堆積し、ゲート絶縁膜上にゲート電極を形成する。本実施形態の半導体装置の製造方法は、図１に示した半導体装置の製造方法の一例である。
【００３８】
図４−図８は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
【００３９】
まず、シリコン面である第１の面と、カーボン面である第２の面を有するｎ＋型のＳｉＣ基板１２を準備する。次に、ＳｉＣ基板１２の第１の面上に、エピタキシャル成長法により、ｎ−型のドリフト層１４を形成する。ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面となる。
【００４０】
次に、公知のフォトリソグラフィー法とイオン注入法により、ｐ型のｐウェル領域（ＳｉＣ層）１６、ｎ＋型のソース領域１８、及び、ｐ＋型のｐウェルコンタクト領域２０を形成する（図４）。
【００４１】
次に、ｐウェル領域（ＳｉＣ層）１６、ドリフト層１４、ソース領域１８、ｐウェルコンタクト領域２０の表面に膜厚５ｎｍ以下の熱酸化膜６２を形成する（図５）。熱酸化膜６２の膜厚は、０．５ｎｍ以上３ｎｍ以下であることが望ましい。１ｎｍ程度が更に望ましい。熱酸化膜６２の形成は、例えば、８００℃以上１３００℃以下の温度で行われる。この時、界面近傍には炭素欠損が大量に出来ることになる。
【００４２】
次に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行う。第１の熱処理中のＳｉＣの酸化量は、例えば、熱処理時に熱処理炉内にＳｉＣウェハのテストウェハを入れることでモニタすることが可能である。
【００４３】
酸素領域６０は、ｐウェル領域１６と熱酸化膜６２との間に形成される。第１の熱処理により、ｐウェル領域（ＳｉＣ層）１６に酸素を拡散させ、酸素領域６０を形成する（図６）。
【００４４】
第１の熱処理の「ＳｉＣの酸化量が１ｎｍ未満となる条件」とは、実質的にＳｉＣを酸化しない条件である。第１の熱処理は、３００℃以上９００℃以下の温度で行われることが望ましい。また、上限には面方位依存性がある。６時間以上の常圧ドライ酸化をしても１ｎｍを超えて酸化が進まない温度として規定する。Ｃ面では８００℃以下、Ａ面やＭ面では８５０℃以下、Ｓｉ面では９００℃以下の温度で行われることが望ましい。下限については、拡散が早い方が良いので高い方が良い。よって、Ｃ面では７００℃〜８００℃、Ａ面やＭ面では７５０℃以上８５０℃以下、Ｓｉ面では８００℃以上９００℃以下の温度で行われることが望ましい。つまりどの面方位であっても８００℃程度で行われることが望ましいと言える。
【００４５】
次に、酸素領域６０を形成した後に、酸素領域６０表面に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの終端元素を含有する界面領域４０を形成する（図７）。界面領域４０は、酸素領域６０と熱酸化膜６２との間に形成される。
【００４６】
例えば、終端元素がＮ（窒素）の場合、ＮＯ雰囲気中、例えば、１２５０℃以上１３００℃以下の温度で酸素領域６０の表面を窒化し界面領域４０を形成する。Ｎ２Ｏ雰囲気、ＮＨ３雰囲気で窒化処理を行うことも可能である。
【００４７】
また、例えば、終端元素が、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）のいずれかである場合、例えば、酸化膜を５０ｎｍ程度堆積し、その内部に終端元素のイオンをイオン注入し、熱拡散によりＳｉＣと酸化膜との界面に導入し界面領域４０を形成する。その後、堆積酸化膜はエッチングにより取り去る。
【００４８】
また、例えば、終端元素が、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の場合は、例えば、ＨやＦを含む雰囲気中で熱処理をすることにより、界面領域４０を形成する。
【００４９】
次に、界面領域４０の形成後、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第２の熱処理を行うことが望ましい。第２の熱処理は、実質的にＳｉＣを酸化しない条件である。第２の熱処理は、３００℃以上９００℃以下の温度で行われることが望ましい。
【００５０】
次に、ｐウェル領域（ＳｉＣ層）１６上の熱酸化膜６２表面に、ゲート絶縁膜２８を堆積する（図８）。ゲート絶縁膜２８は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成されるシリコン酸化膜である。
【００５１】
ゲート絶縁膜２８の形成後に、ゲート絶縁膜２８のデンシファイのためのアニールを行っても構わない。アニールは、例えば、窒素やアルゴン等の不活性ガス雰囲気下で行われる。
【００５２】
次に、公知の方法で、ゲート絶縁膜２８上にゲート電極３０を形成する。ゲート電極３０は、例えば、ＬＰＣＶＤ法により形成されるドーピングされたポリシリコンである。
【００５３】
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１に示す本実施形態のＭＩＳＦＥＴ１００が製造される。
【００５４】
なお、図１におけるゲート絶縁膜２８は、熱酸化膜６２を含んでいる。
【００５５】
以下、本実施形態の半導体装置及び半導体装置の製造方法の作用及び効果について説明する。
【００５６】
図９は、本実施形態の半導体装置及び半導体装置の製造方法の作用の説明図である。第１原理計算に基づく、ＳｉＣを酸化する場合の炭素空孔の形成機構を示す。
【００５７】
ＳｉＣ表面から酸素（Ｏ）がＳｉＣ中に供給されると、ＳｉＣ格子中の炭素（Ｃ）と酸素が結合して一酸化炭素（ＣＯ）が生成される。結果として、炭素空孔が形成される（図９（ａ））。この炭素空孔形成機構を第１の炭素空孔形成モードと称する。
【００５８】
そして、炭素空孔と２個の酸素が共存する場合、炭素空孔を２個の酸素で置換した構造がエネルギー的に安定することが第１原理計算により明らかになった（図９（ｂ））。ＳｉＣ格子中にＳｉ−Ｏ−Ｓｉ結合が形成されている。炭素空孔を２個の酸素で置換することにより、８．２ｅＶと大きなエネルギー利得が得られる。
【００５９】
図９（ｂ）に示す構造は、エネルギー的に安定であるが、例えば、高温でＳｉＣの酸化が進むと、ＳｉＣ中に２個の酸素が存在する構造は体積が大きいため周囲に歪を与える。この歪を解消するために、ＳｉＣ格子中の炭素が、格子間に放出され格子間炭素となる。結果として、炭素空孔が形成される（図９（ｃ））。この炭素空孔形成機構を第２の炭素空孔形成モードと称する。
【００６０】
ＳｉＣを酸化して酸化膜を形成する場合には、第１の炭素空孔形成モードと第２の炭素空孔形成モードの２つのモードにより、酸化膜直下のＳｉＣ中に炭素空孔が形成され得ることが明らかになった。
【００６１】
図１０は、本実施形態の半導体装置及び半導体装置の製造方法の作用の説明図である。図１０（ａ）がＳｉＣ格子中に炭素空孔がある場合のバンド図、図１０（ｂ）がＳｉＣ格子中の炭素を２個の酸素で置換した場合のバンド図である。
【００６２】
図１０（ａ）に示すように、炭素空孔が存在する場合は、バンドギャップにギャップ中状態が形成される。このギャップ中状態が相互作用することにより、バンドギャップの伝導帯の下端側、及び、価電子帯の上端側に局在状態が形成される。
【００６３】
図１０（ｂ）に示すように、ＳｉＣ格子中の炭素を２個の酸素で置換した場合は、ギャップ中状態が消滅する。したがって、バンドギャップ中の局在状態が形成されることもない。
【００６４】
ＭＩＳＦＥＴのチャネル領域に炭素空孔が存在すると、特に、伝導帯の下端側の局在準位が、電子のトラップとして機能する。このため、電子の移動度が低下すると考えられる。
【００６５】
ＭＩＳＦＥＴのチャネル領域の炭素空孔は、ＳｉＣのエピタキシャル成長、ＳｉＣ中へのイオン注入、あるいは、ＳｉＣの酸化等により形成される。
【００６６】
本実施形態のＭＩＳＦＥＴ１００は、ゲート絶縁膜２８直下のｐウェル領域１６に、酸素領域６０を設ける。言い換えれば、チャネル領域となるＳｉＣ層に酸素領域６０を設ける。
【００６７】
酸素領域６０では、炭素空孔を２個の原子によって置換することで、炭素空孔の密度が低減されている。したがって、電子の移動度の低下が抑制され、高い移動度のＭＩＳＦＥＴ１００が実現される。
【００６８】
酸素領域６０は、キャリアが移動するチャネル領域として機能する観点から、ゲート絶縁膜２８の直下の浅い領域に存在することが望ましい。この観点から、界面領域４０と酸素領域６０の境界と、界面領域４０の元素の濃度のピーク位置との距離（図３中のｄ）は５ｎｍ以下であることが望ましい。界面領域４０の元素の濃度のピーク位置との距離は、例えば、ＡＦＭ（Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）で測定することが可能である。Ａｔｏｍ  ｐｒｏｂｅにより終端物質や酸素の分布を詳細に測定することも可能である。
【００６９】
また、酸素領域６０の酸素濃度は、１×１０１６ｃｍ−３以上１×１０２１ｃｍ−３以下であることが望ましい。上記範囲を下回ると、十分に移動度の低下を抑制できない恐れがある。また、上記範囲を上回ると、ＳｉＣの歪が大きくなり炭素空孔密度が高くなり、十分に移動度の低下を抑制できない恐れがある。酸素領域６０の酸素濃度は、１×１０１７ｃｍ−３以上１×１０２０ｃｍ−３以下であることがより望ましい。チャネル形成方法を最適化した時、チャネルに形成される炭素欠損の濃度を５×１０１６ｃｍ−３以上５×１０２０ｃｍ−３以下に調整することが可能である。チャネルに形成された炭素欠損に二つの酸素を導入した濃度が最適である。下限については、炭素欠損量の下限の１０％程度あれば効果がみられることから、１×１０１６ｃｍ−３以上となり、１×１０１７ｃｍ−３以上が理想的である。上限についても、上限の１０％程度あれば効果がみられるので、１×１０２０ｃｍ−３以下で有効である。更に上限濃度に達した炭素欠陥の全てに酸素を二つ導入した場合である１×１０２１ｃｍ−３が上限と考えて良い。酸素領域６０の酸素濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で、測定することが可能である。
【００７０】
そして、酸素領域６０にＳｉ−Ｏ−Ｓｉ結合があることが望ましい。Ｓｉ−Ｏ−Ｓｉ結合があるか否かは、ＸＰＳ（Ｘ−ｒａｙ  Ｐｈｏｔｏｅｌｅｃｔｒｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）、又はＦＴ−ＩＲ装置（Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ  Ｉｎｆｒａｒｅｄ  Ｓｐｅｃｔｒｏｍｅｔｅｒ）で測定することにより判断することが可能である。
【００７１】
また、酸素領域６０中の酸素がＳｉＣ格子の炭素を置換していることが望ましい。酸素領域６０中の酸素がＳｉＣ格子の炭素を置換しているか否かは、ＸＰＳ、又はＦＴ−ＩＲ装置で判断することが可能である。
【００７２】
更に、本実施形態のＭＩＳＦＥＴ１００は、界面領域４０で、終端元素により、ダングリングボンドが終端され、ダングリングボンドの密度も低減されている。したがって、電子の移動度の低下が抑制され、高い移動度のＭＩＳＦＥＴ１００が実現される。
【００７３】
界面領域４０の厚さは、５ｎｍ以下であることが望ましい。３ｎｍ以下であることがより望ましく、１ｎｍ以下であることが更に望ましい。ＳｉＣ基板の最表面元素の置換、或いは最表面元素のダングリングボンドへの吸着により終端されるので、究極的には０．２５ｎｍ以下にすることが最も好ましい。界面領域４０の厚さは、上記終端元素の濃度分布が示すピークの半値全幅で規定される。界面領域４０の厚さは、例えば、ＡＦＭで測定することが可能である。或いはＡＴＯＭ  Ｐｒｏｂｅにより終端物質の分布を測定することが可能である。
【００７４】
界面領域４０の終端元素のピーク濃度は、１×１０１８ｃｍ−３以上１×１０２３ｃｍ−３以下であることが望ましい。１×１０２１ｃｍ−３以上５×１０２２ｃｍ−３以下であることがより望ましい。面密度にすると１×１０１２ｃｍ−２以上２．５×１０１５ｃｍ−２以下であることが望ましく、１×１０１４ｃｍ−２以上１．３×１０１５ｃｍ−２以下であることが更に望ましい。界面領域４０の終端元素のピーク濃度は、例えば、ＳＩＭＳで、測定することが可能である。
【００７５】
界面領域４０の終端元素は、終端構造の安定性が高いＮ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）であることが望ましい。特にＣ面ではＮが望ましく、Ｓｉ面ではＰ、Ａｓ、Ｓｂの少なくとも一つが望ましく、Ａ面、Ｍ面ではＰ、Ａｓ、Ｓｂの少なくとも一つとＮの組み合わせが望ましい。
【００７６】
本実施形態のＭＩＳＦＥＴ１００の製造方法では、酸素を含有する雰囲気中、実質的にＳｉＣの酸化が進行しない条件で、酸素領域６０を形成する。すなわち、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行う。例えば、３００℃以上９００℃以下の低い温度で熱処理を行う。
【００７７】
酸素を含有する雰囲気中、実質的にＳｉＣの酸化が進行しない条件で、熱処理を行うことにより、ＳｉＣ中への酸素の過剰供給を抑制する。したがって、上記第１及び第２の炭素空孔形成モードによる炭素空孔形成が抑制される。そして、適度に供給される酸素により、ＳｉＣ中に存在する炭素空孔を２つの酸素で置換し、ＳｉＣ中の炭素空孔を低減する。
【００７８】
なお、シリコン面と比較して、酸化速度が速いカーボン面にＭＩＳ構造を形成する場合には、第１及び第２の熱処理は、例えば、３００℃以上８００℃以下で行うことが望ましい。Ａ面やＭ面の酸化速度は、シリコン面とカーボン面との間となる。したがって、例えば、３００℃以上８５０℃以下で行うことが望ましい。
【００７９】
また、本実施形態のＭＩＳＦＥＴ１００の製造方法では、界面領域４０の形成前に、酸素領域６０の形成を行う。このため、界面領域４０の形成時には、ＳｉＣ表面直下の炭素空孔は酸素によって置換され消滅している。したがって、特に、ＳｉＣの炭素を置換するタイプの終端元素が、ＳｉＣ中に拡散することが抑制される。
【００８０】
例えば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）等の元素は、ＳｉＣの炭素を置換してドナーとなる。このため、ＭＩＳＦＥＴの閾値変動の要因となる。本実施形態の製造方法によれば、ドナーとなる終端元素のチャネル領域中への拡散が抑制され、閾値の安定したＭＩＳＦＥＴが実現される。
【００８１】
また、界面領域４０を形成した後、更に、酸素を含有する雰囲気中、実質的にＳｉＣの酸化が進行しない条件で、第２の熱処理を行うことが望ましい。第２の熱処理により、界面領域４０形成のための熱処理やイオン注入等により新たに生じた炭素空孔を消滅させることが可能となる。
【００８２】
また、本実施形態では、ゲート絶縁膜２８を主として、堆積膜により形成する。したがって、ゲート絶縁膜２８を熱酸化により形成する場合と比較して、上記第１及び第２の炭素空孔形成モードによる炭素空孔形成が抑制される。したがって、ゲート絶縁膜２８中の炭素濃度が低減される。したがって、ゲート絶縁膜２８のリーク特性及び信頼性が向上する。
【００８３】
また、本実施形態では、酸素領域６０及び界面領域４０の形成前に、薄い熱酸化膜６２を形成する。これにより、酸素領域６０及び界面領域４０の形成を安定して行うことが可能となる。
【００８４】
以上、本実施形態によれば、高い移動度を備えるＭＩＳＦＥＴが実現される。したがって、低オン抵抗で低損失なＭＩＳＦＥＴが実現される。また、閾値の安定したＭＩＳＦＥＴが実現される。
【００８５】
（第２の実施形態）
本実施形態の半導体装置の製造方法は、酸素領域を形成する前に、ＳｉＣ層の表面に膜厚５ｎｍ以下の熱酸化膜を形成しないこと以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
【００８６】
本実施形態では、第１の実施形態と同様、ｐ型のｐウェル領域１６、ｎ＋型のソース領域１８、及び、ｐ＋型のｐウェルコンタクト領域２０を形成する（図４）。
【００８７】
次に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行い、ｐウェル領域１６、ソース領域１８、及び、ｐウェルコンタクト領域２０の表面に、酸素領域６０を形成する。以後、第１の実施形態と同様の方法でＭＩＳＦＥＴを製造する。  
【００８８】
本実施形態によれば、高い移動度を備えるＭＩＳＦＥＴが実現される。したがって、低オン抵抗で低損失なＭＩＳＦＥＴが実現される。また、第１の実施形態と比較して、簡易なプロセスでＭＩＳＦＥＴを製造することが可能である。
【００８９】
（第３の実施形態）
本実施形態の半導体装置の製造方法は、ＳｉＣ層を熱酸化してゲート絶縁膜を形成し、ゲート絶縁膜を形成した後に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行い、ＳｉＣ層に酸素を含む酸素領域を形成し、酸素領域を形成した後に、酸素領域表面に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素を含有する界面領域を形成し、ゲート絶縁膜上にゲート電極を形成する。酸素領域形成前に、ゲート絶縁膜を熱酸化により形成すること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
【００９０】
本実施形態では、第１の実施形態の同様、ｐ型のｐウェル領域１６、ｎ＋型のソース領域１８、及び、ｐ＋型のｐウェルコンタクト領域２０を形成する（図４）。
【００９１】
次に、ｐウェル領域（ＳｉＣ層）１６、ドリフト層１４、ソース領域１８、ｐウェルコンタクト領域２０を熱酸化して、ゲート絶縁膜２８を形成する（図１１）。熱酸化は、例えば、１２００℃以上１４００℃以下、より好ましくは１２５０℃以上１３５０℃以下の温度で行う。
【００９２】
次に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行い、ｐウェル領域１６、ソース領域１８、及び、ｐウェルコンタクト領域２０の表面に、酸素領域６０を形成する（図１２）。
【００９３】
次に、酸素領域６０を形成した後に、酸素領域６０表面に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの終端元素を含有する界面領域４０を形成する（図１３）。界面領域４０は、酸素領域６０とゲート絶縁膜２８との間に形成される。
【００９４】
以後、第１の実施形態と同様の方法でＭＩＳＦＥＴを製造する。  
【００９５】
本実施形態によれば、高い移動度を備えるＭＩＳＦＥＴが実現される。したがって、低オン抵抗で低損失なＭＩＳＦＥＴが実現される。また、第１の実施形態と比較して、簡易なプロセスでＭＩＳＦＥＴを製造することが可能である。
【００９６】
（第４の実施形態）
本実施形態の半導体装置は、トレンチゲート型のＭＩＳＦＥＴであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【００９７】
図１４は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ２００は、ゲート絶縁膜及びゲート電極がトレンチ内に設けられたトレンチゲート型のＭＩＳＦＥＴである。
【００９８】
このＭＩＳＦＥＴ２００は、第１と第２の面を有するｎ＋型のＳｉＣ基板１２を備えている。図１４においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
【００９９】
このＳｉＣ基板１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
【０１００】
ＳｉＣ基板１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のＳｉＣ層（ドリフト層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１２上にエピタキシャル成長により形成されたエピタキシャル成長層である。
【０１０１】
ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１５０μｍ以下である。
【０１０２】
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型のｐウェル領域（ＳｉＣ層）１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＩＳＦＥＴ２００のチャネル領域として機能する。
【０１０３】
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【０１０４】
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【０１０５】
ドリフト層１４の表面からＳｉＣ基板１２に向かう方向にトレンチ５０が設けられる。トレンチ５０の内壁面は、例えば、Ｍ面又はＡ面となっている。
【０１０６】
トレンチ５０内のドリフト層１４、ｐウェル領域１６及びソース領域１８の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁膜２８を有している。
【０１０７】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。トレンチ５０側面のソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＭＩＳＦＥＴ２００のチャネル領域として機能する。
【０１０８】
ゲート絶縁膜２８は、ゲート電極３０と、ｐウェル領域１６との間に設けられる。そして、ｐウェル領域１６とゲート絶縁膜２８との間には、界面領域４０が設けられる。
【０１０９】
界面領域４０は、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
【０１１０】
界面領域４０とｐウェル領域１６との間には、酸素領域６０が設けられる。酸素領域６０は、終端元素の濃度よりも高い酸素濃度を備える。
【０１１１】
そして、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。また、ＳｉＣ基板１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のドレイン電極３６が形成されている。
【０１１２】
本実施形態によれば、酸素領域６０と界面領域４０が存在することにより第１の実施形態と同様の効果を得ることが可能である。更に、トレンチゲート構造を採用することにより、ＭＩＳＦＥＴの集積度を向上させること、ＪＦＥＴ領域を無くしたことにより導電損失を低減することが可能となる。
【０１１３】
（第５の実施形態）
本実施形態の半導体装置は、ＭＩＳＦＥＴではなく、ＩＧＢＴであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【０１１４】
図１５は、本実施形態の半導体装置であるＩＧＢＴの構成を示す模式断面図である。
【０１１５】
このＩＧＢＴ３００は、第１と第２の面を有するｐ＋型のＳｉＣ基板１１２を備えている。図１５においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
【０１１６】
このＳｉＣ基板１１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＡｌ（アルミニウム）をｐ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
【０１１７】
以下、ＳｉＣ基板１１２の第１の面がシリコン面に対し０度以上８度以下傾斜した面、第２の面がカーボン面に対し０度以上８度以下傾斜した面である場合を例に説明する。シリコン面に対し０度以上５度以下傾斜した面、及び、カーボン面に対し０度以上５度以下傾斜した面は、それぞれ、特性上、シリコン面、カーボン面とほぼ同等とみなすことができる。
【０１１８】
ＳｉＣ基板１１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のＳｉＣ層（ドリフト層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１１２上にエピタキシャル成長により形成されたエピタキシャル成長層である。
【０１１９】
ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１５０μｍ以下である。
【０１２０】
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型のｐウェル領域（ＳｉＣ層）１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＩＧＢＴ３００のチャネル領域として機能する。
【０１２１】
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のエミッタ領域１１８が形成されている。エミッタ領域１１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【０１２２】
また、ｐウェル領域１６の一部表面であって、エミッタ領域１１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【０１２３】
ドリフト層１４及びｐウェル領域１６の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、例えば、シリコン酸化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜を提供することが望ましい。
【０１２４】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
【０１２５】
ゲート電極３０下のソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＩＧＢＴ３００のチャネル領域として機能する。
【０１２６】
ゲート絶縁膜２８は、ゲート電極３０と、ｐウェル領域１６との間に設けられる。そして、ｐウェル領域１６とゲート絶縁膜２８との間には、界面領域４０が設けられる。
【０１２７】
界面領域４０は、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
【０１２８】
界面領域４０とｐウェル領域１６との間には、酸素領域６０が設けられる。酸素領域６０は、終端元素の濃度よりも高い酸素濃度を備える。
【０１２９】
そして、エミッタ領域１１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のエミッタ電極１３４を備えている。エミッタ電極１３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
【０１３０】
エミッタ電極１３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
【０１３１】
また、ＳｉＣ基板１１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のコレクタ電極１３６が形成されている。コレクタ電極１３６は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
【０１３２】
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）あるいはＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
【０１３３】
本実施形態によれば、酸素領域６０と界面領域４０が存在することにより第１の実施形態と同様の作用及び効果を得ることが可能である。したがって、したがって、低オン抵抗で低損失なＩＧＢＴが実現される。また、閾値の安定したＩＧＢＴが実現される。
【０１３４】
以上、実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
【０１３５】
また、実施形態では電子をキャリアとするＭＩＳ構造を例に説明したが、例えば、チャネル領域のＳｉＣ層をｎ型として、正孔をキャリアとするＭＩＳ構造に本発明を適用することも可能である。
【０１３６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１３７】
１４      ドリフト層
１６      ｐウェル領域（ＳｉＣ層）
２８      ゲート絶縁膜
３０      ゲート電極
４０      界面領域（第１の領域）
６０      酸素領域（第２の領域）
６２      熱酸化膜
１００    ＭＩＳＦＥＴ（半導体装置）
２００    ＭＩＳＦＥＴ（半導体装置）
３００    ＩＧＢＴ（半導体装置）
【図１】
0006305294.tif 000002
【図２】
0006305294.tif 000003
【図３】
0006305294.tif 000004
【図４】
0006305294.tif 000005
【図５】
0006305294.tif 000006
【図６】
0006305294.tif 000007
【図７】
0006305294.tif 000008
【図８】
0006305294.tif 000009
【図９】
0006305294.tif 000010
【図１０】
0006305294.tif 000011
【図１１】
0006305294.tif 000012
【図１２】
0006305294.tif 000013
【図１３】
0006305294.tif 000014
【図１４】
0006305294.tif 000015
【図１５】
0006305294.tif 000016