(57)【特許請求の範囲】
【請求項１】
トランス（１１）と、
二値レベルで変化する入力信号が第１レベルを示す期間に、前記トランスの１次側コイル（Ｌ１）に一方向の電流を流すパルス信号を、前記入力信号の変化周期よりも速い周期で発生させ、
前記入力信号が第２レベルを示す期間に、前記１次側コイルに前記方向とは逆方向の電流を流すパルス信号を、前記入力信号の変化周期よりも速い周期で発生させる１次側回路（１２）と、
前記トランスの２次側コイル（Ｌ２）に発生する極性が異なる電圧に応じて前記第１及び第２レベルを判別することで、前記入力信号を再生する２次側回路（１３）とを備え、
前記１次側回路は、前記入力信号が第１レベルを示す期間と第２レベルを示す期間とで、前記パルス信号を発生させる周期を変化させる信号伝達回路。
【請求項２】
前記１次側回路は、前記入力信号の変化周期よりも速い周期の第１クロック信号を出力する発振回路と、
前記第１クロック信号を分周して第２クロック信号を出力する分周器（１７）と、
前記入力信号が第１レベルを示す期間だけ、前記第１又は第２クロック信号の一方を出力させるようにゲート制御する第１論理回路（１４及び１５，１６）と、
前記入力信号が第２レベルを示す期間だけ、前記第１又は第２クロック信号の他方を出力させるようにゲート制御する第２論理回路（１６，１４及び１５）と、
各出力端子が前記１次側コイルの両端に接続されるＨブリッジ回路（２０）と、
前記第１論理回路を介して出力されるクロック信号の一方の変化エッジに同期して、前記Ｈブリッジ回路により前記１次側コイルに前記一方向の電流を流すパルス信号を発生させるため、前記Ｈブリッジ回路を構成するスイッチング素子（２１，２２）に第１オン信号を出力する第１オン信号出力回路（１８（Ｐ１）−１９（Ｎ１），１８（Ｐ２）−１９（Ｎ２））と、
前記第２論理回路を介して出力されるクロック信号の一方の変化エッジに同期して、前記Ｈブリッジ回路により前記１次側コイルに前記逆方向の電流を流すパルス信号を発生させるため、前記Ｈブリッジ回路を構成するスイッチング素子に第２オン信号を出力する第２オン信号出力回路（１８（Ｐ２）−１９（Ｎ２），１８（Ｐ１）−１９（Ｎ１））とを備えることを特徴とする請求項１記載の信号伝達回路。
【請求項３】
トランス（１１）と、
二値レベルで変化する入力信号が第１レベルを示す際に、前記トランスの１次側コイル（Ｌ１）に一方向の電流を流すようにパルス信号を発生させ、
前記入力信号が第２レベルを示す期間に、前記１次側コイルに前記方向とは逆方向の電流を流すパルス信号を、前記入力信号の変化周期よりも速い周期で発生させる１次側回路（３２）と、
前記トランスの２次側コイルに発生する極性が異なる電圧に応じて前記第１及び第２レベルを判別することで、前記入力信号を再生する２次側回路（１３）とを備え、
前記１次側回路は、前記入力信号の変化周期よりも速い周期のクロック信号を出力する発振回路と、
前記入力信号のレベルを反転させた反転信号を出力する反転信号出力回路（１４）と、
前記入力信号が第２レベルを示す期間だけ、前記クロック信号を出力させるようにゲート制御する論理回路（１５）と、
各出力端子が前記１次側コイルの両端に接続されるＨブリッジ回路（２０）と、
前記入力信号の一方の変化エッジに同期して、前記Ｈブリッジ回路により前記１次側コイルに前記一方向の電流を流すパルス信号を発生させるため、前記Ｈブリッジ回路を構成するスイッチング素子（２１，２２）に第１オン信号を出力する第１オン信号出力回路（１８（Ｐ１）−１９（Ｎ１））と、
前記論理回路を介して出力されるクロック信号の一方の変化エッジに同期して、前記Ｈブリッジ回路により前記１次側コイルに前記逆方向の電流を流すパルス信号を発生させるため、前記Ｈブリッジ回路を構成するスイッチング素子に第２オン信号を出力する第２オン信号出力回路（１８（Ｐ２）−１９（Ｎ２））とを備える信号伝達回路。
【請求項４】
前記２次側回路は、前記２次側コイルに発生する電圧が一方の極性を示す際に、セット信号を発生させるセット信号発生回路（２４Ｒ）と、
前記２次側コイルに発生する電圧が他方の極性を示す際に、リセット信号を発生させるリセット信号発生回路（２４Ｆ）と、
前記セット信号及び前記リセット信号が入力されるＲＳフリップフロップ（２７）とを備える請求項１から３の何れか一項に記載の信号伝達回路。
【請求項５】
請求項１から４の何れか一項に記載の信号伝達回路を備え、
この信号伝達回路の２次側回路により再生された入力信号により、スイッチング素子（３）を駆動制御するスイッチング素子の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスの１次側に入力される信号を２次側に伝達する信号伝達回路，及びその信号伝達回路を備えるスイッチング素子の駆動装置に関する。
【背景技術】
【０００２】
例えばモータを駆動するインバータ回路のような駆動回路では、駆動信号をスイッチング素子に絶縁した状態で伝達するため、オンチップトランスフォーマを備えて小型で遅延時間が短い信号伝達回路を用いる場合がある（例えば特許文献１，２参照）。また、上記のような駆動回路については、上下アームの短絡によって過電流が流れ、スイッチング素子等が破壊されることを防止するため、ノイズが印加された場合でも誤動作しないことが要求されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１１−０５５６１１号公報
【特許文献２】特表２０１１−０９２８６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示がある構成ではノイズ耐性は確保されているが、フィードバックトランスが必要であるため回路規模が大きくなってしまう。また、特許文献２では、コモンモード電圧に起因するノイズ電圧の発生を抑制可能な構成を、比較的小規模な回路により実現している。しかしながら、定常動作時においてノイズが印加されると伝達した信号のレベルが反転する可能性が有り、ノイズ耐性が不十分である。
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的は、ノイズ耐性を確保しつつ小さい回路規模で、入力信号を絶縁して伝達可能な信号伝達回路，及びその信号伝達回路を備えるスイッチング素子の駆動装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の信号伝達回路によれば、１次側回路は、二値レベルで変化する入力信号が第１レベルを示す期間に、トランスの１次側コイルに一方向の電流を流すパルス信号を入力信号の変化周期よりも速い周期で発生させる。また、入力信号が第２レベルを示す期間に、１次側コイルに前記方向とは逆方向の電流を流すパルス信号を、同じく入力信号の変化周期よりも速い周期で発生させる。そして、２次側回路は、トランスの２次側コイルに発生する極性が異なる電圧に応じて第１及び第２レベルを判別することで、入力信号を再生する。
【０００７】
このように構成すれば、入力信号が第１又は第２レベルを示している期間にノイズの影響により前記レベルが反転した場合でも、トランスの２次側コイルには、１次側回路が前記第１又は第２レベルに応じて発生させたより速い周期のパルス信号に基づく電流が繰り返し流れ、その電流に応じた極性の電圧が発生する。
【０００８】
そして、２次側回路は、前記電圧の極性に応じて入力信号を再生するので、反転したレベルを短時間内に本来の第１又は第２レベルに復帰させる。したがって、トランスを用いて１次側，２次側間の電気的絶縁を図りつつ、ノイズによりレベルが反転したことに伴う影響を低減して、入力信号を用いた制御を本来の状態により早く復帰させることが可能になる。
【０００９】
また、請求項１記載の信号伝達回路によれば、１次側回路は、入力信号が第１レベルを示す期間と第２レベルを示す期間とで、パルス信号を発生させる周期を変化させる。例えば、２次側回路により再生された入力信号を用いてスイッチング素子のオンオフ制御を行うことを想定する。この場合、スイッチング素子は、入力信号が示す二値レベルの何れか一方でオンし、他方でオフする。そして、一般に、（１）オン状態のスイッチング素子がノイズの影響を受けてターンオフする方が、（２）オフ状態のスイッチング素子がターンオンするケースよりも安全性が高いと言える。例えば、２つのスイッチング素子が直列に接続されている場合、（２）のケースでは短絡電流が流れる可能性が有るからである。
【００１０】
したがって、（２）のケースに対応するレベルについて発生させるパルス信号の周期は相対的に速くすることで、入力信号を本来のレベルに迅速に復帰させ、（１）のケースに対応するレベルについて発生させるパルス信号の周期は相対的に遅くすることで、消費電力を低減できる。
【００１１】
請求項３記載の信号伝達回路によれば、１次側回路は、二値レベルで変化する入力信号が第１レベルを示す期間に、トランスの１次側コイルに一方向の電流を流すようにパルス信号を発生させる。また、入力信号が第２レベルを示す期間に、１次側コイルに前記方向とは逆方向の電流を流すパルス信号を、同じく入力信号の変化周期よりも速い周期で発生させる。そして、２次側回路は、トランスの２次側コイルに発生する極性が異なる電圧に応じて第１及び第２レベルを判別することで、入力信号を再生する。
【００１２】
ここで、請求項１について説明のため用いた例示を請求項３に適用した場合は、第１レベルでスイッチング素子をオンさせ、第２レベルでスイッチング素子をオフさせるようにする。これにより、スイッチング素子がオンしている期間の入力信号は１次側回路により変調されないので、その期間内にノイズの影響を受けて信号レベルが反転するとスイッチング素子はターンオフして、入力信号が次に第１レベルを示すまでターンオンしない。この状態を許容できる場合は、消費電力を低減する効果を請求項１以上に得ることができる。そして、信号が第２レベルを示す期間については、請求項１と同様の効果が得られる。
また、請求項３記載の信号伝達回路によれば、前記１次側回路は、前記入力信号の変化周期よりも速い周期のクロック信号を出力する発振回路と、前記入力信号のレベルを反転させた反転信号を出力する反転信号出力回路と、前記入力信号が第２レベルを示す期間だけ、前記クロック信号を出力させるようにゲート制御する論理回路と、各出力端子が前記１次側コイルの両端に接続されるＨブリッジ回路と、前記入力信号の一方の変化エッジに同期して、前記Ｈブリッジ回路により前記１次側コイルに前記一方向の電流を流すパルス信号を発生させるため、前記Ｈブリッジ回路を構成するスイッチング素子に第１オン信号を出力する第１オン信号出力回路と、前記論理回路を介して出力されるクロック信号の一方の変化エッジに同期して、前記Ｈブリッジ回路により前記１次側コイルに前記逆方向の電流を流すパルス信号を発生させるため、前記Ｈブリッジ回路を構成するスイッチング素子に第２オン信号を出力する第２オン信号出力回路とを備える。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態であり、信号伝達回路の電気的構成を示す図
【図２】信号伝達回路を含むモータ駆動回路の構成を概略的に示す図
【図３】信号伝達回路の動作を示す詳細なタイミングチャート
【図４】信号伝達回路の動作を示す概略的なタイミングチャート
【図５】従来技術である信号伝達回路の電気的構成を示す図
【図６】従来技術の動作を示す各波形のシミュレーション結果を示す図
【図７】第１実施形態について、入力信号ＤＩＮがハイレベルを示す期間に出力するパルス周期を０．５μ秒とした場合の各信号波形のシミュレーション結果を示す図
【図８】同パルス周期を１．０μ秒とした場合の各信号波形のシミュレーション結果を示す図
【図９】同パルス周期を２．０μ秒とした場合の各信号波形のシミュレーション結果を示す図
【図１０】従来技術と、図７から図９に示す場合との消費電流を比較した図
【図１１】第２実施形態であり、信号伝達回路の電気的構成を示す図
【図１２】信号伝達回路の動作を示す詳細なタイミングチャート
【発明を実施するための形態】
【００１４】
（第１実施形態）
図２に示すように、インバータ回路１は、６個のＩＧＢＴ２Ｕ，２Ｖ，２Ｗ，２Ｘ，２Ｙ，２Ｚ（スイッチング素子）を３相ブリッジ接続して構成されている。各ＩＧＢＴ２（Ｕ〜Ｚ）のコレクタ，エミッタ間には、フリーホイールダイオード３（Ｕ〜Ｚ）がそれぞれ接続されている。インバータ回路１の直流母線４＋、４−間には、平滑コンデンサ５が接続されており、図示しない直流電源より供給される直流電圧が印加されている。インバータ回路１の各相出力端子は、３相モータ６の図示しない各相固定子コイルにそれぞれ接続されている。そして、各ＩＧＢＴ２（Ｕ〜Ｚ）のゲートには、信号伝達回路７（Ｕ〜Ｚ）を介してゲート信号ＤＯＵＴ（Ｕ〜Ｚ）が入力されている。
【００１５】
図１に示すように、信号伝達回路７（駆動装置）は、トランス１１と、このトランス１１の１次側コイルＬ１に接続される１次側回路１２と、同２次側コイルＬ２に接続される２次側回路１３とを備えている。１次側回路１２において、入力信号ＤＩＮは、ＮＯＴゲート１４（第２論理回路）を介してＡＮＤゲート１５（第２論理回路）の入力端子の一方に入力されていると共に、もう１つのＡＮＤゲート１６（第１論理回路）の入力端子の一方に直接入力されている。入力信号ＤＩＮは、所定の周波数でハイ，ローの二値レベルに変化する信号であり、ここでハイレベルを「第１レベル」とすれば、ローレベルが「第２レベル」となる。
【００１６】
図示しない発振回路より供給されるクロック信号ＣＬＫ（第１クロック信号）は、ＡＮＤゲート１５の入力端子の他方に入力されていると共に、分周器１７を介してＡＮＤゲート１６の入力端子の他方に入力されている。尚、クロック信号ＣＬＫの周波数は、入力信号ＤＩＮの周波数（例えばｋＨｚオーダー）よりも十分高く設定されている（例えばＭＨｚオーダー）。
【００１７】
ＡＮＤゲート１５の出力端子は、パルス発生回路１８（Ｐ２）及び１９（Ｎ２）（第２オン信号出力回路）の各入力端子に接続されており、ＡＮＤゲート１６の出力端子は、パルス発生回路１８（Ｐ１）及び１９（Ｎ１）（第１オン信号出力回路）の各入力端子に接続されている。パルス発生回路１８は、入力される信号の立上りエッジ（変化エッジ）をトリガとしてローレベルパルスをワンショットで出力する。また、パルス発生回路１９は、同じく入力信号の立上りエッジをトリガとして、ハイレベルパルスをワンショットで出力する。そして、前者のローレベルパルス幅は、後者のハイレベルパルス幅よりも狭くなるように設定されている。
【００１８】
Ｈブリッジ回路２０は、ＰチャネルＭＯＳＦＥＴ２１（Ｐ１）及び２１（Ｐ２）（スイッチング素子）と、ＮチャネルＭＯＳＦＥＴ２２（Ｎ１）及び２２（Ｎ２）（スイッチング素子）とで構成されている。これらのＦＥＴ２１及び２２のドレイン，ソース間には寄生ダイオードが接続されている。電源ＡＶＤＤ１とグランドＧＮＤ１との間には、ＦＥＴ２１（Ｐ１）及び２２（Ｎ２）の直列回路と、ＦＥＴ２１（Ｐ２）及び２２（Ｎ１）の直列回路とが接続されている。そして、これらの直列回路の共通接続点，すなわちＨブリッジ回路２０の各出力端子は、トランス１１の１次側コイルＬ１の両端に接続されている。
【００１９】
トランス１１の２次側コイルＬ２は、１次側コイルＬ１と同相である。２次側コイルＬ２の一端はグランドＧＮＤ２に接続され、他端はコンデンサ２３を介してコンパレータ２４Ｒ（セット信号発生回路）の非反転入力端子及びコンパレータ２４Ｆ（リセット信号発生回路）の反転入力端子に接続されている。電源ＡＶＤＤ２とグランドＧＮＤ２との間には、抵抗素子２５及び２６の直列回路が接続されており、これらの共通接続点は、コンパレータ２４Ｒ及び２４Ｆの前記入力端子に接続されている。
【００２０】
コンパレータ２４Ｒの反転入力端子には参照電圧ＲＥＦ１が与えられており、コンパレータ２４Ｆの非反転入力端子には参照電圧ＲＥＦ２が与えられている。コンパレータ２４Ｒ，２４Ｆの出力端子は、ＲＳフリップフロップ２７のセット端子Ｓ，リセット端子Ｒにそれぞれ接続されている。そして、ＲＳフリップフロップ２７の出力端子Ｑより、ゲート信号ＤＯＵＴが出力される。
【００２１】
次に、本実施形態の作用について説明する。図３に示すように、分周器１７を介して出力されるクロック信号ＣＬＫ２（第２クロック信号）は２分周されている。ＡＮＤゲート１６は、入力信号ＤＩＮがハイレベルを示す期間に、クロック信号ＣＬＫ２を信号ＤＩＮ１として出力する（ゲート制御）。一方、ＡＮＤゲート１５は、入力信号ＤＩＮがローレベルを示す期間に、クロック信号ＣＬＫを信号ＤＩＮ２として出力する。
【００２２】
パルス発生回路１８（Ｐ１），１９（Ｎ１）は、入力信号ＤＩＮがハイレベルを示す期間に、信号ＤＩＮ１の立上りエッジをトリガとしてそれぞれローレベルパルスＶＰ１，ハイレベルパルスＶＮ１（第１オン信号）を出力する。これらのパルスは、ＦＥＴ２１（Ｐ１），２２（Ｎ１）のゲート信号となるので、トランス１１の１次側コイルＬ１には、両者が同時にオンしている期間に一方向，例えば正極性の電流が流れる。それに伴い、２次側コイルＬ２には同相の電流が誘起され、コンパレータ２４Ｒの非反転入力端子の電位が参照電圧ＲＥＦ１を超えると、コンパレータ２４Ｒはパルス状のセット信号ＶＲを、クロック信号ＣＬＫ２の周期で複数回出力する（図４参照）。これにより、ＲＦフリップフロップ２７は間欠的且つ連続的にセット状態となり、その間に、出力信号ＤＯＵＴはハイレベルを示し続ける。
【００２３】
一方、パルス発生回路１８（Ｐ２），１９（Ｎ２）は、入力信号ＤＩＮがローレベルを示す期間に、信号ＤＩＮ２の立上りエッジをトリガとしてそれぞれローレベルパルスＶＰ２，ハイレベルパルスＶＮ２（第２オン信号）を出力する。これらのパルスは、ＦＥＴ２１（Ｐ２），２２（Ｎ２）のゲート信号となるので、トランス１１の１次側コイルＬ１には、両者が同時にオンしている期間に逆方向，すなわち負極性の電流が流れる。それに伴い、２次側コイルＬ２には同相の電流が誘起され、コンパレータ２４Ｆの反転入力端子の電位が参照電圧ＲＥＦ２を下回ると、コンパレータ２４Ｆはパルス状のリセット信号ＶＦを、クロック信号ＣＬＫ１の周期で複数回出力する（図４参照）。これにより、ＲＦフリップフロップ２７は間欠的且つ連続的にリセット状態となり、その間に、出力信号ＤＯＵＴはローレベルを示し続ける。
【００２４】
上述した回路動作の結果として、出力信号ＤＯＵＴは、図４に示すように入力信号ＤＩＮと同相の信号になる。また、同図では、１次側コイルＬ１に流れる電流ＩＬ１を、流れる方向に応じて正負の両極性パルスで示している。
【００２５】
ここで、同図に示すように、電流ＩＬ１に対して逆極性となるノイズパルスが印加された場合を想定する。電流ＩＬ１が負の場合に正のノイズが印加されると、それに伴い、リセット信号ＶＦが連続して出力されている期間内にセット信号ＶＲが出力されてＲＳフリップフロップ２７がセットされ、出力信号ＤＯＵＴはローレベルから反転してハイレベルを示す。しかし、リセット信号ＶＦが連続して出力されているので、ＲＳフリップフロップ２７はその直後にリセットされる。したがって、出力信号ＤＯＵＴは直ちにローレベルに復帰する。
【００２６】
また、電流ＩＬ１が正の場合に負のノイズが印加されると、それに伴い、セット信号ＶＲが連続して出力されている期間内にリセット信号ＶＦが出力されてＲＳフリップフロップ２７がリセットされ、出力信号ＤＯＵＴはハイレベルから反転してローレベルを示す。この場合も、セット信号ＶＲが連続して出力されているので、ＲＳフリップフロップ２７はその直後にセットされ、出力信号ＤＯＵＴは直ちにハイレベルに復帰する。
【００２７】
ここで、ＩＧＢＴ２は、ゲートに印加される信号がハイレベルの場合にオンし、ローレベルの場合にオフする。そのため、出力信号ＤＯＵＴがハイレベルを示しておりＩＧＢＴ２がオンしている状態でノイズの印加によりターンオフする事象よりも、出力信号ＤＯＵＴがローレベルを示しており、ＩＧＢＴ２がオフしている状態でノイズの印加によりターンオンする事象を回避する方がより安全である、と評価できる。
【００２８】
そこで本実施形態では、リセット信号ＶＦをセット信号ＶＲよりも速い周期で繰り返し出力することで、ＲＳフリップフロップ２７がノイズの影響によりセットされても、より速くリセット状態に復帰させるようにしている。また、対応の緊急性が低いセット信号ＶＲ側の周期を遅くすることで、信号伝達回路７の消費電力を低減する効果がある。
【００２９】
図５は、特許文献２に開示されている構成を、本実施形態の図１に相当するレベルで示したもので、クロック信号ＣＬＫを用いることなく、本実施形態の構成よりＡＮＤゲート１５及び１６，分周器１７を削除した構成である。この構成によれば、図６に示すように、一旦逆極性のノイズが印加されると、次に正式な信号の変化エッジが入力されるまでの間、出力信号ＤＯＵＴは反転したレベルを維持し続けることになる。したがって、例えば上アーム側のＩＧＢＴ２Ｕがオフ，下アーム側のＩＧＢＴ２Ｘがオンしている状態で、上アーム側のＩＧＢＴ２Ｕがノイズの影響を受けてターンオンした場合には、その間に短絡電流が流れ続けることになる。そして、短絡電流が流れる状態がそのまま継続すれば、ＩＧＢＴ２Ｕ及び２Ｘが破壊に至るおそれがある。
【００３０】
図７から図９は、入力信号ＤＩＮがローレベルを示す期間に出力するパルス周期は０．５μ秒に固定し、ハイレベルを示す期間に出力するパルス周期を０．５μ秒，１．０μ秒，２．０μ秒に変化させた場合の各信号波形をシミュレーションしたものである。すると、図１０に示すように、従来技術の信号伝達回路の消費電流と、本実施形態の信号伝達回路７の消費電流とを比較すると、２次側回路１３の構成は同一であるから２次側の消費電流は略同一である。これに対して、信号伝達回路７は、１次側回路１２がクロック信号ＣＬＫに基づくパルスを発生させるので、その分だけ消費電流が増加している。しかし、同図に示すように、入力信号ＤＩＮがハイレベルを示す期間に出力するパルス信号の周期をより長くすることで、１次側の消費電流を低減できる。
【００３１】
以上のように本実施形態によれば、信号伝達回路７を構成する１次側回路１２は、入力信号ＤＩＮがハイレベルを示す期間に、トランス１１の１次側コイルＬ１に一方向の電流を流すパルス信号を入力信号の変化周期よりも速い周期で発生させる。また、入力信号ＤＩＮがローレベルを示す期間に、１次側コイルＬ１に前記方向とは逆方向の電流を流すパルス信号を、同じく入力信号ＤＩＮの変化周期よりも速い周期で発生させる。そして、２次側回路１３は、トランス１１の２次側コイルＬ２に発生する極性が異なる電圧に応じてハイ及びローレベルを判別することで、入力信号を再生する。
【００３２】
このように構成すれば、入力信号ＤＩＮがハイ又はローレベルを示している期間にノイズの影響により前記レベルが反転した場合でも、２次側コイルＬ２には、１次側回路１２が二値レベルに応じて発生させたより速い周期のパルス信号に基づく電流が繰り返し流れ、その電流に応じた極性の電圧が発生する。そして、２次側回路は１３、前記電圧の極性に応じて入力信号ＤＩＮを再生するので、入力信号ＤＩＮが反転したレベルを短時間内に本来のレベルに復帰させる。例えば、入力信号ＤＩＮがデューティ５０％のＰＷＭ信号であれば、遅くともキャリア周期の１／２未満の時間内に本来のレベルに復帰できる。したがって、トランス１１を用いて１次側，２次側間の電気的絶縁を図りつつ、レベルが反転したことに伴う影響を低減して、入力信号ＤＩＮを用いた制御を本来の状態により早く復帰させることが可能になる。
【００３３】
また、１次側回路１２は、入力信号ＤＩＮがハイレベルを示す期間とローレベルを示す期間とで、パルス信号を発生させる周期を変化させる。これにより、ＩＧＢＴ２がターンオンするハイレベルについて発生させるパルス信号の周期を相対的に速くして、入力信号ＤＩＮを本来のレベルに直ちに復帰させ、ＩＧＢＴ２がターンオフするローレベルについて発生させるパルス信号の周期を相対的に遅くして、消費電力を低減することができる。
【００３４】
そして、１次側回路１２を、クロック信号ＣＬＫを分周してクロック信号ＣＬＫ２を出力する分周器１７，入力信号ＤＩＮがハイレベルを示す期間にクロック信号ＣＬＫ２を出力させるＡＮＤゲート１６，ローレベルを示す期間にクロック信号ＣＬＫを出力させるＮＯＴゲート１４及びＡＮＤゲート１５，各出力端子が１次側コイルＬ１の両端に接続されるＨブリッジ回路２０，ＡＮＤゲート１６を介して出力されるクロック信号ＣＬＫ２の立上りエッジに同期してＦＥＴ２１（Ｐ１）及び２２（Ｎ１）にパルス信号ＶＰ１及びＶＮ１を出力するパルス発生回路１８（Ｐ１）及び１９（Ｎ１），ＡＮＤゲート１５を介して出力されるクロック信号ＣＬＫの立上りエッジに同期して、ＦＥＴ２１（Ｐ２）及び２２（Ｎ２）にパルス信号ＶＰ２及びＶＮ２を出力するパルス発生回路１８（Ｐ２）及び１９（Ｎ２）を備えて構成した。
【００３５】
このように構成すれば、パルス信号ＶＰ１及びＶＮ１の出力周期を、分周器１７に設定する分周比に応じて変化させることができ、オンしている状態のＩＧＢＴ２がノイズの影響を受けてターンオフした場合に、オン状態に復帰させる時間の速さと消費電力の削減量とを調整できる。
【００３６】
また、２次側回路１３を、２次側コイルＬ２に発生する電圧が一方の極性を示す際にセット信号ＶＲを発生させるコンパレータ２４Ｒ，前記電圧が他方の極性を示す際にリセット信号ＶＦを発生させるコンパレータ２４Ｆ，セット信号ＶＲ及びリセット信号ＶＦが入力されるＲＳフリップフロップ２７を備えて構成した。このように構成すれば、ＲＳフリップフロップ２７は、１次側回路１２がパルス信号ＶＰ１及びＶＮ１を発生させる毎にセットされて出力信号ＤＯＵＴをハイレベルにし、パルス信号ＶＰ２及びＶＮ２を発生させる毎にリセットされて同信号をローレベルにする。したがって、２次側回路１３を簡単に構成できる。
【００３７】
加えて、信号伝達回路７が出力するゲート信号ＤＯＵＴにより、インバータ回路１を構成するＩＧＢＴ２を駆動するようにした。したがって、例えば上アームのＩＧＢＴ２Ｕがオフ，下アームのＩＧＢＴ２Ｘがオンしている状態でＩＧＢＴ２Ｕがノイズの影響を受けてターンオンした場合に、ＩＧＢＴ２Ｕ及び２Ｘに短絡電流が流れる事態を短時間内に解消できる。
【００３８】
（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分についてのみ説明する。図１１に示すように、第２実施形態の信号伝達回路３１は、１次側回路１２を１次側回路３２に置き換えたもので、第１実施形態の構成より、ＡＮＤゲート１６及び分周器１７を削除している。そして、パルス発生回路１８（Ｐ１）及び１９（Ｎ１）には、入力信号ＤＩＮを直接入力している。
【００３９】
次に、第２実施形態の作用について説明する。図１２に示すように、入力信号ＤＩＮがローレベルを示す期間に出力されるローレベルパルスＶＰ２及びハイレベルパルスＶＮ２は、第１実施形態と同様である。
【００４０】
一方、入力信号ＤＩＮがハイレベルを示す期間において、パルス発生回路１８（Ｐ１），１９（Ｎ１）は、入力信号ＤＩＮの立上りエッジをトリガとして、それぞれローレベルパルスＶＰ１，ハイレベルパルスＶＮ１を１回のみ出力する。したがって、前記期間内に逆極性のノイズが印加されると、従来技術と同様に、次回に入力信号ＤＩＮの立上りエッジが到来するまで、出力信号ＤＯＵＴはハイレベルにはならない。このように第２実施形態では、対応の緊急性が低いセット信号ＶＲ側については、ノイズ印加時の復帰効果を付与することなく、信号伝達回路３１の消費電力低減効果を最大化している。
【００４１】
以上のように第２実施形態によれば、信号伝達回路３１は、第１実施形態の構成よりＡＮＤゲート１６及び分周器１７を削除して、１次側回路１２を１次側回路３２に置き換え、パルス発生回路１８（Ｐ１）及び１９（Ｎ１）に入力信号ＤＩＮを直接入力する構成とした。これにより、ＩＧＢＴ２がオンしている期間の入力信号ＤＩＮは１次側回路３２により変調されず、その期間内にノイズの影響を受けて信号レベルが反転すると、ＩＧＢＴ２はターンオフして、入力信号ＤＩＮが次にハイレベルを示すまでターンオンしない。したがって、消費電力を低減する効果を第１実施形態よりも向上させることができ、入力信号ＤＩＮがローレベルを示す期間については第１実施形態と同様の効果が得られる。
【００４２】
本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
第１，第２レベルは何れか一方をハイレベル，他方をローレベルとすれば良い。
変化エッジは、立下りエッジでも良い。
分周器１７における分周比は、「３」以上でも良い。
また、第１実施形態において、分周器１７を削除しても良い。
【００４３】
信号伝達回路を介して駆動信号を入力するスイッチング素子は、ＩＧＢＴに限ることなく、ＭＯＳＦＥＴやバイポーラトランジスタなどでも良い。
必要であれば、信号伝達回路にプリドライバを加えて駆動装置を構成しても良い。
出力信号ＤＯＵＴにより駆動されるスイッチング素子は、インバータ回路１を構成するものに限らず、ハーフブリッジ回路やＨブリッジ回路を構成するものでも良い。また、単一のスイッチング素子を駆動対象としても良い。
スイッチング素子の駆動装置に適用するものに限ることなく、二値レベルで変化する入力信号を電気的に絶縁して伝達する必要があるものに適用が可能である。
【符号の説明】
【００４４】
図面中、１はインバータ回路、２はＩＧＢＴ（スイッチング素子）、７は信号伝達回路（駆動装置）、１１はトランス、Ｌ１は１次側コイル、Ｌ２は２次側コイル、１２は１次側回路、１３は２次側回路、１４はＮＯＴゲート（第２論理回路）、１５はＡＮＤゲート（第２論理回路）、１６はＡＮＤゲート（第１論理回路）、１７は分周器、１８（Ｐ１）及び１９（Ｎ１）はパルス発生回路（第１オン信号出力回路）、１８（Ｐ２）及び１９（Ｎ２）はパルス発生回路（第２オン信号出力回路）、２０はＨブリッジ回路、２１（Ｐ１）及び２１（Ｐ２）はＰチャネルＭＯＳＦＥＴ（スイッチング素子）、２２（Ｎ１）及び２２（Ｎ２）はＮチャネルＭＯＳＦＥＴ（スイッチング素子）、２４Ｒはコンパレータ（セット信号発生回路）、２４Ｆはコンパレータ（リセット信号発生回路）、２７はＲＳフリップフロップを示す。
【図１】
0006376029.tif 000002
【図２】
0006376029.tif 000003
【図３】
0006376029.tif 000004
【図４】
0006376029.tif 000005
【図５】
0006376029.tif 000006
【図６】
0006376029.tif 000007
【図７】
0006376029.tif 000008
【図８】
0006376029.tif 000009
【図９】
0006376029.tif 000010
【図１０】
0006376029.tif 000011
【図１１】
0006376029.tif 000012
【図１２】
0006376029.tif 000013