(57)【特許請求の範囲】
【請求項１】
ハイサイド側の第１のトランジスターと、ローサイド側の第２のトランジスターと、を有するブリッジ回路と、
前記第１のトランジスターを駆動する第１のドライバー回路と、前記第２のトランジスターを駆動する第２のドライバー回路と、を有するプリドライバーと、
前記第１のトランジスターと前記第２のトランジスターの間の第１のノードに一端が接続される第１のスイッチ素子を有するスイッチ回路と、
前記第１のドライバー回路の出力に基づいて、前記第１のスイッチ素子のオン・オフを制御する第１のスイッチ制御信号を出力するスイッチング制御回路と、
前記第１のスイッチ素子の他端のノードの電圧に基づいて、前記ブリッジ回路の電流を検出する検出回路と、
前記ブリッジ回路のオン・オフ制御信号を前記第１のドライバー回路と前記第２のドライバー回路に出力し、前記検出回路により電流が検出された場合に前記ブリッジ回路のオン・オフ動作を停止させる制御回路と、
を含み、
前記スイッチング制御回路は、
前記第１のトランジスターのオン抵抗が所与の第１オン抵抗より小さくなったと判断される場合に、前記第１のスイッチ制御信号をアクティブにすることを特徴とする回路装置。
【請求項２】
請求項１において、
前記第１のトランジスターのゲート・ソース間電圧が最大となるときのオン抵抗をＲｏｎＭ１とし、前記所与の第１オン抵抗をＲＧ１とした場合に、
ＲＧ１≦２×ＲｏｎＭ１であることを特徴とする回路装置。
【請求項３】
請求項１又は２において、
前記スイッチング制御回路は、
前記第１のドライバー回路の出力に基づく電圧と第１の基準電圧とを比較する第１の比較回路を有し、
前記第１の比較回路による比較の結果に基づいて前記第１のスイッチ制御信号をアクティブにすることを特徴とする回路装置。
【請求項４】
請求項３において、
前記ブリッジ回路の高電位側電源電圧を基準として、前記第１のトランジスターの閾値電圧をＶｔｈ１とし、前記第１のトランジスターをオンさせる際に前記第１のドライバー回路が出力する電圧をＶＤＲ１とし、前記第１の基準電圧をＶｒｅｆ１とする場合に、
Ｖｒｅｆ１＝（ＶＤＲ１−Ｖｔｈ１）／２＋Ｖｔｈ１であることを特徴とする回路装置。
【請求項５】
請求項１乃至４のいずれかにおいて、
前記スイッチ回路は、
前記第１のノードに一端が接続される第２のスイッチ素子を有し、
前記検出回路は、
前記第２のスイッチ素子の他端のノードの電圧に基づいて前記ブリッジ回路の電流を検出し、
前記スイッチング制御回路は、
前記第２のスイッチ素子のオン・オフを制御する第２のスイッチ制御信号を出力し、
前記第２のトランジスターのオン抵抗が所与の第２オン抵抗より小さくなったと判断される場合に、前記第２のスイッチ制御信号をアクティブにすることを特徴とする回路装置。
【請求項６】
請求項５において、
前記第２のトランジスターのゲート・ソース間電圧が最大となるときのオン抵抗をＲｏｎＭ２とし、前記所与の第２オン抵抗をＲＧ２とする場合に、
ＲＧ２≦２×ＲｏｎＭ２であることを特徴とする回路装置。
【請求項７】
請求項５又は６において、
前記スイッチング制御回路は、
前記第２のドライバー回路の出力に基づく電圧と第２の基準電圧とを比較する第２の比較回路を有し、
前記第２の比較回路による比較の結果に基づいて前記第２のスイッチ制御信号をアクティブにすることを特徴とする回路装置。
【請求項８】
請求項７において、
前記第２のトランジスターの閾値電圧をＶｔｈ２とし、前記第２のトランジスターをオンさせる際に前記第２のドライバー回路が出力する電圧をＶＤＲ２とし、前記第２の基準電圧をＶｒｅｆ２とする場合に、
Ｖｒｅｆ２＝（ＶＤＲ２−Ｖｔｈ２）／２＋Ｖｔｈ２であることを特徴とする回路装置。
【請求項９】
請求項５乃至８のいずれかにおいて、
前記検出回路は、
前記第１のトランジスターのソースノードの電圧と前記第１のスイッチ素子の他端のノードの電圧との差分が、第１の所定値より大きいか否かを判定する第１の判定回路と、
前記第２のスイッチ素子の他端のノードの電圧と前記第２のトランジスターのソースノードの電圧との差分が、第２の所定値より大きいか否かを判定する第２の判定回路と、
前記第１の判定回路の出力及び前記第２の判定回路の出力のうち少なくとも１つの出力がアクティブとなった場合に、電流の検出信号をアクティブにする検出信号出力回路と、
を有することを特徴とする回路装置。
【請求項１０】
請求項１乃至９のいずれかにおいて、
前記ブリッジ回路は、
ハイサイド側の第３のトランジスターと、ローサイド側の第４のトランジスターと、を有するＨブリッジ回路であり、
前記プリドライバーは、
前記第３のトランジスターを駆動する第３のドライバー回路と、前記第４のトランジスターを駆動する第４のドライバー回路と、を有し、
前記制御回路は、
前記ブリッジ回路のオン・オフ制御信号を前記第３のドライバー回路と前記第４のドライバー回路に出力し、
前記スイッチ回路は、
前記第３のトランジスターと前記第４のトランジスターの間の第２のノードに一端が接続される第３のスイッチ素子と、前記第２のノードに一端が接続される第４のスイッチ素子と、を有し、
前記スイッチング制御回路は、
前記第３のスイッチ素子のオン・オフを制御する第３のスイッチ制御信号と、前記第４のスイッチ素子のオン・オフを制御する第４のスイッチ制御信号と、を出力し、前記第３のトランジスターのオン抵抗が所与の第３オン抵抗より小さくなったと判断される場合に前記第３のスイッチ制御信号をアクティブにし、前記第４のトランジスターのオン抵抗が所与の第４オン抵抗より小さくなったと判断される場合に前記第４のスイッチ制御信号をアクティブにし、
前記検出回路は、
前記第３のスイッチ素子の他端のノードの電圧と前記第４のスイッチ素子の他端のノードの電圧とに基づいて、前記ブリッジ回路の電流を検出することを特徴とする回路装置。
【請求項１１】
ハイサイド側の第１のトランジスターと、ローサイド側の第２のトランジスターと、を有するブリッジ回路と、
前記第１のトランジスターを駆動する第１のドライバー回路と、前記第２のトランジスターを駆動する第２のドライバー回路と、を有するプリドライバーと、
前記第１のトランジスターと前記第２のトランジスターの間の第１のノードに一端が接続されるスイッチ素子を有するスイッチ回路と、
前記第２のドライバー回路の出力に基づいて、前記スイッチ素子のオン・オフを制御するスイッチ制御信号を出力するスイッチング制御回路と、
前記スイッチ素子の他端のノードの電圧に基づいて、前記ブリッジ回路の電流を検出する検出回路と、
前記ブリッジ回路のオン・オフ制御信号を前記第１のドライバー回路と前記第２のドライバー回路に出力し、前記検出回路により電流が検出された場合に前記ブリッジ回路のオン・オフ動作を停止させる制御回路と、
を含み、
前記スイッチング制御回路は、
前記第２のトランジスターのオン抵抗が所与のオン抵抗より小さくなったと判断される場合に、前記スイッチ制御信号をアクティブにすることを特徴とする回路装置。
【請求項１２】
請求項１乃至１１のいずれかに記載された回路装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置及び電子機器等に関する。
【背景技術】
【０００２】
直流モーターやステッピングモーターを駆動するモータードライバーとして、Ｈブリッジ回路を用いたものが知られている。このＨブリッジ回路は、駆動用の第１〜第４のトランジスター（スイッチ素子）を有し、第１、第４のトランジスターと第２、第３のトランジスターとは、モーターに対して電気的に対角に接続される。そしてチャージ期間では、第１、第４のトランジスターがオンになる。これによりモーターの正極側（＋）端子が高電位の電圧に設定され、負極側（−）端子が低電位の電圧に設定される。一方、ディケイ期間では、第２、第３のトランジスターがオンになる。これによりモーターの正極側端子が低電位の電圧に設定され、負極側端子が高電位の電圧に設定される。
【０００３】
このＨブリッジ回路において例えばモーターの故障や端子の短絡等により過電流が流れると、その過電流によってモータードライバーのＩＣが破壊される可能性がある。そのため、モータードライバーには過電流検出回路が設けられる。ブリッジ回路の第１〜第４のトランジスターはオン抵抗を持ち、そのドレインノード（モーターの正極側端子又は負極側端子）にはオン抵抗による電圧降下が生じる。過電流検出回路は、そのドレインノードの電圧降下を監視することで過電流を検出する。即ち、ブリッジ回路に大きな電流が流れるとドレインノードの電圧がオン抵抗により大きく降下するので、過電流検出回路は、その電圧降下が所定値よりも大きくなった場合に過電流が流れたと判定する。このような過電流検出回路の従来技術としては特許文献１に開示された技術がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１３６４５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のように過電流の検出にトランジスターのオン抵抗を用いる場合、トランジスターをオフからオンさせる際にオン抵抗が変動し、正確に過電流を検出できないという課題がある。即ち、トランジスターをオフからオンさせる場合には過渡的にゲート電圧が上昇していくが、十分にゲート電圧が上昇していない時点ではオン抵抗は高い。そのため、小さい電流でも電圧降下が大きくなり、実際には小さい電流であるにも関わらず過電流として誤検出し、モータードライバーの動作を停止させる可能性がある。
【０００６】
本発明の幾つかの態様によれば、ブリッジ回路の過電流を正確に検出することが可能な回路装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、ハイサイド側の第１のトランジスターと、ローサイド側の第２のトランジスターと、を有するブリッジ回路と、前記第１のトランジスターを駆動する第１のドライバー回路と、前記第２のトランジスターを駆動する第２のドライバー回路と、を有するプリドライバーと、前記第１のトランジスターと前記第２のトランジスターの間の第１のノードに一端が接続される第１のスイッチ素子を有するスイッチ回路と、前記第１のドライバー回路の出力に基づいて、前記第１のスイッチ素子のオン・オフを制御する第１のスイッチ制御信号を出力するスイッチング制御回路と、前記第１のスイッチ素子の他端のノードの電圧に基づいて、前記ブリッジ回路の電流を検出する検出回路と、前記ブリッジ回路のオン・オフ制御信号を前記第１のドライバー回路と前記第２のドライバー回路に出力し、前記検出回路により電流が検出された場合に前記ブリッジ回路のオン・オフ動作を停止させる制御回路と、を含み、前記スイッチング制御回路は、前記第１のトランジスターのオン抵抗が所与の第１オン抵抗より小さくなったと判断される場合に、前記第１のスイッチ制御信号をアクティブにする回路装置に関係する。
【０００８】
本発明の一態様によれば、ブリッジ回路の第１のトランジスターのオン抵抗が所与の第１オン抵抗より小さくなったと判断される場合に、第１のスイッチ制御信号がアクティブになり、スイッチ回路の第１のスイッチ素子がオンになり、第１のトランジスターと第２のトランジスターの間の第１のノードの電圧が第１のスイッチ素子を介して検出回路に入力される。これにより、ブリッジ回路の第１のトランジスターのオン抵抗が所与の第１オン抵抗より小さくなったと判断される場合に過電流の検出が行われることになり、ブリッジ回路の過電流を正確に検出することが可能になる。
【０００９】
また本発明の一態様では、前記第１のトランジスターのゲート・ソース間電圧が最大となるときのオン抵抗をＲｏｎＭ１とし、前記所与の第１オン抵抗をＲＧ１とした場合に、ＲＧ１≦２×ＲｏｎＭ１であってもよい。
【００１０】
第１のトランジスターがオンした直後ではオン抵抗は非常に大きく、小さな電流が流れただけで第１のノードの電圧が大きく降下し、過電流として誤検出する可能性がある。この点、本発明の一態様によれば、スイッチ回路の第１のスイッチ素子がオンしている期間では、ブリッジ回路の第１のトランジスターのオン抵抗は最大でもＲｏｎＭ１の２倍である。ＲｏｎＭ１はオン抵抗の最小値なので、その最小値の２倍以下ということである。これにより、第１のトランジスターのオン抵抗が十分小さい状態で過電流を検出することが可能となり、過電流の検出精度が向上する。
【００１１】
また本発明の一態様では、前記スイッチング制御回路は、前記第１のドライバー回路の出力に基づく電圧と第１の基準電圧とを比較する第１の比較回路を有し、前記第１の比較回路による比較の結果に基づいて前記第１のスイッチ制御信号をアクティブにしてもよい。
【００１２】
第１のドライバー回路の出力に応じてブリッジ回路の第１のトランジスターのオン抵抗が変わるので、第１のドライバー回路の出力に基づく電圧と第１の基準電圧とを比較することで、第１のトランジスターのオン抵抗が所与の第１オン抵抗になったことを検出し、第１のスイッチ制御信号をアクティブにできる。
【００１３】
また本発明の一態様では、前記ブリッジ回路の高電位側電源電圧を基準として、前記第１のトランジスターの閾値電圧をＶｔｈ１とし、前記第１のトランジスターをオンさせる際に前記第１のドライバー回路が出力する電圧をＶＤＲ１とし、前記第１の基準電圧をＶｒｅｆ１とする場合に、Ｖｒｅｆ１＝（ＶＤＲ１−Ｖｔｈ１）／２＋Ｖｔｈ１であってもよい。
【００１４】
第１の基準電圧Ｖｒｅｆ１は、第１のトランジスターをオンさせるゲート・ソース間電圧ＶＤＲ１と第１のトランジスターの閾値電圧Ｖｔｈ１の中間の電圧である。本発明の一態様によれば、第１のドライバー回路の出力が、この第１の基準電圧Ｖｒｅｆ１になったときの第１のトランジスターのオン抵抗が所与の第１オン抵抗に設定される。これにより、第１のトランジスターのオン抵抗が十分小さい状態で過電流を検出することが可能となり、過電流の検出精度が向上する。
【００１５】
また本発明の一態様では、前記スイッチ回路は、前記第１のノードに一端が接続される第２のスイッチ素子を有し、前記検出回路は、前記第２のスイッチ素子の他端のノードの電圧に基づいて前記ブリッジ回路の電流を検出し、前記スイッチング制御回路は、前記第２のスイッチ素子のオン・オフを制御する第２のスイッチ制御信号を出力し、前記第２のトランジスターのオン抵抗が所与の第２オン抵抗より小さくなったと判断される場合に、前記第２のスイッチ制御信号をアクティブにしてもよい。
【００１６】
本発明の一態様によれば、ブリッジ回路の第２のトランジスターのオン抵抗が所与の第２オン抵抗より小さくなったと判断される場合に、第２のスイッチ制御信号がアクティブになり、スイッチ回路の第２のスイッチ素子がオンになり、第１のトランジスターと第２のトランジスターの間の第１のノードの電圧が第２のスイッチ素子を介して検出回路に入力される。これにより、ブリッジ回路の第２のトランジスターのオン抵抗が所与の第２オン抵抗より小さくなったと判断される場合に過電流の検出が行われることになり、ブリッジ回路の過電流を正確に検出することが可能になる。
【００１７】
また本発明の一態様では、前記第２のトランジスターのゲート・ソース間電圧が最大となるときのオン抵抗をＲｏｎＭ２とし、前記所与の第２オン抵抗をＲＧ２とする場合に、ＲＧ２≦２×ＲｏｎＭ２であってもよい。
【００１８】
第２のトランジスターがオンした直後ではオン抵抗は非常に大きく、小さな電流が流れただけで第１のノードの電圧が大きく上昇し、過電流として誤検出する可能性がある。この点、本発明の一態様によれば、スイッチ回路の第２のスイッチ素子がオンしている期間では、ブリッジ回路の第２のトランジスターのオン抵抗は最大でもＲｏｎＭ２の２倍である。ＲｏｎＭ２はオン抵抗の最小値なので、その最小値の２倍以下ということである。これにより、第２のトランジスターのオン抵抗が十分小さい状態で過電流を検出することが可能となり、過電流の検出精度が向上する。
【００１９】
また本発明の一態様では、前記スイッチング制御回路は、前記第２のドライバー回路の出力に基づく電圧と第２の基準電圧とを比較する第２の比較回路を有し、前記第２の比較回路による比較の結果に基づいて前記第２のスイッチ制御信号をアクティブにしてもよい。
【００２０】
第２のドライバー回路の出力に応じてブリッジ回路の第２のトランジスターのオン抵抗が変わるので、第２のドライバー回路の出力に基づく電圧と第２の基準電圧とを比較することで、第２のトランジスターのオン抵抗が所与の第２オン抵抗になったことを検出し、第２のスイッチ制御信号をアクティブにできる。
【００２１】
また本発明の一態様では、前記第２のトランジスターの閾値電圧をＶｔｈ２とし、前記第２のトランジスターをオンさせる際に前記第２のドライバー回路が出力する電圧をＶＤＲ２とし、前記第２の基準電圧をＶｒｅｆ２とする場合に、Ｖｒｅｆ２＝（ＶＤＲ２−Ｖｔｈ２）／２＋Ｖｔｈ２であってもよい。
【００２２】
第２の基準電圧Ｖｒｅｆ２は、第２のトランジスターをオンさせる電圧ＶＤＲ２と第２のトランジスターの閾値電圧Ｖｔｈ２の中間の電圧である。本発明の一態様によれば、第２のドライバー回路の出力が、この第２の基準電圧Ｖｒｅｆ２になったときの第２のトランジスターのオン抵抗が所与の第２オン抵抗に設定される。これにより、第２のトランジスターのオン抵抗が十分小さい状態で過電流を検出することが可能となり、過電流の検出精度が向上する。
【００２３】
また本発明の一態様では、前記検出回路は、前記第１のトランジスターのソースノードの電圧と前記第１のスイッチ素子の他端のノードの電圧との差分が、第１の所定値より大きいか否かを判定する第１の判定回路と、前記第２のスイッチ素子の他端のノードの電圧と前記第２のトランジスターのソースノードの電圧との差分が、第２の所定値より大きいか否かを判定する第２の判定回路と、前記第１の判定回路の出力及び前記第２の判定回路の出力のうち少なくとも１つの出力がアクティブとなった場合に、電流の検出信号をアクティブにする検出信号出力回路と、を有してもよい。
【００２４】
第１の所定値は、第１のトランジスターに流れる過電流の検出値に対応しており、第２の所定値は、第２のトランジスターに流れる過電流の検出値に対応している。本発明の一態様によれば、第１のトランジスターと第２のトランジスターのうち１つでも過電流が流れたと判定された場合に、過電流の検出信号をアクティブにできる。これにより、各トランジスターを過電流による破壊から確実に保護できる。
【００２５】
また本発明の一態様では、前記ブリッジ回路は、ハイサイド側の第３のトランジスターと、ローサイド側の第４のトランジスターと、を有するＨブリッジ回路であり、前記プリドライバーは、前記第３のトランジスターを駆動する第３のドライバー回路と、前記第４のトランジスターを駆動する第４のドライバー回路と、を有し、前記制御回路は、前記ブリッジ回路のオン・オフ制御信号を前記第３のドライバー回路と前記第４のドライバー回路に出力し、前記スイッチ回路は、前記第３のトランジスターと前記第４のトランジスターの間の第２のノードに一端が接続される第３のスイッチ素子と、前記第２のノードに一端が接続される第４のスイッチ素子と、を有し、前記スイッチング制御回路は、前記第３のスイッチ素子のオン・オフを制御する第３のスイッチ制御信号と、前記第４のスイッチ素子のオン・オフを制御する第４のスイッチ制御信号と、を出力し、前記第３のトランジスターのオン抵抗が所与の第３オン抵抗より小さくなったと判断される場合に前記第３のスイッチ制御信号をアクティブにし、前記第４のトランジスターのオン抵抗が所与の第４オン抵抗より小さくなったと判断される場合に前記第４のスイッチ制御信号をアクティブにし、前記検出回路は、前記第３のスイッチ素子の他端のノードの電圧と前記第４のスイッチ素子の他端のノードの電圧とに基づいて、前記ブリッジ回路の電流を検出してもよい。
【００２６】
このようにすれば、ブリッジ回路をＨブリッジ回路で構成し、そのＨブリッジ回路に含まれる第１〜第４のトランジスターに流れる過電流を正確に検出でき、Ｈブリッジ回路を破壊から保護できる。
【００２７】
本発明の他の態様は、ハイサイド側の第１のトランジスターと、ローサイド側の第２のトランジスターと、を有するブリッジ回路と、前記第１のトランジスターを駆動する第１のドライバー回路と、前記第２のトランジスターを駆動する第２のドライバー回路と、を有するプリドライバーと、前記第１のトランジスターと前記第２のトランジスターの間の第１のノードに一端が接続されるスイッチ素子を有するスイッチ回路と、前記第２のドライバー回路の出力に基づいて、前記スイッチ素子のオン・オフを制御するスイッチ制御信号を出力するスイッチング制御回路と、前記スイッチ素子の他端のノードの電圧に基づいて、前記ブリッジ回路の電流を検出する検出回路と、前記ブリッジ回路のオン・オフ制御信号を前記第１のドライバー回路と前記第２のドライバー回路に出力し、前記検出回路により電流が検出された場合に前記ブリッジ回路のオン・オフ動作を停止させる制御回路と、を含み、前記スイッチング制御回路は、前記第２のトランジスターのオン抵抗が所与のオン抵抗より小さくなったと判断される場合に、前記スイッチ制御信号をアクティブにする回路装置に関係する。
【００２８】
本発明の更に他の態様は、上記のいずれかに記載された回路装置を含む電子機器に関係する。
【図面の簡単な説明】
【００２９】
【図１】回路装置の構成例。
【図２】図２（Ａ）はチャージ期間の動作説明図。図２（Ｂ）は、ディケイ期間の動作説明図。
【図３】チョッピング動作の説明図。
【図４】過電流検出回路の比較構成例。
【図５】図５（Ａ）、図５（Ｂ）は、過電流検出回路の比較構成例のタイミングチャート。
【図６】本実施形態の過電流検出回路の構成例。
【図７】本実施形態の過電流検出回路のタイミングチャート。
【図８】ハイサイド側のトランジスターのオン抵抗の特性例。
【図９】本実施形態の過電流検出回路のタイミングチャート。
【図１０】スイッチング制御回路の第１の比較回路の詳細な構成例。
【図１１】スイッチング制御回路の第２の比較回路の詳細な構成例。
【図１２】検出回路の第１の判定回路の詳細な構成例。
【図１３】検出回路の第２の判定回路の詳細な構成例。
【図１４】検出回路の検出信号出力回路の詳細な構成例。
【図１５】スイッチング制御回路の変形例の第１の遅延回路。
【図１６】スイッチング制御回路の変形例の第２の遅延回路。
【図１７】電子機器の構成例。
【発明を実施するための形態】
【００３０】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３１】
１．回路装置の回路構成
図１に本実施形態の回路装置の構成例を示す。本実施形態の回路装置は、ブリッジ回路１０、制御回路２０、チョッピング電流検出回路３０、プリドライバー４０、レジスター部５０、過電流検出回路６０を含む。
【００３２】
ブリッジ回路１０は、ハイサイド側のトランジスターＱ１、Ｑ３とローサイド側のトランジスターＱ２、Ｑ４を有する。ブリッジ回路１０は、モーター１００（例えば直流モーター或はステッピングモーター等）への駆動電流を出力する回路であり、図１ではＨブリッジの回路構成となっている。
【００３３】
ハイサイド側のトランジスターＱ１、Ｑ３は例えばＰ型（広義には第１導電型）のトランジスターであり、ローサイド側のトランジスターＱ２、Ｑ４は例えばＮ型（広義には第２導電型）のトランジスターである。ハイサイド側のトランジスターとは、ローサイド側のトランジスターよりも高電位電源側に接続されるトランジスターである。ローサイド側のトランジスターとは、ハイサイド側のトランジスターよりも低電位電源側に接続されるトランジスターである。なおトランジスターＱ１、Ｑ２、Ｑ３、Ｑ４の全てがＮ型のトランジスターであってもよい。またＱ１、Ｑ２、Ｑ３、Ｑ４のソース・ドレイン間には図示しないボディーダイオード（寄生ダイオード）が存在する。
【００３４】
ハイサイド側のトランジスターＱ１、Ｑ３のソースは、高電位側の電源ＶＢＢ（第１の電源）のノードに接続される。ローサイド側のトランジスターＱ２、Ｑ４のソースは、センス抵抗ＲＳの一端が接続されるノードＮ３に接続される。ノードＮ３は、回路装置の端子ＴＭＣを介して、外付け部品であるセンス抵抗ＲＳの一端に接続される。
【００３５】
トランジスターＱ１のドレインとトランジスターＱ２のドレインは、外部のモーター１００（広義には駆動対象）の一端に接続されるノードＮ１に接続される。ノードＮ１は、回路装置の端子ＴＭＡを介してモーター１００の一端に接続される。
【００３６】
トランジスターＱ３のドレインとトランジスターＱ４のドレインは、モーター１００の他端に接続されるノードＮ２に接続される。ノードＮ２は、回路装置の端子ＴＭＢを介してモーター１００の他端に接続される。
【００３７】
チョッピング電流検出回路３０は、ブリッジ回路１０に流れる電流を検出する。例えばセンス抵抗ＲＳの一端の電圧ＶＳを検出することで、チャージ期間でのチャージ電流を検出する。具体的には、チョッピング電流検出回路３０は、基準電圧生成回路３２とＤ／Ａ変換回路３４と比較回路３６（コンパレーター）を含む。
【００３８】
基準電圧生成回路３２は、定電圧の基準電圧ＶＲＦを生成する。Ｄ／Ａ変換回路３４は、基準電圧ＶＲＦを受けて、設定データＤＲＦに基づき可変に変化する基準電圧ＶＲを生成する。設定データＤＲＦはレジスター部５０に記憶されており、例えば外部のコントローラー（例えばマイクロコンピューター等）から設定データＤＲＦがレジスター部５０に書き込まれる。比較回路３６は、第１の入力端子（非反転入力端子）に基準電圧ＶＲが入力され、第２の入力端子（反転入力端子）に、センス抵抗ＲＳの一端の電圧である電圧ＶＳが入力され、検出結果信号ＲＱを出力する。例えば後述するようにチョッピング電流は、比較回路３６に入力される基準電圧ＶＲにより決まるため、設定データＤＲＦを変更して基準電圧ＶＲを変化させることで、モーター１００のトルクを制御できる。
【００３９】
制御回路２０は、チョッピング電流検出回路３０での検出結果に基づいて、ハイサイド側のトランジスターＱ１、Ｑ３及びローサイド側のトランジスターＱ２、Ｑ４のオン・オフ制御を行う。具体的には、チョッピング電流検出回路３０からの検出結果信号ＲＱがアクティブとなったときにチャージ期間からディケイ期間に切り替わるＰＷＭ信号として、制御信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４を生成する。
【００４０】
プリドライバー４０は、ドライバー回路ＰＲ１、ＰＲ２、ＰＲ３、ＰＲ４を有する。ドライバー回路ＰＲ１、ＰＲ２、ＰＲ３、ＰＲ４は、制御回路２０からの制御信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４をバッファリングして、駆動信号ＤＧ１、ＤＧ２、ＤＧ３、ＤＧ４をトランジスターＱ１、Ｑ２、Ｑ３、Ｑ４のゲートに出力する。
【００４１】
過電流検出回路６０は、ブリッジ回路１０のノードＮ１の電圧Ｖ１とノードＮ２の電圧Ｖ２に基づいて過電流の検出を行い、ブリッジ回路１０に過電流が流れたことを検出した場合には制御回路２０に通知する。この通知がされた場合、制御回路２０はブリッジ回路１０の駆動動作を停止させる。即ち、ブリッジ回路１０のトランジスターＱ１〜Ｑ４をオフにする制御信号ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４を出力する。過電流が発生する状況としては、例えばモーター１００を接続する端子ＴＭＡと端子ＴＭＢの間の短絡や、端子ＴＭＡ又は端子ＴＭＢとグランド（又は電源）との短絡、モーター１００の故障（モーター１００内部の短絡）、ブリッジ回路１０のトランジスターＱ１〜Ｑ４の破壊等が考えられる。
【００４２】
なお、図１の回路装置は例えばＩＣチップで構成されており、端子ＴＭＡ、ＴＭＢ、ＴＭＣ、ＴＭＤは、ＩＣチップのパッケージの端子或いは半導体基板上のパッドに相当する。また、この場合に、ＩＣチップである回路装置は回路基板（プリント基板等）に実装され、外付けの回路部品であるセンス抵抗ＲＳも回路基板に実装される。そして、センス抵抗ＲＳと端子ＴＭＣ、ＴＭＤとは回路基板上の配線により電気的に接続される。
【００４３】
次に図２（Ａ）〜図３を用いて本実施形態の回路装置のブリッジ回路１０の動作について説明する。
【００４４】
図２（Ａ）に示すように、チャージ期間では、トランジスターＱ１、Ｑ４がオンになる。これにより、高電位側の電源ＶＢＢからトランジスターＱ１、モーター１００（モーターコイル）、トランジスターＱ４を介して低電位側の電源ＶＳＳ（ＧＮＤ）に、チャージ電流ＩＣが流れる。
【００４５】
一方、ディケイ期間では、図２（Ｂ）に示すように、トランジスターＱ２、Ｑ３がオンになり、電源ＶＳＳからトランジスターＱ２、モーター１００、トランジスターＱ３を介して電源ＶＢＢに、ディケイ電流ＩＤが流れる。これらのチャージ電流ＩＣ、ディケイ電流ＩＤは、いずれもモーター１００の正極側端子から負極側端子へと流れることになる。
【００４６】
図１で説明したように、トランジスターＱ２、Ｑ４のソースが接続されるノードＮ３と電源ＶＳＳのノードとの間にはセンス抵抗ＲＳが設けられており、比較回路３６が、ノードＮ３の電圧ＶＳと基準電圧ＶＲとを比較する。そして図３に示すように、制御回路２０は、ブリッジ回路１０に流れるチョッピング電流ＩＣＰを一定に保つチョッピング動作の制御を行う。具体的には制御回路２０は、チョッピング電流ＩＣＰが一定になるようにＰＷＭ信号（ＩＮ１〜ＩＮ４）のパルス幅を制御し、そのＰＷＭ信号に基づいて、トランジスターＱ１〜Ｑ４のオン・オフが制御される。
【００４７】
例えば図３のタイミングｔ０でモーター１００の駆動が開始されると、図２（Ａ）に示すチャージ期間となり、トランジスターＱ１、Ｑ４がオンになり、トランジスターＱ２、Ｑ３がオフになる。これにより、電源ＶＢＢからトランジスターＱ１、モーター１００、トランジスターＱ４を介して電源ＶＳＳへと、駆動電流（チャージ電流ＩＣ）が流れる。そしてタイミングｔ１で、モーター１００の駆動電流がチョッピング電流ＩＣＰに達すると、ディケイ期間ＴＤ１に切り替わる。具体的には、駆動電流が大きくなり、ノードＮ３の電圧ＶＳが基準電圧ＶＲを越えると、比較回路３６の比較結果信号ＲＱがローレベルからハイレベルになり、タイミングｔ１でディケイ期間ＴＤ１に切り替わる。このタイミングｔ１でのモーター１００の駆動電流がチョッピング電流ＩＣＰであり、電圧ＶＳの検出によりチョッピング電流ＩＣＰが検出されたことになる。
【００４８】
ディケイ期間ＴＤ１に切り替わると、図２（Ｂ）に示すように、トランジスターＱ２、Ｑ３がオンになり、トランジスターＱ１、Ｑ４がオフになる。これにより、電源ＶＳＳからトランジスターＱ２、モーター１００、トランジスターＱ３を介して電源ＶＢＢへと、駆動電流（ディケイ電流ＩＤ）が流れる。このディケイ期間ＴＤ１では、図３に示すようにモーター１００の駆動電流は時間経過とともに減少して行く。
【００４９】
そして制御回路２０は、例えばタイマー（カウンター回路）等を用いて、ディケイ期間ＴＤ１の開始から所定時間が経過したことを検出し、ディケイ期間ＴＤ１からチャージ期間ＴＣ１に切り替える。チャージ期間ＴＣ１では、モーター１００の駆動電流が増加し、チョッピング電流ＩＣＰに達すると、再びディケイ期間ＴＤ２に切り替わる。以降、これを繰り返すことで、駆動電流のピーク電流であるチョッピング電流ＩＣＰが一定になるような制御が行われて、モーター１００のトルクが一定に保たれる。
【００５０】
なお、以上では、ブリッジ回路１０がＨブリッジ型である場合について説明したが、本実施形態はこれに限定されず、ブリッジ回路１０はハーフブリッジ型であってもよい。この場合にはブリッジ回路１０としてトランジスターＱ３、Ｑ４は設けられず、トランジスターＱ１、Ｑ２が設けられることになる。また、以上では、回路装置が、モーター１００を駆動するモータードライバーである場合を例にとり説明したが、本実施形態の回路装置の駆動対象はモーター１００には限定されず、インダクター（コイル）を有する様々な素子、デバイスを駆動対象とすることができる。また図１ではセンス抵抗ＲＳの一端の電圧ＶＳを検出することで、ブリッジ回路１０のトランジスターＱ１〜Ｑ４のオン・オフ制御を行う例について説明したが、本実施形態はこれに限定されない。例えばセンス抵抗ＲＳを用いずにブリッジ回路１０に流れる電流を検出して、トランジスターＱ１〜Ｑ４のオン・オフ制御を行うようにしてもよい。
【００５１】
２．過電流検出回路の比較例
図４に、過電流検出回路６０の比較構成例を示す。図４の過電流検出回路６０は、スイッチ回路６２と検出回路６４を含む。
【００５２】
スイッチ回路６２は、ドライバー回路ＰＲ１〜ＰＲ４の出力にゲートが接続される第１〜第４のスイッチ素子ＳＷ１〜ＳＷ４を含む。スイッチ素子ＳＷ１、ＳＷ２の一端は、ブリッジ回路１０のトランジスターＱ１、Ｑ２のドレインノードＮ１に接続され、スイッチ素子ＳＷ３、ＳＷ４の一端は、ブリッジ回路１０のトランジスターＱ３、Ｑ４のドレインノードＮ２に接続される。スイッチ素子ＳＷ１、ＳＷ３は例えばＰ型トランジスターであり、スイッチ素子ＳＷ２、ＳＷ４は例えばＮ型トランジスターである。なお、スイッチ素子ＳＷ１〜ＳＷ４をトランスファーゲート等で構成してもよい。
【００５３】
図４に示すように、チャージ期間ではドライバー回路ＰＲ１〜ＰＲ４の出力が“Ｌ”、“Ｌ”、“Ｈ”、“Ｈ”となるので、スイッチ素子ＳＷ１、ＳＷ４がオンになり、スイッチ素子ＳＷ２、ＳＷ３がオフになる。このとき、スイッチ素子ＳＷ１の他端からは、トランジスターＱ１のドレインノードＮ１の電圧Ｖ１が電圧ＳＱ１として出力され、スイッチ素子ＳＷ４の他端からは、トランジスターＱ４のドレインノードＮ２の電圧Ｖ２が電圧ＳＱ４として出力される。
【００５４】
トランジスターＱ１、Ｑ４のオン抵抗をＲｏｎ１、Ｒｏｎ４とした場合、電圧ＳＱ１＝Ｖ１＝ＶＢＢ−Ｒｏｎ１・ＩＣであり、電圧ＳＱ４＝Ｖ２＝ＶＳ＋Ｒｏｎ４・ＩＣである。過電流によってブリッジ回路１０に流れる電流ＩＣが増加した場合、電圧ＳＱ１の降下幅Ｒｏｎ１・ＩＣや電圧ＳＱ４の上昇幅Ｒｏｎ４・ＩＣが大きくなる。検出回路６４は、電圧ＳＱ１の降下幅Ｒｏｎ１・ＩＣと電圧ＳＱ４の上昇幅Ｒｏｎ４・ＩＣのうち少なくとも一方が所定値を超えた場合に、ブリッジ回路１０に過電流が流れたと判定し、検出信号ＤＥＴをアクティブにする。制御回路２０は、検出信号ＤＥＴがアクティブになった場合、ブリッジ回路１０の駆動信号ＤＧ１〜ＤＧ４を“Ｈ”、“Ｌ”、“Ｈ”、“Ｌ”にして、トランジスターＱ１〜Ｑ４を全てオフにし、ブリッジ回路１０に流れる電流を停止させる。
【００５５】
一方、ディケイ期間ではスイッチ素子ＳＷ２、ＳＷ３がオンになり、スイッチ素子ＳＷ１、ＳＷ４がオフになる。このとき、スイッチ素子ＳＷ２の他端からは、トランジスターＱ２のドレインノードＮ１の電圧Ｖ１が電圧ＳＱ２として出力され、スイッチ素子ＳＷ３の他端からは、トランジスターＱ３のドレインノードＮ２の電圧Ｖ２が電圧ＳＱ３として出力される。トランジスターＱ２、Ｑ３のオン抵抗をＲｏｎ２、Ｒｏｎ３とした場合、電圧ＳＱ２＝Ｖ１＝ＶＳ−Ｒｏｎ２・ＩＤであり、電圧ＳＱ３＝Ｖ２＝ＶＢＢ＋Ｒｏｎ３・ＩＤである。検出回路６４は、電圧ＳＱ２の降下幅Ｒｏｎ２・ＩＤと電圧ＳＱ３の上昇幅Ｒｏｎ３・ＩＤのうち少なくとも一方が所定値を超えた場合に、ブリッジ回路１０に過電流が流れたと判定し、検出信号ＤＥＴをアクティブにする。なお、チャージ期間においてブリッジ回路に流れるよりもディケイ期間においてブリッジ回路に流れる電流が大きくなることはないと考えられるため、ディケイ期間における過電流検出を省略することが可能である。
【００５６】
以上のように、図４の比較例ではスイッチ素子ＳＷ１〜ＳＷ４のゲートがドライバー回路ＰＲ１〜ＰＲ４の出力に接続されている。このことから、比較例では過電流を誤検出し、不必要に駆動動作を停止させる可能性がある。この点について以下に説明する。
【００５７】
図５（Ａ）、図５（Ｂ）には、チャージ期間を例にとって図４の比較例のタイミングチャートを示す。なお、図５（Ａ）において、４２Ｖはブリッジ回路１０の電源ＶＢＢの電圧であり、３７Ｖは、回路装置が内蔵する不図示のバイアス回路が生成したバイアス電圧ＶＨＢである。図５（Ｂ）において、０Ｖは電源ＶＳＳの電圧（グランド電圧）であり、５Ｖは、回路装置が内蔵する不図示のバイアス回路が生成したバイアス電圧ＶＬＢである。
【００５８】
図５（Ａ）に示すように、ブリッジ回路１０のトランジスターＱ１のゲート電圧（駆動信号ＤＧ１）はディケイ期間では４２Ｖ（Ｈレベル）であり、チャージ期間では３７Ｖ（Ｌレベル）である。Ｐ型トランジスターの閾値電圧を例えばＶｔｈ１＝１．５Ｖとすると、トランジスターＱ１のゲート電圧がＶＢＢ−Ｖｔｈ１＝４０．５Ｖ（ゲート・ソース間電圧がＶｔｈ＝１．５Ｖ）となったときにスイッチ回路６２のスイッチ素子ＳＷ１もオンになる。
【００５９】
トランジスターＱ１のゲート電圧が十分に３７Ｖに漸近した場合には、そのオン抵抗Ｒｏｎ１は例えば１Ωとなるが、トランジスターＱ１がオンした直後にはゲート・ソース間電圧が閾値電圧Ｖｔｈ１の付近なので、オン抵抗Ｒｏｎ１は１Ωよりも高い。スイッチ回路６２のスイッチ素子ＳＷ１は、このオン抵抗Ｒｏｎ１が高い状態でオンすることになる。オン抵抗Ｒｏｎ１が高ければブリッジ回路１０に流れるチャージ電流ＩＣも小さいが、オン抵抗による電圧の降下幅はＲｏｎ１・ＩＣなので、チャージ電流ＩＣが小さくても所定値を超え、検出回路６４が過電流として検出し、ブリッジ回路１０の駆動動作を停止させる可能性がある。例えばＩＣ＝１．５Ａで過電流として検出する場合、通常はＲｏｎ１・ＩＣ＝１Ω・１．５Ａ＝１．５Ｖの電圧降下で過電流と判断する。一方、トランジスターＱ１がオンした直後に例えばオン抵抗Ｒｏｎ１＝１０Ωとすると、Ｒｏｎ１／１．５Ｖ＝１０Ω／１．５Ｖ＝１５０ｍＡで過電流と判断してしまう。
【００６０】
以上はハイサイド側であるが、ローサイド側も同様である。即ち、図５（Ｂ）に示すように、ブリッジ回路１０のトランジスターＱ４のゲート電圧（駆動信号ＤＧ４）はディケイ期間では５Ｖ（Ｈレベル）であり、チャージ期間では０Ｖ（Ｌレベル）である。Ｎ型トランジスターの閾値電圧を例えばＶｔｈ４＝１．５Ｖとすると、トランジスターＱ４のゲート電圧（ゲート・ソース間電圧）がＶｔｈ４＝１．５Ｖとなったときにスイッチ回路６２のスイッチ素子ＳＷ４もオンになる。スイッチ素子ＳＷ４は、トランジスターＱ４オン抵抗Ｒｏｎ４が高い状態でオンすることになるので、実際にはチャージ電流ＩＣが小さいにも関わらず検出回路６４が過電流として検出し、ブリッジ回路１０の駆動動作を停止させる可能性がある。
【００６１】
以上のように過電流を正確に検出できない場合、例えば検出の閾値（上記の例では１．５Ｖ（１．５Ａ））を大きくして、誤検出による駆動動作の停止を防ぐことになる。しかしながら、ブリッジ回路１０の破壊を防ぐという安全性を考えれば、誤検出を起こさない範囲で出来るだけ検出の閾値が低い方が望ましい。図４の比較例では、上述のようにチャージ期間とディケイ期間の切り替えの過渡期において、実際には短絡等による過電流がブリッジ回路１０に流れていない場合でも過電流として検出する可能性があるため、検出の閾値を下げることができない。
【００６２】
３．本実施形態の過電流検出回路
図６に、上記のような課題を解決できる本実施形態の過電流検出回路６０の構成例を示す。本実施形態の過電流検出回路６０は、スイッチ回路６２、検出回路６４、スイッチング制御回路６６を含む。なお、上述した構成要素と同一の構成要素には同一の符号を付し、適宜説明を省略する。
【００６３】
まず、ブリッジ回路１０のハイサイド側トランジスターＱ１、Ｑ３に流れる過電流を検出する構成について説明する。
【００６４】
スイッチ回路６２は、第１のトランジスターＱ１と第２のトランジスターＱ２の間の第１のノードＮ１に一端が接続される第１のスイッチ素子ＳＷ１を有する。検出回路６４は、第１のスイッチ素子ＳＷ１の他端のノードの電圧ＳＱ１に基づいて、ブリッジ回路１０の電流（過電流）を検出する。制御回路２０は、ブリッジ回路１０のオン・オフ制御信号ＩＮ１、ＩＮ２を第１のドライバー回路ＰＲ１と第２のドライバー回路ＰＲ２に出力し、検出回路６４により電流（過電流）が検出された場合にブリッジ回路１０のオン・オフ動作を停止させる。
【００６５】
そして、スイッチング制御回路６６は、第１のドライバー回路ＰＲ１の出力（駆動信号ＤＧ１）に基づいて、第１のスイッチ素子ＳＷ１のオン・オフを制御する第１のスイッチ制御信号ＣＴ１を出力する。このとき、第１のトランジスターＱ１のオン抵抗が所与の第１オン抵抗より小さくなったと判断される場合に、第１のスイッチ制御信号ＣＴ１をアクティブにする。
【００６６】
また、スイッチ回路６２は、第３のトランジスターＱ３と第４のトランジスターＱ４の間の第２のノードＮ２に一端が接続される第３のスイッチ素子ＳＷ３を有する。検出回路６４は、第３のスイッチ素子ＳＷ３の他端のノードの電圧ＳＱ３に基づいて、ブリッジ回路１０の電流（過電流）を検出する。制御回路２０は、ブリッジ回路１０のオン・オフ制御信号ＩＮ３、ＩＮ４を第３のドライバー回路ＰＲ３と第４のドライバー回路ＰＲ４に出力し、検出回路６４により電流（過電流）が検出された場合にブリッジ回路１０のオン・オフ動作を停止させる。
【００６７】
そして、スイッチング制御回路６６は、第３のドライバー回路ＰＲ３の出力（駆動信号ＤＧ３）に基づいて、第３のスイッチ素子ＳＷ３のオン・オフを制御する第３のスイッチ制御信号ＣＴ３を出力する。このとき、第３のトランジスターＱ３のオン抵抗が所与の第３オン抵抗より小さくなったと判断される場合に、第３のスイッチ制御信号ＣＴ３をアクティブにする。所与の第３オン抵抗は、例えば所与の第１オン抵抗に等しい。
【００６８】
以下では、チャージ期間においてトランジスターＱ１に流れる過電流を検出する場合を例にとり、過電流検出回路６０の動作について説明する。ディケイ期間においてトランジスターＱ３に流れる過電流を検出する場合も動作は同様である。
【００６９】
図７に、本実施形態の過電流検出回路６０のタイミングチャートを示す。図７に示すように、ディケイ期間からチャージ期間への切り替わったときにブリッジ回路１０のトランジスターＱ１のゲート電圧（駆動信号ＤＧ１）がＶＢＢ−Ｖｔｈ１よりも小さくなる（ゲート・ソース間電圧が閾値電圧Ｖｔｈ１よりも小さくなる）と、トランジスターＱ１がオンになり、ゲート電圧（駆動信号ＤＧ１）が下がると共にオン抵抗Ｒｏｎ１が小さくなっていく。そして、トランジスターＱ１のオン抵抗Ｒｏｎ１が所与の第１オン抵抗ＲＧ１より小さくなったときに、スイッチ回路６２のスイッチ素子ＳＷ１がオンになる。
【００７０】
一方、チャージ期間からディケイ期間に切り替わるときには、トランジスターＱ１のゲート電圧（駆動信号ＤＧ１）が上がると共にオン抵抗Ｒｏｎ１が大きくなっていき、トランジスターＱ１のオン抵抗Ｒｏｎ１が所与の第１オン抵抗ＲＧ１より大きくなったときに、スイッチ回路６２のスイッチ素子ＳＷ１がオフになる。
【００７１】
図４、図５の比較例ではトランジスターＱ１の駆動信号ＤＧ１によってスイッチ素子ＳＷ１のオン・オフ制御を行っていたが、本実施形態ではドライバー回路ＰＲ１とスイッチ素子ＳＷ１のゲートとの間にスイッチング制御回路６６を設けている。そして、そのスイッチング制御回路６６がスイッチ素子ＳＷ１のオン・オフ制御を行うことで、ブリッジ回路１０のトランジスターＱ１がオンになるタイミングから、スイッチ回路６２のスイッチ素子ＳＷ１がオンになるタイミングを遅らせることができる。
【００７２】
即ち、トランジスターＱ１がオンした後、そのオン抵抗Ｒｏｎ１が所与の第１オン抵抗ＲＧ１になったタイミングで、スイッチ回路６２のスイッチ素子ＳＷ１をオンさせることが可能になる。これにより、トランジスターＱ１のオン抵抗Ｒｏｎ１が十分に小さくなった後に、トランジスターＱ１のドレインノードＮ１の電圧Ｖ１＝ＳＱ１＝ＶＢＢ−Ｒｏｎ１・ＩＣを検出回路６４に入力できる。オン抵抗Ｒｏｎ１が十分に小さいので、ドレインノードＮ１の電圧降下Ｒｏｎ１・ＩＣが所定値を超えるためにはブリッジ回路１０に大きな電流が流れる必要があるので、過電流の誤検出を抑制できる。図４、図５の比較例では誤検出による動作停止を避けるために検出の閾値（１．５Ａ）を上げる必要があったが、本実施形態では破壊が起きない程度の閾値を設定しつつ、誤検出による動作停止を抑制できる。
【００７３】
なお、「判断される場合」とは、実際に何らかの判断を行う場合に限らず、判断は行わないが間接的にオン抵抗が所与の第１オン抵抗より小さくなったと見なせる場合を含む。実際に判断を行う例としては、後述のようにトランジスターＱ１のゲート電圧（駆動信号ＤＧ１）と基準電圧を比較する例がある。判断を行わない例としては、後述のようにスイッチ制御信号ＣＴ１のエッジをトランジスターＱ１のゲート電圧（駆動信号ＤＧ１）のエッジから遅延させ、その遅延時間によって間接的にオン抵抗が所与の第１オン抵抗より小さくなったと見なす例がある。
【００７４】
さて、上述した所与の第１オン抵抗ＲＧ１は、具体的には次のように設定される。即ち、図７に示すように、所与の第１オン抵抗ＲＧ１は、トランジスターＱ１のゲート・ソース間電圧が最大（ＶＢＢ−ＤＧ１＝ＶＢＢ−ＶＨＢ＝５Ｖ）となるときのオン抵抗をＲｏｎＭ１（１Ω）とした場合に、ＲＧ１≦２×ＲｏｎＭ１である。
【００７５】
図８に、ハイサイド側のトランジスターＱ１（Ｑ３）のオン抵抗の特性例を示す。図８の横軸にはゲート・ソース間電圧を示す。図８の例では、トランジスターＱ１のゲート・ソース間電圧が最大の５Ｖとなるときのオン抵抗ＲｏｎＭ１は約１．７Ωである。この場合、所与の第１オン抵抗ＲＧ１は、２×１．７Ω以下に設定される。例えば、ゲート・ソース間電圧が４．５Ｖのときのオン抵抗である約２Ω（≦２×１．７Ω）を、所与の第１オン抵抗ＲＧ１に設定すればよい。
【００７６】
このようにすれば、スイッチ回路６２のスイッチ素子ＳＷ１がオンしている期間（過電流の検出期間）において、トランジスターＱ１のオン抵抗Ｒｏｎ１の変動を、最小値ＲｏｎＭ１の２倍以下にできる。例えばトランジスターＱ１が完全にオンしたとき（Ｒｏｎ１＝ＲｏｎＭ１のとき）にチャージ電流ＩＣ≧１．５Ａを過電流として検出する場合を考える。正常なチャージ電流を例えばＩＣ＝０．５Ａとすると、更に１．０Ａ流れたときに過電流として判断される。電圧降下はＲｏｎ１・ＩＣなので、Ｒｏｎ１＝２×ＲｏｎＭ１の場合には、チャージ電流ＩＣとして１．５Ａ／２＝０．７５Ａ程度まで許容されることになる。オン抵抗Ｒｏｎ１が２倍なので正常なチャージ電流はＩＣ＝０．５Ａ／２＝０．２５Ａであり、更に０．５Ａ流れたときに過電流として判断される。即ち、過電流を検出する許容範囲として最低でも０．５Ａが確保されることになる。このように、過電流の検出期間においてオン抵抗Ｒｏｎ１の誤差が小さくなることで、過電流の検出誤差（上記の例では１Ａと０．５Ａの差）が小さくなり、誤検出が抑制される。
【００７７】
以上のように、本実施形態ではトランジスターＱ１のオン抵抗Ｒｏｎ１が所与の第１オン抵抗ＲＧ１より小さくなったことを検出するが、具体的には以下の構成により実現される。
【００７８】
即ち、スイッチング制御回路６６は、第１のドライバー回路ＰＲ１の出力（駆動信号ＤＧ１）に基づく電圧と第１の基準電圧とを比較する第１の比較回路ＣＰＡ１を有する。そして、スイッチング制御回路６６は、第１の比較回路ＣＰＡ１による比較の結果（出力信号ＣＰＱ１）に基づいて第１のスイッチ制御信号ＣＴ１をアクティブにする。
【００７９】
具体的には、スイッチング制御回路６６は論理和回路ＯＲ１を含む。論理和回路ＯＲ１は、第１のドライバー回路ＰＲ１の出力と第１の比較回路ＣＰＡ１の出力との論理和を、第１のスイッチ制御信号ＣＴ１として出力する。図７に示すように、ＶＳＳを基準とした場合には第１の基準電圧は例えば３７．５Ｖ（＞３７Ｖ＝ＶＨＢ）である。ＶＢＢを基準とした場合には第１の基準電圧は４．５Ｖ（＞５Ｖ）である。この場合、駆動信号ＤＧ１の電圧が第１の基準電圧３７．５Ｖ以下（ＶＢＢ−ＤＧ１≧４．５Ｖ）となったときに第１の比較回路ＣＰＡ１の出力信号ＣＰＱ１がＬレベル（アクティブ）となり、論理和回路ＯＲ１の出力信号である第１のスイッチ制御信号ＣＴ１がＬレベル（アクティブ）となる。
【００８０】
このようにして、比較回路ＣＰＡ１による電圧検出により、トランジスターＱ１のオン抵抗Ｒｏｎ１が所与の第１オン抵抗ＲＧ１より小さくなったことを検出できる。所与の第１オン抵抗ＲＧ１は、第１のドライバー回路ＰＲ１の出力に基づく電圧が電源ＶＢＢの電圧を基準として第１の基準電圧に等しくなったときのトランジスターＱ１のオン抵抗である。第１のドライバー回路ＰＲ１の出力に基づく電圧は、例えば図１０で後述するように、電源ＶＢＢと第１のドライバー回路ＰＲ１の出力（駆動信号ＤＧ１）の間を抵抗分割した電圧ＤＧＤ１である。なお、これに限らず、第１のドライバー回路ＰＲ１の出力に基づく電圧は、第１のドライバー回路ＰＲ１の出力そのものであってもよい。
【００８１】
なお、トランジスターＱ３に流れる過電流を検出する場合には、トランジスターＱ３のオン抵抗Ｒｏｎ３が所与の第３オン抵抗より小さくなったことを検出するが、具体的には以下の構成により実現される。
【００８２】
即ち、スイッチング制御回路６６は、第３のドライバー回路ＰＲ３の出力（駆動信号ＤＧ３）に基づく電圧と第３の基準電圧（例えば第１の基準電圧に等しい）とを比較する第３の比較回路ＣＰＡ３を有する。そして、スイッチング制御回路６６は、第３の比較回路ＣＰＡ３による比較の結果（出力信号ＣＰＱ３）に基づいて第３のスイッチ制御信号ＣＴ３をアクティブにする。具体的には、スイッチング制御回路６６は論理和回路ＯＲ３を含む。論理和回路ＯＲ３は、第３のドライバー回路ＰＲ３の出力と第１の比較回路ＣＰＡ３の出力との論理和を、第３のスイッチ制御信号ＣＴ３として出力する。
【００８３】
さて、上記では電源ＶＢＢの電圧４２Ｖを基準として第１の基準電圧を４．５Ｖとしたが、第１の基準電圧はトランジスターＱ１の閾値電圧Ｖｔｈ１＝１．５Ｖからゲート・ソース間電圧のＬレベル（ＶＢＢ−ＶＨＢ＝５Ｖ）の範囲で種々の選択が可能である。例えば、ブリッジ回路の高電位側電源ＶＢＢの電圧４２Ｖ（トランジスターＱ１のソース電圧）を基準として、第１のトランジスターＱ１をオンさせる際に第１のドライバー回路ＰＲ１が出力する電圧をＶＤＲ１とし、第１の基準電圧をＶｒｅｆ１とする場合に、Ｖｒｅｆ１＝（ＶＤＲ１−Ｖｔｈ１）／２＋Ｖｔｈ１である。
【００８４】
本実施形態ではＶＤＲ１＝ＶＢＢ−ＶＨＢなので、Ｖｒｅｆ１＝（（ＶＢＢ−ＶＨＢ）−Ｖｔｈ１）／２＋Ｖｔｈ１となる。図８に示すように、この基準電圧Ｖｒｅｆ１は閾値電圧Ｖｔｈ１とＬレベル（ＶＢＢ−ＶＨＢ）との中間の電圧となる。ゲート・ソース間電圧に対するオン抵抗の特性は、閾値電圧Ｖｔｈ１の付近では傾きが急峻である。一方、上記中間の電圧からＬレベル（ＶＨＢ）までの区間では傾きが緩やかであり、オン抵抗が最小値に漸近している。そのため、上記中間の電圧を基準電圧Ｖｒｅｆ１とすることで、オン抵抗が最小値に十分近づいたときに過電流の検出を開始できる。図８の例では、実際にＶｒｅｆ１＝（（ＶＢＢ−ＶＨＢ）−Ｖｔｈ１）／２＋Ｖｔｈ１においてオン抵抗Ｒｏｎ１は約３．５Ω（２×ＲｏｎＭ１）であり、最小値１．７Ω（ＲｏｎＭ１）の約２倍となっている。
【００８５】
次に、ブリッジ回路１０のローサイド側トランジスターＱ２、Ｑ４に流れる過電流を検出する構成について説明する。
【００８６】
図６に示すように、スイッチ回路６２は、第１のトランジスターＱ１と第２のトランジスターＱ２の間の第１のノードＮ１に一端が接続される第２のスイッチ素子ＳＷ２を有する。検出回路６４は、第２のスイッチ素子ＳＷ２の他端のノードの電圧ＳＱ２に基づいてブリッジ回路１０の電流（過電流）を検出する。
【００８７】
そして、スイッチング制御回路６６は、第２のスイッチ素子ＳＷ２のオン・オフを制御する第２のスイッチ制御信号ＣＴ２を出力する。このとき、スイッチング制御回路６６は、第２のトランジスターＱ２のオン抵抗が所与の第２オン抵抗より小さくなったと判断される場合に、第２のスイッチ制御信号ＣＴ２をアクティブにする。
【００８８】
また、スイッチ回路６２は、第３のトランジスターＱ３と第４のトランジスターＱ４の間の第２のノードＮ２に一端が接続される第４のスイッチ素子ＳＷ４を有する。検出回路６４は、第４のスイッチ素子ＳＷ４の他端のノードの電圧ＳＱ４に基づいてブリッジ回路１０の電流（過電流）を検出する。
【００８９】
そして、スイッチング制御回路６６は、第４のスイッチ素子ＳＷ４のオン・オフを制御する第４のスイッチ制御信号ＣＴ４を出力する。このとき、スイッチング制御回路６６は、第４のトランジスターＱ４のオン抵抗が所与の第４オン抵抗より小さくなったと判断される場合に、第４のスイッチ制御信号ＣＴ４をアクティブにする。所与の第４オン抵抗は、例えば所与の第２オン抵抗に等しい。
【００９０】
以下では、ディケイ期間においてトランジスターＱ２に流れる過電流を検出する場合を例にとり、過電流検出回路６０の動作について説明する。チャージ期間においてトランジスターＱ４に流れる過電流を検出する場合も動作は同様である。
【００９１】
図９に、本実施形態の過電流検出回路６０のタイミングチャートを示す。図９に示すように、チャージ期間からディケイ期間への切り替わったときにブリッジ回路１０のトランジスターＱ２のゲート電圧（駆動信号ＤＧ２）が閾値電圧Ｖｔｈ２よりも小さくなると、トランジスターＱ２がオンになり、ゲート電圧（駆動信号ＤＧ２）が下がると共にオン抵抗Ｒｏｎ２が小さくなっていく。そして、トランジスターＱ２のオン抵抗Ｒｏｎ２が所与の第２オン抵抗ＲＧ２より小さくなったときに、スイッチ回路６２のスイッチ素子ＳＷ２がオンになる。
【００９２】
一方、ディケイ期間からチャージ期間に切り替わるときには、トランジスターＱ２のゲート電圧（駆動信号ＤＧ２）が上がると共にオン抵抗Ｒｏｎ２が大きくなっていき、トランジスターＱ２のオン抵抗Ｒｏｎ２が所与の第２オン抵抗ＲＧ２より大きくなったときに、スイッチ回路６２のスイッチ素子ＳＷ２がオフになる。
【００９３】
以上によれば、トランジスターＱ２のオン抵抗Ｒｏｎ２が十分に小さくなった後に、トランジスターＱ２のドレインノードＮ１の電圧Ｖ１＝ＳＱ２＝ＶＳ−Ｒｏｎ２・ＩＤを検出回路６４に入力できる。オン抵抗Ｒｏｎ２が十分に小さいので、ドレインノードＮ２の電圧降下Ｒｏｎ２・ＩＤが所定値を超えるためにはブリッジ回路１０に大きな電流が流れる必要があるので、過電流の誤検出を抑制できる。
【００９４】
さて、上述した所与の第２オン抵抗ＲＧ２は、具体的には次のように設定される。即ち、第２のトランジスターＱ２のゲート・ソース間電圧が最大（ＤＧ２−ＶＳＳ＝ＶＬＢ−ＶＳＳ＝５Ｖ）となるときのオン抵抗をＲｏｎＭ２とし、所与の第２オン抵抗をＲＧ２とする場合に、Ｒｏｎ２≦２×ＲｏｎＭ２である。
【００９５】
このようにすれば、スイッチ回路６２のスイッチ素子ＳＷ２がオンしている期間（過電流の検出期間）において、トランジスターＱ２のオン抵抗Ｒｏｎ２の変動を、最小値ＲｏｎＭ２の２倍以下にできる。トランジスターＱ１の過電流検出において説明したのと同様に、過電流の検出期間においてオン抵抗Ｒｏｎ２の誤差が小さくなることで、過電流の検出誤差が小さくなり、誤検出が抑制される。
【００９６】
トランジスターＱ２のオン抵抗Ｒｏｎ２が所与の第２オン抵抗ＲＧ２より小さくなったことを検出する構成は、具体的には以下のように実現される。
【００９７】
即ち、スイッチング制御回路６６は、第２のドライバー回路ＰＲ２の出力（駆動信号ＤＧ２）に基づく電圧と第２の基準電圧とを比較する第２の比較回路ＣＰＡ２を有する。そして、スイッチング制御回路６６は、第２の比較回路ＣＰＡ２による比較の結果（出力信号ＣＰＱ２）に基づいて第２のスイッチ制御信号ＣＴ２をアクティブにする。
【００９８】
具体的には、スイッチング制御回路６６は論理積回路ＡＮ２を含む。論理積回路ＡＮ２は、第２のドライバー回路ＰＲ２の出力と第２の比較回路ＣＰＡ２の出力との論理積を、第２のスイッチ制御信号ＣＴ２として出力する。図９に示すように、第２の基準電圧は例えば４．５Ｖ（＜５Ｖ＝ＶＬＢ）である。この場合、駆動信号ＤＧ２の電圧が第２の基準電圧４．５Ｖ以上となったときに第２の比較回路ＣＰＡ２の出力信号ＣＰＱ２がＨレベル（アクティブ）となり、論理積回路ＡＮ２の出力信号である第２のスイッチ制御信号ＣＴ２がＨレベル（アクティブ）となる。
【００９９】
このようにして、比較回路ＣＰＡ２による電圧検出により、トランジスターＱ２のオン抵抗Ｒｏｎ２が所与の第２オン抵抗ＲＧ２より小さくなったことを検出できる。所与の第２オン抵抗ＲＧ２は、第２のドライバー回路ＰＲ２の出力に基づく電圧が第２の基準電圧に等しくなったときのトランジスターＱ２のオン抵抗である。第２のドライバー回路ＰＲ２の出力に基づく電圧は、例えば図１１で後述するように、第１のドライバー回路ＰＲ２の出力（駆動信号ＤＧ２）と電源ＶＳＳの間を抵抗分割した電圧ＤＧＤ２である。なお、これに限らず、第２のドライバー回路ＰＲ２の出力に基づく電圧は、第２のドライバー回路ＰＲ２の出力そのものであってもよい。
【０１００】
なお、トランジスターＱ４に流れる過電流を検出する場合には、トランジスターＱ４のオン抵抗Ｒｏｎ４が所与の第４オン抵抗より小さくなったことを検出するが、具体的には以下の構成により実現される。
【０１０１】
即ち、スイッチング制御回路６６は、第４のドライバー回路ＰＲ４の出力（駆動信号ＤＧ４）に基づく電圧と第４の基準電圧（例えば第２の基準電圧に等しい）とを比較する第４の比較回路ＣＰＡ４を有する。そして、スイッチング制御回路６６は、第４の比較回路ＣＰＡ４による比較の結果（出力信号ＣＰＱ４）に基づいて第４のスイッチ制御信号ＣＴ４をアクティブにする。具体的には、スイッチング制御回路６６は論理積回路ＡＮ４を含む。論理積回路ＡＮ４は、第４のドライバー回路ＰＲ４の出力と第４の比較回路ＣＰＡ４の出力との論理積を、第４のスイッチ制御信号ＣＴ４として出力する。
【０１０２】
さて、上記では第２の基準電圧を４．５Ｖとしたが、第２の基準電圧はトランジスターＱ２の閾値電圧Ｖｔｈ２からゲート電圧のＨレベル（ＶＬＢ）の範囲で種々の選択が可能である。例えば、ブリッジ回路の低電位側電源ＶＳＳの電圧を基準として、第２のトランジスターＱ２をオンさせる際に第２のドライバー回路ＰＲ２が出力する電圧をＶＤＲ２とし、第２の基準電圧をＶｒｅｆ２とする場合に、Ｖｒｅｆ２＝（ＶＤＲ２−Ｖｔｈ２）／２＋Ｖｔｈ２である。
【０１０３】
本実施形態ではＶＤＲ２＝ＶＬＢなので、Ｖｒｅｆ２＝（ＶＬＢ−Ｖｔｈ２）／２＋Ｖｔｈ２となる。この基準電圧Ｖｒｅｆ２は閾値電圧Ｖｔｈ２とＨレベル（ＶＬＢ）との中間の電圧となる。図８で基準電圧Ｖｒｅｆ１について説明したのと同様に、閾値電圧Ｖｔｈ２とＨレベルとの中間の電圧を基準電圧Ｖｒｅｆ２とすることで、オン抵抗が最小値に十分近づいたときに過電流の検出を開始できる。
【０１０４】
次に、検出回路６４の詳細な構成について説明する。検出回路６４は、第１〜第４の判定回路ＣＰＢ１〜ＣＰＢ４と、検出信号出力回路ＤＴＱと、を含む。
【０１０５】
第１の判定回路ＣＰＢ１は、第１のトランジスターＱ１のソースノードの電圧（電源ＶＢＢの電圧）と第１のスイッチ素子ＳＷ１の他端のノードの電圧ＳＱ１との差分が、第１の所定値より大きいか否かを判定する。差分はＶＢＢ−ＳＱ１＝Ｒｏｎ１・ＩＣであり、オン抵抗Ｒｏｎ１による電圧降下に相当する。この差分が第１の所定値より大きい場合には、第１の判定回路ＣＰＢ１は出力ＣＢＱ１をアクティブにする。
【０１０６】
第２の判定回路ＣＰＢ２は、第２のスイッチ素子ＳＷ２の他端のノードの電圧ＳＱ２と第２のトランジスターＱ２のソースノードＮ３の電圧ＶＳとの差分が、第２の所定値より大きいか否かを判定する。差分はＶＳ−ＳＱ２＝Ｒｏｎ２・ＩＤであり、オン抵抗Ｒｏｎ２による電圧降下に相当する。この差分が第２の所定値より大きい場合には、第２の判定回路ＣＰＢ２は出力ＣＢＱ２をアクティブにする。
【０１０７】
第３の判定回路ＣＰＢ３は、第３のトランジスターＱ３のソースノードの電圧（電源ＶＢＢの電圧）と第３のスイッチ素子ＳＷ３の他端のノードの電圧ＳＱ３との差分が、第３の所定値より大きいか否かを判定する。第３の所定値は例えば第１の所定値に等しい。差分はＳＱ３−ＶＢＢ＝Ｒｏｎ３・ＩＤであり、オン抵抗Ｒｏｎ３による電圧降下に相当する。この差分が第３の所定値より大きい場合には、第３の判定回路ＣＰＢ３は出力ＣＢＱ３をアクティブにする。
【０１０８】
第４の判定回路ＣＰＢ４は、第４のスイッチ素子ＳＷ４の他端のノードの電圧ＳＱ４と第４のトランジスターＱ４のソースノードＮ４の電圧ＶＳとの差分が、第４の所定値より大きいか否かを判定する。第４の所定値は例えば第２の所定値に等しい。差分はＳＱ４−ＶＳ＝Ｒｏｎ４・ＩＣであり、オン抵抗Ｒｏｎ４による電圧降下に相当する。この差分が第４の所定値より大きい場合には、第４の判定回路ＣＰＢ４は出力ＣＢＱ４をアクティブにする。
【０１０９】
検出信号出力回路ＤＴＱは、第１〜第４の判定回路ＣＰＢ１〜ＣＰＢ４の出力ＣＢＱ１〜ＣＢＱ４のうち少なくとも１つの出力がアクティブとなった場合に、電流（過電流）の検出信号ＤＥＴをアクティブにする。即ち、出力ＣＢＱ１〜ＣＢＱ４のうち１つでもアクティブになれば、ブリッジ回路１０に過電流が流れたと判定できる。
【０１１０】
例えば、第１の判定回路ＣＰＢ１は図１２で後述する判定回路（コンパレーター）によって実現され、検出信号出力回路ＤＴＱは図１４で後述する論理和回路によって実現される。この場合、例えば第１の所定値とは、図１２の判定回路の出力ＣＢＱ１が図１４の論理和回路のＮ型トランジスターＴＧ１の閾値電圧となるときの電圧ＳＱ１である。
【０１１１】
４．スイッチング制御回路の比較回路
図１０に、スイッチング制御回路６６の第１の比較回路ＣＰＡ１（ハイサイド側の比較回路）の詳細な構成例を示す。なお、第３の比較回路ＣＰＡ３も同様に構成できる。
【０１１２】
第１の比較回路ＣＰＡ１は、抵抗素子ＲＣ１、ＲＣ２と、基準電圧生成回路ＶＲＣ１と、コンパレーターＣＰＣ１と、を含む。
【０１１３】
基準電圧生成回路ＶＲＣ１は、基準電圧ＶＲＨを出力する。基準電圧ＶＲＨは、コンパレーターＣＰＣ１の第１入力端子（正極端子）に入力される。抵抗素子ＲＣ１、ＲＣ２は、電源ＶＢＢの電圧と第１のトランジスターＱ１のゲート電圧（駆動信号ＤＧ１）との間を抵抗分割する。抵抗分割により得られた電圧ＤＧＤ１は、コンパレーターＣＰＣ１の第２入力端子（負極端子）に入力される。コンパレーターＣＰＣ１は、基準電圧ＶＲＨと電圧ＤＧＤ１を比較し、ＤＧＤ１＞ＶＲＨの場合にはＬレベル（非アクティブ）の出力信号ＣＰＱ１を出力し、ＤＧＤ１≦ＶＲＨの場合にはＨレベル（アクティブ）の出力信号ＣＰＱ１を出力する。
【０１１４】
抵抗素子ＲＣ１、ＲＣ２の抵抗値をｒｃ１、ｒｃ２とした場合、ＤＧＤ１＝ＶＢＢ−｛ｒｃ２／（ｒｃ１＋ｒｃ２）｝（ＶＢＢ−ＤＧ１）である。ＤＧＤ１＝ＶＲＨとなるときの駆動信号ＤＧ１の電圧を検出レベルＶＤＥＴＨとすると、ＶＤＥＴＨ＝ＶＢＢ−｛（ｒｃ１＋ｒｃ２）／ｒｃ２｝（ＶＢＢ−ＶＲＨ）が得られる。このＶＤＥＴＨは、ＤＧ１＝ＶＤＥＴＨとなった場合にトランジスターＱ１のオン抵抗Ｒｏｎ１が所与の第１オン抵抗ＲＧ１となるように設定される。
【０１１５】
図１１に、スイッチング制御回路６６の第２の比較回路ＣＰＡ２（ローサイド側の比較回路）の詳細な構成例を示す。なお、第４の比較回路ＣＰＡ４も同様に構成できる。
【０１１６】
第２の比較回路ＣＰＡ２は、抵抗素子ＲＤ１、ＲＤ２と、基準電圧生成回路ＶＲＤ１と、コンパレーターＣＰＤ１と、を含む。
【０１１７】
基準電圧生成回路ＶＲＤ１は、基準電圧ＶＲＬを出力する。基準電圧ＶＲＬは、コンパレーターＣＰＣ１の第１入力端子（正極端子）に入力される。抵抗素子ＲＤ１、ＲＤ２は、第２のトランジスターＱ２のゲート電圧（駆動信号ＤＧ２）と電源ＶＳＳの電圧との間を抵抗分割する。抵抗分割により得られた電圧ＤＧＤ２は、コンパレーターＣＰＤ１の第２入力端子（負極端子）に入力される。コンパレーターＣＰＤ１は、基準電圧ＶＲＬと電圧ＤＧＤ２を比較し、ＤＧＤ２＞ＶＲＬの場合にはＬレベル（非アクティブ）の出力信号ＣＰＱ２を出力し、ＤＧＤ２≦ＶＲＬの場合にはＨレベル（アクティブ）の出力信号ＣＰＱ２を出力する。
【０１１８】
抵抗素子ＲＤ１、ＲＤ２の抵抗値をｒｄ１、ｒｄ２とした場合、ＤＧＤ２＝｛ｒｄ１／（ｒｄ１＋ｒｄ２）｝ＤＧ２である。ＤＧＤ２＝ＶＲＬとなるときの駆動信号ＤＧ２の電圧を検出レベルＶＤＥＴＬとすると、ＶＤＥＴＬ＝｛（ｒｄ１＋ｒｄ２）／ｒｄ１｝ＶＲＬが得られる。このＶＤＥＴＬは、ＤＧ２＝ＶＤＥＴＬとなった場合にトランジスターＱ２のオン抵抗Ｒｏｎ２が所与の第２オン抵抗ＲＧ２となるように設定される。
【０１１９】
５．検出回路の判定回路、検出信号出力回路
図１２に、検出回路６４の第１の判定回路ＣＰＢ１（ハイサイド側の判定回路）の詳細な構成例を示す。
【０１２０】
第１の判定回路ＣＰＢ１は、抵抗素子ＲＥ１、ＲＥ２と、バイポーラートランジスターＢＰＥ１、ＢＰＥ２と、Ｐ型トランジスターＴＥ１、ＴＥ２と、Ｎ型トランジスターＴＥ３〜ＴＥ６と、を含む。
【０１２１】
Ｎ型トランジスターＴＥ３、ＴＥ４のゲートにはバイアス電圧ＮＢＨが供給され、Ｎ型トランジスターＴＥ５、ＴＥ６のゲートにはバイアス電圧ＮＢＬが供給される。また、Ｐ型トランジスターはカレントミラー接続される。これらのトランジスターＴＥ１〜ＴＥ６によりバイポーラートランジスターＢＰＥ１、ＢＰＦ２のコレクターにバイアス電流が供給される。
【０１２２】
バイポーラートランジスターＢＰＥ１のエミッターには、スイッチ回路６２の第１のスイッチ素子ＳＷ１の他端（即ち、ブリッジ回路１０の第１のトランジスターＱ１のドレイン）が接続される。また、抵抗素子ＲＥ１を介して電源ＶＢＢのノードが接続される。バイポーラートランジスターＢＰＥ２のエミッターには、抵抗素子ＲＥ２を介して電源ＶＢＢのノードが接続される。第１のスイッチ素子ＳＷ１がオンしている場合には、第１のトランジスターＱ１のドレイン電圧Ｖ１が下がると、第１のスイッチ素子ＳＷ１の他端の電圧ＳＱ１が下がる。このとき、バイポーラートランジスターＢＰＥ１のコレクターの電圧が下がる。バイポーラートランジスターＢＰＥ２のベースはバイポーラートランジスターＢＰＥ１のコレクターに接続されているので、バイポーラートランジスターＢＰＥ２のベース電流が増加する。そうするとバイポーラートランジスターＢＰＥ２のコレクター電流が増加し、出力ＣＢＱ１の電圧が上がる。
【０１２３】
この出力ＣＢＱ１は、図１４で後述する検出信号出力回路のＮ型トランジスターＴＧ１のゲートに入力されており、出力ＣＢＱ１の電圧がＮ型トランジスターＴＧ１の閾値電圧を超えるとＮ型トランジスターＴＧ１がオンになる。出力ＣＢＱ１の電圧がＮ型トランジスターＴＧ１の閾値電圧となるときの電圧ＳＱ１をＳＱＤＥＴ１とすると、ＳＱ１＞ＳＱＤＥＴ１のときＮ型トランジスターＴＧ１はオフになり、ＳＱ１≦ＳＱＤＥＴ１のときＮ型トランジスターＴＧ１はオンになる。
【０１２４】
出力ＣＢＱ１の電圧がＮ型トランジスターＴＧ１の閾値電圧となるときのトランジスターＱ１に流れる電流をＩＤＥＴＨとする。トランジスターＱ１のソース・ドレイン間電圧はＲｏｎ１・ＩＤＥＴＨなので、ＳＱＤＥＴ１＝ＶＢＢ−Ｒｏｎ１・ＩＤＥＴＨである。このＩＤＥＴＨが所望の過電流検出値となるように、例えば抵抗素子ＲＥ１、ＲＥ２の抵抗値等を調整し、ＳＱＤＥＴ１を決める。
【０１２５】
図１３に、検出回路６４の第４の判定回路ＣＰＢ４（ローサイド側の比較回路）の詳細な構成例を示す。
【０１２６】
第４の判定回路ＣＰＢ４は、抵抗素子ＲＦ１〜ＲＦ４と、バイポーラートランジスターＢＰＦ１〜ＢＰＦ５と、Ｐ型トランジスターＴＦ１〜ＴＦ３と、を含む。
【０１２７】
Ｐ型トランジスターＴＦ１、ＴＦ２のゲートにはバイアス電圧ＰＢが供給され、これらのトランジスターＴＦ１、ＴＦ２によりバイポーラートランジスターＢＰＦ１、ＢＰＦ２のコレクターにバイアス電流が供給される。
【０１２８】
バイポーラートランジスターＢＰＦ１のエミッターには、抵抗素子ＲＦ１を介して、ブリッジ回路１０の第４のトランジスターＱ４のソースノードＮ３（電圧ＶＳ）が接続される。バイポーラートランジスターＢＰＦ２のエミッターには、抵抗素子ＲＦ２を介してスイッチ回路６２の第４のスイッチ素子ＳＷ４の他端（即ち、第４のトランジスターＱ４のドレイン）が接続される。第４のスイッチ素子ＳＷ４がオンしている場合には、第４のトランジスターＱ４のドレイン電圧Ｖ２が上がると、第４のスイッチ素子ＳＷ４の他端の電圧ＳＱ４が上がる。このとき、バイポーラートランジスターＢＰＦ１、ＢＰＦ２はカレントミラー接続されているのでバイポーラートランジスターＢＰＦ２のベース電位は変わらない。そのため、バイポーラートランジスターＢＰＥ２のベース電流が減少し、コレクター電流が減少する。バイアス電流一定なので、バイポーラートランジスターＢＰＦ３のベース電流が増加する。
【０１２９】
バイポーラートランジスターＢＰＦ３のコレクターには、抵抗素子ＲＦ３を介してバイアス電圧ＶＬＢのノードが接続される。また、Ｐ型トランジスターＴＦ３のゲートが接続される。Ｐ型トランジスターＴＦ３のドレインは出力ＣＢＱ４のノードである。そのドレインには、抵抗素子ＲＦ４を介して電源ＶＳＳのノードが接続される。バイポーラートランジスターＢＰＦ３のベース電流が増加すると、コレクター電流が増加し、Ｐ型トランジスターＴＦ３のゲート電圧が下がる。Ｐ型トランジスターＴＦ３のドレイン電流が増加するので出力ＣＢＱ４の電圧が上がる。
【０１３０】
この出力ＣＢＱ４は、図１４で後述する検出信号出力回路のＮ型トランジスターＴＧ４のゲートに入力されており、出力ＣＢＱ４の電圧がＮ型トランジスターＴＧ４の閾値電圧を超えるとＮ型トランジスターＴＧ４がオンになる。出力ＣＢＱ４の電圧がＮ型トランジスターＴＧ４の閾値電圧となるときの電圧ＳＱ４をＳＱＤＥＴ４とすると、ＳＱ４＞ＳＱＤＥＴ４のときＮ型トランジスターＴＧ４はオフになり、ＳＱ４≦ＳＱＤＥＴ４のときＮ型トランジスターＴＧ４はオンになる。
【０１３１】
出力ＣＢＱ４の電圧がＮ型トランジスターＴＧ４の閾値電圧となるときのトランジスターＱ４に流れる電流をＩＤＥＴＬとする。トランジスターＱ４のソース・ドレイン間電圧はＲｏｎ４・ＩＤＥＴＬなので、ＳＱＤＥＴ４＝ＶＳ＋Ｒｏｎ４・ＩＤＥＴＬである。このＩＤＥＴＬが所望の過電流検出値となるように、例えば抵抗素子ＲＦ１、ＲＦ２の抵抗値等を調整し、ＳＱＤＥＴ４を決める。
【０１３２】
図１４に、検出回路６４の検出信号出力回路ＤＴＱの詳細な構成例を示す。検出信号出力回路ＤＴＱは、抵抗素子ＲＧと、Ｎ型トランジスターＴＧ１〜ＴＧ４と、インバーターＩＮＧと、を含む。
【０１３３】
抵抗素子ＲＧの一端にはバイアス電圧ＶＬＢのノードが接続される。抵抗素子ＲＧの他端には、Ｎ型トランジスターＴＧ１〜ＴＧ４のドレインが共通接続され、インバーターＩＮＧの入力端子が接続される。Ｎ型トランジスターＴＧ１〜ＴＧ４のソースには電源ＶＳＳのノードが共通接続される。この検出信号出力回路ＤＴＱは、第１〜第４の判定回路ＣＰＢ１〜ＣＰＢ４の出力ＣＢＱ１〜ＣＢＱ４に対して論理和回路となる。即ち、出力ＣＢＱ１〜ＣＢＱ４のうち１つでもアクティブとなり（Ｎ型トランジスターＴＧ１〜ＴＧ４の閾値電圧を超え）、Ｎ型トランジスターＴＧ１〜ＴＧ４が１つでもオンになると、インバーターＩＮＧにＬレベルが入力され、検出信号ＤＥＴがハイレベル（アクティブ）になる。
【０１３４】
６．スイッチング制御回路の変形例
次に、スイッチング制御回路６６の変形例について説明する。変形例では、第１〜第４の比較回路ＣＰＡ１〜ＣＰＡ４が第１〜第４の遅延回路に置き換えられている。即ち、駆動信号ＤＧ１〜ＤＧ４がアクティブになった後、遅延して第１〜第４のスイッチ制御信号ＣＴ１〜ＣＴ４がアクティブになる。この遅延時間は、ブリッジ回路１０の第１〜第４のトランジスターＱ１〜Ｑ４のオン抵抗が所与の第１〜第４オン抵抗より小さくなったと判断される時間に設定される。
【０１３５】
図１５に、第１の遅延回路（ハイサイド側の遅延回路）の詳細な構成例を示す。なお、第３の遅延回路も同様に構成できる。
【０１３６】
第１の遅延回路は、Ｐ型トランジスターＴＫ１、ＴＫ３と、Ｎ型トランジスターＴＫ２、ＴＫ４と、抵抗素子ＲＫ１、ＲＫ２と、キャパシターＣＫと、を含む。
【０１３７】
Ｐ型トランジスターＴＫ１とＮ型トランジスターＴＫ２が第１インバーターを構成し、Ｐ型トランジスターＴＫ３とＮ型トランジスターＴＫ４が第２インバーターを構成する。抵抗素子ＲＫ１とキャパシターＣＫはローパスフィルターを構成し、第１インバーターにより駆動される。遅延時間は基本的にローパスフィルターの時定数で決まる。また、遅延時間はトランジスターＴＫ１〜ＴＫ４のオン抵抗や抵抗素子ＲＫ２の抵抗値にも依存する。例えば、ブリッジ回路１０の第１のトランジスターＱ１のオン抵抗が所与の第１オン抵抗（図７のＲＧ１）になるタイミング（図７の例ではＤＧ１＝３７．５Ｖになるタイミング）よりも遅いタイミングで第１の遅延回路の出力信号ＣＰＱ１がアクティブになるように、公差を考慮して遅延時間を決定する。
【０１３８】
図１６に、第２の遅延回路（ローサイド側の遅延回路）の詳細な構成例を示す。なお、第４の遅延回路も同様に構成できる。
【０１３９】
第２の遅延回路は、Ｐ型トランジスターＴＪ１、ＴＪ３と、Ｎ型トランジスターＴＪ２、ＴＪ４と、抵抗素子ＲＪ１、ＲＪ２と、キャパシターＣＪと、を含む。
【０１４０】
Ｐ型トランジスターＴＪ１とＮ型トランジスターＴＪ２が第１インバーターを構成し、Ｐ型トランジスターＴＪ３とＮ型トランジスターＴＪ４が第２インバーターを構成する。抵抗素子ＲＪ１とキャパシターＣＪはローパスフィルターを構成し、第１インバーターにより駆動される。遅延時間は基本的にローパスフィルターの時定数で決まる。また、遅延時間はトランジスターＴＪ１〜ＴＪ４のオン抵抗や抵抗素子ＲＪ２の抵抗値にも依存する。例えば、ブリッジ回路１０の第２のトランジスターＱ２のオン抵抗が所与の第２オン抵抗（図９のＲＧ２）になるタイミング（図９の例ではＤＧ２＝４．５Ｖになるタイミング）よりも遅いタイミングで第１の遅延回路の出力信号ＣＰＱ１がアクティブになるように、公差を考慮して遅延時間を決定する。
【０１４１】
７．電子機器
図１７に、本実施形態の回路装置（モータードライバー）が適用された電子機器の構成例を示す。電子機器は、処理部３００、記憶部３１０、操作部３２０、入出力部３３０、回路装置２００、これらの各部を接続するバス３４０、モーター２８０を含む。以下ではモーター駆動によりヘッドや紙送りを制御するプリンターを例にとり説明するが、本実施形態はこれに限定されず、種々の電子機器に適用可能である。
【０１４２】
入出力部３３０は例えばＵＳＢコネクターや無線ＬＡＮ等のインターフェースで構成され、画像データや文書データが入力される。入力されたデータは、例えばＤＲＡＭ等の内部記憶装置である記憶部３１０に記憶される。操作部３２０により印刷指示を受け付けると、処理部３００は、記憶部３１０に記憶されたデータの印刷動作を開始する。処理部３００は、データの印刷レイアウトに合わせて回路装置２００（モータードライバー）に指示を送り、回路装置２００は、その指示に基づいてモーター２８０を回転させ、ヘッドの移動や紙送りを行う。
【０１４３】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。またブリッジ回路、過電流検出回路、回路装置、電子機器の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１４４】
１０  ブリッジ回路、２０  制御回路、３０  チョッピング電流検出回路、
３２  基準電圧生成回路、３４  Ｄ／Ａ変換回路、３６  コンパレーター、
４０  プリドライバー、５０  レジスター部、６０  過電流検出回路、
６２  スイッチ回路、６４  検出回路、６６  スイッチング制御回路、
１００  モーター、２００  回路装置、２８０  モーター
３００  処理部、３１０  記憶部、３２０  操作部、３３０  入出力部、３４０  バス、
ＡＮ２、ＡＮ４  論理積回路、ＣＰＡ１〜ＣＰＡ４  比較回路、
ＣＰＢ１〜ＣＰＢ４  判定回路、ＣＴ１〜ＣＴ４  スイッチ制御信号、
ＤＧ１〜ＤＧ４  駆動信号（ドライバー回路の出力）、ＤＴＱ  検出信号出力回路、
ＩＣ  チャージ電流、ＩＤ  ディケイ電流、Ｎ１  第１のノード、Ｎ２  第２のノード、
ＯＲ１、ＯＲ３  論理和回路、ＰＲ１〜ＰＲ４  ドライバー回路、
Ｑ１〜Ｑ４  トランジスター、ＲＧ１  所与の第１オン抵抗、
ＲＧ２  所与の第２オン抵抗、ＳＷ１〜ＳＷ４  スイッチ素子、
【図１】
0006330566.tif 000002
【図２】
0006330566.tif 000003
【図３】
0006330566.tif 000004
【図４】
0006330566.tif 000005
【図５】
0006330566.tif 000006
【図６】
0006330566.tif 000007
【図７】
0006330566.tif 000008
【図８】
0006330566.tif 000009
【図９】
0006330566.tif 000010
【図１０】
0006330566.tif 000011
【図１１】
0006330566.tif 000012
【図１２】
0006330566.tif 000013
【図１３】
0006330566.tif 000014
【図１４】
0006330566.tif 000015
【図１５】
0006330566.tif 000016
【図１６】
0006330566.tif 000017
【図１７】
0006330566.tif 000018