(57)【特許請求の範囲】
【請求項１】
データラインと；
前記データラインに隣接したエッジ透明電極と、前記エッジ透明電極の一側端から第１幅の第１スリットを挟んで離隔した内部透明電極とを有する画素電極と；
前記エッジ透明電極の他側端から前記データラインの幅方向に第２幅だけ露出する共通電極と、
前記データラインと重畳する領域内で、前記共通電極の上部に配置されるフローティング導電層とを含み、
前記共通電極は前記エッジ透明電極と前記フローティング導電層の間で第２幅だけ露出し、
前記第１幅に対する第２幅の割合は０．１〜０．５である、薄膜トランジスタ基板。
【請求項２】
前記フローティング導電層は前記画素電極と同一の素材からなり、前記画素電極と同一平面上に位置する、請求項１に記載の薄膜トランジスタ基板。
【請求項３】
データラインと；
前記データラインに隣接したエッジ透明電極と、前記エッジ透明電極の一側端から第１幅の第１スリットを挟んで離隔した内部透明電極とを有する画素電極と；
前記エッジ透明電極の他側端から前記データラインの幅方向に第２幅だけ露出する共通電極とを含み、
前記共通電極は、前記データラインと重畳する領域内に配置される第２スリットを含み、
前記第２スリットによって露出する共通電極の他側端は前記エッジ透明電極の他側端から前記第２幅で離隔し、
前記第１幅に対する第２幅の割合は０．１〜０．７４である、薄膜トランジスタ基板。
【請求項４】
信号ラインと；
前記信号ラインに隣接したエッジ透明電極と、前記エッジ透明電極の一側端から第１幅の第１スリットを挟んで離隔した内部透明電極とを有する上部透明電極と；
前記エッジ透明電極の他側端から前記信号ラインの幅方向に第２幅だけ露出する下部透明電極と、
前記信号ラインと重畳する領域内で、前記下部透明電極の上部に配置されるフローティング導電層とを含み、
前記下部透明電極は前記エッジ透明電極と前記フローティング導電層の間で第２幅だけ露出し、
前記第１幅に対する第２幅の割合は０．１〜０．５である、薄膜トランジスタ基板。
【請求項５】
前記フローティング導電層は前記上部透明電極と同一素材からなり、前記上部透明電極と同一平面上に配置される、請求項４に記載の薄膜トランジスタ基板。
【請求項６】
信号ラインと；
前記信号ラインに隣接したエッジ透明電極と、前記エッジ透明電極の一側端から第１幅の第１スリットを挟んで離隔した内部透明電極とを有する上部透明電極と；
前記エッジ透明電極の他側端から前記信号ラインの幅方向に第２幅だけ露出する下部透明電極とを含み、
前記下部透明電極は前記信号ラインと重畳する領域内に配置される第２スリットを含み、
前記第２スリットによって露出した前記下部透明電極の他側端は前記エッジ透明電極の他側端から前記第２幅で離隔し、
前記第１幅に対する第２幅の割合は０．１〜０．７４である、薄膜トランジスタ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタを含む基板に係り、より詳しくは電界不均一の低減によって残像及びフリッカー不良を改善することができる薄膜トランジスタ基板に関する。
【背景技術】
【０００２】
液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）は、薄膜トランジスタ（ＴＦＴ）基板とカラーフィルター基板の間に注入されている異方性誘電率を有する液晶層に電界を印加し、この電界の強度を調節して、基板に透過される光の量を調節することによって所望の画像信号を得る表示装置である。
【０００３】
液晶表示装置には、水平電界を用いるインプレーンスイッチング（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ；ＩＰＳ）型液晶表示装置と、フリンジ電界を用いるフリンジフィールドスイッチング（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ；ＦＦＳ）型液晶表示装置などがある。
【０００４】
このうち、フリンジ電界型液晶表示装置は、薄膜トランジスタ基板及びカラーフィルター基板の間の間隔より狭く共通電極と画素電極を離隔させてフリンジフィールドを形成する。このフリンジフィールドにより、共通電極及び画素電極の間に存在する液晶分子だけでなく、画素電極及び共通電極の上部に存在する液晶分子が皆動作することによって開口率及び透過率が向上する。
【０００５】
このフリンジ電界型液晶表示装置は、図１に示したように、画素電極２２及び共通電極２４のいずれか一方がスリットを挟んで互いに離隔する。この際、各サブ画素の内部に位置する画素電極２２の間隔はデータライン２０を挟んで両側に位置する各サブ画素の画素電極２２の間の間隔とは違う。よって、各サブ画素の内部に位置する画素電極２２の間の内部領域Ａ１に位置する配向膜２６の長さはデータライン２０を挟んで両側に位置する各サブ画素の画素電極の間のエッジ領域Ａ２に位置する配向膜２６の長さとは違う。したがって、内部領域Ａ１及びエッジ領域Ａ２の配向膜２６の抵抗偏差が発生し、この配向膜２６の抵抗偏差によって内部領域Ａ１及びエッジ領域Ａ２の残留ＤＣ成分が互いに違って領域別に電界が不均一になる問題点が発生する。
【０００６】
具体的に、液晶表示装置が長期間駆動されるか、液晶層に一方向（正極性又は負極性）の電界が長期間印加されれば、共通電圧を基準に高いか低い側に電界が偏り、配向膜２６上に液晶層の不純物がイオン化して吸着される。すなわち、陽イオンは（−）電極と対応する配向膜２６上に吸着され、陰イオンは（＋）電極と対応する配向膜２６上に吸着される。配向膜２６に吸着されたイオンが液晶層に拡散することによって残留ＤＣ電圧が発生する。このような残留ＤＣ電圧は、液晶層に別のＤＣ電圧を印加しなくても液晶層の液晶分子を再配列させる。よって、映像を転換するために新しいＤＣ電圧を画素電極及び共通電極の間の液晶層に印加しても、残留ＤＣ電圧によって形成された以前の映像が残る残像不良が発生する問題点がある。特に、図２に示したように、配向膜２６の長さが相対的に長いエッジ領域Ａ２が内部領域Ａ１より残留ＤＣ電圧が高く発生するので、内部領域Ａ１及びエッジ領域Ａ２の電界が違ってエッジ領域Ａ２で残像不良が著しく見えることになる。
【０００７】
また、残留ＤＣ電圧が消滅するまでおよそ数秒間の瞬間的な画面震えが発生するフリッカーが発生する。この際、図３に示したように、内部領域Ａ１の残留ＤＣ成分はＴ１時間の後にほとんど消滅するので、Ｔ１時間の間にフリッカーが発生する。そして、内部領域Ａ１より配向膜２６の長さが長いエッジ領域Ａ２の残留ＤＣ成分は内部領域Ａ１より遅いＴ２時間の後に消滅するので、Ｔ２時間の間にフリッカーが発生する問題点がある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は前記問題点を解決するためのものであり、本発明の目的は電界不均一低減によって残像及びフリッカー不良を改善することができる薄膜トランジスタ基板を提供することである。
【課題を解決するための手段】
【０００９】
前記目的を達成するために、本発明の画素電極は、エッジ透明電極とエッジ透明電極の一側端から第１幅の第１スリットを挟んで離隔する内部透明電極とを含み、共通電極はエッジ透明電極の他側端から前記データラインの幅方向に第１幅より小さい第２幅だけ露出するので、各サブ画素内の内部領域とエッジ領域の電界分布が均一になる。
【００１０】
また、本発明による薄膜トランジスタ基板は、データラインと重畳するように画素電極と同一平面上に位置するフローティング導電層をさらに含む。
【００１１】
また、本発明による薄膜トランジスタ基板の共通電極は、データラインと重畳する領域に配置される第２スリットを含み、第２スリットによって露出する共通電極の他側端はエッジ透明電極の他側端から前記第２幅で離隔する。
【発明の効果】
【００１２】
本発明によると、各サブ画素内に位置する第１及び第２内部領域とエッジ領域のそれぞれでの電界分布が類似することになる。これにより、本発明では、第１及び第２内部領域とエッジ領域のそれぞれで残留ＤＣ成分が均等になり、その残留ＤＣ成分の消滅時間も同一になって電界不均一による残像及びフリッカー不良を改善することができる。
【図面の簡単な説明】
【００１３】
【図１】従来の薄膜トランジスタ基板を示す断面図である。
【図２】図１に示した画素電極の間隔差による残留ＤＣ量を示す図である。
【図３】図１に示した薄膜トランジスタ基板の残留ＤＣ成分の消滅過程を説明するための図である。
【図４】本発明の第１実施例による薄膜トランジスタ基板を示す断面図である。
【図５】図４に示した画素電極と共通電極の間のフリンジ電界を位置別に説明するための断面図である。
【図６】本発明の第２実施例による薄膜トランジスタ基板を示す断面図である。
【図７】図６に示した画素電極と共通電極の間のフリンジ電界を位置別に説明するための断面図である。
【発明を実施するための形態】
【００１４】
以下、添付図面に基づいて本発明による実施例を詳細に説明する。
【００１５】
図４は本発明の第１実施例による薄膜トランジスタ基板を示す断面図である。
【００１６】
図４に示した薄膜トランジスタ基板は、薄膜トランジスタ１３０、薄膜トランジスタ１３０と接続された画素電極１２２、画素領域で画素電極１２２とフリンジフィールドを形成する共通電極１２４、及びデータライン１０４と重畳するフローティング導電層１３２を含む。
【００１７】
薄膜トランジスタ１３０はゲートライン及びデータライン１０４の交差部に形成される。この薄膜トランジスタ１３０は、ゲートラインのスキャン信号に応答して、データライン１０４上のビデオ信号が画素電極１２２に充電されて維持されるようにする。このために、薄膜トランジスタ１３０は、ゲート電極１０６、ソース電極１０８、ドレイン電極１１０、活性層１１４及びオーム接触層１１６を含む。
【００１８】
ゲート電極１０６はゲート絶縁膜１１２を挟んで活性層１１４のチャネルと重畳する。このようなゲート電極１０６は基板１０１上にモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）及び銅（Ｃｕ）のいずれか一種又はこれらの合金でなる単一層又は多重層であってもよいが、これに限定されない。このゲート電極１０６にはゲートラインを介してゲート信号が供給される。
【００１９】
活性層１１４はゲート絶縁膜１１２上にゲート電極１０６と重畳するように形成されて、ソース及びドレイン電極１０８、１１０の間にチャネルを形成する。オーム接触層１１６は、ソース及びドレイン電極１０８、１１０のそれぞれと活性層１１４の間のオーム接触のために、チャネルを除いた活性層１１４上に形成される。このような活性層１１４及びオーム接触層１１６はソース及びドレイン電極１０８、１１０だけでなく、データライン１０４とも重畳するように形成される。
【００２０】
ソース電極１０８はオーム接触層１１６上にモリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）及び銅（Ｃｕ）のいずれか一種又はこれらの合金でなる単一層又は多重層であってもよいが、これに限定されない。このようなソース電極１０８にはデータライン１０４を介してビデオ信号が供給される。
【００２１】
ドレイン電極１１０はチャネルを挟んでソース電極１０８と向かい合い、ソース電極１０８と同一の素材で形成される。このドレイン電極１１０は、第１保護膜１１８、平坦化層１２８及び第２保護膜１３８を貫通する画素コンタクトホール１２０を介して露出して画素電極１２２と電気的に接続される。
【００２２】
フローティング導電層１３２はデータライン１０４と重畳するように共通電極１２４の上部に配置される。特に、フローティング導電層１３２は画素電極１２２と同一の透明導電膜の素材から画素電極１２２と同一平面である第２保護膜１３８上に形成される。これにより、フローティング導電層１３２は画素電極１２２と同一のマスク工程で同時に形成可能なので、追加的なマスク工程の発生及び費用上昇を防止することができる。このようなフローティング導電層１３２には外部から電気的な信号が印加されない。
【００２３】
共通電極１２４は各サブ画素領域に形成され、共通ラインを介して共通電圧が供給される。これにより、共通電圧が供給された共通電極１２４は薄膜トランジスタ１３０を介してビデオ信号が供給される画素電極１２２とフリンジ電界を形成する。
【００２４】
画素電極１２２は画素コンタクトホール１２０を介して露出するドレイン電極１１０と接続される。各サブ画素の画素電極１２２は、データライン１０４に隣接したエッジ透明電極１２２ｂと、エッジ透明電極１２２ｂの間に位置する内部透明電極１２２ａとを含む。内部透明電極１２２ａのそれぞれは隣接した内部透明電極１２２ａ又はエッジ透明電極１２２ｂから第１幅ｗ１の第１スリット１２２ｓを挟んで離隔する。このような内部透明電極１２２ａの一側端と共通電極１２４の間の第１内部領域ＩＡ１には、図５に示したように、第１フリンジ電界ＦＦ1が形成され、内部透明電極１２２ａの他側端と共通電極１２４の間の第２内部領域ＩＡ２には 第1内部領域ＩＡ1と類似した電位の第２フリンジ電界ＦＦ2が形成される。この際、第１スリット１２２ｓのそれぞれは、第１内部領域ＩＡ１に形成される 第１フリンジ電界ＦＦ1の最外側電界終点と、第２内部領域ＩＡ２に形成された第２フリンジ電界ＦＦ2の最外側電界終点が一致又は重畳することができる程度の第１幅ｗ１を有する。
【００２５】
また、エッジ透明電極１２２ｂは第１幅ｗ１より小さな第２幅ｗ２でフローティング導電層１３２から離隔するので、共通電極１２４はエッジ透明電極１２２ｂの他側端からデータライン１０４の幅方向に第２幅ｗ２だけ露出する。ここで、第１幅Ｗ１に対する第２幅ｗ２の割合は０．１〜０．５である。よって、第１及び第２内部領域ＩＡ１、ＩＡ２のそれぞれとエッジ領域ＥＡはほぼ同じ面積に形成されるので、エッジ領域ＥＡの配向膜１３６の長さは第１及び第２内部領域ＩＡ１、ＩＡ２のそれぞれの配向膜１３６の長さとほぼ同じになる 。
【００２６】
これにより、第１及び第２内部領域ＩＡ１、ＩＡ２とエッジ領域ＥＡの間に配向膜１３６の抵抗偏差が発生しない、エッジ領域ＥＡでは第１及び第２内部領域ＩＡ１、ＩＡ２のそれぞれと類似した電位の第3フリンジ電界ＦＦ3が形成される。したがって、第１及び第２内部領域ＩＡ１、ＩＡ２とエッジ領域ＥＡのそれぞれで残留ＤＣ成分が類似して、その残留ＤＣ成分の消滅時間も同一になる。すなわち、エッジ領域ＥＡの残留ＤＣ成分が第１及び第２内部領域ＩＡ１、ＩＡ２のそれぞれと類似して、従来に比べて減るので、残留ＤＣ成分を従来より早く消滅させることができる。その結果、本発明は電界不均一による残像及びフリッカー不良を改善することができる。
【００２７】
図６は本発明の第２実施例による薄膜トランジスタ基板を示す断面図である。
【００２８】
図６に示した薄膜トランジスタ基板は、図４に示した薄膜トランジスタ基板に比べ、フローティング導電層の代わりに第２スリット１３４を有する共通電極１２４含むことを除き、残りは同一の構成要素を含む。したがって、同一の構成要素についての詳細な説明は省略する。
【００２９】
共通電極１２４は、データライン１０４と重畳する領域に配置される第２スリット１３４を含む。この第２スリット１３４により、各サブ画素領域の共通電極１２４は画素電極１２２よりデータライン１０４側にさらに突出するように形成される。共通電極１２４はエッジ透明電極１２２ｂの他側端からデータライン１０４の幅方向に第２幅ｗ２だけ露出するので、第２スリット１３４によって露出した共通電極１２４の他側端はエッジ透明電極１２２ｂの他側端から第２幅ｗ２で離隔される。これにより、外部透明電極１２２ｂの一側端又は内部透明電極１２２ａの一側端と,共通電極１２４との間の第１内部領域ＩＡ１には、図７に示したように、第１フリンジ電界ＦＦ1が形成され、内部透明電極122aの他側端と、共通電極124の間の第２内部領域IA2には、第1内部領域IA1と類似した電位の第２フリンジ電界FF2が形成される。そして、外部透明電極１２２ｂの他側端と共通電極１２４の間のエッジ領域ＥＡには第１及び第２内部領域 IA1, IA2のそれぞれと類似した電位の第3フリンジ電界ＦＦ3が形成される。
【００３０】
この際、内部領域ＩＡの残留ＤＣ成分とエッジ領域の残留ＤＣ成分が類似するように第１スリット１２２ｓの第１幅ｗ１に対する共通電極１２４の第２幅ｗ２の割合を設定する。例えば、エッジ透明電極１２２ｂより突出した共通電極１２４の第２幅ｗ２は第１スリット１２２ｓの第１幅ｗ１より小さく形成され、第１スリット１２２ｓの第１幅ｗ１に対する共通電極１２４の第２幅ｗ２の割合は０．１〜０．７４である。この割合を満たせば、内部領域ＩＡ１、ＩＡ２の残留ＤＣ量とエッジ領域ＥＡの残留ＤＣ量がほぼ同じになる。すなわち、第１スリット１２２ｓの第１幅ｗ１に対する共通電極１２４の第２幅ｗ２の割合が０．１〜０．７４の場合、表１ように、内部領域ＩＡ１、ＩＡ２とエッジ領域ＥＡの 残留ＤＣ量が 類似してなり、内部領域ＩＡ１、ＩＡ２とエッジ領域ＥＡの 電位がほぼ同じになることが分かる。一方、その割合が０．７４を超える場合、 内部領域ＩＡ１、ＩＡ２とエッジ領域ＥＡの 残留DC量の差が大きくなり、内部領域ＩＡ１、ＩＡ２とエッジ領域ＥＡの電界分布が不均一になることが分かる。
【００３１】
【表１】
0006348955.tif 000002
【００３２】
このように、本発明の第２実施例では、第１及び第２内部領域ＩＡ１、ＩＡ２とエッジ領域ＥＡのそれぞれで電界分布が類似するので、第１及び第２内部領域ＩＡ１、ＩＡ２とエッジ領域ＥＡのそれぞれで残留ＤＣ成分が同一になり、その残留ＤＣ成分の消滅時間も同一になる。すなわち、エッジ領域ＥＡの残留ＤＣ成分が第１及び第２内部領域ＩＡ１、ＩＡ２のそれぞれと類似して、従来に比べて減るので、残留ＤＣ成分を従来より早く消滅させることができる。その結果、本発明は電界不均一による残像及びフリッカー不良を改善することができる。
【００３３】
一方、本発明では、画素電極（上部透明電極）１２２が共通電極（下部透明電極）１２４より上部に位置するものを例として説明したが、その外にも共通電極（上部透明電極）１２４が画素電極（下部透明電極）１２２より上部に位置することもできる。また、本発明では、第１スリット１２２ｓがデータライン１０４と平行な方向に配置されるものを例として説明したが、その外にも第１スリット１２２ｓはゲートラインと平行な方向に配置されることもできる。この場合、エッジ透明電極１２２ｂはゲートラインに隣接するように配置される。
【００３４】
以上の説明は本発明を例示的に説明したものに過ぎなく、本発明が属する技術分野で通常の知識を持った者によって本発明の技術的思想から逸脱しない範疇内で多様な変形が可能であろう。したがって、本発明の明細書に開示された実施例は本発明を限定するものではない。本発明の範囲は添付の特許請求範囲によって解釈されなければならなく、それと均等な範囲内にある全ての技術も本発明の範囲に含まれるものに解釈しなければならないであろう。
【符号の説明】
【００３５】
１２２    画素電極
１２４    共通電極
１３０    薄膜トランジスタ
１３２    フローティング導電層
【図１】
0006348955.tif 000003
【図２】
0006348955.tif 000004
【図３】
0006348955.tif 000005
【図４】
0006348955.tif 000006
【図５】
0006348955.tif 000007
【図６】
0006348955.tif 000008
【図７】
0006348955.tif 000009