(57)【特許請求の範囲】
【請求項１】
誤差信号を作り出すために、基準電圧と、スイッチモード電源のための出力電圧のスケーリングされたバージョンとの差を増幅するように構成された誤差増幅器と、
前記誤差信号を受け取るように構成された第１の端子を有し、および第２の端子を有するレジスタと、
キャパシタを介して前記レジスタの前記第２の端子に結合されるランプ出力信号ノードを有するランプ生成器と、
前記基準電圧と前記レジスタの前記第２の端子のための電圧との比較に応答して、パルス幅変調（ＰＷＭ）コントローラ出力クロックを作り出すように構成された比較器と
を備える、回路。
【請求項２】
デジタル制御ワードに応答して、前記基準電圧を提供するように構成されたデジタル−アナログコンバータ
をさらに備える、請求項１に記載の回路。
【請求項３】
バンドギャップ基準電圧を、電源電圧として前記デジタル−アナログコンバータに提供するように構成されたバンドギャップ基準をさらに備える、請求項２に記載の回路。
【請求項４】
前記ランプ生成器は、クロック信号に応答するように構成された同期ランプ生成器である、請求項１に記載の回路。
【請求項５】
前記出力電圧の前記スケーリングされたバージョンを形成するために前記出力電圧をスケーリングするように構成されたスケーリング回路をさらに備える、請求項１に記載の回路。
【請求項６】
前記スケーリング回路は、分圧回路を備える、請求項５に記載の回路。
【請求項７】
前記第２の端子のための前記電圧を、最大電圧レベルを超えて上昇することからクランプするように構成されたクランプ回路をさらに備える、請求項１に記載の回路。
【請求項８】
前記クランプ回路は、ダイオードを備える、請求項７に記載の回路。
【請求項９】
前記ＰＷＭコントローラ出力クロックに応答して、オンとオフとにサイクルされるように構成される電力スイッチ
をさらに備える、請求項１に記載の回路。
【請求項１０】
入力電圧を前記出力電圧に処理するように構成された蓄電素子をさらに備え、前記電力スイッチは、前記蓄電素子中の電流を制御するようにさらに構成される、請求項９に記載の回路。
【請求項１１】
前記蓄電素子は、バックコンバータのためのインダクタである、請求項１０に記載の回路。
【請求項１２】
前記蓄電素子は、ブーストコンバータのためのインダクタである、請求項１０に記載の回路。
【請求項１３】
前記蓄電素子は、フライバックコンバータのための変圧器中の二次巻線である、請求項１０に記載の回路。
【請求項１４】
誤差電圧を作り出すために、スイッチモード電源からの出力電圧のスケーリングされたバージョンと、基準電圧との差を増幅することと、
直流（ＤＣ）フリーランプ電圧を作り出すために、ランプ電圧からＤＣ電圧コンポーネントをフィルタリングすることと、
合成電圧を作り出すために、前記ＤＣフリーランプ電圧を前記誤差電圧と合成することと、
前記合成電圧と前記基準電圧との比較に応答して、パルス幅変調コントローラクロック信号を作り出すことと
を備える、方法。
【請求項１５】
システムクロック信号に応答して、前記ランプ電圧を生成すること、をさらに備える、請求項１４に記載の方法。
【請求項１６】
前記パルス幅変調コントローラクロック信号に応答して、前記スイッチモード電源において電力スイッチをサイクルすること
をさらに備える、請求項１４に記載の方法。
【請求項１７】
前記合成電圧が最大電圧レベルを超えることを防ぐために、前記合成電圧をクランプすることをさらに備える、請求項１４に記載の方法。
【請求項１８】
誤差増幅器電圧信号を作り出すために、基準電圧と、スイッチモード電源のための出力電圧のスケーリングされたバージョンとの差を増幅するように構成された誤差増幅器と、
合成電圧を作り出すために、ランプ電圧の直流（ＤＣ）フリーバージョンを、前記誤差増幅器電圧信号と合成するための手段と、
前記基準電圧と前記合成電圧との比較に応答して、パルス幅変調（ＰＷＭ）コントローラ出力クロックを作り出すように構成された比較器と
を備える、回路。
【請求項１９】
前記ＰＷＭコントローラ出力クロックに応答して、オンとオフとにサイクルするように構成される電力スイッチ
をさらに備える、請求項１８に記載の回路。
【請求項２０】
システムクロックに応答して、前記ランプ電圧を提供するように構成された同期ランプ生成器をさらに備える、請求項１８に記載の回路。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
[0001]  本願は、２０１５年９月４日に提出された、米国特許出願第１４／８４５，８０９号の利益を主張する。
【技術分野】
【０００２】
[0002]  本願は、スイッチモード電源に関し、より具体的には、スイッチモード電源のための保証された閉ループ起動に関する。
【背景技術】
【０００３】
[0003]  システムオンチップ（ＳｏＣ）のような集積回路上の電力レール（power rails）を調整する（regulate）ために、リニアドロップアウトレギュレータ（ＬＤＯ：linear dropout regulator）のような代替的な技法と比較すると、スイッチモード電源（ＳＭＰＳ：switch-mode power supply）を使用することが、それらの望ましい効率の理由から（due to）慣習的である。ＳＭＰＳにおける電力スイッチサイクル動作（power switch cycling）を制御するために、デジタル制御スキームと比較すると、パルス幅変調モード（ＰＷＭ）コントローラを使用することもまた、その低い電力消費および大いに低減された複雑性の理由から慣習的である。デジタル制御スキームと比較すると、ＰＷＭコントローラは電力効率が良いが、結果として生じたフィードバック制御ループは、起動（startup）の問題に悩まされる。
【０００４】
[0004]  これらの起動の問題のさらなる（better）理解を提供するために、図１に図示されるような従来のスイッチモード電源１００を検討する。電力スイッチ１０５は、比較器１１０によって決定されたデューティーサイクル（パルス幅）でオンとオフとにサイクルされる（cycled on and off）。入力電流では、電力スイッチ１０５が蓄電素子１１５内にエネルギを蓄積するために誘導している間、入力電圧に応答して、蓄電素子１１５を介して（through）駆動される。そのため（thus）、電力スイッチ１０５は、蓄電素子１１５内の電流を制御するように構成される。電力スイッチ１０５がスイッチオフするとき、蓄電素子１１５中に蓄積されたエネルギは、出力電圧Ｖｏｕｔで負荷（図示されない）を駆動する。電圧スケーリング回路１２５は、誤差電圧（誤差増幅器電圧信号）を作り出す（produce）ために、誤差増幅器１２０において基準電圧（reference voltage）と比較されるスケーリングされたレギュレータ出力電圧を作り出すために、出力電圧をスケーリングした。デジタル−アナログ（ＤＡＣ）コンバータ１３０は、（バンドギャップ基準またはバンドギャップ基準電圧としても指定され得る）バンドギャップ電圧およびデジタル制御信号に応答して、基準電圧を作り出す。
【０００５】
[0005]  パルス幅変調は、ランプ出力信号ノードにおいてランプ生成器１３５によって生成されたランプ電圧を含む。ランプ電圧の生成は、システムクロック信号のようなクロック信号に応答し得る。比較器１１０は、ランプ電圧を誤差電圧と比較する。スケーリングされたレギュレータ出力電圧が、出力電圧における変化に応答して変化するため（as）、ランプ電圧との誤差電圧交差（error voltage intersection）は、適宜変化する。そのため、比較器１１０は、出力電圧が所望のレベルで調整されるように、電力スイッチ１０５のサイクル動作のデューティーサイクルを調節するだろう。出力電圧のためのこの所望の振幅（amplitude）は、ＤＡＣ１３０での基準電圧レベルを制御するデジタル制御信号（デジタル制御ワード）によって決定される。
【０００６】
[0006]  スイッチモード電源における出力電圧のこのような調整はルーチンであるが、誤差増幅器１２０の出力電圧が、図２Ａで示されるような起動の際、電源電圧ＶＤＤまたは接地のいずれかであるだろうことに留意されたい（図２Ａで示されるようなランプ電圧についての（for）ＤＣ値は、本明細書においてさらに議論される）。しかし、電力スイッチ１０５のパルシング（pulsing）を作り出すために、誤差電圧（Ｖｅｒｒｏｒ、これは誤差信号としても示され得る）は、図２Ｂで示されるようにランプ電圧（Ｖｒａｍｐ）と交差しなければならない。言い換えると、誤差電圧は、ランプ電圧の最大値と最小値の間に位置する（lies）値を有していなければならない。図２Ａ中にはこのような交差が存在しないため、スイッチモード電源１００は、さらなる修正なしには起動時の調整を始めない（never go into）だろう。この起動の問題を解消するために、（誤差増幅器１２０および比較器１１０を介したフィードバック制御のない）開ループ方式における起動の際にサイクルすることを電力スイッチ１０５に強制し、そして、結果として生じる誤差電圧がランプ電圧についての最大値と最小値との間に位置する値を有するように、電力スイッチサイクル動作のデューティーサイクルを徐々に増加させることが慣習的である。そして、ループは、出力電圧が従来の方式で調整され得るように、閉じられる。しかし、スイッチモード電源１００の起動時に制御ループのこの開閉（opening and closing）が遅延を引き起こし、閉ループ動作へのスムーズな移行を確実にするために複雑な回路を必要とする。
【０００７】
[0007]  従って、改善された起動性能を有する、パルス幅変調スイッチモード電源のための技術が必要である。
【発明の概要】
【０００８】
[0008]  誤差電圧を提供するために、スイッチモード電源のための出力電圧のスケーリングされたバージョン（a scaled version of an output voltage）と基準電圧との間の差（a difference between）を増幅するように構成された誤差増幅器を含む、スイッチモード電源が提供される。スイッチモード電源は、ランプ電圧を形成するためのランプ生成器を含む。スイッチモード電源は、合成電圧を作り出すために、ランプ電圧のＤＣフリーバージョン（DC-free version of the ramp voltage）を誤差電圧と合成する（combine）ように構成される。比較器は、スイッチモード電源において電力スイッチのサイクル動作（cycling）を制御する、パルス幅変調（ＰＷＭ）コントローラクロック信号を作り出すために、合成電圧を基準電圧と比較する。
【０００９】
[0009]  結果として生じるスイッチモード電源は、電力スイッチのサイクル動作に応答して作り出される出力電圧を調整することに関する比較器および誤差増幅器を介したフィードバックループが、起動の際に閉じられるという点で非常に有利であり。対照的に、従来のＰＷＭ制御されたスイッチモード電源は、フィードバックループが起動時に開かれ、その後閉じられる複雑な起動スキームを必要とし（require）、それは、実質的な遅延と電力損失を引き起こす。本明細書で開示されるスイッチモード電源は、従来のアーキテクチャとは対照的に、起動の際に出力電圧の素早い調整（rapid regulation）を迅速に（quickly）達成する。
【００１０】
[0010]  これらのおよび追加の有利な特徴は、例となる実施形態の下記の詳細な説明に関して、より良く理解され得る。
【図面の簡単な説明】
【００１１】
【図１】[0011]  図１は、従来のＰＷＭ制御スイッチモード電源の図である。
【図２Ａ】[0012]  図２Ａは、いずれの起動補助もない起動の際の、図１のスイッチモード電源における誤差電圧およびランプ電圧を図示する。
【図２Ｂ】[0013]  図２Ｂは、制御ループが起動補助に続いて閉じられた後の、図１の従来のスイッチモード電源における誤差電圧およびランプ電圧を図示する。
【図３】[0014]  図３は、本開示の実施形態に従ったスイッチモード電源の概念図である。
【図４Ａ】[0015]  図４Ａは、アクティビティのバースト（bursts of activity）で動作されるプロセッサについての電源電圧の従来の制御に起因する（resulting from）電源波形を図示する。
【図４Ｂ】[0016]  図４Ｂは、本開示の実施形態に従ったスイッチモード電源によって作り出されるような図４Ａのプロセッサについての電源波形を図示する。
【図５】[0017]  図５は、本開示の実施形態に従ったスイッチモード電源についての動作の例となる方法についてのフローチャートである。
【００１２】
[0018]  本開示の実施形態およびこれらの利点は、下記の詳細な説明を参照することによって、最も良く理解される。類似する参照番号が、図面の１つまたは複数に図示された類似する要素を識別するために使用されることが理解されるべきである。
【詳細な説明】
【００１３】
[0019]  従来のパルス幅変調（ＰＷＭ）スイッチモード電源に関連付けられた起動の問題を解消するスイッチモード電源が、提供される。この改善されたスイッチモード電源では、ランプ電圧の直流電流（ＤＣ）フリーバージョンは、（誤差とランプとの）合成電圧を作り出すために誤差電圧に加えられる。比較器は、スイッチモード電源において電力スイッチを制御するコントローラ出力電圧を作り出すために、合成電圧を基準電圧と比較する。誤差電圧へのランプ電圧のＤＣフリーバージョンのこの追加は、比較的少ない数のコンポーネントを必要とし、さらに任意の開ループ動作の必要性を排除する。これは、スイッチモード電源における蓄電素子からの出力電圧の、起動から安定した調整までの時間が、従来のＰＷＭスイッチモード電源と比較して大いに低減されるという点において、非常に有利である。さらに、この高速化（increase in speed）は、従来技術における複雑なループクロージングスキームと比較すると、著しく少ないコンポーネントで達成される。これらの有利な特徴は、下記の例となる実施形態の考察を通じてより良く理解され得る。
【００１４】
[0020]  図３で示されるスイッチモード電源３００は、先行技術に関して論じられた開ループ起動の複雑性のいずれも有していない閉ループ制御において起動するように構成される。本明細書で使用されるような「閉ループ」という用語は、スイッチモード電源における電力スイッチのパルス幅またはデューティーサイクルを制御するために、出力電圧のサンプリング、および、フィードバックを通じてサンプリングされた出力電圧を使用することを指す。対照的に、電力スイッチの開ループ制御は、いずれのフィードバック制御も使用しない。有利なことに、スイッチモード電源３００についての起動の際の閉ループ制御は、従来のスイッチモード電源１００に関して論じられるものと実質的に同じコンポーネントを使用して達成される。それに関連して、スイッチモード電源３００は、電力スイッチ１０５のサイクル動作を制御するために、ＰＷＭコントローラ出力クロックを作り出す比較器１１０を含む。電力スイッチ１０５は、電界効果トランジスタ（ＭＯＳＦＥＴ）のような１つまたは複数のトランジスタ（図示されない）を備え得る。電力スイッチ１０５が（閉じられている電力スイッチ１０５を）オンにサイクル動作されるとき、蓄電素子１１５内にエネルギを蓄積するために、電流は、入力電圧Ｖｉｎに応答して蓄電素子１１５を介して駆動される。例えば、蓄電素子１１５は、バックコンバータまたはブーストコンバータアーキテクチャで使用されるようなインダクタを備え得る。代替的な実施形態では、蓄電素子１１５は、フライバックコンバータアーキテクチャで使用されるような変圧器の二次巻線を備え得る。電力スイッチ１０５が開かれる（オフにサイクルされる）とき、蓄電素子１１５中の蓄積されたエネルギは、調整された出力電圧Ｖｏｕｔを介して負荷（図示されない）へと運ばれる。
【００１５】
[0021]  電圧スケーリング回路１２５（例えば、分圧回路（voltage divider circuit））を介するスケーリングの後、調整された出力電圧のスケーリングされたバージョンは、誤差増幅器１２０で受け取られる（received）。誤差増幅器１２０は、誤差電圧（Ｖｅｒｒｏｒ）を作り出すために、デジタル−アナログコンバータ（ＤＡＣ）１３０からの基準電圧との間の差を増幅する。ＤＡＣ１３０は、デジタル制御信号をアナログ基準電圧に変換する。ＤＡＣ１３０は、バンドギャップ基準回路（図示されない）からバンドギャップ電圧のようなソース基準電圧で（by）電力供給される（powered）。デジタル制御信号の値に依存して、基準電圧は、バンドギャップ基準電圧のある部分（some fraction）と等しくなる。ＤＡＣ１３０の粒度（granularity）は、スイッチモード電源３００からの結果として生じる調整された出力電圧についての、可能性のある値における粒度を決定する。スイッチモード電源３００では、デジタル制御信号は、６ビット幅であり得るが、デジタル制御信号（従って、ＤＡＣ１３中の粒度）は、代替的な実施形態において、より大きいまたはより小さい幅を有し得ることが理解されるだろう。
【００１６】
[0022]  同期ランプ生成器１３５は、クロック信号に応答して、ランプ電圧（Ｖｒａｍｐ）を生成する。このランプ電圧は、図２Ａに関して論じられるようなものであり得る。図２Ａを再度参照すると、ランプ電圧がいくつかの平均的なＤＣ値（ＶＤＣ）を有することに留意されたい。このＤＣ値を取り除く（filter out）ために、ランプ生成器１３５は、比較器１１０の入力３１０に結合された第２の対向端子（opposing terminal）を有するキャパシタＣの第１の端子を駆動する。誤差増幅器１２０は、レジスタＲを介して比較器入力３１０に結合する。そのため、誤差増幅器１２０は、レジスタＲの第１の端子を駆動する、これは、同様に（in turn）比較器入力３１０に結合された第２の対向端子を有する。この方式では、ランプ電圧ＶｒａｍｐのＤＣ電圧フリーバージョンを加えられたまたはそれと合成された誤差電圧のスケーリングされたバージョンと等しい合成電圧（Ｖｃｏｍｂｉｎｅｄ）が、比較器入力３１０で生成される。比較器１１０の残りの（remaining）入力３１５は、誤差増幅器１２０をまた駆動する基準電圧を受け取る。そのため、比較器１１０は、電力スイッチ１０５を制御するＰＷＭコントローラ出力クロックを作り出すために、合成電圧を基準電圧と比較する。
【００１７】
[0023]  起動の際、誤差電圧は、従来のスイッチモード電源１００に関して論じられるような、電源電圧ＶＤＤまたは接地（ＶＳＳ）のいずれかと等しくなり得る。スイッチモード電源１００では、誤差電圧に関する（for）この値は、フィードバックの存在にも関わらず、安定した動作点である。そして、その電力スイッチ１０５は、ＰＷＭコントローラクロックがパルスされるように、および制御ループが最終的に閉じられるように、動作の開ループモードでサイクルされなければならない。際立って（sharp）対照的に、電源電圧ＶＤＤまたはＶＳＳは、スイッチモード電源３００において誤差電圧に関する安定した動作点ではない。例えば、起動時に誤差電圧が接地される（ＶＳＳと等しくなる）と仮定する。合成電圧を作り出すための誤差電圧へのランプ電圧のＤＣフリーの追加は、ランプ生成器１３５からのランプ電圧がそのＤＣ値からランプアップされる（ramped up）際（as）、接地からランプすることを合成電圧に強制する。起動時に、制御回路（図示されない）は、接地からその所望の閉ループ値（この値は、調整された出力電圧についてどのレベルが所望されるかに依存する）に基準電圧がランプアップするように、ＤＡＣ１３０を駆動するデジタル制御信号を制御する。その結果、起動の際に電力スイッチ１０５をパルスすることをＰＷＭコントローラクロックが保証されるように、合成電圧と基準電圧との間で十分な交差が生じる（results）。その所望の動作レベルに基準電圧がランプアップする際（as）、合成電圧が基準電圧と十分に交差するように、ランプ電圧がそのＤＣ値より下に落ちる際（as）、合成電圧がＶＤＤから引き下げられるため、起動の際に（upon）誤差電圧が電源電圧ＶＤＤと等しくなる場合、同じ有益な効率が生じる。この交差に応答して、ＰＷＭコントローラ出力クロックは、電力スイッチ１０５が適宜サイクルするように、パルシングを開始する。電力スイッチ１０５のこのサイクル動作は、蓄電素子１１５からの出力電圧を調整状態にするために（to bring the output voltage from power storage element 115 into regulation）、ＰＷＭコントローラ出力クロックのデューティーサイクル（従って、電力スイッチ１０５のためのデューティーサイクル）を強制するように（to）、閉ループ方式において誤差増幅器１２０および比較器１１０を介して処理される。１つの実施形態では、スイッチモード電源３００のレジスタおよびキャパシタは、合成電圧を作り出すために、ランプ電圧の直流（ＤＣ）電圧フリーバージョンを誤差電圧と合成するための手段を備えると考えられ（deemed）得る。
【００１８】
[0024]  誤差電圧上の（onto）ランプ電圧のＡＣ（ＤＣフリー）重畳に（superposition）起因して、合成電圧が比較器１１０中のトランジスタにダメージを与えるようなレベルにまで合成電圧が駆動される場合があり得る。例えば、誤差電圧が、起動の際に電源電圧ＶＤＤに等しくなる場合、この値における（onto）ランプ電圧の最初の（initial）ＡＣ重畳は、ＶＤＤよりも上へと潜在的なデバイス破損レベルにまで合成電圧を引き上げ（boost）るだろう。このような増加を避けるため、比較器１１０内のデバイスの安全を保証するために設定されるだろう、ある最大電圧レベル（Ｖｍａｘ）を超える上昇（rising）から合成電圧をクランプするために、電圧クランプ回路３０５が使用され得る。電圧クランプ３０５は、ダイオード（図示されない）または他の適切なクランピング回路を備え得る。
【００１９】
[0025]  電圧スケーリング回路１２５を介するフィードバックループ、誤差増幅器１２０、および比較器１１０が損傷されないので、閉ループ制御または出力電圧の調整は、起動時に始まる。そのため、出力電圧は、従来の起動技法と比較して、さらに急速に調整状態にされ得る。この速度は、電力節約に関して非常に有利である。例えば、従来のスイッチモード電源１００からの出力電圧は、比較的短い期間の間、または図４Ａに示されるようなバーストＡ、Ｂ、およびＣの間のみアウェイクされる、プロセッサコアのための電力レール上の電源電圧として使用されると仮定する。電源電圧を調整状態にすることを求められる（required into）遅延に起因して、従来のスイッチモード電源の起動は、時間ｔ０における最初のプロセッサバーストＡの十分に前で始まらなければならない。しかし、電源電圧がその調整された値までゆっくりとランプアップする際（as）、プロセッサが漏れ電流を通じて電力を放出するだろう、その後（whereupon）、プロセッサがバーストＡを処理し始められ得るため、これは望ましくない。後続のバーストＢは、電源電圧についてのランプアップ時間より短い時間だけ後にＡに続くため、電源電圧は、プロセッサアクティビティの不足にも関わらず、バーストＡからバーストＢへと維持されなければならない。電源電圧のこの維持は次に、プロセッサがアイドルであるにも関わらず、漏れ電流を通じて電力を浪費し続ける。同様に、バーストＣは、電源電圧のランプアップ時間より短い時間だけ後にバーストＢに続き、そのため、電源電圧がバーストＢとＣとの間でも維持され、従って、それは、漏れ電流を通して電力を浪費し続ける。 
[0026]  スイッチモード電源３００が図４Ｂで示されるような電源電圧を作り出すために使用され得る場合、かなり少ない電力が浪費される。より早いランプアップ時間に起因して、スイッチモード電源３００は、プロセッサバーストＡの直前に起動し得る。そのため、電源電圧のランプアップ中の漏れ電流は、図４Ａの従来の電力ランプアップについての損失と比較すると、急激に減少される。さらに、電力レールは、電源電圧がバーストＢおよびＣにおけるプロセッサ動作の前に急速に調整状態に戻され得るため、バーストＡとＢとの間、同様にＢとＣとの間で低落し（collapsed）得る。対照的に、図４Ａで使用される従来のＰＷＭ制御は、遅すぎて電力レールがアクティビティのプロセッサバースト間で低落されるのを可能にすることができない。そのため、本明細書で説明されるＰＷＭ制御は、従来のアプローチと比較して電力を節約する（conserves）。さらに、スイッチモード電源３００のためのこれらの有利な結果は、ＲＣ回路および随意的な（optional）電圧クランプの追加、および、従来のスイッチモード電源１００と比べて比較器入力の賢い並び替え（clever reordering）、を単に通じて得られることに留意されたい。対照的に、従来のスイッチモード電源１００は、起動時の開ループ制御から、フィードバックループの結果として起こる（eventual）クロージングまでのその移行（transition）を適応させるために、複雑な回路（図示されない）を必要とする。このような回路は、起動の際にフィードバックループが閉じられるため（as）、スイッチモード電源３００では必要ではない。ここで、本開示の実施形態に従ったスイッチモード電源のための動作の例となる方法が論じられる。
【００２０】
[0027]  図５は、例となる動作の方法についてのフローチャートである。方法は、誤差電圧を作り出すために、スイッチモード電源からの出力電圧のスケーリングされたバージョンと、基準電圧との差を増幅する動き（act）５００を含む。スイッチモード電源３００における誤差増幅器１２０による誤差電圧の作成（production）は、動き５００の例である。方法はまた、直流（ＤＣ）フリーランプ電圧を作り出すために、ランプ電圧からＤＣ電圧コンポーネントをフィルタリングする動き５０５を含む。スイッチモード電源３００における比較器入力３１０へのランプ電圧のＡＣ結合は、動き５０５の例である。さらに、方法は、合成電圧を作り出すために、ＤＣフリーランプ電圧を誤差電圧と合成する動き５１０を含む。スイッチモード電源３００における比較器入力３１０における合成電圧の形成（formation）は、動き５１０の例である。最後に、方法は、合成電圧と基準電圧との比較に応答して、パルス幅変調コントローラクロック信号を作り出す動き５１５を含む。スイッチモード電源３００における比較器１１０によるＰＷＭコントローラクロックの作成は、動き５１５の例である。
【００２１】
[0028]  当業者は、近い将来、特定のアプリケーションに依存して、多くの修正、置き換え、およびバリエーションが、その精神および範囲から逸脱することなく、本開示のデバイスの材料、装置、構成および使用の方法においておよびそれらのためになされ得ることを、今や理解するだろう。この観点から、本開示の範囲は、それらが単にそれらのいくつかの例であるとして本明細書で図示され説明された特定の実施形態のものに制限されるべきではなく、むしろ、以下に添付される特許請求の範囲およびそれらの機能的均等物のものと十分に同等であるべきである。
【図１】
0006400877.tif 000002
【図２Ａ】
0006400877.tif 000003
【図２Ｂ】
0006400877.tif 000004
【図３】
0006400877.tif 000005
【図４Ａ】
0006400877.tif 000006
【図４Ｂ】
0006400877.tif 000007
【図５】
0006400877.tif 000008