(57)【特許請求の範囲】
【請求項１】
チップ上に集積回路を形成した半導体装置であって、
共通の電源に並列に接続された複数の機能回路のうち、予め設定された複数の機能回路に対して、それぞれ電源側に抵抗を前記チップ上に形成すると共に、当該機能回路と並列に容量を前記チップ上に形成して個別にローパスフィルタを構成し、
前記予め設定された機能回路は、前記電源の過渡的な変化によって、電源復帰後にも異常状態を保持してしまう機能回路及び電源復帰前でも正常状態を継続保持すべき機能回路の少なくとも何れか一方であり、
前記容量は、配置される機能回路の動作電源電圧範囲の下限値を予め設定した所定時間以上維持することができる容量値であることを特徴とする半導体装置。
【請求項２】
前記抵抗は、配置される機能回路の動作電流又は配置される機能回路の動作電源電圧を達成する抵抗値であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記電源復帰後にも異常状態を保持してしまう機能回路がデジタル回路であることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記電源復帰前でも正常状態を継続保持すべき機能回路がパワーデバイス駆動回路であることを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ上に集積回路を形成した半導体装置に関し、特に電源電圧の瞬間的な低下といった過渡的な変化に対して、半導体装置の電源電圧を補償するのに好適なものである。
【背景技術】
【０００２】
下記特許文献１では、定常状態を超えるサージ電圧を防止するために、複数の回路ブロックの電源ラインの夫々に抵抗を介挿している。また、下記特許文献２（図６）では、特に電源電圧の瞬間的な低下に対して電源電圧を補償するために、半導体集積回路と並列に容量を配置すると共に、それらの電源側に抵抗を配置して、ローパスフィルタを構成している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−１７５４２７号公報
【特許文献２】特開２０１０−２８８４４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記特許文献１のような構成では、電源電圧の瞬間的な低下には対処できない。また、前記特許文献２のような構成にあって、複数の機能回路が共通する電源に並列に接続されている場合、前記複数の機能回路に流れる電流の総和電流がローパスフィルタを構成する抵抗に流れるため、この抵抗の電圧降下に配慮する必要がある。すなわち、それらの機能回路に電源として直接印加される電圧が動作に必要な値以上となるように、ローパスフィルタを構成する抵抗の抵抗値を小さくしてその電圧降下が設定される所定電圧以下になるようにする必要がある。すると、抵抗の抵抗値が小さいために電源電圧の瞬間的な低下を補償するフィルタとしての機能を十分に発揮できない可能性がある。また、半導体集積回路と並列に配置する容量や、それらの電源側に配置する抵抗を外付けにすると、半導体集積回路の端子数および外付け部品のためのスペースとコストが増加し、当該半導体集積回路を用いる装置の規模が大きくなってしまう。
【０００５】
本発明はこれらの諸問題を解決すべくなされたものであり、適用される装置の規模を極端に大きくすることなく、電源電圧の瞬間的な低下を十分に補償することが可能な半導体装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００６】
以上の課題を解決するため、本発明の一態様に係る半導体装置は、チップ上に集積回路を形成した半導体装置であって、共通の電源に並列に接続された複数の機能回路のうち、予め設定された複数の機能回路に対して、それぞれ電源側に抵抗を前記チップ上に形成すると共に、当該機能回路と並列に容量を前記チップ上に形成して個別にローパスフィルタを構成し、前記予め設定された機能回路は、前記電源の過渡的な変化によって、電源復帰後にも異常状態を保持してしまう機能回路及び電源復帰前でも正常状態を継続保持すべき機能回路の少なくとも何れか一方であり、前記容量は、配置される機能回路の動作電源電圧範囲の下限値を予め設定した所定時間以上維持することができる容量値であることを特徴とするものである。
【０００７】
また、この半導体装置において、デジタル回路を前記電源復帰後にも異常状態を保持してしまう機能回路とすることが望ましい。
また、この半導体装置において、パワーデバイス駆動回路を前記電源復帰前でも正常状態を継続保持すべき機能回路とすることが望ましい。
また、この半導体装置において、前記抵抗は、配置される機能回路の動作電流又は配置される機能回路の動作電源電圧を達成する抵抗値であることが望ましい。
【発明の効果】
【０００８】
而して、本発明の半導体装置によれば、機能回路の電源側に抵抗を形成すると共に、当該機能回路と並列に容量を形成する。これらの抵抗及び容量は、機能回路を含む集積回路と共にチップ上に形成されるので、装置の規模が極端に大きくなることはない。また、半導体集積回路全体に対して抵抗及び容量からなるフィルタを形成する場合に比して、機能回路の電源側に形成される抵抗の抵抗値を大きくすることが可能となり、電源電圧の瞬間的な低下を十分に補償することができる。また、機能回路毎に電源電圧の下限値や電源電圧補償時間を確保する最適なフィルタを構成することが可能となる。
【０００９】
また、デジタル回路に抵抗と容量を配置することにより、電源の過渡的な変化における電源復帰後の異常状態保持を回避することができる。
また、パワーデバイス駆動回路に抵抗と容量を配置することにより、電源の過渡的な変化における電源復帰前の正常状態継続を保持することができる。
また、配置される機能回路の動作電源電圧範囲の下限値を予め設定した所定時間以上維持することができる容量値としたり、配置される機能回路の動作電流又は配置される機能回路の動作電源電圧を達成する抵抗値としたりすることで、電源の過渡的な変化における電源復帰後の異常状態保持を回避したり、電源復帰前の正常状態継続を保持したりすることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の半導体装置の一実施形態におけるチップ上集積回路の一例を示すブロック図である。
【図２】本発明の半導体装置の一実施形態におけるチップ上集積回路の他の例を示すブロック図である。
【図３】本発明の半導体装置の一実施形態におけるチップ上集積回路の更に他の例を示すブロック図である。
【図４】本発明の半導体装置の一実施形態におけるチップ上集積回路のまた更に他の例を示すブロック図である。
【図５】図１〜図４の半導体装置内の機能回路を別の観点で分別したブロック図である。
【図６】図５の従来技術を示すブロック図である。
【発明を実施するための形態】
【００１１】
図１は、本発明の半導体装置の一実施形態におけるチップ上集積回路の一例を示すブロック図である。このブロック図に示す半導体装置は、一つのチップ１上に形成された集積回路で構成される。この半導体装置は、外部のアクチュエータ２を駆動するためのものであり、機能回路として入力部３、遅延部４、検出部５、演算部６、駆動部７という各機能回路を備え、駆動部７がパワーデバイスであるパワートランジスタＴｒを駆動することでアクチュエータ２が駆動される。このうち、入力部３、遅延部４、検出部５、駆動部７は、アナログ信号を扱い主としてアナログ信号で信号の送受信が行われ、演算部６はデジタル信号を扱い主にデジタル信号で信号の送受信が行われる。この場合、入力部３、遅延部４、検出部５、演算部６、駆動部７に対する電源は、破線で示される半導体装置への信号電圧を用いるものと、実線で示される外部電源によるものの２種類がある。
【００１２】
図２は、図１の半導体装置のチップ上集積回路に対して、更にレギュレータＲＥＧを同じチップ１上に追加したものである。この集積回路を含む半導体装置の電源は、例えば車両に搭載されたバッテリ（蓄電池）である。周知のように、バッテリは、電源としての供給電圧が不安定になりがちである。レギュレータＲＥＧは、このバッテリの電圧を降圧して集積回路の内部電源を作成する。この場合、レギュレータＲＥＧの出力電圧が、後述する電源電圧Ｅに相当する。なお、この集積回路も、アナログ信号を扱う入力部３、遅延部４、検出部５、駆動部７、及びデジタル信号を扱う演算部６を各機能回路として備えている。
【００１３】
図３は、図１の半導体装置のチップ上集積回路に対して、パワートランジスタＴｒを個別のチップ１１上に形成したものである。一般的に、アクチュエータ２に流れる電流は、入力部３、遅延部４、検出部５、演算部６といった各機能回路に流れる電流に比べて大きい。このアクチュエータ２の大電流を制御するパワートランジスタＴｒにも大きな電流が流れるため、パワートランジスタＴｒは発熱しやすい。この発熱しやすいパワートランジスタＴｒを、入力部３、遅延部４、検出部５、演算部６といった機能回路のチップ１とは個別のチップ１１に形成することで、チップ１上の機能回路をパワートランジスタＴｒと熱的に分離することができ、各機能回路の機能を確保することができる。
【００１４】
図４は、図２の集積回路と図３の集積回路の組合せであり、図１の集積回路に対しては、レギュレータＲＥＧを追加すると共に、パワートランジスタＴｒを個別のチップ１１に形成している。この半導体装置も、例えば車両に搭載されたバッテリを電源としており、パワートランジスタＴｒは、例えばエンジンの点火装置（イグナイタ）をアクチュエータ２として駆動する。したがって、レギュレータＲＥＧはバッテリの電圧を降圧して集積回路の内部電源を作成し、イグナイタを駆動するがために高温になりがちなパワートランジスタＴｒは、入力部３、遅延部４、検出部５、演算部６といった機能回路から熱的に分離されている。
【００１５】
図５は、図１の半導体装置内の機能回路を別の観点、すなわち後述のローパスフィルタを構成する抵抗による電圧降下の許容範囲および同フィルタを構成する容量が電源電圧低下（遮断）時に保持すべき電圧範囲、で分別した機能回路によるブロック図である。ここでは、主として演算処理を行うデジタル回路８、レベルシフタなどのアナログ回路９、パワートランジスタを駆動するパワーデバイス駆動回路１０といった機能回路が示されている。このうち、デジタル回路８内ではデジタル信号によって状態記憶や信号の送受信が行われ、アナログ回路９及びパワーデバイス駆動回路１０内ではアナログ信号で信号の送受信が行われる。これらデジタル回路８、アナログ回路９、パワーデバイス駆動回路１０は、共通する電源Ｅに対して並列に接続されている。このうち、デジタル回路８では、後述するように電源電圧の瞬間的な低下によって、内部に記憶されているデータが改変されてしまう、所謂ビット化けが生じ、電源復帰後にもその異常状態（ビット化け）を保持してしまう。また、パワーデバイス駆動回路１０では、電源電圧の瞬間的な低下が生じてもパワーデバイス駆動回路１０が駆動するパワートランジスタ（パワーデバイス）Ｔｒが異常状態に陥るのを防止したいので、電源電圧が低下している電源復帰前でも正常状態を継続保持することが必要である。このパワートランジスタＴｒの異常状態とは、例えば、パワーデバイス駆動回路１０が駆動するパワー半導体に十分なゲート電圧を与えることができずに、当該パワー半導体が要求されている電流より小さな電流しか流せなくなることなどが挙げられる。また、パワーデバイス駆動回路１０を正常状態に継続保持するためには、このパワーデバイス駆動回路１０に直接もしくは間接的に信号を供給するアナログ回路９も電源電圧が低下している電源復帰前に正常状態を継続保持する必要がある。
【００１６】
ここで、同じ正常状態を維持するといっても、アナログ回路９とパワーデバイス駆動回路１０とでは必要とされる最低電源電圧が異なる。一般的には、外付けのパワー半導体を駆動するパワーデバイス駆動回路１０はその出力電圧、例えば前述のゲート電圧を低下させてはいけないことが多いので、パワーデバイス駆動回路１０の方がアナログ回路９に比べてより高い電源電圧を維持しておく必要がある。また、デジタル回路８は、内部の記憶データを保持できる電源電圧があればよいので、比較的低い電源電圧でも正常状態を維持できるという傾向がある。すなわち、動作を保証する最低電源電圧は、一般的に、パワーデバイス駆動回路１０＞アナログ回路９≧デジタル回路８、となる。
【００１７】
なお、これらの機能回路に電源を供給する電源Ｅは、図５では外部電源の形で示されているが、これに限定されるものではなく、図１および図３、或いは図２および図４の態様を含むものである。すなわち、図５の電源Ｅから供給される電圧は、外部電源から直接供給されるもの、外部電源の電圧を内部のレギュレータで降圧したもの、半導体装置への信号電圧として与えられるものなどの態様を含むものである。
【００１８】
そして、本実施形態では、共通する電源Ｅに並列に接続されるデジタル回路８、アナログ回路９、パワーデバイス駆動回路１０の夫々の電源端子と電源Ｅ側の間に抵抗Ｒ１〜Ｒ３を介挿する。更に、デジタル回路８、アナログ回路９、パワーデバイス駆動回路１０の夫々と並列に容量Ｃ１〜Ｃ３を配置する。前述のように、デジタル回路８、アナログ回路９、パワーデバイス駆動回路１０は共通のチップ１上に形成されるので、これらの抵抗Ｒ１〜Ｒ３及び容量Ｃ１〜Ｃ３も、各機能回路８〜１０と共に、共通のチップ１上に形成される。つまり、デジタル回路８、アナログ回路９、パワーデバイス駆動回路１０の夫々に抵抗Ｒ１〜Ｒ３と容量Ｃ１〜Ｃ３からなるローパスフィルタが個別に形成される。このローパスフィルタは、電源電圧の瞬間的な低下に対して、各機能回路８〜１０への動作電圧範囲の下限値を補償するためのものである。なお、チップ１上に形成される抵抗Ｒ１〜Ｒ３としては拡散抵抗やポリシリコン抵抗などを適用することができる。また、チップ１上に形成される容量Ｃ１〜Ｃ３としてはＭＯＳキャパシタなどを適用することができる。
【００１９】
これらのローパスフィルタの抵抗Ｒ１〜Ｒ３の抵抗値は、各機能回路８〜１０の動作電流と当該抵抗における電圧降下を考慮して求める。すなわち抵抗Ｒ１〜Ｒ３の電圧降下を差し引いても各機能回路８〜１０の動作電源電圧を確保できる抵抗値とする。例えば、ある機能回路の動作電流が１０μＡであり、抵抗の電圧降下分を１Ｖに留めたい場合、その機能回路の電源側に配置する抵抗の抵抗値は１００ｋΩである。一方、容量Ｃ１〜Ｃ３の容量値は、電源Ｅからの電力供給が途絶えても、配置される機能回路８〜１０の動作電源電圧範囲の下限値を予め設定した所定時間以上維持することができる値以上でなければならない。例えば、デジタル回路８では、設定電源電圧の５０％以上の電源電圧を維持する時間を５μｓ以上とする場合、この時間と上記動作電流より容量Ｃ１の容量値を決めることができる。そして、抵抗Ｒ１の抵抗値と容量Ｃ１の容量値の積がローパスフィルタの時定数τとなる。同様に、アナログ回路９、パワーデバイス駆動回路１０の抵抗Ｒ２、Ｒ３の抵抗値および容量Ｃ２、Ｃ３の容量値を決定することができる。つまり、デジタル回路８、アナログ回路９、パワーデバイス駆動回路１０の夫々の電源電圧の下限値および電源電圧維持時間に応じて、それらを補償する最適なローパスフィルタを各機能回路８〜１０毎に構成することができる。これは、半導体装置として、無駄がなく、性能向上を可能とするものである。
【００２０】
ここで、前記特許文献２のような構成にあって、複数の機能回路に流れる電流の総和電流がローパスフィルタを構成する一つの抵抗に流れる場合と、本実施形態との比較を以下の計算例で示す。すなわち、デジタル回路８の動作電流が１０μＡで、電源電圧の降下分を０．１Ｖと設定する場合、抵抗Ｒ１の抵抗値は、前述のように１０ｋΩである。これに対し、アナログ回路９の動作電流が１００μＡである場合、同様に電源電圧の降下分を０．１Ｖに設定すると抵抗Ｒ２の抵抗値は１ｋΩである。同様に、パワーデバイス駆動回路１０の動作電流が１００μＡ、電源電圧の降下分が０．１Ｖである場合にも、抵抗Ｒ３の抵抗値は１ｋΩとなる。
【００２１】
これに対し、図６に示す従来技術のように、デジタル回路８、アナログ回路９、パワーデバイス駆動回路１０が形成されたチップ１に抵抗Ｒ及び容量Ｃを外付けしてローパスフィルタを構成する場合、抵抗Ｒの抵抗値ｒは、ｒ＝０．１Ｖ／（１０μＡ＋１００μＡ＋１００μＡ）＝４７６．２Ωとなり、上述の１ｋΩや１０ｋΩといった抵抗値よりかなり小さくなる。前述のように、ローパスフィルタの時定数は、抵抗の抵抗値と容量の容量値の積値であるから、抵抗の抵抗値が小さいとローパスフィルタの時定数を大きくするのに限界があり、その結果、ローパスフィルタによる電源電圧補償が十分に機能しない可能性がある。
【００２２】
本実施形態の半導体装置では、各機能回路８〜１０の電源側に形成される抵抗Ｒ１〜Ｒ３の抵抗値を大きくすることができるので、ローパスフィルタの時定数を大きくすることができ、十分な電源電圧補償機能が発揮される。また、特に、各機能回路８〜１０毎に電源電圧の下限値や電源電圧補償時間が異なる場合に、夫々の機能回路８〜１０毎に電源電圧の下限値や電源電圧補償時間を確保する最適なローパスフィルタを構成することが可能となり、半導体装置としての性能を向上することも可能である。また、ローパスフィルタにおいて同等の時定数を得る場合、抵抗Ｒ１〜Ｒ３の抵抗値を大きくすることができれば容量Ｃ１〜Ｃ３の容量値を小さくすることができる。容量も抵抗も、チップ上に形成する場合、チップサイズが大きくなりがちであるが、一般に、抵抗の抵抗値を大きくする方が容量の容量値を大きくするよりも、チップサイズの増大を抑制することができるから、本実施形態の半導体装置のように抵抗の抵抗値を大きくすることができれば、容量の容量値を大きくするよりもチップサイズを小さくすることができる。
【００２３】
このように本実施形態の半導体装置では、電源復帰後にも異常状態を保持してしまう機能回路８及び電源復帰前でも正常状態を継続保持すべき機能回路９，１０のそれぞれに、もしくは少なくとも何れか一つに対し、当該機能回路８〜１０の電源Ｅ側に抵抗Ｒ１〜Ｒ３を形成すると共に、当該機能回路８〜１０と並列に容量Ｃ１〜Ｃ３を形成する。これらの抵抗Ｒ１〜Ｒ３及び容量Ｃ１〜Ｃ３は、機能回路８〜１０を含む集積回路と共にチップ１上に形成されるので、装置の規模が極端に大きくなることはない。また、複数の機能回路８〜１０が共通の電源Ｅに並列に接続される半導体集積回路全体に対して抵抗Ｒ及び容量Ｃからなるフィルタを形成する場合に比して、機能回路８〜１０の電源Ｅ側に形成される抵抗Ｒ１〜Ｒ３の抵抗値を大きくすることが可能となり、電源電圧の瞬間的な低下を十分に補償することができる。また、機能回路８〜１０毎に電源電圧の下限値や電源電圧補償時間が異なるような場合、夫々の機能回路８〜１０毎に電源電圧の下限値や電源電圧補償時間を確保する最適なローパスフィルタを構成することができる。
【００２４】
また、デジタル回路８に抵抗Ｒ１と容量Ｃ１を配置することにより、電源Ｅの過渡的な変化における電源復帰後の異常状態保持を回避することができる。
また、パワーデバイス駆動回路１０に抵抗Ｒ３と容量Ｃ３を配置することにより、電源Ｅの過渡的な変化における電源復帰前の正常状態継続を保持することができる。
また、配置される機能回路８〜１０の動作電源電圧範囲の下限値を予め設定した所定時間以上維持することができる容量値とすることで、電源Ｅの過渡的な変化における電源復帰後の異常状態保持を回避したり、電源復帰前の正常状態継続を保持したりすることができる。
【００２５】
また、配置される機能回路８〜１０の動作電流又は配置される機能回路８〜１０の動作電源電圧を達成する抵抗値とすることで、電源Ｅの過渡的な変化における電源復帰後の異常状態保持を回避したり、電源復帰前の正常状態継続を保持したりすることができる。
また、それぞれの機能回路を、許容される動作電源電圧範囲の下限値が同じ回路をまとめたものにすれば、フィルタの抵抗の抵抗値に余計なマージンを設ける必要がなくなる。
【００２６】
なお、実質的には、抵抗及び容量をチップ上に形成することに伴うチップサイズの増大やコストアップと、半導体集積回路に抵抗及び容量を外付けすることによる装置サイズの増大やコストアップとを総合的に評価し、どの部分にどのような構成のローパスフィルタを配置するのかを考慮しなければならない。
【符号の説明】
【００２７】
１  チップ
２  アクチュエータ
３  入力部
４  遅延部
５  検出部
６  演算部
７  駆動部
８  デジタル回路（機能回路）
９  アナログ回路（機能回路）
１０  パワーデバイス駆動回路（機能回路）
Ｔｒ  パワートランジスタ（パワーデバイス）
Ｅ  電源
Ｒ１〜Ｒ３  抵抗
Ｃ１〜Ｃ３  容量
【図１】
0006314673.tif 000002
【図２】
0006314673.tif 000003
【図３】
0006314673.tif 000004
【図４】
0006314673.tif 000005
【図５】
0006314673.tif 000006
【図６】
0006314673.tif 000007