(57)【特許請求の範囲】
【請求項１】
複数の検出画素を備え、
各検出画素は、
その上でのＸ線光子入射に応じて第一電流を発生するように形成された検出素子、
前記第一電流を表す第二電流を発生するように形成されたカレント・ミラー、及び
前記第二電流及び／または前記第一電流が前記検出画素から伝達されることを可能にするように形成されたスイッチング・トランジスタ、
グローバル選択信号により制御可能で前記カレント・ミラーへ接続されたスイッチ、
を備え、
前記スイッチを入れる時に結合された第二及び第一電流が前記検出画素から伝達され、スイッチを切る時に前記第一電流が前記検出画素から伝達される、撮像装置。
【請求項２】
複数の検出画素を備え、
各検出画素は、
その上でのＸ線光子入射に応じて第一電流を発生するように形成された検出素子、
前記第一電流を表す第二電流を発生するように形成された第一カレント・ミラー、
前記第二電流からの電荷を蓄積するように形成された第一キャパシタ、及び
前記蓄積された電荷が前記検出画素から伝達されることを可能にするように形成された第一スイッチング・トランジスタ、
を備える、撮像装置。
【請求項３】
前記各検出画素は、
グローバル選択信号により制御可能なスイッチを介して前記第一カレント・ミラー回路へ接続された第二カレント・ミラーをさらに備え、前記スイッチを入れる時に前記第一及び第二カレント・ミラーが前記第二電流を一括して発生し、前記スイッチを切る時に前記第一カレント・ミラーが前記第二電流を発生する、
請求項２に記載の前記撮像装置。
【請求項４】
前記各検出画素は、
前記第一電流を表す第三電流を発生するように形成された第二カレント・ミラー、
前記第三電流から電荷を蓄積するように形成された第二キャパシタ、及び
前記第二キャパシタ上の前記蓄積された電荷が前記検出画素から伝達されることを可能にするように形成された第二スイッチング・トランジスタ、
をさらに備える、請求項２に記載の前記撮像装置。
【請求項５】
前記第一及び第二スイッチング・トランジスタは、異なるデータ線を介して前記検出画素の外部の異なるチャージ・アンプへそれぞれ結合される、請求項４に記載の前記撮像装置。
【請求項６】
前記第一及び第二スイッチング・トランジスタは、異なる選択線により選択可能であり、同じデータ線を介して前記検出画素の外部の同じチャージ・アンプへ結合される、請求項４に記載の前記撮像装置。
【請求項７】
前記第一カレント・ミラーの入力へ結合された第一カレント・ソースをさらに備える、請求項４〜６のいずれか１項に記載の前記撮像装置。
【請求項８】
前記第一カレント・ミラーの出力へ結合された第二カレント・ソースをさらに備える、請求項７に記載の前記撮像装置。
【請求項９】
前記検出素子はＸ線光子を直接に電子−正孔電荷へ変換するように形成された光導電性材料を備える、請求項１〜８のいずれか１項に記載の前記撮像装置。
【請求項１０】
前記検出素子はＸ線光子を光へ変換するように形成されたシンチレータ材料及び光を電荷へ変換するように形成された感光素子を備える、請求項１〜８のいずれか１項に記載の前記撮像装置。
【請求項１１】
前記感光素子はフォトダイオードを備える、請求項１０に記載の前記撮像装置。
【請求項１２】
前記複数の検出画素は連続的なフォトダイオードを備える、請求項１〜１１のいずれか１項に記載の前記撮像装置。
【請求項１３】
前記第一スイッチング・トランジスタは薄膜トランジスタまたはＣＭＯＳトランジスタを備える、請求項１〜１２のいずれか１項に記載の前記撮像装置。
【請求項１４】
複数の撮像画素を備え、各撮像画素は電流を生じるように形成された感光素子、前記電流を増幅するように形成されたカレント・ミラー、及び前記増幅された電流からの電荷を蓄積するように形成されたキャパシタを備え、
前記カレント・ミラーは、
第一利得で前記電流を増幅するように形成された第一カレント・ミラー、及び
第二利得で前記電流を増幅するように形成された第二カレント・ミラー、
を備え、
前記キャパシタは、
第一利得を有する電流からの電荷を蓄積するように形成された第一キャパシタ、及び
第二利得を有する電流からの電荷を蓄積するように形成された第二キャパシタ、
を備える、撮像装置。
【請求項１５】
前記第二カレント・ミラーは、グローバル選択信号により制御可能なスイッチを介して前記第一カレント・ミラーへ結合され、前記スイッチを入れる時に前記第一及び第二カレント・ミラーが前記電流を一括して増幅し、前記スイッチを切る時に前記第一カレント・ミラーが前記電流を増幅する、請求項１４に記載の前記撮像装置。
【請求項１６】
検出素子でのＸ線光子入射に応じて検出画素の前記検出素子により第一電流を発生し、  前記検出画素のカレント・ミラーにより前記第一電流を表す第二電流を発生し、
スイッチング・トランジスタを介して前記検出画素から前記第二電流及び／または前記第一電流を伝達する、
ことを備え、
伝達の際、グローバル選択信号により選択可能なスイッチを用いて前記カレント・ミラーをオンまたはオフにし、前記カレント・ミラーがオンの時に、前記第一電流及び前記第二電流が前記検出画素から伝達され、前記カレント・ミラーがオフの時に、前記第一電流が前記検出画素から伝達される、撮像方法。
【請求項１７】
前記検出素子は、Ｘ線光子を光へ変換するように形成されたシンチレータ材料及び光を前記第一電流を含む電荷へ変換するように形成された感光素子を備える、請求項１６の前記撮像方法。
【請求項１８】
検出素子でのＸ線光子入射に応じて検出画素の前記検出素子により第一電流を発生し、  前記検出画素の第一カレント・ミラーにより前記第一電流を表す第二電流を発生し、
前記検出画素の第一キャパシタにより前記第二電流からの電荷を蓄積し、
第一スイッチング・トランジスタを介して前記検出画素から前記第一キャパシタ上の前記蓄積された電荷を伝達する、
ことを備え、
前記第一スイッチング・トランジスタが前記第一キャパシタに直接結合されている、撮像方法。
【請求項１９】
前記検出画素の第二カレント・ミラーにより前記第一電流を表す第三電流を発生し、
前記検出画素の第二キャパシタに前記第三電流からの電荷を蓄積し、
第二スイッチング・トランジスタを介して前記検出画素から前記第二キャパシタ上の前記蓄積された電荷を伝達する、
ことをさらに備える、請求項１８の前記撮像方法。
【請求項２０】
前記第二及び第三電流からの前記蓄積された電荷は、それぞれ前記第一及び第二スイッチング・トランジスタを介して前記検出画素から同時に伝達される、請求項１９の前記撮像方法。
【請求項２１】
前記第二及び第三電流からの前記蓄積された電荷は、それぞれ前記第一及び第二スイッチング・トランジスタを介して前記検出画素から順次に伝達される、請求項１９の前記撮像方法。
【請求項２２】
前記検出素子はＸ線光子を直接に電子−正孔電荷へ変換するように形成された光導電性材料を備える、請求項１６、１８、１９、２０及び２１のいずれか１項に記載の前記撮像方法。
【請求項２３】
前記検出素子は、Ｘ線光子を光へ変換するように形成されたシンチレータ材料、及び光を電荷へ変換するように形成された感光素子を備える、請求項１８〜２１のいずれか１項に記載の前記撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施形態は、撮像素子及び方法に関する。特に、撮像素子のための画素アーキテクチャのさまざまな実施形態を記載する。
【背景技術】
【０００２】
図１及び２で示されたデジタル・イメージャの従来の画素アーキテクチャにおいて、フォトダイオード１２は、Ｘ線曝射から発生した光に比例した光電流を生じる。この電流は寄生キャパシタ１４に積算される。蓄積電荷はデータ線２０を通りスイッチング・トランジスタ１８を介してチャージ・アンプ１６へ送られる。アンプ１６は、キャパシタ２２の静電容量による変換係数で電荷を対応する電圧へ変換する。フォトダイオードの複数の行は、スイッチング・トランジスタの連続した選択により同じセットのアンプで読み出されることが可能である。しかしながら、複数の画素のために共通データ線を使用することは、チャージ・アンプの入力での寄生容量を増し、固有のアンプ・ノイズを得る。結果として生じる信号対ノイズ比（ＳＮＲ）の劣化は、フォトダイオードにより検出された低信号レベルへのイメージャの有用性を限定する。
【０００３】
低信号レベルでのＳＮＲを改良するために、アンプ・ノイズに実質的に影響を与えることなく画素の１つ１つに信号利得を有することが望ましい。図１及び２で示された一般的に使用される画素アーキテクチャは、画素利得を有さない。図３は、画素で信号利得を備える従来技術のアクティブ・ピクセル・センサの画素アーキテクチャを示す。この構成では、トランジスタ３２のトランスコンダクタンスは、キャパシタ３４に積算された信号を得るために使用される。トランジスタ３６を介して画素信号を読み出すことは、通常の動作のために必要なフォトダイオード３８全体にバイアス電圧を回復しない。そのために、独立したリセット動作はその電圧を回復するために必要とされる。それは、フォトダイオード４０全体の電圧がＶREF1及びＶREF2間の差により決められるようにイネーブリング・トランジスタ４０により行われる。フォトダイオード電圧の独立したリセットは、時間を撮像サイクルへ加え、複雑さをイメージャへ増す。さらに、図３で示された信号伝達関数は、トランジスタ３２及び３６の電圧電流依存性の非線形性により非線形である。温度またはテクノロジ変動によりトランジスタのパラメータでの変化は、画素の信号伝達関数にまた大幅に影響を与え、画像アーチファクトにつながる。
【０００４】
図１〜３で示された従来の画素アーキテクチャにおいて、フォトダイオード全体の電圧は、信号積算中に変化する。フォトダイオード全体の電圧が信号積算中に変化することを可能にすることは、感度変調及び非線形挙動を引き起こす。イメージャの１部の信号が強すぎる場合に、それはフォトダイオードの飽和、及びその全体の電圧の崩壊につながる。この影響は、撮像素子でますます用いられている、連続的なフォトダイオードの使用を複雑にする。
【発明の概要】
【０００５】
撮像素子のための画素アーキテクチャの実施形態は、画素の１つ１つに信号利得を提供し、低信号レベルで信号対ノイズ比を改良する。本開示の画素アーキテクチャは、改良された線形性を提供し、独立したリセット・サイクルを必要としない。画素アーキテクチャは、全体のイメージャへの、またはその選択された部分への信号強度の実時間監視のために使用されることが可能である。
【０００６】
他の実施形態をさらに本明細書に記載する。
【図面の簡単な説明】
【０００７】
これらの及びさまざまな他の特徴及び利点は、以下で提供された添付の図面及び添付の特許請求の範囲と併せて以下の詳細な説明を読むことでより良く理解されるようになる。
【０００８】
【図１】図１は従来技術のデジタル撮像素子の画素アーキテクチャを示す。
【図２】図２は従来技術のデジタル撮像素子の画素アーキテクチャを示す。
【図３】図３は従来技術のデジタル撮像素子の画素アーキテクチャを示す。
【図４】図４は、本開示のいくつかの実施形態によりカレント・ミラー回路を含む画素アーキテクチャを示す。
【図５】図５は、本開示のいくつかの実施形態によりカレント・ミラー回路及びストレージ・キャパシタを含む画素アーキテクチャを示す。
【図６】図６は、本開示のいくつかの実施形態により図５で示された画素アーキテクチャの変形形態を示す。
【図７】図７は、本開示のいくつかの実施形態により図５で示された画素アーキテクチャのさらなる変形形態を示す。
【図８】図８は、本開示の実施形態により画素アーキテクチャに実装されることが可能であるカレント・ミラー回路の実施形態を示す。
【図９】図９は、本開示の実施形態により画素アーキテクチャに実装されることが可能であるカレント・ミラー回路の一実施形態を示す。
【図１０】図１０は、本開示の実施形態により画素アーキテクチャに実装されることが可能であるカレント・ミラー回路の別の実施形態を示す。
【図１１】図１１は、本開示の実施形態により画素アーキテクチャに実装されることが可能であるカレント・ミラー回路の他の実施形態を示す。
【図１２】図１２は、本開示の実施形態により画素アーキテクチャに実装されることが可能であるカレント・ミラー回路の更に他の実施形態を示す。
【図１３】図１３は、本開示のいくつかの実施形態によりグローバル選択信号により制御可能なスイッチを含む図４で示された画素アーキテクチャの変形形態を示す。
【図１４】図１４は、本開示のいくつかの実施形態によりグローバル選択信号により制御可能な２つのカレント・ミラー及び１つのスイッチを含む図５で示された画素アーキテクチャの変形形態を示す。
【図１５】図１５は、本開示のいくつかの実施形態により２つのカレント・ミラー及び２つのストレージ・キャパシタを含む画素アーキテクチャを示す。
【図１６】図１６は、本開示のいくつかの実施形態により２つのカレント・ミラー及び２つのストレージ・キャパシタを含む画素アーキテクチャを示す。
【図１７】図１７は、本開示のいくつかの実施形態により撮像方法を示すフロー・チャートである。
【図１８】図１８は、本開示のいくつかの他の実施形態により撮像方法を示すフロー・チャートである。
【発明を実施するための形態】
【０００９】
撮像素子及び方法のための画素アーキテクチャのさまざまな実施形態を記載する。本開示は、もちろん変化し得るように記載された特定の実施形態に限定されない。特定の実施形態に関連して記載された態様は、その実施形態に必ずしも限定されるものではなく、任意の他の実施形態で実施されることが可能である。さまざまな実施形態は、回路でＮＭＯＳトランジスタを使用して提示される。回路が基準電圧の極性の適切な変化を有するＰＭＯＳトランジスタで完全に機能することが可能であることを理解する。さらに、本開示で記載された画素アーキテクチャがシンチレータに基づく及び光導電性に基づくＸ線撮像素子ならびに光撮像素子の両方に実装されることが可能であることを理解する。画素アーキテクチャはＴＦＴフラット・パネル・イメージャ及びＣＭＯＳイメージャの両方に実装されることが可能である。
【００１０】
本明細書で使用された全ての専門用語及び科学用語は、別段に具体的に定義されない限り当業者により一般的に理解される意味を有する。本明細書及び添付の特許請求の範囲で使用された、単数形の“ａ”、“ａｎ”、及び“ｔｈｅ”は、文脈が特に明確に指示しない限り複数の参照を有することができる。用語“ｏｒ”は、文脈が特に明確に指示しない限り非排他的な“ｏｒ”を指す。以下の記載において、周知の構成要素またはステップは、不必要に本開示の実施形態を不明瞭にするのを避けるために詳細に記載されない場合がある。
【００１１】
本明細書で使用されるように、用語“検出素子”は、Ｘ線光子を電荷へ変換する検出画素の素子を指す。検出素子は、直接検出方式でＸ線光子を直接に電荷（電子−正孔対）へ変換することが可能である光導電性材料を含むことができる。適切な光導電性材料は、ヨウ化水銀（ＨｇＩ2）、ヨウ化鉛（ＰｂＩ2）、ヨウ化ビスマス（ＢｉＩ3）、テルル化カドミウム亜鉛（ＣｄＺｎＴｅ）、アモルファス・セレン（ａ−Ｓｅ）等を含み、これらに限定されない。いくつかの実施形態において、検出素子は、Ｘ線光子を光へ変換するシンチレータ材料及びシンチレータ材料に結合され光を電荷へ変換する（間接検出方式）感光素子を含むことができる。適切なシンチレータ材料は、ガドリニウム・オキシ硫化物（Ｇｄ2Ｏ2Ｓ：Ｔｂ）、タングステン酸カドミウム（ＣｄＷＯ4）、ゲルマニウム酸ビスマス（Ｂｉ4Ｇｅ3Ｏ12またはＢＧＯ）、ヨウ化セシウム（ＣｓＩ）、ヨウ化セシウム・タリウム（ＣｓＩ：Ｔｌ）、またはその任意の組み合わせを含み、これに限定されない。適切な感光素子は、フォトダイオード、フォトゲート、またはフォトトランジスタ等を含むことができる。本明細書で使用されるように、用語“連続的なフォトダイオード”は、複数の画素を被覆する連続的な半導体層の使用を指す。半導体または光導電層の一方の側面は共通導電性電極を含むことができ、他方の側面はイメージャの画素ごとに別個の電極を含む。
【００１２】
本明細書で使用されるように、用語“ＴＦＴイメージャ”または“ＴＦＴ検出器”は、薄膜トランジスタを各備える複数の検出画素を含む検出器を指す。ＴＦＴ検出器は、半導体の薄膜、誘電体及び金属接触子を堆積させＴＦＴ及び他のピクセル素子を形成する基板上に形成されることができる。ＴＦＴは、アモルファス・シリコン（ａ−Ｓｉ）ＴＦＴまたは結晶もしくは多結晶もしくは酸化物ＴＦＴであってもよい。ＴＦＴイメージャの製造は当該技術分野で周知であるので、その詳細な記載は本開示の実施形態の記載を不明瞭にすることを避けるために本明細書で省略される。
【００１３】
本明細書で使用されるように、用語“ＣＭＯＳ検出器”または“ＣＭＯＳセンサ”は、相補型金属酸化膜半導体回路または多結晶シリコン酸化膜半導体回路を各備える複数の検出画素を含む検出器を指す。ＣＭＯＳセンサは、ウェハまたは基板上に形成されることができ、ＣＭＯＳ回路のアクティブ半導体として機能する。ＣＭＯＳ検出器の製造は当該技術分野で周知であるので、その詳細な記載は本開示の実施形態の記載を不明瞭にするのを避けるために本明細書で省略される。
【００１４】
本明細書で使用されるように、用語“カレント・ミラー”は、読み出しノードに入る電流を読み出し、１つの出力ノードまたは複数のノードへ適切な利得係数でこの電流を鏡のように複写する電気回路を指す。
【００１５】
複数の撮像画素を備える撮像装置を提供する。撮像装置の各撮像画素は、感光素子により生成された信号を増幅するように形成された１つ以上のカレント・ミラーを備えることができる。いくつかの実施形態において、複数の検出画素を備える撮像装置を提供する。各検出画素は、その上でのＸ線光子入射に応じて第一信号を発生するように形成された検出素子、第一信号を表す第二信号を発生するように形成されたカレント・ミラー、及び第二信号及び／または第一信号が検出画素から伝達されることを可能にするように形成されたスイッチング・トランジスタを備える。検出素子は、Ｘ線光子を直接に電子−正孔電荷へ変換するように形成された光導電性材料を含むことができる。あるいは、検出素子は、Ｘ線光子を光へ変換するように形成されたシンチレータ材料及び光を電荷へ変換するように形成された感光素子を含むことができる。スイッチング・トランジスタは、薄膜トランジスタまたはＣＭＯＳトランジスタであってもよい。
【００１６】
いくつかの実施形態において、各検出画素は、グローバル選択信号により制御可能でカレント・ミラーへ接続されたスイッチをさらに備えることができ、スイッチを入れる時に結合された第二及び第一信号が検出画素から伝達され、スイッチを切る時に第一信号が検出画素から伝達される。
【００１７】
複数の検出画素を含む撮像装置を提供する。各検出画素は、その上でのＸ線光子入射に応じて第一信号を発生するように形成された検出素子、第一信号を表す第二信号を発生するように形成された第一カレント・ミラー、第二信号を格納するように形成された第一キャパシタ、及び第二信号が検出画素から伝達されることを可能にするように形成された第一スイッチング・トランジスタを備える。
【００１８】
いくつかの実施形態において、各検出画素は、グローバル選択信号により制御可能なスイッチを介して第一カレント・ミラーへ接続された第二カレント・ミラーをさらに含むことができ、スイッチを入れる時に第一及び第二カレント・ミラーが第二信号を一括して発生し、スイッチを切る時に第一カレント・ミラーが第二信号を発生する。
【００１９】
いくつかの実施形態において、各検出画素は、第一信号を表す第三信号を発生するように形成された第二カレント・ミラー、第三信号を格納するように形成された第二キャパシタ、及び第三信号が検出画素から伝達されることを可能にするように形成された第二スイッチング・トランジスタをさらに含むことができる。第一及び第二スイッチング・トランジスタは、異なるデータ線を介して検出画素の外部の異なるチャージ・アンプへそれぞれ結合されることができる。あるいは、第一及び第二スイッチング・トランジスタは、異なる行選択線へ接続されたそれらのゲートと同じデータ線を介して同じ外部のチャージ・アンプへ結合されることができる。
【００２０】
図を参照しながら例示的な実施形態をこれより説明する。いくつかの図が必ずしも縮尺に合わせて描写されないことに留意すべきである。図は、具体的な実施形態の記載を容易にするためのみのものであり、網羅的に記載するもの、または本開示の範囲を限定するものではない。
【００２１】
図４を参照して、本開示のいくつかの実施形態により検出画素１００の電気回路をこれより説明する。図４で示されるように、検出画素１００は、検出素子１０２、カレント・ミラー１０４、及びスイッチング・トランジスタ１０６を含む。
【００２２】
検出素子１０２は、シンチレータ材料（図示せず）及びフォトダイオード１０８のような感光素子を含むことができる。シンチレータ材料は、Ｘ線光子を光へ変換するように形成されることができる。フォトダイオード１０８は、光を電荷へ変換するように形成されることができる。検出素子１０２により発生した電荷は、その上でのＸ線入射量へ比例することができる。電荷は、キャパシタ１１０により回収される、またはこれに積算されることができる。キャパシタ１１０は、フォトダイオード１０８の寄生もしくは接合キャパシタ、またはフォトダイオード１０８へ結合された別個に製造されたキャパシタであってもよい。
【００２３】
いくつかの実施形態において、検出素子１０２は、Ｘ線光子を直接に電子−正孔電荷へ変換するように形成された光導電性材料を含むことができる。このように、キャパシタは、光導電性材料により発生した電荷を積算するために別個に製造されることができる。
【００２４】
以下でより詳細に記載される、カレント・ミラー１０４は、それらがスイッチング・トランジスタ１０６を介して読み出される場合にキャパシタ１１０上に積算された電荷を増幅するように形成された検出素子１０２へ結合されることができる。カレント・ミラー１０４は、検出素子１０２からの入力電流ＩdがＩm＝ｋ．Ｉdの増幅された電流Ｉmを提供するために増幅されることができるような、適切な利得係数ｋを有するように形成されることができる。
【００２５】
スイッチング・トランジスタ１０６は、データ線１１４を介して外部のチャージ・アンプ（図示せず）へ結合された入力信号Ｉd及び増幅された信号Ｉmの伝達を可能にする。図１３で示され以下に記載されるように、カレント・ミラーがグローバル選択信号により制御可能なスイッチへ接続される実施形態において、スイッチング・トランジスタ１０６は、外部のチャージ・アンプへ、利得なしで、元の信号電流Ｉdの伝達を可能にする。スイッチング・トランジスタ１０６は、ＴＦＴトランジスタまたはＣＭＯＳトランジスタであってもよい。
【００２６】
さらに図４を参照して、動作中の電荷積算中に、トランジスタ１０６をオフにする。入射放射線の結果として検出素子１０２に発生した電荷は、キャパシタ１１０に積算される。読み出し中に、トランジスタ１０６は行選択線１１２を介してオンにされ、キャパシタ１１０に積算された電荷は入力電流Ｉdとしてカレント・ミラー１０４へ流入する。カレント・ミラー１０４は、利得係数ｋで入力電流Ｉdを増幅し、増幅された電流Ｉm＝ｋ．Ｉdを提供する。結合された入力電流Ｉd及び増幅された電流Ｉmは、そのときデータ線１１４を介して外部チャージ・アンプへトランジスタ１０６を通過する。従って、外部チャージ・アンプに積算された結果として生じる電流Ｉpは、カレント・ミラーにより利得なしでトランジスタ１０６を通過する電流Ｉdの（ｋ＋１）倍である。読み出しの終わりに、キャパシタ１１０はリセットまたは再充電されることができ、画素１００は次の積算への準備ができる。
【００２７】
図５は、本開示のいくつかの代替の実施形態により検出画素２００の電気回路を示す。示されるように、検出画素２００は、検出素子２０２、カレント・ミラー２０４、ストレージ・キャパシタ２０６、及びスイッチング・トランジスタ２０８を含む。
【００２８】
検出素子２０２は、シンチレータ材料（図示せず）及びフォトダイオード２１０のような感光素子を含むことができる。シンチレータ材料は、Ｘ線光子を光へ変換するように形成されることができる。フォトダイオード２１０は、この光を電荷へ変換するように形成されることができる。検出素子２０２により発生した電荷は、その上でのＸ線入射量に比例することができる。あるいは、検出素子２０２は、Ｘ線光子を直接に電子−正孔電荷へ変換するように形成された光導電性材料を含むことができる。
【００２９】
以下でより詳細に記載される、カレント・ミラー２０４は、検出素子２０２により発生した電荷を増幅するように形成された検出素子２０２へ結合されることができる。カレント・ミラー２０４は、検出素子２０２からの入力電流ＩdがＩm＝ｋ．Ｉdの増幅された電流Ｉmを提供するために増幅されることができるように、適切な利得係数ｋを有するように形成されることができる。
【００３０】
キャパシタ２０６は、カレント・ミラー２０４の出力ノードへ結合されることができ、増幅された電流Ｉmを積算するように形成されることができる。キャパシタ２０６は、キャパシタ２０６に積算された増幅された電流がスイッチング・トランジスタ２０８を介して読み出されることができるようにスイッチング・トランジスタ２０８へさらに結合されることができる。
【００３１】
スイッチング・トランジスタ２０８は、データ線２１４を介して格納されたキャパシタ２０６から外部チャージ・アンプ（図示せず）へ増幅された信号の伝達を可能にする。スイッチング・トランジスタ２０８は、ＴＦＴトランジスタまたはＣＭＯＳトランジスタであってもよい。
【００３２】
動作中、電荷積算中にトランジスタ２０８はオフになる。入射放射線の結果として検出素子２０２に発生した電荷は、カレント・ミラー２０４へ渡され、適切な利得係数により増幅される。増幅された電流Ｉmは、キャパシタ２０６に積算される。信号増幅及び積算は、Ｘ線曝射中も含めて、連続的である。読み出し中に、トランジスタ２０８は行選択線２１２を介してオンになり、ストレージ・キャパシタ２０６に積算された電荷はデータ線２１４を介して外部チャージ・アンプへトランジスタ２０８を通過する。得られた信号は、積算から独立してストレージ・キャパシタ２０６から読み出されることが可能である。外部チャージ・アンプに積算された電流は、検出素子２０２により発生した電流Ｉdのｋ倍であるＩmである。電荷を読み出すことはキャパシタ２０６をリセットし、画素２００は次の積算の準備ができる。
【００３３】
図５で示された検出画素２００は、Ｘ線曝射中も含めて、連続的な信号増幅及び積算を可能にする。得られた信号は、積算から独立して読み出されることが可能である。さらに、図５で示された回路は、基準ＲＥＦ１、ＲＥＦ２、及びＲＥＦ３の１つ、２つまたは全ての電流を監視することで、全イメージャまたはその部分の曝射の実時間監視を可能にする。フォトダイオードにより発生した電荷はカレント・ミラーを介して常に排出されるので、それはフォトダイオードの寄生容量に蓄積されない。これは、フォトダイオード２１０の感度変調を低減するのに役立ち、そうでない場合は非線形挙動につながる、フォトダイオード２１０全体の電圧が信号に依存しないようにする。さらに、フォトダイオード２１０の電圧は信号に依存しないので、フォトダイオード２１０は大きな信号レベルの順方向バイアスで飽和しない。これは、ダイオード飽和により引き起こされた画像アーチファクトなしで、撮像領域全体で連続的なフォトダイオードの使用を可能にする。
【００３４】
図６は、本開示のいくつかの代替の実施形態により検出画素２２０の電気回路を示す。図６で示された検出画素２２０は、複数の態様で図５に示された検出画素２００へ類似している。例えば、検出画素２２０は、検出素子２０２、カレント・ミラー２０４、ストレージ・キャパシタ２０６、及びスイッチング・トランジスタ２０８を含む。加えて、検出画素２２０は、フォトダイオード２１０及びカレント・ミラー２０４へ結合されたカレント・ソース２１６（Ｉr）をさらに含む。カレント・ソース２１６は、カレント・ミラー２０４の入力へ一定のオフセット電流を供給することができ、その性能を向上させる。例えば、Ｉdが小さい時にカットオフ・モードから飽和モードへ変化するためにカレント・ミラーのＭＯＳトランジスタのための応答時間があってもよい。カレント・ソース２１６は、カレント・ソース２１６へ結合されたＭＯＳトランジスタが定電流Ｉrのために飽和モードに保たれる場合に応答時間を短縮することができる。
【００３５】
図７は、本開示のさらなる代替の実施形態により検出画素２３０の電気回路を示す。図７で示された検出画素２３０は、図６で示された検出画素２２０の変形形態である。追加のカレント・ソース２１８（ｋ．Ｉr）は、カレント・ミラー２０４の出力へ結合され、オフセット・カレント・ソース２１６の追加に起因するカレント・ミラー２０４により生成された出力電流をキャンセルする。図７において、カレント・ミラー２０４のＭＯＳトランジスタは、それらの性能を向上させ積算キャパシタＣｐでオフセット信号を減らすことができる、カレント・ソース２１６及び２１８からの定電流Ｉr及びｋ．Ｉrのために飽和モードに保たれることができる。
【００３６】
図８〜１２は、本開示の実施形態により検出画素に実装されることが可能であるいくつかの例示的なカレント・ミラー回路を示す。当該技術分野で周知の他のカレント・ミラー回路を使用することが可能であることに留意すべきである。本開示は、本明細書に記載された特定のカレント・ミラー回路に限定されない。
【００３７】
図８は、本開示のいくつかの実施形態により検出画素２４０に実装されることが可能である基本カレント・ミラー回路２０４ａを示す。基本構成において、トランジスタＴ２及びＴ３は、共通ソース及び共通ゲート接続を有する。トランジスタＴ２のドレインは、ゲートへ接続される。図８でトランジスタＴ２及びＴ３の接続から、
ＶDS2＝ＶGS2＝ＶGS3
Ｄはドレイン、Ｓはソース、及びＧはゲートを表す。トランジスタＴ２及びＴ３は飽和モードで動作し、このような場合にドレイン電流ＩDは、
0006348578.tif 000002
として表されることが可能であり、Ｋ’はトランジスタのテクノロジ依存定数であり、Ｗ／Ｌはトランジスタ幅対長さ比であり、ＶGSはゲート−ソース間電圧であり、Ｖthは閾値電圧であり、λはチャネル長変調パラメータであり、ＶDSはドレイン−ソース間電圧である。
【００３８】
電流利得係数ｋは、以下のように表されることが可能である。
0006348578.tif 000003
【００３９】
図９は、２カスコード段を有する４つのトランジスタＴ２〜Ｔ５を含む“カスコード”・カレント・ミラー回路２０４ｂを示す。図９でトランジスタＴ２〜Ｔ５の接続から、
ＶDS5＝ＶDS4＋ＶGS2−ＶGS3
ＶDS5＝ＶDS4  もし  ＶGS2＝ＶGS3 ならば
【００４０】
電流利得係数ｋは、
0006348578.tif 000004
として表されることが可能である。
【００４１】
図１０は、３つのトランジスタＴ２〜Ｔ４を含む“ウィルソン”・カレント・ミラー回路２０４ｃを示す。図１０のトランジスタＴ２〜Ｔ４の接続から、
ＶDS3＝ＶGS2＋ＶGS4
ＶDS4＝ＶGS4
【００４２】
電流利得ｋは、
0006348578.tif 000005
として表されることが可能である。
【００４３】
図１１は、図１０で示されたウィルソン・カレント・ミラー２０４ｃの頂部に別のトランジスタを追加する、４つのトランジスタＴ２〜Ｔ５を含む変調されたウィルソン・カレント・ミラー２０４ｄを示す。図１１の接続から、
ＶDS5＝ＶDS4＋ＶGS2−ＶGS3
ＶDS5＝ＶDS4  もし  ＶGS2＝ＶGS3ならば
【００４４】
電流利得ｋは、
0006348578.tif 000006
として表されることが可能である。
【００４５】
図１２において、別のトランジスタＴ３は、ＲＥＦ１に調整されることが可能である、ＲＥＦ４へ接続されたゲート・トランジスタＴ３を含む、トランジスタＴ４及びＴ５により形成された基本カレント・ミラーの頂部に追加される。接続から、
ＶDS4＝ＶGS4＝ＶGS5
【００４６】
電流利得ｋは、
0006348578.tif 000007
に等しい。
【００４７】
図８〜１２で示されたカレント・ミラーが説明目的のために提供されることに留意すべきである。カレント・ミラーの他の変形形態は、本開示の実施形態により検出画素に実装されることが可能である。
【００４８】
図１３は、本開示のいくつかの代替の実施形態により検出画素１５０の電気回路を示す。図１３で示された検出画素１５０は、複数の態様で図４に示された検出画素１００と類似している。例えば、検出画素１５０は、検出素子１０２、カレント・ミラー１０４、及びスイッチング・トランジスタ１０６を含む。比較して、図１３で示された検出画素１５０は、カレント・ミラー１０４へ接続されたスイッチ１１６をさらに含む。このスイッチ１１６は、グローバル選択信号（ＳＥＬ）により制御されたトランジスタ・スイッチであってもよい。スイッチ１１６は、グローバル選択信号（ＳＥＬ）を適用することでカレント・ミラー１０４をオンにする、またはオフにすることができる。動作で読み出し中に、カレント・ミラー１０４は、結合された入力電流Ｉd及び増幅された電流Ｉmがデータ線１１４を介して外部チャージ・アンプへトランジスタ１０６を通過することができるようにスイッチを入れられることができる。外部チャージ・アンプで積算された結果として生じる電流Ｉpは、カレント・ミラーによる増幅なしでトランジスタ１０６を通過する電流Ｉdの（ｋ＋１）倍である。あるいは、カレント・ミラー１０４は、利得なしで、元の入力電流Ｉdがデータ線１１４を介して外部チャージ・アンプへトランジスタ１０６を通過することができるように、読み出し中にスイッチを切られることができる。外部チャージ・アンプに積算された結果として生じる電流Ｉpは、検出素子１０２により発生した元の電流Ｉdである。従って、図１３で示された画素アーキテクチャ１５０は、画素で信号利得を決定するためにグローバル選択信号により制御可能なスイッチの使用を可能にする。
【００４９】
図１４は、本開示のいくつかの代替の実施形態により検出画素３００の電気回路を示す。図１４で示された検出画素３００は、複数の態様で図５に示された検出画素２００に類似している。比較して、図１４で示された検出画素３００は２つのカレント・ミラー２０４ｆ、２０４ｇ及び２つのカレント・ミラーを接続するスイッチ２１６を含む。３つ以上のカレント・ミラーを使用することができ、図１４に示された実施形態がカレント・ミラーの数に限定されないことに留意すべきである。示されるように、第一カレント・ミラー２０４ｆは第一利得係数ｋ１を有するように形成されることができ、第二カレント・ミラー２０４ｇは第二利得係数ｋ２を有するように形成されることができる。第一及び第二カレント・ミラー２０４ｆ、２０４ｇは、グローバル選択信号（ＳＥＬ）により制御可能なスイッチ２１６により接続されることができる。スイッチ２１６がオフになる時に、フォトダイオード２１０からの入力電流Ｉdは第二カレント・ミラー２０４ｇにｋ２倍で得られ、得られた電流Ｉm２はストレージ・キャパシタ２０６に積算される。スイッチ２１６がオンになる時に、入力電流Ｉdは２つのカレント・ミラー２０４ｆ、２０４ｇに（ｋ１＋ｋ２）倍で得られ、得られた電流（Ｉm１＋Ｉm２）はストレージ・キャパシタ２０６に積算される。
【００５０】
図１５は、本開示のいくつかの代替の実施形態により検出画素３２０の電気回路を示す。図５で示された検出画素２００と比較して、図１５で示された検出画素３２０は２つのカレント・ミラー２０４ｆ、２０４ｇ及び２つのカレント・ミラー２０４ｆ、２０４ｇの１つへ各結合された２つのストレージ・キャパシタ２０６ａ、２０６ｂを含む。各２つのストレージ・キャパシタ２０６ａ、２０６ｂは、スイッチング・トランジスタ２０８ａ、２０８ｂの１つを介してアクセスされることが可能である。３つ以上のカレント・ミラー及び３つ以上のストレージ・キャパシタを使用でき、図１５で示された実施形態がカレント・ミラー及びストレージ・キャパシタの数に限定されないことに留意すべきである。示されるように、第一カレント・ミラー２０４ｆは第一利得係数ｋ１を有するように形成されることができ、第二カレント・ミラー２０４ｇは第二利得係数ｋ２を有するように形成されることができる。フォトダイオード２１０からの入力電流Ｉdは第一カレント・ミラー２０４ｆにｋ１倍で得られることができ、得られた電流Ｉm１は第一ストレージ・キャパシタ２０６ａに積算されることができる。入力電流Ｉdはｋ２倍で第二カレント・ミラー２０４ｇにより得られることができ、得られた電流Ｉm２は第二ストレージ・キャパシタ２０６ｂに積算されることができる。第一及び第二キャパシタ２０６ａ、２０６ｂに格納された、得られた電流は、２つのデータ線２１４ａ、２１４ｂを介して２つの外部チャージ・アンプ（図示せず）へ第一トランジスタ２０８ａ及び第二トランジスタ２０８ｂを使用して並行して読み出されることができる。従って、同じ行選択線２１２は、それぞれ２つのチャージ・アンプを駆動する２つの異なるデータ線２１４ａ、２１４ｂへ接続されることができる、２つのトランジスタ２０８ａ、２０８ｂをアドレス指定するために使用されることができる。２つのストレージ・キャパシタ２０６ａ、２０６ｂでの信号は、データ線２１４ａ及び２１４ｂを介して異なる利得ｋ１及びｋ２と同時に読み出されることが可能である。
【００５１】
図１６は、本開示のいくつかの代替の実施形態により検出画素３４０の電気回路を示す。図１６で示された検出画素３４０は、図１５の検出画素３２０の変形形態である。図１６において、第一及び第二スイッチング・トランジスタ２０８ａ、２０８ｂは、２つの異なる行選択線２１２ａ、２１２ｂにより制御され、同じデータ線２１４を介して同じ外部チャージ・アンプ（図示せず）へ接続される。第一及び第二ストレージ・キャパシタ２０６ａ、２０６ｂでの信号は、２つの行選択線２１２ａ、２１２ｂを介して２つのトランジスタ２０８ａ、２０８ｂを順次選択により同じデータ線２１４を介して順次読み出されることが可能である。
【００５２】
図１５及び１６で示された画素アーキテクチャ３２０，３４０は、２つのカレント・ミラー、または入力電流へ異なる利得を有する２つの出力ノードを含む１つのカレント・ミラーを使用する。画素アーキテクチャ３２０、３４０の利点の１つは、それが飽和する前に画素に適用されることが可能である最大信号を拡張するために、それらが低信号及び低利得で優れたノイズ性能のため同時に高い信号利得を可能にすることである。これは、いくつかの用途において重要なパラメータである、イメージャのダイナミック・レンジを増大させる。２つのストレージ・キャパシタは、異なるデータ線を介して別個のアンプへ同時に、または同じデータ線を介して同じアンプへ順次に読み出されることができる。
【００５３】
図１７は、本開示の実施形態により撮像方法を図示するフロー・チャートである。この方法において、第一信号は検出素子でのＸ線光子入射に応じて検出画素の検出素子により発生する（ステップ４０２）。この第一信号を表す第二信号は、検出画素がスイッチング・トランジスタにより選択される場合に検出画素のカレント・ミラーにより発生する（ステップ４０４）。結合された第二信号及び第一信号は、スイッチング・トランジスタを介して検出画素から伝達される（ステップ４０６）。あるいは、第一信号は利得なしで検出画素から伝達される（ステップ４０６）。
【００５４】
図１８は、本開示のいくつかの他の実施形態により撮像方法を図示するフロー・チャートである。この方法において、第一信号は、検出素子でのＸ線光子入射に応じて検出画素の検出素子により発生する（ステップ５０２）。この第一信号を表す第二信号は、検出画素の第一カレント・ミラーにより発生し（ステップ５０４）、検出画素の第一キャパシタに格納される（ステップ５０６）。第一キャパシタに格納された第二信号は、第一スイッチング・トランジスタを介して検出画素から伝達される（ステップ５０８）。
【００５５】
いくつかの実施形態において、第一信号を表す第三信号は、検出画素の第二カレント・ミラーにより発生し（ステップ５１０）、検出画素の第二キャパシタに格納される（ステップ５１２）。第二キャパシタに格納された第三信号は、第二スイッチング・トランジスタを介して検出画素から伝達される（ステップ５１４）。第三及び第二信号は、それぞれ第一及び第二スイッチング・トランジスタを介して検出画素から同時に伝達されることができる。あるいは、第三及び第二信号は、それぞれ第一及び第二スイッチング・トランジスタを介して検出画素から順次に伝達されることができる。
【００５６】
当業者は、さまざまな他の変更形態が本発明の趣旨及び範囲内でなされ得ることを理解するであろう。全てのこれらのまたは他の変形形態及び変更形態は発明者により本発明の範囲内で企図される。
【図１】
0006348578.tif 000008
【図２】
0006348578.tif 000009
【図３】
0006348578.tif 000010
【図４】
0006348578.tif 000011
【図５】
0006348578.tif 000012
【図６】
0006348578.tif 000013
【図７】
0006348578.tif 000014
【図８】
0006348578.tif 000015
【図９】
0006348578.tif 000016
【図１０】
0006348578.tif 000017
【図１１】
0006348578.tif 000018
【図１２】
0006348578.tif 000019
【図１３】
0006348578.tif 000020
【図１４】
0006348578.tif 000021
【図１５】
0006348578.tif 000022
【図１６】
0006348578.tif 000023
【図１７】
0006348578.tif 000024
【図１８】
0006348578.tif 000025