(57)【特許請求の範囲】
【請求項１】
規定周波数の高周波電力を発生する高周波電力発生手段と、
前記高周波電力発生手段が発生した高周波電力を増幅して負荷に出力する高周波電力出力手段と、
を備えた高周波電源において、
前記高周波電力の前記負荷への出力開始時に、前記高周波電力発生手段が発生する高周波電力の周波数を、前記高周波電力発生手段から前記負荷側を見た回路の共振周波数に制御し、前記出力開始時から所定の時間が経過した時点で前記高周波電力の周波数を前記規定周波数に切り換える周波数制御手段を備えたことを特徴とする、高周波電源。
【請求項２】
前記高周波電力出力手段は、前記規定周波数よりも低い周波数を有するパルス信号に基づいて、前記高周波電力発生手段で発生した高周波電力を前記パルス信号のハイレベル期間にだけパルス出力し、
前記所定の時間は、前記パルス信号のハイレベル期間よりも短い時間である、請求項１に記載の高周波電源。
【請求項３】
前記高周波電力出力手段は、
前記高周波電力発生手段が発生する高周波電力を複数の高周波電力に分配する電力分配手段と、
前記電力分配手段から出力される複数の高周波電力をそれぞれ増幅する複数の増幅手段と、
前記複数の増幅手段から出力される複数の高周波電力を合成して前記負荷に出力する電力合成手段と、
を含む、請求項１又は２に記載の高周波電源。
【請求項４】
前記負荷は、プラズマ処理装置である、請求項１乃至３のいずれかに記載の高周波電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に高周波電力を供給する高周波電源に関する。
【背景技術】
【０００２】
図１４は、プラズマ処理システムに用いられる高周波電源の基本構成の一例を示す図である。
【０００３】
プラズマ処理システムは、例えば、フッ素系のガスと半導体ウェハや液晶基板等の被加工物をプラズマ処理装置３００（負荷）のチャンバー内に封入し、そのチャンバー内の一対の電極に高周波電源１００から高周波電力を供給して放電させ、その放電によりガスのプラズマを発生させて被加工物に薄膜形成処理やエッチング処理を行うシステムである。
【０００４】
プラズマ処理システムでは、プラズマ処理の開始から終了までの期間にプラズマ処理装置３００のチャンバー内のプラズマの状態や被加工物の状態が変化し、これによりプラズマ処理装置３００のインピーダンスが変動する。プラズマ処理装置３００のインピーダンス変動の影響を受けることなく高周波電力を効率良くプラズマ処理装置３００に供給するために、一般に、高周波電源１００とプラズマ処理装置３００との間にインピーダンス整合器２００が設けられている。インピーダンス整合器２００は、プラズマ処理装置３００のインピーダンスが変動するのに応じて高周波電源１００の出力端からプラズマ処理装置３００側を見たインピーダンスを変化させ、これにより高周波電源１００の出力端における反射波電力を所定値以下に制御する機能を果たす。
【０００５】
図１４に示す高周波電源１００は、高周波信号発生回路１０１で発生した高周波信号ｖをスイッチングアンプ等で構成されるパワーアンプ１０２で増幅し、ローパスフィルタ１０３に通して高調波成分等を除去した後、基本波成分の高周波信号ｖoutを、インピーダンス整合器２００を介してプラズマ処理装置３００に出力する構成である。
【０００６】
高周波信号発生回路１０１とパワーアンプ１０２の部分が高周波電力を発生する高周波電力発生部Ｇを構成している。図１４の高周波電力発生部Ｇは、パワーアンプ１０２を１個設ける構成であるが、出力の大電力化のために、図１５に示すように、高周波電力発生部Ｇにパワーアンプ１０２を２個並列に設け、両パワーアンプ１０２の出力電力を合成して負荷に出力する構成もある。
【０００７】
図１５に示す構成は、２個のパワーアンプ１０２の前段と後段に電力分配器１０４と電力合成器１０５を設け、高周波信号発生回路１０１で発生した高周波信号ｖを電力分配器１０４で２分してそれぞれ２個のパワーアンプ１０２に入力し、各パワーアンプ１０２で高周波信号ｖ’／２に増幅した後、両高周波信号ｖ’／２を電力合成器１０５で合成し、ローパスフィルタ１０３で高調波成分を除去して高周波信号ｖoutを負荷に出力する構成である。図１５の構成では、各パワーアンプ１０２から出力される高周波電力が図１４の構成のパワーアンプ１０２から出力される高周波電力と同一であれば、高周波電力発生部Ｇから出力される高周波電力を図１４の高周波電力発生部Ｇから出力される高周波電力の２倍にすることができる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３−５５３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
プラズマ処理装置３００では、高周波電源１００から高周波電力が供給されると、放電によりプラズマが発生するが、プラズマ発生前とプラズマ発生後でプラズマ処理装置３００のインピーダンスが急激に変化し、プラズマ発生後もプラズマの状態や被加工物の状態の変化によりプラズマ処理装置３００のインピーダンスは変動する。
【００１０】
プラズマ発生前はインピーダンス整合器２００がインピーダンス整合動作をしていないので、高周波電源１００とプラズマ処理装置３００は不整合状態である。このため、高周波電源１００が高周波電力の出力を開始した時、プラズマ処理装置３００に供給される高周波信号ｖoutの立ち上がり時にオーバーシュートやリンギングが発生することがある。また、高周波電力がパルス信号に基づいて当該パルス信号のハイレベル期間にだけパルス出力される場合は、パルス信号の立ち上がり時における高周波信号ｖoutの波形にオーバーシュートやリンギングが発生することがある。
【００１１】
図１６、図１７は、図１８に示す回路構成によってオーバーシュートが発生する原因をシミュレーションによって調べたものである。
【００１２】
図１８の回路構成は、図１４に示すプラズマ処理システムでインピーダンス整合器２００がインピーダンス整合動作をしていないときの等価回路に相当し、インピーダンス整合器２００からプラズマ処理装置３００側を見たインピーダンスを疑似負荷ＺLに置き換えたものである。疑似負荷ＺLは、抵抗Ｒ、インダクタンスＬ及びキャパシタンスＣを直列に接続したＬＣＲ負荷である。また、図１８では、高周波発生部Ｇを高周波信号ｖ’の発生源と内部抵抗ｒで表わしている。
【００１３】
シミュレーションの条件は、高周波発生部Ｇから１３．５６ＭＨｚの高周波信号を２００ｋＨｚ（周期：５［μs］）のパルス信号によって疑似負荷ＺLにパルス出力するという条件である。
【００１４】
図１６は、疑似負荷ＺLのインダクタンスＬ及びキャパシタンスＣをゼロとした場合（すなわち、疑似負荷ＺLを抵抗負荷とした場合）に高周波発生部Ｇから出力される高周波電圧ｖ’、負荷に供給される高周波電圧ｖout及び負荷を流れる高周波電流ｉoutのシミュレーション波形である。一方、図１７は、疑似負荷ＺLをＬＣＲ負荷とした場合に高周波発生部Ｇから出力される高周波電圧ｖ’、負荷に供給される高周波電圧ｖout及び負荷を流れる高周波電流ｉoutのシミュレーション波形である。
【００１５】
図１６に示されるように、疑似負荷ＺLを抵抗負荷とした場合は、オーバーシュートは発生しないが、図１７に示されるように、疑似負荷ＺLをＬＣＲ負荷とした場合は、高周波電圧Ｖoutと高周波電流ｉoutの立ち上がり時（パルス信号の立ち上がり時）にオーバーシュートが発生することが分かる。これらのシミュレーション結果から、疑似負荷ＺLがＬＣＲ負荷の場合にオーバーシュートが発生するのは、ＬＣＲ負荷は共振周波数を有するので、パルス信号の立ち上がり時に高周波電圧Ｖoutや高周波電流ｉoutの振幅が急激に増加すると、ＬＣＲ負荷の共振周波数に基づき高周波電圧Ｖoutや高周波電流ｉoutに過渡的な振動が発生し、これによって高周波電圧Ｖoutや高周波電流ｉoutが規定のレベルに上昇した時にオーバーシュートが発生すると考えられる。
【００１６】
プラズマ処理装置３００に供給される高周波電圧ｖoutや高周波電流ｉoutの立ち上がり時にオーバーシュートやリンギングが発生すると、それによってプラズマ処理装置３００内のウェハや基板等が損傷する虞があるので、オーバーシュートやリンギングの発生を抑制することが要望される。オーバーシュートやリンギングの発生を抑制する方法として、負荷に供給される高周波電圧ｖoutを検出し、その検出値からパワーアンプ１０２に供給する電源電圧の大きさを高速に制御して高周波電圧ｖoutの立ち上がり時に発生するオーバーシュートを抑制するフィードバック制御が考えられるが、この方法では、ＬＣＲ負荷の過渡振動が原因で発生するオーバーシュートに対しては十分なフィードバック制御の応答性を得ることは困難である。
【００１７】
負荷に供給される高周波電圧ｖoutや高周波電流ｉoutの出力開始時におけるオーバーシュートやリンギングの問題に対し、従来、そのオーバーシュートやリンギングを効果的に抑制する技術は提案されておらず、オーバーシュートやリンギングの発生を抑制した高周波電源も実現されていない。
【００１８】
本発明は、上記の課題に鑑みてなされたものであって、オーバーシュートやリンギングの発生を低減することができる高周波電源を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明に係る高周波電源は、規定周波数の高周波電力を発生する高周波電力発生手段と、前記高周波電力発生手段が発生した高周波電力を増幅して負荷に出力する高周波電力出力手段と、を備えた高周波電源において、前記高周波電力の前記負荷への出力開始時に、前記高周波電力発生手段が発生する高周波電力の周波数を、前記高周波電力発生手段から前記負荷側を見た回路の共振周波数に制御し、前記出力開始時から所定の時間が経過した時点で前記高周波電力の周波数を前記規定周波数に切り換える周波数制御手段を備えたことを特徴とする（請求項１）。
【００２０】
上記の高周波電源において、前記高周波電力出力手段は、前記規定周波数よりも低い周波数を有するパルス信号に基づいて、前記高周波電力発生手段で発生した高周波電力を前記パルス信号のハイレベル期間にだけパルス出力し、前記所定の時間は、前記パルス信号のハイレベル期間よりも短い時間である（請求項２）。
【００２１】
上記の高周波電源において、前記高周波電力出力手段は、前記高周波電力発生手段が発生する高周波電力を複数の高周波電力に分配する電力分配手段と、前記電力分配手段から出力される複数の高周波電力をそれぞれ増幅する複数の増幅手段と、前記複数の増幅手段から出力される複数の高周波電力を合成して前記負荷に出力する電力合成手段と、を含む（請求項３）。
【００２２】
上記の高周波電源において、前記負荷は、プラズマ処理装置である（請求項４）。
【発明の効果】
【００２３】
本発明によれば、規定周波数の高周波電力を負荷に出力するとき、その出力開始時から所定時間が経過するまでは、高周波電力の周波数を高周波電力発生手段から負荷側を見た回路の共振周波数に制御するので、当該回路の共振特性に基づく過渡振動を抑制することができ、これにより出力開始時に発生するオーバーシュートやリンギングを抑制若しくは防止することができる。
【００２４】
また、高周波電力出力手段を、高周波電力発生手段が発生する高周波電力を電力分配手段で複数の高周波電力に分配し、各高周波電力を複数の増幅手段でそれぞれ増幅した後、電力合成手段で合成して負荷に出力する構成とした場合、電力分配手段と電力合成手段には同相の高周波電力が供給されるので、電力分配手段と電力合成手段に含まれる抵抗によって電力損失が生じることがない。従って、出力開始時のオーバーシュートを好適に抑制して高周波電力を効率良く負荷に供給することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る高周波電源の内部構成を示すブロック図である。
【図２】ＡＣ−ＤＣ変換部の回路例を示す図である。
【図３】ＤＣ−ＤＣ変換部の回路例を示す図である。
【図４】第１，第２のＤＣ−ＲＦ変換部の回路例を示す図である。
【図５】パルス信号と高周波信号の周波数との関係を説明するための波形図である。
【図６】共振周波数を有する等価的な負荷の回路を説明するための図である。
【図７】高周波信号生成部の構成を示す図である。
【図８】ＲＦ分配部の回路例を示す図である。
【図９】ＲＦ合成部の回路例を示す図である。
【図１０】負荷にパルス出力する高周波信の周波数を共振周波数から規定周波数に切り換えるように制御した場合の効果をシミュレーションするための回路である。
【図１１】矩形波電源の出力端から負荷側を見た回路の周波数特性のシミュレーション結果を示す図である。
【図１２】矩形波電源から規定周波数の高周波信号を出力した場合のシミュレーション結果である。
【図１３】矩形波電源から高周波信号を共振周波数で出力した後、所定の時間が経過した時点で規定周波数に切り換える制御をした場合のシミュレーション結果である。
【図１４】プラズマ処理システムに用いられる従来の高周波電源の基本構成の一例を示す図である。
【図１５】従来の高周波電源の高周波電力発生部の他の構成例を示す図である。
【図１６】疑似負荷を抵抗負荷とした場合の高周波発生部の出力電圧、負荷に供給される負荷電圧及び負荷を流れる負荷電流のシミュレーション波形である。
【図１７】疑似負荷をＬＣＲ負荷とした場合の高周波発生部の出力電圧、負荷電圧及び負荷電流のシミュレーション波形である。
【図１８】オーバーシュートの発生原因を調べるためのシミュレーション回路を示す図である。
【発明を実施するための形態】
【００２６】
以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。特に、プラズマ処理システムに適用される高周波電源を例に説明する。
【００２７】
図１は、本発明に係る高周波電源の内部構成を示すブロック図である。
【００２８】
高周波電源１は、２．０ＭＨｚや１３．５６ＭＨｚなどのプラズマ処理用に規定された周波数ｆn（以下、「規定周波数ｆn」という。）と所定の大きさを有する高周波電力Ｐoutを生成し、負荷（プラズマ処理装置）に供給する。高周波電源１は、規定周波数ｆnよりも低い周波数ｆpのパルス信号ＳPに基づいてパルス出力方式で高周波電力Ｐoutを負荷（プラズマ処理装置）に供給する。パルス出力方式は、高周波電力Ｐoutをパルス信号ＳPのハイレベル期間にだけ出力する方式である。パルス信号ＳPの周波数ｆp（以下、「パルス周波数ｆp」という。）は、規定周波数ｆnの数百分の１乃至数万分の１の周波数である。
【００２９】
高周波電源１は、ＡＣ−ＤＣ変換部２、ＤＣ−ＤＣ変換部３、２つのＤＣ−ＲＦ変換部４Ａ，４Ｂ、高周波信号生成部５、ＲＦ分配部６、ＲＦ合成部７、フィルタ回路８、ＰＷＭ信号生成部９及び制御部１０を含む。高周波電源１は、フィードバック制御により出力電力を制御する構成を有するが、図１では、出力電力のフィードバック制御系は省略している。高周波電源１の基本構成は図１５に示す構成と同一であり、高周波信号生成部５、ＲＦ分配部６、ＲＦ合成部７、フィルタ回路８がそれぞれ高周波信号発生回路１０１、電力分配器１０４、電力合成器１０５、ローパスフィルタ１０３に対応し、ＡＣ−ＤＣ変換部２、ＤＣ−ＤＣ変換部３及び２つのＤＣ−ＲＦ変換部４Ａ，４Ｂを含む部分が２つのパワーアンプ１０２の部分に対応している。
【００３０】
ＡＣ−ＤＣ変換部２は、商用電源からＤＣ−ＤＣ変換部３への入力電圧（直流電圧）Ｖccを生成する。ＡＣ−ＤＣ変換部２は、例えば、図２に示す４個の半導体整流素子ＤAをブリッジ接続した整流回路２０１と平滑回路２０２とからなる周知の電源回路で構成される。
【００３１】
ＤＣ−ＤＣ変換部３は、ＡＣ−ＤＣ変換部２から入力される直流電圧Ｖccを任意の電圧値の直流電圧Ｖdcに変換して第１のＤＣ−ＲＦ変換部４Ａと第２のＤＣ−ＲＦ変換部４Ｂに入力する。ＤＣ−ＤＣ変換部３は、出力電圧Ｖdcを変化させることにより第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂからそれぞれ出力される高周波信号ｖ’（高周波電力Ｐ）を制御する機能を果たす。
【００３２】
ＤＣ−ＤＣ変換部３は、例えば、図３に示す、インバータに整流回路を組み合わせた周知のＤＣ−ＤＣコンバータで構成される。図３の回路例は、４個の半導体スイッチ素子ＱAをブリッジ接続したブリッジ回路からなるインバータ３０１にトランスＴ１を介して整流回路３０２を接続した回路である。整流回路３０２は、４個の半導体整流素子ＤAをブリッジ接続し、その一対の出力端に平滑用のコンデンサＣを並列に接続した回路である。整流回路３０２の一対の出力端は、ＤＣ−ＤＣ変換部３の出力端ａ，ａ’にそれぞれ接続されている。半導体スイッチ素子ＱAには、バイポーラトランジスタ、電界効果型トランジスタ、ＩＧＢＴ等が用いられ、半導体整流素子ＤAにはダイオードが用いられる。
【００３３】
ＤＣ−ＤＣ変換部３は、ＰＷＭ信号生成部９によって生成されるＰＷＭ信号ＳPWMでインバータ３０１の４個の半導体スイッチ素子ＱAのオン・オフ動作を制御することにより、ＤＣ−ＤＣ変換部３の出力端ａ，ａ’から出力される直流電圧Ｖdcが制御される。
【００３４】
第１のＤＣ−ＲＦ変換部４Ａと第２のＤＣ−ＲＦ変換部４Ｂは、ＤＣ−ＤＣ変換部３から入力される直流電力を規定周波数ｆnの高周波電力に変換する。第１のＤＣ−ＲＦ変換部４Ａと第２のＤＣ−ＲＦ変換部４Ｂは、同一の回路構成を有している。以下の説明では、ＤＣ−ＲＦ変換部を代表する場合は、「ＤＣ−ＲＦ変換部４」という。
【００３５】
ＤＣ−ＲＦ変換部４は、例えば、図４に示すハーフ・ブリッジ型のスイッチングアンプで構成される。同図に示すスイッチングアンプは、一対の電源端子ｂ，ｂ’の間に２つの同一タイプの半導体スイッチ素子ＱBの直列回路を接続したスイッチング回路と、２つの半導体スイッチ素子ＱBにそれぞれ駆動信号（電圧信号）ＳD，−ＳDを入力するドライブ回路と、スイッチング回路から出力される高周波信号から不要な高周波成分を除去してＲＦ合成部７に出力する出力回路で構成される。
【００３６】
ＤＣ−ＲＦ変換部４の電源端子ｂと電源端子ｂ'は、それぞれＤＣ−ＤＣ変換部３の出力端子ａと出力端子ａ'に接続される。２つの半導体スイッチ素子ＱBは、例えば、Ｎチャネル型のＭＯＳＦＥＴである。２つの半導体スイッチ素子ＱBにバイポーラトランジスタ等の他の種類のトランジスタを用いてもよい。
【００３７】
ドライブ回路は、一次巻線と互いに巻線方向が逆になっている２つの二次巻線を有するトランスＴ２で構成される。トランスＴ２の一次巻線には、ＲＦ分配部６からパルス信号ＳPの周期Ｔp（＝１／ｆp）でパルス出力される高周波信号ｖが入力される。トランスＴ２は、一方の二次巻線で高周波信号ｖと同相の駆動信号ＳDを生成し、他方の二次巻線で高周波信号ｖと逆相の駆動信号−ＳDを生成する。駆動信号ＳDは一方（上段）の半導体スイッチ素子ＱBの制御端子（ＭＯＳＦＥＴのゲート）に入力され、駆動信号−ＳDは他方（下段）の半導体スイッチ素子ＱBの制御端子（ＭＯＳＦＥＴのゲート）に入力される。
【００３８】
駆動信号ＳD，−ＳDがパルス出力される期間では、一方の半導体スイッチ素子ＱBは、駆動信号ＳDのハイレベル期間にオン動作をし、他方の半導体スイッチ素子ＱBは、駆動信号−ＳDのハイレベル期間にオン動作をするので、２つの半導体スイッチ素子ＱBは、駆動信号ｖの半周期毎に交互にオン・オフ動作を繰り返す。２つの半導体スイッチ素子ＱBが交互にオン・オフ動作を繰り返すことによって接続点ｎの電圧はＳD＞０の期間に「Ｖdc」となり、ＳD≦０の期間に接地レベルとなるように矩形波状に変化する。これにより、接続点ｎから直流電圧Ｖdcに応じた振幅を有し、高周波信号ｖの周期Ｔ（＝１／ｆ）でハイレベルとローレベルを繰り返す矩形波状の高周波信号がパルス出力される。なお、高周波信号ｖは、後述するように、共振周波数ｆcで出力が開始され、その後所定の時間tが経過した時に規定周波数ｆnに切り換えられる高周波信号である。
【００３９】
出力回路は、コンデンサＣ1及びリアクトルＬ1のＬ型回路と直流カット用のコンデンサＣ2とを縦属接続したフィルタ回路４０１で構成されている。接続点ｎにパルス出力される矩形波状の高周波信号は、フィルタ回路４０１によって不要な高周波成分が除去されるので、出力端ｃからは正弦波状の高周波信号ｖ’が周期１／ｆpでパルス出力される。高周波信号ｖ’は、高周波信号ｖのレベルを直流電圧Ｖdcに応じたレベルに増幅した信号である。
【００４０】
本実施形態では、スイッチング回路を２つのＮチャネル型のＭＯＳＦＥＴの直列回路で構成しているが、Ｎチャネル型とＰチャネル型を組み合わせたコンプリメンタリ型にしてもよい。この場合は、トランスＴの二次巻線は一つでよく、高周波電圧ＳDをそれぞれＮチャネル型のＭＯＳＦＥＴとＰチャネル型のＭＯＳＦＥＴのゲートに入力すればよい。
【００４１】
第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂのドライブ回路に入力される高周波信号ｖのパルス出力は、高周波信号生成部５とＲＦ分配部６によって生成される。ＲＦ分配部６は、第１のＤＣ−ＲＦ変換部４Ａと第２のＤＣ−ＲＦ変換部４Ｂに同一の高周波信号を入力するために、高周波信号生成部５からパルス出力される高周波信号ｖoを二分して各高周波信号ｖ（例えば、ｖ＝ｖo／２）を第１のＤＣ−ＲＦ変換部４Ａと第２のＤＣ−ＲＦ変換部４Ｂに入力する。
【００４２】
高周波信号生成部５は、高周波信号ｖoを生成し、パルス信号ＳPのハイレベル期間にだけパルス出力するが、本実施形態に係る高周波電源１では、パルス信号ＳPの立ち上がり時（高周波信号ｖoの出力開始時）のオーバーシュートやリンギングを抑制するために、高周波信号ｖoを、図５に示すように、規定周波数ｆnとは異なる周波数ｆCの高周波信号ｖCと規定周波数ｆnの高周波信号ｖnを組み合わせた信号としている。高周波信号ｖoは、パルス出力の開始時点ｓから所定の時間ｔが経過する時点ｂまでは周波数が周波数ｆCに制御され、時点ｂでその周波数ｆCが規定周波数ｆnに切り換えられて停止時点ｅまで出力される信号である。
【００４３】
所定の時間ｔは、高周波信号ｖCの数周期分乃至十数周期分の時間である。例えば、パルス周波数ｆpが１００ｋＨｚ、規定周波数ｆnが１３．５６ＭＨｚに設定された場合、高周波信号ｖの出力時間Ｔp／２（時点ｓから時点ｅまでの時間）は５０［μ秒］、所定の時間ｔ（時点ｓから時点ｂまでの時間）は０．７〜１．０［μ秒］である。
【００４４】
周波数ｆCは、図６に示すように、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂ内の接続点ｎからプラズマ処理装置側を見た回路（第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂのスイッチ回路に対して等価的に負荷となる回路）の伝送特性における共振周波数である。その回路のインピーダンスＺn（以下、「負荷インピーダンスＺn」という。）を構成する要素には、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂ内のフィルタ回路４０１、ＲＦ合成部７及びフィルタ回路８に含まれる抵抗成分、インダクタンス成分及びキャパシタンス成分が含まれ、高周波電源１とプラズマ処理装置との間にインピーダンス整合器が設けられる場合は、そのインピーダンス整合器の抵抗成分、インダクタンス成分及びキャパシタンス成分も含まれる。従って、負荷インピーダンスＺnは、複素インピーダンスとなり、共振周波数ｆCを有する。
【００４５】
負荷インピーダンスＺnは、共振周波数ｆCを有するから、第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂから規定周波数ｆnの高周波信号ｖnを大出力で出力すると、負荷インピーダンスＺnの共振周波数ｆCに基づき、プラズマ処理装置に出力される高周波信号ｖoutがゼロレベルから規定のレベルまで立ち上がったときに過渡的に振動が発生し、それによりオーバーシュートやリンギングが発生する。
【００４６】
本実施形態に係る高周波電源１では、パルス出力の開始時点ｓから所定の時間ｔが経過する時点ｂまでは、高周波信号ｖoの周波数を負荷インピーダンスＺnの共振周波数ｆCに制御するので、プラズマ処理装置に出力される高周波信号ｖoutがゼロレベルから規定のレベルまで立ち上がったときに発生する過渡的な振動が抑制され、オーバーシュートやリンギングの発生を抑制することができる。高周波信号ｖoを、図５に示すように、共振周波数ｆCで出力を開始させた後、所定の時間tが経過したときに規定周波数ｆnに切り換える制御をした場合の効果については、後述する。
【００４７】
高周波信号生成部５は、図７に示すように、高周波信号ｖc又はｖnを発生する高周波発生回路５０１と、高周波信号ｖc又はｖnの周波数を制御する周波数制御回路５０２と、パルス周波数ｆpのパルス信号ＳPを発生するパルス発生回路５０３と、パルス信号ＳPに基づいて高周波信号ｖoのパルス出力を制御する出力制御回路５０４を備える。高周波発生回路５０１とパルス発生回路５０３はダイレクト・ディジタル・シンセサイザーで構成される。
【００４８】
規定周波数ｆn、共振周波数ｆC及びパルス周波数ｆpは、作業者によって予め高周波電源１に設定入力され、これらの情報は制御部１０によって、共振周波数ｆC及び規定周波数ｆnは高周波発生回路５０１に入力され、パルス周波数ｆpはパルス発生回路５０３に入力される。制御部１０から高周波信号生成部５に出力制御信号ＳCが入力されると、パルス発生回路５０３は、所定のレベルを有し、デューティ比が５０％のパルス周波数ｆpのパルス信号Ｓpを生成する。パルス信号Ｓpは、周波数制御回路５０２と出力制御回路５０４に入力される。なお、パルス信号Ｓpのデューティ比は５０％に限定されるものではなく、任意の値に設定することができる。
【００４９】
また、制御部１０から高周波信号生成部５に出力制御信号ＳCが入力されると、高周波発生回路５０１は、所定のレベルを有する共振周波数ｆcの高周波信号ｖc（＝Ａ・sin(２πｆc・t)）を生成する。周波数制御回路５０２は、パルス信号Ｓpのレベルがローレベルからハイレベルに立ち上がるタイミング（パルス出力の開始時点ｓ）と、そのタイミングから所定の時間ｔが経過した時点ｂと、パルス信号Ｓpのレベルがハイレベルからローレベルに立ち下がるタイミング（パルス出力の停止時点ｅ）を検出し、それらの検出信号Ｓs，Ｓt，Ｓeを高周波発生回路５０１に出力する。
【００５０】
高周波信号生成部５は、周波数制御回路５０２から検出信号Ｓtが入力されると、高周波信号ｖcの周波数を規定周波数ｆnに切り換える。すなわち、高周波信号生成部５は、検出信号Ｓtが入力されると、規定周波数ｆnの高周波信号ｖn＝（＝Ａ・sin(２πｆn・t)）を生成する。その後、周波数制御回路５０２から検出信号Ｓeが入力されると、高周波信号生成部５は、高周波信号ｖnの周波数を共振周波数ｆcに切り換える。すなわち、高周波信号生成部５は、検出信号Ｓeが入力されると、生成している高周波信号を共振周波数ｆcの高周波信号ｖcに戻す。
【００５１】
従って、高周波信号生成部５は、周波数制御回路５０２から検出信号Ｓtが入力されるまでは、共振周波数ｆcで高周波信号ｖoを生成し、その後、検出信号Ｓtの入力によって高周波信号ｖoの周波数を規定周波数ｆnに切り換え、検出信号Ｓeの入力によって高周波信号ｖoの周波数を共振周波数ｆcに戻す動作を繰り返す。
【００５２】
出力制御回路５０４は、パルス信号Ｓpのレベルがローレベルからハイレベルに立ち上がるタイミング（パルス出力の開始時点ｓ）と、パルス信号Ｓpのレベルがハイレベルからローレベルに立ち下がるタイミング（パルス出力の停止時点ｅ）を検出する。出力制御回路５０４は、パルス出力の開始時点ｓを検出すると、高周波発生回路５０１が発生する高周波信号ｖoを外部に出力し、その後、パルス出力の停止時点ｅを検出すると、外部への高周波信号ｖoの出力を停止する。これにより、出力制御回路５０４からは、図５に示すように、周波数が途中で共振周波数ｆcから規定周波数ｆnに切り換わる高周波信号ｖoがパルス信号Ｓpの周期Ｔpでパスル出力される。
【００５３】
なお、本実施形態では、１個の高周波発生回路５０１で高周波信号を生成し、その高周波信号の周波数を共振周波数ｆcと規定周波数ｆnの間で切り換えるようにしているが、２個の高周波発生回路５０１を設け、一方の高周波発生回路５０１で共振周波数ｆcの高周波信号ｖcを発生し、他方の高周波発生回路５０１で規定周波数ｆnの高周波信号ｖnを発生し、両高周波信号ｖc，ｖnの外部への出力を制御するようにしてもよい。すなわち、出力制御回路５０４で、パルス信号Ｓpの開始時点ｓを検出すると、高周波信号ｖcを外部に出力し、時点ｂを検出すると、外部に出力する高周波信号を高周波信号ｖnに切り換え、停止時点ｅを検出すると、外部への高周波信号ｖnの出力を停止させるようにしてもよい。
【００５４】
ＲＦ分配部６は、高周波信号生成部５からパルス出力される高周波信号ｖoを２分して出力する回路ブロックである。ＲＦ分配部６は、例えば、図８に示す伝送トランスＴ３と抵抗Ｒとからなるハイブリッド回路によって構成される。ハイブリッド回路は、１つのサム・ポートＮSと２つの入出力ポートＮA，ＮBを有し、ハイブリッド回路内の抵抗Ｒは、入出力ポートＮA，ＮB間のアイソレーションをとる機能を果たす。
【００５５】
入出力ポートＮA，ＮBの負荷のインピーダンスが互いに同一で「Ｒo」とし、抵抗Ｒを「２Ｒo」とすると、サム・ポートＮSと入出力ポートＮA，ＮBを流れる各電流は、図８に示すように、それぞれ「２・ｉ」、「ｉ」、「ｉ」になり、入出力ポートＮA，ＮBから出力される各電圧は、サム・ポートＮSに入力される電圧の１/２となる。従って、サム・ポートＮSに高周波信号生成部５からパルス出力される高周波信号ｖoを入力すると、２つの出力ポートＮA，ＮBからは高周波信号ｖoを２分した高周波信号ｖ＝ｖo／２がそれぞれ出力される。従って、第１のＤＣ−ＲＦ変換部４Ａと第２のＤＣ−ＲＦ変換部４Ｂには同一の高周波電力が入力される。
【００５６】
ＲＦ合成部７は、第１のＤＣ−ＲＦ変換部４Ａから出力される高周波電力Ｐと第２のＤＣ−ＲＦ変換部４Ｂから出力される高周波電力Ｐを合成する回路ブロックである。ＲＦ合成部７は、例えば、ＲＦ分配部６と同一のハイブリッド回路によって構成され、図９に示すように、２つの入出力ポートＮA，ＮBに第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂから出力される高周波電力Ｐ，Ｐがそれぞれ入力され、サム・ポートＮSからこれらの高周波電力Ｐ，Ｐを合成した高周波電力２・Ｐ（＝Ｐ＋Ｐ）が出力される。また、２つの入出力ポートＮA，ＮBに同一の高周波電圧ｖ’が入力された場合、上述したＲＦ分配部６と逆の動作をするので、サム・ポートＮSからは高周波電圧ｖ’の２倍の高周波電圧２・ｖ’が出力される。この場合も、抵抗Ｒの両端の電圧ｖRと抵抗Ｒに流れる電流ｉRはゼロになるから、抵抗Ｒで電力が消費されることはない。
【００５７】
ＲＦ合成部７は、ハイブリッド回路と同様の機能を果たすものであれば、他の回路であってもよい。例えば、特開２００８−２８９２３号公報に記載の高周波電力合成器や実開平４−４８７１５号公報に記載の出力合成回路を用いることができる。
【００５８】
フィルタ回路８は、例えば、２つのコンデンサと１つのリアクトルのπ型回路で構成されるローパスフィルタ（ＬＰＦ）である。フィルタ回路８は、ＲＦ合成部７から出力される高周波信号（高周波電圧と高周波電流）の高調波を除去して基本波成分を負荷側に出力する機能を果たす。なお、フィルタ回路８は、ローパスフィルタ（ＬＰＦ）であれば、コンデンサとリアクトルのπ型回路に限定されず、任意のタイプのローパスフィルタを用いることができる。
【００５９】
ＰＷＭ信号生成部９は、三角波比較法によりＤＣ−ＤＣ変換部３の駆動を制御するＰＷＭ信号ＳPWMを生成し、そのＰＷＭ信号ＳPWMをＤＣ−ＤＣ変換部３に出力する。ＰＷＭ信号生成部９は、例えば、ダイレクト・ディジタル・シンセサイザー（Direct Digital Synthesizer）で構成されるキャリア信号発生回路と、コンパレータ等のレベル比較器で構成されるＰＷＭ信号生成回路を含み、例えば、キャリア信号発生回路で発生した鋸波のキャリア信号Ｃcと制御部１０から入力される制御指令値Ｃoのレベルをレベル比較器で比較してＣc≦Ｃoの期間をパルス幅とするＰＷＭ信号ＳPWMを生成する。
【００６０】
制御部１０は、ＤＣ-ＤＣ変換部３の出力電圧Ｖdcと、高周波信号生成部５からパルス出力される高周波信号ｖoを制御する回路ブロックである。制御部１０は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）を備えるマイクロコンピュータによって構成される。ＣＰＵがＲＯＭに記憶された所定の制御プログラムを実行することにより、ＤＣ-ＤＣ変換部３の出力電圧Ｖdcの大きさと高周波信号生成部５からパルス出力される高周波信号ｖoの内容（例えば、周波数ｆc，ｆn、周波数ｆc，ｆnの切換タイミング、パルス出力の周期等）が制御される。
【００６１】
図１０は、負荷にパルス出力する高周波信号ｖoの周波数を、図５に示すように、共振周波数ｆcから規定周波数ｆnに切り換えるように制御した場合の効果をシミュレーションするための回路である。
【００６２】
回路Ａ１内の矩形波電源は、ＡＣ−ＤＣ変換部２、ＤＣ−ＤＣ変換部３、高周波信号生成部５、ＲＦ分配部６及び第１のＤＣ−ＲＦ変換部４Ａのスイッチング回路までの部分（矩形波の高周波信号を生成する部分）に相当し、矩形波電源の後段のＬＣＲ回路は出力回路の部分に相当している。また、回路Ａ２内の矩形波電源は、ＡＣ−ＤＣ変換部２、ＤＣ−ＤＣ変換部３及び第２のＤＣ−ＲＦ変換部４Ｂのスイッチング回路までの部分（矩形波の高周波信号を生成する部分）に相当し、矩形波電源の後段のＬＣＲ回路は出力回路の部分に相当している。また、回路Ａ３はＲＦ合成部７の部分に相当し、回路Ａ４はフィルタ回路８の部分に相当し、回路Ａ５はプラズマ処理装置の電力を消費する負荷の部分に相当している。
【００６３】
図１０に示すシミュレーション回路の各素子の設計値は、負荷の回路Ａ５に規定周波数ｆnが１３．５６ＭＨｚの高周波信号ｖnをパルス出力する場合に設定されており、回路Ａ１，Ａ２内の矩形波電源の出力端Ｘから負荷側を見た回路は、図６の負荷の回路に相当している。
【００６４】
図１１は、回路Ａ１，Ａ２内の矩形波電源の出力端Ｘから負荷側を見た回路の伝送特性のシミュレーション結果を示す図である。このシミュレーション結果では、１２．５２ＭＨｚに共振点があり、１３．５６ＭＨｚの高周波信号ｖnをパルス出力した場合、共振周波数ｆc（＝１２．５２ＭＨｚ）に基づき、高周波信号ｖnの出力開始時にオーバーシュートが発生することが予想される。
【００６５】
図１２は、矩形波電源から規定周波数ｆnの高周波信号ｖnを出力した場合のシミュレーション結果である。また、図１３は、矩形波電源から高周波信号ｖcを共振周波数ｆcで出力した後、所定の時間ｔが経過した時点で規定周波数ｆnに切り換える制御をした場合のシミュレーション結果である。
【００６６】
矩形波電源の出力端Ｘではインピーダンス整合が取れていないので、いずれの場合も進行波電力Ｐfと同レベルの反射波電力Ｐrが表れているが、図１２の場合（矩形波電源から規定周波数ｆnの高周波信号ｖnを出力した場合）は、出力を開始してから凡そ１μ秒（規定周波数ｆnの凡そ１４波長分の時間）が経過する間に進行波電力Ｐf及び反射波電力Ｐrのレベルが規定のレベルに対して変動し、オーバーシュートとリンギングが発生することが分かる。
【００６７】
一方、図１３の場合（高周波信号ｖoの周波数を共振周波数ｆcから規定周波数ｆnの切り換えた場合）は、進行波電力Ｐf及び反射波電力Ｐrのレベルが図１２に示すような変動をすることなく、規定のレベルに滑らかに上昇することが分かる。従って、パルス出力の開始から所定の時間ｔが経過するまでは、高周波信号ｖoの周波数を矩形波電源の出力端Ｘから負荷側を見た回路の共振周波数ｆcに制御し、その後に高周波信号ｖoの周波数を規定周波数ｆnに切り換えることにより、パルス出力開始時のオーバ−シュートとリンギングを抑制することができることが分かる。
【００６８】
以上のように、本実施形態に係る高周波電源１によれば、高周波電力の出力開始時の周波数を第１，第２のＤＣ−ＲＦ変換部４Ａ，４Ｂのスイッチ回路から負荷側を見た回路の共振周波数ｆcに制御し、所定時間ｔが経過した後に規定周波数ｆnに切り換える制御をするので、各パルス出力の出力開始時に、負荷に出力される高周波信号ｖoutや高周波電力Ｐoutにオーバーシュートやリンギングが発生するのを好適に抑制することができる。
【００６９】
上記実施形態では、２個のＤＣ−ＲＦ変換部４を設け、両ＤＣ−ＲＦ変換部４の出力電力ＰをＲＦ合成部７で合成するようにしているが、いずれか一方だけであってもよい。この場合は、ＲＦ分配部６とＲＦ合成部７を省略することができる。逆に、ＤＣ−ＲＦ変換部４を３個以上設け、各ＤＣ−ＲＦ変換部４の出力電力Ｐを合成するようにしてもよい。
【００７０】
本発明は、パルス出力の各出力開始時に発生するオーバーシュートやリンギングを抑制若しくは防止することを要旨とするから、プラズマ処理システム用の高周波電源に限定されるものではない。
【００７１】
また、本発明は、高周波電力をパルス出力させる場合だけでなく、連続出力させる場合にも適用でき、周波数帯もプラズマ処理システムに適用される周波数帯に限定されるものではなく任意の周波数帯に適用できることは言うまでもない。
【００７２】
また、上記実施形態では、Ｄ級パワーアンプを用いて負荷に出力する高周波電力を生成する回路構成について説明したが、本発明は、リニアアンプを用いて高周波電力を生成する回路構成でも適用することができる。
【符号の説明】
【００７３】
１  高周波電源
２  ＡＣ−ＤＣ変換部
３  ＤＣ−ＤＣ変換部
４Ａ  第１のＤＣ−ＲＦ変換部（高周波電力出力手段，増幅手段）
４Ｂ  第２のＤＣ−ＲＦ変換部（高周波電力出力手段，増幅手段）
４０１  フィルタ回路
５  高周波信号生成部（高周波電力発生段）
５０１  高周波発生回路
５０２  周波数制御回路（周波数制御手段）
５０３  パルス発生回路
５０４  出力制御回路
６  ＲＦ分配部（電力分配手段）
７  ＲＦ合成部（電力合成手段）
８  フィルタ回路
９  ＰＷＭ信号生成部
１０  制御部
【図１】
0006309414.tif 000002
【図２】
0006309414.tif 000003
【図３】
0006309414.tif 000004
【図４】
0006309414.tif 000005
【図５】
0006309414.tif 000006
【図６】
0006309414.tif 000007
【図７】
0006309414.tif 000008
【図８】
0006309414.tif 000009
【図９】
0006309414.tif 000010
【図１０】
0006309414.tif 000011
【図１１】
0006309414.tif 000012
【図１２】
0006309414.tif 000013
【図１３】
0006309414.tif 000014
【図１４】
0006309414.tif 000015
【図１５】
0006309414.tif 000016
【図１６】
0006309414.tif 000017
【図１７】
0006309414.tif 000018
【図１８】
0006309414.tif 000019