(57)【特許請求の範囲】
【請求項１】
基板の上に形成された層状物質からなる伝導層と、
前記伝導層に形成された第１溝と、
前記第１溝に平行な部分を備えて前記伝導層に形成された第２溝と、
前記第１溝および前記第２溝の互いに平行とされている領域に挾まれたチャネル領域の前記伝導層に形成されたチャネルと、
前記チャネル領域を挾んで前記第１溝および前記第２溝で分離した第１領域および第２領域に形成された第１ゲートおよび第２ゲートと、
前記チャネルの一端に接続するソースと、
前記チャネルの他端に接続するドレインと
を備え、
前記層状物質は、カルコゲナイド系層状物質、窒化物層状物、層状酸化物、層状水酸化物、シリセンの少なくとも１つであることを特徴とするインプレーンダブルゲートトランジスタ。
【請求項２】
請求項１記載のインプレーンダブルゲートトランジスタにおいて、
前記第１ゲートおよび前記第２ゲートは、前記第１領域および前記第２領域における前記伝導層より構成されている
ことを特徴とするインプレーンダブルゲートトランジスタ。
【請求項３】
請求項１記載のインプレーンダブルゲートトランジスタにおいて、
前記第１ゲートおよび前記第２ゲートは、前記第１領域および前記第２領域に形成された金属層より構成されている
ことを特徴とするインプレーンダブルゲートトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２次元的にチャネルを挾む２つのゲートを備えるインプレーンダブルゲートトランジスタに関する。
【背景技術】
【０００２】
２次元電子ガスなどを利用することで、チャネルを２次元的に２つのゲートで挾むインプレーンダブルゲートトランジスタが提案されている（特許文献１，非特許文献１，非特許文献２参照）。インプレーンダブルゲートトランジスタは、ＧａＡｓ／ＡｌＧａＡｓ系、ＩｎＧａＡｓ／ＩｎＡｌＡｓ系、ＳｉＧｅ／Ｓｉ系、Ｓｉ／ＳｉＯ2など多くのＩＩＩ−Ｖ族化合物半導体、ＩＶ族半導体などさまざまな半導体での実現が可能である。
【０００３】
以下、ＩｎＧａＡｓ／ＩｎＡｌＡｓ系材料を用い、２次元電子ガスでチャネルおよびゲートを構成したインプレーンダブルゲートトランジスタについて説明する。このトランジスタは、図６に示すように、まず、高抵抗なＩｎＰからなる基板６０１と、この上に形成されたＩｎＡｌＡｓからなる層厚２００ｎｍのバッファ層６０２と、この上に形成されたＩｎＧａＡｓからなる層厚２０ｎｍのチャネル層６０３と、この上に形成されたＩｎＡｌＡｓからなる層厚１２ｎｍのキャリア供給層６０４とを備える。
【０００４】
キャリア供給層６０４は、層厚方向に、下層から３ｎｍから８ｎｍの層厚５ｎｍの領域に、Ｓｉが導入されたｎ型領域６０５を備えている。このように、ｎ型領域６０５をチャネル層６０３より離間して設けることで、チャネル層６０３により安定して２次元電子ガス６１０が形成できるようになる。なお、キャリア供給層６０４の上には、ＩｎＰからなる層厚５ｎｍのキャップ層６０６、およびＩｎＧａＡｓからなる層厚２ｎｍのコンタクト層６０７が形成されている。
【０００５】
また、このトランジスタは、コンタクト層６０７からチャネル層６０３の途中まで形成された第１溝６０８および第２溝６０９を備える。基板６０１に平行な平面上で、第２溝６０９は、第１溝６０８に平行な部分を備えて形成されている。図６では、この平行な部分の断面を示している。
【０００６】
このインプレーンダブルゲートトランジスタは、まず、互いに平行とされている第１溝６０８および第２溝６０９に挾まれたチャネル領域６２１の２次元電子ガス６１０に形成されたチャネル６１１を備える。また、チャネル領域６２１を挟む両脇に、第１領域６２２および第２領域６２３に形成された第１ゲート６１２および第２ゲート６１３を備える。第１ゲート６１２および第２ゲート６１３は、第１溝６０８および第２溝６０９により、チャネル６１１と分離されている。
【０００７】
なお、図６の紙面手前から奥にかけて延在しているチャネル６１１の一端には、ソース（不図示）が接続し、チャネル６１１の他端には、ドレイン（不図示）が接続されている。この状態を、図７の写真に示す。図７に示すように、紙面上下方向に延在しているチャネル領域７０１の両脇に、２つのゲートＧが配置され、チャネル領域７０１の一端にソースＳが接続し、他端にドレインＤが接続している。図７は、実際に作製されたインプレーンダブルゲートトランジスタのコンタクト層６０７表面を撮影した写真である。
【０００８】
上述した構成のインプレーンダブルゲートトランジスタは、イオンエッチングなどにより形成可能な第１溝６０８および第２溝６０９により、２つの第１ゲート６１２、第２ゲート６１３、およびこれらに挾まれたチャネル６１１を形成している。このため、きわめて容易に、２つのゲートでチャネルを挟む構造が形成できる。このインプレーンダブルゲートトランジスタの出力特性は、図８に示すようにゲート電圧に対して変化する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１２−１７５５０６号公報
【非特許文献】
【００１０】
【非特許文献１】Y. Komatsuzaki1, K. Higashi1, T. Kyougoku1, K. Onomitsu, and Y. Horikoshi, "Negative Differential Resistance in InGaAs/InAlAs Nanoscale In-Plane Structures", Japanese Journal of Applied Physics , vol.49, 104001, 2010.
【非特許文献２】Y. Komatsuzaki, K. Saba, K. Onomitsu, H. Yamaguchi, and Y. Horikoshi, "Operating principle and integration of in-plane gate logic devices", Applied Physics Letters, vol.99, 242106, 2011.
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで、上述したインプレーンダブルゲートトランジスタでは、図９に示すように、第１溝６０８ａおよび第２溝６０９ａは、微細加工条件によっては、より深い箇所ほど幅が狭くなり、基板平面に対して側壁が斜めになりやすい。特に、製造プロセスが容易なウエットエッチングでは、上述したような形状となる。なお、図９は、図６を用いて説明したインプレーンダブルゲートトランジスタの構成をより簡略して示しており、同一の符号は説明を省略する。
【００１２】
このように、溝断面が斜めになる状態では、ゲート電圧を印加してもトランジスタ出力（ソース・ドレイン間電圧）が、変化しない状態が確認された。これは、ウエットエッチ具などの簡便な製造プロセスでは、側壁が斜めになり、寸法誤差が大きくなるためと考えられる。このような状態では、ゲートとチャネルとの距離が素子毎に異なり、トランジスタの閾値も素子毎に異なる。また、チャネルの幅も設計値とは異なる場合が発生しやすく、チャネルの抵抗値もばらつくことになる。
【００１３】
これらのことにより、簡便に用いることができる製造プロセスでは、所望とする特性のインプレーンダブルゲートトランジスタが得られていない。一方で、側壁が垂直に形成でき、寸法誤差を小さくできるリアクティブイオンエッチングなどの製造プロセスは、製造装置が大がかりとなり、製造条件が限られたものとなり、簡便な製造方法とはいえない。このように、上述した構成のインプレーンダブルゲートトランジスタでは、所望とする特性が容易には得られないという問題がある。
【００１４】
本発明は、以上のような問題点を解消するためになされたものであり、インプレーンダブルゲートトランジスタで、所望とする特性がより容易に得られるようにすることを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係るインプレーンダブルゲートトランジスタは、基板の上に形成された層状物質からなる伝導層と、伝導層に形成された第１溝と、第１溝に平行な部分を備えて伝導層に形成された第２溝と、第１溝および第２溝の互いに平行とされている領域に挾まれたチャネル領域の伝導層に形成されたチャネルと、チャネル領域を挾んで第１溝および第２溝で分離した第１領域および第２領域に形成された第１ゲートおよび第２ゲートと、チャネルの一端に接続するソースと、チャネルの他端に接続するドレインとを備える。
【００１６】
上記インプレーンダブルゲートトランジスタにおいて、第１ゲートおよび第２ゲートは、第１領域および第２領域における伝導層より構成されていればよい。また、第１ゲートおよび第２ゲートは、第１領域および第２領域に形成された金属層より構成されているようにしてもよい。
【００１７】
上記インプレーンダブルゲートトランジスタにおいて、層状物質は、カルコゲナイド系層状物質、窒化物層状物質、層状酸化物、層状水酸化物、シリセンの少なくとも１つである。
【発明の効果】
【００１８】
以上説明したように、本発明によれば、層状物質から伝導層を構成したので、インプレーンダブルゲートトランジスタを、より容易に所望とする特性にすることができるという優れた効果が得られるようになる。
【図面の簡単な説明】
【００１９】
【図１Ａ】図１Ａは、本発明の実施の形態におけるインプレーンダブルゲートトランジスタの構成を示す構成図である。
【図１Ｂ】図１Ｂは、本発明の実施の形態におけるインプレーンダブルゲートトランジスタの構成を示す構成図である。
【図２Ａ】図２Ａは、本発明の実施の形態における他のインプレーンダブルゲートトランジスタの構成を示す構成図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態における他のインプレーンダブルゲートトランジスタの構成を示す構成図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態における他のインプレーンダブルゲートトランジスタの構成を示す構成図である。
【図３】図３は、インプレーンダブルゲートトランジスタを用いた回路例を示す回路図である。
【図４】図４は、図３を用いて説明した論理回路の入出力特性を示す特性図である。
【図５】図５は、図３を用いて説明した論理回路の他の入出力特性を示す特性図である。
【図６】図６は、インプレーンダブルゲートトランジスタの構成を示す構成図である。
【図７】図７は、インプレーンダブルゲートトランジスタの構成を示す写真である。
【図８】図８は、インプレーンダブルゲートトランジスタの出力特性を示す特性図である。
【図９】図９は、インプレーンダブルゲートトランジスタの構成を示す構成図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施の形態について図を参照して説明する。図１Ａ，図１Ｂは、本発明の実施の形態におけるインプレーンダブルゲートトランジスタの構成を示す構成図である。図１Ａは、断面を模式的に示し，図１Ｂは、平面を示している。
【００２１】
このインプレーンダブルゲートトランジスタは、基板１０１の上に形成された層状物質からなる伝導層１０２と、伝導層１０２に形成された第１溝１０３と、第１溝１０３に平行な部分を備えて伝導層１０２に形成された第２溝１０４とを備える。
【００２２】
また、このインプレーンダブルゲートトランジスタは、第１溝１０３および第２溝１０４の互いに平行とされている領域に挾まれたチャネル領域１２１において、伝導層１０２に形成されたチャネル１０５を備える。また、チャネル領域１２１を挾む第１領域１２２および第２領域１２３に、第１ゲート１０６および第２ゲート１０７が形成されている。チャネル領域１２１（チャネル１０５）と第１領域１２２（第１ゲート１０６）とは、第１溝１０３で分離され、チャネル領域１２１（チャネル１０５）と第２領域１２３（第２ゲート１０７）とは、第２溝１０４で分離されている。
【００２３】
また、チャネル１０５の一端には、ソース１０８が接続し、チャネル１０５の他端には、ドレイン１０９が接続している。
【００２４】
実施の形態では、活性領域（電気伝導領域）として機能する伝導層１０２に、第１ゲート１０６，第２ゲート１０７，ソース１０８，ドレイン１０９が形成されている。従って、実施の形態では、伝導層１０２が形成されている同一平面上に、第１ゲート１０６，第２ゲート１０７，ソース１０８，ドレイン１０９が配置されていることになる。
【００２５】
ここで、伝導層１０２を構成する層状物質は、１原子層または１分子層から構成されており、空乏化せず、単独でチャネルとすることができる。このため、伝導層１０２よりチャネル１０５を構成した実施の形態におけるインプレーンダブルゲートトランジスタは、電界効果トランジスタとして動作する。
【００２６】
層状物質は、例えば、ＭｏＳ2，ＭｏＳｅ2などのカルコゲナイド系層状物質である。ＭｏＳｅ2の場合、伝導層１０２は、厚さ０．７ｎｍとなる。例えば、カルコゲナイド層状物質は、ＧａＡｓやＳｉ上に、容易にエピタキシャル成長することができ、ＧａＡｓやＳｉなどの基板１０１の上に、伝導層１０２が形成された状態を容易に作製できる。
【００２７】
層状物質は、ＢＮ，Ｃａ2Ｎなどの窒化物層状物質であってもよい。また、グラフェン、シリセンなどの単原子層状物質、層状酸化物、有機層状物質，層状水酸化物をはじめとする、１分子層で空乏化しない層状物質で半導体として動作するものであれば、いずれも伝導層１０２として用いることができる。また、伝導層１０２は、異種の層状物質を組み合わせて構成してもよい。また、伝導層１０２は、２分子層以上の層状物質で構成することも可能である。
【００２８】
例えば、グラフェンやシリセンなど単原子層状物質は、超高移動度を実現することが可能であり、これらにより伝導層１０２を構成すれば、高速なトランジスタ動作が実現できる。例えば、予め別基板の上に形成してあるグラフェンを、貼り付けることで、基板１０１の上にグラフェンからなる伝導層１０２が形成できる。また、基板１０１をＳｉＣから構成し、基板１０１を高温（例えば１３００℃）で熱すること（熱昇華法）により、基板１０１表面にグラフェンからなる伝導層１０２が形成できる。
【００２９】
また、ＴｉＯ2やペロブスカイト系酸化物などの層状酸化物は、物質によって絶縁から超伝導まで、幅広い特性を示すため、これら特性を組み合わせる際に有効である。また、Ｍ（ＯＨ）2（Ｍは、アルカリ土類金属、遷移金属）などの層状水酸化物も同様である。
【００３０】
また、有機層状物質の場合は、置換基を変えることで特定の溶剤には溶解し、他の溶媒には溶けない状態とすることが可能である。このことを利用することで、有機層状物質から構成した伝導層１０２は、選択的なエッチングに加工することが可能となる。また、溶剤に溶かした有機層状半導体を、プリンターなどを利用して基板上にふきつけて伝導層１０２とするという加工も可能である。有機層状物質の利点としては、置換基を選択することで、光学特性を変化させ、また、ｐ型，ｎ型などの伝導型の制御も可能である。
【００３１】
上述した実施の形態によれば、チャネル１０５を層状物質から構成したので、複数の半導体層を積層して２次元電子ガスを形成してチャネルとする場合に比較して、非常に薄くすることができる。また、第１溝１０３，第２溝１０４は、層状物質から構成している伝導層１０２に形成すればよく、基板平面に対して斜めの溝側壁が形成されることが起きえない。例えば、第１溝１０３，第２溝１０４は、公知のリソグラフィー技術により形成したマスクパターンを用い、簡便なプロセスによるウエットエッチングにより、同時に形成可能である。この結果、実施の形態によれば、ゲート電圧を印加してもトランジスタ出力が、変化しないなどの状態は発生しない。また、第１溝１０３，第２溝１０４は、容易に作製可能である。このように、実施の形態によれば、所望とする特性のインプレーンダブルゲートトランジスタが、より容易に得られるようになる。
【００３２】
ところで、本発明におけるインプレーンダブルゲートトランジスタは、図２Ａに示すように、伝導層１０２の上に、他の層状物質からなるキャップ層１１０を設けてもよい。また、図２Ｂに示すように、伝導層１０２の下（基板側）に、他の層状物質からなるバッファ層１１１を設けてもよい。また、図２Ｃに示すように、バッファ層１１１の上に伝導層１０２を配置し、伝導層１０２の上にキャップ層１１０を配置した構成としてもよい。
【００３３】
次に、上述したインプレーンダブルゲートトランジスタを用いた論理回路の例について、図３を用いて説明する。図３に示す論理回路は、インプレーンダブルゲートトランジスタ３０１、およびインプレーンダブルゲートトランジスタ３０１に直列に接続された自己バイアス型インプレーントランジスタ３０７によって構成されている。
【００３４】
自己バイアス型インプレーントランジスタ３０７は、チャネルの一端は、ドレイン３７３と接続されている。一方、第１ゲート３７１，第２ゲート３７２とチャネルとは、溝によって隔てられておらず、チャネルの他端が第１ゲート３７１，第２ゲート３７２およびソース３７４と接続した構造となっている。
【００３５】
インプレーンダブルゲートトランジスタ３０１の第１ゲート３１１は、入力端子３０３に接続され、第２ゲート３１２は入力端子３０４に接続され、ドレイン３１３は出力端子３０５に接続され、ソース３１４はグランド端子３０８に接続されている。入力端子３０３と第１ゲート３１１との間、入力端子３０４と第２ゲート３１２との間、グランド端子３０８とソース３１４との間は、配線によって接続されている。
【００３６】
自己バイアス型インプレーントランジスタ３０７の第１ゲート３７１，第２ゲート３７２およびソース３７４は、出力端子３０５およびインプレーンダブルゲートトランジスタ３０１のドレイン３１３に接続され、ドレイン３７３は、バイアス端子３０６に接続されている。出力端子３０５と第１ゲート３７１，第２ゲート３７２およびソース３７４との間、第１ゲート３７１，第２ゲート３７２およびソース３７４とインプレーンダブルゲートトランジスタ３０１のドレイン３１３との間は、配線によって接続されている。
【００３７】
上述した論理回路は、ＮＡＮＤ、ＮＯＲ動作が可能である。インプレーンダブルゲートトランジスタ３０１と自己バイアス型インプレーントランジスタ３０７との抵抗比によって、ＮＡＮＤ、ＮＯＲ動作が決まる。
【００３８】
図４は、上述した論理回路の入出力特性を示す図である。図４に示す入出力特性は、インプレーンダブルゲートトランジスタ３０１と自己バイアス型インプレーントランジスタ３０７とを、直列に接続した構成における測定結果である。バイアス端子３０６に印加されるバイアス電圧ＶDDは、１Ｖである。図４は、自己バイアス型インプレーントランジスタ３０７の抵抗が、インプレーンダブルゲートトランジスタ３０１の抵抗より大きい場合の特性であり、以下では、この場合について説明する。
【００３９】
２つの入力端子３０３，３０４に入力電圧ＶIn1，ＶIn2として０Ｖを印加すると、インプレーンダブルゲートトランジスタ３０１のチャネルがＯＦＦ状態となり、チャネルが高抵抗化するため、インプレーンダブルゲートトランジスタ３０１のドレイン３１３の電圧が上昇する。このドレイン電圧が、自己バイアス型インプレーントランジスタ３０７の２つのゲート３７１，３７２に入力されるため、自己バイアス型インプレーントランジスタ３０７のチャネルがＯＮ状態となり、チャネルが低抵抗化する。この結果、出力端子３０５の電圧Ｖoutは１Ｖに近いＨｉｇｈレベル（図４の例では０．９５Ｖ）に上昇する。
【００４０】
一方、２つの入力端子３０３，３０４のうち一方の入力端子に１Ｖを印加し、他方の入力端子に０Ｖを印加した場合、あるいは２つの入力端子３０３，３０４に１Ｖを印加した場合には、インプレーンダブルゲートトランジスタ３０１のチャネルがＯＮ状態となり、チャネルが低抵抗化するため、インプレーンダブルゲートトランジスタ３０１のドレイン３１３の電圧が低下する。このドレイン電圧が自己バイアス型インプレーントランジスタ３０７の２つのゲート３７１，３７２に入力されるため、自己バイアス型インプレーントランジスタ３０７のチャネルがＯＦＦ状態となり、チャネルが高抵抗化する。
【００４１】
この結果、バイアス電圧のほとんどは自己バイアス型インプレーントランジスタ３０７にかかるため、出力端子３０５の電圧Ｖoutは０Ｖに近いＬｏｗレベル（図４の例では０．０２〜０．０５Ｖ）となる。このように、自己バイアス型インプレーントランジスタ３０７の抵抗が、インプレーンダブルゲートトランジスタ３０１の抵抗より大きい場合、上記論理回路はＮＯＲ回路として動作する。
【００４２】
次に、自己バイアス型インプレーントランジスタ３０７の抵抗が、インプレーンダブルゲートトランジスタ３０１の抵抗より小さい場合について、図５を用いて説明する。図５に示す入出力特性は、インプレーンダブルゲートトランジスタ３０１と自己バイアス型インプレーントランジスタ３０７とを直列に接続した構成における測定結果である。
【００４３】
この例では、自己バイアス型インプレーントランジスタ３０７は、ゲート３７１，３７２に強い電圧が加わらないとＯＦＦ状態にならない。インプレーンダブルゲートトランジスタ３０１のゲート３１１，３１２への電圧印加が、一方のゲートに対してのみ行われた場合、インプレーンダブルゲートトランジスタ３０１のドレイン電圧は自己バイアス型インプレーントランジスタ３０７をＯＦＦ状態に導くほど十分には低下しない。
【００４４】
したがって、２つの入力端子３０３，３０４に入力電圧ＶIn1，ＶIn2として０Ｖを印加した場合、あるいは２つの入力端子３０３，３０４のうち一方の入力端子に１Ｖを印加し、他方の入力端子に０Ｖを印加した場合には、インプレーンダブルゲートトランジスタ３０１のチャネルがＯＦＦ状態となり、ドレイン３１３の電圧が上昇する。このドレイン電圧の上昇により、自己バイアス型インプレーントランジスタ３０７のチャネルがＯＮ状態となる。この結果、出力端子３０５の電圧Ｖoutは１Ｖに近いＨｉｇｈレベル（図５の例では０．９〜０．９８Ｖ）に上昇する。
【００４５】
一方、２つの入力端子３０３，３０４に入力電圧ＶIn1，ＶIn2として１Ｖを印加すると、インプレーンダブルゲートトランジスタ３０１のチャネルがＯＮ状態となり、ドレイン３１３の電圧が低下する。このドレイン電圧の低下により、自己バイアス型インプレーントランジスタ３０７のチャネルがＯＦＦ状態となる。この結果、出力端子３０５の電圧Ｖoutは、０Ｖに近いＬｏｗレベル（図５の例では０．０９Ｖ）となる。このように、自己バイアス型インプレーントランジスタ３０７の抵抗が、インプレーンダブルゲートトランジスタ３０１の抵抗より小さい場合、上記論理回路はＮＡＮＤ回路として動作する。
【００４６】
上述した自己バイアス型インプレーントランジスタ３０７の抵抗と、インプレーンダブルゲートトランジスタ３０１の抵抗との大小関係は、各々のチャネル幅もしくはチャネル長を相対的に変化させることで制御でき、このような制御により、上記論理回路の動作が決定できる。この論理回路の特徴は、自己バイアス型インプレーントランジスタ３０７と、インプレーンダブルゲートトランジスタ３０１との間の接続を伝導層により行い、外部配線を必要としない点にある。本発明における層状物質からなる伝導層を利用することで、この伝導層を配線の一部として用いることができる。このように、本発明によれば、回路設計、製造プロセスを著しく簡素化し、コストが大幅に低減できるようになる。
【００４７】
以上に説明したように、本発明によれば、層状物質から伝導層を構成したので、インプレーンダブルゲートトランジスタで、所望とする特性がより容易に得られるようになる。ところで、上述では、第１ゲートおよび第２ゲートを、層状物質から構成した伝導層より構成したが、これに限らず、第１領域および第２領域に形成された金属層より、第１ゲートおよび第２ゲートを構成してもよい。この金属層は、例えば、伝導層の上に形成すればよい。
【００４８】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、基板は、ＧａＡｓ、Ｓｉ、ＳｉＣに限るものではなく、ＧａＮなどの窒化物半導体から構成してもよく、また、ガラス，サファイア，酸化マグネシウムなどの絶縁材料から構成してもよい。また、金属から基板を構成してもよく、プラスチックなどの有機材料から基板を構成してもよい。
【符号の説明】
【００４９】
１０１…基板、１０２…伝導層、１０３…第１溝、１０４…第２溝、１０５…チャネル、１０６…第１ゲート、１０７…第２ゲート、１０８…ソース、１０９…ドレイン、１２１…チャネル領域、１２２…第１領域、１２３…第２領域。
【図１Ａ】
0006309882.tif 000002
【図１Ｂ】
0006309882.tif 000003
【図２Ａ】
0006309882.tif 000004
【図２Ｂ】
0006309882.tif 000005
【図２Ｃ】
0006309882.tif 000006
【図３】
0006309882.tif 000007
【図４】
0006309882.tif 000008
【図５】
0006309882.tif 000009
【図６】
0006309882.tif 000010
【図７】
0006309882.tif 000011
【図８】
0006309882.tif 000012
【図９】
0006309882.tif 000013