(57)【特許請求の範囲】
【請求項１】
ＩｎＰよりも熱伝導率が高い放熱基板と、
Ｖ族元素がＡｓのみとされたＩＩＩ−Ｖ族化合物半導体から構成されて前記放熱基板の上に形成された第１コレクタ層と、
ＩｎＰから構成されて前記第１コレクタ層の上に形成された第２コレクタ層と、
ＩＩＩ−Ｖ族化合物半導体から構成されて前記第２コレクタ層の上に形成されたベース層と、
前記ベース層とは異なるＩＩＩ−Ｖ族化合物半導体から構成されて前記ベース層の上に形成されたエミッタ層と、
前記エミッタ層に接続して形成されたエミッタ電極と、
前記ベース層に接続して形成されたベース電極と、
前記放熱基板と前記第１コレクタ層との間に配置されて前記第１コレクタ層に接して形成されたコレクタ電極と
を備え、
前記第１コレクタ層は、厚さが１〜３０ｎｍの範囲とされ、加えて不純物がドーピングされていないことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２】
請求項１記載のヘテロ接合バイポーラトランジスタにおいて、
前記第１コレクタ層は、ＩｎＧａＡｓまたはＩｎＡｌＧａＡｓから構成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項３】
請求項１または２記載のヘテロ接合バイポーラトランジスタにおいて、
前記第１コレクタ層を構成するＩＩＩ−Ｖ族化合物半導体は、エネルギーバンド構造が、前記第２コレクタ層の伝導帯下端と比較して前記第１コレクタ層の伝導帯下端が、前記第２コレクタ層の伝導帯下端と同じか低くなる範囲となる組成とされている
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項４】
請求項１〜３のいずれか１項に記載のヘテロ接合バイポーラトランジスタにおいて、
前記コレクタ電極の前記第１コレクタ層に接触する領域は、Ｔｉから構成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩｎＰからなるコレクタ層を備えるヘテロ接合バイポーラトランジスタに関する。
【背景技術】
【０００２】
インジウムリン（ＩｎＰ）系の半導体を用いたヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、ＩｎＰ系材料の高い電子移動度および高い電子飽和速度を活かした高速性に優れたトランジスタである。このような特徴を有するＩｎＰ系ＨＢＴのさらなる高速化を実現するためには、ＨＢＴの注入電流を増加させて素子内部容量の充放電時間を短縮することが有効である。
【０００３】
一方で、注入電流を増加させることは、ＨＢＴの消費電力を増加させることを意味し、結果としてＨＢＴ内部の温度が上昇することになる。この結果として、ＨＢＴの長期信頼性を低下が懸念されるようになる。従って、ＩｎＰ系ＨＢＴの高速化に向けては、注入電流量を増やすと同時に、ＨＢＴの放熱性を向上させることが重要となる。
【０００４】
上記の問題を解決するために、ＩｎＰよりも熱伝導率が高い放熱基板にＩｎＰ系ＨＢＴを作製する方法が提案されている（非特許文献１参照）。以下、このＨＢＴについて説明する。
【０００５】
このＨＢＴは、図４に示すように、放熱基板３０１と、放熱基板３０１の上に形成された第１金属層３０２，第２金属層３０３、第３金属層３０４，第４金属層３０５が積層したコレクタ電極３１３と、コレクタ電極３１３の上に形成された化合物半導体からなるコレクタ層３０６と、コレクタ層３０６の上に形成されたベース層３０７と、ベース層３０７の上に形成されたエミッタ層３０８とを備える。また、エミッタ層３０８の上には、キャップ層３０９が形成されている。
【０００６】
また、キャップ層３０９の上には、エミッタ電極３１１が形成され、エミッタ層３０８の周囲のベース層３０７の上にベース電極３１２が形成されている。
【０００７】
次に、上記ＨＢＴの製造方法について簡単に説明する。まず、成長基板となるＩｎＰ基板上に、化合物半導体からなるキャップ形成層、エミッタ形成層、ベース形成層、コレクタ形成層をこれらの順にエピタキシャル成長させる。例えば、有機金属化学気相堆積法（ＭＯＣＶＤ）により成長させれば良い。次いで、コレクタ形成層の上に第３金属層および第４金属層を形成する。
【０００８】
一方で、成長基板とは別に、ＩｎＰよりも熱伝導率が高い放熱基板を用意し、この放熱基板の上に第１金属層および第２金属層を形成しておく。この放熱基板と、前述した成長基板とを、第２金属層と第３金属層とを介して接合させる。この後、不要となった成長基板を除去し、次いで、エミッタ電極を形成し、キャップ層、エミッタ層を形成し、ベース電極を形成し、ベース層、コレクタ層を形成し、各金属層よりコレクタ電極を形成することで、図４に断面を示すＨＢＴとする。
【０００９】
なお、第１金属層は、放熱基板と第２金属層の密着性を高めるために設けられている。また、第４金属層は、コレクタ層と第３金属層の密着性を高めるために設けられている。また、上記のＨＢＴ構造では、基板を貼り合わせる際の接着層に用いた第１金属層，第２金属層，第３金属層，第４金属層が、そのままコレクタ電極として機能する。
【００１０】
上述した技術によれば、ＨＢＴ素子部の直下は、素子部を構成する化合物半導体よりも熱伝導率の高いコレクタ電極と放熱基板で構成されているので、ＩｎＰ基板上にＨＢＴ素子部が形成されている場合と比較して放熱性が向上する。また、化合物半導体からなるＨＢＴ素子形成層は、格子整合するＩｎＰ成長基板上に形成されるので、ＨＢＴ素子部の結晶性が損なわれない。
【００１１】
ただし、上述した非特許文献１におけるＨＢＴ構造においては、コレクタ層の構造を適切に設計しないとコレクタ接触抵抗が増大し高周波特性を悪化させる可能性がある。この理由を下記に説明する。
【００１２】
図５に示すように、放熱基板を用いないＩｎＰ基板上に形成された一般的なＨＢＴ構造では、高濃度に不純物がドーピングされた化合物半導体からなるサブコレクタ層に、コレクタ電極を設ける構造となっている。このＨＢＴ構造では、コレクタ電極の面積をコレクタ層の面積と比較して大きく設計することができるため、高周波特性に与える影響が無視できるほどコレクタ接触抵抗は小さい。
【００１３】
一方で、非特許文献１におけるＨＢＴ構造では、コレクタ層とコレクタ電極の接触面積はコレクタ層の面積に限定されるため、コレクタ接触抵抗が増大する可能性がある。これを避けるためには、コレクタ層とコレクタ電極間をショットキーコンタクトとすることが有効である。一例として、ＧａＡｓＳｂからなるベース層およびＩｎＰからなるコレクタ層を有するＨＢＴのバンド図を図６に示す。
【００１４】
図６の（ａ）に示すように、コレクタ電極をオーミックコンタクトさせる構成では、コレクタ電極と接するコレクタ層に、高濃度に不純物をドーピングした領域を設けることで得られる。この場合では、コレクタ電極とコレクタ層の界面において伝導帯側にスパイク状のポテンシャル障壁が形成されるため、有限のコレクタ接触抵抗が発生してしまう。
【００１５】
一方で、図６の（ｂ）に示すように、ショットキーコンタクトは、コレクタ電極と接するコレクタ層に対して不純物を一切ドーピングしないことで得られる。この構成では、上述したようなエネルギー障壁が形成されることがなく、原理的にはコレクタ接触抵抗の発生を回避できる。従って、非特許文献１におけるＨＢＴ構造では、コレクタ電極をコレクタ層にショットキー接続させる構成とすることが望ましい。
【００１６】
しかしながら、上記の放熱基板とＩｎＰコレクタ層の間にコレクタ電極が形成されたＨＢＴ構造において、発明者らはＩｎＰコレクタ層と高い密着性が得られるＴｉをコレクタ層と接するコレクタ電極層に用いてショットキーコンタクトを実現しようとした場合、ＩｎＰコレクタ層を形成する際に課題が生じることがわかった。以下、上記問題について、図７を用いて説明する。図７は、図４を用いて説明したＨＢＴの第４金属層３０５をＴｉから構成した場合に製造された状態を模式的に示す断面図である。
【００１７】
このＨＢＴは、上述した基板接合技術を用いてコレクタ電極３１３となる金属積層構造の上に各化合物半導体層を形成した後、エミッタ電極３１１を形成し、エミッタ層３０８，キャップ層３０９のメサを形成し、ベース電極３１２を形成した後、ウエットエッチングにより、ベース層３０７，コレクタ層３０６ａのメサを形成している。
【００１８】
ＩｎＰから構成したコレクタ層３０６ａ形成のためのエッチング処理においては、例えばＩｎＰ系ＨＢＴで一般的に用いられるＩｎＧａＡｓやＧａＡｓＳｂなどのＡｓを含むベース層材料がエッチングされないことが重要であるため、塩酸系のエッチャントを用いている。この塩酸系のエッチャントを用いた処理により、コレクタ層３０６ａの側壁が凹凸の激しい歪な形状となることが発明者らの実験により明らかとなった。
【００１９】
この現象は、ＨＢＴ形成工程における熱処理によって、第４金属層３０５のＴｉが、ＩｎＰから構成されたコレクタ層３０６ａに拡散し、この結果形成されたＩｎＰとＴｉの混晶層が、塩酸系のエッチャントを用いたエッチングを阻害するためと考えられる。
【００２０】
また、ＩｎＰと良好な密着性が期待できるＮｉ、Ｃｒ、Ｐｔといった他の金属をＩｎＰから構成したコレクタ層と接するコレクタ電極層に用いた場合についても、ＨＢＴ形成工程における熱処理（最大４００℃）によってＩｎＰ中に拡散することが非特許文献２で報告されている。
【００２１】
以上のことから、ＩｎＰコレクタ層と良好な密着性が得られる金属をコレクタ層と接するコレクタ電極に用いると、コレクタ電極に用いた金属がＩｎＰコレクタ中に拡散し、良好な形状のコレクタ層が得られないことが懸念される。
【先行技術文献】
【非特許文献】
【００２２】
【非特許文献１】A. Thiam et al., "InP HBT Thermal Management by Transferring to High Thermal Conductivity Silicon Substrate", IEEE Electron Device Letters, vol.35, no.10, pp.1010-1012, 2014.
【非特許文献２】L. Persson et al., "Interfacial reaction studies of Cr, Ni, Ti, and Pt metallization on InP", J. Appl. Phys., vol.80, no.6, pp.3346-3354, 1996.
【発明の概要】
【発明が解決しようとする課題】
【００２３】
以上に説明したように、コレクタ層と基板の間にコレクタ電極を挿入したＨＢＴ構造において、ＩｎＰから構成したコレクタ層と接するコレクタ電極を、ＩｎＰと良好な密着性が得られるＴｉに代表される金属を用いた場合に、この金属のコレクタ層への拡散により、良好なコレクタ形状が得られなくなるという問題が生じる。このような異常なコレクタ形状は、高周波特性を向上させるために素子の微細化を進める際に、大きな障害となる可能性がある。
【００２４】
本発明は、以上のような問題点を解消するためになされたものであり、良好な密着性が得られる金属をコレクタ電極に用いても、良好なコレクタ形状が形成できるようにすることを目的とする。
【課題を解決するための手段】
【００２５】
本発明に係るヘテロ接合バイポーラトランジスタは、ＩｎＰよりも熱伝導率が高い放熱基板と、Ｖ族元素がＡｓのみとされたＩＩＩ−Ｖ族化合物半導体から構成されて放熱基板の上に形成された第１コレクタ層と、ＩｎＰから構成されて第１コレクタ層の上に形成された第２コレクタ層と、ＩＩＩ−Ｖ族化合物半導体から構成されて第２コレクタ層の上に形成されたベース層と、ベース層とは異なるＩＩＩ−Ｖ族化合物半導体から構成されてベース層の上に形成されたエミッタ層と、エミッタ層に接続して形成されたエミッタ電極と、ベース層に接続して形成されたベース電極と、放熱基板と第１コレクタ層との間に配置されて第１コレクタ層に接して形成されたコレクタ電極とを備え、第１コレクタ層は、厚さが１〜３０ｎｍの範囲とされ、加えて不純物がドーピングされていない。
【００２６】
上記ヘテロ接合バイポーラトランジスタにおいて、第１コレクタ層は、ＩｎＧａＡｓまたはＩｎＡｌＧａＡｓから構成されていればよい。
【００２７】
上記ヘテロ接合バイポーラトランジスタにおいて、第１コレクタ層を構成するＩＩＩ−Ｖ族化合物半導体は、エネルギーバンド構造が、第２コレクタ層の伝導帯下端と比較して第１コレクタ層の伝導帯下端が、第２コレクタ層の伝導帯下端と同じか低くなる範囲となる組成とされているとよい。
【００２８】
上記ヘテロ接合バイポーラトランジスタにおいて、コレクタ電極の第１コレクタ層に接触する領域は、Ｔｉから構成されているとよい。
【発明の効果】
【００２９】
以上説明したことにより、本発明によれば、良好な密着性が得られる金属をコレクタ電極に用いても、良好なコレクタ形状が形成できるという優れた効果が得られる。
【図面の簡単な説明】
【００３０】
【図１】図１は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタの構成を示す構成図である。
【図２】図２は、本発明の実施の形態におけるＨＢＴにおけるバンドギャップエネルギーの状態を示すエネルギーバンド図である。
【図３Ａ】図３Ａは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図３Ｂ】図３Ｂは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図３Ｃ】図３Ｃは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図３Ｄ】図３Ｄは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図３Ｅ】図３Ｅは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図３Ｆ】図３Ｆは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図３Ｇ】図３Ｇは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図３Ｈ】図３Ｈは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図４】図４は、非特許文献１に示されたＨＢＴの構成を示す構成図である。
【図５】図５は、ＩｎＰ基板上に形成された一般的なＨＢＴの構成を示す構成図である。
【図６】図６は、ＧａＡｓＳｂからなるベース層およびＩｎＰからなるコレクタ層を有するＨＢＴのバンドギャップエネルギーの状態を示すエネルギーバンド図である。
【図７】図７は、図４を用いて説明したＨＢＴの第４金属層３０５をＴｉから構成した場合に製造された状態を模式的に示す断面図である。
【発明を実施するための形態】
【００３１】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態におけるヘテロ接合バイポーラトランジスタ（ＨＢＴ）の構成を示す構成図である。図１では、ＨＢＴの断面を模式的に示している。
【００３２】
このＨＢＴは、放熱基板１０１と、放熱基板１０１の上に形成された第１コレクタ層１０２と、第１コレクタ層１０２の上に形成された第２コレクタ層１０３と、第２コレクタ層１０３の上に形成されたベース層１０４とベース層１０４の上に形成されたエミッタ層１０５とを備える。また、エミッタ層１０５にエミッタキャップ層１０６を介して接続するエミッタ電極１１１と、ベース層１０４に接続するベース電極１１２とを備える。
【００３３】
加えて、このＨＢＴは、放熱基板１０１と第１コレクタ層１０２との間に配置され、第１コレクタ層１０２に接して形成されたコレクタ電極１１３を備える。コレクタ電極１１３は、金属から構成されている。
【００３４】
なお、エミッタキャップ層１０６およびエミッタ層１０５は、第１メサ構造とされ、ベース層１０４，第２コレクタ層１０３，および第１コレクタ層１０２は、第１メサ構造より広い面積の第２メサ構造とされている。第１メサ構造とされているエミッタ層１０５の周囲のベース層１０４の上に、ベース電極１１２が配置されている。
【００３５】
各層は、いわゆるＩｎＰ系のＩＩＩ−Ｖ族化合物半導体から構成され、ベース層１０４とエミッタ層とは、異なる化合物半導体から構成されている。特に、第１コレクタ層１０２は、Ｖ族元素がＡｓのみとされたＩＩＩ−Ｖ族化合物半導体から構成されている。また、第２コレクタ層１０３は、ＩｎＰから構成されている。
【００３６】
例えば、第１コレクタ層１０２は、アンドープのＩｎＧａＡｓまたはＩｎＡｌＧａＡｓから構成されている。第２コレクタ層１０３は、Ｓｉなどのｎ型不純物が導入されたＩｎＰ（ｎ−ＩｎＰ）から構成されている。ベース層１０４は、高濃度にｐ型不純物が導入されたＧａＡｓＳｂ（ｐ+−ＧａＡｓＳｂ）から構成されている。エミッタ層１０５は、ｎ型不純物が導入されたＩｎＰ（ｎ−ＩｎＰ）から構成されている。また、エミッタキャップ層１０６は、高濃度にｎ型不純物が導入されたＩｎＧａＡｓ（ｎ+−ＩｎＧａＡｓ）層から構成されている。
【００３７】
また、コレクタ電極１１３の第１コレクタ層１０２に接触する接触領域１１３ａは、第１コレクタ層１０２に対して良好な密着性が得られる金属から構成されている。このような金属としては、例えばＴｉがある。
【００３８】
なお、図１では、放熱基板１０１の上に１つの素子を示しているが、放熱基板１０１の図示しない領域には、図示しない配線層で接続された他の様々な素子が形成されて集積回路を構成している。
【００３９】
上述したＨＢＴによれば、第１コレクタ層１０２が、Ｔｉなどのコレクタ電極１１３を構成する金属の拡散バリアとなり、コレクタ電極１１３に用いたＴｉなどの金属が、第２コレクタ層１０３へ拡散することを抑制できる。従って、塩酸系のエッチャントを用いた第２コレクタ層１０３の形成においても、良好な形状を得ることができる。
【００４０】
また、第１コレクタ層１０２の層厚は１〜３０ｎｍと非常に薄くするとよい。ＩｎＧａＡｓなどＡｓを含む材料は一般に熱伝導率が低いが、少なくとも３０ｎｍ以下の層厚にすることで、熱伝導率がＩｎＰよりも低い材料からなる第１コレクタ層１０２を挿入したことによる放熱性の悪化を最小限に抑えることができる。また、第１コレクタ層１０２の層厚を１ｎｍにしておけば、第２コレクタ層１０３を形成する際のエッチストップ層として機能させることができ、Ｔｉなどの金属がＩｎＰからなる第２コレクタ層１０３に拡散することも効果的に抑制してくれる。
【００４１】
また、第１コレクタ層１０２は、アンドープのＩＩＩ−Ｖ族化合物半導体から構成するとよい。これによって、図２のエネルギーバンド図に示すように、コレクタ電極１１３近傍の第１コレクタ層１０２の伝導帯下端にポテンシャルスパイクがないショットキーコンタクトが得られる。
【００４２】
また、第１コレクタ層１０２の組成は、図２に示す第１コレクタ層１０２と第２コレクタ層１０３との界面のエネルギーバンド構造において、第２コレクタ層１０３の伝導帯下端と比較して第１コレクタ層１０２の伝導帯下端の位置が、同じか低くなるような組成とするとよい。この構成とすることで、第２コレクタ層１０３側から第１コレクタ層１０２側に対しては伝導帯に障壁が存在しないため、第１コレクタ層１０２を挿入したことによるコレクタ抵抗が増加することはない。
【００４３】
以上示したように、実施の形態におけるＨＢＴによれば、ＩｎＰから構成した第２コレクタ層１０３の形状を損ねることなく、コレクタ接触抵抗を低減することができる。
【００４４】
次に、本発明の実施の形態におけるＨＢＴの製造方法について、図３Ａ〜図３Ｈを用いて説明する。図３Ａ〜図３Ｈは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。図３Ａ〜図３Ｈでは、断面を模式的に示している。
【００４５】
まず、図３Ａに示すように、ＩｎＰからなる成長基板２０１の上に、ＩｎＰ系のＨＢＴを構成する各化合物半導体の層を順次にエピタキシャル成長する。例えば、成長基板２０１の上に、Ｓｉを２×１０19ｃｍ-3程度ドーピングしたｎ+−ＩｎＧａＡｓからなるエミッタキャップ形成層２０２，Ｓｉを１×１０17ｃｍ-3程度ドーピングしたｎ−ＩｎＰからなるエミッタ形成層２０３，Ｃを１×１０19ｃｍ-3程度ドーピングしたｐ+−ＧａＡｓＳｂからなるベース形成層２０４，Ｓｉを１×１０17ｃｍ-3程度ドーピングしたｎ−ＩｎＰ層からなる第２コレクタ形成層２０５、アンドープＩｎＧａＡｓからなる第１コレクタ形成層２０６を、順次に成長して形成する。これらは、例えば、有機金属気相堆積法や分子線エピタキシー法を用いて堆積することで形成すればよい。
【００４６】
各化合物半導体の層は、ＩｎＰからなる成長基板２０１の上に格子整合した状態でエピタキシャル成長されるため、転位や欠陥などの発生が抑制された良質な状態で形成される。
【００４７】
また、第１コレクタ形成層２０６は、Ｉｎ組成を５３％としたＩｎＧａＡｓから構成すれば良い。この構成とすることで、第２コレクタ形成層２０５（第２コレクタ層１０３）と第１コレクタ形成層２０６（第１コレクタ層１０２）との界面において、第２コレクタ形成層２０５に対して第１コレクタ形成層２０６の伝導帯下端は約２００ｍｅＶ低くなる。この結果、第２コレクタ層１０３から第１コレクタ層１０２に向かって伝導帯にエネルギー障壁が生じない状態に形成できるため、第１コレクタ層１０２と第２コレクタ層１０３の間でコレクタ抵抗が生じることはない。
【００４８】
また、第１コレクタ形成層２０６の層厚は例えば１〜３０ｎｍとすればよい。ＩｎＧａＡｓは熱伝導率が約５Ｗ／ｍ／Ｋと、ＩｎＰの熱伝導率６８Ｗ／ｍ／Ｋと比較して低いため、作製されるＨＢＴ放熱性を悪化させる可能性がある。これに対し、第１コレクタ層１０２とする第１コレクタ形成層２０６の層厚が１〜３０ｎｍの範囲であれば、後述するようにコレクタ電極１１３の拡散バリアとしての機能を保ちつつ放熱性の低下を最小限に抑えることができる。
【００４９】
次に、図３Ｂに示すように、第１コレクタ形成層２０６の上に、第１コレクタ電極形成層２０７を形成する。例えば、第１コレクタ電極形成層２０７としては、第１コレクタ形成層２０６に接する側からＴｉ層２０７ａ，Ａｕ層２０７ｂの積層構造として、真空蒸着法やスパッタ法を用いて堆積すればよい。Ｔｉを用いることで、第１コレクタ形成層２０６と第１コレクタ電極形成層２０７との良好な密着性が得られる。
【００５０】
上記構成とすることで、後記するＨＢＴ形成工程において発生する熱や機械的応力によりＨＢＴ素子部が放熱基板から剥離することがない。また、Ａｕはヤング率が低くかつ熱伝導率が高いので、ＨＢＴの放熱性を損なわずに後述する放熱基板と容易に接合させることができる。なお、第１コレクタ電極形成層２０７の第１コレクタ形成層２０６に接する層は、Ｃｒ、Ｎｉ、Ｐｔから構成してもよく、Ｔｉと同様に良好な密着性が得られる。
【００５１】
一方、図３Ｃに示すように、例えばＳｉからなる放熱基板１０１の上に、第２コレクタ電極形成層２２１を形成する。上述同様に、真空蒸着法，スパッタ法などにより放熱基板１０１に接する側からＴｉ層およびＡｕ層を順次に堆積して形成すれば良い。なお、放熱基板１０１の材料としては、ＩｎＰよりも熱伝導率が高く、かつＨＢＴ間の電気的分離を容易にするために、半絶縁性ＩｎＰと同等の絶縁性を有していることが望ましい。例えば、Ｓｉ、ＡｌＮ、ＧａＮ、ＳｉＣ、ダイヤモンドから放熱基板１０１を構成すればよい。
【００５２】
次に、図３Ｄに示すように、成長基板２０１と放熱基板１０１とを、第１コレクタ電極形成層２０７と第２コレクタ電極形成層２２１とを接合することで貼り合わせる。例えば、表面活性化接合法や原子拡散接合法などのウエハ貼り合わせ技術を用い、第１コレクタ電極形成層２０７と第２コレクタ電極形成層２２１とを接合すればよい。実施の形態では、第１コレクタ電極形成層２０７と第２コレクタ電極形成層２２１との接合面は、ともにＡｕから構成されており、容易に接合させることができる。また、いずれの接合方法も、ＩｎＰ系ＨＢＴの最大プロセス温度（４００℃）以下の接合温度とすることが可能である。このため、接合工程で生じる温度負荷による素子形成層の結晶性劣化や、成長基板と放熱基板間の熱膨張係数差に起因する基板の反りが抑制できる。
【００５３】
次に、成長基板２０１を除去する。例えばバックグラインダーを用い、成長基板２０１を研磨して薄くする。次いで、塩酸系のエッチング液を用いたウエットエッチングにより、残っている成長基板２０１を除去してエミッタキャップ形成層２０２を露出させる。このウエットエッチングでは、ＩｎＧａＡｓからなるエミッタキャップ形成層２０２は、ほとんどエッチングされないので、成長基板２０１のみを選択的に除去できる。
【００５４】
以上のことにより、図３Ｅに示すように、放熱基板１０１の上に、第２コレクタ電極形成層２２１，第１コレクタ電極形成層２０７が積層され、第１コレクタ電極形成層２０７の上に、第１コレクタ形成層２０６，第２コレクタ形成層２０５，ベース形成層２０４，エミッタ形成層２０３，およびエミッタキャップ形成層２０２が積層された状態が得られる。
【００５５】
次に、エミッタ形成層２０３の上にエミッタ電極１１１を形成し、この後、エミッタキャップ形成層２０２およびエミッタ形成層２０３をパターニングし、図３Ｆに示すように、エミッタ層１０５およびエミッタキャップ層１０６の第１メサ構造を形成する。
【００５６】
例えば、公知のフォトリソグラフィー技術により、エミッタ電極１１１形成部に開口部を有するリフトオフマスクを形成し、この上より、例えば真空蒸着法により電極材料を堆積する。この後、リフトオフマスクを除去すれば、エミッタ電極１１１が形成できる（リフトオフ法）。
【００５７】
また、エミッタ電極１１１をマスクパターンとし、クエン酸エッチャントでエミッタキャップ形成層２０２をエッチングしてエミッタキャップ層１０６を形成する。次いで、エミッタ電極１１１をマスクパターンとし、塩酸系エッチャントを用いてエミッタ形成層２０３をエッチングしてエミッタ層１０５を形成する。この後、エミッタ電極１１１の形成と同様に、リフトオフ法により、第１メサ構造とされているエミッタ層１０５の周囲のベース形成層２０４の上に、ベース電極１１２を形成する。
【００５８】
次に、ベース形成層２０４および第２コレクタ形成層２０５をパターニングすることで、図３Ｇに示すように、第１メサ構造より広い面積の第２メサ構造のベース層１０４および第２コレクタ層１０３を形成する。クエン酸系エッチャントを用いたベース形成層２０４のエッチングによりベース層１０４を形成し、塩酸系エッチャントを用いた第２コレクタ形成層２０５のエッチングにより第２コレクタ層１０３を形成すればよい。
【００５９】
塩酸系エッチャントはＩｎＧａＡｓをほとんどエッチングしないので、第１コレクタ形成層２０６がエッチングストッパとして働き、容易に第２コレクタ層１０３が形成できる。また、ＩｎＧａＡｓからなる第１コレクタ形成層２０６が第１コレクタ電極形成層２０７との間に配置されているため、第１コレクタ電極形成層２０７からの金属の拡散が抑制されるため、良好な側壁形状の第２コレクタ層１０３が形成できる。
【００６０】
次に、第１コレクタ形成層２０６をパターニングすることで、図３Ｈに示すように、第１コレクタ層１０２を形成する。例えば、クエン酸系エッチャントを用い、第１コレクタ形成層２０６をエッチングすればよい。Ｔｉなどの第１コレクタ電極形成層２０７を構成する金属が第１コレクタ形成層２０６に拡散していても、クエン酸系エッチャントを用いた上記エッチングによれば、凹凸等なく良好な側壁形状の第１コレクタ層１０２が形成できる。
【００６１】
以上のようにして素子部を形成した後、公知のリソグラフィー技術およびドライエッチング技術により、第１コレクタ電極形成層２０７，第２コレクタ電極形成層２２１をパターニングすることで、図１に示すように、コレクタ電極１１３を形成する。コレクタ電極１１３を形成することで、この周囲の放熱基板１０１が露出した状態となる。放熱基板１０１は、絶縁性を有する材料から構成されているので、上述したように金属積層構造１２０を形成することで、ＨＢＴとなる各素子部の間は電気的に分離される。
【００６２】
以上に説明したように、本発明では、Ｖ族元素がＡｓのみとされたＩＩＩ−Ｖ族化合物半導体から構成されて放熱基板の上に形成された第１コレクタ層、およびＩｎＰから構成されて第１コレクタ層の上に形成された第２コレクタ層からコレクタを構成し、放熱基板と第１コレクタ層との間に、第１コレクタ層に接してコレクタ電極を備えるようにした。この結果、コレクタ電極を構成する金属の拡散が第１コレクタ層で抑制されるようになり、良好な密着性が得られる金属をコレクタ電極に用いても、良好なコレクタ形状が形成できる。
【００６３】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、超高速集積回路を実現する上で有望なｎｐｎ型ＩｎＰ／ＧａＡｓＳｂ系ＨＢＴについて詳細に述べたが、同様な効果は、他のＨＢＴに対しても有効である。
【符号の説明】
【００６４】
１０１…放熱基板、１０２…第１コレクタ層、１０３…第２コレクタ層、１０４…ベース層、１０５…エミッタ層、１０６…エミッタキャップ層、１１１…エミッタ電極、１１２…ベース電極、１１３…コレクタ電極、１１３ａ…接触領域。
【図１】
0006348451.tif 000002
【図２】
0006348451.tif 000003
【図３Ａ】
0006348451.tif 000004
【図３Ｂ】
0006348451.tif 000005
【図３Ｃ】
0006348451.tif 000006
【図３Ｄ】
0006348451.tif 000007
【図３Ｅ】
0006348451.tif 000008
【図３Ｆ】
0006348451.tif 000009
【図３Ｇ】
0006348451.tif 000010
【図３Ｈ】
0006348451.tif 000011
【図４】
0006348451.tif 000012
【図５】
0006348451.tif 000013
【図６】
0006348451.tif 000014
【図７】
0006348451.tif 000015