(57)【特許請求の範囲】
【請求項１】
直列に接続した複数の上側スイッチング素子と、直列に接続した複数の下側スイッチング素子とを備え、前記複数の上側スイッチング素子と前記複数の下側スイッチング素子とが直列に接続したレグと、前記複数の上側スイッチング素子と前記複数の下側スイッチング素子との接続部から交流負荷へ供給される出力電力を検出する電力検出部と、を含む変換器回路と、
電圧指令の振幅に対応して設定される複数の等価キャリア周波数を有するテーブルと、外部から入力された電流指令に基づく電圧指令の振幅を演算し、前記テーブルから前記電圧指令の振幅に対応する等価キャリア周波数を読み出し、前記等価キャリア周波数を用いてキャリア信号を生成するキャリア生成部と、前記キャリア信号を用いて前記電圧指令をＰＷＭ変調し、各スイッチング素子へ出力する比較部と、を備えた制御回路と、を含むことを特徴とするインバータ装置。
【請求項２】
前記テーブルは、歪指標が極小値となる前記キャリア信号の等価キャリア周波数を、前記電圧指令の振幅毎に格納していることを特徴とする請求項１記載のインバータ装置。
【請求項３】
前記制御回路は、前記電力検出部で検出された前記変換器回路の出力電力をベクトル値に変換するベクトル変換部と、前記ベクトル変換部で演算されたベクトル値が前記電流指令に追従するように前記電圧指令を生成する電流制御部と、前記スイッチング素子のデッドタイムにより生じる電圧誤差の値に基づいて前記電圧指令を補償するオブザーバと、補償後の電圧指令を各相電圧へと変換する逆ベクトル変換部と、を更に備え、
前記テーブルは、前記オブザーバを用いたときに歪指標が極小値となる前記キャリア信号の等価キャリア周波数を、前記電圧指令の振幅毎に格納していることを特徴とする請求項１記載のインバータ装置。
【請求項４】
前記オブザーバのオブザーバゲインは、電気角基本周波数或いは基本周波数に比例する値に設定されることを特徴とする請求項３記載のインバータ装置。
【請求項５】
請求項１乃至４のいずれかに記載のインバータ装置と、
前記変換器回路から供給される交流電力により動作する前記交流負荷としてのモータと、
前記変換器回路へ直流電力を供給するとともに、前記変換器回路を介して前記モータが発電する電気エネルギーを充電する直流電源と、
前記モータの動力により駆動される車軸と、を備えたことを特徴とする車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、インバータ装置および車両に関する。
【背景技術】
【０００２】
インバータはマルチレベル化により、損失の低減や素子耐圧の低減、電流脈動の低減など、様々な効果が期待されている。これはモータ駆動においても同様であり、モータの駆動電流の脈動の低減によるモータ損失の低減、インバータとモータの総合損失の最小化などの研究も行われている。また、マルチレベルのインバータを用いることにより、モータの制御性能の改善に対する効果も期待されている。
【０００３】
例えば、インバータにおいて素子のスイッチングの際にはデッドタイムを設け、直流短絡を防ぐ方法を適用するのが一般的であるが、デッドタイムによる電圧誤差と零電流クランプ現象により、モータの出力電流波形が歪むことが知られている。これらの歪みは電気角周波数の６の倍数で現れ、電流脈動を増大させる原因となる。電流脈動の増大はトルク脈動（トルクリプル）を増大させ、モータの制御性能を悪化させる原因となる。
【０００４】
また、電流起因のトルクリプルはモータの動作が低速度低電流であるとき大きくなる傾向がある。これは、モータが低速度低電流で動作しているときには、インバータのスイッチング素子を制御するＰＷＭ（pulse width modulation）のパルスに対するデッドタイムの時間比率が大きくなるためである。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】T. Murai, T. Watanabe, and H. Iwasaki ‘’Waveform Distortion and Correction Circuit for PWM Inverters with Switching Lag-Times,” IEEE Transactions on Ind. Appl. Vol. IA-23, No.5 1987
【非特許文献２】伊東ら「ベクトル制御における外乱オブザーバを用いたデッドタイム誤差補償手法の解析」，平成１９年電気学会産業応用部門大会，1-5
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施形態は、上記事情を鑑みて成されたものであって、モータのトルクリプルを抑制し、運転効率を改善するインバータ装置および車両を提供することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態によるインバータ装置は、直列に接続した複数の上側スイッチング素子と、直列に接続した複数の下側スイッチング素子とを備え、前記複数の上側スイッチング素子と前記複数の下側スイッチング素子とが直列に接続したレグと、前記複数の上側スイッチング素子と前記複数の下側スイッチング素子との接続部から交流負荷へ供給される出力電力を検出する電力検出部と、を含む変換器回路と、電圧指令の振幅に対応して設定される複数の等価キャリア周波数を有するテーブルと、外部から入力された電流指令に基づく電圧指令の振幅を演算し、前記テーブルから前記電圧指令の振幅に対応する等価キャリア周波数を読み出し、前記等価キャリア周波数を用いてキャリア信号を生成するキャリア生成部と、前記キャリア信号を用いて前記電圧指令をＰＷＭ変調し、各スイッチング素子へ出力する比較部と、を備えた制御回路と、を含む。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１実施形態に係るインバータ装置および車両の構成例を模式的に表すブロック図である。
【図２】図２は、第１実施形態に係るインバータ装置の制御回路の動作の一例を説明する図である。
【図３Ａ】図３Ａは、第１実施形態に係るゲート駆動装置における、スイッチング素子のデッドタイムのインバータの出力に対する影響の一例を模式的に表す図である。
【図３Ｂ】図３Ｂは、第１実施形態に係るゲート駆動装置における、スイッチング素子のデッドタイムのインバータの出力に対する影響の他の例を模式的に表す図である。
【図４】図４は、２レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。
【図５】図５は、３レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。
【図６】図６は、４レベル回路における等価キャリア周波数の比と歪指標との関係の一例を複数の変調率について示した図である。
【図７】図７は、第３実施形態に係るインバータ装置の構成例を模式的に表すブロック図である。
【図８】図８は、オブザーバを用いた際の、２レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。
【図９】図９は、オブザーバを用いた際の、３レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。
【図１０】図１０は、オブザーバを用いた際の、４レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。
【図１１】図１１は、第３実施形態のインバータ装置においてキャリア信号を生成する動作の一例を説明するフローチャートである。
【図１２】図１２は、第３実施形態のインバータ装置においてキャリア信号を生成する動作の他の例を説明するフローチャートである。
【発明を実施するための形態】
【０００９】
以下に、実施形態のインバータ装置および車両について図面を参照して詳細に説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【００１０】
図１は、第１実施形態に係るインバータ装置および車両の構成例を模式的に表すブロック図である。
本実施形態の車両は、インバータ装置と、直流負荷としての直流電源３０と、交流負荷としてモータ４０と、モータ４０の動力により駆動される車軸と、を備えている。本実施形態のインバータ装置は、変換器回路１０と、制御回路２０と、を備え、直流電源３０と、モータ４０とに接続されている。
【００１１】
インバータ装置は、例えば、コネクタなどを介して直流電源３０及び負荷４０に着脱自在に接続される。なお、本明細書において、「接続」には、直接接触して接続される場合の他に、他の導電性部材などを介して電気的に接続される場合も含むものとする。また、トランスなどを介して磁気的に結合している場合も、「接続」に含むものとする。
【００１２】
直流電源３０は、直流電力をインバータ装置に供給する。直流電源３０は、例えば、系統電力を整流して安定電力を生成するものであっても良く、２次電池やキャパシタなどの蓄電手段であってもよい。直流電源３０は、例えば、ガスタービンエンジンなどでもよい。直流電源３０は、直流電力を供給可能な任意の電源であれば上記以外のものでも構わない。直流電源３０が蓄電手段である場合には、後述するインバータＩＮＶを介してモータ４０が発電する電力を蓄電可能である。
【００１３】
モータ４０は、電気エネルギーを駆動エネルギーへと変換させ、モータ４０の主軸を回転させる部分である。モータ４０は、例えば、永久磁石を使用した永久磁石（ＰＭ）モータであってもよく、永久磁石のないリラクタンスモータであってもよい。モータ４０は、電力を動力に変換する任意のモータであれば上記以外のものでも構わない。本実施形態では、モータ４０は、例えば、３相のＰＭモータである。
【００１４】
インバータ装置は、直流電源３０から供給される直流電力をモータ４０に対応した交流電力に変換し、変換後の交流電力をモータ４０に出力する。インバータ装置は、有効電力又は有効電力と無効電力とをモータ４０に出力する。インバータ装置は、いわゆるモータドライバ、可変電圧可変周波数（ＶＶＶＦ）インバータである。インバータ装置の出力する交流電力の電圧は、例えば、４８Ｖ（実効値）あるいは１００Ｖ（実効値）である。インバータ装置の出力する交流電力の周波数は、例えば、０Ｈｚ以上５００Ｈｚ以下で可変である。
【００１５】
変換器回路１０は、インバータＩＮＶと、電力検出部１２Ｕ〜１２Ｗと、を含む。  
インバータＩＮＶの直流ラインは、直流電源３０に接続されている。インバータＩＮＶの交流ラインは、モータ４０に接続されている。インバータＩＮＶは、直流電源３０から供給される直流電力を交流電力に変換する。本実施形態では、インバータＩＮＶは、直流電源３０から供給される直流電力をモータ４０に対応した交流電力に変換する３相交流インバータである。
【００１６】
電力検出部１２Ｕ〜１２Ｗは、変換器回路１０の出力電力を検出する。電力検出部１２Ｕ〜１２Ｗは、電圧検出器と、電流検出器と、を含む。電圧検出器は、変換器回路１０の出力電圧を検出する。電流検出器は、インバータＩＮＶとモータ４０との間に接続された交流ラインの出力電流を検出する。例えば、インバータＩＮＶが三相インバータである場合には、電圧検出器が三相交流電力の各相の出力電圧を検出し、電流検出器が三相交流電力の各相の出力電流を検出する。電圧検出器及び電流検出器は、制御回路２０に接続されている。電圧検出器は、検出した出力電圧を制御回路２０に供給する。電流検出器は、検出した出力電流を制御回路に供給する。すなわち、電力検出部１２Ｕ〜１２Ｗは、制御回路２０に接続され、検出した出力電力を制御回路２０に入力する。
【００１７】
この例では、電力検出部１２Ｕ〜１２Ｗが、電圧検出器と電流検出器とを含んでいるが、これに限定されるものではない。例えば、電力検出部１２Ｕ〜１２Ｗは、電圧検出器と電流検出器との少なくとも一方を含んでいればよい。すなわち、電力検出部１２Ｕ〜１２Ｗは、変換器回路１０の出力電圧及び変換器回路１０の出力電流の少なくとも一方を、交流ラインの出力電力の情報として検出すればよい。なお、本実施形態では、３相の出力電力を検出しているが、少なくとも２相の出力検出を行えばよい。
【００１８】
インバータＩＮＶは、高電位入力端子１０ａと、低電位入力端子１０ｂと、複数のレグＬＧ１、ＬＧ２、ＬＧ３と、を含む。高電位入力端子１０ａは、直流電源３０の陽極に接続される。低電位入力端子１０ｂは、直流電源３０の陰極に接続される。インバータＩＮＶは、各入力端子１０ａ、１０ｂを介して直流電源３０と電気的に接続される。直流電源３０から供給される直流電力は、各入力端子１０ａ、１０ｂ間に入力される。
【００１９】
本実施形態において、インバータＩＮＶは、第１レグＬＧ１と第２レグＬＧ２と第３レグＬＧ３との３つのレグを含む。  
第１レグＬＧ１は、第１上側アームＵＡ１と第１下側アームＬＡ１との２つのアームを含む。第１上側アームＵＡ１は、高電位入力端子１０ａに接続される。第１下側アームＬＡ１は、第１上側アームＵＡ１と低電位入力端子１０ｂとの間に接続される。
【００２０】
第２レグＬＧ２は、第２上側アームＵＡ２と第２下側アームＬＡ２との２つのアームを含む。第２上側アームＵＡ２は、高電位入力端子１０ａに接続される。第２下側アームＬＡ２は、第２上側アームＵＡ２と低電位入力端子１０ｂとの間に接続される。
【００２１】
第３レグＬＧ３は、第３上側アームＵＡ３と第３下側アームＬＡ３との２つのアームを含む。第３上側アームＵＡ３は、高電位入力端子１０ａに接続される。第３下側アームＬＡ３は、第３上側アームＵＡ３と低電位入力端子１０ｂとの間に接続される。
【００２２】
第１レグＬＧ１、第２レグＬＧ２、第３レグＬＧ３の夫々は、各入力端子１０ａ、１０ｂの間（直流ライン間）に並列に接続される。なお、各レグＬＧ１、ＬＧ２、ＬＧ３において、「上側」及び「下側」は、上下方向の配置を意味するものではない。各レグＬＧ１、ＬＧ２、ＬＧ３において、「上側」とは、入力された直流電力の電位の高い側を意味し、「下側」とは、入力された直流電力の電位の低い側を意味する。各上側アームＵＡ１、ＵＡ２、ＵＡ３は、換言すれば、高電位側のアームである。各下側アームＬＡ１、ＬＡ２、ＬＡ３は、換言すれば、低電位側のアームである。
【００２３】
本実施形態では、インバータＩＮＶは、３レグ６アームの、いわゆる三相インバータである。インバータＩＮＶは、直流電力を三相交流電力に変換する。したがって、変換器回路１０の出力電力（又はインバータ装置の出力電力）は、三相交流電力である。変換器回路１０の出力電力は、モータ４０の構成に応じて設定すればよい。
【００２４】
第１レグＬＧ１の第１上側アームＵＡ１は、第１上側スイッチング素子Ｕ１と、第２上側スイッチング素子Ｕ２と、第３上側スイッチング素子Ｕ３とを含む。第１上側スイッチング素子Ｕ１は、各入力端子１０ａ、１０ｂの間に接続されている。第２上側スイッチング素子Ｕ２は、第１上側スイッチング素子Ｕ１と高電位入力端子１０ａとの間に接続されている。第３上側スイッチング素子Ｕ３は、第２上側スイッチング素子Ｕ２と高電位入力端子１０ａとの間に接続される。
【００２５】
第１レグＬＧ１の第１下側アームＬＡ１は、第１下側スイッチング素子Ｘ１と、第２下側スイッチング素子Ｘ２と、第３下側スイッチング素子Ｘ３と、を含む。第１下側スイッチング素子Ｘ１は、第１上側スイッチング素子Ｕ１と低電位入力端子１０ｂとの間に接続されている。第２下側スイッチング素子Ｘ２は、第１下側スイッチング素子Ｘ１と低電位入力端子１０ｂとの間に接続されている。第３下側スイッチング素子Ｘ３は、第２下側スイッチング素子Ｘ２と低電位入力端子１０ｂとの間に接続されている。
【００２６】
また、第１レグＬＧ１は、第１電荷蓄積素子ＣＵ１と、第２電荷蓄積素子ＣＵ２と、を含む。第１電荷蓄積素子ＣＵ１の一端は、第１上側スイッチング素子Ｕ１と第２上側スイッチング素子Ｕ２との間に接続される。第１電荷蓄積素子ＣＵ１の他端は、第１下側スイッチング素子Ｘ１と第２下側スイッチング素子Ｘ２との間に接続される。第２電荷蓄積素子ＣＵ２の一端は、第２上側スイッチング素子Ｕ２と第３上側スイッチング素子Ｕ３との間に接続される。第２電荷蓄積素子ＣＵ２の他端は、第２下側スイッチング素子Ｘ２と第３下側スイッチング素子Ｘ３との間に接続される。
【００２７】
第２レグＬＧ２の第２上側アームＵＡ２は、第１上側スイッチング素子Ｖ１と、第２上側スイッチング素子Ｖ２と、第３上側スイッチング素子Ｖ３とを含む。第１上側スイッチング素子Ｖ１は、各入力端子１０ａ、１０ｂの間に接続されている。第２上側スイッチング素子Ｖ２は、第１上側スイッチング素子Ｖ１と高電位入力端子１０ａとの間に接続されている。第３上側スイッチング素子Ｖ３は、第２上側スイッチング素子Ｖ２と高電位入力端子１０ａとの間に接続される。
【００２８】
第２レグＬＧ２の第２下側アームＬＡ２は、第１下側スイッチング素子Ｙ１と、第２下側スイッチング素子Ｙ２と、第３下側スイッチング素子Ｙ３とを含む。第１下側スイッチング素子Ｙ１は、第１上側スイッチング素子Ｖ１と低電位入力端子１０ｂとの間に接続されている。第２下側スイッチング素子Ｙ２は、第１下側スイッチング素子Ｙ１と低電位入力端子１０ｂとの間に接続されている。第３下側スイッチング素子Ｙ３は、第２下側スイッチング素子Ｙ２と低電位入力端子１０ｂとの間に接続されている。
【００２９】
また、第２レグＬＧ２は、第１電荷蓄積素子ＣＶ１と、第２電荷蓄積素子ＣＶ２とを含む。第１電荷蓄積素子ＣＶ１の一端は、第１上側スイッチング素子Ｖ１と第２上側スイッチング素子Ｖ２との間に接続される。第１電荷蓄積素子ＣＶ１の他端は、第１下側スイッチング素子Ｙ１と第２下側スイッチング素子Ｙ２との間に接続される。第２電荷蓄積素子ＣＶ２の一端は、第２上側スイッチング素子Ｖ２と第３上側スイッチング素子Ｖ３との間に接続される。第２電荷蓄積素子ＣＶ２の他端は、第２下側スイッチング素子Ｙ２と第３下側スイッチング素子Ｙ３との間に接続される。
【００３０】
第３レグＬＧ３の第３上側アームＵＡ３は、第１上側スイッチング素子Ｗ１と、第２上側スイッチング素子Ｗ２と、第３上側スイッチング素子Ｗ３とを含む。第１上側スイッチング素子Ｗ１は、各入力端子１０ａ、１０ｂの間に接続されている。第２上側スイッチング素子Ｗ２は、第１上側スイッチング素子Ｗ１と高電位入力端子１０ａとの間に接続されている。第３上側スイッチング素子Ｗ３は、第２上側スイッチング素子Ｗ２と高電位入力端子１０ａとの間に接続される。
【００３１】
第３レグＬＧ３の第３下側アームＬＡ３は、第１下側スイッチング素子Ｚ１と、第２下側スイッチング素子Ｚ２と、第３下側スイッチング素子Ｚ３とを含む。第１下側スイッチング素子Ｚ１は、第１上側スイッチング素子Ｗ１と低電位入力端子１０ｂとの間に接続されている。第２下側スイッチング素子Ｚ２は、第１下側スイッチング素子Ｚ１と低電位入力端子１０ｂとの間に接続されている。第３下側スイッチング素子Ｚ３は、第２下側スイッチング素子Ｚ２と低電位入力端子１０ｂとの間に接続されている。
【００３２】
また、第３レグＬＧ３は、第１電荷蓄積素子ＣＷ１と、第２電荷蓄積素子ＣＷ２とを含む。第１電荷蓄積素子ＣＷ１の一端は、第１上側スイッチング素子Ｗ１と第２上側スイッチング素子Ｗ２との間に接続される。第１電荷蓄積素子ＣＷ１の他端は、第１下側スイッチング素子Ｚ１と第２下側スイッチング素子Ｚ２との間に接続される。第２電荷蓄積素子ＣＷ２の一端は、第２上側スイッチング素子Ｗ２と第３上側スイッチング素子Ｗ３との間に接続される。第２電荷蓄積素子ＣＷ２の他端は、第２下側スイッチング素子Ｚ２と第３下側スイッチング素子Ｚ３との間に接続される。
【００３３】
第１電荷蓄積素子ＣＵ１、ＣＶ１、ＣＷ１の夫々には、例えば、コンデンサが用いられる。第１電荷蓄積素子ＣＵ１、ＣＶ１、ＣＷ１の夫々は、例えば、フライングキャパシタと呼ばれる。すなわち、インバータＩＮＶは、いわゆるフライングキャパシタ回路方式のインバータである。
【００３４】
インバータＩＮＶでは、アームＵＡ１、ＵＡ２、ＵＡ３、ＬＡ１、ＬＡ２、ＬＡ３のそれぞれに、３つのスイッチング素子が直列に接続されている。第２電荷蓄積素子ＣＵ２は、直流電源３０と第１電荷蓄積素子ＣＵ１との中間の電圧を生じさせる。第１電荷蓄積素子ＣＵ１は、第２電荷蓄積素子ＣＵ２と基準電位との中間の電圧を生じさせる。同様に、第２電荷蓄積素子ＣＶ２は、直流電源３０と第１電荷蓄積素子ＣＶ１との中間の電圧を生じさせる。第１電荷蓄積素子ＣＶ１は、第２電荷蓄積素子ＣＶ２と基準電位との中間の電圧を生じさせる。同様に、第３電荷蓄積素子ＣＷ２は、直流電源３０と第１電荷蓄積素子ＣＷ１との中間の電圧を生じさせる。第１電荷蓄積素子ＣＷ１は、第２電荷蓄積素子ＣＷ２と基準電位との中間の電圧を生じさせる。このため、各電荷蓄積素子ＣＵ１、ＣＵ２、ＣＶ１、ＣＶ２、ＣＷ１、ＣＷ２は、中間コンデンサと呼ばれる場合もある。
【００３５】
これにより、インバータＩＮＶでは、各レグで３レベル、これに基準電位のレベルを加えた計４レベルに出力電圧のレベルを変化させることができる。すなわち、インバータＩＮＶは、各相４レベルのマルチレベルインバータである。
なお、アームＵＡ１、ＵＡ２、ＵＡ３、ＬＡ１、ＬＡ２、ＬＡ３の夫々に設けられるスイッチング素子の数は、２つでもよいし、４つ以上でもよい。インバータＩＮＶから出力される各相の電圧のレベルは、３レベルでもよいし、５レベル以上でもよい。
【００３６】
このように、出力電圧のレベルを４レベルに変化させるインバータＩＮＶを用いた場合、一素子あたりのスイッチング周波数を一定とした場合、出力される電圧の周波数（等価キャリア周波数）は２レベル出力の場合に比べて、各相で（レベル数―１）倍の３倍となる。
【００３７】
一方で、各スイッチング時のデッドタイムによる電圧誤差の値は、レベル数を上げることにより１／３と小さくなるが、等価キャリア周波数が３倍高くなっているために、デッドタイムの出現頻度が３倍となる。そのため、デッドタイムによる電圧誤差平均値は、２レベルの場合と比較して変わらない。この観点から、等価キャリア周波数を低くして使用すれば、デッドタイム電圧誤差の値を小さくすることができる。言い換えれば、レベル数を上げる代わりに、一素子あたりのスイッチング周波数を下げて使用することができ、デッドタイム電圧誤差平均値そのものを小さくできる。
【００３８】
インバータＩＮＶは、各第１上側スイッチング素子Ｕ１、Ｖ１、Ｗ１と、各第２上側スイッチング素子Ｕ２、Ｖ２、Ｗ２と、各第１下側スイッチング素子Ｘ１、Ｙ１、Ｚ１と、各第２下側スイッチング素子Ｘ２、Ｙ２、Ｚ２と、各第１電荷蓄積素子ＣＵ１、ＣＶ１、ＣＷ１を少なくとも含んでいればよい。各アームＵＡ１、ＵＡ２、ＵＡ３、ＬＡ１、ＬＡ２、ＬＡ３に３つ以上のスイッチング素子を設ける場合には、インバータに複数の電荷蓄積素子が設けられる。電荷蓄積素子の数は、各アームＵＡ１、ＵＡ２、ＵＡ３、ＬＡ１、ＬＡ２、ＬＡ３のスイッチング素子の数から１を引いた値である。各電荷蓄積素子の一端は、上側アームの隣り合う２つのスイッチング素子の接続点に接続される。各電荷蓄積素子の他端は、下側アームの隣り合う２つのスイッチング素子の接続点に接続される。
【００３９】
インバータＩＮＶでは、第１上側アームＵＡ１と第１下側アームＬＡ１との接続点、及び、第２上側アームＵＡ２と第２下側アームＬＡ２との接続点、第３上側アームＵＡ３と第３下側アームＬＡ３との接続点が、交流出力点となる。換言すれば、第１上側スイッチング素子Ｕ１と第１下側スイッチング素子Ｘ１との接続点、及び、第１上側スイッチング素子Ｖ１と第１下側スイッチング素子Ｙ１との接続点、及び、第１上側スイッチング素子Ｗ１と第１下側スイッチング素子Ｚ１との接続点が、交流出力点となる。
【００４０】
各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３には、例えば、自己消弧型の素子が用いられる。より具体的には、例えば、ＧＴＯ（Gate Turn-Off thyristor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field-Effect Transistor）などが用いられる。
【００４１】
各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３は、一対の主電極と、各主電極間に流れる電流を制御する制御電極と、を含む。制御電極は、例えば、ゲート電極である。各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３は、各主電極において直列に接続される。
【００４２】
各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３は、制御電極に印加される電圧に応じて、オン状態とオフ状態とに変化する。各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３は、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３は、例えば、第１電圧を制御電極に印加した時にオン状態になる。各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３は、第１電圧よりも低い第２電圧を制御電極に印加した時、または、制御電極に電圧を印加していない時に、オフ状態になる。オフ状態は、各主電極間に実質的に電流が流れない状態である。オフ状態は、例えば、インバータでの電力変換に影響を与えない範囲の微弱な電流が各主電極間に流れる状態でもよい。換言すれば、オン状態は、各主電極間に電流が流れる第１状態である。オフ状態は、各主電極間に流れる電流が、第１状態よりも低い第２状態である。本実施形態において、各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３は、ノーマリオフ型である。なお、各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３は、ノーマリオン型でもよい。
【００４３】
また、各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３には、ダイオードが接続されている。各ダイオードは、各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３のそれぞれの各主電極に対して並列に接続される。また、各ダイオードの順方向は、各主電極間に流れる電流の方向に対して逆向きに設定される。すなわち、各ダイオードは、いわゆる還流ダイオードである。なお、各ダイオードは寄生ダイオードであっても構わない。
【００４４】
なお、変換器回路１０は、例えば、ノイズカットフィルタやトランスなどを、さらに含んでもよい。ノイズカットフィルタは、例えば、直流電源３０とインバータＩＮＶとの間に設けられ、直流電源３０から供給される直流電力に含まれるノイズを抑制する。トランスは、例えば、変換器回路１０とモータ４０との間に設けられ、変換器回路１０から出力された交流電力を変圧する。
【００４５】
制御回路２０は、インバータＩＮＶの各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３に接続されている。より具体的には、制御回路２０は、各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３のそれぞれの制御電極に接続されている。制御回路２０は、各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３のオン・オフを制御する。制御回路２０は、例えば、各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３の制御電極に制御信号を入力し、制御信号の電圧を変化させることによって、各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３のオン・オフを制御する。制御信号は、いわゆるゲート信号である。これにより、制御回路２０は、直流電力をモータ部に応じた電圧及び周波数の交流電力に変換する。
【００４６】
制御回路２０は、例えば、ＣＰＵやＭＰＵなどのプロセッサである。制御回路２０は、例えば、メモリＭから所定のプログラムを読み出し、そのプログラムを逐次処理することによって、インバータ装置の各部を統括的に制御する。制御回路２０は、具体的には、インバータＩＮＶが直流電力から交流電力へ変換する動作を制御する。プログラムを記憶したメモリＭは、制御回路２０内に設けてもよいし、制御回路２０と別に設け、制御回路２０に接続してもよい。なお、制御回路２０は、上記の構成に限定されるものではなく、以下に説明する機能がハードウエアにより実現されてもよくソフトウエアにより実現されてもよく、ハードウエアとソフトウエアとの組み合わせにより実現されてもよい。
【００４７】
制御回路２０は、交流値検出部２７と、ｄｑ変換部２１と、非干渉制御部２２と、電流制御部２３ｄ、２３ｑと、速度制御部２４と、逆ｄｑ変換部２５と、比較部２６と、キャリア生成部２８と、メモリＭと、を含む。
【００４８】
交流値検出部２７は、ｄｑ変換部２１の前段に配置されている。交流値検出部は、電力検出部１２Ｕ〜１２Ｗで検出された変換器回路１０の出力電力が入力される。交流値検出部には、例えば、電圧検出部で検出された変換器回路１０の出力電圧、及び、電流検出部で検出された変換器回路１０の出力電流の少なくとも一方が入力される。交流値検出部は、検出された変換器回路１０の出力電力の交流値を検出する。交流値検出部は、例えば、変換器回路１０の出力電力の周波数及び振幅の最大値を交流値として取得する。主回路部（交流ライン）の出力電力の交流値は、変換器回路１０の出力電流の交流値である。なお、出力電力の交流値は変換器回路１０の出力電圧の交流値でもよい。
【００４９】
ｄｑ変換部２１は、ベクトル変換部であって、交流値検出部で検出された出力電流の交流値を基に、変換器回路１０の３相出力電流をベクトル値であるｄ軸電流とｑ軸電流に変換し、直流電流として扱う。通常、有効電力分がｑ軸上に変換される。すなわち、ｄｑ変換部２１は、出力電流の有効分と無効分とに変換し、直流換算値を算出する。
【００５０】
電流制御部２３ｄ、２３ｑは、ｄｑ変換部２１で得られたｄ軸電流とｑ軸電流とを所望の電流値に追従させるための制御を行う。電流制御部２３ｄ、２３ｑは、例えば、各軸電流の指令値ｉｄ＊、ｉｑ＊と、応答値との差分を取り、ＰＩ制御を行うＰＩ制御器を含む。このときの制御対象は各軸のインダクタンス、抵抗であり、制御量は各軸の電圧となる。すなわち、ＰＩ制御器の出力は電圧次元である。電流制御部２３ｄ、２３ｑの出力値には、非干渉制御部２２の出力値が加算或いは減算され、ｄｑ軸間の干渉を取り除くための非干渉制御が用いられる。
【００５１】
速度制御部２４は、電流制御部２３ｑのアウターループに用いられ、速度指令値ωｍ＊と速度応答値ω（ｄ／ｄｔ・θ）との差をＰＩ制御器に入力して電流指令値を生成する。この制御出力はｑ軸の電流指令値ｉｑ＊となり、電流制御部２３ｑへ供給される。速度応答値は速度センサなどにより直接計測してもいし、エンコーダやホールセンサ等から得られる回転角情報θを微分してもよい。
【００５２】
逆ｄｑ変換部２５は、逆ベクトル変換部であって、電流制御部２３ｄ、２３ｑで生成された電圧指令値をＵＶＷの３相交流の電圧指令値νｕ＊、νｖ＊、νｗ＊に逆変換する。すなわち逆ｄｑ変換部２５の出力が３相インバータＩＮＶの電圧指令値νｕ＊、νｖ＊、νｗ＊となる。なお、３相に変換された電圧指令値は変調波と呼ばれることもある。また、変調波の振幅を変調率と呼ぶこともある。
【００５３】
キャリア生成部２８は、電圧指令値νｕ＊、νｖ＊、νｗ＊を受信し、後述するように、変調率に基づいて、キャリア信号の等価キャリア周波数が２レベル回路のキャリア周波数と同程度（例えば１０ｋＨｚ以上５０ｋＨｚ以下）となるように設定する。例えば、一スイッチング素子のキャリア信号の周波数を一定とする場合、キャリア生成部２８は、等価キャリア周波数を（レベル数―１）で除した値をキャリア信号の周波数とする。
【００５４】
比較部２６は、逆ｄｑ変換部２５から出力された３相の電圧指令値νｕ＊、νｖ＊、νｗ＊と、キャリア信号とを受信する。比較部２６は、各相の電圧指令値νｕ＊、νｖ＊、νｗ＊と、各相のキャリア信号とを比較して、各相のスイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３の制御信号（ゲート信号）を変換器回路１０へ出力する。
【００５５】
図２は、第１実施形態に係るインバータ装置の制御回路の動作の一例を説明する図である。  
制御回路２０の比較部２６は、キャリア信号ＣＳ１〜ＣＳ３と変調波ＭＷとを基に、各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３がオン又はオフする動作を制御する制御信号を生成する。
【００５６】
図２（ａ）では、第１レグＬＧ１の各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３の制御に用いられるキャリア信号ＣＳ１〜ＣＳ３及び変調波ＭＷの一例を表している。変調波ＭＷは、各レグＬＧ１、ＬＧ２、ＬＧ３毎に設定され、本実施形態では、３つの変調波ＭＷが設定される。
【００５７】
キャリア信号は、各レグＬＧ１、ＬＧ２、ＬＧ３において、各上側スイッチング素子Ｕ１〜Ｕ３、Ｖ１〜Ｖ３、Ｗ１〜Ｗ３毎、または、各下側スイッチング素子Ｘ１〜Ｘ３、Ｙ１〜Ｙ３、Ｚ１〜Ｚ３毎に設定される。すなわち、本実施形態では、９つのキャリア信号が設定される。なお、第１レグＬＧ１の各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３に設定されたキャリア信号を、第２レグＬＧ２の各スイッチング素子Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、第３レグＬＧ３の各スイッチング素子Ｗ１〜Ｗ３、Ｚ１〜Ｚ３に共通に用いることもできる。従って、本実施形態において、少なくとも３種類のキャリア信号を用意すればよい。
【００５８】
キャリア信号ＣＳ１は、第１上側スイッチング素子Ｕ１の制御に用いられるキャリア信号の一例である。キャリア信号ＣＳ２は、第２上側スイッチング素子Ｕ２の制御に用いられるキャリア信号の一例である。キャリア信号ＣＳ３は、第３上側スイッチング素子Ｕ３の制御に用いられるキャリア信号の一例である。
【００５９】
図２（ｂ）は、変調波ＭＷ及びキャリア信号ＣＳ１を基に生成される第１上側スイッチング素子Ｕ１の制御信号の一例である。  
図２（ｃ）は、変調波ＭＷ及びキャリア信号ＣＳ２を基に生成される第２上側スイッチング素子Ｕ２の制御信号の一例である。  
図２（ｄ）は、変調波ＭＷ及びキャリア信号ＣＳ３を基に生成される第３上側スイッチング素子Ｕ３の制御信号の一例である。
【００６０】
変調波ＭＷ及び各キャリア信号ＣＳ１〜ＣＳ３は、周期的に変化する。変調波ＭＷは、例えば、正弦波である。変調波ＭＷの周波数は、変換器回路１０から出力される交流電力の周波数および制御回路２０内で用いられる速度指令値ωｍ＊に応じて設定される。変調波ＭＷの周波数は、例えば、０Ｈｚから５００Ｈｚと可変である。キャリア信号ＣＳ１〜ＣＳ３の夫々は、例えば、三角波である。各キャリア信号ＣＳ１〜ＣＳ３は、鋸波や台形波などでもよい。キャリア信号ＣＳ１〜ＣＳ３それぞれの周波数は、変調波ＭＷの周波数よりも高い。キャリア信号ＣＳ１〜ＣＳ３それぞれの周波数は、例えば、０．５ｋＨｚ以上５０ｋＨｚ以下程度である。本実施形態では、キャリア信号ＣＳ１〜ＣＳ３のそれぞれの周波数は、実質的に同じである。
【００６１】
また、キャリア信号ＣＳ１〜ＣＳ３は、互いに１２０度ずつ位相をずらして設定される。キャリア信号の位相は、キャリア信号の数に応じて設定される。例えば、各アームが２つのスイッチング素子を含む３レベルのインバータの場合、２つのキャリア信号が設定され、各キャリア信号の位相が１８０度ずつずらされる。このため、この場合のインバータの変調方式は、キャリア位相シフト信号生成方式と呼ばれる場合もある。
【００６２】
制御回路２０の比較部２６は、変調波ＭＷと各キャリア信号ＣＳ１〜ＣＳ３とを比較する。比較部２６は、例えば、変調波ＭＷが各キャリア信号ＣＳ１〜ＣＳ３以上の時に、各上側スイッチング素子Ｕ１〜Ｕ３をオンにし、各下側スイッチング素子Ｘ１〜Ｘ３をオフにする。この場合、比較部２６は、変調波ＭＷが各キャリア信号ＣＳ１〜ＣＳ３未満の時に、各上側スイッチング素子Ｕ１〜Ｕ３をオフにし、各下側スイッチング素子Ｘ１〜Ｘ３をオンにする制御信号を出力する。このように、制御回路２０は、各上側スイッチング素子Ｕ１〜Ｕ３と、各下側スイッチング素子Ｘ１〜Ｘ３と、を交互にオン・オフする。反対に、比較部２６は、変調波ＭＷがキャリア信号ＣＳ以上の時に、各上側スイッチング素子Ｕ１〜Ｕ３をオフにし、各下側スイッチング素子Ｘ１〜Ｘ３をオンにする制御信号を出力してもよい。このとき、上下の対になる素子が同時にオンすることを回避するために、デッドタイムを設ける。
【００６３】
制御回路２０は、第１レグＬＧ１、第２レグＬＧ２、及び第３レグＬＧ３のそれぞれを上記のように制御する。これにより、制御回路２０は、各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３のオン・オフを制御する。すなわち、インバータＩＮＶによる直流電力から交流電力への変換を制御する。
【００６４】
図３Ａは、第１実施形態に係るゲート駆動装置における、スイッチング素子のデッドタイムのインバータの出力に対する影響の一例を模式的に表す図である。  
図３Ａの上段には、制御回路２０から２レベルのインバータＩＮＶの出力電圧の理論波形の一例を示している。図３Ｂの中断には、比較部２６で比較する変調波（正弦波）とキャリア信号（三角波）との一例を示している。図３Ａの下段には、スイッチング素子のデットタイムと、デッドタイムによる電圧誤差平均値との一例を示している。なお、ここでは力率が1で電圧位相と電流位相が同じ場合を示している。
【００６５】
例えば、２レベル回路の場合、スイッチング周波数をｆｃと一定、デッドタイムをＴｄとすれば、デッドタイム電圧誤差平均値Ｖｅｒｒは次式（１）で表すことができる。  
Ｖｅｒｒ＝１／Ｔｃ・（Ｖｉｄｅａｌ−Ｖｐｒａｃ）・Ｔｄ  
＝２Ｅｄｃ・Ｔｄ・ｆｃ・ｓｇｎ（ｉ）  …（１）
ここで、Ｖｅｒｒはデッドタイム電圧誤差平均値を示し、Ｔｃはスイッチング周期、Ｖｉｄｅａｌは出力理想電圧、Ｖｐｒａｃは実際の出力電圧である。また、Ｅｄｃは直流電圧の半分の値を示し、ｓｇｎは符号関数である。すなわち、デッドタイムの電圧誤差の大きさは直流電圧、デッドタイム、スイッチング周波数に比例し、その極性は出力電流の極性と等しい。このデッドタイム電圧誤差により、出力トルクが基本波周波数ｆ０の６倍で脈動することが広く知られている。
【００６６】
図３Ｂは、第１実施形態に係るゲート駆動装置における、スイッチング素子のデッドタイムのインバータの出力に対する影響の他の例を模式的に表す図である。  
図３Ｂの上段には、制御回路２０からマルチレベルのインバータＩＮＶの出力電圧の理論波形の一例を示している。図３Ｂの中断には、比較部２６で比較する変調波（正弦波）とキャリア信号（三角波）との一例を示している。図３Ｂの下段には、スイッチング素子のデットタイムと、デッドタイムによる電圧誤差平均値との一例を示している。なお、ここでは力率が1で電圧位相と電流位相が同じ場合を示している。
【００６７】
例えば、４レベル回路の場合、一つのスイッチング素子あたりのスイッチング周波数をｆｃと一定とすれば、４レベル回路の場合、一回当たりのデッドタイム誤差の値は小さくなり、２レベルの場合と比較し、１／３となることがわかる。しかし、その出現頻度が３倍となり、結果的にデッドタイム電圧誤差平均値の値は（１）式と変わらない。
【００６８】
一方で、位相シフトキャリア方式のマルチレベル回路では一素子あたりのスイッチング周波数をｆｃと一定とすれば、１相あたりの等価キャリア周波数ｆｅｑは、２レベル回路ではｆｃ、３レベル回路では２ｆｃ、４レベル回路では３ｆｃとなり、レベル数をｍとすると、以下で表すことができる。  
ｆｅｑ＝（ｍ−１）ｆｃ  …（２）
すなわち、一素子あたりのスイッチング周波数をｆｃと一定とし、レベル数をｍとすれば、等価キャリア周波数ｆｅｑは一素子あたりのスイッチング周波数の（ｍ−１）倍となり、等価キャリア周波数は高くなっていくが、デッドタイム電圧誤差平均値は２レベルのものと変わらないこととなる。
【００６９】
（１）式に（２）式を代入すると（３）式が得られる。  
Ｖｅｒｒ＝２Ｅｄｃ・Ｔｄ・ｆｅｑ／（ｍ−１）・ｓｇｎ（ｉ）  …（３）  
すなわち、一素子あたりのスイッチング周波数をｆｃではなく、等価キャリア周波数ｆｅｑを一定とし、レベル数ｍを増やしていけば、デッドタイム電圧誤差平均値Ｖｅｒｒは小さくなることがわかる。
【００７０】
等価キャリア周波数ｆｅｑは１相当たりの出力される電圧のスイッチング周波数を意味しており、制御対象への影響を与える周波数である。そのため、制御対象へは等価キャリア周波数の周期でしか、制御量を変化させることができない。つまり、等価キャリア周波数に等しいサンプル＆ホールドが挿入されているとみなすことができ、制御のサンプリング周期と等価となる。
【００７１】
すなわち、（３）式より、等価キャリア周波数ｆｅｑを下げていけばデッドタイム電圧誤差平均値Ｖｅｒｒは小さくできるが、制御周期が遅くなり、性能の良い制御ができなくなってしまうことがわかる。そのため、レベル数を増やし、等価キャリア周波数ｆｅｑを一定に保つことは、デッドタイム電圧誤差平均値Ｖｅｒｒを小さくしつつ、制御性能を一定に保つことを可能にする有用な手段となる。
【００７２】
上記のことから、本実施形態のインバータ装置において、マルチレベルのインバータＩＮＶを用い、かつ、キャリア生成部２８がマルチレベルのインバータＩＮＶで用いるキャリア信号の等価キャリア周波数が、同じ出力を得るときの２レベルのインバータＩＮＶで用いるキャリア周波数と同程度（例えば１０ｋＨｚ以上５０ｋＨｚ以下）となるように設定している。このことにより、インバータＩＮＶのデッドタイム電圧誤差平均値を小さくしつつ、制御性能を一定に保つインバータ装置を提供することができる。
【００７３】
また、本実施形態のインバータ装置において、キャリアの等価キャリア周波数ｆｅｑを２レベル回路のキャリア周波数と同程度である１０ｋＨｚ〜５０ｋＨｚと設定することで、スイッチングによる電流リプルの幅が２レベル回路と同じになるように設定される。さらに、インバータＩＮＶとしてマルチレベル変換器を用いることで、損失（高調波損失）を同程度に保ちながら、デッドタイム電圧誤差平均値Ｖｅｒｒを低減し、トルクリプルを低減することができる。以下に原理を詳細に説明する。
【００７４】
ｄｑ軸のインダクタンスをＬ、電圧をＶ、電流をＩとすれば、次式が成り立つ。  
Ｖ＝Ｌ・ΔＩ／Δｔ  …（４）  
ここで、Δｔは微小時間を意味しており、ΔＩはその期間の電流リプルの大きさを意味している。また、ｍレベル回路では、出力される電圧はｄｑ軸上に現れる最大電圧をＶｍａｘとした場合、１／（ｍ−１）倍となるため、（５）式が成り立つ。  
Ｖ＝Ｖｍａｘ／（ｍ−１）  …（５）
Ｖｍａｘは直流電圧の半分の値Ｅｄｃにｄｑ変換時のノルム換算を考慮した値である√３／２を掛けたものに等しい。制御対象に与えられるスイッチングの微小時間Δｔは等価キャリア周期であるため（４）式は（６）式に書き換えられる。  
ΔＩ＝Ｖ／Ｌ・Δｔ  
＝Ｖｍａｘ／（Ｌ・ｆｅｑ・（ｍ−１））  …（６）
【００７５】
すなわち、電流リプルの大きさは等価キャリア周波数ｆｅｑとレベル数（ｍ−１）の逆数に比例することがわかる。また、（２）式により（６）式は（７）式となる。  
ΔＩ＝Ｖｍａｘ／（Ｌ・ｆｃ・（ｍ−１）２）  …（７）
すなわち、一素子あたりのスイッチング周波数ｆｃを一定とした場合、電流リプルの大きさΔＩはレベル数（ｍ−１）の２乗に反比例することがわかる。したがって、２レベルの電流リプルを１とした場合、３レベルでは１／４、４レベルでは１／９となる。なお、ここでいう電流リプルはスイッチングによる短時間のリプルを意味しており、基本波の６倍周期で起きるもののことではない。
【００７６】
（３）式に（６）式を代入すれば、（８）式が得られる。  
Ｖｅｒｒ＝２Ｅｄｃ・Ｔｄ・Ｖｍａｘ／（Ｌ・ΔＩ・（ｍ−１）２）・ｓｇｎ（ｉ）  …（８）
すなわち、デッドタイム電圧誤差平均値Ｖｅｒｒはレベル数（ｍ−１）の２乗と電流リプルΔＩとに反比例する。つまり、電流リプルΔＩを一定に保ちつつレベル数（ｍ−１）を上げていけば、デッドタイム電圧誤差平均値Ｖｅｒｒはレベル数（ｍ−１）の２乗に反比例して小さくなることを意味している。電流リプルΔＩの大きさを一定に保つことは、損失を同程度に保つことを意味しており、その中でデッドタイム電圧誤差平均値Ｖｅｒｒを小さくすることが可能である。
【００７７】
したがって、本実施形態のインバータ装置によれば、デッドタイム電圧誤差平均値を小さくしつつ、損失を同程度に保つインバータ装置を提供することができる。すなわち、本実施形態によれば、モータのトルクリプルを抑制し、運転効率を改善するインバータ装置および車両を提供することができる。
【００７８】
次に、第２実施形態のインバータ装置について、図面を参照して詳細に説明する。
本実施形態のインバータ装置では、キャリア信号の等価キャリア周波数が歪指標を最小化する最適等価キャリア周波数としている。以下に原理を説明する。
【００７９】
上記（３）式において、レベル数ｍが一定であるとき、デッドタイム電圧誤差平均値Ｖｅｒｒは等価キャリア周波数ｆｅｑに比例する。すなわち、ある一定のレベルの条件下では、等価キャリア周波数ｆｅｑを下げるほどデッドタイム電圧誤差平均値Ｖｅｒｒを下げることができ、デッドタイム電圧誤差の影響で現れる基本波の６倍周期の電流リプルに起因するトルクリプルを低減することができる。
【００８０】
一方で、等価キャリア周波数を下げすぎると、出力電圧そのものが矩形波に近づき、それによる影響で電流リプルが増加してしまう。すなわち、デッドタイム電圧誤差平均値の大きさによるトルクリプルと出力電圧の低周波化による電流歪によるトルクリプルとにはトレードオフ関係がある。換言すれば、両者のスペクトルの和を最小にする等価キャリア周波数が存在することを意味している。
【００８１】
キャリア位相シフト方式のマルチレベル回路の出力相電圧高調波は次式で表せる。
【数１】
0006305363.tif 000002
【００８２】
ここで、Ｅｄｃは直流電圧の半分の値、ｍはレベル数を示し、ａは変調率、ω０は基本波角周波数、ωｃは一素子あたりのキャリア角周波数、Ｊｋはｋ次の第一種ベッセル関数を示している。なお、λ＝ｎ（ｍ−１）π／２である。この方程式から、ｎ（ｍ−１）ｆｃ±ｋｆ０成分のスペクトルは次式で表せる。
【数２】
0006305363.tif 000003
ただし、ｎ（ｍ−１）が奇数の場合は、ｋは偶数、ｎ（ｍ−１）が偶数の場合は、ｋは奇数となる。
【００８３】
（９）式にｄｑ変換を施せば、ｄｑ軸上の理論高調波を求めることができる。ただし、本稿でのｄｑ変換は次式で定義される。
【数３】
0006305363.tif 000004
【００８４】
（１１）式についてｄｑ変換を施せば、次式となる。
【数４】
0006305363.tif 000005
【００８５】
したがって、ｄｑ軸上のｎ（ｍ−１）ｆｃ±ｋｆ０成分のスペクトルは次式で表すことができる。
【数５】
0006305363.tif 000006
【００８６】
ただし、ｎ（ｍ−１）が奇数の場合はｋ＝６ｌ-３（ｌは正の整数）であり、ｎ（ｍ−１）が偶数の場合はｋ＝６ｌ（ｌは正の整数）である。ｄ軸電圧にはｋ＋１次ベッセル関数とｋ−１次ベッセル関数のコモンモードが現れ、ｑ軸電圧にはｋ＋１次ベッセル関数とｋ−１次ベッセル関数のノーマルモードが現れることが特徴である。ただし、ｋ＝０のときに限り、ｑ軸電圧は以下で表すことができる。
【数６】
0006305363.tif 000007
【００８７】
デッドタイム電圧誤差平均値は（３）式で表すことができた。したがって、矩形波のフーリエ級数展開を適用することにより、次式が得られる。  
【数７】
0006305363.tif 000008
【００８８】
（１７）式についてｄｑ変換を施すと、次式が得られる。  
【数８】
0006305363.tif 000009
【００８９】
ここで、Γ＋ｋ＝１／（６ｋ＋１）、Γ−ｋ＝１／（６ｋ−１）を示している。したがって、６ｋｆ０成分のスペクトルは次式で表すことができる。  
【数９】
0006305363.tif 000010
【００９０】
（１４）式、（１５）式と同様に、ｄ軸にΓ＋ｋとΓ−ｋのコモンモードが現れ、ｑ軸にΓ＋ｋとΓ−ｋのノーマルモードが現れ、基本波の６倍となることがわかる。ただし、ｋ＝０のときに限り、ｑ軸電圧は以下で示せる。  
【数１０】
0006305363.tif 000011
【００９１】
すなわち、ｑ軸電圧にはデッドタイムの影響によりオフセットがのることを示している。
【００９２】
永久磁石同期モータの出力トルクは次式で表すことができる。
【数１１】
0006305363.tif 000012
【００９３】
ここで、Ｔは出力トルク、ψａは電機子鎖交磁束、Ｌｄはｄ軸インダクタンス、Ｌｑはｑ軸インダクタンスを示している。
【００９４】
特にＳＰＭＳＭの場合、Ｌｄ＝Ｌｑが成り立つので、（２３）式は（２４）式のように書き直せる。
【数１２】
0006305363.tif 000013
【００９５】
したがって、ｎ（ｍ−１）ｆｃ±ｋｆ０成分のスペクトルにより出力電圧波形の歪みによるトルクリプルは次式で表すことができる。
【数１３】
0006305363.tif 000014
【００９６】
また、６ｋｆ０成分のスペクトルによるトルクリプルは次式で表せる。
【数１４】
0006305363.tif 000015
【００９７】
上記（２６）式において、６ｋｆ０成分のスペクトルによるトルクリプルを示しているが、６ｋｆ０成分には、６ｆ０、１２ｆ０、１８ｆ０…の６の倍数のすべての周波数成分が含まれている。したがって、６倍脈動とは、６の倍数周波数で生じる脈動が全て含まれる。６倍脈動の中でも（６ｋｆ０）で最もスペクトルが大きく、トルクリプルを発生させる主要因となる。
【００９８】
以下に説明する歪指標が極小となる等価キャリア周波数は、デッドタイム電圧誤差Ｖｑｅｒｒの６倍脈動（６ｋｆ０）とスイッチングによって生まれる高調波Ｖｑのｎ（ｍ−１）ｆｃ±ｋｆ０のスペクトルの和が最小となる点を意味している。
【００９９】
なお、本実施形態では、３相交流をｄｑの２軸に変換して演算しているため、６倍脈動に着目しているが、例えば、３相でなく４相、５相などのモータを駆動する場合には、他の倍数の周波数で生じる脈動に着目することとなる。
【０１００】
これらにより、出力電圧波形の歪みの程度の指標となる一例として、歪指標ＰＩは次式で定義できる。
【数１５】
0006305363.tif 000016
【０１０１】
図４は、２レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。  
図５は、３レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。  
図６は、４レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。
【０１０２】
図４乃至図６において、横軸は、等価キャリア周波数であり、縦軸が歪指標ＰＩの値である。ここで、（２７）式におけるトルクＴは基本波成分を示している。また、図４乃至図６には、各変調率の曲線の極小値の近傍を通る近似曲線ＬＡを示している。
【０１０３】
図４乃至図６によれば、２レベル回路、３レベル回路および４レベル回路のいずれも、歪指標ＰＩが極小値となる等価キャリア周波数が存在し、その値は変調率ａによって変化している。例えば、等価キャリア周波数の最適値が、モータの駆動に用いるキャリア信号の周波数上限値を超える場合には、等価キャリア周波数の最適値は、上限値としてもよい。
【０１０４】
上記のことから、本実施形態のインバータ装置では、制御回路２０は、予め歪指標が極小値となる等価キャリア周波数の値を、変調率毎に格納したテーブルを有し、このテーブルから読みだした等価キャリア周波数を用いて、キャリア生成部２８においてキャリア信号を生成している。変調率毎の等価キャリア周波数を格納したテーブルは、例えばメモリＭに予め記憶されていてもよく、外部から読みだされてもよい。
【０１０５】
以下に、制御回路２０が等価キャリア周波数を決定する動作について説明する。  
最初に、キャリア生成部２８は、等価キャリア周波数を初期値（例えば２０ｋＨｚ）に設定して制御を開始する。
【０１０６】
続いて、キャリア生成部２８は、モータ４０の磁極位置θやインバータＩＮＶの出力電力に基づいて、モータ４０の回転速度および負荷トルクを演算し、モータ４０の回転速度および負荷トルクから変調率を得る。なお、本実施形態では、制御回路２０にてモータ４０への指令値が分かっているため、指令値より変調率を得ることができる。
【０１０７】
続いて、キャリア生成部２８は、例えばメモリＭに記憶されたテーブルにアクセスして、求めた変調率に対応する等価キャリア周波数を読み出す。
キャリア生成部２８は、読み出した等価キャリア周波数の値を用いて、キャリア信号を生成し、比較部２６へ出力する。その結果、インバータＩＮＶは、歪指数が極小となる等価キャリア周波数の電圧を出力することとなる。
【０１０８】
上記のように、本実施形態のインバータ装置では、（２７）式に基づいて、ｍレベルのマルチレベルインバータに対して歪指標の極小値をとる等価キャリア周波数を得ることができ、その結果、トルクリプルを低減することが可能となる。すなわち、本実施形態によれば、モータのトルクリプルを抑制し、運転効率を改善するインバータ装置および車両を提供することができる。
【０１０９】
次に、第３実施形態のインバータ装置について図面を参照して詳細に説明する。  
電流起因のトルク脈動は低速度低電流領域にて大きくなる。これはモータに電力を供給している変換器（インバータ）のデッドタイムに起因しているためであり、低速度低電流領域ではＰＷＭのパルスに対するデッドタイムの時間比率が大きくなってしまうためである。しかしながら低電流領域においては電流の極性を判定することが困難である。そのため、電流の極性を判定する必要のないデッドタイム補償法の実現が望まれる。
【０１１０】
また、正確には、スイッチング素子は理想スイッチではなく、デッドタイム期間中に有限の時間を持ってオンまたはオフしており、そのターンオフディレイやターンオンディレイの影響を考慮する必要がある。
【０１１１】
そこで、本実施形態では、オブザーバを用いている。後述するオブザーバ２９ｄ、２９ｑを使用することにより、電流の極性を判定する必要はなく、さらに、理想モデルとの差分をすべて外乱として補償するため、スイッチング素子のターンオフディレイやターンオンディレイなどの影響も補償することができる。
【０１１２】
さらには、オブザーバ２９ｄ、２９ｑは直流成分を完全に補償可能である。（２２）式によれば、デッドタイム電圧誤差には直流成分が含まれる。したがって、オブザーバ２９ｄ、２９ｑを使用することにより、トルクのオフセットを完全にキャンセルすることができる。
【０１１３】
図７は、第３実施形態に係るインバータ装置の構成例を模式的に表すブロック図である。なお、図７では、説明に必要な構成のみを示し、他の構成については記載を省略している。  本実施形態のインバータ装置において、制御回路２０は、電流制御部２３ｄ、２３ｑそれぞれの後段であって、逆ｄｑ変換部２５の前段に配置されたオブザーバ２９ｄ、２９ｑを更に有している。
【０１１４】
オブザーバ２９ｄ、２９ｑは、例えば（１）式により演算されるデッドタイム電圧外乱平均値Ｖｅｒｒの値を入力値とし、補償値を出力する。オブザーバ２９ｄ、２９ｑは、等価的にはデッドタイム電圧誤差に対してハイパスフィルタを付加する系とみなすことが可能である。これにより、特定の周波数に対するデッドタイム電圧誤差の減衰率を算出可能であり、デットタイム電圧外乱を低減する最適点により動作することが可能となる。オブザーバ２９を併用した際の歪指標ＰＩは次式で表すことができる。
【数１６】
0006305363.tif 000017
【０１１５】
本実施形態において、オブザーバ２９ｄ、２９ｑを用いることにより、デッドタイム電圧誤差により生成される基本波の６倍周期の脈動を効果的に低減することができる。そのため、最適等価キャリア周波数ｆｅｑは、オブザーバ２９を使用しない場合に比べ、高くなる。
【０１１６】
図８は、オブザーバを用いた際の、２レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。  
図９は、オブザーバを用いた際の、３レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。  
図１０は、オブザーバを用いた際の、４レベル回路における等価キャリア周波数と歪指標との関係の一例を複数の変調率について示した図である。
【０１１７】
図８乃至図１０において、横軸は、等価キャリア周波数であり、縦軸が歪指標ＰＩの値である。ここで、（２８）式におけるトルクＴは基本波成分を示している。また、図８乃至図１０には、各変調率の曲線の極小値の近傍を通る近似曲線ＬＡを示している。なお、図９には等価キャリア周波数が50ｋＨｚよりも大きい領域にて歪指標の極小値が存在している。
【０１１８】
図８乃至図１０によれば、オブザーバ２９ｄ、２９ｑを使用した場合、歪指標ＰＩが極小値となる最適等価キャリア周波数ｆｅｑは、図４乃至図６に示したオブザーバ２９ｄ、２９ｑを使用しない場合よりも、高くなっている。したがって、本実施形態において、例えばメモリＭに記憶されるテーブルには、オブザーバ２９ｄ、２９ｑを使用した場合の、変調率に対する最適等価キャリア周波数ｆｅｑの値が格納されている。例えば、等価キャリア周波数の最適値が、モータの駆動に用いるキャリア信号の周波数上限値を超える場合には、等価キャリア周波数の最適値は、上限値としてもよい。
【０１１９】
本実施形態のインバータ装置では、上述の第２実施形態と同様に、制御回路２０は、予め歪指標が極小値となる等価キャリア周波数の値を、変調率毎に格納したテーブルを有し、このテーブルから読みだした等価キャリア周波数を用いて、キャリア生成部２８においてキャリア信号を生成している。
【０１２０】
図１１は、本実施形態のインバータ装置においてキャリア信号を生成する動作の一例を説明するフローチャートである。  
以下に、本実施形態において、制御回路２０のキャリア生成部２８が等価キャリア周波数を決定する動作の一例について説明する。
【０１２１】
最初に、キャリア生成部２８は、等価キャリア周波数を初期値（例えば２０ｋＨｚ）に設定して制御を開始する。（ステップＳＡ１）
続いて、キャリア生成部２８は、モータ４０の磁極位置θやインバータＩＮＶの出力電力に基づいて、モータの回転速度および負荷トルクを演算し、モータの回転速度および負荷トルクから変調率を得る。（ステップＳＡ２）なお、本実施形態では、制御回路２０の逆ｄｑ変換部２５により演算された電圧指令値νｕ＊、νｖ＊、νｗ＊の値を正弦波の振幅を変調率としている。上記のように、キャリア生成部２８は変調率を得る。
【０１２２】
続いて、キャリア生成部２８は、オブザーバ２９ｄ、２９ｑを有しているか否かを判断する。（ステップＳＡ３）なお、オブザーバ２９ｄ、２９ｑを有するか否かは、予めテーブルなどに設定された値に基づいて判断してもよく、オブザーバ２９ｄ、２９ｑを用いた制御を行っているか否かに応じて値を設定するフラグにより判断可能である。このフラグの値はメモリに記録されてもよく外部から供給されてもよい。
【０１２３】
オブザーバ２９ｄ、２９ｑを有していない場合には、上述の第２実施形態と同様に、オブザーバ２９ｄ、２９ｑを有していないときの値を格納したテーブルにアクセスして、求めた変調率に対応する等価キャリア周波数を読みだす。（ステップＳＡ４）
続いて、キャリア生成部２８は、読み出した等価キャリア周波数となるキャリア信号を生成し、比較部２６へ出力する。その結果、インバータＩＮＶは、歪指数が極小となる等価キャリア周波数の電圧を出力する。（ステップＳＡ５）
【０１２４】
オブザーバ２９ｄ、２９ｑを有している場合には、キャリア生成部２８は、オブザーバ２９ｄ、２９ｑを有しているときの値を格納したテーブルにアクセスして、求めた変調率に対応する等価キャリア周波数を読み出す。（ステップＳＡ６）
キャリア生成部２８は、読み出した等価キャリア周波数の値を用いて、キャリア信号を生成し、比較部２６へ出力する。その結果、インバータＩＮＶは、歪指数が極小となる等価キャリア周波数の電圧を出力する。（ステップＳＡ７）
【０１２５】
上記のように、オブザーバ２９ｄ、２９ｑの有無により歪指標のテーブルを選択することにより、歪指標が極小となる等価キャリア周波数を得ることができる。このことにより、モータ４０のトルクリプルを抑制し、モータの運転効率を改善することができる。
【０１２６】
また、上記（２８）式によれば、オブザーバゲインｇを電気角基本周波数ω０に比例して変化する値とすると、基本周波数ｆ０は電気角周波数ω０に比例する（ｆ０＝ω０／２π）関係であるため、歪指標ＰＩの基本周波数ｆ０がキャンセルされ、歪指標ＰＩは基本周波数ｆ０（あるいは電気角周波数ω０）と独立した値となる。そこで、本実施形態では、オブザーバ２９は、オブザーバゲインｇを電気角基本周波数ω０に比例する関数ｈω０とし、あるいは、基本周波数ｆ０に比例する関数ｈｆ０とし、電気角基本周波数ω０、あるいは、基本周波数ｆ０の値に応じてゲインｇの値を逐次更新している。上記のようにオブザーバゲインｇを電気角基本周波数ω０に比例する関数ｈω０あるいは、基本周波数ｆ０に比例する関数ｈｆ０とすると、トルクリプル（６倍脈動に起因する）の速度依存を回避することができる。
【０１２７】
図１２は、第３実施形態のインバータ装置においてキャリア信号を生成する動作の他の例を説明するフローチャートである。
最初に、キャリア生成部２８は、等価キャリア周波数を初期値（例えば２０ｋＨｚ）に設定して制御を開始する。（ステップＳＢ１）
続いて、オブザーバ２９ｄ、２９ｑは、オブザーバゲインｇの値を電気角基本周波数ω０の値により演算し、オブザーバゲインｇの値を更新する。（ステップＳＢ２）
【０１２８】
続いて、キャリア生成部２８は、モータ４０の磁極位置θやインバータＩＮＶの出力電力に基づいて、モータの回転速度および負荷トルクを演算し、モータの回転速度および負荷トルクから変調率を得る。（ステップＳＢ３）なお、本実施形態では、制御回路２０の逆ｄｑ変換部２５により演算された電圧指令値νｕ＊、νｖ＊、νｗ＊の正弦波の振幅を変調率としている。上記のように、キャリア生成部２８は変調率を得る。
【０１２９】
続いて、キャリア生成部２８は、オブザーバ２９を有しているときの値を格納したテーブルにアクセスして、求めた変調率に対応する等価キャリア周波数を読み出す。（ステップＳＢ４）
キャリア生成部２８は、読み出した等価キャリア周波数の値を用いて、キャリア信号を生成し、比較部２６へ出力する。その結果、インバータＩＮＶは、歪指数が極小となる等価キャリア周波数の電圧を出力する。（ステップＳＢ５）
上記のように、オブザーバ２９の有無により歪指標のテーブルを選択することにより、歪指標が極小となる等価キャリア周波数を得ることができる。このことにより、モータ４０のトルクリプルを抑制し、モータの運転効率を改善することができる。
【０１３０】
上記のように、本実施形態のインバータ装置によれば、マルチレベル回路により低減したデッドタイム電圧平均誤差値をオブザーバと併用し、さらにデッドタイム電圧平均誤差値の低減が可能となる。その結果、モータ４０のトルクリプルを抑制し、モータの運転効率を改善することができる。すなわち、本実施形態によれば、モータのトルクリプルを抑制し、運転効率を改善するインバータ装置および車両を提供することができる。
【０１３１】
次に、上述の複数の実施形態の変形例について説明する。
上記複数の実施形態において、マルチレベル回路によりモータ４０を駆動するとデッドタイム電圧誤差平均値を低減可能であることを説明してきた。かつ、デッドタイム電圧誤差平均値は理論的に（３）式により演算可能であるため、フィードフォワードで補償することが可能である。この場合、制御回路２０がフィードフォワード補償部（図示せず）を更に備える。フィードフォワード補償部は、モータ４０の出力電流の極性を判定し（３）式を用いて、インバータＩＮＶへ出力する制御信号の補償を行う。
【０１３２】
また、モータ４０の出力電流が低い領域においては電流極性の判定が難しく、（３）式のような矩形波で補償をしてしまうと、補償の方向が逆となってしまい、かえって悪影響を与えることもある。そのため、（３）式をやや滑らかにした波形にして補償する方法を用いてもよい。
【０１３３】
上記のようにフィードフォワード式のデッドタイム補償を上述の複数の実施形態と組み合わせることにより、マルチレベル回路により低減したデッドタイム電圧誤差平均値をさらに低減可能となる。
【０１３４】
また、電荷蓄積素子ＣＵ１、ＣＵ２、ＣＶ１、ＣＶ２、ＣＷ１、ＣＷ２の電圧Ｖｃｕ１、Ｖｃｕ２、Ｖｃｖ１、Ｖｃｖ２、Ｖｃｗ１、Ｖｃｗ２は、モータの条件やスイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３の状態によって変化。
【０１３５】
この例では、制御回路２０が、各電圧検出部５１Ｕ、５１Ｖ、５２Ｕ、５２Ｖ、５３Ｕ、５３Ｖの検出結果を基に、電圧Ｖｃｕ１、Ｖｃｕ２、Ｖｃｖ１、Ｖｃｖ２、Ｖｃｗ１、Ｖｃｗ２を制御するコンデンサ電圧制御部（図示せず）を更に備える。コンデンサ電圧制御部は、例えば、電圧Ｖｃｕ１、Ｖｃｕ２、Ｖｃｖ１、Ｖｃｖ２、Ｖｃｗ１、Ｖｃｗ２が実質的に一定になるように、各スイッチング素子Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３のオンとオフとの動作を制御する。
【０１３６】
なお、各電荷蓄積素子ＣＵ１、ＣＵ２、ＣＶ１、ＣＶ２、ＣＷ１、ＣＷ２の各電圧Ｖｃｕ１、Ｖｃｕ２、Ｖｃｖ１、Ｖｃｖ２の電圧の制御方法については、例えば、「IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS, VOL.59, NO.2, FEBRUARY 2012 Active Capacitor Voltage Balancing in Single-Phase Flying-Capacitor Multilevel Power Converters」の論文などに詳細に記載されている。
【０１３７】
これにより、例えば、電圧Ｖｃｕ１、Ｖｃｕ２、Ｖｃｖ１、Ｖｃｖ２、Ｖｃｗ１、Ｖｃｗ２の変動を抑制することができ、例えば、インバータＩＮＶの動作をより安定させることができる。
【０１３８】
なお、各電荷蓄積素子ＣＵ１、ＣＵ２、ＣＶ１、ＣＶ２、ＣＷ１、ＣＷ２の各電圧Ｖｃｕ１、Ｖｃｕ２、Ｖｃｖ１、Ｖｃｖ２、Ｖｃｗ１、Ｖｃｗ２の制御を行うことなく、例えば、各電圧検出部５１Ｕ、５１Ｖ、５２Ｕ、５Ｖ、５３Ｕ、５３Ｖのように、各電荷蓄積素子ＣＵ１、ＣＵ２、ＣＶ１、ＣＶ２、ＣＷ１、ＣＷ２のそれぞれに抵抗素子を並列に接続してもよい。これにより、例えば、抵抗素子を設けない場合に比べて、電荷蓄積素子ＣＵ１、ＣＵ２、ＣＶ１、ＣＶ２、ＣＷ１、ＣＷ２の電圧Ｖｃｕ１、Ｖｃｕ２、Ｖｃｖ１、Ｖｃｖ２、Ｖｃｗ１、Ｖｃｗ２の変動を抑制することができ、電圧Ｖｃｕ１、Ｖｃｕ２、Ｖｃｖ１、Ｖｃｖ２、Ｖｃｗ１、Ｖｃｗ２を安定化させることができる。
【０１３９】
上述した複数の実施形態によれば、モータ４０のトルクリプルを抑制し、モータの運転効率を改善するインバータ装置を提供することができる。
【０１４０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【０１４１】
例えば、インバータ装置に含まれる、変換器回路１０および制御回路２０の各構成、高電位入力端子、低電位入力端子、レグ、第１上側スイッチング素子、第２上側スイッチング素子、第１下側スイッチング素子、第２下側スイッチング素子、電荷蓄積素子、電力検出部、交流値検出部、ｄｑ変換部、非干渉制御部、速度制御部、電流制御部、逆ｄｑ変換部、比較部、などの各要素の具体的な構成に関しては、当業者が実施可能である範囲から適宜選択することにより、上述の実施形態を同様に実施し、同様の効果を得ることができる限り、発明の範囲に包含される。
【０１４２】
また、上記複数の実施形態のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせても構わない。その他、発明の実施形態として上述したインバータ装置を基にして、当業者が適宜設計変更して実施し得る全ての構成も、本発明の要旨を包含する限り、発明の範囲に含まれるものである。
その他、発明の思想の範疇において、当業者であれば、各種の変形例及び修正例に想到し得るものであり、それら変更例及び修正例についても発明の範囲に属するものである。
【符号の説明】
【０１４３】
１０…変換器回路、１０ａ…高電位入力端子、１０ｂ…低電位入力端子、１２Ｕ〜１２Ｗ…電力検出部、２０…制御回路、２１…ｄｑ変換部、２２…非干渉制御部、２３ｄ…電流制御部、２３ｑ…電流制御部、２４…速度制御部、２５…逆ｄｑ変換部、２６…比較部、２７…交流値検出部、２８…キャリア生成部、２９…オブザーバ、３０…直流電源（直流負荷）、４０…モータ（交流負荷）、ＣＳ１〜ＣＳ３…キャリア信号、ＬＧ１…第１レグ、ＬＧ２…第２レグ、ＬＧ３…第３レグ、Ｕ１〜Ｕ３、Ｘ１〜Ｘ３、Ｖ１〜Ｖ３、Ｙ１〜Ｙ３、Ｗ１〜Ｗ３、Ｚ１〜Ｚ３…スイッチング素子、ＣＵ１、ＣＵ２、ＣＶ１、ＣＶ２、ＣＷ１、ＣＷ２…電荷蓄積素子。
【図１】
0006305363.tif 000018
【図２】
0006305363.tif 000019
【図３Ａ】
0006305363.tif 000020
【図３Ｂ】
0006305363.tif 000021
【図４】
0006305363.tif 000022
【図５】
0006305363.tif 000023
【図６】
0006305363.tif 000024
【図７】
0006305363.tif 000025
【図８】
0006305363.tif 000026
【図９】
0006305363.tif 000027
【図１０】
0006305363.tif 000028
【図１１】
0006305363.tif 000029
【図１２】
0006305363.tif 000030