(57)【特許請求の範囲】
【請求項１】
共振器発振振幅と周波数とにより特徴付けられ、共振において、感知された状態に応答して変化する共振インピーダンス（損失係数）により特徴付けられる共振器を備える共振誘導性感知に適したインダクタンス・デジタル変換（ＩＤＣ）回路であって、前記ＩＤＣ回路が、
負インピーダンス回路要素であって、
共振器発振電圧を受信し、前記共振器発振周波数に同期化される周波数を有するＤ級スイッチング出力Ｄ＿ｃｌｋを提供するＤ級コンパレータと、
制御された負のインピーダンスに対応するディスクリートループ制御信号に基づいてディスクリート電流レベルを有するディスクリート駆動電流を出力するディスクリート電流源と、
前記ディスクリート電流源を前記共振器にインターフェースするＨブリッジ回路要素であって、前記ディスクリート駆動電流の時間平均が共振器発振振幅に対応するように、前記ディスクリート駆動電流を前記共振器発振電圧と同期化するようにＤ＿ｃｌｋにより制御される、前記Ｈブリッジ回路要素と、
を含む、前記負インピーダンス回路要素と、
前記共振器をループフィルタとして組み込むループ制御回路要素であって、
Ｄ＿クロックによりクロックされる振幅サンプリング回路要素であって、前記共振器発振振幅を振幅サンプルに変換する、前記振幅サンプリング回路要素と、
Ｄ＿クロックによりクロックされる出力コンパレータであって、前記制御された負のインピーダンスが共振インピーダンスを実質的に相殺し、それにより、定常状態発振に対応する実質的に一定の共振器発振振幅を保つように、前記振幅サンプルと振幅基準との比較に基づいて前記ディスクリートループ制御信号を出力する、前記出力コンパレータと、
を含む、前記ループ制御回路要素と、
を含む、ＩＤＣ回路。
【請求項２】
請求項１に記載のＩＤＣ回路であって、
前記出力コンパレータが、２レベルｇｍ＿低／高ループ制御信号を出力するシングルビットコンパレータであり、
前記ディスクリート電流源が、前記ｇｍ＿低／高ループ制御信号に基づいてｇｍ＿低及びｇｍ＿高駆動電流レベルを出力する、回路。
【請求項３】
請求項１に記載のＩＤＣ回路であって、
前記ディスクリート電流源が電流ＤＡＣである、回路。
【請求項４】
請求項１に記載のＩＤＣ回路であって、
前記振幅サンプリング回路要素が、
前記共振器発振振幅に対応する検出された振幅信号を生成する振幅検出回路要素と、
前記検出された振幅信号をサンプリングし、前記振幅サンプルを提供するサンプル／ホールド回路要素と、
を含む、回路。
【請求項５】
請求項４に記載のＩＤＣ回路であって、
前記ループ制御回路要素が、前記振幅検出回路要素への入力のために前記共振器発振振幅をバッファするように構成されるバッファ回路を更に含む、回路。
【請求項６】
請求項１に記載のＩＤＣ回路であって、
前記ディスクリートループ制御信号に対応するセンサ応答データを前記制御された負のインピーダンスを表すものとして出力するセンサ出力回路要素を更に含む、回路。
【請求項７】
請求項６に記載のＩＤＣ回路であって、
Ｄ＿ｃｌｋを共振器発振周波数に対応する周波数信号に変換する周波数推定回路要素を更に含み、
前記センサ出力回路要素が、前記ディスクリートループ制御信号と前記周波数信号とに対応するセンサ応答データを出力する、回路。
【請求項８】
共振器発振振幅と周波数とにより特徴付けられ、共振において、感知された状態に応答して変化する共振インピーダンス（損失係数）により特徴付けられる共振器を備える共振誘導性感知に適したインダクタンス・デジタル変換（ＩＤＣ）回路であって、前記ＩＤＣ回路が、
制御された負のインピーダンスに対応するディスクリートループ制御信号に基づくディスクリート電流レベルを備えるディスクリート駆動電流で前記共振器を駆動する負インピーダンス回路要素と、
前記共振器をループフィルタとして組み込むループ制御回路要素であって、前記制御された負のインピーダンスが共振インピーダンスを実質的に相殺し、それにより、定常状態発振に対応する実質的に一定の共振器発振振幅を維持するように、共振器発振振幅に基づいて前記ディスクリートループ制御信号を生成する、前記ループ制御回路要素と、
を含み、
前記負インピーダンス回路要素が、
共振器発振電圧を受信し、前記共振器発振周波数に同期化される周波数を有するＤ級スイッチング出力Ｄ＿ｃｌｋを提供するＤ級コンパレータと、
前記ディスクリートループ制御信号を前記ディスクリート駆動電流に変換するディスクリート電流源と、
前記ディスクリート電流源を前記共振器にインターフェースするＨブリッジ回路要素であって、前記ディスクリート駆動電流の時間平均が前記共振器発振振幅に対応するように、前記ディスクリート駆動電流を前記共振器発振電圧と同期化するようにＤ＿ｃｌｋにより制御される、前記Ｈブリッジ回路要素と、
を含み、
前記ループ制御回路要素が、
Ｄ＿クロックによりクロックされ、前記共振器発振振幅を振幅サンプルに変換する振幅サンプリング回路要素と、
Ｄ＿クロックによりクロックされ、前記振幅サンプルと振幅基準との比較に基づいて前記ディスクリートループ制御信号を出力する出力コンパレータと、
を含む、回路。
【請求項９】
請求項８に記載のＩＤＣ回路であって、
前記出力コンパレータが、２レベルｇｍ＿低／高ループ制御信号を出力するシングルビットコンパレータであり、
前記ディスクリート電流源が、前記ｇｍ＿低／高ループ制御信号に基づいてｇｍ＿低及びｇｍ＿高駆動電流レベルを出力する、回路。
【請求項１０】
請求項８に記載のＩＤＣ回路であって、
前記ディスクリート電流源が電流ＤＡＣである、回路。
【請求項１１】
請求項８に記載のＩＤＣ回路であって、
前記振幅サンプリング回路要素が、
前記共振器発振振幅から検出された振幅信号を生成する振幅検出回路要素と、
前記検出された振幅信号をサンプリングし、前記共振器発振振幅サンプルを提供するサンプル／ホールド回路要素と、
を含む、回路。
【請求項１２】
請求項１１に記載のＩＤＣ回路であって、
前記ループ制御回路要素が、前記振幅検出回路要素への入力のために前記共振器発振振幅をバッファするバッファ回路を更に含む、回路。
【請求項１３】
請求項８に記載のＩＤＣ回路であって、
前記ディスクリートループ制御信号に対応するセンサ応答データを前記制御された負のインピーダンスを表すものとして出力するセンサ出力回路要素を更に含む、回路。
【請求項１４】
請求項１３に記載のＩＤＣ回路であって、
Ｄ＿ｃｌｋを共振器発振周波数に対応する周波数信号に変換する周波数推定回路要素を更に含み、
前記センサ出力回路要素が、前記ディスクリートループ制御信号と前記周波数信号とに対応するセンサ応答データを出力する、回路。
【請求項１５】
共振誘導性感知に適した誘導性感知システムであって、
共振器発振振幅と周波数とにより特徴付けられ、共振において、感知された状態に応答して変化する共振インピーダンス（損失係数）により特徴付けられる共振器と、
前記共振器に結合されるインダクタンス・デジタル変換ユニットと、
を含み、
前記インダクタンス・デジタル変換ユニットが、
負のインピーダンス回路要素であって、
共振器発振電圧を受信し、前記共振器発振周波数に同期化される周波数を有するＤ級スイッチング出力Ｄ＿ｃｌｋを提供するＤ級コンパレータと、
制御された負のインピーダンスに対応するディスクリートループ制御信号に基づいてディスクリート電流レベルを備えるディスクリート駆動電流を出力するディスクリート電流源と、
前記ディスクリート電流源を前記共振器にインターフェースするＨブリッジ回路要素であって、前記ディスクリート駆動電流の時間平均が共振器発振振幅に対応するように、前記ディスクリート駆動電流を前記共振器発振電圧と同期化するようにＤ＿ｃｌｋにより制御される、前記Ｈブリッジ回路要素と、
を含む、前記負のインピーダンス回路要素と、
前記共振器をループフィルタとして組み込むループ制御回路要素であって、
Ｄ＿クロックによりクロックされ、前記共振器発振振幅を振幅サンプルに変換する振幅サンプリング回路要素と、
Ｄ＿クロックによりクロックされる出力コンパレータであって、前記制御された負のインピーダンスが共振インピーダンスを実質的に相殺し、それにより、定常状態発振に対応する実質的に一定の共振器発振振幅を維持するように、前記振幅サンプルと振幅基準との比較に基づいて前記ディスクリートループ制御信号を出力する、前記出力コンパレータと、
を含む、前記ループ制御回路要素と、
を含む、システム。
【請求項１６】
請求項１５に記載のシステムであって、
前記出力コンパレータが、２レベルｇｍ＿低／高ループ制御信号を出力する単一ビットコンパレータであり、
前記ディスクリート電流源が、前記ｇｍ_低／高ループ制御信号に基づいてｇｍ＿低及びｇｍ＿高駆動電流レベルを出力する電流ＤＡＣを含む、システム。
【請求項１７】
請求項１５に記載のシステムであって、
前記振幅サンプリング回路要素が、
前記共振器発振振幅から検出された振幅信号を生成する振幅検出回路要素と、
前記検出された振幅信号をサンプリングし、前記共振器発振振幅サンプルを提供するサンプル／ホールド回路要素と、
を含む、システム。
【請求項１８】
請求項１７に記載のシステムであって、
前記ループ制御回路要素が、前記振幅検出回路要素への入力のために前記共振器発振振幅をバッファするバッファ回路を更に含む、システム。
【請求項１９】
請求項１５に記載のシステムであって、
前記制御された負のインピーダンスを表すものとして前記ディスクリートループ制御信号に対応するセンサ応答データを出力するセンサ出力回路要素を更に含む、システム。
【請求項２０】
請求項１９に記載のシステムであって、
Ｄ＿ｃｌｋを共振器発振周波数に対応する周波数信号に変換する周波数推定回路要素を更に含み、
前記センサ出力回路要素が、前記ディスクリートループ制御信号と前記周波数信号とに対応するセンサ応答データを出力する、システム。
【発明の詳細な説明】
【背景技術】
【０００１】
本願は、概して誘導性センサに関し、特に、位置、近接度、又は物理的状態又は状況を感知する際において用いられ得るなどの、共振誘導センサ及び感知に関連する。
【０００２】
共振センサは、共振状態（共振周波数及び振幅）におけるオペレーションのために構成される共振器を含む。センサ電子機器は、共振（定常状態発振）を保つために共振器発振電圧と同期化されたＡＣ励起電流で共振器を駆動し、共振器インピーダンス（直列／並列抵抗Ｒs／Ｒｐなど）によって表される共振器損失係数を克服する。例えば、誘導性感知の場合、共振器は、磁気感知フィールドに投じられる共振で動作される誘導性感知コイルを含む。
【０００３】
共振感知は、例えば、導電性ターゲットに応答する共振器インピーダンスの変化に起因する共振器振幅及び周波数の変化により明示化される、共振状態の変化に基づく。例えば、誘導性感知の場合、共振は、導電性ターゲットに関連付けられる渦電流効果により生じるなど、誘導性感知コイルからの投じられた磁気フラックスエネルギー出力における蓄積又は損失により影響を受ける。このセンサ応答は、共振器インピーダンス（損失係数Ｒｓ／Ｒｐ）における変化として明示化される。
【発明の概要】
【０００４】
説明される例は、位置、近接度、又は物理的状態又は状況を感知するためなど、共振センサを用いる感知の問題に向けられている。説明される例は、ループフィルタとして共振器を組み込み、Ｄ級コンパレータで実装されるＤ級負インピーダンス段と、Ｄ級コンパレータにより同期化される出力コンパレータで実装される制御ループ段とを含む、負インピーダンス制御ループを備えた共振インピーダンス感知のための装置及び方法を含む。
【０００５】
例示の態様に従って、共振インピーダンス感知システムが、共振器とインダクタンス・デジタル変換（ＩＤＣ）ユニットとを含む。共振器は、共振器発振振幅及び周波数により、及び感知された状態に応答して変化する共振インピーダンス（損失係数）による共振で、特徴付けられる。ＩＤＣ回路は、負インピーダンス回路要素及びループ制御回路要素を含む。
【０００６】
負のインピーダンス回路要素は、Ｄ級コンパレータと、Ｈブリッジ回路要素を介して共振器にインターフェースされるディスクリート電流源とを含む。Ｄ級コンパレータは、共振器発振電圧を受信するように、及び共振器発振周波数に同期化される周波数を備えたＤ級スイッチング出力Ｄ＿ｃｌｋを提供するように構成される。ディスクリート電流源は、制御された負のインピーダンスに対応するディスクリートループ制御信号に基づくディスクリート電流レベルのディスクリート駆動電流を出力するように構成される。Ｈブリッジ回路要素は、ディスクリート駆動電流の時間平均が共振器発振振幅に対応するように、ディスクリート駆動電流を共振器発振電圧と同期化するようにＤ＿ｃｌｋにより制御される。
【０００７】
ループ制御回路要素は、共振器をループフィルタとして組み込み、振幅サンプリング回路要素及び出力コンパレータを含み、振幅サンプリング回路要素及び出力コンパレータはいずれもＤ＿ｃｌｋによりクロックされる。振幅サンプリング回路要素は、共振器発振振幅を振幅サンプルに変換するように構成される。出力コンパレータは、制御された負のインピーダンスが共振インピーダンスを実質的に相殺し、それにより定常状態発振に対応する共振器発振振幅を実質的に一定に保つように、振幅サンプル及び振幅基準の比較に基づいてディスクリートループ制御信号を出力するように構成される。
【図面の簡単な説明】
【０００８】
【図１】負のインピーダンスで励起電流を駆動するＤ級負インピーダンス段を含むインダクタンス・デジタル（ＩＤＣ）コンバータにより駆動され、共振器発振振幅に応答する同期化された制御ループを備え、ループフィルタとして共振器を含む、ＬＣ共振器を含む共振誘導センサシステムの例示の実施例を図示する。
【０００９】
【図２】電流ＤＡＣを備えるＤ級負インピーダンス段を含むインダクタンス・デジタルコンバータ（ＩＤＣ）により駆動されるＬＣ共振器（損失係数Ｒｓを有する）を含む共振誘導センサシステムの例示の実施例を図示し、電流ＤＡＣが、共振器発振電圧に基づいてＤ級コンパレータにより制御される接地基準のＨブリッジを介して共振器にインターフェースされ、共振誘導センサシステムが、Ｄ級コンパレータにより同期化される出力コンパレータを備え、検出された共振器発振振幅に基づいてディスクリートループ制御信号を提供するループ制御段を含み、共振器インピーダンス（損失係数Ｒｓ）を平衡化させるため及び一定の共振器発振振幅を維持するために負の抵抗を制御する。
【発明を実施するための形態】
【００１０】
例示の実施例及び応用例は、負インピーダンス制御ループを備えた共振インピーダンス感知の種々の特徴及び利点を達成し、負インピーダンス制御ループは、ループフィルタとして共振器を組み込み、Ｄ級コンパレータで実装されるＤ級負インピーダンス段と、Ｄ級コンパレータによりクロックされる出力コンパレータで実装される制御ループ段とを含む。「Ｄ級コンパレータ」という用語は、Ｄ級機能性を実装する際に用いられるコンパレータを意味し、ＭＯＳＦＥＴスイッチを駆動するＤ級モードで動作するコンパレータを意味しない。
【００１１】
概略を述べると、共振インピーダンス感知システムの例示の実施例が、Ｄ級負インピーダンス段とループ制御段とを含むインダクタンス・デジタル変換ユニットを含む。Ｄ級コンパレータは、共振器発振電圧を受信し、共振器発振周波数と同期化されるＤ級スイッチング出力を生成する。ディスクリート電流源（電流ＤＡＣなど）が、Ｄ級スイッチング出力により切り替えられるＨブリッジを介して共振器を駆動し、そのため、ディスクリート駆動電流の時間平均が共振器発振振幅に対応する。共振器発振振幅に基づいて、出力コンパレータは、ディスクリートループ制御信号をディスクリート電流源に提供し、共振インピーダンスを平衡させる負インピーダンスで共振器を駆動し、それにより、定常状態発振に対応する一定の共振器発振振幅を維持する。
【００１２】
例示の実施例において、共振誘導性感知システムが、ＩＤＣユニットとセンサ／共振器とを含み、センサ／共振器は、共振器発振振幅及び周波数により、及び感知された状況に応答して共振インピーダンス（損失係数）を変更することによる共振で、特徴付けられる。ＩＤＣユニットは、負インピーダンス回路要素及びループ制御回路要素を含む。負のインピーダンス回路要素は、制御された負のインピーダンスに対応するディスクリートループ制御信号に基づいてディスクリート電流レベルを有するディスクリート駆動電流で共振器を駆動するように構成される。ループ制御回路要素は、共振器をループフィルタとして組み込み、共振器発振振幅に基づいてディスクリートループ制御信号を生成するように構成され、そのため、制御された負のインピーダンスが共振インピーダンスを実質的に相殺し、それにより、定常状態発振に対応する共振器発振振幅が実質的に一定に保たれる。
【００１３】
例示の実施例において、負のインピーダンス回路要素は、Ｄ級コンパレータと、Ｈブリッジ回路要素を介して共振器にインターフェースされるディスクリート電流源とを含む。Ｄ級コンパレータは、共振器発振電圧を受信するように、及び共振器発振周波数に同期化される周波数を有するＤ級スイッチング出力Ｄ＿ｃｌｋを提供するように構成される。ディスクリート電流源は、ディスクリートループ制御信号をディスクリート駆動電流に変換するように構成される。Ｈブリッジ回路要素は、ディスクリート駆動電流を共振器発振電圧と同期化するようにＤ＿ｃｌｋにより制御され、そのため、ディスクリート駆動電流の時間平均は共振器発振振幅に対応する。ループ制御回路要素は、振幅サンプリング回路要素及び出力コンパレータを含み、振幅サンプリング回路要素及び出力コンパレータはいずれもＤ＿ｃｌｋによりクロックされる。振幅サンプリング回路要素は、共振器発振振幅を振幅サンプルに変換するように構成される。出力コンパレータは、振幅サンプル及び振幅基準の比較に基づいてディスクリートループ制御信号を出力するように構成される。
【００１４】
例示の実施例において、出力コンパレータは、２レベルｇｍ＿低／高ループ制御信号を出力するシングルビットコンパレータであり得、ディスクリート電流源は、ｇｍ＿低／高制御信号に基づいてｇｍ＿低及びｇｍ＿高駆動電流レベルを出力する電流ＤＡＣである。振幅サンプリング回路要素は、検出された振幅信号を共振器発振振幅から生成する振幅検出回路要素と、検出された振幅信号をサンプリングし共振器発振振幅サンプルを提供するサンプル／ホールド回路要素とで実装され得る。ループ制御回路要素は更に、振幅検出回路要素への入力のため共振器発振振幅をバッファするように構成されるバッファ回路を含み得る。
【００１５】
例示の実施例において、ＩＤＣは、制御された負のインピーダンスを表すものとしてディスクリートループ制御信号に対応するセンサ応答データを出力するように構成されるセンサ出力回路要素を含み得る。また、ＩＤＣは更に、Ｄ＿ｃｌｋを共振器発振周波数に対応する周波数信号に変換するように構成される周波数推定回路要素を含み得、センサ出力回路要素は、ディスクリートループ制御信号及び周波数信号に対応するセンサ応答データを出力するように構成され得る。
【００１６】
図１は、共振誘導センサ１００の例示の実施例を図示する。センサ１００は、Ｒｓによって表される損失係数を有するＬＣ共振器１１０と、インダクタンス・デジタル（ＩＤＣ）コンバータ１２０とを含む。損失係数Ｒｓは、等価並列抵抗／インピーダンスＲｐと同等である。
【００１７】
例示の応用例において、導電性ターゲットの近接度／位置感知のためにセンサ１００を用いることができる。近接する導電性ターゲット（センサ１００の感知範囲内）が、共振インピーダンス（損失係数Ｒｓ／Ｒｐ）における変化を引き起こし得、これはＩＤＣ１２０により検出される。
【００１８】
ＩＤＣ１２０は、共振器の発振周波数と同期化されたＡＣ励起電流で共振器１１０を駆動する。ＩＤＣ１２０は、負インピーダンス段１２１及びループ制御段１２３を含み、ローパスループフィルタとして共振器１１０を含む負インピーダンス制御ループを確立する。ＩＤＣ負インピーダンス制御ループは、共振器発振振幅を一定（定常状態発振）に保つために共振器１１０を負インピーダンスで駆動する。
【００１９】
負インピーダンス段１２１は、共振器発振電圧と同期化された、ループ制御された負のインピーダンスを有する共振器励起電流で駆動する。ループ制御段１２３は、共振器発振振幅（１１５）を監視し、共振器発振振幅を一定に保つために負インピーダンスを制御するフィードバックループ制御信号１２９を負インピーダンス段１２１に提供する。一定の共振器発振振幅が定常状態発振に対応し、負のインピーダンス／抵抗が、共振器インピーダンス／抵抗（Ｒｓ／Ｒｐ損失係数）を平衡化する。
【００２０】
負インピーダンス段１２１は、制御されたトランスアドミッタンス（ｇｍ）を有するトランスアドミッタンス増幅器１２２として実装され得る。トランスアドミッタンス増幅器１２２は、共振器発振電圧（トランスアドミッタンス増幅器への入力）で同期化された励起／駆動電流で共振器１１０を駆動し、負インピーダンスが、ループ制御段１２３からのフィードバックｇｍ＿アドミッタンスループ制御信号１２９により制御される。
【００２１】
ループ制御段１２３は、増幅器１２４及び整流器１２６によって表され得る。増幅器１２４は、整流された共振器発振振幅１１５Ａ及び振幅基準１２４Ａに基づいてｇｍ＿アドミッタンスループ制御信号１２９を提供する。つまり、ループ制御１２３は、共振器発振振幅１１５／１１５Ａに応答して、増幅器１２２のｇｍ（アドミッタンス）を変調／調整するためにｇｍ＿振幅制御信号１２９を生成し、共振器振幅を一定に保つために負インピーダンスを制御する。
【００２２】
ＩＤＣ１２０は、負インピーダンス（１／Ｒｐ、ここで、Ｒｐ＝Ｌ／（Ｃ×Ｒｓ））を制御するｇｍ＿振幅ループ制御信号１２９に対応するセンサ応答データを出力する。センサ応答データは、近接導電性ターゲットなどに起因する、共振インピーダンス（Ｒｓ／Ｒｐ）の変化に対応する負インピーダンスの変化を定量化する。
【００２３】
図２は、共振誘導センサ２００の例示の実施例を図示する。センサ２００は、Ｒｓによって表される損失係数を有するＬＣ共振器２１０、及びインダクタンス・デジタル（ＩＤＣ）コンバータ２２０を含む。損失係数Ｒｓは、等価並列抵抗／インピーダンスＲｐと同等である。
【００２４】
例示の応用例において、導電性ターゲットの近接度／位置感知のためにセンサ２００を用いることができる。近接する導電性ターゲット（センサ１００の感知範囲内）が、共振インピーダンス（損失係数Ｒｓ／Ｒｐ）における変化を起こし得、これはＩＤＣ２２０により検出される。
【００２５】
ＩＤＣ２２０は、共振器２１０を、共振器発振電圧と同期化される（即ち、共振状態で動作する共振器の発振周波数に同期化される）ＡＣ励起電流で駆動する。ＩＤＣ２２０は、近接導電性ターゲットなどに起因する、共振インピーダンス（Ｒｓ／Ｒｐ）の変化により生じる共振器２１０の共振状態の変化を検出する、共振器２１０をローパスループフィルタとして含む負インピーダンス制御ループを確立する。
【００２６】
ＩＤＣ２２０は、Ｄ級負インピーダンス段２２１及びループ制御段２２３を含む。Ｄ級負インピーダンス段２２１は、Ｄ級コンパレータ２３２で実装される。ループ制御段２２３は、Ｄ級コンパレータ２３２からのＤ級スイッチング出力（Ｄ＿ｃｌｋ）と同期化される（によりクロックされる）出力コンパレータ２４４で実装される。
【００２７】
Ｄ級負インピーダンス段２２１は、Ｄ級コンパレータ２３２と接地基準のＨブリッジＳ１／Ｓ２を介して共振器２１０にインターフェースされる電流ＤＡＣ２３３を含む、Ｄ級トランスアドミッタンス増幅器として実装される。共振器発振電圧はＤ級コンパレータ２３２に入力され、Ｄ級コンパレータ２３２は、ＨブリッジＳ１／Ｓ２を整流するＤ級スイッチングパルストレインを出力し、電流ＤＡＣ２３３（Ｈブリッジを介する入力）からの駆動／励起電流を共振器発振電圧（Ｄ級コンパレータへの入力）と同期化する。
【００２８】
Ｄ級コンパレータ２３２及びＨブリッジは、駆動電流を共振器発振電圧（共振器発振周波数）と同期化するために、Ｄ級スイッチングを提供する。Ｄ級コンパレータ２３２は、正のフィードバックを提供するためにＨブリッジを整流し、共振器２１０の正側を電流ＤＡＣ２３３に、及び共振器の負側を接地に接続する。
【００２９】
Ｄ級コンパレータ２３２のスイッチング出力はまた、ループ制御段２２３（共振器発振周波数と同期化される）を同期化するために用いられるＤ＿ｃｌｋとして出力される。
【００３０】
電流ＤＡＣ２３３は、共振器２１０（Ｈブリッジを介して）をディスクリート駆動／励起電流レベル（ｇｍ＿低及びｇｍ＿高）で駆動する。電流ＤＡＣ２３３は、ループ制御段２２３からのディスクリート２レベルｇｍ＿低／高フィードバック制御信号２２９により制御され、共振器２１０を、ループ制御段２２３（出力コンパレータ２４４）からのディスクリートｇｍ＿低／高ループ制御信号２２９により制御される負インピーダンスで効果的に駆動する。電流ＤＡＣ２３３からのディスクリート電流駆動は、共振器２１０により時間平均化され、これはＩＤＣ制御ループにおいてローパスループフィルタとして機能する。つまり、電流ＤＡＣ２３３から共振器２１０（Ｄ級コンパレータ２３２により共振器発振周波数と同期化される）へのディスクリート電流レベルの時間平均は、ループ制御段２２３に入力される共振器発振振幅２１５Ａに対応する。
【００３１】
Ｄ級負インピーダンス段２２１は、接地基準のＨブリッジインタフェースを備えた、Ｄ級ＯＴＡ（オペレーショナルトランスアドミッタンス増幅器）により実装され得る。Ｄ級負インピーダンス段２２１をトランスアドミッタンス増幅器として実装することで、負インピーダンスが、トランジスタに関連して低温度係数を有するレジスタによって定義され得、それにより温度ドリフトが緩和される。また、Ｄ級機能性は、共振器２１０の電力消費を最小化する。
【００３２】
ループ制御段２２３は、Ｄ級負インピーダンス段２２１から、共振器発振振幅２１５Ａ、及びＤ級コンパレータ２３２のＤ＿ｃｌｋ出力を受信する。共振器振幅２１５Ａは、共振器２１０に負荷をかけることを避けるために１×バッファ２４５を介してループ制御段２２３に入力される。
【００３３】
ＨブリッジＳ１／Ｓ２は、ループ制御段２２３（即ち、図１の１２６にあるように整流を提供すること）に入力される共振器電圧２１５Ａを効果的に整流する。ループ制御段２２３をＤ級負インピーダンス段（いずれも、共振器発振周波数に同期化される）と同期化するためにＤ＿ｃｌｋが用いられる。
【００３４】
ループ制御段２２３は、Ｄ＿ｃｌｋによりクロックされる出力コンパレータ２４４を含み、電流ＤＡＣ２３３を制御するディスクリートフィードバック制御信号２２９を生成する。出力コンパレータ２４４は、シングル又はマルチビットの出力コンパレータであり得、シングル又はマルチビット電流ＤＡＣを駆動する。例示の実施例では、出力コンパレータ２４４は、ディスクリートの２レベルｇｍ＿低／高ループ（振幅）制御２２９信号を出力するシングルビットコンパレータであり、これは、２レベル電流ＤＡＣ２３３を制御し、ディスクリートｇｍ＿低及びｇｍ＿高電流レベルを共振器２１０に（Ｈブリッジを介して）供給する。
【００３５】
出力コンパレータ２４４は、共振器発振振幅２１５Ａに基づいてディスクリート２レベルｇｍ＿低／高制御信号２２９を生成する。振幅検出器２４６が、共振器振幅２１５Ａを検出し、これは、サンプル／ホールド２４７によりサンプリングされ、Ｄ＿ｃｌｋによりクロックされる。Ｄ＿クロック周波数での共振器振幅サンプルが出力コンパレータ２４４に入力される。振幅検出器２４６及びサンプル／ホールド２４７（及び１×バッファ２４５）は、積分及びダンプフィルタとして実装され得る。
【００３６】
Ｄ＿ｃｌｋに同期化される出力コンパレータ２４４は、共振器振幅サンプル２１５Ａを振幅電圧基準ＶＲｅｆと比較し、ディスクリートの２レベルｇｍ＿低／高ループ（振幅）制御信号２２９を生成し、これは、Ｄ級負インピーダンス段２２１において電流ＤＡＣ２３３にフィードバックされる。つまり、出力コンパレータ２４４の出力レベルは、電流ＤＡＣ２３３によって共振器２１０のための駆動電流に変換されるｇｍ＿低／高アドミッタンスレベルに対応する。
【００３７】
ｇｍ＿低／高ループ（振幅）制御信号２２９は、共振器インピーダンス（損失係数Ｒｓ／Ｒｐ）を相殺するため及び共振器発振振幅を一定に保つために必要とされる負インピーダンスに対応する。つまり、ループ制御信号２２９は、それが、共振器発振振幅（２１５Ａ）を実質的に一定に保つために必要とされる負インピーダンス（１／Ｒｐ）を表すという点で、（例えば、ターゲット近接度／位置に対する）共振センサ２１０の感知応答に対応する。このように、ループ制御信号２２９は、ＩＤＣ２２０からセンサ応答データ出力を提供する。
【００３８】
ＩＤＣ２２０は、共振器発振周波数に対応して、Ｄ＿ｃｌｋを受信する周波数推定器２５１を含む。周波数推定器２５１は、Ｄ＿ｃｌｋをＩＤＣ２２０からの周波数出力に変換する。
【００３９】
ＩＤＣ２２０は、データ及び周波数を出力し、これらは、そのセンサ共振器についての定量化された情報を提供する。例えば、導電性ターゲット（渦電流感知）と共に用いられる共振誘導センサ２００に対して、ターゲット近接度／位置を判定するためにこういったデータ及び／又は周波数出力を用いることができる。
【００４０】
Ｄ級及び出力コンパレータ２３２及び２４４を備えた、Ｄ級負インピーダンス段２２１及びループ制御段２２３によって提供されるＩＤＣ制御ループは、積分又はその他のフィルタリングを必要としない。代わりに、それは、出力コンパレータのディスクリート出力を平均化するために共振器２１０を一次ローパスフィルタとして組み込む。Ｄ級／出力コンパレータ２３２／２４４のみがアクティブ構成要素であり、センサ共振器において消失される電力への電力消費が低減される。
【００４１】
共振器２１０は、加算ノードにおいてＩＤＣ制御ループに含まれ、ここで、共振器の正の共振インピーダンスがＩＤＣ制御ループ（Ｄ級負インピーダンス段２２１）の負インピーダンスと比較される。この構成の利点には：（ａ）共振インピーダンスを、それに相関されたパラメータを測定するのではなく、直接的に測定すること、（ｂ）例えば、センサの一定共振器発振の振幅が、センサにより生成される磁束の一定振幅を示唆するので、磁気コアからの非線形を抑制すること、（ｃ）制御ループの過渡応答がセンサの過渡応答を追跡するので、センサのためのＩＤＣ過渡応答を最適化すること、及び（ｄ）センサによるＩＤＣからの量子化ノイズを減衰すること、が含まれる。
【００４２】
本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得、多くの他の実施例が可能である。
【図１】
0006410827.tif 000002
【図２】
0006410827.tif 000003