(57)【特許請求の範囲】
【請求項１】
複数の電極を基板中に形成する工程と、
複数の電極が基板から上に向かって垂直に延びるように基板をエッチングする工程と、
基板と複数の電極の上に第１誘電体層を堆積する工程と、
第１誘電体層の上に、電気的に伝導性の材料を堆積してパターニングする工程と、
第１誘電体層をパターニングし、部分的にエッチングして、２次ランディングコンタクトと、複数の電極のＲＦ電極の上のＲＦプラトーとを形成し、電気的に伝導性の材料の一部を露出させる工程と、
露出した電気的に伝導性の材料、ＲＦプラトー、および２次ランディングコンタクトの上に第２誘電体層を堆積する工程と、
第２誘電体層の上に、複数の電極のＧＮＤ電極に電気的に接続されたプレートを形成する工程であって、プレートは、ＲＦプラトーから隔てられた位置から、ＲＦプラトーに接触する位置に可動であり、ＲＦプラトーは、２次ランディングコンタクトに比較して、基板から上に向かって垂直に、より大きな距離だけ延びる工程と、を含むＭＥＭＳＤＶＣの製造方法。
【請求項２】
さらに、第１誘電体層をエッチングして、ＧＮＤ電極を露出させる工程を含む請求項１に記載の方法。
【請求項３】
電気的に伝導性の材料を堆積してパターニングする工程は、露出したＧＮＤ電極と残った第１誘電体層の上に電気的に伝導性の材料を堆積する工程と、電気的に伝導性の材料の選択された部分を除去し、第１部分はＧＮＤ電極に電気的に接続されて残り、第２部分は第１誘電体層の上に残る工程を含む請求項２に記載の方法。
【請求項４】
さらに、残った第１誘電体層を選択的に部分的にエッチングし、ＰＤ電極の上に配置された部分に比較して、第１誘電体材料のより厚い部分が、ＲＦ電極の上に残る工程を含む請求項３に記載の方法。
【請求項５】
ＰＤ電極が基板の一部を囲み、２次ランディングコンタクトは、ＰＤ電極で囲まれた基板の一部の上に配置される請求項４に記載の方法。
【請求項６】
第２誘電体層を堆積する工程は、電気的に伝導性の材料の第２部分の上に第２誘電体層を堆積し、基板から上に向かって垂直に延びるＲＦプラトーより大きな距離だけ基板の上に延びるプレートベンドコンタクトを形成する工程を含む請求項１に記載の方法。
【請求項７】
プレートベンドコンタクトは、ＧＮＤ電極の上に配置される請求項６に記載の方法。
【請求項８】
残る第１誘電体層を選択的にエッチングする工程は、ＰＤ電極に囲まれた基板の部分の上に第１誘電体層の一部を残し、ＰＤ電極に囲まれた基板の部分の上に残った第１誘電体層の一部は、ＲＦプラトーが基板から上に向かって垂直に延びる距離より小さい距離で、残った第１誘電体層が基板から上に向かって垂直に延びる距離より大きな距離だけ、基板から上に延びる請求項７に記載の方法。
【請求項９】
プレートベンドコンタクトは、ＰＢ電極の上に配置される請求項６に記載の方法。
【請求項１０】
プレートは、ＲＦプラトーから隔てられた位置から、ＲＦプラトーと２次ランディングコンタクトの双方に接触する位置まで可動である請求項９に記載の方法。
【請求項１１】
ＰＤ電極は、基板の一部を囲み、２次ランディングコンタクトは、ＰＤ電極に囲まれた基板の一部の上に配置される請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の具体例は、一般に、マイクロエレクトロメカニカルシステム（ＭＥＭＳ）デザイン可変キャパシタ（ＤＶＣ）およびその製造方法に関する。
【背景技術】
【０００２】
ＭＥＭＳＤＶＣは、ＲＦ電極の上に配置されたプレートまたはカンチレバー電極を有しても良い。プレートまたはカンチレバー電極は、ＲＦ電極から間隔あけた第１位置から、ＲＦ電極から間隔あけた第２位置まで、動くことができる。第２位置は、第１位置よりＲＦ電極に近く、これにより、より高いキャパシタンスを有する。プレートまたはカンチレバー電極が、ＲＦ電極から遠くに位置するほど、ＭＥＭＳＤＶＣのキャパシタンスは低下する。
【０００３】
プレートまたはカンチレバー電極を動かすために、他の電極が、プレートまたはカンチレバー電極に、ＲＦ電極に向かって電圧を印加する。プレートまたはカンチレバー電極は、残念ながら、ＲＦ電極の上だけでなく、プルイン電極の上にもある誘電体の上に着地しても（land）良い。もし、プレートまたはカンチレバー電極が、プルイン電極の上に着地した場合、誘電体層で電荷が帯電し、これによりＭＥＭＳＤＶＣの効率だけでなく、ＭＥＭＳＤＶＣの信頼性も低下する。
【０００４】
それゆえに、プルイン電極の上に配置された誘電体層中での電荷の帯電を低減および／または除去するＭＥＭＳＤＶＣ、およびその製造方法が、技術分野で必要とされる。
【発明の概要】
【０００５】
本発明は、一般に、ＭＥＭＳＤＶＣとその製造方法に関する。ＭＥＭＳＤＶＣは、ＲＦ電極から第１距離だけ隔てた位置と、第１距離より小さい第２距離だけＲＦ電極から隔てた第２の位置とから可動なプレートを含む。第２位置にある場合、プレートは、ＲＦ電極の上でＲＦプラトー（plateau）を有する誘電体層により、ＲＦ電極から隔てられる。１またはそれ以上の２次ランディングコンタクトまたは１またはそれ以上のプレートベンドコンタクトが存在して、プレートはＲＦプラトーと良好なコンタクトを得て、一貫したＣｍａｘ値が得られることを確実にする。
【０００６】
１つの具体例では、ＭＥＭＳＤＶＣは、少なくとも１つの第１電極、少なくとも１つの第２電極、およびその間に配置されたＲＦ電極を有する基板と、基板、少なくとも１つの第１電極、少なくとも１つの第２電極、およびＲＦ電極の上に配置された誘電体層であって、ＲＦ電極の上のＲＦプラトーと、少なくとも１つの第２電極の上で、少なくとも１つの第２電極により部分的に囲まれた少なくとも１つの２次ランディングコンタクトとを含む誘電体層と、少なくとも１つの第１電極と接続され、少なくとも１つの第２電極とＲＦ電極の上に延びるプレートであって、誘電体層から隔てられた第１位置から、ＲＦプラトーに接触する位置に可動のプレートと、を含む。
【０００７】
他の具体例では、ＭＥＭＳＤＶＣの製造方法は、複数の電極を基板中に形成する工程と、複数の電極が基板の上に延びるように基板をエッチングする工程と、基板と複数の電極の上に第１誘電体層を堆積する工程と、第１誘電体層の上に、電気的に伝導性の材料を堆積してパターニングする工程と、第１誘電体層をパターニングし、部分的にエッチングして、ＲＦ電極の上のＲＦプラトーと、複数の電極の第１電極の上の、複数の電極の第１電極に囲まれた、２次ランディングコンタクトとを形成する工程と、パターニングされた電気的に伝導性の材料、ＲＦプラトー、および２次ランディングコンタクトの上に第２誘電体層を堆積する工程と、第２誘電体層の上に、複数の電極の第２電極に電気的に接続されたプレートを形成する工程であって、プレートは、ＲＦプラトーから隔てられた位置から、ＲＦプラトーに接触する位置に可動であり、ＲＦプラトーは、２次ランディングコンタクトに比較して、基板の上により大きな距離だけ延びる工程を含む。
【図面の簡単な説明】
【０００８】
本発明の上で引用した特徴が詳しく理解される方法で、上で簡単に要約された、本発明のより特別な記載が、それらの幾つかが添付の図面に記載された具体例を参照することにより行われても良い。しかしながら、添付の図面は、この発明の典型的な具体例のみを記載し、それゆえにこの範囲を限定するものと考えるべきではなく、本発明は他の同様に効果的な具体例を許容する。
【０００９】
【図１】自立状態のＭＥＭＳＤＶＣの模式的な断面図である。
【図２】Ｃｍａｘ状態の、図１のＭＥＭＳＤＶＣの模式的な断面図である。
【図３】Ｃｍｉｎ状態の、図１のＭＥＭＳＤＶＣの模式的な断面図である。
【図４】１つの具体例にかかるＭＥＭＳＤＶＣデバイスの模式的な断面図である。
【図５】プレートがプレートベンドコンタクトの上に着地した場合の、図４のＭＥＭＳＤＶＣデバイスの模式的な断面図である。
【図６】プレートがプレートベンドコンタクトとＲＦコンタクトの双方の上に着地した場合の、図４のＭＥＭＳＤＶＣデバイスの模式的な断面図である。
【図７】プレートがプレートベンドコンタクト、ＲＦコンタクト、および２次ランディングコンタクトの上に着地した場合の、図４のＭＥＭＳＤＶＣデバイスの模式的な断面図である。
【図８】２次ランディングコンタクトの無いＣｍａｘ状態の、図１のＭＥＭＳＤＶＣの模式的な断面図である。
【図９】追加の隙間を示すＲＦプラトーの拡大図である。
【図１０】図４のＭＥＭＳＤＶＣデバイスの上面図である。
【図１１】１つの具体例にかかる、全てが同時に動くＭＥＭＳＤＶＣデバイスのグループを有するＤＶＣセルの一部の上面図である。
【図１２】マルチビットＤＶＣアレイを形成するように配置されたＤＶＣセルのアレイの上面図である。
【図１３】底部電極形成中のＭＥＭＳＤＶＣデバイスの模式図である。
【図１４】ＲＦプラトーと２次ランディングコンタクトとの間に高差を形成するリセスエッチング後のＭＥＭＳＤＶＣデバイスの模式的な断面図である。
【図１５】第１誘電体層を堆積した後の、ＭＥＭＳＤＶＣデバイスの模式的な断面図である。
【図１６】アンカーとプレートベンドコンタクトを形成した後の、ＭＥＭＳＤＶＣデバイスの模式図である。
【図１７】２次ランディングコンタクトとＲＦプラトーとを形成した後の、ＭＥＭＳＤＶＣデバイスの模式図である。
【図１８】第２誘電体層を堆積した後の、ＭＥＭＳＤＶＣデバイスの模式的な断面図である。
【図１９】第１犠牲層を堆積した後の、ＭＥＭＳＤＶＣデバイスの模式的な断面図である。
【図２０】底部プレートとレッグを形成した後の、ＭＥＭＳＤＶＣデバイスの模式図である。
【図２１】上部プレート層を形成した後の、ＭＥＭＳＤＶＣデバイスの模式図である。
【図２２】第３犠牲層と上部誘電体層を堆積した後の、ＭＥＭＳＤＶＣデバイスの模式的な断面図である。
【図２３】ＲＦ電極の上に形成されたポストを備えたＭＥＭＳＤＶＣデバイスの模式的な上面図である。
【図２４】２次ランディングコンタクトに近接したポストを備えたＭＥＭＳＤＶＣデバイスの模式的な上面図である。
【図２５】プレートと隣接するプレートとをつなぐために、ポストの近傍にプレートリンクを有するＭＥＭＳＤＶＣデバイスの模式的な上面図である。
【図２６】複数の小さな２次ランディングコンタクトを有する他の具体例にかかるＭＥＭＳＤＶＣデバイスの模式的な上面図である。
【図２７】複数の大きな２次ランディングコンタクトを有する他の具体例にかかるＭＥＭＳＤＶＣデバイスの模式的な上面図である。
【図２８】ＰＤ電極領域の上に長いポストを有し、ＲＦコンタクト領域の上にポストまたはトレンチを有さない他の具体例にかかるＭＥＭＳＤＶＣデバイスの模式的な上面図である。
【図２９】図２８のＭＥＭＳＤＶＣデバイスの模式的な断面図である。
【図３０】他の具体例にかかるＭＥＭＳＤＶＣデバイスの模式的な断面図である。
【００１０】
理解を助けるために、可能であれば、図面で共通の同一要素を示すために、同一の参照番号が使用された。１つの具体例に記載された要素は、特に列挙することなく、他の具体例で優位に使用しても良いことが期待される。
【詳細な説明】
【００１１】
本発明は、一般に、ＭＥＭＳＤＶＣおよびその製造方法に関する。ＭＥＭＳＤＶＣは、ＲＦ電極から第１距離だけ隔てた位置から、第１距離より小さい第２距離だけＲＦ電極から隔てた第２位置に動くことができるプレートを含む。第２位置では、プレートは、ＲＦ電極の上にＲＦプラトーを有する誘電体層により、ＲＦ電極から隔てられる。１またはそれ以上の２次ランディングコンタクトと、１またはそれ以上のプレートベンドコンタクトが存在して、プレートがＲＦプラトーと良好なコンタクトを得て、一貫したＣｍａｘ値が得られることを確実にする。
【００１２】
ＭＥＭＳＤＶＣデバイスは、図１に模式的に示すように、可動なＭＥＭＳプレートの上（すなわち、プルオフ電極またはプルアップ電極またはＰＵ電極）と、下（すなわち、プルイン電極またはプルダウン電極またはＰＤ電極）に制御電極を備えた、可動なＭＥＭＳプレートに基づく。それらの電極は、上部および底部の誘電体層により覆われる。加えて、可動なＭＥＭＳ要素の下にＲＦ電極がある。可動なプレートとＲＦ電極との間に、ＰＵ電極またはＰＤ電極のいずれかに印加された電圧により変化する隙間を有する。それらの電圧は静電力となり、コンタクトしてＲＦ電極に安定した最小または最大のキャパシタンスを提供するために、ＭＥＭＳ要素を、上方または下方のいずれかに引っ張る。この方法では、可動のプレートからＲＦ電極までのキャパシタンスは、底部に引っ張られた場合（図２）の高いキャパシタンス状態Ｃｍａｘから、上部に引っ張られた場合（図３）の低いキャパシタンス状態Ｃｍｉｎまで、変化しうる。
【００１３】
ＲＦ応用のためには、如何に多くアンテナの共鳴周波数が異なる周波数帯で最適性能に調節できるかを決めるために、キャパシタンスの調節可能な範囲は重要なパラメータである。大きな調節範囲を得るために、可動な要素とＲＦ電極との間に比較的大きな隙間が必要となる。
【００１４】
考えるべき第１の問題は、ＭＥＭＳＤＶＣデバイスの動作電圧とホットスイッチ性能である。プレートを上方または下方に、１／（隙間）２の大きさで動かすために使用される静電力は、大きな必要な電圧となる。ＣＭＯＳチップの上にＭＥＭＳデバイスを共に集積することを可能にする、許容できるレベル（例えば＜３０Ｖ）にＭＥＭＳＤＶＣデバイスの動作電圧を制限するために、適合したバネメカニズムが、ＲＦ電極の上に可動なプレートを吊り下げるために使用されて、これによりＭＥＭＳデバイスがより低い電圧でプログラムでき、一方、キャパシタンスの許容できる調節範囲も可能にする。適合したバネの小型化は、ＲＦ電圧をデバイスに与えた場合に、デバイスがＣｍａｘ状態に保たれ、この結果、ＲＦ信号が存在するＣｍｉｎ状態では、デバイスのプログラムが不具合となる。
【００１５】
多くのＭＥＭＳＤＶＣデバイスに影響する第２の問題は、誘電体層の帯電に関する。底部電極または上部電極の上の誘電体層の上に膜が着地する場合、誘電体層の中の電場が大きくなりすぎて、電荷がこの誘電体層に導入されて、デバイスの駆動電圧がシフトする。このシフトは、限られた数の動作サイクルの後にデバイスを動作不能にし、デバイスの寿命を大幅に制限する。
【００１６】
ＭＥＭＳデバイスで考えられる第３の問題は、キャパシタンスと与えられたＲＦパワーとの間の線形性である。ＭＥＭＳデバイスをＲＦ応用で役立てるために、ＲＦ信号は、非線形な要素により歪ませることはできない。ＭＥＭＳＤＶＣデバイスでは、これは一般に、デバイスのキャパシタンスが、ＲＦ信号により変調できないことを意味する。
【００１７】
ここで検討するように、ここに記載された具体例は、上述の問題の全てに取り組み、同じチップの上に、ＣＭＯＳコントローラと共に集積可能で、帯電に影響されずに長寿命となる、高い線形性のＤＶＣデバイスを可能にする。
【００１８】
図４は、上述の問題を解決する、１つの具体例にかかるＭＥＭＳＤＶＣデバイスを示す。明確化のために、ＭＥＭＳＤＶＣデバイスの底部層のみが示され、上部電極は省略されている。デバイスは、フレキシブルレッグにより表面の上に吊り下げられた固いプレートからなる。複数のポストで互いに接続された２つの積層されたプレート（上部プレートと底部プレート）を使用することにより、プレートは高い剛性を有する。フレキシブルレッグは、例えば底部プレート層のような、プレートの１つのみに形成される。フレキシブルレッグは底部プレート層の中に示されるが、フレキシブルレッグは、代わりに上部プレート層の中に形成できることが理解される。フレキシブルレッグは、可動プレートを、ＣＭＯＳ制御のための十分に低い電圧で、上方または下方に動かすことができる。
【００１９】
加えて、追加のランディングコンタクトポイント（プレートベンドコンタクトまたはＰＢコンタクト）が追加され、これは一般には３０ｎｍから８０ｎｍだけＲＦコンタクトポイントより高い。ＲＦコンタクトは、ＲＦプラトーに接続し、その上にある。プレートが下方に引っ張られた場合、プレートは最初にＰＢコンタクトポイントと接触するようになる（図５）。
【００２０】
デバイスをＲＦコンタクトの上に着地するためには、プレートは更に曲がる必要がある。プレートは固いため、これにはより大きな静電力が必要となる。一旦、ＰＢコンタクトの上に着地すると、ＰＤ電極との隙間は減り、これによりプレートに与えられる静電力が増加する。これにより、殆ど追加の駆動電圧無しで、プレートは引き寄せられてＲＦコンタクトと接触する（図６）。
【００２１】
追加のコンタクトポイント（２次ランディングコンタクトまたはＳＬコンタクト）は、ＲＦコンタクト高さより少し低い高さを有するＰＤ領域（例えば１０〜５０ｎｍだけ低い）の中で規定される。最後のＣｍａｘ状態は、ＰＤ電極への駆動電圧を増加し、さらにプレートをＳＬコンタクトと接触するまで引っ張ることにより達成される（図７）。
【００２２】
Ｃｍｉｎ状態にデバイスをプログラムした場合、ＰＤ電極への電圧が除去される。プレートは最初ＳＬコンタクトから離れ、図６に示すように、いまだＲＦコンタクトおよびＰＢコンタクトに接続されている。固いプレートがまだ曲がっているためプレートは高い復元力を有し、ＲＦ電極にＲＦ信号が存在する場合でも、続いてプレートは、プレートの機械的な復元力によりＲＦコンタクトから離れる。一旦、ＲＦコンタクトから離れれば、電極によりプレートに働く静電力は、実質的に減らされ、レッグは更にプレートを上方に引っ張ることができる。
【００２３】
ＳＬコンタクトの上へのプレートの着地は、ＤＶＣデバイスの線形性にとって不可欠である。ＳＬコンタクトが無い場合、ＰＤの上のプレート位置はうまく決まらない（図８）。プレートの固さ、ＰＢコンタクトの高さ、および印加される電圧に応じて、着地形状のデバイスの形状は異なる。デバイスにとって、ＰＤ電極の上の誘電体層の上に、２次的に着地させることさえも可能である。デバイスが２次的に着地する場合、ＰＤ電極の上の誘電体層の帯電を招き、デバイスの寿命に影響を与える。
【００２４】
加えて、Ｃｍａｘキャパシタンスは、プレートとＲＦコンタクトとの間で隙間が発生することにより減少する。ＳＬコンタクトを使用しなかった場合、プレートはＲＦコンタクトとうまく噛み合わないであろう。図９は、デバイスがＣｍａｘの場合の、ＳＬコンタクトの無いいくつかの場合のＲＦコンタクトの拡大図である。プレートが十分に強く引っ張られない場合（図９ａ）、ＲＦコンタクト領域の外側に、追加の隙間が存在する。デバイスがより強く引っ張られた場合（図９ｂ）、ＲＦコンタクト領域の中央に隙間が形成される。デバイスが更に強く引っ張られた場合、双方のＰＤ電極の上（図９ｂ）、またはデバイスを傾いた状態で引っ張る、１つのみのＰＤ電極の上（図９ｃ）のいずれかにプレートが２次着地する。
【００２５】
プレートとＲＦコンタクトとの間に現れる追加の隙間は、ＤＶＣデバイスの低い線形性の主な原因である。ＲＦ信号がＲＦ電極の上に存在すると、次に静電力が着陸したプレートの上に働く。より高いＲＦ電力の場合、静電力は電圧２（電圧の２乗）に対応するため、より大きな静電力が生じる。プレートとＲＦコンタクトとの間の隙間は、続いて減少し、この結果、キャパシタンスが増加する。それゆえに、キャパシタンスはＲＦパワーにより変調され、デバイスは悪い線形性を示す。
【００２６】
図７に示すようなＳＬコンタクトを用いることにより、デバイスの着地位置が完全に決められ、ＰＢコンタクトの高さやプレートの固さに依存しない。十分に高い電圧がＰＤ電極に印加される限り、プレートはＳＬコンタクトに接触するように引っ張られる。一旦、ＳＬコンタクトの上に着地すれば、３つのコンタクトポイント（ＲＦ／ＳＬ／ＰＢ）の間でプレートはすっと大きな固さに到達する。これにより、プレートが大きく撓まないで、ＰＤ電極に追加の電圧を印加できる。更に、ＰＢコンタクトとＳＬコンタクトの間でプレートにかかる力が、ＳＬコンタクトとＲＦコンタクトの間でプレートにかかる力と同じになるように、ＳＬコンタクトの位置が選択されてもよい。それらの２つの力は互いに釣り合い、ＰＤ電極に印加する電圧を増加させても、安定したプレート位置となる。
【００２７】
図１０は、１つのＤＶＣデバイスの上面図を示す。図１０は、フレキシブルレッグと、底部プレートと上部プレートとを接続するポストを備えた固いプレートを示す。ＰＢコンタクトは、固いプレートの最端部に位置する、ＰＤ電極は、その中に形成され、ＳＬコンタクトを含む孔を有する。換言すれば、基板の一部を囲む引き出し電極と、２次ランディングコンタクトが、基板の上に直接配置される。ＳＬコンタクト自身は、ＰＤ電極の直上の、誘電体層の上に突き出す（図４参照）。これは、着地したＣｍａｘ状態において、プレートは、ＰＤコンタクト、ＲＦコンタクトおよびＳＬコンタクトの上に着地し、ＰＤ電極の直上の誘電体層には接触しない。これは、底部誘電体層中の電場が、誘電体層の帯電を避けるのに十分な程度に低く維持されることを確実にする。ＲＦプラトーは、ＳＬコンタクトと、プロセス中の同じ時に形成され、以下で検討するように、製造中に、平坦化目的で使用される。
【００２８】
それぞれのＭＥＭＳＤＶＣデバイスは、多くのｆＦの制限されたＣｍａｘを有する。キャパシタンスを増加させるために、複数のデバイスが互いに隣り合って配置される。隣りあうデバイスは、ＲＦ領域中の上部および底部のプレート層を用いて、互いに接続される。これは、ＲＦの上でプレートが平坦に着地することを確実にする。それらのプレートの接続が無ければ、底部および上部のプレートのポアソン比（Poisson's ratio）により、下方位置で駆動した場合に、プレートのエッジが僅かに上方にカーブするようになる。着地位置において、プレートとＲＦコンタクトとの間にできる隙間は、線形性の問題をもたらす。加えて、トレンチがＲＦ電極に沿って形成され、これは、上部プレートを底部プレートの上に局所的に直接配置する。これは、ＲＦの上のプレートを部分的に厚くし、それをより固くして線形性を更に改良する。トレンチは、ＲＦ電極より狭くても、ＲＦ電極より広くても、またはＲＦ電極と同じ幅でも良い。
【００２９】
図１１は、隣のデバイスに接続された、多くのＤＶＣデバイスの上面図である。１つのＤＶＣセルは、接続されたＤＶＣデバイスの多くを含み、分離されたＰＤまたはＰＵ電極に、電圧を印加することにより、それらは同時に駆動する。１つのセルにグループ化されたＤＶＣデバイスの数は、ＤＶＣセルが所望のＣｍａｘを形成するように調整される。複数のＤＶＣデバイスが互いに隣り合って配置され、それぞれのデバイスが隣のデバイスに接続される。接続は、双方のプレート層（底部プレートと上部プレート）の中で行われ、ＲＦ電極領域の全体を少なくとも覆う。加えて、隣り合うデバイスの間のプレート接続は、誘電体の上に２次着地するリスク無しに、より大きな制御電極を印加できる。
【００３０】
図１２は、ＲＦバンプの周囲に配置されたＤＶＣセルのアレイを示す。それぞれのＤＶＣセルは、図１１に示したような、同時に駆動する、多くのグループ化されたＤＶＣデバイスを含む。複数のセルが同時に駆動し、マルチビットのプログラム可能なＤＶＣアレイが形成できる。
【００３１】
上述のデバイスを、ＣＭＯＳバックエンドオブライン（Back-End-of-Line）に集積するために、複数の方法が存在する。図１３から図２１は、可能な選択肢の１つを示す。最初に、ＰＤ電極、ＲＦ電極、およびＤＶＣデバイスへのＧＮＤ接続を含む底部電極が形成される。（図１３）。表面は、酸化物による隙間の埋め込みと、それに続く酸化物ＣＭＰプロセスにより平坦化される。ＰＤ電極は孔を含み、いくつかの場合は、基板の一部を囲み、これによりＳＬコンタクトがどこに現れるかを決める。電極に使用される好適な材料は、銅、アルミニウム、チタン、タンタル、タングステン、窒化チタン、およびそれらの組み合わせのようなＢＥＯＬプロセスで一般に使用される電気的に伝導性の材料を含む。電極は、物理気相堆積（ＰＶＤ）、化学気相堆積（ＣＶＤ）、および原子層堆積（ＡＬＤ）のような公知の堆積方法と、エッチングや（デュアル）ダマシンプロセス工程のような公知のパターニング方法により形成される。
【００３２】
次の工程では、ブランケットリセスエッチを用いて、酸化表面にリセスが形成される。リセスは、金属電極が酸化表面の上に突き出すことを保証し、プレートがＲＦ電極の上に着地することを確実にする。加えて、リセスエッチは、ＲＦコンタクトと（ＰＤ電極の孔の中に形成される）ＳＬコンタクトの間に高差を形成する。リセスの深さは、一般には１０ｎｍから５０ｎｍまでである。
【００３３】
続く工程では、表面が底部誘電体層により被覆される（図１５）。誘電体層は、Ｃｍａｘ状態で、ＤＶＣのキャパシタンスを形成し、複数の層を含んでも良い。底部誘電体層に使用される好適な材料は、窒化シリコン、酸化シリコン、酸窒化シリコン、およびアルミナを含む。
【００３４】
次の工程では、ＰＢコンタクトとデバイスアンカーポイントが、金属堆積およびパターニング工程を用いて形成される。金属層の厚さは、ＰＢコンタクトとＲＦコンタクトとの間の高差を形成し、ＭＥＭＳＤＶＣデバイスのための高い復元力を与える。それらの電気相互接続のための好適な材料は、銅、アルミニウム、チタン、タンタル、タングステン、窒化チタン、およびそれらの組み合わせのようなＢＥＯＬプロセスで一般に使用される電気的に伝導性の材料を含む。電気的に伝導性の材料は、ＰＶＤ、ＣＶＤ、およびＡＬＤのような公知の堆積方法により堆積され、エッチングのような公知のパターニング方法によりパターニングされる。
【００３５】
次の工程では、ＳＬコンタクトが、底部誘電体層をパターニングしエッチングすることにより形成される（図１７）。ＳＬコンタクトに加えて、リセスエッチ（図１４）中に形成されるＳＬコンタクトとＲＦコンタクトとの間の高差を確実に維持する、誘電体のエッチ中に、ＲＦコンタクトが保護される。このエッチング中に保護されるＲＦプラトー領域は、一般には、ＲＦコンタクト領域より広く、以下の工程で表面の平坦性を確実する。デバイスアンカー領域とＰＢコンタクトは、エッチ工程中にハードマスクとして働く。エッチ工程中に、ＰＢコンタクトの高さは変化せず、先の工程で決定されたＰＢコンタクトとＲＦコンタクトとの間の高差は維持される。エッチ工程は、着地したＣｍａｘ状態のプレートが、ＰＢ、ＲＦ、およびＳＬコンタクトとのみ接続し、ＰＤ電極の上の誘電体層とは接触しないことを確実にする。
【００３６】
任意的に、ＰＢコンタクトを保護したい場合、表面を他の誘電体層で覆っても良い（図１８）。底部誘電体層に使用される好適な材料は、窒化シリコン、酸化シリコン、酸窒化シリコン、およびアルミナを含む。
【００３７】
上記工程は、ＰＢ、ＲＦ、およびＳＬコンタクトのために３つの異なるコンタクト高さを形成し、Ｃｍａｘ状態でＤＶＣの安定した着地位置を確実にする、１つの可能な方法を記載する。以下の工程では、可動な要素の形成が記載される。底部犠牲層が堆積され、その上には後の工程で可動な要素を堆積することができる。犠牲層のための好適な材料は、スピンオングラス、または炭素骨格を有する長い鎖状分子を含むスピンオン誘電体を含む。炭素系化合物を除去するためのエッチは、それがシリコンを含んでいる場合にしばしば残渣を残すため、そのような材料は、低いシリコン含有量を有する必要がある。犠牲材料は、スピンコート、ＣＶＤ、およびＡＬＤのような公知の堆積方法で堆積されても良い。犠牲材料は、この材料が少なくとも部分的にキャビティを形成するために使用され、保護プロセスの遅い時点で除去されるため、犠牲材料と呼ばれる。このように、犠牲材料が使用され、キャビティを形成するために「犠牲」になり、または除去される。ＳＬコンタクトの形成中に規定されるＲＦプラトーは、ＲＦプラトー領域より広い。これにより、犠牲層が、ＲＦプラトー領域の上で平坦化するのを可能にする。
【００３８】
次の工程では、可動なＭＥＭＳ要素の最初の構造層が形成される（図２０）。第１構造層に使用される好適な材料は、チタニウムナイトライド、チタニウムアルミニウム、タングステン、銅、チタニウムアルミニウムナイトライド、アルミニウム、およびそれらの組み合わせ、およびチタニウムナイトライド−アルミニウム−チタニウムナイトライドのような多層構造を含む。最初の構造層は、ＰＶＤ、ＣＶＤ、およびＡＬＤのような公知の堆積方法を用いて材料が堆積され、次にエッチングのような公知のパターニング方法によりパターニングされて形成される。この材料は堆積され、そしてパターニングされて、底部プレート、レッグ、およびアンカーを形成する。
【００３９】
続いて、第２犠牲層ＳＬ２が堆積される（図２１）。この犠牲層のための好適な材料は、スピンオングラス、または炭素骨格を有する長い鎖状分子を含むスピンオン誘電体を含む。孔およびトレンチが犠牲層ＳＬ２の中にエッチングされ、続いてパターニングおよびエッチングされて上部プレートを形成する第２構造層が堆積される。孔とトレンチが犠牲層の中にエッチングされる領域では、上部プレートがポストにより底部プレートに間接的に接続される。ポストは、ＳＬコンタクトに近くに配置され、誘電体層の上への２次着地のリスク無しに、より高い制御電圧の印加を可能にする。これは、プレートを、ＲＦ電極のより近くまで引っ張ることを可能にし、より良いＩＰ３性能となる。
【００４０】
次の工程では、第３犠牲層ＳＬ３と上部誘電体層が堆積される（図２２）。この犠牲層のための好適な材料は、スピンオングラス、または炭素骨格を有する長い鎖状分子を含むスピンオン誘電体を含む。上部誘電体層に使用される好適な材料は、窒化シリコン、酸化シリコン、酸窒化シリコン、およびアルミナを含む。
【００４１】
犠牲層は平坦化性能を有するが、犠牲材料の平坦な長さにより、組み立て構造の上にいくつかのドーム形状を形成する。上部プレートの中にトレンチを含むことにより、トレンチの場所でＳＬ３の厚さは少し低くなる。上部プレートへの駆動電圧は１／隙間２に比例するため、上部ドームの低減は上部駆動電圧の低減を助ける。トレンチが無い場合、犠牲層ＳＬ３は、より大きなドームを、構造の上に表し、この結果より高い上部駆動電圧となる。ＳＬ３ドームの減少量は、トレンチの幅の調節で可能である。それゆえに、トレンチは、上部駆動電圧を調節する方法を提示する。トレンチはＲＦ電極の上を走り、隣り合うＤＶＣデバイスの間を接続する。トレンチの幅は、ＲＦ電極より小さい、より大きい、または同じでも良い。１つの具体例では、トレンチよりむしろ、上部プレートと底部プレートとの間のポストが使用される。上部プレート中のトレンチの使用は、犠牲材料の自然の傾向を、ＭＥＭＳ構造の上のドームに対して相殺し、これにより上部駆動電圧を低減する。
【００４２】
追加のプロセス工程が行われ、ＰＵ電極とデバイスカプセルが形成される。デバイス形成の最後で、リリースエッチで犠牲層が除去され、形成されたキャビティの内側で自由に動くＭＥＭＳ要素を残す。この方法では、ポストは、固い膜を形成する２つのプレートの間に形成される。ＲＦ領域の上のトレンチは、ＲＦコンタクト領域の上でプレートがより厚くなり、プレートを部分的に固くし、ＲＦ電極に信号が存在する場合にプレートの変形に抵抗することを確実にする。このＲＦコンタクト領域では、上部および底部のプレートは、隣り合うデバイスに対して接続を含み、ＲＦコンタクトの上にプレートが平坦に着地し、デバイスの線形性を更に改良することを確実にする。
【００４３】
図２３は、ＲＦコンタクトの上のトレンチが、複数のポストで置き換えられた代わりの具体例を示す。この場合、上で説明したように、ＳＬ３ドームの低減は有用ではない。
【００４４】
他の代わりの具体例が、図２４に示される。ポストは、ＳＬコンタクトの上に着地した場合にプレートを更に固くするＳＬコンタクトの近くに配置される。ポストがＳＬコンタクトから離れて配置された場合（図４）、ＤＶＣがＣｍａｘ状態に着地した場合に、底部プレートはまだ変形する。ポストをＳＬコンタクトの近くに移動させることにより、底部プレートの変形が低減できる。これにより、より高い電圧をＰＤ電極に印加でき、ＤＶＣデバイスをＲＦ電極のより近くまで引っ張って、更に線形性を増加させる。
【００４５】
他の代わりの具体例が、図２５に示される。この具体例では、追加のプレート接続が、ポストの近くの隣り合うデバイスの間に配置される。それらのプレート接続は、垂直な方向のプレートの固さを増やし、ＰＤ電極により高い電圧が印加されるのを可能にする。
【００４６】
他の代わりの具体例が、図２６に示される。この具体例では、多くの小さなＳＬコンタクトがＰＤ電極領域に配置される。この形状は、ランディングポイント（ＲＦコンタクト、ＰＢコンタクトまたはＳＬコンタクト）の間の横方向の距離を減らし、更にプレートの固さを大きくして、プレートがＰＤ電極の上に２次着地する前に、ＰＤ電極に印加する電圧をより高くできる。
【００４７】
図２７は、少し大きなＳＬコンタクトが、ＰＤ電極領域の上に分布した、他の具体例を示す。ＳＬコンタクトの数、大きさ、および位置は、２次着地に対する必要なロバスト性を達成するために変えられる。
【００４８】
他の代わりの具体例が、図２８に示され、ＰＤ電極領域の上のプレートの中の、長いポストを使用する。プレートは、ＲＦコンタクト領域中にポストまたはトレンチを有さず、ＲＦコンタクトの上がフレキシブルプレート部分になり、ＰＤ電極領域の上が固いプレート部分になる。これは、着地時に端のコンタクトポイント（ＰＢコンタクトおよびＲＦコンタクト）にコンタクト力が効果的に集中し、ＲＦコンタクトの上に高いコンタクト力を加えてコンタクト領域の小さな凹凸を押しつぶす。長いポストと小さなポストの組み合わせが、長手方向と直交方向で、必要なプレートの固さを得るために使用できる。
【００４９】
図２９は、図２８のＭＥＭＳＤＶＣデバイスの模式的な断面図であり、ＲＦコンタクト領域の上のフレキシブルプレート部分を示す。
【００５０】
図３０は、他の具体例にかかるＭＥＭＳＤＶＣデバイスの模式的な断面図である。図３０に示された具体例では、ＰＢコンタクトは、アンカーが接続されたグランド電極の上には配置されず、むしろ、全体が新しい電極に接続される。ＰＢ電極は、その上に配置されたＰＢコンタクトを有する基板の中に配置されても良い。ＰＢコンタクトは、ＰＢ電極から電気的に分離され、電気的にフローティングである。１つの具体例では、ＰＢ電極はグランドに接続されても良い。ＰＢ電極は、図４に示されるＭＥＭＳＤＶＣデバイスに代わる具体例を例示し、当業者は、ＰＢコンタクトはグランド電極の上に配置する必要が無いことを理解するであろう。むしろ、ＰＢコンタクトは、異なる電極または基板の上に配置されても良い。ＰＢコンタクトの位置にかかわらず、ＰＢコンタクトは所定の位置に配置され、ＰＢコンタクトが、２次着地およびＲＦコンタクトの高さより大きな高さで基板の上に延びる。
【００５１】
ここで検討されたＭＥＭＳＤＶＣデバイスは、高さの異なり、３つの異なる着地ポイントを用いた。異なる高さを有することにより、ＭＥＭＳＤＶＣの可動プレートがＲＦ線の周囲を包むことができる。ＲＦコンタクトより高いＰＢコンタクトは、固いプレートの端部に形成され、ＲＦ信号が存在する場合でさえもプレートをＲＦから引き離すことができる高い復元力（固いプレートは曲がらなければならない）を提供する。
【００５２】
ＭＥＭＳＤＶＣデバイスは、引き込み電極の上の底部誘電体には接触せず、２次ランディングコンタクトの存在による誘電体層の帯電を防止する。２次ランディングコンタクトは、ＰＤ電極の上の誘電体層から突き抜ける。２次ランディングコンタクト自身は、下方に形成されたＰＤ電極を有さず、着地する場合に、２次ランディングコンタクトの電場は、帯電を防止するために十分に小さい。２次ランディングコンタクトは、ＲＦプラトーが基板の上に延びる距離より小さい距離だけ基板の上に延び、ＲＦコンタクトの近くにプレートが接地することを確実にする。
【００５３】
前述のものは、本発明の具体例に関するが、本発明の他のまたは更なる具体例は、その基本的な範囲から離れることなく考えることができ、その範囲は、以下の請求の範囲により規定される。
【図１】
0006434491.tif 000002
【図２】
0006434491.tif 000003
【図３】
0006434491.tif 000004
【図４】
0006434491.tif 000005
【図５】
0006434491.tif 000006
【図６】
0006434491.tif 000007
【図７】
0006434491.tif 000008
【図８】
0006434491.tif 000009
【図９】
0006434491.tif 000010
【図１０】
0006434491.tif 000011
【図１１】
0006434491.tif 000012
【図１２】
0006434491.tif 000013
【図１３】
0006434491.tif 000014
【図１４】
0006434491.tif 000015
【図１５】
0006434491.tif 000016
【図１６】
0006434491.tif 000017
【図１７】
0006434491.tif 000018
【図１８】
0006434491.tif 000019
【図１９】
0006434491.tif 000020
【図２０】
0006434491.tif 000021
【図２１】
0006434491.tif 000022
【図２２】
0006434491.tif 000023
【図２３】
0006434491.tif 000024
【図２４】
0006434491.tif 000025
【図２５】
0006434491.tif 000026
【図２６】
0006434491.tif 000027
【図２７】
0006434491.tif 000028
【図２８】
0006434491.tif 000029
【図２９】
0006434491.tif 000030
【図３０】
0006434491.tif 000031