(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられた半導体層と、
前記半導体層上に設けられたドレイン電極およびソース電極と、
前記半導体層上において、前記ドレイン電極と前記ソース電極との間に設けられたゲート電極と、
前記ドレイン電極の直下の前記半導体層を貫通して前記半導体基板に到達する溝内を埋めるように設けられた伝熱部と、
を備える半導体装置であって、
前記伝熱部は、前記ドレイン電極と異なる材料、かつ前記半導体装置の動作温度において前記半導体基板および前記半導体層より高い熱伝導率を有する材料、によって構成された複数の伝熱層によって設けられ、
前記複数の伝熱層の各層を構成する材料は、互いに異なり、前記ドレイン電極に近いほど熱伝導率が高い材料である、半導体装置。
【請求項２】
前記伝熱部の幅は、前記ドレイン電極の幅と実質的に同一である、請求項１に記載の半導体装置。
【請求項３】
前記複数の伝熱層の各層の幅は、前記ドレイン電極から遠いほど広い、請求項１または２に記載の半導体装置。
【請求項４】
前記複数の伝熱層のうち、前記ドレイン電極から最も離れた層は、絶縁層である、請求項１乃至３のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
半導体基板上にＧａＮ、ＧａＡｓ等の高周波動作に適した半導体を備えた電界効果トランジスタが動作すると、トランジスタの温度は２００℃〜３００℃程度の高温になるのが一般的である。そのため通常は、このような電界効果トランジスタは、ヒートシンク等の冷却装置上に配置して使用される。
【０００３】
しかしながら、上記のような半導体およびこの半導体が形成される半導体基板の熱伝導率は、これらの温度が高温になるにしたがって低くなる。このため、トランジスタが動作して高温になった時の半導体基板および半導体層の熱伝導率は低く、トランジスタを冷却装置上に配置しても十分に放熱されない場合がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１０９１３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、放熱性に優れた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体装置は、半導体基板と、前記半導体基板上に設けられた半導体層と、前記半導体層上に設けられたドレイン電極およびソース電極と、前記半導体層上において、前記ドレイン電極と前記ソース電極との間に設けられたゲート電極と、前記ドレイン電極の直下の前記半導体層を貫通して前記半導体基板に到達する溝内を埋めるように設けられた伝熱部と、を備える。前記伝熱部は、前記ドレイン電極と異なる材料、かつ前記半導体装置の動作温度において前記半導体基板および前記半導体層より高い熱伝導率を有する材料、によって構成された複数の伝熱層によって設けられる。前記複数の伝熱層の各層を構成する材料は、互いに異なり、前記ドレイン電極に近いほど熱伝導率が高い材料である。
【図面の簡単な説明】
【０００７】
【図１Ａ】第１の実施形態に係る半導体装置を模式的に示す上面図である。
【図１Ｂ】図１Ａの一点鎖線Ｘ−Ｘ´に沿った半導体装置の断面を拡大して示す部分断面図である。
【図２Ａ】第１の実施形態に係る半導体装置の一部を拡大して示す上面図である。
【図２Ｂ】図２Ａの一点鎖線Ｙ−Ｙ´に沿って示す半導体装置の断面図である。
【図３Ａ】第２の実施形態に係る半導体装置を示す、図２Ａに対応する上面図である。
【図３Ｂ】図３Ａの一点鎖線Ｙ−Ｙ´に沿って示す半導体装置の断面図である。
【図４】第３の実施形態に係る半導体装置を示す、図３Ｂに対応する断面図である。
【図５Ａ】第４の実施形態に係る半導体装置を示す、図３Ａに対応する上面図である。
【図５Ｂ】図５Ａの一点鎖線Ｙ−Ｙ´に沿って示す半導体装置の断面図である。
【図６】第５の実施形態に係る半導体装置を示す、図５Ｂに対応する断面図である。
【発明を実施するための形態】
【０００８】
以下に、実施形態に係る半導体装置について、図面を参照して詳細に説明する。
【０００９】
＜第１の実施形態＞
図１Ａは、本実施形態に係る半導体装置を模式的に示す上面図である。また、図１Ｂは、図１Ａの一点鎖線Ｘ−Ｘ´に沿った半導体装置の断面を拡大して示す部分断面図である。以下に、図１Ａおよび図１Ｂを参照して、第１の実施形態に係る半導体装置について説明する。なお、図１Ａにおいて、絶縁膜は省略されている。
【００１０】
図１Ａに示すように、本実施形態に係る半導体装置１０は、半導体基板１１（図１Ｂ）上に複数の電界効果トランジスタを並列に配列することによって構成される半導体装置であって、半導体基板１１（図１Ｂ）上に設けられた半導体層１２の上面上には、フィンガー状の複数のドレイン電極１３ｆ、フィンガー状の複数のソース電極１４ｆ、およびフィンガー状の複数のゲート電極１５ｆ、が互いに平行に配列されている。
【００１１】
複数のドレイン電極１３ｆは、半導体層１２の上面上に設けられたドレインパッド１３ｐに接続されている。同様に、複数のソース電極１４ｆは、半導体層１２の上面上に設けられたソースパッド１４ｐに接続されている。また、複数のゲート電極１５ｆは、半導体層１２の上面上に設けられたゲートバスライン１５ｂに接続されている。このゲートバスライン１５ｂは、半導体層１２の上面上に設けられた複数の引き出しライン１５ｌを介して、半導体層１２の上面上に設けられたゲートパッド１５ｐに接続されている。
【００１２】
なお、図１Ｂに示すように、ソースパッド１４ｐの直下の半導体層１２および半導体基板１１には、これらを貫通する貫通孔１６が設けられている。そして、貫通孔１６の内部は、導体１７で埋められている。この導体１７は、ソースパッド１４ｐと、半導体基板１１の下面上の全面に設けられた下面電極１８と、を電気的に接続する。したがって、各ソース電極１４ｆは、下面電極１８と同電位になる。例えば半導体装置１０は、下面電極１８を接地して使用されることが多く、この場合に、各ソース電極１４ｆは接地電位となる。
【００１３】
図２Ａは、本実施形態に係る半導体装置の一部を拡大して示す上面図である。具体的に、図２Ａは、図１Ａに示す領域Ｒを拡大して示している。領域Ｒは、並列された２個の電界効果トランジスタが設けられた領域である。また、図２Ｂは、図２Ａの一点鎖線Ｙ−Ｙ´に沿って示す半導体装置の断面図である。以下に、図２Ａおよび図２Ｂを参照して、本実施形態に係る電界効果トランジスタについて説明する。なお、図２Ａにおいて、絶縁膜は省略されている。
【００１４】
図２Ｂに示すように、半導体基板１１の上面上には、電子走行層１２ａおよび電子供給層１２ｂがこの順に積層されている。本実施形態において、例えば半導体基板１１はＳｉＣ基板であり、電子走行層１２ａはＧａＮによって構成されている。また、電子供給層１２ｂはＡｌＧａＮによって構成されている。なお、以下の説明において、電子走行層１２ａ、および電子供給層１２ｂを総称して半導体層１２と称するが、本願において、半導体層１２には、上記以外の層が含まれていてもよい。例えば、半導体基板１１と電子走行層１２ａとの間にバッファ層が設けられる場合があり、その場合、バッファ層も半導体層１２に含まれる。
【００１５】
半導体層１２の上面上には、フィンガー状のドレイン電極１３ｆが設けられている。また、半導体層１２の上面上のうち、ドレイン電極１３ｆから離間した位置には、フィンガー状のソース電極１４ｆが設けられている。これらの電極１３ｆ、１４ｆは、半導体層１２とオーミック接合している。半導体層１２が上述のようにＧａＮ系の化合物半導体によって構成される場合、ドレイン電極１３ｆおよびソース電極１４ｆはそれぞれ、例えばＴｉおよびＡｌをこの順に積層した金属によって構成される。複数のドレイン電極１３ｆが接続されるドレインパッド１３ｐ（図１Ａ）、複数のソース電極１４ｆが接続されるソースパッド１４ｐ（図１Ａ）、もそれぞれ、例えばＴｉおよびＡｌをこの順に積層した金属によって構成される。なお、ソースパッド１４ｐに電気的に接続される導体１７（図１Ｂ）および下面電極１８（図１Ｂ）は、例えばＡｕによって構成される。
【００１６】
また、半導体層１２の上面上において、ドレイン電極１３ｆとソース電極１４ｆとの間には、フィンガー状のゲート電極１５ｆが、ドレイン電極１３ｆおよびソース電極１４ｆに接触しないように設けられている。ゲート電極１５ｆは、半導体層１２とショットキー接合している。半導体層１２が上述のようにＧａＮ系の化合物半導体によって構成される場合、ゲート電極１５ｆは、例えばＮｉおよびＡｕをこの順に積層した金属によって構成される。複数のゲート電極１５ｆが接続されるゲートバスライン１５ｂ、複数の引き出しライン１５ｌ、およびゲートパッド１５ｐもそれぞれ、例えばＮｉおよびＡｕをこの順に積層した金属によって構成される。
【００１７】
さらに、半導体層１２の上面上において、ドレイン電極１３ｆとソース電極１４ｆとの間には、ゲート電極１５ｆを覆うように絶縁膜１９が設けられている。絶縁膜１９は、いわゆるパッシベーション膜であって、半導体層１２の上面上の他の領域を覆うように設けられてもよい。この絶縁膜１９は、例えばＳｉＮまたはＳｉＯ２によって構成される。
【００１８】
このような電界効果トランジスタにおいて、フィンガー状のドレイン電極１３ｆの直下の半導体層１２および半導体基板１１には、ドレイン電極１３ｆの長手方向に沿った帯状の溝２０が設けられている。この溝２０は、ドレイン電極１３ｆの幅方向（長手方向に対して垂直な方向）において、ドレイン電極１３ｆより狭い幅Ｗ１を備える。また、溝２０は、少なくとも半導体層１２を貫通し、半導体基板１１に到達する程度の深さＤ１を備える。溝２０の深さＤ１は、少なくとも半導体層１２の厚さと同程度であればよいが、図示するように、半導体基板１１の内部に侵入する程度に深いことが好ましい。
【００１９】
そして、このような溝２０の内部には、溝２０を埋めるように伝熱部２１が設けられている。この結果、伝熱部２１は、溝２０と同一の形状となる。このような伝熱部２１は、ドレイン電極１３ｆとは異なる材料であり、かつ電界効果トランジスタの動作温度において半導体基板１１および半導体層１２より高い熱伝導率を有する材料、によって構成される。
【００２０】
例えば電界効果トランジスタの動作温度（２００℃〜３３０℃程度）において、ＳｉＣの熱伝導率は１６０〜２３０Ｗ／ｍ−Ｋであり、ＧａＮ、ＡｌＧａＮの熱伝導率は６０−８０Ｗ／ｍ−Ｋである。これに対して、上記動作温度におけるＣｕの熱伝導率は３８５〜３９５Ｗ／ｍ−Ｋであり、Ａｕの熱伝導率は３００〜３１０Ｗ／ｍ−Ｋであり、ＣＶＤで形成したダイヤモンドの熱伝導率は９００〜１０００Ｗ／ｍ−Ｋである。したがって、伝熱部２１は、例えばＣｕ、Ａｕ、またはＣＶＤで形成したダイヤモンド、のいずれか一つによって構成される。
【００２１】
なお、上記動作温度におけるＳｉの熱伝導率は７０−９０Ｗ／ｍ−Ｋであり、ＧａＡｓの熱伝導率は２０−２５Ｗ／ｍ−Ｋである。したがって、半導体装置がシリコン系の電界効果トランジスタ、またはＧａＡｓ系の電界効果トランジスタである場合であっても、伝熱部２１を、例えばＣｕ、Ａｕ、またはＣＶＤで形成したダイヤモンド、のいずれか一つによって構成することができる。
【００２２】
このような半導体装置１０は、例えば以下のように製造することができる。すなわち、まず、半導体基板１１上に半導体層１２を形成した後、ドレイン電極１３ｆの直下となる位置に溝２０を形成するとともに、ソースパッド１４ｐの直下となる位置に貫通孔１６を形成する。この後、貫通孔１６を所望の導体１７で埋めるとともに溝２０を所望の材料で埋め、最後に各種電極等１３ｆ、１３ｐ、１４ｆ、１４ｐ、１５ｆ、１５ｂ、１５ｌ、１５ｐ、および絶縁膜１９を半導体層１２の上面上に形成する。このようにして、半導体装置１０を製造することができる。
【００２３】
以上に説明した第１の実施形態によれば、ドレイン電極１３ｆの直下に、半導体装置１０の動作温度において、半導体基板１１および半導体層１２より高い熱伝導率を有する材料によって構成される伝熱部２１が設けられている。したがって、放熱性に優れた半導体装置１０を提供することができる。
【００２４】
＜第２の実施形態＞
図３Ａは、第２の実施形態に係る半導体装置を示す、図２Ａに対応する上面図である。また、図３Ｂは、図３Ａの一点鎖線Ｙ−Ｙ´に沿って示す半導体装置の断面図である。以下に、図３Ａおよび図３Ｂを参照して、第２の実施形態に係る半導体装置について説明する。なお、下記の説明において、第１の実施形態と同一部分については同一符号を付すとともに、その説明を省略する。
【００２５】
第２の実施形態に係る半導体装置は、第１の実施形態に係る半導体装置と比較して、伝熱部４１が設けられる溝４０の幅が異なる。図３Ａおよび図３Ｂに示すように、第２の実施形態に係る半導体装置において、ドレイン電極１３ｆの直下に設けられる溝４０の幅Ｗ２は、第１の実施形態に係る半導体装置１０に設けられた溝２０の幅Ｗ１（図２Ａ、図２Ｂ）と比較して広くなっており、その幅Ｗ２は、ドレイン電極１３ｆと実質的に同一の幅となっている。
【００２６】
ここで、ドレイン電極１３ｆには半導体層１２から電流が流れ込むため、ドレイン電極１３ｆは、その少なくとも一部が半導体層１２に接触する必要がある。そこで、ドレイン電極１３ｆと実質的に同一の幅である上記溝４０の幅Ｗ２は、ドレイン電極１３ｆの幅（Ｗ２ｄ）から、半導体層１２からドレイン電極１３ｆに電流が流れ込むことを可能にするのに最低限必要な、ドレイン電極１３ｆと半導体層１２との接触幅（Ｗｃ）、を差し引いた幅（Ｗ２ｄ−Ｗｃ）、を意味する。
【００２７】
そして、このような幅Ｗ２を有する溝４０を埋めるように、伝熱部４１が設けられている。この結果、伝熱部４１は、溝４０と同一の形状となる。このような伝熱部４１は、ドレイン電極１３ｆとは異なる材料であり、かつ電界効果トランジスタの動作温度において半導体基板１１および半導体層１２より高い熱伝導率を有する材料、によって構成される。
【００２８】
なお、このような半導体装置は、第１の実施形態に係る半導体装置１０と同様に製造することができる。
【００２９】
以上に説明した第２の実施形態においても、第１の実施形態と同様の理由により、放熱性に優れた半導体装置を提供することができる。
【００３０】
さらに、第２の実施形態によれば、第１の実施形態と比較して、伝熱部４１の幅が広くなっている。したがって、より放熱性に優れた半導体装置を提供することができる。
【００３１】
＜第３の実施形態＞
図４は、第３の実施形態に係る半導体装置を示す、図３Ｂに対応する断面図である。以下に、図４を参照して、第３の実施形態に係る半導体装置について説明する。なお、第３の実施形態に係る半導体装置の上面図は、第２の実施形態に係る半導体装置と同様である。したがって、第３の実施形態に係る半導体装置の上面図は省略する。また、下記の説明において、第２の実施形態と同一部分については同一符号を付すとともに、その説明を省略する。
【００３２】
第３の実施形態に係る半導体装置は、第２の実施形態に係る半導体装置と比較して、伝熱部６１の構成が異なる。図４に示すように、第３の実施形態に係る半導体装置において、伝熱部６１は、互いに異なる材料によって構成される２層の伝熱層６１ａ、６１ｂによって構成されるが、各伝熱層６１ａ、６１ｂは、ドレイン電極１３ｆとは異なる材料であり、かつ電界効果トランジスタの動作温度において半導体基板１１および半導体層１２より高い熱伝導率を有する材料、によって構成される。なお、熱源であるドレイン電極１３ｆに近い伝熱層６１ｂほど、高い熱伝導率を備える材料によって構成されることが好ましい。例えば本実施形態において、下層伝熱層６１ａがＡｕまたはＣｕによって構成される場合、上層伝熱層６１ｂは、ＣＶＤで形成されたダイヤモンドによって構成されることが好ましい。
【００３３】
なお、伝熱部は、２層以上の複数の伝熱層によって構成されてもよい。この場合であっても、熱源であるドレイン電極１３ｆに近い伝熱層ほど、高い熱伝導率を備える材料によって構成されることが好ましい。
【００３４】
このような半導体装置も、第２の実施形態に係る半導体装置と同様に製造することができる。
【００３５】
以上に説明した第３の実施形態においても、第２の実施形態と同様の理由により、放熱性に優れた半導体装置を提供することができる。
【００３６】
さらに、第３の実施形態によれば、伝熱部６１が、複数の伝熱層６１ａ、６１ｂによって構成されるため、伝熱部６１をＡｕやＣｕといった一種類の金属のみで形成するよりもドレインソース間の容量Ｃｄｓの増加を少なくすることができる。
【００３７】
＜第４の実施形態＞
図５Ａは、第４の実施形態に係る半導体装置を示す、図３Ａに対応する上面図である。また、図５Ｂは、図５Ａの一点鎖線Ｙ−Ｙ´に沿って示す半導体装置の断面図である。以下に、図５Ａおよび図５Ｂを参照して、第４の実施形態に係る半導体装置について説明する。なお、下記の説明において、第３の実施形態と同一部分については同一符号を付すとともに、その説明を省略する。
【００３８】
第４の実施形態に係る半導体装置は、第３の実施形態に係る半導体装置と比較して、溝８０の下方の幅Ｗ３が、溝８０の上方の幅Ｗ２より広くなる点において異なっている。すなわち、第４の実施形態に係る半導体装置において、溝８０は、ドレイン電極１３ｆから離れるにしたがって階段状に広がる形状となっている。
【００３９】
したがって、第４の実施形態に係る半導体装置は、第３の実施形態に係る半導体装置と比較して、伝熱部８１が、幅Ｗ３の下層伝熱層８１ａ、および幅Ｗ２の上層伝熱層８１ｂによって構成される点が異なっている。すなわち、第４の実施形態に係る半導体装置において、伝熱部８１は、ドレイン電極１３ｆから離れるにしたがって階段状に広がる形状となっている。
【００４０】
このような半導体装置も、第３の実施形態に係る半導体装置と同様に製造することができる。
【００４１】
以上に説明した第４の実施形態においても、第３の実施形態と同様の理由により、放熱性に優れ、かつドレインソース間の容量Ｃｄｓの増加が少ない半導体装置を提供することができる。
【００４２】
なお、下層伝熱層８１ａを金属以外の材料によって構成することにより、ゲート電極１５ｆとの間の容量（ゲートドレイン間の容量）の増加を抑制することができる。
【００４３】
さらに、第４の実施形態によれば、伝熱部８１の下層伝熱層８１ａの幅が、伝熱部８１の上層伝熱層８１ｂの幅より広くなっている。この結果、第３の実施形態に係る半導体装置と比較して、さらに放熱性を向上させることができる。
【００４４】
＜第５の実施形態＞
図６は、第５の実施形態に係る半導体装置を示す、図５Ｂに対応する断面図である。以下に、図６を参照して、第５の実施形態に係る半導体装置について説明する。なお、第５の実施形態に係る半導体装置の上面図は、第４の実施形態に係る半導体装置と同様である。したがって、第５の実施形態に係る半導体装置の上面図は省略する。また、下記の説明において、第４の実施形態と同一部分については同一符号を付すとともに、その説明を省略する。
【００４５】
第５の実施形態に係る半導体装置は、第４の実施形態に係る半導体装置と比較して、上層伝熱層１０１ｂは同様だが、下層伝熱層１０１ａの構成が異なっている。図６に示すように、第５の実施形態に係る半導体装置において、下層伝熱層１０１ａは、第４の実施形態に係る半導体装置の下層伝熱層８１ａと同様の第１の下層伝熱層１０１ａ−１と、半導体装置の動作温度において半導体基板１１および半導体層１２より高い熱伝導率を有する絶縁膜によって構成される第２の下層伝熱層１０１ａ−２と、を備え、第２の下層伝熱層１０１ａ−２上に第１の下層伝熱層１０１ａ−１を積層することによって構成される。すなわち、第５の実施形態に係る半導体装置の伝熱部１０１のうち、ドレイン電極１３ｆから最も離れた層（第２の下層伝熱層１０１ａ−２）は絶縁膜となっている。この第２の下層伝熱層１０１ａ−２は、例えばＣＶＤで形成されたダイヤモンドによって構成される。
【００４６】
このような半導体装置も、第４の実施形態に係る半導体装置と同様に製造することができる。
【００４７】
以上に説明した第５の実施形態においても、第４の実施形態と同様の理由により、放熱性に優れ、かつドレインソース間の容量Ｃｄｓの増加が少ない半導体装置を提供することができる。
【００４８】
なお、下層伝熱層１０１ａを金属以外の材料によって構成することが望ましいのは、第４の実施形態と同様である。
【００４９】
さらに、第５の実施形態によれば、伝熱部１０１の下層伝熱層１０１ａの一部（第２の下層伝熱層１０１ａ−２）が絶縁膜によって構成される。したがって、第１の下層伝熱層１０１ａ−１と下面電極１８との間の容量Ｃ５を、第４の実施形態に係る半導体装置の下層伝熱層８１ａと下面電極１８との間の容量Ｃ４より小さくすることができる。この結果、半導体装置の性能をさらに向上させることができる。
【００５０】
以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【００５１】
例えば上述の各実施形態において、伝熱部２１、４１、６１、８１、１０１はドレイン電極１３ｆの直下に設けたが、伝熱部２１、４１、６１、８１、１０１は、ドレインパッド１３ｐの直下に設けられてもよい。また、伝熱部２１、４１、６１、８１、１０１は、ソース電極１４ｆ、貫通孔１６が設けられていないソースパッド１４ｐ、ゲートバスライン１５ｂ、引き出しライン１５ｌ、ゲートパッド１５ｐ、の直下に設けられてもよい。
【符号の説明】
【００５２】
１０・・・半導体装置
１１・・・半導体基板
１２・・・半導体層
１２ａ・・・電子走行層
１２ｂ・・・電子供給層
１３ｆ・・・ドレイン電極
１３ｐ・・・ドレインパッド
１４ｆ・・・ソース電極
１４ｐ・・・ソースパッド
１５ｆ・・・ゲート電極
１５ｂ・・・ゲートバスライン
１５ｌ・・・引き出しライン
１５ｐ・・・ゲートパッド
１６・・・貫通孔
１７・・・導体
１８・・・下面電極
１９・・・絶縁膜
２０、４０、８０・・・溝
２１、４１、６１、８１、１０１・・・伝熱部
６１ａ、８１ａ、１０１ａ・・・（下層）伝熱層
６１ｂ、８１ｂ、１０１ｂ・・・（上層）伝熱層
１０１ａ−１・・・第１の下層伝熱層
１０１ａ−２・・・第２の下層伝熱層
【図１Ａ】
0006400618.tif 000002
【図１Ｂ】
0006400618.tif 000003
【図２Ａ】
0006400618.tif 000004
【図２Ｂ】
0006400618.tif 000005
【図３Ａ】
0006400618.tif 000006
【図３Ｂ】
0006400618.tif 000007
【図４】
0006400618.tif 000008
【図５Ａ】
0006400618.tif 000009
【図５Ｂ】
0006400618.tif 000010
【図６】
0006400618.tif 000011