(57)【特許請求の範囲】
【請求項１】
電子部品が配置される多層基板を有する無線装置において、
前記多層基板は、前記電子部品が配置される第１面と、当該第１面の裏側面であり、アンテナが配置される第２面とを有し、
前記多層基板の前記第1面と前記第２面の間に挿通される貫通型スルーホールと、
前記第１面上に配置されるとともに、前記貫通型スルーホールに接続され、所定の信号を伝送する伝送線と、
前記貫通型スルーホールの近傍において前記伝送線の一部が切断された切断部と、導電性部材によって誘電体の少なくとも一部が覆われ、前記導電性部材が前記伝送線の前記切断部を電気的に接続する構造体とからなり、前記伝送線に重畳されるスプリアス信号を反射する反射素子と、
前記多層基板を収容するとともに、前記多層基板の前記第１面側に導電性部材を配置することで前記反射素子によって反射される信号を吸収または遮蔽し、前記アンテナが配置された前記第２面側は遮蔽しない構造を有する筐体と、
を有することを特徴とする無線装置。
【請求項２】
前記切断部の切断幅を調整することにより、前記反射素子の反射特性を調整することを特徴とする請求項１に記載の無線装置。
【請求項３】
前記貫通型スルーホールが複数近接して配置され、前記第２面側にはこれら複数の貫通型スルーホールの間にグランド配線が配置されていることを特徴とする請求項１または２に記載の無線装置。
【請求項４】
近接して配置される貫通型スルーホールは他の貫通型スルーホールに比較して径が小さくなるように設定されていることを特徴とする請求項３記載の無線装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線装置に関するものである。
【背景技術】
【０００２】
例えば、無線装置等に使用されている多層基板では、直流信号やベースバンド信号等を、多層基板の内層に伝送する場合、スルーホールを介して伝送することがある。この場合、低コスト化のために、このスルーホールは多層基板を貫通する貫通型によって構成されることが多い。
【０００３】
図１６は、従来の貫通型のスルーホールを示している。この例では、多層基板１００は、誘電体によって構成される基板１０１に対して６層の銅箔による第１層１１１〜第６層１１６が形成され、第１層１１１、第３層１１３、第４層、および、第６層１１６をスルーホール１２０が接続している。このような構成において、第１層１１１に、白色の矢印で示す伝送信号とともに、ハッチングを施した矢印で示すスプリアス信号が供給されると、このスプリアス信号は、スルーホール１２０を介して第６層１１６に伝送され、第６層１１６から電波として放射されてしまう。無線装置等では、スプリアス放射の許容値が規定されていることから、許容値を超えないように、スプリアスを抑制する必要がある。
【０００４】
このようなスプリアスを抑制する技術としては、特許文献１〜３に示す技術が存在する。特許文献１に開示された技術では、内層において、グランドを第１と第２のグランドに分けることで、スプリアス信号の伝搬を抑制している。
【０００５】
また、特許文献２に開示された技術では、グランド層を分断するように信号線を配置する場合、グランドが不安定になってスプリアス信号のレベルが増加することを防止するために、ジャンパ抵抗等を用いてグランドを接続するようにしている。
【０００６】
さらに、特許文献３に開示された技術では、導体ビアの長さを変化させて共振点の周波数を変化させることでスプリアス信号を抑制するようにしている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−０７３６７３号公報
【特許文献２】特開２０１０−１９２６８１号公報
【特許文献３】特開２００７−１５８６７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、特許文献１に開示された技術では、スプリアス信号の周波数が高くなると、誘電体内部をスプリアス信号が伝搬し、基板裏面から電波が放射されるという問題点がある。
【０００９】
また、特許文献２に開示された技術では、スリット幅がλ／８以上である必要があるため、効果がある周波数帯域に限界がある。また、伝搬する周波数が高くなると、誘電体基板内部をスプリアス信号が伝搬し、基板裏面から放射されるという問題点がある。
【００１０】
さらに、特許文献３に開示された技術では、高い周波数のスプリアス信号を抑制するためには、導体ビアの長さを極端に短くする必要があるため、製造が困難になるという問題がある。また、シールドビアを配置する必要があることから、必要な面積が増大するという問題点がある。さらに、導体ビアの長さを調整するためには非貫通型のスルーホールを使用する必要があるという問題点がある。
【００１１】
本発明は、以上の点に鑑みてなされたものであり、簡単な構成により、高い周波数のスプリアス信号も確実に抑制することが可能な無線装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明は、電子部品が配置される多層基板を有する無線装置において、前記多層基板は、前記電子部品が配置される第１面と、当該第１面の裏側面であり、アンテナが配置される第２面とを有し、前記多層基板の前記第1面と前記第２面の間に挿通される貫通型スルーホールと、前記第１面上に配置されるとともに、前記貫通型スルーホールに接続され、所定の信号を伝送する伝送線と、前記貫通型スルーホールの近傍において前記伝送線の一部が切断された切断部と、導電性部材によって誘電体の少なくとも一部が覆われ、前記導電性部材が前記伝送線の前記切断部を電気的に接続する構造体とからなり、前記伝送線に重畳されるスプリアス信号を反射する反射素子と、前記多層基板を収容するとともに、前記多層基板の前記第１面側に導電性部材を配置することで前記反射素子によって反射される信号を吸収または遮蔽し、前記アンテナが配置された前記第２面側は遮蔽しない構造を有する筐体と、を有することを特徴とする。
このような構成によれば、簡単な構成により、高い周波数のスプリアス信号も確実に抑制することが可能となる。
【００１３】
また、本発明は、前記切断部の切断幅を調整することにより、前記反射素子の反射特性を調整することを特徴とする。
このような構成によれば、簡単な構成によって、目的とするスプリアス信号を高い精度で抑制することが可能となる。
【００１４】
また、本発明は、前記貫通型スルーホールが複数近接して配置され、前記第２面側にはこれら複数の貫通型スルーホールの間にグランド配線が配置されていることを特徴とする。
このような構成によれば、複数の貫通型スルーホールが存在する場合に、第２面からの放射を抑制することができる。
【００１５】
また、本発明は、近接して配置される貫通型スルーホールは他の貫通型スルーホールに比較して径が小さくなるように設定されていることを特徴とする。
このような構成によれば、グランド配線の配置を容易にすることで、複数のスルーホールが存在する場合に、第２面からの放射をさらに抑制することができる。
【発明の効果】
【００１６】
本発明によれば、簡単な構成により、高周波数のスプリアス信号も確実に抑制することが可能な無線装置を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態に係る無線装置が有する多層基板の基本構成を示す図である。
【図２】本発明の実施形態を示す図である。
【図３】図２に示す実施形態に０Ωのチップ抵抗素子を用いたときの通過損失特性を示す図である。
【図４】図２に示す実施形態に１０Ωのチップ抵抗素子を用いたときの通過損失特性を示す図である。
【図５】図２に示すチップ抵抗素子の等価回路を示す図である。
【図６】図５に示すギャップを調整した場合の通過損失特性を示す図である。
【図７】図２に示す実施形態との比較対象となる構成例を示す図である。
【図８】図２に示す実施形態との比較対象となる構成例を示す図である。
【図９】図２に示す実施形態にスプリアス信号を供給した場合における多層基板の裏面に放射されるスプリアス信号の電界強度を示す図である。
【図１０】図２に示すチップ抵抗素子を除外し、スプリアス信号を供給した場合における多層基板の裏面に放射されるスプリアス信号の電界強度を示す図である。
【図１１】図７に示す構成に対して、スプリアス信号を供給した場合における多層基板の裏面に放射されるスプリアス信号の電界強度を示す図である。
【図１２】図８に示す構成に対して、スプリアス信号を供給した場合における多層基板の裏面に放射されるスプリアス信号の電界強度を示す図である。
【図１３】複数のスルーホールが存在する場合の構成例を示す図である。
【図１４】図１３（Ａ）をＸ方向から見た場合における電界強度の分布を示す図である。
【図１５】図１３（Ｂ）をＸ方向から見た場合における電界強度の分布を示す図である。
【図１６】多層基板の構成を示す断面図である。
【発明を実施するための形態】
【００１８】
次に、本発明の実施形態について説明する。
【００１９】
（Ａ）本発明の実施形態の基本構成の説明
図１は、本発明の実施形態に係る無線装置が有する多層基板の構成例を示す図である。なお、図１に示す多層基板１００は、図１６に示す多層基板１００と対応している。図１に示すように、本発明の実施形態に係る多層基板１００では、誘電体によって構成される基板１０１の第１面１０１ａには、例えば、銅箔等によって構成される第１層１１１が配置され、第１面の裏面である第２面１０１ｂには同じく銅箔等によって構成される第６層１１６が配置されている。また、第１層１１１と第６層１１６の間には、中間層である第２層１１２〜第５層１１５が配置されている。また、第１層１１１、第３層１１３、第４層、および、第６層１１６は、スルーホール１２０によって接続されている。なお、多層基板１００は、図示しない筐体に収容されている。当該筐体は、多層基板１００の第１面１０１ａ側を導電性部材によって遮蔽し、第２面１０１ｂ側は遮蔽しない構成を有している。無線装置においては、第２面１０１ｂ側には、例えば、送受信用のアンテナが配置され、筐体の遮蔽されていない部分を介して電波を送受信する。
【００２０】
第１層１１１に設けられたポートＰ１から入力された所定の信号（例えば、直流信号およびベースバンド信号等）は、伝送線１１１ａ、反射素子１３０、および、伝送線１１１ｂを介して、第３層１１３に伝送され、伝送線１１３ａを介してポートＰ２に伝送される。
【００２１】
第１層１１１の伝送線１１１ａと伝送線１１１ｂの間には、スプリアス信号の周波数帯域を反射する反射素子１３０が形成されている。反射素子１３０によって反射された信号は、筐体の導電性部材によって反射または遮蔽される。なお、図１では、反射素子１３０は、矩形形状を有する素子として示しているが、詳細な構成については、後述する。
【００２２】
本実施形態では、スルーホール１２０の近傍において、伝送線を伝送線１１１ａと伝送線１１１ｂとに切断し、切断部上にこれらの伝送線１１１ａと伝送線１１１ｂを電気的に接続する反射素子１３０を設け、スルーホール１２０に供給される直前でスプリアス信号（高周波信号）を抑制することで、多層基板１００から放射される電界を抑制することができる。なお、反射素子１３０は、誘電体の少なくとも一部を導電性部材によって覆った構造を有し、導電性部材によって伝送線１１１ａと伝送線１１１ｂを電気的に接続するように構成されている。
【００２３】
（Ｂ）本発明の実施形態の説明
図２は、本発明の実施形態の構成例を示す図である。なお、図２において、図１と対応する部分には同一の符号を付してその説明を省略する。図２では、図１と比較すると、反射素子１３０がチップ抵抗素子１３１に置換されている。これ以外の構成は、図１の場合と同様である。チップ抵抗素子１３１は、誘電体の外周を導電性部材によって覆うことで構成され、後述するように０Ωまたは低い抵抗値を有する抵抗素子によって構成される。伝送線１１１ａと伝送線１１１ｂは離間して配置されているので、これらの間にはギャップ１１１ｃが形成されている。チップ抵抗素子１３１は、ギャップ１１１ｃの上に配置され、例えば、半田付け等によって伝送線１１１ａ，１１１ｂの端部に電気的に接続される。これにより、ギャップ１１１ｃによって切断された伝送線１１１ａと伝送線１１１ｂは、チップ抵抗素子１３１の導電性部材によって電気的に接続された状態となる。伝送線１１１ａを介して伝送されるスプリアス信号は、チップ抵抗素子１３１においてインピーダンスの不整合が生じることから、反射され、スルーホール１２０には伝送されない。
【００２４】
図３は、抵抗値が０Ωのチップ抵抗素子１３１を使用した場合の通過損失特性を示す図である。図３に示すように、抵抗値が０Ωのチップ抵抗素子１３１を用いた場合には、約４０〜５０ＧＨｚ帯において通過損失が増大するいわゆるバンドストップフィルタの特性を有している。このため、スプリアス信号の周波数に応じた所望のチップ抵抗素子を用いることで、スプリアス信号を抑制することができる。
【００２５】
図４は、抵抗値１０Ωを有するチップ抵抗素子１３１の通過損失特性を示している。図４に示すように、抵抗値が１０Ωのチップ抵抗素子１３１を用いた場合にも、いわゆるバンドストップフィルタの特性を有している。また、通過損失は、図３に示す抵抗値０Ωを有するチップ抵抗素子１３１に比較すると小さくなっている。従って、抵抗値を有するチップ抵抗素子１３１についても、反射素子として用いることができる。但し、抵抗値が大きい場合には、チップ抵抗素子１３１を伝送するスプリアス信号以外の信号も減衰してしまうことから、抵抗値を有するチップ抵抗の場合には、電流が殆ど流れないハイインピーダンスの伝送線に用いることが望ましい。
【００２６】
図５は、図２に示すチップ抵抗素子１３１の断面図および等価回路を示している。図５（Ａ）に示すように、チップ抵抗素子１３１の等価回路は、抵抗成分Ｒとインダクタンス成分Ｌが直列接続された回路に、キャパシタンス成分Ｃ１が並列接続された回路として表すことができる。また、伝送線１１１ａと伝送線１１１ｂの間に設けられたギャップ１１１ｃは、チップ抵抗素子１３１の等価回路に並列接続されたキャパシタンス成分Ｃ２として表すことができる。
【００２７】
図６は、図５に示す伝送線１１１ａと伝送線１１１ｂの間に設けられたギャップ１１１ｃの幅を０．１ｍｍ〜０．４ｍｍの間で調整した場合の通過損失特性を示している。より詳細には、実線はギャップ１１１ｃを０．１０ｍｍに設定した場合の通過損失特性を示し、間隔の短い破線はギャップ１１１ｃを０．２５ｍｍに設定した場合の通過損失特性を示し、間隔の長い破線はギャップ１１１ｃを０．４０ｍｍに設定した場合の通過損失特性を示している。このように、ギャップの間隔を調整することで、減衰しようとする周波数を調整することができる。図６の例では、０．１ｍｍ〜０．４ｍｍの間で調整することで減衰しようとする周波数を３ＧＨｚ程度調整することができる。
【００２８】
このように、伝送線１１１ａと伝送線１１１ｂの間に設けられたギャップ１１１ｃを調整することで、反射しようとする周波数を調整することができるので、例えば、図３および図４に示すように、チップ抵抗素子１３１の特性が種類または個体によって異なる場合でも、ギャップ１１１ｃを調整することで、所望の特性を得ることができる。
【００２９】
図７および図８は、図２に示す実施形態の効果を検証するための比較構成例を示す図である。図７の構成は、図２と比較すると、チップ抵抗素子１３１が除外されるとともに、スルーホール１２０が第３層１１３において、グランド１４０に接続されている。これら以外の構成は、図２の場合と同様である。また、図８の構成は、図２と比較すると、チップ抵抗素子１３１が除外されるとともに、スルーホール１２０が第４層１１４において終端され、第５層１１５の銅箔によってシールドされている。これら以外の構成は、図２の場合と同様である。
【００３０】
図９は、図２に示す実施形態のポートＰ１に対して、スプリアス信号（ここでは、４８ＧＨｚの信号）を供給した場合における多層基板１００の第２面１０１ｂ側に放射されるスプリアス信号の電界強度を示す図である。なお、図９は、図２を矢印Ｘ方向から眺めた図であり、黒色が電界強度の高い場所を示し、白色が電界強度の低い場所を示している。図１０は、図２に示す実施形態からチップ抵抗素子１３１を除外した状態で、ポートＰ１に対して、スプリアス信号（前述の場合と同様の４８ＧＨｚの信号）を供給した場合における多層基板１００の第２面１０１ｂ側に放射されるスプリアス信号の電界強度を示す図である。また、図１１および図１２は、図７および図８に示す構成例のポートＰ１に対して、スプリアス信号（前述の場合と同じ４８ＧＨｚの信号）を供給した場合における多層基板１００の第２面１０１ｂ側に放射されるスプリアス信号の電界強度を示す図である。
【００３１】
これらの図９〜図１２の比較から、チップ抵抗素子１３１とギャップ１１１ｃを除外した構成では、図１０に示すように、多層基板１００の第２面１０１ｂ側には強い電界が放射されているのに対して、図２に示す実施形態では、図９に示すように多層基板１００の第２面１０１ｂ側には強い電界は放射されていない。すなわち、本発明の実施形態では、スルーホール１２０にスプリアス信号が流入する前にチップ抵抗素子１３１によって反射されることから、多層基板１００の第２面１０１ｂ側には強い電界が放射されない。
【００３２】
一方、第３層１１３においてグランド１４０に接続した図７に示す構成では、図１１に示すように、多層基板１００の第２面１０１ｂ側には強い電界が放射されていることから、第３層１１３においてグランド１４０に接続する効果が低いことが分かる。また、第４層１１４においてスルーホール１２０を終端させた構成では、図１１に比較すると図１２に示すように多層基板１００の第２面１０１ｂ側に生じる電界は弱くなっているが、図９に示す本発明の実施形態の場合に比較すると多層基板１００の内部に生じる電界は強くなっている。
【００３３】
すなわち、本発明の実施形態では、スルーホール１２０に流入する前にチップ抵抗素子１３１によってスプリアス信号が反射されるため、スプリアス信号による電界がスルーホール１２０を介して多層基板１００の第２面１０１ｂ側に放射されることを抑制することができる。
【００３４】
以上に説明したように、本発明の実施形態によれば、伝送線１１１ａ，１１１ｂのギャップ１１１ｃ上にチップ抵抗素子１３１を配置することで、スルーホール１２０に流入するスプリアス信号を事前に減衰することができる。これにより、スプリアス信号が多層基板１００の第２面１０１ｂ側から放射されることを防止できる。また、本発明の実施形態では、伝送線１１１ａ，１１１ｂのギャップ１１１ｃの幅を調整することで、抑制しようとする周波数を調整することが可能になることから、スプリアス信号を確実に抑制することができる。また、本発明の実施形態によれば、スタブ等を形成する場合に比べて、回路基板を小型に形成することができる。
【００３５】
（Ｃ）変形実施形態の説明
以上の実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の実施形態では、スルーホール１２０が１つだけの場合を例に挙げて説明したが、スルーホールが複数存在する場合にも本発明を適用することができる。すなわち、スルーホールが複数存在する場合には、第１面１０１ａにおいてそれぞれのスルーホールに接続される伝送線のスルーホールの近傍に、反射素子１３０を設けることで、スプリアス信号を抑制することができる。
【００３６】
また、複数のスルーホールが存在する場合には、スルーホールの間にグランド配線を配置することで、多層基板１００の第２面１０１ｂ側から放射されるスプリアス信号の電界強度を低減することができる。図１３（Ａ）はスルーホール１２１，１２２の径を小さくするとともに、第６層１１６のスルーホール１２１，１２２の間にグランド配線１１６ｂを配置した構成例を示している。なお、図１３（Ｂ）は、このような対策をしない場合の構成例を示している。図１３（Ａ）と図１３（Ｂ）を比較すると、図１３（Ｂ）では第６層１１６に形成された開口部１１６ａに配置された２つのスルーホール１２１，１２２の間には何も配置されていないが、図１３（Ａ）ではこれら２つのスルーホール１２１，１２２の間にはグランド配線１１６ｂが配置されている。また、図１３（Ｂ）では０．３φであるスルーホール１２１，１２２の径が、図１３（Ａ）では０．２φに変更されている。
【００３７】
図１４および図１５は、図１３（Ａ）および図１３（Ｂ）をＸ方向から見た場合における電界強度の分布を示す図である。図１４および図１５の比較から、図１３（Ａ）に対応する図１４の方が、図１３（Ｂ）に対応する図１５よりも電界強度が低くなっていることが分かる。以上から、複数のスルーホールが存在する場合にはスルーホール間にグランド配線を配置することでスプリアスの電界強度を低減することができる。なお、スルーホールの径を小さくすることで、スルーホール間の距離を確保し、グランド配線を容易に配置することができる。
【００３８】
また、以上の実施形態では、反射素子１３０として、チップ抵抗素子１３１を用いる場合を例に挙げて説明したが、チップ抵抗素子ではなく、通常の抵抗素子（例えば、金属皮膜抵抗等）を用いることもできる。さらに、抵抗素子ではなく、誘電体の少なくとも一部を導電性部材によって覆った構造体を用い、この構造体の導電性部材によって伝送線１１１ａと伝送線１１１ｂとを電気的に接続するようにしてもよい。例えば、チップインダクタ等を挙げることができる。
【００３９】
また、以上の実施形態では、無線装置に使用される多層基板を例に挙げて説明したが、高周波信号を用いる他の装置に本発明を適用可能であることはいうまでもない。
【符号の説明】
【００４０】
１００  多層基板
１０１  誘電体
１０１ａ  第１面
１０１ｂ  第２面
１１１  第１層
１１１ａ，１１１ｂ  伝送線
１１１ｃ  ギャップ（切断部）
１１２  第２層
１１３  第３層
１１４  第４層
１１５  第５層
１１６  第６層
１２０  スルーホール
１３０  反射素子
１３１  チップ抵抗素子（構造体）
【図１】
0006395638.tif 000002
【図２】
0006395638.tif 000003
【図３】
0006395638.tif 000004
【図４】
0006395638.tif 000005
【図５】
0006395638.tif 000006
【図６】
0006395638.tif 000007
【図７】
0006395638.tif 000008
【図８】
0006395638.tif 000009
【図９】
0006395638.tif 000010
【図１０】
0006395638.tif 000011
【図１１】
0006395638.tif 000012
【図１２】
0006395638.tif 000013
【図１３】
0006395638.tif 000014
【図１４】
0006395638.tif 000015
【図１５】
0006395638.tif 000016
【図１６】
0006395638.tif 000017