(57)【特許請求の範囲】
【請求項１】
出力ノードが第１終端抵抗を介して第１外部端子に接続された第１送信回路と、
出力ノードが第２終端抵抗を介して第２外部端子に接続された第２送信回路と、
を含み、
前記第１送信回路及び前記第２送信回路はそれぞれ、
第１電圧と第２電圧とに基づいて動作し、第１駆動信号及び第２駆動信号を生成する駆動回路と、
前記第１電圧が印加される第１電源配線と第１配線との間に接続された第１スイッチと、
前記第２電圧が印加される第２電源配線と第２配線との間に接続された第２スイッチと、
前記第２電源配線と前記第１配線との間に接続された第１コンデンサと、
前記第１配線と前記出力ノードとの間に接続され、制御端子に前記第１駆動信号が印加される第１トランジスタと、
前記第２配線と前記出力ノードとの間に接続され、制御端子に前記第２駆動信号が印加される第２トランジスタと、
を有すること、を特徴とする送受信回路。
【請求項２】
前記駆動回路は、送信データと送信制御信号と終端制御信号に基づいて、送信時に前記送信データに応じて前記第１トランジスタと前記第２トランジスタとを相補的に駆動し、受信時に前記第１トランジスタ及び前記第２トランジスタをオンする、前記第１駆動信号及び前記第２駆動信号を生成すること、
を特徴とする請求項１に記載の送受信回路。
【請求項３】
前記駆動回路は、非通信時に前記第１トランジスタ及び前記第２トランジスタをオフする、前記第１駆動信号及び前記第２駆動信号を生成すること、
を特徴とする請求項２に記載の送受信回路。
【請求項４】
前記第１送信回路及び第２送信回路はそれぞれ、前記第１電源配線と前記第２配線との間に接続された第２コンデンサを有すること、
を特徴とする請求項１〜３のいずれか一項に記載の送受信回路。
【請求項５】
前記第１スイッチ及び前記第２スイッチは、スイッチ制御信号に基づいてオンオフすること、
を特徴とする請求項１〜４のいずれか一項に記載の送受信回路。
【請求項６】
前記第１スイッチ及び前記第２スイッチは、送信制御信号に基づいてオンオフすること、
を特徴とする請求項１〜４のいずれか一項に記載の送受信回路。
【請求項７】
出力ノードが第１終端抵抗を介して第１外部端子に接続された第１送信回路及び第２送信回路と、
出力ノードが第２終端抵抗を介して第２外部端子に接続された第３送信回路及び第４送信回路と、
を含み、
前記第１送信回路及び前記第３送信回路はそれぞれ、
第１電圧と第２電圧とに基づいて動作し、第１駆動信号及び第２駆動信号を生成する第１駆動回路と、
前記第１電圧が印加される第１電源配線と第１配線との間に接続され、第１スイッチ制御信号に基づいてオンオフする第１スイッチと、
前記第２電圧が印加される第２電源配線と第２配線との間に接続され、前記第１スイッチ制御信号に基づいてオンオフする第２スイッチと、
前記第２電源配線と前記第１配線との間に接続された第１コンデンサと、
前記第１配線と前記出力ノードとの間に接続され、制御端子に前記第１駆動信号が印加される第１トランジスタと、
前記第２配線と前記出力ノードとの間に接続され、制御端子に前記第２駆動信号が印加される第２トランジスタと、
を有し、
前記第２送信回路及び前記第４送信回路はそれぞれ、
前記第１電圧と前記第２電圧とに基づいて動作し、第３駆動信号及び第４駆動信号を生成する第２駆動回路と、
前記第１電圧が印加される第１電源配線と第３配線との間に接続され、第２スイッチ制御信号に基づいてオンオフする第３スイッチと、
前記第２電圧が印加される第２電源配線と第４配線との間に接続され、前記第２スイッチ制御信号に基づいてオンオフする第４スイッチと、
前記第２電源配線と前記第３配線との間に接続された第２コンデンサと、
前記第３配線と前記出力ノードとの間に接続され、制御端子に前記第３駆動信号が印加される第３トランジスタと、
前記第４配線と前記出力ノードとの間に接続され、制御端子に前記第４駆動信号が印加される第４トランジスタと、
を有すること、を特徴とする送受信回路。
【請求項８】
前記第１駆動回路は、送信データと送信制御信号と終端制御信号に基づいて、送信時に前記送信データに応じて前記第１トランジスタと前記第２トランジスタとを相補的に駆動し、受信時に第１選択信号に基づいて前記第１トランジスタ及び前記第２トランジスタを駆動する、前記第１駆動信号及び前記第２駆動信号を生成すること、
前記第２駆動回路は、送信データと送信制御信号と終端制御信号に基づいて、送信時に前記送信データに応じて前記第３トランジスタと前記第４トランジスタとを相補的に駆動し、受信時に第２選択信号に基づいて前記第３トランジスタ及び前記第４トランジスタを駆動する、前記第３駆動信号及び前記第４駆動信号を生成すること、
を特徴とする請求項７に記載の送受信回路。
【請求項９】
前記第１送信回路及び第３送信回路はそれぞれ、前記第１電源配線と前記第２配線との間に接続された第３コンデンサを有し、
前記第２送信回路及び第４送信回路はそれぞれ、前記第１電源配線と前記第４配線との間に接続された第４コンデンサを有すること、
を特徴とする請求項７または８に記載の送受信回路。
【請求項１０】
出力ノードが第１終端抵抗を介して第１外部端子に接続された第１送信回路と、
出力ノードが第２終端抵抗を介して第２外部端子に接続された第２送信回路と、
を含み、
前記第１送信回路及び前記第２送信回路はそれぞれ、
第１電圧が印加される第１電源配線と第１配線との間に接続された第１スイッチと、
第２電圧が印加される第２電源配線と第２配線との間に接続された第２スイッチと、
前記第２電源配線と前記第１配線との間に接続された第１コンデンサと、
前記第１配線と前記出力ノードとの間に接続された第１トランジスタと、
前記第２配線と前記出力ノードとの間に接続された第２トランジスタと、
を有する制御回路を制御する制御方法であって、
送信時に、前記第１スイッチ及び前記第２スイッチをオンし送信データに応じて前記第１トランジスタと前記第２トランジスタとを相補的に駆動し、
受信時に、前記第１スイッチ及び前記第２スイッチをオフし前記第１トランジスタ及び前記第２トランジスタをオンすること、
を特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
送受信回路及び制御方法に関する。
【背景技術】
【０００２】
２つの電子機器間の通信速度の向上に伴い、相補な信号を用いた通信が一般的になっている。一方向の通信の場合、一方の電子機器は、相補な信号を出力する出力回路を有し、他方の電子機器は、相補な信号を受信する受信回路を有している。また、双方向通信の場合、２つの電子機器はそれぞれ、相補な信号を出力する出力回路と、相補な信号を受信する受信回路とを有している。このような電子機器は、信号の伝送路に接続された終端抵抗を有している（たとえば、特許文献１，２参照）。終端抵抗により、信号の反射による波形歪みが抑制される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１１／０５２１４１号
【特許文献２】特開２００９−４９６７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、信号線に接続された終端抵抗は、送受信回路の端子に対する寄生容量の容量値の増加を招く。このような寄生容量は、信号の伝達速度の高速化を妨げる要因となる。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、出力ノードが第１終端抵抗を介して第１外部端子に接続された第１送信回路と、出力ノードが第２終端抵抗を介して第２外部端子に接続された第２送信回路と、を含み、前記第１送信回路及び前記第２送信回路はそれぞれ、第１電圧と第２電圧とに基づいて動作し、第１駆動信号及び第２駆動信号を生成する駆動回路と、前記第１電圧が印加される第１電源配線と第１配線との間に接続された第１スイッチと、前記第２電圧が印加される第２電源配線と第２配線との間に接続された第２スイッチと、前記第２電源配線と前記第１配線との間に接続された第１コンデンサと、前記第１電源配線と前記第２配線との間に接続された第２コンデンサと、前記第１配線と前記出力ノードとの間に接続され、制御端子に前記第１駆動信号が印加される第１トランジスタと、前記第２配線と前記出力ノードとの間に接続され、制御端子に前記第２駆動信号が印加される第２トランジスタとを有する。
【発明の効果】
【０００６】
本発明の一観点によれば、通信速度の高速化を図ることができる。
【図面の簡単な説明】
【０００７】
【図１】双方向通信を行うシステムの概略説明図である。
【図２】第１実施形態の送信回路における各種信号の論理を示す説明図である。
【図３】（ａ）は第１実施形態の送受信回路の回路図、（ｂ）は第１実施形態の駆動回路の回路図である。
【図４】第１実施形態の送信回路の等価回路図である。
【図５】第１実施形態の送信回路における容量値の説明図である。
【図６】第１実施形態の送信回路における各種信号を示すタイミング図である。
【図７】第２実施形態の送受信回路の回路図である。
【図８】第２実施形態の駆動回路の回路図である。
【図９】第２実施形態の送信回路における各種信号の論理を示す説明図である。
【図１０】第２実施形態の送信回路の等価回路図である。
【図１１】（ａ）は送信時の状態を示すブロック図、（ｂ）は受信時の状態を示すブロック図である。
【図１２】（ａ）（ｂ）は比較例の通信システムの概略説明図である。
【図１３】比較例の送信回路の回路図である。
【図１４】比較例の送信回路における各種信号の論理を示す説明図である。
【図１５】比較例の送信回路における容量値の説明図である。
【発明を実施するための形態】
【０００８】
（通信システムの概要）
図１に示すように、この通信システムは、２つの電子装置１１，１２と、電子装置１１，１２を互いに接続する伝送路１３を有している。電子装置１１の外部端子Ｅ１ｐ，Ｅ１ｎは、伝送路１３を介して電子装置１２の外部端子Ｅ２ｐ，Ｅ２ｎに接続される。電子装置１１，１２は、伝送路１３を介して互いに通信可能に接続されている。
【０００９】
電子装置１１は、たとえばコンピュータやデジタルスチルカメラなどのホスト装置であり、電子装置１２は、たとえばメモリカードなどの周辺装置である。伝送路１３は、２つの電子装置１１，１２の間において信号を伝達する経路を示すものである。なお、電子装置１１，１２が互いに直接的に接続される場合、伝送路１３は、電子装置１１，１２に含まれるケーブルや回路基板の配線等である。
【００１０】
電子装置１１は、制御回路（ＣＰＵ）２１と送受信回路２２とを有している。
制御回路２１は、送信データＴＤと送信イネーブル信号ＴＸＥＮを送受信回路２２に出力する。
【００１１】
送受信回路２２は、送信回路２３、受信回路２４を有している。
送信回路２３は、２つの送信バッファ２５，２６、インバータ回路２７を含む。送信バッファ２５は第１送信回路の一例、送信バッファ２６は第２送信回路の一例である。
【００１２】
インバータ回路２７は、送信データＴＤを論理反転した反転データＴＤｘを出力する。
送信バッファ２５の入力端子には送信データＴＤが供給される。送信バッファ２５の出力端子は終端抵抗Ｒ１ｐの第１端子に接続され、終端抵抗Ｒ１ｐの第２端子は外部端子Ｅ１ｐに接続ざれている。終端抵抗Ｒ１ｐは第１終端抵抗の一例である。外部端子Ｅ１ｐは第１外部端子の一例である。
【００１３】
送信バッファ２６の入力端子には反転データＴＤｘが供給される。送信バッファ２６の出力端子は終端抵抗Ｒ１ｎの第１端子に接続され、終端抵抗Ｒ１ｎの第２端子は外部端子Ｅ１ｎに接続されている。終端抵抗Ｒ１ｎは第２終端抵抗の一例である。外部端子Ｅ１ｎは第２外部端子の一例である。終端抵抗Ｒ１ｐ，Ｒ１ｎは、送信バッファ２５，２６のインピーダンスを、伝送路１３の特性インピーダンスと整合する直列終端抵抗である。
【００１４】
外部端子Ｅ１ｐ，Ｅ１ｎは受信回路２４の２つの入力端子にそれぞれ接続されている。つまり、受信回路２４の入力端子は、外部端子Ｅ１ｐ，Ｅ１ｎと終端抵抗Ｒ１ｐ，Ｒ１ｎとが接続されたノードＮ１ｐ，Ｎ１ｎに接続されている。受信回路２４は外部端子Ｅ１ｐ，Ｅ１ｎのレベルに応じた受信データＲＤを制御回路２１に出力する。
【００１５】
電子装置１２は、電子装置１１と同様の部材を有している。このため、電子装置１２の部材について、電子装置１１と同じ符号を付し、説明を省略する。
（第１実施形態）
次に、送受信回路の第１実施形態を説明する。
【００１６】
図３（ａ）に示すように、制御回路２１は、送信データＴＤ、送信イネーブル信号ＴＸＥＮ、終端イネーブル信号ＴＲＥＮ、スイッチ制御信号ＳＷＥＮを出力する。
送信バッファ２５は、終端抵抗Ｒ１ｐの第１端子に接続されたトランジスタＴ１ｐ，Ｔ２ｐと、トランジスタＴ１ｐ，Ｔ２ｐを駆動する駆動回路２５ａを有している。トランジスタＴ１ｐは第１トランジスタの一例、トランジスタＴ２ｐは第２トランジスタの一例である。
【００１７】
駆動回路２５ａは、高電位電圧ＶＤＤが印加される配線（以下、高電位電源配線ＶＤＤ）と、低電位電圧ＶＳＳが印加される配線（以下、低電位電源配線ＶＳＳ）に接続されている。駆動回路２５ａは、高電位電圧ＶＤＤと低電位電圧ＶＳＳに基づいて動作する。駆動回路２５ａは、送信データＴＤ、送信イネーブル信号ＴＸＥＮ、終端イネーブル信号ＴＲＥＮに基づいて、トランジスタＴ１ｐに対する駆動信号Ｄ１ｐと、トランジスタＴ２ｐに対する駆動信号Ｄ２ｐを生成する。駆動信号Ｄ１ｐは第１駆動信号の一例、駆動信号Ｄ２ｐは第２駆動信号の一例である。高電位電圧ＶＤＤは第１電圧の一例、低電位電圧ＶＳＳは第２電圧の一例である。高電位電源配線ＶＤＤは第１電源配線の一例、低電位電源配線ＶＳＳは第２電源配線の一例である。
【００１８】
トランジスタＴ１ｐはたとえばＰチャネルＭＯＳトランジスタであり、トランジスタＴ２ｐはたとえばＮチャネルＭＯＳトランジスタである。トランジスタＴ１ｐのソース端子は配線ＰＬ１に接続され、トランジスタＴ１ｐのドレイン端子はトランジスタＴ２ｐのドレイン端子に接続され、トランジスタＴ２ｐのソース端子は配線ＰＬ２に接続されている。なお、図示しないが、トランジスタＴ１ｐのバックゲート端子は高電位電源配線ＶＤＤに接続、トランジスタＴ２ｐのバックゲート端子は低電位電源配線ＶＳＳに接続されている。トランジスタＴ１ｐのドレイン端子とトランジスタＴ２ｐのドレイン端子とが接続されたノードＮ２ｐは送信バッファ２５の出力端子であり、終端抵抗Ｒ１ｐの第１端子に接続されている。配線ＰＬ１は第１配線の一例、配線ＰＬ２は第２配線の一例である。
【００１９】
配線ＰＬ１は、スイッチＳＷ１ｐの第１端子に接続され、スイッチＳＷ１ｐの第２端子は高電位電源配線ＶＤＤに接続されている。配線ＰＬ２は、スイッチＳＷ２ｐの第１端子に接続され、スイッチＳＷ２ｐの第２端子は低電位電源配線ＶＳＳに接続されている。スイッチＳＷ１ｐ，ＳＷ２ｐは、スイッチ制御信号ＳＷＥＮに基づいてオンオフする。たとえば、スイッチＳＷ１ｐ，ＳＷ２ｐは、Ｈレベルのスイッチ制御信号ＳＷＥＮに応答してオンし、Ｌレベルのスイッチ制御信号ＳＷＥＮに応答してオフする。スイッチＳＷ１ｐは第１スイッチの一例、スイッチＳＷ２ｐは第２スイッチの一例である。
【００２０】
コンデンサＣ１ｐの第１端子は配線ＰＬ１に接続され、コンデンサＣ１ｐの第２端子は配線ＶＳＳに接続されている。コンデンサＣ２ｐの第１端子は配線ＶＤＤに接続され、コンデンサＣ２ｐの第２端子は配線ＰＬ２に接続されている。コンデンサＣ１ｐは第１コンデンサの一例、コンデンサＣ２ｐは第２コンデンサの一例である。
【００２１】
送信バッファ２６は、終端抵抗Ｒ１ｎの第１端子に接続されたトランジスタＴ１ｎ，Ｔ２ｎと、トランジスタＴ１ｎ，Ｔ２ｎを駆動する駆動回路２６ａを有している。トランジスタＴ１ｎは第１トランジスタの一例、トランジスタＴ２ｎは第２トランジスタの一例である。
【００２２】
駆動回路２６ａは、高電位電源配線ＶＤＤと低電位電源配線ＶＳＳに接続されている。駆動回路２６ａは、高電位電圧ＶＤＤと低電位電圧ＶＳＳに基づいて動作する。駆動回路２６ａは、反転データＴＤｘ、送信イネーブル信号ＴＸＥＮ、終端イネーブル信号ＴＲＥＮに基づいて、トランジスタＴ１ｎに対する駆動信号Ｄ１ｎと、トランジスタＴ２ｎに対する駆動信号Ｄ２ｎを生成する。駆動信号Ｄ１ｎは第１駆動信号の一例、駆動信号Ｄ２ｎは第２駆動信号の一例である。
【００２３】
トランジスタＴ１ｎはたとえばＰチャネルＭＯＳトランジスタであり、トランジスタＴ２ｎはたとえばＮチャネルＭＯＳトランジスタである。トランジスタＴ１ｎのソース端子は配線ＰＬ１に接続され、トランジスタＴ１ｎのドレイン端子はトランジスタＴ２ｎのドレイン端子に接続され、トランジスタＴ２ｎのソース端子は配線ＰＬ２に接続されている。なお、図示しないが、トランジスタＴ１ｎのバックゲート端子は高電位電源配線ＶＤＤに接続され、トランジスタＴ２ｎのバックゲート端子は低電位電源配線ＶＳＳに接続されている。トランジスタＴ１ｎのドレイン端子とトランジスタＴ２ｎのドレイン端子とが接続されたノードＮ２ｎは送信バッファ２６の出力端子であり、終端抵抗Ｒ１ｎの第１端子に接続されている。
【００２４】
配線ＰＬ１は、スイッチＳＷ１ｎの第１端子に接続され、スイッチＳＷ１ｎの第２端子は高電位電源配線ＶＤＤに接続されている。配線ＰＬ２は、スイッチＳＷ２ｎの第１端子に接続され、スイッチＳＷ２ｎの第２端子は低電位電源配線ＶＳＳに接続されている。スイッチＳＷ１ｎ，ＳＷ２ｎは、スイッチ制御信号ＳＷＥＮに基づいてオンオフする。たとえば、スイッチＳＷ１ｎ，ＳＷ２ｎは、Ｈレベルのスイッチ制御信号ＳＷＥＮに応答してオンし、Ｌレベルのスイッチ制御信号ＳＷＥＮに応答してオフする。スイッチＳＷ１ｎは第１スイッチの一例、スイッチＳＷ２ｎは第２スイッチの一例である。
【００２５】
コンデンサＣ１ｎの第１端子は配線ＰＬ１に接続され、コンデンサＣ１ｎの第２端子は配線ＶＳＳに接続されている。コンデンサＣ２ｎの第１端子は配線ＶＤＤに接続され、コンデンサＣ２ｎの第２端子は配線ＰＬ２に接続されている。コンデンサＣ１ｎは第１コンデンサの一例、コンデンサＣ２ｎは第２コンデンサの一例である。
【００２６】
図３（ｂ）に示すように、駆動回路２５ａは、アンド回路３１、オア回路３２、ナンド回路３３、ノア回路３４、インバータ回路３５，３６を有している。
終端イネーブル信号ＴＲＥＮは、インバータ回路３５に供給される。インバータ回路３５の出力端子はアンド回路３１の入力端子に接続されている。送信データＴＤは、ナンド回路３３に供給される。そのナンド回路３３の入力端子には送信イネーブル信号ＴＸＥＮが供給される。ナンド回路３３の出力端子はアンド回路３１の入力端子に接続され、アンド回路３１は、駆動信号Ｄ１ｐを出力する。
【００２７】
送信イネーブル信号ＴＸＥＮは、インバータ回路３６に供給される。インバータ回路３６の出力端子はノア回路３４の入力端子に接続されている。そのノア回路３４の入力端子には送信データＴＤが供給される。ノア回路３４の出力端子はオア回路３２の入力端子に接続されている。そのオア回路３２の入力端子には終端イネーブル信号ＴＲＥＮが供給される。オア回路３２は、駆動信号Ｄ２ｐを出力する。
【００２８】
図２は、第１実施形態の送受信回路２２における信号の論理値を示す。
図３（ａ）に示す制御回路２１は、たとえば、”０”送信時に、Ｌレベルの送信データＴＤ、Ｈレベルの送信イネーブル信号ＴＸＥＮ、Ｌレベルの終端イネーブル信号ＴＲＥＮ、Ｈレベルのスイッチ制御信号ＳＷＥＮを出力する。
【００２９】
スイッチＳＷ１ｐ，ＳＷ２ｐは、Ｈレベルのスイッチ制御信号ＳＷＥＮに応答してオンする。これにより、配線ＰＬ１に高電位電圧ＶＤＤが供給され、配線ＰＬ２に低電位電圧ＶＳＳが供給される。
【００３０】
送信バッファ２５の駆動回路２５ａは、Ｈレベルの送信イネーブル信号ＴＸＥＮとＬレベルの終端イネーブル信号ＴＲＥＮとに基づいて、送信データＴＤに応じたレベルの駆動信号Ｄ１ｐ，Ｄ２ｐを生成する。たとえば、駆動回路２５ａは、Ｌレベルの送信データＴＤに基づいて、Ｈレベルの駆動信号Ｄ１ｐ，Ｄ２ｐを生成する。トランジスタＴ１ｐは、Ｈレベルの駆動信号Ｄ１ｐに応答してオフし、トランジスタＴ２ｐは、Ｈレベルの駆動信号Ｄ２ｐに応答してオンする。オンしたトランジスタＴ２ｐは、ノードＮ２ｐを配線ＰＬ２に接続する。したがって、送信バッファ２５は、外部端子Ｅ１ｐを低電位電圧ＶＳＳレベル（Ｌレベル）に駆動する。
【００３１】
また、制御回路２１は、”１”送信時に、Ｈレベルの送信データＴＤ、Ｈレベルの送信イネーブル信号ＴＸＥＮ、Ｌレベルの終端イネーブル信号ＴＲＥＮ、Ｈレベルのスイッチ制御信号ＳＷＥＮを出力する。駆動回路２５ａは、Ｈレベルの送信データＴＤに基づいて、Ｌレベルの駆動信号Ｄ１ｐ，Ｄ２ｐを生成する。トランジスタＴ１ｐは、Ｌレベルの駆動信号Ｄ１ｐに応答してオンし、トランジスタＴ２ｐは、Ｌレベルの駆動信号Ｄ２ｐに応答してオフする。オンしたトランジスタＴ１ｐは、ノードＮ２ｐを配線ＰＬ１に接続する。したがって、送信バッファ２５は、外部端子Ｅ１ｐを高電位電圧ＶＤＤレベル（Ｈレベル）に駆動する。
【００３２】
また、制御回路２１は、受信時に、Ｌレベルの送信イネーブル信号ＴＸＥＮ、Ｈレベルの終端イネーブル信号ＴＲＥＮ、Ｌレベルのスイッチ制御信号ＳＷＥＮを出力する。駆動回路２５ａは、Ｈレベルの終端イネーブル信号ＴＲＥＮに基づいて、Ｌレベルの駆動信号Ｄ１ｐとＨレベルの駆動信号Ｄ２ｐを生成する。トランジスタＴ１ｐは、Ｌレベルの駆動信号Ｄ１ｐに応答してオンする。トランジスタＴ２ｐは、Ｈレベルの駆動信号Ｄ２ｐに応答してオンする。このとき、スイッチＳＷ１ｐ，ＳＷ２ｐは、Ｌレベルのスイッチ制御信号ＳＷＥＮに基づいてオフする。駆動回路２５ａは、ノードＮ２ｐを、配線ＰＬ１と配線ＰＬ２とに接続する。
【００３３】
また、制御回路２１は、非通信時に、Ｌレベルの送信イネーブル信号ＴＸＥＮ、Ｌレベルの終端イネーブル信号ＴＲＥＮ、Ｌレベルのスイッチ制御信号ＳＷＥＮを出力する。駆動回路２５ａは、Ｌレベルの送信イネーブル信号ＴＸＥＮとＬレベルの終端イネーブル信号ＴＲＥＮに基づいて、Ｈレベルの駆動信号Ｄ１ｐとＬレベルの駆動信号Ｄ２ｐを生成する。トランジスタＴ１ｐは、Ｈレベルの駆動信号Ｄ１ｐに応答してオフし、トランジスタＴ２ｐは、Ｌレベルの駆動信号Ｄ２ｐに応答してオフする。
【００３４】
図３（ａ）に示す駆動回路２６ａは、駆動回路２５ａと同様である。図３（ｂ）において、括弧内に駆動回路２６ａにかかる符号を示す。駆動回路２６ａは、反転データＴＤｘ，送信イネーブル信号ＴＸＥＮ，終端イネーブル信号ＴＲＥＮに基づいて、駆動信号Ｄ１ｎ，Ｄ２ｎを生成する。
【００３５】
（比較例）
次に、比較例の通信システムを説明する。
なお、比較例の説明において、上記実施形態と同様の部材については同じ符号を用いることがある。
【００３６】
図１２（ａ）に示すように、この通信システムの２つの電子装置１０１，１０２は、伝送路１０３を介して互いに通信可能に接続されている。電子装置１０１の外部端子Ｅ１ｐ，Ｅ１ｎは、伝送路１０３を介して電子装置１０２の外部端子Ｅ２ｐ，Ｅ２ｎに接続されている。
【００３７】
電子装置１０１は、送受信回路１１０を有している。電子装置１０２は電子装置１０１と同様の送受信回路を有している。なお、電子装置１０２について、電子装置１０１の送受信回路と同じ符号を付す。そして、電子装置１０１の送受信回路１１０について説明する。
【００３８】
送受信回路１１０は、送信回路１１１と受信回路１１２を有している。送信回路１１１は２つの送信バッファ１１３，１１４を含む。送信バッファ１１３，１１４の出力端子はそれぞれ終端抵抗Ｒ１ｐ，Ｒ１ｎを介して外部端子Ｅ１ｐ，Ｅ１ｎに接続されている。外部端子Ｅ１ｐ，Ｅ１ｎは受信回路１１２の入力端子に接続され、受信回路１１２は外部端子Ｅ１ｐ，Ｅ１ｎのレベルに応じた受信データＲＤを出力する。
【００３９】
外部端子Ｅ１ｐと終端抵抗Ｒ１ｐとの間の配線Ｌ１と、外部端子Ｅ１ｎと終端抵抗Ｒ１ｎとの間の配線Ｌ２の間には終端回路１１５が接続されている。
図１２（ｂ）に示すように、終端回路１１５は、終端抵抗Ｒ２ｐ，Ｒ２ｎ、スイッチＳＷＣ１，ＳＷＣ２、コンデンサＣｃを含む。終端抵抗Ｒ２ｐ，スイッチＳＷＣ１，ＳＷＣ２、終端抵抗Ｒ２ｎは、この順番で、配線Ｌ１と配線Ｌ２の間に直列に接続されている。スイッチＳＷＣ１，ＳＷＣ２がオンされると、終端抵抗Ｒ２ｐ，Ｒ２ｎは、配線Ｌ１と配線Ｌ２との間、つまり、図１２（ａ）に示す外部端子Ｅ１ｐ，Ｅ２ｎ間を終端する。スイッチＳＷＣ１，ＳＷＣ２の間のノードＮＣに一端が接続され、低電位電源配線ＶＳＳに他端が接続されたコンデンサＣｃはセンタータップ容量であり、コモンモードノイズに対する対策として用いられている。
【００４０】
図１３に示すように、制御回路１２０は、送信データＴＤ、送信イネーブル信号ＴＸＥＮ、終端イネーブル信号ＴＲＥＮを出力する。
送信バッファ１１３は、ナンド回路１２１、ノア回路１２２、インバータ回路１２３、トランジスタＴ１０１，Ｔ１０２を有している。トランジスタＴ１０１はたとえばＰチャネルＭＯＳトランジスタであり、トランジスタＴ１０２はたとえばＮチャネルＭＯＳトランジスタである。トランジスタＴ１０１，Ｔ１０２は、高電位電源配線ＶＤＤと低電位電源配線ＶＳＳの間に直列に接続され、両トランジスタＴ１０１，Ｔ１０２の間のノードは終端抵抗Ｒ１ｐに接続されている。
【００４１】
ナンド回路１２１は、制御回路１２０から出力される送信データＴＤと送信イネーブル信号ＴＸＥＮとに基づいて、駆動信号を出力する。
インバータ回路１２３は、制御回路１２０から出力される送信イネーブル信号ＴＸＥＮを論理反転した信号を出力する。ノア回路１２２は、送信データＴＤとインバータ回路１２３の出力信号とに基づいて、駆動信号を出力する。
【００４２】
高電位電源配線ＶＤＤと低電位電源配線ＶＳＳの間には、コンデンサＣ３１が接続されている。コンデンサＣ３１は、電源配線ＶＤＤ，ＶＳＳにおける電圧変動を抑制する。
送信バッファ１１４は、ナンド回路１３１、ノア回路１３２、インバータ回路１３３、トランジスタＴ１１１，Ｔ１１２を有し、これらは上記の送信バッファ１１３と同様に接続されている。高電位電源配線ＶＤＤと低電位電源配線ＶＳＳの間に接続されたコンデンサＣ３２は、電源配線ＶＤＤ，ＶＳＳにおける電圧変動を抑制する。
【００４３】
図１２（ｂ）に示すスイッチＳＷＣ１，ＳＷＣ２は、図１３に示すように、たとえばＮチャネルＭＯＳトランジスタである。制御回路１２０は、動作状態（送信時、受信時）に応じたレベルのスイッチ制御信号ＳＷＥＮを出力する。スイッチＳＷＣ１，ＳＷＣ２はスイッチ制御信号ＳＷＥＮに基づいてオンオフする。
【００４４】
図１４は、”０”送信時、”１”、送信時、受信時、非通信時における送信データＴＤ，送信イネーブル信号ＴＸＥＮ，終端イネーブル信号ＴＲＥＮの論理値と、外部端子Ｅ１ｐ，Ｅ１ｎの状態を示す。
【００４５】
図１３に示す送信回路１１１において、外部端子Ｅ１ｐ，Ｅ１ｎにおける端子容量は、通信速度の高速化に影響する。外部端子Ｅ１ｐにおける端子容量は、外部端子Ｅ１ｐと終端抵抗Ｒ１ｐの間の線路における寄生容量Ｃｐ１１と、外部端子Ｅ１ｐと終端抵抗Ｒ２ｐの間の線路における寄生容量Ｃｐ１２を含む。同様に、外部端子Ｅ１ｎにおける端子容量は、外部端子Ｅ１ｎと終端抵抗Ｒ１ｎの間の配線Ｌ２における寄生容量Ｃｐ２１と、外部端子Ｅ１ｎと終端抵抗Ｒ２ｎの間の線路における寄生容量Ｃｐ２２を含む。
【００４６】
図１５には、送信時と受信時における、端子容量、高電位電源配線ＶＤＤと低電位電源配線ＶＳＳの間の容量（電源間容量）、センタータップ容量（Ｃｅｎｔｅｒ−Ｔａｐ容量）の容量値が示されている。なお、「Ｃｐｔｘ」は、図１２に示す寄生容量Ｃｐ１１，Ｃｐ２１の容量値、「Ｃｐｔｍ」は寄生容量Ｃｐ１２，Ｃｐ２２の容量値である。また、「Ｃｐａｓ」はコンデンサＣ３１，Ｃ３２の容量値、「Ｃｔａｐ」はコンデンサＣｃの容量値である。
【００４７】
通信速度の高速化のためには端子容量の削減が必要である。信号の電圧とインピーダンスが決まっている場合、端子容量は通信速度の上限を決定する重要なパラメータである。
また、過渡的な電圧降下を抑える電源間容量の容量値、コモンモードノイズを抑えるセンタータップ容量の容量値は一般的に大きい方が良い。しかし、容量の大きなコンデンサは、送受信回路が形成された半導体装置（チップ）の面積の増加を招き、コストの上昇を招く。
【００４８】
（作用）
次に、第１実施形態の送受信回路２２の作用を説明する。
［送信時］
図３（ａ）に示す制御回路２１は、Ｈレベル（「１」）の送信イネーブル信号ＴＸＥＮとＬレベル（［０］）の終端イネーブル信号ＴＲＥＮを出力する。また、制御回路２１は、Ｈレベルのスイッチ制御信号ＳＷＥＮを出力する。各スイッチＳＷ１ｐ，ＳＷ２ｐ，ＳＷ１ｎ，ＳＷ２ｎは、Ｈレベルのスイッチ制御信号ＳＷＥＮに基づいてオンする。
【００４９】
オンしたスイッチＳＷ１ｐにより配線ＰＬ１に高電位電圧ＶＤＤが印加される。また、オンしたスイッチＳＷ２ｐにより配線ＰＬ２に低電位電圧ＶＳＳが印加される。そして、コンデンサＣ１ｐ，Ｃ２ｐは、高電位電圧ＶＤＤが印加される配線（高電位電源配線ＶＤＤ及び配線ＰＬ１）と、低電位電圧ＶＳＳが印加される配線（低電位電源配線ＶＳＳ及び配線ＰＬ２）との間に接続される。したがって、コンデンサＣ１ｐ，Ｃ２ｐは、送信回路２３の電源端子間に接続されたバイパスコンデンサ（電源間容量）として働く。
【００５０】
同様に、オンしたスイッチＳＷ１ｎにより配線ＰＬ１に高電位電圧ＶＤＤが印加される。また、オンしたスイッチＳＷ２ｎにより配線ＰＬ２に低電位電圧ＶＳＳが印加される。そして、コンデンサＣ１ｎ，Ｃ２ｎは、高電位電圧ＶＤＤが印加される配線（高電位電源配線ＶＤＤ及び配線ＰＬ１）と、低電位電圧ＶＳＳが印加される配線（低電位電源配線ＶＳＳ及び配線ＰＬ２）との間に接続される。したがって、コンデンサＣ１ｎ，Ｃ２ｎは、送信バッファ２６の電源端子間に接続されたバイパスコンデンサ（電源間容量）として働く。
【００５１】
そして、図３（ｂ）に示す駆動回路２５ａは、送信データＴＤに基づいて、駆動信号Ｄ１ｐ，Ｄ２ｐを生成する。たとえば、駆動回路２５ａは、Ｈレベルの送信データＴＤに基づいてＬレベルの駆動信号Ｄ１ｐ，Ｄ２ｐを生成する。トランジスタＴ１ｐは、Ｌレベルの駆動信号Ｄ１ｐに基づいてオンし、トランジスタＴ２ｐはＬレベルの駆動信号Ｄ２ｐに基づいてオフする。したがって、送信回路２３は、Ｈレベルの送信データＴＤに基づいてＨレベル（高電位電圧ＶＤＤレベル）の送信信号ＴＸｐを出力する。また、送信回路２３は、Ｌレベルの送信データＴＤに基づいてＬレベル（低電位電圧ＶＳＳレベル）の送信信号ＴＸｐを出力する。
【００５２】
同様に、駆動回路２６ａは、反転データＴＤｘに基づいて、駆動信号Ｄ１ｎ，Ｄ２ｎを生成する。たとえば、駆動回路２６ａは、Ｌレベルの反転データＴＤｘに基づいてＨレベルの駆動信号Ｄ１ｎ，Ｄ２ｎを生成する。トランジスタＴ１ｎは、Ｈレベルの駆動信号Ｄ１ｎに基づいてオフし、トランジスタＴ２ｎはＨレベルの駆動信号Ｄ２ｎに基づいてオンする。したがって、送信回路２３は、Ｌレベルの反転データＴＤｘ（Ｈレベルの送信データＴＤ）に基づいてＬレベルの送信信号ＴＸｎを出力する。また、送信回路２３は、Ｈレベルの反転データＴＤｘ（Ｌレベルの送信データＴＤ）に基づいてＨレベルの送信信号ＴＸｎを出力する。
【００５３】
図３（ａ）に示すように、外部端子Ｅ１ｐは終端抵抗Ｒ１ｐに接続され、外部端子Ｅ１ｎは終端抵抗Ｒ１ｎに接続されている。そして、本実施形態は、外部端子Ｅ１ｐ，Ｅ１ｎ間の終端回路（図１３参照）を含まない。したがって、外部端子Ｅ１ｐと終端抵抗Ｒ１ｐの間の配線における寄生容量Ｃｐ１１は、外部端子Ｅ１ｐに対する端子容量となる。同様に、外部端子Ｅ１ｎと終端抵抗Ｒ１ｎとの間の配線における寄生容量Ｃｐ２１は、外部端子Ｅ１ｎに対する端子容量なる。これらの寄生容量Ｃｐ１１，Ｃｐ２１の容量値を「Ｃｐｔｘ」とする。
【００５４】
コンデンサＣ１ｐ，Ｃ２ｐは、送信バッファ２５の電源端子間に接続されたバイパスコンデンサ（電源間容量）として働き、コンデンサＣ１ｎ，Ｃ２ｎは、送信バッファ２６の電源端子間に接続されたバイパスコンデンサ（電源間容量）として働く。コンデンサＣ１ｐ，Ｃ２ｎの容量値を「Ｃｐａｓ」、コンデンサＣ２ｐ，Ｃ１ｎの容量値を「Ｃｔａｐ」の１／２とする。
【００５５】
図５に示すように、送信時における端子容量は、「Ｃｐｔｘ」となる。したがって、本実施形態の送受信回路２２（送信回路２３）において、送信時における端子容量は、図１３に示す送信回路１１１における端子容量よりも小さな値となる。このため、送信回路２３における送信信号ＴＸｐ，ＴＸｎの高速化を図ることが可能となる。
【００５６】
そして、電源間容量の容量値は、「２×Ｃｐａｓ＋Ｃｔａｐ」となる。つまり、本実施形態の送受信回路２２（送信回路２３）において、送信時における電源間容量は、図１３に示す送信回路１１１における電源間容量よりも大きな値となる。したがって、送信時において、高電位電圧ＶＤＤと低電位電圧ＶＳＳの電圧変動が抑制される。
【００５７】
［受信時］
図３（ａ）に示す制御回路２１は、Ｌレベルのスイッチ制御信号ＳＷＥＮを出力する。各スイッチＳＷ１ｐ，ＳＷ２ｐ，ＳＷ１ｎ，ＳＷ２ｎは、Ｌレベルのスイッチ制御信号ＳＷＥＮに基づいてオフする。
【００５８】
また、制御回路２１は、Ｌレベル（「１」）の送信イネーブル信号ＴＸＥＮとＨレベル（［０］）の終端イネーブル信号ＴＲＥＮを出力する。
駆動回路２５ａは、Ｈレベルの終端イネーブル信号ＴＲＥＮに基づいて、Ｌレベルの駆動信号Ｄ１ｐとＨレベルの駆動信号Ｄ２ｐを生成する。トランジスタＴ１ｐは、Ｌレベルの駆動信号Ｄ１ｐに基づいてオンし、トランジスタＴ２ｐはＨレベルの駆動信号Ｄ２ｐに基づいてオンする。オンしたトランジスタＴ１ｐは、配線ＰＬ１を終端抵抗Ｒ１ｐの第１端子に接続する。これにより、コンデンサＣ１ｐは、低電位電源配線ＶＳＳと終端抵抗Ｒ１ｐの間に接続される。同様に、オンしたトランジスタＴ２ｐは、配線ＰＬ２を終端抵抗Ｒ１ｐの第１端子に接続する。これにより、コンデンサＣ２ｐは、高電位電源配線ＶＤＤと終端抵抗Ｒ１ｐの間に接続される。
【００５９】
同様に、駆動回路２６ａは、Ｈレベルの終端イネーブル信号ＴＲＥＮに基づいて、Ｌレベルの駆動信号Ｄ１ｎとＨレベルの駆動信号Ｄ２ｎを生成する。トランジスタＴ１ｎは、Ｌレベルの駆動信号Ｄ１ｎに基づいてオンし、トランジスタＴ２ｎはＨレベルの駆動信号Ｄ２ｎに基づいてオンする。オンしたトランジスタＴ１ｎは、配線ＰＬ１を終端抵抗Ｒ１ｎの第１端子に接続する。これにより、コンデンサＣ１ｎは、低電位電源配線ＶＳＳと終端抵抗Ｒ１ｎの間に接続される。同様に、オンしたトランジスタＴ２ｎは、配線ＰＬ２を終端抵抗Ｒ１ｎの第１端子に接続する。これにより、コンデンサＣ２ｎは、高電位電源配線ＶＤＤと終端抵抗Ｒ１ｎの間に接続される。
【００６０】
図４は、受信時における送受信回路２２の等価回路である。なお、図４では、図３（ａ）に示す受信回路２４，駆動回路２５ａ，２６ａを省略している。また、トランジスタＴ１ｐ，Ｔ２ｐ，Ｔ１ｎ，Ｔ２ｎをオン状態のスイッチとして示している。
【００６１】
図４において、外部端子Ｅ１ｐは、終端抵抗Ｒ１ｐ、トランジスタＴ１ｐ，Ｔ２ｐ（Ｔ１ｎ，Ｔ２ｎ）、終端抵抗Ｒ１ｎを介して外部端子Ｅ１ｎに接続される。したがって、外部端子Ｅ１ｐと外部端子Ｅ１ｎは、終端抵抗Ｒ１ｐ，Ｒ１ｎにより短絡される。
【００６２】
そして、トランジスタＴ１ｐとトランジスタＴ２ｐとが接続されたノードは図３（ａ）に示す配線ＰＬ１であり、この配線ＰＬ１にはコンデンサＣ１ｐ，Ｃ１ｎの第１端子が接続され、コンデンサＣ１ｐ，Ｃ１ｎの第２端子は低電位電源配線ＶＳＳに接続されている。したがって、コンデンサＣ１ｐ，Ｃ１ｎは、外部端子Ｅ１ｐと外部端子Ｅ１ｎの中間のノードと低電位電源配線ＶＳＳとの間に接続されたセンタータップ容量（Ｃｅｎｔｅｒ−Ｔａｐ容量）として働く。
【００６３】
また、トランジスタＴ１ｎとトランジスタＴ２ｎとが接続されたノードは図３（ａ）に示す配線ＰＬ２であり、この配線ＰＬ２にはコンデンサＣ２ｐ，Ｃ２ｎの第２端子が接続され、コンデンサＣ２ｐ，Ｃ２ｎの第１端子は高電位電源配線ＶＤＤに接続されている。したがって、コンデンサＣ２ｐ，Ｃ２ｎは、外部端子Ｅ１ｐと外部端子Ｅ１ｎの中間のノードと高電位電源配線ＶＤＤとの間に接続されたセンタータップ容量（Ｃｅｎｔｅｒ−Ｔａｐ容量）として働く。
【００６４】
図５に示すように、受信時における端子容量は、「Ｃｐｔｘ」となる。したがって、本実施形態の送受信回路２２において、受信時における端子容量は、図１２（ａ）に示す送受信回路１１０における端子容量よりも小さな値となる。
【００６５】
そして、センタータップ容量（Ｃｅｎｔｅｒ−Ｔａｐ容量）の容量値は、「２×Ｃｐａｓ＋Ｃｔａｐ」となる。つまり、本実施形態の送受信回路２２において、受信時におけるセンタータップ容量（Ｃｅｎｔｅｒ−Ｔａｐ容量）は、図１３に示すセンタータップ容量（コンデンサＣ２）よりも大きな値となる。したがって、本実施形態の送受信回路２２は、比較例よりも受信時におけるコモンモードノイズが抑制される。
【００６６】
［非通信時］
図３（ａ）に示す制御回路２１は、Ｌレベルのスイッチ制御信号ＳＷＥＮを出力する。各スイッチＳＷ１ｐ，ＳＷ２ｐ，ＳＷ１ｎ，ＳＷ２ｎは、Ｌレベルのスイッチ制御信号ＳＷＥＮに基づいてオフする。
【００６７】
また、制御回路２１は、Ｌレベル（「１」）の送信イネーブル信号ＴＸＥＮとＬレベル（［０］）の終端イネーブル信号ＴＲＥＮを出力する。このとき、駆動回路２５ａは、Ｈレベルの駆動信号Ｄ１ｐとＬレベルの駆動信号Ｄ２ｐを生成する。トランジスタＴ１ｐは、Ｈレベルの駆動信号Ｄ１ｐに基づいてオフする。トランジスタＴ２ｐはＬレベルの駆動信号Ｄ２ｐに基づいてオフする。同様に、駆動回路２６ａは、Ｈレベルの駆動信号Ｄ１ｎとＬレベルの駆動信号Ｄ２ｎを生成する。トランジスタＴ１ｎは、Ｈレベルの駆動信号Ｄ１ｎに基づいてオフする。トランジスタＴ２ｎはＬレベルの駆動信号Ｄ２ｎに基づいてオフする。したがって、外部端子Ｅ１ｐと外部端子Ｅ１ｎの間はオープン状態となる。
【００６８】
図６は、制御回路２１による送信イネーブル信号ＴＸＥＮ，終端イネーブル信号ＴＲＥＮ，スイッチ制御信号ＳＷＥＮの変化を示す。
制御回路２１は、送受信回路２２の状態を、「受信時」から「非通信時」とした後、「送信時」とする。つまり、図６に示すように、終端イネーブル信号ＴＲＥＮをＨレベルからＬレベルへと立ち下げた後、スイッチ制御信号ＳＷＥＮをＬレベルからＨレベルへと立ち上げる。また、制御回路２１は、送受信回路２２の状態を、「送信時」から「非通信時」とした後、「受信時」とする。つまり、図６に示すように、スイッチ制御信号ＳＷＥＮをＨレベルからＬレベルへと立ち下げた後、終端イネーブル信号ＴＲＥＮをＬレベルからＨレベルへと立ち上げる。図６において、期間ｋ１，ｋ２が「非通信時」である。したがって、制御回路２１は、送信バッファ２５，２６のトランジスタＴ１ｐ，Ｔ２ｐ，Ｔ１ｎ，Ｔ２ｎをオフした状態で、スイッチＳＷ１ｐ，ＳＷ２ｐ，ＳＷ１ｎ，ＳＷ２ｎをオンオフする。これにより、制御回路２１は、高電位電源配線ＶＤＤと低電位電源配線ＶＳＳの間の貫通電流を防止する。
【００６９】
そして、Ｌレベルの終端イネーブル信号ＴＲＥＮを出力する期間において、送信イネーブル信号ＴＸＥＮをＨレベルとする。このＨレベルの送信イネーブル信号ＴＸＥＮに基づいて、送信データＴＤが有効なデータ（Valid Data）となり、送信データＴＤ（反転データＴＤｘ）に応じた送信信号ＴＸｐ，ＴＸｎが出力される。なお、送信イネーブル信号ＴＸＥＮのタイミングは、スイッチ制御信号ＳＷＥＮのタイミングと同時としてもよい。いいかえれば、送信イネーブル信号ＴＸＥＮに基づいてスイッチ制御信号ＳＷＥＮを生成するようにしてもよい。また、送信イネーブル信号ＴＸＥＮをスイッチ制御信号ＳＷＥＮとして各スイッチＳＷ１ｐ，ＳＷ２ｐ，ＳＷ１ｎ，ＳＷ２ｎに印加してもよい。
【００７０】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１−１）送受信回路２２の送信バッファ２５，２６の出力ノードＮ２ｐ，Ｎ２ｎは、終端抵抗Ｒ１ｐ，Ｒ１ｎを介して外部端子Ｅ１ｐ，Ｅ１ｎに接続されている。
【００７１】
送信バッファ２５は、出力ノードＮ２ｐと配線ＰＬ１に接続されたトランジスタＴ１ｐと、出力ノードＮ２ｐと配線ＰＬ２に接続されたトランジスタＴ２ｐを有している。配線ＰＬ１はスイッチＳＷ１ｐを介して高電位電圧ＶＤＤが供給される電源配線ＶＤＤに接続され、配線ＰＬ２はスイッチＳＷ２ｐを介して低電位電圧ＶＳＳが供給される電源配線ＶＳＳに接続されている。配線ＰＬ１と低電位電源配線ＶＳＳの間にコンデンサＣ１ｐが接続されている。
【００７２】
送信バッファ２６は、出力ノードＮ２ｎと配線ＰＬ１に接続されたトランジスタＴ１ｎと、出力ノードＮ２ｎと配線ＰＬ２に接続されたトランジスタＴ２ｎを有している。配線ＰＬ１はスイッチＳＷ１ｎを介して高電位電圧ＶＤＤが供給される電源配線ＶＤＤに接続され、配線ＰＬ２はスイッチＳＷ２ｎを介して低電位電圧ＶＳＳが供給される電源配線ＶＳＳに接続されている。配線ＰＬ１と低電位電源配線ＶＳＳの間にコンデンサＣ１ｎが接続されている。
【００７３】
受信時に、スイッチＳＷ１ｐ，ＳＷ２ｐ，ＳＷ１ｎ，ＳＷ２ｎがオフされ、配線ＰＬ１，ＰＬ２が高電位電源配線ＶＤＤと低電位電源配線ＶＳＳから切り離される。そして、トランジスタＴ１ｐ，Ｔ２ｐ，Ｔ１ｎ，Ｔ２ｎがオンされる。これにより、外部端子Ｅ１ｐは、終端抵抗Ｒ１ｐ，Ｒ１ｎを介して外部端子Ｅ１ｎに接続される。両終端抵抗Ｒ１ｐ，Ｒ１ｎの間のノードとなる配線ＰＬ１にはコンデンサＣ１ｐ，Ｃ１ｎの一端が接続され、コンデンサＣ１ｐ，Ｃ１ｎの他端は低電位電源配線ＶＳＳに接続されている。したがって、コンデンサＣ１ｐ，Ｃ１ｎは、外部端子Ｅ１ｐ，Ｅ１ｎの中間のノードに接続されたセンタータップ容量（Ｃｅｎｔｅｒ−Ｔａｐ容量）として働く。
【００７４】
本実施形態の送受信回路２２は、受信回路２４に対応する終端回路が設けられていない。このため、受信時における端子容量は、終端回路が設けられた送受信回路１１０における端子容量よりも小さな値となる。このため、送信回路２３における送信信号ＴＸｐ，ＴＸｎの高速化を図ることが可能となる。
【００７５】
（１−２）センタータップ容量（Ｃｅｎｔｅｒ−Ｔａｐ容量）の容量値は、「２×Ｃｐａｓ＋Ｃｔａｐ」となる。つまり、本実施形態の送受信回路２２において、受信時におけるセンタータップ容量（Ｃｅｎｔｅｒ−Ｔａｐ容量）は、図１３に示すセンタータップ容量（コンデンサＣ２）よりも大きな値となる。したがって、本実施形態の送受信回路２２は、比較例よりも受信時におけるコモンモードノイズを抑制することができる。
【００７６】
（１−３）配線ＰＬ１と低電位電源配線ＶＳＳの間にコンデンサＣ１ｐが接続され、配線ＰＬ２と高電位電源配線ＶＤＤの間にコンデンサＣ２ｐが接続されている。これらコンデンサＣ１ｐ，Ｃ２ｐは、スイッチＳＷ１ｐ，ＳＷ２ｐがオンされ、電源間容量として働く。同様に、配線ＰＬ１と低電位電源配線ＶＳＳの間にコンデンサＣ１ｎが接続され、配線ＰＬ２と高電位電源配線ＶＤＤの間にコンデンサＣ２ｎが接続されている。これらコンデンサＣ１ｎ，Ｃ２ｎは、スイッチＳＷ１ｎ，ＳＷ２ｎがオンされ、電源間容量として働く。
【００７７】
コンデンサＣ１ｐ，Ｃ２ｐは、送信バッファ２５の電源端子間に接続されたバイパスコンデンサ（電源間容量）として働き、コンデンサＣ１ｎ，Ｃ２ｎは、送信バッファ２６の電源端子間に接続されたバイパスコンデンサ（電源間容量）として働く。コンデンサＣ１ｐ，Ｃ２ｎの容量値を「Ｃｐａｓ」、コンデンサＣ２ｐ，Ｃ１ｎの容量値を「Ｃｔａｐ」の１／２とする。電源間容量の容量値は、「２×Ｃｐａｓ＋Ｃｔａｐ」となる。つまり、本実施形態の送受信回路２２（送信回路２３）において、送信時における電源間容量は、図１３に示す送信回路１１１における電源間容量よりも大きな値となる。したがって、送信時において、高電位電圧ＶＤＤと低電位電圧ＶＳＳの電圧変動を抑制することができる。
【００７８】
（１−４）本実施形態の送受信回路２２は、受信回路２４に対応する終端回路が設けられていない。このため、容量値の増加に対して、コンデンサＣ１ｐ，Ｃ２ｐ，Ｃ１ｎ，Ｃ２ｎを形成するために必要な面積の増加が少ない。したがって、送受信回路２２を含む半導体装置のチップ面積の増加を抑制することができる。
【００７９】
（第２実施形態）
以下、送受信回路の第２実施形態を説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明の全てまたは一部を省略することがある。
【００８０】
図７に示すように、送受信回路５０は、送信回路５１、受信回路２４を有している。
送信回路５１は、２つの送信回路５２，５３、インバータ回路５４、オア回路５５，５６を含む。
【００８１】
送信回路５２は、複数（本実施形態では２つ）の送信バッファ６１，６２を有している。送信バッファ６１は第１送信回路の一例、送信バッファ６２は第２送信回路の一例である。また、送信回路５３は、複数（本実施形態では２つ）の送信バッファ７１，７２を有している。送信バッファ７１は第３送信回路の一例、送信バッファ７２は第４送信回路の一例である。
【００８２】
制御回路２１ａは、送信データＴＤ、送信イネーブル信号ＴＸＥＮ、終端イネーブル信号ＴＲＥＮ、スイッチ制御信号ＳＷＥＮを出力する。また、制御回路２１ａは、送信回路５２の送信バッファ６１，６２と、送信回路５３の送信バッファ７１，７２に応じた選択信号ＳＥＬ１，ＳＥＬ２を出力する。
【００８３】
オア回路５５（第１オア回路）は、スイッチ制御信号ＳＷＥＮと選択信号ＳＥＬ１とに基づいて、スイッチ制御信号ＳＥ１を出力する。スイッチ制御信号ＳＥ１は送信バッファ６１，７１に供給される。
【００８４】
オア回路５６（第２オア回路）は、スイッチ制御信号ＳＷＥＮと選択信号ＳＥＬ２とに基づいて、スイッチ制御信号ＳＥ２を出力する。スイッチ制御信号ＳＥ２は送信バッファ６２，７２に供給される。
【００８５】
送信バッファ６１は、終端抵抗Ｒ１ｐの第１端子に接続されたトランジスタＴ１１ｐ，Ｔ１２ｐと、トランジスタＴ１１ｐ，Ｔ１２ｐに対する駆動信号Ｄ１１ｐ，Ｄ１２ｐを生成する駆動回路６１ａとを有している。駆動回路６１ａは第１駆動回路の一例である。
【００８６】
駆動回路６１ａは、高電位電圧ＶＤＤが印加される配線（高電位電源配線ＶＤＤ）と、低電位電圧ＶＳＳが印加される配線（低電位電源配線ＶＳＳ）に接続されている。駆動回路６１ａは、高電位電圧ＶＤＤと低電位電圧ＶＳＳに基づいて動作する。駆動回路６１ａは、送信データＴＤ、送信イネーブル信号ＴＸＥＮ、終端イネーブル信号ＴＲＥＮ、選択信号ＳＥＬ１に基づいて、トランジスタＴ１１ｐに対する駆動信号Ｄ１１ｐと、トランジスタＴ１２ｐに対する駆動信号Ｄ１２ｐを生成する。
【００８７】
トランジスタＴ１１ｐはたとえばＰチャネルＭＯＳトランジスタであり、トランジスタＴ１２ｐはたとえばＮチャネルＭＯＳトランジスタである。トランジスタＴ１１ｐのソース端子は配線ＰＬ１ａに接続され、トランジスタＴ１１ｐのドレイン端子はトランジスタＴ１２ｐのドレイン端子に接続され、トランジスタＴ１２ｐのソース端子は配線ＰＬ２ａに接続されている。なお、図示しないが、トランジスタＴ１１ｐのバックゲート端子は高電位電源配線ＶＤＤに接続、トランジスタＴ１２ｐのバックゲート端子は低電位電源配線ＶＳＳに接続されている。トランジスタＴ１１ｐのドレイン端子とトランジスタＴ１２ｐのドレイン端子とが接続されたノードＮ２２ｐは送信バッファ６１の出力端子であり、終端抵抗Ｒ１ｐの第１端子に接続されている。配線ＰＬ１ａは第１配線の一例、配線ＰＬ２ａは第２配線の一例である。
【００８８】
配線ＰＬ１ａは、スイッチＳＷ１１ｐの第１端子に接続され、スイッチＳＷ１１ｐの第２端子は高電位電源配線ＶＤＤに接続されている。配線ＰＬ２ａは、スイッチＳＷ１２ｐの第１端子に接続され、スイッチＳＷ１２ｐの第２端子は低電位電源配線ＶＳＳに接続されている。スイッチＳＷ１１ｐ，ＳＷ２ｐは、スイッチ制御信号ＳＥ１に基づいてオンオフする。たとえば、スイッチＳＷ１１ｐ，ＳＷ２ｐは、Ｈレベルのスイッチ制御信号ＳＥ１に応答してオンし、Ｌレベルのスイッチ制御信号ＳＥ１に応答してオフする。
【００８９】
コンデンサＣ１１ｐの第１端子は配線ＰＬ１ａに接続され、コンデンサＣ１１ｐの第２端子は配線ＶＳＳに接続されている。コンデンサＣ１２ｐの第１端子は配線ＶＤＤに接続され、コンデンサＣ１２ｐの第２端子は配線ＰＬ２ａに接続されている。
【００９０】
送信バッファ６２は、終端抵抗Ｒ１ｐの第１端子に接続されたトランジスタＴ２１ｐ，Ｔ２２ｐと、トランジスタＴ２１ｐ，Ｔ２２ｐに対する駆動信号Ｄ２１ｐ，Ｄ２２ｐを生成する駆動回路６２ａとを有している。駆動回路６２ａは第２駆動回路の一例である。
【００９１】
駆動回路６２ａは、高電位電圧ＶＤＤが印加される配線（高電位電源配線ＶＤＤ）と、低電位電圧ＶＳＳが印加される配線（低電位電源配線ＶＳＳ）に接続されている。駆動回路６２ａは、高電位電圧ＶＤＤと低電位電圧ＶＳＳに基づいて動作する。駆動回路６２ａは、送信データＴＤ、送信イネーブル信号ＴＸＥＮ、終端イネーブル信号ＴＲＥＮ、選択信号ＳＥＬ２に基づいて、トランジスタＴ２１ｐに対する駆動信号Ｄ１ｐと、トランジスタＴ２２ｐに対する駆動信号Ｄ２ｐを生成する。
【００９２】
トランジスタＴ２１ｐはたとえばＰチャネルＭＯＳトランジスタであり、トランジスタＴ２２ｐはたとえばＮチャネルＭＯＳトランジスタである。トランジスタＴ２１ｐのソース端子は配線ＰＬ１ｂに接続され、トランジスタＴ２１ｐのドレイン端子はトランジスタＴ２２ｐのドレイン端子に接続され、トランジスタＴ２２ｐのソース端子は配線ＰＬ２ｂに接続されている。なお、図示しないが、トランジスタＴ２１ｐのバックゲート端子は高電位電源配線ＶＤＤに接続、トランジスタＴ２２ｐのバックゲート端子は低電位電源配線ＶＳＳに接続されている。トランジスタＴ２１ｐのドレイン端子とトランジスタＴ２２ｐのドレイン端子とが接続されたノードＮ２２ｐは送信バッファ６２の出力端子であり、終端抵抗Ｒ１ｐの第１端子に接続されている。配線ＰＬ１ｂは第３配線の一例、配線ＰＬ２ｂは第４配線の一例である。
【００９３】
配線ＰＬ１ｂは、スイッチＳＷ２１ｐの第１端子に接続され、スイッチＳＷ２１ｐの第２端子は高電位電源配線ＶＤＤに接続されている。配線ＰＬ２ｂは、スイッチＳＷ２２ｐの第１端子に接続され、スイッチＳＷ２２ｐの第２端子は低電位電源配線ＶＳＳに接続されている。スイッチＳＷ２１ｐ，ＳＷ２ｐは、スイッチ制御信号ＳＥ２に基づいてオンオフする。たとえば、スイッチＳＷ２１ｐ，ＳＷ２ｐは、Ｈレベルのスイッチ制御信号ＳＥ２に応答してオンし、Ｌレベルのスイッチ制御信号ＳＥ２に応答してオフする。
【００９４】
コンデンサＣ２１ｐの第１端子は配線ＰＬ１ｂに接続され、コンデンサＣ２１ｐの第２端子は配線ＶＳＳに接続されている。コンデンサＣ２２ｐの第１端子は配線ＶＤＤに接続され、コンデンサＣ２２ｐの第２端子は配線ＰＬ２ｂに接続されている。
【００９５】
送信バッファ７１は、終端抵抗Ｒ１ｎの第１端子に接続されたトランジスタＴ１１ｎ，Ｔ１２ｎと、トランジスタＴ１１ｎ，Ｔ１２ｎに対する駆動信号Ｄ１１ｎ，Ｄ１２ｎを生成する駆動回路７１ａとを有している。駆動回路７１ａは第１駆動回路の一例である。
【００９６】
駆動回路７１ａは、高電位電圧ＶＤＤが印加される配線（高電位電源配線ＶＤＤ）と、低電位電圧ＶＳＳが印加される配線（低電位電源配線ＶＳＳ）に接続されている。駆動回路７１ａは、高電位電圧ＶＤＤと低電位電圧ＶＳＳに基づいて動作する。駆動回路７１ａは、反転データＴＤｘ、送信イネーブル信号ＴＸＥＮ、終端イネーブル信号ＴＲＥＮ、選択信号ＳＥＬ１に基づいて、トランジスタＴ１１ｎに対する駆動信号Ｄ１１ｎと、トランジスタＴ１２ｎに対する駆動信号Ｄ１２ｎを生成する。
【００９７】
トランジスタＴ１１ｎはたとえばＰチャネルＭＯＳトランジスタであり、トランジスタＴ１２ｎはたとえばＮチャネルＭＯＳトランジスタである。トランジスタＴ１１ｎのソース端子は配線ＰＬ１ａに接続され、トランジスタＴ１１ｎのドレイン端子はトランジスタＴ１２ｎのドレイン端子に接続され、トランジスタＴ１２ｎのソース端子は配線ＰＬ２ａに接続されている。なお、図示しないが、トランジスタＴ１１ｎのバックゲート端子は高電位電源配線ＶＤＤに接続、トランジスタＴ１２ｎのバックゲート端子は低電位電源配線ＶＳＳに接続されている。トランジスタＴ１１ｎのドレイン端子とトランジスタＴ１２ｎのドレイン端子とが接続されたノードＮ２２ｎは送信バッファ７１の出力端子であり、終端抵抗Ｒ１ｎの第１端子に接続されている。
【００９８】
配線ＰＬ１ａは、スイッチＳＷ１１ｎの第１端子に接続され、スイッチＳＷ１１ｎの第２端子は高電位電源配線ＶＤＤに接続されている。配線ＰＬ２ａは、スイッチＳＷ１２ｎの第１端子に接続され、スイッチＳＷ１２ｎの第２端子は低電位電源配線ＶＳＳに接続されている。スイッチＳＷ１１ｎ，ＳＷ２ｎは、スイッチ制御信号ＳＥ１に基づいてオンオフする。たとえば、スイッチＳＷ１１ｎ，ＳＷ２ｎは、Ｈレベルのスイッチ制御信号ＳＥ１に応答してオンし、Ｌレベルのスイッチ制御信号ＳＥ１に応答してオフする。
【００９９】
コンデンサＣ１１ｎの第１端子は配線ＰＬ１ａに接続され、コンデンサＣ１１ｎの第２端子は配線ＶＳＳに接続されている。コンデンサＣ１２ｎの第１端子は配線ＶＤＤに接続され、コンデンサＣ１２ｎの第２端子は配線ＰＬ２ａに接続されている。
【０１００】
送信バッファ７２は、終端抵抗Ｒ１ｎの第１端子に接続されたトランジスタＴ２１ｎ，Ｔ２２ｎと、トランジスタＴ２１ｎ，Ｔ２２ｎに対する駆動信号Ｄ２１ｎ，Ｄ２２ｎを生成する駆動回路７２ａとを有している。駆動回路７２ａは第２駆動回路の一例である。
【０１０１】
駆動回路７２ａは、高電位電圧ＶＤＤが印加される配線（高電位電源配線ＶＤＤ）と、低電位電圧ＶＳＳが印加される配線（低電位電源配線ＶＳＳ）に接続されている。駆動回路７２ａは、高電位電圧ＶＤＤと低電位電圧ＶＳＳに基づいて動作する。駆動回路７２ａは、反転データＴＤｘ、送信イネーブル信号ＴＸＥＮ、終端イネーブル信号ＴＲＥＮ、選択信号ＳＥＬ２に基づいて、トランジスタＴ２１ｎに対する駆動信号Ｄ１ｎと、トランジスタＴ２２ｎに対する駆動信号Ｄ２ｎを生成する。
【０１０２】
トランジスタＴ２１ｎはたとえばＰチャネルＭＯＳトランジスタであり、トランジスタＴ２２ｎはたとえばＮチャネルＭＯＳトランジスタである。トランジスタＴ２１ｎのソース端子は配線ＰＬ１ｂに接続され、トランジスタＴ２１ｎのドレイン端子はトランジスタＴ２２ｎのドレイン端子に接続され、トランジスタＴ２２ｎのソース端子は配線ＰＬ２ｂに接続されている。なお、図示しないが、トランジスタＴ２１ｎのバックゲート端子は高電位電源配線ＶＤＤに接続、トランジスタＴ２２ｎのバックゲート端子は低電位電源配線ＶＳＳに接続されている。トランジスタＴ２１ｎのドレイン端子とトランジスタＴ２２ｎのドレイン端子とが接続されたノードＮ２２ｎは送信バッファ７２の出力端子であり、終端抵抗Ｒ１ｎの第１端子に接続されている。
【０１０３】
配線ＰＬ１ｂは、スイッチＳＷ２１ｎの第１端子に接続され、スイッチＳＷ２１ｎの第２端子は高電位電源配線ＶＤＤに接続されている。配線ＰＬ２ｂは、スイッチＳＷ２２ｎの第１端子に接続され、スイッチＳＷ２２ｎの第２端子は低電位電源配線ＶＳＳに接続されている。スイッチＳＷ２１ｎ，ＳＷ２ｎは、スイッチ制御信号ＳＥ２に基づいてオンオフする。たとえば、スイッチＳＷ２１ｎ，ＳＷ２ｎは、Ｈレベルのスイッチ制御信号ＳＥ２に応答してオンし、Ｌレベルのスイッチ制御信号ＳＥ２に応答してオフする。
【０１０４】
コンデンサＣ２１ｎの第１端子は配線ＰＬ１ｂに接続され、コンデンサＣ２１ｎの第２端子は配線ＶＳＳに接続されている。コンデンサＣ２２ｎの第１端子は配線ＶＤＤに接続され、コンデンサＣ２２ｎの第２端子は配線ＰＬ２ｂに接続されている。
【０１０５】
図８に示すように、駆動回路６１ａは、アンド回路８１，８２、オア回路８３，８４、ナンド回路８５、ノア回路８６、インバータ回路８７，８８，８９を有している。
終端イネーブル信号ＴＲＥＮは、インバータ回路８７に供給される。インバータ回路８７の出力端子はオア回路８４の入力端子に接続されている。そのオア回路８４の入力端子には選択信号ＳＥＬ１が供給される。オア回路８４の出力端子はアンド回路８１の入力端子に接続されている。
【０１０６】
送信データＴＤは、ナンド回路８５に供給される。そのナンド回路８５の入力端子には送信イネーブル信号ＴＸＥＮが供給される。ナンド回路８５の出力端子はアンド回路８１の入力端子に接続され、アンド回路８１は、駆動信号Ｄ１１ｐを出力する。
【０１０７】
送信イネーブル信号ＴＸＥＮは、インバータ回路８８に供給される。インバータ回路８８の出力端子はノア回路８６の入力端子に接続されている。そのノア回路８６の入力端子には送信データＴＤが供給される。ノア回路８６の出力端子はオア回路８３の入力端子に接続されている。
【０１０８】
選択信号ＳＥＬ１は、インバータ回路８９に供給される。インバータ回路８９の出力端子はアンド回路８２の入力端子に接続されている。そのアンド回路８２の入力端子には終端イネーブル信号ＴＲＥＮが供給される。アンド回路８２の出力端子はオア回路８３に接続されている。オア回路８３は、駆動信号Ｄ１２ｐを出力する。
【０１０９】
図７に示す駆動回路６２ａ，７１ａ，７２ａは、図８に示す駆動回路６１ａと同様の部材を含む。このため、駆動回路６２ａ，７１ａ，７２ａの回路例を示す図面及び説明を省略する。
【０１１０】
（作用）
次に、第２実施形態の送受信回路５０の作用を説明する。
図９は、第２実施形態の送受信回路５０における信号の論理値を示す。
【０１１１】
［送信時］
図７に示す制御回路２１ａは、たとえば、Ｌレベルの選択信号ＳＥＬ１とＨレベルの選択信号ＳＥＬ２を出力する。そして、制御回路２１ａは、たとえば、”０”送信時に、Ｌレベルの送信データＴＤ、Ｈレベルの送信イネーブル信号ＴＸＥＮ、Ｌレベルの終端イネーブル信号ＴＲＥＮ、Ｈレベルのスイッチ制御信号ＳＷＥＮを出力する。
【０１１２】
オア回路５５は、Ｈレベルのスイッチ制御信号ＳＷＥＮとＬレベルの選択信号ＳＥＬ１に基づいて、Ｈレベルのスイッチ制御信号ＳＥ１を出力する。
送信バッファ６１のスイッチＳＷ１１ｐ，ＳＷ１２ｐは、Ｈレベルのスイッチ制御信号ＳＥ１に応答してオンする。同様に、送信バッファ７１のスイッチＳＷ１１ｎ，ＳＷ１２ｎは、Ｈレベルのスイッチ制御信号ＳＥ１に応答してオンする。これにより、配線ＰＬ１ａに高電位電圧ＶＤＤが供給され、配線ＰＬ２ａに低電位電圧ＶＳＳが供給される。
【０１１３】
そして、コンデンサＣ１１ｐ，Ｃ１２ｐは、高電位電源配線ＶＤＤと低電位電源配線ＶＳＳとの間にそれぞれ接続される。したがって、コンデンサＣ１１ｐ，Ｃ１２ｐは、送信バッファ６１の電源端子間に接続されたバイパスコンデンサ（電源間容量）として働く。同様に、コンデンサＣ１１ｎ，Ｃ１２ｎは、高電位電源配線ＶＤＤと低電位電源配線ＶＳＳとの間にそれぞれ接続される。したがって、コンデンサＣ１１ｎ，Ｃ１２ｎは、送信バッファ７１の電源端子間に接続されたバイパスコンデンサ（電源間容量）として働く。
【０１１４】
オア回路５６は、Ｈレベルのスイッチ制御信号ＳＷＥＮとＨレベルの選択信号ＳＥＬ２に基づいて、Ｈレベルのスイッチ制御信号ＳＥ２を出力する。
送信バッファ６２のスイッチＳＷ２１ｐ，ＳＷ２２ｐは、Ｈレベルのスイッチ制御信号ＳＥ２に応答してオンする。同様に、送信バッファ７２のスイッチＳＷ２１ｎ，ＳＷ２２ｎは、Ｈレベルのスイッチ制御信号ＳＥ２に応答してオンする。これにより、配線ＰＬ１ｂに高電位電圧ＶＤＤが供給され、配線ＰＬ２ｂに低電位電圧ＶＳＳが供給される。
【０１１５】
そして、コンデンサＣ２１ｐ，Ｃ２２ｐは、高電位電源配線ＶＤＤと低電位電源配線ＶＳＳとの間にそれぞれ接続される。したがって、コンデンサＣ２１ｐ，Ｃ２２ｐは、送信バッファ６２の電源端子間に接続されたバイパスコンデンサ（電源間容量）として働く。同様に、コンデンサＣ２１ｎ，Ｃ２２ｎは、高電位電源配線ＶＤＤと低電位電源配線ＶＳＳとの間にそれぞれ接続される。したがって、コンデンサＣ２１ｎ，Ｃ２２ｎは、送信バッファ７２の電源端子間に接続されたバイパスコンデンサ（電源間容量）として働く。
【０１１６】
送信バッファ６１の駆動回路６１ａは、Ｈレベルの送信イネーブル信号ＴＸＥＮ、Ｌレベルの終端イネーブル信号ＴＲＥＮ、Ｌレベルの選択信号ＳＥＬ１に基づいて、送信データＴＤに応じたレベルの駆動信号Ｄ１１ｐ，Ｄ１２ｐを生成する。たとえば、駆動回路６１ａは、Ｌレベルの送信データＴＤに基づいて、Ｈレベルの駆動信号Ｄ１１ｐ，Ｄ１２ｐを生成する。トランジスタＴ１１ｐは、Ｈレベルの駆動信号Ｄ１１ｐに応答してオフし、トランジスタＴ１２ｐは、Ｈレベルの駆動信号Ｄ１２ｐに応答してオンする。オンしたトランジスタＴ１２ｐは、ノードＮ２１ｐを配線ＰＬ２ａに接続する。
【０１１７】
送信バッファ６２の駆動回路６２ａは、Ｈレベルの送信イネーブル信号ＴＸＥＮ、Ｌレベルの終端イネーブル信号ＴＲＥＮ、Ｈレベルの選択信号ＳＥＬ２に基づいて、送信データＴＤに応じたレベルの駆動信号Ｄ２１ｐ，Ｄ２２ｐを生成する。たとえば、駆動回路６２ａは、Ｌレベルの送信データＴＤに基づいて、Ｈレベルの駆動信号Ｄ２１ｐ，Ｄ２２ｐを生成する。トランジスタＴ２１ｐは、Ｈレベルの駆動信号Ｄ２１ｐに応答してオフし、トランジスタＴ２２ｐは、Ｈレベルの駆動信号Ｄ２２ｐに応答してオンする。オンしたトランジスタＴ２２ｐは、ノードＮ２２ｐを配線ＰＬ２ｂに接続する。
【０１１８】
したがって、送信回路５２は、外部端子Ｅ１ｐを低電位電圧ＶＳＳレベル（Ｌレベル）に駆動する。つまり、送信回路５２は、Ｌレベルの送信データＴＤに基づいてＬレベル（低電位電圧ＶＳＳレベル）の送信信号ＴＸｐを出力する。
【０１１９】
送信バッファ７１の駆動回路７１ａは、Ｈレベルの送信イネーブル信号ＴＸＥＮ、Ｌレベルの終端イネーブル信号ＴＲＥＮ、Ｌレベルの選択信号ＳＥＬ１に基づいて、反転データＴＤｘに応じたレベルの駆動信号Ｄ１１ｎ，Ｄ１２ｎを生成する。たとえば、駆動回路６１ａは、Ｈレベルの反転データＴＤｘに基づいて、Ｌレベルの駆動信号Ｄ２１ｎ，Ｄ２２ｎを生成する。トランジスタＴ２１ｎは、Ｌレベルの駆動信号Ｄ２１ｎに応答してオンし、トランジスタＴ２２ｎは、Ｌレベルの駆動信号Ｄ２２ｎに応答してオフする。オンしたトランジスタＴ２１ｎは、ノードＮ２１ｎを配線ＰＬ１ａに接続する。
【０１２０】
送信バッファ７２の駆動回路７２ａは、Ｈレベルの送信イネーブル信号ＴＸＥＮ、Ｌレベルの終端イネーブル信号ＴＲＥＮ、Ｈレベルの選択信号ＳＥＬ２に基づいて、反転データＴＤｘに応じたレベルの駆動信号Ｄ２１ｎ，Ｄ２２ｎを生成する。たとえば、駆動回路６２ａは、Ｈレベルの反転データＴＤｘに基づいて、Ｌレベルの駆動信号Ｄ２１ｎ，Ｄ２２ｎを生成する。トランジスタＴ２１ｎは、Ｌレベルの駆動信号Ｄ２１ｎに応答してオンし、トランジスタＴ２２ｎは、Ｌレベルの駆動信号Ｄ２２ｎに応答してオフする。オンしたトランジスタＴ２１ｎは、ノードＮ２２ｎを配線ＰＬ１ｂに接続する。
【０１２１】
したがって、送信回路５３は、外部端子Ｅ１ｎを高電位電圧ＶＤＤレベル（Ｈレベル）に駆動する。つまり、送信回路５３は、Ｈレベルの反転データＴＤｘ（Ｌレベルの送信データＴＤ）に基づいてＨレベル（高電位電圧ＶＤＤレベル）の送信信号ＴＸｎを出力する。
【０１２２】
送信バッファ６１において、ノードＮ２１ｐは終端抵抗Ｒ１ｐの第１端子に接続されている。送信バッファ６１のトランジスタＴ１１ｐは、ノードＮ２１ｐと配線ＰＬ１ａの間に接続されている。その配線ＰＬ１ａは、スイッチＳＷ１１ｐを介して高電位電源配線ＶＤＤに接続されている。同様に、送信バッファ６２において、ノードＮ２２ｐは終端抵抗Ｒ１ｐの第１端子に接続されている。送信バッファ６２のトランジスタＴ２１ｐは、ノードＮ２２ｐと配線ＰＬ１ｂの間に接続されている。その配線ＰＬ１ｂは、スイッチＳＷ２１ｐを介して高電位電源配線ＶＤＤに接続されている。
【０１２３】
したがって、送信バッファ６１のトランジスタＴ１１ｐと、送信バッファ６２のトランジスタＴ２１ｐは、高電位電源配線ＶＤＤと終端抵抗Ｒ１ｐの間に、互いに並列に接続される。このように、トランジスタＴ１１ｐ，Ｔ２１ｐを並列に接続することにより、高電位電源配線ＶＤＤと終端抵抗Ｒ１ｐの間の抵抗値（トランジスタのオン抵抗値）を、１つのトランジスタを用いる場合と比べて小さくする。
【０１２４】
送信バッファ６１のトランジスタＴ１２ｐと送信バッファ６２のトランジスタＴ２２ｐも同様に、終端抵抗Ｒ１ｐと低電位電源配線ＶＳＳとの間の抵抗値を小さくする。送信バッファ７１，７２についても同様である。
【０１２５】
また、制御回路２１ａは、”１”送信時に、Ｈレベルの送信データＴＤ、Ｈレベルの送信イネーブル信号ＴＸＥＮ、Ｌレベルの終端イネーブル信号ＴＲＥＮを出力する。
駆動回路６１ａは、Ｈレベルの送信データＴＤに基づいて、Ｌレベルの駆動信号Ｄ１１ｐ，Ｄ１２ｐを生成する。トランジスタＴ１１ｐは、Ｌレベルの駆動信号Ｄ１１ｐに応答してオンし、トランジスタＴ１２ｐは、Ｌレベルの駆動信号Ｄ１２ｐに応答してオフする。同様に、駆動回路６２ａは、Ｈレベルの送信データＴＤに基づいて、Ｌレベルの駆動信号Ｄ２１ｐ，Ｄ２２ｐを生成する。トランジスタＴ２１ｐは、Ｌレベルの駆動信号Ｄ２１ｐに応答してオンし、トランジスタＴ２２ｐは、Ｌレベルの駆動信号Ｄ２２ｐに応答してオフする。したがって、送信回路５２は、Ｈレベルの送信データＴＤに基づいてＨレベル（高電位電圧ＶＤＤレベル）の送信信号ＴＸｐを出力する。
【０１２６】
駆動回路７１ａは、Ｌレベルの反転データＴＤｘに基づいて、Ｈレベルの駆動信号Ｄ１１ｎ，Ｄ１２ｎを生成する。トランジスタＴ１１ｎは、Ｈレベルの駆動信号Ｄ１１ｎに応答してオフし、トランジスタＴ１２ｎは、Ｈレベルの駆動信号Ｄ１２ｎに応答してオンする。同様に、駆動回路７２ａは、Ｌレベルの反転データＴＤｘに基づいて、Ｈレベルの駆動信号Ｄ２１ｎ，Ｄ２２ｎを生成する。トランジスタＴ２１ｎは、Ｈレベルの駆動信号Ｄ２１ｎに応答してオフし、トランジスタＴ２２ｎは、Ｈレベルの駆動信号Ｄ２２ｎに応答してオンする。したがって、送信回路５３は、Ｌレベルの反転データＴＤｘ（Ｈレベルの送信データＴＤ）に基づいてＬレベル（低電位電圧ＶＳＳＶＤＤレベル）の送信信号ＴＸｎを出力する。
【０１２７】
［受信時］
図７に示す制御回路２１ａは、Ｌレベルのスイッチ制御信号ＳＷＥＮを出力する。
オア回路５５は、Ｌレベルのスイッチ制御信号ＳＷＥＮとＬレベルの選択信号ＳＥＬ１に基づいて、Ｌレベルのスイッチ制御信号ＳＥ１を出力する。送信バッファ６１のスイッチＳＷ１１ｐ，ＳＷ１２ｐは、Ｌレベルのスイッチ制御信号ＳＥ１に応答してオフする。同様に、送信バッファ７１のスイッチＳＷ１１ｎ，ＳＷ１２ｎは、Ｌレベルのスイッチ制御信号ＳＥ１に応答してオフする。
【０１２８】
オア回路５６は、Ｌレベルのスイッチ制御信号ＳＷＥＮとＨレベルの選択信号ＳＥＬ２に基づいて、Ｈレベルのスイッチ制御信号ＳＥ２を出力する。送信バッファ６２のスイッチＳＷ２１ｐ，ＳＷ２２ｐは、Ｈレベルのスイッチ制御信号ＳＥ２に応答してオンする。同様に、送信バッファ７２のスイッチＳＷ２１ｎ，ＳＷ２２ｎは、Ｈレベルのスイッチ制御信号ＳＥ２に応答してオンする。
【０１２９】
また、制御回路２１ａは、Ｌレベルの送信イネーブル信号ＴＸＥＮ、Ｈレベルの終端イネーブル信号ＴＲＥＮ、Ｌレベルの選択信号ＳＥＬ１、Ｈレベルの選択信号ＳＥＬ２を出力する。
【０１３０】
駆動回路６１ａは、Ｈレベルの終端イネーブル信号ＴＲＥＮ、Ｌレベルの選択信号ＳＥＬ１に基づいて、Ｌレベルの駆動信号Ｄ１１ｐとＨレベルの駆動信号Ｄ１２ｐを生成する。トランジスタＴ１ｐは、Ｌレベルの駆動信号Ｄ１ｐに応答してオンする。トランジスタＴ２ｐは、Ｈレベルの駆動信号Ｄ２ｐに応答してオンする。同様に、駆動回路７１ａは、Ｈレベルの終端イネーブル信号ＴＲＥＮ、Ｌレベルの選択信号ＳＥＬ１に基づいて、Ｌレベルの駆動信号Ｄ１１ｎとＨレベルの駆動信号Ｄ１２ｎを生成する。トランジスタＴ１１ｎは、Ｌレベルの駆動信号Ｄ１１ｎに基づいてオンし、トランジスタＴ１２ｎはＨレベルの駆動信号Ｄ１２ｎに基づいてオンする。
【０１３１】
駆動回路６２ａは、Ｈレベルの終端イネーブル信号ＴＲＥＮ、Ｈレベルの選択信号ＳＥＬ２に基づいて、Ｈレベルの駆動信号Ｄ２１ｐとＬレベルの駆動信号Ｄ２２ｐを生成する。トランジスタＴ２１ｐは、Ｈレベルの駆動信号Ｄ２１ｐに基づいてオフし、トランジスタＴ２２ｐはＨレベルの駆動信号Ｄ２２ｐに基づいてオフする。同様に、駆動回路７２ａは、Ｈレベルの終端イネーブル信号ＴＲＥＮ、Ｈレベルの選択信号ＳＥＬ２に基づいて、Ｈレベルの駆動信号Ｄ２１ｎとＬレベルの駆動信号Ｄ２２ｎを生成する。トランジスタＴ２１ｎは、Ｈレベルの駆動信号Ｄ２１ｎに基づいてオフし、トランジスタＴ２２ｎはＬレベルの駆動信号Ｄ２２ｎに基づいてオフする。
【０１３２】
図１０は、受信時における送受信回路２２の等価回路である。なお、図１０では、図７に示す受信回路２４，駆動回路６１ａ，６２ａ，７１ａ，７２ａを省略している。また、トランジスタＴ１１ｐ，Ｔ１２ｐ，Ｔ１１ｎ，Ｔ１２ｎをオン状態のスイッチとして示し、トランジスタＴ２１ｐ，Ｔ２２ｐ，Ｔ２１ｎ，Ｔ２２ｎをオフ状態のスイッチとして示している。
【０１３３】
図１０において、外部端子Ｅ１ｐは、終端抵抗Ｒ１ｐ、トランジスタＴ１１ｐ，Ｔ１２ｐ（Ｔ１１ｎ，Ｔ１２ｎ）、終端抵抗Ｒ１ｎを介して外部端子Ｅ１ｎに接続される。したがって、外部端子Ｅ１ｐと外部端子Ｅ１ｎは、終端抵抗Ｒ１ｐ，Ｒ１ｎにより短絡される。
【０１３４】
そして、トランジスタＴ１１ｐとトランジスタＴ１２ｐとが接続されたノードは図７に示す配線ＰＬ１ａであり、この配線ＰＬ１ａにはコンデンサＣ１１ｐ，Ｃ１１ｎの第１端子が接続され、コンデンサＣ１１ｐ，Ｃ１１ｎの第２端子は低電位電源配線ＶＳＳに接続されている。したがって、コンデンサＣ１１ｐ，Ｃ１１ｎは、外部端子Ｅ１ｐと外部端子Ｅ１ｎの中間のノードと低電位電源配線ＶＳＳとの間に接続されたセンタータップ容量（Ｃｅｎｔｅｒ−Ｔａｐ容量）として働く。
【０１３５】
また、トランジスタＴ１１ｎとトランジスタＴ１２ｎとが接続されたノードは図７に示す配線ＰＬ２ａであり、この配線ＰＬ２ａにはコンデンサＣ１２ｐ，Ｃ１２ｎの第２端子が接続され、コンデンサＣ１２ｐ，Ｃ１２ｎの第１端子は高電位電源配線ＶＤＤに接続されている。したがって、コンデンサＣ１２ｐ，Ｃ１２ｎは、外部端子Ｅ１ｐと外部端子Ｅ１ｎの中間のノードと高電位電源配線ＶＤＤとの間に接続されたセンタータップ容量（Ｃｅｎｔｅｒ−Ｔａｐ容量）として働く。
【０１３６】
一方、トランジスタＴ２１ｐとトランジスタＴ２２ｐとが接続されたノードは図７に示す配線ＰＬ１ｂであり、この配線ＰＬ１ｂにはコンデンサＣ２１ｐ，Ｃ２１ｎの第１端子が接続され、コンデンサＣ２１ｐ，Ｃ２１ｎの第２端子は低電位電源配線ＶＳＳに接続されている。そして、配線ＰＬ１ｂは、オンしたスイッチＳＷ２１ｐ．ＳＷ２１ｎにより高電位電源配線ＶＤＤに接続されている。したがって、コンデンサＣ２１ｐ，Ｃ２１ｎは、高電位電源配線ＶＤＤと低電位電源配線ＶＳＳとの間に接続されたバイパスコンデンサ（電源間容量）として働く。
【０１３７】
また、トランジスタＴ２１ｎとトランジスタＴ２２ｎとが接続されたノードは図７に示す配線ＰＬ２ｂであり、この配線ＰＬ２ｂにはコンデンサＣ２２ｐ，Ｃ２２ｎの第２端子が接続され、コンデンサＣ２２ｐ，Ｃ２２ｎの第１端子は高電位電源配線ＶＤＤに接続されている。そして、配線ＰＬ２ｂは、オンしたスイッチＳＷ２２ｐ．ＳＷ２２ｎにより低電位電源配線ＶＳＳに接続されている。したがって、コンデンサＣ２２ｐ，Ｃ２２ｎは、高電位電源配線ＶＤＤと低電位電源配線ＶＳＳとの間に接続されたバイパスコンデンサ（電源間容量）として働く。
【０１３８】
［非通信時］
図７に示す制御回路２１ａは、Ｌレベルの送信イネーブル信号ＴＸＥＮ、Ｌレベルの終端イネーブル信号ＴＲＥＮ、Ｌレベルのスイッチ制御信号ＳＷＥＮを出力する。駆動回路６１ａは、Ｌレベルの送信イネーブル信号ＴＸＥＮとＬレベルの終端イネーブル信号ＴＲＥＮに基づいて、Ｈレベルの駆動信号Ｄ１１ｐとＬレベルの駆動信号Ｄ１２ｐを生成する。トランジスタＴ１１ｐは、Ｈレベルの駆動信号Ｄ１１ｐに応答してオフし、トランジスタＴ１２ｐは、Ｌレベルの駆動信号Ｄ１２ｐに応答してオフする。同様に、駆動回路６２ａは、Ｌレベルの送信イネーブル信号ＴＸＥＮとＬレベルの終端イネーブル信号ＴＲＥＮに基づいて、Ｈレベルの駆動信号Ｄ２１ｐとＬレベルの駆動信号Ｄ２２ｐを生成する。トランジスタＴ２１ｐは、Ｈレベルの駆動信号Ｄ２１ｐに応答してオフし、トランジスタＴ２２ｐは、Ｌレベルの駆動信号Ｄ２２ｐに応答してオフする。同様に、駆動回路７１ａ，７２ａは、Ｌレベルの送信イネーブル信号ＴＸＥＮとＬレベルの終端イネーブル信号ＴＲＥＮに基づいて、Ｈレベルの駆動信号Ｄ１１ｎ，Ｄ２１ｎとＬレベルの駆動信号Ｄ２１ｎ，Ｄ２２ｎを生成する。トランジスタＴ１１ｎ，Ｔ２１ｎは、Ｈレベルの駆動信号Ｄ１１ｎ，Ｄ２１ｎに応答してオフし、トランジスタＴ１２ｎ，Ｔ２２ｎは、Ｌレベルの駆動信号Ｄ１２ｎ，Ｄ２２ｎに応答してオフする。したがって、外部端子Ｅ１ｐと外部端子Ｅ１ｎの間はオープン状態となる。
【０１３９】
つまり、図１１（ａ）に示すように、［送信時］において、送受信回路５０は、受信回路２４、送信回路５２，５３を有している。さらに、送受信回路５０は、高電位電源配線ＶＤＤと低電位電源配線ＶＳＳの間に、オンしたスイッチＳＷ４１，ＳＷ４２により接続されるコンデンサＣ４１，Ｃ４２を含む。スイッチＳＷ４１は、図７に示すスイッチＳＷ１１ｐ，ＳＷ１２ｐ，ＳＷ２１ｐ，ＳＷ２２ｐである。コンデンサＣ４１は、図７に示すコンデンサＣ１１ｐ，Ｃ１２ｐ，Ｃ２１ｐ，Ｃ２２ｐである。つまり、コンデンサＣ４１の容量値は、並列に接続されるコンデンサＣ１１ｐ，Ｃ１２ｐ，Ｃ２１ｐ，Ｃ２２ｐの合計値となる。このようなコンデンサＣ４１は、電源配線ＶＤＤ，ＶＳＳにおける電圧変動を抑制する。
【０１４０】
同様に、スイッチＳＷ４２は、図７に示すスイッチＳＷ１１ｎ，ＳＷ１２ｎ，ＳＷ２１ｎ，ＳＷ２２ｎである。そして、コンデンサＣ４２は、図７に示すコンデンサＣ１１ｎ，Ｃ１２ｎ，Ｃ２１ｎ，Ｃ２２ｎである。つまり、コンデンサＣ４２の容量値は、並列に接続されるコンデンサＣ１１ｎ，Ｃ１２ｎ，Ｃ２１ｎ，Ｃ２２ｎの合計値となる。このようなコンデンサＣ４２は、電源配線ＶＤＤ，ＶＳＳにおける電圧変動を抑制する。
【０１４１】
そして、図１１（ｂ）に示すように、［受信時］において、送受信回路５０は、高電位電源配線ＶＤＤと低電位電源配線ＶＳＳの間に、オンしたスイッチＳＷ５１，ＳＷ５２により接続されるコンデンサＣ５１，Ｃ５２を含む。スイッチＳＷ５１は、図１０に示すように、オンしたスイッチＳＷ２１ｐ，ＳＷ２２ｐである。そして、コンデンサＣ５１は、図１０に示すコンデンサＣ２１ｐ，Ｃ２２ｐである。同様に、スイッチＳＷ５２は、図１０に示すように、オンしたスイッチＳＷ２１ｎ、ＳＷ２２ｎであり、コンデンサＣ５２は、図１０に示すコンデンサＣ２１ｐ，Ｃ２２ｐである。つまり、図７に示すように、送信バッファ６２、７２に応じたコンデンサＣ２１ｐ，Ｃ２２ｐ，Ｃ２１ｎ，Ｃ２２ｎが、高電位電源配線ＶＤＤと低電位電源配線ＶＳＳの間のバイパスコンデンサ（電源間容量）として働く。
【０１４２】
さらに、図１１（ｂ）に示すように、送受信回路５０は、オンしたスイッチＳＷ５３により終端抵抗Ｒ１ｐ，Ｒ１ｎに接続されたコンデンサＣ５３ａ，Ｃ５３ｂを含む。スイッチＳＷ５３は、［受信時］にオンしたスイッチ、つまり図１０に示すトランジスタＴ１１ｐ，Ｔ１２ｐ，Ｔ１１ｎ，Ｔ１２ｎである。そして、コンデンサＣ５３ａは、オンしたスイッチＳＷ５３により終端抵抗Ｒ１ｐ，Ｒ１ｎに接続されるコンデンサ、つまり図１０に示すコンデンサＣ１２ｐ，Ｃ１２ｎである。同様に、コンデンサＣ５３ｂは、オンしたスイッチＳＷ５３により終端抵抗Ｒ１ｐ，Ｒ１ｎに接続されるコンデンサ、つまり図１０に示すコンデンサＣ１１ｐ，Ｃ１１ｎである。これらのコンデンサＣ１１ｐ，Ｃ１１ｎ，Ｃ１２ｐ，Ｃ１２ｎは、センタータップ容量（Ｃｅｎｔｅｒ−Ｔａｐ容量）として働く。
【０１４３】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（２−１）第１実施形態における（１−１）〜（１−４）と同様の効果を奏する。
（２−２）上記のコンデンサＣ２１ｐ，Ｃ２２ｐ，Ｃ２１ｎ，Ｃ２２ｎは、スイッチ制御信号ＳＥ２に基づいてオンしたスイッチＳＷ２１ｐ，ＳＷ２２ｐ，ＳＷ２１ｎ，ＳＷ２２ｎにより、高電位電源配線ＶＤＤと低電位電源配線ＶＳＳの間に接続される。つまり、スイッチ制御信号ＳＷＥＮがＬレベルのとき、Ｈレベルの選択信号ＳＥＬ２は、コンデンサＣ２１ｐ，Ｃ２２ｐ，Ｃ２１ｎ，Ｃ２２ｎを、バイパスコンデンサ（電源間容量）として作用させる。
【０１４４】
また、上記のコンデンサＣ１１ｐ，Ｃ１１ｎ，Ｃ１２ｐ，Ｃ１２ｎは、スイッチ制御信号ＳＥ１に基づいてスイッチＳＷ１１ｐ，ＳＷ１２ｐ，ＳＷ１１ｎ，ＳＷ１２ｎがオフすることにより、センタータップ容量（Ｃｅｎｔｅｒ−Ｔａｐ容量）として働く。つまり、スイッチ制御信号ＳＷＥＮがＬレベルのとき、Ｌレベルの選択信号ＳＥＬ２は、コンデンサＣ１１ｐ，Ｃ１１ｎ，Ｃ１２ｐ，Ｃ１２ｎを、センタータップ容量（Ｃｅｎｔｅｒ−Ｔａｐ容量）として作用させる。
【０１４５】
したがって、選択信号ＳＥＬ１，ＳＥＬ２は、図７に示すコンデンサを、バイパスコンデンサ（電源間容量）と、センタータップ容量（Ｃｅｎｔｅｒ−Ｔａｐ容量）とに、割り当てる。そして、選択信号ＳＥＬ１，ＳＥＬ２のレベル設定により、コンデンサの割り当てを変更することができる。
【０１４６】
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記第２実施形態において、たとえば、選択信号ＳＥＬ１，ＳＥＬ２をＬレベル（論理値”０”）とすることにより、図７に示す全てのコンデンサを、［受信時］にセンタータップ容量（Ｃｅｎｔｅｒ−Ｔａｐ容量）として作用させることができる。
【０１４７】
・上記第２実施形態において、たとえば各送信回路５２，５３を、３つの送信回路を含む送信バッファとし、３つの選択信号のレベルを適宜設定する。これにより、コンデンサの割り当てを適宜変更することができる。
【０１４８】
・上記第２実施形態において、複数の送信バッファ６１，７１を含む送受信回路としてもよい。また、複数の送信バッファ６２，７２を含む送受信回路としてもよい。
また、複数の送信バッファ６１，７１と、複数の送信バッファ６２，７２を含む送受信回路としてもよい。この場合、送信バッファ６１，７１の数と、送信バッファ６２，７２の数が同じであっても、相違してもよい。
【０１４９】
上記各形態に関し、以下の付記を開示する。
（付記１）
出力ノードが第１終端抵抗を介して第１外部端子に接続された第１送信回路と、
出力ノードが第２終端抵抗を介して第２外部端子に接続された第２送信回路と、
を含み、
前記第１送信回路及び前記第２送信回路はそれぞれ、
第１電圧と第２電圧とに基づいて動作し、第１駆動信号及び第２駆動信号を生成する駆動回路と、
前記第１電圧が印加される第１電源配線と第１配線との間に接続された第１スイッチと、
前記第２電圧が印加される第２電源配線と第２配線との間に接続された第２スイッチと、
前記第２電源配線と前記第１配線との間に接続された第１コンデンサと、
前記第１配線と前記出力ノードとの間に接続され、制御端子に前記第１駆動信号が印加される第１トランジスタと、
前記第２配線と前記出力ノードとの間に接続され、制御端子に前記第２駆動信号が印加される第２トランジスタと、
を有すること、を特徴とする送受信回路。
（付記２）
前記駆動回路は、送信データと送信制御信号と終端制御信号に基づいて、送信時に前記送信データに応じて前記第１トランジスタと前記第２トランジスタとを相補的に駆動し、受信時に前記第１トランジスタ及び前記第２トランジスタをオンする、前記第１駆動信号及び前記第２駆動信号を生成すること、
を特徴とする付記１に記載の送受信回路。
（付記３）
前記駆動回路は、非通信時に前記第１トランジスタ及び前記第２トランジスタをオフする、前記第１駆動信号及び前記第２駆動信号を生成すること、
を特徴とする付記２に記載の送受信回路。
（付記４）
前記第１送信回路及び第２送信回路はそれぞれ、前記第１電源配線と前記第２配線との間に接続された第２コンデンサを有すること、
を特徴とする付記１〜３のいずれか一項に記載の送受信回路。
（付記５）
前記第１スイッチ及び前記第２スイッチは、スイッチ制御信号に基づいてオンオフすること、
を特徴とする付記１〜４のいずれか一項に記載の送受信回路。
（付記６）
前記第１スイッチ及び前記第２スイッチは、送信制御信号に基づいてオンオフすること、
を特徴とする付記１〜４のいずれか一項に記載の送受信回路。
（付記７）
出力ノードが第１終端抵抗を介して第１外部端子に接続された第１送信回路及び第２送信回路と、
出力ノードが第２終端抵抗を介して第２外部端子に接続された第３送信回路及び第４送信回路と、
を含み、
前記第１送信回路及び前記第３送信回路はそれぞれ、
第１電圧と第２電圧とに基づいて動作し、第１駆動信号及び第２駆動信号を生成する第１駆動回路と、
前記第１電圧が印加される第１電源配線と第１配線との間に接続され、第１スイッチ制御信号に基づいてオンオフする第１スイッチと、
前記第２電圧が印加される第２電源配線と第２配線との間に接続され、前記第１スイッチ制御信号に基づいてオンオフする第２スイッチと、
前記第２電源配線と前記第１配線との間に接続された第１コンデンサと、
前記第１配線と前記出力ノードとの間に接続され、制御端子に前記第１駆動信号が印加される第１トランジスタと、
前記第２配線と前記出力ノードとの間に接続され、制御端子に前記第２駆動信号が印加される第２トランジスタと、
を有し、
前記第２送信回路及び前記第４送信回路はそれぞれ、
前記第１電圧と前記第２電圧とに基づいて動作し、第３駆動信号及び第４駆動信号を生成する第２駆動回路と、
前記第１電圧が印加される第１電源配線と第３配線との間に接続され、第２スイッチ制御信号に基づいてオンオフする第３スイッチと、
前記第２電圧が印加される第２電源配線と第４配線との間に接続され、前記第２スイッチ制御信号に基づいてオンオフする第４スイッチと、
前記第２電源配線と前記第３配線との間に接続された第２コンデンサと、
前記第３配線と前記出力ノードとの間に接続され、制御端子に前記第３駆動信号が印加される第３トランジスタと、
前記第４配線と前記出力ノードとの間に接続され、制御端子に前記第４駆動信号が印加される第４トランジスタと、
を有すること、を特徴とする送受信回路。
（付記８）
前記第１駆動回路は、送信データと送信制御信号と終端制御信号に基づいて、送信時に前記送信データに応じて前記第１トランジスタと前記第２トランジスタとを相補的に駆動し、受信時に第１選択信号に基づいて前記第１トランジスタ及び前記第２トランジスタを駆動する、前記第１駆動信号及び前記第２駆動信号を生成すること、
前記第２駆動回路は、送信データと送信制御信号と終端制御信号に基づいて、送信時に前記送信データに応じて前記第３トランジスタと前記第４トランジスタとを相補的に駆動し、受信時に第２選択信号に基づいて前記第３トランジスタ及び前記第４トランジスタを駆動する、前記第３駆動信号及び前記第４駆動信号を生成すること、
を特徴とする付記７に記載の送受信回路。
（付記９）
スイッチ制御信号と前記第１選択信号に基づいて前記第１スイッチ制御信号を生成する第１オア回路と、
スイッチ制御信号と前記第２選択信号に基づいて前記第２スイッチ制御信号を生成する第２オア回路と、
を有することを特徴とする付記８に記載の送受信回路。
（付記１０）
前記第１駆動回路は、非通信時に前記第１トランジスタ及び前記第２トランジスタをオフする、前記第１駆動信号及び前記第２駆動信号を生成し、
前記第２駆動回路は、非通信時に前記第３トランジスタ及び前記第４トランジスタをオフする、前記第３駆動信号及び前記第４駆動信号を生成すること、
を特徴とする付記８または９に記載の送受信回路。
（付記１１）
前記第１送信回路及び第３送信回路はそれぞれ、前記第１電源配線と前記第２配線との間に接続された第３コンデンサを有し、
前記第２送信回路及び第４送信回路はそれぞれ、前記第１電源配線と前記第４配線との間に接続された第４コンデンサを有すること、
を特徴とする付記７〜１０のいずれか一項に記載の送受信回路。
（付記１２）
前記スイッチ制御信号は送信制御信号であること、
を特徴とする付記９に記載の送受信回路。
（付記１３）
出力ノードが第１終端抵抗を介して第１外部端子に接続された第１送信回路と、
出力ノードが第２終端抵抗を介して第２外部端子に接続された第２送信回路と、
を含み、
前記第１送信回路及び前記第２送信回路はそれぞれ、
第１電圧が印加される第１電源配線と第１配線との間に接続された第１スイッチと、
第２電圧が印加される第２電源配線と第２配線との間に接続された第２スイッチと、
前記第２電源配線と前記第１配線との間に接続された第１コンデンサと、
前記第１配線と前記出力ノードとの間に接続された第１トランジスタと、
前記第２配線と前記出力ノードとの間に接続された第２トランジスタと、
を有する制御回路を制御する制御方法であって、
送信時に、前記第１スイッチ及び前記第２スイッチをオンし送信データに応じて前記第１トランジスタと前記第２トランジスタとを相補的に駆動し、
受信時に、前記第１スイッチ及び前記第２スイッチをオフし前記第１トランジスタ及び前記第２トランジスタをオンすること、
を特徴とする制御方法。
（付記１４）
出力ノードが第１終端抵抗を介して第１外部端子に接続された第１送信回路及び第２送信回路と、
出力ノードが第２終端抵抗を介して第２外部端子に接続された第３送信回路及び第４送信回路と、
を含み、
前記第１送信回路及び前記第３送信回路はそれぞれ、
第１電圧と第２電圧とに基づいて動作し、第１駆動信号及び第２駆動信号を生成する第１駆動回路と、
前記第１電圧が印加される第１電源配線と第１配線との間に接続され、第１スイッチ制御信号に基づいてオンオフする第１スイッチと、
前記第２電圧が印加される第２電源配線と第２配線との間に接続され、前記第１スイッチ制御信号に基づいてオンオフする第２スイッチと、
前記第２電源配線と前記第１配線が接続された第１コンデンサと、
前記第１配線と前記出力ノードとの間に接続され、制御端子に前記第１駆動信号が印加される第１トランジスタと、
前記第２配線と前記出力ノードとの間に接続され、制御端子に前記第２駆動信号が印加される第２トランジスタと、
を有し、
前記第２送信回路及び前記第４送信回路はそれぞれ、
前記第１電圧と前記第２電圧とに基づいて動作し、第３駆動信号及び第４駆動信号を生成する第２駆動回路と、
前記第１電圧が印加される第１電源配線と第３配線との間に接続され、第２スイッチ制御信号に基づいてオンオフする第３スイッチと、
前記第２電圧が印加される第２電源配線と第４配線との間に接続され、前記第２スイッチ制御信号に基づいてオンオフする第４スイッチと、
前記第２電源配線と前記第３配線との間に接続された第２コンデンサと、
前記第３配線と前記出力ノードとの間に接続され、制御端子に前記第３駆動信号が印加される第３トランジスタと、
前記第４配線と前記出力ノードとの間に接続され、制御端子に前記第４駆動信号が印加される第４トランジスタと、
を有しする送受信回路の制御方法であって、
送信時に、送信データに応じて前記第１トランジスタと前記第２トランジスタとを相補的に駆動し、前記送信データに応じて前記第３トランジスタと前記第４トランジスタとを相補的に駆動し、
受信時に、第１選択信号に基づいて前記第１トランジスタ及び前記第２トランジスタを駆動し、第２選択信号に基づいて前記第３トランジスタ及び前記第４トランジスタを駆動すること、
を特徴とする制御方法。
【符号の説明】
【０１５０】
２５，２６  送信回路
２５ａ，２６ａ  駆動回路
Ｎ２ｐ，Ｎ２ｎ  出力ノード
Ｅ１ｐ，Ｅ１ｎ  外部端子
Ｒ１ｐ，Ｒ１ｎ  終端抵抗
ＶＤＤ  高電位電圧
ＶＳＳ  低電位電圧
Ｄ１ｐ，Ｄ１ｎ  駆動信号
Ｄ２ｐ，Ｄ２ｎ  駆動信号
ＰＬ１  配線
ＰＬ２  配線
ＳＷ１ｐ，ＳＷ１ｎ  スイッチ
ＳＷ２ｐ，ＳＷ２ｎ  スイッチ
Ｃ１ｐ，Ｃ１ｎ  コンデンサ
Ｃ２ｐ，Ｃ２ｎ  コンデンサ
Ｔ１ｐ，Ｔ１ｎ  トランジスタ
Ｔ２ｐ，Ｔ２ｎ  トランジスタ
【図１】
0006402579.tif 000002
【図２】
0006402579.tif 000003
【図３】
0006402579.tif 000004
【図４】
0006402579.tif 000005
【図５】
0006402579.tif 000006
【図６】
0006402579.tif 000007
【図７】
0006402579.tif 000008
【図８】
0006402579.tif 000009
【図９】
0006402579.tif 000010
【図１０】
0006402579.tif 000011
【図１１】
0006402579.tif 000012
【図１２】
0006402579.tif 000013
【図１３】
0006402579.tif 000014
【図１４】
0006402579.tif 000015
【図１５】
0006402579.tif 000016