(57)【特許請求の範囲】
【請求項１】
直流電力を入力する入力端子と、
前記入力端子に接続され、直流入力電圧を、第１スイッチング周波数を有する第１スイッチングパルスでスイッチングして交流電圧に変換し、この交流電圧に対して共振した電圧を、整流及び平滑して第１直流電圧を得る第１コンバータと、
前記入力端子に並列に接続され、前記直流入力電圧を、第２スイッチング周波数を有する第２スイッチングパルスでスイッチングして交流電圧に変換し、この交流電圧に対して共振した電圧を、整流及び平滑して第２直流電圧を得る第２コンバータと、
前記第１コンバータの出力側及び前記第２コンバータの出力側に共通に接続され、合流された直流出力電流を負荷へ出力する出力端子と、
前記第１スイッチング周波数及び前記第２スイッチング周波数を制御して前記第１スイッチングパルス及び前記第２スイッチングパルスを出力する制御部と、
を備える電源装置であって、
前記制御部は、
前記出力端子から出力される直流出力電圧から検出された出力電圧検出値と、基準電圧値と、の差分をとって誤差電圧値を求める第１演算手段と、
前記第１コンバータから出力される第１直流電流から検出された第１電流検出値と、前記第２コンバータから出力される第２直流電流から検出された第２電流検出値と、の差分をとって誤差電流値を求める第２演算手段と、
前記誤差電圧値を減少させて前記直流出力電圧が一定の電圧値になるような制御用周波数信号を生成する定電圧制御部と、
前記誤差電流値に対して周波数差分演算を行い、前記第１コンバータ及び前記第２コンバータのゲインが同一になるような誤差周波数信号を生成する周波数差分演算部と、
前記制御用周波数信号と前記誤差周波数信号とを演算し、前記第１スイッチング周波数を制御するための第１周波数制御信号と前記第２スイッチング周波数を制御するための第２周波数制御信号とを生成する第３演算手段と、
前記第１周波数制御信号及び前記第２周波数制御信号に対してパルス周波数変調を行い、前記第１スイッチングパルス及び前記第２スイッチングパルスを生成するスイッチングパルス生成部と、
を有することを特徴とする電源装置。
【請求項２】
前記直流出力電圧を検出して前記出力電圧検出値を出力する電圧検出手段と、
前記第１直流電流を検出して前記第１電流検出値を出力する第１電流検出手段と、
前記第２直流電流を検出して前記第２電流検出値を出力する第２電流検出手段と、
を有することを特徴とする請求項１記載の電源装置。
【請求項３】
前記周波数差分演算では、
前記誤差電流値に対して所定の係数を乗算して前記誤差周波数信号を求めることを特徴とする請求項１又は２記載の電源装置。
【請求項４】
前記第１演算手段は、
前記出力電圧検出値と前記基準電圧値との差分をとって前記誤差電圧値を求める減算器により構成され、
第２演算手段は、
前記第１電流検出値と前記第２電流検出値との差分をとって前記誤差電流値を求める減算器により構成され、
前記第３演算手段は、
前記制御用周波数信号と前記誤差周波数信号とを加減算し、前記第１周波数制御信号及び前記第２周波数制御信号を生成する加算器及び減算器により構成されている、
ことを特徴とする請求項１〜３のいずれか１項記載の電源装置。
【請求項５】
直流電力を入力する入力端子と、
前記入力端子に接続され、直流入力電圧を、第１スイッチング周波数を有する第１スイッチングパルスでスイッチングして交流電圧に変換し、この交流電圧に対して共振した電圧を、整流及び平滑して第１直流電圧を得る第１コンバータと、
前記入力端子に並列に接続され、前記直流入力電圧を、第２スイッチング周波数を有する第２スイッチングパルスでスイッチングして交流電圧に変換し、この交流電圧に対して共振した電圧を、整流及び平滑して第２直流電圧を得る第２コンバータと、
前記入力端子に並列に接続され、前記直流入力電圧を、第３スイッチング周波数を有する第３スイッチングパルスでスイッチングして交流電圧に変換し、この交流電圧に対して共振した電圧を、整流及び平滑して第３直流電圧を得る１つ又は複数の第３コンバータと、
前記第１コンバータの出力側、前記第２コンバータの出力側及び前記第３コンバータの出力側に共通に接続され、合流された直流出力電流を負荷へ出力する出力端子と、
前記第１スイッチング周波数、前記第２スイッチング周波数及び前記第３スイッチング周波数を制御して前記第１スイッチングパルス、前記第２スイッチングパルス及び前記第３スイッチングパルスを出力する制御部と、
を備える電源装置であって、
前記制御部は、
前記出力端子から出力される直流出力電圧から検出された出力電圧検出値と、基準電圧値と、の差分をとって誤差電圧値を求める第１演算手段と、
前記第１コンバータから出力される第１直流電流から検出された第１電流検出値と、前記第２コンバータから出力される第２直流電流から検出された第２電流検出値と、前記第３コンバータから出力される第３直流電流から検出された第３電流検出値と、の平均値を算出して基準電流値を求め、前記第１電流検出値、前記第２電流検出値及び前記第３電流検出値と、前記基準電流値と、の差分演算を行って３つの誤差電流値を求める第２演算手段と、
前記誤差電圧値を減少させて前記直流出力電圧が一定の電圧値になるような制御用周波数信号を生成する定電圧制御部と、
前記３つの誤差電流値に対して周波数差分演算を行い、前記第１コンバータ、前記第２コンバータ及び前記第３コンバータのゲインが同一になるような３つの誤差周波数信号を生成する周波数差分演算部と、
前記制御用周波数信号と前記３つの誤差周波数信号とを演算し、前記第１スイッチング周波数を制御するための第１周波数制御信号と前記第２スイッチング周波数を制御するための第２周波数制御信号と前記第３スイッチング周波数を制御するための第３周波数制御信号とを生成する第３演算手段と、
前記第１周波数制御信号、前記第２周波数制御信号及び前記第３周波数制御信号に対してパルス周波数変調を行い、前記第１スイッチングパルス、前記第２スイッチングパルス及び前記第３スイッチングパルスを生成するスイッチングパルス生成部と、
を有することを特徴とする電源装置。
【請求項６】
前記直流出力電圧を検出して前記出力電圧検出値を出力する電圧検出手段と、
前記第１直流電流を検出して前記第１電流検出値を出力する第１電流検出手段と、
前記第２直流電流を検出して前記第２電流検出値を出力する第２電流検出手段と、
前記第３直流電流を検出して前記第３電流検出値３を出力する第３電流検出手段と、
を有することを特徴とする請求項５記載の電源装置。
【請求項７】
前記周波数差分演算では、
前記３つの誤差電流値に対してそれぞれ所定の係数を乗算して前記３つの誤差周波数信号を求めることを特徴とする請求項５又は６記載の電源装置。
【請求項８】
前記各コンバータは、
ＬＬＣ共振型コンバータであることを特徴とする請求項１〜７のいずれか１項記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＬＣ共振型コンバータ等の周波数変調可能な複数のコンバータが並列接続された電源装置に係り、特に、その制御部に関するものである。
【背景技術】
【０００２】
従来、例えば、特許文献１等には、２つのＬＬＣ共振型コンバータを並列動作させ、その２つのコンバータによって負荷電力を均等に分担する電源装置が記載されている。この電源装置には、２つのコンバータのスイッチング動作を制御する制御部が設けられている。
【０００３】
各コンバータは、２つのスイッチング素子を有するスイッチング回路と、共振回路と、変圧器（以下「トランス」という。）と、出力整流平滑回路と、を備えている。共振回路は、固有の共振周波数ｆ０を有し、スイッチング回路から出力される交流（以下「ＡＣ」という。）電圧に共振する回路であり、共振インダクタ、励磁インダクタ、及び共振コンデンサの直列回路により構成されている。
【０００４】
各コンバータでは、入力される直流（以下「ＤＣ」という。）電圧が、スイッチング回路において、スイッチング周波数ｆを有するスイッチングパルスによってスイッチングされる。スイッチングされたＡＣ電圧は、共振回路にて共振される。共振されたＡＣ電圧は、出力整流平滑回路によりＤＣ電圧に変換されて出力される。各コンバータの出力電圧は、電源装置の出力端子から出力される。更に、２つのコンバータの出力電流は、合流されて、その出力端子から出力される。出力端子から出力される負荷電圧及び負荷電流は、負荷へ供給される。
【０００５】
制御部では、負荷にかかる電圧が所定の電圧値となるように、２つのコンバータのスイッチング周波数ｆを制御すると共に、その２つのコンバータにおける２つの共振電流をそれぞれ検出し、その２つの共振電流の波高値が同一となるようにスイッチング周波数ｆを制御している。
【０００６】
図２は、非特許文献１に記載された従来のＬＬＣ共振型コンバータにおける周波数／ゲイン特性を示す波形図である。
【０００７】
図２において、横軸は、スイッチング周波数比（Ｆ＝スイッチング周波数ｆ／共振周波数ｆ０）、縦軸は、出力電圧比（ゲインＧ）である。横軸のスイッチング周波数比Ｆ＝ｆ／ｆ０のところを１として波形が描かれている。Ｑ（＝Ｑ１〜Ｑ１０）は、ＬＬＣ共振型コンバータに対する負荷の大きさを表す数値であり、軽負荷ほどＱの値が大きくなる。波形のピークのｆｓは、共振回路によって決まる高い共振電圧がでる共振周波数である。領域（ａ）は、周波数が共振周波数ｆｓ〜ｆ０の範囲の一部であり、ＬＬＣ共振の通常動作範囲である。領域（ｂ）は、周波数が共振周波数ｆ０以上の範囲であり、領域（ｃ）は、周波数が共振周波数ｆｓ以下の範囲と共振周波数ｆｓ〜ｆ０の範囲の一部である。領域（ｃ）は、ＬＬＣ共振では使用できない範囲である。
【０００８】
ＬＬＣ共振型コンバータの制御方法では、図２の領域（ａ）と（ｂ）を選び、スイッチング周波数ｆを変化させることで、出力電圧を制御する。スイッチング周波数ｆを上げると、出力電圧が下がり、スイッチング周波数ｆを下げると、出力電圧が上がる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−００８４５２号公報
【非特許文献】
【００１０】
【非特許文献１】「電源回路設計２００９」（２００９−５−１）ＣＱ出版（株）、Ｐ．１９１−２０４
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、従来の電源装置では、以下のような課題があった。
２つのＬＬＣ共振型コンバータを並列動作させる場合、共振回路を構成している共振インダクタ、励磁インダクタ、及び共振コンデンサの各々のばらつきにより、並列接続された各コンバータが有する図２の周波数／ゲイン特性が異なってくる。この状態において、制御部により、各コンバータを同一の周波数制御により動作させる場合、各コンバータが出力する電流に差分が生じることとなり、負荷電流分担が均等に行えない。
【００１２】
そのため、負荷電流が片側のコンバータに偏ってしまうことで、構成部品の使用率オーバによって寿命が短縮する。構成部品の温度をセンサで検出し、過熱状態のときには制御部等の動作を停止するための過熱保護動作が働いてしまうことにより、電源装置の動作が停止する。或いは、負荷電流が片側のコンバータに偏ってしまうことで、電源装置全体の大容量化を阻害する要因ともなる。
【課題を解決するための手段】
【００１３】
本発明の電源装置は、ＤＣ電力を入力する入力端子と、第１コンバータと、第２コンバータと、出力端子と、制御部と、を備えている。
【００１４】
前記第１コンバータは、前記入力端子に接続され、ＤＣ入力電圧を、第１スイッチング周波数を有する第１スイッチングパルスでスイッチングしてＡＣ電圧に変換し、このＡＣ電圧に対して共振した電圧を、整流及び平滑して第１ＤＣ電圧を得る回路である。前記第２コンバータは、前記入力端子に並列に接続され、前記ＤＣ入力電圧を、第２スイッチング周波数を有する第２スイッチングパルスでスイッチングしてＡＣ電圧に変換し、このＡＣ電圧に対して共振した電圧を、整流及び平滑して第２ＤＣ電圧を得る回路である。
【００１５】
前記出力端子は、前記第１コンバータの出力側及び前記第２コンバータの出力側に共通に接続され、合流されたＤＣ出力電流を負荷へ出力する端子である。更に、前記制御部は、前記第１スイッチング周波数及び前記第２スイッチング周波数を制御して前記第１スイッチングパルス及び前記第２スイッチングパルスを出力するものであり、第１演算手段と、第２演算手段と、定電圧制御部と、周波数差分演算部と、第３演算手段と、スイッチングパルス生成部と、を有している。
【００１６】
前記第１演算手段は、前記出力端子から出力されるＤＣ出力電圧から検出された出力電圧検出値と、基準電圧値と、の差分をとって誤差電圧値を求めるものである。前記第２演算手段は、前記第１コンバータから出力される第１ＤＣ電流から検出された第１電流検出値と、前記第２コンバータから出力される第２ＤＣ電流から検出された第２電流検出値と、の差分をとって誤差電流値を求めるものである。前記定電圧制御部は、前記誤差電圧値を減少させて前記ＤＣ出力電圧が一定の電圧値になるような制御用周波数信号を生成するものである。
【００１７】
前記周波数差分演算部は、前記誤差電流値に対して周波数差分演算を行い、前記第１コンバータ及び前記第２コンバータのゲインが同一になるような誤差周波数信号を生成するものである。前記第３演算手段は、前記制御用周波数信号と前記誤差周波数信号とを演算し、前記第１スイッチング周波数を制御するための第１周波数制御信号と前記第２スイッチング周波数を制御するための第２周波数制御信号とを生成するものである。更に、前記スイッチングパルス生成部は、前記第１周波数制御信号及び前記第２周波数制御信号に対してパルス周波数変調を行い、前記第１スイッチングパルス及び前記第２スイッチングパルスを生成するものである。
【００１８】
本発明の他の電源装置は、ＤＣ電力を入力する入力端子と、第１コンバータと、第２コンバータと、１つ又は複数の第３コンバータと、出力端子と、制御部と、を備えている。
【００１９】
前記第１コンバータは、前記入力端子に接続され、ＤＣ入力電圧を、第１スイッチング周波数を有する第１スイッチングパルスでスイッチングしてＡＣ電圧に変換し、このＡＣ電圧に対して共振した電圧を、整流及び平滑して第１ＤＣ電圧を得る回路である。第２コンバータは、前記入力端子に並列に接続され、前記ＤＣ入力電圧を、第２スイッチング周波数を有する第２スイッチングパルスでスイッチングしてＡＣ電圧に変換し、このＡＣ電圧に対して共振した電圧を、整流及び平滑して第２ＤＣ電圧を得る回路である。前記１つ又は複数の第３コンバータは、前記入力端子に並列に接続され、前記ＤＣ入力電圧を、第３スイッチング周波数を有する第３スイッチングパルスでスイッチングしてＡＣ電圧に変換し、このＡＣ電圧に対して共振した電圧を、整流及び平滑して第３ＤＣ電圧を得る回路である。
【００２０】
前記出力端子は、前記第１コンバータの出力側、前記第２コンバータの出力側及び前記第３コンバータの出力側に共通に接続され、合流されたＤＣ出力電流を負荷へ出力する端子である。更に、前記制御部は、前記第１スイッチング周波数、前記第２スイッチング周波数及び前記第３スイッチング周波数を制御して前記第１スイッチングパルス、前記第２スイッチングパルス及び前記第３スイッチングパルスを出力するものであり、第１演算手段と、第２演算手段と、定電圧制御部と、周波数差分演算部と、第３演算手段と、スイッチングパルス生成部と、を有している。
【００２１】
前記第１演算手段は、前記出力端子から出力されるＤＣ出力電圧から検出された出力電圧検出値と、基準電圧値と、の差分をとって誤差電圧値を求めるものである。前記第２演算手段は、前記第１コンバータから出力される第１ＤＣ電流から検出された第１電流検出値と、前記第２コンバータから出力される第２ＤＣ電流から検出された第２電流検出値と、前記第３コンバータから出力される第３ＤＣ電流から検出された第３電流検出値と、の平均値を算出して基準電流値を求め、前記第１電流検出値、前記第２電流検出値及び前記第３電流検出値と、前記基準電流値と、の差分演算を行って３つの誤差電流値を求めるものである。
【００２２】
前記定電圧制御部は、前記誤差電圧値を減少させて前記ＤＣ出力電圧が一定の電圧値になるような制御用周波数信号を生成するものである。前記周波数差分演算部は、前記３つの誤差電流値に対して周波数差分演算を行い、前記第１コンバータ、前記第２コンバータ及び前記第３コンバータのゲインが同一になるような３つの誤差周波数信号を生成するものである。
【００２３】
前記第３演算手段は、前記制御用周波数信号と前記３つの誤差周波数信号とを演算し、前記第１スイッチング周波数を制御するための第１周波数制御信号と前記第２スイッチング周波数を制御するための第２周波数制御信号と前記第３スイッチング周波数を制御するための第３周波数制御信号とを生成するものである。更に、前記スイッチングパルス生成部は、前記第１周波数制御信号、前記第２周波数制御信号及び前記第３周波数制御信号に対してパルス周波数変調を行い、前記第１スイッチングパルス、前記第２スイッチングパルス及び前記第３スイッチングパルスを生成するものである。
【発明の効果】
【００２４】
本発明の電源装置によれば、複数のコンバータからそれぞれ出力されるＤＣ電流を検出し、各コンバータをそれぞれ制御する各スイッチング周波数に差を生じさせることで、共振回路におけるＬＬＣ定数等のばらつきを加味した、各コンバータの負荷電流分担を均等化できる。つまり、複数のコンバータの並列運転時における負荷電流の均等分担を実現できるので、負荷電流が特定のコンバータに偏ることによる電源装置の寿命の短縮を防止できる。その上、過熱保護動作が働いてしまうことによる電源装置の動作の停止や、電源装置全体の大容量化を阻害する要因を除去でき、信頼性の高い電源装置を実現できる。
【００２５】
更に、複数のコンバータからそれぞれ出力されるＤＣ電流を比較し、その複数のコンバータを制御するスイッチング周波数を変調して、各コンバータの負荷電流分担を均等化している。そのため、正確に、各コンバータの負荷電流分担を均等化できる。しかも、各コンバータから出力されるＤＣ電流を検出して比較しているので、検出精度が高いばかりか、比較のための回路構成、或いは比較処理が簡単になる。
【図面の簡単な説明】
【００２６】
【図１】図１は本発明の実施例１における電源装置の構成を示す概略の回路図である。
【図２】図２は非特許文献１に記載された従来のＬＬＣ共振型コンバータにおける周波数／ゲイン特性を示す波形図である。
【図３】図３は図１の第１、第２コンバータ１０，２０における周波数／ゲイン特性の一例を示す模式的な波形図である。
【図４】図４は本発明の実施例２における電源装置の構成を示す概略の回路図である。
【発明を実施するための形態】
【００２７】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００２８】
（実施例１の構成）
図１は、本発明の実施例１における電源装置の構成を示す概略の回路図である。
【００２９】
この電源装置は、ＤＣ入力電圧Ｖｉｎを入力する一対の＋側入力端子１ａ及び−側入力端子１ｂと、ＤＣ出力電圧Ｖｏｕｔ及びＤＣ出力電流Ｉｏｕｔを出力する一対の＋側出力端子４ａ及び−側出力端子４ｂと、を有している。入力端子１ａ，１ｂと出力端子４ａ，４ｂとの間には、複数（例えば、２つ）の電流共振型コンバータ（例えば、ＬＬＣ共振型の第１、第２コンバータ）１０，２０が並列に接続されている。一対の入力端子１ａ，１ｂ間には、入力コンデンサ２が接続されている。更に、一対の出力端子４ａ，４ｂ間にも、出力コンデンサ３が接続されている。
【００３０】
第１コンバータ１０は、入力コンデンサ２の＋側電極と−側電極とにそれぞれ接続された一対の＋側入力端子１１ａと−側入力端子１１ｂとを有している。＋側入力端子１１ａと−側入力端子１１ｂとの間には、入力用のコンデンサ１２が接続され、このコンデンサ１２と並列に、スイッチング回路１３が接続されている。
【００３１】
スイッチング回路１３は、ＤＣ入力電圧ＶｉｎをスイッチングしてＡＣ電圧を出力する回路であり、複数（例えば、４つ）のスイッチング素子（例えば、Ｎ型のＭＯＳＦＥＴ）１３ａ〜１３ｄを有している。４つのＭＯＳＦＥＴ１３ａ〜１３ｄの内、２つのＭＯＳＦＥＴ１３ａ，１３ｂが、＋側入力端子１１ａと−側入力端子１１ｂとの間に直列に接続され、更に、２つのＭＯＳＦＥＴ１３ｃ，１３ｄが、＋側入力端子１１ａと−側入力端子１１ｂとの間に直列に接続されて、フル・ブリッジ構成となっている。４つのＭＯＳＦＥＴ１３ａ〜１３ｄは、制御部４０から供給される４つの第１スイッチングパルスＳ１３ａ〜Ｓ１３ｄによってそれぞれオン／オフ動作する。第１スイッチングパルスＳ１３ａ〜Ｓ１３ｄは、第１スイッチング周波数ｆ１を有している。各ＭＯＳＦＥＴ１３ａ〜１３ｄのドレイン及びソース間には、ダイオード１３ａ１〜１３ｄ１がそれぞれ逆方向に並列接続されている。各ダイオード１３ａ１〜１３ｄ１は、各ＭＯＳＦＥＴ１３ａ〜１３ｄのボディ・ダイオード、又は外付けのダイオードである。
【００３２】
ＭＯＳＦＥＴ１３ａ及びＭＯＳＦＥＴ１３ｂの接続点と、ＭＯＳＦＥＴ１３ｃ及びＭＯＳＦＥＴ１３ｄの接続点とには、共振回路１４が接続されている。共振回路１４は、固有の共振周波数ｆ０１を有し、スイッチング回路１３から出力されるＡＣ電圧により共振する回路であり、共振インダクタ１４ａ、励磁インダクタ１４ｂ及び共振コンデンサ１４ｃの直列回路により構成されている。
【００３３】
共振回路１４の出力側には、トランス１５が接続されている。トランス１５は、共振回路１４から出力されるＡＣ電圧を変圧して所定のＡＣ電圧を出力するものであり、励磁インダクタ１４ｂに並列接続された１次巻線１５ａと、２次巻線１５ｂと、により構成されている。なお、共振回路１４の共振インダクタ１４ａは、トランス１５の漏れインダクタンス、更に、励磁インダクタ１４ｂは、トランス１５の励磁インダクタンスをそれぞれ利用できる。
【００３４】
トランス１５の２次巻線１５ｂには、整流平滑回路１６が接続されている。整流平滑回路１６は、２次巻線１５ｂから出力されるＡＣ電圧を全波整流してＤＣ電圧を生成する回路であり、４つの整流ダイオード１６ａ〜１６ｄからなるブリッジ回路と、この出力側に並列接続された平滑コンデンサ１６ｅと、により構成されている。
【００３５】
平滑コンデンサ１６ｅには、一対の＋側出力端子１７ａ及び−側出力端子１７ｂが並列接続されている。この出力端子１７ａ，１７ｂからは、第１ＤＣ電圧Ｖｏ１及び第１ＤＣ電流Ｉｏ１が出力される。一対の出力端子１７ａ，１７ｂ間には、出力コンデンサ３が接続され、更に、その出力端子１７ａ，１７ｂに、一対の＋側出力端子４ａ及び−側出力端子４ｂが接続されている。この出力端子４ａ，４ｂからは、ＤＣ出力電圧Ｖｏｕｔ及びＤＣ出力電流Ｉｏｕｔが出力され、図示しない負荷へ供給される。
【００３６】
−側出力端子１７ｂ側には、第１ＤＣ電流Ｉｏ１を検出する第１電流検出手段１８が接続されている。第１電流検出手段１８は、第１ＤＣ電流Ｉｏ１を検出してこの第１ＤＣ電流Ｉｏ１に応じたデジタル信号からなる第１電流検出値ｉｏ１を制御部４０へ出力するものである。この第１電流検出手段１８は、例えば、シャント抵抗等の電流検出器と、この電流検出器の検出信号から高周波成分を除去するローパスフィルタ（以下「ＬＰ」という。）と、このＬＰの出力信号をデジタル信号からなる第１電流検出値ｉｏ１に変換するアナログ／デジタル変換器（以下「Ａ／Ｄ変換器」という。）と、により構成されている。
【００３７】
更に、出力端子４ａ，４ｂ間には、ＤＣ出力電圧Ｖｏｕｔを検出する電圧検出手段１９が接続されている。電圧検出手段１９は、ＤＣ出力電圧Ｖｏｕｔを検出してこのＤＣ電圧Ｖｏｕｔに応じたデジタル信号からなる出力電圧検出値ｖｏを制御部４０へ出力するものである。この電圧検出手段１９は、例えば、電圧検出器と、この電圧検出器の検出信号から高周波成分を除去するＬＰと、このＬＰの出力信号をデジタル信号からなる出力電圧検出値ｖｏに変換するＡ／Ｄ変換器と、により構成されている。
【００３８】
第２コンバータ２０は、第１コンバータ１０と同一の構成であり、入力コンデンサ２の＋側電極と−側電極とにそれぞれ接続された一対の＋側入力端子２１ａと−側入力端子２１ｂとを有している。＋側入力端子２１ａ及び−側入力端子２１ｂには、入力用のコンデンサ２２を介して、フル・ブリッジ構成のスイッチング回路２３が接続されている。
【００３９】
スイッチング回路２３は、４つのＮ型のＭＯＳＦＥＴ２３ａ〜２３ｄにより構成されている。４つのＭＯＳＦＥＴ２３ａ〜２３ｄは、制御部４０から供給される４つの第２スイッチングパルスＳ２３ａ〜Ｓ２３ｄによってそれぞれオン／オフ動作する。第２スイッチングパルスＳ２３ａ〜Ｓ２３ｄは、第２スイッチング周波数ｆ２を有している。各ＭＯＳＦＥＴ２３ａ〜２３ｄのドレイン及びソース間には、ダイオード２３ａ１〜２３ｄ１がそれぞれ逆方向に並列接続されている。ＭＯＳＦＥＴ２３ａ及びＭＯＳＦＥＴ２３ｂの接続点と、ＭＯＳＦＥＴ２３ｃ及びＭＯＳＦＥＴ２３ｄの接続点とには、共振回路２４が接続されている。共振回路２４は、共振インダクタ２４ａ、励磁インダクタ２４ｂ及び共振コンデンサ２４ｃの直列回路により構成されている。
【００４０】
共振回路２４の出力側には、トランス２５が接続されている。トランス２５は、１次巻線２５ａ及び２次巻線２５ｂを有し、この２次巻線２５ｂの出力側に、整流平滑回路２６が接続されている。整流平滑回路２６は、４つの整流ダイオード２６ａ〜２６ｄからなるブリッジ回路と、この出力側に並列接続された平滑コンデンサ２６ｅと、により構成されている。平滑コンデンサ２６ｅには、一対の＋側出力端子２７ａ及び−側出力端子２７ｂが並列接続されている。この出力端子２７ａ，２７ｂからは、第２ＤＣ電圧Ｖｏ２及び第２ＤＣ電流Ｉｏ２が出力される。一対の出力端子２７ａ，２７ｂには、出力コンデンサ３を介して、一対の＋側出力端子４ａ及び−側出力端子４ｂが接続されている。
【００４１】
−側出力端子２７ｂ側には、第２ＤＣ電流Ｉｏ２を検出する第２電流検出手段２８が接続されている。第２電流検出手段２８は、第２ＤＣ電流Ｉｏ２を検出してこの第２ＤＣ電流Ｉｏ２に応じたデジタル信号からなる第２電流検出値ｉｏ２を制御部４０へ出力するものであり、第１コンバータ１０側の第１電流検出手段１８と同一の構成になっている。
【００４２】
制御部４０は、第１、第２コンバータ１０，２０の第１、第２スイッチング周波数ｆ１，ｆ２をそれぞれ制御するために、電圧検出手段１９から出力されるデジタル信号からなる出力電圧検出値ｖｏと、第１、第２電流検出手段１８，２８からそれぞれ出力されるデジタル信号からなる第１、第２電流検出値ｉｏ１，ｉｏ２等と、に基づいて、第１、第２コンバータ１０，２０内のＭＯＳＦＥＴ１３ａ〜１３ｄ，２３ａ〜２３ｄをそれぞれオン／オフ動作させるための、第１、第２スイッチング周波数ｆ１，ｆ２をそれぞれ有する第１、第２スイッチングパルスＳ１３ａ〜Ｓ１３ｄ，Ｓ２３ａ〜Ｓ２３ｄを生成するものである。この制御部４０は、例えば、マイクロコントローラ、デジタル・シグナル・プロセッサ（ＤＳＰ）、フィールド・プログラマブル・  ゲート・アレイ（ＦＰＧＡ）等のプログラム制御可能なプロセッサ等により構成されている。
【００４３】
制御部４０は、第１演算手段４１及び第２演算手段４２を有している。第１演算手段４１の出力側には、定電圧制御部４３が接続され、更に、第２演算手段４２の出力側にも、周波数差分演算部４４が接続されている。定電圧制御部４３及び周波数差分演算部４４の出力側には、第３演算手段４５を介して、スイッチングパルス生成部４６が接続されている。
【００４４】
第１演算手段４１は、出力電圧検出値ｖｏと基準電圧値ｖｒとの差分をとって誤差電圧値Δｖを求め、この誤差電圧値Δｖを定電圧制御部４３へ出力するものであり、例えば、減算器により構成されている。第２演算手段４２は、第１電流検出値ｉｏ１と第２電流検出値ｉｏ２との差分をとって誤差電流値Δｉを求め、この誤差電流値Δｉを周波数差分演算部４４へ出力するものであり、例えば、減算器により構成されている。
【００４５】
定電圧制御部４３は、入力される誤差電圧値Δｖを減少させてＤＣ出力電圧Ｖｏｕｔが一定の電圧になるような制御用周波数信号ｆｒを生成し、この制御用周波数信号ｆｒを第３演算手段４５へ出力するものであり、例えば、演算回路により構成されている。周波数差分演算部４４は、入力される誤差電流値Δｉに基づいて周波数差分演算を行い、第１、第２コンバータ１０，２０のゲインＧ１，Ｇ２が同一になるような誤差周波数信号Δｆを生成するものであり、例えば、誤差電流値Δｉに対して所定の係数を乗算して誤差周波数信号Δｆを求める演算回路により構成されている。
【００４６】
第３演算手段４５は、入力される制御用周波数信号ｆｒと誤差周波数信号Δｆとを加減算し、第１コンバータ１０の第１スイッチング周波数ｆ１、及び第２コンバータ２０の第２スイッチング周波数ｆ１を制御するための２つの第１周波数制御信号ｆｏ１及び第２周波数制御信号ｆｏ２を生成し、この第１、第２周波数制御信号ｆｏ１，ｆｏ２をスイッチングパルス生成部４６へ出力するものであり、例えば、加算器４５ａ及び減算器４５ｂにより構成されている。加算器４５ａは、制御用周波数信号ｆｒと誤差周波数信号Δｆとを加算して第１周波数制御信号ｆｏ１を生成する機能を有している。減算器４５ｂは、制御用周波数信号ｆｒから誤差周波数信号Δｆを減算して、第２周波数制御信号ｆｏ２を生成する機能を有している。
【００４７】
スイッチングパルス生成部４６は、入力される第１、第２周波数制御信号ｆｏ１，ｆｏ２に対してパルス周波数変調（pulse  frequency  modulation、以下「ＰＦＭ」という。）を行い、第１、第２コンバータ１０，２０内のＭＯＳＦＥＴ１３ａ〜１３ｄ，２３ａ〜２３ｄをそれぞれオン／オフ動作させるための、第１、第２スイッチング周波数ｆ１，ｆ２をそれぞれ有する第１、第２スイッチングパルスＳ１３ａ〜Ｓ１３ｄ，Ｓ２３ａ〜Ｓ２３ｄを生成するものであり、演算回路及び駆動回路等により構成されている。ここで、ＰＦＭとは、パルス搬送波の周波数を情報に従って変化させる変調方式、つまり、パルス幅は代えずに、周波数だけを変化させる変調方式である。
【００４８】
（実施例１の第１、第２コンバータ間にばらつきがないときの動作）
図１の電源装置内の第１、第２コンバータ１０，２０間にばらつきがない場合において、図２中のＬＬＣ共振の通常動作範囲（ａ）における動作を説明する。
【００４９】
ＤＣ入力電圧Ｖｉｎが、入力端子１ａ，１ｂに入力されると、そのＤＣ入力電圧Ｖｉｎが、入力コンデンサ２を介して、第１コンバータ１０内の入力端子１１ａ，１１ｂに入力されると共に、第２コンバータ２０内の入力端子２１ａ，２１ｂに入力される。第１コンバータ１０内の入力端子１１ａ，１１ｂに入力されたＤＣ入力電圧Ｖｉｎは、スイッチング回路１３へ与えられる。同時に、第２コンバータ２０内の入力端子２１ａ，２１ｂに入力されたＤＣ入力電圧Ｖｉｎも、スイッチング回路２３へ与えられる。
【００５０】
第１コンバータ１０側のスイッチング回路１３では、制御部４０から出力された、第１スイッチング周波数ｆ１を有する第１スイッチングパルスＳ１３ａ〜Ｓ１３ｄにより、ＭＯＳＦＥＴ１３ａ，１３ｄとＭＯＳＦＥＴ１３ｂ，１３ｃとが交互にオン／オフ動作をし、ＤＣ入力電圧ＶｉｎがＡＣ電圧に変換される。変換されたＡＣ電圧は、共振回路１４及びトランス１５の１次巻線１５ａへ供給され、これらの共振回路１４及びトランス１５の１次巻線１５ａに、共振回路１４の共振周波数ｆ０１に対応した疑似正弦波電流が流れる。すると、トランス１５の２次巻線１５ｂに、ＡＣの誘起電圧が発生する。
【００５１】
発生した誘起電圧は、整流平滑回路１６内の整流ダイオード１６ａ〜１６ｄにより、ＤＣ電圧に変換された後、平滑コンデンサ１６ｅで平滑される。これにより、第１ＤＣ電圧Ｖｏ１及び第１ＤＣ電流Ｉｏ１が出力端子１７ａ，１７ｂから出力される。
【００５２】
これと同時に、第２コンバータ２０においても、第１コンバータ１０と同様の動作が行われる。即ち、第２コンバータ２０側のスイッチング回路２３では、制御部４０から出力された、第２スイッチング周波数ｆ２を有する第２スイッチングパルスＳ２３ａ〜Ｓ２３ｄにより、ＭＯＳＦＥＴ２３ａ，２３ｄとＭＯＳＦＥＴ２３ｂ，２３ｃとが交互にオン／オフ動作をし、ＤＣ入力電圧ＶｉｎがＡＣ電圧に変換される。変換されたＡＣ電圧は、共振回路２４及びトランス２５の１次巻線２５ａへ供給され、これらの共振回路２４及びトランス２５の１次巻線２５ａに、共振回路２４の共振周波数ｆ０２（＝ｆ０１）に対応した疑似正弦波電流が流れる。すると、トランス２５の２次巻線２５ｂに、ＡＣの誘起電圧が発生する。
【００５３】
発生した誘起電圧は、整流平滑回路２６内の整流ダイオード２６ａ〜２６ｄにより、ＤＣ電圧に変換された後、平滑コンデンサ２６ｅで平滑される。これにより、第２ＤＣ電圧Ｖｏ２及び第２ＤＣ電流Ｉｏ２が出力端子２７ａ，２７ｂから出力される。
【００５４】
第１コンバータ１０のＤＣ電圧Ｖｏ１及び第２コンバータ２０のＤＣ電圧Ｖｏ２の内の高い方のＤＣ電圧が、出力コンデンサ３を介して、出力端子４ａ，４ｂから、ＤＣ出力電圧Ｖｏｕｔとして出力される。同時に、第１コンバータ１０のＤＣ電流Ｉｏ１と第２コンバータ２０のＤＣ電流Ｉｏ２とが合流されてＤＣ出力電流Ｉｏｕｔとなり、出力コンデンサ３を介して、出力端子４ａ，４ｂから、ＤＣ出力電圧Ｖｏｕｔ及びＤＣ出力電流Ｉｏｕｔが出力されて負荷へ供給される。
【００５５】
ＤＣ出力電圧Ｖｏｕｔは、電圧検出手段１９により検出され、そのＤＣ電圧Ｖｏｕｔに対応したデジタル信号からなる出力電圧検出値ｖｏが、その電圧検出手段１９から出力されて制御部４０へ与えられる。同時に、第１コンバータ１０のＤＣ電流Ｉｏ１は、第１電流検出手段１８により検出され、そのＤＣ電流Ｉｏ１に対応したデジタル信号からなる第１電流検出値ｉｏ１が、その電流検出手段１８から出力されて制御部４０へ与えられる。更に、第２コンバータ２０のＤＣ電流Ｉｏ２は、第２電流検出手段２８により検出され、そのＤＣ電流Ｉｏ２に対応したデジタル信号からなる第２電流検出値ｉｏ２が、その第２電流検出手段２８から出力されて制御部４０へ与えられる。
【００５６】
制御部４０内において、第１演算手段４１により、出力電圧検出値ｖｏから基準電圧値ｖｒが減算されて誤差電圧値Δｖが求められ、定電圧制御部４３へ与えられる。定電圧制御部４３では、誤差電圧値Δｖを減少させて、ＤＣ出力電圧Ｖｏｕｔが一定の電圧になるような制御用周波数信号ｆｒを生成する。この制御用周波数信号ｆｒが、第３演算手段４５へ与えられる。
【００５７】
一方、制御部４０内の第２演算手段４２により、第１コンバータ１０側の第１電流検出値ｉｏ１から第２コンバータ２０側の第２電流検出値ｉｏ２が減算される。第１コンバータ１０と第２コンバータ２０とは、ばらつきがないので、第１電流検出値ｉｏ１と第２電流検出値ｉｏ２とが同一である。そのため、第２演算手段４２から出力される誤差電流値Δｉが零となり、この零の誤差電流値Δｉが周波数差分演算部４４へ与えられる。これにより、周波数差分演算部４４から出力される誤差周波数信号Δｆが零になる。
【００５８】
第３演算手段４５において、加算器４５ａにより、制御用周波数信号ｆｒと零の誤差周波数信号Δｆとが加算され、その制御用周波数信号ｆｒと同一の値の第１周波数制御信号ｆｏ１が生成されて、スイッチングパルス生成部４６へ与えられる。更に、減算器４５ｂにより、制御用周波数信号ｆｒから零の誤差周波数信号Δｆが減算され、その制御用周波数信号ｆｒと同一の値の第２周波数制御信号ｆｏ２が生成されて、スイッチングパルス生成部４６へ与えられる。
【００５９】
スイッチングパルス生成部４６では、第１、第２周波数制御信号ｆｏ１，ｆｏ２（＝ｆｒ）に基づき、ＤＣ出力電圧Ｖｏｕｔが一定となるように、ＤＣ出力電圧Ｖｏｕｔが高い場合は、第１、第２スイッチング周波数ｆ１，ｆ２を上げ、ＤＣ出力電圧Ｖｏｕｔが低い場合は、第１、第２スイッチング周波数ｆ１，ｆ２を下げるような第１、第２スイッチングパルスＳ１３ａ〜Ｓ１３ｄ，Ｓ２３ａ〜Ｓ２３ｄを生成し、スイッチング回路１３，２３内のＭＯＳＦＥＴ１３ａ〜１３ｄ，２３ａ〜２３ｄをオン／オフ動作させる。これにより、ＤＣ出力電圧Ｖｏｕｔが一定の電圧に維持される。
【００６０】
しかしながら、第１コンバータ１０と第２コンバータ２０とは、共振回路１４，２４等に、ばらつきがあるため、並列接続された第１コンバータ１０及び第２コンバータ２０が有する図２の周波数／ゲイン特性が異なってくる。この状態において、制御部４０により、第１コンバータ１０及び第２コンバータ２０を同一の周波数制御により動作させると、第１コンバータ１０から出力されるＤＣ電流Ｉｏ１と、第２コンバータ２０から出力されるＤＣ電流Ｉｏ２と、に差分が生じ、負荷電流分担が均等に行えない、という不具合が生じる。そこで、本実施例１では、以下の動作により、そのような不具合を解消している。
【００６１】
（実施例１の第１、第２コンバータ間にばらつきがあるときの動作）
図３は、図１の第１、第２コンバータ１０，２０における周波数／ゲイン特性の一例を示す模式的な波形図である。
【００６２】
図３において、横軸は周波数ｆ、縦軸はゲインＧである。実線の曲線６１は第１コンバータ１０の周波数／ゲイン特性、破線の曲線６２は第２コンバータ２０の周波数／ゲイン特性を示している。縦破線６３は第１コンバータ１０の第１スイッチング周波数ｆ１（＝ｆｒ＋Δｆ）の信号、縦破線６４は第２コンバータ２０の第２スイッチング周波数ｆ２（＝ｆｒ−Δｆ）の信号、縦破線６５は基準周波数信号である制御用周波数信号ｆｒ、更に、横破線６６は第１コンバータ１０のゲインＧ１と第２コンバータ２０のゲインＧ２とが同一（即ち、負荷電流分担が同一）であることを示している。
【００６３】
図３に示すように、第１、第２コンバータ１０，２０の第１、第２スイッチング周波数ｆ１，ｆ２が同一（即ち、縦破線６５の制御用周波数信号ｆｒ）の場合は、第１コンバータ１０のゲインＧ１と第２コンバータ２０のゲインＧ２とが異なるため、負荷電流分担が均等でない。そこで、本実施例１では、第１、第２コンバータ１０のゲインＧ１，Ｇ２が同一になるように（横破線６６）、以下のようにして、第１コンバータ１０の第１スイッチング周波数ｆ１（縦破線６３）と第２コンバータ２０の第２スイッチング周波数ｆ２（縦破線６４）とを変化させている。
【００６４】
第１、第２コンバータ１０，２０間にばらつきがある場合、第１コンバータ１０側から制御部４０内の第２演算手段４２へ与えられる第１電流検出値ｉｏ１と、第２コンバータ２０側から制御部４０内の第２演算手段４２へ与えられる第２電流検出値ｉｏ２と、が異なる。第２演算手段４２では、第１電流検出値ｉｏ１から第２電流検出値ｉｏ２を減算して誤差電流値Δｉを求める。この誤差電流値Δｉが、周波数差分演算部４４へ与えられる。
【００６５】
周波数差分演算部４４では、誤差電流値Δｉに対して周波数差分演算を行い、第１、第２コンバータ１０，２０のゲインＧ１，Ｇ２が同一になるような誤差周波数信号Δｆを生成し、第３演算手段４５へ与える。第３演算手段４５において、加算器４５ａにより、制御用周波数信号ｆｒと誤差周波数信号Δｆとが加算され、第１コンバータ１０側の第１周波数制御信号ｆｏ１が生成されてスイッチングパルス生成部４６へ与えられる。更に、減算器４５ｂにより、制御用周波数信号ｆｒから誤差周波数信号Δｆが減算され、第２コンバータ２０側の第２周波数制御信号ｆｏ２が生成されてスイッチングパルス生成部４６へ与えられる。
【００６６】
スイッチングパルス生成部４６では、第１、第２周波数制御信号ｆｏ１，ｆｏ２に対してパルス周波数変調（ＰＦＭ）を行い、第１、第２スイッチング周波数ｆ１，ｆ２をそれぞれ有する第１、第２スイッチングパルスＳ１３ａ〜Ｓ１３ｄ，Ｓ２３ａ〜Ｓ２３をそれぞれ生成し、第１、第２コンバータ１０，２０内のＭＯＳＦＥＴ１３ａ〜１３ｄ，２３ａ〜２３ｄをオン／オフ動作させる。これにより、第１、第２コンバータ１０，２０から出力されるＤＣ電流Ｉｏ１，Ｉｏ２が同一になり、負荷電流分担が均等になる。
【００６７】
（実施例１の効果）
本実施例１の電源装置によれば、次の（１）、（２）のような効果がある。
【００６８】
（１）  第１、第２コンバータ１０，２０からそれぞれ出力されるＤＣ電流Ｉｏ１，Ｉｏ２を検出し、その第１、第２コンバータ１０，２０をそれぞれ制御する第１、第２スイッチング周波数ｆ１，ｆ２に差を生じさせるようにしている。そのため、第１、第２コンバータ１０，２０内における共振回路１４，２４等のばらつきを加味した、第１、第２コンバータ１０，２０の負荷電流分担を均等化できる。これにより、ＤＣ出力電流Ｉｏｕｔが片側のコンバータ１０又は２０に偏ることによる電源装置の寿命の短縮を防止できる。更に、過熱保護動作が働いてしまうことによる電源装置の動作の停止や、電源装置全体の大容量化を阻害する要因を除去でき、信頼性の高い電源装置を実現できる。
【００６９】
（２）  第１、第２コンバータ１０，２０からそれぞれ出力されるＤＣ電流Ｉｏ１，Ｉｏ２を比較し、第１、第２コンバータ１０，２０をそれぞれ制御する第１、第２スイッチング周波数ｆ１，ｆ２を変調して、第１、第２コンバータ１０，２０の負荷電流分担を均等化している。そのため、正確に、第１、第２コンバータ１０，２０の負荷電流分担を均等化できる。更に、第１、第２コンバータ１０，２０からそれぞれ出力されるＤＣ電流Ｉｏ１，Ｉｏ２を検出して比較しているので、検出精度が高く、しかも、比較のための回路構成、或いは比較処理が簡単になる。
【実施例２】
【００７０】
（実施例２の構成）
図１に示す実施例１では、２つの第１、第２コンバータ１０，２０が並列に接続されているが、本発明は、それに限定されず、３つ以上のコンバータが並列に接続された電源装置にも適用できる。
【００７１】
例えば、３つのコンバータが並列に接続された電源装置の例を本実施例２で説明する。
【００７２】
図４は、本発明の実施例２における電源装置の構成を示す概略の回路図であり、実施例１を示す図１の電源装置と共通の要素には共通の符号が付されている。
【００７３】
本実施例２の電源装置では、実施例１と同様の第１、第２コンバータ１０，２０と、第３コンバータ３０と、が並列に接続されている。更に、第１、第２、第３コンバータ１０，２０，３０の第１、第２、第３スイッチング周波数ｆ１，ｆ２，ｆ３をそれぞれ制御するために、実施例１の制御部４０とは機能の異なる制御部４０Ａが設けられている。
【００７４】
第３コンバータ３０は、入力端子１ａ，１ｂに並列に接続された一対の＋側入力端子３１ａ及び−側入力端子３１ｂと、出力端子４ａ，４ｂに並列に接続された一対の＋側出力端子３７ａ及び−側出力端子３７ｂと、を有している。出力端子３７ａ，３７ｂからは、第３ＤＣ電圧Ｖｏ３及び第３ＤＣ電流Ｉｏ３が出力される。入力端子３１ａ，３１ｂと出力端子３７ａ，３７ｂとの間には、第１、第２コンバータ１０，２０と同様の第３コンバータ３０の回路が接続されている。
【００７５】
−側出力端子３７ｂ側には、第３ＤＣ電流Ｉｏ３を検出する第３電流検出手段３８が接続されている。第３電流検出手段３８は、第３ＤＣ電流Ｉｏ３を検出してこのＤＣ電流Ｉｏ３に応じたデジタル信号からなる第３電流検出値ｉｏ３を制御部４０Ａへ出力するものであり、第１コンバータ１０側の第１電流検出手段１８と同一の構成になっている。
【００７６】
本実施例２の制御部４０Ａでは、実施例１と同様の第１演算手段４１及び定電圧制御部４３と、実施例１とは機能の異なる第２演算手段４２Ａ、周波数差分演算部４４Ａ、第３演算手段４５Ａ及びスイッチングパルス生成部４６Ａと、を有している。
【００７７】
第２演算手段４２Ａは、基準電流値算出部４２ａ及び差分演算部４２ｂを有している。基準電流値算出部４２ａは、第１、第２、第３電流検出値ｉｏ１，ｉｏ２，ｉｏ３の平均値を算出して基準電流値ｉｒを求め、この基準電流値ｉｒを差分演算部４２ｂへ出力するものである。差分演算部４２ｂは、第１、第２、第３電流検出値ｉｏ１，ｉｏ２，ｉｏ３と基準電流値ｉｒとの差分演算を行って第１、第２、第３誤差電流値Δｉ１，Δｉ２，Δｉ３を求め、この第１、第２、第３誤差電流値Δｉ１，Δｉ２，Δｉ３を周波数差分演算部４４Ａへ出力するものである。
【００７８】
周波数差分演算部４４Ａは、入力される第１、第２、第３誤差電流値Δｉ１，Δｉ２，Δｉ３に対して周波数差分演算を行い、第１、第２、第３コンバータ１０，２０，３０のゲインＧ１，Ｇ２，Ｇ３が同一になるような第１、第２、第３誤差周波数信号Δｆ１，Δｆ２，Δｆ３を生成し、この第１、第２、第３誤差周波数信号Δｆ１，Δｆ２，Δｆ３を第３演算手段４５Ａへ出力するものである。この周波数差分演算部４４Ａは、例えば、第１、第２、第３誤差電流値Δｉ１，Δｉ２，Δｉ３に対して所定の係数を乗算して第１、第２、第３誤差周波数信号Δｆ１，Δｆ２，Δｆ３を求める演算回路により構成されている。
【００７９】
第３演算手段４５Ａは、定電圧制御部４３から出力される制御用周波数信号ｆｒと第１、第２、第３誤差周波数信号Δｆ１，Δｆ２，Δｆ３とを減算し、第１、第２、第３コンバータ１０，２０，３０の第１、第２、第３スイッチング周波数ｆ１，ｆ２，ｆ３をそれぞれ制御するための第１、第２、第３周波数制御信号ｆｏ１，ｆｏ２，ｆｏ３を生成し、この第１、第２、第３周波数制御信号ｆｏ１，ｆｏ２，ｆｏ３をスイッチングパルス生成部４６Ａへ出力するものである。この第３演算手段４５Ａは、例えば、３つの減算器４５ｃ，４５ｄ，４５ｅにより構成されている。
【００８０】
減算器４５ｃは、制御用周波数信号ｆｒから第１誤差周波数信号Δｆ１を減算して第１周波数制御信号ｆｏ１を生成する機能を有している。減算器４５ｄは、制御用周波数信号ｆｒから第２誤差周波数信号Δｆ２を減算して第２周波数制御信号ｆｏ２を生成する機能を有している。更に、減算器４５ｅは、制御用周波数信号ｆｒから第３誤差周波数信号Δｆ３を減算して第３周波数制御信号ｆｏ３を生成する機能を有している。
【００８１】
スイッチングパルス生成部４６Ａは、入力される第１、第２、第３周波数制御信号ｆｏ１，ｆｏ２，ｆｏ３に対してパルス周波数変調（ＰＦＭ）を行い、第１、第２、第３コンバータ１０，２０，３０内のＭＯＳＦＥＴ１３ａ〜１３ｄ，２３ａ〜２３ｄ，・・・をオン／オフ動作させるための、第１、第２、第３スイッチング周波数ｆ１，ｆ２，ｆ３をそれぞれ有する第１、第２、第３スイッチングパルスＳ１３ａ〜Ｓ１３ｄ，Ｓ２３ａ〜Ｓ２３ｄ，Ｓ３３ａ〜Ｓ３３ｄを生成するものであり、例えば、演算回路及び駆動回路等により構成されている。
その他の構成は、実施例１と同様である。
【００８２】
（実施例２の第１、第２、第３コンバータ間にばらつきがないときの動作）
図４の電源装置内の第１、第２、第３コンバータ１０，２０，３０間にばらつきがない場合、図２中のＬＬＣ共振の通常動作範囲（ａ）における制御部４０Ａの動作は、実施例１と略同様である。
【００８３】
即ち、制御部４０Ａ内において、第１演算手段４１により、出力電圧検出値ｖｏから基準電圧値ｖｒが減算されて誤差電圧値Δｖが求められ、定電圧制御部４３へ与えられる。定電圧制御部４３では、誤差電圧値Δｖを減少させて、ＤＣ出力電圧Ｖｏｕｔが一定の電圧になるような制御用周波数信号ｆｒを生成する。この制御用周波数信号ｆｒが、第３演算手段４５Ａへ与えられる。
【００８４】
一方、制御部４０Ａ内の第２演算手段４２Ａにおいて、差分演算部４２ｂにより、基準電流値算出部４２ａから与えられる基準電流値ｉｒ（＝ｉｏ１＝ｉｏ２＝ｉｏ３）から、第１、第２、第３コンバータ１０，２０，３０側の第１、第２、第３電流検出値ｉｏ１，ｉｏ２，ｉｏ３が減算される。第１、第２、第３コンバータ１０，２０，３０間にばらつきがないので、第１、第２、第３電流検出値ｉｏ１，ｉｏ２，ｉｏ３が同一である。そのため、差分演算部４２ｂから出力される第１、第２、第３誤差電流値Δｉ１，Δｉ２，Δｉ３が零になり、周波数差分演算部４４Ａから出力される第１、第２、第３誤差周波数信号Δｆ１，Δｆ２，Δｆ３も零になる。
【００８５】
第３演算手段４５Ａにおいて、定電圧制御部４３から出力された制御用周波数信号ｆｒがそのまま、減算器４５ｃ，４５ｄ，４５ｅを介して、第１、第２、第３周波数制御信号ｆｏ１，ｆｏ２，ｆｏ３（＝ｆｒ）の形で、スイッチングパルス生成部４６Ａへ与えられる。スイッチングパルス生成部４６Ａでは、第１、第２、第３周波数制御信号ｆｏ１，ｆｏ２，ｆｏ３（＝ｆｒ）に基づき、ＤＣ出力電圧Ｖｏｕｔが一定になるように、ＤＣ出力電圧Ｖｏｕｔが高い場合は、第１、第２、第３スイッチング周波数ｆ１，ｆ２，ｆ３を上げ、ＤＣ出力電圧Ｖｏｕｔが低い場合は、第１、第２、第３スイッチング周波数ｆ１，ｆ２，ｆ３を下げるような第１、第２、第３スイッチングパルスＳ１３ａ〜Ｓ１３ｄ，Ｓ２３ａ〜Ｓ２３ｄ，Ｓ３３ａ〜Ｓ３３ｄをそれぞれ生成し、第１、第２、第３コンバータ１０，２０，３０内のＭＯＳＦＥＴ１３ａ〜１３ｄ，２３ａ〜２３ｄ，・・・をそれぞれオン／オフ動作させる。これにより、ＤＣ出力電圧Ｖｏｕｔが一定の電圧に維持される。
【００８６】
（実施例２の第１、第２、第３コンバータ間にばらつきがあるときの動作）
第１、第２、第３コンバータ１０，２０，３０間にばらつきがある場合、第１、第２、第３コンバータ１０，２０，３０側から制御部４０Ａ内の第２演算手段４２Ａへそれぞれ与えられる第１、第２、第３電流検出値ｉｏ１，ｉｏ２，ｉｏ３がそれぞれ異なる。第２演算手段４２Ａ内の基準電流値算出部４２ａでは、第１、第２、第３電流検出値ｉｏ１，ｉｏ２，ｉｏ３の平均値を算出して基準電流値ｉｒを求め、この基準電流値ｉｒを差分演算部４２ｂへ与える。差分演算部４２ｂは、第１、第２、第３電流検出値ｉｏ１，ｉｏ２，ｉｏ３から基準電流値ｉｒをそれぞれ減算して第１、第２、第３誤差電流値Δｉ１，Δｉ２，Δｉ３を求め、この第１、第２、第３誤差電流値Δｉ１，Δｉ２，Δｉ３を周波数差分演算部４４Ａへ与える。
【００８７】
周波数差分演算部４４Ａは、第１、第２、第３誤差電流値Δｉ１，Δｉ２，Δｉ３に対して周波数差分演算を行い、第１、第２、第３コンバータ１０，２０，３０のゲインＧ１，Ｇ２，Ｇ３が同一になるような第１、第２、第３誤差周波数信号Δｆ１，Δｆ２，Δｆ３をそれぞれ生成し、第３演算手段４５Ａへ与える。第３演算手段４５Ａにおいて、減算器４５ｃにより、制御用周波数信号ｆｒから第１誤差周波数信号Δｆ１が減算されて第１コンバータ１０側の第１周波数制御信号ｆｏ１が生成される。減算器４５ｄにより、制御用周波数信号ｆｒから第２誤差周波数信号Δｆ２が減算されて第２コンバータ２０側の第２周波数制御信号ｆｏ２が生成される。更に、減算器４５ｅにより、制御用周波数信号ｆｒから第３誤差周波数信号Δｆ３が減算されて第３コンバータ３０側の第３周波数制御信号ｆｏ３が生成される。これらの生成された第１、第２、第３周波数制御信号ｆｏ１，ｆｏ２，ｆｏ３は、スイッチングパルス生成部４６Ａへ与えられる。
【００８８】
スイッチングパルス生成部４６Ａでは、第１、第２、第３周波数制御信号ｆｏ１，ｆｏ２，ｆｏ３に対してパルス周波数変調（ＰＦＭ）を行い、第１、第２、第３スイッチング周波数ｆ１，ｆ２，ｆ３をそれぞれ有する第１、第２、第３スイッチングパルスＳ１３ａ〜Ｓ１３ｄ，Ｓ２３ａ〜Ｓ２３ｄ，Ｓ３３ａ〜Ｓ３３ｄを生成し、第１、第２、第３コンバータ１０，２０，３０内のＭＯＳＦＥＴ１３ａ〜１３ｄ，２３ａ〜２３ｄ，・・・をオン／オフ動作させる。これにより、第１、第２、第３コンバータ１０，２０，３０からそれぞれ出力されるＤＣ電流Ｉｏ１，Ｉｏ２，Ｉｏ３が同一になり、負荷電流分担が均等になる。
【００８９】
（実施例２の効果）
本実施例２の電源装置によれば、次の（１）、（２）のような効果がある。
【００９０】
（１）  第１、第２、第３コンバータ１０，２０，３０からそれぞれ出力されるＤＣ電流Ｉｏ１，Ｉｏ２，Ｉｏ３を検出し、その第１、第２、第３コンバータ１０，２０，３０をそれぞれ制御する第１、第２、第３スイッチング周波数ｆ１，ｆ２，ｆ３に差を生じさせるようにしている。そのため、実施例１と同様に、第１、第２、第３コンバータ１０，２０，３０内における共振回路１４，２４，・・・等のばらつきを加味した、第１、第２、第３コンバータ１０，２０，３０の負荷電流分担を均等化できる。これにより、ＤＣ出力電流Ｉｏｕｔが第１、第２、第３コンバータ１０，２０，３０間で偏ることによる電源装置の寿命の短縮を防止できる。更に、過熱保護動作が働いてしまうことによる電源装置の動作の停止や、電源装置全体の大容量化を阻害する要因を除去でき、信頼性の高い電源装置を実現できる。
【００９１】
（２）  第１、第２、第３コンバータ１０，２０，３０からそれぞれ出力されるＤＣ電流Ｉｏ１，Ｉｏ２，Ｉｏ３を比較し、第１、第２、第３コンバータ１０，２０，３０をそれぞれ制御する第１、第２、第３スイッチング周波数ｆ１，ｆ２，ｆ３を変調して、第１、第２、第３コンバータ１０，２０，３０の負荷電流分担を均等化している。そのため、実施例１と同様に、正確に、第１、第２、第３コンバータ１０，２０，３０の負荷電流分担を均等化できる。更に、第１、第２、第３コンバータ１０，２０，３０からそれぞれ出力されるＤＣ電流Ｉｏ１，Ｉｏ２，Ｉｏ３を検出して比較しているので、検出精度が高く、しかも、比較のための回路構成、或いは比較処理が簡単になる。
【００９２】
（変形例）
本発明は、上記実施例１、２に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（１）〜（４）のようなものがある。
【００９３】
（１）  第１、第２、第３コンバータ１０，２０，３０の回路は、図１及び図４の構成に限定されず、種々の変形が可能である。
【００９４】
例えば、図１及び図４中のスイッチング回路１３，２３，・・・において、ＭＯＳＦＥＴ１３ａ〜１３ｄ，２３ａ〜２３ｄ，・・・に代えて、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等の他のスイッチング素子を用いても良い。スイッチング回路１３，・・・において、２つのＭＯＳＦＥＴ１３ｃ，１３ｄ，・・・に代えて、２つのダイオードを用い、この２つのダイオードを、ダイオード１３ａ１，１３ｂ１，・・・と同じ向きに直列に接続したり、或いは、２つのＭＯＳＦＥＴ１３ａ，１３ｃ，・・・に代えて、２つのダイオードを用い、この２つのダイオードを、ダイオード１３ｂ１，１３ｄ１，・・・と同じ向きに接続しても良い。このような構成に変更しても、実施例１、２と略同様の作用効果を奏することができる。
【００９５】
（２）  第１、第２、第３コンバータ１０，２０，３０は、ＬＬＣ共振型コンバータであるが、周波数変調可能な他のコンバータに変更しても良い。
【００９６】
（３）  図１及び図４中の制御部４０，４０Ａは、他の構成に変更しても良い。例えば、１つのスイッチングパルス生成部４６，４６Ａに代えて、各コンバータ毎の複数のスイッチングパルス生成部を設けても良い。
【００９７】
（４）  図１及び図４の電源装置において、入力端子１ａ，１ｂの入力側に、ＡＣ電源を整流する整流回路を設けて、ＡＣ／ＤＣコンバータに変更することも可能である。又、出力端子４ａ，４ｂ側にインバータを設けて、ＤＣ電力をＡＣ電力に変換した後に負荷へ供給する構成にしても良い。
【符号の説明】
【００９８】
１ａ，１ｂ      入力端子
４ａ，４ｂ      出力端子
１０，２０，３０      第１、第２、第３コンバータ
１３，２３      スイッチング回路
１４，２４      共振回路
１５，２５      トランス
１６，２６      整流平滑回路
１８，２８，３８      電流検出手段
１９      電圧検出手段
４０，４０Ａ      制御部
４１      第１演算手段
４２，４２Ａ      第２演算手段
４２ａ      基準電流値算出部
４２ｂ      差分演算部
４３      定電圧制御部
４４，４４Ａ      周波数差分演算部
４５，４５Ａ      第３演算手段
４５ａ      加算器
４５ｂ，４５ｃ，４５ｄ，４５ｅ      減算器
４６，４６Ａ      スイッチングパルス生成部
【図１】
0006347756.tif 000002
【図２】
0006347756.tif 000003
【図３】
0006347756.tif 000004
【図４】
0006347756.tif 000005