(57)【特許請求の範囲】
【請求項１】
共通のゲート入力端子（１０）に互いに電気的に接続された複数のセル（８，９；２０８，２０９，２１９，２２９，２３９）又は／及び複数のデバイス（４０２ｕｄａ，４０２ｕｄｂ）からなる複数構造を有しゲート電荷の充放電経路の時定数が少なくとも２つの前記構造の間で異なるパワー半導体素子（２ｕｄ；２０２ｕｄ；３０２ｕｄ；４０２ｕｄａ，４０２ｕｄｂ等）を駆動することに応じて負荷（５）を駆動制御する駆動制御部（１５；１１５；５１５）と、
前記パワー半導体素子を通じて前記負荷に流れる電流に対応する値を取得する取得部（１６；１１６）と、を備え、
前記駆動制御部は、前記取得部の取得値に対応して検出される負荷の通電電流が高くなるに従ってスイッチングオフ速度を低速にして前記パワー半導体素子を駆動するものであり、
前記パワー半導体素子のターンオフのタイミングにおいて前記取得部により取得された取得値を次回の前記パワー半導体素子のスイッチングオン期間用に保持する保持部（１７；１１７）を備え、
前記駆動制御部は、前記保持部により保持された取得値に応じて前記パワー半導体素子のスイッチングオン速度を変化させることを特徴とする負荷駆動制御装置。
【請求項２】
前記駆動制御部は、前記複数構造のうちゲート電荷の充放電経路の時定数が最も大きい構造の電流許容量に応じてスイッチングオフ速度を変化させることを特徴とする請求項１記載の負荷駆動制御装置。
【請求項３】
共通のゲート入力端子（１０）に互いに電気的に接続された複数のセル（８，９；２０８，２０９，２１９，２２９，２３９）又は／及び複数のデバイス（４０２ｕｄａ，４０２ｕｄｂ）からなる複数構造を有しゲート電荷の充放電経路の時定数が少なくとも２つの前記構造の間で異なるパワー半導体素子（２ｕｄ；２０２ｕｄ；３０２ｕｄ；４０２ｕｄａ，４０２ｕｄｂ等）を駆動することに応じて負荷（５）を駆動制御する駆動制御部（１５；１１５；５１５）と、
前記パワー半導体素子を通じて前記負荷に流れる電流に対応する値を取得する取得部（１６；１１６）と、を備え、
前記駆動制御部は、前記取得部の取得値に対応して検出される負荷の通電電流が高くなるに従ってスイッチングオフ速度を低速にして前記パワー半導体素子を駆動するものであり、
前記駆動制御部は、前記複数構造のうちゲート電荷の充放電経路の時定数が最も大きい構造の電流許容量に応じてスイッチングオフ速度を変化させることを特徴とする負荷駆動制御装置。
【請求項４】
前記駆動制御部は、前記取得部の取得値に応じて段階的にスイッチングオフ速度を切換えることを特徴とする請求項１から３の何れか一項に記載の負荷駆動制御装置。
【請求項５】
前記複数構造は、互いに同サイズで構成されていることを特徴とする請求項１から４の何れか一項に記載の負荷駆動制御装置。
【請求項６】
前記負荷は、誘導性負荷であることを特徴とする請求項１から５の何れか一項に記載の負荷駆動制御装置。
【請求項７】
前記ゲート電荷の充放電経路のインピーダンスは、ゲート抵抗（１１；１１１；２１１，２２１，２３１，２４１；４１１）又はエミッタ抵抗（３１１）を含むことを特徴とする請求項１から６の何れか一項に記載の負荷駆動制御装置。
【請求項８】
パワー半導体素子（２ｕｄ；２０２ｕｄ；３０２ｕｄ；４０２ｕｄａ、４０２ｕｄｂ等）は共通のゲート入力ノード（１０）に互いに電気的に接続された複数のセル（８，９；２０８，２０９，２１９，２２９，２３９）又は／及び複数のデバイス（４０２ｕｄａ，４０２ｕｄｂ）からなる複数構造を有しゲート電荷の充放電経路の時定数が少なくとも２つの前記セルの間で異なるものであり、
前記パワー半導体素子を通じて負荷に流れる電流に対応する値を取得し、
取得される取得値に応じて検出される負荷の電流が高くなるに従ってスイッチングオフ速度を低速にして前記パワー半導体素子を駆動することに応じて前記負荷を駆動制御するものであり、
前記パワー半導体素子のターンオフのタイミングにおいて前記負荷に流れる電流に対応する値を取得した取得値を次回の前記パワー半導体素子のスイッチングオン期間用に保持し、
保持された取得値に応じて前記パワー半導体素子のスイッチングオン速度を変化させる、ことを特徴とする負荷駆動制御方法。
【請求項９】
前記複数構造のうちゲート電荷の充放電経路の時定数が最も大きい構造の電流許容量に応じてスイッチングオフ速度を変化させることを特徴とする請求項８記載の負荷駆動制御方法。
【請求項１０】
パワー半導体素子（２ｕｄ；２０２ｕｄ；３０２ｕｄ；４０２ｕｄａ、４０２ｕｄｂ等）は共通のゲート入力ノード（１０）に互いに電気的に接続された複数のセル（８，９；２０８，２０９，２１９，２２９，２３９）又は／及び複数のデバイス（４０２ｕｄａ，４０２ｕｄｂ）からなる複数構造を有しゲート電荷の充放電経路の時定数が少なくとも２つの前記セルの間で異なるものであり、
前記パワー半導体素子を通じて負荷に流れる電流に対応する値を取得し、
取得される取得値に応じて検出される負荷の電流が高くなるに従ってスイッチングオフ速度を低速にして前記パワー半導体素子を駆動することに応じて前記負荷を駆動制御するものであり、
前記複数構造のうちゲート電荷の充放電経路の時定数が最も大きい構造の電流許容量に応じてスイッチングオフ速度を変化させることを特徴とする負荷駆動制御方法。
【請求項１１】
前記取得される取得値に応じて段階的にスイッチングオフ速度を切換えることを特徴とする請求項８から１０の何れか一項に記載の負荷駆動制御方法。
【請求項１２】
前記複数構造は、互いに同サイズで構成されていることを特徴とする請求項８から１１の何れか一項に記載の負荷駆動制御方法。
【請求項１３】
前記負荷は、誘導性負荷であることを特徴とする請求項８から１２の何れか一項に記載の負荷駆動制御方法。
【請求項１４】
前記ゲート電荷の充放電経路のインピーダンスは、ゲート抵抗又はエミッタ抵抗を含むことを特徴とする請求項８から１３の何れか一項に記載の負荷駆動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷駆動制御装置および負荷駆動制御方法に関する。
【背景技術】
【０００２】
この種の負荷駆動制御装置としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳトランジスタに代表されるパワー半導体素子を接続して負荷を駆動するものがある。このようなパワー半導体素子は、その半導体構造をミクロ的に観察すると複数のセルが並列接続して構成されている（例えば、特許文献１参照）。特許文献１記載の構成は、第１ゲート電圧駆動型半導体素子と、第１ゲート電圧駆動型半導体素子のゲートに接続された第１ゲートパターンと、第２ゲート電圧駆動型半導体素子と、第２ゲート電圧駆動型半導体素子のゲートに接続された第２ゲートパターンとからなっており、各セルの間のゲートインピーダンスに差を生じさせている。これにより、ターンオフ時の各セルの挙動に不均一を生じさせ、パワー半導体素子のターンオフ時のサージ電圧を低減でき、Ｅoff損失とサージ電圧のトレードオフを改善できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３１９６２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１記載の構成を採用すると、パワー半導体素子がターンオフすると、複数セル（又は／及び複数デバイス）のうちの特定構造に電流が集中しやすくなり、素子劣化を誘発しやすくなることが判明している。
【０００５】
本発明の目的は、駆動時の素子劣化を抑制しつつパワー半導体素子の駆動時の信頼性を向上できるようにした負荷駆動制御装置及び負荷駆動制御方法を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１または３に記載の発明によれば、パワー半導体素子はゲート入力端子に互いに電気的に接続された複数のセル又は／及び複数のデバイスからなる複数構造を有しており、これらの複数構造のゲート容量の充放電経路の時定数が少なくとも２つの構造の間で異なっている。駆動制御部は、このパワー半導体素子を駆動することに応じて負荷を駆動制御する。取得部は、パワー半導体素子を通じて流れる負荷の電流に対応する値を取得し、駆動制御部は、取得部の取得値に対応して検出される負荷の通電電流が高くなるに従ってスイッチングオフ速度を低速にしてパワー半導体素子を駆動する。これにより、複数構造のうち特定構造に電流が集中しにくくなり、駆動時の素子劣化を抑制しつつパワー半導体素子の駆動時の信頼性を向上できる。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態における駆動制御装置を概略的に示す電気的構成図
【図２】車両用インバータ装置の全体構成例を概略的に示す電気的構成図
【図３】（ａ）パワー半導体素子の内部構成例を概略的に示す電気的構成図、（ｂ）スイッチングオフ時の各ノードに流れる電流を概略的に示すタイミングチャート
【図４】各構造の間の電流の違いに応じた負荷電流変化特性を概略的に示す図
【図５】比較例における負荷電流と各構造に流れる電流との相関関係図
【図６】各ノードの信号変化を概略的に示すタイミングチャート
【図７】改善後の負荷電流と各構造に流れる電流との相関関係図
【図８】第２実施形態における駆動制御装置の要部を概略的に示す電気的構成図
【図９】改善後の負荷電流と各構造に流れる電流との相関関係図
【図１０】第３実施形態における複数セルの構造を概略的に示す電気的構成図
【図１１】第４実施形態における複数セルの構造を概略的に示す電気的構成図
【図１２】第５実施形態における複数デバイスの構造を概略的に示す電気的構成図
【図１３】第６実施形態における駆動制御装置の要部を概略的に示す電気的構成図
【図１４】改善後の負荷電流と各構造に流れる電流との相関関係図
【発明を実施するための形態】
【０００８】
以下、負荷駆動制御装置及び負荷駆動制御方法の幾つかの実施形態について図面を参照しながら説明する。以下の説明では、各実施形態で説明した構成と同一又は類似機能を備えた構成について同一符号又は類似符号を付し、第２実施形態以降では必要に応じて説明を省略する。
【０００９】
（第１実施形態）
以下、本発明の第１実施形態について図１〜図７を参照しながら説明する。図２は本実施形態に係る車両用インバータ装置の電気的構成ブロックを概略的に示す図である。本実施形態では、誘導性負荷としての車両用モータのコイルを負荷とし、駆動制御部がパワー半導体素子をオンオフすることで負荷を駆動制御する形態について説明する。
【００１０】
図２に示す車両用インバータ装置１は、パワー半導体素子としてのＩＧＢＴデバイス２ｕｕ、２ｕｄ、２ｖｕ、２ｖｄ、２ｗｕ、２ｗｄを例えば３相ブリッジ接続したインバータ部３と、このインバータ部３の各ＩＧＢＴデバイス２ｕｕ、２ｕｄ、２ｖｕ、２ｖｄ、２ｗｕ、２ｗｄのゲート入力端子のゲート信号を制御する負荷駆動制御装置４ｕｕ、４ｕｄ、４ｖｕ、４ｖｄ、４ｗｕ、４ｗｄとを備え車両用モータ（負荷相当）５を駆動する。ＩＧＢＴデバイス２ｕｕ、２ｕｄ、２ｖｕ、２ｖｄ、２ｗｕ、２ｗｄは、マルチエミッタタイプのデバイスにより構成される。
【００１１】
電子制御装置（ＥＣＵ）６は、車両に備えられた図示しないアクセルセンサにより検出されたアクセル開度からモータに対する要求トルクを算出し、当該要求トルクが得られるようにインバータ部３の各ＩＧＢＴデバイス２ｕｕ、２ｕｄ、２ｖｕ、２ｖｄ、２ｗｕ、２ｗｄのオン／オフ期間を設定する。
【００１２】
電子制御装置６が負荷駆動制御装置４ｕｕ、４ｕｄ、４ｖｕ、４ｖｄ、４ｗｕ、４ｗｄに指令信号を出力すると、負荷駆動制御装置４ｕｕ、４ｕｄ、４ｖｕ、４ｖｄ、４ｗｕ、４ｗｄはこの指令信号に応じてインバータ部３を駆動制御する。インバータ部３は、負荷駆動制御装置４ｕｕ、４ｕｄ、４ｖｕ、４ｖｄ、４ｗｕ、４ｗｄによる駆動制御に基づいて、モータ駆動用電源ＶＢから供給された直流電力を３相交流電力に変換し、変換された３相交流電力によりモータ５を駆動制御する。電源ＶＢには平滑コンデンサ７が並列接続されている。ＩＧＢＴデバイス２ｕｄを詳細に示すと、図１、図３（ａ）に示すように複数セル構造（複数構造相当）により構成される。ここでは、下アーム側の一つのＩＧＢＴデバイス２ｕｄを例に挙げて説明するが、他のＩＧＢＴデバイス２ｕｕ、２ｖｕ、２ｖｄ、２ｗｕ、２ｗｄも同様であるため、他のＩＧＢＴデバイス２ｕｕ、２ｖｕ、２ｖｄ、２ｗｕ、２ｗｄについての制御の詳細説明を省略する。
【００１３】
本実施形態では、図３（ａ）に示すように、ＩＧＢＴデバイス２ｕｄは、第１セル（構造）８と第２セル（構造）９とを備える。第１セル８は、ゲート、コレクタ、エミッタを備えた第１ＩＧＢＴセル８ａ及び第１ダイオードセル８ｂにより構成され、第２セル９は、ゲート、コレクタ、第１及び第２エミッタ（Ｅ１及びＥ２）を備えた第２ＩＧＢＴセル９ａ並びに第２ダイオードセル９ｂにより構成される。第１ＩＧＢＴセル８ａと第２ＩＧＢＴセル９ａとはゲート幅及びゲート長が同サイズ（バラつき含む）であり、入力容量Ｃiss（＝ゲートドレイン間容量Ｃgd＋ゲートソース間容量Ｃgs）が互いに同一特性に設定されたデバイスである。第１セル８と第２セル９のゲート入力端子（ゲート入力ノード相当）１０は互いに共通接続されている。ゲート入力端子１０と第１ＩＧＢＴセル８ａのゲートとの間にはゲート抵抗１１が接続されている。また、ゲート入力端子１０と第２ＩＧＢＴセル９ａのゲートとの間は直接接続されている。第１ＩＧＢＴセル８ａのコレクタと第２ＩＧＢＴセル９ａのコレクタとは共通接続されると共にコレクタ端子１２に接続されている。第１ＩＧＢＴセル８ａのエミッタと第２ＩＧＢＴセル９ａの第１エミッタＥ１とは共通接続されており、エミッタ端子１３に接続されている。第１ダイオードセル８ｂは、アノードが第１ＩＧＢＴセル８ａのエミッタに接続されており、カソードが第１ＩＧＢＴセル８ａのコレクタに接続されている。第２ダイオードセル９ｂは、アノードが第２ＩＧＢＴセル９ａの第１エミッタＥ１に接続されており、カソードが第２ＩＧＢＴセル９ａのコレクタに接続されている。
【００１４】
第２ＩＧＢＴセル９ａの第２エミッタＥ２は、ＩＧＢＴデバイス２ｕｄのセンス端子１４を介して外部に出力されており、負荷駆動制御装置４ｕｄに入力されている。これにより、ＩＧＢＴデバイス２ｕｄは、ゲート電荷の充放電経路の時定数が互いに異なる複数の第１セル８及び第２セル９を備える。言い換えれば、本実施形態においては、ＩＧＢＴデバイス２ｕｄは、例えばゲート入力端子１０からエミッタ端子１３への通電経路のインピーダンス値（抵抗値）が互いに異なる複数の第１セル８及び第２セル９を備える。
【００１５】
＜技術思想の説明＞
以下、本実施形態に係る特徴部分の技術思想を説明する。前述したＩＧＢＴデバイス２ｕｄは、各第１及び第２ＩＧＢＴセル８ａ、９ａの充放電経路のインピーダンスの値を意図的に変化させている。まずこの理由について説明する。ここでは、第１及び第２ＩＧＢＴセル８ａ、９ａのスイッチング処理の挙動についても補足説明する。各第１セル８及び第２セル９が、充放電経路のインピーダンス（ゲート電荷の充放電経路の時定数相当）に差を生じていると、各ＩＧＢＴセル８ａ、９ａのスイッチングオフ時の各ノードの信号変化特性が図３（ｂ）に示すように得られる。
【００１６】
例えば、第１セル８および第２セル９が同一特性であるときには、これらの第１セル８と第２セル９には本来同一のゲート電流が流れることになる。しかし、これらの第１セル８と第２セル９の充放電経路のインピーダンス値に差を生じているときには、ゲート電圧が概ね時間的に一定となる期間（図３（ｂ）のＴ１参照：所謂ミラー期間）中、インピーダンスが異なることに応じて、各セル８、９のミラー電圧に差を生じる。これにより、各セル８、９が同一特性であれば、ミラー期間中に流れるコレクタ電流は、コレクタ電流Ｉｃ２が電流Ｉｃ１より多く流れるため、下記の（１−１）式、（１−２）式が成立する。また、負荷電流Ｉｒとすると、（１−３）式が成立する。
【００１７】
【数１】
0006350301.tif 000002
ここでサージ電圧Ｖｓｕについて検討する。サージ電圧Ｖｓｕは、コレクタ電流の合計値Ｉｃの時間変化量ｄＩｃ／ｄｔ、及び、モータ５の配線などのインダクタンス値Ｌを乗じた下記（２）式により決定される。
【００１８】
【数２】
0006350301.tif 000003
一般に、コレクタ電流Ｉｃの時間変化量ｄＩｃ／ｄｔは、次の（３）式で決定される。
【００１９】
【数３】
0006350301.tif 000004
第１セル８及び第２セル９の合計コレクタ電流Ｉｃの時間変化量ｄＩｃ／ｄｔは、第１セル８の電流値Ｉｃ１の時間変化量ｄＩｃ１／ｄｔと、第２セル９の電流値Ｉｃ２の時間変化量ｄＩｃ２／ｄｔとの和となるため、次の（４）式により決定される。
【００２０】
【数４】
0006350301.tif 000005
ここで第１セル８及び第２セル９のゲート入力端子１０が共通接続されており、第１セル８及び第２セル９が互いに同一特性であるときにはＩｇ１＝Ｉｇ２と仮定できる。このため、次の（５）式のように展開できる。
【００２１】
【数５】
0006350301.tif 000006
さて、Ｉｃ１＋Ｉｃ２＝所定値（例えば１０［ｍＡ］）とした条件下において、｜Ｉｃ１−Ｉｃ２｜を横軸とし、ｓｑｒｔ（Ｉｃ１）＋ｓｑｒｔ（Ｉｃ２）（ｓｑｒｔはルートを示す）を縦軸としたグラフを図４に示す。図４の縦軸、横軸共にリニアメモリである。電流Ｉｃ１と電流Ｉｃ２とで差があるほど、ｓｑｒｔ（Ｉｃ１）＋ｓｑｒｔ（Ｉｃ２）が小さくなることがわかる。つまり、コレクタ電流Ｉｃ１とＩｃ２とで差を生じさせるように、ゲート電荷の充放電経路のインピーダンスに差を生じさせると、コレクタ電流の合計値Ｉｃの時間変化量ｄＩｃ／ｄｔを小さくできる。
【００２２】
サージ電圧Ｖｓｕは、（２）式に示すように時間変化量ｄＩｃ／ｄｔに比例するため、時間変化量ｄＩｃ／ｄｔを小さくすればサージ電圧Ｖｓｕも小さくできる。この結果、コレクタエミッタ間電圧Ｖｃｅの時間変化量ｄＶｃｅ／ｄｔを変更することなくサージ電圧Ｖｓｕを低減できるので、ターンオフ損失Ｅｏｆｆとサージ電圧Ｖｓｕの両特性のトレードオフ効果を改善できる。また、第１セル８と第２セル９のコレクタ電流の差｜Ｉｃ１−Ｉｃ２｜が大きいほど、ターンオフ損失Ｅｏｆｆとサージ電圧Ｖｓｕの両特性のトレードオフ改善効果を高くできる。したがって、本実施形態では、ゲート電荷の充放電経路のインピーダンスをセル８、９毎に変化させる構造を採用している。
【００２３】
図５には、各セル８、９に流れる電流と負荷電流の関係を概略的に示している。特性Ａ１は第１セル８に流れる電流を示し、特性Ａ２は第２セル９に流れる電流を示す。特性Ｂは参考例として示すもので、各セル８、９のゲート容量の充放電経路のインピーダンスが共にＲ＝０Ω（すなわちゲート抵抗１１の抵抗値が０）であり、各セル８、９の充放電経路のインピーダンス値の差がバラつき以外に概ね存在しない場合の特性を示している。ここで、これらの特性Ａ１、Ａ２、Ｂに示すように、第１セル８に流れる電流特性Ａ１は、インピーダンスに差が存在しない構成の特性Ｂに比較すれば大きくなり、第２セル９に流れる電流特性Ａ２は特性Ｂに比較して小さくなる。
【００２４】
インピーダンスに差が存在しない構成と同様に、第１セル８の許容電流値を設計しようとすると、負荷電流が所定電流Ｉｗより低く動作する動作領域Ｒ１では、第１セル８に電流集中したとしても電流許容値Ｉｗｈを超えることはない。しかし、負荷電流が所定電流Ｉｗより高く動作する動作領域Ｒ２では電流許容値Ｉｗｈを超えてしまうことになる。電流許容値Ｉｗｈを上げるためには、第１セル８のサイズを大きくしなければならず、パワー半導体素子の大型化を招いてしまう。
【００２５】
発明者らが検討した結果、パワー半導体素子についてスイッチング速度を遅くする低速駆動を行うと、高速駆動を行う場合に比較して、特定の第１セル８への電流集中が緩和されることになることが見出されている。この点に着目すれば、負荷電流が小さいときには高速駆動を行い、負荷電流が大きいときに低速駆動とするようにスイッチング速度を変化させることが望ましい。この制御を行うことで、ターンオフ損失Ｅｏｆｆおよびサージ電圧Ｖｓｕの耐特性のトレードオフを改善できると共に、特定の第１セル８への電流集中に伴う素子劣化を抑制できるようになる。
【００２６】
すなわち、第１セル８と第２セル９とのコレクタ電流Ｉｃ１、Ｉｃ２は、それぞれ（１−１）式、（１−２）式により定められるが、低速駆動の場合には高速駆動に比較してゲート電流の値が低くなるため、ゲート抵抗１１による電圧降下が小さくなる。したがって、（１−１）式の抵抗Ｒに依存する第３項Ｉｇ１・Ｒ／２の影響が小さくなり、この結果、第１セル８及び第２セル９間のコレクタ電流差｜Ｉｃ１−Ｉｃ２｜は小さくなる。
【００２７】
＜実施例＞
以下、前述した技術思想に基づく実施例について説明する。図１に示すように、負荷駆動制御装置４ｕｄは、電源端子及びグランドＧ間に電源電圧Ｖｃｃが与えられることでＩＧＢＴデバイス２ｕｄを駆動するように構成され、ＩＧＢＴデバイス２ｕｄのゲート入力端子１０に制御信号を入力させる。この負荷駆動制御装置４ｕｄは、機能的には、駆動制御部１５と、取得部１６と、保持部１７と、を備える。取得部１６は、例えばセンス抵抗１８、コンパレータ１９、閾値電圧生成部２０により構成される。センス抵抗１８は、第２セル９の第２エミッタＥ２とグランドＧとの間に接続されている。このセンス抵抗１８には、ＩＧＢＴデバイス２ｕｄのセンス端子１４を通じて、ＩＧＢＴデバイス２ｕｄのコレクタ端子１２−第１エミッタＥ１間に流れる電流に対応（例えば比例）した電流が流れる。コンパレータ１９は、このセンス抵抗１８に印加されるセンス電圧Ｖｓと、閾値電圧生成部２０が生成する閾値電圧Ｖｔとを比較し、例えばセンス電圧Ｖｓが閾値電圧Ｖｔより高くなればＨレベルを出力し、センス電圧Ｖｓが閾値電圧Ｖｔ以下となればＬレベルを出力することでコンパレータ１９の比較結果を保持部１７に出力する。保持部１７は、例えばＤフリップフロップにより構成され、取得部１６の取得値（コンパレータ１９の比較結果）を、ＥＣＵ６からの指令信号のレベルが「Ｈ」レベルに切り替わったときに保持する。
【００２８】
駆動制御部１５は、保持部１７に保持された取得部１６の取得値に応じて、ＩＧＢＴデバイス２ｕｄのゲート入力端子１０に入力させるゲート信号を調整制御する。駆動制御部１５は、例えば、ＯＲゲート２１、ＮＡＮＤゲート２２、ＮＯＲゲート２３、ＡＮＤゲート２４、プリインバータ２５、２６を組み合わせて構成されている。
【００２９】
プリインバータ２５は、Ｐチャネル型のＭＯＳトランジスタ（以下ＰＭＯＳトランジスタ）２７、Ｎチャネル型のＭＯＳトランジスタ（以下ＮＭＯＳトランジスタ）２８を備え、これらのＰＭＯＳトランジスタ２７及びＮＭＯＳトランジスタ２８のドレイン間に複数の抵抗２９、３０を挟んで構成されている。
【００３０】
プリインバータ２６は、Ｐチャネル型のＭＯＳトランジスタ（以下ＰＭＯＳトランジスタ）３１、Ｎチャネル型のＭＯＳトランジスタ（以下ＮＭＯＳトランジスタ）３２を備え、これらのＰＭＯＳトランジスタ３１及びＮＭＯＳトランジスタ３２のドレイン間に複数の抵抗３３、３４を挟んで構成されている。
【００３１】
ＰＭＯＳトランジスタ２７のドレインとゲート入力端子１０との間には抵抗２９が接続されており、ＰＭＯＳトランジスタ３１のドレインとゲート入力端子１０との間には抵抗３３が接続されている。これらの抵抗２９、３３は、ＩＧＢＴデバイス２ｕｄをターンオンするときのスイッチングオン速度を調整するための抵抗であり、互いに異なる抵抗値（例えば、１〜数［ｋΩ］程度）に設定されている。ここでは、抵抗２９の抵抗値が、抵抗３３の抵抗値よりも小さい場合を例に挙げて説明する。
【００３２】
また、ＮＭＯＳトランジスタ２８のドレインとゲート入力端子１０との間には抵抗３０が接続されており、ＮＭＯＳトランジスタ３２のドレインとゲート入力端子１０との間には抵抗３４が接続されている。これらの抵抗３０、３４は、ＩＧＢＴデバイス２ｕｄをターンオフするときのスイッチングオフ速度を調整するための抵抗であり互いに異なる抵抗値（例えば、１〜数［ｋΩ］程度）に設定されている。ここでは、抵抗３０の抵抗値が、抵抗３４の抵抗値よりも小さい場合を例に挙げて説明する。
【００３３】
ＰＭＯＳトランジスタ２７とＮＭＯＳトランジスタ２８は何れか一方がオンするときには他方がオフする。ＰＭＯＳトランジスタ３１とＮＭＯＳトランジスタ３２は何れか一方がオンするときには他方がオフする。ＮＭＯＳトランジスタ２８、３２もまた何れか一方がオンするときには他方がオフする。ＰＭＯＳトランジスタ２７、３１もまた何れか一方がオンするときには他方がオフする。これらの条件を満たすように論理ゲート２１〜２４により論理が組まれている。図１に図示したような各論理ゲート２１〜２４の組み合わせでも良いが、他種類の論理ゲートのトポロジを用いて構成しても良い。
【００３４】
上記構成の作用について説明する。図６に信号の時間的変化をタイミングチャートにより概略的に示している。ここでは、下アーム側のＩＧＢＴデバイス２ｕｄをオンオフする場合の動作について説明するが、他のＩＧＢＴデバイス２ｕｕ、２ｖｕ、２ｖｄ、２ｗｕ、２ｗｄをオンオフする場合でも同様であり、その説明を省略する。電子制御装置６は、指令信号としてオン指令信号「Ｌ」又はオフ指令信号「Ｈ」を負荷駆動制御装置４ｕｄに出力する。負荷駆動制御装置４ｕｄの駆動制御部１５は、この入力された指令信号に応じてＩＧＢＴデバイス２ｕｄをオンオフさせる。
【００３５】
例えば、ＩＧＢＴデバイス２ｕｄがオフ状態となっていることを前提として通常動作を説明する。ＩＧＢＴデバイス２ｕｄがオフ状態になっていると、ＩＧＢＴデバイス２ｕｄにはコレクタ電流が流れない。するとセンス抵抗１８には電流が流れないため、コンパレータ１９はＬレベルを出力する。負荷駆動制御装置４ｕｄの入力端子には、オフ指令信号「Ｈ」が入力されており、保持部１７のＱ出力は「Ｌ」であるため、ＯＲゲート２１の出力は「Ｈ」、ＮＡＮＤゲート２２の出力は「Ｈ」、ＮＯＲゲート２３の出力は「Ｈ」、ＡＮＤゲート２４の出力は「Ｌ」となる。したがって、グランドＧ側に接続されたＭＯＳトランジスタ２８がオンすると共に、他のＭＯＳトランジスタ２７、３１、３２がオフするため、ＩＧＢＴデバイス２ｕｄのゲートは抵抗３０及びＭＯＳトランジスタ２８を通じてグランドＧの電位（０）に保持される。
【００３６】
例えば、電子制御装置６が、オフ状態となっているＩＧＢＴデバイス２ｕｄをターンオンするときには、指令信号としてオン指令信号「Ｌ」を出力する。駆動制御部１５がこのオン指令信号「Ｌ」を入力すると、ＮＯＲゲート２３の出力は「Ｈ」から「Ｌ」に遷移し、ＯＲゲート２１の出力は「Ｈ」から「Ｌ」に遷移する。このため、ＭＯＳトランジスタ２８がターンオフし、ＭＯＳトランジスタ２７がターンオンする。この結果、ＩＧＢＴデバイス２ｕｄのゲート入力端子１０を通じて当該ＩＧＢＴデバイス２ｕｄの各セル８、９のゲートに電荷を充電させることができる。この結果、ＩＧＢＴデバイス２ｕｄがターンオンし、コレクタ電流の合計値Ｉｃは所定値まで増加し、コレクタ電圧Ｖｃは概ね０まで低下する。
【００３７】
逆に、電子制御装置６が、オン状態となっているＩＧＢＴデバイス２ｕｄをターンオフするときには、指令信号としてオフ指令信号「Ｈ」を出力する。駆動制御部１５がこのオフ指令信号「Ｈ」を入力すると、セル８、９に蓄積されたゲート電荷を放電させる。このとき、駆動制御部１５は、モータ５の通電電流の大小に応じてゲート電荷の放電速度、すなわちＩＧＢＴデバイス２ｕｄのスイッチングオフ速度を変化させながらゲート電荷を放電させる。
【００３８】
例えば、取得部１６が、モータ５の通電電流を所定電流値以下として取得した場合には、駆動制御部１５は、当該駆動制御部１５内の放電用抵抗の抵抗値を比較的小さくして放電するように切換える。モータ５の通電電流が所定電流値よりも小さいときには、ＩＧＢＴデバイス２ｕｄのエミッタ電流も小さくなる。このため、センス抵抗１８のセンス電圧Ｖｓが閾値電圧生成部２０の出力電圧を超えないため、コンパレータ１９の出力は「Ｌ」のまま維持される。したがって、前述したように、グランドＧ側のＭＯＳトランジスタ２８がオンし、他のＭＯＳトランジスタ２７、３１、３２はオフするため、ＩＧＢＴデバイス２ｕｄのゲート電荷は抵抗３０を通じて放電される。この場合、ＩＧＢＴデバイス２ｕｄのゲート電荷は、抵抗値が比較的小さい経路（抵抗３０）を通じて放電されることになるため、ＩＧＢＴデバイス２ｕｄを高速スイッチングオフ駆動できる。
【００３９】
他方、例えば、取得部１６がモータ５の通電電流を所定電流値より大きいと取得した場合には、駆動制御部１５は、当該駆動制御部１５内の放電用の抵抗の抵抗値を比較的大きくして放電するように切換える。モータ５の通電電流が所定電流値より大きいときには、ＩＧＢＴデバイス２ｕｄのエミッタ電流も大きくなる。このため、センス抵抗１８のセンス電圧Ｖｓが閾値電圧生成部２０の出力電圧を超えるため、コンパレータ１９の出力は「Ｈ」となる。したがって、保持部１７は、このコンパレータ１９の出力「Ｈ」をオフ指令信号「Ｈ」を入力するタイミングで保持し、この「Ｈ」レベルを各論理ゲート２１〜２４に出力する。この結果、ＯＲゲート２１は「Ｈ」を出力し、ＮＡＮＤゲート２２は「Ｈ」を出力し、ＮＯＲゲート２３は「Ｌ」を出力し、ＡＮＤゲート２４は「Ｈ」を出力する。グランドＧ側のＭＯＳトランジスタ３２がオンし、他のＭＯＳトランジスタ２７、２８、３１はオフするため、ＩＧＢＴデバイス２ｕｄに蓄積されたゲート電荷は抵抗３４を通じて放電される。この場合、ＩＧＢＴデバイス２ｕｄのゲート電荷は比較的抵抗値の大きな経路（抵抗３４）を通じて放電されることになるため、ＩＧＢＴデバイス２ｕｄを低速オフ駆動できる。
【００４０】
その後、さらに電子制御装置６が、オフ状態となっているＩＧＢＴデバイス２ｕｄをターンオンするときには、指令信号としてオン指令信号「Ｌ」を出力する。駆動制御部１５がこのオン指令信号「Ｌ」を入力すると、駆動制御部１５は、モータ５の通電電流の大小に応じてゲート電荷の充電速度、すなわちＩＧＢＴデバイス２ｕｄのスイッチングオン速度を変化させながら当該ＩＧＢＴデバイス２ｕｄをオン制御する。
【００４１】
他方、電子制御装置６がターンオフ指令し、オフ指令信号「Ｈ」が負荷駆動制御装置４ｕｄに入力されたときに、保持部１７はそのＤＦＦのクロック入力端子に「Ｈ」レベルを入力することになるため、コンパレータ１９の出力を保持する。このため、取得部１６が取得した取得結果は、ＩＧＢＴデバイス２ｕｄがオンされている期間中も保持部１７により保持されることになる（図６の期間Ｘ参照）。
【００４２】
オフ指令信号「Ｈ」が負荷駆動制御装置４ｕｄに入力されたときに、取得部１６が負荷の通電電流を所定電流値以下と取得している場合には、駆動制御部１５は、次回のオン指令信号「Ｌ」が入力されたときにも、当該駆動制御部１５内の充電用の抵抗の抵抗値を比較的小さくするように切換える。負荷の通電電流が所定電流値よりも小さいときには、第２セル９のエミッタ電流も小さくなる。このとき、センス抵抗１８のセンス電圧Ｖｓが閾値電圧生成部２０の閾値電圧Ｖｔを超えないため、コンパレータ１９の出力は「Ｌ」となる。この場合、保持部１７は、このコンパレータ１９の出力「Ｌ」を、オフ指令信号「Ｈ」が入力されてから次回のオン指令信号「Ｌ」を入力している間も保持し、この「Ｌ」レベルが各論理ゲート２１〜２４に出力される。この結果、次回のオン指令信号「Ｌ」が入力されると、ＯＲゲート２１は「Ｌ」を出力し、ＮＡＮＤゲート２２は「Ｈ」を出力し、ＮＯＲゲート２３は「Ｌ」を出力し、ＡＮＤゲート２４は「Ｌ」を出力する。電源側のＭＯＳトランジスタ２７がオンし、他のＭＯＳトランジスタ２８、３１、３２はオフするため、ＩＧＢＴデバイス２ｕｄの各第１セル８、第２セル９のゲートには抵抗２９を通じて充電される。この場合、ＩＧＢＴデバイス２ｕｄのゲート電荷はゲート抵抗が小となる通電経路を用いて充電されるため、ＩＧＢＴデバイス２ｕｄを高速オン駆動できる。
【００４３】
他方、オフ指令信号「Ｈ」が入力されたときに、取得部１６が負荷の通電電流を所定電流値より大きいと取得している場合には、駆動制御部１５は、次回のオン指令信号「Ｌ」が入力されたときにも当該駆動制御部１５の中の充電用の抵抗の抵抗値を比較的大きくするように切換える。負荷の通電電流が所定電流値より大きいときには、第２セル９のエミッタ電流も大きくなる。このため、センス抵抗１８のセンス電圧Ｖｓが閾値電圧生成部２０の閾値電圧Ｖｔを超えるため、コンパレータ１９の出力は「Ｈ」となる。保持部１７は、このコンパレータ１９の出力レベル「Ｈ」を、オフ指令信号「Ｈ」が入力されてから次回のオン指令信号「Ｌ」を入力している間も保持し、この「Ｈ」レベルが各論理ゲート２１〜２４に出力される。
【００４４】
この結果、次回のオン指令信号「Ｌ」が入力されると、ＯＲゲート２１は「Ｈ」を出力し、ＮＡＮＤゲート２２は「Ｌ」を出力し、ＮＯＲゲート２３は「Ｌ」を出力し、ＡＮＤゲート２４は「Ｌ」を出力する。電源側のＭＯＳトランジスタ３１がオンし、他のＭＯＳトランジスタ２７、２８、３２はオフするため、ＩＧＢＴデバイス２ｕｄの各第１セル８、第２セル９のゲートは抵抗３３を通じて充電される。この場合、ＩＧＢＴデバイス２ｕｄのゲート電荷はゲート抵抗大の通電経路を用いて充電されることになるため、ＩＧＢＴデバイス２ｕｄを低速オン駆動できる。以上が、ＩＧＢＴデバイス２ｕｄのスイッチング動作説明となるが、負荷電流が小さいときに高速駆動とし、負荷電流が大きいときに低速駆動とするように、スイッチング速度を変化させることができる。
【００４５】
図７は改善後の特性Ａ１ａ、Ａ２ａを示しており、負荷電流に応じた各第１セル８、第２セル９に流れる電流特性を示している。この図７では、負荷電流が所定閾値Ｉｗ２未満となるときにはＩＧＢＴデバイス２ｕｄを高速駆動としており、負荷電流が所定閾値Ｉｗ２以上となるときにはＩＧＢＴデバイス２ｕｄを低速駆動する。このため、図７の特性Ａ１ａに示すように、ゲート抵抗大の第１セル８には電流が比較的大きく流れやすく、図７の特性Ａ２ａに示すように、ゲート抵抗小の第２セル９に流れる電流は比較的小さくなる。
【００４６】
負荷電流が所定閾値Ｉｗ２を超えるときには、駆動制御部１５のゲート抵抗を大きく切換える。電流は、ゲート抵抗大の第１セル８に比較的大きく流れ、第２セル９に比較的小さく流れる傾向は変わらないものの、負荷電流量に応じた電流量の変化勾配を低くすることができる。この結果、第１セル８に流れる電流の最大電流量を抑制できる。ここで、ＩＧＢＴデバイス２ｕｄは、第１セル８のゲート電荷の充放電経路の時定数が最も大きく設定されているため、第１セル８に流れる電流を最大電流許容量Ｉｗｈ未満に抑えるように、負荷電流に応じて駆動制御部１５内の抵抗２９、３０、３３、３４を切換えることが望ましい。すると、第２セル９の素子劣化を極力抑制できる。
【００４７】
本実施形態によれば、駆動制御部１５は、取得部１６の取得値に対応して検出される負荷の通電電流が高くなるに従ってスイッチングオフ速度を低速にしてＩＧＢＴデバイス２ｕｄを駆動する。これにより、特定の第１セル８に電流集中しにくくなり、駆動時の素子劣化を抑制しつつ、素子を駆動する際の信頼性を向上できる。
【００４８】
保持部１７は、ＩＧＢＴデバイス２ｕｄのターンオフのタイミングにおいて、コンパレータ１９の判定結果を次回のスイッチングオン期間用に保持し、駆動制御部１５は、保持部１７により保持されたコンパレータ１９の判定結果に応じて、ＩＧＢＴデバイス２ｕｄのスイッチングオン速度を変化させている。このため、ターンオフタイミングにおける負荷電流の大小に応じて、次回のＩＧＢＴデバイス２ｕｄのスイッチングオン速度について、低速駆動又は高速駆動に切換えることができる。
【００４９】
（第２実施形態）
図８及び図９は第２実施形態の追加説明図を示す。図８は、スイッチング速度の切換を３段階にした場合の回路構成を示す。図８に示すように、負荷駆動制御装置４ｕｄに代わる負荷駆動制御装置１０４ｕｄは、駆動制御部１５に代わる駆動制御部１１５、取得部１６に代わる取得部１１６、保持部１７に代わる保持部１１７を備える。なお、図８には、駆動制御部１１５としてスイッチングオフ用の論理ゲートの構成を示しているが、スイッチングオン駆動用の論理ゲートについては図８への図示を省略している。
【００５０】
図８に示すように、取得部１１６が、複数のコンパレータ１１９ａ、１１９ｂ及び複数の閾値電圧生成部１２０ａ、１２０ｂを備えており、保持部１１７として複数のＤＦＦ１１７ａ、１１７ｂを備えている。
【００５１】
駆動制御部１１５は、複数のＭＯＳトランジスタ１２８〜１３２、１３１ａ、１３２ａ、ＮＯＲゲート１２３、ＡＮＤゲート１２４、１２４ａ、及び、抵抗１２９、１３０、１３３、１３４、１３３ａ、１３４ａ等を図示形態に接続して構成され、保持部１１７（ＤＦＦ１１７ａ、１１７ｂ）の保持結果に応じて、パワー半導体素子２ｕｄのゲート入力端子１０に接続されるゲート抵抗を切換可能になっている。なお、充電時に作用する論理ゲートの構成は図８には省略されている。
【００５２】
コンパレータ１１９ｂに入力される閾値電圧生成部１２０ｂの閾値電圧ＶＴ２は、コンパレータ１１９ａに入力される閾値電圧生成部１２０ａの閾値電圧ＶＴ１より高く設定されている。また、各抵抗１３０、１３４、１３４ａの抵抗値は互いに異なるように設定され、各抵抗１２９、１３３、１３３ａの抵抗値は互いに異なるように設定されている。一例を挙げれば、例えば抵抗１３０の抵抗値＜抵抗１３４の抵抗値＜抵抗１３４ａの抵抗値に設定されており、例えば抵抗１２９の抵抗値＜抵抗１３３の抵抗値＜抵抗１３３ａの抵抗値に設定されている。
【００５３】
具体的な論理ゲートの信号処理説明は省略するが、ＩＧＢＴデバイス２ｕｄのゲート電荷の放電時において、センス抵抗１１８に流れる電流値が第１所定値（センス抵抗１１８の検出電圧の閾値電圧ＶＴ２相当）より高いと抵抗１３０及びＭＯＳトランジスタ１２８を通じて放電され、センス抵抗１１８に流れる電流値が第１所定値と第２所定値（＜第１所定値：センス抵抗１１８の検出電圧の閾値電圧ＶＴ１相当）の間の範囲内のときには、抵抗１３４及びＭＯＳトランジスタ１３２を通じて放電され、センス抵抗１１８に流れる電流値が第２所定値より低いと抵抗１３４ａ及びＭＯＳトランジスタ１３２ａを通じて放電される。
【００５４】
図９はスイッチング速度の切換を３段階にした場合のＩＧＢＴデバイス２ｕｄの電流の負荷電流依存性を概略的に示す。特性Ａ１１は第１セル８に流れる電流を示し、特性Ａ１２は第２セル９に流れる電流を示す。スイッチング速度を多段階に設定することで、負荷電流に応じた電流量を細かく調整することができる。このとき、負荷電流に応じた電流量について電流許容量Ｉｗｈ未満に調整することができ、ターンオフ時の損失とサージ電圧の耐特性のトレードオフを改善することができ、電流集中による素子劣化を抑制できる。図９に示したように、負荷電流が高い場合であっても、第１セル８に流れるコレクタ電流量を電流許容量Ｉｗｈ未満に抑制できる（特性Ａ１１参照）。
【００５５】
またスイッチング速度を３段階以上に多段階切換えする場合、特性Ａ１１、Ａ１２は、２段階切換えする場合の特性Ａ１ａ、Ａ２ａに比較して、負荷電流の所定変化領域Ｒ３における第１セル８と第２セル９との間のコレクタ電流差が大きくなる。これらのコレクタ電流差が大きいほど、ターンオフ時の損失とサージ電圧の耐特性のトレードオフ改善を図ることができるため、３段階以上に段階的に切換えることが望ましいものとなる。
【００５６】
（第３実施形態）
図１０は第３実施形態の追加説明図を示す。この図１０にＩＧＢＴデバイス２ｕｄに対応したＩＧＢＴデバイス２０２ｕｄを示すように、ＩＧＢＴデバイス２０２ｕｄは、その内部セルの並列接続数を５とした多数個の並列接続セル２０８、２０９、２１９、２２９、２３９を備えている。並列接続数は３、４など他の個数としても良い。そして、これらの各セル２０８、２０９、２１９、２２９、２３９の間の充放電経路の時定数（例えばゲート抵抗２１１、２２１、２３１、２４１の抵抗値（インピーダンス値）等）が互いに異なるように構成されている。このような場合、負荷電流に応じて各セル２０８、２０９、２１９、２２９、２３９には互いに異なる電流が流れることになり、前述実施形態で説明した作用効果と同一又は類似の作用効果を奏する。なお、第１実施形態に示したＩＧＢＴデバイス２ｕｄにはセンス端子１４が設けられていたが、本実施形態におけるセンス端子１４に相当する出力は何れかのセル２０８、２０９、２１９、２２９、２３９のエミッタをマルチエミッタとして出力すれば良く図１０には省略している。
【００５７】
（第４実施形態）
図１１は第４実施形態の追加説明図を示す。この図１１にＩＧＢＴデバイス２ｕｄに対応したＩＧＢＴデバイス３０２ｕｄを示すように、ＩＧＢＴデバイス３０２ｕｄは、第１セル３０８及び第２セル３０９を備え、第１セル３０８のエミッタに抵抗３１１を接続して構成されている。
【００５８】
第１実施形態で説明したゲート抵抗１１ではなく、このエミッタ抵抗３１１を用いて充放電経路の時定数に差を生じる場合であっても、第１及び第２セル３０８及び３０９間の充放電経路の時定数（例えばインピーダンス）が互いに異なるように構成されることになる。このような場合であっても、前述実施形態で説明した作用効果と同一又は類似の作用効果を奏する。なお、第１実施形態に示したＩＧＢＴデバイス２ｕｄにはセンス端子１４が設けられていたが、本実施形態におけるセンス端子１４に相当する出力はセル３０９のエミッタをマルチエミッタとして出力すれば良く図１１には省略している。
【００５９】
（第５実施形態）
図１２は第５実施形態の追加説明図を示す。第５実施形態では、パワー半導体素子としてのＩＧＢＴデバイス４０２ｕｄａ、４０２ｕｄｂによる複数構造の充放電経路の時定数が互いに異なる形態を示す。この図１２に示すように、駆動制御部１５は、ＩＧＢＴデバイス４０２ｕｄａ、４０２ｕｄｂを複数（２個）接続している。ここで各ＩＧＢＴデバイス４０２ｕｄａ、４０２ｕｄｂは、それぞれＩＧＢＴ４０９、４０８を、それぞれ１つの半導体パッケージに収容して構成されている。ＩＧＢＴ４０９は、ＩＧＢＴセル９ａ、ダイオードセル９ｂを備え、ＩＧＢＴ４０８は、ＩＧＢＴセル８ａ、ダイオードセル８ｂを備える。そして各ＩＧＢＴデバイス４０２ｕｄａ、４０２ｕｄｂの充放電経路の時定数が互いに異なるように設定されている。例えば、ＩＧＢＴデバイス４０２ｕｄｂのＩＧＢＴ４０８のゲートにはゲート抵抗４１１が接続されており、ＩＧＢＴデバイス４０２ｕｄａのセル４０９のゲートにはゲート抵抗が設けられていない。これにより、各ＩＧＢＴデバイス４０２ｕｄａ、４０２ｕｄｂは、それらのセル４０９、４０８に通電する充放電経路の抵抗値が互いに異なる値に設定されている。そして、ＩＧＢＴ４０９、４０８のコレクタはパッケージ外部で共通接続されており、ＩＧＢＴ４０９の第１エミッタＥ１とＩＧＢＴ４０８のエミッタとがパッケージ外部で共通接続されている。このような実施形態においても、電気的接続は前述実施形態と同様であるため、前述実施形態で説明した作用効果と同一又は類似の作用効果を奏する。
【００６０】
（第６実施形態）
図１３及び図１４は第６実施形態の追加説明図を示す。第６実施形態では、概ね無段階で制御する形態を示す。図１３に示すように、ＩＧＢＴデバイス２ｕｄには、負荷駆動制御装置４ｕｄに代えて負荷駆動制御装置５０４ｕｄが接続されている。負荷駆動制御装置５０４ｕｄは、電源端子及びグランドＧ間に電源電圧Ｖｃｃが与えられることでＩＧＢＴデバイス２ｕｄを駆動するように構成され、駆動制御部５１５、Ａ／Ｄ変換器５５０、選択部５５１、センス抵抗１８を備える。駆動制御部５１５は、ＰＭＯＳトランジスタ２７、ＮＭＯＳトランジスタ２８、抵抗２９の他、スイッチ５５２ａ〜５５２ｍ、抵抗５３０ａ〜５３０ｎ、を図示形態に接続して備える。センス抵抗１８にはＡ／Ｄ変換器５５０が接続されており、Ａ／Ｄ変換器５５０はセンス抵抗１８による検出電圧をＡ／Ｄ変換する。ゲート入力端子１０とグランドＧとの間には、複数の抵抗５３０ａ〜５３０ｎ、及び、Ｎチャネル型のＭＯＳトランジスタ２８のドレイン−ソース間、が直列接続されている。複数の抵抗５３０ａ〜５３０ｎ間の共通接続点とＭＯＳトランジスタ２８のドレインとの間には、それぞれスイッチ５５２ａ〜５５２ｍが構成されている。これらのスイッチ５５２ａ〜５５２ｍの制御端子には選択部５５１が接続されており、選択部５５１は、Ａ／Ｄ変換器５５０のＡ／Ｄ変換結果に応じてスイッチ５５２ａ〜５５２ｍをオンオフ切換可能になっている。
【００６１】
例えば、選択部５５１は、センス抵抗１８の検出電圧が高く検出されることに応じてゲート入力端子１０側に接続されているスイッチ（例えば５５２ａ）をオンし、他のスイッチ（例えば５５２ｂ〜５５２ｍ）をオフする。また、選択部５５１は、センス抵抗１８の検出電圧が低く検出されることに応じて、グランドＧ側に接続されているスイッチ（例えば５５２ｍ）をオンし他のスイッチ（例えば５５２ａ〜５５２ｌ）をオフする。すなわち、センス抵抗１８の検出電圧（∝第２セル９のエミッタ電流）が高ければ高いほど、ＭＯＳトランジスタ２８がオンしたときのゲート入力端子１０及びグランドＧ間における合成抵抗値を大きくすることでスイッチングオフ速度を遅くする。
【００６２】
逆に、第２セル９のエミッタ電流が低ければ、ＭＯＳトランジスタ２８がオンしたときのゲート入力端子１０及びグランドＧ間の合成抵抗値を小さくすることでスイッチングオフ速度を高速化する。これにより、負荷の通電電流が高くなるにしたがってスイッチングオフ速度を低速にしてＩＧＢＴデバイス２ｕｄを駆動できる。
【００６３】
図１４は改善後の特性を示しており、負荷電流に応じた各第１セル８、第２セル９に流れる電流値の特性Ａ５１、Ａ５２を示している。この図１４に示すように、負荷電流が小さいときには、ＩＧＢＴデバイス２ｕｄを高速駆動としているため、ゲート抵抗大の第１セル８には電流が比較的大きく流れやすく、ゲート抵抗小の第２セル９に流れる電流が比較的小さくなる。
【００６４】
負荷電流がある所定値以上となると、選択部５５１はＡ／Ｄ変換器５５０の変換結果に応じて、スイッチ５５２ａ〜５５２ｍのうち何れかのスイッチをオンに選択切替えする。特に選択部５５１は、第２セル９のエミッタ電流が高いときにスイッチングオフ速度を遅くするようにスイッチ５５２ａ〜５５２ｍを選択切替えするため、図１４に示すように、第１セル８に流れる電流の電流許容値Ｉｗｈを超えないようにスイッチングオフ速度を調整できるようになる。このような場合であっても、前述実施形態で説明した作用効果と同一又は類似の作用効果を奏すると共に、概ね無段階で調整することができる。
【００６５】
（他の実施形態）
前述した実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。前述した各実施形態は組み合わせて適用することができる。
パワー半導体素子としては、ＩＧＢＴデバイス２ｕｕ、２ｕｄ、２ｖｕ、２ｖｄ、２ｗｕ、２ｗｄに限らず、ＭＯＳＦＥＴデバイスなどを用いても良い。定電圧駆動で示したが、定電流駆動でも同様の効果を得られる。
【００６６】
ＩＧＢＴの第１セル８、第２セル９などは、互いに同サイズで構成した形態を示したが、互いに異なるサイズで構成しても良い。同サイズで構成すれば整列した配列形態で構成できるためより望ましい。ＩＧＢＴデバイス４０２ｕｄａ、４０２ｕｄｂを複数接続しても、複数のセル８、９を複数接続しても良く、さらにこれらを組み合わせて適用しても良い。負荷としてモータ５を適用した形態を説明したが、他種類の負荷（例えば誘導性負荷）であっても良い。
【符号の説明】
【００６７】
図面中、２ｕｄ、２０２ｕｄ、３０２ｕｄはＩＧＢＴデバイス（パワー半導体素子）、４ｕｕ、４ｕｄ、４ｖｕ、４ｖｄ、４ｗｕ、４ｗｄ、１０４ｕｄ、５０４ｕｄは負荷駆動制御装置、５はモータ（負荷）、８は第１セル（構造）、９は第２セル（構造）、１０はゲート入力端子（ゲート入力ノード）、１５、１１５、５１５は駆動制御部、１６、１１６は取得部、１７、１１７は保持部、２０８、２０９、２１９、２２９、２３９はセル（構造）、４０２ｕｄａ、４０２ｕｄｂはＩＧＢＴデバイス（構造、パワー半導体素子）、を示す。
【図１】
0006350301.tif 000007
【図２】
0006350301.tif 000008
【図３】
0006350301.tif 000009
【図４】
0006350301.tif 000010
【図５】
0006350301.tif 000011
【図６】
0006350301.tif 000012
【図７】
0006350301.tif 000013
【図８】
0006350301.tif 000014
【図９】
0006350301.tif 000015
【図１０】
0006350301.tif 000016
【図１１】
0006350301.tif 000017
【図１２】
0006350301.tif 000018
【図１３】
0006350301.tif 000019
【図１４】
0006350301.tif 000020