(57)【特許請求の範囲】
【請求項１】
ドーパントとして赤燐が添加されて抵抗率０．８ｍΩ・ｃｍ以下となるシリコン単結晶基板に水素ガス雰囲気下において１０５０℃以上、１１５０℃以下の温度で熱処理を６０秒以上施す熱処理工程と、
前記熱処理工程により前記シリコン単結晶基板の表面に形成された欠陥の数を測定する測定工程と、
前記測定工程により得られた前記欠陥の数と、前記シリコン単結晶基板にエピタキシャル層を実際に成長させて発生した積層欠陥の数との比例の相関を取得する取得工程と、
評価対象の前記シリコン単結晶基板に対して前記熱処理工程及び前記測定工程を実施して得られた前記欠陥の数と、前記取得工程で取得した前記相関とに基づいて該シリコン単結晶基板にエピタキシャル層を成長させた場合に発生すると予測される積層欠陥の数を評価する評価工程と、
を備えることを特徴とするシリコン単結晶基板の評価方法。
【請求項２】
前記取得工程では、前記測定工程により得られた前記欠陥の数が異なる複数の前記シリコン単結晶基板を選択し、選択した前記シリコン単結晶基板である第１基板のもとになるインゴットの、前記第１基板の隣接部分から切り出されたシリコン単結晶基板である第２基板に対してエピタキシャル層を成長させ、成長させたエピタキシャル層に発生した積層欠陥の数を取得することで、複数の前記第１基板から得られた前記欠陥の数と、複数の前記第２基板から得られた積層欠陥の数との相関を取得する請求項１に記載のシリコン単結晶基板の評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン単結晶基板の評価方法に関する。
【背景技術】
【０００２】
例えば、モバイル端末に接続して用いる予備電源（モバイル電源）などに使用されるＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の半導体デバイスにエピタキシャルウェーハが使用されている。近年の省電力化等の観点から、このようなエピタキシャルウェーハに使用される基板の抵抗率を極めて低くすることが求められている。
【０００３】
抵抗率が極めて低い、例えば、ｎ型基板（シリコン単結晶基板）のもとになるシリコン単結晶インゴットを育成する場合は、ｎ型ドーパント種の中で揮発性の低い燐（赤燐）をドーパントとして高濃度に添加する。この添加する赤燐を調整することで、シリコン単結晶インゴットから得られるシリコン基板の抵抗率が調整される。添加する赤燐を調整して、例えば、抵抗率が０．８ｍΩ・ｃｍ以下となったシリコン基板にエピタキシャル層を成長すると、エピタキシャル層の成長時にスタッキングフォルト（積層欠陥）が発生し易くなる。このような積層欠陥が発生したエピタキシャルウェーハを用いて半導体デバイスを作製すると、半導体デバイスの特性に悪影響を及ぼす。そのため、半導体デバイスに使用されるエピタキシャルウェーハに生じる積層欠陥の数が一定数以下となるようにエピタキシャルウェーハの品質を管理する必要がある。
【０００４】
エピタキシャルウェーハに発生する積層欠陥の発生源は、インゴットを育成する際に高濃度に赤燐を添加していることから、赤燐に関連した結晶欠陥と推定することができる。エピタキシャルウェーハに用いるシリコン基板は、鏡面研磨が施された状態（ポリッシュトウェーハの状態）であり、このようなシリコン基板の表面から結晶欠陥を検出する装置として、次の欠陥検査装置が広く用いられている。具体的には、ＫＬＡ−Ｔｅｎｃｏｒ社製のＳｕｒｆｓｃａｎ  ＳＰ１、レーザーテック社製のＭＡＧＩＣＳがポリッシュトウェーハ上の結晶欠陥を測定する装置として広く用いられる。しかしながら、これらの装置を使用しても赤燐を添加して抵抗率が０．８ｍΩ・ｃｍ以下となったシリコン基板から結晶欠陥を検出できない。
【０００５】
また、ポリッシュトウェーハ状態のシリコン基板表面を選択エッチングして結晶欠陥等をシリコン基板の表面に顕在化させ、ＬＰＤ（Ｌｉｇｈｔ  Ｐｏｉｎｔ  Ｄｅｆｅｃｔ）密度を測定し、欠陥を検出する方法がある。しかし、赤燐が添加されて抵抗率が０．８ｍΩ・ｃｍ以下となるシリコン基板では、選択エッチング液として一般的なＨＦ（フッ化水素）、硝酸、酢酸系のエッチングを用いても対象の結晶欠陥が顕在化しない。
【０００６】
それ故、エピタキシャルウェーハに積層欠陥を引き起こすと考えられるシリコン基板の結晶欠陥をシリコン基板から直接確認することができない。よって、シリコン基板の結晶欠陥（品質）を評価するには、シリコン基板にエピタキシャル層を成長させてエピタキシャルウェーハに発生する積層欠陥の数を確認する必要があり、非常に不便である。このようにシリコン基板に成長したエピタキシャル層の結晶欠陥を確認することで、シリコン基板の結晶欠陥を検出する方法が、例えば、特許文献１に開示される。
【０００７】
一方、特許文献２には、シリコン基板に熱処理を施すことで、シリコン基板にエピタキシャル層を成長することなく、シリコン基板の結晶欠陥をシリコン基板から直接検出する方法が開示される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２００１／０４８８１０
【特許文献２】特開２００７−０１９２２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献２の方法は、抵抗率が０．８ｍΩ・ｃｍ以下になるように赤燐が添加されたシリコン基板の欠陥を評価するものではない。
【００１０】
本発明の課題は、赤燐が添加されて抵抗率０．８ｍΩ・ｃｍ以下となるシリコン単結晶基板の品質を評価することが可能なシリコン単結晶基板の評価方法を提供することにある。
【課題を解決するための手段及び発明の効果】
【００１１】
本発明のシリコン単結晶基板の評価方法は、
ドーパントとして赤燐が添加されて抵抗率０．８ｍΩ・ｃｍ以下となるシリコン単結晶基板にエッチング作用をもつ雰囲気ガス下において１０５０℃以上の温度で熱処理を３０秒以上施す熱処理工程と、
熱処理工程によりシリコン単結晶基板の表面に形成された欠陥の数に基づきシリコン単結晶基板の品質を評価する評価工程と、
を備えることを特徴とする。
【００１２】
ドーパントとして赤燐が添加されて抵抗率０．８ｍΩ・ｃｍ以下となるシリコン単結晶基板にエピタキシャル層を成長させると、添加した赤燐に起因してエピタキシャル層に積層欠陥が発生し易くなる。この積層欠陥は、エピタキシャル層を成長するシリコン単結晶基板に赤燐が添加されていることから、シリコン単結晶基板中における赤燐に関連した結晶欠陥に起因して発生するものと推定される。また、こうした積層欠陥が発生したエピタキシャルウェーハを半導体デバイスに用いると、デバイス特性に悪影響を与える。そのため、シリコン単結晶基板の時点で、そのシリコン単結晶基板が、将来、エピタキシャルウェーハとなった際に積層欠陥をどの程度有するか（シリコン単結晶基板の品質）を簡易に評価することが望まれる。
【００１３】
そこで、本発明者は、赤燐が添加されて抵抗率０．８ｍΩ・ｃｍ以下となるシリコン単結晶基板において、将来的に積層欠陥を引き起こすと推定される赤燐に関連する結晶欠陥を検出するために試行錯誤した。その結果、シリコン単結晶基板を熱処理する条件により、積層欠陥の発生源とされる欠陥をシリコン単結晶基板の表面に形成できるとの事実を見出した。即ち、赤燐が添加されて抵抗率０．８ｍΩ・ｃｍ以下となるシリコン単結晶基板にエッチング作用をもつ雰囲気ガスにより１０５０℃以上の温度で熱処理を３０秒以上施す。こうすることにより、積層欠陥の発生源とされる欠陥をシリコン単結晶基板の表面に顕在化できる。そのため、この欠陥に基づいてシリコン単結晶基板の品質を簡易に評価することが可能となる。熱処理の時間が３０秒未満であると、シリコン単結晶基板に形成される欠陥の数にばらつきが生じるため、熱処理を３０秒以上実施することで、積層欠陥の発生源とされる欠陥を適切に形成することが可能となる。
【００１４】
更に、本発明者は、シリコン単結晶基板に欠陥を生じさせる熱処理条件をもとに鋭意検討を重ねた。その結果、上記熱処理によりシリコン単結晶基板に形成される欠陥の数と、そのシリコン単結晶基板にエピタキシャル層を成長することで形成される積層欠陥の数とが線形の相関を有するとの結論に到達した。
【００１５】
よって、上記の熱処理を施したシリコン単結晶基板に形成される欠陥に基づき、そのシリコン単結晶基板にエピタキシャル層を成長させた場合に発生すると予測される積層欠陥の数を取得できる。即ち、シリコン単結晶基板の品質として、当該シリコン単結晶基板にエピタキシャル層を成長させた場合に発生すると予測される積層欠陥の数を評価することが可能となる。
【００１６】
なお、本発明の実施態様では、熱処理工程は、熱処理を６０秒以上実施する。熱処理を６０秒以上実施すると、シリコン単結晶基板に形成される欠陥の数を安定させるのに効果的である。
【図面の簡単な説明】
【００１７】
【図１】実施例と比較例の熱処理によりシリコン単結晶基板の表面に形成された欠陥の数と、実施例と比較例のエピタキシャル成長によりシリコン単結晶基板にエピタキシャル層を成長することで形成される積層欠陥の数を示すグラフ。
【図２】熱処理によりシリコン単結晶基板の表面に形成された欠陥の数とシリコン単結晶基板にエピタキシャル層を成長することで形成された積層欠陥の数との相関を示すグラフ。
【発明を実施するための形態】
【００１８】
以下、ドーパントとして赤燐が添加されて抵抗率０．８ｍΩ・ｃｍ以下となるシリコン単結晶基板の品質を評価する本発明の評価方法の一例を説明する。本実施例では、シリコン単結晶基板の品質を評価するために周知の熱処理装置及び欠陥検査装置を用いる。
【００１９】
周知の熱処理装置としては、シリコン単結晶基板を熱処理する熱処理炉を備える。熱処理時には、例えば、水素ガス、アルゴンガス又はこれらの混合ガスで熱処理炉内が置換され、熱処理炉内は、例えば、１０５０℃以上、１１５０℃以下に加熱される。
【００２０】
また、周知の欠陥検査装置としては、シリコン単結晶基板の表面に形成される欠陥を検出する装置として、例えば、ＫＬＡ−Ｔｅｎｃｏｒ社製のＳｕｒｆｓｃａｎ  ＳＰ１、又はレーザーテック社製のＭＡＧＩＣＳ等が用いられる。
【００２１】
上記の熱処理装置及び欠陥検査装置を用いて、ドーパントとして赤燐が添加されて抵抗率０．８ｍΩ・ｃｍ以下となるシリコン単結晶基板の品質を評価する。
【００２２】
先ず、品質を評価するためのシリコン単結晶基板を作製する。例えば、石英るつぼに多結晶シリコンと抵抗率を調整するための赤燐を入れて溶融させた溶融液の液面に種結晶シリコン棒を漬けて引き上げ、シリコン単結晶インゴットを作製する。次に、作製したシリコン単結晶インゴットを所定の厚さに切り出し、切り出したウェーハに粗研磨、エッチング、研磨等を施して表面に鏡面加工がされた状態（ポリッシュトウェーハの状態）のシリコン単結晶基板を複数、作製する。このシリコン単結晶基板は、シリコン単結晶インゴットの作製時にドーパントとして添加した赤燐により抵抗率が０．８ｍΩ・ｃｍ以下となるように調整される。以下、赤燐が添加されて抵抗率が０．８ｍΩ・ｃｍ以下に調整されたシリコン単結晶基板を基板Ｗとする。なお、基板Ｗのもとになるシリコン単結晶インゴットは、上記のＣＺ法に限らず、ＦＺ法など他の方法を採用してもよい。
【００２３】
作製された基板Ｗは、熱処理装置に搬送されて熱処理が施される。基板Ｗが熱処理炉内に搬送されると、炉内を、例えば、１１３０℃で水素ガス雰囲気にし、所定の時間（例えば、６０秒間）、基板Ｗに熱処理を施す。
【００２４】
基板Ｗに熱処理が施されると、水素ガス（雰囲気ガス）が基板Ｗの表面を選択エッチングすることで、基板Ｗの表面に欠陥（ピット）が顕在化する。そして、熱処理された基板Ｗの表面に顕在化した欠陥の数を欠陥検査装置（例えば、ＭＡＧＩＣＳ）により測定する。
【００２５】
次に、このようにして測定した基板Ｗの表面の欠陥の数に基づいて基板Ｗの品質を評価する。本実施例のような基板Ｗにエピタキシャル層を成長すると、基板Ｗに添加した赤燐に起因してエピタキシャル層に積層欠陥が発生し易くなる。このような積層欠陥が発生したエピタキシャルウェーハを半導体デバイスに用いるとデバイス特性に悪影響を与える。そのため、エピタキシャル層を成長する前の基板Ｗの時点において、基板Ｗが、将来、エピタキシャルウェーハとなった際に積層欠陥をどの程度有するかを評価（基板Ｗの品質を評価）する必要がある。
【００２６】
本発明者は、熱処理が施された基板Ｗの表面に形成された欠陥の数から、基板Ｗにエピタキシャル層を成長すると発生する積層欠陥の数を評価するために試行錯誤した。その中で、所定の条件で熱処理が施されて基板Ｗに形成された欠陥の数と、エピタキシャル層の成長時に発生する積層欠陥の数とが比例の相関を有することを見出した。具体的には、エッチング作用を有する雰囲気ガスにより１０５０℃以上の温度で熱処理を３０秒以上施した基板Ｗの表面に形成される欠陥の数と、基板Ｗにエピタキシャル層を成長させることで生じる積層欠陥の数には比例の相関がある。この相関は、例えば、次のようにして決定することができる。
【００２７】
抵抗率が０．８ｍΩ・ｃｍ以下の複数の基板Ｗと、各基板Ｗのもとになる各々同一のインゴットにおける各基板Ｗの隣接部分から切り出した基板Ｗ´の組を用意し、まず用意した複数の基板Ｗに対してエッチング作用を有する雰囲気ガスにより１０５０℃以上の温度で３０秒以上熱処理を施す（各基板Ｗに対して同じ条件で熱処理を施す）。次に、熱処理で各基板Ｗの表面に顕在化した欠陥の数を測定し、測定した欠陥の数が異なる基板Ｗを複数、選択する。例えば、測定した欠陥の数が１０００（個／ウェーハ）前後、２０００（個／ウェーハ）前後、３０００（個／ウェーハ）前後の３つの基板Ｗを選択する。次に選択した３つの基板Ｗと組をなす基板Ｗ´に対して同じ成長条件でエピタキシャル層を成長し、成長したエピタキシャル層に発生した積層欠陥をＭＡＧＩＣＳなどの欠陥検査装置で測定し、積層欠陥の数を取得する。そして、例えば、取得した基板Ｗ´の積層欠陥の数を縦軸、熱処理により基板Ｗの表面に顕在化した欠陥の数を横軸とし、選択した３つの基板Ｗ及びその３つの基板Ｗに対応する基板Ｗ´の組から取得したデータをプロットすることで積層欠陥の数と欠陥の数の相関を取得できる。具体的な相関としては、例えば、下記の実施例で説明する図２のグラフのような相関を取得できる。よって、エッチング作用を有する雰囲気ガスにより１０５０℃以上の温度で熱処理を３０秒以上施した基板Ｗの表面における欠陥の数に基づいて基板Ｗの品質（積層欠陥の数）を評価できる。
【実施例】
【００２８】
以下、実施例と比較例を挙げて本発明を具体的に説明するが、これらは本発明を限定するものではない。
【００２９】
（比較例）
ドーパントとして赤燐が添加されて抵抗率０．８ｍΩ・ｃｍ以下となるポリッシュトウェーハ状態の基板Ｗと各々同一インゴットの隣接部分から切り出した基板Ｗ´の組を複数用意した。まず用意した各基板Ｗに対して熱処理装置で熱処理をそれぞれ施した。具体的には、水素ガス雰囲気下において、１１３０℃、２０秒間の熱処理を各基板Ｗに施した。そして、熱処理後の各基板Ｗの表面の欠陥の数（以下、「欠陥数」とする）を欠陥測定装置（ＭＡＧＩＣＳ）で測定した。各基板Ｗに対応する基板Ｗ´に対しては、別途、同一条件でエピタキシャル層を成長し、エピタキシャル層を成長することで発生した積層欠陥の数を欠陥測定装置（ＭＡＧＩＣＳ）で測定した。
【００３０】
（実施例）
熱処理の時間を２０秒間から６０秒間に代える以外は同一の条件にし、各基板Ｗに熱処理を施した。そして、比較例と同様にして各基板Ｗの表面の欠陥数を測定し、別途、各基板Ｗに対応する基板Ｗ´に対して比較例と同様にエピタキシャル層を成長して積層欠陥の数を測定した。
【００３１】
更に、実施例では、抵抗率が０．８ｍΩ・ｃｍ以下の基板Ｗと各々同一インゴットの隣接部分から切り出した基板Ｗ´の組を複数、用意した。用意した基板Ｗとしては、実施例の熱処理条件で基板Ｗの表面に顕在化する欠陥数が１０００（個／ウェーハ）前後、２０００（個／ウェーハ）前後、３０００（個／ウェーハ）前後となる基板Ｗを用意した。その後、上記の実施例と同様にして基板Ｗの表面の欠陥数と、その欠陥を測定した各基板Ｗに対応する基板Ｗ´にエピタキシャル層を成長することで発生した積層欠陥の数を測定した。そして、基板Ｗの表面に顕在化した欠陥数と、別途、各基板Ｗに対応する基板Ｗ´にエピタキシャル層の成長することで発生した積層欠陥の数との相関を取得した。
【００３２】
図１には、比較例と実施例の熱処理で基板Ｗの表面に形成された欠陥数（横軸の比較例と実施例）と、比較例と実施例で基板Ｗ´に成長させたエピタキシャル層の積層欠陥の数（横軸の積層欠陥の数）が示される。比較例では、基板Ｗの表面の欠陥数が基板Ｗ´に成長させたエピタキシャル層の積層欠陥の数より大幅に小さい値となった。また、比較例では、基板Ｗの表面の欠陥数が測定した試料間でばらつきが大きく、値が安定しなかった。それに対して、実施例では、基板Ｗの表面の欠陥数が基板Ｗ´に成長させたエピタキシャル層の積層欠陥の数に近い値となった。また、実施例では、基板Ｗの表面の欠陥数が測定した試料間でばらつきが小さく、値が同程度に収まり安定した。
【００３３】
図１の比較例のように熱処理の時間が２０秒（３０秒未満）であると、欠陥数がばらつき基板Ｗに安定した数の欠陥を形成できない。そのため、熱処理の時間としては、３０秒以上、好ましくは、図１の実施例のように６０秒以上であると、基板Ｗに安定した数の欠陥を形成できる。
【００３４】
図２には、実施例で、別途、取得した抵抗率が異なる各基板Ｗの表面の欠陥数と、その各基板Ｗに対応する基板Ｗ´にエピタキシャル層を成長することで発生した積層欠陥の数により得られる相関（グラフ）が示される。図２に示すように熱処理後における基板Ｗの表面の欠陥数と基板Ｗ´に成長させたエピタキシャル層の積層欠陥の数には比例の相関がある。よって、この相関から熱処理における基板Ｗの表面の欠陥数から基板Ｗの品質（積層欠陥の数）を評価できる。
【００３５】
以上、本発明の実施例を説明したが、本発明はその具体的な記載に限定されることなく、例示した構成等を技術的に矛盾のない範囲で適宜組み合わせて実施することも可能であるし、またある要素、処理を周知の形態に置き換えて実施することもできる。
【符号の説明】
【００３６】
Ｗ    基板（シリコン単結晶基板）
【図１】
0006369388.tif 000002
【図２】
0006369388.tif 000003