(57)【特許請求の範囲】
【請求項１】
電源線に接続され、内部の容量成分及び抵抗成分の少なくとも一方を変更可能な可変回路と、
前記電源線により供給される電源電圧に重畳されたノイズのうち、第１の周波数成分を有する第１のノイズを通過させるフィルタと、
前記第１のノイズが第１の大きさより大きいか否かを判定する判定回路と、
前記判定回路により前記第１のノイズが第１の大きさより大きいと判定された場合、前記可変回路の前記容量成分及び前記抵抗成分の少なくとも一方を変更する、前記可変回路に接続する制御回路とを有することを特徴とする半導体装置。
【請求項２】
前記第１のノイズを整流及び平滑化し、前記第１のノイズの大きさに応じた出力電圧を出力する平滑回路を有し、
前記判定回路は、前記平滑回路の前記出力電圧と、供給される基準電圧とを比較することによって判定を行うことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記フィルタ、前記判定回路、及び前記制御回路が形成されたチップと、前記チップを搭載するインターポーザとの双方に前記可変回路を設けることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記第１の周波数成分は、前記電源電圧に重畳されたノイズのうち、予め半導体装置におけるジッタ感度特性を求めて決定したジッタに影響を与える周波数成分であることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
電源線により供給される電源電圧に重畳されたノイズのうち、第１の周波数成分を有する第１のノイズをフィルタにより通過させ、
前記第１のノイズが第１の大きさより大きいか否かを判定回路により判定し、
前記第１のノイズが前記第１の大きさより大きいと判定された場合、前記電源線に接続され、内部の容量成分及び抵抗成分の少なくとも一方を変更可能な可変回路の前記容量成分及び前記抵抗成分の少なくとも一方を、前記可変回路に接続する制御回路により変更することを特徴とする半導体装置の制御方法。
【請求項６】
前記制御回路は、前記可変回路の前記容量成分及び前記抵抗成分の少なくとも一方を変更した後に、前記判定回路による判定結果を確認し、前記第１のノイズが前記第１の大きさより大きいと判定された場合、前記可変回路の前記容量成分及び前記抵抗成分の少なくとも一方をさらに変更することを特徴とする請求項５記載の半導体装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の制御方法に関する。
【背景技術】
【０００２】
通信、情報、ストレージ等の大容量のデータ伝送において、データ転送速度の高速化が進んでいる。また、トランジスタの微細化によりチップにおける実装密度が高くなり、消費電流が増加している。伝送速度の高速化や消費電流の増加に伴い、電流ノイズの増加や電圧ノイズの増加が問題になってくる。ＳＥＲＤＥＳ（Serializer/Desirializer）やＤＤＲ（Double Data Rate）インターフェース等に代表される高速シリアル信号は、ジッタが増加すると誤作動等を起こすおそれがあり、電源ノイズに伴って発生するシリアル信号のジッタの増加がシステム品質の劣化を招いてしまう。電源ノイズを抑制する一つの方法として、電源線と接地線（基準電圧線）との間に抵抗を設けることでノイズを低減する技術が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２５８６１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、ノイズを低減するために電源線と接地線（基準電圧線）との間に抵抗を設けると、電源電流が大量に流れてしまい、電源効率が低下してしまう。本発明の目的は、電源効率を維持し、電源ノイズによる品質低下を抑制することができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
半導体装置の一態様は、電源線に接続され、内部の容量成分及び抵抗成分の少なくとも一方を変更可能な可変回路と、電源線により供給される電源電圧に重畳されたノイズのうち、第１の周波数成分を有する第１のノイズを通過させるフィルタと、第１のノイズの大きさを判定する判定回路と、判定回路による判定結果に応じて、可変回路を制御する制御回路とを有する。制御回路は、判定回路により第１のノイズが第１の大きさより大きいと判定された場合、可変回路の容量成分及び抵抗成分の少なくとも一方を変更する。
【発明の効果】
【０００６】
開示の半導体装置は、電源電圧に重畳されたノイズのうちの第１の周波数成分が大きい場合、可変回路の容量成分及び抵抗成分の少なくとも一方を変更することで、第１の周波数成分とは異なる周波数成分のノイズに変更したり、第１の周波数成分のノイズを低減したりすることができ、電源効率を維持しつつ、ノイズによる品質低下を抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１の実施形態における半導体装置の構成例を示す図である。
【図２】第１の実施形態におけるノイズ検出動作を説明するための図である。
【図３】第１の実施形態における可変回路の構成例を示す図である。
【図４】第１の実施形態における可変回路の他の構成例を示す図である。
【図５】第１の実施形態における可変回路の他の構成例を示す図である。
【図６】第１の実施形態によるノイズ成分の変化を示す図である。
【図７】第１の実施形態によるノイズ成分の変化を示す図である。
【図８】本発明の第２の実施形態における半導体装置の構成例を示す図である。
【図９】第２の実施形態における半導体装置の構成を説明するための図である。
【図１０】第２の実施形態における可変回路の構成例を示す図である。
【図１１】第２の実施形態における可変回路の構成例を示す図である。
【図１２】本発明の実施形態によるノイズ対策の全体の流れを示す図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態を図面に基づいて説明する。
半導体装置内の回路の動作電流によって電源ノイズが発生するが、電源ノイズの周波数によって半導体装置内の回路の発生するジッタは変わる。そこで、以下に説明する実施形態では、電源ノイズにおいてジッタに影響を与える（ジッタ感度の高い）周波数成分が大きい場合、ジッタに影響を及ぼさない別の周波数の成分に変換し効果的にジッタ感度の高いノイズ周波数を避けるようにすることで、電源供給網の構成を最適化し半導体装置全体の安定した動作を実現する。
【０００９】
（第１の実施形態）
本発明の第１の実施形態について説明する。
図１は、第１の実施形態における半導体装置（半導体チップ）の構成例を示す図である。半導体装置内にて、ノイズ源となり、かつノイズをもらいたくない回路１１は、電源線ＰＷＡに接続され、電源線ＰＷＡから電力の供給を受けて動作する。回路１１は、例えばトランスミッターやＳＥＲＤＥＳである。電源線ＰＷＡは、電源電圧（理想電源）が供給される、チップに形成されたバンプ等の電源端子１２Ａに接続されている。
【００１０】
バンドパスフィルタ１３は、容量１２を介して電源線ＰＷＡと結合されている。バンドパスフィルタ１３は、電源線ＰＷＡにより供給される電源電圧に重畳された、回路１１等の動作電流によって発生した電源ノイズのうち、ジッタ感度の高い周波数成分を取り出す。ジッタ感度の高い周波数は、事前に設計段階で電源ノイズによって半導体装置内の回路の発生するジッタをシミュレーション等により計算してジッタ感度特性を求めて決定し、決定した周波数成分が通過するようにバンドパスフィルタ１３を形成する。
【００１１】
増幅器１４は、バンドパスフィルタ１３の出力Ｖ１、すなわちバンドパスフィルタ１３を通過した電源ノイズを増幅する。整流器・平滑回路１５は、ダイオード（整流器）１６及び容量（平滑化容量）１７を有する。整流器・平滑回路１５は、増幅器１４の出力、すなわちバンドパスフィルタ１３を通過し増幅器１４により増幅された電源ノイズを整流及び平滑化し、電源ノイズの大きさに応じた出力電圧Ｖｏｕｔを出力する。
【００１２】
図２を参照して、バンドパスフィルタ１３、増幅器１４、及び整流器・平滑回路１５によるノイズ検出動作について説明する。図２において、Ｖｎｏｉｓｅは、電源ノイズが重畳された、バンドパスフィルタ１３への入力波形であり、Ｖ１はバンドパスフィルタ１３の出力波形であり、Ｖｏｕｔは整流器・平滑回路１５の出力波形である。
【００１３】
図２に示す例では、バンドパスフィルタ１３への波形Ｖｎｏｉｓｅは、ｆＨｚ、（１０×ｆ）Ｈｚ、及び（１００×ｆ）Ｈｚの３つの異なる周波数の電源ノイズが重畳されたものを模擬的に示している。これら電源ノイズのうち、（１０×ｆ）Ｈｚの周波数成分がジッタに影響を与える（ジッタ感度の高い）ノイズ成分であり、ｆＨｚ及び（１００×ｆ）Ｈｚの周波数成分はジッタに影響を及ぼさない（ジッタ感度の低い）ノイズ成分であるものとする。
【００１４】
このとき、バンドパスフィルタ１３は、（１０×ｆ）Ｈｚの周波数成分を通過させる周波数特性を持つように形成され、バンドパスフィルタ１３の出力波形Ｖ１は、（１０×ｆ）Ｈｚの周波数成分が取り出され、ｆＨｚ及び（１００×ｆ）Ｈｚの周波数成分が除去された波形となる。そして、バンドパスフィルタ１３の出力波形Ｖ１が整流器・平滑回路１５により整流及び平滑化され、整流器・平滑回路１５の出力波形Ｖｏｕｔは、なだらかに（１０×ｆ）Ｈｚの周波数成分の電源ノイズの大きさに応じたレベルとなる。
【００１５】
コンパレータ（比較器）１８は、バンドパスフィルタ１３を通過したジッタ感度の高い周波数成分の電源ノイズが所定の大きさよりも大きいか否かの判定を行う。コンパレータ（比較器）１８は、整流器・平滑回路１５の出力電圧Ｖｏｕｔと基準電圧回路１９から供給される基準電圧Ｖｒｅｆとを比較して比較結果を出力する。コンパレータ１８は、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより大きい電圧値の場合、すなわちジッタ感度の高い周波数成分の電源ノイズが所定の大きさよりも大きい場合、出力を“Ｈ”（ハイレベル）にする。一方、コンパレータ１８は、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより小さい電圧値の場合、すなわちジッタ感度の高い周波数成分の電源ノイズが所定の大きさよりも小さい場合、出力を“Ｌ”（ローレベル）にする。制御回路２０は、コンパレータ１８の出力に応じた制御信号ＣＴＬを出力する。
【００１６】
可変回路２１は、電源線ＰＷＡに接続され、内部の容量成分（容量値）及び抵抗成分（抵抗値）の少なくとも一方を変更可能な回路である。可変回路２１は、例えば電源（電源端子１２Ａ）の周辺（近傍）に搭載したデカップリング容量又は容量に寄生する抵抗（ＥＳＲ：Equivalent Series Resistance、等価直列抵抗）を有する。可変回路２１は、制御回路２０から出力される制御信号ＣＴＬに応じて、容量成分（容量値）及び抵抗成分（抵抗値）の少なくとも一方が制御される。
【００１７】
本実施形態における半導体装置は、動作電流により発生した電源ノイズのうち、問題となるジッタ感度の高い周波数成分をバンドパスフィルタ１３により取り出し、取り出した電源ノイズが所定の大きさよりも大きいか否かをコンパレータ１８により検知する。取り出した電源ノイズが所定の大きさよりも大きい場合、コンパレータ１８の出力を“Ｈ”にし、制御回路２０からの制御信号ＣＴＬに応じて可変回路２１の容量値及び抵抗値の少なくとも一方を変更する。このようにして、電源線ＰＷＡを含む電源供給網の容量成分又は抵抗成分を変えて共振周波数を変更し、ジッタ感度の高い周波数成分の電源ノイズをジッタ感度の低い周波数成分の電源ノイズに変換したり、ジッタ感度の高い周波数成分の電源ノイズを減衰したりすることができる。
【００１８】
なお、半導体装置内にて、回路２２は、ＰＬＬ（Phase Locked Loop）回路等のノイズ耐力の弱い回路である。回路２２は、電源線ＰＷＢに接続され、電源線ＰＷＢから電力の供給を受けて動作する。電源線ＰＷＢは、電源電圧（理想電源）が供給されるバンプ等の電源端子１２Ｂに接続されている。また、電源線ＰＷＢは、ヒューズ２３を介して電源線ＰＷＡと接続されており、例えば可変回路２１の容量成分や抵抗成分の制御を行っても、ジッタ感度の高い周波数成分の電源ノイズが所定の大きさよりも大きい場合には、ヒューズ２３を切断することにより電源線ＰＷＡと電源線ＰＷＢとの接続を遮断することが可能となっている。
【００１９】
図３は、第１の実施形態における可変回路２１の構成例を示す図である。可変回路２１は、容量１０１、１０６、抵抗（例えばＥＳＲ）１０２、１０３、１０７、１０８、及びスイッチ１０４、１０５、１０９を有する。容量１０１の容量値はＣ１とし、容量１０６の容量値はＣ２とする。抵抗１０２、１０７の抵抗値はＲ１とし、抵抗１０３、１０８の抵抗値はＲ２とする。
【００２０】
容量１０１は、一方の電極が電源線ＰＷＡに接続され、他方の電極が並列接続される抵抗１０２、１０３の一端に接続される。抵抗１０２は、他端が接地線（基準電圧線）に接続され、抵抗１０３は、他端がスイッチ１０４を介して接地線に接続される。容量１０６は、一方の電極がスイッチ１０５を介して電源線ＰＷＡに接続され、他方の電極が並列接続される抵抗１０７、１０８の一端に接続される。抵抗１０７は、他端が接地線に接続され、抵抗１０８は、他端がスイッチ１０９を介して接地線に接続される。
【００２１】
図３に示した可変回路２１のスイッチ１０４、１０５、及び１０９を、制御回路２０からの制御信号ＣＴＬに応じてオン／オフ（導通状態／非導通状態）制御することで、可変回路２１の容量値及び抵抗値が制御される。例えば、初期状態ではスイッチ１０４、１０５、及び１０９をオン（導通状態）とし、この状態でコンパレータ１８の出力が“Ｈ”である場合、すなわちジッタ感度の高い周波数成分の電源ノイズが所定の大きさよりも大きい場合、制御信号ＣＴＬによりスイッチ１０５をオフ（非導通状態）にする。これにより、可変回路２１の容量値が（Ｃ１＋Ｃ２）からＣ１に変更され、電源線ＰＷＡを含む電源供給網における共振周波数を変更する。
【００２２】
また、スイッチ１０５をオフにした状態でコンパレータ１８の出力を再び確認した結果、コンパレータ１８の出力が“Ｈ”である場合、すなわちジッタ感度の高い周波数成分の電源ノイズが所定の大きさよりも大きい場合、制御信号ＣＴＬによりスイッチ１０４、１０９をオフにする。これにより、可変回路２１の抵抗値が（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）からＲ１に変更され、電源線ＰＷＡを含む電源供給網における共振周波数を変更する。
【００２３】
なお、スイッチ１０４、１０５、及び１０９をオンとした初期状態でコンパレータ１８の出力が“Ｌ”である場合、すなわちジッタ感度の高い周波数成分の電源ノイズが所定の大きさよりも小さい場合、制御信号ＣＴＬによる可変回路２１のスイッチ１０４、１０５、及び１０９の制御は実施しない。また、スイッチ１０４、１０５、及び１０９をオフとした状態でコンパレータ１８の出力が“Ｈ”である場合、すなわち可変回路２１に対する制御ではジッタ感度の高い周波数成分の電源ノイズが所定の大きさよりも小さくならない場合には、例えば半導体装置内のノイズ耐力の弱い回路（例えば図１の回路２２）の電源をノイズ源となる回路（例えば図１の回路１１）の電源と分離すればよい。
【００２４】
図３に示した第１の実施形態における可変回路２１は一例であり、これに限定されるものではない。例えば、図４や図５に示すように可変回路２１の容量成分や抵抗成分をより細かく制御できるようにして、電源線ＰＷＡを含む電源供給網における共振周波数の変更を細かく設定できるようにしても良い。
【００２５】
図４は、第１の実施形態における可変回路２１の他の構成例を示す図である。図４に示す可変回路２１は、容量２０１、２０２、２０３、２０４及びスイッチ２０５、２０６、２０７、２０８を有する。容量２０１の容量値はＣとし、容量２０２の容量値は（Ｃ／２）とし、容量２０３の容量値は（Ｃ／４）とし、容量２０４の容量値は（Ｃ／８）とする。図４に示すように容量２０１〜２０４及びスイッチ２０５〜２０８を電源線ＰＷＡ及び接地線に対して接続して容量とスイッチの並列ネットワークを形成し、スイッチ２０５〜２０８のオン／オフ制御を行うことで、可変回路２１の容量値、言い換えれば電源供給網における共振周波数の変更を細かく制御することが可能となる。
【００２６】
図５は、第１の実施形態における可変回路２１の他の構成例を示す図である。図５に示す可変回路２１は、抵抗（例えばＥＳＲ）３０１、３０２、３０３、３０４、スイッチ３０５、３０６、３０７、３０８、及び容量３０９を有する。抵抗３０１の抵抗値はＲとし、抵抗３０２の抵抗値は（Ｒ／２）とし、抵抗３０３の抵抗値は（Ｒ／４）とし、抵抗３０４の抵抗値は（Ｒ／８）とする。図５に示すように容量３０９に直列に接続された抵抗３０１〜３０４及びスイッチ３０５〜３０８を電源線ＰＷＡ及び接地線に対して接続して抵抗とスイッチの並列ネットワークを形成し、スイッチ３０５〜３０８のオン／オフ制御を行うことで、可変回路２１の抵抗値、言い換えれば電源供給網における共振周波数の変更を細かく制御することが可能となる。
【００２７】
図６は、第１の実施形態によるノイズ成分の変化を示す図であり、可変回路２１の容量値を変更したときの例を示している。可変回路２１の容量値を変更する前のノイズ成分４０１は、周波数ｆｑ１１の成分及びジッタ感度が高い周波数ｆｑ１３の成分が大きい。それに対して、可変回路２１の容量値を変更することで電源供給網を最適した後のノイズ成分４０２は、周波数ｆｑ１２の成分が大きくなるものの、ジッタ感度が高い周波数ｆｑ１３の成分が大きく低減される。なお、周波数ｆｑ１２のノイズ成分は、ジッタ感度が低い周波数成分であり、半導体装置の動作に及ぼす影響はない（もしくは非常に小さい）。
【００２８】
また、図７は、第１の実施形態によるノイズ成分の変化を示す図であり、可変回路２１の抵抗値を変更したときの例を示している。可変回路２１の抵抗値を変更する前のノイズ成分５０１は、周波数ｆｑ２１の成分及びジッタ感度が高い周波数ｆｑ２３で大きい。それに対して、可変回路２１の抵抗値を変更することで電源供給網を最適した後のノイズ成分５０２は、周波数ｆｑ２２の成分が増加するが、ジッタ感度が高い周波数ｆｑ２３の成分が大きく低減される。
【００２９】
第１の実施形態によれば、ジッタ感度の高い周波数成分の電源ノイズの検知を行い、検知された電源ノイズの大きさに応じて、電源線ＰＷＡに接続された可変回路２１の容量成分及び抵抗成分の少なくとも一方を制御する。これにより、電源線ＰＷＡを含む電源供給網における容量成分及び抵抗成分の少なくとも一方を変えて共振周波数を変更することによって、ジッタ感度の高い周波数成分の電源ノイズをジッタ感度の低い周波数成分の電源ノイズに変更したり、ジッタ感度の高い周波数成分の電源ノイズを低減したりすることができる。また、ジッタ感度の高い周波数成分の電源ノイズを低減させることで、ノイズによるシリアル信号のジッタの増加を抑制することができる。したがって、電源効率を維持しつつ、電源ノイズによる品質低下を抑制することができる。
【００３０】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図８は、第２の実施形態における半導体装置の構成例を示す図である。図８において、図１に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。第２の実施形態における半導体装置は、前述した第１の実施形態における半導体装置（半導体チップ）が搭載されるパッケージ側にも可変回路３２を設けている。
【００３１】
可変回路３２は、電源線ＰＷＣに接続され、内部の容量成分（容量値）及び抵抗成分（抵抗値）の少なくとも一方を変更可能な回路である。可変回路３２は、例えば容量又は容量に寄生する抵抗（ＥＳＲ、等価直列抵抗）を有する。電源線ＰＷＣは、電源電圧（理想電源）が供給される、パッケージに形成されたボール等の電源端子３１Ａとチップに形成されたバンプ等の電源端子１２Ａとを接続する。また、電源線ＰＷＤは、電源電圧（理想電源）が供給される、パッケージに形成されたボール等の電源端子３１Ｂとチップに形成されたバンプ等の電源端子１２Ｂとを接続する。
【００３２】
可変回路３２は、シリコン（Ｓｉ）インターポーザ上に形成される。Ｓｉインターポーザ上に可変回路３２を形成することで、微細な容量や抵抗（ＥＳＲ）のネットワークを多数形成することができる。また、Ｓｉインターポーザ上に可変回路３２を形成することで、大きな容量を有する可変回路を形成することも可能である。
【００３３】
図９（Ａ）及び図９（Ｂ）に示すように、パッケージ基板６０４にＳｉインターポーザ６０２及びチップ６０１が搭載されてパッケージ６０３が形成される。可変回路３２の容量や抵抗は、例えば図９（Ｃ）に示すようにＳｉインターポーザ６０２においてチップ６０１が搭載される領域（チップ６０１の下部分）の形成エリア６２１に形成される。また、可変回路の３２のスイッチは、Ｓｉインターポーザ６０２においてチップ６０１の搭載後も調整可能なエリア（例えば、形成エリア６２１の周辺のチップ６０１が上方に配置されないエリア６１１）に形成される。
【００３４】
可変回路３２のスイッチは、例えば形成エリア６２１に形成された可変回路３２の容量や抵抗を使用するか否かを制御するためのものである。可変回路３２のスイッチは、例えばレーザーによって切断されるヒューズや、レーザー加熱によりオープン状態にされる形状記憶合金などを用いたビア等である。可変回路３２のスイッチをオン（導通状態）とするか、又はオフ（非導通状態）とするかは、パッケージ基板にＳｉインターポーザ６０２及びチップ６０１を搭載した後、封止する前に試験を行い、その試験結果に基づいて決定される。また、この試験結果は、チップ個別で可変回路３２のスイッチの調整が可能なように、ロット情報と紐付けされている。試験結果を基にスイッチ制御を行うことによって、可変回路３２の容量成分や抵抗成分を調整しインピーダンスを制御する。
【００３５】
図１０は、第２の実施形態における可変回路３２の抵抗（ＥＳＲ）可変回路の構成例を示す図である。図１０に示す抵抗（ＥＳＲ）可変回路は、抵抗（ＥＳＲ）７０１〜７０７及びスイッチ７１１〜７１８を有する。例えば、抵抗７０１の抵抗値はＲとし、抵抗７０２の抵抗値は（Ｒ／２）とし、抵抗７０３の抵抗値は（Ｒ／４）とし、抵抗７０４の抵抗値は（Ｒ／８）とし、抵抗７０５の抵抗値は（Ｒ／１６）とし、抵抗７０６の抵抗値は（Ｒ／３２）とし、抵抗７０７の抵抗値は（Ｒ／６４）とする。
【００３６】
図１０に示すように抵抗７０１〜７０７及びスイッチ７１１〜７１７を１つの抵抗と１つのスイッチとを組にして並列接続するとともに、さらにスイッチ７１８を並列接続して並列ネットワークを形成する。スイッチ７１１〜７１８のオン／オフ制御を行うことで、抵抗（ＥＳＲ）可変回路の抵抗値は調整可能である。例えば、初期状態では、すべてのスイッチ７１１〜７１８をオンとする。試験の結果、抵抗（ＥＳＲ）可変回路が不要であれば、少なくともスイッチ７１８をオンのままとし、スイッチ７１８により短絡する。抵抗（ＥＳＲ）可変回路による抵抗値の調整が必要であれば、スイッチ７１８をオフにし、スイッチ７１１〜７１７を目的とする抵抗値に応じてオン又はオフにする。
【００３７】
図１１は、第２の実施形態における可変回路３２の容量可変回路の構成例を示す図である。図１１に示す容量可変回路は、容量８０１〜８０７及びスイッチ８１１〜８１８を有する。例えば、容量８０１の容量値はＣとし、容量８０２の容量値は２Ｃとし、容量８０３の容量値は４Ｃとし、容量８０４の容量値は８Ｃとし、容量８０５の容量値は１６Ｃとし、容量８０６の容量値は３２Ｃとし、容量８０７の容量値は６４Ｃとする。
【００３８】
図１１に示すように容量８０１〜８０７及びスイッチ８１１〜８１７を１つの容量と１つのスイッチとを組にして並列接続するとともに、さらにスイッチ８１８を並列接続して並列ネットワークを形成する。スイッチ８１１〜８１８のオン／オフ制御を行うことで、容量可変回路の容量値は調整可能である。例えば、初期状態では、すべてのスイッチ８１１〜８１８をオンとする。試験の結果、容量可変回路が不要であれば、少なくともスイッチ８１８をオンのままとし、スイッチ８１８により短絡する。容量可変回路による容量値の調整が必要であれば、スイッチ８１８をオフにし、スイッチ８１１〜８１７を目的とする容量値に応じてオン又はオフにする。
【００３９】
前述した各実施形態によるノイズ対策の全体の流れを図１２に示す。
半導体装置内の回路が動作し、その動作電流によって電源ノイズが発生する（９０１）。動作電流によって発生する電源ノイズのうち、ジッタ感度の高い周波数成分をバンドパスフィルタ１３により取り出す（９０２）。なお、ジッタ感度の高い周波数成分は、設計段階でシミュレーション等によりジッタ感度特性を算出することで予め把握しておき、その周波数成分が通過するようにバンドパスフィルタ１３の周波数特性を設定する。
【００４０】
バンドパスフィルタ１３を通過したノイズは増幅器１４により増幅され、整流器・平滑回路１５のダイオード（整流器）１６に入力される（９０３）。ダイオード（整流器）１６の出力は、整流器・平滑回路１５の容量（平滑化容量）１７によって平滑化され、整流器・平滑回路１５からバンドパスフィルタ１３を通過したノイズの大きさに応じた出力電圧Ｖｏｕｔが出力される。コンパレータ１８は、整流器・平滑回路１５から出力される出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比較する。コンパレータ１８は、出力電圧Ｖｏｕｔが基準電圧Ｖｒｅｆより大きい電圧値であれば、すなわちジッタ感度の高い周波数成分の電源ノイズが所定の大きさよりも大きければ、出力を“Ｈ”にし、そうでなければ出力を“Ｌ”にする（９０４）。なお、バンドパスフィルタ１３を通過したノイズが、増幅器１４により増幅されることにより、コンパレータ１８によるジッタ感度の高い周波数成分の電源ノイズが所定の大きさよりも大きいか否かの判定を、より正確に行うことが可能となる。
【００４１】
コンパレータ１８の出力が“Ｌ”のとき、ジッタ感度の高い周波数成分の電源ノイズが所定の大きさよりも小さいと判定されたことになる。したがって、可変回路２１のスイッチ制御は実施せずに（９０５）、パッケージングの工程を進めて、パッケージ完成後にファイナルテストを実施する（９１０）。
【００４２】
コンパレータ１８の出力が“Ｈ”のとき、チップ内の可変回路２１のスイッチ制御を行って可変回路２１の容量成分や抵抗成分を変更し、電源供給網における共振周波数を変更する（９０６）。電源供給網における共振周波数を変更することにより、ジッタ感度の高い周波数成分の電源ノイズをジッタ感度の低い周波数成分の電源ノイズに変更したり、ジッタ感度の高い周波数成分の電源ノイズを減衰したりさせる。その後、再びコンパレータ１８の出力が“Ｈ”であるか“Ｌ”であるかを確認する（９０７）。
【００４３】
確認の結果、コンパレータ１８の出力が“Ｌ”のとき、可変回路２１のスイッチ制御によって、ジッタ感度の高い周波数成分の電源ノイズが所定の大きさよりも小さくなったと判定されたので、パッケージングの工程を進めて、パッケージ完成後にファイナルテストを実施する（９１０）。
【００４４】
確認の結果、コンパレータ１８の出力が“Ｈ”のままであるとき、パッケージ側での対応に移行する。なお、パッケージ側での対応に移行せずに、チップ内の可変回路２１のスイッチ制御を行って可変回路２１の容量成分や抵抗成分をさらに変更して、電源供給網における共振周波数を変更し（９０６）、再びコンパレータ１８の出力が“Ｈ”であるか“Ｌ”であるかを確認する（９０７）ようにしても良い。また、ノイズ源となる回路に電源を供給する電源線とノイズの影響を受ける（ノイズ耐力が弱い）回路に電源を供給する電源線とが分離可能であれば電源線を分離するようにしても良い。
【００４５】
パッケージ側での対応においては、可変回路３２が形成されたＳｉインターポーザ及びチップをパッケージ基板に搭載した後、封止する前（Ｍｏｌｄ／ＬＩＤ取り付け前）に試験を行う。その試験の結果を基に可変回路３２のスイッチ（ヒューズ等）をオン又はオフして、可変回路３２の容量成分や抵抗成分を調整し電源インピーダンスを制御する（９０８）。可変回路３２の容量成分や抵抗成分を調整し電源インピーダンスを制御した後、パッケージングの工程を進めて、パッケージを完成させる（９０９）。そして、パッケージ完成後にファイナルテストを実施する（９１０）。
【００４６】
なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００４７】
１１、２２  回路
１３  バンドパスフィルタ
１４  増幅器
１５  整流器・平滑回路
１８  コンパレータ
１９  基準電圧回路
２０  制御回路
２１、３２  可変回路
２３  ヒューズ
ＰＷＡ、ＰＷＢ、ＰＷＣ、ＰＷＤ  電源線
１２Ａ、１２Ｂ、３１Ａ、３１Ｂ  電源端子
【図１】
0006347162.tif 000002
【図２】
0006347162.tif 000003
【図３】
0006347162.tif 000004
【図４】
0006347162.tif 000005
【図５】
0006347162.tif 000006
【図６】
0006347162.tif 000007
【図７】
0006347162.tif 000008
【図８】
0006347162.tif 000009
【図９】
0006347162.tif 000010
【図１０】
0006347162.tif 000011
【図１１】
0006347162.tif 000012
【図１２】
0006347162.tif 000013