(57)【特許請求の範囲】
【請求項１】
第１のウェーハのシリコン部分内に第１の電極を形成するステップと、
第２のウェーハを前記第１のウェーハの上部表面の上に位置させるステップと、
前記第２のウェーハの第１の層内に第２の電極を形成するステップであって、前記第２のウェーハの第１の層が前記第１のウェーハの上部表面の上に位置するステップと、
第３の電極を前記第２のウェーハの第２の層内に形成するステップであって、前記第２のウェーハの第２の層が前記第２のウェーハの第１の層の上部表面の上に位置するステップと、
前記第２のウェーハの第２の層および前記第２のウェーハの第１の層を貫いて前記第１の電極と電気的に通じる第１のコンタクトを前記第２の層の上に形成するステップと、
前記第２のウェーハの第２の層を貫いて前記第２の電極と電気的に通じる第２のコンタクトを前記第２のウェーハの第２の層の上に形成するステップと、
前記第３の電極と電気的に通じる第３のコンタクトを前記第２のウェーハの第２の層の上に形成するステップと、
を含むＭＥＭＳデバイスを形成する方法。
【請求項２】
前記第２のウェーハは第１のシリコン・オン・インシュレータ（ＳＯＩ）ウェーハであり、
前記第１の電極上に第１の酸化物層の第１の部分を設けるステップと、
前記第２のウェーハの第１の層上に前記第１の酸化物層の第２の部分を設けるステップと、
前記第１のウェーハおよび前記第２のウェーハを前記第１の酸化物層の前記それぞれの第１および第２の部分において接続し、前記第１の電極および前記第２の電極を電気的に絶縁するステップと、
をさらに含む、請求項１に記載の方法。
【請求項３】
前記第１の電極が第２のシリコン・オン・インシュレータ（ＳＯＩ）ウェーハのシリコン層内に形成され、前記方法は更に、
前記シリコン部分の第１の領域を第１のドーパント型でドープして第１のドープ領域を形成することによって、前記第１のドープ領域が前記第１の電極を形成するステップを含む、請求項１又は２に記載の方法。
【請求項４】
前記第１の電極がシリコン・オン・インシュレータ（ＳＯＩ）ウェーハでないシリコンウェーハのシリコン層内に形成され、前記方法は更に、
前記シリコン部分の第１の領域を第１のドーパント型でドープして第１のドープ領域を形成するステップと、
前記シリコン部分の第２の領域を第２のドーパント型でドープして第２のドープ領域を形成するステップであって、前記第１のドープ領域がＮ＋型ドープ領域であり、前記第２のドープ領域がＰ＋型ドープ領域であるステップと、
を含み、
前記第１のドープ領域が前記第１の電極を形成する、
請求項１に記載の方法。
【請求項５】
前記第１の電極がシリコン・オン・インシュレータ（ＳＯＩ）ウェーハでないシリコンウェーハのシリコン層内に形成され、前記方法は更に、
前記シリコン部分の第１の領域を第１のドーパント型でドープして第１のドープ領域を形成するステップと、
前記シリコン部分の第２の領域を第２のドーパント型でドープして第２のドープ領域を形成するステップと、
前記シリコン部分の第３の領域を第３のドーパント型でドープして第３のドープ領域を形成するステップであって、前記第３のドープ領域が前記第１のドープ領域と前記第２のドープ領域との間に配置され、前記第１のドープ領域がＰ＋型ドープ領域であり、前記第２のドープ領域がＰ型ドープ領域であり、前記第３のドープ領域がＮ−型ドープ領域であるステップと、
をさらに含み、
前記第１のドープ領域が前記第１の電極を形成する、
請求項１に記載の方法。
【請求項６】
前記第１のウェーハが埋め込み酸化物層を含み、前記方法は更に、
前記第１の電極の上部表面上に第１の酸化物層を設けるステップと、
前記第２のウェーハの第１の層内部に機能デバイスを形成するステップと、
前記第２のウェーハの第１の層の上部表面上に第２の酸化物層を設けるステップと、
前記第１の酸化物層および前記第２の酸化物層の第１の部分をパターニングして前記第１のコンタクトの第１の部分を形成するステップと、
前記第１の酸化物層および前記第２の酸化物層の第２の部分、ならびに前記埋め込み酸化物層の一部をパターニングして第４のコンタクトの第１の部分を形成するステップであって、前記第４のコンタクトが前記埋め込み酸化物層の下に位置する基板層と電気的に通じるステップと、
前記第２のウェーハの第１の層および前記第１の酸化物層内に第１のトレンチをエッチングするステップと、
前記エッチングされた第１のトレンチを誘電体材料で充填し、前記第２のウェーハの第１の層内部で前記第１のコンタクトの前記第１の部分および前記第４のコンタクトの前記第１の部分を電気的に絶縁するステップと、
を含む、請求項１〜３のいずれか一項に記載の方法。
【請求項７】
前記第１のコンタクトの前記第１の部分内部の、および前記第４のコンタクトの前記第１の部分内部の前記第２のウェーハの第１の層内に第２のトレンチをエッチングするステップと、
前記第２の酸化物層上に、および前記第２のトレンチ内部に、前記第２のウェーハの第２の層の第１のエピタキシャル部分を形成するステップと、
前記第２の層の前記第１のエピタキシャル部分を貫いて第３のトレンチをエッチングして、前記第１のコンタクトの第２の部分、前記第４のコンタクトの第２の部分、および前記第２のコンタクトの第１の部分を形成するステップと、
前記エッチングされた第３のトレンチを前記誘電体材料で充填し、前記第２のウェーハの第２の層内部で前記第１のコンタクトの前記第２の部分、前記第４のコンタクトの前記第２の部分、および前記第２のコンタクトの前記第１の部分を電気的に絶縁するステップと、
をさらに含む、請求項６に記載の方法。
【請求項８】
前記第１のエピタキシャル部分上に前記第２のウェーハの第２の層の第２のエピタキシャル部分を形成するステップと、
前記第２のエピタキシャル部分および前記第１のエピタキシャル部分内に形成されたガス抜き孔を通して前記機能デバイスをリリースするステップと、
前記第２のエピタキシャル部分上に前記第２のウェーハの第２の層の第３のエピタキシャル部分を形成するステップと、
をさらに含む、請求項７に記載の方法。
【請求項９】
前記第３のエピタキシャル部分および前記第２のエピタキシャル部分内で、および前記エッチングされ充填された第３のトレンチのうちの選択されたトレンチで停止する、第４のトレンチをエッチングするステップであって、前記エッチングされた第４のトレンチが前記第１のコンタクトの第３の部分、前記第４のコンタクトの第３の部分、前記第２のコンタクトの第２の部分、および前記第３のコンタクトの第１の部分を形成するステップと、
前記エッチングされた第４のトレンチを前記誘電体材料で充填し、前記第２の層内部で前記第１のコンタクトの前記第３の部分、前記第４のコンタクトの前記第３の部分、前記第２のコンタクトの前記第２の部分、および前記第３のコンタクトの前記第２のウェーハの第１の部分を電気的に絶縁するステップと、
をさらに含む、請求項８に記載の方法。
【請求項１０】
前記第２のウェーハの第２の層の前記第３のエピタキシャル部分上に不動態層を形成するステップと、
前記不動態層の各部分をパターニングして前記第１のコンタクトの前記第３の部分、前記第４のコンタクトの前記第３の部分、前記第２のコンタクトの前記第２の部分、および前記第３のコンタクトの前記第１の部分に対応する前記第３のエピタキシャル部分の各部分を露出するステップと、
前記パターニングされた不動態層上に金属層を形成するステップと、
前記金属層をパターニングして前記第２のウェーハの第２の層の上の前記第１のコンタクト、前記第２のコンタクト、前記第３のコンタクト、および前記第４のコンタクトを電気的に絶縁するステップと、
をさらに含む、請求項９に記載の方法。
【請求項１１】
前記第１のエピタキシャル部分、前記第２のエピタキシャル部分、および前記第３のエピタキシャル部分をエピタキシャル堆積プロセスによって堆積させる、請求項６〜８のいずれか一項に記載の方法。
【請求項１２】
前記誘電体材料が窒化シリコンを含む、請求項４〜９のいずれか一項に記載の方法。
【請求項１３】
第１のウェーハのシリコン部分内の第１の電極と、
前記第１のウェーハに接し前記第１のウェーハの上部表面の上に位置する第２のウェーハの第１の層内の第２の電極と、
前記第２のウェーハの第１の層の上部表面の上に位置する前記第２のウェーハの第２の層内の第３の電極と、
前記第２のウェーハの第２の層および前記第２のウェーハの第１の層を貫いて前記第１の電極と電気的に通じる前記第２のウェーハの第２の層の上の第１のコンタクトと、
前記第２のウェーハの第２の層を貫いて前記第２の電極と電気的に通じる前記第２のウェーハの第２の層の上の第２のコンタクトと、
前記第３の電極と電気的に通じる前記第２のウェーハの第２の層の上の第３のコンタクトと、
を備える、ＭＥＭＳデバイス。
【請求項１４】
前記第１の電極が前記第１のウェーハのシリコン部分内の第１のドープ領域内に形成され、前記第１のドープ領域が第１のドーパント型を含む、請求項１３に記載のデバイス。
【請求項１５】
前記第１の電極がシリコン・オン・インシュレータ（ＳＯＩ）ウェーハでないシリコンウェーハのシリコン層内に形成されたものであって、前記シリコン層が、
第１のドーパント型のドープされた第１のドープ領域と、
第２のドーパント型のドープされた第２のドープ領域とを含み、
前記第１のドープ領域がＮ＋型ドープ領域であり、前記第２のドープ領域がＰ＋型ドープ領域であり、
前記第１のドープ領域が前記第１の電極を形成する、
請求項１３に記載のデバイス。
【請求項１６】
前記第１の電極がシリコン・オン・インシュレータ（ＳＯＩ）ウェーハでないシリコンウェーハのシリコン層内に形成されたものであって、前記シリコン層が、
第１のドーパント型のドープされた第１のドープ領域と、
第２のドーパント型のドープされた第２のドープ領域と、
第３のドーパント型のドープされた第３のドープ領域とを含み、
前記第３のドープ領域が前記第１のドープ領域と前記第２のドープ領域との間に配置され、前記第１のドープ領域がＰ＋型ドープ領域であり、前記第２のドープ領域がＰ型ドープ領域であり、前記第３のドープ領域がＮ−型ドープ領域であり、
前記第１のドープ領域が前記第１の電極を形成する、
請求項１３に記載のデバイス。
【請求項１７】
前記第２の電極の少なくとも一部が前記第１の電極の上に位置するように設けられ、前記第３の電極の少なくとも一部が前記第２の電極の上に位置するように設けられることを特徴とする、請求項１〜１２のいずれか一項に記載の方法。
【請求項１８】
前記第２の電極の少なくとも一部が前記第１の電極の上に位置するように設けられ、前記第３の電極の少なくとも一部が前記第２の電極の上に位置するように設けられることを特徴とする、請求項１３〜１６のいずれか一項に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１２年８月２１日に出願された米国仮出願第６１／６９１，６６２号の利点を主張する。
[0001]本開示は、容量性微小電気機械システム（ＭＥＭＳ）デバイスに関する。
【背景技術】
【０００２】
[0002]多くの容量性ＭＥＭＳデバイスにとって、デバイス構造の上下に電極を使用することは、デバイスの基本動作に必要であり、またはデバイスの性能を大きく向上させる。電極の１つまたは複数は、典型的には、導電性フィルムの堆積、導電層の電気的絶縁によって、または２つの導電性材料間にスペーサ層を単に追加することによって形成される。
【０００３】
[0003]そうした容量性ＭＥＭＳデバイスの電極構成によって、デバイスが静電力によって適所に固定、保持される閉ループ動作が、またはデバイスの開ループ測定の差動検知が可能となる。しかし、容量性ＭＥＭＳデバイスを生成するために使用される多くの閉じ込め方法では、上部および下部電極の１つまたは両方を任意に配置することができず、そうした面外電極も全く不可能である。
【発明の概要】
【課題を解決するための手段】
【０００４】
[0004]一実施形態によると、ＭＥＭＳデバイスを形成する方法は、シリコン・オン・インシュレータ（ＳＯＩ）ウェーハ内に第１の電極を形成するステップと、ＳＯＩウェーハの上部表面の上に位置する第１の層内に第２の電極を形成するステップと、第１の層の上部表面の上に位置する第２の層内に第３の電極を形成するステップと、第２の層および第１の層を貫いて第１の電極と電気的に通じる第１のコンタクトを第２の層の上に形成するステップと、第２の層を貫いて第２の電極と電気的に通じる第２のコンタクトを第２の層の上に形成するステップと、第３の電極と電気的に通じる第３のコンタクトを第２の層の上に形成するステップとを含む。
【０００５】
[0005]別の実施形態では、ＭＥＭＳデバイスは、シリコン・オン・インシュレータ（ＳＯＩ）ウェーハ内の第１の電極と、ＳＯＩウェーハの上部表面の上に位置する第１の層内の第２の電極と、第１の層の上部表面の上に位置する第２の層内の第３の電極と、第２の層および第１の層を貫いて第１の電極と電気的に通じる第２の層の上の第１のコンタクトと、第２の層を貫いて第２の電極と電気的に通じる第２の層の上の第２のコンタクトと、第３の電極と電気的に通じる第２の層の上の第３のコンタクトとを含む。
【図面の簡単な説明】
【０００６】
【図１】[0006]それぞれの対応するコンタクトを介してセンサデバイスの上面に電気的に接続された複数の電極を組み込むセンサデバイスの側部断面図である。
【図２】[0007]図１のセンサデバイスを形成するためのプロセスである。
【図３】[0008]図２のプロセスにより提供されるシリコン・オン・インシュレータ（ＳＯＩ）ウェーハの側部断面図である。
【図４】[0009]図２のプロセスにより提供される第２のＳＯＩウェーハの側部断面図である。
【図５】[0010]第１の電極が間に埋め込まれたそれぞれの酸化物層に沿って互いに接合されたＳＯＩウェーハおよび第２のＳＯＩウェーハの側部断面図である。
【図６】[0011]トレンチがエッチングされ、誘電体材料で補充された第２のＳＯＩウェーハの第１の層を有する図５のウェーハ構成の側部断面図である。
【図７】[0012]パターニングされ、酸化物層でカバーされた後の、およびコンタクトの部分を形成するために酸化物層がパターニングされた後の第１の層を示す図６のウェーハ構成の側部断面図である。
【図８】[0013]追加のフォトマスクを用いたトレンチ作業によって第１の電極およびＳＯＩウェーハの基板層を露出した後の図７のウェーハ構成の側部断面図である。
【図９】[0014]トレンチがエッチングされ、誘電体材料で補充された第２の層の第１のエピタキシャル部分を有する図８のウェーハ構成の側部断面図である。
【図１０】[0015]埋め込み酸化物層を露出するためにトレンチがエッチングされた第２の層の第１のエピタキシャル部分および第２のエピタキシャル部分を有する図９のウェーハ構成の側部断面図である。
【図１１】[0016]シリコン層内の第１の高度にドープされたイオン注入領域によって第１の電極を形成した図１のセンサデバイスの別の実施形態の側部断面図である。
【図１２】[0017]シリコンウェーハのシリコン層内の高度にドープされたイオン注入領域によって形成された第１の電極を組み込むセンサデバイスの側部断面図である。
【図１３】[0018]シリコンウェーハのシリコン層内の第１の高度にドープされたイオン注入領域および第２の高度にドープされたイオン注入領域を積層することによって形成された第１の電極を組み込むセンサデバイスの側部断面図である。
【発明を実施するための形態】
【０００７】
[0019]本開示の原理についての理解を促す目的で、図面に示され、以下の明細書に記載された実施形態をここで参照する。これによって本開示の範囲を限定することが意図されていないことを理解されたい。本開示が、図示する実施形態に対するいかなる変更形態および修正形態をも含み、本開示が関係する当業者が通常思い浮かぶような本開示の原理の適用形態をさらに含むことをさらに理解されたい。
【０００８】
[0020]これらの実施形態の多くでは、ＭＥＭＳセンサは、加速度、圧力、または温度などの物理状態を検知ために、および検知された物理状態を表す電気的信号を提供するために使用されうる。各実施形態は、例えば、自動車、家電、ラップトップ、ハンドヘルドもしくはポータブルコンピュータ、移動電話、スマートフォン、無線デバイス、タブレット、個人用携帯情報端末（ＰＤＡ）、ＭＰ３プレーヤ、カメラ、ＧＰＳ受信機もしくはナビゲーションシステム、電子読み取り表示装置、プロジェクタ、コックピット操縦装置、ゲーム機、イヤホン、ヘッドセット、補聴器、ウェアラブル表示デバイス、セキュリティシステムなどの様々な用途で実施され、またはこれら様々な用途と関連付けられてもよい。
【０００９】
[0021]図１は、第１のシリコン部分１０２、および第１のシリコン部分１０２に隣接する第２のシリコン部分１０３を含むセンサデバイス１００を示す。第１の埋め込み酸化物層１０４が第１のシリコン部分１０２内部に配置され、第１のシリコン部分１０２をシリコン層１０６と基板層１０８とに分離する。第１の酸化物層１１０がシリコン層１０６と第２のシリコン部分１０３との間に配置され、第１の電極１１２の領域の境界を定める。
【００１０】
[0022]第１の埋め込み酸化物層１０４および第１の酸化物層１１０を配置することによって、第１の電極１１２を第１のシリコン部分１０２から電気的に絶縁し、第１の電極１１２を第２のシリコン部分１０３の各部分から電気的に絶縁することが可能となる。垂直の電気的な相互接続部または第１のコンタクト１１４を使用して、センサ１００の上面１１６から第１の電極１１２への電気的に絶縁されたアクセスを提供する。
【００１１】
[0023]第２のシリコン部分１０３は、第２の電極１１９が内部に形成された第１の層１１８、および第３の電極１２０が内部に形成された第２の層１９４を含む。図示する実施形態では、第１の層１１８は、印加された力に応じて各電極に対して移動または変形するように構成された変形可能な部分を有する機能デバイスを含む。第２のコンタクト１２２、第３のコンタクト１２４、および第４のコンタクト１２６は、第２のシリコン部分１０３内部に組み込まれ、センサ１００の上面１１６から、第２の電極１１９、第３の電極１２０、および基板層１０８それぞれへの電気的に絶縁されたアクセスを提供する。
【００１２】
[0024]センサデバイス１００などのセンサで使用される基板構成を形成するためのプロセス１５０について、図２を参照して論じる。最初に、第１のシリコン部分１０２がさらなる処理のために設けられる（ブロック１５２）。一実施形態では、第１のシリコン部分１０２は、互いに電気的に絶縁されたシリコン層１０６および基板層１０８を形成するために処理されるウェーハである。本実施形態では、第１の埋め込み酸化物層１０４が第１のシリコン部分１０２の表面上に形成される（ブロック１５４）。第１の埋め込み酸化物層１０４は、第１のシリコン部分１０２を酸素および／またはスチームに曝す熱酸化の技法によって成長させる二酸化シリコンの上部層であってもよい。
【００１３】
[0025]第１のシリコン部分１０２の第１の埋め込み酸化物層１０４上にシリコンの層を堆積させて、シリコン層１０６を形成し、次いで、このシリコン層１０６をパターニングして第１の電極１１２を形成する（ブロック１５６）。シリコン層１０６は、化学蒸着法（ＣＶＤ）、またはより具体的には低圧化学蒸着法（ＬＰＣＶＤ）によって堆積させる。シリコン層１０６は、エピタキシャル層成長、または裏面研磨プロセスを用いるシリコンウェーハ接合の使用によって堆積させることもできる。一実施形態では、シリコン層１０６をおよそ０．１〜３μｍの厚さに堆積させる。シリコン層１０６のパターニングによって、第１の電極１１２の境界を定める第１の電極の第１のトレンチ１９０および第１の電極の第２のトレンチ１９２を形成する。シリコン層１０６は、パターンを材料に転写することができる任意のプロセスによってパターニングされうる。
【００１４】
[0026]本開示の原理により、第１の酸化物層１１０の第１の部分１２８が、堆積させたおよびパターニングされたシリコン層１０６上に形成され、第１の電極１１２の適切な電気的絶縁を行う（ブロック１５８）。第１の酸化物層１１０の第１の部分１２８は、熱酸化によって成長、または公知の堆積プロセスによって堆積させることができる。任意選択で、第１の酸化物層１１０の第１の部分１２８は、化学的機械研磨／平坦化（ＣＭＰ）などの研磨プロセスを使用して平らにすることができる。
【００１５】
[0027]一実施形態では、第１のシリコン部分１０２は、埋め込み酸化物層によって既に分離されているシリコン層１０６および基板層１０８を備えるシリコン・オン・インシュレータ（ＳＯＩ）ウェーハである。本実施形態では、シリコン層１０６がパターニングされ、第１の酸化物層１１０の第１の部分１２８がシリコン層１０６上に形成され、第１の電極１１２の適切な電気的絶縁を行う。
【００１６】
[0028]さらに、第２のシリコン部分１０３がさらなる処理のために設けられる（ブロック１６０）。第２のシリコン部分１０３は、ブランクウェーハ、またはＳＯＩウェーハとして提供されてもよい。少なくとも一実施形態では、第２のシリコン部分１０３は、およそ１０〜４０μｍの厚さを備えた第１の層１１８を有する。第２のシリコン部分１０３は、第１の層１１８上に第１の酸化物層１１０の第２の部分１２９を形成し、第１の酸化物層１１０の第２の部分１２９をパターニングすることによって処理される（ブロック１６２）。埋め込み酸化物層１０４および第１の酸化物層１１０の第１の部分１２８と同様に、第１の酸化物層１１０の第２の部分１２９は、熱酸化によって成長させた二酸化シリコンであってもよい。
【００１７】
[0029]多層シリコン積層体は、第１および第２のシリコン部分１０２、１０３を第１の酸化物層１１０の第１および第２の部分１２８、１２９において互いにウェーハボンディングすることによって形成される（ブロック１６４）。ウェーハボンディングに先立って、第１および第２のシリコン部分１０２、１０３は、第１の酸化物層１１０の第１および第２の部分１２８、１２９が隣接するときに、第１のシリコン部分１０２のパターニングの少なくとも一部が第２のシリコン部分１０３のパターニングと位置合わせされるように、互いに配置される。この位置調整によって、第１の電極１１２および基板層１０８をそれぞれセンサ１００の上面１１６に接続する第１のコンタクト１１４および第４のコンタクト１２６を形成することが可能となる。第１および第２のシリコン部分１０２、１０３のウェーハボンディングは、任意のウェーハボンディング技法によって達成されうる。ボンディングされた領域の反対側の第２のシリコン部分１０３の表面を裏面研磨して、第１の層１１８のまたはセンサデバイス１００の所望の厚さを生成することができる。
【００１８】
[0030]少なくとも一実施形態では、ブロック１５８で処理された第１のシリコン部分１０２から開始して、第１のシリコン部分１０２からポリシリコン層を成長させ、ブロック１６４で生成された同じ基板構成を実現することができる。しかし、本実施形態は、最終の基板構成の上部層を単結晶シリコンとすることはできない。
【００１９】
[0031]第１のトレンチ１３２が第１の層１１８ならびに第１の酸化物層１１０の第１および第２の部分１２８、１２９内にエッチングされる。次いで、第１のトレンチ１３２は、窒化シリコンなどの誘電体材料で補充され、第１の層１１８の選択された部分間の電気的絶縁を行い（ブロック１６６）、酸化物のリリースエッチング中の横方向のエッチストップを行う。トレンチは、任意の所望のプロセスによってエッチングされ、補充されてもよい。一部の実施形態では、トレンチは、その全内容が参照により本明細書に組み込まれる米国特許出願第１３／２３２，００５号および第１３／７６７，５９４号に全体的に記載された方法を使用して、エッチングされ、補充される。
【００２０】
[0032]ブロック１６８では、第１の層１１８がパターニングされ、パターニングされた第１の層１１８上に第２の酸化物層１３０が形成され、第２の酸化物層１３０がパターニングされる（ブロック１６８）。第１の層１１８のパターニングおよび第２の酸化物層１３０の形成は、一実施形態において共形である。別の実施形態では、第１の層１１８のパターニングおよび第２の酸化物層１３０の形成は、非共形である。第２の酸化物層１３０のパターニングは、第１のコンタクト１１４、第４のコンタクト１２６、および第２のコンタクト１２２の形成において使用され、これらのコンタクトが第１の電極１１２、基板層１０８、および第１の層１１８をそれぞれセンサ１００の上面１１６と接続する。第２の酸化物層１３０がパターニングされた（ブロック１６８）後、第１の層１１８の選択された部分が追加のフォトマスクを用いてエッチングされ、第１の電極１１２および基板層１０８内へ延在する第２のトレンチ１３４（図８）を形成する（ブロック１７０）。
【００２１】
[0033]露出した第１の層１１８および第２の酸化物層１３０をカバーし、ブロック１７０で形成された第２のトレンチ１３４を充填する、第２の層１９４の第１のエピタキシャル部分１３６が形成される（ブロック１７２）。一実施形態では、第１のエピタキシャル部分１３６は、ＣＭＰプロセスを使用することによって研磨される。また、ブロック１７２では、第３のトレンチ１３８が第１のエピタキシャル部分１３６、および場合によっては第２の酸化物層１３０内にエッチングされる。続いて、第３のトレンチ１３８は、窒化シリコンなどの誘電体材料で補充され、次いでこの誘電体材料がパターニングされる。
【００２２】
[0034]第２の層１９４の第２のエピタキシャル部分１４０が第１のエピタキシャル部分１３６および第１のエピタキシャル部分１３６に隣接するパターニングされた誘電体材料の両方の上に形成される（ブロック１７４）。第２のエピタキシャル部分１４０は、ＣＭＰなどの研磨プロセスを使用して平らにされる。ガス抜き孔１４２が第１および第２のエピタキシャル部分１３６、１４０内にエッチングされ、第２の酸化物層１３０を露出する（ブロック１７６）。次いでブロック１７６で、第１および第２の酸化物層１１０、１３０の選択された部分が気相弗化水素酸（ＨＦ）プロセスを使用してリリースエッチングされる。
【００２３】
[0035]第２のエピタキシャル部分１４０上に第２の層１９４の第３のエピタキシャル部分１４４が形成され、結果として生じる基板構成を密閉する（ブロック１７８）。第３のエピタキシャル部分１４４は、ＣＭＰなどの研磨プロセスを使用して平らにされる。第４のトレンチ１４６が第２および第３のエピタキシャル部分１４０、１４４内にエッチングされ、以前に誘電体材料で補充された、選択された第３のトレンチ１３８と交差する（ブロック１８０）。第４のトレンチ１４６は、窒化シリコンなどの誘電体材料で補充され、次いでパターニングされる。第３のエピタキシャル部分１４４に隣接するパターニングされた誘電体材料および第３のエピタキシャル部分１４４の露出した部分の両方の上に金属層１４８を堆積させる（ブロック１８２）。次いで、金属層１４８がパターニングされ、第２のコンタクト１２２、第３のコンタクト１２４、第１のコンタクト１１４、および第４のコンタクト２６と動作可能に関連付けられた電気的に絶縁された金属コンタクト１４９を形成する。
【００２４】
[0036]図１に示すように、第３の電極１２０は、センサ１００内部に閉じ込められた他の導電性素子から電気的に絶縁され、第３のコンタクト１２４がセンサ１００の上面１１６から第３の電極１２０へのアクセスを提供する。さらに、基板層１０８、第１の電極、および第１の層１１８は、第３の電極１２０と、および互いに電気的に絶縁され、第４のコンタクト１２６、第１のコンタクト１１４、および第２のコンタクトをそれぞれ介してセンサの上面１１６からアクセス可能である。
【００２５】
[0037]プロセス１５０について、図１および図３〜１０を参照してさらに説明する。最初に図３を参照すると、第１のシリコン部分１０２がブロック１５２〜１５８によって設けられ、処理されて第１の電極１１２を形成する。図４を参照すると、第２のシリコン部分１０３がブロック１６０〜１６２によって設けられ、処理される。
【００２６】
[0038]図５は、第１の電極１１２を閉じ込めるように互いにウェーハボンディングされた後の第１および第２のシリコン部分１０２、１０３を示す（ブロック１６４）。図６は、第１のトレンチ１３２が第１の層１１８内にエッチングされ、次いで誘電体材料で補充された後の多層シリコン積層体を示す（ブロック１６６）。図７は、第１の層１１８がパターニングされ、パターニングされた第１の層１１８上に第２の酸化物層１３０が形成され、第２の酸化物層１３０がパターニングされた後の多層シリコン積層体を示す（ブロック１６８）。
【００２７】
[0039]図８は、第１の層１１８の選択された部分が追加のフォトマスクを用いてエッチングされ、第２のトレンチ１３４を形成した後の多層シリコン積層体を示す。第２のトレンチ１３４は、第１の電極１１２および基板層１０８へ延在するように十分な深さで形成される（ブロック１７０）。図９は、露出した第１の層１１８および第２の酸化物層１３０の両方の上に形成され、第２のトレンチ１３４を充填するシリコンの第２の層１９４の第１のエピタキシャル部分１３６を示す（ブロック１７２）。第３のトレンチ１３８は、第１のエピタキシャル部分１３６内にエッチングされ、次いで誘電体材料で補充され、続いてこの誘電体材料がパターニングされる。
【００２８】
[0040]図１０は、第１のエピタキシャル部分１３６、および第１のエピタキシャル部分１３６に隣接するパターニングされた誘電体材料の両方の上に形成される、第２の層１９４の第２のエピタキシャル部分１４０を示す（ブロック１７４）。また、図１０は、第２の酸化物層１３０を露出するために第１および第２のエピタキシャル部分１３６、１４０内にエッチングされたガス抜き孔１４２を示す（ブロック１７６）。図１０に示すように、ガス抜き孔１４２を使用して、第１および第２の酸化物層１１０、１３０の選択された部分をリリースエッチングする。
【００２９】
[0041]図１は、第２のエピタキシャル部分１４０上に形成され、結果として生じる基板構成を密閉する第２の層１９４の第３のエピタキシャル部分１４４を示す。また、図１は、第４のトレンチ１４６が誘電体材料で補充され、パターニングされた後、第２および第３のエピタキシャル部分１４０、１４４内にエッチングされる第４のトレンチ１４６を示す。
【００３０】
[0042]プロセス１５０によって、図１に示すようなセンサデバイス１００が結果として得られる。センサデバイス１００は、第１の電極１１２、基板層１０８、および第１の層１１８などの、本構成内部に埋め込まれた電気素子へのウェーハ上面からのアクセスを提供する複数の電気的に絶縁された垂直の相互接続部またはコンタクトを有する。図１に示すように、第３の電極１２０は、センサ１００内部に閉じ込められた他の導電性素子から電気的に絶縁され、第３のコンタクト１２４がセンサ１００の上面１１６から第３の電極１２０へのアクセスを提供する。さらに、基板層１０８、第１の電極、および第１の層１１８は、第３の電極１２０と、および互いに電気的に絶縁され、第４のコンタクト１２６、第１のコンタクト１１４、および第２のコンタクトをそれぞれ介してセンサの上面１１６からアクセス可能である。
【００３１】
[0043]図１１〜１３は、本開示の原理によるセンサ内部に閉じ込められた第１の電極の他の実施形態を示す。図１１は、ドーピングプロセスを実施した後に形成された第１の電極２０２を含むセンサ２００を示す。本実施形態の基板構成は、第１のシリコン部分１０２の処理中にドーピングプロセスを使用して第１の電極２０２を形成するという点を除いて、図１のセンサ１００の基板構成と同様である。本実施形態では、第１のシリコン部分１０２の基板層１０８が第１の埋め込み酸化物層１０４によって第１の電極２０２から電気的に絶縁されるため、第１の電極２０２を形成するのに単一のドーピングしか必要としない。
【００３２】
[0044]図１２は、第１のシリコン部分１０２および第１の電極２１２に異なるドーピングプロセスを適用した後に形成された第１の電極２１２を含むセンサ２１０を示す。本実施形態では、埋め込み酸化物層が第１のシリコン部分１０２に設けられていない。そのため、第１の電極２１２および第１のシリコン部分１０２の異なるドーピングによって、第１の電極２１２と第１のシリコン部分１０２との間の電気的絶縁を行う。少なくとも１つの実施形態では、第１のシリコン部分１０２は、Ｐ＋ドープされるが、所望の場合、他のドーピングが使用されてもよい。第１の電極２１２は、第１のシリコン部分１０２のＮ＋領域である。
【００３３】
[0045]図１３は、積層されたドーピングプロセスを実施することによって形成された第１の電極２２２を含むセンサ２２０を示す。本実施形態の基板構成は、第１のシリコン部分１０２がＰ型にドープされ、第１のシリコン部分１０２の第１の領域２２４がＮ−ドープされ、第１の電極２２２を形成する第１のシリコン部分１０２の第２の領域がＰ＋ドープされるという点を除いて、図１２の基板構成と同様である。この基板構成の積層されたドーピングによって、第１の電極２２２と第１のシリコン部分１０２との間の電気的絶縁を行う。
【００３４】
[0046]本開示について図面および前述の記載において詳細に示し説明したが、本図面および記載は、性格上例示であって、限定していると考えられるべきではない。好ましい実施形態だけが示されており、本開示の趣旨の範囲に入るすべての変更形態、修正形態、およびさらなる適用形態が保護されることが望まれることを理解されたい。
【図１】
0006272329.tif 000002
【図２】
0006272329.tif 000003
【図３】
0006272329.tif 000004
【図４】
0006272329.tif 000005
【図５】
0006272329.tif 000006
【図６】
0006272329.tif 000007
【図７】
0006272329.tif 000008
【図８】
0006272329.tif 000009
【図９】
0006272329.tif 000010
【図１０】
0006272329.tif 000011
【図１１】
0006272329.tif 000012
【図１２】
0006272329.tif 000013
【図１３】
0006272329.tif 000014