(57)【特許請求の範囲】
【請求項１】
第１の信号、第２の信号、および第３の信号のうち、前記第１の信号および前記第３の信号に基づいて、第１の出力端子の電圧を設定する第１の送信部と、
前記第１の信号および前記第２の信号に基づいて、第２の出力端子の電圧を設定する第２の送信部と
を備え、
各送信部は、各出力端子の電圧を、第１の電圧、第２の電圧、および前記第１の電圧と前記第２の電圧との間の第３の電圧のうちのいずれかに設定し、
前記第１の送信部は、
前記第１の信号および前記第３の信号に基づいて第１の制御信号を生成する第１の制御回路と、
前記第１の制御信号がアクティブである場合に、前記第１の出力端子の電圧を前記第３の電圧に設定する第１のドライバ部と
を有し、
前記第２の送信部は、
前記第１の信号および前記第２の信号に基づいて第２の制御信号を生成する第２の制御回路と、
前記第２の制御信号がアクティブである場合に、前記第２の出力端子の電圧を前記第３の電圧に設定する第２のドライバ部と
を有する
送信装置。
【請求項２】
前記第１の送信部は、前記第１の信号および前記第３の信号が互いに等しい場合には、前記第１の出力端子の電圧を前記第３の電圧に設定し、
前記第２の送信部は、前記第１の信号および前記第２の信号が互いに等しい場合には、前記第２の出力端子の電圧を前記第３の電圧に設定する
請求項１に記載の送信装置。
【請求項３】
前記第１の制御回路の回路構成は、前記第２の制御回路の回路構成と等しい
請求項１または請求項２に記載の送信装置。
【請求項４】
前記第１のドライバ部は、前記第１の制御信号が非アクティブである場合には、前記第１の信号に基づいて、前記第１の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、
前記第２のドライバ部は、前記第２の制御信号が非アクティブである場合には、前記第２の信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定する
請求項１から請求項３のいずれか一項に記載の送信装置。
【請求項５】
前記第１のドライバ部は、前記第１の制御信号が非アクティブである場合には、前記第１の信号および前記第３の信号に基づいて、前記第１の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、
前記第２のドライバ部は、前記第２の制御信号が非アクティブである場合には、前記第１の信号および前記第２の信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定する
請求項１から請求項３のいずれか一項に記載の送信装置。
【請求項６】
前記第１のドライバ部は、前記第１の信号および前記第３の信号が等しいか否かに基づいて、前記第１の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、
前記第２のドライバ部は、前記第１の信号および前記第２の信号が等しいか否かに基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定する
請求項５に記載の送信装置。
【請求項７】
各ドライバ部は、
前記第１の電圧に対応する電圧を生成する第１の電源に導かれた第１の端子と、そのドライバ部の出力端子に導かれた第２の端子とを有する第１のスイッチと、
前記第２の電圧に対応する電圧を生成する第２の電源に導かれた第１の端子と、そのドライバ部の出力端子に導かれた第２の端子とを有する第２のスイッチと
を有し、
前記第１のスイッチをオン状態にするとともに前記第２のスイッチをオフ状態にすることによりそのドライバ部の出力端子の電圧を前記第１の電圧に設定し、
前記第２のスイッチをオン状態にするとともに前記第１のスイッチをオフ状態にすることによりそのドライバ部の出力端子の電圧を前記第２の電圧に設定し、
前記第１のスイッチおよび前記第２のスイッチをオフ状態にすることにより、１または複数の終端抵抗素子を介して、そのドライバ部の出力端子の電圧を前記第３の電圧に設定する
請求項１から請求項６のいずれか一項に記載の送信装置。
【請求項８】
一の動作モードを含む複数の動作モードを有し、
前記第１の送信部は、前記一の動作モードにおいて、前記第１の信号および前記第３の信号に基づいて、第１の出力端子の電圧を設定し、
前記第２の送信部は、前記一の動作モードにおいて、前記第１の信号および前記第２の信号に基づいて、第２の出力端子の電圧を設定する
請求項１から請求項７のいずれか一項に記載の送信装置。
【請求項９】
前記第２の信号および前記第３の信号に基づいて、第３の出力端子の電圧を設定する第３の送信部をさらに備えた
請求項１から請求項８のいずれか一項に記載の送信装置。
【請求項１０】
前記第１の信号を生成する第１のシリアライザと、
前記第２の信号を生成する第２のシリアライザと、
前記第３の信号を生成する第３のシリアライザと
をさらに備えた
請求項９に記載の送信装置。
【請求項１１】
前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子の配置の順番が、前記第１のシリアライザ、前記第２のシリアライザ、および前記第３のシリアライザの配置の順番と異なる
請求項１０に記載の送信装置。
【請求項１２】
第１の信号、第２の信号、および第３の信号のうち、前記第１の信号および前記第３の信号に基づいて、第１の出力端子の電圧を設定する第１の送信部と、
前記第１の信号および前記第２の信号に基づいて、第２の出力端子の電圧を設定する第２の送信部と
を備え、
各送信部は、各出力端子の電圧を、第１の電圧、第２の電圧、および前記第１の電圧と前記第２の電圧との間の第３の電圧のうちのいずれかに設定し、
前記第１の送信部は、前記第３の信号が所定の第１の論理を示し前記第１の信号が所定の第２の論理を示す場合には、前記第１の出力端子の電圧を前記第３の電圧に設定し、
前記第２の送信部は、前記第１の信号が前記第１の論理を示し前記第２の信号が前記第２の論理を示す場合には、前記第２の出力端子の電圧を前記第３の電圧に設定する
送信装置。
【請求項１３】
第１の信号、第２の信号、および第３の信号のうち、前記第１の信号および前記第３の信号に基づいて、第１の出力端子の電圧を設定する第１の送信部と、
前記第１の信号および前記第２の信号に基づいて、第２の出力端子の電圧を設定する第２の送信部と
を備え、
各送信部は、各出力端子の電圧を、第１の電圧、第２の電圧、および前記第１の電圧と前記第２の電圧との間の第３の電圧のうちのいずれかに設定し、
前記第１の送信部は、
前記第１の出力端子の電圧を設定する第１のドライバ部と、
前記第１の信号および前記第３の信号が互いに等しい場合には、前記第１の出力端子の電圧を前記第３の電圧に設定し、前記第１の信号および前記第３の信号が互いに異なる場合には、前記第１の信号に基づいて、前記第１の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定するように前記第１のドライバ部を制御する第１の制御回路と
を有し、
前記第２の送信部は、
前記第２の出力端子の電圧を設定する第２のドライバ部と、
前記第１の信号および前記第２の信号が互いに等しい場合には、前記第２の出力端子の電圧を前記第３の電圧に設定し、前記第１の信号および前記第２の信号が互いに異なる場合には、前記第２の信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定するように前記第２のドライバ部を制御する第２の制御回路と
を有する
送信装置。
【請求項１４】
各ドライバ部は、
前記第１の電圧に対応する電圧を生成する第１の電源に導かれた第１の端子と、そのドライバ部の出力端子に導かれた第２の端子とを有する第１のスイッチと、
前記第１の電源に導かれた第１の端子と、そのドライバ部の出力端子に導かれた第２の端子とを有する第２のスイッチと、
前記第２の電圧に対応する電圧を生成する第２の電源に導かれた第１の端子と、そのドライバ部の出力端子に導かれた第２の端子とを有する第３のスイッチと、
前記第２の電源に導かれた第１の端子と、そのドライバ部の出力端子に導かれた第２の端子とを有する第４のスイッチと
を有し、
前記第１のスイッチおよび前記第２のスイッチをオン状態にするとともに前記第３のスイッチおよび前記第４のスイッチをオフ状態にすることによりそのドライバ部の出力端子の電圧を前記第１の電圧に設定し、
前記第３のスイッチおよび前記第４のスイッチをオン状態にするとともに前記第１のスイッチおよび前記第２のスイッチをオフ状態にすることによりそのドライバ部の出力端子の電圧を前記第２の電圧に設定し、
前記第１のスイッチまたは前記第２のスイッチをオン状態にするとともに前記第３のスイッチまたは前記第４のスイッチをオン状態にすることにより、そのドライバ部の出力端子の電圧を前記第３の電圧に設定する
請求項１３に記載の送信装置。
【請求項１５】
前記第１のスイッチおよび前記第３のスイッチをオン状態にすることにより、そのドライバ部の出力端子の電圧を前記第３の電圧に設定する
請求項１４に記載の送信装置。
【請求項１６】
前記第１のスイッチの前記第２の端子と前記第３のスイッチの前記第２の端子との間の抵抗値は、前記第１のスイッチの前記第２の端子と前記第４のスイッチの前記第２の端子との間の抵抗値よりも小さい
請求項１５に記載の送信装置。
【請求項１７】
前記第２の信号および前記第３の信号に基づいて、第３の出力端子の電圧を設定する第３の送信部をさらに備えた
請求項１３から請求項１６のいずれか一項に記載の送信装置。
【請求項１８】
前記第１の信号を生成する第１のシリアライザと、
前記第２の信号を生成する第２のシリアライザと、
前記第３の信号を生成する第３のシリアライザと
をさらに備えた
請求項１７に記載の送信装置。
【請求項１９】
前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子の配置の順番が、前記第１のシリアライザ、前記第２のシリアライザ、および前記第３のシリアライザの配置の順番と異なる
請求項１８に記載の送信装置。
【請求項２０】
送信装置と、
受信装置と
を備え、
前記送信装置は、
第１の信号、第２の信号、および第３の信号のうち、前記第１の信号および前記第３の信号に基づいて、第１の出力端子の電圧を設定する第１の送信部と、
前記第１の信号および前記第２の信号に基づいて、第２の出力端子の電圧を設定する第２の送信部と
を有し、
各送信部は、各出力端子の電圧を、第１の電圧、第２の電圧、および前記第１の電圧と前記第２の電圧との間の第３の電圧のうちのいずれかに設定し、
前記第１の送信部は、
前記第１の信号および前記第３の信号に基づいて第１の制御信号を生成する第１の制御回路と、
前記第１の制御信号がアクティブである場合に、前記第１の出力端子の電圧を前記第３の電圧に設定する第１のドライバ部と
を有し、
前記第２の送信部は、
前記第１の信号および前記第２の信号に基づいて第２の制御信号を生成する第２の制御回路と、
前記第２の制御信号がアクティブである場合に、前記第２の出力端子の電圧を前記第３の電圧に設定する第２のドライバ部と
を有する
通信システム。
【請求項２１】
前記送信装置は、画像データを取得して送信するイメージセンサであり、
前記受信装置は、前記画像データを受信して、その画像情報に基づいて所定の処理を行うプロセッサである
請求項２０に記載の通信システム。
【請求項２２】
送信装置と、
受信装置と
を備え、
前記送信装置は、
第１の信号、第２の信号、および第３の信号のうち、前記第１の信号および前記第３の信号に基づいて、第１の出力端子の電圧を設定する第１の送信部と、
前記第１の信号および前記第２の信号に基づいて、第２の出力端子の電圧を設定する第２の送信部と
を有し、
各送信部は、各出力端子の電圧を、第１の電圧、第２の電圧、および前記第１の電圧と前記第２の電圧との間の第３の電圧のうちのいずれかに設定し、
前記第１の送信部は、
前記第１の出力端子の電圧を設定する第１のドライバ部と、
前記第１の信号および前記第３の信号が互いに等しい場合には、前記第１の出力端子の電圧を前記第３の電圧に設定し、前記第１の信号および前記第３の信号が互いに異なる場合には、前記第１の信号に基づいて、前記第１の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定するように前記第１のドライバ部を制御する第１の制御回路と
を有し、
前記第２の送信部は、
前記第２の出力端子の電圧を設定する第２のドライバ部と、
前記第１の信号および前記第２の信号が互いに等しい場合には、前記第２の出力端子の電圧を前記第３の電圧に設定し、前記第１の信号および前記第２の信号が互いに異なる場合には、前記第２の信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定するように前記第２のドライバ部を制御する第２の制御回路と
を有する
通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、信号を送信する送信装置、およびそのような送信装置を備えた通信システムに関する。
【背景技術】
【０００２】
近年の電子機器の高機能化および多機能化に伴い、電子機器には、半導体チップ、センサ、表示デバイスなどの様々なデバイスが搭載される。これらのデバイス間では、多くのデータのやり取りが行われ、そのデータ量は、電子機器の高機能化および多機能化に応じて多くなってきている。
【０００３】
より多くのデータのやり取りを行う方法について、様々な技術が開示されている。例えば、特許文献１，２には、３つの電圧レベルを利用してデータのやりとりを行う通信システムが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２０１１−５１７１５９号公報
【特許文献２】特表２０１０−５２０７１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、電子機器では、一般にシンプルな構成が望まれ、通信システムにおいても、シンプルな構成が期待される。
【０００６】
本開示はかかる問題点に鑑みてなされたもので、その目的は、シンプルな構成を実現することができる送信装置および通信システムを提供することにある。
【課題を解決するための手段】
【０００７】
本開示の第１の送信装置は、第１の送信部と、第２の送信部とを備えている。第１の送信部は、第１の信号、第２の信号、および第３の信号のうち、第１の信号および第３の信号に基づいて、第１の出力端子の電圧を設定するものである。第２の送信部は、第１の信号および第２の信号に基づいて、第２の出力端子の電圧を設定するものである。各送信部は、各出力端子の電圧を、第１の電圧、第２の電圧、および第１の電圧と第２の電圧との間の第３の電圧のうちのいずれかに設定するものである。第１の送信部は、第１の信号および第３の信号に基づいて第１の制御信号を生成する第１の制御回路と、第１の制御信号がアクティブである場合に、第１の出力端子の電圧を第３の電圧に設定する第１のドライバ部とを有するものである。第２の送信部は、第１の信号および第２の信号に基づいて第２の制御信号を生成する第２の制御回路と、第２の制御信号がアクティブである場合に、第２の出力端子の電圧を第３の電圧に設定する第２のドライバ部とを有するものである。
本開示の第２の送信装置は、第１の送信部と、第２の送信部とを備えている。第１の送信部は、第１の信号、第２の信号、および第３の信号のうち、第１の信号および第３の信号に基づいて、第１の出力端子の電圧を設定するものである。第２の送信部は、第１の信号および第２の信号に基づいて、第２の出力端子の電圧を設定するものである。各送信部は、各出力端子の電圧を、第１の電圧、第２の電圧、および第１の電圧と第２の電圧との間の第３の電圧のうちのいずれかに設定するものである。第１の送信部は、第３の信号が所定の第１の論理を示し第１の信号が所定の第２の論理を示す場合には、第１の出力端子の電圧を第３の電圧に設定し、第２の送信部は、第１の信号が第１の論理を示し第２の信号が第２の論理を示す場合には、第２の出力端子の電圧を第３の電圧に設定するものである。
【０００８】
本開示の第３の送信装置は、第１の送信部と、第２の送信部とを備えている。第１の送信部は、第１の信号、第２の信号、および第３の信号のうち、第１の信号および第３の信号に基づいて、第１の出力端子の電圧を設定するものである。第２の送信部は、第１の信号および第２の信号に基づいて、第２の出力端子の電圧を設定するものである。各送信部は、各出力端子の電圧を、第１の電圧、第２の電圧、および第１の電圧と第２の電圧との間の第３の電圧のうちのいずれかに設定するものである。第１の送信部は、第１のドライバ部と、第１の制御回路とを有している。第１のドライバ部は、第１の出力端子の電圧を設定するものである。第１の制御回路は、第１の信号および第３の信号が互いに等しい場合には、第１の出力端子の電圧を第３の電圧に設定し、第１の信号および第３の信号が互いに異なる場合には、第１の信号に基づいて、第１の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定するように第１のドライバ部を制御するものである。第２の送信部は、第２のドライバ部と、第２の制御回路とを有している。第２のドライバ部は、第２の出力端子の電圧を設定するものである。第２の制御回路は、第１の信号および第２の信号が互いに等しい場合には、第２の出力端子の電圧を第３の電圧に設定し、第１の信号および第２の信号が互いに異なる場合には、第２の信号に基づいて、第２の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定するように第２のドライバ部を制御するものである。
【００１０】
本開示の第１の通信システムは、送信装置と、受信装置とを備えている。送信装置は、第１の送信部と、第２の送信部とを有している。第１の送信部は、第１の信号、第２の信号、および第３の信号のうち、第１の信号および第３の信号に基づいて、第１の出力端子の電圧を設定するものである。第２の送信部は、第１の信号および第２の信号に基づいて、第２の出力端子の電圧を設定するものである。各送信部は、各出力端子の電圧を、第１の電圧、第２の電圧、および第１の電圧と第２の電圧との間の第３の電圧のうちのいずれかに設定するものである。第１の送信部は、第１の信号および第３の信号に基づいて第１の制御信号を生成する第１の制御回路と、第１の制御信号がアクティブである場合に、第１の出力端子の電圧を第３の電圧に設定する第１のドライバ部とを有するものである。第２の送信部は、第１の信号および第２の信号に基づいて第２の制御信号を生成する第２の制御回路と、第２の制御信号がアクティブである場合に、第２の出力端子の電圧を第３の電圧に設定する第２のドライバ部とを有するものである。
本開示の第２の通信システムは、送信装置と、受信装置とを備えている。送信装置は、第１の送信部と、第２の送信部とを有している。第１の送信部は、第１の信号、第２の信号、および第３の信号のうち、第１の信号および第３の信号に基づいて、第１の出力端子の電圧を設定するものである。第２の送信部は、第１の信号および第２の信号に基づいて、第２の出力端子の電圧を設定するものである。各送信部は、各出力端子の電圧を、第１の電圧、第２の電圧、および第１の電圧と第２の電圧との間の第３の電圧のうちのいずれかに設定するものである。第１の送信部は、第１のドライバ部と、第１の制御回路とを有している。第１のドライバ部は、第１の出力端子の電圧を設定するものである。第１の制御回路は、第１の信号および第３の信号が互いに等しい場合には、第１の出力端子の電圧を第３の電圧に設定し、第１の信号および第３の信号が互いに異なる場合には、第１の信号に基づいて、第１の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定するように第１のドライバ部を制御するものである。第２の送信部は、第２のドライバ部と、第２の制御回路とを有している。第２のドライバ部は、第２の出力端子の電圧を設定するものである。第２の制御回路は、第１の信号および第２の信号が互いに等しい場合には、第２の出力端子の電圧を第３の電圧に設定し、第１の信号および第２の信号が互いに異なる場合には、第２の信号に基づいて、第２の出力端子の電圧を第１の電圧または第２の電圧に選択的に設定するように第２のドライバ部を制御するものである。
【００１１】
本開示の第１の送信装置、第２の送信装置、第３の送信装置、第１の通信システム、および第２の通信システムでは、第１の送信部により、第１の出力端子の電圧が設定され、第２の送信部により、第２の出力端子の電圧が設定される。その際、第１の出力端子の電圧は、第１の信号および第３の信号に基づいて設定され、第２の出力端子の電圧は、第１の信号および第２の信号に基づいて設定される。
【発明の効果】
【００１４】
本開示の第１の送信装置、第２の送信装置、第３の送信装置、第１の通信システム、および第２の通信システムによれば、第１の信号、第２の信号、および第３の信号のうち、第１の信号および第３の信号に基づいて、第１の出力端子の電圧を設定し、第１の信号および第２の信号に基づいて、第２の出力端子の電圧を設定するようにしたので、シンプルな構成を実現することができる。
【００１７】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
【図面の簡単な説明】
【００１８】
【図１】本開示の実施の形態に係る送信装置の一構成例を表すブロック図である。
【図２】第１の実施の形態に係る送信部の一構成例を表すブロック図である。
【図３】図２に示したドライバ部の一構成例を表す回路図である。
【図４】図１に示した送信装置が適用される通信システムの一構成例を表すブロック図である。
【図５】図４に示したレシーバ部の一構成例を表す回路図である。
【図６】図１に示した送信装置が適用される通信システムの他の構成例を表すブロック図である。
【図７】図６に示したレシーバ部の一構成例を表す回路図である。
【図８】図７に示したレシーバ部の一動作例を表す説明図である。
【図９】図１に示した送信装置が適用される通信システムの他の構成例を表すブロック図である。
【図１０】図９に示したレシーバ部の一構成例を表す回路図である。
【図１１】図２に示した送信部の各ブロックの一配置例を表す説明図である。
【図１２Ａ】図２に示した送信部の動作モードＭ１における一動作状態を表す説明図である。
【図１２Ｂ】図２に示した送信部の動作モードＭ１における他の動作状態を表す説明図である。
【図１３】図２に示した送信部の一動作例を表すタイミング波形図である。
【図１４】図２に示した送信部の動作モードＭ２における一動作例を表す説明図である。
【図１５】図２に示した送信部の動作モードＭ２における一動作例を表す表である。
【図１６】図２に示した送信部の動作モードＭ３における一動作例を表す説明図である。
【図１７】第１の実施の形態の変形例に係る送信部の一構成例を表すブロック図である。
【図１８】第１の実施の形態の他の変形例に係る送信部の一構成例を表すブロック図である。
【図１９】第１の実施の形態の他の変形例に係る送信部の各ブロックの一配置例を表す説明図である。
【図２０】第１の実施の形態の他の変形例に係る送信部の一構成例を表すブロック図である。
【図２１Ａ】図２０に示した送信部の動作モードＭ１における一動作状態を表す説明図である。
【図２１Ｂ】図２０に示した送信部の動作モードＭ１における他の動作状態を表す説明図である。
【図２２】図２０に示した送信部の動作モードＭ２における一動作例を表す説明図である。
【図２３】図２０に示した送信部の動作モードＭ２における一動作例を表す表である。
【図２４】図２０に示した送信部の動作モードＭ３における一動作例を表す説明図である。
【図２５】第１の実施の形態の他の変形例に係る送信部の一構成例を表すブロック図である。
【図２６】図２５に示した送信部の動作モードＭ２における一動作例を表す表である。
【図２７】第１の実施の形態の他の変形例に係る送信部の一構成例を表すブロック図である。
【図２８】図２７に示した送信部の動作モードＭ２における一動作例を表す表である。
【図２９】第１の実施の形態の他の変形例に係る送信部の一構成例を表すブロック図である。
【図３０】図２９に示した送信部の動作モードＭ２における一動作例を表す表である。
【図３１】第２の実施の形態に係る送信部の一構成例を表すブロック図である。
【図３２】図３１に示したドライバ部の一構成例を表す回路図である。
【図３３Ａ】図３１に示した送信部の動作モードＭ１における一動作状態を表す説明図である。
【図３３Ｂ】図３１に示した送信部の動作モードＭ１における他の動作状態を表す説明図である。
【図３４】図３１に示した送信部の動作モードＭ２における一動作例を表す説明図である。
【図３５】図３１に示した送信部の動作モードＭ２における一動作例を表す表である。
【図３６】図３１に示した送信部の動作モードＭ３における一動作例を表す説明図である。
【図３７】第２の実施の形態の変形例に係る送信部の一構成例を表すブロック図である。
【図３８】図３７に示したエンコーダの一構成例を表す回路図である。
【図３９】図３８に示したエンコーダの一動作例を表す真理値表である。
【図４０】図３７に示した送信部の動作モードＭ２における一動作例を表す表である。
【図４１】第２の実施の形態の他の変形例に係る送信部の一構成例を表すブロック図である。
【図４２】図４１に示したエンコーダの一構成例を表す回路図である。
【図４３】図４２に示したエンコーダの一動作例を表す真理値表である。
【図４４】図４１に示したドライバ部の一構成例を表す回路図である。
【図４５Ａ】図４１に示した送信部の動作モードＭ１における一動作状態を表す説明図である。
【図４５Ｂ】図４１に示した送信部の動作モードＭ１における他の動作状態を表す説明図である。
【図４６】図４１に示した送信部の動作モードＭ２における一動作例を表す説明図である。
【図４７】図４１に示した送信部の動作モードＭ２における一動作例を表す表である。
【図４８】図４１に示した送信部の動作モードＭ３における一動作例を表す説明図である。
【図４９】実施の形態に係る送信装置が適用されたスマートフォンの外観構成を表す斜視図である。
【図５０】実施の形態に係る送信装置が適用されたアプリケーションプロセッサの一構成例を表すブロック図である。
【図５１】実施の形態に係る送信装置が適用されたイメージセンサの一構成例を表すブロック図である。
【図５２】他の変形例に係る送信部の一構成例を表すブロック図である。
【発明を実施するための形態】
【００１９】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．適用例
【００２０】
＜１．第１の実施の形態＞
［構成例］
図１は、実施の形態に係る送信装置の一構成例を表すものである。送信装置１は、６つの信号を用いてデータを送信するものである。なお、本開示の実施の形態に係る通信システムは、本実施の形態により具現化されるので、併せて説明する。送信装置１は、処理部９と、送信部１０とを備えている。
【００２１】
処理部９は、所定の処理を行って６組のパラレル信号ＤＡＴＡ１〜ＤＡＴＡ６を生成するものである。パラレル信号ＤＡＴＡ１〜ＤＡＴＡ６のそれぞれは、複数ビットのビット幅を有するものである。
【００２２】
送信部１０は、パラレル信号ＤＡＴＡ１〜ＤＡＴＡ６およびモード選択信号ＭＳＥＬに基づいて、信号ＳＩＧ１〜ＳＩＧ６を生成して出力端子Ｔout1〜Ｔout6から出力するものである。送信部１０は、シリアライザＳＥＲ１〜ＳＥＲ６を有している。シリアライザＳＥＲ１〜ＳＥＲ６は、パラレル信号ＤＡＴＡ１〜ＤＡＴＡ６をシリアライズして信号Ｓ１１〜Ｓ１６を生成するものである。シリアライザＳＥＲ１〜ＳＥＲ６は、例えばシフトレジスタを含んで構成されるものである。そして、送信部１０では、このシリアル信号Ｓ１１〜Ｓ１６に基づいて、信号ＳＩＧ１〜ＳＩＧ６を生成するようになっている。
【００２３】
図２は、送信部１０の一構成例を表すものである。送信部１０は、シリアライザＳＥＲ１〜ＳＥＲ６に加え、排他的論理和回路２１〜２６と、フリップフロップ（Ｆ／Ｆ）３１〜３６と、セレクタ３７〜３９，４１〜４６と、論理和回路５１〜５６と、ドライバ部ＤＲＶ１〜ＤＲＶ６と、制御部２０とを有している。なお、これらの回路間の信号は、差動信号であってもよいし、単相信号であってもよい。
【００２４】
排他的論理和回路２１は、信号Ｓ１１と信号Ｓ１３との排他的論理和（ＥＸ−ＯＲ：Exclusive OR）を求め、その結果を出力するものである。排他的論理和回路２２は、信号Ｓ１１と信号Ｓ１２との排他的論理和を求め、その結果を出力するものである。排他的論理和回路２３は、信号Ｓ１２と信号Ｓ１３との排他的論理和を求め、その結果を出力するものである。排他的論理和回路２４は、信号Ｓ１４と信号Ｓ１６との排他的論理和を求め、その結果を出力するものである。排他的論理和回路２５は、信号Ｓ１４と信号Ｓ１５との排他的論理和を求め、その結果を出力するものである。排他的論理和回路２６は、信号Ｓ１５と信号Ｓ１６との排他的論理和を求め、その結果を出力するものである。
【００２５】
フリップフロップ３１は、排他的論理和回路２１の出力信号をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｓ３１として出力するとともに、信号Ｓ１１をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｐ３１およびその反転信号Ｎ３１として出力するものである。フリップフロップ３２は、排他的論理和回路２２の出力信号をクロック信号ＣＬＫ２に基づいてサンプリングして、その結果を信号Ｓ３２として出力するとともに、信号Ｓ１２をクロック信号ＣＬＫ２に基づいてサンプリングして、その結果を信号Ｐ３２およびその反転信号Ｎ３２として出力するものである。フリップフロップ３３は、排他的論理和回路２３の出力信号をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｓ３３として出力するとともに、信号Ｓ１３をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｐ３３およびその反転信号Ｎ３３として出力するものである。フリップフロップ３４は、排他的論理和回路２４の出力信号をクロック信号ＣＬＫ２に基づいてサンプリングして、その結果を信号Ｓ３４として出力するとともに、信号Ｓ１４をクロック信号ＣＬＫ２に基づいてサンプリングして、その結果を信号Ｐ３４およびその反転信号Ｎ３４として出力するものである。フリップフロップ３５は、排他的論理和回路２５の出力信号をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｓ３５として出力するとともに、信号Ｓ１５をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｐ３５およびその反転信号Ｎ３５として出力するものである。フリップフロップ３６は、排他的論理和回路２６の出力信号をクロック信号ＣＬＫ２に基づいてサンプリングして、その結果を信号Ｓ３６として出力するとともに、信号Ｓ１６をクロック信号ＣＬＫ２に基づいてサンプリングして、その結果を信号Ｐ３６およびその反転信号Ｎ３６として出力するものである。
【００２６】
セレクタ３７は、制御信号ＳＩＮＶに基づいて、信号Ｐ３２，Ｎ３２のうちの一方を選択して出力するものである。セレクタ３８は、制御信号ＳＩＮＶに基づいて、信号Ｐ３４，Ｎ３４のうちの一方を選択して出力するものであり、セレクタ３９は、制御信号ＳＩＮＶに基づいて、信号Ｐ３６，Ｎ３６のうちの一方を選択して出力するものである。
【００２７】
セレクタ４１は、制御信号ＳＥＬ１に基づいて、信号Ｐ３１，Ｐ３２のうちの一方を選択して、信号Ｓ４１として出力するものである。セレクタ４２は、制御信号ＳＥＬ２に基づいて、信号Ｎ３１およびセレクタ３７の出力信号のうちの一方を選択して、信号Ｓ４２として出力するものである。セレクタ４３は、制御信号ＳＥＬ１に基づいて、信号Ｐ３３，Ｐ３４のうちの一方を選択して、信号Ｓ４３として出力するものである。セレクタ４４は、制御信号ＳＥＬ２に基づいて、信号Ｎ３３およびセレクタ３８の出力信号のうちの一方を選択して、信号Ｓ４４として出力するものである。セレクタ４５は、制御信号ＳＥＬ１に基づいて、信号Ｐ３５，Ｐ３６のうちの一方を選択して、信号Ｓ４５として出力するものである。セレクタ４６は、制御信号ＳＥＬ２に基づいて、信号Ｎ３５およびセレクタ３９の出力信号のうちの一方を選択して、信号Ｓ４６として出力するものである。
【００２８】
論理和回路５１は、信号Ｓ３１と制御信号ＭＡとの論理和（ＯＲ）を求め、その結果を信号Ｓ５１として出力するものである。論理和回路５２は、信号Ｓ３２と制御信号ＭＡとの論理和を求め、その結果を信号Ｓ５２として出力するものである。論理和回路５３は、信号Ｓ３３と制御信号ＭＡとの論理和を求め、その結果を信号Ｓ５３として出力するものである。論理和回路５４は、信号Ｓ３４と制御信号ＭＡとの論理和を求め、その結果を信号Ｓ５４として出力するものである。論理和回路５５は、信号Ｓ３５と制御信号ＭＡとの論理和を求め、その結果を信号Ｓ５５として出力するものである。論理和回路５６は、信号Ｓ３６と制御信号ＭＡとの論理和を求め、その結果を信号Ｓ５６として出力するものである。
【００２９】
ドライバ部ＤＲＶ１は、信号Ｓ４１および信号Ｓ５１に基づいて、信号ＳＩＧ１を生成するものである。ドライバ部ＤＲＶ２は、信号Ｓ４２および信号Ｓ５２に基づいて、信号ＳＩＧ２を生成するものである。ドライバ部ＤＲＶ３は、信号Ｓ４３および信号Ｓ５３に基づいて、信号ＳＩＧ３を生成するものである。ドライバ部ＤＲＶ４は、信号Ｓ４４および信号Ｓ５４に基づいて、信号ＳＩＧ４を生成するものである。ドライバ部ＤＲＶ５は、信号Ｓ４５および信号Ｓ５５に基づいて、信号ＳＩＧ５を生成するものである。ドライバ部ＤＲＶ６は、信号Ｓ４６および信号Ｓ５６に基づいて、信号ＳＩＧ６を生成するものである。
【００３０】
図３は、ドライバ部ＤＲＶ１の一構成例を表すものである。なお、以下ではドライバ部ＤＲＶ１を例に説明するが、ドライバ部ＤＲＶ２〜ＤＲＶ６についても同様である。ドライバ部ＤＲＶ１は、論理積回路６１，６２と、トランジスタ６３，６４と、抵抗素子６５〜６７とを有している。論理積回路６１は、信号Ｓ４１と信号Ｓ５１との論理積（ＡＮＤ）を求め、その結果を信号ＵＰとして出力するものである。論理積回路６２は、信号Ｓ４１の反転信号と信号Ｓ５１との論理積を求め、その結果を信号ＤＮとして出力するものである。トランジスタ６３，６４は、この例では、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＦＥＴ（Field Effect Transistor）である。トランジスタ６３のゲートは論理積回路６１の出力端子に接続され、ドレインは抵抗素子６５の一端に接続され、ソースはトランジスタ６４のドレインに接続されるとともに抵抗素子６７の一端に接続されている。トランジスタ６４のゲートは論理積回路６２の出力端子に接続され、ドレインはトランジスタ６３のソースに接続されるとともに抵抗素子６７の一端に接続され、ソースは抵抗素子６６の一端に接続されている。抵抗素子６５の一端はトランジスタ６３のドレインに接続され、他端には電圧Ｖ１が供給されている。電圧Ｖ１は、例えば４００［ｍＶ］である。抵抗素子６６の一端はトランジスタ６４のソースに接続され、他端は接地されている。抵抗素子６７の一端はトランジスタ６３のソースおよびトランジスタ６４のドレインに接続され、他端は出力端子Ｔout1に接続されている。この例では、抵抗素子６５の抵抗値と、トランジスタ６３のオン抵抗の抵抗値と、抵抗素子６７の抵抗値の和は、５０［Ω］程度であり、同様に、抵抗素子６６の抵抗値と、トランジスタ６４のオン抵抗の抵抗値と、抵抗素子６７の抵抗値の和は、この例では５０［Ω］程度である。
【００３１】
この構成により、ドライバ部ＤＲＶ１は、信号Ｓ４１および信号Ｓ５１に基づいて、出力端子Ｔout1の電圧を、３つの電圧（高レベル電圧ＶＨ、中レベル電圧ＶＭ、および低レベル電圧ＶＬ）のうちの１つに設定する。具体的には、信号Ｓ５１が“１”である場合には、ドライバ部ＤＲＶ１は、信号Ｓ４１に応じて、出力端子Ｔout1の電圧を、高レベル電圧ＶＨまたは低レベル電圧ＶＬに設定する。すなわち、信号Ｓ４１が“１”である場合には、信号ＵＰが“１”になるとともに信号ＤＮが“０”になる。これにより、トランジスタ６３がオン状態になるとともに、トランジスタ６４がオフ状態になり、端子Ｔout1の電圧は高レベル電圧ＶＨに設定される。また、信号Ｓ４１が“０”である場合には、信号ＵＰが“０”になるとともに信号ＤＮが“１”になる。これにより、トランジスタ６３がオフ状態になるとともに、トランジスタ６４がオン状態になり、端子Ｔout1の電圧は低レベル電圧ＶＬに設定される。一方、信号Ｓ５１が“０”である場合には、信号Ｓ４１にかかわらず、信号ＵＰ，ＤＮはともに“０”になる。これにより、トランジスタ６３，６４はともにオフ状態になる。このとき、端子Ｔout1の電圧は、後述するように、受信装置の終端抵抗を介して、中レベル電圧ＶＭに設定されるようになっている。
【００３２】
言い換えれば、信号Ｓ５１は、信号ＳＩＧ１を中レベル電圧ＶＭにするか否かを制御する信号であり、ドライバ部ＤＲＶ１は、信号Ｓ５１が“０”（アクティブ）である場合に、信号ＳＩＧ１を中レベル電圧ＶＭに設定する。また、ドライバ部ＤＲＶ１は、信号Ｓ５１が“１” （非アクティブ）である場合には、信号Ｓ４１に応じて信号ＳＩＧ１を高レベル電圧ＶＨまたは低レベル電圧ＶＬに設定するようになっている。
【００３３】
制御部２０は、モード選択信号ＭＳＥＬに基づいて、３つの動作モードＭ１〜Ｍ３のうちの１つを選択し、送信部１０がその選択された動作モードで動作するように、送信部１０を制御するものである。ここで、動作モードＭ１は、受信装置に対して差動信号によりデータを送信するモードであり、動作モードＭ２は、受信装置に対して３相信号によりデータを送信するモードであり、動作モードＭ３は、受信装置に対して単相信号によりデータを送信するモードである。モード選択信号ＭＳＥＬは、例えば送信装置１の外部から供給されるものである。制御部２０は、このモード選択信号ＭＳＥＬに基づいて、これらの３つの動作モードＭ１〜Ｍ３のうちの１つを選択する。そして、制御部２０は、選択された動作モードに応じて、クロック信号ＣＬＫ１，ＣＬＫ２、および制御信号ＳＩＮＶ，ＳＥＬ１，ＳＥＬ２，ＭＡを生成し、これらの制御信号を用いて送信部１０の各ブロックの動作を制御するようになっている。
【００３４】
図４は、送信部１０が動作モードＭ１で動作する通信システム４の一構成例を表すものである。通信システム４は、送信装置１と、受信装置１１０とを備えている。受信装置１１０は、レシーバ部１１１〜１１３を有している。このモードでは、ドライバ部ＤＲＶ１，ＤＲＶ２が、レシーバ部１１１に対して伝送線路１０１，１０２を介して信号ＳＩＧ１，ＳＩＧ２をそれぞれ送信し、ドライバ部ＤＲＶ３，ＤＲＶ４が、レシーバ部１１２に対して伝送線路１０３，１０４を介して信号ＳＩＧ３，ＳＩＧ４をそれぞれ送信し、ドライバ部ＤＲＶ５，ＤＲＶ６が、伝送線路１０５，１０６を介してレシーバ部１１３に対して信号ＳＩＧ５，ＳＩＧ６をそれぞれ送信する。ここで、伝送線路１０１〜１０６の特性インピーダンスは５０［Ω］である。また、信号ＳＩＧ１，ＳＩＧ２は差動信号を構成し、信号ＳＩＧ３，ＳＩＧ４は差動信号を構成し、信号ＳＩＧ５，ＳＩＧ６は差動信号を構成する。すなわち、例えば、信号ＳＩＧ１，ＳＩＧ２のうちの一方は高レベル電圧ＶＨであり、他方は低レベル電圧ＶＬである。そして、レシーバ部１１１は、信号ＳＩＧ１，ＳＩＧ２を受信し、レシーバ部１１２は、信号ＳＩＧ３，ＳＩＧ４を受信し、レシーバ部１１３は、信号ＳＩＧ５，ＳＩＧ６を受信するようになっている。なお、この例では、１つの受信装置１１０に３つのレシーバ部１１１〜１１３を設け、その受信装置１１０に対してデータを送信したが、これに限定されるものではなく、これに代えて、例えば、３つの受信装置にそれぞれレシーバ部を１つずつ設け、これらの３つの受信装置に対してデータを送信してもよい。
【００３５】
図５は、レシーバ部１１１の一構成例を表すものである。なお、以下ではレシーバ部１１１を例に説明するが、レシーバ部１１２，１１３についても同様である。レシーバ部１１１は、抵抗素子１１６と、アンプ１１７とを有している。抵抗素子１１６は、通信システム４の終端抵抗として機能するものであり、抵抗値は、この例では、１００［Ω］程度である。抵抗素子１１６の一端は入力端子Ｔin11などに接続されるとともに信号ＳＩＧ１が供給され、他端は入力端子Ｔin12などに接続されるとともに信号ＳＩＧ２が供給される。アンプ１１７は、正入力端子における信号と負入力端子における信号の差分に応じて“１”または“０”を出力するものである。アンプ１１７の正入力端子は、抵抗素子１１６の一端および入力端子Ｔin11に接続されるとともに信号ＳＩＧ１が供給され、負入力端子は、抵抗素子１１６の他端および入力端子Ｔin12に接続されるとともに信号ＳＩＧ２が供給されている。
【００３６】
この構成により、通信システム４では、差動信号によりデータを送受信することができるようになっている。
【００３７】
図６は、送信部１０が動作モードＭ２で動作する通信システム５の一構成例を表すものである。通信システム５は、送信装置１と、受信装置１２０とを備えている。受信装置１２０は、レシーバ部１２１，１２２を有している。このモードでは、ドライバ部ＤＲＶ１〜ＤＲＶ３が、レシーバ部１２１に対して信号線路１０１〜１０３を介して信号ＳＩＧ１〜ＳＩＧ３をそれぞれ送信し、ドライバ部ＤＲＶ４〜ＤＲＶ６が、レシーバ部１２２に対して信号線路１０４〜１０６を介して信号ＳＩＧ４〜ＳＩＧ６をそれぞれ送信する。ここで、信号ＳＩＧ１〜ＳＩＧ３は３相信号を構成し、信号ＳＩＧ４〜ＳＩＧ６は３相信号を構成する。すなわち、信号ＳＩＧ１〜ＳＩＧ３は、互いに異なる電圧レベル（高レベル電圧ＶＨ、低レベル電圧ＶＬ、中レベル電圧ＶＭ）になるものである。そして、レシーバ部１２１は、信号ＳＩＧ１〜ＳＩＧ３を受信し、レシーバ部１２２は、信号ＳＩＧ４〜ＳＩＧ６を受信するようになっている。
【００３８】
図７は、レシーバ部１２１の一構成例を表すものである。なお、以下ではレシーバ部１２１を例に説明するが、レシーバ部１２２についても同様である。レシーバ部１２１は、抵抗素子１２４〜１２６と、アンプ１２７〜１２９とを有している。抵抗素子１２４〜１２６は、通信システム５の終端抵抗として機能するものであり、抵抗値は、この例では、５０［Ω］程度である。抵抗素子１２４の一端は入力端子Ｔin21などに接続されるとともに信号ＳＩＧ１が供給され、他端は抵抗素子１２５，１２６の他端に接続されている。抵抗素子１２５の一端は入力端子Ｔin22などに接続されるとともに信号ＳＩＧ２が供給され、他端は抵抗素子１２４，１２６の他端に接続されている。抵抗素子１２６の一端は入力端子Ｔin23などに接続されるとともに信号ＳＩＧ３が供給され、他端は抵抗素子１２４，１２６の他端に接続されている。アンプ１２７の正入力端子は、アンプ１２９の負入力端子、抵抗素子１２４の一端、および入力端子Ｔin21に接続されるとともに信号ＳＩＧ１が供給され、負入力端子は、アンプ１２８の正入力端子、抵抗素子１２５の一端、および入力端子Ｔin22に接続されるとともに信号ＳＩＧ２が供給される。アンプ１２８の正入力端子は、アンプ１２７の負入力端子、抵抗素子１２５の一端、および入力端子Ｔin22に接続されるとともに信号ＳＩＧ２が供給され、負入力端子は、アンプ１２９の正入力端子、抵抗素子１２６の一端、および入力端子Ｔin23に接続されるとともに信号ＳＩＧ３が供給される。アンプ１２９の正入力端子は、アンプ１２８の負入力端子、抵抗素子１２６の一端、および入力端子Ｔin23に接続されるとともに信号ＳＩＧ３が供給され、負入力端子は、アンプ１２７の正入力端子、抵抗素子１２４の一端、および入力端子Ｔin21に接続されるとともに信号ＳＩＧ１が供給される。
【００３９】
図８は、レシーバ部１２１の一動作例を表すものである。この例では、信号ＳＩＧ１は高レベル電圧ＶＨであり、信号ＳＩＧ２は低レベル電圧ＶＬである。このとき、信号ＳＩＧ３の電圧は、抵抗素子１２４〜１２６により、中レベル電圧ＶＭに設定される。この場合には、入力端子Ｔin21、抵抗素子１２４、抵抗素子１２５、入力端子Ｔin22の順に電流Ｉinが流れる。そして、アンプ１２７の正入力端子には高レベル電圧ＶＨが供給されるとともに負入力端子には低レベル電圧ＶＬが供給され、アンプ１２７は“１”を出力する。また、アンプ１２８の正入力端子には低レベル電圧ＶＬが供給されるとともに負入力端子には中レベル電圧ＶＭが供給され、アンプ１２８は“０”を出力する。また、アンプ１２９の正入力端子には中レベル電圧ＶＭが供給されるとともに負入力端子には高レベル電圧ＶＨが供給され、アンプ１２９は“０”を出力するようになっている。
【００４０】
この構成により、通信システム５では、３相信号によりデータを送受信することができるようになっている。
【００４１】
図９は、送信部１０が動作モードＭ３で動作する通信システム６の一構成例を表すものである。通信システム６は、送信装置１と、受信装置１３０とを備えている。受信装置１３０は、レシーバ部１３１〜１３６を有している。このモードでは、ドライバ部ＤＲＶ１〜ＤＲＶ６がレシーバ部１３１〜１３６に対して伝送線路１０１〜１０６を介して信号ＳＩＧ１〜ＳＩＧ６をそれぞれ送信する。ここで、信号ＳＩＧ１〜ＳＩＧ６のそれぞれは、単相信号である。そして、レシーバ部１３１〜１３６は、信号ＳＩＧ１〜ＳＩＧ６をそれぞれ受信するようになっている。
【００４２】
図１０は、レシーバ部１３１の一構成例を表すものである。なお、以下ではレシーバ部１３１を例に説明するが、レシーバ部１３２〜１３６についても同様である。レシーバ部１３１は、抵抗素子１３８と、アンプ１３９とを有している。抵抗素子１３８は、通信システム６の終端抵抗として機能するものであり、抵抗値は、この例では、５０［Ω］程度である。抵抗素子１３８の一端は入力端子Ｔin31などに接続されるとともに信号ＳＩＧ１が供給され、他端にはバイアス電圧Ｖ２が供給されている。アンプ１３９の正入力端子は、抵抗素子１３８の一端および入力端子Ｔin31に接続されるとともに信号ＳＩＧ１が供給され、負入力端子には、バイアス電圧Ｖ３が供給されている。
【００４３】
この構成により、通信システム６では、単相信号によりデータを送受信することができるようになっている。
【００４４】
次に、送信部１０のレイアウトについて説明する。
【００４５】
図１１は、送信部１０における各ブロックの回路配置を表すものである。この図１１には、パッドＰＡＤ１〜ＰＡＤ６およびＥＳＤ（Electro-Static Discharge）保護回路ＥＳＤ１〜ＥＳＤ６も併せて示している。パッドＰＡＤ１〜ＰＡＤ６は、出力端子Ｔout1〜Ｔout6に対応するものであり、ＥＳＤ保護回路ＥＳＤ１〜ＥＳＤ６は、これらのパッドＰＡＤ１〜ＰＡＤ６の近くにそれぞれ配置されている。なお、この図１１では、セレクタ３７〜３９，４１〜４６を省いている。実線の矢印は、シリアライザＳＥＲ１〜ＳＥＲ６から、排他的論理和回路２１〜２６への信号の流れと、論理和回路５１〜５６からドライバ部ＤＲＶ１〜ＤＲＶ６への信号の流れを示している。
【００４６】
この例では、シリアライザＳＥＲ１、排他的論理和回路２１、フリップフロップ３１、論理和回路５１、およびドライバ部ＤＲＶ１が互いに近くなるように配置している。同様に、シリアライザＳＥＲ２、排他的論理和回路２２、フリップフロップ３２、論理和回路５２、ドライバ部ＤＲＶ２が互いに近くなるように配置し、シリアライザＳＥＲ３、排他的論理和回路２３、フリップフロップ３３、論理和回路５３、ドライバ部ＤＲＶ３が互いに近くなるように配置し、シリアライザＳＥＲ４、排他的論理和回路２４、フリップフロップ３４、論理和回路５４、ドライバ部ＤＲＶ４が互いに近くなるように配置し、シリアライザＳＥＲ５、排他的論理和回路２５、フリップフロップ３５、論理和回路５５、ドライバ部ＤＲＶ５が互いに近くなるように配置し、シリアライザＳＥＲ６、排他的論理和回路２６、フリップフロップ３６、論理和回路５６、ドライバ部ＤＲＶ６が互いに近くなるように配置している。この例では、このようにレイアウトすることにより、パッドＰＡＤ１〜ＰＡＤ６の配置の順番と、シリアライザＳＥＲ１〜ＳＥＲ６の配置の順番とを同じにしている。
【００４７】
ここで、信号Ｓ１１は、本開示における「第１の信号」の一具体例に対応し、信号Ｓ１２は、本開示における「第２の信号」の一具体例に対応し、信号Ｓ１３は、本開示における「第３の信号」の一具体例に対応する。出力端子Ｔout1は、本開示における「第１の出力端子」の一具体例に対応し、出力端子Ｔout2は、本開示における「第２の出力端子」の一具体例に対応し、出力端子Ｔout3は、本開示における「第３の出力端子」の一具体例に対応する。排他的論理和回路２１およびドライバ部ＤＲＶ１は、本開示における「第１の送信部」の一具体例に対応し、排他的論理和回路２２およびドライバ部ＤＲＶ２は、本開示における「第２の送信部」の一具体例に対応し、排他的論理和回路２３およびドライバ部ＤＲＶ３は、本開示における「第３の送信部」の一具体例に対応する。排他的論理和回路２１は、本開示における「第１の制御回路」の一具体例に対応し、排他的論理和回路２２は、本開示における「第２の制御回路」の一具体例に対応する。ドライバ部ＤＲＶ１は、本開示における「第１のドライバ部」の一具体例に対応し、ドライバ部ＤＲＶ２は、本開示における「第２のドライバ部」の一具体例に対応する。
【００４８】
［動作および作用］
続いて、本実施の形態の送信装置１の動作および作用について説明する。
【００４９】
（全体動作概要）
まず、図１，２などを参照して、送信装置１の全体動作概要を説明する。処理部９は、６組のパラレル信号ＤＡＴＡ１〜ＤＡＴＡ６を生成する。送信部１０は、パラレル信号ＤＡＴＡ１〜ＤＡＴＡ６およびモード選択信号ＭＳＥＬに基づいて、信号ＳＩＧ１〜ＳＩＧ６を生成し、伝送線路１０１〜１０６を介して、受信装置に送信する。送信部１０の制御部２０は、モード選択信号ＭＳＥＬに基づいて、３つの動作モードＭ１〜Ｍ３のうちの１つを選択し、送信部１０がその選択された動作モードで動作するように、送信部１０を制御する。
【００５０】
（動作モードＭ１）
動作モードＭ１では、送信装置１は、受信装置に対して差動信号によりデータを送信する。以下に、動作モードＭ１での詳細動作について説明する。
【００５１】
図１２Ａ，１２Ｂは、動作モードＭ１における送信部１０の一動作例を表すものであり、図１２Ａは一の動作状態を示し、図１２Ｂは他の動作状態を示す。図１２Ａ，１２Ｂでは、セレクタ３７〜３９，４１〜４６を、そのセレクタの動作状態を示すスイッチで示している。なお、太線は、各動作状態における主要な信号パスを示す。
【００５２】
動作モードＭ１では、制御部２０は、互いに位相が１８０度ずれたクロック信号ＣＬＫ１，ＣＬＫ２を生成する。そして、制御部２０は、フリップフロップ３１，３３，３５に対してクロック信号ＣＬＫ１を供給し、フリップフロップ３２，３４，３６に対してクロック信号ＣＬＫ２を供給する。また、制御部２０は、セレクタ３７，３８，３９に対して制御信号ＳＩＮＶを供給し、セレクタ３７が信号Ｎ３２を選択して出力し、セレクタ３８が信号Ｎ３４を選択して出力し、セレクタ３９が信号Ｎ３６を選択して出力するようにそれぞれ制御する。
【００５３】
また、制御部２０は、セレクタ４１に対して制御信号ＳＥＬ１を供給し、セレクタ４１が信号Ｐ３１と信号Ｐ３２を交互に選択して出力するように制御するとともに、セレクタ４２に対して制御信号ＳＥＬ２を供給し、セレクタ４２が信号Ｎ３１とセレクタ３７の出力信号（信号Ｎ３２）を交互に選択して出力するように制御する。その際、制御部２０は、セレクタ４１が信号Ｐ３１を選択して出力するときはセレクタ４２が信号Ｎ３１を選択するようにセレクタ４１，４２を制御し（図１２Ａ）、セレクタ４１が信号Ｐ３２を選択して出力するときはセレクタ４２が信号Ｎ３２を選択するようにセレクタ４１，４２を制御する（図１２Ｂ）。
【００５４】
図１３は、セレクタ４１，４２の一動作例を示すタイミング波形図を表すものであり、（Ａ）は信号Ｐ３１または信号Ｎ３１の波形を示し、（Ｂ）は信号Ｐ３２または信号Ｎ３２の波形を示し、（Ｃ）は信号Ｓ４１または信号Ｓ４２の波形を示す。この例では、フリップフロップ３１は、クロック信号ＣＬＫ１に同期して、データＳ０，Ｓ２，Ｓ４，…をこの順に信号Ｐ３１，Ｎ３１として出力し、フリップフロップ３２は、クロック信号ＣＬＫ２に同期して、データＳ１，Ｓ３，Ｓ５，…をこの順に信号Ｐ３２，Ｎ３２として出力する。その際、クロック信号ＣＬＫ１，ＣＬＫ２は互いに位相が１８０度ずれているため、信号Ｐ３１，Ｎ３１の遷移タイミングと、信号Ｐ３２，Ｎ３２の遷移タイミングもまたずれる。信号Ｐ３１，Ｎ３１におけるデータが安定している期間Ｔ１において（図１３（Ａ））、セレクタ４１は信号Ｐ３１を選択して信号Ｓ４１として出力し、セレクタ４２は信号Ｎ３１を選択して信号Ｓ４２として出力する（図１３（Ｃ））。また、信号Ｐ３２，Ｎ３２におけるデータが安定している期間Ｔ２において（図１３（Ｂ））、セレクタ４１は信号Ｐ３２を選択して信号Ｓ４１として出力するとともに、セレクタ４２は信号Ｎ３２を選択して信号Ｓ４２として出力する（図１３（Ｃ））。ここで、信号Ｎ３１は信号Ｐ３１の反転信号であり、信号Ｎ３２は信号Ｐ３２の反転信号であるため、信号Ｓ４２は、信号Ｓ４１の反転信号である。このような動作の結果、信号Ｓ４１，Ｓ４２には、データＳ０，Ｓ１，Ｓ２，…がこの順に並ぶ。すなわち、動作モードＭ１では、セレクタ４１，４２は、２：１のシリアライザとして機能する。
【００５５】
同様に、制御部２０は、セレクタ４３に対して制御信号ＳＥＬ１を供給し、セレクタ４３が信号Ｐ３３と信号Ｐ３４を交互に選択して出力するように制御するとともに、セレクタ４４に対して制御信号ＳＥＬ２を供給し、セレクタ４４が信号Ｎ３３とセレクタ３８の出力信号（信号Ｎ３４）を交互に選択して出力するように制御する。そして、制御部２０は、セレクタ４５に対して制御信号ＳＥＬ１を供給し、セレクタ４５が信号Ｐ３５と信号Ｐ３６を交互に選択して出力するように制御するとともに、セレクタ４６に対して制御信号ＳＥＬ２を供給し、セレクタ４６が信号Ｎ３５とセレクタ３９の出力信号（信号Ｎ３６）を交互に選択して出力するように制御する。
【００５６】
また、制御部２０は、論理和回路５１〜５６に対して、“１”を示す制御信号ＭＡを供給する。これにより、信号Ｓ５１〜Ｓ５６は“１”となる。その結果、ドライバ部ＤＲＶ１〜ＤＲＶ６は、信号Ｓ４１〜Ｓ４６に応じて、信号ＳＩＧ１〜ＳＩＧ６を高レベル電圧ＶＨまたは低レベル電圧ＶＬにそれぞれ設定する。その際、信号Ｓ４１と信号Ｓ４２は互いに反転しているため、信号ＳＩＧ１，ＳＩＧ２は差動信号を構成する。同様に、信号ＳＩＧ３，ＳＩＧ４は差動信号を構成し、信号ＳＩＧ５，ＳＩＧ６は差動信号を構成する。
【００５７】
このように、動作モードＭ１では、送信装置１は、受信装置に対して差動信号によりデータを送信する。
【００５８】
（動作モードＭ２）
動作モードＭ２では、送信装置１は、受信装置に対して３相信号によりデータを送信する。以下に、動作モードＭ２での詳細動作について説明する。
【００５９】
図１４は、動作モードＭ２における送信部１０の一動作例を表すものである。動作モードＭ２では、制御部２０は、互いに位相がほぼ等しいクロック信号ＣＬＫ１，ＣＬＫ２を生成する。そして、制御部２０は、フリップフロップ３１，３３，３５に対してクロック信号ＣＬＫ１を供給するとともに、フリップフロップ３２，３４，３６に対してクロック信号ＣＬＫ２を供給する。また、制御部２０は、セレクタ３７，３８，３９に対して制御信号ＳＩＮＶを供給し、セレクタ３７が信号Ｐ３２を選択して出力し、セレクタ３８が信号Ｐ３４を選択して出力し、セレクタ３９が信号Ｐ３６を選択して出力するようにそれぞれ制御する。
【００６０】
また、制御部２０は、セレクタ４１に対して制御信号ＳＥＬ１を供給し、信号Ｐ３１を選択して信号Ｓ４１として出力するように制御し、セレクタ４２に対して制御信号ＳＥＬ２を供給し、セレクタ３７の出力信号（信号Ｐ３２）を選択して信号Ｓ４２として出力するように制御し、セレクタ４３に対して制御信号ＳＥＬ１を供給し、信号Ｐ３３を選択して信号Ｓ４３として出力するように制御する。同様に、制御部２０は、セレクタ４４に対して制御信号ＳＥＬ２を供給し、セレクタ３８の出力信号（信号Ｐ３４）を選択して信号Ｓ４４として出力するように制御し、セレクタ４５に対して制御信号ＳＥＬ１を供給し、信号Ｐ３５を選択して信号Ｓ４５として出力するように制御し、セレクタ４６に対して制御信号ＳＥＬ２を供給し、セレクタ３９の出力信号（信号Ｐ３６）を選択して信号Ｓ４６として出力するように制御する。
【００６１】
また、制御部２０は、論理和回路５１〜５６に対して、“０”を示す制御信号ＭＡを供給する。これにより、信号Ｓ５１〜Ｓ５６は、信号Ｓ３１〜Ｓ３６と同じ信号になる。その結果、ドライバ部ＤＲＶ１〜ＤＲＶ３は、信号Ｓ４１〜Ｓ４３および信号Ｓ５１〜Ｓ５３に基づいて、信号ＳＩＧ１〜ＳＩＧ３を、互いに異なる３つの電圧（高レベル電圧ＶＨ、中レベル電圧ＶＭ、低レベル電圧ＶＬ）に設定する。同様に、ドライバ部ＤＲＶ４〜ＤＲＶ６は、信号Ｓ４４〜Ｓ４６および信号Ｓ５４〜Ｓ５６に基づいて、信号ＳＩＧ４〜ＳＩＧ６を、互いに異なる３つの電圧に設定する。
【００６２】
図１５は、ドライバ部ＤＲＶ１〜ＤＲＶ３の動作を表すものである。なお、ドライバ部ＤＲＶ４〜ＤＲＶ６の動作についても同様である。
【００６３】
例えば、信号Ｓ１１，Ｓ１２，Ｓ１３が“１”，“０”，“０”である場合には、信号Ｓ５１，Ｓ５２，Ｓ５３が“１”，“１”，“０”になる。よって、ドライバ部ＤＲＶ１は、信号Ｓ４１（信号Ｓ１１）が“１”であり、信号Ｓ５１が“１”であるため、信号ＳＩＧ１を高レベル電圧ＶＨに設定する。また、ドライバ部ＤＲＶ２は、信号Ｓ４２（信号Ｓ１２）が“０”であり、信号Ｓ５２が“１”であるため、信号ＳＩＧ２を低レベル電圧ＶＬに設定する。また、ドライバ部ＤＲＶ３は、信号Ｓ５３が“０”であるため、信号ＳＩＧ３を中レベル電圧ＶＭに設定する。
【００６４】
また、例えば、信号Ｓ１１，Ｓ１２，Ｓ１３が“０”，“１”，“０”である場合には、信号Ｓ５１，Ｓ５２，Ｓ５３が“０”，“１”，“１”になる。よって、ドライバ部ＤＲＶ１は、信号Ｓ５１が“０”であるため、信号ＳＩＧ１を中レベル電圧ＶＭに設定する。また、ドライバ部ＤＲＶ２は、信号Ｓ４２（信号Ｓ１２）が“１”であり、信号Ｓ５２が“１”であるため、信号ＳＩＧ２を高レベル電圧ＶＨに設定する。また、ドライバ部ＤＲＶ３は、信号Ｓ４３（信号Ｓ１３）が“０”であり、信号Ｓ５３が“１”であるため、信号ＳＩＧ３を低レベル電圧ＶＬに設定する。
【００６５】
また、例えば、信号Ｓ１１，Ｓ１２，Ｓ１３が“０”，“０”，“１”である場合には、信号Ｓ５１，Ｓ５２，Ｓ５３が“１”，“０”，“１”になる。よって、ドライバ部ＤＲＶ１は、信号Ｓ４１（信号Ｓ１１）が“０”であり、信号Ｓ５１が“１”であるため、信号ＳＩＧ１を低レベル電圧ＶＬに設定する。また、ドライバ部ＤＲＶ２は、信号Ｓ５２が“０”であるため、信号ＳＩＧ２を中レベル電圧ＶＭに設定する。また、ドライバ部ＤＲＶ３は、信号Ｓ４３（信号Ｓ１３）が“１”であり、信号Ｓ５３が“１”であるため、信号ＳＩＧ３を高レベル電圧ＶＨに設定する。
【００６６】
このように、動作モードＭ２では、送信装置１は、受信装置に対して３相信号によりデータを送信する。
【００６７】
（動作モードＭ３）
動作モードＭ３では、送信装置１は、受信装置に対して単相信号によりデータを送信する。以下に、動作モードＭ３での詳細動作について説明する。
【００６８】
図１６は、動作モードＭ３における送信部１０の一動作例を表すものである。動作モードＭ３では、制御部２０は、互いに位相がほぼ等しいクロック信号ＣＬＫ１，ＣＬＫ２を生成する。そして、制御部２０は、フリップフロップ３１，３３，３５に対してクロック信号ＣＬＫ１を供給するとともに、フリップフロップ３２，３４，３６に対してクロック信号ＣＬＫ２を供給する。また、制御部２０は、セレクタ３７，３８，３９に対して制御信号ＳＩＮＶを供給し、セレクタ３７が信号Ｐ３２を選択して出力し、セレクタ３８が信号Ｐ３４を選択して出力し、セレクタ３９が信号Ｐ３６を選択して出力するようにそれぞれ制御する。
【００６９】
また、制御部２０は、セレクタ４１に対して制御信号ＳＥＬ１を供給し、信号Ｐ３１を選択して信号Ｓ４１として出力するように制御する。制御部２０は、セレクタ４２に対して制御信号ＳＥＬ２を供給し、セレクタ３７の出力信号（信号Ｐ３２）を選択して信号Ｓ４２として出力するように制御する。制御部２０は、セレクタ４３に対して制御信号ＳＥＬ１を供給し、信号Ｐ３３を選択して信号Ｓ４３として出力するように制御する。制御部２０は、セレクタ４４に対して制御信号ＳＥＬ２を供給し、セレクタ３８の出力信号（信号Ｐ３４）を選択して信号Ｓ４４として出力するように制御する。制御部２０は、セレクタ４５に対して制御信号ＳＥＬ１を供給し、信号Ｐ３５を選択して信号Ｓ４５として出力するように制御する。制御部２０は、セレクタ４６に対して制御信号ＳＥＬ２を供給し、セレクタ３９の出力信号（信号Ｐ３６）を選択して信号Ｓ４６として出力するように制御する。
【００７０】
また、制御部２０は、論理和回路５１〜５６に対して、“１”を示す制御信号ＭＡを供給する。これにより、信号Ｓ５１〜Ｓ５６は“１”となる。その結果、ドライバ部ＤＲＶ１〜ＤＲＶ６は、信号Ｓ４１〜Ｓ４６に応じて、信号ＳＩＧ１〜ＳＩＧ６を高レベル電圧ＶＨまたは低レベル電圧ＶＬに設定する。
【００７１】
このように、動作モードＭ３では、送信装置１は、受信装置に対して単相信号によりデータを送信する。
【００７２】
以上のように、送信装置１では、複数の動作モードＭ１〜Ｍ３を設け、差動信号、３相信号、および単相信号により受信装置に対してデータを送信することができるようにしたので、様々なインタフェースを実現することができる。これにより、例えば、電子機器のシステム設計の自由度を高めることができる。具体的には、例えば、この送信部１０をプロセッサに搭載した場合には、３相信号に対応した周辺デバイスを用いて電子機器を構成することもできるし、差動信号に対応した周辺デバイスを用いて電子機器を構成することもできる。また、例えば、１つのプロセッサで様々なインタフェースを実現することができるため、インタフェースごとにプロセッサを準備する必要がないため、プロセッサの品種数を絞ることができ、コストを削減することができる。また、各動作モードＭ１〜Ｍ３において、シリアライザＳＥＲ１〜ＳＥＲ６、フリップフロップ３１〜３６、ドライバ部ＤＲＶ１〜ＤＲＶ６などを共用するようにしたので、インタフェースごとに別回路を設ける場合に比べて、回路配置に必要な面積を抑えることができる。
【００７３】
また、送信装置１では、動作モードＭ２において、図１５に示したように信号Ｓ１１〜Ｓ１３と信号ＳＩＧ１〜ＳＩＧ３とを対応させ、２つの信号Ｓ１１，Ｓ１３に基づいて信号ＳＩＧ１を生成し、２つの信号Ｓ１１，Ｓ１２に基づいて信号ＳＩＧ２を生成し、２つの信号Ｓ１２，Ｓ１３に基づいて信号ＳＩＧ３を生成するようにしたので、回路構成をシンプルにすることができる。すなわち、信号ＳＩＧ１〜ＳＩＧ３が３つの互いに異なる電圧（高レベル電圧ＶＨ、中レベル電圧ＶＭ、低レベル電圧ＶＬ）になるような組み合わせは、図１５に示したように６通り存在する。よって、３ビットの信号に基づいて、この６通りの信号ＳＩＧ１〜ＳＩＧ３を生成することができる。このような回路としては、例えば、３ビットの信号に基づいて信号ＳＩＧ１を生成し、この３ビットの信号に基づいて信号ＳＩＧ２を生成し、この３ビットの信号に基づいて信号ＳＩＧ３を生成するように構成することができる。しかしながら、そのように３ビットの信号に基づいて信号ＳＩＧ１を生成し、信号ＳＩＧ２を生成し、信号ＳＩＧ３を生成するように構成した場合には、回路構成が複雑になってしまうおそれがある。そのような場合には、例えば回路規模が大きくなり、また、例えばレイテンシが大きくなるおそれがある。一方、送信装置１では、その３ビットの信号を、信号Ｓ１１〜Ｓ１３（図１５）のように定義したので、２つの信号Ｓ１１，Ｓ１３に基づいて信号ＳＩＧ１を生成し、２つの信号Ｓ１１，Ｓ１２に基づいて信号ＳＩＧ２を生成し、２つの信号Ｓ１２，Ｓ１３に基づいて信号ＳＩＧ３を生成することができる。より具体的には、例えば信号ＳＩＧ１を生成する際、信号Ｓ１１と信号Ｓ１３が互いに等しい場合には、信号ＳＩＧ１を中レベル電圧ＶＭに設定し、信号Ｓ１１と信号Ｓ１３が互いに異なる場合には、信号ＳＩＧ１を信号Ｓ１１に応じて高レベル電圧ＶＨまたは低レベル電圧ＶＬに設定する。すなわち、例えば、１つの排他的論理和回路２１およびドライバ部ＤＲＶ１を用いて、信号ＳＩＧ１を生成することができる。これにより、送信装置１では、回路構成をシンプルにすることができる。
【００７４】
［効果］
以上のように本実施の形態では、動作モードＭ２において、３つの信号Ｓ１１〜Ｓ１３のうちの２つの信号に基づいて、信号ＳＩＧ１〜ＳＩＧ３のそれぞれを生成するようにしたので、シンプルな構成を実現することができる。
【００７５】
［変形例１−１］
上記実施の形態では、３つの動作モードＭ１〜Ｍ３を設けるようにしたが、これに限定されるものではない。これに代えて、例えば、図１７に示す送信部１０Ａのように、動作モードＭ２のみで動作するように構成してもよい。送信部１０Ａは、排他的論理和回路２１〜２６と、フリップフロップ３１〜３６と、ドライバ部ＤＲＶ１〜ＤＲＶ６と、クロック信号生成部２０Ａとを有している。フリップフロップ３１は、排他的論理和回路２１の出力信号をクロック信号ＣＬＫに基づいてサンプリングして、その結果を信号Ｓ５１として出力するとともに、信号Ｓ１１をクロック信号ＣＬＫに基づいてサンプリングして、その結果を信号Ｓ４１として出力するものである。フリップフロップ３２〜３６についても同様である。クロック信号生成部２０Ａは、クロック信号ＣＬＫを生成するものである。すなわち、送信部１０Ａは、上記実施の形態に係る送信部１０（図２）において、セレクタ３７〜３９，４１〜４６、および論理和回路５１〜５６を省くとともに、制御部２０をクロック信号生成部２０Ａに置き換えたものである。このように構成しても、上記実施の形態の場合と同様の効果を得ることができる。
【００７６】
［変形例１−２］
上記実施の形態では、送信部１０は６つの信号ＳＩＧ１〜ＳＩＧ６を生成したが、これに限定されるものではなく、これに代えて、例えば５つ以下の信号を生成してもよいし、７つ以上の信号を生成してもよい。変形例１−１に本変形例を適用し、３つの信号ＳＩＧ１〜ＳＩＧ３を生成するように構成した例を、図１８に示す。このように構成しても、上記実施の形態の場合と同様の効果を得ることができる。
【００７７】
［変形例１−３］
上記実施の形態では、図１１に示したように、パッドＰＡＤ１〜ＰＡＤ６の配置の順番と、シリアライザＳＥＲ１〜ＳＥＲ６の配置の順番とを同じにしたが、これに限定されるものではなく、これに代えて、例えば、図１９に示したように、パッドＰＡＤ１〜ＰＡＤ６の配置の順番と、シリアライザＳＥＲ１〜ＳＥＲ６の配置の順番とが異なるようにしてもよい。この例では、シリアライザＳＥＲ３、排他的論理和回路２２、フリップフロップ３２、論理和回路５２、ドライバ部ＤＲＶ２が互いに近くなるように配置し、シリアライザＳＥＲ２、排他的論理和回路２３、フリップフロップ３３、論理和回路５３、ドライバ部ＤＲＶ３が互いに近くなるように配置し、シリアライザＳＥＲ６、排他的論理和回路２５、フリップフロップ３５、論理和回路５５、ドライバ部ＤＲＶ５が互いに近くなるように配置し、シリアライザＳＥＲ５、排他的論理和回路２６、フリップフロップ３６、論理和回路５６、ドライバ部ＤＲＶ６が互いに近くなるように配置している。すなわち、この図１９の例は、図１１の例において、シリアライザＳＥＲ２とシリアライザＳＥＲ３とを入れ替え、シリアライザＳＥＲ５とシリアライザＳＥＲ６とを入れ替えたものである。これにより、本変形例では、シリアライザＳＥＲ１〜ＳＥＲ６から排他的論理和回路２１〜２６への信号パスの長さのばらつきを抑えることができる。すなわち、図１１に示した例では、例えば、シリアライザＳＥＲ３から排他的論理和回路２１への信号パスが他の信号パスに比べて長くなる。これにより、この信号パスを通る信号が遅延し、結果として信号ＳＩＧ１などの波形が乱れるおそれがある。一方、本変形例（図１９）では、シリアライザＳＥＲ１〜ＳＥＲ６から排他的論理和回路２１〜２６への信号パスの長さのばらつきを抑えることができるため、信号ＳＩＧ１〜ＳＩＧ６の波形が乱れるおそれを低減することができる。
【００７８】
［変形例１−４］
上記実施の形態では、３つの動作モードＭ１〜Ｍ３を設けたが、その際、例えば、動作モードＭ１〜Ｍ３のうちの選択した動作モードに応じて動作周波数を変更するようにしてもよいし、シリアライザＳＥＲ１〜ＳＥＲ６におけるシフトレジスタの段数を変更するようにしてもよい。
【００７９】
［変形例１−５］
上記実施の形態では、図１５に示したように信号Ｓ１１〜Ｓ１３と信号ＳＩＧ１〜ＳＩＧ３とを対応させたが、これに限定されるものではない。以下に、いくつかの例を挙げて、本変形例について説明する。
【００８０】
図２０は、本変形例に係る送信装置１Ｅにおける送信部１０Ｅの一構成例を表すものである。送信部１０Ｅは、反転論理積回路４１Ｅ〜４６Ｅ、排他的論理和回路５１Ｅ〜５６Ｅ、およびセレクタ６１Ｅ〜６６Ｅを有している。
【００８１】
反転論理積回路４１Ｅは、信号Ｓ１１の反転信号と信号Ｓ１３との反転論理積（ＮＡＮＤ）を求め、その結果を出力するものである。反転論理積回路４２Ｅは、信号Ｓ１２の反転信号と信号Ｓ１１との反転論理積を求め、その結果を出力するものである。反転論理積回路４３Ｅは、信号Ｓ１３の反転信号と信号Ｓ１２との反転論理積を求め、その結果を出力するものである。反転論理積回路４４Ｅは、信号Ｓ１４の反転信号と信号Ｓ１６との反転論理積を求め、その結果を出力するものである。反転論理積回路４５Ｅは、信号Ｓ１５の反転信号と信号Ｓ１４との反転論理積を求め、その結果を出力するものである。反転論理積回路４６Ｅは、信号Ｓ１６の反転信号と信号Ｓ１５との反転論理積を求め、その結果を出力するものである。
【００８２】
排他的論理和回路５１Ｅは、信号Ｓ１１と信号Ｓ１３との排他的論理和を求め、その結果を出力するものである。排他的論理和回路５２Ｅは、信号Ｓ１１と信号Ｓ１２との排他的論理和を求め、その結果を出力するものである。排他的論理和回路５３Ｅは、信号Ｓ１１と信号Ｓ１３との排他的論理和を求め、その結果を出力するものである。排他的論理和回路５４Ｅは、信号Ｓ１４と信号Ｓ１６との排他的論理和を求め、その結果を出力するものである。排他的論理和回路５５Ｅは、信号Ｓ１４と信号Ｓ１５との排他的論理和を求め、その結果を出力するものである。排他的論理和回路５６Ｅは、信号Ｓ１５と信号Ｓ１６との排他的論理和を求め、その結果を出力するものである。
【００８３】
セレクタ６１Ｅは、制御信号ＭＡに基づいて、信号Ｓ１１および排他的論理和回路５１Ｅの出力信号のうちの一方を選択して、出力するものである。セレクタ６２Ｅは、制御信号ＭＡに基づいて、信号Ｓ１２および排他的論理和回路５２Ｅの出力信号のうちの一方を選択して、出力するものである。セレクタ６３Ｅは、制御信号ＭＡに基づいて、信号Ｓ１３および排他的論理和回路５３Ｅの出力信号のうちの一方を選択して、出力するものである。セレクタ６４Ｅは、制御信号ＭＡに基づいて、信号Ｓ１４および排他的論理和回路５４Ｅの出力信号のうちの一方を選択して、出力するものである。セレクタ６５Ｅは、制御信号ＭＡに基づいて、信号Ｓ１５および排他的論理和回路５５Ｅの出力信号のうちの一方を選択して、出力するものである。セレクタ６６Ｅは、制御信号ＭＡに基づいて、信号Ｓ１６および排他的論理和回路５６Ｅの出力信号のうちの一方を選択して、出力するものである。
【００８４】
そして、フリップフロップ３１は、上記実施の形態の場合と同様に、反転論理積回路４１Ｅの出力信号をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｓ３１として出力するとともに、セレクタ６１Ｅの出力信号をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｐ３１およびその反転信号Ｎ３１として出力する。フリップフロップ３２〜３６についても同様である。
【００８５】
図２１Ａ，２１Ｂは、動作モードＭ１における送信部１０Ｅの一動作例を表すものであり、図２１Ａは一の動作状態を示し、図２１Ｂは他の動作状態を示す。動作モードＭ１では、制御部２０は、セレクタ６１Ｅ〜６６Ｅに対して制御信号ＭＡを供給し、セレクタ６１Ｅ〜６６Ｅが信号Ｓ１１〜Ｓ１６を選択して出力するようにそれぞれ制御する。これにより、動作モードＭ１では、送信装置１Ｅは、上記実施の形態の場合（図１２Ａ，１２Ｂ）と同様に、受信装置に対して差動信号によりデータを送信する。
【００８６】
図２２は、動作モードＭ２における送信部１０Ｅの一動作例を表すものである。図２３は、動作モードＭ２におけるドライバ部ＤＲＶ１〜ＤＲＶ３の動作を表すものである。動作モードＭ２では、制御部２０は、セレクタ６１Ｅ〜６６Ｅに対して制御信号ＭＡを供給し、セレクタ６１Ｅ〜６６Ｅが排他的論理和回路５１Ｅ〜５６Ｅの出力信号を選択して出力するようにそれぞれ制御する。
【００８７】
これにより、図２３に示したように、例えば、信号Ｓ１１，Ｓ１２，Ｓ１３が“１”，“１”，“０”である場合には、信号Ｓ４１，Ｓ４２，Ｓ４３が“１”，“０”，“１”になり、信号Ｓ５１，Ｓ５２，Ｓ５３が“１”，“１”，“０”になる。よって、ドライバ部ＤＲＶ１は、信号Ｓ４１，Ｓ５１が“１”，“１”であるため、信号ＳＩＧ１を高レベル電圧ＶＨに設定する。また、ドライバ部ＤＲＶ２は、信号Ｓ４２，Ｓ５２が“０”，“１”であるため、信号ＳＩＧ２を低レベル電圧ＶＬに設定する。また、ドライバ部ＤＲＶ３は、信号Ｓ５３が“０”であるため、信号ＳＩＧ３を中レベル電圧ＶＭに設定する。これにより、動作モードＭ２では、送信装置１Ｅは、上記実施の形態の場合（図１４）と同様に、受信装置に対して３相信号によりデータを送信する。
【００８８】
図２４は、動作モードＭ３における送信部１０Ｅの一動作例を表すものである。動作モードＭ３では、制御部２０は、セレクタ６１Ｅ〜６６Ｅに対して制御信号ＭＡを供給し、セレクタ６１Ｅ〜６６Ｅが信号Ｓ１１〜Ｓ１６を選択して出力するようにそれぞれ制御する。これにより、動作モードＭ３では、送信装置１Ｅは、上記実施の形態の場合（図１６）と同様に、受信装置に対して単相信号によりデータを送信する。
【００８９】
図２５は、本変形例に係る他の送信装置１Ｆにおける送信部１０Ｆの一構成例を表すものである。送信部１０Ｆは、反転論理積回路４１Ｆ〜４６Ｆおよび反転排他的論理和回路５１Ｆ〜５６Ｆを有している。
【００９０】
反転論理積回路４１Ｆは、信号Ｓ１３の反転信号と信号Ｓ１１との反転論理積（ＮＡＮＤ）を求め、その結果を出力するものである。反転論理積回路４２Ｆは、信号Ｓ１１の反転信号と信号Ｓ１２との反転論理積を求め、その結果を出力するものである。反転論理積回路４３Ｆは、信号Ｓ１２の反転信号と信号Ｓ１３との反転論理積を求め、その結果を出力するものである。反転論理積回路４４Ｆは、信号Ｓ１６の反転信号と信号Ｓ１４との反転論理積を求め、その結果を出力するものである。反転論理積回路４５Ｆは、信号Ｓ１４の反転信号と信号Ｓ１５との反転論理積を求め、その結果を出力するものである。反転論理積回路４６Ｆは、信号Ｓ１５の反転信号と信号Ｓ１６との反転論理積を求め、その結果を出力するものである。
【００９１】
反転排他的論理和回路５１Ｆは、信号Ｓ１１と信号Ｓ１３との反転排他的論理和（ＥＸ−ＮＯＲ：Exclusive NOR）を求め、その結果を出力するものである。反転排他的論理和回路５２Ｆは、信号Ｓ１１と信号Ｓ１２との反転排他的論理和を求め、その結果を出力するものである。反転排他的論理和回路５３Ｆは、信号Ｓ１２と信号Ｓ１３との反転排他的論理和を求め、その結果を出力するものである。反転排他的論理和回路５４Ｆは、信号Ｓ１４と信号Ｓ１６との反転排他的論理和を求め、その結果を出力するものである。反転排他的論理和回路５５Ｆは、信号Ｓ１４と信号Ｓ１５との反転排他的論理和を求め、その結果を出力するものである。反転排他的論理和回路５６Ｆは、信号Ｓ１５と信号Ｓ１６との反転排他的論理和を求め、その結果を出力するものである。
【００９２】
図２６は、動作モードＭ２における送信部１０Ｆのドライバ部ＤＲＶ１〜ＤＲＶ３の動作を表すものである。図２６に示したように、例えば、信号Ｓ１１，Ｓ１２，Ｓ１３が“１”，“０”，“１”である場合には、信号Ｓ４１，Ｓ４２，Ｓ４３が“１”，“０”，“０”になり、信号Ｓ５１，Ｓ５２，Ｓ５３が“１”，“１”，“０”になる。よって、ドライバ部ＤＲＶ１は、信号Ｓ４１，Ｓ５１が“１”，“１”であるため、信号ＳＩＧ１を高レベル電圧ＶＨに設定する。また、ドライバ部ＤＲＶ２は、信号Ｓ４２，Ｓ５２が“０”，“１”であるため、信号ＳＩＧ２を低レベル電圧ＶＬに設定する。また、ドライバ部ＤＲＶ３は、信号Ｓ５３が“０”であるため、信号ＳＩＧ３を中レベル電圧ＶＭに設定する。
【００９３】
図２７は、本変形例に係る他の送信装置１Ｇにおける送信部１０Ｇの一構成例を表すものである。送信部１０Ｇは、反転論理積回路４１Ｆ〜４６Ｆおよび排他的論理和回路５１Ｅ〜５２Ｅを有している。すなわち、送信部１０Ｇは、例えば、送信部１０Ｅ（図２０）において、反転論理積回路４１Ｅ〜４６Ｅを、反転論理積回路４１Ｆ〜４６Ｆに置き換えたものである。言い換えれば、送信部１０Ｇは、例えば、送信部１０Ｆ（図２５）において、反転排他的論理和回路５１Ｆ〜５６Ｆを、排他的論理和回路５１Ｅ〜５６Ｅに置き換えたものである。
【００９４】
図２８は、動作モードＭ２における送信部１０Ｇのドライバ部ＤＲＶ１〜ＤＲＶ３の動作を表すものである。図２８に示したように、例えば、信号Ｓ１１，Ｓ１２，Ｓ１３が“０”，“０”，“１”である場合には、信号Ｓ４１，Ｓ４２，Ｓ４３が“１”，“０”，“１”になり、信号Ｓ５１，Ｓ５２，Ｓ５３が“１”，“１”，“０”になる。よって、ドライバ部ＤＲＶ１は、信号Ｓ４１，Ｓ５１が“１”，“１”であるため、信号ＳＩＧ１を高レベル電圧ＶＨに設定する。また、ドライバ部ＤＲＶ２は、信号Ｓ４２，Ｓ５２が“０”，“１”であるため、信号ＳＩＧ２を低レベル電圧ＶＬに設定する。また、ドライバ部ＤＲＶ３は、信号Ｓ５３が“０”であるため、信号ＳＩＧ３を中レベル電圧ＶＭに設定する。
【００９５】
図２９は、本変形例に係る送信装置１Ｈにおける他の送信部１０Ｈの一構成例を表すものである。送信部１０Ｈは、反転論理積回路４１Ｅ〜４６Ｅおよび反転排他的論理和回路５１Ｆ〜５６Ｆを有している。すなわち、送信部１０Ｈは、例えば、送信部１０Ｅ（図２０）において、排他的論理和回路５１Ｅ〜５６Ｅを、反転排他的論理和回路５１Ｆ〜５６Ｆに置き換えたものである。言い換えれば、送信部１０Ｈは、例えば、送信部１０Ｆ（図２５）において、反転論理積回路４１Ｆ〜４６Ｆを、反転論理積回路４１Ｅ〜４６Ｅに置き換えたものである。
【００９６】
図３０は、動作モードＭ２における送信部１０Ｈのドライバ部ＤＲＶ１〜ＤＲＶ３の動作を表すものである。図３０に示したように、例えば、信号Ｓ１１，Ｓ１２，Ｓ１３が“０”，“１”，“０”である場合には、信号Ｓ４１，Ｓ４２，Ｓ４３が“１”，“０”，“０”になり、信号Ｓ５１，Ｓ５２，Ｓ５３が“１”，“１”，“０”になる。よって、ドライバ部ＤＲＶ１は、信号Ｓ４１，Ｓ５１が“１”，“１”であるため、信号ＳＩＧ１を高レベル電圧ＶＨに設定する。また、ドライバ部ＤＲＶ２は、信号Ｓ４２，Ｓ５２が“０”，が“１”であるため、信号ＳＩＧ２を低レベル電圧ＶＬに設定する。また、ドライバ部ＤＲＶ３は、信号Ｓ５３が“０”であるため、信号ＳＩＧ３を中レベル電圧ＶＭに設定する。
【００９７】
［変形例１−６］
上記実施の形態では、フリップフロップ３１〜３６を設けたが、これに限定されるものではなく、例えば、各信号間のタイミングのずれが十分に小さい場合には、これらのフリップフロップ３１〜３６を省いてもよい。また、例えば、さらにフリップフロップを追加して、各信号間のタイミングのずれを抑えるようにしてもよい。
【００９８】
［その他の変形例］
また、これらの変形例のうちの２以上を組み合わせてもよい。
【００９９】
＜２．第２の実施の形態＞
次に、第２の実施の形態に係る送信装置２について説明する。本実施の形態は、いわゆるテブナン終端により中レベル電圧ＶＭを生成するものである。なお、上記第１の実施の形態に係る送信装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【０１００】
図１に示したように、送信装置２は、送信部７０を有している。送信部７０は、第１の実施の形態に係る送信部１０と同様に、パラレル信号ＤＡＴＡ１〜ＤＡＴＡ６およびモード選択信号ＭＳＥＬに基づいて、信号ＳＩＧ１〜ＳＩＧ６を生成して出力端子Ｔout1〜Ｔout6から出力するものである。
【０１０１】
図３１は、送信部７０の一構成例を表すものである。送信部７０は、シリアライザＳＥＲ１〜ＳＥＲ６に加え、反転回路２１１〜２１６と、セレクタ２２１〜２２６と、フリップフロップ（Ｆ／Ｆ）２３１〜２３６と、セレクタ２３７〜２３９，２４１〜２４６と、ドライバ部ＤＲＶ１１〜ＤＲＶ１６と、制御部２２０とを有している。
【０１０２】
反転回路２１１は、信号Ｓ１１を反転して出力するものである。反転回路２１２は、信号Ｓ１２を反転して出力するものである。反転回路２１３は、信号Ｓ１３を反転して出力するものである。反転回路２１４は、信号Ｓ１４を反転して出力するものである。反転回路２１５は、信号Ｓ１５を反転して出力するものである。反転回路２１６は、信号Ｓ１６を反転して出力するものである。
【０１０３】
セレクタ２２１は、制御信号ＭＢに基づいて、信号Ｓ１３および反転回路２１１の出力信号のうちの一方を選択して、出力するものである。セレクタ２２２は、制御信号ＭＢに基づいて、信号Ｓ１１および反転回路２１２の出力信号のうちの一方を選択して、出力するものである。セレクタ２２３は、制御信号ＭＢに基づいて、信号Ｓ１２および反転回路２１３の出力信号のうちの一方を選択して、出力するものである。セレクタ２２４は、制御信号ＭＢに基づいて、信号Ｓ１６および反転回路２１４の出力信号のうちの一方を選択して、出力するものである。セレクタ２２５は、制御信号ＭＢに基づいて、信号Ｓ１４および反転回路２１５の出力信号のうちの一方を選択して、出力するものである。セレクタ２２６は、制御信号ＭＢに基づいて、信号Ｓ１５および反転回路２１６の出力信号のうちの一方を選択して、出力するものである。
【０１０４】
フリップフロップ２３１は、セレクタ２２１の出力信号をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｐ２２１およびその反転信号Ｎ２２１として出力するとともに、信号Ｓ１１をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｐ２３１およびその反転信号Ｎ２３１として出力するものである。フリップフロップ２３２は、セレクタ２２２の出力信号をクロック信号ＣＬＫ２に基づいてサンプリングして、その結果を信号Ｐ２２２およびその反転信号Ｎ２２２として出力するとともに、信号Ｓ１２をクロック信号ＣＬＫ２に基づいてサンプリングして、その結果を信号Ｐ２３２およびその反転信号Ｎ２３２として出力するものである。フリップフロップ２３３は、セレクタ２２３の出力信号をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｐ２２３およびその反転信号Ｎ２２３として出力するとともに、信号Ｓ１３をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｐ２３３およびその反転信号Ｎ２３３として出力するものである。フリップフロップ２３４は、セレクタ２２４の出力信号をクロック信号ＣＬＫ２に基づいてサンプリングして、その結果を信号Ｐ２２４およびその反転信号Ｎ２２４として出力するとともに、信号Ｓ１４をクロック信号ＣＬＫ２に基づいてサンプリングして、その結果を信号Ｐ２３４およびその反転信号Ｎ２３４として出力するものである。フリップフロップ２３５は、セレクタ２２５の出力信号をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｐ２２５およびその反転信号Ｎ２２５として出力するとともに、信号Ｓ１５をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｐ２３５およびその反転信号Ｎ２３５として出力するものである。フリップフロップ２３６は、セレクタ２２６の出力信号をクロック信号ＣＬＫ２に基づいてサンプリングして、その結果を信号Ｐ２２６およびその反転信号Ｎ２２６として出力するとともに、信号Ｓ１６をクロック信号ＣＬＫ２に基づいてサンプリングして、その結果を信号Ｐ２３６およびその反転信号Ｎ２３６として出力するものである。
【０１０５】
セレクタ２３７は、制御信号ＳＩＮＶに基づいて、信号Ｐ２２２，Ｐ２３２および信号Ｎ２２２，Ｎ２３２のうちの一方を選択して出力するものである。セレクタ２３８は、制御信号ＳＩＮＶに基づいて、信号Ｐ２２４，Ｐ２３４および信号Ｎ２２４，Ｎ２３４のうちの一方を選択して出力するものである。セレクタ２３９は、制御信号ＳＩＮＶに基づいて、信号Ｐ２２６，Ｐ２３６および信号Ｎ２２６，Ｎ２３６のうちの一方を選択して出力するものである。
【０１０６】
セレクタ２４１は、制御信号ＳＥＬ１に基づいて、信号Ｐ２２１，Ｐ２３１および信号Ｐ２２２，Ｐ２３２のうちの一方を選択して、信号Ｓ２４１，Ｓ２５１として出力するものである。セレクタ２４２は、制御信号ＳＥＬ２に基づいて、信号Ｎ２２１，Ｎ２３１およびセレクタ２３７の２つの出力信号のうちの一方を選択して、信号Ｓ２４２，Ｓ２５２として出力するものである。セレクタ２４３は、制御信号ＳＥＬ１に基づいて、信号Ｐ２２３，Ｐ２３３および信号Ｐ２２４，Ｐ２３４のうちの一方を選択して、信号Ｓ２４３，Ｓ２５３として出力するものである。セレクタ２４４は、制御信号ＳＥＬ２に基づいて、信号Ｎ２２３，Ｎ２３３およびセレクタ２３８の２つの出力信号のうちの一方を選択して、信号Ｓ２４４，Ｓ２５４として出力するものである。セレクタ２４５は、制御信号ＳＥＬ１に基づいて、信号Ｐ２２５，Ｐ２３５および信号Ｐ２２６，Ｐ２３６のうちの一方を選択して、信号Ｓ２４５，Ｓ２５５として出力するものである。セレクタ２４６は、制御信号ＳＥＬ２に基づいて、信号Ｎ２２５，Ｎ２３５およびセレクタ２３９の２つの出力信号のうちの一方を選択して、信号Ｓ２４６，Ｓ２５６として出力するものである。
【０１０７】
ドライバ部ＤＲＶ１１は、信号Ｓ２４１，Ｓ２５１に基づいて、信号ＳＩＧ１を生成するものである。ドライバ部ＤＲＶ１２は、信号Ｓ２４２，Ｓ２５２に基づいて、信号ＳＩＧ２を生成するものである。ドライバ部ＤＲＶ１３は、信号Ｓ２４３，Ｓ２５３に基づいて、信号ＳＩＧ３を生成するものである。ドライバ部ＤＲＶ１４は、信号Ｓ２４４，Ｓ２５４に基づいて、信号ＳＩＧ４を生成するものである。ドライバ部ＤＲＶ１５は、信号Ｓ２４５，Ｓ２５５に基づいて、信号ＳＩＧ５を生成するものである。ドライバ部ＤＲＶ１６は、信号Ｓ２４６，Ｓ２５６に基づいて、信号ＳＩＧ６を生成するものである。
【０１０８】
図３２は、ドライバ部ＤＲＶ１１の一構成例を表すものである。なお、以下ではドライバ部ＤＲＶ１１を例に説明するが、ドライバ部ＤＲＶ１２〜ＤＲＶ１６についても同様である。ドライバ部ＤＲＶ１１は、反転回路２５１，２６２と、バッファ回路２５２，２６１と、トランジスタ２５３，２５４，２６３，２６４と、抵抗素子２５５〜２５７，２６５〜２６７とを有している。
【０１０９】
反転回路２５１は、信号Ｓ２４１を反転して、信号ＵＰ１として出力するものである。バッファ回路２５２は、信号Ｓ２４１に基づいて信号ＤＮ１を生成して出力するものである。バッファ回路２６１は、信号Ｓ２５１に基づいて信号ＵＰ２を生成して出力するものである。反転回路２６２は、信号Ｓ２５１を反転して、信号ＤＮ２として出力するものである。
【０１１０】
トランジスタ２５３，２５４，２６３，２６４は、ＮチャネルＭＯＳ型のＦＥＴである。トランジスタ２５３のゲートは反転回路２５１の出力端子に接続され、ドレインは抵抗素子２５５の一端に接続され、ソースはトランジスタ２５４のドレインに接続されるとともに抵抗素子２５７の一端に接続されている。トランジスタ２５４のゲートはバッファ回路２５２の出力端子に接続され、ドレインはトランジスタ２５３のソースに接続されるとともに抵抗素子２５７の一端に接続され、ソースは抵抗素子２５６の一端に接続されている。トランジスタ２６３のゲートはバッファ回路２６１の出力端子に接続され、ドレインは抵抗素子２６５の一端に接続され、ソースはトランジスタ２６４のドレインに接続されるとともに抵抗素子２６７の一端に接続されている。トランジスタ２６４のゲートはバッファ回路２６２の出力端子に接続され、ドレインはトランジスタ２６３のソースに接続されるとともに抵抗素子２６７の一端に接続され、ソースは抵抗素子２６６の一端に接続されている。
【０１１１】
抵抗素子２５５の一端はトランジスタ２５３のドレインに接続され、他端には電圧Ｖ１が供給されている。抵抗素子２５６の一端はトランジスタ２５４のソースに接続され、他端は接地されている。抵抗素子２５７の一端はトランジスタ２５３のソースおよびトランジスタ２５４のドレインに接続され、他端は抵抗素子２６７の他端に接続されるとともに出力端子Ｔout1に接続されている。抵抗素子２６５の一端はトランジスタ２６３のドレインに接続され、他端には電圧Ｖ１が供給されている。抵抗素子２６６の一端はトランジスタ２６４のソースに接続され、他端は接地されている。抵抗素子２６７の一端はトランジスタ２６３のソースおよびトランジスタ２６４のドレインに接続され、他端は抵抗素子２５７の他端に接続されるとともに出力端子Ｔout1に接続されている。この例では、抵抗素子２５５の抵抗値と、トランジスタ２５３のオン抵抗の抵抗値と、抵抗素子２５７の抵抗値の和は、１００［Ω］程度である。同様に、抵抗素子２５６の抵抗値と、トランジスタ２５４のオン抵抗の抵抗値と、抵抗素子２５７の抵抗値の和は、この例では１００［Ω］程度であり、抵抗素子２６５の抵抗値と、トランジスタ２６３のオン抵抗の抵抗値と、抵抗素子２６７の抵抗値の和は、この例では１００［Ω］程度であり、抵抗素子２６６の抵抗値と、トランジスタ２６４のオン抵抗の抵抗値と、抵抗素子２６７の抵抗値の和は、この例では１００［Ω］程度である。
【０１１２】
この構成により、ドライバ部ＤＲＶ１１は、信号Ｓ２４１および信号Ｓ２５１に基づいて、出力端子Ｔout1の電圧を、３つの電圧（高レベル電圧ＶＨ、中レベル電圧ＶＭ、および低レベル電圧ＶＬ）のうちの１つに設定する。具体的には、信号Ｓ２４１，Ｓ２５１が“０”，“１”である場合には、信号ＵＰ１，ＵＰ２がともに“１”になり、信号ＤＮ１，ＤＮ２がともに“０”になる。これにより、トランジスタ２５３，２６３がオン状態になるとともに、トランジスタ２５４，２６４がオフ状態になり、端子Ｔout1の電圧は高レベル電圧ＶＨに設定される。また、信号Ｓ２４１，Ｓ２５１が“１”，“０”である場合には、信号ＤＮ１，ＤＮ２がともに“１”になり、信号ＵＰ１，ＵＰ２がともに“１”になる。これにより、トランジスタ２５４，２６４がオン状態になるとともに、トランジスタ２５３，２６３がオフ状態になり、端子Ｔout1の電圧は低レベル電圧ＶＬに設定される。また、信号Ｓ２４１，Ｓ２５１が“１”，“１”である場合には、信号ＤＮ１，ＵＰ２がともに“１”になり、信号ＵＰ１，ＤＮ２がともに“０”になる。これにより、トランジスタ２５４，２６３がオン状態になるとともに、トランジスタ２５３，２６４がオフ状態になる。このとき、ドライバ部ＤＲＶ１１では、テブナン終端が実現され、端子Ｔout1の電圧は中レベル電圧ＶＭに設定される。また、信号Ｓ２４１，Ｓ２５１が“０”，“０”である場合には、信号ＵＰ１，ＤＮ２がともに“１”になり、信号ＤＮ１，ＵＰ２がともに“０”になる。これにより、トランジスタ２５３，２６４がオン状態になるとともに、トランジスタ２５４，２６３がオフ状態になる。このとき、ドライバ部ＤＲＶ１１では、テブナン終端が実現され、端子Ｔout1の電圧は中レベル電圧ＶＭに設定される。
【０１１３】
このように、ドライバ部ＤＲＶ１１では、信号ＳＩＧ１の電圧レベルにかかわらず、４つのトランジスタ２５３，２５４，２６３，２６４のうちの２つのトランジスタがオン状態になる。これにより、ドライバ部ＤＲＶ１１では、信号ＳＩＧ１の電圧レベルにかかわらず、出力インピーダンスを５０［Ω］程度にすることができ、インピーダンスマッチングを実現しやすくすることができるようになっている。
【０１１４】
制御部２２０は、モード選択信号ＭＳＥＬに基づいて、３つの動作モードＭ１〜Ｍ３のうちの１つを選択し、送信部７０がその選択された動作モードで動作するように、送信部７０を制御するものである。具体的には、制御部２２０は、選択された動作モードに応じて、クロック信号ＣＬＫ１，ＣＬＫ２、および制御信号ＳＩＮＶ，ＳＥＬ１，ＳＥＬ２，ＭＢを生成し、これらの制御信号を用いて送信部７０の各ブロックの動作を制御するようになっている。
【０１１５】
ここで、反転回路２１１、セレクタ２２１、およびドライバ部ＤＲＶ１１は、本開示における「第１の送信部」の一具体例に対応し、反転回路２１２、セレクタ２２２、およびドライバ部ＤＲＶ１２は、本開示における「第２の送信部」の一具体例に対応し、反転回路２１３、セレクタ２２３、およびドライバ部ＤＲＶ１３は、本開示における「第３の送信部」の一具体例に対応する。反転回路２１１およびセレクタ２２１は、本開示における「第１の制御回路」の一具体例に対応し、反転回路２１２およびセレクタ２２２は、本開示における「第２の制御回路」の一具体例に対応する。ドライバ部ＤＲＶ１１は、本開示における「第１のドライバ部」の一具体例に対応し、ドライバ部ＤＲＶ１２は、本開示における「第２のドライバ部」の一具体例に対応する。
【０１１６】
図３３Ａ，３３Ｂは、動作モードＭ１における送信部７０の一動作例を表すものであり、図３３Ａは一の動作状態を示し、図３３Ｂは他の動作状態を示す。動作モードＭ１では、制御部２２０は、セレクタ２２１〜２２６に対して、“０”を示す制御信号ＭＢを供給し、セレクタ２２１〜２２６が反転回路２１１〜２１６の出力信号を選択して出力するようにそれぞれ制御する。そして、制御部２２０は、第１の実施の形態の場合（図１２Ａ，１２Ｂ）と同様に、例えば、セレクタ２４１に対して制御信号ＳＥＬ１を供給し、セレクタ２４１が信号Ｐ２２１，Ｐ２３１と信号Ｐ２２２，Ｎ２２２を交互に選択して出力するように制御するとともに、セレクタ２４２に対して制御信号ＳＥＬ２を供給し、セレクタ２４２が信号Ｎ２２１，Ｎ２３１とセレクタ２３７の出力信号（信号Ｎ２２２，Ｎ２３２）を交互に選択して出力するように制御する。
【０１１７】
このとき、例えば図３３Ａにおいて、セレクタ２２１の出力信号と信号Ｓ１１とは互いに反転するため、信号Ｐ２２１と信号Ｐ２３１は互いに反転し、信号Ｎ２２１と信号Ｎ２３１とは互いに反転する。これにより、信号Ｓ２４１と信号Ｓ２５１とは互いに反転するため、ドライバ部ＤＲＶ１１は信号ＳＩＧ１を高レベル電圧ＶＨまたは低レベル電圧ＶＬに設定し、信号Ｓ２４２と信号Ｓ２５２とは互いに反転するため、ドライバ部ＤＲＶ１２は信号ＳＩＧ２を高レベル電圧ＶＨまたは低レベル電圧ＶＬに設定する。このとき、信号Ｐ２２１と信号Ｎ２２１とは互いに反転し、信号Ｐ２３１と信号Ｎ２３１とは互いに反転しているため、信号Ｓ２４１と信号Ｓ２４２とは互いに反転し、信号Ｓ２５１と信号Ｓ２５２とは互いに反転する。これにより、信号ＳＩＧ１が高レベル電圧ＶＨである場合には信号ＳＩＧ２が低レベル電圧ＶＬになり、信号ＳＩＧ１が低レベル電圧ＶＬである場合には信号ＳＩＧ２が高レベル電圧ＶＨになる。信号ＳＩＧ３〜ＳＩＧ６についても同様である。これにより、動作モードＭ１では、送信装置２は、第１の実施の形態の場合（図１２Ａ，１２Ｂ）と同様に、受信装置に対して差動信号によりデータを送信する。
【０１１８】
図３４は、動作モードＭ２における送信部７０の一動作例を表すものである。図３５は、動作モードＭ２におけるドライバ部ＤＲＶ１１〜ＤＲＶ１３の動作を表すものである。動作モードＭ２では、制御部２２０は、セレクタ２２１〜２２６に対して、“１”を示す制御信号ＭＢを供給し、セレクタ２２１が信号Ｓ１３を選択して出力し、セレクタ２２２が信号Ｓ１１を選択して出力し、セレクタ２２３が信号Ｓ１２を選択して出力し、セレクタ２２４が信号Ｓ１６を選択して出力し、セレクタ２２５が信号Ｓ１４を選択して出力し、セレクタ２２６が信号Ｓ１５を選択して出力するようにそれぞれ制御する。
【０１１９】
これにより、図３５に示したように、例えば、信号Ｓ１１，Ｓ１２，Ｓ１３が“１”，“０”，“０”である場合には、信号Ｐ２４１，Ｎ２４１が“０”，“１”になり、信号Ｐ２４２，Ｎ２４２が“１”，“０”になり、信号Ｐ２４３，Ｎ２４３が“０”，“０”になる。よって、ドライバ部ＤＲＶ１１は、信号Ｐ２４１，Ｎ２４１が“０”，“１”であるため、信号ＳＩＧ１を高レベル電圧ＶＨに設定する。また、ドライバ部ＤＲＶ１２は、信号Ｐ２４２，Ｎ２４２が“１”，“０”であるため、信号ＳＩＧ２を低レベル電圧ＶＬに設定する。また、ドライバ部ＤＲＶ１３は、信号Ｐ２４３，Ｎ２４３が“０”，“０”であるため、信号ＳＩＧ３を中レベル電圧ＶＭに設定する。これにより、動作モードＭ２では、送信装置２は、第１の実施の形態の場合（図１４）と同様に、受信装置に対して３相信号によりデータを送信する。
【０１２０】
図３６は、動作モードＭ３における送信部７０の一動作例を表すものである。動作モードＭ３では、制御部２２０は、セレクタ２２１〜２２６に対して、“０”を示す制御信号ＭＢを供給し、動作モードＭ１の場合と同様に、セレクタ２２１〜２２６が反転回路２１１〜２１６の出力信号を選択して出力するようにそれぞれ制御する。その結果、例えば、信号Ｐ２４１と信号Ｎ２４１とは互いに反転し、ドライバ部ＤＲＶ１１は、信号ＳＩＧ１を高レベル電圧ＶＨまたは低レベル電圧ＶＬに設定する。信号ＳＩＧ２〜ＳＩＧ６についても同様である。これにより、動作モードＭ３では、送信装置２は、第１の実施の形態の場合（図１６）と同様に、受信装置に対して単相信号によりデータを送信する。
【０１２１】
以上のように、送信装置２では、信号ＳＩＧ１〜ＳＩＧ６の電圧レベルにかかわらず、４つのトランジスタ２５３，２５４，２６３，２６４のうちの２つのトランジスタをオン状態にした。具体的には、例えば、高レベル電圧ＶＨを生成する場合には、２つのトランジスタ２５３，２６３をオン状態にし、低レベル電圧ＶＬを生成する場合には、２つのトランジスタ２５４，２６４をオン状態にし、中レベル電圧ＶＭを生成する場合には、２つのトランジスタ２５３，２６４をオン状態にし、または２つのトランジスタ２５４，２６３をオン状態にした。これにより、送信装置２では、インピーダンスマッチングを実現しやすくすることができ、信号ＳＩＧ１〜ＳＩＧ６の波形が乱れるおそれを低減することができるため、通信品質を高めることができる。
【０１２２】
また、送信装置２では、このように２つのトランジスタをオン状態にしてテブナン終端により中レベル電圧ＶＭを生成するようにしたので、例えば、第１の実施の形態に係る送信装置１のように、ドライバ部内の２つのトランジスタ６３，６４の両方をオフ状態にすることにより中レベル電圧ＶＭを生成する場合に比べて、信号ＳＩＧ１〜ＳＩＧ６がより早く遷移することができる。これにより、送信装置２では、アイを広げることができるとともに、ジッタを低減することができるため、通信品質を高めることができる。
【０１２３】
以上のように本実施の形態では、信号ＳＩＧ１〜ＳＩＧ６の電圧レベルにかかわらず、４つのトランジスタのうちの２つのトランジスタをオン状態にしたので、通信品質を高めることができる。
【０１２４】
［変形例２−１］
上記実施の形態では、シリアライザＳＥＲ１〜ＳＥＲ６とフリップフロップ２３１〜２３６との間に、反転回路２１１〜２１６およびセレクタ２２１〜２２６を設けたが、これに限定されるものではない。以下に、本変形例について、一例を挙げて詳細に説明する。
【０１２５】
図３７は、本変形例に係る送信装置２Ａにおける送信部７０Ａの一構成例を表すものである。送信部７０Ａは、エンコーダ２６１〜２６６を有している。エンコーダ２６１の入力端子Ｉｎ１には信号Ｓ１３が供給され、入力端子Ｉｎ２には信号Ｓ１１が供給され、入力端子Ｍには制御信号ＭＢが供給され、出力端子Ｏｕｔ１，Ｏｕｔ２はフリップフロップ２３１の２つの入力端子にそれぞれ接続されている。エンコーダ２６２の入力端子Ｉｎ１には信号Ｓ１１が供給され、入力端子Ｉｎ２には信号Ｓ１２が供給され、入力端子Ｍには制御信号ＭＢが供給され、出力端子Ｏｕｔ１，Ｏｕｔ２はフリップフロップ２３２の２つの入力端子にそれぞれ接続されている。エンコーダ２６３の入力端子Ｉｎ１には信号Ｓ１２が供給され、入力端子Ｉｎ２には信号Ｓ１３が供給され、入力端子Ｍには制御信号ＭＢが供給され、出力端子Ｏｕｔ１，Ｏｕｔ２はフリップフロップ２３３の２つの入力端子にそれぞれ接続されている。エンコーダ２６４の入力端子Ｉｎ１には信号Ｓ１６が供給され、入力端子Ｉｎ２には信号Ｓ１４が供給され、入力端子Ｍには制御信号ＭＢが供給され、出力端子Ｏｕｔ１，Ｏｕｔ２はフリップフロップ２３４の２つの入力端子にそれぞれ接続されている。エンコーダ２６５の入力端子Ｉｎ１には信号Ｓ１４が供給され、入力端子Ｉｎ２には信号Ｓ１５が供給され、入力端子Ｍには制御信号ＭＢが供給され、出力端子Ｏｕｔ１，Ｏｕｔ２はフリップフロップ２３５の２つの入力端子にそれぞれ接続されている。エンコーダ２６６の入力端子Ｉｎ１には信号Ｓ１５が供給され、入力端子Ｉｎ２には信号Ｓ１６が供給され、入力端子Ｍには制御信号ＭＢが供給され、出力端子Ｏｕｔ１，Ｏｕｔ２はフリップフロップ２３６の２つの入力端子にそれぞれ接続されている。ここで、制御信号ＭＢは、動作モードＭ１，Ｍ３において“０”になり、動作モードＭ２（３相信号によりデータを送信するモード）において“１”になるものである。
【０１２６】
図３８は、エンコーダ２６１の一構成例を表すものである。図３９は、エンコーダ２６１の真理値表を表すものである。なお、以下ではエンコーダ２６１を例に説明するが、エンコーダ２６２〜２６６についても同様である。エンコーダ２６１は、反転論理積回路２７１〜２７３と、論理積回路２７４，２７５とを有している。反転論理積回路２７１は、入力端子Ｉｎ１に入力された信号ＳＩ１（エンコーダ２６１の場合には信号Ｓ１３）の反転信号と、入力端子Ｍに入力された制御信号ＭＢとの反転論理積を求めるものである。反転論理積回路２７２は、反転論理積回路２７１の出力信号と、入力端子Ｉｎ２に入力された信号ＳＩ２（エンコーダ２６１の場合には信号Ｓ１１）との反転論理積を求めるものである。反転論理積回路２７３は、反転論理積回路２７１の出力信号と、制御信号ＭＢと、信号ＳＩ２との反転論理積を求めるものである。論理積回路２７４は、反転論理積回路２７１の出力信号と、反転論理積回路２７２の出力信号の論理積を求め、出力端子Ｏｕｔ１から信号ＳＯ１として出力するものである。論理積回路２７５は、反転論理積回路２７３の出力信号と、信号ＳＩ２との論理積を求め、出力端子Ｏｕｔ２から信号ＳＯ２として出力するものである。
【０１２７】
図４０は、動作モードＭ２におけるドライバ部ＤＲＶ１１〜ＤＲＶ１３の動作を表すものである。例えば、信号Ｓ１１，Ｓ１２，Ｓ１３が“１”，“０”，“０”である場合には、信号Ｓ２４１，Ｓ２５１が“０”，“１”になり、信号Ｓ２４２，Ｓ２５２が“１”，“０”になり、信号Ｓ２４３，Ｓ２５３が“０”，“０”になる。よって、例えば、ドライバ部ＤＲＶ１３は、信号Ｓ２４３，Ｓ２５３が“０”，“０”であるため、信号ＳＩＧ３を中レベル電圧ＶＭに設定する。
【０１２８】
このように、送信部７０Ａでは、例えば、信号Ｓ２４１，Ｓ２５１を“０”，“１”にすることにより、信号ＳＩＧ１を高レベル電圧ＶＨに設定し、信号Ｓ２４１，Ｓ２５１を“１”，“０”にすることにより、信号ＳＩＧ１を低レベル電圧ＶＬに設定し、信号Ｓ２４１，Ｓ２５１を“０”，“０”にすることにより、信号ＳＩＧ１を中レベル電圧ＶＭに設定する。これにより、送信部７０Ａでは、中レベル電圧ＶＭを生成する場合には、ドライバ部ＤＲＶ２１の４つのトランジスタ２５３，２５４，２６３，２６４のうち、２つのトランジスタ２５３，２６４をオン状態にする。すなわち、例えば、上記実施の形態に係る送信部７０では、中レベル電圧ＶＭを生成する場合には、２つのトランジスタ２５３，２６４をオン状態にし、または２つのトランジスタ２５４，２６３をオン状態にしたが、本変形例に係る送信部７０Ａでは、常に２つのトランジスタ２５３，２５４をオン状態にする。これにより、送信部７０Ａでは、例えば、オン状態になるトランジスタが変化することにより中レベル電圧ＶＭが変動するおそれを低減することができ、通信品質を高めることができる。
【０１２９】
［変形例２−２］
また、これらの回路構成に限定されるものではなく、様々な回路構成を用いて実現することができる。以下に、本変形例について、一例を挙げて詳細に説明する。
【０１３０】
図４１は、本変形例に係る送信装置２Ｂにおける送信部７０Ｂの一構成例を表すものである。送信部７０Ｂは、エンコーダ４１１〜４１６と、セレクタ４２１〜４２６と、フリップフロップ（Ｆ／Ｆ）４３１〜４３６と、セレクタ４３７〜４３９，４４１〜４４６と、ドライバＤＲＶ２１〜ＤＲＶ２６とを有している。
【０１３１】
エンコーダ４１１の入力端子Ｉｎ１には信号Ｓ１１が供給され、入力端子Ｉｎ２には信号Ｓ１３が供給され、出力端子Ｏｕｔ１はセレクタ４２１に接続され、出力端子Ｏｕｔ２〜Ｏｕｔ４はフリップフロップ４３１に接続されている。エンコーダ４１２の入力端子Ｉｎ１には信号Ｓ１２が供給され、入力端子Ｉｎ２には信号Ｓ１１が供給され、出力端子Ｏｕｔ１はセレクタ４２２に接続され、出力端子Ｏｕｔ２〜Ｏｕｔ４はフリップフロップ４３２に接続されている。
エンコーダ４１３の入力端子Ｉｎ１には信号Ｓ１３が供給され、入力端子Ｉｎ２には信号Ｓ１２が供給され、出力端子Ｏｕｔ１はセレクタ４２３に接続され、出力端子Ｏｕｔ２〜Ｏｕｔ４はフリップフロップ４３３に接続されている。エンコーダ４１４の入力端子Ｉｎ１には信号Ｓ１４が供給され、入力端子Ｉｎ２には信号Ｓ１６が供給され、出力端子Ｏｕｔ１はセレクタ４２４に接続され、出力端子Ｏｕｔ２〜Ｏｕｔ４はフリップフロップ４３４に接続されている。エンコーダ４１５の入力端子Ｉｎ１には信号Ｓ１５が供給され、入力端子Ｉｎ２には信号Ｓ１４が供給され、出力端子Ｏｕｔ１はセレクタ４２５に接続され、出力端子Ｏｕｔ２〜Ｏｕｔ４はフリップフロップ４３５に接続されている。エンコーダ４１６の入力端子Ｉｎ１には信号Ｓ１６が供給され、入力端子Ｉｎ２には信号Ｓ１５が供給され、出力端子Ｏｕｔ１はセレクタ４２６に接続され、出力端子Ｏｕｔ２〜Ｏｕｔ４はフリップフロップ４３６に接続されている。
【０１３２】
図４２は、エンコーダ４１１の一構成例を表すものである。図４３は、エンコーダ４１１の真理値表を表すものである。なお、以下ではエンコーダ４１１を例に説明するが、エンコーダ４１２〜４１６についても同様である。エンコーダ４１１は、反転論理積回路４７１〜４７３と、反転論理和回路４７４〜４７６とを有している。反転論理積回路４７１は、入力端子Ｉｎ１に入力された信号ＳＩ１と、入力端子Ｉｎ２に入力された信号ＳＩ２との反転論理積を求めるものである。反転論理積回路４７２は、信号ＳＩ２と、反転論理積回路４７１の出力信号との反転論理積を求め、出力端子Ｏｕｔ１から信号ＳＯ１として出力するものである。反転論理積回路４７３は、信号ＳＩ１と、反転論理積回路４７１の出力信号との反転論理積を求め、出力端子Ｏｕｔ２から信号ＳＯ２として出力するものである。反転論理和回路４７４は、信号ＳＩ１と信号ＳＩ２との反転論理和を求めるものである。反転論理和回路４７５は、信号ＳＩ２と、反転論理和回路４７４の出力信号との反転論理和を求め、出力端子Ｏｕｔ３から信号ＳＯ３として出力するものである。反転論理和回路４７６は、信号ＳＩ１と、反転論理和回路４７４の出力信号との反転論理和を求め、出力端子Ｏｕｔ４から信号ＳＯ４として出力するものである。
【０１３３】
セレクタ４２１は、制御信号ＭＢに基づいて、信号Ｓ１１およびエンコーダ４１１の出力端子Ｏｕｔ１から出力される信号のうちの一方を選択して出力するものである。セレクタ４２２は、制御信号ＭＢに基づいて、信号Ｓ１２およびエンコーダ４１２の出力端子Ｏｕｔ１から出力される信号のうちの一方を選択して出力するものである。セレクタ４２３は、制御信号ＭＢに基づいて、信号Ｓ１３およびエンコーダ４１３の出力端子Ｏｕｔ１から出力される信号のうちの一方を選択して出力するものである。セレクタ４２４は、制御信号ＭＢに基づいて、信号Ｓ１４およびエンコーダ４１４の出力端子Ｏｕｔ１から出力される信号のうちの一方を選択して出力するものである。セレクタ４２５は、制御信号ＭＢに基づいて、信号Ｓ１５およびエンコーダ４１５の出力端子Ｏｕｔ１から出力される信号のうちの一方を選択して出力するものである。セレクタ４２６は、制御信号ＭＢに基づいて、信号Ｓ１６およびエンコーダ４１６の出力端子Ｏｕｔ１から出力される信号のうちの一方を選択して出力するものである。ここで、制御信号ＭＢは、動作モードＭ１，Ｍ３において“０”になり、動作モードＭ２（３相信号によりデータを送信するモード）において“１”になるものである。
【０１３４】
フリップフロップ４３１は、セレクタ４２１の出力信号をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｐ４３１およびその反転信号Ｎ４３１として出力するとともに、エンコーダ４１１の出力端子Ｏｕｔ２〜Ｏｕｔ４から出力される３つの出力信号をクロック信号ＣＬＫ１に基づいてそれぞれサンプリングして、その結果を信号Ｓ４５１，Ｓ４６１，Ｓ４７１としてそれぞれ出力するものである。フリップフロップ４３２は、セレクタ４２２の出力信号をクロック信号ＣＬＫ２に基づいてサンプリングして、その結果を信号Ｐ４３２およびその反転信号Ｎ４３２として出力するとともに、エンコーダ４１２の出力端子Ｏｕｔ２〜Ｏｕｔ４から出力される３つの出力信号をクロック信号ＣＬＫ２に基づいてそれぞれサンプリングして、その結果を信号Ｓ４５２，Ｓ４６２，Ｓ４７２としてそれぞれ出力するものである。フリップフロップ４３３は、セレクタ４２３の出力信号をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｐ４３３およびその反転信号Ｎ４３３として出力するとともに、エンコーダ４１３の出力端子Ｏｕｔ２〜Ｏｕｔ４から出力される３つの出力信号をクロック信号ＣＬＫ１に基づいてそれぞれサンプリングして、その結果を信号Ｓ４５３，Ｓ４６３，Ｓ４７３としてそれぞれ出力するものである。フリップフロップ４３４は、セレクタ４２４の出力信号をクロック信号ＣＬＫ２に基づいてサンプリングして、その結果を信号Ｐ４３４およびその反転信号Ｎ４３４として出力するとともに、エンコーダ４１４の出力端子Ｏｕｔ２〜Ｏｕｔ４から出力される３つの出力信号をクロック信号ＣＬＫ２に基づいてそれぞれサンプリングして、その結果を信号Ｓ４５４，Ｓ４６４，Ｓ４７４としてそれぞれ出力するものである。フリップフロップ４３５は、セレクタ４２５の出力信号をクロック信号ＣＬＫ１に基づいてサンプリングして、その結果を信号Ｐ４３５およびその反転信号Ｎ４３５として出力するとともに、エンコーダ４１５の出力端子Ｏｕｔ２〜Ｏｕｔ４から出力される３つの出力信号をクロック信号ＣＬＫ１に基づいてそれぞれサンプリングして、その結果を信号Ｓ４５５，Ｓ４６５，Ｓ４７５としてそれぞれ出力するものである。フリップフロップ４３６は、セレクタ４２６の出力信号をクロック信号ＣＬＫ２に基づいてサンプリングして、その結果を信号Ｐ４３６およびその反転信号Ｎ４３６として出力するとともに、エンコーダ４１６の出力端子Ｏｕｔ２〜Ｏｕｔ４から出力される３つの出力信号をクロック信号ＣＬＫ２に基づいてそれぞれサンプリングして、その結果を信号Ｓ４５６，Ｓ４６６，Ｓ４７６としてそれぞれ出力するものである。
【０１３５】
セレクタ４３７は、制御信号ＳＩＮＶに基づいて、信号Ｐ４３２，Ｎ４３２のうちの一方を選択して出力するものである。セレクタ４３８は、制御信号ＳＩＮＶに基づいて、信号Ｐ４３４，Ｎ４３４のうちの一方を選択して出力するものであり、セレクタ４３９は、制御信号ＳＩＮＶに基づいて、信号Ｐ４３６，Ｎ４３６のうちの一方を選択して出力するものである。
【０１３６】
セレクタ４４１は、制御信号ＳＥＬ１に基づいて、信号Ｐ４３１，Ｐ４３２のうちの一方を選択して、信号Ｓ４４１として出力するものである。セレクタ４４２は、制御信号ＳＥＬ２に基づいて、信号Ｎ４３１およびセレクタ４３７の出力信号のうちの一方を選択して、信号Ｓ４４２として出力するものである。セレクタ４４３は、制御信号ＳＥＬ１に基づいて、信号Ｐ４３３，Ｐ４３４のうちの一方を選択して、信号Ｓ４４３として出力するものである。セレクタ４４４は、制御信号ＳＥＬ２に基づいて、信号Ｎ４３３およびセレクタ４３８の出力信号のうちの一方を選択して、信号Ｓ４４４として出力するものである。セレクタ４４５は、制御信号ＳＥＬ１に基づいて、信号Ｐ４３５，Ｐ４３６のうちの一方を選択して、信号Ｓ４４５として出力するものである。セレクタ４４６は、制御信号ＳＥＬ２に基づいて、信号Ｎ４３５およびセレクタ４３９の出力信号のうちの一方を選択して、信号Ｓ４４６として出力するものである。
【０１３７】
ドライバ部ＤＲＶ２１は、信号Ｓ４４１，Ｓ４５１，Ｓ４６１，Ｓ４７１、および制御信号ＭＢに基づいて、信号ＳＩＧ１を生成するものである。ドライバ部ＤＲＶ２２は、信号Ｓ４４２，Ｓ４５２，Ｓ４６２，Ｓ４７２、および制御信号ＭＢに基づいて、信号ＳＩＧ２を生成するものである。ドライバ部ＤＲＶ２３は、信号Ｓ４４３、Ｓ４５３，Ｓ４６３，Ｓ４７３、および制御信号ＭＢに基づいて、信号ＳＩＧ３を生成するものである。ドライバ部ＤＲＶ２４は、信号Ｓ４４４、Ｓ４５４，Ｓ４６４，Ｓ４７４、および制御信号ＭＢに基づいて、信号ＳＩＧ４を生成するものである。ドライバ部ＤＲＶ２５は、信号Ｓ４４５、Ｓ４５５，Ｓ４６５，Ｓ４７５、および制御信号ＭＢに基づいて、信号ＳＩＧ５を生成するものである。ドライバ部ＤＲＶ２６は、信号Ｓ４４６，Ｓ４５６，Ｓ４６６，Ｓ４７６、および制御信号ＭＢに基づいて、信号ＳＩＧ６を生成するものである。
【０１３８】
図４４は、ドライバ部ＤＲＶ２１の一構成例を表すものである。なお、以下ではドライバ部ＤＲＶ２１を例に説明するが、ドライバ部ＤＲＶ２２〜ＤＲＶ２６についても同様である。ドライバ部ＤＲＶ２１は、反転回路４５１と、セレクタ４５２と、バッファ回路４５３，４５４と、反転回路４６１と、セレクタ４６２，４６３と、バッファ回路４６４，４６５とを有している。反転回路４５１は、信号Ｓ４４１を反転して出力するものである。セレクタ４５２は、制御信号ＭＢに基づいて、信号Ｓ４５１、および反転回路４５１の出力信号のうちの一方を選択して、出力するものである。バッファ回路４５３は、信号Ｓ４４１に基づいて信号ＵＰ１を生成するものである。バッファ回路４５４は、セレクタ４５２の出力信号に基づいて信号ＤＮ１を生成するものである。反転回路４６１は、信号Ｓ４４１を反転して出力するものである。セレクタ４６２は、信号Ｓ４６１，Ｓ４４１のうちの一方を選択して、出力するものである。セレクタ４６３は、信号Ｓ４７１、および反転回路４６１の出力信号のうちの一方を選択して、出力するものである。バッファ回路４６４は、セレクタ４６２の出力信号に基づいて信号ＵＰ２を生成するものである。バッファ回路４６５は、セレクタ４６３の出力信号に基づいて信号ＤＮ２を生成するものである。
【０１３９】
この構成により、ドライバ部ＤＲＶ２１は、信号Ｓ４４１，Ｓ４５１，Ｓ４６１，Ｓ４７１、および制御信号ＭＢに基づいて、出力端子Ｔout1の電圧を、３つの電圧（高レベル電圧ＶＨ、中レベル電圧ＶＭ、および低レベル電圧ＶＬ）のうちの１つに設定する。
【０１４０】
具体的には、制御信号ＭＢが“０”である場合には、セレクタ４５２は反転回路４５１の出力信号を選択して出力し、セレクタ４６２は信号Ｓ４４１を選択して出力し、セレクタ４６３は反転回路４６１の出力信号を選択して出力する。これにより、ドライバ部ＤＲＶ２１は、信号Ｓ４４１に応じて、出力端子Ｔout1の電圧を、高レベル電圧ＶＨまたは低レベル電圧ＶＬに設定する。すなわち、信号Ｓ４４１が“１”である場合には、信号ＵＰ１，ＵＰ２が“１”になるとともに、信号ＤＮ１，ＤＮ２が“０”になる。これにより、トランジスタ２５３，２６３がオン状態になるとともに、トランジスタ２５４，２６４がオフ状態になり、端子Ｔout1の電圧は高レベル電圧ＶＨに設定される。また、信号Ｓ４４１が“０”である場合には、信号ＤＮ１，ＤＮ２が“１”になるとともに、信号ＵＰ１，ＵＰ２が“０”になる。これにより、トランジスタ２５４，２６４がオン状態になるとともに、トランジスタ２５３，２６３がオフ状態になり、端子Ｔout1の電圧は低レベル電圧ＶＬに設定される。
【０１４１】
また、制御信号ＭＢが“１”である場合には、セレクタ４５２は信号Ｓ４５１を選択して出力し、セレクタ４６２は信号Ｓ４６１を選択して出力し、セレクタ４６３は信号Ｓ４７１を選択して出力する。これにより、ドライバ部ＤＲＶ２１は、信号Ｓ４４１，Ｓ４５１，Ｓ４６１，Ｓ４７１に応じて、出力端子Ｔout1の電圧を、高レベル電圧ＶＨ、中レベル電圧ＶＭ、および低レベル電圧ＶＬのうちの１つに設定する。すなわち、例えば、信号Ｓ４４１，Ｓ４５１，Ｓ４６１，Ｓ４７１が“１”，“０”，“１”，“０”である場合には、信号ＵＰ１，ＵＰ２が“１”になるとともに、信号ＤＮ１，ＤＮ２が“０”になる。これにより、トランジスタ２５３，２６３がオン状態になるとともに、トランジスタ２５４，２６４がオフ状態になり、端子Ｔout1の電圧は高レベル電圧ＶＨに設定される。また、例えば、信号Ｓ４４１，Ｓ４５１，Ｓ４６１，Ｓ４７１が“０”，“１”，“０”，“１”である場合には、信号ＤＮ１，ＤＮ２が“１”になるとともに、信号ＵＰ１，ＵＰ２が“０”になる。これにより、トランジスタ２５４，２６４がオン状態になるとともに、トランジスタ２５３，２６３がオフ状態になり、端子Ｔout1の電圧は低レベル電圧ＶＬに設定される。また、例えば、信号Ｓ４４１，Ｓ４５１，Ｓ４６１，Ｓ４７１が“１”，“１”，“０”，“０”である場合には、信号ＵＰ１，ＤＮ１が“１”になるとともに、信号ＵＰ２，ＤＮ２が“０”になる。これにより、トランジスタ２５３，２５４がオン状態になるとともに、トランジスタ２６３，２６４がオフ状態になる。このとき、ドライバ部ＤＲＶ１１では、テブナン終端が実現され、端子Ｔout1の電圧は中レベル電圧ＶＭに設定される。
【０１４２】
図４５Ａ，４５Ｂは、動作モードＭ１における送信部７０Ｂの一動作例を表すものであり、図４５Ａは一の動作状態を示し、図４５Ｂは他の動作状態を示す。動作モードＭ１では、制御部２２０は、セレクタ４２１〜４２６に対して、“０”を示す制御信号ＭＢを供給し、セレクタ４２１〜４２６が信号Ｓ１１〜Ｓ１６を選択して出力するようにそれぞれ制御する。そして、制御部２２０は、第１の実施の形態の場合（図１２Ａ，１２Ｂ）と同様に、セレクタ４４１に対して制御信号ＳＥＬ１を供給し、セレクタ４４１が信号Ｐ４３１と信号Ｐ４３２を交互に選択して出力するように制御するとともに、セレクタ４４２に対して制御信号ＳＥＬ２を供給し、セレクタ４４２が信号Ｎ４３１とセレクタ４３７の出力信号（信号Ｎ４３２）を交互に選択して出力するように制御する。そして、制御部２２０は、ドライバ部ＤＲＶ２１〜ＤＲＶ２６に対して、“０”を示す制御信号ＭＢを供給し、例えば、ドライバ部ＤＲＶ２１が信号Ｓ４４１に基づいて信号ＳＩＧ１を生成し、ドライバ部ＤＲＶ２２が信号Ｓ４４２に基づいて信号ＳＩＧ２を生成するように制御する。これにより、動作モードＭ１では、送信装置２Ｂは、第１の実施の形態の場合（図１２Ａ，１２Ｂ）と同様に、受信装置に対して差動信号によりデータを送信する。
【０１４３】
図４６は、動作モードＭ２における送信部７０Ｂの一動作例を表すものである。図４７は、動作モードＭ２におけるドライバ部ＤＲＶ２１〜ＤＲＶ２３の動作を表すものである。動作モードＭ２では、制御部２２０は、セレクタ４２１〜４２６に対して、“１”を示す制御信号ＭＢを供給し、セレクタ４２１〜４２６がエンコーダ４１１〜４１６の出力端子Ｏｕｔ１から出力された信号を選択して出力するようにそれぞれ制御する。そして、制御部２２０は、ドライバ部ＤＲＶ２１〜ＤＲＶ２６に対して、“１”を示す制御信号ＭＢを供給し、例えば、ドライバ部ＤＲＶ２１が信号Ｓ４４１，Ｓ４５１，Ｓ４６１，Ｓ４７１に基づいて信号ＳＩＧ１を生成するように制御する。
【０１４４】
これにより、図４７に示したように、例えば、信号Ｓ１１，Ｓ１２，Ｓ１３が“１”，“０”，“０”である場合には、信号Ｓ４４１，Ｓ４５１，Ｓ４６１，Ｓ４７１が“１”，“０”，“１”，“０”になり、信号Ｓ４４２，Ｓ４５２，Ｓ４６２，Ｓ４７２が“０”，“１”，“０”，“１”になり、信号Ｓ４４３，Ｓ４５３，Ｓ４６３，Ｓ４７３が“１”，“１”，“０”，“０”になる。よって、ドライバ部ＤＲＶ２１は、信号Ｓ４４１，Ｓ４５１，Ｓ４６１，Ｓ４７１が“１”，“０”，“１”，“０”であるため、信号ＳＩＧ１を高レベル電圧ＶＨに設定する。また、ドライバ部ＤＲＶ２２は、信号Ｓ４４２，Ｓ４５２，Ｓ４６２，Ｓ４７２が“０”，“１”，“０”，“１”であるため、信号ＳＩＧ２を低レベル電圧ＶＬに設定する。また、ドライバ部ＤＲＶ２３は、信号Ｓ４４３，Ｓ４５３，Ｓ４６３，Ｓ４７３が“０”，“１”，“０”，“１”であるため、信号ＳＩＧ３を中レベル電圧ＶＭに設定する。これにより、動作モードＭ２では、送信装置２Ｂは、第１の実施の形態の場合（図１４）と同様に、受信装置に対して３相信号によりデータを送信する。
【０１４５】
図４８は、動作モードＭ３における送信部７０Ｂの一動作例を表すものである。動作モードＭ３では、制御部２２０は、セレクタ４２１〜４２６に対して、“０”を示す制御信号ＭＢを供給し、動作モードＭ１の場合と同様に、セレクタ４２１〜４２６が信号Ｓ１１〜Ｓ１６を選択して出力するようにそれぞれ制御する。そして、制御部２２０は、ドライバ部ＤＲＶ２１〜ＤＲＶ２６に対して、“０”を示す制御信号ＭＢを供給し、例えば、ドライバ部ＤＲＶ２１が信号Ｓ４４１に基づいて信号ＳＩＧ１を生成するように制御する。これにより、動作モードＭ３では、送信装置２Ｂは、第１の実施の形態の場合（図１６）と同様に、受信装置に対して単相信号によりデータを送信する。
【０１４６】
このように、送信部７０Ｂでは、例えば、信号Ｓ４４１，Ｓ４５１，Ｓ４６１，Ｓ４７１を“１”，“０”，“１”，“０”にすることにより、信号ＳＩＧ１を高レベル電圧ＶＨに設定し、信号Ｓ４４１，Ｓ４５１，Ｓ４６１，Ｓ４７１を“０”，“１”，“０”，“１”にすることにより、信号ＳＩＧ１を低レベル電圧ＶＬに設定し、信号Ｓ４４１，Ｓ４５１，Ｓ４６１，Ｓ４７１を“１”，“１”，“０”，“０”にすることにより、信号ＳＩＧ１を中レベル電圧ＶＭに設定する。これにより、ドライバＤＲＶ２１では、中レベル電圧ＶＭを生成する場合には、４つのトランジスタ２５３，２５４，２６３，２６４のうち、互いに接続された２つのトランジスタ２５３，２５４をオン状態にする。すなわち、例えば、上記変形例２−１に係る送信部７０Ａでは、中レベル電圧ＶＭを生成する場合には、互いに接続されていない２つのトランジスタ２５３，２６４をオン状態にしたが、本変形例に係る送信部７０Ｂでは、互いに接続された２つのトランジスタ２５３，２５４をオン状態にする。これにより、波形が乱れるおそれを低減することができ、通信品質を高めることができる。
【０１４７】
＜３．適用例＞
次に、上記実施の形態および変形例で説明した送信装置の適用例について説明する。
【０１４８】
図４９は、上記実施の形態等の送信装置が適用されるスマートフォン７００（多機能携帯電話）の外観を表すものである。このスマートフォン７００には、様々なデバイスが搭載されており、それらのデバイス間でデータのやり取りを行う通信システムにおいて、上記実施の形態等の送信装置が適用されている。
【０１４９】
図５０は、スマートフォン７００に用いられるアプリケーションプロセッサ７１０の一構成例を表すものである。アプリケーションプロセッサ７１０は、ＣＰＵ（Central Processing Unit）７１１と、メモリ制御部７１２と、電源制御部７１３と、外部インタフェース７１４と、ＧＰＵ（Graphics Processing Unit）７１５と、メディア処理部７１６と、ディスプレイ制御部７１７と、ＭＩＰＩ（Mobile Industry Processor Interface）インタフェース７１８とを有している。ＣＰＵ７１１、メモリ制御部７１２、電源制御部７１３、外部インタフェース７１４、ＧＰＵ７１５、メディア処理部７１６、ディスプレイ制御部７１７は、この例では、システムバス７１９に接続され、このシステムバス７１９を介して、互いにデータのやり取りをすることができるようになっている。
【０１５０】
ＣＰＵ７１１は、プログラムに従って、スマートフォン７００で扱われる様々な情報を処理するものである。メモリ制御部７１２は、ＣＰＵ７１１が情報処理を行う際に使用するメモリ９０１を制御するものである。電源制御部７１３は、スマートフォン７００の電源を制御するものである。
【０１５１】
外部インタフェース７１４は、外部デバイスと通信するためのインタフェースであり、この例では、無線通信部９０２およびイメージセンサ８１０と接続されている。無線通信部９０２は、携帯電話の基地局と無線通信をするものであり、例えば、ベースバンド部や、ＲＦ（Radio Frequency）フロントエンド部などを含んで構成される。イメージセンサ８１０は、画像を取得するものであり、例えばＣＭＯＳセンサを含んで構成される。
【０１５２】
ＧＰＵ７１５は、画像処理を行うものである。メディア処理部７１６は、音声や、文字や、図形などの情報を処理するものである。ディスプレイ制御部７１７は、ＭＩＰＩインタフェース７１８を介して、ディスプレイ９０４を制御するものである。ＭＩＰＩインタフェース７１８は画像信号をディスプレイ９０４に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。このＭＩＰＩインタフェース７１８には、例えば、上記実施の形態等の送信装置が適用される。
【０１５３】
図５１は、イメージセンサ８１０の一構成例を表すものである。イメージセンサ８１０は、センサ部８１１と、ＩＳＰ（Image Signal Processor）８１２と、ＪＰＥＧ（Joint Photographic Experts Group）エンコーダ８１３と、ＣＰＵ８１４と、ＲＡＭ（Random Access Memory）８１５と、ＲＯＭ（Read Only Memory）８１６と、電源制御部８１７と、Ｉ2Ｃ（Inter-Integrated Circuit）インタフェース８１８と、ＭＩＰＩインタフェース８１９とを有している。これらの各ブロックは、この例では、システムバス８２０に接続され、このシステムバス８２０を介して、互いにデータのやり取りをすることができるようになっている。
【０１５４】
センサ部８１１は、画像を取得するものであり、例えばＣＭＯＳセンサにより構成されるものである。ＩＳＰ８１２は、センサ部８１１が取得した画像に対して所定の処理を行うものである。ＪＰＥＧエンコーダ８１３は、ＩＳＰ８１２が処理した画像をエンコードしてＪＰＥＧ形式の画像を生成するものである。ＣＰＵ８１４は、プログラムに従ってイメージセンサ８１０の各ブロックを制御するものである。ＲＡＭ８１５は、ＣＰＵ８１４が情報処理を行う際に使用するメモリである。ＲＯＭ８１６は、ＣＰＵ８１４において実行されるプログラムを記憶するものである。電源制御部８１７は、イメージセンサ８１０の電源を制御するものである。Ｉ2Ｃインタフェース８１８は、アプリケーションプロセッサ７１０から制御信号を受け取るものである。また、図示していないが、イメージセンサ８１０は、アプリケーションプロセッサ７１０から、制御信号に加えてクロック信号をも受け取るようになっている。具体的には、イメージセンサ８１０は、様々な周波数のクロック信号に基づいて動作できるよう構成されている。ＭＩＰＩインタフェース８１９は、画像信号をアプリケーションプロセッサ７１０に送信するものである。画像信号としては、例えば、ＹＵＶ形式やＲＧＢ形式などの信号を用いることができる。このＭＩＰＩインタフェース８１９には、例えば、上記実施の形態等の送信装置が適用される。
【０１５５】
以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
【０１５６】
例えば、上記の各実施の形態では、送信部は６つの信号ＳＩＧ１〜ＳＩＧ６を生成したが、これに限定されるものではなく、これに代えて、例えば５つ以下の信号を生成してもよいし、７つ以上の信号を生成してもよい。４つの信号を生成する場合の例を、図５２に示す。
【０１５７】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【０１５８】
なお、本技術は以下のような構成とすることができる。
【０１５９】
（１）第１の信号、第２の信号、および第３の信号のうち、前記第１の信号および前記第３の信号に基づいて、第１の出力端子の電圧を設定する第１の送信部と、
前記第１の信号および前記第２の信号に基づいて、第２の出力端子の電圧を設定する第２の送信部と
を備えた送信装置。
【０１６０】
（２）各送信部は、各出力端子の電圧を、第１の電圧、第２の電圧、および前記第１の電圧と前記第２の電圧との間の第３の電圧のうちのいずれかに設定する
前記（１）に記載の送信装置。
【０１６１】
（３）前記第１の送信部は、前記第１の信号および前記第３の信号が互いに等しい場合には、前記第１の出力端子の電圧を前記第３の電圧に設定し、
前記第２の送信部は、前記第１の信号および前記第２の信号が互いに等しい場合には、前記第２の出力端子の電圧を前記第３の電圧に設定する
前記（２）に記載の送信装置。
【０１６２】
（４）前記第１の送信部は、前記第３の信号が所定の第１の論理を示し前記第１の信号が所定の第２の論理を示す場合には、前記第１の出力端子の電圧を前記第３の電圧に設定し、
前記第２の送信部は、前記第１の信号が前記第１の論理を示し前記第２の信号が前記第２の論理を示す場合には、前記第２の出力端子の電圧を前記第３の電圧に設定する
前記（２）に記載の送信装置。
【０１６３】
（５）前記第１の送信部は、
前記第１の信号および前記第３の信号に基づいて第１の制御信号を生成する第１の制御回路と、
前記第１の制御信号がアクティブである場合に、前記第１の出力端子の電圧を前記第３の電圧に設定する第１のドライバ部と
を有し、
前記第２の送信部は、
前記第１の信号および前記第２の信号に基づいて第２の制御信号を生成する第２の制御回路と、
前記第２の制御信号がアクティブである場合に、前記第２の出力端子の電圧を前記第３の電圧に設定する第２のドライバ部と
を有する
前記（２）から（４）のいずれかに記載の送信装置。
【０１６４】
（６）前記第１の制御回路の回路構成は、前記第２の制御回路の回路構成と等しい
前記（５）に記載の送信装置。
【０１６５】
（７）前記第１のドライバ部は、前記第１の制御信号が非アクティブである場合には、前記第１の信号に基づいて、前記第１の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、
前記第２のドライバ部は、前記第２の制御信号が非アクティブである場合には、前記第２の信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定する
前記（５）または（６）に記載の送信装置。
【０１６６】
（８）前記第１のドライバ部は、前記第１の制御信号が非アクティブである場合には、前記第１の信号および前記第３の信号に基づいて、前記第１の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、
前記第２のドライバ部は、前記第２の制御信号が非アクティブである場合には、前記第１の信号および前記第２の信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定する
前記（５）または（６）に記載の送信装置。
【０１６７】
（９）前記第１のドライバ部は、前記第１の信号および前記第３の信号が等しいか否かに基づいて、前記第１の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定し、
前記第２のドライバ部は、前記第１の信号および前記第２の信号が等しいか否かに基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定する
前記（８）に記載の送信装置。
【０１６８】
（１０）各ドライバ部は、
前記第１の電圧に対応する電圧を生成する第１の電源に導かれた第１の端子と、そのドライバ部の出力端子に導かれた第２の端子とを有する第１のスイッチと、
前記第２の電圧に対応する電圧を生成する第２の電源に導かれた第１の端子と、そのドライバ部の出力端子に導かれた第２の端子とを有する第２のスイッチと
を有し、
前記第１のスイッチをオン状態にするとともに前記第２のスイッチをオフ状態にすることによりそのドライバ部の出力端子の電圧を前記第１の電圧に設定し、
前記第２のスイッチをオン状態にするとともに前記第１のスイッチをオフ状態にすることによりそのドライバ部の出力端子の電圧を前記第２の電圧に設定し、
前記第１のスイッチおよび前記第２のスイッチをオフ状態にすることにより、１または複数の終端抵抗素子を介して、そのドライバ部の出力端子の電圧を前記第３の電圧に設定する
前記（５）から（９）のいずれかに記載の送信装置。
【０１６９】
（１１）前記第１の送信部は、
前記第１の出力端子の電圧を設定する第１のドライバ部と、
前記第１の信号および前記第３の信号が互いに等しい場合には、前記第１の出力端子の電圧を前記第３の電圧に設定し、前記第１の信号および前記第３の信号が互いに異なる場合には、前記第１の信号に基づいて、前記第１の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定するように前記第１のドライバ部を制御する第１の制御回路と
を有し、
前記第２の送信部は、
前記第２の出力端子の電圧を設定する第２のドライバ部と、
前記第１の信号および前記第２の信号が互いに等しい場合には、前記第２の出力端子の電圧を前記第３の電圧に設定し、前記第１の信号および前記第２の信号が互いに異なる場合には、前記第２の信号に基づいて、前記第２の出力端子の電圧を前記第１の電圧または前記第２の電圧に選択的に設定するように前記第２のドライバ部を制御する第２の制御回路と
を有する
前記（２）から（４）のいずれかに記載の送信装置。
【０１７０】
（１２）各ドライバ部は、
前記第１の電圧に対応する電圧を生成する第１の電源に導かれた第１の端子と、そのドライバ部の出力端子に導かれた第２の端子とを有する第１のスイッチと、
前記第１の電源に導かれた第１の端子と、そのドライバ部の出力端子に導かれた第２の端子とを有する第２のスイッチと、
前記第２の電圧に対応する電圧を生成する第２の電源に導かれた第１の端子と、そのドライバ部の出力端子に導かれた第２の端子とを有する第３のスイッチと、
前記第２の電源に導かれた第１の端子と、そのドライバ部の出力端子に導かれた第２の端子とを有する第４のスイッチと
を有し、
前記第１のスイッチおよび前記第２のスイッチをオン状態にするとともに前記第３のスイッチおよび前記第４のスイッチをオフ状態にすることによりそのドライバ部の出力端子の電圧を前記第１の電圧に設定し、
前記第３のスイッチおよび前記第４のスイッチをオン状態にするとともに前記第１のスイッチおよび前記第２のスイッチをオフ状態にすることによりそのドライバ部の出力端子の電圧を前記第２の電圧に設定し、
前記第１のスイッチまたは前記第２のスイッチをオン状態にするとともに前記第３のスイッチまたは前記第４のスイッチをオン状態にすることにより、そのドライバ部の出力端子の電圧を前記第３の電圧に設定する
前記（１１）に記載の送信装置。
【０１７１】
（１３）前記第１のスイッチおよび前記第３のスイッチをオン状態にすることにより、そのドライバ部の出力端子の電圧を前記第３の電圧に設定する
前記（１２）に記載の送信装置。
【０１７２】
（１４）前記第１のスイッチの前記第２の端子と前記第３のスイッチの前記第２の端子との間の抵抗値は、前記第１のスイッチの前記第２の端子と前記第４のスイッチの前記第２の端子との間の抵抗値よりも小さい
前記（１３）に記載の送信装置。
【０１７３】
（１５）一の動作モードを含む複数の動作モードを有し、
前記第１の送信部は、前記一の動作モードにおいて、前記第１の信号および前記第３の信号に基づいて、第１の出力端子の電圧を設定し、
前記第２の送信部は、前記一の動作モードにおいて、前記第１の信号および前記第２の信号に基づいて、第２の出力端子の電圧を設定する
前記（１）から（１４）のいずれかに記載の送信装置。
【０１７４】
（１６）前記第２の信号および前記第３の信号に基づいて、第３の出力端子の電圧を設定する第３の送信部をさらに備えた
前記（１）から（１５）のいずれかに記載の送信装置。
【０１７５】
（１７）前記第１の信号を生成する第１のシリアライザと、
前記第２の信号を生成する第２のシリアライザと、
前記第３の信号を生成する第３のシリアライザと
をさらに備えた
前記（１６）に記載の送信装置。
【０１７６】
（１８）前記第１の出力端子、前記第２の出力端子、および前記第３の出力端子の配置の順番が、前記第１のシリアライザ、前記第２のシリアライザ、および前記第３のシリアライザの配置の順番と異なる
前記（１７）に記載の送信装置。
【０１７７】
（１９）第１の信号、第２の信号、および第３の信号のうち、前記第１の信号および前記第３の信号に基づいて第１の制御信号を生成する第１の制御回路と、前記第１の制御信号がアクティブである場合に、前記第１の出力端子の電圧を前記第３の電圧に設定する第１のドライバ部とを有する第１の送信部と、
前記第１の制御回路と同じ回路構成を有し、前記第１の信号および前記第２の信号に基づいて第２の制御信号を生成する第２の制御回路と、前記第２の制御信号がアクティブである場合に、前記第２の出力端子の電圧を前記第３の電圧に設定する第２のドライバ部とを有する第２の送信部と
を備えた送信装置。
【０１７８】
（２０）第１の値を生成して出力する第１の送信部と、第２の値を生成して出力する第２の送信部と、第３の値を生成して出力する第３の送信部とを有する単位出力部を備え、
各送信部は、第１の信号、第２の信号、および第３の信号のうちの、送信部間で互いに異なる２つの信号に基づいて、各値を生成する
送信装置。
【０１７９】
（２１）送信装置と
受信装置と
を備え、
前記送信装置は、
第１の信号、第２の信号、および第３の信号のうち、前記第１の信号および前記第３の信号に基づいて、第１の出力端子の電圧を設定する第１の送信部と、
前記第１の信号および前記第２の信号に基づいて、第２の出力端子の電圧を設定する第２の送信部と
を有する
通信システム。
【０１８０】
（２２）前記送信装置は、画像データを取得して送信するイメージセンサであり、
前記受信装置は、前記画像データを受信して、その画像情報に基づいて所定の処理を行うプロセッサである
前記（２１）に記載の通信システム。
【符号の説明】
【０１８１】
１，２…送信装置、４〜６…通信システム、９…処理部、１０，１０Ａ，１０Ｂ，１０Ｅ〜１０Ｈ，７０，７０Ａ，７０Ｂ…送信部、２０，２２０…制御部、２０Ａ…クロック信号生成部、７０…送信部、２１〜２６…排他的論理和回路、３１〜３６…フリップフロップ（Ｆ／Ｆ）、３７〜３９，４１〜４６…セレクタ、４１Ｅ〜４６Ｅ，４１Ｆ〜４６Ｆ…反転論理積回路、５１Ｅ〜５６Ｅ…排他的論理和回路、５１Ｆ〜５６Ｆ…反転排他的論理和回路、６１Ｅ〜６６Ｅ…セレクタ、５１〜５６…論理和回路、６１，６２…論理積回路、６３，６４…トランジスタ、６５〜６７…抵抗素子、１０１〜１０６…伝送線路、１１０，１２０，１３０…受信装置、１１１〜１１３，１２１，１２２，１３１〜１３６…レシーバ部、１１６，１２４〜１２６，１３８…抵抗素子、１１７，１２７〜１２９，１３９…アンプ、２１１〜２１６…反転回路、２２１〜２２６…セレクタ、２３１〜２３６…フリップフロップ（Ｆ／Ｆ）、２３７〜２３９，２４１〜２４６…セレクタ、２５１，２６２…反転回路、２５２，２６１…バッファ回路、２５３，２５４，２６３，２６４…トランジスタ、２５５〜２５７，２６５〜２６７…抵抗素子、２７１〜２７３…反転論理積回路、２７４，２７５…論理積回路、４１１〜４１６…エンコーダ、４２１〜４２６…セレクタ、４３１〜４３６…フリップフロップ（Ｆ／Ｆ）、４３７〜４３９，４４１〜４４６…セレクタ、４５１，４６１…反転回路、４５２，４６２，４６３…セレクタ、４５３，４５４，４６４，４６５…バッファ回路、４７１〜４７３…反転論理積回路、４７４〜４７６…反転論理和回路、７００…スマートフォン、７１０…アプリケーションプロセッサ、７１１…ＣＰＵ、７１２…メモリ制御部、７１３…電源制御部、７１４…外部インタフェース、７１５…ＧＰＵ、７１６…メディア処理部、７１７…ディスプレイ制御部、７１８…ＭＩＰＩインタフェース、７１９…システムバス、８１０…イメージセンサ、８１１…センサ部、８１２…ＩＳＰ、８１３…ＪＰＥＧエンコーダ、８１４…ＣＰＵ、８１５…ＲＡＭ、８１６…ＲＯＭ、８１７…電源制御部、８１８…Ｉ2Ｃインタフェース、８１９…ＭＩＰＩインタフェース、８２０…システムバス、９０１…メモリ、９０２…無線通信部、ＣＬＫ，ＣＬＫ１，ＣＬＫ２…クロック信号、ＳＥＬ１，ＳＥＬ２，ＳＩＮＶ，ＭＡ，ＭＢ…制御信号、ＤＡＴＡ１〜ＤＡＴＡ６…パラレル信号、ＤＲＶ１〜ＤＲＶ６，ＤＲＶ１１〜ＤＲＶ１６，ＤＲＶ２１〜ＤＲＶ２６…ドライバ部、ＥＳＤ１〜ＥＳＤ６…ＥＳＤ保護回路、ＭＳＥＬ…モード選択信号、ＰＡＤ１〜ＰＡＤ６…パッド、Ｐ３１〜Ｐ３６，Ｐ２２１〜Ｐ２２６，Ｐ２３１〜２３６，Ｐ４３１〜Ｐ４３６、Ｎ３１〜Ｎ３６，Ｎ２２１〜Ｎ２２６，Ｎ２３１〜Ｎ２３６，Ｎ４３１〜Ｎ４３６、Ｓ１１〜Ｓ１６，Ｓ３１〜Ｓ３６，Ｓ４１〜Ｓ４６，Ｓ５１〜Ｓ５６，Ｓ２４１〜Ｓ２４６，Ｓ２５１〜Ｓ２５６，Ｓ４４１〜Ｓ４４６，Ｓ４５１〜Ｓ４５６，Ｓ４６１〜Ｓ４６６，Ｓ４７１〜Ｓ４７６、ＵＰ，ＵＰ１，ＵＰ２，ＤＮ，ＤＮ１，ＤＮ２…信号、ＳＥＲ１〜ＳＥＲ６…シリアライザ、ＳＩＧ１〜ＳＩＧ６…信号、Ｔin11，Ｔin12，Ｔin21〜Ｔin23，Ｔin31…入力端子、Ｔout1〜Ｔout6…出���端子、ＶＨ…高レベル電圧、ＶＬ…低レベル電圧、ＶＭ…中レベル電圧。
【図１】
0006369160.tif 000002
【図２】
0006369160.tif 000003
【図３】
0006369160.tif 000004
【図４】
0006369160.tif 000005
【図５】
0006369160.tif 000006
【図６】
0006369160.tif 000007
【図７】
0006369160.tif 000008
【図８】
0006369160.tif 000009
【図９】
0006369160.tif 000010
【図１０】
0006369160.tif 000011
【図１１】
0006369160.tif 000012
【図１２Ａ】
0006369160.tif 000013
【図１２Ｂ】
0006369160.tif 000014
【図１３】
0006369160.tif 000015
【図１４】
0006369160.tif 000016
【図１５】
0006369160.tif 000017
【図１６】
0006369160.tif 000018
【図１７】
0006369160.tif 000019
【図１８】
0006369160.tif 000020
【図１９】
0006369160.tif 000021
【図２０】
0006369160.tif 000022
【図２１Ａ】
0006369160.tif 000023
【図２１Ｂ】
0006369160.tif 000024
【図２２】
0006369160.tif 000025
【図２３】
0006369160.tif 000026
【図２４】
0006369160.tif 000027
【図２５】
0006369160.tif 000028
【図２６】
0006369160.tif 000029
【図２７】
0006369160.tif 000030
【図２８】
0006369160.tif 000031
【図２９】
0006369160.tif 000032
【図３０】
0006369160.tif 000033
【図３１】
0006369160.tif 000034
【図３２】
0006369160.tif 000035
【図３３Ａ】
0006369160.tif 000036
【図３３Ｂ】
0006369160.tif 000037
【図３４】
0006369160.tif 000038
【図３５】
0006369160.tif 000039
【図３６】
0006369160.tif 000040
【図３７】
0006369160.tif 000041
【図３８】
0006369160.tif 000042
【図３９】
0006369160.tif 000043
【図４０】
0006369160.tif 000044
【図４１】
0006369160.tif 000045
【図４２】
0006369160.tif 000046
【図４３】
0006369160.tif 000047
【図４４】
0006369160.tif 000048
【図４５Ａ】
0006369160.tif 000049
【図４５Ｂ】
0006369160.tif 000050
【図４６】
0006369160.tif 000051
【図４７】
0006369160.tif 000052
【図４８】
0006369160.tif 000053
【図４９】
0006369160.tif 000054
【図５０】
0006369160.tif 000055
【図５１】
0006369160.tif 000056
【図５２】
0006369160.tif 000057