(57)【特許請求の範囲】
【請求項１】
一軸方向に積層されたセラミックシートと、前記セラミックシートの間に配置された内部電極と、を有する積層シートを準備し、
前記一軸方向の先端部に形成され前記一軸方向に対して第１の角度で傾斜する第１の面と、前記一軸方向に前記第１の面と並んで形成され前記一軸方向に対して前記第１の角度よりも小さい第２の角度で傾斜する第２の面と、前記第１の面及び前記第２の面を滑らかに接続する曲面と、を有し、前記曲面のＲ寸法が６００μｍ〜１０００μｍである切断刃を用いて前記積層シートを切断することにより、前記内部電極が露出する側面を有する積層チップを作製し、
前記積層チップの前記側面にサイドマージン部を設ける
積層セラミック電子部品の製造方法。
【請求項２】
請求項１に記載の積層セラミック電子部品の製造方法であって、
前記積層チップを作製することは、前記側面の表面粗さＲａの値が２０ｎｍ以下となるように前記切断刃を用いて切断することを含む
積層セラミック電子部品の製造方法。
【請求項３】
請求項１又は２に記載の積層セラミック電子部品の製造方法であって、
前記積層チップを作製することは、前記第１の面が鏡面仕上げされた前記切断刃を用いて切断することを含む
積層セラミック電子部品の製造方法。
【請求項４】
一軸方向に積層されたセラミックシートと、前記セラミックシートの間に配置された内部電極と、を有する積層シートを載置するテーブルと、
前記一軸方向の先端部に形成され前記一軸方向に対して第１の角度で傾斜する第１の面と、前記一軸方向に前記第１の面と並んで形成され前記一軸方向に対して前記第１の角度よりも小さい第２の角度で傾斜する第２の面と、前記第１の面及び前記第２の面を滑らかに接続する曲面と、を有し、前記曲面のＲ寸法が６００μｍ〜１０００μｍであり、前記先端部が前記テーブルと前記一軸方向に対向して配置された切断刃と、
前記切断刃を保持し、前記テーブルに対して前記切断刃を前記一軸方向に駆動する駆動部と
を具備する積層セラミック電子部品の製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サイドマージン部が後付けされる積層セラミック電子部品の製造方法及びその製造装置、並びにセラミック素体及びそれを用いた積層セラミック電子部品に関する。
【背景技術】
【０００２】
近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する小型化及び大容量化の要望がますます強くなってきている。この要望に応えるためには、積層セラミックコンデンサのセラミック層間に積層される内部電極の交差面積を十分確保することが有効である。
【０００３】
この一方で、一般的な積層セラミックコンデンサの製造方法では、各工程（例えば、内部電極のパターニング、積層シートの切断など）の精度により、内部電極の積層ズレ等が生じ、内部電極の交差面積が減少することがある。
【０００４】
特許文献１及び２には、サイドマージン部を後付けする技術が開示されている。つまり、この技術では、積層シートを切断することにより、側面に内部電極が露出した積層チップが作製され、この積層チップの側面にサイドマージン部が設けられる。これにより、積層ズレ等による内部電極の交差面積の減少を防止し、当該交差面積を十分確保することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−２０９５３９号公報
【特許文献２】特開２０１２−１９１１６３
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１及び２のいずれの製造方法でも、積層シートを切断する工程において、切断面で切断刃による引き摺りが生じ、当該切断面に露出する内部電極間で短絡不良が発生しやすい。
【０００７】
以上のような事情に鑑み、本発明の目的は、積層シートの切断面において内部電極間の短絡不良を防止することが可能な積層セラミック電子部品の製造方法及びその製造装置、並びにセラミック素体及びそれを用いた積層セラミック電子部品を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法では、一軸方向に積層されたセラミックシートと、上記セラミックシートの間に配置された内部電極と、を有する積層シートが準備される。
上記一軸方向の先端部に形成され上記一軸方向に対して第１の角度で傾斜する第１の面と、上記一軸方向に上記第１の面と並んで形成され上記一軸方向に対して上記第１の角度よりも小さい第２の角度で傾斜する第２の面と、上記第１の面及び上記第２の面を滑らかに接続する曲面と、を有する切断刃を用いて上記積層シートを切断することにより、上記内部電極が露出する側面を有する積層チップが作製される。
上記積層チップの上記側面にサイドマージン部が設けられる。
この構成では、切断刃の第１の面及び第２の面の間に曲面が設けられるため、第１の面及び第２の面の間の角によって切断面（すなわち側面）の引き摺りが起こることを防止することができる。したがって、切断面の引き摺り傷に起因する内部電極間の短絡不良を防止することができる。
【０００９】
例えば、上記積層チップを作製することは、上記側面の表面粗さＲａの値が２０ｎｍ以下となるように上記切断刃を用いて切断することを含んでいてもよい。
これにより、内部電極間の短絡不良の発生率を十分低減することができる。
【００１０】
また、上記積層チップを作製することは、上記第１の面が鏡面仕上げされた上記切断刃を用いて切断することを含んでいてもよい。
これにより、引き摺り傷の発生をより効果的に防止することができる。
【００１１】
本発明の他の形態に係る積層セラミック電子部品の製造装置は、テーブルと、切断刃と、駆動部と、を具備する。
上記テーブルは、一軸方向に積層されたセラミックシートと、上記セラミックシートの間に配置された内部電極と、を有する積層シートを載置する。
上記切断刃は、上記一軸方向の先端部に形成され上記一軸方向に対して第１の角度で傾斜する第１の面と、上記一軸方向に上記第１の面と並んで形成され上記一軸方向に対して上記第１の角度よりも小さい第２の角度で傾斜する第２の面と、上記第１の面及び上記第２の面を滑らかに接続する曲面と、を有し、上記先端部が上記テーブルと上記一軸方向に対向して配置される。
上記駆動部は、上記切断刃を保持し、上記テーブルに対して上記切断刃を上記一軸方向に駆動する。
この構成でも、第１の面及び第２の面の間に曲面が設けられた切断刃を有するため、第１の面及び第２の面の間の角によって切断面（すなわち側面）の引き摺りが起こることを防止することができる。したがって、切断面の引き摺り傷に起因する内部電極間の短絡不良を防止することができる。
【００１２】
本発明のさらに他の形態に係る積層セラミック電子部品を製造するための未焼成のセラミック素体は、積層チップと、サイドマージン部と、を具備する。
上記積層チップは、積層されたセラミック層と、上記セラミック層の間に配置された内部電極と、上記内部電極が露出する側面と、を有する。
上記サイドマージン部は、上記積層チップの上記側面に設けられる。
さらに、上記積層チップの上記側面の表面粗さＲａの値が、２０ｎｍ以下である。
側面の表面粗さＲａの値を２０ｎｍ以下とすることにより、内部電極間の短絡不良を十分防止することができる。
【００１３】
また、本発明のさらに他の形態に係る積層セラミック電子部品は、上記セラミック素体を用いたものであってもよい。
【発明の効果】
【００１４】
以上のように、本発明によれば、積層シートの切断面において内部電極間の短絡不良を防止することが可能な積層セラミック電子部品の製造方法及びその製造装置、並びにセラミック素体及びそれを用いた積層セラミック電子部品を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。
【図２】上記積層セラミックコンデンサのＡ−Ａ'線に沿った断面図である。
【図３】上記積層セラミックコンデンサのＢ−Ｂ'線に沿った断面図である。
【図４】上記積層セラミックコンデンサの製造方法を示すフローチャートである。
【図５】上記製造方法のステップＳ０１で準備される積層シートの平面図である。
【図６】上記製造方法のステップＳ０２を示す積層シートの斜視図である。
【図７】上記製造方法のステップＳ０３の後の積層シートの平面図である。
【図８】上記製造方法のステップＳ０４を示す積層シートの断面図である。
【図９】上記製造方法のステップＳ０５を示す積層チップの断面図である。
【図１０】上記製造方法のステップＳ０５の後の未焼成の素体の斜視図である。
【図１１】本実施形態に係る切断装置（積層セラミックコンデンサの製造装置）の模式図である。
【図１２】上記切断装置が備える切断刃の側面図である。
【図１３】本実施形態の比較例に係る切断刃の側面図である。
【図１４】上記比較例に係る切断刃を用いた上記ステップＳ０３を示す積層シートの断面図である。
【図１５】切断面（側面）の表面粗さと積層セラミックコンデンサのＩＲ不良率（初期絶縁抵抗不良率）との関係を示すグラフである。
【図１６】上記比較例に係る切断刃を用いた上記ステップＳ０３の後の積層チップの側面を模式的に示す図である。
【図１７】本実施形態に係る切断刃を用いた上記ステップＳ０３を示す積層シートの断面図である。
【図１８】本実施形態に係る切断刃を用いた上記ステップＳ０３の後の積層チップの側面を模式的に示す図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
【００１７】
［積層セラミックコンデンサ１０の構成］
図１〜３は、本発明の一実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０のＢ−Ｂ'線に沿った断面図である。
【００１８】
積層セラミックコンデンサ１０は、素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。外部電極１４，１５は、相互に離間し、素体１１を挟んでＸ軸方向に対向している。
【００１９】
素体１１は、Ｘ軸方向を向いた２つの端面と、Ｙ軸方向を向いた２つの側面と、Ｚ軸方向を向いた２つの主面と、を有する。素体１１の各面を接続する稜部は面取りされている。素体１１において、例えば、Ｘ軸方向の寸法を１．０ｍｍとし、Ｙ軸及びＺ軸方向の寸法を０．５ｍｍとすることができる。
なお、素体１１の形状はこのような形状に限定されない。例えば、素体１１の各面は曲面であってもよく、素体１１は全体として丸みを帯びた形状であってもよい。
【００２０】
外部電極１４，１５は、素体１１のＸ軸方向両端面を覆い、Ｘ軸方向両端面に接続するＹ軸方向両側面及びＺ軸方向両主面に延出している。これにより、外部電極１４，１５のいずれにおいても、Ｘ−Ｚ平面に平行な断面及びＸ−Ｙ軸に平行な断面の形状がＵ字状となっている。
【００２１】
外部電極１４，１５はそれぞれ、良導体により形成され、積層セラミックコンデンサ１０の端子として機能する。外部電極１４，１５を形成する良導体としては、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属や合金を用いることができる。
外部電極１４，１５は、単層構造であっても複層構造であってもよい。
【００２２】
複層構造の外部電極１４，１５は、例えば、下地膜と表面膜との２層構造や、下地膜と中間膜と表面膜との３層構造として構成されていてもよい。
下地膜は、例えば、ニッケル、銅、パラジウム、白金、銀、金などを主成分とする金属や合金の焼き付け膜とすることができる。
中間膜は、例えば、白金、パラジウム、金、銅、ニッケルなどを主成分とする金属や合金のメッキ膜とすることができる。
表面膜は、例えば、銅、錫、パラジウム、金、亜鉛などを主成分とする金属や合金のメッキ膜とすることができる。
【００２３】
素体１１は、積層チップ１６と、サイドマージン部１７と、を有する。
サイドマージン部１７は、Ｘ−Ｚ平面に沿って延びる平板状であり、積層チップ１６のＹ軸方向両側面をそれぞれ覆っている。
積層チップ１６は、容量形成部１８と、カバー部１９と、を有する。カバー部１９は、Ｘ−Ｙ平面に沿って延びる平板状であり、容量形成部１８のＺ軸方向両主面をそれぞれ覆っている。
サイドマージン部１７及びカバー部１９は、主に、容量形成部１８を保護するとともに、容量形成部１８の周囲の絶縁性を確保する機能を有する。
【００２４】
容量形成部１８は、複数の第１内部電極１２と、複数の第２内部電極１３と、を有する。内部電極１２，１３は、いずれもＸ−Ｙ平面に沿って延びるシート状であり、Ｚ軸方向に交互に配置されている。第１内部電極１２は、第１外部電極１４に接続され、第２外部電極１５から離間している。これとは反対に、第２内部電極１３は、第２外部電極１５に接続され、第１外部電極１４から離間している。
【００２５】
内部電極１２，１３はそれぞれ、良導体により形成され、積層セラミックコンデンサ１０の内部電極として機能する。内部電極１２，１３を形成する良導体としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、又はこれらの合金を含む金属材料が用いられる。
【００２６】
容量形成部１８は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ１０では、内部電極１２，１３間の各誘電体セラミック層の容量を大きくするため、容量形成部１８を形成する材料として高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。また、容量形成部１８を構成する誘電体セラミックスは、チタン酸バリウム系以外にも、チタン酸ストロンチウム（ＳｒＴｉＯ３）系、チタン酸カルシウム（ＣａＴｉＯ３）系、チタン酸マグネシウム（ＭｇＴｉＯ３）系、ジルコン酸カルシウム（ＣａＺｒＯ３）系、チタン酸ジルコン酸カルシウム（ＰＣＺＴ）系、ジルコン酸バリウム（ＢａＺｒＯ３）系、酸化チタン（ＴｉＯ２）系などであってもよい。
【００２７】
サイドマージン部１７及びカバー部１９も、誘電体セラミックスによって形成されている。サイドマージン部１７及びカバー部１９を形成する材料は、絶縁性セラミックスであればよいが、容量形成部１８と同様の材料を用いることより、製造効率が向上するとともに、素体１１における内部応力が抑制される。
【００２８】
上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数の誘電体セラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。
【００２９】
なお、積層セラミックコンデンサ１０の構成は、特定の構成に限定されず、積層セラミックコンデンサ１０に求められるサイズや性能などに応じて、公知の構成を適宜採用可能である。例えば、容量形成部１８における各内部電極１２，１３の枚数は、適宜決定可能である。
【００３０】
［積層セラミックコンデンサ１０の製造方法］
図４は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図５〜１０は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図４に沿って、図５〜１０を適宜参照しながら説明する。
【００３１】
（ステップＳ０１：セラミックシート準備）
ステップＳ０１では、容量形成部１８を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備する。
【００３２】
図５はセラミックシート１０１，１０２，１０３の平面図である。図５（Ａ）はセラミックシート１０１を示し、図５（Ｂ）はセラミックシート１０２を示し、図５（Ｃ）はセラミックシート１０３を示している。セラミックシート１０１，１０２，１０３は、未焼成の誘電体グリーンシートとして構成され、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
【００３３】
ステップＳ０１の段階では、セラミックシート１０１，１０２，１０３は各積層セラミックコンデンサ１０ごとに切り分けられていない。図５には、各積層セラミックコンデンサ１０ごとに切り分ける際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。
【００３４】
図５に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部１９に対応する第３セラミックシート１０３には内部電極が形成されていない。
【００３５】
内部電極１１２，１１３は、任意の導電性ペーストを用いて形成することができる。導電性ペーストによる内部電極１１２，１１３の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。
【００３６】
内部電極１１２，１１３は、切断線Ｌｙによって仕切られたＸ軸方向に隣接する２つの領域にわたって配置され、Ｙ軸方向に帯状に延びている。第１内部電極１１２と第２内部電極１１３とでは、切断線Ｌｙによって仕切られた領域が１列ずつＸ軸方向にずらされている。つまり、第１内部電極１１２の中央を通る切断線Ｌｙが第２内部電極１１３の間の領域を通り、第２内部電極１１３の中央を通る切断線Ｌｙが第１内部電極１１２の間の領域を通っている。
【００３７】
（ステップＳ０２：積層）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３をＺ軸方向（一軸方向）に積層することにより積層シート１０４を作製する。
【００３８】
図６は、ステップＳ０２で得られる積層シート１０４の斜視図である。図６では、説明の便宜上、セラミックシート１０１，１０２，１０３を分解して示している。しかし、実際の積層シート１０４では、セラミックシート１０１，１０２，１０３が静水圧加圧や一軸加圧などにより圧着されて一体化される。これにより、高密度の積層シート１０４が得られる。後述するように、図６の積層シート１０４から複数の積層チップ１１６に個片化される。
【００３９】
積層シート１０４では、容量形成部１８に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。
また、積層シート１０４では、交互に積層されたセラミックシート１０１，１０２のＺ軸方向最上面及び最下面にそれぞれカバー部１９に対応する第３セラミックシート１０３が積層される。なお、図６に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。
【００４０】
（ステップＳ０３：切断）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を切断することにより未焼成の積層チップ１１６を作製する。ステップＳ０３では、積層シート１０４を押し切りにより切断する。
【００４１】
図７は、ステップＳ０３の後の積層シート１０４の平面図である。積層シート１０４は、保持部材としてのテープＴ１に貼り付けられた状態で、切断線Ｌｘ，Ｌｙに沿って切断される。これにより、積層シート１０４が個片化され、積層チップ１１６が得られる。
【００４２】
図８は、ステップＳ０３のプロセスを示す積層シート１０４の断面図である。ステップＳ０３では、切断刃２０を備える切断装置２００を用いる。切断刃２０は、本実施形態において、押し切り刃として構成される。切断刃２０及び切断装置２００の詳細については後述する。
【００４３】
まず、図８（Ａ）に示すように、Ｚ軸方向下方に向けられた切断刃２０を積層シート１０４のＺ軸方向上方に配置させる。
次に、図８（Ｂ）に示すように、切断刃２０がテープＴ１に到達するまで、切断刃２０をＺ軸方向下方に移動させて、積層シート１０４を切断する。このとき、テープＴ１には切断刃２０を貫通させず、テープＴ１が切断されないようにする。
そして、図８（Ｃ）に示すように、切断刃２０をＺ軸方向上方に移動させて、積層シート１０４から切断刃２０を引き抜く。
【００４４】
これにより、積層シート１０４が複数の積層チップ１１６に個片化される。このとき、テープＴ１は、切断されずに、各積層チップ１１６を接続している。これにより、以降のステップにおいて複数の積層チップ１１６を一括して扱うことが可能となり、製造効率が向上する。
ステップＳ０３により形成される積層シート１０４の切断面は、積層チップ１１６のＹ軸方向側面Ｐ，Ｑ及びＸ軸方向端面となる。このように、本工程により、内部電極１１２，１１３が露出する側面Ｐ，Ｑを有する積層チップ１１６が作製される。
【００４５】
（ステップＳ０４：サイドマージン部形成１）
ステップＳ０４では、ステップＳ０３で得られた積層チップ１１６の側面Ｐに、未焼成のサイドマージン部１１７を形成する。
【００４６】
ステップＳ０４では、サイドマージン部１１７を形成するためのサイドマージンシート１１７ｓが準備される。サイドマージンシート１１７ｓは、ステップＳ０１で準備されるセラミックシート１０１，１０２，１０３と同様に、未焼成の誘電体グリーンシートとして構成される。サイドマージンシート１１７ｓは、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
【００４７】
図９は、ステップＳ０４のプロセスを示す積層チップ１１６の断面図である。ステップＳ０４では、積層チップ１１６がテープＴ１からテープＴ２に貼り替えられ、側面ＱがテープＴ２によって保持されている。
まず、図９（Ａ）に示すように、平板状の弾性体４００の上に、サイドマージンシート１１７ｓが配置される。積層チップ１１６は、側面Ｐをサイドマージンシート１１７ｓに対向させて配置される。
そして、積層チップ１１６の側面Ｐをサイドマージンシート１１７ｓに押し当てる。これにより、積層チップ１１６の側面Ｐによってサイドマージンシート１１７ｓが打ち抜かれる。
【００４８】
その後に、積層チップ１１６をサイドマージンシート１１７ｓから引き上げると、図９（Ｂ）に示すように、サイドマージンシート１１７ｓから打ち抜かれ、側面Ｐに貼り付いたサイドマージン部１１７のみが、弾性体４００から離れて積層チップ１１６側に残る。これにより、側面Ｐにサイドマージン部１１７が形成された積層チップ１１６が得られる。
【００４９】
なお、積層チップ１１６の側面Ｐにおけるサイドマージン部１１７は、上記の打ち抜き以外の方法によって形成されてもよい。
例えば、予め切断されたサイドマージンシート１１７ｓを積層チップ１１６の側面Ｐに貼り付けても構わない。
更に、サイドマージンシート１１７ｓを用いずに、セラミックペーストを積層チップ１１６の側面Ｐに塗布することにより、サイドマージン部１１７を形成してもよい。セラミックペーストの塗布方法としては、例えば、ディップ法などを用いることができる。
【００５０】
（ステップＳ０５：サイドマージン部形成２）
ステップＳ０５では、ステップＳ０４で得られた積層チップ１１６の側面Ｑに、未焼成のサイドマージン部１１７を形成する。ステップＳ０５における側面Ｑへのサイドマージン部１１７の形成は、ステップＳ０４における側面Ｐへのサイドマージン部１１７の形成と同様に行うことができる。
【００５１】
以上により、図１０に示す未焼成の素体１１１が得られる。
素体１１１の形状は、焼成後の素体１１の形状に応じて決定可能である。例えば、１．０ｍｍ×０．５ｍｍ×０．５ｍｍの素体１１を得るために、１．２ｍｍ×０．６ｍｍ×０．６ｍｍの素体１１１を作製することができる。
【００５２】
（ステップＳ０６：焼成）
ステップＳ０６では、ステップＳ０５で得られた未焼成の素体１１１を焼成することにより、図１〜３に示す積層セラミックコンデンサ１０の素体１１を作製する。焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
【００５３】
（ステップＳ０７：外部電極形成）
ステップＳ０７では、ステップＳ０６で得られた素体１１に外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。
【００５４】
ステップＳ０７では、まず、素体１１の一方のＸ軸方向端面を覆うように未焼成の電極材料を塗布し、素体１１の他方のＸ軸方向端面を覆うように未焼成の電極材料を塗布する。素体１１に塗布された未焼成の電極材料に、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体１１に下地膜を形成する。そして、素体１１に焼き付けられた下地膜の上に、中間膜及び表面膜を電界メッキなどのメッキ処理で形成して、外部電極１４，１５が完成する。
【００５５】
なお、上記のステップＳ０７における処理の一部を、ステップＳ０６の前に行ってもよい。例えば、ステップＳ０６の前に未焼成の素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布し、ステップＳ０６において、未焼成の素体１１１を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極１４，１５の下地層を形成してもよい。
【００５６】
［切断工程（ステップＳ０３）の詳細］
以下、本実施形態に係る切断工程についてより詳細に説明する。
【００５７】
図１１は、本実施形態のステップＳ０３で用いられる切断装置２００を模式的に示す側面図である。切断装置２００は、本実施形態において、積層セラミック電子部品の製造装置として機能する。
切断装置２００は、切断刃２０と、テーブル２１と、駆動部２２と、を備える。切断装置２００は、本実施形態において、積層シート１０４を押し切ることが可能に構成される。
【００５８】
テーブル２１は、積層シート１０４を載置する。テーブル２１は、例えばＺ軸方向に直交して形成された積層シート１０４を載置するための載置面２１１を有する。なお、図示はしないが、載置面２１１には、積層シート１０４に接着されたテープＴ１が載置されてもよい。
テーブル２１は、例えば載置された積層シート１０４を固定するための構成をさらに有していてもよく、このような構成として、例えば真空吸着機構を有していてもよい。
また、テーブル２１は、図示しないテーブル駆動機構を有していてもよい。当該テーブル駆動機構は、例えばモータを有し、載置面２１１をＺ軸まわりに回転駆動させてもよいし、Ｘ軸方向及び／又はＹ軸方向に平行移動させてもよい。
切断刃２０は、先端部がテーブル２１とＺ軸方向に対向して配置される。
【００５９】
駆動部２２は、切断刃２０を保持し、テーブル２１に対して切断刃２０をＺ軸方向に駆動する。駆動部２２は、例えば、切断刃２０を保持する保持機構と、保持機構を駆動する駆動機構と、駆動機構を制御する制御部と、を有していてもよい。
保持機構は、駆動機構に接続され、例えば切断刃２０を挟持することによって切断刃２０を保持することができる。
駆動機構は、例えばモータを含み、切断刃２０をＺ軸方向に上下駆動させる。さらに、駆動機構は、切断刃２０をＸ軸方向及び／又はＹ軸方向に平行移動させてもよい。この場合、駆動機構は、複数のモータを含んでいてもよい。
制御部は、例えばＭＰＵ（Micro-Processing Unit）やＣＰＵ（Central Processing Unit）等のプロセッサと、メモリとを含んでいる。制御部は、メモリに格納された駆動プログラムに基づいて、切断刃２０の駆動を制御することができる。
また、駆動部２２は、図のように１つの切断刃２０を保持する構成に限定されず、複数の切断刃２０を保持していてもよい。これらの切断刃２０は、同一の駆動機構によって駆動されてもよいし、異なる駆動機構によって別々に駆動されてもよい。例えば駆動部２２は、１秒間に切断動作を４，５回程度行うことができる。
【００６０】
なお、切断装置２００は、上記の構成の他、動作の指示、データの入力等のための入力装置を有していてもよい。入力装置は、ボタン、キーボード、タッチパネル等によって構成されてもよい。また、切断装置２００は、必要に応じてその他の構成を有していてもよい。
【００６１】
図１２（Ａ）は、本実施形態に係る切断刃２０を示す側面図であり、図１２（Ｂ）は図１２（Ａ）の二点鎖線で囲んだ部分の拡大図である。切断刃２０は、第１の面２０１と、第２の面２０２と、曲面２０３と、を有する。
【００６２】
第１の面２０１は、Ｚ軸方向の先端部に形成されＺ軸方向に対して第１の角度θ１で傾斜している。第１の角度θ１は、例えば５°〜２０°であり、一例として１０°とすることができる。
第２の面２０２は、Ｚ軸方向に第１の面２０１と並んで形成され、Ｚ軸方向に対して第１の角度θ１よりも小さい第２の角度θ２で傾斜している。第２の角度θ２は、例えば０°〜１５°であり、一例として４°とすることができる。
すなわち、切断刃２０は、Ｚ軸方向下方に向けて幅狭になる２段のテーパ状に形成されている。このように２段の傾斜を有する構成は、比較的緩い傾斜によって先端部の強度を確保しつつ第２の面の角度によって切断刃２０全体の厚みを調整しやすいという観点、及び、引き抜きやすさの観点から、有利である。
【００６３】
曲面２０３は、第１の面２０１及び第２の面２０２を滑らかに接続する。曲面２０３は、具体的には、Ｒ寸法６００μｍ〜１０００μｍの曲面とすることができる。
【００６４】
さらに切断刃２０は、少なくとも第１の面が鏡面仕上げされていてもよい。ここでいう鏡面仕上げとは、研磨処理であって、例えば表面粗さＲａ（詳細は後述）の値が０．３μｍ未満となるような処理をいう。
【００６５】
曲面２０３を有する切断刃２０を用いて積層シートを切断することにより、切断面である側面Ｐ，Ｑにおける引き摺りを防止することができ、これに起因する内部電極間の短絡不良を防止することができる。以下、本実施形態の作用効果を、比較例を用いて詳細に説明する。
【００６６】
［本実施形態の作用効果］
図１３（Ａ）は、本実施形態の比較例に係る切断刃３０を示す側面図であり、図１３（Ｂ）は図１３（Ａ）の二点鎖線で囲んだ部分の拡大図である。切断刃３０は、切断刃２０の第１の面２０１及び第２の面２０２と同様の傾斜を有する第１の面３０１と、第２の面３０２とを有する。第１の面３０１及び第２の面３０２の間には、角３０３が形成されている。
【００６７】
一方で、このような切断刃３０を用いた場合には、切断面である側面Ｐ１，Ｑ１に、引き摺り傷が形成される。
図１４は、切断刃３０を用いて切断工程を行った直後の積層チップ１１６の側面Ｐ１，Ｑ１を例示する図であり、図１４（Ａ）は側面Ｐ１，Ｑ１の態様を示す模式的な図、図１４（Ｂ）は図１４（Ａ）の拡大図、図１４（Ｃ）は側面Ｐ１，Ｑ１の拡大断面図である。
【００６８】
図１４（Ａ）に示す側面Ｐ１，Ｑ１には、引き摺り傷ＨがＺ軸方向に沿って形成されている。また、図１４（Ｃ）に示すように、側面Ｐ１，Ｑ１には引き摺り傷Ｈに起因する微細な凹凸が形成されている。
【００６９】
さらに図１４（Ｂ）に示すように、引き摺り傷Ｈにより内部電極１１２，１１３がＺ軸方向に引き延ばされることで、展延部Ｒが形成される。展延部Ｒが内部電極１１２，１１３の一方から他方に到達すると、内部電極１１２，１１３同士が展延部Ｒを介して接続され、ショートが発生してしまう。実際に、比較例に係る切断刃３０を用いて作製した積層セラミック電子部品のＩＲ不良率（初期絶縁抵抗不良率）は、７５％であった。
【００７０】
図１５は、切断面（側面）の表面粗さと積層セラミックコンデンサのＩＲ不良率（初期絶縁抵抗不良率）との関係を示すグラフであり、横軸は切断面の表面粗さＲａ［ｎｍ］、縦軸はＩＲ不良率［％］を示す。
【００７１】
以下でいう「表面粗さＲａ」は、算術平均粗さをいい、より詳しくは、JIS B 0031(1994)で規定されているものをいう。また、本試験における表面粗さＲａは、切断面のうち、５０μｍ×５０μｍの領域について算出したものである。
【００７２】
図１５に示すように、表面粗さＲａの値にほぼ比例して、ＩＲ不良率が増加する傾向が確認された。すなわち、引き摺り傷Ｈが増えるに従い、目的とする性能の積層セラミックコンデンサ１０が得られなくなる。
そこで、切断刃３０によって引き摺り傷Ｈができる機序について考察する。
【００７３】
図１６は、切断工程において、切断刃３０を用いて積層シート１０４を切断する際の積層シート１０４の拡大断面図である。なお、同図において、積層シート１０４における内部電極１１２，１１３等の図示は省略している。切断工程において、積層シート１０４のＺ軸方向下方に切断刃３０を移動させていく際、第１の面３０１に面する積層シート１０４の微小領域には、第１の面３０１からの垂直抗力に基づいて、第１の面３０１に平行な方向の摩擦力Ｆ３１が作用している。一方、角３０３に面する積層シート１０４の微小領域には、第２の面３０２からの垂直抗力に基づいて、第２の面３０２に平行な方向の摩擦力Ｆ３２が作用している。この摩擦力Ｆ３２は、第１の面３０１とは非平行である。このため、角３０３付近に作用する摩擦力Ｆ３２が、切断刃３０の移動に伴い、進行方向に形成されていく第１の面３０１と平行な切断面に食いこむように作用し、引き摺り傷Ｈが形成されてしまうと考えられる。
【００７４】
この考察により、引き摺り傷Ｈは、角３０３に起因するものと考えられる。そこで、本実施形態の切断刃２０は、角３０３に代えて曲面２０３を有することにより、引き摺り傷Ｈの形成を防止することができる。
【００７５】
図１７は、ステップＳ０３の切断工程において、切断刃２０を用いて積層シート１０４を切断する際の積層シート１０４の拡大断面図である。なお、同図において、積層シート１０４における内部電極１１２，１１３等の図示は省略している。ステップＳ０３において、積層シート１０４のＺ軸方向下方に切断刃２０を移動させていく際、第１の面２０１に面する積層シート１０４の微小領域には、第１の面２０１からの垂直抗力に基づいて、第１の面２０１に平行な方向の摩擦力Ｆ２１が作用している。この摩擦力Ｆ２１は、図１６において説明した比較例に係る摩擦力Ｆ３１と同様である。一方、曲面２０３に面した積層シート１０４の微小領域には、曲面２０３からの垂直抗力に基づいて、曲面２０３に接する方向の摩擦力Ｆ２２，Ｆ２３，Ｆ２４がそれぞれ作用している。なお、摩擦力Ｆ２２〜Ｆ２４の起点は、図１７において、Ｆ２２からＦ２４へ切断刃２０の表面から離れるように図示しているが、いずれも曲面２０３に面した積層シート１０４の微小領域に付加されるものとする。これらの摩擦力Ｆ２２〜Ｆ２４は、第１の面２０１から第２の面２０２に向かうに従い徐々に角度が変化している。これにより、切断刃２０がＺ軸方向下方に移動する場合でも、第１の面２０１と平行に形成される切断面に食いこむような大きな力が作用することがなく、引き摺り傷が形成されにくい。
【００７６】
図１８は、切断刃２０を用いて切断工程を行った後の積層チップ１１６の側面Ｐ，Ｑを例示する図であり、図１８（Ａ）は側面Ｐ，Ｑの態様を示す模式的な図、図１８（Ｂ）は図１８（Ａ）の拡大図、図１８（Ｃ）は側面Ｐ，Ｑの拡大断面図である。
図１８（Ａ）に示す側面Ｐ，Ｑには、引き摺り傷がほとんど形成されていない。また、図１８（Ｃ）に示すように、側面Ｐ，Ｑに微細な凹凸がほとんど形成されておらず、側面Ｐ，Ｑが略平坦な面として構成される。本実施形態に係る側面Ｐ，Ｑの表面粗さＲａの値は、例えば２０ｎｍ以下とすることができる。
【００７７】
このため、図１８（Ｂ）に示すように、内部電極１１２，１１３に展延部がほぼ形成されず、ショートの発生率が非常に低い。実際に、実施例に係る切断刃２０を用いて作製した積層セラミックコンデンサのＩＲ不良率（初期絶縁抵抗不良率）は、５％であった。
【００７８】
以上のように、本実施形態の切断刃２０によれば、第１の面２０１と第２の面２０２とが曲面２０３によって滑らかに接続されていることから、切断時に発生しやすい引き摺り傷が発生しにくい。これにより、内部電極１１２，１１３間の短絡不良を防止することができる。また、少なくとも第１の面２０１が鏡面仕上げされた切断刃２０を用いることで、切断面における引き摺り傷の発生をより確実に防止することができる。さらに、本実施形態によれば、切断装置２００の切断刃２０に特徴を持たせることで切断面の傷の発生を防止できることから、切断面の平滑化等のための工程を増やすことなく、内部電極１１２，１１３間の短絡不良を防止することができる。
【００７９】
［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
【００８０】
例えば、図４に示す各ステップは、必要に応じて、順番を入れ替えてもよい。
一例として、ステップＳ０３で個片化した未焼成の積層チップ１１６を焼成して積層チップ１６とした後に、積層チップ１６にサイドマージン部１１７を設けてもよい。この場合、焼成後の積層チップ１６に対してステップＳ０４〜Ｓ０６を行うことができる。
【００８１】
また、上記実施形態では、積層セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、相互に対を成す内部電極が交互に配置される積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、圧電素子などが挙げられる。
【符号の説明】
【００８２】
１０…積層セラミックコンデンサ
１１…素体
１２，１３…内部電極
１４，１５…外部電極
１６…積層チップ
１７…サイドマージン部
１８…容量形成部
１９…カバー部
１０４…積層シート
１１１…未焼成の素体
１１２，１１３…未焼成の内部電極
１１６…未焼成の積層チップ
１１７…未焼成のサイドマージン部
２００…切断装置
２０…切断刃
２１…テーブル
２２…駆動部
Ｐ，Ｑ…側面
Ｔ１，Ｔ２…テープ
【図１】
0006433931.tif 000002
【図２】
0006433931.tif 000003
【図３】
0006433931.tif 000004
【図４】
0006433931.tif 000005
【図５】
0006433931.tif 000006
【図６】
0006433931.tif 000007
【図７】
0006433931.tif 000008
【図８】
0006433931.tif 000009
【図９】
0006433931.tif 000010
【図１０】
0006433931.tif 000011
【図１１】
0006433931.tif 000012
【図１２】
0006433931.tif 000013
【図１３】
0006433931.tif 000014
【図１４】
0006433931.tif 000015
【図１５】
0006433931.tif 000016
【図１６】
0006433931.tif 000017
【図１７】
0006433931.tif 000018
【図１８】
0006433931.tif 000019