(57)【特許請求の範囲】
【請求項１】
アナログ信号発生システムであって、
−一式の少なくとも２つの電流発生器（１０１）と、
−少なくとも１つのキャパシタ（１０２）と、
−前記電流発生器（１０１）のための作動／停止手段（１０３）と
を少なくとも有し、
前記電流発生手段が、互いに並列に接続され、前記キャパシタが、前記電流発生器と直列に接続され、前記作動／停止手段が、デジタルストリームによって前記発生器（１０１）を制御して、前記キャパシタ（１０２）に入る前記電流の強度を制御可能にし、前記キャパシタの端子において台形の電圧信号を発生し、前記アナログ信号が、前記台形の信号を補間することにより再構成され、
前記システムはさらに、
−前記キャパシタと並列に接続される少なくとも１つのトランジスタ、および／または
−前記キャパシタと直列に接続される少なくとも１つの他の電流発生手段と、
−前記キャパシタの前記端子における電圧の値を理論値と比較する手段（４０２）と
をさらに有し、
前記キャパシタと並列に接続されるトランジスタおよび／または前記キャパシタと直列に接続される他の電流発生手段が、前記キャパシタの前記端子における前記電圧の前記値を、これが前記理論値と異なる場合には修正するように適合されている、アナログ信号発生システム。
【請求項２】
前記補間が、リーマンタイプの補間である、請求項１に記載のシステム。
【請求項３】
前記システムが、同一のチップ上または集積回路上または特定用途向け集積回路上に組み込まれることをさらに特徴とする、請求項１または２に記載のシステム。
【請求項４】
前記キャパシタ（１０２）が、電力増幅器の入力段に属することをさらに特徴とする、請求項１〜３のいずれか一項に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、様々なパラメータに基づいてアナログ信号を発生するシステムに関する。限定するものではないが、本発明は、電気通信分野、レーダー分野、ソナー分野で使用することができ、より一般的には、あらゆる電子機器分野、例えば、医療計測、テストベンチまたは測定ベンチで使用することができる。
【背景技術】
【０００２】
開示されている従来技術には、システム設計時にアナログ信号を予め定めておくシステムがある（この場合、信号のパラメータは固定である）。また、要求に応じてアナログ信号を発生するシステムも知られている（この場合、システムにパラメータをリアルタイムで送信する）。
【０００３】
信号を予め定める例については、以下のシステムが知られている。
−ランプ型または対数型の基本的な関数を用いてアナログ信号を発生するシステム。これらの基本的な関数を得るには、例えば、１つ以上のダイオードのニー電圧を利用する。
−表面弾性波（ＳＡＷ）フィルタを有し、このフィルタの後段で周波数変換を行うシステム。
−一式のスイッチト発振器から構成されるシステム。
【０００４】
しかしながら、これらの解決策は柔軟性を欠き、発生する信号のパラメータを修正できない。その上、スイッチト発振器を使用する場合には、発振器間の干渉により、発生する信号のスペクトル純度が損なわれる。
【０００５】
形態を予め定めてあるが、パラメータを変更できる信号を発生するためには、以下のシステムを使用するのが周知の慣行である。
−電圧制御発振器（ＶＣＯ）を有するシステム。この発振器の後段に位相ロックループ（ＰＬＬ）を設けることができる。
−カウンタ、メモリおよびデジタル／アナログ変換器を有し、これらすべての後段において周波数変換を行うシステム。
【０００６】
しかしながら、これらのシステムには制限がある。これは、発生される信号の周波数帯域および中心周波数を限られた範囲内にしなければならないことによる。
【０００７】
これらの装置はすべて、ダイレクトデジタルシンセサイザの略語「ＤＤＳ」でも知られる、特殊なプログラム可能な回路に組み込むことができる。
【０００８】
事前には分からず、要求に応じて極めて短時間に発生させる必要がある信号については、以下のシステムが知られている。
−デジタル無線周波数メモリ（ＤＲＦＭ）システム。このシステムにより、アナログ信号をメモリに格納し、この記録した信号を再構成および再送信することができる。これらのシステムは、特に、他のレーダーに対するデコイとして振る舞う信号を発生するレーダーで使用される。しかしながら、これらのシステムは、ダイナミックレンジの小さい信号しか発生することができず、実際のダイナミクスのビット数は、数ビットのオーダーである。この規模は、発生させる信号の周波数に応じて１〜６ビットのオーダーとなる。
−ΔΣ変調方式変換器。このタイプの変換器は、入力信号をオーバーサンプリングする原理に基づいている。次いで、このシステムは、比較器を有し、１ビットを使用して入力信号と変換結果との間の差を変換する。比較結果は、デシメーションフィルタで使用され、デシメーションフィルタは、入力信号のサンプルを加算する。このように、ΔΣ変調方式変換器は、入力／出力ループを使用するサーボシステムである。このループのために、発生し得る信号の帯域幅が制限されてしまう。
【０００９】
また、図１に示すようなダイオード波形整形器を使用することも周知の慣行である。このシステムでは、ランプ電圧を端子Ｖｉに入力すると、台形の加算により再構成される正弦波が発生する。しかしながら、この解決策も周波数に関して制限される。これは、電圧Ｖｉの時間微分
【数１】
0006433987.tif 000002
によって決まる発生電圧が、使用される生成技術によって制限されるためである。
【発明の概要】
【課題を解決するための手段】
【００１０】
本発明の１つの目的は、完全に再構成可能であり、摂動を抑制し、中心周波数を迅速に変更可能であり、広い周波数帯域の信号を発生可能であり、ハイブリッドアナログ／デジタル集積回路上に実装可能である、信号発生システムを提案することである。この目的を達成するために、本発明の主題は、アナログ信号発生システムであって、
−一式の少なくとも２つの電流発生器と、
−少なくとも１つのキャパシタと、
−前記電流発生器のための作動／停止手段と
を有し、
電流発生手段が互いに並列に接続され、キャパシタが、電流発生器と直列に接続され、作動／停止手段が、デジタルストリームによって前記発生器を制御して、前記キャパシタに入る電流の強度を制御可能にし、前記キャパシタの端子において台形の電圧信号を発生し、前記アナログ信号が、前記台形の信号を補間することにより再構成される、アナログ信号発生システムである。
【００１１】
したがって、本システムは、以下の利点を提供する。
・デジタルでの信号発生および極めて短い応答時間のおかげで完全に再構成される。
・周波数発生は、単一の発生器によって行われ、従来技術のシステムよりも摂動が低減される。よって、一次ホールドの使用のおかげで、スイッチングによって生じる、「グリッチ」の名で知られる無線周波数における摂動は低減される。これにより、スプリアス放射を低減することができる。
・発生信号の中心周波数の変更の速さを制限するのは、作動／停止手段のクロックスピードだけである。クロックスピードは、この手段を実装するために使用される技術によって決まる。このことにより、中心周波数をＤＣからマイクロ波周波数まで変更し得る信号を発生できる。
・有効なダイナミクスは、技術的な妥協、クロック速度および帯域幅によってのみ制限される。
・システムは開ループの形であり、これにより、広い周波数帯域を有する信号を発生できる。
・この信号発生を、単一のハイブリッドアナログ／デジタル集積回路で完全に実装することができる。
・本発明のシステムは、キャパシタに電荷が蓄積されるため、低消費である。
・さらに、電流発生器の作動／停止装置は、シリアル型である。これにより、データ転送バス幅を狭くすることができる。最終的に、交換データを制限するために、システムは、送られてくるキャパシタの電荷の増加または減少、およびこのキャパシタの電荷の値に基づいて、相対アドレス指定を使用する。
【００１２】
作動／停止手段は、発生させるアナログ信号のリーマン近似に基づいて電流発生手段の作動／停止を決定するように適合されると有利である。
【００１３】
さらに、本システムが、
−キャパシタと並列に接続される少なくとも１つのトランジスタ、および／または
−キャパシタと直列に接続される少なくとも１つの他の電流発生手段、ならびに
−前記キャパシタの端子における電圧値を理論値と比較する手段
を有すると有利である。
さらに、トランジスタおよび／または他の発生手段は、前記キャパシタの端子における電圧値が理論値と異なる場合にはこの電圧値を修正するように適合される。
【００１４】
さらに、本システムは、同一チップ上または集積回路上または特定用途向け集積回路上に組み込まれることを特徴とすると有利である。
【００１５】
さらに、本システムは、キャパシタが電力増幅器の入力段に属するトランジスタのキャパシタによって構成されることを特徴とすると有利である。
【００１６】
下記の図面を参照しながら、非限定的な例として提供される詳細な説明を読めば、本発明がより良く理解され、他の利点が明らかになる。
【図面の簡単な説明】
【００１７】
【図１】従来技術において知られるシステムの図を示す。
【図２】本発明によるシステムの第１の実施形態の図を示す。
【図３】アナログ信号の勾配制御の実施形態の図を示す。
【図４】システムをリセットする装置の実施形態の図を示す。
【発明を実施するための形態】
【００１８】
図２に示す本システムは、４つの電流発生器１０１を有する。これらの電流発生器は、互いに並列に接続され、かつキャパシタ１０２に接続され、したがって、このキャパシタによって充電される。キャパシタの端子における電圧は、
【数２】
0006433987.tif 000003
の法則に従って変化する。この数式において、Ｖは、キャパシタの端子における電圧（単位はボルト）であり、Ｉは、キャパシタを流れる電流の強度（単位はアンペア）であり、Ｃは、キャパシタの電気容量（単位はファラッド）である。本システムはまた、作動／停止装置１０３を有し、これにより、電流発生器１０１を作動および停止させることができる。
【００１９】
このシステムでは、キャパシタに入る電流強度は、キャパシタに接続される電流発生器の数によって決まる。したがって、キャパシタの端子における電圧の増加の勾配も同様に、この同じ発生器数によって決まる。
【００２０】
実際には、電気容量における電荷移動を阻止するには、電流を動的に変化させるだけでよい。例えば、キャパシタは、これに負の電流を通すことによって、放電することができる。
【００２１】
作動／停止制御１０３は、デジタルストリームによって行われ、これにより、発生させる信号に応じて前記キャパシタに入る電流の強度を制御できる。この制御は、所与の瞬間に作動させる電流強度発生器の数を変えることによって行われる。この目的を達成するために、デジタルストリームは、好適なインターフェースを介して、それぞれが電流発生器１０１をキャパシタ１０２に接続するスイッチ２１の閉鎖または開放を制御する。例えば、シリアル型のデジタルストリームは、スイッチのための設定を規定するワードを有する。
【００２２】
図３は、電流発生器のための作動／停止制御に関し、この実施形態を示している。特に、デジタルストリーム３１を示したものであり、これはこの例ではシリアル方式のデジタルストリームである。シリアルデータは、出力にｉビットで符号化されたワードを提示する対応表３２を利用して取り込まれ、このワードは、シリアル入力データおよびクロックサイクルによって決まり、これらのｉビットが、電流発生器からのキャパシタ１０２の電流の伝達を制御し、各ビットが、スイッチを作動させて閉鎖または開放する。一実施形態では、電流発生器の数は最低限であり、２つに定められている。この実施形態では、異なる電流強度を有する２つの電流発生器により取得される、反対の符号を持つ２つの勾配によって、アナログ信号を発生させることができる。さらに、２つの電流強度発生器の間における迅速なスイッチングによって、アナログ信号を忠実に発生できる。
【００２３】
別の実施形態では、電流発生器の数をより多くする。この実施形態では、デジタルストリームを介して、異なる電流強度を有する複数の電流発生器を同時に作動させて取得される、複数の勾配によって、アナログ信号を発生させることができる。この実施形態では、アナログ信号を忠実に発生させるために、電流強度発生器間で迅速なスイッチングを行う必要はない。
【００２４】
例えば、図３は、対応表に示すように、２のべき乗の値を用いて様々な電流を示している。
【００２５】
信号が連続的に従わなければならない、様々な勾配の決定（制御法則とも呼ぶ）は、
・発生しようとするアナログ信号と、
・これらの様々な勾配を使用して再構築された信号と
の間の差を最小にするように行われる。
この決定を行うには、様々な信号補間方法を利用することができる（リーマン、ロンバーグ、最小二乗法、多項式、カルマンなど）。
【００２６】
一実施形態では、リーマンの方法による補間を使用することができる。この場合、発生させるアナログ信号は、リーマン積分を表す一式の台形によってモデリングされる。様々な電流発生器の組み合わせが送達し得る電流強度の値によって、台形の様々な勾配が決まる。これは、キャパシタの端子で生じ得る電圧勾配が、これを流れる電流Ｉｓｌｏｐｅの強度、およびキャパシタの容量Ｃｌｏａｄによって決まるためである。よって、キャパシタの端子における電圧の勾配の並びは、２つの基準、すなわち：
・システムでこれらの勾配を生成できること、および
・これらの勾配が、この方法で発生した信号と発生しようとする信号との間の差を最小にすること
に基づいて選択される。
この電流の値は、電流発生器の作動／停止を制御する制御ワードを介して、取り得る値からデジタル的に選択される。一次ホールドが取得され、これにより、キャパシタの端子における電圧の勾配の値を、メモリに格納できる。予めプログラムされる、または動的に計算される割り当て表によって、制御ワードを割り当てることができる。さらに、本来、高インピーダンス制御であるため、このことは、電流発生器を切り離して、キャパシタの電荷を一定に保つようにすることにより達成することができ、キャパシタを流れる電流を打ち消す制御ワードにより、キャパシタの端子における電圧を維持する。
【００２７】
複数の電流発生器および作動／停止装置から構成される本システムは、チャージポンプを形成する。これは、電流発生器１０１とキャパシタ１０２との間で電荷を転送できるためである。このキャパシタにおける電荷の値は、これを流れる電流の値と、この充電の持続時間とによって決まる。さらに、制御法則が、リーマンのアルゴリズムに基づいている場合、本システムは、リーマンポンプと呼ばれる。
【００２８】
図４に示す実施形態では、本システムは、同様に、漏れ電流を補償するため、かつリセットするための装置を有する。この装置は、キャパシタの電荷の値を発散させ得る、誤差の累積を防止できる。この装置は、非同期であり、およびキャパシタあるいは付加された一式の電流発生器に並列に接続されるトランジスタを利用して制作できる。本システムはまた、前記キャパシタの端子における電圧の値を理論値と比較するための装置４０２を有する。
【００２９】
既知および基準レベルを介して信号の推移を検出することによって、低速のドリフトが補償される。これらのレベルまで信号推移すると、本システムは、電圧を理論値と比較し、連続的に増加させることによって目標値に戻るように補正する。よって、あらゆるドリフト（オフセット）を防ぐために、信号推移がゼロを通るたびにキャパシタの電荷がリセットされる。
【００３０】
同様に、電流発生器を作動／停止させるために装置が生成する制御法則を修正することによって、勾配誤差を補正することができる。制御法則を最適化すれば、誤差が最小になる。次いで、制御的推定によって補正を予め決めることができる。
【００３１】
キャパシタの放電ひいては過熱を防ぐために、２つのキャパシタを利用し、推移ごとにキャパシタを交換することができ、オフライン状態にあるキャパシタの電荷の値を供給回路によって基準値に戻す。
【００３２】
一実施形態では、キャパシタ１０２は、電力増幅器の入力段に属するトランジスタのキャパシタによって構成される。この場合、本システムが発生する信号は、そのままで数百ミリワットの高い出力を有する。
【００３３】
一実施形態では、本システムは、同一のチップ上、集積回路上または特定用途向け集積回路すなわち「ＡＳＩＣ」上に組み込まれる。本システムは、使用条件に適した技術でチップに組み込まれる。例えば、
−廉価に大量生産するためのＳｉＧｅまたはＣＭＯＳ
−高速、ロバスト性および高出力信号を有する可能性のためのＧａＮ
を使用することができる。
【図１】
0006433987.tif 000004
【図２】
0006433987.tif 000005
【図３】
0006433987.tif 000006
【図４】
0006433987.tif 000007