(57)【特許請求の範囲】
【請求項１】
表面が窒素極性面であるIII族窒化物半導体基板を用意し、
前記窒素極性面上にマスク膜を形成し、
前記マスク膜はエッチングして前記III族窒化物半導体基板はエッチングしない条件で  前記マスク膜の一部をエッチングして前記マスク膜に開口を形成し、
前記開口内の前記窒素極性面から前記III族窒化物半導体基板内にII族元素のイオンを注入し、
前記イオンを注入した前記III族窒化物半導体基板を１０００℃以上に加熱し、
前記イオンを注入した領域をｐ型の伝導領域に変質させる、半導体基板の調整方法。
【請求項２】
前記III族窒化物半導体基板を１０００℃以上に加熱するのに先立って、前記表面から前記III族窒化物半導体基板内に水素を導入する、請求項１の調整方法。
【請求項３】
注入したII族元素より高濃度となるまで水素を導入する、請求項２の調整方法。
【請求項４】
前記イオンを注入した前記III族窒化物半導体基板の前記表面が露出する状態で前記III族窒化物半導体基板を１０００℃以上に加熱する、請求項１〜３のいずれかの一項に記載の調整方法。
【請求項５】
III族窒化物半導体基板であり、
表面が窒素極性面であり、
前記表面の近傍に位置する一部の領域におけるII族元素の存在濃度が隣接領域におけるII族元素の存在濃度より濃く、
前記一部の領域における前記表面と前記隣接領域における前記表面が同一平面にあり、
II族元素の存在濃度が高濃度な領域とII族元素の存在濃度が低濃度の領域との界面に酸素濃度とシリコン濃度とII族元素濃度のピークが存在しない、III族窒化物半導体基板。
【請求項６】
前記II族元素がマグネシウムである、請求項５のIII族窒化物半導体基板。
【請求項７】
前記表面から深さ方向にとった酸素濃度とシリコン濃度のプロファイルに、表面に接近ほど高濃度となるパターンが認められない、請求項５又は６のIII族窒化物半導体基板。
【請求項８】
II族元素の存在濃度が濃い前記領域がｐ型であり、前記隣接領域がｎ型である、請求項５〜７のいずれかの一項に記載のIII族窒化物半導体基板。
【請求項９】
II族元素の存在濃度が濃い前記領域がｐ＋型であり、前記隣接領域がｐ型である、請求項５〜７のいずれかの一項に記載のIII族窒化物半導体基板。
【請求項１０】
表面が−Ｃ面（マイナスＣ面）であって裏面がＣ面である請求項５〜９のいずれかの一項に記載のIII族窒化物半導体基板を利用しており、
前記表面に表面電極が形成されているとともに前記裏面に裏面電極が形成されている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書では、ＧａＮ等のIII族窒化物の結晶からなる半導体基板の調整方法を開示する。さらに、新規なIII族窒化物半導体基板と、それを利用する半導体装置も開示する。
【背景技術】
【０００２】
III族窒化物半導体基板の表面の一部の範囲に臨む領域を、ｐ型伝導領域に調整したい場合がある。前記表面の全域に亘る領域をｐ型伝導領域に調整する場合は、ｐ型のIII族窒化物を結晶成長させてｐ型伝導領域とすることができる。しかしながら、ｐ型伝導領域の形成範囲を一部の範囲に限定するのに好適な方法が開発されていない。
【０００３】
特許文献１に、III族窒化物半導体基板の表面の一部の範囲に臨む領域をエッチングして凹部を作成し、その凹部にｐ型のIII族窒化物結晶を再成長させる技術が開示されている。特許文献２に、III族窒化物半導体基板の表面の一部の範囲からIII族窒化物半導体基板内にII族元素のイオンを注入してから熱処理する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−３２８７３号公報
【特許文献２】特開２０１５−２３３０９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の方法では、III族窒化物半導体基板のエッチング工程と、ｐ型のIII族窒化物結晶の成長工程を実施する必要があり、処理中の基板をエッチング装置から結晶成長装置に移動しなければならない。基板をエッチング装置から結晶成長装置に移動させると、意図に反してシリコン（Ｓｉ）又は酸素が基板の表面に取り込まれることを防止しきれず、ｐ型のIII族窒化物結晶の再成長開始面にＳｉ又は酸素が不純物となって取り込まれてしまう。例えば、ｎ型のIII族窒化物半導体層をエッチングしてからｐ型のIII族窒化物結晶を再成長させる場合、両者の接合界面に意図しないＳｉが取り込まれ、接合界面におけるＳｉの濃度が、ｎ型のIII族窒化物半導体層内の濃度よりも濃くなり、ｐ型のIII族窒化物半導体層内の濃度よりも濃くなってしまう。ｐｎの接合界面に、意図しない不純物であるＳｉの濃度ピークが現れることになり、ｐｎ接合特性が不安定となってしまう。接合界面に意図しない酸素が取り込まれ、それによってｐｎ接合特性が不安定となる場合もある。
【０００６】
特許文献２が示す「注入してから熱処理する」方法では、熱処理の際にIII族窒化物半導体基板の表面から窒素が抜けてしまうという問題が生じる。換言すると、基板表面に露出しているIII族窒化物結晶が熱分解して基板表面が荒れるという問題が生じる。基板の表面が荒れると、半導体に深い準位が形成され、ｐ型の伝導性が打ち消されて高抵抗となってしまう。特許文献２の方法では、基板表面が高抵抗化するのを防止するために、イオンを注入したIII族窒化物半導体基板の表面を保護膜で覆った状態で熱処理する。この方法では、III族窒化物半導体基板と保護膜の熱膨張率の相違等に起因して熱処理時に保護膜が部分的に欠損し、基板からの窒素抜けを十分に防止できない現象が生じる。また熱処理によって保護膜が変質し、熱処理後の保護膜を基板表面から除去できなくなるという問題が発生する。さらには保護膜を構成する元素がIII族窒化物半導体基板内に侵入するという問題が生じることもある。一般的に保護膜を構成する元素はｎ型の不純物となり、ｐ型の伝導性を打ち消すように挙動する。
特許文献１〜２の技術には、克服すべき課題が多く残されている。イオン注入してから熱処理することによってｐ型伝導領域に変質させる方法であり、保護膜を利用しなくても窒素抜けが防止できる技術が必要とされている。
【課題を解決するための手段】
【０００７】
表面からIII族窒化物半導体基板内にII族元素のイオンを注入して熱処理すると窒素が抜けてしまう原因を検討した結果、下記が判明した。
ｐ型の伝導領域に変質させるためには、II族元素を注入したIII族窒化物半導体基板を熱処理してII族元素を活性化する必要がある。III族窒化物半導体基板内でのII族元素の活性化率が低いために、熱処理温度を高くする必要がある。最低でも１０００℃以上に加熱する必要がある。
III族窒化物結晶には、窒素極性面とIII族極性面が存在する。通常は、III族窒化物結晶のＣ面が表面を形成している基板を用いる。そのＣ面はIII族極性面であり、最表面にIII族元素が位置している。最表面のIII族元素は最表面から２層目の窒素に対して３本の結合手で結合しており、化学的に安定している。例えば、アルカリ溶液を用いる化学処理に対してIII族極性面は安定している。通常は、化学的に安定しているＣ面に対して各種の半導体加工技術を適用する。
【０００８】
しかるに、上記したように、III族窒化物半導体基板を熱処理してII族元素を活性化するためには１０００℃以上の熱処理を必要とする。ここまで高温に加熱すると、最表面から２層目の窒素と３層目のIII族元素は1本の結合手のみで結合しているために、熱エネルギーによって結合が破れ、窒素がガスとなって離脱する（結晶が熱分解する）。その現象が生じると、元の最表面から３層目にあったIII族元素が最表面に露出し、その下にあった最表面から４層目の窒素と５層目のIII族元素の結合が破れて更なる窒素抜けが生じる。これが繰り返される結果、半導体基板の表面が荒れ、表面近傍が高抵抗化することが判明した。
【０００９】
本明細書に開示する技術では、上記問題に対処するために、表面が窒素極性面であるIII族窒化物半導体基板を用いる。窒素極性面の一例である−Ｃ面の場合、最表面の窒素は最表面から２層目のIII族元素に対して３本の結合手で結合しており、熱的に安定している。一般的に、窒素極性面の場合、最表面の窒素がその下にあるIII属元素に２本以上の結合手で結合しており、安定した表面となっている。−Ｃ面以外の窒素極性面の一例に（１−１０１）面が例示されるが、その面における最表面窒素は、その下層のIII属元素に２本又は３本の結合手で結合している。この場合、２本の結合手で結合している窒素と３本の結合手で結合している窒素が交互に出現する規則性が認められ、平均すると２．５本の結合手で結合している。窒素極性面は、−Ｃ面だけでなく、一般的に熱的な安定性が高い。III族窒化物半導体基板を１０００℃以上に加熱しても、窒素極性面の最表面に位置している窒素が抜けることがない（結晶が熱分解しない）。
【００１０】
本明細書に開示する技術では、表面が窒素極性面であるIII族窒化物半導体基板を用意し、その表面の一部の範囲からIII族窒化物半導体基板内にII族元素のイオンを注入し、イオンを注入したIII族窒化物半導体基板を１０００℃以上に加熱してイオンを注入した領域をｐ型の伝導領域に変質させる。
上記の方法によると、基板の表面近傍から窒素が抜けることを防止でき、ｐ型伝導性を損ねる深い準位の形成を防止でき、良質で低抵抗なｐ型伝導領域を得ることができる。
【００１１】
III族窒化物結晶にII族元素を注入すると、III族元素とII族元素のイオン性の相違によって結晶形状が歪む。II族元素を注入する前のIII族窒化物結晶とII族元素を注入した後のIII族窒化物結晶とを比較すると、後者のａ軸格子定数は前者より小さくなり、後者のｃ軸格子定数は前者より大きくなる。注入によって結晶形状が変化する。その状態で熱処理すると、空乏型欠陥やアンチサイト欠陥などが生成され、ｐ型伝導性を損ねる。
【００１２】
その問題に対処するためには、III族窒化物半導体基板の表面から基板内に水素を導入してから熱処理するのが好ましい。水素の導入は、II族元素の注入前であってもよいし後でもよい。水素は基板に注入してもよいが、水素の原子サイズが小さいことから基板の表面を水素に晒すことでも基板内に水素を導入することができる。
【００１３】
III族窒化物半導体基板内にII族元素と水素が導入されると、II族イオンの余剰電荷が水素で終端され、II族元素が結晶形状を歪ませる現象が打ち消される。熱処理によって空乏型欠陥やアンチサイト欠陥などが生成される現象を抑制することができる。
【００１４】
水素による前記効果を十分に利用するためには、注入したII族元素より高濃度となるまで水素を導入することが好ましい。注入したII族元素が結晶形状を歪ませる現象をほぼ打ち消すことができる。
【００１５】
II族元素を注入したIII族窒化物半導体基板の表面が露出する状態、すなわち、II族元素を注入したIII族窒化物半導体基板の表面を保護膜で覆わない状態で熱処理することが好ましい。
前記したように、表面が窒素極性面であるIII族窒化物半導体基板を用いると、熱処理しても窒素抜けが生じない。保護膜で覆う必要がない。保護膜で覆うと、その保護膜を形成する元素がIII族窒化物半導体基板内に侵入する現象が生じえる。III族窒化物半導体基板内に意図しない元素が侵入すると、ｐ型伝導型領域の電気的特性が侵入元素の影響を受けてしまう。例えば、保護膜にＳｉＯ２を用いると、III族窒化物半導体基板内にドナーとして動作する酸素（ＳｉＯ２に由来する）が侵入し、ｐ型伝導性を損なってしまう。熱処理温度を上げるとIII族窒化物半導体基板内にＳｉ（ＳｉＯ２に由来する）までが侵入し、ｐ型伝導性をさらに損なってしまう。保護膜にＳｉＮを用いる場合、ＳｉＮとIII族窒化物の熱膨張率の相違によって熱処理時に保護膜が断続的に損傷し、III族窒化物半導体基板のIII族極性面が部分的に露出して表面が荒れる領域が発生する。熱処理後の保護膜が除去できないという問題も生じる。保護膜で覆った状態で熱処理すれば保護膜の影響が基板に現れてしまう。保護膜を必要としない方法を採用して保護膜を用いないで熱処理すれば、保護膜に由来する問題の発生を避けることができる。
【００１６】
本明細書で開示する技術によって、新規なIII族窒化物半導体基板が提供される。このIII族窒化物半導体基板の表面は窒素極性面であり、一般的に用いられるIII族極性面でない。このIII族窒化物半導体基板は、表面の近傍に位置する一部の領域ではｐ型であり、隣接領域では、ｎ型，ｉ型，又は低濃度（前記の一部の領域におけるｐ型不純物濃度よりも低濃度）のｐ型である。すなわち、表面の近傍に位置する一部の領域におけるII族元素の存在濃度が、隣接領域におけるII族元素の存在濃度より濃い関係にある。本技術で得られる基板の場合、II族元素の存在濃度が高濃度な領域とII族元素の存在濃度が低濃度の領域との界面に、不純物として混入しやすいＳｉ濃度のピークも存在しなければ、酸素濃度のピークも存在しない。
【００１７】
特許文献１の半導体基板では、ｐ型のIII族窒化物結晶の成長開始面に、Ｓｉ又は酸素といった意図しない不純物濃度のピーク値が存在し、それが例えばｐｎ接合面の電気的特性を低下させる。特許文献２の半導体基板は、表面がIII族極性面であり、保護膜の影響を受けている。本明細書で開示するIII族窒化物半導体基板では、表面が窒素極性面であり、特許文献２の基板と相違する。また、高濃度のｐ型領域と、それ以外の隣接領域（すなわち、ｎ型領域，ｉ型領域，又は低濃度のｐ型領域）の界面に、Ｓｉ又は酸素といった意図しない不純物の濃度ピークが存在せず、特許文献１の基板からも相違する。高濃度のｐ型領域と隣接領域の界面では、注入したｐ型不純物の濃度がピークとなることもなければ、意図しない不純物が紛れ込んで、前記界面で高濃度となることもない。本明細書で開示するIII族窒化物半導体基板は、既知の基板のいずれとも相違し、安定した特性を提供する。
【００１８】
II族元素は、マグネシウムを用いることが好ましい。マグネシウムは、II族の他の元素、例えばベリリウムに比して毒性が低く、カルシウムまたはカルシウムより質量数が大きなII族元素よりもイオン注入時にIII族窒化物結晶に与える影響が小さい。
【００１９】
本明細書で開示する技術によって、上記構成に加えて、表面から深さ方向にとった不純物濃度のプロファイルにおいて、表面に接近するほどＳｉ又は酸素が高濃度となるパターンが認められないという特性を持ったIII族窒化物半導体基板を実現することもできる。表面が窒素極性面である基板を熱処理することから保護膜を用いる必要がなく、保護膜を形成する元素が基板の表面から基板内に侵入することがないからである。
基板の表面を保護膜で覆った状態で熱処理すると、保護膜を形成していた元素が基板の表面から基板内に侵入する。一般的に利用される保護膜はＳｉ又は酸素を含んでおり、保護膜で覆われている基板を熱処理すると、表面から深さ方向にとったＳｉ（または酸素）濃度のプロファイルにおいて、表面に接近するほどＳｉ（または酸素）が高濃度となるパターンが生じる。Ｓｉ濃度が表面に接近するほど高濃度となることもなく、酸素濃度が表面に接近するほど高濃度となることもない基板であって、表面の一部の範囲に臨む領域がｐ型の伝導領域であるIII族窒化物半導体基板は、本明細書に開示する技術によってはじめて実現された。
【００２０】
ｐ型の伝導領域に隣接する他の領域は、ｎ型であってもよいし、ｐ型であってもよい。前者であればｐｎ接合を利用する半導体装置の製造が可能となり、後者であれば低濃度のｐ型領域を高濃度のｐ型コンタクト領域によって金属電極に導通させる半導体装置の製造が可能となる。
【００２１】
本明細書で開示する技術は、表面が−Ｃ面（マイナスＣ面）であって裏面がＣ面であるIII族窒化物半導体基板に利用することができる。その場合、表面に表面電極が形成されているとともに裏面に裏面電極が形成されている半導体装置の製造が可能となる。特表２０１０−５０９１７７号公報に記載の技術では、ＧａＮ層の積層途中でＡｌＮ層を積層し、その上にＧａＮ層を積層する。ＡｌＮ層の存在によってＧａＮ層の極性が反転し、ＡｌＮ層上に積層されるＧａＮ層の表面は窒素極性面となる。この場合は、基板の表裏両面が−Ｃ面となり、厚みの中間部にＡｌＮといった極性反転層を持っている。表裏両面が−Ｃ面である基板の場合、極性を反転させるＡｌＮ層が中間に存在し、表面電極と裏面電極を利用する縦型半導体装置の抵抗が高抵抗となってしまう。本明細書に開示する技術によると、低抵抗な縦型半導体装置の製造が可能となる。
本明細書でいう窒素極性面は、−Ｃ面（（０００−１）面）に限られるものでなく、例えば（１−１０１）面であってもよい。
【図面の簡単な説明】
【００２２】
【図１】実施例１の半導体装置の製造工程の第１段階を示す。
【図２】実施例１の半導体装置の製造工程の第２段階を示す。
【図３】実施例１の半導体装置の製造工程の第３段階を示す。
【図４】実施例１の半導体装置の製造工程の第４段階を示す。
【図５】実施例１の半導体装置の製造工程の第５段階を示す。
【図６】実施例１の半導体装置の製造工程の第６段階を示す。
【図７】実施例１の半導体装置の製造工程の第７段階を示す。
【図８】実施例１の半導体装置の製造工程の第８段階を示す。
【図９】実施例１の半導体装置の製造工程の第９段階を示す。
【図１０】実施例１の半導体装置の製造工程の第１０段階を示す。
【図１１】実施例１の半導体装置の製造工程の第１１段階を示す。
【図１２】実施例１の半導体装置の製造工程の第１２段階を示す。
【図１３】マグネシウムに加えて水素を導入することで得られる効果を示す。
【図１４】ＳｉＮ膜を保護膜にして熱処理した後のＳｉＮ膜の表面を示す。
【図１５】ＳｉＮ膜に除去工程を施した後の基板の表面を示す。
【図１６】図１５の表面のオージェ電子分光法の測定結果を示す。
【図１７】実施例２の半導体装置の断面を示す。
【図１８】実施例３の半導体装置の断面を示す。
【図１９】実施例４の半導体装置の断面を示す。
【図２０】実施例５の半導体装置の断面を示す。
【図２１】特性評価用の半導体装置の断面を示す。
【図２２】特性評価用の半導体装置の電気的特性と、比較例の電気的特性を示す。
【発明を実施するための形態】
【００２３】
以下に説明する実施例の特徴を列記しておく。
（特徴１)ｎ型のＧａＮ層中に製造したｐ型伝導領域が、半導体素子の周辺に生じる電界集中を緩和するフィールドリングとして機能する。
（特徴２）ｎ型のＧａＮ層の表面側に形成したｐ型伝導型領域が、アノード領域として機能する。
（特徴３）低濃度のｐ型のＧａＮ層中に製造した高濃度のｐ型伝導領域が、金属電極に接触して低濃度のｐ型のＧａＮ層の電位と金属電極の電位を等しくするコンタクト領域として機能する。
（特徴４）ｐ型のＧａＮ領域（ｐ型伝導領域）が、ｎチャネルＭＯＳのウエル領域を形成する。ｐ−型のウエル領域内に、ｎ型のソース領域とｎ型のドレイン領域とｐ＋型のコンタクト領域（ｐ型伝導領域）が形成されている。
（特徴５）ｎ−型のＧａＮ層内に、ｐ型のソース領域（ｐ型伝導領域）とｐ型のドレイン領域（ｐ型伝導領域）とｎ＋型のコンタクト領域が形成されており、ｐチャネルＭＯＳを形成している。
（特徴６）特徴４のｎチャネルＭＯＳと特徴５のｐチャネルＭＯＳがｃＭＯＳを形成している。
（特徴７）II族元素に加えて水素を導入ることで、導入前後におけるIII族窒化物結晶のａ軸格子定数の変化が、０．００１オングストローム以下に抑えられる。格子定数は、Ｘ線逆格子マップ法で計測する。０．００１オングストロームは、最少計測精度である。
（特徴８）ｐ型伝導領域と隣接領域の界面で、II族元素の濃度が極大になることもなければ、酸素の濃度が極大となることもなければ、Ｓｉの濃度が極大となることもない。
（特徴９）ｐ型伝導領域の表面から深さ方向に観察したときに、酸素の濃度プロファイルにおいても、Ｓｉの濃度プロファイルにおいても、表面側ほど濃いプロファイルが存在しない。
【実施例】
【００２４】
（第１実施例）
第１実施例は、図１２に示すように、本技術を半導体素子の周辺部に適用し、ｎ型のＧａＮ層４内の一部にｐ型の伝導領域１６ａ，１６ｂ，１６ｃ，１６ｄを形成してガードリングとした例である。以下、図１〜図１２を参照して製造方法を説明する。
図１：ｎ型のＧａＮ基板２を用意する。ＧａＮ基板２は、裏面がＣ面であれば、表面が−Ｃ面となる性質を備えている。ここでは、−Ｃ面が表面２ａ（その後の加工をする面）となる向きとする。ｎ型のＧａＮ基板２は、サファイア基板、Ｓｉ基板、ＳｉＣ基板等の上にＧａＮ結晶をヘテロ成長させた基板の支持基板側を研磨ないし剥離して得たものであってもよい。
図２：ｎ型のＧａＮ基板２の表面２ａ上に、ＭＯＶＰＥ法によってｎ型のＧａＮ層４を結晶成長させる。ＧａＮ層４の表面４ａは−Ｃ面となる。ｎ型のＧａＮ層４は、ｐｎダイオードのカソード領域に適した電気的特性のものを結晶成長させる。本実施例では、ドナー濃度を１Ｅ１６ｃｍ−３とした。
図３：ｎ型のＧａＮ層４の表面４ａ上に、ＭＯＶＰＥ法によって、ｐ型のＧａＮ層６を結晶成長させる。ＧａＮ層６の表面６ａは−Ｃ面となる。ｐ型のＧａＮ層６は、ｐｎダイオードのアノードに適した電気的特性のものを結晶成長させる。本実施例では、アクセプタ―濃度を５Ｅ１９ｃｍ−３とした。ｐ型のＧａＮ層６とｎ型のＧａＮ層４によって縦型のダイオード構造が得られる。
図４：半導体チップの中央部を覆うエッチング用保護膜８を形成する。この工程では、ＧａＮ層６の表面６ａ上に、プラズマＣＶＤ法によってＳｉＯ２膜を形成し、半導体チップの周辺領域に相当する範囲に形成されたＳｉＯ２膜を除去することによって、半導体チップの中央部のみを覆うエッチング用保護膜８を形成する。
図５：ドライエッチングし、半導体チップの周辺領域ではｐ型のＧａＮ層６を除去し、ｎ型のＧａＮ層４を露出させる。ｎ型のＧａＮ層４の露出面４ｃは−Ｃ面となる。
図６：次に実施するイオン注入工程用のマスク膜１０を形成する。この工程では、残存したｐ型のＧａＮ層６の表面６ａ上と、露出したｎ型のＧａＮ層４の露出面４ｃ上に、プラズマＣＶＤ法でＳｉＯ２膜を形成する。次に、後記するフィールドリングの形成領域ではＳｉＯ２膜を除去し、イオン注入工程用のマスク膜１０に開口１０ａ，１０ｂ，１０ｃ，１０ｄ等を形成する。
図７：表面にイオン注入工程用のスルー膜１２を形成する。スルー膜１２には、ＳｉＮを用い、その厚みを３０〜５０ｎｍとした。スルー膜１２は、マスク膜１０の表面を覆い、開口１０ａ，１０ｂ，１０ｃ，１０ｄではマスク膜１０の側面を覆い、開口１０ａ，１０ｂ，１０ｃ，１０ｄの底面に露出するＧａＮ層４の露出面４ｃを覆う。
図８：マグネシウムと水素をイオン注入する。マグネシウムは１Ｅ１９ｃｍ−３のピーク濃度となるように注入し、水素は２Ｅ２０ｃｍ−３のピーク濃度となるように注入する。マグネシウムより水素が多量に存在する関係とする。これによってＧａＮ層４の結晶形状は、イオン注入の前後によって大きく変化することがない。その後に熱処理する際に欠陥が形成されるのを防止する。なお、マグネシウムの注入範囲は開口１０ａ，１０ｂ，１０ｃ，１０ｄ等によって規制する必要があるが、水素の導入領域は少なくともマグネシウムの注入範囲を含んでいればよく、ＧａＮ層４の露出面４ｃの全域に注入してもよい。スルー膜１２は、注入したマグネシウム濃度の深さ方向のプロファイルを、意図したものに調整する。
図１３は、マグネシウムと水素の注入前のＧａＮ層４の結晶形状と、マグネシウムのみを注入したＧａＮ層４の結晶形状と、マグネシウムと水素の両者を注入したＧａＮ層４の結晶形状の関係を示している。マグネシウムのみを注入すると、注入前後においてａ軸定数が０．０２５９７７オングストロームも短くなるのに対し、マグネシウムと水素の両方を注入すると、注入前後においてａ軸定数が０．０００００６オングストロームしか変化しないことがわかる。水素を併用することで結晶形状の変化を抑制できることが分かり、熱処理の際に生じる欠陥の数を減少できることが分かる。格子定数は、Ｘ線逆格子マップ法で計測することができる。その最少計測精度は０．００１オングストローム程度であり、マグネシウムと水素の両方を注入した場合には結晶形状の変化が検出できないほど微小であることが分かる。
図９：イオン注入工程用のマスク膜１０とスルー膜１２を除去する。除去した後に、基板を１０００℃以上に加熱する熱処理を実施する。本実施例では１２３０℃に加熱した。注入したマグネシウムが活性化し、ｐ型の伝導領域１６ａ，１６ｂ，１６ｃ，１６ｄに変質する。マグネシウムを注入したＧａＮ層４の露出面４ｃが露出した状態で、すなわち、露出面４ｃを保護膜で覆わない状態で熱処理するために、ＧａＮ層４あるいはｐ型の伝導領域１６ａ，１６ｂ，１６ｃ，１６ｄに、保護膜を形成する元素が侵入することがない。ＧａＮ層４あるいはｐ型伝導領域１６ａ，１６ｂ，１６ｃ，１６ｄの電気的特性を意図したものに調整することができる。熱処理すると、ＧａＮ層４に導入した水素の相当数はＧａＮ層４から離脱してしまう。熱処理後の水素濃度はマグネシウム濃度よりも低下することがある。
図１０：裏面電極１８を形成する。ＧａＮ基板２の裏面２ｂにチタン層とアルミニウム層を積層し、窒素雰囲気中で６００℃に５分間熱処理すると、ＧａＮ基板２の裏面２ｂと裏面電極１８がオーミック接触する。
図１１：半導体装置の表面側の必要部位に、絶縁膜２０を形成する。プラズマＣＶＤ法でＳｉＯ２膜を形成し、それをパターンニングすることで絶縁膜２０を形成する。
図１２：表面電極２２を形成する。ｐ型ＧａＮ層６の表面６ａにニッケル層と金層を積層し、酸素雰囲気中で５５０℃に５分間熱処理すると、ｐ型ＧａＮ層６の表面６ａと表面電極２２がオーミック接触する。
【００２５】
第１実施例では、ｎ型ＧａＮ層４の−Ｃ面（露出面）４ｃにII族元素（本実施例ではマグネシウム）と水素を注入して熱処理する。熱処理の際には１０００℃以上に加熱する必要があるが、−Ｃ面を用いることから窒素抜けが生じず、保護膜で覆わないで熱処理することができる。ＧａＮ層４あるいはｐ型の伝導領域１６ａ，１６ｂ，１６ｃ，１６ｄに保護膜を形成する元素が侵入することがない。元素が侵入すると、露出面４ｃから深さ方向にとった不純物濃度のプロファイルに、露出面４ｃに接近するほど不純物が高濃度となるパターンが認められはずであるが、本実施例ではそのような濃度のプロファイルが見られない。また、ｐ型の伝導領域１６ａ，１６ｂ，１６ｃ，１６ｄとｎ型ＧａＮ層４の界面に、酸素あるいはシリコンが集中して存在することもなく、フィールドリングによる耐圧向上効果が安定している。
【００２６】
Ｃ面にII族元素を注入して熱処理する場合は、窒素抜けを防止するために保護膜で被覆する必要がある。この場合は、前記したように保護膜を形成する元素が基板内に侵入して特性を乱すという問題に加えて、下記の問題が生じる。
図１４は、ＧａＮ基板のＣ面（Ｇａ面）にＳｉＮ膜（厚み３０ｎｍ）を形成した状態で１２３０℃に熱処理した後の表面を光学顕微鏡で観察した図面である。ＧａＮとＳｉＮの熱膨張率の相違によって、昇温時にＳｉＮ膜が引っ張られ、円形状の欠損が多数できてしまうことが分かる。欠損部では基板から窒素抜けが生じる。保護膜を利用する方法では、表面に沿って一様に延びるｐ型伝導領域を形成することが難しい。
【００２７】
保護膜を形成して熱処理する技術には、熱処理した保護膜を除去するのが困難であるという問題も生じる。図１５は、ＧａＮ基板のＣ面（Ｇａ面）にＳｉＮ膜（厚み３０ｎｍ）を形成し、１２３０℃に熱処理し、その後にバッファ―ドフッ酸に１５分以上晒した後の表面を光学顕微鏡で観察した図面である。図１６は、同じ表面のオージェ電子分光法の測定結果を示す。バッファ―ドフッ酸によってＳｉＮ膜を除去する工程を実施しても除去しきれず、図１６に示すように、ＳｉＮに由来するＳｉが面内の至るところで観測された。バッファ―ドフッ酸に１５分以上晒してもＳｉＮ膜を除去しきれないことが分かる。
第１実施例では、半導体チップの中央領域にダイオードが形成される。中央領域に形成する半導体装置はダイオードに限定されない。
【００２８】
（特性評価装置）
図２１に示すように、本技術による場合の特性を評価するために、ｎ型ＧａＮ基板６２の表面６２ａから、表面近傍のｎ型ＧａＮ基板６２内に、マグネシウムと水素を注入してから熱処理することで、ｐ型ＧａＮ層６４を製造した。ｐ型ＧａＮ層６４を製造する前は、図２１の６２ａに示す位置までｎ型ＧａＮ基板６２が延びている。表面６２ａは、ｐ型ＧａＮ層６４を製造する前のｎ型ＧａＮ基板６２の表面である。表面６２ａは−Ｃ面であり、裏面６２ｂはＣ面である。
【００２９】
参照番号６６は裏面電極であり、カソード電極となり、参照番号６８は表面電極であり、アノード電極となる。図２１の半導体装置は、ｐｎダイオードである。
【００３０】
図２２の横軸は、カソード電極６６とアノード電極６８の間の電位差であり、縦軸は、カソード電極６６とアノード電極６８の間を離れる電流である。
カーブ７４は、図２１に示すｐｎダイオードの計測結果であり、３ボルトで電流が立ち上がっており、理論値から予想される特性によく一致している。図２１の構造によると、意図した通りのｐ型伝導領域６４が製造できることが分かる。
カーブ７２は、ｎ型ＧａＮ層のＣ面（Ｇａ面）にマグネシウムを注入して熱処理することでｐ型伝導領域の形成を試みた場合の計測結果であり、整流特性を示さない。窒素抜け等に起因してｐ型伝導領域が形成されないことが分かる。
カーブ７６は、ｎ型ＧａＮ層の−Ｃ面（窒素極性面）にマグネシウムのみを注入して熱処理することでｐ型伝導領域の形成した場合の計測結果であり、電流の立ち上がり電圧が高く、高抵抗である。ｐ型伝導領域が形成されるものの、高抵抗であることが分かる。マグネシウムと水素を併用することによって、ほぼ理論通りの特性７４を持つダイオードを製造することができる。
【００３１】
（第２実施例）
第２実施例では、図１７に示すように、低濃度のｐ型ＧａＮ層３６の表面の一部に、マグネシウムと水素を注入して熱処理することで高濃度のｐ型ＧａＮ領域４６を形成する。金属電極４４は、低濃度のｐ型ＧａＮ層３６に対してはオーミック接触しないが、高濃度のｐ型ＧａＮ領域４６に対してはオーミック接触する。低濃度のｐ型ＧａＮ層３６は、高濃度のｐ型ＧａＮ領域４６を介して金属電極４４に導通し、電極４４と同電位となる。
【００３２】
参照番号３２は、ｎ＋型のＧａＮ基板であり、表面３２ａは−Ｃ面であり、裏面３２ｂがＣ面である。ｎ＋型のＧａＮ基板３２の裏面（Ｃ面）３２ｂに、裏面電極（ドレイン電極）５２が形成されている。ｎ＋型のＧａＮ基板３２は、ドレイン領域となる。
参照番号３４は、ＧａＮ基板３２の表面（−Ｃ面）３２ａ上にエピタキシャル成長したｎ−型のＧａＮ層であり、表面３４ａは−Ｃ面であり、裏面３４ｂがＣ面である。ｎ−型のＧａＮ層３４は、ドリフト領域となる。ＭＯＶＰＥ法によってｎ−型のＧａＮ層３４を結晶成長させることが好ましい。ドナー濃度は１Ｅ１６ｃｍ−３とした。
参照番号３６は、ｎ−型のＧａＮ層３４表面（−Ｃ面）３４ａ上にエピタキシャル成長したｐ型のＧａＮ層であり、表面３６ａは−Ｃ面であり、裏面３６ｂがＣ面である。製造工程では、ｎ＋型のＧａＮ領域３８の位置と、ｐ＋型のＧａＮ領域４６に位置にも、ｐ型のＧａＮ層３６を成長させ、その後に、ｎ＋型のＧａＮ領域３８とｐ＋型のＧａＮ領域４６に変化させる。ｎ＋型のＧａＮ領域３８とｐ＋型のＧａＮ領域４６に変質しない範囲のｐ型のＧａＮ層３６はボディ領域となる。ＭＯＶＰＥ法によってｐ型のＧａＮ層３６を結晶成長させることが好ましい。アクセプタ濃度は５Ｅ１６ｃｍ−３とした。
参照番号３８は、ｐ型のＧａＮ層３６の表面３６ａの一部の範囲に臨む位置に形成されたｎ＋型のＧａＮ領域であり、ソース領域として機能する。実際には、ｎ＋型ＧａＮ領域３８の形成範囲にあるｐ型ＧａＮ層３６に、シリコンまたはゲルマニウムをイオン注入して形成する。イオン注入範囲を規制するためには、実施例１と同様に、パターニングされたＳｉＯ２膜を用い、イオン注入深さを規制するためには、実施例１と同様に、ＳｉＮ膜を用いる。シリコンまたはゲルマニウムを活性化させる熱処理は、後記するマグネシウムの熱処理と兼用させることが好ましい。
参照番号４６は、ｐ−型のＧａＮ層３６の表面３６ａの一部の範囲に臨む位置に形成されたｐ＋型のＧａＮ領域であり、ボディコンタクト領域として機能する。実際には、ｐ＋型ＧａＮ領域４６の形成範囲のｐ−型ＧａＮ層３６に、マグネシウムと水素をイオン注入して形成する。イオン注入範囲を規制するためには、実施例１と同様に、パターニングされたＳｉＯ２膜を用い、イオン注入深さを規制するためには、実施例１と同様に、ＳｉＮ膜を用いる。
ｎ＋型のＧａＮ領域３８の形成範囲にシリコンまたはゲルマニウムを注入し、ｐ＋型のＧａＮ領域４６の形成範囲にマグネシウムと水素を注入したら、注入範囲を規制するＳｉＯ２膜とイオン注入深さを規制するＳｉＮ膜を除去する。すなわち、ｐ型のＧａＮ層３６の表面３６ａを露出させる。表面３６ａを露出させた状態で、１２３０℃に加熱する。この結果、シリコンまたはゲルマニウムが活性化してｎ＋型のＧａＮ領域３８が形成され、マグネシウムが活性化してｐ＋型のＧａＮ領域４６が形成される。マグネシウムに加えて水素を導入する目的は実施例１と同様であり、重複説明を省略する。
【００３３】
参照番号４０ａは、ｎ＋型のＧａＮ領域３８（ソース領域）と、ｐ−型のＧａＮ層３６（ボディ領域）を貫通してｎ−型のＧａＮ領域３４（ドレイン領域）に侵入しているトレンチゲート電極である。
製造時には、トレンチゲート電極４０ａの形成するためのトレンチを形成する。すなわち、ｎ＋型のＧａＮ領域３８とｐ＋型のＧａＮ領域４６が形成されたｐ−型のＧａＮ層３６の表面３６ａに、ＳｉＯ２膜を形成してエッチング用マスク膜を形成し、ＳｉＯ２膜を部分的に除去してトレンチ形成範囲に開口を形成し、その開口からドライエッチンして、ｎ＋型のＧａＮ領域３８とｐ−型のＧａＮ層３６を貫通してｎ−型のＧａＮ領域３４に侵入するトレンチを形成する。
参照番号４２は、そうして形成したトレンチの側面と底面と、ｐ型のＧａＮ層３６の表面３６ａに形成した絶縁膜であり、ＳｉＯ２またはＡｌ２Ｏ３等を原子堆積法などで堆積させて形成した絶縁膜である。参照番号４０ａは、絶縁膜４２で側面等が覆われたトレンチ内に形成されたトレンチゲート電極である。参照番号４０ｂは、ゲート電極の一部であり、トレンチ外を延びており、金属電極５０とトレンチゲート電極４０ａを導通させる。ゲート電極４０ａ，４０ｂは、多結晶シリコンなどで形成する。
参照番号４８は層間絶縁膜であり、必要箇所には縦方向に延びる貫通孔が形成されており、そこに金属電極５０，４４が入り込んでいる。金属電極５０は、トレンチゲート電極４０ａに導通しており、金属電極４４は、ｎ＋型のＧａＮ領域３８（ソース領域）と、ｐ＋型のＧａＮ領域４６（コンタクト領域）に導通している。金属電極４４は、ソース電極であり、ｐ型のＧａＮ層３６の電位を安定させる電極でもある。
【００３４】
上記の半導体装置は、ドレイン電極５２を高電位に接続し、ソース電極４４を接地し、電極５０に加える電位を変化させる。電極５０に正電位を加えると、絶縁膜４２を介してトレンチゲート電極４０ａに対向している位置にあるｐ−型のＧａＮ層３６がｎ型に反転し、反転層によってｎ＋型のＧａＮ領域３８（ソース領域）とｎ−型のＧａＮ領域３４（ドリフト領域）が導通し、ソース電極４４とドレイン電極５０の間を電流が流れる。電極５０に正電位を加えるのを停止すると、反転層が消失し、ソース電極４４とドレイン電極５０の間が高抵抗な状態となる。図１７の装置は、縦型のトランジスタであることが分かる。
【００３５】
第２実施例では、ｐ型のＧａＮ層３６の表面３６ａにII族元素を注入してから熱処理することで、ｐ＋型のＧａＮ領域４６を製造する。ここで、ｐ型のＧａＮ層３６の表面３６ａが−Ｃ面であることから、熱処理の際に窒素が抜けず、保護膜で被覆しない状態で熱処理することができる。実施例１で説明した利点を享受できる。
この実施例では、ｐ−型のＧａＮ層３６内にｐ＋型のＧａＮ領域４６を形成する。これに対して第１実施例では、ｎ型のＧａＮ層内にｐ型のＧａＮ領域を形成した。後者の場合は、ｐｎ接合界面の深さと、ｐ型イオンの注入によって生じる損傷の発生深さが一致し、ｐｎ接合界面を漏れ出るリーク電流の増大が懸念される。前者の場合は、リーク電流の増大が問題とならない。本技術は、前者に適用する場合の方が広く適用でき、後者に適用する場合はリーク電流が許容値に抑えられるか否かに関して注意を払う必要がある。
【００３６】
特表２０１０−５０９１７７号公報に、ＧａＮ層の積層途中でＡｌＮ層を積層し、その上にＧａＮ層を積層し、その上にｐ型のＧａＮ層を積層する技術が開発されている。ＡｌＮ層の存在によってＧａＮ層の極性が反転し、ＡｌＮ層上に積層されるＧａＮ層の表面は窒素極性面となる。この場合、表裏両面が−Ｃ面となる。厚みの中間部にＡｌＮといった極性反転層を持っている。実施例１〜２のいずれでも、表面電極と裏面電極の間にＡｌＮといった極性反転層を持たない。このために表面電極と裏面電極間の抵抗値が低い。また極性反転層を利用する場合に比して、表面（−Ｃ面）における欠陥密度が低く、イオン注入によってｐ型伝導性に変質させる現象を阻害する要因が少ない。実施例１〜２によって低抵抗で高特性の縦型半導体装置を得ることができる。
【００３７】
（第３実施例）
第１実施例では、半導体基板の中央領域にダイオードを形成する。中央領域に形成する半導体装置はダイオードに限定されない。例えば、図１８に示す縦型ＭＯＳトランジスタ（または縦型ＭＯＳＦＥＴ）などであってもよい。図１８において、７１は裏面電極であり、本実施例ではドレイン電極となる。７２はｎ型ＧａＮ基板であり、７３はｎ型ＧａＮ層である。ｎ型ＧａＮ層７３は、ｎ型ＧａＮ基板７２の表面にエピタキシャル成長した層であり、その表面は−Ｃ面であり、裏面はＣ面である。ｎ型ＧａＮ層７３が結晶成長した段階では、後にｐ型伝導領域７４ａ，７４ｂとなる領域と、後でｎ型伝導領域７５ａ，７５ｂとなる領域の表面７３ａまで、ｎ型のＧａＮ層７３の表面７３ａである。７４ａ，７４ｂは、ｎ型ＧａＮ層７３の表面（−Ｃ面）７３ａからＭｇを注入して熱処理することで得られたｐ型伝導領域であり、本実施例ではボディ領域となる。７５ａ，７５ｂは、表面７３ａからＳｉを注入して熱処理することで得られたｎ型伝導領域であり、本実施例ではソース領域となる。７６ａ，７６ｂはソース電極であり、７７はゲート絶縁膜であり、７８はゲート電極である。図１８のＭＯＳを半導体基板の中央領域に形成し、その周囲に、図１２に示したｐ型のガードリング構造を形成してもよい。この実施例では、ｎ型ＧａＮ結晶層７３の−Ｃ面を表面７３ａにし、その表面からＭｇを注入して熱処理することによってｐ型伝導領域７４ａ，７４ｂを形成することから、熱処理の際に窒素抜けを防止することができる。
【００３８】
（第４実施例）
本明細書に開示する技術は、横型ＭＯＳトランジスタ（または横型ＭＯＳＦＥＴ）に適用することもできる。図１９において、８０は絶縁基板であり、８２ａ，８２ｂは絶縁壁である。８１はｎ型ＧａＮ層であり、周囲は絶縁基板８０と絶縁壁８２ａ，８２ｂで取り囲まれている。ｎ型ＧａＮ層８１が結晶成長した段階では、後にｐ型ボディ領域８３になる領域と、後でｎ型伝導領域８５になる領域と、後でｎ型伝導領域８８になる領域の表面も、ｎ型のＧａＮ層８１の表面８１ａである。８３は、ｎ型ＧａＮ層８１の表面（−Ｃ面）８１ａからＭｇを注入して熱処理することで得られたｐ型伝導領域であり、本実施例ではボディ領域となる。８５は、表面８１ａからＳｉを注入して熱処理することで得られたｎ型伝導領域であり、本実施例ではソース領域となる。８８は、表面８１ａからＳｉを注入して熱処理することで得られたｎ型伝導領域であり、本実施例ではドレイン領域となる。８４はソース電極であり、８６はゲート絶縁膜であり、８７はゲート電極であり、８９はドレイン電極である。この実施例では、ｎ型ＧａＮ結晶層８１の−Ｃ面を表面８１ａにし、その表面からＭｇを注入して熱処理することによってｐ型伝導領域８３を形成することから、基板からの窒素抜けを防止することができる。
【００３９】
（第５実施例）
本明細書に開示する技術は、ＣＭＯＳに適用することもできる。図２０において、９０は絶縁基板である。９１はｎ型ＧａＮ層であり、ｎ型ＧａＮ層９１が結晶成長した段階における表面９１ａは、−Ｃ面である。９２は、その−Ｃ面９１ａからＭｇを注入して熱処理することで得られたｐ型伝導領域であり、本実施例ではｐ型ウエル領域となる。ｐ型ウエル領域９２内に、ｎチャネルＭＯＳが形成される。９４は、表面９１ａからＳｉを注入して熱処理することで得られたｎ型伝導領域であり、本実施例ではソース領域となる。９５は、表面９１ａからＳｉを注入して熱処理することで得られたｎ型伝導領域であり、本実施例ではドレイン領域となる。９３は、表面９１ａからＭｇを注入して熱処理することで得られたｐ＋型伝導領域であり、本実施例ではコンタクト領域となる。９９はソース電極であり、１０１はゲート絶縁膜であり、１００はゲート電極であり、１０２はｎチャネルＭＯＳのドレイン電極とｐチャネルＭＯＳのソース電極を兼用する電極である。ソース電極９９は、接地して用いる。ｐ型伝導領域９２の電位は、ｐ＋型伝導領域９３を介して接地電位に維持される。
【００４０】
９６は、表面（−Ｃ面）９１ａからＭｇを注入して熱処理することで得られたｐ＋型伝導領域であり、ｐチャネルＭＯＳのソース領域となる。９７は、表面９１ａ（−Ｃ面）からＭｇを注入して熱処理することで得られたｐ＋型伝導領域であり、本実施例ではドレイン領域となる。９８は、表面９１ａからＳｉを注入して熱処理することで得られたｎ＋型伝導領域であり、本実施例ではコンタクト領域となる。１０２はｐチャネルＭＯＳのソース電極（ｎチャネルＭＯＳのドレインを兼用している）であり、１０５はゲート絶縁膜であり、１０４はゲート電極であり、１０６はドレイン電極である。ドレイン電極１０６には、一定の電圧ＶＤＤが印加される。ｐチャネルＭＯＳのボディ領域（ｎ―型ＧａＮ層９１）の電位は、ＶＤＤに維持される。ｎチャネルＭＯＳのドレインとｐチャネルＭＯＳのソースを兼用している電極１０２は、出力端子でもあり、ゲート電極１００，１０４に印加する電圧によって、接地電圧又はＶＤＤのいずれかとなる。参照番号１０３，１０７は、絶縁膜である。
本実施例では、ｎ型ＧａＮ結晶層９１の−Ｃ面を表面９１ａにし、その表面からＭｇを注入して熱処理することによってｐ−型伝導領域９２、ｐ＋型伝導領域９３，９６，９７を形成することから、高温度の熱処理を必要とするＭｇの活性時に、基板から窒素抜けを防止することができる。
【００４１】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４２】
２    ：ｎ型ＧａＮ基板
２ａ  ：表面（−Ｃ面，マイナスＣ面）
２ｂ  ：裏面（Ｃ面）
４    ：ｎ型ＧａＮ層（エピタキシャル成長層）
４ａ  ：表面（−Ｃ面，マイナスＣ面）
４ｃ  ：露出面（−Ｃ面，マイナスＣ面）
６    ：ｐ型ＧａＮ層（エピタキシャル成長層）
６ａ  ：表面（−Ｃ面，マイナスＣ面）
８    ：Ｓｉ０２層（エッチング用マスク）
１０  ：Ｓｉ０２層（注入用マスク）
１０ａ，１０ｂ，１０ｃ，１０ｄ：開口
１２  ：ＳｉＮ層（スルー膜）
１４ａ，１４ｂ，１４ｃ，１４ｄ：マグネシウムと水素の注入領域
１６ａ，１６ｂ，１６ｃ，１６ｄ：ｐ型伝導領域
１８  ：裏面電極
２０  ：Ｓｉ０２膜（絶縁膜）
２２  ：表面電極
３２  ：ｎ＋型ＧａＮ基板（ドレイン領域）
３２ａ：表面（−Ｃ面，マイナスＣ面）
３２ｂ：裏面（Ｃ面）
３４  ：ｎ−型ＧａＮ層（エピタキシャル成長層、ドリフト領域）
３４ａ：表面（−Ｃ面，マイナスＣ面）
３６  ：ｐ型ＧａＮ層（エピタキシャル成長層、ボディ領域）
３６ａ：表面（−Ｃ面，マイナスＣ面）
３８  ：ｎ＋型ＧａＮ領域（ソース領域）
４０ａ：トレンチゲート電極
４０ｂ：ゲート電極の一部
４２  ：絶縁膜
４４  ：表面電極（ソース電極）
４６  ：ｐ＋型ＧａＮ領域（コンタクト領域）
４８  ：層間絶縁膜
５０  ：金属電極（ゲート電極）
５２  ：裏面電極（ドレイン電極）
６２  ：ｎ型ＧａＮ基板
６２ａ：ｎ型ＧａＮ基板の表面
６２ｂ：ｎ型ＧａＮ基板の裏面
６４  ：ｐ型伝導領域
６６  ：カソード電極
６８  ：アノード電極
７１  ：裏面電極（ドレイン電極）
７２  ：ｎ型ＧａＮ基板
７３  ：ｎ型ＧａＮ層
７４ａ，７４ｂ：ｐ型伝導領域（ボディ領域）
７５ａ，７５ｂ：ｎ型伝導領域（ソース領域）
７６ａ：ソース電極
７７  ：ゲート絶縁膜
７８  ：ゲート電極
８０  ：絶縁基板
８１  ：ｎ型ＧａＮ基板
８２ａ，８２ｂ：絶縁壁
８３  ：ｐ型伝導領域（ボディ領域）
８４  ：ソース電極
８５  ：ｎ型伝導領域（ソース領域）
８６  ：ゲート絶縁膜
８７  ：ゲート電極
８８  ：ｎ型伝導領域（ドレイン領域）
８９  ：ドレイン電極
９０  ：絶縁基板
９１  ：ｎ型ＧａＮ層
９２  ：ｐ型伝導領域（ｐ型ウエル領域）
９３  ：ｐ＋型伝導領域（ｐ型コンタクト領域）
９４  ：ｎ型伝導領域（ソース領域）
９５  ：ｎ型伝導領域（ドレイン領域）
９６  ：ｐ型伝導領域（ソース領域）
９７  ：ｐ型伝導領域（ドレイン領域）
９８  ：ｎ＋型伝導領域（ｎ型コンタクト領域）
９９  ：ソース電極（接地して用いる）
１００：ゲート電極
１０１：ゲート絶縁膜
１０２：ｎチャネルＭＯＳのドレイン電極と、ｐチャネルＭＯＳのソース電極
１０３：絶縁膜
１０４：ゲート電極
１０５：ゲート絶縁膜
１０６：ドレイン電極
１０７：絶縁膜
【図１】
0006402746.tif 000002
【図２】
0006402746.tif 000003
【図３】
0006402746.tif 000004
【図４】
0006402746.tif 000005
【図５】
0006402746.tif 000006
【図６】
0006402746.tif 000007
【図７】
0006402746.tif 000008
【図８】
0006402746.tif 000009
【図９】
0006402746.tif 000010
【図１０】
0006402746.tif 000011
【図１１】
0006402746.tif 000012
【図１２】
0006402746.tif 000013
【図１３】
0006402746.tif 000014
【図１４】
0006402746.tif 000015
【図１５】
0006402746.tif 000016
【図１６】
0006402746.tif 000017
【図１７】
0006402746.tif 000018
【図１８】
0006402746.tif 000019
【図１９】
0006402746.tif 000020
【図２０】
0006402746.tif 000021
【図２１】
0006402746.tif 000022
【図２２】
0006402746.tif 000023