(57)【特許請求の範囲】
【請求項１】
複数のスイッチング素子を有し、前記各スイッチング素子がオン、オフすることにより、入力電圧を交流に変換するインバータ回路と、
前記インバータ回路の入力端子とグランドとの間に設けられ互いに直列接続される複数の第１抵抗を有し、前記複数の第１抵抗により前記入力端子に入力される前記入力電圧を分圧する第１分圧回路と、
前記入力端子とグランドとの間に設けられ互いに直列接続される複数の第２抵抗を有し、前記複数の第２抵抗により前記入力端子に入力される前記入力電圧を分圧する第２分圧回路と、
前記第１分圧回路から出力される電圧の変動を低減し、その変動低減後の電圧を電圧検出部へ出力する第１フィルタ回路と、
前記第２分圧回路から出力される電圧の変動を低減し、その変動低減後の電圧を前記電圧検出部へ出力する第２フィルタ回路と、
前記第１フィルタ回路及び前記第２フィルタ回路から出力される電圧を検出する電圧検出部と、
前記電圧検出部により検出される電圧に基づいて、前記各スイッチング素子のオン、オフのタイミングを制御する制御信号を生成する制御信号生成部と、
前記制御信号生成部により生成される制御信号に基づいて、前記各スイッチング素子をそれぞれ駆動するための駆動信号を出力するとともに、前記電圧検出部により検出される電圧に基づいて、前記入力電圧が過電圧であると判定すると、前記駆動信号の出力処理を停止する駆動信号出力部と、
を備えることを特徴とするインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧検出部の前段に設けられる入力回路に関する。
【背景技術】
【０００２】
系統電源の瞬間的な過電圧及び系統電源の実行値の過電圧を検出するための電圧検出部の前段に設けられる入力回路として、例えば、入力電圧を分圧する分圧回路を備えるものがある。例えば、特許文献１参照。
【０００３】
また、直流電源を入力電源とする他の入力回路として、例えば、入力電圧を複数の電圧に分圧する１つのみの分圧回路と、分圧回路から出力される複数の電圧の変動をそれぞれ低減し、変動低減後の各電圧を電圧検出部へ出力する複数のフィルタ回路とを備えるものがある。複数のフィルタ回路はそれぞれコンデンサを備える。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−２３６６２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述のように、１つのみの分圧回路及び複数のフィルタ回路を備える入力回路では、各フィルタ回路のコンデンサが分圧回路を介して互いに合成され各フィルタ回路の時定数が大きくなり、入力電圧の変動に対して電圧検出部に入力される電圧の変動が時間的に遅れ、入力電圧と電圧検出部に入力される電圧との誤差が増大し、電圧検出部の入力電圧範囲が狭くなってしまう。
【０００６】
本発明の一側面に係る目的は、入力電圧を複数の電圧に分圧し、その分圧後の各電圧の変動を低減し、その変動低減後の各電圧を電圧検出部へ出力する入力回路において、入力電圧と電圧検出部に入力される電圧との誤差を抑え、電圧検出部の入力電圧範囲が狭くならないようにすることである。
【課題を解決するための手段】
【０００７】
本発明に係る一つの形態であるインバータ装置は、複数のスイッチング素子を有し、前記各スイッチング素子がオン、オフすることにより、入力電圧を交流に変換するインバータ回路と、前記インバータ回路の入力端子とグランドとの間に設けられ互いに直列接続される複数の第１抵抗を有し、前記複数の第１抵抗により前記入力端子に入力される前記入力電圧を分圧する第１分圧回路と、前記入力端子とグランドとの間に設けられ互いに直列接続される複数の第２抵抗を有し、前記複数の第２抵抗により前記入力端子に入力される前記入力電圧を分圧する第２分圧回路と、前記第１分圧回路から出力される電圧の変動を低減し、その変動低減後の電圧を電圧検出部へ出力する第１フィルタ回路と、前記第２分圧回路から出力される電圧の変動を低減し、その変動低減後の電圧を前記電圧検出部へ出力する第２フィルタ回路と、前記第１フィルタ回路及び前記第２フィルタ回路から出力される電圧を検出する電圧検出部と、前記電圧検出部により検出される電圧に基づいて、前記各スイッチング素子のオン、オフのタイミングを制御する制御信号を生成する制御信号生成部と、前記制御信号生成部により生成される制御信号に基づいて、前記各スイッチング素子をそれぞれ駆動するための駆動信号を出力するとともに、前記電圧検出部により検出される電圧に基づいて、前記入力電圧が過電圧であると判定すると、前記駆動信号の出力処理を停止する駆動信号出力部とを備える。
【発明の効果】
【０００８】
本発明は、入力電圧を複数の電圧に分圧し、その分圧後の各電圧の変動を低減し、その変動低減後の各電圧を電圧検出部へ出力する入力回路において、入力電圧と電圧検出部に入力される電圧との誤差を抑え、電圧検出部の入力電圧範囲が狭くならないようにすることができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態の入力回路を含むインバータ装置の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下図面に基づいて実施形態について詳細を説明する。
図１は、実施形態の入力回路を含むインバータ装置の一例を示す図である。
図１に示すインバータ装置１は、フィルタ回路２と、インバータ回路３と、制御部４と、駆動部５と、分圧回路６（第１分圧回路）と、分圧回路７（第２分圧回路）と、フィルタ回路８（第１フィルタ回路）と、フィルタ回路９（第２フィルタ回路）とを備える。
【００１１】
フィルタ回路２は、インダクタＬ及びコンデンサＣからなる、いわゆる、ＬＣフィルタ回路であって、直流電源Ｐから出力される直流電圧に含まれるノイズを低減し、そのノイズ低減後の電圧をインバータ回路３へ出力する。直流電源Ｐとは車載用バッテリーである。
【００１２】
インバータ回路３は、スイッチング素子（例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor））Ｓ１〜Ｓ６を有し、各スイッチング素子Ｓ１〜Ｓ６がオン、オフすることにより、フィルタ回路２から出力される電圧を交流に変換しモータＭを駆動させる。モータＭとは車載用電動コンプレッサにおけるモータである。
【００１３】
制御部４は、電圧検出部４１と、制御信号生成部４２とを備える。なお、制御部４は、例えば、ＣＰＵ（Central Processing Unit）やメモリなどにより構成され、ＣＰＵがメモリに記憶されているプログラムを読み出し実行することにより、電圧検出部４１及び制御信号生成部４２が実現される。
【００１４】
電圧検出部４１は、例えば、ＣＰＵに内蔵されるＡ／Ｄ変換機能であって、フィルタ回路８から出力される電圧を検出する。
制御信号生成部４２は、電圧検出部４１により検出される電圧に基づいて、スイッチング素子Ｓ１〜Ｓ６のオン、オフのタイミングを制御するための制御信号を生成する。
【００１５】
駆動部５は、電圧検出部５１と、判定部５２と、駆動信号出力部５３とを備える。なお、駆動部５は、例えば、ＩＣ（Integrated Circuit）などにより構成され、ＩＣ内の回路により、電圧検出部５１、判定部５２、及び駆動信号出力部５３が実現される。
【００１６】
電圧検出部５１は、例えば、ＩＣに内蔵されるＡ／Ｄ変換回路であって、フィルタ回路９から出力される電圧を検出する。なお、電圧検出部４１、５１は、１つの電圧検出部により構成されてもよい。
【００１７】
判定部５２は、例えば、ＩＣに内蔵されるコンパレータであって、電圧検出部５１により検出される電圧に基づいて、インバータ回路３の入力端子ＩＮに入力される入力電圧Ｖｉｎが過電圧であるか否かを判定する。
【００１８】
駆動信号出力部５３は、制御信号生成部４２により生成される制御信号に基づいて、スイッチング素子Ｓ１〜Ｓ６をそれぞれ駆動するための駆動信号を出力する。また、駆動信号出力部５３は、インバータ回路３に入力される入力電圧Ｖｉｎが過電圧であると判定部５２により判定されると、スイッチング素子Ｓ１〜Ｓ６への駆動信号の出力処理を停止する。
【００１９】
分圧回路６は、インバータ回路３の入力端子ＩＮとグランドとの間に設けられ互いに直列接続される抵抗Ｒ１（第１抵抗）及び抵抗Ｒ２（第１抵抗）を有し、それら抵抗Ｒ１、Ｒ２により入力端子ＩＮに入力される入力電圧Ｖｉｎを電圧Ｖｉｎ１に分圧する。なお、電圧Ｖｉｎ１＝入力電圧Ｖｉｎ×（抵抗Ｒ２の抵抗値／抵抗Ｒ１の抵抗値＋抵抗Ｒ２の抵抗値）とする。また、分圧回路６を構成する抵抗の数は２つに限定されない。
【００２０】
分圧回路７は、入力端子ＩＮとグランドとの間に設けられ互いに直列接続される抵抗Ｒ３（第２抵抗）及び抵抗Ｒ４（第２抵抗）を有し、それら抵抗Ｒ３、Ｒ４により入力端子ＩＮに入力される入力電圧Ｖｉｎを電圧Ｖｉｎ２に分圧する。なお、電圧Ｖｉｎ２＝入力電圧Ｖｉｎ×（抵抗Ｒ４の抵抗値／抵抗Ｒ３の抵抗値＋抵抗Ｒ４の抵抗値）とする。また、分圧回路７を構成する抵抗の数は２つに限定されない。
【００２１】
フィルタ回路８は、抵抗Ｒ５及びコンデンサＣ１からなる、いわゆる、ＲＣフィルタ回路であって、分圧回路６と電圧検出部４１との間に設けられている。また、フィルタ回路８は、分圧回路６から出力される電圧Ｖｉｎ１の変動（インダクタＬ及びコンデンサＣの共振による変動）や電圧Ｖｉｎ１に含まれるノイズ（スイッチング素子Ｓ１〜Ｓ６のオン、オフによるサージなどのノイズ）などを低減し、その変動やノイズなどを低減した電圧Ｖｏｕｔ１を電圧検出部４１へ出力する。
【００２２】
フィルタ回路９は、抵抗Ｒ６及びコンデンサＣ２からなる、いわゆる、ＲＣフィルタ回路であって、分圧回路７と電圧検出部５１との間に設けられている。また、フィルタ回路９は、分圧回路７から出力される電圧Ｖｉｎ２の変動や電圧Ｖｉｎ２に含まれるノイズなどを低減し、その変動やノイズなどを低減した電圧Ｖｏｕｔ２を電圧検出部５１へ出力する。
【００２３】
実施形態の入力回路は、例えば、分圧回路６、７及びフィルタ回路８、９により構成される。分圧回路６、７は、入力端子ＩＮとグランドとの間において互いに並列接続され、互いに異なる２系統に分けられている。
【００２４】
このように、実施形態の入力回路では、分圧回路６、７が入力端子ＩＮとグランドとの間において互いに並列接続され、フィルタ回路８が分圧回路６と電圧検出部４１との間に設けられ、フィルタ回路９が分圧回路７と電圧検出部５１との間に設けられている。これにより、フィルタ回路８はフィルタ回路９のコンデンサＣ２などの影響をほとんど受けないため、フィルタ回路８の時定数の増大を抑えることができる。同様に、フィルタ回路９もフィルタ回路８のコンデンサＣ１などの影響をほとんど受けないため、フィルタ回路９の時定数の増大を抑えることができる。そのため、入力端子ＩＮに入力される入力電圧Ｖｉｎの変動に対して電圧検出部４１に入力される電圧Ｖｏｕｔ１の変動が時間的に遅れることが低減されるとともに、入力端子ＩＮに入力される入力電圧Ｖｉｎの変動に対して電圧検出部５１に入力される電圧Ｖｏｕｔ２の変動が時間的に遅れることが低減される。従って、入力電圧Ｖｉｎと電圧検出部４１、５１に入力される電圧Ｖｏｕｔ１、Ｖｏｕｔ２との誤差を抑え、電圧検出部４１、５１の入力電圧範囲が狭くならないようにすることができる。
【００２５】
また、実施形態の入力回路では、フィルタ回路８、９が互いのコンデンサＣ１、Ｃ２などの影響をほとんど受けないため、フィルタ回路８の抵抗Ｒ５の抵抗値及びコンデンサＣ１の容量と、フィルタ回路９の抵抗Ｒ６の抵抗値及びコンデンサＣ２の容量とを互いに異ならせることができる。例えば、フィルタ回路８のノイズ除去精度を高めるために、フィルタ回路８のコンデンサＣ１の容量を大きくしたり、電圧検出部５１の電圧検出速度を上げるために、フィルタ回路９のコンデンサＣ２の容量を小さくしたりしても、フィルタ回路８のコンデンサＣ１の影響によるフィルタ回路９の時定数の増大がない。このように、実施形態の入力回路は、フィルタ回路８、９を構成する素子の値を個々に設定したい場合に有用であり、ノイズ対策の汎用性を向上させることができる。
【００２６】
また、本発明は、以上の実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【符号の説明】
【００２７】
１  インバータ装置
２  フィルタ回路
３  インバータ回路
４  制御部
５  駆動部
６、７  分圧回路
８、９  フィルタ回路
４１  電圧検出部
４２  制御信号生成部
５１  電圧検出部
５２  判定部
５３  駆動信号出力部
【図１】
0006435965.tif 000002