(57)【特許請求の範囲】
【請求項１】
１個以上の接点入力部を含み、該接点入力部と接続するエッジトリガ回路を有する接点入力部群と、１個以上の前記接点入力部群と接続する１個の制御部とから構成され、
前記接点入力部は、外部の直流電源のプラス側を入力接点を介して接続する接点電圧入力端子と、前記直流電源のマイナス側を接続するマイナス入力端子と、前記エッジトリガ回路に対して接点入力信号を出力する出力端子と、前記制御部からの入力制御信号を入力する入力端子とを備えており、
前記制御部は、前記エッジトリガ回路からデータバスを介して全接点入力信号を入力する接点入力信号入力部と、前記接点入力部の前記入力端子に対して入力制御信号を出力する入力制御信号出力部と、前記エッジトリガ回路に入力アドレス信号を出力する入力アドレス信号デコーダ部と、前記入力制御信号出力部からのフィードバック入力制御信号を入力するＦＢ信号入力部とを備えており、
前記エッジトリガ回路は前記制御部から入力アドレス信号の変化信号を受信すると、入力した前記接点入力信号を前記データバスを介して前記制御部に出力することを特徴とする接点入力制御装置。
【請求項２】
前記入力接点は鉄道システムの地上装置の動作状態に連動することを特徴とする請求項１に記載の接点入力制御装置。
【請求項３】
前記制御部において、前記入力制御信号出力部から出力した前記入力制御信号と、前記ＦＢ信号入力部から入力したフィードバック入力制御信号とを比較して、前記制御部の故障を判定することを特徴とする請求項１又は２に記載の接点入力制御装置。
【請求項４】
複数の前記接点入力部群の内の特定する１つの特定接点入力部群と、他の接点入力部群に対して、前記入力制御信号をＬレベル信号として前記入力制御信号出力部から出力し、前記接点入力信号入力部に入力した前記全接点入力信号内の前記特定接点入力部群の接点入力信号に基づいて、前記特定接点入力部群内の前記接点入力部のＨレベル信号の出力故障であることを判定することを特徴とする請求項３に記載の接点入力制御装置。
【請求項５】
前記特定接点入力部群の接点入力信号がＬレベル信号の場合は、前記特定接点入力部群に前記入力制御信号をＨレベル信号とし、前記他の接点入力部群に前記入力制御信号をＬレベル信号として前記入力制御信号出力部から出力し、前記接点入力信号入力部で入力した前記特定接点入力部群の接点入力信号に基づいて、前記特定接点入力部群内の前記接点入力部のＬレベル信号の出力故障、又は前記特定接点入力部群内の前記接点入力部に接続する前記入力接点が開放状態であることを判定することを特徴とする請求項４に記載の接点入力制御装置。
【請求項６】
前記特定接点入力部群の接点入力信号がＨレベル信号の場合は、前記特定接点入力部群及び前記他の接点入力部群に対して、前記入力制御信号をＬレベル信号として前記入力制御信号出力部から出力し、前記接点入力信号入力部で入力した前記特定接点入力部群の接点入力信号に基づいて、前記特定接点入力部群内の前記接点入力部に接続する前記入力接点が閉成状態であることを判定することを特徴とする請求項５に記載の接点入力制御装置。
【請求項７】
前記接点入力部は、前記出力端子と接続する第１のフォトカプラと、前記入力端子と接続する第２のフォトカプラを備え、前記第１、第２のフォトカプラは直列接続していることを特徴とする請求項１〜６の何れか１項に記載の接点入力制御装置。
【請求項８】
前記接点電圧入力端子は、前記第１、第２のフォトカプラを介して、前記マイナス入力端子と接続していることを特徴とする請求項７に記載の接点入力制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば鉄道信号保安制御用の電子連動システムなどで使用する接点入力制御装置に関するものである。
【背景技術】
【０００２】
鉄道の分野では列車を安全かつ効率的に運行するため、信号機や転てつ機などの相互間で、その取扱いについて一定の順序と制限を設ける電子連動装置が使用されている。この電子連動装置に対して、信号機や転てつ機などの現場機器の動作状態をリレーを介して取り込むために、特許文献１に示すように入力装置が使用されている。
【０００３】
特許文献１の入力制御装置では、直流電源から現場機器の動作状態を示す開放／閉成状態の入力接点を介して、２個のフォトカプラが接続されている。これらのフォトカプラを内蔵した入力接点は、制御部と入出力信号を送受する端子を接続しており、制御部からの制御信号に対して、接点入力信号を応答することで、制御部において入力接点の開放状態である接点入力が無い状態、又は閉成状態である接点入力がある状態を判定することができる。
【０００４】
また、特許文献１の入力制御装置に代えて、図５のブロック回路構成図に示す抵抗Ｒ１に対し、直列するフォトカプラＰ１、Ｐ２及び抵抗Ｒ２を並列接続した入力制御装置１を用いることもできる。そして、図６のブロック回路構成図に示すように、それぞれの入力部に入力接点Ｎを接続した複数の接点入力部２を内蔵した接点入力部群３を設け、更に複数の接点入力部群３を１つの制御部４に接続して運用することも可能である。
【０００５】
図６に示す制御部４には、接点入力部群３からの接点入力信号を入力する接点入力信号入力部４ａと、接点入力部群３に入力制御信号を出力する入力制御信号出力部４ｂと、接点入力部群３に群入力アドレス信号を送信する入力アドレス信号デコーダ部４ｃとを有している。
【０００６】
図７は従来の複数の接点入力部群３内の特定する１つの特定接点入力部群３’に対して、接点入力部２に入力する入力接点Ｎの開放／閉成状態を判定する際の制御部４のフローチャート図である。
【０００７】
ステップｓ１’では、特定接点入力部群３’に接点入力制御装置信号のＬ（Ｌｏｗ）レベルの入力制御信号を出力し、他の接点入力部群３にＨ（Ｈｉｇｈ）レベルの入力制御信号を出力し、ステップｓ１１’において特定接点入力部群３’からの入力接点Ｎの接点入力信号がＬレベルであるか否かを判定する。
【０００８】
ステップｓ２’では、ステップｓ１１’で特定接点入力部群３’の接点入力信号がＬレベルの場合であって、特定接点入力部群３’にＨレベル、他の接点入力部群３にＬレベルの入力制御信号を出力し、ステップｓ２１’において特定接点入力部群３’からの入力接点Ｎの接点入力信号がＨレベル信号であるか否かを判定する。
【０００９】
ステップｓ３’では、ステップｓ２１’で特定接点入力部群３’の接点入力信号がＨレベル信号の場合であって、特定接点入力部群３’及び他の接点入力部群３にＬレベルの入力制御信号を出力し、ステップｓ３１’において特定接点入力部群３’からの入力接点Ｎの接点入力信号がＬレベル信号であるか否かを判定する。
【００１０】
ステップｓ１’、ｓ２’、ｓ３’のステップｓ１１’、ｓ２１’、ｓ３１’の判定が全てｙ、つまり一致した場合に、特定接点入力部群３’の入力接点Ｎは閉成状態であると判定することができる。
【００１１】
また、何れかの判定処理でｎの場合は、特定接点入力部群３’の接点入力部２の故障又は入力接点Ｎの開放状態等を判定することができる。そして、これらのステップｓ１’〜ｓ３’の判定処理を接点入力部群３毎に順次に行われる。
【００１２】
図８は特定する特定接点入力部群３’の入力接点Ｎが閉成状態とした場合のタイミングチャート図を示している。なお、図７のステップｓ１１’、ｓ２１’、ｓ３１’の判定処理は、図８の制御部４の入力タイミングｔ３の処理にそれぞれ対応する。
【００１３】
図５に示す接点入力部２において、入力接点Ｎが閉成状態でＬレベルの入力制御信号を受信した場合には、入力接点Ｎに抵抗Ｒ１と抵抗Ｒ２による電流Ｉａが流れる。一方、入力接点Ｎが閉成状態でＨレベルの入力制御信号を受信した場合には、入力接点Ｎには抵抗Ｒ１による電流Ｉｂが流れる。
【００１４】
一般に、Ｒ１：Ｒ２＝１：２としているので、電流Ｉａ：電流Ｉｂ=１：３となる。そして、例えば群数をｍ個とした接点入力部群３のそれぞれに１個の入力接点Ｎ及び接点入力部２を配置し、これらの全入力接点Ｎが閉成状態とした場合に、入力接点Ｎに流れる接点電流合計値を計算する。
【００１５】
ステップｓ１’の特定接点入力部群３’の入力制御信号をＬレベル、他の接点入力部群３の入力制御信号をＨレベルにしたときの接点電流は、次の通りとなる。
特定接点入力部群３’の接点電流＝Ｉａ
その他の接点入力部群３の接点電流＝（ｍ−１）Ｉｂ
合計の接点電流（ｓ１’）＝Ｉａ＋（ｍ−１）Ｉｂ
＝Ｉａ＋（ｍ−１）３Ｉａ＝（３ｍ−２）Ｉａ
【００１６】
ステップｓ２’の特定接点入力部群３’の入力制御信号をＨレベル信号、他の接点入力部群３の入力制御信号をＬレベル信号にしたときの接点電流は、次の通りとなる。
特定接点入力部群３’の接点電流＝Ｉｂ
その他の接点入力部群３の接点電流＝（ｍ−１）Ｉａ
合計の接点電流（ｓ２’）＝Ｉｂ＋（ｍ−１）Ｉａ
＝３Ｉａ＋（ｍ−１）Ｉａ＝（ｍ＋２）Ｉａ
【００１７】
ステップｓ３’の特定接点入力部群３’及びその他の接点入力部群３の入力制御信号をＬレベルにしたときの接点電流は、次の通りとなる。
特定接点入力部群３’の接点電流＝Ｉａ
その他の接点入力部群３の接点電流＝（ｍ−１）Ｉａ
合計の接点電流（ｓ３’）＝Ｉａ＋（ｍ−１）Ｉａ＝ｍＩａ
【００１８】
ここで、例えば、ｍ＝１、ｍ＝１０、ｍ＝２０とした際の接点電流合計値及び変化量を計算すると、
ｍ＝１のとき、接点電流（ｓ１’）はＩａ、接点電流（ｓ２’）は３Ｉａ、接点電流（ｓ３’）はＩａとなり、変化量の最大は２Ｉａである。
【００１９】
ｍ＝１０のとき、接点電流（ｓ１’）は２８Ｉａ、接点電流（ｓ２’）は１２Ｉａ、接点電流（ｓ３’）は１０Ｉａとなり、変化量の最大は１８Ｉａである。
【００２０】
ｍ＝２０のとき、接点電流（ｓ１’）は５８Ｉａ、接点電流（ｓ２’）は２２Ｉａ、接点電流（ｓ３’）は２０Ｉａとなり、変化量の最大は３８Ｉａである。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】特開２０１１−４２２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２２】
上述の接点入力部群３の接点電流合計値及び変化量から、群数ｍの増大に伴い、接点電流（ｓ１’）が接点電流（ｓ２’）、接点電流（ｓ３’）に比べて急激に増加し、かつ変化量も増加する。更に、接点入力部群３内に配置する接点入力部２の増加に伴っても、接点電流（ｓ１’）、変化量が急激に増大することになる。
【００２３】
このため、直流電源Ｅである電源装置には、急激に増減する電流の変化量に耐え得る負荷性能が必要となると共に、最大電流が流れる接点電流（ｓ１’）に耐え得る容量が必要となる。従って、電源装置は負荷性能、容量を満たす高額なものになると共に、消費電力も多くなることから運用コストが増加するという問題が生ずる。
【００２４】
本発明の目的は、上述の課題を解決し、多数の入力接点Ｎを接続したとしても、電流の変化量及び最大電力を低く抑えると共に、入力接点の開放／閉成状態及び本体内の故障の判定を確実に実施可能な接点入力制御装置を提供することにある。
【課題を解決するための手段】
【００２５】
上記目的を達成するための本発明に係る接点入力制御装置は、１個以上の接点入力部を含み、該接点入力部と接続するエッジトリガ回路を有する接点入力部群と、１個以上の前記接点入力部群と接続する１個の制御部とから構成され、前記接点入力部は、外部の直流電源のプラス側を入力接点を介して接続する接点電圧入力端子と、前記直流電源のマイナス側を接続するマイナス入力端子と、前記エッジトリガ回路に対して接点入力信号を出力する出力端子と、前記制御部からの入力制御信号を入力する入力端子とを備えており、前記制御部は、前記エッジトリガ回路からデータバスを介して全接点入力信号を入力する接点入力信号入力部と、前記接点入力部の前記入力端子に対して入力制御信号を出力する入力制御信号出力部と、前記エッジトリガ回路に入力アドレス信号を出力する入力アドレス信号デコーダ部と、前記入力制御信号出力部からのフィードバック入力制御信号を入力するＦＢ信号入力部とを備えており、前記エッジトリガ回路は前記制御部から入力アドレス信号の変化信号を受信すると、入力した前記接点入力信号を前記データバスを介して制御部に出力することを特徴とする。
【発明の効果】
【００２６】
本発明に係る接点入力制御装置によれば、接点入力部への入力制御信号が制御部から正しく出力されているか否かをフィードバック信号で照査することで、安全性と信頼性を確保すると共に、接点入力電流の変化量の低減化と均一化及び消費電力の低減化が図れる。
【図面の簡単な説明】
【００２７】
【図１】接点入力制御装置のブロック回路構成図である。
【図２】入力接点及び接点入力部群の回路構成図である。
【図３】特定する接点入力部群に対して、入力接点の開放／閉成状態を判定する際の制御部のフローチャート図である。
【図４】特定する接点入力部群の入力接点が閉成状態とした場合の動作タイミングチャート図である。
【図５】従来例の接点入力制御装置の回路構成図である。
【図６】従来例の接点入力制御装置のブロック回路構成図である。
【図７】従来例の特定する接点入力部群に対して、入力接点の開放／閉成状態を判定する際の制御部のフローチャート図である。
【図８】従来例の特定する接点入力部群の入力接点が閉成状態とした場合のタイミングチャート図を示している。
【発明を実施するための形態】
【００２８】
本発明を図１〜図４に図示の実施例に基づいて詳細に説明する。
図１は実施例の接点入力制御装置１のブロック回路構成図であり、接点入力制御装置１は、入力接点Ｎと接続する１個以上の接点入力部２と、この接点入力部２を含み、後述するエッジトリガ型回路を有する１群以上の接点入力部群３と、この接点入力部群３と接続する１個の制御部４とから構成されている。
【００２９】
接点入力制御装置１の一方側には、接点入力部２に対して直流電源Ｅのプラス、マイナスの各電極が接続されており、接点入力部２に入力接点Ｎを介して直流電源Ｅのプラス側が接続されている。そして、これらの入力接点Ｎは信号機や転てつ機等の鉄道システムの地上装置の動作状態に連動している。
【００３０】
また、複数の接点入力部２を接点入力部群３に配置する際には、それぞれの接点入力部２に対して、直流電源Ｅのプラス、マイナスの電極を並列接続して印加し、接点入力部２に入力接点Ｎを介して直流電源Ｅのプラス側を接続することになる。なお、図１においては、１つの直流電源Ｅから各接点入力部２に分岐しているが、複数の直流電源Ｅをそれぞれ配置するようにしてもよい。
【００３１】
接点入力制御装置１の他方側には、上位装置である例えば電子連動装置５が接続されている。この電子連動装置５からのポーリング等による状態情報要求に応じて、接点入力制御装置１は接続する全ての入力接点Ｎの開放／閉成状態の情報、つまり信号機や転てつ機等の地上装置の動作状態情報や接点入力部２に発生した故障情報を応答する。或いは、所定時間間隔毎に、電子連動装置５に対して入力接点Ｎの開放／閉成状態の情報、接点入力部２の故障情報を応答する。
【００３２】
図２は接点入力部２及び接点入力部群３の内部回路を示した回路構成図である。接点入力部２は、直流電源Ｅのプラス側を、入力接点Ｎを介して接続する接点電圧入力端子２ａと、直流電源Ｅのマイナス側を接続するマイナス入力端子２ｂと、接点入力部群３に配置したエッジトリガ型回路に対して接点入力信号Ｓ１’を出力する出力端子２ｃと、制御部４からの入力制御信号Ｓ２を入力する入力端子２ｄとを備えている。
【００３３】
接点入力部２の内部には、発光ダイオードＤ１及びフォトトランジスタＴ１を備えるフォトカプラＰ１と、発光ダイオードＤ２及びフォトトランジスタＴ２を備えるフォトカプラＰ２とを直列に接続し配置している。入力接点Ｎと接続した接点電圧入力端子２ａからの直流電源Ｅのプラス側は、フォトカプラＰ１及びＰ２を介して、マイナス入力端子２ｂからの直流電源Ｅのマイナス側と接続している。
【００３４】
接点電圧入力端子２ａは抵抗Ｒ１を介して、接点入力部２のフォトカプラＰ１の発光ダイオードＤ１のアノードに接続し、カソードをフォトカプラＰ２のフォトトランジスタＴ２のコレクタに接続している。このフォトトランジスタＴ２のエミッタは、マイナス入力端子２ｂに接続されており、抵抗Ｒ１とフォトカプラＰ１間の接続点とマイナス入力端子２ｂとの間には、抵抗Ｒ２が接続されている。
【００３５】
フォトカプラＰ１のフォトトランジスタＴ１のコレクタは、反転素子ＩＣ１を介して出力端子２ｃに接続されており、フォトトランジスタＴ１のコレクタと反転素子ＩＣ１間に抵抗Ｒ３を介して、例えば５Ｖの電源電圧ｅが印加されている。また、フォトトランジスタＴ１のエミッタは、０Ｖに接続されている。
【００３６】
フォトカプラＰ２の発光ダイオードＤ２のアノードには抵抗Ｒ４を介して、電源電圧ｅが印加されており、発光ダイオードＤ２のカソードは入力端子２ｄに接続されている。
【００３７】
図１に示す制御部４の入力制御信号出力部４ｂから、入力制御信号Ｓ２をＨレベルとして出力した場合には、反転素子ＩＣ２によりＨレベルからＬレベルに反転して入力端子２ｄに入力する。反転素子ＩＣ２の出力をＬレベル信号にすることで、電源電圧ｅから電流が流れフォトカプラＰ２の発光ダイオードＤ２が発光する。
【００３８】
このときに入力接点Ｎが閉成状態の場合には、フォトカプラＰ１及びＰ２に電流が流れ、発光ダイオードＤ１が発光する。そして、フォトトランジスタＴ１に電流が流れ、反転素子ＩＣ１はＬレベルからＨレベルに反転した接点入力信号Ｓ１’を出力することになる。
【００３９】
入力接点Ｎが開放状態の場合は、フォトカプラＰ１及びＰ２に電流が流れず、フォトカプラＰ１の発光ダイオードＤ１が発光しない。従って、フォトトランジスタＴ１に電流が流れず、反転素子ＩＣ１はＨレベルからＬレベルに反転した接点入力信号Ｓ１’を出力端子２ｃから出力することになる。
【００４０】
接点入力部群３は１個以上の接点入力部２を含み、これらの接点入力部２と接続するエッジトリガ回路、例えばエッジトリガ型ＤＦＦ（Ｄフリップフロップ）３ａを有している。このエッジトリガ型ＤＦＦ３ａはビット数を接続可能数の上限として、接点入力部２の出力端子２ｃからそれぞれの入力Ｄに接続し、接点入力信号Ｓ１’を入力する。
【００４１】
また、エッジトリガ型ＤＦＦ３ａは、制御部４の入力アドレス信号デコーダ部４ｃから出力される入力アドレス信号Ｓ３をクロックＣＫに入力し、反転素子ＩＣ３を介して反転した入力アドレス信号Ｓ３を反転ＯＣに入力する。
【００４２】
エッジトリガ型ＤＦＦ３ａの入力Ｄにそれぞれ対応する出力Ｑからの出力データは、データバスのサイズを単位群として群数ｍの接点入力部群３に含まれる入力接点Ｎ（１−１）〜（ｍ−ｎ）を集合した全接点入力信号Ｓ１であり、データバスを介して接点入力信号入力部４ａに送信する。
【００４３】
そして、エッジトリガ型ＤＦＦ３ａのクロックＣＫに、入力アドレス信号Ｓ３がＬレベルからＨレベルにする変化信号を入力すると、エッジトリガ型ＤＦＦ３ａの入力Ｄに入力した接点入力信号Ｓ１’が出力Ｑから出力されることになる。
【００４４】
制御部４は、各接点入力部群３からデータバスを介して全接点入力信号Ｓ１を入力する接点入力信号入力部４ａと、接点入力部群３内のそれぞれの接点入力部２の入力端子２ｄに対して入力制御信号Ｓ２を出力する入力制御信号出力部４ｂと、接点入力部群３内のエッジトリガ型ＤＦＦに入力アドレス信号Ｓ３を出力する入力アドレス信号デコーダ部４ｃと、入力制御信号出力部４ｂからフィードバック（ＦＢ）入力制御信号Ｓ２’及び入力アドレス信号デコーダ部４ｃからＦＢ入力アドレス信号Ｓ３’を入力するＦＢ信号入力部４ｄとから構成されている。
【００４５】
制御部４の入力制御信号出力部４ｂは、接点入力部群３毎に、反転素子ＩＣ２を介して入力制御信号Ｓ２を出力する出力インタフェイスを有し、この入力制御信号Ｓ２は、反転素子ＩＣ２で反転後に、分岐して接点入力部群３に含まれる各接点入力部２の入力端子２ｄに出力される。同時に、これらの接点入力部群３の入力制御信号Ｓ２をフィードバックしたＦＢ入力制御信号Ｓ２’をＦＢ信号入力部４ｄに出力する。
【００４６】
制御部４の入力アドレス信号デコーダ部４ｃは、接点入力部群３毎に入力アドレス信号Ｓ３を出力する出力インタフェイスと、ＦＢ信号入力部４ｄにＦＢ入力アドレス信号Ｓ３’を出力する１個の入力インタフェイスを備えている。
【００４７】
制御部４のＦＢ信号入力部４ｄは、入力制御信号出力部４ｂから出力される接点入力部群３のＦＢ入力制御信号Ｓ２’をそれぞれ入力する入力インタフェイスと、入力アドレス信号デコーダ部４ｃから出力されるＦＢ入力アドレス信号Ｓ３’を入力する１個の入力インタフェイスとを備えている。
【００４８】
図３は複数の接点入力部群３の内の特定する１つの特定接点入力部群３’に対して、入力接点Ｎの開放／閉成状態を判定する際の制御部４のフローチャート図であり、図４は特定接点入力部群３’の入力接点が閉成状態とした場合のタイミングチャート図を示している。
【００４９】
これらの時間軸を横軸とした図４の動作タイムチャート図において、ｔ１、ｔ２、ｔ４は制御部４の出力タイミングを示し、ｔ３、ｔ５は制御部４の入力タイミングを示している。ｓ１〜ｓ３は制御部４の処理の各ステップを表しており、図中のｄは回路の動作遅延を示している。また、図３のステップｓ１〜ｓ３は図４のステップｓ１〜ｓ３とそれぞれ対応している。
【００５０】
図４における制御部４からの出力タイミングｔ１、ｔ２、ｔ４で行う入力制御信号Ｓ２、ＦＢ入力アドレス信号Ｓ３’又は入力アドレス信号Ｓ３のＨレベル／Ｌレベル信号の出力処理は予め設定されており、各出力タイミングに応じて入力制御信号Ｓ２、ＦＢ入力アドレス信号Ｓ３’又は入力アドレス信号Ｓ３を出力する。
【００５１】
そして、制御部４は入力タイミングｔ３、ｔ５でＦＢ入力制御信号Ｓ２’と全接点入力信号Ｓ１と入力処理を行い、入力接点Ｎの開放／閉成状態及び接点入力部２又は制御部４の故障を判定することができる。
【００５２】
ステップｓ１内のステップｓ１１は、出力タイミングｔ１において入力制御信号出力部４ｂから全群の接点入力部群３に対して入力制御信号Ｓ２をＬレベル信号とする出力データを出力する。
【００５３】
ステップｓ１内のステップｓ１２は、出力タイミングｔ２において、入力アドレス信号デコーダ部４ｃからＦＢ入力アドレス信号Ｓ３’をＬレベル信号からＨレベル信号として出力する。そして、ＦＢ入力アドレス信号Ｓ３’がＨレベル信号の状態の入力タイミングｔ３において、ＦＢ信号入力部４ｄに入力した全群のＦＢ入力制御信号Ｓ２’と、入力制御信号出力部４ｂから出力した全群の入力制御信号Ｓ２とが一致しているか否かを判定する。
【００５４】
ステップｓ１２によって、入力制御信号出力部４ｂでは出力しているとされている出力データが実際に出力されているのかをＦＢ信号入力部４ｄの入力によって確認することができる。一致していない場合には、入力制御信号出力部４ｂ等の出力インタフェイスに故障等があることが考えられる。
【００５５】
ステップｓ１内のステップｓ１３は、出力タイミングｔ４において、特定接点入力部群３’のみに対して入力アドレス信号Ｓ３をＬレベル信号からＨレベル信号として出力する。
【００５６】
そして、入力アドレス信号Ｓ３のＨレベル信号の状態の入力タイミングｔ５において、データバスを介して全接点入力信号Ｓ１を接点入力信号入力部４ａに入力し、入力した全接点入力信号Ｓ１に含まれる特定接点入力部群３’内の接点入力部２の接点入力信号Ｓ１”がＬレベル信号であるか否かを判定する。接点入力信号Ｓ１”がＬレベル信号の場合はステップｓ２に進み、Ｈレベル信号の場合は特定接点入力部群３’内の接点入力部２等の故障と判定する。
【００５７】
特定接点入力部群３’内の接点入力部２が正常であれば入力制御信号出力部４ｂからの入力制御信号Ｓ２がＬレベル信号の出力に対して、接点入力部２のフォトカプラＰ１及びＰ２は起動しないため、接点入力信号Ｓ１”は必ずＬレベル信号となる。
【００５８】
逆に、接点入力信号Ｓ１”がＨレベル信号の場合は、接点入力部２においてＨレベル信号の出力異常を発生するＨレベル固定故障、例えばフォトカプラＰ２のフォトトランジスタＴ２が導通側に故障して抵抗Ｒ１を介して接点入力部２の接点電圧入力端子２ａに直流電源Ｅから電流が流れ続ける故障が考えられる。
【００５９】
ステップｓ２内のステップｓ２１は、出力タイミングｔ１において入力制御信号出力部４ｂから特定接点入力部群３’にはＨレベル信号、その他の接点入力部群３に対してＬレベル信号とする入力制御信号Ｓ２を出力する。
【００６０】
ステップｓ２内のステップｓ２２は、ステップｓ１２と同様に出力タイミングｔ２において、入力アドレス信号デコーダ部４ｃからＦＢ入力アドレス信号Ｓ３’をＬレベル信号からＨレベル信号として出力する。そして、ＦＢ入力アドレス信号Ｓ３’がＨレベル信号の状態の入力タイミングｔ３において、ＦＢ信号入力部４ｄに入力した全群のＦＢ入力制御信号Ｓ２’と、入力制御信号出力部４ｂから出力した全群の入力制御信号Ｓ２とが一致しているか否かを判定する。一致していない場合には、入力制御信号出力部４ｂ等の出力インタフェイスに故障等があることが考えられる。
【００６１】
ステップｓ２内のステップｓ２３は、出力タイミングｔ４において、特定接点入力部群３’のみに対して、入力アドレス信号Ｓ３をＬレベル信号からＨレベル信号として出力する。
【００６２】
そして、入力アドレス信号Ｓ３のＨレベル信号の状態の入力タイミングｔ５において、データバスを介して全接点入力信号Ｓ１を接点入力信号入力部４ａに入力し、入力した全接点入力信号Ｓ１に含まれる特定接点入力部群３’内の接点入力部２の接点入力信号Ｓ１”がＨレベルであるか否かを判定する。なお、出力タイミングｔ２、入力タイミングｔ５は回路の遅延時間ｄを考慮して決定される。
【００６３】
接点入力信号Ｓ１”がＨレベル信号の場合はステップｓ３に進み、Ｌレベル信号の場合は特定接点入力部群３’内の接点入力部２に接続する入力接点Ｎが、開放状態又は接点入力部２等の故障と判定する。
【００６４】
入力接点Ｎが閉成状態の場合には、入力制御信号Ｓ２がＨレベル信号の出力により接点入力部２のフォトカプラＰ１及びＰ２は起動し、全接点入力信号Ｓ１に含まれる特定接点入力部群３’内の接点入力部２の接点入力信号Ｓ１”はＨレベル信号となる。逆に、入力接点Ｎが開放状態の場合は接点入力部２のフォトカプラＰ１及びＰ２は起動せず、接点入力信号Ｓ１”はＬレベル信号となる。
【００６５】
ただし、Ｌレベル信号の接点入力信号Ｓ１”の入力には、入力接点Ｎが開放状態以外に接点入力部２において、Ｌレベル信号の出力異常を発生するＬレベル固定故障、例えばフォトカプラＰ２のフォトトランジスタＴ２が非導通側に故障して、接点入力部２の接点電圧入力端子２ａに直流電源ＥからフォトカプラＰ１及びＰ２に電流が一切流れなくなる故障が考えられる。
【００６６】
ステップｓ３内のステップｓ３１は、ステップｓ１１と同様に出力タイミングｔ１において、入力制御信号出力部４ｂから全群の接点入力部群３に対して入力制御信号Ｓ２をＬレベル信号とした出力データを出力する。
【００６７】
ステップｓ３内のステップｓ３２は、ステップｓ１２と同様に出力タイミングｔ２において、入力アドレス信号デコーダ部４ｃからＦＢ入力アドレス信号Ｓ３’をＬレベル信号からＨレベル信号として出力する。
【００６８】
ＦＢ入力アドレス信号Ｓ３’がＨレベル信号の状態の入力タイミングｔ３において、ＦＢ信号入力部４ｄに入力した全群のＦＢ入力制御信号Ｓ２’と、入力制御信号出力部４ｂから出力した全群の入力制御信号Ｓ２とが一致しているか否かを判定する。一致していない場合には、入力制御信号出力部４ｂ等の出力インタフェイスに故障等があることが考えられる。
【００６９】
ステップｓ３内のステップｓ３３は出力タイミングｔ４において、特定接点入力部群３’のみに対して入力アドレス信号Ｓ３をＬレベル信号からＨレベル信号として出力する。そして、入力アドレス信号Ｓ３のＨレベル信号の状態の入力タイミングｔ５において、データバスを介して全接点入力信号Ｓ１を接点入力信号入力部４ａに入力し、入力した全接点入力信号Ｓ１に含まれる特定接点入力部群３’内の接点入力部２の接点入力信号Ｓ１”が、Ｌレベル信号であるか否かを判定する。なお、出力タイミングｔ２、入力タイミングｔ５は回路の遅延時間ｄを考慮して決定される。
【００７０】
接点入力信号Ｓ１”がＬレベル信号の場合には、特定接点入力部群３’内の接点入力部２に接続した入力接点Ｎが閉成状態であることを判定する。Ｈレベル信号の場合にはステップｓ１３と同じように特定接点入力部群３’内の接点入力部２において、Ｈレベル信号の出力異常等の発生するＨレベル固定故障と判定する。これらのステップｓ１〜ｓ３の処理は順次に接点入力部群３単位で行われる。
【００７１】
続いて、ステップｓ１〜ｓ３の処理を行った場合の接点電流合計値及び変化量の低減効果について説明する。接点入力部２において、入力接点Ｎが閉成状態でＬレベルの入力制御信号Ｓ２を受信した場合には、入力接点Ｎに抵抗Ｒ１と抵抗Ｒ２による電流Ｉａが流れる。一方、入力接点Ｎが閉成状態でＨレベルの入力制御信号Ｓ２を受信した場合には、入力接点Ｎには抵抗Ｒ１による電流Ｉｂが流れる。Ｒ１：Ｒ２＝１：２とした場合、電流Ｉａ：電流Ｉｂ=１：３となる。
【００７２】
例えば、群数をｍ個とした接点入力部群３のそれぞれに、１個の入力接点Ｎ及び接点入力部２を配置し、これらの全入力接点Ｎが閉成状態とした場合に入力接点Ｎに流れる接点電流合計値を計算する。
【００７３】
ステップｓ１の特定接点入力部群３’及び他の接点入力部群３の入力制御信号Ｓ２をＬレベルにしたときの接点電流は、次の通りとなる。
特定接点入力部群３’の接点電流＝Ｉａ
その他の接点入力部群３の接点電流＝（ｍ−１）Ｉａ
合計の接点電流（ｓ１）＝Ｉａ＋（ｍ−１）Ｉａ＝ｍＩａ
【００７４】
ステップｓ２の特定接点入力部群３’の入力制御信号をＨレベル、他の接点入力部群３の入力制御信号Ｓ２をＬレベルにしたときの接点電流は、次の通りとなる。
特定接点入力部群３’の接点電流＝Ｉｂ
その他の接点入力部群３の接点電流＝（ｍ−１）Ｉａ
合計の接点電流（ｓ２）＝Ｉｂ＋（ｍ−１）Ｉａ＝（ｍ＋２）Ｉａ
【００７５】
ステップｓ３の特定接点入力部群３’及び他の接点入力部群３の入力制御信号Ｓ２をＬレベルにしたときの接点電流は、次の通りとなる。
特定接点入力部群３’の接点電流＝Ｉａ
その他の接点入力部群３の接点電流＝（ｍ−１）Ｉａ
合計の接点電流（ｓ３）＝Ｉａ＋（ｍ−１）Ｉａ＝ｍＩａ
【００７６】
ここで、例えば、ｍ＝１、ｍ＝１０、ｍ＝２０とした際の接点電流合計値及び変化量を計算すると、
ｍ＝１のときは、接点電流（ｓ１）はＩａ、接点電流（ｓ２）は：３Ｉａ、接点電流（ｓ３）はＩａとなり、変化量の最大は２Ｉａである。
【００７７】
ｍ＝１０のときは、接点電流（ｓ１）は１０Ｉａ、接点電流（ｓ２）は１２Ｉａ、接点電流（ｓ３）は１０Ｉａとなり、変化量の最大は２Ｉａである。
【００７８】
ｍ＝２０のときは、接点電流（ｓ１）は２０Ｉａ、接点電流（ｓ２）は２２Ｉａ、接点電流（ｓ３）は２０Ｉａとなり、変化量の最大は２Ｉａである。
【００７９】
以上の説明で明らかなように、本発明による接点電流合計値は、従来の接点電流合計値に比べて、接点電流（ｓ１）が大幅に減少し、群数ｍの増加に対して比例関係が成立する。また、接点電流合計値の変化量についても群数ｍの増加と無関係となり、変化量は均一となる。
【００８０】
これにより、直流電源Ｅである電源装置には、従来より負荷性能や容量の制約が緩和され、消費電力も低くなることから運用コストを低くすることができる。
【００８１】
なお、本実施例においては、ステップｓ１〜ｓ３を用いて、入力接点Ｎの閉成状態を判定したが、ステップｓ１、ｓ２だけ又はステップｓ２、ｓ３だけであっても支障はない。ステップｓ１、ｓ２だけの場合は、ステップｓ２３の接点入力信号Ｓ１”がＨレベルの場合には、入力接点Ｎの閉成状態であると判定する処理となる。また、ステップｓ２、ｓ３だけの場合は、ステップｓ２１から開始する。
【００８２】
本実施例においては、従来の接点電流合計値及び変化量に比べて、接点電流合計値の低減化、変化量の均一化が図れ、かつ消費電力の低減化も図れる。また、電源装置に関しても、従来例に比べて電流容量の小さいものを採用することができ、安価に運用することが可能である。
【符号の説明】
【００８３】
１  接点入力制御装置
２  接点入力部
２ａ  接点電圧入力端子
２ｂ  マイナス入力端子
２ｃ  出力端子
２ｄ  入力端子
３  接点入力部群
３’  特定接点入力部群
３ａ  エッジトリガ型ＤＦＦ
４  制御部
４ａ  接点入力信号入力部
４ｂ  入力制御信号出力部
４ｃ  入力アドレス信号デコーダ部
４ｄ  ＦＢ信号入力部
Ｅ  直流電源
【図１】
0006435250.tif 000002
【図２】
0006435250.tif 000003
【図３】
0006435250.tif 000004
【図４】
0006435250.tif 000005
【図５】
0006435250.tif 000006
【図６】
0006435250.tif 000007
【図７】
0006435250.tif 000008
【図８】
0006435250.tif 000009