(57)【特許請求の範囲】
【請求項１】
第１の面から、ワイドバンドギャップ半導体材料で作られた半導体ボディの中へ延び、前記半導体ボディのメサ部同士を隔てるトレンチゲート構造と、
前記メサ部内のボディ領域であって、ドレイン構造とともに第１のｐｎ接合を形成し、第１のメサ側壁に直接隣接する前記ボディ領域と、
前記ボディ領域と前記トレンチゲート構造との間に設けられ、前記第１のメサ側壁と対向する第２のメサ側壁と直接隣接するダイオード領域であって、前記ダイオード領域の平均正味ドーパント濃度は、前記ボディ領域の平均正味ドーパント濃度より高い、ダイオード領域と、
前記メサ部内のソース領域であって、前記ソース領域は前記ボディ領域とともに第２のｐｎ接合を形成し、前記ボディ領域は前記ソース領域を前記ドレイン構造から隔て、前記ソース領域は、前記第１のメサ側壁、及び前記第２のメサ側壁に直接隣接する、前記ソース領域と、
を含み、前記ダイオード領域の一部は、前記トレンチゲート構造と垂直方向に重なっている、半導体素子。
【請求項２】
前記ソース領域は、前記第１のメサ側壁に直接隣接する第１の区画と、前記第２のメサ側壁に直接隣接する１つ以上の第２の区画と、を含む、
請求項１に記載の半導体素子。
【請求項３】
前記１つ以上の第２の区画は、前記メサ部の長手軸に沿って互いに隔てられる、
請求項２に記載の半導体素子。
【請求項４】
前記１つ以上の第２の区画は、前記メサ部の長手軸全体に沿って延びる連続構造を含む、
請求項２に記載の半導体素子。
【請求項５】
前記ソース領域は更に、前記第１及び第２の区画に挟まれて前記第１及び第２の区画に直接隣接する接続区画を含み、前記接続区画同士は、前記メサ部の長手軸に沿って互いに隔てられる、
請求項２に記載の半導体素子。
【請求項６】
前記接続区画は、前記ボディ領域の導電型の分離領域によって、前記メサ部の前記長手軸に沿って互いに隔てられる、
請求項５に記載の半導体素子。
【請求項７】
前記ソース領域は、レール及び横木を有する梯子形状を有し、前記第１及び第２の区画が前記レールを形成し、前記接続区画が前記横木を形成する、
請求項５に記載の半導体素子。
【請求項８】
前記接続区画の、前記メサ部の前記長手軸に沿う第１の水平方向長さが、前記メサ部の前記長手軸に沿う、隣接する前記接続区画同士の間隔より小さい、
請求項５に記載の半導体素子。
【請求項９】
前記接続区画の、前記メサ部の前記長手軸に沿う第１の水平方向長さが、少なくとも２００ｎｍであって最大で５μｍである、
請求項５に記載の半導体素子。
【請求項１０】
前記１つ以上の第２の区画の、前記第１の面と直交する垂直方向長さが、前記第１の区画の、前記第１の面と直交する垂直方向長さに等しい、
請求項２に記載の半導体素子。
【請求項１１】
前記１つ以上の第２の区画の、前記第１の面と直交する垂直方向長さが、前記第１の区画の、前記第１の面と直交する垂直方向長さより大きい、
請求項２に記載の半導体素子。
【請求項１２】
前記１つ以上の第２の区画の、前記第１の面と直交する垂直方向長さが、少なくとも２００ｎｍであって最大で１μｍである、
請求項２に記載の半導体素子。
【請求項１３】
前記接続区画同士は、ダイオード領域の面区画によって、前記メサ部の前記長手軸に沿って互いに隔てられ、前記ダイオード領域は、前記第１の面から前記半導体ボディ内に延びて、前記ドレイン構造とともにダイオード接合を形成し、前記ダイオード領域の垂直方向長さが、前記トレンチゲート構造の垂直方向長さより大きい、
請求項５に記載の半導体素子。
【請求項１４】
前記第１の面から前記半導体ボディ内に延びるトレンチソース構造を更に含み、前記トレンチソース構造は、第１の負荷電極に電気的に接続されたトレンチソース電極を含む、
請求項１に記載の半導体素子。
【請求項１５】
前記トレンチゲート構造と前記トレンチソース構造の対応する寸法が等しい、
請求項１４に記載の半導体素子。
【請求項１６】
前記トレンチソース構造のうちの隣接する２つのトレンチソース構造の間に少なくとも９個の前記トレンチゲート構造が形成される、
請求項１４に記載の半導体素子。
【請求項１７】
前記ワイドバンドギャップ半導体材料は六方結晶構造を有する、
請求項１に記載の半導体素子。
【請求項１８】
第１の面から半導体ボディ内へ延び、前記半導体ボディのメサ部同士を隔てるトレンチゲート構造と、
前記メサ部内のボディ領域であって、ドレイン構造とともに第１のｐｎ接合を形成し、第１のメサ側壁に直接隣接する前記ボディ領域と、
前記ボディ領域と前記トレンチゲート構造との間に設けられ、第２のメサ側壁と直接隣接するダイオード領域であって、前記ダイオード領域の平均正味ドーパント濃度は、前記ボディ領域の平均正味ドーパント濃度より高い、ダイオード領域と、
ボディ領域とともに第２のｐｎ接合を形成するソース領域であって、前記ボディ領域は前記ソース領域を前記ドレイン構造から隔てる、前記ソース領域と、
前記第１の面から前記半導体ボディ内に延びるトレンチソース構造であって、第１の負荷電極に電気的に接続されたトレンチソース電極を含む前記トレンチソース構造と、
を含み、前記ダイオード領域の少なくとも一部は、前記トレンチゲート構造の底部より下方に位置している、半導体素子。
【発明の詳細な説明】
【背景技術】
【０００１】
ワイドバンドギャップ半導体素子は、バンドギャップが少なくとも２ｅＶ又は少なくとも３ｅＶである半導体材料をベースとしており、従来のシリコンベースの半導体素子と比較して、高温時のオン状態抵抗が小さく、スイッチング損失が小さく、漏れ電流が少ない。ワイドバンドギャップ材料から作られる半導体素子として、隣接するトレンチゲート構造の間の半導体材料から形成されるメサ部分の対向する２つの長手方向メサ側壁の一方においてのみトランジスタチャネルを制御するストライプ形状のトレンチゲート電極を有する非対称トランジスタセルがあってよい。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
トレンチゲートを有する非対称トランジスタセルを含むワイドバンドギャップ半導体素子の素子特性を向上させ、そのような素子の応用範囲を更に広げることが望ましい。
【課題を解決するための手段】
【０００３】
この目的は、独立請求項の対象によって達成される。従属請求項は、更なる実施形態に関する。
【０００４】
一実施形態によれば、半導体素子が、第１の面から、ワイドバンドギャップ半導体材料で作られた半導体ボディの中へ延びるトレンチゲート構造を含む。トレンチゲート構造は、半導体ボディのメサ部同士を隔てる。メサ部では、ボディ領域が、ドレイン構造とともに第１のｐｎ接合を形成し、少なくとも第１のメサ側壁に直接隣接する。メサ部内のソース領域がボディ領域とともに第２のｐｎ接合を形成し、ボディ領域はソース領域をドレイン構造から隔てる。ソース領域は、第１のメサ側壁、及び第１のメサ側壁と対向する第２のメサ側壁に直接隣接する。
【０００５】
別の実施形態によれば、半導体素子が、第１の面から、ワイドバンドギャップ半導体材料で作られた半導体ボディの中へ延びるトレンチゲート構造を含む。トレンチゲート構造は、半導体ボディのメサ部同士を隔てる。メサ部では、ボディ領域が、ドレイン構造とともに第１のｐｎ接合を形成し、少なくとも第１のメサ側壁に直接隣接する。メサ部内のソース領域が、ボディ領域とともに第２のｐｎ接合を形成し、ボディ領域はソース領域をドレイン構造から隔てる。トレンチソース構造３５０は、第１の面１０１から半導体ボディ１００内に延び、第１の負荷電極３１０に電気的に接続されたトレンチソース電極３５５を含む。
【０００６】
当業者であれば、以下の詳細説明を読み、添付図面を参照することにより、更なる特徴及び利点を理解されよう。
【０００７】
添付図面は、本発明の更なる理解が得られるように含まれており、本明細書に組み込まれて本明細書の一部を成している。各図面は、本発明の実施形態を図解しており、本明細書とともに本発明の原理を説明する役割を果たす。以下の詳細説明を参照することにより本発明の原理がよりよく理解されれば、本発明の他の実施形態、並びに意図された利点が容易に理解されるであろう。
【図面の簡単な説明】
【０００８】
【図１Ａ】一実施形態による、トレンチゲート構造を有するワイドバンドギャップ半導体素子の一部分の概略水平方向断面図を示しており、ソース領域が、隣接するトレンチゲート構造同士の間のメサ部の対向する両側壁に直接隣接する。
【図１Ｂ】図１Ａの半導体素子部分の線Ｂ−Ｂに沿った概略垂直方向断面図を示す。
【図２Ａ】一実施形態による、トレンチゲート構造を有するワイドバンドギャップ半導体素子の一部分の概略水平方向断面図を示しており、これはダイオード領域の面区画を有しており、この面区画はソース領域の接続区画同士を隔てる。
【図２Ｂ】図２Ａの半導体素子部分の線Ｂ−Ｂに沿った概略垂直方向断面図を示す。
【図３Ａ】一実施形態によるワイドバンドギャップ半導体素子の一部分の概略水平方向断面図を示しており、これは、メサ部の第２の側壁に沿う断続的なソース区画に関する図であり、ダイオード領域が接続部及び遮蔽部を含む。
【図３Ｂ】図３Ａの半導体素子部分の線Ｂ−Ｂに沿った概略垂直方向断面図を示す。
【図４Ａ】一実施形態によるワイドバンドギャップ半導体素子の一部分の概略水平方向上面図を示しており、ソース領域の接続区画がメサ部の端部区画にのみ形成されている。
【図４Ｂ】図４Ａの半導体素子部分の線Ｂ−Ｂに沿った概略垂直方向断面図を示す。
【図５Ａ】一実施形態によるワイドバンドギャップ半導体素子の一部分の概略水平方向断面図を示しており、ソース領域の、第２のメサ側壁に沿う第２の区画の垂直方向長さが、ソース領域の、第１のメサ側壁に沿う第１の区画の垂直方向長さより大きい。
【図５Ｂ】図５Ａの半導体素子部分の線Ｂ−Ｂに沿った概略垂直方向断面図を示す。
【図６Ａ】一実施形態によるワイドバンドギャップ半導体素子の一部分の概略水平方向断面図を示しており、第２の区画が第１の区画から隔てられている。
【図６Ｂ】図６Ａの半導体素子部分の線Ｂ−Ｂに沿った概略垂直方向断面図を示す。
【図７Ａ】一実施形態によるワイドバンドギャップ半導体素子の一部分の概略水平方向断面図を示しており、出力キャパシタンスを増やす為に梯子状ソース領域とトレンチソース構造とが組み合わされている。
【図７Ｂ】図７Ａの半導体素子部分の線Ｂ−Ｂに沿った概略垂直方向断面図を示す。
【図８Ａ】トレンチソース構造を有する、別の実施形態によるワイドバンドギャップ半導体素子の一部分の概略水平方向断面図を示す。
【図８Ｂ】図８Ａの半導体素子部分の線Ｂ−Ｂに沿った概略垂直方向断面図を示す。
【発明を実施するための形態】
【０００９】
以下の詳細説明では、添付図面を参照しており、添付図面は本明細書の一部を成しており、添付図面においては、本発明を実施できる特定の実施形態が例示されている。当然のことながら、本発明の範囲から逸脱しない限り、他の実施形態が利用されてもよく、構造的又は論理的な変更が行われてもよい。例えば、１つの実施形態に関して例示又は説明された特徴が、他の実施形態において使用されるか、他の実施形態との組み合わせで使用されることにより、更に別の実施形態が与えられてよい。本発明は、そのような修正形態及び変形形態を包含するものとする。各実施例は具体的な文言で説明されているが、これは、添付の特許請求の範囲を限定するものと解釈されてはならない。各図面は、縮尺が正確ではなく、説明のみを目的としている。特に断らない限り、異なる図面間で対応する要素には同じ参照符号が与えられている。
【００１０】
「有する（ｈａｖｉｎｇ）」、「含む（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」などの語句はオープンであり、これらの語句は、述べられた構造、要素、又は特徴の存在を示すものであるが、それ以外の要素又は特徴の存在を排除するものではない。冠詞「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈上明らかに矛盾する場合を除き、単数形だけでなく複数形も同様に包含するものとする。
【００１１】
「電気的に接続されている」という語句は、電気的に接続されている要素同士の永続的な低オーム接続を示しており、例えば、関連する要素同士の直接接続、或いは、金属及び／又は高濃度にドープされた半導体を経由する低オーム接続を示す。「電気的に結合されている」という語句は、信号伝送に適合された１つ以上の介在要素、例えば、第１の状態で低オーム接続を一時的に与え、第２の状態で高オーム電気的分離を一時的に与えるように制御可能な要素が、電気的に結合されている要素間に与えられてよい状況を含む。
【００１２】
図面では、ドープ型「ｎ」又は「ｐ」の隣に「−」又は「＋」を表示することによって相対ドープ濃度を示している。例えば、「ｎ−」は、ドープ濃度が「ｎ」ドープ領域のドープ濃度より低いことを意味し、「ｎ＋」ドープ領域は、「ｎ」ドープ領域よりドープ濃度が高い。相対ドープ濃度が同じであるドープ領域同士の絶対ドープ濃度が必ずしも同じであるとは限らない。例えば、異なる２つの「ｎ」ドープ領域の絶対ドープ濃度は、同じである場合と異なる場合とがある。
【００１３】
図１Ａ及び図１Ｂは、トランジスタセルＴＣを含む半導体素子５００を示す。半導体素子５００は、例えば、金属ゲートを有するＦＥＴ並びに半導体材料のゲートを有するＦＥＴに関しては、ＩＧＦＥＴ（絶縁ゲート電界効果トランジスタ）、例えば、通常の意味でのＭＯＳＦＥＴ（酸化金属半導体ＦＥＴ）であってよいか、これを含んでよく、又は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、或いはＭＣＤ（ＭＯＳ制御ダイオード）であってよいか、これを含んでよい。
【００１４】
半導体素子５００は、バンドギャップが２．０ｅＶ以上である結晶質ワイドバンドギャップ半導体材料から作られた半導体ボディ１００をベースとする。このワイドバンドギャップ半導体材料は、六方結晶格子を有してよく、例えば、炭化ケイ素（ＳｉＣ）又は窒化ガリウム（ＧａＮ）であってよい。例えば、この半導体材料は、２Ｈ−ＳｉＣ（２ＨポリタイプのＳｉＣ）、６Ｈ−ＳｉＣ、又は１５Ｒ−ＳｉＣである。一実施形態によれば、この半導体材料は、４Ｈポリタイプ（４Ｈ−ＳｉＣ）の炭化ケイ素である。
【００１５】
半導体ボディ１００は、表側に第１の面１０１を有し、第１の面１０１は同一平面上に複数の面区画を含んでよい。第１の面１０１は、主結晶面と一致していてよく、或いは、主結晶面に対して軸外角度αだけ傾斜していてよく、αの絶対値は少なくとも２°であってせいぜい１２°であってよく、例えば、約４°であってよい。
【００１６】
図示された実施形態では、＜０００１＞結晶軸は、垂直方向に対して軸外角度α＞０だけ傾斜しており、＜１１−２０＞結晶軸は、水平面に対して軸外角度αだけ傾斜している。＜１−１００＞結晶軸は断面と直交している。
【００１７】
一実施形態によれば、第１の面１０１は、鋸歯状であってよく、複数の第１の面区画及び複数の第２の面区画を含み、第１の面区画は、互いに平行であってずれており、水平面に対して軸外角度αだけ傾斜しており、第２の面区画は、第１の面区画に対して傾斜していて、鋸歯状の第１の面１０１の断面線がほぼ鋸歯状の線になるように第１の面区画をつないでいる。
【００１８】
半導体ボディ１００の背面には、対向する第２の面１０２が、第１の面１０１に平行に延びてよい。第１の面１０１の表側と第２の面１０２の裏側との間隔が、半導体素子５００の定格阻止能力に関連付けられる。第１の面１０１と第２の面１０２との間の、半導体ボディ１００の全厚は、数百ｎｍから数百μｍの範囲にあってよい。第１の面１０１に対する法線は垂直方向を定義し、第１の面１０１に平行な方向は水平方向である。
【００１９】
トランジスタセルＴＣは、第１の面１０１に沿って表側に形成される。ドレイン構造１３０が、その裏側において、トランジスタセルＴＣを第２の面１０２から隔てる。ドレイン構造１３０は、第２の面１０２に直接隣接する高濃度にドープされた接点構造１３９を含んでよく、トランジスタセルＴＣと高濃度にドープされた接点構造１３９との間に低濃度にドープされたドリフトゾーン１３１を含んでよい。
【００２０】
高濃度にドープされた接点構造１３９は、結晶質インゴットから得られた基板部分であるか、これを含んでよく、第２の面１０２に直接隣接する第２の負荷電極３２０とのオーム接触を形成する。接点構造１３９の平均ドーパント濃度は、第２の負荷電極３２０とのオーム接触を確実にするのに十分な高さを有する。半導体素子５００がＩＧＦＥＴであるかこれを含む場合には、接点構造１３９の導電型は、ドリフトゾーン１３１と同じである。半導体素子５００がＩＧＢＴである場合には、接点構造１３９は、ドリフトゾーン１３１に対して相補的な導電型を有するか、両方の導電型のゾーンを含む。
【００２１】
ドリフトゾーン１３１は、接点構造１３９上でエピタキシによって成長する層として形成されてよい。半導体ボディ１００が炭化ケイ素で作られている場合には、ドリフトゾーン１３１の平均正味ドーパント濃度は、１Ｅ１５ｃｍ−３から５Ｅ１６ｃｍ−３の範囲にあってよい。ドレイン構造１３０は更なるドープ領域を含んでよく、例えば、ドリフトゾーン１３１の導電型のフィールドストップゾーン、バリアゾーン、及び／又は電流拡散ゾーンを含んでよく、或いは、カウンタドープ領域を含んでよい。
【００２２】
ドリフトゾーン１３１は接点構造１３９に直接隣接してよく、或いは、ドリフトゾーン１３１とのユニポーラホモ接合を形成するバッファ層が、ドリフトゾーン１３１と接点構造１３９との間に挟まれてよく、バッファ層の垂直方向長さは約１μｍであってよく、バッファ層の平均ドーパント濃度は、例えば、３Ｅ１７ｃｍ−３から１Ｅ１８ｃｍ−３の範囲にあってよい。バッファ層は、半導体ボディ１００内の機械的応力を緩めることが可能であり、且つ／又は、ドレイン構造１３０内の電界の整形に寄与することが可能である。
【００２３】
トランジスタセルＴＣは、第１の面１０１から半導体ボディ１００内に延びるトレンチゲート構造１５０に沿って形成され、半導体ボディ１００のメサ部１９０が、隣接するトレンチゲート構造１５０同士を隔てる。
【００２４】
トレンチゲート構造１５０の、第１の水平方向の長手方向長さは、第１の水平方向と直交する第２の水平方向の横断方向長さより大きい。トレンチゲート構造１５０は、トランジスタセル領域の一方の側から反対側に延びる長いストライプであってよく、トレンチゲート構造１５０の長さは最大で数ミリメートルであってよい。他の実施形態によれば、トランジスタセル領域の一方の側から反対側に延びる線に沿って複数の別々のトレンチゲート構造１５０が形成されてよく、或いは、トレンチゲート構造１５０は、メサ部１９０とともにグリッドを形成してよく、メサ部１９０はグリッドのメッシュに形成される。
【００２５】
トレンチゲート構造１５０の底部は丸みを帯びていてよく、その曲率半径は、後述のゲート誘電体１５１の厚さの少なくとも２倍である。
【００２６】
トレンチゲート構造１５０は、等間隔で配置されてよく、等幅であってよく、規則的なパターンを形成してよく、トレンチゲート構造１５０のピッチ（中心間距離）は、１μｍから１０μｍの範囲にあってよく、例えば、２μｍから５μｍの範囲にあってよい。トレンチゲート構造１５０の垂直方向長さは、０．３μｍから５μｍの範囲にあってよく、例えば、０．５μｍから２μｍの範囲にあってよい。
【００２７】
トレンチゲート構造１５０は、第１の面１０１に対して垂直であってよく、或いは、第１の面１０１から離れるにつれて先細になってよい。例えば、トレンチゲート構造１５０の、垂直方向に対する先細角度は、軸外角度と等しくてよく、或いは、軸外角度に対して±１度以内のずれであってよく、対向する２つの長手方向メサ側壁１９１、１９２のうちの少なくとも第１のメサ側壁１９１が、高い電荷キャリア移動度を与える主結晶面、例えば、｛１１−２０｝結晶面によって形成される。第１のメサ側壁１９１と対向する第２のメサ側壁１９２は、主結晶面に対して、軸外角度αの２倍だけ傾斜していてよく、例えば４度以上、例えば約８度傾斜していてよい。第１及び第２のメサ側壁１９１、１９２は、その中間のメサ部の対向する長手方向の側面にあり、異なる２つの隣接するトレンチゲート構造１５０に直接隣接する。
【００２８】
トレンチゲート構造１５０は、導電性ゲート電極１５５を含み、導電性ゲート電極１５５は、高濃度にドープされたポリ結晶質シリコン層及び／又は金属含有層を含んでよく、或いはこれらで構成されてよい。ゲート電極１５５は、ゲートメタライゼーション３３０と電気的に接続されてよく、ゲートメタライゼーション３３０は、ゲート端子Ｇを形成するか、ゲート端子Ｇと電気的に接続又は結合される。
【００２９】
トレンチゲート構造１５０は更に、ゲート誘電体１５１を含み、ゲート誘電体１５１は、トレンチゲート構造１５０の少なくとも一方の側に沿って、ゲート電極１５５を半導体ボディ１００から隔てる。ゲート誘電体１５１は、半導体誘電体（例えば、熱成長又は堆積半導体酸化物、例えば、シリコン酸化物）、半導体窒化物（例えば、堆積又は熱成長シリコン窒化物）、半導体酸窒化物（例えば、シリコン酸窒化物）、他の任意の堆積誘電体材料、又はこれらの任意の組み合わせを含んでよく、或いはこれらで構成されてよい。ゲート誘電体１５１は、トランジスタセルＴＣの閾値電圧が１．０Ｖから８Ｖの範囲にある場合に形成されてよい。
【００３０】
トレンチゲート構造１５０は、ゲート電極１５５及びゲート誘電体１５１だけを含んでよく、或いは、ゲート電極１５５及びゲート誘電体１５１に加えて更に、導電性且つ／又は誘電性の構造を含んでよく、例えば、補償構造を含んでよい。
【００３１】
メサ部１９０は、表側を向いているソース領域１１０を含む。ソース領域１１０は、第１の面１０１と直接隣接していてよく、それぞれのメサ部１９０の両長手方向メサ側壁１９１、１９２と直接隣接していてよい。第１の面１０１と平行な水平面において、ソース領域１１０の導電型と反対の導電型の分離領域２４０が、ソース領域１１０の区画間に挟まれてよい。各メサ部１９０は、各区画が相互接続されている１つのソース領域１１０を含んでよく、或いは、メサ部１９０内で互いに隔てられているものの、メサ部１９０に直接隣接しているメサ接点構造により、低インピーダンス経路を介して電気的に相互接続されている２つ以上の区画を含んでよい。
【００３２】
メサ部１９０は更に、ソース領域１１０をドレイン構造１３０から隔てるボディ領域１２０を含む。ボディ領域１２０は、ドレイン構造１３０とともに第１のｐｎ接合ｐｎ１を形成し、ソース領域１１０とともに第２のｐｎ接合ｐｎ２を形成する。ボディ領域１２０は、第１のメサ側壁１９１と直接隣接する。ボディ領域１２０の垂直方向長さは、トランジスタセルＴＣのチャネル長さに対応しており、０．２μｍから１．５μｍの範囲にあってよい。ソース領域１１０及びボディ領域１２０は両方とも、表側で第１の負荷電極３１０と電気的に接続される。
【００３３】
第１の負荷電極３１０は、第１の負荷端子Ｌ１を形成してよいか、第１の負荷端子Ｌ１と電気的に接続又は結合されてよく、第１の負荷端子Ｌ１は、ＭＣＤのアノード端子、ＩＧＦＥＴのソース端子、又はＩＧＢＴのエミッタ端子であってよい。裏側の第２の負荷電極３２０は、第２の負荷端子Ｌ２を形成してよいか、第２の負荷端子Ｌ２と電気的に接続又は結合されてよく、第２の負荷端子Ｌ２は、ＭＣＤのカソード端子、ＩＧＦＥＴのドレイン端子、又はＩＧＢＴのコレクタ端子であってよい。
【００３４】
ダイオード領域１４０が、ボディ領域１２０と第２のメサ側壁１９２とを隔ててよい。分離領域２４０は、ダイオード領域１４０の面区画であってよい。第２のメサ側壁１９２に沿うダイオード領域１４０のドーパント濃度は、第１のメサ側壁１９１に沿うボディ領域１２０のドーパント濃度より高く、例えば、少なくとも１０倍の高さである。
【００３５】
一実施形態によれば、トランジスタセルＴＣは、ｐドープボディ領域１２０とｎドープソース領域１１０とｎドープドリフトゾーン１３１とを有するｎチャネルＦＥＴセルである。別の実施形態によれば、トランジスタセルＴＣは、ｎドープボディ領域１２０とｐドープソース領域１１０とｐドープドリフトゾーン１３１とを有するｐチャネルＦＥＴセルである。
【００３６】
ゲート誘電体１５１は、ボディ領域１２０の各部分とゲート電極１５５とを容量結合する。ゲート電極１５５の電位が半導体素子５００の閾値電圧を上回るか下回ると、電界の作用によって、ボディ領域１２０内の少数電荷キャリアがゲート誘電体１５１に沿って反転チャネルを形成し、この反転チャネルは、ソース領域１１０とドレイン構造１３０とを接続することによって、半導体素子５００をオンにする。オン状態では、半導体ボディ１００の中を、ほぼ第１のメサ側壁１９１に沿って、第１の負荷電極３１０と第２の負荷電極３２０との間で負荷電流が流れる。同時に、ダイオード領域１４０内のドーパント濃度が高いほど、第２のメサ側壁１９２に沿う反転チャネルの形成が抑えられる。
【００３７】
半導体素子５００がＩＧＦＥＴである場合は、第２の負荷端子Ｌ２とゲート端子Ｇとの間でゲートドレイン間キャパシタンスＣｇｄが有効であり、ゲート端子Ｇと第１の負荷端子Ｌ１との間でゲートソース間キャパシタンスＣｇｓが有効であり、第１の負荷端子Ｌ１と第２の負荷端子Ｌ２との間でドレインソース間キャパシタンスＣｄｓが有効である。ドレインソース間の負荷電流経路が導通し、ミラー電荷Ｑｇｄによってゲートドレイン間キャパシタンスＣｇｄがロードされる閾値電圧まで、ゲート端子Ｇの電位を引き上げる為に必要な電荷量が、閾値電圧電荷Ｑｔｈによって定義される。
【００３８】
典型的には、比Ｑｇｄ／Ｑｔｈは、半導体素子５００がオフになったときに生成されうる電圧ピークがミラーキャパシタンスＣｇｄを介してゲート電極１５５と結合された場合に半導体素子５００が意図されずにオンになる確率に影響を及ぼす。Ｃｇｓと関連するミラーキャパシタンスＣｇｄが大きいほど、半導体素子５００が意図されずにオンになる確率及びリスクが高くなる。意図されずにオンになると、半導体素子５００を含むスイッチング回路の効率が低下する。例えば、半導体素子５００がハーフブリッジ回路の高電位側スイッチ又は低電位側スイッチである場合には、短絡状況となり両スイッチがオンになることが起こりうる。これに対し、比Ｑｇｄ／Ｑｔｈが小さくなると、応用時に不要な発振をトリガする確率が大きくなる。比Ｑｇｄ／Ｑｔｈに応じて、半導体素子５００は、意図されずオンになるリスクが高いか、意図されず発振するリスクが高い。
【００３９】
主結合面に対して方向が異なることにより、第２のメサ側壁１９２上に形成されたゲート誘電体部分の半導体界面は、電荷キャリアに対して、第１のメサ側壁１９１上のゲート誘電体部分の半導体界面より多くの界面状態を含むことが可能であり、これによって、２つのメサ側壁に沿って形成された反転チャネルの閾値電圧が様々になる。閾値電圧の狭い仕様を可能にする為に、ソース領域１１０は、典型的には、主結晶面である第１のメサ側壁１９１に沿ってのみ形成され、一方、主結晶面に対して傾斜している第２のメサ側壁１９２に沿う反転チャネルの形成は、典型的には、第２のメサ側壁１９２に沿うソース領域の形成を省略することにより抑制される。更に、第１のメサ側壁１９１に沿ってのみソース領域１１０を形成することにより、ボディ領域１２０に対する接点構造に関して、且つ、ゲート誘電体１５１をドレイン電位に対して遮蔽する他の構造に関して、オーバレイ公差が緩められる。
【００４０】
これに対して、あらゆることにもかかわらず、少なくとも第２のメサ側壁１９２の幾つかの部分に沿ってもソース領域１１０を形成することにより、他の装置パラメータに悪影響を及ぼすことなくＣｇｓを増やすことが可能になる。更に、Ｑｇｓに対するＱｔｈの比は、約１になるように調節されてよく、これによって、ＱｔｈはＱｇｓにほぼ等しくなる。
【００４１】
図２Ａ及び図２Ｂでは、ワイドバンドギャップ半導体素子５００はＩＧＦＥＴであり、第１の負荷電極３１０は、ソース端子Ｓを形成するか、ソース端子Ｓに電気的に接続され、第２の負荷電極３２０は、ドレイン端子Ｄを形成するか、ドレイン端子Ｄに電気的に接続される。半導体素子５００は、ボディ領域１２０と第２のメサ側壁１９２との間を、第１の面１０１からメサ部１９０内に延びるダイオード領域１４０を含む。各メサ部１９０では、ダイオード領域１４０の面区画１４１は、ソース領域１１０の区画間に横方向に挟まれる。
【００４２】
ダイオード領域１４０は、第１の負荷電極３１０と電気的に接続又は結合され、ダイオード領域１４０の一部分がトレンチゲート構造１５０の垂直方向の影に入って形成されるように、トレンチゲート構造１５０と垂直方向に一部重なってよい。ダイオード領域１４０の平均正味ドーパント濃度は、ボディ領域１２０の平均正味ドーパント濃度より高い。ダイオード領域１４０の、トレンチゲート構造１５０の垂直方向の影に入る部分は、半導体素子５００が阻止状態にある場合に、ゲート誘電体１５１の活性部分を第２の負荷電極３２０の高電位に対して遮蔽することが可能である。ダイオード領域１４０は、ドレイン構造１３０とともに第３のｐｎ接合ｐｎ３を形成し、半導体素子５００にフライバックダイオード機能性を埋め込むことが可能である。隣接するダイオード領域１４０同士の対向するエッジの間隔は、例えば、２μｍから３μｍの範囲にあってよい。
【００４３】
層間誘電体２１０のストライプ状部分が、トレンチゲート構造１５０のゲート電極１５５を第１の負荷電極３１０から隔てる。層間誘電体２１０は、例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、ドープ又は非ドープケイ酸塩ガラス（例えば、ＢＳＧ（ホウ素ケイ酸塩ガラス）、ＰＳＧ（リンケイ酸塩ガラス）、ＢＰＳＧ（ホウ素リンケイ酸塩ガラス）、ＦＳＧ（フルオロケイ酸塩ガラス）、又はスピンオンガラス）のうちの１つ以上の誘電体層を含んでよい。
【００４４】
メサ接点構造３１５が、第１の負荷電極３１０から層間誘電体２１０の開口部を通ってメサ部１９０まで延び、ソース領域１１０に直接隣接し、ダイオード領域１４０まで延びる。図示された実施形態によれば、メサ接点構造３１５は第１の面１０１上で終わる。別の実施形態によれば、メサ接点構造３１５は半導体ボディ１００内まで延びてよい。
【００４５】
第１の負荷電極３１０、メサ接点構造３１５、及び第２の負荷電極３２０のそれぞれは、アルミニウム（Ａｌ）、銅（Ｃｕ）、或いはアルミニウム又は銅の合金（例えば、ＡｌＳｉ、ＡｌＣｕ、又はＡｌＳｉＣｕ）で構成されてよく、又はこれらを主成分として含んでよい。別の実施形態によれば、第１及び第２の負荷電極３１０、３２０の少なくとも一方が、ニッケル（Ｎｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、バナジウム（Ｖ）、銀（Ａｇ）、金（Ａｕ）、スズ（Ｓｎ）、白金（Ｐｔ）、及び／又はパラジウム（Ｐｄ）を主成分として含んでよい。第１及び第２の負荷電極３１０、３２０の一方又は両方が２つ以上の副層を含んでよく、各副層は、Ｎｉ、Ｔｉ、Ｖ、Ａｇ、Ａｕ、Ｗ、Ｓｎ、Ｐｔ、及びＰｄのうちの１つ以上を主成分として含み、例えば、ケイ化物、窒化物、及び／又は合金を含む。
【００４６】
例えば、メサ接点構造３１５は、メサ部１９０に直接隣接する、チタン（Ｔｉ）の薄い金属含有界面層３１１を含んでよい。
【００４７】
各メサ部１９０においては、ソース領域１１０は、第１のメサ側壁１９１に直接隣接する第１の区画１１１と、第２のメサ側壁１９２に直接隣接する第２の区画１１２と、を含み、第１及び第２の区画１１１、１１２の間に挟まれてこれらに直接隣接する接続区画１１５を含んでよい。ダイオード領域１４０の面区画１４１は、メサ部１９０の水平方向長手軸に沿って接続区画１１５同士を互いに隔てる。接続区画１１５の、メサ部１９０の長手軸に沿う第１の水平方向長さは、メサ部１９０の長手軸に沿う、隣接する接続区画１１５同士の間隔より小さくてよい。接続区画１１５の、メサ部１９０の長手軸に沿う第１の水平方向長さは、少なくとも２００ｎｍであって最大で５μｍであってよい。
【００４８】
メサ接点構造３１５は、メサ部１９０の水平方向長手軸に沿って、ダイオード領域１４０の面区画１４１と、並びにソース領域１１０の接続区画１１５と、交互にオーム接点を形成する。第２の区画１１２の、メサ部１９０の水平方向横断軸に平行な水平方向幅が、層間誘電体２１０とメサ部１９０との重なり長さより小さくてよく、層間誘電体２１０は第２の区画１１２を完全に覆い、第２の区画１１２は、メサ接点構造３１５とダイオード領域１４０との間の接触面積を減らさない。第２の区画１１２の、第１の面１０１と直交する垂直方向長さは、少なくとも２００ｎｍであって最大で１μｍであってよい。
【００４９】
メサ部１９０に割り当てられたソース領域１１０は、梯子状構造を形成し、第１及び第２の区画１１１、１１２がレールを形成し、接続区画１１５が梯子の横木を形成し、レールの幅は様々であってよい。
【００５０】
図３Ａ及び図３Ｂの半導体素子５００では、複数の第２の区画１１２の、メサ部１９０の水平方向長手軸に沿う水平方向長さが、接続区画１１５と同じであってよい。ダイオード領域１４０の面区画１４１は、第２のメサ側壁１９２に沿って、第２の区画１１２と交互になる。
【００５１】
ダイオード領域１４０は、ドレイン構造１３０に直接隣接する遮蔽部１４３と、高濃度にドープされた面区画１４１を介して遮蔽部１４３と第１の負荷電極３１０とをつなぐ接触部１４２と、を含む。接触部１４２の平均正味ドーパント濃度は、ボディ領域１２０の平均正味ドーパント濃度の少なくとも１０倍の高さである。遮蔽部１４３は、第１の面１０１に対してトレンチゲート構造１５０の垂直方向の影に入る区画を含んでよい。隣接する遮蔽部１４３同士の間隔は、例えば、０．５μｍと３μｍの間であってよい。
【００５２】
ドレイン構造１３０は、ボディ領域１２０とドリフトゾーン１３１との間に電流拡散ゾーン１３２を含んでよく、電流拡散ゾーン１３２は、ボディ領域１２０とドリフトゾーン１３１とに挟まれてよく、或いは、ボディ領域１２０から間隔を置いて配置されてよい。電流拡散ゾーン１３２の平均ドーパント濃度は、ドリフトゾーン１３１の平均ドーパント濃度の少なくとも２倍の高さであり、例えば、少なくとも１０倍の高さである。電流拡散ゾーン１３２内の減らされた横方向のオーム抵抗が、ボディ領域１２０を水平方向に通る電荷キャリア流を拡散させ、ドリフトゾーン１３１内のドーパント濃度が低くても、ドリフトゾーン１３１内で、より均一な電流分布が達成される。
【００５３】
図示された実施形態によれば、電流拡散ゾーン１３２は、ボディ領域１２０に直接隣接し、隣接する遮蔽部１４３同士の間に形成される。電流拡散ゾーン１３２とドリフトゾーン１３１との間のユニポーラホモ接合の、第１の面１０１までの距離は、ダイオード領域１４０とドリフトゾーン１３１との間の第３のｐｎ接合ｐｎ３の、第１の面１０１までの距離と比較して、等しくてよく、より小さくてもよく、より大きくてもよい。電流拡散ゾーン１３２は、隣接するダイオード領域１４０の水平方向の影の中でのみ形成されてよく、或いは、電流拡散ゾーン１３２の一部分が遮蔽部１４３の垂直方向の影に入って形成されるように、遮蔽部１４３と一部重なってよい。別の実施形態によれば、電流拡散ゾーン１３２は、遮蔽部１４３とドリフトゾーン１３１との間に連続層を形成してよい。
【００５４】
図４Ａ及び図４Ｂでは、ソース領域１１０の接続区画１１５は、メサ部１９０の端部区画１９９内でのみ形成され、ダイオード領域１４０の総接触面積は、ソース領域１１０の第２の区画１１２及び接続区画１１５の形成に影響されない。
【００５５】
図５Ａ及び図５Ｂの半導体素子では、第２の区画１１２の垂直方向長さは、ソース領域１１０の第１の区画１１１の垂直方向長さより大きい。第２の区画１１２の垂直方向長さを増やすと、ソース領域１１０とゲート電極１５５との間の重なり面積が大きくなる為、ゲートソース間容量Ｃｇｓが更に増える。
【００５６】
ゲートメタライゼーション３３０が、メサ部１９０の端部区画１９９の垂直方向の影の中に、並びに、メサ部１９０の端部区画間に挟まれたトレンチゲート構造１５０の端部区画の垂直方向の影の中に形成されてよい。ゲート接点構造３３５が、ゲートメタライゼーション３３０から、トレンチゲート構造１５０の上方の層間誘電体２１０内の開口部を通って延びてよく、トレンチゲート構造１５０内のゲート電極１５５に直接隣接してよい。
【００５７】
第１の負荷電極３１０は、メサ部１９０の、対向する２つの端部区画１９９の間の中央区画１９５の垂直方向の影の中、且つ、トレンチゲート構造１５０の、メサ部１９０の中央区画１９５間に挟まれた部分の上方に形成されてよい。メサ接点構造３１５が、第１の負荷電極３１０から、層間誘電体２１０内の開口部を通って、メサ部１９０の中央区画１９５まで延びる。
【００５８】
図６Ａ及び図６Ｂでは、ダイオード領域１４０の面区画１４１が、第２のメサ側壁１９２に沿う第２の区画１１２を、第１のメサ側壁１９１に沿う第１の区画１１１から完全に隔てる。メサ接点構造３１５は、第１の区画１１１、面区画１４１、及び第２の区画１１２と一部重なるように形成される。
【００５９】
図７Ａ及び図７Ｂの半導体素子５００は、トレンチソース構造３５０を含み、トレンチソース構造３５０の横方向及び垂直方向の寸法はトレンチゲート構造１５０と同じであってよい。トレンチソース構造３５０は、ゲート電極１５５と同じ１つ以上の材料で作られたトレンチソース電極３５５と、ゲート誘電体１５１と同じ材料及び寸法で作られたソース絶縁体３５１と、を含む。ソース接点構造３５６が、第１の負荷電極３１０から層間誘電体２１０の開口部を通って延び、トレンチソース電極３５５を第１の負荷電極３１０に電気的に接続する。一実施形態によれば、トレンチソース構造３５０は、トレンチゲート構造１５０と規則的に交互になる。トレンチゲート構造１５０とトレンチソース構造３５０の和に対するトレンチソース構造３５０の割合は、５％から２０％の範囲にあってよく、例えば、約１０％であってよい。
【００６０】
トレンチソース構造３５０は、第１の負荷電極３１０と第２の負荷電極３２０との間のキャパシタンスを増やし、このキャパシタンスは、ドレインソース間キャパシタンスＣｄｓ又は出力キャパシタンスＣｏｓｓに比例する。出力キャパシタンスＣｏｓｓが高いほど、半導体素子５００のターンオフ時にトリガされる発振が抑えられる。
【００６１】
一実施形態によれば、半導体素子５００の定格阻止電圧は６００Ｖ以上である。阻止電圧を高くすると出力キャパシタンスが著しく低下する為、Ｃｏｓｓを増やすことは高度に効果的である。
【００６２】
別の実施形態によれば、隣接するトレンチソース構造３５０同士は、少なくとも９個、例えば１９個のトレンチゲート構造１５０によって隔てられる。
【００６３】
図８Ａ及び図８Ｂでは、半導体素子５００は、トレンチソース構造３５０と、両長手方向メサ側壁１９１、１９２と直接隣接するソース領域１１０との組み合わせを含む。
【００６４】
本明細書において特定の実施形態を図示及び説明してきたが、当業者であれば理解されるように、本発明の範囲から逸脱しない限り、図示及び説明された特定の実施形態の代わりに様々な変形実施態様及び／又は等価実施態様が用いられてよい。本出願は、本明細書に記載の特定実施形態のあらゆる翻案又は変形を包含するものとする。従って、本発明は、特許請求の範囲及びその等価物によってのみ限定されるものとする。
【符号の説明】
【００６５】
１００  半導体ボディ
１０１  第１の面
１０２  第２の面
１１０  ソース領域
１１１  第１の区画
１１２  第２の区画
１１５  接続区画
１２０  ボディ領域
１３０  ドレイン構造
１３１  ドリフトゾーン
１３２  電流拡散ゾーン
１３９  接点構造
１４０  ダイオード領域
１４１  面区画
１４２  接触部
１４３  遮蔽部
１５０  トレンチゲート構造
１５１  ゲート誘電体
１５５  ゲート電極
１９０  メサ部
１９１、１９２  メサ側壁
１９９  端部区画
２１０  層間誘電体
２４０  分離領域
３１０  第１の負荷電極
３１１  金属含有界面層
３１５  メサ接点構造
３２０  第２の負荷電極
３３０  ゲートメタライゼーション
３３５  ゲート接点構造
３５０  トレンチソース構造
３５１  ソース絶縁体
３５５  トレンチソース電極
３５６  ソース接点構造
５００  半導体素子
Ｄ  ドレイン端子
Ｇ  ゲート端子
Ｌ１  第１の負荷端子
Ｌ２  第２の負荷端子
ｐｎ１  第１のｐｎ接合
ｐｎ２  第２のｐｎ接合
Ｓ  ソース端子
ＴＣ  トランジスタセル
【図１Ａ】
0006433539.tif 000002
【図１Ｂ】
0006433539.tif 000003
【図２Ａ】
0006433539.tif 000004
【図２Ｂ】
0006433539.tif 000005
【図３Ａ】
0006433539.tif 000006
【図３Ｂ】
0006433539.tif 000007
【図４Ａ】
0006433539.tif 000008
【図４Ｂ】
0006433539.tif 000009
【図５Ａ】
0006433539.tif 000010
【図５Ｂ】
0006433539.tif 000011
【図６Ａ】
0006433539.tif 000012
【図６Ｂ】
0006433539.tif 000013
【図７Ａ】
0006433539.tif 000014
【図７Ｂ】
0006433539.tif 000015
【図８Ａ】
0006433539.tif 000016
【図８Ｂ】
0006433539.tif 000017