(57)【特許請求の範囲】
【請求項１】
ルテニウム又はコバルトからなる少なくとも１層を含むバリア層の除去方法であって、
熱流エッチングにより、半導体構造体における非凹部領域の上に形成されたルテニウム又はコバルトを含む前記バリア層を除去する工程を備え、
熱流エッチング用の化学ガスは、ＸｅＦ２、ＸｅＦ４及びＸｅＦ６のうちの１つ、又はこれらのうちの１つを含む混合ガスである、バリア層の除去方法。
【請求項２】
請求項１に記載の除去方法において、
Ｒｕを含む前記バリア層に対する熱流エッチングの温度は、０℃から４００℃である、バリア層の除去方法。
【請求項３】
請求項２に記載の除去方法において、
Ｒｕを含む前記バリア層に対する熱流エッチングの温度は、１００℃から３５０℃である、バリア層の除去方法。
【請求項４】
請求項２に記載の除去方法において、
Ｒｕを含む前記バリア層に対する熱流エッチングの温度は、５０℃から１２０℃である、バリア層の除去方法。
【請求項５】
請求項１に記載の除去方法において、
Ｒｕを含む前記バリア層に対する熱流エッチングの圧力は、１０ｍＴｏｒｒから２０Ｔｏｒｒである、バリア層の除去方法。
【請求項６】
請求項１に記載の除去方法において、
熱流エッチングの流量は、０ｓｃｃｍから５０ｓｃｃｍである、バリア層の除去方法。
【請求項７】
請求項１に記載の除去方法において、
Ｃｏを含む前記バリア層に対する熱流エッチングの温度は、１２０℃から６００℃である、バリア層の除去方法。
【請求項８】
請求項７に記載の除去方法において、
Ｃｏを含む前記バリア層に対する熱流エッチングの温度は、２００℃から４００℃である、バリア層の除去方法。
【請求項９】
請求項１に記載の除去方法において、
前記バリア層は、材料がチタン、窒化チタン、タンタル又は窒化タンタルである他の層を含む、バリア層の除去方法。
【請求項１０】
誘電体層と、該誘電体層の上に形成されたハードマスク層と、該ハードマスク層及び前記誘電体層に形成された凹部領域と、前記ハードマスク層、前記凹部領域の側面及び該凹部領域の底面の上に形成されたルテニウム又はコバルトからなる少なくとも１層を含むバリア層と、該バリア層の上に形成されると共に前記凹部領域を埋める金属層とを含む半導体構造体を用意する工程と、
非凹部領域の上に形成された前記金属層及び前記凹部領域の金属を除去し、前記凹部領域内に所定量の金属を残す工程と、
熱流エッチングにより、前記非凹部領域の上に形成されたルテニウム又はコバルトを含む前記バリア層と、前記ハードマスク層とを除去する工程とを備え、
熱流エッチング用の化学ガスは、ＸｅＦ２、ＸｅＦ４及びＸｅＦ６のうちの１つ、又はこれらのうちの１つを含む混合ガスである、半導体構造体の形成方法。
【請求項１１】
請求項１０に記載の形成方法において、
前記凹部領域の金属表面は、前記誘電体層の上面と同一の高さである、半導体構造体の形成方法。
【請求項１２】
請求項１０に記載の形成方法において、
前記凹部領域の金属表面は、前記誘電体層の上面よりも低い、半導体構造体の形成方法。
【請求項１３】
請求項１２に記載の形成方法において、
前記凹部領域における前記金属表面をキャップ層によって選択的に覆う工程をさらに備えている、半導体構造体の形成方法。
【請求項１４】
請求項１３に記載の形成方法において、
前記凹部領域における前記キャップ層の上面は、前記誘電体層の上面と同一の高さである、半導体構造体の形成方法。
【請求項１５】
請求項１３に記載の形成方法において、
前記キャップ層は、材料にコバルトを選択する、半導体構造体の形成方法。
【請求項１６】
請求項１３に記載の形成方法において、
前記凹部領域における前記金属表面を前記キャップ層によって選択的に覆う工程は、熱流エッチングにより、前記非凹部領域の上に形成されたルテニウム又はコバルトを含む前記バリア層と、前記ハードマスク層とを除去する工程よりも前に実行される、半導体構造体の形成方法。
【請求項１７】
請求項１３に記載の形成方法において、
前記凹部領域における前記金属表面を前記キャップ層によって選択的に覆う工程は、熱流エッチングにより、前記非凹部領域の上に形成されたルテニウム又はコバルトを含む前記バリア層と、前記ハードマスク層とを除去する工程よりも後に実行される、半導体構造体の形成方法。
【請求項１８】
請求項１０に記載の形成方法において、
前記バリア層は、材料がチタン、窒化チタン、タンタル又は窒化タンタルである他の層を含む、半導体構造体の形成方法。
【請求項１９】
請求項１０に記載の形成方法において、
前記非凹部領域の上に形成された前記金属層、及び前記凹部領域の金属は、ＣＭＰ若しくは電解研磨によって、又はＣＭＰと電解研磨との組み合わせによって除去される、半導体構造体の形成方法。
【請求項２０】
請求項１０に記載の形成方法において、
前記金属層は銅層である、半導体構造体の形成方法。
【請求項２１】
請求項１０に記載の形成方法において、
前記バリア層を除去するよりも前に、前記半導体構造体の表面に対してＨＦを含む溶液による処理又はＨＦ蒸気を含む気相による処理を行う工程をさらに備えている、半導体構造体の形成方法。
【請求項２２】
誘電体層と、該誘電体層の上に形成されたハードマスク層と、該ハードマスク層及び前記誘電体層に形成された凹部領域と、前記ハードマスク層、前記凹部領域の側面及び該凹部領域の底面の上に形成されたルテニウム又はコバルトからなる少なくとも１層を含むバリア層と、該バリア層の上に形成されると共に前記凹部領域を埋める金属層とを含む半導体構造体を用意する工程と、
非凹部領域の上に形成された前記金属層及び前記凹部領域の金属を除去し、前記凹部領域内に所定量の金属を残す工程と、
熱流エッチングにより、前記非凹部領域の上に形成されたルテニウム又はコバルトを含む前記バリア層と、前記ハードマスク層とを除去する工程とを備え、
前記バリア層を除去するよりも前に、前記半導体構造体の表面に対してＨＦを含む溶液による処理又はＨＦ蒸気を含む気相による処理を行う工程をさらに備えている、半導体構造体の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通常、集積回路製造プロセスに関し、特に、バリア層の除去方法及び半導体構造体の形成方法に関する。
【背景技術】
【０００２】
半導体構造体において、電子回路の構成要素を形成する従来の材料は、アルミニウムである。しかし、集積回路の特徴であるサイズは小さくなっているため、アルミニウムは、その抵抗が大きいことから、半導体構造体に電子回路の構成要素を形成することは、もはや適当ではない。良好な電気伝導率を持つ銅は、アルミニウムに置き換わり、集積回路に使用されている。しかしながら、銅は、ＳｉＯ２に容易に拡散するという欠点を持っており、この欠点は、集積回路に重大な悪影響を及ぼす。従って、この問題を解決するために、銅のＳｉＯ２への拡散を防止するバリア層が用いられている。
【０００３】
現在、バリア層の材料は、通常、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）又は窒化チタン（ＴｉＮ）が選ばれており、半導体構造体における非凹部領域の上に形成されたバリア層は、主に化学機械研磨（ＣＭＰ）により除去される。２０ｎｍ又は２０ｎｍ以下のノードプロセスでは、バリア層の厚さは十分に小さくなければならない。タンタル、窒化タンタル、チタン又は窒化チタンからなるバリア層にとって、もし、このバリア層の厚さが小さ過ぎる場合には、バリア層における銅のＳｉＯ２への拡散を防止するという能力が減じてしまい、従って、タンタル、窒化タンタル、チタン又は窒化チタンからなるバリア層は、２０ｎｍ又は２０ｎｍ以下のノードプロセスでは適当ではない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このため、２０ｎｍ又は２０ｎｍ以下のノードプロセスにおいて、バリア層を形成するための新材料を見つけ出す必要がある。コバルト（Ｃｏ）又はルテニウム（Ｒｕ）がバリア層の形成に用いることができるという事実が証明された。コバルト又はルテニウムにおける銅のＳｉＯ２への拡散を防止するという能力は、タンタル、窒化タンタル、チタン又は窒化チタンにおける当該能力よりも極めて強い。半導体構造体においてバリア層としてコバルトを用いる際に、コバルト下地がスラリと接触している場合には、該バリア層を化学機械研磨している間に、トレンチ又はヴィアのような凹部領域の側面に沿って、コバルト下地に対する電位化学腐食（potential chemical corrosion）が生じる。ガルバニック腐食（異種金属接触腐食）は、銅がコバルト下地と共にガルバニック対を形成する場所に存在する凹部領域の上面に生じる。ルテニウムの硬度は、比較的に高い。ルテニウムからなるバリア層を化学機械研磨する際には、引っ掻き傷が生じやすい。
【０００５】
それ故に、新材料の特性により、バリア層はＣＭＰによって除去しにくく、従って、新材料における工業化の障害を含んでいる。
【課題を解決するための手段】
【０００６】
本発明は、ルテニウム又はコバルトからなる少なくとも１層を含むバリア層の除去方法を提供し、該除去方法は、熱流エッチング（thermal flow etching）により、半導体構造体における非凹部領域の上に形成されたルテニウム又はコバルトを含むバリア層を除去する工程を備えている。
【０００７】
本発明は、さらに、半導体構造体の形成方法を提供し、該形成方法は、誘電体層と、該誘電体層の上に形成されたハードマスク層と、該ハードマスク層及び誘電体層に形成された凹部領域と、ハードマスク層、凹部領域の側面及び凹部領域の底面の上に形成されたルテニウム又はコバルトからなる少なくとも１層を含むバリア層と、該バリア層の上に形成されると共に凹部領域を埋める金属層とを含む半導体構造体を用意する工程と、非凹部領域の上に形成された金属層及び凹部領域の金属を除去し、凹部領域内に所定量の金属を残す工程と、熱流エッチングにより、非凹部領域の上に形成されたルテニウム又はコバルトを含むバリア層と、ハードマスク層とを除去する工程とを備えている。
【発明の効果】
【０００８】
本発明は、ルテニウム又はコバルトを含むバリア層が、熱流エッチングによって除去される。該熱流エッチングは、ルテニウム又はコバルトからなるバリア層に対する化学機械研磨による不具合を克服することができる。その上、半導体構造体の形成プロセスにおいて、バリア層とハードマスク層とを除去するのに熱流エッチングを用いると、機械的な力を生じない。さらに、非凹部領域の上に形成された金属層は電解研磨によって除去が可能となり、該電解研磨は機械的な力を生じることがない。半導体構造体の形成プロセス中に、誘電体層には機械的な力が生じないため、半導体構造体には、ローｋ（low k）又は超ローｋ（ultra low k）の誘電体を用いることができる。
【図面の簡単な説明】
【０００９】
【図１−１】図１−１は本発明の一例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。
【図１−２】図１−２は本発明の一例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。
【図１−３】図１−３は本発明の一例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。
【図２】図２は本発明の一例示的実施形態に係る半導体構造体の形成方法を示すフローチャート図である。
【図３−１】図３−１は本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。
【図３−２】図３−２は本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。
【図３−３】図３−３は本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。
【図３−４】図３−４は本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。
【図４】図４は本発明の他の例示的実施形態に係る半導体構造体の形成方法を示すフローチャート図である。
【図５−１】図５−１は本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。
【図５−２】図５−２は本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。
【図５−３Ａ】図５−３Ａは本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。
【図５−３Ｂ】図５−３Ｂは本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。
【図５−４】図５−４は本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示す断面図である。
【図６】図６は本発明の他の例示的実施形態に係る半導体構造体の形成方法を示すフローチャート図である。
【発明を実施するための形態】
【００１０】
本発明は、ルテニウム又はコバルトからなる少なくとも１層を含むバリア層の除去方法を提供する。ルテニウム又はコバルトを含み、半導体構造体における非凹部領域の上に形成されたバリア層は、熱流エッチングによって除去される。以下の例示は、バリア層の除去方法及び半導体構造体の形成方法を示している。
【００１１】
図１−１から図１−３は、本発明の一例示的実施形態に係る半導体構造体の形成プロセスを示している。半導体構造体は、ウェーハのような基板１０１を含んでいる。基板１０１は、図示はしないが、該基板１０１の中に、ＩＣ装置及び必要な接続構造体を既に含んでいてもよい。ある用途では、絶縁層１０２が基板１０１の上に形成される。絶縁層１０２はＳｉＣＮであり得る。誘電体層が絶縁層１０２の上に形成される。絶縁層１０２が基板１０１の上に形成されない場合は、誘電体層が基板１０１の上に直接に形成され得る。誘電体層は、ＳｉＯ２、ＳｉＯＣ、ＳｉＯＦ、ＳｉＬＫ、ＢＤ（Black Diamond）、ＢＤII、又はＢＤIIのような材料を含んでいてもよい。半導体装置には、半導体構造体同士の間の容量を低減するローｋ誘電体材料を選択するのが好ましい。異なる構造体の要求によると、誘電体層は２層又は２層以上から構成され得る。図に示す実施形態においては、該誘電体層は、絶縁層１０２の上に形成された第１誘電体層１０３と、該第１誘電体層１０３の上に形成された第２誘電体層１０４との２層を含む。第１誘電体層１０３はローｋ誘電体層であり得る。第２誘電体層１０４はＴＥＯＳであり得る。ハードマスク層１０５が第２誘電体層１０４の上に堆積される。ハードマスク層１０５の材料は、窒化チタン、窒化タンタル、タングステン又は窒化タングステンを含んでいてもよい。凹部領域、例えばトレンチ又はヴィア等は、公知の方法を用いて、ハードマスク層１０５、第２誘電体層１０４、第１誘電体層１０３及び絶縁層１０２に形成されており、その一例として、凹部領域１０８が図中に示されている。
【００１２】
バリア層１０６が、ハードマスク層１０５の上、並びに凹部領域１０８の側面上及び底面上に堆積される。バリア層１０６の材料は、２０ｎｍ又は２０ｎｍ以下のノードプロセスの要求を満たす、少なくともルテニウム又はコバルトを含む。バリア層１０６と、ハードマスク層１０５、第２誘電体層１０４、第１誘電体層１０３及び絶縁層１０２との間の付着性を改善するために、該バリア層１０６は、第１バリア層と第２バリア層との２層を含むことが好ましい。第１バリア層は、ハードマスク層１０５の上、並びに凹部領域１０８の側面上及び底面上に形成される。第１バリア層の材料は、チタン、窒化チタン、タンタル又は窒化タンタルを選択することができる。第２バリア層は第１バリア層の上に形成され、且つ、その材料はルテニウム又はコバルトである。一般的には、第２バリア層がコバルトであるなら、第１バリア層は窒化チタンを選ぶのが好ましく、第２バリア層がルテニウムであるなら、第１バリア層は窒化タンタルを選ぶのが好ましい。
【００１３】
金属層１０７がバリア層１０６の上に形成され、且つ凹部領域１０８を埋めている。ある用途においては、金属層１０７を堆積するよりも前に、バリア層１０６の上に金属シード層を堆積し得る。該金属シード層は、バリア層１０６の上への金属層１０７の堆積及び結合が容易となるように、金属層１０７と同じ材料を含んでいてもよい。図１−１に示すように、金属層１０７は、凹部領域１０８を埋めると共に、非凹部領域を覆っている。金属層１０７は、銅層であることが好ましい。
【００１４】
図１−２に示すように、非凹部領域の上に形成された金属層１０７を除去すると共に、凹部領域１０８の金属を除去する。これにより、凹部領域１０８の中には、ある程度の量、すなわち所定量の金属が残る。本実施形態においては、凹部領域１０８の金属表面は、第２誘電体層１０４の上面と同一の高さである。非凹部領域の上に形成された金属層１０７と、凹部領域１０８の金属とは、ＣＭＰ若しくは電解研磨によって、又はＣＭＰと電解研磨との組み合わせによって除去され得る。金属層１０７の大部分はＣＭＰによって除去され、半導体構造体上の連続的な金属層１０７が約５００オングストロームから１０００オングストロームの厚さで残るのが好ましく、その後、電解研磨を用いて、非凹部領域の上に形成された金属層１０７の残部と、凹部領域１０８の金属とを除去するのが好ましい。ＣＭＰプロセス中に、チップ内の異なる段差の高さは最小化される。電解研磨法及び電界研磨装置は、ここにレファレンスとして参照し得る国際特許出願ＰＣＴ／ＣＮ２０１２／０７５９９０に開示されている。
【００１５】
図１−３に示すように、熱流エッチングにより、非凹部領域の上に形成されたバリア層１０６とハードマスク層１０５とを除去する。熱流エッチング用の化学ガスは、ＸｅＦ２、ＸｅＦ４及びＸｅＦ６のうちの１つ、又はこれらのうちの１つを含む混合ガスを選択し得る。例えば、ＸｅＦ２を選んだ場合のＸｅＦ２と、ルテニウム（Ｒｕ）又はコバルト（Ｃｏ）との化学式は、以下となる。
【００１６】
Ｒｕ＋３ＸｅＦ２−> ＲｕＦ６(揮発)＋３Ｘｅ(気体）
Ｃｏ＋２ＸｅＦ２−> ＣｏＦ４(揮発)＋２Ｘｅ(気体）
ルテニウムを含むバリア層１０６に対する熱流エッチングの温度は、０℃から４００℃であり、１００℃から３５０℃がより良い。ルテニウムを含むバリア層１０６に対する熱流エッチングの圧力は、１０ｍＴｏｒｒから２０Ｔｏｒｒである。ＸｅＦ２の流量は、０ｓｃｃｍから５０ｓｃｃｍであり、該流量は、質量流量計によって調節され得る。これらの条件下において、Ｒｕのエッチングレートは、Ｔａ、ＴａＮ、Ｔｉ又はＴｉＮのエッチングレートとほぼ同一である。１１０℃において、Ｒｕのエッチングレートは、流量が９ｓｃｃｍの場合に、約２５０オングストローム／分である。Ｃｏを含むバリア層１０６に対する熱流エッチングの条件は、温度が１２０℃から６００℃であり、２００℃から４００℃が好ましい。バリア層１０６とハードマスク層１０５とが除去された後は、図１−３に示すように、金属線が分離される。
【００１７】
バリア層１０６が熱流エッチングによって除去されるよりも前に、基板１０１の表面は、ＨＦを含む溶液による処理又はＨＦ蒸気を含む気相による処理が必要となることがある。これは、電解研磨による金属除去プロセス中に、バリア層１０６の上面に酸化膜からなる層が形成される場合があり、該酸化膜は、その下のバリア層１０６に対するエッチング効率を低下させるおそれがあるからである。従って、熱流エッチングによってバリア層１０６が除去されるよりも前に、基板１０１の表面に対して、該酸化膜を除去する処理を行うことが好ましい。
【００１８】
従って、図２に示すように、本発明の一例示的実施形態に係る半導体構造体の形成方法は、以下のように要約することができる。
【００１９】
ステップ２０１：誘電体層と、該誘電体層の上に形成されたハードマスク層と、該ハードマスク層及び誘電体層に形成された凹部領域と、ハードマスク層、凹部領域の側面及び凹部領域の底面の上に形成されたルテニウム又はコバルトからなる少なくとも１層を含むバリア層と、該バリア層の上に形成されると共に凹部領域を埋める金属層とを含む半導体構造体を用意する。
【００２０】
ステップ２０３：非凹部領域の上に形成された金属層及び凹部領域の金属を除去し、凹部領域内に所定量の金属を残す。
【００２１】
ステップ２０５：熱流エッチングにより、非凹部領域の上に形成されたルテニウム又はコバルトを含むバリア層と、ハードマスク層とを除去する。
【００２２】
本実施形態においては、凹部領域の金属表面は、誘電体層の上面の高さと同一である。
【００２３】
図３−１から図３−４には、本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示している。半導体構造体は、ウェーハのような基板３０１を含んでいる。基板３０１は、図示はしないが、該基板３０１の中に、ＩＣ装置及び必要な接続構造体を既に含んでいてもよい。ある用途では、絶縁層３０２が基板３０１の上に形成される。絶縁層３０２はＳｉＣＮであり得る。誘電体層が絶縁層３０２の上に形成される。絶縁層３０２が基板３０１の上に形成されない場合は、誘電体層が基板３０１の上に直接に形成され得る。誘電体層は、ＳｉＯ２、ＳｉＯＣ、ＳｉＯＦ、ＳｉＬＫ、ＢＤ、ＢＤII、又はＢＤIIのような材料を含んでいてもよい。半導体装置においては、半導体構造体同士の間の容量を低減するローｋ誘電体材料を選択するのが好ましい。異なる構造体の要求によると、誘電体層は２層又は２層以上から構成され得る。図に示す実施形態においては、該誘電体層は、絶縁層３０２の上に形成された第１誘電体層３０３と、該第１誘電体層３０３の上に形成された第２誘電体層３０４との２層を含む。第１誘電体層３０３はローｋ誘電体層であり得る。第２誘電体層３０４はＴＥＯＳであり得る。ハードマスク層３０５が第２誘電体層３０４の上に堆積される。ハードマスク層３０５の材料は、窒化チタン、窒化タンタル、タングステン又は窒化タングステンを含んでいてもよい。凹部領域、例えばトレンチ又はヴィア等は、公知の方法を用いて、ハードマスク層３０５、第２誘電体層３０４、第１誘電体層３０３及び絶縁層３０２に形成されており、その一例として、凹部領域３０８が図中に示されている。
【００２４】
バリア層３０６が、ハードマスク層３０５の上、並びに凹部領域３０８の側面上及び底面上に堆積される。バリア層３０６の材料は、２０ｎｍ又は２０ｎｍ以下のノードプロセスの要求を満たす、少なくともルテニウムを含む。バリア層３０６と、ハードマスク層３０５、第２誘電体層３０４、第１誘電体層３０３及び絶縁層３０２との間の付着性を改善するために、該バリア層３０６は、第１バリア層と第２バリア層との２層を含むことが好ましい。第１バリア層は、ハードマスク層３０５の上、並びに凹部領域３０８の側面上及び底面上に形成される。第１バリア層の材料は、チタン、窒化チタン、タンタル又は窒化タンタルを選択することができる。第２バリア層は第１バリア層の上に形成され、且つ、その材料はルテニウムである。一般的には、第２バリア層がルテニウムであるなら、第１バリア層は窒化タンタルを選ぶのが好ましい。
【００２５】
金属層３０７がバリア層３０６の上に形成され、且つ凹部領域３０８を埋めている。ある用途においては、金属層３０７を堆積するよりも前に、バリア層３０６の上に金属シード層を堆積し得る。該金属シード層は、バリア層３０６の上への金属層３０７の堆積及び結合が容易となるように、金属層３０７と同じ材料を含んでいてもよい。図３−１に示すように、金属層３０７は、凹部領域３０８を埋めると共に、非凹部領域を覆っている。金属層３０７は、銅層であることが好ましい。
【００２６】
図３−２に示すように、非凹部領域の上に形成された金属層３０７を除去すると共に、凹部領域３０８の金属を除去する。これにより、凹部領域３０８の中には、ある程度の量、すなわち所定量の金属が残る。本実施形態においては、凹部領域３０８の金属表面は、第２誘電体層３０４の上面よりも低い。非凹部領域の上に形成された金属層３０７と、凹部領域３０８の金属とは、ＣＭＰ若しくは電解研磨によって、又はＣＭＰと電解研磨との組み合わせによって除去され得る。金属層３０７の大部分はＣＭＰによって除去され、半導体構造体上の連続的な金属層３０７が約５００オングストロームから１０００オングストロームの厚さで残るのが好ましく、その後、電解研磨を用いて、非凹部領域の上に形成された金属層３０７の残部と、凹部領域３０８の金属とを除去するのが好ましい。ＣＭＰプロセス中に、チップ内の異なる段差の高さは最小化される。電解研磨法及び電界研磨装置は、ここにレファレンスとして参照し得る国際特許出願ＰＣＴ／ＣＮ２０１２／０７５９９０に開示されている。
【００２７】
図３−３に示すように、凹部領域３０８の金属表面をキャップ層３０９によって選択的に覆う。ここで、「選択的に覆う」とは、キャップ層３０９が、凹部領域３０８の金属表面上のみを覆う一方、非凹部領域の上に形成されたバリア層３０６の表面上は覆わないということを意味する。凹部領域３０８におけるキャップ層３０９の上面は、第２誘電体層３０４の上面の高さと同一である。キャップ層３０９は、通常、コバルト材料を選択する。但し、他の材料を使用することも可能である。
【００２８】
図３−４に示すように、熱流エッチングにより、非凹部領域の上に形成されたバリア層３０６とハードマスク層３０５とを除去する。熱流エッチング用の化学ガスは、ＸｅＦ２、ＸｅＦ４及びＸｅＦ６のうちの１つ、又はこれらのうちの１つを含む混合ガスを選択し得る。例えば、ＸｅＦ２を選んだ場合、ルテニウムを含むバリア層３０６に対する熱流エッチングの温度は、０℃から４００℃であり、５０℃から１２０℃がより良い。ルテニウムを含むバリア層３０６に対する熱流エッチングの圧力は、１０ｍＴｏｒｒから２０Ｔｏｒｒである。ＸｅＦ２の流量は、０ｓｃｃｍから５０ｓｃｃｍであり、該流量は、質量流量計によって調節され得る。これらの条件下において、Ｒｕのエッチングレートは、Ｔａ、ＴａＮ、Ｔｉ又はＴｉＮのエッチングレートとほぼ同一である。１１０℃において、Ｒｕのエッチングレートは、約２５０オングストローム／分である。また、温度が１２０℃よりも低い場合には、ＸｅＦ２とＣｏとの間の反応は無視し得る。
【００２９】
バリア層３０６が熱流エッチングによって除去されるよりも前に、基板３０１の表面は、ＨＦを含む溶液による処理又はＨＦ蒸気を含む気相による処理が必要となることがある。これは、電解研磨による金属除去プロセス中に、バリア層３０６の上面に酸化膜からなる層が形成される場合があり、該酸化膜は、その下のバリア層３０６に対するエッチング効率を低下させるおそれがあるからである。従って、熱流エッチングによってバリア層３０６が除去されるよりも前に、基板３０１の表面に対して、該酸化膜を除去する処理を行うことが好ましい。
【００３０】
従って、図４に示すように、本発明の他の例示的実施形態に係る半導体構造体の形成方法は、以下のように要約することができる。
【００３１】
ステップ４０１：誘電体層と、該誘電体層の上に形成されたハードマスク層と、該ハードマスク層及び誘電体層に形成された凹部領域と、ハードマスク層、凹部領域の側面及び凹部領域の底面の上に形成されたルテニウムからなる少なくとも１層を含むバリア層と、該バリア層の上に形成されると共に凹部領域を埋める金属層とを含む半導体構造体を用意する。
【００３２】
ステップ４０３：非凹部領域の上に形成された金属層及び凹部領域の金属を除去し、凹部領域内に所定量の金属を残す。ここで、凹部領域内の金属表面は、誘電体層の上面よりも低い。
【００３３】
ステップ４０４：凹部領域内の金属表面をキャップ層により選択的に覆う。ここで、凹部領域内のキャップ層の上面は、誘電体層の上面の高さと同一である。
【００３４】
ステップ４０５：熱流エッチングにより、非凹部領域の上に形成されたルテニウムを含むバリア層と、ハードマスク層とを除去する。
【００３５】
図５−１から図５−４には、本発明の他の例示的実施形態に係る半導体構造体の形成プロセスを示している。半導体構造体は、ウェーハのような基板５０１を含んでいる。ある用途では、絶縁層５０２が基板５０１の上に形成される。絶縁層５０２はＳｉＣＮであり得る。誘電体層が絶縁層５０２の上に形成される。絶縁層５０２が基板５０１の上に形成されない場合は、誘電体層が基板５０１の上に直接に形成され得る。誘電体層は、ＳｉＯ２、ＳｉＯＣ、ＳｉＯＦ、ＳｉＬＫ、ＢＤ、ＢＤII、又はＢＤIIのような材料を含んでいてもよい。半導体装置においては、半導体構造体同士の間の容量を低減するローｋ誘電体材料を選択するのが好ましい。異なる構造体の要求によると、誘電体層は２層又は２層以上から構成され得る。図に示す実施形態においては、該誘電体層は、絶縁層５０２の上に形成された第１誘電体層５０３と、該第１誘電体層５０３の上に形成された第２誘電体層５０４との２層を含む。第１誘電体層５０３はローｋ誘電体層であり得る。第２誘電体層５０４はＴＥＯＳであり得る。ハードマスク層５０５が第２誘電体層５０４の上に堆積される。ハードマスク層５０５の材料は、窒化チタン、窒化タンタル、タングステン又は窒化タングステンを含んでいてもよい。凹部領域、例えばトレンチ又はヴィア等は、公知の方法を用いて、ハードマスク層５０５、第２誘電体層５０４、第１誘電体層５０３及び絶縁層５０２に形成されており、その一例として、凹部領域５０８が図中に示されている。
【００３６】
バリア層５０６が、ハードマスク層５０５の上、並びに凹部領域５０８の側面上及び底面上に堆積される。バリア層５０６の材料は、２０ｎｍ又は２０ｎｍ以下のノードプロセスの要求を満たす、少なくともルテニウム又はコバルトを含む。バリア層５０６と、ハードマスク層５０５、第２誘電体層５０４、第１誘電体層５０３及び絶縁層５０２との間の付着性を改善するために、該バリア層５０６は、第１バリア層と第２バリア層との２層を含むことが好ましい。第１バリア層は、ハードマスク層５０５の上、並びに凹部領域１０８の側面上及び底面上に形成される。第１バリア層の材料は、チタン、窒化チタン、タンタル又は窒化タンタルを選択することができる。第２バリア層は第１バリア層の上に形成され、且つ、その材料はルテニウム又はコバルトである。一般的には、第２バリア層がコバルトであるなら、第１バリア層は窒化チタンを選ぶのが好ましく、また、第２バリア層がルテニウムであるなら、第１バリア層は窒化タンタルを選ぶのが好ましい。
【００３７】
金属層５０７がバリア層５０６の上に形成され、且つ凹部領域５０８を埋めている。ある用途においては、金属層５０７を堆積するよりも前に、バリア層５０６の上に金属シード層を堆積し得る。該金属シード層は、バリア層５０６の上への金属層５０７の堆積及び結合が容易となるように、金属層５０７と同じ材料を含んでいてもよい。図５−１に示すように、金属層５０７は、凹部領域５０８を埋めると共に、非凹部領域を覆っている。金属層５０７は、銅層であることが好ましい。
【００３８】
図５−２に示すように、非凹部領域の上に形成された金属層５０７を除去すると共に、凹部領域５０８の金属を除去する。これにより、凹部領域５０８の中には、ある程度の量、すなわち所定量の金属が残る。本実施形態においては、凹部領域５０８の金属表面は、第２誘電体層５０４の上面よりも低い。非凹部領域の上に形成された金属層５０７と、凹部領域５０８の金属とは、ＣＭＰ若しくは電解研磨によって、又はＣＭＰと電解研磨との組み合わせによって除去され得る。金属層５０７の大部分はＣＭＰによって除去され、半導体構造体上の連続的な金属層５０７が約５００オングストロームから１０００オングストロームの厚さで残るのが好ましく、その後、電解研磨を用いて、非凹部領域の上に形成された金属層５０７の残部と、凹部領域５０８の金属とを除去するのが好ましい。ＣＭＰプロセス中に、チップ内の異なる段差の高さは最小化される。電解研磨法及び電界研磨装置は、ここにレファレンスとして参照し得る国際特許出願ＰＣＴ／ＣＮ２０１２／０７５９９０に開示されている。
【００３９】
熱流エッチングにより、非凹部領域の上に形成されたバリア層５０６とハードマスク層５０５とを除去する。バリア層５０６及びハードマスク層５０５を除去するプロセス中に、凹部領域５０８の側面上に形成されたバリア層５０６が部分的にエッチングされてもよい。図５−３Ａ及び図５−３Ｂは、非凹部領域の上に形成されたバリア層５０６とハードマスク層５０５とが熱流エッチングによって除去される後の両極端の状態を表している。
【００４０】
バリア層５０６が熱流エッチングによって除去されるよりも前に、基板５０１の表面は、ＨＦを含む溶液による処理又はＨＦ蒸気を含む気相による処理が必要となることがある。これは、電解研磨による金属除去プロセス中に、バリア層５０６の上面に酸化膜からなる層が形成される場合があり、該酸化膜は、その下のバリア層５０６に対するエッチング効率を低下させるおそれがあるからである。従って、熱流エッチングによってバリア層３０６が除去されるよりも前に、基板５０１の表面に対して、該酸化膜を除去する処理を行うことが好ましい。
【００４１】
図５−４に示すように、凹部領域５０８の金属表面をキャップ層５０９によって選択的に覆う。凹部領域５０８におけるキャップ層５０９の上面は、第２誘電体層５０４の上面の高さと同一である。キャップ層５０９は、通常、コバルト材料を選択する。但し、他の材料を使用することも可能である。なぜなら、凹部領域５０８の金属表面の上にはそれを覆うキャップ層５０９があり、従って、バリア層５０６は、非凹部領域の上にバリア層５０６の残渣を残さないように、オーバエッチングが可能となるからである。
【００４２】
従って、図６に示すように、本発明の他の例示的実施形態に係る半導体構造体の形成方法は、以下のように要約することができる。
【００４３】
ステップ６０１：誘電体層と、該誘電体層の上に形成されたハードマスク層と、該ハードマスク層及び誘電体層に形成された凹部領域と、ハードマスク層、凹部領域の側面及び凹部領域の底面の上に形成されたルテニウム又はコバルトからなる少なくとも１層を含むバリア層と、該バリア層の上に形成されると共に凹部領域を埋める金属層とを含む半導体構造体を用意する。
【００４４】
ステップ６０３：非凹部領域の上に形成された金属層及び凹部領域の金属を除去し、凹部領域内に所定量の金属を残す。ここで、凹部領域内の金属表面は、誘電体層の上面よりも低い。
【００４５】
ステップ６０５：熱流エッチングにより、非凹部領域の上に形成されたルテニウム又はコバルトを含むバリア層と、ハードマスク層とを除去する。
【００４６】
ステップ６０６：凹部領域内の金属表面をキャップ層により選択的に覆う。ここで、凹部領域内のキャップ層の上面は、誘電体層の上面の高さと同一である。
【００４７】
発明に係る上記の記載は、図面及び明細書のために呈示されている。ここに開示された正確な形状によって、本発明を完全なものにすること又は制限することを意図しない。また、多くの変更及び変形は、上記の教示に照らして明らかに可能である。当業者にとって明白であるはずの、このような変更及び変形は、添付の特許請求の範囲によって定義されるように、本発明の範囲に含まれ得る。
【図１−１】
0006438131.tif 000002
【図１−２】
0006438131.tif 000003
【図１−３】
0006438131.tif 000004
【図２】
0006438131.tif 000005
【図３−１】
0006438131.tif 000006
【図３−２】
0006438131.tif 000007
【図３−３】
0006438131.tif 000008
【図３−４】
0006438131.tif 000009
【図４】
0006438131.tif 000010
【図５−１】
0006438131.tif 000011
【図５−２】
0006438131.tif 000012
【図５−３Ａ】
0006438131.tif 000013
【図５−３Ｂ】
0006438131.tif 000014
【図５−４】
0006438131.tif 000015
【図６】
0006438131.tif 000016