(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板に設けられ、第１の方向に延びる複数の第１の配線と、
前記基板に設けられ、前記第１の方向と交差する第２の方向に延びる複数の第２の配線と、
前記複数の第１の配線と、前記複数の第２の配線と、により画された複数の領域のそれぞれに設けられ、光電変換素子と、薄膜トランジスタと、を有する有効画素と、
前記第１の方向に並んだ複数の前記有効画素からなる列の両端側、および、前記第２の方向に並んだ複数の前記有効画素からなる列の両端側にそれぞれ設けられ、前記光電変換素子と、前記薄膜トランジスタと、を有する非有効画素と、
を備え、
前記非有効画素に設けられた前記薄膜トランジスタのゲート電極は、前記第１の配線と電気的に接続されておらず、
前記非有効画素に設けられた前記薄膜トランジスタのソース電極は、前記第２の配線と電気的に接続されていない放射線検出器用アレイ基板。
【請求項２】
前記複数の第１の配線の一部は、前記有効画素に設けられた前記薄膜トランジスタのゲート電極と電気的に接続され、
前記複数の第１の配線のうち、前記有効画素に設けられた前記薄膜トランジスタのゲート電極と電気的に接続されないものは、少なくとも一箇所が分断されている請求項１記載の放射線検出器用アレイ基板。
【請求項３】
前記複数の第２の配線の一部は、前記有効画素に設けられた前記薄膜トランジスタのソース電極と電気的に接続され、
前記複数の第２の配線のうち、前記有効画素に設けられた前記薄膜トランジスタのソース電極と電気的に接続されないものは、少なくとも一箇所が分断されている請求項１または２に記載の放射線検出器用アレイ基板。
【請求項４】
前記基板に設けられ、前記第２の方向に延びる複数の第３の配線をさらに備え、  
前記複数の第３の配線の一部は、前記有効画素に設けられた前記光電変換素子と電気的に接続され、
前記複数の第３の配線のうち、前記有効画素に設けられた前記光電変換素子と電気的に接続されないものは、少なくとも一箇所が分断されている請求項１〜３のいずれか１つに記載の放射線検出器用アレイ基板。
【請求項５】
請求項１〜４のいずれか１つに記載の放射線検出器用アレイ基板と、
前記放射線検出器用アレイ基板に設けられた複数の有効画素の上に設けられたシンチレータと、
を備えた放射線検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、放射線検出器用アレイ基板、および放射線検出器に関する。
【背景技術】
【０００２】
放射線検出器に設けられるアレイ基板には、光電変換素子と薄膜トランジスタとを有する複数の画素が、マトリクス状に並べて設けられている。  
この様なアレイ基板には、画像データを収集するための画素が設けられた有効画素領域を囲むように複数のダミー画素が設けられる場合がある。  
このダミー画素は、有効画素領域に設けられた画素が検出した信号からノイズ成分を取り除くために設けられている。  
また、ダミー画素は、放射線に基づく電荷情報を蓄積しない構造、例えば、光電変換素子と蓄積キャパシタとが電気的に接続されていない構造や、光電変換素子と薄膜トランジスタとが電気的に接続されていない構造を有している。  
ところが、ダミー画素に設けられた薄膜トランジスタは、制御ラインおよびデータラインと電気的に接続されている。  
そのため、アレイ基板の組み立て作業の際や、アレイ基板の上にシンチレータなどを成膜する際に、制御ラインやデータラインを介して静電気がダミー画素に設けられた薄膜トランジスタに伝わり、薄膜トランジスタが損傷するおそれがある。  
この場合、損傷した薄膜トランジスタにより、ダミー画素が常にオン状態になると、有効画素領域にある画素が損傷したり、有効画素領域にある画素により収集された画像データの品質が悪くなったりするおそれがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−４６０７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、有効画素領域の外側に設けられた非有効画素が静電気により損傷するのを抑制することができる放射線検出器用アレイ基板、および放射線検出器を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る放射線検出器用アレイ基板は、基板と、前記基板に設けられ、第１の方向に延びる複数の第１の配線と、前記基板に設けられ、前記第１の方向と交差する第２の方向に延びる複数の第２の配線と、前記複数の第１の配線と、前記複数の第２の配線と、により画された複数の領域のそれぞれに設けられ、光電変換素子と、薄膜トランジスタと、を有する有効画素と、前記第１の方向に並んだ複数の前記有効画素からなる列の両端側、および、前記第２の方向に並んだ複数の前記有効画素からなる列の両端側にそれぞれ設けられ、前記光電変換素子と、前記薄膜トランジスタと、を有する非有効画素と、を備えている。  
前記非有効画素に設けられた前記薄膜トランジスタのゲート電極は、前記第１の配線と電気的に接続されていない。  
前記非有効画素に設けられた前記薄膜トランジスタのソース電極は、前記第２の配線と電気的に接続されていない。
【図面の簡単な説明】
【０００６】
【図１】本実施の形態に係るＸ線検出器１を例示するための模式斜視図である。
【図２】Ｘ線検出器１のブロック図である。
【図３】Ｘ線検出器１の回路図である。
【図４】有効画素領域２０および非有効画素領域１２０を例示するための模式平面図である。
【図５】有効画素領域２０に設けられた有効画素２ｂを例示するための模式平面図である。
【図６】（ａ）〜（ｃ）は、非有効画素領域１２０に設けられた非有効画素１２ｂを例示するための模式平面図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照しつつ、実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。  
本実施の形態に係る放射線検出器は、Ｘ線のほかにもγ線などの各種放射線に適用させることができる。ここでは、一例として、放射線の中の代表的なものとしてＸ線に係る場合を例にとり説明をする。したがって、以下の実施形態の「Ｘ線」を「他の放射線」に置き換えることにより、他の放射線にも適用させることができる。
【０００８】
また、放射線検出器であるＸ線検出器１は、例えば、一般医療用途などに用いることができるが、放射線検出部（Ｘ線検出部）を有するものであれば用途に限定はない。  
また、各図中の矢印Ｘ、Ｙ、Ｚは互いに直交する三方向を表している。例えば、基板２ａの主面に対して垂直な方向をＺ方向としている。また、基板２ａの主面に対して平行な平面内の１つの方向をＹ方向（第２の方向の一例に相当する）とし、Ｚ方向とＹ方向とに垂直な方向をＸ方向（第１の方向の一例に相当する）としている。
【０００９】
図１は、本実施の形態に係るＸ線検出器１を例示するための模式斜視図である。  
図２は、Ｘ線検出器１のブロック図である。  
図３は、Ｘ線検出器１の回路図である。  
図１に示すように、Ｘ線検出器１には、アレイ基板２、信号処理部３、画像伝送部４、およびシンチレータ５が設けられている。
【００１０】
アレイ基板２は、シンチレータ５によりＸ線から変換された蛍光（可視光）を電気信号に変換する。  
アレイ基板２は、基板２ａ、有効画素２ｂ、非有効画素１２ｂ、制御ライン（又はゲートライン）２ｃ１（第１の配線の一例に相当する）、およびデータライン（又はシグナルライン）２ｃ２（第２の配線の一例に相当する）を有する。  
なお、図１〜図３に例示をした有効画素２ｂおよび非有効画素１２ｂの数や形状などは、これらに限定されるわけではなく、適宜変更することができる。
【００１１】
基板２ａは、板状を呈し、ガラスなどから形成されている。  
有効画素２ｂは、基板２ａの一方の表面に複数設けられている。  
有効画素２ｂは、矩形状を呈し、複数の制御ライン２ｃ１と複数のデータライン２ｃ２とにより画された複数の領域のそれぞれに設けられている。複数の有効画素２ｂは、マトリクス状に並べられている。  
なお、１つの有効画素２ｂは、１つの画素（pixel）に対応する。  
複数の有効画素２ｂが設けられた領域が、有効画素領域２０となる。
【００１２】
複数の有効画素２ｂのそれぞれには、光電変換素子２ｂ１と、スイッチング素子である薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）２ｂ２が設けられている。  
また、図３に示すように、光電変換素子２ｂ１において変換した信号電荷を蓄積する蓄積キャパシタ２ｂ３を設けることができる。蓄積キャパシタ２ｂ３は、例えば、矩形平板状を呈し、各薄膜トランジスタ２ｂ２のそれぞれの下に設けることができる。ただし、光電変換素子２ｂ１の容量によっては、光電変換素子２ｂ１が蓄積キャパシタ２ｂ３を兼ねることができる。
【００１３】
光電変換素子２ｂ１は、例えば、フォトダイオードなどとすることができる。  
薄膜トランジスタ２ｂ２は、蛍光が光電変換素子２ｂ１に入射することで生じた電荷の蓄積および放出のスイッチングを行う。薄膜トランジスタ２ｂ２は、アモルファスシリコン（ａ−Ｓｉ）やポリシリコン（Ｐ−Ｓｉ）などの半導体材料を含むものとすることができる。薄膜トランジスタ２ｂ２は、ゲート電極２ｂ２ａ、ソース電極２ｂ２ｂ及びドレイン電極２ｂ２ｃを有している。薄膜トランジスタ２ｂ２のゲート電極２ｂ２ａは、対応する制御ライン２ｃ１と電気的に接続される。薄膜トランジスタ２ｂ２のソース電極２ｂ２ｂは、対応するデータライン２ｃ２と電気的に接続される。薄膜トランジスタ２ｂ２のドレイン電極２ｂ２ｃは、対応する光電変換素子２ｂ１と蓄積キャパシタ２ｂ３とに電気的に接続される。
【００１４】
前述した様に、有効画素領域２０には、複数の有効画素２ｂがマトリクス状に並べられている。  
マトリクス状に並べられた複数の有効画素２ｂは、半導体プロセスを用いて同時に形成される。  
ここで、有効画素領域２０の周縁領域に設けられた有効画素２ｂの外側には他の有効画素２ｂがないが、有効画素領域２０の中央領域に設けられた有効画素２ｂの周辺には他の有効画素２ｂがある。  
すなわち、有効画素領域２０の周縁領域と中央領域とでは、パターン密度が異なる。  
そのため、半導体プロセスを用いて複数の有効画素２ｂを同時に製造する際に、有効画素領域２０の周縁領域と中央領域とにおいて、エッチングレートなどの製造パラメータが異なるものとなる。そのため、有効画素領域２０の周縁領域に設けられた有効画素２ｂと、中央領域に設けられた有効画素２ｂとでは特性が異なるものとなるおそれがある。また、有効画素領域２０の周縁領域に設けられた有効画素２ｂは、欠陥画素となりやすくなる。
【００１５】
そこで、本実施の形態においては、有効画素領域２０の外側に、有効画素２ｂと同様の要素を有する非有効画素１２ｂを設けるようにしている。  
有効画素領域２０の外側に非有効画素１２ｂを設ければ、有効画素領域２０におけるパターン密度の均一化を図ることができる。そのため、有効画素領域２０に設けられた複数の有効画素２ｂの特性の均一化を図ることができる。
【００１６】
非有効画素１２ｂは、有効画素領域２０におけるパターン密度の均一化を図るために設けられるものであるため、有効画素２ｂと同じ機能を有する必要はない。  
しかしながら、有効画素領域２０におけるパターン密度の均一化を考慮すると、非有効画素１２ｂの構成要素は、有効画素２ｂの構成要素と同様のものとすることが好ましい。
【００１７】
そのため、非有効画素１２ｂは、光電変換素子１２ｂ１、薄膜トランジスタ１２ｂ２、および蓄積キャパシタ１２ｂ３を有している。  
光電変換素子１２ｂ１は、例えば、前述した光電変換素子２ｂ１と同じものとすることができる。  
薄膜トランジスタ１２ｂ２は、例えば、前述した薄膜トランジスタ２ｂ２と同じものとすることができる。  
蓄積キャパシタ１２ｂ３は、例えば、前述した蓄積キャパシタ２ｂ３と同じものとすることができる。  
なお、非有効画素領域１２０におけるパターン密度は均一とならないため、非有効画素領域１２０に設けられた非有効画素１２ｂの特性にはばらつきが生じるおそれがある。  
しかしながら、非有効画素１２ｂは、有効画素２ｂとして機能させることは無いので、非有効画素１２ｂの特性にばらつきが生じても問題は無い。
【００１８】
ここで、人体に対して大量のＸ線照射を行うと健康への悪影響があるため、人体へのＸ線照射量は必要最低限に抑えられる。  
そのため、Ｘ線検出器１に入射するＸ線の強度は非常に弱いものとなり、薄膜トランジスタ２ｂ２から出力される信号電荷の電荷量は極めて小さいものとなる。  
この様な微弱な信号を扱う用途に用いられる薄膜トランジスタ２ｂ２は、静電気によって容易に特性変化が生じ、もしくは損傷するおそれがある。  
前述した様に、非有効画素１２ｂに設けられる薄膜トランジスタ１２ｂ２は、有効画素２ｂに設けられる薄膜トランジスタ２ｂ２と同じものとすることができる。  
そのため、非有効画素１２ｂに設けられる薄膜トランジスタ１２ｂ２は、静電気に対する耐性が弱いものとなる。
【００１９】
この場合、非有効画素１２ｂに設けられた薄膜トランジスタ１２ｂ２を制御ライン２ｃ１およびデータライン２ｃ２と電気的に接続すると、制御ライン２ｃ１やデータライン２ｃ２を介して静電気が薄膜トランジスタ１２ｂ２に伝わるおそれがある。  
静電気が薄膜トランジスタ１２ｂ２に伝わると、薄膜トランジスタ１２ｂ２が損傷するおそれがある。
【００２０】
この場合、損傷した薄膜トランジスタ１２ｂ２により、非有効画素１２ｂが常にオン状態になると、有効画素領域２０にある有効画素２ｂが損傷したり、有効画素２ｂにより収集された画像データの品質が影響を受けるおそれがある。  
そこで、図３に示すように、非有効画素１２ｂに設けられた薄膜トランジスタ１２ｂ２を制御ライン２ｃ１およびデータライン２ｃ２と電気的に接続しないようにしている。  
なお、非有効画素１２ｂに関する詳細は後述する。
【００２１】
制御ライン２ｃ１は、所定の間隔を開けて互いに平行に複数設けられている。制御ライン２ｃ１は、Ｘ方向（例えば、行方向）に延びている。  
複数の制御ライン２ｃ１は、基板２ａの周縁近傍に設けられた複数の配線パッド２ｄ１のそれぞれと電気的に接続されている。複数の配線パッド２ｄ１には、フレキシブルプリント基板２ｅ１に設けられた複数の配線の一端がそれぞれ電気的に接続されている。フレキシブルプリント基板２ｅ１に設けられた複数の配線の他端は、信号処理部３に設けられた制御回路３１とそれぞれ電気的に接続されている。
【００２２】
データライン２ｃ２は、所定の間隔を開けて互いに平行に複数設けられている。データライン２ｃ２は、Ｘ方向に直交するＹ方向（例えば、列方向）に延びている。  
複数のデータライン２ｃ２は、基板２ａの周縁近傍に設けられた複数の配線パッド２ｄ２とそれぞれ電気的に接続されている。複数の配線パッド２ｄ２には、フレキシブルプリント基板２ｅ２に設けられた複数の配線の一端がそれぞれ電気的に接続されている。フレキシブルプリント基板２ｅ２に設けられた複数の配線の他端は、信号処理部３に設けられた増幅・変換回路３２とそれぞれ電気的に接続されている。  
制御ライン２ｃ１とデータライン２ｃ２は、アルミニウムやクロムなどの低抵抗金属を用いて形成することができる。
【００２３】
また、複数の光電変換素子２ｂ１と電気的に接続されるバイアスライン２ｃ３（第３の配線の一例に相当する）を設けることもできる（図５、図６（ａ）〜（ｃ）を参照）。  
バイアスライン２ｃ３は、データライン２ｃ２と同じ方向（例えば、Ｙ方向）に延びている。バイアスライン２ｃ３は、アルミニウムやクロムなどの低抵抗金属を用いて形成することができる。  
また、有効画素２ｂ、非有効画素１２ｂ、制御ライン２ｃ１、データライン２ｃ２、およびバイアスライン２ｃ３を覆う図示しない保護層を設けることができる。  
図示しない保護層は、例えば、酸化物絶縁材料、窒化物絶縁材料、酸窒化物絶縁材料、および樹脂材料の少なくとも１種を含むものとすることができる。  
酸化物絶縁材料は、例えば、酸化シリコン、酸化アルミニウムなどである。  
窒化物絶縁材料は、例えば、窒化シリコン、窒化アルミニウムなどである。  
酸窒化物絶縁材料は、例えば、酸窒化シリコンなどである。  
樹脂材料は、例えば、アクリル系樹脂などである。
【００２４】
信号処理部３は、基板２ａの有効画素２ｂが設けられる側とは反対側に設けられている。
信号処理部３には、制御回路３１と、増幅・変換回路３２とが設けられている。  
図２に示すように、制御回路３１は、複数のゲートドライバ３１ａと行選択回路３１ｂとを有する。  
ゲートドライバ３１ａは、対応する制御ライン２ｃ１に制御信号Ｓ１を印加する。  
行選択回路３１ｂは、Ｘ線画像の走査方向に従って、対応するゲートドライバ３１ａに外部からの制御信号Ｓ１を送る。  
例えば、制御回路３１は、フレキシブルプリント基板２ｅ１と制御ライン２ｃ１とを介して、制御信号Ｓ１を各制御ライン２ｃ１毎に順次印加する。制御ライン２ｃ１に印加された制御信号Ｓ１により薄膜トランジスタ２ｂ２がオン状態となり、光電変換素子２ｂ１からの信号電荷（画像データ信号Ｓ２）が受信できるようになる。
【００２５】
増幅・変換回路３２は、複数の積分増幅器３２ａと、複数のＡ／Ｄ変換器３２ｂを有する。  
積分増幅器３２ａは、データライン２ｃ２と配線パッド２ｄ２とフレキシブルプリント基板２ｅ２とを介して、各光電変換素子２ｂ１からの画像データ信号Ｓ２を増幅し出力する。積分増幅器３２ａから出力された画像データ信号Ｓ２は、並列／直列変換されてＡ／Ｄ変換器３２ｂに入力される。  
Ａ／Ｄ変換器３２ｂは、入力された画像データ信号Ｓ２（アナログ信号）をデジタル信号に変換する。
【００２６】
画像伝送部４は、配線４ａを介して、信号処理部３の増幅・変換回路３２と電気的に接続されている。なお、画像伝送部４は、信号処理部３と一体化されていてもよい。  
画像伝送部４は、複数のＡ／Ｄ変換器３２ｂによりデジタル信号に変換された画像データ信号Ｓ２に基づいて、Ｘ線画像を合成する。合成されたＸ線画像のデータは、画像伝送部４から外部の機器に向けて出力される。
【００２７】
シンチレータ５は、複数の有効画素２ｂ（有効画素領域２０）の上に設けられ、入射するＸ線を蛍光すなわち可視光に変換する。  
シンチレータ５は、例えば、ヨウ化セシウム（ＣｓＩ）：タリウム（Ｔｌ）、あるいはヨウ化ナトリウム（ＮａＩ）：タリウム（Ｔｌ）などを用いて形成することができる。この場合、真空蒸着法などを用いて、柱状結晶の集合体が形成されるようにすることができる。
【００２８】
また、シンチレータ５は、例えば、酸硫化ガドリニウム（Ｇｄ２Ｏ２Ｓ）などを用いて形成することもできる。この場合、例えば、以下のようにしてシンチレータ５を形成することができる。
【００２９】
まず、酸硫化ガドリニウムからなる粒子をバインダ材と混合する。
【００３０】
次に、混合された材料を、ＣＦＲＰ（carbon-fiber-reinforced plastic）などからなる基板に塗布し、これを熱硬化させてシンチレータパネルを形成する。
【００３１】
次に、カッターホイールなどを用いて、熱硬化させた材料に溝部を形成する。この際、複数の有効画素２ｂごとに四角柱状のシンチレータ５が設けられるように、マトリクス状の溝部を形成することができる。溝部には、大気（空気）、あるいは酸化防止用の窒素ガスなどの不活性ガスが満たされるようにすることができる。また、溝部が真空状態となるようにしてもよい。  
シンチレータ５が設けられた基板（シンチレータパネル）は、複数の有効画素２ｂが設けられたアレイ基板２に貼り合わされる。
【００３２】
その他、蛍光の利用効率を高めて感度特性を改善するために、シンチレータ５の表面側（Ｘ線の入射面側）を覆うように図示しない反射層を設けることができる。  
また、空気中に含まれる水蒸気により、シンチレータ５と図示しない反射層の特性が劣化するのを抑制するために、シンチレータ５と図示しない反射層を覆う図示しない防湿体を設けることができる。  
図示しない防湿体は、例えば、アルミニウム合金などから形成されたハット形状を有する部材とすることができる。
【００３３】
次に、非有効画素１２ｂについてさらに説明する。  
図４は、有効画素領域２０および非有効画素領域１２０を例示するための模式平面図である。  
図５は、有効画素領域２０に設けられた有効画素２ｂを例示するための模式平面図である。  
図６（ａ）〜（ｃ）は、非有効画素領域１２０に設けられた非有効画素１２ｂを例示するための模式平面図である。  
また、図６（ａ）は、非有効画素領域１２０の隅の領域１２０ａに設けられた非有効画素１２ｂを例示するための模式平面図である。  
図６（ｂ）は、非有効画素領域１２０のＸ方向の領域１２０ｂに設けられた非有効画素１２ｂを例示するための模式平面図である。  
図６（ｃ）は、非有効画素領域１２０のＹ方向の領域１２０ｃに設けられた非有効画素１２ｂを例示するための模式平面図である。  
なお、図５、図６（ａ）〜（ｃ）においては、煩雑となるのを避けるために、有効画素２ｂ、非有効画素１２ｂ、制御ライン２ｃ１、データライン２ｃ２、およびバイアスライン２ｃ３を絶縁する絶縁層などを省いて描いている。
【００３４】
図４に示すように、基板２ａの中央領域が、複数の有効画素２ｂが設けられた有効画素領域２０となる。また、有効画素領域２０を囲む領域が、複数の非有効画素１２ｂが設けられた非有効画素領域１２０となる。
【００３５】
非有効画素領域１２０においては、例えば、複数の非有効画素１２ｂがＸ方向またはＹ方向に並んでいる。  
例えば、Ｘ方向における複数の有効画素２ｂからなる列の両端側に非有効画素１２ｂを１つ以上ずつ設けることができる。  
例えば、Ｙ方向における複数の有効画素２ｂからなる列の両端側に非有効画素１２ｂを１つ以上ずつ設けることができる。
【００３６】
この場合、複数の有効画素２ｂからなる列の両端側に設けられる非有効画素１２ｂの数は、有効画素領域２０と基板２ａの周縁との間の寸法、有効画素領域２０において要求されるパターン密度の均一度などに応じて適宜決定することができる。
【００３７】
図５に示すように、有効画素２ｂに設けられた薄膜トランジスタ２ｂ２のゲート電極２ｂ２ａは、対応する制御ライン２ｃ１と電気的に接続されている。薄膜トランジスタ２ｂ２のソース電極２ｂ２ｂは、対応するデータライン２ｃ２と電気的に接続されている。  
また、光電変換素子２ｂ１は、バイアスライン２ｃ３と電気的に接続されている。
【００３８】
図６（ａ）〜（ｃ）に示すように、非有効画素１２ｂに設けられた薄膜トランジスタ１２ｂ２のゲート電極１２ｂ２ａは、対応する制御ライン２ｃ１と電気的に接続されていない。薄膜トランジスタ１２ｂ２のソース電極１２ｂ２ｂは、対応するデータライン２ｃ２と電気的に接続されていない。
【００３９】
前述したように、非有効画素１２ｂは、複数の有効画素２ｂのパターン密度を均一化するために設けられるものである。そのため、非有効画素１２ｂは、有効画素２ｂと同じ機能を有する必要はない。  
そのため、薄膜トランジスタ１２ｂ２を制御ライン２ｃ１およびデータライン２ｃ２と電気的に接続しないようにすることができる。  
この場合、薄膜トランジスタ１２ｂ２を形成する際のパターンニングにより、薄膜トランジスタ１２ｂ２を制御ライン２ｃ１およびデータライン２ｃ２と電気的に接続しないようにすることができる。
【００４０】
この様にすれば、有効画素領域２０に設けられた複数の有効画素２ｂの特性の均一化を図ることができる。また、非有効画素１２ｂに設けられた薄膜トランジスタ１２ｂ２が静電気により損傷するのを抑制することができる。ひいては、有効画素領域２０にある有効画素２ｂが損傷したり、有効画素２ｂにより収集された画像データの品質が影響を受けたりするのを抑制することができる。
【００４１】
図３に示すように、複数の制御ライン２ｃ１および複数のデータライン２ｃ２には、有効画素２ｂに設けられた薄膜トランジスタ２ｂ２が接続されないものがある。  
また、複数のバイアスライン２ｃ３には、有効画素２ｂに設けられた光電変換素子２ｂ１が接続されないものがある。
【００４２】
薄膜トランジスタ２ｂ２や光電変換素子２ｂ１が接続されない制御ライン２ｃ１、データライン２ｃ２、およびバイアスライン２ｃ３であっても、有効画素領域２０におけるパターン密度の均一化を図る観点からは設けることが好ましい。
【００４３】
ところが、薄膜トランジスタ２ｂ２や光電変換素子２ｂ１が接続されないラインであっても、有効画素領域２０の内部を延びるようにして設けられていれば、これらのラインをを介して静電気が有効画素領域２０の内部に伝わるおそれがある。  
静電気が有効画素領域２０の内部に伝わると、有効画素２ｂに悪影響を及ぼすおそれがある。
【００４４】
そこで、図６（ａ）〜（ｃ）に示すように、薄膜トランジスタ２ｂ２や光電変換素子２ｂ１が接続されない制御ライン２ｃ１、データライン２ｃ２、およびバイアスライン２ｃ３は、少なくとも一箇所が分断されていることが好ましい。
【００４５】
ここで、静電気により非有効画素１２ｂが損傷すると、損傷した非有効画素１２ｂが電気的なリークパスとなり、隣接する有効画素２ｂに悪影響を及ぼすおそれがある。  
そのため、分断は、複数の非有効画素１２ｂ毎に行うことが好ましい。  
この様にすれば、静電気により複数の非有効画素１２ｂが同時に損傷するのを抑制することができるので、隣接する有効画素２ｂに及ぼす影響を抑制することができる。
【００４６】
制御ライン２ｃ１、データライン２ｃ２、およびバイアスライン２ｃ３の分断は、これらのラインを形成する際のパターンニングにより行うことができる。  
以上の様にすれば、有効画素領域２０に設けられた有効画素２ｂが、静電気による影響を受けるのを抑制することができる。
【００４７】
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
【符号の説明】
【００４８】
１  Ｘ線検出器、２  アレイ基板、２ａ  基板、２ｂ  有効画素、２ｂ１  光電変換素子、２ｂ２  薄膜トランジスタ、２ｂ３  蓄積キャパシタ、２ｃ１  制御ライン、２ｃ２  データライン、２ｃ３  バイアスライン、３  信号処理部、４  画像伝送部、５  シンチレータ、１２ｂ  非有効画素、１２ｂ１  光電変換素子、１２ｂ２  薄膜トランジスタ、１２ｂ２ａ  ゲート電極、１２ｂ２ｂ  ソース電極、１２ｂ３  蓄積キャパシタ、２０  有効画素領域、１２０  非有効画素領域
【図１】
0006404661.tif 000002
【図２】
0006404661.tif 000003
【図３】
0006404661.tif 000004
【図４】
0006404661.tif 000005
【図５】
0006404661.tif 000006
【図６】
0006404661.tif 000007