(57)【特許請求の範囲】
【請求項１】
表面に凹部が形成された基板を準備する工程と、
前記凹部の内表面を含む前記基板の表面に、触媒層を形成する触媒層形成工程と、
前記触媒層が形成された前記基板を、前記凹部の内部まで乾燥させる乾燥工程と、
乾燥した前記基板を回転させながら、前記基板の表面を構成する物質を溶解しうる処理液を前記基板の表面に供給し、これにより、乾燥していた前記凹部の内部への前記処理液の浸入を防止または抑制しながら、少なくとも前記凹部の外側の前記基板の前記表面にある触媒層を除去する除去工程と、
無電解めっき法により、前記触媒層が形成された前記凹部の内部にめっき層を形成するめっき工程と、
を備えためっき処理方法。
【請求項２】
前記触媒層形成工程は、
金属触媒イオンを含有する触媒液を基板に接触させることにより、金属触媒イオンを前記基板の表面に付着させる付着工程と、
前記金属触媒イオンを還元して金属とする還元工程と
を含む請求項１記載のめっき処理方法。
【請求項３】
前記金属はパラジウムである、請求項２記載のめっき処理方法。
【請求項４】
前記めっき層はＮｉＢからなる、請求項１から３のうちのいずれか一項に記載のめっき処理方法。
【請求項５】
前記処理液が希フッ酸であり、前記基板の表面を構成している物質が前記希フッ酸により溶解することができるシリコン化合物である、請求項１から４のうちのいずれか一項に記載のめっき処理方法。
【請求項６】
前記基板の表面を構成している物質がレジストであり、前記処理液がレジストを溶解しうる溶剤である、請求項１から４のうちのいずれか一項に記載のめっき処理方法。
【請求項７】
めっき処理システムの動作を制御するためのコンピュータにより実行されたときに、前記コンピュータが前記めっき処理システムを制御して請求項１から６のうちのいずれか一項に記載のめっき処理方法を実行させるプログラムが記録された記憶媒体。
【請求項８】
表面に凹部を有する基板に対して、前記凹部の内表面を含む前記基板の表面に触媒層を形成するとともに、前記触媒層が形成された前記基板を、前記凹部の内部まで乾燥させる第１前処理部と、
乾燥した前記基板を回転させながら、前記基板の表面を構成する物質を溶解しうる処理液を乾燥した前記基板の表面に供給し、これにより、乾燥していた前記凹部の内部への前記処理液の浸入を防止または抑制しながら、少なくとも前記凹部の外側の前記基板の前記表面にある触媒層を除去する第２前処理部と、
無電解めっき法により、前記触媒層が形成された前記凹部の内部にめっき層を形成するめっき処理部と、
を備えためっき処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハ等の基板の表面に形成された凹部の内部に、選択的にめっき皮膜を形成するための技術に関する。
【背景技術】
【０００２】
ＬＳＩなどの半導体装置の内部の配線は、半導体ウエハ等の基板上に設けられた絶縁層に形成された凹部の内部に、配線材料をめっき技術を用いて埋め込むことにより形成されている。現在最も一般的に用いられている配線材料はＣｕである。Ｃｕ配線層は、凹部内にＣｕ拡散防止用のバリア層を形成し、次いでバリア層上にシード層を無電解Ｃｕめっきにより形成し、次いで配線層を電解めっきにより形成することにより形成される（例えば特許文献１を参照）。
【０００３】
上記方法により形成されたＣｕ配線層にはボイドが発生することがある。また、配線層の微細化が一層進んでいる昨今においては、バリア層の占有容積も無視できなくなってきている。つまり、配線層形成のために割り当てられた空間の全容積に占める高電気抵抗のバリア層の容積比率が大きくなると、満足ゆく低抵抗値を確保することが困難となる。また、Ｃｕ配線層形成のための工程数は多く、半導体装置の製造コストの上昇にもつながっている。
【０００４】
上記問題を解決する一つのアプローチとして、配線層材料としてＣｕに代えてＮｉ系金属を用いることが検討されている。Ｎｉ系金属は絶縁層を形成するシリコン化合物中に拡散しないため、配線層と別個にバリア層を設ける必要がない。このため、Ｎｉ系金属配線層を用いることにより、配線層の容積を大きくすることができ、条件次第ではＣｕ配線層と同等かあるいはより優れた低電気抵抗を実現しうる。また、Ｎｉ系金属は無電解めっき法により比較的高い析出速度が得られ、また、比較的高いめっき品質も得られる。また、Ｎｉ系金属を用いることにより、バリア層およびシード層形成のための工程を削減し、半導体装置の製造コストを削減することもできる。
【０００５】
Ｎｉ系金属の無電解めっきを行う際に、還元析出反応の触媒となる触媒層が凹部だけでなく基板の外表面にまで形成されていると、外表面にまでめっき層が形成されてしまう。この余分なめっき層は、化学機械研磨（ＣＭＰ）により除去する必要がある。半導体装置の製造コスト削減のため、ＣＭＰ工程時間を可能な限り短縮することが望まれている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１８５１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、基板表面に形成された凹部内に選択的にめっき層を形成することができる技術を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の一実施形態によれば、表面に凹部が形成された基板を準備する工程と、前記凹部の内表面を含む前記基板の表面に、触媒層を形成する触媒層形成工程と、前記触媒層が形成された前記基板を、前記凹部の内部まで乾燥させる乾燥工程と、乾燥した前記基板を回転させながら、前記基板の表面を構成する物質を溶解しうる処理液を乾燥した前記基板の表面に供給し、これにより、乾燥していた前記凹部の内部への前記処理液の浸入を防止または抑制しながら、少なくとも前記凹部の外側の前記基板の前記表面にある触媒層を除去する除去工程と、無電解めっき法により、前記触媒層が形成された前記凹部の内部にめっき層を形成するめっき工程と、を備えためっき処理方法が提供される。
【０００９】
本発明の他の実施形態によれば、めっき処理システムの動作を制御するためのコンピュータにより実行されたときに、前記コンピュータが前記めっき処理システムを制御して上記めっき処理方法を実行させるプログラムが記録された記憶媒体が提供される。
【００１０】
本発明のさらに他の実施形態によれば、表面に凹部を有する基板に対して、前記凹部の内表面を含む前記基板の表面に触媒層を形成するとともに、前記触媒層が形成された前記基板を、前記凹部の内部まで乾燥させる第１前処理部と、  乾燥した前記基板を回転させながら、前記基板の表面を構成する物質を溶解しうる処理液を乾燥した前記基板の表面に供給し、これにより、乾燥していた前記凹部の内部への前記処理液の浸入を防止または抑制しながら、少なくとも前記凹部の外側の前記基板の前記表面にある触媒層を除去する第２前処理部と、  無電解めっき法により、前記触媒層が形成された前記凹部の内部にめっき層を形成するめっき処理部と、を備えためっき処理システムが提供される。
【発明の効果】
【００１１】
上記本発明の実施形態によれば、簡単な方法により、凹部の外側の基板の表面に触媒層を形成することなく、凹部の内部に触媒層を形成することができる。このため、めっき工程において、凹部の外側にめっき層が形成されないようにするか、形成されたとしても形成されるめっき層の量を最小限に抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係るめっき処理方法により処理される基板の断面構成の一例を示す断面図である。
【図２】図１に示した基板に対する処理を説明するための概略断面図である。
【図３】図１に示した基板に対する処理のフローを説明するための工程図である。
【図４】触媒層除去ユニットの構成を示す概略図である。
【図５】めっき処理システムの構成を説明する概略図である。
【図６】本発明の他の実施形態に係るめっき処理方法を説明するための被処理基板の断面図である。
【発明を実施するための形態】
【００１３】
以下に図面を参照して本発明の一実施形態について説明する。
【００１４】
まず、図１を参照して、後述するめっき処理方法により処理が施される基板１００の構成について説明する。基板１００は、図１には示されていない基材としてのシリコンウエハ上に形成された複数の層を有している。この層には、図１に示したように、ＴＥＯＳ（テトラエトキシラシラン）層１０２、ＴＥＯＳ層１０２内に埋め込まれたＷ（タングステン）配線層１０４、ＴＥＯＳ層１０２上に積層されたＳｉＮ（窒化シリコン）層１０６、ＳｉＮ層１０６の上に形成されたＴＥＯＳ層１０８が含まれる。ＴＥＯＳ層１０２の下方にさらに別の層が存在するが、図１には表示されていない。
【００１５】
ＴＥＯＳ層１０８の表面が、基板１００の表面１１０をなす。表面１１０には、後述するＮｉ系配線材料が埋め込まれる凹部１１２が形成されている。凹部１１２は、ＴＥＯＳ層１０８およびＳｉＮ層１０６を貫通して、Ｗ配線層１０４まで至る。従って、凹部１１２の底面１１４は、Ｗ（タングステン）からなり、凹部１１２の側面１１６は、ＴＥＯＳおよびＳｉＮからなる。凹部１１２の幅は、例えば４０ｎｍ〜６０ｎｍである。このような積層構造を有する基板１００の製造方法は当業者にとって周知の技術的事項であるため、その説明は省略する。
【００１６】
次に、図２〜図４を参照して、凹部１１２内をＮｉＢめっきにより埋め込む手順について説明する。使用される処理ユニットについては、図４および図５に概略的に示したのでこれを参照されたい。
【００１７】
まず、前洗浄ユニット２に基板１００を搬入し、基板１００にＤＩＷ（純水）およびＩＰＡ（イソプロピルアルコール）を供給して凹部１１２内に液が入り込み易い状況をつくるプリウエット処理を行う（ステップＳ２０１）。プリウエット処理の最後には、基板１００にＤＩＷを供給し、基板１００の表面１１０および凹部１１２の内部がＤＩＷで濡れた状態とする。
【００１８】
次に、アルカリ性洗浄剤としてのＴＭＡＨ（水酸化テトラメチルアンモニウム）液を用いて基板１００を洗浄する（ステップＳ２０２）。この洗浄の主たる目的は、凹部１１２の底面１１４に露出しているＷ表面の酸化膜を除去するとともに、凹部１１２の側面１１６および基板１００の表面１１０をなすＴＥＯＳ層１０８の表面にある有機残渣を除去することにある。
【００１９】
その後、基板１００にリンス液（例えばＤＩＷ）を供給し、基板１００上に残留するＴＭＡＨおよび残渣を除去し、次いで、基板１００にＩＰＡを供給して基板１００上のリンス液をＩＰＡに置換した後、基板を乾燥させる（ステップＳ２０３）。確実な乾燥を行うためにベークによる乾燥を行っても良い。
【００２０】
次に、図示しない基板搬送機により基板１００を前洗浄ユニット２から搬出して触媒層形成ユニット４に搬入する。触媒層形成ユニット４では、基板１００に、触媒層を形成するための触媒液として、アルカリ性パラジウム触媒液（例えばアルカリ性分散媒にイオン化されたパラジウムナノ粒子を分散させたもの）を供給し、図２（ａ）に示すように、基板１００の表面１１０（すなわち凹部１１２の外側の基板の表面１１０）および凹部１１２内の底面１１４および側面１１６にパラジウム触媒層１１８を形成する（ステップＳ４０１）。ステップＳ４０１を実行する前に、ステップＳ２０１と同様のプリウエット処理を行ってもよい。  
【００２１】
次に、基板１００にリンス液（例えばＤＩＷ）を供給してリンス処理を行い、基板１００上に残留するパラジウム触媒液および残渣を除去する（ステップＳ４０１）。
【００２２】
次に、基板１００に還元剤として例えばＤＭＡＢ（ジメチルアミンボラン）を供給し、パラジウム触媒層１１８中のパラジウムイオンを還元して、金属パラジウムとする（ステップＳ４０２）。なお、パラジウムが陽イオン（Ｐｄ２＋）の状態で残っていると、後述のステップ６０１を実行するときに基板１００を一旦離れたパラジウムイオンが、低濃度ＤＨＦによるＴＥＯＳ層１０８の表面近傍部分の溶解において、ＴＥＯＳ層１０８の表面１１０に強く残留しリフトオフしがたいため、パラジウムは金属パラジウムの状態となっていることが望ましい。
【００２３】
次に、基板１００にリンス液（例えばＤＩＷ）を供給し、基板１００上に残留するＤＭＡＢ液および残渣を除去し、引き続き基板１００にＩＰＡを供給し、基板１００上のリンス液をＩＰＡに置換し、その後、基板１００を乾燥させる（ステップＳ２０８）。この乾燥により、凹部１１２には液体が全く存在せず、凹部１１２内が基板１００の周囲雰囲気（ガス例えば清浄空気）で満たされた状態となる。確実な乾燥を行うためにベークによる乾燥を行っても良い。
【００２４】
次に、基板１００を、図示しない基板搬送機により触媒層形成ユニット４から搬出して図４に示した触媒層除去ユニット６に搬入する。触媒層除去ユニット６では、基板をスピンチャック６ａによって水平姿勢で保持し、鉛直軸線周りに回転させる。この状態で、基板１００の表面１１０の中央部に薬液ノズル６ｂから触媒層除去液として例えば濃度０．０１〜０．１％程度のＤＨＦ（希フッ酸）を供給し、基板１００上にある金属パラジウム粒子を含むパラジウム触媒層１１８を除去する（ステップＳ６０１）。ここでは、パラジウム触媒層１１８を溶解することによってパラジウム触媒層１１８が除去されるのではなく、パラジウム触媒層１１８が付着しているＴＥＯＳ層１０８の表面近傍部分をＤＨＦにより溶解することにより、ＴＥＯＳ層１０８ごとパラジウム触媒層１１８が除去されることになる。
【００２５】
このとき、凹部１１２内が基板１００の周囲雰囲気（例えば空気）で満たされており、凹部１１２の幅が例えば４０ｎｍ〜６０ｎｍ程度と非常に小さいため、ＤＨＦは凹部１１２の内部には容易には入り込めない。さらに、基板１００の回転速度を比較的高めの適当な値（例えば８００〜１０００ｒｐｍ程度）に設定し、ＤＨＦの供給時間を比較的短めの適当な値（例えば１０〜３０秒程度）に設定することにより（回転速度およびＤＨＦ供給時間は実験により決定すればよい）、ＤＨＦが凹部１１２の中に一層入りにくくなる。
【００２６】
つまり、図２（ｂ）に示すように、回転する基板１００の表面を遠心力により基板の外方に向かって流れるＤＨＦは、せいぜい凹部１１２の上端開口部の近傍までしか入り込むことができない。ＤＨＦが接触した部分にあるパラジウム触媒層１１８は除去されるが、ＤＨＦが接触していない部分、すなわち凹部１１２の底面１１４、並びに側面１１６のうちの底面１１４に近い部分にはパラジウム触媒層１１８が残る。
【００２７】
なお、上記の説明より明らかなように、ＤＨＦを基板１００に供給する直前には凹部１１２内にガスが満たされていなければならないので、ステップ６０１の実行前にステップＳ２０１のようなプリウエット処理を行ってはならない。
【００２８】
次に、ステップＳ６０１の終了後直ちに、基板１００にリンス液（例えばＤＩＷ）を供給してリンス処理を施し、基板１００上に残留するＤＨＦおよび残渣を除去する。その後、基板１００にＩＰＡを供給して基板１００上のリンス液をＩＰＡに置換した後、基板を乾燥させる（ステップＳ６０２）。
【００２９】
次に、基板１００を、図示しない基板搬送機により触媒層除去ユニット６から搬出して、めっき処理ユニット８に搬入する。めっき処理ユニット８にて、基板１００にめっき液を供給して無電解めっき処理を行う（ステップＳ８０１）。ステップＳ８０１を実行する前に、ステップＳ２０１と同様のプリウエット処理を行ってもよい。  
【００３０】
凹部１１２内には前述したような形態でパラジウム触媒層１１８が残っているため、ＮｉＢめっき層（めっき被膜）１１９が凹部１１２内の底面１１４の近傍から上方に向かって成長してゆく（いわゆるボトムアップ）。パラジウム触媒層１１８が無い基板１００の表面１１０にはＮｉＢめっき層は形成されない。めっき処理の終了後は、図２（ｃ）に示すように、ＮｉＢめっき層１１９により凹部１１２が完全に満たされ、凹部１１２の上端開口部からＮｉＢめっき層１１９が少量はみ出した状態となる。
【００３１】
めっきの終了後、基板１００にリンス液（例えばＤＩＷ）を供給してリンス処理を施し（ステップＳ２１２）、その後基板１００を乾燥させる（ステップＳ２１３）。以上により、一連のめっき処理は終了する。前述した無電解めっき処理の際に凹部１１２の外側まで成長したＮｉＢめっき層１１９は、その後、ＣＭＰなどにより除去される。
【００３２】
上記実施形態によれば、触媒層の部分除去処理（ステップＳ６０１）を行うにあたって、処理前に基板１００を乾燥させて凹部１１２の内部が液体ではなくガス（例えば空気）で満たされた状態とすること、並びに、基板１００を回転させることより基板１００上に中心部から周縁部に向かう触媒層除去液（ＤＨＦ）の流れを形成することにより、凹部１１２内にパラジウム触媒層１１８を残しつつも凹部１１２の外側の基板１００の表面１１０からパラジウム触媒層１１８を除去することができる。また、パラジウム触媒層１１８の部分除去処理自体は、半導体ウエハの洗浄技術分野において広く用いられている装置を用いることにより実行することができるので、上記方法を実施することによる装置コストおよび製造コストの増大は最小限に抑制される。
【００３３】
凹部１１２の外側の基板１００の表面１１０からパラジウム触媒層１１８を除去することにより、ＮｉＢめっき層１１９が表面１１０から成長することはない。ＮｉＢめっき処理後にＮｉＢめっき層１１９が表面１１０上に存在したとしても、凹部１１２からはみ出したものが凹部１１２の近傍に存在するのみである。従って、余分なＮｉＢめっきをＣＭＰにて除去する場合でも、ＣＭＰ処理時間を大幅に短縮することができる。すなわち、上記実施形態によれば、製造コストおよび総処理時間の増大を抑制しつつ、凹部１１２内に確実にＮｉＢめっきを埋め込むことができる。また、表面１１０にＮｉＢめっきを付けないことにより、ＣＭＰ処理時にめっきの剥離が生じにくくなる。Ｃｕ配線層と比較したＮｉ系配線層の利点については、本明細書冒頭の［背景技術］の記載を参照されたい。
【００３４】
なお、めっき処理条件を緻密にコントロールして凹部１１２の上端開口部付近でめっきの成長を止めることができれば、ＣＭＰ処理を省略することができる可能性もある。
【００３５】
上記実施形態においては、凹部１１２の内部をガスで満たされた状態としつつ、基板１００の外表面１１０上を比較的高流速でＤＨＦを流すことにより凹部１１２内へのＤＨＦの侵入を防止している。この原理より明らかなように、凹部１１２の幅が大きくなるに従って、ＤＨＦの侵入を防止することが徐々に困難となってくる。現時点では、基板１００の表面１１０の材質がＴＥＯＳであり触媒層除去液がＤＨＦである場合、上記方法を効果的に実行できる凹部１１２の幅の上限値は数１００ｎｍであることが発明者による実験にて確認されている。但し、触媒層除去液への凹部１１２内への侵入容易性は、基板１００の表面１１０の材質、触媒層除去液の表面張力および粘度等によっても変化するため、上記方法を実施しうる凹部１１２の幅の上限値が常に数１００ｎｍというわけではない。
【００３６】
上記実施形態において用いる前洗浄ユニット２、触媒層形成ユニット４およびめっき処理ユニット８は、図４に示した触媒層除去ユニット６と同様の構成を有する枚葉式の回転式液処理ユニットとすることができる。これらのユニット２、４、８においても、基板を各処理に適した速度（０ｒｐｍの場合も含む）で回転させつつ、必要な処理液（洗浄剤、還元剤、リンス液（ＤＩＷ等）、ＩＰＡ、めっき液）等がノズルから基板１００の表面に吐出され、基板の表面を覆う処理液により所望の液処理が基板に施される。
【００３７】
触媒層除去ユニット６以外の液処理ユニット（前洗浄ユニット２、触媒層形成ユニット４およびめっき処理ユニット８）は、処理層に貯留した処理液中に複数の基板を浸漬することにより基板に液処理を行うバッチ式液処理ユニットであってもよい。
【００３８】
上述した前洗浄ユニット２、触媒層形成ユニット４、触媒層除去ユニット６およびめっき処理ユニット８は、図５に概略的に示すように、一つのケーシング内に組み込まれて一体化されためっき処理システム１を構成することができる。各ユニット間での基板１００の搬送は、図示しないシステム内搬送機構により実施される。このめっき処理システム１全体の動作は、制御装置１０に設けられた記憶媒体１１に記録された各種のプログラムに従って、制御装置１０により制御され、これにより前述した各工程が実行される。記憶媒体１１としては、上述した一連の工程を実行するために必要なプロセスレシピおよび制御プログラム等の各種のプログラムを格納している。記憶媒体１１としては、コンピュータで読み取り可能なＲＯＭやＲＡＭ等のメモリー装置、ハードディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、フレキシブルディスクなどのディスク記憶媒体など任意のものを使用することができる。
【００３９】
上記の液処理ユニット２，４，６，８は、各々が互いに離れた場所に独立して設置されたユニットであってもよく、この場合も液処理ユニット２，４，６，８によりめっき処理システム１が構成される。この場合、各液処理ユニット２，４，６，８の動作を制御するための制御装置および記憶媒体は、半導体装置製造工場に設けられたホストコンピュータおよびこれに付設された記憶媒体とすることができる。なお、前洗浄ユニット２および触媒層除去ユニット６は他の用途にも使用可能な汎用性の高い洗浄ユニットであるので、半導体装置製造工場に設置された洗浄システムに組み込まれたものを流用することも可能である。
【００４０】
上記４つの液処理ユニット２，４，６，８のうちの少なくとも２つを統合してもよい。すなわち、例えば、前洗浄ユニット２および触媒層形成ユニット４の一方を省略し、例えば触媒層形成ユニット４に前洗浄ユニット２の機能も持たせてもよい。この場合、例えば、触媒層形成ユニット４は、触媒層除去ユニット６と同様の構成を有する枚葉式の回転式液処理ユニットとして構成され、洗浄剤、リンス液（ＤＩＷ等）、ＩＰＡおよび触媒液をそれぞれ基板１００に供給する複数のノズルが設けられる。また、処理ユニットを統合した場合は、一部の工程の一部を省略することができる。具体的には例えば、前洗浄ユニット２から触媒層形成ユニット４に向けて基板１００を搬出する前に行っていたＩＰＡ置換および乾燥処理を省略することができ、リンス処理後直ちに触媒液を基板１００に供給することができる。
【００４１】
触媒層に含まれる触媒金属は、パラジウムに限定されるものではなく、無電解めっきの還元析出反応の触媒として機能しうる他の金属、例えば金（Ａｕ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）等であってもよい。また、触媒層の形成を、基板にシランカップリング剤またはチタンカップリング剤等の適当なカップリング剤を基板に供給することによりＳＡＭを形成する工程と、その後塩化パラジウム液等の触媒イオン含有液を基板に供給する工程と、その後ＤＭＡＢ等の還元剤を基板に供給する工程とにより行ってもよい。つまり、ステップＳ４０１においては、めっき工程における還元析出反応の触媒となりうる任意の触媒液を使用することができ、また、当該技術分野において公知の任意の方法を用いて触媒層を形成することができる。
【００４２】
無電解めっき処理により埋め込まれる材料はＮｉＢに限定されるものではなく、他のＮｉ系材料例えばＮｉ，ＮｉＰであってもよく、他の金属材料、例えばＣｏ，ＣｏＢ，ＣｏＰなどであってもよい。
【００４３】
薬液洗浄工程（ステップＳ２０２）において使用される薬液は、ＴＭＡＨに限定されるものではなく、パラジウム触媒を付与する表面を構成する材料に応じてそれに適した薬液を用いることができる。
【００４４】
上記の各工程で用いるリンス液として、静電破壊防止の観点から、ＤＩＷに代えて、純水に炭酸等の導電性を付与するイオンを溶け込ませたものを用いることも可能である。
【００４５】
図１に示す断面構成を有する基板１００において、ＴＥＯＳ層１０２はＳｉＯ２層であってもよい。ＳｉＮ層１０６はＳｉＣＮ層またはＳｉＣ層であってもよい。ＴＥＯＳ層１０８は、ＳｉＯ２層またはＳｉＯＣ層であってもよい。最上層（基板１００の外表面１１０をなす層）がＳｉＯ２層またはＳｉＯＣ層である場合も、これらの層を溶解可能なＤＨＦを触媒層除去液として使用することができる。
【００４６】
処理対象が表面に凹部を有していること、および凹部を埋め込むためのめっき処理が触媒層を形成した後に行われるという条件下において、凹部の外側へのめっき層の形成を可能な限り回避したいという要求があるのならば、処理対象は上記の基板１００以外のものであってもよい。
【００４７】
すなわち、基板上にある最上層は上述したようなシリコン酸化物系の材料（ＴＥＯＳ，ＳｉＯ２，ＳｉＯＣなど）には限定されるものではなく、例えばレジスト膜等の有機膜であってもよい。図６（ａ）に概略的に示すように、基板１２０上に形成された被エッチング層１２２（材質は任意である）の上にメタルハードマスク１２４をめっき処理により形成したい場合が想定される。この場合、まず、基板１２０上にフォトリソグラフィー技術により、表面１２６ａに凹部１２６ｂを有するレジスト膜（レジストパターン）１２６が形成される。凹部１２６ｂの底部には被エッチング層１２２が露出している。
【００４８】
まず、基板１２０に対して前洗浄、プリウエット処理などを必要に応じて行った後、前述したステップＳ４０１〜Ｓ４０３と同様の処理を行い、さらに、ステップＳ６０１〜Ｓ６０２と同様の処理を行い、図６（ｂ）に示すように、凹部１２６ｂ内のみに、好ましくは凹部１２６ｂの底部付近のみにパラジウム触媒層１２８を形成する。但し、表面１２６ａにあるパラジウム触媒層を除去するための液としては、ＤＨＦではなく、レジスト膜を溶かすことができる有機溶剤を用いる。そうすれば、表面１２６ａにあるパラジウム触媒層１２８をレジスト膜１２６の表面部分と一緒に除去することができる。
【００４９】
その後、図６（ｃ）に示すように、無電解めっきを行い、ボトムアップにより凹部１２６ｂ内をめっき層１３０により埋め込む。このとき凹部１２６ｂ内の全体にめっき層１３０を形成する必要はなく、凹部１２６ｂの底部付近のみにめっき層１３０を形成してもよい。めっき処理の終了後、有機溶剤によりレジスト膜の全てを溶かすことにより、図６（ａ）に示したような構造が得られる。
【００５０】
この場合も、凹部１２６ｂの外側のレジスト膜１２６の表面１２６ａにめっき層１３０が形成されてしまったのでは、その後にレジスト膜１２６を除去することが困難となるか、あるいは長時間を要することになるが、上記の方法によればそのような問題はない。
【符号の説明】
【００５１】
２  第１前処理部（前洗浄ユニット）
４  第１前処理部(触媒層形成ユニット)
６  第２前処理部（触媒層除去ユニット）
８  めっき処理部（めっき処理ユニット）
１００，１２０  基板
１１０，１２６ａ  表面
１１２，１２６ｂ  凹部
１１８，１２８  触媒層
１１９，１３０  めっき層
【図１】
0006404174.tif 000002
【図２】
0006404174.tif 000003
【図３】
0006404174.tif 000004
【図４】
0006404174.tif 000005
【図５】
0006404174.tif 000006
【図６】
0006404174.tif 000007