(57)【特許請求の範囲】
【請求項１】
ドレイン、ソース、及びゲートを有する第１ＭＯＳＦＥＴと、
ドレイン、ソース、及び前記第１ＭＯＳＦＥＴの前記ゲートに接続されたゲートを有する第２ＭＯＳＦＥＴであって、ダイオード接続された第２ＭＯＳＦＥＴと、
前記第２ＭＯＳＦＥＴの前記ドレインに接続され、絶対温度に実質的に比例する第１電流を生成する第１電流源と、
前記第２ＭＯＳＦＥＴの前記ソースに接続され、絶対温度の実質的に一次関数となる第１電圧を生成する電圧源と、
を備え、
前記第１ＭＯＳＦＥＴのゲート電圧に基づく抵抗値を有する前記第１ＭＯＳＦＥＴのドレイン−ソース間に抵抗が形成される、
擬似抵抗回路。
【請求項２】
請求項１に記載の擬似抵抗回路であって、
前記電圧源により生成される前記第１電圧は、絶対零度において、前記第１ＭＯＳＦＥＴのソース電圧と略同一である、
擬似抵抗回路。
【請求項３】
請求項２に記載の擬似抵抗回路であって、
前記電圧源は、
第１端及び第２端を有する第１抵抗器であって、第１端に第２電圧が印加される第１抵抗器と、
前記第１抵抗器の前記第２端と接地との間に接続され、絶対温度に実質的に比例する第２電流を生成する第２電流源と、
を含む、
擬似抵抗回路。
【請求項４】
請求項３に記載の擬似抵抗回路であって、
前記電圧源は、前記第１電圧を前記第１抵抗器の前記第２端に出力する、
擬似抵抗回路。
【請求項５】
請求項４に記載の擬似抵抗回路であって、
前記第１電流源は、絶対温度に比例する第３電流を生成する第３電流源を含む、
擬似抵抗回路。
【請求項６】
請求項５に記載の擬似抵抗回路であって、
前記第１電流源は、前記第３電流に基づいて前記第１電流を生成する、
擬似抵抗回路。
【請求項７】
請求項６に記載の擬似抵抗回路であって、
前記第２電流源は、前記第３電流に基づいて前記第２電流を生成する、
擬似抵抗回路。
【請求項８】
請求項７に記載の擬似抵抗回路であって、
前記第２電流源は、
ドレイン、ソース及びゲートを有する第３ＭＯＳＦＥＴと、
ダイオード接続された第４ＭＯＳＦＥＴであって、ドレインが前記第３ＭＯＳＦＥＴの前記ドレインに接続され、ソースが接地された第４ＭＯＳＦＥＴと、
ゲートが前記第４ＭＯＳＦＥＴのゲートに接続され、ドレインが前記第１抵抗器の前記第２端に接続され、ソースが接地された第５ＭＯＳＦＥＴと、
を備える擬似抵抗回路。
【請求項９】
請求項１に記載の擬似抵抗回路であって、
前記第１電流源は、
ドレイン、ソース及びゲートを有する第３ＭＯＳＦＥＴと、
ドレイン、ソース及びゲートを有する第４ＭＯＳＦＥＴと、
ドレイン、ソース及びゲートを有する第５ＭＯＳＦＥＴと、
ドレイン、ソース及びゲートを有する第６ＭＯＳＦＥＴと、
を備える擬似抵抗回路。
【請求項１０】
請求項９に記載の擬似抵抗回路であって、
前記第３ＭＯＳＦＥＴの前記ソースに電源電圧が印加される、
擬似抵抗回路。
【請求項１１】
請求項１０に記載の擬似抵抗回路であって、
前記第４ＭＯＳＦＥＴは、ダイオード接続され、前記第４ＭＯＳＦＥＴの前記ドレインは前記第３ＭＯＳＦＥＴの前記ドレインに接続される、
擬似抵抗回路。
【請求項１２】
請求項１１に記載の擬似抵抗回路であって、
前記第５ＭＯＳＦＥＴは、ダイオード接続され、前記電源電圧が前記第５ＭＯＳＦＥＴの前記ソースに印加され、前記第５ＭＯＳＦＥＴの前記ゲートが前記第３ＭＯＳＦＥＴの前記ゲートに接続される、
擬似抵抗回路。
【請求項１３】
請求項１２に記載の擬似抵抗回路であって、
前記第６ＭＯＳＦＥＴの前記ドレインが前記第５ＭＯＳＦＥＴの前記ドレインに接続され、前記第６ＭＯＳＦＥＴの前記ゲートが前記第４ＭＯＳＦＥＴの前記ゲートに接続され、前記第６ＭＯＳＦＥＴの前記ソースが接地される第１抵抗器に接続される、
擬似抵抗回路。
【請求項１４】
請求項１に記載の擬似抵抗回路と、
前記擬似抵抗回路の前記抵抗と並列に接続されたキャパシタと、
前記抵抗の第１端及び前記キャパシタの第１端に接続された出力端子と、前記抵抗の第２端及び前記キャパシタの第２端に接続された反転入力端子とを有するオペアンプと、
を備える電荷検出回路。
【請求項１５】
請求項１４に記載の電荷検出回路であって、
前記オペアンプの反転入力端子に入力される電荷に基づく電圧を前記オペアンプの出力端子から出力する、
電荷検出回路。
【請求項１６】
請求項１４に記載の電荷検出回路であって、
前記オペアンプの非反転入力端子は接地される、
電荷検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、擬似抵抗回路及び電荷検出回路に関する。
【背景技術】
【０００２】
電子機器に搭載されるセンサには、センシング素子から出力される電荷に応じた電圧を出力する電荷検出回路を用いるものがある。例えば、特許文献１には、オペアンプの出力端子と入力端子との間に、並列に接続されたキャパシタ及び抵抗が設けられた、電荷検出回路が開示されている。
【０００３】
このような電荷検出回路を用いるセンサにおいて、生体信号等の比較的低周波数（例えば数ミリＨｚ〜数Ｈｚ程度）の信号を検出するためには、キャパシタ及び抵抗によるハイパスフィルタのカットオフ周波数を低くすることが必要となる。即ち、この抵抗の抵抗値を大きくする（例えば１０テラΩ程度にする）ことが求められる。
【０００４】
抵抗の抵抗値を大きくする際に、通常の抵抗素子を用いることは、回路サイズの観点から現実的ではないことが多い。そこで、例えば、特許文献２には、ＭＯＳＦＥＴの弱反転領域を利用することにより、大きい抵抗値を有する抵抗を形成する構成が開示されている。
【０００５】
ただし、ＭＯＳＦＥＴの弱反転領域を用いて抵抗を実現する際の欠点は、プロセスや温度の変動によって、抵抗値が大きく変動してしまうということである。そのため、ＭＯＳＦＥＴの弱反転領域を用いて抵抗を実現するにあたっては、プロセスや温度の変動の影響を抑制することが求められる。例えば、特許文献３には、温度依存性を有する複数の電流源を用いてＭＯＳＦＥＴのゲート電圧を調整することにより、ＭＯＳＦＥＴのドレイン電流の温度依存性を抑制する構成が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２２４２３０号公報
【特許文献２】国際公開第９５／２５３４９号
【特許文献３】特表平８−５０９３１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献３に開示されている構成において、ＭＯＳＦＥＴのドレイン電流の温度依存性を抑制するためには、実験的に求めた複数のパラメータを正確に設定する必要があり、調整が難しい。
【０００８】
ここで開示される本発明は従来技術の限界に鑑みてなされたものであり、プロセスや温度の変動に伴う抵抗値の変動を抑制可能であり、調整が容易な擬似抵抗回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
従って、開示される本発明の一側面に係る擬似抵抗回路は、第１ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴと、絶対温度に実質的に比例する第１電流を生成する第１電流源と、絶対温度の実質的に一次関数となる第１電圧を生成する電圧源と、を備え、第１ＭＯＳＦＥＴのゲートと、第２ＭＯＳＦＥＴのゲートとが接続され、第２ＭＯＳＦＥＴはダイオード接続され、第１電流が第２ＭＯＳＦＥＴのドレインに供給され、第１電圧が第２ＭＯＳＦＥＴのソースに印加され、第１ＭＯＳＦＥＴのドレイン−ソース間に、第１ＭＯＳＦＥＴのゲート電圧に応じた抵抗値の抵抗を形成する。
【発明の効果】
【００１０】
本開示によれば、プロセスや温度の変動に伴う抵抗値の変動を抑制可能であり、調整が容易な擬似抵抗回路を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態である擬似抵抗回路の構成例を示す図である。
【図２】図１に示される回路の電流源及び電圧源の構成例を示す図である。
【図３】ＮチャネルＭＯＳＦＥＴのみに着目した場合の抵抗値を説明するための図である。
【図４】ＮチャネルＭＯＳＦＥＴ及び電流源に着目した場合の抵抗値を説明するための図である。
【図５】本発明の一実施形態である電荷検出回路の構成例を示す図である。
【００１２】
なお、説明のため、全図において、図は必ずしも正確な縮尺で記載されているわけではなく、また、同様の構造又は機能は概して同様の符号で表されている。また、図は、ここで開示される様々な実施形態の説明のための便宜にすぎない。図は、ここで開示される内容の全ての側面を記載したものではなく、特許請求の範囲を限定するものでもない。
【発明を実施するための形態】
【００１３】
以下の記載では、説明だけを目的として、ここで開示される様々な実施形態の完全な理解を提供するために特定の用語が用いられている。しかしながら、これらの特定の詳細は、ここで開示される概念を実施するために必要とされないことは当業者にとって明らかである。
【００１４】
図１は、本発明の一実施形態である擬似抵抗回路の構成例を示す図である。擬似抵抗回路１００は、ＮチャネルＭＯＳＦＥＴ１１０，１２０、電流源１３０、及び電圧源１４０を含む。
【００１５】
ＮチャネルＭＯＳＦＥＴ１１０（第２ＭＯＳＦＥＴ）は、ダイオード接続され、ゲートがＮチャネルＭＯＳＦＥＴ１２０のゲートと接続されている。ＮチャネルＭＯＳＦＥＴ１１０のドレインには、電流源１３０からの電流ＩPTATが供給される。また、ＮチャネルＭＯＳＦＥＴ１１０のソースには、電圧源１４０からの電圧Ｖbiasが印加される。
【００１６】
ＮチャネルＭＯＳＦＥＴ１２０（第１ＭＯＳＦＥＴ）は、ゲートがＮチャネルＭＯＳＦＥＴ１１０のゲートと接続されている。擬似抵抗回路１００では、ＮチャネルＭＯＳＦＥＴ１２０が弱反転領域で動作することにより、ＮチャネルＭＯＳＦＥＴ１２０のドレイン−ソース間に、ゲート電圧ＶGに応じた抵抗値Ｒeffの抵抗が形成される。
【００１７】
電流源１３０は、絶対温度に実質的に比例する電流ＩPTAT（第１電流）を生成する。電流源１３０の構成例については後述する。
【００１８】
電圧源１４０は、絶対温度の実質的に一次関数となる電圧Ｖbias（第１電圧）を生成する。本実施形態では、ＮチャネルＭＯＳＦＥＴ１２０のソース電圧ＶS＝ＶCMとすると、Ｖbias＝ＶCM−Ａ・Ｔの関係が成立する。ここで、Ａは定数、Ｔは絶対温度である。電圧源１４０の構成例については後述する。
【００１９】
図２は、図１に示される回路の電流源１３０及び電圧源１４０の構成例を示す図である。
【００２０】
示されるように、電流源１３０は、電流源２１０及びＰチャネルＭＯＳＦＥＴ２２０を含む。電流源１３０では、ＰチャネルＭＯＳＦＥＴ２２０のドレインから、電流ＩPTATが出力される。
【００２１】
電流源２１０（第３電流源）は、ＮチャネルＭＯＳＦＥＴ２３０，２３１、ＰチャネルＭＯＳＦＥＴ２３２，２３３、及び抵抗器２３４を含む。電流源２１０の出力電流は、ＮチャネルＭＯＳＦＥＴ２３１の電流ＩDS2（第３電流）である。
【００２２】
さらに示されるように、ＮチャネルＭＯＳＦＥＴ２３０は、ダイオード接続され、ソースが接地されている。ＮチャネルＭＯＳＦＥＴ２３１は、ゲートがＮチャネルＭＯＳＦＥＴ２３０のゲートと接続され、ソースが抵抗器２３４を介して接地されている。ＮチャネルＭＯＳＦＥＴ２３０，２３１のサイズ比は、例えば、１：ｎPTATである。
【００２３】
ＰチャネルＭＯＳＦＥＴ２３２は、ソースに電源電圧ＶDDが印加され、ドレインがＮチャネルＭＯＳＦＥＴ２３０のドレインと接続され、ゲートがＰチャネルＭＯＳＦＥＴ２３３のゲートと接続されている。ＰチャネルＭＯＳＦＥＴ２３３は、ダイオード接続され、ソースに電源電圧ＶDDが印加され、ドレインがＮチャネルＭＯＳＦＥＴ２３１のドレインと接続されている。ＰチャネルＭＯＳＦＥＴ２２０は、ソースに電源電圧ＶDDが印加され、ゲートがＰチャネルＭＯＳＦＥＴ２３３のゲートと接続されている。ＰチャネルＭＯＳＦＥＴ２３２，２３３，２２０のサイズ比は、例えば、１：１：１／ｎである。
【００２４】
電流源１３０において、ＮチャネルＭＯＳＦＥＴ２３０のゲート−ソース間電圧ＶGS1は、次式（１）により表される。
【数１】
0006328849.tif 000002
・・・（１）
【００２５】
ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子電荷、κはκ近似パラメータである。また、ＩDS1は、ＮチャネルＭＯＳＦＥＴ２３０に流れる電流であり、Ｉ0S1は、ＮチャネルＭＯＳＦＥＴ２３０のサイズに応じた電流である。
【００２６】
また、電圧ＶGS1は、ＮチャネルＭＯＳＦＥＴ２３１のゲート電圧でもあるため、次式（２）により表すことができる。
【数２】
0006328849.tif 000003
・・・（２）
【００２７】
ここで、ＶGS2は、ＮチャネルＭＯＳＦＥＴ２３１のゲート−ソース間電圧である。また、ＩDS2は、ＮチャネルＭＯＳＦＥＴ２３１に流れる電流、即ち、電流源２１０の出力電流である。また、ＲPTATは、抵抗器２３４の抵抗値である。
【００２８】
式（１）及び（２）より、次式（３）が導出される。
【００２９】
【数３】
0006328849.tif 000004
・・・（３）
【００３０】
ここで、Ｉ0S2は、ＮチャネルＭＯＳＦＥＴ２３１のサイズに応じた電流である。
【００３１】
また、ＩDS2は、次式（４）により表される。
【数４】
0006328849.tif 000005
・・・（４）
【００３２】
電流源１３０において、ＰチャネルＭＯＳＦＥＴ２３１を流れる電流はＩDS2である。また、ＰチャネルＭＯＳＦＥＴ２２０は、ＰチャネルＭＯＳＦＥＴ２３３と電流ミラー接続されているから、電流ＩPTATは、次式（５）により表される。
【数５】
0006328849.tif 000006
・・・（５）
【００３３】
ここで、Ｂは定数である。式（５）より、電流源１３０から出力される電流ＩPTATは、絶対温度に実質的に比例する電流である。
【００３４】
電圧源１４０は、抵抗器２４０及び電流源２５０を含む。電圧源１４０では、抵抗器２４０と電流源２５０の間から、電圧Ｖbiasが出力される。
【００３５】
抵抗器２４０（第１抵抗器）は、一端に電圧ＶCM（第２電圧：ＮチャネルＭＯＳＦＥＴ１２０のソース電圧と略同一の電圧）が印加され、他端がＮチャネルＭＯＳＦＥＴ２６１のドレインに接続されている。
【００３６】
さらに示されるように、電流源２５０（第２電流源）は、ＮチャネルＭＯＳＦＥＴ２６０，２６１、及びＰチャネルＭＯＳＦＥＴ２６２を含む。電流源２５０では、ＮチャネルＭＯＳＦＥＴ２６１に流れる電流が出力電流ＩPTAT2（第２電流）となる。
【００３７】
ＮチャネルＭＯＳＦＥＴ２６０は、ダイオード接続され、ドレインがＰチャネルＭＯＳＦＥＴ２６２のドレインに接続され、ソースが接地されている。ＮチャネルＭＯＳＦＥＴ２６１は、ゲートがＮチャネルＭＯＳＦＥＴ２６０のゲートに接続され、ソースが接地されている。ＮチャネルＭＯＳＦＥＴ２６０，２６１のサイズ比は、例えば、１：１／ｎbiasである。
【００３８】
ＰチャネルＭＯＳＦＥＴ２６２は、ソースに電源電圧ＶDDが印加され、ゲートがＰチャネルＭＯＳＦＥＴ２３３のゲートに接続されている。ＰチャネルＭＯＳＦＥＴ２３３，２６２のサイズ比は、例えば、１：１である。
【００３９】
電流源２５０は、電流源１３０と同様に、絶対温度に実質的に比例する電流ＩPTAT2を生成する。本実施形態では、ＩPTAT2＝（１／ｎbias）ＩDS2である。従って、抵抗器２４０の抵抗値をＲbiasとすると、電圧Ｖbiasは、次式（６）により表される。
【数６】
0006328849.tif 000007
・・・（６）
【００４０】
ここで、Ａは定数である。
【００４１】
次に、図１に示される擬似抵抗回路１００における抵抗値Ｒeffについて説明する。
【００４２】
まず、図３に示すように、ＮチャネルＭＯＳＦＥＴ１２０のみに着目する。ＮチャネルＭＯＳＦＥＴ１２０が弱反転領域で動作する場合、ＮチャネルＭＯＳＦＥＴ１２０に流れる電流ＩDSは、次式（７）により表される。
【数７】
0006328849.tif 000008
・・・（７）
【００４３】
ここで、ＶGSは、ＮチャネルＭＯＳＦＥＴ１２０のゲート−ソース間電圧、ＶDSは、ＮチャネルＭＯＳＦＥＴ１２０のドレイン−ソース間電圧である。また、Ｉ0Sは、ＮチャネルＭＯＳＦＥＴ１２０のサイズに応じた電流であり、次式（８）により表される。
【数８】
0006328849.tif 000009
・・・（８）
【００４４】
ここで、μは電子移動度、Ｃoxは単位面積あたりの酸化物容量、Ｗはチャネル幅、Ｌはチャネル長、κsaは弱反転領域におけるκ近似パラメータである。また、ＶTSは閾値電圧である。
【００４５】
式（７）及び（８）より、ＮチャネルＭＯＳＦＥＴ１２０のドレイン−ソース間の抵抗値Ｒeffは、次式（９）により表される。
【数９】
0006328849.tif 000010
・・・（９）
【００４６】
式（９）には、温度Ｔが含まれている。また、式（９）には、プロセスによって変動する閾値電圧ＶTSが含まれている。そこで、本実施形態の擬似抵抗回路１００では、以下に説明するように、電流源１３０及び電圧源１４０により、プロセス及び温度の変動に伴う抵抗値Ｒeffの変動を抑制している。
【００４７】
まず、図４に示すように、電流源１３０の作用に着目する。ＮチャネルＭＯＳＦＥＴ１２０が弱反転領域で動作する場合、電圧ＶGは、次式（１０）により表される。
【数１０】
0006328849.tif 000011
・・・（１０）
【００４８】
式（７）において、ＶGS＝ＶG−ＶCMであるから、式（１０）のＶGを式（７）に代入することにより、電流ＩDSは次式（１１）により表される。
【数１１】
0006328849.tif 000012
・・・（１１）
【００４９】
式（１１）より、抵抗値Ｒeffは、次式（１２）により表される。
【数１２】
0006328849.tif 000013
・・・（１２）
【００５０】
式（１２）に、式（５）の電流ＩPTATを代入すると、抵抗値Ｒeffは、次式（１３）により表される。
【数１３】
0006328849.tif 000014
・・・（１３）
【００５１】
式（１３）には、閾値電圧ＶTSが含まれていない。さらに具体的には、電流源１３０の作用により、プロセスの変動による抵抗値Ｒeffへの影響が抑制される。ただし、式（１３）には、温度Ｔが残っている。本実施形態では、電圧源１４０の作用により、さらに、温度の変動に伴う抵抗値Ｒeffの変動を抑制している。
【００５２】
式（１３）に、式（６）のＶbiasを代入すると、抵抗値Ｒeffは、次式（１４）により表される。
【数１４】
0006328849.tif 000015
・・・（１４）
【００５３】
ここで、ＮチャネルＭＯＳＦＥＴ１２０において、次式（１５）を仮定する。
【００５４】
【数１５】
0006328849.tif 000016
・・・（１５）
【００５５】
従って、式（１４）及び式（１５）より、抵抗値Ｒeffは、次式（１６）により表される。
【数１６】
0006328849.tif 000017
・・・（１６）
【００５６】
また、電圧Ｖbiasは、次式（１７）により表すことができる。
【数１７】
0006328849.tif 000018
・・・（１７）
【００５７】
従って、抵抗値Ｒeffは、式（５）及び式（１７）を考慮すると、次式（１８）により表すこともできる。
【数１８】
0006328849.tif 000019
・・・（１８）
【００５８】
そして、式（１５）を適用すると、抵抗値Ｒeffは、次式（１９）により表すことができる。
【数１９】
0006328849.tif 000020
・・・（１９）
【００５９】
式（１６）及び式（１９）には、閾値電圧ＶTS及び温度Ｔが含まれていない。従って、図１に示される擬似抵抗回路１００では、電流源１３０及び電圧源１４０により、プロセス及び温度の変動に伴う抵抗値Ｒeffの変動が抑制される。
【００６０】
上述したとおり、本実施形態の擬似抵抗回路１００では、絶対温度に実質的に比例する電流ＩPTATを生成する電流源１３０と、絶対温度の実質的に一次関数となる電圧Ｖbiasを生成する電圧源１４０とにより、式（１３）に示したように、プロセスの変動に伴う抵抗値Ｒeffの変動を抑制することができる。
【００６１】
図１に示された例示的な実施形態の擬似抵抗回路１００では、電圧源によって生成される電圧Ｖbiasを、絶対零度において、ＮチャネルＭＯＳＦＥＴ１２０のソース電圧と略同一とすること（即ち、Ｖbias＝ＶCM−Ａ・Ｔ）により、温度の変動に伴う抵抗値Ｒeffの変動を抑制することができる。
【００６２】
従って、擬似抵抗回路１００では、プロセスや温度の変動に伴う抵抗値Ｒeffの変動を抑制するために、実験的に求めた複数のパラメータを正確に設定する必要がなく、調整が容易である。
【００６３】
例示的な実施形態の擬似抵抗回路１００では、電流源１３０及び電流源２５０における電流生成が、同一の電流源２１０に基づいて行われる。従って、式（１９）に示されるように、電流源１３０及び電流源２５０における抵抗比及び電流比によって、抵抗値Ｒeffを調整することができる。
【００６４】
図５は、例示的な実施形態に係る電荷検出回路の実施例を示す図である。電荷検出回路５００は、図１に示した擬似抵抗回路１００と、オペアンプ５１０及びキャパシタ５２０を含む。
【００６５】
オペアンプ５１０は、非反転入力端子が接地され、反転入力端子に電荷ＱINが入力される。電荷ＱINは、例えば、センシング素子から出力される電荷である。擬似抵抗回路１００は、オペアンプ５１０の出力端子と反転入力端子との間に接続される。また、キャパシタ５２０は、擬似抵抗回路１００に並列に接続される。
【００６６】
電荷検出回路５００は、反転入力端子に入力される電荷ＱINに応じた出力電圧ＶOUTを、オペアンプ５１０の出力端子から出力する。電荷検出回路５００では、ＭＯＳＦＥＴの弱反転領域を利用した擬似抵抗回路１００を用いることにより、擬似抵抗回路１００の抵抗値を、例えば１０テラΩ程度の大きな値とすることができる。従って、電荷検出回路５００を、生体信号等の比較的低周波数の信号の検出に適したものとすることができる。そして、前述したように、擬似抵抗回路１００は、プロセスや温度の変動に伴う抵抗値の変動が抑制される。従って、プロセスや温度の変動に伴う電荷検出回路５００の出力電圧の変動を抑制することが可能となる。
【００６７】
特定の例及びサブシステムに関して様々な実施形態が記載されたが、当業者にとって、本実施形態が、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではないことは明らかである。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。
【符号の説明】
【００６８】
１００  擬似抵抗回路
１１０，１２０，２３０，２３１，２６０，２６１  ＮチャネルＭＯＳＦＥＴ
１３０，２１０，２５０  電流源
１４０  電圧源
２２０，２３２，２３３，３６２  ＰチャネルＭＯＳＦＥＴ
２３４，２４０  抵抗器
５００  電荷検出回路
５１０  オペアンプ
５２０  キャパシタ
【図１】
0006328849.tif 000021
【図２】
0006328849.tif 000022
【図３】
0006328849.tif 000023
【図４】
0006328849.tif 000024
【図５】
0006328849.tif 000025