(57)【特許請求の範囲】
【請求項１】
外部電源が停止した時に蓄電池から負荷に電源を供給する電源装置において、
前記蓄電池と前記負荷との間にそれぞれのソースおよびドレインが並列に接続され、互いに耐量が異なる複数のＦＥＴと、
前記外部電源の停止を検出した場合に検出信号を出力する制御回路と、
前記複数のＦＥＴのそれぞれのゲートに接続され、前記検出信号を入力する複数の抵抗と、
前記複数のＦＥＴのそれぞれのゲートとソース間に接続され、前記抵抗と時定数回路を構成する複数のコンデンサと
を有し、
前記複数のＦＥＴのそれぞれに対応する前記時定数回路の時定数は、耐量の高い前記ＦＥＴよりも耐量の低い前記ＦＥＴの方が長い
ことを特徴とする電源装置。
【請求項２】
請求項１に記載の電源装置において、
前記複数のＦＥＴは、第１のＦＥＴと第２のＦＥＴとを有し、
前記第１のＦＥＴの耐量は、前記第２のＦＥＴの耐量よりも高く、
前記第１のＦＥＴをオンしてから前記第２のＦＥＴをオンするまでの時間差は、突入電流が流れる時間よりも長い
ことを特徴とする電源装置。
【請求項３】
請求項２に記載の電源装置において、
前記第１のＦＥＴおよび前記第２のＦＥＴは、安全動作領域が異なる第１のＦＥＴおよび第２のＦＥＴがそれぞれ用いられる
ことを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、蓄電池を有する電源装置に関する。
【背景技術】
【０００２】
近年、商用電源の停電に備えるために、蓄電池（バッテリ）で電源をバックアップする機能を有する装置が広く用いられている。このような装置は、停電を検出した後、電源が蓄電池に切り換えられ、動作を継続することができる。ここで、負荷を電路に接続する手段として例えばマグネットスイッチやリレーなどの部品が考えられるが、スペースを取ること、高価であること、さらに半導体に比べて寿命が短いことなど様々な問題がある。そこで、ＦＥＴ（Field Effect Transistor）を接続スイッチとして蓄電池と負荷との間に配置する回路が考えられている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−３３２１２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところが、電源装置には、容量の大きい（例えば１００００μＦ）コンデンサ（以降、出力コンデンサと称す）が電源出力の安定化のために接続されている。このため、接続スイッチをオンにして蓄電池から負荷に放電する時に、蓄電池から出力コンデンサに突入電流が流れて、突入電流により接続スイッチが劣化したり破壊されてしまうという問題が生じる。
【０００５】
本件開示の電源装置は、蓄電池接続時に発生する突入電流に対応し、蓄電池を負荷に接続するスイッチの劣化や破壊を防止することができる技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一つの観点によれば、外部電源が停止した時に蓄電池から負荷に電源を供給する電源装置において、前記蓄電池と前記負荷との間にそれぞれのソースおよびドレインが並列に接続され、互いに耐量が異なる複数のＦＥＴと、前記外部電源の停止を検出した場合に検出信号を出力する制御回路と、前記複数のＦＥＴのそれぞれのゲートに接続され、前記検出信号を入力する複数の抵抗と、前記複数のＦＥＴのそれぞれのゲートとソース間に接続され、前記抵抗と時定数回路を構成する複数のコンデンサとを有し、前記複数のＦＥＴのそれぞれに対応する前記時定数回路の時定数は、耐量の高い前記ＦＥＴよりも耐量の低い前記ＦＥＴの方が長いことを特徴とする。
【発明の効果】
【０００７】
本件開示の電源装置は、蓄電池接続時に発生する突入電流に対応し、蓄電池を負荷に接続するスイッチの劣化や破壊を防止することができる。
【図面の簡単な説明】
【０００８】
【図１】本実施形態に係る電源装置の一例を示す図である。
【図２】ＡＣ／ＤＣコンバータの一例を示す図である。
【図３】放電側接続回路の一例を示す図である。
【図４】放電側接続回路の他の例を示す図である。
【図５】図４に示す放電側接続回路の一例を示す図である。
【図６】ＦＥＴ素子がＯＮするタイミングの一例を示す図である。
【図７】安全動作領域が広いＦＥＴ素子を用いた場合の一例を示す図である。
【図８】安全動作領域が狭いＦＥＴ素子を用いた場合の一例を示す図である。
【図９】安全動作領域が狭いＦＥＴ素子を用いた場合の実測例を示す図である。
【図１０】安全動作領域が異なるＦＥＴ素子を用いた場合の実測例を示す図である。
【発明を実施するための形態】
【０００９】
以下、図面を用いて実施形態を説明する。
【００１０】
図１は、本実施形態に係る電源装置１００の一例を示す。図１において、電源装置１００は、ＡＣ(Alternating Current)／ＤＣ(Direct Current)コンバータ１０１と、蓄電池１０２と、接続回路１０３と、制御回路１０４と、出力コンデンサＣｏｕｔとを有する。
【００１１】
ＡＣ／ＤＣコンバータ１０１は、交流の電源を直流の電源に変換する回路である。図１の例では、ＡＣ／ＤＣコンバータ１０１は、電源装置１００に接続される商用電源など外部から入力する交流（例えばＡＣ入力：１００Ｖ）を直流に変換して、負荷１０５に直流の電源を供給する（例えばＤＣ出力：５０Ｖ）。
【００１２】
蓄電池１０２は、鉛蓄電池、ニッケル水素電池、リチウムイオン電池などの充電が可能な二次電池である。
【００１３】
接続回路１０３は、充電側接続回路２０１と放電側接続回路２０２とを有する。充電側接続回路２０１は、外部電源から負荷１０５に電源を供給している時にＡＣ／ＤＣコンバータ１０１が出力する直流電源により蓄電池１０２を充電する。例えば、充電側接続回路２０１は、定電流モード、定電圧モード、定電力モードなどの様々な充電方式を利用して蓄電池１０２を充電する充電回路を有する。尚、充電側接続回路２０１は、停電などにより外部電源が停止した場合、蓄電池１０２の充電は行わない。放電側接続回路２０２は、外部電源から供給される電源が停止した時に蓄電池１０２から負荷１０５に電源を供給する。尚、放電側接続回路２０２については、後で詳しく説明する。
【００１４】
制御回路１０４は、ＡＣ／ＤＣコンバータ１０１のＡＣ入力の有無をモニタして、電源が停止しているか否かを検出し、接続回路１０３を制御する。
【００１５】
出力コンデンサＣｏｕｔは、電源装置１００から負荷１０５に出力する電源の変動を抑制するためのコンデンサである。出力コンデンサＣｏｕｔは、例えば１００００μＦ程度の容量を有する。
【００１６】
図２は、ＡＣ／ＤＣコンバータ１０１の一例を示す。図２において、ＡＣ／ＤＣコンバータ１０１は、ブレーカ１５１と、スイッチ（ＳＷ:SWitch）１５２、ＳＷ１５３およびＳＷ１５４と、整流器ユニット１５５、整流器ユニット１５６および整流器ユニット１５７とを有する。
【００１７】
ブレーカ１５１は、過電流が流れた場合に回路を保護するためのスイッチで、過電流を検出して自動的に切断される。制御回路１０４は、ブレーカ１５１の入力電圧や出力電圧などをモニタして停電などによる外部電源の停止を検出する。
【００１８】
ＳＷ１５２、ＳＷ１５３およびＳＷ１５４は、制御回路１０４によりそれぞれ独立して接続（ＯＮ）と切断（ＯＦＦ）とが制御される。制御回路１０４は、例えば負荷１０５の大きさに応じて、次に説明する整流器ユニット１５５、整流器ユニット１５６および整流器ユニット１５７を選択する。一例として、制御回路１０４は、第１の制御状態の時にＳＷ１５２、ＳＷ１５３およびＳＷ１５４を全てＯＮにして３つの整流器ユニットを動作させる。また、制御回路１０４は、第１の制御状態よりも負荷１０５が小さい第２の状態の時にＳＷ１５２、ＳＷ１５３およびＳＷ１５４のいずれか１つをＯＮにする。
【００１９】
整流器ユニット１５５、整流器ユニット１５６および整流器ユニット１５７は、交流を整流して直流に変換する回路を有する。例えば、整流器ユニット１５５、整流器ユニット１５６および整流器ユニット１５７は、絶縁と変圧とを兼ねたトランス、整流用のダイオードブリッジ、平滑用のフィルタ回路などを有する。
【００２０】
尚、図２の例では、ＡＣ／ＤＣコンバータ１０１は、整流器ユニット１５５、整流器ユニット１５６および整流器ユニット１５７の３個の整流器ユニットを用いる例を示したが、１個だけでもよいし、複数の整流器ユニットを用いてもよい。
【００２１】
図３は、放電側接続回路２０２の一例を示す。図３において、図１と同符号のブロックは、図１のブロックと同一又は同様の機能を有する。尚、接続回路１０３の充電側接続回路２０１は、省略してある。
【００２２】
図３において、放電側接続回路２０２は、スイッチ素子３０１と、スイッチ素子３０２とを有し、スイッチ素子３０１とスイッチ素子３０２とが並列に接続され、蓄電池１０２から負荷１０５への電路に配置される。
【００２３】
スイッチ素子３０１は、蓄電池１０２と負荷１０５とを接続する第１のスイッチ素子として動作する。同様に、スイッチ素子３０２は、蓄電池１０２と負荷１０５とを接続する第２のスイッチ素子として動作する。
【００２４】
ここで、スイッチ素子３０１とスイッチ素子３０２は電気的な特性が異なる。例えば、スイッチ素子３０１は、スイッチ素子３０２よりも突入電流Ｉｓに対する耐量が高いが、スイッチ素子３０２よりもＯＮ抵抗が高く、電圧降下が大きい。逆に、スイッチ素子３０１は、スイッチ素子３０２よりも突入電流Ｉｓに対する耐量が低いが、スイッチ素子３０２よりもＯＮ抵抗が低く、電圧降下が小さい。
【００２５】
図３において、制御回路１０４は、外部電源の停止を検出した場合、先ずスイッチ素子３０１をＯＮにし、予め設定された時間が経過した後にスイッチ素子３０２をＯＮにする。これにより、スイッチ素子３０２よりも突入電流Ｉｓに対する耐量が高いスイッチ素子３０１が先にＯＮして突入電流Ｉｓが流れた後でスイッチ素子３０２がＯＮするので、スイッチ素子３０２が突入電流Ｉｓによって破壊されることを防止できる。且つ、突入電流Ｉｓが流れ終わった後で蓄電池１０２から負荷１０５に定常電流が流れる時には、ＯＮ抵抗が低いスイッチ素子３０２がＯＮしているので、蓄電池１０２から負荷１０５に効率良く電源を供給することができる。特に、ＯＮ抵抗が高いスイッチ素子３０１の場合、定常電流による熱破壊や劣化が起こる可能性があるが、スイッチ素子３０１に並列に配置したＯＮ抵抗が低いスイッチ素子３０２をＯＮすることにより、定常電流による熱破壊や劣化を防ぐことができる。ここで、図３では、スイッチ素子３０１とスイッチ素子３０２の２個のスイッチ素子を用いる例を示したが、３個以上のスイッチ素子を用いてもよい。
【００２６】
図４は、放電側接続回路２０２の他の例を示す。図４において、図３と同符号のブロックは、図３のブロックと同一又は同様の機能を有する。
【００２７】
図４において、放電側接続回路２０２は、スイッチ素子３０１と、スイッチ素子３０２と、時定数回路３０３と、時定数回路３０４とを有する。ここで、スイッチ素子３０１およびスイッチ素子３０２は図３と同一又は同様であるので、重複する説明は省略する。
【００２８】
時定数回路３０３は、制御回路１０４とスイッチ素子３０１との間に配置され、予め設定された時定数τ１を有する遅延回路である。時定数回路３０３は、制御回路１０４から受け取った検出信号Ｓｄｅｔを時定数τ１で決まる時間だけ遅延させてスイッチ素子３０１に出力する。
【００２９】
時定数回路３０４は、制御回路１０４とスイッチ素子３０２との間に配置され、予め設定された時定数τ２を有する遅延回路である。時定数回路３０４は、制御回路１０４から受け取った検出信号Ｓｄｅｔを時定数τ２で決まる時間だけ遅延させてスイッチ素子３０２に出力する。
【００３０】
ここで、時定数τ１と時定数τ２は異なり、本実施形態の場合、時定数τ１は時定数τ２よりも小さい。
【００３１】
図４において、制御回路１０４が外部電源停止の検出信号Ｓｄｅｔを出力すると、先ず時定数が小さい方の時定数回路３０３を介してスイッチ素子３０１がＯＮになり、次に時定数が大きい方の時定数回路３０４を介してスイッチ素子３０２がＯＮになる。これにより、スイッチ素子３０２よりも突入電流Ｉｓに対する耐量が高いスイッチ素子３０１が先にＯＮして突入電流Ｉｓが流れた後でスイッチ素子３０２がＯＮするので、スイッチ素子３０２が突入電流Ｉｓによって破壊されることを防止できる。且つ、定常時にはＯＮ抵抗が低いスイッチ素子３０２がＯＮしているので、蓄電池１０２から負荷１０５に効率良く電源を供給することができる。ここで、時定数τ１と時定数τ２との差分の時間は、突入電流Ｉｓが流れる時間よりも長くなるように設定される。
【００３２】
図５は、図４に示す放電側接続回路２０２の一例を示す。図５において、図４と同符号のブロックは、図４のブロックと同一又は同様の機能を有する。
【００３３】
図５において、放電側接続回路２０２は、時定数回路３０３と、時定数回路３０４と、ＦＥＴ素子Ｑ１と、ＦＥＴ素子Ｑ２とを有する。図５は、図４のスイッチ素子３０１およびスイッチ素子３０２に対応する要素として、ＦＥＴ素子Ｑ１およびＦＥＴ素子Ｑ２がそれぞれ用いられる。
【００３４】
時定数回路３０３は、抵抗Ｒ１と、コンデンサＣ１とを有し、制御回路１０４が出力する検出信号Ｓｄｅｔを時定数τ１で決まる時間だけ遅らせて出力する。例えば、検出信号Ｓｄｅｔは抵抗Ｒ１を介してコンデンサＣ１に加えられ、時定数τ１でコンデンサＣ１の電圧が徐々に上昇する。
【００３５】
時定数回路３０４は、抵抗Ｒ２と、コンデンサＣ２とを有し、制御回路１０４が出力する検出信号Ｓｄｅｔを時定数τ２で決まる時間だけ遅らせて出力する。例えば、検出信号Ｓｄｅｔは抵抗Ｒ２を介してコンデンサＣ２に加えられ、時定数τ２でコンデンサＣ２の電圧が徐々に上昇する。
【００３６】
ここで、時定数回路３０３および時定数回路３０４において、例えば、Ｒ１は１２０ｋΩ、Ｃ１は４．７μＦ、Ｒ２は１２０ｋΩ、Ｃ２は２２μＦとする。この時、時定数τ１＝Ｒ１・Ｃ１より、約０．０５６４秒となり、時定数τ２＝Ｒ２・Ｃ２より、約２．６４秒となる。また、時定数回路３０３の時定数τ１と時定数回路３０４の時定数τ２との関係は、時定数τ１＜時定数τ２となる。
【００３７】
尚、ＲＣ回路の時定数は、例えばコンデンサの電圧が電源電圧の６０％程度の電圧に上昇するまでの時間に応じて設定され、必ずしも検出信号Ｓｄｅｔの遅延時間ではない。但し、ＦＥＴ素子Ｑ１およびＦＥＴ素子Ｑ２が検出信号ＳｄｅｔがＯＮの時の信号電圧の６０％程度のゲート電圧でＯＮする場合は、時定数と検出信号Ｓｄｅｔの遅延時間はほぼ一致する。
【００３８】
ＦＥＴ素子Ｑ１は、蓄電池１０２と負荷１０５とを接続するスイッチ素子３０１として動作するＭＯＳ（Metal Oxide Semiconductor）型の電界効果トランジスタである。ＦＥＴ素子Ｑ１のゲートは時定数回路３０３の出力に接続され、ＦＥＴ素子Ｑ１は、時定数回路３０３を介して制御回路１０４が出力する検出信号ＳｄｅｔによりＯＮ／ＯＦＦが制御される。
【００３９】
ＦＥＴ素子Ｑ２は、ＦＥＴ素子Ｑ１と同様に、蓄電池１０２と負荷１０５とを接続するスイッチ素子３０２として動作するＭＯＳ型の電界効果トランジスタである。ＦＥＴ素子Ｑ２のゲートは時定数回路３０４の出力に接続され、ＦＥＴ素子Ｑ２は、時定数回路３０４を介して制御回路１０４が出力する検出信号ＳｄｅｔによりＯＮ／ＯＦＦが制御される。
【００４０】
尚、ＦＥＴ素子Ｑ１およびＦＥＴ素子Ｑ２のソース同士およびドレイン同士がそれぞれ接続され、ＦＥＴ素子Ｑ１およびＦＥＴ素子Ｑ２のドレイン側は負荷１０５に、ソース側は蓄電池１０２にそれぞれ接続される。
【００４１】
ここで、ＦＥＴ素子Ｑ１の安全動作領域（ＳＯＡ：Safe operating Area）は、ＦＥＴ素子Ｑ２のＳＯＡよりも広いが、ＦＥＴ素子Ｑ１のドレイン・ソース間のＯＮ抵抗は、ＦＥＴ素子Ｑ２のドレイン・ソース間のＯＮ抵抗よりも高い。また、図５の例では、スイッチ素子３０２として１個のＦＥＴ素子Ｑ２を用いたが、２個のＦＥＴ素子Ｑ２を並列にしてもよい。これにより、スイッチ素子３０２のＯＮ抵抗をさらに低くすることができる。
［ＦＥＴ素子の一例］
ここで、ＦＥＴ素子の一例を示す。ＦＥＴ素子Ｑ１およびＦＥＴ素子Ｑ２は、例えばｉｎｆｉｎｅｏｎ社のＩＰＰ６０Ｒ０９９ＣＰ型ＦＥＴおよびＩＰＡ０３０Ｎ１０Ｎ３Ｇ型ＦＥＴが用いられる。ＩＰＰ６０Ｒ０９９ＣＰ型ＦＥＴとＩＰＡ０３０Ｎ１０Ｎ３Ｇ型ＦＥＴの主な特性を下記に示す。
（ＩＰＰ６０Ｒ０９９ＣＰ型ＦＥＴ）
・ドレイン・ソース間の最小破壊電圧：６００Ｖ
・ドレイン・ソース間の最大ＯＮ抵抗：９９ｍΩ
（ＩＰＡ０３０Ｎ１０Ｎ３Ｇ型ＦＥＴ）
・ドレイン・ソース間の最小破壊電圧：１００Ｖ
・ドレイン・ソース間の最大ＯＮ抵抗：３ｍΩ
上記のように、ＩＰＰ６０Ｒ０９９ＣＰ型ＦＥＴは、最小破壊電圧がＩＰＡ０３０Ｎ１０Ｎ３Ｇ型ＦＥＴよりも高いが、最大ＯＮ抵抗はＩＰＡ０３０Ｎ１０Ｎ３Ｇ型ＦＥＴよりも大きい。逆に、ＩＰＡ０３０Ｎ１０Ｎ３Ｇ型ＦＥＴは、最小破壊電圧がＩＰＰ６０Ｒ０９９ＣＰ型ＦＥＴよりも低いが、最大ＯＮ抵抗はＩＰＰ６０Ｒ０９９ＣＰ型ＦＥＴよりも小さい。尚、安全動作領域は、ドレイン・ソース間電圧Ｖｄｓとドレイン電流Ｉｄとの掛け合わせで示される領域であり、ドレイン・ソース間の最小破壊電圧とドレイン電流Ｉｄとを含めて使用するＦＥＴを決定する。
【００４２】
図６は、ＦＥＴ素子Ｑ１とＦＥＴ素子Ｑ２とがＯＮするタイミングの一例を示す。尚、図６において、横軸は時間ｔを示す。
【００４３】
図６のタイミングＴ１において、停電などによりＡＣ／ＤＣコンバータ１０１のＡＣ入力がＯＦＦし、図２で説明した整流器ユニット１５５、整流器ユニット１５６および整流器ユニット１５７の出力もＯＮからＯＦＦになる。そして、図３で説明したように、制御回路１０４は、ＡＣ／ＤＣコンバータ１０１のＡＣ入力が停電などによりＯＦＦしたことを検出すると、検出信号Ｓｄｅｔを接続回路１０３の放電側接続回路２０２に出力する。
【００４４】
放電側接続回路２０２の時定数回路３０３および時定数回路３０４は、時定数τ１および時定数τ２で決まる時間に応じて検出信号Ｓｄｅｔを遅延させてＦＥＴ素子Ｑ１およびＦＥＴ素子Ｑ２のそれぞれのゲートに出力する。図６において、コンデンサＣ１の電圧は、タイミングＴ１から時定数τ１の特性で徐々に上昇していく。
【００４５】
そして、タイミングＴ２において、コンデンサＣ１の電圧はＦＥＴ素子Ｑ１がＯＮする電圧（ＯＮ電圧）に達する。タイミングＴ２でＦＥＴ素子Ｑ１がＯＮすると、蓄電池１０２はＦＥＴ素子Ｑ１を介して出力コンデンサＣｏｕｔおよび負荷１０５に接続される。ここで、出力コンデンサＣｏｕｔが放電状態にあって出力コンデンサＣｏｕｔの電圧が低下している場合、タイミングＴ２でＦＥＴ素子Ｑ１がＯＮした瞬間に蓄電池１０２から出力コンデンサＣｏｕｔに突入電流Ｉｓが流れる。ここで、時定数τ２は時定数τ１よりも大きいので、タイミングＴ２の時点では、ＦＥＴ素子Ｑ２はＯＦＦの状態にある。
【００４６】
そして、タイミングＴ３において、コンデンサＣ２の電圧はＦＥＴ素子Ｑ２がＯＮする電圧（ＯＮ電圧）に達する。タイミングＴ３の時点では、既に蓄電池１０２はＦＥＴ素子Ｑ１を介して出力コンデンサＣｏｕｔおよび負荷１０５に接続されているので出力コンデンサＣｏｕｔが充電状態にあり、出力コンデンサＣｏｕｔの電圧は蓄電池１０２と同程度の電圧になっている。従って、タイミングＴ３でＦＥＴ素子Ｑ２がＯＮしても蓄電池１０２から出力コンデンサＣｏｕｔに突入電流Ｉｓが流れることはない。
【００４７】
このように、ＦＥＴ素子Ｑ１がＯＮするタイミングＴ２とＦＥＴ素子Ｑ２がＯＮするタイミングＴ３との間に時間差Ｔｓがあり、突入電流Ｉｓが流れた後でＦＥＴ素子Ｑ２がＯＮになる。このため、ＦＥＴ素子Ｑ２の安全動作領域は突入電流Ｉｓの条件を満たさなくてもよいが、突入電流Ｉｓが流れるＦＥＴ素子Ｑ１の安全動作領域は突入電流Ｉｓの条件を満たすことが求められる。
【００４８】
ここで、ＦＥＴ素子において、安全動作領域の広さとドレイン・ソース間のＯＮ抵抗はトレードオフの関係にある。例えば安全動作領域が広いＦＥＴ素子の場合、ドレイン・ソース間のＯＮ抵抗が大きくなり、安全動作領域が狭いＦＥＴ素子の場合、ドレイン・ソース間のＯＮ抵抗が小さくなる。一方、電源装置１００は、蓄電池１０２から負荷１０５に電源を供給する電路の電圧降下をできるだけ低くすることが求められるので、ＦＥＴ素子のＯＮ抵抗が小さい方が望ましい。
【００４９】
ここで、停電が所定時間以上継続すると蓄電池が過放電状態となり、蓄電池の寿命が低下する虞があるため、蓄電池の電圧値を監視し、過放電状態となる電圧付近で負荷を電路から切り離すか若しくは装置を停止させる等の操作を行うのが望ましい。尚、停電から復旧した場合、電源装置は、再び負荷を電路に接続する。このため、電源装置１００には過放電を検出する回路（過放電検出回路）が搭載されている場合がある。過放電検出回路は、例えば図３に示した制御回路１０４などに設けられる。そして、制御回路１０４は、蓄電池１０２から負荷１０５に掛かる電圧をモニタし、モニタ電圧が予め設定された電圧以下になった場合に過放電であると判断し、放電側接続回路２０２を制御して蓄電池１０２を負荷１０５から切り離すように制御する。ところが、蓄電池１０２を負荷１０５に接続するスイッチのＯＮ抵抗が高い場合、接続スイッチでの損失が大きくなり、過放電状態を検出する精度が悪くなるという問題がある。このため、蓄電池１０２を負荷１０５に接続するスイッチのＯＮ抵抗は、できるだけ低くすることが求められる。尚、本実施形態では、蓄電池１０２を負荷１０５から切り離す動作についての詳しい説明は省略する。
【００５０】
図７は、安全動作領域が広いＦＥＴ素子Ｑ１を１個用いた場合の一例を示す。尚、図７において、図３と同符号のブロックは図３と同一又は同様の機能を有する。図７の場合、ＦＥＴ素子Ｑ１の安全動作領域は広いのでＦＥＴ素子Ｑ１がＯＮした瞬間に蓄電池１０２から出力コンデンサＣｏｕｔに流れる突入電流Ｉｓに耐えることができる。しかし、ＦＥＴ素子Ｑ１は、ＯＮ抵抗が高いので電圧降下が大きくなってしまうという問題が生じる。
【００５１】
図８は、安全動作領域が狭いＦＥＴ素子Ｑ２を１個用いた場合の一例を示す。尚、図８において、図３と同符号のブロックは図３と同一又は同様の機能を有する。図８の場合、ＦＥＴ素子Ｑ２の安全動作領域は狭いのでＦＥＴ素子Ｑ２がＯＮした瞬間に蓄電池１０２から出力コンデンサＣｏｕｔに流れる突入電流Ｉｓに耐えることができず、最悪の場合、素子が破壊されるという問題が生じる。
【００５２】
図９は、安全動作領域が狭いＦＥＴ素子Ｑ２を１個用いた場合の実測例を示す。尚、図９（ａ）は、図８に示したＦＥＴ素子Ｑ２のゲート電圧Ｖｇ、ドレイン・ソース間電圧Ｖｄｓ、突入電流Ｉｓを実測した時のオシロスコープの波形を示す。図９（ｂ）は、図９（ａ）に示したオシロスコープの画面に表示された波形が分かり易いように、トレースして描いた図で、ＦＥＴ素子Ｑ２のゲート電圧Ｖｇ、ドレイン・ソース間電圧Ｖｄｓ、突入電流Ｉｓをそれぞれ示す。図９（ａ）および図９（ｂ）において、タイミングＴ１１でＦＥＴ素子Ｑ２がＯＮした後、ゲート電圧Ｖｇは徐々に低下して行く。ところが、ドレイン・ソース間電圧ＶｄｓはタイミングＴ１１の直後に急激に低下してショート状態になり、ＦＥＴ素子Ｑ２のドレイン・ソース間が突入電流Ｉｓにより破壊されている。
【００５３】
図１０は、安全動作領域が異なるＦＥＴ素子Ｑ１とＦＥＴ素子Ｑ２とを用いた場合の実測例を示す。尚、図１０（ａ）は、図３に示したコンデンサＣ１およびコンデンサＣ２のそれぞれの電圧、ＦＥＴ素子Ｑ１およびＦＥＴ素子Ｑ２のドレイン・ソース間電圧Ｖｄｓ、突入電流Ｉｓを実測した時のオシロスコープの波形を示す。図１０（ｂ）は、図１０（ａ）に示したオシロスコープの画面に表示された波形が分かり易いように、トレースして描いた図である。従って、図１０（ｂ）は、図１０（ａ）と同様に、コンデンサＣ１およびコンデンサＣ２の電圧、ＦＥＴ素子Ｑ１およびＦＥＴ素子Ｑ２のドレイン・ソース間電圧Ｖｄｓ、突入電流Ｉｓをそれぞれ示している。図１０（ａ）および図１０（ｂ）において、タイミングＴ２１で外部電源のＡＣ入力が停止し、コンデンサＣ１およびコンデンサＣ２の電圧が上昇し始める。コンデンサＣ１と抵抗Ｒ１の時定数τ１は、コンデンサＣ２と抵抗Ｒ２の時定数τ２よりも小さいので、コンデンサＣ１の電圧はコンデンサＣ２の電圧よりも早く上昇する。そして、安全動作領域が広い方のＦＥＴ素子Ｑ１が先にＯＮして突入電流Ｉｓが流れた後で安全動作領域が狭い方のＦＥＴ素子Ｑ２がＯＮする。タイミングＴ２２において、ＦＥＴ素子Ｑ１およびＦＥＴ素子Ｑ２のドレイン・ソース間電圧Ｖｄｓは完全に低下して導通状態となる。
【００５４】
このように、本実施形態に係る電源装置１００は、安全動作領域が広い方のＦＥＴ素子Ｑ１を安全動作領域が狭い方のＦＥＴ素子Ｑ２よりも早いタイミングでＯＮすることにより、突入電流ＩｓによるＦＥＴ素子の破壊を防止することができる。且つ、本実施形態に係る電源装置１００は、ＦＥＴ素子Ｑ２がＯＮした後で定常的に蓄電池１０２から負荷１０５に電源を供給する時のドレイン・ソース間のＯＮ抵抗を低くすることができる。
【００５５】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずである。したがって、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【００５６】
１００・・・電源装置；１０１・・・ＡＣ／ＤＣコンバータ；１０２・・・蓄電池；１０３・・・接続回路；１０４・・・制御回路；１０５・・・負荷；１５１・・・ブレーカ；１５２，１５３，１５４・・・ＳＷ；１５５，１５６，１５７・・・整流器ユニット；２０１・・・充電側接続回路；２０２・・・放電側接続回路；３０１，３０２・・・スイッチ素子；３０３，３０４・・・時定数回路；Ｒ１，Ｒ２・・・抵抗；Ｃ１，Ｃ２・・・コンデンサ；Ｃｏｕｔ・・・出力コンデンサ；Ｑ１，Ｑ２・・・ＦＥＴ素子
【図１】
0006412757.tif 000002
【図２】
0006412757.tif 000003
【図３】
0006412757.tif 000004
【図４】
0006412757.tif 000005
【図５】
0006412757.tif 000006
【図６】
0006412757.tif 000007
【図７】
0006412757.tif 000008
【図８】
0006412757.tif 000009
【図９】
0006412757.tif 000010
【図１０】
0006412757.tif 000011