(57)【特許請求の範囲】
【請求項１】
入力デバイスと、
正電源電圧パッドと、
入力信号パッドと、
接地パッドと、
前記入力デバイスを静電気放電から保護する帯電デバイスモデル保護回路と、ここにおいて、前記帯電デバイスモデル保護回路は、前記接地パッドと前記入力信号パッドとの間に結合された＋ｖｅダイオード、および非Ｑ回路を備える、
を備え、
前記非Ｑ回路は抵抗器とダイオードとを直列に備え、前記入力デバイスはｎチャネルトランジスタを備え、前記抵抗器は前記ｎチャネルトランジスタのソースに結合され、前記ダイオードのカソードは前記ｎチャネルトランジスタのゲートに結合される、装置。
【請求項２】
前記非Ｑ回路は、前記ｎチャネルトランジスタの寄生経路を通る電流を制限し、前記ｎチャネルトランジスタの前記ゲートと前記ｎチャネルトランジスタの前記ソースとの間の電圧蓄積を低減する、請求項１に記載の装置。
【請求項３】
前記非Ｑ回路は、前記接地パッドと前記入力信号パッドとの間に結合された＋ｖｅダイオードを通して静電気放電を導く、請求項１に記載の装置。
【請求項４】
前記非Ｑ回路は、前記ｎチャネルトランジスタの前記ゲートから前記ｎチャネルトランジスタの前記ソースへの電圧を、前記装置上の前記入力信号パッドと局所接地ノードとの間の電圧差よりも小さく保つ、請求項１に記載の装置。
【請求項５】
接地パッドにおける＋ｖｅ電圧パルスに応答して、前記接地パッドと入力信号パッドとの間に結合された＋ｖｅダイオードを通して電流を導通することと、
入力デバイスと前記接地パッドとの間に結合されたディジェネレーションインダクタの両端間の電圧降下を発生させることと、
非Ｑ回路を使用して前記入力デバイスのソースから前記入力デバイスのゲートに流れる電流を制限することと、
前記入力デバイスの故障点を下回る、前記入力デバイスの前記ゲートから前記入力デバイスの前記ソースへの電圧を維持することと
を備え、
前記非Ｑ回路は抵抗器とダイオードとを直列に備え、前記入力デバイスはｎチャネルトランジスタを備え、前記抵抗器は前記ｎチャネルトランジスタのソースに結合され、前記ダイオードのカソードは前記ｎチャネルトランジスタのゲートに結合される、静電気放電保護のための方法。
【請求項６】
前記非Ｑ回路は、前記ｎチャネルトランジスタの寄生経路を通る電流を制限し、前記ｎチャネルトランジスタの前記ゲートと前記ｎチャネルトランジスタの前記ソースとの間の電圧蓄積を低減する、請求項５に記載の方法。
【請求項７】
前記非Ｑ回路は、前記＋ｖｅダイオードを通して静電気放電を導く、請求項５に記載の方法。
【請求項８】
前記非Ｑ回路は、前記ｎチャネルトランジスタの前記ゲートから前記ｎチャネルトランジスタの前記ソースへの電圧を、前記入力信号パッドと局所接地ノードとの間の電圧差よりも小さく保つ、請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]  本開示は、２０１３年３月１５日に出願された米国非仮出願第１３／８４１，２３９号の優先権を主張するもので、あらゆる目的のために、その全内容が参照により本明細書に組み込まれる。
【０００２】
[0002]  本開示は、一般に、通信システムのためのワイヤレスデバイスに関する。より詳細には、本開示は、無線周波数集積回路（ＲＦＩＣ：radio frequency integrated circuit）帯電デバイスモデル（ＣＤＭ：charged-device model）保護のためのシステムおよび方法に関する。
【背景技術】
【０００３】
[0003]  電子デバイス（セルラー電話、ワイヤレスモデム、コンピュータ、デジタル音楽プレーヤ、全地球測位システムユニット、携帯情報端末、ゲームデバイスなど）は、日常生活の一部になっている。小型コンピューティングデバイスは現在、自動車から住宅錠までの全てに設置されている。電子デバイスの複雑さは、ここ数年で劇的に増大した。例えば、多くの電子デバイスは、このデバイスを制御することを助ける１つまたは複数のプロセッサ、並びにこのデバイスの他の部分およびプロセッサをサポートするためのいくつかのデジタル回路も有する。
【０００４】
[0004]  増幅器が、様々なエレクトロニクスデバイスにおいて信号増幅を施すためによく使用される。異なるタイプの増幅器が異なる用途のために利用可能である。例えば、セルラーフォンなどのワイヤレス通信デバイスは、双方向通信のために送信機と受信機とを含み得る。受信機は低雑音増幅器（ＬＮＡ：low noise amplifier）を利用し得、送信機は電力増幅器（ＰＡ：power amplifier）を利用し得、受信機および送信機は両方とも可変利得増幅器（ＶＧＡ：variable gain amplifier）を利用し得る。
【０００５】
[0005]  増幅器は、様々な集積回路（ＩＣ）プロセスを用いて製造され得る。サブミクロン相補型金属酸化物半導体（ＣＭＯＳ：complementary metal oxide semiconductor）製造プロセスは、コストを低減し集積化を向上させるためにワイヤレスデバイスおよび他の電子デバイスにおける無線周波数（ＲＦ）回路によく使用される。但し、サブミクロンＣＭＯＳプロセスを用いて製造されたトランジスタは、一般に、小さい物理的寸法を有し、静電気放電（ＥＳＤ：electro-static discharge）による応力およびもしかすると故障をより受けやすい。ＥＳＤは、静電気および／または他のソースから生じ得る突然の大きい瞬時電荷である。性能への影響を最小限にしてＥＳＤを効果的に抑制することが望ましい。
【発明の概要】
【０００６】
[0006]  装置が説明される。本装置は、入力デバイスと、正電源電圧パッドと、入力信号パッドと、接地パッドと、帯電デバイスモデル保護回路とを含む。帯電デバイスモデル保護回路は入力デバイスを静電気放電から保護する。帯電デバイスモデル保護回路は非Ｑ回路（de-Q circuitry）およびカスコードデバイスのうちの少なくとも１つを含む。カスコードデバイスはトリガ電圧によってトリガされる。
【０００７】
[0007]  帯電デバイスモデル保護回路は非Ｑ回路を含み得る。非Ｑ回路は抵抗器とダイオードとを直列に含み得る。入力デバイスはｎチャネルトランジスタを含み得る。抵抗器はｎチャネルトランジスタのソースに結合され得る。ダイオードのカソードはｎチャネルトランジスタのゲートに結合され得る。
【０００８】
[0008]  非Ｑ回路は、ｎチャネルトランジスタの寄生経路を通る電流を制限し、ｎチャネルトランジスタのゲートとｎチャネルトランジスタのソースとの間の電圧蓄積を低減し得る。非Ｑ回路は、接地パッドと入力信号パッドとの間に結合された＋ｖｅダイオードを通して静電気放電を導き得る。非Ｑ回路は、ｎチャネルトランジスタのゲートからｎチャネルトランジスタのソースへの電圧を、装置上の入力信号パッドと局所接地ノードとの間の電圧差よりも小さく保ち得る。
【０００９】
[0009]  帯電デバイスモデル保護回路はカスコードデバイスを備える。カスコードデバイスは−ｖｅ静電気放電中に入力デバイスをオンにし得る。カスコードは第１のｎチャネルトランジスタを含み得る。第１のｎチャネルトランジスタのゲートはＲＣクランプトリガ電圧に結合され得る。第１のｎチャネルトランジスタのソースは入力デバイスのドレインに結合され得る。入力デバイスをオンにすることが、入力デバイスのソース電位を増加させ、入力デバイスのゲートソース間を保護し得る。
【００１０】
[0010]  また、静電気放電保護のための方法が説明される。接地パッドにおいて＋ｖｅ電圧パルスが検出される。接地パッドと入力信号パッドとの間に結合された＋ｖｅダイオードを通して電流が導通される。入力デバイスと接地パッドとの間に結合されたディジェネレーションインダクタ（degeneration inductor）の両端間の電圧降下が発生させられる。非Ｑ回路を使用して入力デバイスのソースから入力デバイスのゲートに流れる電流が制限される。入力デバイスの故障点(failure point)を下回る、入力デバイスのゲートから入力デバイスのソースへの電圧が維持される。
【００１１】
[0011]  静電気放電保護のための方法が説明される。入力信号パッドにおいて−ｖｅ電圧パルスが検出される。入力信号パッドと局所供給ノードとの間に結合された−ｖｅダイオードを通して電流が導通される。ＲＣクランプを介して−ｖｅ電流が接地パッドにステアリングされる。ＲＣクランプからのＲＣクランプトリガ電圧を使用してカスコードデバイスがオンにされる。カスコードデバイスを使用して入力デバイスがオンにされる。入力デバイスの故障点を下回る、入力デバイスのゲートから入力デバイスのソースへの電圧が維持される。
【００１２】
[0012]  また、静電気放電保護のための装置が説明される。本装置は、接地パッドにおいて＋ｖｅ電圧パルスを検出するための手段を含む。本装置は、接地パッドと入力信号パッドとの間に結合された＋ｖｅダイオードを通して電流を導通するための手段をも含む。本装置は、入力デバイスと接地パッドとの間に結合されたディジェネレーションインダクタの両端間の電圧降下を発生させるための手段をさらに含む。本装置は、入力デバイスのソースから入力デバイスのゲートに流れる電流を制限するための手段をも含む。本装置は、入力デバイスの故障点を下回る、入力デバイスのゲートから入力デバイスのソースへの電圧を維持するための手段をさらに含む。
【００１３】
[0013]  静電気放電保護のための装置が説明される。本装置は、入力信号パッドにおいて−ｖｅ電圧パルスを検出するための手段を含む。本装置は、入力信号パッドと局所供給ノードとの間に結合された−ｖｅダイオードを通して電流を導通するための手段をも含む。本装置は、ＲＣクランプを介して−ｖｅ電流を接地パッドにステアリングするための手段をさらに含む。本装置は、ＲＣクランプからのＲＣクランプトリガ電圧を使用してカスコードデバイスをオンにするための手段をも含む。本装置は、カスコードデバイスを使用して入力デバイスをオンにするための手段をさらに含む。本装置は、入力デバイスの故障点を下回る、入力デバイスのゲートから入力デバイスのソースへの電圧を維持するための手段をも含む。
【図面の簡単な説明】
【００１４】
【図１】本システムおよび方法において使用するワイヤレスデバイスを示す図である。
【図２】非Ｑ回路を含む無線周波数集積回路（ＲＦＩＣ）受信機の低雑音増幅器（ＬＮＡ）の簡略化された回路図である。
【図３】非Ｑ回路を含む無線周波数集積回路（ＲＦＩＣ）受信機の低雑音増幅器（ＬＮＡ）のより詳細な回路図である。
【図４】＋ｖｅ帯電デバイスモデル（ＣＤＭ）テスト中の、通常の帯電デバイスモデル（ＣＤＭ）保護回路、および非Ｑ回路を含む帯電デバイスモデル（ＣＤＭ）保護回路についての＋ｖｅ帯電デバイスモデル（ＣＤＭ）電圧を示すグラフである。
【図５】静電気放電（ＥＳＤ）保護を提供するための方法の流れ図である。
【図６】Ｇ１カスコードを含む無線周波数集積回路（ＲＦＩＣ）の回路図である。
【図７】Ｇ１カスコードを含む無線周波数集積回路（ＲＦＩＣ）のより詳細な回路図である。
【図８】通常の帯電デバイスモデル（ＣＤＭ）保護回路、およびＧ１カスコードデバイスを含む帯電デバイスモデル（ＣＤＭ）保護回路についての−ｖｅ帯電デバイスモデル（ＣＤＭ）電圧を示すグラフである。
【図９】静電気放電（ＥＳＤ）保護を提供するための別の方法の流れ図である。
【図１０】非Ｑ回路とＧ１カスコードデバイスの両方を含む無線周波数集積回路（ＲＦＩＣ）の回路図である。
【図１１】順バイアスダイオードを含む無線周波数集積回路（ＲＦＩＣ）のより詳細な回路図である。
【図１２】ワイヤレスデバイス内に含まれ得るいくつかの構成要素を示す図である。
【発明を実施するための形態】
【００１５】
[0026]  図１は、本システムおよび方法において使用するワイヤレスデバイス１０２を示す。ワイヤレスデバイス１０２は、高度帯電デバイスモデル（ＣＤＭ）保護回路１１２を含む無線周波数集積回路（ＲＦＩＣ）１０４を含み得る。高度帯電デバイスモデル（ＣＤＭ）保護回路１１２は、無線周波数集積回路（ＲＦＩＣ）１０４が、性能を損なうことなしに（例えば、入力整合、雑音指数（ＮＦ：noise figure）または線形性の劣化を回避することによって）帯電デバイスモデル（ＣＤＭ）テストに合格することを可能にする。
【００１６】
[0027]  ワイヤレスデバイス１０２はワイヤレス通信デバイスまたは基地局であり得る。ワイヤレス通信デバイスは、端末、アクセス端末、ユーザ機器（ＵＥ）、加入者ユニット、局などと呼ばれることもあり、それらの機能の一部または全部を含み得る。ワイヤレス通信デバイスは、セルラーフォン、携帯情報端末（ＰＤＡ）、ワイヤレスデバイス、ワイヤレスモデム、ハンドヘルドデバイス、ラップトップコンピュータ、ＰＣカード、コンパクトフラッシュ（登録商標）、外部または内部モデム、有線電話などであり得る。ワイヤレス通信デバイスは移動または固定であり得る。ワイヤレス通信デバイスは、所与の瞬間にダウンリンクおよび／またはアップリンクにおいて０、１つまたは複数の基地局と通信し得る。ダウンリンク（または順方向リンク）は、基地局からワイヤレス通信デバイスへの通信リンクを指し、アップリンク（または逆方向リンク）は、ワイヤレス通信デバイスから基地局への通信リンクを指す。アップリンクおよびダウンリンクは、通信リンク、または通信リンクのために使用されるキャリアを指し得る。
【００１７】
[0028]  ワイヤレス通信デバイスは、基地局など、他のワイヤレスデバイス１０２を含むワイヤレス通信システムにおいて動作し得る。基地局は、１つまたは複数のワイヤレス通信デバイスと通信する局である。基地局は、アクセスポイント、ブロードキャスト送信機、ノードＢ、発展型ノードＢなどと呼ばれることもあり、それらの機能の一部または全部を含み得る。各基地局は、特定の地理的エリアに通信カバレージを提供する。基地局は、１つまたは複数のワイヤレス通信デバイスに通信カバレージを提供し得る。「セル」という用語は、その用語が使用される文脈に応じて、基地局および／またはそれのカバレージエリアを指すことができる。
【００１８】
[0029]  ワイヤレス通信システム（例えば、多元接続システム）における通信は、ワイヤレスリンクを介した送信によって達成され得る。そのような通信リンクは、単入力単出力（ＳＩＳＯ）または多入力多出力（ＭＩＭＯ）システムを介して確立され得る。多入力多出力（ＭＩＭＯ）システムは、それぞれ、データ伝送のための複数の送信アンテナ（ＮＴ）と複数の受信アンテナ（ＮＲ）とを装備した、（１つまたは複数の）送信機と（１つまたは複数の）受信機とを含む。ＳＩＳＯシステムは多入力多出力（ＭＩＭＯ）システムの特定の例である。多入力多出力（ＭＩＭＯ）システムは、複数の送信アンテナおよび受信アンテナによって生成された追加の次元数が利用された場合、性能の改善（例えば、スループットの向上、容量の増大または信頼性の改善）を提供できる。
【００１９】
[0030]  ワイヤレス通信システムは、単入力多出力（ＳＩＭＯ）と多入力多出力（ＭＩＭＯ）の両方を利用し得る。ワイヤレス通信システムは、利用可能なシステムリソース（例えば、帯域幅および送信電力）を共有することによって複数のワイヤレス通信デバイスとの通信をサポートすることが可能な多元接続システムであり得る。そのような多元接続システムの例としては、符号分割多元接続（ＣＤＭＡ）システム、広帯域符号分割多元接続（Ｗ−ＣＤＭＡ（登録商標））システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、シングルキャリア周波数分割多元接続（ＳＣ−ＦＤＭＡ）システム、第３世代パートナーシッププロジェクト（３ＧＰＰ）ロングタームエボリューション（ＬＴＥ：Long Term Evolution）システム、および空間分割多元接続（ＳＤＭＡ）システムがある。
【００２０】
[0031]  ワイヤレスデバイス１０２は無線周波数集積回路（ＲＦＩＣ）１０４を含み得る。無線周波数集積回路（ＲＦＩＣ）１０４は、入力デバイス１２８など、無線周波数（ＲＦ）構成要素を含み得る。入力デバイス１２８の一例は増幅器である。増幅器は、低雑音増幅器（ＬＮＡ）、直接増幅器（ＤＡ）または電力増幅器（ＰＡ）であり得る。入力デバイス１２８（低雑音増幅器（ＬＮＡ）など）は内部整合を有し得る。無線周波数集積回路（ＲＦＩＣ）１０４上の増幅器は、無線周波数集積回路（ＲＦＩＣ）１０４の外部にあるデバイス（モデムまたはワイヤレスデバイス１０２上のアンテナなど）から入力信号を受信し得る。従って、入力デバイス１２８は、集積回路（ＩＣ）ピンに結合された入力を有し得る。一構成では、入力デバイス１２８が、複数のＩＣピン（例えば、正電源電圧パッド１０６、入力信号パッド１０８および接地パッド１１０）に結合され得る。これらのＩＣピンは、ＩＣピンに結合された回路（例えば、入力デバイス１２８）に損傷を与え得る静電気放電（ＥＳＤ）を受けやすいことがある。
【００２１】
[0032]  静電気放電（ＥＳＤ）による入力デバイス１２８への損傷を回避するために、無線周波数集積回路（ＲＦＩＣ）１０４は帯電デバイスモデル（ＣＤＭ）保護回路１１２を含み得る。帯電デバイスモデル（ＣＤＭ）保護回路１１２は、＋ｖｅ帯電デバイスモデル（ＣＤＭ）テストおよび−ｖｅ帯電デバイスモデル（ＣＤＭ）テストのための保護を提供し得る。帯電デバイスモデル（ＣＤＭ）保護回路１１２は、ＲＣクランプ１２０と、＋ｖｅダイオード１２４と、−ｖｅダイオード１２２とを含み得る。本明細書で使用する全てのダイオードはゲート型ダイオードまたはシャロートレンチ分離（ＳＴＩ：shallow trench isolation）ダイオードであり得る。帯電デバイスモデル（ＣＤＭ）保護回路１１２はまた、非Ｑ回路１１４とＧ１カスコードデバイス１２６とを含み得る。非Ｑ回路１１４は電流制限回路であり得る。
【００２２】
[0033]  帯電デバイスモデル（ＣＤＭ）テストの最初のセットアップ中に、この場合は無線周波数集積回路（ＲＦＩＣ）１０４である被試験デバイス（ＤＵＴ：device under test）は、ある電圧に充電された絶縁フィールドプレート上に配置される。一般に、この電圧は＋５００ボルト（Ｖ）または−５００Ｖであり、これは、無線周波数集積回路（ＲＦＩＣ）１０４が、自動組立中に発生した静電気放電（ＥＳＤ）事象の大部分に対して強健(robust)であることを保証する。無線周波数集積回路（ＲＦＩＣ）１０４の接地平面はまた、フィールドプレートと同じテスト電圧を必要とし、無線周波数集積回路（ＲＦＩＣ）１０４とフィールドプレートとの間に蓄積される電荷がない。テスト段階中に、無線周波数集積回路（ＲＦＩＣ）１０４上のピンの１つは接地に短絡される。その事例において、短絡されたピンと接地平面との間の電位差は、無線周波数集積回路（ＲＦＩＣ）１０４上の低電力デバイスに損傷を与え得るテスト電圧に等しい。低雑音増幅器（ＬＮＡ）への入力は特に影響を受けやすく、共通ソース構成の場合のように、トランジスタゲートは入力パッドに結合され、ソースは接地パッドに結合される。従って、ゲート酸化物にわたって電位が迅速に生じ、それによりトランジスタが損傷を受けることがある。従って、そのような損傷を防ぎ、放電電流のための低インピーダンス経路を可能にするために、追加の静電気放電（ＥＳＤ）回路が必要とされ得る。
【００２３】
[0034]  ＋ｖｅ帯電デバイスモデル（ＣＤＭ）テストでは、静電気放電（ＥＳＤ）電流経路が接地パッド１１０から入力信号パッド１０８への経路である。−ｖｅ帯電デバイスモデル（ＣＤＭ）テストでは、静電気放電（ＥＳＤ）電流経路は入力信号パッド１０８から負に帯電した接地パッド１１０への経路である。一般的な無線周波数集積回路（ＲＦＩＣ）１０４チップサイズおよび帯電デバイスモデル（ＣＤＭ）テスターの場合、＋／−５００Ｖテストについて約５アンペア（Ａ）のピーク放電電流が予想される。帯電デバイスモデル（ＣＤＭ）保護回路１１２中のダイオード１２２、１２４は、５Ａのピーク帯電デバイスモデル（ＣＤＭ）テストについて約３Ｖに電圧をクランプし得る。
【００２４】
[0035]  現在の理解では、静電気放電（ＥＳＤ）経路における抵抗が、０．５オーム未満（すなわち、５Ａの電流について２．５Ｖよりも小さい電圧降下）に保たれる。従って、入力デバイス１２８にわたる（例えば、入力デバイス１２８中のトランジスタのゲートからソースへの）総電圧は約５．５Ｖであり得る（入力デバイス１２８の降伏は使用される技術に依存する）。＋ｖｅ静電気放電（ＥＳＤ）経路における抵抗を０．５オーム未満に保ち、＋ｖｅダイオード１２４を適宜にサイズ決定することによって、＋ｖｅ５００Ｖ帯電デバイスモデル（ＣＤＭ）テストに容易に合格できる。同様に、−ｖｅ静電気放電（ＥＳＤ）経路における抵抗を０．５オーム未満に保ち、ＲＣクランプ１２０と−ｖｅダイオード１２２の両方を適宜にサイズ決定することによって、−ｖｅ５００Ｖ帯電デバイスモデル（ＣＤＭ）テストに容易に合格できる。
【００２５】
[0036]  ＋ｖｅ帯電デバイスモデル（ＣＤＭ）テストのために帯電デバイスモデル（ＣＤＭ）保護回路１１２をさらに改善するために、帯電デバイスモデル（ＣＤＭ）保護回路１１２は非Ｑ回路１１４を含み得る。非Ｑ回路１１４は抵抗器１１６とダイオード１１８とを含み得る。ダイオード１１８は通常動作中に逆バイアスされ得、受信機性能への影響は無視できる。帯電デバイスモデル（ＣＤＭ）保護回路１１２の設計により、＋ｖｅ帯電デバイスモデル（ＣＤＭ）テスト中に、入力デバイス１２８のゲートソース間キャパシタンスとソースディジェネレーションインダクタンスとの間に共振が生じ、予想される＋ｖｅ帯電デバイスモデル（ＣＤＭ）電圧よりも低い電圧で入力デバイス１２８の故障が生じ得る（無線周波数集積回路（ＲＦＩＣ）１０４は＋ｖｅ帯電デバイスモデル（ＣＤＭ）テストに不合格になることになり得る）。非Ｑ回路１１４はこの共振が生じるのを防ぎ得る。非Ｑ回路１１４が、図２に関して以下でさらに詳細に説明される。
【００２６】
[0037]  −ｖｅ帯電デバイスモデル（ＣＤＭ）テストのために帯電デバイスモデル（ＣＤＭ）保護回路１１２をさらに改善するために、帯電デバイスモデル（ＣＤＭ）保護回路１１２はＧ１カスコードデバイス１２６をも含み得る。帯電デバイスモデル（ＣＤＭ）放電は−ｖｅダイオード１２２、ＲＣクランプ１２０および寄生インダクタンス中を流れなければならないので、−ｖｅ帯電デバイスモデル（ＣＤＭ）テスト中に、＋ｖｅ帯電デバイスモデル（ＣＤＭ）テスト中よりも大きい電圧が入力デバイス１２８のゲートとソースにわたって蓄積される。この電圧の増加は、入力デバイス１２８を−ｖｅ帯電デバイスモデル（ＣＤＭ）テスト中に故障させることになり得る（従って、無線周波数集積回路（ＲＦＩＣ）１０４は−ｖｅ帯電デバイスモデル（ＣＤＭ）テストに不合格になることになり得る）。Ｇ１カスコードデバイス１２６はＲＣクランプ１２０からのＲＣクランプトリガ電圧によってトリガされ得る。Ｇ１カスコードデバイス１２６がトリガされると、Ｇ１カスコードデバイス１２６は、入力デバイス１２８のドレインを電圧Ｖｄｄに直接結合し、従って入力デバイス１２８を飽和状態にし、それにより−ｖｅ帯電デバイスモデル（ＣＤＭ）テスト中にさらなる保護を提供することになる。Ｇ１カスコードデバイス１２６が、図６に関して以下でさらに詳細に説明される。
【００２７】
[0038]  図２は、非Ｑ回路２１４を含む無線周波数集積回路（ＲＦＩＣ）２０４受信機の低雑音増幅器（ＬＮＡ）の簡略化された回路図である。図２の無線周波数集積回路（ＲＦＩＣ）２０４は、図１の無線周波数集積回路（ＲＦＩＣ）１０４の一構成であり得る。無線周波数集積回路（ＲＦＩＣ）２０４は受信機低雑音増幅器（ＬＮＡ）であり得る。図２の無線周波数集積回路（ＲＦＩＣ）２０４は、無線周波数集積回路（ＲＦＩＣ）２０４中で生じ得る寄生モデルを含まない。無線周波数集積回路（ＲＦＩＣ）２０４は、増幅器２２８（すなわち、入力デバイス１２８）と、正電源電圧パッド２０６と、入力信号パッド２０８と、接地パッド２１０と、＋ｖｅダイオード２２４と、−ｖｅダイオード２２２と、ＲＣクランプ２２０と、負荷インダクタ２３４と、ディジェネレーションインダクタ２３８とを含み得る。増幅器２２８は、第１のｎチャネルトランジスタ２３０と第２のｎチャネルトランジスタ２３２とを含み得る。いくつかの構成では、第２のｎチャネルトランジスタ２３２がメインカスコードデバイスと呼ばれることがある。
【００２８】
[0039]  第２のｎチャネルトランジスタ２３２のドレインは、負荷インダクタ２３４を介して局所供給ノード２３６に結合され得る。負荷インダクタ２３４と第２のｎチャネルトランジスタ２３２のドレインとの間には、ダウンコンバータに提供され得る、無線周波数集積回路（ＲＦＩＣ）２０４の出力２３５がある。局所供給ノード２３６は正電源電圧パッド２０６に結合され得る。−ｖｅダイオード２２２のカソードは局所供給ノード２３６に結合され得る。−ｖｅダイオード２２２のアノードは入力信号パッド２０８に結合され得る。接地パッド２１０は局所接地ノード２４０に結合され得る。＋ｖｅダイオード２２４のアノードも局所接地ノード２４０に結合され得る。＋ｖｅダイオード２２４のカソードは入力信号パッド２０８に結合され得る。入力信号パッド２０８はまた、第１のｎチャネルトランジスタ２３０のゲートに結合され得る。
【００２９】
[0040]  第１のｎチャネルトランジスタ２３０のドレインは第２のｎチャネルトランジスタ２３２のソースに結合され得る。第２のｎチャネルトランジスタ２３２のゲートはＤＣバイアス回路（図示せず）に結合され得る。第１のｎチャネルトランジスタ２３０のソースは、ディジェネレーションインダクタ２３８を介して局所接地ノード２４０に結合され得る。ＲＣクランプ２２０は、局所供給ノード２３６と局所接地ノード２４０との間に結合され得る。第１のｎチャネルトランジスタ２３０のボディはまた、寄生ダイオードＰＷ２５４のアノードに結合され得る。寄生ダイオードＰＷ２５４のカソードは第１のｎチャネルトランジスタ２３０のソースに結合され得る。
【００３０】
[0041]  非Ｑ回路２１４は抵抗器２１６とダイオード２１８とを直列に含み得る。ダイオード２１８は、ゲート型ダイオードまたはシャロートレンチ分離（ＳＴＩ）ダイオードであり得る。ダイオード２１８は通常動作中に逆バイアスされ得、受信機性能への影響は無視できる。抵抗器２１６は、第１のｎチャネルトランジスタ２３０のソースとダイオード２１８のアノードとの間に結合され得る。ダイオード２１８のカソードは第１のｎチャネルトランジスタ２３０のゲートに結合される。無線周波数集積回路（ＲＦＩＣ）２０４に固有の寄生要素（寄生キャパシタンス、寄生抵抗および寄生インダクタンスなど）が図３に示されており、簡単のために図２から除外されている。非Ｑ回路２１４の機能が、図３に関連して以下に説明される。
【００３１】
[0042]  図３は、非Ｑ回路３１４を含む無線周波数集積回路（ＲＦＩＣ）３０４受信機の低雑音増幅器（ＬＮＡ）のより詳細な回路図である。詳細には、図３の無線周波数集積回路（ＲＦＩＣ）３０４は、集積回路に固有の寄生要素を含む。無線周波数集積回路（ＲＦＩＣ）３０４は受信機低雑音増幅器（ＬＮＡ）であり得る。無線周波数集積回路（ＲＦＩＣ）３０４は、増幅器３２８（すなわち、図１に示す入力デバイス１２８）と、正電源電圧パッド３０６と、入力信号パッド３０８と、接地パッド３１０と、＋ｖｅダイオード３２４と、−ｖｅダイオード３２２と、ＲＣクランプ３２０と、負荷インダクタ３３４と、ディジェネレーションインダクタ３３８とを含み得る。増幅器３２８は、第１のｎチャネルトランジスタ３３０と第２のｎチャネルトランジスタ３３２とを含み得る。いくつかの構成では、第２のｎチャネルトランジスタ３３２がメインカスコードデバイスと呼ばれることがある。図３に示された寄生要素は、モデルにすぎず、無線周波数集積回路（ＲＦＩＣ）３０４内の実際の構成要素を表すものでない。＋ｖｅ帯電デバイスモデル（ＣＤＭ）テスト電圧のためのメイン帯電デバイスモデル（ＣＤＭ）電流放電経路３４８が接地パッド３１０から入力信号パッド３０８へと示されている。
【００３２】
[0043]  負荷インダクタ３３４は、第２のｎチャネルトランジスタ３３２のドレインと局所供給ノード３３６との間に結合され得る。負荷インダクタ３３４と第２のｎチャネルトランジスタ３３２のドレインとの間には、ダウンコンバータに提供され得る、無線周波数集積回路（ＲＦＩＣ）３０４の出力３３５がある。局所供給ノード３３６は、寄生抵抗３４４ａと寄生インダクタンス３４６ａとを含む結合ワイヤを介して正電源電圧パッド３０６に結合され得る。集積回路中の受動構成要素（例えば、インダクタ）によって占有されるダイ面積は、一般に、能動構成要素（例えば、トランジスタ）によって占有されるダイ面積よりもはるかに大きいので、無線周波数集積回路（ＲＦＩＣ）３０４上の構成要素を結合するために使用されるワイヤは、（結合ワイヤの長さに依存して）大きい寄生抵抗３４４と大きい寄生インダクタンス３４６とを含み得る。
【００３３】
[0044]  −ｖｅダイオード３２２のカソードは、寄生インダクタンス３４６ｂと寄生抵抗３４４ｂとを含む結合ワイヤを介して局所供給ノード３３６に結合され得る。−ｖｅダイオード３２２のアノードは入力信号パッド３０８に結合され得る。入力信号パッド３０８における電圧は電圧Ｖｉｎと呼ばれることがある。入力信号パッド３０８はまた、＋ｖｅダイオード３２４のカソードに結合され得る。＋ｖｅダイオード３２４のアノードは、寄生抵抗３４４ｃと寄生インダクタンス３４６ｃとを含む結合ワイヤを介して局所接地ノード３４０に結合され得る。＋ｖｅダイオード３２４のアノードにおけるノードはダイオード接地ノード３４７と呼ばれることがある。局所接地ノード３４０における電圧はＶｇｎｄと呼ばれることがある。
【００３４】
[0045]  接地パッド３１０は、寄生抵抗３４４ｄと寄生インダクタンス３４６ｄとを含む結合ワイヤを介して局所接地ノード３４０に結合され得る。ディジェネレーションインダクタ３３８は、局所接地ノード３４０と第１のｎチャネルトランジスタ３３０のソースとの間に結合され得る。入力信号パッド３０８はまた、第１のｎチャネルトランジスタ３３０のゲートに結合され得る。第１のｎチャネルトランジスタ３３０のボディはまた、寄生ダイオードＰＷ３５４のアノードに結合され得る。寄生ダイオードＰＷ３５４のカソードは第１のｎチャネルトランジスタ３３０のソースに結合され得る。このダイオード３５４は、ｐ形ボディとｎ＋ソースとの間に形成されたｐｎ接合を表す。第１のｎチャネルトランジスタ３３０は深いｎウェル(n-well)中に配置され得る。このシナリオでは、第１のｎチャネルトランジスタ３３０のボディが、寄生ダイオードＤＮＷ３５６のアノードに結合され得る。寄生ダイオードＤＮＷ３５６のカソードは局所供給ノード３３６に結合され得る。ここで、寄生ダイオードＤＮＷ３５６は、ｐ形ボディとｎ形ｎウェルとの間に形成されたｐｎ接合ダイオードを表す。第１のｎチャネルトランジスタ３３０のボディは、寄生抵抗３４４ｅと寄生インダクタンス３４６ｅとを含む結合ワイヤを介して局所接地ノード３４０に結合され得る。
【００３５】
[0046]  寄生ダイオードｐｓｕｂ３５８のアノードはダイオード接地ノード３４７に結合され得る。寄生ダイオードｐｓｕｂ３５８のカソードは寄生ダイオードＤＮＷ３５６のカソードに結合され得る。ここで、寄生ダイオードｐｓｕｂ３５８は、ｐ形基板と深いｎウェルとの間に形成されたｐｎ接合ダイオードを表す。
【００３６】
[0047]  第１のｎチャネルトランジスタ３３０のドレインは第２のｎチャネルトランジスタ３３２のソースに結合され得る。第１のｎチャネルトランジスタ３３０のソースはディジェネレーションインダクタ３３８に結合され得る。ＲＣクランプ３２０は、局所供給ノード３３６と局所接地ノード３４０との間に結合され得る。ゲートソース間キャパシタンスを表す寄生キャパシタンスＣｇｓ３４２は、第１のｎチャネルトランジスタ３３０のゲートと第１のｎチャネルトランジスタ３３０のソースとの間に生じ得る。非Ｑ回路３１４がなければ、ディジェネレーションインダクタ３３８と寄生キャパシタンスＣｇｓ３４２とは共振し、入力信号パッド３０８における電圧Ｖｉｎと局所接地ノード３４０における電圧Ｖｇｎｄのと間に蓄積している電位よりも高い電圧が寄生キャパシタンスＣｇｓ３４２にわたって発生し、予想される＋ｖｅ帯電デバイスモデル（ＣＤＭ）電圧よりも低い電圧で入力デバイス１２８の故障が生じ得る。
【００３７】
[0048]  非Ｑ回路３１４は抵抗器３１６とダイオード３１８とを直列に含み得る。ダイオード３１８は通常動作中に逆バイアスされ得、受信機性能への影響は無視できる。抵抗器３１６は、第１のｎチャネルトランジスタ３３０のソースとダイオード３１８のアノードとの間に結合され得る。ダイオード３１８のカソードは第１のｎチャネルトランジスタ３３０のゲートに結合され得る。抵抗器３１６およびダイオード３１８の主要な目的は、ソースを低インピーダンスノードとしてレンダリングすることによって寄生キャパシタンスＣｇｓ３４２とディジェネレーションインダクタ３３８との間の共振を低減することである。一般に、従来技術は、＋ｖｅ帯電デバイスモデル（ＣＤＭ）経路における抵抗を制限することを教示している。これは、入力デバイス１２８（例えば、第１のｎチャネルトランジスタ３３０）のゲートソース間電圧を制限するために行われる。従って、従来技術は、第１のｎチャネルトランジスタ３３０のゲートとソースとの間に抵抗器３１６を追加することを教示しない。第１のｎチャネルトランジスタ３３０のソースとゲートとの間にダイオードを単独で置くと、大きい電流が通過することが可能になり、それにより、電流を処理するためにより大きいダイオードが必要になる。抵抗を追加することにより電流が制限され、従って、性能への影響が無視できる極めて小さいダイオード３１８の使用が可能になる。
【００３８】
[0049]  第１のｎチャネルトランジスタ３３０のゲートソース間は、ディジェネレーションインダクタ３３８と直列のキャパシタ３４２としてモデル化され得る。静電気放電（ＥＳＤ）事象中に、ディジェネレーションインダクタ３３８と直列のキャパシタ３４２は共振し、Ｖｉｎと局所接地ノード３４０との間の電圧差Ｖｉｎ−Ｖｇｎｄよりも高い、第１のｎチャネルトランジスタ３３０のゲートソース間からの電圧Ｖｇｓが蓄積される。このより高い電圧により、第１のｎチャネルトランジスタ３３０は故障することになり得る。
【００３９】
[0050]  非Ｑ回路３１４は、寄生経路を通る（寄生キャパシタンスＣｇｓ３４２を介して第１のｎチャネルトランジスタ３３０のソースから第１のｎチャネルトランジスタ３３０のゲートへの）電流を制限し、寄生キャパシタンスＣｇｓ３４２を最小限に抑えるためのより小さいダイオード３１８の使用を可能にする。電流は非Ｑ回路３１４を通って進むことができないので、（抵抗器３１６を含む）非Ｑ回路３１４は、第１のｎチャネルトランジスタ３３０のゲートから第１のｎチャネルトランジスタ３３０のソースへの電圧Ｖｇｓを低減し（電流に実際の静電気放電（ＥＳＤ）保護経路（すなわち、＋ｖｅダイオード３２４）を通過させ）、それによって、Ｖｉｎ−Ｖｇｎｄを下回るように電圧Ｖｇｓを保つ。これを図４に示す。Ｖｉｎ−Ｖｇｎｄを下回るように電圧Ｖｇｓを保つことにより、＋ｖｅ帯電デバイスモデル（ＣＤＭ）経路による第１のｎチャネルトランジスタ３３０の故障を回避する。
【００４０】
[0051]  図４は、＋ｖｅ帯電デバイスモデル（ＣＤＭ）テスト中の、通常の帯電デバイスモデル（ＣＤＭ）保護回路と、非Ｑ回路１１４を含む帯電デバイスモデル（ＣＤＭ）保護回路１１２についての＋ｖｅ帯電デバイスモデル（ＣＤＭ）電圧を示すグラフである。通常の帯電デバイスモデル（ＣＤＭ）保護回路では、＋ｖｅ帯電デバイスモデル（ＣＤＭ）テスト中に、電圧Ｖｇｓ４５０ａがＶｉｎ−Ｖｇｎｄ４５２ａよりもはるかに高くスイングし、第１のｎチャネルトランジスタ３３０の故障が生じる。非Ｑ回路１１４を含む帯電デバイスモデル（ＣＤＭ）保護回路１１２では、帯電デバイスモデル（ＣＤＭ）テスト中に、電圧Ｖｇｓ４５０ｂが常にＶｉｎ−Ｖｇｎｄ４５２ｂ未満（従って破壊電圧未満）であり、第１のｎチャネルトランジスタ３３０の故障を防ぐ。
【００４１】
[0052]  図５は、静電気放電（ＥＳＤ）保護を提供するための方法５００の流れ図である。特に、方法５００は、＋ｖｅ帯電デバイスモデル（ＣＤＭ）テストのための静電気放電（ＥＳＤ）保護を提供し得る。方法５００は、帯電デバイスモデル（ＣＤＭ）保護回路１１２を含む無線周波数集積回路（ＲＦＩＣ）１０４によって行われ得る。帯電デバイスモデル（ＣＤＭ）保護回路１１２は非Ｑ回路１１４を含み得る。非Ｑ回路１１４は抵抗器１１６とダイオード１１８とを含み得る。
【００４２】
[0053]  無線周波数集積回路（ＲＦＩＣ）１０４は、５０２において、接地パッド１１０と入力パッド１０８との間の＋ｖｅ帯電デバイスモデル（ＣＤＭ）電圧差を検出する。無線周波数集積回路（ＲＦＩＣ）１０４は、５０４において、接地パッド１１０と入力信号パッド１０８との間に結合された＋ｖｅダイオード１２４を通して電流を導通する。無線周波数集積回路（ＲＦＩＣ）１０４は、５０６において、入力デバイス１２８と接地パッド１１０との間に結合されたディジェネレーションインダクタ３３８の両端間の電圧降下を発生させる。接地パッド１１０と入力パッド１０８との間の電位差は、寄生キャパシタンスＣｇｓ３４２とディジェネレーションインダクタ３３８との間の共振を生じ得る。共振はソースノードにおいて大きいスイングを生じ得る。無線周波数集積回路（ＲＦＩＣ）１０４は、５０８において、非Ｑ回路１１４を使用して入力デバイス１２８のソースから入力デバイス１２８のゲートに流れる電流を制限することによって、共振を制限低減する。無線周波数集積回路（ＲＦＩＣ）１０４は、５１０において、入力デバイス１２８の故障点（すなわち、約７Ｖ）を下回る、入力デバイス１２８のゲートから入力デバイス１２８のソースへの電圧Ｖｇｓを維持する。
【００４３】
[0054]  図６は、Ｇ１カスコードデバイス６２６を含む無線周波数集積回路（ＲＦＩＣ）６０４の回路図である。図６の無線周波数集積回路（ＲＦＩＣ）６０４は、図１の無線周波数集積回路（ＲＦＩＣ）１０４の一構成であり得る。無線周波数集積回路（ＲＦＩＣ）６０４は受信機低雑音増幅器（ＬＮＡ）であり得る。図６の無線周波数集積回路（ＲＦＩＣ）６０４は、集積回路中で生じ得る寄生モデルを含まない。無線周波数集積回路（ＲＦＩＣ）６０４はまた、増幅器６２８（すなわち、入力デバイス１２８）と、正電源電圧パッド６０６と、入力信号パッド６０８と、接地パッド６１０と、＋ｖｅダイオード６２４と、−ｖｅダイオード６２２と、ＲＣクランプ６２０と、負荷インダクタ６３４と、ディジェネレーションインダクタ６３８とを含み得る。増幅器６２８は、第１のｎチャネルトランジスタ６３０と第２のｎチャネルトランジスタ６３２とを含み得る。第２のｎチャネルトランジスタ６３２はメインカスコードデバイスと呼ばれることがある。
【００４４】
[0055]  第２のｎチャネルトランジスタ６３０のドレインは負荷インダクタ６３４に結合され得る。負荷インダクタ６３４と第２のｎチャネルトランジスタ６３２のドレインとの間には、ダウンコンバータに提供され得る、無線周波数集積回路（ＲＦＩＣ）６０４の出力６３５がある。負荷インダクタ６３４は局所供給ノード６３６に結合され得る。正電源電圧パッド６０６も局所供給ノード６３６に結合され得る。−ｖｅダイオード６２２のカソードはさらに、局所供給ノード６３６に結合され得る。−ｖｅダイオード６２２のアノードは入力信号パッド６０８に結合され得る。入力信号パッド６０８はまた、＋ｖｅダイオード６２４のカソードに結合され得る。＋ｖｅダイオード６２４のアノードは局所接地ノード６４０に結合され得る。接地パッド６１０も局所接地ノード６４０に結合され得る。入力信号パッド６０８はさらに、第１のｎチャネルトランジスタ６３０のゲートに結合され得る。ディジェネレーションインダクタ６３８は、第１のｎチャネルトランジスタ６３０のソースと局所接地ノード６４０との間に結合され得る。
【００４５】
[0056]  第１のｎチャネルトランジスタ６３０のドレインは第２のｎチャネルトランジスタ６３２のソースに結合され得る。第２のｎチャネルトランジスタ６３２のゲートはＤＣバイアス電圧に結合され得る。ＲＣクランプ６２０は、局所供給ノード６３６と局所接地ノード６４０との間に結合され得る。
【００４６】
[0057]  Ｇ１カスコードデバイス６２６のドレインは局所供給ノード６３６に結合され得る（Ｇ１カスコードデバイス６２６はｎチャネルトランジスタであり得る）。Ｇ１カスコードデバイス６２６のソースは第２のｎチャネルトランジスタ６３２のソースに結合され得る。Ｇ１カスコードデバイス６２６のゲートは、ＲＣクランプ６２０によって供給されるＲＣクランプトリガ電圧６６０に結合され得る。＋ｖｅ帯電デバイスモデル（ＣＤＭ）テスト中の無線周波数集積回路（ＲＦＩＣ）６０４中のＧ１カスコードデバイス６２６の機能が、図７に関連して以下に説明される。
【００４７】
[0058]  −ｖｅ帯電デバイスモデル（ＣＤＭ）テスト中に、第１のｎチャネルトランジスタ６３０のゲートは第１のｎチャネルトランジスタ６３０のドレインおよびソースよりも高い電位にある。第１のｎチャネルトランジスタ６３０のドレインおよびソースは、最終的に、局所接地ノード６４０を通して（ＲＣクランプ６２０を通って来る電流で）帯電される。Ｇ１カスコードデバイス６２６を追加することによって、メインデバイス（第１のｎチャネルトランジスタ６３０）自体を通る別の放電経路が生成される。Ｇ１カスコードデバイス６２６が第１のｎチャネルトランジスタ６３０のドレインを局所供給ノード６３６と同じ電位まで引き上げると、第１のｎチャネルトランジスタ６３０のドレインにおける電位は第１のｎチャネルトランジスタ６３０のゲートの電位から離れて１ダイオード降下（−ｖｅダイオード６２２）のみである。従って、第１のｎチャネルトランジスタ６３０は、順バイアスされ、局所接地ノード６４０を帯電させるための追加の経路と、第１のｎチャネルトランジスタ６３０のためのドレイン電圧へのゲートおよびソース電圧へのゲートを低減するための追加の経路の両方を生成し、従って、帯電デバイスモデル（ＣＤＭ）性能を改善する。言い換えれば、Ｇ１カスコードデバイス６２６は、ＲＣクランプトリガ電圧６６０が高いとき、局所供給ノード６３６と局所接地ノード６４０との間に低インピーダンスを生成できる回路であり得る。従って、ｎチャネルトランジスタがＧ１カスコードデバイス６２６として示されているが、他の回路も、Ｇ１カスコードデバイス６２６を実現するために使用され得る。
【００４８】
[0059]  図７は、Ｇ１カスコードを含む無線周波数集積回路（ＲＦＩＣ）７０４のより詳細な回路図である。詳細には、図７の無線周波数集積回路（ＲＦＩＣ）７０４は、集積回路に固有の寄生要素を含む。無線周波数集積回路（ＲＦＩＣ）７０４は受信機低雑音増幅器（ＬＮＡ）であり得る。無線周波数集積回路（ＲＦＩＣ）７０４は、増幅器７２８（すなわち、入力デバイス１２８）と、正電源電圧パッド７０６と、入力信号パッド７０８と、接地パッド７１０と、＋ｖｅダイオード７２４と、−ｖｅダイオード７２２と、ＲＣクランプ７２０と、Ｇ１カスコードデバイス７２６と、負荷インダクタ７３４と、ディジェネレーションインダクタ７３８とを含み得る。増幅器７２８は、第１のｎチャネルトランジスタ７３０と第２のｎチャネルトランジスタ７３２とを含み得る。第２のｎチャネルトランジスタ７３２はメインカスコードデバイスと呼ばれることがある。図７に示された寄生要素は、モデルにすぎず、無線周波数集積回路（ＲＦＩＣ）７０４内の実際の構成要素を表すものでない。−ｖｅ帯電デバイスモデル（ＣＤＭ）経路７６２が入力信号パッド７０８から接地パッド７１０へと示されている。
【００４９】
[0060]  負荷インダクタ７３４は、第２のｎチャネルトランジスタ７３２のドレインと局所供給ノード７３６との間に結合され得る。負荷インダクタ７３４と第２のｎチャネルトランジスタ７３２のドレインとの間には、ダウンコンバータに提供され得る、無線周波数集積回路（ＲＦＩＣ）７０４の出力７３５がある。局所供給ノード７３６は、寄生抵抗７４４ａと寄生インダクタンス７４６ａとを含む結合ワイヤを介して正電源電圧パッド７０６に結合され得る。集積回路中の受動構成要素（例えば、インダクタ）は、一般に、能動構成要素（例えば、トランジスタ）よりもはるかに大きいので、無線周波数集積回路（ＲＦＩＣ）７０４上の構成要素を結合するために使用されるワイヤは、（結合ワイヤの長さに応じて）大きい寄生抵抗と大きい寄生キャパシタンスとを含み得る。
【００５０】
[0061]  −ｖｅダイオード７２２のカソードは、寄生インダクタンス７４６ｂと寄生抵抗７４４ｂとを含む結合ワイヤを介して局所供給ノード７３６に結合され得る。−ｖｅダイオード７２２のアノードは入力信号パッド７０８に結合され得る。入力信号パッド７０８における電圧は電圧Ｖｉｎであり得る。入力信号パッド７０８はまた、＋ｖｅダイオード７２４のカソードに結合され得る。＋ｖｅダイオード７２４のアノードは、寄生抵抗７４４ｃと寄生インダクタンス７４６ｃとを含む結合ワイヤを介して局所接地ノード７４０に結合され得る。＋ｖｅダイオード７２４のアノードにおける電圧はダイオード接地７４７と呼ばれることがある。局所接地ノード７４０における電圧はＶｇｎｄと呼ばれることがある。
【００５１】
[0062]  接地パッド７１０は、寄生抵抗７４４ｄと寄生インダクタンス７４６ｄとを含む結合ワイヤを介して局所接地ノード７４０に結合され得る。ディジェネレーションインダクタ７３８は、局所接地ノード７４０と第１のｎチャネルトランジスタ７３０のソースとの間に結合され得る。入力信号パッド７０８はまた、第１のｎチャネルトランジスタ７３０のゲートに結合され得る。第１のｎチャネルトランジスタ７３０のボディは寄生ダイオードＤＮＷ７５６のアノードに結合され得る。寄生ダイオードＤＮＷ７５６のカソードは局所供給ノード７３６に結合され得る。第１のｎチャネルトランジスタ７３０のボディはまた、寄生ダイオードＰＷ７５４のアノードに結合され得る。寄生ダイオードＰＷ７５４のカソードは第１のｎチャネルトランジスタ７３０のソースに結合され得る。第１のｎチャネルトランジスタ７３０のボディは、寄生抵抗７４４ｅと寄生インダクタンス７４６ｅとを含む結合ワイヤを介して局所接地ノード７４０に結合され得る。
【００５２】
[0063]  ここで、寄生ダイオードＤＮＷ７５６は、ｐ形ボディとｎ形ｎウェルとの間に形成されたｐｎ接合ダイオードを表す。寄生ダイオードｐｓｕｂ３５８は、ｐ形基板と深いｎウェルとの間に形成されたｐｎ接合ダイオードを表す。
【００５３】
[0064]  ＋ｖｅダイオード７２４のアノードは寄生ダイオードｐｓｕｂ７５８のアノードに結合され得る。寄生ダイオードｐｓｕｂ７５８のカソードは寄生ダイオードＤＮＷ７５６のカソードに結合され得る。
【００５４】
[0065]  第１のｎチャネルトランジスタ７３０のドレインは第２のｎチャネルトランジスタ７３２のソースに結合され得る。ＲＣクランプ７２０は、局所供給ノード７３６と局所接地ノード７４０との間に結合され得る。寄生キャパシタンスＣｇｓ７４２は、第１のｎチャネルトランジスタ７３０のソースと第１のｎチャネルトランジスタ７３０のゲートとの間に生じ得る。
【００５５】
[0066]  Ｇ１カスコードデバイス７２６のゲートは、ＲＣクランプ７２０からのＲＣクランプトリガ電圧７６０に結合され得る。Ｇ１カスコードデバイス７２６のソースは第２のｎチャネルトランジスタ７３２のソースに結合され得る。Ｇ１カスコードデバイス７２６のドレインは局所供給ノード７３６に結合され得る。
【００５６】
[0067]  帯電デバイスモデル（ＣＤＭ）放電電流は−ｖｅダイオード７２２、ＲＣクランプ７２０および寄生インダクタンス７４６中を流れる必要があるので、−ｖｅ帯電デバイスモデル（ＣＤＭ）事象では、第１のｎチャネルトランジスタ７３０のゲートとソースとの間の電圧が、＋ｖｅ帯電デバイスモデル（ＣＤＭ）事象中よりも大きい値を蓄積する。ディジェネレーションインダクタ７３８を通る電流は小さく、従って、ディジェネレーションインダクタ７３８の両端間の電圧降下は大きくない。代わりに、全電圧（またはそれの大部分）が寄生キャパシタンスＣｇｓ７４２にわたって現れ、それにより増幅器７２８が故障する。
【００５７】
[0068]  メインカスコード（すなわち、第２のｎチャネルトランジスタ７３２）のゲートがＲＣクランプトリガ電圧７６０に結合されている場合、−ｖｅ帯電デバイスモデル（ＣＤＭ）事象は増幅器７２８をオンにし、第１のｎチャネルトランジスタ７３０のソース電位を増加させ、それによって第１のｎチャネルトランジスタ７３０のゲートソース間を保護し得る。この実施形態では、負荷インダクタ７３４が電流を制限する。
【００５８】
[0069]  Ｇ１カスコードデバイス７２６のゲートがＲＣクランプトリガ電圧７６０に結合されている場合、−ｖｅ帯電デバイスモデル（ＣＤＭ）事象は増幅器７２８をオンにし、第１のｎチャネルトランジスタ７３０のソース電位を増加させ、それによって第１のｎチャネルトランジスタ７３０のゲートソース間を保護し得る。メインカスコードの代わりにＧ１カスコードデバイス７２６が使用されるので、電流は負荷インダクタ７３４によって制限されず、帯電デバイスモデル（ＣＤＭ）性能の実質的な改善につながる。帯電デバイスモデル（ＣＤＭ）性能は、順方向ベースのダイオードの場合に見られる改善よりも良好であり得る。従って、Ｇ１カスコードデバイス７２６は、２８ナノメートル（ｎｍ）およびより低い技術ノードのための好ましいオプションである。
【００５９】
[0070]  図８は、通常の帯電デバイスモデル（ＣＤＭ）保護回路、およびＧ１カスコードデバイス１２６を含む帯電デバイスモデル（ＣＤＭ）保護回路１１２についての−ｖｅ帯電デバイスモデル（ＣＤＭ）電圧を示すグラフである。通常の帯電デバイスモデル（ＣＤＭ）保護回路では、−ｖｅ帯電デバイスモデル（ＣＤＭ）テスト中に、電圧Ｖｇｓ８６６ａがＶｉｎ−Ｖｇｎｄ８６４ａとほぼ同じ高さでスイングし、第１のｎチャネルトランジスタ７３０の故障が生じる。Ｇ１カスコードデバイス７２６を含む帯電デバイスモデル（ＣＤＭ）保護回路１１２では、−ｖｅ帯電デバイスモデル（ＣＤＭ）テスト中に、電圧Ｖｇｓ８６６ｂがＶｉｎ−Ｖｇｎｄ８６４ｂよりもはるかに低く、第１のｎチャネルトランジスタ７３０の故障を防ぐ。
【００６０】
[0071]  図９は、静電気放電（ＥＳＤ）保護を提供するための別の方法９００の流れ図である。特に、方法９００は、−ｖｅ帯電デバイスモデル（ＣＤＭ）テストのための静電気放電（ＥＳＤ）保護を提供し得る。方法９００は、帯電デバイスモデル（ＣＤＭ）保護回路１１２を含む無線周波数集積回路（ＲＦＩＣ）１０４によって行われ得る。帯電デバイスモデル（ＣＤＭ）保護回路１１２はＧ１カスコードデバイス１２６を含み得る。
【００６１】
[0072]  無線周波数集積回路（ＲＦＩＣ）１０４は、９０２において、入力信号パッド１０８において−ｖｅ帯電デバイスモデル（ＣＤＭ）電圧パルスを検出する。無線周波数集積回路（ＲＦＩＣ）１０４は、９０４において、入力信号パッド１０８と局所供給ノード７３６との間に結合された−ｖｅダイオード１２２を通して電流を導通する。無線周波数集積回路（ＲＦＩＣ）１０４は、９０６において、−ｖｅ帯電デバイスモデル（ＣＤＭ）電流をＲＣクランプ７２０を介して接地パッド１１０にステアリングする。無線周波数集積回路（ＲＦＩＣ）１０４は、９０８において、ＲＣクランプ７２０からのＲＣクランプトリガ電圧７６０を使用してカスコードデバイスをオンにする。カスコードデバイスはメインカスコードまたはＧ１カスコードデバイス７２６であり得る。無線周波数集積回路（ＲＦＩＣ）１０４は、９１０において、カスコードデバイスを使用して入力デバイス１２８をオンにする。無線周波数集積回路（ＲＦＩＣ）１０４は、９１２において、入力デバイス１２８の故障点を下回る、入力デバイス１２８のゲートから入力デバイス１２８のソースへの電圧を維持する。
【００６２】
[0073]  図１０は、非Ｑ回路１０１４とＧ１カスコードデバイス１０２６の両方を含む無線周波数集積回路（ＲＦＩＣ）１００４の回路図である。図１０の無線周波数集積回路（ＲＦＩＣ）１００４は、図１の無線周波数集積回路（ＲＦＩＣ）１０４の一構成であり得る。図１０の無線周波数集積回路（ＲＦＩＣ）１００４は、集積回路中で生じ得る寄生モデルを含まない。無線周波数集積回路（ＲＦＩＣ）１００４は受信機低雑音増幅器（ＬＮＡ）であり得る。無線周波数集積回路（ＲＦＩＣ）１０４はまた、増幅器１０２８（すなわち、入力デバイス１２８）と、正電源電圧パッド１００６と、入力信号パッド１００８と、接地パッド１０１０と、＋ｖｅダイオード１０２４と、−ｖｅダイオード１０２２と、ＲＣクランプ１０２０と、負荷インダクタ１０３４と、ディジェネレーションインダクタ１０３８とを含み得る。増幅器１０２８は、第１のｎチャネルトランジスタ１０３０と第２のｎチャネルトランジスタ１０３２とを含み得る。第２のｎチャネルトランジスタ１０３２はメインカスコードデバイスと呼ばれることがある。
【００６３】
[0074]  負荷インダクタ１０３４は、第２のｎチャネルトランジスタ１０３２のドレインと局所供給ノード１０３６との間に結合され得る。負荷インダクタ１０３４と第２のｎチャネルトランジスタ１０３２のドレインとの間には、ダウンコンバータに提供され得る、無線周波数集積回路（ＲＦＩＣ）１００４の出力１０３５がある。また、正電源電圧パッド１００６は局所供給ノード１０３６に結合され得る。−ｖｅダイオード１０２２のカソードも局所供給ノード１０３６に結合され得る。−ｖｅダイオード１０２２のアノードは入力信号パッド１００８に結合され得る。入力信号パッド１００８はまた、＋ｖｅダイオード１０２４のカソードに結合され得る。＋ｖｅダイオード１０２４のアノードは局所接地ノード１０４０に結合され得る。入力信号パッド１００８はさらに、第１のｎチャネルトランジスタ１０３０のゲートに結合され得る。接地パッド１０１０も局所接地ノード１０４０に結合され得る。ディジェネレーションインダクタ１０３８は、第１のｎチャネルトランジスタ１０３０のソースと局所接地ノード１０４０との間に結合され得る。
【００６４】
[0075]  第１のｎチャネルトランジスタ１０３０のドレインは第２のｎチャネルトランジスタ１０３２のソースに結合され得る。ＲＣクランプ１０２０は、局所供給ノード１０３６と局所接地ノード１０４０との間に結合され得る。非Ｑ回路１０１４は抵抗器１０１６とダイオード１０１８とを直列に含み得る。ダイオード１０１８は通常動作中に逆バイアスされ得、受信機性能への影響は無視できる。抵抗器１０１６は、第１のｎチャネルトランジスタ１０３０のソースとダイオード１０１８のアノードとの間に結合され得る。ダイオード１０１８のカソードは第１のｎチャネルトランジスタ１０３０のゲートに結合され得る。
【００６５】
[0076]  Ｇ１カスコードデバイス１０２６のドレインは局所供給ノード１０３６に結合され得る（Ｇ１カスコードデバイス１０２６はｎチャネルトランジスタであり得る）。Ｇ１カスコードデバイス１０２６のソースはメインカスコードのソースに結合され得る。Ｇ１カスコードデバイス１０２６のゲートは、ＲＣクランプ１０２０によって供給されるＲＣクランプトリガ電圧１０６０に結合され得る。ＲＣクランプトリガ電圧１０６０はまた、メインカスコードのゲート（すなわち、第２のｎチャネルトランジスタ１０３２のゲート）に結合され得る。−ｖｅ帯電デバイスモデル（ＣＤＭ）テスト中の無線周波数集積回路（ＲＦＩＣ）１００４中のＧ１カスコード１０２６の機能は、図６に関して上記で説明したものと同じである。＋ｖｅ帯電デバイスモデル（ＣＤＭ）テスト中の非Ｑ回路１０１４の機能は、図３に関して上記で説明したものと同じである。
【００６６】
[0077]  図１１は、順バイアスダイオード１１７０を含む無線周波数集積回路（ＲＦＩＣ）１１０４のより詳細な回路図である。詳細には、図１１の無線周波数集積回路（ＲＦＩＣ）１１０４は、集積回路に固有の寄生要素を含む。無線周波数集積回路（ＲＦＩＣ）１１０４は受信機低雑音増幅器（ＬＮＡ）であり得る。無線周波数集積回路（ＲＦＩＣ）１１０４は、増幅器（すなわち、入力デバイス１２８）と、正電源電圧パッド１１０６と、入力信号パッド１１０８と、接地パッド１１１０と、＋ｖｅダイオード１１２４と、−ｖｅダイオード１１２２と、ＲＣクランプ１１２０と、順バイアスダイオード１１７０と、負荷インダクタ１１３４と、ディジェネレーションインダクタ１１３８とを含み得る。増幅器は、第１のｎチャネルトランジスタ１１３０と第２のｎチャネルトランジスタ１１３２とを含み得る。第２のｎチャネルトランジスタ１１３２はメインカスコードデバイスと呼ばれることがある。図１１に示された寄生要素は、モデルにすぎず、無線周波数集積回路（ＲＦＩＣ）１１０４内の実際の構成要素を表すものでない。−ｖｅ帯電デバイスモデル（ＣＤＭ）経路１１６２が入力信号パッド１１０８から接地パッド１１１０へと示されている。
【００６７】
[0078]  負荷インダクタ１１３４は、第２のｎチャネルトランジスタ１１３２のドレインと局所供給ノード１１３６との間に結合され得る。負荷インダクタ１１３４と第２のｎチャネルトランジスタ１１３２のドレインとの間には、ダウンコンバータに提供され得る、無線周波数集積回路（ＲＦＩＣ）１１０４の出力１１３５がある。局所供給ノード１１３６は、寄生抵抗１１４４ａと寄生インダクタンス１１４６ａとを含む結合ワイヤを介して正電源電圧パッド１１０６に結合され得る。集積回路中の受動構成要素（例えば、インダクタ）は、一般に、能動構成要素（例えば、トランジスタ）よりもはるかに大きいので、無線周波数集積回路（ＲＦＩＣ）１１０４上の構成要素を結合するために使用されるワイヤは、（結合ワイヤの長さに応じて）大きい寄生抵抗と大きい寄生キャパシタンスとを含み得る。
【００６８】
[0079]  −ｖｅダイオード１１２２のカソードは、寄生インダクタンス１１４６ｂと寄生抵抗１１４４ｂとを含む結合ワイヤを介して局所供給ノード１１３６に結合され得る。−ｖｅダイオード１１２２のアノードは入力信号パッド１１０８に結合され得る。入力信号パッド１１０８における電圧は電圧Ｖｉｎであり得る。入力信号パッド１１０８はまた、＋ｖｅダイオード１１２４のカソードに結合され得る。＋ｖｅダイオード１１２４のアノードは、寄生抵抗１１４４ｃと寄生インダクタンス１１４６ｃとを含む結合ワイヤを介して局所接地ノード１１４０に結合され得る。＋ｖｅダイオード１１２４のアノードにおける電圧はダイオード接地ノード１１４７と呼ばれることがある。局所接地ノード１１４０における電圧はＶｇｎｄと呼ばれることがある。
【００６９】
[0080]  接地パッド１１１０は、寄生抵抗１１４４ｄと寄生インダクタンス１１４６ｄとを含む結合ワイヤを介して局所接地ノード１１４０に結合され得る。ディジェネレーションインダクタ１１３８は、局所接地ノード１１４０と第１のｎチャネルトランジスタ１１３０のソースとの間に結合され得る。入力信号パッド１１０８はまた、第１のｎチャネルトランジスタ１１３０のゲートに結合され得る。第１のｎチャネルトランジスタ１１３０のボディは寄生ダイオードＤＮＷ１１５６のアノードに結合され得る。寄生ダイオードＤＮＷ１１５６のカソードは局所供給ノード１１３６に結合され得る。第１のｎチャネルトランジスタ１１３０のボディはまた、寄生ダイオードＰＷ１１５４のアノードに結合され得る。寄生ダイオードＰＷ１１５４のカソードは第１のｎチャネルトランジスタ１１３０のソースに結合され得る。第１のｎチャネルトランジスタ１１３０のボディは、寄生抵抗１１４４ｅと寄生インダクタンス１１４６ｅとを含む結合ワイヤを介して局所接地ノード１１４０に結合され得る。
【００７０】
[0081]  ＋ｖｅダイオード１１２４のアノードは寄生ダイオードｐｓｕｂ１１５８のアノードに結合され得る。寄生ダイオードｐｓｕｂ１１５８のカソードは寄生ダイオードＤＮＷ１１５６のカソードに結合され得る。
【００７１】
[0082]  第１のｎチャネルトランジスタ１１３０のドレインは第２のｎチャネルトランジスタ１１３２のソースに結合され得る。ＲＣクランプ１１２０は、局所供給ノード１１３６と局所接地ノード１１４０との間に結合され得る。寄生キャパシタンスＣｇｓ１１４２は、第１のｎチャネルトランジスタ１１３０のソースと第１のｎチャネルトランジスタ１１３０のゲートとの間に生じ得る。順バイアスダイオード１１７０のアノードは入力信号パッド１１０８に結合され得る。順バイアスダイオード１１７０のカソードは第１のｎチャネルトランジスタ１１３０のボディに結合され得る。
【００７２】
[0083]  順バイアスダイオード１１７０は、第１のｎチャネルトランジスタ１１３０のゲートと第１のｎチャネルトランジスタ１１３０のボディとの間の電圧をクランプする別の方法を提供し得る。これは第１のｎチャネルトランジスタ１１３０の降伏に対するさらなる保護を提供する。−ｖｅ帯電デバイスモデル（ＣＤＭ）事象中に、入力信号パッド１１０８（従って、第１のｎチャネルトランジスタ１１３０のゲート）は接地電位にあるが、接地パッド１１１０は−ｖｅの電圧に帯電させられる。局所接地ノード１１４０に短絡させられる第１のｎチャネルトランジスタ１１３０のボディも、より低い電位にある。従って、ダイオード１１７０は順バイアスされ、局所接地ノード１１４０を迅速に充電することを助け、それによって、第１のｎチャネルトランジスタ１１３０のゲートと拡散領域との間の電位差を低減する。ゲートと拡散領域との間の電位差を低減することにより、ＰＷダイオード１１５４が順バイアスされるようになり、それにより第１のｎチャネルトランジスタ１１３０のソースも充電される。
【００７３】
[0084]  図１２は、ワイヤレスデバイス１２０１内に含まれ得るいくつかの構成要素を示す。図１２のワイヤレスデバイス１２０１は、図１のワイヤレスデバイス１０２の一構成であり得る。ワイヤレスデバイス１２０１は、アクセスポイント、ブロードキャスト送信機、ノードＢ、発展型ノードＢ、基地局、アクセス端末、移動局、ユーザ機器（ＵＥ）などと呼ばれることもあり、それらの機能の一部または全部を含み得る。ワイヤレスデバイス１２０１はプロセッサ１２０３を含む。プロセッサ１２０３は、汎用シングルまたはマルチチップマイクロプロセッサ（例えば、ＡＲＭ）、専用マイクロプロセッサ（例えば、デジタル信号プロセッサ（ＤＳＰ））、マイクロコントローラ、プログラマブルゲートアレイなどであり得る。プロセッサ１２０３は中央処理ユニット（ＣＰＵ）と呼ばれることがある。図１２のワイヤレスデバイス１２０１中に単一のプロセッサ１２０３のみが示されているが、代替構成では、プロセッサの組合せ（例えば、ＡＲＭとＤＳＰ）が使用され得る。
【００７４】
[0085]  ワイヤレスデバイス１２０１はメモリ１２０５をも含む。メモリ１２０５は、電子情報を記憶することが可能な任意の電子的構成要素であり得る。メモリ１２０５は、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、磁気ディスク記憶媒体、光記憶媒体、ＲＡＭ中のフラッシュメモリデバイス、プロセッサに含まれるオンボードメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭ（登録商標）メモリ、レジスタなど、およびそれらの組合せとして実施され得る。
【００７５】
[0086]  データ１２０９ａおよび命令１２０７ａがメモリ１２０５に記憶され得る。命令１２０７ａは、本明細書で開示する方法を実施するようにプロセッサ１２０３によって実行可能であり得る。命令１２０７ａを実行することは、メモリ１２０５に記憶されたデータ１２０９ａの使用を含み得る。プロセッサ１２０３が命令１２０７ａを実行すると、命令１２０７ｂの様々な部分がプロセッサ１２０３上にロードされ得、様々ないくつかのデータ１２０９ｂがプロセッサ１２０３上にロードされ得る。
【００７６】
[0087]  ワイヤレスデバイス１２０１はまた、ワイヤレスデバイス１２０１との間での信号の送信および受信を可能にするために、送信機１２１１と受信機１２１３とを含み得る。送信機１２１１と受信機１２１３とはトランシーバ１２１５と総称されることがある。アンテナ１２１７はトランシーバ１２１５に電気的に結合され得る。ワイヤレスデバイス１２０１はまた、（図示せず）複数の送信機、複数の受信機、複数のトランシーバ、および／または複数のアンテナを含み得る。
【００７７】
[0088]  ワイヤレスデバイス１２０１はデジタル信号プロセッサ（ＤＳＰ）１２２１を含み得る。ワイヤレスデバイス１２０１は通信インターフェース１２２３をも含み得る。通信インターフェース１２２３は、ユーザがワイヤレスデバイス１２０１と対話することを可能にし得る。
【００７８】
[0089]  ワイヤレスデバイス１２０１の様々な構成要素は、電力バス、制御信号バス、ステータス信号バス、データバスなどを含み得る、１つまたは複数のバスによって互いに結合され得る。明確さのために、図１２では様々なバスがバスシステム１２１９として示されている。
【００７９】
[0090]  「決定」という用語は、多種多様なアクションを包含し、従って、「決定」は、計算（calculating）、算出（computing）、処理、導出、調査、ルックアップ（例えば、テーブル、データベースまたは別のデータ構造でのルックアップ）、確認などを含むことができる。また、「決定」は、受信（例えば、情報を受信すること）、アクセス（例えば、メモリ中のデータにアクセスすること）などを含むことができる。また、「決定」は、解決、選択、選定、確立などを含むことができる。
【００８０】
[0091]  「に基づいて」という句は、別段に明示されていない限り、「のみに基づいて」を意味しない。言い換えれば、「に基づいて」という句は、「のみに基づいて」と「に少なくとも基づいて」の両方を表す。
【００８１】
[0092]  「プロセッサ」という用語は、汎用プロセッサ、中央処理ユニット（ＣＰＵ）、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、コントローラ、マイクロコントローラ、状態機械などを包含するものと広く解釈されたい。いくつかの状況下では、「プロセッサ」が、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル論理デバイス（ＰＬＤ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などを指すことがある。「プロセッサ」という用語は、処理デバイスの組合せ、例えば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連携する１つまたは複数のマイクロプロセッサ、あるいは他のそのような構成を指すことがある。
【００８２】
[0093]  「メモリ」という用語は、電子情報を記憶することが可能な任意の電子的構成要素を包含するものと広く解釈されたい。メモリという用語は、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）、プログラマブル読取り専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）、フラッシュメモリ、磁気または光学データストレージ、レジスタなど、様々なタイプのプロセッサ可読媒体を指すことがある。プロセッサがメモリから情報を読み取り、および／または情報をメモリに書き込むことができる場合、メモリはプロセッサと電子通信していると言われる。プロセッサに一体化されたメモリは、プロセッサと電子通信している。
【００８３】
[0094]  「命令」および「コード」という用語は、任意のタイプの（１つまたは複数の）コンピュータ可読ステートメントを含むものと広く解釈されたい。例えば、「命令」および「コード」という用語は、１つまたは複数のプログラム、ルーチン、サブルーチン、関数、プロシージャなどを指すことがある。「命令」および「コード」は、単一のコンピュータ可読ステートメントまたは多くのコンピュータ可読ステートメントを備え得る。
【００８４】
[0095]  本明細書で説明した機能は、ハードウェアで実行されているソフトウェアまたはファームウェアで実施され得る。機能は、１つまたは複数の命令としてコンピュータ可読媒体上に記憶され得る。「コンピュータ可読媒体」または「コンピュータプログラム製品」という用語は、コンピュータまたはプロセッサによってアクセスされ得る任意の有形記憶媒体を指す。限定でなく例として、コンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備え得る。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびＢｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザで光学的に再生する。コンピュータ可読媒体は有形で非一時的であり得ることに留意されたい。「コンピュータプログラム製品」という用語は、コンピューティングデバイスまたはプロセッサによって実行、処理または算出され得るコードまたは命令（例えば、「プログラム」）と組み合わせたコンピューティングデバイスまたはプロセッサを指す。本明細書で使用する「コード」という用語は、コンピューティングデバイスまたはプロセッサによって実行可能であるソフトウェア、命令、コードまたはデータを指すことがある。
【００８５】
[0096]  ソフトウェアまたは命令はまた、伝送媒体を介して送信され得る。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、伝送媒体の定義に含まれる。
【００８６】
[0097]  本明細書で開示される方法は、説明された方法を達成するための１つまたは複数のステップまたはアクションを備える。本方法のステップおよび／またはアクションは、特許請求の範囲から逸脱することなく互いに交換され得る。言い換えれば、説明した方法の適切な動作のためにステップまたはアクションの特定の順序が必要とされない限り、特定のステップおよび／またはアクションの順序および／または使用は、特許請求の範囲を逸脱することなく修正され得る。
【００８７】
[0098]  さらに、図５および図９によって示されたものなど、本明細書で説明した方法および技法を行うためのモジュールおよび／または他の適切な手段は、デバイスによってダウンロードおよび／または他の方法で取得され得ることを諒解されたい。例えば、デバイスは、本明細書で説明した方法を行うための手段の転送を容易にするためにサーバに結合され得る。代替的に、本明細書で説明した様々な方法は、記憶手段（例えば、ランダムアクセスメモリ（ＲＡＭ）、読取り専用メモリ（ＲＯＭ）、コンパクトディスク（ＣＤ）またはフロッピーディスクなどの物理記憶媒体など）によって提供されることができ、デバイスは記憶手段をそのデバイスに結合するかまたは設けることに伴って様々な方法を取得することになる。さらに、本明細書で説明した方法および技法をデバイスに提供するための任意の他の好適な技法が利用され得る。
【００８８】
[0099]  特許請求の範囲は、上記で示した厳密な構成および構成要素に限定されないことを理解されたい。特許請求の範囲から逸脱することなく、本明細書で説明したシステム、方法、および装置の構成、動作および詳細において、様々な修正、変更および変形が行われ得る。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
入力デバイスと、
正電源電圧パッドと、
入力信号パッドと、
接地パッドと、
前記入力デバイスを静電気放電から保護する帯電デバイスモデル保護回路と、ここにおいて、前記帯電デバイスモデル保護回路は非Ｑ回路およびカスコードデバイスのうちの少なくとも１つを備える、ここにおいて、前記カスコードデバイスはトリガ電圧によってトリガされる、を備える装置。
［Ｃ２］
前記帯電デバイスモデル保護回路は非Ｑ回路を備え、前記非Ｑ回路は抵抗器とダイオードとを直列に備え、前記入力デバイスはｎチャネルトランジスタを備え、前記抵抗器は前記ｎチャネルトランジスタのソースに結合され、前記ダイオードのカソードは前記ｎチャネルトランジスタのゲートに結合される、Ｃ１に記載の装置。
［Ｃ３］
前記非Ｑ回路は、前記ｎチャネルトランジスタの寄生経路を通る電流を制限し、前記ｎチャネルトランジスタの前記ゲートと前記ｎチャネルトランジスタの前記ソースとの間の電圧蓄積を低減する、Ｃ２に記載の装置。
［Ｃ４］
前記非Ｑ回路は、前記接地パッドと前記入力信号パッドとの間に結合された＋ｖｅダイオードを通して静電気放電を導く、Ｃ２に記載の装置。
［Ｃ５］
前記非Ｑ回路は、前記ｎチャネルトランジスタの前記ゲートから前記ｎチャネルトランジスタの前記ソースへの電圧を、前記装置上の前記入力信号パッドと局所接地ノードとの間の電圧差よりも小さく保つ、Ｃ２に記載の装置。
［Ｃ６］
前記帯電デバイスモデル保護回路はカスコードデバイスを備え、前記カスコードデバイスは−ｖｅ静電気放電中に前記入力デバイスをオンにする、Ｃ１に記載の装置。
［Ｃ７］
前記カスコードは第１のｎチャネルトランジスタを備え、前記第１のｎチャネルトランジスタのゲートはＲＣクランプトリガ電圧に結合され、前記第１のｎチャネルトランジスタのソースは前記入力デバイスのドレインに結合される、Ｃ６に記載の装置。
［Ｃ８］
前記入力デバイスをオンにすることは、前記入力デバイスのソース電位を増加させ、前記入力デバイスのゲートソース間を保護する、Ｃ７に記載の装置。
［Ｃ９］
接地パッドにおいて＋ｖｅ電圧パルスを検出することと、
前記接地パッドと入力信号パッドとの間に結合された＋ｖｅダイオードを通して電流を導通することと、
入力デバイスと前記接地パッドとの間に結合されたディジェネレーションインダクタの両端間の電圧降下を発生させることと、
非Ｑ回路を使用して前記入力デバイスのソースから前記入力デバイスのゲートに流れる電流を制限することと、
前記入力デバイスの故障点を下回る、前記入力デバイスの前記ゲートから前記入力デバイスの前記ソースへの電圧を維持することとを備える、静電気放電保護のための方法。
［Ｃ１０］
前記非Ｑ回路は抵抗器とダイオードとを直列に備え、前記入力デバイスはｎチャネルトランジスタを備え、前記抵抗器は前記ｎチャネルトランジスタのソースに結合され、前記ダイオードのカソードは前記ｎチャネルトランジスタのゲートに結合される、Ｃ９に記載の方法。
［Ｃ１１］
前記非Ｑ回路は、前記ｎチャネルトランジスタの寄生経路を通る電流を制限し、前記ｎチャネルトランジスタの前記ゲートと前記ｎチャネルトランジスタの前記ソースとの間の電圧蓄積を低減する、Ｃ１０に記載の方法。
［Ｃ１２］
前記非Ｑ回路は、前記＋ｖｅダイオードを通して静電気放電を導く、Ｃ１０に記載の方法。
［Ｃ１３］
前記非Ｑ回路は、前記ｎチャネルトランジスタの前記ゲートから前記ｎチャネルトランジスタの前記ソースへの電圧を、前記入力信号パッドと局所接地ノードとの間の電圧差よりも小さく保つ、Ｃ１０に記載の方法。
［Ｃ１４］
入力信号パッドにおいて−ｖｅ電圧パルスを検出することと、
前記入力信号パッドと局所供給ノードとの間に結合された−ｖｅダイオードを通して電流を導通することと、
ＲＣクランプを介して−ｖｅ電流を接地パッドにステアリングすることと、
前記ＲＣクランプからのＲＣクランプトリガ電圧を使用してカスコードデバイスをオンにすることと、
前記カスコードデバイスを使用して入力デバイスをオンにすることと、
前記入力デバイスの故障点を下回る、前記入力デバイスのゲートから前記入力デバイスのソースへの電圧を維持することとを備える、静電気放電保護のための方法。
［Ｃ１５］
前記カスコードデバイスはカスコードデバイスを備え、ここにおいて、前記カスコードデバイスは−ｖｅ静電気放電中に前記入力デバイスをオンにする、Ｃ１４に記載の方法。
［Ｃ１６］
前記カスコードは第１のｎチャネルトランジスタを備え、前記第１のｎチャネルトランジスタのゲートは前記ＲＣクランプトリガ電圧に結合され、前記第１のｎチャネルトランジスタのソースは前記入力デバイスのドレインに結合される、Ｃ１５に記載の方法。
［Ｃ１７］
前記入力デバイスをオンにすることは、前記入力デバイスのソース電位を増加させ、前記入力デバイスのゲートソース間を保護する、Ｃ１５に記載の方法。
［Ｃ１８］
接地パッドにおいて＋ｖｅ電圧パルスを検出するための手段と、
前記接地パッドと入力信号パッドとの間に結合された＋ｖｅダイオードを通して電流を導通するための手段と、
入力デバイスと前記接地パッドとの間に結合されたディジェネレーションインダクタの両端間の電圧降下を発生させるための手段と、
前記入力デバイスのソースから前記入力デバイスのゲートに流れる電流を制限するための手段と、
前記入力デバイスの故障点を下回る、前記入力デバイスの前記ゲートから前記入力デバイスの前記ソースへの電圧を維持するための手段とを備える、静電気放電保護のための装置。
［Ｃ１９］
前記入力デバイスの前記ソースから前記入力デバイスの前記ゲートに流れる電流を制限するための前記手段は非Ｑ回路を備え、ここにおいて、前記非Ｑ回路は抵抗器とダイオードとを直列に備え、前記入力デバイスはｎチャネルトランジスタを備え、前記抵抗器は前記ｎチャネルトランジスタのソースに結合され、前記ダイオードのカソードは前記ｎチャネルトランジスタのゲートに結合される、Ｃ１８に記載の装置。
［Ｃ２０］
前記非Ｑ回路は、前記ｎチャネルトランジスタの寄生経路を通る電流を制限し、前記ｎチャネルトランジスタの前記ゲートと前記ｎチャネルトランジスタの前記ソースとの間の電圧蓄積を低減する、Ｃ１９に記載の装置。
［Ｃ２１］
前記非Ｑ回路は、前記＋ｖｅダイオードを通して静電気放電を導く、Ｃ１９に記載の装置。
［Ｃ２２］
前記非Ｑ回路は、前記ｎチャネルトランジスタの前記ゲートから前記ｎチャネルトランジスタの前記ソースへの電圧を、前記入力信号パッドと局所接地ノードとの間の電圧差よりも小さく保つ、Ｃ１９に記載の装置。
［Ｃ２３］
入力信号パッドにおいて−ｖｅ電圧パルスを検出するための手段と、
前記入力信号パッドと局所供給ノードとの間に結合された−ｖｅダイオードを通して電流を導通するための手段と、
ＲＣクランプを介して−ｖｅ電流を接地パッドにステアリングするための手段と、
前記ＲＣクランプからのＲＣクランプトリガ電圧を使用してカスコードデバイスをオンにするための手段と、
前記カスコードデバイスを使用して入力デバイスをオンにするための手段と、
前記入力デバイスの故障点を下回る、前記入力デバイスのゲートから前記入力デバイスのソースへの電圧を維持するための手段とを備える、静電気放電保護のための装置。
［Ｃ２４］
前記カスコードデバイスはカスコードデバイスを備え、前記カスコードデバイスは−ｖｅ静電気放電中に前記入力デバイスをオンにする、Ｃ２３に記載の装置。
［Ｃ２５］
前記カスコードは第１のｎチャネルトランジスタを備え、前記第１のｎチャネルトランジスタのゲートは前記ＲＣクランプトリガ電圧に結合され、前記第１のｎチャネルトランジスタのソースは前記入力デバイスのドレインに結合される、Ｃ２４に記載の装置。
［Ｃ２６］
前記入力デバイスをオンにすることは、前記入力デバイスのソース電位を増加させ、前記入力デバイスのゲートソース間を保護する、Ｃ２４に記載の装置。
【図１】
0006312792.tif 000002
【図２】
0006312792.tif 000003
【図３】
0006312792.tif 000004
【図４】
0006312792.tif 000005
【図５】
0006312792.tif 000006
【図６】
0006312792.tif 000007
【図７】
0006312792.tif 000008
【図８】
0006312792.tif 000009
【図９】
0006312792.tif 000010
【図１０】
0006312792.tif 000011
【図１１】
0006312792.tif 000012
【図１２】
0006312792.tif 000013