(57)【特許請求の範囲】
【請求項１】
第１電源と、
第２電源と、
前記第１電源が接続された第１電力ラインと前記第２電源が接続された第２電力ラインと負荷が接続された第３電力ラインとに接続され、前記第１，第２電力ラインの電力を電圧の昇圧を伴って前記第３電力ラインに供給可能なコンバータと、
前記コンバータを制御するための制御装置と、
を備える電源装置であって、
前記コンバータは、前記第３電力ラインの正極母線と前記第１，第３電力ラインの負極母線との間に直列に接続された第１〜第４スイッチング素子と、前記第１〜第４スイッチング素子の各々に並列に接続された第１〜第４ダイオードと、前記第２スイッチング素子と前記第３スイッチング素子との接続点と前記第１電力ラインの正極母線とに接続された第１リアクトルと、前記第１スイッチング素子と前記第２スイッチング素子との接続点と前記第２電力ラインの正極母線とに接続された第２リアクトルと、を有し、前記第３スイッチング素子と前記第４スイッチング素子との接続点が前記第２電力ラインの負極母線に接続されており、
前記制御装置は、
前記第１電力ラインから前記第３電力ラインに供給する第１電力を制御するための第１目標デューティ比と該第１電力を制御するための第１搬送波とによって定まる前記第１搬送波の１周期における２つのタイミング、および、前記第２電力ラインから前記第３電力ラインに供給する第２電力を制御するための第２目標デューティ比と該第２電力を制御するための搬送波であって前記第１搬送波と同一周期である第２搬送波とによって定まる前記第２搬送波の１周期における２つのタイミング、に応じて前記第１，第２搬送波の１周期における前記第１〜第４スイッチング素子のスイッチング用の目標タイミングを設定し、
前記設定した目標タイミングの各々に応じて前記第１〜第４スイッチング素子側にスイッチング指令を出力し、
前記第１搬送波は、ノコギリ波または逆ノコギリ波であり、
前記第２搬送波は、ノコギリ波または逆ノコギリ波で、且つ、前記第１搬送波とリセットタイミングが一致しており、
前記第１搬送波の１周期における前記２つのタイミングは、前記リセットタイミングと該リセットタイミング以外のタイミングであり、
前記第２搬送波の１周期における前記２つのタイミングは、前記リセットタイミングと該リセットタイミング以外のタイミングであり、
前記制御装置は、前記第１，第２搬送波の１周期における、前記リセットタイミングと該リセットタイミング以外の２つのタイミングとの３つのタイミングに応じて、前記第１，第２搬送波の１周期における前記第１〜第４スイッチング素子の前記目標タイミングを設定する、
電源装置。
【請求項２】
請求項１記載の電源装置であって、
前記制御装置は、
前記第１，第２搬送波の１周期における前記３つのタイミングに応じて、前記第１，第２搬送波の１周期における前記第１〜第４スイッチング素子の各々についての前記目標タイミングを個別に設定し、
前記設定した目標タイミングの各々に至ったときに、前記第１〜第４スイッチング素子のうち対応するスイッチング素子側に前記スイッチング指令を出力する、
電源装置。
【請求項３】
請求項２記載の電源装置であって、
前記制御装置は、前記第１，第２搬送波の１周期における前記３つのタイミングと、前記第１，第２目標デュ−ティ比の和と値１との大小関係または前記第１目標デューティ比と前記第２目標デューティ比との大小関係と、に応じて前記第１，第２搬送波の１周期における前記第１〜第４スイッチング素子の各々についての前記目標タイミングを個別に設定する、
電源装置。
【請求項４】
請求項３記載の電源装置であって、
前記制御装置は、前記第１，第２搬送波の１周期における前記３つのタイミングと、前記第１，第２目標デュ−ティ比の和と値１との大小関係または前記第１目標デューティ比と前記第２目標デューティ比との大小関係と、前記第１搬送波がノコギリ波か逆ノコギリ波かと、前記第２搬送波がノコギリ波か逆ノコギリ波かと、に応じて前記第１，第２搬送波の１周期における前記第１〜第４スイッチング素子の各々についての前記目標タイミングを個別に設定する、
電源装置。
【請求項５】
請求項２ないし４のいずれか１つの請求項に記載の電源装置であって、
前記制御装置は、前記第１〜第４スイッチング素子のスイッチングの際に必要なデッドタイムを考慮して前記第１〜第４スイッチング素子の各々についての前記目標タイミングを個別に設定する、
電源装置。
【請求項６】
請求項１記載の電源装置であって、
前記制御装置は、
前記第１，第２搬送波の１周期における前記３つのタイミングを、前記第１，第２搬送波の１周期における前記第１〜第４スイッチング素子の３つの前記目標タイミングとして設定し、
前記第１，第２搬送波の１周期における前記３つの目標タイミングの各々についての前記第１〜第４スイッチング素子のオンオフ状態の組み合わせを設定し、
前記設定した目標タイミングの各々に至ったときに、前記設定した組み合わせとそれまでの前記第１〜第４スイッチング素子のオンオフ状態とに応じて、前記第１〜第４スイッチング素子の各々側に前記スイッチング指令または保持指令を出力する、
電源装置。
【請求項７】
請求項６記載の電源装置であって、
前記制御装置は、前記第１，第２目標デュ−ティ比の和と値１との大小関係または前記第１目標デューティ比と前記第２目標デューティ比との大小関係に応じて前記第１，第２搬送波の１周期における前記３つの目標タイミングの各々についての前記組み合わせを設定する、
電源装置。
【請求項８】
請求項７記載の電源装置であって、
前記制御装置は、前記第１，第２目標デュ−ティ比の和と値１との大小関係または前記第１目標デューティ比と前記第２目標デューティ比との大小関係と、前記第１搬送波がノコギリ波か逆ノコギリ波かと、前記第２搬送波がノコギリ波か逆ノコギリ波かと、に応じて前記第１，第２搬送波の１周期における前記３つの目標タイミングの各々についての前
記組み合わせを設定する、
電源装置。
【請求項９】
請求項６ないし８のいずれか１つの請求項に記載の電源装置であって、
前記第１〜第４スイッチング素子のスイッチングの際に必要なデッドタイムを前記制御装置からの出力に付加して前記第１〜第４スイッチング素子に出力するデッドタイム生成回路を有する、
電源装置。
【請求項１０】
請求項１ないし９のいずれか１つの請求項に記載の電源装置であって、
前記制御装置は、
前記第１目標デューティ比と前記第１搬送波とを用いて前記第１電力を制御するための第１制御信号を生成すると共に前記第２目標デューティ比と前記第２搬送波とを用いて前記第２電力を制御するための第２制御信号を生成し、
前記第１制御信号の立ち上がりおよび立ち下がりのタイミングを前記第１搬送波の１周期における前記２つのタイミングとすると共に前記第２制御信号の立ち上がりおよび立ち下がりのタイミングを前記第２搬送波の１周期における前記２つのタイミングとする、
電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関する。
【背景技術】
【０００２】
従来、この種の電源装置としては、第１，第２電源と、第１〜第４スイッチング素子，第１〜第４ダイオード，第１，第２リアクトルを有すると共に第１電源と第２電源と負荷とに接続されるコンバータと、を備え、第１〜第４スイッチング素子の制御によって、第１，第２電源からの電力を電圧の昇圧を伴って負荷に供給するものが提案されている（例えば、特許文献１参照）。この電源装置では、第１電源の出力を制御するための第１制御パルス信号と、第２電源の出力を制御するための第２制御パルス信号と、の論理演算に基づいて第１〜第４スイッチング素子の制御信号を生成し、この制御信号を用いて第１〜第４スイッチング素子のスイッチング制御を行なう。そして、この際に、第１制御パルス信号の立ち上がりのタイミングと第２制御パルス信号の立ち上がりのタイミングとが重なるようにしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−５００２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の電源装置では、第１，第２制御パルス信号から第１〜第４スイッチング素子の制御信号を生成する際に、演算装置によって論理演算を逐次行なうか演算装置と第１〜第４スイッチング素子との間に論理回路を設ける必要がある。前者の場合、演算装置の処理負荷が比較的大きくなり、後者の場合、電源装置の構成部品が比較的多くなる、という課題がある。
【０００５】
本発明の電源装置は、コンバータを制御するための制御装置で論理演算を逐次行なったり制御装置とコンバータの４つのスイッチング素子との間に論理回路を設けたりすることなく、コンバータの４つのスイッチング素子のスイッチング制御を行なえるようにすることを主目的とする。
【課題を解決するための手段】
【０００６】
本発明の電源装置は、上述の主目的を達成するために以下の手段を採った。
【０００７】
本発明の第１の電源装置は、
第１電源と、
第２電源と、
前記第１電源が接続された第１電力ラインと前記第２電源が接続された第２電力ラインと負荷が接続された第３電力ラインとに接続され、前記第１，第２電力ラインの電力を電圧の昇圧を伴って前記第３電力ラインに供給可能なコンバータと、
前記コンバータを制御するための制御装置と、
を備える電源装置であって、
前記コンバータは、前記第３電力ラインの正極母線と前記第１，第３電力ラインの負極母線との間に直列に接続された第１〜第４スイッチング素子と、前記第１〜第４スイッチング素子の各々に並列に接続された第１〜第４ダイオードと、前記第２スイッチング素子と前記第３スイッチング素子との接続点と前記第１電力ラインの正極母線とに接続された第１リアクトルと、前記第１スイッチング素子と前記第２スイッチング素子との接続点と前記第２電力ラインの正極母線とに接続された第２リアクトルと、を有し、前記第３スイッチング素子と前記第４スイッチング素子との接続点が前記第２電力ラインの負極母線に接続されており、
前記制御装置は、
前記第１電力ラインから前記第３電力ラインに供給する第１電力を制御するための第１目標デューティ比と該第１電力を制御するための第１搬送波とによって定まる前記第１搬送波の１周期における２つのタイミング、および、前記第２電力ラインから前記第３電力ラインに供給する第２電力を制御するための第２目標デューティ比と該第２電力を制御するための搬送波であって前記第１搬送波と同一周期である第２搬送波とによって定まる前記第２搬送波の１周期における２つのタイミング、に応じて前記第１，第２搬送波の１周期における前記第１〜第４スイッチング素子のスイッチング用の目標タイミングを設定し、
前記設定した目標タイミングの各々に応じて前記第１〜第４スイッチング素子側にスイッチング指令を出力する、
ことを要旨とする。
【０００８】
この本発明の第１の電源装置では、制御装置は、第１電力ラインから第３電力ラインに供給する第１電力を制御するための第１目標デューティ比と第１電力を制御するための第１搬送波とによって定まる第１搬送波の１周期における２つのタイミング、および、第２電力ラインから第３電力ラインに供給する第２電力を制御するための第２目標デューティ比と第２電力を制御するための搬送波であって第１搬送波と同一周期である第２搬送波とによって定まる第２搬送波の１周期における２つのタイミング、に応じて第１，第２搬送波の１周期における第１〜第４スイッチング素子のスイッチング用の目標タイミングを設定し、設定した目標タイミングの各々に応じて第１〜第４スイッチング素子側にスイッチング指令を出力する。これにより、制御装置で論理演算を逐次行なったり制御装置と第１〜第４スイッチング素子との間に論理回路を設けたりすることなく、第１〜第４スイッチング素子のスイッチング制御を行なうことができる。この結果、制御装置で論理演算を逐次行なうものに比して制御装置の処理負荷を低減することができると共に論理回路を設けるものに比して電源装置の構成部品の数を低減することができる。
【０００９】
こうした本発明の第１の電源装置において、前記第１搬送波は、ノコギリ波または逆ノコギリ波であり、前記第２搬送波は、ノコギリ波または逆ノコギリ波で、且つ、前記第１搬送波とリセットタイミングが一致しており、前記第１搬送波の１周期における前記２つのタイミングは、前記リセットタイミングと該リセットタイミング以外のタイミングであり、前記第２搬送波の１周期における前記２つのタイミングは、前記リセットタイミングと該リセットタイミング以外のタイミングであり、前記制御装置は、前記第１，第２搬送波の１周期における前記リセットタイミングと該リセットタイミング以外の２つのタイミングとの３つのタイミングに応じて、前記第１，第２搬送波の１周期における前記第１〜第４スイッチング素子の前記目標タイミングを設定するものとしてもよい。こうすれば、第１，第２搬送波の１周期における３つのタイミングに応じてその周期における第１〜第４スイッチング素子の目標タイミングを設定することができる。
【００１０】
第１，第２搬送波の１周期における３つのタイミングに応じて第１，第２搬送波の１周期における第１〜第４スイッチング素子の目標タイミングを設定する態様の本発明の第１の電源装置において、前記制御装置は、前記第１，第２搬送波の１周期における前記３つのタイミングに応じて、前記第１，第２搬送波の１周期における前記第１〜第４スイッチング素子の各々についての前記目標タイミングを個別に設定し、前記設定した目標タイミングの各々に至ったときに、前記第１〜第４スイッチング素子のうち対応するスイッチング素子側に前記スイッチング指令を出力するものとしてもよい。こうすれば、第１，第２搬送波の１周期における第１〜第４スイッチング素子の各々についての目標タイミングを個別に設定することによって、第１〜第４スイッチング素子を制御することができる。
【００１１】
第１，第２搬送波の１周期における第１〜第４スイッチング素子の各々についての目標タイミングを個別に設定する態様の本発明の第１の電源装置において、前記制御装置は、前記第１，第２搬送波の１周期における前記３つのタイミングと、前記第１，第２目標デュ−ティ比の和と値１との大小関係または前記第１目標デューティ比と前記第２目標デューティ比との大小関係と、に応じて前記第１，第２搬送波の１周期における前記第１〜第４スイッチング素子の各々についての前記目標タイミングを個別に設定するものとしてもよい。この場合、前記制御装置は、前記第１，第２搬送波の１周期における前記３つのタイミングと、前記第１，第２目標デュ−ティ比の和と値１との大小関係または前記第１目標デューティ比と前記第２目標デューティ比との大小関係と、前記第１搬送波がノコギリ波か逆ノコギリ波かと、前記第２搬送波がノコギリ波か逆ノコギリ波かと、に応じて前記第１，第２搬送波の１周期における前記第１〜第４スイッチング素子の各々についての前記目標タイミングを個別に設定するものとしてもよい。
【００１２】
また、第１，第２搬送波の１周期における第１〜第４スイッチング素子の各々についての目標タイミングを個別に設定する態様の本発明の第１の電源装置において、前記制御装置は、前記第１〜第４スイッチング素子のスイッチングの際に必要なデッドタイムを考慮して前記第１〜第４スイッチング素子の各々についての前記目標タイミングを個別に設定するものとしてもよい。こうすれば、デッドタイムを考慮して、第１，第２搬送波の１周期における第１〜第４スイッチング素子の各々についての目標タイミングを個別に設定することができる。
【００１３】
第１，第２搬送波の１周期における３つのタイミングに応じて第１，第２搬送波の１周期における第１〜第４スイッチング素子の目標タイミングを設定する態様の本発明の第１の電源装置において、前記制御装置は、前記第１，第２搬送波の１周期における前記３つのタイミングを、前記第１，第２搬送波の１周期における前記第１〜第４スイッチング素子の３つの前記目標タイミングとして設定し、前記第１，第２搬送波の１周期における前記３つの目標タイミングの各々についての前記第１〜第４スイッチング素子のオンオフ状態の組み合わせを設定し、前記設定した目標タイミングの各々に至ったときに、前記設定した組み合わせと前記第１〜第４スイッチング素子のオンオフ状態とに応じて、前記第１〜第４スイッチング素子の各々側に前記スイッチング指令または保持指令を出力するものとしてもよい。こうすれば、第１，第２搬送波の１周期における３つの目標タイミングの各々についての第１〜第４スイッチング素子のオンオフ状態の組み合わせを設定することによって、第１〜第４スイッチング素子を制御することができる。
【００１４】
第１，第２搬送波の１周期における３つの目標タイミングの各々についての第１〜第４スイッチング素子のオンオフ状態の組み合わせを設定する態様の本発明の第１の電源装置において、前記制御装置は、前記第１，第２目標デュ−ティ比の和と値１との大小関係または前記第１目標デューティ比と前記第２目標デューティ比との大小関係に応じて前記第１，第２搬送波の１周期における前記３つの目標タイミングの各々についての前記組み合わせを設定するものとしてもよい。この場合、前記制御装置は、前記第１，第２目標デュ−ティ比の和と値１との大小関係または前記第１目標デューティ比と前記第２目標デューティ比との大小関係と、前記第１搬送波がノコギリ波か逆ノコギリ波かと、前記第２搬送波がノコギリ波か逆ノコギリ波かと、に応じて前記第１，第２搬送波の１周期における前記３つの目標タイミングの各々についての前記組み合わせを設定するものとしてもよい。
【００１５】
第１，第２搬送波の１周期における３つの目標タイミングの各々についての第１〜第４スイッチング素子のオンオフ状態の組み合わせを設定する態様の本発明の第１の電源装置において、前記第１〜第４スイッチング素子のスイッチングの際に必要なデッドタイムを前記制御装置からの出力に付加して前記第１〜第４スイッチング素子に出力するデッドタイム生成回路を有するものとしてもよい。ここで、前記デッドタイム生成回路は、前記制御装置からの出力がオフからオンの前記スイッチング指令のときにはデッドタイムを付加して出力し、前記制御装置からの出力がオンからオフの前記スイッチング指令または前記保持指令のときにはデッドタイムを付加せずに出力するものとしてもよい。
【００１６】
本発明の第１の電源装置において、前記制御装置は、前記第１目標デューティ比と前記第１搬送波とを用いて前記第１電力を制御するための第１制御信号を生成すると共に前記第２目標デューティ比と前記第２搬送波とを用いて前記第２電力を制御するための第２制御信号を生成し、前記第１制御信号の立ち上がりおよび立ち下がりのタイミングを前記第１搬送波の１周期における前記２つのタイミングとすると共に前記第２制御信号の立ち上がりおよび立ち下がりのタイミングを前記第２搬送波の１周期における前記２つのタイミングとするものとしてもよい。
【００１７】
本発明の第２の電源装置は、
第１電源と、
第２電源と、
前記第１電源が接続された第１電力ラインと前記第２電源が接続された第２電力ラインと負荷が接続された第３電力ラインとに接続され、前記第１，第２電力ラインの電力を電圧の昇圧を伴って前記第３電力ラインに供給可能なコンバータと、
前記コンバータを制御するための制御装置と、
を備える電源装置であって、
前記コンバータは、前記第３電力ラインの正極母線と前記第１，第３電力ラインの負極母線との間に直列に接続された第１〜第４スイッチング素子と、前記第１〜第４スイッチング素子の各々に並列に接続された第１〜第４ダイオードと、前記第２スイッチング素子と前記第３スイッチング素子との接続点と前記第１電力ラインの正極母線とに接続された第１リアクトルと、前記第１スイッチング素子と前記第２スイッチング素子との接続点と前記第２電力ラインの正極母線とに接続された第２リアクトルと、を有し、前記第３スイッチング素子と前記第４スイッチング素子との接続点が前記第２電力ラインの負極母線に接続されており、
前記制御装置は、
前記第１電力ラインから前記第３電力ラインに供給する第１電力を制御するための第１制御信号の１周期における立ち上がりおよび立ち下がりのタイミングと、前記第２電力ラインから前記第３電力ラインに供給する第２電力を制御するための第２制御信号の１周期における立ち上がりおよび立ち下がりのタイミングと、に応じて前記第１，第２搬送波の１周期における前記第１〜第４スイッチング素子のスイッチング用の目標タイミングを設定し、
前記設定した目標タイミングの各々に応じて前記第１〜第４スイッチング素子側にスイッチング指令を出力する、
ことを要旨とする。
【００１８】
この本発明の第２の電源装置では、制御装置は、第１電力ラインから第３電力ラインに供給する第１電力を制御するための第１制御信号の１周期における立ち上がりおよび立ち下がりのタイミングと、第２電力ラインから第３電力ラインに供給する第２電力を制御するための第２制御信号の１周期における立ち上がりおよび立ち下がりのタイミングと、に応じて第１，第２搬送波の１周期における第１〜第４スイッチング素子のスイッチング用の目標タイミングを設定し、設定した目標タイミングの各々に応じて第１〜第４スイッチング素子側にスイッチング指令を出力する。これにより、制御装置で論理演算を逐次行なったり制御装置と第１〜第４スイッチング素子との間に論理回路を設けたりすることなく、スイッチング素子のスイッチング制御を行なうことができる。この結果、制御装置で論理演算を逐次行なうものに比して制御装置の処理負荷を低減することができると共に論理回路を設けるものに比して電源装置の構成部品の数を低減することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施例の電源装置２０の構成の概略を示す構成図である。
【図２】コンバータ４０を第１電源用コンバータとして機能させる際の様子を示す説明図である。
【図３】コンバータ４０を第１電源用コンバータとして機能させる際の様子を示す説明図である。
【図４】コンバータ４０を第２電源用コンバータとして機能させる際の様子を示す説明図である。
【図５】コンバータ４０を第２電源用コンバータとして機能させる際の様子を示す説明図である。
【図６】比較例の電源装置２０Ｂの構成の概略を示す構成図である。
【図７】比較例の電源装置２０Ｂにおけるタイミングチャートの一例を示す説明図である。
【図８】第１実施例の電子制御ユニット６０によって実行される処理ルーチンの一例を示すフローチャートである。
【図９】搬送波Ｃａ１，Ｃａ２の次周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを示す説明図である。
【図１０】第１実施例の電源装置２０におけるタイミングチャートの一例を示す説明図である。
【図１１】変形例の処理ルーチンの一例を示すフローチャートである。
【図１２】変形例の搬送波Ｃａ１，Ｃａ２の次周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを示す説明図である。
【図１３】変形例の搬送波Ｃａ１，Ｃａ２の次周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを示す説明図である。
【図１４】変形例の搬送波Ｃａ１，Ｃａ２の次周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを示す説明図である。
【図１５】第２実施例の電源装置１２０の構成の概略を示す構成図である。
【図１６】第２実施例の電子制御ユニット６０によって実行される処理ルーチンの一例を示すフローチャートである。
【図１７】搬送波Ｃａ１，Ｃａ２の次周期における目標タイミングＴ１１〜Ｔ１３および目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを示す説明図である。
【図１８】目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１未満の場合に制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを一致出力部にセットする様子を示す説明図である。
【図１９】第２実施例の電源装置１２０におけるタイミングチャートの一例を示す説明図である。
【図２０】変形例の処理ルーチンの一例を示すフローチャートである。
【図２１】変形例の搬送波Ｃａ１，Ｃａ２の次周期における目標タイミングＴ１１〜Ｔ１３および目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを示す説明図である。
【図２２】変形例の搬送波Ｃａ１，Ｃａ２の次周期における目標タイミングＴ１１〜Ｔ１３および目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを示す説明図である。
【図２３】変形例の搬送波Ｃａ１，Ｃａ２の次周期における目標タイミングＴ１１〜Ｔ１３および目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを示す説明図である。
【発明を実施するための形態】
【００２０】
次に、本発明を実施するための形態を実施例を用いて説明する。
【実施例１】
【００２１】
図１は、本発明の第１実施例の電源装置２０の構成の概略を示す構成図である。第１実施例の電源装置２０は、負荷１０に電力を供給するための装置として構成されており、図示するように、第１電源としてのバッテリ２２と、第２電源としてのバッテリ３２と、コンバータ４０と、電子制御ユニット６０と、を備える。なお、負荷１０としては、モータおよびこのモータを駆動するためのインバータなどを考えることができる。
【００２２】
コンバータ４０は、バッテリ２２が接続された電力ライン２４とバッテリ３２が接続された電力ライン３４と負荷１０が接続された電力ライン１４とに接続されており、電力ライン２４，３４（バッテリ２２，３２）の電力を電圧の昇圧を伴って電力ライン１４（負荷１０）に供給することができるように構成されている。このコンバータ４０は、スイッチング素子Ｓ１〜Ｓ４と、ダイオードＤ１〜Ｄ４と、リアクトルＬ１，Ｌ２と、を備える。スイッチング素子Ｓ１〜Ｓ４は、例えば絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor，IGBT）として構成されており、電力ライン１４の正極母線１４ａと電力ライン１４，２４の負極母線１４ｂ，２４ｂとの間にこの順に直列に接続されている。ダイオードＤ１〜Ｄ４は、スイッチング素子Ｓ１〜Ｓ４の各々に逆方向に並列に接続されている。第１リアクトルＬ１は、スイッチング素子Ｓ２とスイッチング素子Ｓ３との接続点Ｃ１と電力ライン２４の正極母線２４ａとに接続されている。第２リアクトルＬ２は、スイッチング素子Ｓ１とスイッチング素子Ｓ２との接続点Ｃ２と電力ライン３４の正極母線３４ａとに接続されている。さらに、スイッチング素子Ｓ３とスイッチング素子Ｓ４との接続点Ｃ３は、電力ライン３４の負極母線３４ｂに接続されている。なお、電力ライン１４には、平滑用のコンデンサ１６が接続されており、電力ライン２４には、平滑用のコンデンサ２６が接続されており、電力ライン３４には、平滑用のコンデンサ３６が接続されている。
【００２３】
電子制御ユニット６０は、ＣＰＵを中心とするマイクロプロセッサとして構成されており、ＣＰＵの他に、処理プログラムを記憶するＲＯＭ，データを一時的に記憶するＲＡＭ，計時を行なうタイマ，設定値にタイマの計時値が一致したときに所定の出力を行なう一致出力部，入出力ポートを備える。
【００２４】
電子制御ユニット６０には、各種センサからの信号が入力ポートを介して入力されている。電子制御ユニット６０に入力される信号としては、以下のものを挙げることができる。
・コンデンサ１６の端子間に取り付けられた電圧センサ１６ａからのコンデンサ１６（電力ライン１４）の電圧ＶＨ
・コンデンサ２６の端子間に取り付けられた電圧センサ２６ａからのコンデンサ２６（電力ライン２４）の電圧ＶＬ１
・スイッチング素子Ｓ２とスイッチング素子Ｓ３との接続点とリアクトルＬ１との間に取り付けられた電流センサ４１からの電流ＩＬ１
・スイッチング素子Ｓ１とスイッチング素子Ｓ２との接続点とリアクトルＬ２との間に取り付けられた電流センサ４２からの電流ＩＬ２
・コンデンサ３６の端子間に取り付けられた電圧センサ３６ａからのコンデンサ３６（電力ライン１４）の電圧ＶＬ２
・バッテリ２２の端子間に取り付けられた電圧センサからの電源電圧ＶＢ１
・バッテリ２２の正極端子に取付られた電流センサからの電池電流ＩＢ１
・バッテリ３２の端子間に取り付けられた電圧センサからの電源電圧ＶＢ２
・バッテリ３２の正極端子に取付られた電流センサからの電池電流ＩＢ２
【００２５】
電子制御ユニット６０からは、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａが出力ポートを介して出力されている。また、電子制御ユニット６０は、電流センサからの電池電流Ｉｂ１，電池電流Ｉｂ２に基づいてバッテリ２２，３２の蓄電割合ＳＯＣ１，ＳＯＣ２を演算している。蓄電割合ＳＯＣは、バッテリ２２，３２の全容量に対するバッテリ２２，３２から放電可能な電力の容量の割合である。
【００２６】
こうして構成された第１実施例の電源装置２０では、コンバータ４０は、電力ライン２４と電力ライン１４との間では、即ち、バッテリ２２に対しては、スイッチング素子Ｓ１，Ｓ２を上アームとすると共にスイッチング素子Ｓ３，Ｓ４を下アームとするコンバータ（以下、「第１電源用コンバータ」という）として機能する。
【００２７】
この場合、下アーム（スイッチング素子Ｓ３，Ｓ４）がオンで且つ上アーム（スイッチング素子Ｓ１，Ｓ２）がオフの状態（以下、「第１蓄積状態」という）とすると、図２に示すように、バッテリ２２，電力ライン２４の正極母線２４ａ，リアクトルＬ１，スイッチング素子Ｓ３，スイッチング素子Ｓ４，電力ライン２４の負極母線２４ｂ，バッテリ２２の順に電流が流れる回路（以下、「第１蓄積回路」という）が形成される。このとき、リアクトルＬ１にエネルギが蓄積される。そして、第１蓄積状態から、下アーム（スイッチング素子Ｓ３，Ｓ４）がオフで且つ上アーム（スイッチング素子Ｓ１，Ｓ２）がオンの状態（以下、「第１放出状態」という）に切り替えると、第１蓄積回路から、図３に示すように、バッテリ２２，電力ライン２４の正極母線２４ａ，リアクトルＬ１，ダイオードＤ２，ダイオードＤ１，電力ライン１４の正極母線１４ａ，負荷１０，電力ライン１４の負極母線１４ｂ，電力ライン２４の負極母線２４ｂ，バッテリ２２の順に電流が流れる回路（以下、「第１放出回路」という）に切り替わる。このとき、リアクトルＬ１のエネルギが電力ライン２４（バッテリ２２）のエネルギと共に電力ライン１４（負荷１０）に供給される。したがって、第１蓄積状態と第１放出状態とを交互に形成させることにより、第１蓄積回路と第１放出回路とが交互に形成され、電力ライン２４の電力が電圧の昇圧を伴って電力ライン１４に供給される。
【００２８】
また、コンバータ４０は、電力ライン３４と電力ライン１４との間では、即ち、バッテリ３２に対しては、スイッチング素子Ｓ１，Ｓ４を上アームとすると共にスイッチング素子Ｓ２，Ｓ３を下アームとするコンバータ（以下、「第２電源用コンバータ」という）として機能する。
【００２９】
この場合、下アーム（スイッチング素子Ｓ２，Ｓ３）がオンで且つ上アーム（スイッチング素子Ｓ１，Ｓ４）がオフの状態（以下、「第２蓄積状態」という）とすると、図４に示すように、バッテリ３２，電力ライン３４の正極母線３４ａ，リアクトルＬ２，スイッチング素子Ｓ２，スイッチング素子Ｓ３，電力ライン３４の負極母線３４ｂ，バッテリ３２の順に電流が流れる回路（以下、「第２蓄積回路」という）が形成される。このとき、リアクトルＬ２にエネルギが蓄積される。そして、第２蓄積状態から、下アーム（スイッチング素子Ｓ２，Ｓ３）がオフで且つ上アーム（スイッチング素子Ｓ１，Ｓ４）がオンの状態（以下、「第２放出状態」という）に切り替えると、第２蓄積回路から、図５に示すように、バッテリ３２，電力ライン３４の正極母線３４ａ，リアクトルＬ２，ダイオードＤ１，電力ライン１４の正極母線１４ａ，負荷１０，電力ライン１４の負極母線１４ｂ，ダイオードＤ４，電力ライン３４の負極母線３４ｂ，バッテリ３２の順に電流が流れる回路（以下、「第２放出回路」という）に切り替わる。このとき、リアクトルＬ２のエネルギが電力ライン３４（バッテリ３２）のエネルギと共に電力ライン１４（負荷１０）に供給される。したがって、第２蓄積状態と第２放出状態とを交互に形成させることにより、第２蓄積回路と第２放出回路とが交互に形成され、電力ライン３４の電力が電圧の昇圧を伴って電力ライン１４に供給される。
【００３０】
これらを踏まえて、第１実施例では、第１電源用コンバータとしての機能によって電力ライン１４の電圧ＶＨがその目標電圧ＶＨ＊となる（目標電圧ＶＨ＊と電圧ＶＨとの差分が打ち消される）と共に第２電源用コンバータとしての機能によってリアクトルＬ２を流れる電流ＩＬ２が目標電流ＩＬ２＊となる（目標電流ＩＬ２＊と電流ＩＬ２との差分が打ち消される）ようにコンバータ４０のスイッチング素子Ｓ１〜Ｓ４をスイッチング制御するものとした。ここで、電力ライン１４の目標電圧ＶＨ＊は、負荷１０の目標電力（負荷１０がモータの場合、モータの目標トルクおよび回転数）などに基づいて設定することができる。また、リアクトルＬ２の目標電流ＩＬ２＊は、バッテリ２２，３２の蓄電割合ＳＯＣ１，ＳＯＣ２などに基づいて設定することができる。
【００３１】
ここで、第１実施例の電源装置２０におけるスイッチング素子Ｓ１〜Ｓ４のスイッチング制御について説明する前に、比較例の電源装置２０Ｂにおけるスイッチング素子Ｓ１〜Ｓ４のスイッチング制御について説明する。比較例の電源送装置２０Ｂは、図６に示すように、第１実施例の電源装置２０のハード構成に加えて、電子制御ユニット６０Ｂとスイッチング素子Ｓ１〜Ｓ４との間に論理回路５０Ｂおよびデッドタイム生成回路５２Ｂを備える。また、比較例の電源装置２０Ｂの電子制御ユニット６０Ｂは、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａに代えて後述の第１，第２電源用コンバータの上下アームの制御信号Ｂ１Ｕ，Ｂ１Ｌ，Ｂ２Ｕ，Ｂ２Ｌを出力する点で、第１実施例の電源装置２０の電子制御ユニット６０とは異なる。
【００３２】
図７は、比較例の電源装置２０Ｂにおけるタイミングチャートの一例を示す説明図である。比較例では、電力ライン２４（バッテリ２２）から電力ライン１４（負荷１０）に供給する第１電力を制御するための搬送波Ｃａ１としてノコギリ波を用いると共に、電力ライン３４（バッテリ３２）から電力ライン１４（負荷１０）に供給する第２電力を制御するための搬送波Ｃａ２として、搬送波Ｃａ１と同一周期で且つリセットタイミングが一致する逆ノコギリ波を用いるものとした。ここで、ノコギリ波は、値０から値１までの増加と値０へのリセットとを繰り返す波形を意味し、逆ノコギリ波は、値１から値０までの減少と値１へのリセットとを繰り返す波形を意味する。また、図７中、「τｗ」は、搬送波Ｃａ１，Ｃａ２の１周期に相当する時間（周期時間）であり、「Ｔｗ」は、搬送波Ｃａ１，Ｃａ２の現在周期の最終時刻（リセットタイミング）である。したがって、時刻（Ｔｗ−τｗ）よりも遅く且つ時刻Ｔｗ以前の範囲は、搬送波Ｃａ１，Ｃａ２の現在周期に相当し、時刻Ｔｗよりも遅く且つ時刻（Ｔｗ＋τｗ）以前の範囲は、搬送波Ｃａ１，Ｃａ２の次周期に相当する。
【００３３】
この比較例では、電子制御ユニット６０Ｂは、搬送波Ｃａ１，Ｃａ２の現在周期で、まず、電圧センサ１６ａからの電力ライン１４の電圧ＶＨと電流センサ４２からのリアクトルＬ２に流れる電流ＩＬ２とを取得する。続いて、電力ライン１４の電圧ＶＨが目標電圧ＶＨ＊となるように搬送波Ｃａ１の次周期における第１電源用コンバータの目標デューティ比Ｄｕ１＊を設定すると共に、リアクトルＬ２に流れる電流ＩＬ２が目標電流ＩＬ２＊となるように搬送波Ｃａ２の次周期における第２電源用コンバータの目標デューティ比Ｄｕ２＊を設定する。ここで、目標デューティ比Ｄｕ１＊，Ｄｕ２＊は、上述の第１，第２電力を制御するためのものである。
【００３４】
そして、搬送波Ｃａ１，Ｃａ２の次周期で、逐次、第１，第２電源用コンバータの目標デューティ比Ｄｕ１＊，Ｄｕ２＊と搬送波Ｃａ１，Ｃａ２とに基づいて第１，第２電源用コンバータの上下アームの制御信号Ｂ１Ｕ，Ｂ１Ｌ，Ｂ２Ｕ，Ｂ２Ｌを生成して論理回路５０Ｂに出力する。制御信号Ｂ１Ｕ，Ｂ１Ｌ，Ｂ２Ｕ，Ｂ２Ｌの生成方法は、具体的には、以下の通りである。第１電源用コンバータの下アームの制御信号Ｂ１Ｌについては、搬送波Ｃａ１の増加中に搬送波Ｃａ１と目標デューティ比Ｄｕ１＊とが等しくなるタイミング（時刻（Ｔｗ＋τｄ１））で第１電源用コンバータの下アームがオンからオフとなり、搬送波Ｃａ１のリセットタイミング（時刻（Ｔｗ＋τｗ））で第１電源用コンバータの下アームがオフからオンとなるように、生成する。第１電源用コンバータの上アームの制御信号Ｂ１Ｕについては、第１電源用コンバータの下アームの制御信号Ｂ１Ｌの背反（相補出力）となるように、生成する。第２電源用コンバータの下アームの制御信号Ｂ２Ｌについては、搬送波Ｃａ２の減少中に搬送波Ｃａ２と目標デューティ比Ｄｕ２＊とが等しくなるタイミング（時刻（Ｔｗ＋τｗ−τｄ２））で第２電源用コンバータの下アームがオフからオンとなり、搬送波Ｃａ２のリセットタイミング（時刻（Ｔｗ＋τｗ））に第２電源用コンバータの下アームがオンからオフとなるように、生成する。第２電源用コンバータの上アームの制御信号Ｂ２Ｕについては、第２電源用コンバータの下アームの制御信号Ｂ２Ｌの背反（相補出力）となるように、生成する。ここで、「τｄ１」は、搬送波Ｃａ１の周期時間τｗに目標デューティ比Ｄｕ１＊を乗じて得られる時間であり、搬送波Ｃａ１の周期時間τｗにおける第１電源用コンバータの下アームの制御信号Ｂ１Ｌのオン時間に相当する。また、「τｄ２」は、搬送波Ｃａ２の周期時間τｗに目標デューティ比Ｄｕ２＊を乗じて得られる時間であり、搬送波Ｃａ２の周期時間τｗにおける第２電源用コンバータの下アームの制御信号Ｂ２Ｌのオン時間に相当する。
【００３５】
論理回路５０Ｂは、複数のＯＲ素子を用いて構成され、電子制御ユニット６０Ｂからの第１，第２電源用コンバータの上下アームの制御信号Ｂ１Ｕ，Ｂ１Ｌ，Ｂ２Ｕ，Ｂ２Ｌに基づいてスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ｘ〜Ｓ４ｘを生成し、この制御信号Ｓ１ｘ〜Ｓ４ｘをデッドタイム生成回路５２Ｂに出力する。制御信号Ｓ１ｘ〜Ｓ４ｘの生成方法は、具体的には、図６に示すように、以下の通りである。スイッチング素子Ｓ１の制御信号Ｓ１ｘについては、制御信号Ｂ１Ｕ，Ｂ２Ｕの論理和として生成する。これは、スイッチング素子Ｓ１が第１，第２電源用コンバータの各々の上アームの一部を形成することに基づくものである。スイッチング素子Ｓ２の制御信号Ｓ２ｘについては、制御信号Ｂ１Ｕ，Ｂ２Ｌの論理和として生成する。これは、スイッチング素子Ｓ２が第１電源用コンバータの上アームの一部を形成すると共に第２電源用コンバータの下アームの一部を形成することに基づくものである。スイッチング素子Ｓ３の制御信号Ｓ３ｘについては、制御信号Ｂ１Ｌ，Ｂ２Ｌの論理和として生成する。これは、スイッチング素子Ｓ３が第１，第２電源用コンバータの各々の下アームの一部を形成することに基づくものである。スイッチング素子Ｓ４の制御信号Ｓ４ｘについては、制御信号Ｂ１Ｌ，Ｂ２Ｕとの論理和として生成する。これは、スイッチング素子Ｓ４が第１電源用コンバータの下アームの一部を形成すると共に第２電源用コンバータの上アームの一部を形成することに基づくものである。
【００３６】
デッドタイム生成回路５２Ｂは、抵抗とダイオードとコンデンサとを用いて構成され、論理回路５０Ｂからのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ｘ〜Ｓ４ｘの各々に、スイッチング素子Ｓ１〜Ｓ４のスイッチングの際に必要なデッドタイム（電力ライン１４の正極母線１４ａと負極母線１４ｂとの短絡を回避するために必要な時間）を付加することによって、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ｙ〜Ｓ４ｙを生成し、この制御信号Ｓ１ｙ〜Ｓ４ｙをスイッチング素子Ｓ１〜Ｓ４に出力する。制御信号Ｓ１ｙ〜Ｓ４ｙの生成方法は、具体的には、以下の通りである。制御信号Ｓ１ｘ〜Ｓ４ｘの各々がオフ（Ｌｏｗ）からオン（Ｈｉｇｈ）に切り替わるときには、制御信号Ｓ１ｘ〜Ｓ４ｘよりもデッドタイムだけ遅れて制御信号Ｓ１ｙ〜Ｓ４ｙがオフからオンとなるように制御信号Ｓ１ｙ〜Ｓ４ｙを生成する。また、それ以外のときには、制御信号Ｓ１ｘ〜Ｓ４ａと制御信号Ｓ１ｙ〜Ｓ４ｙとが同一となるように制御信号Ｓ１ｙ〜Ｓ４ｙを生成する。
【００３７】
このように、比較例の場合、電子制御ユニット６０Ｂとスイッチング素子Ｓ１〜Ｓ４との間に論理回路５０Ｂとデッドタイム生成回路５２Ｂとを設ける必要がある。これに対して、論理回路５０Ｂを設けずに、電子制御ユニット６０Ｂで、論理回路５０Ｂでの処理に相当する論理演算を逐次行なうことも考えられるが、この場合、電子制御ユニット６０Ｂの処理負荷が比較的大きくなるという課題がある。したがって、論理回路５０Ｂを設けたり論理回路５０Ｂでの処理に相当する論理演算を電子制御ユニット６０Ｂで逐次行なったりすることなく、スイッチング素子Ｓ１〜Ｓ４のスイッチング制御を行なえるようにすることが要請されている。
【００３８】
次に、第１実施例の電源装置２０におけるスイッチング素子Ｓ１〜Ｓ４のスイッチング制御について説明する。第１実施例では、比較例と同様に、搬送波Ｃａ１としてノコギリ波を用いると共に、搬送波Ｃａ２として、搬送波Ｃａ１と同一周期で且つリセットタイミングが一致する逆ノコギリ波を用いるものとした。図８は、第１実施例の電子制御ユニット６０によって実行される処理ルーチンの一例を示すフローチャートである。このルーチンは、搬送波Ｃａ１，Ｃａ２の現在周期で、電圧センサ１６ａからの電力ライン１４の電圧ＶＨと電流センサ４２からのリアクトルＬ２に流れる電流ＩＬ２とを取得すると、実行される。
【００３９】
図８の処理ルーチンが実行されると、電子制御ユニット６０は、まず、搬送波Ｃａ１，Ｃａ２の次周期における第１，第２電源用コンバータの目標デューティ比Ｄｕ１＊，Ｄｕ２＊を設定する（ステップＳ１００）。この処理は、上述の比較例と同様に行なうことができる。
【００４０】
続いて、搬送波Ｃａ１，Ｃａ２の次周期における第１，第２電源用コンバータの目標デューティ比Ｄｕ１＊，Ｄｕ２＊に基づいて、その周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジ（立ち上がり，立ち下がり）の目標タイミングを個別に設定する（ステップＳ１１０）。図９は、搬送波Ｃａ１，Ｃａ２の次周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを示す説明図である。図９中、「Ｔｗ」，「τｄ１」，「τｄ２」については上述した。「τｄｔ」は、デッドタイムである。図９に示すように、制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングは、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１未満の場合と値１以上の場合とで異なる。
【００４１】
図９において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１未満の場合には、制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを以下のように設定する。スイッチング素子Ｓ１の制御信号Ｓ１ａについては、スイッチング素子Ｓ１をオンで保持するために、エッジの目標タイミングを設定しない。スイッチング素子Ｓ２の制御信号Ｓ２ａについては、時刻（Ｔｗ＋τｄ１＋τｄｔ）を立ち上がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ）を立ち下がりの目標タイミングに設定する。スイッチング素子Ｓ３の制御信号Ｓ３ａについては、時刻（τｗ＋τｄ１）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ−τｄ２＋τｄｔ）を立ち上がりの目標タイミングに設定する。スイッチング素子Ｓ４の制御信号Ｓ４ａについては、時刻（Ｔｗ＋τｗ−τｄ２）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ＋τｄｔ）を立ち上がりの目標タイミングに設定する。
【００４２】
また、図９において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１よりも大きい場合には、制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを以下のように設定する。スイッチング素子Ｓ１の制御信号Ｓ１ａについては、時刻（Ｔｗ＋τｗ−τｄ２）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｄ１＋τｄｔ）を立ち上がりの目標タイミングに設定する。スイッチング素子Ｓ２の制御信号Ｓ２ａについては、時刻（Ｔｗ＋τｗ−τｄ２＋τｄｔ）を立ち上がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ）を立ち下がりの目標タイミングに設定する。スイッチング素子Ｓ３の制御信号Ｓ３ａについては、スイッチング素子Ｓ３をオンで保持するために、エッジの目標タイミングを設定しない。スイッチング素子Ｓ４の制御信号Ｓ４ａについては、時刻（Ｔｗ＋τｄ１）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ＋τｄｔ）を立ち上がりの目標タイミングに設定する。
【００４３】
さらに、図９において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１に等しい場合には、制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを以下のように設定する。スイッチング素子Ｓ１の制御信号Ｓ１ａについては、スイッチング素子Ｓ１をオンで保持するために、エッジの目標タイミングを設定しない。スイッチング素子Ｓ２の制御信号Ｓ２ａについては、時刻（Ｔｗ＋τｄ１＋τｄｔ）を立ち上がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ）を立ち下がりの目標タイミングに設定する。スイッチング素子Ｓ３の制御信号Ｓ３ａについては、スイッチング素子Ｓ３をオンで保持するために、エッジの目標タイミングを設定しない。スイッチング素子Ｓ４の制御信号Ｓ４ａについては、時刻（Ｔｗ＋τｗ−τｄ２）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ＋τｄｔ）を立ち上がりの目標タイミングに設定する。
【００４４】
このようにして、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和と値１との大小関係に応じて、搬送波Ｃａ１，Ｃａ２の次周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを適切に設定することができる。なお、何れの場合においても、時刻（Ｔｗ＋τｗ＋τｄｔ）は、搬送波Ｃａ１，Ｃａ２の次周期の時刻ではないが、時刻（Ｔｗ＋τｗ）にデッドタイムτｄｔを付加した時刻であるから、第１実施例では、搬送波Ｃａ１，Ｃａ２の次周期の時刻として扱うものとした。
【００４５】
そして、搬送波Ｃａ１，Ｃａ２の次周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを一致出力部にセットして（ステップＳ１２０）、本ルーチンを終了する。すると、その後に、タイマの計時値が制御信号Ｓ１ａ〜Ｓ４ａの各々についてのエッジの目標タイミングに至ったときに、対応する制御信号の出力をオフ（Ｌｏｗ）からオン（Ｈｉｇｈ）に或いはオンからオフに切り替える。
【００４６】
ここで、上述のステップＳ１１０の処理について説明する。目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１未満の場合を考える。この場合、比較例の説明で用いた図７から分かるように、搬送波Ｃａ１，Ｃａ２の次周期において、時刻（Ｔｗ＋τｄ１）と時刻（Ｔｗ＋τｗ−τｄ２）と時刻（Ｔｗ＋τｗ）との３つの時刻（タイミング）の各々で、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ｘ〜Ｓ４ｘの一部のオンオフが切り替わる。具体的には、以下の通りである。時刻（Ｔｗ＋τｄ１）で、スイッチング素子Ｓ２の制御信号Ｓ２ｘがオフからオンに切り替わると共にスイッチング素子Ｓ３の制御信号Ｓ３ｘがオンからオフに切り替わる。また、時刻（Ｔｗ＋τｗ−τｄ２）で、スイッチング素子Ｓ３の制御信号Ｓ３ｘがオフからオンに切り替わると共にスイッチング素子Ｓ４の制御信号Ｓ４ｘがオンからオフに切り替わる。さらに、時刻（Ｔｗ＋τｗ）で、スイッチング素子Ｓ２の制御信号Ｓ２ｘがオンからオフに切り替わると共にスイッチング素子Ｓ４の制御信号Ｓ４ｘがオフからオンに切り替わる。図９は、これを踏まえて、更に、デッドタイムτｄｔを考慮して、制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを定めたものである。したがって、図９を用いて制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを個別に設定することにより、制御信号Ｓ１ａ〜Ｓ４ａの波形を、比較例の制御信号Ｓ１ｙ〜Ｓ４ｙ（制御信号Ｓ１ｘ〜Ｓ４ｘにデッドタイムを付加した制御信号）の波形に整合させることができる。例えば、スイッチング素子Ｓ２の制御信号Ｓ２ａについては、制御信号Ｓ２ｙの立ち上がりの時刻（Ｔｗ＋τｄ１＋τｄｔ）を制御信号Ｓ２ａの立ち上がりの目標タイミングに設定し、制御信号Ｓ２ｙの立ち下がりの時刻（Ｔｗ＋τｗ）を制御信号Ｓ２ａの立ち下がりの目標タイミングに設定することにより、制御信号Ｓ２ａの波形を、比較例の制御信号Ｓ２ｙの波形に整合させることができる。目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１よりも大きい場合および値１に等しい場合についても、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１未満の場合と同様に考えることができる。
【００４７】
こうした手法により、論理回路を設けたり論理回路での処理に相当する論理演算を逐次行なったりすることなく、更に、デッドタイム生成回路を設けることなく、比較例の制御信号Ｓ１ｙ〜Ｓ４ｙと整合する制御信号Ｓ１ａ〜Ｓ４ａをスイッチング素子Ｓ１〜Ｓ４に出力して、スイッチング素子Ｓ１〜Ｓ４のスイッチング制御を行なうことができる。この結果、論理回路およびデッドタイム生成回路を設けるものに比して電源装置２０の構成部品の数を低減することができると共に、電子制御ユニット６０で論理演算を逐次行なうものに比して電子制御ユニット６０の処理負荷を低減することができる。
【００４８】
なお、搬送波Ｃａ１，Ｃａ２のリセットタイミングを互いに一致させない場合には、搬送波Ｃａ１の次周期における４つのタイミングに応じて制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを個別に設定する必要がある。これに対して、第１実施例では、搬送波Ｃａ１，Ｃａ２のリセットタイミングを互いに一致させることにより、搬送波Ｃａ１の次周期における３つのタイミングに応じて制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを個別に設定すればよい。
【００４９】
図１０は、第１実施例の電源装置２０におけるタイミングチャートの一例を示す説明図である。第１実施例では、比較例とは異なり、第１，第２電源用コンバータの上下アームの制御信号Ｂ１Ｕ，Ｂ１Ｌ，Ｂ２Ｕ，Ｂ２Ｌを生成しない。したがって、図１０において、これらの図示は省略した。また、図１０は、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１未満の場合を示す。さらに、図１０中、時刻Ｔ２ｒ＊，Ｔ２ｆ＊は、スイッチング素子Ｓ２の制御信号Ｓ２ａの立ち上がり，立ち下がりの目標タイミング（Ｔｗ＋τｄ１＋τｄｔ），（Ｔｗ＋τｗ）である。時刻Ｔ３ｆ＊，Ｔ３ｒ＊は、スイッチング素子Ｓ３の制御信号Ｓ３ａの立ち下がり，立ち上がりの目標タイミング（Ｔｗ＋τｄ１），（Ｔｗ＋τｗ−τｄ２＋τｄｔ）である。時刻Ｔ４ｆ＊，Ｔ４ｒ＊は、スイッチング素子Ｓ４の制御信号Ｓ４ａの立ち下がり，立ち上がりの目標タイミング（Ｔｗ＋τｗ−τｄ２），（Ｔｗ＋τｗ＋τｄｔ）である。第１実施例では、搬送波Ｃａ１，Ｃａ２の現在周期で、搬送波Ｃａ１，Ｃａ２の次周期における制御信号Ｓ２ａ〜Ｓ４ａの各々のエッジの目標タイミングを個別に設定し、これを一致出力部にセットする。これにより、搬送波Ｃａ１，Ｃａ２の次周期で、比較例の制御信号Ｓ１ｙ〜Ｓ４ｙと整合する制御信号Ｓ１ａ〜Ｓ４ａをスイッチング素子Ｓ１〜Ｓ４に出力して、スイッチング素子Ｓ１〜Ｓ４のスイッチング制御を行なうことができる。
【００５０】
以上説明した第１実施例の電源装置２０では、電子制御ユニット６０は、搬送波Ｃａ１，Ｃａ２の次周期における、搬送波Ｃａ１の増加中に搬送波Ｃａ１と目標デューティ比Ｄｕ１＊とが等しくなるタイミング，搬送波Ｃａ２の減少中に搬送波Ｃａ２と目標デューティ比Ｄｕ２＊とが等しくなるタイミング，搬送波Ｃａ１，Ｃａ２のリセットタイミングの３つのタイミングに応じて、その周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを個別に設定する。そして、電子制御ユニット６０は、この目標タイミングの各々を一致出力部にセットし、タイマの計時値が制御信号Ｓ１ａ〜Ｓ４ａの各々についてのエッジの目標タイミングに至ったときに、対応する制御信号の出力をオフ（Ｌｏｗ）からオン（Ｈｉｇｈ）に或いはオンからオフに切り替える。これにより、論理回路を設けたり論理回路での処理に相当する論理演算を逐次行なったりすることなく、スイッチング素子Ｓ１〜Ｓ４のスイッチング制御を行なうことができる。この結果、論理回路を設けるものに比して電源装置２０の構成部品の数を低減することができると共に、電子制御ユニット６０で論理演算を逐次行なうものに比して電子制御ユニット６０の処理負荷を低減することができる。
【００５１】
また、第１実施例の電源装置２０では、電子制御ユニット６０は、デッドタイムを考慮して、搬送波Ｃａ１，Ｃａ２の次周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを個別に設定する。これにより、電子制御ユニット６０とスイッチング素子Ｓ１〜Ｓ４との間にデッドタイム生成回路を設ける必要がないから、電源装置２０の構成部品の数をより低減することができる。
【００５２】
第１実施例の電源装置２０では、電子制御ユニット６０は、搬送波Ｃａ１，Ｃａ２の次周期における第１，第２電源用コンバータの目標デューティ比Ｄｕ１＊，Ｄｕ２＊に基づいて、その周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを個別に設定するものとした。しかし、搬送波Ｃａ１，Ｃａ２の次周期における第１，第２電源用コンバータの上下アームの制御信号Ｂ１Ｕ，Ｂ１Ｌ，Ｂ２Ｕ，Ｂ２Ｌのエッジのタイミングに基づいて、その周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを個別に設定するものとしてもよい。この場合の処理ルーチンの一例を図１１に示す。
【００５３】
図１１の処理ルーチンが実行されると、電子制御ユニット６０は、まず、搬送波Ｃａ１，Ｃａ２の次周期における第１，第２電源用コンバータの目標デューティ比Ｄｕ１＊，Ｄｕ２＊を設定する（ステップＳ２００）。この処理は、上述の比較例および図８の処理ルーチンのステップＳ１００の処理と同様に行なうことができる。
【００５４】
続いて、搬送波Ｃａ１，Ｃａ２の次周期における第１，第２電源用コンバータの目標デューティ比Ｄｕ１＊，Ｄｕ２＊に基づいて、搬送波Ｃａ１，Ｃａ２の次周期における第１，第２電源用コンバータの上下アームの制御信号Ｂ１Ｕ，Ｂ１Ｌ，Ｂ２Ｕ，Ｂ２Ｌを生成する（ステップＳ２１０）。この処理は、上述の比較例と同様に行なうことができる。
【００５５】
そして、搬送波Ｃａ１，Ｃａ２の次周期における制御信号Ｂ１Ｕ，Ｂ１Ｌ，Ｂ２Ｕ，Ｂ２Ｌのエッジ（立ち上がり，立ち下がり）のタイミングに基づいて、その周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを個別に設定する（ステップＳ２２０）。この処理は、図８の処理ルーチンのステップＳ１１０の処理と同様に、図９を用いて行なうことができる。図７から分かるように、搬送波Ｃａ１，Ｃａ２の次周期において、時刻（Ｔｗ＋τｄ１）と時刻（Ｔｗ＋τｗ）とで第１電源用コンバータの上下アームの制御信号Ｂ１Ｕ，Ｂ１Ｌのオンオフが切り替わり、時刻（Ｔｗ＋τｗ−τｄ２）と時刻（Ｔｗ＋τｗ）とで第２電源用コンバータの上下アームの制御信号Ｂ２Ｕ，Ｂ２Ｌのオンオフが切り替わる。そして、時刻（Ｔｗ＋τｄ１）と時刻（Ｔｗ＋τｗ−τｄ２）と時刻（Ｔｗ＋τｗ）との３つの時刻（タイミング）の各々で、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ｘ〜Ｓ４ｘの一部のオンオフが切り替わる。したがって、制御信号Ｂ１Ｕ，Ｂ１Ｌ，Ｂ２Ｕ，Ｂ２Ｌのエッジのタイミングと制御信号Ｓ１ｘ〜Ｓ４ｘのエッジのタイミングとの関係を考えると、図８の処理ルーチンのステップＳ１１０の処理と同様にステップＳ２２０の処理を行なうことにより、制御信号Ｓ１ａ〜Ｓ４ａの波形を、比較例の制御信号Ｓ１ｙ〜Ｓ４ｙ（制御信号Ｓ１ｘ〜Ｓ４ｘにデッドタイムを付加した制御信号）の波形に整合させることができると考えられる。
【００５６】
そして、搬送波Ｃａ１，Ｃａ２の次周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを一致出力部にセットして（ステップＳ２３０）、本ルーチンを終了する。この処理は、図８の処理ルーチンのステップＳ１２０の処理と同様に行なうことができる。
【００５７】
こうした手法により、第１実施例と同様に、論理回路を設けたり論理回路での処理に相当する論理演算を逐次行なったりすることなく、スイッチング素子Ｓ１〜Ｓ４のスイッチング制御を行なうことができる。
【００５８】
第１実施例の電源装置２０では、電子制御ユニット６０は、デッドタイムを考慮して、搬送波Ｃａ１，Ｃａ２の次周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを個別に設定するものとした。しかし、デッドタイムを考慮せずに、搬送波Ｃａ１，Ｃａ２の次周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを個別に設定するものとしてもよい。この場合、電子制御ユニット６０とスイッチング素子Ｓ１〜Ｓ４との間にデッドタイム生成回路を設ける必要があるが、第１実施例と同様に、論理回路を設けたり論理回路での処理に相当する論理演算を逐次行なったりすることなく、スイッチング素子Ｓ１〜Ｓ４のスイッチング制御を行なうことができる。
【００５９】
第１実施例の電源装置２０では、搬送波Ｃａ１としてノコギリ波を用いると共に搬送波Ｃａ２として逆ノコギリ波を用いるものとした。しかし、搬送波Ｃａ１として逆ノコギリ波を用いると共に搬送波Ｃａ２としてノコギリ波を用いるものとしてもよいし、搬送波Ｃａ１，Ｃａ２として共にノコギリ波を用いるものとしてもよいし、搬送波Ｃａ１，Ｃａ２として共に逆ノコギリ波を用いるものとしてもよい。図１２は、搬送波Ｃａ１として逆ノコギリ波を用いると共に搬送波Ｃａ２としてノコギリ波を用いる場合の搬送波Ｃａ１，Ｃａ２の次周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを示す説明図である。図１３は、搬送波Ｃａ１，Ｃａ２として共にノコギリ波を用いる場合の搬送波Ｃａ１，Ｃａ２の次周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを示す説明図である。図１４は、搬送波Ｃａ１，Ｃａ２として共に逆ノコギリ波を用いる場合の搬送波Ｃａ１，Ｃａ２の次周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを示す説明図である。以下、順に説明する。
【００６０】
図１２において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１未満の場合には、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを以下のように設定する。スイッチング素子Ｓ１の制御信号Ｓ１ａについては、スイッチング素子Ｓ１をオンで保持するために、エッジの目標タイミングを設定しない。スイッチング素子Ｓ２の制御信号Ｓ２ａについては、時刻（Ｔｗ＋τｗ−τｄ１）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ＋τｄｔ）を立ち上がりの目標タイミングに設定する。スイッチング素子Ｓ３の制御信号Ｓ３ａについては、時刻（Ｔｗ＋τｄ２）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ−τｄ１＋τｄｔ）を立ち上がりの目標タイミングに設定する。スイッチング素子Ｓ４の制御信号Ｓ４ａについては、時刻（Ｔｗ＋τｄ２＋τｄｔ）を立ち上がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ）を立ち下がりの目標タイミングに設定する。
【００６１】
また、図１２において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１よりも大きい場合には、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを以下のように設定する。スイッチング素子Ｓ１の制御信号Ｓ１ａについては、時刻（Ｔｗ＋τｗ−τｄ１）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｄ２＋τｄｔ）を立ち上がりの目標タイミングに設定する。スイッチング素子Ｓ２の制御信号Ｓ２ａについては、時刻（Ｔｗ＋τｄ２）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ＋τｄｔ）を立ち上がりの目標タイミングに設定する。スイッチング素子Ｓ３の制御信号Ｓ３ａについては、スイッチング素子Ｓ３をオンで保持するために、エッジの目標タイミングを設定しない。スイッチング素子Ｓ４の制御信号Ｓ４ａについては、時刻（Ｔｗ＋τｗ−τｄ１＋τｄｔ）を立ち上がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ）を立ち下がりの目標タイミングに設定する。
【００６２】
さらに、図１２において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１に等しい場合には、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを以下のように設定する。スイッチング素子Ｓ１の制御信号Ｓ１ａについては、スイッチング素子Ｓ１をオンで保持するために、エッジの目標タイミングを設定しない。スイッチング素子Ｓ２の制御信号Ｓ２ａについては、時刻（Ｔｗ＋τｄ２）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ＋τｄｔ）を立ち上がりの目標タイミングに設定する。スイッチング素子Ｓ３の制御信号Ｓ３ａについては、スイッチング素子Ｓ３をオンで保持するために、エッジの目標タイミングを設定しない。スイッチング素子Ｓ４の制御信号Ｓ４ａについては、時刻（Ｔｗ＋τｗ−τｄ１＋τｄｔ）を立ち上がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ）を立ち下がりの目標タイミングに設定する。
【００６３】
図１３において、目標デューティ比Ｄｕ１＊が目標デューティ比Ｄｕ２＊未満の場合には、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを以下のように設定する。スイッチング素子Ｓ１の制御信号Ｓ１ａについては、時刻（Ｔｗ＋τｄ１＋τｄｔ）を立ち上がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ）を立ち下がりの目標タイミングに設定する。スイッチング素子Ｓ２の制御信号Ｓ２ａについては、スイッチング素子Ｓ２をオンで保持するために、エッジの目標タイミングを設定しない。スイッチング素子Ｓ３の制御信号Ｓ３ａについては、時刻（Ｔｗ＋τｄ２）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ＋τｄｔ）を立ち上がりの目標タイミングに設定する。スイッチング素子Ｓ４の制御信号Ｓ４ａについては、時刻（Ｔｗ＋τｄ１）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｄ２＋τｄｔ）を立ち上がりの目標タイミングに設定する。
【００６４】
また、図１３において、目標デューティ比Ｄｕ１＊が目標デューティ比Ｄｕ２＊よりも大きい場合には、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを以下のように設定する。スイッチング素子Ｓ１の制御信号Ｓ１ａについては、時刻（Ｔｗ＋τｄ２＋τｄｔ）を立ち上がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ）を立ち下がりの目標タイミングに設定する。スイッチング素子Ｓ２の制御信号Ｓ２ａについては、時刻（Ｔｗ＋τｄ２）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｄ１＋τｄｔ）を立ち上がりの目標タイミングに設定する。スイッチング素子Ｓ３の制御信号Ｓ３ａについては、時刻（Ｔｗ＋τｄ１）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ＋τｄｔ）を立ち上がりの目標タイミングに設定する。スイッチング素子Ｓ４の制御信号Ｓ４ａについては、スイッチング素子Ｓ４をオンで保持するために、エッジの目標タイミングを設定しない。
【００６５】
さらに、図１３において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊とが等しい場合には、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを以下のように設定する。スイッチング素子Ｓ１の制御信号Ｓ１ａについては、時刻（Ｔｗ＋τｄ２＋τｄｔ）を立ち上がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ）を立ち下がりの目標タイミングに設定する。スイッチング素子Ｓ２の制御信号Ｓ２ａについては、スイッチング素子Ｓ２をオンで保持するために、エッジの目標タイミングを設定しない。スイッチング素子Ｓ３の制御信号Ｓ３ａについては、時刻（Ｔｗ＋τｄ１）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ＋τｄｔ）を立ち上がりの目標タイミングに設定する。スイッチング素子Ｓ４の制御信号Ｓ４ａについては、スイッチング素子Ｓ４をオンで保持するために、エッジの目標タイミングを設定しない。
【００６６】
図１４において、目標デューティ比Ｄｕ１＊が目標デューティ比Ｄｕ２＊未満の場合には、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを以下のように設定する。スイッチング素子Ｓ１の制御信号Ｓ１ａについては、時刻（Ｔｗ＋τｗ−τｄ１）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ）を立ち上がりの目標タイミングに設定する。スイッチング素子Ｓ２の制御信号Ｓ２ａについては、スイッチング素子Ｓ２をオンで保持するために、エッジの目標タイミングを設定しない。スイッチング素子Ｓ３の制御信号Ｓ３ａについては、時刻（Ｔｗ＋τｗ−τｄ２＋τｄｔ）を立ち上がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ）を立ち下がりの目標タイミングに設定する。スイッチング素子Ｓ４の制御信号Ｓ４ａについては、時刻（Ｔｗ＋τｗ−τｄ２）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ−τｄ１＋τｄｔ）を立ち上がりの目標タイミングに設定する。
【００６７】
また、図１４において、目標デューティ比Ｄｕ１＊が目標デューティ比Ｄｕ２＊よりも大きい場合には、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを以下のように設定する。スイッチング素子Ｓ１の制御信号Ｓ１ａについては、時刻（Ｔｗ＋τｗ−τｄ２）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ）を立ち上がりの目標タイミングに設定する。スイッチング素子Ｓ２の制御信号Ｓ２ａについては、時刻（Ｔｗ＋τｗ−τｄ１）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ−τｄ２＋τｄｔ）を立ち上がりの目標タイミングに設定する。スイッチング素子Ｓ３の制御信号Ｓ３ａについては、時刻（Ｔｗ＋τｗ−τｄ１＋τｄｔ）を立ち上がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ）を立ち下がりの目標タイミングに設定する。スイッチング素子Ｓ４の制御信号Ｓ４ａについては、スイッチング素子Ｓ４をオンで保持するために、エッジの目標タイミングを設定しない。
【００６８】
さらに、図１４において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊とが等しい場合には、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを以下のように設定する。スイッチング素子Ｓ１の制御信号Ｓ１ａについては、時刻（Ｔｗ＋τｗ−τｄ２）を立ち下がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ）を立ち上がりの目標タイミングに設定する。スイッチング素子Ｓ２の制御信号Ｓ２ａについては、スイッチング素子Ｓ２をオンで保持するために、エッジの目標タイミングを設定しない。スイッチング素子Ｓ３の制御信号Ｓ３ａについては、時刻（Ｔｗ＋τｗ−τｄ１＋τｄｔ）を立ち上がりの目標タイミングに設定すると共に時刻（Ｔｗ＋τｗ）を立ち下がりの目標タイミングに設定する。スイッチング素子Ｓ４の制御信号Ｓ４ａについては、スイッチング素子Ｓ４をオンで保持するために、エッジの目標タイミングを設定しない。
【００６９】
これらのように、搬送波Ｃａ１として逆ノコギリ波を用いると共に搬送波Ｃａ２としてノコギリ波を用いる場合，搬送波Ｃａ１，Ｃａ２として共にノコギリ波を用いる場合，搬送波Ｃａ１，Ｃａ２として共に逆ノコギリ波を用いる場合には、図１２〜図１４を用いて搬送波Ｃａ１，Ｃａ２の次周期におけるスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを個別に設定する。これにより、第１実施例と同様に、論理回路を設けたり論理回路での処理に相当する論理演算を逐次行なったりすることなく、スイッチング素子Ｓ１〜Ｓ４のスイッチング制御を行なうことができる。
【００７０】
第１実施例の電源装置２０やその変形例では、搬送波Ｃａ１，Ｃａ２は、互いに同一周期で且つリセットタイミングが一致するノコギリ波または逆ノコギリ波を用いるものとした。しかし、搬送波Ｃａ１，Ｃａ２は、互いに同一周期であれば、互いにリセットタイミングが異なるノコギリ波または逆ノコギリ波を用いるものとしてもよい。この場合、搬送波Ｃａ１，Ｃａ２の１周期における４つのタイミングに応じて、制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを個別に設定すればよい。
【００７１】
第１実施例の電源装置２０やその変形例では、搬送波Ｃａ１，Ｃａ２は、互いに同一周期のノコギリ波または逆ノコギリ波を用いるものとした。しかし、搬送波Ｃａ１，Ｃａ２は、互いに同一周期の三角波を用いるものとしてもよい。この場合、搬送波Ｃａ１，Ｃａ２の１周期における４つのタイミングに応じて、制御信号Ｓ１ａ〜Ｓ４ａの各々のエッジの目標タイミングを個別に設定すればよい。なお、４つのタイミングは、搬送波Ｃａ１の増加中，減少中に搬送波Ｃａ１と目標デューティ比Ｄｕ１＊とが等しくなるタイミング，搬送波Ｃａ２の増加中，減少中に搬送波Ｃａ２と目標デューティ比Ｄｕ２＊とが等しくなるタイミングである。
【実施例２】
【００７２】
図１５は、第２実施例の電源装置１２０の構成の概略を示す構成図である。第２実施例の電源装置１２０は、電子制御ユニット６０とスイッチング素子Ｓ１〜Ｓ４との間にデッドタイム生成回路１５２を備える点を除いて、第１実施例の電源装置２０と同一のハード構成をしている。したがって、重複する説明を回避するために、第２実施例の電源装置１２０のうち第１実施例の電源装置２０と同一のハード構成については同一の符号を付し、その説明は省略する。デッドタイム生成回路１５２は、上述の比較例で説明したデッドタイム生成回路と同様であり、電子制御ユニット６０からのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々にデッドタイムを付加して制御信号Ｓ１ｂ〜Ｓ４ｂを生成し、この制御信号Ｓ１ｂ〜Ｓ４ｂをスイッチング素子Ｓ１〜Ｓ４に出力する。
【００７３】
次に、第２実施例の電源装置１２０におけるスイッチング素子Ｓ１〜Ｓ４のスイッチング制御について説明する。第２実施例では、第１実施例と同様に、搬送波Ｃａ１としてノコギリ波を用いると共に、搬送波Ｃａ２として、搬送波Ｃａ１と同一周期で且つリセットタイミングが一致する逆ノコギリ波を用いるものとした。図１６は、第２実施例の電子制御ユニット６０によって実行される処理ルーチンの一例を示すフローチャートである。このルーチンは、図８の処理ルーチンと同様のタイミングで実行される。
【００７４】
図１６の処理ルーチンが実行されると、電子制御ユニット６０は、まず、搬送波Ｃａ１，Ｃａ２の次周期における第１，第２電源用コンバータの目標デューティ比Ｄｕ１＊，Ｄｕ２＊を設定する（ステップＳ３００）。この処理は、図８の処理ルーチンのステップＳ１００の処理と同様に行なうことができる。
【００７５】
続いて、搬送波Ｃａ１，Ｃａ２の次周期における第１，第２電源用コンバータの目標デューティ比Ｄｕ１＊，Ｄｕ２＊に基づいて、その周期における目標タイミングＴ１１〜Ｔ１３（Ｔ１１＜Ｔ１２＜Ｔ１３）を設定し（ステップＳ３１０）、目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを設定する（ステップＳ３２０）。図１７は、搬送波Ｃａ１，Ｃａ２の次周期における目標タイミングＴ１１〜Ｔ１３および目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを示す説明図である。図１７に示すように、目標タイミングＴ１１〜Ｔ１３および目標タイミングＴ１１〜Ｔ１３の各々についての制御信号Ｓ１ａ〜Ｓ４ａの組み合わせは、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１未満の場合と値１よりも大きい場合と値１に等しい場合とで異なる。
【００７６】
図１７において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１未満の場合には、時刻（Ｔｗ＋τｄ１），（Ｔｗ＋τｗ−τｄ２），（Ｔｗ＋τｗ）を目標タイミングＴ１１，Ｔ１２，Ｔ１３に設定する。これは、時刻（Ｔｗ＋τｄ１）が時刻（Ｔｗ＋τｗ−τｄ２）よりも早い時刻となるためである。そして、目標タイミングＴ１１については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，０，１）を設定する。目標タイミングＴ１２については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，１，０）を設定する。目標タイミングＴ１３については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，０，１，１）を設定する。
【００７７】
また、図１７において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１よりも大きい場合には、時刻（Ｔｗ＋τｗ−τｄ２），（Ｔｗ＋τｄ１），（Ｔｗ＋τｗ）を目標タイミングＴ１１，Ｔ１２，Ｔ１３に設定する。これは、時刻（Ｔｗ＋τｄ１）が時刻（Ｔｗ＋τｗ−τｄ２）よりも遅い時刻となるためである。そして、目標タイミングＴ１１については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（０，１，１，１）を設定する。目標タイミングＴ１２については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，１，０）を設定する。目標タイミングＴ１３については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，０，１，１）を設定する。
【００７８】
さらに、図１７において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１に等しい場合には、時刻（Ｔｗ＋τｄ１）＝（Ｔｗ＋τｗ−τｄ２），（Ｔｗ＋τｗ）を目標タイミングＴ１１＝Ｔ１２，Ｔ１３に設定する。これは、時刻（Ｔｗ＋τｄ１）と時刻（Ｔｗ＋τｗ−τｄ２）とが同一時刻となるためである。そして、目標タイミングＴ１１，Ｔ１２については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，１，０）を設定する。目標タイミングＴ１３については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，０，１，１）を設定する。
【００７９】
このようにして、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和と値１との大小関係に応じて、目標タイミングＴ１１〜Ｔ１３および目標タイミングＴ１１〜Ｔ１３の各々についてスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを適切に設定することができる。
【００８０】
そして、搬送波Ｃａ１，Ｃａ２の次周期における、目標タイミングＴ１１〜Ｔ１３および目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを一致出力部にセットして（ステップＳ３３０）、本ルーチンを終了する。目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１未満の場合に制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを一致出力部にセットする様子を図１８に示す。こうして制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを一致出力部にセットすると、その後に、タイマの計時値が目標タイミングＴ１１〜Ｔ１３の各々に至ったときに、対応する制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを出力する。図１８の場合、まず、時刻Ｔ１１に至ったときに、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせ（１，１，０，１）をデッドタイム生成回路１５２に出力し、時刻Ｔ１２に至ったときに、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせ（１，１，１，０）をデッドタイム生成回路１５２に出力し、時刻Ｔ１３に至ったときに、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせ（１，０，１，１）をデッドタイム生成回路１５２に出力する。値が０→０または１→１の場合には、オフ（Ｌｏｗ）またはオン（Ｈｉｇｈ）の保持指令をデッドタイム生成回路１５２に出力することになり、値が０→１または１→０の場合には、オフからオンまたはオンからオフのスイッチング指令をデッドタイム生成回路１５２に出力することになる。デッドタイム生成回路１５２は、上述したように、電子制御ユニット６０からのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの各々にデッドタイムを付加してスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ｂ〜Ｓ４ｂを生成し、この制御信号Ｓ１ｂ〜Ｓ４ｂをスイッチング素子Ｓ１〜Ｓ４に出力する。
【００８１】
ここで、上述のステップＳ３１０，Ｓ３２０の処理について説明する。目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１未満の場合を考える。この場合、図７から分かるように、搬送波Ｃａ１，Ｃａ２の次周期において、時刻（Ｔｗ＋τｄ１）と時刻（Ｔｗ＋τｗ−τｄ２）と時刻（Ｔｗ＋τｗ）との３つの時刻（タイミング）の各々で、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ｘ〜Ｓ４ｘの一部のオンオフが切り替わる。具体的には、以下の通りである。時刻（Ｔｗ＋τｄ１）で、スイッチング素子Ｓ２の制御信号Ｓ２ｘがオフからオンに切り替わると共にスイッチング素子Ｓ３の制御信号Ｓ３ｘがオンからオフに切り替わる。また、時刻（Ｔｗ＋τｗ−τｄ２）で、スイッチング素子Ｓ３の制御信号Ｓ３ｘがオフからオンに切り替わると共にスイッチング素子Ｓ４の制御信号Ｓ４ｘがオンからオフに切り替わる。さらに、時刻（Ｔｗ＋τｗ）で、スイッチング素子Ｓ２の制御信号Ｓ２ｘがオンからオフに切り替わると共にスイッチング素子Ｓ４の制御信号Ｓ４ｘがオフからオンに切り替わる。図１７は、これを踏まえて、時刻（Ｔｗ＋τｄ１），（Ｔｗ＋τｗ−τｄ２），（Ｔｗ＋τｗ）の各々についての制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを定めたものである。したがって、図１７を用いて、時刻（Ｔｗ＋τｄ１），（Ｔｗ＋τｗ−τｄ２），（Ｔｗ＋τｗ）を目標タイミングＴ１１〜Ｔ１３とすると共に目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを設定することにより、制御信号Ｓ１ａ〜Ｓ４ａの波形を、比較例の制御信号Ｓ１ｘ〜Ｓ４ｘの波形に整合させることができる。目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１よりも大きい場合および値１に等しい場合についても、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１未満の場合と同様に考えることができる。
【００８２】
こうした手法により、論理回路を設けたり論理回路での処理に相当する論理演算を逐次行なったりすることなく、比較例の制御信号Ｓ１ｘ〜Ｓ４ｘと整合する制御信号Ｓ１ａ〜Ｓ４ａをデッドタイム生成回路１５２に出力することによって、比較例の制御信号Ｓ１ｙ〜Ｓ４ｙと整合する制御信号Ｓ１ｂ〜Ｓ４ｂをスイッチング素子Ｓ１〜Ｓ４に出力して、スイッチング素子Ｓ１〜Ｓ４のスイッチング制御を行なうことができる。この結果、論理回路を設けるものに比して電源装置１２０の構成部品の数を低減することができると共に、電子制御ユニット６０で論理演算を逐次行なうものに比して電子制御ユニット６０の処理負荷を低減することができる。
【００８３】
なお、搬送波Ｃａ１，Ｃａ２のリセットタイミングを互いに一致させない場合には、搬送波Ｃａ１の次周期における４つのタイミングを目標タイミングに設定して各目標タイミングの組み合わせを設定する必要がある。これに対して、第２実施例では、搬送波Ｃａ１，Ｃａ２のリセットタイミングを互いに一致させることにより、搬送波Ｃａ１の次周期における３つのタイミングを目標タイミングに設定して各目標タイミングの組み合わせを設定すればよいから、組み合わせの設定数を少なくすることができる。
【００８４】
また、第１実施例の手法と第２実施例の手法とを比較すると、第２実施例の手法は、電子制御ユニット６０の処理負荷をより低減させることができるという利点があり、第１実施例の手法は、電子制御ユニット６０とスイッチング素子Ｓ１〜Ｓ４との間にデッドタイム生成回路１５２を設ける必要がないという利点がある。
【００８５】
図１９は、第２実施例の電源装置１２０におけるタイミングチャートの一例を示す説明図である。図１９は、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１未満の場合を示す。第２実施例では、搬送波Ｃａ１，Ｃａ２の現在周期で、搬送波Ｃａ１，Ｃａ２の次周期における時刻（Ｔｗ＋τｄ１），（Ｔｗ＋τｗ−τｄ２），（Ｔｗ＋τｗ））を目標タイミングＴ１１〜Ｔ１３として設定し、この目標タイミングＴ１１〜Ｔ１３の各々についての制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせ（１，１，０，１），（１，１，１，０），（１，０，１，１）を設定し、これらを一致出力部にセットする。これにより、搬送波Ｃａ１，Ｃａ２の次周期で、比較例の制御信号Ｓ１ｘ〜Ｓ４ｘと整合する制御信号Ｓ１ａ〜Ｓ４ａをデッドタイム生成回路１５２に出力することによって、比較例の制御信号Ｓ１ｙ〜Ｓ４ｙと整合する制御信号Ｓ１ｂ〜Ｓ４ｂをスイッチング素子Ｓ１〜Ｓ４に出力して、スイッチング素子Ｓ１〜Ｓ４のスイッチング制御を行なうことができる。
【００８６】
以上説明した第２実施例の電源装置１２０では、電子制御ユニット６０は、搬送波Ｃａ１，Ｃａ２の次周期における、搬送波Ｃａ１の増加中に搬送波Ｃａ１と目標デューティ比Ｄｕ１＊とが等しくなるタイミング，搬送波Ｃａ２の減少中に搬送波Ｃａ２と目標デューティ比Ｄｕ２＊とが等しくなるタイミング，搬送波Ｃａ１，Ｃａ２のリセットタイミングを目標タイミングＴ１１〜Ｔ１３として設定する。続いて、電子制御ユニット６０は、この目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせを設定する。そして、電子制御ユニット６０は、目標タイミングＴ１１〜Ｔ１３および目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを一致出力部にセットし、タイマの計時値が目標タイミングＴ１１〜Ｔ１３の各々に至ったときに、対応する組み合わせをデッドタイム生成回路１５２に出力する。デッドタイム生成回路１５２は、電子制御ユニット６０からのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａにデッドタイムを付加してスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ｂ〜Ｓ４ｂを生成し、この制御信号Ｓ１ｂ〜Ｓ４ｂをスイッチング素子Ｓ１〜Ｓ４に出力する。これにより、論理回路を設けたり論理回路での処理に相当する論理演算を逐次行なったりすることなく、スイッチング素子Ｓ１〜Ｓ４のスイッチング制御を行なうことができる。この結果、論理回路を設けるものに比して電源装置２０の構成部品の数を低減することができると共に、電子制御ユニット６０で論理演算を逐次行なうものに比して電子制御ユニット６０の処理負荷を低減することができる。
【００８７】
第２実施例の電源装置１２０では、電子制御ユニット６０は、搬送波Ｃａ１，Ｃａ２の次周期における第１，第２電源用コンバータの目標デューティ比Ｄｕ１＊，Ｄｕ２＊に基づいて、その周期における目標タイミングＴ１１〜Ｔ１３を設定するものとした。しかし、搬送波Ｃａ１，Ｃａ２の次周期における第１，第２電源用コンバータの上下アームの制御信号Ｂ１Ｕ，Ｂ１Ｌ，Ｂ２Ｕ，Ｂ２Ｌのエッジのタイミングを、その周期における目標タイミングＴ１１〜Ｔ１３として設定するものとしてもよい。この場合の処理ルーチンの一例を図２０に示す。
【００８８】
図２０の処理ルーチンが実行されると、電子制御ユニット６０は、まず、搬送波Ｃａ１，Ｃａ２の次周期における第１，第２電源用コンバータの目標デューティ比Ｄｕ１＊，Ｄｕ２＊を設定する（ステップＳ４００）。この処理は、図１６の処理ルーチンのステップＳ３００の処理と同様に行なうことができる。
【００８９】
続いて、搬送波Ｃａ１，Ｃａ２の次周期における第１，第２電源用コンバータの目標デューティ比Ｄｕ１＊，Ｄｕ２＊に基づいて、搬送波Ｃａ１，Ｃａ２の次周期における第１，第２電源用コンバータの上下アームの制御信号Ｂ１Ｕ，Ｂ１Ｌ，Ｂ２Ｕ，Ｂ２Ｌを生成する（ステップＳ４１０）。この処理は、図１１の処理ルーチンのステップＳ２１０の処理と同様に行なうことができる。
【００９０】
そして、搬送波Ｃａ１，Ｃａ２の次周期における制御信号Ｂ１Ｕ，Ｂ１Ｌ，Ｂ２Ｕ，Ｂ２Ｌのエッジ（立ち上がり，立ち下がり）のタイミングを、その周期における目標タイミングＴ１１〜Ｔ１３（Ｔ１１＜Ｔ１２＜Ｔ１３）として設定し（ステップＳ４２０）、目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを設定する（ステップＳ４３０）。これらの処理は、図１６の処理ルーチンのステップＳ３１０，Ｓ３２０の処理と同様に行なうことができる。上述したが、図７から分かるように、搬送波Ｃａ１，Ｃａ２の次周期において、時刻（Ｔｗ＋τｄ１）と時刻（Ｔｗ＋τｗ）とで第１電源用コンバータの上下アームの制御信号Ｂ１Ｕ，Ｂ１Ｌのオンオフが切り替わり、時刻（Ｔｗ＋τｗ−τｄ２）と時刻（Ｔｗ＋τｗ）とで第２電源用コンバータの上下アームの制御信号Ｂ２Ｕ，Ｂ２Ｌのオンオフが切り替わる。そして、時刻（Ｔｗ＋τｄ１）と時刻（Ｔｗ＋τｗ−τｄ２）と時刻（Ｔｗ＋τｗ）との３つの時刻（タイミング）の各々で、スイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ｘ〜Ｓ４ｘの一部のオンオフが切り替わる。したがって、制御信号Ｂ１Ｕ，Ｂ１Ｌ，Ｂ２Ｕ，Ｂ２Ｌのエッジのタイミングと制御信号Ｓ１ｘ〜Ｓ４ｘのエッジのタイミングとの関係を考えると、図１６の処理ルーチンのステップＳ３１０，Ｓ３２０の処理と同様にステップＳ４２０，Ｓ４３０の処理を行なうことにより、制御信号Ｓ１ａ〜Ｓ４ａの波形を、比較例の制御信号Ｓ１ｘ〜Ｓ４ｘの波形に整合させることができると考えられる。
【００９１】
そして、搬送波Ｃａ１，Ｃａ２の次周期における、目標タイミングＴ１１〜Ｔ１３および目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを一致出力部にセットして（ステップＳ４４０）、本ルーチンを終了する。この処理は、図１６の処理ルーチンのステップＳ３３０の処理と同様に行なうことができる。
【００９２】
こうした手法により、第２実施例と同様に、論理回路を設けたり論理回路での処理に相当する論理演算を逐次行なったりすることなく、スイッチング素子Ｓ１〜Ｓ４のスイッチング制御を行なうことができる。
【００９３】
第２実施例の電源装置１２０では、搬送波Ｃａ１としてノコギリ波を用いると共に搬送波Ｃａ２として逆ノコギリ波を用いるものとした。しかし、搬送波Ｃａ１として逆ノコギリ波を用いると共に搬送波Ｃａ２としてノコギリ波を用いるものとしてもよいし、搬送波Ｃａ１，Ｃａ２として共にノコギリ波を用いるものとしてもよいし、搬送波Ｃａ１，Ｃａ２として共に逆ノコギリ波を用いるものとしてもよい。図２１は、搬送波Ｃａ１として逆ノコギリ波を用いると共に搬送波Ｃａ２としてノコギリ波を用いる場合の搬送波Ｃａ１，Ｃａ２の次周期における目標タイミングＴ１１〜Ｔ１３および目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを示す説明図である。図２２は、搬送波Ｃａ１，Ｃａ２として共にノコギリ波を用いる場合の搬送波Ｃａ１，Ｃａ２の次周期における目標タイミングＴ１１〜Ｔ１３および目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを示す説明図である。図２３は、搬送波Ｃａ１，Ｃａ２として共に逆ノコギリ波を用いる場合の搬送波Ｃａ１，Ｃａ２の次周期における目標タイミングＴ１１〜Ｔ１３および目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを示す説明図である。以下、順に説明する。
【００９４】
図２１において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１未満の場合には、時刻（Ｔｗ＋τｄ２），（Ｔｗ＋τｗ−τｄ１），（Ｔｗ＋τｗ）を目標タイミングＴ１１〜Ｔ１３に設定する。そして、目標タイミングＴ１１については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，０，１）を設定する。目標タイミングＴ１２については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，０，１，１）を設定する。目標タイミングＴ１３については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，１，０）を設定する。
【００９５】
また、図２１において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１よりも大きい場合には、時刻（Ｔｗ＋τｗ−τｄ１），（Ｔｗ＋τｄ２），（Ｔｗ＋τｗ）を目標タイミングＴ１１〜Ｔ１３に設定する。そして、目標タイミングＴ１１については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（０，１，１，１）を設定する。目標タイミングＴ１２については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，０，１，１）を設定する。目標タイミングＴ１３については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，１，０）を設定する。
【００９６】
さらに、図２１において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊との和が値１に等しい場合には、時刻（Ｔｗ＋τｄ２）＝（Ｔｗ＋τｗ−τｄ１），（Ｔｗ＋τｗ）を目標タイミングＴ１１＝Ｔ１２，Ｔ１３に設定する。そして、目標タイミングＴ１１，Ｔ１２については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，０，１，１）を設定する。目標タイミングＴ１３については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，１，０）を設定する。
【００９７】
図２２において、目標デューティ比Ｄｕ１＊が目標デューティ比Ｄｕ２＊未満の場合には、時刻（Ｔｗ＋τｄ１），（Ｔｗ＋τｄ２），（Ｔｗ＋τｗ）を目標タイミングＴ１１〜Ｔ１３に設定する。そして、目標タイミングＴ１１については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，１，０）を設定する。目標タイミングＴ１２については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，０，１）を設定する。目標タイミングＴ１３については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（０，１，１，１）を設定する。
【００９８】
また、図２２において、目標デューティ比Ｄｕ１＊が目標デューティ比Ｄｕ２＊よりも大きい場合には、時刻（Ｔｗ＋τｄ２），（Ｔｗ＋τｄ１），（Ｔｗ＋τｗ）を目標タイミングＴ１１〜Ｔ１３に設定する。そして、目標タイミングＴ１１については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，０，１，１）を設定する。目標タイミングＴ１２については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，０，１）を設定する。目標タイミングＴ１３については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（０，１，１，１）を設定する。
【００９９】
さらに、図２２において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊とが等しい場合には、時刻（Ｔｗ＋τｄ１）＝（Ｔｗ＋τｄ２），（Ｔｗ＋τｗ）を目標タイミングＴ１１＝Ｔ１２，Ｔ１３に設定する。そして、目標タイミングＴ１１，Ｔ１２については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，０，１）を設定する。目標タイミングＴ１３については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（０，１，１，１）を設定する。
【０１００】
図２３において、目標デューティ比Ｄｕ１＊が目標デューティ比Ｄｕ２＊未満の場合には、時刻（Ｔｗ＋τｗ−τｄ２），（Ｔｗ＋τｗ−τｄ１），（Ｔｗ＋τｗ）を目標タイミングＴ１１〜Ｔ１３に設定する。そして、目標タイミングＴ１１については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，１，０）を設定する。目標タイミングＴ１２については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（０，１，１，１）を設定する。目標タイミングＴ１３については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，０，１）を設定する。
【０１０１】
また、図２３において、目標デューティ比Ｄｕ１＊が目標デューティ比Ｄｕ２＊よりも大きい場合には、時刻（Ｔｗ＋τｗ−τｄ１），（Ｔｗ＋τｗ−τｄ２），（Ｔｗ＋τｗ）を目標タイミングＴ１１〜Ｔ１３に設定する。そして、目標タイミングＴ１１については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，０，１，１）を設定する。目標タイミングＴ１２については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（０，１，１，１）を設定する。目標タイミングＴ１３については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，０，１）を設定する。
【０１０２】
さらに、図２３において、目標デューティ比Ｄｕ１＊と目標デューティ比Ｄｕ２＊とが等しい場合には、時刻（Ｔｗ＋τｗ−τｄ２）＝（Ｔｗ＋τｗ−τｄ１），（Ｔｗ＋τｗ）を目標タイミングＴ１１〜Ｔ１３に設定する。そして、目標タイミングＴ１１については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（０，１，１，１）を設定する。目標タイミングＴ１３については、制御信号Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，Ｓ４ａの組み合わせとして（１，１，０，１）を設定する。
【０１０３】
これらのように、搬送波Ｃａ１として逆ノコギリ波を用いると共に搬送波Ｃａ２としてノコギリ波を用いる場合，搬送波Ｃａ１，Ｃａ２として共にノコギリ波を用いる場合，搬送波Ｃａ１，Ｃａ２として共に逆ノコギリ波を用いる場合には、図２１〜図２３を用いて搬送波Ｃａ１，Ｃａ２の次周期における目標タイミングＴ１１〜Ｔ１３および目標タイミングＴ１１〜Ｔ１３の各々についてのスイッチング素子Ｓ１〜Ｓ４の制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを設定する。これにより、第２実施例と同様に、論理回路を設けたり論理回路での処理に相当する論理演算を逐次行なったりすることなく、スイッチング素子Ｓ１〜Ｓ４のスイッチング制御を行なうことができる。
【０１０４】
第２実施例の電源装置１２０やその変形例では、搬送波Ｃａ１，Ｃａ２は、互いに同一周期で且つリセットタイミングが一致するノコギリ波または逆ノコギリ波を用いるものとした。しかし、搬送波Ｃａ１，Ｃａ２は、互いに同一周期であれば、互いにリセットタイミングが異なるノコギリ波または逆ノコギリ波を用いるものとしてもよい。この場合、搬送波Ｃａ１，Ｃａ２の１周期における４つのタイミングを各目標タイミングに設定し、その各目標タイミングにおける制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを設定すればよい。
【０１０５】
第２実施例の電源装置１２０やその変形例では、搬送波Ｃａ１，Ｃａ２は、互いに同一周期のノコギリ波または逆ノコギリ波を用いるものとした。しかし、搬送波Ｃａ１，Ｃａ２は、互いに同一周期の三角波を用いるものとしてもよい。この場合、搬送波Ｃａ１，Ｃａ２の１周期における４つのタイミングを各目標タイミングに設定し、その各目標タイミングにおける制御信号Ｓ１ａ〜Ｓ４ａの組み合わせを設定すればよい。なお、４つのタイミングは、搬送波Ｃａ１の増加中，減少中に搬送波Ｃａ１と目標デューティ比Ｄｕ１＊とが等しくなるタイミング，搬送波Ｃａ２の増加中，減少中に搬送波Ｃａ２と目標デューティ比Ｄｕ２＊とが等しくなるタイミングである。
【０１０６】
第１，第２実施例の電源装置２０，１２０では、第１電源用コンバータとしての機能によって電力ライン１４の電圧ＶＨがその目標電圧ＶＨ＊となると共に第２電源用コンバータとしての機能によってリアクトルＬ２を流れる電流ＩＬ２が目標電流ＩＬ２＊となるように、コンバータ４０のスイッチング素子Ｓ１〜Ｓ４をスイッチング制御するものとした。しかし、第２電源用コンバータとしての機能によって電力ライン１４の電圧ＶＨがその目標電圧ＶＨ＊となると共に第１電源用コンバータとしての機能によってリアクトルＬ１を流れる電流ＩＬ１が目標電流ＩＬ１＊となるように、コンバータ４０のスイッチング素子Ｓ１〜Ｓ４をスイッチング制御するものとしてもよい。ここで、リアクトルＬ１の目標電流ＩＬ１＊は、バッテリ２２，３２の蓄電割合ＳＯＣ１，ＳＯＣ２などに基づいて設定することができる。
【０１０７】
実施例の主要な要素と課題を解決するための手段の欄に記載した発明の主要な要素との対応関係について説明する。実施例では、バッテリ２２が「第１電源」に相当し、バッテリ３２が「第２電源」に相当し、スイッチング素子Ｓ１〜Ｓ４とダイオードＤ１〜Ｄ４とリアクトルＬ１，Ｌ２とを有するコンバータ４０が「コンバータ」に相当し、電子制御ユニット６０が「制御装置」に相当する。
【０１０８】
なお、実施例の主要な要素と課題を解決するための手段の欄に記載した発明の主要な要素との対応関係は、実施例が課題を解決するための手段の欄に記載した発明を実施するための形態を具体的に説明するための一例であることから、課題を解決するための手段の欄に記載した発明の要素を限定するものではない。即ち、課題を解決するための手段の欄に記載した発明についての解釈はその欄の記載に基づいて行なわれるべきものであり、実施例は課題を解決するための手段の欄に記載した発明の具体的な一例に過ぎないものである。
【０１０９】
以上、本発明を実施するための形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【産業上の利用可能性】
【０１１０】
本発明は、電源装置の製造産業などに利用可能である。
【符号の説明】
【０１１１】
１０  負荷、１４，２４，３４  電力ライン、１４ａ，２４ａ，３４ａ  正極母線、１４ｂ，２４ｂ，３４ｂ  負極母線、１６，２６，３６  コンデンサ、１６ａ，２６ａ，３６ａ  電圧センサ、２０，２０Ｂ，１２０  電源装置、２２，３２  バッテリ、４０  コンバータ、４１，４２  電流センサ、５０Ｂ  論理回路、５２Ｂ，１５２  デッドタイム生成回路、６０，６０Ｂ  電子制御ユニット、Ｄ１〜Ｄ４  ダイオード、Ｌ１，Ｌ２  リアクトル、Ｓ１〜Ｓ４  スイッチング素子。
【図１】
0006260587.tif 000002
【図２】
0006260587.tif 000003
【図３】
0006260587.tif 000004
【図４】
0006260587.tif 000005
【図５】
0006260587.tif 000006
【図６】
0006260587.tif 000007
【図７】
0006260587.tif 000008
【図８】
0006260587.tif 000009
【図９】
0006260587.tif 000010
【図１０】
0006260587.tif 000011
【図１１】
0006260587.tif 000012
【図１２】
0006260587.tif 000013
【図１３】
0006260587.tif 000014
【図１４】
0006260587.tif 000015
【図１５】
0006260587.tif 000016
【図１６】
0006260587.tif 000017
【図１７】
0006260587.tif 000018
【図１８】
0006260587.tif 000019
【図１９】
0006260587.tif 000020
【図２０】
0006260587.tif 000021
【図２１】
0006260587.tif 000022
【図２２】
0006260587.tif 000023
【図２３】
0006260587.tif 000024