(57)【特許請求の範囲】
【請求項１】
時間遅延積分（ＴＤＩ）撮像システムであって、
複数の行及び複数の列に配列された画素のアレイを含むセンサと、
複数の一次位相信号を生成するための位相信号生成手段と、
第１の該一次位相信号が複数の同一の第１の二次位相信号に分割され、第２の該一次位相信号が複数の第２の二次位相信号に分割されるように、該複数の一次位相信号の各々を複数の二次位相信号に分割するための手段と、
該複数の二次位相信号に従って複数の読出クロック信号を生成するように構成された複数のドライバであって、該画素の各行が、関連付けられた二次位相信号に従って関連付けられた該ドライバによってそれぞれ生成された少なくとも２つの読出クロック信号を受信するように、該センサに結合される、複数のドライバと、
該複数の列の第１の端に隣接して配置された第１の画素行が第１の振幅を有する第１及び第２の読出クロック信号を受信し、該複数の列の第２の端に隣接して配置された第２の画素行が第２の振幅を有する第３及び第４の読出クロック信号を受信するように、前記複数のドライバを制御するように構成された利得制御回路であって、該第２の振幅が該第１の振幅よりも大きい、利得制御回路と、を備える時間遅延積分（ＴＤＩ）撮像システム。
【請求項２】
該第１の画素行が、ＴＤＩプロセス中に第１の予測される最大画像電荷量を受信するように結合され、該利得制御回路が、該第１の振幅が該第１の予測される最大画像電荷量によって定義されるように、該ドライバの第１の群を制御するための手段を含み、
該第２の画素行が、該ＴＤＩプロセス中に第２の予測される最大画像電荷量を受信するように結合され、該利得制御回路が、該第２の振幅が該第２の予測される最大画像電荷量によって定義されるように、該ドライバの第２の群を制御するための手段を含む、請求項１に記載のＴＤＩ撮像システム。
【請求項３】
利得制御回路が、該第２の振幅が該第１の振幅よりも少なくとも２倍大きくなるように、該ドライバの前記第１及び第２の群を制御するための手段を含む、請求項２に記載のＴＤＩ撮像システム。
【請求項４】
前記利得制御回路が、該第１の画素行と該第２の画素行との間に配置された第３の画素行が第３の振幅を有する該関連付けられた第１及び第２の読出クロック信号の第３の組を受信するように、前記複数のドライバをさらに制御し、該第３の振幅が該第２の振幅と該第１の振幅との間である、請求項１に記載のＴＤＩ撮像システム。
【請求項５】
前記複数の行が、各レベルが該行のうちの２つ以上を含むように、複数の連続して配列されたレベルにグループ化され、
前記複数のドライバの各々が、該第１の画素行を含む第１のレベルの全ての行が関連付けられた第１のドライバによって生成された該第１の読出クロック信号を受信するように、関連付けられたレベルの全ての行に結合される、請求項１に記載のＴＤＩ撮像システム。
【請求項６】
第１の期間中に試料の領域から反射された光が各列の第１の画素において第１の収集された電荷を生成するように、かつ第２の期間中に該試料の該領域から反射された第２の光が該各列の第２の画素において第２の収集された電荷を生成するように、該試料を該センサに対して動かすための手段をさらに備え、
該位相信号生成手段及び該利得制御回路が、
該第１の画素が、該関連付けられた第１及び第２の読出クロック信号の第１の組に従って該第１の期間中に前記第１の収集された電荷を生成し、該第１の収集された電荷を該第２の画素に転送するように、かつ
該第２の画素が、該第２の振幅を有する該関連付けられた第１及び第２の読出クロック信号の第２の組に従って該第２の期間中に該第１の収集された電荷を受信及び保持し、該第２の収集された電荷を該保持された第１の収集された電荷と該第２の光との合計として生成し、該第２の収集された電荷を第３の画素に転送するように制御される、請求項１に記載のＴＤＩ撮像システム。
【請求項７】
真空チャンバをさらに備え、
該位相信号生成手段、該分割のための手段、及び該複数のドライバが該真空チャンバの外側に配置され、
該センサ及び試料を該センサに対して動かすための手段が該真空チャンバの内側に配置される、請求項１に記載のＴＤＩ撮像システム。
【請求項８】
該位相信号生成手段が、
複数のデジタル位相値を生成するように論理によって構成されたフィールドプログラマブルゲートアレイ（ＦＰＧＡ）と、
該複数のデジタル位相値の各々を該複数の一次位相信号のうちの関連付けられた一次位相信号に変換するための、該ＦＰＧＡに結合されたデジタル−アナログ変換手段と、を備える、請求項７に記載のＴＤＩ撮像システム。
【請求項９】
該デジタル−アナログ変換手段が、
各々が該複数のデジタル位相値のうちの関連付けられたデジタル位相値を受信し、かつ関連付けられたアナログ位相信号を生成するように結合された、複数の信号デジタル−アナログ変換器（ＤＡＣ）と、
各々が関連付けられた該ＤＡＣから関連付けられた該アナログ位相信号を受信するように結合され、かつ該受信されたアナログ位相信号に従って関連付けられた該一次位相信号を生成するための手段を含む、複数の第１段階増幅器と、を備える、請求項８に記載のＴＤＩ撮像システム。
【請求項１０】
該分割のための手段が、各々が関連付けられた一次位相信号を受信するように結合され、かつ該受信された関連付けられた一次位相信号に従って複数の同一の二次位相信号を生成するための手段を含む、複数のスプリッタ回路を備える、請求項８に記載のＴＤＩ撮像システム。
【請求項１１】
前記複数のドライバの各々が、
関連付けられた該二次位相信号を受信するように結合された第１の入力端子と、出力端子と、第２の入力端子と、を有する電流帰還増幅器と、
前記出力端子と前記第２の入力端子との間に接続された可変抵抗器と、を備え、
該利得制御回路がデジタル制御値を該複数のドライバの各々の該可変抵抗器に送信するための手段を備える、請求項１に記載のＴＤＩ撮像システム。
【請求項１２】
複数の行及び複数の列に配列された画素のアレイを含むセンサを使用して、時間遅延積分（ＴＤＩ）検知プロセスを実施するための方法であって、
複数の一次位相信号を生成することと、
第１の該一次位相信号が複数の同一の第１の二次位相信号に分割され、かつ第２の該一次位相信号が複数の第２の二次位相信号に分割されるように、該複数の一次位相信号の各々を複数の二次位相信号に分割することと、
該画素の各行が少なくとも、関連付けられた該第１の二次位相信号に従って関連付けられた第１のドライバによって生成された関連付けられた第１の読出クロック信号、及び関連付けられた該第２の二次位相信号に従って関連付けられた第２のドライバによって生成された関連付けられた第２の読出クロック信号を受信するように、複数のドライバを利用して該複数の二次位相信号に従って複数の読出クロック信号を生成することと、
該複数の列の第１の端に隣接して配置された第１の画素行が第１の振幅を有する該関連付けられた第１及び第２の読出クロック信号の第１の組を受信し、かつ該複数の列の第２の端に隣接して配置された第２の画素行が第２の振幅を有する該関連付けられた第１及び第２の読出クロック信号の第２の組を受信するように、前記複数のドライバを制御することであって、該第２の振幅が該第１の振幅よりも大きい、制御することと、を含む方法。
【請求項１３】
該第１の画素行が、ＴＤＩプロセス中に第１の予測される最大画像電荷量を受信するように結合され、
該第２の画素行が、該ＴＤＩプロセス中に第２の予測される最大画像電荷量を受信するように結合され、
前記複数のドライバを制御することが、
該第１の振幅が該第１の予測される最大画像電荷量によって定義されるように、該ドライバの第１の群を制御することと、
該第２の振幅が該第２の予測される最大画像電荷量によって定義されるように、該ドライバの第２の群を制御することと、を含む、請求項１２に記載の方法。
【請求項１４】
前記複数のドライバを制御することが、該第２の振幅が該第１の振幅よりも少なくとも２倍大きくなるように、該ドライバの前記第１及び第２の群を制御することをさらに含む、請求項１３に記載の方法。
【請求項１５】
該第１の画素行と該第２の画素行との間に配置された第３の画素行が第３の振幅を有する該関連付けられた第１及び第２の読出クロック信号の第３の組を受信するように、前記複数のドライバを制御することをさらに含み、該第３の振幅が該第２の振幅と該第１の振幅との間である、請求項１２に記載の方法。
【請求項１６】
前記複数の行が、一連の連続して配列されたレベルにグループ化され、各々の該レベルが複数の隣接する行を含み、
前記方法が、第１のレベルの全ての行が関連付けられた第１のドライバによって生成された同じ第１の読出クロック信号を受信するように、前記複数のドライバを制御することをさらに含む、請求項１２に記載の方法。
【請求項１７】
第１の期間中に試料の領域から反射された光が各列の第１の画素において第１の収集された電荷を生成するように、かつ第２の期間中に該試料の該領域から反射された第２の光が各列の第２の画素において第２の収集された電荷を生成するように、該試料を該センサに対して動かすことと、
該第１の画素に、該関連付けられた第１及び第２の読出クロック信号の該第１の組に従って該第１の期間中に前記第１の収集された電荷を生成させ、該第１の収集された電荷を該第２の画素に転送させることと、
該第２の画素に、該第２の振幅を有する該関連付けられた第１及び第２の読出クロック信号の該第２の組に従って該第２の期間中に該第１の収集された電荷を受信及び保持させ、該第２の収集された電荷を該保持された第１の収集された電荷と該第２の光との合計として生成させ、該第２の収集された電荷を第３の画素に転送させることと、をさらに含む、請求項１２に記載の方法。
【請求項１８】
該センサ及び試料を該センサに対して動かすための手段を真空チャンバの内側に配置することと、
位相信号生成手段、分割のための手段、及び該複数のドライバを該真空チャンバの外側に配置することと、をさらに含む、請求項１２に記載の方法。
【請求項１９】
該一次位相信号を生成することが、
複数デジタル位相値を生成することと、
該複数のデジタル位相値の各々を該複数の一次位相信号のうちの関連付けられた一次位相信号に変換することと、を含み、該変換することが、
各々が該複数のデジタル位相値のうちの関連付けられたデジタル位相値を受信するように結合され、かつ該受信された関連付けられたデジタル位相値に応答して関連付けられたアナログ位相信号を生成する、複数のデジタル−アナログ変換器（ＤＡＣ）を利用して、複数のアナログ位相信号を生成することと、
複数の第１段階増幅器を利用して、該複数のアナログ位相信号に従って該複数の一次位相信号をそれぞれ生成することと、をさらに含む、請求項１７に記載の方法。
【請求項２０】
前記複数のドライバの各々が、
関連付けられた該二次位相信号を受信するように結合された第１の入力端子と、出力端子と、第２の入力端子と、を有する電流帰還増幅器と、
前記出力端子と前記第２の入力端子との間に接続された可変抵抗器と、を含み、
前記複数のドライバを制御することが、デジタル制御値を該複数のドライバの各々の該可変抵抗器に送信することを含む、請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、参照により本明細書に組み込まれる、２０１３年６月２６日にＺｈｅｎｇらによって出願された、米国特許仮出願第６１／８３９，７６８号、表題「Ｒｅｄｕｃｉｎｇ  ＴＤＩ  Ｐｏｗｅｒ  Ｃｏｎｓｕｍｐｔｉｏｎ  ｂｙ  Ｃｈａｎｇｉｎｇ  ｔｈｅ  Ｖｏｌｔａｇｅ  ｏｆ  Ｖｅｒｔｉｃａｌ  Ｒｅａｄｏｕｔ  Ｃｌｏｃｋ  Ｖｏｌｔａｇｅ」の優先権を主張するものである。
【０００２】
本発明は、概して、電子撮像の分野に関し、より具体的には、時間遅延積分（ＴＤＩ）センサ及び関連撮像システムを使用した半導体ウエーハ及びフォトマスク等の試験体の検査に関する。
【背景技術】
【０００３】
半導体検査及び計量は、作製中に生じ得る欠陥を検出するために、半導体ウエーハ上の集積回路の作製において使用される半導体ウエーハまたはフォトマスク（本明細書では集合的に「試料」または「試験体」と称される）の表面を検査するための、高度に洗練された撮像システムの使用を含む。半導体欠陥検査のために使用される特定の先進的な撮像システムは、直径３００ｍｍのウエーハの完全検査中に、約３０ｎｍの大きさの欠陥を検出することができる。かかる欠陥は、ウエーハ自体よりも数桁小さい。ウエーハ検査システム及びフォトマスク検査システムのために十分な処理能力を示す先進的な撮像システムは、典型的に電荷結合素子（ＣＣＤ）センサ及び関連ＴＤＩドライブ電子回路を用い、かかる撮像システムは、本明細書でＴＤＩ撮像システムと称される。
【０００４】
図６は従来のＴＤＩ撮像システムにおいて利用される汎用型ＣＣＤセンサを図示する。センサは、画素が水平な行及び垂直な列１０２（例えば２５６×２０４８以上）に配列される、撮像領域１０１を形成するＣＣＤ画素アレイを含む。ＣＣＤセンサは典型的に、図６において垂直な実線で表されるチャネルストップ１０３を含み、これは画像電荷（光電子）の撮像領域１０１内でのある列から別の列への移動を防止する。よって画像電荷移動は、列１０２（すなわち、垂直方向に下向き）に沿い、センサの下部端に沿って配置されたシリアルレジスタ１０４に向かって制限される。画像電荷が列における最後の画素に到達すると、電荷が、読出増幅器または増幅器１０５に転送される、読出段に到達するまで、画像電荷は画素毎にシリアルレジスタ１０４によって水平に転送される。転送ゲート１０６または同様の構造は、典型的に撮像領域１０１とシリアルレジスタ１０４との間の電荷移動を制御する。特定のセンサは１つのみの読出増幅器１０５を有し、これは典型的にシリアルレジスタ１０４の端に位置付けられる。図６に示されるもののような他のセンサは、シリアルレジスタにおいて画素のコンテンツを読み取るために必要とされる時間を減少させるために、複数の読出増幅器１０５を有する。
【０００５】
ＣＣＤセンサ（図６に示されるもの等）を利用する典型的なＴＤＩ撮像システム配置では、搬送機構（表示せず）が、ランプ、レーザービーム、または他の明るい照明光源（表示せず）が試料（例えば半導体ウエーハ）表面を照射する間に、試料をセンサに対して動かす。反射された光は、センサに投影／誘導され、受信された反射された光の量を表す画像電荷を形成する光電子を画素において生成させる。試料は走査され、よって試料の表面の各々の小さい領域のために生成される画像電荷が収集され、各画素列に沿い（例えば図６の垂直列１０２に沿って下向きに）概して試料がセンサに対して動くのと同じ速度で画素から画素に転送される。各画素位置で収集される各撮像された表面領域についての画像電荷部分は、前の画素において生成された画像電荷と積分（合計）され、「最終」画像電荷が読出され、既知の技術を使用して試料表面の拡大画像を生成するために処理される。
【０００６】
半導体検査及び計量は、小さい欠陥を検出する及び／または半導体ウエーハ試験体上の小さい寸法の特長の非常に正確な測定をするために、非常に安定で低雑音の光源を必要とする。ＵＶ波長は、現在の半導体処理作製技術によって生成される特長の欠陥及び寸法への十分な感度を提供するため、現在はＵＶ光源（すなわち、１００〜４００ｎｍの波長を有する光源）が最新式の半導体検査及び計量システムにおいて使用される。しかしながら、半導体作製技術がより小さいデバイス特長を生成するため、今日可能なより高い解像度で特長を撮像及び測定することができる、次世代の半導体検査及び計量システムが提供されなければならない。このより高い解像度目標に到達するために、次世代の半導体検査及び計量システムは１００ｎｍ未満（例えば１３．５ｎｍ）の波長を有する光源を利用しなければならない。残念ながら、かかる光が、最新式のＴＤＩ撮像システムが有用な撮像データを生成するのを妨げる、顕著により高いエネルギーを示すことを一部の理由として、最新式のＴＤＩ撮像システムは、１００ｎｍ未満の波長を有する光源を利用するように容易に修正され得ない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許出願公開第２０１０／０１８８６５５号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
必要とされるのは、１００ｎｍ未満の波長を有する光を使用する、次世代の半導体検査及び計量を容易にするＴＤＩ撮像システム及び操作方法である。
【課題を解決するための手段】
【０００９】
本発明は、ＴＤＩセンサ（例えばＣＣＤ画素アレイセンサ）が、電力消費及びよって熱生成を最小にするように、可変（電圧）振幅読出クロック信号を使用して制御され、それにより次世代の半導体検査及び計量システムにおけるセンサの使用を容易にする、時間遅延積分（ＴＤＩ）撮像システムならびに方法を対象とする。したがって本発明は、１００ｎｍ未満（例えば１３．５ｎｍ）の波長を有する光が試験体表面にわたって配置された気体粒子をイオン化して試験体特長の好適な撮像が妨げられるようになるといった次世代の半導体検査及び計量システムの開発において直面する１つの問題に対処する。このイオン化問題を回避するための１つのアプローチは、試験体、ＴＤＩ  ＣＣＤセンサ、及び光源を真空チャンバ内に配置することであろう。しかしながら、この部分的な解決策は別の問題、すなわち、ＴＤＩ  ＣＣＤを取り囲む気体雰囲気の排除が従来のシステムにおいて利用される主要な熱転送機構を排除するといった問題を引き起こす。つまり、ＴＤＩ  ＣＣＤに結合された熱交換構造にわたる気体（例えば空気）の流れなしでは、ＴＤＩ  ＣＣＤは、熱損傷を受ける。この問題は、１００ｎｍ未満の波長を有する光と関連付けられたより高いエネルギーによってさらに悪化する。本発明に従い、列における各画素に送信される読出クロック信号は、列における画素の位置によって画像電荷を保持及び転送するために必要とされる、予測される最小電子レベルによって定義される（すなわち、同等またはそれよりもわずかに大きい）振幅を有する。具体的に、列の「上」付近の画素（すなわち、ＴＤＩプロセスの最初に利用される画素）は、小さい画像電荷を保持及び転送することのみを必要とされるため、これらの「上部」画素に供給される読出クロック信号は、比較的低い電圧振幅を有するだけでよい。対照的に、列の「下」付近の画素（すなわち、ＴＤＩプロセスの終わり間近に利用される画素）は、比較的大きい画像電荷を保持及び転送することが必要とされるため、これらの「下部」画素に供給される読出クロック信号は、比較的高い電圧振幅を有する。画素の列位置に従って読出クロック信号振幅を漸増させることによって（すなわち、各画素が、その画素の予測される最小電子レベルによって定義される読出クロック信号振幅を受信することで）、本発明はセンサ電力消費をおよそ３分の１だけ最小にし、よってセンサによる熱生成を顕著に低減させる。次世代の半導体検査及び計量システムは、従来の対流に基づくセンサ冷却技術が無効であろう真空チャンバ内にセンサを配置することを必要とする可能性が高いため、センサ熱生成の低減は、真空チャンバから除去されなければならない熱の量を顕著に減少させることにより、次世代の半導体検査及び計量システムにおける既存のＴＤＩセンサの使用を容易にする。
【００１０】
本発明の代替の実施形態に従い、ＴＤＩ撮像システム及び操作方法は、従来のＴＤＩプロセスにおいて使用されるものと同様の様式で位相信号によって制御されるＣＣＤセンサを利用する。かかるセンサは水平な行及び垂直な列に配列された画素のアレイを含み、各画素は２つ、３つ、または４つのゲートを含み（典型的に）、各列におけるゲートは既知の技術に従って画像電荷を画素から画素に転送するように構成される。一次位相信号は、既知の技術（例えば、ＦＰＧＡを使用してデジタル位相値を生成し、デジタル−アナログ変換器を使用してデジタル値をアナログ信号に変換する）を使用して生成され、その後スプリッタ回路が各一次位相信号を分割（複製）して複数の読出クロック信号を提供する。例えば、３位相ＣＣＤクロッキング技術が使用される場合、３つの一次位相信号が生成されてその後複数の二次位相信号に分割され、各二次位相信号は３つの一次位相信号のうちの１つと同等の位相を有する。二次位相信号はその後、各二次位相信号が関連付けられた読出クロック信号になるように、下記に記載されるように処理され、読出クロック信号はその後、各画素行が組読出クロック信号の関連付けられた組を受信するように、ＣＣＤ画素のゲートに送信される（例えば、３ゲートＣＣＤ画素の各行は、第１の位相を有する１つの（第１の）読出クロック信号、第２の位相を有する１つの（第２の）読出クロック信号、及び第３の位相を有する１つの（第３の）読出クロック信号を含む、３つの読出クロック信号の組によって制御される）。読出クロック信号は、試料領域から反射された光によって生成された画像電荷が収集されて、既知のＴＤＩ画像処理技術に従って画素から画素へ列を下りて転送されるように、試料の移動と協調する。
【００１１】
本発明の態様に従い、読出クロック信号は、各読出クロック信号が、関連付けられた増幅された二次位相信号と同じ位相を有するが、読出クロック信号が適用される画素行の（垂直）位置に従う他の読出クロック信号とは異なる振幅を有するように、関連付けられた利得制御されたドライバを使用して、二次位相信号の各々を増幅することによって生成される。換言すると、利得制御されたドライバは、少なくとも１つの上部（第１の）画素行（すなわち、ＴＤＩプロセスの早期に反射された光を受信するセンサ列の「上部」（第１の）端に隣接して配置された行）が、比較的低い（第１の）振幅を有する読出クロック信号の（第１の）組によって制御され、少なくとも１つの下部（第２の）画素行（すなわち、ＴＤＩプロセスの終わり間近に反射された光を受信するセンサの下部（第２の）端に隣接して配置された行）が、比較的高い（第２の）振幅を有する読出クロック信号の（第２の）組によって制御されるように、構成される。ある具体的な実施形態では、各行の予測される最大画像電荷は、推定されるかまたは別途予め決定され、ドライバは、各行に適用される読出クロック信号振幅がその行についての予測される最大画像電荷量によって定義されるように、ＴＤＩプロセス中、制御される。例えば、小さい画像電荷を保持／転送すると予測される上部行は、振幅が、予測される小さい画像電荷のための保持／転送機能を実施するために必要とされる最小ゲート電子レベルと同等またはそれよりもわずかに大きい、読出クロック信号によって制御される。逆に、より大きい（例えば全ウェル）画像電荷を保持／転送すると予測される下部行は、振幅が、予測されるより大きい画像電荷のための保持／転送機能を実施するために必要とされる最小（例えば「全ウェル」）電子レベルと同等またはそれよりもわずかに大きい、読出クロック信号によって制御される。センサの上部端付近で収集／保持／転送される画像電荷は比較的小さいため、上部画素行は、最後の行（すなわち、ＴＤＩプロセスの最後）において画像電荷を収集／保持／転送するために利用される読出クロック信号の最大振幅よりも、顕著に低い（例えば、２つのレベルがあるかまたは３つのレベルがあるかに応じて、少なくとも２分の１または３分の１、及びより多くのレベルが使用される場合さらにより低い）振幅を有する読出クロック信号を使用して制御される。より低い振幅を有する読出クロック信号を上部行に提供し、より高い振幅を有する読出クロック信号を下部行に提供することにより、本発明は、同じ振幅を有するクロック信号を使用して全ての行をドライブする従来の方法にまさりセンサ電力消費を顕著に低減し、それによってＴＤＩプロセス中にセンサによって生成される熱の量を顕著に低減することにより、次世代の半導体検査及び計量システムにおける既存のＴＤＩセンサの使用を容易にする。
【００１２】
本発明の代替の具体的な実施形態に従い、連続した傾斜様式（すなわち、各連続する行が、漸増的により大きい読出信号振幅を受信する）で、または階段様式（すなわち、画素行の関連付けられた群が、振幅が行の各連続する群について階段様式で増加する読出クロック信号を受信する）で、漸進的に（漸増的に）増加する複数の振幅を有する読出クロック信号。連続する傾斜アプローチの利点は、各行が、その行の位置で電荷を保持／転送するために必要な分の電力のみを受信するため、このアプローチが電力減少を最大にし、熱生成を最小にすることである。階段アプローチでは、画素行は連続して配列される「レベル」にグループ化され、各レベルは、所与のレベルの各行が同じ読出クロック信号を受信する（すなわち、そのレベルの全ての他の行と同じ振幅を有する）ように、ドライバの共通の組に接続された（例えば、センサチップ上に形成された二次スプリッタによって）２つ以上の画素行を含む。階段様式アプローチは、いくつかの行が、その群／レベルのための最小ゲート電子レベルよりも高い読出クロック信号振幅を受信するため、より少ない電力低下をもたらすが、階段アプローチは、センサパッケージからドライバの数及び関連付けられたピンアウト接続を減少させることによって、全体的なシステム経費及び複雑さを低減し、既存のセンサを使用することを容易にする。連続する傾斜アプローチまたは階段アプローチのどちらにおいても、少なくとも１つの中間（第３の）画素行（すなわち、上部（第１の）行と下部（第２の）行との間に配置された行）は、上部行（複数可）に適用されるより低い（第１の）振幅と下部行に適用されるより高い（第２の）振幅との間の、異なる（第３の）振幅を有する読出クロック信号組を受信する。
【００１３】
従来のＴＤＩ撮像システムと同様に、本発明は、光が各ＴＤＩプロセス中に試料の表面の同じ小さい領域（例えば欠陥領域）から反射され、反射された光が関連付けられた列の各画素に向けられるように、試料をセンサに対して動かすための、Ｘ−Ｙテーブルまたは他のコンベヤ機構を利用する。つまり、第１の期間中に欠陥領域から反射された光は、列内に配置された所与の（第１の）画素において「第１の」収集された電荷を生成するために、事前に形成された電荷と積分され、その後「第１の」収集された電荷は、試料の移動と協調して次の連続する（第２の）画素に転送され、よって次の（第２の）期間中に欠陥領域から反射された光が、関連付けられた収集された電荷が「第２の」（より大きい）収集された画像電荷を生成するために、転送／保持された電荷と積分される、次の連続する（第２の）画素に向けられ、「第２の」（より大きい）収集された画像電荷は次に同様に画素列を下りて渡される。本発明の態様に従い、画像電荷生成／転送プロセスは、収集された電荷がより低い（第１の）振幅を有する読出クロック信号によって制御される第１の画素から、より高い（第２の）振幅を有する読出クロック信号によって制御される次の連続する画素に転送される、少なくとも１つのインスタンスを含む。連続する傾斜アプローチが使用される場合、この増加した振幅は各画像電荷転送の際に（すなわち、行毎に）生じる。階段アプローチが使用される場合、振幅は、画像電荷があるレベルの最後の行から次の連続するレベルの最初の行に転送されるときに、周期的に生じる。
【００１４】
本発明の実践的な実施形態に従い、ＴＤＩ撮像システムは、センサ、検査される試料、及び試料をセンサに対して動かすための機構（例えばＸＹテーブル）を収容するために、真空チャンバを利用する。真空チャンバは、従来の方法の使用に伴うイオン化気体生成の問題なく、超高周波光（例えば１３．５ｎｍの波長を有する）を使用してＴＤＩ撮像を容易にする。真空チャンバの内側の熱生成を最小にするために、システムのドライブ電子回路及び読出電子回路は、真空チャンバの外側に配置される。例示的な実施形態では、ドライブ回路は、複数の参照用テーブルを使用してデジタル位相値を生成するように構成された論理を含むフィールドプログラマブルゲートアレイと、デジタル位相値を一次位相信号に変換するデジタル−アナログ変換器（ＤＡＣ）及び任意の第１段階増幅器と、一次位相信号に従って二次位相信号を生成するためのスプリッタ回路（または他の回路）と、二次位相信号を可変振幅読出クロック信号に変換する利得制御されたドライブ回路と、を含む。
【００１５】
本発明の具体的な実施形態に従い、利得制御されたドライブ回路は、二次位相信号を受信するように結合された非反転（第１の）入力端子と、可変振幅読出クロック信号が送信される出力端子と、増幅器出力端子と反転（第２の）増幅器入力端子との間に接続されたデジタル／アナログ可変抵抗器と、を有する、電流帰還増幅器を含む。各々の利得制御されたドライブ回路の可変抵抗器は、目標出力電圧振幅を生成する利得を調節する、適切な制御値によって構成される。可変抵抗器（または他のアナログもしくはデジタル利得制御回路）の使用は、センサの各行またはレベルに送信される読出クロック信号振幅の正確な調節を容易にする。
【００１６】
本発明のこれら及び他の特長、態様、及び利点は、以下の実施形態、添付の請求項、及び添付の図面に関して、より良く理解される。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態に従う、ＴＤＩセンサを含む簡略化されたＴＤＩ撮像システムを図示する。
【図２】図１のＴＤＩ撮像システムの一部を示し、特に、動作中に収集された電荷を積分し、ＴＤＩセンサの列に沿い画素から画素に転送される、例示的な画像電荷を示す。
【図３】本発明の実践的な実施形態に従う簡略化されたＴＤＩ撮像システム時間を示すブロック図である。
【図４】本発明の具体的な実施形態に従う、可変読出クロック信号を生成するために利用される例示的な利得制御されたドライバ回路を図示する回路図である。
【図５（Ａ）】本発明の代替の実施形態に従う、連続する傾斜様式を有する可変読出クロック信号振幅を示す図である。
【図５（Ｂ）】本発明の代替の実施形態に従う、階段様式を有する可変読出クロック信号振幅を示す図である。
【図５（Ｃ）】従来の一定の電圧読出クロック信号振幅を示す図である。
【図６】従来のＴＤＩセンサを示す簡略化されたブロック図である。
【発明を実施するための形態】
【００１８】
本発明はＴＤＩ画像検知における改良に関する。以下の説明は、当業者が特定の用途及びその要件の文脈で、提供される本発明をなし使用することを可能にするために、提示される。本明細書で使用される場合、「上部」、「下部」、「下向き」、「水平」、及び「垂直」等の方向を示す用語は、説明の目的のために相対的な位置を提供することを意図され、基準の絶対的な枠組を指定することは意図されない。本明細書で使用される場合、「読出クロック信号」という用語は、シリアルレジスタから電荷を読み取るために使用される「水平」（シリアル）読出クロック信号に対して、「垂直」読出クロック信号（すなわち、ＣＣＤセンサにおける列に沿う電荷転送を実装するために利用される読出クロック信号）を指すことが意図される。本明細書で利用される「結合される」及び「接続される」という用語は以下のように定義される。「接続される」という用語は、例えば、標準の集積回路作製技術に従って形成された金属線による、２つの回路素子の間の直接的な接続を説明するために使用される。対照的に、「結合される」という用語は、２つの回路素子の間の直接的な接続または間接的な接続のいずれかを説明するために使用される。例えば、２つの結合された素子は、金属線によって直接的に接続され得るか、または介在する回路素子（例えばコンデンサ、抵抗器、インダクタ、またはトランジスタのソース／ドレイン端子によって）によって間接的に接続され得る。好ましい実施形態への様々な修正は当業者に明らかになり、本明細書で定義される一般的な原則は、他の実施形態に適用されてよい。したがって、本発明は、示され記載される特定の実施形態に限定されることが意図されず、本明細書に開示される原則及び新規な特長に一貫する最も広い範囲に従うことが意図される。
【００１９】
読出クロック信号の振幅は、ＣＣＤ画素の最大電荷保持容量（すなわち、全ウェル容量）を定義し、ＴＤＩ撮像システムの電力消費を定義する主要な因子の１つである。伝統的な用途では、ＴＤＩ  ＣＣＤセンサに送信された読出クロック信号クロックは、撮像区域全体について同じ振幅を維持する（すなわち、全ての画素行が、画素位置に関わらず、全ウェル画素レベルによって決定される同じ電圧振幅を有する読出クロック信号を受信する）。Ｍ回の画素転送後（すなわち、Ｍ行の後）の合計電荷（または合計信号レベル）Ｓを仮定すると、各画素についての収集された電荷はおよそＳ／Ｍであり、アレイにおける画素の合計保持電荷はその垂直（行）位置により定義され、以下のように表される。
【数１】
0006312822.tif 000002
式中ｙはＴＤＩ積分方向の画素位置（行番号）である。次に、全ウェルレベルＳＦを有するＣＣＤを考慮すると、画素位置ｙにおいて保持される必要がある最大電荷は以下のようになる。
【数２】
0006312822.tif 000003
【００２０】
この全ウェル電荷を保持及び転送するために必要とされる最大垂直クロック振幅がＶＦＷである場合、電荷レベルＳＦ（ｙ）を有する画素ｙにおいて保持及び転送することが必要とされる電圧スイングもまた係数ｙ／Ｍで減少する。従来の方法の一定電圧読出クロック信号を使用すると、垂直ドライバ増幅器についての正規化された電力要件は、次のように表される。
【数３】
0006312822.tif 000004
【００２１】
例示的な実践的実施例を参照して以降下記に記載される本発明は、本発明が、画素行位置の関数として定義される、異なる画素行についての可変垂直クロック振幅を導入するという点で、従来のアプローチとは区別できる。電荷ＳＦ／Ｍを保持及び転送するための最大振幅がＶＦＷであると仮定すると、図５（Ｂ）で示されるように、読出クロック信号振幅を垂直画素（行）位置によって変化させることにより、センサ電力消費（ΣｆＣＶ２）はセンサ性能を犠牲にすることなく減少し、これは、各画素行に供給される修正された読出クロック信号振幅が、その画素行上で生成される最大の可能な画像電荷の保持及び転送を実施するのに十分であるためである。
【００２２】
本発明の実装を簡略化するために、階段振幅増分（図５（Ａ）に示され、実践的な実施形態において実装される）が電圧レベルの漸次増加の代わりに使用される。全ての画素積分レベルの階段選択についての正規化された電力消費は、以下のように表される。
【数４】
0006312822.tif 000005
式中ｎはＴＤＩ方向の転送の数であり、Ｖ最小は第１の画素についての予測される最大電荷（または、各ＴＤＩ積分工程で生成される、予測される最大光電子）であり、以下によって与えられる。
【数５】
0006312822.tif 000006
したがって、正規化された電力要件は以下のようになる。
【数６】
0006312822.tif 000007
本発明を利用する電力低減Ｐ’／Ｐは以下のように計算される。
【数７】
0006312822.tif 000008
式中Ｐ’は可変垂直クロック振幅を使用して必要とされる電力消費である。したがって、本発明の利益は、従来のクロック構想と比較して低減した電力消費（例えば、式７に準拠して３３．３３％まで低下）、及び低減した電力レベルでのＣＣＤ上の最小化された熱ストレスに起因する低減した暗電流を含む。
【００２３】
本発明は、これから特定の簡略化されたかつ実践的な例示的実施形態を参照して説明される。
【００２４】
図１は、９つの行Ｒ１１〜Ｒ３３及び８つの列ＣＬ１〜ＣＬ８に配列されたＣＣＤ画素１５１−１１〜１５１−９８のアレイを含む、簡略化された３位相センサ１５０を利用する、部分的なＴＤＩ撮像システム１００を示す。各画素行は、各行の各画素が３つの読出クロック信号の同じ組を受信しそれによって制御されるように、一緒に接続される。加えて、例示的な実施形態に従い、画素行は、各レベルが３つの読出クロック信号の同じ組を共有する３つの行を含むように、連続して配列されたレベルＬ１〜Ｌ３を形成するようにグループ化される（例えばスプリッタ回路１５６によって）。例えば、レベルＬ１は、読出クロック信号Ｐ１Ｖ１、Ｐ２Ｖ１、及びＰ３Ｖ１を含む同じ読出クロック信号組を受信しそれによって制御される、行Ｒ１１〜Ｒ１３を含む（すなわち、行Ｒ１１における画素Ｒ１１〜Ｒ１８、行Ｒ１２における画素Ｒ２１〜Ｒ２８、及び行Ｒ１３における画素Ｒ３１〜Ｒ３８の各々は、読出クロック信号Ｐ１Ｖ１、Ｐ２Ｖ１、及びＰ３Ｖ１を受信しこれらによって制御される）。同様に、レベルＬ２は、読出クロック信号Ｐ１Ｖ２、Ｐ２Ｖ２、及びＰ３Ｖ２を受信しそれらによって制御される行Ｒ２１〜Ｒ２３を含み、レベルＬ３は、読出クロック信号Ｐ１Ｖ３、Ｐ２Ｖ３、及びＰ３Ｖ３を受信しそれらによって制御される行Ｒ３１〜Ｒ３３を含む。当業者は、示される９×８アレイが説明的な目的のために大幅に簡略化されており、実際のセンサは典型的により多くの行及び列を含むことを認識するだろう。さらに、レベルは任意の数の行（１、２、４）を含み得、異なる数の読出クロック信号（例えば２または４）を必要とする画素もまた使用され得る。
【００２５】
ＴＤＩ撮像システム１００は、従来の撮像システムにおいて利用されるものと同じ様式で、後に分割及び処理されて９つの読出クロック信号Ｐ１Ｖ１〜Ｐ３Ｖ１、Ｐ２Ｖ１〜Ｐ２Ｖ３、及びＰ３Ｖ１〜Ｐ３Ｖ３を形成する、３つの一次位相信号Ｐ１、Ｐ２、及びＰ３を生成するために、様々な回路を利用する。図１の左側を参照すると、一次位相信号Ｐ１、Ｐ２、及びＰ３は、一次位相信号Ｐ１が位相信号Ｐ２及びＰ３からの位相から、センサ１５０の所望の動作を生成する方法で外れるように、既知の技術を使用して（例えば、図３を参照して下記に記載される様式でＦＰＧＡ、ＤＡＣ、及び増幅器を使用して）生成される。一次位相信号Ｐ１、Ｐ２、及びＰ３は、その後スプリッタ回路１１０によってそれぞれ「分割」され（すなわち、効果的に複製され）、各々が一次位相信号のうちの１つと同一である、９つの二次位相信号Ｐ１１〜Ｐ３３を形成する。つまり、二次位相信号Ｐ１１〜Ｐ３３は同一であり一次位相信号Ｐ１と同じ位相を有し、二次位相信号Ｐ２１〜Ｐ２３は一次位相信号Ｐ２と同じ位相を有し、二次位相信号Ｐ３１〜Ｐ３３は一次位相信号Ｐ３と同じ位相を有する。二次位相信号Ｐ１１〜Ｐ３３はその後、各二次位相信号が、関連付けられたドライバ１３０−１１〜１３０−３３によって増幅され、関連付けられた読出クロック信号Ｐ１Ｖ１〜Ｐ３Ｖ３を生成するようにドライバ回路１３０によって処理される。例えば、二次位相信号Ｐ１１はドライバ１３０−１１の入力端子に適用され、ドライバはその後その出力端子上で、関連付けられた読出クロック信号Ｐ１Ｖ１を生成する。同様にドライバ１３０−１２及び１３０−１３は、それぞれ二次位相信号Ｐ２１及びＰ３１を関連付けられた読出クロック信号Ｐ２Ｖ１及びＰ３Ｖ１に変換し、ドライバ１３０−２１、１３０−２２、及び１３０−２３は、それぞれ二次位相信号Ｐ１２、Ｐ２２、及びＰ３２を関連付けられた読出クロック信号Ｐ１Ｖ２、Ｐ２Ｖ２、及びＰ３Ｖ２に変換し、ドライバ１３０−３１、１３０−３２、及び１３０−３３は、それぞれ二次位相信号Ｐ１３、Ｐ２３、及びＰ３３を関連付けられた読出クロック信号Ｐ１Ｖ３、Ｐ２Ｖ３、及びＰ３Ｖ３に変換する。ドライバ回路１１０は、各ドライバ１３０−１１〜１３０−３３が関連付けられた画素行または行の群に結合されるように、センサ１５０の対応する入力端子に結合される。例えば、ドライバ１３０−１１の出力端子は、行Ｒ１１、Ｒ１２、及びＲ１３が、二次位相信号Ｐ１１に従って生成されるクロック信号Ｐ１Ｖ１を受信するように、センサ１５０に結合される。ドライバ１３０−２１及び１３０−３１は、行Ｒ１１、Ｒ１２、及びＲ１３が、それぞれ二次位相信号Ｐ２１及びＰ３１に従って生成されるクロック信号Ｐ２Ｖ１及びＰ３Ｖ１を受信するようにも、センサ１５０に結合されることに留意されたい。つまり、各画素行（例えば行Ｒ１１）は３つの位相信号によって制御される。一実施形態では、読出クロック信号Ｐ１Ｖ１〜Ｐ３Ｖ３は、共有される米国特許第７９５２６３３号、表題「Ａｐｐａｒａｔｕｓ  ｆｏｒ  ｃｏｎｔｉｎｕｏｕｓ  ｃｌｏｃｋｉｎｇ  ｏｆ  ＴＤＩ  ｓｅｎｓｏｒｓ」（Ｂｒｏｗｎら）において教示される方法に従って、連続するクロッキング信号波形として生成され、この特許はその全体が参照により本明細書に組み込まれる。
【００２６】
本発明の態様に従い、ドライバ回路１１０のドライバ１３０−１１〜１３０−３３は、読出クロック信号Ｐ１Ｖ３〜Ｐ３Ｖ３の振幅が、読出クロック信号が適用される画素行（複数可）の（垂直）位置に従って定義され、適用される読出クロック信号振幅が、画像電荷が列ＣＬ１〜ＣＬ８に沿って移動する方向に増加するように、制御される（例えば利得制御回路１７０によって）利得制御回路を備える。例えば、ドライバ１３０−１１〜１３０−１３の利得は、少なくとも１つの上部（第１の）画素行（この実施例では、ＴＤＩプロセス中に画像電荷を開始する列ＣＬ１〜ＣＬ８の端に隣接して配置される、行Ｒ１１〜Ｒ１３）が読出クロック信号Ｐ１Ｖ１、Ｐ２Ｖ１、及びＰ３Ｖ１を受信するように、制御信号Ｇ１によって制御され、「Ｐ１」、「Ｐ２」、及び「Ｐ３」は３つの位相信号を指定し、「Ｖ１」は図１の上部中央部分に示される比較的低い（第１の）振幅Ａ１を指定する。対照的に、ドライバ１３０−３１〜１３０−３３の利得は、少なくとも１つの下部（第２の）画素行（例えば、ＴＤＩプロセス中に最終画像電荷が転送／生成される列ＣＬ１〜ＣＬ８の端に隣接して配置される、行Ｒ３１〜Ｒ３３）が読出クロック信号Ｐ１Ｖ３、Ｐ２Ｖ３、及びＰ３Ｖ３を受信するように、制御信号Ｇ３によって制御され、「Ｖ３」は図１の下部中央部分に示される比較的高い（第２の）振幅Ａ３を指定し、振幅Ａ３は振幅Ａ１よりも大きい。下向き垂直方向に増加する読出クロック信号を提供するために、ドライバ１３０−２１〜１３０−２３の利得は、少なくとも１つの中間（第３の）画素行（例えば、ＴＤＩプロセス中、上部行から画像電荷を受信し、その画像電荷を下部行に転送するように配置される、行Ｒ２１〜Ｒ２３）が、振幅Ａ１とＡ３との間の振幅を有する中間振幅Ａ２（図１の中央領域に示される）を有する、読出クロック信号Ｐ１Ｖ２、Ｐ２Ｖ２、及びＰ３Ｖ２を受信するように、制御信号Ｇ２によって制御される。
【００２７】
ある具体的な実施形態では、各行の予測される最大画像電荷は、推定されるかまたは別途予め決定され、ドライバ１３０−１１〜１３０−３３は、各行に適用される読出クロック信号振幅（すなわち、振幅Ａ１、Ａ２、及びＡ３）が、その行についての予測される最大画像電荷量によって定義されるように、各ＴＤＩプロセス中、制御される。例えば、小さい画像電荷を保持／転送すると予測される上部行Ｒ１１〜Ｒ１３は、振幅Ａ１が、行Ｒ１３の画素１５１−３１〜１５１−３８において生成される最大の予測される画像電荷についての保持／転送機能を実施するのに必要とされる最小ゲート電子レベルと、同等かそれよりもわずかに大きい、読出クロック信号によって制御される。逆に、より大きい（例えば全ウェル）画像電荷を保持／転送すると予測される下部行Ｒ３１〜Ｒ３３は、振幅Ａ３が、行Ｒ３３の画素１５１−９１〜１５１−９８において生成される予測される最大「全ウェル」画像電荷量についての保持／転送機能を実施するのに必要とされる最小電子レベルと、同等かまたはそれよりもわずかに大きい読出クロック信号によって制御される。中間行Ｒ２１〜Ｒ２３は中間画像電荷を保持／転送すると予測され、よって、振幅Ａ２が、行Ｒ２３の画素において生成される予測される最大中間画像電荷についての保持／転送機能を実施するのに必要とされる最小電子レベルと、同等かまたはそれよりもわずかに大きい、読出クロック信号によって制御される。一実施形態では、上部行Ｒ１１〜Ｒ１３において（すなわち、ＴＤＩプロセスの最初に）収集／保持／転送される画像電荷は、下部行Ｒ３１〜Ｒ３３において生成されるものと比較して比較的小さいため、読出クロック信号Ｐ１Ｖ３、Ｐ２Ｖ３、及びＰ３Ｖ３の振幅Ａ３は、上部行Ｒ１１〜Ｒ１３において画像電荷を収集／保持／転送するのに利用される読出クロック信号Ｐ１Ｖ１、Ｐ２Ｖ１、及びＰ３Ｖ１の振幅Ａ１よりも、顕著に高い（例えば、２つのレベルの場合少なくとも２倍高く、示される実施例では３倍高い）。
【００２８】
図１の例示的な実施例は、センサ１５０の行Ｒ１１〜Ｒ３３が、各レベルが３つの行を含む（例えばレベルＬ１が行Ｒ１１〜Ｒ１３を含み、レベルＬ２が行Ｒ２１〜Ｒ２３を含み、レベルＬ３が行Ｒ３１〜Ｒ３３を含む）ように、連続して配列されたレベルＬ１〜Ｌ３にグループ化される、「階段」クロック分布を利用する。階段クロック分布アプローチでは、各ドライバ１３０−１１〜１３０−３３は、関連付けられたレベルの全ての行が、ドライバによって生成された同じ読出クロック信号を受信するように、関連付けられたレベルＬ１〜Ｌ３の全ての行に結合される。例えば、ドライバ１３０−１１は、全ての行Ｒ１１、Ｒ１２Ｒ１３が読出クロック信号Ｐ１Ｖ１を受信するように、レベルＬ１の全ての行Ｒ１１、Ｒ１２、及びＲ１３に結合される（例えばセンサ１５０上で形成された第２のスプリッタ回路１５６によって）。同様に、ドライバ１３０−１２及び１３０−１３は、全ての行Ｒ１１、Ｒ１２Ｒ１３が、読出クロック信号Ｐ２Ｖ１及びＰ３Ｖ１も受信するように、レベルＬ１の全ての行Ｒ１１、Ｒ１２、及びＲ１３に結合される。加えて、ドライバ１３０−２１、１３０−２２、及び１３０−２３は、レベルＬ２の全ての行Ｒ２１、Ｒ２２、及びＲ２３が読出クロック信号Ｐ１Ｖ２、Ｐ２Ｖ２、及びＰ３Ｖ２を受信するように、これらの行に結合され、ドライバ１３０−３１、１３０−３２、及び１３０−３３は、レベルＬ３の全ての行Ｒ３１、Ｒ３２、及びＲ３３が読出クロック信号Ｐ１Ｖ３、Ｐ２Ｖ３、及びＰ３Ｖ３を受信するように、これらの行に結合される。このように、各レベルＬ１〜Ｌ３の行は、関連付けられた読出クロック信号振幅を有する位相信号によって制御される（例えばレベルＬ１は振幅Ａ１を使用して制御され、レベルＬ２は振幅Ａ２を使用して制御され、レベルＬ３は振幅Ａ３を使用して制御される）。階段クロック分布アプローチは、概して図５（Ａ）に示され、これは一連の「段」で最小電圧Ｖ０から最大電圧ＶＦＷに増加する読出クロック信号振幅を示し、各段は同じ振幅を有する読出クロック信号を受信する画素行の関連付けられた数を示す。
【００２９】
図５（Ｂ）は読出クロック信号振幅が各画像電荷転送で増加する（すなわち、よって各連続する行が漸増的により大きい読出信号振幅を受信する）代替の連続する傾斜クロック分布アプローチを図示する図である。連続する傾斜アプローチの利点は、各行が、その行の位置で電荷を保持／転送するために必要な分の電力のみを受信するため、このアプローチが電力減少を最大にし、熱生成を最小にすることである。対照的に、階段アプローチを使用すると、読出クロック信号振幅は各レベルの最後の画素行によって定義され、これは、各レベルにおける「上部」行が、必要とされるよりも高くあり得る振幅を使用して制御されることを必要とする。階段様式アプローチは、いくつかの行が、その群／レベルのための最小ゲート電子レベルよりも高い読出クロック信号振幅を受信するため、より少ない電力低下をもたらすが、階段アプローチは、センサパッケージからドライバの数及び関連付けられたピンアウト接続を減少させることによって、全体的なシステム経費及び複雑さを低減し、既存のセンサを使用することを容易にする。対照的に、図５（Ｃ）に示されるように、従来のアプローチは全てのセンサ画素行に同じ読出クロック信号最大振幅ＶＦＷを適用する。
【００３０】
図２は、センサ１５０（図１に示される）の列ＣＬ１における画像電荷Ｃ１の生成を含むＴＤＩプロセスを図示する、簡略化された図である。図２の左側を参照すると、各々がＶ１〜−Ｖ１で変化する振幅Ａ１を有する、例示的な読出クロック信号Ｐ１Ｖ１、Ｐ２Ｖ１、及びＰ３Ｖ１が示され、画素１５１−１１、１５１−１２、及び１５１−１３のゲートＧにそれぞれ適用される。同様に、Ｖ２〜−Ｖ２で変化する振幅Ａ２を有する（しかし、それぞれ読出クロック信号Ｐ１Ｖ１、Ｐ２Ｖ１、及びＰ３Ｖ１と同じ位相を有する）例示的な読出クロック信号Ｐ１Ｖ２、Ｐ２Ｖ２、及びＰ３Ｖ２が画素１５１−２１、１５１−２２、及び１５１−２３のゲートにそれぞれ適用され、Ｖ３〜−Ｖ３で変化する振幅Ａ３を有する例示的な読出クロック信号Ｐ１Ｖ３、Ｐ２Ｖ３、及びＰ３Ｖ３が画素１５１−３１、１５１−３２、及び１５１−３３のゲートに適用される。
【００３１】
さらに図２において示されるのは、従来のＴＤＩ撮像システムにおいて使用されるものと同様の様式で試料Ｓをセンサ１５０に対して動かすシステム１００の別の部分である、Ｘ−Ｙテーブル２１０（または他のコンベヤ機構）である。図２は試料Ｓの小さい一部（すなわち、試料表面における小さい穴または裂け目を含む欠陥領域ＤＲ）を示し、期間ｔ１〜ｔ９中に試料Ｓがセンサ１５０に対して動くに伴う、欠陥領域ＤＲの相対的な移動を図示する（すなわち、試料「Ｓ（ｔ１）」は初期時間ｔ１での欠陥領域ＤＲを示し、試料「Ｓ（ｔ９）」は最終時間ｔ９での欠陥領域ＤＲを示す）ことに留意されたい。９つの期間の各々の期間中に欠陥領域ＤＲに向けられる入射光（破線矢印ＩＬ（ｔ１）〜ＩＬ（ｔ９）によって示される）及び９つの期間の各々の期間中に欠陥領域ＤＲから反射される光（破線矢印ＲＬ（ｔ１）〜ＲＬ（ｔ９）によって示される）は、ＴＤＩプロセス中、センサ１５０に向けられる。対応する画像電荷Ｃ１が列ＣＬ１に沿って転送されるのと同じ速度での試料の相対的移動により、反射された光ＲＬ（ｔ１）〜ＲＬ（ｔ９）は、各期間中に受信された光が、画像電荷Ｃ１が列ＣＬ１を下りて転送されるに伴い画像電荷Ｃ１と積分されるように、各画素１５１−１１〜１５１−９１に向けられる。つまり第１の期間ｔ１中に欠陥領域ＤＲから反射された光ＲＬ（ｔ１）は、画素１５１−１１において「第１の」収集された電荷Ｃ１（ｔ１）を生成する。画像電荷Ｃ１（ｔ１）は、その後、期間ｔ１の最後（期間ｔ２の最初）に画素１５１−２１に転送され、第２の期間ｔ２中に欠陥領域ＤＲから反射された光ＲＬ（ｔ２）は、画素１５１−１２において、転送された電荷Ｃ１（ｔ１）と積分され、収集された電荷Ｃ１（ｔ２）を生成する。画像電荷Ｃ１（ｔ１）はその後、時間ｔ３中に、画素１５１−３１に転送され、反射された光ＲＬ（ｔ３）と積分されて画像電荷ＲＬ（ｔ３）を生成し、これはその後、時間ｔ４中に画素１５１−４１に転送され、反射された光ＲＬ（ｔ４）と積分されて画像電荷ＲＬ（ｔ４）を生成し、これはその後、画素１５１−５１に転送され、反射された光ＲＬ（ｔ５）と積分されて画像電荷ＲＬ（ｔ５）を生成し、これはその後、画素１５１−６１に転送され、反射された光ＲＬ（ｔ６）と積分されて画像電荷ＲＬ（ｔ６）を生成し、これはその後、画素１５１−７１に転送され、反射された光ＲＬ（ｔ７）と積分されて画像電荷ＲＬ（ｔ７）を生成し、これはその後、画素１５１−８１に転送され、反射された光ＲＬ（ｔ８）と積分されて画像電荷ＲＬ（ｔ８）を生成し、これはその後、画素１５１−９１に転送され、反射された光ＲＬ（ｔ９）と積分されて最終画像電荷ＲＬ（ｔ９）を生成する。期間ｔ９後、最終電荷Ｃ１（ｔ９）は、既知の技術を使用するセンサ１５０から読出電子回路への送信のために、画素１５１−９１から読出増幅器１５５に転送される。
【００３２】
本発明の態様に従い、上述された可変読出クロック信号振幅のために、各画像電荷生成／転送プロセスは、収集された電荷が、より低い振幅を有する読出クロック信号によって制御される画素から、より高い振幅を有する読出クロック信号によって制御される次の連続する画素に転送される、少なくとも１つのインスタンスを含む。例えば、図１及び２において示されるように、階段クロック分布の使用のために、画素間の読出クロック信号振幅変化は２回生じる。第１の振幅変化は、画像電荷Ｃ１（ｔ３）が、振幅Ａ１を有する読出クロック信号Ｐ１Ｖ１〜Ｐ３Ｖ１によって制御される画素１５１−３１から、より高い振幅Ａ２を有する読出クロック信号Ｐ１Ｖ２〜Ｐ３Ｖ２によって制御される画素１５１−４１に転送されるときに生じる。第２の振幅変化は、画像電荷Ｃ１（ｔ６）が、振幅Ａ２を有する読出クロック信号Ｐ１Ｖ２〜Ｐ３Ｖ２によって制御される画素１５１−３６から、より高い振幅Ａ３を有する読出クロック信号Ｐ１Ｖ３〜Ｐ３Ｖ３によって制御される画素１５１−７１に転送されるときに生じる。より低い（第１の）振幅を有する読出クロック信号によって制御される画素から、漸増的により高い（第２の）振幅を有する読出クロック信号によって制御される画素への、画像電荷の反復される転送は、本発明の特徴であり、本発明に従って構築される電力低減利益ＴＤＩ撮像システムを容易にする。かかる振幅変化の数は、レベルの数（すなわち、階段クロック分布を利用するシステムにおいて）によって、または行の数（すなわち、連続する傾斜クロック分布を実装するシステムにおいて）によって決定される。
【００３３】
図３は、簡略化された例示的な実践的実施形態に従うＴＤＩ撮像システム１００Ａを示すブロック図であり、センサ１５０Ａが２０４８列×１０２４行アレイに配列された３ゲートＣＣＤ画素を備え、画素行が１６のレベルにグループ化される（すなわち、各レベルが読出制御信号の同じ組を受信する２０４８×６４画素を備える）。システム１１０Ａは、したがって、各位相の１つの読出クロック信号を含む組でセンサ１５０Ａに供給される、４８の読出クロック信号（すなわち、１６の「位相１」読出クロック信号Ｐ１Ｖ０１〜Ｐ１Ｖ１６、１６の「位相２」読出クロック信号Ｐ２Ｖ０１〜Ｐ２Ｖ１６、及び１６の「位相３」読出クロック信号Ｐ３Ｖ０１〜Ｐ３Ｖ１６）を生成することができるドライブ電子回路３０１Ａを含み、３つのクロック信号の各々は同じ電圧振幅を有する。加えて、センサシステム１００Ａは、上記された様式でＴＤＩプロセス中に生成された画像電荷を受信及び処理する、読出電子回路を含む。
【００３４】
開示される実施形態の態様に従い、センサ１５０Ａは、検査される試料を動かすための搬送機構（例えばＸＹテーブル２１０Ａ）ならびに入射光ＩＬを試料に向け反射された光ＲＬをセンサ１５０Ａに向ける関連付けられる光学素子（例えば偏光ビームスプリッタＰＢＳ及び関連付けられたレンズ（表示せず））と共に、真空チャンバ３５０Ａ内に収容される。光Ｌの光源は、真空チャンバ３５０Ａの内側に位置し得るか、または外側に配置され得る（すなわち、光Ｌが窓を通って真空チャンバ３５０Ａに入ってくる）ことに留意されたい。真空チャンバ３５０Ａは、試料が気体環境（例えば空気）内に配置される従来のシステム及び方法に関連付けられるイオン化気体の問題を生み出すことなく、超高周波光（例えば１３．５ｎｍの波長を有する）を使用してＴＤＩ撮像を容易にする。現在好ましい実施形態に従い、真空チャンバ３５０Ａの内側の熱生成を最小にするために、ドライブ電子回路３０１Ａ及び読出電子回路３０３Ａは真空チャンバ３５０Ａの外側に配置され、読出クロック信号Ｐ１Ｖ０１〜Ｐ３Ｖ１６は好適な接続（例えば電線または他の導電線）によって真空チャンバ３５０Ａに送信される。
【００３５】
図３に示される例示的な実践的実施形態では、ドライブ回路３０１Ａは、一次位相信号を生成し、その後一次位相信号を読出クロック信号に変換する役割を果たす、フィールドプログラマブルゲートアレイＦＰＧＡ３１０Ａと、デジタル−アナログ変換器（ＤＡＣ）３２０Ａ−１、３２０Ａ−２、及び３２０Ａ−３と、任意の「第１段階」利得オフセット増幅器３３０Ａ−１、３３０Ａ−２、及び３３０Ａ−３と、スプリッタ回路１１０Ａ−１、１１０Ａ−２、及び１１０Ａ−３と、ドライバ回路１３０Ａ−１、１３０Ａ−２、及び１３０Ａ−３と、を含む。ＦＰＧＡ３１０Ａは、既知の技術を使用してデジタル位相値ＤＰ１、ＤＰ２、及びＤＰ３を生成するためのＦＰＧＡ回路を調べ上げる、論理（例えば参照用テーブル内に格納される）によって構成された参照用テーブルを含む。ＤＡＣ３２０Ａ−１〜３２０Ａ−３と任意の第１段階増幅器３３０Ａ−１〜３３０Ａ−３とは、ＦＰＧＡ３１０Ａからデジタル位相値ＤＰ１、ＤＰ２、及びＤＰ３を受信するように結合され、デジタル位相値ＤＰ１、ＤＰ２、及びＤＰ３を一次位相信号Ｐ１、Ｐ２、Ｐ３にそれぞれ変換するために機能する。ある具体的な実施形態では、ＤＡＣ３２０Ａ−１はデジタル位相値ＤＰ１を受信するように結合され、第１の位相を有する関連付けられたアナログ位相信号ＡＰ１を生成するために既知の技術を使用して機能する。同様に、ＤＡＣ３２０Ａ−２及び３２０Ａ−３は、デジタル位相値ＤＰ２及びＤＰ３を受信するためにそれぞれ結合され、関連付けられたアナログ位相信号ＡＰ２及びＡＰ３を生成するために機能し、アナログ位相信号ＡＰ２及びＡＰ３は互いと及びアナログ位相信号ＡＰ１と位相が異なる。具体的な実施形態では、各ＤＡＣ３２０Ａ−１〜３２０Ａ−３は、米国マサチューセッツ州ノーウッドのＡｎａｌｏｇ  Ｄｅｖｉｃｅｓによって製造されるＡＤＶ７１２３等の、１０ビット３３０ＭＨｚのＤＡＣを備える。アナログ位相信号ＡＰ１〜ＡＰ３は、その後任意の第１段階増幅器３３０Ａ−１〜３３０Ａ−３を通り、これらは既知の技術を使用してアナログ位相信号を増幅及び／または信号処理するために機能し、好適な特徴を有する一次位相信号Ｐ１、Ｐ２、及びＰ３を生成する。例えば、第１段階増幅器３３０Ａ−１は、関連付けられたＤＡＣ３２０Ａ−１から関連付けられたアナログ位相信号ＡＰ１を受信するように結合され、一次位相信号Ｐ１が所望の信号特徴を有しながらその出力端子上で生成されるように、受信された信号の利得及び他の特徴を制御する回路を含む。同様に、第１段階増幅器３３０Ａ−２及び３３０Ａ−３は、それぞれ関連付けられたＤＡＣ３２０Ａ−２及び３２０Ａ−３から関連付けられたアナログ位相信号ＡＰ２及びＡＰ３を受信するように結合され、それぞれそれらの出力端子上で一次位相信号Ｐ２及びＰ３を生成する回路を含む。一次位相信号Ｐ１〜Ｐ３は、その後それぞれスプリッタ回路１１０Ａ−１〜１１０Ａ−３に送信され、各スプリッタ回路（例えばスプリッタ３３０Ａ−１）は関連付けられた一次位相信号を受信するように結合され、受信された一次位相信号と同じ位相及び信号特徴を有する１６の同一の二次位相信号を生成する（すなわち、「分割する」または別途複製する���回路を含む。例えば、スプリッタ３３０Ａ−１は、増幅器３３０Ａ−１の出力端子を受信するように結合され、一次位相信号Ｐ１に従って二次位相信号Ｐ１０１〜Ｐ１１６を生成する。同様にスプリッタ３３０Ａ−２及び３３０Ａ−３は、それぞれ一次位相信号Ｐ２及びＰ３を受信するように結合され、それぞれ二次位相信号Ｐ２０１〜Ｐ２１６及びＰ３０１〜Ｐ３１６を生成する。二次位相信号Ｐ１０１〜Ｐ１１６、Ｐ２０１〜Ｐ２１６、及びＰ３０１〜Ｐ３１６は、その後、各々が図４を参照して下記に記載されるもの等の、センサ１５０Ａへの送信のための読出制御信号Ｐ１Ｖ０１〜Ｐ３Ｖ１６を生成する、１６の利得制御されたドライバを含む、ドライバ回路１３０Ａ−１〜１３０Ａ−３に送信される。
【００３６】
図４は、本発明の具体的な実施形態に従う、ドライバ回路１３０Ａ−１〜１３０Ａ−３（図３）によって利用される、利得制御されたドライバ（アナログドライバ）１３０Ｂを図示する回路図である。ドライバ１３０Ｂは、概して、電流帰還増幅器１３１Ｂ（例えば米国テキサス州プラノのＴｅｘａｓ  Ｉｎｓｔｒｕｍｅｎｔｓによって製造されるＬＭ７３７３ＭＲＸ演算増幅器）及びアナログ（またはデジタル）可変抵抗器１３２Ｂを含む。増幅器１３１Ｂは、関連付けられた二次位相信号（例えば信号Ｐ１０１）を受信するように結合された非反転（第１の）入力端子＋ＩＮと、関連付けられた可変振幅読出クロック信号（例えば信号Ｐ１Ｖ０１）が送信される出力端子と、非反転入力端子−ＩＮと、を含む。可変抵抗器１３２Ｂは、増幅器出力端子ＯＵＴと反転増幅器入力端子−ＩＮとの間（すなわち、利得設定抵抗器の位置）に接続され、１６の起こり得る異なる抵抗が可変抵抗器１３２Ｂによって生成されて増幅器１３１Ｂに所望の出力電圧振幅を生成させる適切な利得を生成するように、関連付けられた制御値Ｇ１（例えば値が０〜１５の範囲である）によって構成される。システム１００Ａ（図３）では、ＴＤＩセンサ１５０Ａの全ての画素を制御するために、ドライバ１３０Ｂは４８回複製されて読出クロック信号Ｐ１Ｖ０１〜Ｐ３Ｖ１６を生成する。増幅器は垂直ＤＡＣ回路から入力を受信する。
【００３７】
再度図３を参照すると、各ドライバ回路１３０Ａ−１〜１３０Ａ−３は、各々がドライバ１３０Ｂ（図４）と同一であり、センサ１５０Ａの１６のレベルの各々における予測される最大画像電荷値（すなわち、格納される光電子の最大数）によって定義される振幅が漸増する１６の読出クロック信号を生成するように構成される、１６の利得制御されたドライバを含む。表１は、典型的なＶＦＷ＝＋／−６Ｖ正弦波時計揺れについての１６の画素行レベルの各々の例示的な漸増するクロック信号振幅を示す。
【表１】
0006312822.tif 000009
【００３８】
本明細書に提示される実施形態及び図示される具体的な態様は、限定的でないことを意味し、本発明の教示及び利益をなお組み込みながら代替の構成要素、すなわち、列位置に従って振幅が変化する読出クロッキング信号を使用してＴＤＩセンサ内で画像電荷を転送するために用いられる実装を、含み得る。本発明はこのようにその具体的な実施形態に関連して記載されてきたが、本発明はさらなる修正が可能であることが理解されるだろう。本発明は、本発明の原理に概して従う任意の変形、使用、または適応を網羅することが意図され、本発明が関係する当分野内の既知及び慣習的な実践内に収まる本発明からのかかる発展を含む。例えば、本発明は１つの画素あたり３つのゲートを有するＴＤＩ  ＣＣＤセンサを具体的に参照して記載されるが、本発明は２つまたは４つ以上のゲートを有する画素を有するＴＤＩセンサにも適用可能である（すなわち、２つまたは４つ以上の位相を有する読出クロック信号を使用する）。加えて、読出クロック信号は、電荷を方形電圧波よりも連続的にゲートからゲートへ及び画素から画素へ動かす、連続する（正弦波）電圧波形（すなわち、連続するクロックモードを使用する）と示されるが、読出信号はバーストモードを使用して（すなわち、方形電圧波形を使用して）もまた生成されてよい。
【図１】
0006312822.tif 000010
【図２】
0006312822.tif 000011
【図３】
0006312822.tif 000012
【図４】
0006312822.tif 000013
【図５（Ａ）】
0006312822.tif 000014
【図５（Ｂ）】
0006312822.tif 000015
【図５（Ｃ）】
0006312822.tif 000016
【図６】
0006312822.tif 000017