(57)【特許請求の範囲】
【請求項１】
電力用半導体素子と、
前記電力用半導体素子のゲートを駆動するためのゲート駆動絶縁電源と、
アノードが前記電力用半導体素子のゲートに接続される電圧上昇防止用ダイオードと、
カソードが前記電圧上昇防止用ダイオードのカソードに接続され、アノードが前記電力用半導体素子のエミッタに接続される順バイアス電源用ツェナーダイオードと、
カソードが前記電圧上昇防止用ダイオードのカソードおよび前記順バイアス電源用ツェナーダイオードのカソードに接続され、アノードが前記ゲート駆動絶縁電源の正極に接続された電圧調整ダイオードと、
を備える
ことを特徴とする電力用半導体素子の駆動回路。
【請求項２】
前記電圧調整ダイオードは複数のダイオードが直列接続されて構成される
ことを特徴とする請求項１に記載の電力用半導体素子の駆動回路。
【請求項３】
前記電圧調整ダイオードは、ＰＮ接合ダイオードまたはショットキーバリアダイオードを含む
ことを特徴とする請求項１または２に記載の電力用半導体素子の駆動回路。
【請求項４】
前記ゲート駆動絶縁電源の前記正極および負極に接続され、前記電力用半導体素子のゲートを介して前記電力用半導体素子を順バイアス状態または逆バイアス状態に制御する絶縁増幅器をさらに備える
ことを特徴とする請求項１から３のいずれか１項に記載の電力用半導体素子の駆動回路。
【請求項５】
前記電力用半導体素子は、ケイ素基板に形成された絶縁ゲート型バイポーラトランジスタまたは金属‐酸化物‐半導体‐電界効果トランジスタである
ことを特徴とする請求項１から４のいずれか１項に記載の電力用半導体素子の駆動回路。
【請求項６】
前記電力用半導体素子は、炭化ケイ素基板に形成された金属‐酸化物‐半導体‐電界効果トランジスタである
ことを特徴とする請求項１から４のいずれか１項に記載の電力用半導体素子の駆動回路。
【請求項７】
出力端子がモータに接続されている請求項１から６のいずれか１項に記載の電力用半導体素子の駆動回路と、
交流電源からの交流電力を直流電力に変換して前記電力用半導体素子の駆動回路の入力端子に入力するコンバータと、
を備える
ことを特徴とするモータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流破損または過電圧破損を防ぐための保護機能を有する電力用半導体素子の駆動回路およびこれを用いてモータを駆動するモータ駆動装置に関する。
【背景技術】
【０００２】
インバータといった電力変換装置においては、電力用半導体素子のゲート‐エミッタ間に印加するゲート電圧が高いほどゲート電流が増加して、ゲート容量のチャージスピードが上昇する。これによりスイッチングスピードも上昇するので、スイッチング損失が減少する。【０００３】
しかしながら、出力短絡または出力地絡の発生時において、電力用半導体素子に過電流が流れると、コレクタ‐エミッタ飽和電圧ＶCE(SAT)が上昇し、ＶCE(SAT)の変化量であるΔＶCE(SAT)、ゲート‐コレクタ間容量ＣGCおよびゲート‐エミッタ間容量ＣGEに基づいた容量比によって得られる電圧（ＣGE÷(ＣGC＋ＣGE×ΔＶCE(SAT)））がゲート‐エミッタ間にかかる。これにより、ゲート電圧が通常時よりも上昇して、電力用半導体素子に定格を超える電流が流れ、過電流破損を引き起こす。また、ターンオフ時のサージ電圧が上昇し、過電圧破損を引き起こす。【０００４】
そのため、電力用半導体素子のコレクタ‐エミッタ間に高耐圧のスナバコンデンサを接続するといった手段により、サージ電圧を吸収して過電圧破損を防止している。【０００５】
電力用半導体素子の一例である絶縁ゲート型バイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：以下、ＩＧＢＴと称す）のゲート電圧の上昇を低減させて、電力用半導体素子に定格を超える電流が流れた場合に素子破壊を生じさせないようにするための技術としては、特許文献１に記載された技術がある。特許文献１においては、センスＩＧＢＴのエミッタとメインＩＧＢＴのエミッタとの間に金属‐酸化物‐半導体‐電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：以下、ＭＯＳＦＥＴと称す)を接続し、これを可変のセンス抵抗として用いる技術が示されている。コレクタ電流が増加するとＭＯＳＦＥＴに流れるドレイン電流も増加し、センス電圧が増大する。このセンス電圧が、メインＩＧＢＴのゲートにダイオードを介して接続されている別のＭＯＳＦＥＴのゲート閾値を超えると、センス抵抗として用いるＭＯＳＦＥＴがオン状態になるので、メインＩＧＢＴのゲート電圧の上昇を低減できる。【０００６】
また、特許文献１には、ゲート電圧が上昇すると、ＩＧＢＴのゲートに接続されているＰＮＰトランジスタのエミッタ‐ベース間に電流が流れオン状態となる時、瞬時にゲート電圧がツェナーダイオードに接続されたコンデンサの電圧にクランプされるようにして、ゲート電圧の上昇を低減させることについても記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−３２４７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１の技術によれば、出力短絡または出力地絡発生時におけるゲート電圧の上昇を低減させること、あるいは出力短絡または出力地絡発生を検出することができる。しかし、センス付きＩＧＢＴ、トランジスタまたはＭＯＳＦＥＴなどを使用した電圧検出回路といった部品または回路が必要になるため、回路規模が大きくコストが高くなるという問題点があった。【０００９】
本発明は、上記に鑑みてなされたものであって、簡易かつ安価に出力短絡発生時または出力地絡発生時におけるゲート電圧の上昇を低減させることができる電力用半導体素子の駆動回路を得ることを目的とする。
【課題を解決するための手段】
【００１０】
上述した課題を解決し、目的を達成するために、本発明は、電力用半導体素子と、電力用半導体素子のゲートを駆動するためのゲート駆動絶縁電源と、アノードが電力用半導体素子のゲートに接続される電圧上昇防止用ダイオードと、カソードが電圧上昇防止用ダイオードのカソードに接続され、アノードが電力用半導体素子のエミッタに接続される順バイアス電源用ツェナーダイオードと、を備える。さらに、本発明は、カソードが電圧上昇防止用ダイオードのカソードおよび順バイアス電源用ツェナーダイオードのカソードに接続され、アノードがゲート駆動絶縁電源の正極に接続された電圧調整ダイオードを備えることを特徴とする。
【発明の効果】
【００１１】
本発明にかかる電力用半導体素子の駆動回路は、簡易かつ安価に出力短絡発生時または出力地絡発生時におけるゲート電圧の上昇を低減させることができるという効果を奏する。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１にかかる電力用半導体素子の駆動回路の概略構成図
【図２】実施の形態１にかかる電力用半導体素子のゲート電圧の電圧波形を示す図
【図３】実施の形態１にかかる電力用半導体素子の駆動回路におけるダイオードによるゲート電圧の調整を説明する図
【図４】実施の形態１にかかる電力用半導体素子の駆動回路の利点を説明するために実施の形態１を用いない別の駆動回路の概略構成図
【図５】図４に示した駆動回路における電力用半導体素子のゲート電圧の電圧波形を示す図
【図６】実施の形態１にかかる電力用半導体素子の駆動回路の利点を説明するために実施の形態１を用いないさらに別の駆動回路の概略構成図
【図７】図６に示した駆動回路における電力用半導体素子のゲート電圧の電圧波形を示す図
【図８】本発明の実施の形態３にかかるモータ駆動装置の概略構成図
【発明を実施するための形態】
【００１３】
以下に、本発明の実施の形態にかかる電力用半導体素子の駆動回路およびモータ駆動装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１４】
実施の形態１．
図１は、本発明の実施の形態１にかかる電力用半導体素子の駆動回路１００の概略構成図である。図１において、電力用半導体素子の駆動回路１００は、ゲート駆動絶縁電源１と、絶縁増幅器２と、電圧上昇防止用ダイオードＤ３と、順バイアス電源用ツェナーダイオードＺＤ１と、電圧調整ダイオードＤｘと、短絡エネルギー吸収コンデンサＣ１と、電源安定化用コンデンサＣ２，Ｃ３と、フィルタコンデンサＣ４と、電流制限抵抗Ｒ１と、負荷抵抗Ｒ３と、逆バイアス電源用ダイオードＤ２と、プルダウン抵抗Ｒ２と、ゲート抵抗ＲＧと、電力用半導体素子Ｆ１，Ｆ２とを備える。絶縁増幅器２は、低電圧側回路の誤動作や故障を防ぎ、ゲート駆動信号を絶縁増幅させるための絶縁アンプであり、その具体例はフォトカプラである。なお、絶縁増幅器２は必ずしも設けなくても良い。電圧調整ダイオードＤｘは、一つのダイオードまたは複数のダイオードの直列接続により構成されている。なお、電圧調整ダイオードＤｘは複数のダイオードが並列接続されていてもかまわない。電源安定化用コンデンサＣ２およびＣ３は、それぞれ順バイアスおよび逆バイアス時における電源の安定化のために設けられている。
【００１５】
図１において、上アームおよび下アームである電力用半導体素子Ｆ１およびＦ２は、ケイ素（以下、Ｓｉと称す）基板に形成されたＩＧＢＴであるとして示しているが、Ｓｉ基板に形成されたＭＯＳＦＥＴであってもかまわない。
【００１６】
図１において、順バイアス電源用ツェナーダイオードＺＤ１のカソードおよび電圧上昇防止用ダイオードＤ３のカソードに、電圧調整ダイオードＤｘのカソードが接続されている。電圧上昇防止用ダイオードＤ３のアノードは、電力用半導体素子Ｆ１のゲートＧに接続されている。電圧調整ダイオードＤｘのアノードは、ゲート駆動絶縁電源１の正極１１に接続される。順バイアス電源用ツェナーダイオードＺＤ１には、ノイズ除去用の短絡エネルギー吸収コンデンサＣ１および負荷抵抗Ｒ３が並列接続されている。さらに、順バイアス電源用ツェナーダイオードＺＤ１のアノードには、逆バイアス電源用ダイオードＤ２のカソード、電流制限抵抗Ｒ１の一端および電源安定化用コンデンサＣ３の一端が接続されている。逆バイアス電源用ダイオードＤ２のアノード、電流制限抵抗Ｒ１の他端および電源安定化用コンデンサＣ３の他端は、ゲート駆動絶縁電源１の負極１２に接続される。さらに、ゲート駆動絶縁電源１の正極１１と順バイアス電源用ツェナーダイオードＺＤ１のアノードとの間には、電源安定化用コンデンサＣ２が接続されている。
【００１７】
絶縁増幅器２のＶＣＣ端子はゲート駆動絶縁電源１の正極１１に接続され、ＶＥＥ端子はゲート駆動絶縁電源１の負極１２に接続される。さらに、絶縁増幅器２のＶＣＣ端子およびＶＥＥ端子間にはフィルタコンデンサＣ４が接続される。絶縁増幅器２の出力端子であるＶｏｕｔ端子は、ゲート抵抗ＲＧを介して上アームである電力用半導体素子Ｆ１のゲートＧに接続されている。絶縁増幅器２は、電力用半導体素子Ｆ１のゲートＧを介して電力用半導体素子Ｆ１を順バイアス状態または逆バイアス状態に制御する。
【００１８】
さらに、電力用半導体素子Ｆ１のゲートＧとエミッタＥとの間にはプルダウン抵抗Ｒ２が接続されている。なお、下アームである電力用半導体素子Ｆ２のゲートＧの駆動回路も以上で説明した電力用半導体素子Ｆ１のゲートＧを駆動するための回路構成と同様の回路構成を備えているが、表示を簡略化するため、図１では省略してある。電力用半導体素子の駆動回路１００のモータへの出力端子が出力端子１０１であり、出力端子１０１に電力用半導体素子Ｆ１のエミッタＥおよび電力用半導体素子Ｆ２のコレクタＣが接続されている。
【００１９】
電力用半導体素子の駆動回路１００においては、図１に示したように電圧調整ダイオードＤｘを設けることで、順バイアス電源用ツェナーダイオードＺＤ１によりクランプされたツェナー電圧ＶＺＤ１から電圧調整ダイオードＤｘの順電圧ＶＤＸ分だけ昇圧される。ここで、ツェナー電圧とはツェナーダイオードに逆バイアスを印加し、カソードからアノードにかけて電流が流れ始める電圧のことを言う。また、順電圧とは、ダイオードに順バイアスを印加し、アノードからカソードにかけて電流が流れ始める電圧のことを言う。
【００２０】
ここで、出力端子１０１が三相交流出力の１つの交流出力を出力するとすれば、他の交流出力を出力する出力端子と出力端子１０１とが短絡することを出力短絡という。また、出力端子１０１が接地してしまうことを出力地絡という。
【００２１】
図２は、実施の形態１にかかる電力用半導体素子Ｆ１のゲート電圧ＶＧの電圧波形を示す図である。なお、ゲート電圧ＶＧの時間（ｔ）変化についての以下の説明において、図１の絶縁増幅器２のトランジスタ２１はオン状態であり、ＶＣＣ端子とＶｏｕｔ端子とが接続されているとする。
【００２２】
出力短絡および出力地絡が発生していない通常時の電力用半導体素子Ｆ１のゲート電圧ＶＧは、図２に示すように、順バイアス電源用ツェナーダイオードＺＤ１のツェナー電圧ＶＺＤ１と電圧調整ダイオードＤｘの順電圧ＶＤＸとの和から、絶縁増幅器２による電圧降下ＶＥおよびゲート抵抗ＲＧによる電圧降下ＶＲを引いた電圧（ＶＺＤ１＋ＶＤＸ−ＶＥ−ＶＲ）となる。なお、絶縁増幅器２のＶＣＣ端子から出力される電圧をＶＣＣとし、Ｖｏｕｔ端子から出力される電圧をＶｏｕｔとすると、電圧降下ＶＥ＝ＶＣＣ−Ｖｏｕｔである。
【００２３】
ここで、出力短絡または出力地絡が発生する時刻をｔｓとすると、図２に示すように時刻ｔｓにおいて電力用半導体素子Ｆ１のコレクタＣおよびエミッタＥ間の電流が増大して、ゲート電圧ＶＧが上昇しようとするが、電圧上昇防止用ダイオードＤ３を介して電圧上昇分の電流が流れるため、ツェナー電圧ＶＺＤ１に電圧上昇防止用ダイオードＤ３の順電圧ＶＤ３を足した電圧（ＶＺＤ１＋ＶＤ３）の値が増大する。そして、（ＶＺＤ１＋ＶＤ３）の値が上記した（ＶＺＤ１＋ＶＤＸ−ＶＥ−ＶＲ）の値より大きくなると、ゲート電圧ＶＧは（ＶＺＤ１＋ＶＤ３）に上昇する。
【００２４】
すなわち、図２に示すように、通常時のゲート電圧（ＶＺＤ１＋ＶＤＸ−ＶＥ−ＶＲ）＜出力短絡または出力地絡発生後のゲート電圧（ＶＺＤ１＋ＶＤ３）となる。その結果、通常時のゲート電圧と出力短絡または出力地絡発生後のゲート電圧との差である上昇値ΔＶ１＝ＶＤ３＋ＶＥ＋ＶＲ−ＶＤＸとなる。
【００２５】
実施の形態１にかかる電力用半導体素子の駆動回路１００によれば、電圧調整ダイオードＤｘを構成する個々のダイオードの特性および直列接続するダイオードの数を選択することにより、順電圧ＶＤＸの値を調整することが可能である。ここで、電圧調整ダイオードＤｘが直列接続された複数のダイオードから構成される場合、順電圧ＶＤＸは、直列接続された複数のダイオードの順電圧の合計とする。
【００２６】
ここで、簡単の為にＶＥ、ＶＲ、ＶＤ３については、ある一定の値と考える。電力用半導体素子を駆動するためにゲート電圧を例えば１５Ｖに設定したい場合、本実施の形態では、通常時のゲート電圧（ＶＺＤ１＋ＶＤＸ−ＶＥ−ＶＲ）が１５Ｖとなるようにツェナー電圧ＶＺＤ１および順電圧ＶＤＸを選定する必要がある。一方、短絡後のゲート電圧（ＶＺＤ１＋ＶＤ３）は、短絡時の電力用半導体素子の破損を防ぐため、通常時の１５Ｖと近い値であることが望ましい。ＶＤ３はダイオードの順電圧等、ある一定の値であるから、短絡後のゲート電圧が１５Ｖに近付くようにツェナー電圧ＶＺＤ１を選定する必要がある。
【００２７】
そこで、本実施の形態では、短絡後のゲート電圧が１５Ｖに近付くようにツェナー電圧ＶＺＤ１を選定した上で、通常時のゲート電圧（ＶＺＤ１＋ＶＤＸ−ＶＥ−ＶＲ）が１５Ｖとなるように順電圧ＶＤＸを選定すればよい。
【００２８】
つまり、本実施の形態では、通常時のゲート電圧（ＶＺＤ１＋ＶＤＸ−ＶＥ−ＶＲ）がツェナー電圧ＶＺＤ１と順電圧ＶＤＸとを含み、短絡後のゲート電圧がツェナー電圧ＶＺＤ１を含む。そのため、このツェナー電圧ＶＺＤ１と順電圧ＶＤＸを調整することにより、電力用半導体素子の駆動時に所望の通常時ゲート電圧（ＶＺＤ１＋ＶＤＸ−ＶＥ−ＶＲ）を得ながら、短絡時のゲート電圧（ＶＺＤ１＋ＶＤ３）の値を通常時のゲート電圧（ＶＺＤ１＋ＶＤＸ−ＶＥ−ＶＲ）の値に近づけることが可能となる。その結果、出力短絡または出力地絡発生時におけるゲート電圧の上昇値ΔＶ１を低減することができる。これにより過電流および過電圧による電力用半導体素子の破損を防ぐことができる。
【００２９】
電圧調整ダイオードＤｘの特性とは、電圧調整ダイオードＤｘを構成する個々のダイオードの順電圧といった電圧特性である。したがって、特性の選択とは、具体的には、順電圧が０．６ＶであるＰＮ接合ダイオード、順電圧が０．３Ｖであるショットキーバリアダイオードといった電圧調整ダイオードＤｘを構成するダイオードの種類を上記調整に適するように決定することである。個々のダイオードの順電圧の値が決まれば、直列接続するダイオードの数を選択することにより上記調整を実行する。また、ＰＮ接合ダイオードとショットキーバリアダイオードとを組み合わせるなどして、直列接続するダイオードの種類を複数種類にしてもかまわない。
【００３０】
実施の形態１にかかる電力用半導体素子の駆動回路１００では、トランジスタまたはＭＯＳＦＥＴといった高価な素子を使用した電圧検出回路が不要であり、電圧検出回路のノイズによる誤動作を考慮する必要が無い。また、ゲート電圧の生成に従来から必要とされている順バイアス電源用ツェナーダイオードＺＤ１を利用しているので、省スペースかつ低コストで実現することができる。
【００３１】
また、電力用半導体素子の駆動回路１００では、上アームである電力用半導体素子Ｆ１のゲート駆動電力を生成するためのゲート駆動絶縁電源１と、下アームである電力用半導体素子Ｆ２のゲート駆動電力を生成するための図示が省かれたゲート駆動絶縁電源とは絶縁されている。そして、上アーム側ゲート駆動信号は絶縁増幅器２により絶縁増幅され、図示が省かれた下アーム側の下アーム側ゲート駆動信号も図示が省かれた絶縁増幅器により絶縁増幅されている。これにより、電力用半導体素子Ｆ１およびＦ２のそれぞれに順バイアス電圧と逆バイアス電圧とを生成することができ、電力用半導体素子Ｆ１およびＦ２のそれぞれのオフ時に逆バイアスをかけることができるので、電力用半導体素子Ｆ１およびＦ２のターンオフ時に発生するゲートスパイク電圧による誤点弧、すなわち誤ってオン状態になることを防止することができる。
【００３２】
図３は、実施の形態１にかかる電力用半導体素子の駆動回路１００におけるダイオードによるゲート電圧の調整を説明する図である。順バイアス電源用ツェナーダイオードＺＤ１のツェナー電圧ＶＺＤ１は正の温度係数を示すため、温度上昇によりツェナー電圧ＶＺＤ１は上昇する。一方、電圧調整ダイオードＤｘを構成する個々のダイオードの順電圧Ｖｆは負の温度係数を示すため、温度上昇により順電圧Ｖｆは低下するので、電圧調整ダイオードＤｘの順電圧ＶＤＸは低下する。この特性を考慮し、温度上昇による特性変化が相殺するように順バイアス電源用ツェナーダイオードＺＤ１のツェナーダイオードおよび電圧調整ダイオードＤｘのダイオードを選定することで、ゲート電圧の温度依存性を低減する、すなわち温度特性を向上させることができる。
【００３３】
なお、図３に示すように順バイアス電源用ツェナーダイオードＺＤ１のツェナー電圧ＶＺＤ１がとり得る値は、ツェナーダイオードの商品の種類により１５Ｖ，１６Ｖ，１８Ｖといった飛び飛びの値であるため、順バイアス電源用ツェナーダイオードＺＤ１単体の選択ではゲート電圧の値を調整しにくい場合がある。また、電圧調整ダイオードＤｘに用いるダイオードと比較してツェナーダイオードはサイズが大きく、複数搭載すると回路規模が大きくなる場合がある。
【００３４】
そこで、電力用半導体素子の駆動回路１００においては、電圧調整ダイオードＤｘに用いるダイオードに順電圧Ｖｆが０．３Ｖ程度のショットキーバリアダイオードを使用することで、電圧調整を容易にして、さらに回路規模を小さくすることができる。
【００３５】
具体的には、順バイアス電源用ツェナーダイオードＺＤ１のツェナー電圧ＶＺＤ１＝１５Ｖで、電圧上昇防止用ダイオードＤ３の順電圧ＶＤ３＝０．６Ｖで、絶縁増幅器２による電圧降下ＶＥおよびゲート抵抗ＲＧによる電圧降下ＶＲの和が１Ｖである時、順電圧Ｖｆ＝０．３Ｖのダイオードを５個直列接続するとＶＤＸ＝１．５Ｖとなる。
【００３６】
この場合、通常時のゲート電圧（ＶＺＤ１＋ＶＤＸ−ＶＥ−ＶＲ）＝１５．５Ｖとなり、出力短絡または出力地絡発生後のゲート電圧（ＶＺＤ１＋ＶＤ３）＝１５．６Ｖとなる。すなわち、実施の形態１にかかる電力用半導体素子の駆動回路１００によれば、電圧調整ダイオードＤｘを設けたことによるゲート電圧の調整により、出力短絡または出力地絡発生時のゲート電圧の上昇を低減することができる。同時に、ゲート電圧の温度特性の向上を図ることも可能となる。
【００３７】
なお、本実施の形態において、順バイアス電源用ツェナーダイオードＺＤ１に並列接続されている短絡エネルギー吸収コンデンサＣ１は、順バイアス電源を安定化させると共に、短絡時における電圧上昇分のエネルギーを電圧上昇防止用ダイオードＤ３を介して吸収するために接続されている。また、順バイアス電源用ツェナーダイオードＺＤ１に並列接続されている負荷抵抗Ｒ３は、短絡エネルギー吸収コンデンサＣ１のエネルギーを消費するために接続されている。
【００３８】
図４は、実施の形態１にかかる電力用半導体素子の駆動回路１００の利点を説明するために実施の形態１を用いない別の駆動回路２００の概略構成図である。電力用半導体素子の駆動回路１００と同一符号の構成要素は同一の機能を有するので説明は省略する。また、図１と同様に下アーム用の駆動回路は表示を省いている。以下では、駆動回路２００と電力用半導体素子の駆動回路１００との差異を説明する。
【００３９】
駆動回路２００は、図１の電圧調整ダイオードＤｘを有しておらず、順バイアス電源用ツェナーダイオードＺＤ１のカソードがゲート駆動絶縁電源１の正極１１に接続され、アノードが電力用半導体素子Ｆ１のエミッタＥに接続されている。また、電源安定化用コンデンサＣ２により電圧上昇分のエネルギーが吸収され、ゲート抵抗ＲＧによりエネルギーが消費されるため、駆動回路２００は短絡エネルギー吸収コンデンサＣ１および負荷抵抗Ｒ３を有していない。そして、駆動回路２００には、電力用半導体素子の駆動回路１００には設けられていなかった電圧上昇防止用ツェナーダイオードＺＤ２が設けられており、電圧上昇防止用ツェナーダイオードＺＤ２のカソードが電力用半導体素子Ｆ１のゲートＧに、アノードが電力用半導体素子Ｆ１のエミッタＥにそれぞれ接続されている。
【００４０】
図５は、図４に示した駆動回路２００における電力用半導体素子Ｆ１のゲート電圧ＶＧの電圧波形を示す図である。なお、ゲート電圧ＶＧの時間（ｔ）変化についての以下の説明において、図４の絶縁増幅器２のトランジスタ２１はオン状態であり、ＶＣＣ端子とＶｏｕｔ端子とが接続されているとする。
【００４１】
駆動回路２００の場合、図５に示すように、通常時の電力用半導体素子Ｆ１のゲート電圧ＶＧは、順バイアス電源用ツェナーダイオードＺＤ１のツェナー電圧ＶＺＤ１から、絶縁増幅器２による電圧降下ＶＥおよびゲート抵抗ＲＧによる電圧降下ＶＲを引いた電圧（ＶＺＤ１−ＶＥ−ＶＲ）となる。これに対して、時刻ｔｓにおける出力短絡または出力地絡発生後のゲート電圧ＶＧは、電圧上昇防止用ツェナーダイオードＺＤ２のツェナー電圧ＶＺＤ２となる。
【００４２】
したがって、図５に示すように、通常時のゲート電圧（ＶＺＤ１−ＶＥ−ＶＲ）＜出力短絡または出力地絡発生後のゲート電圧ＶＺＤ２となり、通常時のゲート電圧と出力短絡または出力地絡発生後のゲート電圧との差である上昇値ΔＶ２＝ＶＺＤ２＋ＶＥ＋ＶＲ−ＶＺＤ１となる。
【００４３】
ここで、電圧上昇防止用ツェナーダイオードＺＤ２のツェナー電圧ＶＺＤ２に対して、電圧降下分だけ高い電圧のツェナー電圧を有する順バイアス電源用ツェナーダイオードＺＤ１を選定することで、通常時のゲート電圧を出力短絡または出力地絡発生後のゲート電圧に近づけることができる。これにより、出力短絡または出力地絡発生時におけるゲート電圧の上昇値ΔＶ２を低減することができる。
【００４４】
しかしながら、電圧上昇防止用ツェナーダイオードＺＤ２で用いるツェナーダイオードは高額であり、駆動回路２００の構成の場合、電力用半導体素子の駆動回路分、すなわちアームの数だけ電圧上昇防止用ツェナーダイオードＺＤ２が必要になるため、コストアップに繋がるとともに回路規模が大きくなる。具体的には、電力用半導体素子の駆動回路２００で３相のインバータを実現しようとする場合、上アームおよび下アームがそれぞれ３相分必要となるため、電圧上昇防止用ツェナーダイオードＺＤ２は合計で６個必要になる。また、電圧上昇防止用ツェナーダイオードＺＤ２に、通常時のゲート電圧に近いツェナー電圧のツェナーダイオードを用いると、通常時においてもツェナー電流が流れるので発熱が大きくなるという問題がある。
【００４５】
３相のインバータを実現しようとする場合であっても、下アーム用のゲート駆動絶縁電源は３相に共通に使用することが出来る。したがって、実施の形態１にかかる電力用半導体素子の駆動回路１００で３相のインバータを実現しようとする場合、電圧調整ダイオードＤｘは合計で４個あれば済む。したがって、実施の形態１にかかる電力用半導体素子の駆動回路１００によれば、複雑な回路を設けなくても簡易かつ安価に出力短絡発生時または出力地絡発生時におけるゲート電圧の上昇を低減させることができる。
【００４６】
図６は、実施の形態１にかかる電力用半導体素子の駆動回路１００の利点を説明するために実施の形態１を用いないさらに別の駆動回路３００の概略構成図である。電力用半導体素子の駆動回路１００と同一符号の構成要素は同一の機能を有するので説明は省略する。また、図１と同様に下アーム用の駆動回路は表示を省いている。以下では、駆動回路３００と電力用半導体素子の駆動回路１００との差異を説明する。
【００４７】
駆動回路３００は、図１から電圧調整ダイオードＤｘ、負荷抵抗Ｒ３および短絡エネルギー吸収コンデンサＣ１を除いた構成になっている。
【００４８】
図７は、図６に示した駆動回路３００における電力用半導体素子Ｆ１のゲート電圧ＶＧの電圧波形を示す図である。なお、ゲート電圧ＶＧの時間（ｔ）変化についての以下の説明において、図６の絶縁増幅器２のトランジスタ２１はオン状態であり、ＶＣＣ端子とＶｏｕｔ端子とが接続されているとする。
【００４９】
駆動回路３００の場合、図７に示すように、通常時の電力用半導体素子Ｆ１のゲート電圧ＶＧは、順バイアス電源用ツェナーダイオードＺＤ１のツェナー電圧ＶＺＤ１から、絶縁増幅器２による電圧降下ＶＥおよびゲート抵抗ＲＧによる電圧降下ＶＲを引いた電圧（ＶＺＤ１−ＶＥ−ＶＲ）となる。そして、時刻ｔｓにおける出力短絡または出力地絡発生後のゲート電圧ＶＧは、（ＶＺＤ１＋ＶＤ３）となる。その結果、通常時のゲート電圧と出力短絡または出力地絡発生後のゲート電圧との差である上昇値ΔＶ３＝ＶＤ３＋ＶＥ＋ＶＲとなる。
【００５０】
電力用半導体素子の駆動回路１００の上昇値ΔＶ１および駆動回路２００の上昇値ΔＶ２は電圧調整により０に近づけることができるのに対して、駆動回路３００における出力短絡または出力地絡発生時におけるゲート電圧の上昇値ΔＶ３は、電圧上昇防止用ダイオードＤ３の順電圧ＶＤ３および絶縁増幅器２およびゲート抵抗ＲＧによる電圧降下分（ＶＥ＋ＶＲ）だけ上昇することになる。
【００５１】
すなわち、実施の形態１にかかる電力用半導体素子の駆動回路１００、駆動回路２００および駆動回路３００における、出力短絡または出力地絡発生時における電力用半導体素子Ｆ１のゲート電圧の上昇値であるΔＶ１、ΔＶ２およびΔＶ３を比較すると、上昇値が小さくなるようにツェナーダイオードおよびダイオードを選定した場合、ΔＶ１≒ΔＶ２＜ΔＶ３となる。
【００５２】
図４の駆動回路２００の構成においても、出力短絡または出力地絡といった故障が発生した時のゲート電圧の上昇値であるΔＶ２は小さくすることができ、ΔＶ１とΔＶ２とをほぼ同等の値にすることができる。しかし、上述したように、３相のインバータを実現しようとした場合には、駆動回路２００の構成においては電圧上昇防止用ツェナーダイオードＺＤ２が６個必要になり、コストアップと回路規模が大きくなるという問題が生じる。一方、実施の形態１にかかる電力用半導体素子の駆動回路１００においては、新たにツェナーダイオードを設ける必要がない。
【００５３】
また、駆動回路２００においては、順バイアス電源用ツェナーダイオードＺＤ１および電圧上昇防止用ツェナーダイオードＺＤ２のツェナー電圧の温度上昇による特性ばらつきが問題となる。しかし、実施の形態１にかかる電力用半導体素子の駆動回路１００によれば、電圧調整ダイオードＤｘを設けたことによりゲート電圧の温度依存性を低減して温度特性を向上させることができるので、この問題も解決することができる。
【００５４】
実施の形態２.
図１の実施の形態１にかかる電力用半導体素子の駆動回路１００においては、Ｓｉ基板に形成された電力用半導体素子Ｆ１およびＦ２を用いた例を示したが、実施の形態２では、図１の電力用半導体素子Ｆ１およびＦ２に炭化ケイ素（以下、ＳｉＣと称す）基板に形成されたＭＯＳＦＥＴあるいはＩＧＢＴを用いる。それ以外は、実施の形態１と同様である。
【００５５】
ＳｉＣ基板に形成された電力用半導体素子のオン抵抗は、Ｓｉ基板に形成された電力用半導体素子と比較して小さく、スイッチング損失が小さい。また、スイッチングの高周波化によって、フィルタ等の受動部品の小型化が可能となるため、高速スイッチングで駆動させることが望ましい。ＳｉＣ基板に形成されたＭＯＳＦＥＴを高速スイッチングで駆動させる場合、ターンオン時およびターンオフ時の電流変化率（ｄｉ／ｄｔ）が大きく、ゲート電圧上昇による素子への影響はより顕著となる。
【００５６】
ＳｉＣ基板に形成されたＭＯＳＦＥＴによる電力用半導体素子は、Ｓｉ基板に形成されたＩＧＢＴによる電力用半導体素子と同様に電圧駆動型のスイッチング素子であり、図１と同様の回路構成で駆動させることができる。しかしながら、ＳｉＣ基板に形成されたＭＯＳＦＥＴによる電力用半導体素子のＭＯＳチャネル部分におけるキャリア移動度は低いため、同じゲート電圧の場合、チャネル部分の抵抗はＳｉ基板に形成されたＩＧＢＴに比べて大きくなる。よって、ＳｉＣ基板に形成されたＭＯＳＦＥＴによる電力用半導体素子の低いオン抵抗性能を十分に発揮させるには、ゲート電圧を高める必要がある。
【００５７】
Ｓｉ基板に形成されたＩＧＢＴによる電力用半導体素子は、ゲート電圧を１０Ｖから１５Ｖ程度にすることで、通常は十分低いオン抵抗となるが、ＳｉＣ基板に形成されたＭＯＳＦＥＴによる電力用半導体素子は、ゲート電圧を１８Ｖ程度に高めることにより十分低いオン抵抗となる。
【００５８】
図１の電力用半導体素子の駆動回路１００においては、電圧調整ダイオードＤｘを構成するダイオードの特性および接続数を選択することにより順電圧ＶＤＸの値を調整することができる。したがって、実施の形態２において、図１の電力用半導体素子の駆動回路１００の電力用半導体素子Ｆ１，Ｆ２にＳｉＣ基板に形成されたＭＯＳＦＥＴを用いた場合に、図１と同じゲート駆動絶縁電源１を用いていても、ゲート電圧を高めることができる。したがって、ＳｉＣ基板に形成されたＭＯＳＦＥＴによる電力用半導体素子Ｆ１，Ｆ２を十分低いオン抵抗で使用することができる。したがって、電力用半導体素子Ｆ１，Ｆ２を高速なスイッチングで駆動させる場合においても、実施の形態１と同様の回路構成で、出力短絡または出力地絡発生時におけるゲート電圧の上昇値ΔＶ１を低減することができる。
【００５９】
なお、ゲート電圧を１８Ｖ程度まで高めるには、必要に応じて電圧上昇防止用ダイオードＤ３の特性を調整したり、電圧上昇防止用ダイオードＤ３を複数のダイオードで構成したりして、順電圧ＶＤ３を高めるのが望ましい。
【００６０】
また、ＳｉＣ基板に形成された電力用半導体素子は、短絡電流に対する耐性が低いことが課題として知られている。短絡時に過電流が流れると、電力用半導体素子は過電流により発熱するが、Ｓｉ基板に形成された電力用半導体素子のオン抵抗は正の温度係数を有する。すなわち、Ｓｉ基板に形成された電力用半導体素子は、温度上昇と共にオン抵抗が上昇するため、発熱と共に過電流が抑制され、熱暴走を抑制する特性を示す。一方、ＳｉＣ基板に形成された電力用半導体素子は、Ｓｉ基板に形成された電力用半導体素子に比べてオン抵抗の正の温度係数が小さい。そのため、ＳｉＣ基板に形成された電力用半導体素子は、短絡時の発熱が大きくなっても過電流を抑制する効果が小さく、熱暴走が生じて短絡時の耐性が低くなる問題がある。したがって、ＳｉＣ基板に形成された電力用半導体素子を用いた場合は特に、短絡時におけるゲート電圧の上昇値を抑制することが望まれ、本実施の形態を用いる効果が大きい。
【００６１】
本実施の形態では、ＳｉＣ基板に形成された電力用半導体素子を示したが、ＧａＮ（窒化ガリウム）基板、Ｇａ２Ｏ３（酸化ガリウム）基板、ダイヤモンドなどのワイドバンドギャップ半導体基板に形成された電力用半導体素子を用いても良いことは言うまでもない。
【００６２】
実施の形態３．
図８は、本発明の実施の形態３にかかるモータ駆動装置１０の概略構成図である。図８においては、図１に示した電力用半導体素子の駆動回路１００の入力端子にコンバータ４が接続され、コンバータ４には交流電源３が接続されている。コンバータ４は交流電源３からの交流電力を直流電力に変換して電力用半導体素子の駆動回路１００の入力端子に入力する。電力用半導体素子の駆動回路１００の入力端子は、電力用半導体素子Ｆ１のコレクタＣおよび電力用半導体素子Ｆ２のエミッタＥである。電力用半導体素子の駆動回路１００は、コンバータ４からの直流電力を交流電力に変換するインバータとして機能する。出力端子１０１は、他の２相の交流出力を出力する出力端子と共にモータ５に接続されている。
【００６３】
モータ駆動装置１０は、図８の電力用半導体素子の駆動回路１００およびコンバータ４、さらに他の２相の交流出力を出力するためのコンバータおよび電力用半導体素子の駆動回路を備えるが、図８では、他の２相の交流出力を出力するためのコンバータおよび電力用半導体素子の駆動回路の記載は省いてある。また、図８では、図１と同様に下アーム用の駆動回路は表示を省いている。モータ駆動装置１０は３つの出力端子によりモータ５のトルクを制御する。
【００６４】
モータ駆動装置１０は、交流電源３からの交流電力をコンバータ４により直流電力に変換して、コンバータ４の正極側からモータ５への電流の供給およびモータ５からコンバータ４の負極側への電流の引き込みに電力用半導体素子の駆動回路１００を搭載したインバータを適用している。したがって、出力短絡または出力地絡発生時におけるゲート電圧の上昇を低減することが可能となり、モータ駆動装置１０の故障を防止することができる。
【００６５】
また、図８の電力用半導体素子Ｆ１，Ｆ２にＳｉ基板に形成されたＭＯＳＦＥＴまたはＳｉＣ基板に形成されたＭＯＳＦＥＴを用いても上記と同様の効果が得られる。
【００６６】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００６７】
１  ゲート駆動絶縁電源、２  絶縁増幅器、３  交流電源、４  コンバータ、５  モータ、１０  モータ駆動装置、１１  正極、１２  負極、２１  トランジスタ、１００  電力用半導体素子の駆動回路、１０１  出力端子、２００，３００  駆動回路、ＺＤ１  順バイアス電源用ツェナーダイオード、ＺＤ２  電圧上昇防止用ツェナーダイオード、Ｄ３  電圧上昇防止用ダイオード、Ｄｘ  電圧調整ダイオード、Ｃ１  短絡エネルギー吸収コンデンサ、Ｃ２，Ｃ３  電源安定化用コンデンサ、Ｃ４  フィルタコンデンサ、Ｒ１  電流制限抵抗、Ｒ３  負荷抵抗、Ｄ２  逆バイアス電源用ダイオード、Ｒ２  プルダウン抵抗、ＲＧ  ゲート抵抗、Ｆ１，Ｆ２  電力用半導体素子、Ｅ  エミッタ、Ｃ  コレクタ、Ｇ  ゲート。
【要約】
電力用半導体素子の駆動回路（１００）は、電力用半導体素子（Ｆ１）と、電力用半導体素子（Ｆ１）のゲート（Ｇ）を駆動するためのゲート駆動絶縁電源（１）と、アノードが電力用半導体素子（Ｆ１）のゲート（Ｇ）に接続される電圧上昇防止用ダイオード（Ｄ３）と、カソードが電圧上昇防止用ダイオード（Ｄ３）のカソードに接続され、アノードが電力用半導体素子（Ｆ１）のエミッタ（Ｅ）に接続される順バイアス電源用ツェナーダイオード（ＺＤ１）と、カソードが電圧上昇防止用ダイオード（Ｄ３）のカソードおよび順バイアス電源用ツェナーダイオード（ＺＤ１）のカソードに接続され、アノードがゲート駆動絶縁電源（１）の正極（１１）に接続された電圧調整ダイオード（Ｄｘ）と、を備える。【図１】
0006312946.tif 000002
【図２】
0006312946.tif 000003
【図３】
0006312946.tif 000004
【図４】
0006312946.tif 000005
【図５】
0006312946.tif 000006
【図６】
0006312946.tif 000007
【図７】
0006312946.tif 000008
【図８】
0006312946.tif 000009