(57)【特許請求の範囲】
【請求項１】
行ドライバーと列ドライバーと１以上のビット線と１以上のワード線と１以上のメモリセルとビット線制御トランジスタとビット線制御回路とを有し、
前記メモリセルはトランジスタとキャパシタとを有し、
前記トランジスタのソースは前記ビット線に接続し、
前記トランジスタのドレインは前記キャパシタの電極の一に接続し、
前記トランジスタのゲートは前記ワード線に接続し、
前記ビット線制御トランジスタのチャネル形成領域は、酸化物半導体が用いられ、
前記ビット線制御トランジスタのソースは前記ビット線に接続し、
前記ビット線制御トランジスタのドレインは前記列ドライバーに接続し、
前記ビット線制御トランジスタのゲートは前記ビット線制御回路に接続し、
前記ビット線制御回路は独立して電位を発生する手段の負極に接続し、
前記行ドライバーのトランジスタの一は、ドレインが前記ワード線と接続し、ソースが独立して電位を発生する手段に接続していることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記行ドライバーのトランジスタの一のソースは、前記独立して電位を発生する手段の負極と接続することを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記メモリセルのトランジスタのドレインは別のトランジスタのゲートに接続することを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれかにおいて、
前記ビット線の最低電位は、前記ワード線の最低電位より１Ｖ以上高いことを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれかにおいて、
前記行ドライバーのトランジスタの一はインバータを構成するトランジスタであることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれかにおいて、
前記行ドライバーのトランジスタの一はＮチャネル型トランジスタであることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれかにおいて、
前記ワード線の最低電位は、他のいずれの部分よりも低いことを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれかにおいて、
前記メモリセルのトランジスタは逆導電型を有さない半導体を用いて形成されることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれかにおいて、
前記メモリセルのトランジスタは酸化物半導体を用いて形成されることを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれかにおいて、
前記メモリセルのトランジスタはバンドギャップが２．５電子ボルト以上の半導体を用いて形成されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置（半導体を用いたメモリ装置を含む）に関する。
【背景技術】
【０００２】
半導体メモリ装置として、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）が知
られている（例えば、特許文献１参照）。ＤＲＡＭは図２（Ｂ）に示すような、セルトラ
ンジスタ１０６とキャパシタ１０７を有するメモリセル１０５を、図２（Ａ）に示すよう
にマトリクス状に配置し、セルトランジスタ１０６のゲートをワード線１０３に、ドレイ
ンをビット線１０４に接続したものである。また、複数のワード線を駆動するための行ド
ライバー１０１と、複数のビット線を駆動するための列ドライバー１０２を有する。
【０００３】
行ドライバー１０１と列ドライバー１０２の駆動のために外部から電源が供給される。な
お、シリコン半導体を用いたセルトランジスタは、オフ状態でも微小ながらドレイン電流
（オフ電流）が流れるため、１秒間に数十回、キャパシタに電荷を補充する操作（リフレ
ッシュ）をおこなう必要がある。つまり、ＤＲＡＭは記憶状態を保持するために外部から
の電源供給が不可欠である。
【０００４】
近年、バンドギャップがシリコン半導体の２倍以上の酸化物半導体を用いたトランジスタ
のオフ電流が非常に小さいことを利用して、電荷を極めて長期間に保持できることが発見
された。例えば、バンドギャップが２．５電子ボルト以上の半導体では、理論上のオフ電
流（オフ状態でのドレイン電流）は、１０−２６Ａ以下となる。これを利用して、メモリ
回路を構成し、不揮発なメモリとして利用することが提唱されている（特許文献２参照乃
至特許文献４）。
【０００５】
このようなメモリに利用するには、トランジスタのオフ状態での抵抗（オフ抵抗）が十分
に高いこと（オフ電流が十分に低いこと）が必要である。例えば、一般的なＤＲＡＭで用
いられているキャパシタの容量である３０ｆＦの容量に電荷を保持して、これを１０年維
持するには、オフ状態で１×１０２２Ω以上の高い抵抗が必要である。ドレイン電圧を＋
１Ｖとすれば、オフ電流は１００ｙＡ（１×１０−２２Ａ）以下であることが必要である
。
【０００６】
バンドギャップの広い酸化物半導体を用いたトランジスタのサブスレショールド領域での
ドレイン電流はサブスレショールド値としきい値とでおおよその値を見積もることができ
る。室温（２７℃）でのサブスレショールド値の理論上の下限は６０ｍＶ／ｄｅｃａｄｅ
である。
【０００７】
例えば、しきい値が＋１Ｖで、サブスレショールド値が６０ｍＶ／ｄｅｃａｄｅ、しきい
値でのドレイン電流が１μＡ（ソースの電位Ｖｓを０Ｖ、ドレインの電位を＋１Ｖとする
）であれば、ゲートの電位Ｖｇが＋４０ｍＶのときドレイン電流は１００ｙＡとなる。ゲ
ートの電位Ｖｇが０Ｖであれば、トランジスタのドレイン電流は１００ｙＡ未満となり、
キャパシタの電荷を１０年間保持できる。
【０００８】
なお、保持する期間は１０年に限られず、１０秒から１００年の間で使用する目的に応じ
て決定でき、そのためにキャパシタの容量やトランジスタのオフ抵抗あるいはオフ電流を
設定すればよい。
【０００９】
上記は室温でのドレイン電流であるが、実用上はいくつか問題がある。サブスレショール
ド値は温度に依存し、温度が高くなるとサブスレショールド値は大きくなる。半導体メモ
リ装置では、高温で保存されることも予想されることから、室温よりも高い温度での保持
特性も十分であることが必要である。
【００１０】
例えば、９５℃でのサブスレショールド値の理論上の下限は７４ｍＶ／ｄｅｃａｄｅとな
る。サブスレショールド値が７４ｍＶ／ｄｅｃａｄｅのとき、ドレイン電流が１００ｙＡ
となるゲートの電位Ｖｇの値は−１８０ｍＶとなる。ゲートの電位Ｖｇが０Ｖのとき、ド
レイン電流は１０ｚＡ（１×１０−２０Ａ）となり、電荷の保持時間は室温のときの１％
になる。
【００１１】
また、トランジスタのサイズが小さくなると短チャネル効果により、サブスレショールド
値が上昇する。シリコン半導体はドーピングにより導電型を制御することができる。その
ため、例えば、Ｎチャネル型トランジスタでは、チャネル形成領域のＰ型のドーパントの
濃度を高くして、短チャネル効果を抑制できる。
【００１２】
しかしながら、酸化物半導体ではシリコン半導体のようなドーパントの濃度を制御して、
導電型を制御することができない。酸化物半導体は、例えば、１つの導電型の強度を変更
することはできるが、Ｎ型のものをドーピングによりＰ型に変更すること（逆導電型とす
ること）はできない。このため、チャネル形成領域を逆の導電型として、短チャネル効果
を抑制することができない。
【００１３】
したがって、チャネル長１００ｎｍ以下ではサブスレショールド値は１００ｍＶ／ｄｅｃ
ａｄｅ以上となり、ゲートの電位Ｖｇを−０．６Ｖ以下に維持しないと、データが失われ
る危険がある。さらに、上記では、しきい値を＋１Ｖとしたが、しきい値が小さくなれば
、室温であっても、また、長チャネルであっても、オフ抵抗を十分に高くするために、ゲ
ートの電位Ｖｇを０Ｖ未満とする必要がある。なお、しきい値はゲートに用いる材料の仕
事関数によって決定され、しきい値を＋１．５Ｖより大きくすることは困難である。
【００１４】
このような条件では、半導体メモリ装置の外部からの電源が遮断され、ゲートがソースと
同電位（すなわち、Ｖｇ＝０Ｖ）となるとデータが損なわれる危険がある。なお、電位は
相対的なものであるので、以下の説明では外部からの電源が遮断された場合には、多少の
時間の経過後、回路の電位は０Ｖになるとする。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】米国特許第４７７７６２５号明細書
【特許文献２】米国特許出願公開第２０１１／０１０１３５１号明細書
【特許文献３】米国特許出願公開第２０１１／０１５６０２７号明細書
【特許文献４】米国特許出願公開第２０１１／０１８２１１０号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明の一は、酸化物半導体のような逆導電型を有さない、バンドギャップが２．５電子
ボルト以上の半導体を用いて形成され、十分な集積度を有し、外部の電源が遮断された状
態にあっても必要とする期間、データを保持できるメモリ装置を提供することを課題とす
る。また、本発明の一は、新規な構造のメモリ装置あるいはその駆動方法を提供すること
を課題とする。特に消費電力を低減できるメモリ装置あるいはメモリ装置の駆動方法を提
供することを課題とする。
【課題を解決するための手段】
【００１７】
以下、本発明の説明をおこなうが、本明細書で用いる用語について簡単に説明する。まず
、トランジスタのソースとドレインについては、本明細書においては、一方をドレインと
呼ぶとき他方をソースとする。すなわち、電位の高低によって、それらを区別しない。し
たがって、本明細書において、ソースとされている部分をドレインと読み替えることもで
きる。
【００１８】
さらに、本明細書においては、「接続する」と表現される場合であっても、現実の回路に
おいては、物理的な接続部分がなく、配線が延在しているだけのこともある。例えば、ト
ランジスタの回路では、一本の配線が複数のトランジスタのゲートを兼ねている場合もあ
る。その場合、回路図では、一本の配線からゲートに何本もの分岐が生じるように書かれ
ることもある。本明細書では、そのような場合でも、「配線がゲートに接続する」という
表現を用いることがある。
【００１９】
本発明の一態様は、列ドライバーと１以上のビット線と１以上のワード線と１以上のメモ
リセルとビット線制御トランジスタとビット線制御回路とを有し、メモリセルはトランジ
スタとキャパシタとを有し、トランジスタのソースはビット線に接続し、トランジスタの
ドレインはキャパシタの電極の一に接続し、トランジスタのゲートはワード線に接続し、
ビット線制御トランジスタのソースはビット線に接続し、ビット線制御トランジスタのド
レインは列ドライバーに接続し、ビット線制御トランジスタのゲートはビット線制御回路
に接続し、ビット線制御回路は独立して電位を発生する手段の電極の一に接続することを
特徴とする半導体メモリ装置である。
【００２０】
また、本発明の一態様は、列ドライバーと１以上のビット線と１以上のワード線と１以上
のメモリセルとビット線制御トランジスタとビット線制御回路とを有し、メモリセルはト
ランジスタとキャパシタとを有し、トランジスタのソースはビット線に接続し、トランジ
スタのドレインはキャパシタの電極の一に接続し、トランジスタのゲートはワード線に接
続し、ビット線は列ドライバーに接続し、ビット線は、その一端にビット線制御トランジ
スタを有し、ビット線制御トランジスタのゲートはビット線制御回路に接続し、ビット線
制御回路は独立して電位を発生する手段の電極の一に接続することを特徴とする半導体メ
モリ装置である。
【００２１】
また、本発明の一態様は、列ドライバーと１以上のビット線と１以上のワード線と１以上
のメモリセルとビット線制御トランジスタとビット線制御回路とを有し、メモリセルはト
ランジスタとキャパシタとを有し、トランジスタのソースはビット線に接続し、トランジ
スタのドレインはキャパシタの電極の一に接続し、トランジスタのゲートはワード線に接
続し、ビット線は列ドライバーに接続し、ビット線制御トランジスタは、ビット線に直列
に挿入されており、ビット線制御トランジスタのゲートはビット線制御回路に接続し、ビ
ット線制御回路は独立して電位を発生する手段の電極の一に接続することを特徴とする半
導体メモリ装置である。
【００２２】
上記において、ビット線には２以上のビット線制御トランジスタが挿入されていてもよい
。
また、ビット線制御トランジスタのゲートは、独立して電位を発生する手段の負極とビッ
ト線制御回路内のＮチャネル型トランジスタを介して接続してもよい。また、メモリセル
のトランジスタのドレインは同じメモリセル内の別のトランジスタのゲートに接続しても
よい。また、１つ以上のセンスアンプ回路がビット線に挿入されていてもよい。さらに、
ビット線制御回路はインバータを有し、前記インバータの出力は前記ビット線制御トラン
ジスタのゲートに接続してもよい。
【００２３】
また、ビット線の最低電位は、ワード線の最低電位より１Ｖ以上高いことが好ましい。ま
た、ビット線制御トランジスタのゲートの最高電位は、ワード線の最高電位よりも１Ｖ以
上高いことが好ましい。また、ビット線制御トランジスタの最低電位は、他のいずれの部
分よりも低いことが好ましい。
【００２４】
また、本発明の一態様は、行ドライバーと列ドライバーと１以上のビット線と１以上のワ
ード線と１以上のメモリセルとを有し、メモリセルはトランジスタとキャパシタとを有し
、トランジスタのソースはビット線に接続し、トランジスタのドレインはキャパシタの電
極の一に接続し、トランジスタのゲートはワード線に接続し、行ドライバーがワード線と
接続する部分には独立して電位を発生する手段にソースが接続したトランジスタを有する
ことを特徴とする半導体メモリ装置である。
【００２５】
また、本発明の一態様は、行ドライバーと列ドライバーと１以上のビット線と１以上のワ
ード線と１以上のメモリセルとを有し、メモリセルはトランジスタとキャパシタとを有し
、トランジスタのソースはビット線に接続し、トランジスタのドレインはキャパシタの電
極の一に接続し、トランジスタのゲートはワード線に接続し、行ドライバーのトランジス
タの一は、ドレインがワード線と接続し、ソースが独立して電位を発生する手段に接続し
ていることを特徴とする半導体メモリ装置である。
【００２６】
上記において、行ドライバーのトランジスタの一のソースと独立して電位を発生する手段
の間に１つ以上のトランジスタが存在してもよい。また、行ドライバーのトランジスタの
一のソースは、独立して電位を発生する手段の負極と接続してもよい。また、メモリセル
のトランジスタのドレインは同じメモリセル内の別のトランジスタのゲートに接続しても
よい。さらに行ドライバーのトランジスタの一はインバータを構成するトランジスタであ
ってもよい。また、行ドライバーのトランジスタの一はＮチャネル型トランジスタであっ
てもよい。
【００２７】
また、ビット線の最低電位は、ワード線の最低電位より１Ｖ以上高いことが好ましい。ま
た、ワード線の最低電位は、他のいずれの部分よりも低いことが好ましい。
【００２８】
独立して電位を発生する手段としては電池やキャパシタを用いることができる。すなわち
、それ自体が起電力を有するか、外部からの電気的な作用によらずに一定の電位を維持で
きるものであればよい。
【００２９】
なお、以上はメモリセルのトランジスタおよびビット線制御トランジスタがＮチャネル型
である場合である。メモリセルのトランジスタおよびビット線制御トランジスタがＰチャ
ネル型である場合には、上記の電位の関係は反転し、上記で「高い」とされた部分は「低
い」と、「低い」とされた部分は「高い」と、「最高」とされた部分は「最低」と、「最
低」とされた部分は「最高」と、読み替えればよい。
【発明の効果】
【００３０】
ビット線制御回路は外部からの電源が遮断された際には、ビット線制御トランジスタのゲ
ートの電位を十分な負の値とするように設計された回路である。負の電位を出力するため
に、電池やそれに類する電位発生装置（キャパシタ等）を有する。
【００３１】
ビット線制御トランジスタは、上記のようにバンドギャップの大きな半導体を用いること
により、オフ電流を十分に小さくできる。そして、そのゲートは、ビット線制御回路に接
続し、外部からの電源が遮断された場合には、負の電位となるよう設定されている。その
ため、外部からの電源が遮断された際には、そのソースとドレインの間は非常に高い抵抗
となる。
【００３２】
上記の本発明の一態様では、例えば、列ドライバーとビット線の間にビット線制御トラン
ジスタを設けることで、ビット線を浮遊状態とし、その電位を一定に保持できる。そして
、ビット線の電位が一定の値であれば、メモリセルのトランジスタのゲートの電位が０Ｖ
であっても、ドレイン電流を十分に小さくできる。
【００３３】
ビット線の電位は、書き込みや読み出しのデータにより変動するが、外部より電源が供給
されている状態では電位Ｖ１（＞０）以上となるようにする。ここでは、電位はＶ１であ
ったとする。また、外部より電源が供給されている状態ではビット線制御トランジスタの
ゲートの電位は、適切な正の値（例えば、Ｖ２（＞０））であるため、ビット線制御トラ
ンジスタはオン状態となる。
【００３４】
ここで、外部からの電源が遮断されたとする。このとき、半導体メモリ装置は、電源の遮
断を検知して、まず、ビット線制御トランジスタのゲートの電位を十分な負の値（例えば
、Ｖ３（＜０））とする。そのためビット線制御トランジスタはオフ状態となる。半導体
メモリ装置の多くの部分の電位が十分に低下してしまうと、列ドライバーの電位も０Ｖと
なるため、ビット線制御トランジスタのソースの電位も０Ｖとなる。
【００３５】
しかしながら、ビット線制御トランジスタは外部電源遮断と同時にオフとなり、ビット線
（ビット線制御トランジスタのドレイン）の電位はＶ１のままであり、そのゲートの電位
が十分な負の値となっていれば、ビット線の電位は極めて長期にわたりＶ１に近い値に保
持できる。
【００３６】
さて、ビット線にはメモリセル１０５が接続されている。メモリセルのトランジスタのド
レインの電位は書き込まれているデータによって異なるが、外部より電源が供給されてい
る状態では、ビット線の電位がＶ１以上であるので、メモリセルのトランジスタのドレイ
ンの電位もＶ１以上である。ここではメモリセルのトランジスタのドレインの電位がＶ４
（≧Ｖ１）であったとする。
【００３７】
さらに、電源遮断後はビット線の電位は、上記のようにＶ１であるので、メモリセルのト
ランジスタのソースの電位はＶ１である。一方、外部からの電源の遮断によって、ワード
線の電位（メモリセルのトランジスタのゲートの電位）は０Ｖとなる。この状態でのメモ
リセルのトランジスタのドレイン電流は、ソースの電位を０Ｖとした場合のゲートの電位
を−Ｖ１とした場合と同等である。すなわち、Ｖ１を適切な値とすることで、ドレイン電
流は非常に小さく、キャパシタの電荷は十分な期間にわたって保持される。
【００３８】
つまり、ビット線にビット線制御トランジスタを挿入すれば、外部からの電源が遮断され
た状態においてもビット線の電位を十分な期間にわたって適切な正の値に保持でき、その
結果、より広範な温度において、さまざまなチャネル長、しきい値のトランジスタをセル
トランジスタに用いて作製された半導体メモリ装置でも、十分なデータ保持特性が得られ
る。
【００３９】
なお、ビット線制御トランジスタはビット線に直列に挿入されるので、オン状態での抵抗
は可能な限り低いことが望ましい。そのためには、ビット線制御トランジスタのゲートの
電位を高くするとより効果的である。例えば、他のトランジスタのゲートの最高電位（例
えば、ワード線の最高電位）よりも１Ｖ以上高いことが好ましい。
【００４０】
また、上記の構成により、外部からの電源が遮断された際にワード線の電位を十分な負の
値とすることができる。外部からの電源が遮断された際、列ドライバー内の電位は０Ｖと
なるが、ワード線の電位が十分な負であれば、メモリセルのセルトランジスタのオフ抵抗
を十分に高くできる。結果として、電源が遮断された場合でも、より広範な条件（温度、
チャネル長、しきい値）のトランジスタをセルトランジスタに用いて作製された半導体メ
モリ装置でも、十分なデータ保持特性が得られる。
【図面の簡単な説明】
【００４１】
【図１】本発明の半導体メモリ装置の例を示す図である。
【図２】従来の半導体メモリ装置の例を示す図である。
【図３】本発明の半導体メモリ装置の例を示す図である。
【図４】本発明の半導体メモリ装置の例を示す図である。
【図５】本発明の半導体メモリ装置の動作例を説明する図である。
【図６】本発明の半導体メモリ装置の作製工程の例を示す図である。
【図７】本発明の半導体メモリ装置の作製工程の例を示す図である。
【図８】本発明の半導体メモリ装置の作製工程の例を示す図である。
【図９】本発明の半導体メモリ装置の作製工程の例を示す図である。
【図１０】本発明の半導体メモリ装置の作製工程の例を示す図である。
【図１１】本発明の半導体メモリ装置の例を示す図である。
【図１２】本発明の半導体メモリ装置の例と動作例を示す図である。
【図１３】本発明の半導体メモリ装置の例を示す図である。
【発明を実施するための形態】
【００４２】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。
【００４３】
（実施の形態１）
本実施の形態では、図１（Ａ）に示す半導体メモリ装置について説明する。図１（Ａ）に
示す半導体メモリ装置は、行ドライバー１０１、列ドライバー１０２、行ドライバー１０
１に接続する複数のワード線１０３、列ドライバー１０２に（間接的に）接続する複数の
ビット線１０４、それぞれのワード線１０３とビット線１０４の交点に設けられるメモリ
セル１０５を有する。上記の構成は図２に示す従来のＤＲＡＭの構成と同様である。
【００４４】
図１（Ａ）に示す半導体メモリ装置ではそれらに加えて、列ドライバー１０２とそれぞれ
のビット線１０４の間に挿入されたビット線制御トランジスタ１０８を有する。なお、ビ
ット線制御トランジスタ１０８はビット線１０４に挿入されているとも表現できる。
【００４５】
あるいは、ビット線制御トランジスタ１０８のソースが列ドライバー１０２に接続し、ド
レインがビット線１０４に接続すると表現してもよい。あるいは、列ドライバー１０２と
、列ドライバー１０２に最も近いメモリセル１０５の間にビット線制御トランジスタ１０
８が挿入されていると表現してもよい。
【００４６】
ビット線制御トランジスタ１０８のゲートはビット線制御線１１１に接続する。ビット線
制御線１１１はビット線制御回路１０９によって電位が設定される。外部より電源が供給
されて半導体メモリ装置が使用できる状態にあると判断された場合、ビット線制御回路１
０９は、ビット線制御線１１１に適切な電位を与えて、ビット線制御トランジスタ１０８
をオンとする。
【００４７】
また、ビット線の電位は、書き込みや読み出しのデータにより変動するが、外部より電源
が供給されている状態では正の電位となるようにする。例えば、＋１Ｖ以上とする。
【００４８】
次に、外部からの電源が遮断されたと検知した場合、あるいは、外部より電源が供給され
ている状態であっても半導体メモリ装置の使用が終了したという状態を検知した場合には
、ビット線制御回路１０９はビット線制御線１１１の電位を０Ｖ以下の十分な負の電位（
例えば、−１Ｖ）として、すみやかにビット線制御トランジスタ１０８をオフとする。
【００４９】
ビット線制御トランジスタ１０８がオフとなることにより、ビット線１０４は列ドライバ
ーから絶縁され、その電位（＋１Ｖ以上）は保持される。一方、行ドライバの電源電位は
０Ｖとなるので、ワード線１０３の電位は０Ｖとなる。その結果、メモリセル１０５のセ
ルトランジスタ１０６のゲートの電位はソースの電位よりも十分に低い、という状態とな
る。そのため、セルトランジスタ１０６のオフ抵抗は十分に高く、キャパシタ１０７にあ
る電荷を長期間にわたって保持できる。
【００５０】
ビット線制御回路１０９の例を図１（Ｂ）に示す。ここに示すビット線制御回路１０９は
、インバータ１１３と、制御信号発生回路１１４とを有する。制御信号発生回路１１４は
、高電位電源１１５、低電位電源１１６が接続し、入力される信号ＩＮにより、それらの
いずれかの電位をインバータ１１３の入力に与える。なお、高電位電源１１５、低電位電
源１１６は半導体メモリ装置内に別に設けられたものを使用してもよいが、ビット線制御
回路１０９内に設けてもよい。インバータ１１３のＮチャネル型トランジスタのソースは
電池１１２に接続される。以下の説明では、インバータ１１３のＮチャネル型トランジス
タのしきい値を＋０．５Ｖ、Ｐチャネル型トランジスタのしきい値を−０．５Ｖとする。
【００５１】
ビット線制御回路１０９の動作の例について図５を用いて説明する。図５（Ａ）は外部か
ら電源が供給されている状態である。ここでは、高電位電源１１５の電位を＋３Ｖ、低電
位電源１１６の電位を−１Ｖ、電池１１２の負極の電位を−１Ｖ、正極の電位を０Ｖとす
る。また、制御信号発生回路１１４からは−１Ｖの電位が出力されているため、インバー
タ１１３の入力電位は−１Ｖ、出力電位は＋３Ｖとなる。したがって、ビット線制御線１
１１に接続するビット線制御トランジスタ１０８はオン状態である。
【００５２】
何らかの状況の変化（例えば、外部からの電源の遮断や半導体メモリ装置の使用の終了）
があった場合には、制御信号発生回路１１４は＋３Ｖの電位を出力する（図５（Ｂ）参照
）。そのため、インバータ１１３の入力電位は＋３Ｖ、出力電位は−１Ｖとなり、ビット
線制御線１１１に接続するビット線制御トランジスタ１０８のゲートの電位はソースの電
位より１Ｖも低く、十分なオフ状態となる。
【００５３】
ビット線制御トランジスタ１０８が十分なオフ状態となると、列ドライバー１０２とビッ
ト線１０４は、ビット線制御トランジスタ１０８によって遮断され、ビット線１０４の電
位を長期にわたり維持できる。
【００５４】
例えば、外部からの電源が遮断された場合には、しばらくすると図５（Ｃ）に示すように
、高電位電源１１５の電位も低電位電源１１６の電位も０Ｖとなり、結果として、制御信
号発生回路１１４からの出力電位も０Ｖとなる。しかし、その場合でも、インバータ１１
３の出力電位は−１Ｖであるため、ビット線制御トランジスタ１０８は十分なオフ状態を
維持できる。
【００５５】
なお、インバータ１１３は、非動作時であっても、高電位側（高電位電源１１５）と低電
位側（電池１１２）の間で微弱な電流（待機電流）が流れるが、その値は数ｐＡ以下とで
きる。本実施の形態では、１つの列ドライバー１０２に１つのインバータ（１つのビット
線制御回路１０９）を有するので、例えば、１０年間の動作を保証するのであれば、０．
１μＡｈの容量があればよい。
【００５６】
なお、ここでは、インバータ１１３の出力の変動に伴って生じる貫通電流を考慮していな
いが、インバータ１１３の出力の極性は、記憶装置の稼動と非稼動との切り替えによって
のみ変動するので、ほとんどの場合、１秒間に１度も変動せず、１時間に一度程度の変動
を見込めばよい。したがって、貫通電流はほとんど考慮せずともよい。
【００５７】
さらに、ビット線制御回路１０９を多く設けて、例えば、１つの半導体メモリ装置に千個
のビット線制御回路１０９を有したとしても、０．１ｍＡｈの容量があればよい。この程
度の容量の電池は通常の半導体チップに内蔵できる大きさである。なお、現実には、複数
のビット線制御線１１１があったとしても、その動作は全て同じとしてよいので、１つの
半導体メモリ装置には１つのビット線制御回路１０９を有すれば十分である。
【００５８】
なお、インバータの出力に接続する配線の電位を変動させるのに要する時間は配線の容量
とインバータを構成するトランジスタのチャネル幅に依存する。インバータのトランジス
タのチャネル幅が大きいほど、短時間で電位が変動するが、その分、待機電流も増加する
。また、配線の容量が大きいほど時間がかかる。
【００５９】
複数のビット線制御線１１１を１つのインバータで制御する場合には、インバータに接続
する配線の容量が大きく、かつ、インバータのトランジスタのチャネル幅が小さく、速度
の低下が問題となるが、ビット線制御線１１１に与える電位の変動に要する時間（上記の
例では＋２Ｖから−１Ｖへ切り替わる時間）はメモリセルへの書き込み読み出しの時間に
比べると百倍以上、場合によって１万倍以上長くても問題がない。そのため、インバータ
のトランジスタのチャネル幅が小さくても実用上の問題はない。そのように、チャネル幅
の小さなトランジスタを用いると待機電流は十分に小さくできる。
【００６０】
（実施の形態２）
図３を用いて本実施の形態の半導体メモリ装置を説明する。図３に示される半導体メモリ
装置は、ビット線１０４の途中にセンスアンプ１１７を有するものである。ビット線１０
４を適切な長さに分割して、読み出しの際に現れるビット線容量（主としてビット線の寄
生容量）を小さくし、読み出し精度をあげるためにこのようなセンスアンプ１１７が導入
される。
【００６１】
このようにビット線１０４中にセンスアンプ１１７が挿入されていると、例えば、外部か
らの電源が遮断された際、ビット線１０４の電荷はセンスアンプ１１７を介しても流出す
ることとなる。その結果、外部からの電源が遮断されると、センスアンプに接続するビッ
ト線１０４の電位は０Ｖとなってしまう。
【００６２】
したがって、センスアンプ１１７を挟んで、ビット線制御トランジスタを設けて、外部か
らの電源が遮断された際のビット線１０４からの電荷の流出を防止することが必要となる
。
【００６３】
図３に示される半導体メモリ装置は、列ドライバー１０２と複数のワード線１０３と複数
のビット線１０４とそれぞれのワード線１０３とビット線１０４の交点に設けられたメモ
リセル１０５とを有する。また、ビット線１０４には、センスアンプ１１７が挿入されて
いる。
【００６４】
さらに、図３に示される半導体メモリ装置は、実施の形態１で示した半導体メモリ装置と
同様に列ドライバー１０２とビット線１０４の間に挿入されたビット線制御トランジスタ
１０８＿１を有する。ビット線制御トランジスタ１０８＿１のゲートはビット線制御線１
１１＿１に接続する。ビット線制御線１１１＿１は実施の形態１のビット線制御回路１０
９のようなビット線制御回路に接続される。
【００６５】
また、ビット線１０４に接続するセンスアンプ１１７と、センスアンプ１１７に最も近い
ビット線１０４に接続するメモリセル１０５の間にビット線制御トランジスタ１０８＿２
、およびビット線制御トランジスタ１０８＿３を有する。ビット線制御トランジスタ１０
８＿２、およびビット線制御トランジスタ１０８＿３のゲートは、それぞれ、ビット線制
御線１１１＿２およびビット線制御線１１１＿３に接続する。ビット線制御線１１１＿２
、ビット線制御線１１１＿３はビット線制御回路に接続される。なお、ビット線制御線１
１１＿１、ビット線制御線１１１＿２、ビット線制御線１１１＿３は１つのビット線制御
回路に接続してもよい。
【００６６】
このような半導体メモリ装置では、ビット線制御線１１１＿１乃至ビット線制御線１１１
＿３は実施の形態１で示した場合と同様に状況に応じて電位が変動する。すなわち、半導
体メモリ装置が外部より電源が供給されて半導体メモリ装置が使用できる状態にある場合
には、ビット線制御線１１１＿１乃至ビット線制御線１１１＿３にはビット線制御トラン
ジスタ１０８＿１乃至ビット線制御トランジスタ１０８＿３をオンとするような電位が与
えられる。
【００６７】
また、外部からの電源が遮断された場合、あるいは、外部より電源が供給されている状態
であっても半導体メモリ装置の使用が終了した場合には、ビット線制御線１１１＿１乃至
ビット線制御線１１１＿３にはビット線制御トランジスタ１０８＿１乃至ビット線制御ト
ランジスタ１０８＿３をオフとするような電位が与えられる。
【００６８】
例えば、外部からの電源が遮断された場合には、速やかにビット線制御線１１１＿１乃至
ビット線制御線１１１＿３は０Ｖ以下の十分な負の電位となり、ビット線制御トランジス
タ１０８＿１乃至ビット線制御トランジスタ１０８＿３をオフとする。この結果、ビット
線１０４は、ビット線制御トランジスタ１０８＿１乃至ビット線制御トランジスタ１０８
＿３で分離され、列ドライバー１０２、センスアンプ１１７に接続する部分の電位が０Ｖ
となっても、その他の部分（メモリセル１０５が接続している部分）の電位は、適切な電
位を維持することができる。
【００６９】
一方で、ワード線１０３の電位は０Ｖであるので、メモリセルのセルトランジスタは十分
に高抵抗であり、キャパシタに蓄積された電荷を長期にわたり維持できる。
【００７０】
（実施の形態３）
図４に示す半導体メモリ装置について説明する。図４に示す半導体メモリ装置のメモリセ
ル１２０の構造は特許文献４に記載されているものと同等であり、その動作等については
特許文献４を参照できる。
【００７１】
本実施の形態のメモリセル１２０は、図４（Ｂ）に示すように、書き込みトランジスタ１
２１と読み出しトランジスタ１２２とキャパシタ１２３を有し、書き込みトランジスタ１
２１のソースと読み出しトランジスタ１２２のソースはビット線１０４に接続し、書き込
みトランジスタ１２１のゲートは書き込みワード線１１８に接続し、書き込みトランジス
タ１２１のドレインと読み出しトランジスタ１２２のゲートがキャパシタ１２３の電極の
一に接続し、キャパシタ１２３の電極の他は読み出しワード線１１９に接続する。
【００７２】
書き込みワード線１１８と読み出しワード線１１９の電位は行ドライバー１０１で制御さ
れる。また、ビット線１０４の電位は列ドライバー１０２で制御される。
【００７３】
このように多くの点で違いが認められるが、実施の形態１あるいは実施の形態２のメモリ
セル１０５と本実施の形態のメモリセル１２０は、ビット線１０４に書き込みトランジス
タ１２１（図１のメモリセル１０５のセルトランジスタ１０６に相当）のソースが接続し
、書き込みトランジスタ１２１のドレインがキャパシタ１２３の電極の一に接続するとい
う点では同じである。すなわち、データの保存に関しては、書き込みトランジスタ１２１
がオフ状態で高い抵抗を示す必要がある。
【００７４】
したがって、実施の形態１および実施の形態２で説明したのと同様に、ビット線１０４の
電位を十分に高い値（例えば、＋１Ｖ以上）とし、かつ、列ドライバー１０２とビット線
１０４の間に挿入されたビット線制御トランジスタ１０８を設けることで、外部からの電
源が遮断された場合でも書き込みトランジスタ１２１が十分に高い抵抗を実現できるよう
にする（図４（Ａ）参照）。ビット線制御トランジスタ１０８のゲートはビット線制御線
１１１に接続する。ビット線制御線１１１は実施の形態１で示したようなビット線制御回
路１０９に接続される。
【００７５】
このような半導体メモリ装置では、ビット線制御線１１１は実施の形態１で示した場合と
同様に状況に応じて電位が変動する。すなわち、半導体メモリ装置が外部より電源が供給
されて半導体メモリ装置が使用できる状態にある場合には、ビット線制御線１１１にはビ
ット線制御トランジスタ１０８をオンとするような電位が与えられる。
【００７６】
また、外部からの電源が遮断された場合、あるいは、外部より電源が供給されている状態
であっても半導体メモリ装置の使用が終了した場合には、ビット線制御線１１１にはビッ
ト線制御トランジスタ１０８をオフとするような電位が与えられる。
【００７７】
例えば、外部からの電源が遮断された場合には、ビット線制御線１１１は速やかに０Ｖ以
下の十分な負の電位（例えば、−１Ｖ）となり、ビット線制御トランジスタ１０８をオフ
とする。この結果、ビット線１０４の電位は、適切な電位を維持することができる。
【００７８】
一方で、書き込みワード線１１８の電位は０Ｖであるので、メモリセル１２０の書き込み
トランジスタ１２１は十分に高抵抗であり、キャパシタ１２３に蓄積された電荷を長期に
わたり維持できる。
【００７９】
メモリセル１２０はキャパシタ１２３の容量が小さくても読み出しトランジスタ１２２で
信号を増幅してビット線に出力できるという特徴がある。しかし、キャパシタ１２３の容
量が小さいということは、書き込みトランジスタ１２１のオフ状態での抵抗が十分に大き
くないと必要な時間のデータの保持が困難であるということを意味する。したがって、電
源遮断時に、ビット線制御トランジスタ１０８でビット線１０４の電位を適切な正の値を
保持し、書き込みトランジスタ１２１のオフ状態での抵抗を高めることは本実施の形態で
は、特に効果を奏する。
【００８０】
（実施の形態４）
図６乃至図８を用いて、例えば、図１あるいは図３に示される半導体メモリ装置の作製工
程について簡単に説明する。詳細は公知の半導体集積回路作製技術を参照するとよい。な
お、図６乃至図８は、作製工程を概念的に説明するもので、特定の断面を表すものではな
い。
【００８１】
＜図６（Ａ）＞
最初に、公知の半導体集積回路作製技術を用いて、半導体等の基板２０１表面に、素子分
離絶縁物２０２、Ｎ型不純物領域２０３Ｎ、Ｐ型不純物領域２０３Ｐ、Ｎチャネル型トラ
ンジスタのゲート２０４Ｎ、Ｐチャネル型トランジスタのゲート２０４Ｐ、第１層間絶縁
物２０５、第１コンタクトプラグ２０６ａ乃至第１コンタクトプラグ２０６ｄ等を形成す
る。ここで、Ｎチャネル型トランジスタやＰチャネル型トランジスタは、半導体メモリ装
置の行ドライバーや列ドライバー、ビット線制御回路、センスアンプ等に用いるとよい。
【００８２】
＜図６（Ｂ）＞
次に、第１層配線２０８ａ乃至第１層配線２０８ｄを形成し、これを第１埋め込み絶縁物
２０７に埋め込んだ形状とする。これらで図１の行ドライバー１０１、列ドライバー１０
２、ビット線制御回路１０９あるいはセンスアンプ１１７等が形成される。
【００８３】
＜図６（Ｃ）＞
さらに、第２層間絶縁物２０９、第２コンタクトプラグ２１０、第２埋め込み絶縁物２１
１、第２層配線２１２ａおよび第２層配線２１２ｂを形成する。なお、第２層配線２１２
ａおよび第２層配線２１２ｂを含む層と第１層配線２０８ａ乃至第１層配線２０８ｄを含
む層の間に１層以上の別の配線を含む層を有してもよい。
【００８４】
＜図７（Ａ）＞
さらに、第３層間絶縁物２１３、第３コンタクトプラグ２１４ａ乃至第３コンタクトプラ
グ２１４ｃ、第３埋め込み絶縁物２１５、第３層配線２１６ａ乃至第３層配線２１６ｆを
形成する。なお、第１コンタクトプラグ２０６ａ、第１層配線２０８ａ、第２コンタクト
プラグ２１０、第２層配線２１２ａ、第２層配線２１２ｂ、第３コンタクトプラグ２１４
ａ、第３コンタクトプラグ２１４ｂ、第３層配線２１６ａ、第３層配線２１６ｂは、図１
のビット線１０４の一部となる。
【００８５】
＜図７（Ｂ）＞
その後、酸化物半導体層２１７ａ、酸化物半導体層２１７ｂを形成し、これを覆って、ゲ
ート絶縁物２１８を形成する。この際、ゲート絶縁物２１８の物理的な厚さが、酸化物半
導体層２１７ａ、酸化物半導体層２１７ｂの物理的な厚さの２倍以上あると、酸化物半導
体層２１７ａ、酸化物半導体層２１７ｂをゲート絶縁物２１８で確実に覆うことができ、
配線間ショートを防止できるので好ましい。
【００８６】
一方、ゲート絶縁物の実効的な厚さ（例えば酸化シリコン換算の厚さ）は酸化物半導体層
２１７ａ、酸化物半導体層２１７ｂの実効的な厚さの１倍以下であることが好ましい。し
たがって、ゲート絶縁物２１８には、その誘電率が酸化物半導体層２１７ａ、酸化物半導
体層２１７ｂの誘電率の２倍以上の材料を用いることが好ましい。
【００８７】
例えば、酸化ハフニウム、酸化タンタル、酸化ジルコニウム等の高誘電率材料を用いると
よい。また、酸化バリウム、酸化ストロンチウム、酸化カルシウム、酸化リチウム等、シ
リコン半導体とシリサイドを形成する材料であるため、シリコン半導体では使用すること
が避けられてきた材料であっても、酸化物半導体との間では問題が生じないこともあり、
誘電率の高い材料であればゲート絶縁物２１８に用いることができる。
【００８８】
さらに、第４層配線２１９ａ乃至第４層配線２１９ｄを形成する。ここで、第４層配線２
１９ａは図１のビット線制御トランジスタ１０８のゲートあるいはビット線制御線１１１
に相当する。また、第４層配線２１９ｂ乃至第４層配線２１９ｄは、図１のワード線１０
３に相当する。
【００８９】
＜図８参照＞
公知のＤＲＡＭの作製技術を用いて、スタック型キャパシタを作製する。すなわち、第４
層間絶縁物２２０、第４コンタクトプラグ２２１ａ、第４コンタクトプラグ２２１ｂ等を
形成し、その上に第５層間絶縁物２２２とキャパシタ電極２２３ａ、キャパシタ電極２２
３ｂ等を形成する。さらに、キャパシタ誘電体２２４とセルプレート２２５を形成する。
このようにして半導体メモリ装置を作製できる。
【００９０】
（実施の形態５）
図９および図１０を用いて、図４に示される半導体メモリ装置の作製工程について簡単に
説明する。詳細は公知の半導体集積回路作製技術や特許文献２を参照するとよい。なお、
図９および図１０は、作製工程を概念的に説明するもので、特定の断面を表すものではな
い。
【００９１】
＜図９（Ａ）＞
最初に、公知の半導体集積回路作製技術を用いて、半導体等の基板３０１表面に、ＢＯＸ
層３０２、ＳＯＩ層３０３を形成する。
【００９２】
＜図９（Ｂ）＞
次に、読み出しゲート３０４ａおよび読み出しゲート３０４ｂを形成し、これをマスクと
して、ＳＯＩ層３０３に不純物を注入し、不純物領域３０５ａ乃至不純物領域３０５ｃを
形成する。読み出しゲート３０４ａおよび読み出しゲート３０４ｂは図４の読み出しトラ
ンジスタ１２２のゲートに相当する。さらに、第１層間絶縁物３０６を形成し、これを平
坦化して、読み出しゲート３０４ａおよび読み出しゲート３０４ｂの上面を露出させる。
【００９３】
＜図９（Ｃ）＞
第１層配線３０７ａ乃至第１層配線３０７ｅ、第１埋め込み絶縁物３０８を形成する。
【００９４】
＜図９（Ｄ）＞
その後、酸化物半導体層３０９ａおよび酸化物半導体層３０９ｂを形成し、これを覆って
、ゲート絶縁物３１０を形成する。さらに、第２層配線３１１ａ乃至第２層配線３１１ｅ
を形成する。ここで、第２層配線３１１ａは図４のビット線制御トランジスタ１０８のゲ
ートあるいはビット線制御線１１１に相当する。また、第２層配線３１１ｃ、第２層配線
３１１ｄは図４の書き込みワード線１１８に相当し、第２層配線３１１ｂ、第２層配線３
１１ｅは、図４の読み出しワード線１１９に相当する。
【００９５】
＜図１０（Ａ）＞
平坦な表面を持つ第２層間絶縁物３１２を形成し、さらに第１層配線３０７ａ、第１層配
線３０７ｂ、第１層配線３０７ｄに接続するコンタクトプラグ３１３ａ、コンタクトプラ
グ３１３ｂ、コンタクトプラグ３１３ｃを形成する。
【００９６】
＜図１０（Ｂ）＞
第３層配線３１４ａおよび第３層配線３１４ｂを形成する。第３層配線３１４ａおよび第
３層配線３１４ｂは図４（Ａ）のビット線１０４に相当する。
【００９７】
＜図１０（Ｃ）＞
第３層間絶縁物３１５を形成する。さらに別の配線や層間絶縁物等を形成してもよい。以
上の工程により、ビット線制御トランジスタ３１６、読み出しトランジスタ３１７、書き
込みトランジスタ３１８、キャパシタ３１９を有する半導体メモリ装置が形成される。ビ
ット線制御トランジスタ３１６は、図４（Ａ）のビット線制御トランジスタ１０８に相当
する。
【００９８】
また、読み出しトランジスタ３１７、書き込みトランジスタ３１８、キャパシタ３１９は
１つのメモリセルを形成する。読み出しトランジスタ３１７、書き込みトランジスタ３１
８、キャパシタ３１９は、それぞれ、図４（Ｂ）の読み出しトランジスタ１２２、書き込
みトランジスタ１２１、キャパシタ１２３に相当する。
【００９９】
なお、図１０（Ｃ）には、２つのメモリセル（メモリセル３２０ａ、メモリセル３２０ｂ
）が示されている。これらのメモリセルは同じビット線に接続するメモリセルである。
【０１００】
（実施の形態６）
本実施の形態では、図１１（Ａ）に示す半導体メモリ装置について説明する。図１１（Ａ
）に示す半導体メモリ装置は、行ドライバー１０１、列ドライバー１０２、行ドライバー
１０１に接続する複数のワード線１０３、列ドライバー１０２に接続する複数のビット線
１０４、それぞれのワード線１０３とビット線１０４の交点に設けられるメモリセル１０
５を有する。これらの構成は図２に示す従来のＤＲＡＭの構成と同様である。
【０１０１】
図１１（Ａ）に示す半導体メモリ装置では行ドライバー１０１にワード線出力回路１１０
を設ける。ワード線出力回路１１０はワード線１０３に接続する。ワード線１０３はワー
ド線出力回路１１０によって電位が設定される。ワード線１０３はメモリセル１０５が選
択された場合には、高い電位となるが、それ以外の場合には低い電位（本実施の形態では
十分な負の電位）となる。
【０１０２】
また、外部からの電源が遮断されたと検知した場合は、ワード線出力回路１１０はワード
線１０３の電位を０Ｖ以下の十分な負の電位として、セルトランジスタをオフとする。
【０１０３】
ワード線出力回路１１０は、図１（Ｂ）に示すビット線制御回路１０９と同様な構成であ
る。ビット線制御回路１０９の出力がビット線制御線１１１に接続されているのに対し、
ワード線出力回路１１０の出力はワード線１０３に接続されている。ワード線出力回路１
１０の動作はビット線制御回路１０９と同様であり、図５を参酌できる。
【０１０４】
本実施の形態では、ワード線出力回路１１０は、１つのワード線１０３に１つ設ける。複
数のワード線出力回路１１０と、電池１１２、高電位電源１１５の接続関係を図１１（Ｂ
）に示す。この結果、電池１１２と高電位電源１１５の間には複数のインバータ１１３が
並列に接続される。例えば、１つの半導体メモリ装置に１００万本のワード線がある場合
、電池１１２と高電位電源１１５の間に１００万のインバータ１１３が並列に接続される
ことがある。
【０１０５】
ビット線制御回路１０９と同様に、ワード線出力回路１１０でも非動作時であっても微弱
な電流（待機電流）が流れるが、その値は１つのワード線出力回路１１０で数ｐＡ以下と
できる。ただし、上記のように、ワード線出力回路１１０は電池１１２と高電位電源１１
５の間に並列に設けられるので、ワード線の数が１００万本あるとすると、１０年間で必
要な電池の容量は９０ｍＡｈ程度となる。
【０１０６】
この点に関しては、ワード線出力回路１１０と高電位電源１１５の間に制御トランジスタ
１２４を挿入するとよい。外部からの電源が供給されている状態では、制御トランジスタ
１２４はオンであるが、外部からの電源が遮断されると、高電位電源１１５の電位が０Ｖ
となることによりオフとなる。制御トランジスタ１２４はＰチャネル型トランジスタを用
いることができる。
【０１０７】
ここで、制御トランジスタ１２４に求められるオン抵抗について説明する。制御トランジ
スタ１２４のオン抵抗が高いと、インバータ１１３の電位が低下するので、オン抵抗は低
いことが好ましい。電位の低下は、例えば、高電位電源１１５と低電位電源１１６の電位
差の１０％以下であることが望ましい。
【０１０８】
ここで、外部より電源が供給されている状態では、制御トランジスタ１２４を流れる電流
はワード線１０３の充放電に使用されるものがほとんどであるので、１つのワード線１０
３の寄生容量とメモリ装置の応答速度から制御トランジスタ１２４を流れる電流を見積も
ることができる。ここで、すべてのワード線１０３の電位が常に変動しているわけではな
く、電位が変動するワード線１０３はごく一部であることに注意する必要がある。
【０１０９】
例えば、応答速度が１０ナノ秒である半導体メモリ装置の場合、１秒間にワード線１０３
の電位の変動は半導体メモリ装置全体で１億回おこなわれる。１つのワード線１０３の寄
生容量を４０ｆＦとすると、１秒間に４μＣの電荷が制御トランジスタ１２４を通過する
ので、制御トランジスタ１２４を流れる電流は４μＡである。
【０１１０】
この電流による電圧降下が０．１Ｖ以下であるためには、制御トランジスタ１２４のオン
抵抗は２５ｋΩ以下であればよい。これはインバータ１１３に用いられるものと同じサイ
ズのトランジスタでも実現できるが、チャネル幅を１０倍としたトランジスタであれば確
実に実現できる。また、そのようなトランジスタではオフ抵抗は、インバータ１１３に用
いられるトランジスタの１０分の１（約０．１ＴΩ＝１×１０１１Ω）となる。
【０１１１】
以上の議論で、半導体メモリ装置のメモリセル１０５の数（あるいはワード線１０３の数
）ではなく、半導体メモリ装置の応答速度と１つのワード線１０３の容量により制御トラ
ンジスタ１２４のオン抵抗およびオフ抵抗が決定され、さらには電池１１２の容量が決定
されることに注意したい。このことは半導体メモリ装置の応答速度が同じであれば、メモ
リセルの数が多くても少なくても、電池１１２に要求される容量は同じであることを意味
する。
【０１１２】
なお、インバータ１１３へ供給される電位を安定させるためには、制御トランジスタ１２
４とインバータ１１３の間に１つの電極を接続するキャパシタ１２５を設けてもよい。キ
ャパシタ１２５の容量は１ｐＦより大きく、１ｎＦ未満とするとよい。
【０１１３】
次に、このような制御トランジスタ１２４の効果について説明する。外部からの電源が遮
断されている状態では、インバータは待機状態、制御トランジスタ１２４はオフ状態であ
る。ここで、１つのインバータ１１３の待機状態での抵抗を１ＴΩ、制御トランジスタ１
２４のオフ抵抗を０．１ＴΩとする。
【０１１４】
インバータ１１３はワード線の数だけあり、それぞれ並列に接続されているので、ワード
線の数を１００万本とすると、インバータ１１３の合計の抵抗は１ＭΩとなる。高電位電
源１１５から電池１１２の間の抵抗はインバータ１１３の合計の抵抗と制御トランジスタ
１２４のオフ抵抗との合計となり、約０．１ＴΩである。すなわち、抵抗のほとんどの部
分は、制御トランジスタ１２４のオフ抵抗で占められる。
【０１１５】
制御トランジスタ１２４のソースとドレイン間の電位差が１Ｖであるので、電流は１０ｐ
Ａである。すなわち、１０年間に必要な電池の容量は０．９μＡｈ程度となり、制御トラ
ンジスタ１２４を設けない場合（９０ｍＡｈ）の１０万分の１程度となる。
【０１１６】
なお、半導体回路の微細化にともなって、インバータ１１３を構成するトランジスタのサ
イズも極めて小さくなると、短チャネル効果によりオフ抵抗が十分に大きくできず、例え
ば、１ｎΩ程度にまで低下してしまうこともある。その場合、ワード線出力回路１１０全
体のオフ抵抗（インバータ１１３の並列抵抗）は１ｋΩまで低下してしまう。
【０１１７】
そのような場合には、制御トランジスタ１２４を設けることが効果的である。制御トラン
ジスタ１２４は一つの半導体メモリ装置に少なくとも１つ設ければよいので、微細化は必
要とされず、十分なオフ抵抗（０．１ＴΩ以上）を実現できる。上述の通り、外部からの
電源が遮断された状態においては、電池１１２と高電位電源１１５の間の抵抗は実質的に
制御トランジスタ１２４のオフ抵抗であるので、インバータ１１３の並列抵抗がいかに低
くても影響しない。
【０１１８】
なお、これとは別に、書き換え読み出しに伴って、ワード線１０３の電位を変動させるこ
とによっても電力が消費される。消費される電力は、ワード線の寄生容量に依存する。１
つのワード線１０３の寄生容量を４０ｆＦとすると、ワード線１０３が１００万本ある半
導体メモリ装置では、ワード線全体の寄生容量は４０ｎＦである。したがって、全てのワ
ード線１０３の電位を＋２Ｖから−１Ｖに変化させると、０．１２μＣの負の電荷が電池
１１２から流出する。
【０１１９】
したがって、全てのワード線の電位を＋２Ｖから−１Ｖに変動させることを１００億回お
こなう（１つのワード線にあるメモリセルへの書き込み読み出しを１００億回おこなう場
合、１つのワード線にメモリセルが千個あるとすれば、１つのメモリセルあたり１０００
万回の書き込み読み出しをおこなうことに相当する）場合には、１．２ｋＣの電荷が必要
である。これは電池の容量に換算すると３３０ｍＡｈ強であり、上記の１０年間の保持の
ための容量より大きな値となる。
【０１２０】
したがって、電池１１２は書き込み読み出しの回数を想定した容量を有することが好まし
い。あるいは、書き込み読み出し回数が限界に近づいた場合には、書き込み読み出しを制
限するか、何らかの警報を発生するような構成とすることが望ましい。このような電池１
１２は、半導体メモリ装置と同じパッケージ内やモジュール内に設けられていてもよい。
【０１２１】
なお、外部電源から電源が供給されている状態でワード線１０３の電位の変動がない場合
、高電位電源１１５から電池１１２の間の抵抗はインバータ１１３の合計の抵抗（１ＭΩ
）と制御トランジスタ１２４のオン抵抗（１０ｋΩ）との合計となり、外部からの電源が
遮断されている状態とは逆にインバータ１１３の合計の抵抗が支配的となり、比較的大き
な電流が流れる。
【０１２２】
半導体メモリ装置に外部より電源が供給されている期間を全体の１０％とすれば、１０年
間に必要な容量は、約２６ｍＡｈである。しかしながら、回路の微細化と共に、インバー
タ１１３の抵抗が千分の１にまで低下した場合には、必要な容量は千倍となる。このよう
な場合には、実施の形態７で示すような回路により、外部から電源が供給されている場合
には、電池を消耗しないような構成とするとよい。
【０１２３】
なお、実施の形態１で説明したビット線制御回路１０９の最高出力電位は＋３Ｖであった
が、本実施の形態のワード線出力回路１１０はそれより低くできる。
【０１２４】
例えば、ビット線１０４の電位の変動を１Ｖとする場合、実施の形態１においては、最低
電位が＋１Ｖであるので、最高電位は＋２Ｖとなる。一方、ビット線制御トランジスタ１
０８をオンとするには、＋２Ｖよりしきい値（＋１Ｖ）だけ高い電位をゲート（ビット線
制御線）に与えることが必要であるため、ビット線制御回路１０９の最高出力電位は＋３
Ｖとなる。
【０１２５】
これに対し、本実施の形態においては、ビット線１０４を列ドライバーから分離する必要
はないので、ビット線１０４の最低電位を０Ｖとできる。ビット線１０４の電位の変動を
１Ｖとする場合、最高電位は＋１Ｖとなる。そして、セルトランジスタ１０６をオンとす
る場合には、＋１Ｖよりしきい値（＋１Ｖ）だけ高い電位をゲート（ワード線）に与える
ことが必要であるため、ワード線出力回路１１０の最高出力電位は＋２Ｖとなる。
【０１２６】
（実施の形態７）
本実施の形態では、実施の形態６で説明した半導体メモリ装置の他の構成例について説明
する。図１２（Ａ）には、ワード線出力回路１１０とそれに接続する回路や素子の回路例
を示す。ここで、ワード線出力回路１１０、電池１１２、インバータ１１３、制御信号発
生回路１１４、高電位電源１１５、低電位電源１１６、制御トランジスタ１２４は実施の
形態１あるいは実施の形態６で説明したものと同様のものである。なお、制御トランジス
タ１２４は設けなくともよい。
【０１２７】
図１２（Ａ）に示す回路では、それらに加えて、制御トランジスタ１２６、制御トランジ
スタ１２７、超低電位電源１２８を有する。ここでは、制御トランジスタ１２６をＮチャ
ネル型、制御トランジスタ１２７をＰチャネル型とする。
【０１２８】
なお、実施の形態６で制御トランジスタ１２４に対しておこなったものと同様な議論より
、制御トランジスタ１２７のオン抵抗（すなわち、トランジスタのサイズ）も決定でき、
例えば、チャネル幅をインバータ１１３に使用しているトランジスタの１０倍とすればよ
い。
【０１２９】
また、制御トランジスタ１２６は、外部からの電源が遮断されている状態においてオンと
なることが求められ、オン抵抗はインバータ１１３の並列抵抗よりも十分に小さい（１０
分の１以下）ことが求められるので、例えば、１００ｋΩ以下となるように設計する。こ
れは、制御トランジスタ１２４や制御トランジスタ１２７に比べると十分に大きく、結果
として、オフ抵抗も大きく（例えば、１ＴΩ以上）できる。
【０１３０】
なお、微細化の結果、インバータ１１３の並列抵抗が低下した場合には、制御トランジス
タ１２４、制御トランジスタ１２６、制御トランジスタ１２７のオン抵抗もそれに応じて
低下することが求められる。
【０１３１】
制御トランジスタ１２６のドレインは電池１１２の負極に、ソースはインバータ１１３の
Ｎチャネル型トランジスタのソースに、ゲートは低電位電源１１６に接続される。また、
制御トランジスタ１２７のドレインは低電位電源１１６に、ソースはインバータ１１３の
Ｎチャネル型トランジスタのソースに、ゲートは超低電位電源１２８に接続される。また
、制御トランジスタ１２４のドレインは高電位電源１１５に、ソースはインバータ１１３
のＰチャネル型トランジスタのソースに接続され、ゲートは接地される。
【０１３２】
なお、制御トランジスタ１２６のゲートあるいは制御トランジスタ１２４のゲートは、上
記で示した方法以外にも、他の適切な回路に接続されていてもよい。また、超低電位電源
１２８は、外部より電源が供給されている場合には、低電位電源１１６よりも低い電位を
出力するものとし、ここでは−２Ｖの電位を出力する。
【０１３３】
このような回路の動作について説明する。半導体メモリ装置に外部より電源が供給されて
いる場合には、低電位電源１１６の出力電位は−１Ｖ、超低電位電源１２８の出力電位は
−２Ｖである。したがって、図１２（Ｂ）に示すように、制御トランジスタ１２７はオン
となり、一方、制御トランジスタ１２６はオフとなる。すなわち、ワード線の電位を変動
させるための電荷は、低電位電源１１６から供給される。
【０１３４】
なお、図１２（Ｂ）には図示されていないが、半導体メモリ装置に外部より電源が供給さ
れている場合には、制御トランジスタ１２４はオンであり、インバータ１１３のＰチャネ
ル型トランジスタのソースの電位は＋２Ｖである。
【０１３５】
次に、外部からの電源が途絶すると、図１２（Ｃ）に示すように、低電位電源１１６の出
力電位、超低電位電源１２８の出力電位とも０Ｖとなる。したがって、制御トランジスタ
１２７はオフとなる。一方、制御トランジスタ１２６はオンとなる。このため、インバー
タ１１３のＮチャネル型トランジスタのソースの電位は、外部からの電源が遮断された状
況にあっても−１Ｖが維持される。
【０１３６】
なお、実施の形態６で説明したように、図１２（Ｃ）には図示されていないが、外部から
の電源が遮断された場合には、制御トランジスタ１２４はオフとなる。
【０１３７】
この状態でも、制御トランジスタ１２６およびインバータ１１３を介して高電位電源１１
５（外部からの電源が遮断されている状態では電位は０Ｖ）と電池１１２（電位は−１Ｖ
）の間に微弱ながら電流が流れ、電池１１２が消耗する。
【０１３８】
しかしながら、実施の形態６の場合と異なり、データの書き込みや読み出しの際には、電
池１１２は使用されないので、電池１１２の消耗は実施の形態６よりも少ない。また、デ
ータの書き込みや読み出しの際には、電池１１２は使用されないので、データの書き込み
や読み出しの回数に制約はない。
【０１３９】
加えて、外部から電源が供給されている場合には、電池１１２と高電位電源１１５の間の
抵抗は、制御トランジスタ１２４のオン抵抗（１０ｋΩ）と、インバータ１１３の並列抵
抗（１ＭΩ）と制御トランジスタ１２６のオフ抵抗（１ＴΩ）の合計であり、制御トラン
ジスタ１２６のオフ抵抗が支配的である。
【０１４０】
回路の微細化の結果、インバータ１１３の並列抵抗が千分の１となったとしても、電池１
１２と高電位電源１１５間の抵抗はほとんど変化せず、したがって、実施の形態６の場合
とは異なり、外部から電源が供給されている状態において、電池１１２の消耗はほとんど
ない。
【０１４１】
制御トランジスタ１２４を設けない場合は１０年間で必要な電池の容量は９０ｍＡｈ程度
である。実施の形態６で説明したように、制御トランジスタ１２４を設けるとより消費電
力を低減でき、電池１１２に必要な容量を減らすことができる。
【０１４２】
その他に、電池から制御トランジスタ１２６と制御トランジスタ１２７を介して低電位電
源１１６（外部からの電源が遮断されている状態では電位は０Ｖ）との間を流れる電流も
ある。この間の抵抗は、制御トランジスタ１２６のオン抵抗と制御トランジスタ１２７の
オフ抵抗との合計であり、制御トランジスタ１２７のオフ抵抗を０．１ＴΩとすると、約
０．１ＴΩである。この経路を流れる電流は、１０年間で０．９μＡｈ程度である。
【０１４３】
制御トランジスタ１２７を流れる電流と、制御トランジスタ１２４を流れる電流の総計は
、１０年間で数μＡｈであり、例えば、半導体メモリ装置の形成されているチップ上に形
成された固体電池や電気二重層キャパシタ等を電池１１２として利用できる。
【０１４４】
（実施の形態８）
図１３に示す半導体メモリ装置について説明する。図１３に示す半導体メモリ装置のメモ
リセル１２０の構造は実施の形態３と同等であり、その動作等については特許文献４を参
照できる。
【０１４５】
本実施の形態のメモリセル１２０は、図１３（Ｂ）に示すように、書き込みトランジスタ
１２１と読み出しトランジスタ１２２とキャパシタ１２３を有し、書き込みトランジスタ
１２１のソースと読み出しトランジスタ１２２のソースはビット線１０４に接続し、書き
込みトランジスタ１２１のゲートは書き込みワード線１１８に接続し、書き込みトランジ
スタ１２１のドレインと読み出しトランジスタ１２２のゲートがキャパシタ１２３の電極
の一に接続し、キャパシタ１２３の電極の他は読み出しワード線１１９に接続する。
【０１４６】
書き込みワード線１１８と読み出しワード線１１９の電位は行ドライバー１０１で制御さ
れる。また、ビット線１０４の電位は列ドライバーで制御される。
【０１４７】
このように多くの点で違いが認められるが、実施の形態６のメモリセル１０５と本実施の
形態のメモリセル１２０は、ビット線１０４に書き込みトランジスタ１２１（図１１（Ａ
）のメモリセル１０５のセルトランジスタ１０６に相当）のソースが接続し、書き込みト
ランジスタ１２１のドレインがキャパシタ１２３の電極の一に接続するという点では同じ
である。すなわち、データの保存に関しては、書き込みトランジスタ１２１がオフ状態で
高い抵抗を示す必要がある。
【０１４８】
したがって、実施の形態６で説明したのと同様に、行ドライバー１０１にワード線出力回
路１１０を設けることで、外部からの電源が遮断された場合でも書き込みワード線１１８
の電位を十分に低い負に保つようにする（図１３（Ａ）参照）。すなわち、外部からの電
源が遮断された場合には、書き込みトランジスタ１２１を十分に高い抵抗とするように、
書き込みワード線１１８を十分な負の電位とすることができる。
【０１４９】
メモリセル１２０はキャパシタ１２３の容量が小さくても読み出しトランジスタ１２２で
信号を増幅してビット線に出力できるという特徴がある。しかし、キャパシタ１２３の容
量が小さいということは、書き込みトランジスタ１２１のオフ状態での抵抗が十分に大き
くないと必要な時間のデータの保持が困難であるということを意味する。したがって、電
源遮断時に、書き込みワード線１１８の電位を十分な負の値とし、書き込みトランジスタ
１２１の抵抗を高めることは効果を奏する。
【０１５０】
図１３に示すメモリセルでは、書き込みワード線１１８の電位はデータを書き込む場合に
のみ変動し、読み出しの際には変動させる必要はない。一般にデータの書き込みよりも読
み出しの頻度の方が高いので、実施の形態６で示したメモリセルの場合よりワード線出力
回路１１０に接続する電池の容量を小さくできる。なお、ワード線出力回路１１０に実施
の形態７で説明した回路（図１２（Ａ））を用いてもよい。
【符号の説明】
【０１５１】
１０１    行ドライバー
１０２    列ドライバー
１０３    ワード線
１０４    ビット線
１０５    メモリセル
１０６    セルトランジスタ
１０７    キャパシタ
１０８    ビット線制御トランジスタ
１０９    ビット線制御回路
１１０    ワード線出力回路
１１１    ビット線制御線
１１２    電池
１１３    インバータ
１１４    制御信号発生回路
１１５    高電位電源
１１６    低電位電源
１１７    センスアンプ
１１８    書き込みワード線
１１９    読み出しワード線
１２０    メモリセル
１２１    書き込みトランジスタ
１２２    読み出しトランジスタ
１２３    キャパシタ
１２４    制御トランジスタ
１２５    キャパシタ
１２６    制御トランジスタ
１２７    制御トランジスタ
１２８    超低電位電源
２０１    基板
２０２    素子分離絶縁物
２０３Ｎ    Ｎ型不純物領域
２０３Ｐ    Ｐ型不純物領域
２０４Ｎ    Ｎチャネル型トランジスタのゲート
２０４Ｐ    Ｐチャネル型トランジスタのゲート
２０５    第１層間絶縁物
２０６ａ    第１コンタクトプラグ
２０６ｂ    第１コンタクトプラグ
２０６ｃ    第１コンタクトプラグ
２０６ｄ    第１コンタクトプラグ
２０７    第１埋め込み絶縁物
２０８ａ    第１層配線
２０８ｂ    第１層配線
２０８ｃ    第１層配線
２０８ｄ    第１層配線
２０９    第２層間絶縁物
２１０    第２コンタクトプラグ
２１１    第２埋め込み絶縁物
２１２ａ    第２層配線
２１２ｂ    第２層配線
２１３    第３層間絶縁物
２１４ａ    第３コンタクトプラグ
２１４ｂ    第３コンタクトプラグ
２１４ｃ    第３コンタクトプラグ
２１５    第３埋め込み絶縁物
２１６ａ    第３層配線
２１６ｂ    第３層配線
２１６ｃ    第３層配線
２１６ｄ    第３層配線
２１６ｅ    第３層配線
２１６ｆ    第３層配線
２１７ａ    酸化物半導体層
２１７ｂ    酸化物半導体層
２１８    ゲート絶縁物
２１９ａ    第４層配線
２１９ｂ    第４層配線
２１９ｃ    第４層配線
２１９ｄ    第４層配線
２２０    第４層間絶縁物
２２１ａ    第４コンタクトプラグ
２２１ｂ    第４コンタクトプラグ
２２２    第５層間絶縁物
２２３ａ    キャパシタ電極
２２３ｂ    キャパシタ電極
２２４    キャパシタ誘電体
２２５    セルプレート
３０１    基板
３０２    ＢＯＸ層
３０３    ＳＯＩ層
３０４ａ    読み出しゲート
３０４ｂ    読み出しゲート
３０５ａ    不純物領域
３０５ｂ    不純物領域
３０５ｃ    不純物領域
３０６    第１層間絶縁物
３０７ａ    第１層配線
３０７ｂ    第１層配線
３０７ｃ    第１層配線
３０７ｄ    第１層配線
３０７ｅ    第１層配線
３０８    第１埋め込み絶縁物
３０９ａ    酸化物半導体層
３０９ｂ    酸化物半導体層
３１０    ゲート絶縁物
３１１ａ    第２層配線
３１１ｂ    第２層配線
３１１ｃ    第２層配線
３１１ｄ    第２層配線
３１１ｅ    第２層配線
３１２    第２層間絶縁物
３１３ａ    コンタクトプラグ
３１３ｂ    コンタクトプラグ
３１３ｃ    コンタクトプラグ
３１４ａ    第３層配線
３１４ｂ    第３層配線
３１５    第３層間絶縁物
３１６    ビット線制御トランジスタ
３１７    読み出しトランジスタ
３１８    書き込みトランジスタ
３１９    キャパシタ
３２０ａ    メモリセル
３２０ｂ    メモリセル
【図１】
0006312871.tif 000002
【図２】
0006312871.tif 000003
【図３】
0006312871.tif 000004
【図４】
0006312871.tif 000005
【図５】
0006312871.tif 000006
【図６】
0006312871.tif 000007
【図７】
0006312871.tif 000008
【図８】
0006312871.tif 000009
【図９】
0006312871.tif 000010
【図１０】
0006312871.tif 000011
【図１１】
0006312871.tif 000012
【図１２】
0006312871.tif 000013
【図１３】
0006312871.tif 000014