(57)【特許請求の範囲】
【請求項１】
カウント値毎に複数のビットで構成され、カウント値が１つ遷移する毎に、符号化パターンを構成する複数のビットのうちの１つのビットが０から１に変化し、１つのビットが１から０に変化する符号化パターンであって、前記符号化パターンのビット数が奇数の場合には、前記符号化パターンのビット数のグレイコードから、前記符号化パターンのビット数の１／２＋１個、又は、１／２−１個のビットが１であるコードが抽出されて構成される符号化パターンを記憶した符号化パターン記憶部と、
カウント値を遷移させた場合に、前記符号化パターン記憶部から遷移後のカウント値に対応する符号化パターンを読み出して出力する出力部と
を備えるカウント装置。
【請求項２】
前記符号化パターンは、前記符号化パターンのビット数が偶数の場合には、前記符号化パターンのビット数のグレイコードから、前記符号化パターンのビット数の１／２個のビットが１であるコードが抽出されて構成される
請求項１に記載のカウント装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、カウント値に対応した符号化パターンを出力するカウント装置に関する。
【背景技術】
【０００２】
光や圧力等の外部からの物理情報を検知し電気信号に変換する素子をライン状もしくはマトリクス状に配置した物理情報分布検知装置が様々な分野で使われている。
例えば、物理情報分布検知装置として、光を検知する素子を用いた撮像装置がある。撮像装置は、映像機器をはじめ幅広い製品に用いられている。
【０００３】
撮像装置において、入射光に対応した電気信号を蓄積した各画素を順番に出力するための走査回路にはカウント装置が使われている。また、各画素のアナログ出力信号を画素チップ内でデジタル変換する撮像装置の場合、チップ上のＡＤ変換器にもカウント装置が必要となる。カウント装置の出力ビットが遷移する際には電圧や電流が急峻に変化し電気的ノイズを発生させ、このノイズが画素のアナログ信号に重畳することで縦線や横線といったパターンノイズの原因となる。
【０００４】
カウント装置としてバイナリーカウンタを用いた場合、カウント値が１つ遷移する際に複数のビットが遷移する場合がある。例えば、４ビットのバイナリーカウンタで７から８にカウント値が遷移した場合、出力は“０１１１”から“１０００”に変化するため、４つのビットすべてが遷移することになる。一度に多くのビットが遷移すると、その分電圧や電流の変化も大きくなり、大きな電気的ノイズが発生する。
【０００５】
そこで、従来はバイナリーカウンタに代えてグレイコードカウンタがカウント装置として広く用いられている。グレイコードカウンタはカウント値が１つ遷移する際に全ビットの中で１ビットのみが遷移するカウント装置である。そのため、グレイコードカウンタを用いれば、値を１つずつカウントする場合にはビットの遷移によって発生する電気的ノイズを低く抑えることができる。
【０００６】
特許文献１には、符号化パターンの０と１とが逆となっている２種類のグレイコードカウンタを同時に動作させることが記載されている。これにより、出力ビットの遷移によって発生するノイズをキャンセルさせている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１３−２５１８２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１では、２種類のグレイコードカウンタを同時に動作させることで一方が「０から１」へ変化すると同時に他方が「１から０」へ変化するように構成している。これにより、それぞれのグレイコードカウンタで発生する電気的ノイズが互いに打ち消されるため、グレイコードカウンタを１種類のみ動作させた場合よりさらにノイズを低減することができる。
しかし、２種類のグレイコードカウンタを１セットとして動作させるため、ノイズ低減効果を得るためには少なくとも２つのカウント装置を実装する必要があり、実装面積が増えてしまう。
【０００９】
この発明は、カウント値の遷移によって発生するノイズを低減させることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係るカウント装置は、
カウント値毎に複数のビットで構成された符号化パターンを記憶した符号化パターン記憶部であって、カウント値が１つ遷移する毎に、前記符号化パターンを構成する複数のビットのうちの一部のビットが０から１に変化し、０から１に変化するビットと同数のビットが１から０に変化する符号化パターンを記憶した符号化パターン記憶部と、
カウント値を遷移させた場合に、前記符号化パターン記憶部から遷移後のカウント値に対応する符号化パターンを読み出して出力する出力部と
を備える。
【発明の効果】
【００１１】
この発明に係るカウント装置では、カウント値が１つ遷移するごとに出力ビットのうち一部ビットが「０から１」へ変化し、「０から１」へ変化するビットと同数のビットが「１から０」へ変化するような符号化パターンを用いる。そのため、１つのカウント装置で、カウント値の遷移によって発生するノイズを打ち消すことが可能である。したがって、カウント値の遷移によって発生するノイズを低減させることができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１に係るカウント装置１０の構成図。
【図２】４ビットのバイナリーコード３１と、４ビットのバイナリーコードに対応するグレイコード３２とを示す図。
【図３】図２に示すグレイコード３２のうち、１のビット数が２個のコードを抜粋して、カウント値Ａの昇順に並べたものを示す図。
【図４】ビット数が４ビットの場合の符号化パターンＢの例を示す図。
【図５】ビット数が５ビットの場合の符号化パターンＢの例を示す図。
【図６】ビット数が５ビットの場合の符号化パターンＢの例を示す図。
【図７】信号線の信号レベルが０から１へ遷移した様子を表した図。
【図８】信号線の信号レベルが１から０へ遷移した際の様子を表した図。
【図９】ビット数毎に、バイナリーコード３１を用いた場合にカウント可能な数と、符号化パターンＢを用いた場合にカウント可能な数とを示す図。
【図１０】実施の形態２に係るカウント装置１０の構成図。
【発明を実施するための形態】
【００１３】
実施の形態１．
＊＊＊構成の説明＊＊＊
図１は、実施の形態１に係るカウント装置１０の構成図である。
カウント装置１０は、初期値設定部１１と、符号化論理部１２と、同期レジスタ１３とを備える。
【００１４】
初期値設定部１１は、他の装置からカウント開始信号２１を受信すると、初期値信号２２を符号化論理部１２へ出力して、符号化論理部１２にカウント値Ａを初期値に設定させる。
【００１５】
符号化論理部１２は、符号化パターン記憶部１２１と、出力部１２２とを備える。
符号化パターン記憶部１２１は、カウント値Ａ毎に、複数のビットで構成された符号化パターンＢを記憶する。特に、符号化パターン記憶部１２１は、カウント値Ａが１つ遷移する毎に、符号化パターンＢを構成する複数のビットのうちの一部のビットが０から１に変化し、０から１に変化するビットと同数のビットが１から０に変化する符号化パターンＢを記憶する。
出力部１２２は、クロック信号２３に同期して、カウント値Ａを１つずつ遷移させる。そして、出力部１２２は、カウント値Ａを遷移させた場合に、符号化パターン記憶部１２１から遷移後のカウント値Ａに対応する符号化パターンＢを読み出して出力する。
【００１６】
同期レジスタ１３は、クロック信号２３に同期して、出力部１２２が出力した符号化パターンＢを出力信号２４として出力する。
【００１７】
符号化パターン記憶部１２１が記憶する符号化パターンＢについて説明する。
図２は、４ビットのバイナリーコード３１と、４ビットのバイナリーコード３１に対応するグレイコード３２とを示す図である。
バイナリーコード３１では、カウント値Ａが１つ遷移する際、複数のビットが変化する場合がある。例えば、カウント値Ａが７から８に遷移する際には、４ビット全てが変化する。
グレイコード３２では、カウント値Ａが１つ遷移するごとに出力ビットは１ビットのみ変化する。しかし、変化する１ビットが、０から１に変化するか、１から０に変化するかはカウント値Ａによって異なる。
【００１８】
図３は、図２に示すグレイコード３２のうち、１のビット数が２個のコードを抜粋して、カウント値Ａの昇順に並べたものを示す図である。
図３では、図２に示すグレイコード３２のうち、カウント値Ａが２，４，６，８，１２，１４のコードが抜粋されている。図３に示すパターンでは、カウント値Ａが次の値に遷移すると、常に、４ビットのうち、１ビットだけが０から１に変化し、１ビットだけが１から０に変化する。例えば、カウント値Ａが２から４に遷移すると、第３ビットが０から１に変化し、第１ビットが１から０に変化し、残りの第２ビットと第４ビットとは変化しない。
【００１９】
符号化パターン記憶部１２１は、図３に示したように、グレイコード３２のうち１のビット数が同数のコードを抜粋し、カウント値Ａの昇順に並べたものを、符号化パターンＢとして記憶する。
【００２０】
符号化パターンＢでは、カウント値Ａが１つ遷移する毎に、１ビットが０から１に変化し、１ビットが１から０に変化するため、０の数と１の数とは不変である。したがって、符号化パターンＢのビット数をＮとし、符号化パターンＢにおける１のビット数をＭとすると、カウント装置１０でカウント可能な数は順列の公式より、ＮＣＭで表される。
【００２１】
そのため、符号化パターンＢのビット数が偶数の場合、カウント可能な数は、符号化パターンＢのビット数のうち１／２個のビットが１で、残りのビットが０のとき最大となる。
また、符号化パターンＢのビット数が奇数の場合、カウント可能な数は、符号化パターンＢのビット数のうち１／２＋１個のビットが１で、残りのビットが０のとき、及び、符号化パターンＢのビット数のうち１／２−１個のビットが１で、残りのビットが０のとき最大となる。例えば、符号化パターンＢのビット数が５ビットの場合、３ビットが１であっても、２ビットが１であってもカウント可能な数は変わらず最大となり、１０である。
【００２２】
したがって、符号化パターンＢは、符号化パターンＢのビット数が偶数の場合には、符号化パターンＢのビット数のグレイコード３２から、符号化パターンＢのビット数の１／２個のビットが１であるコードが抽出されて構成されるのがよい。
また、符号化パターンＢは、符号化パターンＢのビット数が奇数の場合には、符号化パターンＢのビット数のグレイコード３２から、符号化パターンＢのビット数の１／２＋１個、又は、１／２−１個のビットが１であるコードが抽出されて構成されるのがよい。
【００２３】
図４は、ビット数が４ビットの場合の符号化パターンＢの例を示す図である。
ビット数が４ビットで偶数のため、４ビットのグレイコード３２から、２ビットが１であるコードが抽出されて、符号化パターンＢが構成されている。この場合、カウント可能な数は、４Ｃ２＝６である。
例えば、カウント値Ａが０から１に遷移したとき、符号化パターンＢは“００１１”から“０１１０”に変化し、第３ビットが０から１に変化し、第１ビットが１から０に変化する。それ以外もカウント値Ａが１つ遷移する毎に１ビットが０から１に変化し、１ビットが１から０に変化している。
【００２４】
図５及び図６は、ビット数が５ビットの場合の符号化パターンＢの例を示す図である。
ビット数が５ビットで奇数のため、５ビットのグレイコード３２から、３ビットが１であるコードが抽出される場合と、２ビットが１であるコードが抽出される場合とが考えられる。図５では、３ビットが１であるコードが抽出されて、符号化パターンＢが構成されている。図６では、２ビットが１であるコードが抽出されて、符号化パターンＢが構成されている。いずれの場合も、カウント可能な数は、５Ｃ３＝５Ｃ２＝１０である。
図５では、例えば、カウント値Ａが７から８に遷移したとき、符号化パターンＢは“１０１０１”から“１０１１０”に変化し、第２ビットが０から１に変化し、第１ビットが１から０に変化する。それ以外もカウント値Ａが１つ遷移する毎に１ビットが０から１に変化し、１ビットが１から０に変化している。
図６では、例えば、カウント値Ａが７から８に遷移したとき、符号化パターンＢは“１０１００”から“１００１０”に変化し、第２ビットが０から１に変化し、第３ビットが１から０に変化する。それ以外もカウント値Ａが１つ遷移する毎に１ビットが０から１に変化し、１ビットが１から０に変化している。
【００２５】
＊＊＊動作の説明＊＊＊
カウント装置１０では、初期値設定部１１が、初期値信号２２を出力して、符号化論理部１２にカウント値Ａを初期値である０等に設定させる。その後、符号化論理部１２において、出力部１２２が、クロック信号２３に同期してカウント値Ａを１つずつ遷移させ、遷移後のカウント値Ａに対応する符号化パターンＢを出力する。
ここで、符号化パターンＢは、図４から図６に示すようなパターンである。そのため、出力部１２２は、出力の度に、１ビットだけが０から１に変化し、１ビットだけが１から０に変化する。
そして、同期レジスタ１３は、クロック信号２３に同期して、出力部１２２が出力した符号化パターンＢを出力信号２４として出力する。
【００２６】
＊＊＊効果の説明＊＊＊
図７は、信号線の信号レベルが０から１へ遷移した様子を表した図である。
信号が０から１へ遷移した場合、電源から信号線に電流が流れ込み、配線やトランジスタの容量を充電することで電位が上昇する。この時、電源から信号線に流れ込む電流によってスパイクノイズが発生する。
【００２７】
図８は、信号線の信号レベルが１から０へ遷移した際の様子を表した図である。
信号が１から０に遷移した場合、信号線からグランドへ放電されることによって電位が降下する。この時、信号線からグランドに流れる電流によってスパイクノイズが発生する。
【００２８】
このスパイクノイズが、撮像素子等のアナログ配線や、サンプリングされたアナログ信号に流入すると、画像の場合縦線や横線等のパターンノイズとなって現れる。
【００２９】
実施の形態１に係るカウント装置１０では、カウント値Ａが１つ遷移する際に、１ビットだけが０から１に変化し、１ビットだけが１から０に変化する符号化パターンＢを用いる。これにより、信号線における充放電電流の変化が逆方向となる２つの動作が同時に行われる。そのため、それぞれ逆方向のスパイクノイズが発生し、互いに打ち消しあうためノイズを低減することができる。
つまり、実施の形態１に係るカウント装置１０では、カウント値Ａの遷移により発生するノイズを低減することができる。
【００３０】
図９は、ビット数毎に、バイナリーコード３１を用いた場合にカウント可能な数と、符号化パターンＢを用いた場合にカウント可能な数とを示す図である。
図９から分かるように、符号化パターンＢを用いた場合、ビット数を２〜３ビット増やすことにより、バイナリーコード３１を用いた場合と同数のカウントが可能となる。これに対して、特許文献１のように、カウンタを２つ用意してノイズを打ち消そうとした場合、ビット数を２倍にしなければならない。
つまり、実施の形態１に係るカウント装置１０では、少ないビット数でカウント値Ａの遷移により発生するノイズを低減することができる。
【００３１】
なお、同時に複数の信号線が０から１、もしくは、１から０に変化すると、その分充放電の電流も多くなるため、スパイクノイズも大きくなってしまう。そこで、上記説明では、符号化パターンＢにおいてカウント値Ａが１つ遷移する毎に０から１に変化するビット数と、１から０に変化するビット数とが、１ビットである場合について説明した。
しかし、逆方向のスパイクノイズが発生し、互いに打ち消しあうため、０から１に変化するビット数、及び、１から０に変化するビット数を２ビット以上としてもよい。つまり、２ビット以上のあるＸビットが０から１に変化し、同数のＸビットが１から０に変化するパターンを符号化パターンＢとしてもよい。
【００３２】
実施の形態２．
実施の形態２では、実施の形態１と異なる部分について説明する。
【００３３】
＊＊＊構成の説明＊＊＊
図１０は、実施の形態２に係るカウント装置１０の構成図である。
図１０に示すカウント装置１０は、図１に示すカウント装置１０が備える構成に加え、終了判定部１４を備える。
終了判定部１４は、出力部１２２が出力した符号化パターンＢに基づき、カウント値Ａが設定値まで達したか否かを判定する。終了判定部１４は、カウント値Ａが設定値まで達したと判定した場合には、初期値設定部１１へ終了信号２５を出力する。
初期値設定部１１は、終了信号２５を受信すると、初期値信号２２を符号化論理部１２へ出力して、符号化論理部１２にカウント値Ａを初期値に設定させる。
【００３４】
＊＊＊効果の説明＊＊＊
実施の形態２に係るカウント装置１０では、カウント可能な数まで達した場合にカウント値Ａを初期値に戻すため、任意の設定値を取り出すことが可能である。
【００３５】
なお、実施の形態１，２において「〜部」として説明した機能は、回路や装置によって実現することができる。
また、実施の形態１，２において「〜部」として説明した機能は、ソフトウェアによっても実現することができる。ソフトウェアによって実現される場合、カウント装置１０は、ＣＰＵ等の処理装置と、ＲＡＭ等の主記憶装置と、ＲＯＭ等の補助記憶装置とを備える。そして、「〜部」を実装したプログラムが補助記憶装置に記憶され、実行時にプログラムが処理装置によって主記憶装置に読み出され、処理装置によって実行される。
【符号の説明】
【００３６】
１０  カウント装置、１１  初期値設定部、１２  符号化論理部、１２１  符号化パターン記憶部、１２２  出力部、１３  同期レジスタ、１４  終了判定部、２１  カウント開始信号、２２  初期値信号、２３  クロック信号、２４  出力信号、２５  終了信号、３１  バイナリーコード、３２  グレイコード、Ａ  カウント値、Ｂ  符号化パターン。
【図１】
0006312575.tif 000002
【図２】
0006312575.tif 000003
【図３】
0006312575.tif 000004
【図４】
0006312575.tif 000005
【図５】
0006312575.tif 000006
【図６】
0006312575.tif 000007
【図７】
0006312575.tif 000008
【図８】
0006312575.tif 000009
【図９】
0006312575.tif 000010
【図１０】
0006312575.tif 000011