(57)【特許請求の範囲】
【請求項１】
対応する表示装置に設けられ、原色のサブ画素及び白色のサブ画素を含む画素構造において、さらに、
前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
前記第１の薄膜トランジスタにより、データ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
前記白色のサブ画素に接続される第２の薄膜トランジスタと、
前記第２の薄膜トランジスタにより、共通信号を前記白色のサブ画素に伝送する共通線と、
表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
を含み、
前記表示装置が２Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は前記表示モード信号の制御により暗状態を表示し、
前記白色のサブ画素と、隣接する前記原色のサブ画素とは、前記表示走査線を共用し、前記白色のサブ画素は、前記画素構造の側端に設けられ、
前記画素構造は、さらに前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は、前の表示走査線に接続され、前記第１のモード変換薄膜トランジスタの制御端は、第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は、後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は、第２の制御スイッチ線に接続され、
同一フレームの画像において、前記前の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより早く、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い画素構造。
【請求項２】
前記表示装置が２Ｄ表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンする請求項１に記載の画素構造。
【請求項３】
対応する表示装置に設けられ、原色のサブ画素及び白色のサブ画素を含む画素構造において、さらに、
前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
前記第１の薄膜トランジスタにより、データ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
前記白色のサブ画素に接続される第２の薄膜トランジスタと、
前記第２の薄膜トランジスタにより、共通信号を前記白色のサブ画素に伝送する共通線と、
表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
を含み、
前記表示装置が２Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は前記表示モード信号の制御により暗状態を表示し、
前記白色のサブ画素と、隣接する前記原色のサブ画素とは、前記表示走査線を共用し、前記白色のサブ画素は、前記画素構造の側端に設けられ、
前記画素構造には、さらに、前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は、第３の制御スイッチ線に接続され、前記第１のモード変換薄膜トランジスタの制御端は、第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は、第２の制御スイッチ線に接続され、
同一フレームの画像において、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い画素構造。
【請求項４】
前記表示装置が２Ｄ表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンし、前記第３の制御スイッチ線がオフ信号を前記モード走査線により前記第２の薄膜トランジスタに送信することにより、前記第２の薄膜トランジスタは常にオフする請求項３に記載の画素構造。
【請求項５】
対応する表示装置に設けられ、原色のサブ画素及び白色のサブ画素を含む画素構造において、さらに、
前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
前記第１の薄膜トランジスタにより、データ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
前記白色のサブ画素に接続される第２の薄膜トランジスタと、
前記第２の薄膜トランジスタにより、共通信号を前記白色のサブ画素に伝送する共通線と、
表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
を含み、
前記表示装置が２Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により暗状態を表示し、
前記画素構造は、さらに、前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は、前の表示走査線に接続され、前記第１のモード変換薄膜トランジスタの制御端は、第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は、後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は、第２の制御スイッチ線に接続され、
同一フレームの画像において、前記前の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより早く、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い画素構造。
【請求項６】
前記表示装置が２Ｄ表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンする請求項５に記載の画素構造。
【請求項７】
対応する表示装置に設けられ、原色のサブ画素及び白色のサブ画素を含む画素構造において、さらに、
前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
前記第１の薄膜トランジスタにより、データ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
前記白色のサブ画素に接続される第２の薄膜トランジスタと、
前記第２の薄膜トランジスタにより、共通信号を前記白色のサブ画素に伝送する共通線と、
表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
を含み、
前記表示装置が２Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により暗状態を表示し、
前記画素構造は、さらに、前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は、第３の制御スイッチ線に接続され、前記第１のモード変換薄膜トランジスタの制御端は、第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は、後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は、第２の制御スイッチ線に接続され、
同一フレームの画像において、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い画素構造。
【請求項８】
前記表示装置が２Ｄ表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンし、前記第３の制御スイッチ線がオフ信号を前記モード走査線により前記第２の薄膜トランジスタに送信することにより、前記第２の薄膜トランジスタは常にオフする請求項７に記載の画素構造。
【請求項９】
前記白色のサブ画素と、隣接する前記原色のサブ画素とは、前記表示走査線を共用する請求項５又は７に記載の画素構造。
【請求項１０】
前記白色のサブ画素と、隣接する前記原色のサブ画素とは、異なる前記表示走査線を使用する請求項５又は７に記載の画素構造。
【請求項１１】
前記白色のサブ画素は前記画素構造の側端に設けられる請求項５又は７に記載の画素構造。
【請求項１２】
前記白色のサブ画素は前記画素構造の中部に設けられる請求項５又は７に記載の画素構造。
【請求項１３】
バックライトと画素構造を含む表示装置であって、前記画素構造は、
原色のサブ画素と、
白色のサブ画素と、
前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
前記第１の薄膜トランジスタによりデータ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
前記白色のサブ画素に接続される第２の薄膜トランジスタと、
前記第２の薄膜トランジスタにより共通信号を前記白色のサブ画素に伝送する共通線、及び
表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
を含み、
前記表示装置が２Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により暗状態を表示し、
前記画素構造は、さらに、前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は、前の表示走査線に接続され、前記第１のモード変換薄膜トランジスタの制御端は第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は、後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は、第２の制御スイッチ線に接続され、
同一フレームの画像において、前記前の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより早く、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い表示装置。
【請求項１４】
前記表示装置が２Ｄ表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンする請求項１３に記載の表示装置。
【請求項１５】
バックライトと画素構造を含む表示装置であって、前記画素構造は、
原色のサブ画素と、
白色のサブ画素と、
前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
前記第１の薄膜トランジスタによりデータ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
前記白色のサブ画素に接続される第２の薄膜トランジスタと、
前記第２の薄膜トランジスタにより共通信号を前記白色のサブ画素に伝送する共通線、及び
表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
を含み、
前記表示装置が２Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により暗状態を表示し、
前記画素構造は、さらに前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は、第３の制御スイッチ線に接続され、前記第１のモード変換薄膜トランジスタの制御端は、第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は、前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は、後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は、第２の制御スイッチ線に接続され、
同一フレームの画像において、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い表示装置。
【請求項１６】
前記表示装置が２Ｄ表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンし、前記第３の制御スイッチ線がオフ信号を前記モード走査線により前記第２の薄膜トランジスタに送信することにより、前記第２の薄膜トランジスタは常にオフする請求項１５に記載の表示装置。
【請求項１７】
前記白色のサブ画素と、隣接する前記原色のサブ画素とは、前記表示走査線を共用し、又は、前記白色のサブ画素と、隣接する前記原色のサブ画素とは、異なる前記表示走査線を使用し、
前記白色のサブ画素は、前記画素構造の側端に設けられ、又は前記白色のサブ画素は、前記画素構造の中部に設けられる請求項１３又は１５に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示分野、特に画素構造及び表示装置に関する。
【背景技術】
【０００２】
液晶表示技術の発展に伴い、液晶ディスプレイの性能に対する要求が高くなってきた。液晶ディスプレイの消費電力を低減するために、新規な画素構造が開発された。図１は従来の画素構造の構造模式図である。該画素構造は、Ｒ（赤）Ｇ（緑）Ｂ（青）Ｗ（白）の４つのサブ画素を含み、当該サブ画素は、それぞれデータ線Ｄｎ、データ線Ｄｎ+１、データ線Ｄｎ+２及びデータ線Ｄｎ+３によりデータ信号を入力し、走査線Ｄiにより走査信号を入力し、薄膜トランジスタＴj、薄膜トランジスタＴj+１、薄膜トランジスタＴj+２及び薄膜トランジスタＴj+３により各サブ画素のオンオフを制御する。このようにして白色のサブ画素により液晶ディスプレイの全体の光透過率を増加し、液晶ディスプレイの消費電力を低減することができる。
【０００３】
しかしながら、従来の液晶ディスプレイはほとんどが３Ｄ表示機能を有するが、３Ｄ表示機能を有する液晶ディスプレイでは、画素同士に比較的に広い遮光領域を設置することによりクロストーク現象を防止する必要があった。それにより、白色のサブ画素の設置面積が小さくなるため、液晶ディスプレイの消費電力を良好に制御することができなかった。
【０００４】
そのため、画素構造及び表示装置を提供することにより、従来技術に存在する問題を解決する必要がある。
【発明の概要】
【０００５】
本発明は、消費電力を低減し、及びクロストーク現象を防止することができる画素構造及び表示装置を提供することにより、従来の画素構造及び表示装置の消費電力が大きく、クロストーク現象が発生する問題を解決することを目的とする。
【０００６】
前記問題を解決するために、本発明が提供する技術案は以下の通りである。
本発明の実施例は、対応する表示装置に設けられ、原色のサブ画素及び白色のサブ画素を含む画素構造において、さらに、
前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
前記第１の薄膜トランジスタによりデータ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
前記白色のサブ画素に接続される第２の薄膜トランジスタと、
前記第２の薄膜トランジスタにより共通信号を前記白色のサブ画素に伝送する共通線と、
表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
を含み、
前記表示装置２Ｄが表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により暗状態を表示し、
前記白色のサブ画素と、隣接する前記原色のサブ画素とは、前記表示走査線を共用し、前記白色のサブ画素は前記画素構造の側端に設けられる画素構造を提供する。
【０００７】
本発明の画素構造において、さらに、前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は前の表示走査線に接続され、前記第１のモード変換薄膜トランジスタの制御端は第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は第２の制御スイッチ線に接続され、
同一フレームの画像において、前記前の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより早く、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い。
【０００８】
本発明の画素構造において、前記表示装置２Ｄが表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンする。
【０００９】
本発明の画素構造において、さらに、前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は第３の制御スイッチ線に接続され、前記第１のモード変換薄膜トランジスタの制御端は第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は第２の制御スイッチ線に接続され、
同一フレームの画像において、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い。
【００１０】
本発明の画素構造において、前記表示装置２Ｄが表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンし、前記第３の制御スイッチ線がオフ信号を前記モード走査線により前記第２の薄膜トランジスタに送信することにより、前記第２の薄膜トランジスタは常にオフする。
【００１１】
本発明の実施例は、対応する表示装置に設けられ、原色のサブ画素及び白色のサブ画素を含む画素構造において、さらに、
前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
前記第１の薄膜トランジスタによりデータ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
前記白色のサブ画素に接続される第２の薄膜トランジスタと、
前記第２の薄膜トランジスタにより共通信号を前記白色のサブ画素に伝送する共通線と、
表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
を含み、
前記表示装置２Ｄが表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により暗状態を表示する画素構造を提供する。
【００１２】
本発明の画素構造において、さらに前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は前の表示走査線に接続され、前記第１のモード変換薄膜トランジスタの制御端は第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は第２の制御スイッチ線に接続され、
同一フレームの画像において、前記前の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより早く、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い。
【００１３】
本発明の画素構造において、前記表示装置２Ｄが表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンする。
【００１４】
本発明の画素構造において、さらに前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は第３の制御スイッチ線に接続され、前記第１のモード変換薄膜トランジスタの制御端は第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は第２の制御スイッチ線に接続され、
同一フレームの画像において、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い。
【００１５】
本発明の画素構造において、前記表示装置２Ｄが表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンし、前記第３の制御スイッチ線がオフ信号を前記モード走査線により前記第２の薄膜トランジスタに送信することにより、前記第２の薄膜トランジスタは常にオフする。
【００１６】
本発明の画素構造において、前記白色のサブ画素と、隣接する前記原色のサブ画素とは、前記表示走査線を共用する。
【００１７】
本発明の画素構造において、前記白色のサブ画素と、隣接する前記原色のサブ画素とは、異なる前記表示走査線を使用する。
【００１８】
本発明の画素構造において、前記白色のサブ画素は前記画素構造の側端に設けられる。
本発明の画素構造において、前記白色のサブ画素は前記画素構造の中部に設けられる。
【００１９】
本発明は、さらに、バックライト、及び画素構造を含む表示装置であって、
該画素構造は、
原色のサブ画素と、
白色のサブ画素と、
前記原色のサブ画素及び前記白色のサブ画素に接続される第１の薄膜トランジスタと、
前記第１の薄膜トランジスタによりデータ信号を前記原色のサブ画素及び前記白色のサブ画素に伝送する表示データ線と、
走査信号を前記第１の薄膜トランジスタに伝送する表示走査線と、
前記白色のサブ画素に接続される第２の薄膜トランジスタと、
前記第２の薄膜トランジスタにより共通信号を前記白色のサブ画素に伝送する共通線と、
表示モード信号を前記第２の薄膜トランジスタに伝送するモード走査線と、
を含み、
前記表示装置２Ｄが表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により明状態を表示し、前記表示装置が３Ｄ表示モードにある場合に、前記白色のサブ画素は、前記表示モード信号の制御により暗状態を表示する。
【００２０】
本発明の表示装置において、前記画素構造は、さらに前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は前の表示走査線に接続され、前記第１のモード変換薄膜トランジスタの制御端は第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は第２の制御スイッチ線に接続され、
同一フレームの画像において、前記前の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより早く、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い。
【００２１】
本発明の表示装置において、前記表示装置２Ｄが表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンする。
【００２２】
本発明の表示装置において、前記画素構造は、さらに前記表示モード信号を生成する表示モード変換モジュールを含み、
前記表示モード変換モジュールは、第１のモード変換薄膜トランジスタ及び第２のモード変換薄膜トランジスタを含み、
前記第１のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第１のモード変換薄膜トランジスタの入力端は第３の制御スイッチ線に接続され、前記第１のモード変換薄膜トランジスタの制御端は第１の制御スイッチ線に接続され、
前記第２のモード変換薄膜トランジスタの出力端は前記モード走査線に接続され、前記第２のモード変換薄膜トランジスタの入力端は後の表示走査線に接続され、前記第２のモード変換薄膜トランジスタの制御端は第２の制御スイッチ線に接続され、
同一フレームの画像において、前記後の表示走査線のオンタイミングは、対応する前記白色のサブ画素に対応する前記表示走査線のオンタイミングより遅い。
【００２３】
本発明の表示装置において、前記表示装置２Ｄが表示モードにある場合に、前記第１のモード変換薄膜トランジスタは、前記第１の制御スイッチ線の制御によりオンし、前記表示装置が３Ｄ表示モードにある場合に、前記第２のモード変換薄膜トランジスタは、前記第２の制御スイッチ線の制御によりオンし、前記第３の制御スイッチ線がオフ信号を前記モード走査線により前記第２の薄膜トランジスタに送信することにより、前記第２の薄膜トランジスタは常にオフする。
【００２４】
本発明の表示装置において、前記白色のサブ画素と、隣接する前記原色のサブ画素とは、前記表示走査線を共用し、又は前記白色のサブ画素と、隣接する前記原色のサブ画素とは、異なる前記表示走査線を使用し、
前記白色のサブ画素は前記画素構造の側端に設けられ、又は前記白色のサブ画素は前記画素構造の中部に設けられる。
【００２５】
従来の画素構造及び表示装置に比べて、本発明の画素構造及び表示装置は、モード走査線及び第２の薄膜トランジスタを設けることにより、２Ｄ表示モードと３Ｄ表示モードとの変換が実現され、表示装置の消費電力が低減され、さらにクロストーク現象の発生が回避されるため、従来の画素構造及び表示装置の消費電力が大きく、クロストーク現象が発生する技術問題が解決される。
【００２６】
以下、本発明の前記内容を分かりやすくするため、図面を参照しながら好ましい実施例により詳しく説明する。
【図面の簡単な説明】
【００２７】
【図１】図１は従来の画素構造の構造模式図である。
【図２】図２は本発明の画素構造の第１の好ましい実施例の構造模式図である。
【図３】図３は本発明の画素構造の第１の好ましい実施例の表示モード変換モジュールの構造模式図である。
【図４】図４は本発明の画素構造の第２の好ましい実施例の表示モード変換モジュールの構造模式図である。
【図５】図５は本発明の画素構造の第３の好ましい実施例の構造模式図である。
【図６】図６は本発明の画素構造の第４の好ましい実施例の構造模式図である。
【発明を実施するための形態】
【００２８】
以下の各実施例は、図面を参照して説明され、本発明の実施可能な特定な実施例を例示するものである。本発明でいう方向用語、例えば「上」、「下」、「前」、「後」、「左」、「右」、「内」、「外」、「側面」等は、図面による方向である。よって、用いられる方向用語は、本発明を説明及び理解するためのもので、本発明を制限しない。
【００２９】
図面において、構造が類似する単位を同一の符号で表示する。
【００３０】
図２は本発明の画素構造の第１の好ましい実施例の構造模式図である。本好ましい実施例の画素構造２０は、対応する表示装置に設けられ、３つの原色のサブ画素（赤サブ画素Ｒ、青サブ画素Ｂ、及び緑サブ画素Ｇ）及び３つの白色のサブ画素Ｗを含む。ここで、必要に応じて複数の原色のサブ画素及び白色のサブ画素Ｗを設置してもよい。当該画素構造２０は、さらに、第１の薄膜トランジスタ２１、表示データ線２２、表示走査線２３、第２の薄膜トランジスタ２４、共通線２５、モード走査線２６及び表示モード変換モジュール２７を含む。第１の薄膜トランジスタ２１は原色のサブ画素及び白色のサブ画素Ｗに接続され、原色のサブ画素及び白色のサブ画素Ｗにデータ信号を提供し、表示データ線２２は第１の薄膜トランジスタ２１によりデータ信号を原色のサブ画素及び白色のサブ画素Ｗに伝送し、表示走査線２３は走査信号を第１の薄膜トランジスタ２１に伝送し、第１の薄膜トランジスタ２１は走査信号の制御によりオン・オフし、第２の薄膜トランジスタ２４は白色のサブ画素Ｗに接続され、白色のサブ画素Ｗに共通信号を提供し、共通線２５は第２の薄膜トランジスタ２４により共通信号を白色のサブ画素Ｗに伝送し、モード走査線２６は表示モード信号を第２の薄膜トランジスタ２４に伝送し、第２の薄膜トランジスタ２４は表示モード信号の制御によりオン・オフする。表示モード変換モジュール２７は表示モード信号を生成する。
【００３１】
本好ましい実施例において、表示走査線２３は、原色のサブ画素を駆動する表示走査線、及び白色のサブ画素を駆動する表示走査線を含み、データ信号の有効な伝送のため、同一の画素構造の、原色のサブ画素を駆動する表示走査線と、白色のサブ画素を駆動する表示走査線は、それぞれ順次に対応する第１の薄膜トランジスタ２１をオンするように制御する。つまり、白色のサブ画素を駆動する表示走査線は第１の薄膜トランジスタ２１をオンするように駆動する際に、原色のサブ画素を駆動する表示走査線は第１の薄膜トランジスタ２１をオフするように駆動する。
【００３２】
図３は本発明の画素構造の第１の好ましい実施例の表示モード変換モジュールの構造模式図である。当該表示モード変換モジュール２７は、第１のモード変換薄膜トランジスタ２７１、及び第２のモード変換薄膜トランジスタ２７２を含む。
【００３３】
第１のモード変換薄膜トランジスタ２７１の出力端は、モード走査線２６に接続され、第１のモード変換薄膜トランジスタ２７１の入力端は、前の表示走査線Ｇｎ-１に接続され、第１のモード変換薄膜トランジスタ２７１の制御端は、第１の制御スイッチ線Ｓ１に接続され、第１のモード変換薄膜トランジスタ２７１は、第１の制御スイッチ線Ｓ１の制御によりオン・オフする。
【００３４】
第２のモード変換薄膜トランジスタ２７２の出力端は、モード走査線２６に接続され、第２のモード変換薄膜トランジスタ２７２の入力端は、後の表示走査線Ｇｎ+１に接続され、第２のモード変換薄膜トランジスタ２７２の制御端は第２の制御スイッチ線Ｓ２に接続され、第２のモード変換薄膜トランジスタ２７２は、第２の制御スイッチ線Ｓ２の制御によりオン・オフする。
【００３５】
同一フレームの画像において、前の表示走査線Ｇｎ-１のオンタイミングは、対応する白色のサブ画素に対応する表示走査線Ｇｎのオンタイミングより早く、後の表示走査線Ｇｎ+１のオンタイミングは、対応する白色のサブ画素に対応する表示走査線Ｇｎのオンタイミングより遅い。
【００３６】
図２と図３に示すように、本好ましい実施例の画素構造の使用際に、表示装置が２Ｄ表示をする場合、表示装置の表示走査線２３は、行ごとに順次に走査信号を各画素構造の第１の薄膜トランジスタ２１に伝送し、表示装置のモード走査線２６は、行ごとに順次に表示モード信号を各画素構造の第２の薄膜トランジスタ２４に伝送する。
【００３７】
第１のモード変換薄膜トランジスタ２７１は、第１の制御スイッチ線Ｓ１の制御によりオンし、第２のモード変換薄膜トランジスタ２７２は、第２の制御スイッチ線Ｓ２の制御によりオフする。まず、ｎ-１行目の画素構造の表示走査線（前の表示走査線Ｇｎ-１）がオンし、ｎ-１行目の画素は前の表示走査線Ｇｎ-１により走査信号を入力し、当該前の表示走査線Ｇｎ-１の走査信号（即ち、表示モード信号ＧＳｎ）が第１のモード変換薄膜トランジスタ２７１によりｎ行目のモード走査線２６に出力され、ｎ行目の画素構造の第２の薄膜トランジスタ２４は、表示モード信号ＧＳｎの制御によりオンすることにより、共通線２５の共通信号が第２の薄膜トランジスタ２４により白色のサブ画素Ｗに伝送され、白色のサブ画素Ｗは暗状態を表示する。
【００３８】
そして、ｎ-１行目の画素構造の表示走査線がオフし、前の表示走査線Ｇｎ-１の走査信号が第１のモード変換薄膜トランジスタ２７１によりｎ行目のモード走査線２６に出力され、ｎ行目の画素構造の第２の薄膜トランジスタ２４は、表示モード信号ＧＳｎの制御によりオフし、白色のサブ画素Ｗは暗状態を維持する。
【００３９】
次に、ｎ行目の画素構造の表示走査線２３がオンし、ｎ行目の画素は表示データ線２２によりデータ信号を入力し、この時に、表示データ線２２は第１の薄膜トランジスタ２１により白色のサブ画素Ｗにデータ信号を伝送し、白色のサブ画素Ｗは明状態に変換し、その後、ｎ行目の画素構造の第２の薄膜トランジスタ２４は再度オンすることはないため、当該白色のサブ画素Ｗは、本フレームの画面において明状態を維持する。
【００４０】
表示装置が３Ｄ表示をする場合、表示装置の表示走査線２３は、行ごとに順次に走査信号を各画素構造の第１の薄膜トランジスタ２１に伝送し、表示装置のモード走査線２６は、行ごとに順次に表示モード信号を各画素構造の第２の薄膜トランジスタ２４に伝送する。
【００４１】
第１のモード変換薄膜トランジスタ２７１は、第１の制御スイッチ線Ｓ１の制御によりオフし、第２のモード変換薄膜トランジスタ２７２は、第２の制御スイッチ線Ｓ２の制御によりオンする。まず、ｎ行目の画素構造の表示走査線２３がオンし、ｎ行目の画素は表示データ線２２によりデータ信号を入力し、この時に、表示データ線２２は第１の薄膜トランジスタ２１により白色のサブ画素Ｗにデータ信号を伝送するため、白色のサブ画素Ｗは明状態である。
【００４２】
そして、ｎ行目の画素構造の表示走査線２３がオフし、表示データ線２２は白色のサブ画素Ｗにデータ信号を伝送することを停止するが、ｎ行目の画素構造の第２の薄膜トランジスタ２４がオンしていないため、白色のサブ画素Ｗは明状態を維持する。
【００４３】
次に、ｎ+１行目の画素構造の表示走査線（後の表示走査線Ｇｎ+１）がオンし、ｎ+１行目の画素は後の表示走査線Ｇｎ+１により走査信号を入力し、当該後の表示走査線Ｇｎ+１の走査信号（即ち、表示モード信号ＧＳｎ）が第２のモード変換薄膜トランジスタ２７２によりｎ行目のモード走査線２６に出力され、ｎ行目の画素構造の第２の薄膜トランジスタ２４は、表示モード信号ＧＳｎの制御によりオンすることにより、共通線２５の共通信号は第２の薄膜トランジスタ２４により白色のサブ画素Ｗに伝送され、白色のサブ画素Ｗは暗状態に変換し、その後、表示データ線２２は再度に当該白色のサブ画素Ｗにデータ信号を伝送しないため、当該白色のサブ画素Ｗは本フレームの画面において暗状態を維持する。
【００４４】
よって、本好ましい実施例の表示装置の画素構造は２Ｄ表示をする場合に、明状態の白色のサブ画素により画面の輝度を向上させることができるので、消費電力を低減できる。３Ｄ表示をする場合に、暗状態の白色のサブ画素により隣接の画素のクロストーク現象の発生を回避することができる。
【００４５】
図４は本発明の画素構造の第２の好ましい実施例の表示モード変換モジュールの構造模式図である。本好ましい実施例の画素構造３０と第１の好ましい実施例とは、画素構造２０の表示モード変換モジュール３７の構造が異なる。当該表示モード変換モジュール３７は、同様に第１のモード変換薄膜トランジスタ３７１、及び第２のモード変換薄膜トランジスタ３７２を含む。
【００４６】
第１のモード変換薄膜トランジスタ３７１の出力端は、モード走査線２６に接続され、第１のモード変換薄膜トランジスタ３７１の入力端は第３の制御スイッチ線Ｓ３に接続され、第１のモード変換薄膜トランジスタ３７１の制御端は、第１の制御スイッチＳ１に接続され、第１のモード変換薄膜トランジスタ３７１は、第１の制御スイッチ線Ｓ１の制御によりオン・オフする。
【００４７】
第２のモード変換薄膜トランジスタ３７２の出力端は、モード走査線２６に接続され、第２のモード変換薄膜トランジスタ３７２の入力端は、後の表示走査線Ｇｎ+１に接続され、第２のモード変換薄膜トランジスタ３７２の制御端は、第２の制御スイッチ線Ｓ２に接続され、第２のモード変換薄膜トランジスタ３７２は、第２の制御スイッチ線Ｓ２の制御によりオン・オフする。
【００４８】
同一フレームの画像において、第３の制御スイッチ線Ｓ３がオフ信号をモード走査線２６により第２の薄膜トランジスタ２４に送信することにより、第２の薄膜トランジスタ２４は常にオフする。後の表示走査線Ｇｎ+１のオンタイミングは、対応する白色のサブ画素に対応する表示走査線Ｇｎのオンタイミングより遅い。
【００４９】
図２と図４に示すように、本好ましい実施例の画素構造の使用際に、表示装置は２Ｄ表示をする場合、表示装置の表示走査線２３は、行ごとに順次に走査信号を各画素構造の第１の薄膜トランジスタ２１に伝送し、表示装置のモード走査線２６は、行ごとに順次に表示モード信号を各画素構造の第２の薄膜トランジスタ２４に伝送する。
【００５０】
第１のモード変換薄膜トランジスタ３７１は、第１の制御スイッチ線Ｓ１の制御によりオンし、第２のモード変換薄膜トランジスタ３７２は、第２の制御スイッチ線Ｓ２の制御によりオフする。まず、表示モード信号ＧＳｎは第３の制御スイッチ線Ｓ３、第１のモード変換薄膜トランジスタ３７１によりｎ行目のモード走査線２６に出力し、当該表示モード信号ＧＳｎは、第３の制御スイッチ線Ｓ３が伝送するオフ信号である。ｎ行目の画素構造の第２の薄膜トランジスタ２４は、表示モード信号ＧＳｎ（オフ信号）の制御により常にオフする。
【００５１】
同時に、ｎ行目の画素構造の表示走査線２３はオンし、ｎ行目の画素は表示データ線２２によりデータ信号を入力し、この時に、表示データ線２２は、第１の薄膜トランジスタ２１により白色のサブ画素Ｗにデータ信号を伝送することにより、白色のサブ画素Ｗは明状態を維持する。
【００５２】
表示装置が３Ｄ表示をする場合、表示装置の表示走査線２３は、行ごとに順次に走査信号を各画素構造の第１の薄膜トランジスタ２１に伝送し、表示装置のモード走査線２６は、行ごとに順次に表示モード信号を各画素構造の第２の薄膜トランジスタ２４に伝送する。
【００５３】
第１のモード変換薄膜トランジスタ３７１は、第１の制御スイッチ線Ｓ１の制御によりオフし、第２のモード変換薄膜トランジスタ３７２は、第２の制御スイッチ線Ｓ２の制御によりオンする。まず、ｎ行目の画素構造の表示走査線２３はオンし、ｎ行目の画素は表示データ線２２によりデータ信号を入力し、この時に、表示データ線２２は第１の薄膜トランジスタ２１により白色のサブ画素Ｗにデータ信号を伝送するため、白色のサブ画素Ｗは明状態である。
【００５４】
そして、ｎ行目の画素構造の表示走査線２３はオフし、表示データ線２２は、白色のサブ画素Ｗにデータ信号を伝送することを停止するが、ｎ行目の画素構造の第２の薄膜トランジスタ２４はオンしていないため、白色のサブ画素Ｗは明状態を維持する。
【００５５】
次に、ｎ+１行目の画素構造の表示走査線（後の表示走査線Ｇｎ+１）がオンし、ｎ+１行目の画素は、後の表示走査線Ｇｎ+１により走査信号を入力し、当該後の表示走査線Ｇｎ+１の走査信号（即ち、表示モード信号ＧＳｎ）は第２のモード変換薄膜トランジスタ３７２によりｎ行目のモード走査線２６に出力され、ｎ行目の画素構造の第２の薄膜トランジスタ２４は、表示モード信号ＧＳｎの制御によりオンすることにより、共通線２５の共通信号は第２の薄膜トランジスタ２４により白色のサブ画素Ｗに伝送され、白色のサブ画素Ｗは暗状態に変換し、その後、表示データ線２２は再度に当該白色のサブ画素Ｗにデータ信号を伝送しないため、当該白色のサブ画素Ｗは本フレームの画面において暗状態を維持する。
【００５６】
本好ましい実施例における表示モード変換モジュールが２Ｄ表示をする場合、第１のモード変換薄膜トランジスタは第３の制御スイッチ線のオフ信号により第２の薄膜トランジスタを常にオフするように制御することにより、画素構造の白色のサブ画素Ｗの充電時間が十分で、２Ｄ表示の効果がより良好である。
【００５７】
図５は本発明の画素構造の第３の好ましい実施例の構造模式図である。本好ましい実施例において、用いられる表示走査線の数を低減させるために、同一の列の画素構造では、同一の表示走査線は３つのサブ画素（白色のサブ画素又は原色のサブ画素）を駆動し、駆動される３つのサブ画素は同一の画素構造であってもよく、隣接する画素構造であってもよい。つまり、白色のサブ画素と、隣接する原色のサブ画素とは、表示走査線を共用してもよく、異なる表示走査線を使用してもよい。
【００５８】
図５に示すように、表示走査線Ｇｎ-１は赤色のサブ画素Ｒ１、緑色のサブ画素Ｇ１、及び青色のサブ画素Ｂ１を駆動し、表示走査線Ｇｎは白色のサブ画素Ｗ１、緑色のサブ画素Ｇ２、及び青色のサブ画素Ｂ２を駆動し、表示走査線Ｇｎ+１は赤色のサブ画素Ｒ２、白色のサブ画素Ｗ２、及び青色のサブ画素Ｂ３を駆動し、表示走査線Ｇｎ+２は赤色のサブ画素Ｒ３、緑色のサブ画素Ｇ３、及び白色のサブ画素Ｗ３を駆動する。
【００５９】
表示データ線Ｄ１は、第１の薄膜トランジスタＴ１により赤色のサブ画素Ｒ１にデータ信号を提供し、第１の薄膜トランジスタＴ４により白色のサブ画素Ｗ１にデータ信号を提供し、第１の薄膜トランジスタＴ７により赤色のサブ画素Ｒ２にデータ信号を提供し、第１の薄膜トランジスタＴ１０により赤色のサブ画素Ｒ３にデータ信号を提供する。
【００６０】
表示データ線Ｄ２は、第１の薄膜トランジスタＴ２により緑色のサブ画素Ｇ１にデータ信号を提供し、第１の薄膜トランジスタＴ５により緑色のサブ画素Ｇ２にデータ信号を提供し、第１の薄膜トランジスタＴ８により白色のサブ画素Ｗ２にデータ信号を提供し、第１の薄膜トランジスタＴ１１により緑色のサブ画素Ｇ３にデータ信号を提供する。
【００６１】
表示データ線Ｄ３は、第１の薄膜トランジスタＴ３により青色のサブ画素Ｂ１にデータ信号を提供し、第１の薄膜トランジスタＴ６により青色のサブ画素Ｂ２にデータ信号を提供し、第１の薄膜トランジスタＴ９により青色のサブ画素Ｂ３にデータ信号を提供し、第１の薄膜トランジスタＴ１２により白色のサブ画素Ｗ３にデータ信号を提供する。
【００６２】
モード走査線ＧＳｎ-１は、第２の薄膜トランジスタＴＳ１により白色のサブ画素Ｗ１に共通信号ＣＯＭを提供し、モード走査線ＧＳｎは、第２の薄膜トランジスタＴＳ２により白色のサブ画素Ｗ２に共通信号ＣＯＭを提供し、モード走査線ＧＳｎ+１は、第２の薄膜トランジスタＴＳ３により白色のサブ画素Ｗ３に共通信号ＣＯＭを提供する。
【００６３】
このように、４本の表示走査線と３本の表示データ線を用いて３行の画素構造を２Ｄ表示又は３Ｄ表示を行うように制御することにより、第１の好ましい実施例における６本の表示走査線と３本の表示データ線の場合に比べて、用いられる表示走査線の数が大幅に低減される。
【００６４】
本好ましい実施例の画素構造では、用いられる表示走査線の数が第１の好ましい実施例より少ないため、この画素構造を使用した表示装置の製造コストがさらに低減される。
【００６５】
図６は本発明の画素構造の第４の好ましい実施例の構造模式図である。本好ましい実施例において、用いられる表示走査線の数を低減させるために、同１の列の画素構造において、同一の表示走査線は３つのサブ画素（白色のサブ画素又は原色のサブ画素）を駆動し、駆動される３つのサブ画素は同一の画素構造であってもよく、隣接する画素構造であってもよい。本好ましい実施例において、白色のサブ画素は画素構造の側端又は画素構造の中部に設けられる。白色のサブ画素と、隣接する原色のサブ画素とは、表示走査線を共用してもよく、異なる表示走査線を使用してもよい。
【００６６】
図６に示すように、表示走査線Ｇｎ-１は赤色のサブ画素Ｒ１、緑色のサブ画素Ｇ１及び青色のサブ画素Ｂ１を駆動し、表示走査線Ｇｎは白色のサブ画素Ｗ１、緑色のサブ画素Ｇ２及び青色のサブ画素Ｂ２を駆動し、表示走査線Ｇｎ+１は赤色のサブ画素Ｒ２、白色のサブ画素Ｗ２及び青色のサブ画素Ｂ３を駆動し、表示走査線Ｇｎ+２は赤色のサブ画素Ｒ３、緑色のサブ画素Ｇ３及び白色のサブ画素Ｗ３を駆動する。
【００６７】
表示データ線Ｄ１は、第１の薄膜トランジスタＴ１により赤色のサブ画素Ｒ１にデータ信号を提供し、第１の薄膜トランジスタＴ４により白色のサブ画素Ｗ１にデータ信号を提供し、第１の薄膜トランジスタＴ７により赤色のサブ画素Ｒ２にデータ信号を提供し、第１の薄膜トランジスタＴ１０により赤色のサブ画素Ｒ３にデータ信号を提供する。
【００６８】
表示データ線Ｄ２は、第１の薄膜トランジスタＴ２により緑色のサブ画素Ｇ１にデータ信号を提供し、第１の薄膜トランジスタＴ５により緑色のサブ画素Ｇ２にデータ信号を提供し、第１の薄膜トランジスタＴ８により白色のサブ画素Ｗ２にデータ信号を提供し、第１の薄膜トランジスタＴ１１により緑色のサブ画素Ｇ３にデータ信号を提供する。
【００６９】
表示データ線Ｄ３は、第１の薄膜トランジスタＴ３により青色のサブ画素Ｂ１にデータ信号を提供し、第１の薄膜トランジスタＴ６により青色のサブ画素Ｂ２にデータ信号を提供し、第１の薄膜トランジスタＴ９により青色のサブ画素Ｂ３にデータ信号を提供し、第１の薄膜トランジスタＴ１２により白色のサブ画素Ｗ３にデータ信号を提供する。
【００７０】
モード走査線ＧＳｎ-１は第２の薄膜トランジスタＴＳ１により白色のサブ画素Ｗ１に共通信号ＣＯＭを提供し、モード走査線ＧＳｎは第２の薄膜トランジスタＴＳ２により白色のサブ画素Ｗ２に共通信号ＣＯＭを提供し、モード走査線ＧＳｎ+１は第２の薄膜トランジスタＴＳ３により白色のサブ画素Ｗ３に共通信号ＣＯＭを提供する。
【００７１】
このように、４本の表示走査線及び３本の表示データ線を使用して、２Ｄ表示又は３Ｄ表示を行うように３行の画素構造を制御することにより、第１の好ましい実施例における６本の表示走査線及び３本の表示データ線の場合に比べて、用いられる表示走査線の数が大幅に低減される。
【００７２】
本好ましい実施例の画素構造は、用いられる表示走査線の数が第１の好ましい実施例より少ないため、この画素構造を使用した表示装置の製造コストがさらに低減される。
【００７３】
本発明は、さらに、前記画素構造を使用した表示装置を提供する。この表示装置は、前記画素構造を使用した表示パネル、及びバックライト等の構造を含む。この表示装置の具体的な使用原理は、前記画素構造の好ましい実施例での説明したものと同様で又は類似するため、詳細は前記画素構造の好ましい実施例を参照ください。
本発明の画素構造及び表示装置は、モード走査線及び第２の薄膜トランジスタを設けることにより、２Ｄ表示モードと３Ｄ表示モードとの変換が実現され、表示装置の消費電力が低減され、またクロストーク現象の発生が回避されるため、従来の画素構造及び表示装置の消費電力が比較的に大きく、且つクロストーク現象が発生する技術問題が解決される。
【００７４】
上記より、本発明は好ましい実施例により開示されたが、上記の好ましい実施例は本発明を限定するものでなく、本発明の趣旨及び範囲を脱出しない限り、当業者であれば、様々な変更及び修飾を加えることができるため、本発明の保護範囲は、特許請求の範囲に基づくものである。
【図１】
0006406775.tif 000002
【図２】
0006406775.tif 000003
【図３】
0006406775.tif 000004
【図４】
0006406775.tif 000005
【図５】
0006406775.tif 000006
【図６】
0006406775.tif 000007