(57)【特許請求の範囲】
【請求項１】
各表示周期において逐次有効なＮ個（Ｎは１より大きな整数）の入力パルス信号を出力パルス信号に統合するのに用いられ、Ｎ個の出力制御手段とパルス信号出力端とを備えるパルス信号統合回路であって、
第ｎ出力制御手段は、第１の制御端が第ｎ入力パルス信号を受信し、第２の制御端が第ｎ＋１入力パルス信号を受信し、出力端が該パルス信号出力端に接続するものであって、各表示周期において、該第ｎ入力パルス信号が初めて有効となってから該第ｎ＋１入力パルス信号が初めて有効となる前までの時間帯に、該第ｎ入力パルス信号を該パルス信号出力端へ出力するように制御するのに用いられ、ｎがＮより小さい正整数であり、
第Ｎ出力制御手段は、第１の制御端が第Ｎ入力パルス信号を受信し、第２の制御端が第１入力パルス信号を受信し、出力端が該パルス信号出力端に接続するものであって、各表示周期において、該第Ｎ入力パルス信号が初めて有効となってから次の表示周期における第１入力パルス信号が初めて有効となる前までの時間帯に、該第Ｎ入力パルス信号を該パルス信号出力端へ出力するように制御するのに用いられる
ことを特徴とするパルス信号統合回路。
【請求項２】
請求項１に記載のパルス信号統合回路において、
前記出力制御手段の各々はそれぞれ、
ゲート及び第1極が該出力制御手段の第１の制御端に接続する第１出力制御トランジスタと、
ゲートが該出力制御手段の第２の制御端に接続し、第1極が該第１出力制御トランジスタの第２極に接続し、第２極が第１レベルを受信する第２出力制御トランジスタと、
ゲートが該第１出力制御トランジスタの第２極に接続し、第１極が該第１の制御端に接続し、第２極が該パルス信号出力端に接続する第３出力制御トランジスタとを備え、
前記第２出力制御トランジスタがオンとなって、前記第３出力制御トランジスタのゲートが前記第１レベルを受信する場合、前記第３出力制御トランジスタはオフとなる
ことを特徴とするパルス信号統合回路。
【請求項３】
請求項２に記載のパルス信号統合回路において、
前記Ｎ個の入力パルス信号はすべて正方向パルス信号であり、前記第１出力制御トランジスタ、前記第２出力制御トランジスタおよび前記第３出力制御トランジスタはいずれもｎ型ＴＦＴであり、第１レベルはローレベルである、
あるいは、
前記Ｎ個の入力パルス信号はすべて負方向パルス信号であり、前記第１出力制御トランジスタ、前記第２出力制御トランジスタおよび前記第３出力制御トランジスタはいずれもｐ型ＴＦＴであり、第１レベルはハイレベルである
ことを特徴とするパルス信号統合回路。
【請求項４】
請求項1〜３のいずれか一項に記載のパルス信号統合回路において、
前記Ｎ個の入力パルス信号をそれぞれ受信し、該パルス信号出力端に接続する出力無効制御手段であって、該Ｎ個の入力パルス信号がいずれも無効である場合、無効なレベル信号を該パルス信号出力端へ出力するように制御するのに用いられる出力無効制御手段を、さらに備える
ことを特徴とするパルス信号統合回路。
【請求項５】
請求項４に記載のパルス信号統合回路において、
前記出力無効制御手段は、ゲート電位制御トランジスタと、無効制御トランジスタと、前記Ｎ個の入力パルス信号をそれぞれ受信するＮ個の有効制御トランジスタとを備え、
前記ゲート電位制御トランジスタは、ゲート及び第１極が第２レベルを受信し、
前記無効制御トランジスタは、ゲートが該ゲート電位制御トランジスタの第２極に接続し、第１極が該パルス信号出力端に接続し、第２極が第１レベルを受信し、
第ｍ有効制御トランジスタは、ゲートが第ｍ入力パルス信号を受信し、第１極が該無効制御トランジスタのゲートに接続し、第２極が第３レベルを受信し、ｍがＮ以下の正整数であり、
前記第２レベルは、該ゲート電位制御トランジスタがオンとなるように制御し、
該第ｍ入力パルス信号が有効である場合、該第ｍ有効制御トランジスタがオンとなるため、該無効制御トランジスタのゲートは該第３レベルを受信することになり、これにより、該無効制御トランジスタはオフとなり、
該Ｎ個の入力パルス信号がいずれも無効である場合、該無効制御トランジスタのゲートが該第２レベルを受信し、これにより、該無効制御トランジスタはオンとなり、前記パルス信号出力端は第１レベルを受信する
ことを特徴とするパルス信号統合回路。
【請求項６】
請求項５に記載のパルス信号統合回路において、
前記Ｎ個の入力パルス信号はすべて正方向パルス信号であり、前記ゲート電位制御トランジスタ、前記無効制御トランジスタおよび前記Ｎ個の有効制御トランジスタはいずれもｎ型ＴＦＴであり、前記第１レベルはローレベルであり、前記第２レベルはハイレベルであり、前記第３レベルはローレベルである、
あるいは、
前記Ｎ個の入力パルス信号はすべて負方向パルス信号であり、前記ゲート電位制御トランジスタ、前記無効制御トランジスタおよび前記Ｎ個の有効制御トランジスタはいずれもｐ型ＴＦＴであり、前記第１レベルはハイレベルであり、前記第２レベルはローイレベルであり、前記第３レベルはハイレベルである
ことを特徴とするパルス信号統合回路。
【請求項７】
請求項６に記載のパルス信号統合回路において、
前記ｎ型ＴＦＴがデプレッション型ＴＦＴである場合、前記第３レベルは、前記第１レベルより小さいであり、
前記ｎ型ＴＦＴがエンハンスメント型ＴＦＴである場合、前記第３レベルは、前記第１レベルと同じである
ことを特徴とするパルス信号統合回路。
【請求項８】
請求項１〜７のいずれか一項に記載のパルス信号統合回路を備える表示パネルであって、
前記パルス信号統合回路は、パルス信号出力端を介して、前記表示パネルにゲート駆動信号を供給することを特徴とする表示パネル。
【請求項９】
請求項８に記載の表示パネルにおいて、
前記表示パネルは、ＯＬＥＤ表示パネルであることを特徴とする表示パネル。
【請求項１０】
請求項８または９に記載の表示パネルを備えることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２０１４年９月２３日に中国で提出した中国特許出願番号Ｎｏ．２０１４１０４９０２３１．５の優先権を主張し、その全ての内容をここで援用する。
【０００２】
本発明は、表示技術分野に関し、特にパルス信号統合回路、表示パネルおよび表示装置に関する。
【背景技術】
【０００３】
ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ-Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、有機発光ダイオード）表示パネルにおいて、画素補償のために、パルス幅の異なる時分割で有効な複数の単一パルス駆動信号を統合してなるマルチパルスゲート駆動信号は必要とされている。しかし、従来技術において、一つの単位回路を用いてマルチパルスゲート駆動信号を生成することは、単一パルスの原理から見て、実現し難いことである。また、大きい寸法のＯＬＥＤ表示パネルにおいて、単一パルスゲート駆動信号を生成するゲート駆動回路しか使用できない場合、画素を駆動するには、ＴＦＴ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ、薄膜トランジスタ）をより多く追加する必要があり、これにより、ＯＬＥＤの画素構造が複雑となり、ＯＬＥＤの有効発光面積が小さくなる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、既存の単一パルス信号生成回路を利用したまま、ＯＲ手段を追加することにより、マルチパルスの出力を実現し、複数の単一パルス信号の無損失統合を実現することができるパルス信号統合回路、表示パネルおよび表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明は、各表示周期において逐次有効なＮ個（Ｎは１より大きな整数）の入力パルス信号を出力パルス信号に統合するのに用いられ、Ｎ個の出力制御手段とパルス信号出力端とを備えるパルス信号統合回路であって、第ｎ出力制御手段は、第１の制御端が第ｎ入力パルス信号を受信し、第２の制御端が第ｎ＋１入力パルス信号を受信し、出力端が該パルス信号出力端に接続するものであって、各表示周期において、該第ｎ入力パルス信号が初めて有効となってから該第ｎ＋１入力パルス信号が初めて有効となる前までの時間帯に、該第ｎ入力パルス信号を該パルス信号出力端へ出力するように制御するのに用いられ、ｎがＮより小さい正整数であり、第Ｎ出力制御手段は、第１の制御端が第Ｎ入力パルス信号を受信し、第２の制御端が第１入力パルス信号を受信し、出力端が該パルス信号出力端に接続するものであって、各表示周期において、該第Ｎ入力パルス信号が初めて有効となってから次の表示周期における第１入力パルス信号が初めて有効となる前までの時間帯に、該第Ｎ入力パルス信号を該パルス信号出力端へ出力するように制御するのに用いられるパルス信号統合回路を提供する。
【０００６】
選択的に、前記出力制御手段の各々はそれぞれ、ゲート及び第1極が該出力制御手段の第１の制御端である第１出力制御トランジスタと、ゲートが該出力制御手段の第２の制御端であり、第1極が該第１出力制御トランジスタの第２極に接続し、第２極が第１レベルを受信する第２出力制御トランジスタと、ゲートが該第１出力制御トランジスタの第２極に接続し、第１極が該第１の制御端に接続し、第２極が該パルス信号出力端に接続する第３出力制御トランジスタとを備え、前記第２出力制御トランジスタがオンとなって、前記第３出力制御トランジスタのゲートが前記第１レベルを受信する場合、前記第３出力制御トランジスタはオフとなる。
【０００７】
選択的に、前記Ｎ個の入力パルス信号はすべて正方向パルス信号であり、前記第１出力制御トランジスタ、前記第２出力制御トランジスタおよび前記第３出力制御トランジスタはいずれもｎ型ＴＦＴであり、第１レベルはローレベルである、あるいは、前記Ｎ個の入力パルス信号はすべて負方向パルス信号であり、前記第１出力制御トランジスタ、前記第２出力制御トランジスタおよび前記第３出力制御トランジスタはいずれもｐ型ＴＦＴであり、第１レベルはハイレベルである。
【０００８】
選択的に、本発明に記載のパルス信号統合回路は、前記Ｎ個の入力パルス信号をそれぞれ受信し、該パルス信号出力端に接続する出力無効制御手段であって、該Ｎ個の入力パルス信号がいずれも無効である場合、無効なレベル信号を該パルス信号出力端へ出力するように制御するのに用いられる出力無効制御手段を、さらに備える。
【０００９】
選択的に、前記出力無効制御手段は、ゲート電位制御トランジスタと、無効制御トランジスタと、前記Ｎ個の入力パルス信号をそれぞれ受信するＮ個の有効制御トランジスタとを備え、前記ゲート電位制御トランジスタは、ゲート及び第１極が第２レベルを受信し、前記無効制御トランジスタは、ゲートが該ゲート電位制御トランジスタの第２極に接続し、第１極が該パルス信号出力端に接続し、第２極が第１レベルを受信し、第ｍ有効制御トランジスタは、ゲートが第ｍ入力パルス信号を受信し、第１極が該無効制御トランジスタのゲートに接続し、第２極が第３レベルを受信し、ｍがＮ以下の正整数であり、前記第２レベルは、該ゲート電位制御トランジスタがオンとなるように制御し、該第ｍ入力パルス信号が有効である場合、該第ｍ有効制御トランジスタがオンとなるため、該無効制御トランジスタのゲートは該第３レベルを受信することになり、これにより、該無効制御トランジスタはオフとなり、該Ｎ個の入力パルス信号がいずれも無効である場合、該無効制御トランジスタのゲートが該第２レベルを受信し、これにより、該無効制御トランジスタはオンとなり、前記パルス信号出力端は第１レベルを受信する。
【００１０】
選択的に、前記Ｎ個の入力パルス信号はすべて正方向パルス信号であり、前記ゲート電位制御トランジスタ、前記無効制御トランジスタおよび前記Ｎ個の有効制御トランジスタはいずれもｎ型ＴＦＴであり、第１レベルはローレベルであり、前記第２レベルはハイレベルであり、前記第３レベルはローレベルである、あるいは、前記Ｎ個の入力パルス信号はすべて負方向パルス信号であり、前記ゲート電位制御トランジスタ、前記無効制御トランジスタおよび前記Ｎ個の有効制御トランジスタはいずれもｐ型ＴＦＴであり、第１レベルはハイレベルであり、前記第２レベルはローイレベルであり、前記第３レベルはハイレベルである。
【００１１】
選択的に、前記ｎ型ＴＦＴがデプレッション型ＴＦＴである場合、前記第３レベルは、前記第１レベルより小さいであり、前記ｎ型ＴＦＴがエンハンスメント型ＴＦＴである場合、前記第３レベルは、前記第１レベルと同じである。
【００１２】
本発明は、前述したパルス信号統合回路を備える表示パネルであって、前記パルス信号統合回路がパルス信号出力端を介して前記表示パネルにゲート駆動信号を供給するためのものである表示パネルを、さらに提供する。
【００１３】
選択的に、前記表示パネルはＯＬＥＤ表示パネルである。
【００１４】
本発明は、前述した表示パネルを備える表示装置をさらに提供する。
【発明の効果】
【００１５】
従来技術と比べて、本発明に記載のパルス信号統合回路、表示パネルおよび表示装置は、複数の単一パルス信号（該単一パルス信号が単一パルスゲート駆動回路の単一パルスゲート駆動信号であってもよい）を統合して出力パルス信号とすることができ、単一パルス信号生成回路を特に補正することなく、既存の単一パネル信号生成回路を利用したまま、ＯＲ手段を追加することにより、マルチパルスの出力を実現し、複数の単一パルス信号の無損失統合を実現することができる。単一パルスゲート駆動回路の単一パルスゲート駆動信号を統合してマルチパルスゲート駆動信号とする場合、本発明の実施例に係るパルス信号統合回路が適用されると、単一パルスゲート駆動回路を特に補正することなく、既存の単一パルスゲート駆動回路を利用したまま、ＯＲ手段を追加することにより、マルチパルスの出力を実現することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施例に係るパルス信号統合回路の構造ブロック図である。
【図２】本発明の別実施例に係るパルス信号統合回路の回路図である。
【図３】本発明の実施例に係るパルス信号統合回路で用いられた正方向の第１入力パルス信号Ｉｎｐｕｔ１，正方向の第２入力パルス信号Ｉｎｐｕｔ２およびパルス信号出力端ＯＵＴにより出力された信号のタイミングチャートである。
【図４】本発明の実施例に係るパルス信号統合回路で用いられた負方向の第１入力パルス信号Ｉｎｐｕｔ１，負方向の第２入力パルス信号Ｉｎｐｕｔ２およびパルス信号出力端ＯＵＴにより出力された信号のタイミングチャートである。
【図５】本発明のもう一つの実施例に係るパルス信号統合回路の回路図である。
【図６】本発明のさらにもう一つの実施例に係るパルス信号統合回路の回路図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施例における図面を参照しながら、本発明の実施例における技術案を明確かつ完全に記述する。記述される実施例は、当然ながら、本発明の実施例の一部であり、全ての実施例ではない。本発明の実施例に基づき、当業者が創造的労働をしない前提で得られる全ての他の実施例は、いずれも本発明の保護範囲に属する。
【００１８】
本発明の全ての実施例で用いられるトランジスタはいずれも、薄膜トランジスタまたは電界効果トランジスタまたは特性が同様なその他の部品であってもよい。本発明の実施例において、トランジスタのゲート以外の両極を区別するために、そのうちの一方をソースと称し、他方をドレインと称する。具体的に実施をする場合、前記トランジスタは、ｎ型トランジスタであってもよく、ｐ型トランジスタであってもよい。
【００１９】
本発明の実施例に係るパルス信号統合回路は、各表示周期において逐次有効なＮ個（Ｎは１より大きな整数）の入力パルス信号を出力パルス信号に統合するのに用いられ、Ｎ個の出力制御手段とパルス信号出力端とを備える。
第ｎ出力制御手段は、第１の制御端が第ｎ入力パルス信号を受信し、第２の制御端が第ｎ＋１入力パルス信号を受信し、出力端が該パルス信号出力端に接続するものであって、各表示周期において、該第ｎ入力パルス信号が初めて有効となってから該第ｎ＋１入力パルス信号が初めて有効となる前までの時間帯に、該第ｎ入力パルス信号を該パルス信号出力端へ出力するように制御するのに用いられる。ｎはＮより小さい正整数である。
第Ｎ出力制御手段は、第１の制御端が第Ｎ入力パルス信号を受信し、第２の制御端が第１入力パルス信号を受信し、出力端が該パルス信号出力端に接続するものであって、各表示周期において、該第Ｎ入力パルス信号が初めて有効となってから次の表示周期における第１入力パルス信号が初めて有効となる前までの時間帯に、該第Ｎ入力パルス信号を該パルス信号出力端へ出力するように制御するのに用いられる。
【００２０】
本発明の実施例に係るパルス信号統合回路は、複数の単一パルス信号（該単一パルス信号が単一パルスゲート駆動回路の単一パルスゲート駆動信号であってもよい）を統合して出力パルス信号とすることができ、単一パルス信号生成回路を特に補正することなく、既存の単一パネル信号生成回路を利用したまま、ＯＲ手段すなわち本発明の実施例に係る出力制御手段を追加することにより、マルチパルスの出力を実現し、複数の単一パルス信号の無損失統合を実現することができる。
【００２１】
単一パルスゲート駆動回路の単一パルスゲート駆動信号を統合してマルチパルスゲート駆動信号とする場合、本発明の実施例に係るパルス信号統合回路が適用されると、単一パルスゲート駆動回路を特に補正することがない。このため、既存の単一パルスゲート駆動回路を利用したまま、ＯＲ手段を追加することにより、マルチパルスの出力を実現することができる。
【００２２】
本発明の実施例に係るパルス信号統合回路を表示パネルに適用すると、ＯＬＥＤ表示パネルの額縁寸法を縮ませ、ゲート駆動チップのコストを低減させ、ゲート駆動チップの結合不良を少なくし、ＯＬＥＤ表示パネルの歩留まりを向上させることは可能となる。
【００２３】
図１は、本発明の具体的な一実施例に係るパルス信号統合回路を示している。該パルス信号統合回路は、各表示周期において逐次有効なＮ個（Ｎは１より大きな整数）の入力パルス信号を出力パルス信号に統合するのに用いられる。前記パルス信号統合回路は、Ｎ個の出力制御手段（図1には、第１出力制御手段、第２出力制御手段、第３出力制御手段、第ｎ出力制御手段および第Ｎ出力制御手段のみが示されている）と、パルス信号出力端ＯＵＴとを備える。
【００２４】
図１では、第１出力制御手段は、第１の制御端が第１入力パルス信号Ｉｎｐｕｔ１を受信し、第２の制御端が第２入力パルス信号Ｉｎｐｕｔ２を受信し、出力端がパルス信号出力端ＯＵＴに接続するものであって、各表示周期において、該第１入力パルス信号Ｉｎｐｕｔ１が初めて有効となってから該第２入力パルス信号Ｉｎｐｕｔ２が初めて有効となる前までの時間帯に、該第１入力パルス信号Ｉｎｐｕｔ１を該パルス信号出力端ＯＵＴへ出力するように制御するのに用いられる。
【００２５】
第２出力制御手段は、第１の制御端が第２入力パルス信号Ｉｎｐｕｔ２を受信し、第２の制御端が第３入力パルス信号Ｉｎｐｕｔ３を受信し、出力端がパルス信号出力端ＯＵＴに接続するものであって、各表示周期において、該第２入力パルス信号Ｉｎｐｕｔ２が初めて有効となってから該第３入力パルス信号Ｉｎｐｕｔ３が初めて有効となる前までの時間帯に、該第２入力パルス信号Ｉｎｐｕｔ２を該パルス信号出力端ＯＵＴへ出力するように制御するのに用いられる。
【００２６】
第３出力制御手段は、第１の制御端が第３入力パルス信号Ｉｎｐｕｔ３を受信し、第２の制御端が第４入力パルス信号Ｉｎｐｕｔ４を受信し、出力端がパルス信号出力端ＯＵＴに接続するものであって、各表示周期において、該第３入力パルス信号Ｉｎｐｕｔ３が初めて有効となってから該第４入力パルス信号Ｉｎｐｕｔ４が初めて有効となる前までの時間帯に、該第３入力パルス信号Ｉｎｐｕｔ３を該パルス信号出力端へ出力するように制御するのに用いられる。
【００２７】
第ｎ出力制御手段は、第１の制御端が第ｎ入力パルス信号Ｉｎｐｕｔｎを受信し、第２の制御端が第ｎ＋１入力パルス信号Ｉｎｐｕｔｎ＋１を受信し、出力端が該パルス信号出力端ＯＵＴに接続するものであって、各表示周期において、該第ｎ入力パルス信号Ｉｎｐｕｔｎが初めて有効となってから該第ｎ＋１入力パルス信号Ｉｎｐｕｔｎ＋１が初めて有効となる前までの時間帯に、該第ｎ入力パルス信号Ｉｎｐｕｔｎを該パルス信号出力端へ出力するように制御するのに用いられる。ｎはＮより小さい正整数である。
【００２８】
第Ｎ出力制御手段は、第１の制御端が第Ｎ入力パルス信号ＩｎｐｕｔＮを受信し、第２の制御端が第１入力パルス信号Ｉｎｐｕｔ１を受信し、出力端が該パルス信号出力端ＯＵＴに接続するものであって、各表示周期において、該第Ｎ入力パルス信号ＩｎｐｕｔＮが初めて有効となってから次の表示周期における第１入力パルス信号Ｉｎｐｕｔ１が初めて有効となる前までの時間帯に、該第Ｎ入力パルス信号ＩｎｐｕｔＮを該パルス信号出力端ＯＵＴへ出力するように制御するのに用いられる。
【００２９】
具体的に、前記出力制御手段の各々はそれぞれ、ゲート及び第1極が該出力制御手段の第１の制御端に接続する第１出力制御トランジスタと、ゲートが該出力制御手段の第２の制御端に接続し、第1極が該第１出力制御トランジスタの第２極に接続し、第２極が第１レベルを受信する第２出力制御トランジスタと、ゲートが該第１出力制御トランジスタの第２極に接続し、第１極が該第１の制御端に接続し、第２極が該パルス信号出力端に接続する第３出力制御トランジスタと、を備える。前記第２出力制御トランジスタがオンとなって、前記第３出力制御トランジスタのゲートが前記第１レベルを受信する場合、前記第３出力制御トランジスタはオフとなる。
【００３０】
具体的に、図２に示すように、前記Ｎ個の出力制御手段は構造が同じである。Ｎ個の入力パルス信号がすべて正方向パルスである場合、本発明の実施例に係るパルス統合回路に用いられたトランジスタは、いずれもｎ型ＴＦＴである。
【００３１】
第１出力制御手段は、ゲートおよび第１極が第１入力パルス信号Ｉｎｐｕｔ１を受信する該第一出力制御手段の第１の制御端に接続する第１出力制御トランジスタＭ１＿１と、ゲートが第２入力パルス信号Ｉｎｐｕｔ２を受信する該第一出力制御手段の第２の制御端に接続し、第１極が該第１出力制御トランジスタＭ１＿１の第２極に接続し、第２極がローレベルＶＧＬ２を受信する第２出力制御トランジスタＭ２＿１と、ゲートが該第１出力制御トランジスタＭ１＿１の第２極に接続し、第１極が該第１の制御端に接続し、第２極が該パルス信号出力端ＯＵＴに接続する第３出力制御トランジスタＭ３＿１と、を備える。前記第２出力制御トランジスタＭ２＿１がオンとなって、前記第３出力制御トランジスタＭ３＿１のゲートが前記ローレベルＶＧＬ２を受信する場合、前記第３出力制御トランジスタＭ３＿１はオフとなる。
【００３２】
実際に動作する時に、各表示周期において、Ｉｎｐｕｔ１がハイレベル（すなわち、Ｉｎｐｕｔ１が有効）であり、Ｉｎｐｕｔ２がローレベル（すなわち、Ｉｎｐｕｔ２が無効）である場合、Ｍ１＿１とＭ３＿１がオンとなり、Ｍ２＿１がオフとなるため、ＯＵＴへ出力された信号はプルアップされ、このとき、Ｍ３＿１のゲートの電位はハイレベルである。Ｉｎｐｕｔ１がローレベルにプルダウンされると、Ｍ１＿１はオフとなるが、Ｍ３＿１のゲートの電位がハイレベルに維持され、Ｍ３＿１がオンに維持されるため、この時のローレベルのＩｎｐｕｔ１は引き続きＭ３＿１によりＯＵＴへ出力され、ＯＵＴへ出力された信号はＩｎｐｕｔ２がハイレベルとなるまでプルダウンされ、Ｍ２＿１がオンとなることにより、Ｍ３＿１のゲートの電位はローレベルＶＧＬ２にプルダウンされ、Ｍ３＿１はオフとなる。該表示周期において、第１出力制御手段は動作停止になる。
【００３３】
図２には、第２出力制御手段は、Ｍ１＿２と、Ｍ２＿２と、Ｍ３＿２により構成され、Ｍ１＿２のゲートがＩｎｐｕｔ２を受信し、Ｍ２＿２のゲートがＩｎｐｕｔ３を受信し、Ｍ３＿２の第２極がＯＵＴに接続し、Ｍ２＿２の第２極がローレベルＶＧＬ２を受信する。
【００３４】
各表示周期において、Ｉｎｐｕｔ２がハイレベル（すなわち、Ｉｎｐｕｔ２が有効）であり、Ｉｎｐｕｔ３がローレベル（すなわち、Ｉｎｐｕｔ３が無効）である場合、Ｍ１＿２とＭ３＿２がオンとなり、Ｍ２＿２がオフとなるため、ＯＵＴへ出力された信号はプルアップされ、このとき、Ｍ３＿２のゲートの電位はハイレベルである。Ｉｎｐｕｔ２がローレベルにプルダウンされると、Ｍ１＿２はオフとなるが、Ｍ３＿２のゲートの電位がハイレベルに維持され、Ｍ３＿２がオンに維持されるため、この時のローレベルのＩｎｐｕｔ２は引き続きＭ３＿２によりＯＵＴへ出力され、ＯＵＴへ出力される信号はＩｎｐｕｔ３がハイレベルとなるまでプルダウンされ、Ｍ２＿２がオンとなることにより、Ｍ３＿２のゲートの電位はローレベルＶＧＬ２にプルダウンされ、Ｍ３＿２はオフとなる。該表示周期において、第２出力制御手段は動作停止になる。
【００３５】
図２には、第３出力制御手段は、Ｍ１＿３と、Ｍ２＿３と、Ｍ３＿３により構成され、Ｍ１＿３のゲートがＩｎｐｕｔ３を受信し、Ｍ２＿３のゲートがＩｎｐｕｔ４を受信し、Ｍ３＿３の第２極がＯＵＴに接続し、Ｍ２＿３の第２極がローレベルＶＧＬ２を受信する。
【００３６】
各表示周期において、Ｉｎｐｕｔ３がハイレベル（すなわち、Ｉｎｐｕｔ３が有効）であり、Ｉｎｐｕｔ４がローレベル（すなわち、Ｉｎｐｕｔ４が無効）である場合、Ｍ１＿３とＭ３＿３がオンとなり、Ｍ２＿３がオフとなるため、ＯＵＴへ出力された信号はプルアップされ、このとき、Ｍ３＿３のゲートの電位はハイレベルである。Ｉｎｐｕｔ３がローレベルにプルダウンされると、Ｍ１＿３はオフとなるが、Ｍ３＿３のゲートの電位がハイレベルに維持され、Ｍ３＿３がオンに維持されるため、この時のローレベルのＩｎｐｕｔ３は引き続きＭ３＿３によりＯＵＴへ出力され、ＯＵＴへ出力される信号はＩｎｐｕｔ４がハイレベルとなるまでプルダウンされ、Ｍ２＿３がオンとなることにより、Ｍ３＿３のゲートの電位はローレベルＶＧＬ２にプルダウンされ、Ｍ３＿３はオフとなる。該表示周期において、第３出力制御手段は動作停止になる。
【００３７】
第４出力制御手段乃至第Ｎ−１出力制御手段の動作プロセスについては、これに準じて類推する。
【００３８】
図２では、第Ｎ出力制御手段は、Ｍ１＿Ｎと、Ｍ２＿Ｎと、Ｍ３＿Ｎにより構成され、Ｍ１＿ＮのゲートがＩｎｐｕｔＮを受信し、Ｍ２＿ＮのゲートがＩｎｐｕｔ１を受信し、Ｍ３＿Ｎの第２極がＯＵＴに接続し、Ｍ２＿Ｎの第２極がローレベルＶＧＬ２を受信する。
【００３９】
各表示周期において、ＩｎｐｕｔＮがハイレベル（すなわち、ＩｎｐｕｔＮが有効）であり、Ｉｎｐｕｔ１がローレベル（すなわち、Ｉｎｐｕｔ１が無効）である場合、Ｍ１＿ＮとＭ３＿Ｎがオンとなり、Ｍ２＿Ｎがオフとなるため、ＯＵＴへ出力された信号はプルアップされ、このとき、Ｍ３＿Ｎのゲートの電位はハイレベルである。ＩｎｐｕｔＮがローレベルにプルダウンされると、Ｍ１＿Ｎはオフとなるが、Ｍ３＿Ｎのゲートの電位がハイレベルに維持され、Ｍ３＿Ｎがオンに維持されるため、この時のローレベルのＩｎｐｕｔＮは引き続きＭ３＿ＮによりＯＵＴへ出力され、ＯＵＴへ出力される信号は次の表示周期におけるＩｎｐｕｔ１がハイレベルとなるまでプルダウンされ、Ｍ２＿Ｎがオンとなることにより、Ｍ３＿Ｎのゲートの電位はローレベルＶＧＬ２にプルダウンされ、Ｍ３＿Ｎはオフとなる。第Ｎ出力制御手段は動作停止になる。
【００４０】
図３は、Ｎが２であり、Ｉｎｐｕｔ１およびＩｎｐｕｔ２がすべて正方向パルス信号である場合、本発明の実施例に係るパルス信号統合回路で用いられた第１入力パルス信号Ｉｎｐｕｔ１、第２入力パルス信号Ｉｎｐｕｔ２およびパルス信号出力端ＯＵＴにより出力された信号のタイミングチャートである。
【００４１】
別一実施形態により、前記Ｎ個の入力パルス信号がすべて負方向パルス信号である場合、図２における全てのトランジスタは、ｐ型ＴＦＴに変更される。ｐ型ＴＦＴの電気パラメータがｎ型ＴＦＴのパラメータと完全に同じでないため、ＴＦＴのサイズを補正する必要があり、しかも、図２におけるローレベルＶＧＬ２をハイレベルＶＧＨに変更しないと、負方向パルス信号の無損失統合を実現することができない。図４は、Ｎが２であり、Ｉｎｐｕｔ１およびＩｎｐｕｔ２がすべて負方向パルス信号である場合に、本発明の実施例に係るパルス信号統合回路で用いられた第１入力パルス信号Ｉｎｐｕｔ１、第２入力パルス信号Ｉｎｐｕｔ２およびパルス信号出力端ＯＵＴにより出力された信号のタイミングチャートである。
【００４２】
図２に示すパルス信号統合回路において、実際に動作する時に、ＴＦＴの漏電により、出力パルス信号をプルダウンする必要となる場合、第３制御トランジスタのゲートの電位をハイレベルに維持できない可能性がある。このため、本発明は、出力パルス信号をプルダウンする出力無効制御手段をさらに用いる。
【００４３】
選択的に、本発明の実施例に係るパルス信号統合回路は、前記Ｎ個の入力パルス信号をそれぞれ受信し、該パルス信号出力端に接続する出力無効制御手段であって、該Ｎ個の入力パルス信号がいずれも無効である場合、無効なレベル信号を該パルス信号出力端へ出力するように制御するために用いられる出力無効制御手段を、さらに備える。
【００４４】
具体的に、前記出力無効制御手段は、ゲート電位制御トランジスタと、無効制御トランジスタと、前記Ｎ個の入力パルス信号をそれぞれ受信するＮ個の有効制御トランジスタとを備えることができる。
【００４５】
前記ゲート電位制御トランジスタは、ゲート及び第１極が第２レベルを受信する。前記無効制御トランジスタは、ゲートが該ゲート電位制御トランジスタの第２極に接続し、第１極が該パルス信号出力端に接続し、第２極が第１レベルを受信する。第ｍ有効制御トランジスタは、ゲートが第ｍ入力パルス信号を受信し、第１極が該無効制御トランジスタのゲートに接続し、第２極が第３レベルを受信する。ｍは、Ｎ以下の正整数である。
【００４６】
前記第２レベルは、該ゲート電位制御トランジスタがオンとなるように制御する。該第ｍ入力パルス信号が有効である場合、該第ｍ有効制御トランジスタがオンとなるため、該無効制御トランジスタのゲートは該第３レベルを受信することになり、これにより、該無効制御トランジスタはオフとなる。
【００４７】
該Ｎ個の入力パルス信号がいずれも無効である場合、該無効制御トランジスタのゲートが該第２レベルを受信し、これにより、該無効制御トランジスタはオンとなり、前記パルス信号出力端は第１レベルを受信する。
【００４８】
一実施形態により、図５に示すように、前記Ｎ個の入力パルス信号はいずれも正方向パルス信号であり、図５に示すパルス信号統合回路における全てのトランジスタとしては、ｎ型ＴＦＴが用いられる。
【００４９】
図５は、図２を基に出力無効制御手段をさらに追加してなるものである。
【００５０】
該出力無効制御手段は、ゲート電位制御トランジスタＭ７と、無効制御トランジスタＭ８と、前記Ｎ個の入力パルス信号をそれぞれ受信するＮ個の有効制御トランジスタ（図５において、第１有効制御トランジスタはＭ６＿１、第２有効制御トランジスタはＭ６＿２、第３有効制御トランジスタはＭ６＿３、第Ｎ有効制御トランジスタはＭ６＿Ｎで記している）と、を備える。
【００５１】
前記ゲート電位制御トランジスタＭ７は、ゲート及び第１極がハイレベルＶＧＨを受信する。
【００５２】
前記無効制御トランジスタＭ８は、ゲートが該ゲート電位制御トランジスタＭ７の第２極に接続し、第１極が該パルス信号出力端ＯＵＴに接続し、第２極がローレベルＶＧＬ２を受信する。
【００５３】
第１有効制御トランジスタＭ６＿１は、ゲートが第１入力パルス信号Ｉｎｐｕｔ１を受信し、第１極が該無効制御トランジスタＭ８のゲートに接続し、第２極がローレベルＶＧＬ１を受信する。
【００５４】
第２有効制御トランジスタＭ６＿２は、ゲートが第２入力パルス信号Ｉｎｐｕｔ２を受信し、第１極が該無効制御トランジスタＭ８のゲートに接続し、第２極がローレベルＶＧＬ１を受信する。
【００５５】
第３有効制御トランジスタＭ６＿３は、ゲートが第３入力パルス信号Ｉｎｐｕｔ３を受信し、第１極が該無効制御トランジスタＭ８のゲートに接続し、第２極がローレベルＶＧＬ１を受信する。
【００５６】
第Ｎ有効制御トランジスタＭ６＿Ｎは、ゲートが第Ｎ入力パルス信号ＩｎｐｕｔＮを受信し、第１極が該無効制御トランジスタＭ８のゲートに接続し、第２極がローレベルＶＧＬ１を受信する。
【００５７】
入力パルス信号のいずれかがハイレベルである場合、該入力パルス信号を受信する有効制御トランジスタがオンとなるため、該無効制御トランジスタのゲートは該ローレベルＶＧＬ１を受信することになり、これにより、該無効制御トランジスタＭ８はオフとなる。
【００５８】
該Ｎ個の入力パルス信号がいずれもローレベルである場合、該無効制御トランジスタＭ８のゲートはハイレベルＶＧＨを受信し、これにより、該無効制御トランジスタＭ８はオンとなり、前記パルス信号出力端ＯＵＴはローレベルＶＧＬ２を受信し、出力パルス信号はプルダウンされる。このように、Ｍ３＿Ｎのゲートの漏電がある場合でも（すなわち、正常な入力制御手段によって、ローレベルＶＧＬ２信号の出力を実現することができない場合）、出力パルス信号のプルダウンも確保される。
【００５９】
本発明の実施例に係るパルス信号統合回路において、ｎチャネルデプレッション型ＴＦＴが用いられる場合、ＶＧＬ１はＶＧＬ２より小さく、例えばＶＧＬ１が通常-１０Ｖであり、ＶＧＬ２が通常-５Ｖである。本発明の実施例に係るパルス信号統合回路において、ｎチャネルエンハンスメント型ＴＦＴが用いられる場合、ＶＧＬ１とＶＧＬ２は同じであっても良く、例えばＶＧＬ１が-５Ｖであり、ＶＧＬ２も-５Ｖである。
【００６０】
別一実施形態により、図６に示すように、前記Ｎ個の入力パルス信号がいずれも負方向パルス信号である場合、図５における全てのトランジスタは、ｐ型ＴＦＴに変更される。ｐ型ＴＦＴの電気パラメータがｎ型ＴＦＴの電気パラメータと完全に同じでないため、ＴＦＴのサイズを補正する必要があり、しかも、図５中のローレベルＶＧＬ２およびローレベルＶＧＬ１をハイレベルＶＧＨ、図５中のハイレベルＶＧＨをローレベルＶＧＬ１に変更しないと、負方向パルス信号の無損失統合を実現することができない。
【００６１】
本発明の実施例は、前述したパルス信号統合回路を備える表示パネルであって、前記パルス信号統合回路がパルス信号出力端を介して前記表示パネルにゲート駆動信号を供給するためのものである表示パネルを、さらに提供する。
【００６２】
選択的に、前記表示パネルは、ＯＬＥＤ表示パネルであっても良い。
【００６３】
本発明の実施例は、上述した表示パネルを備える表示装置をさらに提供する。
【００６４】
以上の記載は、本発明の好ましい実施形態である。下記のことを指摘すべきである。本発明に記載の原理を逸脱しないという前提で、当業者は若干の改良および修飾を行うこともできる。これらの改良および修飾も本発明の保護範囲にあるものと見なすべきである。
【図１】
0006406740.tif 000002
【図２】
0006406740.tif 000003
【図３】
0006406740.tif 000004
【図４】
0006406740.tif 000005
【図５】
0006406740.tif 000006
【図６】
0006406740.tif 000007