(57)【特許請求の範囲】
【請求項１】
光信号を電気信号に変換する受光素子と、
この受光素子のアノードと信号出力端子との間を接続する第１の電気線路と、
前記受光素子のカソードを交流的に接地すると共に、カソードに直流バイアス電圧を印加するバイアス分離回路と、
前記受光素子のカソードと前記バイアス分離回路との間に挿入された第２の電気線路と、
前記受光素子のカソードと前記バイアス分離回路との間に前記第２の電気線路と直列に挿入されたバイアス抵抗とを備え、
前記バイアス抵抗の抵抗値をＲB、前記第２の電気線路の特性インピーダンスをＺB、前記信号出力端子に接続される負荷のインピーダンスをＺLとしたとき、前記バイアス抵抗の抵抗値ＲBを｜ＺL｜／２以下とし、かつ前記第２の電気線路の特性インピーダンスＺBを前記バイアス抵抗の抵抗値ＲBと等しくして前記バイアス抵抗とインピーダンス整合させることを特徴とする光受信回路。
【請求項２】
請求項１記載の光受信回路と、
前記光受信回路の信号出力端子に接続される負荷となる増幅回路チップとを有し、
前記光受信回路は、
少なくとも前記第１、第２の電気線路と前記バイアス抵抗とを備えたサブマウントと、
このサブマウント上に搭載される、前記受光素子を備えた受光素子チップとから構成され、
前記バイアス分離回路のうち、前記受光素子のカソードを交流的に接地するためのキャパシタは、前記増幅回路チップと同じキャリア上に配置されて、外部から前記直流バイアス電圧の供給を受ける第１の端子が前記バイアス抵抗と前記第２の電気線路とを介して前記受光素子のカソードに接続され、第２の端子が接地されることを特徴とする光受信モジュール。
【請求項３】
請求項１記載の光受信回路と、
前記光受信回路の信号出力端子に接続される負荷となる増幅回路チップとを有し、
前記光受信回路は、
少なくとも前記第１、第２の電気線路を備えたサブマウントと、
このサブマウント上に搭載される、前記受光素子を備えた受光素子チップとから構成され、
前記バイアス分離回路のうち、前記受光素子のカソードを交流的に接地するためのキャパシタと、前記バイアス抵抗とは、前記増幅回路チップと同じキャリア上に配置され、
前記キャパシタは、外部から前記直流バイアス電圧の供給を受ける第１の端子が前記バイアス抵抗と前記第２の電気線路とを介して前記受光素子のカソードに接続され、第２の端子が接地されることを特徴とする光受信モジュール。
【請求項４】
請求項３記載の光受信モジュールにおいて、
前記キャパシタと前記バイアス抵抗とを個別に設ける代わりに、前記キャパシタと前記バイアス抵抗とを内部で接続した複合部品を設けることを特徴とする光受信モジュール。
【請求項５】
請求項２乃至４のいずれか１項に記載の光受信モジュールにおいて、
前記サブマウントは、さらに前記第１、第２の電気線路と同じ面上に配置された高周波グランドを備え、
前記高周波グランドは、前記増幅回路チップのグランドパッドと接続されることを特徴とする光受信モジュール。
【請求項６】
請求項２乃至４のいずれか１項に記載の光受信モジュールにおいて、
前記サブマウントは、さらに前記第１、第２の電気線路と同じ面上に配置された高周波グランドを備え、
前記高周波グランドは、前記増幅回路チップのバイアスパッドと接続されることを特徴とする光受信モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速な光信号を電気信号に変換する光受信回路および光受信モジュールに関するものである。
【背景技術】
【０００２】
従来は、受光素子の一方の端子（例えばアノード）をトランスインピーダンスアンプ（ＴＩＡ：Transimpedance amplifier）や外部の電気受信回路などの負荷に接続し、受光素子の他方の端子（例えばカソード）については、高周波的には接地（ショート）し、直流的には外部のバイアス印加端子に接続する光受信回路が一般的であった。この光受信回路では、受光素子の他方の端子の高周波信号に対する良好な接地を得るために、低周波成分と高周波成分を分離するバイアス分離回路を受光素子の直近に配置する必要があった（特許文献１参照）。
【０００３】
受光素子と電気線路、およびバイアス分離回路からなる従来の光受信回路の例を図１１と図１２に示す。光受信回路は、ＰＤ（フォトダイオード）チップ１００と、サブマウント１０１とからなる。図１１の例では、受光素子１０２と電気線路１０３の他に、バイアス分離回路１０４をＰＤチップ１００内に設けている。電気線路１０３はサブマウント１０１上に形成された信号出力端子１０５と接続される。信号出力端子１０５には、インダクタ１０７を介して負荷抵抗１０８が接続される。受光素子１０２のカソードには、サブマウント１０１上に形成されたバイアス印加端子１０６からバイアス分離回路１０４を介して直流バイアスが印加される。
【０００４】
一方、図１２の例では、受光素子１０２のカソードとバイアス分離回路１０４との間を電気線路１０９で接続することにより、ＰＤチップ１００の外部にバイアス分離回路１０４を配置している。電気線路１０９はサブマウント１０１上に形成されたバイアス印加端子１０６と接続される。バイアス印加端子１０６には、インダクタ１１０を介してバイアス分離回路１０４が接続される。受光素子１０２のカソードには、外部のバイアス印加端子１１１からバイアス分離回路１０４とインダクタ１１０とサブマウント１０１のバイアス印加端子１０６と電気線路１０９とを介して直流バイアスが印加される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５２９１１４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１１、図１２に示したバイアス分離回路１０４は、受光素子１０２のカソードを高周波的に接地するためにキャパシタ１０４０を必要とする。光通信用の受光素子として一般的に用いられるｐｉｎ−ＰＤの所要逆バイアス電圧は２〜１０Ｖ程度である。したがって、図１１に示した受光素子１０２としてｐｉｎ−ＰＤを使用すれば、ＰＤチップ１００内の半導体基板上に形成した耐電圧５〜１０Ｖ程度のキャパシタを、ＰＤチップ１００内のバイアス分離回路１０４のキャパシタ１０４０として利用することが可能である。
【０００７】
しかしながら、ｐｉｎ−ＰＤよりも高感度な受光感度特性を有するアバランシェフォトダイオード（ＡＰＤ：Avalanche Photodiode）の所要逆バイアス電圧は２０Ｖ〜１００Ｖ程度であるため、ＡＰＤを受光素子１０２に用いようとしても、ＡＰＤの所要逆バイアス電圧がＰＤチップ１００内のキャパシタの耐電圧を超えてしまうので、図１１に示した光受信回路にＡＰＤを適用することは困難であった。また、ＴＩＡが負荷となる場合においては、ＴＩＡチップ内にバイアス分離回路を備えた製品も存在する。しかし、ＰＤチップ内と同様に、半導体基板上に形成した耐電圧５〜１０Ｖ程度のキャパシタを利用しているため、このキャパシタにＡＰＤの所要逆バイアス電圧を印加することは困難であった。
【０００８】
ＰＤチップ１００の外部にバイアス分離回路１０４を配置する図１２の例では、セラミックと金属とからなる高耐電圧のチップキャパシタをバイアス分離回路１０４のキャパシタ１０４０として用いることができ、受光素子１０２としてＡＰＤを用いることが可能になる。ただし、電気線路１０９を短くしてバイアス分離回路１０４をＰＤチップ１００の直近に配置すると、バイアス分離回路１０４内の高耐電圧のチップキャパシタ１０４０が他の光部品や電気部品、電気配線等と空間的に干渉することがある。そのため、特に多チャンネルの光受信回路において、光結合に最も適した位置に受光素子１０２を配置することが出来なかったり、電気部品や光部品のレイアウトの自由度が損なわれたりする場合がある、という問題点があった。
【０００９】
一方、バイアス分離回路１０４をＰＤチップ１００から離して配置する場合、電気線路１０９が長くなればなるほど、光受信回路の利得の周波数特性の変動および群遅延の周波数の変動がより低周波側にシフトし、この変動の影響が信号帯域内に及ぶと、光受信回路から出力される電気信号の波形が劣化する、という問題点があった。
【００１０】
図１３（Ａ）は図１２の光受信回路の利得の周波数特性を計算した結果を示す図、図１３（Ｂ）は図１２の光受信回路の群遅延の周波数特性を計算した結果を示す図である。ここでは、電気線路１０３，１０９の特性インピーダンスをそれぞれＺA，ＺB、インダクタ１０７，１１０のインダクタンスをそれぞれＬA，ＬB、負荷抵抗１０８のインピーダンスをＺLとし、ＺA＝ＺL＝５０Ω、ＺB＝２５Ω、ＬA＝ＬB＝０．１ｎＨとした。また、２５Ｇｂ／ｓ  ＮＲＺ（Non-Return-to-Zero）光信号を受信することを想定して、受光素子１０２には、５０Ω負荷時に２２．７ＧＨｚの３ｄＢ帯域が得られるモデルを用いた。電気線路１０３の電気的な長さ（電気長）は１．５ｍｍとした。電気線路１０９の電気長は０ｍｍ、１．５ｍｍ、３ｍｍの３種類とした。図１３（Ａ）の２００，２０１，２０２はそれぞれ電気線路１０９の電気長が０ｍｍ、１．５ｍｍ、３ｍｍのときの利得を示し、図１３（Ｂ）の２０３，２０４，２０５はそれぞれ電気線路１０９の電気長が０ｍｍ、１．５ｍｍ、３ｍｍのときの群遅延を示している。
【００１１】
図１３（Ａ）、図１３（Ｂ）から明らかなように、電気線路１０９の電気長が長くなるほど、光受信回路の利得の周波数特性および群遅延の周波数特性が変動する周波数領域が低周波側に移行する。受光素子１０２の３ｄＢ帯域である２２．７ＧＨｚは電気長１３．２ｍｍに相当するが、その約１／１０の電気長である１．５ｍｍよりも電気線路１０９の電気長が長くなると、受光素子１０２の３ｄＢ帯域内に影響することが分かる。電気線路１０９の電気長が３ｍｍになると、プラス側で５ｄＢ、マイナス側で２５ｄＢもの利得変動が受光素子１０２の３ｄＢ帯域内に生じる。また、受光素子の３ｄＢ帯域内の群遅延変動は１７０ｐｓに達しており、２５Ｇｂ／ｓ  ＮＲＺ光信号の１ビットの周期である４０ｐｓの約４倍に相当する。以上のような利得変動と群遅延変動に伴い、図１２の光受信回路から出力される電気信号の波形が劣化する。
【００１２】
本発明は、上記課題を解決するためになされたもので、バイアス分離回路を受光素子から遠ざけた場合でも、光受信回路の信号帯域内の周波数特性の変動を抑制することが可能な光受信回路および光受信モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の光受信回路は、光信号を電気信号に変換する受光素子と、この受光素子のアノードと信号出力端子との間を接続する第１の電気線路と、前記受光素子のカソードを交流的に接地すると共に、カソードに直流バイアス電圧を印加するバイアス分離回路と、前記受光素子のカソードと前記バイアス分離回路との間に挿入された第２の電気線路と、前記受光素子のカソードと前記バイアス分離回路との間に前記第２の電気線路と直列に挿入されたバイアス抵抗とを備え、前記バイアス抵抗の抵抗値をＲB、前記第２の電気線路の特性インピーダンスをＺB、前記信号出力端子に接続される負荷のインピーダンスをＺLとしたとき、前記バイアス抵抗の抵抗値ＲBを｜ＺL｜／２以下とし、かつ前記第２の電気線路の特性インピーダンスＺBを前記バイアス抵抗の抵抗値ＲBと等しくして前記バイアス抵抗とインピーダンス整合させることを特徴とするものである。
【００１４】
また、本発明の光受信モジュールは、光受信回路と、前記光受信回路の信号出力端子に接続される負荷となる増幅回路チップとを有し、前記光受信回路は、少なくとも前記第１、第２の電気線路と前記バイアス抵抗とを備えたサブマウントと、このサブマウント上に搭載される、前記受光素子を備えた受光素子チップとから構成され、前記バイアス分離回路のうち、前記受光素子のカソードを交流的に接地するためのキャパシタは、前記増幅回路チップと同じキャリア上に配置されて、外部から前記直流バイアス電圧の供給を受ける第１の端子が前記バイアス抵抗と前記第２の電気線路とを介して前記受光素子のカソードに接続され、第２の端子が接地されることを特徴とするものである。
また、本発明の光受信モジュールは、光受信回路と、前記光受信回路の信号出力端子に接続される負荷となる増幅回路チップとを有し、前記光受信回路は、少なくとも前記第１、第２の電気線路を備えたサブマウントと、このサブマウント上に搭載される、前記受光素子を備えた受光素子チップとから構成され、前記バイアス分離回路のうち、前記受光素子のカソードを交流的に接地するためのキャパシタと、前記バイアス抵抗とは、前記増幅回路チップと同じキャリア上に配置され、前記キャパシタは、外部から前記直流バイアス電圧の供給を受ける第１の端子が前記バイアス抵抗と前記第２の電気線路とを介して前記受光素子のカソードに接続され、第２の端子が接地されることを特徴とするものである。
【００１５】
また、本発明の光受信モジュールの１構成例は、前記キャパシタと前記バイアス抵抗とを個別に設ける代わりに、前記キャパシタと前記バイアス抵抗とを内部で接続した複合部品を設けることを特徴とするものである。
また、本発明の光受信モジュールの１構成例において、前記サブマウントは、さらに前記第１、第２の電気線路と同じ面上に配置された高周波グランドを備え、前記高周波グランドは、前記増幅回路チップのグランドパッドと接続されることを特徴とするものである。
【発明の効果】
【００１６】
本発明によれば、バイアス分離回路を受光素子から遠ざけた場合でも、光受信回路の信号帯域内の利得および群遅延の周波数特性の変動を抑制することが可能になり、光受信回路から出力される電気信号の波形の劣化を抑えることができる。本発明では、受光素子から離れた位置にバイアス分離回路のキャパシタとして高耐電圧のチップキャパシタを設けることが可能になり、ＡＰＤからなる受光素子を用いた高感度の光受信回路を実現することが可能になる。また、本発明では、バイアス分離回路のレイアウトの自由度を高めることができるので、特に受光素子を複数備えた多チャンネルの光受信回路において、光結合に最も適した位置に受光素子を配置することができ、電気部品や光部品のレイアウトの自由度を向上させることができるので、光学特性と電気特性を両立させた実装形態が可能になる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態に係る光受信回路の構成例を示す図である。
【図２】本発明の実施の形態に係る光受信回路の等価回路図である。
【図３】本発明の実施の形態に係る光受信回路の利得および群遅延の周波数特性の例を示す図である。
【図４】本発明の実施の形態に係る光受信回路の利得および群遅延の周波数特性の例を示す図である。
【図５】本発明の実施の形態に係る光受信回路を搭載した光受信モジュールの断面図である。
【図６】図５のＰＤチップとサブマウントとを光入射方向から見た側面図である。
【図７】本発明の実施の形態に係る光受信モジュールの実装例を示す平面図である。
【図８】本発明の実施の形態に係る光受信モジュールの他の実装例を示す平面図である。
【図９】本発明の実施の形態に係る光受信モジュールの他の実装例を示す平面図である。
【図１０】本発明の実施の形態に係る光受信モジュールの他の実装例を示す平面図である。
【図１１】従来の光受信回路の構成例を示す図である。
【図１２】従来の光受信回路の他の構成例を示す図である。
【図１３】従来の光受信回路の利得および群遅延の周波数特性の例を示す図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態の詳細を図面を用いて説明する。図１は本発明の実施の形態に係る光受信回路の構成例を示す図である。本実施の形態の光受信回路は、ＰＤチップ１（受光素子チップ）と、サブマウント２と、バイアス分離回路３とからなる。ＰＤチップ１は、例えばＡＰＤ等の受光素子４と、一端が受光素子４のアノードに接続された導体からなる電気線路５とを有する。
【００１９】
絶縁体からなるサブマウント２は、ＰＤチップ１を搭載するための部材であるが、回路基板としても利用することが可能である。サブマウント２上には、電気線路５と、ＰＤチップ１の受光素子４のカソードとバイアス分離回路３との間に挿入された導体からなる電気線路６と、受光素子４のカソードとバイアス分離回路３との間に電気線路６と直列に挿入されたバイアス抵抗７とが形成されている。サブマウント２上に形成された電気線路５の端部はサブマウント２上の信号出力端子８と接続される。信号出力端子８には、インダクタ１０を介して負荷抵抗１１が接続される。
【００２０】
サブマウント２に形成されたバイアス印加端子９には、インダクタ１２を介してバイアス分離回路３が接続される。バイアス分離回路３は、受光素子４のカソードを交流的に接地すると共に、カソードに直流バイアス電圧を印加する。すなわち、バイアス分離回路３内には、受光素子４のカソードを交流的に接地するためのチップキャパシタ３０が設けられている。受光素子４のカソードには、外部のバイアス印加端子１３からバイアス分離回路３とインダクタ１２とバイアス抵抗７と電気線路６とを介して直流バイアス電圧が印加される。
【００２１】
なお、図１では、電気線路５を１本の線路として記載しているが、実際にはＰＤチップ１とサブマウント２との接続箇所においてＰＤチップ１上の電気線路とサブマウント２上の電気線路とを接続することにより、１本の線路となるようにしている。また、インダクタ１０はサブマウント２と負荷抵抗１１との間のワイヤ等のインダクタンス成分を等価的に表したものであり、インダクタ１２はサブマウント２とバイアス分離回路３との間のワイヤ等のインダクタンス成分を等価的に表したものである。
【００２２】
本実施の形態では、バイアス抵抗７の抵抗値をＲB、電気線路６の特性インピーダンスをＺB、負荷抵抗１１のインピーダンスをＺLとしたとき、バイアス抵抗７の抵抗値ＲBを｜ＺL｜／２以下とし、かつ電気線路６の特性インピーダンスＺBをバイアス抵抗７の抵抗値ＲBと等しくしてバイアス抵抗７とインピーダンス整合させることを特徴としている。
【００２３】
以下、本実施の形態の特徴による効果について説明する。まず、光受信回路の３ｄＢ帯域とバイアス抵抗７の抵抗値ＲBとの関係について図２の小信号等価回路を用いて述べる。ここでは、受光素子４の接合容量をＣPD（Ｆ）、受光素子４の直列抵抗をＲPD（Ω）、実効的なキャリア走行時間をτPD（ｓ）とする。また、負荷抵抗１１の抵抗値をＲL（Ω）とする。また説明を簡単にするため、電気線路５の特性インピーダンスＺAを負荷抵抗１１の抵抗値ＲL（Ω）と等しいものとし、上記のとおり電気線路６の特性インピーダンスをＺB＝ＲB（Ω）とし、インダクタンス１０，１２は無視できるほど小さいものと仮定する。
【００２４】
電気線路６が電気的に無視できるほど短く、かつＲB＝０（Ω）とした理想的な光受信回路の高域遮断周波数をｆAとし、図１の光受信回路（電気線路６の長さが無視できず、バイアス抵抗７の抵抗値ＲBが０より大きい光受信回路）の高域遮断周波数をｆBとする。高域遮断周波数ｆA，ｆBはそれぞれ次式のように表すことができる。
１／（２πｆA）2＝（ＣPD（ＲPD＋ＲL））2＋τPD2                 ・・・（１）
１／（２πｆB）2＝（ＣPD（ＲPD＋ＲL＋ＲB））2＋τPD2            ・・・（２）
【００２５】
したがって、バイアス抵抗７の抵抗値ＲBが大きいほど、図１の光受信回路の高域遮断周波数ｆBは低下してしまう。ここで、バイアス抵抗７の抵抗値ＲBに式（３）のような条件を設ける。
ＲB≦ＲL／２                                                    ・・・（３）
【００２６】
式（３）の条件を設けると、次式が成立する。
（（ＣPD（ＲPD＋ＲL））2＋τPD2）
／（（ＣPD（ＲPD＋１．５ＲL））2＋τPD2）×ｆA2≦ｆB2≦ｆA2   ・・・（４）
すなわち、高域遮断周波数ｆBの低下を抑制することが可能になる。
【００２７】
１例として、受光素子４の接合容量ＣPD＝７０ｆＦ、受光素子４の直列抵抗ＲPD＝２０Ω、負荷抵抗１１の抵抗値ＲL＝５０Ω、キャリア走行時間τPD＝５ｐｓとすると、理想的な光受信回路の高域遮断周波数ｆA＝２２．７ＧＨｚとなり、０．８４１×ｆA≦ｆB≦ｆAが成立する。つまり、本実施の形態の光受信回路によれば、理想的な光受信回路の高域遮断周波数ｆAの８４％の帯域を確保できることが分かる。さらに、特許文献１に記載されているように、インダクタンスや線路インピーダンスの最適化設計による帯域向上効果を利用することで、高域遮断周波数ｆBの低下を最小化するように設計することもできる。
【００２８】
なお、式（３）を一般化すると、次式のようになる。
ＲB≦｜ＺL｜／２                                                ・・・（５）
上記のとおりＺLは負荷抵抗１１のインピーダンスである。
【００２９】
図３（Ａ）は本実施の形態の光受信回路の利得の周波数特性を計算した結果を示す図、図３（Ｂ）は本実施の形態の光受信回路の群遅延の周波数特性を計算した結果を示す図、図４（Ａ）、図４（Ｂ）はそれぞれ図３（Ａ）、図３（Ｂ）を拡大した図である。ここでは計算を簡単にするために、ＺA＝ＺL＝５０Ω、ＺB＝ＲB＝２５Ωとした。また、インダクタ１０のインダクタンスＬA、インダクタ１２のインダクタンスＬBを共に０．１ｎＨとした。
【００３０】
従来例の周波数特性の計算例として示した図１３（Ａ）、図１３（Ｂ）と同様に、受光素子４には、５０Ω負荷時に２２．７ＧＨｚの３ｄＢ帯域が得られるモデルを用い、電気線路５の電気長は１．５ｍｍとし、電気線路６の電気長は０ｍｍ、１．５ｍｍ、３ｍｍの３種類とした。図３（Ａ）、図４（Ａ）の３００，３０１，３０２はそれぞれ電気線路６の電気長が０ｍｍ、１．５ｍｍ、３ｍｍのときの利得を示し、図３（Ｂ）、図４（Ｂ）の３０３，３０４，３０５はそれぞれ電気線路６の電気長が０ｍｍ、１．５ｍｍ、３ｍｍのときの群遅延を示している。
【００３１】
図３（Ａ）、図３（Ｂ）、図４（Ａ）、図４（Ｂ）から明らかなように、本実施の形態によれば、利得変動と群遅延変動は、従来例の図１３（Ａ）、図１３（Ｂ）と比較して明らかに少ない。
【００３２】
図５は本実施の形態の光受信回路を搭載した光受信モジュールの断面図である。ＰＤチップ１はサブマウント２上にフリップチップ実装される。サブマウント２は、固定用部品１４を介してＰＬＣ（Planar Lightwave Circuit）キャリア１５に固定される。ＰＬＣキャリア１５上には、ＰＬＣ１６が搭載されている。このＰＬＣ１６に形成された光導波路１７を伝搬する光信号がマイクロレンズアレイ１８を通ってＰＤチップ１の受光素子４に入射するようになっている。
【００３３】
一方、ＰＬＣキャリア１５と同一のベース板１９の上に搭載されるＴＩＡキャリア２０上には、ＴＩＡチップ２１（増幅回路チップ）と、バイアス分離回路３のチップキャパシタ３０とが形成されている。ＴＩＡチップ２１は、光受信回路の信号出力端子（図１の信号出力端子８）から出力される電流信号を増幅すると同時に電圧信号に変換する。すなわち、図５の構成においてはＴＩＡチップ２１が光受信回路の負荷となる。
【００３４】
本実施の形態の例では、図１に示すように、バイアス分離回路３は、チップキャパシタ３０のみによって構成されている。サブマウント２とＴＩＡチップ２１との間、およびサブマウント２とチップキャパシタ３０の第１の端子との間は、ボンディングワイヤ２２によって電気的に接続される。また、チップキャパシタ３０の第１の端子には、図示しないボンディングワイヤを介して外部から直流バイアス電圧が供給される。また、チップキャパシタ３０の第２の端子は、図示しないボンディングワイヤを介して、またはチップキャパシタ３０の裏面に形成された電極を介して、ＴＩＡキャリア２０に接地される。
【００３５】
ここでは、多チャンネルの光信号を入力し、多チャンネルの電気信号を出力する光受信回路を想定している。このように、サブマウント２上に多チャンネルのＰＤチップ１を搭載し、多チャンネルのＴＩＡチップ２１と電気的に接続する技術は文献「S.Tsunashima，et al.，“Silica-based, compact and variable-optical attenuator integrated coherent receiver with stable optoelectronic coupling system”，Optics Express，Vol.20，Issue 24，pp.27174-27179，2012」に開示されている。
【００３６】
図６は図５のＰＤチップ１とサブマウント２とを光入射方向から見た側面図、図７は図５の光受信モジュールを上から見た平面図である。ここでは、４チャンネル分の受光素子４を備えたＰＤチップ１の例で説明する。ただし、図７では、図５のＰＬＣキャリア１５側の構成を簡略化してマイクロレンズアレイ１８のみを記載している。
【００３７】
サブマウント２には、電気線路５，６とバイアス抵抗７と共に、導体からなる高周波グランド２３と、サブマウント２の表面（ＰＤチップ１を実装する面）の高周波グランド２３と裏面の高周波グランドとを電気的に接続するスルーホールビア２４とが形成されている。上記のとおり、ＰＤチップ１をサブマウント２上にフリップチップ実装することにより、受光素子４のアノードがサブマウント２の電気線路５と接続され、受光素子４のカソードがサブマウント２の電気線路６と接続される。
【００３８】
サブマウント２の電気線路５の端部（図１の信号出力端子８）は、ボンディングワイヤ２２ａによってＴＩＡチップ２１上の信号入力パッド２５と電気的に接続される。サブマウント２の電気線路６の端部（図１のバイアス印加端子９）は、ボンディングワイヤ２２ｂによってチップキャパシタ３０の第１の端子と電気的に接続される。サブマウント２の高周波グランド２３は、ボンディングワイヤ２２ｃによってＴＩＡキャリア２０上またはＴＩＡチップ２１上のグランドパッド２６と電気的に接続される。
【００３９】
サブマウント２の高周波グランド２３を、ＴＩＡキャリア２０と電気的に接続させず、ＴＩＡチップ２１と電気的に接続する場合は、サブマウント２の高周波グランド２３は他の配線と直流的に絶縁されていて直流電位は０Ｖでなくても良いことから、図８に示すようにＴＩＡチップ２１内のバイアス分離回路３ａに接続されたＴＩＡチップ２１上のバイアスパッド２７と高周波グランド２３とを、ボンディングワイヤ２２ｄによって接続することも可能である。バイアス分離回路３ａは、従来よりＴＩＡチップ２１内に搭載されている回路であるが、本発明ではＴＩＡチップ２１の外部に設けるバイアス分離回路３（チップキャパシタ３０）を使用しているので、このバイアス分離回路３ａから受光素子４にバイアス電圧を供給することはしていない。バイアス分離回路３ａ内では、受光素子４への供給用のバイアス電圧（例えば３Ｖ程度）を生成しているので、このバイアス電圧がバイアスパッド２７を介して高周波グランド２３に印加されるが、高周波グランド２３の電位を上昇させるだけであり、受光素子４には何も影響を与えない。
【００４０】
なお、バイアス抵抗７は、図１、図６に示したようにサブマウント２上に配置しても、サブマウント２の外部に配置しても、バイアス抵抗７とインダクタ１２とバイアス分離回路３とが集中定数とみなせる距離内に近接していれば電気的に等価である。サブマウント２上にバイアス抵抗７を配置する場合、基板上に抵抗体を形成すればよく、このような技術は一般的であるため、実現は容易である。
【００４１】
一方、サブマウント２の外部にバイアス抵抗７を配置する場合、図９に示すように例えばＴＩＡキャリア２０上に配置したチップ抵抗をバイアス抵抗７として用い、サブマウント２の電気線路６の端部とバイアス抵抗７の一端とをボンディングワイヤ２２ｂによって電気的に接続し、バイアス抵抗７の他端とチップキャパシタ３０の第１の端子とをボンディングワイヤ２２ｅによって電気的に接続すればよい。
【００４２】
あるいは図１０に示すようにバイアス抵抗７とチップキャパシタ３０とが内部で電気的に接続された複合部品２８をＴＩＡキャリア２０上に配置し、サブマウント２の電気線路６の端部とバイアス抵抗７の一端とをボンディングワイヤ２２ｂによって電気的に接続するようにしてもよい。
【００４３】
なお、図９、図１０では、サブマウント２の高周波グランド２３とＴＩＡチップ２１上のグランドパッド２６とを接続する構成に適用する場合で説明しているが、これに限るものではなく、図９、図１０で説明したバイアス抵抗７とチップキャパシタ３０とを、高周波グランド２３とＴＩＡチップ２１上のバイアスパッド２７とを接続する構成（図８）に適用してもよい。
【００４４】
以上のように、本実施の形態では、バイアス分離回路３を受光素子４から遠ざけても、光受信回路の信号帯域内の周波数特性の変動を抑制することが可能になる。本実施の形態では、光受信回路の信号帯域内の周波数特性の変動を抑制できることから、ＰＤチップ１の外部にバイアス分離回路３のキャパシタ３０として高耐電圧のチップキャパシタを設けることが可能になり、ＡＰＤからなる受光素子４を用いた高感度の光受信回路を実現することが可能になる。また、本実施の形態では、バイアス分離回路３のレイアウトの自由度を高めることができるので、特に受光素子４を複数備えた多チャンネルの光受信回路において、光結合に最も適した位置に受光素子４を配置することができ、電気部品や光部品のレイアウトの自由度を向上させることができるので、光学特性と電気特性を両立させた実装形態が可能になる。
【産業上の利用可能性】
【００４５】
本発明は、光信号を電気信号に変換する光受信モジュールに適用することができる。
【符号の説明】
【００４６】
１…ＰＤチップ、２…サブマウント、３…バイアス分離回路、４…受光素子、５，６…電気線路、７…バイアス抵抗、８…信号出力端子、９，１３…バイアス印加端子、１０，１２…インダクタ、１１…負荷抵抗、１４…固定用部品、１５…ＰＬＣキャリア、１６…ＰＬＣ、１７…光導波路、１８…マイクロレンズアレイ、１９…ベース板、２０…ＴＩＡキャリア、２１…ＴＩＡチップ、２２…ボンディングワイヤ、２３…高周波グランド、２４…スルーホールビア、２５…信号入力パッド、２６…グランドパッド、２７…バイアスパッド、２８…複合部品、３０…チップキャパシタ。
【図１】
0006420222.tif 000002
【図２】
0006420222.tif 000003
【図３】
0006420222.tif 000004
【図４】
0006420222.tif 000005
【図５】
0006420222.tif 000006
【図６】
0006420222.tif 000007
【図７】
0006420222.tif 000008
【図８】
0006420222.tif 000009
【図９】
0006420222.tif 000010
【図１０】
0006420222.tif 000011
【図１１】
0006420222.tif 000012
【図１２】
0006420222.tif 000013
【図１３】
0006420222.tif 000014