(57)【特許請求の範囲】
【請求項１】
回路であって、
一対の出力ノードの間の差動出力電圧を出力するように構成された電圧モードドライバと、
第１の極性の前記差動出力電圧に応じて第１の方向に、及び反対の第２の極性の前記差動出力電圧に応じて反対の第２の方向に前記一対の出力ノードを介して差動電流を流すように構成された電流モードドライバと、前記電流モードドライバは、対応するバイアス電圧に応じて前記差動電流を生成するための複数のトランスコンダクタを含む、
前記複数のトランスコンダクタに対応する複数のハイパスフィルタと、各ハイパスフィルタは、前記差動出力電圧に応じて前記対応するトランスコンダクタについての前記バイアス電圧を生成するように構成される、
を備える回路。
【請求項２】
前記電流モードドライバは、前記差動電流が前記第１の方向に流されるか前記反対の第２の方向に流されるかを制御するために前記差動出力電圧に応じて切り替わるように構成された複数のスイッチを含む、請求項１に記載の回路。
【請求項３】
前記複数のスイッチは、
第１の対の交差結合スイッチと、
第２の対の交差結合スイッチと
を備える、請求項２に記載の回路。
【請求項４】
前記電圧モードドライバは、前記出力ノードのうちの正の出力ノードを駆動するための正のドライバと、前記出力ノードのうちの負の出力ノードを駆動するための負のドライバとを備える、請求項１に記載の回路。
【請求項５】
前記正のドライバは、選択可能なスライスが幾つ選択されるかに依存して、前記正の出力ノードにおいて、較正された出力インピーダンスを供給するために、複数の選択可能なスライスを含む、請求項４に記載の回路。
【請求項６】
前記負のドライバは、選択可能なスライスが幾つ選択されるかに依存して、前記負の出力ノードにおいて、較正された出力インピーダンスを提供するために、複数の選択可能なスライスを含む、請求項４に記載の回路。
【請求項７】
各ハイパスフィルタは、キャパシタ及び抵抗器の直列の組み合わせを備える、請求項１に記載の回路。
【請求項８】
前記第１の対の交差結合スイッチは、前記出力ノードのうちの正の出力ノードに結合されたドレインを有し、前記出力ノードのうちの負の出力ノードに結合されたゲートを有する第１のＰＭＯＳトランジスタと、前記負の出力ノードに結合されたドレイン及び前記正の出力ノードに結合されたゲートを有する第１のＮＭＯＳトランジスタとを備える、請求項３に記載の回路。
【請求項９】
前記第２の対の交差結合スイッチは、前記負の出力ノードに結合されたドレインを有し、前記正の出力ノードに結合されたゲートを有する第２のＰＭＯＳトランジスタと、前記正の出力ノードに結合されたドレイン及び前記負の出力ノードに結合されたゲートを有する第２のＮＭＯＳトランジスタとを備える、請求項８に記載の回路。
【請求項１０】
各トランスコンダクタは、並列に配列されたトランスコンダクタのアレイを備える、請求項１に記載の回路。
【請求項１１】
前記複数のトランスコンダクタアレイに対応する複数のイネーブリングトランジスタアレイを更に備え、各イネーブリングトランジスタは、イネーブリング信号に応じて前記対応するトランスコンダクタが前記差動電流に寄与するかどうかを制御するためのスイッチとして機能する、請求項１０に記載の回路。
【請求項１２】
第１の複数の前記トランスコンダクタは、ＰＭＯＳトランジスタを備え、第２の複数の前記トランスコンダクタは、ＮＭＯＳトランジスタを備える、請求項１に記載の回路。
【請求項１３】
前記電圧モードドライバは、プリエンファシス回路からの複数の入力信号に応じて前記差動出力電圧を出力するように構成される、請求項１に記載の回路。
【発明の詳細な説明】
【関連出願への相互参照】
【０００１】
[0001]本願は、参照によって全体が本明細書に組み込まれる、２０１４年９月４日に出願された米国非仮特許出願第１４／４７７，１４３号の優先権を主張する。
【技術分野】
【０００２】
[0002]本願は、送信機に関し、より具体的には、高周波数信号ピーキングを有する広帯域低電力送信機に関する。
【背景技術】
【０００３】
[0003]現代のマイクロプロセッサは、比較的大きなワードで動作する。例えば、従来は、幾つかのプロセッサが６４ビットのワードを処理する。プロセッサのクロックレートが以前にもまして上昇すると、ワイドビットバス上でのそのような比較的ワイドビットのワードのルーティングは問題となる。高い伝送速度において、ワイドビットバスにおける別個のトレースでの伝播に関する不可避なスキューは、許容不可能なビット誤り率を引き起こし得る。更に、そのようなバスは、大量の電力を要求し、設計するのに費用がかかる。
【０００４】
[0004]高速ワイドビットバスに関連付けられたスキュー及び歪み問題なしにデータワードの高速伝送を可能にするために、シリアライザ−デシリアライザ（ＳＥＲＤＥＳ）システムが開発されている。ＳＥＲＤＥＳ送信機は、データワードを高速シリアルデータストリームに直列化する。対応するＳＥＲＤＥＳ受信機は、高速シリアルデータストリームを受信し、それを並列データワードに逆直列化する。シリアル伝送は通常差動であり、埋め込みクロックを含む。故に、高速ワイドビットデータバスに関連付けられたスキュー及び歪み問題が軽減される。
【０００５】
[0005]ＳＥＲＤＥＳシステムは毎秒１０ギガビット又はより一層高いレートのような超高速データ伝送を可能にするが、送信機と受信機との間の差動シリアルデータチャネルについての伝送特性は、５Ｇｈｚの対応するナイキストチャネル帯域幅にわたって線形ではない。代わりに、チャネルは、データのより高い周波数部分の振幅を低減する周波数依存型の応答を有する。結果として生じる歪みに対抗するために、ＳＥＲＤＥＳ送信機は、チャネル帯域幅にわたって線形ではないが、代わりに、伝送されるデータスペクトルに対してより高い周波数帯域を強調する周波数応答を有する増幅器を含む。しかしながら、この強調は、それが過度の電力量を必要とするため問題になり得る。しかし、送信機の電力消費を低減しようとする従来の試みは、達成可能な帯域幅を制限する。
【０００６】
[0006]従って、当技術分野では、チャネル周波数依存型の損失を補償することができる広帯域且つ低電力の送信機が必要である。
【発明の概要】
【０００７】
[0007]一対の出力ノードの間の差動出力電圧を出力するための電圧モードドライバを含む送信機が提供される。電流モードドライバは、これらの出力ノードを介して差動電流をステアリングすることで、差動出力電圧に応答する。（正又は負の何れかである）第１の極性に周期的に生じる差動出力電圧に応答して、電流モードドライバは、電圧モードドライバ単独で生成され得るものを超えて差動出力電圧を上昇させるために、出力ノードを介して差動電流を第１の方向に流す。同様に、差動出力が反対の第２の極性に振れると、電流モードドライバは、差動出力電圧を再度上昇させるために、出力ノードを介して差動電流を第２の方向に流す。
【０００８】
[0008]電流モードドライバは、差動出力電圧を上昇させるために使用される差動電流を生成するために複数のトランスコンダクタを含む。各トランスコンダクタは、１つ又は複数のハイパスフィルタによって生成されるバイアス電圧に応答する。ハイパスフィルタは、トランスコンダクタのためのバイアス電圧を生成するために、差動出力電圧をフィルタ処理する。各バイアス電圧は、差動出力電圧における低周波数変化中、デフォルトレベルを有する。故に、トランスコンダクタは、差動出力電圧におけるこれらの低周波数変化中、対応するデフォルトレベルで差動電流を流す。差動出力電圧のハイパスフィルタ処理により、バイアス電圧は、差動出力電圧における高周波数変化中、差動電流が増加するように調整される。
【０００９】
[0009]出力ノードを介して差動電流を流すことが電力を消費する点で、結果として生じる送信機はかなり有利である。しかし、チャネル損失を補償するために差動電流が高周波数でのみブーストされるため、電力消費は最小化される。これらの及び他の有利な特徴は、以下の発明の詳細な説明を介してより良く認識され得る。
【図面の簡単な説明】
【００１０】
【図１】[0010]図１は、本開示の実施形態に係る、電圧モードドライバの概略図である。
【図２Ａ】[0011]図２Ａは、図１の電圧モードドライバを含む送信機のブロック図である。
【図２Ｂ】[0012]図２Ｂは、本開示の実施形態に係る、図２Ａの送信機内の電流モードドライバの回路図である。
【図３】[0013]図３は、差動出力電圧の正の振幅中の図２Ｂの電流モードドライバの簡略化された回路図である。
【図４】[0014]図４は、図３の電流モードドライバについての、結果として生じる差動電流の方向を例示する。
【図５】[0015]図５は、差動出力電圧の負の振幅中の図２Ｂの電流モードドライバの簡略化された回路図である。
【図６】[0016]図６は、図２Ｂの電流モードドライバのためのトランスコンダクタトランジスタのアレイとイネーブリングトランジスタ（enabling transistor）の対応するアレイとを例示する。
【図７】[0017]図７は、図２Ａの送信機についての動作方法のためのフローチャートである。
【発明の詳細な説明】
【００１１】
[0018]受信機のような負荷にチャネルを介して結合する真及び補完出力ノード対を駆動する差動電圧モードドライバを含む送信機が提供される。電圧モードドライバによって駆動されるチャネル及び受信機は、出力ノード間の負荷インピーダンスを形成する。電圧モードドライバ自体は、負荷インピーダンスが電圧モードドライバのインピーダンスと組み合わさって分圧器を効率的に形成するように出力インピーダンスを有する。例えば、負荷インピーダンスと電圧モードドライバの出力インピーダンスとが両方とも１００Ωであり、電圧モードドライバのための電源電圧がＶＤＤに等しいと想定する。そのようなケースでは、負荷ンピーダンスの両端の差動電圧は、出力ノードの間の合計の差動電圧振幅が電源電圧ＶＤＤと等しくなるように、ＶＤＤ／２から−ＶＤＤ／２の範囲となるだろう。電圧モードドライバは優れた静的電力消費を有するが、現代のプロセスノードでは電源電圧ＶＤＤが低下し続けるため、出力電圧振幅への制限は問題となる。特に、様々なシグナリングプロトコルは、電源電圧ＶＤＤに対してより低いレベルで電圧モードドライバ単独によっては満たされないであろう特定量の電圧振幅を必要とする。
【００１２】
[0019]追加の出力電圧振幅を供給するために、差動電流−モードドライバはまた、一対の出力ノードの間の差動出力電圧に応じて、それらの出力ノードを駆動する。（正の出力ノードの電圧と負の出力ノードの電圧との差分として定義される）差動出力電圧が正になると、電流モードドライバは、電流を正の出力ノードへと注入し、補完出力ノードから電流を受ける。同様に、差動出力電圧が負になると、電流モードドライバは、電流を負の出力ノードへと注入し、正の出力ノードから電流を受ける。このように、差動出力電圧の振幅は、電流モードドライバによって注入される差動電流によってブーストされる。故に、電源電圧が低減されるときでさえも、電圧モードドライバと電流モードドライバとの組み合わせによって形成される送信機は、所望の出力電圧振幅を満たし得る。
【００１３】
[0020]電流モードドライバは、差動出力電圧のハイパスフィルタ処理によって生成される対応するバイアス電圧に応じて差動電流を生成するための複数のトランスコンダクタを含む。故に、差動出力電圧における高周波数変化は、電流モードドライバによって出力ノードを介して注入される差動電流の増加を引き起こす。これは、差動電流が、差動出力電圧のより低い周波数帯域では増加されず、代わりに、チャネルの高周波数減衰に対抗するために高周波数帯域でのみブーストされるため、結果として生じる送信機が電力を節約する点で、かなり有利である。これらの有利な特徴は、以下の例となる実施形態に関連してより良く認識され得る。
【００１４】
[0021]故に、電流モードドライバによって注入される差動電流は、さもなければ電圧モードドライバ単独から存在することとなるものよりも高い出力ノードの間の差動出力電圧にさせる。電流モードドライバによって出力ノードを介して注入される差動電流が最終的に接地へと放電されることに留意されたい。さもなければ差動電流のこの放電から存在することとなる電力損失を最小化するために、差動電流は、電流モードドライバ内のトランスコンダクタにバイアスを掛けるバイアス電圧を作成するために、差動出力電圧のハイパスフィルタ処理による差動出力電圧における高周波数変化中にのみブーストされる。例えば、電流モードドライバは、出力ノードの間の高周波数差動電圧に応じて、差動電流のこのブーストを供給するために一対の交差結合ハイパスフィルタを含み得る。
【００１５】
[0022]ここで図面をみると、例となる差動電圧モードドライバ１００が図１に示されている。従来のプリエンファシス信号ジェネレータ（図示されない）は、正のプレカーサ（ｐｒｅ：precursor）入力信号１５０、補完プレカーサ（ｐｒｅｂ）入力信号１３５、正のカーソル（ｍａｉｎ）入力信号１４０、補完主要（ｍａｉｎｂ）入力信号１５５、正のポストカーサ（ｐｏｓｔ：postcursor）入力信号１６０及び補完ポストカーサ（ｐｏｓｔｂ）入力信号１４５を生成する。電圧モードドライバ１００は、カーソル入力信号１４０と補完プレカーサ及びポストカーサ信号１３５及び１４５とに応じて真の又は正の出力ノードＴＸＰを駆動する正のドライバ１０５を含む。同様に、電圧モードドライバ１００は、補完カーソル入力信号１５５と真のプレカーサ及びポストカーサ入力信号１５０及び１６０とに応じて補完出力ノードＴＸＮを駆動する補完ドライバ１１０を含む。
【００１６】
[0023]正のドライバ１０５は、スライス１３０と表される複数の選択可能な回路を含む。各スライス１３０は、対応する抵抗器Ｒを介してＴＸＰ出力ノードを駆動する反転出力回路１２５を含む。各スライス１３０はまた、カーソル入力信号１４０と補完プレカーサ信号１３５とから選択するマルチプレクサ１１５を含む。正のドライバ１０５はまた、複数の選択可能なスライス１３１を含む。選択可能なスライス１３０と同様に、各スライス１３１は、反転出力回路１２５を含む。各スライス１３１内のマルチプレクサ１２０は、カーソル入力信号１４０と補完ポストカーサ入力信号１４５とから選択する。アクティブなスライスの反転出力回路１２５内の抵抗器Ｒの抵抗を介して達成されることとなる所望の出力インピーダンスに依存して、アクティブ又は休止状態にする各スライス１３０及び１３１が選択される。スライス１３０及び１３１は全て、ＴＸＰ出力ノードに並列に結合する。故に、アクティブなスライスの数が大きくなるほど、出力インピーダンスは低くなる。このように、電圧モードドライバ１００は、アクティブなスライス１３０及び１３１の数によって決定される較正された出力インピーダンスでＴＸＰ出力ノードを駆動するように構成され得る。マルチプレクサ１１５及び１２０での選択に依存して、出力ノードＴＸＰを駆動するために反転出力回路１２５を介して反転される入力信号１３５、１４０、及び１４５のうちの１つが選択される。正のドライバ１０５内のスライス１３０及び１３１の合計数は、所望の抵抗調整範囲に依存する。例示される実施形態では、５０個のスライス１３０のアレイ及び５０個のスライス１３１のアレイが存在するが、代替的な実施形態ではより大きな数又はより小さい数のそのようなスライスが含まれ得ることが認識されるであろう。電圧モードドライバ１００を製造するために使用されるプロセスコーナに依存して、相応して出力インピーダンスを較正するために、ある数のアクティブなスライス１３０及び１３１が選択され得る。
【００１７】
[0024]補完ドライバ１１０はまた、正のドライバ１０５内のスライス１３０のアレイ及びスライス１３１のアレイに類似する２つのアレイへと配列された複数のスライス１３３を含む。補完ドライバ１１０内のこれらの２つのアレイは、説明を簡潔にするために示されないが、スライス１３０及び１３１が正の出力ノードＴＸＰを駆動する方法に類似して補完出力ノードＴＸＮを駆動する。故に、補完ドライバ１１０内の各スライス１３３は、スライス１３０及び１３１に関連して説明されたように、それ自体のマルチプレクサ及び反転出力回路を含むだろう。スライス１３３の第１のアレイ内の各マルチプレクサは、補完カーソル入力信号１５５と真のプレカーサ入力信号１５０とから選択する。同様に、スライス１３３の残りの第２のアレイ内の各マルチプレクサは、補完カーソル入力信号１５５と真のポストカーサ入力信号１６０とから選択する。真のドライバ１０５及び補完ドライバ１１０内のアクティブなスライスの数は、ドライバ１０５及び１１０内の同数のアクティブなスライスが所望の出力インピーダンスを供給するよう維持されるように調整される。
【００１８】
[0025]より高い周波数においてより一層ブーストされる出力信号帯域幅にわたって追加の出力電圧振幅を供給するために、図２Ａに示されるように、差動電流−モードドライバ２０５を差動電圧モードドライバ１００に結合する送信機２００が提供される。電流モードドライバ２０５は、図２Ｂにより詳細に示される。ＰＭＯＳトランジスタＰ１及びＰ２並びにＮＭＯＳトランジスタＭ１及びＭ２は、出力ノードＴＸＰ及びＴＸＮを介して差動電流ドライブを制御するためにスイッチとして機能する。正の入力ノードＴＸＰ上の電圧は、スイッチトランジスタＰ２及びＭ２のゲートを駆動する。同様に、負の入力ノードＴＸＮ上の電圧は、スイッチトランジスタＰ１及びＭ１のゲートを駆動する。各スイッチは、対応するトランスコンダクタトランジスタに結合する。例えば、トランジスタＰ１によって形成されるスイッチは、ＰＭＯＳトランスコンダクタトランジスタＰ３のドレインに結合する。トランスコンダクタトランジスタＰ３のソースは、電源電圧ＶＤＤを供給する電源ノードにＰ３のソースを結合するスイッチとして機能するイネーブリングＰＭＯＳトランジスタＰ５を介して結合する。同様に、スイッチトランジスタＰ２のソースは、ＰＭＯＳトランスコンダクタトランジスタＰ４のドレインに結合する。トランスコンダクタトランジスタＰ４のソースは、イネーブリングＰＭＯＳトランジスタＰ６を介して電源ノードに結合している。
【００１９】
[0026]スイッチトランジスタＭ２のソースは、ソースがイネーブリングＮＭＯＳトランジスタＭ６を介して接地に結合しているＮＭＯＳトランスコンダクタトランジスタＭ４のドレインに結合する。同様に、スイッチトランジスタＭ１のソースは、ソースがイネーブリングＮＭＯＳトランジスタＭ５を介して接地に結合しているＮＭＯＳトランスコンダクタトランジスタＭ３のドレインに結合する。各トランスコンダクタトランジスタは、対応するハイパスフィルタによってバイアスが掛けられる。例えば、ハイパスフィルタ２１０は、トランスコンダクタトランジスタＰ３のゲートにバイアスを掛ける。同様に、ハイパスフィルタ２１５は、トランスコンダクタトランジスタＭ４のゲートにバイアスを掛ける。最後に、ハイパスフィルタ２２０は、トランスコンダクタトランジスタＭ３のゲートにバイアスを掛け、ハイパスフィルタ２２５は、トランスコンダクタトランジスタＰ４のゲートにバイアスを掛ける。各ハイパスフィルタ２１０、２１５、２２０、及び２２５は、特定のアプリケーションによって決定されるカットオフ周波数を有するように設計される。例えば、１つのアプリケーションは、略５ＧＨｚのカットオフ周波数において、結果として生じる差動出力電圧をブーストする必要があり得る。他のアプリケーションでは、このカットオフ周波数は、必要な信号帯域幅及びチャネル特性に依存して、より高い又はより低いだろう。
【００２０】
[0027]スイッチトランジスタＰ１、Ｐ２、Ｍ１、及びＭ２の補完的な動作により、電流モードドライバ２０５は、正の出力ノードＴＸＰと負の出力ノードＴＸＮとの間の差動出力電圧が十分に正であるか負であるかに依存して、簡略化された形式で示され得る。例えば、図３は、スイッチトランジスタＰ１及びＭ２オンに切り替える及びスイッチトランジスタＰ２及びＭ１をオフに切り替えるために差動電圧が十分に正であるときの電流モードドライバ２０５の簡略化されたバージョンである。故に、差動出力電圧の極性が正にされているとき、図３のスイッチトランジスタＭ１及びＰ２並びにそれらの対応するハイパスフィルタ及びトランスコンダクタトランジスタは差動出力電圧に対して電気的効果を有さないため、これらの構成要素を例示する必要はない。イネーブリングトランジスタＰ５、Ｐ６、Ｍ５及びＭ６は、オンのときコンダクタとして機能するため、これらのトランジスタもまた図３には示されない。再度図２Ｂを参照すると、ハイパスフィルタ２１０は、負の出力ノードＴＸＮとトランスコンダクタトランジスタＰ３のゲートとの間に結合されたキャパシタＣｆ１を含む。ハイパスフィルタ２１０はまた、トランスコンダクタトランジスタＰ３のゲートと、バイアス電圧ｐｂｉａｓに充電されるバイアス電圧ノードとの間に結合する抵抗器Ｒｆ１を含む。トランジスタＰ３は、より総称的には、ハイパスフィルタ２１０からの出力電圧に応答してトランスコンダクトする図３の電流源Ｐ３として示される。正の出力ノードＴＸＰと負の出力ノードＴＸＮとの間の差動電圧における低周波数変化により、ハイパスフィルタ２１０のための出力ノード３００の電圧は、バイアス電圧ｐｂｉａｓに等しい。
【００２１】
[0028]そのような低周波数期間中、電流源Ｐ３は、デフォルトのバイアス電圧ｐｂｉａｓに応じてトランスコンダクトし、スイッチトランジスタＰ１が導通しているとき、電流を正の出力ノードＴＸＰへと流す。しかしながら、差動出力電圧が十分に高い周波数において正の極性に変化すると、ハイパスフィルタ２１０は、負の出力ノードＴＸＮについての結果として生じる高周波数電圧低下をパスし、そのハイパスフィルタの出力ノード３００において対応する電圧変化を引き起こす。差動出力電圧が高周波数においても負に振れるとき、それらの時間、図２ＢのスイッチトランジスタＰ１がオフに切り替えられるため、電流源Ｐ３において実質的な効果がないことに留意されたい。差動出力電圧の高周波数の正の振幅中、出力ノード３００の電圧は、バイアス電圧ｐｂｉａｓよりも下に引き下げられ、電流を正の出力ノードＴＸＰへとより強く供給（source）し、これらの出力ノードを介して高周波数の差動電流ブーストを与える。故に、出力ノード３００の電圧は、そのデフォルトの値が略ｐｂｉａｓであるが、差動出力電圧における高周波数変化中に正及び負の出力ノードＴＸＰ及びＴＸＮを介して注入される対応する差動電流を増加するために強化される（enhanced）（このケースでは低下する）こととなる点で、「ハイフィルタ強化（ＨＦ−強化）ｐｂｉａｓ」と表され得る。
【００２２】
[0029]再度図２Ｂを参照すると、差動出力電圧の高周波数の正の振幅もまた、スイッチトランジスタＭ２をオンに切り替える。対応するトランスコンダクタトランジスタＭ４のゲートは、バイアス電圧ｎｂｉａｓを供給するバイアス電源ノードの間に結合された抵抗器Ｒｆ４を含むハイパスフィルタ２１５によってバイアスが掛けられる。故に、差動出力電圧についての低周波数の正の振幅中、トランスコンダクタトランジスタＭ４のゲートは、バイアス電圧ｎｂｉａｓによってバイアスが掛けられる。キャパシタＣｆ４は、トランスコンダクタトランジスタＭ４のゲートと、正の入力ノードＴＸＰとの間に結合している。このように、ハイパスフィルタ２１５は、差動出力電圧の高周波数の正の振幅中、トランスコンダクタトランジスタＭ４についてのゲート電圧をバイアス電圧ｎｂｉａｓよりも上に上昇させる。次に、結果として、より多くの電流が、負の入力ノードＴＸＮから接地へと吸収される（sink）。故に、トランスコンダクタトランジスタＭ４についてのバイアス電圧は、ｎｂｉａｓのデフォルトの値が、差動出力電圧における高周波数変化中、差動電流注入を増加するために強化される（enhanced）（このケースでは上昇する）点で、「ＨＦ−強化ｎｂｉａｓ」と表され得る。
【００２３】
[0030]再度図３を参照すると、図２ＢのトランスコンダクタトランジスタＭ４が、ハイパスフィルタ２１５によってバイアスが掛けられ得る電流源Ｍ４として示される。結果として生じる差動電流は、図４に示されるように、差動出力電圧が正のとき、正及び負の出力ノードＴＸＰ及びＴＸＮを流れる。電流源Ｐ３からの差動電流Ｉｉｎは、正の出力ノードＴＸＰへと送り出され、受信機によって提示される負荷インピーダンスのような負荷インピーダンスＲＬを介して流される。差動入力電流Ｉｉｎは、負の出力ノードＴＸＮに戻る。次に、電流源Ｍ４は、図３に示されるように、電流Ｉｉｎを接地に放電する。
【００２４】
[0031]電流モードドライバ２０５について差動出力電圧が十分に負に振れる逆の状況が、簡略化された形式で図５に示される。ハイパスフィルタ２２５は、キャパシタＣｆ２及び抵抗器Ｒｆ２を含む。同様に、ハイパスフィルタ２２０は、キャパシタＣｆ３及び抵抗器Ｒｆ３を含む。差動出力電圧についての負の極性は、スイッチトランジスタＰ２及びＭ１をオンに切り替え、スイッチトランジスタＰ１及びＭ２をオフに切り替える。故に、スイッチトランジスタＰ１及びＭ２並びにそれらの対応するトランスコンダクタトランジスタ及びハイパスフィルタは、そのような時間に電気機能を有されず、そのため、これらの構造は例示を明確にするため図５には示されない。同様に、スイッチトランジスタＰ２及びＭ１は、これらの時間、事実上、単なるコンダクタであり、そのため、それらもまた、図５には例示されない。トランスコンダクタトランジスタＰ４及びＭ３が、対応する電流源Ｐ４及びＭ３として一般に図５に示される。差動出力電圧についての負の振幅が十分に低い周波数である場合、電圧源Ｐ４及びＭ３のためのＨＦ−強化バイアス電圧は、それぞれｐｂｉａｓ及びｎｂｉａｓに等しい。次に、結果として生じる差動電流の注入は、ｐｂｉａｓ及びｎバイアス電圧に対応するデフォルトのレベルである。しかしながら、差動出力電圧が、十分に高い周波数で負に振れるとき、電流源Ｐ４及びＭ３についてのＨＦ−強化バイアス電圧は、デフォルトのレベルを超えて差動電流の所望のブーストを引き起こす。故に、結果として生じる差動電流の流れは、図４に関連して前に説明されたものとは反対の方向である。スイッチトランジスタの相補動作を前提として、スイッチトランジスタＰ１及びＭ２は、第１の対の交差結合スイッチを備えるとみなされ得、スイッチトランジスタＰ２及びＭ１は、第２の対の交差結合スイッチを備えるとみなされ得る。
【００２５】
[0032]一実施形態では、ハイパスフィルタ２１０、２１５、２２０及び２２５の一群は、差動出力電圧における高周波数変化に応じて差動出力電圧を上昇させるようにバイアス電圧を調整するための手段を備える。
【００２６】
[0033]より高い周波数における差動電流注入の量及び対応する強化を適応的に調整する能力を提供するために、図２Ｂに関連して説明された各トランスコンダクタトランジスタ及び対応するイネーブリングトランジスタは、トランスコンダクタトランジスタ及び対応するイネーブリングトランジスタのアレイとして実装され得る。各アレイ内のトランスコンダクタトランジスタは、並列に配列される。トランスコンダクタアレイ全体が、イネーブリングトランジスタの対応するアレイをオンに切り替えることを通じてイネーブルにされる場合、電流モードドライバは、最大量の差動電流を注入する。対照的に、より多くのイネーブリングトランジスタがオフに切り替えられると、注入される差動電流は相応して低減される。このように、差動電流の量は、プロセスコーナ、電圧供給レベル、温度及び／又は他の関連した変数に依存して、適応的に調整され得る。
【００２７】
[0034]例えば、図２Ｂに関連して説明されたトランスコンダクタトランジスタＰ３及び対応するイネーブルトランジスタＰ５を考慮する。これらのトランジスタは、図６に示されるように、対応するトランジスタアレイとして実装され得る。この実施形態では、第０のトランスコンダクタトランジスタＰ３０から第（Ｍ−１）のトランスコンダクタトランジスタＰ３Ｍ−１まで合計でＭ個のＰ３トランスコンダクタトランジスタが並列に配列されており、ここで、Ｍは１よりも大きい整数である。各トランスコンダクタトランジスタＰ３のためのゲートは、図２Ｂに関連して説明されたように、ＨＦ−強化ｐｂｉａｓ電圧によって駆動される。対応するイネーブルトランジスタＰ５０〜Ｐ５Ｍ−１は、第０のイネーブルビット（ｅｎ＿ｂ）から第（ｍ−１）のイネーブルビットｅｎ＿ｂＭ−１の範囲のＭビット幅のアクティブローのイネーブルワード（ｅｎ＿ｂ）によって制御される。残りのトランスコンダクタトランジスタＰ４、Ｍ３及びＭ４は、それらのイネーブルトランジスタＰ６、Ｍ５及びＭ６とともに、類似したアレイを使用して実装され得る。しかしながら、Ｍ５及びＭ６のためのＮＭＯＳイネーブルトランジスタアレイは、ＰＭＯＳイネーブルトランジスタアレイを駆動するアクティブローのイネーブルビット（ｅｎ＿ｂ）ではなく、アクティブハイのイネーブルビット（ｅｎ）によって駆動されることとなる。
【００２８】
[0035]送信機２００のための動作方法がここから説明される。図７のフローチャートに例示されるように、方法は、第１の出力ノードの電圧をハイパスフィルタ処理することに応じて第１のバイアス電圧を調整する動作７００から開始する。再度図２Ｂ及び３を参照すると、負の出力ノードＴＸＮの電圧をハイパスフィルタ処理することに応答して、トランスコンダクタトランジスタＰ３のゲートを駆動する「ＨＦ−強化ｐｂｉａｓ」電圧を調整することは、動作７００の例である。方法はまた、第２の出力ノードの電圧をハイパスフィルタ処理することに応じて第２のバイアス電圧を調整する動作を含む。上述したように正の出力ノードＴＸＰの電圧をハイパスフィルタ処理することに応答して、トランスコンダクタトランジスタＭ４のゲートを駆動する「ＨＦ−強化ｎｂｉａｓ」電圧を調整することが動作７０５の例である。最後に、方法は、第１の出力ノードと第２の出力ノードとの間に結合された負荷を介して第１の方向に差動電流を流すために第１のバイアス電圧及び第２のバイアス電圧に従ってトランスコンダクトする動作７１０を含む。動作７１０は、第１の出力ノードと第２の出力ノードとの間の差動出力電圧が第１の極性を有することに応じて行われる。図４に示されるように負荷を介して差動電流を流すためにトランスコンダクタトランジスタＰ３及びＭ２がトランスコンダクトすることができるように、差動出力電圧が正に振れることに応答してスイッチトランジスタＰ１及びＭ２をオンに切り替えることが動作７１０の例である。
【００２９】
[0036]当業者であれば、多数の修正が、開示された実施形態になされ得ることは認識するだろう。例えば、開示されたハイパスフィルタは全て、一次フィルタ（single order filter）として示されるが、代替的な実施形態では、高次フィルタとして構築され得る。同様に、静電放電損害に対して送信機実施形態を増強するために、静電放電保護技術分野において知られているように様々な静電放電保護回路が使用され得る。従って、多くの修正、置換、及び変化が、その精神及びその範囲から逸脱することなく本開示のデバイスのマテリアル、装置、構成及び使用方法において、及びそれらに対してなされ得る。この点を踏まえて、本開示の範囲は、本明細書で例示及び説明される特定の実施形態が単に幾つかの例であるため、それらの範囲に限定されるべきではなく、むしろ、下に添付されている特許請求の範囲の及びそれらの機能的な等価物の範囲と十分に釣り合うべきである。
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
回路であって、
一対の出力ノードの間の差動出力電圧を出力するように構成された電圧モードドライバと、
第１の極性の前記差動出力電圧に応じて第１の方向に、及び反対の第２の極性の前記差動出力電圧に応じて反対の第２の方向に前記一対の出力ノードを介して差動電流を流すように構成された電流モードドライバと、前記電流モードドライバは、対応するバイアス電圧に応じて前記差動電流を生成するための複数のトランスコンダクタを含む、
前記複数のトランスコンダクタに対応する複数のハイパスフィルタと、各ハイパスフィルタは、前記差動出力電圧に応じて前記対応するトランスコンダクタについての前記バイアス電圧を生成するように構成される、
を備える回路。
［Ｃ２］
前記電流モードドライバは、前記差動電流が前記第１の方向に流されるか前記反対の第２の方向に流されるかを制御するために前記差動出力電圧に応じて切り替わるように構成された複数のスイッチを含む、Ｃ１に記載の回路。
［Ｃ３］
前記複数のスイッチは、
第１の対の交差結合スイッチと、
第２の対の交差結合スイッチと
を備える、Ｃ２に記載の回路。
［Ｃ４］
前記電圧モードドライバは、前記出力ノードのうちの正の出力ノードを駆動するための正のドライバと、前記出力ノードのうちの負の出力ノードを駆動するための負のドライバとを備える、Ｃ１に記載の回路。
［Ｃ５］
前記正のドライバは、選択可能なスライスが幾つ選択されるかに依存して、前記正の出力ノードにおいて、較正された出力インピーダンスを供給するために、複数の選択可能なスライスを含む、Ｃ４に記載の回路。
［Ｃ６］
前記負のドライバは、選択可能なスライスが幾つ選択されるかに依存して、前記負の出力ノードにおいて、較正された出力インピーダンスを提供するために、複数の選択可能なスライスを含む、Ｃ４に記載の回路。
［Ｃ７］
各ハイパスフィルタは、キャパシタ及び抵抗器の直列の組み合わせを備える、Ｃ１に記載の回路。
［Ｃ８］
前記第１の対の交差結合スイッチは、前記出力ノードのうちの正の出力ノードに結合されたドレインを有し、前記出力ノードのうちの負の出力ノードに結合されたゲートを有する第１のＰＭＯＳトランジスタと、前記負の出力ノードに結合されたドレイン及び前記正の出力ノードに結合されたゲートを有する第１のＮＭＯＳトランジスタとを備える、Ｃ３に記載の回路。
［Ｃ９］
前記第２の対の交差結合スイッチは、前記負の出力ノードに結合されたドレインを有し、前記正の出力ノードに結合されたゲートを有する第２のＰＭＯＳトランジスタと、前記正の出力ノードに結合されたドレイン及び前記負の出力ノードに結合されたゲートを有する第２のＮＭＯＳトランジスタとを備える、Ｃ８に記載の回路。
［Ｃ１０］
各トランスコンダクタは、並列に配列されたトランスコンダクタのアレイを備える、Ｃ１に記載の回路。
［Ｃ１１］
前記複数のトランスコンダクタアレイに対応する複数のイネーブリングトランジスタアレイを更に備え、各イネーブリングトランジスタは、イネーブリング信号に応じて前記対応するトランスコンダクタが前記差動電流に寄与するかどうかを制御するためのスイッチとして機能する、Ｃ１０に記載の回路。
［Ｃ１２］
第１の複数の前記トランスコンダクタは、ＰＭＯＳトランジスタを備え、第２の複数の前記トランスコンダクタは、ＮＭＯＳトランジスタを備える、Ｃ１に記載の回路。
［Ｃ１３］
前記電圧モードドライバは、プリエンファシス回路からの複数の入力信号に応じて前記差動出力電圧を駆動するように構成される、Ｃ１に記載の回路。
［Ｃ１４］
方法であって、
第１の出力ノードの電圧をハイパスフィルタ処理することに応じて第１のバイアス電圧を調整することと、
第２の出力ノードの電圧をハイパスフィルタ処理することに応じて第２のバイアス電圧を調整することと、
前記第１の出力ノード及び前記第２の出力ノードの間の差動出力電圧が、第１の極性を有することに応じて、前記第１の出力ノードと前記第２の出力ノードとの間に結合された負荷を介して第１の方向に差動電流を流すために、前記第１のバイアス電圧に及び前記第２のバイアス電圧に従ってトランスコンダクトすることと
を備える方法。
［Ｃ１５］
前記差動出力電圧が、前記第１の極性とは反対である第２の極性を有することに応じて、前記負荷を介して第２の方向に前記差動電流を流すために、前記第１のバイアス電圧及び前記第２のバイアス電圧に従ってトランスコンダクトすることを更に備え、ここで、前記第２の方向は、前記第１の方向の逆である、Ｃ１４に記載の方法。
［Ｃ１６］
前記差動出力電圧が前記第１の極性を有することに応じて、第１の対のスイッチをオフにすることと、第２の対のスイッチをオンに切り替えることとを更に備える、Ｃ１５に記載の方法。
［Ｃ１７］
前記差動出力電圧が前記第２の極性を有することに応じて、前記第１の対のスイッチをオンに切り替えることと、前記第２の対のスイッチをオフにすることとを更に備える、Ｃ１６に記載の方法。
［Ｃ１８］
方法であって、
電圧モードドライバにおいて、複数のプリエンファシス入力信号に応じて、一対の出力ノードの間の差動出力電圧を駆動することと、
電流モードドライバにおいて、前記差動出力電圧の結果として生じるブーストが、前記差動出力電圧における低周波数変化中にはデフォルトのレベルを有し、前記差動出力電圧における高周波数変化中には前記デフォルトのレベルよりも高い上昇レベルを有するように、前記差動出力電圧をブーストすることと
を備える方法。
［Ｃ１９］
前記差動出力電圧をブーストすることは、前記低周波数変化中にはデフォルトの差動電流量において、前記高周波数変化中には前記デフォルトの差動電流量よりも大きな増加差動電流量において、前記出力ノードを介して差動電流を駆動することを備える、Ｃ１８に記載の方法。
［Ｃ２０］
前記差動出力電圧をブーストすることは、前記差動出力電圧のハイパスフィルタ処理に応じて複数のトランスコンダクタにバイアスを掛けることを備える、Ｃ１８に記載の方法。
［Ｃ２１］
回路であって、
一対の出力ノードの間の差動出力電圧を駆動するように構成された電圧モードドライバと、
前記一対の出力ノードを介して差動電流を流すように構成された電流モードドライバと、ここにおいて、前記電流モードドライバは、対応するバイアス電圧に応じて前記差動電流を生成するための複数のトランスコンダクタを含む、
前記差動出力電圧における高周波数変化に応じて、前記差動出力電圧を上昇させるように前記バイアス電圧を調整するための手段と
を備える回路。
［Ｃ２２］
前記電流モードドライバは、前記差動電流が第１の方向に流されるか反対の第２の方向に流されるかを制御するために前記差動出力電圧に応じて切り替わるように構成される複数のスイッチを含む、Ｃ２１に記載の回路。
［Ｃ２３］
前記複数のスイッチは、
第１の対の交差結合スイッチと、
第２の対の交差結合スイッチと
を備える、Ｃ２２に記載の回路。
［Ｃ２４］
前記電圧モードドライバは、前記出力ノードのうちの正の出力ノードを駆動するための正のドライバと、前記出力ノードのうちの負の出力ノードを駆動するための負のドライバとを備える、Ｃ２１に記載の回路。
［Ｃ２５］
前記正のドライバは、前記正の出力ノードにおいて、較正された出力インピーダンスを供給するために、複数の選択可能なスライスを含む、Ｃ２４に記載の回路。
［Ｃ２６］
前記負のドライバは、前記負の出力ノードにおいて、較正された出力インピーダンスを供給するために、複数の選択可能なスライスを含む、Ｃ２４に記載の回路。
［Ｃ２７］
前記手段は、複数のハイパスフィルタを備える、Ｃ２１に記載の回路。
［Ｃ２８］
前記第１の対の交差結合スイッチは、前記出力ノードのうちの正の出力ノードに結合されたドレインを有し、前記出力ノードのうちの負の出力ノードに結合されたゲートを有する第１のＰＭＯＳトランジスタと、前記負の出力ノードに結合されたドレイン及び前記正の出力ノードに結合されたゲートを有する第１のＮＭＯＳトランジスタとを備える、Ｃ２３に記載の回路。
［Ｃ２９］
前記第２の対の交差結合スイッチは、前記負の出力ノードに結合されたドレインを有し、前記正の出力ノードに結合されたゲートを有する第２のＰＭＯＳトランジスタと、前記正の出力ノードに結合されたドレイン及び前記負の出力ノードに結合されたゲートを有する第２のＮＭＯＳトランジスタとを備える、Ｃ２８に記載の回路。
［Ｃ３０］
各トランスコンダクタは、並列に配列されたトランスコンダクタのアレイを備える、Ｃ２１に記載の回路。
【図１】
0006312928.tif 000002
【図２Ａ】
0006312928.tif 000003
【図２Ｂ】
0006312928.tif 000004
【図３】
0006312928.tif 000005
【図４】
0006312928.tif 000006
【図５】
0006312928.tif 000007
【図６】
0006312928.tif 000008
【図７】
0006312928.tif 000009