(57)【特許請求の範囲】
【請求項１】
第１画素と、前記第１画素と同じ行に位置し、前記第１画素に隣接する第２画素とを備える撮像装置であって、
前記第１画素および前記第２画素のそれぞれは、入射光を光電変換する光電変換部と、半導体基板に設けられ前記光電変換部の信号電荷を検出する電荷検出用トランジスタと、前記光電変換部の信号電圧を初期化するリセットトランジスタと、を備え、
前記光電変換部は、画素電極と、前記画素電極の上に配置された光電変換層と、を有し、
前記画素電極は、前記電荷検出用トランジスタの上層に設けられ、
前記リセットトランジスタは、前記電荷検出用トランジスタと前記画素電極との間に設けられ、
前記リセットトランジスタのゲート電極の少なくとも一部は、平面視したときに、前記画素電極の外側に位置しており、
前記第１画素の前記リセットトランジスタのゲート電極は、前記第２画素の前記リセットトランジスタのゲート電極と離間している、
撮像装置。
【請求項２】
前記リセットトランジスタの半導体層は、前記半導体基板を構成する半導体に比べてバンドギャップが大きい半導体を主体とする、
請求項１に記載の撮像装置。
【請求項３】
前記電荷検出用トランジスタは、前記画素電極および前記リセットトランジスタのソースまたはドレインと接続されている、
請求項１または２に記載の撮像装置。
【請求項４】
前記第１画素の前記リセットトランジスタのゲート電極の少なくとも一部は、平面視したときに、前記第１画素の前記画素電極と前記第２画素の前記画素電極との間の中間位置よりも、前記第２画素の前記画素電極に近い位置に配置されている、
請求項１〜３のいずれか１項に記載の撮像装置。
【請求項５】
前記第１画素の前記リセットトランジスタのゲート電極の少なくとも一部は、平面視したときに、前記第２画素の画素電極と重複している、
請求項１〜３のいずれか１項に記載の撮像装置。
【請求項６】
前記画素電極と連続する位置に、遮光性を有する遮光膜を有し、前記リセットトランジスタのゲート電極の少なくとも一部は、平面視したときに、前記遮光膜と重複している、
請求項１〜４のいずれか１項に記載の撮像装置。
【請求項７】
前記光電変換部は、前記半導体基板の上に多層配線構造を介して設けられ、
前記リセットトランジスタの半導体層は、前記多層配線構造に含まれる下層配線層と上層配線層とのうち、前記上層配線層に設けられている、
請求項１〜６のいずれか１項に記載の撮像装置。
【請求項８】
前記上層配線層は、前記多層配線構造の最上層である、
請求項７に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置（イメージセンサ）は、二次元に配列された複数の受光部（画素）を備える。受光部に入射した光は電荷に光電変換され、当該電荷が電荷蓄積部（フローティングディフュージョン：ＦＤ）に蓄積され、蓄積された電荷に対応する信号が読み出される。
【０００３】
このような、固体撮像装置では、リーク電流を低減するために、酸化物半導体で構成されるトランジスタを用いる技術が知られている（例えば、特許文献１及び特許文献２を参照）。
【０００４】
また、光電変換素子として、有機光電変換層を用いる技術が知られている（例えば、特許文献３を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１１９９５０号公報
【特許文献２】特開２０１１−２１１６９９号公報
【特許文献３】特開２０１２−１５１７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
光電変換素子として、有機光電変換層を用いた撮像装置では、リーク電流の低減に加えて広いダイナミックレンジ特性を得ることが望まれている。
【０００７】
そこで、本開示は、リーク電流の低減と広ダイナミックレンジとを両立できる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本開示の一態様に係る撮像装置は、入射光を光電変換する光電変換部と、半導体基板に設けられ前記光電変換部の信号電荷を検出する電荷検出用トランジスタと、前記光電変換部の信号電圧を初期化するリセットトランジスタと、を含む単位画素セルを備え、前記光電変換部は、画素電極と、前記画素電極の上に配置された光電変換層と、を有し、前記画素電極は、前記電荷検出用トランジスタの上層に設けられ、前記リセットトランジスタは、前記電荷検出用トランジスタと前記画素電極との間に設けられ、前記リセットトランジスタのゲート電極の少なくとも一部は、平面視したときに、前記画素電極の外側に位置している。
【発明の効果】
【０００９】
本開示は、リーク電流の低減と広ダイナミックレンジとを両立する撮像装置を提供できる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る撮像装置のブロック図である。
【図２】実施の形態１に係る画素の回路図である。
【図３Ａ】実施の形態１に係る画素の構成を示す断面図である。
【図３Ｂ】実施の形態１に係る画素の構成を示す平面図である。
【図４Ａ】実施の形態２に係る画素の構成を示す断面図である。
【図４Ｂ】実施の形態２に係る画素の構成を示す平面図である。
【図５Ａ】実施の形態３に係る画素の構成を示す断面図である。
【図５Ｂ】実施の形態３に係る画素の構成を示す平面図である。
【図６Ａ】実施の形態４に係る画素の構成を示す断面図である。
【図６Ｂ】実施の形態４に係る画素の構成を示す平面図である。
【図７Ａ】実施の形態５に係る画素の構成を示す断面図である。
【図７Ｂ】実施の形態５に係る画素の構成を示す平面図である。
【図８】実施の形態６に係る画素の構成を示す断面図である。
【図９Ａ】実施の形態７に係る画素の構成を示す断面図である。
【図９Ｂ】実施の形態７に係る画素の構成を示す平面図である。
【図１０】リセットトランジスタのゲート電極と画素電極との間の寄生容量がＦＤ電位に与える影響を示す図である。
【発明を実施するための形態】
【００１１】
（本開示の基礎となった知見）
本開示にかかる撮像装置の実施の形態を説明する前に、本開示の基礎となった知見について説明する。なお、以下では撮像装置の一例として光電変換素子として、有機光電変換層を用いる固体撮像装置について説明する。
【００１２】
信号電荷の電位をリセットするためのリセットトランジスタを構成する材料としてＩｎＧａＺｎＯ層（ＩＧＺＯ層）を用いた固体撮像装置が考えられる。この構成においては、ＩＧＺＯ層を用いた薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を半導体基板（シリコン基板）に形成されたトランジスタと同一平面上に形成しようとすると、どうしても横方向の面積が大きくなる。そこで、小面積化を図るためには、リセットトランジスタを、半導体基板に形成されたトランジスタと同一平面上ではなく、半導体基板の上方に配置すれば良い。しかし、光電変換部を受光面側に配置するタイプの固体撮像装置にあっては、リセットトランジスタのゲート電極と光電変換部の画素電極との間の距離が近くなるため、リセットトランジスタのゲート電極と画素電極とのカップリングによる寄生容量が増加することとなる。これにより、図１０に示すように、リセットトランジスタをオン状態からオフ状態に切り替えたときの電荷蓄積部１１２の電位変動が大きくなる。
【００１３】
図１０は、リセットトランジスタのゲート電極と画素電極との間の寄生容量が電荷蓄積部の電位（ＦＤ電位）に与える影響を示す図である。図１０の（ａ）は、寄生容量が大きい場合、図１０の（ｂ）は、寄生容量が小さい場合を示している。
【００１４】
リセットトランジスタは、電荷蓄積部に蓄積された電荷を、一旦所定の電荷量にまで排出する（リセットする）ためのトランジスタである。リセットトランジスタは、オン状態となることにより電荷蓄積部に蓄積された電荷を排出し、オフ状態になることにより電荷の排出を停止する。リセットトランジスタのオン状態、オフ状態の切り替えは、リセットトランジスタのゲートに印加される電圧により切り替えられる。
【００１５】
ここで、リセットトランジスタがオン状態からオフ状態となる場合のＦＤ電位について説明する。リセットトランジスタがオン状態からオフ状態に変化させるために、そのゲート電位を変化させると、容量カップリングにより、ＦＤ電位も変動する。
【００１６】
このとき、リセットトランジスタのゲート電極と画素電極との間の寄生容量が大きいと、図１０の（ａ）に示すように、ＦＤ電位の変動量も大きく、ＦＤ電位の変動量に比例して変動量のばらつきも大きくなる。従って、寄生容量が大きいと、そのばらつきを見越してリセット電圧Ｖｒｅｓｅｔを高めに設定する必要が生じ、その結果、ＦＤ電位のダイナミックレンジが小さくなる。したがって、リセットトランジスタのゲート電極と画素電極との間の寄生容量を低減する技術が求められている。
【００１７】
そこで、本開示の一態様に係る固体撮像装置は、入射光を光電変換する光電変換部と、半導体基板に設けられ前記光電変換部の信号電荷を検出する電荷検出用トランジスタと、前記光電変換部の信号電圧を初期化するリセットトランジスタと、を含む単位画素セルを備え、前記光電変換部は、画素電極と、前記画素電極の上に配置された光電変換層と、を有し、前記画素電極は、前記電荷検出用トランジスタの上層に設けられ、前記リセットトランジスタは、前記電荷検出用トランジスタと前記画素電極との間に設けられ、前記リセットトランジスタのゲート電極の少なくとも一部は、平面視したときに、前記画素電極の外側に位置している。
【００１８】
この構成によれば、酸化物半導体層を用いたトランジスタの低リーク特性を活かして電荷蓄積部のリーク電流を低減できる。また、リセットトランジスタのゲート電極の少なくとも一部が、平面視したときに、リセットトランジスタに電気的に接続された画素電極の外側に配置されているので、画素電極とリセットトランジスタのゲート電極との間の寄生容量を低減することができる。これにより、リセットトランジスタをオン状態からオフ状態に変化させたときに発生するＦＤ電位の変動のばらつきが小さくなって、図１０の（ｂ）に示す通り、電荷蓄積部のダイナミックレンジを広くとるように設計することができる。したがって、リーク電流の低減と広ダイナミックレンジの両立を図ることができる。
【００１９】
また、リーク電流を低減するために画素電極とゲート電極との間の絶縁層の厚さを厚くする必要はないので、画素電極とゲート電極との間の絶縁層を薄くすることができる。したがって、固体撮像装置の小型化を図ることができる。
【００２０】
また、前記リセットトランジスタの半導体層は、前記半導体基板を構成する半導体に比べてバンドギャップが大きい半導体を主体としてもよい。
【００２１】
この構成によれば、リセットトランジスタが半導体基板を構成する半導体に比較してバンドギャップが大きい半導体を主体とすることで、電荷蓄積部からの少数キャリアによるリーク電流を抑制できる。なお、バンドギャップという用語は厳密には結晶に対して定義されるが、本明細書ではアモルファス半導体についても実効的なバンドギャップとして光学的に観測されるエネルギーギャップをバンドギャップと呼ぶ。
【００２２】
また、前記電荷検出用トランジスタは、前記画素電極および前記リセットトランジスタのソースまたはドレインと接続されていてもよい。
【００２３】
また、前記トランジスタのゲート電極の少なくとも一部は、平面視したときに、前記画素電極と隣の画素電極との間の中間位置よりも、前記隣の画素電極に近い位置に配置されていてもよい。
【００２４】
この構成によれば、画素電極とリセットトランジスタの電荷輸送領域とで形成される寄生容量を低減することができる。よって、リセットトランジスタのオフリーク電流の増加を抑制することができる。
【００２５】
また、前記トランジスタのゲート電極の少なくとも一部は、平面視したときに、前記画素電極の隣の画素電極と重複していてもよい。
【００２６】
この構成によれば、リセットトランジスタのドレイン電極とソース電極との間の距離、すなわち、リセットトランジスタのゲート長を長くすることにより、リセットトランジスタのオフリーク電流を抑制することができる。したがって、固体撮像装置において、高ダイナミックレンジで撮像を行うことができる。
【００２７】
また、前記固体撮像装置は、前記画素電極と連続する位置に、遮光性を有する遮光膜を有し、前記トランジスタのゲート電極の少なくとも一部は、平面視したときに、前記遮光膜と重複していてもよい。
【００２８】
この構成によれば、光がリセットトランジスタに入射することを抑制できる。
【００２９】
また、前記光電変換部は、前記半導体基板の上に多層配線構造を介して設けられ、前記リセットトランジスタの半導体層は、前記多層配線構造に含まれる下層配線層と上層配線層とのうち、前記上層配線層に設けられていてもよい。
【００３０】
この構成によれば、回路面積又は速度に悪影響を与えることなく、酸化物半導体及び光電変換膜へのプロセスダメージを最小化し、酸化物半導体の特性シフトを抑制できる。このように、トータル回路性能を向上させることが可能となる。
【００３１】
また、前記上層配線層は、前記多層配線構造の最上層であってもよい。
【００３２】
この構成によれば、プロセスダメージをさらに抑制できる。
【００３３】
なお、本開示は、このような撮像装置の機能の一部又は全てを含む半導体集積回路（ＬＳＩ）として実現したり、このような撮像装置を備えるカメラとして実現したりできる。
【００３４】
以下、実施の形態について、図面を参照しながら具体的に説明する。
【００３５】
なお、以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００３６】
（実施の形態１）
本実施の形態に係る固体撮像装置では、電荷蓄積部が半導体基板と電気的に絶縁されている。これにより、電荷蓄積部のリーク電流が低減される。
【００３７】
まず、本実施の形態に係る固体撮像装置の全体構成を説明する。図１は、本実施の形態に係る固体撮像装置の構成を示すブロック図である。
【００３８】
図１に示す固体撮像装置１００は、行列状に配置された複数の画素（単位画素セル）１０１と、垂直走査部１０２と、列毎に設けられている複数のカラム信号処理部１０３と、水平読み出し部１０４と、行毎に設けられている複数のリセット制御線１０５と、行毎に設けられている複数のアドレス制御線１０６と、列毎に設けられている複数の垂直信号線１０７と、水平出力端子１０８とを備える。なお、複数の画素１０１は、本開示における単位画素セルに相当する。
【００３９】
複数の画素１０１の各々は、入射光に応じた信号を、対応する列に設けられている垂直信号線１０７に出力する。
【００４０】
垂直走査部１０２は、複数のリセット制御線１０５を介して複数の画素１０１をリセットする。また、垂直走査部１０２は、複数のアドレス制御線１０６を介して、複数の画素１０１を行単位で順次選択する。
【００４１】
複数のカラム信号処理部１０３の各々は、対応する列に設けられている垂直信号線１０７に出力された信号に信号処理を行い、当該信号処理により得られた信号を水平読み出し部１０４へ出力する。例えば、カラム信号処理部１０３は、相関二重サンプリングに代表される雑音抑圧信号処理及び、アナログ／デジタル変換処理等を行う。
【００４２】
水平読み出し部１０４は、複数のカラム信号処理部１０３で信号処理された後の複数の信号を順次水平出力端子１０８に出力する。
【００４３】
以下、画素１０１の構成を説明する。図２は、画素１０１の構成を示す回路図である。
【００４４】
図２に示すように、画素１０１は、光電変換部１１１と、電荷蓄積部１１２と、リセットトランジスタ１１３と、増幅トランジスタ１１４（ソースフォロアトランジスタ）と、選択トランジスタ１１５とを備える。なお、増幅トランジスタ１１４は、本開示における電荷検出用トランジスタの一例である。リセットトランジスタ１１３は、本開示におけるリセットトランジスタの一例である。
【００４５】
光電変換部１１１は、入射光を光電変換することにより信号電荷を生成する。光電変換部１１１の一端には電圧Ｖｔｏｐが印加されている。
【００４６】
リセットトランジスタ１１３は、信号電荷の電位をリセットするために用いられる。リセットトランジスタ１１３のゲートはリセット制御線１０５に接続されており、ソースは増幅トランジスタ１１４のゲートおよび光電変換部１１１の下部電極に接続されている。リセットトランジスタ１１３のドレインには、リセット電圧Ｖｒｅｓｅｔが印加される。なお、リセットトランジスタ１１３のソースと、増幅トランジスタ１１４のゲートと、光電変換部１１１の下部電極とを接続するノードは、後に詳述するように、光電変換部１１１で生成された信号電荷を蓄積する電荷蓄積部１１２として機能する。
【００４７】
なお、ドレイン及びソースの定義は、一般的に回路動作に依存するものであり、素子構造からは特定できない場合が多い。本実施の形態では、便宜的にソース及びドレインの一方をソースと呼び、ソース及びドレインの他方をドレインと呼ぶが、本実施の形態におけるドレインをソース、ソースをドレインと置き換えてもよい。
【００４８】
また、本実施の形態では、リセットトランジスタ１１３は、酸化物半導体（例えば、ＩｎＧａＺｎＯ）で構成される。
【００４９】
増幅トランジスタ１１４は、上述した電荷蓄積部１１２の電圧を増幅することで、当該電圧に応じた信号を垂直信号線１０７へ出力する。増幅トランジスタ１１４のドレインには、電源電圧Ｖｄｄまたは接地電圧Ｖｓｓが印加される。
【００５０】
選択トランジスタ１１５は、増幅トランジスタ１１４と直列に接続されており、増幅トランジスタ１１４が増幅した信号を垂直信号線１０７に出力するか否かを切り替える。選択トランジスタ１１５のゲートはアドレス制御線１０６に接続されており、ドレインは増幅トランジスタ１１４のソースに接続されており、ソースは垂直信号線１０７に接続されている。
【００５１】
また、例えば、電圧Ｖｔｏｐ、リセット電圧Ｖｒｅｓｅｔ及び電源電圧Ｖｄｄは、全画素１０１で共通に用いられる電圧である。
【００５２】
次に、画素１０１の断面構造を説明する。図３Ａは、画素１０１の断面図、図３Ｂは、画素１０１の平面図である。なお、図３Ｂの平面図では、理解を容易にするために、酸化物半導体層１３２、ゲート電極１３３、画素電極１３５に図３Ａにおけるものと同一のハッチングを付している。
【００５３】
図３Ａに示すように、固体撮像装置１００は、半導体基板１２１と、拡散層１２２と、ゲート電極１２３と、素子分離領域１２４と、絶縁層１２５Ａ〜１２５Ｄと、配線層１２６Ａ及び１２６Ｂと、コンタクト１２７Ａ〜１２７Ｄ（コンタクトホール）とを備える。
【００５４】
半導体基板１２１は、例えば、シリコン基板である。半導体基板１２１には、増幅トランジスタ１１４及び選択トランジスタ１１５が形成されている。
【００５５】
増幅トランジスタ１１４及び選択トランジスタ１１５の各々は、ソース及びドレインである２つの拡散層１２２と、ゲート電極１２３とを備える。
【００５６】
拡散層１２２は、半導体基板１２１に形成されている。ゲート電極１２３は、半導体基板１２１上にゲート絶縁膜を介して形成されている。
【００５７】
素子分離領域１２４は、半導体基板１２１に形成されており、隣接する画素１０１のトランジスタを分離する。
【００５８】
絶縁層１２５Ａは、半導体基板１２１上に、増幅トランジスタ１１４及び選択トランジスタ１１５を覆うように形成されている。
【００５９】
配線層１２６Ａは、絶縁層１２５Ａ上に形成されている。コンタクト１２７Ａは、絶縁層１２５Ａ内に形成されており、拡散層１２２及びゲート電極１２３と、配線層１２６Ａとを電気的に接続する。絶縁層１２５Ｂは、絶縁層１２５Ａ上に、配線層１２６Ａを覆うように形成されている。
【００６０】
配線層１２６Ｂは絶縁層１２５Ｂ上に形成されている。コンタクト１２７Ｂは、絶縁層１２５Ｂ内に形成されており、配線層１２６Ａと配線層１２６Ｂとを電気的に接続する。絶縁層１２５Ｃは、絶縁層１２５Ｂ上に、配線層１２６Ｂを覆うように形成されている。
【００６１】
絶縁層１２５Ｃ上には、リセットトランジスタ１１３が形成されている。本実施の形態では、リセットトランジスタ１１３は、酸化物半導体で構成され、半導体基板１２１の上方に形成されている。このリセットトランジスタ１１３は、ソース及びドレインである２つの電極１３１と、酸化物半導体層１３２と、ゲート電極１３３とを備える。
【００６２】
２つの電極１３１は、絶縁層１２５Ｃ上に形成されている。コンタクト１２７Ｃは、絶縁層１２５Ｃ内に形成されており、配線層１２６Ｂと電極１３１とを電気的に接続する。
【００６３】
酸化物半導体層１３２は、絶縁層１２５Ｃ及び２つの電極１３１上に形成されている。酸化物半導体層１３２は、例えば、ＩｎＧａＺｎＯで構成される。また、２つの電極１３１のうちの一方は、増幅トランジスタ１１４のゲート電極１２３、および、後に説明する画素電極１３５に接続されている。
【００６４】
ゲート電極１３３は、酸化物半導体層１３２上にゲート絶縁膜を介して形成されている。また、ゲート電極１３３は、平面視した場合に２つの電極１３１の間に配置されている。なお、酸化物半導体層１３２において、平面視した場合に、リセットトランジスタ１１３のソースおよびドレインである２つの電極１３１の間の領域を電荷輸送領域１３４という。
【００６５】
絶縁層１２５Ｄは、絶縁層１２５Ｃ上に、リセットトランジスタ１１３を覆うように形成されている。
【００６６】
絶縁層１２５Ｄ上には、光電変換部１１１が形成されている。本実施の形態では、光電変換部１１１は、半導体基板１２１内には形成されておらず、半導体基板１２１の上方に形成されている。この光電変換部１１１は、下部電極である画素電極１３５と、光電変換層１３６と、上部電極である透明電極１３７とを含む。
【００６７】
画素電極１３５は、絶縁層１２５Ｄ上に形成されている。つまり、画素電極１３５は、増幅トランジスタ１１４の上層に設けられている。この画素電極１３５は、例えば、遮光性を有する金属で構成されている。例えば、画素電極１３５は、Ｔｉ、ＴｉＮ、Ｔａ又はＭｏで構成される。
【００６８】
光電変換層１３６は、画素電極１３５上に形成されており、入射光を光電変換する。例えば、この光電変換層１３６は有機材料を含む。なお、光電変換層１３６は、有機材料で構成される層と無機材料で構成される層とを含んでもよい。また、光電変換層１３６は無機材料で構成される層のみで構成されてもよい。例えば、光電変換層１３６はアモルファスシリコン等で構成されてもよい。
【００６９】
透明電極１３７は、光電変換層１３６上に形成されており、透光性を有する。例えば、透明電極１３７は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）で構成される。
【００７０】
電荷蓄積部１１２は、光電変換部１１１に接続されており、光電変換部１１１で生成された信号電荷を蓄積する。本実施の形態では、電荷蓄積部１１２は、専用の容量素子ではなく、配線容量等の寄生容量で構成される。具体的には、電荷蓄積部１１２は、画素電極１３５、リセットトランジスタ１１３のソース（電極１３１）、及び増幅トランジスタ１１４のゲート電極１２３、並びに、これらの間の配線（配線層及びコンタクト）の寄生容量のみで構成される。
【００７１】
ここで、画素電極１３５は、画素１０１ごとに電気的に分離されているが、光電変換層１３６及び透明電極１３７は、複数の画素１０１を跨いで形成されている。画素電極１３５は、リセットトランジスタ１１３のゲート電極１３３の一部を覆うように配置されている。つまり、ゲート電極１３３は、平面視したときに、リセットトランジスタ１１３が電気的に接続された画素電極１３５の隣の画素電極１３５の方へはみ出すように配置されている。
【００７２】
電荷輸送領域１３４は、図３Ｂに示すように、平面視したときに画素電極１３５と重複する領域１３４Ｂと、画素電極１３５と重複しない領域１３４Ａとを有する。
【００７３】
画素電極１３５と電荷輸送領域１３４との重複部分である領域１３４Ｂの面積は、画素電極１３５と重複しない領域１３４Ａが存在するため、電荷輸送領域１３４の面積よりも小さくなっている。
【００７４】
コンタクト１２７Ｄは、絶縁層１２５Ｄ内に形成されており、リセットトランジスタ１１３と画素電極１３５とを電気的に接続する。
【００７５】
なお、ここでは、２層の配線層が設けられている例を示したが、１層の配線層又は３層以上の配線層が設けられていてもよい。また、ここでは、酸化物半導体トランジスタ（リセットトランジスタ１１３）と光電変換部１１１との間に配線層が設けられていないが、この間に配線層が設けられていてもよい。
【００７６】
以上のように、本実施の形態に係る固体撮像装置１００は、半導体基板１２１の上方に形成された光電変換部１１１を備える。また、図２の回路図に示すように、光電変換部１１１と電荷蓄積部１１２との間に転送トランジスタを備えない構成である。このような構成では、一般的に、光電変換部１１１と電荷蓄積部１１２との間に転送トランジスタが設けられた構成に比べて、電荷蓄積部１１２に長い時間電荷が保持される。よって、電荷蓄積部１１２のリーク電流が特性に与える影響は大きい。一方、本実施の形態では、リセットトランジスタ１１３として、酸化物半導体で構成される酸化物半導体トランジスタを用いる。これにより、リセットトランジスタ１１３として半導体基板１２１に形成されたシリコントランジスタを用いる場合に比べて、リーク電流を抑制することができる。このように、本実施の形態に係る固体撮像装置１００は、電荷蓄積部１１２のリーク電流の影響が顕著になる場合において、そのリーク電流を抑制することができる。
【００７７】
さらに、本実施の形態に係る固体撮像装置１００では、電荷蓄積部１１２は、半導体基板１２１に形成された拡散層と電気的に接続されていない。言い換えると、電荷蓄積部１１２は、半導体基板１２１と電気的に絶縁されている。
【００７８】
ここで、上記のようにリーク電流を十分に低減できる構成では、電荷蓄積部１１２が半導体基板１２１（拡散層１２２）に接続されていると、電荷蓄積部１１２のリーク電流においてｐｎ接合のリーク電流が支配的となってしまう。一方、本実施の形態では、電荷蓄積部１１２は、半導体基板１２１（拡散層１２２）と電気的に接続されていないので、リーク電流の影響をさらに抑制することができる。
【００７９】
さらに、画素電極１３５と電荷輸送領域１３４との重複部分の面積は、画素電極１３５と重複しない領域１３４Ａが存在するため、電荷輸送領域１３４の面積よりも小さくなっている。これにより、光電変換部１１１の画素電極１３５とリセットトランジスタ１１３の電荷輸送領域１３４とで形成される寄生容量は低減される。
【００８０】
このように、画素１０１において、画素電極１３５とリセットトランジスタ１１３の電荷輸送領域１３４とで形成される寄生容量を低減することができるので、固体撮像装置のダイナミックレンジを実質的に広くすることができる。
【００８１】
なお、酸化物半導体のようにバンドギャップが大きい半導体は、熱処理及び水素などの不純物拡散の影響を受け特性がシフトしやすい。また、光電変換膜も高温の熱処理により光電変換特性が悪化する。一方、周辺回路に用いられ、ｍＡオーダーの電流を流すことが求められる配線には、その電流耐性を確保する為に一定の熱処理が必要となる。従って、酸化物半導体で構成されるリセットトランジスタ１１３は、周辺回路に用いられる多層配線層の下層部ではなく、上層部に配置することが望ましい。これにより、回路面積や速度に悪影響を与えることなく、酸化物半導体や光電変換膜へのプロセスダメージを最小化し、酸化物半導体の特性シフトを抑制できる。このように、トータル回路性能を向上させることが可能となる。
【００８２】
リセットトランジスタが半導体基板を構成する半導体に比較してバンドギャップが大きい半導体を主体とすることで、電荷蓄積部からの少数キャリアによるリーク電流を抑制できる。なお、バンドギャップという用語は厳密には結晶に対して定義されるが、本明細書ではアモルファス半導体についても実効的なバンドギャップとして光学的に観測されるエネルギーギャップをバンドギャップと呼ぶ。
【００８３】
また、この構成によれば、利得を確保する為に駆動能力が必要で、かつ許容できる特性ばらつきが小さい電荷検出用トランジスタが、半導体基板に配置される。また、回路動作上、特性ばらつきが比較的許容できるリセットトランジスタが、電荷検出用トランジスタの上層、かつ画素電極の下層に設けられる。これにより、小面積化を維持しつつ全体としての回路動作特性を確保できる。
【００８４】
また、上記説明では、リセットトランジスタ１１３が酸化物半導体で構成させる例を述べたが、リセットトランジスタ１１３の半導体層は、酸化物半導体を主体とすればよい。すなわち、通常、酸化物半導体として公知のものであれば使用可能であって、トランジスタ特性に悪影響を及ぼさない限り、微量の不純物または製造時に混入する微量成分を含んでいても良い。
【００８５】
また、リセットトランジスタ１１３の半導体層に用いられる酸化物半導体は、ＩｎＧａＺｎＯに限らず、ＩｎＺｎＯ、ＩｎＳｎＺｎＯ、ＺｎＳｎＯ、ＩｎＷＯ又はＺｎＯであってもよい。または、当該酸化物半導体は、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎ、Ｗ、Ａｌ、Ｓｉ、Ｇｅ、Ｔｉ、Ｔａ及びＭｇのうち少なくとも１種の元素を含む酸化物材料であってもよい。また、当該酸化物半導体は、上記の酸化物材料に窒素を添加した酸窒化物材料、例えばＺｎＯＮ又はＩｎＧａＺｎＯＮ等の酸窒化物材料であってもよい。
【００８６】
さらに、リセットトランジスタ１１３は、酸化物半導体以外で構成されてもよい。この場合、リセットトランジスタ１１３の半導体層は、半導体基板１２１を構成する半導体に比べてバンドギャップが大きい半導体を主体とすればよい。例えば、リセットトランジスタ１１３の半導体層は、ＩＩ−ＶＩ族化合物半導体を主体としてもよい。ここで、ＩＩ−ＶＩ族化合物半導体とは、ＣｄＳ、ＣｄＳｅ、ＣｄＴｅ又はＺｎＴｅ等である。なお、この場合でも、トランジスタ特性に悪影響を及ぼさない限り、微量の不純物または製造時に混入する微量成分を含んでいても良い。
【００８７】
また、上述したように、光電変換部１１１は、半導体基板１２１の上に多層配線構造を介して設けられる。また、リセットトランジスタ１１３の半導体層は、多層配線構造に含まれる下層配線層と上層配線層とのうち、上層配線層に設けられている。ここで、下層配線層とは、上層配線層より下層の配線層である。例えば、リセットトランジスタ１１３の半導体層は、多層配線構造の最上層に設けられる。リセットトランジスタを多層配線構造の最上層に配置することで、プロセスダメージをさらに抑制できる。
【００８８】
また、上述したように、画素電極１３５は遮光材料により形成される。ここで、酸化物半導体層のようなバンドギャップが大きい半導体を主体とするトランジスタは、光が照射されると特性シフトが発生しやすい。これに対して、能動層を画素電極で少しでも覆って遮光することで、特性シフトを抑制できる。このように、リセットトランジスタの特性の安定化を実現できる。
【００８９】
（実施の形態２）
本実施の形態では、上記実施の形態１の変形例について説明する。なお、以下では、実施の形態１との相違点を主に説明し、重複する説明は省略する。
【００９０】
図４Ａは、本実施の形態に係る画素２０１の構成を示す断面図、図４Ｂは、画素２０１の平面図である。なお、図４Ｂの平面図では、理解を容易にするために、酸化物半導体層２３２、ゲート電極２３３、画素電極１３５に図４Ａにおけるものと同一のハッチングを付している。
【００９１】
図４Ａおよび図４Ｂに示す画素２０１が実施の形態１に示した画素１０１と異なる点は、画素２０１のリセットトランジスタ２１３のゲート電極２３３の少なくとも一部が、平面視したときに、リセットトランジスタ２１３に電気的に接続された画素電極１３５と隣の画素電極１３５との間の中間位置よりも、隣の画素電極１３５に近い位置に配置されている点である。
【００９２】
つまり、図４Ａに示すように、リセットトランジスタ２１３のゲート電極２３３は、リセットトランジスタ２１３が電気的に接続された画素電極１３５よりも外側に拡大して配置されているだけでなく、リセットトランジスタ２１３が配置された画素２０１に隣接する画素２０１の画素領域にも拡大して配置されている。したがって、リセットトランジスタ２１３の電荷輸送領域２３４は、図４Ｂに示すように、平面視したときに画素電極１３５と重複する領域２３４Ｂと、画素電極１３５と重複しない領域２３４Ａとを有する。
【００９３】
ここで、画素電極１３５と重複しない領域２３４Ａの電荷輸送領域２３４に占める割合は、実施の形態１の領域１３４Ａの電荷輸送領域１３４に占める割合と比較して大きい。つまり、画素電極１３５と電荷輸送領域２３４との重複部分の面積は小さい。これにより、光電変換部１１１の画素電極１３５とリセットトランジスタ２１３の電荷輸送領域２３４とで形成される寄生容量を低減することができる。
【００９４】
このように、画素２０１において、画素電極１３５とリセットトランジスタ２１３の電荷輸送領域２３４とで形成される寄生容量を低減することで、固体撮像装置のダイナミックレンジを実質的に広くすることができる。
【００９５】
（実施の形態３）
本実施の形態では、上記実施の形態１の変形例について説明する。
【００９６】
なお、本実施の形態に係る画素３０１の回路構成は、図２に示す実施の形態１の回路構成と同様である。
【００９７】
図５Ａは、本実施の形態に係る画素３０１の構造を示す断面図、図５Ｂは、画素３０１の平面図である。なお、図５Ｂの平面図では、理解を容易にするために、酸化物半導体層３３２、ゲート電極３３３、画素電極１３５に図５Ａにおけるものと同一のハッチングを付している。
【００９８】
図５Ａおよび図５Ｂに示す画素３０１が実施の形態１に示した画素１０１と異なる点は、画素３０１のリセットトランジスタ３１３のゲート電極３３３の少なくとも一部が、平面視したときに、リセットトランジスタ３１３に電気的に接続された画素電極１３５の隣の画素電極１３５と重複している点である。
【００９９】
つまり、図５Ａに示すように、リセットトランジスタ３１３のゲート電極３３３は、リセットトランジスタ３１３が電気的に接続された画素電極１３５よりも外側に拡大して配置されているだけでなく、リセットトランジスタ３１３が配置された画素３０１の隣の画素３０１の画素電極１３５で覆われる位置にまで拡大して配置されている。したがって、リセットトランジスタ３１３の電荷輸送領域３３４は、図５Ｂに示すように、平面視したときに画素電極１３５と重複する領域３３４Ｂと、当該画素３０１の画素電極１３５と重複しない領域３３４Ａとを有する。
【０１００】
ここで、画素電極１３５と重複しない領域３３４Ａの電荷輸送領域３３４に占める割合は、実施の形態１の領域１３４Ａの電荷輸送領域１３４に占める割合と比較して大きい。つまり、画素電極１３５と電荷輸送領域３３４との重複部分の面積は小さい。これにより、光電変換部１１１の画素電極１３５とリセットトランジスタ３１３の電荷輸送領域３３４とで形成される寄生容量を低減することができる。
【０１０１】
このように、画素３０１において、画素電極１３５とリセットトランジスタ３１３の電荷輸送領域３３４とで形成される寄生容量を低減することで、固体撮像装置のダイナミックレンジを実質的に広くすることができる。
【０１０２】
また、図５Ａおよび図５Ｂに示すように、リセットトランジスタ３１３のドレイン電極とソース電極との間の距離、すなわち、リセットトランジスタ３１３のゲート長を長くすることにより、リセットトランジスタ３１３のオフリーク電流を抑制することができる。したがって、固体撮像装置において、高ダイナミックレンジで撮像を行うことができる。
【０１０３】
（実施の形態４）
本実施の形態では、上記実施の形態１の変形例について説明する。
【０１０４】
なお、本実施の形態に係る画素４０１の回路構成は、図２に示す実施の形態１の回路構成と同様である。
【０１０５】
図６Ａは、本実施の形態に係る画素４０１の構造を示す断面図、図６Ｂは、画素４０１の平面図である。なお、図６Ｂの平面図では、理解を容易にするために、酸化物半導体層４３２、ゲート電極４３３、画素電極４３５に図６Ａにおけるものと同一のハッチングを付している。
【０１０６】
図６Ａおよび図６Ｂに示す画素４０１が実施の形態１に示した画素１０１と異なる点は、画素４０１のリセットトランジスタ４１３の電荷輸送領域４３４が、リセットトランジスタ４１３に電気的に接続された画素電極４３５にほとんど覆われていない点である。
【０１０７】
つまり、図６Ａに示すように、リセットトランジスタ４１３のゲート電極４３３は、光電変換部４１１を構成する画素電極４３５の外側に配置されている。なお、電荷蓄積部４１２は、光電変換部４１１に接続されており、光電変換部４１１で生成された信号電荷を蓄積する。
【０１０８】
この構成によると、リセットトランジスタ４１３の電荷輸送領域４３４は、図６Ｂに示すように、平面視したときに、画素電極４３５と重複する電荷輸送領域４３４Ｂと、当該画素４０１の画素電極４３５と重複しない電荷輸送領域４３４Ａとを有する。そして、画素電極４３５と電荷輸送領域４３４との重複部分４３４Ｂの面積がほとんどない。これにより、光電変換部４１１の画素電極４３５とリセットトランジスタ４１３の電荷輸送領域４３４とで形成される寄生容量を、より低減することができる。
【０１０９】
このように、画素４０１において、画素電極４３５とリセットトランジスタ４１３の電荷輸送領域４３４とで形成される寄生容量を低減することで、固体撮像装置のダイナミックレンジを実質的に広くすることができる。
【０１１０】
（実施の形態５）
本実施の形態では、上記実施の形態４の変形例について説明する。
【０１１１】
なお、本実施の形態に係る画素５０１の回路構成は、図２に示す実施の形態１の回路構成と同様である。
【０１１２】
図７Ａは、本実施の形態に係る画素５０１の構造を示す断面図、図７Ｂは、画素５０１の平面図である。なお、図７Ｂの平面図では、理解を容易にするために、酸化物半導体層４３２、画素電極４３５、遮光膜５３５に図７Ａにおけるものと同一のハッチングを付している。
【０１１３】
図７Ａおよび図７Ｂに示す画素５０１が実施の形態４に示した画素４０１と異なる点は、画素５０１の画素電極４３５と連続する位置に、遮光性を有する遮光膜５３５が設けられている点である。
【０１１４】
図７Ａに示すように、遮光膜５３５は、リセットトランジスタ４１３のゲート電極４３３の上方に形成されており、平面視した場合にゲート電極４３３の少なくとも一部を覆っている。例えば、遮光膜５３５は、電荷輸送領域４３４の全てを覆っている。
【０１１５】
すなわち、リセットトランジスタ４１３の電荷輸送領域４３４は、図７Ｂに示すように、平面視したときに、画素電極４３５と重複する電荷輸送領域４３４Ｂと、当該画素４０１の画素電極４３５と重複しない電荷輸送領域４３４Ａとを有する。そして、電荷輸送領域４３４Ａは遮光膜５３５により覆われている。これにより、入射光が遮光膜５３５により遮蔽されるので、入射光がリセットトランジスタ４１３の電荷輸送領域４３４に入射することを抑制できる。よって、入射光の影響によりリセットトランジスタ４１３の閾値電圧が変動することを抑制できる。これにより、画素間の動作ばらつき、及び経時変化を抑制できるので、信頼性を向上できる。
【０１１６】
なお、遮光膜５３５は、平面視した場合にゲート電極４３３の全てを覆うように形成されていてもよい。言い換えると、遮光膜５３５は、電荷輸送領域４３４の一部のみを覆うように形成されていてもよい。この場合でも、リセットトランジスタ４１３に対する入射光の影響を低減できる。
【０１１７】
また、遮光膜５３５は、平面視した場合に、電荷輸送領域４３４と、リセットトランジスタ４１３のソースおよびドレインである２つの電極１３１の全てを覆うように形成されていてもよい。この構成により、リセットトランジスタ４１３に対する入射光の影響をより低減できる。
【０１１８】
（実施の形態６）
本実施の形態では、上記実施の形態４の変形例について説明する。なお、以下では、実施の形態４との相違点を主に説明し、重複する説明は省略する。
【０１１９】
図８は、本実施の形態に係る画素６０１の構成を示す断面図である。図８に示す画素６０１が実施の形態４に示した画素４０１と異なる点は、画素６０１の絶縁層１２５Ｃと１２５Ｄとの間に、シリコン窒化膜６２５Ａおよび６２５Ｂが形成されている点である。なお、絶縁層１２５Ａ〜１２５Ｄは、例えば、シリコン酸化物で構成されている。
【０１２０】
つまり、図６Ａに示した画素４０１における絶縁層１２５Ｃは、本実施の形態にかかる画素６０１では、図８に示すように、絶縁層１２５Ｃと絶縁層１２５Ｃの上に配置されたシリコン窒化膜６２５Ａとで構成されている。絶縁層１２５Ｃには、配線層１２６Ｂが形成されている。シリコン窒化膜６２５Ａには、コンタクト１２７Ｃが形成されている。
【０１２１】
また、図６Ａに示した画素４０１における絶縁層１２５Ｄは、本実施の形態にかかる画素６０１では、図８に示すように、シリコン窒化膜６２５Ｂとシリコン窒化膜６２５Ｂの上に配置された絶縁層１２５Ｄとで構成されている。
【０１２２】
シリコン窒化膜６２５Ａには、リセットトランジスタ４１３が形成されている。絶縁層１２５Ｄには、リセットトランジスタ４１３のソース電極に接続されるコンタクトが形成されている。さらに、絶縁層１２５Ｄの上には、光電変換部１１１を構成する画素電極４３５が形成されている。
【０１２３】
これにより、リセットトランジスタ４１３がシリコン窒化膜６２５Ａおよび６２５Ｂにより包まれる構成となっている。
【０１２４】
なお、リセットトランジスタ４１３は、酸化物半導体（ＩＧＺＯ）層４３２を有している。
【０１２５】
このように、絶縁層１２５Ｃと１２５Ｄとの間にシリコン窒化膜６２５Ａおよび６２５Ｂが配置されることにより、絶縁層１２５Ｂと１２５Ｃから酸化物半導体（ＩＧＺＯ）層４３２への水素などの不純物の拡散が抑制される。したがって、リセットトランジスタ４１３の閾値電圧の変動を抑制することができる。よって、固体撮像装置の動作の信頼性を向上することができる。
【０１２６】
なお、絶縁層１２５Ａ〜１２５Ｄの材料はシリコン酸化物に限定されず、一部の層がシリコン窒化物で構成されてもよい。
【０１２７】
また、ここでは、実施の形態４の構成に対して、シリコン窒化膜６２５Ａおよび６２５Ｂを設ける構成を説明したが、実施の形態１〜７のいずれの構成に対しても同様の構成を適用してもよい。
【０１２８】
（実施の形態７）
本実施の形態では、上記実施の形態１の変形例について説明する。なお、以下では、実施の形態１との相違点を主に説明し、重複する説明は省略する。
【０１２９】
図９Ａは、本実施の形態に係る画素７０１の構成を示す断面図である。図９Ｂは、画素７０１の平面図である。なお、図９Ｂの平面図では、理解を容易にするために、酸化物半導体層７３２、ダミー画素電極７３５に図９Ａにおけるものと同一のハッチングを付している。
【０１３０】
本実施の形態に係る画素７０１が実施の形態１にかかる画素１０１と異なる点は、画素７０１が光電変換部７１１の画素電極４３５と同じ材料で同じ層に形成されたダミー画素電極７３５を備え、リセットトランジスタ７１３のゲート電極７３３の全てがダミー画素電極７３５に覆われている点である。
【０１３１】
詳細には、図９Ａおよび図９Ｂに示すように、画素７０１のリセットトランジスタ７１３のゲート電極７３３の一部または全ては、画素電極４３５に覆われていない。
【０１３２】
また、図９Ａに示すように、ダミー画素電極７３５は、画素電極と同じ材料で同じ層に形成されている。ダミー画素電極７３５は、図９Ｂに示すように、平面視したときに画素電極４３５の周囲を囲むように形成されている。したがって、リセットトランジスタ７１３のゲート電極７３３の全ては、ダミー画素電極７３５に覆われている。
【０１３３】
ダミー画素電極７３５には、所定の電圧が印加される。なお、ダミー画素電極７３５は、所定の電圧が印加されることに限らず、例えば電圧が印加されなかったり、フローティング状態であってもよい。
【０１３４】
リセットトランジスタ７１３の電荷輸送領域７３４は、図９Ｂに示すように、平面視したときに、画素電極４３５と重複する電荷輸送領域７３４Ｂと、当該画素４０１の画素電極４３５と重複しない電荷輸送領域７３４Ａとを有する。そして、電荷輸送領域７３４Ａの一部はダミー画素電極７３５により覆われている。これにより、画素７０１に入射した入射光はダミー画素電極７３５により遮蔽されるので、入射光がリセットトランジスタ７１３の電荷輸送領域７３４に入射することを抑制することができる。よって、入射光の影響によりリセットトランジスタ７１３の閾値電圧が変動することを抑制することができる。これにより、画素間の動作ばらつき、及び経時変化を抑制することができるので、撮像装置の信頼性を向上できる。
【０１３５】
なお、ダミー画素電極７３５は、平面視した場合にゲート電極７３３の一部のみを覆うように形成されていてもよい。言い換えると、ダミー画素電極７３５は、電荷輸送領域７３４の一部のみを覆うように形成されていてもよい。この場合でも、リセットトランジスタ７１３に対する入射光の影響を低減できる。
【０１３６】
以上、本開示の実施の形態に係る固体撮像装置について説明したが、本開示は、この実施の形態に限定されるものではない。
【０１３７】
例えば、上記実施の形態に係る固体撮像装置は典型的には集積回路であるＬＳＩとして実現される。なお、固体撮像装置に含まれる処理部の一部のみが１チップ化されてもよい。
【０１３８】
また、上記断面図及び平面図は、上記実施の形態に係る構成を模式的に示すものである。例えば、上記断面図及び平面図において、各構成要素の角部及び辺を直線的に記載しているが、角部及び辺が丸みをおびたものも本開示に含まれる。
【０１３９】
また、上記回路図に示す回路構成は、一例であり、本開示は上記回路構成に限定されない。つまり、上記回路構成と同様に、本開示の特徴的な機能を実現できる回路も本開示に含まれる。
【０１４０】
例えば、図３Ａおよび図３Ｂに示す画素１０１は、図２に示す画素１０１の構成に加え、さらに、クランプトランジスタを備えていてもよい。この場合、クランプトランジスタのゲート及びドレインは、電荷蓄積部に接続されており、ソースにはクランプ電圧が印加される。また、クランプトランジスタは、リセットトランジスタと同様に、酸化物半導体で構成される。このように、クランプトランジスタを設けることにより、増幅トランジスタに過剰な電圧が印加されることを抑制できるので、増幅トランジスタの破壊を抑制できる。
【０１４１】
また、上記回路構成と同様の機能を実現できる範囲で、ある素子に対して、直列又は並列に、スイッチング素子（トランジスタ）、抵抗素子、又は容量素子等の素子を接続したものも本開示に含まれる。言い換えると、上記実施の形態における「接続される」とは、２つの端子（ノード）が直接接続される場合に限定されるものではなく、同様の機能が実現できる範囲において、当該２つの端子（ノード）が、素子を介して接続される場合も含む。
【０１４２】
また、上記で用いた数字は、全て本開示を具体的に説明するために例示するものであり、本開示は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本開示を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、トランジスタ等のｎ型及びｐ型等は、本開示を具体的に説明するために例示するものであり、これらを反転させることで、同等の結果を得ることも可能である。また、上記で示した各構成要素の材料は、全て本開示を具体的に説明するために例示するものであり、本開示は例示された材料に制限されない。
【０１４３】
また、ブロック図における機能ブロックの分割は一例であり、複数の機能ブロックを一つの機能ブロックとして実現したり、一つの機能ブロックを複数に分割したり、一部の機能を他の機能ブロックに移してもよい。また、類似する機能を有する複数の機能ブロックの機能を、単一のハードウェア又はソフトウェアが、並列又は時分割に処理してもよい。
【０１４４】
以上、一つまたは複数の態様に係る固体撮像装置について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、一つまたは複数の態様の範囲内に含まれてもよい。
【産業上の利用可能性】
【０１４５】
本開示は、固体撮像装置に適用できる。また、本開示は、固体撮像装置を備える、デジタルスチルカメラ及びデジタルビデオカメラ等の撮像装置に適用できる。
【符号の説明】
【０１４６】
１００  固体撮像装置（撮像装置）
１０１、２０１、３０１、４０１、５０１、６０１、７０１  画素（単位画素セル）
１０２  垂直走査部
１０３  カラム信号処理部
１０４  水平読み出し部
１０５  リセット制御線
１０６  アドレス制御線
１０７  垂直信号線
１０８  水平出力端子
１１１、４１１、７１１  光電変換部
１１２、４１２  電荷蓄積部
１１３、２１３、３１３、４１３、７１３  リセットトランジスタ（トランジスタ）
１１４  増幅トランジスタ（電荷検出用トランジスタ）
１１５  選択トランジスタ
１２１  半導体基板
１２２  拡散層
１２３  ゲート電極
１２４  素子分離領域
１２５Ａ、１２５Ｂ、１２５Ｃ、１２５Ｄ  絶縁層
１２６Ａ、１２６Ｂ  配線層
１２７Ａ、１２７Ｂ、１２７Ｃ、１２７Ｄ  コンタクト
１３１  電極
１３２、７３２  酸化物半導体層
１３３、２３３、３３３、４３３、７３３  ゲート電極
１３４、２３４、３３４、４３４、７３４  電荷輸送領域
１３５  画素電極
１３６  光電変換層
１３７  透明電極
７３５  ダミー画素電極
【図１】
0006260908.tif 000002
【図２】
0006260908.tif 000003
【図３Ａ】
0006260908.tif 000004
【図３Ｂ】
0006260908.tif 000005
【図４Ａ】
0006260908.tif 000006
【図４Ｂ】
0006260908.tif 000007
【図５Ａ】
0006260908.tif 000008
【図５Ｂ】
0006260908.tif 000009
【図６Ａ】
0006260908.tif 000010
【図６Ｂ】
0006260908.tif 000011
【図７Ａ】
0006260908.tif 000012
【図７Ｂ】
0006260908.tif 000013
【図８】
0006260908.tif 000014
【図９Ａ】
0006260908.tif 000015
【図９Ｂ】
0006260908.tif 000016
【図１０】
0006260908.tif 000017