(57)【特許請求の範囲】
【請求項１】
ｐ型不純物の濃度をＮＡ、ｎ型不純物の濃度をＮＤとする場合に、表面にＮＡ−ＮＤ＜５×１０１５ｃｍ−３でＮＡ＜５×１０１５ｃｍ−３であるｎ型の第１の領域を有し、表面が、｛０００−１｝面に対し０度以上１０度以下傾斜した面、又は法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面であるＳｉＣ層と、
ゲート電極と、
前記ＳｉＣ層と前記ゲート電極との間に設けられるゲート絶縁膜と、
前記ＳｉＣ層と前記ゲート絶縁膜との間に設けられ、窒素の濃度が１×１０２２ｃｍ−３より高い第２の領域と、
を備え、
前記ＳｉＣ層が、前記第１の領域の前記ゲート絶縁膜と反対側に、ｐ型の不純物濃度が１×１０１６ｃｍ−３以上のベース領域を有する半導体装置。
【請求項２】
前記第１の領域のアルミニウムの濃度が５×１０１５ｃｍ−３未満である請求項１記載の半導体装置。
【請求項３】
前記ゲート絶縁膜から、前記第２の領域の窒素の濃度が１×１０１９ｃｍ−３以下となる位置までの距離が１０ｎｍ以下である請求項１又は請求項２記載の半導体装置。
【請求項４】
前記ＳｉＣ層が、前記第１の領域の前記ゲート絶縁膜と反対側に、前記ベース領域を挟んで設けられるｎ型のソース領域及びｎ型のドリフト領域と、を更に備える請求項１乃至請求項３いずれか一項記載の半導体装置。
【請求項５】
前記第１の領域の幅は２０ｎｍ以下である請求項１乃至請求項４いずれか一項記載の半導体装置。
【請求項６】
前記ゲート絶縁膜は、シリコン酸化膜又はシリコン酸窒化膜である請求項１乃至請求項５いずれか一項記載の半導体装置。
【請求項７】
前記法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面は、｛１−１００｝面に対し０度以上１０度以下傾斜した面、又は｛１１−２０｝面に対し０度以上１０度以下傾斜した面である請求項１乃至請求項６いずれか一項記載の半導体装置。
【請求項８】
前記第１の領域は、窒素を含有する請求項１乃至請求項７いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
【０００３】
ＳｉＣを用いてＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を製造する場合、Ｃ面をチャネルとすると、Ｓｉ面をチャネルとする場合に比較して高い移動度が実現できる。しかし、Ｃ面をチャネルとすると、Ｓｉ面をチャネルとする場合に比較してゲート絶縁膜のリーク電流が大きくなるという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１０４８５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、ゲート絶縁膜のリーク電流の小さい半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
実施形態の半導体装置は、ｐ型不純物の濃度をＮＡ、ｎ型不純物の濃度をＮＤとする場合に、表面にＮＡ−ＮＤ＜５×１０１５ｃｍ−３でＮＡ＜５×１０１５ｃｍ−３であるｎ型の第１の領域を有し、表面が、｛０００−１｝面に対し０度以上１０度以下傾斜した面、又は法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面であるＳｉＣ層と、ゲート電極と、前記ＳｉＣ層と前記ゲート電極との間に設けられるゲート絶縁膜と、前記ＳｉＣ層と前記ゲート絶縁膜との間に設けられ、窒素の濃度が１×１０２２ｃｍ−３より高い第２の領域と、を備え、前記ＳｉＣ層が、前記第１の領域の前記ゲート絶縁膜と反対側に、ｐ型の不純物濃度が１×１０１６ｃｍ−３以上のベース領域を有する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体装置を示す模式断面図。
【図２】第１の実施形態のＳｉＣ半導体の結晶構造を示す図。
【図３】第１の実施形態の半導体装置の元素プロファイルを示す図。
【図４】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図５】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図６】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図７】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図８】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図９】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図１０】第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。
【図１１】第１の実施形態の作用及び効果の説明図。
【図１２】第１の実施形態の作用及び効果の説明図。
【図１３】第１の実施形態の作用及び効果の説明図。
【図１４】第３の実施形態の半導体装置を示す模式断面図。
【図１５】第４の実施形態の半導体装置を示す模式断面図。
【図１６】第５の実施形態の半導体装置を示す模式断面図。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
【０００９】
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
【００１０】
（第１の実施形態）
本実施形態の半導体装置は、アクセプタの濃度をＮＡ、ドナーの濃度をＮＤとする場合に、表面にＮＡ−ＮＤ＜５×１０１５ｃｍ−３の第１の領域を有し、表面が、｛０００−１｝面に対し０度以上１０度以下傾斜した面、又は法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面であるＳｉＣ層と、ゲート電極と、ＳｉＣ層とゲート電極との間に設けられるゲート絶縁膜と、ＳｉＣ層とゲート絶縁膜との間に設けられ、窒素の濃度が１×１０２２ｃｍ−３より高い第２の領域と、を備える。
【００１１】
図１は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭIＳＦＥＴ１００は、ベース領域とソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ  Ｉｍｐｌａｎｔａｔｉｏｎ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ（ＤＩＭＯＳＦＥＴ）である。ＭＩＳＦＥＴ１００は、電子をキャリアとするｎ型のＭＩＳＦＥＴである。
【００１２】
ＭＩＳＦＥＴ１００は、ｎ型のＳｉＣ基板１０、ＳｉＣ層１１を備えている。ＳｉＣ層１１は、ｎ-型のドリフト層１４、ｐ型のべース領域１６、ｎ＋型のソース領域１８、ｐ＋型のベースコンタクト領域２０、表面領域（第１の領域）３８を含む。また、ＭＩＳＦＥＴ１００は、界面領域（第２の領域）４０、ゲート絶縁膜２８、ゲート電極３０、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を備えている。
【００１３】
ｎ型のＳｉＣ基板１０は、第１と第２の面を有する。図１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
【００１４】
ＳｉＣ基板１０は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
【００１５】
図２は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ−ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面（Ｓｉ面）と称し｛０００１｝面と表記する。シリコン面にはＳｉ（シリコン）が配列している。
【００１６】
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００−１）面である。（０００−１）面と等価な面を、カーボン面（Ｃ面）と称し｛０００−１｝面と表記する。カーボン面にはＣ（炭素）が配列している
【００１７】
一方、六角柱の側面（柱面）が、（１−１００）面と等価な面であるＭ面、すなわち｛１−１００｝面である。また、隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるＡ面、すなわち｛１１−２０｝面である。Ｍ面およびＡ面には、Ｓｉ（シリコン）およびＣ（炭素）の双方が配列している。
【００１８】
以下、ＳｉＣ基板１０の第１の面がカーボン面に対し０度以上１０度以下傾斜した面、第２の面がシリコン面に対し０度以上１０度以下傾斜した面である場合を例に説明する。カーボン面に対し０度以上１０度以下傾斜した面、および、シリコン面に対し０度以上１０度以下傾斜した面は、それぞれ、特性上、カーボン面、シリコン面とほぼ同等とみなすことができる。
【００１９】
ＳｉＣ基板１０の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１０上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト層１４の膜厚は、例えば、５μｍ以上１００μｍ以下である。
【００２０】
ドリフト層１４には、例えば、ｐ型不純物の不純物濃度１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下のｐ型のベース領域１６が形成されている。ベース領域１６の深さは、例えば０．６μｍ程度である。
【００２１】
ベース領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ベース領域１６の深さよりも浅く、例えば０．３μｍ程度である。ｎ＋型のソース領域１８及びｎ型のドリフト領域１４は、ベース領域１６を挟んで設けられる。
【００２２】
また、ベース領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のベースコンタクト領域２０が形成されている。ベースコンタクト領域２０の深さは、ベース領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【００２３】
ＭＩＳＦＥＴ１００は、ＳｉＣ層１１の一部表面にゲート絶縁膜２８を備えている。ゲート絶縁膜２８には、例えば、シリコン酸化膜、シリコン酸窒化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。
【００２４】
ｈｉｇｈ−ｋ絶縁膜は、例えば、アルミニウム酸化膜、アルミニウム窒化膜、ハフニウム酸化膜、ハフニウムシリケート膜、ジルコニウムシリケート膜である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜やシリコン窒化膜を適用することが望ましい。
【００２５】
ＳｉＣ層１１の一部表面に、表面領域（第１の領域）３８が設けられる。表面領域３８は、ベース領域１６と、ゲート絶縁膜２８との間に設けられる。表面領域３８は、ｐ型不純物（アクセプタ）の濃度をＮＡ、ｎ型不純物（ドナー）の濃度をＮＤとする場合に、ＮＡ−ＮＤ＜５×１０１５ｃｍ−３の関係を充足する。
【００２６】
表面領域３８のｐ型不純物の濃度及びｎ型不純物の濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で、測定することが可能である。
【００２７】
表面領域３８に含有されるｐ型不純物は、例えば、アルミニウム（Ａｌ）である。また、表面領域３８に含有されるｎ型不純物は、例えば、窒素（Ｎ）である。
【００２８】
表面領域（第１の領域）３８は、ｎ型であること、すなわち、ＮＡ−ＮＤ＜０を充足することが望ましい。また、ＮＡ＜５×１０１５ｃｍ−３であること、すなわち、ｐ型不純物の濃度が低いことが望ましい。また、表面領域（第１の領域）３８のアルミニウムの濃度が５×１０１５ｃｍ−３未満であることが望ましい。
【００２９】
ＭＩＳＦＥＴ１００の表面領域（第１の領域）３８の幅は、ＭＩＳＦＥＴ１００の閾値の低下を防ぐ観点から、２０ｎｍ以下であることが望ましく、１０ｎｍ以下であることがより望ましい。
【００３０】
ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えば、ドーピングされたポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
【００３１】
ゲート電極３０下の、表面領域３８又はベース領域１６が、ＭＩＳＦＥＴ１００のチャネル領域として機能する。表面領域３８がｎ型の場合、チャネル領域は埋め込みチャネルとなる。
【００３２】
ＳｉＣ層１１とゲート絶縁膜２８との間の界面には、界面領域（第２の領域）４０が設けられる。界面領域４０は、窒素（Ｎ）の濃度が１×１０２２ｃｍ−３より高い。窒素の濃度は、１．３×１０２２ｃｍ−３以上であることが望ましい。
【００３３】
界面領域４０の窒素濃度は、例えば、ＳＩＭＳで測定することが可能である。ＳＩＭＳで測定する場合、ゲート絶縁膜２８側からＳｉＣ層１１方向へ掘りこみ、ＳｉＣ中の感度係数に基づき窒素濃度を定量する。
【００３４】
窒素（Ｎ）は、ＳｉＣ層１１とゲート絶縁膜２８との間の界面に偏析している。ゲート絶縁膜２８から、界面領域（第２の領域）４０の窒素の濃度が１×１０１９ｃｍ−３以下となる位置までの距離が１０ｎｍ以下であることが望ましく、５ｎｍ以下であることがより望ましい。
【００３５】
図３は、本実施形態の半導体装置の元素プロファイルの一例を示す図である。ベース領域１６とゲート絶縁膜２８とを含む断面の、アルミニウムと窒素の濃度プロファイルを示す。
【００３６】
図３に示すように、表面領域（第１の領域）３８では、ｐ型不純物であるアルミニウムの濃度が、５×１０１５ｃｍ−３未満である。また、表面領域３８の窒素濃度は、アルミニウム濃度より高く、表面領域３８は、ｎ型となっている。表面領域３８の幅は、図３中にｄ１で示される。
【００３７】
また、図３に示すように、界面領域（第２の領域）４０の窒素濃度は、１×１０２２ｃｍ−３より高濃度である。窒素濃度は、界面領域４０に濃度のピークを備える。ゲート絶縁膜２８から、界面領域（第２の領域）４０の窒素の濃度が１×１０１９ｃｍ−３以下となる位置までの距離は、図３中にｄ２で示される。
【００３８】
ＭＩＳＦＥＴ１００は、ソース領域１８とベースコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ベース領域１６に電位を与えるベース電極としても機能する。
【００３９】
ソース電極３４は、例えば、金属である。例えば、ニッケル（Ｎｉ）層とアルミニウム層の積層で構成される。ＳｉＣとニッケル層が反応してニッケルシリサイドを形成していても構わない。また、ニッケル層とアルミニウム層とは反応により合金を形成していても構わない。
【００４０】
また、ＳｉＣ基板１０のドリフト層１４と反対側、すなわち、第２の面側には、導電性のドレイン電極３６が形成されている。ドレイン電極３６は、例えば、金属である。例えば、ニッケル（Ｎｉ）層とアルミニウム層の積層で構成される。ＳｉＣとニッケル層が反応してニッケルシリサイドを形成していても構わない。また、ニッケル層とアルミニウム層とは反応により合金を形成していても構わない。
【００４１】
なお、本実施形態において、ｎ型不純物は、例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）あるいはＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は、例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
【００４２】
次に、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、図１に示した半導体装置の製造方法の一例である。図４−図１０は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
【００４３】
まず、カーボン面である第１の面と、シリコン面である第２の面を有するｎ型のＳｉＣ基板１０を準備する。
【００４４】
次に、ＳｉＣ基板１０の第１の面上に、エピタキシャル成長法により、ｎ−型のドリフト層１４を形成する（図４）。
【００４５】
次に、ｐ型不純物であるアルミニウムをドリフト層１４にイオン注入し、ベース領域１６を形成する（図５）。
【００４６】
次に、ドリフト層１４上及びベース領域１６上に、エピタキシャル成長法により、表面領域３８を形成する（図６）。
【００４７】
次に、ｎ型不純物である窒素を、表面領域３８及びベース領域１６にイオン注入し、ソース領域１８を形成する。次に、ｐ型不純物であるアルミニウムを表面領域３８及びベース領域１６にイオン注入し、ベースコンタクト領域２０を形成する（図７）。
【００４８】
次に、表面領域３８、ソース領域１８、及びベースコンタクト領域２０に、ゲート絶縁膜２８を形成する（図８）。ゲート絶縁膜２８は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成されるシリコン酸化膜である。ゲート絶縁膜２８は、熱酸化により形成することも可能である。
【００４９】
次に、表面領域３８とゲート絶縁膜２８との間に、界面領域４０を形成する（図９）。界面領域４０の形成は、例えば、窒素雰囲気中の熱処理により行う。界面領域４０の形成は、ゲート絶縁膜２８の形成前に行うことも可能である。
【００５０】
次に、ゲート絶縁膜２８上に、例えば、ポリシリコンのゲート電極３０が形成される。次に、ゲート電極３０上に、例えば、シリコン酸化膜の層間絶縁膜３２が形成される（図１０）。
【００５１】
次に、ソース領域１８と、ベースコンタクト領域２０とに電気的に接続される導電性のソース電極２８が形成される。ソース電極２８は、例えば、ニッケルとアルミニウムのスパッタにより形成される。
【００５２】
次に、ＳｉＣ基板１０の第２の面側に、導電性のドレイン電極３６が形成される。ドレイン電極３６は、例えば、例えば、ニッケルとアルミニウムのスパッタにより形成される。
【００５３】
以上の製造方法により、図１に示すＭＩＳＦＥＴ１００が形成される。
【００５４】
なお、表面領域３８については、エピタキシャル成長により形成する場合を例に説明したが、例えば、ベース領域１６の表面にｎ型不純物をイオン注入することにより形成することも可能である。或いは、ベース領域１６を形成する際のイオン注入プロファイルの制御により形成することも可能である。
【００５５】
以下、本実施形態の半導体装置の作用及び効果について説明する。図１１、図１２、図１３は、本実施形態の半導体装置の作用及び効果の説明図である。
【００５６】
ＳｉＣ上にＭＩＳＦＥＴを形成した場合、Ｃ面をチャネルとすると、Ｓｉ面をチャネルとする場合に比較して高い移動度が実現できる。したがって、Ｃ面をチャネルとすると、オン抵抗の低いＭＩＳＦＥＴが実現できる。
【００５７】
一方、Ｃ面をチャネルとすると、Ｓｉ面をチャネルとする場合に比較して、オン動作時のゲート絶縁膜のリーク電流が大きくなるという問題がある。表面に炭素が配列するＣ面では、ＳｉＣ層とゲート絶縁膜との間のポテンシャル障壁が実効的に低下することが要因と考えられる。
【００５８】
図１１は、ＭＯＳ構造のゲート絶縁膜のリーク電流の評価結果を示す図である。図１１（ａ）がＳｉ面に形成されたＭＯＳ構造の場合、図１１（ｂ）がＣ面に形成されたＭＯＳ構造の場合である。横軸がゲート絶縁膜に印加した電界、縦軸がゲート絶縁膜のリーク電流値である。
【００５９】
それぞれ、（１）ｐ型のＳｉＣ基板上に形成したｎ型ＭＯＳＦＥＴ、（２）ｎ型のＳｉＣ基板上に形成したＭＯＳキャパシタ、（３）ｐ型のＳｉＣ基板上に形成したＭＯＳキャパシタの評価結果である。
【００６０】
ｐ型のＳｉＣ基板は、ｐ型不純物であるアルミニウムを５×１０１５ｃｍ−３含有する。ｎ型のＳｉＣ基板は、ｎ型不純物である窒素を５×１０１５ｃｍ−３含有する。
【００６１】
（１）〜（３）の試料を測定する場合、いずれの場合もゲート電極が基板に対し、相対的に正電位になるよう電圧を印加している。Ｃ面に形成されるｎ型ＭＩＳＦＥＴでは、一般に、ゲート絶縁膜及びゲート電極はｐ型のＳｉＣ上に形成される。（１）の試料の測定の場合、ｐ型のＳｉＣ基板の表面に電子が蓄積し反転層が形成される。また、（３）の試料の場合は、ｐ型のＳｉＣ基板に紫外（ＵＶ）線を照射することにより、基板表面に電子を蓄積させ測定する。
【００６２】
図１１（ａ）から明らかなように、Ｓｉ面の場合、試料の構造及び評価方法に依存しない結果が得られた。一方、図１１（ｂ）から明らかなように、（２）の試料の場合、すなわち、ｎ型のＳｉＣ基板上に形成したＭＯＳキャパシタで、リーク電流の低減が確認された。言い換えれば、ｐ型のＳｉＣ基板の場合にリーク電流が増加する傾向が見られた。
【００６３】
この結果から、ＳｉＣ基板をｎ型にするか、又は、基板中のｐ型不純物であるアルミニウムのＳｉＣ基板中の濃度を５×１０１５ｃｍ−３未満とすることでリーク電流が減少することが明らかになった。
【００６４】
図１２は、ＭＯＳ構造のゲート絶縁膜のリーク電流のＣ面とＳｉ面との比較結果を示す図である。横軸がゲート絶縁膜に印加した電界、縦軸がゲート絶縁膜のリーク電流値である。
【００６５】
ｎ型のＳｉＣ基板上に形成したＭＯＳキャパシタの評価結果である。ｎ型のＳｉＣ基板は、ｎ型不純物である窒素を５×１０１５ｃｍ−３含有する。
【００６６】
図１２から明らかように、ｎ型のＳｉＣ基板で比較した場合でも、Ｃ面の場合がＳｉ面に比較して、リーク電流が大きくなる。
【００６７】
図１３は、Ｃ面のＭＯＳ構造のゲート絶縁膜のリーク電流の界面窒素濃度依存性を示す図である。ｎ型のＳｉＣ基板上に形成したＭＯＳキャパシタの評価結果である。
【００６８】
基板とゲート絶縁膜との間に、窒素を含む界面領域を形成し、窒素濃度を変化させた試料を作成した。界面領域は、窒素雰囲気中での熱処理により形成した。ｎ型のＳｉＣ基板は、ｎ型不純物である窒素を５×１０１５ｃｍ−３含有する。
【００６９】
図１３（ａ）は、電界−電流特性である。横軸がゲート絶縁膜に印加した電界、縦軸がゲート絶縁膜のリーク電流値である。Ｓｉ面の特性も比較として示す。
【００７０】
図１３（ｂ）は、ゲート絶縁膜のリーク電流の界面窒素濃度依存性である。横軸が界面領域の窒素濃度、縦軸が電流密度が１×１０−６Ａ／ｃｍ２となる印加電界である。Ｓｉ面の場合の、電流密度が１×１０−６Ａ／ｃｍ２となる印加電界を破線で示す。
【００７１】
図１３から明らかなように、界面領域の窒素濃度１×１０２２ｃｍ−３を境に急激にリーク電流が低減する。１×１０２２ｃｍ−３より高濃度になると、Ｓｉ面と同等のリーク電流まで抑制できる。リーク電流を抑制する観点から、窒素濃度が、１．３×１０２２ｃｍ−３以上であることが望ましく、２×１０２２ｃｍ−３以上であることがより望ましい。
【００７２】
本実施形態では、ｎ型ＭＩＳＦＥＴのゲート絶縁膜２８直下のＳｉＣ層１１表面に、ｐ型不純物の濃度をＮＡ、ｎ型不純物の濃度をＮＤとする場合に、ＮＡ−ＮＤ＜５×１０１５ｃｍ−３の表面領域（第１の領域）３８を設ける。したがって、ゲート絶縁膜２８直下のＳｉＣ層１１表面が、ｐ型不純物濃度が５×１０１５ｃｍ−３未満の低濃度のｐ型領域となるか、或いは、ゲート絶縁膜２８直下のＳｉＣ層１１表面がｎ型領域となる。よって、Ｃ面に形成したＭＩＳＦＥＴのゲート絶縁膜のリーク電流を低減することが可能となる。
【００７３】
さらに、ＳｉＣ層１１とゲート絶縁膜２８との間に、１×１０２２ｃｍ−３より高濃度の窒素を含有する界面領域（第２の領域）４０を設けることで、ゲート絶縁膜のリーク電流を更に低減することが可能となる。
【００７４】
ＮＡ−ＮＤ＜５×１０１５ｃｍ−３の表面領域３８と、１×１０２２ｃｍ−３より高濃度の窒素を含有する界面領域４０を設けることで、表面に炭素が配列するＣ面において、ＳｉＣ層とゲート絶縁膜との間のポテンシャル障壁の低下が抑制できると考えられる。
【００７５】
なお、ゲート絶縁膜のリーク電流を低減する観点からは、表面領域（第１の領域）３８がｎ型であり、且つ、表面領域（第１の領域）３８は、ＮＡ＜５×１０１５ｃｍ−３であることが望ましい。更に、表面領域（第１の領域）３８のアルミニウムの濃度が５×１０１５ｃｍ−３未満であることが望ましい。
【００７６】
また、ｎ型又はｐ型不純物濃度の薄いｐ型の表面領域（第１の領域）３８が厚すぎると、ＭＩＳＦＥＴ１００の閾値が低くなりすぎる恐れがある。したがって、ＭＩＳＦＥＴ１００の表面領域（第１の領域）３８の幅は、ＭＩＳＦＥＴ１００の閾値の低下を防ぐ観点から、２０ｎｍ以下であることが望ましく、１０ｎｍ以下であることがより望ましい。
【００７７】
また、表面領域（第１の領域）３８のｎ型不純物濃度が高すぎると、ＭＩＳＦＥＴ１００の閾値が低くなりすぎる恐れがある。したがって、表面領域３８のｎ型不純物濃度は１×１０１６ｃｍ−３以下であることが望ましく、５×１０１５ｃｍ−３以下であることがより望ましい。
【００７８】
本実施形態によれば、オン抵抗が低く、ゲート絶縁膜のリーク電流の小さいＭＩＳＦＥＴ１００が実現できる。
【００７９】
（第２の実施形態）
本実施形態の半導体装置は、ＳｉＣ層の表面が、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面であること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【００８０】
本実施形態のＭＩＳＦＥＴの構成も、ＳｉＣ基板１０の第１の面及びＳｉＣ層１１の表面の面方位以外は、図１で示される構成と同様である。以下、図１を参照しつつ本実施形態のＭＩＳＦＥＴについて説明する。
【００８１】
本実施形態のＭＩＳＦＥＴでは、ＳｉＣ基板１０の第１の面及びＳｉＣ層１１の表面が、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面である。ＳｉＣ基板１０の第１の面及びＳｉＣ層１１の表面が、法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面をチャネルとした場合も、Ｓｉ面と比較して高い移動度が実現される。
【００８２】
法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面は、炭素（Ｃ）及びシリコン（Ｓｉ）の双方が表面に露出する。したがって、第１の実施形態同様、ゲー絶縁膜２８のリーク電流が抑制される。
【００８３】
ＳｉＣ層１１の表面は、工業的に利用頻度の高い、｛１−１００｝面（Ｍ面）、又は、｛１１−２０｝面（Ａ面）に対し０度以上１０度以下傾斜した面であることが、製造コスト低減の観点から、より望ましい。
【００８４】
本実施形態によれば、第１の実施形態同様、オン抵抗が低く、ゲート絶縁膜のリーク電流の小さいＭＩＳＦＥＴが実現できる。
【００８５】
（第３の実施形態）
本実施形態の半導体装置は、トレンチゲート型のＭＩＳＦＥＴであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【００８６】
図１４は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ２００は、ゲート絶縁膜およびゲート電極がトレンチ内に設けられたトレンチゲート型のＭＩＳＦＥＴである。
【００８７】
ＭＩＳＦＥＴ２００は、ｎ型のＳｉＣ基板１０、ＳｉＣ層１１を備えている。ＳｉＣ層１１は、ｎ-型のドリフト層１４、ｐ型のべース領域１６、ｎ＋型のソース領域１８、ｐ＋型のベースコンタクト領域２０、表面領域（第１の領域）３８を含む。また、ＭＩＳＦＥＴ２００は、トレンチ５０、界面領域（第２の領域）４０、ゲート絶縁膜２８、ゲート電極３０、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を備えている。
【００８８】
このＭＩＳＦＥＴ２００は、第１と第２の面を有するｎ型のＳｉＣ基板１０を備えている。図１４においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
【００８９】
このＳｉＣ基板１０は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
また、ＳｉＣ基板１０の第１の面がカーボン面に対し０度以上１０度以下傾斜した面、第２の面がシリコン面に対し０度以上１０度以下傾斜した面である。
【００９０】
ＳｉＣ基板１０の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１０上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
【００９１】
ドリフト層１４には、例えば、ｐ型不純物の不純物濃度１×１０１６ｃｍ−３以上５×１０１７ｃｍ−３以下のベース領域１６が形成されている。ベース領域１６の深さは、例えば０．６μｍ程度である。
【００９２】
ベース領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ベース領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【００９３】
また、ベース領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のベースコンタクト領域２０が形成されている。ベースコンタクト領域２０の深さは、ベース領域１６の深さよりも浅く、例えば０．３μｍ程度である。
【００９４】
ＳｉＣ層１１の表面からＳｉＣ基板１０に向かう方向にトレンチ５０が設けられる。トレンチ５０の内壁面は、例えば、Ｍ面またはＡ面となっている。
【００９５】
ＭＩＳＦＥＴ２００は、ＳｉＣ層１１の一部表面及びトレンチ５０の内壁面にゲート絶縁膜２８を備えている。ゲート絶縁膜２８には、例えば、シリコン酸化膜、シリコン酸窒化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜やシリコン窒化膜を適用することが望ましい。
【００９６】
トレンチ５０の内壁面のＳｉＣ層１１の一部に、表面領域（第１の領域）３８が設けられる。表面領域３８は、ベース領域１６と、ゲート絶縁膜２８との間に設けられる。表面領域３８は、ｐ型不純物（アクセプタ）の濃度をＮＡ、ｎ型不純物（ドナー）の濃度をＮＤとする場合に、ＮＡ−ＮＤ＜５×１０１５ｃｍ−３の関係を充足する。
【００９７】
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。トレンチ５０内側面の表面領域３８又はベース領域１６が、ＭＩＳＦＥＴ２００のチャネル領域として機能する。
【００９８】
トレンチ５０内側面のＳｉＣ層１１とゲート絶縁膜２８との間の界面には、界面領域（第２の領域）４０が設けられる。界面領域４０は、１×１０２２ｃｍ−３より高濃度の窒素（Ｎ）を含有する。
【００９９】
本実施形態によれば、第１の実施形態同様、オン抵抗が低く、ゲート絶縁膜２８のリーク電流の小さいＭＩＳＦＥＴ２００が実現できる。さらに、トレンチゲート型の構造を採用することにより、ＭＩＳＦＥＴ２００の集積度を向上させること、ＪＦＥＴ領域を無くしたことにより導電損失を低減することが可能となる。
【０１００】
（第４の実施形態）
本実施形態の半導体装置は、ＭＩＳＦＥＴではなく、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）であること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【０１０１】
図１５は、本実施形態の半導体装置であるＩＧＢＴの構成を示す模式断面図である。
【０１０２】
ＩＧＢＴ３００は、ｐ型のＳｉＣ基板１１０、ＳｉＣ層１１を備えている。ＳｉＣ層１１は、ｎ-型のドリフト層１４、ｐ型のべース領域１６、ｎ＋型のエミッタ領域１１８、ｐ＋型のベースコンタクト領域２０、表面領域（第１の領域）３８を含む。また、ＩＧＢＴ３００は、界面領域（第２の領域）４０、ゲート絶縁膜２８、ゲート電極３０、層間絶縁膜３２、エミッタ電極１３４、コレクタ電極１３６を備えている。
【０１０３】
このＩＧＢＴ３００は、第１と第２の面を有するｐ型のＳｉＣ基板１１０を備えている。図１５においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
【０１０４】
このＳｉＣ基板１１０は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばアルミニウム（Ａｌ）をｐ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。また、ＳｉＣ基板１１０の第１の面がカーボン面に対し０度以上１０度以下傾斜した面、第２の面がシリコン面に対し０度以上１０度以下傾斜した面である。
【０１０５】
ＳｉＣ基板１１０の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５ｃｍ−３以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
【０１０６】
本実施形態によれば、第１の実施形態と同様の作用により、オン抵抗が低く、ゲート絶縁膜２８のリーク電流の小さいＩＧＢＴ３００が実現できる。
【０１０７】
（第５の実施形態）
本実施形態の半導体装置は、ＭＩＳＦＥＴではなく、ＭＩＳキャパシタであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
【０１０８】
図１６は、本実施形態の半導体装置であるＭＩＳキャパシタの構成を示す模式断面図である。ＭＩＳキャパシタ４００は、例えば、第１の実施形態のＭＩＳＦＥＴ１００と同一基板上に混載される平滑化キャパシタである。
【０１０９】
ＭＩＳキャパシタ４００は、ｎ型のＳｉＣ基板１０、ＳｉＣ層１１を備えている。ＳｉＣ層１１は、ｎ-型ＳｉＣ層１１４、ｐ型ＳｉＣ領域１１６、ｎ＋型ＳｉＣ領域２２８、表面領域（第１の領域）３８を含む。また、ＭＩＳキャパシタ４００は、界面領域（第２の領域）４０、ゲート絶縁膜（キャパシタ絶縁膜）２８、ゲート電極（上部電極）３０を備えている。
【０１１０】
ＭＩＳキャパシタ４００は、第１と第２の面を有するｎ型のＳｉＣ基板１０を備えている。図１６においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
【０１１１】
このＳｉＣ基板１０は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。また、ＳｉＣ基板１０の第１の面がカーボン面に対し０度以上１０度以下傾斜した面、第２の面がシリコン面に対し０度以上１０度以下傾斜した面である。
【０１１２】
ＳｉＣ基板１０の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型ＳｉＣ層１１４が形成されている。ｎ−型ＳｉＣ層１１４は、例えば、ＳｉＣ基板１０上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
【０１１３】
ＭＩＳキャパシタ４００において、ゲート電極３０が上部電極、ｎ＋型ＳｉＣ領域２２８が下部電極となる。
【０１１４】
本実施形態によれば、第１の実施形態と同様の作用により、ゲート絶縁膜（キャパシタ絶縁膜）２８のリーク電流の小さいＭＩＳキャパシタ４００が実現できる。
【０１１５】
以上、実施形態では、ＳｉＣ（炭化珪素）の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造のＳｉＣに適用することも可能である。
【０１１６】
また、実施形態ではｎ型のＭＩＳＦＥＴ、ｎ型のＩＧＢＴ、ＭＩＳキャパシタを半導体装置の一例として説明したが、表面が、｛０００−１｝面に対し０度以上１０度以下傾斜した面、又は法線方向が＜０００−１＞方向に対し８０度以上９０度以下傾斜した面にＭＩＳ構造を備える半導体装置であれば、その他の半導体装置にも、本発明は適用可能である。
【０１１７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１８】
１１      ＳｉＣ層
１４      ドリフト領域
１６      ベース領域
１８      ソース領域
２８      ゲート絶縁膜
３０      ゲート電極
３８      表面領域（第１の領域）
４０      界面領域（第２の領域）
１００    ＭＩＳＦＥＴ（半導体装置）
２００    ＭＩＳＦＥＴ（半導体装置）
３００    ＭＩＳＦＥＴ（半導体装置）
４００    ＭＩＳキャパシタ（半導体装置）
【図１】
0006301795.tif 000002
【図２】
0006301795.tif 000003
【図３】
0006301795.tif 000004
【図４】
0006301795.tif 000005
【図５】
0006301795.tif 000006
【図６】
0006301795.tif 000007
【図７】
0006301795.tif 000008
【図８】
0006301795.tif 000009
【図９】
0006301795.tif 000010
【図１０】
0006301795.tif 000011
【図１１】
0006301795.tif 000012
【図１２】
0006301795.tif 000013
【図１３】
0006301795.tif 000014
【図１４】
0006301795.tif 000015
【図１５】
0006301795.tif 000016
【図１６】
0006301795.tif 000017