(57)【特許請求の範囲】
【請求項１】
入力無線周波数（ＲＦ）信号を受信するように構成された複数の増幅手段と、各増幅手段は、それぞれの負荷回路に結合される、
少なくとも１つの相互接続手段に結合された前記複数の増幅手段のうちの少なくとも２つの出力を選択的に短絡させるように構成された前記少なくとも１つの相互接続手段と
を備え、
前記複数の増幅手段が、
前記入力ＲＦ信号を増幅するように構成された複数の利得手段と、
前記複数の利得手段に結合された複数の電流バッファ手段と
を備え、各増幅手段は、前記複数の増幅手段が前記入力ＲＦ信号を増幅し、複数の出力ＲＦ信号を与えるために有効にされたとき、前記複数の利得手段の各々からの電流の一部分を備える出力電流を与えるように構成された、装置。
【請求項２】
前記少なくとも１つの相互接続手段は、前記複数の増幅手段が有効にされたとき、前記複数の増幅手段の出力を短絡させるように構成された、請求項１に記載の装置。
【請求項３】
前記少なくとも１つの相互接続手段は、前記複数の増幅手段が有効にされたとき、前記複数の利得手段の出力を短絡させるように構成された、請求項１に記載の装置。
【請求項４】
前記少なくとも１つの相互接続手段が、
前記複数の利得手段と前記複数の電流バッファ手段との間に結合された複数のカスコードトランジスタ
を備え、各カスコードトランジスタが、１つの増幅手段中の利得手段と別の増幅手段中の電流バッファ手段との間に結合され、前記複数の増幅手段が有効にされたとき、前記複数のカスコードトランジスタがオンにされる、請求項１に記載の装置。
【請求項５】
前記複数の増幅手段のうちの１つは、前記１つの増幅手段が有効にされたとき、前記入力ＲＦ信号を増幅し、出力ＲＦ信号を与えるように構成され、前記複数の増幅手段のうちの残りの増幅手段が無効にされる、請求項１に記載の装置。
【請求項６】
前記複数の増幅手段が第１および第２の増幅手段を備え、前記第１の増幅手段が第１の利得トランジスタと第１のカスコードトランジスタとを備え、前記第２の増幅手段が第２の利得トランジスタと第２のカスコードトランジスタとを備える、請求項１に記載の装置。
【請求項７】
前記少なくとも１つの相互接続手段が、前記第１のカスコードトランジスタのドレインと前記第２のカスコードトランジスタのドレインとの間に結合されたスイッチを備え、前記スイッチは、前記第１の増幅手段または前記第２の増幅手段のみが有効にされたときに開いており、前記第１の増幅手段と前記第２の増幅手段の両方が有効にされたときに閉じている、請求項６に記載の装置。
【請求項８】
前記スイッチが、
前記第１のカスコードトランジスタのドレインと中間ノードとの間に結合された第１のトランジスタと、
前記中間ノードと前記第２のカスコードトランジスタのドレインとの間に結合された第２のトランジスタと、
前記中間ノードと回路接地との間に結合された第３のトランジスタと
を備える、請求項７に記載の装置。
【請求項９】
前記スイッチが、
前記第１のカスコードトランジスタの前記ドレインと前記第２のカスコードトランジスタの前記ドレインとの間に結合されたトランジスタ
を備える、請求項７に記載の装置。
【請求項１０】
前記少なくとも１つの相互接続手段が、前記第１の利得トランジスタのドレインと前記第２の利得トランジスタのドレインとの間に結合されたキャパシタを備え、前記第１の増幅手段が有効にされたとき、前記第１のカスコードトランジスタがオンにされ、前記第２のカスコードトランジスタがオフにされ、前記第２の増幅手段が有効にされたとき、前記第２のカスコードトランジスタがオンにされ、前記第１のカスコードトランジスタがオフにされ、前記第１および第２の増幅手段が有効にされたとき、前記第１のカスコードトランジスタと前記第２のカスコードトランジスタの両方がオンにされる、請求項６に記載の装置。
【請求項１１】
前記少なくとも１つの相互接続手段が、
前記第１の利得トランジスタのドレインと前記第２のカスコードトランジスタのドレインとの間に結合された第３のカスコードトランジスタと、
前記第２の利得トランジスタのドレインと前記第１のカスコードトランジスタのドレインとの間に結合された第４のカスコードトランジスタと
を備え、前記第１の増幅手段と前記第２の増幅手段の両方が有効にされたとき、前記第３および第４のカスコードトランジスタがオンにされる、請求項６に記載の装置。
【請求項１２】
前記第１の増幅手段が有効にされたとき、前記第１のカスコードトランジスタのみがオンにされるか、または前記第１のカスコードトランジスタと前記第４のカスコードトランジスタの両方がオンにされる、請求項１１に記載の装置。
【請求項１３】
前記第１および第２の利得トランジスタのソースと回路接地との間に結合されたインダクタ
をさらに備える、請求項６に記載の装置。
【請求項１４】
前記第１の増幅手段に結合された第１のトランスフォーマを備える第１の負荷回路と、
前記第２の増幅手段に結合された第２のトランスフォーマを備える第２の負荷回路と
をさらに備える、請求項６に記載の装置。
【請求項１５】
複数の増幅器回路に入力無線周波数（ＲＦ）信号を印加することと、
前記入力ＲＦ信号を増幅し、少なくとも１つの出力ＲＦ信号を与えるために、前記複数の増幅器回路のうちの少なくとも１つを有効にすることと、各増幅器回路は、それぞれの負荷回路に結合される、
前記複数の増幅器回路が有効にされたとき、前記複数の増幅器回路の出力を短絡させることと
を備え、
前記複数の増幅器回路中の複数の利得回路を用いて前記入力ＲＦ信号を増幅することと、
前記複数の増幅器回路からの出力電流を与えることと
をさらに備え、前記入力ＲＦ信号を増幅し、複数の出力ＲＦ信号を与えるために、各増幅器回路からの出力電流が、前記複数の利得回路の各々からの電流の一部分を備える、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本開示は、一般に電子機器に関し、より詳細には、増幅器に関する。
【背景技術】
【０００２】
[0002]ワイヤレス通信システムにおけるワイヤレスデバイス（たとえば、セルラーフォンまたはスマートフォン）は、双方向通信のためのデータを送信および受信し得る。ワイヤレスデバイスは、データ送信のための送信機と、データ受信のための受信機とを含み得る。データ送信では、送信機は、無線周波数（ＲＦ）キャリア信号をデータで変調して被変調ＲＦ信号を取得し、被変調ＲＦ信号を増幅して、適切な出力電力レベルを有する増幅ＲＦ信号を取得し、アンテナを介して増幅ＲＦ信号を基地局に送信し得る。データ受信では、受信機は、アンテナを介して受信ＲＦ信号を取得し得、受信ＲＦ信号を増幅し処理して、基地局によって送られたデータを復元し得る。
【０００３】
[0003]ワイヤレスデバイスは、複数のキャリア上での同時動作である、キャリアアグリゲーション（carrier aggregation）をサポートし得る。キャリアは、通信のために使用される周波数の範囲を指し得、いくつかの特性に関連付けられ得る。たとえば、キャリアは、そのキャリア上での動作を記述するシステム情報に関連付けられ得る。キャリアは、コンポーネントキャリア（ＣＣ：component carrier）、周波数チャネル、セルなどと呼ばれることもある。ワイヤレスデバイスによってキャリアアグリゲーションを効率的にサポートすることが望ましい。
【図面の簡単な説明】
【０００４】
【図１】[0004]ワイヤレスシステムと通信するワイヤレスデバイスを示す図。
【図２Ａ】[0005]キャリアアグリゲーション（ＣＡ）の例を示す図。
【図２Ｂ】キャリアアグリゲーション（ＣＡ）の例を示す図。
【図２Ｃ】キャリアアグリゲーション（ＣＡ）の例を示す図。
【図２Ｄ】キャリアアグリゲーション（ＣＡ）の例を示す図。
【図３】[0006]図１のワイヤレスデバイスのブロック図。
【図４】[0007]雑音スプリッティング（noise splitting）を用いない単入力多出力（ＳＩＭＯ）低雑音増幅器（ＬＮＡ：low noise amplifier）を示す図。
【図５】[0008]電流バッファ出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡを示す図。
【図６Ａ】[0009]電流バッファ出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡの例示的な設計を示す図。
【図６Ｂ】電流バッファ出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡの例示的な設計を示す図。
【図６Ｃ】電流バッファ出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡの例示的な設計を示す図。
【図６Ｄ】電流バッファ出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡの例示的な設計を示す図。
【図７Ａ】電流バッファ出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡの例示的な設計を示す図。
【図７Ｂ】電流バッファ出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡの例示的な設計を示す図。
【図７Ｃ】電流バッファ出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡの例示的な設計を示す図。
【図８】[0010]利得回路出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡを示す図。
【図９Ａ】[0011]利得回路出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡの例示的な設計を示す図。
【図９Ｂ】利得回路出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡの例示的な設計を示す図。
【図９Ｃ】利得回路出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡの例示的な設計を示す図。
【図１０】[0012]信号増幅を実行するためのプロセスを示す図。
【発明を実施するための形態】
【０００５】
[0013]以下に示す発明を実施するための形態は、本開示の例示的な設計を説明するものであり、本開示が実施され得る設計のみを表すものではない。「例示的」という用語は、本明細書では、「例、事例、または例示の働きをすること」を意味するために使用する。「例示的」として本明細書で説明するいかなる設計も、必ずしも他の設計よりも好ましいまたは有利であると解釈されるべきであるとは限らない。発明を実施するための形態は、本開示の例示的な設計の完全な理解を与えるための具体的な詳細を含む。本明細書で説明する例示的な設計はこれらの具体的な詳細なしに実施され得ることが当業者には明らかであろう。いくつかの事例では、本明細書で提示する例示的な設計の新規性を不明瞭にしないように、よく知られている構造およびデバイスをブロック図の形式で示す。
【０００６】
[0014]雑音スプリッティングを用いた、良好な性能と他の望ましい特性とを有する増幅器を本明細書で開示する。これらの増幅器は、複数の送信信号の同時受信をサポートするＳＩＭＯ  ＬＮＡを含み得る。これらの増幅器は、ワイヤレス通信デバイスなどの様々なタイプの電子デバイスのために使用され得る。
【０００７】
[0015]図１に、ワイヤレス通信システム１２０と通信するワイヤレスデバイス１１０を示す。ワイヤレスシステム１２０は、ロングタームエボリューション（ＬＴＥ：Long Term Evolution）システム、符号分割多元接続（ＣＤＭＡ）システム、モバイル通信用グローバルシステム（ＧＳＭ（登録商標）：Global System for Mobile Communications）システム、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ：wireless local area network）システム、または何らかの他のワイヤレスシステムであり得る。ＣＤＭＡシステムは、広帯域ＣＤＭＡ（ＷＣＤＭＡ（登録商標））、ＣＤＭＡ  １Ｘ、エボリューションデータオプティマイズド（ＥＶＤＯ：Evolution-Data Optimized）、時分割同期ＣＤＭＡ（ＴＤ−ＳＣＤＭＡ：Time Division Synchronous CDMA）、またはＣＤＭＡの何らかの他のバージョンを実装し得る。簡単のために、図１は、２つの基地局１３０および１３２と、１つのシステムコントローラ１４０とを含むワイヤレスシステム１２０を示している。概して、ワイヤレスシステムは、任意の数の基地局と、ネットワークエンティティの任意のセットとを含み得る。
【０００８】
[0016]ワイヤレスデバイス１１０は、ユーザ機器（ＵＥ）、移動局、端末、アクセス端末、加入者ユニット、局などと呼ばれることもある。ワイヤレスデバイス１１０は、セルラーフォン、スマートフォン、タブレット、ワイヤレスモデム、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ラップトップコンピュータ、スマートブック、ネットブック、コードレスフォン、ワイヤレスローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイスなどであり得る。ワイヤレスデバイス１１０はワイヤレスシステム１２０と通信し得る。ワイヤレスデバイス１１０はまた、放送局（たとえば、放送局１３４）からの信号、１つまたは複数のグローバルナビゲーション衛星システム（ＧＮＳＳ：global navigation satellite systems）中の衛星（たとえば、衛星１５０）からの信号などを受信し得る。ワイヤレスデバイス１１０は、ＬＴＥ、ＷＣＤＭＡ、ＣＤＭＡ  １Ｘ、ＥＶＤＯ、ＴＤ−ＳＣＤＭＡ、ＧＳＭ、８０２．１１など、ワイヤレス通信のための１つまたは複数の無線技術をサポートし得る。
【０００９】
[0017]ワイヤレスデバイス１１０は、複数のキャリア上での動作である、キャリアアグリゲーションをサポートし得る。キャリアアグリゲーションはマルチキャリア動作と呼ばれることもある。ワイヤレスデバイス１１０は、６９８から９６０メガヘルツ（ＭＨｚ）までのローバンド、１４７５から２１７０ＭＨｚまでのミッドバンド、ならびに／または２３００から２６９０ＭＨｚまでのおよび３４００から３８００ＭＨｚまでのハイバンドにおいて動作することが可能であり得る。ローバンド、ミッドバンド、およびハイバンドは、帯域の３つのグループ（または帯域グループ）を指し、各帯域グループは、いくつかの周波数帯域（または単に、「帯域」）を含む。各帯域は、最高２００ＭＨｚをカバーし得、１つまたは複数のキャリアを含み得る。各キャリアは、ＬＴＥでは最高２０ＭＨｚをカバーし得る。ＬＴＥリリース１１は３５個の帯域をサポートし、それらの帯域は、ＬＴＥ／ＵＭＴＳ帯域と呼ばれ、３ＧＰＰ  ＴＳ  ３６．１０１に記載されている。ワイヤレスデバイス１１０は、ＬＴＥリリース１１では、１つまたは２つの帯域中の最高５つのキャリアで構成され得る。
【００１０】
[0018]概して、キャリアアグリゲーション（ＣＡ）は、２つのタイプ、すなわち帯域内ＣＡと帯域間ＣＡとに分類され得る。帯域内ＣＡは、同じ帯域内の複数のキャリア上での動作を指す。帯域間ＣＡは、異なる帯域中の複数のキャリア上での動作を指す。
【００１１】
[0019]図２Ａに、連続帯域内ＣＡの一例を示す。図２Ａに示す例では、ワイヤレスデバイス１１０は、ローバンドにおける１つの帯域中の４つの連続キャリアで構成される。ワイヤレスデバイス１１０は、同じ帯域内の複数の連続キャリア上での送信を送信および／または受信し得る。
【００１２】
[0020]図２Ｂに、不連続帯域内ＣＡの一例を示す。図２Ｂに示す例では、ワイヤレスデバイス１１０は、ローバンドにおける１つの帯域中の４つの不連続キャリアで構成される。キャリアは、５ＭＨｚ、１０ＭＨｚ、または何らかの他の量によって分離され得る。ワイヤレスデバイス１１０は、同じ帯域内の複数の不連続キャリア上での送信を送信および／または受信し得る。
【００１３】
[0021]図２Ｃに、同じ帯域グループにおける帯域間ＣＡの一例を示す。図２Ｃに示す例では、ワイヤレスデバイス１１０は、ローバンドにおける２つの帯域中の４つのキャリアで構成される。ワイヤレスデバイス１１０は、同じ帯域グループにおける異なる帯域中の複数のキャリア上での送信を送信および／または受信し得る。
【００１４】
[0022]図２Ｄに、異なる帯域グループにおける帯域間ＣＡの一例を示す。図２Ｄに示す例では、ワイヤレスデバイス１１０は、ローバンドにおける１つの帯域中の２つのキャリアと、ミッドバンドにおける別の帯域中の２つのキャリアとを含む、異なる帯域グループにおける２つの帯域中の４つのキャリアで構成される。ワイヤレスデバイス１１０は、異なる帯域グループにおける異なる帯域中の複数のキャリア上での送信を送信および／または受信し得る。
【００１５】
[0023]図２Ａ〜図２Ｄは、キャリアアグリゲーションの４つの例を示す。キャリアアグリゲーションは、帯域と帯域グループとの他の組合せについてもサポートされ得る。
【００１６】
[0024]図３に、図１のワイヤレスデバイス１１０の例示的な設計のブロック図を示す。この例示的な設計では、ワイヤレスデバイス１１０は、１次アンテナ３１０に結合されたトランシーバ３２０と、２次アンテナ３１２に結合されたトランシーバ３２２と、データプロセッサ／コントローラ３８０とを含む。トランシーバ３２０は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーションなどをサポートするために、複数（Ｋ個）の受信機３３０ｐａ〜３３０ｐｋと複数（Ｋ個）の送信機３５０ｐａ〜３５０ｐｋとを含む。トランシーバ３２２は、複数の周波数帯域、複数の無線技術、キャリアアグリゲーション、受信ダイバーシティ、複数の送信アンテナから複数の受信アンテナへの多入力多出力（ＭＩＭＯ）送信などをサポートするために、Ｌ個の受信機３３０ｓａ〜３３０ｓｌとＬ個の送信機３５０ｓａ〜３５０ｓｌとを含む。
【００１７】
[0025]図３に示されている例示的な設計では、各受信機３３０はＬＮＡ３４０と受信回路３４２とを含む。データ受信では、アンテナ３１０は、基地局および／または他の送信機局から信号を受信し、受信ＲＦ信号を与え、その受信ＲＦ信号は、アンテナインターフェース回路３２４を介してルーティングされ、選択された受信機に入力ＲＦ信号として提示される。アンテナインターフェース回路３２４は、スイッチ、デュプレクサ、送信フィルタ、受信フィルタ、整合回路などを含み得る。以下の説明では、受信機３３０ｐａが選択された受信機であると仮定する。受信機３３０ｐａ内で、ＬＮＡ３４０ｐａが、入力ＲＦ信号を増幅し、出力ＲＦ信号を与える。受信回路３４２ｐａは、出力ＲＦ信号をＲＦからベースバンドにダウンコンバートし、ダウンコンバートされた信号を増幅し、フィルタ処理し、データプロセッサ３８０にアナログ入力信号を与える。受信回路３４２ｐａは、ミキサ、フィルタ、増幅器、整合回路、発振器、局部発振器（ＬＯ）生成器、位相ロックループ（ＰＬＬ：phase locked loop）などを含み得る。トランシーバ３２０および３２２中の各残りの受信機３３０は、受信機３３０ｐａと同様の方法で動作し得る。
【００１８】
[0026]図３に示されている例示的な設計では、各送信機３５０は送信回路３５２と電力増幅器（ＰＡ）３５４とを含む。データ送信では、データプロセッサ３８０は、送信されるべきデータを処理（たとえば、符号化および変調）し、選択された送信機にアナログ出力信号を与える。以下の説明では、送信機３５０ｐａが選択された送信機であると仮定する。送信機３５０ｐａ内で、送信回路３５２ｐａは、アナログ出力信号を増幅し、フィルタ処理し、ベースバンドからＲＦにアップコンバートし、被変調ＲＦ信号を与える。送信回路３５２ｐａは、増幅器、フィルタ、ミキサ、整合回路、発振器、ＬＯ生成器、ＰＬＬなどを含み得る。ＰＡ３５４ｐａは、被変調ＲＦ信号を受信し、増幅し、適切な出力電力レベルを有する送信ＲＦ信号を与える。送信ＲＦ信号は、アンテナインターフェース回路３２４を介してルーティングされ、アンテナ３１０を介して送信される。トランシーバ３２０および３２２中の各残りの送信機３５０は、送信機３５０ｐａと同様の方法で動作し得る。
【００１９】
[0027]図３は、受信機３３０および送信機３５０の例示的な設計を示す。受信機および送信機はまた、フィルタ、整合回路など、図３に示されていない他の回路を含み得る。トランシーバ３２０および３２２の全部または一部分が、１つまたは複数のアナログ集積回路（ＩＣ）、ＲＦ  ＩＣ（ＲＦＩＣ）、混合信号ＩＣなどの上に実装され得る。たとえば、ＬＮＡ３４０、および受信回路３４２およびは、ＲＦＩＣなどであり得る１つのモジュール上に実装され得る。トランシーバ３２０および３２２中の回路は他の方法でも実装され得る。
【００２０】
[0028]データプロセッサ／コントローラ３８０は、ワイヤレスデバイス１１０のための様々な機能を実行し得る。たとえば、データプロセッサ３８０は、受信機３３０を介して受信されているデータおよび送信機３５０を介して送信されているデータのための処理を実行し得る。コントローラ３８０は、トランシーバ３２０および３２２内の様々な回路の動作を制御し得る。メモリ３８２は、データプロセッサ／コントローラ３８０のプログラムコードおよびデータを記憶し得る。データプロセッサ／コントローラ３８０は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上に実装され得る。
【００２１】
[0029]ワイヤレスデバイス１１０は１つまたは複数のＳＩＭＯ  ＬＮＡを含み得る。ＳＩＭＯ  ＬＮＡは、単一の入力と複数（Ｍ個）の出力とを含み、それの入力における単一の入力ＲＦ信号を受信し、最高Ｍ個の出力からの最高Ｍ個の出力ＲＦ信号を与えることができる。ＳＩＭＯ  ＬＮＡは、（ｉ）帯域内ＣＡのための同じ帯域中の複数のキャリア上で送られる複数の送信、または（ｉｉ）異なるワイヤレスシステム（たとえば、ＬＴＥおよびＷＣＤＭＡ）からの複数の送信信号を同時に受信するために使用され得る。
【００２２】
[0030]図４に、雑音スプリッティングを用いないＳＩＭＯ  ＬＮＡ４４０の例示的な設計のブロック図を示す。ＳＩＭＯ  ＬＮＡ４４０は、それぞれＭ個の負荷回路４９０ａ〜４９０ｍに結合された複数（Ｍ個）の増幅器回路４５０ａ〜４５０ｍを含む。すべてのＭ個の増幅器回路４５０ａ〜４５０ｍの入力は互いに結合される。各増幅器回路４５０は、電流バッファ４７０に結合された利得回路４６０を含む。各増幅器回路４５０は、それぞれのＶｅｎｂ制御信号を介してそれの電流バッファ４７０をオンにすることによって有効にされ得る。
【００２３】
[0031]入力ＲＦ信号（ＲＦｉｎ）がＭ個の増幅器回路４５０ａ〜４５０ｍに印加される。１つまたは複数の増幅器回路４５０は、関連する電流バッファ４７０をオンにすることによって有効にされ得る。たとえば、Ｎ個の増幅器回路４５０は、帯域内ＣＡのための同じ帯域中のキャリアのＮ個のセット上での送信を同時に受信するために有効にされ得、ここで、１≦Ｎ≦Ｍである。キャリアの各セットは１つまたは複数のキャリアを含み得る。各有効にされた増幅器回路４５０は、入力ＲＦ信号を増幅し、それの負荷回路４９０に出力ＲＦ信号を与え得る。
【００２４】
[0032]ＳＩＭＯ  ＬＮＡ４４０中のＮ個の有効にされた増幅器回路４５０は、独立して動作し、処理されている異なる送信または信号間の絶縁を行うために互いに分離された出力を有する。各利得回路４６０は、ｉsの信号電流とｉnの雑音電流とを出力する。各増幅器回路４５０の雑音指数（ＮＦ：noise figure）は、関連する利得回路４６０からの信号電流と雑音電流とに依存する。増幅器回路４５０は、一般に、同時に動作しているとき、異なる増幅器回路間の入力整合または雑音結合の低下により、１つの増幅器回路４５０が単独で動作している場合と比較して、より悪い雑音指数を有する。
【００２５】
[0033]本開示の一態様では、複数の送信または信号の同時受信をサポートするために、雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡが使用され得る。雑音スプリッティングは、各出力がより少ない雑音を観測し、より良い／より低い雑音指数を達成することができるような、複数の出力間の雑音の「分割」を指す。
【００２６】
[0034]図５に、電流バッファ出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡ５４０の例示的な設計のブロック図を示す。ＳＩＭＯ  ＬＮＡ５４０は図３の１つまたは複数のＬＮＡ３４０のために使用され得る。ＳＩＭＯ  ＬＮＡ５４０は、それぞれＭ個の負荷回路５９０ａ〜５９０ｍに結合された複数（Ｍ個）の増幅器回路５５０ａ〜５５０ｍを含む。各増幅器回路５５０は、電流バッファ５７０に結合された利得回路５６０を含む。各増幅器回路５５０は、それぞれのＶｅｎｂ制御信号を介してそれの電流バッファ５７０をオンにすることによって有効にされ得る。
【００２７】
[0035]図５に示されている例示的な設計では、ＳＩＭＯ  ＬＮＡ５４０は、増幅器回路５５０の出力間に結合された相互接続回路５８０をさらに含む。各相互接続回路５８０は、（図５に示されているように）スイッチ５８２を用いて、または何らかの他の回路を用いて実装され得る。各スイッチ５８２は、（ｉ）スイッチに結合された２つの増幅器回路５５０を絶縁するために開いているか、または（ｉｉ）２つの増幅器回路５５０の出力を接続し、これらの増幅器回路からの出力電流を加算するために閉じていることがある。
【００２８】
[0036]概して、任意の数の増幅器回路５５０、および増幅器回路５５０のうちのいずれか１つが、所与の瞬間において有効にされ得る。さらに、任意の数のスイッチ５８２、およびスイッチ５８２のうちのいずれか１つが、所与の瞬間において閉じていることがある。所与の増幅器回路５５０は、単独でそれの負荷回路５９０を駆動し得る。代替的に、複数の増幅器回路５５０は、それらの出力がそれらの閉じたスイッチ５８２を介して互いに結合され得、それらの負荷回路５９０をまとめて駆動し得る。それらの出力が互いに結合された増幅器回路５５０の雑音指数は雑音スプリッティングを介して改善され得る。
【００２９】
[0037]すべてのスイッチ５８２が開いている場合、各増幅器回路５５０はそれの負荷回路５９０のみを駆動し得る。各増幅器回路５５０によってそれの負荷回路５９０に与えられた出力電流は
【数１】
0006324977.tif 000002
として表され得る。上式で、ｉs,mはｍ番目の増幅器回路５５０からの信号電流であり、ｉn,mはｍ番目の増幅器回路５５０からの雑音電流であり、ｉmはｍ番目の増幅器回路５５０からの出力電流である。
【００３０】
[0038]各負荷回路５９０における雑音電力は
【数２】
0006324977.tif 000003
として表され得る。上式で、Ｒloadは各負荷回路５９０のインピーダンスであり、Ｐnoise,mは、雑音スプリッティングを用いないｍ番目の負荷回路５９０における雑音電力である。
【００３１】
[0039]すべてのスイッチ５８２が閉じている場合、すべてのＭ個の増幅器回路５５０ａ〜５５０ｍの出力は加算ノードＸにおいて互いに短絡させられる。この場合、加算ノードにおける総電流ｉtotalは
【数３】
0006324977.tif 000004
として表され得る。上式で、ｉsは各増幅器回路５５０からの平均信号電流であり、ｉtotalはすべてのＭ個の増幅器回路５５０ａ〜５５０ｍからの総電流である。
【００３２】
[0040]Ｍ個の増幅器回路５５０ａ〜５５０ｍからの（またはより詳細には、Ｍ個の利得回路５６０ａ〜５６０ｍからの）信号電流ｉs,1〜ｉs,Mは、それらが、すべてのＭ個の増幅器回路５５０に印加される同じ入力ＲＦ信号に基づいて生成されるので、同様であるべきである。したがって、総信号電流はＭ＊ｉsにほぼ等しくなり得る。Ｍ個の増幅器回路５５０ａ〜５５０ｍからの雑音電流ｉn,1〜ｉn,Mは無相関であるべきである。したがって、総雑音電流はＭ個の増幅器回路５５０ａ〜５５０ｍからの雑音電流の和に等しい。
【００３３】
[0041]加算ノードにおける総電流は、分割され、Ｍ個の負荷回路５９０ａ〜５９０ｍに与えられる。各負荷回路５９０によって受信された電流は
【数４】
0006324977.tif 000005
として表され得る。上式で、ｉloadは、各負荷回路５９０に与えられた負荷電流である。
【００３４】
[0042]Ｍ個の増幅器回路５５０ａ〜５５０ｍからの雑音電流は、無相関であるべきであり、強め合うようにまたは弱め合うように加算し得る。したがって、各負荷回路５９０における雑音電力は
【数５】
0006324977.tif 000006
として表され得る。上式で、ｉnは各増幅器回路５７０からの平均雑音電流であり、Ｐnoiseは、雑音スプリッティングを用いた各負荷回路５９０における雑音電力である。
【００３５】
[0043]式（２）および式（５）に示されているように、雑音スプリッティングは各負荷回路５９０における雑音電力をＭ分の１に低減し得、Ｍは、それらの出力が互いに短絡させられた増幅器回路５５０の数に対応する。雑音電力の低減は、Ｍ個の増幅器回路５５０ａ〜５５０ｍからの雑音電流が無相関であることによる。増幅器回路５５０の出力が互いに短絡させられるか否かにかかわらず、各負荷回路５９０における信号電力はほぼ同じであり得る。雑音スプリッティングを用いたまたは用いない固定信号電力は、Ｍ個の増幅器回路５５０ａ〜５５０ｍからの信号電流が同様であるかまたは高度に相関することによる。信号電力はほぼ同じであるが、雑音電力は雑音スプリッティングを用いてＭ分の１に低減されるので、各負荷回路５９０における雑音指数は雑音スプリッティングを用いて改善され得る。
【００３６】
[0044]電流バッファ出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡ５４０は様々な回路アーキテクチャを用いて実装され得る。ＳＩＭＯ  ＬＮＡ５４０のいくつかの例示的な設計について以下で説明する。ＳＩＭＯ  ＬＮＡ５４０はまた、様々なタイプのトランジスタを用いて実装され得る。Ｎチャネル金属酸化物半導体（ＮＭＯＳ：N-channel metal oxide semiconductor）トランジスタを用いて実装されるＳＩＭＯ  ＬＮＡ５４０のいくつかの例示的な設計について以下で説明する。
【００３７】
[0045]図６Ａに、電流バッファ出力における別個の誘導性ディジェネレーション（degeneration）および雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡ６４０ａの例示的な設計の概略図を示す。ＳＩＭＯ  ＬＮＡ６４０ａは、図５のＳＩＭＯ  ＬＮＡ５４０の１つの例示的な設計である。ＳＩＭＯ  ＬＮＡ６４０ａは、２つの増幅器回路６５０ａおよび６５０ｂとスイッチ６８２ａとを含む。各増幅器回路６５０は利得回路６６０と電流バッファ６７０とを含む。ＳＩＭＯ  ＬＮＡ６４０ａは入力ＲＦ信号を受信し、入力ＲＦ信号は、増幅器回路６５０ａと増幅器回路６５０ｂの両方に印加される。入力ＲＦ信号は、キャリアアグリゲーションのためのキャリアの１つまたは２つのセット上での送信を含み、各セットは１つまたは複数のキャリアを含み得る。代替的に、入力ＲＦ信号は、同時に受信されるべき（たとえば、２つのワイヤレスシステムからの）２つの送信信号を含み得る。
【００３８】
[0046]図６Ａに示されている例示的な設計では、各利得回路６６０は利得トランジスタ６６４とソースディジェネレーションインダクタ６６６とを含む。利得回路６６０ａ内で、利得トランジスタ６６４ａは、それのゲートが入力ＲＦ信号を受信し、それのソースがインダクタ６６６ａの一方の端部に結合され、それのドレインが利得回路６６０ａの出力を形成する。インダクタ６６６ａの他方の端部は回路接地に結合される。図６Ａに示されている例示的な設計では、各電流バッファ６７０はカスコードトランジスタ６７４を含む。電流バッファ６７０ａ内で、カスコードトランジスタ６７４ａは、それのソースが、電流バッファ６７０ａの入力を形成し、利得トランジスタ６６４ａのドレインに結合され、それのゲートがＶｅｎｂ１制御信号を受信し、それのドレインが、電流バッファ６７０ａの出力を形成し、負荷回路６９０ａに結合される。増幅器回路６５０ｂは、利得トランジスタ６６４ｂと、ソースディジェネレーションインダクタ６６６ｂと、カスコードトランジスタ６７４ｂとを含み、それらは、増幅器回路６５０ａ中の利得トランジスタ６６４ａ、インダクタ６６６ａ、およびカスコードトランジスタ６７４ａと同様の方法で結合される。利得トランジスタ６６４およびカスコードトランジスタ６７４は、図６Ａに示されているように、ＮＭＯＳトランジスタを用いて、または他のタイプのトランジスタを用いて実装され得る。
【００３９】
[0047]図６Ａに示されている例示的な設計では、スイッチ６８２ａはＮＭＯＳトランジスタ６８４ａ、６８４ｂおよび６８６を含む。ＮＭＯＳトランジスタ６８４ａは、それのドレインがノードＡに結合され、それのゲートがＳｗ制御信号を受信し、それのソースが、電流バッファ６７０ａの出力である、カスコードトランジスタ６７４ａのドレインに結合される。ＮＭＯＳトランジスタ６８４ｂは、それのドレインがノードＡに結合され、それのゲートがＳｗ制御信号を受信し、それのソースが、電流バッファ６７０ｂの出力である、カスコードトランジスタ６７４ｂのドレインに結合される。ＮＭＯＳトランジスタ６８６は、それのドレインがノードＡに結合され、それのゲートが
【数６】
0006324977.tif 000007
制御信号を受信し、それのソースが回路接地に結合される。
【数７】
0006324977.tif 000008
信号はＳｗ信号を補足する。スイッチ６８２ａは、それが閉じているとき、低い抵抗を有する必要はない。特に、スイッチ６８２ａのオン抵抗は、負荷回路６９０のインピーダンスと比較して低くなるべきである。スイッチ６８２ａは、（ｉ）Ｓｗ信号の高電圧を用いてＮＭＯＳトランジスタ６８４ａおよび６８４ｂをオンにすることと、（ｉｉ）
【数８】
0006324977.tif 000009
信号の低電圧を用いてＮＭＯＳトランジスタ６８６をオフにすることとによって閉じていることがある。逆に、スイッチ６８２ａは、（ｉ）Ｓｗ信号の低電圧を用いてＮＭＯＳトランジスタ６８４ａおよび６８４ｂをオフにすることと、（ｉｉ）
【数９】
0006324977.tif 000010
信号の高電圧を用いてＮＭＯＳトランジスタ６８６をオンにすることとによって開いていることがある。
【００４０】
[0048]増幅器回路６５０ａおよび６５０ｂは他の方法でも実装され得る。別の例示的な設計では、増幅器回路は、それのソースが（ソースディジェネレーションインダクタではなく）回路接地に直接結合された、利得トランジスタを含み得る。また別の例示的な設計では、増幅器回路は、並列に結合され、それらのゲートが入力ＲＦ信号を受信する、２つの利得トランジスタを含み得る。図６Ａに示されているように、第１の利得トランジスタは、それのソースがソースディジェネレーションインダクタに結合され得る。第２の利得トランジスタは、それのソースが回路接地に直接結合され得る。入力ＲＦ信号の受信電力に応じて、第１の利得トランジスタまたは第２の利得トランジスタのいずれかが選択され得る。
【００４１】
[0049]図６Ａに示されている例示的な設計では、各負荷回路６９０は、１次コイル６９４と２次コイル６９６とを備えるトランスフォーマ６９２を含む。コイルは、インダクタコイル、巻線、導体などと呼ばれることもある。負荷回路６９０ａ内で、トランスフォーマ６９２ａは、（ｉ）増幅器回路６５０ａの出力と電源（ＶＤＤ）との間に結合された１次コイル６９４ａと、（ｉｉ）第１のダウンコンバータ（図６Ａに図示せず）に第１の差動増幅ＲＦ信号を与える２次コイル６９６ａとを含む。負荷回路６９０ｂは、（ｉ）増幅器回路６５０ｂの出力とＶＤＤ電源との間に結合された１次コイル６９４ｂと、（ｉｉ）第２のダウンコンバータ（図６Ａに図示せず）に第２の差動増幅ＲＦ信号を与える２次コイル６９６ｂとを有するトランスフォーマ６９２ｂを含む。各ダウンコンバータは、ＲＦからベースバンドまたは中間周波数への増幅ＲＦ信号の直交ダウンコンバージョンを実行するための２つのミキサを含み得る。
【００４２】
[0050]負荷回路６９０は他の方法でも実装され得る。別の例示的な設計では、負荷回路は、インダクタと、場合によっては増幅器回路の出力とＶＤＤ電源との間に結合されたキャパシタとを含み得る。また別の例示的な設計では、負荷回路は、それのソースがＶＤＤ電源に結合され、それのドレインがカスコードトランジスタ６７４のドレインに結合された、Ｐチャネル金属酸化物半導体（ＰＭＯＳ：P-channel metal oxide semiconductor）トランジスタを含み得る。ＰＭＯＳトランジスタはカスコードトランジスタ６７４に能動負荷を与え得る。
【００４３】
[0051]簡単のために、図６Ａは、２つの負荷回路６９０ａおよび６９０ｂに結合された、２つの増幅器回路６５０ａおよび６５０ｂを含むＳＩＭＯ  ＬＮＡ６４０ａを示している。ＳＩＭＯ  ＬＮＡ６４０ａは、３つ以上の負荷回路６９０に結合された３つ以上の増幅器回路６５０を含み得る。
【００４４】
[0052]ＳＩＭＯ  ＬＮＡ６４０ａはシングル出力モードまたはマルチ出力モードで動作し得る。シングル出力モードでは、ＳＩＭＯ  ＬＮＡ６４０ａは、入力ＲＦ信号を受信し、１つの負荷回路６９０に１つの出力ＲＦ信号を与える。シングル出力モードは、（ｉ）キャリアアグリゲーションを用いない１つのキャリア上での送信、または（ｉｉ）帯域間ＣＡのための異なる帯域中のキャリアの複数のセット上での送信間のキャリアの１つのセット上での送信、または（ｉｉｉ）１つのワイヤレスシステムからの送信信号を受信するために使用され得る。マルチ出力モードでは、ＳＩＭＯ  ＬＮＡ６４０ａは、入力ＲＦ信号を受信し、２つの負荷回路６９０に２つの出力ＲＦ信号を与える。マルチ出力モードは、（ｉ）帯域内ＣＡのためのキャリアの２つのセット上での送信、または（ｉｉ）２つのワイヤレスシステムからの２つの送信信号を受信するために使用され得る。
【００４５】
[0053]図６Ｂに、ＲＦｏｕｔ１が有効にされたシングル出力モードでのＳＩＭＯ  ＬＮＡ６４０ａの動作を示す。この場合、カスコードトランジスタ６７４ａはオンにされ、カスコードトランジスタ６７４ｂはオフにされる。さらに、スイッチ６８２ａは、トランジスタ６８４ａおよび６８４ｂをオフにし、トランジスタ６８６をオンにすることによって開いている。増幅器回路６５０ａは、入力ＲＦ信号を増幅し、第１の出力ＲＦ信号（ＲＦｏｕｔ１）を与える。増幅器回路６５０ａは、開いたスイッチ６８２ａを介して増幅器回路６５０ｂから絶縁される。
【００４６】
[0054]図６Ｃに、ＲＦｏｕｔ２が有効にされたシングル出力モードでのＳＩＭＯ  ＬＮＡ６４０ａの動作を示す。この場合、カスコードトランジスタ６７４ｂはオンにされ、カスコードトランジスタ６７４ａはオフにされ、スイッチ６８２ａは開いている。増幅器回路６５０ｂは、入力ＲＦ信号を増幅し、第２の出力ＲＦ信号（ＲＦｏｕｔ２）を与える。増幅器回路６５０ｂは、開いたスイッチ６８２ａを介して増幅器回路６５０ａから絶縁される。
【００４７】
[0055]図６Ｄに、マルチ出力モードでのＳＩＭＯ  ＬＮＡ６４０ａの動作を示す。この場合、カスコードトランジスタ６７４ａとカスコードトランジスタ６７４ｂは両方ともオンにされる。さらに、スイッチ６８２ａは、トランジスタ６８４ａおよび６８４ｂをオンにし、トランジスタ６８６をオフにすることによって閉じている。増幅器回路６５０ａおよび６５０ｂは入力ＲＦ信号を増幅し、それらの出力電流は加算される。総電流の約１／２がＲＦｏｕｔ１信号として与えられる。残りの電流はＲＦｏｕｔ２信号として与えられる。
【００４８】
[0056]図７Ａに、電流バッファ出力における別個の誘導性ディジェネレーションおよび雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡ６４０ｂの例示的な設計の概略図を示す。ＳＩＭＯ  ＬＮＡ６４０ｂは、図５のＳＩＭＯ  ＬＮＡ５４０の別の例示的な設計である。ＳＩＭＯ  ＬＮＡ６４０ｂは、２つの増幅器回路６５０ａおよび６５０ｂとスイッチ６８２ｂとを含む。各増幅器回路６５０は、（ｉ）利得トランジスタ６６４とソースディジェネレーションインダクタ６６６とを備える利得回路６６０と、（ｉｉ）カスコードトランジスタ６７４を備える電流バッファ６７０とを含む。スイッチ６８２ｂは、それのソースが増幅器回路６５０ａの出力に結合され、それのゲートがＳｗ制御信号を受信し、それのドレインが増幅器回路６５０ｂの出力に結合された、ＮＭＯＳトランジスタ６８８を含む。ＭＯＳトランジスタ（たとえば、ＮＭＯＳトランジスタ６８８）は対称構造で実装され得、ＭＯＳトランジスタのソースとドレインは交換可能であり得る。ＳＩＭＯ  ＬＮＡ６４０ｂは、図６Ｂ〜図６Ｄについて上記で説明したように、シングル出力モードまたはマルチ出力モードで動作し得る。
【００４９】
[0057]図６Ａおよび図７Ａは、２つの増幅器回路の出力を短絡させるために使用され得るスイッチの２つの例示的な設計を示す。スイッチは他の方法でも実装され得る。別の例示的な設計では、キャパシタおよび／または抵抗器は１つまたは複数のＭＯＳトランジスタと直列に結合され得、その直列組合せは２つの増幅器回路の出力間に結合され得る。キャパシタおよび／または抵抗器は、雑音指数のトレードオフを用いて絶縁を改善し得る。
【００５０】
[0058]図７Ｂに、電流バッファ出力における共有誘導性ディジェネレーションおよび雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡ６４０ｃの例示的な設計の概略図を示す。ＳＩＭＯ  ＬＮＡ６４０ｃは、図５のＳＩＭＯ  ＬＮＡ５４０のまた別の例示的な設計である。ＳＩＭＯ  ＬＮＡ６４０ｃは、２つの増幅器回路６５２ａおよび６５２ｂとスイッチ６８２ａとを含む。各増幅器回路６５２は、（ｉ）利得トランジスタ６６４を備える利得回路６６２と、（ｉｉ）カスコードトランジスタ６７４を備える電流バッファ６７０とを含む。利得回路６６２ａおよび６６２ｂ中の利得トランジスタ６６４ａおよび６６４ｂは、一方の端部が利得トランジスタ６６４ａおよび６６４ｂのソースに結合され、他方の端部が回路接地に結合された、ソースディジェネレーションインダクタ６６６を共有する。ＳＩＭＯ  ＬＮＡ６４０ｃは、図６Ｂ〜図６Ｄについて上記で説明したように、シングル出力モードまたはマルチ出力モードで動作し得る。
【００５１】
[0059]図７Ｃに、電流バッファ出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡ６４０ｃと、トランスフォーマベースの信号分割を用いた負荷回路６９１との例示的な設計の概略図を示す。ＳＩＭＯ  ＬＮＡ６４０ｃは、図７Ｂにおいて説明したように結合された、ソースディジェネレーションインダクタ６６６ならびにスイッチ６８２ａを共有する、２つの増幅器回路６５２ａおよび６５２ｂを含む。負荷回路６９１は増幅器回路６５２ａおよび６５２ｂに結合される。図７Ｃに示されている例示的な設計では、負荷回路６９１は、１次コイル６９３と２つの２次コイル６９５ａおよび６９５ｂとを有するトランスフォーマを備える。１次コイル６９３は、一方の端部が増幅器回路６５２ａの出力に結合され、他方の端部が増幅器回路６５２ｂの出力に結合され、中央タップがＶＤＤ電源に結合される。２次コイル６９５ａおよび６９５ｂは１次コイル６９３に磁気的に結合される。２次コイル６９５ａは第１のダウンコンバータに第１の差動増幅ＲＦ信号を与える。２次コイル６９５ｂは第２のダウンコンバータに第２の差動増幅ＲＦ信号を与える。例示的な設計では、２次コイル６９５ａと２次コイル６９５ｂは互いに対称であり得る。
【００５２】
[0060]図８に、利得回路出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡ８４０の例示的な設計のブロック図を示す。ＳＩＭＯ  ＬＮＡ８４０は図３の１つまたは複数のＬＮＡ３４０のために使用され得る。ＳＩＭＯ  ＬＮＡ８４０は、それぞれＭ個の負荷回路８９０ａ〜８９０ｍに結合された、複数（Ｍ個）の増幅器回路８５０ａ〜８５０ｍを含む。各増幅器回路８５０は、電流バッファ８７０に結合された利得回路８６０を含む。各増幅器回路８５０は、それぞれのＶｅｎｂ制御信号を介してそれの電流バッファ８７０をオンにすることによって有効にされ得る。
【００５３】
[0061]図８に示されている例示的な設計では、ＳＩＭＯ  ＬＮＡ８４０は、利得回路８６０の出力間の相互接続回路８８０をさらに含む。相互接続回路８８０は、すべての有効にされた利得回路８６０からの出力電流が互いに加算されることを可能にする。次いで、すべての有効にされた利得回路８６０からの総電流は、すべての有効にされた増幅器回路８５０の電流バッファ８７０間で分割され得る。相互接続回路８８０は、以下で説明するように、様々な方法で実装され得る。
【００５４】
[0062]利得回路出力における雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡ８４０は、様々な回路アーキテクチャと様々なタイプのトランジスタとを用いて実装され得る。ＮＭＯＳトランジスタを用いて実装されるＳＩＭＯ  ＬＮＡ８４０のいくつかの例示的な設計について以下で説明する。
【００５５】
[0063]図９Ａに、利得回路出力における別個の誘導性ディジェネレーションおよび雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡ９４０ａの例示的な設計の概略図を示す。ＳＩＭＯ  ＬＮＡ９４０ａは、図８のＳＩＭＯ  ＬＮＡ８４０の１つの例示的な設計である。ＳＩＭＯ  ＬＮＡ９４０ａは、２つの増幅器回路９５０ａおよび９５０ｂと、ＡＣ結合キャパシタ９８２を用いて実装される相互接続回路９８０ａとを含む。各増幅器回路９５０は、（ｉ）利得トランジスタ９６４とソースディジェネレーションインダクタ９６６とを備える利得回路９６０と、（ｉｉ）カスコードトランジスタ９７４を備える電流バッファ９７０とを含む。キャパシタ９８２は、利得回路９６０ａの出力と利得回路９６０ｂの出力との間に結合され、利得回路９６０ａの出力と利得回路９６０ｂの出力を電気的に短絡させるように働く。電流バッファ９７０ａおよび９７０ｂが絶縁を行うので、利得回路９６０の出力は、スイッチを使用する必要なしにキャパシタ９８２を介して互いに効果的に短絡させられ得る。ＳＩＭＯ  ＬＮＡ９４０ａは入力ＲＦ信号を受信し、入力ＲＦ信号は、増幅器回路９５０ａと増幅器回路９５０ｂの両方に印加される。増幅器回路９５０ａおよび９５０ｂは、それぞれ２つの出力ＲＦ信号ＲＦｏｕｔ１およびＲＦｏｕｔ２を与える。
【００５６】
[0064]図９Ａは、相互接続回路９８０ａがキャパシタ９８２を用いて実装される例示的な設計を示す。キャパシタ９８２は、それのインピーダンスがカスコードトランジスタ９７４の相互コンダクタンス（または１／ｇｍ）と比較して小さくなるように、十分に大きくなるべきである。相互接続回路は、他の回路を用いた他の方法でも実装され得る。
【００５７】
[0065]ＳＩＭＯ  ＬＮＡ９４０ａはシングル出力モードまたはマルチ出力モードで動作し得る。シングル出力モードでは、ＳＩＭＯ  ＬＮＡ９４０ａは、入力ＲＦ信号を受信し、ＲＦｏｕｔ１またはＲＦｏｕｔ２のいずれかであり得る、１つの出力ＲＦ信号を与える。マルチ出力モードでは、ＳＩＭＯ  ＬＮＡ９４０ａは、入力ＲＦ信号を受信し、２つの出力ＲＦ信号ＲＦｏｕｔ１およびＲＦｏｕｔ２を与える。
【００５８】
[0066]図９Ｂに、利得回路出力における共有誘導性ディジェネレーションおよび雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡ９４０ｂの例示的な設計の概略図を示す。ＳＩＭＯ  ＬＮＡ９４０ｂは、図８のＳＩＭＯ  ＬＮＡ８４０の別の例示的な設計である。ＳＩＭＯ  ＬＮＡ９４０ｂは、２つの増幅器回路９５２ａおよび９５２ｂと相互接続回路９８０ａとを含む。各増幅器回路９５２は、（ｉ）利得トランジスタ９６４を備える利得回路９６２と、（ｉｉ）カスコードトランジスタ９７４を備える電流バッファ９７０とを含む。利得回路９６２ａおよび９６２ｂ中の利得トランジスタ９６４ａおよび９６４ｂは、一方の端部が利得トランジスタ９６４ａおよび９６４ｂのソースに結合され、他方の端部が回路接地に結合された、ソースディジェネレーションインダクタ９６６を共有する。ＳＩＭＯ  ＬＮＡ９４０ｂはシングル出力モードまたはマルチ出力モードで動作し得る。
【００５９】
[0067]図９Ｃに、利得回路出力における共有誘導性ディジェネレーションおよび雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡ  ９４０ｃの例示的な設計の概略図を示す。ＳＩＭＯ  ＬＮＡ９４０ｃは、図８のＳＩＭＯ  ＬＮＡ８４０のまた別の例示的な設計である。ＳＩＭＯ  ＬＮＡ９４０ｃは、２つの増幅器回路９５２ａおよび９５２ｂと、ソースディジェネレーションインダクタ９６６と、相互接続回路９８０ｂとを含む。相互接続回路９８０ｂは２つのクロス結合カスコードトランジスタ９８４ａおよび９８４ｂを含む。カスコードトランジスタ９８４ａは、それのソースが利得トランジスタ９６４ａのドレインに結合され、それのゲートがＶｅｎｂ１２制御信号を受信し、それのドレインが増幅器回路９５２ｂの出力に結合される。カスコードトランジスタ９８４ｂは、それのソースが利得トランジスタ９６４ｂのドレインに結合され、それのゲートがＶｅｎｂ２１制御信号を受信し、それのドレインが増幅器回路９５２ａの出力に結合される。
【００６０】
[0068]ＳＩＭＯ  ＬＮＡ９４０ｃはシングル出力モードまたはマルチ出力モードで動作し得る。ＲＦｏｕｔ１が有効にされたシングル出力モードでは、増幅器回路９５２ａは有効にされ得、増幅器回路９５２ｂは無効にされ得、ＮＭＯＳトランジスタ９８４ａおよび９８４ｂはオフにされ得、増幅器回路９５２ａはＲＦｏｕｔ１信号を与え得る。代替的に、増幅器回路９５２ａは有効にされ得、利得トランジスタ９６４ｂおよびカスコードトランジスタ９８４ｂは有効にされ得、カスコードトランジスタ９７４ｂおよび９８４ａは無効にされ得、増幅器回路９５２ａはＲＦｏｕｔ１信号を与え得る。
【００６１】
[0069]ＲＦｏｕｔ２が有効にされたシングル出力モードでは、増幅器回路９５２ｂは有効にされ得、増幅器回路９５２ａは無効にされ得、ＮＭＯＳトランジスタ９８４ａおよび９８４ｂはオフにされ得、増幅器回路９５２ｂはＲＦｏｕｔ２信号を与え得る。代替的に、増幅器回路９５２ｂは有効にされ得、利得トランジスタ９６４ａおよびカスコードトランジスタ９８４ａは有効にされ得、カスコードトランジスタ９７４ａおよび９８４ｂは無効にされ得、増幅器回路９５２ｂはＲＦｏｕｔ２信号を与え得る。
【００６２】
[0070]マルチ出力モードでは、増幅器回路９５２ａと増幅器回路９５２ｂは両方とも有効にされ得、ＮＭＯＳトランジスタ９８４ａおよび９８４ｂは有効にされ得、増幅器回路９５２ａおよび９５２ｂは、それぞれＲＦｏｕｔ１信号およびＲＦｏｕｔ２信号を与え得る。マルチ出力モードでは、利得回路９６２ａは、それの出力電流の１／２をカスコードトランジスタ９７４ａに与え、それの出力電流の残りの１／２をカスコードトランジスタ９８４ａに与え得る。同様に、利得回路９６２ｂは、それの出力電流の１／２をカスコードトランジスタ９７４ｂに与え、それの出力電流の残りの１／２をカスコードトランジスタ９８４ｂに与え得る。カスコードトランジスタ９７４ａおよび９８４ｂからの電流は増幅器回路９５２ａの出力において加算され得る。カスコードトランジスタ９７４ｂおよび９８４ａからの電流は増幅器回路９５２ｂの出力において加算され得る。カスコードトランジスタ９８４ａおよび９８４ｂは、利得トランジスタ９６４ａおよび９６４ｂに低いインピーダンスを提示しながら、利得トランジスタ９６４ａのドレインと利得トランジスタ９６４ｂのドレインとを互いに効果的に短絡させる。増幅器回路９５２ａおよび９５２ｂの雑音指数は、カスコードトランジスタ９８４ａおよび９８４ｂをオンにし、マルチ出力モードで利得トランジスタ９６４ａおよび９６４ｂの出力電流を分割することによって取得された雑音スプリッティングを介して改善され得る。
【００６３】
[0071]図９Ａおよび図９Ｃは、利得回路９６０間の相互接続回路９８０の２つの例示的な設計を示す。利得回路間の相互接続回路は他の方法でも実装され得る。別の例示的な設計では、相互接続回路は、図７ＡのＮＭＯＳトランジスタ６８８について示されたように結合され得る、ＮＭＯＳトランジスタを用いて実装され得る。また別の例示的な設計では、相互接続回路は、図６Ａの直列ＮＭＯＳトランジスタ６８４ａおよび６８４ｂとシャントＮＭＯＳトランジスタ６８６とについて示されたように結合され得る、２つの直列ＮＭＯＳトランジスタとシャントＮＭＯＳトランジスタとを用いて実装され得る。相互接続回路は、様々な方法で実装され得、相互接続回路を見て低いインピーダンスを有するべきである。
【００６４】
[0072]図６Ａ〜図９Ｃは、利得トランジスタとカスコードトランジスタとを備えるＬＮＡのいくつかの例示的な設計を示す。別の例示的な設計では、ＬＮＡは、インバータと同様の方法で結合されたＮＭＯＳトランジスタとＰチャネル金属酸化物半導体（ＰＭＯＳ）トランジスタとを備え得る。また別の例示的な設計では、ＬＮＡは差動ペアを備え得る。ＬＮＡは他の方法でも実装され得る。
【００６５】
[0073]本明細書で説明する雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡは様々な適用例のために使用され得る。ＳＩＭＯ  ＬＮＡは、キャリアアグリゲーションのための（たとえば、同じ帯域中の）複数のキャリア上での送信を受信するために使用され得る。ＳＩＭＯ  ＬＮＡは、複数のワイヤレスシステム（たとえば、ＬＴＥおよびＧＳＭ、ＥＶＤＯおよびＣＤＭＡ  １Ｘ、ＷＬＡＮおよびＢｌｕｅｔｏｏｔｈなど）からの（たとえば、同じ帯域中の）送信信号を同時に受信するためにも使用され得る。ＳＩＭＯ  ＬＮＡは、異なるサービス（たとえば、音声およびデータ）のための送信を同時に受信するためにも使用され得る。ＳＩＭＯ  ＬＮＡは、シングル出力モードで単一の出力ＲＦ信号を与えるか、またはマルチ出力モードで複数の出力ＲＦ信号を与え得る。
【００６６】
[0074]本明細書で説明する雑音スプリッティングを用いたＳＩＭＯ  ＬＮＡは様々な利点を与え得る。第１に、これらのＳＩＭＯ  ＬＮＡは、線形性などの他の性能メトリックを犠牲にすることなしに、雑音スプリッティングによるより良い雑音指数を有し得る。第２に、ＳＩＭＯ  ＬＮＡは、ダイ面積の追加ほとんどなしに、電流消費の増加なしに実装され得る。第３に、雑音スプリッティングは、同じ入力ＲＦ信号を共有する２つ以上の増幅器回路をもつ任意の回路に適用され得る。
【００６７】
[0075]例示的な設計では、装置（たとえば、ワイヤレスデバイス、ＩＣ、回路モジュールなど）は、複数の増幅器回路と少なくとも１つの相互接続回路とを含み得る。複数の増幅器回路（たとえば、図５の増幅器回路５５０ａ〜５５０ｍまたは図８の増幅器回路８５０ａ〜８５０ｍ）は、それらの入力が互いに結合され得、入力ＲＦ信号を受信し得る。少なくとも１つの相互接続回路（たとえば、図５の相互接続回路５８０または図８の相互接続回路８８０）は、少なくとも１つの相互接続回路に結合された複数の増幅器回路のうちの少なくとも２つを短絡させ得る。各相互接続回路は、その相互接続回路に結合された２つの増幅器回路の出力または内部ノードを短絡させるために閉じていることがある。
【００６８】
[0076]例示的な設計では、複数の増幅器回路は、複数の利得回路（たとえば、図５の利得回路５６０または図８の利得回路８６０）と複数の電流バッファ（たとえば、図５の電流バッファ５７０または図７の電流バッファ８７０）とを備え得る。各増幅器回路は、１つの電流バッファに結合された１つの利得回路を含み得る。例示的な設計では、各利得回路は、その利得回路が有効にされたとき、入力ＲＦ信号を受信し、増幅信号を与える、利得トランジスタを備え得る。例示的な設計では、各電流バッファは、その電流バッファが有効にされたとき、関連する利得回路から増幅信号を受信し、出力ＲＦ信号を与える、カスコードトランジスタを備え得る。
【００６９】
[0077]例示的な設計では、複数の増幅器回路のうちの１つは、この１つの増幅器回路が有効にされたとき、入力ＲＦ信号を増幅し、１つの出力ＲＦ信号を与え得る。残りの増幅器回路は無効にされ得る。例示的な設計では、複数の増幅器回路は、入力ＲＦ信号を増幅し、複数の出力ＲＦ信号を与えるために有効にされ得る。各増幅器回路は、複数の増幅器回路が有効にされたとき、複数の利得回路の各々からの電流の一部分を備える出力電流を与え得る。
【００７０】
[0078]例示的な設計では、たとえば、図５に示したように、電流バッファ出力における雑音スプリッティングが実装され得る。少なくとも１つの相互接続回路は、複数の増幅器回路の出力間に結合された少なくとも１つのスイッチ（たとえば、図５のスイッチ５８２）を備え得る。各スイッチは、そのスイッチに結合された２つの増幅器回路の出力を短絡させるために閉じていることがある。少なくとも１つの相互接続回路またはスイッチは、複数の増幅器回路が有効にされたとき、複数の増幅器回路の出力を短絡させ得る。
【００７１】
[0079]別の例示的な設計では、たとえば、図８に示したように、利得回路出力における雑音スプリッティングが実装され得る。例示的な設計では、少なくとも１つの相互接続回路は、複数の利得回路の出力間に結合された少なくとも１つのキャパシタ（たとえば、図９Ａのキャパシタ９８２）を備え得る。各キャパシタは、そのキャパシタに結合された２つの利得回路の出力を短絡させ得る。少なくとも１つの相互接続回路は、複数の増幅器回路が有効にされたとき、複数の利得回路の出力を短絡させ得る。別の例示的な設計では、少なくとも１つの相互接続回路は、複数の利得回路と複数の電流バッファとの間に結合された複数のカスコードトランジスタ（たとえば、図９Ｃのカスコードトランジスタ９８４）を備え得る。各カスコードトランジスタは、１つの増幅器回路中の利得回路と別の増幅器回路中の電流バッファとの間に結合され得る。複数の増幅器回路が有効にされたとき、複数のカスコードトランジスタはオンにされ得る。
【００７２】
[0080]例示的な設計では、複数の増幅器回路は第１および第２の増幅器回路を備え得る。第１の増幅器回路（たとえば、図６Ａの増幅器回路６５０ａ）は、第１の利得トランジスタ（たとえば、利得トランジスタ６６４ａ）と第１のカスコードトランジスタ（たとえば、カスコードトランジスタ６７４ａ）とを備え得る。第２の増幅器回路（たとえば、増幅器回路６５０ｂ）は、第２の利得トランジスタ（たとえば、利得トランジスタ６６４ａ）と第２のカスコードトランジスタ（たとえば、カスコードトランジスタ６７４ａ）とを備え得る。例示的な設計では、各利得回路のために別個のソースディジェネレーションインダクタが使用され得る。第１の増幅器回路は、第１の利得トランジスタのソースと回路接地との間に結合された第１のインダクタ（たとえば、インダクタ６６６ａ）を備え得る。第２の増幅器回路は、第２の利得トランジスタのソースと回路接地との間に結合された第２のインダクタ（たとえば、インダクタ６６６ｂ）を備え得る。別の例示的な設計では、共有ソースディジェネレーションインダクタ（たとえば、図７Ｂのインダクタ６６６）が、第１および第２の利得トランジスタのために使用され得、これらの利得トランジスタのソースと回路接地との間に結合され得る。
【００７３】
[0081]例示的な設計では、少なくとも１つの相互接続回路は、第１のカスコードトランジスタのドレインと第２のカスコードトランジスタのドレインとの間に結合されたスイッチ（たとえば、図６Ａのスイッチ６８２ａまたは図７Ａのスイッチ６８２ｂ）を備え得る。スイッチは、第１の増幅器回路または第２の増幅器回路のみが有効にされたときに開いていることがあり、第１の増幅器回路と第２の増幅器回路の両方が有効にされたときに閉じていることがある。例示的な設計では、スイッチは第１、第２および第３のトランジスタを備え得る。第１のトランジスタ（たとえば、図６ＡのＮＭＯＳトランジスタ６８４ａ）は、第１のカスコードトランジスタのドレインと中間ノードとの間に結合され得る。第２のトランジスタ（たとえば、ＮＭＯＳトランジスタ６８４ｂ）は、中間ノードと第２のカスコードトランジスタのドレインとの間に結合され得る。第３のトランジスタ（たとえば、ＮＭＯＳトランジスタ６８６）は、中間ノードと回路接地との間に結合され得る。別の例示的な設計では、スイッチは、第１のカスコードトランジスタのドレインと第２のカスコードトランジスタのドレインとの間に結合されたトランジスタ（たとえば、図７ＡのＮＭＯＳトランジスタ６８８）を備え得る。スイッチは他の方法でも実装され得る。
【００７４】
[0082]別の例示的な設計では、少なくとも１つの相互接続回路は、第１の利得トランジスタのドレインと第２の利得トランジスタのドレインとの間に結合されたキャパシタ（たとえば、図９Ａのキャパシタ９８２）を備え得る。第１の増幅器回路が有効にされたとき、第１のカスコードトランジスタがオンにされ得、第２のカスコードトランジスタがオフにされ得る。第２の増幅器回路が有効にされたとき、第２のカスコードトランジスタがオンにされ得、第１のカスコードトランジスタがオフにされ得る。第１および第２の増幅器回路が有効にされたとき、第１のカスコードトランジスタと第２のカスコードトランジスタが両方ともオンにされ得る。
【００７５】
[0083]また別の例示的な設計では、少なくとも１つの相互接続回路は第３および第４のカスコードトランジスタを備え得る。第３のカスコードトランジスタ（たとえば、図９Ｃのカスコードトランジスタ９８４ａ）は、第１の利得トランジスタのドレインと第２のカスコードトランジスタのドレインとの間に結合され得る。第４のカスコードトランジスタ（たとえば、カスコードトランジスタ９８４ｂ）は、第２の利得トランジスタのドレインと第１のカスコードトランジスタのドレインとの間に結合され得る。第１の増幅器回路と第２の増幅器回路が両方とも有効にされたとき、第３および第４のカスコードトランジスタがオンにされ得る。第１の増幅器回路が有効にされたとき、第１のカスコードトランジスタのみがオンにされ得るか、または第１のカスコードトランジスタと第４のカスコードトランジスタの両方がオンにされ得る。第２の増幅器回路が有効にされたとき、第２のカスコードトランジスタのみがオンにされ得るか、または第２のカスコードトランジスタと第３のカスコードトランジスタの両方がオンにされ得る。
【００７６】
[0084]本装置は、それぞれ第１および第２の増幅器回路に結合された第１および第２の負荷回路を含み得る。例示的な設計では、第１の負荷回路（たとえば、図６Ａの負荷回路６９０ａ）は、第１の増幅器回路に結合された第１のトランスフォーマ（たとえば、トランスフォーマ６９２ａ）を備え得る。第２の負荷回路（たとえば、負荷回路６９０ｂ）は、第２の増幅器回路に結合された第２のトランスフォーマ（たとえば、トランスフォーマ６９２ｂ）を備え得る。第１および第２の負荷回路は他の方法でも実装され得る。
【００７７】
[0085]図１０に、信号増幅を実行するためのプロセス１０００の例示的な設計を示す。プロセス１０００は、ワイヤレスデバイスによって、または何らかの他のエンティティによって実行され得る。それらの入力が互いに結合され得る複数の増幅器回路に入力ＲＦ信号を印加する（ブロック１０１２）。入力ＲＦ信号を増幅し、少なくとも１つの出力ＲＦ信号を与えるために、複数の増幅器回路のうちの少なくとも１つを有効にする（ブロック１０１４）。雑音スプリッティングを実行し、雑音指数を改善するために、複数の増幅器回路が有効にされたとき、少なくとも１つの相互接続回路を介して複数の増幅器回路を短絡させる（ブロック１０１６）。各相互接続回路は、その相互接続回路に結合された２つの増幅器回路の出力または内部ノードを短絡させ得る。
【００７８】
[0086]ブロック１０１４の例示的な設計では、入力ＲＦ信号は、複数の増幅器回路中の複数の利得回路を用いて増幅され得る。複数の増幅器回路は出力電流を与え得る。各増幅器回路からの出力電流は、複数の利得回路の各々からの電流の一部分を備え得る。
【００７９】
[0087]本明細書で説明する雑音スプリッティングを用いた増幅器（たとえば、ＳＩＭＯ  ＬＮＡ）は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路板（ＰＣＢ）、電子デバイスなどの上で実装され得る。雑音スプリッティングを用いた増幅器はまた、相補型金属酸化物半導体（ＣＭＯＳ：complementary metal oxide semiconductor）、ＮＭＯＳ、ＰＭＯＳ、バイポーラ接合トランジスタ（ＢＪＴ：bipolar junction transistor）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ：bipolar-CMOS）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＧａＡｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：heterojunction bipolar transistor）、高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）、シリコンオンインシュレータ（ＳＯＩ：silicon-on-insulator）など、様々なＩＣプロセス技術を用いて作製され得る。
【００８０】
[0088]本明細書で説明する雑音スプリッティングを用いた増幅器を実装する装置は、スタンドアロンデバイスであり得るか、またはより大きいデバイスの一部であり得る。デバイスは、（ｉ）スタンドアロンＩＣ、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含み得る１つまたは複数のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）などのＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）などのＡＳＩＣ、（ｖ）他のデバイス内に埋め込まれ得るモジュール、（ｖｉ）受信機、セルラーフォン、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、（ｖｉｉ）その他であり得る。
【００８１】
[0089]１つまたは複数の例示的な設計では、説明した機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実装され得る。ソフトウェアで実装される場合、機能は、１つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶されるか、あるいはコンピュータ可読媒体を介して送信され得る。コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を可能にする任意の媒体を含む、コンピュータ記憶媒体と通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。限定ではなく例として、そのようなコンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態の所望のプログラムコードを搬送または記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を備えることができる。また、いかなる接続もコンピュータ可読媒体と適切に呼ばれる。たとえば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用するディスク（disk）およびディスク（disc）は、コンパクトディスク（disc）（ＣＤ）、レーザーディスク（登録商標）（disc）、光ディスク（disc）、デジタル多用途ディスク（disc）（ＤＶＤ）、フロッピー（登録商標）ディスク（disk）およびｂｌｕ−ｒａｙ（登録商標）ディスク（disc）を含み、ディスク（disk）は、通常、データを磁気的に再生し、ディスク（disc）は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれるべきである。
【００８２】
[0090]本開示についての以上の説明は、いかなる当業者も本開示を作成または使用することができるように与えたものである。本開示への様々な修正は当業者には容易に明らかとなり、本明細書で定義した一般原理は、本開示の範囲から逸脱することなく他の変形形態に適用され得る。したがって、本開示は、本明細書で説明した例および設計に限定されるものではなく、本明細書で開示した原理および新規の特徴に合致する最も広い範囲を与えられるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
入力無線周波数（ＲＦ）信号を受信するように構成された複数の増幅器回路と、
少なくとも１つの相互接続回路に結合された前記複数の増幅器回路のうちの少なくとも２つを短絡させるように構成された前記少なくとも１つの相互接続回路と
を備える装置。
［Ｃ２］
前記複数の増幅器回路が複数の利得回路と複数の電流バッファとを備え、各増幅器回路について、１つの利得回路と１つの電流バッファとである、Ｃ１に記載の装置。
［Ｃ３］
各増幅器回路は、前記複数の増幅器回路が、前記入力ＲＦ信号を増幅し、複数の出力ＲＦ信号を与えるために有効にされたとき、前記複数の利得回路の各々からの電流の一部分を備える出力電流を与えるように構成された、Ｃ２に記載の装置。
［Ｃ４］
前記少なくとも１つの相互接続回路は、前記複数の増幅器回路が有効にされたとき、前記複数の増幅器回路の出力を短絡させるように構成された、Ｃ１に記載の装置。
［Ｃ５］
前記少なくとも１つの相互接続回路は、前記複数の増幅器回路が有効にされたとき、前記複数の利得回路の出力を短絡させるように構成された、Ｃ２に記載の装置。
［Ｃ６］
前記少なくとも１つの相互接続回路が、
前記複数の利得回路と前記複数の電流バッファとの間に結合された複数のカスコードトランジスタ
を備え、各カスコードトランジスタが、１つの増幅器回路中の利得回路と別の増幅器回路中の電流バッファとの間に結合され、前記複数の増幅器回路が有効にされたとき、前記複数のカスコードトランジスタがオンにされる、Ｃ２に記載の装置。
［Ｃ７］
前記複数の増幅器回路のうちの１つは、前記１つの増幅器回路が有効にされたとき、前記入力ＲＦ信号を増幅し、出力ＲＦ信号を与えるように構成され、前記複数の増幅器回路のうちの残りの増幅器回路が無効にされる、Ｃ１に記載の装置。
［Ｃ８］
前記複数の増幅器回路が第１および第２の増幅器回路を備え、前記第１の増幅器回路が第１の利得トランジスタと第１のカスコードトランジスタとを備え、前記第２の増幅器回路が第２の利得トランジスタと第２のカスコードトランジスタとを備える、Ｃ１に記載の装置。
［Ｃ９］
前記少なくとも１つの相互接続回路が、前記第１のカスコードトランジスタのドレインと前記第２のカスコードトランジスタのドレインとの間に結合されたスイッチを備え、前記スイッチは、前記第１の増幅器回路または前記第２の増幅器回路のみが有効にされたときに開いており、前記第１の増幅器回路と前記第２の増幅器回路の両方が有効にされたときに閉じている、Ｃ８に記載の装置。
［Ｃ１０］
前記スイッチが、
前記第１のカスコードトランジスタのドレインと中間ノードとの間に結合された第１のトランジスタと、
前記中間ノードと前記第２のカスコードトランジスタのドレインとの間に結合された第２のトランジスタと、
前記中間ノードと回路接地との間に結合された第３のトランジスタと
を備える、Ｃ９に記載の装置。
［Ｃ１１］
前記スイッチが、
前記第１のカスコードトランジスタの前記ドレインと前記第２のカスコードトランジスタの前記ドレインとの間に結合されたトランジスタ
を備える、Ｃ９に記載の装置。
［Ｃ１２］
前記少なくとも１つの相互接続回路が、前記第１の利得トランジスタのドレインと前記第２の利得トランジスタのドレインとの間に結合されたキャパシタを備え、前記第１の増幅器回路が有効にされたとき、前記第１のカスコードトランジスタがオンにされ、前記第２のカスコードトランジスタがオフにされ、前記第２の増幅器回路が有効にされたとき、前記第２のカスコードトランジスタがオンにされ、前記第１のカスコードトランジスタがオフにされ、前記第１および第２の増幅器回路が有効にされたとき、前記第１のカスコードトランジスタと前記第２のカスコードトランジスタの両方がオンにされる、Ｃ８に記載の装置。
［Ｃ１３］
前記少なくとも１つの相互接続回路が、
前記第１の利得トランジスタのドレインと前記第２のカスコードトランジスタのドレインとの間に結合された第３のカスコードトランジスタと、
前記第２の利得トランジスタのドレインと前記第１のカスコードトランジスタのドレインとの間に結合された第４のカスコードトランジスタと
を備え、前記第１の増幅器回路と前記第２の増幅器回路の両方が有効にされたとき、前記第３および第４のカスコードトランジスタがオンにされる、Ｃ８に記載の装置。
［Ｃ１４］
前記第１の増幅器回路が有効にされたとき、前記第１のカスコードトランジスタのみがオンにされるか、または前記第１のカスコードトランジスタと前記第４のカスコードトランジスタの両方がオンにされる、Ｃ１３に記載の装置。
［Ｃ１５］
前記第１および第２の利得トランジスタのソースと回路接地との間に結合されたインダクタ
をさらに備える、Ｃ８に記載の装置。
［Ｃ１６］
前記第１の増幅器回路に結合された第１のトランスフォーマを備える第１の負荷回路と、
前記第２の増幅器回路に結合された第２のトランスフォーマを備える第２の負荷回路とをさらに備える、Ｃ８に記載の装置。
［Ｃ１７］
複数の増幅器回路に入力無線周波数（ＲＦ）信号を印加することと、
前記入力ＲＦ信号を増幅し、少なくとも１つの出力ＲＦ信号を与えるために、前記複数の増幅器回路のうちの少なくとも１つを有効にすることと、
前記複数の増幅器回路が有効にされたとき、前記複数の増幅器回路を短絡させることとを備える方法。
［Ｃ１８］
前記複数の増幅器回路中の複数の利得回路を用いて前記入力ＲＦ信号を増幅することと、
前記複数の増幅器回路からの出力電流を与えることと
をさらに備え、各増幅器回路からの出力電流が、前記複数の利得回路の各々からの電流の一部分を備える、Ｃ１７に記載の方法。
［Ｃ１９］
入力無線周波数（ＲＦ）信号を受信するように構成された複数の増幅手段と、
少なくとも１つの相互接続手段に結合された前記複数の増幅手段のうちの少なくとも２つを短絡させるように構成された前記少なくとも１つの相互接続手段と
を備える装置。
［Ｃ２０］
前記複数の増幅手段が、
前記入力ＲＦ信号を増幅するように構成された複数の利得手段と、
前記複数の利得手段に結合された複数のバッファ手段と
を備え、各増幅手段は、前記複数の増幅手段が有効にされたとき、前記複数の利得手段の各々からの電流の一部分を備える出力電流を与えるように構成された、Ｃ１９に記載の装置。
【図１】
0006324977.tif 000011
【図２Ａ】
0006324977.tif 000012
【図２Ｂ】
0006324977.tif 000013
【図２Ｃ】
0006324977.tif 000014
【図２Ｄ】
0006324977.tif 000015
【図３】
0006324977.tif 000016
【図４】
0006324977.tif 000017
【図５】
0006324977.tif 000018
【図６Ａ】
0006324977.tif 000019
【図６Ｂ】
0006324977.tif 000020
【図６Ｃ】
0006324977.tif 000021
【図６Ｄ】
0006324977.tif 000022
【図７Ａ】
0006324977.tif 000023
【図７Ｂ】
0006324977.tif 000024
【図７Ｃ】
0006324977.tif 000025
【図８】
0006324977.tif 000026
【図９Ａ】
0006324977.tif 000027
【図９Ｂ】
0006324977.tif 000028
【図９Ｃ】
0006324977.tif 000029
【図１０】
0006324977.tif 000030