(57)【特許請求の範囲】
【請求項１】
並列に接続された半導体製電力切換デバイスの切換を制御する回路であって、この回路は、
各モジュールが一つの半導体製電力切換デバイスを制御する、複数の駆動モジュールと、
各切換コマンド信号が半導体製電力切換デバイスを制御して状態を切り換えるために駆動モジュールを起動する切換コマンド信号をモジュールに伝送する制御回路と、
これらの駆動モジュールと制御回路の間の電気絶縁部と、
を有し、前記のデバイスを制御する駆動モジュールの各々は、
切換遅延が駆動モジュールでの切換コマンド信号の検出とこの検出した切換コマンド信号に応じたデバイスの切換の間の時間間隔であるとして、このデバイスの切換遅延と基準遅延を比較するタイミング回路と、
検出した切換コマンド信号に続きモジュールで受信した切換コマンド信号による起動を遅らせる制御可能な遅延を実現する遅延回路と、を備え、
この遅延回路は、前記のデバイスの切換遅延の比較結果に応じて、この制御可能な遅延を制御し、それによって、基準遅延と次の切換コマンド信号に応じてデバイスを切り換える切換遅延の間の時間差を低減するように構成されており、
このタイミング回路が、コマンド信号の検出から始まるとともに基準遅延に等しい時間長の終了を示すタイマーを有し、このタイミング回路は、デバイスの切換が、この示された終了前、終了時及び／又は終了後に起こったのかの検出を含む比較を実施するように構成されている、
回路。
【請求項２】
当該のタイミング回路が、デバイスの切換遅延を測定するタイマーを有し、このタイミング回路が、測定した切換遅延と基準遅延の保存値を比較することによる比較を実施するように構成され、当該の次の時間差の低減が、この測定された時間差に対して相対的な低減である請求項１に記載の回路。
【請求項３】
一つのモジュールの一連の測定した各時間差に応じて、このモジュールの制御可能な遅延を制御し、それにより、この一連の連続した時間差がゼロに集束する形で、モジュールの次の時間差が或る程度低減されて、測定した時間差よりも小さくなるように構成されている請求項２に記載の回路。
【請求項４】
当該の各駆動モジュールが、モジュールの基準遅延に基づき当該の比較を実施するように構成され、これらのモジュールの基準遅延は、状態切換のためのデバイスの制御を起動する切換コマンド信号がモジュールによりほぼ同時に受信された場合に、当該の電力切換デバイスの切換をほぼ同期させる値を有し、好ましくは、これらの値が等しい請求項１から３までのいずれか一つに記載の回路。
【請求項５】
当該の各駆動モジュールが、当該の制御可能な遅延の制御を実施し、それにより、デバイスが同時にオンになった場合に、デバイスにより案内される電流間のばらつきを低下させるように構成されている請求項１から４までのいずれか一つに記載の回路。
【請求項６】
当該の制御回路は、当該の各駆動モジュールが当該の制御可能な遅延の制御を実施する時点を制御するように構成されている請求項１から５までのいずれか一つに記載の回路。
【請求項７】
当該の遅延回路は、制御可能なタイマーを有し、当該の制御可能な遅延を実現するために、このタイマーの計時時間値を調整するように構成され、このタイマーは、好ましくは、当該の切換コマンド信号のバッファ遅延時間を制御するように構成されていることと、当該の遅延回路は、次の切換コマンド信号の駆動強度を調整し、それにより当該の制御可能な遅延を実現するように構成されていることとの中の一つ以上である請求項１から６までのいずれか一つに記載の回路。
【請求項８】
当該のデバイスを制御する少なくとも一つの駆動モジュールが、そのモジュールの当該の時間差として、第一の時間差と第二の時間差を測定するように構成され、
この測定される第一の時間差が、デバイスをオンに切り換える場合における当該の基準遅延としてのターンオン基準遅延と当該の切換遅延の間のターンオン時間差であり、
この測定される第二の時間差が、デバイスをオフに切り換える場合における当該の基準遅延としてのターンオフ基準遅延と当該の切換遅延の間のターンオフ時間差であり、
この駆動モジュールが、
このターンオン時間差に応じて駆動モジュールの当該の制御可能な遅延を制御し、それにより、駆動モジュールの次のターンオン時間差を低減するとともに、
このターンオフ時間差に応じて駆動モジュールの当該の制御可能な遅延を制御し、それにより、駆動モジュールの次のターンオフ時間差を低減する、
ように構成されており、
このターンオン基準遅延とターンオフ基準遅延がほぼ等しい、
請求項１から７までのいずれか一つに記載の回路。
【請求項９】
請求項１から８までのいずれか一つに記載の回路を備えたブリッジ回路であって、半導体製電力切換デバイスが、このブリッジ回路の位相部の下側と上側のデバイスを構成し、  当該の駆動モジュールが、当該の比較とこの比較に基づく当該の制御可能な遅延制御をを実施し、それにより、下側のデバイスを制御する駆動モジュールで受信した当該の切換コマンド信号により当該の起動の遅延を制御するように構成され、
当該の駆動モジュールが、当該の比較とこの比較に基づく当該の制御可能な遅延制御をを実施し、それにより、上側のデバイスを制御する駆動モジュールで受信した当該の切換コマンド信号により当該の起動の遅延を制御するように構成され、
このブリッジ回路が、それにより、下側と上側のデバイスの切換の間の無駄な時間を低減する、
ブリッジ回路。
【請求項１０】
光ファイバインタフェースを備え、この制御回路が、この光ファイバインタフェースを介して当該の切換コマンド信号の伝送を実施するように構成されている請求項１から８までのいずれか一つに記載の回路。
【請求項１１】
当該の切換コマンド信号を伝送するための専用の電気インタフェースを有し、この制御回路が、この専用の電気インタフェースを介して当該の切換コマンド信号の伝送を実施するように構成されている請求項１から８までのいずれか一つ、或いは請求項１０に記載の回路。
【請求項１２】
当該の半導体製電力切換デバイスが少なくとも一つのＩＧＢＴを備えている請求項１から８までのいずれか一つ、或いは請求項１０又は１１に記載の回路。
【請求項１３】
請求項１から８までのいずれか一つ、或いは請求項１０から１２までのいずれか一つに記載の回路を備えた電力変換器。
【請求項１４】
並列に接続された半導体製電力切換デバイスの切換を制御する方法であって、この方法は、駆動モジュールに切換コマンド信号を伝送するための制御回路を使用し、この駆動モジュールは、この制御回路から電気絶縁され、これらの各切換コマンド信号は、半導体製電力切換デバイスを制御して状態を切り換えるために、一つの駆動モジュールを起動する信号であり、この方法は、前記のデバイス毎に、
切換遅延が駆動モジュールでの前記の切換コマンド信号の検出とこの検出した切換コマンド信号に応じたデバイスの切換の間の時間間隔であるとして、駆動モジュールにおいて前記のデバイスの切換遅延と基準遅延を比較する工程と、
駆動モジュールの制御可能な遅延を制御して、この検出した切換コマンド信号に続く切換コマンド信号による前記の少なくとも一つの起動を遅らせ、この制御が前記の比較結果に基づく制御であり、それにより、基準遅延と次の切換コマンド信号に応じたデバイスの切換遅延の間の時間差を低減する工程と、
を実施し、
前記の半導体製電力切換デバイスに関する工程を実施し、その際、前記のデバイスの切換が、前記のデバイスのオンへの切換であり、
前記の半導体製電力切換デバイスに関する工程を実施し、その際、前記のデバイスの切換が、前記のデバイスのオフへの切換であり、
このデバイスをオンに切り換える切換遅延と比べた基準遅延とこのデバイスをオフに切り換える切換遅延と比べた基準遅延がほぼ等しい、
方法。
【請求項１５】
当該の半導体製電力切換デバイスがブリッジ回路の位相部の下側と上側のデバイスを構成し、この方法が、これらの下側と上側のデバイスの切換の間の無駄な時間を低減するために、これらの下側と上側のデバイス毎に当該の工程を実施することから構成される請求項１４に記載の方法。
【請求項１６】
当該の比較が、駆動モジュールにおける基準遅延とデバイスの切換遅延の間の時間差の測定と、測定した時間差と基準遅延の保存値の比較とを含み、当該の低減された時間差が、この測定した時間差に対して相対的な時間差である請求項１４又は１５に記載の方法。
【請求項１７】
当該の制御可能な遅延の制御が、デバイスの複数の切換サイクルに渡る制御可能な遅延素子の一連の調整を含み、それにより、当該の時間差を徐々に低減する請求項１４から１６までのいずれか一つに記載の方法。
【請求項１８】
当該のデバイスの切換遅延に対する比較のためのターンオン基準遅延を決定することを有し、この切換遅延が、当該のデバイスのオンへの切換の起動に対して相対的なデバイスのターンオン遅延であり、この決定が、
当該の少なくとも一つの駆動モジュールに電力を供給する供給電源のコンプライアンス電圧と、
半導体製電力切換デバイスをオン状態で駆動する端子の最大入力抵抗と、
好ましくは、所望の最低温度での、半導体製電力切換デバイスの最大ターンオン閾値電圧と、
半導体製電力切換デバイスの最大制御端子容量と、
の中の少なくとも一つに基づく決定である請求項１４から１７までのいずれか一つに記載の方法。
【請求項１９】
当該のデバイスの切換遅延に対する比較のためのターンオフ基準遅延を決定することを有し、この切換遅延が、当該のデバイスのオフへの切換の起動に対して相対的なデバイスのターンオフ遅延であり、この決定が、
当該の少なくとも一つの駆動モジュールに電力を供給する供給電源のコンプライアンス電圧と、
半導体製電力切換デバイスをオフ状態で駆動する端子の最大入力抵抗と、
好ましくは、所望の最大温度での、半導体製電力切換デバイスの最小ターンオフ閾値電圧と、
半導体製電力切換デバイスの最大制御端子容量と、
の中の少なくとも一つに基づく決定である請求項１４から１８までのいずれか一つに記載の方法。
【請求項２０】
当該の比較に使用される各基準遅延が当該の決定されたターンオン基準遅延と当該の決定されたターンオフ基準遅延の中の大きい方と等しくなるように決定される請求項１８及び１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全体として、例えば、電力変換器で使用するための並列に接続された半導体製電力切換デバイスの切換を制御する方法及び回路に関する。
【背景技術】
【０００２】
ＡＣ／ＤＣコンバータ又はＤＣ／ＡＣインバータなどの電力変換器は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などの並列及び／又は直列に接続された電力切換デバイスのネットワークを有する。そのような切換器の用途は、低電圧チップから、コンピュータ、機関車及び高電圧伝送線までの範囲に及ぶ。より特定の用途例は、例えば、沖合の風力設備から電力を伝送する形式の高電圧直流伝送線の切換と、モータ等、例えば、機関車のモータの（例えば、１ＫＶを上回る）中電圧の切換とである。
【０００３】
変換器は、例えば、一連の電力切換デバイスの所要の状態を決定するインテリジェント装置などの一つ以上のコントローラを有する。更に、変換器は、個々の電力切換デバイスの状態を制御するインテリジェント「ゲートドライバ」などの切換ユニットを有する。温度センサ又は電流センサなどのセンサ及び／又は冷却システム用ポンプなどのアクチュエータが更に配備される。そのような電力切換デバイスの例は、ＩＧＢＴなどのバイポーラデバイス、（バーティカル又はラテラル）ＭＯＳＦＥＴ及びＪＦＥＴなどの電界効果トランジスタ（ＦＥＴ）、並びに場合によっては、ＬＩＬＥＴ（横反転層エミッタトランジスタ）、ＳＣＲ等のデバイスを含む。しかし、ここで説明する技術は、特定の形式の一般的な変換器アーキテクチャ又は特定の形式の電力切換デバイスに限定されない。
【０００４】
そのような並列に接続されたデバイスの使用は、所要の出力電力を提供するために望ましい。そのような構成は、モジュール式解決策を可能とし、それにより、出力電力を共通のプラットフォームに対して拡縮することができる。それに加えて、或いはそれに代わって、利点は、所与のトポロジー、低コスト及び／又は特に、高い電圧での非常に高い出力電力における寄生の低下による性能向上を含む。
【０００５】
しかし、そのような並列構成の動作を考えると、デバイスと駆動パラメータ（例えば、ＩＧＢＴ及びそれに対応するゲートドライバパラメータ；ゲートドライバはＩＧＢＴゲート端子を駆動する回路を備えている）の間のばらつきは、それが入力信号、例えば、中央コントローラからのＰＷＭ信号に応じて各デバイスを単に切り換えるだけでは不十分であることを意味する。そのような単純な切換制御は、例えば、タイミングのばらつきが数十ナノ秒より大きい場合、並列デバイス間の電流共有／電流平準化を悪化させて、信頼性に影響を及ぼすこととなる。これに関して、特に、中央コントローラとゲートドライバの間に高い電気絶縁が必要な場合、ゲートドライバに対する従来のコマンドインタフェースでのスキューによって、或る程度のタイミングの不確実性が生じ、それが同じくデバイスの切換同期を悪化させることに留意されたい。同様に、並列に接続されたデバイスの各々の間のインダクタタンスが完全に平準化されていない場合、各デバイスでの電圧が同期して変化しない。それは、ＩＧＢＴモジュールなどのデバイスが（それらの物理サイズのために）大きく離れている場合、非常に起こり易い。
【０００６】
従来の単純な切換制御を実現する際に電流が不平衡であるとの見通しは、一般的に設計者に対して、デバイスの出力を、例えば、１０〜２０％低下させることとなるが、この規格低下マージンは、切換デバイスが速くなる程大きくなる。従って、ＩＧＢＴモジュールの利用者は、所与の用途に必要な数よりも多いモジュールを採用している。
【０００７】
本発明の理解に資するために、非特許文献１と２を参照する。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】Ｄｅｃｅｎｔｒａｌｉｚｅｄ  Ａｃｔｉｖｅ  Ｇａｔｅ  Ｃｏｎｔｒｏｌ  ｆｏｒ  Ｃｕｒｒｅｎｔ  Ｂａｌａｎｃｉｎｇ  ｏｆ  Ｐａｒａｌｌｅｌ  Ｃｏｎｎｅｃｔｅｄ  ＩＧＢＴ  Ｍｏｄｕｌｅｓ  −  Ｐａｐｅｒ；  Ｙ．  Ｌｏｂｓｉｇｅｒ，  ｅｔ  ａｌ  −  ２０１１（ｈｔｔｐ：／／ｗｗｗ．ｐｅｓ．ｅｅ．ｅｔｈｚ．ｃｈ／ｕｐｌｏａｄｓ／ｔｘ＿ｅｔｈｐｕｂｌｉｃａｔｉｏｎｓ／１５＿Ｄｅｃｅｎｔｒａｌｉｚｅｄ＿Ａｃｔｉｖｅ＿Ｇａｔｅ＿ＥＰＥ２０１１．ｐｄｆにおいて入手可能）
【非特許文献２】Ａｃｔｉｖｅ  Ｇａｔｅ  Ｃｏｎｔｒｏｌ  ｆｏｒ  Ｃｕｒｒｅｎｔ  Ｂａｌａｎｃｉｎｇ  ｏｆ  Ｐａｒａｌｌｅｌ−Ｃｏｎｎｅｃｔｅｄ  ＩＧＢＴ  Ｍｏｄｕｌｅｓ  ｉｎ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｍｏｄｕｌａｔｏｒｓ  −  Ｐａｐｅｒ；  Ｊｏｈａｎｎ  Ｗ．  Ｋｏｌａｒ，  ｅｔ  ａｌ  −  ２００８（ｈｔｔｐ：／／ｗｗｗ．ｐｅｓ．ｅｅ．ｅｔｈｚ．ｃｈ／ｕｐｌｏａｄｓ／ｔｘ＿ｅｔｈｐｕｂｌｉｃａｔｉｏｎｓ／ｂｏｒｔｉｓ＿ＩＥＥＥＴｒａｎｓ＿ＡｃｔｉｖｅＧａｔｅ．ｐｄｆで入手可能）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
以上のことから、電力切換デバイス分野は、特に、並列に接続された電力切換デバイスの間の電流共有、コスト、サイズ、材料費用（例えば、電力切換デバイスモジュールの数）、信頼性及び／又は所与の用途に関する電力消費量等の改善などの利点を提供する方法に対するニーズを生み出し続けている。
【課題を解決するための手段】
【００１０】
本発明の第一の観点において、並列に接続された半導体製電力切換デバイスの切換を制御する回路が規定され、この回路は、各モジュールが一つの半導体製電力切換デバイスを制御する複数の駆動モジュールと、各切換コマンド信号が半導体製電力切換デバイスを制御して状態を切り換えるために駆動モジュールを起動する切換コマンド信号をモジュールに伝送する制御回路と、これらの駆動モジュールと制御回路の間の電気絶縁部とを有し、一つのデバイスを制御する各駆動モジュールは、切換遅延が駆動モジュールでの切換コマンド信号の検出とこの検出した切換コマンド信号に応じたデバイスの切換の間の時間間隔であるとして、デバイスの切換遅延と基準遅延を比較するタイミング回路と、検出した切換コマンド信号に続きモジュールで受信した切換コマンド信号による起動を遅らせる制御可能な遅延を実現する遅延回路とを備え、この遅延回路は、前記のデバイスの切換遅延の比較結果に応じて、この制御可能な遅延を制御し、それによって、基準遅延と次の切換コマンド信号に応じてデバイスを切り換える切換遅延の間の時間差を低減するように構成される。
【００１１】
従って、一つの実施形態では、複数のデバイスの間の切換遅延のばらつきの低減及び／又はデバイスの切換遅延の時間的な変動の低減のために、各コマンド信号に対して相対的に電力切換デバイスの切換遅延を調節する。そのようなばらつき／変動は、例えば、駆動モジュールの回路内の各デバイス及び／又は別のデバイスの、例えば、温度、供給電圧、年数等などの要因に起因して起こる。
【００１２】
一般的に、一つの実施形態は、有利には、遅延が既知であるか、切換コマンドに対して相対的に一定であるか、或いはその両方となるように、一つのモジュールと接続された各切換デバイスの切換遅延を制御することを可能とする。これは、例えば、切換コマンド信号のための専用の伝送線／チャンネルを用いて実現できるように、制御回路からの切換コマンド信号の発生又は出力からそれと関連したデバイスの切換までの遅延時間全体をより良く予測可能とするか、非常に短くするか、或いはその両方を可能とする。全てのデバイスの切換時間を各コマンド信号の検出に対して相対的に既知及び／又は一定にできることは、そのようなデバイスの切換タイミングの変動が大きくなると、デバイス間の電流分布を不均一にする結果となるので、そのような並列に接続されたデバイスの間で電流を共有するのに有利である。そのため、好ましくは、基準遅延と等しくなるように、切換デバイスを制御して、各デバイスの時間差の全てをほぼ（例えば、正確に）ゼロに低減する。モジュールのそのような基準遅延が等しい場合、複数のデバイスのオン（オフ）への切換が同時となり、例えば、制御回路からモジュールへのコマンド信号の伝送におけるスキューが非常に小さくなるか、或いはほぼゼロになる。
【００１３】
同じ駆動モジュールにより二つ以上の電力切換デバイスが制御されること、及び／又はより大きなモジュールでは、駆動モジュールのサブグループが設けられることに留意されたい。それにも関わらず、上述した通りの比較に基づき如何なる一つ以上のデバイスに関する制御可能な遅延も調整する実施形態が規定される。
【００１４】
更に、この制御回路が、全てのモジュールにコマンド信号を送信するコントローラであることに留意されたい。切換コマンド信号は、例えば、バイポーラのコレクタとエミッタの間又は電界効果デバイスのソースとドレインの間において、それぞれデバイスをオンに切り換える、即ち、導通状態にするように、並びにその逆にデバイスをオフにする、即ち、ほぼ非導通状態にするように駆動モジュールに指示を出すために、例えば、低から高又はデジタルで「０」から「１」（又はその逆）の遷移を有する。
【００１５】
これらのモジュールに対して相対的な制御回路の電気絶縁部は、例えば、データ及び／又は電力の伝送を可能にするのに適した変圧器及び／又は光カプラを有する。この絶縁部は、一つ以上のアイソレータ、例えば、モジュール毎に、或いは一つ以上のモジュールを備えた場所毎に一つのアイソレータを有する。
【００１６】
この比較を実施するために、タイミング回路は、デバイスの切換時間を測定するタイマーを有し、このタイミング回路は、測定した切換遅延と基準遅延の保存値を比較することによる比較を実施するように構成され、前記の次の時間差の低減は、この測定した時間差に対して相対的な低減である。上記と同様に、この測定は、切換遅延の時間長の測定、例えば、デバイスを切り換えるための駆動モジュールの起動により開始してデバイスの切換により終了し、それにより切換遅延を表す時間間隔の測定に関する。この一つのデバイス、好ましくは、全てのデバイスに関する次の時間差の低減は、一般的に理想的には、ほぼ（例えば、正確に）ゼロへの低減である。従って、デバイスのそれに対応する如何なる次の切換遅延も、そのデバイスに関する比較のために使用される基準遅延とほぼ等しくなる。そのような基準遅延は、例えば、デバイスを駆動するモジュールで局所的に受信及び／又は保存されるパラメータであるか、例えば、タイマー／カウンタのタイムアウト又は基準遅延に対応する長さを有するシリアルバッファを通したビットのシフトにより、ハードウェアに配備されるか、或いはその両方である。
【００１７】
時間差を徐々に低減できるように、この回路は、モジュールの一連の前記の測定した時間差の各々に応じて、モジュールの前記の制御可能な遅延を制御し、それによって、測定した時間差よりも小さくなるように、モジュールの次の前記の時間差を或る程度低減して、その結果、一連の連続する前記の時間差がゼロに集束するように構成される。より小さい程度の低減は、モジュールへの一連のコマンド信号を制御して、デバイスの一定数の切換サイクル（オン期間＋オフ期間の連続）に渡って時間差を徐々に低減することを可能にする。これは、例えば、比較的大きな制御可能な遅延の調整を二つ以上の駆動モジュールで同時に実施する場合に有利である。
【００１８】
それに代わって、この比較は、基準遅延に等しい時間長の終了を示し、コマンド信号の検出から開始するタイマーを備えたタイミング回路を用いて実施され、このタイミング回路は、デバイスの切換が、示された終了前、終了時及び／又は終了後に起こったかを検知することを含む比較を実施するように構成される。
【００１９】
そのため、切換遅延と基準遅延を比較するために、タイミングの起動（例えば、モジュールでの受信による、例えば、切換コマンド信号の検出）から基準遅延の終了までを計時するタイマーを使用するか、デバイス状態の切換時点を検出するために切換デバイスの端子（例えば、ソース、ドレイン、コレクタ又はエミッタ）を監視するか、或いはその両方である。そして、一つの実施形態では、デバイスの切換が基準遅延の終了前又は終了後に起こったかを検出し、好ましくは、その終了前又は終了後の時間長（例えば、終了前又は終了後のクロックサイクル数）を検出する。しかし、この比較が測定された切換時間と保存された基準遅延値の比較に関するか、或いは基準遅延の終了を示して、それにより状態切換が基準遅延前、基準遅延時又は基準遅延後に起こったかを、即ち、切換遅延が基準遅延よりも短いか、基準遅延に等しいか、或いは基準遅延よりも長いかを検出できるようにする計時に関することに留意されたい。
【００２０】
改善された同期のために、各駆動モジュールは、モジュールの基準遅延に基づき前記の比較を実施し、これらのモジュールの基準遅延は、状態を切り換えるためのデバイス制御を起動する切換コマンド信号がモジュールによりほぼ同時に受信された時に電力切換デバイスの切換をほぼ同期させる値を有するように構成される。これらの値が等しく、異なるモジュールでのコマンド信号の着信間のスキューが非常に小さいか、或いはほぼゼロである場合、これは、デバイスを高度に同期して切り換える結果を生じさせる。有利には、これは、デバイス間での良好な電流共有を実現する。
【００２１】
各駆動モジュールが前記の制御可能な遅延の制御を実施するように構成される場合、これらのデバイスが同時に切り換わった時にデバイスにより案内される電流間のばらつきが低減される。例えば、これらのデバイスが同時に切り換わった時にこれらのデバイスにより案内されるソース・ドレイン又はエミッタ・コレクタ電流間のばらつきが低減される。これに関して、同期した切換は、一般的に切換中の電流間のばらつきを低減し、そのことが、次に一定した電流共有に資するが、それ自体は完全にオンであるモジュール間の電流を平準化しないことに留意されたい。これは、各モジュールの電流が自然に集束する傾向を有する図６ａにおいて見ることができる。
【００２２】
更に、各駆動モジュールが前記の制御可能な遅延制御を実施する時点を制御するように制御回路が構成された回路が規定される。そして、この制御回路は、例えば、各駆動モジュールの制御可能な遅延部品をほぼ同時に調整することによって、全てのモジュール及び／又はデバイスに関する制御可能な遅延を同時に更新することを保証できる。これは、駆動モジュール／デバイスが同期ずれし易い度合いを低減する。それに加えて、或いはそれに代わって、駆動モジュールの時間差に基づく誤差信号が制御回路に伝送される場合、この制御回路は、一つ以上の制御可能な遅延に対する変更を決定するために、各モジュール及び／又はデバイスの時間差に基づく平均関数又はそれ以外の関数を適用し、それに応じて各駆動モジュールに制御可能な遅延調整値を返送する。更に、それに追加して、或いはそれに代わって、各駆動モジュールの基準遅延は、例えば、制御回路によって、プログラミング可能である。
【００２３】
一つの実施形態では、遅延回路が制御可能なタイマーを有し、前記の制御可能な遅延を実現するために、このタイマーの計時時間値を調整するように構成され、このタイマーは、好ましくは、前記の切換コマンド信号のバッファリング時間を制御するように構成されるか、遅延回路が、次の切換コマンド信号の駆動時間長を調整し、それにより前記の制御可能な遅延を実現するように構成されるか、或いはその両方である。そのような駆動時間長の制御は、コマンド信号の発生時及び／又は受信及び／又は検出コマンド信号の減衰又は増幅時の駆動時間長制御パラメータの調整に関する。しかし、この遅延は、信号のバッファリングを計時する制御可能なタイマーを用いて実施され、そのため、この遅延は、バッファリング時間長を制御する遅延時間パラメータを設定することによって制御される。
【００２４】
更に、デバイスを制御する少なくとも一つの駆動モジュールがモジュールの第一の時間差とモジュールの第二の時間差を測定するように構成され、この測定される第一の時間差が、第一の基準遅延とデバイスをオンに切り換える切換遅延の間のターンオン時間差であり、この測定される第二の時間差が、第二の基準遅延とデバイスをオフに切り換える切換遅延の間のターンオフ時間差であり、この駆動モジュールが、このターンオン時間差に応じて駆動モジュールの前記の制御可能な遅延を制御し、それによって、駆動モジュールの次のターンオン時間差を低減するとともに、このターンオフ時間差に応じて駆動モジュールの前記の制御可能な遅延を制御し、それによって、駆動モジュールの次のターンオフ時間差を低減するように構成され、これらのターンオン基準遅延とターンオフ基準遅延がほぼ等しい（幾つかの実施形態では、これが等しくないことに留意されたい）回路が規定される。そのようなターンオンとターンオフの基準遅延が等しいことは、デバイスの切換状態がコマンド信号、例えば、パルス幅変調（ＰＷＭ）切換コマンド信号の遷移に正確に続くことを可能にする。
【００２５】
好ましい実施形態では、この回路は、ブリッジ回路、例えば、フルブリッジ又はハーフブリッジ回路の電力切換デバイスを制御するために配備される。電力切換デバイスは、このブリッジ回路の位相部の下側と上側の切換デバイスを構成し、前記の駆動モジュールは、前記の比較とこの比較に基づく前記の制御可能な遅延制御を実施し、それにより下側のデバイスを制御する駆動モジュールで受信した切換コマンド信号により前記の起動の遅延を制御するように構成されるとともに、前記の駆動モジュールは、前記の比較とこの比較に基づく前記の制御可能な遅延制御を実施し、それにより上側のデバイスを制御する駆動モジュールで受信した切換コマンド信号により前記の起動の遅延を制御するように構成され、このブリッジ回路は、それによって、下側と上側のデバイスの切換間の無駄な時間を低減する。
【００２６】
更に、光ファイバインタフェースを備え、制御回路が、この光ファイバインタフェースを介して前記の切換コマンド信号の伝送を実施するように構成された回路が規定される。例えば、誤差信号として、比較結果がモジュールから制御回路に送信される場合、それは、同じインタフェースを介して送信される。
【００２７】
更に、前記の切換コマンド信号を伝送するための専用の電気インタフェースを備え、制御回路が、この専用の電気インタフェースを介して切換コマンド信号の伝送を実施するように構成された回路が規定される。
【００２８】
更に、電力切換デバイスが少なくとも一つのＩＧＢＴを備えた回路が規定される。
【００２９】
好ましい実施形態では、上記の通り規定された回路を備えた電力変換器が規定される。そのような変換器は、ＡＣ−ＤＣ変換のための変換器であるが、それに代わって、ＤＣ−ＡＣインバータである。
【００３０】
本発明の第二の観点において、並列に接続された半導体製電力切換デバイスの切換を制御する方法が規定され、この方法は、駆動モジュールに切換コマンド信号を伝送するための制御回路を使用し、この駆動モジュールは、この制御回路から電気絶縁され、これらの各切換コマンド信号は、前記の半導体製電力切換デバイスを制御して状態を切り換えるために、前記の駆動モジュールを起動する信号であり、この方法は、前記のデバイス毎に、切換遅延が駆動モジュールでの前記の切換コマンド信号の検出とこの検出した切換コマンド信号に応じたデバイスの切換の間の時間間隔であるとして、前記の駆動モジュールにおいて、前記のデバイスの切換遅延と基準遅延を比較する工程と、駆動モジュールの制御可能な遅延を制御して、この検出した切換コマンド信号に続く切換コマンド信号による前記の少なくとも一つの起動を遅らせ、この制御が前記の比較結果に基づく制御であり、それによって、基準遅延と次の切換コマンド信号に応じたデバイスの切換遅延の間の時間差を低減する工程とを実施する。
【００３１】
従って、第一の観点と同様に、比較が、デバイスの第一の切換サイクルでのオン（オフ）への切換のために実施されるとともに、好ましくは、次の切換サイクルにおける、その後のオン（オフ）への切換の時間差を制御するために使用される。
【００３２】
更に、前記のデバイスの切換がデバイスをオンに切り換えることであり、半導体製電力切換デバイスに対して前記の工程を実施し、前記のデバイスの切換がデバイスをオフに切り換えることであり、半導体製電力切換デバイスに対して前記の工程を実施し、前記のデバイスの切換がデバイスをオンに切り換えることであり、デバイスをオンに切り換える切換遅延と比べた基準遅延とデバイスをオフに切り換える切換遅延と比べた基準遅延がほぼ等しい方法が規定される。
【００３３】
更に、半導体製電力切換デバイスがブリッジ回路の位相部の下側と上側のデバイスを構成し、この方法が、下側と上側のデバイスの切換間の無駄な時間を低減するために、これらの下側と上側の各デバイスに対して前記の工程を実施する方法が規定される。そのような無駄な時間の間、両方のデバイスはオフである、即ち、位相部は、全体として非導通状態である。
【００３４】
更に、前記の比較が、駆動モジュールで基準遅延とデバイスの切換遅延の間の時間差を測定して、この測定した時間差と基準遅延の保存値を比較することを含み、前記の低減された時間差が、この測定された時間差に対して相対的な時間差である方法が規定される。そのような測定は、基準遅延の終了とデバイスの状態切換の検出時点の間を測定することに関する。
【００３５】
更に、前記の制御可能な遅延の制御が、デバイスの複数の切換サイクルに渡る制御可能な遅延部品の一連の調整を実施して、それにより前記の時間差を徐々に低減することから成る方法が規定される。
【００３６】
第二の観点において基準遅延として使用するターンオン基準遅延を決定するために、一つの実施形態は、前記のデバイスの切換遅延との比較のためのターンオン基準遅延を決定することを有し、この切換遅延がデバイスをオンに切り換えるための前記の起動に対して相対的なデバイスのターンオン遅延であり、この決定が、前記の少なくとも一つの駆動モジュールに電力を供給する供給電源のコンプライアンス電圧、前記の半導体製電力切換デバイスをオン状態で駆動する端子の（例えば、ゲートドライバオン抵抗最大許容値、さもなければ’ＲＯＮマックスと呼ばれる）最大入力抵抗、好ましくは、所望の最小温度における半導体製電力切換デバイスの最大ターンオン閾値電圧（例えば、最小温度での最大ＩＧＢＴ閾値電圧）、及び半導体製電力切換デバイスの最大制御端子容量（例えば、デバイスのそのような全ての容量の中の最大ゲート容量Ｃｇ、ここで、Ｃｇは、ＩＧＢＴに関して、並列のゲート・コレクタ容量Ｃｇｃとゲート・エミッタ容量から成る）の中の少なくとも一つに基づく決定である。
【００３７】
同様に、第二の観点において基準遅延として使用するターンオフ基準遅延を決定するために、一つの実施形態は、前記のデバイスの切換遅延との比較のためのターンオフ基準遅延を決定することを有し、この切換遅延がデバイスをオフに切り換えるための前記の起動に対して相対的なデバイスのターンオフ遅延であり、この決定が、前記の少なくとも一つの駆動モジュールに電力を供給する供給電源のコンプライアンス電圧、前記の半導体製電力切換デバイスをオフ状態で駆動する端子の（例えば、ゲートドライバオフ抵抗最大許容値、さもなければ’ＲＯＦＦマックスと呼ばれる）最大入力抵抗、好ましくは、所望の最大温度における半導体製電力切換デバイスの最小ターンオフ閾値電圧（例えば、最小温度での最大ＩＧＢＴ閾値電圧）、及び半導体製電力切換デバイスの最大制御端子容量（上述の通り）の中の少なくとも一つに基づく決定である。
【００３８】
上記の基準遅延を決定する実施形態の両方を使用する場合、前記の比較のために使用される各基準遅延は、決定されたターンオン基準遅延と決定されたターンオフ基準遅延の大きい方と等しくなるように決定される。
【００３９】
更に、前記の方法に関する基準遅延の決定のために動作可能なコンピュータプログラムが規定され、この決定は、好ましくは、所望の最大温度における半導体製電力切換デバイスの最小ターンオフ閾値電圧（例えば、最小温度での最大ＩＧＢＴ閾値電圧）、好ましくは、所望の最小温度における半導体製電力切換デバイスの最大ターンオン閾値電圧（例えば、最小温度での最大ＩＧＢＴ閾値電圧）、半導体製電力切換デバイスの最大制御端子容量（例えば、上記の通り）、電力変換器の内側又は外側の最小温度及び／又はデバイス特有の温度、最大温度（同じくデバイスの内側、外側又は特有の温度）、駆動モジュールへの正の最小供給電圧、駆動モジュールへの負の最大供給電圧、前記の半導体製電力切換デバイスをオン状態で駆動する端子の（例えば、ゲートドライバオン抵抗最大許容値、さもなければ’ＲＯＮマックスと呼ばれる）最大入力抵抗、前記の半導体製電力切換デバイスをオフ状態で駆動する端子の（例えば、ゲートドライバオフ抵抗最大許容値、さもなければ’ＲＯＦＦマックスと呼ばれる）最大入力抵抗、及び駆動モジュールでの切換コマンド信号の受信から駆動モジュールによる半導体製電力切換デバイスの切換起動までの遅延である前記の電力切換デバイスを駆動する駆動モジュールの最大伝搬遅延の中の少なくとも一つに基づく決定である。
【００４０】
本発明の第三の観点において、並列に接続された半導体製電力切換デバイスの切換を制御する回路が規定され、この回路は、切換コマンド信号を駆動モジュールに伝送する制御回路を有し、これらの各切換コマンド信号は、半導体製電力切換デバイスを制御して状態を切り換えるために、駆動モジュールを起動する信号であり、この回路は、駆動モジュール毎に、切換遅延が駆動モジュールでの切換コマンド信号の検出とこの検出した切換コマンド信号に応じたデバイスの切換の間の時間間隔であるとして、駆動モジュールにおいてデバイスの切換遅延と基準遅延を比較する手段と、検出した切換コマンド信号に続く切換コマンド信号による前記の少なくとも一つの起動を遅らせるために駆動モジュールの制御可能な遅延を制御する手段とを有し、この制御が、前記の比較に応じた制御であり、それによって、基準遅延と次の切換コマンド信号に応じたデバイスの切換遅延の間の時間差を低減する。
【００４１】
本発明の別の観点において、半導体製電力切換デバイスの切換を制御する回路を備えたブリッジ回路が規定され、この回路は、複数の駆動モジュールを有し、これらの各モジュールは、半導体製電力切換デバイスを制御するモジュールであり、この制御回路はモジュールに切換コマンド信号を伝送し、これらの各切換コマンド信号は、半導体製電力切換デバイスを制御して状態を切り換えるために、前記の駆動モジュールを起動する信号であり、更に、駆動モジュールと制御回路の間の電気絶縁部を有し、前記のデバイスを制御する各駆動モジュールは、切換遅延が駆動モジュールでの切換コマンド信号の検出とこの検出した切換コマンド信号に応じたデバイスの切換の間の時間間隔であるとして、デバイスの切換遅延と基準遅延を比較するタイミング回路と、検出した切換コマンド信号に続くモジュールで受信した切換コマンド信号による前記の起動を遅らせるための制御可能な遅延を実現する遅延回路とを有し、この遅延回路が、前記のデバイスの切換遅延の比較結果に応じて制御可能な遅延を制御し、それにより基準遅延と次の切換コマンド信号に応じてデバイスを切り換える切換遅延の間の時間差を低減するように構成され、これらの半導体製電力切換デバイスが、ブリッジ回路の位相部の下側と上側のデバイスを構成し、この駆動モジュールが、前記の比較とこの比較に基づく前記の制御可能な遅延の制御を実施し、それにより下側のデバイスを制御する駆動モジュールで受信した切換コマンド信号による前記の起動の遅延を制御するように構成されるとともに、この駆動モジュールが、前記の比較とこの比較に基づく前記の制御可能な遅延の制御を実施し、それにより上側のデバイスを制御する駆動モジュールで受信した切換コマンド信号による前記の起動の遅延を制御するように構成され、このブリッジ回路は、それによって、下側と上側のデバイスの切換の間の無駄な時間を低減する。
【００４２】
この観点は、第一の観点の任意選択の特徴の中の一つ以上と組み合わされ、その際、第一の観点と関連して参照される並列に接続された電力切換デバイスは、この観点と関連して参照される下側と上側の切換デバイスにより置き換えられる。
【００４３】
異なる構成において、上側と下側のデバイスは、並列の二つ以上の位相部を有するブリッジ回路の各並列位相部における切換デバイスにより置き換えられ、この構成は、直列のデバイスの切換間の無駄な時間を低減するというよりむしろ他方のデバイスに対して相対的な一方の並列なデバイスの切換遅延を低減することを可能とする。
【００４４】
本発明の別の観点において、半導体製電力切換デバイスの切換を制御する方法が規定され、この方法は、切換コマンド信号を駆動モジュールに伝送するための制御回路を使用し、これらのモジュールは、この制御回路から電気絶縁され、各切換コマンド信号は、半導体製電力切換デバイスを制御して状態を切り換えるために、駆動モジュールを起動する信号であり、この方法は、デバイス毎に、切換遅延が駆動モジュールでの切換コマンド信号の検出とこの検出した切換コマンド信号に応じたデバイスの切換の間の時間間隔であるとして、駆動モジュールにおいてデバイスの切換遅延と基準遅延を比較する工程と、この検出した切換コマンド信号に続く切換コマンド信号による前記の少なくとも一つの起動を遅らせるために駆動モジュールの制御可能な遅延を制御する工程とを有し、この制御が前記の比較結果に応じた制御であり、それによって、基準遅延と次の切換コマンド信号に応じたデバイスの切換遅延の間の時間差を低減し、これらの半導体製電力切換デバイスが、ブリッジ回路の位相部の下側と上側のデバイスを構成し、この方法が、これらの下側と上側のデバイス毎に前記の工程を実施して、下側と上側の切換デバイスの切換間の無駄な時間を低減することから構成される。
【００４５】
この観点は、第二の観点の任意選択の特徴の中の一つ以上と組み合わされ、その際、第二の観点と関連して参照される並列に接続された電力切換デバイスは、この観点と関連して参照される下側と上側の切換デバイスにより置き換えられる。
【００４６】
異なる技法において、上側と下側のデバイスは、並列の二つ以上の位相部を有するブリッジ回路の各並列位相部における切換デバイスにより置き換えられ、この技法は、直列のデバイスの切換間の無駄な時間を低減するというよりむしろ他方のデバイスに対して相対的な一方の並列デバイスの切換遅延を低減することを可能とする。
【００４７】
好ましい実施形態は、添付された従属請求項に定義されている。
【００４８】
上記の如何なる一つ以上の観点及び／又は好ましい実施形態の上記の如何なる一つ以上の任意選択の特徴も、如何なる順列でも組み合わせることができる。
【００４９】
ここで、本発明のより良い理解及び本発明の実現形態の提示のために、実施例に関する添付図面を参照する。
【図面の簡単な説明】
【００５０】
【図１】駆動モジュールを備えたシステムの実施形態のブロック図
【図２】ｔｄｉｆｆｅｒｅｎｃｅ＝ｔｒｅｆｅｒｅｎｃｅ−ｔｓｗｉｔｃｈ及びｔｏｎ＝ｔｃｏｍｍａｎｄ＋ｔｄｅｌａｙである、図１の駆動モジュールのブロック図
【図３ａ】ｔｄｉｆｆｅｒｅｎｃｅ＝ｔｒｅｆｅｒｅｎｃｅ−ｔｓｗｉｔｃｈ及びｔｏｎ＝ｔｃｏｍｍａｎｄ＋ｔｄｅｌａｙである、図１及び２の駆動モジュールのタイミング図
【図３ｂ】ｔｄｉｆｆｅｒｅｎｃｅ＝ｔｒｅｆｅｒｅｎｃｅ−ｔｓｗｉｔｃｈ及びｔｏｎ＝ｔｃｏｍｍａｎｄ＋ｔｄｅｌａｙである、図１及び２の駆動モジュールのタイミング図
【図４】各切換デバイスが、例えば、図１〜３に図示された駆動モジュールにより駆動される、変換器の実施形態、例えば、複数位相部インバータで見られる（単に例としてＩＧＢＴを表示した）切換デバイスのネットワーク図
【図５ａ】一つ以上の位相部の半分の位相部毎に一つ以上の電力切換デバイス５ａ，５ｂを備え、駆動モジュール２がコントローラ１から電気絶縁され、（図１の駆動モジュール２ａ又は２ｂなどの）各駆動モジュール２が各コントローラ１と接続された形態及び／又は複数の駆動モジュール２が共通の一つのコントローラ１と接続された形態の設備など、インバータなどの電力切換設備内の制御回路のブロック図
【図５ｂ】図５ａの代替構成図
【図６ａ】（ｘ軸に時間、ｙ軸に関連する電流を表す）三つの並列デバイスの共有性能グラフ
【図６ｂ】（ｘ軸に時間、ｙ軸に関連する電流を表す）適応並列制御を可能とする実施形態における三つの並列デバイスの共有性能グラフ
【図７】ターンオンとターンオフにおける電流エッジを同期させる構成の詳細な機能分解図
【図８ａ】ＩＧＢＴインダクタタンスの説明図
【図８ｂ】Ｖｅｅによりｄｌ／ｄｔ出力を観察したグラフ
【図９ａ】滑らかな線が積分により得られた線であり、それ以外の特性が測定値である、オン切換時のエミッタインダクタタンスを介した測定電圧のグラフ
【図９ｂ】グラフの左上から下降する滑らかな特性が積分値であり、残る特性が測定値である、オフ切換時のエミッタインダクタタンスを介した測定電圧のグラフ
【図１０】Ｔが疑似閾値電圧の出現する瞬間を表す、ＩＧＢＴのオン切換フェーズ中のコレクタ電流（ＩＣ、２５０Ａ／目盛）と寄生インダクタタンス電圧（−ＶＬＥ、２Ｖ／目盛）の波形グラフ
【図１１】オン切換を衝突させる結果となるオフセットタイミングによる並列ゲート信号のグラフ
【図１２ａ】並列システムアーキテクチャ例の接続図
【図１２ｂ】並列システムアーキテクチャ例の接続図
【図１３】一つの実施形態のフロー図
【図１４】並列に接続された半導体製電力切換デバイスの切換を制御する回路の実施形態のブロック図
【発明を実施するための形態】
【００５１】
一つの実施形態が、ＡＣ／ＤＣコンバータ又はＤＣ／ＡＣインバータなどの電力変換器に適用可能な通信方法を提供する。単なる例として、図４は、各位相部の上側と下側の各々に二つのＩＧＢＴが積み重ねられた複数位相部インバータを図示している。単一又は複数位相部インバータは、ＩＧＢＴがゲートドライバ２の形の駆動モジュールにより制御されるように接続された一つ以上の位相部をデバイス側に備えた図５ａの電力切換設備４として提供される。これらの駆動モジュールは、それぞれ制御側のコントローラ１の形の制御回路により制御されるように接続されている。
【００５２】
図５ａの電力切換デバイス５ａ，５ｂは、ＩＧＢＴとして図示されているが、それに追加して、或いはそれに代わって、一つ以上のＦＥＴ（例えば、ＭＯＳＦＥＴ又はＪＦＥＴ）、ＬＩＬＥＴ、ＳＣＲなどから構成される。そのようなデバイス５ａ，５ｂが、それぞれ逆電圧及び逆電流に対して切換デバイスを保護するために、並列に接続された任意選択のフリーホイールダイオードを有するデバイスとして図示されている。
【００５３】
各駆動モジュールとそれに対応するコントローラ間の接続は、好ましくは、例えば、変圧器結合又は光結合を用いた電気絶縁を提供する。従って、図５ａの片方向又は両方向の各リンク３は、光ファイバ（例えば、両方向通信用光ファイバ又は方向毎のそのようなファイバ）又は変圧器を備えている。
【００５４】
例えば、図４に関して、当業者が認識する通り、図５ａに図示されていない回路が存在し、特に、一つ以上の電力切換デバイスが電源供給レール（例えば、ＶＳＳ及び０Ｖ）に繋がる線の中の一方又は両方に存在し、そのことを示すために、図５ａでは、これらの線は中断されている。
【００５５】
図５ｂの拡大図は、単一の制御可能なスイッチ２０２が９個の半導体製電力切換デバイス２１０を備えた同様であるが縮尺を拡大したシステムを図示しており、例えば、それぞれが炭化ケイ素ダイを備え、複数のデバイスが電圧レベルを発生させるために並列に接続され、そして、複数のデバイスの組が電圧レベルを直列接続するために直列に接続されている。それ以外の構成では、単一の駆動モジュール１３０が、二つ以上のスイッチ又はデバイスダイを制御する。図５ｂの各電力切換デバイス２１０は、それぞれ駆動モジュール１３０を有し、その駆動モジュールは、次に、サブコントローラ１２０ａ，ｂの中の一つと接続される。図示されている通り、別個のバスがサブコントローラと駆動モジュールの間を延びており、そのため、そのようなバスが駆動モジュール毎に一つ有るが、それは単なる例である。複数のスイッチを備えた高電圧及び／又は高電流電力用電気回路では、数百又は場合によっては、数千の半導体製切換デバイスが直列及び／又は並列に接続された形で用いられ、この駆動モジュールは、これらのデバイスが同期して、事実上ほぼ同時に切り換わるように、これらのデバイスの切換を制御する。ここで述べた通りの制御可能な遅延の使用がそのような同期を改善する。
【００５６】
そのような並列に接続された電力デバイス（ＩＧＢＴ、ＭＯＳＦＥＴなど）の切換を同期させる方法の実施形態は、好ましくは、良好な電流共有を保証する。そのような実施形態のために、切換時間（切換遅延）を測定して、基準時間（基準遅延）と比較した後、全てのＩＧＢＴの電流が基準時間（基準遅延の終了時）に同期して変化することを保証するために、次のサイクルでゲートドライバ（駆動モジュール）の挙動を変更する適応メカニズムを提案する。このゲートドライバにおける変更は、切換コマンド信号及び／又はデバイスへの関連するゲートドライバ信号に対する時間遅延と、切換コマンド信号及び／又はゲートドライバ信号の駆動強度の変更と中の一つ以上によって実現できる。
【００５７】
このメカニズムは、互いに数ナノ秒以内に一つの事象（同期事象）を同時に検出して、その事象からＩＧＢＴの電流変化（非同期事象）までの測定を行なう各駆動モジュール（例えば、ゲートドライバ）に依存する。従って、一つの実施形態では、これらのタイミング及び測定機能が二つの部分に分割される。タイミングの同期は、主タイミング基準として動作する、並列に接続された駆動モジュール（ゲートドライバ）との専用の低スキュー電気インタフェースを備えた「並列コントローラ」の形の制御回路により支援される。この高度な電圧信号の分離は、一般的に中央コントローラと並列コントローラの間で維持されるが、少なくともほぼ同じ電位で動作する各ゲートドライバ間では不要である。
【００５８】
この電流変化は、直接的に、或いはｄｌ／ｄｔの積分により測定される。
【００５９】
この基準遅延は、例えば、ハードウェアにより、或いは各ゲートドライバとの通信により予め決定され、何れの場合でも、駆動モジュールで局所的に保存される。好ましくは、この遅延は、例えば、ＥＥＰＲＯＭなどの再プログラミング可能なメモリ、例えば、フラッシュメモリを用いてプログラミング可能である。そのような基準は、全てのＩＧＢＴが正に同時であると言うよりも同期事象から既知の時間で切り換わることを意味する。
【００６０】
一つの実施形態の一つの利点は、ターンオンとターンオフの基準遅延が同じになるように選定された場合、切り換えられる電流のパルス幅が正確に着信切換信号と一致することである。
【００６１】
それに追加される、或いはそれに代わる利点は、転流タイミングが正確に分かることであり、これは、変換器の位相部の上側と下側のデバイス間の無駄な時間を低減するために使用できる。さもなければ、長い無駄な時間が、発生される電圧及び／又は電流波形に望ましくない歪みを引き起こす。
【００６２】
一つの実施形態は、例えば、規格低下マージンを低減できるように電流共有を改善し、それにより、インバータなどの切換設備で用いられる切換デバイスを少なくすることによって、システム全体のコストを低減する。この実施形態でゲートドライバに追加される余分な複雑さは一般的に小さい。電流変化を検出するために使用される回路は、状態を監視する目的にも使用される。
【００６３】
図１に図示された実施例は、駆動モジュール２ａ，２ｂと電力切換デバイス３ａ及び３ｂを有する。コントローラ１の形の制御回路は、電気絶縁バリアを介した各通信リンクにより駆動モジュールと接続されている。
【００６４】
図２は、図１のモジュール２ａ及び／又は２ｂに対応する駆動モジュール２を詳しく図示している。この駆動モジュール２は、モジュールの遅延回路２１で、例えば、図１のコントローラ１の形の制御回路からの切換コマンド信号（コマンド）を受信するように接続され、このコマンド信号が電力切換デバイス３のオン（オフ）への切換を起動する信号である。従って、このコマンド信号（例えば、遅延回路２１へのコマンド信号入力線上での信号遷移）に応じて、遅延回路２１は、図１のデバイス３ａ又は３ｂに対応するデバイス３に時点ｔｏｎでターンオン信号（ゲートドライバ信号）（それに代わって、時点ｔｏｆｆでターンオフ信号の形のゲートドライバ信号）を送信する。測定ユニット２２などのタイミング回路は、時点ｔｓｗｉｔｃｈで電力切換デバイス３から切換指示を受信する。この指示は、好ましくは、デバイスが状態を変更した、或いは状態を変更し始めた時点ｔｓｗｉｔｃｈ（一般的には、ターンオンとターンオフの両方に関して遷移開始時点を揃える方が良く、これは、ｄｉ／ｄｔにおける変化又は電流の絶対値を探すことによって検出できる）、例えば、デバイスにより案内される電流が（ターンオフのために）ほぼゼロになるか、或いは（ターンオンのために）所定の最大電流に到達した時点ｔｓｗｉｔｃｈを明確に指示する。例えば、時点ｔｓｗｉｔｃｈでの切換指示は、ＩＧＢＴの形の電力切換デバイス３のコレクタ電流の監視と切換時点を示すための閾値処理によって得られる。基準遅延ｔｒｅｆｅｒｅｎｃｅの指示に加えて、更に、このコマンド時点ｔｃｏｍｍａｎｄでターンオン（オフ）を指令する切換コマンド信号が測定ユニット２２に入力される。この基準遅延指示は、例えば、基準遅延値又はコマンド時間から基準遅延時間後に起こる信号遷移である。この測定ユニットは、ｔｒｅｆｅｒｅｎｃｅに対して相対的な時点ｔｓｗｉｔｃｈの比較及び／又は評価に基づき遅延ユニット２１に時間差指示ｔｄｉｆｆｅｒｅｎｃｅを提供する。例えば、ｔｄｉｆｆｅｒｅｎｃｅがｔｒｅｆｅｒｅｎｃｅとｔｓｗｉｔｃｈの間の時間間隔の値となるように、ｔｒｅｆｅｒｅｎｃｅとｔｓｗｉｔｃｈでの信号遷移の間又は基準遅延とｔｓｗｉｔｃｈにより示される切換コマンド信号の検出に対して相対的な切換時間長の間の時間差が計時される。それに代わって、ｔｄｉｆｆｅｒｅｎｃｅは、単にｔｒｅｆｅｒｅｎｃｅがｔｓｗｉｔｃｈの前、ｔｓｗｉｔｃｈの時点、或いはｔｓｗｉｔｃｈの後に生じるのかを示す。そして、次の切換コマンド信号に基づくデバイス３へのターンオン（オフ）信号の出力が、ｔｄｉｆｆｅｒｅｎｃｅに基づき、次のコマンド信号のコマンド時間ｔｃｏｍｍａｎｄに対して相対的に遅らされる。従って、ターンオン（オフ）信号の時間ｔｏｎ（ｔｏｆｆ）は、測定されたｔｄｉｆｆｅｒｅｎｃｅに等しい遅延値ｔｄｅｌａｙだけ遅らされるか、或いはｔｓｗｉｔｃｈがｔｒｅｆｅｒｅｎｃｅの前又は後に起こったかに応じて所定の時間増分だけ遅らされるか、或いは所定の時間減分だけ進められる。この制御可能な遅延値ｔｄｅｌａｙは、好ましくは、デバイスの次の切換事象のｔｄｉｆｆｅｒｅｎｃｅの大きさが小さくなるか、或いはゼロとなるような値である。
【００６５】
上記に合わせて、図２では、測定したｔｄｉｆｆｅｒｅｎｃｅ＝ｔｒｅｆｅｒｅｎｃｅ−ｔｓｗｉｔｃｈ、ターオン時間ｔｏｎ＝ｔｃｏｍｍａｎｄ＋ｔｄｅｌａｙ、並びに
ｔｄｉｆｆｅｒｅｎｃｅ＞０の場合、ｔｄｅｌａｙの増分、
ｔｄｉｆｆｅｒｅｎｃｅ＜０の場合、ｔｄｅｌａｙの減分、
となるように動作する。そのような動作が、ｔｃｏｍｍａｎｄでの切換コマンド信号の遷移とそれに続くｔｃｏｍｍａｎｄから遅延ｔｄｅｌａｙ後のターオン信号（ＩＧＢＴなどの絶縁ゲートデバイス用のゲート電圧）を図示した図３ａと３ｂのタイミングチャートに示されている。このデバイスがオンに切り換わる切換時点ｔｓｗｉｔｃｈは、コレクタ電流がオフ状態から上昇する時点として表される。説明を容易にするため、基準遅延の終了がｔｒｅｆｅｒｅｎｃｅとして示されている。従って、時間差ｔｄｉｆｆｅｒｅｎｃｅは、この切換時点ｔｓｗｉｔｃｈとｔｒｅｆｅｒｅｎｃｅの間の差として表される。この時間差は、図３ｂに図示されたデバイスを次にオンに切り換える遅延を調整するために使用される。従って、図３ｂに図示されたｔｄｅｌａｙの新しい値が切換時点ｔｓｗｉｔｃｈを遅らせて、基準遅延の終了時に、即ち、図３ｂに図示されたｔｒｅｆｅｒｅｎｃｅで生じるように、図３ａのｔｄｉｆｆｅｒｅｎｃｅの時間値が図３ａの基準遅延ｔｄｅｌａｙに加算されている。その結果、図３ｂに図示されたｔｄｉｆｆｅｒｅｎｃｅの次の値がゼロになる。
【００６６】
上記と同様に動作する方法の実施形態のフロー図が、図１３に図示されている。この実施形態では、基準遅延が固定の時間間隔値として保存されていると仮定している。大雑把に言うと、工程Ｓ１〜Ｓ４は、デバイスのターンオン（オフ）を起動する切換コマンド（例えば、信号遷移）の駆動モジュールでの検出からそれに応じたデバイスの状態切換時点までの切換遅延時間を測定している。この計時した間隔は、保存された基準遅延値と比較される。そのような状態変化を起動する次のコマンド信号を遅らせるための制御可能な遅延の調整を実施する。好ましくは、この調整は、デバイスの次のターンオン（オフ）の間の基準遅延と切換遅延の差の大きさを低減する、更に、好ましくは、この差がゼロに近づくか、或いはゼロとなるような調整である。
【００６７】
前に考察した通りの実施形態は、単にゲートドライバ間に追加の通信チャンネルを設けることによって、切換同期を改善することを目指す措置が好ましい。そのような措置は、余分な配線及びコネクタのコストに起因して商業的に実現可能ではない。
【００６８】
前に示した通り、例えば、
共通のプラットフォームにおいて出力電力を拡縮できるモジュール式解決策の要望、
所与のトポロジーでの低下した寄生による性能向上とコスト削減の両方を実現する新しいパッケージ、及び／又は
複数のモジュールによってのみ所要の電力を実現できる非常に高い（特に、高電圧の）電力出力システム、
などの理由で、ＩＧＢＴモジュールの並列動作が採用されている場合の並列デバイスの切換同期を改善するために、幾つかの実施形態が実現される。
【００６９】
理論的には、全てのＩＧＢＴが同じ特性を有し、同じ温度で動作して、ゲートドライバの時間遅延が同じであれば、並列動作は問題にならない。しかし、実際には、この理想的なシナリオから大きくずれる結果となる一定数の変数が存在する。電流共有の性能に影響を与える要因は、駆動タイミングの差、ＩＧＢＴ閾値電圧及びコレクタ電流の勾配（ｄＩｃ／ｄｔ）に起因するターンオン同期である。抵抗に基づく駆動のために電流勾配に影響を与える要因は、次のＩＧＢＴの式に明らかにされている。
【００７０】
【数１】
0006438018.tif 000002
【００７１】
ここで、ＶＧはゲート駆動電圧であり、ＶｔｈはＩＧＢＴ閾値電圧であり、ＲＧはゲートドライバ抵抗であり、ＣＧＳはＩＧＢＴゲート・ソース容量であり、ｇｍはＩＧＢＴ相互コンダクタンスであり、Ｌｐは電力回路の特定の分岐部の寄生インダクタタンスである。
【００７２】
次の表は、これらの変数の幾つかとそれらの静的（オン期間中の）電流共有と動的（切換遷移中の）電流共有の両方に対する作用を明らかにしている。
【００７３】
【表１】
0006438018.tif 000003
【００７４】
第一に、ＩＧＢＴの許容範囲を考えると、次のことに留意されたい。
（ａ）ＩＧＢＴ閾値電圧は、典型的には、１Ｖの許容範囲を有し、並列モジュールは、この電圧Ｖｔｈに到達するにつれて異なる時点でオンに切り換わる。ターンオンは、この電圧に到達する時点として定義され、ＩＧＢＴは電流を流す。ターンオフは、この閾値を逆方向に通過する逆向きの時点として定義され、ＩＧＢＴはオフであると考える。
（ｂ）ＩＧＢＴ入力容量は、モジュール毎に変化し、その結果、この閾値に到達する時点を変化させる。
（ｃ）これらの特性と相互コンダクタンスの両方は、ターオン時とターンオフ時の電流の変化速度（ｄＩｃ／ｄｔ）に影響を与える。一般的に、このｄＩｃ／ｄｔは、完全に同期した切換タイミングでも電流共有の平準化に直接影響する。
（ｄ）これらの問題を軽減するために、電力スタック製造業者は、より近い特性を有することがより確実である、シリコンの同じ製造バッチからのモジュールを使用することに努めている。更に、選定とマッチングが用いられる。両方の措置は、時間と費用がかかり、ＩＧＢＴを取り替える必要が有る場合の柔軟性と将来の起こり得る問題を軽減する結果を生み出す。更に、これは、別のシステム変動が依然として電流共有に影響するので、万能の解決策ではない。
（ｅ）切換タイミングが揃っていないと、ＩＧＢＴは、瞬間的に標準的な切換及び短絡回路状態において大きな電流に耐えなければならない。
【００７５】
ゲートドライバ（駆動モジュール）の特性を考えると、次のことに留意されたい。
（ａ）ゲート抵抗の許容範囲に関して、並列モジュールとの複数のゲート接続に対して単一のゲートドライバを使用した場合でも、ゲート抵抗での変動が切換特性において異なる電流及びタイミングを生じさせる。
（ｂ）複数のゲートドライバを使用した場合、別の変数が共有に影響する。例えば、
（ア）異なる電源供給電圧がゲート充電／放電タイミングに直接影響するか、直接ｄＩｃ／ｄｔ（式１）と関連するか、或いはその両方である。
（イ）各ドライバの伝搬遅延（待ち時間）の変動、即ち、コマンドパルスの受信とゲートドライバ回路の状態変化の間の時間における変動、及び／又は
（ウ）これらの伝搬遅延のジッター（システムがサンプリングＰＷＭに関するグリッチフィルタを有する場合、モジュール間の主クロックが同期していない場合よりも大きな問題となる可能性が有る）。
【００７６】
ここで、電力回路の寄生インダクタタンスに言及すると、全ての並列電力パスにおいて同じインダクタタンスを実現することは難しく、これは、ｄＩｃ／ｄｔに、そのため電流の平準化に直接影響する。図６ａの図面は、これらのパラメータの変動を示す、電流共有が如何に並列化措置の理想から懸け離れて動作するかの例を図示している。既存の用途において非常に典型的である、この悪い措置のために、製造業者は、より理想的な電流平準化の状況において理想的に必要なデバイスよりも多くのデバイスを使用するので、システムコストに大きな影響を与えるＩＧＢＴ毎の許容電流の規格を下げている。しかし、上記の波形を図６ｂに図示された電流平準化の改善に適合できることが示されている。図６ｂの結果は、ターンオンとターンオフの信号をシフトさせて、電流の立ち上りと立ち下りのエッジを揃えることによって実現されている。
【００７７】
ＩＧＢＴ切換遷移を益々揃えることにより既存の解決策の限界を改善する構成が図７に図示されている。ターンオンとターンオフにおける電流エッジの同期と一定のｄＩｃ／ｄｔの仮定によって、ＩＧＢＴは、並列用途において負荷電流を共有する。
【００７８】
ここで、測定技術に言及すると、並列に接続されたＩＧＢＴモジュールにおける負荷電流の平準化のためには、モジュールを流れる電流と切換遷移の電流変化速度（ｄＩｃ／ｄｔ）の何れかを測定する方法が必要である。絶対電流を測定するために、或る種の専用の、時として比較的高価なセンサが必要である。その例は、シャント抵抗、ホール効果センサ及び磁気抵抗センサである。この電流変化速度を検出できることは、ＩＧＢＴモジュールの保護強化を含む、並列化の特徴を上回る利点を提供する。更に、コスト及び／又は複雑さが低い、モジュールで直接ｄＩｃ／ｄｔを測定する現実的な二つの手法（ロゴスキーコイルとモジュール浮遊（寄生）インダクタタンス）が有り、以下において更に説明する。
【００７９】
特に、モジュール浮遊インダクタタンスによるｄＩｃ／ｄｔの測定を考えると、ｄＩｃ／ｄｔを検知する低コスト技術は、ゲート駆動基準に使用されるモジュールのケルビンエミッタと電力エミッタの間の電圧を測定することに関連する。この浮遊インダクタタンスは、電流の速い変化が発生する時点を作り出す電圧を引き起こす。このインダクタタンスの値は、異なるモジュールタイプの間で変化するが、一般的に所与のタイプのモジュール毎に一定である。次の式が適用される。
【００８０】
【数２】
0006438018.tif 000004
【００８１】
ここで、ＶＬ＝エミッタインダクタタンスＬＥを介して発生する電圧
【００８２】
図８は、モジュールインダクタタンスの場所とそれらにより得られる出力の例を図示している。この技術で注目すべきことは、エミッタインダクタタンス（ＬＥ）を流れるコレクタ電流（Ｉ）である。これらのインダクタタンスは、デバイス内のワイヤ配線と端子に起因し、標準的には望ましくない浮遊寄生であるが、一つの用途で有利に使用できるものを生み出す。この措置の利点は、本質的に非常にコストが低いことである。関連する全てのことは、電力エミッタとの接続構成と信号を検出する回路である。これがモジュールの一体的な部分となった実際のセンサは存在しない。
【００８３】
検知回路に関して、これは、低出力タイプによる解決策において有効であるのに十分な電圧を依然として提供しつつ、目標範囲内の如何なるモジュールでも見られる最大電圧を扱う必要が一般的に有る。このゲート電流も、その電流戻りパスがＩＧＢＴのケルビンエミッタ（ｅ）端子を流れるので、このループ内で検知される（図８を参照）。その結果、ＶＥｅ検知出力もＬｅと相互作用するＩＧの効果を表す。そのため、この点の出力に関する全体の式が次の通りとなる。
【００８４】
【数３】
0006438018.tif 000005
【００８５】
例として、１９０×１４０ｍｍの一つのＩＧＢＴモジュールでは、ＬＥ＝３．４ｎＨとＬｅ＝２０ｎＨ、典型的な最大ｄＩｃ／ｄｔ＝１０ｋＡ／ｕｓであり、ｄＩＧ／ｄｔは、駆動回路の実現形態に依存する。
【００８６】
このゲート電流は、場合によっては、ゲートドライバの初期のターンオン／オフ中に誤った出力を引き起こし、この期間中は無効にすべきである。ターンオンでは、これは、初期切換コマンドとゲート電圧がＶｔｈに到達する時点の間の期間である。ターンオフでは、これは、切換コマンドからミラープラトーの終了までの時間である。
【００８７】
この検知回路は、入力段の能力と利得が最大電圧信号を受け入れるために増減される差動増幅器を有する。図９ａと９ｂは、それぞれオン及びオフ切換時における３．３ｋＶゲートドライバのエミッタインダクタンスで測定された出力を図示している。この第二の波形で明らかな雑音は、過電圧クランプを点弧するゲートへの注入電流に起因する。より滑らかな波形は、より雑音の多い波形を積分したものを示し、電流変化の大きさがこの積分によるデータから導出できることを表している。
【００８８】
上記の二つの検知回路の組合せによる測定パラメータを考えると、次の一定数の事象を決定できる。
（ａ）デバイスがターンオンを開始する時点。ｄＩｃ／ｄｔの正の遷移が、ＬＥを介して測定される負電圧
【００８９】
【数４】
0006438018.tif 000006
を生み出す（図１０を参照）。この措置は、一般的に負荷電流に依存しない閾値トリガーを生成する。雑音に強い信頼できるトリガー点を決定すべきである。
（ｂ）抵抗の駆動と共に、ｄＩｃ／ｄｔがターンオン開始から増加して、予め定義したレベルに到達した時点が検出される。
（ｃ）ダイオード回復の終了を示す、ｄＩｃ／ｄｔがターンオン時に極性を変化させる時点。この措置の欠点は、一つのスイッチが最初にオンに切り換わると、全ての回復電流が現れて、その後の別の切換がこの傾斜変化を表さなくなることである。
（ｄ）デバイスが所与の電流（積分したｄＩｃ／ｄｔ）に到達した時点。プリセット電流に到達する時点が決定される。これは、変換器がこの電流以内で動作する場合に、整合信号を決定できないとの限界を有する。このシステムは、並列デバイス間のｄＩｃ／ｄｔ勾配の違いを最小化するとの利点を有する。及び／又は
（ｅ）デバイスがターンオフを開始する時点。ｄＩｃ／ｄｔの負の遷移が正の電圧（ＶＥｅ）として測定される。ここで、ｄＩｃ／ｄｔが正であることは不整合を表す。
【００９０】
並列用途における最善の電流共有性能は、事象の組合せの検出を必要とする。
【００９１】
エッジ時間整合に言及すると、並列化システムは、それが制御する切換のターンオン又はターンオフ事象の時間を読み出す方法と、並列組合せにおいて、これらのエッジを別のデバイスと揃えるシステムとを必要とする。これを実現する一定数の措置が存在するが、ゲートドライバが標準的なドライバとして独立しており、データの交換を必要とするドライバカード間の特別なインタフェースを備えていないシステムが好ましい。
【００９２】
一つの実施形態において、ターオン／オフ信号のエッジの受信とＩＧＢＴの閾値又は予め定義された電流点への到達の間の時間を測定することによって、ＩＧＢＴと取り付けられたゲートドライバの組合せとして、デバイスの切換にかかる時間長の正確な指標が得られる。この測定により、ゲートドライバが、前に大まかに述べたパラメータ変動に起因する電流共有時のばらつきを最小化することができる。
【００９３】
次の通り、このタイミングを揃えるために二つの方法が考えられる。
（ａ）ゲートドライバが、それらの間に速いデジタル通信パスを有する。これは、切換事象データを通信して、如何なるデバイスが最も遅いのかを決定した後、全ての切換事象が同時に起こるように、それ以外のデバイスを遅らせる遅延を追加することができる。この通信インタフェースは、切換事象が起こった時点の立ち上りエッジを高い時間精度で伝送することと、ターンオン切換サイクルの終了時とターンオフ事象前の電流の大きさを伝送することとの何れかが必要である。このシステムは、一般的にシステムの全体切換時間（最小遅延時間ｔｄ）が最も速い結果を生み出すが、速いゲートドライバ間の通信リンクを必要とする。
（ｂ）ゲートドライバが独立しており、それら自身が切換時間を所定の値に設定するように構成される。この値は、好ましくは、全てのパラメータの最悪ケース許容範囲と安全マージンを適用した場合に起こり得る最大値として、特定のモジュールに関して選定される。このシステムでは、遅延時間が前記の措置よりも僅かに長くなるとの欠点が有るが、一つの実施形態において、切換事象が起こる時点が正確に分かるとの結果が得られ、これらのドライバは、ゲートドライブが互いに通信し合う必要が無い。その結果、これらは、独立した製品であるか、既存のユニット、例えば、既存の制御回路及び／又は制御回路と駆動モジュール間の通信用の通信インタフェースと互換性が有るか、或いはその両方である。
【００９４】
これに関して、図１１は、ターンオンが衝突する結果となるオフセットタイミングを有する並列ゲート信号を図示している。
【００９５】
何れのシステムも、時間的に揃った共通の駆動信号により全てのゲートドライバを駆動する方法を採用している。
【００９６】
一つの実施形態における基準時間への時間整合に関して、システムは、次のデジタル機能ブロックを使用する。
【００９７】
ターンオン時において、
（ａ）オン・コマンド信号の受信からｄＩ／ｄｔ検知ブロックからの起動までの計時を開始するカウンタ／タイマー。これは、ｄＩ／ｄｔ比較器又は積分比較器の何れかからのものである。出力は、システムクロックサイクルの計数である。
（ｂ）このカウンタ出力は、基準から減算される。この基準は、所与のモジュール／ゲートドライバの組合せに関する最悪ケース時間のために導出された論理構成にプリセットされる。この基準は、次の最悪ケースタイミングの考察から導出される。
（ア）ゲートドライバＰＳＵ低許容範囲。これは、ＶＧ＋−ＶＧ−である。例えば、＋１４Ｖ−（−１２Ｖ）＝２６Ｖ。
（イ）ゲートドライバ・オン抵抗最大許容範囲。
（ウ）最小温度での最大ＩＧＢＴ閾値電圧。
（エ）最大ＩＧＢＴ容量。
（ｃ）この減算の結果は、次のターンオンゲート駆動コマンドの切換前のコマンド信号を遅延させるクロックサイクル数を与える。この遅延は、オールインワンステップにより、或いは時間に渡って徐々に適用できる。
（ｄ）これは、再計算されて、ＰＷＭ切換サイクル毎に調整される。
（ｅ）この積分器は、ゲート電流初期パルスからの信号を無効にするために、ゲート駆動コマンドの発出からプリセット時間後までリセット状態に保持される。
（ｆ）この積分器のリセットは、ゲート起動パルスの受信からプリセット時間後に再び適用できる。
【００９８】
ターンオフ時において、
（ａ）ターンオンと同じ遅延を使用する。これは、一般的に単純であり、適切な共有を与えるのに十分である。しかし、以下において、基準を計算するためのパラメータにより示すことができる通り、異なる許容範囲がターンオンに適用される。
（ア）ゲートドライバＰＳＵ低許容範囲：同じ。
（イ）ゲートドライバ・オフ抵抗最大許容範囲：異なる。
（ウ）最大温度での最小ＩＧＢＴ閾値電圧：異なる。
（エ）最大ＩＧＢＴ容量：同じ。
この方法は、ＩＧＢＴの特性が異なるので、実際のターンオンとターンオフの遅延時間（ｔｄ）が異なり、そのため、出力ＰＷＮパルス幅が入力と等しくなくなるとの欠点も有する。
（ｂ）ｄＩ／ｄｔの検知と積分電流の検知の何れかによる実際のターンオフ事象の時間整合。
（ｃ）オフコマンド信号の受信からターンオフ遷移が始まるｄＩ／ｄｔ検知ブロックからの起動までの計時を開始するカウンタ／タイマー。
（ｄ）これを基準最悪ケース時間から減算して、追加するクロックサイクル遅延を決定する。この遅延は、一度に、或いは徐々に適用できる。
【００９９】
ターンオンとターンオフのための共通の時間基準が二つの基準数の大きい方として設定された場合、ＰＷＭコマンド信号と同じ電流パルス幅が実現される。
【０１００】
上記による支援のために、ＩＧＢＴモジュール切換時間計算ツールが実現される。所与のゲートドライバ／ＩＧＢＴの組合せに関するオン／オフ時間パラメータを駆動する方法が必要である。これは、表計算ソフトであるが、構成ツールとすることができる。これは、次の値の入力を可能とし、時間パラメータが自動的に計算される。
ＩＧＢＴ値：
最小閾値
最大閾値
最大ＣＧＳ
最低温度
最高温度
ゲート駆動値：
最小Ｖ＋
最小Ｖ−
最大ＲＯＮ
最小ＲＯＦＦ
コマンドの受信からドライバ作動出力までの（ジッターを含む）最大伝搬遅延
【０１０１】
ＰＷＭ信号分布と全ての並列ドライバへの障害リターンデータに関して、一つの並列組合せの全てのゲートドライバは、一般的にこれらを閉じた同期状態に到達させるためにＰＷＭ信号を必要とする。これに関して、次の三つの可能な措置が有る。
（ａ）標準インタフェースを介した全ての並列ドライバへの入力（ホストシステムがＰＷＭ分布と全ての並列ドライバへのステータス信号を管理する）。これは、最も簡単な措置であり、単一又は複数のＩＧＢＴの用途に関して、ゲート駆動モジュールを同じモジュールにできることを意味する。しかし、ファイバを備えた製品では、これは、多数のファイバ（とその関連コスト）を意味する。例えば、三相インバータでは、このシステムは、４個のＩＧＢＴを並列に使用した場合、６個と言うよりもむしろ２４個のファイバ接続を必要とする。
（ｂ）モジュール間通信リンクを備えたゲートドライバ（ゲート駆動モジュールはそれらを互いに接続可能なコネクタを有する）。この手法では、ＰＷＭとステータスの接続部は、制御システムから一つのドライバに延びることができ、これらの接続部は、それ以外の並列カードへの信号分配を可能とする。一つの考えられる利点は、ホストシステムからの複数接続要件の必要性を回避できることである。考えられる欠点は、ゲートドライバの標準化のために、スレーブ側のボード毎に冗長な絶縁接続部が有ること、ＰＷＭを別のドライバに送る際に、待ち時間を補償できるように、待ち時間を厳密に制御して既知とする必要が有ること、及び／又は戻りデータチャンネルを組み合わせるメカニズムが必要であることである。
（ｃ）並列分配ボード（並列信号分配と戻りデータチャンネルの組合せのための専用の別個のボードは、全てのドライバへのＰＷＭ信号の厳密な整合、及び／又はホストシステムの（ファイバ又は電気絶縁式）接続部間の絶縁ブリッジとしての動作及び並列デバイスのより低い絶縁要件の一定数の考えられる利点を有する）。このボードは、システムのＰＷＭを受信して、厳密に制御された同期により全ての並列ドライバに分配する能力と、全ての並列デバイスからステータス線を受け取って、これらをホストシステムに戻すために組み合わせる能力とを統合する。このステータス線は、接続されたＩＧＢＴの何れかが障害を示した場合に障害を通報する。更に、全てが受信確認された場合にのみＰＷＭを受信確認し、システムデータチャンネルを受け取って、それを全てのゲート駆動モジュールに方向転換し、全ての接続されたドライバから戻りデータチャンネルを受け取って、それを単一の戻りチャンネルに纏めるメカニズムを提供し、それらの中の一つが障害を示した場合に全てのＩＧＢＴを保護する論理を提供し、及び／又はシステム電力を受け取って、全ての接続されたカードに分配する。
【０１０２】
二つの形式のシステムが図１２ａと１２ｂに図示されている。図１２ａのアーキテクチャは、一般的に全てのゲートドライバ形式とＩＧＢＴ電圧に適している。図１２ｂのアーキテクチャは、ゲートドライバにおいて絶縁要件を物理的に実現できる、それに代わる形態である。これは、典型的には、１，７００Ｖ以下のＩＧＢＴ用のシステムを意味する。
【０１０３】
この方式の実現により得られる追加の利点を考えると、一般的に、上記の措置が、標準的な抵抗に基づくゲートドライバに適用できるが、同じく適応電流ドライバに適用できる。オン切換時間を揃えるために遅延を導入すると言うよりも、そのような適応電流ドライバによって、駆動電流を調整して整合を実現することができる。この並列解決策を容易にするセンサと整合を実現することによって、例えば、以下の通り、幾つかの別の利点を生み出すことができる。
（ａ）切換事象が起こる、ＰＷＭコマンドに対して相対的な正確な時点が既知である場合、システム内の無駄な時間の管理がより容易になる。これは、場合によっては、低減した無駄な時間を用いて、グリッドで結ばれたシステムでのライン高調波を低下させることを可能とする。
（ｂ）駆動電流における変化を信号で伝えるために、適応駆動システムにおいて、ｄＩ／ｄｔセンサを用いることもできる。
（ｃ）より速い短絡回路又は過電流保護システムを実現するために、ｄＩ／ｄｔセンサの積分電流出力を用いることができる。
（ｄ）好適なアナログ・デジタルコンバータ（ＡＤＣ）を用いて処理した場合、（戻りデータチャンネルを介して）ホストシステムに瞬間的又は平均的な電流の測定を提供できる（実施例では、切換エッジでのみ電流測定が可能である）切換エッジでの電流測定が利用可能である。
【０１０４】
並列に接続された半導体製電力切換デバイスを制御する回路５００のブロック図の例が図１４に図示されている（図１４が二つの装置を図示する一方、そのような制御される装置が、二つ以上の半導体製電力切換デバイスを並列に備えることに留意されたい）。そのような実施形態は、半導体製電力切換デバイスＤ１，Ｄ２と、駆動モジュールＤＭ１，ＤＭ２と、制御回路ＣＣ１，ＣＣ２（それに代わって、これらは、一つのユニットとして組み合わされる）と、電気絶縁部ＶＩと、切換遅延と基準遅延Ｔｒｅｆを受信するタイミング回路ＴＣ１，ＴＣ２と、それぞれが制御可能な遅延時間Ｔｄｅｌａｙを提供する遅延回路ＤＣ１，ＤＣ２との中の一つ以上を備える。このタイミング制御回路は、タイマーＴ１／Ｔ２及び／又は比較回路Ｃ１／Ｃ２を有する。この遅延制御回路は、（Ｔｄｅｌａｙにより表示された）タイマー回路とそれに応じて切換コマンドの通過を遅らせるバッファを有する。
【０１０５】
以上の記述が一般的に並列デバイスの電流平準化／電流共有のための実施形態に言及していることに留意されたい。これに関して、タイミングの僅かな不一致が一般的に並列構成のデバイスを破壊しないのに対して、直列に接続されたデバイスの電圧平準化では、不一致がデバイスを瞬間的に壊す可能性が有ることに留意されたい。それにも関わらず、タイミング測定方式の一つの実施形態が電圧平準化に適用できる、即ち、制御される電力切換デバイスが直列である。
【０１０６】
本発明は、更に、例えば、組込みプロセッサにおいて、上記のツール、システム及び制御手順の何れをも実現するプロセッサ制御コードを規定する。このコードは、ディスク、ＣＤ又はＤＶＤ−ＲＯＭなどの媒体、読出し専用メモリ（ファームウェア）などのプログラミングされたメモリ、或いは光又は電気信号媒体などのデータ媒体で提供される。本発明の実施形態を実現するコード（及び／又はデータ）は、Ｃ又はアセンブリコードなどの従来のプログラミング言語による（インタープリート又はコンパイルされた）ソース、オブジェクト又は実行可能なコード、ＡＳＩＣ（特定用途向け集積回路）又はＦＰＧＡ（利用者書込可能なゲートアレイ）の設定又は制御用のコード、或いはＶｅｒｉｌｏｇ（登録商標）ＶＨＤＬ（非常に速い速度の集積回路ハードウェア記述言語）などのハードウェア記述言語用のコードから成る。当業者であれば分かる通り、そのようなコード及び／又はデータは、互いに通信し合う複数の接続されたコンポーネントの間に配分される。
【０１０７】
当業者がその他の多数の有効な代替形態を思い付くことは疑い無い。本発明がここで述べた実施形態に限定されず、これに添付した請求項の範囲内に有る当業者に明らかな変化形態を包含することを理解されたい。
【図１】
0006438018.tif 000007
【図２】
0006438018.tif 000008
【図３ａ】
0006438018.tif 000009
【図３ｂ】
0006438018.tif 000010
【図４】
0006438018.tif 000011
【図５ａ】
0006438018.tif 000012
【図５ｂ】
0006438018.tif 000013
【図６（ａ）】
0006438018.tif 000014
【図６（ｂ）】
0006438018.tif 000015
【図７】
0006438018.tif 000016
【図８ａ】
0006438018.tif 000017
【図８ｂ】
0006438018.tif 000018
【図９ａ】
0006438018.tif 000019
【図９ｂ】
0006438018.tif 000020
【図１０】
0006438018.tif 000021
【図１１】
0006438018.tif 000022
【図１２ａ】
0006438018.tif 000023
【図１２ｂ】
0006438018.tif 000024
【図１３】
0006438018.tif 000025
【図１４】
0006438018.tif 000026