(57)【特許請求の範囲】
【請求項１】
半絶縁性もしくは半導体にて構成される基板（１）と、
前記基板上に形成され、電子走行層を構成するＧａＮ層（２）および電子供給部を構成するＡｌＧａＮ層（３）によるヘテロジャンクション構造の組が複数組積層されたチャネル形成層と、
前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に突き出すように形成されたｐ型のＧａＮ層（５）にて構成されるベース領域と、
前記ｐ型のＧａＮ層を挟んだ両側それぞれに配置され、前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように形成されたｎ型のＧａＮ層（９、１０）にて構成されるエミッタ領域およびコレクタ領域と、を有し、
前記チャネル形成層を構成する前記ＧａＮ層と前記ＡｌＧａＮ層との界面における前記ＧａＮ層側に２次元電子ガスキャリアを誘起すると共に、前記ベース領域に対して電圧が印加されることで前記エミッタ領域と前記コレクタ領域との間に電流を流す横型のスイッチングデバイスを備えていることを特徴とする窒化物半導体装置。
【請求項２】
半絶縁性もしくは半導体にて構成される基板（１）と、
前記基板上に形成され、電子走行層を構成するＧａＮ層（２）および電子供給部を構成するＡｌＧａＮ層（３）によるヘテロジャンクション構造の組が複数組積層されたチャネル形成層と、
前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に突き出すように形成されたｐ型のＧａＮ層（５）にて構成されるベース領域と、
前記ｐ型のＧａＮ層に対して一方側に配置されたｎ型のＧａＮ層（９）にて構成されるエミッタ領域と、
前記ｐ型のＧａＮ層に対して前記一方側の反対側に配置され、前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように形成されたｎ型のＧａＮ層（１０）にて構成されるコレクタ領域と、
前記エミッタ領域と前記ベース領域との間に配置されたｎ型のＧａＮ層（５０）と、を有し、
前記チャネル形成層を構成する前記ＧａＮ層と前記ＡｌＧａＮ層との界面における前記ＧａＮ層側に２次元電子ガスキャリアを誘起すると共に、前記ベース領域に対して電圧が印加されることで前記エミッタ領域と前記コレクタ領域との間に電流を流す横型のスイッチングデバイスを備えていることを特徴とする窒化物半導体装置。
【請求項３】
前記ベース領域の上に形成され、前記ベース領域を構成するｐ型のＧａＮ層よりも不純物濃度が高くされたｐ型のＧａＮ層（６）によって構成されるコンタクト領域を備えていることを特徴とする請求項１または２に記載の窒化物半導体装置。
【請求項４】
前記ベース領域は、前記エミッタ領域側および前記コレクタ領域側に張り出した断面Ｔ字形状とされていることを特徴とする請求項３に記載の窒化物半導体装置。
【請求項５】
前記基板は、半導体材料によって構成されており、
前記ベース領域は、前記基板から離されていることを特徴とする請求項１、３および４のいずれか１つに記載の窒化物半導体装置。
【請求項６】
前記基板は、半絶縁性材料によって構成されており、
前記ベース領域は、前記基板に接していることを特徴とする請求項１ないし４のいずれか１つに記載の窒化物半導体装置。
【請求項７】
前記チャネル形成層は、前記ＧａＮ層と前記ＡｌＧａＮ層とが順番に積層されており、最上層のＡｌＧａＮ層がＧａＮによって構成されるキャップ層（４０）によって覆われていることを特徴とする請求項１ないし６のいずれか１つに記載の窒化物半導体装置。
【請求項８】
前記チャネル形成層は、前記ＧａＮ層と前記ＡｌＧａＮ層の膜厚比が前記ＧａＮ層と前記ＡｌＧａＮ層とによってナチュラルスーパージャンクション構造を構成する値に制御されていることを特徴とする請求項１ないし７のいずれか１つに記載の窒化物半導体装置。
【請求項９】
前記基板は、半絶縁材料によって構成されており、
前記チャネル形成層には、該チャネル形成層の最表面から前記基板に達する凹部（６０）が形成され、該凹部内における該凹部の底面および側面に前記ベース領域が成膜されていると共に、該ベース領域の上に前記ｎ型のＧａＮ層と前記エミッタ領域とが順に成膜されていることを特徴とする請求項２に記載の窒化物半導体装置。
【請求項１０】
半絶縁性もしくは半導体にて構成される基板（１）と、
前記基板上に形成され、電子走行層を構成するＧａＮ層（２）および電子供給部を構成するＡｌＧａＮ層（３）によるヘテロジャンクション構造の組が複数組積層されたチャネル形成層と、
前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように形成されたｐ型のＧａＮ層（５）にて構成されるベース領域と、
前記ｐ型のＧａＮ層を挟んだ両側それぞれに配置され、前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように形成されたｎ型のＧａＮ層（９、１０）にて構成されるエミッタ領域およびコレクタ領域と、を有し、
前記チャネル形成層を構成する前記ＧａＮ層と前記ＡｌＧａＮ層との界面における前記ＧａＮ層側に２次元電子ガスキャリアを誘起すると共に、前記ベース領域に対して電圧が印加されることで前記エミッタ領域と前記コレクタ領域との間に電流を流す横型のスイッチングデバイスを備えている窒化物半導体装置の製造方法であって、
前記基板上に前記チャネル形成層を構成する前記ＧａＮ層および前記ＡｌＧａＮ層の組を複数組積層する工程と、
前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように凹部（４）を形成する工程と、
前記凹部内にｐ型のＧａＮ層を選択的にエピタキシャル成長させることで前記ベース領域を形成する工程と、を含んでいることを特徴とする窒化物半導体装置の製造方法。
【請求項１１】
前記エミッタ領域および前記コレクタ領域の形成予定位置において、前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように凹部（７、８）を形成する工程と、
前記エミッタ領域および前記コレクタ領域の形成予定位置に形成された前記凹部内のそれぞれにｎ型のＧａＮ層（９、１０）を選択的にエピタキシャル成長させることで前記エミッタ領域および前記コレクタ領域を形成する工程と、を含んでいることを特徴とする請求項１０に記載の窒化物半導体装置の製造方法。
【請求項１２】
半絶縁性もしくは半導体にて構成される基板（１）と、
前記基板上に形成され、電子走行層を構成するＧａＮ層（２）および電子供給部を構成するＡｌＧａＮ層（３）によるヘテロジャンクション構造の組が複数組積層されたチャネル形成層と、
前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように形成されたｐ型のＧａＮ層（５）にて構成されるベース領域と、
前記ｐ型のＧａＮ層に対して一方側に配置されたｎ型のＧａＮ層（９）にて構成されるエミッタ領域と、
前記ｐ型のＧａＮ層に対して前記一方側の反対側に配置され、前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように形成されたｎ型のＧａＮ層（１０）にて構成されるコレクタ領域と、
前記エミッタ領域と前記ベース領域との間に配置されたｎ型のＧａＮ層（５０）と、を有し、
前記チャネル形成層を構成する前記ＧａＮ層と前記ＡｌＧａＮ層との界面における前記ＧａＮ層側に２次元電子ガスキャリアを誘起すると共に、前記ベース領域に対して電圧が印加されることで前記エミッタ領域と前記コレクタ領域との間に電流を流す横型のスイッチングデバイスを備えている窒化物半導体装置の製造方法であって、
前記基板上に前記チャネル形成層を構成する前記ＧａＮ層および前記ＡｌＧａＮ層の組を複数組積層する工程と、
前記チャネル形成層の表面から前記チャネル形成層のうち最も前記基板側の層に達するように凹部を形成したのち、該凹部内に前記ベース領域と前記ｎ型のＧａＮ層と前記エミッタ領域とを選択的にエピタキシャル成長させる工程と、を含んでいることを特徴とする窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化ガリウム（以下、ＧａＮという）を主成分とする化合物半導体を用いたＧａＮデバイスを有する窒化物半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来、特許文献１に、複数のチャネルを有する窒化物半導体装置において、ノーマリオフかつ低オン抵抗を実現する技術が開示されている。具体的には、ＧａＮ層の上にＡｌＧａＮ層とＧａＮ層とによるヘテロ接合体を繰り返し形成した構造とすることでナチュラルスーパージャンクション構造（以下、ＮＳＪ構造という）を形成している。そして、ＮＳＪ構造における最下層のＡｌＧａＮ層に達する第１ゲート構造部と、それよりも上層のＡｌＧａＮ層まで達する第２ゲート構造部を備えると共に、第１ゲート構造部および第２ゲート構造部を挟んだ両側にｎ型領域にて構成されるソース領域およびドレイン領域を配置している。
【０００３】
このように構成された窒化物半導体装置では、ゲート構造部がＭＯＳ構造とされている。そして、第１ゲート構造部に備えられる第１ゲート電極とゲート絶縁膜の静電ポテンシャルがＧａＮ層およびＡｌＧａＮ層のヘテロ接合体の伝導帯より低くなっていることから、ヘテロ界面のキャリアが無くなり、ノーマリオフ動作が行われる。また、複数層のヘテロ接合を備えることで２次元電子ガス（以下、２ＤＥＧという）の生成量を多くでき、オン抵抗を低減することが可能となる。そして、分極効果によってヘテロ接合体の積層数にかかわら所望のオフ耐圧を得ることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−９８２８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のように構成される窒化物半導体装置では、ノーマリオフ動作を行うためにＭＯＳ構造のゲート構造部としているが、ＭＯＳ構造ではゲート構造部の直下に形成されるチャネルの抵抗率が大きくなり、オン抵抗の低減を十分に図れない。例えば、オン抵抗が２ｍΩ／ｍｍより大きくなる。
【０００６】
本発明は上記点に鑑みて、オフ耐圧を確保しつつ、より低オン抵抗を図ることが可能な窒化物半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明では、半絶縁性もしくは半導体にて構成される基板（１）と、基板上に形成され、電子走行層を構成するＧａＮ層（２）および電子供給部を構成するＡｌＧａＮ層（３）によるヘテロジャンクション構造の組が複数組積層されたチャネル形成層と、チャネル形成層の表面からチャネル形成層のうち最も基板側の層に達するように形成されたｐ型のＧａＮ層（５）にて構成されるベース領域と、ｐ型のＧａＮ層を挟んだ両側それぞれに配置され、チャネル形成層の表面からチャネル形成層のうち最も基板側の層に突き出すように形成されたｎ型のＧａＮ層（９、１０）にて構成されるエミッタ領域およびコレクタ領域と、を有し、チャネル形成層を構成するＧａＮ層とＡｌＧａＮ層との界面におけるＧａＮ層側に２次元電子ガスキャリアを誘起すると共に、ベース領域に対して電圧が印加されることでエミッタ領域とコレクタ領域との間に電流を流す横型のスイッチングデバイスを備えていることを特徴としている。
【０００８】
このような構成によれば、オン状態、つまりベース領域にベース電圧を印加した状態では、ベース領域よりホール注入が為され、エミッタ領域側からコレクタ領域側へ電子電流が流れる。したがって、ベース領域のキャリア濃度が上昇する電導度変調が起こり、低抵抗化する。これにより、オン抵抗が低減される。さらに、複数組のＧａＮ層とＡｌＧａＮ層とが繰り返し形成されていることから、複数層で２ＤＥＧキャリアを生成することが可能となるため、さらにオン抵抗を低減することができる。これらＧａＮ層とＡｌＧａＮ層とを繰り返す組数を増加させるほど、さらにオン抵抗の低減が可能である。また、複数組のＧａＮ層とＡｌＧａＮ層とを繰り返し形成した構造としていることから、これらの膜厚比を制御してＮＳＪ構造とすることにより、耐圧を確保することができる。
【０００９】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１０】
【図１（ａ）】本発明の第１実施形態にかかる窒化物半導体装置の断面斜視図である。
【図１（ｂ）】図１（ａ）に示す窒化物半導体装置の断面図である。
【図２】ＡｌＧａＮ層３のうちＧａＮ層２との界面に蓄積される電荷の様子を示した断面図である。
【図３】第１実施形態にかかる窒化物半導体装置の製造工程を示した断面図である。
【図４】本発明の第２実施形態にかかる窒化物半導体装置の断面図である。
【図５】本発明の第３実施形態にかかる窒化物半導体装置の断面図である。
【図６】本発明の第４実施形態にかかる窒化物半導体装置の断面図である。
【図７】本発明の第５実施形態にかかる窒化物半導体装置の断面図である。
【図８】本発明の第６実施形態にかかる窒化物半導体装置の断面図である。
【図９】第６実施形態にかかる窒化物半導体装置の製造工程を示した断面図である。
【図１０】本発明の第７実施形態にかかる窒化物半導体装置の断面図である。
【図１１】第７実施形態にかかる窒化物半導体装置の製造工程を示した断面図である。
【図１２】第７実施形態の変形例にかかる窒化物半導体装置の断面図である。
【図１３】本発明の第８実施形態にかかる窒化物半導体装置の断面図である。
【図１４】他の実施形態にかかる窒化物半導体装置の断面図である。
【図１５】他の実施形態にかかる窒化物半導体装置の断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１２】
（第１実施形態）
本発明の第１実施形態について説明する。本実施形態では、ＧａＮを主成分とする化合物半導体を用いたＧａＮデバイスを有する窒化物半導体装置として、横型のスイッチング素子を備える窒化物半導体装置について説明する。
【００１３】
図１（ａ）および図１（ｂ）に示すように、本実施形態にかかる窒化物半導体装置は、横型のスイッチング素子を備えている。図１（ａ）および図１（ｂ）では、スイッチング素子の１セル分のみを示しているが、実際には例えば図１（ａ）の紙面左端を中心線として左右対称にレイアウトされたものが複数形成されることスイッチング素子が構成される。このスイッチング素子は、以下のように構成されている。
【００１４】
横型のスイッチング素子は、基板１の表面に、ＧａＮ層２およびｎ型のＡｌＧａＮ層３が積層された構造の組が繰り返し複数組形成されたものを化合物半導体基板として用いて形成されている。そして、複数組のＧａＮ層２およびＡｌＧａＮ層３によるヘテロジャンクション構造をチャネル形成層として、各層のＧａＮ層２およびＡｌＧａＮ層３によるＡｌＧａＮ／ＧａＮ界面のＧａＮ層２側に、ピエゾ効果および分極効果により２ＤＥＧキャリアを誘起する。
【００１５】
基板１は、Ｓｉ（１１１）などの半導体材料によって構成されている。この基板１の上にＧａＮ層２とＡｌＧａＮ層３が例えばヘテロエピタキシャル成長によって形成されている。
ＡｌＧａＮ層３の膜厚は、１０ｎｍ以上かつ２００ｎｍ以下、好ましくは２０ｎｍ以上かつ１００ｎｍ以下に設定されている。ＡｌＧａＮ層３の膜厚を１０ｎｍ未満にすると、２ＤＥＧ面密度が８×１０12ｃｍ-2よりも小さくなり素子のオン抵抗の増大原因となり、２００ｎｍを超えると歪緩和に伴う転位密度が増大し素子特性のバラツキが大きくなり製造歩留りの極端な減少を引き起こす。典型的には欠陥密度が１×１０11ｃｍ-2以上となる。また、ＡｌＧａＮ層３の膜厚を２０ｎｍ以上かつ１００ｎｍ以下にすると、上記の材料の本質的な問題が生じず高濃度の２ＤＥＧかつ低欠陥密度であることから、好ましい。また、ＧａＮ層２のうちＡｌＧａＮ層３の上に形成されているものの厚みも、同じ理由により上記と同じ膜厚範囲において設計する必要がある。特に４０ｎｍ−１００ｎｍの範囲にすると、２ＤＥＧと界面と対になるＧａ／ＡｌＧａＮ界面に２次元ホールガス（２ＤＨＧ）が２ＤＥＧと同じオーダーで形成されるため理想的なＮＳＪ構造となり、素子の高耐圧化が容易になりより好ましい。
【００１６】
また、ＧａＮ層２のうちＡｌＧａＮ層３の上に形成されているものとＡｌＧａＮ層３との膜厚比ＡｌＧａＮ／ＧａＮは、ＡｌＧａＮ／ＧａＮ≦５とされ、好ましくはＡｌＧａＮ／ＧａＮ≦２とされる。膜厚比ＡｌＧａＮ／ＧａＮが５を超えるとＡｌＧａＮ層３の格子緩和し、効果的に２ＤＥＧ及び２ＤＨＧが生じず高抵抗となる。また、膜厚比ＡｌＧａＮ／ＧａＮを１／２以上かつ２以下にすると、最下層のＧａＮの格子定数を引き継ぎ顕著に歪緩和することなくＡｌＧａＮ／ＧａＮ積層構造が形成され、転位や欠陥密度が１×１０11ｃｍ-2以下に低く抑えられることから、好ましい。
【００１７】
化合物半導体基板の比抵抗値については、目的とするデバイスの特性に応じて、化合物半導体基板を構成する各層の不純物濃度により任意に調整すれば良い。ＧａＮ層２と基板１との間にＡｌＧａＮ−ＧａＮ超格子層などを介在させ、ＧａＮ層２の結晶性を良好なものにすることもできる。なお、ここでの結晶性とは、ＧａＮ層２中の欠陥や転位などであり、電気的および光学的な特性に対して影響を及ぼすものである。
【００１８】
この化合物半導体基板の表面からチャネル形成層のうちの最も基板１側の層、つまり最下層のＧａＮ層２に達しつつ、基板１には達しない程度の深さの凹部４が形成されている。この凹部４内にベース領域を構成するｐ型のＧａＮで構成されたｐ−ＧａＮ層５が形成されている。ｐ−ＧａＮ層５の不純物濃度は例えば５×１０16ｃｍ-3以上に設定されている。このようにｐ−ＧａＮ層５の不純物濃度を設定することで、パンチスルーリーク電流を抑制できる。適正なオフ動作が実現される不純物濃度は高い方が、パンチスルー電流を抑制できる効果は大きいが、高すぎるとベースの輸送効率が劣化しオン動作時の電流増幅率が小さくなってしまう。ベース濃度についてはベースの長さを鑑みて、デバイスに所望な濃度を選択すればよい。典型的には５×１０16ｃｍ-2以上がリーク電流抑制の観点から必要であり、ベース輸送効率の観点から５×１０18ｃｍ-2よりも小さくすることが必要である。また、ｐ−ＧａＮ層５の横方向、つまり図１中の左右方向の寸法についてはスイッチング素子の電流増幅率を鑑み、上記した不純物濃度と共に最適なものを選択すれば良い。
【００１９】
また、ｐ−ＧａＮ層５の表面には、ｐ−ＧａＮ層５よりも高不純物濃度で構成されたｐ+−ＧａＮ層６が形成されている。ｐ+−ＧａＮ層６の不純物濃度は例えば１×１０19ｃｍ-3以上に設定されており、好ましくは１×１０20ｃｍ-3以上とされる。このようにｐ+−ＧａＮ層６の不純物濃度を設定することで、この上に形成される図示しないベース電極もしくはベース配線にｐ+−ＧａＮ層６をオーミック接触させられる。１×１０19ｃｍ-3以下の場合にはショットキーコンタクトと電流障壁ができるため安定的な素子動作が実現できない。動作時の寄生抵抗の観点から１×１０20ｃｍ-3以上にすることで界面抵抗が動作抵抗に対して十分に低くなり、素子のスイッチング性能を向上させる。
【００２０】
また、ｐ−ＧａＮ層５を挟んだ両側においても、化合物半導体基板の表面から最下層のＧａＮ層２に達しつつ、基板１には達しない程度の深さの凹部７、８が形成されており、これら各凹部７、８内にエミッタ領域およびコレクタ領域を構成するｎ+−ＧａＮ層９、１０が形成されている。ｎ+−ＧａＮ層９、１０は、共にｐ−ＧａＮ層５から離れた位置に形成されている。
【００２１】
なお、ベース領域を構成するｐ−ＧａＮ層５とコレクタ領域を構成するｎ+−ＧａＮ層１０との間の距離によって素子耐圧が決まるが、所望の素子耐圧に従って寸法設計を行えば良い。また、ｎ+−ＧａＮ層９、１０の上には図示しないエミッタ電極やコレクタ電極が形成されており、これら各電極がｎ+−ＧａＮ層９、１０に対してオーミック接触させられている。
【００２２】
以上のようにして、本実施形態にかかる横型のスイッチング素子を備えた窒化物半導体装置が構成されている。このように構成される横型のスイッチング素子は、以下のように動作する。
【００２３】
まず、オフ状態、つまりｐ−ＧａＮ層５に印加するベース電圧ＶＢ＝０Ｖでは、ｐ−ＧａＮ層５の電子障壁高さにより電子電流が阻止される。また、エミッタ領域およびコレクタ領域を構成するｎ+−ＧａＮ層９、１０の障壁によりホール電流も阻止される。したがって、オフ状態においては、エミッタ−コレクタ間に電流が流れないノーマリオフ型のスイッチング素子となる。
【００２４】
一方、オン状態、つまりｐ−ＧａＮ層５にベース電圧ＶＢを印加した状態では、ｐ−ＧａＮ層５よりホール注入が為され、エミッタ領域となるｎ+−ＧａＮ層９側からコレクタ領域となるｎ+−ＧａＮ層１０側へ電子電流が流れる。したがって、ベース領域のキャリア濃度が上昇する電導度変調が起こり、低抵抗化する。これにより、オン抵抗が低減される。さらに、複数組のＧａＮ層２とＡｌＧａＮ層３とが繰り返し形成されていることから、複数層で２ＤＥＧキャリアを生成することが可能となるため、さらにオン抵抗を低減することができる。これらＧａＮ層２とＡｌＧａＮ層３とを繰り返す組数を増加させるほど、さらにオン抵抗の低減が可能である。
【００２５】
また、複数組のＧａＮ層２とＡｌＧａＮ層３とを繰り返し形成した構造としていることから、耐圧を確保することができる。より詳しくは、ＧａＮ層２とＡｌＧａＮ層３の膜厚比を制御してＮＳＪ構造とすることにより、耐圧を確保することができる。そして、図２に示すように、ＡｌＧａＮ層３のうちＧａＮ層２との界面に蓄積される電荷は、ＡｌＧａＮ層３のうちの上下においてバランスが保たれている。このため、チャージバランスが良好な状態となっていて耐圧を確保することができる。
【００２６】
したがって、オフ耐圧を確保しつつ、より低オン抵抗を図ることが可能な窒化物半導体装置とすることが可能となる。
【００２７】
また、上記したように、本実施形態では、ｐ−ＧａＮ層５を基板１に達しない深さとしている。このため、ｐ−ＧａＮ層５から半導体材料で構成された基板１にホールが抜けることを抑制することが可能となり、スイッチング特性の改善を図ることができる。
【００２８】
続いて、本実施形態にかかる横型のスイッチング素子の製造方法について、図３を参照して説明する。
【００２９】
〔図３（ａ）に示す工程〕
Ｓｉ（１１１）にて構成された基板１の表面に、ＧａＮ層２およびｎ型のＡｌＧａＮ層３が複数組繰り返し積層された構造を有する化合物半導体基板を用意する。例えば、基板１の表面に、ＧａＮ層２およびＡｌＧａＮ層３をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長）法や超高純度、高精度にしたＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシー）法などによって形成する。
【００３０】
〔図３（ｂ）に示す工程〕
ＡｌＧａＮ層３の表面に、酸化膜（ＳｉＯ2）もしくは窒化膜（ＳｉＮ）などによって構成されるマスク２０を形成した後、マスク２０をパターニングしてｐ−ＧａＮ層５の形成予定領域を開口させる。例えば、マスク２０の表面に図示しないレジストを形成し、フォトリソグラフィ工程を経てレジストをパターニングしたのち、このレジストを用いてマスク２０をパターニングする。この後、マスク２０を用いたドライエッチング工程を行うことで、ＡｌＧａＮ層３およびＧａＮ層２をエッチングし、最下層に位置するＧａＮ層２まで達する凹部４を形成する。
【００３１】
〔図３（ｃ）に示す工程〕
さらに，マスク２０によってＡｌＧａＮ層３の表面を覆った状態でＧａＮ層を選択的にエピタキシャル成長（以下、選択エピという）させる。これにより、まず、最表面に位置しているＡｌＧａＮ層３の位置まで凹部４内を埋め込むようにｐ−ＧａＮ層５を選択エピしたのち、さらにその上にｐ+−ＧａＮ層６を選択エピする。このように、選択エピによってｐ−ＧａＮ層５やｐ+−ＧａＮ層６を形成しているため、これらを凹部４内にのみ形成することができる。
【００３２】
〔図３（ｄ）に示す工程〕
マスク２０を除去した後、新たにマスク２１を形成し、マスク２０、２１をパターニングしてｎ+−ＧａＮ層９、１０の形成予定領域においてマスク２０、２１を開口させる。マスク２１については、例えばマスク２０と同じ材質で構成しており、マスク２０と同様の手法によってパターニングしている。そして、マスク２０、２１を用いたドライエッチング工程を行うことで、ＡｌＧａＮ層３およびＧａＮ層２をエッチングし、最下層に位置するＧａＮ層２まで達する凹部７、８を形成する。
【００３３】
〔図３（ｅ）に示す工程〕
さらに、マスク２１によってＡｌＧａＮ層３の表面を覆った状態でＧａＮ層を選択エピする。これにより、最表面に位置しているＡｌＧａＮ層３の位置まで凹部７、８内を埋め込むようにｎ+−ＧａＮ層９、１０が形成される。このように、選択エピによってｎ+−ＧａＮ層９、１０を形成しているため、これらを凹部７、８内にのみ形成することができる。
【００３４】
この後の工程については図示していないが、マスク２０、２１を除去してからｐ+−ＧａＮ層６やｎ+−ＧａＮ層９、１０を覆うように層間絶縁膜を形成したのち、層間絶縁膜をパターニングしてコンタクトホールを形成するという層間絶縁膜形成工程を行う。さらに、コンタクトホールを通じてベース電極やエミッタ電極およびコレクタ電極を形成する電極形成工程を行う。このようにして、本実施形態にかかるスイッチング素子が備えられた窒化物半導体装置が完成する。
【００３５】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して基板１の材料を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００３６】
本実施形態では、基板１をサファイヤ、ＳｉＣ、ＡｌＮなどの半絶縁基板によって構成している。そして、図４に示すように、ｐ−ＧａＮ層５が基板１の表面に達するように形成されるようにしている。
【００３７】
このように、基板１を半絶縁基板によって構成する場合、ｐ−ＧａＮ層５から基板１にホールが抜け難い。したがって、ｐ−ＧａＮ層５が基板１に接していても良い。また、このようにｐ−ＧａＮ層５が基板１の表面に接するようにしても良いことから、凹部４を形成する際のエッチング時間の制御などが容易に行え、製造工程の簡略化を図ることも可能となる。
【００３８】
なお、ここではｎ+−ＧａＮ層９、１０については基板１から離れるようにしているが、これらを基板１に接するように形成しても良い。その場合、凹部７、８を形成する際のエッチング時間の制御も容易に行えることから、さらに製造工程の簡略化を図ることが可能となる。
【００３９】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して半絶縁層を備えたものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００４０】
図５に示すように、ｐ−ＧａＮ層５よりも下方に半絶縁層３０を備えてある。半絶縁層３０は、例えばＡｌ2Ｏ3、ＳｉＣ、ＡｌＮなどによって構成され、ｐ−ＧａＮ層５の下方だけでなく、ｎ+−ＧａＮ層９、１０の下方に至るまで基板平面方向の全面に形成されている。
【００４１】
このように、ｐ−ＧａＮ層５よりも下方に半絶縁層３０を備えることによって、ｐ−ＧａＮ層５から基板１へのホールの抜けをさらに抑制することが可能となる。これにより、よりスイッチング特性を改善することができる。
【００４２】
なお、このような構造は、第１実施形態の窒化物半導体装置の製造方法に対して、ＧａＮ層２の形成前もしくはＧａＮ層２のエピ成長の途中に半絶縁層３０を成膜する工程を追加することで、実現可能である。
【００４３】
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第１〜第３実施形態に対してキャップ層を備えたものであり、その他については第１〜第３実施形態と同様であるため、第１〜第３実施形態と異なる部分についてのみ説明する。なお、ここでは第２実施形態の構成に対して本実施形態を適用した場合について説明するが、第１、第３実施形態についても同様である。
【００４４】
図６に示すように、最上層に位置しているＡｌＧａＮ層３の表面にさらにＧａＮ層にて構成されるキャップ層４０を備えてある。このように、最上層に位置しているＡｌＧａＮ層３の上にさらにＧａＮ層で構成されるキャップ層４０を配置すると、ＡｌＧａＮ層３の上下両面にＧａＮ層２およびキャップ層４０が配置されることとなり、ＡｌＧａＮ層３の上層にも電荷がチャージされた状態となり、上下のチャージバランスが取れた状態となる。これにより、よりオン抵抗の低減を図ることが可能となる。
【００４５】
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態は、第１〜第４実施形態に対してＧａＮ層２とＡｌＧａＮ層３の構成を変更したものであり、その他については第１〜第４実施形態と同様であるため、第１〜第４実施形態と異なる部分についてのみ説明する。なお、ここでは第４実施形態の構成に対して本実施形態を適用した場合について説明するが、第１〜第３実施形態についても同様である。
【００４６】
図７に示すように、本実施形態では、基板１の上にＡｌＧａＮ層３を積んでからＧａＮ層２を順番に積層し、ＡｌＧａＮ層３とＧａＮ層２との組を複数組繰り返し積層した構造としている。このように、上記各実施形態に対して、ＧａＮ層２とＡｌＧａＮ層３の形成位置を入れ替えた構造としても、上記各実施形態と同様の効果を得ることができる。
【００４７】
（第６実施形態）
本発明の第６実施形態について説明する。本実施形態は、第２、第４、第５実施形態に対してＧａＮ層２とＡｌＧａＮ層３の構成を変更したものであり、その他については第２〜第４実施形態と同様であるため、第２、第４、第５実施形態と異なる部分についてのみ説明する。なお、ここでは第４実施形態の構成に対して本実施形態を適用した場合について説明するが、第２、第５実施形態についても同様である。
【００４８】
図８に示すように、本実施形態では、ベース領域を構成するｐ−ＧａＮ層５とエミッタ領域を構成するｎ+−ＧａＮ層９との間をＧａＮ層２とＡｌＧａＮ層３の積層構造ではなくｎ型のＧａＮで構成されたｎ−ＧａＮ層５０としている。
【００４９】
このように、ｐ−ＧａＮ層５とｎ+−ＧａＮ層９との間をｎ−ＧａＮ層５によって構成すると、ホールの拡散長が短くなり、電流増幅率を改善することが可能となる。
【００５０】
なお、本実施形態の窒化物半導体装置については、例えばｐ−ＧａＮ層５、ｎ+−ＧａＮ層９およびｎ−ＧａＮ層５０を選択エピによって形成することができる。
【００５１】
具体的には、図９（ａ）に示すように、図３（ａ）と同様の工程を行った後、図９（ｂ）に示すようにマスク２０のうちｐ−ＧａＮ層５、ｎ+−ＧａＮ層９およびｎ−ＧａＮ層５０の形成予定領域を開口させる。そして、マスク２０を用いてＧａＮ層２およびＡｌＧａＮ層３をエッチングする。続いて、図９（ｃ）に示すように、マスク２０を用いた選択エピによりマスク２０の開口部、つまりＧａＮ層２およびＡｌＧａＮ層３が除去された部分にｐ−ＧａＮ層５とｐ+−ＧａＮ層６を成膜する。
【００５２】
その後、図９（ｄ）に示すように、マスク２０を除去もしくはマスク２０の上への積み増しによってマスク２１を形成し、マスク２１のうちｎ+−ＧａＮ層９およびｎ−ＧａＮ層５０の形成予定領域を開口させる。そして、マスク２１を用いてｐ−ＧａＮ層５とｐ+−ＧａＮ層６のうちのｎ+−ＧａＮ層９およびｎ−ＧａＮ層５０の形成予定領域をエッチングにより除去する。
【００５３】
さらに、図９（ｅ）に示すように、マスク２１を用いた選択エピによりマスク２１の開口部、つまりｐ−ＧａＮ層５およびｐ+−ＧａＮ層６が除去された部分に、ｎ−ＧａＮ層５０を成膜する。その後、図９（ｆ）に示すように、マスク２１を除去もしくはマスク２１の上への積み増しによってマスク２２を形成し、マスク２２のうちｎ+−ＧａＮ層９、１０の形成予定領域を開口させる。そして、マスク２２を用いたエッチングによって凹部７、８を形成したのち、マスク２２を用いた選択エピによりマスク２２の開口部にｎ+−ＧａＮ層９、１０を成膜する。この後は、第１実施形態と同様の工程を行うことにより、本実施形態のスイッチング素子を製造できる。
【００５４】
（第７実施形態）
本発明の第７実施形態について説明する。本実施形態は、第６実施形態に対してｐ−ＧａＮ層５、ｎ+−ＧａＮ層９およびｎ−ＧａＮ層５０の構造を変更したものである。その他については第６実施形態と同様であるため、第６実施形態と異なる部分についてのみ説明する。
【００５５】
図１０に示すように、本実施形態では、ｐ−ＧａＮ層５、ｎ+−ＧａＮ層９およびｎ−ＧａＮ層５０が配置される部分全域を凹部６０とし、この凹部６０内に、ｐ−ＧａＮ層５、ｎ+−ＧａＮ層９およびｎ−ＧａＮ層５０が順番に積層された構造としている。すなわち、凹部６０の底面および側面にｐ−ＧａＮ層５が形成され、その上にｎ+−ＧａＮ層９とｎ−ＧａＮ層５０が順に形成されている。このような構造としても、第６実施形態と同様の効果を得ることができる。
【００５６】
なお、本実施形態の窒化物半導体装置については、例えばｐ−ＧａＮ層５、ｎ+−ＧａＮ層９およびｎ−ＧａＮ層５０を順番に選択エピすることによって形成することができる。すなわち、図１１（ａ）、（ｂ）において図９（ａ）、（ｂ）と同様の工程を行う。そして、図１１（ｃ）に示すように、選択エピによって凹部６０内にｐ−ＧａＮ層５、ｎ+−ＧａＮ層９およびｎ−ＧａＮ層５０を順番に形成する。続いて、図１１（ｄ）に示すようにマスク２３を形成したのち、マスク２３のうちｐ+−ＧａＮ層６の形成予定領域を開口させる。そして、図１１（ｅ）に示すように、図示しないマスクを用いた選択エピによってマスクの開口部にｐ+−ＧａＮ層６を成膜したのち、マスクを除去する。この後は、第１実施形態と同様の工程を行うことにより、本実施形態のスイッチング素子を製造できる。
【００５７】
（第７実施形態の変形例）
上記第７実施形態では、ｎ−ＧａＮ層５０を備えるようにしているが、図１２に示すように、ｎ−ＧａＮ層５０を失くして、ｐ−ＧａＮ層５の上に直接ｎ+−ＧａＮ層９が形成された構造としても良い。このような構造とすれば、ｎ−ＧａＮ層５０を備えていないため、空乏層の伸びがなく電子濃度が高くなっているｎ+−ＧａＮ層９側から直接ｐ−ＧａＮ層５に電子の注入が行われる。したがって、より電流増幅率を向上させることが可能となる。
【００５８】
（第８実施形態）
本発明の第８実施形態について説明する。本実施形態は、第１〜第７実施形態に対してｐ+−ＧａＮ層６の構成を変更したものであり、その他については第１〜第７実施形態と同様であるため、第１〜第７実施形態と異なる部分についてのみ説明する。なお、ここでは第４実施形態の構成に対して本実施形態を適用した場合について説明するが、第１〜第３、第５〜第７実施形態についても同様である。
【００５９】
図１３に示すように、本実施形態では、ｐ+−ＧａＮ層６をエミッタ領域側およびコレクタ領域側に張り出させて断面Ｔ字形状とすることでＴベースとしている。キャップ層４０の上には層間絶縁膜７０が形成されており、層間絶縁膜７０の上に、ｐ+−ＧａＮ層６の上層部分を形成することで、下層部分よりも張り出す構造としている。
【００６０】
このような構造とすることで、ｐ−ＧａＮ層５の横方向スケーリングとベースコンタクト、つまりｐ+−ＧａＮ層６とベース電極とのコンタクト抵抗の低減を両立することが可能となり、電流増幅率を改善することが可能となる。
【００６１】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００６２】
上記各実施形態で説明した窒化物半導体装置の構成の寸法、製造方法などは一例を示したに過ぎない。例えば、図１４に示すように、各実施形態においてｎ+−ＧａＮ層９、１０をＳｉのイオン注入によって形成しても良い。なお、図１４では、第２実施形態の構造について、ｎ+−ＧａＮ層９、１０をイオン注入によって形成する場合を図示してあるが、それ以外の実施形態についても同様のことができる。また、図１５に示すように、第６実施形態においてｎ+−ＧａＮ層９、１０に加えてｎ−ＧａＮ層５０をイオン注入によって形成することもできる。その場合、ＡｌＧａＮ層３にＳｉを注入した部分については、ｎ−ＡｌＧａＮ層５０ａとなる。勿論、ｎ+−ＧａＮ層９、１０についてはイオン注入ではなく選択エピによって形成し、ｎ−ＡｌＧａＮ層５０ａを含めてｎ−ＧａＮ層５０のみをイオン注入によって形成するようにしても良い。
【符号の説明】
【００６３】
１          基板
２          ＧａＮ層
３          ＡｌＧａＮ層
５          ｐ−ＧａＮ層
６          ｐ+−ＧａＮ層
７、８      凹部
９、１０    ｎ+−ＧａＮ層
３０        半絶縁層
４０        キャップ層
５０        ｎ−ＧａＮ層
【図１（ａ）】
0006406136.tif 000002
【図１（ｂ）】
0006406136.tif 000003
【図２】
0006406136.tif 000004
【図３】
0006406136.tif 000005
【図４】
0006406136.tif 000006
【図５】
0006406136.tif 000007
【図６】
0006406136.tif 000008
【図７】
0006406136.tif 000009
【図８】
0006406136.tif 000010
【図９】
0006406136.tif 000011
【図１０】
0006406136.tif 000012
【図１１】
0006406136.tif 000013
【図１２】
0006406136.tif 000014
【図１３】
0006406136.tif 000015
【図１４】
0006406136.tif 000016
【図１５】
0006406136.tif 000017