(57)【特許請求の範囲】
【請求項１】
差動対トランジスタを有して入力電圧の差を増幅する差動増幅部と、
第１のモードでは、前記差動対トランジスタの電流駆動能力の不均衡によって生じるオフセット電圧をサンプリングし、第２のモードでは、サンプリングされた前記オフセット電圧の正負の極性を判別するオフセット電圧測定部と、
前記第１のモードと、前記第２のモードとの動作モードを切り替え、前記第２のモード時には、正負の極性の判別結果に応じて、前記オフセット電圧を補正するための制御信号を出力する制御部と、
前記制御信号にもとづいて、前記オフセット電圧を補正するオフセット電圧補正部と、
を有することを特徴とする増幅装置。
【請求項２】
前記オフセット電圧測定部は、
第１のサンプリング部、第２のサンプリング部、論理素子および複数のモード切替スイッチを含み、
前記制御部からの動作モード切替により、前記モード切替スイッチがスイッチングして、前記第１のモードと前記第２のモードとが一定周期毎に切り替わり、
前記第１のモードでは、前記第１のサンプリング部は、前記オフセット電圧をサンプリングし、かつ前記第２のサンプリング部は、前記論理素子の閾値電圧をサンプリングし、
前記第２のモードでは、前記論理素子は、サンプリングされた前記オフセット電圧と前記閾値電圧とにもとづいて、前記オフセット電圧の正負の極性に応じたレベル信号を出力する、
ことを特徴とする請求項１記載の増幅装置。
【請求項３】
前記第１のサンプリング部は、第１のコンデンサであり、前記第２のサンプリング部は第２のコンデンサであり、前記論理素子は、インバータ素子であって、
前記第１のモードでは、
前記第１のコンデンサの第１端子は、前記差動対トランジスタを形成する第１のトランジスタのゲートに接続し、前記第１のコンデンサの第２端子は、前記差動対トランジスタを形成する第２のトランジスタのゲートに接続し、
前記第２のコンデンサの第１端子は、前記インバータ素子の入力端子と出力端子とに接続し、前記第２のコンデンサの第２端子は、ＧＮＤに接続し、
前記第２のモードでは、
前記第１のコンデンサの前記第１端子は、前記インバータ素子の入力端子に接続し、前記第１のコンデンサの前記第２端子は、前記第２のコンデンサの前記第１端子に接続し、
前記インバータ素子の出力端子は、前記制御部の入力端子に接続し、前記第２のコンデンサの前記第２端子は、ＧＮＤに接続する、
ことを特徴とする請求項２記載の増幅装置。
【請求項４】
前記オフセット電圧補正部は、
前記差動対トランジスタの能動負荷に並列に接続する複数の電流源と、前記電流源を駆動するための複数の駆動スイッチとを含み、
前記制御信号にもとづいて、前記駆動スイッチをオン／オフし、前記能動負荷に対して前記電流源を接続して、一定電圧ステップで段階的に前記オフセット電圧の補正を行う、
ことを特徴とする請求項１記載の増幅装置。
【請求項５】
前記電流源は、前記オフセット電圧の補正量の重みづけに対応した電流駆動能力を有することを特徴とする請求項４記載の増幅装置。
【請求項６】
増幅装置のオフセット電圧補正方法において、
前記増幅装置が、差動対トランジスタを有して入力電圧の差を増幅する場合に、
第１のモードでは、前記差動対トランジスタの電流駆動能力の不均衡によって生じるオフセット電圧をサンプリングし、
第２のモードでは、サンプリングされた前記オフセット電圧の正負の極性を判別し、正負の極性の判別結果に応じて、前記オフセット電圧を補正するための制御信号を出力し、
前記第１のモードと、前記第２のモードとの動作モードを切り替え、前記制御信号にもとづいて、前記オフセット電圧を補正する、
ことを特徴とするオフセット電圧補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、増幅装置およびオフセット電圧補正方法に関する。
【背景技術】
【０００２】
差動増幅回路では、通常、差動対トランジスタの特性や、差動対トランジスタに接続する能動負荷の特性のミスマッチによって、回路に流れる電流に不均衡が生じ、この電流不均衡に由来してオフセット電圧が生じる。オフセット電圧が大きいと、誤差要因となって回路動作に影響を与える場合があるので、オフセット電圧を低減することが行われる。
【０００３】
従来技術としては、例えば、差動対トランジスタに異なる固定基準電圧を印加し、差動対の一方のトランジスタから出力されるバイアス電流にもとづいて、所定の温度範囲に渡ってオフセット電圧を一定化させる増幅回路が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００７／００２９４４号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の差動増幅回路では、上記のような電流不均衡を解消するために、オフセット電圧補正用の電流源を配置し、電流源のＯＮ／ＯＦＦを固定的に設定して、オフセット電圧が最小になるように調整してから工場出荷している。
【０００６】
しかし、このようにしてオフセット電圧を調整する手法では、一旦出荷した後は再調整が困難であり、工場出荷後に環境条件が変動してオフセット電圧が変化しても対応することができないといった問題がある。
【０００７】
本技術はこのような点に鑑みてなされたものであり、オフセット電圧の変化を自動的に補正して、環境条件の変動に依存せずに、オフセット電圧を低減化した状態を維持する増幅装置およびオフセット電圧補正方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、増幅装置が提供される。増幅装置は、差動増幅部、オフセット電圧測定部、制御部およびオフセット電圧補正部を備える。
差動増幅部は、差動対トランジスタを有して入力電圧の差を増幅する。オフセット電圧測定部は、第１のモードでは、差動対トランジスタの電流駆動能力の不均衡によって生じるオフセット電圧をサンプリングし、第２のモードでは、サンプリングされたオフセット電圧の正負の極性を判別する。制御部は、第１のモードと、第２のモードとの動作モードを切り替え、第２のモード時には、正負の極性の判別結果に応じて、オフセット電圧を補正するための制御信号を出力する。オフセット電圧補正部は、制御信号にもとづいて、オフセット電圧を補正する。
【発明の効果】
【０００９】
環境変動に依存せずに、オフセット電圧を低減化した状態を維持することが可能になる。
【図面の簡単な説明】
【００１０】
【図１】増幅装置の構成例を示す図である。
【図２】オペアンプ回路の構成例を示す図である。
【図３】オペアンプ回路の構成例を示す図である。
【図４】増幅装置の構成例を示す図である。
【図５】増幅装置の構成例を示す図である。
【図６】増幅装置の構成例を示す図である。
【図７】増幅装置の構成例を示す図である。
【図８】サンプリングモードにおける増幅装置の構成例を示す図である。
【図９】サンプリングモードにおける増幅装置の構成例を示す図である。
【図１０】補正モードにおける増幅装置の構成例を示す図である。
【図１１】補正モードにおける増幅装置の構成例を示す図である。
【図１２】補正モードにおける論理制御回路の入力周辺部の構成を示す図である。
【図１３】オフセット電圧補正量の重みづけの一例を示す図である。
【図１４】オフセット電圧の補正動作を示すタイミングチャートである。
【図１５】論理制御回路の内部構成例を示す図である。
【図１６】カウンタの動作を示すタイミングチャートである。
【図１７】増幅装置の出力の平滑化を示す図である。
【図１８】増幅装置の出力の平滑化を示す図である。
【発明を実施するための形態】
【００１１】
以下、実施の形態を図面を参照して説明する。なお、本明細書および図面において実質的に同一の機能を有する要素については、同一の符号を付することにより重複説明を省略する場合がある。
【００１２】
（第１の実施の形態）
図１は増幅装置の構成例を示す図である。第１の実施の形態の増幅装置１は、差動増幅部１ａ、オフセット電圧測定部１ｂ、制御部１ｃおよびオフセット電圧補正部１ｄを備える。
【００１３】
差動増幅部１ａは、差動対トランジスタを有して入力電圧の差を増幅する。オフセット電圧測定部１ｂは、第１のモードでは、差動対トランジスタの電流駆動能力の不均衡によって生じるオフセット電圧をサンプリングする。また、第２のモードでは、サンプリングされたオフセット電圧の正負の極性を判別する。
【００１４】
制御部１ｃは、第１のモードと、第２のモードとの動作モードを切り替え、第２のモード時には、正負の極性の判別結果に応じて、オフセット電圧を補正するための制御信号ｔｒｉｍを出力する。オフセット電圧補正部１ｄは、制御信号ｔｒｉｍにもとづいて、オフセット電圧を補正する。
【００１５】
ここで、第１のモードによって、オフセット電圧Ｖoffset１がサンプリングされたとする。このとき、第２のモードによって、この例では、オフセット電圧Ｖoffset１が負のオフセット電圧であると判別される。
【００１６】
すると、第２のモードでは、正負の極性判別結果に応じたオフセット電圧補正が行われる。この場合、負のオフセット電圧Ｖoffset１を小さくするために、負のオフセット電圧Ｖoffset１の電圧レベルを正の方向へ上げるような補正が行われる。
【００１７】
一方、第１のモードによって、オフセット電圧Ｖoffset２がサンプリングされたとする。このとき、第２のモードによって、この例では、オフセット電圧Ｖoffset２が正のオフセット電圧であると判別される。
【００１８】
すると、第２のモードでは、正負の極性判別結果に応じたオフセット電圧補正が行われ、この場合は、正のオフセット電圧Ｖoffset２を小さくするために、正のオフセット電圧Ｖoffset２の電圧レベルを負の方向へ下げるような補正が行われる。
【００１９】
このように、増幅装置１は、第１のモードでは、オフセット電圧をサンプリングし、第２のモードでは、サンプリングされたオフセット電圧の正負の極性を判別する。そして、第１、第２のモードを切り替えながら、正負の極性の判別結果に応じたオフセット電圧補正制御を行う。
【００２０】
これにより、環境変動に依存せずに、オフセット電圧を低減化した状態を維持することが可能になる。したがって、例えば、工場出荷後に環境条件が変動したような場合でも、オフセット電圧は自動的に補正されるので、オフセット電圧が低減化した状態が常に維持されることになる。
【００２１】
（解決すべき課題）
次に本技術の詳細を説明する前に、解決すべき課題について図２、図３を用いて説明する。まず、オフセット電圧の調整（トリミング：trimming）機能を有する一般的なオペアンプ回路の構成および動作について説明する。
【００２２】
図２、図３はオペアンプ回路の構成例を示す図である。オペアンプ回路１００は、入力段となる差動増幅回路１０１と、出力段となるソース接地回路１０２とを含む２ステージ（２段増幅）の回路であり、さらにオフセット電圧調整回路１０３を備えている。
【００２３】
なお、オペアンプ回路１００は、差動対トランジスタを形成する一方のトランジスタＭ１２のゲートを出力端子ＯＵＴに接続し、入力端子ＩＮの入力電圧と、出力端子ＯＵＴの出力電圧とが等しくなるように動作するボルテージフォロアとして機能させている。
【００２４】
差動増幅回路１０１は、ＰＭＯＳ（P−Channel Metal Oxide Semiconductor）トランジスタＭ１１〜Ｍ１３およびＮＭＯＳ（N−Channel MOS）トランジスタＭ１４、Ｍ１５を含む。
【００２５】
ソース接地回路１０２は、ＰＭＯＳトランジスタＭ１６、ＮＭＯＳトランジスタＭ１７を含む。
オフセット電圧調整回路１０３は、抵抗Ｒ１〜Ｒ６、ツェナーダイオードＤ１〜Ｄ６、スイッチＳＷ１１〜ＳＷ１６およびＮＭＯＳトランジスタＭ１８〜Ｍ２３を含む。
【００２６】
構成要素の接続関係を記すと、電源端子ＶＣＣは、トランジスタＭ１１のソース、トランジスタＭ１６のソースおよび抵抗Ｒ１〜Ｒ６それぞれの一端に接続する。バイアス端子Ｂｉａｓは、トランジスタＭ１１のゲートと、トランジスタＭ１６のゲートと接続する。
【００２７】
トランジスタＭ１１のドレインは、トランジスタＭ１２のソースと、トランジスタＭ１３のソースと接続する。入力端子ＩＮは、トランジスタＭ１３のゲートに接続する。
出力端子ＯＵＴは、トランジスタＭ１２のゲートと、トランジスタＭ１６のドレインおよびトランジスタＭ１７のドレインに接続し、トランジスタＭ１７のソースは、ＧＮＤに接続する。
【００２８】
トランジスタＭ１２のドレインは、トランジスタＭ１４のドレイン、トランジスタＭ１４のゲート、トランジスタＭ１５のゲート、スイッチＳＷ１１〜ＳＷ１３の各端子ｓ１およびトランジスタＭ１８〜Ｍ２３の各ゲートに接続する。
【００２９】
トランジスタＭ１３のドレインは、トランジスタＭ１５のドレインと、スイッチＳＷ１４〜ＳＷ１６の各端子ｓ１に接続し、トランジスタＭ１４、Ｍ１５のソースは、ＧＮＤに接続する。
【００３０】
調整端子Ｔｒｉｍ１は、抵抗Ｒ１の他端、ダイオードＤ１のカソードおよびスイッチＳＷ１１の端子ｓ３に接続し、調整端子Ｔｒｉｍ２は、抵抗Ｒ２の他端、ダイオードＤ２のカソードおよびスイッチＳＷ１２の端子ｓ３に接続する。
【００３１】
調整端子Ｔｒｉｍ３は、抵抗Ｒ３の他端、ダイオードＤ３のカソードおよびスイッチＳＷ１３の端子ｓ３に接続し、調整端子Ｔｒｉｍ４は、抵抗Ｒ４の他端、ダイオードＤ４のカソードおよびスイッチＳＷ１４の端子ｓ３に接続する。
【００３２】
調整端子Ｔｒｉｍ５は、抵抗Ｒ５の他端、ダイオードＤ５のカソードおよびスイッチＳＷ１５の端子ｓ３に接続し、調整端子Ｔｒｉｍ６は、抵抗Ｒ６の他端、ダイオードＤ６のカソードおよびスイッチＳＷ１６の端子ｓ３に接続する。また、ダイオードＤ１〜Ｄ６のアノードは、ＧＮＤに接続する。
【００３３】
スイッチＳＷ１１の端子ｓ２は、トランジスタＭ１８のドレインに接続し、スイッチＳＷ１２の端子ｓ２は、トランジスタＭ１９のドレインに接続し、スイッチＳＷ１３の端子ｓ２は、トランジスタＭ２０のドレインに接続する。
【００３４】
スイッチＳＷ１４の端子ｓ２は、トランジスタＭ２１のドレインに接続し、スイッチＳＷ１５の端子ｓ２は、トランジスタＭ２２のドレインに接続し、スイッチＳＷ１６の端子ｓ２は、トランジスタＭ２３のドレインに接続する。また、トランジスタＭ１８〜Ｍ２３のソースは、ＧＮＤに接続する。
【００３５】
ここで、オフセット電圧の発生プロセスについて簡潔に説明する。差動対を形成する左右のトランジスタＭ１２、Ｍ１３に特性ミスマッチがあると、トランジスタＭ１２を流れる電流ＩM12と、トランジスタＭ１３を流れる電流ＩM13とに不均衡が生じる。
【００３６】
一方、能動負荷であるトランジスタＭ１４、Ｍ１５は、ゲート・ソース間電圧Ｖｇｓが共通のため、トランジスタＭ１４、Ｍ１５には同じ電流が流れようとする。
これによって、出力端子ＯＵＴからの出力電圧が変化し、差動対トランジスタＭ１２、Ｍ１３に出力電圧のフィードバックがかかり、電流ＩM12と、電流ＩM13との不均衡を解消するよう、差動対トランジスタＭ１２、Ｍ１３に印可される電圧に差が発生する。
【００３７】
そして、電流ＩM12と、電流ＩM13との不均衡が解消されたところで、回路系は安定する。このとき、差動対トランジスタＭ１２、Ｍ１３に印可される各電圧の差がオフセット電圧となる。
【００３８】
なお、能動負荷のトランジスタＭ１４、Ｍ１５に特性ミスマッチがあっても同様にして、トランジスタＭ１４、Ｍ１５それぞれを流れる電流にアンバランスが生じ、オフセット電圧は発生することになる。
【００３９】
このようなプロセスでオフセット電圧は発生するが、図２、図３に示すオペアンプ回路１００では、オフセット電圧の発生要因である電流不均衡を外部から補正するために、オフセット電圧調整回路１０３が備えられている。
【００４０】
オフセット電圧調整回路１０３は、差動対トランジスタＭ１２、Ｍ１３のＧＮＤ側に接続している能動負荷トランジスタＭ１４、Ｍ１５に対して並列に、複数の電流源が配置された構成を有している。
【００４１】
この例では、左右３個ずつ電流源が配置されており、具体的には、電流源として６個のトランジスタＭ１８〜Ｍ２３が使用されている。また、トランジスタＭ１８〜Ｍ２３のＯＮ／ＯＦＦを、スイッチＳＷ１１〜ＳＷ１６で切り替えられる構成となっている。
【００４２】
なお、スイッチＳＷ１１〜ＳＷ１６は、端子ｓ３がスイッチ切替制御端子であり、端子ｓ３への印加レベルに応じて、スイッチＳＷ１１〜ＳＷ１６がＯＮ／ＯＦＦする。
また、スイッチＳＷ１１〜ＳＷ１６のＯＮ／ＯＦＦの切替は、ツェナーザップ・トリミング（zener−zap・trimming）により、工場出荷時に設定される。
【００４３】
ツェナーザップ・トリミングとは、ウェハー上で所定のツェナーダイオードの両端に高電圧をかけて、そのツェナーダイオードを破壊（zapping）して短絡させることで、レベルや抵抗値を固定的に設定（記憶）させる１回限りの調整方法のことである。なお、ツェナーダイオード以外にも、ポリシリコンヒューズ等を用いてもよい。
【００４４】
オペアンプ回路１００の場合では、ツェナーザップ・トリミングを行う回路部として、ツェナーダイオードＤ１〜Ｄ６と、抵抗Ｒ１〜Ｒ６とを含むトリム回路を有している。
ここで、スイッチＳＷ１１〜ＳＷ１６において、端子ｓ３にＨレベルを印加したとき、スイッチングはＯＮ、Ｌレベルを印加したとき、スイッチングはＯＦＦするものとする。
【００４５】
このとき、スイッチＳＷ１１〜ＳＷ１６の端子ｓ３には、現状の構成のままではＨレベルが印加されるので、スイッチＳＷ１１〜ＳＷ１６はすべてＯＮの状態になっている。
この状態から、例えば、スイッチＳＷ１１〜ＳＷ１３をＯＦＦするのであれば、ダイオードＤ１〜Ｄ３をザッピングして抵抗Ｒ１〜Ｒ３の一端をＧＮＤに短絡させれば、スイッチＳＷ１１〜ＳＷ１３の端子ｓ３にＬレベルが印加され、スイッチＳＷ１１〜ＳＷ１３はＯＦＦすることになる。
【００４６】
上記のように、オペアンプ回路１００では、工場出荷時に、出力端子ＯＵＴの出力電圧を監視しながら、オフセット電圧が最小になるように、電流源であるトランジスタＭ１８〜Ｍ２３のＯＮ／ＯＦＦを、スイッチＳＷ１１〜ＳＷ１６で制御する。
【００４７】
そして、スイッチＳＷ１１〜ＳＷ１６のＯＮ／ＯＦＦの組み合わせを、工場出荷時にトリム回路に記憶させて、オフセット電圧を最小に設定した状態で製品を出荷している。
しかし、工場出荷時に行われる、スイッチＳＷ１１〜ＳＷ１６のＯＮ／ＯＦＦ設定は、固定的に行われてしまうため、その後の環境変動（温度変動、電源電圧変動等）に伴って、差動対トランジスタや能動負荷の特性がずれてオフセット電圧が変化しても、そのオフセット電圧の変化には対応できないという問題がある。
【００４８】
本技術はこのような点に鑑みてなされたものであり、オフセット電圧の変化を自動的に補正して、オフセット電圧を低減化した状態を精度よく維持する増幅装置およびオフセット電圧調整方法を提供するものである。
【００４９】
（第２の実施の形態）
次に本技術の増幅装置について詳しく説明する。図４、図５は増幅装置の構成例を示す図である。
【００５０】
第２の実施の形態の増幅装置１０は、アンプ回路１１−１、１１−２、オフセット電圧測定回路１２、クロックジェネレータ１３、論理制御回路１４およびオフセット電圧補正回路１５を備える。
【００５１】
なお、図１の構成要素との対応関係は、差動増幅部１ａは、アンプ回路１１−１の機能に対応し、オフセット電圧測定部１ｂは、オフセット電圧測定回路１２の機能に対応する。また、制御部１ｃは、クロックジェネレータ１３および論理制御回路１４の機能に対応し、オフセット電圧補正部１ｄは、オフセット電圧補正回路１５の機能に対応する。
【００５２】
アンプ回路１１−１は、電流源のＰＭＯＳトランジスタＭ１、差動対ＰＭＯＳトランジスタＭ２、Ｍ３および能動負荷であるＮＭＯＳトランジスタＭ４、Ｍ５を含み、入力端子ＩＮ＋、ＩＮ−から入力する２つの入力信号の電圧差を増幅する。
【００５３】
アンプ回路１１−２は、ＰＭＯＳトランジスタＭ６、ＮＭＯＳトランジスタＭ７を含み、アンプ回路１１−１の出力電圧を増幅する。
オフセット電圧測定回路１２は、オフセット電圧サンプリングコンデンサＣ１（第１のサンプリング部）、閾値電圧サンプリングコンデンサＣ２（第２のサンプリング部）、インバータＩｃ１（論理素子）およびモード切替スイッチＳＷ７〜ＳＷ１０を含む。
【００５４】
オフセット電圧サンプリングコンデンサＣ１（以下、コンデンサＣ１）は、差動対トランジスタＭ２のゲートと、差動対トランジスタＭ３のゲートとの間に発生している電圧差であるオフセット電圧をサンプリングする。
【００５５】
閾値電圧サンプリングコンデンサＣ２（以下、コンデンサＣ２）は、インバータＩｃ１の閾値電圧Ｖｔｈ０をサンプリングする。インバータＩｃ１は、オフセット電圧が正であるか負であるかの極性を判定する。
【００５６】
モード切替スイッチＳＷ７〜ＳＷ１０は、論理制御回路１４から送信されるモード切替信号ｍｓｗにもとづいて、回路全体を、後述する２つの動作モードに切り替える。
クロックジェネレータ１３は、論理制御回路１４を駆動するためのクロックを発振する。論理制御回路１４は、クロックジェネレータ１３から供給されるクロックにもとづき、動作モードを一定期間毎に切り替えるためのモード切替信号ｍｓｗを出力する。
【００５７】
さらに、論理制御回路１４は、オフセット電圧の極性判定結果にもとづき、オフセット電圧が所定値になるように、オフセット電圧を補正するための調整データバスｔｒｉｍ［６：１］を出力して、オフセット電圧補正回路１５を制御する。
【００５８】
オフセット電圧補正回路１５は、電流源Ｉ１〜Ｉ６と、駆動スイッチＳＷ１〜ＳＷ６とを含み、論理制御回路１４からの調整データバスｔｒｉｍ［６：１］のデータにもとづいて、一定電圧ステップで段階的にオフセット電圧を補正する。また、電流源Ｉ１〜Ｉ６は、オフセット電圧の補正量の重みづけに対応した電流駆動能力を有している（図１３で後述する）。
【００５９】
なお、電流源Ｉ１〜Ｉ６は、図３に示したトランジスタＭ１８〜Ｍ２３のように、例えば、ＮＭＯＳトランジスタを使用できるが、以降の説明では、電流源を表す記号を用いて簡潔に図示する。
【００６０】
次に増幅装置１０の構成要素の接続関係を記す。電源端子ＶＣＣは、トランジスタＭ１のソースと、トランジスタＭ６のソースと接続する。バイアス端子Ｂｉａｓは、トランジスタＭ１のゲートと、トランジスタＭ６のゲートと接続する。
【００６１】
入力端子ＩＮ＋は、トランジスタＭ３のゲートと、スイッチＳＷ８の端子ｓ２１と接続し、入力端子ＩＮ−は、トランジスタＭ２のゲートと、スイッチＳＷ７の端子ｓ２１と接続する。
【００６２】
出力端子ＯＵＴは、トランジスタＭ６のドレインと、トランジスタＭ７のドレインと接続する。トランジスタＭ７のソースは、ＧＮＤに接続する。
トランジスタＭ１のドレインは、トランジスタＭ２のソースと、トランジスタＭ３のソースと接続する。トランジスタＭ２のドレインは、スイッチＳＷ１〜ＳＷ３の各端子ｓ１、トランジスタＭ４のドレイン、トランジスタＭ４のゲートおよびトランジスタＭ５のゲートに接続する。
【００６３】
トランジスタＭ３のドレインは、トランジスタＭ７のゲート、スイッチＳＷ４〜ＳＷ６の各端子ｓ１およびトランジスタＭ５のドレインに接続する。トランジスタＭ４、Ｍ５のソースは、ＧＮＤに接続する。
【００６４】
クロックジェネレータ１３の出力端子は、論理制御回路１４のクロック入力端子ｃｋに接続する。論理制御回路１４の入力端子ｃｍｐ−ｉｎ（正負の極性判別結果が入力される端子）は、インバータＩｃ１の出力端子と、スイッチＳＷ１０の端子ｓ２１と接続する。なお、スイッチＳＷ１０の端子ｓ２２は、オープンである。
【００６５】
論理制御回路１４の出力端子ｍ−ｓｗは、スイッチＳＷ７〜ＳＷ１０の各端子ｓ３に接続する。スイッチＳＷ８の端子ｓ１は、コンデンサＣ１の一端に接続し、スイッチＳＷ７の端子ｓ１は、コンデンサＣ１の他端に接続する。
【００６６】
スイッチＳＷ７の端子ｓ２２は、スイッチＳＷ９の端子ｓ２２に接続し、スイッチＳＷ８の端子ｓ２２は、スイッチＳＷ１０の端子ｓ１、インバータＩｃ１の入力端子およびスイッチＳＷ９の端子ｓ２１に接続する。スイッチＳＷ９の端子ｓ１は、コンデンサＣ２の一端に接続し、コンデンサＣ２の他端はＧＮＤに接続する。
【００６７】
論理制御回路１４の出力端子ｔｒｉｍ［６：１］は、調整データビットｔｒｉｍ［１］〜ｔｒｉｍ［６］が含まれる６ビットのバス配線になっている。
調整データビットｔｒｉｍ［１］は、スイッチＳＷ１の端子ｓ３に接続し、調整データビットｔｒｉｍ［２］は、スイッチＳＷ２の端子ｓ３に接続し、調整データビットｔｒｉｍ［３］は、スイッチＳＷ３の端子ｓ３に接続する。
【００６８】
調整データビットｔｒｉｍ［４］は、スイッチＳＷ４の端子ｓ３に接続し、調整データビットｔｒｉｍ［５］は、スイッチＳＷ５の端子ｓ３に接続し、調整データビットｔｒｉｍ［６］は、スイッチＳＷ６の端子ｓ３に接続する。
【００６９】
スイッチＳＷ１の端子ｓ２は、電流源Ｉ１の入力端子に接続し、スイッチＳＷ２の端子ｓ２は、電流源Ｉ２の入力端子に接続し、スイッチＳＷ３の端子ｓ２は、電流源Ｉ３の入力端子に接続する。
【００７０】
スイッチＳＷ４の端子ｓ２は、電流源Ｉ４の入力端子に接続し、スイッチＳＷ５の端子ｓ２は、電流源Ｉ５の入力端子に接続し、スイッチＳＷ６の端子ｓ２は、電流源Ｉ６の入力端子に接続する。電流源Ｉ１〜Ｉ６の出力端子は、ＧＮＤに接続する。
【００７１】
図６、図７は増幅装置の構成例を示す図である。図４、図５に示した増幅装置１０をボルテージフォロアとして機能させた場合の構成例を示している。
増幅装置１０ａにおいて、増幅装置１０の構成と異なる箇所は、入力端子ＩＮ−は無く、トランジスタＭ２のゲートが、出力端子ＯＵＴ、トランジスタＭ６のドレイン、トランジスタＭ７のドレインおよびスイッチＳＷ７の端子ｓ２１と接続することである。その他の構成は、図４、図５と同じである。
【００７２】
次にボルテージフォロアとして機能する増幅装置１０ａに対して、本技術のオフセット電圧補正制御を適用した場合の概要について説明する（以下、増幅装置１０ａを用いて説明するが、増幅装置１０の場合についても同様なオフセット電圧補正制御が適用される）。
【００７３】
差動対トランジスタＭ２、Ｍ３の特性の違いによって、増幅装置１０ａのオフセット電圧が負になっているものとする。なお、負のオフセット電圧とは、出力端子ＯＵＴの出力電圧Ｖｏｕｔを、入力端子ＩＮの入力電圧Ｖｉｎよりも低くするオフセット電圧のことである。
【００７４】
この場合、トランジスタＭ２のゲート・ソース間電圧｜Ｖｇｓ(M2)｜の方が、トランジスタＭ３のゲート・ソース間電圧｜Ｖｇｓ(M3)｜より大きくなり（｜Ｖｇｓ(M2)｜＞｜Ｖｇｓ(M3)｜）、トランジスタＭ２を流れる電流ＩM2とトランジスタＭ３を流れる電流ＩM3が等しくなる（ＩM2＝ＩM3）。
【００７５】
ここで、オフセット電圧がキャンセルされた状態、即ちトランジスタＭ２とＭ３のＶｇｓが等しい場合を考える。この場合、ＩM2＜ＩM3となる。この状態でトランジスタＭ４とＭ５の駆動能力が等しいとすると、Ｍ２に流れる電流とＭ４に流れる電流は等しくなり、且つＭ４に流れる電流とＭ５に流れる電流は等しくなる。
【００７６】
よって、Ｍ５のドレインには流れ込む電流ＩM3より流れ出る電流ＩM4の方が小さくなり、不均衡が生じる。オフセット電圧をキャンセルするには、この不均衡を解消すればよいことが分かる。
【００７７】
したがって、負のオフセット電圧が発生している場合は、スイッチＳＷ４、ＳＷ５、ＳＷ６を１つずつＯＮして、能動負荷として電流源Ｉ４、Ｉ５、Ｉ６を１つずつ追加し、差動対トランジスタＭ３のＧＮＤ側に接続している能動負荷の電流駆動能力を増加させる。
【００７８】
こうすることで、トランジスタＭ７のゲート電圧が低下し、ＯＵＴ端子電圧が上昇し、トランジスタＭ２のゲート・ソース間電圧｜Ｖｇｓ(M2)｜が小さくなる。これにより、トランジスタＭ２のゲート・ソース間電圧｜Ｖｇｓ(M2)｜とトランジスタＭ３のゲート・ソース間電圧｜Ｖｇｓ(M3)｜との差が小さくなる。
【００７９】
このような制御を行って、トランジスタＭ３のドレインに接続される能動負荷の駆動能力を多くすることで、負のオフセット電圧を小さくする。
一方、差動対トランジスタＭ２、Ｍ３の特性の違いによって、増幅装置１０ａのオフセット電圧が正になっているものとする。なお、正のオフセット電圧とは、出力端子ＯＵＴの出力電圧Ｖｏｕｔを、入力端子ＩＮの入力電圧Ｖｉｎよりも高くするオフセット電圧のことである。
【００８０】
この場合、トランジスタＭ３のゲート・ソース間電圧｜Ｖｇｓ(M3)｜の方が、トランジスタＭ２のゲート・ソース間電圧｜Ｖｇｓ(M2)｜より大きくなり（｜Ｖｇｓ(M3)｜＞｜Ｖｇｓ(M2)｜）、トランジスタＭ３を流れる電流ＩM3とトランジスタＭ２を流れる電流ＩM2が等しくなっている（ＩM3＝ＩM2）。
【００８１】
ここで、オフセット電圧がキャンセルされた状態、即ちトランジスタＭ２とＭ３のＶｇｓが等しい場合を考える。この場合、ＩM2＞ＩM3となる。この状態でトランジスタＭ４とＭ５の駆動能力が等しいとすると、Ｍ２に流れる電流とＭ４に流れる電流は等しくなり、且つＭ４に流れる電流とＭ５に流れる電流は等しくなる。
【００８２】
よって、Ｍ５のドレインには流れ込む電流ＩM3より流れ出る電流ＩM4の方が大きくなり、不均衡が生じる。オフセット電圧をキャンセルするには、この不均衡を解消すればよいことが分かる。
【００８３】
したがって、正のオフセット電圧が発生している場合は、スイッチＳＷ１、ＳＷ２、ＳＷ３を１つずつＯＮして、能動負荷として電流源Ｉ１、Ｉ２、Ｉ３を１つずつ追加することで、差動対トランジスタＭ２のＧＮＤ側に接続している能動負荷の電流駆動能力を増加させる。
【００８４】
こうすることで、トランジスタＭ４とＭ５のゲート電圧が低下し、Ｍ５から流れ出る電流が減少してトランジスタＭ７のゲート電圧が上昇し、ＯＵＴ端子電圧が低下し、トランジスタＭ２のゲート・ソース間電圧｜Ｖｇｓ(M2)｜が大きくなる。
【００８５】
これにより、トランジスタＭ２のゲート・ソース間電圧｜Ｖｇｓ(M2)｜とトランジスタＭ３のゲート・ソース間電圧｜Ｖｇｓ(M3)｜との差が小さくなる。
このような制御を行って、トランジスタＭ２のドレインに接続される能動負荷の駆動能力を多くすることで、正のオフセット電圧を小さくする。
【００８６】
増幅装置１０ａでは、上記のような動作を実施することにより、オフセット電圧の絶対値が常に低減化された状態を維持するようにする。また、このような動作を自律的に制御するために、２つの動作モードを有している。
【００８７】
具体的には、サンプリングモード（第１のモード）と、補正モード（第２のモード）とを有している。サンプリングモードは、差動対トランジスタの特性の違いによって生じるオフセット電圧をサンプリングし、また、オフセット電圧の極性判別を行うための素子の閾値電圧をサンプリングする動作モードである。
【００８８】
補正モードは、サンプリング結果にもとづいて、オフセット電圧の正負の極性を判断し、オフセット電圧の絶対値を低減化した状態に補正する動作モードである。
次にサンプリングモードおよび補正モードについて説明する。論理制御回路１４は、クロックジェネレータ１３から供給されるクロックにしたがって、モード切替信号ｍｓｗのＨレベルとＬレベルとをトグルさせる。
【００８９】
具体的には、供給クロックのＨレベルをモード切替信号ｍｓｗのＨレベルとし、供給クロックのＬレベルをモード切替信号ｍｓｗのＬレベルとする。
そして、モード切替信号ｍｓｗのレベルにもとづいて、モード切替スイッチＳＷ７〜ＳＷ１０のＯＮ／ＯＦＦをスイッチング制御して、一定周期毎に、サンプリングモードまたは補正モードを切り替える。
【００９０】
なお、端子ｓ３がスイッチ切替制御端子であり、端子ｓ３への印加レベルに応じて、スイッチＳＷ７〜ＳＷ１０の端子ｓ１が駆動し、端子ｓ１が端子ｓ２１に接続したり、または端子ｓ２２に接続したりする。
【００９１】
図８、図９はサンプリングモードにおける増幅装置の構成例を示す図である。モード切替信号ｍｓｗがＨレベルの場合、スイッチＳＷ７〜ＳＷ１０の端子ｓ１は、端子ｓ２１に導通するとし、このとき、増幅装置１０ａはサンプリングモードになる。
【００９２】
サンプリングモード時の増幅装置１０ａの回路構成は、コンデンサＣ１（第１のコンデンサ）の一端は、トランジスタＭ３（第１のトランジスタ）のゲートに接続し、コンデンサＣ１の他端は、トランジスタＭ２（第２のトランジスタ）のゲートに接続する。
【００９３】
また、インバータＩｃ１の入力端子は、コンデンサＣ２（第２のコンデンサ）の一端と、論理制御回路１４の入力端子と接続する（スイッチＳＷ７〜ＳＷ１０の図示は省略）。なお、その他の構成は図６、図７と同じである。
【００９４】
動作について説明する。まず、差動対トランジスタＭ２、Ｍ３の特性の違いにより、トランジスタＭ２の閾値電圧ＶｔｈM2の方が、トランジスタＭ３の閾値電圧ＶｔｈM3よりａ［ｍＶ］小さかったとする（ａは正数）。
【００９５】
このとき、トランジスタＭ２よりもトランジスタＭ３の方に電流が多く流れるため、フィードバックがかかってＩＮ＋電位よりＩＮ−電位の方が低くなる。
このため、ボルテージフォロアとしては、入力電圧Ｖｉｎよりａ［ｍＶ］だけ出力電圧Ｖｏｕｔの電位が低くなり、負のオフセット電圧（−ａ［ｍＶ］）が発生することになる。また、コンデンサＣ１には、電位Ｖｂを基準にオフセット電圧の電荷が充電されることになる。
【００９６】
逆に、トランジスタＭ２、Ｍ３の特性の違いにより、トランジスタＭ３の閾値電圧ＶｔｈM3の方が、トランジスタＭ２の閾値電圧ＶｔｈM2よりａ［ｍＶ］小さかったとする（ａは正数）。
【００９７】
このとき、トランジスタＭ３よりもトランジスタＭ２の方に電流が多く流れるため、フィードバックがかかってＩＮ−電位よりＩＮ＋電位の方が低くなる。
このため、ボルテージフォロアとしては、入力電圧Ｖｉｎよりａ［ｍＶ］だけ出力電圧Ｖｏｕｔの電位が高くなり、正のオフセット電圧（＋ａ［ｍＶ］）が発生することになる。また、コンデンサＣ１には、電位Ｖａを基準にオフセット電圧の電荷が充電されることになる。
【００９８】
一方、コンデンサＣ２の周辺部に着目すると、サンプリングモードでは、インバータＩｃ１の入出力が短絡される。したがって、インバータＩｃ１の出力電圧は、自身の閾値電圧Ｖｔｈ０となり、この閾値電圧Ｖｔｈ０がコンデンサＣ２に充電されることになる。
【００９９】
図１０、図１１は補正モードにおける増幅装置の構成例を示す図である。モード切替信号ｍｓｗがＬレベルの場合、スイッチＳＷ７〜ＳＷ１０の端子ｓ１は、端子ｓ２２に導通するとし、このとき、増幅装置１０は補正モードになる。
【０１００】
補正モード時の増幅装置１０ａの回路構成は、コンデンサＣ１（第１のコンデンサ）の一端は、インバータＩｃ１の入力端子に接続し、コンデンサＣ１の他端は、コンデンサＣ２（第２のコンデンサ）の一端に接続して、コンデンサＣ１、Ｃ２は直列に接続する（スイッチＳＷ７〜ＳＷ１０の図示は省略）。その他の構成は図６、図７と同じである。
【０１０１】
なお、図１２にはわかりやすいように、補正モードにおける論理制御回路１４の入力周辺部の構成（コンデンサＣ１、Ｃ２およびインバータＩｃ１の接続構成）を示す。
動作について説明する。サンプリングモード時に負のオフセット電圧（−ａ［ｍＶ］）がサンプリングされた場合、コンデンサＣ１には、電位Ｖｂを基準にしてオフセット電圧（ａ［ｍＶ］）が充電され、コンデンサＣ２には、インバータＩｃ１の閾値電圧Ｖｔｈ０が充電されている。
【０１０２】
したがって、負のオフセット電圧が生じている状態で、コンデンサＣ１、Ｃ２を直列接続すると、インバータＩｃ１の入力電圧は、インバータＩｃ１の閾値電圧Ｖｔｈ０よりも高くなるため、インバータＩｃ１の出力はＬレベルになる。
【０１０３】
一方、サンプリングモード時に正のオフセット電圧（＋ａ［ｍＶ］）がサンプリングされた場合、コンデンサＣ１には、電位Ｖａを基準にしてオフセット電圧（ａ［ｍＶ］）が充電され、コンデンサＣ２には、インバータＩｃ１の閾値電圧Ｖｔｈ０が充電されている。
【０１０４】
したがって、正のオフセット電圧が生じている状態で、コンデンサＣ１、Ｃ２を直列接続すると、インバータＩｃ１の入力電圧は、インバータＩｃ１の閾値電圧Ｖｔｈ０よりも低くなるため、インバータＩｃ１の出力はＨレベルになる。
【０１０５】
これにより、インバータＩｃ１のＨ／Ｌレベルの出力信号によって、オフセット電圧の正負の極性を判別することが可能になる。
ここで、オフセット電圧の極性判別について説明する。オフセット電圧の正負を判別する場合、２入力端子のコンパレータのような部品を用いることも考えられる。
【０１０６】
この場合、コンパレータの一方の入力端子に差動対トランジスタＭ２のゲートを接続し、他方の入力端子には差動対トランジスタＭ３のゲートを接続することで、入力電圧差から正負の判断を行うものである。
【０１０７】
ただし、当該コンパレータも差動対タイプであるから、オフセット電圧（オフセット電圧Ｂとする）が存在している。したがって、差動対トランジスタＭ２、Ｍ３を含む測定対象の差動増幅回路に生じるオフセット電圧（オフセット電圧Ａとする）を正確に測定するためには、オフセット電圧Ａよりも小さいオフセット電圧Ｂを持つコンパレータを用意しなくてはならないことになる。
【０１０８】
しかし、それならば、当該コンパレータを形成している差動増幅部分を、測定対象の差動増幅回路の差動対トランジスタＭ２、Ｍ３に使用すればよいという矛盾が生じることになる。
【０１０９】
したがって、本技術では、オフセット電圧の極性判別部として、差動対タイプのコンパレータを使用するのではなく、インバータＩｃ１と、２つのコンデンサＣ１、Ｃ２といった受動素子を使用することで、この矛盾を解決している。また、本技術のような極性判別部の構成により、精度よくオフセット電圧の極性判別を行うことが可能になる。
【０１１０】
次にオフセット電圧補正量の重みづけについて説明する。図１３はオフセット電圧補正量の重みづけの一例を示す図である。テーブルＴ１は、調整データビットｔｒｉｍ［１］〜ｔｒｉｍ［６］と、オフセット電圧補正量との項目を有する。
【０１１１】
テーブルＴ１は、調整データビットｔｒｉｍ［１］〜ｔｒｉｍ［６］によるイネーブルによって、電流源Ｉ１〜Ｉ６の電流駆動能力が追加されることで、どれだけのオフセット電圧が補正できるかの補正量を示している。
【０１１２】
ここで、負のオフセット電圧が発生している場合、負のオフセット電圧を小さくするためには、オフセット電圧をプラス方向に上昇させる方向に補正する。また、負のオフセット電圧の発生時、即ちフィードバックがかかって負のオフセット電圧が出力されている状態では差動対トランジスタＭ２、Ｍ３に流れる電流は等しく、ＩM2＝ＩM3となっている。
【０１１３】
一方、オフセット電圧が補正された状態、即ちトランジスタＭ２、Ｍ３のゲート・ソース間電圧が等しい状態では、トランジスタＭ２とＭ３に流れる電流の不均衡状態はＩM2＜ＩM3となっている。
【０１１４】
したがって、オフセット電圧を上昇させるには、差動対トランジスタＭ３に接続する能動負荷の電流駆動能力を上げて、能動負荷全体に流れる電流と電流ＩM3とが等しくなるように制御を行うことになる。
【０１１５】
例えば、テーブルＴ１では、調整データビットｔｒｉｍ［４］をＯＮすると、オフセット電圧補正量が＋１［ｍＶ］であるオフセット電圧補正を行うとしている。
調整データビットｔｒｉｍ［４］をＯＮしてスイッチＳＷ４をＯＮさせると、トランジスタＭ３に接続する能動負荷のトランジスタＭ５の電流駆動能力に対して、電流源Ｉ４による電流駆動能力が加わることでトランジスタＭ７のゲート電圧が低下し、ＯＵＴ端子電圧が上昇する。この場合、電流源Ｉ４の電流駆動能力の追加によって、現時点のオフセット電圧から１［ｍＶ］プラス方向に上昇した補正が行われることになる。
【０１１６】
また、テーブルＴ１では、調整データビットｔｒｉｍ［５］をＯＮすると、オフセット電圧補正量が＋２［ｍＶ］であるオフセット電圧補正を行うとしている。
調整データビットｔｒｉｍ［５］をＯＮしてスイッチＳＷ５をＯＮさせると、トランジスタＭ３に接続する能動負荷のトランジスタＭ５の電流駆動能力に対して、電流源Ｉ５による電流駆動能力が加わることでトランジスタＭ７のゲート電圧が低下し、ＯＵＴ端子電圧が上昇する。
【０１１７】
この場合、電流源Ｉ５の電流駆動能力の追加によって、現時点のオフセット電圧から２［ｍＶ］プラス方向に上昇した補正が行われることになる。
さらに、テーブルＴ１では、調整データビットｔｒｉｍ［６］をＯＮすると、オフセット電圧補正量が＋４［ｍＶ］であるオフセット電圧補正を行うとしている。
【０１１８】
調整データビットｔｒｉｍ［６］をＯＮしてスイッチＳＷ６をＯＮさせると、トランジスタＭ３に接続する能動負荷のトランジスタＭ５の電流駆動能力に対して、電流源Ｉ６による電流駆動能力が加わることでトランジスタＭ７のゲート電圧が低下し、ＯＵＴ端子電圧が上昇する。
【０１１９】
この場合、電流源Ｉ６の電流駆動能力の追加によって、現時点のオフセット電圧から４［ｍＶ］プラス方向に上昇した補正が行われることになる。
したがって、負のオフセット電圧が発生している場合、この例では、調整データビットｔｒｉｍ［４］〜ｔｒｉｍ［６］のすべてをＯＮすれば、現時点のオフセット電圧から最大で＋７［ｍＶ］上昇させる補正を行うことが可能になる。
【０１２０】
一方、正のオフセット電圧が発生している場合、正のオフセット電圧を小さくするために、オフセット電圧をマイナス方向に下降させる方向に補正する。また、正のオフセット電圧の発生時、即ちフィードバックがかかって正のオフセット電圧が出力されている状態では差動対トランジスタＭ２、Ｍ３に流れる電流は等しく、ＩM3＝ＩM2となっている。
【０１２１】
一方、オフセット電圧が補正された状態、即ちトランジスタＭ２、Ｍ３のゲート・ソース間電圧が等しい状態では、トランジスタＭ２とＭ３に流れる電流の不均衡状態はＩM2＞ＩM3となっている。
【０１２２】
したがって、オフセット電圧を下降させるには、トランジスタＭ２に接続する能動負荷の電流駆動能力を上げることでトランジスタＭ４、Ｍ５のゲート電圧を下げ、Ｍ５の駆動能力を下げることで、トランジスタＭ７のゲート電圧が上昇して、ＯＵＴ端子電圧が低下するような制御を行うことになる。
【０１２３】
例えば、テーブルＴ１では、調整データビットｔｒｉｍ［１］をＯＮすると、オフセット電圧補正量が−１［ｍＶ］であるオフセット電圧補正を行うとしている。
調整データビットｔｒｉｍ［１］をＯＮしてスイッチＳＷ１をＯＮさせると、トランジスタＭ２に接続する能動負荷のトランジスタＭ４の電流駆動能力に対して、電流源Ｉ１による電流駆動能力が加わってトランジスタＭ４、Ｍ５のゲート電圧を下げ、Ｍ５の駆動能力を下げることでトランジスタＭ７のゲート電圧が上昇してＯＵＴ端子電圧が低下する。
【０１２４】
この場合、電流源Ｉ１の電流駆動能力の追加によって、現時点のオフセット電圧から１［ｍＶ］マイナス方向に下降した補正が行われることになる。
また、テーブルＴ１では、調整データビットｔｒｉｍ［２］をＯＮすると、オフセット電圧補正量が−２［ｍＶ］であるオフセット電圧補正を行うとしている。
【０１２５】
調整データビットｔｒｉｍ［２］をＯＮしてスイッチＳＷ２をＯＮさせると、トランジスタＭ２に接続する能動負荷のトランジスタＭ４の電流駆動能力に対して、電流源Ｉ２による電流駆動能力が加わってトランジスタＭ４、Ｍ５のゲート電圧を下げ、Ｍ５の駆動能力を下げることでトランジスタＭ７のゲート電圧が上昇してＯＵＴ端子電圧が低下する。
【０１２６】
この場合、電流源Ｉ２の電流駆動能力の追加によって、現時点のオフセット電圧から２［ｍＶ］マイナス方向に下降した補正が行われることになる。
さらに、テーブルＴ１では、調整データビットｔｒｉｍ［３］をＯＮすると、オフセット電圧補正量が−４［ｍＶ］であるオフセット電圧補正を行うとしている。
【０１２７】
調整データビットｔｒｉｍ［３］をＯＮしてスイッチＳＷ３をＯＮさせると、トランジスタＭ２に接続する能動負荷のトランジスタＭ４の電流駆動能力に対して、電流源Ｉ３による電流駆動能力が加わってトランジスタＭ４、Ｍ５のゲート電圧を下げ、Ｍ５の駆動能力を下げることでトランジスタＭ７のゲート電圧が上昇してＯＵＴ端子電圧が低下する。
【０１２８】
この場合、電流源Ｉ３の電流駆動能力の追加によって、現時点のオフセット電圧から４［ｍＶ］マイナス方向に下降した補正が行われることになる。
したがって、正のオフセット電圧が発生している場合、この例では、調整データビットｔｒｉｍ［１］〜ｔｒｉｍ［３］のすべてをＯＮすれば、現時点のオフセット電圧から最大で−７［ｍＶ］下降させる補正を行うことが可能になる。
【０１２９】
なお、上記のようなオフセット電圧補正量の重みづけは、電流源Ｉ１〜Ｉ６として機能するトランジスタの例えば、サイズ（Ｗ／Ｌ：Ｗはゲート幅、Ｌはゲート長）を変更することにより実現できる。
【０１３０】
次にサンプリングモードおよび補正モードの切替により、オフセット電圧の低減化状態を維持する動作について、タイミングチャートを用いてさらに詳しく説明する。
図１４はオフセット電圧の補正動作を示すタイミングチャートである。グラフｇ１は、オフセット電圧の波形を示し、縦軸は電圧［ｍＶ］、横軸は時間ｔ［ｍｓ］である。
【０１３１】
グラフｇ２は、調整データバスｔｒｉｍ［６：１］のデータ値を示し、縦軸は電圧、横軸は時間ｔ［ｍｓ］である。なお、調整データバスｔｒｉｍ［６：１］のデータ値は、２［ｍｓ］周期で変化している。
【０１３２】
グラフｇ３は、インバータＩｃ１の出力信号レベルINV OUTを示しており、縦軸は電圧、横軸は時間ｔ［ｍｓ］である。
グラフｇ４は、モード切替信号ｍｓｗの波形を示し、縦軸は電圧、横軸は時間ｔ［ｍｓ］である。なお、モード切替信号ｍｓｗは、クロックジェネレータ１３からの出力クロックと同一周期であって、この例では、１［ｍｓ］間隔でＨレベルとＬレベルとが切り替わっている。
【０１３３】
なお、以降の説明において、電流源Ｉ１〜Ｉ６それぞれを駆動した場合のオフセット電圧補正量は、図１３のテーブルＴ１に示した値にもとづくものとする。
また、増幅装置１０ａの初期状態において、差動対トランジスタＭ２、Ｍ３の特性の違いにより、トランジスタＭ２の閾値電圧がトランジスタＭ３の閾値電圧よりも２．５ｍＶ小さくなっているものとする（VthM2=-|Vth0|-2.5[mV], VthM3=-|Vth0|[mV]）。すなわち、初期状態では、−２．５［ｍＶ］の負のオフセット電圧が発生しているとする。
【０１３４】
〔０．０≦ｔ＜１．０〕モード切替信号ｍｓｗは、Ｈレベルなので、動作モードは、サンプリングモードになる。サンプリングモードのとき、インバータＩｃ１の出力は、閾値電圧Ｖｔｈ０になる。また、当該サンプリングモードにおいて、−２．５［ｍＶ］のオフセット電圧がサンプリングされる。
【０１３５】
なお、論理制御回路１４から出力される調整データバスｔｒｉｍ［６：１］は、初期値として、００００００ｂが出力されており、スイッチＳＷ１〜ＳＷ６をＯＦＦにしている。
【０１３６】
〔１．０≦ｔ＜２．０〕モード切替信号ｍｓｗは、Ｌレベルなので、動作モードは、補正モードになる。半周期前（０．０≦ｔ＜１．０）のサンプリングモードでは、−２．５［ｍＶ］のオフセット電圧がサンプリングされている。
【０１３７】
オフセット電圧が負の場合、上述したように、インバータＩｃ１の出力はＬレベルになる。したがって、当該補正モードにおいて、インバータＩｃ１から論理制御回路１４へＬレベルのレベル信号が入力するので、論理制御回路１４は、負のオフセット電圧が発生していることを認識する。
【０１３８】
論理制御回路１４では、負のオフセット電圧を小さくするため、負から正の方向へオフセット電圧を持ち上げるように補正する。ここでは、論理制御回路１４は、調整データビットｔｒｉｍ［４］のみをＯＮする。
【０１３９】
すなわち、調整データバスｔｒｉｍ［６：１］から００１０００ｂを１クロックサイクル分出力し（１クロックサイクル＝２［ｍｓ］）、スイッチＳＷ４をＯＮにする。スイッチ全体のＯＮ／ＯＦＦ状態は、（SW1、SW2、SW3、SW4、SW5、SW6＝OFF、OFF、OFF、ON、OFF、OFF）である。
【０１４０】
スイッチＳＷ４がＯＮし、トランジスタＭ５の電流駆動能力に対して、電流源Ｉ４の電流駆動能力が追加されることで、テーブルＴ１の重みづけ設定にもとづき、オフセット電圧は１［ｍＶ］持ち上がることになる。したがって、オフセット電圧は−１．５（＝−２．５＋１）［ｍＶ］となる。
【０１４１】
〔２．０≦ｔ＜３．０〕サンプリングモードであり、インバータＩｃ１の出力は閾値電圧Ｖｔｈ０になる。当該サンプリングモードにおいて、−１．５［ｍＶ］のオフセット電圧がサンプリングされる。
【０１４２】
〔３．０≦ｔ＜４．０〕補正モードである。半周期前（２．０≦ｔ＜３．０）のサンプリングモードで、オフセット電圧＝−１．５［ｍＶ］がサンプリングされている。
したがって、当該補正モードにおいて、インバータＩｃ１の出力はＬレベルであり、論理制御回路１４は、負のオフセット電圧が発生していることを認識する。
【０１４３】
論理制御回路１４は、調整データビットｔｒｉｍ［４］をＯＮしても、負から正へオフセット電圧が変化しないので、調整データビットｔｒｉｍ［４］はＯＦＦし、その代わりより補正量の大きな調整データビットｔｒｉｍ［５］をＯＮする。
【０１４４】
すなわち、論理制御回路１４は、調整データバスｔｒｉｍ［６：１］から０１００００ｂを１クロックサイクル分出力し、スイッチＳＷ５のみをＯＮにする。スイッチ全体のＯＮ／ＯＦＦ状態は、（SW1、SW2、SW3、SW4、SW5、SW6＝OFF、OFF、OFF、OFF、ON、OFF）である。
【０１４５】
スイッチＳＷ４がＯＦＦした初期のオフセット電圧＝−２．５［Ｖ］の状態から、スイッチＳＷ５がＯＮすることになる。したがって、トランジスタＭ５の電流駆動能力に対して、電流源Ｉ５の電流駆動能力が追加され、テーブルＴ１の重みづけ設定にもとづき、オフセット電圧は２［ｍＶ］持ち上がることになる。このため、オフセット電圧は−０．５（＝−２．５＋２）［ｍＶ］となる。
【０１４６】
〔４．０≦ｔ＜５．０〕サンプリングモードであり、インバータＩｃ１の出力は閾値電圧Ｖｔｈ０になる。当該サンプリングモードにおいて、−０．５［ｍＶ］のオフセット電圧がサンプリングされる。
【０１４７】
〔５．０≦ｔ＜６．０〕補正モードである。半周期前（４．０≦ｔ＜５．０）のサンプリングモードで、オフセット電圧＝−０．５［ｍＶ］がサンプリングされている。
したがって、当該補正モードにおいて、インバータＩｃ１の出力はＬレベルであり、論理制御回路１４は、負のオフセット電圧が発生していることを認識する。
【０１４８】
論理制御回路１４は、調整データビットｔｒｉｍ［５］をＯＮしても、負から正へオフセット電圧が変化しないので、より補正量を大きくするために調整データビットｔｒｉｍ［４］と、調整データビットｔｒｉｍ［５］との両方をＯＮにする。
【０１４９】
すなわち、論理制御回路１４は、調整データバスｔｒｉｍ［６：１］から０１１０００ｂを１クロックサイクル分出力し、スイッチＳＷ４、ＳＷ５をＯＮにする。スイッチ全体のＯＮ／ＯＦＦ状態は、（SW1、SW2、SW3、SW4、SW5、SW6＝OFF、OFF、OFF、ON、ON、OFF）である。
【０１５０】
スイッチＳＷ５がＯＮしているオフセット電圧＝−０．５［Ｖ］の状態から、さらにスイッチＳＷ４がＯＮする。トランジスタＭ５の電流駆動能力と、電流源Ｉ５の電流駆動能力とに加えて、さらに電流源Ｉ４の電流駆動能力も追加されることになる。したがって、テーブルＴ１の重みづけ設定にもとづき、オフセット電圧は１［ｍＶ］持ち上がることになる。このため、オフセット電圧は＋０．５（＝−０．５＋１）［ｍＶ］となる。
【０１５１】
〔６．０≦ｔ＜７．０〕サンプリングモードであり、インバータＩｃ１の出力は閾値電圧Ｖｔｈ０になる。当該サンプリングモードにおいて、＋０．５［ｍＶ］のオフセット電圧がサンプリングされる。
【０１５２】
〔７．０≦ｔ＜８．０〕補正モードである。半周期前（６．０≦ｔ＜７．０）のサンプリングモードで、オフセット電圧＝＋０．５［ｍＶ］がサンプリングされている。
オフセット電圧が正の場合、上述したように、インバータＩｃ１の出力はＨレベルになる。したがって、当該補正モードにおいて、インバータＩｃ１から論理制御回路１４へＨレベルのレベル信号が入力するので、論理制御回路１４は、正のオフセット電圧が発生していることを認識する。
【０１５３】
論理制御回路１４では、正のオフセット電圧を小さくするため、正から負へオフセット電圧が下がるように補正する。ここでは、論理制御回路１４は、調整データビットｔｒｉｍ［５］はＯＮにしたまま、調整データビット［４］をＯＦＦにする。
【０１５４】
すなわち、調整データバスｔｒｉｍ［６：１］から０１０００ｂを１クロックサイクル分出力して、スイッチＳＷ５のみＯＮにする。スイッチ全体のＯＮ／ＯＦＦ状態は、（SW1、SW2、SW3、SW4、SW5、SW6＝OFF、OFF、OFF、OFF、ON、OFF）である。
【０１５５】
スイッチＳＷ４、ＳＷ５がＯＮしていたオフセット電圧＝＋０．５［Ｖ］の状態から、スイッチＳＷ５はＯＮしたままでスイッチＳＷ４をＯＦＦすることにより、電流源Ｉ４の電流駆動能力が除去され、電流源Ｉ５の電流駆動能力のみが追加されている状態となる。
【０１５６】
したがって、テーブルＴ１の重みづけ設定にもとづき、オフセット電圧は１［ｍＶ］低下することになるので、オフセット電圧は−０．５（＝０．５−１）［ｍＶ］となる。
〔８．０≦ｔ＜９．０〕サンプリングモードであり、インバータＩｃ１の出力は閾値電圧Ｖｔｈ０になる。当該サンプリングモードにおいて、−０．５［ｍＶ］のオフセット電圧がサンプリングされる。
【０１５７】
〔９．０≦ｔ＜１０．０〕補正モードである。半周期前（８．０≦ｔ＜９．０）のサンプリングモードで、オフセット電圧＝−０．５［ｍＶ］がサンプリングされている。
したがって、当該補正モードにおいて、インバータＩｃ１の出力はＬレベルになり、論理制御回路１４は、負のオフセット電圧が発生していることを認識する。
【０１５８】
論理制御回路１４では、負のオフセット電圧を小さくするため、負から正へオフセット電圧が持ち上がるように補正する。ここでは、論理制御回路１４は、調整データビットｔｒｉｍ［４］を再びＯＮにする。
【０１５９】
すなわち、調整データバスｔｒｉｍ［６：１］から０１１０００ｂを１クロックサイクル分出力して、スイッチＳＷ４、ＳＷ５の両方をＯＮにする。スイッチ全体のＯＮ／ＯＦＦ状態は、（SW1、SW2、SW3、SW4、SW5、SW6＝OFF、OFF、OFF、ON、ON、OFF）である。
【０１６０】
スイッチＳＷ５がＯＮしていたオフセット電圧＝−０．５［Ｖ］の状態から、スイッチＳＷ５はＯＮしたままで、スイッチＳＷ４を再びＯＮすることにより、電流源Ｉ４の電流駆動能力も追加される。
【０１６１】
したがって、テーブルＴ１の重みづけ設定にもとづき、オフセット電圧は１［ｍＶ］持ち上がることになり、オフセット電圧は＋０．５（＝−０．５＋１）［ｍＶ］となる。
以降、上記のようなオフセット電圧補正制御が行われることで、オフセット電圧は、０［Ｖ］を中心に、＋０．５［Ｖ］の正のオフセット電圧と、−０．５［Ｖ］の負のオフセット電圧とを、１クロックサイクルおきに交互に繰り返すことになる。
【０１６２】
上記のオフセット電圧補正制御について簡潔にまとめると、調整データバスｔｒｉｍ［６：１］は００００００ｂから出発し、まず、調整データバスｔｒｉｍ［６：１］を００１０００ｂにして、初期状態のオフセット電圧に対して１ｍＶ補正を行っている。
【０１６３】
その後、調整データバスｔｒｉｍ［６：１］を０１００００ｂにして、初期状態のオフセット電圧に対して２ｍＶ補正を行い、さらに、調整データバスｔｒｉｍ［６：１］を０１１０００ｂにして、初期状態のオフセット電圧に対して３ｍＶ補正を行っている。このように負のオフセット電圧が正のオフセット電圧に達するまで段階的に補正量を上げている。
【０１６４】
そして、３ｍＶ補正したときに正のオフセット電圧となって、オフセット電圧の正負が逆転したため、次は調整データバスｔｒｉｍ［６：１］を０１００００ｂにして２ｍＶ補正を行っている。すると、正負が再び逆転するので、次は調整データバスｔｒｉｍ［６：１］を０１１０００ｂにして、３ｍＶ補正するという順序で動作している。
【０１６５】
次に論理制御回路１４の内部構成について説明する。図１５は論理制御回路の内部構成例を示す図である。インバータＩｃ１の入力にもとづき、調整データバスｔｒｉｍ［６：１］を出力する部分の内部構成例を示している。
【０１６６】
論理制御回路１４は、８進のアップダウンカウンタ１４−１、１４−２を含む。インバータＩｃ１の出力端子は、カウンタ１４−１のイネーブル端子ＥＮと、カウンタ１４−２のイネーブル端子Ｅとに接続する。また、カウンタ１４−１、１４−２には、クロックジェネレータ１３からのクロックが入力する。
【０１６７】
さらに、カウンタ１４−１、１４−２には、アップカウント（昇順）またはダウンカウント（降順）を制御するカウント制御信号が入力する（カウント制御信号は、論理回路で生成してもよいし、ＰＬＤ（Programmable Logic Device）などから与えられるものであってもよい）。
【０１６８】
カウンタ１４−１は、調整データビットｔｒｉｍ［４］〜ｔｒｉｍ［６］を出力する。カウンタ１４−２は、調整データビットｔｒｉｍ［１］〜ｔｒｉｍ［３］を出力する。
なお、イネーブル端子ＥＮは、アクティブロー（Ｌレベルで駆動）であり、イネーブル端子Ｅは、アクティブハイ（Ｈレベルで駆動）である。
【０１６９】
ここで、負のオフセット電圧が生じると、インバータＩｃ１の出力はＬレベルになるから、カウンタ１４−１がアクティブになって入力クロックにもとづき駆動する。このとき、カウンタ１４−２は非アクティブである。
【０１７０】
また、正のオフセット電圧が生じると、インバータＩｃ１の出力はＨレベルになるから、カウンタ１４−２がアクティブになって入力クロックにもとづき駆動する。このとき、カウンタ１４−１は非アクティブである。
【０１７１】
図１６はカウンタの動作を示すタイミングチャートである。タイミングチャートｃｈ１は、カウンタ１４−１の動作を示しており、負のオフセット電圧のとき、カウンタ１４−１は駆動して、ｔｒｉｍ［４］〜ｔｒｉｍ［６］に対して、０００ｂ〜１１１ｂを出力する。
【０１７２】
また、タイミングチャートｃｈ２は、カウンタ１４−２の動作を示しており、正のオフセット電圧のとき、カウンタ１４−２は駆動して、ｔｒｉｍ［１］〜ｔｒｉｍ［３］に対して、０００ｂ〜１１１ｂを出力する。このようなディジタル回路で、論理制御回路１４の内部を構成することができる。
【０１７３】
次にオフセット電圧の平滑化について説明する。増幅装置１０の出力端子ＯＵＴから出力されるオフセット電圧は、上記のように、０［Ｖ］を中心に、正のオフセット電圧と、負のオフセット電圧とが１クロックサイクルおきに交互に繰り返すことになる。
【０１７４】
正負が交互に現れても、正、負のオフセット電圧いずれも仕様範囲内に低減化されているので、通常使用時において、不都合さが著しく生じるような場面は少ないといえる。
ただし、正負に極性が変化するオフセット電圧の信号が、増幅装置１０本来の増幅出力信号や、他の伝送信号に重畳してノイズの要因となる可能性も考えられるため、正負交互のオフセット電圧は平滑化した方が好ましい。
【０１７５】
図１７、図１８は増幅装置の出力の平滑化を示す図である。図１７において、増幅装置１０の出力端子ＯＵＴにＡ／Ｄコンバータ３１が接続し、Ａ／Ｄコンバータ３１の出力端にＣＰＵ（Central Processing Unit）３２が接続している。
【０１７６】
Ａ／Ｄコンバータ３１は、増幅装置１０からアナログ出力信号をディジタル信号に変換し、ＣＰＵ３２へ出力する。
図１８は平滑化処理を示している。増幅装置１０から正負交互のオフセット電圧が出力されており、Ａ／Ｄコンバータ３１によってサンプリングされている状態を示している。
【０１７７】
Ａ／Ｄコンバータ３１は、正負交互のオフセット電圧に対して、正、負、正、負、・・・の位置で順次サンプリングしている。
このようなサンプリング周期でサンプリングすることで、オフセット電圧の正、負の値を平均化し、直流成分を生成して平滑化することができる。これにより、正負交互のオフセット電圧がノイズ発生の要因となることを抑制することが可能になる。
【０１７８】
以上説明したように、本技術のオフセット電圧補正制御では、サンプリングモードと、補正モードとを交互に繰り返す。サンプリングモードでは、コンデンサＣ１でオフセット電庄Ｖoffsetをサンプリングし、コンデンサＣ２でインバータＩｃ１の閾値電圧Ｖth0をサンプリングする。
【０１７９】
また、補正モードでは、コンデンサＣ１とコンデンサＣ２とを直列に接続して、インバータＩｃ１の入力に接続する。このとき、インバータＩｃ１の入力電圧は、Ｖth0＋Ｖoffsetとなるが、オフセット電圧Ｖoffsetが負の場合は、インバータＩｃ１の出力はＬレベルとなり、オフセット電圧Ｖoffsetが正の場合は、出力はＨレベルとなる。これにより、インバータＩｃ１からのＨ／Ｌの出力レベルによって、オフセット電圧の正負を認識することが可能になる。
【０１８０】
一方、サンプリングモードにおいて、負のオフセット電圧がサンプリングされた場合、補正モードにおいて、論理制御回路１４は、オフセット電圧をプラス側に１ステップ補正するようにオフセット電圧補正回路１５を制御する。
【０１８１】
また、サンプリングモードにおいて、正のオフセット電圧がサンプリングされた場合、補正モードにおいて、論理制御回路１４は、オフセット電圧をマイナス側に１ステップ補正するようにオフセット電圧補正回路１５を制御する。なお、上記の例では、１［ｍＶ］ステップなので１［ｍＶ］単位での補正となる。
【０１８２】
そして、次のサンプリングモードでも同様にしてオフセット電圧の極性を判定し、次の補正モードでも同様にしてオフセット電圧補正回路１５を制御する。
このような制御を続けていくと、元々のオフセット電圧が補正範囲内であれば、オフセット電圧の補正量が元々のオフセット電圧を超えた時点でオフセット電圧の極性が反転する。オフセット電圧が反転し、例えば負から正になった場合は、次はマイナス側に補正をかけることになるので、その結果オフセット電圧は負になる。
【０１８３】
すなわち、オフセット電圧は０Ｖを中心に、正→負→正→負と交互に極性が反転することになり、この状態でのオフセット電圧の絶対値は、オフセット電圧補正量の１ステップ以下の低い値となる。
【０１８４】
また、増幅装置１０が動作している間、このようなオフセット電圧補正制御が継続して動作する。このため、環境変動として例えば、温度変動や電源電圧変動等が生じてオフセット電圧が変化しても、その都度補正を実行し続けるので、常に低いオフセット電圧を高精度に維持することが可能になる。
【０１８５】
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。
【符号の説明】
【０１８６】
１  増幅装置
１ａ  差動増幅部
１ｂ  オフセット電圧測定部
１ｃ  制御部
１ｄ  オフセット電圧補正部
ｔｒｉｍ  制御信号
Ｖoffset１  負のオフセット電圧
Ｖoffset２  正のオフセット電圧
【図１】
0006413715.tif 000002
【図２】
0006413715.tif 000003
【図３】
0006413715.tif 000004
【図４】
0006413715.tif 000005
【図５】
0006413715.tif 000006
【図６】
0006413715.tif 000007
【図７】
0006413715.tif 000008
【図８】
0006413715.tif 000009
【図９】
0006413715.tif 000010
【図１０】
0006413715.tif 000011
【図１１】
0006413715.tif 000012
【図１２】
0006413715.tif 000013
【図１３】
0006413715.tif 000014
【図１４】
0006413715.tif 000015
【図１５】
0006413715.tif 000016
【図１６】
0006413715.tif 000017
【図１７】
0006413715.tif 000018
【図１８】
0006413715.tif 000019