(57)【特許請求の範囲】
【請求項１】
第１の電源電圧が閾値電圧より大きい場合に出力において出力信号を搬送するように構成された増幅器出力ステージの第１のパス、ここにおいて、前記第１のパスの少なくとも一部は、前記第１の電源電圧が前記閾値電圧と等しいまたはより小さい場合に前記出力から絶縁される、および、
前記第１の電源電圧が前記閾値電圧と等しいまたはより小さい場合に前記出力信号を前記出力に搬送するように構成された前記増幅器出力ステージの第２のパス、
を備え、前記第２のパスの少なくとも一部は、前記増幅器出力ステージにおいて受信された前記第１の電源電圧が前記閾値電圧より大きい場合に前記出力から絶縁され、前記増幅器は、前記第１のパスと前記第２のパスのうちの１つから前記出力信号を搬送することから他方のパスに前記出力信号を搬送することへの遷移を制御するためのバイアシング回路をさらに備える、装置。
【請求項２】
前記第１のパスは、前記第１の電源電圧と前記出力の間に接続された第１のトランジスタと、第２の電源電圧と前記出力の間に接続された第２のトランジスタを含み、前記第２のパスは、前記第２のトランジスタと、前記第１の電源電圧と前記出力の間に接続された第３のトランジスタを含む、請求項１に記載の装置。
【請求項３】
前記第３のトランジスタへフィードバックバイアス電流制御パスを提供するための少なくとも１つのトランジスタ、および、
前記第３のトランジスタのゲートへ駆動信号を搬送するための少なくとも１つのトランジスタ、
をさらに備える、請求項２に記載の装置。
【請求項４】
前記第３のトランジスタは、前記第１のトランジスタの第１の端子に接続された第１の端子と前記第１のトランジスタの第２の端子に接続された第２の端子を有し、かつ、前記第１の電源電圧が前記閾値電圧より小さいまたは等しい場合に導通するように構成された、請求項２に記載の装置。
【請求項５】
前記第３のトランジスタと前記第２のトランジスタは、前記第１の電源電圧が実質的にゼロボルトの場合に導通状態で動作するように構成される、請求項２に記載の装置。
【請求項６】
前記第１のトランジスタは、前記第１の電源電圧が前記閾値電圧より小さいまたは等しい場合に非導通状態になるように構成される、請求項２に記載の装置。
【請求項７】
前記負の電源電圧と電流ソースの間に接続され、かつ、前記第３のトランジスタへフィードバックバイアス電流制御パスを提供するように構成された第４のトランジスタをさらに備える、請求項２に記載の装置。
【請求項８】
前記第３のトランジスタのゲートへ駆動信号を搬送するように構成された複数のトランジスタをさらに備える、請求項２に記載の装置。
【請求項９】
前記第３のトランジスタは、前記第１のトランジスタのソースと前記第１の電源電圧に接続されたドレイン、および、前記第１のトランジスタのドレインと前記出力に接続されたソースを有する、請求項２に記載の装置。
【請求項１０】
前記第３のトランジスタのゲートは、第１の駆動トランジスタのドレインと第２の駆動トランジスタのドレインの間に接続される、請求項２に記載の装置。
【請求項１１】
前記バイアシング回路は、前記増幅器出力ステージに静止電流を設定するように構成される、請求項１に記載の装置。
【請求項１２】
前記バイアシング回路は、第１のトランジスタを経由する電流をレプリケートする第１のスケールされた電流と、第２のトランジスタを経由する電流をレプリケートする第２のスケールされた電流と、第３のトランジスタを経由する電流をレプリケートする第３のスケールされた電流を生成するように構成される、請求項１１に記載の装置。
【請求項１３】
前記バイアシング回路は、前記第１のスケールされた電流に基づく第１のバイアス電圧と、前記第２のスケールされた電流と前記第３のスケールされた電流に基づく第２のバイアス電圧を生成するように構成される、請求項１２に記載の装置。
【請求項１４】
出力ステージの正の電源電圧が閾値電圧より大きい場合に増幅器の前記出力ステージの第１のパスを介して出力ノードにおいて出力信号を搬送すること、
前記出力ステージの前記正の電源電圧が前記閾値電圧より小さいまたは等しい場合に前記出力ノードから前記第１のパスの少なくとも一部を絶縁すること、
前記出力ステージの前記正の電源電圧が前記閾値電圧より小さいまたは等しい場合に前記出力ステージの第２の異なるパスを介して前記出力を前記出力に搬送すること、および、
前記出力ステージにおいて受信された前記正の電源電圧が前記閾値電圧より大きい場合に前記出力ノードから前記第２の異なるパスの少なくとも一部を絶縁すること、
前記第１のパスと前記第２のパスのうちの１つから前記出力信号を搬送することから他方のパスに前記出力信号を搬送することへの遷移を制御すること、
を備える、方法。
【発明の詳細な説明】
【分野】
【０００１】
[0001]本発明は、一般的に、電子増幅器に関する。さらに具体的に、本発明は、低電圧マルチステージ増幅器に関する実施例を含む。
【背景】
【０００２】
[0002]無線通信システムは、音声、映像、データ、などの様々なタイプの通信コンテンツを提供するために広く展開されている。これらのシステムは、１つまたは複数の基地局と多数の無線通信デバイスの同時通信を支援することができる多元接続システムであり得る。
【０００３】
[0003]無線通信デバイスは、一般にバッテリによって動作する。無線通信デバイスの機能がより複雑になるにつれて、バッテリの寿命を最大にする無線通信デバイスが望まれている。無線通信デバイスの電力消費量を低減することによって、バッテリの寿命が増大し得る。電力消費を低下するための１つの方法は、無線通信デバイス内でより効率の良い増幅器を使用することである。例えば、より低い電源電圧を使用する増幅器は、より高い電源電圧を使用する増幅器よりも効率が良いはずである。利益は、必要な利得を提供する一方で、より低い電源電圧を使用する増幅器によって実現され得る。
【０００４】
[0004]マルチステージ増幅器の電力消費量を低減させることへのニーズが存在する。さらに具体的に、マルチステージ増幅器の出力ステージの電源電圧を低下させる実施例へのニーズが存在する。
【図面の簡単な説明】
【０００５】
【図１】[0005]図１は、正の電源電圧と負の電源電圧を受けるように構成された増幅器を含むデバイスである。
【図２】[0006]図２は、増幅器への正の電源電圧と該増幅器への負の電源電圧の波形を示すプロットである。
【図３】[0007]図３は、マルチステージ増幅器を示すブロック図である。
【図４】[0008]図４は、マルチステージ増幅器を示す。
【図５】[0009]図５は、本発明の例示的な実施例にしたがった低電圧マルチステージ増幅器を示す。
【図６】[0010]図６は、本発明の例示的な実施例にしたがった低電圧マルチステージ増幅器のバイアシング回路を示す。
【図７】[0011]図７は、低い電源電圧で動作するように構成された出力ステージを含むマルチステージ増幅器のシミュレーション結果を示すプロットである。
【図８】[0012]図８は、本発明の例示的な実施例にしたがった方法を示すフローチャートである。
【図９】[0013]図９は、本発明の例示的な実施例にしたがった別の方法を示すフローチャートである。
【詳細な説明】
【０００６】
[0014]添付の図面に関連して下記で説明される詳細な説明は、本発明の例示的な実施例の説明を意図しており、本発明が実施され得る実施例のみを表すことを意図するものではない。この説明を通じて用いられる用語「例示的な」は、「具体例、例、または例示としての役割を果たすこと」を意味しており、他の例示的な実施例よりも好適または有利であると必ずしも解釈されるべきではない。詳細な説明は、本発明の例示的な実施例の全体を通した理解を提供するための特定の詳細を含む。本発明の例示的な実施例がこれらの特定の詳細なしで実施され得ることは、当業者にとって明らかであろう。いくつかの例において、周知の構造およびデバイスは、ここで提示された例示的な実施例の新規性を曖昧にすることを回避するためにブロック図形式で示される。
【０００７】
[0015]例示的な実施例は、ここに記載されたように、マルチステージ増幅器の出力ステージの電源電圧を最小にするための実施例に関するものであり、よってマルチステージ増幅器の電圧効率を高める。本発明の様々な例示的な実施例にしたがって、マルチステージ増幅器は、低電源電圧（例えば、＋／−０．１ボルト）で動作するように構成された出力ステージを含み得る。例示のためだけに、出力ステージは、正の電源電圧と出力に接続された第１のトランジスタと負の電源電圧と出力に接続された第２のトランジスタを含み得る。出力ステージはまた、第１のトランジスタの第１の端子に接続された第１の端子と第１のトランジスタの第２の端子に接続された第２の端子を有し、正の電源電圧が閾値より下回る場合に作動されるように構成された第３のトランジスタを含み得る。
【０００８】
[0016]図１は、デジタル・アナログ・コンバータ（ＤＡＣ）１０４からアナログ信号を受信するように構成された電力増幅器（ＰＡ）１０２を含むデバイス１００のブロック図である。さらに、ＰＡ１０２は、正の電源電圧Ｖｐｏｓと負の電源電圧Ｖｎｅｇを受け取り、ならびに出力電圧ＶＯＵＴを出力するように構成される。図２は、増幅器の正の電源電圧Ｖｐｏｓ、負の電源電圧Ｖｎｅｇ、および出力電圧ＶＯＵＴの波形を示す。当業者によって理解されるように、従来の増幅器（例えば、電力増幅器）の電力出力ステージは、おおよそ０．９ボルトまたはそれより大きい正の電源電圧（例えば、正の電源電圧Ｖｐｏｓ）とおおよそ−０．９ボルトまたはそれより小さい負の電源電圧（例えば、負の電源電圧Ｖｎｅｇ）を必要とし得る。
【０００９】
[0017]図３は、クラスＡＢ増幅器、クラスＧ増幅器、クラスＨ増幅器、レール切替え増幅器、無限可変電源レールを有する増幅器、またはそれらの任意の組み合わせを備え得るマルチステージ増幅器１０６を示すブロック図である。さらに、マルチステージ増幅器１０６は、演算増幅器、電力増幅器、分配増幅器、またはそれらの任意の組合せを備え得る。図１に示されたような、電力増幅器１０２は、マルチステージ増幅器１０６を備え得る。
【００１０】
[0018]マルチステージ増幅器１０６は複数の増幅ステージを含む。さらに具体的には、例えば、マルチステージ増幅器１０６は、第１のステージＧｍ１  １１０、第２のステージＧｍ２  １１２、ダンピングステージＧｍＤ１１４、および出力ステージＧｍ３  １１６を含む。複数の増幅ステージは、入力信号１０８を増幅し、および最小限のひずみと最小限の電力消費量を用いて増幅出力信号１２０を生成することをマルチステージ増幅器１０６に可能にし得る。
【００１１】
[0019]クラスＢ増幅器は、入力信号１０８の波形サイクルの半分のみを増幅し得る。増大したひずみを犠牲にして、クラスＢ増幅器は高い効率を有し（すなわち、クラスＢ増幅器の増幅エレメントが半分の時間オフに切り替えられるため）、電力消費量が減少する結果となる。相補的な対を用いることによって、複数のクラスＢ増幅器は、入力信号の両半分を増幅するために用いられ得、その結果ひずみが減少する。しかし、クラスＢ増幅器の相補的な対は、クラスＢ増幅器のうちの１つがターンオフされかつ別のクラスＢ増幅器の電源がターンオンされる時にひずみの増大が認識されるクロスオーバひずみの影響を受ける可能性がある。
【００１２】
[0020]クロスオーバひずみを除去するための方法の１つにはクラスＡＢ増幅器の使用がある。クラスＡＢ増幅器において、各デバイスは、信号の半分を増幅し、他の半分の間に比較的少量導通し得る（すなわち、シャットオフするのではなく）。ひずみの量は、信号が無い（すなわち、静止電流（quiescent current））場合、両方のデバイスを経由するスタンディング電流に依存する。静止電流はバイアス電圧に直接依存する。クラスＡＢ増幅器は、クラスＢ増幅器より低い効率を有するが、高められた直線性を有する。
【００１３】
[0021]クラスＧおよびクラスＨ増幅器は、ひずみを増大することなく高められた効率を得ることによって、クラスＡＢ出力ステージを拡張する。クラスＧ増幅器において、レールの切り替えは効率を高めるために用いられ、ならびに異なる電源電圧は、出力信号１２０における振幅に対応するために用いられ得る。一般に、出力ステージＧｍ３  １１６が最大の電流振幅を認識すると、それによって最も高い効率を得ることができるので、レールの切り替えは、出力ステージＧｍ３  １１６において用いられる。クラスＧ増幅器に関して、複数のディスクリート電源電圧が用いられ得る。クラスＨ増幅器に関して、無限可変電源電圧が出力信号１２０に電源電圧をマッチングすることによって用いられ得る。出力信号１２０に電源電圧をマッチングさせることはエンベロープトラッキングと称される場合もある。
【００１４】
[0022]マルチステージ増幅器１０６は、出力ステージＧｍ３  １１６の静止電流を設定し得るバイアシング回路（circuitry）１１８をさらに含み得、それによって出力ステージＧｍ３  １１６の適切な動作に必要な最小のヘッドルームを供給する。下記でさらに詳しく説明されるように、バイアシング回路１１８は、制御電圧を、ダンピングステージＧｍＤ１１４を介して出力ステージＧｍ３  １１６へ提供し得る。
【００１５】
[0023]図４は、本発明の例示的な実施例にしたがったマルチステージ増幅器２００を示すブロック図である。例示のみのために、マルチステージ増幅器２００は、図３のマルチステージ増幅器１０６を備え得る。マルチステージ増幅器２００は、バイアシング回路２１８、第１のステージＧｍ１  ２１０、第２のステージＧｍ２  ２１２、ダンピングステージＧｍＤ２１４、および出力ステージＧｍ３  ２１６を含み得る。第１のステージＧｍ１  ２１０は、入力信号Ｖｉを受信しおよび第２のステージＧｍ２  ２１２の入力に提供され得る電圧ＶＯ１を出力し得る。第２のステージＧｍ２  ２１２は、出力ステージＧｍ３  ２１６の入力に提供され得る電圧ＶＯ２を出力し得る。出力ステージＧｍ３  ２１６は、出力信号ＶＯを出力し得る。出力ステージＧｍ３  ２１６の出力は基準電圧に接続され得、それはキャパシタＣ７を介して、負の電源電圧を備え得る。
【００１６】
[0024]第１のステージＧｍ１  ２１０の出力はまたキャパシタＣ１に接続され得、それは並列にレジスタＲ１とキャパシタＣ２の両方に接続され得る。さらに、レジスタＲ１とキャパシタＣ２は、出力ステージＧｍ３  ２１６の出力に接続され得る。第２のステージＧｍ２  ２１２の出力は、キャパシタＣ６を介する出力ステージＧｍ３  ２１６の出力ダンピングステージＧｍＤ２１４の出力のそれぞれにさらに接続され得る。第２のステージＧｍ２  ２１２の出力はまた、キャパシタＣ５を介してダンピングステージＧｍＤ２１４の入力にも接続され得る。
【００１７】
[0025]バイアシング回路２１８の出力は、レジスタＲ２を介してダンピングステージＧｍＤ２１４の入力に接続され得、および制御電圧ＶＢを出力し得る。バイアシング回路２１８への追加のフィードバック（図４には図示されない）は、制御電圧ＶＢの生成を容易にするために用いられ得、それは、レジスタＲ２とダンピングステージＧｍＤ２１４を通過し得、出力ステージＧｍ３  ２１６の動作に必要な適切な静止電流を生成し得る。
【００１８】
[0026]ダンピングステージＧｍＤ２１４の出力からダンピングステージＧｍＤ２１４の入力へのインピーダンスはキャパシタＣ３によって近似され得、それが負の電源電圧にさらに接続されるレジスタＲ３に接続される。ダンピングステージＧｍＤ２１４の出力からマルチステージ増幅器２００の出力までのインピーダンスはキャパシタＣ４によって近似され得、それが負の電源電圧にさらに接続されるレジスタＲ４に接続される。ダンピングステージＧｍＤ２１４、レジスタＲ２、およびキャパシタＣ５によって形成されたダンピング回路は、
【数１】
0006324992.tif 000002
【００１９】
のダンピングレジスタンスと
【数２】
0006324992.tif 000003
【００２０】
の等価のブロッキングキャパシタンスをエミュレートする。
【００２１】
[0027]図５は、本発明の例示的な実施例にしたがったマルチステージ増幅器４００を示す回路図である。マルチステージ増幅器４００は、図３に示されたマルチステージ増幅器１０６を備え得る。マルチステージ増幅器４００は、第１のステージ４１０、第２のステージ４１２、ダンピングステージ４１４、および出力ステージ４１６を含む。マルチステージ増幅器４００はまた、バイアシング回路５００を含み得る（図５には不図示、図６を参照のこと）。制御電圧ＶｃｔＰと制御電圧ＶｃｔＮは、バイアシング回路５００から提供され得る（図６を参照のこと）。
【００２２】
[0028]正の電源電圧Ｖｄｄ＿Ｂｕｃｋと負の電源電圧Ｖｓｓに接続される第１のステージ４１０は、入力信号４０８を受信し得る。１つの例示的な実施例にしたがって、正の電源電圧Ｖｄｄ＿Ｂｕｃｋと電源電圧Ｖｓｓ（例えば、接地電圧または負の電源電圧）は、アナログ供給（すなわち、出力信号ＶＯＵＴによって変化しない）を構成し得る。第１のステージ４１０の出力は、ｐチャネルトランジスタＭ１１とｎチャネルトランジスタＭ１０を含むカレントミラーに接続され得る。ｐチャネルトランジスタＭ１１のソースは正の電源電圧Ｖｄｄ＿Ｂｕｃｋに接続され得、ならびにｐチャネルトランジスタＭ１１のゲートは、ｐチャネルトランジスタＭ１１のドレインに接続され得る。ｐチャネルトランジスタＭ１１のドレインはまた、ｎチャネルトランジスタＭ１０のドレインに接続され得る。さらに、ｎチャネルトランジスタＭ１０のソースは、ｎチャネルトランジスタＭ１２のドレインに接続され得、ならびにｎチャネルトランジスタＭ１０のゲートは、第１のステージ４１０の出力に接続され得る。ｎチャネルトランジスタＭ１２のゲートはバイアス電圧を受信するように構成され、ならびにｎチャネルトランジスタＭ１２のソースは負の電源電圧Ｖｓｓに接続される。さらに、増幅器４００は、第１のステージ４１０の出力に接続されるゲート、ノードＮ１に接続されるドレイン、およびｎチャネルトランジスタＭ１０のソースとｎチャネルトランジスタＭ１２のドレインに接続されるソースを有するｎチャネルトランジスタＭ９を含む。
【００２３】
[0029]第２のステージ４１２は、ｐチャネルトランジスタＭ３とｐチャネルトランジスタＭ３´を含む。ｐチャネルトランジスタＭ３のソースとｐチャネルトランジスタＭ３´のソースはそれぞれ、正の電源電圧Ｖｄｄ＿Ｂｕｃｋに接続され得る。さらに、ｐチャネルトランジスタＭ３のゲートとｐチャネルトランジスタＭ３´のゲートはそれぞれ、ｐチャネルトランジスタＭ１１のゲートに接続され得る。
【００２４】
[0030]ダンピングステージ４１４は、出力ステージ４１６のためのダンピングステージおよび電流源である。従って、ダンピングステージ４１４はまた、供給ステージと称され得る。マルチステージ増幅器４００に必要なダンピングを提供し得るダンピングステージ４１４は、第２のステージ４１２のための電流源として再利用され得る。ダンピングステージ４１４は、ｎチャネルトランジスタＭ４、ｎチャネルトランジスタＭ４´、およびｎチャネルトランジスタＭ５を含み得る。ダンピングステージ４１４はまた、ｎチャネルトランジスタＭ４、ｎチャネルトランジスタＭ４´、およびｎチャネルトランジスタＭ５のうちの１つまたは複数に接続される様々なキャパシタおよび／またはレジスタを含み得ることが留意される。ｎチャネルトランジスタＭ４のゲートとｎチャネルトランジスタＭ４´のゲートは、制御電圧ＶｃｔＰに接続され得、ならびにｎチャネルトランジスタＭ５のゲートは、制御電圧ＶｃｔＮに接続され得る。バイアシング回路５００（図６を参照のこと）によって提供され得る制御電圧ＶｃｔＰと制御電圧ＶｃｔＮは、出力ステージ４１６の適切な動作に必要とされる静止電流を設定し得る。
【００２５】
[0031]ｎチャネルトランジスタＭ４のドレインは、ｐチャネルトランジスタＭ３のドレインに接続され得、ならびにｎチャネルトランジスタＭ４のソースは、可変負の電源電圧Ｖｎｅｇに接続され得る。ｎチャネルトランジスタＭ４´のドレインは電流源Ｉに接続され得、それは正の電源電圧Ｖｄｄ＿Ｂｕｃｋにさらに接続される。ｎチャネルトランジスタＭ４´のソースは、可変負の電源電圧Ｖｎｅｇに接続され得る。さらに、ｎチャネルトランジスタＭ５のドレインは、ｐチャネルトランジスタＭ３´のドレインに接続され得、ならびにｎチャネルトランジスタＭ５のソースは、可変負の電源電圧Ｖｎｅｇに接続され得る。
【００２６】
[0032]出力ステージ４１６は、ｐチャネルトランジスタＭ２とｎチャネルトランジスタＭ１を含む。ｐチャネルトランジスタＭ２のソースは、可変正の電源電圧Ｖｐｏｓに接続され得、ならびにｐチャネルトランジスタＭ２のドレインはｎチャネルトランジスタＭ１のドレインに接続され得る。ｐチャネルトランジスタＭ２のドレインはまた、出力信号ＶＯＵＴに接続され得、ならびにｐチャネルトランジスタＭ２のゲートは、ダンピングステージ４１４のｎチャネルトランジスタＭ４のドレインに接続され得る。ｐチャネルトランジスタＭ２のゲートにおける電圧Ｖｇｐは、バイアシング回路５００（図６を参照のこと）に提供され得る。ｎチャネルトランジスタＭ１のソースは、可変負の電源電圧Ｖｎｅｇに接続され得、ならびにｎチャネルトランジスタＭ１のゲートは、ダンピングステージ４１４のｎチャネルトランジスタＭ５のドレインとｐチャネルトランジスタＭ３´のドレインに接続され得る。ｎチャネルトランジスタＭ１のゲート  電圧Ｖｇｎは、バイアシング回路５００（図６を参照）に提供され得る。
【００２７】
[0033]出力ステージ４１６は、可変正の電源電圧Ｖｐｏｓに接続されたドレインおよび
出力信号ＶＯＵＴとｎチャネルトランジスタＭ１のドレインのそれぞれに接続されたソースを有するｎチャネルトランジスタＭ２´をさらに含む。したがって、出力ステージ４１６は、ｐチャネルトランジスタＭ２とｎチャネルトランジスタＭ１を含む出力パスとｎチャネルトランジスタＭ２´とｎチャネルトランジスタＭ１を含む別の出力パスを含み、ここにおいて、ｎチャネルトランジスタＭ２´はｐチャネルトランジスタＭ２と並列である。
【００２８】
[0034]ｎチャネルトランジスタＭ２´のゲートは、ｐチャネルトランジスタＭ７のドレインとｎチャネルトランジスタＭ８のドレインのそれぞれに接続される。さらに、ｎチャネルトランジスタＭ８のソースは、可変負の電源電圧Ｖｎｅｇに接続され、ならびにｎチャネルトランジスタＭ８のゲートは、制御電圧Ｖｂを受信するように構成される。さらに、ｐチャネルトランジスタＭ７のソースは、正の電源電圧Ｖｄｄ＿Ｂｕｃｋに接続され、ならびにｐチャネルトランジスタＭ７のゲートは正の電源電圧Ｖｄｄ＿Ｂｕｃｋに接続されたソースを有するｐチャネルトランジスタＭ６のゲートに接続される。ＰチャネルトランジスタＭ６は、ノードＮ１とｐチャネルトランジスタＭ６のゲートに接続されたドレインをさらに含む。トランジスタＭ６、Ｍ７、Ｍ８、およびＭ９は、ｎチャネルトランジスタＭ２´とｎチャネルトランジスタＭ１を含む出力パスを駆動するように構成されることが留意される。ｎチャネルトランジスタＭ４´は、ｎチャネルトランジスタＭ２´へフィードバックバイアス電流制御パスを提供し、ならびに出力ステージ４１６に静止電流を設定するように構成されることがさらに留意される。
【００２９】
[0035]当業者によって理解されるように、電圧効率を実現するために、出力ステージ４１６は最小の電源電圧を用いて動作されるべきである。さらに、平均比に対する高いピークが原因で、低およびミッドレンジの電圧における効率が非常に重要であり、そのため、非常に低い電圧動作が望まれる。当業者によって理解されるように、マルチステージ増幅器４００のｐチャネルトランジスタＭ２とｎチャネルトランジスタＭ１の適切な動作に必要とされる最小のヘッドルームは、
【数３】
0006324992.tif 000004
【００３０】
であり、そこにおいて、
【数４】
0006324992.tif 000005
【００３１】
は、ｐチャネルトランジスタＭ２のゲートからソースまでの電圧であり、ならびに
【数５】
0006324992.tif 000006
【００３２】
は、飽和動作に合わせるために必要とされるｎチャネルトランジスタＭ４のドレインからソースまでの最小電圧であり、それによってｎチャネルトランジスタＭ４が三極管領域で動作するのを防ぐ。
【００３３】
[0036]本発明の例示的な実施例にしたがって、増幅器５００の電源電圧が閾値を超えて低下する場合（すなわち、ｐチャネルトランジスタＭ２が導通する値を超えて低下する）場合、ｎチャネルトランジスタＭ２´が、増幅器５００の継続動作のために作動され得る。例えば、
【数６】
0006324992.tif 000007
【００３４】
である場合、ｐチャネルトランジスタＭ２がターンオフされ得、ｎチャネルトランジスタＭ２´がターンオンされ得、それによって、出力ステージＧｍ３  ４１６は、最小電源電圧を用いて動作を継続し得る。１つの例として、ｎチャネルトランジスタＭ２´とｎチャネルトランジスタＭ１は、可変正の電源電圧Ｖｐｏｓと可変負の電源電圧Ｖｎｅｇのそれぞれの絶対値が０．４０ボルトより小さいときにそれぞれ導通し得る。さらにより具体的な例として、ｎチャネルトランジスタＭ２´とｎチャネルトランジスタＭ１は、可変正の電源電圧Ｖｐｏｓが実質的に０．１ボルトに等しいかそれより大きく、および可変負の電源電圧Ｖｎｅｇが実質的に−０．１ボルトに等しいかそれより小さい時にそれぞれ導通し得る。ｎチャネルトランジスタＭ２´とｎチャネルトランジスタＭ１のそれぞれは、可変正の電源電圧Ｖｐｏｓと可変負の電源電圧Ｖｎｅｇが実質的にゼロに等しい場合でさえも導通し得ることが留意される。従って、可変正の電源電圧Ｖｐｏｓと可変負の電源電圧Ｖｎｅｇに関する最小値は、バイアシングに必要とされない。当業者によって理解されるように、増幅器５００における電力電源レールを減少させることによって、増幅器５００の電力消費量が低減され得る。
【００３５】
[0037]図２および５を参照して、増幅器４００の電力出力ステージは、おおよそ０．１ボルトまたはそれより大きい正の電源電圧（例えば、正の電源電圧Ｖｐｏｓ）とおおよそ−０．１ボルトまたはそれより小さい負の電源電圧（例えば、負の電源電圧Ｖｎｅｇ）を必要とし得る。しかし、上述したとおり、ｎチャネルトランジスタＭ２´とｎチャネルトランジスタＭ１を含む出力ステージ内のパスは、可変正の電源電圧Ｖｐｏｓと可変負の電源電圧Ｖｎｅｇが実質的にゼロに等しい場合でさえも導通し得る。
【００３６】
[0038]当業者によって理解されるように、増幅器４００は、出力ステージ４１６において最小電源電圧を必要とせず、それによって、＋／−０．４５ボルトの電源電圧を必要とし得る従来の増幅器と比較して、増幅器４００は、出力ステージ４１６における実質的な（例えば、４．５Ｘ）電力削減を可能にし得る。
【００３７】
[0039]当業者によって理解されるように、マルチステージ増幅器をバイアシングするように構成された回路は、マルチステージ増幅器の出力ステージにおいて静止電流を保持するように構成され得る。図６は、本発明の例示的な実施例にしたがったバイアシング回路５００を示す。バイアシング回路５００は、ｎチャネルトランジスタＭ５（図５を参照のこと）のゲートまで搬送される制御電圧ＶｃｔＮおよびｎチャネルトランジスタＭ４のゲートとｎチャネルトランジスタＭ４´のゲートまで搬送される制御電圧ＶｃｔＰを生成するように構成される。バイアシング回路５００は、出力ステージ４１６の静止電流を設定するため、および出力ステージ４１６におけるｐチャネルトランジスタＭ２とｎチャネルトランジスタＭ２´の間の遷移を設定するために用いられ得ることが留意される。バイアシング回路５１８は、レプリカ（再現、replica）電流ステージ５２０、ミニマム・セレクタ５２２、および誤差増幅器５２４を含む。
【００３８】
[0040]レプリカ電流ステージ５２０は、ｐチャネルトランジスタＭ１５、ｐチャネルトランジスタＭ１６、ｐチャネルトランジスタＭ２／Ｎ、ｎチャネルトランジスタＭ１７、およびｎチャネルトランジスタＭ１／Ｋを含み得る。ｐチャネルトランジスタＭ２／Ｎのサイズは、整数Ｎによって分割されたｐチャネルトランジスタＭ２（図５を参照のこと）のサイズに実質的に等しい。ｎチャネルトランジスタＭ１／Ｋのサイズは、整数Ｋによって分割されたｎチャネルトランジスタＭ１のサイズに実質的に等しい（図５を参照）。
【００３９】
[0041]ｐチャネルトランジスタＭ１５のソースとｐチャネルトランジスタＭ１６のソースはそれぞれ正のレール電圧Ｖｄｄ＿ｒｘに接続され得る。同様に、ｐチャネルトランジスタＭ１５のゲートは、第２のｐチャネルトランジスタＭ１６のゲート、ｐチャネルトランジスタＭ１５のドレイン、およびｎチャネルトランジスタＭ１７のドレインのそれぞれに接続され得る。ｎチャネルトランジスタＭ１７のゲートは電圧Ｖｂに接続され得、それは、ｎチャネルトランジスタＭ１／Ｋのドレイン電圧を設定するために用いられる任意の電圧であり得る。電圧Ｖｂは、ｎチャネルトランジスタＭ１／Ｋのドレイン電圧がゼロ信号状態（例えば、０．０Ｖ）における出力電圧に実質的に近いように設定され得ることが留意される。ｎチャネルトランジスタＭ１７のソースは、ｎチャネルトランジスタＭ１／Ｋのドレインに接続され得、ならびにｎチャネルトランジスタＭ１／Ｋのゲートは、図５の電圧Ｖｇｎから構成され得る電圧Ｖｇｎに接続され得る。ｎチャネルトランジスタＭ１／Ｋのソースは、可変負の電源レールＶｎｅｇに接続され得る。
【００４０】
[0042]ｐチャネルトランジスタＭ１６のドレインは、レジスタＲ５を介して可変負の電源電圧Ｖｎｅｇに接続され得る。ｐチャネルトランジスタＭ１６のドレインにおける電圧は、ノードＮ２におけるバイアス電圧ＶＢ１を備え得る。当業者によって理解されるように、トランジスタＭ１（図５を参照のこと）を経由して搬送される電流のスケールされたバージョンである電流は、ノードＮ２においてバイアス電圧ＶＢ１を生成するためにレジスタＲ５を経由して搬送される。
【００４１】
[0043]ｐチャネルトランジスタＭ２／Ｎのソースは、可変正の電源レールＶｐｏｓに接続され得、ならびにｐチャネルトランジスタＭ２／Ｎのゲートは、図５の電圧Ｖｇｐを備え得る電圧Ｖｇｐに接続され得る。ｐチャネルトランジスタＭ２／Ｎのドレインは、レジスタＲ６を介して可変負の電源レールＶｎｅｇに接続され得る。ｐチャネルトランジスタＭ２／Ｎのドレインにおける電圧は、ノードＮ３におけるバイアス電圧ＶＢ２を備え得る。当業者によって理解されるように、トランジスタＭ２（図５を参照のこと）を経由して搬送される電流のスケールされたバージョンである電流は、ノードＮ３においてバイアス電圧ＶＢ２を生成するためにレジスタＲ６を経由して搬送される。
【００４２】
[0044]さらに、本発明の例示的な実施例にしたがって、バイアシング回路５００は、ｎチャネルトランジスタＭ２´／Ｎ、ｐチャネルトランジスタＭ１８およびｐチャネルトランジスタＭ１９を含む。ｐチャネルトランジスタＭ１８のドレインはノードＮ４に接続され、ｐチャネルトランジスタＭ１８のソース  正のレール電圧Ｖｄｄ＿ｒｘに接続され。さらに、ｐチャネルトランジスタＭ１９のソースは、正のレール電圧Ｖｄｄ＿ｒｘに接続され、およびｐチャネルトランジスタＭ１９のドレインは、ｐチャネルトランジスタＭ１９のゲートとｎチャネルトランジスタＭ２´／Ｎのドレインのそれぞれに接続される。さらに、ｎチャネルトランジスタＭ２´／Ｎのゲートは、電圧Ｖｇｎ＿ｐｌｓに接続され、およびｎチャネルトランジスタＭ２´／Ｎのドレインは、出力電圧ＶＯＵＴに接続される。ｐチャネルトランジスタＭ２´／Ｎのサイズは、整数Ｎによって分割されたｐチャネルトランジスタＭ２´（図５を参照のこと）のサイズに実質的に等しくなり得る。
【００４３】
[0045]ｐチャネルトランジスタＭ１８のドレインにおける電圧は、ノードＮ４におけるバイアス電圧ＶＢ３を備え得る。当業者によって理解されるように、トランジスタＭ２´（図５を参照のこと）を経由して運ばれる電流のスケールされたバージョンであるレプリカ電流は、ノードＮ４においてバイアス電圧ＶＢ３を生成するためにレジスタＲ６を経由して搬送され得る。図４の両方のトランジスタＭ２およびＭ２´が導通している場合、ｐチャネルトランジスタＭ２´／Ｎを介して生成されたレプリカ電流は、ノードＮ３およびＮ４に存在するバイアス電圧を生成するためにｐチャネルトランジスタＭ２／Ｎを介して生成されたレプリカ電流に加えられ得ることが留意される。
【００４４】
[0046]ｎチャネルトランジスタＭ２´／Ｎを介する並列電流パスは、正側の静止電流（すなわち、ｎチャネルトランジスタＭ２´とｐチャネルトランジスタＭ２のうちの１つまたは複数を経由する電流）が保持されることを確実にする。さらに、比較的大きい負の電圧の振幅（例えばＶｎｅｇの絶対値が０．５Ｖより大きい）で、正側の静止電流は、ｐチャネルトランジスタＭ２によって設定される。中くらいの大きさの負の電圧の振幅で（すなわち、Ｖｎｅｇの絶対値が０．４−０．５Ｖである）、正側の静止電流は、ｐチャネルトランジスタＭ２とｎチャネルトランジスタＭ２´の両方によって設定される。比較的低い負の電圧の振幅で（例えば、Ｖｎｅｇの絶対値が０．４Ｖより小さい）、正側の静止電流は、ｎチャネルトランジスタＭ２´によって設定される。
【００４５】
[0047]生成されたバイアス電圧の両方（すなわち、バイアス電圧ＶＢ１とバイアス電圧ＶＢ２、バイアス電圧ＶＢ１とバイアス電圧ＶＢ３、または、バイアス電圧ＶＢ１とバイアス電圧ＶＢ２とＶＢ２の組合せ）がミニマム・セレクタ５２２に提供され得る。ミニマム・セレクタ５２２は、決定された電圧Ｖｄｅｔを出力し得、それは、２つのバイアス電圧が比較的接近している（すなわち、ミニマム・セレクタ・トランジスタ飽和電圧と称されるミニマム・セレクタ５２２で使用されるトランジスタの飽和電圧より小さい）場合、２つの受信されたバイアス電圧の平均値であり得る。１つのバイアス電圧が他のバイアス電圧より非常に大きい（例えば、クラスＡＢ増幅器が高い電流を駆動している）場合、ミニマム・セレクタ５２２は、決定された電圧Ｖｄｅｔとして小さいほうのバイアス電圧を出力し得る。
【００４６】
[0048]決定された電圧Ｖｄｅｔは誤差増幅器４６０に提供され得、それは、負のフィードバックに基づいて、制御電圧ＶｃｔＰと制御電圧ＶｃｔＮを設定するために、選択されたバイアス電圧（すなわち、決定された電圧Ｖｄｅｔ）を基準電圧Ｖｒｅｆと比較し得る。誤差増幅器４６０は、したがって、制御電圧ＶｃｔＰと制御電圧ＶｃｔＮを出力し得る。
【００４７】
[0049]図７は、０．１ボルトのヘッドルームを使用する増幅器４００のシミュレーション結果を示すプロット６００である。波形６０２は、可変正の電源レール（例えば、図５の可変正の電源レールＶｐｏｓ）を表し、波形６０４は、可変負の電源レール（例えば、図５の可変負の電源レールＶｎｅｇ）、を表し、および波形６０６は、出力電圧（例えば、図５の出力電圧ＶＯＵＴ）を表す。プロット６００で例示されたように、波形６０２は、正の電圧のための波形６０６を適切に辿り、ならびに波形６０４は、負の電圧のための波形６０６を適切に辿っている。
【００４８】
[0050]図８は、１つまたは複数の例示的な実施例にしたがった方法７００を示すフローチャートである。方法７００は、出力ステージの正の電源電圧が閾値電圧に等しいまたはより大きい場合、出力ステージの第１および第２のトランジスタを用いて出力を生成することを含み得る（参照番号７０２によって表される）。方法９００はまた、正の電源電圧が閾値電圧より小さい場合、出力ステージの第２のトランジスタと第３のトランジスタを用いて出力を生成することを含み得る（参照番号７０４によって表される）。
【００４９】
[0051]図９は、１つまたは複数の例示的な実施例にしたがった別の方法７５０を示すフローチャートである。方法７５０は、出力ステージの正の電源電圧が閾値電圧より大きい場合、増幅器の出力ステージの第１のパスを介して出力を搬送することを含み得る（参照番号７５２によって表される）。方法７５０はまた、出力ステージの正の電源電圧が閾値電圧より小さいまたは等しい場合、出力ステージの第２の異なるパスを介して出力を搬送することを含み得る（参照番号７５４によって表される）。
【００５０】
[0052]およそ０．４５ボルトに等しい正の電源電圧Ｖｐｏｓとおよそ−０．４５ボルトに等しい負の電源電圧Ｖｎｅｇを受信するように構成される電力増幅器の従来の出力ステージと比較して、本発明は、０．１ボルトにおおよそ等しいまたはそれより大きい正の電源電圧と−０．１ボルトにおおよそ等しいまたはそれより小さい負の電源電圧を受信する間に動作し得る電力増幅器を含み、したがって、かなりの電力量を節約する。
【００５１】
[0053]当業者は、情報および信号が様々な異なる技術および技法のいずれかを用いて表され得ることを理解するはずである。例えば、上記の説明を通じて言及され得るデータ、命令、コマンド、情報、信号、ビット、記号、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場または光学粒子またはそれらの任意の組合せによって表され得る。
【００５２】
[0054]当業者はさらにここに開示された例示的な実施例に関連して記載された様々な例としての論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、またはその両方の組み合わせとして実装され得ることを理解するはずである。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例としての構成部品、ブロック、モジュール、回路、およびステップが、一般に、それらの機能の観点から上で説明されてきた。こういった機能が、ハードウェアまたはソフトウェアとして実装されるかどうかは、特定のアプリケーションおよび全体のシステムに課せられた設計の制限に依存する。当業者は、各特定のアプリケーションについて様々方法で記載された機能を実装し得るが、こういった実装の決定は、本発明の例示的な実施例の範囲から逸脱させると解釈されるべきではない。
【００５３】
[0055]ここで本開示された例示的な実施例に関連して記載された種々の例としての論理ブロック、モジュールおよび回路は、ここに記載された機能を実行するために設計された汎用目的プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、アプリケ−ション特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）または他のプログラム可能な論理デバイス、ディスクリートゲートまたはトランジスタ論理、ディスクリートハードウェア構成要素、またはそれらの任意の組み合わせを実装するか、あるいはそれらと共に実行され得る。汎用プロセッサは、マイクロプロセッサであっても良いが、代替として、プロセッサは、従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシーンのいずれかであっても良い。プロセッサはまた、例えば、ＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアと連結する１つまた複数のマイクロプロセッサ、または任意の他のこういった構成であるコンピューティングデバイスの組み合わせとして実装され得る。
【００５４】
[0056]１つまたは複数の例示的な実施例において、記載された機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組み合わせに実装され得る。ソフトウェアに実装される場合、機能は、コンピュータ可読媒体上の１つまた複数の命令またはコードとして記憶または送信され得る。コンピュータ可読媒体は、コンピュータ記憶媒体とある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体との両方を含む。記憶媒体は、コンピュータによってアクセス可能な任意の入手可能な媒体であり得る。限定ではなく例として、こういったコンピュータ可読媒体は、命令またはデータ構造の形式で所望のプログラムコードを搬送または記憶するために用いられることが可能であり、およびコンピュータによってアクセス可能なＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ（登録商標）、ＣＤ−ＲＯＭまたは他の光学ディスク記憶装置、磁気ディスク記憶装置、他の磁気記憶装置、または任意の他の媒体を備えることが可能である。また、任意の接続はコンピュータ可読媒体と適切に称される。例えば、ソフトウェアが、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、または赤外線、無線、および／またはマイクロ波のような無線技術を用いてウェブサイト、サーバ、または他の遠隔ソースから伝送される場合、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、および／またはマイクロ波のような無線技術は媒体の定義に含まれる。ここで用いられたようなディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびＢｌｕｅ−ｒａｙディスクを含み、そこにおいて、ディスク（ｄｉｓｋ）が、通常データを磁気的に再生する一方で、ディスク（ｄｉｓｃ）はレーザを用いて光学的にデータを再生する。上記の組み合わせはまた、コンピュータ可読媒体の範囲に含まれるべきである。
【００５５】
[0057]開示された例示的な実施例の前の説明は、本発明を作成または使用することを当業者に可能にするために提供される。これらの例示的な実施例に対する種々の変更は、当業者にとって容易に明らかであり、ここで定義された一般的な原則は、本発明の精神または範囲から逸脱することなく他の実施例に適用され得る。従って、本発明は、ここに示された例示的な実施例に限定されることを意図するものではないが、ここに開示された原則および新規事項に調和する最も広い範囲に適合させるべきである。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
第１の電源電圧が閾値電圧より大きい場合に出力信号を搬送するように構成された増幅器出力ステージの第１のパス、および、
前記第１の電源電圧が前記閾値電圧と等しいまたはより小さい場合に前記出力信号を搬送するように構成された前記増幅器出力ステージの第２のパス、
を備える装置。
［Ｃ２］
前記第１のパスは、前記第１の電源電圧と出力の間に接続された第１のトランジスタと第２の電源電圧と前記出力の間に接続された第２のトランジスタを含み、前記第２のパスは、前記第２のトランジスタと、前記第１の電源電圧と前記出力の間に接続された第３のトランジスタと、を含む、Ｃ１に記載の装置。
［Ｃ３］
前記第３のトランジスタへフィードバックバイアス電流制御パスを提供するための少なくとも１つのトランジスタ、および、
前記第３のトランジスタのゲートへ駆動信号を搬送するための少なくとも１つのトランジスタ、
をさらに備える、Ｃ２に記載の装置。
［Ｃ４］
前記第３のトランジスタは、前記第１のトランジスタの第１の端子に接続された第１の端子と前記第１のトランジスタの第２の端子に接続された第２の端子を有し、かつ、前記第１の電源電圧が前記閾値電圧より小さいまたは等しい場合に導通するように構成された、Ｃ２に記載の装置。
［Ｃ５］
前記第３のトランジスタと前記第２のトランジスタは、前記第１の電源電圧が実質的にゼロボルトの場合に導通状態になるように構成される、Ｃ２に記載の装置。
［Ｃ６］
前記第１のトランジスタは、前記第１の電源電圧が前記閾値電圧より小さいまたは等しい場合に非導通状態になるように構成される、Ｃ２に記載の装置。
［Ｃ７］
前記負の電源電圧と電流ソースの間に接続され、かつ、前記第３のトランジスタへフィードバックバイアス電流制御パスを提供するように構成された第４のトランジスタをさらに備える、Ｃ２に記載の装置。
［Ｃ８］
前記第３のトランジスタのゲートへ駆動信号を搬送するように構成された複数のトランジスタをさらに備える、Ｃ２に記載の装置。
［Ｃ９］
前記第３のトランジスタは、前記第１のトランジスタのソースと前記第１の電源電圧に接続されたドレイン、および、前記第１のトランジスタのドレインと前記出力に接続されたソースを有する、Ｃ２に記載の装置。
［Ｃ１０］
前記第３のトランジスタのゲートは、第１の駆動トランジスタのドレインと第２の駆動トランジスタのドレインの間に接続される、Ｃ２に記載の装置。
［Ｃ１１］
前記増幅器は、前記第１のパスと前記第２のパスのうちの１つから前記出力信号を搬送することから他方のパスに前記出力信号を搬送することへの遷移を制御するためのバイアシング回路をさらに備える、Ｃ１に記載の装置。
［Ｃ１２］
前記増幅器は、前記出力ステージに静止電流を設定するためのバイアシング回路をさらに備える、Ｃ１に記載の装置。
［Ｃ１３］
前記バイアシング回路は、前記第１のトランジスタを経由する電流をレプリケートする第１のスケールされた電流と、前記第２のトランジスタを経由する電流をレプリケートする第２のスケールされた電流と、前記第３のトランジスタを経由する電流をレプリケートする第３のスケールされた電流を生成するように構成される、Ｃ１２に記載の装置。
［Ｃ１４］
前記バイアシング回路は、前記第１のスケールされた電流に基づく第１のバイアス電圧と、前記第２のスケールされた電流と前記第３のスケールされた電流に基づく第２のバイアス電圧を生成するように構成される、Ｃ１３に記載の装置。
［Ｃ１５］
出力ステージの正の電源電圧が閾値電圧より大きい場合に増幅器の前記出力ステージの第１のパスを介して出力を搬送すること、および
前記出力ステージの前記正の電源電圧が前記閾値電圧より小さいまたは等しい場合に前記出力ステージの第２の異なるパスを介して前記出力を搬送すること、
を備える、方法。
［Ｃ１６］
第２の異なるパスを介して前記出力を搬送することは、前記正の電源電圧が実質的に０．４ボルトまたはそれより小さい場合に前記第２の異なるパスを介して前記出力を搬送することを備える、Ｃ１５に記載の方法。
［Ｃ１７］
第１のパスを介して出力を前記搬送することは、前記出力ステージの第１および第２のトランジスタを用いて前記出力を生成することを備え、および第２の異なるパスを介して前記出力を前記搬送することは、前記出力ステージの前記第２のトランジスタと第３のトランジスタを用いて前記出力を生成することを備える、Ｃ１５に記載の方法。
［Ｃ１８］
出力ステージの正の電源電圧が閾値電圧より大きい場合に増幅器の前記出力ステージの第１のパスを介して出力を搬送するための手段、および、
前記正の電源電圧が前記閾値電圧より小さいまたは等しい場合に前記出力ステージの第２の異なるパスを介して前記出力を搬送するための手段、
を備える、装置。
［Ｃ１９］
前記出力ステージへフィードバックバイアス電流制御パスを提供するための手段をさらに備える、Ｃ１８に記載の装置。
［Ｃ２０］
前記第２の異なるパスを経由する電流をレプリケートするスケールされた電流を生成するための手段を含む前記出力ステージに静止電流を設定するための手段をさらに備える、Ｃ１８に記載の装置。
【図１】
0006324992.tif 000008
【図２】
0006324992.tif 000009
【図３】
0006324992.tif 000010
【図４】
0006324992.tif 000011
【図５】
0006324992.tif 000012
【図６】
0006324992.tif 000013
【図７】
0006324992.tif 000014
【図８】
0006324992.tif 000015
【図９】
0006324992.tif 000016