(57)【特許請求の範囲】
【請求項１】
基板上にゲート電極層を形成する工程と、
前記ゲート電極層上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上に、スパッタリングターゲットを用いてスパッタ法により、インジウム、ガリウム、及び亜鉛を含む酸化物半導体膜を形成する工程と、
前記酸化物半導体膜上にソース電極層及びドレイン電極層を形成し、前記ソース電極層と前記ドレイン電極層との間に前記酸化物半導体膜の露出部を設ける工程と、
前記露出部に、Ｎ２ＯガスまたはＯ２ガスでプラズマ処理を行う工程と、を有し、
前記スパッタリングターゲットの組成は、前記酸化物半導体膜の組成よりも、亜鉛を多く含み、
前記酸化物半導体膜はｃ軸が配向した結晶を含み、
前記スパッタリングターゲットは、第１のスパッタリングターゲットと、前記第１のスパッタリングターゲットに隣接された第２のスパッタリングターゲットを有し、
前記第１のスパッタリングターゲットは、下面の幅が上面の幅よりも小さいテーパ部を持つ断面形状を有し、
前記第２のスパッタリングターゲットは、下面の幅が上面の幅よりも大きいテーパ部を持つ断面形状を有することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスパッタリングターゲット及びその製造方法に関する。また、当該スパッタリン
グターゲットを用いて製造された、酸化物半導体を用いる半導体装置の作製方法に関する
。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
液晶表示装置に代表されるように、ガラス基板などの平板に形成されるトランジスタは、
主にアモルファスシリコン、または多結晶シリコンなどの半導体材料を用いて作製される
。アモルファスシリコンを用いたトランジスタは、電界効果移動度が低いもののガラス基
板の大面積化に対応することができ、一方、多結晶シリコンを用いたトランジスタは、電
界効果移動度が高いもののレーザアニールなどの結晶化工程が必要であり、ガラス基板の
大面積化には必ずしも適応しないといった特性を有している。
【０００４】
これに対し、半導体材料として酸化物半導体を用いてトランジスタを作製し、該トランジ
スタを電子デバイスや光デバイスに応用する技術が注目されている。例えば、半導体材料
として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製し、画像
表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されて
いる。
【０００５】
酸化物半導体にチャネル形成領域（チャネル領域ともいう）を設けたトランジスタは、ア
モルファスシリコンを用いたトランジスタよりも高い電界効果移動度が得られている。酸
化物半導体層はスパッタリング法などによって比較的低温で膜形成が可能であり、多結晶
シリコンを用いたトランジスタよりも製造工程が簡単である。
【０００６】
このような酸化物半導体を用いてガラス基板、プラスチック基板などにトランジスタを形
成し、液晶ディスプレイ、エレクトロルミネセンスディスプレイ（ＥＬディスプレイとも
いう）または電子ペーパーなどの表示装置への応用が期待されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
酸化物半導体をスパッタ法により成膜する場合、スパッタリングターゲットの組成と、そ
のスパッタリングターゲットを用いて成膜した膜の組成とを比べると、酸化物半導体の材
料によっては組成のずれが生じることがある。
【０００９】
特に酸化亜鉛を含むスパッタリングターゲットを用いたスパッタ法により得られる膜は、
スパッタリングターゲットと比較して亜鉛が減少している。
【００１０】
また、膜の結晶性を高める場合、膜の組成は結晶構造の形成に対する影響が大きく、例え
ば、結晶構造を形成する上で必要な数の元素が足りないと非晶質となる恐れがある。
【課題を解決するための手段】
【００１１】
酸化亜鉛を含むスパッタリングターゲットの作製において、予め酸化亜鉛を含む結晶を形
成し、その結晶を粉砕した後、酸化亜鉛を所定量加えて混合し、その後、焼結させてスパ
ッタリングターゲットを作製する。このスパッタリングターゲットの組成は、最終的に得
られる所望の組成を有する膜よりも亜鉛を多く含ませて、スパッタ法による成膜時に減少
する亜鉛の量や、焼結時に減少する亜鉛の量などを考慮して調整する。
【００１２】
こうして得られたスパッタリングターゲットを用いてスパッタ法により成膜すると、所望
の組成を有する膜を得ることができる。
【００１３】
また、スパッタリングターゲットの作製方法によって、成膜する膜の組成を制御すること
ができる。
【００１４】
本明細書で開示する構成は、酸化亜鉛を含むスパッタリングターゲットの作製において、
予め酸化亜鉛を含む結晶を形成し、その結晶を粉砕した後、さらに酸化亜鉛を所定量加え
て焼結し、スパッタリングターゲットを作製することを特徴とするスパッタリングターゲ
ットの作製方法である。
【００１５】
上記構成において、スパッタリングターゲットは、インジウム、ガリウム、チタン、また
はゲルマニウムを含むことを特徴の一つとしている。
【００１６】
また、本明細書で開示する構成は、第１の元素及び第２の元素を含むスパッタリングター
ゲットの作製において、第１の元素を含む酸化物の粉末および第２の元素を含む酸化物の
粉末を秤量し、加熱して第１の元素および第２の元素を含む結晶を形成し、結晶を粉砕し
て第１の粉末を形成し、第１の粉末に第１の元素を含む酸化物の粉末をさらに加えて混合
して第２の粉末を形成し、第２の粉末を焼成してスパッタリングターゲットを作製し、第
１の元素は亜鉛であることを特徴とするスパッタリングターゲットの作製方法である。
【００１７】
上記構成において、第２の元素は、インジウム、ガリウム、チタン、ゲルマニウム、錫の
いずれか一つである。
【発明の効果】
【００１８】
成膜時に減少する元素を考慮して組成を調整するスパッタリングターゲットの作製方法に
よって、スパッタ法により成膜された膜が化学量論比に一致またはその近傍値にすること
ができる。
【００１９】
また、所望の組成を有する膜を得ることができ、その膜を結晶化させた場合、高い結晶性
を得ることができる。
【図面の簡単な説明】
【００２０】
【図１】スパッタリングターゲットの製造方法を示すフロー図である。
【図２】スパッタリングターゲットの上面および断面の一部を示す図である。
【図３】本発明の一態様を示す平面図及び断面図である。
【図４】本発明の一態様を示す平面図及び断面図である。
【図５】本発明の一態様を示す平面図及び断面図である。
【図６】本発明の一態様を示す平面図及び断面図である。
【図７】半導体装置の一形態を説明する平面図。
【図８】半導体装置の一形態を説明する平面図及び断面図。
【図９】半導体装置の一形態を示す断面図。
【図１０】半導体装置の一形態を示す回路図及び斜視図。
【図１１】半導体装置の一形態を示す断面図及び平面図。
【図１２】電子機器を示す図。
【図１３】電子機器を示す図。
【発明を実施するための形態】
【００２１】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
【００２２】
（実施の形態１）
本実施の形態では、本発明の一態様であるスパッタリングターゲットの製造方法について
図１を参照して説明する。図１は、本実施の形態に係るスパッタリングターゲットの製造
方法の一例を示すフローチャートである。
【００２３】
はじめに、スパッタリングターゲットの材料を構成する複数の単体元素（Ｚｎ、Ｔｉ、Ｚ
ｒ、Ｉｎ、Ｇａ、Ｇｅ、Ｓｎなど）をそれぞれ蒸留、昇華、または再結晶を繰り返して精
製する（Ｓ１０１）。その後、それぞれ精製した金属を粉末状に加工する。なお、スパッ
タリングターゲットの材料として、ＧａやＳｉやＧｅを用いる場合は、ゾーンメルト法や
、チョクラルスキー法を使って単結晶を得た後、粉末状に加工する。そして、これら各ス
パッタリングターゲット材料を高純度の酸素雰囲気下で焼成して酸化させる。そして得ら
れた各酸化物粉末の秤量を適宜行い、秤量した各酸化物粉末を混合する（Ｓ１０２）。
【００２４】
高純度の酸素雰囲気は、例えば６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．
９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）
の純度とする。
【００２５】
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体用スパッタリングターゲットを製造
するものとし、例えば、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、及びＺｎＯを、Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝２：２：１［ｍｏｌ数比］となるように秤量する。
【００２６】
次いで、高純度の酸素雰囲気下で加熱してＩｎ−Ｇａ−Ｚｎ系の結晶を得る（Ｓ１０３）
。そして、その結晶を粉砕し、粉末状に加工する（Ｓ１０４）。
【００２７】
次いで、成膜時に減少する酸化亜鉛の量と同程度に酸化亜鉛を添加する。成膜する膜の組
成がＩｎ：Ｇａ：Ｚｎ＝１：１：１の場合、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．１〜１：１
：２となるように酸化亜鉛を添加する。なお、予め、成膜時にスパッタリングターゲット
と比べ、どの程度の組成のずれが膜にあるのか調べておくことが必要である。以下に、実
験で得られた組成のずれを説明する。
【００２８】
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングターゲットを用いて、ガラス基板上に５
０ｎｍの膜を成膜し、誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ  ：  Ｉｎｄｕｃｔｉ
ｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）にて
測定を行った。成膜条件は、圧力０．４Ｐａ、Ｔ−Ｓ間距離６０ｍｍ、成膜時基板温度２
５０℃、アルゴン流量３０ｓｃｃｍ、酸素流量１５ｓｃｃｍとした。その結果、膜の組成
は、亜鉛が減少し、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．７となった。
【００２９】
本実施の形態では、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．５となるように酸化亜鉛を添加して
混合する（Ｓ１０５）。
【００３０】
次いで、混合物を所定の形状に成形し、焼成して、金属酸化物の焼結体を得る（Ｓ１０６
）。スパッタリングターゲット材料を焼成することにより、スパッタリングターゲットに
水素や水分やハイドロカーボン等が混入することを防ぐことが出来る。焼成は、不活性ガ
ス雰囲気（窒素または希ガス雰囲気）下、高純度酸素雰囲気下、真空中または高圧雰囲気
中で行うことができ、さらに機械的な圧力を加えながら行ってもよい。焼成法としては、
常圧焼成法、加圧焼成法等を適宜用いることができる。また、加圧焼成法としては、ホッ
トプレス法、熱間等方加圧（ＨＩＰ；Ｈｏｔ  Ｉｓｏｓｔａｔｉｃ  Ｐｒｅｓｓｉｎｇ）
法、放電プラズマ焼結法、又は衝撃法を適用することが好ましい。焼成の最高温度はスパ
ッタリングターゲット材料の焼結温度により選択するが、１０００℃〜２０００℃程度と
するのが好ましく、１２００℃〜１５００℃とするのがより好ましい。また、最高温度の
保持時間は、スパッタリングターゲット材料により選択するが、０．５時間〜３時間とす
るのが好ましい。
【００３１】
なお、本実施の形態の酸化物半導体用スパッタリングターゲットは充填率が９０％以上１
００％以下、より好ましくは９５％以上９９．９％以下とするのが好ましい。
【００３２】
次いで、所望の寸法、所望の形状、及び所望の表面粗さを有するスパッタリングターゲッ
トに成形するための機械加工を施す（Ｓ１０７）。加工手段としては、例えば機械的研磨
、化学的機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ  Ｃ
ＭＰ）、またはこれらの併用等を用いることができる。
【００３３】
次いで、機械加工によって発生する細かな塵や、研削液成分の除去のために洗浄をおこな
ってもよい。ただし、洗浄として水や有機溶媒に浸漬させた超音波洗浄、流水洗浄等によ
ってスパッタリングターゲットを洗浄する場合、その後にスパッタリングターゲット中及
び表面の含水素濃度が充分低減するための加熱処理を行うことが好ましい。
【００３４】
その後、スパッタリングターゲットに加熱処理を加える（Ｓ１０８）。加熱処理は、不活
性ガス雰囲気（窒素または希ガス雰囲気）中で行うのが好ましく、加熱処理の温度は、ス
パッタリングターゲット材料によって異なるが、スパッタリングターゲット材料が変性し
ない温度とする。具体的には、１５０℃以上であって７５０℃以下、好ましくは４２５℃
以上であって７５０℃以下とする。また、加熱時間は、具体的には０．５時間以上、好ま
しくは１時間以上加熱とする。なお、加熱処理は、真空中または高圧雰囲気中で行っても
よい。
【００３５】
その後、スパッタリングターゲットをバッキングプレートと呼ばれる金属板に貼り合わせ
る（Ｓ１０９）。バッキングプレートは、スパッタリングターゲット材料の冷却とスパッ
タ電極としての役割をもつため、熱伝導性および導電性に優れた銅を用いることが好まし
い。また、銅以外にも、チタン、銅合金、ステンレス合金等を用いることも可能である。
【００３６】
また、バッキングプレートにスパッタリングターゲットを貼り付ける際、スパッタリング
ターゲットを分割して一枚のバッキングプレートにボンディングしてもよい。図２（Ａ）
（Ｂ）にスパッタリングターゲットを分割して一枚のバッキングプレートに貼り付ける（
ボンディング）する例を示す。
【００３７】
図２（Ａ）はバッキングプレート８５０にスパッタリングターゲット８５１をスパッタリ
ングターゲット８５１ａ、８５１ｂ、８５１ｃ、８５１ｄと４分割して貼り付ける例であ
る。また、図２（Ｂ）はより多くスパッタリングターゲットを分割した例であり、バッキ
ングプレート８５０にスパッタリングターゲット８５２をスパッタリングターゲット８５
２ａ、８５２ｂ、８５２ｃ、８５２ｄ、８５２ｅ、８５２ｆ、８５２ｇ、８５２ｈ、８５
２ｉと９分割して貼り付けている。なお、スパッタリングターゲットの分割数及びスパッ
タリングターゲット形状は図２（Ａ）（Ｂ）に限定されない。スパッタリングターゲット
を分割するとバッキングプレートに貼り付ける際のスパッタリングターゲットの反りを緩
和することができる。このような分割したスパッタリングターゲットは、大面積基板に成
膜する場合、それに伴って大型化するスパッタリングターゲットに特に好適に用いること
ができる。もちろん、一枚のバッキングプレートに一枚のスパッタリングターゲットを貼
り付けてもよい。
【００３８】
また、スパッタ法による酸化物半導体層の成膜の膜厚のムラを低減するために、図２（Ｃ
）に示すようにスパッタリングターゲットの断面形状にテーパ部を持たせてもよい。図２
（Ｃ）は、図２（Ｂ）の断面図の一部である。
【００３９】
また、加熱処理後のスパッタリングターゲットは、水分や水素やアルカリ金属などの不純
物の再混入を防止するため、高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（
露点が−４０℃以下、好ましくは−６０℃以下）雰囲気で搬送、保存等するのが好ましい
。または、ステンレス合金等の透水性の低い材料で形成された保護材で覆ってもよく、ま
たその保護材とスパッタリングターゲットの間隙に上述のガスを導入しても良い。酸素ガ
スまたはＮ２Ｏガスには、水、水素などが含まれないことが好ましい。または、酸素ガス
またはＮ２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９
９９９９％）以上、（即ち酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好
ましくは０．１ｐｐｍ以下）とすることが好ましい。
【００４０】
以上により、本実施の形態のスパッタリングターゲットを製造することができる。本実施
の形態で示すスパッタリングターゲットは、製造工程において、成膜時に減少する亜鉛を
考慮してスパッタリングターゲットを作製し、そのスパッタリングターゲットを用いるこ
とで所望の組成を有する膜を得ることができる。
【００４１】
また、上記スパッタリングターゲットの製造において、大気にさらさず不活性ガス雰囲気
（窒素または希ガス雰囲気）下で行うことが好ましい。
【００４２】
なお、スパッタリングターゲットをスパッタ装置に取り付ける際も、大気にさらさず不活
性ガス雰囲気（窒素または希ガス雰囲気）下で行うことで、スパッタリングターゲットに
水素や水分やアルカリ金属等が付着することを防ぐことができる。
【００４３】
また、スパッタリングターゲットをスパッタ装置に取り付けた後、スパッタリングターゲ
ット表面やスパッタリングターゲット材料中に残存している水素を除去するために脱水素
処理を行うことが好ましい。脱水素処理としては成膜チャンバー内を減圧下で２００℃〜
６００℃に加熱する方法や、加熱しながら窒素や不活性ガスの導入と排気を繰り返す方法
等がある。
【００４４】
また、スパッタリングターゲットを取り付けたスパッタ装置は、リークレートを１×１０
−６Ｐａ・ｍ３／秒よりも遅く、好ましくは１×１０−１０Ｐａ・ｍ３／秒よりも遅くし
、特に排気手段としてクライオポンプを用いて水の不純物としての混入を減らし、逆流防
止も図ることが好ましい。
【００４５】
また、本実施の形態において製造される酸化物半導体用スパッタリングターゲットとして
は、成膜される膜がＩｎ：Ｇａ：Ｚｎ＝１：１：１となるスパッタリングターゲットとし
たが、特に限定されず、成膜される膜がＩｎ：Ｇａ：Ｚｎ＝３：１：２となるスパッタリ
ングターゲットや、成膜される膜がＩｎ：Ｇａ：Ｚｎ＝５：１：３となるスパッタリング
ターゲットや、成膜される膜がＩｎ：Ｇａ：Ｚｎ＝７：１：４となるスパッタリングター
ゲットや、成膜される膜がＩｎ：Ｇａ：Ｚｎ＝７：２：３となるスパッタリングターゲッ
トを製造することができる。
【００４６】
また、本実施の形態において製造される酸化物半導体用スパッタリングターゲットとして
は、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体用スパッタリングターゲットに限られるものではな
く、他にも、Ｉｎ−Ｓｎ−Ｚｎ系酸化物半導体用スパッタリングターゲット、Ｓｎ−Ｇａ
−Ｚｎ系酸化物半導体用スパッタリングターゲットなどが挙げられる。
【００４７】
また、Ｉｎ−Ｇａ−Ｔｉ−Ｚｎ系酸化物半導体用スパッタリングターゲット、Ｉｎ−Ｇａ
−Ｚｒ−Ｚｎ系酸化物半導体用スパッタリングターゲット、Ｉｎ−Ｇａ−Ｇｅ−Ｚｎ系酸
化物半導体用スパッタリングターゲット、Ｉｎ−Ｇａ−Ｓｎ−Ｚｎ系酸化物半導体用スパ
ッタリングターゲットなどが挙げられる。
【００４８】
上記フローにより得られたスパッタリングターゲットが取り付けられたスパッタ装置を用
いてトランジスタを作製すると、所望の組成を有する酸化物半導体層をチャネル形成領域
とするトランジスタを実現することができる。
【００４９】
（実施の形態２）
本実施の形態では、半導体装置及び半導体装置の作製方法の一態様を図３（Ａ）及び図３
（Ｂ）を用いて説明する。
【００５０】
図３（Ａ）及び図３（Ｂ）に半導体装置の一例として、トランジスタ４２０の平面図及び
断面図を示す。図３（Ａ）は、トランジスタ４２０の平面図であり、図３（Ｂ）は、図３
（Ａ）のＡ−Ｂにおける断面図である。なお、図３（Ａ）では、煩雑になることを避ける
ため、トランジスタ４２０の構成要素の一部（例えば、絶縁層４０７）を省略して図示し
ている。
【００５１】
図３（Ａ）、及び図３（Ｂ）に示すトランジスタ４２０は、基板４００上に下地絶縁層４
３６と、下地絶縁層４３６上に酸化物半導体層４０３と、酸化物半導体層４０３上に設け
られたゲート絶縁層４０２と、ゲート絶縁層４０２を介して酸化物半導体層４０３上に設
けられたゲート電極層４０１と、ゲート電極層４０１上に設けられた絶縁層４０６、絶縁
層４０７と、ゲート絶縁層４０２、絶縁層４０６、及び絶縁層４０７の開口を介して、酸
化物半導体層４０３と電気的に接続するソース電極層４０５ａまたはドレイン電極層４０
５ｂと、を含んで構成される。
【００５２】
また、トランジスタ４２０において、酸化物半導体層４０３は、ゲート電極層４０１と重
畳するチャネル形成領域４０３ｃと、チャネル形成領域４０３ｃを挟んでチャネル形成領
域４０３ｃよりも抵抗が低く、ドーパントを含む低抵抗領域４０３ａ及び低抵抗領域４０
３ｂを含むのが好ましい。低抵抗領域４０３ａ及び低抵抗領域４０３ｂは、ゲート電極層
４０１を形成後に、該ゲート電極層４０１をマスクとして不純物元素を導入することによ
って、自己整合的に形成することができる。また、当該領域は、トランジスタ４２０のソ
ース領域またはドレイン領域として機能させることができる。低抵抗領域４０３ａ及び低
抵抗領域４０３ｂを設けることによって、当該一対の低抵抗領域の間に設けられたチャネ
ル形成領域４０３ｃに加わる電界を緩和させることができる。また、ソース電極層４０５
ａ及びドレイン電極層４０５ｂがそれぞれ低抵抗領域と接する構成とすることで、酸化物
半導体層４０３と、ソース電極層４０５ａ及びドレイン電極層４０５ｂと、のコンタクト
抵抗を低減することができる。
【００５３】
本実施の形態では、酸化物半導体層４０３として、Ｉｎ：Ｇａ：Ｚｎ＝３：１：３となる
ように酸化亜鉛を添加して混合したスパッタリングターゲットを用いる。スパッタリング
法により成膜時の亜鉛が減少し、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の組成を有する膜を酸化
物半導体層４０３に用いる。
【００５４】
また、酸化物半導体層４０３の形成前に基板４００を加熱し、基板などに付着している水
分などの除去を行うことが好ましい。基板４００は、シリコンや炭化シリコンなどの単結
晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯ
Ｉ基板などを用いることができ、ガラス基板、セラミック基板、石英基板、サファイア基
板なども用いることができる。また、下地絶縁層４３６の形成後に表面に付着している水
分などの除去を行う加熱処理を行ってもよい。
【００５５】
加熱処理は、加熱されたガスなどの媒体からの熱伝導または熱輻射による加熱（ＲＴＡ（
Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）を用いてもよい。例えば、ＲＴＡとして、
ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ
Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）などを用いることができる。ＬＲＴＡは
、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークラン
プ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射
により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとし
ては、不活性ガスが用いられる。ＲＴＡによる短時間の熱処理では、基板の歪み点以上の
温度でも基板を歪ませないことができるため、効率よく脱水化または脱水素化処理できる
。
【００５６】
また、抵抗加熱方式を用いてもよく、例えば、基板温度を５００℃以上６５０℃以下とし
、処理時間を１分以上１０分以下とすればよい。加熱処理の温度は３００℃以上基板の歪
み点未満、好ましくは４００℃以上６５０℃以下とし、不活性雰囲気、減圧雰囲気または
乾燥空気雰囲気で行う。不活性雰囲気とは、不活性ガス（窒素、希ガス（ヘリウム、ネオ
ン、アルゴン、クリプトン、キセノン）など）を主成分とする雰囲気であって、水素が含
まれないことが好ましい。例えば、導入する不活性ガスの純度を、８Ｎ（９９．９９９９
９９％）以上、好ましくは９Ｎ（９９．９９９９９９９％）以上とする。あるいは、不活
性雰囲気とは、不活性ガスを主成分とする雰囲気で、反応性ガスが０．１ｐｐｍ未満であ
る雰囲気のことである。反応性ガスとは、半導体や金属などと反応するガスのことをいう
。減圧雰囲気とは、圧力が１０Ｐａ以下のことを指す。乾燥空気雰囲気は、露点−４０℃
以下、好ましくは露点−５０℃以下とすればよい。
【００５７】
また、本実施の形態において、酸化物半導体層４０３において、銅、アルミニウム、塩素
などの不純物がほとんど含まれない高純度化されたものであることが望ましい。トランジ
スタの製造工程において、これらの不純物が混入または酸化物半導体層表面に付着する恐
れのない工程を適宜選択することが好ましく、酸化物半導体層表面に付着した場合には、
シュウ酸や希フッ酸などに曝す、或いはプラズマ処理（Ｎ２Ｏプラズマ処理など）を行う
ことにより、酸化物半導体層表面の不純物を除去することが好ましい。具体的には、酸化
物半導体層の銅濃度は１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１７ａ
ｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層のアルミニウム濃度は１×１０１８
ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体層の塩素濃度は２×１０１８ａｔｏ
ｍｓ／ｃｍ３以下とする。
【００５８】
また、酸化物半導体層は成膜直後において、化学量論比組成より酸素が多い過飽和の状態
とすることが好ましいため、スパッタガスの酸素の占める割合が多い条件で成膜すること
が好ましく、酸素雰囲気（酸素ガス１００％）で成膜を行うことがより好ましい。スパッ
タガスの酸素の占める割合が多い条件、特に酸素ガス１００％の雰囲気で成膜すると、成
膜温度を３００℃以上に高くしても膜中からのＺｎの放出が抑えられる。
【００５９】
酸化物半導体層は水素などの不純物が十分に除去されることにより、または、十分な酸素
が供給されて酸素が過飽和の状態とすることにより、高純度化されたものであることが望
ましい。具体的には、酸化物半導体層の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下
、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏ
ｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層中の水素濃度は、二次イオン質量
分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ
）で測定されるものである。
【００６０】
また、本実施の形態において、酸化物半導体層４０３は、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ
Ａｌｉｇｎｅｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ
）膜であるのが好ましい。
【００６１】
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体層である。なお、当
該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏ
ｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界
は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリ
ーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動
の低下が抑制される。
【００６２】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または表面に
垂直な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列
を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に
配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていても
よい。本明細書等において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含
まれることとする。
【００６３】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体層の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。
【００６４】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または表面に
垂直な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面
形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、Ｃ
ＡＡＣ−ＯＳ膜が形成されたときの被形成面または表面に垂直な方向となる。結晶部は、
成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成さ
れる。
【００６５】
ＣＡＡＣ−ＯＳ膜を酸化物半導体層４０３として用いたトランジスタは、可視光や紫外光
の照射によるトランジスタの電気特性の変動が低減することが可能である。よって、当該
トランジスタは信頼性が高い。
【００６６】
さらに、酸化物半導体層４０３として、組成が調整されたスパッタリングターゲットを用
いることで酸化物半導体層４０３の結晶性を高めることができる。酸化物半導体層４０３
の結晶性を高めることで信頼性が向上する。
【００６７】
また、十分な酸素が供給されて酸素が過飽和の状態とするため、酸化物半導体層を包みこ
むように過剰酸素を含む絶縁層（ＳｉＯｘなど）を接して設けることが好ましい。下地絶
縁層４３６及びゲート絶縁層４０２に過剰酸素を含む絶縁層（ＳｉＯｘなど）を用いる。
【００６８】
また、過剰酸素を含む絶縁層の水素濃度もトランジスタの特性に影響を与えるため重要で
ある。
【００６９】
過剰酸素を含む絶縁層の水素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３以上である場
合には、トランジスタの初期特性のバラツキの増大、Ｌ長（チャネル長）依存性が大きく
なる、さらにＢＴストレス試験において大きく劣化するため、過剰酸素を含む絶縁層の水
素濃度は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とする。即ち、酸化物半導体層の水
素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、且つ、過剰酸素を含む絶縁層の水素濃度
は、７．２×１０２０ａｔｏｍｓ／ｃｍ３未満とすることが好ましい。
【００７０】
さらに過剰酸素を含む絶縁層の外側に配置されるように、酸化物半導体層の酸素の放出を
抑えるブロッキング層（ＡｌＯｘなど）を設けることが好ましい。ブロッキング層は、絶
縁層４０６とする。
【００７１】
酸化物半導体層の上下に、過剰酸素を含む絶縁層またはブロッキング層を設けることで、
酸化物半導体層において化学量論比組成より酸素が多い過飽和の状態とすることができる
。例えば、酸化物半導体層がＩＧＺＯの場合、化学量論比組成の一例は、Ｉｎ：Ｇａ：Ｚ
ｎ：Ｏが１：１：１：４である場合、ＩＧＺＯに含まれる酸素の原子数比が４より多い状
態となる。
【００７２】
組成が調整されたスパッタリングターゲットを用いることで、化学量論比組成とほぼ一致
するような状態とすることができ、さらに過剰酸素を含む絶縁層やブロッキング層を設け
ることによって、化学量論比組成より酸素が多い過飽和の状態とすることができる。この
ような酸化物半導体層４０３をトランジスタに用いることで良好なトランジスタの初期特
性とトランジスタの信頼性を確保することができる。
【００７３】
（実施の形態３）
本実施の形態では、実施の形態２とは異なる構造の例を図３（Ｃ）及び図３（Ｄ）に示す
。なお、実施の形態２と同一の箇所は同じ符号を用い、ここでは簡略化のため詳細な説明
は省略することとする。
【００７４】
図３（Ｃ）は、トランジスタ４２１の平面図であり、図３（Ｄ）は、図３（Ｃ）のＣ−Ｄ
における断面図である。図３（Ｃ）及び図３（Ｄ）に示すトランジスタ４２１は、基板４
００上に下地絶縁層４３６と、下地絶縁層４３６上に酸化物半導体層４０３と、酸化物半
導体層４０３上に設けられたゲート絶縁層４０２と、ゲート絶縁層４０２を介して酸化物
半導体層４０３上に設けられたゲート電極層４０１と、ゲート電極層４０１上に設けられ
た絶縁層４０６、絶縁層４０７と、ゲート絶縁層４０２、絶縁層４０６、及び絶縁層４０
７の開口を介して、酸化物半導体層４０３と電気的に接続するソース電極層４０５ａまた
はドレイン電極層４０５ｂと、ソース電極層４０５ａまたはドレイン電極層４０５ｂ上に
接して設けられたソース配線層４６５ａまたはドレイン配線層４６５ｂと、を含んで構成
される。
【００７５】
トランジスタ４２１において、ソース電極層４０５ａ及びドレイン電極層４０５ｂは、ゲ
ート絶縁層４０２、絶縁層４０６、及び絶縁層４０７に設けられた開口を埋め込むように
設けられており、酸化物半導体層４０３とそれぞれ接している。これらの電極層は、酸化
物半導体層４０３に達するゲート絶縁層４０２、絶縁層４０６、及び絶縁層４０７の開口
を埋め込むように絶縁層４０７上に導電膜を形成し、当該導電膜に研磨処理を行うことに
より、絶縁層４０７上（少なくともゲート電極層４０１と重畳する領域）に設けられた導
電膜を除去することで、導電膜が分断されて形成されたものである。
【００７６】
また、トランジスタ４２１において、チャネル長方向におけるソース電極層４０５ａとド
レイン電極層４０５ｂの間の幅は、チャネル長方向におけるソース配線層４６５ａとドレ
イン配線層４６５ｂの間の幅よりも小さい。また、トランジスタ４２１において、チャネ
ル長方向におけるソース電極層４０５ａとドレイン電極層４０５ｂの間の幅は、実施の形
態２に示したトランジスタ４２０チャネル長方向におけるソース電極層４０５ａとドレイ
ン電極層４０５ｂの間の幅よりも小さく、微細なトランジスタを実現している。
【００７７】
また、ゲート電極層４０１、ソース電極層４０５ａ、ドレイン電極層４０５ｂ、ソース配
線層４６５ａ、及びドレイン配線層４６５ｂは、モリブデン、チタン、タンタル、タング
ステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金
属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜
、窒化タングステン膜）等を用いることができる。
【００７８】
本実施の形態では、酸化物半導体層４０３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．５と
なるように酸化亜鉛を添加して混合したスパッタリングターゲットを用いる。スパッタリ
ング法により成膜時の亜鉛が減少し、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の組成を有する膜を
酸化物半導体層４０３に用いる。
【００７９】
さらに、酸化物半導体層４０３として、組成が調整されたスパッタリングターゲットを用
いることで酸化物半導体層４０３の結晶性を高めることができる。酸化物半導体層４０３
の結晶性を高めることで信頼性が向上する。
【００８０】
また、本実施の形態は実施の形態２と自由に組み合わせることができる。
【００８１】
（実施の形態４）
本実施の形態では、実施の形態２とは異なる構造の例を図４（Ａ）及び図４（Ｂ）に示す
。なお、実施の形態２と同一の箇所は同じ符号を用い、ここでは簡略化のため詳細な説明
は省略することとする。
【００８２】
図４（Ａ）は、トランジスタ４２２の平面図であり、図４（Ｂ）は、図４（Ａ）のＥ−Ｆ
における断面図である。
【００８３】
チャネル長方向の断面図である図４（Ｂ）に示すように、トランジスタ４２２は、下地絶
縁層４３６が設けられた基板４００上に、チャネル形成領域４０３ｃ、低抵抗領域４０３
ａ、４０３ｂを含む酸化物半導体層４０３と、ソース電極層４０５ａと、ドレイン電極層
４０５ｂと、ゲート絶縁層４０２と、ゲート電極層４０１と、ゲート電極層４０１の側面
に設けられた側壁絶縁層４１２ａ、４１２ｂと、ゲート電極層４０１上に設けられた絶縁
層４１３と、ソース電極層４０５ａ及びドレイン電極層４０５ｂ上に設けられた絶縁層４
０６及び絶縁層４０７と、トランジスタ４２２を覆う絶縁層４１５を有する。ソース電極
層４０５ａまたはドレイン電極層４０５ｂに達する開口が絶縁層４０６、絶縁層４０７、
及び絶縁層４１５に形成され、絶縁層４１５上にソース配線層４６５ａ及びドレイン配線
層４６５ｂを設けている。
【００８４】
ソース電極層４０５ａ及びドレイン電極層４０５ｂは、側壁絶縁層４１２ａ、４１２ｂを
覆うように絶縁層４１３上に導電膜を形成し、当該導電膜に研磨処理を行うことにより、
絶縁層４１３上（少なくともゲート電極層４０１と重畳する領域）に設けられた導電膜を
除去することで、導電膜が分断されて形成されたものである。
【００８５】
また、ソース電極層４０５ａ、及びドレイン電極層４０５ｂは、露出した酸化物半導体層
４０３上面、及び側壁絶縁層４１２ａ、又は側壁絶縁層４１２ｂと接して設けられている
。よって、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体層４０３と
が接する領域（コンタクト領域）と、ゲート電極層４０１との距離は、側壁絶縁層４１２
ａ、４１２ｂのチャネル長方向の幅となり、トランジスタの微細化が達成できる他、作製
工程によるトランジスタの電気特性ばらつきを低減することができる。
【００８６】
このように、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体層４０３
とが接する領域（コンタクト領域）と、ゲート電極層４０１との距離を短くすることがで
きるため、ソース電極層４０５ａ又はドレイン電極層４０５ｂと酸化物半導体層４０３と
が接する領域（コンタクト領域）、及びゲート電極層４０１間の抵抗が減少し、トランジ
スタ４２２のオン特性を向上させることが可能となる。
【００８７】
ゲート絶縁層４０２の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、
窒化シリコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等を用
いることができる。ゲート絶縁層４０２は、酸化物半導体層４０３と接する部分において
酸素を含むことが好ましい。特に、ゲート絶縁層４０２は、膜中（バルク中）に少なくと
も化学量論的組成を超える量の酸素が存在することが好ましく、例えば、ゲート絶縁層４
０２として、酸化シリコン膜を用いる場合には、ＳｉＯ２＋α（ただし、α＞０）とする
ことが好ましい。本実施の形態では、ゲート絶縁層４０２として、ＳｉＯ２＋α（ただし
、α＞０）である酸化シリコン膜を用いる。この酸化シリコン膜をゲート絶縁層４０２と
して用いることで、酸化物半導体層４０３に酸素を供給することができ、特性を良好にす
ることができる。さらに、ゲート絶縁層４０２は、作製するトランジスタのサイズやゲー
ト絶縁層４０２の段差被覆性を考慮して形成することが好ましい。
【００８８】
また、ゲート絶縁層４０２の材料として酸化ハフニウム、酸化イットリウム、ハフニウム
シリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケ
ート（ＨｆＳｉＯｘＮｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯ
ｙ（ｘ＞０、ｙ＞０））、酸化ランタンなどのｈｉｇｈ−ｋ材料を用いることでゲートリ
ーク電流を低減できる。さらに、ゲート絶縁層４０２は、単層構造としても良いし、積層
構造としても良い。
【００８９】
また、下地絶縁層４３６、絶縁層４１３、側壁絶縁層４１２ａ、４１２ｂ、絶縁層４０６
、４０７、４１５は、ゲート絶縁層に用いる上記材料の中から適宜選択して用いることが
できる。また、絶縁層４０７、４１５は、上記材料の他にポリイミド、アクリル樹脂、ベ
ンゾシクロブテン系樹脂、等の有機材料を用いることができる。
【００９０】
本実施の形態では、酸化物半導体層４０３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．５と
なるように酸化亜鉛を添加して混合したスパッタリングターゲットを用いる。スパッタリ
ング法により成膜時の亜鉛が減少し、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の組成を有する膜を
酸化物半導体層４０３に用いる。
【００９１】
さらに、酸化物半導体層４０３として、組成が調整されたスパッタリングターゲットを用
いることで酸化物半導体層４０３の結晶性を高めることができる。酸化物半導体層４０３
の結晶性を高めることで信頼性が向上する。
【００９２】
また、本実施の形態は実施の形態２または実施の形態３と自由に組み合わせることができ
る。
【００９３】
（実施の形態５）
本実施の形態では、実施の形態２とは異なる構造の例を図４（Ｃ）及び図４（Ｄ）に示す
。なお、実施の形態２と同一の箇所は同じ符号を用い、ここでは簡略化のため詳細な説明
は省略することとする。
【００９４】
図４（Ｃ）は、トランジスタ４２３の平面図であり、図４（Ｄ）は、図４（Ｃ）のＧ−Ｈ
における断面図である。
【００９５】
図４（Ｃ）及び図４（Ｄ）に示すトランジスタ４２３は、基板４００上に下地絶縁層４３
６と、ソース電極層４０５ａ及びドレイン電極層４０５ｂと、ソース電極層４０５ａ及び
ドレイン電極層４０５ｂに挟まれたチャネル形成領域４０３ｃ、及び低抵抗領域４０３ａ
、４０３ｂを含む酸化物半導体層４０３と、酸化物半導体層４０３、ソース電極層４０５
ａ及びドレイン電極層４０５ｂの上面と接するゲート絶縁層４０２と、ゲート絶縁層４０
２を介して酸化物半導体層４０３上に設けられたゲート電極層４０１と、ゲート電極層４
０１のチャネル長方向の側面の一方と接する側壁絶縁層４１２ａと、ゲート電極層４０１
のチャネル長方向の側面の他方と接する側壁絶縁層４１２ｂと、ゲート電極層４０１を覆
う絶縁層４０６、及び絶縁層４０７と、絶縁層４０７上にソース電極層４０５ａまたはド
レイン電極層４０５ｂと接して設けられたソース配線層４６５ａまたはドレイン配線層４
６５ｂと、を含んで構成される。
【００９６】
なお、酸化物半導体層４０３に低抵抗領域４０３ａ、４０３ｂを設けない構成とすること
もできる。その場合、チャネル形成領域４０３ｃはチャネル長方向の一方の側面において
ソース電極層４０５ａと接し、チャネル長方向の他方の側面においてドレイン電極層４０
５ｂと接する。
【００９７】
酸化物半導体層４０３と、ドレイン電極層４０５ｂと、ソース電極層４０５ａとの上面は
ほぼ一致しており、島状の酸化物半導体層上に、ソース電極層及びドレイン電極層（これ
と同じ層で形成される配線を含む）となる導電膜を成膜した後、研磨（切削、研削）処理
を行い、酸化物半導体層４０３の上面が露出するように導電膜の一部を除去している。
【００９８】
本実施の形態では、酸化物半導体層４０３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．５と
なるように酸化亜鉛を添加して混合したスパッタリングターゲットを用いる。スパッタリ
ング法により成膜時の亜鉛が減少し、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の組成を有する膜を
酸化物半導体層４０３に用いる。
【００９９】
さらに、酸化物半導体層４０３として、組成が調整されたスパッタリングターゲットを用
いることで酸化物半導体層４０３の結晶性を高めることができる。酸化物半導体層４０３
の結晶性を高めることで信頼性が向上する。
【０１００】
また、本実施の形態は実施の形態２乃至４のいずれか一つと自由に組み合わせることがで
きる。
【０１０１】
（実施の形態６）
実施の形態２乃至５は、トップゲート型構造の例を示したが、本実施の形態では、ボトム
ゲート型構造（チャネルストップ型とも呼ぶ）の例を示す。
【０１０２】
図５（Ａ）は、トランジスタ４２４の平面図であり、図５（Ｂ）は、図５（Ａ）のＩ−Ｊ
における断面図である。
【０１０３】
チャネル長方向の断面図である図５（Ｂ）に示すように、トランジスタ４２４は、下地絶
縁層４３６が設けられた基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸
化物半導体層４０３、絶縁層４１４、ソース電極層４０５ａ、ドレイン電極層４０５ｂを
有する。
【０１０４】
また、基板４００として、アルミノシリケートガラス、バリウムホウケイ酸ガラス、アル
ミノホウケイ酸ガラスなどの電子工業用に使われる各種ガラス基板を用いることが出来る
。なお、基板としては、熱膨張係数が２５×１０−７／℃以上５０×１０−７／℃以下（
好ましくは、３０×１０−７／℃以上４０×１０−７／℃以下）であり、歪み点が６５０
℃以上７５０℃以下（好ましくは、７００℃以上７４０℃以下）である基板を用いること
が好ましい。
【０１０５】
第５世代（１０００ｍｍ×１２００ｍｍまたは１３００ｍｍ×１５００ｍｍ）、第６世代
（１５００ｍｍ×１８００ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代
（２２００ｍｍ×２５００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世
代（２８８０×３１３０ｍｍ）などの大型ガラス基板を用いる場合、半導体装置の作製工
程における加熱処理などで生じる基板の縮みによって、微細な加工が困難になる場合があ
る。そのため、前述したような大型ガラス基板を基板として用いる場合、縮みの少ないも
のを用いることが好ましい。例えば、基板として、４５０℃、好ましくは５００℃の温度
で１時間加熱処理を行った後の縮み量が２０ｐｐｍ以下、好ましくは１０ｐｐｍ以下、さ
らに好ましくは５ｐｐｍ以下である大型ガラス基板を用いればよい。
【０１０６】
酸化物半導体層４０３に接する絶縁層４１４は、ゲート電極層４０１と重畳する酸化物半
導体層４０３のチャネル形成領域上に設けられており、一部はチャネル保護膜として機能
する。さらに、絶縁層４１４は、酸化物半導体層４０３に達し、かつソース電極層４０５
ａ又はドレイン電極層４０５ｂが内壁を覆うように設けられた開口４３５ａ、４３５ｂを
有している。従って、酸化物半導体層４０３の周縁部は、絶縁層４１４で覆われており、
層間絶縁膜としても機能している。ゲート配線とソース配線の交差部において、ゲート絶
縁層４０２だけでなく、絶縁層４１４も層間絶縁膜として配置することで寄生容量を低減
できる。
【０１０７】
絶縁層４１４の材料としては、酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化シ
リコン、酸化窒化シリコン、酸化窒化アルミニウム、又は窒化酸化シリコン等を用いるこ
とができる。
【０１０８】
また、絶縁層４１４は、単層でも積層でもよい。また、積層とする場合、複数のエッチン
グ工程によってパターン形状をそれぞれ変え、下層の端部と上層の端部とが一致しない形
状、即ち、下層の端部が上層よりも突出した断面構造としてもよい。
【０１０９】
本実施の形態では、酸化物半導体層４０３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．５と
なるように酸化亜鉛を添加して混合したスパッタリングターゲットを用いる。スパッタリ
ング法により成膜時の亜鉛が減少し、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の組成を有する膜を
酸化物半導体層４０３に用いる。
【０１１０】
さらに、酸化物半導体層４０３として、組成が調整されたスパッタリングターゲットを用
いることで酸化物半導体層４０３の結晶性を高めることができる。酸化物半導体層４０３
の結晶性を高めることで信頼性が向上する。
【０１１１】
また、本実施の形態は実施の形態２乃至５のいずれか一つと自由に組み合わせることがで
きる。
【０１１２】
（実施の形態７）
本実施の形態では、実施の形態６と一部異なる構造のトランジスタの例を図５（Ｃ）、及
び図５（Ｄ）に示す。
【０１１３】
図５（Ｃ）は、トランジスタ４２５の平面図であり、図５（Ｄ）は、図５（Ｃ）のＫ−Ｌ
における断面図である。
【０１１４】
チャネル長方向の断面図である図５（Ｄ）に示すように、トランジスタ４２５は、下地絶
縁層４３６が設けられた基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸
化物半導体層４０３、絶縁層４１４、ソース電極層４０５ａ、ドレイン電極層４０５ｂを
有する。
【０１１５】
酸化物半導体層４０３に接する絶縁層４１４は、ゲート電極層４０１と重畳する酸化物半
導体層４０３のチャネル形成領域上に設けられており、チャネル保護膜として機能する。
【０１１６】
また、図５（Ｃ）では、酸化物半導体層４０３の周縁を覆うようにソース電極層４０５ａ
、またはドレイン電極層４０５ｂを設ける平面図を示したが、特に限定されず、例えば平
面図である図５（Ｅ）に示すように酸化物半導体層４０３の周縁部が露出するようにソー
ス電極層４０５ａ、またはドレイン電極層４０５ｂを設けてもよい。この場合には、ソー
ス電極層４０５ａ、またはドレイン電極層４０５ｂをエッチングで形成する際に、エッチ
ングガスなどで酸化物半導体層４０３の露出部が汚染されるおそれがある。酸化物半導体
層４０３の露出部が汚染されるおそれがある場合には、ソース電極層４０５ａ、及びドレ
イン電極層４０５ｂをエッチングで形成後に、酸化物半導体層４０３の露出部にプラズマ
処理（Ｎ２ＯガスやＯ２ガス）や、洗浄（水またはシュウ酸または希フッ酸（１００倍希
釈））を行うことが好ましい。なお、図５（Ｅ）は、図５（Ｃ）と酸化物半導体層４０３
のパターン形状が異なるだけで他の構成は同一である。
【０１１７】
本実施の形態では、酸化物半導体層４０３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．５と
なるように酸化亜鉛を添加して混合したスパッタリングターゲットを用いる。スパッタリ
ング法により成膜時の亜鉛が減少し、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の組成を有する膜を
酸化物半導体層４０３に用いる。
【０１１８】
さらに、酸化物半導体層４０３として、組成が調整されたスパッタリングターゲットを用
いることで酸化物半導体層４０３の結晶性を高めることができる。酸化物半導体層４０３
の結晶性を高めることで信頼性が向上する。
【０１１９】
また、本実施の形態は実施の形態２乃至６のいずれか一と自由に組み合わせることができ
る。
【０１２０】
（実施の形態８）
本実施の形態では、実施の形態６と一部異なる構造のトランジスタの例を図６（Ａ）、及
び図６（Ｂ）に示す。
【０１２１】
本実施の形態では、ボトムゲート型構造（チャネルエッチ型とも呼ぶ）の例を示す。
【０１２２】
図６（Ｂ）は、トランジスタ４２６の平面図であり、図６（Ａ）は、図６（Ｂ）のＭ−Ｎ
における断面図である。
【０１２３】
チャネル長方向の断面図である図６（Ａ）に示すように、トランジスタ４２６は、下地絶
縁層４３６が設けられた基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸
化物半導体層４０３、ソース電極層４０５ａ、ドレイン電極層４０５ｂを有する。
【０１２４】
また、図６（Ｂ）では、酸化物半導体層４０３の周縁を覆うようにソース電極層４０５ａ
、またはドレイン電極層４０５ｂを設ける平面図を示したが、特に限定されず、例えば平
面図である図６（Ｃ）に示すように酸化物半導体層４０３の周縁部が露出するようにソー
ス電極層４０５ａ、またはドレイン電極層４０５ｂを設けてもよい。この場合には、ソー
ス電極層４０５ａ、及びドレイン電極層４０５ｂをエッチングで形成する際に、エッチン
グガスなどで酸化物半導体層４０３の露出部が汚染されるおそれがある。酸化物半導体層
４０３の露出部が汚染されるおそれがある場合には、ソース電極層４０５ａ、及びドレイ
ン電極層４０５ｂをエッチングで形成後に、酸化物半導体層４０３の露出部にプラズマ処
理（Ｎ２ＯガスやＯ２ガス）や、洗浄（水またはシュウ酸または希フッ酸（１００倍希釈
））を行うことが好ましい。なお、図６（Ｃ）は、図６（Ｂ）と酸化物半導体層４０３の
パターン形状が異なるだけで他の構成は同一である。
【０１２５】
本実施の形態では、酸化物半導体層４０３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．５と
なるように酸化亜鉛を添加して混合したスパッタリングターゲットを用いる。スパッタリ
ング法により成膜時の亜鉛が減少し、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の組成を有する膜を
酸化物半導体層４０３に用いる。
【０１２６】
さらに、酸化物半導体層４０３として、組成が調整されたスパッタリングターゲットを用
いることで酸化物半導体層４０３の結晶性を高めることができる。酸化物半導体層４０３
の結晶性を高めることで信頼性が向上する。
【０１２７】
また、本実施の形態は実施の形態２乃至７のいずれか一と自由に組み合わせることができ
る。
【０１２８】
（実施の形態９）
実施の形態６又は実施の形態７又は実施の形態８に示したトランジスタを用いて表示機能
を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタ
を含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネ
ルを形成することができる。
【０１２９】
図７（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図７（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４及び画素部４００２に与えられ
る各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）
４０１８ａ、４０１８ｂから供給されている。
【０１３０】
図７（Ｂ）、及び図７（Ｃ）において、第１の基板４００１上に設けられた画素部４００
２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている
。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられ
ている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１と
シール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図
７（Ｂ）、及び（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半
導体膜で形成された信号線駆動回路４００３が実装されている。図７（Ｂ）、及び図７（
Ｃ）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４及
び画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている
。
【０１３１】
また図７（Ｂ）、及び図７（Ｃ）においては、信号線駆動回路４００３を別途形成し、第
１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆
動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一
部のみを別途形成して実装してもよい。
【０１３２】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ  Ａ
ｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方法などを用いることができる。図７（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図７（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図７（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１３３】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
【０１３４】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、又は表示素子にＣＯＧ方法によりＩＣ（集積回路）が直接実装さ
れたモジュールも全て表示装置に含むものとする。
【０１３５】
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態６又は実施の形態７又は実施の形態８に示したトランジスタを適用する
ことができる。
【０１３６】
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流又は電圧によって輝
度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌ
ｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用
によりコントラストが変化する表示媒体も適用することができる。
【０１３７】
また、半導体装置の一形態について、図７乃至図９を用いて説明する。図９は、図７（Ｂ
）のＭ−Ｎにおける断面図に相当する。
【０１３８】
図７及び図９で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８、４０１８ｂ
が有する端子と異方性導電膜４０１９を介して、電気的に接続されている。
【０１３９】
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のゲート電極層と同じ導電膜で形成されてい
る。
【０１４０】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図７及び図９では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。図９（Ａ）では、トランジスタ４０１０、４０１１上には絶縁膜４０２０が設けら
れ、図９（Ｂ）では、さらに、絶縁膜４０２１が設けられている。なお、絶縁膜４０２３
は下地膜として機能する絶縁膜である。
【０１４１】
トランジスタ４０１０、４０１１としては、実施の形態６又は実施の形態７又は実施の形
態８で示したトランジスタを適用することができる。本実施の形態では、実施の形態７で
示したトランジスタ４２５と同様な構造を有するトランジスタを適用する例を示す。トラ
ンジスタ４０１０、４０１１は、酸化物半導体層上にチャネル保護膜として機能する絶縁
層が設けられた、ボトムゲート構造のトランジスタである。
【０１４２】
実施の形態７で示したトランジスタ４２５と同様な構造を有するトランジスタ４０１０、
４０１１は、酸化物半導体層として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．５となるように酸
化亜鉛を添加して混合したスパッタリングターゲットを用いる。スパッタリング法により
成膜時の亜鉛が減少し、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の組成を有する膜を酸化物半導体
層に用いる。酸化物半導体層として、組成が調整されたスパッタリングターゲットを用い
ることで酸化物半導体層の結晶性を高めることができる。酸化物半導体層の結晶性を高め
ることで信頼性が向上する。
【０１４３】
また、トランジスタ４０１０、４０１１に実施の形態６に示すトランジスタ４２４と同様
な構造を適用してもよい。
【０１４４】
また、駆動回路用のトランジスタ４０１１の酸化物半導体層のチャネル形成領域と重なる
位置にさらに導電層を設けてもよい。導電層を酸化物半導体層のチャネル形成領域と重な
る位置に設けることによって、バイアス−熱ストレス試験（ＢＴ試験）前後におけるトラ
ンジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層
は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く
、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０
Ｖ、或いはフローティング状態であってもよい。
【０１４５】
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含
む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。
導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な
特性が変動することを防止することができる。
【０１４６】
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
【０１４７】
図９（Ａ）に表示素子として液晶素子を用いた液晶表示装置の例を示す。図９（Ａ）にお
いて、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３
１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機
能する絶縁膜４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板
４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００
８を介して積層する構成となっている。
【０１４８】
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ
であり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお
球状のスペーサを用いていてもよい。
【０１４９】
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュー
ビック相、カイラルネマチック相、等方相等を示す。
【０１５０】
また、液晶層４００８に、ブルー相を発現する液晶組成物を用いてもよい。この場合、液
晶層４００８と、第１の電極層４０３０及び第２の電極層４０３１とは接する構造となる
。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリッ
ク相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を
混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度
範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤な
どを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相
を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であ
り、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要とな
るため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程
中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を
向上させることが可能となる。酸化物半導体層を用いるトランジスタは、静電気の影響に
よりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よっ
て酸化物半導体層を用いるトランジスタを有する液晶表示装置にブルー相を発現する液晶
組成物を用いることはより効果的である。
【０１５１】
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
【０１５２】
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。
【０１５３】
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉ
ｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑ
ｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１５４】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モードなどを用いることができる
。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、
液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は
、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である
。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向
に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれ
る方法を用いることができる。
【０１５５】
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
【０１５６】
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明
はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用する
こともできる。
【０１５７】
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
【０１５８】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有
機ＥＬ素子を用いる例を示す。
【０１５９】
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の
面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用す
ることができる。
【０１６０】
図８（Ａ）、図８（Ｂ）、及び図９（Ｂ）に表示素子として発光素子を用いた発光装置の
例を示す。
【０１６１】
図８（Ａ）は発光装置の平面図であり、図８（Ａ）中の一点鎖線Ｖ１−Ｗ１、Ｖ２−Ｗ２
、及びＶ３−Ｗ３で切断した断面が図８（Ｂ）に相当する。なお、図８（Ａ）の平面図に
おいては、電界発光層５４２及び第２の電極層５４３は省略してあり図示していない。
【０１６２】
図８に示す発光装置は、下地膜として機能する絶縁膜５０１が設けられた基板５００上に
、トランジスタ５１０、容量素子５２０、配線層交差部５３０を有しており、トランジス
タ５１０は発光素子５４０と電気的に接続している。なお、図８は基板５００を通過して
発光素子５４０からの光を取り出す、下面射出型構造の発光装置である。
【０１６３】
トランジスタ５１０としては、実施の形態６又は実施の形態７又は実施の形態８で示した
トランジスタを適用することができる。本実施の形態では、実施の形態６で示したトラン
ジスタ４２４と同様な構造を有するトランジスタを適用する例を示す。トランジスタ５１
０は、酸化物半導体層上にチャネル保護膜として機能する絶縁層が設けられた、ボトムゲ
ート構造の逆スタガ型トランジスタである。
【０１６４】
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁層５０２、酸化物半
導体層５１２、絶縁層５０３、ソース電極層又はドレイン電極層として機能する導電層５
１３ａ、５１３ｂを含む。
【０１６５】
実施の形態６で示したトランジスタ４２４と同様な構造を有するトランジスタ５１０は、
チャネル保護膜として機能する絶縁層５０３が、少なくともゲート電極層５１１ａ、５１
１ｂと重畳する酸化物半導体層５１２のチャネル形成領域上を含めた酸化物半導体層５１
２上に設けられており、さらに酸化物半導体層５１２に達し、かつソース電極層又はドレ
イン電極層として機能する導電層５１３ａ、５１３ｂが内壁を覆うように設けられた開口
を有している。
【０１６６】
また、トランジスタ５１０に実施の形態７に示すトランジスタ４２５と同様な構造を適用
してもよい。
【０１６７】
従って、図８で示す本実施の形態の酸化物半導体層５１２を用いた安定した電気特性を有
するトランジスタ５１０を含む半導体装置として信頼性の高い半導体装置を提供すること
ができる。また、そのような信頼性の高い半導体装置を歩留まりよく作製し、高生産化を
達成することができる。
【０１６８】
容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁層５０２、酸化物半導体層５
２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶縁
層５０２及び酸化物半導体層５２２を挟む構成とすることで容量を形成する。
【０１６９】
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部で
あり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁層５０２
、及び絶縁層５０３を介して交差する。本実施の形態で示す構造であると、配線層交差部
５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との間にゲート絶縁層５０
２だけでなく、絶縁層５０３も配置できるため、ゲート電極層５１１ａ、５１１ｂと、導
電層５３３との間に生じる寄生容量を低減することができる。
【０１７０】
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍ
のチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅
薄膜を用いる。よって、ゲート電極層はチタン膜と銅薄膜との積層構造となる。
【０１７１】
酸化物半導体層５１２、５２２としては、Ｉｎ：Ｇａ：Ｚｎ＝３：１：３となるように酸
化亜鉛を添加して混合したスパッタリングターゲットを用いる。スパッタリング法により
成膜時の亜鉛が減少し、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の組成を有する膜厚２５ｎｍのＩ
ｎ−Ｇａ−Ｚｎ−Ｏ膜を酸化物半導体層５１２，５２２に用いる。
【０１７２】
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁膜５０４
が形成され、層間絶縁膜５０４上において発光素子５４０と重畳する領域にカラーフィル
タ層５０５が設けられている。層間絶縁膜５０４及びカラーフィルタ層５０５上には平坦
化絶縁膜として機能する絶縁膜５０６が設けられている。
【０１７３】
絶縁膜５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積
層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ
５１０とは、導電層５１３ａに達する絶縁膜５０６及び層間絶縁膜５０４に形成された開
口において、第１の電極層５４１及び導電層５１３ａとは接することによって電気的に接
続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設
けられている。
【０１７４】
層間絶縁膜５０４には、プラズマＣＶＤ法による膜厚２００ｎｍ以上６００ｎｍ以下の酸
化窒化シリコン膜を用いることができる。また、絶縁膜５０６には膜厚１５００ｎｍの感
光性のアクリル膜、隔壁５０７には膜厚１５００ｎｍの感光性のポリイミド膜を用いるこ
とができる。
【０１７５】
カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。有
彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光
性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化
し好ましい。
【０１７６】
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有
彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用
いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色
された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色
の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料
の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラ
ーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。
【０１７７】
図９（Ｂ）に示す発光装置においては、表示素子である発光素子４５１３は、画素部４０
０２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３
の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電極層４０３１の積層構
造であるが、示した構成に限定されない。発光素子４５１３から取り出す光の方向などに
合わせて、発光素子４５１３の構成は適宜変えることができる。
【０１７８】
隔壁４５１０、５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光
性の樹脂材料を用い、第１の電極層４０３０、５４１上に開口部を形成し、その開口部の
側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０１７９】
電界発光層４５１１、５４２は、単数の層で構成されていても、複数の層が積層されるよ
うに構成されていてもどちらでもよい。
【０１８０】
発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第２
の電極層４０３１、５４３及び隔壁４５１０、５０７上に保護膜を形成してもよい。保護
膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる
。
【０１８１】
また、発光素子４５１３、５４０に酸素、水素、水分、二酸化炭素等が侵入しないように
、発光素子４５１３、５４０を覆う有機化合物を含む層を蒸着法により形成してもよい。
【０１８２】
また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止さ
れた空間には充填材４５１４が設けられ密封されている。このように外気に曝されないよ
うに気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂
フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０１８３】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂又は
熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミ
ド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチレ
ンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
【０１８４】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０１８５】
なお、図７乃至図９において、第１の基板４００１、５００、第２の基板４００６として
は、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプ
ラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒ
ｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオ
ライド）フィルム、ポリエステルフィルム又はアクリル樹脂フィルムを用いることができ
る。また、透光性が必要でなければ、アルミニウムやステンレスなどの金属基板（金属フ
ィルム）を用いてもよい。例えば、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
【０１８６】
本実施の形態では、絶縁膜４０２０として酸化アルミニウム膜を用いる。絶縁膜４０２０
はスパッタリング法やプラズマＣＶＤ法によって形成することができる。
【０１８７】
酸化物半導体層上に絶縁膜４０２０として設けられた酸化アルミニウム膜は、水素、水分
などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高
い。
【０１８８】
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、
水分などの不純物の酸化物半導体層への混入、及び酸化物半導体を構成する主成分材料で
ある酸素の酸化物半導体層からの放出を防止する保護膜として機能する。
【０１８９】
また、平坦化絶縁膜として機能する絶縁膜４０２１、５０６は、アクリル、ポリイミド、
ベンゾシクロブテン系樹脂、ポリアミド樹脂、エポキシ樹脂等の、耐熱性を有する有機材
料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、
シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いるこ
とができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜を
形成してもよい。
【０１９０】
絶縁膜４０２１、５０６の形成法は、特に限定されず、その材料に応じて、スパッタリン
グ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット
法等）スクリーン印刷、オフセット印刷等を用いることができる。
【０１９１】
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
【０１９２】
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
【０１９３】
第１の電極層４０３０、５４１、第２の電極層４０３１、５４３は、酸化タングステンを
含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含
むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下
、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物
、グラフェンなどの透光性を有する導電性材料を用いることができる。
【０１９４】
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３はタングステン（
Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（
Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケ
ル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（
Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて
形成することができる。
【０１９５】
本実施の形態においては、図８に示す発光装置は下面射出型なので、第１の電極層５４１
は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属膜
を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する導
電膜を用いる場合は、反射性を有する導電膜を積層するとよい。
【０１９６】
また、第１の電極層４０３０、５４１、第２の電極層４０３１、５４３として、導電性高
分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導
電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば
、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその
誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若し
くはその誘導体などがあげられる。
【０１９７】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【０１９８】
以上のように実施の形態６又は実施の形態７又は実施の形態８で示したトランジスタを適
用することで、様々な機能を有する半導体装置を提供することができる。
【０１９９】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
【０２００】
（実施の形態１０）
本実施の形態では、本明細書に示すトランジスタを使用し、電力が供給されない状況でも
記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面
を用いて説明する。
【０２０１】
図１０（Ａ）は、半導体装置の回路構成の一例を示し、図１０（Ｂ）は半導体装置の一例
を示す概念図である。まず、図１０（Ａ）に示す半導体装置について説明を行い、続けて
図１０（Ｂ）に示す半導体装置について、以下説明を行う。
【０２０２】
図１０（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１６２のソース電
極又はドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１６２のゲート
電極とは電気的に接続され、トランジスタ１６２のソース電極又はドレイン電極と容量素
子２５４の第１の端子とは電気的に接続されている。
【０２０３】
次に、図１０（Ａ）に示す半導体装置（メモリセル２５０）に、情報の書き込みおよび保
持を行う場合について説明する。
【０２０４】
まず、ワード線ＷＬの電位を、トランジスタ１６２がオン状態となる電位として、トラン
ジスタ１６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の
第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１
６２がオフ状態となる電位として、トランジスタ１６２をオフ状態とすることにより、容
量素子２５４の第１の端子の電位が保持される（保持）。
【０２０５】
酸化物半導体を用いたトランジスタ１６２は、用いる材料にもよるが、オフ電流が極めて
小さいという特徴を有している。このため、オフ電流が極めて小さくなる酸化物半導体材
料を用いた場合、トランジスタ１６２をオフ状態とすることで、容量素子２５４の第１の
端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって保
持することが可能である。
【０２０６】
次に、情報の読み出しについて説明する。トランジスタ１６２がオン状態となると、浮遊
状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の
間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電
位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積され
た電荷）によって、異なる値をとる。
【０２０７】
例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線
ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前の
ビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、
（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態とし
て、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとす
ると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０＋Ｃ×Ｖ１）
／（ＣＢ＋Ｃ）は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝ＣＢ×ＶＢ０
＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ）よりも高くなることがわかる。
【０２０８】
そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができ
る。
【０２０９】
このように、図１０（Ａ）に示す半導体装置は、トランジスタ１６２のオフ電流が極めて
小さくなる酸化物半導体材料をトランジスタ１６２のチャネル形成領域に用いた場合、容
量素子２５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフ
レッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが
可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合
であっても、長期にわたって記憶内容を保持することが可能である。
【０２１０】
次に、図１０（Ｂ）に示す半導体装置について、説明を行う。
【０２１１】
図１０（Ｂ）に示す半導体装置は、上部に記憶回路として図１０（Ａ）に示したメモリセ
ル２５０を複数有するメモリセルアレイ２５１ａ及び２５１ｂを有し、下部に、メモリセ
ルアレイ２５１（メモリセルアレイ２５１ａ及び２５１ｂ）を動作させるために必要な周
辺回路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接
続されている。
【０２１２】
図１０（Ｂ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１
（メモリセルアレイ２５１ａ及び２５１ｂ）の直下に設けることができるため半導体装置
の小型化を図ることができる。
【０２１３】
周辺回路２５３に設けられるトランジスタは、トランジスタ１６２とは異なる半導体材料
を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、
炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが
好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたト
ランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速
動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能であ
る。
【０２１４】
なお、図１０（Ｂ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセ
ルアレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層
するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層す
る構成としても良い。
【０２１５】
次に、図１０（Ａ）に示したメモリセル２５０の具体的な構成について図１１を用いて説
明を行う。
【０２１６】
図１１は、メモリセル２５０の構成の一例である。図１１（Ａ）に、メモリセル２５０の
断面図を、図１１（Ｂ）にメモリセル２５０の平面図をそれぞれ示す。ここで、図１１（
Ａ）は、図１１（Ｂ）のＦ１−Ｆ２、及びＧ１−Ｇ２における断面に相当する。
【０２１７】
図１１（Ａ）及び図１１（Ｂ）に示すトランジスタ１６２は、実施の形態２で示したトラ
ンジスタ４２０と同一の構成とすることができる。
【０２１８】
トランジスタ１６２上には、絶縁膜２５６が単層または積層で設けられている。また、絶
縁膜２５６を介して、トランジスタ１６２の電極層１４２ａと重畳する領域には、導電層
２６２が設けられており、電極層１４２ａと、絶縁層１３５と、絶縁膜２５６と、導電層
２６２とによって、容量素子２５４が構成される。すなわち、トランジスタ１６２の電極
層１４２ａは、容量素子２５４の一方の電極として機能し、導電層２６２は、容量素子２
５４の他方の電極として機能する。
【０２１９】
トランジスタ１６２および容量素子２５４の上には絶縁膜２５８が設けられている。そし
て、絶縁膜２５８上にはメモリセル２５０と、隣接するメモリセル２５０を接続するため
の配線２６０が設けられている。図示しないが、配線２６０は、絶縁膜２５６及び絶縁膜
２５８などに形成された開口を介してトランジスタ１６２の電極層１４２ａと電気的に接
続されている。但し、開口に他の導電層を設け、該他の導電層を介して、配線２６０と電
極層１４２ａとを電気的に接続してもよい。なお、配線２６０は、図１０（Ａ）の回路図
におけるビット線ＢＬに相当する。
【０２２０】
図１１（Ａ）及び図１１（Ｂ）において、トランジスタ１６２の電極層１４２ｂは、隣接
するメモリセルに含まれるトランジスタのソース電極としても機能することができる。
【０２２１】
図１１（Ｂ）に示す平面レイアウトを採用することにより、半導体装置の占有面積の低減
を図ることができるため、高集積化を図ることができる。
【０２２２】
以上のように、上部に多層に形成された複数のメモリセルは、酸化物半導体を用いたトラ
ンジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さ
いため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つ
まり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分
に低減することができる。
【０２２３】
このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動
作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（よ
り広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備える
ことで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回
路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。
【０２２４】
以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装
置、及び該半導体装置の作製方法を提供することができる。
【０２２５】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【０２２６】
（実施の形態１１）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタ
ルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機
（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体
例を図１２に示す。
【０２２７】
図１２（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、
筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示す
ることが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示
している。また、電力供給のための電源コード９００５を筐体９００１に有している。
【０２２８】
実施の形態２乃至９のいずれかに示す半導体装置は、表示部９００３に用いることが可能
であり、電子機器に高い信頼性を付与することができる。
【０２２９】
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に
表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力するこ
とができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面
操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセ
ンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせるこ
とができる。
【０２３０】
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂
直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大
きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに
表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
【０２３１】
図１２（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は
、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示
することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した
構成を示している。
【０２３２】
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモ
コン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー
９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示され
る映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機
９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
【０２３３】
図１２（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テ
レビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さ
らにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向
（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情
報通信を行うことも可能である。
【０２３４】
実施の形態２乃至９のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いる
ことが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与すること
ができる。
【０２３５】
図１２（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キ
ーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む
。コンピュータは、本発明の一態様を用いて作製される半導体装置をその表示部９２０３
に用いることにより作製される。先の実施の形態に示した半導体装置を利用すれば、信頼
性の高いコンピュータとすることが可能となる。
【０２３６】
図１３（Ａ）及び図１３（Ｂ）は２つ折り可能なタブレット型端末である。図１３（Ａ）
は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部
９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モー
ド切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
【０２３７】
図１３（Ａ）及び図１３（Ｂ）に示すような携帯機器においては、画像データの一時記憶
などにメモリとしてＳＲＡＭまたはＤＲＡＭが使用されている。例えば、実施の形態１０
に説明した半導体装置をメモリとして使用することができる。先の実施の形態で説明した
半導体装置をメモリに採用することによって、情報の書き込みおよび読み出しが高速で、
長期間の記憶保持が可能で、且つ消費電力が十分に低減することができる。
【０２３８】
実施の形態２乃至９のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１
ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
【０２３９】
また、表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表
示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部
９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分
の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部
９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示
部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂ
を表示画面として用いることができる。
【０２４０】
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部
をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード
表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで
表示部９６３１ｂにキーボードボタン表示することができる。
【０２４１】
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタ
ッチ入力することもできる。
【０２４２】
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切
り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイ
ッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の
光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサ
だけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内
蔵させてもよい。
【０２４３】
また、図１３（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示し
ているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示
の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネル
としてもよい。
【０２４４】
図１３（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６
３３、充放電制御回路９６３４、バッテリー９６３５、ＤＣＤＣコンバータ９６３６を有
する。なお、図１３（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５
、ＤＣＤＣコンバータ９６３６を有する構成について示している。
【０２４５】
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態に
することができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐
久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
【０２４６】
また、この他にも図１３（Ａ）及び図１３（Ｂ）に示したタブレット型端末は、様々な情
報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻など
を表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入
力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有するこ
とができる。
【０２４７】
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、
表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐
体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行
うことができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小
型化を図れる等の利点がある。
【０２４８】
また、図１３（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図１３（Ｃ
）にブロック図を示し説明する。図１３（Ｃ）には、太陽電池９６３３、バッテリー９６
３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、
表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６
、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図１３（Ｂ）に示す充放電制御回
路９６３４に対応する箇所となる。
【０２４９】
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。
太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤ
Ｃコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽
電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６
３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６
３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６
３５の充電を行う構成とすればよい。
【０２５０】
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧
電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッ
テリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受
信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成
としてもよい。
【０２５１】
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
【符号の説明】
【０２５２】
４００：基板
４０１：ゲート電極層
４０２：ゲート絶縁層
４０３：酸化物半導体層
４０３ａ：低抵抗領域
４０３ｂ：低抵抗領域
４０３ｃ：チャネル形成領域
４０５ａ：ソース電極層
４０５ｂ：ドレイン電極層
４０６：絶縁層
４０７：絶縁層
４１２ａ：側壁絶縁層
４１２ｂ：側壁絶縁層
４１３：絶縁層
４１４：絶縁層
４１５：絶縁層
４２０：トランジスタ
４２１：トランジスタ
４２２：トランジスタ
４２３：トランジスタ
４２４：トランジスタ
４２５：トランジスタ
４２６：トランジスタ
４３５ａ、４３５ｂ：開口
４３６：下地絶縁層
４６５ａ：ソース配線層
４６５ｂ：ドレイン配線層
【図１】
0006412549.tif 000002
【図２】
0006412549.tif 000003
【図３】
0006412549.tif 000004
【図４】
0006412549.tif 000005
【図５】
0006412549.tif 000006
【図６】
0006412549.tif 000007
【図７】
0006412549.tif 000008
【図８】
0006412549.tif 000009
【図９】
0006412549.tif 000010
【図１０】
0006412549.tif 000011
【図１１】
0006412549.tif 000012
【図１２】
0006412549.tif 000013
【図１３】
0006412549.tif 000014