(57)【特許請求の範囲】
【請求項１】
基板処理方法であって、
凹状フィーチャを含む基板を提供するステップと、
前記凹状フィーチャの表面を金属含有触媒層でコーティングするステップと、
いかなる酸化剤及び加水分解剤も存在しない状態で、前記凹状フィーチャ内にコンフォーマルなＳｉＯ２膜を堆積させるために、前記基板を約１５０℃以下の基板温度でシラノールガスを含むプロセスガスに曝露するステップと、
前記凹状フィーチャが、ボイドフリーかつシームレスなＳｉＯ２材料で満たされるまで、前記コンフォーマルなＳｉＯ２膜の厚さを増加させるために、前記コーティングするステップ及び前記曝露するステップを少なくとも１回繰り返すステップと、
を含み、
前記コーティングするステップと前記曝露するステップとは、複数回実行され、まず、前記凹状フィーチャの底部を除く前記凹状フィーチャの側壁部のみがＡｌ２Ｏ３でコーティングされ、その後コーティングするステップが繰り返されるたびに、前記凹状フィーチャの底部を除く前記側壁部のみがＡｌＭｅ３でコーティングされる、方法。
【請求項２】
前記シラノールガスが、トリス（ｔｅｒｔ−ペントキシ）シラノール、トリス（ｔｅｒｔ−ブトキシ）シラノール及びビス（ｔｅｒｔ−ブトキシ）（イソプロポキシ）シラノールからなる群から選択される、請求項１に記載の方法。
【請求項３】
前記金属含有触媒層は、アルミニウム、チタン又はそれらの組み合わせを含む、請求項１に記載の方法。
【請求項４】
前記金属含有触媒層は、Ａｌ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、Ａｌ含有前駆体、Ａｌ合金、ＣｕＡｌ、ＴｉＡｌＮ、ＴａＡｌＮ、Ｔｉ、ＴｉＡｌＣ、ＴｉＯ２、ＴｉＯＮ、ＴｉＮ、Ｔｉ含有前駆体、Ｔｉ合金、及びこれらの組み合わせからなる群から選択される、請求項３に記載の方法。
【請求項５】
前記コーティングするステップが、前記基板をＡｌＭｅ３ガスに曝露するステップを含む、請求項１に記載の方法。
【請求項６】
基板処理方法であって、
凹状フィーチャを含む基板を提供するステップと、
前記凹状フィーチャの表面を金属含有触媒層でコーティングするステップと、
いかなる酸化剤及び加水分解剤も存在しない状態で、前記凹状フィーチャ内にコンフォーマルなＳｉＯ２膜を堆積させるために、前記基板を約１５０℃以下の基板温度でシラノールガスを含むプロセスガスに曝露するステップと、
前記凹状フィーチャが、ボイドフリーかつシームレスなＳｉＯ２材料で満たされるまで、前記コンフォーマルなＳｉＯ２膜の厚さを増加させるために、前記コーティングするステップ及び前記曝露するステップを少なくとも１回繰り返すステップと、
を含み、
前記コーティングするステップと前記曝露するステップとは、複数回実行され、まず、前記凹状フィーチャの底部を除く前記凹状フィーチャの側壁部のみにＨｆＯ２がコーティングされ、ＨｆＯ２上にＡｌ２Ｏ３がコーティングされ、その後コーティングするステップが繰り返されるたびに、前記凹状フィーチャの底部を除く前記側壁部のみがＡｌＭｅ３でコーティングされる、方法。
【請求項７】
前記曝露するステップの間、前記基板温度は約１００℃以下である、請求項１又は６に記載の方法。
【請求項８】
前記プロセスガスは、シラノールガス及び不活性ガスからなる、請求項１又は６に記載の方法。
【請求項９】
ＳｉＯ２材料で充填された前記凹状フィーチャが、半導体デバイス内で浅いトレンチ分離（ＳＴＩ）構造を形成する、請求項１又は６に記載の方法。
【請求項１０】
平坦化プロセスにおいて凹状フィーチャの上から過剰なＳｉＯ２を除去するステップをさらに含む、請求項１又は６記載の方法。
【請求項１１】
前記除去するステップは、化学機械平坦化（ＣＭＰ）を用いて行われる、請求項１０に記載の方法。
【請求項１２】
前記凹状フィーチャの表面を金属含有触媒層でコーティングするステップは、
前記金属含有触媒層を前記凹状フィーチャの前記底部から除去するステップを含む、
請求項１又は６記載の方法。
【請求項１３】
基板処理方法であって、
第１表面を含む第１材料及び第２表面を含む第２材料を含む基板を準備するステップであって、前記第２表面が金属含有触媒層を含ステップと、
いかなる酸化剤及び加水分解剤も存在しない状態で、前記第１表面ではなく前記第２表面にＳｉＯ２膜を堆積させるために、前記基板を約１５０℃以下の基板温度でシラノールガスを含むプロセスガスに曝露するステップと、
を含む、方法。
【請求項１４】
前記シラノールガスが、トリス（ｔｅｒｔ−ペントキシ）シラノール、トリス（ｔｅｒｔ−ブトキシ）シラノール、及びビス（ｔｅｒｔ−ブトキシ）（イソプロポキシ）シラノールからなる群から選択される、請求項１３に記載の方法。
【請求項１５】
前記金属含有触媒層は、アルミニウム、チタン、又はそれらの組み合わせを含む、請求項１３に記載の方法。
【請求項１６】
前記金属含有触媒層は、Ａｌ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、Ａｌ含有前駆体、Ａｌ合金、ＣｕＡｌ、ＴｉＡｌＮ、ＴａＡｌＮ、Ｔｉ、ＴｉＡｌＣ、ＴｉＯ２、ＴｉＯＮ、ＴｉＮ、Ｔｉ含有前駆体、Ｔｉ合金及びこれらの組み合わせからなる群から選択される、請求項１３に記載の方法。
【請求項１７】
前記第１材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属及び金属含有材料からなる群から選択される、請求項１３に記載の方法。
【請求項１８】
前記誘電体材料が、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、高比誘電率材料、低比誘電率材料及び超低比誘電率材料からなる群から選択される、請求項１７に記載の方法。
【請求項１９】
前記曝露中に前記基板温度が約１００℃以下である、請求項１３に記載の方法。
【請求項２０】
前記プロセスガスは、シラノールガス及び不活性ガスからなる、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願との相互参照
本出願は、２０１６年４月１２日に出願された米国仮特許出願第６２／３２１，６６２号に関連し、これに基づく優先権を主張しており、その全内容は参照により本明細書に組み込まれる。本出願は、２０１６年５月１８日に出願された米国仮特許出願第６２／３３８，１８９号に関連し、これに基づく優先権を主張しており、その全内容は参照により本明細書に組み込まれる。本出願は、２０１６年１１月２２日に出願された米国仮特許出願第６２／４２５，５６３号に関連し、これに基づく優先権を主張しており、その全内容は参照により本明細書に組み込まれる。
【０００２】
発明の分野
本発明は、基板を処理する方法に関し、より具体的には、基板上の微細な凹状フィーチャ、例えば、浅いトレンチ分離（ＳＴＩ）構造を形成する微細な凹状フィーチャのシリコンダイオキサイド（ＳｉＯ２）充填方法及び異なる材料上にＳｉＯ２膜を選択的に堆積させる方法に関する。
【背景技術】
【０００３】
発明の背景
ＳｉＯ２は、シリコンマイクロ電子デバイスにおける最も一般的な誘電材料である。しかし、その重要性にもかかわらず、微細な凹状フィーチャのＳｉＯ２材料による低温でのボイドレス（void-less）かつシームフリー（seamfree）充填が困難であることが判明している。さらに、低い基板温度で異なる材料上にＳｉＯ２膜を選択的に堆積させるための新しい方法が必要とされている。
【発明の概要】
【０００４】
微細凹状フィーチャのボイドフリーなＳｉＯ２充填及び触媒表面上の選択的ＳｉＯ２堆積の方法について記載されている。本発明者らは、ＳｉＯ２材料によって微細な凹状フィーチャをボイドレスかつシームフリーに充填する処理方法を見出した。ＳｉＯ２材料は、プラズマの存在しない状態で低温で堆積され、従来の高温ＳｉＯ２材料と同様の多くの材料特性を有する。従って、ＳＴＩ構造を形成するのに適している。さらに、異なる材料上にＳｉＯ２膜を選択的に堆積させるための処理方法が記載されている。
【０００５】
一実施形態によれば、本方法は、凹状フィーチャを含む基板を提供するステップと、凹状フィーチャの表面を金属含有触媒層でコーティングするステップと、酸化剤及び加水分解剤も存在しない状態で、凹状フィーチャ内にコンフォーマルなＳｉＯ２膜を堆積させるために、基板を約１５０℃以下の基板温度でシラノールガスを含むプロセスガスに曝露するステップと、凹状フィーチャがボイドフリーかつシームレスなＳｉＯ２材料で満たされるまで、コンフォーマルなＳｉＯ２膜の厚さを増加させるために、コーティングするステップ及び曝露するステップを少なくとも１回繰り返すステップと、を含む。一実施例では、ＳｉＯ２材料で充填された凹状フィーチャは、半導体デバイス内でＳＴＩ構造を形成する。
【０００６】
別の実施形態によれば、方法は、第１表面を含む第１材料及び第２表面を含む第２材料を含む基板を提供するステップであって、第２表面が金属含有触媒層を含むステップと、酸化剤及び加水分解剤も存在しない状態で、第２表面にＳｉＯ２膜を堆積させるために、基板を約１５０℃以下の基板温度でシラノールガスを含むプロセスガスに曝露するステップと、を含む。
【図面の簡単な説明】
【０００７】
本明細書に組み込まれてその一部を構成する添付の図面は、本発明の実施形態を示しており、上記に与えられた発明の概略的な説明及び以下の詳細な説明と共に、本発明を説明する役割を果たす。
【図１】本発明の一実施形態による基板を処理するためのプロセスフローチャートである。
【図２】図２Ａ〜図２Ｃは、本発明の一実施形態による基板を処理する方法の断面を概略的に示す図である。
【図３】本発明の一実施形態に従って処理され得る別の基板の断面図を概略的に示す図である。
【図４】本発明の実施形態による、７〜１０間のアスペクト比を有する凹状フィーチャのＳｉＯ２充填の断面図である。
【図５】本発明の実施形態による、７〜１０間のアスペクト比を有する凹状フィーチャのＳｉＯ２充填の断面図である。
【図６】本発明の実施形態による、７〜１０間のアスペクト比を有する凹状フィーチャのＳｉＯ２充填の断面図である。
【図７】本発明の１つ以上の実施形態で使用するための原子層堆積（ＡＬＤ）システムの概略図である。
【図８】本発明の一実施形態によるＳＴＩ構造を形成することができる凹状フィーチャのＳｉＯ２充填の断面を示す図である。
【図９】本発明の一実施形態によるＴＰＳＯＬパルス長さの関数としてＳｉＯ２膜厚及びウェハ内不均一性（ＷｉＷＮＵ）を示す図である。
【図１０】６３３ｎｍでのＳｉＯ２膜の屈折率対サーマルバジェットを示す図である。
【図１１】希ＨＦ（ＤＨＦ）（１：１００）中のＳｉＯ２膜のエッチ量をエッチング時間の関数として示す図である。
【図１２】ＤＨＦ中の異なるＳｉＯ２膜のエッチング速度を示す図である。
【図１３】サーマルバジェットの関数としてのＳｉＯ２厚さ収縮率及び厚さ変化率を示す図である。
【図１４】アニール温度の関数としてのＤＨＦ中の異なるＳｉＯ２膜のエッチング速度を示す図である。
【図１５】ＳｉＯ２膜の物理的厚さに対する等価酸化物厚さ（ＥＯＴ）を示す図である。
【図１６】図１６Ａ及び図１６Ｂは、本発明の一実施形態による基板の処理方法を断面で模式的に示す図である。
【発明を実施するための形態】
【０００８】
複数の実施形態の詳細な説明
図１は、本発明の一実施形態による基板を処理するためのプロセスフローチャートであり、図２Ａ〜図２Ｃは、本発明の一実施形態による基板の処理方法を断面図で概略的に示す。
【０００９】
ここで、図１及び図２Ａを参照すると、プロセスフロー１０は、１２において、凹状フィーチャ２３０及び２４０を含む基板２００を提供するステップ１２を含む。基板２００は、第１層２１０及び第１層上の第２層２２０を含む。第２層２２０は、第２層２２０を貫通して延在する凹状フィーチャ２３０及び２４０を有する。凹状フィーチャ２３０は、側壁部２３６及び底部２３１を有する。凹型フィーチャ２４０は、側壁部２４６及び底部２４１を有する。凹型フィーチャ２３０，２４０は、周知のリソグラフィプロセス及びエッチングプロセスを用いて形成される。図２Ａに示されているように、凹形状２３０，２４０は、異なる幅を有することができる。凹状フィーチャ２３０，２４０の一方又は両方は、例えば、２００ｎｍ未満、１００ｎｍ未満、５０ｎｍ未満、２５ｎｍ未満、２０ｎｍ未満、又は１０ｎｍ未満の幅２３２，２４２を有することができる。他の実施例では、凹状フィーチャ２３０，２４０の一方又は両方は、５ｎｍと１０ｎｍの間、１０ｎｍと２０ｎｍとの間、２０ｎｍと５０ｎｍとの間、５０ｎｍと１００ｎｍとの間、１００ｎｍと２００ｎｍとの間、１０ｎｍと５０ｎｍとの間、又は、１０ｎｍと１００ｎｍとの間である幅２３２，２４２を有する。凹状フィーチャ２３０，２４０の一方又は両方は、例えば、２５ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍ、又は２００ｎｍを超える深さ２３４，２４４を有することができる。一実施例では、１つ以上の凹状フィーチャ２３０，２４０は、約１０ｎｍと約５０ｎｍとの間の幅と、約１００ｎｍと約３００ｎｍとの間の深さとを有することができる。
【００１０】
一実施形態によれば、第１層２１０及び第２層２２０は同じ材料を含むことができる。したがって、底部３１，２４１及び側壁部２３６，２４６は、同じ材料を含むことができる。別の実施形態によれば、第１層２１０及び第２層２２０は、異なる材料を含むことができる。例えば、底部２３１，２４１及び側壁部２３６，２４６は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択することができる。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、高比誘電率材料、低比誘電率材料、及び超低比誘電率材料からなる群から選択されてもよい。一実施例では、高比誘電率材料は、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２及びＡｌ２Ｏ３からなる群から選択されてもよい。例えば、金属及び金属含有材料は、Ｃｕ、Ａｌ、Ｔａ、Ｒｕ、ＴａＮ、ＴａＣ及びＴａＣＮからなる群から選択することができる。
【００１１】
本発明の一実施形態によれば、図１及び図２Ｂを参照すると、この方法は、１４において、凹状フィーチャ２３０，２４０の表面を含む基板２００の表面を金属含有触媒層２４７でコーティングするステップをさらに含む。
【００１２】
基板２００の表面をコンフォーマルにコーティングする技術は、単層デポジション（「ＭＬＤ」）方法を含むことができる。ＭＬＤ法は、例えば、化学吸着によって反応性前駆体分子の飽和単分子層を形成する原理に基づくＡＬＤ法を含むことができる。例えば、ＡＢ膜を形成するための典型的なＭＬＤプロセスは、Ａの飽和単分子層が基板上に形成される期間、第１前駆体又は反応物Ａ（ＲＡ）を注入することからなる。次に、不活性ガスＧｉを用いてチャンバからＲＡをパージする。次に、第２前駆体又は反応物Ｂ（「ＲＢ」）をチャンバ内に一定時間注入して、ＢをＡと結合させて基板上に層ＡＢを形成する。次にＲＢがチャンバからパージされる。前駆体又は反応物を導入し、リアクタをパージし、別の又は同じ前駆体又は反応物を導入し、リアクタをパージするこのプロセスは、所望の厚さのＡＢ膜を達成するために何度も繰り返すことができる。各ＡＬＤサイクルで堆積されるＡＢ膜の厚さは、約０．５オングストローム〜約２．５オングストロームの範囲であり得る。
【００１３】
いくつかの実施形態では、ＡＢ膜を形成する際のＭＬＤプロセスは、第１ステップ中に基板に吸着されるＡＢＣを含む前駆体を注入することと、次いで第２ステップ中にＣを除去することを含むことができる。本発明のいくつかの実施形態によれば、金属含有触媒層２４７は金属含有層を含むことができる。金属含有層の実施例には、アルミニウム（Ａｌ）、チタン（Ｔｉ）、又はアルミニウムとチタンの両方を含む層が含まれる。一実施形態によれば、金属含有層は、Ａｌ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、Ａｌ含有前駆体、Ａｌ合金、ＣｕＡｌ、ＴｉＡｌＮ、ＴａＡｌＮ、Ｔｉ、ＴｉＡｌＣ、ＴｉＯ２、ＴｉＯＮ、ＴｉＮ、Ｔｉ含有前駆体、Ｔｉ合金、及びそれらの組み合わせを含む。
【００１４】
本発明の実施形態は、多様なＡｌ含有前駆体を利用することができる。例えば、多くのアルミニウム前駆体は、
式：ＡｌＬ１Ｌ２Ｌ３Ｄｘを有し、
ここでＬ１、Ｌ２、Ｌ３は個々のアニオン性配位子であり、Ｄは中性ドナー配位子であり、ｘは０，１又は２であることができる。各Ｌ１、Ｌ２、Ｌ３配位子は、アルコキシド、ハロゲン化物、アリールオキシド、アミド、シクロペンタジエニル、アルキル、シリル、アミジナート、β−ジケトナート、ケトイミネート、シラノエート、及びカルボキシレートからなる群から個々に選択される。Ｄ配位子は、エーテル、フラン、ピリジン、ピロール、ピロリジン、アミン、クラウンエーテル、グライム及びニトリルの群から選択することができる。
【００１５】
アルミニウム前駆体の別の実施例は、ＡｌＭｅ３、ＡｌＥｔ３、ＡｌＭｅ２Ｈ、［Ａｌ（ＯｓＢｕ）３］４、Ａｌ（ＣＨ３ＣＯＣＨＣＯＣＨ３）３、ＡｌＣｌ３、ＡｌＢｒ３、Ａｌ３Ａｌ（ＯｉＰｒ３）、［Ａｌ（ＮＭｅ２）３］２、Ａｌ（ｉＢｕ）２Ｃｌ、Ａｌ（ｉＢｕ）３、Ａｌ（ｉＢｕ）２Ｈ、ＡｌＥｔ２Ｃｌ、Ｅｔ３Ａｌ２（ＯｓＢｕ）３、Ａｌ（ＴＨＤ）３を含む。
【００１６】
本発明の実施形態は、多様なＴｉ含有前駆体を利用することができる。例えば、Ｔｉ含有前駆体は、Ｔｉ（ＮＥｔ２）４（ＴＤＥＡＴ）、Ｔｉ（ＮＭｅＥｔ）４（ＴＥＭＡＴ）、Ｔｉ（ＮＭｅ２）４（ＴＤＭＡＴ）を含むＴｉ−Ｎ前駆体を含む。他の例は、「Ｔｉ−Ｃ」分子内結合を含有するＴｉ含有前駆体を含み、「Ｔｉ−Ｃ」分子内結合には、Ｔｉ（ＣＯＣＨ３）（η５−Ｃ５Ｈ５）２Ｃｌ、Ｔｉ（η５−Ｃ５Ｈ５）Ｃｌ２、Ｔｉ（η５−Ｃ５Ｈ５）Ｃｌ３、Ｔｉ（η５−Ｃ５Ｈ５）２Ｃｌ２、Ｔｉ（η５−Ｃ５（ＣＨ３）５）Ｃｌ３、Ｔｉ（ＣＨ３）（η５−Ｃ５Ｈ５）２Ｃｌ、Ｔｉ（η５−Ｃ９Ｈ７）２Ｃｌ２、Ｔｉ（（η５−Ｃ５（ＣＨ３）５）２Ｃｌ、Ｔｉ（（η５−Ｃ５（ＣＨ３）５）２Ｃｌ２、Ｔｉ（η５−Ｃ５Ｈ５）２（μ−Ｃｌ）２、Ｔｉ（η５−Ｃ５Ｈ５）２（ＣＯ）２、Ｔｉ（ＣＨ３）３（η５−Ｃ５Ｈ５）、Ｔｉ（ＣＨ３）２（η５−Ｃ５Ｈ５）２、Ｔｉ（ＣＨ３）４、Ｔｉ（η５−Ｃ５Ｈ５）（η７−Ｃ７Ｈ７）、Ｔｉ（η５−Ｃ５Ｈ５）（η８−Ｃ８Ｈ８）、Ｔｉ（Ｃ５Ｈ５）２（η５−Ｃ５Ｈ５）２、Ｔｉ（（Ｃ５Ｈ５）２）２（η−Ｈ）２、Ｔｉ（η５−Ｃ５（ＣＨ３）５）２、Ｔｉ（η５−Ｃ５（ＣＨ３）５）２（Ｈ）２及びＴｉ（ＣＨ３）２（η５−Ｃ５（ＣＨ３）５）２が含まれる。ＴｉＣＬ４は、「Ｔｉハロゲン」結合を含むハロゲン化チタン前駆体の一実施例である。
【００１７】
一実施形態によれば、金属含有触媒層２４７は、ＡＬＤシステム７０内のＡＬＤ堆積プロセスによって堆積されてもよく、その一実施例が図７に示されている。図７の実施例は、基板２００をその上に支持するように構成された基板ホルダ８８を有するプロセスチャンバ８６を含む。プロセスチャンバ８６は、第１プロセス材料供給システム７２、第２プロセス材料供給システム７４、パージガス供給システム７６、及び、１つ以上の補助ガス供給源７８（酸素含有ガス、窒素含有ガス、又は所望の金属含有触媒層材料を堆積するために必要な他のものを含み得る）と結合された上部アセンブリ８４（例えばシャワーヘッド）と、基板温度制御システム８０とをさらに含む。
【００１８】
代替的に又は付加的に、コントローラ８２は、１つ以上の追加コントローラ／コンピュータ（図示せず）に結合されてもよく、追加のコントローラ／コンピュータからセットアップ情報及び／又は構成情報を得ることができる。コントローラ８２は、任意の数の処理要素７２，７４，７６，７８，８０を構成するた
【００１９】
めに用いられることができ、それらからデータを収集し、提供し、処理し、格納し、及び／又は表示することができる。コントローラ８２は、１つ以上の処理要素７２，７４，７６，７８，８０を制御するための多数のアプリケーションを含むことができる。コントローラ８２は、必要に応じて、ユーザが処理要素７２，７４，７６，７８，８０のうちの１つ以上を監視及び／又は制御するための使い易いインタフェースを提供するグラフィカルユーザインタフェース（ＧＵＩ、図示せず）を含むことができる。
【００２０】
プロセスチャンバ８６は、ダクト９０を介して、真空ポンプシステム９２及びバルブ９４を含む圧力制御システム９６にさらに結合され、圧力制御システム９６は、プロセスチャンバ８６を、金属含有触媒層２４７を形成するのに適した圧力であり、第１及び第２プロセス材料の使用に適している圧力に、制御可能に排気できるように構成されている。圧力制御システム９６は、約５０００リットル／秒（及びそれ以上）までの排気速度が可能なターボ分子真空ポンプ又は低温ポンプを含むことができ、バルブ９４は、チャンバ圧力を絞るためのゲートバルブを含むことができる。さらに、チャンバプロセスを監視するための装置（図示せず）をプロセスチャンバ８６に結合することができる。圧力制御システム９６は、例えば、プロセスチャンバ圧力を、ＡＬＤプロセスの間、約０．１トール〜約１００トールの間で制御するように構成することができる。
【００２１】
第１及び第２材料供給システム７２，７４、パージガス供給システム７６、及び１つ以上の補助ガス供給システム７８のそれぞれは、１つ以上の圧力制御デバイス、１つ以上の流量制御デバイス、１つ以上のバルブ、及び／又は、１つ以上の流量センサを含むことができる。流量制御デバイスは、空気圧駆動弁、電気機械（ソレノイド）弁、及び／又は高速パルスガス噴射弁を含むことができる。本発明の実施形態によれば、ガスは、連続的に交互にプロセスチャンバ８６にパルスされてもよく、各ガスパルスの長さは、例えば、約０．１秒と約１００秒の間であってもよい。あるいは、各ガスパルスの長さは、約１秒と約１０秒の間であってもよい。酸素含有ガス及び窒素含有ガスの例示的なガスパルス長は、約０．３秒と約３秒の間であってもよく、例えば約１秒であってもよい。例示的なパージガスパルスは、約１秒と約２０秒の間であってよく、例えば約３秒であってもよい。例示的なパルスガス注入システムは、米国特許出願公開第２００４／０１２３８０３号に詳細に記載されている。
【００２２】
図７をさらに参照すると、コントローラ８２は、ＡＬＤシステム７０への入力を通信し、ＡＬＤシステム７０からの出力を監視するのに十分な制御電圧を生成することができるマイクロプロセッサ、メモリ、及びデジタルＩ／Ｏポートを含むことができる。さらに、コントローラ８２は、プロセスチャンバ８６、基板ホルダ８８、上部アセンブリ８４、処理要素７２，７４，７６，７８、基板温度制御システム８０、及び圧力制御システム９６に接続されることができ、これらと情報を交換することができる。例えば、コントローラ８２のメモリに格納されたプログラムは、堆積プロセスを実行するためにプロセスレシピに従ってＡＬＤシステム７０の上記構成要素への入力をアクティブにするために利用されることができる。コントローラ８２の一実施例は、デル社（テキサス州オースティン）から市販されている、ＤＥＬＬ  ＰＲＥＣＩＳＩＯＮ  ＷＯＲＫＳＴＡＴＩＯＮ  ６１０ＴＭである。
【００２３】
しかしながら、コントローラ８２は、１つ以上の命令のシーケンスを実行するプロセッサに応答して、マイクロプロセッサベースで本発明の処理ステップの一部又は全部を実行する汎用コンピュータシステムとして実装されてもよい。そのような命令は、ハードディスク又は取り外し可能な媒体ドライブのような別のコンピュータ可読媒体からコントローラメモリに読み込まれてもよい。マルチプロセッシング構成の１つ以上のプロセッサは、主メモリに含まれる一連の命令を実行するためのコントローラマイクロプロセッサとして使用されてもよい。別の実施形態では、ハードウェア回路を、ソフトウェア命令の代わりに、又はソフトウェア命令と組み合わせて用いることができる。したがって、実施形態は、ハードウェア回路及びソフトウェアの特定の組み合わせに限定されない。
【００２４】
コントローラ８２は、本発明の教示に従ってプログラムされた命令を保持し、データ構造、テーブル、レコード、又は、本発明の実施のために必要であり得る他のデータを格納するための、コントローラメモリのような少なくとも１つのコンピュータ可読媒体又はメモリを含む。コンピュータ可読媒体の実施例は、ハードディスク、フロッピーディスク、テープ、光磁気ディスク、ＰＲＯＭ（ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＥＰＲＯＭ）、ＤＲＡＭ、ＳＲＡＭ、ＳＤＲＡＭ、又は任意の他の磁気媒体、コンパクトディスク（例えば、ＣＤ−ＲＯＭ）又は任意の他の光学媒体、パンチカード、紙テープ、又は孔のパターンを有する他の物理媒体、搬送波（以下に説明する）、又はコンピュータが読み取ることができる任意の他の媒体である。
【００２５】
コントローラ８２を制御するための、１つ又は複数のデバイスを駆動するための、本発明を実施するための、及び／又は、コントローラ８２が人間のユーザと相互作用することを可能にするための、ソフトウェアがコンピュータ可読媒体のいずれか１つ又は組み合わせに格納されている。そのようなソフトウェアには、デバイスドライバ、オペレーティングシステム、開発ツール、及びアプリケーションソフトウェアが含まれるが、これらに限定されるものではない。そのようなコンピュータ可読媒体は、本発明の実施において実行される処理の全部又は一部（処理が分散されている場合）を実行するための本発明のコンピュータプログラム製品をさらに含む。
【００２６】
コンピュータコードデバイスは、任意の解釈可能又は実行可能コード機構であってもよく、スクリプト、解釈可能プログラム、ダイナミックリンクライブラリ（ＤＬＬ）、Ｊａｖａ（登録商標）クラス、及び、完全な実行可能プログラムを含むが、これに限定されない。さらに、本発明の処理の一部は、より良い性能、信頼性、及び／又はコストのために分散されてもよい。
【００２７】
本明細書で使用される「コンピュータ可読媒体」という用語は、コントローラ８２のプロセッサへ実行するための命令を提供することに関与する任意の媒体を指す。したがって、コンピュータ可読媒体は、多くの形態を取ることができ、非揮発性媒体、揮発性媒体、及び伝送媒体を含むが、これに限定されない。不揮発性媒体は、例えば、光学ディスク、磁気ディスク、及び、ハードディスク又は取り外し可能媒体ドライブなどの光磁気ディスクを含む。揮発性媒体には、メインメモリなどのダイナミックメモリが含まれる。さらに、様々な形態のコンピュータ可読媒体は、コントローラ８２のプロセッサへ実行するための、１つ以上の命令の１つ以上のシークエンスを実行することに関与しうる。例えば、命令は、最初にリモートコンピュータの磁気ディスク上に担持されてもよい。リモートコンピュータは、本発明の全部又は一部を実行する命令をリモートでダイナミックメモリにロードし、ネットワークを介してコントローラ８２に命令を送ることができる。
【００２８】
コントローラ８２は、ＡＬＤシステム７０に対して局所的に配置されてもよいし、ＡＬＤシステム７０に対して遠隔に配置されてもよい。例えば、コントローラ８２は、直接接続、イントラネット、インターネット、及びワイヤレス接続のうちの少なくとも１つを用いてＡＬＤシステム７０とデータを交換しうる。コントローラ８２は、例えば、顧客サイト（すなわち、デバイスメーカーなど）のイントラネットに結合されてもよく、又は、例えばベンダーサイト（すなわち、機器製造業者）のイントラネットに結合されてもよい）。さらに、例えば、コントローラ８２は、インターネットに接続されてもよい。さらに、別のコンピュータ（コントローラ、サーバなど）は、例えば、コントローラ８２にアクセスして、直接接続、イントラネット、及びインターネットのうちの少なくとも１つを介してデータを交換することができる。また、当業者には理解されるように、コントローラ８２は、無線接続を介してＡＬＤシステム７０とデータを交換することができる。
【００２９】
基板２００の表面を金属含有触媒層２４７でコンフォーマルにコーティングすることは、金属含有触媒層２４７の異なる成分（ここでは例えば金属及び酸素）を堆積させるために、連続した交互のパルスシーケンスによって行われうる。ＡＬＤプロセスは、典型的には、ガスパルス毎に成分の単分子層未満を堆積するので、膜の異なる成分の別々の堆積シーケンスを使用して均質材料を形成することが可能である。各ガスパルスは、未反応ガス又は副産物をプロセスチャンバ８６から除去するためのそれぞれのパージ又は排気ステップを含むことができる。本発明の他の実施形態によれば、パージステップ又は排気ステップの１つ又は複数を省略することができる。
【００３０】
したがって、例示的な一実施形態として、基板２００は、ＡＬＤシステム７０のプロセスチャンバ８６内に配置され、金属含有ガスパルス及び酸素含有ガスパルスに順次曝露され、酸素含有ガスは、Ｏ２、Ｈ２Ｏ、Ｈ２Ｏ２、オゾン、（ＰＥＡＬＤシステムでの使用のための）プラズマ励起酸素、又はそれらの組み合わせを含み、及び場合によりアルゴン（Ａｒ）などの不活性ガスを含むことができる。金属は、基板２００の表面上で反応して、単層厚よりも小さい化学吸着層を形成することができる。次いで、酸素含有ガスのガスパルスからの酸素は、化学吸着された表面層と反応することができる。この一連のガス曝露を繰り返すことによって、すなわち２回の曝露を複数回交互に行うことによって、所望の厚さが達成されるまで、サイクル当たり約１オングストロームの層毎の成長を達成することが可能である。
【００３１】
一実施形態によれば、基板２００の表面を金属含有触媒層２４７でコンフォーマルにコーティングすることは、基板の表面上に金属含有触媒層２４７を吸着させるために、基板２００を金属含有ガスパルスに曝露することによって進行する。金属は、基板２００の表面上で反応して、厚い単層よりも小さい化学吸着層を形成することができる。一実施例では、金属含有触媒層２４７は、金属含有前駆体、例えばＡｌＭｅ３を含むことができる。各ガスパルスは、プロセスチャンバ８６から未反応ガス又は副産物を除去するためのそれぞれのパージ又は排気ステップを含むことができる。
【００３２】
この方法はさらに、１６において、いかなる酸化剤及び加水分解剤も存在しない状態で、凹状フィーチャ２３０及び２４０内にコンフォーマルなＳｉＯ２膜を堆積させるために、基板２００を約１５０℃以下の基板温度でシラノールガスを含むプロセスガスに曝露するステップを含む。コンフォーマルＳｉＯ２膜２４８の厚さは、シラノールガスの金属含有触媒層２４７上への自己制限的な吸着によって制御される。本発明の実施形態によれば、金属含有触媒層２４７は、凹状フィーチャ２３０及び２４０を含む基板２００上へのコンフォーマルなＳｉＯ２膜の堆積を触媒する。この触媒効果は、ＳｉＯ２膜が約３ｎｍの厚さになるまで観察され、その後、ＳｉＯ２堆積は停止する。いくつかの実施例では、シラノールガスは、トリス（ｔｅｒｔ−ペントキシ）シラノール（ＴＰＳＯＬ）、トリス（ｔｅｒｔ−ブトキシ）シラノール及びビス（ｔｅｒｔ−ブトキシ）（イソプロポキシ）シラノールからなる群から選択され得る。
【００３３】
この方法はさらに、１８において、凹状フィーチャ２３０及び２４０がボイドフリーでシームレスなＳｉＯ２材料で充填されているかどうかを判断するステップを含む。イエスの場合、基板２００をさらに処理してマイクロ電子デバイスを形成することができる。ノーの場合、凹状フィーチャがボイドフリーのシームレスなＳｉＯ２で充填されるまで、ステップ１４及び１６を少なくとも１回繰り返すことができる。
【００３４】
本発明の実施形態によれば、基板２００は、酸化剤及び加水分解剤が存在しない状態で、シラノールガスを含むプロセスガスに曝露される。本発明者らは、ボイドフリーのシームレスなＳｉＯ２充填に酸化剤及び加水分解剤は必要でないことを見出した。いくつかの実施例では、プロセスガスはアルゴンのような不活性ガスをさらに含んでいてもよい。一実施形態では、プロセスガスは、シラノールガス及び不活性ガスからなることができる。さらに、一実施形態によれば、曝露するステップの間、基板温度は、約１５０℃以下であってもよい。別の実施形態では、基板温度は約１２０℃以下であってもよい。さらに別の実施形態では、基板温度は約１００℃以下であってもよい。
【００３５】
本発明の一実施形態によれば、コーティングするステップ１４及び曝露するステップ１６は複数回行われ、最初に凹状フィーチャ２３０及び２４０の側壁部がＡｌ２Ｏ３でコーティングされた後、コーティングが繰り返されるたびに側壁部がＡｌＭｅ３でコーティングされる。
【００３６】
本発明の別の実施形態によれば、コーティングステップ１４及び曝露ステップ１６は複数回行われ、最初に側壁部にＨｆＯ２がコーティングされ、ＨｆＯ２上にＡｌ２Ｏ３がコーティングされ、その後コーティングするステップが繰り返されるたびに表面はＡｌＭｅ３でコーティングされる。
【００３７】
図３は、本発明の実施形態に従って処理され得る別の基板の断面図を概略的に示す。図３の基板３００は、図２Ｂの基板２００と似ているが、基板３００上にコンフォーマルなＳｉＯ２膜を堆積する前に、金属含有触媒層２４７の水平部分を除去するために、異方性ドライエッチングステップが行われる。異方性ドライエッチングステップは、ドライプラズマエッチングステップを含むことができる。例えば、フルオロカーボン化学物質又はハロゲン含有化学物質を用いて、エッチングを行うことができる。さらに、例えば、ＣｘＦｙベースのプロセス化学物質、ＣｘＦｙＨｚベースのプロセス化学物質又はその両方を使用することができる。さらに、残りの犠牲膜材料をエッチングするために、例えば、ＣＨ２Ｆ２及びＣＨＦ３を用いることができる。さらに、金属含有触媒層２４７の水平部分をエッチングするために、ＳＦ６ベースの化学物質を用いることができる。
【００３８】
図１及び図３を参照すると、１８において、凹状フィーチャ２３０及び２４０がボイドフリーなシームレスのＳｉＯ２材料で充填されていない場合、ステップ１４及び１６は、凹状フィーチャ２３０,２４０がボイドフリーなシームレスのＳｉＯ２材料で充填されるまで少なくとも１回繰り返されてもよい。
【００３９】
トリス（ｔｅｒｔ−ペントキシ）シラノール（ＴＰＳＯＬ）を用いてＳｉＯ２堆積実験を行った。例示的な堆積条件は、１５０℃の基板温度、６０秒のシラノールパルス持続時間、３０秒のパージガスパルス持続時間、約１Ｔｏｒｒのプロセスチャンバ圧力を含んでいた。得られたＳｉＯ２膜は、熱酸化物、石英ガラス及びＴＥＯＳ  ＣＶＤに近い屈折率を有する良好な品質であった。Ａｌ２Ｏ３層上及び吸着したＡｌＭｅ３前駆体を有する基板上で、選択的なＳｉＯ２堆積が観察された。吸着されたＡｌＭｅ３前駆体は、基材上でＡｌＭｅｘとして存在してもよいことが考えられ、ｘ＜３である。これは、シラノール前駆体を用いたＳｉＯ２堆積に対するするアルミニウムの触媒作用を実証する。この触媒作用は、ＳｉＯ２膜が約３ｎｍの厚さになるまで観察され、その後、ＳｉＯ２堆積は停止した。シラノール曝露を用いた付加的な約３ｎｍのＳｉＯ２堆積は、まず薄いＡｌ２Ｏ３層を堆積させるか又は堆積したＳｉＯ２膜上にＡｌＭｅ３前駆体を吸収させることによって達成することができる。これらの交互のステップは、厚いＳｉＯ２膜を堆積させ、凹状フィーチャをボイドフリーでシームレスなＳｉＯ２で満たすために必要に応じて繰り返すことができる。
【００４０】
図４〜６は、本発明の実施形態による約７〜約１０のアスペクト比を有する凹状フィーチャの完全なＳｉＯ２充填の断面図を示す。ＳｉＯ２充填は、上記のように、ＡｌＭｅ３とトリス（ｔｅｒｔ−ペントキシ）シラノールの交互曝露を用いて行われた。アスペクト比１０ほどの凹状フィーチャのボイドフリーでシームレスなＳｉＯ２充填が観察された。
【００４１】
図４は、約７のＡＲ（幅約２６．８ｎｍ、深さ約１９９．４ｎｍ）を有する凹状フィーチャの完全なＳｉＯ２充填を示す。
【００４２】
図５は、約８のＡＲ（約２２．８ｎｍの幅及び約１９４．４ｎｍの深さ）を有する凹状フィーチャの完全なＳｉＯ２充填を示す。
【００４３】
図６は、約１０のＡＲ（約１９．８ｎｍの幅及び約１９５．５ｎｍの深さ）を有する凹状フィーチャの完全なＳｉＯ２充填を示す。
【００４４】
本発明の一実施形態によれば、凹状フィーチャを充填するためにシラノールガス（例えば、ＴＰＳＯＬ）を用いて堆積されたＳｉＯ２膜は、ＳＴＩ用途に使用することができる。ＳＴＩｓは、隣接する半導体デバイス構成要素間の電流リークを防止する集積回路フィーチャである。ＳＴＩｓは、トランジスタが形成される前の半導体デバイス製造プロセスの初期に生成される。ＳＴＩｓを形成する重要なステップは、シリコン内にトレンチパターンをエッチングするステップと、トレンチを充填するための１つ以上の誘電材料（例えばＳｉＯ２）を堆積するステップと、化学機械平坦化（ＣＭＰ）のような技術を用いて余剰の誘電体を除去するステップと、を含む。
【００４５】
高度な集積回路用のＳＴＩに使用されるＳｉＯ２膜のための材料及び処理要件には、良好な充填特性（すなわち、ボイドのない完全な充填）、サーマルバジェットの抑制による低温堆積及びアニーリング、及び従来の熱酸化物に類似のエッチング特性が含まれる。これらの要求に取り組むためにいくつかの方法が開発されている。一例では、ＦｉｎＦＥＴ構造のＳＴＩのための十分な充填を達成するために、流動可能ＣＶＤ（ＦＣＶＤ）プロセスが開発されている。しかし、ＦＣＶＤは、高密度化して良好なエッチング特性を有する良質の酸化物を形成するために、蒸気中で約１０００℃の温度で硬化させることと、Ｎ２アニールを必要とする。しかしながら、このような高温は、多くの製造プロセスにとって許容できない。あるいは、ＵＶ硬化と約５００℃の温度で１〜２時間の水蒸気アニールとの組み合わせを用いて、ＦＣＶＤＳｉＯ２を改善することができる。
【００４６】
デバイスのフィーチャサイズが縮小されるにつれて、Ｇｅ及びＳｉＧｅのような新しいチャネル材料が高度集積回路に導入されている。例えば、ＳｉＧｅのような高移動度チャネル材料は、１４ｎｍを超える寸法のＦｉｎＦＥＴデバイスの性能目標を達成するために重要である。ＦｉｎＦＥＴにおけるＳｉＧｅの使用は、Ｇｅの外拡散を回避するためにサーマルバジェット（すなわち、アニール温度及び時間）を制限する。これは、その後の湿式処理ステップに適合するロバストなＳＴＩ材料を達成するための処理オプションを制限する。
【００４７】
図８は、本発明の一実施形態によるＳＴＩ構造を形成することができる凹状フィーチャのＳｉＯ２充填の断面図を示す。ＳｉＯ２は、ＡｌＭｅ３とＴＰＳＯＬの交互曝露を用いて１５０℃で堆積された。この図は、視認可能なボイドやシームのない優れたＳｉＯ２充填を示す。ＳｉＯ２の充填は、異なるアスペクト比を有する凹状フィーチャに対して行われた。
【００４８】
図９は、本発明の一実施形態による、ＳｉＯ２膜厚及びウェハ内不均一性（ＷｉＷＮＵ）をＴＰＳＯＬパルス長の関数として示す。ＴＰＳＯＬパルス持続時間変化させて、ＡｌＭｅ３とＴＰＳＯＬの順次曝露を使用して、１５０℃の基板温度で１５Åの厚さの化学酸化物層上にＳｉＯ２膜を堆積させた。この図は、ＡｌＭｅ３曝露後の約６０秒のＴＰＳＯＬパルス持続時間に対して、ＳｉＯ２厚さが自己制限的であったことを示している。図はさらに、（黒丸で）ＡｌＭｅ３露出を省略した場合には、６０秒及び１２０秒のＴＰＳＯＬパルス持続時間の後に化学酸化物層上にＳｉＯ２堆積が観察されなかったことを示している。
【００４９】
図１０は、本発明の一実施形態による、ＳｉＯ２膜の６３３ｎｍでの屈折率をサーマルバジェットに対して示す。ＳｉＯ２膜は１５０℃で堆積され、その後示されている温度でアニールされた。結果は、すべてのＳｉＯ２膜について屈折率が１．４〜１．５であったことを示している。これは、熱酸化膜についての約１．４５７の屈折率によく匹敵する。
【００５０】
図１１は、ＤＨＦ（１：１００）中のＳｉＯ２膜のエッチング量をエッチング時間の関数として示す。ＳｉＯ２膜は１５０ｎｍの厚さを有し、化学酸化物層上にＡｌＭｅ３とＴＰＳＯＬの交互曝露を用いて１５０℃で堆積された。図は９４Å／分の線形エッチング速度を示す。
【００５１】
図１２は、ＤＨＦ中の異なるＳｉＯ２膜のエッチングレート又はエッチング速度を示す。使用されたエッチング溶液は、ＤＨＦ（１：１００）、ＤＨＦ（１：３３５）、及びＤＨＦ（１：１０００）であった。  ＳｉＯ２膜は、１）熱酸化物、  ２）４８０℃で高密度プラズマ（ＨＤＰ）を用いて堆積されたＳｉＯ２、３）４３０℃でＴＥＯＳを用いたプラズマプロセスを用いて堆積されたＳｉＯ２、４）４００℃でＴＥＯＳを用いたプラズマプロセスを用いて堆積されたＳｉＯ２、５）４８０℃で形成されたドープされていないシリカガラス（ＵＳＧ）、６）ＦＣＶＤを用いて堆積され、１０５０℃で２時間アニールされたＳｉＯ２、７）５４０℃でアニールしたＨＡＲＰＴＭ酸化膜、８）４３０℃でアニールしたＨＡＲＰＴＭ酸化膜、９）ＡＬＤを使用した室温でシリコン前駆体とプラズマＯ２との交互曝露を用いて堆積したＳｉＯ２、１０）１５０℃でＡｌＭｅ３とＴＰＳＯＬの交互曝露を用いて堆積したＳｉＯ２、を含む。次世代の半導体デバイスのためには、ＳｉＯ２は低基板温度で堆積され、熱酸化膜と同様のエッチング速度を有することが好ましい。図１２の結果は、１５０℃でＡｌＭｅ３とＴＰＳＯＬとを用いて堆積されたＳｉＯ２が、他のＳｉＯ２膜よりもこれらの２つの要件を良好に満たすことを示している。
【００５２】
図１３は、サーマルバジェットの関数としてのＳｉＯ２厚さ収縮量及び厚さ変化率を示す。ＳｉＯ２膜は化学酸化膜上で１５０ｎｍの厚さを有し、ＡｌＭｅ３とＴＰＳＯＬとの交互曝露を用いて１５０℃で堆積された。この図は、Ｎ２中で５００℃の堆積後アニールを行った後の膜厚が３％未満変化したことを示す。これは、堆積後の蒸気アニール後のＦＣＶＤ膜の２０〜５０％の収縮と比較することができる。
【００５３】
図１４は、アニール温度の関数としてのＤＨＦ中のＳｉＯ２膜のエッチング速度を示す。ＳｉＯ２膜は、ＡｌＭｅ３とＴＰＳＯＬとの交互露光を用いて熱酸化膜上に１５０℃で堆積された。堆積したままのＳｉＯ２膜のいくつかを、ＤＨＦ中でエッチングする前にＮ２中でさらに５分間アニールした。１）アニールなし、２）２５０℃でアニール、３）５００℃でアニール、４）７００℃でアニール、５）８００℃でアニール。この図は、６）熱酸化物のエッチング速度にさらに匹敵するように、アニーリングがＳｉＯ２膜を改良することを示している。
【００５４】
図１５は、ＳｉＯ２膜の物理的厚さに対する等価酸化物厚さ（ＥＯＴ）を示す。  ＳｉＯ２膜は、ＡｌＭｅ３とＴＰＳＯＬとの交互曝露を用いて１５０℃で堆積され、その後４００℃で処理された。この図のデータから誘電率（ｋ）４．０６を算出した。この値は、熱酸化物層のｋ値３．９と非常によく一致する。
【００５５】
図１６Ａ及び図１６Ｂは、本発明の一実施形態による基板の処理方法を断面図で模式的に示す。基板１６００は、第１表面１６１１を有する第１材料１６１０と、第２表面１６２１を有する第２材料１６２０とを含み、第１材料は第２材料１６２０とは異なる。図１６Ａの非限定的な実施例では、第２材料は第１材料内に嵌め込まれている。いくつかの実施例では、第１材料１６１０は、シリコン、ゲルマニウム、シリコンゲルマニウム、誘電体材料、金属、及び金属含有材料からなる群から選択されてもよい。誘電体材料は、ＳｉＯ２、ＳｉＯＮ、ＳｉＮ、高比誘電率材料、低比誘電率材料及び超比誘電率材料からなる群から選択されてもよい。一実施例では、高比誘電率材料は、ＨｆＯ２及びＺｒＯ２から選択することができる。例えば、第２材料１６２０は、Ａｌ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、Ａｌ含有前駆体、Ａｌ合金、ＣｕＡｌ、ＴｉＡｌＮ、ＴａＡｌＮ、Ｔｉ、ＴｉＡｌＣ、ＴｉＯ２、ＴｉＯＮ、ＴｉＮ、Ｔｉ含有前駆体、Ｔｉ−合金及びそれらの組み合わせからなる群から選択される金属含有触媒層を含むことができる。
【００５６】
この方法は、第１材料１６１０の第１表面１６１１上ではなく、第２材料１６２０の第２表面１６２１上に選択的にＳｉＯ２膜１６３０を堆積させるために、シラノールガスを含むプロセスガスに基板１６００を曝露することを含む。本発明の実施形態によれば、金属含有触媒層は、第２表面１６２１上へのＳｉＯ２膜１６３０の選択的堆積を触媒する。この触媒効果は、ＳｉＯ２膜１６３０の厚さが、シラノールガスがもはや金属含有触媒層と相互作用することができない厚さに達するまで、観察される。その後、ＳｉＯ２の成膜が停止する。一実施例では、この厚さは約３ｎｍの厚さでありうる。
【００５７】
本発明の実施形態によれば、基板１６００は、酸化剤及び加水分解剤が存在しない状態で、シラノールガスを含むプロセスガスに曝露される。いくつかの例では、プロセスガスはアルゴンのような不活性ガスをさらに含んでいてもよい。一実施形態では、プロセスガスは、シラノールガス及び不活性ガスからなることができる。さらに、一実施形態によれば、基板温度は、曝露中、約１５０℃以下であってもよい。別の実施形態では、基板温度は約１２０℃以下であってもよい。さらに別の実施形態では、基板温度は約１００℃以下であってもよい。いくつかの実施形態によれば、約０．１トール〜約１００トールのプロセスチャンバ圧力をシラノールガス曝露中に使用することができる。いくつかのプロセスチャンバ圧力の例には、０．１Ｔｏｒｒ〜１０Ｔｏｒｒ、０．５Ｔｏｒｒ〜１０Ｔｏｒｒ、０．５Ｔｏｒｒ〜５Ｔｏｒｒ、約１０Ｔｏｒｒ未満、約５Ｔｏｒｒ未満、及び約２Ｔｏｒｒ未満が含まれる。
【００５８】
図１６Ａ及び図１６Ｂで説明される方法は、非成長面（第１面１６１１）ではなく、成長面（第２面１６２１）上への選択的ＳｉＯ２堆積を提供する。一実施例では、ＳｉＯ２膜は、さらなる基板処理中に第２表面１６２１を保護するキャッピング層として使用することができる。一実施例では、第２表面１６２１の保護がもはや必要でないときに、キャッピング層を基板１６００から除去することができる。別の実施例では、キャッピング層は、マイクロエレクトロニクスデバイスの永久的な部分となり得る。
【００５９】
本発明は、その１つ又は複数の実施形態の説明によって例示されており、実施形態はかなり詳細に記載されているが、添付の特許請求の範囲をそのようなものに限定すること又はいかなる制限も意図するものではない。さらなる利点及び変更は、当業者には容易に明らかであろう。したがって、より広範な態様における本発明は、示され説明された特定の詳細、代表的な装置及び方法、及び例示的な例に限定されない。したがって、一般的な発明概念の範囲から逸脱することなく、そのような詳細から発展させることができる。
【図１】
0006427218.tif 000002
【図２Ａ】
0006427218.tif 000003
【図２Ｂ】
0006427218.tif 000004
【図２Ｃ】
0006427218.tif 000005
【図３】
0006427218.tif 000006
【図４】
0006427218.tif 000007
【図５】
0006427218.tif 000008
【図６】
0006427218.tif 000009
【図７】
0006427218.tif 000010
【図８】
0006427218.tif 000011
【図９】
0006427218.tif 000012
【図１０】
0006427218.tif 000013
【図１１】
0006427218.tif 000014
【図１２】
0006427218.tif 000015
【図１３】
0006427218.tif 000016
【図１４】
0006427218.tif 000017
【図１５】
0006427218.tif 000018
【図１６Ａ】
0006427218.tif 000019
【図１６Ｂ】
0006427218.tif 000020