(57)【特許請求の範囲】
【請求項１】
スイッチング可能な電流経路を有する活性領域を含む半導体装置であって、
第１面と、前記第１面と反対の第２面とを有する第１導電型の半導体層と、
前記第１面上に設けられた第１主電極と、
前記半導体層の前記第２面上に設けられ、前記半導体層の前記第２の面に垂直な前記活性領域の断面において、前記第１導電型を有する複数の第１ピラーおよび前記第１導電型と異なる第２導電型を有する複数の第２ピラーを前記第２面の面内方向において交互に含み、前記第１ピラーの不純物濃度が一定であり前記第２ピラーの不純物濃度が一定である、スーパージャンクション層と、
前記第２ピラーのそれぞれの上に設けられ、前記スーパージャンクション層上において前記第１ピラーに達し、前記第２導電型を有する複数の第１ウェルと、
前記第１ウェルのそれぞれの上に設けられ、前記第１ウェルによって前記第１ピラーから隔てられ、前記第１導電型を有する複数の第１不純物領域と、
前記第１ピラーのそれぞれの上に設けられ、前記断面において前記第２ピラーから離れて配置され、前記第２導電型を有する複数の第２ウェルと、
前記第２ウェルのそれぞれの上に設けられ、前記第２ウェルによって前記第１ピラーから隔てられ、前記第１導電型を有する複数の第２不純物領域と、
絶縁膜を介して、前記第１ピラーと前記第１不純物領域との間で前記第１ウェルに対向しかつ前記第１ピラーと前記第２不純物領域との間で前記第２ウェルに対向する制御電極と、
前記第１ウェル、前記第２ウェル、前記第１不純物領域、および前記第２不純物領域の各々に接合された第２主電極と、
を備える、半導体装置。
【請求項２】
前記第１ウェルは、前記第１ピラー上へ延びている、請求項１に記載の半導体装置。
【請求項３】
前記第１ウェルは、前記第１ピラーと前記第２ピラーとの境界上に端を有する、請求項１に記載の半導体装置。
【請求項４】
前記第１ウェルの不純物濃度は、前記第２ピラーのうち前記第１ウェルに接する部分の不純物濃度と同じである、請求項３に記載の半導体装置。
【請求項５】
前記第１ピラーおよび前記第２ピラーは、前記半導体層の前記第２の面に平行なレイアウトにおいて、ストライプ状に配置されている、請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記第２ピラーは、前記半導体層の前記第２面に平行なレイアウトとして複数のピラーパターンを有し、前記複数のピラーパターンは少なくとも２つの方向の各々に沿って周期的に配置されている、請求項１から４のいずれか１項に記載の半導体装置。
【請求項７】
前記少なくとも２つの方向は、互いに直交する２つの方向を含む、請求項６に記載の半導体装置。
【請求項８】
前記第２ピラーは、前記半導体層の前記第２面に平行なレイアウトとして複数のピラーパターンを有し、前記複数のピラーパターンは、一の方向に沿って周期的に配置されており、かつ、前記一の方向に垂直な方向に沿って千鳥状に配置されている、請求項１から４のいずれか１項に記載の半導体装置。
【請求項９】
前記第２ウェルは、前記半導体層の前記第２の面に平行なレイアウトにおいて、ストライプ状に配置されている、請求項１から５のいずれか１項に記載の半導体装置。
【請求項１０】
前記第２ウェルは、前記半導体層の前記第２面に平行なレイアウトとして複数のウェルパターンを有し、前記複数のウェルパターンは少なくとも２つの方向の各々に沿って周期的に配置されている、請求項１から８のいずれか１項に記載の半導体装置。
【請求項１１】
前記断面において、前記複数の第２ピラーの各々は同じ幅を有しており前記複数の第２ピラーは等間隔で配置されている、請求項１から１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記断面において、前記第２ウェルの各々の幅は前記第１ウェルの各々の幅よりも小さい、請求項１から１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記スーパージャンクション層は炭化珪素からなる、請求項１から１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記第１導電型はｎ型であり、前記第２導電型はｐ型である、請求項１から１３のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、スーパージャンクション構造を有する半導体装置に関するものである。
【背景技術】
【０００２】
パワーエレクトロニクスで用いられる半導体装置としては、半導体基板の両面に電極を有する縦型素子が主流であり、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：金属酸化物半導体電界効果トランジスタ）またはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）が典型的なものである。通常の縦型ＭＯＳＦＥＴは、オフ状態とされると、ドリフト層において空乏層が伸び、これが耐圧層として機能する。ドリフト層の厚みが小さかったり、あるいはドリフト層の不純物濃度が高かったりすると、薄い空乏層しか形成され得ないので、素子の耐圧は低下する。一方、ＭＯＳＦＥＴがオン状態のときは、半導体基板とドリフト層とを通る電流が流れ、この電流が受ける抵抗がオン抵抗と称される。ドリフト層が有する抵抗、すなわちドリフト抵抗、は、半導体基板の抵抗に比べて高いので、ＭＯＳＦＥＴの主要な抵抗成分の一つである。従って、ドリフト抵抗を低くすることによってオン抵抗を実質的に下げることができる。そのための典型的な方法は、ドリフト層の厚みを小さくすること、または、ドリフト層の不純物濃度を高めることである。以上から、高い耐圧と低いオン抵抗との間に、トレードオフが存在する。【０００３】
この耐圧とオン抵抗との間のトレードオフを解決することができる構造として、スーパージャンクション構造が提案されている。スーパージャンクション構造の場合、ドリフト層において、電流が流れる方向に直交する方向に沿って、ｐ型ピラーとｎ型ピラーとが交互に配列されている。この構造によれば、半導体素子の表面近傍に存在するｐｎ接合面または金属接合面から広がる空乏層の他に、ｐ型ピラーとｎ型ピラーとの間のｐｎ接合面からも空乏層が広がる。つまり、ドリフト層にはピラーの深さと同じ深さにわたって空乏層が形成される。たとえばドリフト層の導電型がｎ型である場合、ドリフト抵抗を低減するためにｎ型ピラーの不純物濃度が高められたとしても、ｎ型ピラーとｐ型ピラーとの間での不純物濃度の釣り合いを維持することによってこれらピラー内が完全に空乏化されるようにすれば、高い耐圧を維持することができる。よって、スーパージャンクション構造により半導体装置の耐圧とオン抵抗との間のトレードオフを劇的に改善することが期待される。【０００４】
上述したピラーの形成方法としては、エピタキシャル成長工程およびイオン注入工程を交互に繰り返すマルチエピタキシャル方式と、エピタキシャル層にトレンチを形成した後にそれを埋め込むエピタキシャル層をさらに形成する埋め込みエピタキシャル方式とがある。いずれの方式においても、ピラー構造のアスペクト比の大きさには限界があることから、ピラー構造の幅は、ピラー構造の深さに応じて大きくなる。ピラー構造の深さは、用いられる半導体材料と、求められる耐圧とを考慮して定められる。たとえば、炭化珪素（ＳｉＣ）を用いて耐圧６５００Ｖを得るには、深さ４０μｍ程度のｐ型ピラーが必要であると考えられる。これが埋め込みエピタキシャル方式によって形成される場合について、以下に検討する。【０００５】
まず、トレンチを形成するためにエッチングマスクが形成される。ＳｉＣエッチング用に一般的な、テトラエチルオルソシリケート（ＴＥＯＳからなる酸化膜マスクが用いられるとすると、エッチング選択比を考慮して１０μｍ程度のマスク厚みが必要になる。この厚みの酸化膜マスクのパターンをドライエッチングによって形成する際には、厚み６μｍ程度のレジストマスクが必要となる。レジストマスクのパターニングにおいて安定的に形成し得る開口のアスペクト比を考慮すると、レジストマスクに形成される開口の幅は、おおよそ４μｍ以上となる。エッチングによってレジストマスクの開口が酸化膜マスクに転写され、さらにＳｉＣトレンチに転写される過程において、パターンの幅寸法は拡大する。よって、安定的に得られるｐ型ピラーの幅は、７μｍ〜８μｍ以上になる。【０００６】
詳しくは後述するが、ｐ型ピラーの幅が決まると、耐圧を維持しつつドリフト抵抗を最小化する、ｎ型ピラーの幅およびｎ型ピラーのドナー濃度の組み合わせが、一意的に決まる。これは、前述したようにｐ型ピラーとｎ型ピラーとの間での不純物濃度の釣り合いが必要であるために、ｎ型ピラーの幅とｎ型ピラーのドナー濃度とを独立に設定することができないことによる。たとえば、ｐ型ピラーの幅が８μｍ程度のとき、ドリフト抵抗を最小化するには、ｎ型ピラーの幅は４μｍ程度が適当である。この場合、ｐ型ピラーの幅とｎ型ピラーの幅との合計であるスーパージャンクションのピラーピッチは１２μｍ程度になる。【０００７】
通常、スーパージャンクション構造を有するＭＯＳＦＥＴが作製される場合、１つのピラーピッチ内に１つのＭＯＳＦＥＴセルが配置されることが多く、その場合、ＭＯＳＦＥＴのセルピッチは、スーパージャンクションのピラーピッチと同じになり、上記の例では１２μｍ程度になる。これに対して、スーパージャンクション構造を有しない通常のＭＯＳＦＥＴのセルピッチは、その半分程度であることが多い。よって、通常、スーパージャンクション構造の適用にともなってセルピッチが大きくなる。その結果、単位面積当たりのチャネル幅、すなわちチャネル幅密度、が小さくなり、それに対応してチャネル抵抗が大きくなる。特に半導体材料がＳｉＣの場合、ＳｉＣ／ＳｉＯ２の界面準位密度が高いことに起因して、チャネルにおけるキャリア移動度が、結晶中でのキャリア移動度から想定される値に比べて極めて低い。そのため、ＳｉＣ−ＭＯＳＦＥＴのチャネル抵抗はもともと大きい。上記のようにチャネル幅密度が小さくなると、チャネル抵抗がさらに大きくなる。その結果、比較的大きなドリフト抵抗を有する高耐圧ＭＯＳＦＥＴにおいてさえも、チャネル抵抗がオン抵抗の主な成分になる。【０００８】
また、スーパージャンクション構造を有しない通常のＭＯＳＦＥＴの場合は、チャネル幅密度が高くなるように、各々が四角形また六角形など多角形パターンを有するユニットセルが周期的に配列される構造（セル構造）が適用されることが多い。一方、スーパージャンクション構造を有するＭＯＳＦＥＴの場合は、スーパージャンクション構造を形成する工程の難易度が高いことから、複雑なセル構造の適用によって工程をさらに複雑化することを避けることが多い。具体的には、上述したような多角形パターンの形状ではなく、より簡素なストライプ形状が用いられることが多い。その結果、チャネル幅密度はさらに低下する。【０００９】
特開２０１０−０４０９７５号公報（特許文献１）においては、スーパージャンクション構造の配列ピッチと、縦型ＭＯＳＦＥＴの配列ピッチとを、互いによって制限されることなく定めることを可能とすることによって、双方の性能を適正に引き出すことが意図されている。そのために、たとえば、トレンチＭＯＳＦＥＴの長手方向をピラーの長手方向から４５度回転させることにより、スーパージャンクション構造のピラーピッチにかかわらず、トレンチＭＯＳＦＥＴの間隔を決定することが提案されている。その場合、特にＳｉ結晶において、ピラーを形成するためのトレンチの側壁を（１１０）面とすることによって、制御電極用のトレンチの側壁を（１００）面とすることにより、優れた特性を得ることができる旨が主張されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−０４０９７５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上記特開２０１０−０４０９７５号公報の上記技術によれば、たとえばＭＯＳＦＥＴがｎチャネル型の場合、長手方向に延在するＭＯＳＦＥＴ構造のうちｐ型ピラーと交差している部分は、スイッチング動作に寄与することができない。よって実効的なチャネル幅密度の向上が限られてしまい、それに対応して、チャネル抵抗の低減によるオン抵抗の低減の効果も限られてしまう。【００１２】
本発明は以上のような課題を解決するためになされたものであり、その目的は、チャネル抵抗の低減によってオン抵抗を低減することができる半導体装置を提供することである。
【課題を解決するための手段】
【００１３】
本発明の半導体装置は、スイッチング可能な電流経路を有する装置である。半導体装置は、半導体層と、第１主電極と、スーパージャンクション層と、複数の第１ウェルと、複数の第１不純物領域と、複数の第２ウェルと、複数の第２不純物領域と、制御電極と、第２主電極とを有している。半導体層は、第１面と、第１面と反対の第２面とを有しており、第１導電型のものである。第１主電極は第１面上に設けられている。スーパージャンクション層は半導体層の第２面上に設けられている。スーパージャンクション層は、第１導電型を有する複数の第１ピラーと、第１導電型と異なる第２導電型を有する複数の第２ピラーとを、第２面の面内方向において交互に含み、第１ピラーの不純物濃度が一定であり第２ピラーの不純物濃度が一定である。第１ウェルは、第２ピラーのそれぞれの上に設けられており、スーパージャンクション層上において第１ピラーに達しており、第２導電型を有している。第１不純物領域は、第１ウェルのそれぞれの上に設けられており、第１ウェルによって第１ピラーから隔てられており、第１導電型を有している。第２ウェルは、第１ピラーのそれぞれの上に設けられており、電流経路を含む断面において第２ピラーから離れて配置されており、第２導電型を有している。第２不純物領域は、第２ウェルのそれぞれの上に設けられており、第２ウェルによって第１ピラーから隔てられており、第１導電型を有している。制御電極は絶縁膜を介して、第１ピラーと第１不純物領域との間で第１ウェルに対向しかつ第１ピラーと第２不純物領域との間で第２ウェルに対向している。第２主電極は、第１ウェル、第２ウェル、第１不純物領域、および第２不純物領域の各々に接合されている。
【発明の効果】
【００１４】
本発明によれば、第２ピラー上の第１ウェルだけでなく、第１ピラー上の第２ウェルも、電流経路のスイッチングに寄与し得る。これによりチャネル幅密度が高められる。よって半導体装置のオン抵抗を低減することができる。【００１５】
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１における半導体装置の構成を概略的に示す断面斜視図である。
【図２】図１における第２主電極の図示を省略した一部拡大図である。
【図３】図２における制御電極近傍の構造の図示を省略した図である。
【図４】本発明の実施の形態１における半導体装置の平面レイアウトを概略的に示す平面図である。
【図５】ｎ型ピラー幅とドリフト抵抗の変化との関係の計算結果を例示するグラフ図である。
【図６】本発明の実施の形態１における半導体装置の製造方法の第１工程を概略的に示す断面斜視図である。
【図７】本発明の実施の形態１における半導体装置の製造方法の第２工程を概略的に示す断面斜視図である。
【図８】本発明の実施の形態１における半導体装置の製造方法の第３工程を概略的に示す断面斜視図である。
【図９】本発明の実施の形態１における半導体装置の製造方法の第４工程を概略的に示す断面斜視図である。
【図１０】本発明の実施の形態１における半導体装置の製造方法の第５工程を概略的に示す断面斜視図である。
【図１１】本発明の実施の形態２における半導体装置の構成を、第２主電極の図示を省略しつつ概略的に示す断面斜視図である。
【図１２】図１１における制御電極近傍の構造の図示を省略した図である。
【図１３】本発明の実施の形態２における半導体装置の製造方法の工程を概略的に示す断面斜視図である。
【図１４】本発明の実施の形態３における半導体装置が有する半導体部分の構成を概略的に示す部分平面図である。
【図１５】図１４の半導体装置が有するスーパージャンクション層９０の平面レイアウトを概略的に示す部分平面図である。
【図１６】本発明の実施の形態３における半導体装置の製造方法の第１工程を概略的に示す部分平面図である。
【図１７】本発明の実施の形態３における半導体装置の製造方法の第２工程を概略的に示す部分平面図である。
【図１８】本発明の実施の形態３における半導体装置の製造方法の第３工程を概略的に示す部分平面図である。
【図１９】図１４の変形例を示す図である。
【図２０】図１５の変形例を示す図である。
【図２１】図１６の変形例を示す図である。
【図２２】図１７の変形例を示す図である。
【図２３】図１８の変形例を示す図である。
【図２４】本発明の実施の形態４における半導体装置の構成を概略的に示す断面斜視図である。
【図２５】図２４の半導体部分の構造の構成を概略的に示す一部拡大図である。
【図２６】本発明の実施の形態５における半導体装置の構成を概略的に示す断面斜視図である。
【図２７】本発明の実施の形態５における半導体装置の製造方法の第１工程を概略的に示す断面斜視図である。
【図２８】本発明の実施の形態５における半導体装置の製造方法の第２工程を概略的に示す断面斜視図である。
【図２９】本発明の実施の形態５における半導体装置の製造方法の第３工程を概略的に示す断面斜視図である。
【図３０】本発明の実施の形態６における半導体装置の構成を概略的に示す断面斜視図である。
【図３１】本発明の実施の形態６における半導体装置の製造方法の第１工程を概略的に示す断面斜視図である。
【図３２】本発明の実施の形態６における半導体装置の製造方法の第２工程を概略的に示す断面斜視図である。
【図３３】本発明の実施の形態７における半導体装置の構成を概略的に示す断面斜視図である。
【図３４】本発明の実施の形態７における半導体装置の製造方法の第１工程を概略的に示す断面斜視図である。
【図３５】本発明の実施の形態７における半導体装置の製造方法の第２工程を概略的に示す断面斜視図である。
【図３６】本発明の実施の形態７における半導体装置の製造方法の第３工程を概略的に示す断面斜視図である。
【発明を実施するための形態】
【００１７】
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、図中のドットパターンは、図面を見やすくするための参考に付されているものである。
【００１８】
＜実施の形態１＞
（構成）
図１は、本実施の形態１におけるＭＯＳＦＥＴ１０１（半導体装置）の構成を概略的に示す断面斜視図である。図２は、図１におけるソース電極１１（第２主電極）の図示を省略した一部拡大図である。図３は、図２におけるゲート電極９（制御電極）近傍の構造の図示を省略した図である。図４は、ＭＯＳＦＥＴ１０１の平面レイアウトを概略的に示す平面図である。
【００１９】
ＭＯＳＦＥＴ１０１は、スイッチング可能な電流経路を有する活性領域１００Ａ（図４）を含む装置である。ＭＯＳＦＥＴ１０１はプレーナゲート型である。ＭＯＳＦＥＴ１０１は、平面レイアウト（図４）として、上記電流経路を有する活性領域１００Ａと、その外側に配置された非活性領域１００Ｎとを有している。典型的には、活性領域１００Ａには、スイッチング可能な電流経路を構成するための周期的な微細構造が設けられており、非活性領域１００Ｎには、耐電圧を抑制するための構造が設けられている。図１〜図３は、活性領域１００Ａ中の構造を示している。
【００２０】
ＭＯＳＦＥＴ１０１は、半導体基板１（半導体層）と、ドレイン電極１２（第１主電極）と、スーパージャンクション層９０と、複数の第１ウェル５ａと、複数の第１ソース領域６ａ（第１不純物領域）と、複数の第２ウェル５ｂと、複数の第２ソース領域６ｂ（第２不純物領域）と、ゲート電極９（制御電極）と、ソース電極１１（第２主電極）とを有している。ＭＯＳＦＥＴ１０１は、ＭＯＳ構造（ＭＯＳＦＥＴセル）を構成するために、ゲート絶縁膜８（絶縁膜）と、ゲート電極９と、層間絶縁膜１０とを有している。また本実施の形態においては、ＭＯＳＦＥＴ１０１はエピタキシャル層２を有している。また本実施の形態においては、ＭＯＳＦＥＴ１０１はコンタクト領域７ａおよびコンタクト領域７ｂを有している。
【００２１】
半導体基板１は、下面Ｓ１（第１面）と、下面Ｓ１と反対の上面Ｓ２（第２面）とを有している。なお図中に示されたＸＹＺ座標系は、ＸＹ面が上面Ｓ２に平行となり、Ｚ軸が半導体基板１の厚み方向に平行となるように配置されている。ＭＯＳＦＥＴ１０１の電流経路は、下面Ｓ１と上面Ｓ２との間をつなぐように形成される。よってＭＯＳＦＥＴ１０１は、いわゆる縦型スイッチング装置である。半導体基板１はｎ型（第１導電型）を有している。
【００２２】
エピタキシャル層２は、半導体基板１の上面Ｓ２上におけるエピタキシャル結晶成長によって形成された層である。エピタキシャル層２はｎ型を有している。典型的には、エピタキシャル層２の不純物濃度は半導体基板１の不純物濃度よりも低い。
【００２３】
スーパージャンクション層９０は半導体基板１の上面Ｓ２上にエピタキシャル層２を介して設けられている。半導体基板１の上面Ｓ２に垂直な活性領域１００Ａの断面（図１）において、スーパージャンクション層９０は、ｎ型（第１導電型）を有する複数のｎ型ピラー３（第１ピラー）と、ｐ型（第１導電型と異なる第２導電型）を有する複数のｐ型ピラー４（第２ピラー）とを、上面Ｓ２の面内方向（図１におけるＸＹ面内方向）において交互に含んでいる。具体的には、本実施の形態においては、面内方向（図１におけるＸＹ面内方向）における一の方向（図１におけるＸ方向）においてｎ型ピラー３およびｐ型ピラー４が交互に配置されており、面内方向（図１におけるＸＹ面内方向）における当該一の方向（Ｘ方向）に直交する方向（Ｙ方向）に沿ってｎ型ピラー３およびｐ型ピラー４の各々が延在している。すなわち、半導体基板１の上面Ｓ２に平行なレイアウト（「平面レイアウト」とも称する）において、ｎ型ピラー３およびｐ型ピラー４はストライプ状に配置されている。好ましくは、半導体基板１の上面Ｓ２に垂直な活性領域１００Ａの断面（図１におけるＺＸ面に平行な断面）において、複数のｐ型ピラー４の各々は同じ幅（図１におけるＸ方向に沿った寸法）を有しており、また複数のｐ型ピラー４は等間隔（図１におけるＸ方向に沿った間隔）で配置されている。
【００２４】
スーパージャンクション層９０は本実施の形態においてはＳｉＣからなる。すなわち、ＭＯＳＦＥＴ１０１は炭化珪素半導体装置であることが好ましい。ＳｉＣからなるスーパージャンクション層９０を容易に形成するために、エピタキシャル層２および半導体基板１もＳｉＣからなることが好ましい。エピタキシャル層２は省略されてもよく、その場合、スーパージャンクション層９０は半導体基板１の上面Ｓ２上に、間接的にではなく直接的に設けられる。
【００２５】
第１ウェル５ａはｐ型を有している。第１ウェル５ａはｐ型ピラー４のそれぞれの上に設けられている。第１ウェル５ａはスーパージャンクション層９０上においてｎ型ピラー３に達しており、好ましくは、図１〜図３に示されているように、ｎ型ピラー３上へ延びている。第１ソース領域６ａはｎ型を有している。第１ソース領域６ａは、第１ウェル５ａのそれぞれの上に設けられており、第１ウェル５ａによってｎ型ピラー３から隔てられている。
【００２６】
第２ウェル５ｂはｐ型を有している。第２ウェル５ｂはｎ型ピラー３のそれぞれの上に設けられている。第２ウェル５ｂは、半導体基板１の上面Ｓ２に垂直な活性領域１００Ａの断面（図１）において、ｐ型ピラー４から離れて配置されている。第２ソース領域６ｂはｎ型を有している。第２ソース領域６ｂは、第２ウェル５ｂのそれぞれの上に設けられており、第２ウェル５ｂによってｎ型ピラー３から隔てられている。第２ウェル５ｂは本実施の形態においては、半導体基板１の上面Ｓ２に平行なレイアウトにおいて、ストライプ状に配置されている（後述する図１０における上面参照）。好ましくは、半導体基板１の上面Ｓ２に垂直な活性領域１００Ａの断面（図１）において、第２ウェル５ｂの各々の幅は第１ウェル５ａの各々の幅よりも小さい。なお、第１ウェル５ａの各々の幅は同じであってよく、また第２ウェル５ｂの各々の幅は同じであってよい。
【００２７】
ソース電極１１は、半導体基板１の上面Ｓ２側に設けられており、第１ウェル５ａ、第２ウェル５ｂ、第１ソース領域６ａ、および第２ソース領域６ｂの各々に接合されている。なお本実施の形態においては、第１ウェル５ａの一部が、相対的に高濃度を有するコンタクト領域７ａとされており、第１ウェル５ａの一部としてのコンタクト領域７ａにソース電極１１が接合されている。同様に、第２ウェル５ｂの一部が、相対的に高濃度を有するコンタクト領域７ｂとされており、第２ウェル５ｂの一部としてのコンタクト領域７ｂにソース電極１１が接合されている。ドレイン電極１２は半導体基板１の下面Ｓ１上に設けられている。
【００２８】
ゲート電極９はゲート絶縁膜８を介して、ｎ型ピラー３と第１ソース領域６ａとの間で第１ウェル５ａに対向しかつｎ型ピラー３と第２ソース領域６ｂとの間で第２ウェル５ｂに対向している。ゲート電極９は、本実施の形態においては、図２に示されているように、ストライプ状の平面レイアウトを有している。層間絶縁膜１０はゲート電極９とソース電極１１との間を絶縁している。
【００２９】
なおゲート絶縁膜８は典型的には酸化膜であるが、他の絶縁膜が用いられてもよい。よって半導体装置はＭＯＳＦＥＴに限定されるわけではなく、ＭＯＳＦＥＴ以外のＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：金属・絶縁体・半導体電界効果トランジスタ）であってもよい。このことは他の実施の形態においても同様である。
【００３０】
（動作）
しきい値を超えるゲート電圧がゲート電極９に印加されると、ＭＯＳＦＥＴ１０１はターンオンされる。具体的には、ｎ型ピラー３と第１ソース領域６ａとの間で第１ウェル５ａにチャネルが形成され、またｎ型ピラー３と第２ソース領域６ｂとの間で第２ウェル５ｂにチャネルが形成される。これによりソース電極１１とドレイン電極１２との間が、第１ソース領域６ａと、第１ウェル５ａと、ｎ型ピラー３と、エピタキシャル層２と、半導体基板１とを通る電気的経路と、第２ソース領域６ｂと、第２ウェル５ｂと、ｎ型ピラー３と、エピタキシャル層２と、半導体基板１とを通る電気的経路との各々によって、電気的に接続される。
【００３１】
ゲート電圧が上記しきい値を超えない値とされると、ＭＯＳＦＥＴ１０１はターンオフされる。このとき、各ピラーは、その多数キャリアをピラー外に放出することによって空乏化される。特に、ｐ型ピラー４から放出される正孔は、コンタクト領域７ａを通ってソース電極１１へと移動する。
【００３２】
（比較例）
図５は、ｎ型ピラー３の幅（図１のＸ方向における寸法）と、ドリフト抵抗の変化との関係の計算結果を例示するグラフ図である。計算条件として、ｐ型ピラー４の幅は８μｍに固定され、ｎ型ピラー３の幅をパラメータとして、ドリフト抵抗が計算されている。図５の縦軸においては、ドリフト抵抗の計算結果の最小値を基準として、そこからの変化の量が示されている。計算に際しては、ｎ型ピラー３のドナー濃度とｐ型ピラー４のアクセプタ濃度とが、両ピラーが完全に空乏化するように設定される。またその計算に際して、スーパージャンクション層９０のバッファ層としてのエピタキシャル層２が一定厚みで存在することも考慮される。ここで、ドリフト層としてのスーパージャンクション層９０のうち電流経路として機能するのはｎ型ピラー３のみである。ｎ型ピラー３のドナー濃度が高く設定されると、電流経路の導電率が高くなるが、上述した完全な空乏化のためには、電流経路としてのｎ型ピラー３の幅が小さくされる必要がある。逆に、ｎ型ピラー３のドナー濃度が低く設定されると、電流経路の導電率が低くなるが、電流経路としてのｎ型ピラー３の幅をより大きくすることができる。
【００３３】
本計算例からは、完全空乏化を可能としつつドリフト抵抗を最小化するためには、ｐ型ピラー４の幅が８μｍのときは、ｎ型ピラー３の幅が４μｍとなり、よってピラーピッチは、それらの合計幅である１２μｍとなる。比較例のＭＯＳＦＥＴ（図示せず）においては、このピラーピッチと同じピッチでＭＯＳ構造が配置される。このピラーピッチの値である１２μｍは、スーパージャンクション構造を有しない通常のＭＯＳＦＥＴのＭＯＳ構造の２倍程度大きい。よって比較例においては、スーパージャンクション構造を採用することに起因してＭＯＳ構造がかなりまばらとなり、その結果、チャネル幅密度が大きく減少する。よって、チャネル抵抗がオン抵抗へ及ぼす影響が大きい場合、比較例では十分に小さなオン抵抗を得にくい。
【００３４】
特に半導体材料がＳｉＣの場合、ＳｉＣ／ＳｉＯ２の界面準位密度が高いことに起因して、チャネルにおけるキャリア移動度が、結晶中でのキャリア移動度から想定される値に比べて極めて低い。そのため、ＳｉＣ−ＭＯＳＦＥＴのチャネル抵抗はもともと大きい。上記のようにチャネル幅密度が小さくなると、チャネル抵抗がさらに大きくなる。その結果、比較的大きなドリフト抵抗を有する高耐圧ＭＯＳＦＥＴにおいてさえも、チャネル抵抗がオン抵抗の主な成分になる。よって、比較例では、十分に低いオン抵抗を得ることが困難である。
【００３５】
これに対して本実施の形態においては、図１に示されているように、ｎ型ピラー３およびｐ型ピラー４の各々にＭＯＳ構造が設けられる。すなわち、ピラーピッチの半分のピッチでＭＯＳ構造が設けられる。これにより、スーパージャンクション構造を採用しつつも、比較的高密度でＭＯＳ構造が設けられる。その結果、チャネル幅密度が大きく減少することが避けられる。よって、チャネル抵抗がオン抵抗へ及ぼす影響が大きい場合において、比較例に比して、より小さなオン抵抗を得ることができる。
【００３６】
よって本実施の形態においては、ｎ型ピラー３およびｐ型ピラー４の各々にＭＯＳ構造を設けるために、ｎ型ピラー３の幅が、ドリフト抵抗低減の観点での最適幅よりも大きな幅とされ得る。たとえば、図１に示されているように、各ｎ型ピラー３の幅が、各ｐ型ピラー４の幅よりも大きくされてもよい。ｎ型ピラー３の幅が大きくされると、完全空乏化を可能とするためのドナー濃度が低下するので、ドリフト抵抗は増加する。しかしながら、ドリフト抵抗の増加に比べてチャネル抵抗の低下が大きければ、ＭＯＳＦＥＴ全体としてのオン抵抗は低下する。
【００３７】
（製造方法）
図６〜図１０のそれぞれは、ＭＯＳＦＥＴ１０１（図１）の製造方法の第１〜５工程を概略的に示す断面斜視図である。
【００３８】
図６を参照して、ＳｉＣからなるｎ型の半導体基板１が準備される。半導体基板１の上面Ｓ２の面方位は特に限定されないが、たとえばｃ軸方向の面方位であってよく、その場合にｃ軸から８°以下程度のオフ角が設けられていてもよい。
【００３９】
上面Ｓ２上におけるエピタキシャル成長によって、ｎ型のエピタキシャル層２が形成される。エピタキシャル層２のドーパント濃度は、たとえば１×１０１３〜１×１０１８ｃｍ−３の範囲内である。またエピタキシャル層２の厚みは、スーパージャンクション層９０（図１）の厚み以上とされ、前述したように４０μｍ以上のスーパージャンクション層９０が設けられる場合、エピタキシャル層２の厚みは、たとえば４０μｍ〜２００μｍとされる。たとえば、スーパージャンクション層９０の厚みが３０μｍとされるのであれば、エピタキシャル層２の厚みは３０μｍ以上とされればよい。
【００４０】
エピタキシャル層２上に酸化膜６１Ｌが堆積される。酸化膜６１Ｌ上にレジストマスク６２が形成される。レジストマスク６２を用いたエッチングが行われ、その後レジストマスク６２が除去される。
【００４１】
図７を参照して、上記エッチングによってエピタキシャル層２上に酸化膜マスク６１Ｍが形成される。酸化膜マスク６１Ｍを用いたエッチングが行われ、その後酸化膜マスク６１Ｍが除去される。
【００４２】
図８を参照して、上記エッチングによって、エピタキシャル層２の上部から、ｎ型ピラー３が形成され、かつｐ型ピラー４（図１）が埋め込まれることになるトレンチ３９が形成される。スーパージャンクション構造で用いるｐ型ピラー４の幅と深さとのアスペクト比は、このトレンチ３９のアスペクト比が元になる。高アスペクト比の形状を容易に制御するためには、リアクティブイオンエッチングまたはスパッタエッチングなどのドライエッチングが望ましい。なおそのような必要性が低いのであればウェットエッチングが用いられてもよい。
【００４３】
図９を参照して、トレンチ３９内にｐ型半導体結晶が埋め込まれることによって、ｐ型ピラー４が形成される。この工程は、ｐ型のエピタキシャル成長によって、トレンチ３９の内部およびｎ型ピラー３の上部に、ｐ型エピタキシャル層を形成することによって行われる。ｐ型エピタキシャル層の表面には、トレンチ３９の形状を反映するように段差が形成される。エピタキシャル成長によってトレンチ３９が完全に埋まることが望ましいが、トレンチ３９が完全に埋まらなくてもよい。このエピタキシャル成長は、ｐ型ピラー４が所望のアクセプタ濃度ＮＡを有するように行われる。ｐ型ピラー４に含まれるアクセプタ不純物の量は、ピラーのチャージバランスを保つ必要から、ｎ型ピラー３に含まれるドナー不純物の量と等しくされる。またｐ型ピラー４の下部にｎ型のバッファ層（図８における破線部の下部）が存在する場合、このバッファ層に含まれるドナー不純物の量もチャージバランスに考慮される。ｐ型ピラー４のアクセプタ濃度ＮＡ、およびｎ型ピラー３のドナー濃度ＮＤは、１×１０１３〜１×１０１８ｃｍ−３の範囲内である。ｎ型ピラー３の幅とｐ型ピラー４の幅とは、同じでもよく、異なっていてもよい。ｎ型ピラー３のドナー濃度ＮＤとｐ型ピラー４のアクセプタ濃度ＮＡとは同じでもよく、異なっていてもよい。
【００４４】
図１０を参照して、ｎ型ピラー３の上部が露出されるまで、上述したｐ型エピタキシャル層がＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ：化学機械研磨）によって部分的に除去され、かつ、ｐ型エピタキシャル層を有するウエハの表面が平坦化される。ｎ型ピラー３およびｐ型ピラー４の厚みの均一性を上げるために、ＣＭＰ前にウエハ裏面、すなわち半導体基板１の下面Ｓ１、が研削されてもよい。
【００４５】
再び図８を参照して、第１ウェル５ａ、第２ウェル５ｂ、第１ソース領域６ａ、第２ソース領域６ｂ、コンタクト領域７ａ、およびコンタクト領域７ｂが形成される。これらは、たとえば、写真製版により加工されたレジストマスク（図示せず）を利用してドーパントのイオン注入を行うことによって形成され得る。前述したように、第１ウェル５ａ、第２ウェル５ｂ、コンタクト領域７ａ、およびコンタクト領域７ｂはｐ型であり、第１ソース領域６ａおよび第２ソース領域６ｂはｎ型である。第１ウェル５ａおよび第２ウェル５ｂのドーパント濃度は１×１０１５〜１×１０１９ｃｍ−３の範囲内であることが望ましく、その深さは、たとえば０．３μｍ〜４．０μｍの範囲内とされる。第１ソース領域６ａおよび第２ソース領域６ｂのドーパント濃度は、第１ウェル５ａおよび第２ウェル５ｂのドーパント濃度を超えることが望ましく、たとえば１×１０１８〜１×１０２１ｃｍ−３の範囲内であることが望ましい。第１ソース領域６ａおよび第２ソース領域６ｂの深さは、第１ウェル５ａおよび第２ウェル５ｂの深さを超えないようにされる。コンタクト領域７ａおよびコンタクト領域７ｂは、同一マスクによるイオン注入によって形成されてもよく、そのドーパント濃度は１×１０１８〜１×１０２１ｃｍ−３の範囲内であることが望ましい。当該イオン注入は、２００℃以上の基板温度で行うことが望ましい。コンタクト領域７ａおよびコンタクト領域７ｂのそれぞれは、第１ウェル５ａおよび第２ウェル５ｂへの電気的接触をより良好なものとするために設けられた領域であり、コンタクト領域７ａおよびコンタクト領域７ｂがなくてもＭＯＳＦＥＴ素子としての動作は可能である。
【００４６】
次に、アルゴンまたは窒素などの不活性ガス中、または、真空中で、たとえば１５００℃〜２２００℃の温度で、０．５分〜６０分の間、熱処理が行われる。これにより、注入されていた不純物が電気的に活性化される。そして、犠牲酸化による酸化膜形成と、フッ酸による酸化膜除去とによって、表面変質層が除去される。これにより清浄な面が得られる。そして、活性領域１００Ａ（図４）に開口を有するフィールド酸化膜（図示せず）が形成される。フィールド絶縁膜の形成は、シリコン酸化膜の成膜と、そのパターニングとによって行われ得る。
【００４７】
再び図２を参照して、ウエハ表面にゲート絶縁膜８が形成される。ゲート絶縁膜８は、たとえば熱酸化法または堆積法によって形成される。次に、ウエハ上方から見て、ｎ型ピラー３と第１ソース領域６ａとの間で第１ウェル５ａを覆い、かつｎ型ピラー３と第２ソース領域６ｂとの間で第２ウェル５ｂを覆うように、ゲート電極９が形成される。ゲート電極９の材料としては一般的に、高濃度のドーパントを含むポリシリコンが用いられる。化学気相成長によってウエハ全面にポリシリコンを堆積後、不要部分がドライエッチングによって除去される。
【００４８】
次に、層間絶縁膜１０が、たとえば化学気相成長によって堆積される。そして、写真製版により形成されるレジストマスクと、それを用いてのドライエッチングなどのエッチングとによって、第１ソース領域６ａ、第２ソース領域６ｂ、コンタクト領域７ａ、およびコンタクト領域７ｂが露出されるように、層間絶縁膜１０およびゲート絶縁膜８が部分的に除去される。すなわちコンタクトホール１０ａおよびコンタクトホール１０ｂが形成される。
【００４９】
コンタクトホール１０ａを介して第１ソース領域６ａおよびコンタクト領域７ａに接し、かつコンタクトホール１０ｂを介して第２ソース領域６ｂおよびコンタクト領域７ｂに接するように、ソース電極１１（図１）が形成される。また、非活性領域１００Ｎ（図４）においてゲート電極９と電気的に接続されるゲート配線（図示せず）が形成される。またドレイン電極１２が半導体基板１の下面Ｓ１上に形成される。ソース電極１１およびドレイン電極１２は、たとえばスパッタ法または蒸着法により、Ａｌ、Ｔｉ、Ｃｕ、Ａｕなどの金属またはこれらの合金を成膜することによって形成される。またソース電極１１およびドレイン電極１２が接することになるウエハ表面にあらかじめ、ＳｉＣとＮｉなどとを反応させることによってシリサイド層が形成されてもよい。シリサイド層が設けられる場合、コンタクト抵抗の低減が期待される。
【００５０】
以上により、ＭＯＳＦＥＴ１０１（図１）が完成される。
【００５１】
（効果）
本実施の形態によれば、上記における比較例との対比においても説明したように、ｐ型ピラー４上の第１ウェル５ａだけでなく、ｎ型ピラー３上の第２ウェル５ｂも、活性領域１００Ａ（図４）における電流経路のスイッチングに寄与し得る。これによりチャネル幅密度が高められる。よってＭＯＳＦＥＴ１０１のオン抵抗を低減することができる。
【００５２】
本実施の形態においては、第１導電型がｎ型であり、かつ第２導電型がｐ型である。この場合、ｐ型ピラー４が、コンタクト領域７ａを有する第１ウェル５ａを介してソース電極１１へ接続される。これにより、ｐ型ピラー４とソース電極との間のコンタクト抵抗が抑制される。よって、ターンオフ時にｐ型ピラー４からソース電極１１へ正孔が放出されやすくなる。よってターンオフ時にスーパージャンクション層９０が十分に空乏化される。よって、スーパージャンクション構造による耐圧向上の効果を十分に得ることができる。一般に正孔の移動度は電子の移動度に比して小さいことから、スーパージャンクション構造が適用されている場合に正孔の放出を促進することは特に重要である。この効果は、スーパージャンクション層９０の材料としてＳｉＣのようなワイドバンドギャップ半導体が用いられる場合、または、ｐ型領域中での正孔の移動度が小さい半導体が用いられる場合、特に大きい。なぜならば、ＳｉＣは３．２６ｅＶ程度の広いワイドバンドギャップを有していることから、ＳｉＣからなるｐ型ピラー４中の正孔は自然には消滅しにくく、よって正孔がソース電極１１から排出される必要性が高いためである。
【００５３】
なお上記とは逆に、第１導電型がｐ型であり、第２導電型がｎ型であってもよい。この場合、ｎ型のピラーがソース電極へ、ｎ型のコンタクト領域を有するｎ型の第１ウェルを介して接続される。これにより、ターンオフ時に当該ピラーからソース電極へ電子が放出されやすくなる効果が得られる。またスーパージャンクション層９０の材料はＳｉＣに限定されるものではなく、たとえばＳｉ（シリコン）であってもよい。
【００５４】
半導体基板１の上面Ｓ２に平行なレイアウトにおいて、ｎ型ピラー３およびｐ型ピラー４はストライプ状に配置されている。ストライプ状のパターンは、より複雑なパターンに比して、比較的容易に形成することができる。
【００５５】
半導体基板１の上面Ｓ２に平行なレイアウトにおいて、第２ウェル５ｂはストライプ状に配置されている。ストライプ状のパターンは、より複雑なパターンに比して、比較的容易に形成することができる。
【００５６】
第１ウェル５ａは、ｎ型ピラー３上へ延びている。これにより、工程にばらつきがあっても、第１ウェル５ａがｎ型ピラー３へ、より確実に達する。よって、第１ウェル５ａによって構成されるチャネルを、より確実に形成することができる。
【００５７】
半導体基板１の上面Ｓ２に垂直な活性領域１００Ａ（図４）の断面（図１）において、複数のｐ型ピラー４の各々は同じ幅を有しており、複数のｐ型ピラー４は等間隔で配置されている。これにより、活性領域１００Ａ内において、スーパージャンクション構造のチャージバランスを容易に最適化することができる。
【００５８】
半導体基板１の上面Ｓ２に垂直な活性領域１００Ａ（図４）の断面（図１）において、第２ウェル５ｂの幅は第１ウェル５ａの幅よりも小さい。第２ウェル５ｂの幅は、製造プロセスの制約上可能な範囲内で、スーパージャンクション層９０の構造にかかわらず小さくすることができる。よって、第２ウェル５ｂの幅は、第１ウェル５ａの幅と同じ必要はなく、より小さくされ得る。それにより、両者が同じ場合に比して、チャネル幅密度をより高めることができる。
【００５９】
＜実施の形態２＞
（構成）
図１１は、本実施の形態２におけるＭＯＳＦＥＴ１０２（半導体装置）の構成を、ソース電極１１（図１参照）の図示を省略しつつ概略的に示す断面斜視図である。図１２は、図１１におけるゲート電極９近傍の構造の図示を省略した図である。
【００６０】
図１２に示されているように、本実施の形態においては、第２ウェル５ｂは、半導体基板１の上面Ｓ２に平行なレイアウトとして複数のウェルパターンを有しており、当該複数のウェルパターンは少なくとも２つの方向の各々に沿って周期的に配置されている。図１２においては、当該複数のウェルパターンはＸ方向およびＹ方向の各々に沿って周期的に配置されている。なおＸ方向においては、互いに隣り合うウェルパターンの間が第１ウェル５ａによって隔てられている。具体的には、平面レイアウトとして、第１ウェル５ａは、実施の形態１と同様にストライプ状のパターンを有している。一方、第２ウェル５ｂは、ＸＹ面上において延在するｎ型ピラー３に沿って離散的なパターンを有している。また、第１ウェル５ａの内側に形成される第１ソース領域６ａおよびコンタクト領域７ａはストライプ状である。一方、第２ソース領域６ｂおよびコンタクト領域７ｂは、上述したように離散的な第２ウェル５ｂの各々に分離して配置されている。
【００６１】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００６２】
（製造方法）
まず、図６〜図１０（実施の形態１）と同様の工程によってスーパージャンクション層９０が形成される。次に、図３（実施の形態１）で示されたパターンに代わり、図１２に示されたパターンで不純物領域が形成される。この工程は、パターンの相違以外、実施の形態１と同様の方法によって行われ得る。
【００６３】
図１３を参照して、続いて、実施の形態１と同様の方法によって、ゲート絶縁膜８と、ゲート電極９の材料としてのポリシリコンとが堆積される。次に、このポリシリコンのパターニングが、パターンの相違以外、実施の形態１と同様の方法によって行われ、それによりゲート電極９が形成される。ゲート電極９には、本実施の形態においては実施の形態１（図２）と異なり、ソース電極１１（図１参照）が第２ソース領域６ｂおよびコンタクト領域７ｂへ接続するための経路を確保するための穴が形成される。
【００６４】
再び図１１を参照して、続いて、ゲート電極９を覆うように層間絶縁膜１０が堆積される。そして、写真製版により形成されるレジストマスクと、それを用いてのドライエッチングなどのエッチングとによって、層間絶縁膜１０にコンタクトホール１０ａおよびコンタクトホール１０ｂＶが形成される。その後、実施の形態１と同様の工程を経て、ＭＯＳＦＥＴ１０２が完成される。
【００６５】
（効果）
本実施の形態によれば、第２ウェル５ｂ（図１２）は、平面レイアウトとして複数のウェルパターンを有し、複数のウェルパターンは少なくとも２つの方向（具体的には、図中、Ｘ方向およびＹ方向）の各々に沿って周期的に配置されている。これにより、実施の形態１（図３）のように第２ウェル５ｂがストライプ状の場合に比して、チャネル幅密度をより高めることができる。よってＭＯＳＦＥＴのオン抵抗をより低減することができる。
【００６６】
＜実施の形態３＞
（構成）
図１４は、本実施の形態３におけるＭＯＳＦＥＴ１０３（半導体装置）が有する半導体部分の構成を概略的に示す部分平面図である。なお図中、ゲート電極９の縁が二点鎖線で示されている。図１５は、ＭＯＳＦＥＴ１０３が有するスーパージャンクション層９０の平面レイアウトを概略的に示す部分平面図である。このスーパージャンクション層９０上に、図１４に示された構成が設けられている。なお図１３および図１４における破線は、ＭＯＳ構造のユニットセルを表している。
【００６７】
ｐ型ピラー４（図１５）は、本実施の形態においては、平面レイアウトとして複数のピラーパターンを有し、複数のピラーパターンは少なくとも２つの方向の各々に沿って周期的に配置されている。これら少なくとも２つの方向は、互いに直交する２つの方向を含む。具体的には、ｐ型ピラー４のピラーパターンは、Ｘ方向およびＹ方向の各々に沿って周期的に配置されている。
【００６８】
ＭＯＳ構造のユニットセル（図１４および図１５における破線）の形状は、図示された例においては正方形であるが、ユニットセルの形状はこれに限定されるものではない。正方形以外の四角形が用いられてもよく、四角形以外の多角形が用いられてもよい。多角形の場合、正多角形が用いられてもよいが、それに限定されるものではない。また、円形または楕円形のような、多角形以外の形状が用いられてもよい。
【００６９】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００７０】
（製造方法）
まず、図１５に示された平面レイアウトを有するスーパージャンクション層９０が形成される。その方法は、パターンの相違以外、実施の形態１の工程（図６〜図１０）と同様である。
【００７１】
図１６を参照して、第１ウェル５ａおよび第２ウェル５ｂが形成される。その方法は、パターンの相違以外、実施の形態１の工程と同様である。第１ウェル５ａの形状（図１５参照）はｐ型ピラー４の形状に対応したものとされる。第２ウェル５ｂの形状は、ｎ型ピラー３（図１５）上に効率よく配置することができるものであればよく、異なる複数の形状が用いられてもよい。
【００７２】
図１７を参照して、第１ソース領域６ａ、第２ソース領域６ｂ、コンタクト領域７ａ、およびコンタクト領域７ｂが形成される。その方法は、パターンの相違以外、実施の形態１の工程と同様である。
【００７３】
図１８を参照して、次に、実施の形態１と同様、ゲート絶縁膜８と、ゲート電極９となるポリシリコンとが堆積される。次に、ポリシリコンがパターニングされることによってゲート電極９が形成される。これらの方法は、パターンの相違以外、実施の形態１の工程と同様である。その後、実施の形態１と同様の工程を経て、ＭＯＳＦＥＴ１０３が完成される。
【００７４】
（効果）
本実施の形態によれば、ｐ型ピラー４は、平面レイアウト（図１５）として複数のピラーパターンを有し、複数のピラーパターンは少なくとも２つの方向（具体的にはＸ方向およびＹ方向）の各々に沿って周期的に配置されている。これにより、実施の形態１または２のようにｐ型ピラー４がストライプ状の場合に比して、チャネル幅密度をより高めることができる。よってＭＯＳＦＥＴのオン抵抗をより低減することができる。
【００７５】
本実施の形態においては、上述した２つの方向が、Ｘ方向およびＹ方向、すなわち互いに直交する２つの方向、を含む。これにより、ｐ型ピラー４を、図１５に示されているように、シンプルな直交パターンで配列することができる。
【００７６】
（変形例）
図１９は、ＭＯＳＦＥＴ１０３（図１４）の変形例としてのＭＯＳＦＥＴ１０３Ｖ（半導体装置）が有する半導体部分の構成を概略的に示す部分平面図である。なお図中、ゲート電極９の縁が二点鎖線で示されている。図２０は、ＭＯＳＦＥＴ１０３Ｖが有するスーパージャンクション層９０の平面レイアウトを概略的に示す部分平面図である。このスーパージャンクション層９０上に、図１９に示された構成が設けられている。なお図１９および図２０における破線は、ＭＯＳ構造のユニットセルを表している。
【００７７】
本変形例においては、ｐ型ピラー４（図２０）の複数のピラーパターンは、Ｘ方向と、Ｘ方向に対して斜めに延びる方向（図２０における、Ｘ方向とＹ方向との間の方向）との各々に沿って周期的に配置されている。これを別の観点でいえば、ピラーパターンは、一の方向（図２０におけるＸ方向）に沿って周期的に配置されており、かつ、一の方向に垂直な方向（図２０におけるＹ方向）に沿って千鳥状に配置されている。
【００７８】
ＭＯＳＦＥＴ１０３Ｖの製造方法は、図１５〜図１８のそれぞれの工程における平面レイアウトを、図２０〜図２３で示されたものに変更することによって行われ得る。
【００７９】
本変形例によっても、上記実施の形態３と同様の効果が得られる。
【００８０】
＜実施の形態４＞
（構成）
図２４は、本実施の形態４におけるＭＯＳＦＥＴ１０４（半導体装置）の構成を概略的に示す断面斜視図である。図２５は、図２４の半導体部分の構造の構成を概略的に示す一部拡大図である。
【００８１】
ＭＯＳＦＥＴ１０４は、ＭＯＳＦＥＴ１０１〜１０３（実施の形態１〜３）における第１ウェル５ａの代わりに、第１ウェル５ａＶ（図２５）を有している。第１ウェル５ａＶは、ｎ型ピラー３とｐ型ピラー４との境界上に端を有している。具体的には、図２５のＸ方向において、第１ウェル５ａＶの端の位置と、ｎ型ピラー３およびｐ型ピラー４の境界の位置とが同じである。
【００８２】
第１ウェル５ａＶの不純物濃度は、ｐ型ピラー４のうち第１ウェル５ａＶに接する部分（図２５の破線５４の部分）の不純物濃度と同じであってよい。この場合、図２５のＺ方向における不純物濃度プロファイルは、ｐ型ピラー４と第１ウェル５ａＶとの境界において変化を有しない。そこで、たとえば、ｐ型ピラー４と第１ウェル５ａＶとのＺ方向における境界位置は、ｎ型ピラー３と第２ウェルとのＺ方向における境界位置（図２５の破線５４）と同じであるとみなしてよい。
【００８３】
第１ウェル５ａＶの不純物濃度の実効不純物濃度と、第２ウェル５ｂの実効不純物濃度とは、同じであってもよく、異なってもよい。言い換えれば、第１ウェル５ａＶによって形成されるチャネルの特性と、第２ウェル５ｂによって形成されるチャネルの特性とは、同じであってもよく、異なってもよい。
【００８４】
なお、上記以外の構成については、上述した実施の形態１〜３またはその変形例の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００８５】
（製造方法）
本実施の形態においては、スーパージャンクション層９０の形成工程（図１０）の後、ｐ型ピラー４の表面部がそのまま第１ウェル５ａＶ（図２５）として利用される。このため、実施の形態１〜３と異なり、第１ウェルを形成するためのイオン注入工程が省略される。これ以外の工程は実施の形態１と同様である。
【００８６】
（効果）
本実施の形態によれば、第１ウェル５ａＶは、ｎ型ピラー３とｐ型ピラー４との境界上に端を有する。これにより、ｎ型ピラー３およびｐ型ピラー４のパターンを利用して第１ウェルのパターンを形成することができる。よって、ｐ型ピラー４が形成された後、第１ウェル５ａＶを形成するためのパターニングを行う必要がない。よって、当該パターニングの重ね合わせずれに起因してのチャネル長の誤差が生じない。一方、前述した実施の形態１〜３においては、第１ソース領域６ａのパターニングと、第１ウェル５ａのパターニングとの間での重ね合わせずれによって、チャネル長の誤差が生じる。よって本実施の形態によれば、このようなチャネル長誤差は小さくなる。よって、ＭＯＳ構造をより高密度に配置することができる。よって、チャネル幅密度がより高められる。よってＭＯＳＦＥＴ１０１のオン抵抗をより低減することができる。
【００８７】
第１ウェル５ａＶの不純物濃度は、ｐ型ピラー４のうち第１ウェル５ａＶに接する部分の不純物濃度と同じであってよい。その場合、ｐ型ピラー４および第１ウェル５ａＶとなるエピタキシャル層を形成する際に（図９参照）、当該エピタキシャル層のうちどの部分が第１ウェル５ａＶとなるかについて特段配慮する必要がなくなる。
【００８８】
＜実施の形態５＞
（構成）
図２６は、本実施の形態５におけるＭＯＳＦＥＴ１０５（半導体装置）の構成を概略的に示す断面斜視図である。上記実施の形態１〜４においてはプレーナゲート型のＭＯＳＦＥＴ１０１〜１０４について説明したが、これに対して本実施の形態のＭＯＳＦＥＴ１０５はトレンチゲート型である。トレンチゲート型を適用することによってチャネル幅密度をさらに高めることができる。よってＭＯＳＦＥＴのオン抵抗をより低減することができる。
【００８９】
ＭＯＳＦＥＴ１０５にはトレンチ３Ｔおよびトレンチ４Ｔが設けられている。トレンチ３Ｔは、ｎ型ピラー３上に設けられており、ｐ型ピラー４からは離れている。トレンチ４Ｔは、ｐ型ピラー４上に設けられており、ｎ型ピラー３に接している。
【００９０】
トレンチ３Ｔは、第２ソース領域６ｂと第２ウェル５ｂとを貫通してｎ型ピラー３に達する側壁を有している。これにより、トレンチ３Ｔに設けられるゲート電極構造は、第２ウェル５ｂからなる側壁上にチャネルを形成することができる。
【００９１】
トレンチ４Ｔは、トレンチ３Ｔと同様に、第２ソース領域６ｂと第２ウェル５ｂとを貫通してｎ型ピラー３に達する側壁を有している。この構造によるチャネルの形成は、トレンチ３Ｔの場合と同様である。
【００９２】
またトレンチ４Ｔは、第１ソース領域６ａと第１ウェル５ａとを貫通してｐ型ピラー４に達する側壁を有している。またトレンチ４Ｔは、ｐ型ピラー４に面しかつｎ型ピラー３に達する底面を有している。よってトレンチ４Ｔは、第１ソース領域６ａと、第１ウェル５ａと、ｐ型ピラー４と、ｎ型ピラー３とが順につながった内面を有している。よって、トレンチ４Ｔに設けられるゲート電極構造は、当該内面を構成する第１ウェル５ａとｐ型ピラー４との直列的な電気的経路にもチャネルを形成する。
【００９３】
なお、上記以外の構成については、上述した実施の形態１〜４またはその変形例の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００９４】
（製造方法）
まず、図６〜図１０（実施の形態１）と同様の工程によってスーパージャンクション層９０が形成される。
【００９５】
図２７を参照して、スーパージャンクション層９０上に、第１ウェル５ａおよび第２ウェル５ｂとなる不純物層５と、第１ソース領域６ａおよび第２ソース領域６ｂとなる不純物層６とが、イオン注入によって形成される。また写真製版によって加工されたレジストマスクなどを利用してのイオン注入によってコンタクト領域７ａおよびコンタクト領域７ｂが形成される。次に、熱処理により、注入されていた不純物が活性化される。
【００９６】
図２８を参照して、酸化膜マスクなどを用いてのドライエッチングなどにより、ウエハ表面にトレンチ３Ｔおよびトレンチ４Ｔが形成される。これにより、不純物層５（図２７）は、ｐ型ピラー４上の第１ウェル５ａと、ｎ型ピラー３上の第２ウェル５ｂとに分かれる。また不純物層６（図２７）は、第１ウェル５ａ上の第１ソース領域６ａと、第２ウェル５ｂ上の第２ソース領域６ｂとに分かれる。なお、前述した活性化工程は、このトレンチ形成工程の後に行われてもよい。その後、実施の形態１と同様、フィールド絶縁膜（図示せず）が形成される。
【００９７】
図２９を参照して、ウエハ表面上にＣＶＤなどにより、ゲート絶縁膜８と、ポリシリコンとが堆積される。次に、このポリシリコンからトレンチ３Ｔおよびトレンチ４Ｔ内にゲート電極９が形成されるよう、ポリシリコンのうち不要な部分が除去される。この除去は、たとえば、写真製版により加工されたレジストマスクを用いて行われ得る。ゲート電極９の表面は、図示されているようにウエハ表面よりも若干高いことが好ましいが、低くてもよい。その後、実施の形態１と同様の工程を経て、ＭＯＳＦＥＴ１０５が完成される。
【００９８】
＜実施の形態６＞
（構成）
図３０は、本実施の形態６におけるＩＧＢＴ１０６（半導体装置）の構成を概略的に示す断面斜視図である。上記実施の形態１〜５においてはＭＯＳＦＥＴ１０１〜１０５について説明した。本実施の形態においては半導体装置としてＩＧＢＴについて説明する。半導体装置をＩＧＢＴとすることによって、さらなる高耐圧化と低抵抗化とを期待することができる。
【００９９】
ＩＧＢＴ１０６は、ＭＯＳＦＥＴ１０１（図１：実施の形態１）における半導体基板１に代わり、下面Ｓ１および上面Ｓ２を有するｐ＋層１３（半導体層）を有している。ｐ＋層１３は、ｎ型ピラー３の導電型とは異なる導電型（第１導電型とは異なる第２導電型）を有している。ｐ＋層１３のアクセプタ濃度は、１×１０１８ｃｍ−３〜１×１０２１ｃｍ−３の範囲内であることが望ましい。またＩＧＢＴ１０６は、ソース電極１１およびドレイン電極１２（図１）のそれぞれに代わり、エミッタ電極１４およびコレクタ電極１５を有している。
【０１００】
なお、上記以外の構成については、上述した実施の形態１〜５またはその変形例の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【０１０１】
（製造方法）
図３１および図３２のそれぞれは、ＩＧＢＴ１０６の製造方法の第１および第２工程を概略的に示す断面斜視図である。
【０１０２】
図３１を参照して、単結晶基板１Ｇが準備される。単結晶基板１Ｇの導電型はｎ型であってよい。単結晶基板１Ｇ上にｐ＋層１３が形成される。ｐ＋層１３は、単結晶基板１Ｇに面する下面Ｓ１と、その反対の上面Ｓ２とを有する。ｐ＋層１３はエピタキシャル成長によって形成されることが好ましいが、イオン注入によって形成されてもよい。その後、ｐ＋層１３の上面Ｓ２上のエピタキシャル成長によってエピタキシャル層２が形成される。その後、図２４に示されているように、研削などによって単結晶基板１Ｇが除去される。その後、実施の形態１と同様の工程を経てＩＧＢＴ１０６が完成される。なおエミッタ電極１４およびコレクタ電極１５のそれぞれの形成方法は、ソース電極１１およびドレイン電極１２の形成方法と同様である。
【０１０３】
変形例として、実施の形態１における図６の工程において、ｎ型（第１導電型）の半導体基板１に代わり、ｐ型（第２導電型）の半導体基板が用いられてもよい。この場合、このｐ型の半導体基板をｐ＋層１３（図３０）として用いることができるので、実施の形態１とほぼ同様の工程によってＩＧＢＴを製造することができる。よって単結晶基板１Ｇ（図３１）を除去する工程を省略することができる。
【０１０４】
＜実施の形態７＞
（構成）
図３３は、本実施の形態７におけるＭＯＳＦＥＴ１０７（半導体装置）の構成を概略的に示す断面斜視図である。上記実施の形態１〜６においてはスーパージャンクション層９０が埋め込みエピタキシャル方式によって形成される場合について説明したが、これに対して本実施の形態のＭＯＳＦＥＴ１０７が有するスーパージャンクション層９０Ｍはマルチエピタキシャル方式によって形成される。マルチエピタキシャル方式を用いることによって、ピラーピッチをより小さくすることができる。これにより、チャネル幅をさらに高めることができる。よってＭＯＳＦＥＴのオン抵抗をより低減することができる。
【０１０５】
スーパージャンクション層９０（図１）のｎ型ピラー３およびｐ型ピラー４のそれぞれに代わり、スーパージャンクション層９０Ｍはｎ型ピラー３Ｍおよびｐ型ピラー４Ｍを有している。ｐ型ピラー４Ｍはエピタキシャル層２上に順に注入領域４ａ〜４ｊを有している。ｎ型ピラー３Ｍはエピタキシャル層２上に順に積層領域３ａ〜３ｋを有している。面内方向（図３３におけるＸ方向）において、注入領域４ａ〜４ｊのそれぞれは積層領域３ａ〜３ｊに対向している。
【０１０６】
ＭＯＳＦＥＴ１０７の動作は、ＭＯＳＦＥＴ１０１（図１：実施の形態１）とほぼ同様である。
【０１０７】
なお、上記以外の構成については、上述した実施の形態１〜５またはその変形例によるＭＯＳＦＥＴの構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。また本実施の形態が上記実施の形態６またはその変形例に適用されることによって、ＩＧＢＴを得ることも可能である。
【０１０８】
（製造方法）
図３４〜図３６のそれぞれは、ＭＯＳＦＥＴ１０７の製造方法の第１〜第３工程を概略的に示す断面斜視図である。
【０１０９】
図３４を参照して、まず、半導体基板１上でのエピタキシャル成長によってｎ型のエピタキシャル層２が形成される。その後、エピタキシャル層２の表面上へのイオン注入により、選択的にｐ型の注入領域４ａが形成される。Ｘ方向において注入領域４ａに対向する、ｎ型に維持されている部分が、積層領域３ａとなる。注入領域４ａの厚みは、通常、５μｍ以下である。現時点で通常用いられているイオン注入機の加速電圧は、高くても８ＭｅＶ程度であり、その場合、４μｍ程度の厚みの注入領域４ａが一度に形成される。
【０１１０】
図３５を参照して、上記イオン注入の後、注入領域４ａおよび積層領域３ａの表面上におけるエピタキシャル成長によって、ｎ型のエピタキシャル成長層２１が形成される。エピタキシャル成長層２１の厚みは、上述した理由により、５μｍ以下とされる。エピタキシャル成長層２１のドナー濃度は、積層領域３ａのドナー濃度、すなわちエピタキシャル層２のドナー濃度、と同じであることが望ましい。
【０１１１】
図３６を参照して、エピタキシャル成長層２１内へのイオン注入により、選択的にｐ型の注入領域４ｂが形成される。この注入領域４ｂのアクセプタ濃度は、注入領域４ａと同等であることが望ましい。注入領域４ｂは注入領域４ａ上に配置される。言い換えれば、厚み方向（図中、Ｚ方向）において注入領域４ａ上に注入領域４ｂが積層される。
【０１１２】
この後、図３５で説明したエピタキシャル成長と、図３６で説明したイオン注入とが繰り返されることによって、スーパージャンクション層９０Ｍ（図３３）が得られる。その後、実施の形態１と同様の工程を経て、ＭＯＳＦＥＴ１０７（図３３）が完成される。なお図３３では、エピタキシャル成長とイオン注入との繰り返し回数を１０回とすることで注入領域４ａから注入領域４ｊまでを形成しているが、所望の耐圧を満たすためのスーパージャンクション層９０Ｍの厚みに応じて、繰り返し回数は適宣変更される。
【０１１３】
なお本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【０１１４】
Ｓ１  下面（第１面）、Ｓ２  上面（第２面）、１  半導体基板（半導体層）、１Ｇ  単結晶基板、３，３Ｍ  ｎ型ピラー（第１ピラー）、３ａ〜３ｋ  積層領域、４，４Ｍ  ｐ型ピラー（第２ピラー）、４ａ〜４ｊ  注入領域、５，６  不純物層、５ａ，５ａＶ  第１ウェル、５ｂ  第２ウェル、６ａ  第１ソース領域（第１不純物領域）、６ｂ  第２ソース領域（第２不純物領域）、７ａ，７ｂ  コンタクト領域、８  ゲート絶縁膜、９  ゲート電極（制御電極）、１０  層間絶縁膜、１０ａ，１０ｂ，１０ｂＶ  コンタクトホール、１１  ソース電極（第２主電極）、１２  ドレイン電極（第１主電極）、１４  エミッタ電極（第２主電極）、１５  コレクタ電極（第１主電極）、２１  エピタキシャル成長層、６１Ｌ  酸化膜、６１Ｍ  酸化膜マスク、６２  レジストマスク、９０，９０Ｍ  スーパージャンクション層、１００Ａ  活性領域、１００Ｎ  非活性領域、１０１〜１０５，１０３Ｖ，１０７  ＭＯＳＦＥＴ（半導体装置）、１０６  ＩＧＢＴ（半導体装置）。
【要約】
スーパージャンクション層（９０）は、第１導電型を有する第１ピラー（３）と、第２導電型を有する第２ピラー（４）とを含んでいる。第１ウェル（５ａ）は、第２ピラー（４）のそれぞれの上に設けられており、第１ピラー（３）に達しており、第２導電型を有している。第１不純物領域（６ａ）は、第１ウェル（５ａ）のそれぞれの上に設けられており、第１導電型を有している。第２ウェル（５ｂ）は、第１ピラー（３）のそれぞれの上に設けられており、半導体層（１）に垂直な活性領域の断面において第２ピラー（４）から離れて配置されており、第２導電型を有している。第２不純物領域（６ｂ）は、第２ウェル（５ｂ）のそれぞれの上に設けられており、第１導電型を有している。【図１】
0006377302.tif 000002
【図２】
0006377302.tif 000003
【図３】
0006377302.tif 000004
【図４】
0006377302.tif 000005
【図５】
0006377302.tif 000006
【図６】
0006377302.tif 000007
【図７】
0006377302.tif 000008
【図８】
0006377302.tif 000009
【図９】
0006377302.tif 000010
【図１０】
0006377302.tif 000011
【図１１】
0006377302.tif 000012
【図１２】
0006377302.tif 000013
【図１３】
0006377302.tif 000014
【図１４】
0006377302.tif 000015
【図１５】
0006377302.tif 000016
【図１６】
0006377302.tif 000017
【図１７】
0006377302.tif 000018
【図１８】
0006377302.tif 000019
【図１９】
0006377302.tif 000020
【図２０】
0006377302.tif 000021
【図２１】
0006377302.tif 000022
【図２２】
0006377302.tif 000023
【図２３】
0006377302.tif 000024
【図２４】
0006377302.tif 000025
【図２５】
0006377302.tif 000026
【図２６】
0006377302.tif 000027
【図２７】
0006377302.tif 000028
【図２８】
0006377302.tif 000029
【図２９】
0006377302.tif 000030
【図３０】
0006377302.tif 000031
【図３１】
0006377302.tif 000032
【図３２】
0006377302.tif 000033
【図３３】
0006377302.tif 000034
【図３４】
0006377302.tif 000035
【図３５】
0006377302.tif 000036
【図３６】
0006377302.tif 000037