(57)【特許請求の範囲】
【請求項１】
ＭＥＭＳ共振器のための駆動回路であって、当該駆動回路は、
前記ＭＥＭＳ共振器を安定した振動へと駆動するための、ポジティブフィードバックを行うよう構成された閉駆動ループを有し、
前記閉駆動ループは：
前記ＭＥＭＳ共振器の信号を検出して増幅するよう構成された電荷感知増幅器と、
前記の検出され増幅された信号を９０度位相シフトするための手段と、
前記の検出され増幅されかつ位相シフトされた信号を、フィードバック信号として前記ＭＥＭＳ共振器へフィードバックするための手段と
を有し、
当該駆動回路の特徴は、
前記の検出され増幅された信号を位相シフトするための前記手段が、少なくとも２次のローパスフィルターであって、かつ、
前記ローパスフィルターの９０度の位相シフトのターゲット周波数が、その周波数において該ローパスフィルターが、必要な９０度の位相シフトを生じさせる周波数であって、該ターゲット周波数が、前記ＭＥＭＳ共振器の機械的共振周波数に等しい、
前記駆動回路。
【請求項２】
前記ローパスフィルターが、連続時間ローパスフィルターアーキテクチャを有し、および／または、
前記ローパスフィルターのターゲット固有振動数が、前記ＭＥＭＳ共振器の機械的共振周波数にマッチしている、
請求項１に記載の駆動回路。
【請求項３】
前記ローパスフィルターのコーナー周波数が、前記ローパスフィルターと同じ集積回路上に配置された発振器手段を備える同調手段によって同調されるように適合しており、かつ、
前記同調手段が、前記発振器手段の同調パラメータを調整することにより、前記発振器手段を、所定の周波数に同調させるように適合しており、かつ、
その後、前記発振器手段の前記同調パラメータは、前記ローパスフィルターの前記同調パラメータを決定するのに用いられるように適合している、
請求項１から２のいずれかに記載の駆動回路。
【請求項４】
前記ローパスフィルターのコーナー周波数が、発振器手段を有する同調手段によって同調されるように適合しており、かつ、
前記ローパスフィルター自体が、前記同調パラメータを決定する発振器手段として作動するように構成されるように適合している、
請求項１または２に記載の駆動回路。
【請求項５】
前記発振器手段として作動する前記ローパスフィルターが、さらに、前記ＭＥＭＳ共振器の共振器周波数の測定のために、前記ＭＥＭＳ共振器を励起するのに用いられるように適合している、請求項４に記載の駆動回路。
【請求項６】
前記発振器手段は、前記ローパスフィルターから離間され、発振器手段は、前記発振器内のＲＣ発振器抵抗および／またはキャパシタンス値を同調させることによって同調され、前記発振器手段の所定の同調周波数に対応する、前記同調された抵抗および／または同調されたキャパシタンス値は、その後、前記ローパスフィルターの抵抗および／またはキャパシタンス値を決めて、前記ローパスフィルターのコーナー周波数を同調するのに用いられる、請求項３に記載の駆動回路。
【請求項７】
ローパスフィルターのコーナー周波数ｆ０に対して、同調パラメータに対応する前記発振器手段のターゲット周波数は、構成要素値の選択、または、前記フィルターおよび前記発振器手段のＲＣ回路および回路トポロジーによって定義される比によって、ｆ０と比較して増減される、請求項６に記載の駆動回路。
【請求項８】
前記発振器およびローパスフィルターは、スイッチトキャパシター同調手段を備え、前記キャパシタンス値または前記同調手段のクロック信号は、同調パラメータとして用いられるように適合している、請求項３に記載の駆動回路。
【請求項９】
ローパスフィルターのコーナー周波数ｆ０に対して、前記同調手段周波数は、ｎが一定であるかまたは所定の値である場合に、ｎ＊ｆ０となるように選択され、それに応じて、前記ローパスフィルターの対応するクロック周波数および／またはキャパシタンス値が増減される、請求項３に記載の駆動回路。
【請求項１０】
前記同調手段が、並列接続された構成要素とスイッチング手段とから成るバンクを備える、請求項３〜請求項９のいずれか１項に記載の駆動回路。
【請求項１１】
前記発振器手段の周波数を測定するための基準クロック周波数が、前記駆動ループが駆動する共振器の周波数から導出される、請求項３〜請求項１０のいずれか１項に記載の駆動回路。
【請求項１２】
前記ＭＥＭＳ共振器の振動振幅が、前記閉駆動ループ手段によって供給されたＡＣ駆動信号で合計されたＤＣバイアス電圧レベルを調整することによって制御される、請求項１〜請求項１１のいずれか１項に記載の駆動回路。
【請求項１３】
前記検出されて増幅された信号の振幅を検出するためのクロック信号が、次の２者のうちの一方において形成され、該２者が、
−前記駆動ループからの前記信号レベルが、ＰＬＬを備えるクロック回路内で、安定したクロック信号を生成するのに十分に高いレベルである場合に、前記ＰＬＬを備えるクロック生成回路、および、
−クロック信号が、前記ＰＬＬを備えるクロック生成回路から利用可能でない場合に、前記ローパスフィルターの出力を用いて生成されたクロックシフト立上り信号、
である、請求項１〜請求項１２のいずれか１項に記載の駆動回路。
【請求項１４】
前記駆動回路は、入力信号の整流された出力サンプルを両クロック位相で生成するためのスイッチトキャパシター誘導器回路をさらに備え、前記スイッチトキャパシター誘導器回路は、出力ゼロ化スイッチを備えた２つのフィードバックスイッチトキャパシターから成る少なくとも一つのセットを備え、前記スイッチトキャパシター誘導器回路は、前記駆動ループから受取ったスイッチトキャパシター誘導器回路の入力信号と同じ周波数を有するクロック信号を受取るように構成され、前記２つのフィードバックスイッチトキャパシターから成る少なくとも一つのセットの前記出力ゼロ化スイッチは、２つの相対的に逆のクロック位相によって作動するように構成される、請求項１〜請求項１３のいずれか１項に記載の駆動回路。
【請求項１５】
請求項１〜請求項１４のいずれか１項に記載の前記駆動回路を含む、ＭＥＭＳ発振器。
【請求項１６】
請求項１〜請求項１４のいずれか１項に記載の前記駆動回路を含む、ＭＥＭＳジャイロスコープ。
【請求項１７】
ポジティブフィードバックを行うよう構成された閉駆動ループを用いて、ＭＥＭＳ共振器を安定した振動へと駆動するための方法であって、当該方法は、
電荷感知増幅器によって、前記ＭＥＭＳ共振器の信号を、検出して増幅すること、
前記検出されて増幅された信号を、９０度位相シフトすること、および、
前記検出されて増幅されかつ位相シフトされた信号を、フィードバック信号として前記ＭＥＭＳ共振器にフィードバックすること、
を有し、
当該方法の特徴は、
前記検出されて増幅された信号を位相シフトすることが、少なくとも２次のローパスフィルターを用いて達成されることであって、かつ、
前記ローパスフィルターの９０度の位相シフトのターゲット周波数が、その周波数において該ローパスフィルターが、必要な９０度の位相シフトを生じさせる周波数であって、該ターゲット周波数が、前記ＭＥＭＳ共振器の機械的共振周波数に等しい、
前記方法。
【請求項１８】
前記検出されて増幅された信号を位相シフトすることが、連続時間ローパスフィルターアーキテクチャを有する前記ローパスフィルターを用いて達成され、および／または、
前記ローパスフィルターのターゲット固有振動数が、前記ＭＥＭＳ共振器の機械的共振周波数にマッチしている、
請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
本発明は、微小電気機械システムに関し、具体的には、ＭＥＭＳ共振器を駆動するための閉ループ駆動回路に関する。
【背景技術】
【０００２】
発明の背景
例えば、振動型(vibratory)ＭＥＭＳジャイロスコープ内の一次（駆動）共振器として、安定したローノイズ共振器が必要である。コリオリ力は、駆動された共振器の速度に直接的に比例するため、その運動の精度はきわめて重要である。理想的なケースでは、共振器を実現する駆動ループは、駆動共振器の速度を一定に保たなければならない。環境変動は、常に、ＭＥＭＳの特性の変化をもたらすため、一定の速度を近似せざるを得ない。ＭＥＭＳ共振器は、それを共振周波数駆動力(resonant frequency drive force)で励起することにより、少なくとも一つの共振周波数または共振モードで振動するように形成することができる任意の小さいサイズの素子である。
【０００３】
興味深い別のパラメータは、共振器が一定の振動状態を実現する速度、すなわち、立上り時間(start-up time)である。容量励起型ＭＥＭＳ共振器では、利用可能な駆動力が制限されるため、振動の周波数は、その素子の主共振モードによって設定される。このことは、必要な駆動電圧の最少化を可能にする。一方、素早い立上りは、典型的には、立上り中の高駆動力および高利得を指す。
【０００４】
また、ＭＥＭＳ共振器のための駆動ループにおけるロバスト（堅牢）でシンプルな位相シフト手段を提供することも重要である。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
発明の簡単な説明
本発明の目的は、安定したローノイズ振動を実現し、および一定の振動状態が確実に短時間で実現される、ＭＥＭＳ共振器を駆動するための閉ループ駆動回路を提供することである。本発明の目的は、独立項の特徴部によって実現される。
【課題を解決するための手段】
【０００６】
請求項は、ＭＥＭＳ共振器のための駆動回路を定めている。当該回路は、ＭＥＭＳ共振器の信号を検出して増幅するための閉ループ手段と、検出されて増幅された信号を位相シフトする手段と、検出されて増幅されかつ位相シフトされた信号をフィードバック信号としてＭＥＭＳ共振器にフィードバックする手段とを有している。検出されて増幅された信号を位相シフトする手段は、少なくとも２次(2nd order)のローパスフィルターを備える。
【０００７】
該ローパスフィルターは、連続時間ローパスフィルターアーキテクチャを有していてもよく、および／または、該ローパスフィルターのターゲットの公称周波数は、ＭＥＭＳ共振器の機械的共振周波数に等しく、および／または、該ローパスフィルターの９０度の位相シフトのターゲット周波数は、ＭＥＭＳ共振器の機械的共振周波数に等しい。
【０００８】
請求項は、また、ＭＥＭＳ共振器を駆動するための方法をも定めており、前記駆動回路を含むＭＥＭＳ発振器、および、前記駆動回路を含むＭＥＭＳジャイロスコープをも定めている。
【０００９】
本発明のさらなる利点は、以下の実施形態によってさらに詳細に議論する。
【００１０】
図面の簡単な説明
以下、本発明を、添付図面を参照して、好適な実施形態に関して詳細に説明する。
【図面の簡単な説明】
【００１１】
【図１】図１は、共振器ＭＥＭＳ素子の一実施例を示している。
【図２】図２は、駆動回路の例示的な実施形態を示している。
【図３】図３は、振幅制御および立上りモード制御のための例示的なサンプリング増幅器を示している。
【図４】図４は、立上り状態の間および立上り状態の直後のシステムのシミュレーションを示している。
【図５】図５は、立上りモード制御部および／またはクロック参照制御部として使用可能な制御回路の実施例を示している。
【図６】図６は、異なるダンピングファクターおよびＱファクターの場合の実施例のフィルター利得伝達関数を示している。
【図７】図７は、最大誤差が５度の場合の許容共振周波数範囲をダンピングファクター（ξ）の関数として示している。
【図８】図８は、ローパスフィルターのコーナー周波数を調整するための例示的な回路の概略を示している。
【図９】図９は、発振器としてのその利用を可能にするための利得制御を伴うサレンキー（Ｓａｌｌｅｎ−Ｋｅｙ）型ローパスフィルターを示している。
【発明を実施するための形態】
【００１２】
いくつかの実施形態の詳細な説明
以下の実施形態は例示的なものである。明細書は、「ある」、「一つの」または「いくつかの」実施形態を指す可能性があるが、これは、必ずしもそのような各言及が同じ実施形態に対するものであるか、または、その特徴が単一の実施形態にのみ当てはまることを意味するわけではない。異なる実施形態の単一の特徴は、さらなる実施形態を提供するために組合せてもよい。
【００１３】
以下、本発明の特徴を、本発明のさまざまな実施形態をそれを用いて実施することができる回路構造のシンプルな実施例を用いて説明する。実施形態を説明するのに関連のある構成要素のみが詳細に記載されている。本願明細書においては、一般的に当業者に周知されている詳細については、具体的に記載されていない可能性がある。
【００１４】
固体の物体(Solid objects)は、典型的には、固有周波数または周波数群を有し、該周波数において、他よりも大きな振幅で振動しようとする。本願明細書において、共振する系は共振器と見なされる。共振器のシンプルな実施例は、質量−ばね系であり、物体の質量または加速度に作用する力が、その物体に対するその質量の比例変位を引き起こすように、ある質量が、物体へのばねに懸下されている。その質量の運動は、電気回路を用いて検出して、測定可能な電気信号に変換することができる。質量−ばね系は、物体が静止状態にあり、およびその質量に正味の力が作用していない場合に平衡状態にある。その系が平衡からずれると、ばねは、質量に対する正味の復元力を引き起こして、それを平衡に戻す傾向がある。しかし、平衡位置に戻って動く際、その質量は、その位置を越えて動き続ける運動量を得て、反対方向に新たな復元力を確立する。そのため、その質量は、平衡状態を中心として振動し始める。その質量を付勢して、静止電極に関するその動きを電気信号に変換することができる。その結果、その質量の調和振動が、慣性系に対する物体の運動を表す交流電気信号に変換される。
【００１５】
図１は、ＭＥＭＳ共振器の単純化した図を示している。ＭＥＭＳ共振器は、梁状ばね２に懸下されたローター質量部材１を備えている。ローター質量部材１は、ローター質量部材１またはそれに取り付けられた電極と、駆動電極３との間の静電力を与えることによって、運動状態に励起することができる。本発明者等は、ローター質量部材１またはそれに取り付けられた電極をローター電極と称する。ローター電極と駆動電極３のこのペアは、容量駆動手段と称してもよい。独立したローター電極をローター質量部材１に取り付ける場合、そのローター電極は、ローター質量部材１とともに動くように、好ましくは、ローター質量部材１に取り付けられる。図１の例示的な構成において、静電力は、駆動電極３を第１のＤＣバイアス電圧に接続し、およびローター電極を第２のＤＣバイアス電圧に接続することによって生成される。第１のバイアス電圧は、振動のための励起力を誘導するＡＣ成分と合計される。ＭＥＭＳ共振器の振動は、閉ループ構造を用いて制御することができ、ローター電極のバイアス印加は、ローター質量部材１の測定振幅に依存される。必要なフィードバックのために、その構造は、少なくとも一つの駆動検出電極４を備えてもよい。駆動検出電極４とローター電極によって形成された電極のペアは、駆動検出手段と呼ぶことができる。図１の例示的な構造は容量効果に基づいており、それらの電極間の距離が変化した場合に、電極間の容量が変化する。ローター質量部材１の変位は、それらの電極間の距離の変化を引き起こし、この変化は、トランスデューサから出力された電気信号を変調させることができる。一方、ローター質量部材１は、駆動電極３とそのローター電極との間の静電力を変化させることによって作動させることができる。この例示的な構成においては、ローター質量部材１がローター電極として用いられ、およびそのことは、容量性駆動手段および駆動検出手段の両方に対して共通であることに留意されたい。図１の容量性トランスデューサは例示的なものにすぎないことを留意されたい。例えば、キャパシターは、ローターの動きの方向に位置合わせされた平行プレートを有することができ、それにより、キャパシタープレート距離の代わりに、キャパシターの面積が変化する。櫛形マルチプレートキャパシターは、一般に、アクチュエータおよびセンサとして使用されている。
【００１６】
変位は、例えば、容量効果、圧電効果、電磁効果またはピエゾ抵抗効果に基づく運動、応力または歪みによって検出することができる。変位は、例えば、静電効果、圧電効果、電磁効果、熱弾性効果、電気歪効果または磁気歪効果に基づく力、トルク、応力または歪みを用いて誘導することができる。振動は、例えば、線形、回転、ねじれ運動であってもよく、または、定常波を誘導してもよい。
【００１７】
完全連続時間線形ループは、離散時間構成に存在する非線形性による不要な共振を励起する可能性はないが、同様の線形動作は、追加的なフィルターおよび／または高サンプルレートによって実現される必要がないため、出力およびシリコン領域消費は低いままである。
【００１８】
図２は、ＭＥＭＳ振動ジャイロスコープ共振器（２１）を駆動するための駆動回路（２０）の例示的な実施形態を示している。図１の駆動回路（２０）は、駆動ループ（２２）と、クロック回路（２３）と、振幅制御回路ＡＧＣ（２４）と、立上り回路（２５）とを備えている。駆動ループは、アナログ線形、スイッチト(switched)キャパシター、または部分的にディジタル回路とすることができる。アナログのスイッチトキャパシター実施態様は、コンパクトな低出力実施態様である。ディジタル駆動ループは、より構成可能であるという利益を有するが、精密なデータコンバータを必要とする。図２の駆動ループ（２２）は、検出増幅器（ＣＳＡ）と、利得生成ハイパスフィルター（ＨＰＦ）と、位相シフト素子（ＬＰＦ）と、計装用増幅器（ＩＮＡ＿ＡＣ）と、高圧加算増幅器（ＨＶＳＵＭ）とを備えている。ディファレンシャルドライブが適用される場合、計装用増幅器は必ずしも必要ではない。
【００１９】
いくつかのこれまでの解決策と比較して、駆動ループ（２２）は、駆動振幅を標準化するための比較器要素を備えていない。比較器のような非線形素子は、駆動ループ（２２）内に高調波周波数を生じさせ、そのことが、潜在的に、そのような非線形素子によってもたらされる不要な高調波を低減するための追加的なフィルタリング構成を要する可能性がある。このような高調波は、例えば、寄生モード周波数で、ＭＥＭＳ共振器に対して不要な運動を引き起こす可能性があり、または、基本振動周波数モードの不要な高調波周波数での電気クロスカップリングを増加させる可能性がある。したがって、比較器を用いる必要性を回避することが、駆動ループ（２２）およびＭＥＭＳ共振器の公称周波数の安定性を向上させ、および／または標準化によって同様に引き起こされる高調波によるフィルタリングする必要性を低減する。
【００２０】
クロック回路（２３）は、帯域通過フィルター（ＢＰＦ）と、比較器（ＣＯＭＰ１）と、位相同期回路（ＰＬＬ）とを備えることができる。本発明者等は、後に、位相同期回路ＰＬＬを備えるこのシグナルチェーンを「ＰＬＬを備えるクロック生成回路」というフレーズを用いて言及することにし、また、このシグナルチェーンからくる信号は、クロック信号（ＣＬＫ  ＳＩＧＮＡＬＳ）と称される。その回路の出力は、単一の信号を含むようにマークされるが、このクロック信号をさらに複数の回路に供給してもよく、また、場合により、それらをまとめて複数形で称してもよい。クロック回路（２３）は、特に立上り状態中に用いられる代替クロック信号の生成用の第２の比較器（ＣＯＭＰ２）をさらに備えてもよい。同様に、第２の比較器（ＣＯＭＰ２）によって生成されたクロック信号は、立上りクロック信号（ＳＴＡＲＴ−ＵＰ  ＣＬＫ  ＳＩＧＮＡＬＳ）と呼ばれる。ＣＬＫ  ＳＩＧＮＡＬＳと同様に、立上りクロック信号は、複数の回路に供給することができ、そのため、複数形で呼んでもよい。これら２つのクロックソースの間の著しい違いは、立上りクロック信号（ＳＴＡＲＴ＿ＵＰ  ＣＬＫ  ＳＩＧＮＡＬＳ）は、駆動ループ（２２）によって生成された基準信号の周波数よりも高くない周波数を処理するのに対して、クロック信号（ＣＬＫ  ＳＩＧＮＡＬＳ）を生成するのに用いられるＰＬＬ機能は、より高い周波数を用いてクロック信号の生成を可能にするということである。
【００２１】
駆動ループ（２２）と振幅制御回路ＡＧＣ（２４）の間および駆動ループ（２２）と立上り回路ＳＴＡＲＴ  ＣＴＲＬ（２５）の間のインタフェースは、サンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）によって形成されている。それは、高精度の振幅復調を実行でき、入ってくる信号を整流し、そのことは、振幅制御ＡＧＣ（２４）および立上り回路ＳＴＡＲＴ  ＣＴＲＬ（２５）が、振幅情報をさらにサンプリングすることを可能にする。サンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）は、スイッチトキャパシター誘導器を備えてもよい。サンプリング増幅器は、その名称にもかかわらず、入力信号をサンプリングするのではなく、後のサンプリングに適合するようにその信号を整える回路を備えていることに留意すべきである。振幅制御回路ＡＧＣ（２４）は、サンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）と、ＰＩ制御器（素子Ｉ−ＣＴＲＬ，ＩＮＡ−Ｉ，Ｐ−ＣＴＲＬ，ＩＮＡ−Ｐ）と、加算増幅器（ＳＵＭ）とを備えることができる。
【００２２】
立上り回路（２５）は、立上りモード制御回路（ＳＴＡＲＴ−ＵＰ  ＭＯＤＥ  ＣＴＲＬ）と、クロック基準制御回路（ＣＬＫ  ＲＥＦ  ＣＴＲＬ）とを備えることができる。振幅制御回路（２４）と立上り回路（２５）の区分は、単に命名規則であり、回路機能の実際の区分および名称は、当業者によって理解されるように自由に選択することができる。例えば、図２に示す実施例において、サンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）は、振幅制御回路（２４）および立上り回路（２５）の両方のための入力段として作用するように、振幅制御回路（２４）および立上り回路（２５）の外側に配置されている。代替例においては、これらの機能は、振幅制御回路ＡＧＣ（２４）、立上り回路ＳＴＡＲＴ  ＣＴＲＬ（２５）およびサンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）のすべての構成要素を備える単一の複合回路と見なしてもよい。さらに別の代替例において、サンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）は、振幅制御回路（２４）または立上り回路（２５）内に論理的に配置してもよく、また、サンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）によって生成された出力信号は、それら２つの回路の他方が利用可能である。これらの要素について、さらに図面を用いて詳細に説明する。
【００２３】
高圧加算増幅器（ＨＶＳＵＭ）およびバイアス電圧をローターに供給する電源レギュレータ（図示せず）は、ほとんどの回路の供給電圧よりも高い電圧で作動する。その高電圧は、例えば、フライングキャパシター電圧発生器によって生成することができる。外部の高圧電源または外部の高圧増幅器を、オンチップ電圧発生器および増幅器の代わりに用いてもよい。高電圧は、例えば、１０〜３０Ｖであってもよいが、通常の動作電圧は、例えば、１．５〜５Ｖとすることができる。ＤＣバイアス生成のための速度および電流要件は高くなく、外部キャパシターを用いた、または用いない完全に容量性の電圧生成を利用することが可能である。少なくとも一つの外部インダクターを備えたスイッチトモード電圧ブーストジェネレータがオプションとしてある。
【００２４】
通常の動作において、図２の共振器（２１）のローターには、一定のローターバイアス電圧がかけられる。共振器（２１）の駆動電極は、ＡＣ成分およびＤＣ成分を含む駆動電圧（ＤＲＶ）に接続されている。図２のＭＥＭＳ共振器（２１）の振幅制御は、ＤＣ電圧レベルを調節することによって行われる。このことは、それが、駆動ループ（２２）における一定のＡＣ利得およびＡＣ特性を可能にするため有利である。電気歪およびクロストークの変化が最少化されるため、一定のＡＣ信号および一定のＡＣ信号経路が都合が良い。また、フィードバック極性を変えること、すなわち、駆動電極に関するＤＣ電圧極性を変化させることによって共振器を制振することも可能である。駆動電圧ＤＲＶのＤＣ成分のみを制御することにより、検出および駆動のための一定のローターバイアスの利用が可能になる。
【００２５】
ローターバイアス電圧と、ＨＶＳＵＭ増幅器からの駆動信号（ＤＲＶ）のＤＣ成分との差が、駆動キャパシターのローターおよびステーター駆動電極間の駆動バイアス電圧Ｖｄｃを決める。Ｖｄｃがゼロよりもかなり大きい場合、駆動信号ＤＲＶからの駆動電圧ＡＣ成分Ｖａｃが、大きな駆動力をローターに対して生成する。そのローターへの力は、（Ｖｄｃ＋Ｖａｃ）∧２に比例するため、ｆ０における力は、２Ｖｄｃ＊Ｖａｃに比例する。駆動信号ＤＶＲのＤＣ成分とローターバイアス電圧が互いに近く、そのためＶｄｃがほぼゼロである場合、ｆ０周波数における駆動力は、ほぼゼロまで低下し、また、２ｆ０周波数における駆動力は増加する。負のＶｄｃは、周波数ｆ０における閉駆動ループフィードバックの符号を変え、ロータのｆ０周波数振動が減衰される。通常、ロータのＱ値は非常に大きく、そのロータは、０および２ｆ０周波数において、ある程度まで影響を受けない。
【００２６】
図２において、検出器増幅器は、周知の電荷感知増幅器（ＣＳＡ）である。それは、検出キャパシタンス等のキャパシタンス型ソースからの、または、圧電トランスデューサからの正確な電圧モード信号を生成する。他の種類の増幅器を用いてもよい。しかし、高パフォーマンスＣＳＡは、典型的には、例えば、トランス抵抗増幅器よりも実施するのが容易である。トランス抵抗増幅器は、ＡＣ増幅に適しているが、それは、動きの速度にはうまく追従するが、高周波数領域において高利得を有し、したがって、複雑なジャイロスコープ素子において、不要なモードを容易に起動する可能性があるため、ジャイロスコープとともに用いる場合には、問題が生じる可能性がある。電荷感知増幅器ＣＳＡは、ローターの位置に追従する。主運動におけるローターの周波数は、典型的には、本質的に一定であるため、ＣＳＡは、その積分機能によりジャイロスコープ制御に良く適しており、高周波干渉に対する感受性が低減される。駆動検出キャパシターに関する（共振器のローター電極と駆動検出電極との間の）電圧差が一定に維持される場合、キャパシタンスの変化は、キャパシター内の電荷の変化を引き起こし、電荷感知増幅器ＣＳＡが、電荷感知増幅器ＣＳＡに供給された電荷に比例する電圧を生成する。電荷感知増幅器は、典型的には、かなり低い差動インピーダンスおよびコモンモード入力インピーダンスを有するように設計される。駆動検出キャパシターと電荷感知増幅器は、差動式であってもよい。
【００２７】
検出器増幅器ＣＳＡの後で、ハイパスフィルター（ＨＰＦ）によって信号をフィルタリングして増幅してもよい。それは、ＤＣ漏れ電流によって生じるエラーおよび他の低周波ノイズおよびエラーを取り除く。ハイパスフィルターＨＰＦの出力は、ローター運動および振幅測定のための、駆動ループ（２２）内における最も明確な測定ポイントである。ＨＰＦの出力は、振幅サンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）の振幅検出入力に、およびＰＬＬ周波数基準に、および位相シフトデバイス（ＬＰＦ）のための閉駆動ループ入力に用いることができる。位相シフトデバイス（ＬＰＦ）は、好ましくは、低Ｑの２次またはより高次のローパスフィルターである。位相シフトについては、「駆動ループにおける位相シフト」というサブタイトルで詳細に後述する。
【００２８】
ＭＥＭＳ共振器（２１）と適切に同期されたクロック信号は、駆動回路（２０）に含まれる、または、駆動回路（２０）とともに機能する、および／または、ＭＥＭＳ共振器（２１）からの信号を処理するさまざまな回路要素、例えば、ディジタル信号処理ＤＳＰ、ジャイロスコープ検出および温度検出に必要である。実施例において、サンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）は、振幅検出のための同期クロック信号を必要とし、振動の検出（図示せず）は、良好な信号レベルを用いて良品質の検出を確実にするために、ＭＥＭＳ共振器（２１）の振動と同期させて有益に行われる。そのような目的のために、ＭＥＭＳ共振器（２１）および駆動ループ（２２）と同期されるクロック信号が利用可能である必要がある。
【００２９】
ＰＬＬのためのＨＰＦからの同期基準クロック信号を受取るために、ＨＰＦ出力からクロック生成回路（２３）へ受取られた信号は、十分なレベルでなければならない。基準クロックは、比較器（ＣＯＭＰ１）により、ＨＰＦ出力に基づいて生成され、それにより、正弦波ＨＰＦ出力信号が、非正弦波信号、実施例においては、方形波信号をから成る基準クロック信号に変わる。駆動ループ（２２）信号の雑音帯域幅を低減するために、およびクロック回路（２３）を駆動ループから隔離して、駆動ループ（２２）とクロック回路（２３）との間に引き起こされる潜在的な干渉を低減するために、駆動ループ（２２）と比較器（ＣＯＭＰ１）との間にバンドパスフィルター（ＢＰＦ）が配置されている。ＭＥＭＳ共振器（２１）が使用可能であり、および通常の動作モードで作動しており、および駆動ループが使用可能である場合、ＰＬＬのための同期基準クロック源として用いられるＨＰＦからの出力信号は、ＰＬＬを必要な同期クロック信号を生成するのに用いることができるように、十分なレベルを有している。ＨＰＦ出力信号レベルが低すぎる場合、第１の比較器（ＣＯＭＰ１）は、必要とされる周波数へのＰＬＬの適切なロッキングを可能にするために、ＰＬＬのための十分に安定した基準クロック信号を生成しない。このような状況は、立上り中に起きる可能性があり、すなわち、ＭＥＭＳ共振器（２１）および駆動ループ（２２）が、それらの通常の動作モードで使用可能ではない場合、ＨＰＦ出力信号は、十分な精度を有するＰＬＬを備えたクロック生成回路を用いて、必要な同期クロック信号を生成するには低すぎる可能性がある。ＨＰＦ出力信号が十分なレベルになっておらず、ＰＬＬがＭＥＭＳ共振器に同期されたクロック信号を確実に生成できない場合、ローパスフィルターＬＰＦの出力から生成された代替的な同期クロック信号を供給してもよい。この代替的なクロック信号は、立上りクロック信号（ＳＴＡＲＴ−ＵＰ  ＣＬＫ  ＳＩＧＮＡＬＳ）と呼ばれ、それは、サンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）のための本質的に正しい位相を有している。立上り中に、ＰＬＬは、非同期クロック（ＯＳＣ）を受取ってもよく、それによって、ＰＬＬが、立上り状態中でも、既知の周波数で出力クロック信号を生成することが可能になる。第２の比較器（ＣＯＭＰ２）は、立上りクロック信号（ＳＴＡＲＴ−ＵＰ  ＣＬＫ  ＳＩＧＮＡＬＳ）を生成するのに用いることができ、その信号は、立上り状態中でも、このような同期クロック信号を必要とする回路の入力に接続してもよい。使用されるクロック信号に対して異なる要件を有する駆動回路内のさまざまな要素に対して、または駆動回路とともに機能するさまざまな要素に対して、通常のクロック信号（ＣＬＫ  ＳＩＧＮＡＬＳ）と立上りクロック信号（ＳＴＡＲＴ−ＵＰ  ＣＬＫ  ＳＩＧＮＡＬＳ）を選択するために、スイッチング装置（図示せず）を設けてもよい。それらの要件は、ジャイロスコープ装置または駆動回路が機能している状態によって変化する可能性がある。クロックシフト立上り信号としても知られている立上りクロック信号について、「立上り制御器」というサブタイトルでさらに説明する。
【００３０】
振幅制御
振幅制御は、ＰＬＬが、ＨＰＦからの基準クロック信号を受取ることができる場合に、振幅制御回路（２４）が、システムを正しい動作点に安定させる機能を起動するように、有利には連続的である。この出願に記載されている立上り方法は、ここに記載されているようなＤＣバイアスレベルを制御するための他の方法を用いる振幅制御とともに用いてもよいことに気付くべきである。また、駆動信号は、非正弦波、例えば、方形波であってもよい。位相シフト手段は、振幅制御実施態様に依存しない。
【００３１】
共振器の振幅は、駆動力生成のＤＣバイアスを制御することによって制御される。共振器ローターの静電励起および容量検出の場合、立上り状態の後の通常の動作中に、正確な一定のローターバイアス電圧を用いることが有利であり、また、同じ一定のローターバイアス電圧を、検出のためにも容易に用いることができる。
【００３２】
振幅制御の目的のために、一方または両方のいずれかのＤＣバイアス電圧を制御することが可能である。しかし、通常の動作中にローターバイアス電圧を制御すると、駆動検出の感度が変化する。容量検出の場合、駆動検出バイアス電圧をローター駆動バイアスから分離しなければならず、または、その感度変化を考慮しなければならない。例えば、ＨＰＦの後の振幅制御回路（２４）におけるターゲット振幅は、ローターＤＣバイアス電圧に比例する電圧または別のパラメータ、または、ＣＳＡまたはＨＰＦ内または２つのブロック間の可変利得に従って調節することができる。振幅測定またはターゲット振幅との比較が行われる前に、信号経路のどこででも補正を行うことができる。変化するＤＣバイアス電圧の容量検出への影響は、独立したＡＣキャリア信号が、ローターの動作を決定するのに用いられるＡＣ検出を用いることによっても回避することができる。
【００３３】
振幅測定のための入力信号は、上述したように、ＨＰＦの出力ノードから取得することができる。好ましくは、オフセットまたはフリッカーノイズが振幅情報に影響を及ぼすべきではない。振幅を抽出するための有効な方法は、スイッチトキャパシター（ＳＣ）誘導器(derivator)である。図３は、振幅制御回路（２４）の例示的なサンプリング増幅器として用いられるＳＣ誘導器を示している。ＳＣ誘導器は、差動増幅器であり、２つの入力電圧Ｖｉ１，Ｖｉ２を入力キャパシターＣｉｎに入力する。ＳＣ誘導器回路は、ＨＰＦからサンプリング増幅器に入ってくる入力信号と同じ周波数でクロックさせることができるが、２つの振幅サンプルは、１つの信号周期ごとに受取ることができる。検出すべき信号と適切に同期されたこの種の振幅検出は、コヒーレントまたは同期振幅検出と呼ぶことができる。これは、フィードバックスイッチトキャパシターＣｆｂを倍加させて、それらを２つの相対的に逆のクロック位相ＣおよびＸＣでクロックすることによって実現される。例示的な回路は差動的であるため、その回路は、一方が両チャネル（Ｖｉ１−Ｖｏ１；Ｖｉ２−Ｖｏ２）のためのフィードバックスイッチトキャパシターＣｆｂの２つのセットを備えている。倍加されたフィードバックスイッチトキャパシター構成の場合、サンプルを両クロック位相で要するため、サンプリング周波数が二倍になる。したがって、サンプルは、両入力信号位相から受け取られ、その結果、入力信号のピークピーク値をサンプリングすることができる。クロック信号ＣおよびＸＣは、共振器の動作および共振器からの検出信号に相当する入力信号と適切に同期され、およびそれぞれ、入力信号と−９０および＋９０度の位相差を有している。クロック信号ＣおよびＸＣのエッジが、入力信号のピーク値で生じる場合、出力は、その入力信号のピークピーク値を生じさせることになる。オフセットおよびフリッカーノイズは、増幅器出力が整流される際にアップコンバートされる。入力信号のオフセットおよびフリッカーノイズは、完全に容量性の入力インピーダンスのため、除去されることになる。したがって、各入力信号サイクルに対して、２つのサンプルが取得され、その結果、各半波がピークトゥピークからサンプリングされて、出力Ｖｏ１およびＶｏ２に整流される。
【００３４】
ディジタル的実現においてより実行可能である、振幅を抽出するための代替的手段は、半波整流器および全波整流器、または従来の乗算器であり、ＰＬＬクロックが利用されることになる。しかし、アナログ領域で用いられる場合、これらすべての方法は、共振周波数の高調波を除去するためのかなりのフィルタリングを要するであろう。
【００３５】
振幅制御回路（２４）のＰＩ−制御器は、サンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）出力を、共振周波数ｆ０と比較して倍のレートでサンプリングすることができる。ＰＩ−制御器は、積分器および比例制御器を備えていてもよい。図３においては、その積分器および比例器要素が別々に描かれている。このことは、それらの要素のキャパシターが必要とする回路面積を低減することができる。しかし、複合ＰＩ制御器も同様に実現可能である。
【００３６】
正しい振幅値をサンプリングするために、ＰＩ制御器サンプリング位相は、有利には、図３のｃまたはｃｘのいずれかの変化の直前に終了する。ＰＩ制御器は、サンプリングされた入力値を基準と比較して、それぞれ連続的なゼロ次ホールドの出力値を生成する。調和性、スイッチング関連過渡およびｋＴ／Ｃノイズは、ローパスフィルター（図示せず）によって除去することができ、ＣＴＲＬ＿ＯＵＴ信号が出力される。前記ローパスフィルターのコーナー周波数は、ＡＧＣループの速度の１０倍以上低くすべきではない。比例器および積分器の利得は、振幅制御に対して所望の動的特性（速度およびダンピングファクター(damping factor、減衰率)）を与えるように設計することができる。適用可能な設計詳細は、例えば、Ｌ．Ａａｌｔｏｎｅｎ  ａｎｄ  Ｋ．Ａ．Ｉ．Ｈａｌｏｎｅｎ：「Ａｎ  ａｎａｌｏｇ  ｄｒｉｖｅ  ｌｏｏｐ  ｆｏｒ  ａ  ｃａｐａｃｉｔｉｖｅ  ＭＥＭＳ  ｇｙｒｏｓｃｏｐｅ」という出版物の中で論考されている。（Ａｎａｌｏｇ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ  ａｎｄ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ，ｖｏｌｕｍｅ６３，ｎｕｍｂｅｒ３，ｐａｇｅｓ４６５−４７６，(c)２００９，Ｓｐｒｉｎｇｅｒ  Ｓｃｉｅｎｃｅ＋Ｂｕｓｉｎｅｓｓ）
【００３７】
ＭＥＭＳ共振器の振幅は、振幅制御回路によって供給されるＤＣバイアス電圧レベルを調節することによって制御され、その後、閉駆動ループ回路によって生成されたＡＣ駆動信号を用いて合計され、その結果、２つを、ＭＥＭＳ共振器への複合フィードバック信号（ＤＲＶ）として、閉駆動ループによってフィードバックすることができる。ＡＣ駆動信号およびＤＣバイアス電圧は、ＨＶＳＵＭ等の高圧増幅器で合計することができる。
【００３８】
立上り制御部
立上り回路は、本願明細書においては、迅速で確実な立上りおよびショック後の復元を可能にする要素の組み合わせを指す。立上り状態は、一般に、立上り状態または簡潔に立上りと呼ぶことができる立上り段階と呼ばれる、複数の段階を有するプロセスと見なすことができる。立上り回路は、立上り状態を検出するように適応される。立上り状態を検出するということは、ＭＥＭＳ共振器（２１）が、通常の動作状態であると定義されているものよりも小さい振幅で動作していることが検出されていること、または、ＭＥＭＳ共振器が、全くおよび／またはＭＥＭＳ共振器公称周波数で動作していないこと、および駆動ループ（２２）が、通常のＭＥＭＳ共振器（２１）の動作を持続するために、ＭＥＭＳ共振器（２１）から十分なレベルの入力信号を受取っていないことを意味する。検出された立上り状態に応答して、立上り回路は、特異的な方法で、ＭＥＭＳ共振器へのＤＣバイアス電圧の供給を構成するように適応される。また、立上り回路（２５）は、駆動ループ（２２）の振幅レベルに依存して、異なるクロック信号の生成、および生成されたクロック信号の供給を制御することができる。
【００３９】
立上り状態の検出は、さまざまな方法で実施することができる。例えば、図２のアナログ駆動回路において、立上り状態の検出は、サンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）出力をサンプリングして、このサンプリングされた振幅値を閾基準値と比較することによって実現することができる。サンプリングされた振幅値が閾値以下である場合、立上り状態が検出される。
【００４０】
第１の立上り段階において、立上り状態は、少なくとも一つのＤＣバイアスを調節することによって作動され、駆動ループ（２２）の利得は、上述したように高く設定される。多重化制御部（ＭＵＸ  ＣＴＲＬ）は、内部発振器（ＯＳＣ）をＰＬＬ入力信号として選択し、およびサンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）および立上り回路（２５）の少なくともクロック基準制御部（ＣＬＫ  ＲＥＦ  ＣＴＲＬ）は、代替的な同期立上りクロック信号（ＳＴＡＲＴ−ＵＰ  ＣＬＫ  ＳＩＧＮＡＬＳ）をクロック入力として受取る。このモードにおいて、ＰＬＬは、内部発振器に基づいて、安定したクロックを生成するが、それはＭＥＭＳ共振器（２１）と同期されておらず、立上りクロック信号（ＳＴＡＲＴ−ＵＰ  ＣＬＫ  ＳＩＧＮＡＬＳ）は、同期クロックを必要とする何らかの回路のために用いられる。
【００４１】
サンプリングされた振幅値が所定の閾値に達すると、システムは、第２の立上り状態に移る。ここで、ＰＬＬは、駆動ループ（２２）内のＨＰＦの出力信号を同期基準クロックとして用いて始動することができ、および第２の立上り状態の開始時に即座に、または、ＰＬＬに安定期間が許可された後にのみ、ＰＬＬによって生成された同期ロック信号（ＣＬＫ  ＳＩＧＮＡＬＳ）を、同期クロックを必要とする要素に供給することができる。これらの要素は、サンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）およびクロック基準部（ＣＬＯＣＫ  ＲＥＦ  ＣＴＲＬ）を備えることができる。しかし、立上りＤＣバイアス電圧を依然として印加してもよく、駆動ループ（２２）の利得は、高い値に設定してもよく、および駆動ループ（２２）の高利得により、駆動ループ（２２）内の信号は、非正弦波であってもよい。さらに、自動利得制御ＡＧＣは、第１の立上り状態の場合と同様に無効にされる。
【００４２】
最後に、第３の立上り段階では、通常の動作状態設定が適用され、および自動利得制御ＡＧＣがオンに切り替えられる。駆動ループ信号は正弦波である。
【００４３】
ヒステリシスに対して２つ以上の閾値を適用する他の検出方法を本発明の範囲内で適用してもよい。図４は、立上り状態中および立上り状態の直後のシステムのシミュレーションを示している。ＳＴＡＲＴ曲線は、一方が立上り状態の場合であり、一方が通常の動作状態の場合の、立上り回路の検出状態に相当する２つの値を有するスタート信号に相当する。Ｖローターバイアス曲線は、ローターＤＣバイアス電圧のレベルに相当する。通常の動作中、ローターＤＣバイアス電圧は一定値を有することが図を見て分かる。立上り状態の場合、立上り回路は、ローターＤＣバイアス電圧をより高いレベルに調節して、駆動ループ利得を増加させ、および駆動電極とローターとの間のより高いＤＣ電圧差を可能にすることができる。ＤＲＶ曲線は、ＤＣ成分およびＡＣ成分を含む駆動電圧を示す。
【００４４】
駆動電圧ＤＣバイアスのＤＣバイアス電圧成分は、初期には、立上り回路によって約７ボルトに設定されることが図を見て分かる。この後、振動振幅は、駆動ループ（２２）の振幅が飽和して、駆動信号をほとんど方形波にするまで、ほぼ指数関数的に増大する。振動振幅は、立上り状態が終了して、ＳＴＡＲＴ曲線の値がその値を変化させるまで生じる。立上り状態が終了すると、ローターバイアス電圧が２５Ｖから約１９．５Ｖに低下し、駆動電圧のＤＣバイアス電圧成分が、その所定の立上り値から解放されて、通常の動作モードにおける振幅を制御するために、ＡＧＣが始動する。
【００４５】
ローターバイアスが駆動信号および検出電極ＤＣ電位よりも正常に高い場合、立上り中のローターバイアス値のさらなる上昇は、駆動ループの利得を上昇させる（〜Ｖ∧２）。このことは、増加したループ利得にもかかわらず、駆動信号とセンス信号との間のクロストークによる振動のリスクを低減し、また、その駆動力は、駆動信号が飽和した場合に増加する。
【００４６】
一実施形態によれば、ＤＣバイアス電圧のうちの一つは、ループ増幅器が使用可能になった後の回路電源投入中に変化させてもよい。いずれかのＤＣバイアス電圧の変化は、ローターに対する小さな動作を生じさせて、ＭＥＭＳ共振器の機械的動作を開始するために、ローターを、その平衡位置から遠ざけ、また、そのことはさらに、電荷感知増幅器（ＣＳＡ）における応答を引き起こすことになる。このことは、駆動ループ（２２）に対して初期インパルスを生成することになる。この初期応答は、立上り状態の正の高いループ利得によってさらに急速に増幅させることができる。初期インパルスは、高電圧発生器が既に電圧を十分に上昇させた後に、ＤＣバイアス電圧を所定の値まで制御することによって素早く形成することができる。差動駆動を用いる場合、駆動差動電圧も、駆動ループ（２２）が閉じられる前に高くしなければならない。差動は、例えば、高圧増幅器装置出力におけるスイッチによって、または、所定の入力電圧を駆動増幅器に切り替えた後に、その駆動増幅器の入力を切り替えて閉ループに戻すことによって高くすることができる。また、駆動増幅器の入力および出力を通常の動作に接続することにより、シングルエンド信号を、ループを閉じる直前に、ステップ関数または方形波インパルスを生成するための電圧レベルまで切り替えることができる。駆動信号ＤＣレベルステップ関数は、バイアス電圧制御手段の変化によって生成されたインパルスの代わりに、または、そのインパルスに加えて、駆動信号増幅器によっても実施することができる。ステップ関数は、駆動ループの出力段の近くまで供給することができる。そのように、駆動ループのごく一部のみが、インパルス生成から通常の閉ループ動作までの高速設定時間を有する必要がある。増幅器モードを切り替えるための最大時間は、好適には、共振周波数のサイクルタイムよりも小さい。駆動ループ（２２）は、ＤＣバイアス電圧の変化に伴って供給されるこのような初期インパルスを用いることなく、雑音誘導変化のみを検出し、その結果、それは、非常にゆっくりと、ＭＥＭＳ共振器駆動電圧（ＤＲＶ）入力に対する最小限のフィードバックのみを最初に与えることを開始することになる。換言すれば、ＤＣバイアス電圧の相対的変化によってもたらされる初期インパルスは、ＭＥＭＳ共振器および駆動ループの立上りを高速化するのに用いられる。
【００４７】
この実施例において、定常状態は、約３１ｍｓで実現される。スタート信号が通常状態に変わった後に見える過渡は、ローター電圧から駆動検出までのクロストークによって部分的に引き起こされ、そのことは、駆動検出増幅器飽和および間違った振幅測定を引き起こす傾向がある。このオーバーシュートおよびアンダーシュートは、立上り状態の終了を微調整することにより、例えば、駆動電圧ＤＲＶのＤＣバイアスＰ制御をターンオンする前に、増幅器の増加した利得およびローターの上昇したバイアス電圧を、異なる時間にターンオフし、その後、最後にＩ制御をリセットから解放することによってさらに最小限にすることができる。これらの方策は、立上り状態が終了した後の振幅制御の初期におけるオーバーシュートおよび／またはアンダーシュートがより少ない状態で、制御をより迅速に安定化することを可能にする。
【００４８】
立上り状態中の立上り測定のシーケンスに対しては、タイマーディレイを用いることができる。例えば、ローターバイアス値変化および駆動ループ（２２）における高利得動作のターンオフは、振幅測定に対して過渡干渉を引き起こす傾向がある。ディレイは、駆動電圧ＤＣバイアス制御をＰ制御に与える前に、終了までの過渡を待つのに用いることができる。Ｉ制御は、例えば、Ｐ制御が既に振幅およびＤＣバイアスをほぼ定常状態にさせた場合に、少しの共振周期のディレイ後に、リセットから解放してもよく、また、Ｉ制御は、飽和しにくく、制御の安定を遅延させることがない。このことは、Ｉ制御部が、過渡に対して過剰反応することを防ぐことができ、また、振幅制御は、駆動電圧ＤＣバイアスおよび共振器の振幅を、図４の実施例よりも速く安定化させることができる。また、複数閾値レベルを、異なる測定を終了するか、または開始するための立上り回路内に構成することもできる。立上り状態中のいずれかの段階で、正確なクロックが必要な場合、立上り制御部は、立上りが十分に進行して、ＰＬＬがロックされた後にのみ、クロック信号のソースを内部ＰＬＬクロックに変える。
【００４９】
正確な立上り制御に利用可能な正しいクロックがまだない場合、クロックシフト立上り信号生成波、より精度の低い連続レベル交差検出を用いて行ってもよい。クロックシフト立上り信号は、正確な立上り制御が、精密測定のための位相同期クロックを必要とする場合に必要であり、正確な立上り制御は、正しいクロックが、ＰＬＬを含むクロック生成回路から利用可能になる前に用いることができない。また、ＬＰＦ出力は、比較器のための基準として用いることができる。ＬＰＦが、位相を−９０度シフトするということにより、ＬＰＦ出力を基準として用いて生成されたクロックは、ＨＰＦ出力において振幅値をサンプリングするのに用いることができる。したがって、ＰＬＬは、必ずしも、ＳＣベースの初期立上り信号生成に必要ではない。また、ＰＬＬは、位相同期状態を認識するための、およびクロックシフト立上り信号の生成のための回路を備えてもよい。ＰＬＬのための基準を形成するための低すぎる駆動ループ（２２）の信号レベルを認識するための回路は、使用するクロック信号の変化を開始することができる。実施例においては、ＰＬＬを用いて形成されたクロックが利用可能であるか否かにより、ＰＬＬを用いて形成された通常のクロックか、または代替的にクロックシフト立上り信号を、位相同期クロックを必要とする回路のクロック入力に接続するスイッチング構成を設けてもよい。クロックシフト立上り信号には、ＰＬＬを含まないという制限があり、そのため、クロックシフト立上り信号のクロック周波数は、駆動ループ（２２）の基準信号のクロック周波数と同じ最大値に制限されるが、一方では、それは、立上りに関してより速く利用可能であるため、立上り中に用いてもよい。ＰＬＬを含むクロック生成回路からのクロック信号は、駆動ループからの信号レベルが、ＰＬＬを含むクロック生成回路内で安定したクロック信号を形成するための十分に高いレベルである場合に選択され、また、ローパスフィルターの出力を用いて生成されたクロックシフト立上り信号は、同期クロック信号が、ＰＬＬを含むクロック生成回路から利用可能でない場合に選択される。このスイッチング構成は、立上り制御回路によって制御することができる。比較器（ＣＯＭＰ２）等のクロックシフト立上り信号生成回路は、クロック回路（２３）の一部を備えてもよいが、当業者には理解されるように、任意の代替的な実施態様および／または配置を、駆動回路内のこの回路のために選択してもよい。
【００５０】
図５は、例えば、図４のスタート信号の生成に使用可能な、および図２に記載されているような立上りモード制御（ＳＴＡＲＴ−ＵＰ  ＭＯＤＥ  ＣＴＲＬ）要素および／またはクロック基準制御要素（ＣＫＬ  ＲＥＦ  ＣＴＲＬ）を実施するために使用可能な精密な制御回路（ＳＴＡＲＴ  ＵＮＩＴ）の実施例を示している。その制御回路は、ＰＩ制御器と同じレート（ｆ０）および位相で、または、図３のＰＩ制御器と比較して倍のレート２＊ｆ０でクロックすることができる。比較器（ＣＯＭＰ）は、基準電圧（２＊Ｖｒｅｆ）および信号（Ｖｉ２−Ｖｉ１）から生成された結合され増幅された電荷を、各キャパシター（Ｃ１，Ｃ２）と比較し、それぞれの入力電圧と基準電圧との間の予め増幅された電圧差からバイナリ信号を生成する。主要な図面は、各信号チェーンのための単一のキャパシター（Ｃ１，Ｃ２）を示し、およびそれらのうちのいずれかまたは両方は、実際には、制御可能なキャパシターＣ１の内部構造を示すポップアウト図５０２に図示されているように、Ｃ１ａ，Ｃ１ｂ等の制御可能なキャパシターペアを示すことに留意すべきである。例示的な制御可能なキャパシターＣ１のキャパシタンスは、制御信号ＳＴＡＲＴおよびＸＣで制御されるスイッチによって調節され、後者は、前者から反転されている。代替的な実施形態において、キャパシターＣ１のキャパシタンスは、何らかの公知の方法で調節可能になっている。ＯＰＡ１を含むスイッチトキャパシター前置増幅器（プリアンプ）は、キャパシター比（Ｃ１／Ｃ３）または（Ｃ２／Ｃ３）に従って入力信号を増幅する。その比較器の後には、比較器（ＣＯＭＰ）出力をサンプリングするためのフリップフロップゲート（５０５）および／またはカウンター（ＣＯＵＮＴ）が続く。サンプリングは、二重サンプリング回路を用いて、各振動期間中に二度、または、各振動期間中に一度だけ、すなわち、連続的な振動期間内の異なる極性期間中にサンプルを取得することによって行うことができる。期間当たり一つのサンプルを用いて、サンプリング回路の二重化を避けることができ、すなわち、サンプリング周波数は、有効に半分に低下するが、これは、立上り状態においては、変化の速度は高速ではないため、重要な問題ではない。しかし、例えば、制御回路ＳＴＡＲＴ  ＵＮＩＴ（５００）において漏れ電流が与えるスルーイングが、サンプリングされた振幅ＤＣ値を変える可能性があるため、振幅検出のロバスト性も、より低いサンプリング周波数に悩まされるであろう。クロック信号ＣおよびＸＣは、クロック信号（ＣＬＫ  ＳＩＧＮＡＬＳ）または立上りクロック信号（ＳＴＡＲＴ−ＵＰ  ＣＬＫ  ＳＩＧＮＡＬＳ）を含んでもよく、または、クロック信号ＣおよびＸＣは、それらのうちのいずれかに基づいて導出してもよい。ＣおよびＸＣの場合のクロック周波数が２＊ｆ０である場合、単一の制御回路ＳＴＡＲＴ  ＵＮＩＴ（５００）が必要である。しかし、ＣおよびＸＣで受取ったクロック周波数が（共振周波数に等しい）ｆ０である場合、２つの制御回路ＳＴＡＲＴ  ＵＮＩＴ（５００）が必要である。これは、第２の制御回路（５０１）を表す第２のグレーの点線と、選択性を強調するためにグレーでマークされている、第２の制御回��（５０１）のサンプリング要素として機能する第２のフリップフロップゲート（５０６）とによって説明されている。２つの制御回路（５００，５０１）は、クロック信号ＣおよびＸＣが、２つのユニット間で反転されていることを除いて、互いに同じであってもよい。２つのＳＴＡＲＴ  ＵＮＩＴ（５００，５０１）が必要な場合、それらは、共通のカウンター（ＣＯＵＮＴ）を共有してもよい。
【００５１】
比較器出力は、スイッチング過渡現象が出力に影響を及ぼすのを防ぐために、ＸＣ位相としてマークされた制御回路（５００）内の前置増幅器変化伝達段階の終了時にサンプリングしてもよい。立上りの場合の正確なヒステリシスは、図５の少なくとも一つのスタート信号制御可能基準キャパシターＣ１を用いて形成することができる。必要に応じて、信号キャパシターは、調節可能にしてもよい。これらの構成を用いて、スタート信号は、例えば、入力信号（Ｖｉ２−Ｖｉ１）が振幅制御回路における特定のターゲット振幅に対応する場合に停止させることができるが、再作動は、入力信号をより低い値、例えば、ターゲット振幅の８０％まで下げる必要があるであろう。内部ＰＬＬからの正しいクロック信号がない場合、間違ったクロック信号により、振幅サンプリングが過小の結果を与えることになるため、立上り制御回路は、スタート信号を非常に早くにターンオフしない。そのため、図５の制御回路は、上限閾値がトリガーされて、スタート信号がターンオフされる前にＰＬＬがロックされない限り、正しいクロック信号の検出を何ら必要としない。
【００５２】
制御回路が、周波数２＊ｆ０、すなわち、ＭＥＭＳ共振器（２１）の周波数の二倍を有するクロックで機能する場合、その制御回路は、ＭＥＭＳ共振器振動の各基本期間中に２つのサンプルを取得する。ＭＥＭＳ共振器周波数の基本期間中に取得された両測定サンプルは、整流後に（図３に示す回路出力）、立上り状態が無効になる前に、または、基準信号マルチプレクサ（図２のｓｅｌ１）が、ＰＬＬを備えるクロック回路のための駆動ループ（２２）からくる同期基準信号を選択する前に、セット基準レベル以上になる必要がある。単一の比較器パルスが、立上り状態を作動させるのを防ぐために、ディジタルディレイ要素として機能するカウンター（ＣＯＵＮＴ）を、フリップフロップゲート（５０５）の後に配置することができる。フリップフロップゲート（５０５）の後に配置されたカウンター（ＣＯＵＮＴ）は、立上り状態が作動されている場合にのみ、または、発振器信号がＰＬＬへの基準として用いられるように作動されている場合にのみサンプルをカウントすることができる。カウンター（ＣＯＵＮＴ）の利用は、クロック信号（ＣＬＫ  ＳＩＧＮＡＬＳ）が安定していない場合の、すなわち、立上り中に、または、動作モードの変化中に、または、何らかの偶発的変動により、ＰＬＬが安定していない場合に、クロック信号の利用の回避を可能にする。カウンター（ＣＯＵＮＴ）は、単一の基本期間中に取得した両サンプルが、予め設定された基準レベルを超えていることが検出されるとすぐに、その出力段を変化させる。制御回路（５００，５０１）は、ＯＰＡ１を含むスイッチトキャパシター前置増幅器内の信号を増幅し、何らかのオフセット電圧がその信号から除去されていることを確実にする。このことは、ＣＤＳキャパシターＣ４および各スイッチによって実現される。
【００５３】
立上り状態がターゲット振幅近くで終了すると、高速（力強い）駆動を、最適に可能な限り使用できるようになるが、弱い公称駆動ＡＣは、最終的な機械的振幅調節のために最小限に用いられるにすぎない。ヒステリシスの量は、基準キャパシターＣ１とＣ２の比によって制御することができる。
【００５４】
立上り中に、ローターＤＣバイアス電圧が高くなっている場合、向上した検出および駆動感度のため、駆動ループの全体の閉ループ利得は、立上り中よりも高くなっており、また、ＨＰＦの出力からの振幅測定値も増幅される。このことは、振幅測定が、例えば、ＣＳＡ内で、またはＨＰＦ内で行われる前に、その利得を低くすることによって補正することができる。また、サンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）利得は、振幅測定のみを補正するように低下または減衰させることができる。ローターバイアス増加の影響が、駆動ループ内での振幅測定の前に補正されると、閉駆動ループの全体利得は、一定になる。閉ループからサンプリングされた振幅測定のみを補正することは、駆動ループ全体利得および駆動信号振幅ローターＤＣバイアス電圧を依存性にすることになる。このことは、駆動ループ信号経路内に、より大きな信号レベルを生じさせることになり、および振幅サンプリングおよび利得補正の前の増幅器が飽和する可能性があるため、定常状態振幅測定および制御に利用可能な最大ダイナミックレンジを制限する可能性がある。これは、強制的に、振幅サンプリングポイント前の増幅器の利得を制限し、または、最大ローターバイアスを用いた正しいターゲット振幅検出に対しても、最大ローターバイアス電圧を十分に低く制限する可能性がある。
【００５５】
立上り制御部のヒステリシス制限は、立上り中に上昇した検出利得のみを考慮してもよい。高いローターバイアス電圧および通常の検出感度よりも高い感度が立上り中にのみ用いられる場合、より高い利得振幅測定は、立上り状態の停止を決定する場合の立上り制御に対してのみ用いることもできる。立上りを終了させるための閾値は、増幅された振幅測定に従って上昇させることができる。立上り制御部の閾値は、キャパシタンス比のみを変化させることによって変更することができ、また、基準電圧は一定にすることができる。立上りが終了すると、上限閾値は、通常の検出感度を伴う通常の振幅測定からかなり離れることになる。下限閾値は、ローターバイアスが標準まで下がった直後に測定に対応する振幅測定よりも低くなければならない。例えば、通常状態振幅ターゲット値が１．０Ｖであり、高いローターバイアスが、測定を５０％増幅させる場合、停止閾値は、約１．５Ｖとすることができる。ローターバイアスが標準まで下がった場合、振幅測定は、約１Ｖになり、また、下限閾値は、不必要な再始動を防ぐために、１Ｖ以下、例えば、０．８Ｖまたは０．９Ｖにしなければならない。再始動があって、スタート信号および高いローターバイアス電圧が再びターンオンされない限り作動されないため、上限閾値は依然として１．５Ｖである。
【００５６】
不必要な再始動は、スタート信号が駆動ループを再び再始動できるようになる前に、立上り回路をある時間、強制的に待機させるカウンター（ＣＯＵＮＴ）ディレイによっても防ぐことができる。しかし、実際には、ディジタルディレイが、電源投入中にも存在する場合、立上り論理は、少なくともいくつかの任意クロックを受取って、立上り状態を作動させなければならず、または、代替的に、その論理を立上り状態にリセットしなければならない。ディレイ（ＣＯＵＮＴ）を立上り回路に追加することによって、単一の立上り制御パルスが再始動することも防止される。立上り制御の測定結果は、依然として、共振器がまだ通常振動の状態にない信号に用いることができる。
【００５７】
また、振幅利得および／または増幅器バイアス電流および／またはハイパスコーナー周波数は、立上り状態中に増加させてもよい。図２のＬＰＦ出力ポイントの後の増幅器において、立上り中に利得が増加された場合、そのＬＰＦの出力からの振幅測定感度に関しては、著しい影響はない。上昇した利得は、駆動ＡＣ電圧の振幅を増加させることになる。増加した増幅器バイアス電流は、高利得動作における潜在的な位相誤差を改善し、また、より高いコーナー周波数は、駆動ループ内の増幅器のより高速のＤＣ動作点設定を可能にする。また、ＨＰＦおよびＣＳＡのコーナー周波数は、駆動ループを介したＤＣ電圧レベルおよび増幅器動作点の設定を高速化するために、立上り中に上昇させてもよい。このことは、ＣＳＡおよび／またはＨＰＦが、電源投入中またはローターバイアスシフト中に飽和する場合に、通常動作または立上り動作に関するより高速の設定も可能にするであろう。このため、ＨＰＦおよび／またはＣＳＡコーナー周波数は、ローターバイアス電圧が変化する際、立上り後の少しの間にも、高く維持することができる。
【００５８】
立上りの初期において、立上り回路は、異なる立上り手段を、異なる時間に連続的に始動することもできる。
【００５９】
立上り手段のこの異なるタイミングの実施例として、その立上り状態は、開始から通常の動作状態への三段階のプロセスと見なすことができる。第１の立上り段階では、その立上りは、少なくとも一つのＤＣバイアスを調節し、上述したように、駆動ループ（２２）の利得を高く設定することによって開始される。多重化制御部（ＭＵＸ  ＣＴＲＬ）は、内部発振器（ＯＳＣ）をＰＬＬ入力信号として選択し、サンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）と、少なくとも立上り回路（２５）のクロック基準制御部（ＣＬＫ  ＲＥＦ  ＣＴＲＬ）は、代替的な同期立上りクロック信号（ＳＴＡＲＴ−ＵＰ  ＣＬＫ  ＳＩＧＮＡＬＳ）をクロック入力として受取る。このモードでは、ＰＬＬは、内部発振器（ＯＳＣ）に基づいて、安定したクロックを生成することができるが、それは、ＭＥＭＳ共振器（２１）と同期されていないため、立上りクロック信号（ＳＴＡＲＴ−ＵＰ  ＣＬＫ  ＳＩＧＮＡＬＳ）は、同期クロックを必要とする何らかの回路に用いられる。
【００６０】
サンプリングされた振幅値が所定の閾値に達すると、システムは、第２の立上り段階に移る。この段階の間、ＰＬＬは、駆動ループ（２２）のＨＰＦの出力信号を、同期基準クロックとして用いて始動することができ、および第２の立上り段階の開始時にすぐに、または、ＰＬＬが既に安定期間が可能になった後だけに、ＰＬＬによって生成された同期ロック信号（ＣＬＫ  ＳＩＧＮＡＬＳ）を、同期クロックを必要とする要素に供給することができる。それらの要素は、サンプリング増幅器（ＳＡＭＰＬＩＮＧ  ＡＭＰ）と、クロック基準制御部（ＣＬＯＣＫ  ＲＥＦ  ＣＴＲＬ）とを備えることができる。しかし、立上りＤＣバイアス電圧は依然として印加することができ、駆動ループ（２２）の利得は、高い値に設定することができ、およびその高利得により、駆動ループ（２２）内の駆動ループ信号は、非正弦波とすることができる。さらに、自動利得制御ＡＧＣが、第１の立上り段階の場合と同様に無効にされる。使用するクロック信号の選択は、立上りモード制御部（ＳＴＡＲＴ−ＵＰ  ＭＯＤＥ  ＣＴＲＬ）およびクロック基準制御部（ＣＬＫ  ＲＥＦ  ＣＴＲＬ）を備える立上り回路ＳＴＡＲＴ  ＣＴＲＬ（２５）によって制御される。
【００６１】
そして、第３の立上り段階では、通常動作状態設定が適用され、自動利得制御ＡＧＣがオンにされる。駆動ループ信号は正弦波であり、通常動作に近づく。
【００６２】
駆動ループにおける位相シフト
共振器の位置情報を電子信号として検出して、増幅した信号を共振器に送り返す駆動ループは、正帰還（ポジティブフィードバック）を実行して、そのループを共振周波数で振動させるために、その信号を位相シフトする必要がある。
【００６３】
不必要な振動を励起する可能性があり、または、不必要なノイズまたはクロストークの増幅を引き起こす可能性がある寄生利得を最小限にすることも好適である。容量性検出および駆動型ＭＥＭＳ共振器は、少なくとも立上り中に、駆動ループ増幅器からの高利得を必要とする。ＭＥＭＳ共振器のための駆動ループ内のロバストでありながらシンプルな位相シフト手段が必要である。
【００６４】
共振器からの容量性情報が、図２の従来の電荷感知増幅器ＣＳＡを用いて検出される場合、増幅器出力における電圧モード信号は、要素位置と同じ位相になっている。駆動検出増幅器ＣＳＡ出力と比較すると、励起信号は、共振周波数で振動する発振器を実現するために、９０度位相シフトされていなければならない。オンチップキャパシタンスは、典型的には、オンチップ抵抗よりもかなり安定しているため、ＣＳＡは、典型的には、トランス抵抗増幅器ＴＲＡに好適に優っている（ＲがＣを支配している）。トランス抵抗増幅器は、共振器の速度にほぼ関連している出力電圧を生成し、その位相は、電荷感知増幅器と比較して約９０度位相シフトされている。
【００６５】
位相シフトを実現するための従来の解決策は、典型的には、少なくとも積分器または微分器（誘導器）回路をアナログまたはディジタル領域で用いる。これらの位相シフト方法はともに、実際には、追加的なフィルタリングを必要とする。積分器の場合のオフセット、および微分器の場合の高周波利得は、位相シフト要素を、それぞれローパス（または、実際には帯域通過）およびハイパスフィルターとして強制的に実現する。寄生利得は、クロスカップリングによる、または、その要素の寄生共振モードによる不必要な振動を励起する可能性があり、また、低周波時定数は、かなりの回路面積をとる。ＰＬＬは、他の位相シフト実施態様に対してロバストな代替例を実現できるが、それは、適度に複雑な立上り処理手順と、重い高調波駆動電源または複雑なフィルタリングを要する。
【００６６】
実施形態において、位相シフト要素は、２次（またはそれ以上、実施例では、４次）の連続時間ローパスフィルターアーキテクチャに基づいていてもよい。このことは、製造パラメータに対する良好な公差と、振動の確実で安定した立上りおよび動作とを可能にする。２次のローパスフィルターの一般伝達関数は、次の形式であり
Ｈ（ｓ）＝１／（ｓ２／ω０２＋ｓ／Ｑω０＋１）,
ここで、ω０＝２πｆ０は、固有振動数であり、Ｑ＝１／（２ξ）は、フィルターの品質係数である。Ｑが、低く、例えば１になるように設定され、およびω０がジャイロスコープの共振周波数、すなわち、ＭＥＭＳ共振器の共振周波数に合うように設定される場合、そのフィルターは、ＭＥＭＳ共振器の機械的周波数に等しい周波数で、ω０における必要な９０度の位相シフトを生じさせる。ローパスフィルターが、位相シフトに用いられる場合、その位相シフトは、負に、すなわち、−９０度になる。この場合に、低周波利得と呼ばれる帯域外利得は、１／Ｑだけ高い。
【００６７】
図６は、異なる減衰およびＱファクターの場合の実施例のフィルター利得伝達関数を示している。ｆ０は、すべての曲線で１６ｋＨｚであり、ダンピングファクターは、最も高い曲線で０．５であり、およびＱ＝１である。高周波利得は、２次のフィルターによってもたらされる特性によって減衰されることが図を見て分かる。これらのことから、高Ｑは、有益であるが、非常に精密なマッチングＬＰＦω０および共振器ω０を要することになる。
【００６８】
しかし、低Ｑ値では、ＬＰＦは、要素の共振周波数と、ＬＰＦコーナー周波数との間のより大きなミスマッチを許容する。例えば、駆動または励起信号の位相誤差が５°になるように指定された場合、周波数ミスマッチは、図７のダンピングファクターの関数としてプロットされる。ダンピングが大きくなると、明らかに、Ｑが小さくなり、許容される周波数ミスマッチが大きくなる。
【００６９】
したがって、最適な（最小の）ダンピングファクターは、最悪のケースの環境の組合せを完全に探索し、およびシステムが機能する必要があるプロセス変動域を部分的に探索することによって見つけることができる。ロバストなＱは、例えば、５°の最大誤差で、±９％の周波数ミスマッチを許容する０．５とすることができる。
【００７０】
オンチップＬＰＦのアナログでの実現は、コーナー周波数に関する高いプロセス関連変動を受けやすい。実施形態において、これは、発振器、例えば、その周波数が、ＬＰＦに用いられるものとして同様の構成要素から作られたＲＣマトリクスにのみ依存する非安定マルチバイブレータを設計することによって調整することができる。
【００７１】
図８は、ＬＰＦのコーナー周波数を調節するための例示的な回路の概略を示している。ローパスフィルターＬＰＦおよび発振器８２は、抵抗器、トランジスタまたはキャパシターのようなマッチング制御可能な回路要素が、ローパスフィルターと発振器との間の周波数依存性に関してマッチングコンポーネントパラメータを有するように、それらの要素を用いて形成することができる。ローパスフィルターＬＰＦおよび発振器８２が、同じ集積回路チップ内にある場合には、それらは、同じプロセスで同じ基板に形成されており、そのため、２つのデバイスの対応するマッチングコンポーネント間には、プロセス関連の差はない。
【００７２】
発振器８２の周波数は、同調回路８１によって測定され、同調回路８１は、制御信号Ｃｔｒを調節することにより、発振器８２の周波数ｆＯＳＣをターゲット値に同調させる。その制御信号は、例えば、電圧信号、または、キャパシターバンクまたは抵抗器バンクを制御するためのディジタルワードである。
【００７３】
同調可能な発振器手段の一実施形態は、ローパスフィルター自体を発振器の一部として用いることである。これは、例えば、図９に図示されているようなサレンキー型２次ローパスフィルターを用いて行うことができる。利得制御ＡＧＣ−ＬＰＦが、基本的なフィルターデザインに追加されている。利得制御は、その回路が、ローパスフィルターの固有振動数で振動し始めるレベルまで利得を増加させることができる。その結果、利得制御は、振動振幅を、線形動作レベルに制限し、その振動を正弦波に維持する。その回路の入力電圧Ｖｉｎは、アナログアースか、または、一定の低インピーダンス源に接続しなければならない。周波数が調節された後、同じ調節値が、その回路をローパスフィルターとして作動させるのに用いられる。利得制御ＡＧＣＬＰＦがターンオフされ、抵抗器Ｒ４ＬＰＦは、開回路と置換してもよく、また、小さなまたはゼロ値のＲ３ＬＰＦは、フィードバック抵抗器として機能する。これらの構成の場合、増幅器の利得は１である。抵抗値Ｒ３ＬＰＦおよびＲ４ＬＰＦは、増幅器の利得および結果として生じるローパスフィルターのＱ値を制御または変更するのに用いることができる。
【００７４】
同じ回路をローパスフィルターとして、および発振器として用いることは、発振器信号を駆動信号として共振器に送るのに用いることができる。このことは、発振器周波数が、ＭＥＭＳ共振器の共振周波数と同じ場合に、その共振器を励起することができる。検出された信号が発振器の入力に返される場合、ＭＥＭＳ共振器と発振器が互いに干渉する可能性があるため、同調が困難になる可能性があり、また、同調が、ＬＰＦの出力周波数よりも、システムのビートおよび／または振幅に影響を与える場合、結合振動が、所望の周波数への発振器の同調を複雑にする可能性がある。しかし、発振器は、ＭＥＭＳ共振器における振幅最大値を生成する周波数を見つけることによって、ＭＥＭＳ共振器の固有振動数を決定するのにも用いることができる。このことは、ＬＰＦ入力をアナログアース（または、他のＤＣ値）に接続し、ＬＰＦの入力前で、駆動ループ信号経路を開くことによって行うことができる。このことは、駆動ループ回路のＰＬＬが、共振器周波数に一致し、および十分な機械的動作を生じさせる発振器周波数ポイントでロックすることを可能にする。ＰＬＬは機能的にすることができるため、駆動ループ振幅制御もまた操作可能にすることができ、およびマッチング発振器およびＭＥＭＳ共振器周波数ポイントは、利得制御部出力を測定することによって決定することができる。この実施形態は、ＭＥＭＳ発振器周波数を測定することと、ＬＰＦコーナー周波数を同調させることを同時に可能にする。しかし、高Ｑ値のＭＥＭＳは、各ＬＰＦ振動周波数ポイントに応答することを可能にしなければならないため、周波数掃引時間が遅くなる可能性がある。ＭＥＭＳ検出からＬＰＦ入力までの適切な量のカップリングは、ＬＰＦおよびＭＥＭＳ共振器の結合振動を、共振最大値に同調させるのに用いることができる。その場合、ＬＰＦ発振器共振周波数は、ＭＥＭＳ共振器周波数を同調基準として間接的に用いて、ＭＥＭＳ共振器の振幅応答最大値を見つけて測定される。また、この場合、各ＬＰＦ同調値測定が、ＭＥＭＳ共振器応答を待つために必要である。
【００７５】
別の実施形態は、ローパスフィルターの同調パラメータを決定するための独立した発振器を用いる。実際には、別々のローパスフィルターおよび発振器を備えた同調回路の設計は、典型的には、まずＬＰＦを設計し、そして、好ましくは、抵抗器およびキャパシターが、両デバイスにおいて同一値を有するか、または、並列または直列の同一の構成要素のみが同調される必要があるように、構成要素の値を一定の比として実施できるように、ＬＰＦ構成要素の値を選択することによって行われる。例えば、同じ構成要素値を有する２つのキャパシター、または、同調可能値ユニット構成要素の利用を可能にする整数比を有する２つの同調可能なキャパシターが存在する可能性がある。例えば、キャパシター比２Ｃ：３Ｃは、同じパラメータを用いて同調される５つの１Ｃ値のユニットキャパシターから作ることができる。また、他の非調節可能な構成要素値を、ユニット値から外して形成してもよく、または、一つの構成要素値のみを用いてもよい。例えば、すべての抵抗器が同じ値Ｒを有してもよく、または、並列または直列の一つの値の構成要素から作ってもよい。
【００７６】
その場合、発振器は、ＬＰＦの場合と同様に、同じユニット構成要素値を、単一のユニット構成用途として、または、並列または直列の多数の同じ値の構成要素として用いて設計することができる。発振器のターゲット周波数は、その後に、計算またはシミュレーションによって定義することができる。その結果、ターゲット周波数は、ＬＰＦのコーナー周波数に対して一定の比を有することになる。実際の周波数は、選択された種類の発振器に依存する。
【００７７】
適用可能な発振器の種類は、少なくとも非安定マルチバイブレータ、ウィーンブリッジ発振器、ツインＴ発振器およびＲＣ位相シフト発振器を含む。異なる発振器デザインは、同じＲＣ値を有する異なる出力周波数を生じさせることができる。それでも、ローパスフィルターおよび上述したすべての発振器種類は、周波数依存性Ｆ＝ｋ／（ＲＣ）に関するＲＣ値を有し、ただし、ｋは、各発振器デザインに対して計算またはシミュレートすることができる定数である。
【００７８】
発振器周波数は、ディジタルカウンターによって測定することができ、そのため、その発振器の場合のターゲット周波数は、必要に応じて設定するのが容易である。発振器同調パラメータは、ローパスフィルターへの外部入力信号を要することなく決定することができる。同調は、そのデバイスの初期較正中に一度だけ行うことができ、較正の制御は外部であってもよい。例えば、外部コンピュータは、周波数測定値を読み取って、回路内のデータバスを介して同調パラメータを制御することができ、そして、同調パラメータを、回路の不揮発性記憶装置に書き込むことができる。
【００７９】
ターゲットＬＰＦコーナー周波数の場合のマッチングＲＣ構成要素値を用いて、補正すべき発振器の周波数をターゲット周波数に同調させることにより、見つけた同調値を、ローパスフィルターを調節するための同じかまたは対応する整合制御信号Ｃｔｒを用いて、ＬＰＦに取り込むことができる。したがって、ＬＰＦの周波数応答を測定するための外部信号源は必要ないが、ＬＰＦと発振器のマッチングは、正しいＬＰＦコーナー周波数を処理するであろう。この較正ストラテジーは、シンプルなオンチップデバイスを用いて位相シフトデバイスを較正することを容易にする。ＲＣマトリクスの代わりに、対応するスイッチトキャパシターマトリクスを発振器およびフィルターに用いることもできる。
【００８０】
発振器の周波数は、多くの代替的な周波数から選択してもよい。例えば、２つの並列キャパシターは、倍の周波数で機能する一つの同様のキャパシターとして同じ値で同調させることができ、または、その周波数は、２つの並列抵抗器を用いて倍にすることができる。このことは、発振器のためのスペースを節約する場合に有利である可能性があり、または、発振器周波数は、干渉を引き起こしにくい周波数に選択することができる。より高い周波数は、高速周波数係数に用いることができる。低い周波数は、精度、または、電源を節約するのに有益である可能性がある。
【００８１】
同調可能な構成要素、または同調可能ではない構成要素、または両構成要素は、発振器周波数を変更するために増減させてもよい。増減する構成要素値は、通常、多数の同一のユニット構成要素を組み合わせることによって行われ、例えば、相対的キャパシタンス値３Ｃおよび３．３Ｃが必要な場合、それらは、１０および１１の０．３Ｃの同一ユニットによって行われる。面積と比較した異なる周囲長のため、ユニットサイズおよび同じ形状の構成要素の利用は、相対的変動をなくす。キャパシターまたは抵抗器の周囲特性には、大きなプロセス関連変動がある場合があるため、発振器およびローパスフィルターは、同一のブロックから作られた同調構成要素を有していなければならないが、ブロックの数は異なっていてもよい。ローパスフィルターが、同調させなければならない２つ以上の異なる値の構成要素を必要とする場合、それらの構成要素を、２つの発振器を用いて別々に、または、発振器を２つの異なる周波数に同調させて、対応する同調値をローパスフィルターにコピーすることによって一つの発振器を用いて同調させることも可能である。その場合、上述した３．０Ｃおよび３．３Ｃキャパシタンスは、例えば、２．７Ｃの単一の非同調可能キャパシターおよび２つの並列の０．１〜０．５Ｃの調節可能範囲同調キャパシターによって形成することができる。その結果、２つのキャパシター同調パラメータを、単一の発振器によって同様に決定することができる。
【００８２】
同調回路８１は、将来の利用のための同調値を格納することができる。それらの値は、内部または外部記憶装置に格納することができる。それらの値が不揮発性メモリに格納される場合、該値を将来に用いることができ、また、デバイスを初期同調の後に再び同調させる必要はない。また、同調は、複数の温度に対して行うこともでき、また、対応する同調値は、温度補正テーブルに保存してもよい。同調値は、温度に従って、または、初期値としてのみ、同調の補間に用いることができる。同調は、連続的に同調させる必要がないため、各立上り後に、または、要求に応じて、一度だけ行うことができる。同調回路８１は、少なくとも一部が外部にあってもよく、または、測定した同調値は、例えば、デバイスの工場試験中に、外部プログラミング装置によって格納してもよい。ＭＥＭＳジャイロスコープ一次共振器は、工場で較正することができ、また同調は、較正の一部である。同調パラメータは、他の較正パラメータとともに、プログラム可能なメモリに格納することができる。プログラム可能なメモリは、一度の書き込みが可能な固定記憶装置であってもよく、較正は、装置寿命期間中に一度だけ行われる。
【００８３】
ローパスフィルター内および発振器内の同調可能な素子は、例えば、並列のキャパシターのバンクを備えてもよい。典型的なセットは、ディジタルワードによって直接的に制御可能なスイッチ可能なキャパシタンス値を有するバイナリシリーズである。スイッチ可能なキャパシタンスの値は、１Ｃ，２Ｃ，４Ｃ，８Ｃ等とすることができる。そのバンクは、同調されるより大きなキャパシターと並列であってもよい。例えば、４ビット制御バンク以上は、１Ｃの１６の同調ステップを与え、それが９２Ｃのキャパシターと並列である場合、結合キャパシターは、１％ステップで約１００Ｃ±７％の同調可能範囲である。
【００８４】
抵抗器の場合、並列接続値は、１Ｒ、Ｒ／２、Ｒ／４、Ｒ／８等とすることができる。その結果、ディジタル制御ワードは、同調パラメータとしての構成要素１／Ｒ値（コンダクタンス）に直接的に影響を及ぼす。
【００８５】
上述したように、多くの場合、いくつかの同じサイズのキャパシターまたは抵抗器が、異なる値の単一の構成要素の代わりに用いられる。しかし、同調構成要素値を知る必要はないが、２つのデバイスにおいて同じ調節を繰り返すためのパラメータだけは知る必要がある。そのため、組合せて、同調可能な構成要素の利用可能な結合構成要素値にギャップがない限り、そのバンクにほぼ任意のサイズの構成要素を用いることが可能である。発振器およびＬＰＦは、同一の同調可能構成要素を有していなければならないが、スイッチ可能な構成要素のバンクは、異なるサイズの構成要素を備えてもよく、それらは、二進コード化される必要はない。並列接続値の値におけるギャップを避けるために、ある程度の冗長性をバンクに加えてもよい。例えば、２つのバイナリシリーズの出力には、いくつかの中間値、または、潜在的に不足する同調値をカバーするのに用いることができるいくつかの追加の小さな値成分を付加することができる。例えば、二進値４、２、１の間には、６および３のような追加の値を追加することができる。それらは、９個の不足する出力値までの不足する出力値の何らかのギャップをカバーするのに用いることができる。不足する出力値を伴うギャップは、通常、大きすぎる最も顕著な制御値によって引き起こされる。冗長性は、精細同調バンクが、粗同調バンクの潜在的に不足する範囲よりも大きい同調範囲を有するように、粗同調バンクおよび精細同調バンクを用いることによっても加えることができる。
【００８６】
ＬＰＦに対する初期較正は、周波数基準とＬＰＦとの間のマッチングを利用することによって行ってもよい。駆動ループの観点からは、ＭＥＭＳ共振器が作動した後に、より精密な最終較正を行うことができるため、精密な初期較正は必要ない。したがって、最終較正は、信号がＬＰＦを横断するときに、位相シフトを較正することによって行うことができる。初期較正の場合、第１に同じ種類のデバイスが、ＬＰＦおよび発振器の両方に用いられることが分かっており、第２にＬＰＦと発振器の周波数比が、好ましくは一定であることが分かっていることで十分である。より精密な初期較正の場合、マッチング構成要素、抵抗器およびキャパシターを、ＡＳＩＣデザインという一般的に知られているレイアウト方法を用いて、ＬＰＦおよび発振器に用いることができる。
【００８７】
較正時間を減らすために、非常に断定的な挙動が関連している。これは、各別々の較正設定を検査する必要を伴うことなく、出力結果を計算によって予測できるようにする。したがって、二値制御マトリクスまたは構成要素値の他の種類の較正セットが用いられるか否かは、較正制御が予測可能である限り、較正の観点からはほとんど重要ではない。
【００８８】
また、同調可能な単一の構成要素を用いてもよい。容量ダイオード、強誘電バラクタ、または、線形モードのＭＯＳＦＥＴのような制御可能な抵抗器は、用いてもよい同調可能な素子の実例である。
【００８９】
調節可能なパラメータスパンは、少なくともプロセス関連構成要素値許容範囲を絶対値で、および共振器の共振周波数の許容範囲もカバーしなければならない。また、温度補正も必要になる可能性がある。
【００９０】
実施形態によれば、調節可能な周波数帯域は、１つの共振器と駆動ループ回路プロダクトのペアの許容範囲を補正するのに必要な帯域よりも大きな周波数帯域をカバーしてもよい。周波数範囲が十分に大きくなっている場合、いくつかの異なる周波数共振器モデルを、一種類の駆動ループ回路とともに用いてもよい。同調回路は、共振器周波数ｆ０を決定するのに用いることができる周波数基準を必要とするため、同調パラメータは、第１の立上り時に測定して、較正メモリに書き込むことができる。それらの同調パラメータは、後に、同調回路８１のための初期値として用いることができる。この実施形態は、いくつかの異なる周波数共振器のための一つの駆動ループ回路の構成を可能にする。その構成は、共振器と駆動ループ回路が一緒にシステムまたはモジュールに組み込まれた後に、初期工場検査で形成することができる。
【００９１】
上記の実施形態によるローパスフィルターの使用は、よりロバストな立上りを可能にする。その共振器は、大きな２次共振周波数成分を有するインパルスが、立上りの初期にその共振器に供給されても、２次共振モードで始動する可能性はあまりない。ロバストな動作は、第一に、固有振動数以上で十分に１８０°まで変化して、寄生共振モードへのエネルギ伝送を妨げる位相シフトを、第二に、固有振動数以上で減衰の増加を、および第三に、動作周波数における利得と比較して低いＤＣ利得を含むＬＰＦによってもたらされる特性によって実現される。
【００９２】
当業者には、技術が発達するにつれて、本発明の基本的アイデアをさまざまな方法で実施できることは明らかである。そのため、本発明およびその実施形態は、上記の実施例に限定されないが、それらは、請求項の範囲内で変わってもよい。
【図１】
0006327353.tif 000002
【図２】
0006327353.tif 000003
【図３】
0006327353.tif 000004
【図４】
0006327353.tif 000005
【図５】
0006327353.tif 000006
【図６】
0006327353.tif 000007
【図７】
0006327353.tif 000008
【図８】
0006327353.tif 000009
【図９】
0006327353.tif 000010