(57)【特許請求の範囲】
【請求項１】
電圧源（ＶＱ）であって、
・前記電圧源（ＶＱ）は、相互に直列接続された、半導体ダイオードとして形成されているＮ個の部分電圧源を有しており、各部分電圧源は、ｐｎ接合部を有する半導体ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）を有しており、前記半導体ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）は、ｐ型ドーピングされた吸収層を有しており、前記半導体ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）は、ｎ型吸収層を有しており、前記ｎ型吸収層は、前記ｎ型吸収層のバンドギャップよりも大きいバンドギャップを有するｎ型ドーピングされたパシベーション層によってパシベーションされており、
個々の前記部分電圧源の部分電源電圧間の相違は２０％未満であり、
・連続する２つの部分電圧源の間にそれぞれ、１つのトンネルダイオード（Ｔ１，Ｔ２，Ｔ３，Ｔ４）が形成されており、前記トンネルダイオード（Ｔ１，Ｔ２，Ｔ３，Ｔ４）は、前記ｐ／ｎ型吸収層のバンドギャップよりも高いバンドギャップを有している複数の半導体層を有しており、相対的に高い前記バンドギャップを有している前記半導体層は、それぞれ、前記半導体ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）の前記ｐ／ｎ型吸収層とは異なる化学量論組成、および／または、前記半導体ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）の前記ｐ／ｎ型吸収層とは異なる元素組成を有する材料から成り、
・前記複数の部分電圧源と前記複数のトンネルダイオード（Ｔ１，Ｔ２，Ｔ３，Ｔ４）とはまとめて、モノリシックに集積されており、上側と下側とを有する第１の積層体（ＳＴ１）をともに形成し、前記部分電圧源の数Ｎは、２以上であり、
・光（Ｌ）による前記第１の積層体（ＳＴ１）の照明時に、前記光（Ｌ）は、前記上側で、前記第１の積層体（ＳＴ１）の表面（ＯＢ）に入射し、前記積層体上側の、光が照射される前記表面（ＯＢ）は、前記上側での前記第１の積層体と、面積における差が２０％よりも小さく、
前記第１の積層体（ＳＴ１）は、１２μｍ未満の厚さの総計を有しており、
・前記第１の積層体（ＳＴ１）に、光（Ｌ）が照射されている場合には、３００Ｋにおいて、前記第１の積層体（ＳＴ１）は、２．２ボルト超の電源電圧（ＶＱ１）を有し、前記第１の積層体（ＳＴ１）の前記上側から前記第１の積層体（ＳＴ１）の前記下側へと向かう光入射方向において、半導体ダイオードの前記ｐ型吸収層と前記ｎ型吸収層との厚さの総計は、最も上側に位置する半導体ダイオード（Ｄ１）から最も下側に位置する半導体ダイオード（Ｄ３からＤ５）へ向かって増大する形式の電圧源（ＶＱ）において、
前記半導体ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）の各ｐ型吸収層は、前記ｐ型吸収層のバンドギャップよりも大きいバンドギャップを有する、ｐ型ドーピングされたパシベーション層によってパシベーションされており、
前記第１の積層体（ＳＴ１）は、基板（ＳＵＢ）上に配置されており、前記基板（ＳＵＢ）の上面（ＯＳ）は、前記第１の積層体（ＳＴ１）の前記下側の面よりも大きい表面を有しており、これによって、前記第１の積層体（ＳＴ１）の前記下側の面の近傍において、周囲を取り囲んでいる段（ＳＴＵ）が形成されており、前記光入射方向における前記段（ＳＴＵ）の厚みは１００ｎｍを超えている、
ことを特徴とする電圧源（ＶＱ）。
【請求項２】
複数の前記部分電圧源の部分電源電圧間の相違は、１０％未満である、
請求項１記載の電圧源（ＶＱ）。
【請求項３】
前記半導体ダイオード（Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５）は、それぞれ、同じ半導体材料を有している、
請求項１または２記載の電圧源（ＶＱ）。
【請求項４】
前記基板（ＳＵＢ）は、半導体材料を含んでいる、
請求項１から３までのいずれか１項記載の電圧源（ＶＱ）。
【請求項５】
前記第１の積層体（ＳＴ１）は、２ｍｍ２未満または１ｍｍ２未満の底面面積を有している、
請求項１から４までのいずれか１項記載の電圧源（ＶＱ）。
【請求項６】
前記底面は、４角形に構成されている、
請求項５記載の電圧源（ＶＱ）。
【請求項７】
前記第１の積層体（ＳＴ１）の前記上側に、第１の電圧端子（ＶＳＵＰ１）が、周囲を取り囲んでいる第１の金属コンタクト（Ｋ１）として縁部（Ｒ）の近傍に形成されている、または、個々のコンタクト面（Ｋ１）として縁部（Ｒ）に形成されている、
請求項１から６までのいずれか１項記載の電圧源（ＶＱ）。
【請求項８】
前記第１の積層体（ＳＴ１）の前記下側に、第２の電圧端子（ＶＳＵＰ２）が形成されている、
請求項１から７までのいずれか１項記載の電圧源（ＶＱ）。
【請求項９】
前記第２の電圧端子（ＶＳＵＰ２）は、前記基板（ＳＵＢ）によって形成されている、
請求項８記載の電圧源（ＶＱ）。
【請求項１０】
第２の積層体（ＳＴ２）が形成されており、前記第１の積層体（ＳＴ１）と前記第２の積層体（ＳＴ２）とは、相互に隣接して、共通の担体上に配置されており、前記両積層体（ＳＴ１，ＳＴ２）は、相互に直列接続されているので、前記第１の積層体（ＳＴ１）の電源電圧（ＶＱ１）と、前記第２の積層体（ＳＴ２）の電源電圧（ＶＱ２）と、が合算される、
請求項１から９までのいずれか１項記載の電圧源（ＶＱ）。
【請求項１１】
前記半導体材料および／または前記基板（ＳＵＢ）は、ＩＩＩ−Ｖ族材料から成る、
請求項１から１０までのいずれか１項記載の電圧源（ＶＱ）。
【請求項１２】
前記基板（ＳＵＢ）は、ゲルマニウムまたはヒ化ガリウムを含んでいる、
請求項１から１１までのいずれか１項記載の電圧源（ＶＱ）。
【請求項１３】
前記積層体の最も下側に位置する半導体ダイオードの下方に、半導体ミラーが形成されている、
請求項１から１２までのいずれか１項記載の電圧源（ＶＱ）。
【請求項１４】
前記積層体（ＳＴ１）の前記半導体層は、ヒ化物含有層とリン化物含有層とを含んでいる、
請求項１から１３までのいずれか１項記載の電圧源（ＶＱ）。
【請求項１５】
前記段（ＳＴＵ）の縁部は、最低で５μｍ、最大で５００μｍ、前記積層体の前記基板（ＳＵＢ）と直接的に接している側面から離れている、
請求項１から１４までのいずれか１項記載の電圧源（ＶＱ）。
【請求項１６】
少なくとも１つの半導体ダイオードにおいて、前記ｐ型吸収層と前記ｎ型吸収層との間に、真性層が形成されている、
請求項１から１５までのいずれか１項記載の電圧源（ＶＱ）。
【請求項１７】
前記真性層は、前記最も下側に位置する半導体ダイオードに形成されている、
請求項１６記載の電圧源（ＶＱ）。
【請求項１８】
前記真性層は、全ての半導体ダイオードに形成されている、
請求項１６記載の電圧源（ＶＱ）。
【請求項１９】
ゲルマニウム基板の上に、厳密に２つの半導体ダイオードが配置されており、各半導体ダイオードはそれぞれ、吸収材料として、前記ゲルマニウム基板に対して格子整合されたＩｎＧａＡｓ化合物を有している、
請求項１から１８までのいずれか１項記載の電圧源（ＶＱ）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スケーラブルな電圧源に関する。
【背景技術】
【０００２】
米国特許第４１２７８６２号明細書、米国特許第６２３９３５４号明細書、独国特許出願公開第１０２０１０００１４２０号明細書、Ｎａｄｅｒ  Ｍ．Ｋａｌｋｈｏｒａｎ等著「Ｃｏｂａｌｔ  ｄｉｓｉｌｉｃｉｄｅ  ｉｎｔｅｒｃｅｌｌ  ｏｈｍｉｃ  ｃｏｎｔａｃｔｓ  ｆｏｒ  ｍｕｌｔｉｊｕｎｃｔｉｏｎ  ｐｈｏｔｏｖｏｌｔａｉｃ  ｅｎｅｒｇｙ  ｃｏｎｖｅｒｔｅｒｓ  （Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．６４，１９８０  （１９９４））」およびＡ．Ｂｅｔｔ等著「ＩＩＩ−Ｖ  Ｓｏｌａｒ  ｃｅｌｌｓ  ｕｎｄｅｒ  ｍｏｎｏｃｈｒｏｍａｔｉｃ  ｉｌｌｕｍｉｎａｔｉｏｎ  （Ｐｈｏｔｏｖｏｌｔａｉｃ  Ｓｐｅｃｉａｌｉｓｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，  ２００８，  ＰＶＳＣ  ’０８．  ３３ｒｄ  ＩＥＥＥ，  １から５頁、ＩＳＢＮ：９７８−１−４２４４−１６４０−０）」から、スケーラブルな電圧源、または、ＩＩＩ−Ｖ族材料から成る太陽電池も公知である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
このような背景をもとに、本発明の課題は、これらの従来技術を超える装置を提供することである。
【課題を解決するための手段】
【０００４】
上述の課題は、請求項１の特徴部分に記載された構成を有する、スケーラブルな電圧源によって解決される。本発明の有利な構成は、従属請求項の構成要件である。
【０００５】
本発明の構成要件では、相互に直列接続された、半導体ダイオードとして形成されている部分電圧源をＮ個有している、スケーラブルな電圧源が提供される。ここで、各部分電圧源は、ｐｎ接合部を有している半導体ダイオードを有しており、この半導体ダイオードは、ｐ型ドーピングされた吸収層を有している。ここでこのｐ型吸収層は、ｐ型ドーピングされた、ｐ型吸収層のバンドギャップよりも大きいバンドギャップを有するパシベーション層によってパシベーションされている。また、この半導体ダイオードはｎ型吸収層を有しており、ここで、このｎ型吸収層は、ｎ型吸収層のバンドギャップよりも大きいバンドギャップを有するｎ型ドーピングされたパシベーション層によってパシベーションされている。個々の部分電圧源の部分電源電圧間の相違は２０％未満である。連続する２つの部分電圧源の間にそれぞれ、１つのトンネルダイオードが形成されている。ここでこれらのトンネルダイオードは、ｐ／ｎ型吸収層のバンドギャップよりも高いバンドギャップを有する複数の半導体層を有している。相対的に高いバンドギャップを有しているこれらの半導体層は、それぞれ、半導体ダイオードのｐ／ｎ型吸収層とは異なる化学量論組成、および／または、半導体ダイオードのｐ／ｎ型吸収層とは異なる元素組成を有する材料から成る。これらの部分電圧源とトンネルダイオードとはまとめて、モノリシックに集積されており、上側と下側とを有する第１の積層体をともに形成する。部分電圧源の数Ｎは２以上である。光は、第１の積層体の上側に入射し、この積層体上側での照明面積の大きさは、実質的に、この上側での第１の積層体の面積の大きさであり、第１の積層体は、１２μｍ未満の厚さの総計を有している。第１の積層体に、光子流が照射されている場合には、３００Ｋにおいて、第１の積層体は、２．２ボルト超の電源電圧を有する。ここで、第１の積層体の上側から第１の積層体の下側へと向かう光入射方向において、半導体ダイオードのｐ型吸収層とｎ型吸収層との厚さの総計は、最も上側にある半導体ダイオードから最も下側にある半導体ダイオードへ向かって増大し、第１の積層体の下側の近傍に、周囲を取り囲んでいる段が形成されており、この段の高さは１００ｎｍを超えている。
【０００６】
積層体上側での照明面積と上側での第１の積層体の面積の大きさとの比較に関連して、表現「実質的に」によって、これらの面積における差が、特に２０％よりも小さく、または、有利には１０％よりも小さく、または、有利には５％よりも小さく、または、最も有利にはこれら２つの面積が等しい、ということが理解される、ということに留意されたい。
【０００７】
また、積層体上側を照明する「光」という表現によって、吸収層の吸収の範囲において波長スペクトルを有している光が理解される、ということにも留意されたい。特定の波長、すなわち、吸収波長、すなわち、吸収層の吸収の範囲の波長を有している単色性の光も適している、ということを理解されたい。
【０００８】
有利には、第１の積層体の上側全体、すなわち、表面全体、または、ほぼ表面全体に、特定の波長の光が照射される、ということを理解されたい。驚くべきことに、詳細な調査によって、従来技術との違いにおいて、有利にはモノリシックなこの積層体アプローチによって２．２ボルト超の電源電圧が得られることが示された、ということに留意されたい。以降では、用語「ダイオード」と「半導体ダイオード」とは同義語として使用されている、ということに留意されたい。
【０００９】
本発明の装置の利点は、多数の部分電圧源を相前後して並べて接続することによって、３ボルト以上の電圧値を有する電圧源が、モノリシックに集積された構造によって、容易かつ低コスト並びに確実な電圧源を製造することができる、ということである。さらなる利点は、積層体状の配置によって、シリコンダイオードによるこれまでの水平方向の配置と比べて、大きい面積低減が得られる、ということである。特に、送光ダイオードまたは光源によって照明されるべき積層体の受光面積は格段に小さくなる。
【００１０】
ある発展形態では、個々の部分電圧源の部分電源電圧間の相違は、１０％未満である。これによって、スケーラブルな電圧源として、特に基準電圧源としての使用性が格段に改善される。用語「スケーラブル」は、積層体全体の電源電圧の高さに関する、ということを理解されたい。
【００１１】
別の発展形態では、半導体ダイオードはそれぞれ、同じ半導体材料を有している。ここ
では、これらのダイオードの半導体材料は、同じ結晶性の組成を有しており、有利には化学量論組成はほぼ同じである、または、有利には完全に同じである。第１の積層体を基板上に配置するのも有利である。１つの実施形態では、半導体材料および／または基板はＩＩＩ−Ｖ族材料から成る。特に有利には、基板は、ゲルマニウムまたはヒ化ガリウムを含有している、かつ／または、基板上の半導体層は、ヒ素および／またはリンを有している。換言すれば、半導体層は、ヒ素含有層およびリン含有層を含んでいる。すなわち、ヒ化物層の例であるＧａＡｓまたはＡｌＧａＡｓまたはＩｎＧａＡｓから成る層、および、リン化物層の例であるＩｎＧａＰから成る層を含んでいる。
【００１２】
有利には、第１の積層体の下側には、第２の電圧端子が形成されており、特にこの第２の電圧端子は基板によって形成されている。
【００１３】
別の実施形態では、半導体ダイオードは、基板と同じ材料から成る。有利には、この場合には、特に、これら２つの部分の膨張係数は同じである。有利には、半導体ダイオードは基本的に、ＩＩＩ−Ｖ族材料から成る。特に、ＧａＡｓを用いるのは有利である。
【００１４】
有利な実施形態では、第１の積層体の上側に、第１の電圧端子が、周囲を取り囲んでいる金属コンタクトとして縁部近傍に形成されている、または、個々のコンタクト面として縁部に形成されている。
【００１５】
さらに、第１の積層体が２ｍｍ２未満または１ｍｍ２未満の底面面積を有しているのは有利である。調査によって、この底面を４角形に形成することが有利であることが判明した。有利には、積層体のこの底面は、正方形に形成されている。
【００１６】
さらなる調査によって、次のことが判明した。すなわち、特に高い電圧を実現するために、第２の積層体を形成し、両積層体を相互に直列接続するのが有利であることが判明した。これによって、第１の積層体の電源電圧と第２の積層体の電源電圧とが合算される。有利には、第１の積層体と第２の積層体とは、相互に隣接して、共通の担体上に配置されている。
【００１７】
発展形態では、第１の積層体の電源電圧と、第２の積層体の電源電圧との相違は１５％未満である。
【００１８】
さらに有利には、積層体の最も下側にある半導体ダイオードの下方に、半導体ミラー（
Ｈａｌｂｌｅｉｔｅｒｓｐｉｅｇｅｌ）が形成されている。調査によって次のことが判明している。すなわち、層の全面的な、有利にはエピタキシャル成長の後に、いわゆるメサエッチングを実行することによって、多数の積層体が相互に隣接して、半導体ウェハ上または半導体基板ディスク上に形成される、ということが判明している。このために、マスクプロセスによって、ラッカーマスクが形成され、次に有利には、ケミカルウェットエッチングがメサ溝を形成するために実行される。メサエッチングは、有利には基板内でまたは基板上で終了する。
【００１９】
発展形態では、有利には、各積層体は、下側の近傍に、周囲を取り囲んでいる段丘状縁部を有している。ここで、積層体構築物の外面で、直接的に隣接している２つの積層体において、周囲を取り囲んでいるこの縁部は、共通の、周囲を取り囲んでいる縁部として形成されている。従って、電圧源は、周囲を取り囲んでいる縁部を有している。
【００２０】
有利には、縁部は段状に、または、段として形成されている。ここでは、縁部若しくは段の表面は、有利には、大部分で、平坦な面を有している。ここで、縁部若しくは段の表面の垂線は、第１の積層体の表面の垂線に対して、または、各積層体の表面の垂線に対して平行に、または、ほぼ平行に形成されている。この縁部またはこの段の側面は、ほぼまたはちょうど、縁部若しくは段の表面に対して垂直に形成されている、ということに留意されたい。この段の高さは１００ｎｍを超えており、すなわち、周囲を取り囲んでいる側面は１００ｎｍ超の高さを有しており、これによって、十分な機械的な安定性が得られる。特に、段は、１０００μｍ未満の高さを有している。
【００２１】
縁部または段の辺は、最低で５μｍ、最大で５００μｍ、それぞれ第１の積層体の４つの側面から、または、それぞれ複数の積層体の側面から離れている。有利には、直接的に接している側面に対して、これらの辺が離れている距離はそれぞれ、１０μｍから３００μｍの間にある。特に、この離れている距離は、５０μｍから２５０μｍの間にある。
【００２２】
有利には、第１の積層体の側面、特に積層体の全ての側面は平坦であり、特に、鉛直またはほぼ鉛直に形成されている。特に、側面上の垂線は、接している縁部面の垂線または積層体表面の垂線に対して、８０°から１１０°の角度範囲にある。すなわち、側面の垂線と直接的に接している縁部面の垂線とは相互に実質的に直交である。有利には、この角度範囲は８５°から１０５°の間に位置している。
【００２３】
発展形態では、少なくとも１つの半導体ダイオードにおいて、ｐ型吸収層とｎ型吸収層との間に、真性層が形成されている。ある実施形態では、真性層は、最も下側に位置する半導体ダイオードに形成されている。別の発展形態では、真性層は、全ての半導体ダイオードに形成されている。ここで真性層とは、１Ｅ１６  １／ｃｍ２未満である、有利には５Ｅ１５  １／ｃｍ２未満である、最も有利には、１．５Ｅ１５  １／ｃｍ２未満であるドーピングを有する半導体層のことである。
【００２４】
ある実施形態では、ゲルマニウム基板の上に、厳密に２つの半導体ダイオードが配置されている。ここで各半導体ダイオードはそれぞれ、吸収材料として、このゲルマニウム基板に対して格子整合されたＩｎＧａＡｓ化合物を含んでいる。
【００２５】
本発明を以降で、図面を参照して詳細に説明する。ここでは、同じ部分には、同じ参照番号が付けられている。図示の実施形態は、著しく概略化されている。すなわち、間隔および水平方向の距離および垂直方向の距離は縮尺通りではなく、そうでないことが示されていない限り、導出可能な形状的な関係も相互に有していない。
【図面の簡単な説明】
【００２６】
【図１】１つの積層体と２つの部分電圧源とを有する、スケーラブルな電圧源の第１の本発明の実施形態
【図２】部分電圧源を２つずつ有する複数の積層体を有する、スケーラブルな電圧源の第２の実施形態
【図３】３つの部分電圧源を備えた積層体を有する、スケーラブルな電圧源の第３の本発明の実施形態
【図４】部分電圧源を３つずつ備えた複数の積層体を有する、スケーラブルな電圧源の第４の実施形態
【図５】異なる吸収領域厚さを有するダイオードを全体で５つ有している実施形態
【図６】周囲を取り囲んでいる段丘状の段を有する積層体
【発明を実施するための形態】
【００２７】
図１は、２つの部分電圧源を有している第１の実施形態の概略図を示している。これは、スケーラブルな電圧源ＶＱを有している。この電圧源ＶＱは、上側および下側を有する第１の積層体ＳＴ１を有し、第１の積層体ＳＴ１は、Ｎ個（Ｎ＝２）のダイオードを有している。第１の積層体ＳＴ１は、第１のダイオードＤ１および第１のトンネルダイオードＴ１および第２のダイオードＤ２から成る直列回路を有している。第１の積層体ＳＴ１の上側には、第１の電圧端子ＶＳＵＰ１が形成されており、第１の積層体ＳＴ１の下側には第２の電圧端子ＶＳＵＰ２が形成されている。第１の積層体ＳＴ１の電源電圧ＶＱ１は、ここでは、各ダイオードＤ１からＤ２の部分電圧から成る。さらに第１の積層体ＳＴ１は、光子流、すなわち光Ｌに晒されている。
【００２８】
ダイオードＤ１、Ｄ２およびトンネルダイオードＴ１から成る第１の積層体ＳＴ１はモノリシックに形成されているブロックであり、有利には同じ半導体材料から構成されている。
【００２９】
図２では、第１の積層体ＳＴ１と第２の積層体ＳＴ２との有利な連続配列の別の実施形態が形成されている。２つの積層体ＳＴ１およびＳＴ２は、それぞれ２つの部分電圧源を有している。以降では、図１との違いだけを説明する。第２の積層体ＳＴ２は、第１の積層体ＳＴ１と同様に、２つのダイオードＤ１、Ｄ２と、これらのダイオードＤ１、Ｄ２間に形成されたトンネルダイオードＴ１と、から成る直列回路を有している。第１の積層体ＳＴ１と第２の積層体ＳＴ２とは、相互に直列接続されている。従って、第１の積層体ＳＴ１の電源電圧ＶＱ１と、第２の積層体ＳＴ２の電源電圧ＶＱ２と、が合算される。これは、第１の積層体ＳＴ１および第２の積層体ＳＴ２の両方が、光子流Ｌに晒されている場合である。
【００３０】
図３は、３つの部分電圧源を有している第１の実施形態の概略図を示している。これは、スケーラブルな電圧源ＶＱを有している。この電圧源ＶＱは、上側および下側を有する第１の積層体ＳＴ１を有し、第１の積層体ＳＴ１は、Ｎ個（Ｎ＝３）のダイオードを有している。第１の積層体ＳＴ１は、第１のダイオードＤ１、第１のトンネルダイオードＴ１、第２のダイオードＤ２、第２のトンネルダイオードＴ２および第３のダイオードＤ３から成る直列回路を有している。第１の積層体ＳＴ１の上側には、第１の電圧端子ＶＳＵＰ１が形成されており、第１の積層体ＳＴ１の下側には第２の電圧端子ＶＳＵＰ２が形成されている。第１の積層体ＳＴ１の電源電圧ＶＱ１は、ここでは、実質的に、各ダイオードＤ１からＤ３の部分電圧から成る。さらに第１の積層体ＳＴ１は、光子流、すなわち光Ｌに晒されている。
【００３１】
ダイオードＤ１からＤ３とトンネルダイオードＴ１、Ｔ２とから成る第１の積層体ＳＴ１はモノリシックに形成されているブロックであり、有利には同じ半導体材料から構成されている。
【００３２】
図４では、第１の積層体ＳＴ１と第２の積層体ＳＴ２との有利な連続配列の別の実施形態が形成されている。ここでは２つの積層体ＳＴ１およびＳＴ２は、それぞれ３つの部分電圧源を有している。以降では、図３との違いだけを説明する。第２の積層体ＳＴ２は、第１の積層体ＳＴ１と同様に、３つのダイオードから成る直列回路を有している。これらのダイオードの間にはトンネルダイオードが形成されている。第１の積層体ＳＴ１と第２の積層体ＳＴ２とは、相互に直列接続されている。従って、第１の積層体ＳＴ１の電源電圧ＶＱ１と、第２の積層体ＳＴ２の電源電圧ＶＱ２と、が合算される。これは、第１の積層体ＳＴ１および第２の積層体ＳＴ２の両方が、光子流Ｌに晒されている場合である。
【００３３】
図示されていない実施形態では、第１の積層体ＳＴ１および第２の積層体ＳＴ２は、異なる数の、それぞれ直列接続されているダイオードを有している。図示されていない別の実施形態では、第１の積層体ＳＴ１および第２の積層体ＳＴ２の少なくとも一方は、３つよりも多くの、直列接続されているダイオードを有している。これによって、電圧源ＶＱの電圧レベルが拡張される。有利には、数Ｎは、４から８の間にある。さらに、図示されていない実施形態では、第１の積層体ＳＴ１および第２の積層体ＳＴ２は、相互に並列接続されている。
【００３４】
図５では、第１の積層体ＳＴ１に関する、半導体層の有利な連続配列の実施形態が示されている。以降では、図１との違いのみを説明する。第１の積層体ＳＴ１は、全体で５つの、直列接続された、ダイオードＤ１からＤ５として形成された部分電圧源を有している。第１のダイオードＤ１の表面ＯＢには、光Ｌが入射する。表面ＯＢは、ほぼ完全に、または、完全に照明される。隣り合っている２つのダイオードＤ１からＤ５の間に、それぞれ１つのトンネルダイオードＴ１からＴ４が形成されている。各ダイオードＤ１からＤ５と表面ＯＢとの距離が増すとともに、吸収領域の厚さが増す。従って、最も下側にあるダイオードＤ５が、最も厚い吸収領域を有する。全体として、第１の積層体ＳＴ１の厚さの総計は、１２μｍ以下である。最も下側にあるダイオードＤ５の下方には、基板ＳＵＢが形成されている。
【００３５】
図６では、第１の積層体ＳＴ１に関する、半導体層の有利な連続配列の実施形態が示されている。これは、周囲を取り囲んでいる段丘状の段を有している。以降では、図５に対する違いのみを説明する。第１の積層体ＳＴ１の表面ＯＢには、縁部Ｒに第１の金属コンタクトＫ１が形成されている。この第１のコンタクトＫ１は、第１の電圧端子ＶＳＵＰ１（図示せず）に接続されている。基板ＳＵＢは、上面ＯＳを有している。ここで、基板ＳＵＢの上面ＯＳは、材料接続によって、最も下側にあるダイオード、すなわち、第５のダイオードＤ５に接続されている。ここで、基板上に、薄い核形成層とバッファ層とがエピタキシャルに形成される、ということを理解されたい。その後に、基板上に第５のダイオードＤ５が配置され、材料接続によって、基板の上面ＯＳに接続される。基板ＳＵＢの上面ＯＳは、第１の積層体ＳＴ１の下側の面よりも大きい表面を有している。これによって、周囲を取り囲んでいる段ＳＴＵが形成される。段ＳＴＵの側面の高さは、１００ｎｍを超える。段ＳＴＵの縁部は、段の直接的に接している、第１の積層体ＳＴ１の側面から、５μｍ超５００μｍ未満の距離だけ離れている。これは、参照符号ＳＴＵの長さとして示されている。基板ＳＵＢの下面には、第２の全面的な金属コンタクトＫ２が形成されている。この第２のコンタクトＫ２は、第２の電圧端子ＶＳＵＰ２（図示せず）に接続されている。
【図１】
0006341965.tif 000002
【図２】
0006341965.tif 000003
【図３】
0006341965.tif 000004
【図４】
0006341965.tif 000005
【図５】
0006341965.tif 000006
【図６】
0006341965.tif 000007