(57)【特許請求の範囲】
【請求項１】
デジタル出力を生成するために、複数の半導体発光デバイスの出力を組み合わせるためのシステムであって、
該システムは、前記複数の半導体発光デバイスの内の半導体発光デバイスの第１セットであって、複数の第１の波長を生成するために操作可能である、半導体発光デバイスの第１セットを含み、該半導体発光デバイスの第１セットは、１または２以上のサブアレイの少なくとも１つのアレイ内の第１形状においてグループ化され、
該システムはさらに、第１の２進数文字列を含み、当該第１の２進数文字列はデジタル出力データを含み、
当該第１の２進数文字列の各ビットは、前記１または２以上のサブアレイからの各サブアレイのオン／オフ状態を制御し、ここで、各サブアレイによって生成された波長強度は、各サブアレイを制御する特定のビットの位置によって決定され、
及び該システムはさらに、前記デジタル出力を表す第１の波長ビームを生成するための、前記デジタル出力内のビットの位置に対応する前記第１の波長ビーム内の第１の波長強度に基づいて前記複数の第１の波長を組み合わせる第１ビームコンバイナを、含むことを特徴とするシステム。
【請求項２】
請求項１に記載のシステムであって、
該システムは更に、前記複数の半導体発光デバイスの内の半導体発光デバイスの第２セットであって、複数の第２の波長を生成するために操作可能である、半導体発光デバイスの第２セットを含み、該半導体発光デバイスの第２セットは、１または２以上の第２サブアレイの少なくとも１つの第２アレイ内の第２形状においてグループ化され、
該システムは更に、第２の２進数文字列を含み、当該第２の２進文字列は第２デジタル出力データを含み、
当該第２の２進数文字列の各ビットは、前記１または２以上の第２サブアレイからの各第２サブアレイのオン／オフ状態を制御し、ここで、各第２サブアレイによって生成された第２の波長強度は、各第２サブアレイを制御する特定のビットの位置によって決定され、該システムは更に、第２の波長ビームを生成するための、前記複数の第２の波長を組み合わせる第２ビームコンバイナを含み、
及び該システムは更に、前記デジタル出力に対応する複数のデータ点を生成するために、前記第１の波長ビームと第２の波長ビームを組み合わせる非コヒーレントビームコンバイナを含むことを特徴とするシステム。
【請求項３】
前記複数の半導体発光デバイスは、上面発光の垂直キャビティ面発光レーザ（ＶＣＳＥＬ）、下面発光ＶＣＳＥＬ、外部キャビティを有する上面発光ＶＣＳＥＬ（ＶＥＣＳＥＬ）、及び下面発光ＶＥＣＳＥＬから成る群から選択されることを特徴とする、請求項１に記載のシステム。
【請求項４】
前記複数の半導体発光デバイスは、発光ダイオード、端部発光レーザ、有機発光ダイオード、光学的にポンピングされた光源、及び電気的にポンピングされた光源から成る群から選択されることを特徴とする、請求項１に記載のシステム。
【請求項５】
前記１または２以上のサブアレイ中の最上位ビットサブアレイは、前記１または２以上のサブアレイ中の最下位ビットサブアレイより多数の半導体発光デバイスを有することを特徴とする、請求項１に記載のシステム。
【請求項６】
前記１または２以上のサブアレイ中の最上位ビットサブアレイ内の各半導体発光デバイスは、前記１または２以上のサブアレイ中の最下位ビットサブアレイ内の各半導体発光デバイスより大きなアパーチャサイズを有することを特徴とする、請求項１に記載のシステム。
【請求項７】
サブアレイ内の半導体発光デバイスは、並列に接続され、単一のコネクションによって駆動されることを特徴とする、請求項１に記載のシステム。
【請求項８】
前記単一のコネクションは、前記サブアレイ内の前記半導体発光デバイスのための熱管理ヒートシンクとして働くことを特徴とする、請求項７に記載のシステム。
【請求項９】
前記１または２以上のサブアレイ中のサブアレイ内の半導体発光デバイスは、等しいアパーチャサイズを有することを特徴とする、請求項１に記載のシステム。
【請求項１０】
前記第１形状は直線的であり、ここで、前記１または２以上のサブアレイ中のサブアレイ内の半導体発光デバイスの第１セットは、前記サブアレイ内の第１行上で配され、前記サブアレイ内の半導体発光デバイスの第２セットは、前記サブアレイ内の第２行上で配されることを特徴とする、請求項１に記載のシステム。
【請求項１１】
前記１または２以上のサブアレイ中のサブアレイ内の半導体発光デバイスを実質的に取り囲み、コプレーナ導波路のリードを形成するグランドプレーンをさらに含むことを特徴とする、請求項１に記載のシステム。
【請求項１２】
前記第１形状が直線的であり、ここで、前記少なくとも１つのアレイは、横に配され、第１行を形成する、請求項１に記載のシステムであって、該システムは、横に配され、前記第１行の下に複数の行を形成する複数のリニアアレイをさらに含むことを特徴とするシステム。
【請求項１３】
前記第１形状が直線的であり、ここで、前記少なくとも１つのアレイは、縦に配され、第１列を形成する、請求項１に記載のシステムであって、該システムは、縦に配され、前記第１列に隣接する複数の列を形成する複数のリニアアレイをさらに含むことを特徴とするシステム。
【請求項１４】
前記複数の半導体発光デバイスが、垂直キャビティ発光レーザである、請求項１に記載のシステムであって、該システムは、前記第１の波長ビームを周波数が逓倍された波長に変換するための１または２以上の光学要素を含み、該１または２以上の光学要素は、非線形結晶、ビームスプリッタ、偏光ビームスプリッタ、波長フィルタ、リフレクタ、レンズ、ミラー、及びエタロンから成る群から選択されることを特徴とするシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
［関連出願への相互参照］
この出願は、２００９年１２月１９日に出願された米国仮特許出願第６１／２８８，２６９号への優先権を主張しており、参照より、その全体を組み入れている。
【０００２】
［発明の簡単な説明]
実施形態は、出力強度を定義する２進数文字列を備えた様々な特定の構成に容易に切り替えることができる、高度に解像された強度プロファイルを効率的に生み出すことができるデバイスを含んでいる。レーザアレイからの出力強度は単一色または波長を形成するために組み合わせられる。これらのデバイスの配置は、単一色ピクセルの画像ラインが全体的な蛍光作用なしで効率的に生み出されることを可能にする。スクリーンまたは最終画像への蛍光作用を低減するように、非コヒーレント出力がこの出願において望まれる。
【０００３】
［連邦政府の委託研究または開発の下でなされた発明に対する権利に関する陳述］
該当なし。
【０００４】
［「配列表」、表、またはＣＤ上で提出された付録をリストするコンピュータープログラムへの参照］
該当なし。
【背景技術】
【０００５】
光はディスプレイのための色強度を生み出すために使用されてきたが、その使用される方法およびシステムは非効率的であり、かさばっていて、はっきりしない、又は非スケーラブルな結果を生む。最先端技術のレーザ撮像ディスプレイは、様々なビーム走査装置を利用することで、レーザを強力な色ビームとして使用してきた。レーザの場合には、ディスプレイピクセル出力が３つの光のビーム、赤、緑および青、の組み合わせから生成される。光の３つのビームは特定の色の深さ、強度および彩度を生成するよう様々な強度で組み合わせることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体レーザの大きさ、重量および必要動力が、その継続した利用と共に時間をかけて減少してきたことにつれて、特に半導体レーザは撮像システム用途の１つの重要な構成要素になってきた。光源からの光を、ピクセルを生成するために使用される高度に解像された強度プロファイル中に描写することで、半導体レーザは光源としてディスプレイのために使用されてきた。しかしながら、いくつかの既存の技術は、アナログ電源変動の使用を必要とし、その一方で他の技術はタイミング及び／又は機械的な反射手段（ｍｅｃｈａｎｉｃａｌ  ｒｅｆｌｅｃｔｉｏｎ  ｍｅａｎｓ）に依存している。光源としてのレーザの使用はまた、蛍光作用の欠点を有し、それによってスポットまたはピクセルの明るい領域と暗い領域を生成する。
【０００７】
正確な色の半導体レーザソースを生成することは、端面発光半導体（ｅｄｇｅ−ｅｍｉｔｔｉｎｇ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）レーザデバイスによってのみ可能であった。しかしながら、レイジング用のキャビティを生成するために端面上でそれらを切断しなければならないので、この種のレーザデバイスはフォトリソグラフィックアレイの設計に対して有用ではない。一般に、基板は成形の後に切断される。結果的に、これはレーザディスプレイソースを、単一デバイスまたは機械的に連動された単一デバイスに限定してきた。
【０００８】
垂直キャビティ面発光レーザ（ＶＣＳＥＬ）は、上面から垂直なレーザビーム放出を備えた一種の半導体レーザダイオードである。対照的に、従来の端面発光半導体レーザは、ウエハからの個々のチップを切断することで形成された表面から放出する。ＶＣＳＥＬは端面発光レーザに対する利点を提供する一方、緑の出力波長を生成することが出来るＶＣＳＥＬはほんの最近生み出されたので、ＶＣＳＥＬは撮像システムにおいて使用が見出されてこなかった。緑の出力ＶＣＳＥＬは生み出されたが、これらのデバイスには極端な必要動力および多くの信頼性の問題があった。よりよい緑の出力、並びに他の色の出力を生成することができる他のＶＣＳＥＬを作りだすのに必要な材料研究はゆっくりと進んできた。実際、青のＶＣＳＥＬは数年間市販で入手可能なだけだった。
【課題を解決するための手段】
【０００９】
外部キャビティを備えたＶＣＳＥＬ（ＶＥＣＳＥＬ）は、ウエハの外部でキャビティを広げるように再構成された一種のＶＣＳＥＬである。ＶＥＣＳＥＬは、従来のレーザダイオードで光学的にポンピングされる。加えて、非線形結晶のような光学要素は光の周波数を逓倍するために使用され得、そして半導体レーザ成形に最も適した材料を使用する着色光出力を可能にするために使用され得る。
【００１０】
ディスプレイにおいて出力を逓倍する周波数のためにＶＥＣＳＥＬを使用するデバイスは、３つの異なる色で光源を生み出すように設計されている。これは、プロジェクター（それは特定色を生成するためにフィルタリングされる白色光源を使用する）のようなディスプレイデバイスと対照的である。ＶＥＣＳＥＬデバイスのアレイは単一の、明るい、着色の光源を生み出すために使用される。単一の着色光源は典型的に静的であり、それは光源の強度が変わらないことを意味する。しかしながら、ある点での色の強度を測定するために、複数のミラーの中にミラーを配置し得ることは知られている。他の知られていて、さらに関連する技術は、単一の光源をパルス化する工程、または光源が強度値を変更するよう時間を決める工程を含む。しかしながら、これらの方法はすべて、機械的なミラーに極度に依存する。この技術は一般にデジタルライトプロセッサ（ＤＬＰ）技術と称される。
【００１１】
ＤＬＰ技術は何年もの間、高品質ディスプレイを独占してきた。ＤＬＰ技術は、多くの他の異なる型のディスプレイに加えて、投写型ディスプレイにおいて広く使用される。ＤＬＰは、３つの多様な色ソースから組み合わせた色を生み出す着色光の特定量を反射する電気信号によって変調することができる多数の小さなリフレクタとしてマイクロ電気機械の（ＭＥＭ）デバイスのアレイを使用する。これらのソースは、一般に、フィルタリングされた波長中にない大量の浪費されるエネルギーを使用する高価な映写用電球のような白色光源からフィルタリングされた色である。この過剰な浪費されたエネルギーはすべて、超過熱によって引き起こされる熱問題を管理するためにシステムサイズをはるかに大きく、より高価にする、大きな熱量を生む。
【００１２】
ＶＣＳＥＬアレイは平行な光走査およびデータ伝送の目的のために配列されてきた。マトリックスアドレス方式のＶＣＳＥＬは撮像およびデータ伝送のために従来使用され、独立してアドレス可能であった。独立して駆動される多くの独立したデバイスを形成する別々に制御可能な手段におけるデバイスを使用するように構成される。強度を生成するための各々のデバイスの電源を変更することで画像を生成するために、アレイにおけるこれらの別々に制御されるデバイスを使用するという他の概念で提案されてきた。
【００１３】
本技術を合わせたものは、ピクセルを形成するより明るい、またはより薄暗い色強度をつくるように電流ソースを調節することによって、または色ソースを生成する為にレーザアレイを使用することによって、最終強度を生成する為にそのソースを反射する、或いは時間を決める、および走査することによって、生成されるディスプレイ用のレーザの色形成を示している。これらの技術の全ては、高価で、かさばる、エネルギーを浪費する技術を要求し、および／または機械的なミラー、ミラーのアレイ、および機能するのに高価な支持装置に依存する。
【図面の簡単な説明】
【００１４】
【図１】図１は実施形態による、異なるサイズとアパーチャの６つのサブアレイ中に編成されたリニアＶＣＳＥＬアレイの平面図を示している。
【図２】図２は実施形態による、２Ｄアレイ中に編成された複数のリニアＶＣＳＥＬアレイの平面図を示している。
【図３】図３は実施形態によるマルチ―アパーチャ要素ＶＣＳＥＬ構造を示している。
【図４】図４は実施形態による、ビット文字列で制御される３つのリニアＶＣＳＥＬアレイを示している。
【図５】図５は実施形態による、上面発光設計（ｔｏｐ ｅｍｉｔｔｉｎｇ ｄｅｓｉｇｎ）を使用するＶＣＳＥＬデバイス構造を示している。
【図６】図６は実施形態による、上面発光設計を使用するＶＣＳＥＬデバイス構造を示している。
【図７】図７は下面発光設計（ｂｏｔｔｏｍ ｅｍｉｔｔｉｎｇ ｄｅｓｉｇｎ）を使用するＶＣＳＥＬデバイス構造を示しており、ビームスプリッタ／波長フィルタの、周波数を逓倍するための非線形結晶の、およびキャビティを完成させるためのリフレクタのオプティカルコンポーネント（ｏｐｔｉｃａｌ ｃｏｍｐｏｎｅｎｔ）を示している。
【図８】図８は背面発光設計（ｂａｃｋ ｅｍｉｔｔｉｎｇ ｄｅｓｉｇｎ）を使用するＶＣＳＥＬデバイス構造を示しており、周波数を逓倍するための非線形結晶の、およびキャビティを完成させるためのリフレクタのオプティカルコンポーネントを示している。
【図９】図９はより優れた熱管理を促進する図７の代替の実施形態を示している。
【図１０】図１０はピクセルの３つの色構成要素を生成するために使用される３つの別々の２Dアレイチップを示している。
【図１１】図１１は、非線形結晶の使用によるイントラキャビティ設計において波長を逓倍する上面発光配置を示している。
【図１２】図１２は図１１からの発光配置の詳細な図を示している。
【図１３】図１３は、円柱レンズを介して組み合わされる走査ミラーとリニアアレイの光路へ入る、図１２からの出力を示している。
【図１４】図１４は端面発光レーザを使用する実施形態による設計を示しており、および
【図１５】図１５は端面発光レーザのサブアレイで構成されたリニアアレイの代替の実施形態を示している。
【図１６】図１６は端面発光レーザのサブアレイで構成されたリニアアレイの代替の実施形態を示している。
【図１７】図１７は端面発光レーザのサブアレイで構成されたリニアアレイの代替の実施形態を示している。
【発明を実施するための形態】
【００１５】
［発明の詳細な説明］
実施形態は、２進数文字列を備えた様々な特定の構成に容易に切りかえることができる高解像度の強度プロファイルを効率的に生み出すことができるデバイスを備える。前期２進数文字列はピクセルのための色を形成する為に組み合わせられる出力強度を定義する。これらのデバイスの配置は、ピクセルの画像ラインが全体的な蛍光作用なしで効率的に生み出されることを可能にする。スクリーンまたは最終画像への蛍光作用を低減するように、非コヒーレントの出力がこの用途において望ましい。
【００１６】
ＶＣＳＥＬを使用する実施形態はＶＣＳＥＬの高パワーおよび周波数応答のためにより高い帯域幅を可能にする。これは、さらに単一ピクセルのための色を形成する多くのＶＣＳＥＬの要素からの出力の組み合わせのためにより明るい画像を可能にする。さらに下記に述べられるように、実施形態はまた、ＶＣＳＥＬとＶＥＣＳＥＬのようなレーザデバイスのフォトリソグラフィックで定義された特徴のためにより小さな成形サイズを結果的にもたらす。白色光のフィルタリングを必要とせずに、必要とされる色のみが生成されるので、実施形態はまたより少ないエネルギーを使用する。より少ないエネルギーを使用することで、より小さな冷却デバイスおよび他のより安価な冷却方法が使用され得、はるかに小さな撮像システムを可能にする。本明細書に記載されている実施形態が、ディスプレイデバイスおよび投射システムから医療の用途まで広範囲の用途および分野で使用することができることはまた理解されたい。
【００１７】
実施形態は、１つのピクセルを形成するために、複数の位相の異なる、またはインコヒーレントのレーザを使用することで蛍光作用を最小限にする。さらに、実施形態は、デジタルで定義された電流駆動入力の使用を可能にする。これは、他の撮像システムのアナログからデジタルの要素およびデジタルからアナログの要素の、もし全てでないとしても、多くの必要性をなくし、より小さな駆動電子を結果としてもたらす。
【００１８】
レーザデバイスによって生成された波長を組み合わせることにより色を生成するために実施形態を使用することができることは、理解されたい。各々の波長に対応する前記レーザデバイスが、基板、チップまたは幾つかの他の回路に配置され取り付けられる。生成された出力および前記レーザデバイスの強度は、２進数文字列で制御される。レーザデバイスは群またはサブアレイ中に配置される。その後、各々のサブアレイは、画像形成情報を包含している２進数文字列と共に２進数文字列中のビットにマッピングされる。
【００１９】
本明細書の実施形態が、赤い波長を生成するレーザデバイスの第１のセット、緑色波長を生成するレーザデバイスの第２のセット、および青い波長を生成するレーザデバイスの第３のセットと共に、赤、緑、青の色空間（ＲＧＢ）の点から記載されることはまた理解されたい。これらの３つの波長はピクセルの色を生成するために組み合わせられる。しかしながら、いくつかの実施形態は、ピクセルの色を生成するために単一の波長のみを使用するかもしれない。その一方で他の実施形態は、ピクセルの色を生成するために３つ以上の波長を使用し得る。例えば、シアン波長を生成するレーザデバイスの第１のセットは、マジェンタ波長および黄色の波長を生成する他のレーザデバイスと組み合わせられ得る。これはまた、ピクセルの色が、ＣＹＭＫ色モデルの原色であるシアン、マジェンタ、および黄色と共に生成されることを可能にするだろう。
【００２０】
異なる波長で動作する実施形態はピクセルのためのトゥルーカラー、色相および強度値を形成するために組み合わせられ得る。レーザアレイで構成された、各々の色ソースはそれぞれ、色ソースのサイズを最小限にするために接近して一緒に位置している様々なチップと共にシングルチップ内に収容され得る。前記レーザチップは、フリップチップパッケージング設計における駆動電子に統合され得、費用の低減、パフォーマンスの改善、およびサイズと重量の減少を結果的にもたらす。
【００２１】
レーザデバイスの線形の配置について実施形態は本明細書に記載されているが、レーザデバイスの多くの他の物理的な組み合わせが可能であり、データ通信デバイスにおいてのように幾つかの用途について好ましいかもしれない。撮像システムに対して特定の用途を有している以下に議論されるリニアアレイおよびサブアレイとは対照的に、前記レーザデバイスは円に、星形に、丸いクラスター、三角形、正方形および何千もの他の形で配され得る。例えば、データ通信用途では、１つ以上の多数のレーザビーム要素が丸い光ファイバーと組み合わせて、それらが使用されている環境に適合することができるように、円形の方法で個々にアドレス可能なレーザデバイスまたはレーザデバイスのアドレス可能なサブアレイを配することが望ましいかもしれない。しかしながら、本明細書の記載を単純化するために、リニアアレイをアドレスし、前記リニアアレイの出力を組み合わせるためのリニアアレイおよび技術が議論されるが、全体に渡って、本発明がレーザデバイスのリニアアレイに限定されないことは留意されるべきである。
【００２２】
第１の実施形態は、赤、緑および青の三原色のいずれかの１つにおいてピクセルの色要件のために複数のレーザビーム要素を提供する。前記複数のレーザビーム要素はレーザデバイスのアドレス可能な１Ｄアレイで構成される。１Ｄアレイ（あるいはリニアアレイ）内の前記レーザデバイスは１つ以上のサブアレイへグループ化される。前記サブアレイは、各々のサブアレイ内のレーザデバイスの数、および前記レーザデバイスのアパーチャのサイズという点で異なり得る。各々のサブアレイは、リニアアレイ内のサブアレイの全部の総和によって生成された色の波長のための部分的な色強度を表わす。１つの２進法、あるいは、複数の２進数文字列は、実施に依存して、画像情報を包含しており、前記レーザデバイスによって生成された色強度を制御するために使用される。特に、２進数文字列内のビットは、レーザデバイスのサブアレイのための情報を包含している。
【００２３】
１Ｄアレイ中の各々のサブアレイは、そのサブアレイ用の駆動電子に供給されたビット情報によって制御される。各々の代表的なビットは２進数文字列またはデータ文字列から成る、より大きなビット構造の一部である。２進コード化におけるより高いディジットによって表わされる、各々のより高いオーダーのサブアレイの結合したアパーチャのパワーまたは強度を逓倍することによって、２進コード化は、容易にリニアアレイ、または２Ｄアレイの全体に適用することができる。
【００２４】
上記のように、リニアアレイ内の活性化されたサブアレイはすべて、１つの２進数文字列によって定義され、同時にオンにされる。１つのリニアアレイにおける、すべての活性化されたサブアレイ、および対応する活性化されたレーザ要素全てからの出力は、特定の波長の１つの非コヒーレントのレーザを生成する外部光学システムによって線形方向で組み合わせられる。前記特定の波長は、ＲＧＢモデルの使用を仮定して、赤、緑または青であり得る。前記１つの非コヒーレントのレーザはまた、ピクセルの色を生成するために、同じ方法で生成される他の２つの色成分と組み合わされる。例えば、第１の非コヒーレントのレーザは青を生成し得、第２の非コヒーレントのレーザは赤を生成し得、また、第３の非コヒーレントのレーザは緑を生成し得る。非コヒーレントのレーザの結合した出力は明るいフルカラー、位相が異なりインコヒーレントであるレーザビームによる低い蛍光作用を備える高い帯域ピクセルから、蛍光作用がない高い帯域ピクセルを生成する。単一のリニアアレイ、または単一の行上に整理された複数のリニアアレイは、２進数文字列で同時にオンにされ得、生成される画像のピクセルの垂直なラインを産出する。
【００２５】
実施形態は、図１に図示されるように、異なるサイズのサブアレイ中でグループ化された多数のＶＣＳＥＬデバイスを組み入れる。前記サブアレイは、２進数文字列からのビットに対応し、およびビットに対して制御される様々な強度レベルを形成する。例えば、もしリニアアレイが２つのサブアレイから構成される場合、ビット文字列「１１」は両方のサブアレイがオンにされることを示唆するだろう。同様に、ビット文字列「０１」は、第１のサブアレイがオフにされ、第２のアレイがオンにされることを示唆するだろう。
【００２６】
上記のように、前記２進数文字列は、そのピクセルの色のための正確な強度を生み出すように１つのリニアアレイの全ての活性なビームを組み合わせるために、リニアアレイ全体中で、幾つのそしてどのサブアレイがオンにされるかを表わす。図１に示されるように、１つのリニアアレイを構成する、または１つの２進ワードを構成するサブアレイビームの全ては、特定のピクセルを構成する３つの色のうちの１つを形成するために組み合わせられる。並列なそのサブアレイにおける全てのＶＣＳＥＬデバイスを接続することで、各々のサブアレイの要素をすべて供給するのに、１つの電流駆動だけが必要である。２進数文字列における前記２進法のビットはどのサブアレイがオンにされるかを決定し、その特定の２進ワードについてオンと定義される全てのサブアレイは３つの色全てについて、全て同時にオンにされる。その後、同時にオンにされる３つのリニアアレイのビームは全て、１つのピクセルを形成するためにアナモルフィック（円筒状）レンズと組み合わされる。
【００２７】
１つの色強度を構成する前記サブアレイは、サブアレイのリニアアレイ中に編成される。リニアアレイは、任意の数のサブアレイを有し得、そして、対応する制御する２進数文字列は、各々のサブアレイが２進数文字列からビットにマッピングされることを確実にするための長さに従って調節され得る。各々のリニアアレイの出力は、２つの他のリニアアレイの出力と組み合わされ、同じ方法で生成される２つの他の色を生成し、最終的なピクセルの色を形成する。
【００２８】
図２に図示されるように、１つ以上のリニアアレイが、行に配され得、サブアレイおよびＶＣＳＥＬデバイスの２Ｄアレイを形成する。特定の実施形態において、行はすべて２Ｄアレイを形成するリニアアレイである。上記で提示されたように、原色（すなわち赤、緑または青）のうちの１つを生成するために使用されるリニアアレイはすべて、単一のＶＣＳＥＬチップ上に配される。異なる原色に対応する各々のチップを備える前記ＶＣＳＥＬチップは、１つのＶＣＳＥＬチップ上のリニアアレイが２つ以上の他のＶＣＳＥＬチップ上の対応するリニアアレイと列をなすように位置を調整され、それは列をなす全てのチップの行を結果的にもたらす。例えば、各々のチップからの第１の行は他の２つのチップからの第１の行と列をなすだろう。全てのＶＣＳＥＬチップのリニアアレイの線形の配列は、３つのリニアアレイ全てを可能にし、あるいは、同一のアナモフィックレンズによって組み合わされる１つのピクセルを構成する３つを超えるチップを使用すればさらに多くのリニアアレイを可能にする。
【００２９】
実施形態において、各々の行上のリニアアレイはすべて同時にオンにされる。例えば、第１の行上のリニアアレイはすべて２進数文字列における値に従って同時にオンにされる。次に、第２の行上のリニアアレイはすべて異なる２進数文字列に基づいて、同時にオンにされる。その後、これが残りの行について継続する。
【００３０】
各々の行の２進数文字列は、単一の、１次元の２進数文字列を形成するために、全ての他の行の２進数文字列と連結され得る。行内のサブアレイの数は、特定の行について２進数文字列がどこで始まり、また、それがどこで終了するか追跡するために使用され得る。単一の２進数文字列はまた、行に関する文字列がどこで始まり、そして、行に関する文字列がどこで終了するかを識別するセパレータを含み得る。セパレータは、２、−１または他のある数のような数値であり得る。セパレータはまた、コンマ、アスタリスク、文字（ｌｅｔｔｅｒ）などのような単一の文字（ｃｈａｒａｃｔｅｒ）またはシンボル、あるいは文字とシンボルの配列から構成され得る。
【００３１】
代替的に、各々の行に関する２進数文字列は全ての他の行からの２進数文字列から隔てて維持され得る。この場合、様々な行に対応する複数の２進数文字列はリスト、マトリックス、または代替的なデータ構造中に編成され得る。
【００３２】
実施形態は、いつＶＣＳＥＬサブアレイがオンおよびオフにされるかを表わすために０および１の配列を使用することに限定されない。重要なことは、ＶＣＳＥＬサブアレイがオンにされることを示し、およびいつＶＣＳＥＬアレイがオンにされるかを示す１つの文字を備える、２つの異なる文字を一貫して使用することである。したがって、リニアアレイについて２進数文字列は、リニアアレイ内のＶＣＳＥＬサブアレイの総数と等しい長さを有するだろう。
【００３３】
代替的な実施形態において、２進数文字列内のビットはそれぞれ、同じサブアレイ内の全ての他のＶＣＳＥＬと独立してサブアレイ内の独立したＶＣＳＥＬがオンおよびオフにされるかどうかを示す。例えば、２つのＶＣＳＥＬがあるサブアレイについて、２進数文字列「１０」は、サブアレイ内の第１のＶＣＳＥＬがオンにされることを示し、その一方で、同じサブアレイ内の第２のＶＣＳＥＬがオフにされるか、若しくはオフのままにされていることを示すだろう。したがって、リニアアレイについて２進数文字列は、リニアアレイ内のＶＣＳＥＬサブアレイの総数と等しい長さを有するよりもむしろ、リニアアレイ内のＶＣＳＥＬの総数と等しい長さを有するだろう。
【００３４】
本明細書に記載されている実施形態は発光ダイオード（ＬＥＤ）と同様に任意の色のついたＶＣＳＥＬおよび他の半導体レーザソースに適用可能である。したがって、新しい可視的な色がつけられたＶＣＳＥＬおよび他の半導体レーザソースは、開発され発達し続けるので、それらは、本明細書に記載されている実施形態に従って使用され得る。特に、これら各々の技術が発達しているため、それらは本明細書の幾つかの実施形態に記載されている周波数逓倍の代わりに使用され得る。幾つかの場合には、周波数逓倍に依存しない技術を有することは、周波数逓倍のために使用される非線形結晶に関連した追加の製造コストを削減するのに望ましいかもしれない。他の場合には、幾つかの波長は存在するのに非線形結晶を必要としない。
【００３５】
本明細書に示された実施形態は、特定の波長の単一のパルスまたは多数のパルスの強度変調を生み出すことで、データ伝送に使用され得るデバイスを可能にする。実施形態はまた、繊細な手術におけるような医療分野で必要とされる選択可能な強度を有するデバイスとして使用され得る。例えば、多くの医療用の用途が外部ソースによって集められたデータに基づいた強度変調を必要としている。
【００３６】
図１はＶＣＳＥＬのアドレス可能な１Ｄアレイ、例えばサブアレイ（１０２）および（１１２）、を図示している。サブアレイおよびそれらのアパーチャ、あるいはビームの組み合わせが、レンズを介して投射されることを可能にするために、各々のサブアレイ（１０２）および（１１２）は、必ずしも同一のライン上ではないが、線形に配されたＶＣＳＥＬで構成される。
【００３７】
リニアアレイの長さ、およびリニアアレイ内のサブアレイの数は、リニアアレイが使用される方法およびその用途に依存して異なり得る。同様に、各々のサブアレイ内のＶＣＳＥＬの数もまた異なり得る。ＶＣＳＥＬのリニアアレイの設計および組成における、この柔軟性、および可変性は、大きなパワースケーラビリティを可能にし、それは他の技術では見出されない。
【００３８】
実施形態は、複数のレーザのグループ化を線形に組み合わせる特有の設計を含む。複数のレーザのグループ化からの各々の群は、アパーチャの数およびアパーチャのサイズにおいて、全ての他の群と異なり得る。
【００３９】
図１〜４は、対応するビット構造に基づく色の深さのデジタル制御用の適切なアパーチャ配列を備える、単一のアパーチャおよびマルチアパーチャＶＣＳＥＬサブアレイの実施形態を図示している。図２は、ＶＣＳＥＬのリニアアレイの２Ｄアレイの実施例を図示している。
【００４０】
本明細書に記載されている実施形態は、グループ化におけるレーザを線形にまたは非線形に組み合わせる特有の設計に基づいている。群またはサブアレイ内のレーザは、アパーチャの数という点で、群内のアパーチャのサイズという点で、および各々のサブアレイ中のレーザの編成という点で、他の群またはサブアレイ内のレーザと異なり得る。各々の群またはサブアレイはそれぞれ２進数文字列からのビットによって表わされ制御される。しかしながら、代替的な実施形態において、サブアレイ内のレーザはそれぞれ、２進数文字列内のビットによって独立して制御される。しかしながら、代替的な実施形態において、サブアレイ内のレーザデバイスはそれぞれ、２進数文字列内のビットによって独立して制御される。
【００４１】
図１は、実施形態によるＶＣＳＥＬＳのリニアアレイを図示している。前記リニアアレイは６つのサブアレイ、例えば、（１０２）および（１１２）を含んでいる。実施形態において、２進数文字列からの最上位ビットは第１のサブアレイ（１０２）に対応するだろう。その一方で２進数文字列からの最下位ビットは最後のサブアレイ（１１２）に対応するだろう。代替的に、前記２進数文字列は、最上位ビットが最後のサブアレイ（１１２）に対応し、最下位ビットが第１のサブアレイに対応するように、フォーマットされ得る。リニアアレイを制御する２進数文字列は、６の長さを有するだろう。２進数文字列「１１１１１１」によって、リニアアレイのサブアレイ全てが結果的にオンにされるだろう。その一方で２進数文字列「１００００１」によって、他のサブアレイがオフのまま、すなわちオフにされた状態で、第１のサブアレイ（１０２）および最後のサブアレイ（１１２）のみが結果的にオンにされるだろう。
【００４２】
各々のサブアレイは、サブアレイ（１０２）に関してのみ図１に図示される、１つ以上のレーザ・アパーチャ（１１４）を含んでいる。上記のように、２進数文字列からの単一のビットはサブアレイ内のアパーチャが全てオンにされるかどうかに対して対応し得る。あるいは、より高いレベルの制御は、単一のビットを各々のサブアレイ内の単一アパーチャに関係させることにより達成することができる。
【００４３】
サブアレイ内の前記アパーチャは異なるサブアレイ内のアパーチャとは異なるサイズを有し得る。例えば、図１に描かれるように、幾つかのサブアレイ内のアパーチャは他のサブアレイ内のアパーチャよりサイズにおいて大きい。同様に、各々の行がラインに沿って配される限り、サブアレイ内のアパーチャは１つ以上の行へ配され得る。例えば、図１に描かれるように、サブアレイは４つのアパーチャを含んでおり、２つのアパーチャは第１の行に位置付けられ、および他の２つのアパーチャは第２の行に位置付けられることが示される。
【００４４】
図２は、実施形態によるレーザのリニアアレイの２Ｄ配列を図示している。特に、図２は４つのリニアアレイ（２００）、（２０２）、（２０４）および（２０６）を図示している。各々のリニアアレイ内のサブアレイは、全ての他のリニアアレイのサブアレイと縦に並べられ、その結果、第１のリニアアレイ（２００）内の第１のサブアレイが第２のリニアアレイ（２０２）内の第１のサブアレイと縦に並べられ、同様に続く。各々の行内のアパーチャが全ての他の行内のアパーチャと縦に並ぶように、前記リニアアレイはまた並べられる。図２が４つのリニアアレイを図示しているのみであるが、画像の必要なラインを生成するために必要なだけ多くのリニアアレイの行が加えられ得る。
【００４５】
サブアレイまたはサブグループはそれぞれ、並列に接続されるリニアアレイ内のレーザにより１つの電源によって制御される。図３は実施形態によるマルチアパーチャ要素の構造を図示しており、それは柔軟なアパーチャサイズ、アパーチャ量および余剰な光源を可能にする。特に図３は、サブアレイ内のアパーチャがどのように互いに並列に接続されるか、そしてどのように単一のコネクションによって制御されるかを、強調するためにリニアアレイの一部を図示している。アパーチャ（１）〜（４）を並列に接続させる第１のサブアレイ（３００）は、コネクション（３０２）によって制御される。アパーチャ（５）〜（８）を並列に接続させる第２のサブアレイ（３０４）は、コネクション（３０６）によって制御される。最後に、アパーチャ（９）および（１０）を並列に接続させるサブアレイ（３０８）は、コネクション（３１０）によって制御される。上記のように、サブアレイは少なくとも１つのアパーチャで構成され得、そして、サブアレイ内のアパーチャは、アパーチャの単一の行、またはアパーチャの２つ以上の行中に配され得る。さらに、サブアレイは全てが同じ数のアパーチャ行を有する必要があるわけではない。例えば、サブアレイ（３１０）は、アパーチャ（９）および（１０）が２つの行上ではなくむしろ同じ行に沿って位置づけられるように、配され得た。前記サブアレイまたは要素は１つのデバイスまたはそれ以上のデバイスを有し得る。
【００４６】
図４は、３つの異なる２進数文字列入力がリニアアレイ内のグループ化またはサブアレイをどのように制御するかを図示している。前記２進数文字列、またはあるいはデータ文字列は、１つのピクセルの色のための色強度について表わす。具体的には、データ文字列は、サブアレイへの電流の入力を制御することで、リニアアレイ内のサブアレイを制御する。もしサブアレイ内のアパーチャがすべて並列に接続されれば、サブアレイ全体は単一のビット値に基づいて、オンまたはオフの何れかにされるだろう。データ文字列に応じた様々なサブアレイの組み合わされた出力は、ピクセルのために生成された色を決定する。代替的な実施形態が、アパーチャが並列に接続されないサブアレイで構成され得ることは留意される。この代替的な構成は、サブアレイ内の各々のアパーチャがサブアレイ内の全ての他のアパーチャと無関係に制御されることを可能にする。
【００４７】
図４はリニアアレイの３つの行を形成する、３つのリニアアレイ（４００）、（４０２）および（４０４）を図示している。各々のリニアアレイは入力としてビット文字列を受ける。各々のリニアアレイは第１のサブアレイ、第２のサブアレイ、第３のサブアレイおよび第４のサブアレイを有する。前記サブアレイは、ワードの各ビットを表わすアレイにおけるその位置に応じて各々のリニアアレイ中でオンにされる。第１のリニアアレイ（４００）については、データ入力は０１１０であり、これによって結果的に第１のサブアレイがオフ（０）にされ、第２のサブアレイがオン（１）にされ、第３のサブアレイがオン（１）にされ、そして第４のサブアレイがオフ（０）にされる。図３への参照において記載されるように、各々のサブアレイは、互いに並列して接続されるサブアレイ内のアパーチャと共にコネクションラインによって制御される。
【００４８】
第２リニアアレイ（４０２）に関して、データ入力は０１１１であり、それによって、結果的に、第１サブアレイはオフにされ、他の３つのサブアレイはオンにされる。最終的に、第３リニアアレイは、１０１０のデータ入力を受け、それによって、結果的に、第１サブアレイ及び第３サブアレイはオンにされ、第２サブアレイ及び第４サブアレイはオフにされる。システムはまた、ゼロがオンになっていることを表し、１がオフになっていることを表すように構成され得る。
【００４９】
単一行上に配された複数のリニアアレイ（複数のリニアアレイからの各リニアアレイは、単一ピクセルのための色を生成する）は、一連のピクセルを形成するために、（赤などの）第１の色に関する正確な色強度と組み合わされ得る。緑及び青などの、２つ又はそれ以上の他の色に関する色強度が、第１の色からの出力と直線的に配列され組み合わせられるとき、結果として生じる出力は、生成されている画像に関する一連のピクセルである。  
【００５０】
上に言及されるように、実施形態において、各サブアレイ内のレーザは平列に接続される。したがって、各サブアレイ内のレーザによって共有される接続は、温度管理ヒートシンク要素として使用され得、改善された温度管理に対する優れたデバイスの性能を可能にする。
【００５１】
サブアレイは、アパーチャの最大値及び最大のアパーチャサイズから、アパーチャの最小値及び最も小さなアパーチャサイズを有するサブアレイへと配され得る。したがって、ビット列における最上位ビットは、特定の波長（特定色）に関する最大の色強度を生成することができるサブアレイに対応するだろう。同様に、最下位ビットは、特定の波長に関して最小の色強度を生成することができるサブアレイに対応するだろう。図４において、第１サブアレイは、最後のサブアレイとして同じ数のアパーチャを有するが、第１サブアレイは、より大きなサイズのアパーチャを有する。図１及び２はまた、リニアアレイにおいて最後のサブアレイよりも、第１サブアレイがより多くのアパーチャを有し、アパーチャがより大きなサイズを有する、リニアアレイを示す。示される、各図における各アレイのサイズ及びレーザデバイス、サブアレイ及びアレイの組み合わせは、実施形態のより広い概念を説明するのに役立つ単なる例である。本発明は、レーザデバイスの任意の特定のサイズ、形態、タイプ又は物理的配列、あるいはレーザデバイス、サブアレイ及びアレイの任意の組み合わせに限定されない。
【００５２】
直線的な実施形態において、リニアアレイ内の各サブアレイからの組み合わされた出力から成る、単一のリニアアレイからの組み合わされた出力は、最終色又はピクセルの一部を生成する。すなわち、単一のリニアアレイからの組み合わされた出力は、２つの他の波長と続いて組み合わされる第１の波長を生成し、最終的な波長は、ピクセルの最終色を決定する。例えば、第１リニアアレイは、赤の色合いから成る波長を生成し得る。第２リニアアレイは、青の色合いから成る第２の波長を生成し得る。最後に、第３リニアアレイは、緑の色合いの第３の波長を生成し得る。一旦３つの波長が組み合わせられると、それらは、ピクセルの最終色を構築する最終的な波長を生成する。
【００５３】
ＶＣＳＥＬチップ内に収容される、様々なリニアアレイからの出力が、適切に組み合わされることを保証するために、ＶＣＳＥＬチップは、ディスプレイデバイスの光学設計に基づいて、互いに関連して位置付けられなければならない。上に言及されるように、実施形態において、赤の波長を生成する赤のＶＣＳＥＬチップは、列をなして且つ青の波長を生成する青のＶＣＳＥＬの隣り及び緑の波長を生成する緑のＶＣＳＥＬの隣りに位置付けられ得る。３つのＶＣＳＥＬ（又はＶＥＣＳＥＬ）によって作られた多数の並列ビーム、異なる波長のチップは、正確な色強度の１つの高度に解像されたピクセルを形成するために組み合わされる。
【００５４】
実施形態は、赤色光、緑色光、及び青色光を組み合わせる点から本明細書に記載されるが、追加の及び代替的な色が、本発明の精神から逸脱することなく組み合わされ得る。例えば、実施形態は、ディスプレイ又は通信デバイス設計及び必要条件に基づいて必要な、任意の色又は波長を組み合わせる且つ使用することができる。代替の実施形態において、赤、緑又は青の固有の波長で作製された、１つ以上のＶＣＳＥＬチップ、又は代替のレーザチップは、色強度を定義する所望の３つ以上の色を生み出すために、周波数逓倍を利用する必要がある、１つ以上のＶＣＳＥＬチップ又はレーザチップと組み合わせて使用され得る。
【００５５】
本明細書に記載される実施形態は、位相の異なる（非コヒーレント）の光を生み出す。これは、最終画像においてシンチレーションを減少させるために、レーザソースが光源として使用されるときが望ましい。位相の異なる光は、生成された光波が互いに破壊的に干渉しないことを保証する。しかしながら、代替の実施形態はまた、同相の光を生み出し得る。
【００５６】
図１〜４は、横に配され単一行を形成するリニアアレイを示すが、代替の実施形態は、縦に配され列を形成するリニアアレイ、又は任意の組み合わせの形態で配される非線形アレイから成り得る。リニアアレイの行は横に配置され、横の画像ラインを形成することに一斉に向けられたが、他の多くの方法で異なる結果を生むことに向けられ得る。
【００５７】
また別の実施形態において、リニアアレイは、縦及び横の両方に配され得る。例えば、リニアアレイの第１のセットは、横に配され得、行の第１のセットを形成する。リニアアレイの第２のセットは、その後、行の第１のセットの下に位置付けられ得るが、縦に配され得、行の最初のセットの下に１セットの列を形成する。リニアアレイの行の間隔又は位置も、異なる波長を生み出すリニアアレイを収容する他のチップにおけるリニアアレイの行の位置に基づいて決定される。
【００５８】
リニアアレイが行を形成することによって横に配されるか、又は列を形成することによって縦に配されるかどうかにかかわらず、画像ライン又は通信マトリックスは、（もし横に配されると）行毎に又は（もし縦に配されると）列毎に配列決定することによって形成され得る。
【００５９】
単一のリニアアレイはまた、ソースを生み出す唯一のラインとして使用され得る。このような実施形態において、出力ピクセル強度は、縦及び横の両方の方法で走査される。ディスプレイとなる画像はまた、画像情報の横の構成要素を最初に走査し、その後、次の縦位置へ配列決定することによって、形成され得る。
【００６０】
上に留意されるように、実施形態は、デジタルで定義された電流駆動入力の使用を認める。これは、アナログ・デジタル回路の必要がないため、これは結果的に、ディスプレイデバイスによって使用されるすべてのデジタル制御回路を単純化する。
【００６１】
最終色の色強度を構築するリニアアレイの各々は、異なる数のサブアレイを有し得る。例えば、赤の波長要素を構築するリニアアレイは、５つのサブアレイから成り得るが、一方で、緑色要素を構築するリニアアレイ及び青色要素を構築するリニアアレイは、４つのサブアレイから成り得る。あるいは、サブアレイの数は、各波長要素のリニアアレイにおいて同じであり得るが、サブアレイ内に異なる数のアパーチャ及び／又は異なるアパーチャのサイズを有する。各波長要素のリニアアレイの構造を変更することによって、特定の波長、又は色要素が、より大きなパワーを持つことができる。例えば、赤の波長を発生させるリニアアレイが数多くのサブアレイを有すると、その後、赤色が最終的なピクセル色を占める傾向がある。
【００６２】
実施形態は、ＶＣＳＥＬの代わりに、周波数逓倍に関するＶＥＣＳＥＬを使用することができる。目に見える色においてデジタルで代表的なＶＥＣＳＥＬ出力を生み出す特定の目的のための周波数逓倍は、当業者に公知の多くの共通の配置において達成され得るが、特有の設計である。レーザチップ、又は周波数が逓倍される必要があるＶＥＣＳＥＬチップの１つ以上は、共通の非線形水晶素子を共有することができ、それによって、製造コストを下げる。あるいは、レーザチップ、又はＶＣＳＥＬチップの１つ以上は、周波数逓倍を必要としないチップ又はＶＣＳＥＬデバイスと共に使用され得る。
【００６３】
実施形態において、リニアアレイを収容する、デバイス、又はＶＣＳＥＬチップは、対応する波長のすべてのアパーチャの出力を、光学要素の組み合わせを介して通させるであろう。光学要素の選択は、エタロン、非線形結晶、エタロン及び非線形結晶の組み合わせ、ビームスプリッタ、フィルタ、反射鏡、レンズ、ミラー、又はこれらの光学デバイスの任意の組み合わせを含むことができる。特定の波長のすべてのアパーチャの出力を光学要素を介して通すことによって、光源のレーザの、所望のカラー、波長、及びビームの特性をもたらす。最も重要なことに、光学要素は、用途によって、可視スペクトル、紫外スペクトル、近赤外スペクトル、又は遠赤外スペクトルにある、第２の波長をもたらす。
【００６４】
多くの異なるタイプのＶＣＳＥＬチップ又は他のタイプのレーザデバイスは、本発明の実施形態において使用され得、それは、ドライバに接触するため、ＶＣＳＥＬ又はレーザチップを互いに並べるため、又はキャリア基板上にチップを載せるための、フリップチップ技術を使用するＶＣＳＥＬを含む。高速ＶＣＳＥＬアレイのためのフリップチップ技術の使用は、米国特許出願第１２／７０７，６５７号に記載され、その全体が引用によって本明細書に組み込まれる。キャリア基板上に載せられるか又はフリップチップが施される（ｆｌｉｐ  ｃｈｉｐｐｅｄ）ＶＣＳＥＬチップは、レーザ光線が基板を介して発光することを可能にする、キャリア基板における開口部又は窓を有する。
【００６５】
リニアアレイを収容する、ＶＣＳＥＬチップ又は他のチップは、図５に示されるように、典型的な上面発光設計から成ることができる。マトリックスアドレス方式の配線は、サブアレイ接続によって発光チップ上で作製され、活性又は不活性なヒートシンク基板上に載せられるか、又はフリップチップが施される。
【００６６】
設計要件に依存して、光源の電流が変更され得ることで、より高いパワー又はより低いパワーを生成し、その結果、色の強度レベルを変更することができる。サブアレイによって生成される力の強度を多様にするために、サブアレイ内のアパーチャのカスタム化とともに、電流が変更され得る。
【００６７】
各サブアレイに関する所望の又は必要とされるパワー及び強度レベルを達成するために、１以上のレベルにおいて、光源の電流がまた変更され得る。例えば、多数のサブアレイを使用するよりもむしろ、２つ又はそれ以上の異なる電流で駆動され得る、より少数のサブアレイが、多数のサブアレイの使用で可能となる同じ色強度を生み出すことができる。リニアアレイ内のサブアレイのすべてが、２つ又はそれ以上の異なる電流で駆動される必要はない。例えば、リニアアレイが４つのサブアレイを含むならば、設計要件に依存して、サブアレイを２つの異なる電流で駆動することが必要となり得るだけである。
【００６８】
図５は、上面発光設計を使用し、実施形態に従って共通のオプティカルコンポーネントを示す、ＶＣＳＥＬデバイス構造を示す。特に、図５は、ビームスプリッタ／波長フィルタ、周波数逓倍のための非線形結晶、及びキャビティを完成するための反射鏡の使用を示す。周波数逓倍結晶によって発生した第二調波光は、入射光線から９０度の角度でフィルタリングされ、反射され、発光される。
【００６９】
図５において、基板（５００）は、Ｎドープされたガリウムひ素（ＧａＡ）基板であり得、これは一般に、エピタキシャル成長に使用される。基板（５００）は、好ましくは、ドープされた基板上のエピタキシャル成長に関連する欠陥密度を回避するために選ばれるべきである。しかしながら、半絶縁性基板もまた、（以下にさらに示されるように）上面発光設計又は下面発光設計のいずれかと共に使用され得る。
【００７０】
次に、一般に極度にドープされたｎコンタクト層（５０２）とともに開始することができる、共通のエピタキシャル設計が使用され得る。しかしながら、ｎコンタクト層を基板キャビティにより近く位置決めすることがまた望ましく、これは、最終設計に対しての効果はそれほどないであろう。ｎコンタクト層を基板キャビティにより近く位置決めすることによって、基板へとエッチング又は深く注入する必要なく、デバイスの設計を改善することもできる。
【００７１】
典型的なエピタキシャル設計において、ミラー（５０６）又は分布ブラッグリフレクタ（ＤＢＲ）は、最初に発達され得る。上面発光の実施形態の場合において、このミラーは、９９％を超える反射率を有する。このエピタキシャル層は、ｎコンタクト層が基板上で成長される又はｎコンタクト層が基板上で続いて成長される緩衝層上で成長されると、電流導通のためにドープされることが必要とされ得る。代替の設計において、ｎコンタクト層を活性領域により近づけて成長させることが必要であり得るか、又は所望され得、その場合、ドープされていない又は低くドープされたミラーは、ｎコンタクト層の下で使用され得る。
【００７２】
ミラー又はリフレクタ（５０６）は、別々に組成された材料の変動する層を有するように、ＤＢＲとして設計され得る。これらの材料は、ＧａＡ、アルミニウムガリウムひ素（ＡｌＧａＡ）、又は異なる屈折コントラストの率が原因で、生み出された光の屈折を可能にする異なる屈折率を有する、他の材料組成物を含み得る。変動する層の厚さもまた、デバイスの生成する又は発光する波長に基づいて設計され得る。これらの層の複雑な設計を詳述することは、この発明の範囲内にはない。しかしながら、本明細書の記載は、当業者が本発明を実施するのを可能にする十分な詳細において、最も有望なエピタキシャル成長のパターン又は構成要素を示すであろう。当業者が、デバイス操作に必要な設計に基づいて、関係する層を設計し、選ぶことができ得るため、層、障壁、又は電流波及層のインデックス化に関係する詳細を含むことは必要ではない。これらの層の使用は、ＶＣＳＥＬ設計に共通しており、当該技術分野に周知である。
【００７３】
次に、エピタキシャル成長は、クラッド層及び任意の数の量子井戸を有する活性領域（５０８）を含む。量子井戸は、電流が特定の波長を介して通ることで特定の波長で光子を生成するためのバンドギャップを有する層である。多くの材料化合物は、インジウムガリウムひ素（ＩｎＧａＡ）、ＩｎＧａＡｐ、及びＶＣＳＥＬ又はエピタキシャル設計に共通する又は共通しない他の材料を含んで使用され得る。これらの層はまた、ＶＣＳＥＬ設計に共通しており、当該技術分野に周知である。
【００７４】
次に、上面ミラー要素（５１４）をもたらすエピタキシャル層は、前に議論された下面ミラー又はＤＢＲ（５０６）のような同じ又は同様のタイプの複合体から成長される。ミラー反射率は、成長段階においてはるかに低く、キャビティを完成するのに使用されている外部リフレクタの設計に依存している。上面ＤＢＲミラー（５１４）、または下面ＤＢＲミラー（５０６）においてさえ、設計者は、電流制限アパーチャ（５１２）を形成するために、より高い割合のアルミニウムを加えることができる。半導体レーザ処理において酸化として一般に知られる、この層又は層が閉鎖環境において加熱水（Ｈ２Ｏ）及び窒素（Ｎ２）に曝露される時、（エッチングによって形成される）メサの外側端部上のこの層又は他の同様の層における材料は、酸化アルミニウム（ＡｌＯ２）の誘電性の組成物のある形態に酸化し変化する。これは、電流パスをデバイスの中間に移動させる、デバイスの外面上の誘導体のリングを結果的に作り出し、それにより、アパーチャを作り出す。十分な光子を生み出す又はレイジングを得るために、高電流密度が、その後達成され得る。
【００７５】
最後の一般的な構成要素は、上面コンタクト（５１６）から成る。上面コンタクト（５１６）は、良好なオーミック上面コンタクト（５１６）を生み出すために、極度にＰドープされ、設計され得る。上面コンタクト（５１６）は、処理中及びウエハ成長後に成膜され得る。
【００７６】
上面発光設計の最終的な層は、レンズ（５２０）の形成のために、共通の厚いＧａＡｓ層、又は他の共通の化合物から作られ得る。レンズ（５２０）は、発光されたビームの発散を減少し制御するために必要とされる。レンズ（５２０）はまた、酸化した層を有する上面ミラー（５１４）において設計され得る。しかしながら、代替の実施形態は、レンズ（５２０）を使用しないかもしれない。
【００７７】
図５は、上面発光レーザ設計のためのエピタキシャル要素の特定の実施形態を記載しているが、半導体レーザ処理に共通の他の層又は設計も使用され得る。
【００７８】
特定の実施形態において、実施形態を作り上げるための続く手順は、以下のとおりである。成長したエピタキシャルウエハの適切な清浄化の後、エピタキシャルウエハは、フォトレジストによってコーティングされる。厚いポジ型レジスト及びネガ型レジストの両方は、エピタキシャルウエハをコーティングするために使用され得る。次に、追加されたレジスト層は、使用されるレジスト層に依存して、レジスト層を紫外線光に曝露することによって又はレジスト層をパターニングした電子ビームに曝露することによってマスクでパターニングされ得る。プラズマエッチのチャンバー及び手順において継続し持続するために、パターンは、フォトレジストの円形か正方形のメサに約３ミクロンの厚さを残す。プラズマエッチは、一般に，塩素（Ｃｌ２）又は三臭化ホウ素（ＢＣｌ３）のガスベースのエッチ、又はＧａＡのための共通のプラズマエッチガスの混合物である。代替の手順は、メサ形成のために化学的エッチを使用することができる。メサのエッチング工程は、活性領域を介してエッチングした後に完了するが、高度にドープされたミラーにおいて又はｎコンタクト層において停止する。エッチング工程の深さは、反射計、干渉計、又は残留ガスアナライザー（ＲＧＡ）を使用する終点検出によって制御され得る。これらの技術及び工程は、半導体処理産業に共通しており、当該技術分野に周知である。
【００７９】
次に、サンプル又はウエハは、電流制限層を形成するために、以前に記載された酸化環境に晒される。電流制限は、デバイスを覆うこと及び注入によって達成され得る。これらの技術は、半導体処理産業に共通しており、当該技術分野に公知である。
【００８０】
この点で、レンズエッチは、フォトレジスト又は感光性ポリマーをパターニングすることによって達成され得、それによって、レジスト又はポリマーをリフローさせ、その後、一般に低い選択性を有するエッチを使用することによって、プラズマをエッチングする。低い選択性を有するエッチを使用することによって、レンズ（５２０）を形成するために、リフローしたレンズ形状が、エッチングされたＧａＡ、ＡｌＧａ、又は他の複合材料へ、伝達されることができる。このエッチング工程も、デバイスの酸化前に行われ得る。
【００８１】
レジストマスクを洗浄した後に、誘電性の蒸着物（５０４）が、全表面にわたって形成される。この層は、アパーチャ上に反射防止膜を形成するために、他の堆積物と組み合わせて設計され得る他に、デバイスの波長、他の光学要素又は構成要素によっても設計され得る。誘電特性を有するＳｉＮ２又は任意の同様の材料が使用され得る。これらの層タイプは、プラズマ強化化学蒸着（ＰＥＣＶＤ）によって一般に成膜される。
【００８２】
次に、別のフォトレジストは、サンプル又はウエハ上でパターニングされ、コンタクト層の形成のために誘電体層を開くために曝露される。パターニングしたウエハは、結果的に、フッ素ベースのガス、又はいくつかの他のエッチガスと組み合わされたフッ素ベースのガスから一般に構成される、別のプラズマエッチに曝露される。代替のエッチガスも使用され得る。エッチが完了した後、マスクは、溶媒中で最初に洗浄することによって取り除かれ、その後、脱イオン化された水を使用することによって洗浄される。
【００８３】
以下の工程において、別のフォトレジストは、サンプル又はウエハ上でパターニングされ、フォトレジストは、レジストにおいて開口部を形成するために曝露される。それは、ｐメタルコンタクト（５１６）が、Ｐオーミックコンタクトのために設計された極度にＰドープされたエピタキシャル層に成膜される、この開口部にある。このレジストは、一般に、開口された領域の一部でない金属を「リフトオフ（ｌｉｆｔ−ｏｆｆ）」するために、逆行するレジスト側壁を有するようにパターニングされ得るネガ型レジストである。代替のレジスト処理は、リフトオフ工程に使用され得る。技術は、半導体処理産業に共通しており、当該技術分野に周知である。
【００８４】
メッキ処理は、メサのまわりでヒートシンク材料（５１８）を形成するために使用される。ヒートシンク材料（５１８）は、熱管理に使用され、パラレルコンタクト（ｐａｒａｌｌｅｌ  ｃｏｎｔａｃｔ）を形成するために、一緒にサブアレイ内の他のメサを接続するためにも使用される
【００８５】
デバイスに関するフリップチッピングのための及び光学コーティング又は保護層のための、コネクション、コンタクト、及びパッドメタルを曝露及び形成するために、他の誘導体が適用され得る及び／又はエッチバックされ得る。これらの誘電性のコーティングは、当該技術分野に公知の共通の手順である。
【００８６】
異なるサブアレイに関するコネクションは、フリップチップボンディングのためのメタル層及びパッドに関して上に記述されるのと同じ方法で成膜され得る。これらの工程は、これらのコネクション形成層を成膜するための任意の順番であり得る。
【００８７】
最後に、はんだ（５２４）の最終的な成膜が、フリップチップ手順のためのフリップチップボール又はコンタクトを形成するために必要とされ得る。この最終的な成膜は、一般にメッキ成膜であるが、それは蒸発成膜技術でもあり得る。はんだ層は、スズ（Ｔｉｎ）、インジウム（Ｉｎｄｉｕｍ）のような軟金属の複合体、他の適切な金属、及び金（Ａｕ）又は銀（Ａｇ）などの金属の組み合わせから成る。それが基板キャリア又はヒートシンク上で遂行されるのであれば、この手順は必要ではないかもしれない。
【００８８】
上に示された工程は、ＶＣＳＥＬレーザチップのウエハの処理に使用される。以下の工程は、実施形態によるバックエンド又は包装の手順の例を記載する。
【００８９】
最初に、適切なサイズの完成したチップを産出するために、ウエハが半導体鋸で開裂され得るか又は賽の目に切られ得る。ＶＣＳＥＬレーザチップ又は賽は、チップが列をなすようにする又はヒートシンクが列をなすようにすることによってキャリア基板に取り付けられ得る。ボンディングとフォトリソグラフィーの技術分野において周知のように、チップは、赤外線背面チップアライメント技術によって列をなされ得る。あるいは、ヒートシンクは、フリップチッピング又は配列及び付着の他の手段によって列をなされ得る。いくつかの場合において、ボンディング後、天然基板が、より良好なデバイス性能のために取除かれ得る。
【００９０】
１つのチップが列をなすようにした後に、次の２つ又はそれ以上のチップがキャリア基板に接合される。キャリア基板は、レーザデバイスの操作に必要な他の回路とともに、駆動回路及びフリップチップコネクションパッドを有するように処理される。キャリア基板はまた、レーザが伝播のために列をなされる窓又は開口部を作り出すために、深いシリコン（Ｓｉ）エッチツールによって又は化学的エッチにおいて処理され得る。
【００９１】
次に、非線形の要素又は結晶（図１１、結晶（１１１４）に例証される）は、キャリア基板上ではんだパッドと一致するために、端部の近くで金属及びはんだコンタクトによってパターニングされる。これは、基板に接合することによる付着を可能にする。さらに、この技術は、外部ミラーがレーザキャビティの構成要素であるときに常に問題である、平面性にとって理想的である。非線形結晶は、周波数逓倍のための１つ又はそれ以上のチップを覆うことができる。幾つかの実施形態において、非線形結晶は、その用途に依存して、周波数を４倍にする、周波数を加算する、又は周波数を減算するために使用され得る。  
【００９２】
上述されるように、固有の波長を周波数が逓倍された波長に変換する有効性を向上させるために、他の光学要素が加えられ得る。適切な光学要素は、偏光ビームスプリッタ、フィルタ、エタロン、又は波長制御オプティカルコンポーネントを含む。図１１は、どのように様々な光学要素が組み込まれ得るかを示す。偏光ビームスプリッタ又はビームコンバイナ（１１１６）は、非線形基板上ではんだパッドと一致するために、端部の近くで金属及びはんだコンタクトによってパターニングされる。光学設計におけるすべての他の要素は、同様に取り付けられ得、基板に接合することによる付着を可能にする。接合は、産業に共通の加熱及び加圧の手順によって遂行される。
【００９３】
ここで図５に戻ると、固有の波長（５３４）は、デバイスによって生成され、偏光ビームスプリッタ要素（５３２）を介して伝播し、適切に設計されたリフレクタ（５２６）によって反射される光学的キャビティ（５２８）において継続する。ビームがビームスプリッタ（５３２）を介して再び伝播するため（５３０）、周波数が逓倍された構成要素（５３６）は、キャビティからの垂線方向で反射される。
【００９４】
特定の実施形態において、ＶＣＳＥＬ、レーザチップ、又は他の光源は、周波数逓倍なしで、赤、緑及び青の固有の波長によって作製され得る。
【００９５】
さらに別の実施形態において、単一のリニアアレイは、すべてのピクセルを作り出すために使用され得る。これらのリニアアレイは、各ピクセルを作り出すために使用され得、２方向の走査手順において走査され得る。
【００９６】
実施形態は、ＶＣＳＥＬを使用することに限定されない。実施形態において、単一の面発光レーザ（ＳＥＬ）は、サブアレイ内で使用され得る。リニアアレイは、ＳＥＬを有する１以上のサブアレイ及び他のタイプのレーザを有する１以上の異なるサブアレイの組み合わせから成り得る。
【００９７】
さらに別の実施形態において、ＶＥＣＳＥＬチップは、前に言及された窓又は開口部を強調するがそれを必要としないレーザアパーチャによって互いに列をなすために、基板に取り付けられ得る。あるいは、ＶＥＣＳＥＬチップ又は光エミッタは、基板に取り付けられ得、発光された波長又はビームは、前記基板、キャリア基板、及び積極的又は消極的なヒートシンクを介して伝播する。
【００９８】
上面発光ＶＥＣＳＥＬチップ及び下面発光ＶＥＣＳＥＬチップの両方は、実施形態において使用され得る。ＶＥＣＳＥＬチップは、フリップチップが施された基板から、基板中で作製されたマトリックスアドレス方式の配線を有する、ヒートシンク基板まで取り付けられ得る。
【００９９】
Ｐコンタクト層、Ｎコンタクト層、又はその両方のマトリックスコネクションは、各々の適切なパッドに対する直接のフリップチップボンディングのためにヒートシンク基板上で作製され得る。
【０１００】
上に留意されるように、サブアレイは、単一のレーザから成り得る。例えば、リニアアレイは、１以上のサブアレイから成り得、各サブアレイ内の単一のアパーチャは、結果的にそれが表すビットの位置に基づいて、サイズが合わせられる。第１サブアレイは、最大のサイズを有する単一のアパーチャから成り得る。第２サブアレイは、単一のアパーチャからなり得るが、これは、より小さなサイズを有する。最下位ビットに対応する最後のサブアレイは、他のサブアレイのいずれかに使用されるアパーチャサイズより小さなサイズを有する単一のアパーチャから成り得る。リニアアレイはまた、１以上のサブアレイから成り得、各サブアレイは、同じリニアアレイにおけるすべての他のサブアレイのアパーチャと同じサイズを有する。
【０１０１】
図１０は、ピクセルの３つの色要素を生成するために使用される、３つの別個の２Ｄアレイチップ（１０００）、（１００２）及び（１００４）を示す。例えば、アレイチップ（１０００）は赤色要素に対応し得、アレイチップ（１００２）は緑色要素に対応し得、及びアレイチップ（１００４）は青色要素に対応し得、又は用途の必要性に応じて、各々は多くの異なる色のいずれかに対応し得る。チップ（１０００）要素からの行（１００６）、チップ（１００２）からの行（１００８）、チップ（１００４）からの行（１０１０）は、３つの色要素を組み合わせるために各チップによって列をなされ、１つの色要素は、各チップによって生成され、それは、ピクセルの最終的に正確な色相及び強度をもたらすために必要である。チップ（１０００）、（１００２）、及び（１００４）の残りの行も列をなされる。しかしながら、チップ（１０００）及び（１００２）が、キャリア基板（１０１２）に取り付けられる一方で、チップ（１００４）は取り付けられない。したがって、光源又はチップの位置決めも、チップの特定の光学通路、レンズ位置、ディスプレイデバイスの回路、及び全ディスプレイデバイスに関連する他の構造を考慮に入れなければならない。
【０１０２】
別の実施形態において、端部発光レーザ又は端部発光の発光ダイオード（ＬＥＤ）などの、端部発光デバイスは、図１４に例証されるように作製され得る。図１４は、（最上位ビット）ＭＳＢレーザ（１４００）で開始し、（最下位ビット）ＬＳＢレーザ（１４０４）で終了する、端部発光レーザを使用する実施形態による設計を示し、その間に多くの他のレーザデバイスのいずれかを有する。各サブアレイの出力は、垂直出力（１４０２）によって組み合わせられ、放射される。特に、図１４からの実施形態において、レーザ又はＬＥＤは、パワーを変更するための、異なるストリップの長さ又は幅を使用することによって、より高い力のサブアレイに対応させるために設計され得る。あるいは、多数のデバイスは、図１及び２に関して記載されるように、サブアレイを形成するために平列して一緒に接触され得る。
【０１０３】
図１４へのさらなる言及において、サブアレイは、単一の端部発光レーザ（ＥＥＬ）又はＥＥＬの組み合わせから成り得る。リニアアレイ内の１以上のサブアレイは、すべてＥＥＬから成り得る。あるいは、１以上の第１サブアレイがＥＥＬから成り得る一方で、１以上の第２サブアレイは、いくつかの他の面発光ビームデバイスを有するレーザから成り得る。ＭＳＢに対応するサブアレイ、及びＭＳＢサブアレイに近いそれらのサブアレイが、ＬＳＢに対応するサブアレイ、及びＬＳＢサブアレイに近いそれらのサブアレイよりも大きな出力を有するように、サブアレイは設計され得る。これらの面発光型構造は、ミラー又は回折格子などの垂直出力要素を使用し、ＶＣＳＥＬを使用する本明細書に記載される他の実施形態と同じ方法で使用され得る。ＥＥＬを使用する実施形態も、各パルスの強度変調を使用することによって、通信又はデータ伝送の用途に使用され得る。これによって、典型的により高い出力を有する、典型的により遅いＥＥＬデバイスは、高出力の通信用途のために、より高い帯域幅で競争することが可能となる。
【０１０４】
図１５から１７は、１つまたは複数のＥＥＬを有するサブアレイで構成されたリニアアレイの他の実施形態を示している。単一のリニアアレイは、１つまたは複数のＥＥＬサブアレイと他のタイプの１つまたは複数のレーザを収容するサブアレイとから構成することができる。様々なリニアアレイは単一の行に配置されている場合、同一行内の第２のリニアアレイはレーザの他のタイプを含めることができるが、その行内の最初のリニアアレイは、ＥＥＬのみを含めることができる。
【０１０５】
別の実施形態では、１Ｄアレイは同じであるが、異なる色または波長の他のソースと組み合わせて単一色のピクセル生成するソースとして使用され、及び結合されたカラー出力画素強度が垂直方向と水平方向とで走査される。レーザチップは、当業者に知られている一般的な製造技術と端面発光材料から作製することができる。上記の出力のデジタル2進数システムに応じて電力を変化させるアレイ、または単一のデバイスは、色の強度を符号化するのと同じ方法を有効にするために切断し、取り付けることができる。
【０１０６】
実施形態では、参照により本明細書に組み込まれた米国特許出願第１２／７０７，６５７号に記載されているように、導波路が各サブアレイまたは要素の周囲に形成された、フリップチップ技術と高速アレイの設計を使用することができる。特に、グランドプレーンは、実質的にまたは完全にコプレーナ（ｃｏｐｌａｎａｒ）導波路のリードを形成し、サブアレイ内のレーザデバイスのすべてを取り囲む。導波路の使用が大幅にＶＣＳＥＬアレイの帯域幅を増加させ、本明細書に開示されたアレイの実施形態は、撮像システムに加えて異なるさまざまな用途に利用することを有効にし得る。
【０１０７】
実施形態は、任意の種々の半導体レーザ、アパーチャ及び光源を使用することができる。そしてそれらは、発光ダイオード（ＬＥＤ）、端面発光レーザおよびＶＣＳＥＬ、ＶＥＣＳＥＬや、ウエハ基板表面に垂直なレーザ伝播をもつ多様な垂直発光のうちの半導体レーザなど半導体レーザのすべてのクラスを含む。他の光源は、特定の色の光源として、または色の組み合わせのために使用することができる。他の光源は、特定の色のため、或いは色の組み合わせのための光源として使用することができる。代替の光源も、本明細書に開示されているように、サブアレイにおいて直線状に配列することができる。各サブアレイは、形成されるべき画像の情報を含む２進数文字列からのビットによって関連付けられ、制御される。これらの他の光源は、ＬＥＤ、有機ＬＥＤ、光学的にポンピングされた光源、および電気的にポンピングされた光源を含めることができる。
【０１０８】
例えば、特定の実施形態は、１つまたは複数の類似した色のＬＥＤのリニアアレイから構成し得る。ＬＥＤが使用されている場合は、波長の周波数逓倍の必要はなく、それにより周波数逓倍するために必要な複雑な光学系を取り除く。
【０１０９】
垂直出力を持つ端面発光レーザダイオードは、サブアレイが表すビット位置に対応する電力強度を有する直鎖状アレイのサブアレイでは、リニアアレイに結合することができる。端面発光レーザダイオードを用いた実施形態では、単一のレーザを作る線形の設計やストリップは、リニアアレイの方向に平行に配置することができる。出力は、アナモルフィックレンズまたは類似のデバイスですべてのビームを組み合わせるように配置することができる。例えば、図１４は、ＭＳＢサブアレイ（１４００）、ＬＳＢサブアレイ（１４０４）、およびサブアレイを示しており、これらは直線状に配置されている。これらのリニアアレイからのビームは対応する垂直出力（１４０２）によって結合され、アナモルフィックレンズであり得る。
【０１１０】
端面発光デバイスのリニアアレイは、垂直方向出力を持つ複数のストリップレーザを配置するために、当該リニアアレイが、一つの方向、典型的には、ｘ方向に沿って充分な空間を持つように設計され得る。一例が図１５に示されている。一方向に沿う充分な空間が、これらの端面発光レーザは、文字列が表している２進数文字列から対応するビットの強度を生成するために変化する長さおよび／または変化する幅を持たせる。
【０１１１】
図１５は端面発光アレイの形成の実施例の上面図を示し、端面発光レーザやＬＥＤの端面発光は、上述のレーザ装置の面発光の配向の代わりに製造され、使用されている。図１５に示すチップは、ストリップ端面レーザ（１５０４）などのストリップ端面発光レーザを用いている第１のサブアレイ（１５０２）を示している。レーザ（１５０４）が切断されたときに、アパーチャ（１５０６）が形成される。アパーチャ（１５０６）は、すべて、ビット位置が表している、ビット位置に対応するサブアレイ（１５０２）の強度で、並列に制御される。アレイ形成は、さらにサブアレイ（１５０８）、（１５１０）、（１５１２）、（１５１４）、および（１５１６）が含まれている。サブアレイ（１５１６）は、ＬＳＢに対応し、アレイの形成において、サブアレイ（１５０２）は、ＭＳＢに対応している。
【０１１２】
図１６は、図１５から端面発光アレイ形成の側面図を示している。図１６の観点から、生成された光の伝搬方向は図の表面に垂直である（紙面から出てくる）。
【０１１３】
図１７は、表面発光の配向というよりは、むしろ端面発光の配向からのデジタル出力強度を生成するために切断し、マウントされている端面発光レーザのアレイを示している。図１７は、パッケージングコンポーネント（１７０６）にマウントされたチップ（１７００）、（１７０２）と（１７０４）を示している。図１５と図１６に示すように、特にチップの各々（１７００）、（１７０２）及び（１７０４）は、リニアアレイで構成されている。チップは、３つのチップからのレーザ出力が、ピクセルの色を生成するために組み合わせることができるようにするために互いに整列されている。図１７に示すように、実施形態では、結果的に製造が容易である、周波数逓倍のコンポーネントを必要としないという利点がある。端面発光レーザを使用する場合は、上述したように、出力は、アナモルフィックレンズを使用して組み合わせることができる。
【０１１４】
上述したとおり、基板上に堆積（ｄｅｐｏｓｉｔｉｏｎ）により作製された外部ミラーは、結果的に伝播の特定の波長に合わせた特性を持つＤＢＲを生じるのであるが、非線形基板上の半田パッドに一致させるために端部近傍で金属及びはんだコンタクトによってパターニングされる。これは、基板への結合により付着することができる。ボンディングは、当該技術分野において周知の加熱及び加圧プロセスによって達成される。外部リフレクタ（６２６）は、設計を簡素化するために非線形結晶（６２８）上に堆積され、図６に示すように、上記外部リフレクタは、他の光学要素の一つ上に成膜することができる。
【０１１５】
図５は、上面発光型設計を使用して、ビームスプリッタ／波長フィルタ、周波数逓倍シフトの非線形結晶、キャビティを完了するためのリフレクタを含む一般的なオプティカルエレメントを示す典型的なＶＣＳＥＬデバイス構造を示す。周波数逓倍非線形結晶によって生成された第２高調波光は、非線形結晶を通過した後にフィルタリングされる。非線形結晶は９０度の角度でＶＣＳＥＬデバイスが、最初に放出されるすべての波長を反射し、非線形結晶によって生成された高調波の波長を通過させる。光が９０度の角度で反射される場合、出力ビームは、ＶＣＳＥＬからの入射ビームから、出力カプラから同一の入射角である。外部反射器（５２６）からの出力は、光源によって生成された波長を反射させながら、結晶（５２８）によって生成される高調波の波長が通過できるようにバンドパスフィルタと組み合わせることができる。
【０１１６】
図６に示す装置は、図５からのデバイスがビームスプリッタまたは他の光学要素を含まないことを除いて、図５からの装置を製造するために使用されるのと同じ方法に従って製造され得る。図６では、外部ミラー（５２６）からの反射ビーム（５３０）は、キャビティに戻り、同時に、非線形結晶によって生成された、逓倍されたビーム成分（６００）は、非線形の表面に適切に設計されたミラー（５２６）に入射するか、或いは垂直に伝播さ
れる。
【０１１７】
図７−９に示すように、別の実施形態では、デバイスの構造は背面発光方向に変更することができる。この実施形態ではウエハが処理され、その後逆さまに反転し、コンタクト部に接合される。図７において、メサ構造は、図５を参照して上述したように、基板（７００）上にエピタキシャル層を成長させる。すなわちＮコンタクト層（７０２）、当該構造を被覆し、そして開放されるか或いはエッチングされたＳＩＮ２などの誘電性の非導電層をエピタキシャル成長させ、ドープされたコンタクト層（７０２）上に直接成膜されたＰコンタクト金属層（７１２）を形成する。フリップチップボンディング後の下部ミラーになるトップミラー（７０８）は、回折格子を用いることにより、または他の反射層が９９％以上に反射率をもたらすために添加することによって、ＤＢＲ堆積設計を使用して高反射率のために設計される。また、このデバイスは、アクティブ領域（７０６）が含まれており、部分的なＤＢＲミラー（７０４）が、組み込まれた内部のレンズを有することができる。組成物中にアルミニウムの含有率を高くして、誘電性のＡＬＯ２を酸化した後、異なる酸化物の長さをもつリングとして層を形成することによって、酸化後のミラーにおいて複合された屈折率の異ならしめたレンズを形成する。内部レンズは光学設計に有益であるビームの発散を低減するために使用することができる。さらに、銅、金、または良好な熱伝導を持つ他の高度な材料のメッキヒートシンクを使用することができる。はんだコンタクト（７１４）を含む、これらの層、構造またはコンタクトは、図５を参照して説明した方法によって形成される。
【０１１８】
さらに図７を参照すると、ネイティブ波長ビーム（７２４）は基板（７００）を介して伝搬する。ネイティブ波長（７２４）は偏光ビームスプリッタ要素（７２２）を介して伝搬し、適切に設計されたリフレクタ（７２０）によって、光学的キャビティ（７１８）内で反射され続ける。ビームがビームスプリッタ（７２２）を通って戻るように伝播するにつれて、周波数逓要素（７２８）は、前記キャビティから垂直方向に反射する。
【０１１９】
図８は、ビームスプリッタと他の光学素子が含まれていないことを除いて、図７からデバイスに類似した装置の一実施形態を示す。図８では、外部ミラー（７２０）からの反射ビーム（７２６）は、キャビティに戻り、一方非線形結晶によって生成された逓倍した周波数ビーム成分（８００）は、非線形結晶の表面に入射するように適切に設計されたミラー（７２０）を介して伝播される。図６を参照して説明したように、本実施形態では、周波数逓倍結晶によって生成された第２高調波光は、同じフィルタと出力とキャビティ反射器を通して放出される。また、図８からの実施形態は、さらに非線形結晶によって生成された波長のみが出力カプラから通すことができ、追加的にバンドパスフィルタを含まれていることに留意されたい。
【０１２０】
図９は、図７に示す装置のさらに別の変形例を示す。しかし、図９からのデバイスは、当該デバイスを含むヒートシンクの、はんだ（９０６）又は導電性エポキシ成分を使用して取り付けられたコネクション（９０８）及び（９１０）をもつヒートシンク基板（９１２）又はキャリアへの直接の伝達による優れた熱管理を促進する。図９はまた、Ｎコンタクト層（９０２）が如何にしてＮ層への金属成膜（９０４）にいる短絡されたメサの設計を介してＮコネクション（９１０）に接続されるかを示している。
【０１２１】
さらに図９を参照すると、底部発光構造は、基板（９００）と埋め込みＮエピタキシャル層（９０２）とを含む。Ｎマトリックス配線またはパッド（９１０）は、短絡メサ（９１４）及び金属成膜（９０４）を介して埋め込みＮエピタキシャル層（９０２）と接続する。他のデバイスメサ又は構造（９１６）はＮ層へのメサの短絡によって影響されない。なぜなら、他のデバイスメサ又は構造（９１６）はメサエッチングによって分離されるからである。図示された両方のメサ構造は、異なるはんだ成膜パッド（９０６）を使用しており、同時に製法を簡略化するように成膜され得る。デバイス（９１６）はＰマトリックスコネクション又はパッド（９０８）と接続される。マトリックス配線とパッドの両方は、基板又はヒートシンク（９１２）上に製造される。
【０１２２】
図１１へと続くと、これらの光学要素は複数の方法で設計され、適用され得、そして上に言及されるような同様の結果を達成することができる。図１１では、ＶＥＣＳＥＬアレイチップ（１１００）、（１１０２）および（１１０４）は開口部を備えたキャリア基板にフリップチップボンディングされている。該図は接合されたチップの一部を切り取った図である。基板（１１１２）はドライバへの相互接続部を含む回路を有し得る。代替的に、基板（１１１２）は、前記ＶＥＣＳＥＬチップの動作を支持するために必要とされるドライバ及び／又はデジタル回路を含み得る。前記基板（１１１２）はまた、ちょうど言及された回路上に全てを備えるかまたは何も備えない別の基板（１１０８）に対する相互接続部となり得る。実際のＶＥＣＳＥＬチップはまた、共通の設計実践であるチップ上の回路を使用し得る。ここで基板（１１０８）は、ＶＥＣＳＥＬチップが適用されるヒートシンク材（１１０６）を有することを可能にする開口部を示し、それは熱をヒートシンク（１１１０）に伝送し、改善された熱の管理を可能にするするだろう。さらに非線形の結晶（１１１４）は、先に本明細書に言及された技術によって、接合される。
【０１２３】
このデバイスのキャビティ（１１２０）は、ＶＥＣＳＥＬチップ（１１００）および（１１０２）の下面のミラーから全てのオプティカルコンポーネントを通って外部リフレクタ（１１２２）および（１１２４）まで延長された。この例証におけるコンポーネント（１１１６）は、波長のフィルタリングを備える３つのビームコンバイナから成り、その結果、ネイティブ波長（１１２６）および周波数が逓倍された波長（１１２７）から成るリターンビーム、例えば、（１１２６）から組み合わされ、外部リフレクタ（１１２２）とリフレクタ（１１２４）から戻る周波数が逓倍された波長のみがビームスプリッタ（１１３０）のようなビームスプリッタから反射されるか又は組み合わされる。例証されるように、結果として生じるＶＥＣＳＥＬ（１１００）の出力は青く、そして結果として生じるＶＥＣＳＥＬ（１１０２）の出力は緑である。この例証において示されるように、もし例えばＶＥＣＳＥＬ（１１０４）から結果として生じる赤の波長が周波数逓倍を必要としない場合、ビームコンバイナ（１１３２）は結合ビーム（１１３４）中へビームを反射させるために使用され得る。その結果は、３つの全てのＶＥＣＳＥＬチップ（１１００）、（１１０２）、（１１０４）が組み合わされた線形コンポーネントを表わす平行ビーム（１１３４）の結合した波長になるだろう。その後、これらの平行ビーム（１１３４）は、ピクセルを生成するよう結合させるためのアナモフィックレンズに走査され得るか、または前記ピクセルを形成する別の並列中のプリズムによって結合され得る。
【０１２４】
この実施形態において、強度変調は、本明細書に記載されているものと同じ２進コード化を使用して生成され得るが、色の深さまたは色強度に焦点を当てるかわりに、焦点は単一パルス上にコード化され得るデータの文字列を生成することであり得る。その後、パルスは光ファイバーまたは自由空間のいずれかを通って伝送され得、特定の２進法の強度として検知され得、それは、正常データ通信パルスにおける情報の共通の１ビットの代わりにビットの文字列を表わすだろう。この技術は現在可能な正常な伝送データレートの何倍をも生成することができる。強度変調が周知である一方、この実施形態によると前記既知の光源は構成されておらず、それは、正確な２進法強度またはデジタル強度のために設計されたかあるいは較正された、複数の配置されたソースの使用することでの、強度のそのデジタル選択によって、結果として生じる信号のより大きな描写を提示する。
【０１２５】
さらにこの実施形態において、波長分割多重（ＷＤＭ）または高密度ＷＤＭ（ＤＷＤＭ）を生成するための同じ技術によって、より多くの波長が同一のビームに加えられ得、各々の特定の波長は、その波長にそれぞれのパルスの各々にコード化されたビット文字列情報を有する。この性質のデバイスは、現在まで実現されない非常に高いデータ転送レートを生み出すだろう。さらに、このデバイスでは、より高いパワー・レーザ伝搬にとって重要なより長い目に安全な波長のために、周波数逓倍の技術は使用される必要がないであろうし、また、周波数加算技術さえも使用され得る。
【０１２６】
本明細書に記載された任意の実施形態と共に、ＭＥＭｓミラーまたは走査デバイスを使用することができることは留意される。前記ＭＥＭｓミラーまたは走査デバイスは、ＭＥＭｓミラー位置に依存して異なる位置にビット／ワード情報パルスをいつでも送達することができる。
【０１２７】
波長の、または前記光源かレーザチップによって生成されるビームの、あるいはその組合せの任意の数を備えた任意の先に言及された実施形態において、１つの高度に解像されたデータパルスを、データパルス文字列を、またはデータ伝送のための２進法か１６進法などかに関わらずディジットの任意の形態を備えるワードを形成するために組み合わされ得る。その後、このデバイスは高度に解像されたデジタル強度変調（ＩＭ）のための特有なソースまたは送信器となる。
【０１２８】
先に言及されたデバイスは、サイズ、焦点距離、または組み合わせるレンズの距離、そして設計によって定義され得るサブグループの数によってのみ限定されるビット情報を潜在的に有し得る。ビット文字列の深さまたは「ワード」の長さは２ビット以上から成り得る。８ビット、１０ビット、１６ビット、３２ビット、６４ビット、あるいは、より大きなビットが実現され得る。
【０１２９】
前記デバイスがデータ伝送のために使用される別の実施形態において、リニアアレイは、パルスの線形列を形成するための全ての行の任意の数と共に同時にオンにされ得、当該パルスの線形列は前記パルスが同じまたは類似の波長を有したとしても、それらの互いに関係する出力位置のために、互いから描写することができ、高帯域の伝送線路を形成するこれらのＷＤＭまたはＤＷＤＭ強度変調されたパルスに次元要素を加え得る。
【０１３０】
別の実施形態において、１Ｄアレイは、同じであるが異なる波長の他のソースと組み合わされたソースを生成する単一の波長のパルスとして使用され、そして結合した波長出力パルス強度は、縦および横方向の方法（ｍａｎｏｒ）で走査される。レーザチップは、当業者に知られる共通の成形技術を備えた端面発光材から成形され得る。上に記載される出力のデジタル２進法システムによる、異なる電力のデバイスのアレイまたは単体はその後、データ伝送をコード化する同じ方法を可能にするために切断され、取り付けられ得る。
【０１３１】
図１２は、ビーム（１２００）、（１２０２）および（１２０４）が各々の２進法オン／オフ状態による各々のリニアアレイにおいて「オン」にされるサブアレイである、図１１の同じ図の拡大を示す。ビーム（１２０２）および（１２０６）は外部の、または拡張されたミラーからのイントラキャビティの反射したビームである。ビーム（１２１０）および（１０１２）は、非線形の周波数逓倍結晶を既に通った、リターンビームからの周波数を逓倍したビーム要素である。これらのビームは、周波数逓倍した波長のみが反射されることを可能にする特定の波長フィルタによって覆われた角度のある表面のためにキャビティ方向に対して垂直に反射される。全ての他の波長は角度のある表面窓に渡って続くだろう。ビーム（１２１４）は、周波数逓倍を必要としない赤のＶＥＣＳＥＬチップからの反射されたビームである。平行ビーム（１０１０）、（１０１２）、（１０１４）は今や全て組み合わされ、そして、出力は３つの色の強度のために加重されたＶＥＣＳＥＬサブグループを表わすマルチカラーの平行ビーム（１２１６）である。
【０１３２】
ピクセル強度を定義するリニアアレイは全て同時にオンにされ、平行ビームの２Ｄアレイを形成する。その後、ミラーはこれらの平行ビームをアナモフィックレンズに反射させ、該アナモフィックレンズはリニアアレイ成分のビームを１方向でピクセルに結合させ、そしてもう１つの方向にピクセルの列を結合させる。隣の画像ラインデータが２Ｄアレイへ配列され、ミラーが像平面中のそのライン位置と隣に位置する走査を続けるとき、隣の画像ラインが同じ方法で生成される。
【０１３３】
図１３は上記と同じビーム（１２１６）、および他の類似のビームが走査ミラー（１３０２）および（１３０４）によって反射されるのを示している。平行な反射されたビームは、アナモフィックレンズ（１３０６）に入射し、それによって収束ビームが、深く豊かな色の深さを生成する色強度の総和と組み合わされた３つの色成分を全て備えたポイント又はピクセル（１３０８）を形成する。ある時点で形成されるピクセル（１３０８）は、像平面（１３１０）の画像ラインのトップのピクセルである。画像ラインおよび他の画像ラインは、リニアアレイビームへの垂直方向でピクセルを同時に形成する２Ｄアレイの全ての行によって作られる。この垂直方向は紙面を見おろす。画像ラインは、虚像（１３１０）を形成する１方向ｘまたはｙを表わし、一方で、画像平面（１３１０）の表面を横切って走査されたビームラインは、画像（１３１０）の別のｘまたはｙ成分を表わす。
【０１３４】
各々のサブアレイおよび要素の周りに形成される導波路と共に、フリップチップ技術および高速アレイ用の設計を使用すると、ＶＣＳＥＬアレイの速度およびデータ率は増加され得る。
【０１３５】
フォトリソグラフィーにおいて望まれるよりもはるかに短い波長を備える像を生成するであろう周波数逓倍のかわりに、周波数の４倍を使用することで、本明細書に記載されている実施形態は、マスクのないフォトリソグラフィー曝露に使用され得るデバイスを可能にする。生成された画像は、デバイスの回折限界がシステムについての特徴サイズを限定しうるフォトレジスト上に画像処理するように投射する代わりに、減少され得る。この実施形態において、アパーチャサイズは特徴サイズを減少させるために出来るだけ小さく理想的に設計されるだろう。このプロセスはまた、波長ソースについて任意の数の組合せを使用する適切な波長を備える、印刷業界用の撮像デバイスを可能にする。
【０１３６】
図１８は、実施形態によるレーザデバイスの動作的アレイの部分的に分割された図（ｐａｒｔｉａｌｌｙ  ｂｒｏｋｅｎ  ｖｉｅｗ）を示す。前記動作的配列は５つのリニアアレイで構成され、各々のリニアアレイは単一の行を構築する。各々のリニアアレイはまた、レーザデバイスの最大数と、最大のアパーチャを有している第１のサブアレイと共に８つのサブアレイから成る。他方で、最下位ビットに対応する最後のサブアレイは、単一のレーザデバイスのみを有し、そして、この単一のレーザデバイスは同じ行内の他のサブアレイ中の全てのレーザのアパーチャよりも小さなアパーチャサイズを有している。前記アレイは各々の行を連続してオンにすることで動作する。例えば、２進数文字列「１０１００１１１」が第２の行上のリニアアレイへ与えることで、第１のサブアレイ、第３のサブアレイおよび最後の３つのサブアレイをオンにし、残りのサブアレイをオフにしたままにする。
【０１３７】
本発明は好ましい実施形態および幾つかの代替の点より本明細書に例証され記載されている一方で、本明細書に記載されている技術が多くの追加的な使用および用途を有し得ることは理解されたい。従って、本発明は、発明の原理の好ましい実施形態および用途を単に例証する、本明細書に含まれる単なる特定の記載および様々な図に限定されるべきではない。
【図１】
0006268224.tif 000002
【図２】
0006268224.tif 000003
【図３】
0006268224.tif 000004
【図４】
0006268224.tif 000005
【図５】
0006268224.tif 000006
【図６】
0006268224.tif 000007
【図７】
0006268224.tif 000008
【図８】
0006268224.tif 000009
【図９】
0006268224.tif 000010
【図１０】
0006268224.tif 000011
【図１１】
0006268224.tif 000012
【図１２】
0006268224.tif 000013
【図１３】
0006268224.tif 000014
【図１４】
0006268224.tif 000015
【図１５】
0006268224.tif 000016
【図１６】
0006268224.tif 000017
【図１７】
0006268224.tif 000018