(57)【特許請求の範囲】
【請求項１】
化合物半導体からなる積層体と、
ゲート端子電極と、
ソース端子電極と、
ドレイン端子電極と、
前記積層体の表面にジグザグ状に延設され第１および第２の外縁を有する屈曲ゲート部と、第１の直線に沿って前記屈曲ゲート部の表面に延設された直線ゲート部と、を有し、前記屈曲ゲート部と前記直線ゲート部とが平面視で交差する領域で接続された、複数のゲート電極であって、前記ゲート端子電極に接続された複数のゲート電極と、
前記屈曲ゲート部の前記第１の外縁から法線方向に第１距離だけ離間した外縁を有し前記積層体の前記表面に延設された屈曲ソース部と、前記第１の直線に平行に前記屈曲ソース部の表面に延設された直線ソース部と、を有し、前記屈曲ソース部と前記直線ソース部とが平面視で交差する領域で接続された、複数のソース電極であって、前記ソース端子電極に接続された複数のソース電極と、
前記屈曲ゲート部の前記第２の外縁から前記屈曲ソース部とは反対の側の法線方向に第２距離だけ離間した外縁を有し前記積層体の前記表面に延設された屈曲ドレイン部と、前記第１の直線に沿って前記屈曲ドレイン部の表面に延設された直線ドレイン部と、を有し、前記屈曲ドレイン部と前記直線ドレイン部とが平面視で交差する領域で接続された、複数のドレイン電極であって、前記ドレイン端子電極に接続された複数のドレイン電極と、
を備えた高周波半導体装置。    
【請求項２】
前記屈曲ゲート部は、前記第１の直線に対してジグザグ状に交差する２つの直線領域と、前記２つの直線領域の間に設けられた曲線領域と、を含む請求項１記載の高周波半導体装置。
【請求項３】
前記曲線領域は、円弧を含む請求項２記載の高周波半導体装置。
【請求項４】
前記屈曲ゲート部は、ジグザグ状に延設された円弧を含む請求項１記載の高周波半導体装置。
【請求項５】
前記円弧の中心角は、９０°である請求項３または４に記載の高周波半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高周波半導体装置に関する。
【背景技術】
【０００２】
高周波半導体装置として用いられる電界効果トランジスタの出力電力は、ゲート幅に比例して増大する。ゲート幅は、フィンガーゲート電極を長くすることにより大きくできる。
【０００３】
しかし、フィンガーゲート電極を長くすると、ゲート抵抗の増大や位相ずれの増大を生じる。このため、利得が低下し、ゲート幅に比例して出力電力が増大しなくなる。フィンガーゲート電極を単にジグザグ状に延設してもチップ長あたりのフィンガーゲート電極は長くなるが、ゲート抵抗の増大や位相ずれの増大を生じる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平３−１９１５３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
利得を保ちつつ、出力電力を増大可能な高周波半導体装置を提供する。    
【課題を解決するための手段】
【０００６】
実施形態の高周波半導体装置は、化合物半導体からなる積層体と、ゲート端子電極と、
ソース端子電極と、ドレイン端子電極と、複数のゲート電極と、複数のソース電極と、複数のドレイン電極と、を有する。前記複数のゲート電極は、前記積層体の表面にジグザグ状に延設され第１および第２の外縁を有する屈曲ゲート部と、第１の直線に沿って前記屈曲ゲート部の表面に延設された直線ゲート部と、を有する。前記屈曲ゲート部と前記直線ゲート部とは平面視で交差する領域で接続される。前記複数のゲート電極は前記ゲート端子電極に接続される。前記複数のソース電極は、前記屈曲ゲート部の前記第１の外縁から法線方向に第１距離だけ離間した外縁を有し前記積層体の前記表面に延設された屈曲ソース部と、前記第１の直線に平行に前記屈曲ソース部の表面に延設された直線ソース部と、を有する。前記屈曲ソース部と前記直線ソース部とは平面視で交差する領域で接続される。前記複数のソース電極は前記ソース端子電極に接続される。前記複数のドレイン電極は、前記屈曲ゲート部の前記第２の外縁から前記屈曲ソース部とは反対の側の法線方向に第２距離だけ離間した外縁を有し前記積層体の前記表面に延設された屈曲ドレイン部と、前記第１の直線に沿って前記屈曲ドレイン部の表面に延設された直線ドレイン部と、を有する。前記屈曲ドレイン部と前記直線ドレイン部とは平面視で交差する領域で接続される。前記複数のドレイン電極は前記ドレイン端子電極に接続される。
【図面の簡単な説明】
【０００７】
【図１】図１（ａ）は第１の実施形態にかかる高周波半導体装置の模式斜視図、図１（ｂ）はその部分拡大模式斜視図、である。
【図２】図２（ａ）は第１の実施形態にかかる高周波半導体装置の屈曲ゲート部、屈曲ソース部、および屈曲ドレイン部の模式平面図、図２（ｂ）はその部分拡大模式平面図、図２（ｃ）はゲート電極、ソース電極、およびドレイン電極の模式平面図、である。
【図３】第１の実施形態の屈曲ゲート部の平面形状の一例を表す模式平面図である。
【図４】図４（ａ）は屈曲ゲート部の第１変形例の模式図、図４（ｂ）は屈曲ゲート部の第２変形例の模式図、である。
【図５】図５（ａ）は第２の実施形態にかかる高周波半導体装置の模式斜視図、図５（ｂ）はその部分拡大模式斜視図、である。
【図６】図６（ａ）は第２の実施形態にかかる高周波半導体装置の屈曲ゲート部、屈曲ソース部、および屈曲ドレイン部の模式平面図、図６（ｂ）はその部分拡大模式平面図、  ６（ｃ）はゲート電極、ソース電極、およびドレイン電極の模式平面図、である。
【図７】第２の実施形態の屈曲ゲート部の構成を説明する模式図である。
【図８】比較例にかかる屈曲ゲート部を説明する模式図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。
図１（ａ）は第１の実施形態にかかる高周波半導体装置の模式斜視図、図１（ｂ）はその部分拡大斜視図、である。
高周波半導体装置は、ＨＥＭＴ（High  Electron  Mobility  Transistor)やＭＥＳＦＥＴ（Metal  Semiconductor  Field Effect transistor)を含む電界効果トランジスタなどとする。
【０００９】
高周波半導体装置１０は、積層体６０と、ゲート端子電極２５と、ソース端子電極４５と、ドレイン端子電極３５と、を有する。
【００１０】
積層体６０は、基板、および基板の上に設けられたチャネル層を含む。チャネル層の上に電子供給層をさらに設けるとＨＥＭＴとすることができる。電界効果トランジスタは、ＧａＮ系材料、ＡｌＧａＡｓ系材料などを用いることができる。
【００１１】
フィンガー状のゲート電極２０と接続されたゲート端子電極４５は、ボンディングワイヤ（図示せず））などにより入力回路に接続される。フィンガー状のドレイン電極３０と接続されたドレイン端子電極３５は、ボンディングワイヤ（図示せず）などにより出力回路に接続される。フィンガー状のソース電極４０は、貫通孔などを介して基板の裏面導体に接続されたソース端子電極４５に接続される。
【００１２】
図２（ａ）は第１の実施形態にかかる高周波半導体装置の屈曲ゲート部、屈曲ソース部、および屈曲ドレイン部の模式平面図、図２（ｂ）はその部分拡大模式平面図、図２（ｃ）はゲート電極、ソース電極、およびドレイン電極の模式平面図、である。
【００１３】
ゲート電極２０は、積層体６０の表面６０ａにジグザグ状に延設され第１の外縁２１ａおよび第２の外縁２１ｂを有する屈曲ゲート部２１と、第１の直線１５に沿って屈曲ゲート部２１の表面に延設された直線ゲート部２２と、を有する。
【００１４】
屈曲ゲート部２１は、図２（ａ）に表すように、積層体６０の表面６０ａに、たとえば、フォトレジストパターンを形成し、リフトオフ法などで形成する。直線ゲート部２２は、屈曲ゲート部２１の表面のみが露出するように多層のフォトレジストを形成し、リフトオフ法などを用いて形成する（図２（ｃ））。
【００１５】
ソース電極４０は、屈曲ゲート部２１の第１の外縁２１ａからその法線１７に沿って第１距離Ｓ１だけ離間した外縁４１ａを有し積層体６０の表面６０ａに延設された屈曲ソース部４１と、第１の直線１５に平行に屈曲ソース部４１の表面に延設された直線ソース部４２と、を有する。
【００１６】
屈曲ソース部４１は、図２（ａ）に表すように、積層体６０の表面６０ａに、たとえば、フォトレジストパターンを形成し、リフトオフ法などで形成する。直線ソース部４２は、屈曲ソース部４１の表面のみが露出するように多層のフォトレジストを形成し、リフトオフ法などを用いて形成する（図２（ｃ））。
【００１７】
ドレイン電極３０は、屈曲ゲート部２１の第２の外縁２１ｂから屈曲ソース部４１とは反対の側の法線１７に沿って第２距離Ｓ２だけ離間した外縁３１ａを有し積層体６０の表面６０ａに延設された屈曲ドレイン部３１と、第１の直線１５に沿って屈曲ドレイン部３１の表面に延設された直線ドレイン部３２と、を有する。
【００１８】
屈曲ドレイン部３１は、図２（ａ）に表すように、積層体６０の表面６０ａに、たとえば、フォトレジストパターンを形成し、リフトオフ法などで形成する。直線ドレイン部３２は、屈曲ドレイン部３１の表面のみが露出するように多層のフォトレジストを形成し、リフトオフ法などを用いて形成する（図２（ｃ））。
【００１９】
なお、直線ソース部４２の下面の高さを屈曲ゲート部２１の表面よりも高くすると、ジグザグ状の屈曲ゲート部２１と直線ソース部４２との接触を回避できるので好ましい。この場合、直線ソース部４２と、屈曲ソース部４１と、の間に、図１（ｂ）に表すように、導電スペーサ４３をリフト法などを用いて第１の直線１５に沿って形成するとよい。
【００２０】
ゲート電極２０がゲートバスライン２４により束ねられる場合、直線ソース部４２の下面はゲートバスライン２４の上面よりも高いことが好ましい。また、ソース電極４０とゲート電極２０とはブリッジ構造などにより空間配置することができる。
【００２１】
また、直線ドレイン部３２の下面の高さを屈曲ゲート部２１の表面よりも高くすると、ジグザグ形状の屈曲ゲート部２１と直線ドレイン部３２との接触を回避できるので好ましい。この場合、直線ドレイン部３２と、屈曲ドレイン部３１と、の間に、図１（ｂ）に表すように、リフトオフ法などを用いて導電スペーサ３３を形成するとよい。
【００２２】
図３は、屈曲ゲート部の平面形状の一例を表す模式平面図である。
屈曲ゲート部２１の幅の中心点を結ぶ線は、第１の直線１５に対してジグザグ状に４５°で交差する２つの直線領域Ｊ１、Ｊ２と、２つの直線領域の間に設けられた曲線領域Ｊ３、Ｊ４、Ｊ５、などを含む。直線領域Ｊ１、Ｊ２は、半径ｒの円にそれぞれ接するように配置される。２つの直線領域Ｊ１、Ｊ２は、９０°で交差するものとする。
【００２３】
本図において、曲線領域Ｊ３〜Ｊ５は、中心角が９０°の円弧としその円弧の長さはすべて（πｒ／２）とする。直線領域Ｊ１、Ｊ２の長さは等しくＤ１とする。
【００２４】
屈曲ゲート部２１の幅の中心点を結ぶ線の単位長さＬ１（＝Ｊ３／２＋Ｄ１＋Ｊ４／２）は、式（１）で表される。
【００２５】
【数１】
0006268132.tif 000002
【００２６】
ゲート電極２０が直線のみであると、第１の直線１５に平行である長さＬ２は、式（２）で表される。
【００２７】
【数２】
0006268132.tif 000003
【００２８】
ゲート幅比率をＬ１／Ｌ２と定義すると、式（３）で表される。
【００２９】
【数３】
0006268132.tif 000004
【００３０】
式（３）において、半径ｒを０に近づけると、ゲート幅比率は２の平方根である１．４１４に近づく。
【００３１】
屈曲ゲート部２１の上部に直線ゲート部２２を設けると、屈曲ゲート部２１のゲート幅を１．３倍などと長くしても、ゲート電極２０の抵抗増大や位相ずれ増大が抑制される。このため、利得の低下が低減される。
【００３２】
同様に、屈曲ドレイン部３１や屈曲ソース部４１の長さを１．３倍などと長くしても、ドレイン電極３０やソース電極４０の抵抗増大や位相ずれ増大が抑制される。なお、曲線領域の形状は円弧（または円環）に限定されない。
【００３３】
図４（ａ）は屈曲ゲート部２１の第１変形例の模式図、図４（ｂ）は第２変形例の模式図、である。
図４（ａ）の第１変形例に表すように、円の中心を第１の直線１５上に配置してもよい。直線領域Ｊ１、Ｊ２は円の接線である。本図において、円弧状の曲線領域Ｊ３、Ｊ４、Ｊ５の中心角βは。９０°よりも小さい。この場合、ゲート幅比率は図３に表す第１の実施形態よりも小さくなる。
【００３４】
図４（ｂ）の第２変形例に表すように、屈曲ゲート部２１は、その形状を折れ線状とすることができる。但し、平面視においてゲート電極２０に屈曲部に角部（破線領域）があると、電界が集中する。このため、ドレイン・ゲート間耐圧が角部を含まない平面形状の場合のドレイン・ゲート間耐圧よりも低下する。もし、角部に丸みを持たせると、耐圧を高めることができるのでより好ましい。
【００３５】
図５（ａ）は第２の実施形態にかかる高周波半導体装置の模式斜視図、図５（ｂ）はその部分拡大模式斜視図、である。
また、図６（ａ）は第２の実施形態にかかる高周波半導体装置の屈曲ゲート部、屈曲ソース部、および屈曲ドレイン部の模式平面図、図６（ｂ）はその部分拡大模式平面図、図６（ｃ）はゲート電極、ソース電極、ドレイン電極の模式平面図、である。
また、図７は、屈曲ゲート部の構成を説明する模式図である。
【００３６】
第２の実施形態において、屈曲ゲート部２１は、円環で構成される。図７に表すように、屈曲ゲート部２１は、隣接する２つの円の接線が９０°で交差するように配列された円弧に沿って配置される。すなわち、図７に表すよう、屈曲ゲート部２１は、中心角が９０°である円環が、円の中心が互いに反対の側になるようにジグザグ状に配列される。
【００３７】
ゲート電極２０は、積層体６０の表面６０ａに延設され第１の外縁２１ａおよび第２の外縁２１ｂを有する屈曲ゲート部２１と、第１の直線１５に沿って屈曲ゲート部２１の表面に延設された直線ゲート部２２と、を有する。
【００３８】
ソース電極４０は、屈曲ゲート部２１の第１の外縁２１ａから法線１７の方向に第１距離Ｓ１だけ離間した外縁４１ａを有し積層体６０の表面６０ａに延設された屈曲ソース部４１と、第１の直線１５に平行に屈曲ソース部４１の表面に延設された直線ソース部４２と、を有する。
【００３９】
ドレイン電極３０は、屈曲ゲート部２１の第２の外縁２１ｂから法線１７の方向に第２距離Ｓ２だけ離間した外縁３１ａを有し積層体６０の表面６０ａに延設された屈曲ドレイン部３１と、第１の直線１５に沿って屈曲ドレイン部３１の表面に延設された直線ドレイン部３２と、を有する。
【００４０】
第２の実施形態において、ゲート幅は、直線状ゲート幅の約１．１倍とすることができ、出力電力を高めることができる。
【００４１】
図８は、比較例にかかる屈曲ゲート部を説明する模式図である。
互いに接する円を直線状に配列すると中心角が１８０°の円弧がジグザグ状に配列できる。しかしながら、ソース電極や、ドレイン電極を平行に配置することは困難である。このため、図６（ｂ）に表すような第１の直線に沿ってジグザグ状に屈曲ゲート部１２１を延設できない。
【００４２】
第１および第２の実施形態およびこれらに付随する変形例によれば、ゲート抵抗の増大やフィンガー電極の位相ずれ増大を抑制しつつ、ゲート幅を増大できる。このため、利得を高く保ちつつ、高い出力電力が可能な高周波半導体装置が提供される。これらの高周波半導体装置は、レーダー装置やマイクロ波通信機器に広く用いることができる。
【００４３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４４】
１０  高周波半導体装置、１５  第１の直線、１７  法線、２０  ゲート電極、２１  屈曲ゲート部、２１ａ、２１ｂ  外縁、２２  直線ゲート部、３０  ドレイン電極、３１  屈曲ドレイン部、３１ａ  外縁、３２  直線ドレイン部、４０  ソース電極、４１  屈曲ソース部、４１ａ  外縁、４２  直線ソース部、６０  積層体、６０ａ  表面、Ｓ１  第１距離、Ｓ２  第２距離、Ｊ１、Ｊ２  直線領域、Ｊ３、Ｊ４、Ｊ５  曲線領域
【図１】
0006268132.tif 000005
【図２】
0006268132.tif 000006
【図３】
0006268132.tif 000007
【図４】
0006268132.tif 000008
【図５】
0006268132.tif 000009
【図６】
0006268132.tif 000010
【図７】
0006268132.tif 000011
【図８】
0006268132.tif 000012