(57)【特許請求の範囲】
【請求項１】
近距離通信（ＮＦＣ）受信機であって、
受信されたＮＦＣ信号のキャリア周波数よりも高いサンプリングレートで前記受信されたＮＦＣ信号をデジタル化するアナログ−デジタル・コンバータ（ＡＤＣ）と、
当該ＮＦＣ受信機がＮＦＣタグとして作動している場合に、当該ＮＦＣ受信機と、前記受信されたＮＦＣ信号を伝播するＮＦＣ送信機との間のキャリア周波数オフセット（ＣＦＯ）を推定するよう構成されるＣＦＯモジュールと、
当該ＮＦＣ受信機がＮＦＣタグとして作動している場合に、前記推定されたＣＦＯに基づくＣＦＯ補正により、前記デジタル化された信号を、ゼロ周波数に中心があるベースバンド複素信号へダウンコンバートするよう構成されるデジタルダウンコンバータと、
前記ダウンコンバートされた信号の振幅及び位相の一方を夫々確かめ、復調前信号を生成するエンベロープ検出器及び位相検出器の１つと、
復号されたビットストリームを前記復調前信号から生成する復調器と
を有するＮＦＣ受信機。
【請求項２】
前記復調器は、当該ＮＦＣ受信機がＮＦＣタグとして作動している場合に稼働する第１モジュールを含み、該第１モジュールは、
所定の閾値に基づき前記復調前信号をバイナリビットストリームに変換するよう構成される硬判定モジュールと、
ローカルに保存されたリファレンスを用いて前記バイナリビットストリームの夫々のローカルに保存されたサンプルに対してＸＯＲ演算を実行し、その後に、該ＸＯＲ演算から生成された複数の結果に対して加算演算が続くよう構成されるＸＯＲ加算モジュールと、
前記ＸＯＲ加算モジュールの出力に基づきフレーム同期化及びビット判定を実行するよう構成される同期化及びビット判定モジュールと
を含む、
請求項１に記載のＮＦＣ受信機。
【請求項３】
前記デジタルダウンコンバータは、当該ＮＦＣ受信機がＮＦＣ読み取り機として作動している場合に、ゼロ周波数オフセットにより、前記デジタル化された信号を、ゼロ周波数に中心があるベースバンド複素信号へダウンコンバートするよう更に構成される、
請求項１又は２に記載のＮＦＣ受信機。
【請求項４】
前記復調器は、当該ＮＦＣ受信機がＮＦＣ読み取り機として作動している場合に稼働する第２モジュールと、
複数の相関係数を用いて前記復調前信号に対して乗算演算を実行するよう構成される相関器と、
前記相関器の出力に基づきフレーム同期化及びビット判定を実行するよう構成される同期化及びビット判定モジュールと
を含む、
請求項３に記載のＮＦＣ受信機。
【請求項５】
前記複数の相関係数は、データレート及び前記サンプリングレートに基づき予め決定される、
請求項４に記載のＮＦＣ受信機。
【請求項６】
前記デジタルダウンコンバータは、当該ＮＦＣ受信機がＮＦＣタグ又はＮＦＣ読み取り機として作動しているかどうかを確かめるよう更に構成される、
請求項１乃至５のうちいずれか一項に記載のＮＦＣ受信機。
【請求項７】
前記サンプリングレートは、前記受信されたＮＦＣ信号の前記キャリア周波数の４倍である、
請求項１乃至６のうちいずれか一項に記載のＮＦＣ受信機。
【請求項８】
前記復調器における使用より前に、ＤＣオフセット成分を前記復調前信号から除去するＤＣキャンセルモジュール
を更に有する請求項１乃至７のうちいずれか一項に記載のＮＦＣ受信機。
【請求項９】
近距離通信（ＮＦＣ）受信機でのサンプリングの方法であって、当該方法は、
ＮＦＣ信号を受信することを含め、ＮＦＣ対応デバイスで無線周波数（ＲＦ）場を検出することと、
前記受信されたＮＦＣ信号をデジタル化することと、
前記ＮＦＣ受信機がＮＦＣタグとして作動している場合に、前記デジタル化された信号と前記ＮＦＣ対応デバイスのクロック周波数との間のキャリア周波数オフセット（ＣＦＯ）を推定し、該推定されたＣＦＯに基づくＣＦＯ補正により前記デジタル化された信号をダウンコンバートすることと、
前記ＮＦＣ受信機がＮＦＣ読み取り機として作動している場合に、ゼロ周波数オフセットに基づき前記デジタル化された信号をダウンコンバートすることと
を有する、方法。
【請求項１０】
前記ＮＦＣ受信機がＮＦＣタグとして作動していることを確かめられる場合に、当該方法は、
前記ダウンコンバートされた信号にローパスフィルタをかけることと、
前記ローパスフィルタをかけられた信号をダウンサンプリングすることと、
復調前信号を生成するよう前記ダウンサンプリングされた信号の大きさ及び位相の一方を推定することと、
前記復調前信号をバイナリデータストリームへ変換すること、ＸＯＲ加算出力を生成するよう前記バイナリデータストリームに対してＸＯＲ加算演算を実行すること、及び復号されたビットストリームを前記ＸＯＲ加算出力から生成することを含め、前記復調前信号を復調することと
を更に有する、請求項９に記載の方法。
【請求項１１】
前記ＮＦＣ受信機がＮＦＣ読み取り機として作動していることを確かめられる場合に、当該方法は、
前記ダウンコンバートされた信号にローパスフィルタをかけることと、
前記ローパスフィルタをかけられた信号をダウンサンプリングすることと、
復調前信号を生成するよう前記ダウンサンプリングされた信号の大きさ及び位相の一方を推定することと、
前記復調前信号を相関し、復号されたビットストリームを前記相関された復調前信号から生成することを含め、前記復調前信号を復調することと
を更に有する、請求項１０に記載の方法。
【請求項１２】
復調前信号を生成するよう前記ダウンサンプリングされた信号の大きさ及び位相の一方を推定することは、前記復調前信号を生成するようＤＣオフセット成分をキャンセルすることを更に含む、
請求項１０又は１１に記載の方法。
【請求項１３】
近距離通信（ＮＦＣ）受信機での直接無線周波数（ＲＦ）サンプリングのためのコンピュータプログラムコードを有し、該コンピュータプログラムコードは、実行されるときに、近距離通信（ＮＦＣ）対応デバイスにおけるプロセッサに、請求項９乃至１２のうちいずれか一項に記載の方法を実行させるよう構成される、非一時的なコンピュータ可読媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、直接無線周波数（ＲＦ；radio  frequency）サンプリングを行える近距離通信（ＮＦＣ；Near  Field  Communication）受信機アーキテクチャに関係がある。
【背景技術】
【０００２】
近距離通信（ＮＦＣ）は、接続を開始するよう通常は４ｃｍ以下の短距離を必要とする、２つのデバイス間の非接触短距離通信を可能にする。ＮＦＣ接続は、Ｂｌｕｅｔｏｏｔｈ又はＷｉ−Ｆｉのような他の通信技術よりもずっと速い。ユーザは、２つのＮＦＣ対応デバイスを、それらの間で自動的にデータを転送するために、読み取り範囲内に収めることしか求められない。ＮＦＣ応用は、クレジットカード決済、発券業務、コンテンツ共有、即座のペアリングを含むが、それらに限られない。
【０００３】
ＮＦＣ対応デバイスは、１３．５６ＭＨｚのキャリア周波数により情報ビットを変調するＮＦＣ読み取り機又はＮＦＣカード若しくはタグのいずれかとして作動し得る。典型的なＮＦＣ受信機では、受信されたＮＦＣ変調信号は、ダウンコンバージョンの後又はエンベロープ検出の後のいずれかにサンプリングされる。これは、０．３５μ又は０．１８μｍのような、より古いＣＭＯＳ技術が、アナログ−デジタル変換の低分解能及び低サンプリング周波数しか提供しないからである。
【０００４】
図１Ａは、ゼロ中間周波数を有する既存のＮＦＣ受信機アーキテクチャを示す。アナログフロントエンドは、受信された信号をベースバンド信号へダウンコンバートする直接同相及び直角位相アナログミキサと、ミキサ出力から高周波成分を除去するアナログフィルタと、フィルタ出力を増幅するＶＧＡと、ＶＧＡ出力をデジタル信号に変換するアナログ・デジタル・コンバータ（ＡＤＣ；analogue  digital  convertor）とから成る。低分解能ＡＤＣは、普通は、ＮＦＣ振幅シフトキーイング（ＡＳＫ；amplitude  shift  keying）又はバイナリ位相シフトキーイング（ＢＰＳＫ；binary  phase-shift  keying）復調のために採用される。
【０００５】
しかし、図１Ａのアーキテクチャは、次の欠点を有していると見込まれる：ＲＦ信号をサンプリングする前のアナログフロントエンドでの高い複雑性；同相及び直角位相クロック生成を必要とすること；アナログ及びデジタルシリコンエリアの全体の面積が大きいこと；現在のモバイルデバイス又はタブレットＰＣでは強いベースバンド処理を利用しないこと。
【０００６】
図１Ｂは、既存のエンベロープ検出器に基づくＮＦＣ受信機アーキテクチャを示す。アナログフロントエンドは、ダイオードに基づくエンベロープ検出器と、直流（ＤＣ；direct  current）オフセットを除去するハイパスフィルタと、信号を増幅するゲイン増幅器と、ＲＦキャリア及びその高調波にフィルタをかけるローパスフィルタと、更なる処理のためにデータをデジタル化するコンパレータとから成る。図１Ａのアーキテクチャと比較して、図１Ｂのアーキテクチャは、受信機チェーンにおいて局所発振器ミキシング又は高分解能ＡＤＣを必要としない。
【０００７】
しかし、図１Ｂのアーキテクチャは、次の欠点を有していると見込まれる：受信機の感度は制限され、低い変調度を有する信号は問題を引き起こす可能性があること；他のアーキテクチャと比較して高いノイズ；振幅復調しか可能でなく、ＮＦＣ通信のホール問題を有しうること。
【０００８】
上記及び他の問題を考慮して、より高い分解能及びより高いサンプリング周波数が望ましい。
【発明の概要】
【０００９】
本発明の一実施形態に従って、近距離通信（ＮＦＣ）受信機が提供される。ＮＦＣ受信機は、
受信されたＮＦＣ信号のキャリア周波数よりも高いサンプリングレートで前記受信されたＮＦＣ信号をデジタル化するアナログ−デジタル・コンバータ（ＡＤＣ）と、
当該ＮＦＣ受信機がタグ読み取り機として作動している場合に、当該ＮＦＣ受信機と、前記受信されたＮＦＣ信号を伝播するＮＦＣ送信機との間のキャリア周波数オフセット（ＣＦＯ；carrier  frequency  offset）を推定するよう構成されるＣＦＯモジュールと、
当該ＮＦＣ受信機がＮＦＣタグとして作動している場合に、前記推定されたＣＦＯに基づくＣＦＯ補正により、前記デジタル化された信号を、ゼロ周波数に中心があるベースバンド複素信号へダウンコンバートするよう構成されるデジタルダウンコンバータと、
前記ダウンコンバートされた信号の振幅及び位相の一方を夫々確かめ、復調前信号（pre-demodulation  signal）を生成するエンベロープ検出器及び位相検出器の１つと、
復号されたビットストリームを前記復調前信号から生成する復調器と
を有する。
【００１０】
ＮＦＣ受信機の特定の実施形態において、前記復調器は、当該ＮＦＣ受信機がＮＦＣタグとして作動している場合に稼働する第１モジュールを含み、該第１モジュールは、
所定の閾値に基づき前記復調前信号をバイナリビットストリームに変換するよう構成される硬判定モジュールと、
ローカルに保存されたリファレンスを用いて前記バイナリビットストリームの夫々のローカルに保存されたサンプルに対してＸＯＲ演算を実行し、その後に、該ＸＯＲ演算から生成された複数の結果に対して加算演算が続くよう構成されるＸＯＲ加算モジュールと、
前記ＸＯＲ加算モジュールの出力に基づきフレーム同期化及びビット判定を実行するよう構成される同期化及びビット判定モジュールと
を含む。
【００１１】
ＮＦＣ受信機の特定の実施形態において、前記デジタルダウンコンバータは、当該ＮＦＣ受信機がＮＦＣ読み取り機として作動している場合に、ゼロ周波数オフセットにより、前記デジタル化された信号を、ゼロ周波数に中心があるベースバンド複素信号へダウンコンバートするよう更に構成される。
【００１２】
ＮＦＣ受信機の特定の実施形態において、前記復調器は、当該ＮＦＣ受信機がＮＦＣ読み取り機として作動している場合に稼働する第２モジュールと、
複数の相関係数を用いて前記復調前信号に対して乗算演算を実行するよう構成される相関器と、
前記相関器の出力に基づきフレーム同期化及びビット判定を実行するよう構成される同期化及びビット判定モジュールと
を含む。
【００１３】
ＮＦＣ受信機の特定の実施形態において、前記複数の相関係数は、データレート及び前記サンプリングレートに基づき予め決定される。
【００１４】
ＮＦＣ受信機の特定の実施形態において、前記デジタルダウンコンバータは、当該ＮＦＣ受信機がＮＦＣタグ又はＮＦＣ読み取り機として作動しているかどうかを確かめるよう更に構成される。
【００１５】
ＮＦＣ受信機の特定の実施形態において、前記サンプリングレートは、前記受信されたＮＦＣ信号の前記キャリア周波数の４倍である。
【００１６】
ＮＦＣ受信機の特定の実施形態において、当該ＮＦＣ受信機は、前記復調器における使用より前に、ＤＣオフセット成分を前記復調前信号から除去するＤＣキャンセルモジュールを更に有する。
【００１７】
本発明の一実施形態に従って、近距離通信（ＮＦＣ）受信機でのサンプリングの方法が提供される。方法は、
ＮＦＣ信号を受信することを含め、ＮＦＣ対応デバイスで無線周波数（ＲＦ）場を検出することと、
前記受信されたＮＦＣ信号をデジタル化することと、
前記ＮＦＣ受信機がＮＦＣタグとして作動している場合に、前記デジタル化された信号と前記ＮＦＣ対応デバイスのクロック周波数との間のキャリア周波数オフセット（ＣＦＯ）を推定し、該推定されたＣＦＯに基づくＣＦＯ補正により前記デジタル化された信号をダウンコンバートすることと、
前記ＮＦＣ受信機がＮＦＣ読み取り機として作動している場合に、ゼロ周波数オフセットに基づき前記デジタル化された信号をダウンコンバートすることと
を有する。
【００１８】
前記ＮＦＣ受信機がＮＦＣタグとして作動していることを確かめられる場合に、上記の方法は、
前記ダウンコンバートされた信号にローパスフィルタをかけることと、
前記ローパスフィルタをかけられた信号をダウンサンプリングすることと、
復調前信号を生成するよう前記ダウンサンプリングされた信号の大きさ及び位相の一方を推定することと、
前記復調前信号をバイナリデータストリームへ変換すること、ＸＯＲ加算出力を生成するよう前記バイナリデータストリームに対してＸＯＲ加算演算を実行すること、及び復号されたビットストリームを前記ＸＯＲ加算出力から生成することを含め、前記復調前信号を復調することと
を更に有する。
【００１９】
前記ＮＦＣ受信機がＮＦＣ読み取り機として作動していることを確かめられる場合に、上記の方法は、
前記ダウンコンバートされた信号にローパスフィルタをかけることと、
前記ローパスフィルタをかけられた信号をダウンサンプリングすることと、
復調前信号を生成するよう前記ダウンサンプリングされた信号の大きさ及び位相の一方を推定することと、
前記復調前信号を相関し、復号されたビットストリームを前記相関された復調前信号から生成することを含め、前記復調前信号を復調することと
を更に有する。
【００２０】
本発明の特定の実施形態において、復調前信号を生成するよう前記ダウンサンプリングされた信号の大きさ及び位相の一方を推定するステップは、前記復調前信号を生成するようＤＣオフセット成分をキャンセルすることを更に含む。
【００２１】
本発明の一実施形態に従って、非一時的なコンピュータ可読媒体が提供され、該非一時的なコンピュータ可読媒体は、近距離通信（ＮＦＣ）受信機での直接無線周波数（ＲＦ）サンプリングのためのコンピュータプログラムコードを有し、該コンピュータプログラムコードは、実行されるときに、近距離通信（ＮＦＣ）対応デバイスにおけるプロセッサに、上記の方法のいずれかを実行させるよう構成される。
【図面の簡単な説明】
【００２２】
本発明は、添付の図面を参照して詳細に記載される。
【図１Ａ】ゼロ中間周波数を有する既存のＮＦＣ受信機アーキテクチャを示す。
【図１Ｂ】既存のエンベロープ検出器に基づくＮＦＣ受信機アーキテクチャを示す。
【図２Ａ】本発明に従う直接ＲＦサンプリング・アーキテクチャを示す。
【図２Ｂ】図２Ａの直接ＲＦサンプリング・アーキテクチャのより詳細な表現である。
【図３Ａ】ＤＦＥモジュールのより詳細な表現である。
【図３Ｂ】代替のＤＦＥモジュールのより詳細な表現である。
【図４】ＣＦＯ推定及び補正モジュールのより詳細な表現である。
【図５】Ａ〜Ｃは、ＮＦＣ受信機がＮＦＣタグとして作動しているときの直接ＲＦサンプリング及びＮＦＣ受信機がＮＦＣ読み取り機として作動しているときの直接ＲＦサンプリングを含む、ＮＦＣ受信機における直接ＲＦサンプリングのための方法を説明する。
【図６Ａ】ＮＦＣタグにおけるダウンコンバージョンを説明する時系列図を示す。
【図６Ｂ】図６ＡのダウンコンバージョンにおけるＣＦＯ推定を示す。
【図６Ｃ】図６ＡのダウンコンバージョンにおけるＣＦＯ補正を示す。
【図７】ＮＦＣ読み取り機におけるダウンコンバージョンを示す。
【図８Ａ】復調器のより詳細な表現である。
【図８Ｂ】図８Ａの復調器におけるタグＲＸ復調器モジュールのより詳細な表現である。
【図８Ｃ】図８Ａの復調器における読み取り機ＲＸ復調器モジュールのより詳細な表現である。
【図９Ａ】ＩＳＯ１４４４３Ａ（ＮＦＣ−Ａ）１０６ｋｂｐｓを使用して、例となるパルス幅波形を説明する。
【図９Ｂ】Ｎの局所基準長さを有するＸＯＲ加算モジュールを示す。
【図９Ｃ】ＸＯＲ加算出力の例を示す。
【図１０】相関器の実施の例を示す。
【発明を実施するための形態】
【００２３】
以下の記載において、多数の具体的な詳細は、本発明の様々な実例となる実施形態の完全な理解を提供するために説明される。なお、本発明の実施形態は、それらの具体的な詳細の一部又は全てによらずとも実施され得ることが当業者に理解されるだろう。ここで使用されている用語は、単に、特定の実施形態を記載する目的のためであり、本発明の適用範囲を制限するよう意図されないことが理解されるだろう。
【００２４】
図面において、同じ参照符号は、いくつかの図にわたって同じ又は類似した機能性又は特徴を参照する。当然のことながら、様々な図において説明される機能ブロックは、必ずしも、ＮＦＣ受信機アーキテクチャの物理的実装のコンポーネントを表しておらず、代わりに、ＮＦＣ受信機アーキテクチャによって実行される機能を表す。実際に、夫々の機能ブロックは、１つ以上の別々のコンポーネント又はそれらの組み合わせによって実施されてよい。
【００２５】
本発明の実施形態は、ＡＤＣのより高い分解能及びより高いサンプリング周波数をＲＦサンプリング技術に提供する。高度なＣＭＯＳ技術の使用によれば、より低い電力及びサイズを有する、より高い分解能のＡＤＣが、実現され得る。アナログフロントエンドの要件は、より複雑なデジタル処理を利用することによって緩和される。これは、アナログフロントエンドのリソースが制限されることがあり、一方で、強いベースバンド処理がモバイルデバイス又はタブレットＰＣによって容易に提供されるコンボ・チップセット開発に特に有用である。
【００２６】
図２Ａは、本発明に従う直接ＲＦサンプリングを示し、フロントエンドアナログモジュール５０での要件は緩和され、デジタルモジュール１００へ移される。
【００２７】
図２Ｂは、図２Ａの直接ＲＦサンプリングのより詳細な表現である。
【００２８】
アナログモジュール５０の入力で、ＲＦアナログ信号は、キャリア周波数よりも高いレートでサンプリングされる。本発明の一実施形態では、５４．２４ＭＨｚのサンプリングレートが採用され、これは、１３．５６ＭＨｚのキャリア周波数の４倍である。ＲＦアナログ信号又はＮＦＣ信号は、増幅器５２へ入力される。増幅器出力５３は、アナログ−デジタル・コンバータ（ＡＤＣ）５４へ入力される。ＡＤＣ出力１０１はデジタルモジュール１００へ、特に、自動ゲイン制御（ＡＧＣ；automatic  gain  control）１０２へ入力される。ＡＧＣ１０２は、ＲＦアナログ信号をＡＤＣ入力のための適切な信号範囲内にあるように制御又は較正するよう、適切なアナログ利得値を有するフィードバック信号１０２ｂを、アナログモジュール５０にある増幅器５２へ送る。ＡＧＣ出力１０２ａは、デジタルフロントエンド（ＤＦＥ；digital  front  end）モジュール１０５並びにキャリア周波数オフセット（ＣＦＯ）推定及びＣＦＯ補正モジュール１０４の両方へ入力される。ＤＦＥモジュール出力１０５ａは、復号されたビット１０８をＤＦＥ出力１０５ａから抽出するよう構成される復調器１０６へ入力される。
【００２９】
図３Ａは、デジタルダウンコンバータ（ＤＤＣ；digital  downconverter）１１０、ローパスフィルタ（ＬＰＦ；low  pass  filter）１１２、デシメータ（decimator）１１４、エンベロープ検出器１１６、任意のＤＣキャンセルモジュール１１８を含むＤＦＥモジュール１０５のより詳細な表現である。図３Ｂは、デジタルダウンコンバータ（ＤＤＣ）１１０、ローパスフィルタ（ＬＰＦ）１１２、デシメータ１１４、位相検出器１２０、任意のＤＣキャンセルモジュール１１８を含む代替のＤＦＥモジュール１０５のより詳細な表現である。図３Ａ及び３Ｂにおいて、ＤＤＣ出力１１０ａはＬＰＦ１１２へ入力される。ＬＰＦ出力１１２ａはデシメータ１１４へ入力される。デシメータ１１４は、ＬＰＦ出力１１２ａを、より低いサンプリング周波数出力にダウンサンプリングするよう構成される。図３Ａでは、デシメータ出力１１４ａはエンベロープ検出器１１６へ入力され、その出力１１６ａはＤＣキャンセルモジュール１１８へ入力される。図３Ｂでは、デシメータ出力１１４ａは位相検出器１２０へ入力され、その出力１２０ａはＤＣキャンセルモジュール１１８へ入力される。
【００３０】
図３Ａ及び３Ｂにおいて、ＤＤＣ１１０は、ゼロ周波数オフセットに基づきダウンコンバージョンを実行するよう構成される。ＤＤＣ１１０で、ＡＧＣ出力１０２ａは、ｃｏｓ（２πｆｃｎ／ｆｓ）及びｓｉｎ（２πｆｃｎ／ｆｓ）によって表される、局所的に生成されたダウンコンバージョンサンプルを乗じられる。ｆｃはキャリア周波数であり、ｆｓはＡＤＣサンプリング周波数であり、ｎはサンプル数である。ｆｓ＝４ｆｃに関して、ダウンコンバージョンは、ｃｏｓ（２πｆｃｎ／ｆｓ）及びｓｉｎ（２πｆｃｎ／ｆｓ）が（１，０，−１，０）及び（０，１，０，−１）の数列によって夫々置換され得るので、非常に簡単になる。
【００３１】
図４は、座標回転デジタルコンピュータ（ＣＯＲＤＩＣ；COordinate  Rotation  DIgital  Computer）モジュール１２１、ＣＦＯ平均化モジュール１２２及び位相発生器１２４を含むＣＦＯ推定及び補正モジュール１０４のより詳細な表現である。ＣＯＲＤＩＣモジュール１２１は、ＬＰＦ出力１１２ａに基づき、ＣＦＯ推定のための位相差を計算するよう構成される。ＣＦＯ平均化モジュール１２２は、時間ｔ及び時間ｔ＋１についての計算された位相差の平均を計算するよう構成される。ＣＦＯ平均化モジュール１２２は周波数オフセット値１２２ａを出力する。この周波数オフセット値１２２ａに基づき、位相発生器１２４は位相入力１２４ａ、すなわち、ｐｈａｓｅ＿ｉｎｐｕｔ［ｎ＋１］＝ｐｈａｓｅ＿ｉｎｐｕｔ［ｎ］＋２ｎ（ｆｃ＋Δｆ）／ｆｓを計算する。Δｆはキャリア周波数オフセットである。
【００３２】
ＣＯＲＤＩＣモジュール１２１は、位相発生器出力１２４ａ、すなわち、計算された位相入力に基づきＡＧＣ出力１０２ａを回転させるよう更に構成される。回転は、ｃｏｓ（２π（ｆｃ＋Δｆ）ｎ／ｆｓ）及びｓｉｎ（２π（ｆｃ＋Δｆ）ｎ／ｆｓ）の局所的に生成されたダウンコンバージョンサンプルをＡＧＣ出力１０２ａに乗じることと等価である。
【００３３】
位相計算及び回転は、上記の説明ではＣＯＲＤＩＣモジュール１２１によって実行されるが、代替の位相計算及び回転が代わりに使用され得ることが当業者によって理解されるだろう。
【００３４】
上記のモジュールは、図５Ａで説明されるように、ＮＦＣ読み取り機又はＮＦＣタグのいずれか一方として作動するＮＦＣ受信機でのダウンコンバージョンプロセスにおいて利用され得る。
【００３５】
ブロック５０１で、無線通信デバイス又はＮＦＣ対応デバイスにあるＮＦＣ受信機は、ＲＦ場を検出し、ＮＦＣ信号を受信する。
【００３６】
ブロック５０２で、ＮＦＣ受信機がＮＦＣタグとして作動しているかどうかが確かめられる。ＮＦＣがＮＦＣタグとして作動していると確かめられる場合には、手順はブロック５０３へ進む。そうでない場合、すなわち、ＮＦＣがＮＦＣ読み取り機として作動している場合には、手順はブロック５１１へ進む。
【００３７】
ＮＦＣ受信機がＮＦＣタグとして作動するとき、ＮＦＣタグと読み取り機との間のクロック周波数は同期状態にないことがある。よって、ブロック５０３で、クロック周波数オフセットは、ＣＦＯ推定を実行することによって、デジタル領域において操作される。読み取り機データの受信の間、ＣＦＯ補正を伴うダウンコンバージョンは、次いでブロック５０４で、ブロック５０３で確かめられた推定周波数オフセットに基づき実行される。ＮＦＣタグＲＸのためのダウンコンバージョンを説明する時系列図は、図６Ａにおいて示される。図６Ｂは、ＡＧＣ出力１０２ａがゼロ周波数オフセットに基づくダウンコンバージョンのためにＤＤＣ１１０へ入力され、ＤＤＣ出力１１０ａがＬＰＦ１１２へ入力され、ＬＰＦ出力１１２ａが位相計算のためにＣＯＲＤＩＣモジュール１２１へ入力され、ＣＯＲＤＩＣモジュール出力１２１ａがＣＦＯ平均化モジュール１２２へ入力され、ＣＦＯ平均化モジュール出力１２２ａが計算された周波数オフセット値であるところのＣＦＯ推定を示す。図６Ｃは、計算された周波数オフセット値１２２ａが位相発生器１２４へ入力され、位相発生器出力１２４ａが位相回転のためにＣＯＲＤＩＣモジュール１２１へ入力され、ＣＯＲＤＩＣ出力１２１ｂがＬＰＦ１１２へ入力され、ＬＰＦ出力１１２ａがデシメータ１１４へ入力され、デシメータ出力１１４ａがエンベロープ検出器１１６又は位相検出器１２０へ入力されるところのＣＦＯ補正を示す。
【００３８】
ＮＦＣ受信機がＮＦＣ読み取り機として作動するとき、受信されたＮＦＣ信号は同期状態にある。よって、ＣＦＯ推定は必要とされず、ＣＦＯ補正はゼロ周波数オフセットに基づき設定され得る。ブロック５１１で、ダウンコンバージョンはゼロ周波数オフセットに基づき実行される。図７は、ＡＣＧ出力１０２ａがゼロ周波数オフセットに基づくダウンコンバージョンのためにＤＤＣ１１０へ入力され、ＤＤＣ出力１１０ａがＬＰＦ１１２へ入力され、ＬＰＦ出力１１２ａがデシメータ１１４へ入力され、デシメータ出力１１４ａがエンベロープ検出器１１６又は位相検出器１２０へ入力されるところの、ＮＦＣ読み取り機におけるダウンコンバージョンを示す。
【００３９】
図３Ａを参照すると、エンベロープ検出器１１６は、同相（Ｉ）及び直角位相（Ｑ）信号から成る複素ベースバンド信号の大きさを推定するよう構成される。エンベロープ検出は、平方根関数の近似、例えば、大きさ＝ｓｑｒｔ（Ｉ２＋Ｑ２）≒α×ｍａｘ（｜Ｉ｜，｜Ｑ｜）＋β×ｍｉｎ（｜Ｉ｜，｜Ｑ｜）を使用することによって、実施され得る。α及びβは定数である。
【００４０】
図３Ｂを参照すると、位相検出器１２０は、複素ベースバンド信号であるデシメータ出力１１４ａの位相を推定するよう構成される。位相検出器１２０は、（Ｑ／Ｉ）のアークタンジェントを計算することによって、又はＣＯＲＤＩＣを使用することによって、実施され得る。
【００４１】
図３Ａ及び３Ｂを参照すると、ＤＣキャンセルモジュール１１８は、ＤＣオフセット成分をエンベロープ検出器出力１１６ａ又は位相検出器出力１２０ａから除去するよう構成される。ＤＣキャンセルモジュール１１８は、ローパスフィルタによるより高い周波数成分のフィルタリング、ローパスフィルタ出力を平滑化する移動平均フィルタリング、及び移動平均フィルタ出力を用いてエンベロープ／位相検出器出力の遅延されたものをオフセットすることを含んでよい。
【００４２】
図２Ｂにおける復調器１０６を参照すると、図８Ａ乃至８Ｃは、復調器１０６のより詳細な表現である。復調器１０６は、タグＲＸ復調器１２６及び読み取り機ＲＸ復調器１２８を含む（図８Ａを参照。）。どちらか片方は、ＮＦＣ受信機がＮＦＣタグ又はＮＦＣ読み取り機として作動しているかに応じて稼働する。図８Ｂに示されるように、タグＲＸ復調器１２６は、硬判定モジュール１３０、ＸＯＲ加算モジュール１３２、同期化及びビット判定モジュール１３４を含む。図８Ｃに示されるように、読み取り機ＲＸ復調器１２８は、相関器１３６、同期化及びビット判定モジュール１３８を含む。当然のことながら、図８Ｂ及び図８ＣにおけるＲＸ復調器は、タグ又は読み取り機ＲＸ復調器として交換可能に使用され得る。
【００４３】
復調器１０６は、ＩＳＯ１４４４３Ａ、ＩＳＯ１４４４３Ｂ、Ｆｅｌｉｃａ、ＩＳＯ１５６９３、などのような、全てのＮＦＣ仕様により稼働する。
【００４４】
硬判定モジュール１３０は、ＤＣキャンセルモジュール出力１０５ａを“０”及び“１”へ変換するよう構成される。ＤＣキャンセルモジュール出力１０５ａが所定の閾値以上である場合には、硬判定モジュール出力１３０ａは“１”になる。そうでなければ、硬判定モジュール出力１３０ａは“０”になる。硬判定モジュール出力１３０ａはＸＯＲ加算モジュール１３２へ入力され、バイナリデータストリームとして供給される。しかし、アンテナ結合のようなＲＦ作用は、バイナリデータストリームの波形のパルス幅変動を引き起こしうる。
【００４５】
ＸＯＲ加算モジュール１３２を説明するよう、ＩＳＯ１４４４３Ａ（ＮＦＣ−Ａ）１０６ｋｂｐｓを使用する例が、図９Ａを参照して記載される。１３．５６Ｍｓｐｓのサンプリングレートで、通常のパルス幅存続期間は、１つのマンチェスタ符号化ビット存続期間について６４個のサンプルである。６４の値は、１３．５６Ｍｓｐｓ／１０６ｋｂｐｓ／２から求められる。標準仕様に従って、送信されるパルス幅Ｔ（又はｔ１）は、２８／ｆｃから４０．５／ｆｃ内で許容され、これは、サンプリングレート１３．５６Ｍｓｐｓで２８個から４１個のサンプルである。しかし、ＲＦ歪みに起因して、パルス幅は、５０％だけ、すなわち、最大パルス幅として４１個から６１個のサンプルへ、増大しうる。それはまた、５０％だけ、すなわち、最小パルス幅として２８個から１４個のサンプルへ、低減しうる。ＮＦＣ−Ａ１０６／２１２／４２４／８４８ｋｂｐｓのための完全なパルス幅範囲は、表１において示される。
【００４６】
【表１】
0006377267.tif 000002
【００４７】
可変なパルス幅に適応するために、ＸＯＲ加算モジュール１３２が用いられ得る。図９Ｂは、Ｎの局所基準長さを有するＸＯＲ加算モジュール１３２を示す。入力バッファ１４０は、入力サンプルからサンプルを収集する。入力バッファ１４０の各サンプルは、局所リファレンス１４２の対応する係数と排他的論理和を取られる。ＸＯＲ結果は、次いで、ＸＯＲ加算出力を得るよう、加算モジュール１４４で加算される。ＸＯＲ加算演算は、フレーム同期化（ＳＹＮＣ）が行われる前に、入力サンプルごとに実行される。ＳＹＮＣが行われた後、ＸＯＲ加算演算は、タグＲＸの計算能力消費を相当に削減するよう、夫々のビットについて同期化タイミングで一度だけ実行される。
【００４８】
ＮＦＣ−Ａに関して、長さ及び局所リファレンスは、表２に示されるように設定される。例えば、局所リファレンスは、１０６ｋｂｐｓモードについて６４個のサンプルを有しており、“０  ０  ０  ・・・  ０  ０  １  １  ・・・  １  １”に設定され、ビット“０”のＮ１個のサンプルの後にビット“１”の（６４−Ｎ１）個のサンプルが存在する。Ｎ１の値は、変形ミラー符号化された“０”のパルス幅に基づき調整され得る。Ｎ１は３４に設定され、これは、送信される最小パルス幅２８及び最大パルス幅４０の平均値である。同じ概念によれば、Ｎ２、Ｎ３及びＮ４は、表２において１８、９及び８に夫々設定される。ＸＯＲ加算出力の例は、図９Ｃに示される。図９Ｃで、点Ｐは局所リファレンスと一致する最小ピークである。
【００４９】
【表２】
0006377267.tif 000003
【００５０】
図８Ｃで、相関器１３６は、より良いビット検出及び性能のためにビット存続期間にわたって信号電力を累算するよう構成される。Ｍの最大相関器長さを有する相関器の実装の例は、図１０に示される。ブロック“Ｄ”は、１サンプル遅延を有するレジスタを示す。全てのブロック“Ｓ１”、“Ｓ２”、・・・“ＳＭ”は、入力係数の長さに基づく符号切り替えを示す。係数が‘１’である場合には、出力は入力に等しい。係数が‘−１’である場合には、出力は入力の負部である。“Ｓ１”、・・・、“ＳＭ”の出力は加算され、データレートに基づき選択される。例えば、図１０において、“Ｓ４”、“Ｓ８”、“Ｓ１６”及び“ＳＭ”ブロックについての出力は選択され、同期化及びビット判定モジュール１３８へ送られる。
【００５１】
相関器長さは、ビット存続期間及び入力データサンプリングレートに基づき決定される。例えば、３．３９Ｍｓｐｓの入力サンプリングレートを有するＮＦＣ−Ａ１０６ｋｂｐｓに関して、１ビット存続期間は３２個のサンプルを含む。１０６ｋｂｐｓに関して、復号化は、夫々のマンチェスタビット（ビット存続期間の半分）で実行され得、よって、相関器長さは３２／２＝１６になる。ＮＦＣ−Ａに関して、相関器長さ及び係数は、表３に従って設定され得る。
【００５２】
【表３】
0006377267.tif 000004
【００５３】
表３において、１０６ｋｂｐｓについての係数は、他の３つのデータレートとは異なるパターンを有している。これは、１０６ｋｂｐｓモードのみがマンチェスタ符号化を採用し、残り３つはＢＰＳＫ符号化によるＮＲＺ−Ｌを採用するからである。
【００５４】
図８Ｂ及び８Ｃにおける同期化及びビット判定モジュール１３４又は１３８を参照すると、同期化及びビット判定モジュール１３４又は１３８は、夫々のＮＦＣ仕様に従ってフレーム同期化（ＳＹＮＣ）を実行するよう構成され、更には、最終的な符号化されたビットストリーム１０８を決定するようにビット判定を実行するよう構成される。
【００５５】
これより、図５Ａ乃至５Ｃが参照される。図５Ａ乃至５Ｃは、ＮＦＣ受信機がＮＦＣタグとして作動しているときの直接ＲＦサンプリング（図５Ａ及び５Ｂを参照。）及びＮＦＣ受信機がＮＦＣ読み取り機として作動しているときの直接ＲＦサンプリング（図５Ａ及び５Ｃを参照。）を含む、ＮＦＣ受信機における直接ＲＦサンプリングのための方法を説明する。
【００５６】
ブロック５０１で、ＮＦＣ受信機は、ＮＦＣ信号を受信することを含め、無線通信デバイス又はＮＦＣ対応デバイスでＲＦ場を検出する。受信されたＮＦＣ信号はＡＤＣ５４へでデジタル化される。ＡＤＣ５４は、デジタル化された信号１０１を出力する。デジタル化された信号１０１は、ＡＧＣモジュール１０２へ入力される。
【００５７】
ブロック５０２で、ＮＦＣ対応デバイスは、それがＮＦＣタグとして作動しているかどうかに関して確かめられている。ＮＦＣがＮＦＣタグとして作動していると確かめられる場合には、ＮＦＣ受信機のデジタルベースバンドはアナログクロック回復を必要とせず、方法はブロック５０３へ進む。
【００５８】
ブロック５０３で、デジタル化された信号１０１とデバイスクロック周波数との間のＣＦＯの推定が確かめられる。ＣＦＯ推定は、ＣＦＯ推定及び補正モジュール１０４で実行される。
【００５９】
ブロック５０４で、推定されたＣＦＯに基づき、デジタル化された信号１０１は、推定されたＣＦＯに基づくＣＦＯ補正によりダウンコンバートされる。ダウンコンバージョンはＤＤＣモジュール１１０で実行され、ＤＤＣモジュール１１０は、ゼロ周波数に中心があるベースバンド複素信号であるダウンコンバートされた信号１１０ａを出力する。
【００６０】
ブロック５０５で、ローパスフィルタリングが、ＬＦＰ１１２で、ダウンコンバートされた信号１１０ａに対して実行される。ＬＰＦ１１２は、ローパスフィルタをかけられた信号１１２ａを出力する。より低いサンプリング周波数へのダウンサンプリングは、デシメータ１１４で、ローパスフィルタをかけられた信号１１２ａに対して実行される。デシメータ１１４は、ダウンサンプリングされた信号１１４ａを出力する。
【００６１】
ブロック５０６で、ダウンサンプリングされた信号１１４ａの大きさ又は位相のどちらか片方が、エンベロープ検出器出力１１６ａを生成するエンベロープ検出器１１６で、又は位相検出器出力１２０ａを生成する位相検出器１２０で、夫々推定される。
【００６２】
ブロック５０７（任意）で、ブロック５０６からの結果として現れる出力、すなわち、エンベロープ検出器出力１１６ａ又は位相検出器出力１２０ａ、におけるＤＣオフセット成分が、ＤＣキャンセルモジュール１１８でキャンセル又は除去される。ＤＣキャンセルモジュール１１８はＤＣキャンセル出力１０５ａを出力する。
【００６３】
ブロック５０８乃至５１０で、復調前信号１０５ａ／１１６ａ／１２０ａと総称される、ＤＣキャンセル出力１０５ａ、エンベロープ検出器出力１１６ａ及び位相検出器出力１２０ａのうちの１つは、復調される。
【００６４】
ブロック５０８で、復調前信号１０５ａ／１１６ａ／１２０ａは、硬判定モジュール１３０でバイナリ状態へ変換される。硬判定モジュール１３０は、バイナリデータストリームである硬判定モジュール出力１３０ａを出力する。
【００６５】
ブロック５０９で、硬判定モジュール出力１３０ａはＸＯＲ加算モジュール１３２で累算される。ＸＯＲ加算モジュール１３２はＸＯＲ加算出力１３２ａを生成する。ＸＯＲ加算演算は、硬判定モジュール出力１３０ａにおける如何なるパルス幅変動にも適応するために使用される。
【００６６】
ブロック５１０で、復号されたビットストリーム１０８は、ＸＯＲ加算出力１３２ａから生成される。
【００６７】
ＮＦＣがＮＦＣ読み取り機として作動している場合には、ブロック５０２における方法はブロック５１１へ進む。
【００６８】
ブロック５１１で、デジタル化された信号１０１は、ゼロ周波数オフセットに基づきダウンコンバートされる。ダウンコンバージョンはＤＤＣモジュール１１０で実行され、ＤＤＣモジュール１１０は、ダウンコンバートされた信号１１０ａを出力する。ダウンコンバートされた信号１１０ａは、ゼロ周波数に中心があるベースバンド複素信号である。
【００６９】
ブロック５１２で、ローパスフィルタリングが、ＬＦＰ１１２で、ダウンコンバートされた信号１１０ａに対して実行される。ＬＰＦ１１２は、ローパスフィルタをかけられた信号１１２ａを出力する。より低いサンプリング周波数へのダウンサンプリングは、デシメータ１１４で、ローパスフィルタをかけられた信号１１２ａに対して実行される。デシメータ１１４は、ダウンサンプリングされた信号１１４ａを出力する。
【００７０】
ブロック５１３で、ダウンサンプリングされた信号１１４ａの大きさ又は位相のどちらか片方が、エンベロープ検出器出力１１６ａを生成するエンベロープ検出器１１６で、又は位相検出器出力１２０ａを生成する位相検出器１２０で、夫々推定される。
【００７１】
ブロック５１４（任意）で、ブロック５１３からの結果として現れる出力、すなわち、エンベロープ検出器出力１１６ａ又は位相検出器出力１２０ａ、におけるＤＣオフセット成分が、ＤＣキャンセルモジュール１１８でキャンセル又は除去される。ＤＣキャンセルモジュール１１８はＤＣキャンセル出力１０５ａを出力する。
【００７２】
ブロック５１５乃至５１６で、復調前信号１０５ａ／１１６ａ／１２０ａと総称される、ＤＣキャンセル出力１０５ａ、エンベロープ検出器出力１１６ａ及び位相検出器出力１２０ａのうちの１つは、復調される。
【００７３】
ブロック５１５で、復調前信号１０５ａ／１１６ａ／１２０ａは、ビット検出及び性能を改善するよう相関器１３６で相関される。相関器１３６は、相関された出力１３６ａを生成する。
【００７４】
ブロック５１６で、復号されたビットストリーム１０８は、相関された出力１３６ａから生成される。
【００７５】
本発明の実施形態は、少なくとも以下で記載されるように有利である直接ＲＦサンプリングの受信機アーキテクチャ及び方法を提供する。
●  直接ＲＦサンプリング・アーキテクチャは、ミキシング００２及びフィルタリング００４（図１Ａを参照。）をデジタルモジュールへ移すことによって、ＲＦアナログフロントエンドの要件を簡単にする。これは、図１Ａに示される既存のアーキテクチャと比べて、ＲＦ／アナログモジュールのより小さい全体のＩＣシリコン面積をもたらし、それによって、より安価なＮＦＣシリコンソリューションをもたらす。本発明の一実施形態において、直接ＲＦサンプリングは、既存の製品のほんの半分である、０．１ｍｍ２を下回るＲＦ／アナログシリコン面積の受信機をもたらしながら、図１Ａに示される既存のアーキテクチャにおいて見られるような同程度の感度性能を達成することが可能である。その上、直接ＲＦサンプリング・アーキテクチャは、それがＲＦ／アナログフロントエンド回路の設計複雑性を最小限とするので、集積化及び技術移行に関して優れている。
●  高分解のＡＤＣによれば、本発明のデジタルモジュール１００は、図１Ｂに示される既存のアーキテクチャよりも低い変調度でより良い復調を達成することが可能である。更には、デジタル復調は、振幅変調にのみ制限されない。位相変調が、ＮＦＣ通信のホール問題を解決するために用いられ得る。
●  本発明のＮＦＣ受信機アーキテクチャは、ＮＦＣ読み取り機及びタグの両方の受信機モードをサポートするよう構成され得る。
●  ＮＦＣタグの受信機モードにおいて、ＣＦＯ推定及び補正は、読み取り機のキャリア信号からのアナログクロック回復が不要であるところの非同期受信を可能にする。ＸＯＲ加算モジュールはまた、ＲＦ歪みに起因して起こりうるパルス幅変動に対するロバスト性を改善する。
●  ＮＦＣ読み取り機の受信機モードにおいて、ダウンコンバージョンはゼロ周波数オフセットに基づき、相関器は、ビット判定検出及び性能を改善するために利用される。
【００７６】
他の実施形態は、本発明の明細書及び実施の検討から当業者に明らかだろう。更には、特定の用語は、記述の明りょうさのために使用されており、本発明の開示されている実施形態を制限しない。上記の実施形態及び特徴は、例として考えられるべきである。
【図１Ａ】
0006377267.tif 000005
【図１Ｂ】
0006377267.tif 000006
【図２Ａ】
0006377267.tif 000007
【図２Ｂ】
0006377267.tif 000008
【図３Ａ】
0006377267.tif 000009
【図３Ｂ】
0006377267.tif 000010
【図４】
0006377267.tif 000011
【図５】
0006377267.tif 000012
【図６Ａ】
0006377267.tif 000013
【図６Ｂ】
0006377267.tif 000014
【図６Ｃ】
0006377267.tif 000015
【図７】
0006377267.tif 000016
【図８Ａ】
0006377267.tif 000017
【図８Ｂ】
0006377267.tif 000018
【図８Ｃ】
0006377267.tif 000019
【図９Ａ】
0006377267.tif 000020
【図９Ｂ】
0006377267.tif 000021
【図９Ｃ】
0006377267.tif 000022
【図１０】
0006377267.tif 000023