(57)【特許請求の範囲】
【請求項１】
メモリからデータを読み出すための装置であって、
メモリに格納されるデータに関連付けられる１又は複数のコードワードの複数のハードエラーに関連付けられるエラー訂正ポインタ（ＥＣＰ）情報を含む複数のＥＣＰを格納するＥＣＰブロックと、
前記ＥＣＰブロックに連結されて前記メモリに格納されるデータを読み出す読み出しモジュールを含むメモリコントローラと、
を備え、
前記メモリに格納されるデータを読み出すことは、
前記メモリから読み出されるコードワード中のハードエラーのビット数が閾値を超えるかどうかを決定することと、
前記コードワード中の前記ハードエラーのビット数が前記閾値を超えるという決定に応答して、前記複数のＥＣＰの１又は複数の中の前記コードワードの前記複数のハードエラーに関連付けられる前記ＥＣＰ情報を作成又はアップデートすることと、を含み、
前記閾値は１より大きい
装置。
【請求項２】
前記閾値はｔ−ｍであり、
ｔは、前記コードワードに対するエラー訂正コード（ＥＣＣ）処理によって訂正可能な前記ハードエラーのビット数であり、
ｍは、正の整数であり、
前記ｍの値は、プログラム可能である
請求項１に記載の装置。
【請求項３】
メモリからデータを読み出すための装置であって、
メモリに格納されるデータに関連付けられる１又は複数のコードワードの複数のハードエラーに関連付けられるエラー訂正ポインタ（ＥＣＰ）情報を含む複数のＥＣＰを格納するＥＣＰブロックと、
前記ＥＣＰブロックに連結されて前記メモリに格納されるデータを読み出す読み出しモジュールを含むメモリコントローラと、
を備え、
前記メモリに格納されるデータを読み出すことは、
前記メモリから読み出されるコードワード中のハードエラーのビット数が閾値を超えるかどうかを決定することと、
前記コードワード中の前記ハードエラーのビット数が前記閾値を超えるという決定に応答して、前記複数のＥＣＰの１又は複数の中の前記コードワードの前記複数のハードエラーに関連付けられる前記ＥＣＰ情報を作成又はアップデートすることと、を含み、
前記閾値は第１の閾値であり、前記読み出しモジュールは更に、
前記コードワード中の前記ハードエラーのビット数が、前記第１の閾値より高い第２の閾値を超えると決定し、
前記ハードエラーのビット数が前記第２の閾値を超えるという前記決定に応答して、前記コードワードに関連付けられる前記メモリの複数のメモリセルを更に使用することをやめる
装置。
【請求項４】
メモリからデータを読み出すための装置であって、
メモリに格納されるデータに関連付けられる１又は複数のコードワードの複数のハードエラーに関連付けられるエラー訂正ポインタ（ＥＣＰ）情報を含む複数のＥＣＰを格納するＥＣＰブロックと、
前記ＥＣＰブロックに連結されて前記メモリに格納されるデータを読み出す読み出しモジュールを含むメモリコントローラと、
を備え、
前記メモリに格納されるデータを読み出すことは、
前記メモリから読み出されるコードワード中のハードエラーのビット数が閾値を超えるかどうかを決定することと、
前記コードワード中の前記ハードエラーのビット数が前記閾値を超えるという決定に応答して、前記複数のＥＣＰの１又は複数の中の前記コードワードの前記複数のハードエラーに関連付けられる前記ＥＣＰ情報を作成又はアップデートすることと、を含み、
前記読み出しモジュールは更に、前記メモリに格納される複数のコードワードに関連付けられるＥＣＰ情報に基づいて、前記メモリがバス障害を有すると決定する
装置。
【請求項５】
メモリからデータを読み出すための装置であって、
メモリに格納されるデータに関連付けられる１又は複数のコードワードの複数のハードエラーに関連付けられるエラー訂正ポインタ（ＥＣＰ）情報を含む複数のＥＣＰを格納するＥＣＰブロックと、
前記ＥＣＰブロックに連結されて前記メモリに格納されるデータを読み出す読み出しモジュールを含むメモリコントローラと、
を備え、
前記メモリに格納されるデータを読み出すことは、
前記メモリから読み出されるコードワード中のハードエラーのビット数が閾値を超えるかどうかを決定することと、
前記コードワード中の前記ハードエラーのビット数が前記閾値を超えるという決定に応答して、前記複数のＥＣＰの１又は複数の中の前記コードワードの前記複数のハードエラーに関連付けられる前記ＥＣＰ情報を作成又はアップデートすることと、を含み、
前記ＥＣＰ情報は、前記メモリ中のどこに前記コードワードが格納されるかを特定する前記コードワードの識別子を含み、又はハードエラーを含む前記コードワードの複数のビット及びそれらのビットの正しい値を示し、
前記複数のＥＣＰは、前記ＥＣＰブロックにおいて２分木で配列される
装置。
【請求項６】
メモリからデータを読み出すための装置であって、
メモリに格納されるデータに関連付けられる１又は複数のコードワードの複数のハードエラーに関連付けられるエラー訂正ポインタ（ＥＣＰ）情報を含む複数のＥＣＰを格納するＥＣＰブロックと、
前記ＥＣＰブロックに連結されて前記メモリに格納されるデータを読み出す読み出しモジュールを含むメモリコントローラと、
を備え、
前記メモリに格納されるデータを読み出すことは、
前記メモリから読み出されるコードワード中のハードエラーのビット数が閾値を超えるかどうかを決定することと、
前記コードワード中の前記ハードエラーのビット数が前記閾値を超えるという決定に応答して、前記複数のＥＣＰの１又は複数の中の前記コードワードの前記複数のハードエラーに関連付けられる前記ＥＣＰ情報を作成又はアップデートすることと、を含み、
前記読み出しモジュールは、前記コードワードに対してエラー訂正コード（ＥＣＣ）処理を実行するＥＣＣモジュールを含み、前記読み出しモジュールは更に、前記ＥＣＣ処理に失敗したという決定に応答して、前記コードワードの複数のハードエラーに関連付けられる前記ＥＣＰ情報を用いて前記コードワードをデコードする
装置。
【請求項７】
前記読み出しモジュールは、前記コードワードに対してエラー訂正コード（ＥＣＣ）処理を実行するＥＣＣモジュールを含み、前記読み出しモジュールは更に、前記ＥＣＣ処理に失敗したという決定に応答して、前記コードワードの複数のハードエラーに関連付けられる前記ＥＣＰ情報を用いて前記コードワードをデコードする
請求項１から５のいずれか一項に記載の装置。
【請求項８】
前記閾値は、前記ＥＣＣ処理によって訂正可能なハードエラーのビット数より小さい
請求項６又は７に記載の装置。
【請求項９】
前記ＥＣＣ処理は第１のＥＣＣ処理であり、前記ＥＣＣモジュールは更に、前記ＥＣＰ情報を用いて前記コードワードに対して第２のＥＣＣ処理を実行する
請求項６から８のいずれか一項に記載の装置。
【請求項１０】
前記読み出しモジュールは、前記第２のＥＣＣ処理に失敗した場合、独立シリコンエレメントの冗長アレイ（ＲＡＩＳＥ）を用いて前記コードワードをデコードする
請求項９に記載の装置。
【請求項１１】
前記メモリは相変化メモリ又はクロスポイントメモリである
請求項１から１０のいずれか一項に記載の装置。
【請求項１２】
前記ＥＣＰブロックは前記メモリコントローラに含まれる
請求項１から１１のいずれか一項に記載の装置。
【請求項１３】
メモリからデータを読み出すための装置であって、
メモリに格納されるコードワードからデータを読み出し、
前記コードワードに対してエラー訂正コード（ＥＣＣ）処理を実行し、
前記ＥＣＣ処理が、前記データを復元すべく前記コードワードを成功裏にデコードすることに失敗したと決定し、
前記ＥＣＣ処理に失敗したという前記決定に応答して、１又は複数のエラー訂正ポインタ（ＥＣＰ）から前記コードワードに関連付けられるＥＣＰ情報を読み出し、
前記ＥＣＰ情報に基づいて、前記データを復元すべく前記コードワードをデコードする
読み出しモジュールを含むメモリコントローラを備える
装置。
【請求項１４】
メモリからデータを読み出すための方法であって、
メモリに格納されるコードワードからデータを読み出す段階と、
前記コードワードに対してエラー訂正コード（ＥＣＣ）処理を実行する段階と、
前記ＥＣＣ処理が、前記データを復元すべく前記コードワードを成功裏にデコードすることに失敗したと決定する段階と、
前記ＥＣＣ処理に失敗したという前記決定に応答して、１又は複数のエラー訂正ポインタ（ＥＣＰ）から前記コードワードに関連付けられるＥＣＰ情報を読み出す段階と、
前記ＥＣＰ情報に基づいて、前記データを復元すべく前記コードワードをデコードする段階と、を備える
方法。
【請求項１５】
前記コードワード中のハードエラーのビット数を決定する段階と、
前記コードワード中の前記ハードエラーのビット数が閾値を超えると決定する段階と、
前記コードワード中の前記ハードエラーのビット数が前記閾値を超えるという前記決定に応答して、前記コードワードに関連付けられる前記ＥＣＰ情報を作成又はアップデートする段階と、を更に備える
請求項１４に記載の方法。
【請求項１６】
前記閾値は、前記ＥＣＣ処理によって訂正可能なハードエラーのビット数より小さい
請求項１５に記載の方法。
【請求項１７】
前記閾値は第１の閾値であり、前記方法は、
前記コードワード中の前記ハードエラーのビット数が、前記第１の閾値より高い第２の閾値を超えると決定する段階と、
前記ハードエラーのビット数が前記第２の閾値を超えるという前記決定に応答して、前記コードワードに関連付けられる複数のメモリセルを更に使用することをやめる段階と、を更に備える
請求項１５に記載の方法。
【請求項１８】
前記メモリの複数のコードワードに関連付けられるＥＣＰ情報を分析して、前記メモリがバス障害を有すると決定する段階を更に備える
請求項１４に記載の方法。
【請求項１９】
前記ＥＣＣ処理は第１のＥＣＣ処理であり、前記方法は、
前記ＥＣＰ情報に基づいて、前記コードワードに対して第２のＥＣＣ処理を実行する段階と、
前記第２のＥＣＣ処理に失敗したと決定する段階と、
前記第２のＥＣＣ処理に失敗したという前記決定に応答して、前記コードワードをデコードして前記データを復元すべく、独立シリコンエレメントの冗長アレイ（ＲＡＩＳＥ）を実行する段階と、を更に備える
請求項１４から１８の何れか一項に記載の方法。
【請求項２０】
コンピューティングのためのシステムであって、
第１のコードワードを含む複数のコードワードを格納するメモリと、
前記メモリに格納されるデータに関連付けられる１又は複数のコードワードの複数のハードエラーに関連付けられるエラー訂正ポインタ（ＥＣＰ）情報を含む複数のＥＣＰを格納するＥＣＰブロックと、
前記メモリに連結される読み出しモジュールを含むメモリコントローラと、を備え、
前記読み出しモジュールは、
前記メモリから前記第１のコードワードを読み出し、
前記第１のコードワードが成功裏にデコードされたと決定し、
前記第１のコードワードが成功裏にデコードされたという前記決定に応答して、前記第１のコードワード中のハードエラーのビット数を決定し、
前記第１のコードワード中の前記ハードエラーのビット数が閾値を超えると決定し、
前記第１のコードワード中の前記ハードエラーのビット数が前記閾値を超えるという前記決定に応答して、前記第１のコードワードの複数のハードエラーに関連付けられる前記ＥＣＰ情報を前記ＥＣＰブロックに格納し、
前記閾値は１より大きい
システム。
【請求項２１】
前記閾値はｔ−ｍであり、
ｔは、前記第１のコードワードに対するエラー訂正コード（ＥＣＣ）処理によって訂正可能な前記ハードエラーのビット数であり、
ｍは、正の整数であり、
前記ｍの値は、プログラム可能である
請求項２０に記載のシステム。
【請求項２２】
コンピューティングのためのシステムであって、
第１のコードワードを含む複数のコードワードを格納するメモリと、
前記メモリに格納されるデータに関連付けられる１又は複数のコードワードの複数のハードエラーに関連付けられるエラー訂正ポインタ（ＥＣＰ）情報を含む複数のＥＣＰを格納するＥＣＰブロックと、
前記メモリに連結される読み出しモジュールを含むメモリコントローラと、を備え、
前記読み出しモジュールは、
前記メモリから前記第１のコードワードを読み出し、
前記第１のコードワードが成功裏にデコードされたと決定し、
前記第１のコードワードが成功裏にデコードされたという前記決定に応答して、前記第１のコードワード中のハードエラーのビット数を決定し、
前記第１のコードワード中の前記ハードエラーのビット数が閾値を超えると決定し、
前記第１のコードワード中の前記ハードエラーのビット数が前記閾値を超えるという前記決定に応答して、前記第１のコードワードの複数のハードエラーに関連付けられる前記ＥＣＰ情報を前記ＥＣＰブロックに格納し、
前記閾値は第１の閾値であり、前記読み出しモジュールは更に、
前記第１のコードワード中の前記ハードエラーのビット数が、前記第１の閾値より高い第２の閾値を超えると決定し、
前記ハードエラーのビット数が前記第２の閾値を超えるという前記決定に応答して、前記第１のコードワードに関連付けられる前記メモリの複数のメモリセルを更に使用することをやめる
システム。
【請求項２３】
コンピューティングのためのシステムであって、
第１のコードワードを含む複数のコードワードを格納するメモリと、
前記メモリに格納されるデータに関連付けられる１又は複数のコードワードの複数のハードエラーに関連付けられるエラー訂正ポインタ（ＥＣＰ）情報を含む複数のＥＣＰを格納するＥＣＰブロックと、
前記メモリに連結される読み出しモジュールを含むメモリコントローラと、を備え、
前記読み出しモジュールは、
前記メモリから前記第１のコードワードを読み出し、
前記第１のコードワードが成功裏にデコードされたと決定し、
前記第１のコードワードが成功裏にデコードされたという前記決定に応答して、前記第１のコードワード中のハードエラーのビット数を決定し、
前記第１のコードワード中の前記ハードエラーのビット数が閾値を超えると決定し、
前記第１のコードワード中の前記ハードエラーのビット数が前記閾値を超えるという前記決定に応答して、前記第１のコードワードの複数のハードエラーに関連付けられる前記ＥＣＰ情報を前記ＥＣＰブロックに格納し、
前記読み出しモジュールは更に、前記メモリの前記複数のコードワードに関連付けられるＥＣＰ情報に基づいて、前記メモリがバス障害を有すると決定する
システム。
【請求項２４】
コンピューティングのためのシステムであって、
第１のコードワードを含む複数のコードワードを格納するメモリと、
前記メモリに格納されるデータに関連付けられる１又は複数のコードワードの複数のハードエラーに関連付けられるエラー訂正ポインタ（ＥＣＰ）情報を含む複数のＥＣＰを格納するＥＣＰブロックと、
前記メモリに連結される読み出しモジュールを含むメモリコントローラと、を備え、
前記読み出しモジュールは、
前記メモリから前記第１のコードワードを読み出し、
前記第１のコードワードが成功裏にデコードされたと決定し、
前記第１のコードワードが成功裏にデコードされたという前記決定に応答して、前記第１のコードワード中のハードエラーのビット数を決定し、
前記第１のコードワード中の前記ハードエラーのビット数が閾値を超えると決定し、
前記第１のコードワード中の前記ハードエラーのビット数が前記閾値を超えるという前記決定に応答して、前記第１のコードワードの複数のハードエラーに関連付けられる前記ＥＣＰ情報を前記ＥＣＰブロックに格納し、
前記ＥＣＰ情報は、前記メモリ中のどこに前記第１のコードワードが格納されるかを特定する前記第１のコードワードの識別子を含み、又はハードエラーを含む前記第１のコードワードの複数のビット及びそれらのビットの正しい値を示し、
前記複数のＥＣＰは、前記ＥＣＰブロックにおいて２分木で配列される
システム。
【請求項２５】
コンピューティングのためのシステムであって、
第１のコードワードを含む複数のコードワードを格納するメモリと、
前記メモリに格納されるデータに関連付けられる１又は複数のコードワードの複数のハードエラーに関連付けられるエラー訂正ポインタ（ＥＣＰ）情報を含む複数のＥＣＰを格納するＥＣＰブロックと、
前記メモリに連結される読み出しモジュールを含むメモリコントローラと、を備え、
前記読み出しモジュールは、
前記メモリから前記第１のコードワードを読み出し、
前記第１のコードワードが成功裏にデコードされたと決定し、
前記第１のコードワードが成功裏にデコードされたという前記決定に応答して、前記第１のコードワード中のハードエラーのビット数を決定し、
前記第１のコードワード中の前記ハードエラーのビット数が閾値を超えると決定し、
前記第１のコードワード中の前記ハードエラーのビット数が前記閾値を超えるという前記決定に応答して、前記第１のコードワードの複数のハードエラーに関連付けられる前記ＥＣＰ情報を前記ＥＣＰブロックに格納し、
前記読み出しモジュールは、前記第１のコードワードに対してエラー訂正コード（ＥＣＣ）処理を実行するＥＣＣモジュールを含み、前記読み出しモジュールは更に、前記ＥＣＣ処理に失敗したという決定に応答して、前記ＥＣＰ情報を用いて前記第１のコードワードをデコードする
システム。
【請求項２６】
前記読み出しモジュールは、前記第１のコードワードに対してエラー訂正コード（ＥＣＣ）処理を実行するＥＣＣモジュールを含み、前記読み出しモジュールは更に、前記ＥＣＣ処理に失敗したという決定に応答して、前記ＥＣＰ情報を用いて前記第１のコードワードをデコードする
請求項２０から２４のいずれか一項に記載のシステム。
【請求項２７】
前記閾値は、前記ＥＣＣ処理によって訂正可能なハードエラーのビット数より小さい
請求項２５又は２６に記載のシステム。
【請求項２８】
前記ＥＣＣ処理は第１のＥＣＣ処理であり、前記ＥＣＣモジュールは更に、前記ＥＣＰ情報を用いてデコードされた前記第１のコードワードに対して第２のＥＣＣ処理を実行し、前記読み出しモジュールは更に、前記第２のＥＣＣ処理に失敗したという決定に応答して、独立シリコンエレメントの冗長アレイ（ＲＡＩＳＥ）を用いて前記第１のコードワードをデコードする
請求項２５から２７のいずれか一項に記載のシステム。
【請求項２９】
前記メモリは相変化メモリ又はクロスポイントメモリである
請求項２０から２８の何れか一項に記載のシステム。
【請求項３０】
メモリからデータを読み出すためのシステムであって、
メモリに格納されるコードワードからデータを読み出し、
前記コードワードに対してエラー訂正コード（ＥＣＣ）処理を実行し、
前記ＥＣＣ処理が、前記データを復元すべく前記コードワードを成功裏にデコードすることに失敗したと決定し、
前記ＥＣＣ処理に失敗したという前記決定に応答して、１又は複数のエラー訂正ポインタ（ＥＣＰ）から前記コードワードに関連付けられるＥＣＰ情報を読み出し、
前記ＥＣＰ情報に基づいて、前記データを復元すべく前記コードワードをデコードする
読み出しモジュールを含むメモリコントローラを備える
システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の複数の実施形態は、概してメモリの技術分野に関する。特定の複数の実施形態はメモリコントローラに関する。
【背景技術】
【０００２】
メモリエラーは、読み出す度に起こるハードエラー（例えば、固定されたビット）、又はランダムに生じるソフトエラーに分類され得る。例えば、複数のクロスポイントメモリにおいて、メモリセルの閾値電圧又は抵抗が選択電圧より高い場合、当該セルは論理値（例えば、０又は１）に固定され得る。ハードエラーは、複数のクロスポイントメモリにおいてはエラーのかなりの部分であるといえる。
【図面の簡単な説明】
【０００３】
複数の実施形態が、複数の添付の図面と併せて以下の発明を実施するための形態を読むことにより容易に理解されるだろう。この説明を容易にするために、同様の参照番号は同様の構造要素を指す。複数の実施形態は、添付の図面の複数の図において例として示されるのであり、限定するために示されるのではない。
【図１】様々な実施形態に係る、例示的なメモリシステムを示す。
【図２】様々な実施形態に係る、メモリからデータを読み出すための読み出し処理を示す。
【図３】様々な実施形態に係る、本明細書において説明される複数の装置及び複数の方法を用いるべく構成される例示的なシステムを示す。
【発明を実施するための形態】
【０００４】
以下の発明を実施するための形態においては、本明細書の一部を形成する添付の図面を参照する。明細書全体を通して、同様の数字は同様の部分を指し、明細書中、実施され得る複数の実施形態が例示として示される。本開示の範囲を逸脱することなく、複数の他の実施形態が用いられ得て、構造的又は論理的な複数の変更が成されるということが理解されるべきである。故に、以下の発明を実施するための形態は限定的な意味で解釈されるべきでなく、複数の実施形態の範囲は、添付の特許請求の範囲及びその均等物によって定義される。
【０００５】
特許請求の範囲の主題を理解する上で最も役立つような形で、様々な動作が複数の別個のアクション又は動作として順に記載され得る。しかしながら、記載の順序は、これらの動作が必ず順序に依存すると示唆するものと解釈されるべきではない。特に、これらの動作は提示の順序で実行されなくてもよい。記載される複数の動作は、記載された実施形態とは異なる順序で実行されてよい。様々な追加の動作が実行されてよく、及び／又は、記載された複数の動作は複数の追加の実施形態においては省略されてよい。
【０００６】
本開示の目的のために、「Ａ及び／又はＢ」及び「Ａ又はＢ」という表現は、（Ａ）、（Ｂ）、又は（Ａ及びＢ）を意味する。本開示の目的のために、「Ａ，Ｂ、及び／又はＣ」という表現は、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）、又は（Ａ、Ｂ及びＣ）を意味する。
【０００７】
本記載は、「一実施形態において」又は「複数の実施形態において」という表現を使用し、それらは各々、同じ又は異なる実施形態のうちの１又は複数を指す。更に、「備える」、「含む」、「有する」等の用語は、本開示の複数の実施形態に関して用いられるときは同義である。
【０００８】
本明細書において用いられるとき、「モジュール」という用語は、特定用途向け集積回路（ＡＳＩＣ）、電子回路、１又は複数のソフトウェア又はファームウェアのプログラムを実行するプロセッサ（共有、専用、又はグループの）及び／又はメモリ（共有、専用、又はグループの）、組み合わせ論理回路、及び／又は記載される機能を提供する他の好適な複数のコンポーネントを指すか、それらの一部であるか、又はそれらを含み得る。本明細書において用いられるとき、「コンピュータによって実施される方法」とは、１又は複数のプロセッサ、１又は複数のプロセッサを有するコンピュータシステム、（１又は複数のプロセッサを含み得る）スマートフォンなどのモバイルデバイス、タブレット、ラップトップコンピュータ、セットトップボックス、ゲーム機などによって実行される任意の方法を指し得る。
【０００９】
図１は、様々な実施形態に係るメモリシステム１００を示す。メモリシステム１００は、メモリコントローラ１０２、メモリ１０４、及びエラー訂正ポインタ（ＥＣＰ）ブロック１０６を含み得る。メモリ１０４は、限定はされないが、ＮＡＮＤ（フラッシュ）メモリ、強誘電体ランダムアクセスメモリ（ＦｅＴＲＡＭ）、ナノワイヤベースの不揮発性メモリ、相変化メモリ（ＰＣＭ）などの三次元（３Ｄ）クロスポイントメモリ、メモリスタ技術を組み込むメモリ、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）、スピン転送トルク（ＳＴＴ）−ＭＲＡＭ等を含む様々な形態の揮発性又は不揮発性メモリを実装し得る。ＥＣＰブロック１０６は、エラー訂正コード（ＥＣＣ）と共に用いられて、メモリ１０４に格納されるデータにおいて検出されるハードエラー及びソフトエラーの両方を訂正し得る。ＥＣＰブロック１０６は複数のＥＣＰ１０８を含み得る。複数の他の実施形態においては、ＥＣＰブロック１０６はメモリ１０４に含まれ得る。更に複数の他の実施形態において、ＥＣＰブロック１０６はメモリコントローラ１０２に含まれ得る。
【００１０】
メモリコントローラ１０２は、メモリ１０４へのデータの書き込み、及び／又はメモリ１０４からのデータの読み出しを制御し得る。例えば、メモリコントローラ１０２はメモリ１０４へデータを書き込むための書き込みモジュール１１０と、メモリ１０４からデータを読み出すための読み出しモジュール１１２とを含み得る。メモリコントローラ１０２は、１又は複数の他のコンポーネント（例えば、プロセッサ）とインタフェースで接続して、当該１又は複数の他のコンポーネントがメモリ１０４にデータを書き込むこと、及び／又は、メモリ１０４からデータを読み出すことを可能にし得る。複数の実施形態においては、メモリコントローラ１０２はメモリ１０４と共に同じパッケージ内に含まれ得る。 
【００１１】
様々な実施形態において、メモリ１０４に格納されるデータは、複数のコードワードで配列され得る。読み出しモジュール１１２は、複数のバスラインを有するバス１１４を介してメモリ１０４に連結され得る。読み出しモジュール１１２は更にＥＣＣモジュール１１６を含み、メモリ１０４から読み出されるデータに対してＥＣＣ処理を実行し得る。
【００１２】
複数の実施形態において、メモリコントローラ１０２は本開示の教示が組み込まれ、ＥＣＰ１０６を用いて、メモリ１０４からデータを読み出す際に発生する複数のハードエラーを処理しうる。このことは、以下により完全に記載される。
【００１３】
図２は、様々な実施形態に係る、メモリコントローラ１０２によって実行され得る読み出し処理２００を示す。
【００１４】
処理２００のブロック２０２において、メモリコントローラ１０２の読み出しモジュール１１２は、メモリ１０４に格納されるコードワードを読み出すことを試み得る（例えばバス１１４を介して）。コードワードは、一連のデータビット、例えば、８、１６、３２、又は６４ビット、を含み得て、各ビットは論理０又は論理１のいずれかである。処理２００のブロック２０４において、メモリコントローラ１０２のＥＣＣモジュール１１６は、コードワードに対してＥＣＣ処理を実行してデータをデコードかつ復元し得る。メモリコントローラ１０２は、メモリ１０４にコードワードを書き込むとき、コードワードに関連付けられるＥＣＣを生成し得る。いくつかの実施形態において、ＥＣＣはメモリ１０４に格納され得る。ＥＣＣモジュール１１６によって実行されるＥＣＣ処理において、ＥＣＣモジュール１１６は、メモリコントローラ１０２によって生成されるＥＣＣを用いて、メモリ１０４から読み出されるコードワードがメモリ１０４に書き込まれたコードワードと同じかどうかを決定し得る。メモリ１０４から読み出されるコードワードが１又は複数のエラー（例えば、ハードエラー及び／又はソフトエラー）を含む場合、ＥＣＣモジュール１１６は、コードワードに関連付けられるＥＣＣを用いて、コードワードを復元すべく複数のエラーを特定し、かつ訂正し得る。
【００１５】
ブロック２０４におけるＥＣＣ処理が成功する（例えば、ＥＣＣによって検証されたようにコードワードが正確に復元される）場合、処理２００のブロック２０６において、読み出しモジュール１１２は、コードワード中のハードエラーの数を決定し得る。例えば、読み出しモジュール１１２はメモリ１０４のメモリセルに関連付けられるエラーの履歴を記録し得る。同じメモリセルが、連続ｋ回（ここでｋは正の整数）、エラー（例えば、論理０ではなく論理１を格納するなどの同じタイプのエラー）を有する場合、そのメモリセルはハードエラーを有するとしてフラグが立てられる。
【００１６】
様々な実施形態において、読み出しモジュール１１２はハードエラーの数を閾値と比較し得る。コードワード中のハードエラーの数が閾値を超えるという決定に応答して、読み出しモジュール１０８はそれらのハードエラーに関連付けられるＥＣＰ情報を作成及び／又はアップデートし得る。読み出しモジュール１０８は、各ＥＣＰ１０８においてＥＣＰ情報を格納し得る。ＥＣＰ情報は、例えばコードワードの識別子（例えば、メモリ１０４中のどこにコードワードが格納されるかを特定する論理ブロックアドレス（ＬＢＡ））を含み得て、ハードエラーを含むコードワードの複数のビットを示し、かつそれらのビットの正しい値を示し得る。いくつかの実施形態において、ＥＣＰ１０８はＥＣＰブロック１０６において２分木で配列され得る。２分木であることによって、読み出しモジュール１１２がＥＣＰブロック１０６をスキャンし、かつ所望のコードワードについてのＥＣＰ情報を（例えば、ＬＢＡに基づいて）迅速に見つけることを可能にし得る。
【００１７】
いくつかの実施形態において、閾値は、ＥＣＣ処理によって訂正可能なハードエラーの数より小さくてよい。例えば、いくつかの実施形態において、閾値はｔ−ｍであり得る。ここで、ｔはＥＣＣ処理によって訂正可能なハードエラーの数であり、ｍは正の整数（例えば２）である。いくつかの実施形態において、ｍの値は、（例えばファームウェアによって）プログラム可能であり得る。
【００１８】
いくつかの実施形態において、閾値は１より大きくてよい。つまり、ＥＣＰ情報は、メモリ１０４中の全てのハードエラーについて格納されなくてよく、それにより、ＥＣＰのオーバヘッドを低減し得る。いくつかの実施形態においては、ＥＣＰ１０８は、必要に応じて、メモリ１０４に格納される複数のコードワードに動的に割り当てられ得る。
【００１９】
しかしながら、ブロック２０４においてＥＣＣ処理に失敗する場合、処理２００のブロック２０８において読み出しモジュール１１２は、（例えば、ブロック２０６の前の動作の間に作成されたような）コードワードについてのＥＣＰ情報が存在するかどうかを決定し得る。ＥＣＰ情報が存在する場合、読み出しモジュール１１２はＥＣＰ情報を用いてコードワードをデコードかつ復元し得る。例えば、複数のハードエラーを有するコードワードの複数のビットは、ＥＣＰ情報によって提供されるような複数の正しいビットで置換され得る。ＥＣＰ情報は、複数のハードエラーを含むコードワードの複数のビットを示し、かつ、それらのビットの正しい値を示し得る。
【００２０】
上述したように、読み出しモジュール１１２は、ブロック２０４におけるＥＣＣ処理に失敗したという決定に応答して、ＥＣＰ情報を用いてコードワードをデコードかつ復元し得る。ブロック２０４におけるＥＣＣ処理に成功する場合、ＥＣＰ情報は用いられなくてよい。従って、メモリから読み出される全てのデータ及び／又はコードワードについて複数のＥＣＰを用いる読み出し処理と比べて、処理２００はレイテンシの低減をもたらし得る。
【００２１】
追加的又は代替的に、ＥＣＰ１０８はより低い強度のＥＣＣコード（例えば、ＢＣＨコード）の使用を可能にし得る。より低い強度のＥＣＣコードは、ＥＣＣ用に指定されるメモリのオーバヘッドを低減し得る。ＥＣＰ情報は、コードワード中のハードエラーの数が閾値を超える場合にのみ格納され得るので、ＥＣＰブロック１０６に対して必要とされるオーバヘッドは、同じ量のエラーを訂正するためにＥＣＣに対して必要とされるオーバヘッドより小さいであろう。
【００２２】
処理２００のブロック２１０において、ＥＣＣモジュール１１６は、（例えば、ブロック２０８において）ＥＣＰ情報を用いてデコードされるコードワードに対してＥＣＣ処理を実行し得る。ブロック２１０におけるＥＣＣ処理は、上述された、ブロック２０４において実行されるＥＣＣ処理と同様であり得る。ブロック２１０におけるＥＣＣ処理が成功する（例えば、コードワードがＥＣＣによって検証されるように正確に復元される）場合、ブロック２０６において、上述されたように、読み出しモジュール１１２は、コードワード中のハードエラーの数を決定し、当該コードワードについてのＥＣＰ情報をアップデート及び／又は作成し得る。
【００２３】
いくつかの実施形態において、ブロック２１０におけるＥＣＣ処理に失敗する場合、処理２００は更にブロック２１２を含み得る。ブロック２１２において、読み出しモジュール１１２は独立シリコンエレメントの冗長アレイ（ＲＡＩＳＥ）を用いてコードワードをデコードし得る。ＲＡＩＳＥが使用される場合、コードワードはメモリ１０４の複数の独立したダイにわたって格納され得る。処理２００のブロック２１４において、ＥＣＣモジュール１１６は、ＲＡＩＳＥを用いてデコードされるデータに対してＥＣＣ処理を実行し得る。
【００２４】
ブロック２１４におけるＥＣＣ処理に成功する場合、上述されたように処理２００はブロック２０６の動作を実行し得る。しかしながら、ブロック２１４におけるＥＣＣ処理に失敗する場合、ブロック２１６において読み出しモジュール１１２はコードワードの読み出しの失敗（例えば、訂正不可能ビットエラーレート（ＵＢＥＲ）イベント）を宣言し得る。
【００２５】
上述したように、読み出しモジュール１１２はコードワード中のハードエラーの数を第１の閾値と比較し、ハードエラーの数が第１の閾値を超える場合、コードワードについてのＥＣＰ情報を作成及び／又はアップデートし得る。いくつかの実施形態において、読み出しモジュール１１２は更に、コードワード中のハードエラーの数を、第１の閾値より高い第２の閾値と比較し得る。コードワード中のハードエラーの数が第２の閾値を超える場合、読み出しモジュール１１２は、当該コードワードに関連付けられるメモリ１０４の複数のメモリセルを更に使用することをやめてもよい。いくつかの実施形態において、第２の閾値は、ＥＣＣ処理を用いて訂正可能であるエラーの数に等しいか、又はそれより大きいこともあり、コードワードに関連付けられるメモリセルからの全てのデータの読み出しは、ＥＣＣ処理に失敗する可能性が高い。
【００２６】
いくつかの実施形態において、読み出しモジュール１１２は、メモリ１０４が、メモリ１０４の複数のコードワードに関連付けられるＥＣＰ情報に基づいて、バス障害、又はより高レベルの障害を有すると決定することもある。例えば、読み出しモジュール１１２は、複数のコードワードについてのＥＣＰ情報を分析し得て、かつ、バスラインに関連付けられる複数のビット上に複数のハードエラーを有するコードワードの数が閾値を超える場合、バス１１４のバスラインが障害を有していると決定し得る。
【００２７】
いくつかの実施形態において、メモリコントローラ１０２は、メモリ１０４のためのバックグラウンドデータリフレッシュ（ＢＤＲ）処理中、ＥＣＰ情報を作成、アップデート、及び／又は使用し得る。ＢＤＲ処理において、コードワードはメモリ１０４から読み出され、メモリ１０４に再書き込みされて、コードワードを維持し得る。
【００２８】
ＢＤＲ処理中にＥＣＰ情報を作成し、アップデートし、及び／又は使用することで、メモリコントローラに、ホストデバイスのための読み出し動作中に複数のエラーの処理のための準備をさせ得る。
【００２９】
図３は、様々な実施形態に係る、本明細書において説明される複数の装置及び／又は複数の方法（例えば、メモリコントローラ１０２、メモリ１０４、ＥＣＰブロック１０６、及び／又は読み出し処理２００）を用い得る例示的なコンピューティングデバイス３００を示す。示されるように、コンピューティングデバイス３００は、１又は複数のプロセッサ３０４（１つが示される）及び少なくとも１つの通信チップ３０６などのいくつかのコンポーネントを含み得る。様々な実施形態において、１又は複数のプロセッサ３０４の各々は１又は複数のプロセッサコアを含み得る。様々な実施形態において、少なくとも１つの通信チップ３０６は、１又は複数のプロセッサ３０４に物理的かつ電気的に連結され得る。更なる実装において、通信チップ３０６は１又は複数のプロセッサ３０４の一部であり得る。様々な実施形態において、コンピューティングデバイス３００はプリント回路基板（ＰＣＢ）３０２を含み得る。これらの実施形態については、１又は複数のプロセッサ３０４及び通信チップ３０６はＰＣＢ上に配置され得る。代替的な複数の実施形態において、様々なコンポーネントはＰＣＢ３０２を使用することなく連結される。
【００３０】
用途に応じて、コンピューティングデバイス３００は、ＰＣＢ３０２に物理的かつ電気的に連結されてもされなくてもよい複数の他のコンポーネントを含み得る。これらの他のコンポーネントは、限定はされないが、メモリコントローラ３０５、揮発性メモリ（例えば、ＤＲＡＭ３０８）、リードオンリメモリ３１０（ＲＯＭ）及びストレージデバイス３１１（例えば、ハードディスクドライブ（ＨＤＤ））などの不揮発性メモリ、Ｉ／Ｏコントローラ３１４、デジタル信号プロセッサ（不図示）、暗号プロセッサ（不図示）、グラフィックスプロセッサ３１６、１又は複数のアンテナ３１８、ディスプレイ（不図示）、タッチスクリーンディスプレイ３２０、タッチスクリーンコントローラ３２２、バッテリ３２４、オーディオコーデック（不図示）、ビデオコーデック（不図示）、全地球測位システム（ＧＰＳ）デバイス３２８、コンパス３３０、加速度計（不図示）、ジャイロスコープ（不図示）、スピーカ３３２、カメラ３３４、（ハードディスクドライブ、ソリッドステートドライブ、コンパクトディスク（ＣＤ）、デジタルバーサタイルディスク（ＤＶＤ）などの）大容量ストレージデバイス（不図示）などを含む。様々な実施形態において、プロセッサ３０４は複数の他のコンポーネントと共に同じダイ上に集積されて、システムオンチップ（ＳｏＣ）を形成し得る。
【００３１】
様々な実施形態において、ストレージデバイス３１２ではなく、又はそれに加えて、コンピューティングデバイス３００は、常駐する不揮発性メモリ、例えばフラッシュメモリ３１２、を含み得る。いくつかの実施形態において、１又は複数のプロセッサ３０４及び／又はフラッシュ３１２は、メモリコントローラ３０５による複数のプログラミング命令の実行に応答して、メモリコントローラ３０５が、本明細書において説明される複数の方法（例えば、方法２００）のうちの全て又は選択された複数の態様を実施することを可能にすべく構成される複数のプログラミング命令を格納する、関連付けられたファームウェア（不図示）を含み得る。換言すると、メモリコントローラ３０５は本明細書において説明されるメモリコントローラ１０２であってよい。様々な実施形態において、これらの態様は、複数のプログラム可能論理デバイスなどの複数のハードウェアコンポーネントを用いて、追加的又は代替的に実施され得る。
【００３２】
ＤＲＡＭ３０８、フラッシュメモリ３１２、及び／又はストレージデバイス３１１は、本明細書において説明されるメモリ１０４を含み得る。メモリコントローラ３０５はまた、ＤＲＡＭ３０８、フラッシュメモリ３１２、及び／又はストレージデバイス３１１からデータを読み出す、又はそれらにデータを書き込むために用いられ得る。
【００３３】
いくつかの実施形態において、メモリコントローラ３０５はコンピューティングデバイス３００のメモリコントローラハブ（ＭＣＨ）に含まれ得る。メモリコントローラ３０５は、コンピューティングデバイス３００の１又は複数の他のコンポーネント、例えば、プロセッサ３０４、ＤＲＡＭ３０８、フラッシュメモリ３１２、及び／又はストレージデバイス３１１のうちの１又は複数、に追加的又は代替的に含まれ得る。いくつかの実施形態において、メモリコントローラ３０５はプロセッサ３０４のうちの１又は複数と共にパッケージングされて、システムオンチップ（ＳｏＣ）を形成し得る。
【００３４】
通信チップ３０６は、コンピューティングデバイス３００への、及びコンピューティングデバイス３００からのデータの転送用の有線及び／又は無線通信を可能にし得る。「無線」という用語及びその複数の派生語は、非固体の媒体を通して、変調された電磁放射線を使用することによってデータを通信し得る回路、デバイス、システム、方法、技術、通信チャネル等を説明すべく用いられ得る。当該用語は、関連付けられた複数のデバイスがいずれの有線も含まないことを暗示するものではないが、いくつかの実施形態においては全く含まないであろう。
【００３５】
通信チップ３０６は、限定はされないが、ＩＥＥＥ７０２．２０、汎用パケット無線サービス（ＧＰＲＳ）、エボリューションデータオプティマイズド（Ｅｖ−ＤＯ）、次世代高速パケットアクセス（ＨＳＰＡ＋）、次世代高速ダウンリンクパケットアクセス（ＨＳＤＰＡ＋）、次世代高速アップリンクパケットアクセス（ＨＳＵＰＡ＋）、汎欧州デジタル移動電話方式（ＧＳＭ（登録商標））、ＧＳＭ（登録商標）進化型高速データレート（ＥＤＧＥ）、符号分割多重アクセス（ＣＤＭＡ）、時分割多重アクセス（ＴＤＭＡ）、デジタル携帯電話方式（ＤＥＣＴ）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、これらの派生を含むいくつかの無線規格または無線プロトコルのうちの何れか、および３Ｇ、４Ｇ、５Ｇおよび以降の世代として指定されるあらゆる他の無線プロトコルも実装し得る。コンピューティングデバイス３００は複数の通信チップ３０６を含み得る。例えば、第１の通信チップ３０６は、Ｗｉ−Ｆｉ（登録商標）及びＢｌｕｅｔｏｏｔｈ（登録商標）などの短距離無線通信専用であってよく、第２の通信チップ３０６はＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ（登録商標）、ＬＴＥ、Ｅｖ−ＤＯ、及びその他のものなどの長距離無線通信専用であってよい。
【００３６】
様々な実装において、コンピューティングデバイス３００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、コンピューティングタブレット、パーソナルデジタルアシスタント（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメント制御ユニット（例えば、ゲーム機又は自動車用エンターテイメントユニット）、デジタルカメラ、電気機器、携帯音楽プレーヤ、又はデジタルビデオレコーダであってよい。複数の更なる実装において、コンピューティングデバイス３００はデータを処理する任意の他の電子デバイスであってよい。以下にいくつかの非限定的な例が提供される。 
【００３７】
例１は、メモリからデータを読み出すための装置であって、メモリから読み出されるコードワード中のハードエラーの数が閾値を超えるかどうかを決定し、コードワード中のハードエラーの数が閾値を超えるとの決定に応答して、コードワードの複数のハードエラーに関連付けられるエラー訂正ポインタ（ＥＣＰ）情報を１又は複数のＥＣＰに格納すべく構成される読み出しモジュールを備える装置である。
【００３８】
例２は例１の装置であり、読み出しモジュールは、コードワードに対してＥＣＣ処理を実行するためのエラー訂正コード（ＥＣＣ）モジュールを含み、読み出しモジュールは、ＥＣＣ処理に失敗したとの決定に応答して、ＥＣＰ情報を用いてコードワードをデコードすべく更に構成される。
【００３９】
例３は例２の装置であり、閾値は、ＥＣＣ処理によって訂正可能なハードエラーの数より小さい。
【００４０】
例４は例２の装置であり、ＥＣＣ処理は第１のＥＣＣ処理であり、ＥＣＣモジュールは、ＥＣＰ情報を用いて、コードワードに対して第２のＥＣＣ処理を実行すべく更に構成される。
【００４１】
例５は例４の装置であり、読み出しモジュールは、第２のＥＣＣ処理に失敗する場合、独立シリコンエレメントの冗長アレイ（ＲＡＩＳＥ）を用いてコードワードをデコードすべく構成される。
【００４２】
例６は例１から例５のうちの何れか１つの装置であり、閾値は第１の閾値であり、読み出しモジュールは、コードワード中のハードエラーの数が、第１の閾値より高い第２の閾値を超えると決定し、ハードエラーの数が第２の閾値を超えるという決定に応答して、コードワードに関連付けられるメモリの複数のメモリセルを更に使用することをやめるべく更に構成される。
【００４３】
例７は例１から例５のうちの何れか１つの装置であり、読み出しモジュールは、メモリに格納される複数のコードワードに関連付けられるＥＣＰ情報に基づいて、メモリがバス障害を有すると決定すべく更に構成される。例８は例１の装置であり、メモリは相変化メモリである。 例９は例１の装置であり、メモリはクロスポイントメモリである。 
【００４４】
例１０は例１の装置であり、読み出しモジュールは装置のメモリコントローラに含まれる。
【００４５】
例１１はメモリからデータを読み出すための方法であって、当該方法は、メモリに格納されるコードワードからデータを読み出す段階と、コードワードに対してエラー訂正コード（ＥＣＣ）処理を実行する段階と、ＥＣＣ処理が、データを復元すべくコードワードを成功裏にデコードすることに失敗したと決定する段階と、ＥＣＣ処理に失敗したという決定に応答して、コードワードに関連付けられるエラー訂正ポインタ（ＥＣＰ）情報を１又は複数のＥＣＰから読み出す段階と、ＥＣＰ情報に基づいて、データを復元すべくコードワードをデコードする段階とを備える。
【００４６】
例１２は例１１の方法であり、当該方法は、コードワード中のハードエラーの数を決定する段階と、コードワード中のハードエラーの数が閾値を超えると決定する段階と、コードワード中のハードエラーの数が閾値を超えるという決定に応答して、コードワードに関連付けられるＥＣＰ情報をアップデートする段階とを更に備える。
【００４７】
例１３は例１２の方法であり、閾値は、ＥＣＣ処理によって訂正可能なハードエラーの数より小さい。
【００４８】
例１４は例１２の方法であり、閾値は第１の閾値であり、当該方法は、コードワード中のハードエラーの数が、第１の閾値より高い第２の閾値を超えると決定する段階と、ハードエラーの数が第２の閾値を超えるという決定に応答して、コードワードに関連付けられるメモリの複数のメモリセルを更に使用することをやめる段階とを更に備える。
【００４９】
例１５は例１１の方法であり、メモリの複数のコードワードに関連付けられるＥＣＰ情報を分析して、メモリがバス障害を有すると決定する段階を更に備える。
【００５０】
例１６は例１１から例１５のうちの何れか１つの方法であり、ＥＣＣ処理は第１のＥＣＣ処理であり、当該方法は、ＥＣＰ情報に基づいて、コードワードに対して第２のＥＣＣ処理を実行する段階と、第２のＥＣＣ処理に失敗したと決定する段階と、第２のＥＣＣ処理に失敗したという決定に応答して、コードワードをデコードしてデータを復元すべく、独立シリコンエレメントの冗長アレイ（ＲＡＩＳＥ）を実行する段階とを更に備える。
【００５１】
例１７はメモリからデータを読み出すためのシステムであって、当該システムは、第１のコードワードを含む複数のコードワードを格納するためのメモリと、当該メモリに連結される読み出しモジュールとを備える。読み出しモジュールは、メモリから第１のコードワードを読み出し、第１のコードワードが成功裏にデコードされたと決定し、第１のコードワードが成功裏にデコードされたという決定に応答して、第１のコードワード中のハードエラーの数を決定し、第１のコードワード中のハードエラーの数が閾値を超えると決定し、第１のコードワード中のハードエラーの数が閾値を超えるという決定に応答して、第１のコードワードの複数のハードエラーに関連付けられるエラー訂正ポインタ（ＥＣＰ）情報を１又は複数のＥＣＰに格納すべく構成される。
【００５２】
例１８は例１７のシステムであり、読み出しモジュールは、第１のコードワードに対してＥＣＣ処理を実行するためのエラー訂正コード（ＥＣＣ）モジュールを含み、読み出しモジュールは、ＥＣＣ処理に失敗したという決定に応答して、ＥＣＰ情報を用いて、第１のコードワードをデコードしてデータを復元すべく更に構成される。
【００５３】
例１９は例１８のシステムであり、閾値は、ＥＣＣ処理によって訂正可能なハードエラーの数より小さい。
【００５４】
例２０は例１８のシステムであり、ＥＣＣ処理は第１のＥＣＣ処理であり、ＥＣＣモジュールは、ＥＣＰ情報を用いてデコードされる第１のコードワードに対して第２のＥＣＣ処理を実行すべく更に構成され、読み出しモジュールは、第２のＥＣＣ処理に失敗したという決定に応答して、独立シリコンエレメントの冗長アレイ（ＲＡＩＳＥ）を用いて第１のコードワードをデコードすべく更に構成される。
【００５５】
例２１は例１７のシステムであり、閾値は第１の閾値であり、読み出しモジュールは、第１のコードワード中のハードエラーの数が、第１の閾値より高い第２の閾値を超えると決定し、ハードエラーの数が第２の閾値を超えるという決定に応答して、第１のコードワードに関連付けられるメモリの複数のメモリセルを更に使用することをやめるべく更に構成される。
【００５６】
例２２は例１７のシステムであり、読み出しモジュールは、メモリの複数のコードワードに関連付けられるＥＣＰ情報に基づいて、メモリがバス障害を有すると決定すべく更に構成される。
【００５７】
例２３は例１７から例２２のうちの何れか１つのシステムであり、メモリは相変化メモリである。
【００５８】
説明の目的のために、複数の特定の実施形態が本明細書において示され説明されてきたが、本出願は、本明細書において述べられた複数の実施形態に対するあらゆる改造形態又は変形形態を網羅することが意図される。故に、本明細書において記載された複数の実施形態は特許請求の範囲によってのみ限定されることが明白に意図される。
【００５９】
本開示が「１つ」若しくは「第１」の要素、又はそれらの均等物を列挙する場合、そのような開示は、１又は複数のそのような要素を含み、２つ又はそれより多くのそのような要素を必要とすることも、それらを除外することもない。更に、識別された複数の要素に対する序数標識（例えば、第１、第２、又は第３）は、それらの要素を区別すべく用いられ、そのような要素の必要な数又は限定された数を示しも暗示もしておらず、別途具体的に記載されない限り、そのような要素の特定の位置又は順序を示しもしない。
【図１】
0006377751.tif 000002
【図２】
0006377751.tif 000003
【図３】
0006377751.tif 000004