(57)【特許請求の範囲】
【請求項１】
第１のメモリおよび第２のメモリを含む２レベルメモリ（２ＬＭ）アーキテクチャを使用して、１または複数のアプリケーションを実行可能な第１の回路であって、前記第１のメモリが前記第２のメモリのレイテンシより低いレイテンシを有する第１の回路と、
第３のメモリも含む前記２ＬＭアーキテクチャを使用して、前記１または複数のアプリケーションを実行可能な第２の回路であって、前記第３のメモリが前記第２のメモリの前記レイテンシより低いレイテンシを有する第２の回路を検出する検出ロジックと、
前記第２のメモリと前記第３のメモリとの間に接続を生じさせる接続ロジックと、
前記第１のメモリからの複数のメモリ内容の第１のコピーが、前記第３のメモリに移行するようにさせるべく、前記第２のメモリを利用する移行ロジックであって、複数のメモリ内容の前記第１のコピーは、オペレーティングシステムに対し透過的な態様で移行される移行ロジックと、
前記第１のメモリ内の複数のメモリ内容の前記第１のコピーの前記第３のメモリへの移行後、前記第１の回路および前記第１のメモリをより低い電力状態にパワーダウンさせ、前記第２のメモリへの継続的な電力供給を生じさせる電力ロジックと、を備え、
前記接続ロジックは、前記第２のメモリと前記第３のメモリとの間の前記接続が終了されるという指標を受信し、
前記電力ロジックは、前記第２のメモリと前記第３のメモリとの間の前記接続が終了されるという前記指標に基づいて、前記第１の回路および前記第１のメモリに対し、前記第１の回路および前記第１のメモリをより高い電力状態にパワーアップさせ、
前記移行ロジックは、前記第２のメモリと前記第３のメモリとの間の前記接続が終了されるという前記指標に基づいて、前記第３のメモリからの複数のメモリ内容の第２のコピーを受信し、複数のメモリ内容の前記第２のコピーが前記第２のメモリに格納され、複数のメモリ内容の前記第２のコピーのうちの少なくとも一部が前記第１のメモリに格納されるようにされ、
複数のメモリ内容の前記第２のコピーのうちの少なくとも複数の部分は、前記第２の回路による前記１または複数のアプリケーションの実行中、生成された１または複数のダーティページを含み、
前記移行ロジックは、超過される前記第３のメモリ内に維持される複数のダーティページの動的な閾値数を含むメモリチェックポイントに基づいて、複数のメモリ内容の前記第２のコピーのうちの前記少なくとも複数の部分を受信し、
前記動的な閾値数は、有線相互接続または無線相互接続を介する前記第２のメモリと前記第３のメモリとの間で複数のメモリ内容の前記第２のコピーを移行するために利用可能なデータ帯域幅、複数の観測されたレイテンシ、または複数の割り当てられた消費電力制限に基づいており、
前記動的な閾値数は、前記第２のメモリへのメモリコントローラ書き込みレイテンシおよび前記第３のメモリからのメモリコントローラ読み取りレイテンシにも基づいている、
装置。
【請求項２】
第１のデバイスに位置される前記第１の回路、前記第１のメモリおよび前記第２のメモリ、並びに第２のデバイスに位置される前記第２の回路および前記第３のメモリを含む、請求項１に記載の装置。
【請求項３】
前記第３のメモリの第２のメモリ容量よりも小さい第１のメモリ容量を有する前記第１のメモリを含む、請求項１または２に記載の装置。
【請求項４】
前記移行ロジックは、前記第３のメモリ内に以前格納され、前記第２の回路による実行時に前記１または複数のアプリケーションによって使用される複数のメモリページを格納するためのメモリページングポリシーに基づいて、複数のメモリ内容の前記第２のコピーのうちの前記少なくとも一部が、前記第１のメモリに格納されるようにし、前記メモリページングポリシーは、アクティブに使用される複数のメモリページを格納すること、前記複数のメモリページに関連付けられた年代に基づいて格納すること、または前記複数のメモリページに関連付けられたアクセスパターンに基づいて格納することのうちの少なくとも１つを含む、請求項１から３のいずれか一項に記載の装置。
【請求項５】
前記第３のメモリに対するページミスに基づいて前記第２のメモリに対するメモリアクセスリクエストを受信し、前記第３のメモリに対する前記ページミスに関連付けられたデータを提供すべく、前記第２のメモリに対する前記メモリアクセスリクエストが満たされるようにする、リクエストロジックを備え、
前記第３のメモリに存在するすべてのダーティページは、前記第３のメモリに対しページミスが発生する場合は前記第２のメモリにコピーされる、
請求項１から４のいずれか一項に記載の装置。
【請求項６】
前記移行ロジックは、超過される前記第３のメモリ内に維持される複数のダーティページの第１または第２の閾値数のうちの１または複数、または複数のダーティページが超過される前記第３のメモリ内に維持されてよい閾値時間を含むライトバックポリシーに基づいて、複数のメモリ内容の前記第２のコピーのうちの前記少なくとも複数の部分を受信し、
前記第１の閾値数は、前記第２のメモリと前記第３のメモリとの間で有線相互接続または無線相互接続を介して複数のメモリ内容の前記第２のコピーを移行するためのデータ帯域幅および複数のレイテンシに基づいており、
前記第２の閾値数は、前記第２のメモリと前記第３のメモリとの間で、有線相互接続または無線相互接続を介して複数のメモリ内容の前記第２のコピーを移行するためのデータ帯域幅能力、または、前記第２のメモリと前記第３のメモリとの間の前記接続の終了に関連付けられた時間制限および前記複数のダーティページに関連付けられたサイズに基づいている、
請求項１に記載の装置。
【請求項７】
第１のメモリおよび第２のメモリを含む２レベルメモリ（２ＬＭ）アーキテクチャを使用して、１または複数のアプリケーションを実行可能な第１の回路であって、前記第１のメモリが前記第２のメモリのレイテンシより低いレイテンシを有する第１の回路上で前記１または複数のアプリケーションを実行する段階と、
第３のメモリも含む前記２ＬＭアーキテクチャを使用して、前記１または複数のアプリケーションを実行可能な第２の回路であって、前記第３のメモリが前記第２のメモリの前記レイテンシより低いレイテンシを有する第２の回路を検出する段階と、
前記第２のメモリを前記第３のメモリに接続する段階と、
前記第１のメモリから前記第３のメモリへ、複数のメモリ内容の第１のコピーを移行させるべく、前記第２のメモリを利用し、複数のメモリ内容の前記第１のコピーを、オペレーティングシステムに対し透過的な態様で移行させる段階と、
前記第１のメモリ内の複数のメモリ内容の前記第１のコピーの前記第３のメモリへの移行後、前記第１の回路および前記第１のメモリをより低い電力状態にパワーダウンさせる段階と、
前記第２のメモリへの電力供給を継続する段階と、
前記第２のメモリと前記第３のメモリとの間の前記接続が終了されるという指標を受信する段階と、
前記第２のメモリと前記第３のメモリとの間の前記接続が終了されるという前記指標に基づいて、前記第１の回路および前記第１のメモリをより高い電力状態にパワーアップさせる段階と、
前記第２のメモリと前記第３のメモリとの間の前記接続が終了されるという前記指標に基づいて、前記第３のメモリからの複数のメモリ内容の第２のコピーを受信し、複数のメモリ内容の前記第２のコピーが前記第２のメモリに格納され、複数のメモリ内容の前記第２のコピーのうちの少なくとも一部が前記第１のメモリに格納される段階と、を備え、
複数のメモリ内容の前記第２のコピーのうちの少なくとも複数の部分は、前記第２の回路による前記１または複数のアプリケーションの実行中、生成された１または複数のダーティページを含み、
超過される前記第３のメモリ内に維持される複数のダーティページの動的な閾値数を含むメモリチェックポイントに基づいて、複数のメモリ内容の前記第２のコピーのうちの前記少なくとも複数の部分が受信され、
前記動的な閾値数は、有線相互接続または無線相互接続を介する前記第２のメモリと前記第３のメモリとの間で複数のメモリ内容の前記第２のコピーを移行するために利用可能なデータ帯域幅、複数の観測されたレイテンシ、または複数の割り当てられた消費電力制限に基づいており、
前記動的な閾値数は、前記第２のメモリへのメモリコントローラ書き込みレイテンシおよび前記第３のメモリからのメモリコントローラ読み取りレイテンシにも基づいている、
方法。
【請求項８】
第１のデバイスに位置される前記第１の回路、前記第１のメモリおよび前記第２のメモリ、並びに第２のデバイスに位置される前記第２の回路および前記第３のメモリを含む、請求項７に記載の方法。
【請求項９】
コンピュータに、
第１のメモリおよび第２のメモリを含む２レベルメモリ（２ＬＭ）アーキテクチャを使用して、１または複数のアプリケーションを実行可能な第１の回路であって、前記第１のメモリが第２のメモリのレイテンシより低いレイテンシを有する第１の回路上で前記１または複数のアプリケーションを実行する手順と、
第３のメモリも含む前記２ＬＭアーキテクチャを使用して、前記１または複数のアプリケーションを実行可能な第２の回路であって、前記第３のメモリが前記第２のメモリの前記レイテンシより低いレイテンシを有する第２の回路を検出する手順と、
前記第２のメモリを前記第３のメモリに接続する手順と、
前記第１のメモリから前記第３のメモリへ、複数のメモリ内容の第１のコピーを移行させるべく、前記第２のメモリを利用し、複数のメモリ内容の前記第１のコピーを、オペレーティングシステムに対し透過的な態様で移行させる手順と、
前記第１のメモリ内の複数のメモリ内容の前記第１のコピーの前記第３のメモリへの移行後、前記第１の回路および前記第１のメモリをより低い電力状態にパワーダウンする手順と、
前記第２のメモリへの電力供給を継続する手順と、
前記第２のメモリと前記第３のメモリとの間の前記接続が終了されるという指標を受信する手順と、
前記第２のメモリと前記第３のメモリとの間の前記接続が終了されるという前記指標に基づいて、前記第１の回路および前記第１のメモリをより高い電力状態にパワーアップさせる手順と、
前記第２のメモリと前記第３のメモリとの間の前記接続が終了されるという前記指標に基づいて、前記第３のメモリからの複数のメモリ内容の第２のコピーを受信し、複数のメモリ内容の前記第２のコピーが前記第２のメモリに格納され、複数のメモリ内容の前記第２のコピーのうちの少なくとも一部が前記第１のメモリに格納される手順と、を実行させ、
複数のメモリ内容の前記第２のコピーのうちの少なくとも複数の部分は、前記第２の回路による前記１または複数のアプリケーションの実行中、生成された１または複数のダーティページを含み、
前記コンピュータにまた、
超過される前記第３のメモリ内に維持される複数のダーティページの動的な閾値数を含むメモリチェックポイントに基づいて、複数のメモリ内容の前記第２のコピーのうちの前記少なくとも複数の部分を受信する手順を実行させ、
前記動的な閾値数は、有線相互接続または無線相互接続を介する前記第２のメモリと前記第３のメモリとの間で複数のメモリ内容の前記第２のコピーを移行するために利用可能なデータ帯域幅、複数の観測されたレイテンシ、または複数の割り当てられた消費電力制限に基づいており、
前記動的な閾値数は、前記第２のメモリへのメモリコントローラ書き込みレイテンシおよび前記第３のメモリからのメモリコントローラ読み取りレイテンシにも基づいている、
プログラム。
【請求項１０】
第１のデバイスに位置される前記第１の回路、前記第１のメモリおよび前記第２のメモリ、並びに第２のデバイスに位置される前記第２の回路および前記第３のメモリを含む、請求項９に記載のプログラム。
【請求項１１】
前記コンピュータにまた、
前記第１のデバイスが有線相互接続を介して前記第２のデバイスに接続するための有線通信チャネルを確立することを可能にする有線インタフェースに連結する前記第１のデバイスに応答し、または前記第１のデバイスが無線相互接続を介して前記第２のデバイスに接続するための無線通信チャネルを確立することを可能にする特定の物理的近接において配置される前記第１のデバイスに応答して前記第２のデバイスを検出する手順と、を実行させる、請求項１０に記載のプログラム。
【請求項１２】
前記コンピュータにまた、
超過される前記第３のメモリ内に維持される複数のダーティページの第１または第２の閾値数のうちの１または複数、または複数のダーティページが超過される前記第３のメモリ内に維持されてよい閾値時間を含むライトバックポリシーに基づいて、複数のメモリ内容の第２のコピーのうちの前記少なくとも複数の部分を受信する手順を実行させる、請求項１０に記載のプログラム。
【請求項１３】
前記第１の閾値数は、前記第１のメモリのためのメモリ容量、または有線相互接続または無線相互接続を介する前記第２のメモリと前記第３のメモリとの間で複数のメモリ内容の前記第２のコピーを移行するためのそれぞれのデータ帯域幅および複数のレイテンシに基づいている、請求項１２に記載のプログラム。
【請求項１４】
前記第２の閾値数は、有線相互接続または無線相互接続を介する前記第２のメモリと前記第３のメモリとの間で複数のメモリ内容の前記第２のコピーを移行するためのデータ帯域幅容量、および前記第２の回路による前記１または複数のアプリケーションの実行中、生成された前記１または複数のダーティページに関連付けられたサイズに少なくとも基づいている、請求項１３に記載のプログラム。
【請求項１５】
第１のメモリおよび第２のメモリを含む２レベルメモリ（２ＬＭ）アーキテクチャを使用して、１または複数のアプリケーションを実行可能な第１の回路であって、前記第１のメモリが前記第２のメモリのレイテンシより低いレイテンシを有する第１の回路と、
第２の回路による実行時に、前記１または複数のアプリケーションによって使用可能な前記２ＬＭアーキテクチャ内に含まれる第３のメモリへの接続の指標を検出し、前記第３のメモリへの前記接続が終了するという指標を受信する検出ロジックであって、前記第３のメモリは、前記第２のメモリの前記レイテンシより低いレイテンシを有する検出ロジックと、
前記１または複数のアプリケーションを実行すべく、前記第２の回路によって使用される前記第３のメモリから送信される複数のメモリ内容の第１のコピーを前記第２のメモリから受信するコピーロジックであって、複数のメモリ内容の前記第１のコピーが前記第１のメモリ内にオペレーティングシステムに対し透過的な態様で格納されるコピーロジックと、
複数のメモリ内容の第２のコピーのうちの少なくとも一部の前記第３のメモリへの移行を可能にすべく、複数のメモリ内容の前記第２のコピーを前記第１のメモリから前記第２のメモリへ送信する移行ロジックと、
複数のメモリ内容の前記第２のコピーの前記第２のメモリへの送信後、前記第１の回路および前記第１のメモリをより低い電力状態にパワーダウンさせる電力ロジックと、を備え、
格納された複数のメモリ内容の前記第１のコピーは、前記１または複数のアプリケーションを実行すべく、前記第１の回路によって使用されるためのものであり、
前記第１のメモリから、前記第２のメモリへ複数のメモリ内容の前記第２のコピーのうちの少なくとも複数の部分を送信するライトバックロジックを備え、
複数のメモリ内容の前記第２のコピーのうちの前記少なくとも複数の部分は、前記第１の回路による前記１または複数のアプリケーションの実行中、生成された１または複数のダーティページを含み、
前記ライトバックロジックは、超過される前記第１のメモリ内に維持される複数のダーティページの動的な閾値数を含むメモリチェックポイントに基づいて、複数のメモリ内容の前記第２のコピーのうちの前記少なくとも複数の部分を送信し、
前記動的な閾値数は、有線相互接続または無線相互接続を介する前記第１のメモリと前記第２のメモリとの間で複数のメモリ内容の前記第２のコピーを移行するために利用可能なデータ帯域幅、複数の観測されたレイテンシ、または複数の割り当てられた消費電力制限に基づいており、
前記動的な閾値数は、前記第２のメモリへのメモリコントローラ書き込みレイテンシおよび前記第１のメモリからのメモリコントローラ読み取りレイテンシにも基づいている、
装置。
【請求項１６】
前記第１のメモリのためのページミス指標を受信するリクエストロジックを備え、
前記ページミス指標は、前記第２のメモリ内に維持されるデータに関連付けられており、
前記リクエストロジックは、
前記データを取得すべく、メモリアクセスリクエストを前記第２のメモリに送信し、
前記第２のメモリから前記データを受信し、
受信された前記データの前記第１のメモリへのコピーを生じさせ、
前記第１のメモリに存在するすべてのダーティページは、前記第１のメモリに対しページミスが発生する場合は前記第２のメモリにコピーされる、
請求項１５に記載の装置。
【請求項１７】
前記ライトバックロジックは、超過される前記第１のメモリ内に維持される複数のダーティページの第１または第２の閾値数のうちの１または複数、または複数のダーティページが超過される前記第１のメモリ内に維持されてよい閾値時間を含むライトバックポリシーに基づいて、複数のメモリ内容の前記第２のコピーのうちの前記少なくとも複数の部分を送信し、
前記第１の閾値数は、前記第１のメモリと前記第２のメモリとの間で有線相互接続または無線相互接続を介して複数のメモリ内容の前記第２のコピーを移行するためのデータ帯域幅および複数のレイテンシに基づいており、
前記第２の閾値数は、前記第１のメモリと前記第２のメモリとの間で、有線相互接続または無線相互接続を介して複数のメモリ内容の前記第２のコピーを移行するためのデータ帯域幅能力、または、前記第１のメモリと前記第２のメモリとの間の前記接続の終了に関連付けられた時間制限および前記複数のダーティページに関連付けられたサイズに基づいている、
請求項１５または１６に記載の装置。
【請求項１８】
第１の回路を有する第１のデバイスにおいて、第２の回路を有する第２のデバイスが、前記第１のデバイスに接続したという指標を検出する段階と、
前記第２のデバイスに位置される第２のメモリから、前記第２のデバイスに位置される第３のメモリからの複数のメモリ内容の第１のコピーを受信する段階と、
複数のメモリ内容の前記第１のコピーを前記第１のデバイスに位置される第１のメモリへ前記第１または前記第２のデバイスのオペレーティングシステムに対し透過的な態様で格納する段階と、
前記第２のデバイスへの前記接続が終了されるという指標を受信する段階と、
複数のメモリ内容の第２のコピーのうちの少なくとも一部の前記第２のデバイスの第３のメモリへの移行を可能にすべく、複数のメモリ内容の前記第２のコピーを前記第１のデバイスの前記第１のメモリから前記第２のメモリへ送信する段階と、
複数のメモリ内容の前記第２のコピーの前記第２のメモリへの送信後、前記第１の回路および前記第１のデバイスの前記第１のメモリをより低い電力状態にパワーダウンする段階と、を備え、
前記第１の回路および前記第２の回路はそれぞれ、前記第１のメモリ、前記第２のメモリおよび前記第３のメモリを有する２レベルメモリ（２ＬＭ）アーキテクチャを使用して、１または複数のアプリケーションを実行可能であって、前記第１のメモリおよび前記第３のメモリは前記第２のメモリのレイテンシより低いレイテンシを有しており、
複数のメモリ内容の前記第２のコピーは、前記１または複数のアプリケーションを実行すべく、前記第２の回路によって使用され、
前記第１のデバイスの前記第１のメモリに格納された複数のメモリ内容の前記第１のコピーは、前記１または複数のアプリケーションを実行すべく、前記第１の回路によって使用されるためのものであり、
複数のメモリ内容の前記第２のコピーのうちの少なくとも複数の部分は、前記第１の回路による前記１または複数のアプリケーションの実行中、生成された１または複数のダーティページを含み、
超過される前記第１のメモリ内に維持される複数のダーティページの動的な閾値数を含むメモリチェックポイントに基づいて、複数のメモリ内容の前記第２のコピーのうちの前記少なくとも複数の部分が送信され、
前記動的な閾値数は、有線相互接続または無線相互接続を介する前記第１のメモリと前記第２のメモリとの間で複数のメモリ内容の前記第２のコピーを移行するために利用可能なデータ帯域幅、複数の観測されたレイテンシ、または複数の割り当てられた消費電力制限に基づいており、
前記動的な閾値数は、前記第２のメモリへのメモリコントローラ書き込みレイテンシおよび前記第１のメモリからのメモリコントローラ読み取りレイテンシにも基づいている、
方法。
【請求項１９】
前記第１のデバイスの前記第１のメモリのためのページミス指標を受信する段階と、
前記第２のメモリ内に維持されるデータを取得すべく、前記第２のデバイスにメモリアクセスリクエストを送信する段階と、
前記第２のメモリから前記データを受信する段階と、
前記データを前記第１のデバイスの前記第１のメモリへ格納する段階と、をさらに備え、
前記ページミス指標は、前記第２のメモリ内に維持される前記データに関連付けられ、
前記第１のメモリに存在するすべてのダーティページは、前記第１のメモリに対しページミスが発生する場合は前記第２のメモリにコピーされる、
請求項１８に記載の方法。
【請求項２０】
コンピュータに、
第２の回路を有する第２のデバイスが、第１の回路を有する第１のデバイスに接続したという指標を検出する手順と、
前記第２のデバイスに位置される第２のメモリから、前記第２のデバイスに位置される第３のメモリからの複数のメモリ内容の第１のコピーを受信する手順と、
複数のメモリ内容の前記第１のコピーを前記第１のデバイスに位置される第１のメモリへ前記第１または前記第２のデバイスのオペレーティングシステムに対し透過的な態様で格納する手順と、
前記第２のデバイスへの前記接続が終了されるという指標を受信する手順と、
複数のメモリ内容の第２のコピーのうちの少なくとも一部の前記第２のデバイスの第３のメモリへの移行を可能にすべく、複数のメモリ内容の前記第２のコピーを前記第１のデバイスの前記第１のメモリから前記第２のメモリへ送信する手順と、
複数のメモリ内容の前記第２のコピーの前記第２のメモリへの送信後、前記第１の回路および前記第１のデバイスの前記第１のメモリをより低い電力状態にパワーダウンする手順と、を実行させ、
前記第１の回路および前記第２の回路はそれぞれ、前記第１のメモリ、前記第２のメモリおよび前記第３のメモリを有する２レベルメモリ（２ＬＭ）アーキテクチャを使用して、１または複数のアプリケーションを実行可能であって、前記第１のメモリおよび前記第３のメモリは前記第２のメモリのレイテンシより低いレイテンシを有し、
複数のメモリ内容の前記第２のコピーは、前記１または複数のアプリケーションを実行すべく、前記第２の回路によって使用されるためのものであり、
前記第１のデバイスの前記第１のメモリに格納された複数のメモリ内容の前記第１のコピーは、前記１または複数のアプリケーションを実行すべく、前記第１の回路によって使用されるためのものであり、
複数のメモリ内容の前記第２のコピーのうちの少なくとも複数の部分は、前記第１の回路による前記１または複数のアプリケーションの実行中、生成された１または複数のダーティページを含み、
超過される前記第１のメモリ内に維持される複数のダーティページの動的な閾値数を含むメモリチェックポイントに基づいて、複数のメモリ内容の前記第２のコピーのうちの前記少なくとも複数の部分が送信され、
前記動的な閾値数は、有線相互接続または無線相互接続を介する前記第１のメモリと前記第２のメモリとの間で複数のメモリ内容の前記第２のコピーを移行するために利用可能なデータ帯域幅、複数の観測されたレイテンシ、または複数の割り当てられた消費電力制限に基づいており、
前記動的な閾値数は、前記第２のメモリへのメモリコントローラ書き込みレイテンシおよび前記第１のメモリからのメモリコントローラ読み取りレイテンシにも基づいている、
プログラム。
【請求項２１】
前記コンピュータにまた、
前記第１のデバイスの前記第１のメモリのためのページミス指標を受信する手順と、
前記第２のメモリ内に維持されるデータを取得すべく、前記第２のデバイスにメモリアクセスリクエストを送信する手順と、
前記第２のメモリから前記データを受信する手順と、
前記データの前記第１のデバイスの前記第１のメモリへの格納を生じさせる手順と、を実行させ、
前記ページミス指標は、前記第２のメモリ内に維持される前記データに関連付けられ、
前記第１のメモリに存在するすべてのダーティページは、前記第１のメモリに対しページミスが発生する場合は前記第２のメモリにコピーされる、
請求項２０に記載のプログラム。
【請求項２２】
請求項９から１４または２０から２１のいずれか一項に記載のプログラムを格納したコンピュータ可読記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に記載の例は、概して、複数のコンピューティングデバイスにわたる複数のリソースを集約することに関連する。
【背景技術】
【０００２】
ますます増大するコンピューティング電力、ネットワーキング機能およびメモリ／ストレージ容量を含む、様々なフォームファクタのコンピューティングデバイスが開発されつつある。いくつかのフォームファクタは、ユーザによって実際に着用されるのに十分であるよう小型および／または軽量であることを試行する。例えば、眼鏡類、リストバンド、ネックレスまたは他のタイプのウェアラブルのフォームファクタが、コンピューティングデバイスの可能性のあるフォームファクタとして検討されている。さらに、スマートフォンまたはタブレットのようなモバイルフォームファクタは、コンピューティングおよびネットワーキング機能を大きく向上させ、それらの使用は、ここ数年にわたり飛躍的に成長している。
【図面の簡単な説明】
【０００３】
【図１】第１のシステムの例を示す。
【図２】第２のシステムの例を示す。
【図３】第３のシステムの例を示す。
【図４】例示的なステートマシンを示す。
【図５】第１の処理の例を示す。
【図６】第２の処理の例を示す。
【図７】メモリチェックポイントのための例示的なロジックフローを示す。
【図８】第１の装置のための例示的なブロック図を示す。
【図９】第１のロジックフローの例を示す。
【図１０】第１のストレージ媒体の例を示す。
【図１１】第２の装置のための例示的なブロック図を示す。
【図１２】第２のロジックフローのための例を示す。
【図１３】第２のストレージ媒体の例を示す。
【図１４】デバイスの例を示す。
【発明を実施するための形態】
【０００４】
複数の例は、概して、複数のデバイスにわたり、計算、メモリおよび入／出力（Ｉ／Ｏ）リソースを集約するための改良を対象とする。コンピューティングデバイスのような複数のデバイスにわたる集約は、それぞれが異なる機能および／または能力を持ち得る複数のコンピューティングデバイスを可能性として利用することによって、影響を受ける可能性がある。例えば、いくつかのコンピューティングデバイスは、ユーザが実際に当該コンピューティングデバイスを着用するために十分小さくてよい。他のタイプの小さなフォームファクタのコンピューティングデバイスは、スマートフォンまたはタブレットを含み得るが、そこではサイズ／重量およびバッテリ寿命が長いことが、これらのデバイスのユーザによって望ましい特性である。従って、ウェアラブル、スマートフォンまたはタブレットコンピューティングデバイスは、それぞれ比較的軽量であってよく、バッテリ寿命を延長すべく少ない電力量を使用してよい。その上、ユーザは、これらの小さなフォームファクタでは可能ではないかもしれないような、より優れた計算機能を期待する可能性がある。
【０００５】
コンピューティングデバイスの他のタイプは、いく分ステーショナリ型であってよく、従って、固定の電源、またはウェアラブル、スマートフォン若しくはタブレットコンピューティングデバイスと比べ、比較的大型のバッテリによって電力供給される、より大きなフォームファクタを有してよい。これらの他のコンピューティングデバイスは、デスクトップコンピュータ、ラップトップ、または統合された大型ディスプレイ（例えば、１５インチより大きい）を有するオールインワンコンピュータを含んでよい。これらの他のデバイスの大きいフォームファクタ、および固定の電源（例えば、電源コンセントを介する）若しくは大型バッテリ電源の使用は、かなり多くのコンピューティング、メモリまたはＩＯリソースが、これらのフォームファクタに含まれ、または取り付けられることを可能にしてよい。特に、アクティブ冷却（例えば、１または複数のファンを介して）の可能性としての使用に伴う、より大きなフォームファクタに関連付けられた、より高い熱容量は、より小さなフォームファクタと比べ、かなり多くのコンピューティング、メモリまたはＩＯリソースを可能にし得る。
【０００６】
対照的に、上記の通り、ウェアラブル、スマートフォンまたはタブレットコンピューティングデバイスは、バッテリ電源に依存し、アクティブ冷却機能を有さない可能性のある、比較的小さなフォームファクタである。また、電力回路およびバッテリの使用は、これらのタイプのデバイスの電流容量を低減し得る。低減された電流容量は、潜在的にパワフルなコンピューティングリソースのタイプが、これらのより小さなフォームファクタ内に実装されることを制限する可能性がある。更に、より高いコストおよび／または空間の制約からは、ダブルデータレート同期ダイナミックランダムアクセスメモリ（ＤＤＲ  ＳＲＡＭ）メモリのような比較的少量のいくつかのタイプのメモリリソースをもたらす可能性がある。
【０００７】
異なるメモリ機能を有する複数のコンピューティングデバイスにわたり、複数のメモリリソースを集約することが、所望の目的であってよい。複数のコンピューティングデバイスにわたり、複数のメモリリソースを集約する現在の試行は、主にソフトウェア実装に依存してきた。これらのタイプのソフトウェア実装は通常、高レイテンシおよびユーザエクスペリエンスの低下をもたらす。例えば、ソフトウェア実装に関連付けられたユーザが知覚可能な遅延は、スマートフォンおよびオールインワンコンピュータのような集約するデバイス間で、高解像度のビデオまたはゲーム情報のストリーミング時に発生し得る。ユーザが知覚可能な遅延は、複数のメモリリソースが複数のデバイス間で集約されると、途切れがちな、または膠着したビデオをもたらし得る。故に、当該集約のためにソフトウェア実装に主に依存する場合、複数のコンピューティングデバイスにわたる複数のメモリリソースのシームレスな集約には、問題が生じ得る。これらおよび他の課題に鑑み、本明細書に記載の複数の例が必要とされる。
【０００８】
いくつかの例によれば、例示的な第１の方法が、第１の回路、例えば、処理要素および／またはグラフィックエンジンを有する第１のデバイス（ソースデバイス）において実装されてよい。これらの例について、第１の回路は、第１のニアメモリおよび第２のファーメモリを含む２レベルメモリ（２ＬＭ）アーキテクチャまたはスキームを使用して、１または複数のアプリケーションを実行可能であってよい。これらの例について、第２の回路を有する第２のデバイス（ターゲットデバイス）が検出されてよい。第２の回路は、第２のニアメモリも含む２ＬＭアーキテクチャを使用して１または複数のアプリケーションを実行可能であってよい。ソースデバイスにおけるロジックおよび／または複数の機能は、ソースデバイスに対し、例えば、有線または無線相互接続を介して、ターゲットデバイスに接続させてよい。ロジックおよび／または複数の機能は、複数のメモリ内容のコピーを第１のニアメモリから第２のニアメモリへと移行させるべく、第１のファーメモリを利用してよい。これらの第１の例示的な方法によると、複数のメモリ内容のコピーを第２のニアメモリへ移行させるべく、第１のファーメモリを利用することは、ロジックおよび／または複数の機能が、ソースデバイスまたはターゲットデバイスのオペレーティングシステム（ＯＳ）に対し透過的な態様で、複数のメモリ内容を移行することを可能にしてよい。
【０００９】
いくつかの他の例において、例示的な第２の方法は、第１のニアメモリおよび第１のファーメモリを有する２ＬＭアーキテクチャを使用して、１または複数のアプリケーションを実行可能な第１の回路を有する第１のデバイス（ターゲットデバイス）において、実装されてよい。これらの例示的な第２の方法について、ソースデバイスにおいて第２のニアメモリも含む２ＬＭアーキテクチャを使用して、１または複数のアプリケーションを実行可能な第２の回路を有する第２のデバイス（ソースデバイス）が、ターゲットデバイスに接続されているとして検出されてよい。ターゲットデバイスにおけるロジックおよび／または複数の機能は、第１のファーメモリから、第２のニアメモリからの複数のメモリ内容のコピーを受信可能であってよい。当該複数のメモリ内容は、１または複数のアプリケーションを実行すべく、第２の回路によって使用されたものであってよい。ロジックおよび／または複数の機能は、複数のメモリ内容のコピーを第１のニアメモリに、ターゲットまたはソースデバイスのＯＳに対し透過的な態様で格納してよい。第１のニアメモリに格納された複数のメモリ内容は次に、１または複数のアプリケーションを実行すべく、第１の回路によって使用されてよい。
【００１０】
図１は、例示的な第１のシステムを示す。いくつかの例において、例示的な第１のシステムはシステム１００を含む。システム１００は図１に示す通り、デバイス１０５およびデバイス１５５を含む。
【００１１】
いくつかの例によれば、デバイス１０５および１５５は、コンピューティングデバイスの異なるフォームファクタの２つの例を表してよい。詳細に後述されるように、デバイス１０５はバッテリ電源で主に動作し得る、より小さなフォームファクタであってよく、他方、デバイス１５５は、例えば、電力会社から購入された電力に関連付けられた電源コンセントを介して受信される交流電流（Ａ／Ｃ）のような固定の電源で主に動作し得る、比較的より大きなフォームファクタであってよい。
【００１２】
いくつかの例において、デバイス１０５は図１中、デバイス１０５のユーザに対し実行中のアプリケーション１４４（ａ）のビューを表示し得るタッチスクリーン／ディスプレイ１１０を含む、デバイス１０５の側面に対応する前面から観察されたものとして示されている。同様に、デバイス１５５は図１中、実行中のアプリケーション１４４（ｂ）のビューをデバイス１５５のユーザに対し表示し得るタッチスクリーン／ディスプレイ１５０を含む前面から観察されたものとして示される。いくつかの例において、ディスプレイはまたデバイス１０５またはデバイス１５５の裏面にも存在し得るが、説明の簡易さのため、図１はいずれのデバイスに対しても裏面ディスプレイを含まない。
【００１３】
いくつかの例によれば、デバイス１０５および１５５の前面ビューは、これらのデバイスを前面ビューから見た場合に、ユーザにとって少なくとも部分的に可視であり得る複数の要素／機能を含む。また、ユーザが前面ビューからデバイス１０５または１５５を見た場合、いくつかの要素／機能はユーザにとって可視でない可能性がある。これらの例について、実線ボックスは、少なくとも部分的に可視であり得る複数の機能を表してよく、破線ボックスは、ユーザにとって不可視であり得る（例えば、スキンまたはカバーの下）複数の要素／機能を表してよい。例えば、送受信機／通信インタフェース１０２および１８０は、ユーザにとって不可視であり得るが、カメラ１０４、オーディオスピーカ１０６、入力ボタン１０８、マイク１０９またはタッチスクリーン／ディスプレイ１１０のうち少なくとも一部はユーザにとって可視であり得る。
【００１４】
いくつかの例によれば、図１に示す通り、通信リンク１０７は、ネットワークインタフェース１０３を介して、デバイス１０５を無線連結してよい。これらの例について、ネットワークインタフェース１０３は、通信リンク１０７を介してネットワーク（不図示）とのネットワーク接続を確立するための１または複数の無線通信規格に準拠して構成され、および／または動作可能であってよい。ネットワーク接続は、デバイス１０５がデータを受信／送信することを可能にしてよく、および／またはネットワークを介する音声通信を可能にしてよい。
【００１５】
いくつかの例において、デバイス１０５の様々な要素／機能は、複数の検出された入力コマンド（例えば、複数のユーザジェスチャまたはオーディオコマンド）に関連付けられたセンサ情報を提供可能であってよい。例えば、タッチスクリーン／ディスプレイ１１０は、複数のタッチジェスチャを検出してよい。カメラ１０４は、空間／エアジェスチャまたはパターン／オブジェクト認識を検出してよい。マイク１０９は、複数のオーディオコマンドを検出してよい。いくつかの例において、検出された入力コマンドは、実行中のアプリケーション１４４（ａ）に影響を及ぼすためのものであってよく、ナチュラルＵＩ入力イベントとして解釈されてよい。図１に不図示であるが、物理的なキーボードまたはキーパッドも、実行中のアプリケーション１４４（ａ）に影響を及ぼし得る入力コマンドを受信してよい。
【００１６】
いくつかの例によれば、図１に示す通り、デバイス１０５は、回路１２０、バッテリ１３０、メモリ１４０およびストレージ１４５を含んでよい。回路１２０は、メモリ１４０に少なくとも一時的に維持されたアプリケーション１４４を実行可能な１または複数の処理要素および複数のグラフィックエンジンを含んでよい。また、回路１２０は、これもまたメモリ１４０に少なくとも一時的に維持され得るオペレーティングシステム（ＯＳ）１４２を実行可能であってよい。
【００１７】
いくつかの例において、図１に示す通り、デバイス１５５は、回路１６０、ストレージ１７５、メモリ１７０および送受信機／通信インタフェース１８０を含んでよい。デバイス１５５はまた、デバイス１５５の複数のコンポーネントにアクティブ冷却を提供し得るファン１６５を含んでよい。また、図１に示す通り、デバイス１５５は、複数の統合されたコンポーネント１８２を含んでよい。複数の統合されたコンポーネント１８２は、限定はされないが、デバイス１５５と統合されてよい複数のカメラ、マイク、スピーカまたはセンサのような様々なＩ／Ｏデバイスを含んでよい。
【００１８】
いくつかの例によれば、図１に示す通り、デバイス１５５はコード１９４を介して電源コンセント１９５に連結されてよい。これらの例について、デバイス１５５はコード１９４を介する電源コンセント１９５への連結を介し、固定の電力源（例えば、Ａ／Ｃ電力）を受けてよい。
【００１９】
いくつかの例において、図１に示す通り、デバイス１５５は、通信リンク１８４を介して周辺機器１８５に連結してよい。これらの例について、周辺機器１８５は、限定はされないが、複数のモニタ、ディスプレイ、外部ストレージデバイス、スピーカ、マイク、ゲームコントローラ、カメラ、キーボード、マウス、トラックボールまたはスタイラスのようなＩ／Ｏ入力デバイスを含んでよい。
【００２０】
いくつかの例によれば、デバイス１０５のロジックおよび／または複数の機能は、デバイス１５５を検出可能であってよい。例えば、送受信機／通信インタフェース１０２および１８０はそれぞれ、デバイス１０５が相互接続１０１を介してデバイス１５５に接続するための有線／無線通信チャネルを確立することを可能にし得る、複数の有線および／または無線インタフェースを含んでよい。いくつかの例において、デバイス１０５は、デバイス１５５に連結された有線インタフェース（例えば、ドッキングステーションまたはドングル内）に、物理的に接続してよい。複数の他の例において、デバイス１０５は、デバイス１０５が、デバイス１５５との無線ドッキングのような無線接続を確立することを可能にし得る特定の物理的近接内において配置されてよい。有線または無線接続に応答して、デバイス１０５がデバイス１５５を検出し、またアプリケーション１４４の実行のために利用可能な回路のようなデバイス１５５の少なくともいくつかの機能を決定することも可能にし得る情報が交換されてよい。
【００２１】
いくつかの例において、送受信機／通信インタフェース１０２および１８０に含まれる、複数の有線および／または無線インタフェースは、１または複数の低レイテンシ、高帯域幅および効率的な相互接続技術に準拠して動作してよい。複数の有線相互接続技術は限定はされないが、２０１０年１１月に発行されたＰｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  （ＰＣＩ）  Ｅｘｐｒｅｓｓ  Ｂａｓｅ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ改訂３．０（「ＰＣＩ  Ｅｘｐｒｅｓｓ」または「ＰＣＩｅ」）またはインテル（登録商標）のクイックパスインターコネクト（「ＱＰＩ」）に類似する複数の相互接続を含む、複数の業界規格または仕様（複数の後代若しくは変形例を含む）に関連付けられたものを含んでよい。複数の無線相互接続技術は限定はされないが、ＷｉＧｉｇ（商標）および／またはＷｉ−Ｆｉ（登録商標）に関連付けられたものを含んでよく、複数の無線相互接続技術は、例えば、２．４、５若しくは６０ＧＨｚのようなＷｉ−Ｆｉおよび／またはＷｉＧｉｇ周波数帯域を含む様々な周波数帯域を介して、複数の無線通信チャネルを確立および／または維持することを含んでよい。これらのタイプの無線相互接続技術は、米国電気電子学会（ＩＥＥＥ）によって公布された様々な規格に記載されている可能性がある。これらの規格には、２０１２年３月に発行されたＩＥＥＥ  Ｓｔａｎｄａｒｄ  ｆｏｒ  Ｉｎｆｏｒｍａｔｉｏｎ  ｔｅｃｈｎｏｌｏｇｙ‐Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ  ａｎｄ  ｉｎｆｏｒｍａｔｉｏｎ  ｅｘｃｈａｎｇｅ  ｂｅｔｗｅｅｎ  ｓｙｓｔｅｍｓ‐Ｌｏｃａｌ  ａｎｄ  ｍｅｔｒｏｐｏｌｉｔａｎ  ａｒｅａ  ｎｅｔｗｏｒｋｓ‐Ｓｐｅｃｉｆｉｃ  ｒｅｑｕｉｒｅｍｅｎｔｓ  Ｐａｒｔ  １１：ＷＬＡＮ  Ｍｅｄｉａ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌｌｅｒ  （ＭＡＣ）  ａｎｄ  Ｐｈｙｓｉｃａｌ  Ｌａｙｅｒ  （ＰＨＹ）  Ｓｐｅｃｉｆｉｃａｔｉｏｎｓおよび／またはこの規格（「ＩＥＥＥ  ８０２．１１」）の以降の版に関連付けられた複数のイーサネット（登録商標）無線規格（複数の後代若しくは変形例を含む）を含んでよい。ＷｉＦｉおよびＷｉＧｉｇに、並びに無線ドッキングにも関連付けられた１つのそのような規格は、ＩＥＥＥ８０２．１１ａｄである。
【００２２】
いくつかの例によれば、回路１６０は、またメモリ１７０に一時的に維持されてよいＯＳ１４２を実行可能な１または複数の処理要素およびグラフィックエンジンを含んでよい。回路１６０は、またメモリ１７０に少なくとも一時的に維持されてよいアプリケーション１４４も実行可能であってよい。いくつかの例において、アプリケーション１４４またはＯＳ１４２のようなアプリケーションの実行に関連付けられたコンテキスト情報およびメモリ内容が、デバイス１０５のロジックおよび／または複数の機能から相互接続１０１を介して送信されてよい。コンテキスト情報およびメモリ内容は、回路１６０が、回路１２０から、アプリケーション１４４および／またはＯＳ１４２の実行を引き継ぐまたは再開することを可能にしてよい。コンテキスト情報は、アプリケーション１４４および／またはＯＳ１４２を実行すべく、回路１２０によって使用される１または複数のキャッシュ（例えば、プロセッサキャッシュ）からフラッシュされてよい。メモリ１４０（例えば、ニアメモリ）内に含まれるメモリ内容並びにフラッシュされたコンテキスト情報は次に、デバイス１５５における第２のニアメモリ（例えば、メモリ１７０に含まれる）に送信されてよい。ここで現在、フラッシュされたコンテキスト情報およびメモリ内容を有する第２のニアメモリは、回路１６０がアプリケーション１４４を実行することを可能にしてよく、実行中のアプリケーション１４４（ｂ）としてディスプレイ１５０上にその実行の表示をもたらしてよい。
【００２３】
いくつかの例において、アプリケーション１４４は、デバイス１０５のユーザが、デバイス１５５で利用可能な向上されたコンピューティング、メモリまたはＩＯリソースの利用を所望し得る複数のタイプのアプリケーションを含んでよい。例えば、アクティブ冷却、固定の電源、およびより大きなフォームファクタに起因し、回路１６０は、回路１２０より、著しく多い量のコンピューティング電力および／またはメモリリソースを含んでよい。より多い量のコンピューティング電力の見地からは、このことは少なくとも部分的に、ファン１６５の使用を介して回路１６０から放熱させるためのより高い熱容量、および複数の大型のヒートシンクまたはヒートパイプのような受動的な手段を介し、放熱させるためのより大きな表面積に起因してよい。故に、回路１６０は、著しくより高い熱範囲内で動作し得る。また、より多い量のメモリリソースの見地から、大きいフォームファクタは、追加の複数のメモリモジュールを可能にしてよい。更に、電源コンセント１９５を介して電力を受け取ることは、デバイス１５５が、回路１６０および／またはメモリ１７０に対し、著しくより大きい電流容量を供給することを可能にしてよい。より大きな電流容量は、回路１６０および／またはメモリ１７０が、対話型ゲームまたはビデオ編集のような、いくつかのタイプのアプリケーションに共通し得る、コンピューティング要求の高速な噴出に対し、より迅速に応答することを可能にしてよい。
【００２４】
アプリケーション１４４は、１５インチまたは１５インチより大きい縦の表示距離を有するディスプレイのような、より大型のディスプレイ上に表示される、高解像度ストリーミングビデオアプリケーション（例えば、少なくとも４Ｋ解像度を有する）のような複数のタイプのアプリケーションを含んでよい。例えば、回路１２０は、比較的小型のタッチスクリーン／ディスプレイ１１０上に高解像度ビデオを表示するために適切であってよいが、より大型のタッチスクリーン／ディスプレイ１５０は、回路１２０の機能および／またはデバイス１０５の熱容量を超過し得る。故に、より大型のタッチスクリーン／ディスプレイ１５０、または周辺機器１８５に可能性として含まれるさらにより大型のディスプレイに高解像度ストリーミングを表示する、これらのタイプのアプリケーションを実行するために回路１６０が利用されてよい。
【００２５】
アプリケーション１４４はまた、大型または小型のディスプレイ上で使用可能なタッチスクリーンアプリケーションを含んでよい。例えば、タッチスクリーン／ディスプレイ１５０に対し、より大きなサイズおよび／またはより高解像度のタッチスクリーンイメージを表示させるべく、タッチスクリーンアプリケーションが、回路１６０によって実行されてよい。また、タッチスクリーンアプリケーションは、複数のタッチスクリーンイメージを複数のスクリーン上にミラー可能であってよい。例えば、実行中のアプリケーション１４４（ａ）をタッチスクリーン／ディスプレイ１１０に表示させるべく、タッチスクリーンアプリケーションの一部が回路１２０によって実装されてよく、実行中のアプリケーション１４４（ｂ）をタッチスクリーン／ディスプレイ１５０に表示させるべく、別の一部が回路１６０によって実装されてよい。この例について、タッチスクリーンアプリケーションの共同実行を可能にすべく、コヒーレンシ情報が回路１２０と回路１６０との間で相互接続１０１を介して交換されてよい。いくつかの例によれば、デバイス１０５におけるロジックおよび／または複数の機能は、メモリ１４０に含まれる複数のメモリ内容の１または複数のコピーをメモリ１７０に移行可能であってよい。複数のメモリ内容のコピーがメモリ１７０に移行されたら、回路１６０はアプリケーション１４４を実行すべく、複数のメモリ内容のコピーを使用してよい。これらの例について、複数のメモリ内容の１または複数のコピーは、デバイス１０５またはデバイス１５５のいずれかにおける回路によって実行される少なくともＯＳ１４２に対し、透過的な態様で移行されてよい。後述のように、２レベルメモリ（２ＬＭ）アーキテクチャ若しくはスキームの使用は、ＯＳ１４２のようなオペレーティングシステムおよび／またはアプリケーション１４４に対し透過的な、このタイプの情報交換を可能にしてよい。また、後述のように、２ＬＭアーキテクチャは、２つのデバイスに別々に維持される複数のニアメモリおよび当該２つのデバイスのうちの一方に維持されるファーメモリを含んでよい。ＯＳ１４２のようなＯＳまたはアプリケーション１４４のようなアプリケーションが、どのデバイスが実際にＯＳまたはアプリケーションを実行しているかを認識しなくてよいように、２つのニアメモリおよび１つのファーメモリは構成されてよい。結果的に、別々に維持されている複数のニアメモリ間のメモリ内容の１または複数のコピーの移行は、ＯＳまたはアプリケーションに対し透過的であってよい。
【００２６】
図２は、例示的な第２のシステムを示す。いくつかの例において、例示的な第２のシステムは、システム２００を含む。図２に示されるように、システム２００は、デバイス２０５およびデバイス２５５の様々なコンポーネントを含む。いくつかの例によれば、デバイス２０５の複数のコンポーネントは、デバイス２５５の複数のコンポーネントに相互接続２０１を介して連結されてよい。図１で上記されたデバイス１０５および１５５と同様、相互接続２０１は、様々な相互接続技術および／または規格に準拠し、動作する複数の有線および／または無線インタフェースを介する複数の有線または無線通信チャネルを介して確立されてよい。結果的に、相互接続２０１は、複数のコンピューティング、メモリまたはＩＯリソースが、デバイス２０５および２５５の少なくともいくつかのコンポーネント間で集約または構成されることを可能にする、低レイテンシ、高帯域幅、および効率的な相互接続を表してよい。
【００２７】
いくつかの例において、図２に示される通り、デバイス２０５は、処理要素２２２およびグラフィックエンジン２２４を含む回路２２０を有してよい。回路２２０のこれらの要素は、図１で上記したアプリケーション１４４に類似する１または複数のアプリケーションを実行可能であってよい。また、デバイス２５５は、処理要素２６２およびグラフィックエンジン２６４を含む回路２６０を有してよい。回路２６０またはニアメモリ２７０と比べた、図２に示される回路２２０またはニアメモリ２４０の複数の要素の相対的サイズは、デバイス２０５に比べた、デバイス２５５の増加された複数の計算能力またはメモリリソースを表してよい。これらの増加された計算能力またはメモリリソースは、少なくとも部分的に、デバイス１０５と比較した場合のデバイス１５５に上記した様々な例に起因すると考えられてよい（例えば、固定の電源、より高い熱容量、より大きな電流容量、より大きなフォームファクタ等）。
【００２８】
いくつかの例によれば、回路２２０によって実行中のアプリケーションが、いく分シームレスな態様（例えば、ほんの一瞬に発生）で切り替えられ、次に回路２６０によって実行されるために、コンテキスト情報および複数のメモリ内容の素早く効率的な交換を容易にすべく、低レイテンシ、高帯域幅、効率的な相互接続に加えて、２ＬＭアーキテクチャが、デバイス２０５およびデバイス２５５に実装されてよい。例えば、デバイス２０５におけるニアメモリ２４０は、ＤＤＲ  ＳＲＡＭのような低レイテンシ／複数のより高性能タイプのメモリを含んでよい。また、デバイス２５５におけるニアメモリ２７０は同様の複数のタイプのメモリを含んでよい。２ＬＭアーキテクチャの一部として、ファーメモリ２４５は、より高レイテンシ／より低性能タイプのメモリを含んでよく、そのようなものとして限定はされないが、３Ｄクロスポイントメモリ、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、強誘電体メモリ、シリコン‐酸化物‐窒化物‐酸化物‐シリコン（ＳＯＮＯＳ）メモリ、強誘電体ポリマーメモリ、強誘電体トランジスタランダムアクセスメモリ（ＦｅＴＲＡＭまたはＦｅＲＡＭ）またはオボニックメモリのようなポリマーメモリのうちの１または複数が挙げられる。いくつかの例によれば、デバイス２０５または２５５のＯＳおよび回路２２０または２６０のいずれかによって実行されるアプリケーションは、ファーメモリ２４５をシステムメモリとして認識してよく、ニアメモリ２４０および２７０は、アプリケーションの実行時に、回路２２０および２６０によって使用されるためのファーメモリ２４５に対する複数のキャッシュとして機能してよい。いくつかの例において、相互接続２０１を確立後、デバイス２０５のロジックおよび／または複数の機能は、回路２２０によって実行されているアプリケーションが、デバイス２５５における回路２６０によって実行され得ることを決定してよい。これらの例について、デバイス２０５のロジックおよび／または複数の機能は、アプリケーションを実行するために使用されるメモリ内容のコピーを、相互接続２０１を介して、ニアメモリ２４０からニアメモリ２７０へ移行してよい。メモリ内容のコピーがニアメモリ２７０に移行されると、アプリケーションの実行を再開すべく、当該メモリ内容が回路２６０によって使用されてよい。
【００２９】
いくつかの例によれば、デバイス２０５におけるロジックおよび／または複数の機能は次に、現在アプリケーションを実行中の回路２６０に関連付けられたＩ／Ｏ情報をルーティングしてよい。これらの例について、デバイス２０５のための２ＬＭアーキテクチャの一部として機能しているファーメモリ２４５の当該少なくとも部分は、Ｉ／Ｏ情報のこのルーティングを容易にしてよく、結果的にデバイス２０５および／またはデバイス２５５のＯＳは、デバイス２０５またはデバイス２５５におけるどのニアメモリが使用されているかを認識しなくてよい。結果的に、デバイス２０５とデバイス２５５との間のＩ／Ｏ情報のルーティングは、デバイス２０５および／またはデバイス２５５のＯＳに対し透過的な態様で行われてよい。
【００３０】
いくつかの例において、デバイス２０５およびデバイス２５５の両方に実装された２ＬＭアーキテクチャは、ひとたびメモリ内容のコピーがニアメモリ２７０に移行された後は、デバイス２０５がニアメモリ２４０のための動作電力レべルを維持する必要がないことによって、実質的により少ない電力を使用することを可能にしてよい。さらに、ファーメモリ２４５およびニアメモリ２７０は、ＯＳに対し同一の２ＬＭアーキテクチャとして表されてよく、故に、デバイス２０５および２５５間でのメモリ内容のコピーおよびフラッシュされたコンテキスト情報の移行をマスクまたは透過的にしてよい。そのようなわけで、ＯＳは、別個のデバイス上に存在する回路で実行されるためにアプリケーションが移行されたことを認識しなくてよい。更に、複数のプロセッサキャッシュ（不図示）から、アプリケーションを実行するための回路２２０によって使用されるコンテキスト情報のフラッシュ後、追加の電力が、デバイス２０５のロジックおよび／または複数の機能によって節約され、回路２２０をスリープまたは同様のタイプのより低い電力状態にパワーダウンさせてよい。無線通信２４０a、Ｉ／Ｏ２１０およびファーメモリ２４５のような、デバイス２０５の複数の他のコンポーネントは、電力供給されたままでよい。これらの他のコンポーネントは、大幅により少ない量の電力を使用してよく、故にデバイス２０５は、かなりの量のバッテリ電力を節約してよい。
【００３１】
図２に不図示であるが、いくつかの例において、ファーメモリは、デバイス２５５においても維持されてよい。これらの例について、デバイス２５５におけるファーメモリは、相互接続２０１に関連付けられる複数の潜在的なレイテンシ問題を補償するキャッシュのタイプとして機能してよい。また、デバイス２５５におけるファーメモリは、デバイス２０５との接続中に構成される様々なメモリのアパーチャサイズをサポートすべく、デバイス２５５のロジックおよび／または複数の機能が、デバイス２５５におけるニアメモリ２７０およびファーメモリの両方を使用することを可能にしてよい。故に、ニアレベルのメモリ２７０は、ニアレベルのメモリ２４０からのフラッシュされたコンテキスト情報を受信するための容量に適合するよう、動的にサイズ変更されてよい。
【００３２】
いくつかの例によれば、図２に示される通り、無線通信２４０ａがデバイス２０５に連結されてよい。これらの例について、無線通信２４０ａは、デバイス２０５がそれを介して、無線ネットワーク若しくは別のデバイスのいずれかに対するデバイス２５５のためのテザーとして機能し得る手段であってよい。これは、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＷｉＦｉ、ＷｉＧｉｇ若しくはブロードバンド無線／４Ｇ無線通信チャネルのような、様々なタイプの無線通信チャネルを介して発生してよい。アプリケーションの実行に関連付けられたＩ／Ｏ情報は、これらのタイプの無線通信チャネルを介して受信されてよい。例えば、高解像度ビデオは、デバイス２５５ではなくデバイス２０５を使用して４Ｇ無線ネットワークにアクセスするためのサブスクリプション若しくはユーザアカウントに関連付けられた４Ｇ無線通信チャネルを介してストリーミングされてよい。これらの例について、Ｉ／Ｏ２１０は、無線通信２４０ａを介してストリーミングビデオ情報を受信可能であってよく、少なくとも一時的にストリーミングビデオをファーメモリ２４５に格納してよい。デバイス２０５におけるロジックおよび／または複数の機能は次に、このＩ／Ｏ情報を相互接続２０１を介して、ニアメモリ２７０に対し、回路２６０によるビデオディスプレイアプリケーションの実行のためにルーティングしてよい。デバイス２０５にけるロジックおよび／または複数の機能は次に、高解像度ビデオが、デバイス２５５にＩ／Ｏ２５０を介して連結されたディスプレイ（不図示）に対し表示されるようにしてよい。いくつかの例において、デバイス２０５のロジックおよび／または複数の機能は、相互接続２０１を介するデバイス２５５への接続は終了されるという指標を受信してよい。例えば、デバイス２５５および／または２０５のユーザは、入力コマンド（例えば、キーボードまたはナチュラルＵＩ入力イベントを介して検出される）を介して、デバイス２０５が、有線通信チャネルから物理的に切断されそうだということを示してよい。代替的に、相互接続２０１が無線通信チャネルを介する場合、デバイス２０５のロジックおよび／または複数の機能は、デバイス２０５がデバイス２５５に対する特定の物理的近接の外部に移動することを生じさせ得るような態様で、デバイス２０５の移動を検出してよい。当該特定の近接は、デバイス２０５が相互接続２０１を介して情報を交換するために適切な無線通信チャネルを維持し得る範囲であってよい。
【００３３】
いくつかの例によれば、相互接続２０１の目下の終了に係る指標を受信することに応答して、デバイス２０５のロジックおよび／または複数の機能は、回路２２０およびニアメモリ２４０を、動作可能電力状態に戻すようパワーアップさせてよい。上記の通り、フラッシュされたコンテキスト情報およびメモリ内容のニアメモリ２７０への移行後、デバイス２０５のこれらのコンポーネントはパワーダウンされていてよかった。これらの例について、デバイス２５５のロジックおよび／または複数の機能は、回路２６０においてアプリケーションを実行させるためのコンテキスト情報が、キャッシュ（不図示）からフラッシュされ、ニアメモリ２７０に維持されたメモリ内容の第２のコピーが相互接続２０１を介してファーメモリ２４５に送信されるようにしてよい。フラッシュされたコンテキスト情報およびメモリ内容の第２のコピーがファーメモリ２４５で受信されると、フラッシュされたコンテキスト情報およびメモリ内容の第２のコピーのうちの少なくとも一部は、ニアメモリ２４０に移行／格納されてよい。回路２２０は次に、アプリケーションの実行を再開すべく、フラッシュされたコンテキスト情報およびメモリ内容の第２のコピーのうちの少なくとも一部を使用してよい。いくつかの例において、デバイス２５５におけるロジックおよび／または複数の機能は次に、コンテキスト情報およびメモリ内容の第２のコピーの相互接続２０１を介したファーメモリ２４５への送信後、回路２６０およびニアメモリ２７０をパワーダウンさせてよい。
【００３４】
図３は、例示的な第３のシステムを示してよい。いくつかの例において、例示的な第３のシステムは、システム３００を含む。図３に示されるように、システム３００は、デバイス３０５およびデバイス３５５の様々なコンポーネントを含む。様々なコンポーネントは、図２のシステム２００で上述されたデバイス２０５およびデバイス２５５のための上記の複数のコンポーネントと同様である。即ち、デバイス３０５および３５５は、それぞれの処理要素３２２／３６２およびグラフィックエンジン３２４／３６４を含む、それぞれの回路３２０および３６０を有する。また、図３に示されるように、デバイス３０５および３５５は、別個のニアメモリ３３０および３７０を含んでよく、デバイス３０５はファーメモリ３４０を有する。
【００３５】
いくつかの例によれば、図３に示されるように、システム３００は、ファーメモリ３４０およびニアメモリ３７０を有する構成可能メモリ３１０を含んでよい。これらの例について、図３に不図示であるが、ファーメモリチャネル３４４が、デバイス３０５に維持されたファーメモリ３４０と、デバイス３５５に維持されたニアメモリ３７０との間で確立されることを可能にすべく、低レイテンシ、高帯域幅の無線若しくは有線相互接続が、デバイス３０５をデバイス３５５に連結してよい。
【００３６】
後述のように、ニアメモリ３３０とともに構成可能メモリ３１０は、デバイス３０５または３５５のＯＳに対し透過的であってよい態様での、ニアメモリ３３０とニアメモリ３７０との間の複数のメモリ内容の１または複数のコピーの移行を容易にする２ＬＭアーキテクチャ若しくはスキームの一部であってよい。換言すれば、１または複数のアプリケーションの実行に関連付けられたコンテキスト情報および複数のメモリ内容の複数のコピーが、回路３２０によって使用されるニアメモリ３３０と、回路３６０によって使用されるニアメモリ３７０との間で移行されるとき、ＯＳは、どのデバイスが、１または複数のアプリケーションを実行している可能性があるかを認識しなくてよい。ファーメモリ３４０がＯＳに対し、システムメインメモリとして表され得、ニアメモリ３３０および３７０は、１または複数のアプリケーションの実行時に、それぞれの回路３２０および３６０によって使用されるためのファーメモリ３４０の複数のキャッシュとして機能し得るような方法で実装された２ＬＭアーキテクチャに、当該透過性は基づいてよい。結果的に、ＯＳはファーメモリ３４０を認識するのみでよく、２つのニアメモリ間のコンテキスト情報および複数のメモリ内容の１または複数のコピーの移行を認識しない。
【００３７】
いくつかの例において、ニアメモリ３７０は、ニアメモリ３３０のための第２のメモリ容量より実質的に大きい第１のメモリ容量を含んでよい。例えば、ニアメモリ３３０は、ギガバイト未満のメモリ容量を有してよく、ニアメモリ３７０は数ギガバイトのメモリ容量を有してよい。メモリ容量の差は、デバイス３５５のより大きなフォームファクタサイズに起因し、また複数のより大きな計算リソースに適合するためのより大きいメモリ容量に対するより高い必要性へと導き得る、回路３２０と比べ回路３６０に含まれる複数のより大きな計算リソースに起因してよい。可能性のあるメモリ容量の差に対する複数の例は、これら２つの理由のみに限定はされない。
【００３８】
いくつかの例によれば、回路３２０および回路３６０は両方とも、２ＬＭアーキテクチャを使用してアプリケーションを実行可能なので、ニアメモリ３３０および３７０間のサイズの差は、ファーメモリ３４０のメモリ容量が、ニアメモリ３７０のメモリ容量に等しいかまたはそれより大きいことを保証することによって、調整されてよい。これらの例について、ファーメモリ３４０は、ニアメモリ３３０または３７０に使用される可能性のあるメモリの複数のタイプと比較して、より低いアクセスレイテンシを有するが、実質的により少ない電力を使用し、実質的にギガバイト単位でのメモリ容量のコストがより低くなり得る、不揮発性メモリの複数のタイプで構成されてよい。より低コストおよびより少ない消費電力によって、ニアメモリ３３０と比べ、ファーメモリ３４０のための実質的により大きなメモリ容量を可能にしてよい。
【００３９】
いくつかの例において、２ＬＭアーキテクチャの使用を介して、デバイス３０５および３５５のＯＳは、ニアメモリ３７０のメモリ容量に少なくとも等しい、ファーメモリ３４０に関連付けられたメモリ容量に基づいて、回路３２０または３６０によって実行されるよう編成されてよい。これらの例について、デバイス３０５からデバイス３５５への複数のアプリケーションの実行の移行は、ニアメモリ３３０および３７０に関連付けられた潜在的に複数の異なるメモリ容量を考慮して、ＯＳが、複数のメモリアドレス指定構造をサイズ変更／変換する必要がないことによって、容易化されてよい。回路３２０による実行時に、ＯＳによって使用されるメモリアドレス指定スキームは、回路３６０によって使用されるニアメモリ３７０のような他の回路によって使用される、著しくより大きな複数のニアメモリが、大きなメモリ容量をより良く利用できるよう、設計されてよい。例えば、ＯＳがニアメモリ３３０のメモリ容量に関連付けられたメモリアドレス指定スキームのみを使用する場合、ニアメモリ３７０において、より大きなメモリ容量を有する複数の利点は、ニアメモリ３３０のより小さいメモリ容量に関連付けられたメモリアドレス指定スキームを使用することによって低減される可能性がある。いくつかの例において、１または複数のアプリケーションの実行に関連付けられたメモリ内容の情報の移動を容易にすべく、回路３６０においてまたは回路３６０とともに位置される統合メモリコントローラ（ｉＭＣ）３７６、あるいは回路３２０においてまたは回路３２０とともに位置されるｉＭＣ３２６は、様々なメモリチャネルを使用してよい。また、ファーメモリ３４０におけるまたはファーメモリ３４０とともに存在するメモリコントローラ（ＭＣ）は、リクエストされたデータを、ｉＭＣ３７６またはｉＭＣ３２６に対し、様々なメモリチャネルを介して、例えば、１または複数のアプリケーションの実行中に生じ得る、複数のそれぞれのニアメモリ内の複数のページミスに応答する等によって、提供してよい。いくつかの例において、上記のファーメモリチャネル３４４に加えて、図３内に示される、メモリ内容の情報を取得、送信、コピーまたは移行するための様々なメモリチャネルが、回路３６０とニアメモリ３７０との間のニアメモリチャネル３７２を含んでよい。様々なメモリチャネルはまた、ファーメモリ３４０とニアメモリ３３０との間のファーメモリチャネルまたは回路３２０とニアメモリ３３０との間のニアメモリチャネル３３２を含んでよい。簡単に上記し、詳細に後述されるように、デバイス３０５またはデバイス３５５におけるロジックおよび／または複数の機能は、１または複数のアプリケーションを実行すべく、２ＬＭアーキテクチャを利用してよく、結果的に、ニアメモリ３３０または３７０に維持されるメモリ内容が、デバイス３０５若しくはデバイス３５５のＯＳに透過的であり得る態様において、これらの様々なメモリチャネルを介して、取得、送信、コピーまたは移行されてよい。
【００４０】
図４は、例示的なステートマシン４００を示す。いくつかの例において、ステートマシン４００は、２つのデバイスにおける回路とニアメモリの様々な状態および、当該デバイス間のコンテキスト情報と複数のメモリ内容の複数のコピーの移動を示す。これらの例について、図３のデバイス３０５および３５５に対し示され、上述された複数のコンポーネントを含む、システム３００の複数の要素が、ステートマシン４００を説明するために使用される。しかしながら、例示的なステートマシン４００は、図３に示されまたは上述された複数のコンポーネントに限定されない。
【００４１】
いくつかの例において、図４に示されるように、ドッキングが最初に発生し、またはデバイス３０５におけるロジックおよび／または複数の機能によって検出されるとき、デバイス３０５は、実行状態にあってよい。これらの例について、回路３２０は、１または複数のアプリケーションを実行していてよい。ドッキングの検出後、デバイス３０５におけるロジックおよび／または複数の機能は、１または複数のアプリケーションの実行に関連付けられたコンテキスト情報が、回路３２０によって使用されるキャッシュからフラッシュされるようにしてよい。ロジックおよび／または複数の機能は次に、回路３２０を休止してよい。ロジックおよび／または複数の機能はまた、ニアメモリ３３０の複数のメモリ内容の第１のコピーを、ファーメモリ３４０に移行し、次に、回路３２０およびニアメモリ３３０の両方を低／非動作電力状態（例えば、スリープ電力状態）にパワーダウンしてよい。デバイス３０５におけるロジックおよび／または複数の機能は次に、コンテキスト情報および複数のメモリ内容の第１のコピーが、相互接続を介してルーティングされるメモリチャネルを介して、デバイス３５５におけるニアメモリ３７０に更に移行されるようにしてよい。
【００４２】
いくつかの例によれば、デバイス３５５におけるロジックおよび／または複数の機能は、回路２６０およびニアメモリ２７０を、動作中の電力状態であってよいパワーアップ状態にウェイクアップしてよい。ウェイクアップは、ドッキングの検出後、発生してよい。ロジックおよび／または複数の機能は次に、受信されたメモリ内容の第１のコピーおよびコンテキスト情報をニアメモリ２７０に格納してよい。回路２６０は現在、デバイス３０５における回路３２０によって以前実行された１または複数のアプリケーションを実行するための実行状態にあってよい。
【００４３】
いくつかの例において、デバイス３５５におけるロジックおよび／または複数の機能は、デバイス３５５がデバイス３０５からドッキング解除しようとしているという指標を受信してよい。これらの例について、デバイス３５５におけるロジックおよび／または複数の機能は、１または複数のアプリケーションの実行に関連付けられたコンテキスト情報が、回路３６０によって使用されるキャッシュからフラッシュされるようにしてよい。ロジックおよび／または複数の機能は次に、回路３６０を休止してよい。ロジックおよび／または複数の機能はまた、ニアメモリ３７０の複数のメモリ内容の第２のコピーを、ファーメモリ３４０に移行してよく、次に、回路３６０およびニアメモリ３７０の両方を低／非動作電力状態（例えば、スリープ状態）にパワーダウンしてよい。
【００４４】
いくつかの例によれば、デバイス３０５におけるロジックおよび／または複数の機能は、回路３２０とニアメモリ３３０とを、動作中の電力状態であってよいパワーアップ状態にウェイクアップしてよい。ウェイクアップは、デバイス３０５がデバイス３５５からドッキング解除しようとしているという指標の後、発生してよい。ロジックおよび／または複数の機能は次に、メモリ内容の第２のコピーおよびコンテキスト情報をファーメモリ３４０からニアメモリ３３０に転送してよい。回路３２０は現在、デバイス３５５における回路３６０によって以前実行された１または複数のアプリケーションを実行するための実行状態にあってよい。いくつかの例において、図４に示されるステートマシン４００の状態移行は、デバイス３０５若しくはデバイス３５５のユーザにとって実質的感知できない速度で発生してよい。例えば、１秒の何分の１（例えば、１秒の１／１０）より短い。後述の通り、デバイス３０５および３５５の両方におけるロジックおよび／または複数の機能は、１または複数のアプリケーションの実行がユーザによって認識される際、実質的に感知できない態様で、デバイス３０５における回路３２０からデバイス３５５における回路３６０へ、次に２つのデバイスがドッキング解除されるときに回路３２０に戻るように切り替えられることを可能にすべく、ニアメモリ３３０および３７０間の複数のメモリ内容の複数のコピーに係る迅速な移行を保証するための様々なポリシーを実装可能であってよい。
【００４５】
図５は、例示的な処理５００を示す。いくつかの例において、処理５００は、複数のデバイス間で複数のメモリリソースを集約または構成するためのものであってよい。これらの例について、処理５００に関連する複数の例示的な動作を示すべく、図３に示されるシステム３００の複数の要素が使用されてよい。しかしながら、複数の例示的な処理若しくは動作は、システム３００の複数の要素を使用する複数の実装に限定されない。
【００４６】
処理５．０（アプリケーションを実行）における開始において、デバイス３０５の回路３２０は、１または複数のアプリケーションを実行していてよい。例えば、１または複数のアプリケーションは、デバイス３０５におけるディスプレイに対し、ストリーミングビデオを表示するビデオストリーミングアプリケーションを含んでよい。
【００４７】
処理５．１（デバイスを検出）に進み、デバイス３０５におけるロジックおよび／または複数の機能は、デバイス３５５によって実行されている１または複数のアプリケーションのうちの少なくとも一部を実行可能な回路３６０を有するデバイス３５５を検出してよい。
【００４８】
処理５．２（相互接続を介して接続）に進み、デバイス３０５におけるロジックおよび／または複数の機能は、デバイス３０５に対し、相互接続を介してデバイス３５５へ接続させてよい。いくつかの例において、相互接続のための接続は、有線通信チャネルを介してよい。複数の他の例において、相互接続のための接続は、無線通信チャネルを介してよい。
【００４９】
処理５．４（コンテキスト情報をフラッシュ、回路を休止）に進み、デバイス３０５におけるロジックおよび／または複数の機能は、１または複数のアプリケーションのうちの少なくとも一部を実行すべく使用されているコンテキスト情報が、ニアメモリ３３０からフラッシュされるようにしてよい。例えば、ニアメモリ３３０に少なくとも一時的に維持されているビデオフレーム情報がフラッシュされてよい。
【００５０】
処理５．５（相互接続を介して、コンテキスト情報、複数のメモリ内容のコピーを送信）に進み、デバイス３０５におけるロジックおよび／または複数の機能は、フラッシュされたコンテキスト情報およびニアメモリ３３０の複数のメモリ内容のコピーが、有線／無線相互接続を介して、デバイス３５５に送信されるようにしてよい。いくつかの例において、フラッシュされたコンテキスト情報および複数のメモリ内容のコピーは、有線／無線相互接続を介してデバイス３５５に送信される前に、まずファーメモリ３４０に送信されてよい。
【００５１】
処理５．６（回路、ニアメモリをパワーダウン）に進み、デバイス３０５におけるロジックおよび／または複数の機能は、フラッシュされたコンテキスト情報および複数のメモリ内容のコピーの送信後、回路３２０およびニアメモリ３３０がパワーダウンされるようにしてよい。
【００５２】
処理５．７（ニアメモリに対するコンテキスト情報、複数のメモリ内容のコピーを受信）に進み、デバイス３５５におけるロジックおよび／または複数の機能は、ニアメモリ３７０に対するコンテキスト情報および複数のメモリ内容のコピーを受信してよい。
【００５３】
処理５．８（アプリケーションを実行）に進み、回路３６０は、ニアメモリ３７０に対し受信／格納されたフラッシュされたコンテキスト情報および複数のメモリ内容のコピーを使用して、１または複数のアプリケーションを実行してよい。例えば、デバイス３５５に連結されたディスプレイに対し、ストリーミングビデオを表示するために、ビデオディスプレイアプリケーションを実行するためのビデオフレーム情報が使用されてよい。ストリーミングビデオは、大型サイズのディスプレイ（例えば、１５インチより大きい）に表示される高解像度ビデオ（例えば、少なくとも４Ｋ解像度）であってよい。
【００５４】
処理５．９（ライトバックポリシーまたはメモリチェックポイントに基づいて、ダーティページを送信）に進み、デバイス３５５におけるロジックおよび／または複数の機能は、回路３６０による１または複数のアプリケーションの実行中に生成される１または複数のダーティページが、デバイス３０５に送信されるようにする、ライトバックポリシーまたはメモリチェックポイントを実装してよい。いくつかの例において、ライトバックポリシーまたはメモリチェックポイントは、ドッキング解除時にデバイス３０５のニアメモリ３３０に移行し戻される必要のあるダーティページ数を最小化または低減すべく、実装されてよい。ライトバックポリシーまたはメモリチェックポイントは、超過すると、複数のダーティページがファーメモリ３４０に送信されるようにする、１または複数の閾値または時間制限を含んでよい。定期的または閾値ベースで、複数のダーティページを送信する結果、ドッキング解除時に転送される複数のメモリ内容の量が低減される。この時間低減により、デバイス３０５のユーザに感知できない可能性のある態様で、デバイス３０５への１または複数のアプリケーションの実行を移行して戻すことを可能にしてよい。
【００５５】
いくつかの例において、複数のダーティページの定期的な送信を含むライトバックポリシーは、迅速にドッキング解除し、ニアメモリ３７０からニアメモリ３４０へと複数のメモリ内容を移行させる必要性と、電力の節約の試行との間のバランスを取る期間に基づいてよい。例えば、複数のダーティページを送／受信するために使用される有線／無線相互接続は、期間が短い場合、かなりの量の電力を使用し得る。期間がより長いと、エネルギーの効率がよいが、より長い期間が期限切れになる少し前に、ドッキング解除イベントが発生すると、複数のメモリ内容の移行は遅延される可能性があり、ユーザはこの遅延を認識する可能性がある。
【００５６】
いくつかの例によれば、閾値ベースで複数のダーティページを送信することを含むライトバックポリシーは、ニアメモリ３３０のメモリ容量に基づく、第１の閾値数を含んでよい。例えば、ニアメモリ３３０がニアメモリ３７０と比べ比較的小さいメモリ容量を有する場合、複数のダーティページの第１の閾値数は、より小さなメモリ容量のニアメモリ３３０が、そのメモリ容量を超過することなく、すべてのダーティページを受信可能であるよう十分低い必要がある。複数のメモリ内容の移行により、回路３２０が感知可能な複数の割り込みなく適時に、１または複数のアプリケーションの実行を再開することを可能にすることを保証すべく、第１の閾値数はまた、ファーメモリ３４０とニアメモリ３７０との間で有線／無線相互接続を介して複数のメモリ内容のコピーを移行するためのそれぞれのデータ帯域幅および複数のレイテンシに基づいてよい。これらの例について、複数のメモリ内容を移行するためのデータ帯域幅がより低く、複数のレイテンシが高いほど、複数のダーティページの第１の閾値数は低くなる。
【００５７】
いくつかの例において、ライトバックポリシーは、ユーザにより開始されたドッキング解除の検出と、実際の分離または相互接続の終了時までのドッキング解除応答時間に関連付けられ得る第２の閾値数を含んでよい。これらの例について、第２の閾値は、ファーメモリ３４０とニアメモリ３７０との間で、有線／無線相互接続を介して複数のメモリ内容の第２のコピーを移行するためのデータ帯域幅能力に基づいてよい。第２の閾値はまた、デバイス３５５のデバイス３０５からの切断に関連付けられた時間制限（例えば、１秒の１／１０）および回路３６０による１または複数のアプリケーションの実行中に生成された複数のダーティページに関連付けられたサイズに基づいてよい。例えば、より大きなサイズのダーティページは、より低い第２の閾値数をもたらす。また、データ帯域幅がより低く、複数のレイテンシがより高いほど、より低い第２の閾値数をもたらしてよい。
【００５８】
いくつかの例において、メモリチェックポイントは、エラー訂正／回復技術として使用されてよく、そこにおいて、デバイス３５５における回路３６０によって実行されている１または複数のアプリケーションは、複数の既知の状態若しくは回復ポイントに配置される。これらの例について、予期しない／突然のデバイス３０５とデバイス３５５とのドッキング解除の場合、複数の回復ポイントは、１または複数のアプリケーションが既知の状態に回復されることを可能にしてよい。相互接続の複数の特性は、いずれの場合においても安全に存在し得る、ニアメモリ３７０内の複数のメモリ内容の閾値量を定義してよく、その前に、予期しないドッキング解除後、回復ポイントまたは既知の状態に到達すべく、メモリ内容データは、少なくともファーメモリ３４０にコピーし戻される必要がある。デバイス３０５および３５５間の相互接続が低レイテンシであり、非常に短時間（例えば、１秒の１／１００未満）でニアメモリ３７０から複数のメモリ内容をコピー可能な高帯域幅の相互接続の場合、メモリチェックポイントは必要なくてよい。しかしながら、メモリチェックポイントが必要な場合、それは、ニアメモリ３７０と少なくともファーメモリ３４０との間で相互接続上で複数のメモリ内容を移行するために、利用可能なデータ帯域幅、相互接続上で観測された複数のレイテンシ、または複数の割り当てられた消費電力制限のような複数の相互接続特性に基づいて、複数のダーティページの動的な閾値数のタイプを確立してよい。
【００５９】
いくつかの例によれば、メモリチェックポイントに関連付けられた複数のダーティページの動的な閾値数は、ＭＣ３４６のファーメモリ３４０への書き込みレイテンシにも基づいてよい。ＭＣ３４６が比較的長い書き込みレインテンシを有する場合、複数のダーティページの閾値数は、このより長い書き込みレイテンシに適合するよう、より低くなるだろう。複数のダーティページの動的な閾値数は、ニアメモリ３７０からのデータ読み取りのためのｉＭＣ３７６の読み取りレイテンシにも基づいてよい。例えば、比較的高速の読み取りレイテンシは、複数のダーティページのより高い閾値数を可能にしてよい。メモリチェックポイントのための複数のダーティページの閾値数を設定するための上記基準は、単なるいくつかの例示的基準にすぎず、複数の例は、上記基準のみに限定されない。
【００６０】
処理５．１０（ファーメモリに対するダーティページを受信）に進み、デバイス３０５におけるロジックおよび／または複数の機能は、ファーメモリ３４０に対する１または複数のダーティページを受信してよい。１または複数のダーティページは、ニアメモリ３７０に維持されるメモリ内容のうちの少なくとも一部を表してよく、ライトバックポリシーに従い、またはメモリチェックポイントの一部として送信されたものであってよい。
【００６１】
処理５．１１（ニアメモリに対するページミス）に進み、１または複数のアプリケーションの実行中、回路３６０は、ニアメモリ３７０に移行された複数のメモリ内容に含まれないデータをリクエストしてよい。いくつかの例において、ニアメモリ３７０内のデータの欠如は、ページミスをもたらしてよい。これらの例について、データはファーメモリ３４０に維持されてよい。
【００６２】
処理５．１２（ファーメモリに対するメモリアクセスリクエスト）に進み、ｉＭＣ３７６のようなデバイス３５５におけるロジックおよび／または複数の機能は、ファーメモリ３４０における、ＭＣ３４６に対するメモリアクセスリクエストを生成および送信してよい。いくつかの例において、メモリアクセスリクエストは、ページミスに応答してデータを取得するものであってよい。
【００６３】
処理５．１３（メモリアクセスリクエストを満たす）に進み、ＭＣ３４６のようなデバイス３０５におけるロジックおよび／または複数の機能は、メモリアクセスリクエストを受信し、ページミスに関連付けられたデータを提供すべく、当該リクエストを満たしてよい。
【００６４】
いくつかの例において、デバイス３５５をデバイス３０５に接続する相互接続の切断／終了まで、処理５００に係る少なくとも処理５．７から処理５．１２は継続してよい。後述の通り、いくつかの例において、１または複数のアプリケーションを実行するためのコンテキスト情報および複数のメモリ内容が、ニアメモリ３３０に移行し戻されることを可能にすべく、別の一連の処理が、デバイス３０５および３５５におけるロジックおよび／または複数の機能によって実装されてよい。相互接続の終了前に、移行が発生してよい。
【００６５】
図６は、例示的な処理６００を示す。いくつかの例において、処理６００は複数のデバイス間で、集約または構成されたメモリリソースをドッキング解除または切断するためのものであってよい。これらの例について、処理６００に関連付けられた複数の例示的動作を示すべく、図３に示されるシステム３００の複数の要素が使用されてよい。また、処理６００は、図５で上述された複数のメモリリソースの集約または構成後の処理５００の継続であってよい。しかしながら、複数の例示的な処理若しくは動作は、システム３００の複数の要素を使用する複数の実装または処理５００の継続に限定されない。
【００６６】
処理６．０（アプリケーションを実行）における開始において、デバイス３５５の回路３６０は、処理５００で上記の通り、ドッキング前に、デバイス３０５の回路３２０によって以前実行されていた１または複数のアプリケーションを実行していてよい。
【００６７】
処理６．１（ドッキング解除を検出）に進み、デバイス３５５におけるロジックおよび／または複数の機能は、デバイス３０５に対する接続が終了されるという指標を検出または受信してよい。いくつかの例において、接続が有線相互接続を介する場合、検出は、指標を入力し、および／またはデバイスをドックから物理的に除去若しくは有線相互接続のためのコネクタ（例えば、ドングル）のプラグを抜くことによって指標を発生させるユーザに基づいてよい。複数の他の例において、接続が無線相互接続を介する場合、検出は、無線相互接続が間もなく切断されるまたは、無線接続を維持するための許容可能な範囲外に出ることを示すような態様で、デバイス３５５から離れる方向へのデバイス３０５のユーザが開始する移動に基づいてよい。
【００６８】
処理６．２（回路、ニアメモリをパワーアップ）に進み、デバイス３０５におけるロジックおよび／または複数の機能は、ドッキング解除に先行して、回路３２０およびニアメモリ３３０をパワーアップしてよい。いくつかの例において、処理５００での上記の通り、ライトバックポリシーは、回路３６０による１または複数のアプリケーションの実行中に、ニアメモリ３７０内に維持される複数のメモリ内容の少なくとも一部が、デバイス３０５に定期的に送信され、ファーメモリ３４０に格納されるようにしていてよかった。これらの例について、回路３２０がより時間効率の良い態様で１または複数のアプリケーションを実行することを可能にすべく、移行される必要があり得るコピーされたメモリ内容の合計量を低減すべく、以前に送信されたこれらのダーティページが、初期パワーアップ時にニアメモリ３３０にコピーされてよい。
【００６９】
処理６．３（コンテキスト情報をフラッシュ、回路を休止）に進み、デバイス３５５におけるロジックおよび／または複数の機能は、１または複数のアプリケーションを実行するために使用されるコンテキスト情報が、ニアメモリ３７０からフラッシュされるようにしてよい。ロジックおよび／または複数の機能は次に、回路３６０を休止してよい。
【００７０】
処理６．４（相互接続を介して、コンテキスト情報、複数のメモリ内容の第２のコピーを送信）に進み、デバイス３５５におけるロジックおよび／または複数の機能は、フラッシュされたコンテキスト情報および複数のメモリ内容の第２のコピーが、相互接続を介してデバイス３０５に送信されるようにしてよい。いくつかの例において、コンテキスト情報および複数のメモリ内容の第２のコピーが、ファーメモリ３４０において受信されてよい。これらの例について、処理６．２で上記の通り、デバイス３５５とデバイス３０５との間の適時のメモリ内容の移行を容易にすべく、ニアメモリ３７０内に以前維持されていた複数のメモリ内容の他の複数の部分が、ライトバックポリシーの一部として送信されたものであってよい。相互接続を介して、より少ないデータが転送されるのを可能にすべく、ライトバックポリシーの一部として以前送信されていない複数の部分が、複数のメモリ内容の第２のコピーとともにここで送信されてよい。処理６．５（回路、ニアメモリをパワーダウン）に進み、デバイス３５５におけるロジックおよび／または複数の機能は次に、回路３６０およびニアメモリ３７０の両方をパワーダウンしてよい。
【００７１】
処理６．６（ファーメモリに対するコンテキスト情報、複数のメモリ内容の第２のコピーを受信）に進み、デバイス３０５におけるロジックおよび／または複数の機能は、ファーメモリ３４０に対するコンテキスト情報および複数のメモリ内容の第２のコピーを受信してよい。
【００７２】
処理６．７（コンテキスト情報、複数のメモリ内容の第２のコピーをニアメモリに格納）に進み、デバイス３０５におけるロジックおよび／または複数の機能は次に、受信されたコンテキスト情報および複数のメモリ内容の第２のコピーをニアメモリ３３０に格納してよい。いくつかの例において、ニアメモリ３３０は、ニアメモリ３７０より、小さなメモリ容量を有してよい。これらの例について、複数のメモリ内容の第２のコピーのうちの少なくとも一部が、メモリページングポリシーに基づいて、ニアメモリ３３０に格納されてよい。メモリページングポリシーは、１または複数のアプリケーションを実行する間、回路３６０によってアクティブに使用された複数のメモリページを格納することを含んでよい。メモリページングポリシーはまた、複数の特定のメモリページに関連付けられた年代に基づいて格納することを含んでよい。例えば、より最近に書き込まれた複数のメモリページが最初に格納される、または、限定されたニアメモリ３３０の容量に対して優先する。メモリページングポリシーはまた、複数のメモリページに関連付けられたアクセスパターンに基づいて格納することを含んでよい。アクセスパターンは、優先度スキームに関連付けられるか、あるいはどのメモリページが最も最近アクセスされたかを示してよい。複数の例は、上記の複数のメモリページングポリシーに限定されず、複数のメモリ内容の第２のコピーからのどのメモリページがニアメモリにコピーされるかを優先度設定する他の複数のポリシーが考えられる。
【００７３】
処理６．８（アプリケーションを実行）に進み、１または複数のアプリケーションの実行を再開すべく、デバイス３０５における回路３２０は、ニアメモリ３３０に現在格納された、コンテキスト情報および複数のメモリ内容の第２のコピーのうちの複数の部分を使用してよい。
【００７４】
処理６．９（ドッキング解除を完了）に進み、デバイス３０５および３５５の両方におけるロジックおよび／または複数の機能が、相互接続を介する接続を終了することによってドッキング解除を完了してよく、次に処理６００は終了する。
【００７５】
図７は、メモリチェックポイントのための例示的なロジックフロー７００を示す。いくつかの例において、デバイス３０５へのドッキングおよびデバイス３５５の回路３６０への１または複数のアプリケーションの実行の移行後、ロジックフロー７００が、図３で上述したシステム３００のデバイス３５５によって実装されてよい。また、ロジックフロー７００に関連付けられた複数の例示的な処理を示すべく、システム３００の複数の他のコンポーネントまたは要素が使用されてよい。しかしながら、複数の例示的な処理若しくは動作は、システム３００の複数の要素を使用する実装に限定されない。
【００７６】
開始から決定ブロック７１０（ドッキング解除イベント？）に移動し、デバイス３５５におけるロジックおよび／または複数の機能は、ドッキング解除イベントが発生したかどうかを決定してよい。いくつかの例において、ドッキング解除イベントは、ドッキング解除が発生しようとしているという指標を受信または検出することに基づいてよい。ドッキング解除の指標が受信または検出されると、処理はブロック７４０に移動する。そうでない場合、処理はブロック７２０に移動する。
【００７７】
決定ブロック７１０からブロック７２０（アプリケーションを実行）に移動し、回路３６０は１または複数のアプリケーションを実行してよい。１または複数のアプリケーションの実行中、処理は、決定ブロック７３０または決定ブロック７５０のいずれかに移動してよい。
【００７８】
ブロック７２０から決定ブロック７３０（ΜＴ到達？）に進み、デバイス３５５におけるロジックおよび／または複数の機能は、「ＭＴ」と称されるダーティページの動的な閾値数が到達されたかどうかを決定してよい。いくつかの例において、ＭＴは、デバイス３５５をデバイス３０５に接続する有線または無線相互接続を介して、少なくともファーメモリ３４０とニアメモリ３７０との間で複数のメモリ内容のコピーを移行するために利用可能なデータ帯域幅、複数の観測されたレイテンシ、または、複数の割り当てられた消費電力制限に基づいてよい。ＭＴはまた、ＭＣ３４６のファーメモリ３４０への書き込みレイテンシおよびｉＭＣのニアメモリ３７０からの読み取りレイテンシに基づいてよい。これらの例について、ＭＴは、デバイス３５５における回路３６０による１または複数のアプリケーションの実行中、複数のダーティページまたはデータがデバイス３０５に対しコピーされる必要がある頻度に影響してよい。ＭＣ３４６の書き込みレイテンシおよびｉＭＣ３７６の読み取りレイテンシは、静的または固定であってよく、ＭＴの動的な閾値数は複数の相互接続特性（複数の移動オブジェクト、干渉、雨、湿度等）が変更し得るという点においてやはり必要であってよい。ＭＴが到達または超過されると、処理はブロック７４０に移動する。そうでない場合、処理は決定ブロック７１０に戻る。
【００７９】
決定ブロック７１０または決定ブロック７３０のいずれかから、ブロック７４０（複数のチェックポイントの内容をデバイス３０５に送信）へ移動し、デバイス３５５のロジックおよび／または複数の機能は、１または複数のダーティページを含み得る複数のメモリチェックポイントの内容をデバイス３０５における少なくともファーメモリ３４０に送信してよい。処理が決定ブロック７１０から移動した場合、１または複数のアプリケーションの実行が、切り替わり、すなわちデバイス３０５に移行し戻され、回路３６０およびニアメモリ３７０はパワーダウンされ、処理は終了してよい。処理が決定ブロック７３０から移動した場合、処理は決定ブロック７１０に移動する。
【００８０】
ブロック７２０から決定ブロック７５０（ページミス？）へ移動し、デバイス３５５におけるロジックおよび／または複数の機能は、回路３６０による１または複数のアプリケーションの実行中に、ニアメモリ３７０へのページミスが発生したかどうかを決定してよい。いくつかの例において、ｉＭＣ３７６がこの決定を行ってよい。ページミスが発生する場合、処理は決定ブロック７６０に移動する。そうでない場合、処理は決定ブロック７１０に移動する。
【００８１】
決定ブロック７５０から決定ブロック７６０（複数のダーティページが存在するか？）へ移動し、デバイス３５５におけるロジックおよび／または複数の機能は、任意のダーティページが存在するおよび／またはデバイス３０５における少なくともファーメモリ３４０に送信する準備ができているかどうかを決定してよい。いくつかの例において、複数のダーティページのようなデータをコピーすることは、消費電力およびデバイス３５５またはデバイス３０５に対する性能損失の可能性の見地からは拡張的な動作であり得る。故に、複数のダーティページのコピーの頻度を低減すべく、ニアメモリ３７０に対しページミスが発生する場合はいつでも、ニアメモリ３７０に存在するすべてのダーティページが、デバイス３０５における少なくともファーメモリ３４０にコピーされてよいという技術が実装されてよい。ＭＴのような他の複数の閾値がまだ到達または超過されていない場合であっても、これは発生してよい。従って、ページミスの際、複数のダーティページを状況に応じてコピーすることによって、相互接続帯域幅は、より良く利用され、電力消費も低減されてよい。無線相互接続の場合、少量のデータをより多い頻繁に転送するのに比べ、より大量のデータをより少ない頻度で転送するために、無線送信の利用がより良く最適化されるので、複数のダーティページの状況に応じたコピーは、有意義な利点であってよい。複数のダーティページが存在する場合、処理はブロック７７０に移動する。そうでない場合、処理は７８０に移動する。
【００８２】
決定ブロック７６０からブロック７７０（メモリリクエストおよびダーティページをデバイス３０５に送信）へと移動し、デバイス３５５におけるロジックおよび／または複数の機能は、ページミスのためのメモリリクエストおよび複数の任意のダーティページが、デバイス３０５に送信されるようにしてよい。いくつかの例において、ファーメモリ３４０のためのＭＣ３４６は、メモリリクエストを受信してよく、また複数のダーティページが少なくともファーメモリ３４０において保存されるようにしてよい。これらの例について、ＭＣ３４６はまた、メモリリクエストに関連付けられたデータが、ファーメモリ３４０から取得され、デバイス３５５に送信され、ニアメモリ３７０にコピーされるようにすることによって、メモリリクエストを満たしてよい。処理は次に、決定ブロック７１０に移動してよい。
【００８３】
決定ブロック７６０からブロック７８０（メモリリクエストをデバイス３０５に送信）へと移動し、デバイス３５５におけるロジックおよび／または複数の機能は、ページミスのためのメモリリクエストだけが、デバイス３０５に送信されるようにしてよい。いくつかの例において、決定ブロック７７０についての上記の通り、ファーメモリ３４０のためのＭＣ３４６は、メモリリクエストを受信してよく、メモリリクエストに関連付けられたデータが、ファーメモリ３４０から取得され、デバイス３５５に送信され、ニアメモリ３７０にコピーされるようにすることによって、メモリリクエストを満たしてよい。処理は次に、決定ブロック７１０に移動する。
【００８４】
図８は、第１の装置のためのブロック図を示す。図８に示される通り、第１の装置は装置８００を含む。図８に示される装置８００は、特定のトポロジまたは構成における限定数の要素を有するが、特定の実装に所望される複数の代替的な構成において、装置８００は、それより多いまたは少ない要素を含んでよいことを理解されたい。装置８００は、ファームウェア実装されてよいコンピューティングデバイスのコンポーネントを含んでよく、１または複数のロジック８２２‐ａを実行するよう編成されたプロセッサ回路８２０を有してよい。本明細書において使用される「ａ」および「ｂ」および「ｃ」および同様の指示符号は、任意の正の整数を表わす複数の変数を意図していることに留意されたい。故に、例えば、ある実装がａ＝５の値を設定する場合、ロジック８２２‐ａの完全なセットは、ロジック８２２‐１、８２２‐２、８２２‐３、８２２‐４または８２２‐５を含んでよい。複数の例は、この文脈に限定はされない。
【００８５】
いくつかの例によれば、装置８００は、第１のニアメモリおよび第２のファーメモリを含む２ＬＭアーキテクチャを使用して、１または複数のアプリケーションを実行可能な第１の回路を有する第１のデバイス（例えば、デバイス１０５、２０５または３０５）の一部あってよい。複数の例は、この文脈に限定はされない。
【００８６】
いくつかの例において、図８に示される通り、装置８００は、プロセッサ回路８２０を含む。プロセッサ回路８２０は概して、１または複数のロジック８２２‐ａを実行すべく編成されてよい。プロセッサ回路８２０は、様々な市販のプロセッサのうちの任意のものであってよく、限定はされないが、ＡＭＤ（登録商標）のＡｔｈｌｏｎ（登録商標）、Ｄｕｒｏｎ（登録商標）およびＯｐｔｅｒｏｎ（登録商標）プロセッサ、ＡＲＭ（登録商標）のアプリケーション埋め込みセキュアプロセッサ、ＩＢＭ（登録商標）とＭｏｔｏｒｏｌａ（登録商標）のＤｒａｇｏｎＢａｌｌ（登録商標）とＰｏｗｅｒＰＣ（登録商標）プロセッサ、ＩＢＭとＳｏｎｙ（登録商標）のセルプロセッサ、Ｑｕａｌｃｏｍｍ（登録商標）のＳｎａｐｄｒａｇｏｎ（登録商標）、Ｉｎｔｅｌ（登録商標）のＣｅｌｅｒｏｎ（登録商標）、Ｃｏｒｅ  （２）Ｄｕｏ（登録商標）、Ｃｏｒｅ  ｉ３、Ｃｏｒｅ  ｉ５、Ｃｏｒｅ  ｉ７、Ｉｔａｎｉｕｍ（登録商標）、Ｐｅｎｔｉｕｍ（登録商標）、Ｘｅｏｎ（登録商標）、Ａｔｏｍ（登録商標）およびＸＳｃａｌｅ（登録商標）プロセッサ、および同様の複数のプロセッサを含んでよい。複数のデュアルマイクロプロセッサ、マルチコアプロセッサ、および他のマルチプロセッサアーキテクチャがまた、プロセッサ回路８２０として採用されてよい。いくつかの例によれば、プロセッサ回路８２０はまた、特定用途向け集積回路（ＡＳＩＣ）であってよく、ロジック８２２‐ａは、ＡＳＩＣの複数のハードウェア要素として実装されてよい。
【００８７】
いくつかの例によれば、装置８００は検出ロジック８２２‐１を含んでよい。第２のニアメモリも含む２ＬＭアーキテクチャを使用して、１または複数のアプリケーションを実行可能な第２の回路を検出すべく、検出ロジック８２２‐１が、プロセッサ回路８２０によって実行されてよい。例えば、検出ロジック８２２‐１は、第２の回路および第２のニアメモリを有する第２のデバイスが、第１のデバイスに、有線または無線通信チャネルのいずれかを介し接続されたことを示し得る検出情報８０５を受信してよい。
【００８８】
いくつかの例において、装置８００はまた、接続ロジック８２２‐２を含んでよい。接続ロジック８２２‐２は、第１のファーメモリと第２のニアメモリとの間に、相互接続を介するデバイス接続が生じるよう、プロセッサ回路８２０によって実行されてよい。例えば、接続ロジック８２２‐２は、ＰＣＩｅ、ＱＰＩ、ＷｉＧｉｇまたはＷｉ−Ｆｉ（登録商標）のような１または複数の低レイテンシ、高帯域幅、および効率的な相互接続技術に準拠して動作してよい相互接続を介して接続してよい。いくつかの例によれば、装置８００はまた移行ロジック８２２‐３を含む。
【００８９】
複数のメモリ内容８２５のコピーを、第１のデバイスに維持される第１のニアメモリから第２のニアメモリに移行させるべく、第１のファーメモリを利用するために、移行ロジック８２２‐３はプロセッサ回路８２０によって実行されてよい。複数のメモリ内容８２５のコピーが、第１のデバイスまたは第２のデバイスのＯＳに対し透過的な態様で移行されてよい。いくつかの例において、移行ロジック８２２‐３はまた、ドッキング解除イベントにおいて、第２のデバイスから受信された複数のメモリ内容８４５のコピーのうちの少なくとも一部の格納を容易化してよい。複数のメモリ内容８４５のコピーのうちの少なくとも一部は、ページングポリシー７２４‐ａに従い格納されてよい。ページングポリシー７２４‐ａは、ルックアップテーブル（ＬＵＴ）のようなデータ構造内に、移行ロジック８２２‐３によって維持されてよい。
【００９０】
いくつかの例において、移行ロジック８２２‐３は、第２のニアメモリから複数のメモリ内容８４５のうちの少なくとも複数の部分を受信してよい。メモリ内容８４５のうちの少なくとも複数の部分は、ダーティページ８１０を含んでよい。ダーティページ８１０は、第２の回路による１または複数のアプリケーションの実行中に生成され済みでよい。これらの例について、移行ロジック８２２‐３は、ダーティページ８１０が少なくとも第１のファーメモリに対し格納されるようにしてよい。
【００９１】
いくつかの例によれば、装置８００は、リクエストロジック８２２‐４を含んでよい。第２のニアメモリに対するページミスに基づく第１のファーメモリに対するメモリアクセスリクエストを含み得るメモリリクエスト８３５を受信すべく、リクエストロジック８２２‐４は、プロセッサ回路によって実行されてよい。これらの例について、ファーメモリ応答８４０内のページミスに関連付けられたデータを提供すべく、リクエストロジック８２２‐４は、メモリリクエスト８３５内に含まれるメモリアクセスリクエストが、満たされるようにしてよい。
【００９２】
いくつかの例によれば、装置８００は電力ロジック８２２‐５を含んでよい。第１の回路および第１のニアメモリが、パワーダウンまたはパワーアップのいずれかが行われるべく、電力ロジック８２２‐５はプロセッサ回路８２０によって実行されてよい。例えば、コンテキスト情報および複数のメモリ内容８２５のコピーの第２のデバイスへの送信後、第１の回路および第１のニアメモリは、より低い電力状態にパワーダウンされてよい。第１の回路および第１のニアメモリは、第１および第２のデバイス間の相互接続が終了しようとしているという指標の後、続いてより高い電力状態にパワーアップされてよい。当該指標は、接続情報８１５（例えば、ユーザ入力コマンドまたは無線範囲検出）内に含まれてよい。
【００９３】
開示されたアーキテクチャの複数の新規な態様を実行するための複数の例示的な方法論を表すロジックフローのセットが本明細書に含まれる。説明の簡易化の目的のために、本明細書に示される１または複数の方法論は、一連の動作として示され、説明されるが、当業者は、当該複数の方法論は、動作の順序によっては、限定はされないことを理解および認識するであろう。それによれば、いくつかの動作は、異なる順序で行われ、および／または、本明細書中に示され、説明される他の複数の動作と同時に発生してよい。例えば、当業者は、ある方法論は、状態図のような一連の相互関連する状態若しくはイベントとして代替的に表わし得ると理解および認識するであろう。また、一方法論において示されるすべての動作が、新規な実装に要求されなくてもよい。
【００９４】
ロジックフローは、ソフトウェア、ファームウェア、および／またはハードウェアで実装されてよい。ソフトウェアおよびファームウェアの実施形態において、ロジックフローは、光、磁気または半導体ストレージのような少なくとも１つの非一時的コンピュータ可読媒体または機械可読媒体上に格納された複数のコンピュータ実行可能な命令によって実装されてよい。複数の実施形態はこの文脈に限定はされない。
【００９５】
図９は、第１のロジックフローの例を示す。図９に示される通り、第１のロジックフローは、ロジックフロー９００を含む。ロジックフロー９００は、１または複数のロジック、特徴、または本明細書に記載の装置９００のようなデバイスによって実行される複数の動作のうちのいくつかまたはすべてを表わしてよい。より具体的には、ロジックフロー９００は、検出ロジック８２２‐１、接続ロジック８２２‐２、移行ロジック８２２‐３、リクエストロジック８２２‐４または電力ロジック８２２‐５によって実装されてよい。
【００９６】
図９に図示される例において、ロジックフロー９００はブロック９０２において、第１の回路上で１または複数のアプリケーションを実行してよい。第１の回路は、第１のニアメモリおよび第１のファーメモリを含む２ＬＭアーキテクチャを使用して、１または複数のアプリケーションを実行可能であってよい。
【００９７】
いくつかの例によれば、ロジックフロー９００はブロック９０４において、第２のニアメモリも含む２ＬＭアーキテクチャを使用して、１または複数のアプリケーションを実行可能な第２の回路を検出してよい。これらの例について、検出ロジック８２２‐１は、第２の回路を検出してよい。
【００９８】
いくつかの例において、ロジックフロー９００はブロック９０６において、第１のファーメモリを第２のニアメモリに接続してよい。これらの例について、接続ロジック８２２‐２は、相互接続を介する接続が、有線または無線通信チャネルのいずれかを介して確立されるようにしてよい。いくつかの例によれば、ロジックフロー９００はブロック９０８において、複数のメモリ内容のコピーを第１のニアメモリから第２のニアメモリに移行させるべく、第１のファーメモリを利用してよい。複数のメモリ内容のコピーは、オペレーティングシステムに対し透過的な態様で移行されてよい。これらの例について、移行ロジック８２２‐３は、複数のメモリ内容のコピーが、第２のニアメモリに移行されるようにしてよい。
【００９９】
いくつかの例において、ロジックフロー９００はブロック９１０において、第１のニアメモリ内の複数のメモリ内容のコピーの第２のニアメモリへの移行後、第１の回路および第１のニアメモリを、より低い電力状態にパワーダウンしてよい。これらの例について、電力ロジック８２２‐５は、第１の回路および第１のニアメモリが、パワーダウンされるようにしてよい。
【０１００】
いくつかの例によれば、ロジックフロー９００はブロック９１２において、第１のファーメモリに電力供給を継続してよい。これらの例について、電力ロジック８２２‐５は、第１のファーメモリに対する電力が継続されるようにしてよい。
【０１０１】
図１０は第１のストレージ媒体の実施形態を示す。図１０に示される通り、第１のストレージ媒体はストレージ媒体１０００を含む。ストレージ媒体１０００は、製造物品を含んでよい。いくつかの例において、ストレージ媒体１０００は、光、磁気または半導体ストレージのような、任意の非一時的コンピュータ可読媒体または機械可読媒体を含んでよい。ストレージ媒体１０００は、ロジックフロー９００を実装するための複数の命令のような、様々なタイプのコンピュータ実行可能な命令を格納してよい。コンピュータ可読または機械可読ストレージ媒体の複数の例としては、揮発性メモリまたは不揮発性メモリ、リムーバブルまたは非リムーバブルメモリ、消去可能または非消去可能メモリ、ライタブルまたはリライタブルメモリ等を含む、電子データを格納可能な任意の有形な媒体を含んでよい。コンピュータ実行可能な命令の複数の例は、任意の好適なタイプのコードを含んでよく、そのようなものとして、ソースコード、コンパイルされたコード、インタープリタ型コード、実行可能コード、スタティックコード、ダイナミックコード、オブジェクト指向コード、視覚的コード等が挙げられる。複数の例は、この文脈に限定はされない。図１１は、第２の装置のためのブロック図を示す。図１１に示される通り、第２の装置は装置１１００を含む。図１１に示される装置１１００は、特定のトポロジまたは構成における限定数の要素を有するが、特定の実装に所望される複数の代替的な構成において、装置１１００は、それより多いまたは少ない要素を含んでよいことを理解されたい。
【０１０２】
装置１１００は、ファームウェア実装でよく、１または複数のロジック１１２２‐ａを実行するよう編成されたプロセッサ回路１１２０を有してよい、コンピューティングデバイスのコンポーネントを含んでよい。図８の装置８００と同様、「ａ」および「ｂ」および「ｃ」および同様の指示符号は、任意の正の整数を表わす複数の変数であってよい。
【０１０３】
いくつかの例によれば、装置１１００は、ニアメモリおよびファーメモリを含む２ＬＭアーキテクチャを使用して、１または複数のアプリケーションを実行可能な第１の回路を有する第１のデバイス（例えば、デバイス１５５、２５５または３５５）の一部あってよい。複数の例は、この文脈に限定はされない。いくつかの例において、図１１に示される通り、装置１１００はプロセッサ回路１１２０を含む。 プロセッサ回路１１２０は概して、１または複数のロジック１１２２‐ａを実行するよう編成されてよい。 
【０１０４】
プロセッサ回路１１２０は、限定はされないが、装置８００のプロセッサ回路８２０に対し前記したものを含む、様々な市販のプロセッサのうちの任意のものであってよい。複数のデュアルマイクロプロセッサ、マルチコアプロセッサ、および他のマルチプロセッサアーキテクチャも、プロセッサ回路１１２０として採用されてよい。いくつかの例によれば、プロセッサ回路１１２０はまた、特定用途向け集積回路（ＡＳＩＣ）であってよく、ロジック１１２２‐ａは、ＡＳＩＣの複数のハードウェア要素として実装されてよい。
【０１０５】
いくつかの例によれば、装置１１００は検出ロジック１１２２‐１を含んでよい。２ＬＭアーキテクチャ内に含まれる第２のニアメモリへの接続の指標を検出すべく、検出ロジック１１２２‐１は、プロセッサ回路１１２０によって実行されてよい。第２のニアメモリは、第２の回路による実行時、１または複数のアプリケーションによって使用可能であってよい。例えば、検出ロジック１１２２‐１は、有線または無線通信チャネルのいずれかを介し、第２の回路への接続を示し得る検出情報１１０５を受信してよい。
【０１０６】
いくつかの例において、装置１１００はまた、コピーロジック１１２２‐２を含んでよい。１または複数のアプリケーションを実行するために第２の回路によって使用される第２のニアメモリから送信された複数のメモリ内容１１１０のコピーを第１のファーメモリから受信すべく、コピーロジック１１２２‐２は、プロセッサ回路１１２０によって実行されてよい。コピーロジック１１２２‐２は、第１のニアメモリに、複数のメモリ内容１１１０のコピーをＯＳに対し透過的な態様で格納してよい。１または複数のアプリケーションを実行すべく、第１の回路によって使用されるために、複数のメモリ内容１１１０のコピーは、第１のニアメモリに格納されてよい。
【０１０７】
いくつかの例において、装置１１００はまたリクエストロジック１１２２‐３を含んでよい。第１のニアメモリのためのページミス指標を受信すべく、リクエストロジック１１２２‐３はプロセッサ回路１１２０によって実行されてよい。ページミスは、第１のファーメモリに維持されたデータに関連付けられてよい。
【０１０８】
ページミスリクエストに応答して、ロジック１１２２‐３は、当該データを取得すべく、ファーメモリリクエスト１０３５に含まれるメモリアクセスリクエストを第１のファーメモリに送信してよい。リクエストロジック１１２２‐３は次に、当該データを第１のファーメモリから、ファーメモリ応答１１４０内に含まれるファーメモリ応答において受信してよく、リクエストロジック１１２２‐３は次に、受信されたデータの第１のニアメモリへのコピーを生じさせてよい。いくつかの例によれば、装置１１００はまたライトバックロジック１１２２‐４を含んでよい。
【０１０９】
第１のニアメモリから、メモリ内容のうちの少なくとも複数の部分を第１のファーメモリへ送信すべく、ライトバックロジック１１２２‐４は、プロセッサ回路１１２０によって実行されてよい。メモリ内容のうちの少なくとも複数の部分は、第１の回路による１または複数のアプリケーションの実行中に生成された１または複数のダーティページを有するダーティページ１１２５を含んでよい。これらの例について、ライトバックロジック１１２２‐４は、ライトバックポリシー１１２４‐ａを例えば、ＬＵＴのようなデータ構造内に維持してよい。ライトバックポリシー１１２４‐ａは、超過される第１のニアメモリ内に維持される複数のダーティページの第１または第２の閾値数のうちの１または複数、または複数のダーティページが超過される第１のニアメモリ内に維持される閾値時間に基づいて、ダーティページ１１２５を第１のファーメモリに送信するよう、ライトバックロジック１１２２‐４に指示してよい。
【０１１０】
いくつかの例において、メモリチェックポイントに基づいて、ライトバックロジック１１２２‐４はまた、メモリ内容のうちの少なくとも複数の部分が、少なくとも第１のファーメモリにライトバックされるようにしてよい。上記の通り、メモリチェックポイントは、ダーティページの動的な閾値数（例えば、ＭＴ）に関連付けられてよい。ダーティページの動的な閾値数が超過されると、ライトバックロジック１１２２‐４は、１または複数のダーティページを含み得るダーティページ１１２５を送信してよい。
【０１１１】
いくつかの例において、装置１１００はまた移行ロジック１１２２‐５を含んでよい。複数のメモリ内容１１４５のコピーのうちの少なくとも一部の、第２のニアメモリへの移行を可能にすべく、複数のメモリ内容１１４５のコピーを第１のニアメモリから、少なくとも第１のファーメモリへ送信するために、移行ロジック１１２２‐５はプロセッサ回路１１２０によって実行されてよい。いくつかの例において、ドッキング解除または第２のデバイスへの接続が終了しようとしていたという指標の検出に応答して、複数のメモリ内容１１４５のコピーが送信されてよい。この情報は、接続情報１１１５内に受信されてよい。
【０１１２】
いくつかの例において、装置１１００は、電力ロジック１１２２‐６を含んでよい。第１のデバイスにおける第１の回路および第１のニアメモリをパワーダウンまたはパワーアップのいずれかをすべく、電力ロジック１１２２‐６は、プロセッサ回路１１２０によって実行されてよい。例えば、フラッシュされたコンテキスト情報および複数のメモリ内容１１４５のコピーの第１のニアメモリから第２のデバイスへの送信後、第１の回路および第１のニアメモリは、より低い電力状態にパワーダウンされてよい。
【０１１３】
開示されたアーキテクチャの複数の新規な態様を実行するための複数の例示的な方法論を表すロジックフローのセットが本明細書に含まれる。説明の簡易化の目的のために、本明細書に示される１または複数の方法論は、一連の動作として示され、説明されるが、当業者は、当該複数の方法論は、動作の順序によって限定はされないことを理解および認識するであろう。それによれば、いくつかの動作は、異なる順序で行われ、および／または、本明細書中に示され、説明される他の複数の動作と同時に発生してよい。例えば、当業者は、ある方法論は、状態図のような一連の相互関連する状態若しくはイベントとして代替的に表わし得ると理解および認識するであろう。また、一方法論において示されるすべての動作が、新規な実装に要求されなくてもよい。
【０１１４】
ロジックフローは、ソフトウェア、ファームウェア、および／またはハードウェアで実装されてよい。ソフトウェアおよびファームウェアの実施形態において、ロジックフローは、光、磁気または半導体ストレージのような少なくとも１つの非一時的コンピュータ可読媒体または機械可読媒体上に格納された複数のコンピュータ実行可能な命令によって実装されてよい。複数の実施形態はこの文脈に限定はされない。
【０１１５】
図１２は、例示的な第２のロジックフローを示す。図１２に示される通り、第２のロジックフローは、ロジックフロー１２００を含む。ロジックフロー１２００は、１または複数のロジック、特徴、または本明細書に記載の装置１２００のようなデバイスによって実行される複数の動作のうちのいくつかまたはすべてを表わしてよい。より具体的には、ロジックフロー１２００は、検出ロジック１１２２‐１、コピーロジック１１２２‐２、リクエストロジック１１２２‐３、ライトバックロジック１１２２‐４、移行ロジック１１２２‐５または電力ロジック１１２２‐６によって実装されてよい。
【０１１６】
図１２に図示される例において、ロジックフロー１２００はブロック１２０２において、第１の回路を有する第１のデバイスで、第２の回路を有する第２のデバイスが第１のデバイスに接続されたという指標を検出してよい。第１および第２の回路はそれぞれ、ニアメモリおよびファーメモリを有する２ＬＭアーキテクチャを使用して、実行されるよう編成された１または複数のアプリケーションを実行可能であってよい。例えば、検出ロジック１１２２‐１は、第２のデバイスを検出してよい。いくつかの例において、ロジックフロー１２００はブロック１２０４において、第２のデバイスに位置される第１のファーメモリから、第２のデバイスに位置される第２のニアメモリからの複数のメモリ内容のコピーを受信してよく、当該複数のメモリ内容は１または複数のアプリケーションによって実行するために、第２の回路によって使用される。これらの例について、コピーロジック１１２２‐２は、複数のメモリ内容のコピーを受信してよい。いくつかの例によれば、ロジックフロー１２００はブロック１２０６において、複数のメモリ内容のコピーを、第１のデバイスに位置される第１のニアメモリに、第１または第２のデバイスのオペレーティングシステムに対し透過的な態様で格納してよい。１または複数のアプリケーションを実行すべく、第１の回路によって使用されるために、複数のメモリ内容のコピーは、第１のニアメモリに格納されてよい。これらの例について、コピーロジック１１２２‐２は、複数のメモリ内容のコピーが、第１のニアメモリに格納されるようにしてよい。
【０１１７】
いくつかの例において、ロジックフロー１２００はブロック１２０８において、第１のニアメモリから、メモリ内容のうちの少なくとも複数の部分を、第２のデバイスに位置される第１のファーメモリに送信してよい。メモリ内容のうちの少なくとも複数の部分は、第１の回路による１または複数のアプリケーションの実行中に生成された１または複数のダーティページを含んでよい。これらの例について、ライトバックロジック１１２２‐４は、メモリ内容のうちの少なくとも複数の部分が、少なくとも第１のファーメモリに対し送信されるようにしてよい。いくつかの例において、ロジックフロー１２００はブロック１２１０において、第１のニアメモリのためのページミス指標を受信してよい。ページミスは、第１のファーメモリに維持されるデータに関連付けられてよい。ロジックフローは次にブロック１２１２において、第１のファーメモリに維持されるデータを取得すべく、メモリアクセスリクエストを第２のデバイスに送信してよい。ロジックフローは次にブロック１２１４において、第１のファーメモリからデータを受信してよく、ロジックフローはブロック１２１６において、データを第１のニアメモリ内に格納してよい。これらの例について、リクエストロジック１１２２‐３は、ロジックフロー１２００のブロック１２１０から１２１６を実装可能であってよい。
【０１１８】
図１３は、第２のストレージ媒体の実施形態を示す。図１３に示される通り、第２のストレージ媒体はストレージ媒体１３００を含む。ストレージ媒体１３００は製造物品を含んでよい。いくつかの例において、ストレージ媒体１３００は、光、磁気または半導体ストレージのような、任意の非一時的コンピュータ可読媒体または機械可読媒体を含んでよい。ストレージ媒体１３００は、ロジックフロー１２００を実装するための複数の命令のような、様々なタイプのコンピュータ実行可能な命令を格納してよい。コンピュータ可読または機械可読ストレージ媒体の複数の例としては、揮発性メモリまたは不揮発性メモリ、リムーバブルまたは非リムーバブルメモリ、消去可能または非消去可能メモリ、ライタブルまたはリライタブルメモリ等を含む、電子データを格納可能な任意の有形な媒体を含んでよい。コンピュータ実行可能な命令の複数の例は、任意の好適なタイプのコードを含んでよく、そのようなものとして、ソースコード、コンパイルされたコード、インタープリタ型コード、実行可能コード、スタティックコード、ダイナミックコード、オブジェクト指向コード、視覚的コード等が挙げられる。複数の例は、この文脈に限定はされない。図１４は、デバイス１４００の実施形態を示す。いくつかの例において、デバイス１４００は計算、メモリおよび入／出力（Ｉ／Ｏ）リソースを別のデバイスと集約するために構成または編成されてよい。デバイス１４００は、例えば、装置８００／１１００、ストレージ媒体１０００／１３００および／またはロジック回路１４７０を実装してよい。ロジック回路１４７０は、装置８００／１１００について説明された複数の動作を実行するための複数の物理的回路を含んでよい。図１４に示される通り、デバイス１４００は、無線インタフェース１４１０、ベースバンド回路１４２０、およびコンピューティングプラットフォーム１４３０を含んでよいが、複数の例はこの構成に限定されるものではない。
【０１１９】
デバイス１４００は、全体を単一デバイス内にといったように、単一のコンピューティングエンティティ内に装置８００／１１００、ストレージ媒体１０００／１３００および／またはロジック回路１４７０のための構造および／または複数の動作のうちのいくつかまたはすべてを実装してよい。複数の実施形態はこの文脈に限定はされない。
【０１２０】
無線インタフェース１４１０は、シングルキャリア変調信号またはマルチキャリア変調信号（例えば、相補型符号変調（ＣＣＫ）および／または直交周波数分割多重（ＯＦＤＭ）シンボル並びに／またはシングルキャリア周波数分割多重（ＳＣ−ＦＤＭ）シンボル）を送信および／または受信するために適合されたコンポーネントまたは複数のコンポーネントの組み合わせを含んでよいが、複数の実施形態は、任意の特定のｏｖｅｒ−ｔｈｅ−ａｉｒインタフェースまたは変調スキームに限定はされない。無線インタフェース１４１０は例えば、受信機１４１２、送信機１４１６、および／または周波数シンセサイザ１４１４を含んでよい。無線インタフェース１４１０は、複数のバイアス制御、水晶発振器および／または１または複数のアンテナ１４１８‐ｆを含んでよい。別の実施形態においては、無線インタフェース１４１０は、所望の通り、複数の外部電圧制御発振器（ＶＣＯ）、表面弾性波フィルタ、中間周波数（ＩＦ）フィルタおよび／またはＲＦフィルタを使用してよい。潜在的なＲＦインタフェース設計は様々であるので、それらの広範な説明は省略される。
【０１２１】
ベースバンド回路１４２０は、受信および／または送信信号を処理すべく、無線インタフェース１４１０と通信してよく、例えば、受信された複数の信号をダウンコンバートするアナログデジタルコンバータ１４２２、複数の信号を送信のためにアップコンバートするデジタルアナログコンバータ１４２４を含んでよい。更に、ベースバンド回路１４２０は、それぞれの受信／送信信号のＰＨＹリンク層処理のためのベースバンドまたは物理層（ＰＨＹ）処理回路１４２６を含んでよい。ベースバンド回路１４２０は例えば、媒体アクセス制御（ＭＡＣ）／データリンク層処理のための処理回路１４２８を含んでよい。ベースバンド回路１４２０は、ＭＡＣ処理回路１４２８および／または例えば、１または複数のインタフェース１４３４を介してコンピューティングプラットフォーム１４３０と通信するためのメモリコントローラ１４３２を含んでよい。
【０１２２】
いくつかの実施形態において、ＰＨＹ処理回路１４２６は、複数の通信フレーム（例えば、複数のサブフレームを含む）を構築および／または分解すべくバッファメモリのような追加の回路と組み合わせて、フレーム構築および／または検出ロジックを含んでよい。代替的にまたは追加的に、ＭＡＣ処理回路１４２８は、これらの機能のうちの特定のものに対する処理を共有し、またはＰＨＹ処理回路１４２６から独立したこれらの処理を実行してよい。いくつかの実施形態において、ＭＡＣおよびＰＨＹ処理は、単一の回路に統合されてよい。
【０１２３】
コンピューティングプラットフォーム１４３０は、デバイス１４００に対しコンピューティング機能を提供してよい。図示の通り、コンピューティングプラットフォーム１４３０は、処理コンポーネント１４４０を含んでよい。追加的にまたは代替的に、デバイス１４００のベースバンド回路１４２０は、処理コンポーネント１４３０を使用し、装置８００／１１００、ストレージ媒体１０００／１３００、およびロジック回路１４７０のための複数の処理動作またはロジックを実行してよい。処理コンポーネント１４４０（および／またはＰＨＹ１４２６および／またはＭＡＣ１４２８）は、様々なハードウェア要素、ソフトウェア要素、あるいはこれら両方の組み合わせを含んでよい。
【０１２４】
ハードウェア要素の複数の例は、複数のデバイス、ロジックデバイス、コンポーネント、プロセッサ、マイクロプロセッサ、回路、プロセッサ回路、回路要素（例えば、複数のトランジスタ、レジスタ、コンデンサ、インダクタ等）、集積回路、特定用途向け集積回路（ＡＳＩＣ）、プログラマブルロジックデバイス（ＰＬＤ）、デジタル信号プロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、メモリユニット、ロジックゲート、レジスタ、半導体デバイス、チップ、マイクロチップ、チップセット等を含んでよい。ソフトウェア要素の複数の例は、複数のソフトウェアコンポーネント、プログラム、アプリケーション、コンピュータプログラム、アプリケーションプログラム、システムプログラム、ソフトウェア開発プログラム、マシンプログラム、オペレーティングシステムソフトウェア、ミドルウェア、ファームウェア、ソフトウェアモジュール、ルーチン、サブルーチン、関数、メソッド、プロシージャ、ソフトウェアインタフェース、アプリケーションプログラムインタフェース（ＡＰＩ）、命令セット、コンピューティングコード、コンピュータコード、コードセグメント、コンピュータコードセグメント、ワード、値、シンボル、またはそれらの任意の組み合わせを含んでよい。例が複数のハードウェア要素および／またはソフトウェア要素を使用して実装されるかどうかの決定は、任意の数の要因に従い変わってよい。例えば、所望の計算速度、電力レベル、耐熱性、処理サイクルバジェット、入力データ速度、出力データ速度、複数のメモリリソース、データバス速度および特定の例に対し所望される他の複数の設計上または性能上の制約といったものが挙げられる。
【０１２５】
コンピューティングプラットフォーム１４３０は更に複数の他のプラットフォームコンポーネント１４５０を含んでよい。複数の他のプラットフォームコンポーネント１４５０は、１または複数のプロセッサ、マルチコアプロセッサ、コプロセッサ、メモリユニット、チップセット、コントローラ、周辺機器、インタフェース、発振器、タイミングデバイス、ビデオカード、オーディオカード、マルチメディア入／出力（Ｉ／Ｏ）コンポーネント（例えば、複数のデジタルディスプレイ）、電力供給等のような、複数の共通のコンピューティング要素を含む。メモリユニットの複数の例は限定はされないが、リードオンリメモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、ダブルデータレートＤＲＡＭ（ＤＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、消去可能プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、フラッシュメモリ、強誘電体ポリマーメモリ、オボニックメモリ、相変化または強誘電体メモリ等のポリマーメモリ、シリコン‐酸化物‐窒化物‐酸化物‐シリコン（ＳＯＮＯＳ）メモリ、磁気または光学カード、独立ディスクの冗長アレイ（ＲＡＩＤ）ドライブ等のデバイスのアレイ、ソリッドステートメモリデバイス（例えばＵＳＢメモリ、ソリッドステートドライブ（ＳＳＤ）、および情報を格納するのに好適な他のタイプのストレージ媒体のような１または複数のより高速なメモリユニット形式の様々なタイプのコンピュータ可読および機械可読ストレージ媒体を含んでよい。
【０１２６】
コンピューティングプラットフォーム１４３０は更に、ネットワークインタフェース１４６０を含んでよい。いくつかの例において、ネットワークインタフェース１４６０は、複数のデバイス間で相互接続を確立すべく、有線または無線通信チャネルを介して別のデバイスに接続するために上述したもののような１または複数の無線または有線技術に準拠して動作される複数のネットワークインタフェースをサポートするためのロジックおよび／または複数の機能を含んでよい。
【０１２７】
デバイス１４００は、例えば、ユーザ機器、コンピュータ、パーソナルコンピュータ（ＰＣ）、デスクトップコンピュータ、ラップトップコンピュータ、ノートブックコンピュータ、ネットブックコンピュータ、タブレットコンピュータ、ウルトラブックコンピュータ、スマートフォン、ウェアラブルコンピューティングデバイス、埋め込エレクトロニクス、ゲーム機、サーバ、サーバアレイ若しくはサーバファーム、ｗｅｂサーバ、ネットワークサーバ、インターネットサーバ、ワークステーション、ミニコンピュータ、メインフレームコンピュータ、スーパーコンピュータ、ネットワークアプライアンス、ｗｅｂアプライアンス、分散コンピューティングシステム、複数のマルチプロセッサシステム、複数のプロセッサベースのシステム、またはこれらの組み合わせであってよい。したがって、本明細書に説明されたデバイス１４００に係る複数の機能および／または特定の構成は、好適に所望される通り、デバイス１４００の様々な実施形態に含まれたり省略されたりしてよい。
【０１２８】
デバイス１４００の複数の実施形態は、複数のｓｉｎｇｌｅ  ｉｎｐｕｔ  ｓｉｎｇｌｅ  ｏｕｔｐｕｔ（ＳＩＳＯ）アーキテクチャを使用して実装されてよい。しかしながら、複数の特定の実装は、ビーム成形または空間分割多元接続（ＳＤＭＡ）のための複数の適合アンテナ技術を使用および／または複数のｍｕｌｔｉｐｌｅ  ｉｎｐｕｔ  ｍｕｌｔｉｐｌｅ  ｏｕｔｐｕｔ（ＭＩＭＯ）通信技術を使用する、送信および／または受信のための複数のアンテナ（例えば、複数のアンテナ１４１８‐ｆ）を含んでよい。
【０１２９】
デバイス１４００の複数のコンポーネントおよび機能は、ディスクリート回路、特定用途向け集積回路（ＡＳＩＣ）、ロジックゲートおよび／または単一チップアーキテクチャの任意の組み合わせを使用して、実装されてよい。更に、デバイス１４００の複数の機能は、複数のマイクロコントローラ、プログラマブルロジックアレイおよび／またはマイクロプロセッサ、または好適な場合に、上記の任意の組み合わせを使用して実装されてよい。複数のハードウェア、ファームウェアおよび／またはソフトウェア要素は、本明細書において「ロジック」または「回路」と集合的または個々に称されてよい点に留意されたい。
【０１３０】
図１４のブロック図に示される例示的デバイス１４００は、多くの潜在的な実装に係る１つの機能的説明例を表してよいことを理解されたい。
【０１３１】
したがって、添付図面内に示される複数のブロック機能の分割、省略または包含は、これらの機能を実装するための複数のハードウェアコンポーネント、回路、ソフトウェアおよび／または要素は、複数の実施形態において必ず分割、省略、または包含されなければならないことを示唆しない。
【０１３２】
いくつかの例は、複数の派生物と共に、表現「一例において」または「一例」を使用して説明されてよい。これらの用語は、例に関連して説明された特定の特徴、構造、または特性が少なくとも一例に含まれることを意味する。本明細書の随所で「一例において」の文言が現れても、すべてが必ずしも同一の例を指しているわけではない。
【０１３３】
いくつかの例は、派生物と共に、表現「連結され」、「接続され」または「連結可能」を使用して説明されてよい。これらの用語は、必ずしも互いの同義語を意図しているわけではない。例えば、用語「接続され」および／または「連結され」を使用する説明は、２または２より多い要素が互いに物理的に直接または電気的に接触していることを示してよい。しかしながら、用語「連結され」は、２または２より多い要素が互いに直接接触していないが、依然互いに連携または対話することを意味してよい。
【０１３４】
いくつかの例において、例示的な第１の装置は次のものを含んでよい。例示的な第１の装置はまた、第１のニアメモリおよび第１のファーメモリを含む２レベルメモリ（２ＬＭ）アーキテクチャを使用して、１または複数のアプリケーションを実行可能な第１の回路を含んでよい。例示的な第１の装置はまた、第２のニアメモリも含む２ＬＭアーキテクチャを使用して、１または複数のアプリケーションを実行可能な第２の回路を検出する検出ロジックを含んでよい。例示的な第１の装置はまた、第１のファーメモリと第２のニアメモリとの間に接続を生じさせる接続ロジックを含んでよい。例示的な第１の装置はまた、第１のニアメモリからの複数のメモリ内容のコピーを、第２のニアメモリに移行させるべく、第１のファーメモリを利用する移行ロジックを含んでよい。複数のメモリ内容は、オペレーティングシステムに対し透過的な態様で移行されてよい。
【０１３５】
例示的な第１の装置のためのいくつかの例によれば、第１の回路、第１のニアメモリおよび第１のファーメモリが第１のデバイスに位置されてよく、第２の回路および第２のニアメモリが第２のデバイスに位置されてよい。
【０１３６】
例示的な第１の装置のためのいくつかの例において、第１のニアメモリは、第２のニアメモリの第２のメモリ容量よりも小さい第１のメモリ容量を有してよい。いくつかの例によれば、例示的な第１の装置はまた、第１のニアメモリ内の複数のメモリ内容のコピーの第２のニアメモリへの移行後、第１の回路および第１のニアメモリをより低い電力状態にパワーダウンさせ、第１のファーメモリへの継続的な電力供給を生じさせる、電力ロジックを含んでよい。
【０１３７】
例示的な第１の装置のためのいくつかの例において、接続ロジックは、第１のファーメモリと第２のニアメモリとの間の接続が終了されるという指標を受信してよい。前記電力ロジックは次に、第１の回路および第１のニアメモリに対し、第１の回路および第１のニアメモリをより高い電力状態にパワーアップさせるようにしてよい。移行ロジックは次に、第２のニアメモリからの複数のメモリ内容の第２のコピーを受信し、複数のメモリ内容の第２のコピーが第１のファーメモリに格納され、複数のメモリ内容の第２のコピーのうちの少なくとも一部が第１のニアメモリに格納されるようにしてよい。
【０１３８】
例示的な第１の装置のためのいくつかの例によれば、移行ロジックは、第２のニアメモリ内に以前格納され、第２の回路による実行時に１または複数のアプリケーションによって使用される複数のメモリページを格納するためのメモリページングポリシーに基づいて、複数のメモリ内容の第２のコピーのうちの少なくとも一部が、第１のニアメモリに格納されるようにしてよい。メモリページングポリシーは、アクティブに使用される複数のメモリページを格納すること、複数のメモリページに関連付けられた年代に基づいて格納すること、または複数のメモリページに関連付けられたアクセスパターンに基づいて格納することのうちの少なくとも１つを含んでよい。
【０１３９】
いくつかの例において、例示的な第１の装置はまた、第２のニアメモリに対するページミスに基づいて第１のファーメモリに対するメモリアクセスリクエストを受信し、第２のニアメモリに対するページミスに関連付けられたデータを提供すべく、第１のファーメモリに対するメモリアクセスリクエストが満たされるようにする、リクエストロジックを含んでよい。
【０１４０】
例示的な第１の装置のためのいくつかの例によれば、移行ロジックは、第２のニアメモリからメモリ内容のうちの少なくとも複数の部分を受信してよい。これらの例について、メモリ内容のうちの少なくとも複数の部分は、第２の回路による１または複数のアプリケーションの実行中、生成された１または複数のダーティページを含んでよい。移行ロジックは、１または複数のダーティページが、第１のファーメモリに格納されるようにしてよい。
【０１４１】
例示的な第１の装置のためのいくつかの例において、移行ロジックは、超過される第２のニアメモリ内に維持される複数のダーティページの第１または第２の閾値数のうちの１または複数、または複数のダーティページが超過される第２のニアメモリ内に維持されてよい閾値時間を含むライトバックポリシーに基づいて、メモリ内容のうちの少なくとも複数の部分を受信してよい。
【０１４２】
例示的な第１の装置のためのいくつかの例によれば、超過される第２のニアメモリ内に維持される複数のダーティページの動的な閾値数を含むメモリチェックポイントに基づいて、移行ロジックは、メモリ内容のうちの少なくとも複数の部分を受信してよい。これらの例について、動的な閾値数は、有線相互接続または無線相互接続を介する第１のファーメモリと第２のニアメモリとの間で複数のメモリ内容の第２のコピーを移行するために利用可能なデータ帯域幅、複数の観測されたレイテンシ、または複数の割り当てられた消費電力制限に基づいてよく、動的な閾値数は、第１のファーメモリへのメモリコントローラ書き込みレイテンシおよび第２のニアメモリからのメモリコントローラ読み取りレイテンシにも基づいている。
【０１４３】
例示的な第１の装置のためのいくつかの例において、第１のデバイスは、第２のデバイスにおける第２の回路から放熱させるためのより高い熱容量と比べ、第１の回路から放熱させるためのより低い熱容量を有する第１のデバイスのうちの１または複数を含んでよく、第１のデバイスは、バッテリ電源で動作するか、または第１のデバイスは、第２のデバイスにおける第２の回路に電力供給するためのより大きな電流容量と比べ、第１の回路を電力供給するためのより小さな電流容量を有する。
【０１４４】
いくつかの例において、複数の例示的な第１の方法は、１または複数のアプリケーションを第１の回路上で実行する段階を含んでよい。第１の回路は、第１のニアメモリおよび第１のファーメモリを含む２レベルメモリ（２ＬＭ）アーキテクチャを使用して、１または複数のアプリケーションを実行可能であってよい。複数の例示的な第１の方法はまた、第２のニアメモリも含む２ＬＭアーキテクチャを使用して、１または複数のアプリケーションを実行可能な第２の回路を検出する段階を含んでよい。複数の例示的な第１の方法はまた、第１のファーメモリを第２のニアメモリに接続する段階を含んでよい。複数の例示的な第１の方法はまた、第１のニアメモリから第２のニアメモリへ、複数のメモリ内容のコピーを移行させるべく、第１のファーメモリを利用する段階を含んでよく、複数のメモリ内容のコピーはオペレーティングシステムに対し透過的な態様で移行される。複数の例示的な第１の方法のためのいくつかの例によれば、第１の回路、第１のニアメモリおよび第１のファーメモリは第１のデバイスに位置されてよく、第２の回路および第２のニアメモリは第２のデバイスに位置されてよい。
【０１４５】
複数の例示的な第１の方法のためのいくつかの例において、第１のニアメモリは、第２のニアメモリの第２のメモリ容量よりも小さい第１のメモリ容量を有してよい。
【０１４６】
いくつかの例によれば、複数の例示的な第１の方法はまた、第１のニアメモリ内の複数のメモリ内容のコピーの第２のニアメモリへの移行後、第１の回路および第１のニアメモリをより低い電力状態にパワーダウンさせる段階を含んでよい。  複数の例示的な第１の方法はまた、第１のファーメモリへの電力供給を継続する段階を含んでよい。
【０１４７】
いくつかの例によれば、複数の例示的な第１の方法はまた、第１のファーメモリにおいて、第２のニアメモリに対するページミスに基づいてメモリアクセスリクエストを受信する段階と、ページミスに関連付けられたデータを提供すべく、メモリアクセスリクエストを満たす段階と、を含んでよい。複数の例示的な第１の方法のためのいくつかの例において、第１のデバイスが有線相互接続を介して第２のデバイスに接続するための有線通信チャネルを確立することを可能にする有線インタフェースに連結する第１のデバイスに応答して、または第１のデバイスが無線相互接続を介して第２のデバイスに接続するための無線通信チャネルを確立することを可能にする特定の物理的近接において配置される第１のデバイスに応答して、第２のデバイスは検出されてよい。
【０１４８】
いくつかの例によれば、複数の例示的な第１の方法はまた、第１のファーメモリにおいて、第２のニアメモリからのメモリ内容のうちの少なくとも複数の部分を受信する段階を含んでよい。これらの例について、メモリ内容のうちの少なくとも複数の部分は、第２の回路による１または複数のアプリケーションの実行中、生成された１または複数のダーティページを含んでよい。
【０１４９】
複数の例示的な第１の方法のためのいくつかの例において、メモリ内容のうちの少なくとも複数の部分を受信する段階は、超過される第２のニアメモリ内に維持される複数のダーティページの第１または第２の閾値数のうちの１または複数、または複数のダーティページが超過される第２のニアメモリ内に維持されてよい閾値時間を含むライトバックポリシーに基づいてよい。
【０１５０】
複数の例示的な第１の方法のためのいくつかの例によれば、第１の閾値数は、第１のニアメモリのためのメモリ容量、または有線相互接続または無線相互接続を介する第１のファーメモリと第２のニアメモリとの間で複数のメモリ内容の第２のコピーを移行するためのそれぞれのデータ帯域幅および複数のレイテンシに基づいてよい。
【０１５１】
複数の例示的な第１の方法のためのいくつかの例において、第２の閾値数は、有線相互接続または無線相互接続を介する第１のファーメモリと第２のニアメモリとの間で複数のメモリ内容の第２のコピーを移行するためのデータ帯域幅容量、有線または無線相互接続から切断することに関連付けられた時間制限、および第２の回路による１または複数のアプリケーションの実行中、生成された１または複数のダーティページに関連付けられたサイズに基づいてよい。
【０１５２】
複数の例示的な第１の方法のためのいくつかの例によれば、メモリ内容のうちの少なくとも複数の部分を受信する段階は、超過される第２のニアメモリ内に維持される複数のダーティページの動的な閾値数を含むメモリチェックポイントに基づいてよく、動的な閾値数は、有線相互接続または無線相互接続を介する第１のファーメモリと第２のニアメモリとの間で複数のメモリ内容の第２のコピーを移行するために利用可能なデータ帯域幅、複数の観測されたレイテンシ、または複数の割り当てられた消費電力制限に基づいており、動的な閾値数は、第１のファーメモリへのメモリコントローラ書き込みレイテンシおよび第２のニアメモリからのメモリコントローラ読み取りレイテンシにも基づいている。
【０１５３】
いくつかの例において、複数の例示的な第１の方法はまた、第２の回路への接続が終了するという指標を受信する段階と、第１の回路および第１のファーメモリをより高い電力状態へとパワーアップさせる段階と、第１のファーメモリにおいて第２のニアメモリから移行された複数のメモリ内容の第２のコピーを受信する段階と、第２のニアメモリから移行された複数のメモリ内容の第２のコピーのうちの少なくとも一部を第１のニアメモリへ格納する段階と、第１の回路上での１または複数のアプリケーションの実行を再開する段階と、を含んでよい。
【０１５４】
複数の例示的な第１の方法のためのいくつかの例によれば、複数のメモリ内容の第２のコピーのうちの少なくとも一部を格納することは、第２のニアメモリ内に以前格納され、第２の回路による実行時に１または複数のアプリケーションによって使用される複数のメモリページを格納するためのメモリページングポリシーに基づいてよく、メモリページングポリシーは、アクティブに使用される複数のメモリページを格納すること、複数のメモリページに関連付けられた年代に基づいて格納すること、または複数のメモリページに関連付けられたアクセスパターンに基づいて格納することのうちの少なくとも１つを含む。
【０１５５】
複数の例示的な第１の方法のためのいくつかの例において、１または複数のアプリケーションは、少なくとも４Ｋ解像度ストリーミングビデオアプリケーション、少なくとも４Ｋ解像度イメージ若しくはグラフィックをディスプレイに表示させるアプリケーション、ディスプレイへの表示時に少なくとも４Ｋ解像度を有するビデオ若しくはグラフィックを含むゲームアプリケーション、ビデオ編集アプリケーションまたは第２の回路に連結された複数のタッチ入力機能を有するディスプレイへのユーザ入力のためのタッチスクリーンアプリケーションのうちの１つを含んでよい。
【０１５６】
いくつかの例において、例示的な第１の少なくとも１つの機械可読媒体は、第１の回路を有する第１のデバイスで実行されることに応答して、第１のデバイスに対し、１または複数のアプリケーションを実行させるようにしてよい複数の命令を備え、第１の回路は、第１のニアメモリおよび第２のファーメモリを含む２レベルメモリ（２ＬＭ）アーキテクチャを使用して、１または複数のアプリケーションを実行可能である。複数の命令はまた、第１のデバイスに対し、第２のニアメモリも含む２ＬＭアーキテクチャを使用して、１または複数のアプリケーションを実行可能な第２の回路を検出させてよい。複数の命令はまた、第１のデバイスに対し、第１のファーメモリを第２のニアメモリに接続させてよい。複数の命令はまた、第１のデバイスに対し、第１のニアメモリから第２のニアメモリへ、複数のメモリ内容のコピーを移行させるべく、第１のファーメモリを利用してよい。複数のメモリ内容のコピーは、オペレーティングシステムに対し透過的な態様で移行されてよい。
【０１５７】
第１の少なくとも１つの機械可読媒体のためのいくつかの例によれば、第１のデバイスにおいて、第１の回路、第１のニアメモリおよび第１のファーメモリが位置され、第２のデバイスにおいて、第２の回路および第２のニアメモリが位置される。
【０１５８】
第１の少なくとも１つの機械可読媒体のためのいくつかの例において、第１のニアメモリは、第２のニアメモリの第２のメモリ容量よりも小さい第１のメモリ容量を有してよい。
【０１５９】
第１の少なくとも１つの機械可読媒体のためのいくつかの例によれば、複数の命令はまた、第１のデバイスに対し、第１のニアメモリ内の複数のメモリ内容のコピーの第２のニアメモリへの移行後、第１の回路および第１のニアメモリをより低い電力状態にパワーダウンさせ、第１のファーメモリへの電力供給を継続させてよい。
【０１６０】
第１の少なくとも１つの機械可読媒体のためのいくつかの例において、複数の命令はまた、第１のデバイスに対し、第２のニアメモリに対するページミスに基づいて第１のファーメモリに対するメモリアクセスリクエストを受信させ、ページミスに関連付けられたデータを提供すべく、第１のファーメモリに対するメモリアクセスリクエストを満たさせてよい。
【０１６１】
第１の少なくとも１つの機械可読媒体のためのいくつかの例によれば、複数の命令はまた、第１のデバイスに対し、第１のデバイスが有線相互接続を介して第２の回路を有する第２のデバイスに接続するための有線通信チャネルを確立することを可能にする有線インタフェースに連結する第１のデバイスに応答して、または第１のデバイスが無線相互接続を介して第２のデバイスに接続するための無線通信チャネルを確立することを可能にする特定の物理的近接内において配置される第１のデバイスに応答して、第２の回路を検出させてよい。
【０１６２】
第１の少なくとも１つの機械可読媒体のためのいくつかの例において、複数の命令はまた、第１のデバイスに対し、第２のニアメモリからメモリ内容のうちの少なくとも複数の部分を受信させ、メモリ内容のうちの少なくとも複数の部分は、第２の回路による１または複数のアプリケーションの実行中、生成された１または複数のダーティページを含み、受信されたメモリ内容のうちの少なくとも複数の部分が第１のファーメモリに格納されるようにさせてよい。
【０１６３】
第１の少なくとも１つの機械可読媒体のためのいくつかの例によれば、複数の命令はまた、第１のデバイスに対し、超過される第２のニアメモリ内に維持される複数のダーティページの第１または第２の閾値数のうちの１または複数、または複数のダーティページが超過される第２のニアメモリ内に維持されてよい閾値時間を含むライトバックポリシーに基づいて、メモリ内容のうちの少なくとも複数の部分を受信させてよい。
【０１６４】
第１の少なくとも１つの機械可読媒体のためのいくつかの例において、複数の命令はまた、第１のデバイスに対し、超過される第２のニアメモリ内に維持される複数のダーティページの動的な閾値数を含むメモリチェックポイントに基づいて、メモリ内容のうちの少なくとも複数の部分を受信させ、動的な閾値数は、有線相互接続または無線相互接続を介する第１のファーメモリと第２のニアメモリとの間で複数のメモリ内容の第２のコピーを移行するために利用可能なデータ帯域幅、複数の観測されたレイテンシ、または複数の割り当てられた消費電力制限に基づいており、動的な閾値数は、第１のファーメモリへのメモリコントローラ書き込みレイテンシおよび第２のニアメモリからのメモリコントローラ読み取りレイテンシにも基づいている。
【０１６５】
第１の少なくとも１つの機械可読媒体のためのいくつかの例によれば、複数の命令はまた、第１のデバイスに対し、第２の回路への接続が終了するという指標を受信させ、第１の回路および第１のファーメモリをより高い電力状態へとパワーアップさせ、第２のニアメモリから移行された複数のメモリ内容の第２のコピーを受信させ、移行された複数のメモリ内容の第２のコピーが第１のファーメモリへ格納されるようにさせ、第１の回路上での１または複数のアプリケーションの実行の再開のために、移行された複数のメモリ内容の第２のコピーのうちの少なくとも一部を第１のニアメモリへ格納させてよい。
【０１６６】
第１の少なくとも１つの機械可読媒体のためのいくつかの例において、複数の命令はまた、第１のデバイスに対し、第２のニアメモリ内に以前格納され、第２の回路による実行時に１または複数のアプリケーションによって使用される複数のメモリページを格納するためのメモリページングポリシーに基づいて、複数のメモリ内容の移行された第２のコピーのうちの少なくとも一部を格納させ、メモリページングポリシーは、アクティブに使用される複数のメモリページを格納すること、複数のメモリページに関連付けられた年代に基づいて格納すること、または複数のメモリページに関連付けられたアクセスパターンに基づいて格納することのうちの少なくとも１つを含む。
【０１６７】
いくつかの例において、例示的な第２の装置は、第１のニアメモリおよび第１のファーメモリを含む２レベルメモリ（２ＬＭ）アーキテクチャを使用して、１または複数のアプリケーションを実行可能な第１の回路を含んでよい。例示的な第２の装置はまた、２ＬＭアーキテクチャ内に含まれる、第２のニアメモリへの接続の指標を検出する検出ロジックを含んでよい。第２のニアメモリは、第２の回路による実行時、１または複数のアプリケーションによって使用可能であってよい。例示的な第２の装置はまた、１または複数のアプリケーションを実行すべく、第２の回路によって使用される第２のニアメモリから送信される複数のメモリ内容のコピーを第１のファーメモリから受信するコピーロジックを含んでよい。コピーロジックは、複数のメモリ内容のコピーが第１のニアメモリ内にオペレーティングシステムに対し透過的な態様で格納されるようにしてよい。１または複数のアプリケーションを実行すべく、第１の回路によって使用されるために、複数のメモリ内容のコピーは、第１のニアメモリに格納されてよい。
【０１６８】
例示的な第２の装置のためのいくつかの例によれば、第１のニアメモリは、第２のニアメモリの第２のメモリ容量よりも大きい第１のメモリ容量を有してよい。いくつかの例において、例示的な第２の装置はまた、第１のニアメモリのためのページミス指標を受信するリクエストロジックを含んでよく、ページミスは第１のファーメモリに維持されるデータに関連付けられる。これらの例について、リクエストロジックは、データを取得すべく、メモリアクセスリクエストを第１のファーメモリに送信し、第１のファーメモリからデータを受信し、受信されたデータの第１のニアメモリへのコピーを生じさせてよい。
【０１６９】
例示的な第２の装置のためのいくつかの例によれば、第１の回路および第１のニアメモリは、第１のデバイスに位置されてよく、第２の回路、第１のファーメモリおよび第２のニアメモリは、第２のデバイスに位置されてよい。
【０１７０】
例示的な第２の装置のためのいくつかの例において、第１のデバイスが有線相互接続を介して第２のデバイスに接続するための有線通信チャネルを確立することを可能にする有線インタフェースに連結する第１のデバイスに応答して、または第１のデバイスが無線相互接続を介して第２のデバイスに接続するための無線通信チャネルを確立することを可能にする特定の物理的近接内において配置される第１のデバイスに応答して、検出ロジックは、第２のニアメモリへの接続の指標を検出してよい。
【０１７１】
いくつかの例によれば、例示的な第２の装置はまた、第１のニアメモリから、メモリ内容のうちの少なくとも複数の部分を第１のファーメモリへ送信するライトバックロジックを含んでよく、メモリ内容のうちの少なくとも複数の部分は、第１の回路による１または複数のアプリケーションの実行中、生成された１または複数のダーティページを含む。
【０１７２】
例示的な第２の装置のためのいくつかの例において、ライトバックロジックは、超過される第１のニアメモリ内に維持される複数のダーティページの第１または第２の閾値数のうちの１または複数、または複数のダーティページが超過される第１のニアメモリ内に維持されてよい閾値時間を含むライトバックポリシーに基づいて、メモリ内容のうちの少なくとも複数の部分を送信してよい。
【０１７３】
例示的な第２の装置のためのいくつかの例によれば、ライトバックロジックは、超過される第１のニアメモリ内に維持される複数のダーティページの動的な閾値数を含むメモリチェックポイントに基づいてメモリ内容のうちの少なくとも複数の部分を送信してよく、動的な閾値数は、有線相互接続または無線相互接続を介する第１のファーメモリと第１のニアメモリとの間で複数のメモリ内容の第２のコピーを移行するために利用可能なデータ帯域幅、複数の観測されたレイテンシ、または複数の割り当てられた消費電力制限に基づいており、動的な閾値数は、第１のファーメモリへのメモリコントローラ書き込みレイテンシおよび第１のニアメモリからのメモリコントローラ読み取りレイテンシにも基づいている。
【０１７４】
例示的な第２の装置のためのいくつかの例において、検出ロジックは、第２のニアメモリへの接続が終了されるという指標を受信する。例示的な第２の装置はまた、複数のメモリ内容の第２のコピーのうちの少なくとも一部の第２のニアメモリへの移行を可能にすべく、複数のメモリ内容の第２のコピーを第１のニアメモリから第１のファーメモリへ送信する移行ロジックを含んでよい。例示的な第２の装置はまた、複数のメモリ内容の第２のコピーの第１のファーメモリへの送信後、第１の回路および第１のニアメモリをより低い電力状態にパワーダウンさせる電力ロジックを含んでよい。
【０１７５】
いくつかの例において、複数の例示的な第２の方法は、第１の回路を有する第１のデバイスで、第２の回路を有する第２のデバイスが第１のデバイスに接続されたという指標を検出する段階を含んでよい。これらの例について、第１および第２の回路はそれぞれ、ニアメモリおよびファーメモリを有する２レベルメモリ（２ＬＭ）アーキテクチャを使用して、１または複数のアプリケーションを実行可能であってよい。複数の例示的な第２の方法はまた、第２のデバイスに位置される第１のファーメモリから、第２のデバイスにおいて維持される第２のニアメモリからの複数のメモリ内容のコピーを受信する段階を含んでよい。複数のメモリ内容は、１または複数のアプリケーションを実行すべく、第２の回路によって使用されてよい。複数の例示的な第２の方法はまた、複数のメモリ内容のコピーを第１のデバイスに位置される第１のニアメモリへ第１または第２のデバイスのオペレーティングシステムに対し透過的な態様で格納する段階を含んでよい。複数のメモリ内容のコピーはまた、１または複数のアプリケーションを実行すべく、第１の回路によって使用されるために、第１のニアメモリに格納されてよい。
【０１７６】
複数の例示的な第２の方法のためのいくつかの例によれば、第１のニアメモリは、第２のニアメモリの第２のメモリ容量よりも大きい第１のメモリ容量を有してよい。いくつかの例において、複数の例示的な第２の方法はまた、第１のニアメモリのためのページミス指標を受信する段階を含んでよい。これらの例について、ページミスは、第１のファーメモリ内に維持されるデータに関連付けられる。複数の例示的な第２の方法はまた、第１のファーメモリ内に維持されるデータを取得すべく、第２のデバイスにメモリアクセスリクエストを送信する段階と、第１のファーメモリからデータを受信する段階と、データを第１のニアメモリへ格納する段階と、を含んでよい。
【０１７７】
いくつかの例によれば、複数の例示的な第２の方法はまた、第１のデバイスが有線相互接続を介して第２のデバイスに接続するための有線通信チャネルを確立することを可能にする有線インタフェースに連結する第１のデバイスに応答して、または第１のデバイスが無線相互接続を介して第２のデバイスに接続するための無線通信チャネルを確立することを可能にする特定の物理的近接内において配置される第１のデバイスに応答して、第２のデバイスが接続されたという指標を検出する段階を含んでよい。
【０１７８】
いくつかの例において、複数の例示的な第２の方法はまた、第１のニアメモリから、メモリ内容のうちの少なくとも複数の部分を第２のデバイスに維持される第１のファーメモリに送信する段階を含んでよい。これらの例について、メモリ内容のうちの少なくとも複数の部分は、第１の回路による１または複数のアプリケーションの実行中、生成された１または複数のダーティページを含んでよい。複数の例示的な第２の方法のためのいくつかの例によれば、メモリ内容のうちの少なくとも複数の部分を送信する段階は、超過される第１のニアメモリ内に維持される複数のダーティページの第１または第２の閾値数のうちの１または複数、または複数のダーティページが超過される第１のニアメモリ内に維持されてよい閾値時間を含むライトバックポリシーに基づいてよい。
【０１７９】
複数の例示的な第２の方法のためのいくつかの例において、第１の閾値数は、第２のニアメモリのためのメモリ容量、または有線相互接続または無線相互接続を介する第１のファーメモリと第１のニアメモリとの間で、複数のメモリ内容の第２のコピーを移行するためのそれぞれの帯域幅および複数のレイテンシに基づいてよい。
【０１８０】
複数の例示的な第２の方法のためのいくつかの例によれば、第２の閾値数は、有線相互接続または無線相互接続を介する第１のファーメモリと第１のニアメモリとの間で複数のメモリ内容の第２のコピーを移行するためのデータ帯域幅容量、第１のデバイスを第２のデバイスから切断することに関連付けられた時間制限、および第１の回路による１または複数のアプリケーションの実行中、生成された１または複数のダーティページに関連付けられたサイズに基づいてよい。
【０１８１】
複数の例示的な第２の方法のためのいくつかの例において、メモリ内容のうちの少なくとも複数の部分を送信する段階は、超過される第１のニアメモリ内に維持される複数のダーティページの動的な閾値数を含むメモリチェックポイントに基づいてよく、動的な閾値数は、有線相互接続または無線相互接続を介する第１のファーメモリと第１のニアメモリとの間で複数のメモリ内容の第２のコピーを移行するために利用可能なデータ帯域幅、複数の観測されたレイテンシ、または複数の割り当てられた消費電力制限に基づいており、動的な閾値数は、第２のデバイスに維持される第１のファーメモリへのメモリコントローラ書き込みレイテンシおよび第１のデバイスに維持される第１のニアメモリからのメモリコントローラ読み取りレイテンシにも基づいている。
【０１８２】
いくつかの例によれば、複数の例示的な第２の方法はまた、第２のデバイスへの接続が終了するという指標を受信する段階と、複数のメモリ内容の第２のコピーのうちの少なくとも一部の第２のニアメモリへの移行を可能にすべく、複数のメモリ内容の第２のコピーを第１のニアメモリから第１のファーメモリへ送信する段階と、複数のメモリ内容の第２のコピーの第１のファーメモリへの送信後、第１の回路および第１のニアメモリをより低い電力状態にパワーダウンさせる段階と、を含んでよい。
【０１８３】
複数の例示的な第２の方法のためのいくつかの例において、１または複数のアプリケーションのうちの少なくとも部分を実行する段階は、少なくとも４Ｋ解像度ストリーミングビデオが第１のデバイスに連結されたディスプレイ上に表示されるようにする段階と、少なくとも４Ｋ解像度イメージ若しくはグラフィックが第１のデバイスに連結されたディスプレイに表示されるようにする段階と、またはタッチスクリーンが第１のデバイスに連結されたディスプレイへ表示されるようにする段階と、のうちの１つを含んでよく、ディスプレイは、複数のタッチ入力機能を有する。いくつかの例において、例示的な第２の少なくとも１つの機械可読媒体は、第１の回路を有する第１のデバイス上で実行されることに応答して、第１のデバイスに対し、第２の回路を有する第２のデバイスが第１のデバイスに接続されたという指標を検出させる命令を備えてよい。第１および第２の回路はそれぞれ、ニアメモリおよびファーメモリを有する２レベルメモリ（２ＬＭ）アーキテクチャを使用して、１または複数のアプリケーションを実行可能であってよい。複数の命令はまた、第１のデバイスに対し、第２のデバイスに位置される第１のファーメモリから、第２のデバイスにおいて位置される第２のニアメモリからの複数のメモリ内容のコピーを受信させてよい。複数のメモリ内容は、１または複数のアプリケーションを実行すべく、第２の回路によって使用されるためのものであってよい。複数の命令はまた、第１のデバイスに対し、第１または第２のデバイスのオペレーティングシステムに対し透過的な態様で、複数のメモリ内容のコピーを第１のデバイスに維持される第１のニアメモリに格納させてよい。１または複数のアプリケーションを実行すべく、第１の回路によって使用されるために、複数のメモリ内容のコピーは、第１のニアメモリに格納される。
【０１８４】
第２の少なくとも１つの機械可読媒体のためのいくつかの例によれば、第１のニアメモリは、第２のニアメモリの第２のメモリ容量よりも大きい第１のメモリ容量を有してよい。
【０１８５】
第２の少なくとも１つの機械可読媒体のためのいくつかの例において、複数の命令はまた、第１のデバイスに対し、第１のニアメモリのためのページミス指標を受信させてよい。ページミスは、第１のファーメモリ内に維持されるデータに関連付けられてよい。複数の命令はまた、第１のデバイスに対し、第１のファーメモリ内に維持されるデータを取得すべく、第２のデバイスにメモリアクセスリクエストを送信させ、第１のファーメモリからデータを受信させ、データの第１のニアメモリへの格納を生じさせてよい。
【０１８６】
第２の少なくとも１つの機械可読媒体のためのいくつかの例によれば、第２のデバイスが接続されたという指標の検出は、第１のデバイスが有線相互接続を介して第２のデバイスに接続するための有線通信チャネルを確立することを可能にする有線インタフェースに連結する第１のデバイスに応答して、または第１のデバイスが無線相互接続を介して第２のデバイスに接続するための無線通信チャネルを確立することを可能にする特定の物理的近接において配置される第１のデバイスに応答してよい。第２の少なくとも１つの機械可読媒体のためのいくつかの例において、複数の命令はまた、第１のデバイスに対し、第１のニアメモリから、メモリ内容のうちの少なくとも複数の部分を第２のデバイスに維持される第１のファーメモリに送信させ、メモリ内容のうちの少なくとも複数の部分は、第１の回路による１または複数のアプリケーションの実行中、生成された１または複数のダーティページを含む。
【０１８７】
第２の少なくとも１つの機械可読媒体のためのいくつかの例によれば、命令はまた、第１のデバイスに対し、超過される第１のニアメモリ内に維持される複数のダーティページの第１または第２の閾値数のうちの１または複数、または複数のダーティページが超過される第１のニアメモリ内に維持されてよい閾値時間を含むライトバックポリシーに基づいて、メモリ内容のうちの少なくとも複数の部分を送信させてよい。
【０１８８】
第２の少なくとも１つの機械可読媒体のためのいくつかの例において、命令はまた、第１のデバイスに対し、超過される第１のニアメモリ内に維持される複数のダーティページの動的な閾値数を含むメモリチェックポイントに基づいて、メモリ内容のうちの少なくとも複数の部分を送信させ、動的な閾値数は、有線相互接続または無線相互接続を介する第１のファーメモリと第１のニアメモリとの間で複数のメモリ内容の第２のコピーを移行するために利用可能なデータ帯域幅、複数の観測されたレイテンシ、または複数の割り当てられた消費電力制限に基づいており、動的な閾値数は、第２のデバイスに維持される第１のファーメモリへのメモリコントローラ書き込みレイテンシおよび第１のデバイスに維持される第１のニアメモリからのメモリコントローラ読み取りレイテンシにも基づいている。
【０１８９】
第２の少なくとも１つの機械可読媒体のためのいくつかの例によれば、複数の命令はまた、第１のデバイスに対し、第２のデバイスへの接続が終了するという指標を受信させ、複数のメモリ内容の第２のコピーのうちの少なくとも一部の第２のニアメモリへの移行を可能にすべく、複数のメモリ内容の第２のコピーを第１のニアメモリから第１のファーメモリへ送信させ、複数のメモリ内容の第２のコピーの第１のファーメモリへの送信後、第１の回路および第１のニアメモリをより低い電力状態にパワーダウンさせてよい。本開示の要約書は、読み手が迅速に技術的開示の性質を確認することを可能にすることを要約書に要求する、米国特許法施行規則セクション１．７２（ｂ）に準拠するよう提供されていることが強調される。要約書は、特許請求の範囲の範囲若しくは意味を解釈または限定するために使用されないという理解の下に提出されている。また、上記の詳細な説明において、本開示の簡素化の目的のため、様々な特徴は単一の例にグループ化されていることが理解され得る。この開示方法は、特許請求された複数の例が、各請求項内に明示的に記載されたものより多い特徴を要求するという意図を反映するものとして解釈されるべきではない。むしろ、以下の特許請求の範囲が反映するように、発明の主題は、単一の開示例に係るすべての特徴より少ないものにある。故に、以下の特許請求の範囲はここにおいて詳細な説明に組み込まれており、各請求項は独自の別個の例を示す。添付の特許請求の範囲において、それぞれの用語「含む（including）」および「その中で（in which）」は、それぞれ、個別の用語「備える（comprising）」および「そこで（wherein）」と同等な平易な英語として使用される。また、「第１の」、「第２の」、「第３の」等の用語は、単にラベルとして使用されており、これらの対象物に数値的な要件を課すことが意図されるものではない。
【０１９０】
主題は、複数の構造的特徴および／または方法論的動作に特有の言語で説明されているが、添付の特許請求の範囲において規定される主題は、上述した具体的な特徴または動作に必ずしも限定されるものではないことを理解されたい。むしろ、上述の具体的な特徴および動作は、特許請求の範囲を実装する複数の例示的形態として開示されている。
【図１】
0006366717.tif 000002
【図２】
0006366717.tif 000003
【図３】
0006366717.tif 000004
【図４】
0006366717.tif 000005
【図５】
0006366717.tif 000006
【図６】
0006366717.tif 000007
【図７】
0006366717.tif 000008
【図８】
0006366717.tif 000009
【図９】
0006366717.tif 000010
【図１０】
0006366717.tif 000011
【図１１】
0006366717.tif 000012
【図１２】
0006366717.tif 000013
【図１３】
0006366717.tif 000014
【図１４】
0006366717.tif 000015