(57)【特許請求の範囲】
【請求項１】
直流電源電圧を出力する直流電圧源と、
前記直流電圧源と電気的に接続される発振回路と、
複数のスイッチ素子と、
前記複数のスイッチ素子のオンとオフを切り替えるときにデッドタイムのゾーンを発生させ、前記複数のスイッチ素子のオンとオフを切り替えることで、前記直流電圧源と前記発振回路との電気的接続を導通または前記デッドタイムのゾーン以外の時間に遮断することができ、かつ、前記発振回路に印加される電圧の方向を第１の方向と第２の方向との間で切り換えさせることができるスイッチ制御部と、
前記発振回路に生じた電流を出力して直流電流に変換する変換部と
を備え、
前記スイッチ制御部は、前記発振回路に印加される電圧の方向を前記第１の方向から前記第２の方向に切り換えさせる前に、前記発振回路と前記直流電圧源との電気的接続を遮断し、前記発振回路を流れる電流が前記変換部に出力された後に、前記発振回路と前記直流電圧源との電気的接続を導通し、かつ、前記発振回路に印加される電圧の方向を前記第２の方向に切り替えさせることを特徴とする、DC/DC変換装置。
【請求項２】
前記スイッチ制御部は、前記発振回路を流れる電流が前記変換部に出力された後に、所定の待ち時間が経過すると、前記発振回路と前記直流電圧源との電気的接続を導通し、かつ、前記発振回路に印加される電圧の方向を前記第２の方向に切り替えさせることを特徴とする請求項１に記載のDC/DC変換装置。
【請求項３】
前記スイッチ制御部は、前記発振回路を流れる電流の残留部分が、前記発振回路に印加される電圧の方向を前記第２の方向に切り替えさせるときにオンにされるスイッチ素子の寄生容量に対して充電を行うように、前記発振回路を流れる電流が前記変換部に出力される前に、前記発振回路と前記直流電圧源との電気的接続を導通し、かつ、前記発振回路に印加される電圧の方向を前記第２の方向に切り換えさせることを特徴とする請求項１に記載のDC/DC変換装置。
【請求項４】
前記スイッチ制御部は、前記発振回路に印加される電圧の方向を前記第２の方向から前記第１の方向に切り換えさせる前に、前記発振回路と前記直流電圧源との電気的接続を遮断し、前記発振回路を流れる電流が前記変換部に出力された後に、前記発振回路と前記直流電圧源との電気的接続を導通し、かつ、前記発振回路に印加される電圧の方向を前記第１の方向に切り替えさせることを特徴とする請求項２に記載のDC/DC変換装置。
【請求項５】
前記スイッチ制御部は、前記発振回路を流れる電流が前記変換部に出力された後に、所定の待ち時間が経過すると、前記発振回路と前記直流電圧源との電気的接続を導通し、かつ、前記発振回路に印加される電圧の方向を前記第１の方向に切り替えさせることを特徴とする請求項４に記載のDC/DC変換装置。
【請求項６】
前記スイッチ制御部は、前記発振回路を流れる電流の残留部分が、前記発振回路に印加される電圧の方向を前記第２の方向に切り替えさせるときにオフにされるスイッチの寄生容量に対して充電を行うように、前記発振回路を流れる電流が前記変換部に出力される前に、前記発振回路と前記直流電圧源との電気的接続を導通し、かつ、前記発振回路に印加される電圧の方向を前記第２の方向に切り換えさせることを特徴とする請求項４に記載のDC/DC変換装置。
【請求項７】
前記複数のスイッチ素子は、第１のスイッチ素子Q1、第２のスイッチ素子Q2、第３のスイッチ素子Q3、及び第４のスイッチ素子Q4を含み、前記複数のスイッチ素子において、
前記第１のスイッチ素子Q1と前記第３のスイッチ素子Q3の接続点と、前記直流電圧源の正極側とが接続されており、
前記第２のスイッチ素子Q2と前記第４のスイッチ素子Q4の接続点と、前記直流電圧源の負極側とが接続されており、
前記第１のスイッチ素子Q1と前記第２のスイッチ素子Q2の接続点と、前記発振回路の一方の端子とが接続されており、さらに
前記第３のスイッチ素子Q3と前記第４のスイッチ素子Q4の接続点と、前記発振回路の他方の端子とが接続されていることを特徴とする請求項１乃至６のいずれか１項に記載のDC/DC変換装置。
【請求項８】
１つの周期内において、前記第１のスイッチ素子Q1と前記第２のスイッチ素子Q2のオンまたはオフの動作が逆となり、前記第３のスイッチ素子Q3と前記第４のスイッチ素子Q4のオンまたはオフの動作が逆となることを特徴とする請求項７に記載のDC/DC変換装置。
【請求項９】
１つの周期内において、前記第１のスイッチ素子Q1と前記第３のスイッチ素子Q3のオンまたはオフの時間長さが同じであり、前記第２のスイッチ素子Q2と前記第４のスイッチ素子Q4のオンまたはオフの時間長さが同じであり、かつ前記第２のスイッチ素子Q2及び前記第４のスイッチ素子Q4のオフの時間長さが前記第１のスイッチ素子Q1及び前記第３のスイッチ素子Q3のオフの時間長さよりも小さいことを特徴とする請求項７に記載のDC/DC変換装置。
【請求項１０】
前記第１のスイッチ素子Q1及び前記第４のスイッチ素子Q4がオンにされており、かつ、前記第２のスイッチ素子Q2及び前記第３のスイッチ素子Q3がオフにされている場合に、前記第１のスイッチ素子Q1をオフにし、かつ、前記第２のスイッチ素子Q2をオンにし、前記発振回路を流れる電流が０まで下がるときに、前記第４のスイッチ素子Q4をオフにし、かつ、前記第３のスイッチ素子Q3をオンにして、
前記第２のスイッチ素子Q2及び前記第３のスイッチ素子Q3がオンにされており、かつ、前記第１のスイッチ素子Q1及び前記第４のスイッチ素子Q4がオフにされている場合に、前記第３のスイッチ素子Q3をオフにし、かつ、前記第４のスイッチ素子Q4をオンにし、前記発振回路を流れる電流が０まで下がるときに、前記第２のスイッチ素子Q2をオフにし、かつ、前記第１のスイッチ素子Q1をオンにすることを特徴とする請求項７に記載のDC/DC変換装置。
【請求項１１】
前記発振回路において、インダクタLrが設置されており、前記インダクタLrに、前記インダクタLrを流れる電流ILrを検出するための第１の検出部が設置されており、前記スイッチ制御部は前記電流ILrが０まで下がったか否かを判定することを特徴とする請求項１０に記載のDC/DC変換装置。
【請求項１２】
前記発振回路において、コンデンサCrがさらに設置されており、
前記変換部に変圧器が設置されており、前記変圧器の一次側と前記コンデンサの一方端とが接続され、前記コンデンサの他方端と前記発振回路の前記インダクタLrとが直列に接続されており、前記変圧器の一次側は寄生インダクタンスLmを有し、
前記変圧器の一次側には前記寄生インダクタンスを流れる電流ILmを検出するための第２の検出部がさらに設置されており、前記スイッチ制御部は前記電流ILrと前記電流ILmとの差分であるILr−ILmが０まで下がったか否かを判定することを特徴とする請求項１１に記載のDC/DC変換装置。
【請求項１３】
前記第１のスイッチ素子Q1及び前記第４のスイッチ素子Q4がオンにされており、かつ、前記第２のスイッチ素子Q2及び前記第３のスイッチ素子Q3がオフにされている場合に、前記第１のスイッチ素子Q1をオフにし、かつ、前記第２のスイッチ素子Q2をオンにし、前記発振回路を流れる電流が０よりも大きくて第１の閾値以下に下がるときに、前記第４のスイッチ素子Q4をオフにし、かつ、前記第３のスイッチ素子Q3をオンにし、
前記第２のスイッチ素子Q2及び前記第３のスイッチ素子Q3がオンにされており、かつ、前記第１のスイッチ素子Q1及び前記第４のスイッチ素子Q4がオフにされている場合に、前記第３のスイッチ素子Q3をオフにし、かつ、前記第４のスイッチ素子Q4をオンにし、前記発振回路を流れる電流が０よりも大きくて第１の閾値以下に下がるときに、前記第２のスイッチ素子Q2をオフにし、かつ、前記第１のスイッチ素子Q1をオンにすることを特徴とする請求項７に記載のDC/DC変換装置。
【請求項１４】
前記第１の閾値は、前記第３のスイッチ素子Q3または前記第１のスイッチ素子Q1の導通電圧を０にするときの電流値であることを特徴とする請求項１３に記載のDC/DC変換装置。
【請求項１５】
前記発振回路において、インダクタLrが設置されており、前記インダクタLrに、前記インダクタLrを流れる電流ILrを検出するための第１の検出部が設置されており、前記スイ
ッチ制御部は前記電流ILrが０よりも大きくて前記第１の閾値以下に下がったか否かを判
定することを特徴とする請求項１３に記載のDC/DC変換装置。
【請求項１６】
前記発振回路において、コンデンサCrがさらに設置されており、
前記変換部に変圧器が設置されており、前記変圧器の一次側と前記コンデンサの一方端とが接続され、前記コンデンサの他方端と前記発振回路の前記インダクタLrとが直列に接続されており、前記変圧器の一次側は寄生インダクタンスLmを有し、
前記変圧器の一次側には前記寄生インダクタンスを流れる電流ILmを検出するための第２の検出部がさらに設置されており、前記スイッチ制御部は前記電流ILrと前記電流ILmとの差分であるILr−ILmが０よりも大きくて前記第１の閾値以下に下がったか否かを判定することを特徴とする請求項１５に記載のDC/DC変換装置。
【請求項１７】
前記変換部において変圧器が備えられ、前記変圧器の二次側の両端にそれぞれ同期整流スイッチが接続されており、前記同期整流スイッチはそれぞれ前記第１のスイッチ素子Q1と前記第３のスイッチ素子Q3がオンにされるときにオンにされ、それぞれ前記第４のスイッチ素子Q4と前記第２のスイッチ素子Q2がオフにされるときにオフにされることを特徴とする請求項７に記載のDC/DC変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はLLCフルブリッジ回路を採用したDC/DC変換装置に関する。
【背景技術】
【０００２】
従来技術において、スイッチング電源は現代パワーエレクトロニクス技術を利用し、スイッチのオンとオフの時間比を制御して安定な出力電圧を維持する電源であり、その中、DC/DC変換装置、すなわち直流−直流変換回路は直流入力電圧を固定の直流出力電圧に効率に変換する電圧変換器である。一般的に、DC/DC変換装置は、昇圧型DC/DC変換器と、降圧型DC/DC変換器及び昇降圧型DC/DC変換器の3種類に分かれており、必要に応じて3種類の制御を採用することができる。具体的に、コンデンサ、インダクタのエネルギー蓄積特性を利用し、制御可能なスイッチ（MOSFETなど）により高周波数スイッチの動作を行って、入力されたエネルギーをコンデンサまたはインダクタに蓄積し、スイッチがオフにされるときに、電気エネルギーを負荷に放出してエネルギーを提供する。それにより出力されるパワーまたは電圧の能力は、デューティ比、すなわちスイッチ導通時間とスイッチの周期全体との比に関連する。
【０００３】
しかし、パワーエレクトロニクス技術の高速進歩とともに、スイッチング電源に対してより高周波数化、高変換効率、高電力密度及び低ノイズなど要求が提出される。
【０００４】
図８は、LLCフルブリッジ回路を採用した従来のDC/DC変換装置１００を示す。図８に示すように、DC/DC変換装置１００は、直流電圧源V10と、４つのスイッチ素子Q1〜Q4と、インダクタLr及びコンデンサCrから構成される発振回路２０と、変圧器３０及び整流回路から構成される変換部４０とを備える。該DC/DC変換装置１００では、各スイッチ素子Q1〜Q4のオンとオフを制御することで、変圧器の一次側Tr1から二次側Tr2に伝送されるエネルギーを制御する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図８に示すDC/DC変換装置１００における各スイッチ素子Q1〜Q4について、図９はそれらに対する制御シーケンスを示す。
【０００６】
図９に示すように、各スイッチ素子Q1〜Q4のデューティ比はすべて５０％である。タイミングt0において、スイッチ素子Q1及びQ4をオンにし、かつ、スイッチ素子Q2及びQ3をオフにし、インダクタLr及びコンデンサCrから構成される発振回路２０に印加される電圧Vc＋−は正値であり、このとき、発振回路２０を流れる電流ILLCは正値であって徐々に大きくなる。そして、タイミングt1において、スイッチ素子Q2及びQ3をオンにし、かつ、スイッチ素子Q1及びQ4をオフにし、このとき、電圧が非連続的に変化するので、発振回路２０に印加される電圧Vc＋−は一瞬で負値になる。しかし、電流が連続的に変化するので、図９に示すように、タイミングt1において発振回路２０に印加される電圧Vc＋−が一瞬で負値になるときに、発振回路２０を流れる電流ILLCは徐々に減少するが、依然として正値である。つまり、タイミングt1、すなわちスイッチが切り替えられるときから、発振回路２０を流れる電流が０に下がるまでの間に、発振回路２０を流れる電流ILLCと発振回路２０に印加される電圧Vc＋−は逆方向となる。その結果、変圧器３０の二次側Tr2に出力しようとするエネルギーが電圧Vc＋−と電流ILLCの積であるので、図９に示すように、A→Bの期間内において、変圧器３０の二次側に出力しようとするエネルギーは負値となり、すなわちエネルギーは発振回路２０から直流電圧源V10に逆流し、A→Bの期間の後に、エネルギーは直流電圧源V10と発振回路２０の間で振動し、直流電圧源V10と発振回路２０の間で振動することは、発振回路２０の電流ルート上に抵抗があるので、無駄な損失をもたらしてしまう。
【０００７】
同様に、タイミングt2において、スイッチ素子Q1及びQ4をオンにし、かつ、スイッチ素子Q2及びQ3をオフにし、このとき、電圧が非連続的に変化するので、発振回路２０に印加される電圧Vc＋−は一瞬で正値になる。しかし、電流が連続的に変化するので、図９に示すように、タイミングt2において発振回路２０に印加される電圧Vc＋−が一瞬で正値になるときに、発振回路２０を流れる電流ILLCは徐々に増加するが、依然として負値である。その結果、図９に示すように、C→Dの期間内において、変圧器３０の二次側Tr2に出力しようとするエネルギーは負値となり、すなわちエネルギーは発振回路２０から直流電圧源V10に逆流し、直流電圧源V10と発振回路２０の間で振動し、発振回路２０の電流ルート上に抵抗があるので、無駄な損失をもたらしてしまう。
【０００８】
また、利得の視点から考慮する。該DC/DC変換装置１００の利得は１と仮定すると、DC/DC変換装置１００における各スイッチ素子Q1〜Q4の切り替え周波数は発振回路２０の共振周波数と等しくなり、このとき、理想的な状態でDC/DC変換装置１００中に損失が生じない。しかし、利得が１よりも小さいと、入力電圧Vinは必ず出力電圧Voutよりも大きくなる。スイッチ素子Q1〜Q4のデューティ比が５０％であるので、ILLC＝Ioutとなり、すなわち、発振回路２０を流れる電流ILLCは出力電流と等しくなり、従って、入力エネルギー、すなわちVinとILLCの積は必ず出力エネルギVoutとIoutの積よりも大きくなる。その中、超えた分、すなわちVin＊ILLC−Vout＊Ioutの値は該DC/DC変換装置１００において損失されてしまう。
【０００９】
つまり、図８に示すような従来のDC/DC変換装置１００において、図９に示したように５０％のデューティ比で各スイッチ素子Q1〜Q4のオンとオフを制御すると、一部のエネルギーが直流電圧源V10に逆流した後に、発振回路２０と直流電圧源V10の間で往復流動して損失が生じ、それによって、出力パワーが下がってしまい、そのため、DC/DC変換装置１００の利得も下がってしまう。
【００１０】
一方、LLCフルブリッジ回路を採用したDC/DC変換装置には、またスイッチング（MOSFETなど）損失の問題も存在する。スイッチング損失の問題に対して、本技術分野では一般的にソフトスイッチング技術を採用する。
【００１１】
ソフトスイッチング（Soft-Switching）はハードスイッチング(Hard-Switching)に相対して称するものである。一般的に、ターンオンとターンオフ過程の前後に共振を導入して、スイッチがターンオンされる前の電圧が先に０に下がり、スイッチがターンオフされる前の電流が先に０に下がるようにすることで、スイッチのターンオンとターンオフ過程中における電圧と電流の重なりを解消してそれらの変化率を下げ、それによって、スイッチング損失を大幅に減少させ、あるいは解消までする。同時に、共振過程はスイッチのターンオンとターンオフ過程中における電圧と電流の変化率を制限し、これによって、スイッチングノイズも著しく減少する。
【００１２】
その中、スイッチのターンオフ過程について、理想的なソフトターンオフ過程は、電流が先に０に下がり、そして、電圧がゆっくりとオフ状態の値に上がり、このときにスイッチのターンオフ損失は０に近い。デバイスが遮断される前の電流が既に０に降下するので、インダクタンス性ターンオフ問題を解決した。これは、よく言われるゼロ電流スイッチZCS（Zero Current Switch）である。また、スイッチのターンオン過程について、理想的なソフトターンオン過程は、電圧が先に０に下がり、そして、電流がゆっくりとオフ状態の値に上がり、このとき、スイッチのターンオン損失は０に近い。デバイス接合容量の電圧も０であるので、容量性ターンオン問題を解決した。これは、よく言われるゼロ電圧スイッチZCS（Zero Voltage Switch）である。
【００１３】
従来技術では、スイッチが導通されるときの損失を下げるためや、さらにはゼロ電流スイッチZCS及び／またはゼロ電圧スイッチZVSを実現するために、各スイッチ素子Q1〜Q4のオンとオフのシーケンスに対して適切な調整を行わなければならない。
【課題を解決するための手段】
【００１４】
本発明は上記課題を解決するためになされたものであり、本発明の第１の目的は、発振回路におけるエネルギが全部出力端子に伝送された後に、さらに発振回路に印加される電圧を逆方向に変更させ、それによって、エネルギーが発振回路から直流電圧源に逆流して引き起こしたエネルギ逆流の現象がなくなり、DC/DC変換装置におけるエネルギー損失を抑制することができる、DC/DC変換装置を提供することにある。
【００１５】
本発明の第２の目的は、電圧の利得が変わらないまま、軽負荷を対応するために電流を減少させる必要があるときに、発振回路におけるエネルギーが全部出力端子に伝送された後にさらに１つの待ち時間を加えることにより、他の条件がすべて変わらない場合に利得を下げて電流過大による軽負荷の損壊を回避することができる、DC/DC変換装置を提供することにある。
【００１６】
本発明の第３の目的は、発振回路におけるエネルギーが全部出力端子に伝送される前に、発振回路に印加される電圧を逆方向に変更させ、それによって、DC/DC変換装置の利得降下を抑制することができるとともに、残留のエネルギーに、次に導通されるスイッチ上の寄生容量に対して充電させることもでき、従って、該スイッチが導通されるときのスイッチング損失を下げることができ、さらにはゼロ電圧スイッチZVSを実現することができる、DC/DC変換装置を提供することにある。
【００１７】
本発明の第１の方面に係るDC/DC変換装置は、直流電源電圧を出力する直流電圧源と、前記直流電圧源と電気的に接続される発振回路と、複数のスイッチ素子と、複数のスイッチ素子のオンとオフを切り替えることで、前記直流電圧源と前記発振回路の電気的接続を導通または遮断することができ、かつ、前記発振回路に印加される電圧の方向を第１の方向と第２の方向との間で切り換えさせることができるスイッチ制御部と、前記発振回路に生じた電流を出力して直流電流に変換する変換部と、を備え、前記スイッチ制御部は、前記発振回路に印加される電圧の方向を第１の方向から第２の方向に切り換えさせる前に、前記発振回路と前記直流電圧源との電気的接続を遮断し、前記発振回路を流れる電流が前記変換部に出力された後に、前記発振回路と前記直流電圧源との電気的接続を導通し、前記発振回路に印加される電圧の方向を前記第２の方向に切り替えさせる。
【００１８】
本発明の第２の方面に係るDC/DC変換装置において、前記スイッチ制御部は、前記発振回路を流れる電流が前記変換部に出力された後に、所定の待ち時間が経過すると、前記発振回路と前記直流電圧源との電気的接続を導通し、かつ前記発振回路に印加される電圧の方向を前記第２の方向に切り替えさせる。
【００１９】
本発明の第３の方面に係るDC/DC変換装置において、前記スイッチ制御部は、前記発振回路を流れる電流の残留部分が、前記発振回路に印加される電圧の方向を前記第２の方向に切り替えるときにオフにされるスイッチ素子の寄生容量に対して充電を行うように、前記発振回路を流れる電流が前記変換部に出力される前に、前記発振回路と前記直流電圧源との電気的接続を導通し、かつ、前記発振回路に印加される電圧の方向を前記第２の方向に切り換えさせる。
【００２０】
本発明の第４の方面に係るDC/DC変換装置において、前記スイッチ制御部は、前記発振回路に印加される電圧の方向を第２の方向から第１の方向に切り換えさせる前に、前記発振回路と前記直流電圧源との電気的接続を遮断し、前記発振回路を流れる電流が前記変換部に出力された後に、前記発振回路と前記直流電圧源との電気的接続を導通し、前記発振回路に印加される電圧の方向を前記第１の方向に切り替えさせる。
【００２１】
本発明の第５の方面に係るDC/DC変換装置において、前記スイッチ制御部は、前記発振回路を流れる電流が前記変換部に出力された後に、所定の待ち時間が経過すると、前記発振回路と前記直流電圧源との電気的接続を導通し、前記発振回路に印加される電圧の方向を前記第１の方向に切り替えさせる。
【００２２】
本発明の第６の方面に係るDC/DC変換装置において、前記スイッチ制御部は、前記発振回路を流れる電流の残留部分が、前記発振回路に印加される電圧の方向を前記第１の方向に切り替えるときにオフにされるスイッチの寄生容量に対して充電を行うように、前記発振回路を流れる電流が前記変換部に出力される前に、前記発振回路と前記直流電圧源との電気的接続を導通し、かつ、前記発振回路に印加される電圧の方向を前記第１の方向に切り換えさせる。
【発明の効果】
【００２３】
本発明によると、エネルギーが発振回路から直流電圧源に逆流して引き起こしたエネルギ逆流の現象を抑制することができ、従って、DC/DC変換装置におけるエネルギー損失を抑制することができる。
【００２４】
さらに、本発明によると、他の条件がすべて変わらない場合に、電圧の利得が変わらないまま、軽負荷を対応して出力電流を減少させることができる。
【００２５】
よりさらに、本発明によると、該スイッチ素子が導通されるときのスイッチング損失を下げることができ、よりさらにはゼロ電圧スイッチZVSを実現することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施形態に係るDC/DC変換装置１０の回路構成を示すブロック図である。
【図２】本発明の第１の実施形態の第１の変形例に係るDC/DC変換装置１０の回路構成を示すブロック図である。
【図３】本発明の第１の実施形態の第２の変形例に係るDC/DC変換装置１０の回路構成を示すブロック図である。
【図４−１】図４は、第１の実施形態における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、発振回路２を流れる電流ILLCと、発振回路２の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図である。その中、図４−１は第１の制御方法、図４−２は第２の制御方法、図４−３は第３の制御方法を示している。
【図４−２】図４は、第１の実施形態における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、発振回路２を流れる電流ILLCと、発振回路２の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図である。その中、図４−１は第１の制御方法、図４−２は第２の制御方法、図４−３は第３の制御方法を示している。
【図４−３】図４は、第１の実施形態における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、発振回路２を流れる電流ILLCと、発振回路２の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図である。その中、図４−１は第１の制御方法、図４−２は第２の制御方法、図４−３は第３の制御方法を示している。
【図５−１】図５は、第２の実施形態における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、発振回路２を流れる電流ILLCと、発振回路２の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図である。その中、図５−１は第４の制御方法、図５−２は第５の制御方法、図５−３は第６の制御方法を示している。
【図５−２】図５は、第２の実施形態における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、発振回路２を流れる電流ILLCと、発振回路２の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図である。その中、図５−１は第４の制御方法、図５−２は第５の制御方法、図５−３は第６の制御方法を示している。
【図５−３】図５は、第２の実施形態における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、発振回路２を流れる電流ILLCと、発振回路２の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図である。その中、図５−１は第４の制御方法、図５−２は第５の制御方法、図５−３は第６の制御方法を示している。
【図６】本発明の第３の実施形態に係るDC/DC変換装置１０の回路構成を示す。
【図７−１】図７は、第３の実施形態における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、発振回路２を流れる電流ILLCと、発振回路２の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図である。その中、図７−１は第７の制御方法、図７−２は第８の制御方法、図７−３は第９の制御方法を示している。
【図７−２】図７は、第３の実施形態における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、発振回路２を流れる電流ILLCと、発振回路２の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図である。その中、図７−１は第７の制御方法、図７−２は第８の制御方法、図７−３は第９の制御方法を示している。
【図７−３】図７は、第３の実施形態における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、発振回路２を流れる電流ILLCと、発振回路２の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図である。その中、図７−１は第７の制御方法、図７−２は第８の制御方法、図７−３は第９の制御方法を示している。
【図８】従来技術におけるLLCフルブリッジ回路を採用したDC/DC変換装置100の回路構成を示すブロック図である。
【図９】従来技術における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、発振回路20を流れる電流ILLCと、発振回路20の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図である。
【発明を実施するための形態】
【００２７】
第１の実施形態
（DC/DC変換装置の構成）
以下、図１を参照して本発明の第１の実施形態に係るDC/DC変換装置を説明する。
【００２８】
図１は、本発明の第１の実施形態に係るDC/DC変換装置の回路構成を示すブロック図である。図１に示すように、DC/DC変換装置１０は、直流電源電圧Vinを出力する直流電圧源V1と、直流電圧源V1と電気的に接続される発振回路２と、複数のスイッチ素子Q1〜Q4と、複数のスイッチ素子Q1〜Q4のオンとオフを切り替えることで、直流電圧源V1と発振回路２との電気的接続を導通または遮断することができ、かつ、発振回路２に印加される電圧の方向を第１の方向と第２の方向との間で切り換えさせることができるスイッチ制御部６と、発振回路２に生じた電流を出力して直流電流に変換する変換部４とを備える。
【００２９】
具体的に、直流電圧源V1の正極側はスイッチ素子Q1及びスイッチ素子Q3のドレイン側に接続され、直流電圧源V1の負極側はスイッチ素子Q2及びスイッチ素子Q4のソース側に接続される。本発明において、直流電圧源V1は、安定な直流電源電圧Vinを負荷に提供することができる電子装置であり、例えば、乾電池、蓄電池、直流発電機などを採用する。
【００３０】
変圧部４において、変圧器３、整流ダイオードD1、D2、及び出力コンデンサCoが設置されている。変圧器３には、一次側Tr1及び二次側Tr2が含まれ、その中、一次側Tr1はコイルn1を有し、二次側Tr2はコイルn2及びコイルn3を有する。整流ダイオードD1の陽極は二次側Tr2のコイルn2の一方の端子に接続され、整流ダイオードD1の陰極は出力容量Coを経由して二次側Tr2のコイルn2の他方の端子に接続される。また、整流ダイオードD2の陽極は二次側Tr2のコイルn3の一方の端子に接続され、整流ダイオードD2の陰極は整流ダイオードD1の陰極に接続される。
【００３１】
発振回路２において、インダクタLr及びコンデンサCrが設置されており、かつ、インダクタLr及びコンデンサCrが変圧器3の一次側Tr1を経由して高電位側端子Vc+と低電位側端子Vc-との間に設置されている。かつ、上述の変圧器３の一次側Tr1は発振回路２と直列に接続される。高電位側端子Vc+は、スイッチ素子Q1とスイッチ素子Q2の接続点に接続され、低電位側端子Vc-は、スイッチ素子Q3とスイッチ素子Q4の接続点に接続される。かつ、インダクタLrとコンデンサCrは、変圧器３の一次側Tr1を経由して、高電位側端子Vc+と低電位側端子Vc-の間に直列に接続される。
【００３２】
複数のスイッチ素子Q1〜Q4の接続関係は、図１に示される。第１のスイッチ素子Q1は直流電圧源V1の正極側と発振回路２の高電位側Vc+との間に設置され、第３のスイッチ素子Q3は直流電圧源V1の正極側と発振回路２の低電位側Vc-との間に設置され、第２のスイッチ素子Q2は直流電圧源V1の負極側と発振回路２の高電位側Vc+との間に設置され、及び、第４のスイッチ素子Q4は直流電圧源V1の負極側と発振回路２の低電位側Vc-との間に設置される。
【００３３】
また、上述の複数のスイッチ素子Q1〜Q4は、アナログ回路とディジタル回路に広く用いられる電界効果トランジスタ（field-effect transistor）を採用することができ、例えば、金属酸化膜半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）とする。ただし、MOSFETはその動作キャリアの極性によって、「N型」と「P型」の２つのタイプに分けられ、一般的にNMOSFETとPMOSFETとも呼ばれる。本発明では、複数のスイッチ素子Q1〜Q4について具体的に制限せず、「N型」のMOSFETを採用してもよく、「P型」のMOSFETを採用してもよく、本技術分野における他のタイプのスイッチ素子を採用こともできることは言うまでもない。
【００３４】
スイッチ制御部６は、上述したように入力された電流ILLCに基づいて、複数のスイッチ素子Q1〜Q4のオンとオフを切り換える。具体的に、スイッチ制御部６の制御を利用してスイッチ素子Q1及びスイッチ素子Q4をオンに、かつスイッチ素子Q2及びスイッチ素子Q3をオフにするときに、発振回路２の両端に印加される電圧Vc＋−は、直流電源電圧Vinと同方向となり、すなわち、正方向の電圧が印加される。スイッチ制御部６の制御を利用してスイッチ素子Q2及びスイッチ素子Q3をオンに、かつスイッチ素子Q1及びスイッチ素子Q4をオフにするときに、発振回路２の両端に印加される電圧Vc＋−は、直流電源電圧Vinと逆方向となり、すなわち、負方向の電圧が印加される。また、スイッチ素子Q1とスイッチ素子Q3の両方がオフにされるとき、または、スイッチ素子Q2とスイッチ素子Q4の両方がオフにされるときに、発振回路２は直流電圧源V1に電気的に接続されず、すなわち、発振回路２の両端に電圧が印加されない。
【００３５】
（DC/DC変換装置の制御方法）
図４は、図１における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、発振回路2を流れる電流ILLCと、発振回路2の高電位側端子Vc+と低電位端子Vc-との間の電圧との関係図である。図４−１はスイッチ制御部６の第１の制御方法の関係図を示しており、図４−２はスイッチ制御部６の第２の制御方法の関係図を示しており、図４−３はスイッチ制御部６の第３の制御方法の関係図を示している。
【００３６】
まず、図４−１に基づいてスイッチ制御部６の第１の制御方法を説明する。図４−１に示すように、タイミングt0からタイミングt3までは１つの周期となる。
【００３７】
タイミングt0において、スイッチ制御部６の制御を利用してスイッチ素子Q1とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q2とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、発振回路２に印加される電圧Vc＋−は一瞬で正値になる。このとき、発振回路２に正方向の電圧Vc＋−が印加されるので、発振回路２を流れる電流ILLCは正値になって徐々に大きくなる。
【００３８】
タイミングt1において、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が遮断されるので、発振回路２に印加される電圧Vc＋−は一瞬で０になるが、発振回路２を流れる電流ILLCは正値のままである。このとき、スイッチ素子Q2とスイッチ素子Q4、インダクタLr、コンデンサCr及び変圧器３の一次側Tr1が１つの共振回路を形成するので、上述の電流ILLCは該共振回路において自由に振動し、同時にコンデンサCrに対して充電し、かつ、インダクタLrは、発振回路２を流れる電流ILLCが０になるまでに、変圧器３の一次側Tr1にエネルギーを伝送し、これによって、エネルギーが変圧器３の一次側Tr1から二次側Tr2に伝送される。
【００３９】
タイミングt2において、発振回路２を流れる電流ILLCが０になり、このとき、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q3を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q4を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、発振回路２に印加される電圧Vc＋−は一瞬で負値になる。このとき、発振回路２に負方向の電圧Vc＋−が印加されるので、発振回路２を流れる電流ILLCは０から負方向に減少し、すなわち、負値になる。
【００４０】
上述したように、タイミングt2において、発振回路２を流れる電流ILLCが０になるので、このとき、発振回路２を経由して変圧器３の一次側Tr1から二次側Tr2に伝送しようとするエネルギーはなくなった。従って、タイミングt2において、エネルギーが発振回路２から直流電圧源V1に逆流しない。
【００４１】
タイミングt3において、スイッチ制御部６の制御を利用してスイッチ素子Q1とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q2とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、発振回路２に印加される電圧Vc＋−は一瞬で負値から正値になる。このとき、上述のタイミングt0と同じように、発振回路２に正方向の電圧Vc＋−が印加されるので、発振回路２を流れる電流ILLCは強制的に負値から正値になって徐々に大きくなる。
【００４２】
次に、図４−２に基づいてスイッチ制御部６の第２の制御方法を説明する。図４−２に示すように、タイミングt0からタイミングt3までは１つの周期となる。
【００４３】
タイミングt0において、スイッチ制御部６の制御を利用してスイッチ素子Q1とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q2とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、発振回路２に印加される電圧Vc＋−は一瞬で正値になる。このとき、発振回路２に正方向の電圧Vc＋−が印加されるので、発振回路２を流れる電流ILLCは正値になって徐々に大きくなる。
【００４４】
タイミングt1において、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q3を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q4を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、発振回路２に印加される電圧Vc＋−は一瞬で負値になる。このとき、発振回路２に負方向の電圧Vc＋−が印加されるので、発振回路２を流れる電流ILLCは強制的に正値から負値になって徐々に小さくなる。
【００４５】
タイミングt2において、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が遮断されるので、発振回路２に印加される電圧Vc＋−は一瞬で０になるが、発振回路２を流れる電流ILLCは負値のままである。このとき、スイッチ素子Q2とスイッチ素子Q4、インダクタLr、コンデンサCr及び変圧器３の一次側Tr1が１つの共振回路を形成するので、上述の電流ILLCは該共振回路において自由に振動し、同時にコンデンサCrに対して充電し、かつ、インダクタLrは、発振回路２を流れる電流ILLCが０になるまでに変圧器３の一次側Tr1にエネルギーを伝送し、これによって、エネルギーが変圧器３の一次側Tr1から二次側Tr2に伝送される。
【００４６】
タイミングｔ3において、発振回路２を流れる電流ILLCが０になり、このとき、スイッチ制御部６の制御を利用してスイッチ素子Q1とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q2とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、発振回路２に印加される電圧Vc＋−は一瞬で再び正値になる。このとき、上述のタイミングt0と同じように、発振回路２に正方向の電圧Vc＋−が印加されるので、発振回路２を流れる電流ILLCは０から正方向に増え、すなわち、正値になる。
【００４７】
上述したように、タイミングt3において、発振回路２を流れる電流ILLCが０になるので、このとき、発振回路２を経由して変圧器３の一次側Tr1から二次側Tr2に伝送しようとするエネルギーはなくなった。従って、タイミングt3において、エネルギーが発振回路２から直流電圧源V1に逆流しない。
【００４８】
最後に、図４−３に基づいてスイッチ制御部６の第３の制御方法を説明する。図４−３に示すように、タイミングt0からタイミングt4までは１つの周期となる。
【００４９】
タイミングt0において、スイッチ制御部６の制御を利用してスイッチ素子Q1とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q2とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、発振回路２に印加される電圧Vc＋−は一瞬で正値になる。このとき、発振回路２に正方向の電圧Vc＋−が印加されるので、発振回路２を流れる電流ILLCは正値になって徐々に大きくなる。
【００５０】
タイミングt1において、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が遮断されるので、発振回路２に印加される電圧Vc＋−は一瞬で０になるが、発振回路２を流れる電流ILLCは正値のままである。このとき、スイッチ素子Q2とスイッチ素子Q4、インダクタLr、コンデンサCr及び変圧器３の一次側Tr1が１つの共振回路を形成するので、上述の電流ILLCは該共振回路において自由に振動し、同時にコンデンサCrに対して充電し、かつ、インダクタLrは、発振回路２を流れる電流ILLCが０になるまでに変圧器３の一次側Tr1にエネルギーを伝送し、これによって、エネルギーが変圧器３の一次側Tr1から二次側Tr2に伝送される。
【００５１】
タイミングt2において、発振回路２を流れる電流ILLCが０になり、このとき、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q3を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q4を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、発振回路２に印加される電圧Vc＋−は一瞬で負値になる。このとき、発振回路２に負方向の電圧Vc＋−が印加されるので、発振回路２を流れる電流ILLCは０から負方向に減少し、すなわち、負値になる。
【００５２】
上述したように、タイミングt2において、発振回路２を流れる電流ILLCが０になるので、このとき、発振回路２を経由して変圧器３の一次側Tr1から二次側Tr2に伝送しようとするエネルギーはなくなった。従って、タイミングt2において、エネルギーが発振回路２から直流電圧源V1に逆流しない。
【００５３】
タイミングt3において、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が遮断されるので、発振回路２に印加される電圧Vc＋−は一瞬で０になるが、発振回路２を流れる電流ILLCは負値のままである。このとき、スイッチ素子Q2とスイッチ素子Q4、インダクタLr、コンデンサCr及び変圧器３の一次側Tr1が１つの共振回路を形成するので、上述の電流ILLCは該共振回路において自由に振動し、同時にコンデンサCrに対して充電し、かつ、インダクタLrは、発振回路２を流れる電流ILLCが０になるまでに変圧器３の一次側Tr1にエネルギーを伝送し、これによって、エネルギーが変圧器３の一次側Tr1から二次側Tr2に伝送される。
【００５４】
タイミングt4において、発振回路２を流れる電流ILLCが０になり、このとき、スイッチ制御部６の制御を利用してスイッチ素子Q1とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q2とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、発振回路２に印加される電圧Vc＋−は一瞬で再び正値になる。このとき、上述のタイミングt0と同じように、発振回路２に正方向の電圧Vc＋−が印加されるので、発振回路２を流れる電流ILLCは０から正方向に増え、すなわち、正値になる。
【００５５】
上述したように、タイミングt4において、発振回路２を流れる電流ILLCが０になるので、このとき、発振回路２を経由して変圧器３の一次側Tr1から二次側Tr2に伝送しようとするエネルギーはなくなった。従って、タイミングt4において、エネルギーが発振回路２から直流電圧源V1に逆流しない。
【００５６】
上述したように、図４−１、図４−２、図４−３に示す関係図に基づいて、本発明の第１の実施形態に係る第１乃至第３の方法を説明した。
【００５７】
図４−１、図４−２、図４−３に示すように、１つの周期において、スイッチ素子Q1とスイッチ素子Q2のオンまたはオフの動作はちょうど逆となり、かつ、スイッチ素子Q3とスイッチ素子Q4のオンまたはオフの動作もちょうど逆となる。
【００５８】
かつ、図４−１、図４−２、図４−３に示すように、１つの周期内において、スイッチ素子Q1とスイッチ素子Q3のオンまたはオフの時間長さが同じであり、スイッチ素子Q2とスイッチ素子Q4のオンまたはオフの時間長さが同じであり、かつ、スイッチ素子Q2及びスイッチ素子Q4のオフの時間長さがスイッチ素子Q1及びスイッチ素子Q3のオフの時間長さよりも小さい。
【００５９】
また、各スイッチ素子Q1〜Q4については、実際にデッドゾーンが存在するので、全く同時にオンまたはオフにすることができず、すなわち、オフもオンも時間差があることが、当業者にとって自明である。本発明の説明においてデッドゾーンを述べておらず、スイッチ素子Q1〜Q4が同時にオンまたはオフにされる場合について述べるが、「デッドゾーン」という概念が存在しないというわけではない。
【００６０】
（「発振回路２を流れる電流ILLCが０になる」ということについての説明）
上述したように、第１の実施形態において「発振回路２を流れる電流ILLCが０になる」という技術内容を記載した。しかし、本技術分野において、変圧器３の一次側Tr1の寄生インダクタンスLmを考慮するか否かに基づいて、「発振回路２を流れる電流ILLCが０になる」場合は異なる。
【００６１】
（第１の変形例）
図２は、本発明の第１の実施形態の第１の変形例に係るDC/DC変換装置の回路構成を示すブロック図である。
【００６２】
発振回路２に接続される変圧器３の一次側Tr1の寄生インダクタンスLmが非常に小さいときに、寄生インダクタンスを流れる電流ILmを無視することができる。このとき、「発振回路２を流れる電流ILLC」は、インダクタLrを流れる電流ILrに等しい。かつ、図２に示すように、インダクタLrに第１の検出部７が設置されており、該第１の検出部７を利用して、インダクタLrを流れる電流ILrを検出する。この場合に、第１の検出部７により検出された電流が０に等しい、すなわち、ILr＝０となるときに、スイッチ制御部６を利用してスイッチ素子Q1〜Q4のオンまたはオフを切り替えることによって、発振回路２に印加される電圧の方向を逆方向に変更させる。
【００６３】
つまり、変圧器３の一次側Tr1の寄生インダクタンスLmを考慮しない場合に、「発振回路２を流れる電流ILLCが０になる」ことは、インダクタLrを流れる電流ILrが０になることを指している。
【００６４】
（第２の変形例）
図３は、本発明の第１の実施形態の第２の変形例に係るDC/DC変換装置の回路構成を示すブロック図である。
【００６５】
発振回路２に接続される変圧器３の一次側Tr1の寄生インダクタンスLmが大きいときに、寄生インダクタンスを流れる電流ILmを無視することができない。このとき、「発振回路２を流れる電流LLC」は、インダクタLrを流れる電流ILrと寄生インダクタンスLmを流れる電流Ilmとの差分、すなわちILr−ILmに等しい。かつ、図３に示すように、インダクタLrに第１の検出部７が設置されており、かつ、変圧器３の一次側Tr1に第２の検出部８が設置されており、該第１の検出部７を利用して、インダクタLrを流れる電流ILrを検出するとともに、該第２の検出部８を利用して、寄生インダクタンスLmを流れる電流ILmを検出する。この場合に、第１の検出部７により検出された電流と第２の検出部８により検出された電流との差分が０に等しい、すなわち、ILr−ILm＝０となるときに、スイッチ制御部６を利用してスイッチ素子Q1〜Q4のオンまたはオフを切り替えることによって、発振回路２に印加される電圧の方向を逆方向に変更させる。
【００６６】
つまり、変圧器３の一次側Tr1の寄生インダクタンスLmを考慮した場合に、「発振回路２を流れる電流ILLCが０になる」ことは、インダクタLrを流れる電流ILrと寄生インダクタンスLmを流れる電流Ilmとの差分が０になることを指している。
【００６７】
（第１の実施形態に係るDC/DC変換装置の効果）
前述したように、図４−１、図４−２、図４−３に示す第１乃至第３の制御方法によってスイッチ素子Q1〜Q4をそれぞれ制御するときに、スイッチ素子Q1、Q4をオンにしてかつスイッチQ2、Q3をオフにするときに形成された回路を、第１の共振回路と呼び、スイッチQ2、Q3をオンにしてかつスイッチ素子Q1、Q4をオフにするときに形成された回路を、第２の共振回路と呼ぶこととする。
【００６８】
従来技術において、第１の共振回路を第２の共振回路に切り替える前に、または第２の共振回路を第１の共振回路に切り替える前に、スイッチ制御部６は、スイッチ素子Q1〜Q4のオンとオフを切り替えることで、直流電圧源V1と発振回路２との間の電気的接続を遮断することができ、それによって、直流電圧源V1が発振回路２に対して非連続的な入力を行う。しかし、この場合に、直流電圧源V1と発振回路２との間の電気的接続を再度導通するタイミング、すなわち、非連続的な入力を終了させるタイミングについて具体的に制限していないので、発振回路２に蓄積されたエネルギーの一部が変圧器３の一次側Tr1から二次側Tr2にまだ伝送されていないときに、直流電圧源V1と発振回路２との間の電気的接続を再度導通し、それによって、この一部の残留のエネルギーが発振回路２から直流電圧源V1に逆流してしまい、その結果、エネルギー損失が生じる。
【００６９】
しかし、本発明において、図４−１、図４−３に示すように、第１の共振回路を第２の共振回路に切り替える前に、すなわち、発振回路２に印加される電圧が正値から負値に切り替えられる前に、発振回路２と直流電圧源V1との間の電気的接続を遮断し、そして、発振回路２を流れる電流ILLCが全部変換部４に出力された後に、第２の共振回路に切り換え、それによって、発振回路２と直流電圧源V1との間の電気的接続が導通され、発振回路２に印加される電圧が負値になる。一方、図４−２、図４−３に示すように、第２の共振回路を第１の共振回路に切り替える前に、すなわち、発振回路２に印加される電圧が負値から正値に切り替えられる前に、発振回路２と直流電圧源V1との間の電気的接続を遮断し、そして、発振回路２を流れる電流ILLCが全部変換部４に出力された後に、第１の共振回路に切り換え、それによって、発振回路２と直流電圧源V1との間の電気的接続が導通され、発振回路２に印加される電圧が正値になる。
【００７０】
従って、本発明の第１の実施形態に係る第１乃至第３の制御方法によれば、発振回路２に蓄積されたエネルギーが全部変圧器３の一次側Tr1から二次側Tr2に伝送されるようにすることができるので、エネルギーが発振回路２から直流電圧源V1に逆流せず、そのため、エネルギー損失が発生せず、エネルギー伝送の効率を上げることができる。
【００７１】
また、DC/DC変換装置の利得に対する影響は、以下の２つの方面がある。
第１の方面は、インダクタLrのインダクタンスと変圧器３の一次側Tr1の寄生インダクタンスLmのインダクタンスとの比、すなわちLr/Lmが大きいと、発振回路２を流れる電流ILLCのゼロ復帰時間が長いことを意味し、かつ、電流ILLCのゼロ復帰時間が増加すると、単位周期の時間が増加することを意味し、そのため、各周期内の平均出力エネルギーが減少し、その結果、利得が下がる。
【００７２】
第２の方面は、インダクタLrのインダクタンスとコンデンサCrの容量との比、すなわちLr/Crが大きいと、電流ILLCのゼロ復帰時間内においてコンデンサCrに対して行う充電の時間が増加することを意味し、かつ、コンデンサCrの電圧が増加ことは、発振回路２に印加される電圧の方向を切り替えるときに電流ILLCの上がり勾配が増加することを意味し、そのため、変圧器３の一次側Tr1に入力されるエネルギーが増加し、その結果、利得が上がる。
【００７３】
上述したように、本発明の第１の実施形態のDC/DC変換装置によれば、スイッチ素子の動作周波数が変わらない場合に、利得の変化状況は、「電流ILLCのゼロ復帰時間」と「コンデンサCrの充電電圧」の２つ方面が同時に利得に与える影響次第である。
【００７４】
また、本技術分野において、負荷が大きいと、電流ILLCのゼロ復帰時間が増加し、これは、より多くエネルギーがゼロ復帰タイミングにおいて流出されることを意味し、その結果、利得が下がる。逆に、負荷がより小さいと、コンデンサCrの充電電圧の影響がより大きくなり、その結果、利得が上がる。
【００７５】
従って、本発明の第１の実施形態では、負荷の大きさに応じて、「Lr/Lm」と「Lr/Cr」の２つのパラメータに対して合理的な設置を行うことで、「電流ILLCのゼロ復帰時間」と「コンデンサCrの充電電圧」の２つ方面が利得に与える影響を調整することができ、従って、負荷の大きさに応じて利得の大きさを合理的に調整することができ、すなわち、利得を上げるまたは下げることができる。
【００７６】
第２の実施形態
本発明の第２の実施形態に係るDC/DC変換装置において、その構成が図１−３に示す第１の実施形態に係るDC/DC変換装置１０と同様であるが、各スイッチ素子Q1〜Q4に対する制御方法は異なる。
【００７７】
図５は、第２の実施形態における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、発振回路２を流れる電流ILLCと、発振回路２の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図を示す。以下、図５−１、図５−２、図５−３に示す第２の実施形態の第４乃至第６の制御方法と図４−１、図４−２、図４−３に示す第１の実施形態の第１乃至第３の制御方法との相違点についてそれぞれ説明を行う。
【００７８】
図５−１のt1−t2期間及び図５−３のt1−t2期間において、発振回路２を流れる電流ILLCが０になった後に、１つの待ち時間Δtが経過すると、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q3を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q4を同時にオフにし、これによって、発振回路２に印加される電圧Vc＋−は一瞬で負値になる。
【００７９】
類似的に、図５−２のt2−t3期間及び図５−３のt3−t4期間において、発振回路２を流れる電流ILLCが０になった後に、１つの待ち時間Δtが経過すると、スイッチ制御部６の制御を利用してスイッチ素子Q1とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q2とスイッチ素子Q3を同時にオフにし、これによって、発振回路２に印加される電圧Vc＋−は一瞬で正値になる。
【００８０】
つまり、本発明の第２の実施形態において、発振回路２を流れる電流ILLCがゼロに復帰した後に、１つの待ち時間Δtを加え、他の条件のすべてが変わらない場合は、総出力エネルギーが変わらないままであるので、待ち時間Δtを加える場合に、DC/DC変換装置の出力電流が下がる。
【００８１】
本発明の第２の実施形態における各スイッチ素子Q1〜Q4のに対する第４乃至第６の制御方法は以下の場合に適用される。
【００８２】
図１−３に示すように、負荷が軽負荷であるときに、出力電流を減少させて該負荷の破壊を防止する必要があるので、従来技術では、一般的に動作周波数を上げて利得を下げる方法により、出力電流を減少させる。しかし、スイッチ素子の動作周波数の上がりとともに、周波数に関連する各種の損失、例えば、MOSFETスイッチのターンオフする度の損失は、表皮効果及び近接効果による導通損失が原因で、磁心の磁心損失などが迅速に上がる。
【００８３】
しかし、第２の実施形態に係るDC/DC変換装置によれば、発振回路２を流れる電流ILLCがゼロに復帰した後に、さらに１つの待ち時間Δtを加える。待ち時間Δt内において、スイッチ素子Q2、Q4はオンのまま続けるが、このとき、エネルギーが発振回路２を経由して変圧器３の一次側Tr1から二次側Tr2に伝送されない。従って、このとき、エネルギーが発振回路２から直流電圧源V1に逆流しないのでエネルギー損失を防止することができ、その上、１つの周期内の総出力エネルギーを変わらないままにし、１つの待ち時間Δtを加えることで１つの周期の総時間を増加させるので、利得を連続的に変化させて出力電流を調整することができ、それによって負荷の変化を対応する。
【００８４】
上述したように、第２の実施形態に係るDC/DC変換装置によれば、エネルギーが発振回路２から直流電圧源V1に逆流することによるエネルギー損失を防止することができるだけではなく、電圧の利得が変わらないまま、軽負荷を対応するために電流を減少させるときに、１つの待ち時間Δtを加えることにより、他の条件のすべてが変わらない場合に出力電圧が変わらないまま出力電流を下げることができ、それによって、軽負荷は電流過大による損失が発生しない。
【００８５】
第３の実施形態
図６は、本発明の第３の実施形態に係るDC/DC変換装置１０の回路構成を示す図である。図６と図１の相違点は、図６においてスイッチ素子Q1及びスイッチ素子Q3の寄生容量Cm1及びCm3を考慮したことにある。
【００８６】
第１の実施形態において、上述したように、スイッチ素子Q1、Q3がオフとなり、かつスイッチ素子Q2、Q4がオンとなる場合に、発振回路２を流れる電流ILLCが０になるときに、スイッチ素子Q2、Q3をオンに、スイッチ素子Q1、Q4をオフに切り替える。このとき、スイッチ素子Q3はオフからオンに切り替えられる。このときに発振回路２を流れる電流ILLCが０であるので、スイッチ素子Q3がオフからオンに切り替えられる瞬間において、スイッチ素子Q3の寄生容量Cm3に対して充電を行う電流がおらず、そのため、直流電圧源V1は直接にスイッチ素子Q3の両端に印加される。逆に、スイッチ素子Q1、Q3がオフとなり、かつスイッチ素子Q2、Q4がオンとなる場合は、発振回路２を流れる電流ILLCが０になるときに、スイッチ素子Q2、Q3をオフに、スイッチ素子Q1、Q4をオンに切り替える。このとき、スイッチ素子Q1はオフからオンに切り替えられる。このときに発振回路２を流れる電流ILLCが０であるので、スイッチ素子Q1がオフからオンに切り替えられる瞬間において、スイッチ素子Q1の寄生容量Cm1に対して充電を行う電流がおらず、そのため、直流電圧源V1は直接にスイッチ素子Q1の両端に印加される。
【００８７】
その結果、スイッチ素子Q1及びスイッチ素子Q3については、スイッチが導通されるときに大きいスイッチング損失が生じ、すなわち、ゼロ電圧スイッチZVSを実現することができない。
【００８８】
図７−１、図７−２、図７−３は、スイッチ制御部６の第７乃至第９の制御方法を示す。以下、図７−１、図７−２、図７−３に示す第３の実施形態の第７乃至第９の制御方法と図４−１、図４−２、図４−３に示す第１の実施形態の第１乃至第３の制御方法との相違点についてそれぞれ説明を行う。
【００８９】
図４−１と異なって図７−１は、タイミングt2において、発振回路２を流れる電流ILLCがまだ０になっておらず、このとき、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q3を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q4を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、発振回路２に印加される電圧Vc＋−は一瞬で負値になる。このとき、発振回路２に負方向の電圧Vc＋−が印加されるので、発振回路２を流れる電流ILLCは０から負方向に減少し、すなわち、負値になる。
【００９０】
上述したように、タイミングt2において、発振電流３における電流ILLCは、スイッチ素子Q3をオンにするときにスイッチ素子Q3に印加する電圧の方向と逆の方向で、スイッチ素子Q3の寄生容量Cm3に対して充電を行い、そのため、タイミングt2においてスイッチ素子Q3をオンにするときにスイッチ素子Q3の両端に印加される総電圧が減少し、それによって、スイッチ素子Q3がオンにされるときのスイッチング損失を下げることができる。よりさらに、タイミングt2を調整することで、スイッチ素子Q3をオンにするときにスイッチ素子Q3の両端に印加される総電圧を０にすることさえでき、このとき、スイッチ素子Q3がオフにされるときのスイッチング損失が０になり、すなわち、スイッチ素子Q3はゼロ電圧スイッチZVSを実現する。
【００９１】
図４−２と異なって図７−２は、タイミングt3において、発振回路２を流れる電流ILLCがまだ０になっておらず、このとき、スイッチ制御部６の制御を利用してスイッチ素子Q1とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q2とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、発振回路２に印加される電圧Vc＋−は一瞬で正値になる。このとき、発振回路２に正方向の電圧Vc＋−が印加されるので、発振回路２を流れる電流ILLCは０から正方向に増加し、すなわち、正値になる。
【００９２】
上述したように、タイミングt3において、発振電流３における電流ILLCは、スイッチ素子Q1をオンにするときにスイッチ素子Q1に印加する電圧の方向と逆の方向で、スイッチ素子Q1の寄生容量Cm1に対して充電を行い、そのため、タイミングt3においてスイッチ素子Q1をオンにするときにスイッチ素子Q1の両端に印加される総電圧が減少し、それによって、スイッチ素子Q1がオンにされるときのスイッチング損失を下げることができる。よりさらに、タイミングt3を調整することで、スイッチ素子Q1をオンにするときにスイッチ素子Q1の両端に印加される総電圧が０にすることさえでき、このとき、スイッチ素子Q1がオンにされるときのスイッチング損失が０になり、すなわち、スイッチ素子Q1はゼロ電圧スイッチZVSを実現する。
【００９３】
図４−３と異なって図７−３は、タイミングt2において、発振回路２を流れる電流ILLCがまだ０になっておらず、このとき、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q3を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q4を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、発振回路２に印加される電圧Vc＋−は一瞬で負値になる。このとき、発振回路２に負方向の電圧Vc＋−が印加されるので、発振回路２を流れる電流ILLCは０から負方向に減少し、すなわち、負値になる。かつ、タイミングt4において、発振回路２を流れる電流ILLCがまだ０になっておらず、このとき、スイッチ制御部６の制御を利用してスイッチ素子Q1とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q2とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、発振回路２に印加される電圧Vc＋−は一瞬で正値になる。このとき、発振回路２に正方向の電圧Vc＋−が印加されるので、発振回路２を流れる電流ILLCは０から正方向に増加し、すなわち、正値になる。
【００９４】
上述したように、タイミングt2において、スイッチ素子Q3がオンにされるときのスイッチング損失を下げることができ、タイミングt4において、スイッチ素子Q1がオンにされるときのスイッチング損失を下げることができる。よりさらに、タイミングt2を調整することで、スイッチ素子Q3にゼロ電圧スイッチＺＶＳを実現させることができ、類似的に、タイミングt4を調整することで、スイッチ素子Q1にゼロ電圧スイッチＺＶＳを実現させることができる。
【００９５】
従って、本発明の第３の実施形態によれば、発振回路２を流れる電流ILLCが全部変圧器３の一次側Tr1から二次側Tr2に伝送される前に、発振回路２と直流電圧源Ｖ１との電気的接続を導通し、発振回路２に印加される電圧の方向を負方向に切り換え、それによって、発振回路２を流れる電流ILLCの残留部分が、発振回路２に印加される電圧の方向を負方向に切り換えるときにオンにされるスイッチ素子Q3の寄生容量Cm3に対して充電を行い、よって、スイッチ素子Q3のスイッチング損失を下げることができ、スイッチ素子Q3にゼロ電圧スイッチＺＶＳを実現させることができる。
【００９６】
類似的に、本発明の第３の実施形態によれば、発振回路２を流れる電流ILLCが変圧器３の一次側Tr1から二次側Tr2に伝送される前に、発振回路２と直流電圧源Ｖ１との電気的接続を導通し、かつ、発振回路２に印加される電圧の方向を正方向に切り換え、それによって、発振回路２を流れる電流ILLCの残留部分が、発振回路２に印加される電圧の方向を正方向に切り換えるときにオンにされるスイッチ素子Q1の寄生容量Cm1に対して充電を行い、よって、スイッチ素子Q1のスイッチング損失を下げることができ、スイッチ素子Q1にゼロ電圧スイッチＺＶＳを実現させることができる。
【００９７】
一方、ILr＝ILmのときに、Ｌｒ及びＬｍに蓄積されたエネルギーが小さくてゼロ電圧スイッチＺＶＳを実現するための条件を満たすことができないと、予めスイッチ素子Q4をオフにし、かつスイッチ素子Q3またはスイッチ素子Q1をオンにしてもよい。つまり、ILr>ILmのときに、予めスイッチ素子Q4をオフにし、このとき、インダクタLrに蓄積されたエネルギーは、ゼロ電圧スイッチZVSを実現するためにより多く用いられ得る。また、ILrが小さいと、ゼロ電圧スイッチZVSを実現する時間が長くなり、そのため、ゼロ電圧スイッチを実現する時間を下げるために上述したような方法を適用することもでき、すなわち、ILr>ILmのときに、予めスイッチ素子Q4をオフにし、それによって、スイッチ素子Q1、Q3のスイッチング損失を下げることができ、さらにスイッチ素子Q1、Q3にゼロ電圧スイッチを実現させる。
【００９８】
また、図７−１のタイミングt2、図７−２のタイミングt3、及び図７−３のタイミングt2とタイミングt4に対する設定は、第１の実施形態と同様に、変圧器３の一次側Tr1の寄生インダクタンスLmを考慮しない場合と変圧器３の一次側Tr1の寄生インダクタンスLmを考慮する場合とに分けることができる。
【００９９】
変圧器３の一次側Tr1の寄生インダクタンスLmを考慮しない場合は、インダクタLrに第１の検出部７が設置されており、該第１の検出部７を利用して、インダクタLrを流れる電流ILrを検出する。この場合に、第１の検出部７により検出された電流が０よりも大きくて第１の閾値よりも小さいときに、スイッチ制御部６を利用してスイッチ素子Q1〜Q4のオンまたはオフを切り替え、それによって、発振回路２に印加される電圧の方向を逆方向に変更させる。
【０１００】
これに対して、変圧器３の一次側Tr1の寄生インダクタンスLmを考慮する場合は、インダクタLrに第１の検出部７が設置されており、かつ、変圧器３の一次側Tr1に第２の検出部８が設置されており、該第１の検出部７を利用して、インダクタLrを流れる電流ILrを検出するとともに、該第２の検出部８を利用して、寄生インダクタンスLmを流れる電流ILmを検出する。この場合に、第１の検出部７により検出された電流と第２の検出部８により検出された電流との差分、すなわち、ILr−ILmが０よりも大きくて第１の閾値よりも小さいときに、スイッチ制御部６を利用してスイッチ素子Q1〜Q4のオンまたはオフを切り替え、それによって、発振回路２に印加される電圧の方向を逆方向に変更させる。
【０１０１】
かつ、第３の実施形態において、スイッチング損失を下げるためや、さらにはゼロ電圧スイッチZVSを実現するために、上述の第１の閾値は、第３のスイッチ素子Q3または第１のスイッチ素子Q1の導通電圧を０に等しくするときの電流値である。
【０１０２】
第４の実施形態
上述したように、本発明の第１乃至第３の実施形態において、それぞれDC/DC変換装置１０の変換部４において整流ダイオードD1、D2を採用する。しかし、本技術分野において、整流ダイオードがオンとオフにされるときに損失が生じ、一般市販の整流ダイオードの電圧降下が通常に０．７Vであるので、本発明のDC/DC変換装置１０の利得降下を引き起す。この点に対し、整流スイッチの電圧降下は整流ダイオードより小さくて、一般市販の整流ダイオードの電圧降下が通常に０．１Vであるので、整流スイッチを採用して損失を下げることができる。これによると、整流スイッチを利用して整流ダイオードを置き換えることで、損失を下げる要求を満たすこともできる。
【０１０３】
しかし、オンオフデューティ比がそれぞれ５０％であるLLCフルブリッジ変換方式を採用すると、直流電圧源V1を第１の方向で発振回路２に印加する時間が終了した後に、直ちにスイッチ制御部６の制御により直流電圧源V1を第２の方向で発振回路２に印加し、このとき、図９のA-B期間を参照し、この期間内においてVc＋−の電圧方向が変わるが、電流ILLCの方向は時間点Bに遅延した後に変換されることが可能であり、すなわち、発振回路２中の電流方向はしばらく経て変換されることが可能であり、従って、この場合に整流スイッチを用いてダイオードを置き換えるのならば、整流スイッチ上の電流を検出またはスイッチ素子Q1〜スイッチ素子Q4のオン／オフ後の遅延時間を推測しなければならず、そして整流ダイオードを導通し、これは制御方法をより複雑にし、かつコストを上げる。この点に対し、同期整流スイッチQ5、Q6が、それぞれスイッチ素子Q1及びスイッチ素子Q3がオンにされるときに同期的に導通され、かつそれぞれスイッチ素子Q4及びスイッチ素子Q2がオフにされるときに同期的にオフにされるようにすることができ、本発明の第１乃至第３の実施形態において、このとき、ILLCが既に０になったので、同期整流スイッチQ5、Q6をQ1〜Q4と同期的に制御することができる。その結果、制御を非常に簡単かつ正確にさせることができる。
【０１０４】
本発明は、本発明の精神および範囲を逸脱しない限り、各実施形態及び変形を実施することができる。また、上述した実施形態は、本発明を説明するためのものに過ぎず、本発明の範囲を限定するものではない。すなわち、本発明の範囲は、特許請求の範囲により表示されるものであり、上述した実施形態により表示されるものではない。かつ、特許請求の範囲内及びそれと同等な発明意義の範囲内において実施される種々の変形も、本発明の範囲内に解釈されるべきである。
【符号の説明】
【０１０５】
１、１０  DC/DC変換装置
V1、V10  直流電圧源
２、２０  発振回路
Cr  コンデンサ
Lr  インダクタ
Q1〜Q4  スイッチ素子
３、３０  変圧器
Tr1  変圧器の一次側
Tr2  変圧器の二次側
４、４０  変換部
６  スイッチ制御部
７  第１の検出部
８  第２の検出部
D1、D2  整流ダイオード
Q5、Q6  同期整流スイッチ
【図１】
0006341247.tif 000002
【図２】
0006341247.tif 000003
【図３】
0006341247.tif 000004
【図４−１】
0006341247.tif 000005
【図４−２】
0006341247.tif 000006
【図４−３】
0006341247.tif 000007
【図５−１】
0006341247.tif 000008
【図５−２】
0006341247.tif 000009
【図５−３】
0006341247.tif 000010
【図６】
0006341247.tif 000011
【図７−１】
0006341247.tif 000012
【図７−２】
0006341247.tif 000013
【図７−３】
0006341247.tif 000014
【図８】
0006341247.tif 000015
【図９】
0006341247.tif 000016