(57)【特許請求の範囲】
【請求項１】
シリコンウェハに半導体製造工程によって形成され、該形成の後、前記シリコンウェハを切断することにより得られる矩形の素子基板であって、
前記素子基板に実装される回路の検査のために、前記素子基板の外部に設けられた複数の検査用の電極パッドに接続され、前記複数の検査用の電極パッドに印加されるのと同じ電圧が印加される複数の配線と、
前記回路を動作させるために電圧を印加する複数のパッドとを有し、
前記素子基板が前記シリコンウェハから切断される際に、前記複数の配線が切断される複数の切断点は、前記素子基板の端部において、該複数の切断点それぞれに印加される電圧と隣接する切断点に印加される電圧との間の電位差が大きいほど前記隣接する切断点との間の距離が大きくなるように設けられ、
前記複数の切断点の一部が前記素子基板の前記複数のパッドが設けられた側に設けられ、
前記複数の切断点の残りが前記素子基板の前記複数のパッドが設けられていない側に設けられることを特徴とする素子基板。
【請求項２】
前記複数の切断点のうち、同じ電圧が印加される切断点は隣接して設けることを特徴とする請求項１に記載の素子基板。
【請求項３】
前記複数の切断点は、樹脂によって封止されることを特徴とする請求項１又は２に記載の素子基板。
【請求項４】
複数のヒータと、
前記複数のヒータを駆動する複数の駆動素子とをさらに有し、
前記回路は、
前記複数の駆動素子を駆動させる駆動回路と、
前記駆動回路の駆動を制御する論理回路とを含むことを特徴とする請求項１乃至３のいずれか１項に記載の素子基板。
【請求項５】
第１辺と該第１辺に隣接する第２辺とを含む面と、前記第１辺を含み前記面と交差する第１の側面と、前記第２辺を含み前記面及び前記第１の側面と交差する第２の側面とを有し、前記面は素子を含む回路と前記回路に接続され前記第１辺に沿って配設された複数のパッドとを備え、前記回路と電気的に接続された第１配線、第２配線、及び第３配線を備える素子基板において、
前記第１配線の端部と前記第２配線の端部とは前記第１の側面に位置し、前記第３配線の端部は前記第２の側面に位置し、
前記回路が動作される際、前記第１配線の端部と前記第２配線の端部との電位差は、前記第２配線の端部と前記第３配線の端部との電位差よりも小さく、
前記第１配線の端部と前記第２配線の端部との間隔は、前記第２配線の端部と前記第３配線の端部との間隔よりも小さいことを特徴とする素子基板。
【請求項６】
第１辺と該第１辺に隣接する第２辺とを含む面と、前記第１辺を含み前記面と交差する第１の側面と、前記第２辺を含み前記面及び前記第１の側面と交差する第２の側面とを有し、前記面は素子を含む回路と前記回路に接続され前記第１辺に沿って配設された複数のパッドとを備え、前記回路と電気的に接続された第１配線、第２配線、及び第３配線を備える素子基板において、
前記第１配線、前記第２配線、及び前記第３配線はそれぞれ、前記複数のパッドのうち前記第２の側面に最も近いパッドと前記第２の側面とに挟まれる部分と前記第１の側面に位置する端部とを有し、
前記回路が動作される際、前記第１配線の端部と前記第２配線の端部との電位差は、前記第２配線の端部と前記第３配線の端部との電位差よりも大きく、
前記第１配線の端部と前記第２配線の端部とが隣接し、前記第１配線の端部と前記第２配線の端部との間隔よりも小さい間隔で前記第２配線の端部と前記第３配線の端部とが隣接しており、
前記第１配線の端部、前記第２配線の端部、及び前記第３配線の端部のうちの少なくとも一つは、前記第２の側面に最も近いパッドと前記第２の側面とに挟まれる部分よりも前記第２の側面から離れて設けられていることを特徴とする素子基板。
【請求項７】
前記第１配線、前記第２配線、及び前記第３配線は、前記素子基板として切断される前のシリコンウェハ上において、前記回路の検査のために、前記素子基板の外部に設けられた複数の検査用の電極パッドに接続されることを特徴とする請求項５又は６に記載の素子基板。
【請求項８】
前記第１配線の端部、前記第２配線の端部、及び前記第３配線の端部は、樹脂によって封止されることを特徴とする請求項５乃至７のいずれか１項に記載の素子基板。
【請求項９】
前記素子としての複数のヒータと、
前記複数のヒータを駆動する複数の駆動素子とを有し、
前記回路は、
前記複数の駆動素子を駆動させる駆動回路と、
前記駆動回路の駆動を制御する論理回路とを含むことを特徴とする請求項５乃至８のいずれか１項に記載の素子基板。
【請求項１０】
前記論理回路は、
外部からデータ信号を入力して一時的に格納するシフトレジスタと、
前記シフトレジスタに格納されたデータ信号をラッチするラッチ回路と、
前記ヒータに電流を供給するタイミングを決定するヒートイネーブル信号を外部から入力して、前記ラッチ回路によりラッチされたデータ信号とのＡＮＤ演算を行うＡＮＤ回路とを含むことを特徴とする請求項４又は９に記載の素子基板。
【請求項１１】
前記駆動回路は、
前記ＡＮＤ回路からの信号を昇圧するレベルコンバータと、
前記レベルコンバータからの信号により駆動される前記駆動素子として動作するトランジスタとを含むことを特徴とする請求項１０に記載の素子基板。
【請求項１２】
請求項４、又は請求項９乃至１１のいずれか１項に記載の素子基板と、
外部から供給される液体の供給口と、
前記複数のヒータそれぞれに対応した液体を吐出する複数の吐出口とを有することを特徴とする液体吐出ヘッド。
【請求項１３】
請求項１２に記載の液体吐出ヘッドを記録ヘッドとして用い、インクジェット方式に従って、前記記録ヘッドからインクを記録媒体に吐出して記録を行う記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は素子基板、液体吐出ヘッド、及び記録装置に関し、特に、複数の素子とその駆動回路を実装した素子基板、液体吐出ヘッド、及び、その液体吐出ヘッドをインクジェット記録ヘッドとして用い記録媒体に画像を記録する記録装置に関する。
【背景技術】
【０００２】
従来、インクジェット記録装置に搭載される記録ヘッドのヒータ（記録素子）とヒータを選択的に駆動するためのトランジスタ等の半導体素子からなる駆動素子とを含む駆動回路とその配線は、半導体プロセス技術を用いて同一基板上に形成されている。この基板は素子基板と呼ばれている。
【０００３】
図１０はシリコンウェハと素子基板との関係を示す図である。
【０００４】
図１０に示すように、半導体プロセス技術を用いて、１枚のシリコン（Ｓｉ）ウェハ２００上に、インクジェット記録装置に搭載される記録ヘッドの複数個分に相当する素子基板が形成される。その素子基板は、Ｓｉウェハ２００上に基板の切断領域２０１、２０２と共に形成される。図１０に示すＳｉウェハ２００の領域Ａからは４枚の素子基板が切り取られる。
【０００５】
図１１は６枚の素子基板１００が形成されている様子を示すＳｉ基板の一部の拡大図である。
【０００６】
図１１（ａ）から分かるように、各素子基板１００の中央部には複数のヒータ（記録素子）１０１が２列形成される。一方、各素子基板１００の上下両辺それぞれには複数の電極パッド１０２が形成される。これらの電極により素子基板は基板外部と電気的に接続される。これに加えて、各素子基板１００の左右両辺それぞれの一部には、複数の電極パッド１０２とは別に、検査用の複数の電極パッド１０３が形成される。複数の電極パッド１０３は、Ｓｉウェハに素子基板が形成された際に各種回路素子の検査のために用いられる。
【０００７】
図１１（ｂ）は、素子基板にインク吐出口Ｈ１１０１やインク流路を形成するノズル部材Ｈ１１００を接合して、ヘッド基板Ｈ１０００が形成される様子を示している。次に、Ｓｉウェハから切断領域２０１、２０２をそれぞれ切断分離する工程を経ることで、１つのヘッド基板Ｈ１０００は形成される。
【０００８】
図１２はヘッド基板の構成を示す部分破断斜視図である。
【０００９】
図１２に示すように、ヘッド基板Ｈ１０００は素子基板１００の上にノズル部材Ｈ１１００を接合することにより作成される。複数のヒータ１０１は、素子基板１００の主平面上を貫通するインク供給口１２０を挟んだ両側に配列される。
【００１０】
図１３は記録ヘッドの底面図である。
【００１１】
図１０〜図１２に示す過程を経て作成されたヘッド基板Ｈ１０００は、図１３に示すように、電極パッド１０２とヘッド基板外部に電気的に接続されるフレキシブルフィルム配線基板Ｈ１２００の電極リードＨ１２０１とが電気接合される。その後、封止樹脂Ｈ１３００によって、電極リードＨ１２０１の周辺部を覆う工程を経て、記録素子ユニットＨ２０００が形成される。そして、インク供給ユニット(不図示)と接合されることで、記録ヘッドが作成される。
【００１２】
近年のインクジェット記録装置では、高画質の画像を高速に得るため、記録ヘッドに複数のヒータを高密度で集積した素子基板を用いるのが主流である。そのため、素子基板上のヒータやその駆動回路、電極パッド数の増加により、素子基板のサイズが大型化するので、１枚のＳｉウェハから取り出すことができる素子基板の個数が減少する。これは、製造コストの増加に繋がる。
【００１３】
製造コストを抑えるために、特許文献１は、基板の切断分離工程後に不要となる電極パッドを基板外部の切断領域に設け、切断面に露出した配線部を封止することで基板サイズの拡大を抑えつつ、大気中の水分による配線の腐食を防止する構成を開示している。
【００１４】
また、基板サイズを小型化した際のキャッピング信頼性確保と更なる製造コスト削減の為、特許文献２は、電極パッドの周囲にのみ封止樹脂を充填した構成を開示している。また、特許文献３は、基板内の電極パッド側の切断領域に、同領域内に設けられた回路を検査する為の電極パッドを配列させ、切断分離工程後の基板断面に残る金属層の残渣による腐食を防止する構成を開示している。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平９−２５２０３４号公報
【特許文献２】特開２００９−０００９０４号公報
【特許文献３】特開２００６−２２４５２７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
特許文献１〜３に開示するような従来のヘッド基板では、そのサイズの小型化と基板内部の電極パッドや配線等の高密度化を図っているので、Ｓｉウェハからの切断分離後のヘッド基板の断面に残る配線（配線端面部）も高密度に配列されている。このようなヘッド基板を用いた記録ヘッドを搭載したインクジェット記録装置において、長期間にわたって記録を行った際、封止樹脂で配線端面部を完全に封止しているにも関わらず、配線端面部間で回路がショートするという問題が生じている。
【００１７】
本発明は上記従来例に鑑みてなされたもので、サイズの増大や製造工程の追加を招くことなく、長期使用後においても回路が短絡しない高信頼性の素子基板、液体吐出ヘッド、及び、そのヘッドを記録ヘッドとして用いる記録装置とを提供すること目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するために本発明の素子基板は次のような構成からなる。
【００１９】
即ち、シリコンウェハに半導体製造工程によって形成され、該形成の後、前記シリコンウェハを切断することにより得られる矩形の素子基板であって、前記素子基板に実装される回路の検査のために、前記素子基板の外部に設けられた複数の検査用の電極パッドに接続され、前記複数の検査用の電極パッドに印加されるのと同じ電圧が印加される複数の配線と、前記回路を動作させるために電圧を印加する複数のパッドとを有し、前記素子基板が前記シリコンウェハから切断される際に、前記複数の配線が切断される複数の切断点は、前記素子基板の端部において、該複数の切断点それぞれに印加される電圧と隣接する切断点に印加される電圧との間の電位差が大きいほど前記隣接する切断点との間の距離が大きくなるように設けられ、前記複数の切断点の一部が前記素子基板の前記複数のパッドが設けられた側に設けられ、前記複数の切断点の残りが前記素子基板の前記複数のパッドが設けられていない側に設けられることを特徴とする。
【００２０】
また本発明を別の側面から見れば、上記構成の素子基板と、複数のヒータと、外部から供給される液体の供給路と、前記複数のヒータそれぞれに対応した液体を吐出する複数の吐出口とを有することを特徴とする液体吐出ヘッドを備える。
【００２１】
さらに本発明を別の側面から見れば、上記の液体吐出ヘッドを記録ヘッドとして用い、インクジェット方式に従って、前記記録ヘッドからインクを記録媒体に吐出して記録を行う記録装置を備える。
【発明の効果】
【００２２】
従って本発明によれば、回路の検査に用いる外部の電極パッドに接続する複数の配線の切断点を、隣接する切断点に印加される電圧との電位差が大きいなら隣接する切断点間の距離を大きくするように配置する。従って、素子基板の長時間使用による部材の劣化に伴って各配線に印加される電圧の電位差によって切断点間の短絡することが抑止される。
【００２３】
このために、特別な構成や製造工程が必要ではないので、素子基板のサイズが大きくなったり、製造工程が複雑になることもないという利点がある。
【図面の簡単な説明】
【００２４】
【図１】本発明の代表的な実施例であるインクジェット記録装置の構成の概要を示す外観斜視図である。
【図２】図１に示したインクジェット記録装置の制御構成を示すブロック図である。
【図３】本発明の実施例１に従う半導体製造工程により６枚の素子基板１００が形成されている様子を示すＳｉ基板の一部の拡大図とヘッド基板の構成を示す部分破断斜視図である。
【図４】切断分離前の素子基板の右下端の拡大平面図である。
【図５】素子基板１００に形成される駆動回路や論理回路を示す図である。
【図６】比較例１の記録ヘッドに用いられる素子基板の一部の領域の拡大図である。
【図７】比較例２の記録ヘッドに用いられる素子基板の一部の領域の拡大図である。
【図８】実施例２に従う切断分離前の素子基板の右下端の拡大平面図である。
【図９】実施例３に従う切断分離前の素子基板の右下端の拡大平面図である。
【図１０】シリコンウェハと素子基板との関係を示す図である。
【図１１】６枚の素子基板が形成されている様子を示すＳｉ基板の一部の拡大図である。
【図１２】ヘッド基板の構成を示す部分破断斜視図である。
【図１３】記録ヘッドの底面図である。
【発明を実施するための形態】
【００２５】
以下に、図面を参照しながら本発明の実施例について詳細に説明する。なお、この明細書において、「記録」（以下、「プリント」とも称する）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、又は媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。
【００２６】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００２７】
また、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固又は不溶化させることが挙げられる。
【００２８】
またさらに、「記録要素」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００２９】
またさらに、「記録素子（又はノズル）」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００３０】
以下に用いる記録ヘッド用基板（ヘッド基板）とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を差し示すものである。
【００３１】
さらに、基板上とは、単に素子基板の上を指し示すだけでなく、素子基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み（built-in）」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子板上に一体的に形成、製造することを示すものである。
【００３２】
＜記録装置の概要説明（図１〜図２）＞
図１は本発明の代表的な実施例であるインクジェット記録ヘッド（以下、記録ヘッド）を用いて記録を行なう記録装置の構成の概要を示す外観斜視図である。
【００３３】
図１に示すようにインクジェット記録装置（以下、記録装置）１はインクジェット方式に従ってインクを吐出して記録を行なうインクジェット記録ヘッド（以下、記録ヘッド）３をキャリッジ２に搭載し、キャリッジ２を矢印Ａ方向に往復移動させて記録を行う。記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００３４】
記録装置１のキャリッジ２には記録ヘッド３を搭載するのみならず、記録ヘッド３に供給するインクを貯留するインクタンク６を装着する。インクタンク６はキャリッジ２に対して着脱自在になっている。
【００３５】
図１に示した記録装置１はカラー記録が可能であり、そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００３６】
この実施例の記録ヘッド３は、熱エネルギを利用してインクを吐出するインクジェット方式を採用している。このため、電気熱変換体を備えている。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。なお、記録装置は、上述したシリアルタイプの記録装置に限定するものではなく、記録媒体の幅方向に吐出口を配列した記録ヘッド（ラインヘッド）を記録媒体の搬送方向に配置するいわゆるフルラインタイプの記録装置にも適用できる。
【００３７】
図２は図１に示した記録装置の制御構成を示すブロック図である。
【００３８】
図２に示すように、コントローラ６００は、ＭＰＵ６０１、ＲＯＭ６０２、特殊用途集積回路（ＡＳＩＣ）６０３、ＲＡＭ６０４、システムバス６０５、Ａ／Ｄ変換器６０６などで構成される。ここで、ＲＯＭ６０２は後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納する。ＡＳＩＣ６０３は、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド３の制御のための制御信号を生成する。ＲＡＭ６０４は、画像データの展開領域やプログラム実行のための作業用領域等として用いられる。システムバス６０５は、ＭＰＵ６０１、ＡＳＩＣ６０３、ＲＡＭ６０４を相互に接続してデータの授受を行う。Ａ／Ｄ変換器６０６は以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ６０１に供給する。
【００３９】
また、図２において、６１０は画像データの供給源となる図１に示したホストやＭＦＰに対応するホスト装置である。ホスト装置６１０と記録装置１との間ではインタフェース（Ｉ／Ｆ）６１１を介して画像データ、コマンド、ステータス等をパケット通信により送受信する。このパケット通信については後で説明する。なお、インタフェース６１１としてＵＳＢインタフェースをネットワークインタフェースとは別にさらに備え、ホストからシリアル転送されるビットデータやラスタデータを受信できるようにしても良い。
【００４０】
さらに、６２０はスイッチ群であり、電源スイッチ６２１、プリントスイッチ６２２、回復スイッチ６２３などから構成される。
【００４１】
６３０は装置状態を検出するためのセンサ群であり、位置センサ６３１、温度センサ６３２等から構成される。この実施例では、この他にもインク残量を検出するフォトセンサが設けられる。このフォトセンサの詳細について後述する。
【００４２】
さらに、６４０はキャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバ、６４２は記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。
【００４３】
ＡＳＩＣ６０３は、記録ヘッド３による記録走査の際に、ＲＡＭ６０４の記憶領域に直接アクセスしながら記録ヘッドに対して記録素子（吐出用のヒータ）を駆動するためのデータを転送する。加えて、この記録装置には、ユーザインタフェースとしてＬＣＤやＬＥＤで構成される表示部が備えられている。
【００４４】
次に、以上の構成の記録装置に記録ヘッドとして用いられる液体吐出ヘッドを構成するヘッド基板の実施例について説明する。
【実施例１】
【００４５】
図３は実施例１に従う半導体製造工程により６枚の素子基板１００が形成されている様子を示すＳｉ基板の一部の拡大図と実施例１に従うヘッド基板の構成を示す部分破断斜視図である。なお、図１１（ａ）と図１２において既に説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
【００４６】
図３（ａ）〜図３（ｂ）から分かるように、各素子基板は矩形状の形状をしており、各素子基板の短辺（上辺とした下辺）には複数の電極パッド１０２が設けられる。また、その長辺（右辺と左辺）の方向には、記録ヘッドに実装した際にインク供給口１２０として用いられる矩形領域が形成される。
【００４７】
図３（ａ）はＳｉウェハ上に形成された素子基板の平面図である。図３（ａ）に示されるように、この実施例では、各素子基板１００の上下辺それぞれの複数の電極パッド１０２が形成される領域のさらに外側の領域の切断領域２０２に、複数の電極パッド１０２の配列と並行に検査用の複数の電極パッド１０３が形成される。
【００４８】
図３（ｂ）はノズルやインク流路を形成するノズル部材Ｈ１１００を接合後にＳｉウェアの切断領域２０１、２０２を切断分離することで形成したヘッド基板Ｈ１０００の部分破断斜視図である。
【００４９】
図３（ｂ）に示されるように、複数の電極パッド１０２の配列方向と平行な素子基板の切断面には、複数の電極パッド１０３と素子基板１００の内部の回路を結合していた配線が切断領域２０２に切断されて露出し、切断点１１２ａ〜１１２ｃが形成される。
【００５０】
素子基板１００に形成される複数のヒータ１０１のヒータ列の両端には、素子基板のサイズを小型化するため、一辺の長さが１４０μｍの正方形の電極パッド１０２が複数、１５０μｍピッチという高密度で配列される。そして、複数の電極パッド１０２の配列方向の素子基板の幅に対して余分な空間を極力排するよう、最端部の電極パッドから電極パッド１０２の配列方向と垂直な素子基板の右辺までの最短距離が３５μｍとなるように形成されている。
【００５１】
図４は切断分離前の素子基板の右下端の拡大平面図である。
【００５２】
図４に示されるように、電極パッド１０３と素子基板の内部回路を結合する配線は、素子基板１００の電源回路に接続される配線１１１ａと、ＧＮＤに接続された配線１１１ｂと、ヒータ駆動を制御する論理回路に接続された配線１１１ｃとを含む。これらの配線は素子基板の内部を半導体製造工程を用いて安定して製造できる最小の配線幅５μｍ、最小配線間隔を５μｍとし、最端部の電極パッド１０２ｅと素子基板の右辺との間の領域を並行して通過するように配置される。
【００５３】
そして、電極パッド１０２の配列方向と平行な素子基板１００の下辺付近において配線１１１ａと配線１１１ｂとの一部が素子基板１００の下辺と平行に配設し、配線１１１ｃは素子基板１００の右辺に平行になるように配設する。そして、配線１１１ａ、１１１ｂ、１１１ｃはそれぞれ、切断分離工程において切断される切断点１１２ａ、１１２ｂ、１１２ｃを経て検査用の電極パッド１０３ａ、１０３ｂ、１０３ｃに接続される。また、切断点１１２ａと１１２ｂとの間の距離Ｄ１は４０μｍ、切断点１１２ｂと１１２ｃとの間の距離Ｄ０は１０μｍとなるように、配線１１１ａ、１１１ｂ、１１１ｃは配設される。
【００５４】
ここで、記録装置の記録動作実行時には、ヒータを駆動する為の駆動回路に接続される配線１１１ａには１２Ｖの電位、ＧＮＤに接続された配線１１１ｂには０Ｖの電位、ヒータの駆動を制御する論理回路に接続された配線１１１ｃには３Ｖの電位が印加される。このため、切断点１１２ａ、１１２ｂ、１１２ｃにもそれぞれ、１２Ｖ、０Ｖ、３Ｖの電位が印加され、切断点１１２ａと１１２ｂと間の１２Ｖ（＝Ｖ１）、切断点１１２ｂと１１２ｃとの間には３Ｖ（＝Ｖ０）の電位差が生じる。
【００５５】
このように、この実施例では、記録動作時に切断点の間に生じる電位差が大きい程、その配線間隔を大きく離間して配設している。
【００５６】
なお、素子基板１００上にパターニングされる配線１１１ａ、１１１ｂ、１１１ｃや、電極パッド１０２、電極パッド１０３の材質はＡｌとＣｕの合金で作成され、電極パッド１０３の表面は金メッキが施されている。
【００５７】
次に、インク吐出口Ｈ１１０１やインク流路（不図示）を形成するノズル部材Ｈ１１００を接合し、その後、切断領域２０１と２０２を切断して、ヘッド基板Ｈ１０００を分離する。そして、従来技術で説明したように、ヘッド基板Ｈ１０００上の電極パッド１０２とヘッド基板外部に電気的に接続されるフレキシブルフィルム配線基板の電極リードとを電気接合する。
【００５８】
この工程後、素子基板１００の切断点に露出した配線１１１ａ、１１１ｂ、１１１ｃがインクに晒されないよう、複数の電極パッド１０２と素子基板１００の切断面を含む封止領域にエポキシ樹脂による封止樹脂を塗布する。このようにして、図１１に示したような記録素子ユニットＨ２０００が形成される。その後、インク供給ユニット（不図示）と接合し、記録ヘッドが完成する。
【００５９】
なお、この実施例では、電極パッド１０３の端から素子基板１００の内側方向の距離が５０μｍとなるように、封止樹脂を塗布している。
【００６０】
図５は素子基板１００に形成される駆動回路や論理回路を示す図である。
【００６１】
図５に示されるように、インクを吐出するための熱を発生するヒータ（電気熱変換素子）１０１には、ヒータ駆動用電源端子ＶＨと駆動回路１４０とが接続されている。駆動回路１４０は、ヒータ１０１に所望の電流を供給するための駆動素子（パワートランジスタ）１４０ａと、パワートランジスタ１４０ａにゲート電圧を印加するレベルコンバータ１４０ｂからなる。レベルコンバータ１４０ｂには、パワートランジスタ駆動用電源端子ＶＨＴから駆動電圧発生回路１４４を介して降圧された第２の駆動電圧が供給される。
【００６２】
また、論理回路は、インク吐出口Ｈ１１０１からインクを吐出するか否かを決定する画像データ信号を一時的に格納するシフトレジスタ１４３と画像データ信号を各ヒータ毎に保持するためのラッチ回路１４２とＡＮＤ回路１４１とを含む。シフトレジスタ１４３には、転送クロック信号ＣＬＫの入力端子と、画像データ信号をシリアルに入力する画像データ信号ＤＡＴＡの入力端子とが設けられている。ラッチ回路１４２にはシフトレジスタ１４３から出力される信号を入力し、ラッチタイミングを制御するためのラッチ信号（ＬＴ）を入力する入力端子が設けられている。ＡＮＤ回路１４１は、ラッチ回路１４２から出力される信号と、ヒータ１０１に電流を供給するタイミングを決定するヒートイネーブル信号（ＨＥ）とを入力してＡＮＤ演算を実行する。ＡＮＤ回路１４１から出力される駆動信号はレベルコンバータ１４０ｂを介して昇圧された後、パワートランジスタ１４０ａのゲートに入力される。
【００６３】
なお、ヒータ駆動用電源端子ＶＨやラッチ信号ＬＴの入力端子や転送クロック信号ＣＬＫの入力端子は電極パッド１０２に配置されている。
【００６４】
さて、検査用の電極パッド１０３ａは、駆動回路１４０と検査用の配線１１１ａを介して電気的に接続されている。検査用の電極パッド１０３ｂは、ヒータ１０１のＧＮＤ端子（ＧＮＤＨ）に接続されるＧＮＤ配線と検査用の配線１１１ｂを介して電気的に接続されている。検査用の電極パッド１０３ｃはシフトレジスタ１４３に検査用の配線１１１ｃを介して電気的に接続されている。
【００６５】
これら検査用の電極パッドは、各回路素子と電気的に接続されている為、ヒータ１０１を駆動した際、電極パッド１０３ａにはパワートランジスタの駆動電圧１２Ｖが印加される。また、電極パッド１０３ｃにはシフトレジスタ１４３から出力される論理電圧３．３Ｖが印加される。
【００６６】
次に、この実施例の効果を確認するために、比較例１、２としての記録ヘッドとこの実施例に従う記録ヘッドとを長時間動作させて、これらの電気特性を評価する。
【００６７】
図６は比較例１の記録ヘッドに用いられる素子基板の一部の領域の拡大図である。
【００６８】
図６と図４とを比較すると分かるように、図６に示す領域は図４に示す領域、即ち、図３（ａ）の素子基板１００の領域Ｂと同じ領域であり、電極パッド１０２の最端部近傍の領域である。
【００６９】
比較例１では、一律５μｍの幅で、配線１１１ａ〜１１１ｃが最端部の電極パッド１０２ｅの横から素子基板の右辺までの領域に並行して配置し、切断点１１２ａ、１１２ｂ、１１２ｃの隣接間隔が配線間隔と同じＤ０＝Ｄ１＝５μｍとなるようにしている。その他の構成は、図４で説明したのと同じなので、その説明は省略する。
【００７０】
図７は比較例２の記録ヘッドに用いられる素子基板の一部の領域の拡大図である。
【００７１】
図７と図４とを比較すると分かるように、図７に示す領域は図４に示す領域、即ち、図３（ａ）の素子基板１００の領域Ｂと同じ領域であり、電極パッド１０２の最端部近傍の領域である。
【００７２】
比較例２の比較例１と異なる点は、配線１１１ａ〜１１１ｃの間隔を素子基板の下辺近傍で少し広げ、切断点１１２ａ、１１２ｂ、１１２ｃの隣接間隔がＤ０＝Ｄ１＝１０μｍとした点であり、その他の構成は比較例１と同じである。
【００７３】
表１は比較例１、２、及び実施例１に従う素子基板を実装した記録ヘッドをインクジェット記録装置に搭載して長期間の記録動作試験を行い、各切断点間の電気特性評価を行った結果を示す表である。
【００７４】
［表１］
・−−−−−・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
｜記録ヘッド｜    切断点間      ｜  電位差    ｜    距離      ｜（１）｜（２）｜
・−−−−−・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
｜          ｜１１２ａ−１１２ｂ｜Ｖ０＝  ３Ｖ｜Ｄ０＝  ５μｍ｜  ○  ｜  ×  ｜
｜比較例１  ・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
｜          ｜１１２ｂ−１１２ｃ｜Ｖ１＝１２Ｖ｜Ｄ１＝  ５μｍ｜  ×  ｜  ×  ｜
・−−−−−・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
｜          ｜１１２ａ−１１２ｂ｜Ｖ０＝  ３Ｖ｜Ｄ０＝１０μｍ｜  ○  ｜  ○  ｜
｜比較例２  ・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
｜          ｜１１２ｂ−１１２ｃ｜Ｖ１＝１２Ｖ｜Ｄ１＝１０μｍ｜  ○  ｜  ×  ｜
・−−−−−・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
｜          ｜１１２ａ−１１２ｂ｜Ｖ０＝  ３Ｖ｜Ｄ０＝１０μｍ｜  ○  ｜  ○  ｜
｜実施例１  ・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
｜          ｜１１２ｂ−１１２ｃ｜Ｖ１＝１２Ｖ｜Ｄ０＝４０μｍ｜  ○  ｜  ○  ｜
・−−−−−・−−−−−−−−−・−−−−−−・−−−−−−−・−−−・−−−・
（１）１０００時間記録動作後
（２）２０００時間記録動作後
○：正常動作（ショートは発生せず）
×：ショート発生
表１に示す結果から、比較例１の記録ヘッドでは、１０００時間記録を行うと、１２Ｖの電位差が生じる切断点間１１２ｂ−１１２ｃ（配線１１１ｂ−１１１ｃ）にショート（リーク電流）が発生することが分かる。さらに、２０００時間記録を行うと３Ｖの電位差が生じる切断点間１１２ａ−１１２ｂ（配線１１１ａ−１１１ｂ）にもショートが発生する。比較例２の記録ヘッドでは、２０００時間記録を行うと３Ｖの電位差が生じる切断点間１１２ａ−１１２ｂ（配線１１１ａ−１１１ｂ）ではショートが発生しないが、１２Ｖの電位差が生じる切断点間１１２ｂ−１１２ｃではショートが発生した。
【００７５】
これに対して、実施例１に従う記録ヘッドでは、２０００時間記録を行っても、ショートは発生しない。
【００７６】
以上の結果より、素子基板の切断分離後に、その切断面に露出する切断点間の距離（Ｄ０，Ｄ１）が小さい程、電位差（Ｖ０，Ｖ１）が大きい程、ショートが発生しやすいという相関関係があることが分かる。
【００７７】
この原因は、電極パッドと切断点とを被覆している封止樹脂への水分透過があり、封止樹脂によって被覆保護されている切断点の間に発生した電位差により、配線の切断面の金属がイオンとして溶出して封止樹脂内を移動してショートに至ったと推定される。いわゆるイオンマイグレーションは発生したと考えられる。この現象は、従来の半導体集積回路では想定されていなかったが、素子基板がインクに接しながら使用される記録ヘッドに実装されるというインクジェット記録装置固有の動作環境が要因となって発生したものと考えられる。
【００７８】
また、この現象は、導体表面の種類、被覆材料の種類、使用条件等の様々な諸条件により、発生程度が異なる。このため、ショートが発生する切断点間の距離と電位差の境界値も上記諸条件により変動する。
【００７９】
しかしながら以上説明した実施例に従えば、最短距離にある２つの切断点間の電位差が大きい程、その切断点間の距離も大きくしているので、たとえ長時間にわたり記録動作を行ったとしても部材の劣化などによりショート（短絡）の発生を抑えることができる。また、この構成は余分のスペースを必要することもないので、素子基板のサイズを大きくすることなく、検査用の電極パッドまでの配線を引き回すことができる。これにより、たとえ、検査用の電極パッドの数が更に増加したとしても、素子基板の小型化がなされた場合においても、高信頼性の素子基板を形成することが可能となる。
【実施例２】
【００８０】
図８は実施例２に従う切断分離前の素子基板の右下端の拡大平面図であり、図３（ａ）の領域Ｂを拡大したものである。なお、図８において、実施例１において図４を参照して説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
【００８１】
実施例１と異なる点は、図５に示したヒータ駆動用電源端子（ＶＨ）と等電位にある配線に接続される検査用の電極パッド１０３ｄ、配線１１１ｄ、切断点１１２ｄが追加された点、切断点１１２ｄが素子基板１００の右辺に設置されるようにした点である。なお、ヒータ駆動用電源端子（ＶＨ）には記録動作時に２４Ｖの電位が印加され、これにより、電極パッド１０３ｄ、配線１１１ｄ、切断点１１２ｄにも２４Ｖの電位が印加される。
【００８２】
この素子基板を実装した記録ヘッドを搭載して記録装置が記録動作する時は、配線１１１ａ、１１１ｂ、１１１ｃ、１１１ｄ及び切断点１１２ａ、１１２ｂ、１１２ｃ、１１２ｄにはそれぞれ、１２Ｖ、３Ｖ、０Ｖ、２４Ｖの電位が印加される。この内、配線１１１ａ〜１１１ｃは最端部の電極パッド１０２ｅと素子基板の右辺との間を通過し、切断点１１２ａ〜１１２ｃは素子基板の下辺に実施例１と同様に電位差の大きさに応じてＤ０＝１０μｍ、Ｄ１＝３０μｍの距離を設けて配置される。
【００８３】
これに対して、切断点１１２ｄは素子基板１００の右下端から右辺に沿って切断点１１２ｄまでの距離がＤ２＝２００μｍの長さとなるように設けられる。図８から分かるように、電極パッド１０３ｄから切断点１１２ｄまでの配線は、素子基板１００の右辺に沿った外側、即ち、シリコンウェハ２００の切断領域２０１を通って配置される。なお、切断点１１２ｄも他の切断点１１２ａ〜１１２ｃと同様に封止樹脂により被覆保護される。
【００８４】
この素子基板を実施例１と同様に記録ヘッドに実装して、インクジェット記録装置に搭載して長時間の記録動作の試験を行い、各切断点間の電気特性の評価を行った。
【００８５】
表２は実施例２に従う素子基板を実装した記録ヘッドをインクジェット記録装置に搭載して長期間の記録動作試験を行い、各切断点間の電気特性評価を行った結果を示す表である。
【００８６】
［表２］
・−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
｜    切断点間      ｜  電位差    ｜      距離      ｜（１）｜（２）｜
・−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
｜１１２ｂ−１１２ｃ｜Ｖ０＝  ３Ｖ｜Ｄ０＝  １０μｍ｜  ○  ｜  ○  ｜
｜１１２ａ−１１２ｂ｜Ｖ１＝  ９Ｖ｜Ｄ１＝  ３０μｍ｜  ○  ｜  ○  ｜
｜１１２ｃ−１１２ｄ｜Ｖ２＝２４Ｖ｜Ｄ２＝２００μｍ｜  ○  ｜  ○  ｜
・−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
（１）１０００時間記録動作後
（２）２０００時間記録動作後
○：正常動作（ショートは発生せず）
表２に示す結果から、この実施例によれば、２０００時間の記録を行っても、ショートは発生しなかったことが分かる。
【００８７】
ここで、最端部の電極パッド１０２ｅと素子基板の右辺までの幅は、実施例１、その比較例１、２と変わらず３０μｍである。このように、異なる電位が印加される４本の検査用の電極パッドを設けられる場合でも、この実施例のようにそれらに対する配線を配設することで素子基板を大きくすることなく信頼性を確保することが可能となる。
【００８８】
また、切断点１１２ｄは、図８に示されているように、切断点１１２ａ、１１２ｂ、１１２ｃに対して、一辺の長さが１４０μｍの正方形の電極パッド１０２を挟んだ位置に設けられるため、他の３つの切断点からは必然的に大きく離間される。このため、素子基板の右辺側に配設する切断点と最短距離にある素子基板の下辺に設けられる切断点のそれぞれに印加される電圧の電位差は最も大きくなるように検査用の電極パッドを配置することが望ましい。図８に示す例では、電極パッド１０３ｃ、１０３ｄ、及び配線１１１ｃ、１１１ｄにはそれぞれ、０Ｖ、２４Ｖの電圧が印加されるので、その電位差は２４Ｖ、切断点１１２ｃと１１２ｄとの距離は２００μｍとなっている。
【実施例３】
【００８９】
図９は実施例３に従う切断分離前の素子基板の右下端の拡大平面図であり、図３（ａ）の領域Ｂを拡大したものである。なお、図９において、実施例１、２において図４、図８をそれぞれ参照して説明したのと同じ構成要素には同じ参照番号を付し、その説明は省略する。
【００９０】
実施例２と異なる点は、ヒータや駆動電圧発生回路の増加等により、記録動作時に１２Ｖと２４Ｖの電位が印加される検査用の電極パッド、配線、切断点がそれぞれ１つずつ追加された点である。即ち、動作時に同電位となる複数の検査用の電極パッド、配線、切断点が混在している点である。動作時に印加される電位が等しい２つの切断点間には電位差が発生しないためマイグレーションによるショートは発生しない。
【００９１】
このため、この実施例では図９に示すように、動作時に印加される電位が等しい２つの切断点１１２ａと１１２ａ’（１２Ｖが印加）と、切断点１１２ｄと１１２ｄ’（２４Ｖが印加）とがそれぞれ、最小配線間隔５μｍで隣接するように配設している。
【００９２】
この素子基板を実施例１と同様に記録ヘッドに実装して、インクジェット記録装置に搭載して長時間の記録動作の試験を行い、各切断点間の電気特性の評価を行った。
【００９３】
表３は実施例３に従う素子基板を実装した記録ヘッドをインクジェット記録装置に搭載して長期間の記録動作試験を行い、各切断点間の電気特性評価を行った結果を示す表である。
【００９４】
［表３］
・−−−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
｜        切断点間      ｜  電位差    ｜      距離      ｜（１）｜（２）｜
・−−−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
｜１１２ａ  −１１２ａ’｜Ｖ０＝  ０Ｖ｜Ｄ０＝    ５μｍ｜  ○  ｜  ○  ｜
｜１１２ｄ  −１１２ｄ’｜            ｜                ｜      ｜      ｜
・−−−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
｜１１２ｂ  −１１２ｃ  ｜Ｖ１＝  ３Ｖ｜Ｄ１＝  １０μｍ｜  ○  ｜  ○  ｜
・−−−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
｜１１２ａ  −１１２ｂ  ｜Ｖ２＝  ９Ｖ｜Ｄ２＝  ３０μｍ｜  ○  ｜  ○  ｜
・−−−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
｜１１２ｃ  −１１２ｄ  ｜Ｖ３＝２４Ｖ｜Ｄ３＝２００μｍ｜  ○  ｜  ○  ｜
・−−−−−−−−−−−・−−−−−−・−−−−−−−−・−−−・−−−・
（１）１０００時間記録動作後
（２）２０００時間記録動作後
○：正常動作（ショートは発生せず）
表３に示す結果から、この実施例によれば、２０００時間の記録を行っても、ショートは発生しなかったことが分かる。
【００９５】
以上のようにこの実施例に従えば、動作時に同電位となる複数の検査用の電極パッド、配線、切断点が混在している場合は、同電位となる切断点を束ね互いに可能な限り小さい配線間隔で配設する。これにより配線のための余分なスペースを増加させることなく、検査用の電極パッドからの配線を引き回すことができる。従って、更なる検査用の電極パッドの増加や素子基板の小型化がなされても高信頼性を確保した素子基板を形成することが可能となる。
【符号の説明】
【００９６】
１００  素子基板、１０１  ヒータ、１０２  電極パッド、１０２ａ  塗布領域、
１０３ａ、１０３ａ’１０３ｂ、１０３ｃ、１０３ｄ、１０３ｄ’  電極パッド、
１１１ａ、１１１ａ’、１１１ｂ、１１１ｃ、１１１ｄ、１１１ｄ’  配線、
１１２ａ、１１２ａ’、１１２ｂ、１１２ｃ、１１２ｄ、１１２ｄ’  切断点、
１２０  インク供給口、１４０  駆動回路、
１４０ａ  駆動素子（パワートランジスタ）、
１４０ｂ  レベルコンバータ、１４１  ＡＮＤ回路、１４２  ラッチ回路、
１４３  シフトレジスタ、１４４  駆動電圧発生回路、
２００  シリコンウェハ（Ｓｉウェハ）、２０１〜２０２  切断領域、
Ｈ１０００  ヘッド基板、Ｈ２０００  記録素子ユニット
【図１】
0006397258.tif 000002
【図２】
0006397258.tif 000003
【図３】
0006397258.tif 000004
【図４】
0006397258.tif 000005
【図５】
0006397258.tif 000006
【図６】
0006397258.tif 000007
【図７】
0006397258.tif 000008
【図８】
0006397258.tif 000009
【図９】
0006397258.tif 000010
【図１０】
0006397258.tif 000011
【図１１】
0006397258.tif 000012
【図１２】
0006397258.tif 000013
【図１３】
0006397258.tif 000014