(57)【特許請求の範囲】
【請求項１】
装置であって、
供給電圧と負荷との間に結合された金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の温度を感知するように構成された温度センサと、
前記ＭＯＳＦＥＴの感知された前記温度に基づいて決定された可変周波数を有する少なくとも１つの制御信号を生成するように構成された制御回路と、
前記少なくとも１つの制御信号に基づいて、前記ＭＯＳＦＥＴのためのバイアス電圧を生成するように構成されたゲート駆動回路、ここにおいて、前記ゲート駆動回路が、第１の感知された温度のための第１の駆動能力を有し、前記第１の感知された温度よりも高い第２の感知された温度のための前記第１の駆動能力よりも大きい第２の駆動能力を有する、と、
を備える、装置。
【請求項２】
前記制御回路が、
前記可変周波数を有する可変クロック信号を受信し、前記可変クロック信号に基づいて、前記少なくとも１つの制御信号を生成するように構成された制御信号生成器
を備える、請求項１に記載の装置。
【請求項３】
前記制御回路が、
前記ＭＯＳＦＥＴの前記感知された温度を示す入力信号を受信し、前記入力信号に基づいてクロック分周比を決定するように構成された温度補償回路と、
前記可変クロック信号を得るために、前記クロック分周比に基づいて入力クロック信号を分周するように構成されたクロック分周器と
をさらに備える、請求項２に記載の装置。
【請求項４】
前記温度補償回路が、
前記入力信号を量子化し、デジタル値を供給するように構成された量子化器と、
前記デジタル値を受信し、前記クロック分周比を与えるように構成されたルックアップテーブルと、
を備える、請求項３に記載の装置。
【請求項５】
前記温度補償回路が、
前記入力信号を少なくとも１つのしきい値と比較し、少なくとも１つの出力信号を供給するように構成された少なくとも１つのコンパレータと、
前記少なくとも１つの出力信号を受信し、前記クロック分周比を与えるように構成されたルックアップテーブルと、
を備える、請求項３に記載の装置。
【請求項６】
前記制御回路が、
前記ＭＯＳＦＥＴの前記感知された温度を示す入力信号を受信し、前記可変クロック信号を供給するように構成された発振器
を備える、請求項２に記載の装置。
【請求項７】
前記ゲート駆動回路が、
前記少なくとも１つの制御信号を受信し、前記ＭＯＳＦＥＴに前記バイアス電圧を供給するように構成された電荷ポンプ
を備える、請求項１に記載の装置。
【請求項８】
前記電荷ポンプが、基準電圧を受信し、前記ＭＯＳＦＥＴのゲートにおいて前記バイアス電圧を供給するように構成され、ここにおいて、前記バイアス電圧が、前記基準電圧によって決定された量だけ前記ＭＯＳＦＥＴのソース電圧よりも高い、請求項７に記載された装置。
【請求項９】
前記ゲート駆動回路が、
基準電圧によって充電され、前記バイアス電圧を前記ＭＯＳＦＥＴに供給するように構成されたキャパシタ
を備える、請求項１に記載の装置。
【請求項１０】
前記少なくとも１つの制御信号が、第１の制御信号および第２の制御信号を備え、前記ゲート駆動回路が、
前記基準電圧と前記キャパシタとの間に結合され、前記第１の制御信号によって制御される第１のスイッチと、
前記キャパシタと前記ＭＯＳＦＥＴとの間に結合され、前記第２の制御信号によって制御される第２のスイッチと
をさらに備える、請求項９に記載の装置。
【請求項１１】
前記ゲート駆動回路が、第１の感知された温度のための第１の周波数における前記少なくとも１つの制御信号に基づいて前記バイアス電圧を生成し、前記第１の感知された温度よりも高い第２の感知された温度のための前記第１の周波数よりも高い第２の周波数における前記少なくとも１つの制御信号に基づいて前記バイアス電圧を生成する、請求項１に記載の装置。
【請求項１２】
前記ＭＯＳＦＥＴが、第１の温度における第１のゲートリーク電流と、前記第１の温度よりも高い第２の温度における前記第１のゲートリーク電流よりも高い第２のゲートリーク電流とを有し、前記ゲート駆動回路は、前記第１の温度における第１のバイアス電流と、前記第２の温度における、より高い前記第２のゲートリーク電流を考慮するための、前記第１のバイアス電流よりも高い第２のバイアス電流とを供給する請求項１に記載の装置。
【請求項１３】
前記ＭＯＳＦＥＴが、ＮチャネルＭＯＳＦＥＴを備える、請求項１に記載の装置。
【請求項１４】
前記制御回路および前記ゲート駆動回路が、所定範囲の温度にわたって目標範囲の抵抗内に前記ＭＯＳＦＥＴのＯＮ抵抗を維持するために前記バイアス電圧を生成するように構成される、請求項１に記載の装置。
【請求項１５】
方法であって、
供給電圧を負荷に供給する金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の温度を感知することと、
前記ＭＯＳＦＥＴの感知された前記温度に基づいて決定された可変周波数を有する少なくとも１つの制御信号を生成することと、
前記少なくとも１つの制御信号に基づいて、前記ＭＯＳＦＥＴのためのバイアス電圧を生成すること、ここにおいて、前記バイアス電圧を生成することが、第１の感知された温度のための第１の駆動能力に基づいて、および前記第１の感知された温度よりも高い第２の感知された温度のための前記第１の駆動能力よりも大きい第２の駆動能力に基づいて、前記バイアス電圧を生成することを備える、と、
を備える、方法。
【請求項１６】
前記少なくとも１つの制御信号を生成することが、前記可変周波数を有する可変クロック信号に基づいて前記少なくとも１つの制御信号を生成することを備える、請求項１５に記載の方法。
【請求項１７】
前記少なくとも１つの制御信号を生成することが、
前記ＭＯＳＦＥＴの前記感知された温度を示す入力信号に基づいてクロック分周比を決定することと、
前記可変クロック信号を得るために前記クロック分周比に基づいて入力クロック信号を分周することと、
をさらに備える、請求項１６に記載の方法。
【請求項１８】
前記クロック分周比を決定することが、
デジタル値を得るために前記入力信号を量子化することと、
前記デジタル値およびルックアップテーブルに基づいて前記クロック分周比を決定することと、
を備える、請求項１７に記載の方法。
【請求項１９】
前記バイアス電圧を生成することが、前記少なくとも１つの制御信号および電荷ポンプに基づいて前記バイアス電圧を生成することを備える、請求項１５に記載の方法。
【請求項２０】
装置であって、
供給電圧を負荷に供給するための手段の温度を感知する手段と、
供給電圧を負荷に供給するための前記手段の感知された前記温度に基づいて決定された可変周波数を有する少なくとも１つの制御信号を生成するための手段と、
前記少なくとも１つの制御信号に基づいて、前記供給するための手段のためのバイアス電圧を生成するための手段、ここにおいて、前記バイアス電圧を生成するための手段が、第１の感知された温度のための第１の駆動能力に基づいて、および前記第１の感知された温度よりも高い第２の感知された温度のための前記第１の駆動能力よりも大きい第２の駆動能力に基づいて、前記バイアス電圧を生成するための手段を備える、バイアス電圧を生成するための手段、と、
を備える、装置。
【請求項２１】
前記少なくとも１つの制御信号を生成するための手段が、前記可変周波数を有する可変クロック信号に基づいて、前記少なくとも１つの制御信号を生成するための手段を備える、請求項２０に記載の装置。
【請求項２２】
前記少なくとも１つの制御信号を生成するための手段が、
前記供給するための手段の前記感知された温度を示す入力信号に基づいてクロック分周比を決定するための手段と、
前記可変クロック信号を得るために前記クロック分周比に基づいて入力クロック信号を分周するための手段と、
をさらに備える、請求項２１に記載の装置。
【請求項２３】
前記クロック分周比を決定するための手段が、
デジタル値を得るために前記入力信号を量子化するための手段と、
前記デジタル値に基づいて前記クロック分周比を決定するための手段と
を備える、請求項２２に記載の装置。
【請求項２４】
前記バイアス電圧を生成するための手段が、前記少なくとも１つの制御信号および電荷ポンプに基づいて前記バイアス電圧を生成するための手段を備える、請求項２０に記載の装置。
【請求項２５】
少なくとも１つのコンピュータに、供給電圧を負荷に供給する金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の温度を感知させるように指示させるためのコードと、
前記少なくとも１つのコンピュータに、前記ＭＯＳＦＥＴの感知された前記温度に基づいて決定された可変周波数を有する少なくとも１つの制御信号を生成するように指示させるためのコードと、
前記少なくとも１つのコンピュータに、前記少なくとも１つの制御信号に基づいて前記ＭＯＳＦＥＴのためのバイアス電圧を生成するように指示させるためのコードであって、第１の感知された温度のための第１の駆動能力に基づいて、および前記第１の感知された温度よりも高い第２の感知された温度のための前記第１の駆動能力よりも大きい第２の駆動能力に基づいて、前記ＭＯＳＦＥＴのためのバイアス電圧を生成するように、前記少なくとも１つのコンピュータに指示させるためのコードを備える、コードと、
を備える、コンピュータ読取り可能な記憶媒体。
【発明の詳細な説明】
【米国特許法第１１９条に基づく優先権の主張】
【０００１】
[0001]  本特許出願は、本願の譲受人に譲渡され、ここに参照によって明確に組み込まれる、２０１２年７月２６日出願の、「Adaptive gate charge compensation for minimizing system quiescent current and thermal runaway」と題する、米国仮特許出願第６１／６７６０９４号の優先権を主張する。
【技術分野】
【０００２】
[0002]  本開示は、概して、エレクトロニクスに関し、より具体的には、トランジスタのためのバイアス電圧を生成するためのゲート駆動回路に関する。
【背景技術】
【０００３】
[0003]  金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は、電源電圧を負荷に供給する電力回路内のスイッチとして使用されることが多いトランジスタのタイプである。ＭＯＳＦＥＴは、オンにされたときに、そのドレインとソースとの間に抵抗を有し、それは、ＲＤＳ＿ＯＮ抵抗と呼ばれうる。ＭＯＳＦＥＴは、オンにされたときに供給電流を負荷に供給し、この供給電流はＭＯＳＦＥＴのＲＤＳ＿ＯＮ抵抗を介して損失となる。ＭＯＳＦＥＴによる電力損失を制限するために、オンにされたときに十分に低いＲＤＳ＿ＯＮ抵抗がＭＯＳＦＥＴについて得られるように、ゲート駆動回路はＭＯＳＦＥＴに対するゲートバイアス電圧を生成しうる。
【発明の概要】
【０００４】
[0004]  ＭＯＳＦＥＴまたは他の何らかのタイプのトランジスタのための温度補償を用いて、ゲートバイアス電圧を生成することができる適応ゲート駆動回路が、ここに開示される。適応ゲート駆動回路は、より高い温度におけるＭＯＳＦＥＴのより高いゲートリーク電流に対抗するために、可変駆動能力を用いてゲートバイアス電圧を生成することができる。これは、ＭＯＳＦＥＴが温度にわたって十分に低いＲＤＳ＿ＯＮ抵抗を有することを確実にしうる。
【０００５】
[0005]  １つの例示的な設計において、装置は、制御回路およびゲート駆動回路を含む。制御回路は、供給電圧と負荷との間に結合されたＭＯＳＦＥＴの感知された温度に基づいて決定された可変周波数を有する少なくとも１つの制御信号を生成する。ゲート駆動回路は、少なくとも１つの制御信号に基づいて、ＭＯＳＦＥＴのためのバイアス電圧を生成する。装置は、さらに、ＭＯＳＦＥＴの温度を感知するための温度センサを含みうる。
【０００６】
[0006]  １つの例示的な設計において、制御回路は、温度補償回路、クロック分周器（clock divider）、および制御信号生成器を含む。温度補償回路は、ＭＯＳＦＥＴの感知された温度を示す入力信号を受信し、その入力信号に基づいてクロック分周比を決定する。クロック分周器は、可変周波数を有する可変クロック信号を得るために、そのクロック分周比に基づいて入力クロック信号を分周する。制御信号生成器は、その可変クロック信号に基づいて、少なくとも１つの制御信号を生成する。
【０００７】
[0007]  本開示のさまざまな態様および特徴が、以下にさらに詳細に説明される。
【図面の簡単な説明】
【０００８】
【図１】[0008]固定されたゲート駆動を有する電力回路の概略図を示す図。
【図２】[0009]ＭＯＳＦＥＴのＲＤＳ＿ＯＮ抵抗のプロットを示す図。
【図３】[0010]適応ゲート駆動を有する電力回路の概略図を示す図。
【図４】[0011]温度センサの概略図を示す図。
【図５】[0012]制御回路のブロック図を示す図。
【図６Ａ】[0013]温度補償回路の２つの例示的な設計のうちの１つを示す図。
【図６Ｂ】温度補償回路の２つの例示的な設計のうちの１つを示す図。
【図７】[0014]可変クロック信号および制御信号のタイミング図を示す図。
【図８】[0015]ゲート駆動回路の概略図を示す図。
【図９】[0016]ＭＯＳＦＥＴのためのゲートバイアス電圧を生成するためのプロセスを示す図。
【詳細な説明】
【０００９】
[0017]  以下に記載される詳細な説明は、本開示の例示的な設計の説明として意図されており、本開示が実現されうる唯一の設計を表すことを意図したものではない。ここでは、「例示的（exemplary）」という用語は、「例、事例、または例示としての役割をする」という意味で、使用される。「例示的」なものとしてここに説明されるいずれの設計も、必ずしも他の設計に対して好ましいまたは有利なものとして解釈されるべきではない。詳細な説明は、本開示の例示的な設計の完全な理解を提供することを目的とした特定の詳細を含む。ここに説明される例示的な設計がこれらの特定の詳細なしに実現されうることは、当業者とって明らかであろう。いくつかの事例では、周知の構造およびデバイスが、ここに提示される例示的な設計の新規性を曖昧にすることを避けるために、ブロック図の形態で示される。
【００１０】
[0018]  ここに開示される適応ゲート駆動回路は、（ｉ）供給電圧を負荷に供給する電力回路、および／または（ｉｉ）他の回路、の中に使用されうる。適応ゲート駆動回路は、ワイヤレス通信デバイス（例えば、セルラーフォン、スマートフォン、等）、タブレット、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ワイヤレスモデム、ラップトップコンピュータ、スマートブック、ネットブック、コードレスフォン、ワイヤレスローカルループ（ＷＬＬ）局、Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、家庭用電化製品、等のような様々な電子デバイスに使用されうる。
【００１１】
[0019]  図1は、固定されたゲート駆動を有する電力回路１００の概略図を示す。電力回路１００は、ＮチャネルＭＯＳＦＥＴ（ｎＭＯＳＦＥＴ）１１０およびゲート駆動回路１５０を含む。ｎＭＯＳＦＥＴ１１０は、そのドレインがシステム供給電圧（Ｖｓｙｓｔｅｍ＿ｓｕｐｐｌｙ）に結合されており、そのソースは電子回路／負荷１８０に結合され、電源電圧（Ｖｐｏｗｅｒ＿ｓｕｐｐｌｙ）を負荷１８０に供給する。負荷１８０は、Ｖｐｏｗｅｒ＿ｓｕｐｐｌｙ電圧に基づいて動作するデジタル回路および／またはアナログ回路を含みうる。ゲート駆動回路１５０は、制御信号を受信する入力と、ｎＭＯＳＦＥＴ１１０のゲートに結合された出力とを有する。
【００１２】
[0020]  ｎＭＯＳＦＥＴ１１０は、システム供給電圧を負荷１８０に与えるパストランジスタとして動作する。ゲート駆動回路１５０は、ｎＭＯＳＦＥＴ１１０が所望の動作領域において動作するように、ｎＭＯＳＦＥＴ１１０のためのゲートバイアス電圧を生成する。
【００１３】
[0021]  ｎＭＯＳＦＥＴ１１０のようなｎＭＯＳＦＥＴは、所与のデバイスサイズについては、ＰチャネルＭＯＳＦＥＴ（ｐＭＯＳＦＥＴ）よりも低いＯＮ抵抗を与えることができるため、一般に電力回路の中に使用される。しかしながら、ｎＭＯＳＦＥＴ１１０は、オンにするためにソース電圧またはドレイン電圧よりも高いゲートバイアス電圧を必要とする。ゲート駆動回路１５０は、ｎＭＯＳＦＥＴ１１０が所望の動作領域において動作できるように、十分に高いゲートバイアス電圧を生成することができる電荷ポンプを含みうる。具体的には、ｎＭＯＳＦＥＴ１１０がオンにされたときに、ｎＭＯＳＦＥＴ１１０のＲＤＳ＿ＯＮ抵抗が目標（target）の抵抗よりも少なくなるように、ゲートバイアス電圧はｎＭＯＳＦＥＴ１１０のソース電圧よりも高くなるように生成されうる。これは、ｎＭＯＳＦＥＴ１１０による電力損失が許容限度内にあることを確実にしうる。
【００１４】
[0022]  ｎＭＯＳＦＥＴ１１０は、ゲートリーク電流を有し、それは、ｎＭＯＳＦＥＴ１１０のゲートからソースに漏出する電流である。ｎＭＯＳＦＥＴ１１０のゲートリーク電流は、より高い温度で著しく増加しうる。
【００１５】
[0023]  図２は、異なる温度における、ゲート放電時間に対するｎＭＯＳＦＥＴ１１０のＲＤＳ＿ＯＮ抵抗のプロットを示す。図２において、水平軸は時間を表し、秒の単位で与えられる。垂直軸は、ＲＤＳ＿ＯＮ抵抗を表し、オーム（Ω）の単位で与えられる。適したゲートバイアス電圧が、時間０：００で、ゲート駆動回路１５０によってｎＭＯＳＦＥＴ１１０のゲートにおいて印加される。ゲート駆動回路１５０は、次いで、ｎＭＯＳＦＥＴ１１０のゲートから切断され、ｎＭＯＳＦＥＴ１１０のゲートリーク電流によりゲートバイアス電圧が減少する。ｎＭＯＳＦＥＴ１１０のＲＤＳ＿ＯＮ抵抗は、ゲートバイアス電圧が減少するにつれて増加する。
【００１６】
[0024]  プロット２１０は、２５℃という公称温度／室温における、ゲートバイアス電圧の放電時間に対するｎＭＯＳＦＥＴ１１０のＲＤＳ＿ＯＮ抵抗を示す。図２に示されるように、ＲＤＳ＿ＯＮ抵抗は、４：００の時間まで相対的に低いままであり、次いで、ゲートリーク電流に起因する、より低いゲートバイアス電圧によって急速に増加する。プロット２２０は、５２℃という中温における、ゲートバイアス電圧の放電時間に対するｎＭＯＳＦＥＴ１１０のＲＤＳ＿ＯＮ抵抗を示す。図２に示されるように、ＲＤＳ＿ＯＮ抵抗は、０：４０の時間まで相対的に低いままであり、次いで、リークによって誘起されたより低いゲートバイアス電圧により迅速に増加する。プロット２３０は、８５℃という高温における、ゲートバイアス電圧の放電時間に対するｎＭＯＳＦＥＴ１１０のＲＤＳ＿ＯＮ抵抗を示す。図２に示されるように、ＲＤＳ＿ＯＮ抵抗は、リークによって誘起されたより低いゲートバイアス電圧によりゲート駆動回路１５０が切断されるとすぐに、急速に増加する。図２は、徐々に高くなる温度でより問題となる（problematic）ゲートリーク電流を示す。
【００１７】
[0025]  ゲート駆動回路１５０は、例えば、室温といったノミナル条件（nominal condition）下で、ｎＭＯＳＦＥＴ１１０のゲートバイアス電圧のための十分な駆動を供給するように設計されうる。ゲート駆動回路１５０は、ノミナル条件下で、他のリーク電流源と同じように、ｎＭＯＳＦＥＴ１１０のゲートリーク電流も考慮するための、十分な駆動能力を有しうる。しかしながら、ゲート駆動回路１５０は、より高い温度における著しく高いｎＭＯＳＦＥＴ１１０のゲートリーク電流を考慮するための十分な駆動を供給することができないことがある。これは、ゲートバイアス電圧が、より高い温度におけるｎＭＯＳＦＥＴ１１０に関する目標のＲＤＳ＿ＯＮ抵抗を得るための必要量より低くなる結果となる。より高い温度におけるより高いＲＤＳ＿ＯＮ抵抗は、ｎＭＯＳＦＥＴ１１０による電力損失を増加させ、それは、さらに温度を増加させ、ゲートリークを悪化させうる。したがって、より高い温度におけるｎＭＯＳＦＥＴ１１０のより高いＲＤＳ＿ＯＮ抵抗は、熱暴走や他の問題を引き起こしうる。
【００１８】
[0026]  ゲート駆動回路１５０は、例えば、電力回路１００のために指定された最高温度といった最悪の場合の条件下で、ｎＭＯＳＦＥＴ１１０のゲートバイアス電圧のための十分な駆動能力を供給するように設計されうる。しかしながら、ゲートバイアス電圧のためのより高い駆動能力は、ゲート駆動回路１５０による、より高い電力消費という犠牲を払って得られうる。これは、ノミナル条件下でも、ゲート駆動回路１５０がより多くのバッテリ電力を消費することをもたらしうる。
【００１９】
[0027]  本開示の１つの態様では、より高い温度におけるｎＭＯＳＦＥＴのより高いゲートリーク電流に対抗するために、適応ゲート駆動回路は、可変駆動能力を用いてｎＭＯＳＦＥＴのためのゲートバイアス電圧を生成することができる。これは、ｎＭＯＳＦＥＴの温度を検出することと、より高い温度におけるｎＭＯＳＦＥＴのより高いゲートリーク電流を考慮するために、より大きい駆動能力を供給することとによって達成されうる。
【００２０】
[0028]  ゲート駆動回路は、１つまたは複数の制御信号を受信し、ゲートバイアス電圧をｎＭＯＳＦＥＴに供給する電荷ポンプを含みうる。電荷ポンプは、その電荷ポンプに供給された（１つまたは複数の）制御信号の周波数に依存する（例えば、比例する）駆動能力を有しうる。１つの例示的な設計において、電荷ポンプは、ｎＭＯＳＦＥＴの検出された温度に依存しうる可変周波数で動作されうる。特に、電荷ポンプは、（ｉ）ゲートバイアス電圧のためのより大きな駆動能力を供給するために、より高い温度におけるより高い周波数で動作されうるか、または（ｉｉ）ゲートリーク電流がより低いときにゲート駆動回路の電力消費を低減するために、より低い温度におけるより低い周波数で動作されうる。
【００２１】
[0029]  図３は、適応ゲート駆動を有する電力回路３００の１つの例示的な設計の概略図を示す。電力回路３００は、ｎＭＯＳＦＥＴ３１０および適応ゲート駆動回路３２０を含む。ｎＭＯＳＦＥＴ３１０は、そのドレインがシステム供給電圧（Ｖｓｙｓｔｅｍ＿ｓｕｐｐｌｙ）に結合されており、そのソースは電子回路／負荷３８０に結合され、電源電圧（Ｖｐｏｗｅｒ＿ｓｕｐｐｌｙ）を負荷３８０に供給する。負荷３８０は、Ｖｐｏｗｅｒ＿ｓｕｐｐｌｙ電圧に基づいて動作するデジタル回路および／またはアナログ回路を含みうる。ゲート駆動回路３５０は、制御信号を受信する入力と、ｎＭＯＳＦＥＴ３１０のゲートに結合された出力とを有する。
【００２２】
[0030]  図３に示される例示的な設計において、適応ゲート駆動回路３２０は、温度センサ３３０、制御回路３４０、およびゲート駆動回路３５０を含む。温度センサ３３０は、ｎＭＯＳＦＥＴ３１０の温度（または、ｎＭＯＳＦＥＴ３１０近くの温度）を感知し、感知された温度信号を制御回路３４０に供給する。その感知された温度信号は、温度センサ３３０によって感知された温度を示す。制御回路３４０は、入力クロック信号および感知された温度信号を受信し、ゲート駆動回路３５０のための制御信号を生成する。ゲート駆動回路３５０は、その制御信号に基づいて決定された可変駆動能力を用いてゲートバイアス電圧を生成し、そのゲートバイアス電圧をｎＭＯＳＦＥＴ３１０のゲートに供給する。ゲート駆動回路３５０は、より高い温度におけるより高いゲートリーク電流を考慮するために、より高いゲートバイアス電圧および／またはより多くのバイアス電流をｎＭＯＳＦＥＴ３１０のゲートに供給しうる。
【００２３】
[0031]  図３は、適応ゲート駆動回路３２０が、温度センサ３３０、制御回路３４０、およびゲート駆動回路３５０を含む、１つの例示的な設計を示す。適応ゲート駆動回路は、また、他の方法で実装されうる。例えば、適応ゲート駆動回路は、ゲート駆動回路に直接結合された温度センサを含みうる。適応ゲート駆動回路は、また、図３には示されていない他の回路を含みうる。
【００２４】
[0032]  図３は、また、ゲート駆動回路３５０のための制御信号が、入力クロック信号および感知された温度信号に基づいて生成される例示的な設計を示す。ゲート駆動回路３５０のための制御信号は、また、他の信号を用いて、および／または他の方法で生成されうる。
【００２５】
[0033]  適応ゲート駆動回路３２０内の、温度センサ３３０、制御回路３４０、およびゲート駆動回路３５０は、様々な方法で実装されうる。温度センサ３３０、制御回路３４０、およびゲート駆動回路３５０のいくつかの例示的な設計が以下に説明される。
【００２６】
[0034]  図４は、図３の適応ゲート駆動回路３２０内の温度センサ３３０の１つの例示的な設計の概略図を示す。この設計において、温度センサ３３０は、電流源４１０およびＰＮダイオード４２０を含む。電流源４１０は、電源電圧（Ｖｄｄ）に結合された一端と、ノードＸに結合された他端とを有する。ＰＮダイオード４２０は、ノードＸに結合されたアノードと、回路グラウンドに結合されたカソードとを有する。ノードＸは、温度センサ３３０の出力であり、電圧信号（Ｖｔｅｍｐ）でありうる感知された温度信号を供給する。
【００２７】
[0035]  電流源４１０は、Ｉｂｉａｓの一定のバイアス電流を供給し、それは、温度に依存しないか、または温度によってわずかしか変化しない。ＰＮダイオード４２０は、電流源４１０からのバイアス電流を伝導し、ＰＮダイオード４２０によって伝導させた電流量、ＰＮダイオード４２０のサイズ、および温度のような、様々なファクターに依存する電圧降下を有する。所与の量のバイアス電流および所与のＰＮダイオードサイズでは、ＰＮダイオード４２０にまたがる電圧降下（および、したがって、Ｖｔｅｍｐ電圧）は、反対に温度に関係している。例えば、３つの異なる温度についてのＶｔｅｍｐは、以下のとおりでありうる。  
・  １００℃で、Ｖｔｅｍｐ＝Ｖｈｉｇｈ＿ｔｅｍｐ（例えば、Ｖｈｉｇｈ＿ｔｅｍｐ＝０．６Ｖ）  
・  ２５℃で、Ｖｔｅｍｐ＝Ｖｎｏｍ＿ｔｅｍｐ（例えば、Ｖｎｏｍ＿ｔｅｍｐ＝０．７５Ｖ）  
・  −４０℃で、Ｖｔｅｍｐ＝Ｖｌｏｗ＿ｔｅｍｐ（例えば、Ｖｌｏｗ＿ｔｅｍｐ＝０．８８Ｖ）  Ｖｔｅｍｐは、また、異なる温度において他の電圧を有し、それは、上でリストに挙げたファクターに依存しうる。
【００２８】
[0036]  図４は、ＰＮダイオードに基づく温度センサ３３０の例示的な設計を示す。温度センサ３３０は、また、当業者によって知られている他の方法で実装されうる。
【００２９】
[0037]  図５は、図３の適応ゲート駆動回路３２０内の制御回路３４０の１つの例示的な設計のブロック図を示す。この設計において、制御回路３４０は、温度補償回路５１０、クロック分周器５２０、制御信号生成器５３０、およびゲート駆動回路５４０を含む。温度補償回路５１０は、温度センサ３３０から感知された温度信号（またはＶｔｅｍｐ信号）を受信し、クロック分周器５２０のためのクロック分周比を生成する。クロック分周器５２０は、そのクロック分周比に基づいて、入力クロック信号における周波数を分周し、可変クロック信号を制御信号生成器５３０に供給する。生成器５３０は、その可変クロック信号に基づいて、ゲート駆動回路５４０のための制御信号を生成する。制御信号の周波数は、可変クロック信号の周波数によって決定される（例えば、それと同等である）。ゲート駆動回路５４０は制御信号を受信し、ｎＭＯＳＦＥＴ３１０のためのゲートバイアス電圧を生成する。
【００３０】
[0038]  ゲート駆動回路５４０は、制御信号の周波数に基づいて決定された駆動能力を有する電荷ポンプを含みうる。電荷ポンプは、より速い制御信号のためのより高い駆動能力と、より遅い制御信号のためのより低い駆動能力とを有しうる。より高い駆動能力は、より高い温度におけるより高いゲートリーク電流の責任をとるために必要とされ、より低い駆動能力は、より低い温度におけるより低いゲートリーク電流のためには十分でありうる。
【００３１】
[0039]  温度補償回路５１０は、感知された温度信号に基づいてクロック分周比を生成し、（ｉ）より高い感知された温度のためのより小さいクロック分周比を、または（ｉｉ）より低い感知された温度のためのより大きいクロック分周比を供給しうる。クロック分周器５２０は、入力クロック信号をクロック分周比で分周して可変クロック信号を供給し、それは、（ｉ）より高い温度が感知されたときには、より小さいクロック分周比のためのより速い速度／より高い周波数を有し、または（ｉｉ）より低い温度が検出されたときには、より大きいクロック分周比のためのより遅い速度／より低い周波数を有しうる。制御信号生成器５３０は、可変クロック信号に基づいて制御信号を生成し、（ｉ）より低い感知された温度のためのより遅いクロック信号を有するより遅い制御信号、または（ｉｉ）より高い感知された温度のためのより速いクロック信号を有するより速い制御信号、を供給しうる。ゲート駆動回路５４０内の電荷ポンプは、（ｉ）より高い感知された温度のためのより速い制御信号に基づく、より高い駆動能力、または（ｉｉ）より低い感知された温度のためのより遅い制御信号に基づく、より低い駆動能力、を用いてゲートバイアス電圧を生成しうる。
【００３２】
[0040]  温度補償回路５１０、クロック分周器５２０、制御信号生成器５３０、およびゲート駆動回路５４０は、様々な方法で実装されうる。温度補償回路５１０、クロック分周器５２０、制御信号生成器５３０、およびゲート駆動回路５４０のいくつかの例示的な設計が以下に説明される。
【００３３】
[0041]  図６Ａは、図３の制御回路３４０内の温度補償回路５１０の１つの例示的な設計である、温度補償回路５１０ａのブロック図を示す。この設計において、温度補償回路５１０ａは、量子化器６１０およびルックアップテーブル６２０を含む。量子化器６１０は、感知された温度信号（Ｖｔｅｍｐ信号）を温度センサ３３０から受信し、この信号を量子化してデジタル値を得て、そのデジタル値をルックアップテーブル６２０に与える。ルックアップテーブル６２０は、量子化器６１０からデジタル値を受信し、クロック分周比を与える。各デジタル値は、特定の時刻における感知された温度信号の量子化された値に対応し、その量子化された値は、その時刻における感知された温度を示しうる。ルックアップテーブル６２０は、制御信号の所望の周波数／目標周波数が、そのデジタル値に対応する感知された温度のために得られるように、各デジタル値を適したクロック分周比にマッピングしうる。
【００３４】
[0042]  一般に、量子化器６１０は、感知された温度信号を、任意のビット数の解像度を有するデジタル値に量子化しうる。より多くのビットのデジタル値は、より大きいルックアップテーブル６２０という犠牲を払って、より細かい粒度でゲート駆動回路３５０の駆動能力の調整を可能にしうる。
【００３５】
[0043]  図６Ｂは、図３の制御回路３４０内の温度補償回路５１０の別の例示的な設計である、温度補償回路５１０ｂの概略図を示す。この設計において、温度補償回路５１０ｂは、２つのコンパレータ６３０および６３２と、ルックアップテーブル６４０とを含む。コンパレータ６３０は、非反転入力においてＶｔｅｍｐ信号を、および反転入力においてＶｈｉｇｈ＿ｔｅｍｐ電圧を受け取り、第１の量子化された信号（Ａ）を供給する。コンパレータ６３２は、非反転入力においてＶｔｅｍｐ信号を、および反転入力においてＶｎｏｍ＿ｔｅｍｐ電圧を受け取り、第２の量子化された信号（Ｂ）を供給する。
【００３６】
[0044]  １つの例において、Ｖｈｉｇｈ＿ｔｅｍｐ電圧は０．６Ｖに等しく、それは、１００℃のＶｔｅｍｐ電圧に対応しうる。Ｖｎｏｍ＿ｔｅｍｐ電圧は０．７５Ｖに等しく、それは、２５℃のＶｔｅｍｐ電圧に対応しうる。コンパレータ６３０は、（ｉ）感知された信号が１００℃よりも低い場合でありうる、Ｖｔｅｍｐ信号が０．６Ｖを超えるときに、Ａ信号上で論理Ｈｉｇｈ（‘１’）を出力し、またはそうでなければ論理Ｌｏｗ（‘０’）を出力しうる。コンパレータ６３２は、（ｉ）感知された温度が２５℃よりも低い場合でありうる、Ｖｔｅｍｐ信号が０．７５Ｖを超えるときに、Ｂ信号上で論理Ｈｉｇｈ（‘１’）を出力し、またはそうでなければ（ｉｉ）論理Ｌｏｗ（‘０’）を出力しうる。表１は、図６Ｂに示される例示的な設計についての、コンパレータ６３０および６３２からのＡおよびＢ信号の３つのありうる状態、各状態に対する温度範囲、各状態に対するクロック分周比、および各状態についての説明をリスト化している。この設計において、コンパレータ６３０および６３２は、３つの範囲内の温度を感知するように使用され、それらは、１００℃よりも大きい第１の温度範囲、２５℃と１００℃の間の第２の温度範囲、および２５℃未満の第３の温度範囲を含む。感知された温度は、３つの温度範囲のうちの１つの中に入る。感知された温度をカバーする温度範囲は、表１に示されるように、ＡおよびＢ信号の論理値によって反映される。各温度範囲は、特定のクロック分周比と関連付けられる。表１に示されるように、徐々に高くなる温度範囲は、徐々に低くなるクロック分周比と関連付けられ、それは、ゲート駆動回路３５０に供給される制御信号のための徐々に高くなるクロックスピードと、ゲート駆動回路３５０による徐々に大きくなるゲート駆動能力とに対応する。  
【表１】
0006306004.tif 000002
【００３７】
[0045]  図６Ｂおよび表１は、Ｖｔｅｍｐ信号が、３つの範囲内の温度を検出するように使用される２ビットのデジタル値に量子化される例示的な設計を示す。Ｖｔｅｍｐ信号は、また、より多くのまたはより少ない範囲内の温度を検出するために、より多くのまたはより少ないビットのデジタル値に量子化されうる。例えば、Ｖｔｅｍｐ信号が、単一のコンパレータに供給され、２つの範囲内の温度を検出するように使用される１ビットのデジタル値に量子化されうる。
【００３８】
[0046]  図６Ａおよび６Ｂは、ルックアップテーブルが、Ｖｔｅｍｐ信号のための量子化された値を受け、クロック分周比を与える例示的な設計を示す。別の設計において、Ｖｔｅｍｐ信号は、電圧制御発振器（ＶＣＯ）または電流制御発振器（ＩＣＯ）の周波数を制御するように使用されうる。例えば、Ｖｔｅｍｐ信号は、ＶＣＯの可変キャパシタ（バラクタ）を調整し、それは次いで、ＶＣＯの周波数を変えうる。別の例において、電流源は、絶対温度（ＰＴＡＴ）に比例する出力電流を供給し、この出力電流が、キャパシタおよびレジスタを備えるＲＣ発振器のキャパシタを充電しうる。
【００３９】
[0047]  図５に戻って参照すると、クロック分周器５２０は、入力クロック信号を受信し、それを温度補償回路５１０からのクロック分周比に基づいて分周し、可変クロック信号を供給する。クロック分周比は、温度の変動（variation）および／または他のファクターにより、時間が経つにつれて変化しうる。制御信号生成器５３０は、可変クロック信号を受信し、ゲート駆動回路５４０のためのＣ１およびＣ２制御信号を生成する。
【００４０】
[0048]  図７は、可変クロック信号とＣ１およびＣ２制御信号のタイミング図を示す。可変クロック信号は、クロック分周比によって決定された周波数、および約５０％のデューティサイクルを有する。（あったとしても）１つの制御信号のみがいずれの所与の瞬間にもアクティブであるように、Ｃ１およびＣ２制御信号は、可変クロック信号の周波数と同じ周波数を有し、それらはオーバーラップしない。例えば、Ｃ１信号は、図７に示されるように、第１のクロック位相の間の可変クロック信号の各論理ハイパルスの継続時間よりも短い間アクティブでありうる。Ｃ２信号もまた図７に示されるように、第２のクロック位相の間の可変クロック信号の各論理ローパルスの継続時間よりも短い間アクティブでありうる。Ｃ１およびＣ２の制御信号は、また、他の方法で生成されうる。
【００４１】
[0049]  図８は、図３の適応ゲート駆動回路３２０内のゲート駆動回路３５０の１つの例示的な設計の概略図を示す。この設計において、ゲート駆動回路３５０は、基準電圧（Ｖｒｅｆ）を受け取り、ｎＭＯＳＦＥＴ３１０のためのゲートバイアス電圧を生成する電荷ポンプを実装する。Ｖｒｅｆ電圧は、バッテリ電圧、システム供給電圧、または他の何らかの電圧でありうる。
【００４２】
[0050]  ゲート駆動回路３５０内において、スイッチ８１０は、Ｖｒｅｆ電圧を受け取る一端と、ノードＵに結合された他端とを有する。スイッチ８２０は、回路グラウンドに結合された一端と、ノードＶに結合された他端とを有する。キャパシタ８３０は、ノードＵとノードＶとの間に結合される。ダイオード８４０は、そのアノードがノードＵに結合され、そのカソードがｎＭＯＳＦＥＴ３１０のゲートに結合されている。スイッチ８５０は、ノードＶに結合された一端と、ｎＭＯＳＦＥＴ３１０のソースに結合された他端とを有する。スイッチ８１０および８２０は、Ｃ１制御信号によって制御される。スイッチ８５０は、Ｃ２制御信号によって制御される。ダイオード８４０は、ノードＵとｎＭＯＳＦＥＴ３１０のゲートとの間に結合され、Ｃ２制御信号によって制御されるスイッチと置き換えられうる。
【００４３】
[0051]  ゲート駆動回路３５０は、以下のように動作する。可変クロック信号上の論理Ｈｉｇｈに対応する第１のクロック位相の間、スイッチ８１０および８２０はクローズであり、スイッチ８５０がオープンである。キャパシタ８３０は、Ｖｒｅｆ電圧によって充電され、Ｖｒｅｆの電圧降下がキャパシタ８３０にまたがって生じる（develop）。可変クロック信号上の論理Ｌｏｗに対応する第２のクロック位相の間、スイッチ８１０および８２０はオープンであり、スイッチ８５０がクローズである。キャパシタ８３０は、ｎＭＯＳＦＥＴ３１０のゲートとソースとの間に結合され、キャパシタ８３０にまたがるＶｒｅｆの電圧降下は、ｎＭＯＳＦＥＴ３１０のゲートとソースとの間に印加される。ｎＭＯＳＦＥＴ３１０のゲートにおける電圧は、ｎＭＯＳＦＥＴ３１０のソースにおける電圧よりも、ほぼＶｒｅｆ（引くことのダイオード８４０にまたがる電圧降下）だけ高い。ゲート駆動回路３５０は、したがって、Ｖｒｅｆ電圧を、回路グラウンドを基準で、それらの入力において、ｎＭＯＳＦＥＴ３１０のゲートとソースとの間のおおよそＶｒｅｆの電位差に変換する。
【００４４】
[0052]  図８に示されるように、ｎＭＯＳＦＥＴ３１０は、ゲートからソースへの寄生キャパシタ（Ｃｇｓ）８６０を有し、それは、ｎＭＯＳＦＥＴ３１０がオンにされたときに十分に低いＲＤＳ＿ＯＮ抵抗を供給するために、ｎＭＯＳＦＥＴ３１０の大きいダイバーシティサイズにより、相対的に大きいことがある。キャパシタ８３０は、キャパシタ８３０の回路面積を低減するために、Ｃｇｓキャパシタ８６０よりもずっと小さいことがある。例えば、Ｃｇｓキャパシタ８６０は、キャパシタ８３０よりも１００倍から１０００倍大きいことがある。キャパシタ８３０は、第１のクロック位相の間に、Ｖｒｅｆ電圧によって充電され、第２のクロック位相の間にＣｇｓキャパシタ８６０にその電荷を供給しうる。Ｃｇｓキャパシタ８６０は、多くのクロックサイクルにおける連続した電荷の移動後に、キャパシタ８３０によってＶｒｅｆへ充電されうる。
【００４５】
[0053]  ゲートリーク電流はＣｇｓキャパシタ８６０を通って流れ、Ｃｇｓキャパシタ８６０上の電荷を減少させ、それは次いで、ｎＭＯＳＦＥＴ３１０のゲートバイアス電圧を減少させる。キャパシタ８３０は、Ｖｒｅｆ電圧によって充電され、Ｔのクロック期間に対応するｆの周波数でＣｇｓキャパシタ８６０に放電しうる。低温（例えば、２５℃未満）では、ゲートリーク電流が相対的に低く、キャパシタ８３０は、Ｔの各クロックサイクルにおいて低いゲートリーク電流を供給することができうる。よって、ゲートバイアス電圧が維持され、ＲＤＳ＿ＯＮ抵抗は相対的に低い。高温（例えば、１００℃以上）では、ゲートリーク電流が相対的に高く、キャパシタ８３０は、Ｔの各クロックサイクルにおいて高いゲートリーク電流を供給することができないことがある。よって、ゲートバイアス電圧は、いくつかのクロックサイクルの後に相対的に多くの量だけ降下することがあり、ＲＤＳ＿ＯＮ抵抗が大量に増加しうる。
【００４６】
[0054]  より大きい駆動能力は、より短いクロック期間に対応する、より速い速度でキャパシタ８３０を充電することによって得られうる。例えば、キャパシタ８３０は、Ｔ／２のクロック期間に対応する２ｆの周波数で充電されうる。キャパシタ８３０は、次いで、２倍早く充電され、約２倍の電荷をＣｇｓキャパシタ８６０に供給しうる。一般に、キャパシタ８３０は、より多くの電荷と、より多くの駆動能力を与えることができ、より速い速度で充電および放電されるときに、より大きいゲートリーク電流に対抗することができうる。キャパシタ８３０を充電および放電する速度は、温度に依存しうるゲートリーク電流の量に依存しうる。したがって、キャパシタ８３０を充電および放電する速度が、温度の関数として選択されうる。一般に、キャパシタ８３０を充電および放電する速度は、キャパシタ８３０のサイズと同様に、目標範囲の温度にわたって所望の動作領域にｎＭＯＳＦＥＴ３１０を維持するのに十分なゲート駆動を供給するように選択されうる。
【００４７】
[0055]  図８は、Ｖｒｅｆを受け取り、ほぼＶｒｅｆのＶｇｓをｎＭＯＳＦＥＴ３１０に供給するゲート駆動回路３５０の例示的な設計の概略図を示す。別の設計において、ゲート駆動回路はＶｒｅｆを受け取り、ｎＭＯＳＦＥＴにＶｒｅｆよりも大きいＶｇｓを供給する。この設計において、ゲート駆動回路は、（ｉ）Ｖｒｅｆよりも高い倍電圧を生成する電圧増倍器（例えば、電圧２倍器）、および（ｉｉ）倍電圧に基づいてｎＭＯＳＦＥＴのためのＶｇｓを生成する電荷ポンプを含みうる。
【００４８】
[0056]  図８は、また、Ｖｒｅｆから電荷を受け取り、Ｃｇｓキャパシタ８６０に電荷を供給する電荷ポンプを用いて実装されるゲート駆動回路３５０の１つの例示的な設計の概略図を示す。ゲート駆動回路は、また、可変駆動能力を有する他のタイプの回路を用いて実装されうる。
【００４９】
[0057]  １つの例示的な設計において、装置（例えば、ワイヤレスデバイス、ＩＣ、回路モジュール、等）は、制御回路およびゲート駆動回路を含みうる。制御回路（例えば、図３の制御回路３４０）は、ＭＯＳＦＥＴ（例えば、図３のｎＭＯＳＦＥＴ３１０）の感知された温度に基づいて決定される可変周波数を有する少なくとも１つの制御信号を生成しうる。ｎＭＯＳＦＥＴは、供給電圧（例えば、システム供給電圧）と負荷（例えば、負荷３８０）との間に結合されうる。ゲート駆動回路（例えば、ゲート駆動回路３５０）は、少なくとも１つの制御信号に基づいて、ＭＯＳＦＥＴのためのバイアス電圧を生成しうる。装置は、さらに、ＭＯＳＦＥＴの温度を感知する温度センサ（例えば、温度センサ３３０）を含みうる。
【００５０】
[0058]  １つの例示的な設計において、制御回路は、可変周波数を有する可変クロック信号を受信し、その可変クロック信号に基づいて少なくとも１つの制御信号を生成する制御信号生成器（例えば、図５の制御信号生成器５３０）を含みうる。制御回路は、さらに、温度補償回路およびクロック分周器を含みうる。温度補償回路（例えば、温度補償回路５１０）は、ＭＯＳＦＥＴの感知された温度を示す入力信号を受信し、その入力信号に基づいてクロック分周比を決定しうる。クロック分周器（例えば、クロック分周器５２０）は、可変クロック信号を得るために、クロック分周比に基づいて入力クロック信号を分周しうる。
【００５１】
[0059]  １つの例示的な設計において、温度補償回路は、量子化器およびルックアップテーブルを含みうる。量子化器（例えば、図６Ａの量子化器６１０）は、入力信号を量子化し、デジタル値を供給しうる。ルックアップテーブル（例えば、ルックアップテーブル６２０）は、デジタル値を受け取り、クロック分周比を与えうる。別の例示的な設計において、温度補償回路は、少なくとも１つのコンパレータおよびルックアップテーブルを含みうる。少なくとも１つのコンパレータ（例えば、図６Ｂのコンパレータ６３０および６３２）は、入力信号を少なくとも１つのしきい値と比較し、少なくとも１つの出力信号を供給しうる。ルックアップテーブル（例えば、ルックアップテーブル６４０）は、少なくとも１つの出力信号を受信し、クロック分周比を与えうる。更に別の例示的な設計において、制御回路は、ＭＯＳＦＥＴの感知された温度を示す入力信号を受信し、可変クロック信号を供給する発振器を含みうる。温度補償回路は、また、他の方法で実装されうる。
【００５２】
[0060]  １つの例示的な設計において、ゲート駆動回路は、少なくとも１つの制御信号を受信し、バイアス電圧をＭＯＳＦＥＴに供給する電荷ポンプとして実装されうる（または、それを含みうる）。電荷ポンプは、基準電圧を受け取り、ＭＯＳＦＥＴのゲートにおいてバイアス電圧を供給しうる。ＭＯＳＦＥＴは、ｎＭＯＳＦＥＴを備えうる。この場合、バイアス電圧は、基準電圧によって決定された量だけＭＯＳＦＥＴのソース電圧よりも高いことがある。
【００５３】
[0061]  １つの例示的な設計において、ゲート駆動回路は、基準電圧によって充電され、バイアス電圧をＭＯＳＦＥＴに供給するキャパシタ（例えば、図８のキャパシタ８３０）を含みうる。少なくとも１つの制御信号は、第１の制御信号（例えば、図８のＣ１信号）、および第２の制御信号（例えば、Ｃ２信号）を含みうる。ゲート駆動回路は、さらに、第１および第２のスイッチを含みうる。第１のスイッチ（例えば、スイッチ８１０）は、基準電圧とキャパシタとの間に結合され、第１の制御信号によって制御されうる。第２のスイッチ（例えば、スイッチ８５０）は、キャパシタとＭＯＳＦＥＴとの間に結合され、第２の制御信号によって制御されうる。ゲート駆動回路は、追加のスイッチ（例えば、スイッチ８２０）、および／または他の回路（例えば、ダイオード８４０）を含みうる。
【００５４】
[0062]  ゲート駆動回路は、（ｉ）第１の感知された温度（例えば、２５℃）のための第１の駆動能力、および（ｉｉ）第１の感知された温度よりも高い第２の感知された温度（例えば、１００℃）のための第１の駆動能力よりも大きい第２の駆動能力、を有しうる。ゲート駆動回路は、（ｉ）第１の感知された温度のための第１の周波数における（１つまたは複数の）制御信号、および（ｉｉ）第２の感知された温度のための第１の周波数よりも高い第２の周波数における（１つまたは複数の）制御信号、に基づいてバイアス電圧を生成しうる。ＭＯＳＦＥＴは、（ｉ）第１の感知された温度における第１のゲートリーク電流、および（ｉｉ）第２の感知された温度における第１のゲートリーク電流よりも高い第２のゲートリーク電流、を有しうる。ゲート駆動回路は、（ｉ）第１の感知された温度における第１のバイアス電流、および（ｉｉ）第２の感知された温度における、より高い第２のゲートリーク電流の責任をとるための、第１のバイアス電流よりも高い第２のバイアス電流、を供給しうる。
【００５５】
[0063]  １つの例示的な設計において、制御回路およびゲート駆動回路は、所定範囲の温度にわたる目標範囲の抵抗内にＭＯＳＦＥＴのＯＮ抵抗を維持するために、バイアス電圧を生成しうる。これは、上述のように、温度にわたって変化するＭＯＳＦＥＴのゲートリーク電流の責任をとるためのゲート駆動回路の駆動能力を調整することによって達成されうる。
【００５６】
[0064]  図９は、ＭＯＳＦＥＴのためのバイアス電圧を生成するためのプロセス９００の１つの例示的な設計を示す。可変周波数を有する少なくとも１つの制御信号が、供給電圧を負荷に供給するＭＯＳＦＥＴの感知された温度に基づいて決定されうる（ブロック９１２）。ＭＯＳＦＥＴのためのバイアス電圧は、少なくとも１つの制御信号に基づいて生成されうる（ブロック９１４）。
【００５７】
[0065]  ブロック９１２の１つの設計において、クロック分周比は、ＭＯＳＦＥＴの感知された温度を示す入力信号に基づいて決定されうる。例えば、入力信号は、デジタル値を得るために量子化され、クロック分周比は、デジタル値とルックアップテーブルに基づいて決定されうる。入力クロック信号は、可変周波数を有する可変クロック信号を得るために、クロック分周比に基づいて分周されうる。少なくとも１つの制御信号は、可変クロック信号に基づいて生成されうる。
【００５８】
[0066]  ブロック９１４の１つの設計において、バイアス電圧は、少なくとも１つの制御信号および電荷ポンプに基づいて生成されうる。バイアス電圧は、（ｉ）第１の感知された温度のための第１の駆動能力、および（ｉｉ）第１の感知された温度よりも高い第２の感知された温度のための第１の駆動能力よりも大きい第２の駆動能力、に基づいて生成されうる。
【００５９】
[0067]  ここに説明される適応ゲート駆動回路は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合信号ＩＣ、ＡＳＩＣ、プリント回路基板（ＰＣＢ）、電子デバイス、等の上に実装されうる。適応ゲート駆動回路は、また、相補型金属酸化膜半導体（ＣＭＯＳ）、ＮチャネルＭＯＳ（ＮＭＯＳ）、ＰチャネルＭＯＳ（ＰＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（ＢｉＣＭＯＳ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウム砒素（ＧａＡｓ）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、シリコンオンインシュレータ（ＳＯＩ）、等のような、様々なＩＣの処理技術を用いて製造されうる。
【００６０】
[0068]  ここに説明された適応ゲート駆動回路を実装する装置は、スタンドアロン型デバイスでありうるか、またはより大型のデバイスの一部でありうる。デバイスは、（ｉ）スタンドアロン型ＩＣ、（ｉｉ）データおよび／または命令を記憶するためのメモリＩＣを含みうる１つまたは複数のＩＣのセット、（ｉｉｉ）ＲＦ受信機（ＲＦＲ）またはＲＦ送信機／受信機（ＲＴＲ）のようなＲＦＩＣ、（ｉｖ）移動局モデム（ＭＳＭ）のようなＡＳＩＣ、（ｖ）他のデバイス内に組み込まれうるモジュール、（ｖｉ）受信機、セルラーフォン、ワイヤレスデバイス、ハンドセット、またはモバイルユニット、（ｖｉｉ）その他、でありうる。
【００６１】
[0069]  １つまたは複数の例示的な設計では、説明された複数の機能は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの任意の組み合わせに実装されうる。ソフトウェアに実装される場合、これらの機能は、コンピュータ読取可能媒体上で、１つまたは複数の命令またはコードとして送信または記憶されうる。コンピュータ読取可能媒体は、１つの場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含むコンピュータ記憶媒体および通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされうる任意の利用可能な媒体でありうる。限定ではなく例として、そのようなコンピュータ読取可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、または他の光ディスク記憶装置、磁気ディスク記憶装置あるいは他の磁気記憶デバイス、または、命令あるいはデータ構造の形態で所望のプログラムコードを搬送あるいは記憶するために使用されることができ、コンピュータによってアクセスされることができる、任意の他の媒体を備えることができる。また、任意の接続は、コンピュータ読取可能媒体と適切に称される。例えば、ソフトウェアが、ウェブサイト、サーバ、または、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者ライン（ＤＳＬ）、あるいは赤外線、無線、およびマイクロ波のようなワイヤレス技術を使用している他の遠隔ソース、から送信される場合には、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬ、または赤外線、無線、およびマイクロ波のようなワイヤレス技術は、媒体の定義に含まれる。ここに使用される、ディスク（disk）およびディスク（disc）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光ディスク、デジタル多用途ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、およびブルーレイ（登録商標）ディスクを含み、ディスク（disk）は通常、磁気的にデータを再生するが、ディスク（disc）は、レーザーを用いて光学的にデータを再生する。上記の組み合わせは、また、コンピュータ可読媒体の範囲内に含まれるべきである。
【００６２】
[0070]  本開示の先の説明は、当業者が本開示を製造または使用することを可能にするために提供される。本開示に対する様々な修正は、当業者にとって容易に明らかであり、ここに定義された一般的な原理は、本開示の範囲から逸脱することなく、他の変形物に適用されうる。したがって、本開示は、ここに説明される例および設計に限定されるように意図されず、ここに開示された原理および新規の特徴と矛盾しない最大範囲であると認められるべきである。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
装置であって、
供給電圧と負荷との間に結合された金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の感知された温度に基づいて決定された可変周波数を有する少なくとも１つの制御信号を生成するように構成された制御回路と、
前記少なくとも１つの制御信号に基づいて、前記ＭＯＳＦＥＴのためのバイアス電圧を生成するように構成されたゲート駆動回路と、
を備える、装置。
［Ｃ２］
前記ＭＯＳＦＥＴの温度を感知するように構成された温度センサ
をさらに備える、Ｃ１に記載の装置。
［Ｃ３］
前記制御回路が、
前記可変周波数を有する可変クロック信号を受信し、前記可変クロック信号に基づいて、前記少なくとも１つの制御信号を生成するように構成された制御信号生成器
を備える、Ｃ１に記載の装置。
［Ｃ４］
前記制御回路が、
前記ＭＯＳＦＥＴの前記感知された温度を示す入力信号を受信し、前記入力信号に基づいてクロック分周比を決定するように構成された温度補償回路と、
前記可変クロック信号を得るために、前記クロック分周比に基づいて入力クロック信号を分周するように構成されたクロック分周器と
をさらに備える、Ｃ３に記載の装置。
［Ｃ５］
前記温度補償回路が、
前記入力信号を量子化し、デジタル値を供給するように構成された量子化器と、
前記デジタル値を受信し、前記クロック分周比を与えるように構成されたルックアップテーブルと、
を備える、Ｃ４に記載の装置。
［Ｃ６］
前記温度補償回路が、
前記入力信号を少なくとも１つのしきい値と比較し、少なくとも１つの出力信号を供給するように構成された少なくとも１つのコンパレータと、
前記少なくとも１つの出力信号を受信し、前記クロック分周比を与えるように構成されたルックアップテーブルと、
を備える、Ｃ４に記載の装置。
［Ｃ７］
前記制御回路が、
前記ＭＯＳＦＥＴの前記感知された温度を示す入力信号を受信し、前記可変クロック信号を供給するように構成された発振器
を備える、Ｃ３に記載の装置。
［Ｃ８］
前記ゲート駆動回路が、
前記少なくとも１つの制御信号を受信し、前記ＭＯＳＦＥＴに前記バイアス電圧を供給するように構成された電荷ポンプ
を備える、Ｃ１に記載の装置。
［Ｃ９］
前記電荷ポンプが、基準電圧を受信し、前記ＭＯＳＦＥＴのゲートにおいて前記バイアス電圧を供給するように構成され、ここにおいて、前記バイアス電圧が、前記基準電圧によって決定された量だけ前記ＭＯＳＦＥＴのソース電圧よりも高い、Ｃ８に記載された装置。
［Ｃ１０］
前記ゲート駆動回路が、
基準電圧によって充電され、前記バイアス電圧を前記ＭＯＳＦＥＴに供給するように構成されたキャパシタ
を備える、Ｃ１に記載の装置。
［Ｃ１１］
前記少なくとも１つの制御信号が、第１の制御信号および第２の制御信号を備え、前記ゲート駆動回路が、
前記基準電圧と前記キャパシタとの間に結合され、前記第１の制御信号によって制御される第１のスイッチと、
前記キャパシタと前記ＭＯＳＦＥＴとの間に結合され、前記第２の制御信号によって制御される第２のスイッチと
をさらに備える、Ｃ１０に記載の装置。
［Ｃ１２］
前記ゲート駆動回路が、第１の感知された温度のための第１の駆動能力を有し、前記第１の感知された温度よりも高い第２の感知された温度のための前記第１の駆動能力よりも大きい第２の駆動能力を有する、Ｃ１に記載の装置。
［Ｃ１３］
前記ゲート駆動回路が、第１の感知された温度のための第１の周波数における前記少なくとも１つの制御信号に基づいて前記バイアス電圧を生成し、前記第１の感知された温度よりも高い第２の感知された温度のための前記第１の周波数よりも高い第２の周波数における前記少なくとも１つの制御信号に基づいて前記バイアス電圧を生成する、Ｃ１に記載の装置。
［Ｃ１４］
前記ＭＯＳＦＥＴが、第１の温度における第１のゲートリーク電流と、前記第１の温度よりも高い第２の温度における前記第１のゲートリーク電流よりも高い第２のゲートリーク電流とを有し、前記ゲート駆動回路は、前記第１の温度における第１のバイアス電流と、前記第２の温度における、より高い前記第２のゲートリーク電流を考慮するための、前記第１のバイアス電流よりも高い第２のバイアス電流とを供給するＣ１に記載の装置。
［Ｃ１５］
前記ＭＯＳＦＥＴが、ＮチャネルＭＯＳＦＥＴを備える、Ｃ１に記載の装置。
［Ｃ１６］
前記制御回路および前記ゲート駆動回路が、所定範囲の温度にわたって目標範囲の抵抗内に前記ＭＯＳＦＥＴのＯＮ抵抗を維持するために前記バイアス電圧を生成するように構成される、Ｃ１に記載の装置。
［Ｃ１７］
方法であって、
供給電圧を負荷に供給する金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の感知された温度に基づいて決定された可変周波数を有する少なくとも１つの制御信号を生成することと、
前記少なくとも１つの制御信号に基づいて、前記ＭＯＳＦＥＴのためのバイアス電圧を生成することと
を備える、方法。
［Ｃ１８］
前記少なくとも１つの制御信号を生成することが、前記可変周波数を有する可変クロック信号に基づいて前記少なくとも１つの制御信号を生成することを備える、Ｃ１７に記載の方法。
［Ｃ１９］
前記少なくとも１つの制御信号を生成することが、
前記ＭＯＳＦＥＴの前記感知された温度を示す入力信号に基づいてクロック分周比を決定することと、
前記可変クロック信号を得るために前記クロック分周比に基づいて入力クロック信号を分周することと、
をさらに備える、Ｃ１８に記載の方法。
［Ｃ２０］
前記クロック分周比を決定することが、
デジタル値を得るために前記入力信号を量子化することと、
前記デジタル値およびルックアップテーブルに基づいて前記クロック分周比を決定することと、
を備える、Ｃ１９に記載の方法。
［Ｃ２１］
前記バイアス電圧を生成することが、前記少なくとも１つの制御信号および電荷ポンプに基づいて前記バイアス電圧を生成することを備える、Ｃ１７に記載の方法。
［Ｃ２２］
前記バイアス電圧を生成することが、第１の感知された温度のための第１の駆動能力に基づいて、および前記第１の感知された温度よりも高い第２の感知された温度のための前記第１の駆動能力よりも大きい第２の駆動能力に基づいて、前記バイアス電圧を生成することを備える、Ｃ１７に記載の方法。
［Ｃ２３］
装置であって、
供給電圧を負荷に供給するための手段の感知された温度に基づいて決定された可変周波数を有する少なくとも１つの制御信号を生成するための手段と、
前記少なくとも１つの制御信号に基づいて、前記供給するための手段のためのバイアス電圧を生成するための手段と
を備える、装置。
［Ｃ２４］
前記少なくとも１つの制御信号を生成するための手段が、前記可変周波数を有する可変クロック信号に基づいて、前記少なくとも１つの制御信号を生成するための手段を備える、Ｃ２３に記載の装置。
［Ｃ２５］
前記少なくとも１つの制御信号を生成するための手段が、
前記供給するための手段の前記感知された温度を示す入力信号に基づいてクロック分周比を決定するための手段と、
前記可変クロック信号を得るために前記クロック分周比に基づいて入力クロック信号を分周するための手段と、
をさらに備える、Ｃ２４に記載の装置。
［Ｃ２６］
前記クロック分周比を決定するための手段が、
デジタル値を得るために前記入力信号を量子化するための手段と、
前記デジタル値に基づいて前記クロック分周比を決定するための手段と
を備える、Ｃ２５に記載の装置。
［Ｃ２７］
前記バイアス電圧を生成するための手段が、前記少なくとも１つの制御信号および電荷ポンプに基づいて前記バイアス電圧を生成するための手段を備える、Ｃ２３に記載の装置。
［Ｃ２８］
前記バイアス電圧を生成するための手段が、第１の感知された温度のための第１の駆動能力に基づいて、および前記第１の感知された温度よりも高い第２の感知された温度のための前記第１の駆動能力よりも大きい第２の駆動能力に基づいて、前記バイアス電圧を生成するための手段を備える、Ｃ２３に記載の装置。
［Ｃ２９］
非一時的なコンピュータ読取可能媒体を備えるコンピュータプログラム製品であって、
前記非一時的なコンピュータ読取可能媒体が、
少なくとも１つのコンピュータに、供給電圧を負荷に供給する金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の感知された温度に基づいて決定された可変周波数を有する少なくとも１つの制御信号を生成するように指示させるためのコードと、
前記少なくとも１つのコンピュータに、前記少なくとも１つの制御信号に基づいて前記ＭＯＳＦＥＴのためのバイアス電圧を生成するように指示させるためのコードと、
を備える、コンピュータプログラム製品。
【図１】
0006306004.tif 000003
【図２】
0006306004.tif 000004
【図３】
0006306004.tif 000005
【図４】
0006306004.tif 000006
【図５】
0006306004.tif 000007
【図６Ａ】
0006306004.tif 000008
【図６Ｂ】
0006306004.tif 000009
【図７】
0006306004.tif 000010
【図８】
0006306004.tif 000011
【図９】
0006306004.tif 000012