(57)【特許請求の範囲】
【請求項１】
トランスインピーダンスアンプを構成する増幅器であって、増幅段の入力端子に接続された電流源と電源電圧線との間にインダクタ素子が挿入されていることを特徴とする増幅器。
【請求項２】
前記電流源は、ベース端子が電流制御用バイアスに接続され、コレクタ端子が前記入力端子に接続された第１のトランジスタを含み、
前記インダクタ素子は、前記第１のトランジスタのエミッタ端子と前記電源電圧線との間に挿入されていることを特徴とする請求項１に記載の増幅器。
【請求項３】
前記増幅段は、エミッタ端子が前記入力端子に接続され、コレクタ端子が出力端子に接続され、ベース端子が電流制御用バイアスに接続された第２のトランジスタを含むことを特徴とする請求項２に記載の増幅器。
【請求項４】
ベース端子が電流制御用バイアスに接続され、コレクタ端子が前記第２のトランジスタのコレクタ端子に接続された第３のトランジスタを含み、
前記第３のトランジスタのエミッタ端子と電源電圧線との間に第２のインダクタ素子が挿入されていることを特徴とする請求項３に記載の増幅器。
【請求項５】
エミッタ端子が前記電源電圧線に接続され、コレクタ端子が前記第２のトランジスタのベース端子に接続され、ベース端子が前記入力端子に接続された第３のトランジスタを含むことを特徴とする請求項３に記載の増幅器。
【請求項６】
前記増幅段は、ベース端子が前記入力端子に接続され、コレクタ端子が出力端子に接続され、エミッタ端子が前記電源電圧線に接続された第２のトランジスタを含むことを特徴とする請求項２に記載の増幅器。
【請求項７】
前記電流源と前記電源電圧線との間に、さらに抵抗素子が挿入されていることを特徴とする請求項１ないし６のいずれかに記載の増幅器。
【請求項８】
前記インダクタ素子と並列に、さらに容量素子が挿入されていることを特徴とする請求項１ないし７のいずれかに記載の増幅器。
【請求項９】
ベース端子、コレクタ端子およびエミッタ端子を有するトランジスタの一部または全てが、ゲート端子、ドレイン端子およびソース端子を有するＦＥＴであることを特徴とする請求項２ないし８のいずれかに記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器に関し、より詳細には、光受信器において受光素子によって光信号から変換された電流信号を電圧信号に変換するトランスインピーダンスアンプに適用される増幅器に関する。
【背景技術】
【０００２】
トランスインピーダンスアンプ（ＴＩＡ）は、光受信器に用いられ、受光素子によって光信号から電流信号に変換された信号を、電圧信号に変換しながら信号強度を増幅する役割を果たす。光受信器は、微小な光信号を受信できることが望まれるため、ＴＩＡの特性として、低ノイズであることが望まれる。
【０００３】
図１に、従来のエミッタ接地型ＴＩＡの構成を示す。エミッタ接地型ＴＩＡは、入力端子ＩＮと負側電源電圧ＶＥＥとの間に挿入されたトランジスタＱ３と、トランジスタＱ１および抵抗Ｒ１、Ｒ２からなる増幅段と、トランジスタＱ２および抵抗Ｒ３からなる出力段と、出力端子ＯＵＴと入力端子ＩＮとの間に挿入された帰還抵抗Ｒ４とを備えている。トランジスタＱ３は、可変電流源の役割を果たし、その電流量を制御することにより、増幅器のＤＣ動作点を制御する構成となっている。この電流源によるＤＣ動作点制御は、例えばオフセット補償機能に用いられる（例えば、非特許文献１参照）。
【０００４】
図２に、従来のベース接地型ＴＩＡの構成を示す。ベース接地型ＴＩＡは、入力端子ＩＮと負側電源電圧ＶＥＥとの間に挿入されたトランジスタＱ２と、トランジスタＱ１および抵抗Ｒ１からなる増幅段とを備えている。トランジスタＱ２は、可変電流源としてトランジスタＱ１に流れるＤＣ電流と入力信号電流のＤＣ成分とを制御する（例えば、非特許文献２参照）。
【０００５】
図３に、従来のＲＧＣ（Regulated Cascode）型ＴＩＡの構成を示す。ベース接地型ＴＩＡと同様に、トランジスタＱ２が、可変電流源として増幅段のトランジスタＱ１に流れるＤＣ電流と入力信号電流のＤＣ成分とを制御する。このように、ＴＩＡに適用される増幅器には、トランジスタで形成される電流源を備えている。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】Chia-Ming Tsai, “A 40 mW 3 Gb/s Self-Compensated Differential Trans-impedance Amplifier With Enlarged Input Capacitance Tolerance in 0.18mm CMOS Technology,” IEEE Journal of Solid-State Circuits, Vol. 44, No. 10, pp. 2671-2677, Oct. 2009.
【非特許文献２】Rania H. Mekky et al., “Ultra Low-Power Low-Noise Trans-impedance Amplifier for MEMS-Based Reference Oscillators,” IEEE International Conference on Electronics, Circuits, and Systems 2013.
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、増幅器の内部に電流源を備える場合、その電流源によって生じる雑音が大きく、ＴＩＡのノイズ特性を劣化させるという問題があった。特に、上述したＴＩＡのように、入力端子に電流源が接続されている場合には、入力信号を増幅する前段において雑音が影響を及ぼすため、ノイズ特性の劣化は極めて顕著である。
【課題を解決するための手段】
【０００８】
本発明の目的は、ＴＩＡに適用される増幅器であって、電流源によって生じるノイズを抑制した増幅器を提供することにある。
【０００９】
本発明は、このような目的を達成するために、トランスインピーダンスアンプを構成する増幅器であって、増幅段の入力端子に接続された電流源と電源電圧線との間にインダクタ素子が挿入されていることを特徴とする。
【００１０】
前記電流源は、ベース端子が電流制御用バイアスに接続され、コレクタ端子が前記入力端子に接続された第１のトランジスタを含み、前記インダクタ素子は、前記第１のトランジスタのエミッタ端子と前記電源電圧線との間に挿入されている。
【発明の効果】
【００１１】
本発明によれば、ＴＩＡに適用される増幅器であって、電流源となるトランジスタのエミッタ端子にインダクタ素子を接続することにより、内部インピーダンスが大きな電流源を実現することができる。これにより、電流源によって生じるノイズを小さく抑え、低ノイズのＴＩＡを実現することができる。
【図面の簡単な説明】
【００１２】
【図１】従来のエミッタ接地型ＴＩＡの構成を示す図である。
【図２】従来のベース接地型ＴＩＡの構成を示す図である。
【図３】従来のＲＧＣ型ＴＩＡの構成を示す図である。
【図４】ＭＯＳＦＥＴの内部抵抗を説明するための図である。
【図５】本発明の第１の実施形態にかかるベース接地型ＴＩＡの構成を示す図である。
【図６】本発明の第２の実施形態にかかるベース接地型ＴＩＡの構成を示す図である。
【図７】本発明の第３の実施形態にかかるベース接地型ＴＩＡの構成を示す図である。
【図８】本発明の第４の実施形態にかかるベース接地型ＴＩＡの構成を示す図である。
【図９】ベース接地型ＴＩＡのＺｔ、Ｉｅｑ特性をシミュレーションした結果を示す図である。
【図１０】ベース接地型ＴＩＡのＺｔ、Ｉｅｑ特性をシミュレーションした結果を示す図である。
【図１１】本発明の第５の実施形態にかかるエミッタ接地型ＴＩＡの構成を示す図である。
【図１２】エミッタ接地型ＴＩＡのＺｔ、Ｉｅｑ特性をシミュレーションした結果を示す図である。
【図１３】本発明の第６の実施形態にかかるＲＧＣ型ＴＩＡの構成を示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。本実施形態におけるＴＩＡは、電流源となるトランジスタのエミッタ端子にインダクタ素子を接続している。電流源を理想電流源と内部抵抗Ｒの並列接続と考えると、その電流源によって生じる単位周波数あたりの電流ノイズは、
【００１４】
【数１】
0006397374.tif 000002
【００１５】
であるため、内部抵抗Ｒが大きいほど電流ノイズは小さくなる。理想的な電流源の場合、内部インピーダンスが無限大であり電流ノイズはゼロであるが、実際に電流源を構成すると、有限の内部インピーダンスを有するため、電流源によって生じる雑音がＴＩＡのノイズ特性を劣化させる。例えば、図４に示すように、ＭＯＳＦＥＴのソース端子にインピーダンスＺSの素子を接続して構成した電流源の内部抵抗Ｒを式で求めると、
【００１６】
【数２】
0006397374.tif 000003
【００１７】
となる。ｒoはトランジスタ単体のドレイン抵抗、ｇmは相互コンダクタンスである。この式から、ソース端子に大きなインピーダンスを接続したトランジスタを、電流源に用いることにより、電流源の内部インピーダンスを大きくすることができる。
【００１８】
一方、電流源の内部インピーダンスを増加させるために、大きな抵抗値の抵抗素子を用いた場合、抵抗によって大きな電圧降下が生じる。このような構成では、電流源を駆動する時に、ゲート端子およびドレイン端子に必要なバイアスが大きくなり、使用用途が制限されてしまう。このことは、バイポーラトランジスタについても同じことが言える。
【００１９】
そこで、本実施形態では、電流源となるトランジスタのエミッタ端子にインダクタ素子を接続することにより、電流源を駆動するのに必要なバイアスを低く保ったまま、高周波帯での内部インピーダンスが大きな電流源を実現することができる。これにより、電流源から発生する電流ノイズの総量を小さく抑えることができる。本実施形態では、インダクタンスの大きなインダクタ素子を用いるほど、より大きな内部インピーダンスを有する電流源を実現することができ、より大きなノイズ低減効果を得ることができる。また、インダクタ素子と直列に抵抗を挿入することも考えられる。以下にベース接地型、エミッタ接地型、ＲＧＣ型ＴＩＡの構成を例に、それぞれ実施例を説明するが、電流源を搭載するＴＩＡであれば本発明を適応することができ、ＴＩＡの構成はこれに限るものでは無い。
【００２０】
（ベース接地型ＴＩＡ）
図５に、本発明の第１の実施形態にかかるベース接地型ＴＩＡの構成を示す。ベース接地型ＴＩＡは、入力端子ＩＮと負側電源電圧ＶＥＥとの間に直列に挿入された、トランジスタＱ２およびインダクタＬ１と、トランジスタＱ１および抵抗Ｒ１からなる増幅段とを備えている。トランジスタＱ２のベース端子は、電流制御用バイアスに接続され、トランジスタＱ１に流れるＤＣ電流と入力信号電流のＤＣ成分とを制御する。トランジスタＱ２のエミッタ端子にインダクタ素子を接続することにより、内部インピーダンスの大きな電流源を構成し、電流源によるＴＩＡのノイズ特性の劣化を抑えている。
【００２１】
図６に、本発明の第２の実施形態にかかるベース接地型ＴＩＡの構成を示す。電流源となるトランジスタＱ２のエミッタ端子には、インダクタＬ１に加えて、さらに抵抗Ｒ２が負側電源電圧ＶＥＥとの間に直列に挿入されている。第１の実施形態と比較して、より大きな内部インピーダンスを有する電流源を実現することができる。
【００２２】
ここでは、ベース端子、コレクタ端子、エミッタ端子を有するバイポーラトランジスタを用いた構成で説明したが、一部または全てのトランジスタを、ゲート端子、ドレイン端子、ソース端子を有するＦＥＴ素子に置き換えることもできる。
【００２３】
図７に、本発明の第３の実施形態にかかるベース接地型ＴＩＡの構成を示す。図６に示したベース接地型ＴＩＡにおいて、インダクタＬ１に加えて、さらに容量素子Ｃを並列に接続した。容量素子Ｃを加えることにより、電流源を構成するＱ２のエミッタ端子からＶＥＥ方向に見えるインピーダンスＺは、
【００２４】
【数３】
0006397374.tif 000004
【００２５】
となり、
【００２６】
【数４】
0006397374.tif 000005
【００２７】
となる周波数、いわゆる共振点において、｜Ｚ｜＝∞となる。第２の実施形態と比較して、より大きな内部インピーダンスを有する電流源を実現することができる。
【００２８】
実際には、インダクタＬ１に寄生する抵抗成分等によって、エミッタ端子からＶＥＥ方向に見えるインピーダンスは∞まで大きくはならないが、共振点付近においてインピーダンスを大きく見せることができる。第３の実施形態は、増幅器の内部に、充分に大きなインダクタンスのインダクタを形成することができない場合に有効である。また、ＬＣの共振点を、ＴＩＡの帯域内に設計することにより、特に大きな内部インピーダンスを得ることができる。
【００２９】
図８に、本発明の第４の実施形態にかかるベース接地型ＴＩＡの構成を示す。図５に示したベース接地型ＴＩＡにおいて、トランジスタＱ３を追加してカスコード型とし、正側電源電圧ＶＣＣとトランジスタＱ１のコレクタ端子との間に、トランジスタＱ４およびインダクタＬ２からなる第２の電流源を備えた。トランジスタＱ４およびインダクタＬ２からなる第２の電流源をさらに備えることにより、増幅段のトランジスタＱ１に流れる電流を増加させ、図２に示した従来のＴＩＡよりも広帯域動作が可能となる。また、トランジスタＱ３を追加してカスコード型とすることにより、第２の電流源に付随する寄生容量によって生ずる帯域劣化を防ぐ効果が得られる。
【００３０】
図９に、ベース接地型ＴＩＡのトランスインピーダンス利得Ｚｔ、入力換算雑音電流密度Ｉｅｑ特性をシミュレーションした結果を示す。符号Ａは、図８に示した第４の実施形態のベース接地型ＴＩＡ（インダクタＬ１、Ｌ２が存在）を示し、符号Ｂは、図５に示した第１の実施形態のベース接地型ＴＩＡ（インダクタＬ１のみ存在）を示し、符号Ｃは、第４の実施形態の変形でインダクタＬ１が無く、インダクタＬ２のみが存在するベース接地型ＴＩＡを示し、符号Ｄは、図２に示した従来のベース接地型ＴＩＡ（インダクタＬ１、Ｌ２ともに無し）を示している。
【００３１】
図９から明らかなように、インダクタＬ１、Ｌ２を挿入することにより、トランスインピーダンス利得Ｚｔを変化させること無く、入力換算雑音電流密度Ｉｅｑを改善することができる。また、入力端子ＩＮと負側電源電圧ＶＥＥとの間に挿入された電流源に限らず、カスコード型のＴＩＡにおけるトランジスタＱ４およびインダクタＬ２により構成される電流源にも適応可能であることが分かる。従って、本実施形態は、電流源を備えるＴＩＡにおいて、入力端子ＩＮと負側電源電圧ＶＥＥとの間に挿入された電流源に限定されるものでは無い。
【００３２】
さらに、図１０にシミュレーション結果を示す。符号Ａは、図７に示した第３の実施形態のベース接地型ＴＩＡ（抵抗Ｒ、インダクタＬ１、容量素子Ｃが存在）を示し、符号Ｂは、図６に示した第２の実施形態のベース接地型ＴＩＡ（抵抗Ｒ、インダクタＬ１のみ存在）を示し、符号Ｃは、図２に示した従来のベース接地型ＴＩＡ（インダクタＬ１、Ｌ２ともに無し）を示している。
【００３３】
図１０から明らかなように、容量素子Ｃを挿入することにより、トランスインピーダンス利得Ｚｔを変化させること無く、入力換算雑音電流密度Ｉｅｑを改善することができ、ＴＩＡの帯域内において、電流源によって生じるノイズを小さく抑えことができる。
【００３４】
（エミッタ接地型ＴＩＡ）
図１１に、本発明の第５の実施形態にかかるエミッタ接地型ＴＩＡの構成を示す。エミッタ接地型ＴＩＡは、入力端子ＩＮと負側電源電圧ＶＥＥとの間に直列に挿入された、トランジスタＱ３およびインダクタＬ１と、トランジスタＱ１および抵抗Ｒ１、Ｒ２からなる増幅段と、トランジスタＱ２および抵抗Ｒ３からなる出力段（エミッタフォロワ）と、出力端子ＯＵＴと入力端子ＩＮとの間に挿入された帰還抵抗Ｒ４とを備えている。トランジスタＱ３のベース端子は、電流制御用バイアスに接続され、トランジスタＱ１に流れるＤＣ電流と入力信号電流のＤＣ成分とを制御する。トランジスタＱ３のエミッタ端子にインダクタ素子を接続することにより、内部インピーダンスの大きな電流源を構成し、電流源によるＴＩＡのノイズ特性の劣化を抑えている。
【００３５】
増幅段のトランジスタＱ１のベース端子は入力端子ＩＮに接続され、エミッタ端子は抵抗Ｒ２を介して負側電源電圧ＶＥＥに接続され、コレクタ端子は、出力段のトランジスタＱ２のベース端子に接続されている。出力段のトランジスタＱ２のコレクタ端子は正側電源電圧ＶＣＣに接続され、エミッタ端子は抵抗Ｒ３を介して負側電源電圧ＶＥＥに接続されている。トランジスタＱ１のコレクタ端子は、出力段のエミッタフォロワに接続されているので、等価的には、出力端子ＯＵＴに接続されているとみなせる。
【００３６】
図１２に、エミッタ接地型ＴＩＡのトランスインピーダンス利得Ｚｔ、入力換算雑音電流密度Ｉｅｑ特性をシミュレーションした結果を示す。符号Ａは、図１１に示した第５の実施形態のエミッタ接地型ＴＩＡ（インダクタＬ１が存在）を示し、符号Ｂは、図１に示した従来のエミッタ接地型ＴＩＡ（インダクタＬ１無し）を示している。
【００３７】
図１２から明らかなように、インダクタＬ１を挿入することにより、トランスインピーダンス利得Ｚｔを変化させること無く、入力換算雑音電流密度Ｉｅｑを改善することができる。本実施形態においても、ベース接地型ＴＩＡと同様に、インダクタ素子と直列に抵抗を挿入した構成としてもよい。また、バイポーラトランジスタの代わりに、一部または全てのトランジスタをＦＥＴ素子に置き換えることもできる。さらに、電流源を備えるＴＩＡにおいて、入力端子ＩＮと負側電源電圧ＶＥＥとの間に挿入された電流源に限定されるものでは無い。
【００３８】
（ＲＧＣ型ＴＩＡ）
図１３に、本発明の第６の実施形態にかかるＲＧＣ型ＴＩＡの構成を示す。トランジスタＱ１および抵抗Ｒ１からなる増幅段に、トランジスタＱ２および抵抗Ｒ２をカスコード接続し、入力端子ＩＮと負側電源電圧ＶＥＥとの間に挿入された、トランジスタＱ２およびインダクタＬ１とを備えている。トランジスタＱ２のベース端子は、電流制御用バイアスに接続され、トランジスタＱ１に流れるＤＣ電流と入力信号電流のＤＣ成分とを制御する。トランジスタＱ２のエミッタ端子にインダクタ素子を接続することにより、内部インピーダンスの大きな電流源を構成し、電流源によるＴＩＡのノイズ特性の劣化を抑えている。
【００３９】
本実施形態においても、ベース接地型ＴＩＡと同様に、インダクタ素子と直列に抵抗を挿入した構成としてもよい。また、バイポーラトランジスタの代わりに、一部または全てのトランジスタをＦＥＴ素子に置き換えることもできる。さらに、電流源を備えるＴＩＡにおいて、入力端子ＩＮと負側電源電圧ＶＥＥとの間に挿入された電流源に限定されるものでは無い。
【符号の説明】
【００４０】
Ｑ１−Ｑ４  トランジスタ
Ｒ１−Ｒ４  抵抗
Ｌ１，Ｌ２  インダクタ
ＶＣＣ  正側電源電圧線
ＶＥＥ  負側電源電圧線
ＩＮ  入力端子
ＯＵＴ  出力端子
Ｂｉａｓ  電流制御用バイアス
【図１】
0006397374.tif 000006
【図２】
0006397374.tif 000007
【図３】
0006397374.tif 000008
【図４】
0006397374.tif 000009
【図５】
0006397374.tif 000010
【図６】
0006397374.tif 000011
【図７】
0006397374.tif 000012
【図８】
0006397374.tif 000013
【図９】
0006397374.tif 000014
【図１０】
0006397374.tif 000015
【図１１】
0006397374.tif 000016
【図１２】
0006397374.tif 000017
【図１３】
0006397374.tif 000018