(57)【特許請求の範囲】
【請求項１】
データ信号に含まれる矩形信号の時間幅を小さくした制御入力信号で発振回路を間欠的に動作させ、前記発振回路から変調信号を出力させる第１の制御回路と、
前記制御入力信号に含まれる矩形信号の包絡線を半円状に滑らかにした包絡信号を出力する第２の制御回路と、
前記発振回路からの発振信号と前記包絡信号とを乗算する乗算回路と、
を有することを特徴とする無線送信装置。
【請求項２】
前記発振回路に入力される矩形信号の時間幅は前記第２の制御回路に入力される矩形信号の時間幅よりも大きいことを特徴とする請求項１に記載の無線送信装置。
【請求項３】
データ信号に含まれる矩形信号の時間幅を小さくした制御入力信号で発振回路を間欠的に動作させ、前記発振回路から変調信号を出力させる制御回路と、
前記制御入力信号の入力で起動し、前記発振回路からの発振信号を増幅する増幅回路と、
を有することを特徴とする無線送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データを無線で送信する技術に関する。
【背景技術】
【０００２】
所望のデータを無線で送信する無線送信システムがある。ＡＳＫ変調方式を用いた無線送信システムの従来構成を図５に示す。送信対象のデータが入力されると、信号処理回路からＥｎａｂｌｅ信号（回路機能の有効・無効を決定するための制御入力信号）が出力され、該Ｅｎａｂｌｅ信号の入力に応じて発振回路が起動され、搬送波が発振される。その後、乗算回路によりデータ信号が該搬送波に乗算された後にキャリア信号（変調信号）としてアンテナから空間へ放出される。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】太田、“ディジタル通信回路教科書、第３章  ディジタル変復調技術”、CQ出版社、2004年10月発行、p.54
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、発振回路は、Ｅｎａｂｌｅ信号が入力されている間、搬送波を発振し続けるため、データの有無（１，０）に関わらず常にエネルギーを消費していた。また、データが入力される前に搬送波を予め発振しておく必要があるため、無線送信を行っていない間も発振回路でエネルギーを消費していた。
【０００５】
本発明は、上記事情を鑑みてなされたものであり、無線送信システムのエネルギー消費量を改善することを目的とする。
【課題を解決するための手段】
【０００６】
以上の課題を解決するため、請求項１に記載の無線送信装置は、データ信号に含まれる矩形信号の時間幅を小さくした制御入力信号で発振回路を間欠的に動作させ、前記発振回路から変調信号を出力させる第１の制御回路と、前記制御入力信号に含まれる矩形信号の包絡線を半円状に滑らかにした包絡信号を出力する第２の制御回路と、前記発振回路からの発振信号と前記包絡信号とを乗算する乗算回路と、を有することを要旨とする。
【０００８】
請求項２に記載の無線送信装置は、請求項１に記載の無線送信装置において、前記発振回路に入力される矩形信号の時間幅は前記第２の制御回路に入力される矩形信号の時間幅よりも大きいことを要旨とする。
【０００９】
請求項３に記載の無線送信装置は、データ信号に含まれる矩形信号の時間幅を小さくした制御入力信号で発振回路を間欠的に動作させ、前記発振回路から変調信号を出力させる制御回路と、前記制御入力信号の入力で起動し、前記発振回路からの発振信号を増幅する増幅回路と、を有することを要旨とする。
【発明の効果】
【００１０】
本発明によれば、無線送信システムの消費電力を低減できる。
【図面の簡単な説明】
【００１１】
【図１】実施例１に係る無線送信システムの回路構成を示す図である。
【図２】実施例１に係る無線送信システムの回路構成を示す図である。
【図３】実施例２に係る無線送信システムの回路構成を示す図である。
【図４】実施例３に係る無線送信システムの回路構成を示す図である。
【図５】ＡＳＫ変調方式を用いた無線送信システムの従来構成を示す図である。
【発明を実施するための形態】
【００１２】
本発明は、データ信号に含まれるビットの矩形信号の時間幅を小さくしたビットＥｎａｂｌｅ信号で高速起動型の発振回路を間欠的に動作させ、該発振回路からキャリア信号を出力させるようにしている。つまり、データ信号からビットＥｎａｂｌｅ信号を生成し、時間幅の小さい矩形信号で発振回路をオン・オフ（発振器を起動・非起動）することにより、該発振回路で消費する電力エネルギーを低減させる。以下、本発明を実施する一実施の形態について図面を用いて説明する。
【実施例１】
【００１３】
図１は、実施例１に係る無線送信システムの回路構成を示す図である。該無線送信システムは、信号処理回路１１と、ビットＥｎａｂｌｅ信号生成回路１２と、高速起動発振回路１３と、アナログ増幅回路１４と、アンテナ１５と、を備えて構成される。
【００１４】
信号処理回路１１は、入力されたアナログデータをディジタルのデータ信号（１，０のビット信号）に変換する回路である。例えば、既存のマイコン等を用いて実現可能である。
【００１５】
ビットＥｎａｂｌｅ信号生成回路１２は、ディジタルのデータ信号からビットＥｎａｂｌｅ信号を生成し、該ビットＥｎａｂｌｅ信号を用いて高速起動発振回路１３の起動動作を制御する回路である。具体的には、１のビット信号を成す矩形信号の時間幅を小さくして高速起動発振回路１３に入力する。例えば、フリップフロップ等のディジタル回路やワンショットマルチ等のアナログ回路を用いて実現可能である。
【００１６】
高速起動発振回路１３は、ビットＥｎａｂｌｅ信号に対応するキャリア信号（変調信号）を発振する回路である。具体的には、幅狭化された１のビット信号の入力中にのみ正弦波を発振し、非入力中は発振しない。例えば、リング発振器やＬＣ発振器を用いて実現可能である。
【００１７】
アナログ増幅回路１４は、キャリア信号を増幅する回路である。また、アンテナ１５は、キャリア信号を空間へ放出する出力装置である。例えば、既存の増幅器やアンテナ装置で実現可能である。
【００１８】
次に、本実施例における無線送信システムの動作について説明する。
【００１９】
まず、送信対象のデータ（センサ値等）が無線送信システムに入力された後、信号処理回路１１は、入力されたアナログデータをディジタルのデータ信号（１，０のビット信号）に変換し、ビットＥｎａｂｌｅ信号生成回路１２に出力する。０のビット信号は電圧がＬｏｗとなる時間的な信号であり、１のビット信号は電圧がＨｉｇｈとなる矩形信号である。
【００２０】
次に、ビットＥｎａｂｌｅ信号生成回路１２は、ディジタルのデータ信号が入力されると、１のビット信号を成す矩形信号の幅を時間的に小さくし、高速起動発振回路１３に出力する。出力される矩形信号がビットＥｎａｂｌｅ信号となる。例えば、通信帯域と比例させるため、３１５ＭＨｚ帯の特定小電力無線を使用する場合は１〜１０ｕｓｅｃ程度が好適である。矩形信号の時間幅を狭くするほど消費電力を低減できる。
【００２１】
次に、高速起動発振回路１３は、ビットＥｎａｂｌｅ信号が入力されると、矩形信号がＨｉｇｈとなっている間のみ起動され、正弦波を発振し続ける。一方、Ｌｏｗとなった時点でその発振を停止する。その後、発振した正弦波をアナログ増幅回路に出力する。ここで発振される正弦波及び発振されない波がキャリア信号（変調信号）に相当する。
【００２２】
最後に、アナログ増幅回路１４は、高速起動発振回路１３から発振されたキャリア信号を増幅し、アンテナ１５は、増幅後のキャリア信号を空中空間に放出する。
【００２３】
なお、このようなアナログ増幅回路１４としては、上述したように既存の増幅器を用いることが考えられるが、入力される信号（キャリア信号）がない場合は動的エネルギーを消費しないＣ級増幅器又はＤ級増幅器が好ましい。また、図２のように、入力される信号がない場合でも動的エネルギーを消費するＡ級増幅器やＢ級増幅器を利用し、ビットＥｎａｂｌｅ信号の有無に応じて増幅器の起動動作をオン・オフ制御してもよい。
【００２４】
本実施例によれば、ビットＥｎａｂｌｅ信号生成回路１２が、データ信号に含まれるビットの矩形信号の時間幅を小さくし、該時間幅の小さい矩形信号で高速起動発振回路１３を間欠的に動作させるので、幅狭化された１のビット信号の極短時間のみエネルギーを消費することから、無線送信システムで消費する電力エネルギーを低減できる。
【実施例２】
【００２５】
図３は、実施例２に係る無線送信システムの回路構成を示す図である。該無線送信システムは、包絡線制御回路１６と、ミキサ増幅回路１７と、を更に備えて構成される。回路間の接続関係は図３に示す通りであり、実施例１で用いたアナログ増幅回路１４は使用しない。
【００２６】
包絡線制御回路１６は、ビットＥｎａｂｌｅ信号を受信し、幅狭化された矩形信号の包絡線を滑らかにする回路である。例えば、通信フィルタを用いて実現可能である。
【００２７】
ミキサ増幅回路１７は、高速起動発振回路１３から発振されたキャリア信号と、包絡線制御回路１６から出力された包絡信号とを乗算し、増幅する回路である。なお、本実施例では乗算機能と増幅機能とを兼ねた１つのミキサ増幅回路を用いているが、ミキサと増幅器のように機能毎の回路や装置を用いてもよい。その場合、図２のような、ビットＥｎａｂｌｅ信号の入力で起動する増幅器を用いてもよい。
【００２８】
次に、本実施例における無線送信システムの動作について説明する。ビットＥｎａｂｌｅ信号を生成するまでの動作は実施例１と同一である。但し、ビットＥｎａｂｌｅ信号生成回路１２は、生成したビットＥｎａｂｌｅ信号を高速起動発振回路１３及び包絡線制御回路１６に出力する。高速起動発振回路１３及び包絡線制御回路１６には、同一のビットＥｎａｂｌｅ信号が入力される。
【００２９】
次に、包絡線制御回路１６は、ビットＥｎａｂｌｅ信号が入力されると、幅狭化された矩形信号の包絡線を半楕円状に滑らかにした包絡信号を生成し、ミキサ増幅回路１７に出力する。
【００３０】
その後、ミキサ増幅回路１７は、高速起動発振回路１３からキャリア信号が入力され、包絡線制御回路１６から包絡信号が入力されると、それら２つの信号を乗算し、該包絡信号で変調した上記キャリア信号をアンテナ１５から放出する。
【００３１】
本実施例によれば、包絡線制御回路１６が、ビットＥｎａｂｌｅ信号に含まれる矩形信号の包絡線を半楕円状に滑らかにした包絡信号を出力し、ミキサ増幅回路１７が、高速起動発振回路１３から発振されたキャリア信号に乗算するので、アンテナ１５から放出されるキャリア信号の帯域を予め制限できる。
【実施例３】
【００３２】
図４は、実施例３に係る無線送信システムの回路構成を示す図である。該無線送信システムは、実施例２と同一の回路構成を備えて構成される。但し、ビットＥｎａｂｌｅ信号生成回路１２では、時間幅の異なる複数のビットＥｎａｂｌｅ信号を生成する。
【００３３】
実施例１で述べたように、ビットＥｎａｂｌｅ信号生成回路１２は、１のビット信号を成す矩形信号の時間幅を小さく変換する。本実施例では、該時間幅を異ならしめることにより、一定の時間幅に変換した第１のビットＥｎａｂｌｅ信号と、該一定の時間幅よりも小さい時間幅に変換した第２のビットＥｎａｂｌｅ信号とを生成する。そして、第１のビットＥｎａｂｌｅ信号を高速起動発振回路１３に出力し、第２のビットＥｎａｂｌｅ信号を包絡線制御回路１６に出力する。
【００３４】
つまり、本実施例では、実施例２の回路構成において、高速起動発振回路１３に入力する１のビット信号の時間幅を、包絡線制御回路１６に入力するそれよりも長くしている。高速起動発振回路を用いる場合、通常、内部発振器の立上げ／立下げ時に発振信号（実施例１，２でいうキャリア信号）の振幅や周波数が所望値と異なる可能性がある。一方、本実施例のように、高速起動発振回路１３の内部発振器の立上げを早めることにより、ミキサ増幅回路１７で乗算されたキャリア信号ではその立上げ／立下げ時の影響を低減可能となる。なお、高速起動発振回路１３に入力する１のビット信号の時間長は、内部発振器の発振動作が安定するまでの時間を考慮することが好ましい。
【符号の説明】
【００３５】
１１…信号処理回路
１２…ビットＥｎａｂｌｅ信号生成回路
１３…高速起動発振回路
１４…アナログ増幅回路
１５…アンテナ
１６…包絡線制御回路
１７…ミキサ増幅回路
【図１】
0006322149.tif 000002
【図２】
0006322149.tif 000003
【図３】
0006322149.tif 000004
【図４】
0006322149.tif 000005
【図５】
0006322149.tif 000006