(57)【特許請求の範囲】
【請求項１】
エレクトロウェッティング素子を備えるエレクトロウェッティング表示装置であって、
第１の支持板及び第２の支持板と、
前記第１の支持板と前記第２の支持板との間に配置される第１の流体及び第２の流体であって、前記第１の流体が、前記第２の流体と混和できない、前記第１の流体及び前記第２の流体と、
前記第１の支持板に位置される第１の電極、及び、前記第１の電極と前記第２の流体との間に電圧を印加するために、前記第２の流体と電気的に接触する第２の電極と
を含み、
前記第１の電極及び前記第２の電極の少なくとも１つが低温多結晶シリコン含有の半導体材料を含む、
前記エレクトロウェッティング表示装置。
【請求項２】
請求項１に記載のエレクトロウェッティング表示装置であって、前記半導体材料が、真性半導体材料である前記エレクトロウェッティング表示装置。
【請求項３】
請求項１に記載のエレクトロウェッティング表示装置であって、前記半導体材料が、非金属半導体材料である前記エレクトロウェッティング表示装置。
【請求項４】
請求項１に記載のエレクトロウェッティング表示装置であって、前記半導体材料が、多結晶シリコン、または、微結晶シリコンの１つまたは複数を含む、前記エレクトロウェッティング表示装置。
【請求項５】
請求項１に記載のエレクトロウェッティング表示装置であって、前記半導体材料が、約５０から１００，０００オーム／スクエアの範囲内のシート抵抗を有する多結晶シリコンを含む、前記エレクトロウェッティング表示装置。
【請求項６】
請求項１に記載のエレクトロウェッティング表示装置であって、前記第１の電極が、互いに対して実質的に平行の、２つの実質的に平坦な面を有する前記半導体材料の層を含み、前記半導体材料の前記層の厚さが、前記実質的に平坦な面のうちの１つの平面と垂直の方向に規定され、前記厚さが、約２５から２００ナノメートル、約２５から１５０ナノメートル、約２５から１００ナノメートル、約２５から７５ナノメートル、または、約２５から５０ナノメートルの１つまたは複数の範囲内にある、前記エレクトロウェッティング表示装置。
【請求項７】
請求項１に記載のエレクトロウェッティング表示装置であって、前記第１の支持板が、前記第１の電極に対する電位の印加を制御するトランジスタを含み、前記トランジスタが、ソース端子、前記第１の電極に電気的に接続されるドレイン端子、前記ソース端子を前記ドレイン端子に接続するチャンネル、及び、誘電材料により前記チャンネルから分離されるゲート端子を含み、前記チャンネルを介した前記ソース端子と前記ドレイン端子との間の電流の流れが、前記ゲート端子に対する電位の印加により制御可能であり、前記チャンネルが前記半導体材料を含む、前記エレクトロウェッティング表示装置。
【請求項８】
請求項７に記載のエレクトロウェッティング表示装置であって、前記チャンネルが前記半導体材料の層を含み、前記第１の電極が前記半導体材料の層を含み、各前記層が、互いに対して実質的に平行の２つの実質的に平坦な面を有し、各前記層の厚さが実質的に同一であり、各前記層の前記厚さが、前記実質的に平坦な面のうちの１つの平面と垂直の方向に規定される、前記エレクトロウェッティング表示装置。
【請求項９】
請求項８に記載のエレクトロウェッティング表示装置であって、各前記層の前記厚さが、約２５から２００ナノメートル、約２５から１５０ナノメートル、約２５から１００ナノメートル、約２５から７５ナノメートル、または、約２５から５０ナノメートルの１つまたは複数の範囲内にある、前記エレクトロウェッティング表示装置。
【請求項１０】
請求項７に記載のエレクトロウェッティング表示装置であって、前記第１の電極が前記半導体材料を含み、前記チャンネル及び前記第１の電極の前記半導体材料の堆積構造が実質的に同一である、前記エレクトロウェッティング表示装置。
【請求項１１】
請求項７に記載のエレクトロウェッティング表示装置であって、前記第１の電極が前記半導体材料を含み、前記第１の電極及び前記チャンネルが、化学気相成長、プラズマ励起化学気相成長、または、物理気相成長の１つまたは複数を使用して形成される、前記エレクトロウェッティング表示装置。
【請求項１２】
請求項７に記載のエレクトロウェッティング表示装置であって、前記第１の電極が前記半導体材料を含み、前記第１の支持板が、前記誘電材料を含み、且つ、前記チャンネル及び前記第１の電極が位置決めされる面を有する、層を備え、前記誘電材料を含む前記層の少なくとも一部が、前記チャンネルから前記ゲート端子を分離する、前記エレクトロウェッティング表示装置。
【請求項１３】
請求項１に記載のエレクトロウェッティング表示装置であって、前記第１の支持板が、前記第１の電極の面上に位置決めされ、且つ、前記第１の流体と隣接する面を有する、流体隣接層を備え、前記流体隣接層が、実質的にゼロ電圧が前記第１の電極と前記第２の電極との間に印加されるとき、前記第２の流体に対してよりも、前記第１の流体に対して湿潤性が大きい材料を含む、前記エレクトロウェッティング表示装置。
【請求項１４】
請求項１に記載のエレクトロウェッティング表示装置であって、前記第２の支持板が、前記第２の電極が位置決めされる面を有する基板を備え、前記第２の電極が前記半導体材料を含む、前記エレクトロウェッティング表示装置。
【請求項１５】
エレクトロウェッティング素子を備えるエレクトロウェッティング表示装置のための第１の支持板であって、
前記第１の支持板及び第２の支持板と、
前記第１の支持板と前記第２の支持板との間に配置される第１の流体及び第２の流体であって、前記第１の流体が前記第２の流体と混和できない、前記第１の流体及び前記第２の流体と、
前記第１の支持板に位置される第１の電極、及び、前記第１の電極と前記第２の流体との間に電圧を印加するために、前記第２の流体と電気的に接触する第２の電極と
を含み、
前記第１の支持板が、低温多結晶シリコン含有の半導体材料を含む前記第１の電極を備える、
前記第１の支持板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロウェッティング装置の電極に関する。
【背景技術】
【０００２】
エレクトロウェッティング表示装置が知られている。このような装置の一例のエレクトロウェッティング素子のオフ状態では、オイル層が表示領域を覆っている。オン状態では、オイル層が表示領域を覆わないように収縮される。素子をオン状態に切り換えるには、電圧が、電極、及びオイルと混和できない導電性流体を介して印加される。素子をオフ状態に切り換えるには、電圧がオフに切り換えられる。
【０００３】
例えば、スイッチング性能の品質を改善するために、エレクトロウェッティング素子に対する改善を提供することが望ましい。
【発明の概要】
【課題を解決するための手段】
【０００４】
第１の支持板、第２の支持板、第１の流体、及び、当該第１の流体と混和できない第２の流体を有するエレクトロウェッティング素子を備えるエレクトロウェッティング表示装置。電圧が、第１の電極と第２の電極との間に印加されてよい。第１の電極及び第２の電極の少なくとも１つが、半導体材料を含む。
【図面の簡単な説明】
【０００５】
【図１】エレクトロウェッティング表示装置の例示的な画素の断面図を概略的に示す。
【図２】表示装置の支持板の平面図を概略的に示す。
【図３】エレクトロウェッティング装置の支持板を製造する例示的な方法に関するフローチャートを示す。
【発明を実施するための形態】
【０００６】
図１は、複数の画素または表示素子２を含むエレクトロウェッティング表示装置１の或る実施例の一部の概略断面図を示し、図面では、複数の画素または表示素子２のうちの１つが示されており、また、それらは、エレクトロウェッティングセルまたはエレクトロウェッティング素子と呼ばれてもよい。装置における他のエレクトロウェッティング素子が、図１に示したものと同様に構成されてよいことを理解すべきである。表示素子の横方向の範囲が、２つの点線３、４により図に示されている。表示素子は、第１の支持板５及び第２の支持板６を含む。支持板は、各表示素子の別個の部分であってもよいが、支持板は、複数の表示素子により共通に共有されてよい。支持板は、ガラスまたはポリマー基板７ａ、７ｂを含んでよく、剛性または可撓性であってよい。
【０００７】
表示装置は、表示装置により形成される画像または表示を観視できる観視側８、及び、後部側９を有する。図において、この実施例においては基板７ａの面である、第１の支持板５の面が、後部側９を規定し、この実施例においては第２の支持板の基板７ｂの面である、第２の支持板６の面が、観視側８を規定し、あるいは、他の実施例においては、第１の支持板の面が観視側を規定してもよい。表示装置は反射性、透過性、または、半透過性タイプに属してよい。表示装置は、セグメント化された表示タイプに属してよく、当該タイプにおいて、画像はセグメントから構成されてよく、各セグメントはいくつかの表示素子を含む。表示装置は、当業者に知られているように、アクティブマトリックス駆動表示装置であってよい。複数の表示素子は単色であってよい。カラー表示装置の場合、表示素子はグループに分割されてよく、各グループが異なるカラーを有し、あるいは、個々の表示素子が、異なるカラーを示すことが可能であってもよい。
【０００８】
支持板間の空間１０は、２つの流体、すなわち、第１の流体１１及び第２の流体１２で充填され及びそれらのうちの少なくとも１つは、液体であってもよい。第１及び第２の流体は、それゆえ、第１の支持板と第２の支持板との間に配置される。第２の流体は、第１の流体と混和できない。それゆえ、第１の流体及び第２の流体は、実質的に互いと混合せず、いくつかの実施例においては、任意の程度まで互いと混合しない。第１及び第２の流体の不混和性は、第１及び第２の流体の、例えば、それらの化学成分といった特性によるものであり、第１及び第２の流体は、互いから分離されたままである傾向があり、それゆえ、第１及び第２の流体の均一混合物を形成するように互いと混合することがない傾向がある。この不混和性により、第１及び第２の流体は、第１の流体の体積と第２の流体の体積との境界を規定する界面で互いにぶつかり、この界面または境界は、メニスカスと呼ばれることがある。第１及び第２の流体が実質的に互いと混合しないことについて、いくつかの実施例において、第１及び第２の流体のある程度の混合はあってもよいが、第１の流体の体積の大部分は、第２の流体の体積の大部分と混合しないという点で、これは無視し得るものと考えられることが想定される。
【０００９】
第２の流体は導電性または極性であり、水であってもよく、または、塩化カリウムの水溶液などの塩溶液であってもよい。第２の流体は、電解液と考えられてよい。第２の流体は透明であってもよく、そうではなく、着色されたもの、白、吸収性のもの、または、反射性のものであってもよい。第１の流体は非導電性であり、例えば、ヘキサデカンのようなアルカンであってもよく、または、シリコーンオイルなどのオイルであってもよい。
【００１０】
第１の流体は、光学スペクトルの少なくとも一部を吸収してよい。第１の流体は、光学スペクトルの一部に対して透過性であってよく、カラーフィルターを形成する。このために、第１の流体は、顔料粒子または染料の添加により着色されてもよい。あるいは、第１の流体は、黒であってもよく、すなわち、例えば、第１の流体に入射する可視光の９０％またはそれ以上といった、光学スペクトルの実質的に全部を吸収してもよく、または、反射性のものであってもよい。反射性の第１の流体は、可視スペクトル全体を反射してよく、層を白く見せ、または、部分的に層に色を持たせる。
【００１１】
支持板５は、絶縁層１３を含む。絶縁層は、透明または反射性であってもよい。絶縁層１３は、表示素子の壁の間に延在してよい。第２の流体１２と絶縁層の下に配置される電極との間の短絡を防止するために、絶縁層の層が、図に示すように、複数の表示素子２へ連続して延在してよい。絶縁層は、表示素子２の空間１０に面し、且つ、第１の流体により少なくとも部分的に隣接される、面１４を有する。この実施例において、面１４は疎水性である。絶縁層の厚さは２マイクロメートルよりも薄くてもよく、また、１マイクロメートルよりも薄くてもよい。
【００１２】
絶縁層は、疎水性層であってもよく、あるいは、絶縁層は、第１の流体と隣接する疎水性層１５（すなわち、流体隣接層）、及び、所定の誘電性特性を有するバリヤ層１６を含んでもよく、疎水性層１５は、図に示すように、バリヤ層１６よりも空間１０に近接している。疎水性層は、図１に概略的に示されており、テフロン（登録商標）ＡＦ１６００から形成されてもよい。バリヤ層１６は、基板の平面に垂直の方向に、５０ナノメートルから５００ナノメートルの間の厚さを有してよく、酸化ケイ素若しくは窒化ケイ素若しくはこれらの積み重ね（例えば、酸化ケイ素‐窒化ケイ素‐酸化ケイ素）のような無機材料から、または、ポリイミド若しくはパリレンのような有機材料から作られてよい。バリヤ層は、誘電率の異なる多数の層を含んでもよい。疎水性層は、例えば、ＡＦ１６００またはＡＦ１６０１（１００７  Ｍａｒｋｅｔ  Ｓｔ．，Ｗｉｌｍｉｎｇｔｏｎ，Ｄｅｌａｗａｒｅ，ＵＳＡ所在の、ＤｕＰｏｎｔ社から入手可能である）、Ｈｙｆｌｏｎ  ＡＤ（登録商標）（ｒｕｅ  ｄｅ  Ｒａｎｓｂｅｅｋ，３１０‐Ｂ‐１１２０  Ｂｒｕｓｓｅｌｓ，Ｂｅｌｇｉｕｍ所在の、Ｓｏｌｖａｙ、Ｓｏｌｖａｙ  ＳＡ社から入手可能である）、Ｃｙｔｏｐ（ＰＯ  Ｂｏｘ  ４，Ｙｏｒｋ  Ｈｏｕｓｅ，Ｈｉｌｌｈｏｕｓｅ  Ｉｎｔｅｒｎａｔｉｏｎａｌ，Ｔｈｏｒｎｔｏｎ  Ｃｌｅｖｅｌｅｙｓ，Ｌａｎｃａｓｈｉｒｅ  ＦＹ５  ４ＱＤ，Ｕｎｉｔｅｄ  Ｋｉｎｇｄｏｍ所在のＡＧＣ  Ｃｈｅｍｉｃａｌｓ  Ｅｕｒｏｐｅ，  Ｌｔｄ社より入手可能である）、または、任意の他の低表面エネルギーポリマーなどの、非晶質フッ素ポリマー層から形成されてよい。非ポリマー材料が疎水性層を形成するのに使用されてもよいことがさらに想定される。別の実施例において、下記で説明するように、第１の電極１７を形成するのに使用される材料を考慮すると、絶縁層は、疎水性層のみを含んでもよく、すなわち、別個のバリヤ層は不要であってもよく、このような実施例において、流体隣接層が第１の電極上に形成される。
【００１３】
後述の、電圧が第１の電極と第２の電極との間に印加されないオフ状態において、第１の流体が、絶縁層１３の面に関して、第２の流体１２よりも高い、すなわち、より大きい湿潤性を有するので、面１４の疎水性特徴により、第１の流体１１が絶縁層１３に優先的に付着することになる。湿潤性は、固体の面に対する流体の相対的親和性に関する。湿潤性は、流体と固体の面との間の接触角によって測定されてよい。接触角は、流体‐固体境界での流体と固体との間の表面張力の差により決定される。例えば、表面張力の差が大きいと、疎水性特性を示すことができる。
【００１４】
各表示素子２は、第１の支持板５の一部として第１の電極１７を含み、すなわち、第１の電極は、第１の支持板に位置される。示した実施例には、素子ごとに１つのこのような電極１７がある。電極１７は、絶縁層１３により流体から分離され、隣接する表示素子の電極は、例えば非導電性層により互いから電気的に絶縁される。いくつかの実施例において、さらなる層が絶縁層１３と電極１７との間に配置されてもよい。電極１７は、任意の所望の外形または形状とすることができる。
【００１５】
実施例において、スイッチ素子が、第１の電極１７に対する電位の印加を制御するように、そしてそれゆえ、表示素子の第１の電極と第２の電極との間の電圧の印加を制御するために使用される。図１を使用して説明される実施例において、スイッチ素子は、第１の支持板に位置される、薄膜トランジスタ（ＴＦＴ）などのトランジスタである。トランジスタは、ソース端子Ｓ、第１の電極１７に電気的に接続されるドレイン端子Ｄ、ソース端子をドレイン端子に接続するチャンネルＣ、及び、ゲート端子Ｇを含む。ゲート端子Ｇは、チャンネルＣからゲート端子Ｇを電気的に絶縁する誘電材料により、チャンネルＣから分離される。ソース端子は、図１に概略的に示される信号線１８により電位を供給される。ゲート端子Ｇは、ゲート信号線ＧＳＬにより電位を供給される。当業者に知られているように、電位は、適切な電位をゲート端子に印加することにより、第１の電極１７に印加されてよく、これが、電気的に非導電状態から電気的に導電状態へ、チャンネルの状態を変化させる。このように、ソース端子に印加される電位が、チャンネルを介して第１の電極へ伝えられてもよいように、トランジスタは、電気的に導電状態に切り換えられてよい。言い換えると、ソース端子とドレイン端子との間の、チャンネルを介した電流の流れは、ゲート端子に対する電位の印加により制御可能である。アクティブマトリックス構成において、当業者に理解されるように、流体の構成を制御するために、第１の電極に印加される電位の大きさ、及び、電位が第１の電極に印加されるときを制御するように、ソース端子は、信号線により列ドライバに接続されてよく、ゲート端子は、ゲート信号線により行ドライバに接続されてよい。
【００１６】
図１の実施例において、ゲート端子Ｇは、第１の支持板の基板７ａ上に、導電性の金属の層として形成される。例えば、窒化ケイ素または二酸化ケイ素といった誘電材料ＤＭの層が、ゲート端子Ｇ上に形成される。半導体材料の層が、誘電材料ＤＭ上にチャンネルＣとして形成され、当該チャンネルは、少なくとも部分的にゲート端子に重複し、ソース端子及びドレイン端子はそれぞれが導電性の材料から形成されている。ドレイン端子は、例えば、ドレイン端子の一部が第１の電極の一部と重複するように形成される状態で、第１の電極と電気的に接触するように形成される。ソース端子及びドレイン端子は互いに接触しないが、代わりに、ドレイン端子とソース端子との間で、チャンネルＣにより互いに接続される。バリヤ層１６がその後、ドレイン端子及びソース端子上、ならびに、チャンネルＣの露出した半導体材料上に形成される。チャンネルは、第１の電極を形成するのに使用される半導体材料から形成されてよく、ドレイン、ソース、及びゲート端子は、例えば、モリブデン（Ｍｏ）、モリブデン（Ｍｏ）及びクロム（Ｃｒ）を含む合金、またはアルミニウム（Ａｌ）のうちの任意のものから形成されてよい。
【００１７】
この実施例において、表示素子が反射性表示素子として機能するように、第１の支持板は反射板Ｒを含む。コンデンサ極板ＣＳＴは、この実施例において、誘電材料ＤＭにより分離される、他のコンデンサ極板として働く第１の電極１７を有する蓄積コンデンサを形成するために、第１の支持板の一部でもあり、蓄積コンデンサは、第１及び第２の電極により形成されるコンデンサと並列に接続されており、これにより、ゲート端子から電位を除去することによりトランジスタをオフに切り換えた後に、より長い間、電圧が第１の電極と第２の電極との間に印加され得る。反射板及びコンデンサ極板ＣＳＴはそれぞれが、この実施例において、第１の電極の基板７ａ上に層として形成される。反射板及びコンデンサ極板のそれぞれは、例えば、モリブデン（Ｍｏ）、モリブデン（Ｍｏ）及びクロム（Ｃｒ）を含む合金、またはアルミニウム（Ａｌ）のうちの任意のものから形成され、誘電材料ＤＭの層により、互いから、及び、第１の電極から分離される。他の実施例では、反射板Ｒまたはコンデンサ極板ＣＳＴのいずれか一方または両方が無くてもよい。別の実施例では、反射板Ｒが無くてもよいが、コンデンサ極板ＣＳＴが、第１の電極１７のより大きな範囲により重複されるように横方向に延在することにより、示したよりも大きな横方向の範囲を有してもよい。
【００１８】
第２の支持板６は、本明細書において第２の電極と呼ばれる電極１９を含み、電極１９は、表示素子の壁の間に延在してもよく、または、図に示すように、複数の表示素子２上に連続的に延在してもよい。電極１９は第２の流体１２と電気的に接触し、この実施例においては、全ての表示素子に共通である。この実施例における第２の電極は、第２の支持板の基板７ｂの面上に層として形成される。第２の信号線２０は、第２の電極１９に接続される。あるいは、第２の電極は、第２の流体に電位を印加するための、第２の流体と電気的に接触する任意の素子であってもよい。例えば、第２の電極が第２の流体と電気的に接触する場合、第２の電極は、層として形成されなくてもよく、及び／または、支持板の縁辺に配置されてもよい。全ての素子が第２の流体により流体的に相互接続され、且つ、第２の流体を共有し、壁によって妨げられない場合、この電極は、全ての素子に共通であってよい。いくつかの実施例における第２の電極は、第１または第２の支持板のいずれか一方の一部を形成しなくてもよい。他の実施例において、第２の電極は、電位が第２の流体に印加され得るように、第２の流体と電気的に接触するピンまたは複数の素子として形成されてもよい。表示素子２は、信号線１８と２０との間に印加される電圧Ｖによって制御されてよく、それゆえ、電圧Ｖは第１の電極と第２の流体との間に印加される。信号線１８、２０、ＧＳＬは、当業者に理解されるように、基板７ａ上の制御線の行列に結合されてよく、制御線は、表示装置により提供される画像を制御するように、各表示素子に印加される電圧を制御するための表示駆動システムに結合される。
【００１９】
この実施例における第１の流体１１は、表示素子の断面に沿った壁２１により１つの表示素子に閉じ込められる。表示素子の断面は、任意の外形を有してよく、表示素子が行列形状で配置される場合、断面は、正方形または長方形であってよい。壁が絶縁層１３から突出する構造として示されているが、壁は、そうではなく、親水性または低疎水性層などの、第１の流体をはじく支持板の面層の少なくとも一部であってもよい。壁は、第１の支持板から第２の支持板へ延在してよいが、そうではなく、図１に示すように、第１の支持板から第２の支持板へ部分的に延在してもよい。点線３及び４により示される、表示素子の範囲は、壁２１の中心により規定される。点線２２及び２３により示される、表示素子の壁の間の面１４の領域は、表示領域２４と呼ばれ、当該領域上で表示エフェクトが生じる。表示エフェクトは、上述した印加される電圧Ｖの大きさに基づいて、第１及び第２の流体が、表示領域により規定される面に隣接する範囲によって決まる。印加される電圧Ｖの大きさは、それゆえ、エレクトロウェッティング素子内の第１及び第２の流体の構成を決定する。言い換えると、表示エフェクトは、表示素子における第１及び第２の流体の構成によって決まり、その構成は、表示素子の電極に印加される電圧の大きさによって決まる。１つの流体構成から異なる流体構成にエレクトロウェッティング素子を切り換える場合、表示領域面に隣接する第１の流体の範囲がそれぞれ増加または減少するとともに、表示領域面に隣接する第２の流体の範囲が、増加または減少してもよい。
【００２０】
図２は、第１の支持板の、図１における疎水性面１４の平面図における矩形の画素の行列を示す。図１における点線３及び４に対応する、図２における中心画素の横方向の範囲が、点線２６により示される。線２７は、壁の内縁を示し、当該線は、表示領域２３の端部でもある。
【００２１】
本明細書で述べる実施例において、第１の流体は、第１の支持板の面の少なくとも一部に隣接し、この面は、本実施例において、表示領域２４を提供する疎水性層１５の面である。ゼロまたは実質的にゼロ電圧が電極１７と１９との間に印加される場合、すなわち、エレクトロウェッティング素子がオフ状態にある場合、第１の流体１１は、図１に示すように、壁２１の間に層を形成する。電圧を印加すると、第１の流体は、図１または図２における点線の外形２５により示すように、例えば壁に対して収縮する。印加される電圧の大きさに基づく、第１の流体の制御可能な外形は、画素を光弁として機能させて、表示領域２３に表示エフェクトを提供するのに使用される。第１の流体を収縮させるように電圧を印加する場合、第２の流体は、この実施例においては表示領域２３である、第１の支持板の面の少なくとも一部に隣接し、第２の流体隣接の領域の大きさは、第１の流体収縮の範囲によって決まる。このように、第１の流体を収縮させるように電圧を印加する場合、第２の流体が、面に隣接する第１の流体の一部を移動させ、そうすることで、第１の流体を収縮された形状にさせる。
【００２２】
例えば、表示領域との第２の流体の隣接を増加させるように流体を切り換えることが、素子により提供される表示エフェクトの輝度を増加させ得る。
【００２３】
この表示エフェクトは、観視者が、表示装置の観視側を眺める場合に見る表示状態を決定する。表示状態は、任意の中間のグレー状態を有する、黒から白であってよく、カラー表示装置においては、表示状態はさらにカラーを含んでもよい。
【００２４】
第１及び第２の電極の少なくとも１つを酸化インジウムスズ（ＩＴＯ）から形成することが知られている。ＩＴＯは、適切な光透過性を備え、且つ、適切な導電率を備える層として形成できるので、エレクトロウェッティング素子において電極材料として一般に使用される材料である。
【００２５】
第１及び第２の電極の一方または両方を形成するのにＩＴＯを使用することには問題があることが、現在、発明者によって確認されている。例えば、既知の装置において第１及び第２の電極のいずれか一方を形成するために、ＩＴＯの層が、例えば、ＲＦ（高周波）スパッタリングなどのスパッタリングといった、物理気相成長（ＰＶＤ）技法を使用して一般に形成される。ＲＦスパッタリングは、グロープラズマ放電によりスパッタリングされるべきターゲット材料をボンバードして、ＩＴＯ層を形成すべき基板上の後続の堆積のために、材料の蒸気を形成させることを含む。例えばスパッタリングといったＰＶＤは、均一の厚さを有さない、及び／または、平滑面を有さないＩＴＯの層が形成されることを導くことがあり、この層上に追加の層が形成されてもよい。さらに、ＩＴＯ層は多孔性であってよい。この不均一性と、平滑な、すなわち実質的に平坦な面の欠如とは、スパッタ堆積パラメータの制御が不十分なことによるＩＴＯの不規則な堆積が原因であろう。それゆえ、第１の電極の場合、例えば、上記で説明したバリヤ層または疎水性層といった、ＩＴＯ層上に施される層は、ＩＴＯ層の面から突出する様々な直径の無作為に分散したＩＴＯ粒子により、望ましくなく汚染されることがある。これは、ＩＴＯ層上に施される層における欠陥をもたらすことがあり、例えば、第１または第２の流体に、疎水性及びバリヤ層を貫通して第１の電極に到達することを可能とし得る、バリヤ層及び／または疎水性層における欠陥をもたらすことがある。さらに、バリヤ層及び／または疎水性層などの層をＩＴＯ層の不規則な面上に施す場合、結果として生じるバリヤ及び／または疎水性層は、やはり、不規則な面または不均一の厚さを有することがある。これらの欠陥及び不規則性は、流体と第１の電極との間の不均一の厚さの誘電材料に起因する電界の強度に対する影響により、表示素子の寿命を減少させること、及び、表示素子の流体スイッチング性能に影響を及ぼすことが指摘されている。
【００２６】
第１及び第２の電極のいずれか一方または両方を形成する材料の条件は、電圧が、流体の正確なスイッチングのために第１の電極と第２の電極との間に印加され得るように、導電率が適切であることを含む。表示素子の構造により、材料が、適切な光透過性をさらに必要とすることもある。
【００２７】
実施例において、これらの問題の少なくとも１つが、半導体材料、すなわち、半導体から、第１及び第２の電極の少なくとも１つを形成することにより克服できることが、発明者によって現在確認されている。それゆえ、第１及び第２の電極の両方が、半導体材料から形成されてよい。
【００２８】
半導体材料の特性は、対象となる半導体材料によって決まるが、一般に、半導体は、所与の温度で、電気絶縁体よりも高い導電率を有し、且つ、金属などの導電体よりも低い導電率を有する。導電率の程度は、半導体材料における、半導体材料の原子間の原子結合に使用されない自由電子及び／または正孔の数によるものであってよい。実施例として、アルミニウムなどの金属は、５．９６１Ｅ７ジーメンスの導電率を有し、低温ポリシリコンなどの半導体は、１．５６‐Ｅ３ジーメンスの導電率を有し、テフロン（登録商標）などの絶縁体は、１０Ｅ‐１６ジーメンスの導電率を有する。これらの値のそれぞれは、以下で規定する室温及び標準大気圧で与えられたものである。
【００２９】
所与の温度での半導体材料の導電率は、異なる素子または材料の原子を半導体材料に導入することにより調整されてもよい。この技法は、ドーピングと呼ばれ、電気を通すために自由電子及び／または正孔の数を増加できる。ドープされた半導体材料は、不純物半導体材料と呼ばれることもある。
【００３０】
ＩＴＯは酸化インジウムから形成され、酸化インジウムは、表示素子の電極を形成する目的で、ＩＴＯが、金属レベルの導電率を示す程度まで、すなわち、半導体の導電率特徴ではなく、金属を思わせる導電率を示す程度まで、スズにより一般にドープされることが留意される。それゆえ、当技術分野において、ＩＴＯは縮退半導体と呼ばれることがあることが留意されるが、ＩＴＯは、半導体であると考えられない。縮退半導体は、実施例において、半導体の導電率特性をもはや示さない程度までドープされているが、代わりに、金属の導電率特徴を有する半導体材料であると考えられてよい。それゆえ、本明細書で述べる実施例において、第１及び第２の電極の少なくとも１つは、非縮退半導体材料、すなわち、縮退でない半導体材料から形成されてよく、いくつかのこのような実施例において、半導体材料は、非縮退である不純物半導体材料であってよく、つまり、半導体材料はドープされるが、半導体材料が金属レベルの導電率を有する程度まではドープされない。理解しやすいように、本明細書における半導体材料の定義は、ＩＴＯを含まない。
【００３１】
他の実施例において、半導体材料は真性半導体材料である。実施例における真性半導体材料は、ドープされない、すなわち、非ドープであり、且つ、半導体の導電率特徴を有する材料である。それゆえ、真性半導体材料は、非縮退半導体材料であってよい。いくつかの実施例において、真性半導体材料は、非金属半導体材料、有機ポリマー、または、少なくとも１つのメタロイド元素を含む材料の１つであってもよく、これらは以下でさらに詳細に説明される。真性半導体材料の一例は、微結晶シリコンまたは低温ポリシリコン（ＬＴＰＳ）などのポリシリコンであり、これらはさらに以下で実施例において説明される。第１及び第２の電極の少なくとも１つを形成するための真性半導体材料の他の例は、例えば、酸化インジウムとガリウム酸化亜鉛を交互にした層の積み重ねによる、例えばインジウムガリウム酸化亜鉛（ＩＧＺＯ）といったガリウムベースの半導体材料を含み、各層は、数十ナノメートルの程度の厚さを有し、且つ、微結晶グレイン、すなわち、例えば、ポリフルオレン若しくはポリ（メタクリル酸メチル）（ＰＭＭＡ）といった有機ポリマー半導体材料、またはグラフェンを含む。
【００３２】
第１及び第２の電極の少なくとも１つを形成するための半導体材料が金属を含まない、すなわち、半導体材料が例えば非金属である実施例において、例えば、半導体材料が、代わりに、シリコンなどの、金属及び非金属特性の両方を示す少なくとも１つのメタロイド元素から形成される場合、ＰＶＤ（例えばスパッタリング）よりも、よりクリーン且つより制御可能な堆積技法が、第１及び第２の電極の少なくとも１つを形成するのに使用されてよい。例えば、プラズマ励起化学気相成長（ＰＥＣＶＤ）または減圧ＣＶＤ（ＬＰＣＶＤ）などの化学気相成長（ＣＶＤ）技法が使用されてよい。化学気相成長は、堆積すべき材料が金属を含む場合、必要とされるガスが有毒であり、且つ、発生させるのが困難であることがあるので、使用がより困難である。しかし、半導体材料が金属を含まない場合、例えば、半導体材料が、例えばＬＴＰＳまたは微結晶シリコンといったポリシリコンである場合、ＣＶＤ技法が、より利用しやすく、且つ、ＰＶＤよりも、よりクリーン且つより制御可能な堆積技法を提供する。それゆえ、汚染物質の減少及び電極の面の均一性の向上が、表示素子にもたらすことができ、つまり、電極形成の品質が向上される。それゆえ、例えば、第１の電極がＰＥＣＶＤを使用して形成される場合、第１の電極の厚さＴ１（バリヤ層１６と隣接する第１の実質的に平坦な面Ｓ１と、当該第１の実質的に平坦な面Ｓ１と実質的に平行であり、且つ、反射板Ｒと第１の電極との間の誘電体層ＤＭに隣接する、第２の実質的に平坦な面Ｓ２との間の厚さとして、図１における実施例に示されており、当該厚さは、実質的に平坦な面のうちの１つの平面と垂直の方向に規定される）は、第１の電極の横方向の範囲全体にわたりより均一であってよい。それゆえ、疎水性層もまた、より均一の厚さを有することができ、加えて、表面粗さがほとんどなく、この結果、より平坦な面１４が第１の流体と隣接し、これによりスイッチング性能の改善が提供される。さらに、汚染物質の減少により、バリヤ及び／または疎水性層における欠陥はおそらくほとんどないか、または全くなくなり、これにより、例えば、第１及び／または第２の流体を第１の電極と接触させ得るチャンネルの存在を減少させることにより、ディスプレイの性能及び寿命を改善できる。さらに、ＣＶＤ技法は、ＰＶＤ技法よりも希薄または密集した、第１の電極材料の層を形成できる。それゆえ、より希薄な第１の電極であれば、必要とされる材料が少なく、これにより、表示素子の製造コストを削減でき、また、第１の電極の光透過性を増加でき、それゆえ、表示素子の表示エフェクトの輝度が改善される。さらに、ＬＴＰＳなどのポリシリコン、第１の電極は、ＩＴＯの第１の電極と類似の導電率を提供してよく、それゆえ、表示素子に同等のスイッチング性能を提供できる。加えて、チャンネル及び第１の電極の機能が異なるにも関わらず、同一の半導体材料が、トランジスタの第１の電極及びチャンネルに使用されてよい。
【００３３】
第１及び第２の電極の少なくとも１つがポリフルオレン化合物から形成される実施例において、ポリフルオレンは、電着または電気化学的若しくは電解重合プロセスを使用して、または、他の実施例において、スピンコーティングまたはＣＶＤを使用して、堆積されてよい。第１及び第２の電極の少なくとも１つがＰＭＭＡから形成される他の実施例において、エマルション重合、溶液重合、またはバルク重合が、ＰＭＭＡを形成するためのプロセスとして、例えば面上の薄膜として使用されてよく、他の実施例において、ＣＶＤが使用されてもよい。
【００３４】
第１の電極及び第２の電極の少なくとも１つを形成するために、例えば縮退半導体といった金属の導電率を備える材料を使用すると、例えば、第２の流体が、既知のエレクトロウェッティング表示素子の第１及び第２の電極のいずれか一方のＩＴＯ材料と接触した場合に、表示装置の寿命に影響を及ぼすことがあると信じられている。例えばＬＴＰＳまたは微結晶シリコンといったポリシリコンから第１及び第２の電極の少なくとも１つを形成すると、実施例において、表示装置の寿命を改善できる。
【００３５】
実施例において、第１の電極及び第２の電極の少なくとも１つは、多結晶、低温多結晶シリコン（ＬＴＰＳ）、単結晶シリコン、または微結晶シリコンの１つまたは複数を含む半導体材料から形成される。別の状況ではナノ結晶シリコンと呼ばれることもある微結晶シリコンには、結晶シリコンのグレイン、すなわち、シリコン原子が結晶格子を形成する領域がある。当該シリコン原子は、アモルファスシリコンの１つまたは複数領域内に、すなわち、シリコン原子が結晶格子を形成しない非晶質シリコンの領域内に分散されるものである。単結晶シリコンでは、シリコン原子の全てが、単一の連続的な結晶格子を形成し、すなわち、例えば、他の領域と比較して、結晶格子配向が異なる領域を有さない。別の状況ではポリシリコンと呼ばれることもある多結晶シリコンは、主に、例えば完全に、結晶シリコンの領域から形成され、別の状況ではグレインと呼ばれることもある各領域内で、当該シリコンは単結晶格子を形成するが、１つの領域の結晶格子の配向は、隣接する領域の結晶格子の配向と整合しなくてもよく、各領域は、例えば０．３から５マイクロメートルの最大寸法を有してよい。ＬＴＰＳは、アモルファスシリコンにより開始される場合、結晶シリコンの領域を形成するように、低温アニールプロセスを使用して形成される多結晶シリコンの一例である。或る実施例が後述される。
【００３６】
第１及び第２の電極の少なくとも１つが、例えばＬＴＰＳといったポリシリコンから形成される実施例において、ポリシリコンは、約５０から１００，０００オーム／スクエアの範囲内のシート抵抗を有する。「約」という用語の使用は、例えば製造公差内での、本明細書で与えられるシート抵抗値の変動を示し、いくつかの実施例において、このような変動はない。例えば、ＬＴＰＳは、実施例において、７０オーム／スクエアのシート抵抗を有してもよい。シート抵抗は、当業者に知られた、材料の薄膜の抵抗の測定である。本明細書で与えられる値は、７６０トルの標準的な大気圧で、室温すなわち摂氏２０度で取られたものであり、シート抵抗値は、４探針プローブを使用したマルチメータ機器を使用して測定されてよい。
【００３７】
実施例において、図１に示したチャンネルＣは、上記で挙げた半導体材料の１つの層から形成され、第１の電極は、チャンネルを形成するものと類似または同一の半導体材料の層から形成される。この実施例におけるチャンネルは、厚さＴ２（バリヤ層１６の一部に隣接する第１の実質的に平坦な面Ｓ３と、当該第１の実質的に平坦な面Ｓ３と実質的に平行であり、且つ、ゲート端子ＧとチャンネルＣとの間の誘電体層ＤＭに隣接する、第２の実質的に平坦な面Ｓ４との間の厚さとして、図１における実施例に示してあり、当該厚さは、実質的に平坦な面のうちの１つの平面と垂直の方向に規定される）を有し、厚さＴ２は、第１の電極の厚さＴ１と実質的に同一である。実質的に平行、実質的に平坦、及び、実質的に同一に関して、本明細書の実施例における、実質的に、という用語の使用は、製造技法によりもたらされる差を考慮してよい。それゆえ、例えば、２つの平坦な面は、それらが、許容可能な製造公差内で互いに対して平行である場合、実質的に平行としてよい。実質的に平坦は、製造公差を考慮して、面が概ね平坦であること、すなわち、面が大部分は平坦であることを意味すると受け取ってよい。第１の電極の厚さＴ１及びチャンネルＣの厚さＴ２は、例えば、約２５から２００ナノメートル、約２５から１５０ナノメートル、約２５から１００ナノメートル、約２５から７５ナノメートル、または、約２５から５０ナノメートルの１つまたは複数の範囲内にあってよい。「約」という用語の使用は、例えば、製造公差内で、本明細書で与えられた厚さの値の変動を示し、いくつかの実施例においては、このような変動がない。
【００３８】
第１の電極がチャンネルと同一の半導体材料から形成される実施例において、チャンネル及び第１の電極は、例えば、導体材料がＬＴＰＳである場合、例えばＰＥＣＶＤといった同一の堆積技法を使用して形成されてよい。別の実施例において、第１の電極及びチャンネルは、それゆえ同時に形成されてよく、すなわち、第１の電極が形成されるときに、チャンネルもまた、同一の堆積技法を使用して形成されてよい。それゆえ、チャンネルからゲート端子を分離する誘電材料ＤＭの層を例えば形成する誘電材料の層上にチャンネル及び第１の電極を例えば形成することにより、チャンネル及び第１の電極が１つの処理ステップにおいて形成できるので、第１の支持板の製造が簡素化できる。例示的な堆積技法には、半導体材料に応じて、ＣＶＤ、ＰＥＣＶＤまたはＰＶＤの１つまたは複数が含まれる。上記で説明したように、ＣＶＤ及びＰＥＣＶＤは、よりクリーンな技法を提供し、ＰＶＤよりも実質的に平坦な面をもたらす。電極及び／またはチャンネルを形成するのに使用される堆積技法が、例えば、透過電子顕微鏡法または走査透過電子顕微鏡法などの高解像度顕微鏡技法を使用して表示素子に発見されてよい。例えば、ＰＥＣＶＤにより形成される材料の層は、例えばＰＶＤにより形成される材料の層よりも高密度の異なる構造を実証でき、そうした層は、例えば、グレインサイズがより大きな、より多孔性のものであってよい。材料構造の分析は、堆積技法を発見するのに使用できる。このように、堆積構造、すなわち、使用される堆積技法の結果として生じる材料の構造は、使用される堆積技法を示すために特定及び使用されてよい。
【００３９】
実施例において、例えば、図１に示した第１の支持板を形成するために、ゲート端子Ｇ、反射板、及び、蓄積コンデンサ極板ＣＳＴが、当業者に理解されるように、例えばスパッタリングなどのＰＶＤ技法を使用して、適切なマスクを用いて、基板の面上に堆積される。誘電材料ＤＭの層が、その後、例えばＣＶＤ技法を使用して形成されてよい。図３を参照すると、面が提供されてよく、それに続いて、第１の電極及び第２の電極の１つを形成する半導体材料が提供される。それゆえ、或る実施例において、誘電材料ＤＭの層の面は、第１の電極が半導体材料から形成される面を提供する。実施例において、チャンネルが、同一の半導体材料から、例えば同一の堆積技法を使用して、当該面上に形成されてよい。半導体材料がポリシリコンである実施例において、アモルファスシリコンの層が、例えば当業者が理解するように、ＰＥＣＶＤまたはＬＰＣＶＤなどのＣＶＤ技法を使用して、摂氏２５０度から４００度の範囲内の温度で、且つ、例えばＰＥＣＶＤの場合には、例えば１トルの圧力で、初めに形成される。シリコンは、おおよそ１５０または１６０ミリメートルスクエアの面領域を有する面上に堆積するために、約１６０Ａ／分の堆積率で堆積されてよく、ここでＡとはオングストロームである。適切なマスキングが、チャンネル及び第１の電極をランウド形成するように、アモルファスシリコンの層を形成するのに使用されてよい。代替的な実施例において、ＰＶＤは、例えばスパッタリングにより、アモルファスシリコンを堆積するのに使用されてよい。アモルファスシリコンの層がいったん形成されると、それらは、当業者に知られているように、アモルファスシリコンをポリシリコンに変形させるように、例えば、レーザアニール処理を使用してアニールされる。レーザアニール処理は高温を使用しないので、結果として生じるポリシリコンはＬＴＰＳである。あるいは、固相結晶化（ＳＰＣ）技法が、アモルファスシリコンをポリシリコンに変形させるのに使用されてもよい。ＬＴＰＳなどのポリシリコンがいったん形成されると、ソース及びドレイン端子が、例えばＰＶＤにより形成されてよく、これに続いて、その上に絶縁層が形成され、これは、例えばＣＶＤを使用してバリヤ層を形成することを含んでもよく、これに続いて、例えば、その上に疎水性材料の層がスピンコーティングされる。最後に、壁が疎水性層上に形成されてよく、こうして、第１の支持板の製造が完了する。
【００４０】
個々に、図３を参照すると、第２の支持板は、第２の電極を形成するように、例えば、基板を提供して、当該基板の面上に半導体材料の層を形成することにより、製造されてよい。第２の電極は、ＬＴＰＳなどのポリシリコンから形成されてよく、また、第１の電極を形成するために上述したように、例えばＰＥＣＶＤとその後に続くレーザアニーリングを使用して形成されてよい。
【００４１】
エレクトロウェッティング表示装置を組み立てるために、第１の支持板及び第２の支持板は、当業者により容易に理解されるように、第１の流体及び第２の流体が、第１の支持板と第２の支持板との間に提供された状態で、封止部材を使用して互いに接合されてよい。
【００４２】
更なる説明が、後述の条項の部分に提供される。
【００４３】
上記の実施例は、説明的な実施例であると理解すべきである。別の実施例が想定される。例えば、半導体材料から形成される電極は、表示エフェクトを提供するための、または、光線の特性を修正する、任意のエレクトロウェッティング装置において使用されてよい。任意の１つの実施例に関して説明された任意の特徴は、単独で、または、説明された他の特徴と組合せて使用されてよく、また、実施例のうちの任意の他のものの１つまたは複数の特徴と組合せて、または、実施例のうちの任意の他のものと組合せて使用されてもよいことを理解すべきである。さらに、添付の特許請求の範囲の範囲から逸脱することなく、上述されない等価物及び修正形態が用いられてもよい。
条項
１．  エレクトロウェッティング素子を備えるエレクトロウェッティング表示装置であって、
第１の支持板及び第２の支持板と、
前記第１の支持板と前記第２の支持板との間に配置される第１の流体及び第２の流体であって、前記第１の流体が、前記第２の流体と混和できない、前記第１の流体及び前記第２の流体と、
前記第１の支持板に位置される第１の電極、及び、前記第１の電極と前記第２の流体との間に電圧を印加するために、前記第２の流体と電気的に接触する第２の電極と
を含み、
前記第１の電極及び前記第２の電極の少なくとも１つが半導体材料を含む、
前記エレクトロウェッティング表示装置。
２．  条項１に記載のエレクトロウェッティング表示装置であって、前記半導体材料が、真性半導体材料、非縮退半導体材料、非金属半導体材料、有機ポリマー、または、少なくとも１つのメタロイド元素を含む材料の１つまたは複数である、前記エレクトロウェッティング表示装置。
３．  条項１に記載のエレクトロウェッティング表示装置であって、前記半導体材料が、ガリウム、インジウムガリウム酸化亜鉛、ポリフルオレンポリマー、ポリ（メタクリル酸メチル）、または、グラフェンを含む半導体材料の１つまたは複数である、前記エレクトロウェッティング表示装置。
４．  条項１に記載のエレクトロウェッティング表示装置であって、前記半導体材料が、多結晶シリコン、低温多結晶シリコン、または、微結晶シリコンの１つまたは複数を含む、前記エレクトロウェッティング表示装置。
５．  条項１に記載のエレクトロウェッティング表示装置であって、前記半導体材料が、約５０から１００，０００オーム／スクエアの範囲内のシート抵抗を有する多結晶シリコンを含む、前記エレクトロウェッティング表示装置。
６．  条項１に記載のエレクトロウェッティング表示装置であって、前記第１の電極が、互いに対して実質的に平行の、２つの実質的に平坦な面を有する前記半導体材料の層を含み、前記半導体材料の前記層の厚さが、前記実質的に平坦な面のうちの１つの平面と垂直の方向に規定され、前記厚さが、約２５から２００ナノメートル、約２５から１５０ナノメートル、約２５から１００ナノメートル、約２５から７５ナノメートル、または、約２５から５０ナノメートルの１つまたは複数の範囲内にある、前記エレクトロウェッティング表示装置。
７．  条項１に記載のエレクトロウェッティング表示装置であって、前記第１の支持板が、前記第１の電極に対する電位の印加を制御するトランジスタを含み、前記トランジスタが、ソース端子、前記第１の電極に電気的に接続されるドレイン端子、前記ソース端子を前記ドレイン端子に接続するチャンネル、及び、誘電材料により前記チャンネルから分離されるゲート端子を含み、前記チャンネルを介した前記ソース端子と前記ドレイン端子との間の電流の流れが、前記ゲート端子に対する電位の印加により制御可能であり、前記チャンネルが前記半導体材料を含む、前記エレクトロウェッティング表示装置。
８．  条項７に記載のエレクトロウェッティング表示装置であって、前記チャンネルが前記半導体材料の層を含み、前記第１の電極が前記半導体材料の層を含み、各前記層が、互いに対して実質的に平行の２つの実質的に平坦な面を有し、各前記層の厚さが実質的に同一であり、各前記層の前記厚さが、前記実質的に平坦な面のうちの１つの平面と垂直の方向に規定される、前記エレクトロウェッティング表示装置。
９．  条項８に記載のエレクトロウェッティング表示装置であって、各前記層の前記厚さが、約２５から２００ナノメートル、約２５から１５０ナノメートル、約２５から１００ナノメートル、約２５から７５ナノメートル、または、約２５から５０ナノメートルの１つまたは複数の範囲内にある、前記エレクトロウェッティング表示装置。
１０．  条項７に記載のエレクトロウェッティング表示装置であって、前記第１の電極が前記半導体材料を含み、前記チャンネル及び第１の電極の前記半導体材料の堆積構造が実質的に同一である、前記エレクトロウェッティング表示装置。
１１．  条項７に記載のエレクトロウェッティング表示装置であって、前記第１の電極が前記半導体材料を含み、前記電極及び前記チャンネルが、化学気相成長、プラズマ励起化学気相成長、または、物理気相成長の１つまたは複数を使用して形成される、前記エレクトロウェッティング表示装置。
１２．  条項７に記載のエレクトロウェッティング表示装置であって、前記第１の電極が前記半導体材料を含み、前記第１の支持板が、前記誘電材料を含み、且つ、前記チャンネル及び前記第１の電極が位置決めされる面を有する、層を備え、前記誘電材料を含む前記層の少なくとも一部が、前記チャンネルから前記ゲート端子を分離する、前記エレクトロウェッティング表示装置。
１３．  条項１に記載のエレクトロウェッティング表示装置であって、前記第１の支持板が、前記第１の電極の面上に位置決めされ、且つ、前記第１の流体と隣接する面を有する、流体隣接層を備え、前記流体隣接層が、実質的にゼロ電圧が前記第１の電極と前記第２の電極との間に印加されるとき、前記第２の流体に対してよりも、前記第１の流体に対して湿潤性が大きい材料を含む、前記エレクトロウェッティング表示装置。
１４．  条項１に記載のエレクトロウェッティング表示装置であって、前記第２の支持板が、前記第２の電極が位置決めされる面を有する基板を備え、前記第２の電極が前記半導体材料を含む、前記エレクトロウェッティング表示装置。
１５．  条項１４に記載のエレクトロウェッティング表示装置であって、前記第２の電極が、前記基板の前記面上に層を含む、前記エレクトロウェッティング表示装置。
１６．  エレクトロウェッティング素子用の第１の支持板及び第２の支持板の１つの製造方法であって、
面を提供することと、
半導体材料を提供することと、
前記面上に、前記提供された半導体材料から、第１の電極及び第２の電極の１つを形成すること
を含む、前記方法。
１７．  条項１６に記載の前記第１の支持板の形成方法であって、
前記面上に、前記提供された半導体材料から、前記第１の電極を形成することと、
前記面上に、前記半導体材料からチャンネルを形成することであって、前記チャンネルが、トランジスタのソース端子をドレイン端子に接続するチャンネルとして形成される、前記形成すること
を含む、前記方法。
１８．  条項１７に記載の方法であって、化学気相成長、プラズマ励起化学気相成長、または、物理気相成長の１つまたは複数を使用して、前記半導体材料から、前記第１の電極及び前記チャンネルを形成することを含む、前記方法。
１９．  条項１７に記載の方法であって、同一の堆積技法を使用して、前記半導体材料から前記チャンネルを形成する場合、前記半導体材料から前記第１の電極を形成することを含む、前記方法。
２０．  エレクトロウェッティング素子を備えるエレクトロウェッティング表示装置のための第１の支持板であって、
前記第１の支持板及び第２の支持板と、
前記第１の支持板と前記第２の支持板との間に配置される第１の流体及び第２の流体であって、前記第１の流体が前記第２の流体と混和できない、前記第１の流体及び前記第２の流体と、
前記第１の支持板に位置される第１の電極、及び、前記第１の電極と前記第２の流体との間に電圧を印加するために、前記第２の流体と電気的に接触する第２の電極と
を含み、
前記第１の支持板が、半導体材料を含む前記第１の電極を備える、
前記第１の支持板。
【図１】
0006397506.tif 000002
【図２】
0006397506.tif 000003
【図３】
0006397506.tif 000004