(57)【特許請求の範囲】
【請求項１】
パワーオーバーデータライン（ＰｏＤＬ）システムであって、前記システムは、
ワイヤペアを介して受電デバイス（ＰＤ）に結合される給電装置（ＰＳＥ）であって、差動データ信号およびＤＣ電力が同一のワイヤペアを通じて伝送される、ＰＳＥと、
前記ワイヤペアを通じて前記ＰＤに給電するために前記ＰＤについてのＰｏＤＬ電力要件を識別する情報を格納する、前記ＰＳＥにおけるメモリ回路と
を備え、
前記ＰＳＥは、ＰＳＥ制御器を含み、
前記ＰＳＥが起動されるとき、前記ＰＳＥ制御器は、前記メモリ内に格納されている前記情報にアクセスするように構成されており、かつ、前記情報に基づいて、前記ＰＤに給電するために、前記ＰＳＥを制御することにより前記ワイヤペアに電力を供給するように構成されており、
前記ＰＳＥ制御器は、前記ＰＳＥが起動される度に、前記ＰＤの電力要件を検出するＰｏＤＬ検出および分類ルーチンを行わないように構成されている、システム。
【請求項２】
パワーオーバーデータライン（ＰｏＤＬ）システムであって、前記システムは、
ワイヤペアを介して受電デバイス（ＰＤ）に結合される給電装置（ＰＳＥ）であって、差動データ信号およびＤＣ電力が同一のワイヤペアを通じて伝送される、ＰＳＥと、
前記ワイヤペアを通じて前記ＰＤに給電するために前記ＰＤについてのＰｏＤＬ電力要件を識別する情報を格納する、前記ＰＳＥにおけるメモリ回路と
を備え、
前記ＰＳＥは、ＰＳＥ制御器を含み、
前記ＰＳＥが起動されるとき、前記ＰＳＥ制御器は、前記メモリ内に格納されている前記情報にアクセスするように構成されており、かつ、前記情報に基づいて、前記ＰＤに給電するために、前記ＰＳＥを制御することにより前記ワイヤペアに電力を供給するように構成されており、
前記ＰＳＥ制御器は、前記ＰＳＥが起動される度に、前記ＰＤの電力要件を検出する短縮されたＰｏＤＬ検出および分類ルーチンを行うように構成されている、システム。
【請求項３】
前記メモリ回路内に格納されている前記情報は、検出および分類ルーチンによって取得された情報を含み、前記検出および分類ルーチンは、前記ＰＤの電力要件を検出し、かつ前記ＰＳＥの前記起動より前に行われる、請求項１または請求項２に記載のシステム。
【請求項４】
前記情報は、前記システムにおける前記ＰＳＥの第１の使用の前に前記メモリ回路内に格納される、請求項１または請求項２に記載のシステム。
【請求項５】
前記メモリ回路内の前記情報は、前記ＰＳＥの起動前に前記ＰＤによって前記ＰＳＥに伝送されるデータを含む、請求項１または請求項２に記載のシステム。
【請求項６】
パワーオーバーデータライン（ＰｏＤＬ）システムであって、前記システムは、
ワイヤペアを介して受電デバイス（ＰＤ）に結合される給電装置（ＰＳＥ）であって、差動データ信号およびＤＣ電力が同一のワイヤペアを通じて伝送される、ＰＳＥと、
前記ワイヤペアを通じて前記ＰＤに給電するために前記ＰＤについてのＰｏＤＬ電力要件を識別する情報を格納する、前記ＰＳＥにおけるメモリ回路と、
前記ワイヤペアを横切って結合される、前記ＰＤにおける抵抗器であって、前記抵抗器の抵抗値は、前記ＰＤが前記ワイヤペアに結合されていることを指し示す維持電力シグネチャに対応する、抵抗器と
を備え、
前記ＰＳＥは、ＰＳＥ制御器を含み、
前記ＰＳＥが起動されるとき、前記ＰＳＥ制御器は、前記メモリ内に格納されている前記情報にアクセスするように構成されており、かつ、前記情報に基づいて、前記ＰＤに給電するために、前記ＰＳＥを制御することにより前記ワイヤペアに電力を供給するように構成されており、
前記ＰＳＥ制御器は、前記ワイヤペアにテスト電流を供給するように構成されており、かつ、検出された抵抗が前記抵抗器の前記抵抗値に等しいかまたはそれより小さいかどうかを検出するように構成されており、
前記ＰＳＥ制御器は、検出された抵抗が前記抵抗器の前記抵抗値にほぼ等しいかまたはそれより小さいときに前記ＰＤが前記ワイヤペアに結合されていることを決定するように構成されており、
前記ＰＳＥ制御器は、検出された抵抗が前記抵抗器の前記抵抗値より大きいときに前記ＰＤが前記ワイヤペアに結合されていないことを決定するように構成されている、システム。
【請求項７】
前記ＰＳＥ制御器は、前記情報が前記メモリ回路内に格納された後に前記ＰＤが前記ワイヤペアに連続的に結合されていることが検出されるときに、前記ＰＳＥ制御器が、前記メモリ回路内に格納されている前記情報にアクセスするように構成され、かつ、前記情報に基づいて、前記ＰＤに給電するために、前記ＰＳＥを制御することにより前記ワイヤペアに電力を供給するように構成されるように構成されている、請求項６に記載のシステム。
【請求項８】
前記ＰＳＥ制御器は、前記ＰＤが前記ワイヤペアから切り離され、次いで接続されたことが検出されるときに、前記ＰＳＥ制御器が、前記ＰＤのＰｏＤＬ要件を識別するために前記ＰＤとハンドシェイクルーチンを行うように構成され、かつ、前記ハンドシェイクルーチンの結果に基づいて、前記ＰＤに給電するために、前記ＰＳＥを制御することにより前記ワイヤペアに電力を供給するように構成されるように構成されている、請求項７に記載のシステム。
【請求項９】
前記ハンドシェイクルーチンからの結果を前記メモリ回路内に格納するように構成されている前記ＰＳＥ制御器をさらに備える、請求項８に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願に対する相互参照）
本願は、Ｊｅｆｆｒｅｙ  Ｈｅａｔｈ  ｅｔ  ａｌ．によって２０１３年１１月２６日に出願された米国仮出願第６１／９０９，２３２号に基づいており、かつその出願からの優先権を主張し、その出願は、参照により本明細書に援用される。
【０００２】
（本発明の分野）
本発明は、パワーオーバーデータライン（ＰｏＤＬ）システムに関連しており、そこでは、給電装置（ＰＳＥ）からの電力が、差動データ信号（典型的には、イーサネット（登録商標）信号）を伝導するためにも使用される単一のワイヤペアを通じて受電デバイス（ＰＤ）に伝送され、十分なＰｏＤＬ電圧がワイヤペアに印加される前にハンドシェイクルーチンが実行される。
【背景技術】
【０００３】
（背景）
遠隔装置に給電するためにパワーオーバーデータラインを伝送することは公知である。パワーオーバーイーサネット（登録商標）（ＰｏＥ）は、１つのそのようなシステムの例である。ＰｏＥにおいて、制限された電力が、イーサネット（登録商標）スイッチからイーサネット（登録商標）接続された装置（例えば、ＶｏＩＰ電話、ＷＬＡＮ送信器、防犯カメラなど）に伝送される。スイッチからのＤＣ電力が、規格ＣＡＴ‐５ケーブルにおける２つのねじれワイヤペアを通じて伝送される。ＤＣ共通モード電圧がデータに影響を及ぼさないので、ワイヤペアの片方または両方が、さらに、差動データ信号を伝送する。このように、任意の外部電力源を受電デバイス（ＰＤ）に提供する必要性は、取り除かれることが可能である。ＰｏＥについての規格がＩＥＥＥ８０２．３に提示されており、ＩＥＥＥ８０２．３は、参照により、本明細書に援用される。ＰｏＥにおいて、給電装置（ＰＳＥ）は、ＰＤが（ワイヤペアに沿った未知の電圧降下にも拘らず）少なくとも３７Ｖを受けることを保証するのに十分な同じ規格化された電圧をどのタイプのＰＤにも供給する。
【０００４】
より新しい技術は、差動データのほかに電力が、単一のねじれワイヤペアを通じて伝送されるパワーオーバーデータライン（ＰｏＤＬ）である。本開示日現在、ＩＥＥＥは、ＩＥＥＥ  Ｐ８０２．３ｂｕとしてＰｏＤＬについての規格を発展させる批評を受けている最中である。ＰｏＤＬは、ＰｏＥより適応性があり、ＰｏＤＬは１つ少ないワイヤペアを要求するので、ＰｏＤＬは、具体的には自動車において、一般的技術となり得る。
【０００５】
ＰｏＤＬのたいていの今後の用途は、十分な電力／電圧がＰＳＥによってデータラインに印加される前にＰＳＥとＰＤとの間で何らかのハンドシェイクを要求すると想像される。これは、異なるタイプのＰＤが、異なる電圧レベル、異なる最大電力レベルを必要とし得、またはＰｏＤＬ対応ではないからである。他の情報も、ハンドシェイク中に伝達され得る。
【０００６】
そのようなハンドシェイクは、ＰＳＥによってワイヤペア上に生成されている低電力／電圧信号から成り得、ＰＤは、独特の方法で、ＰＤがＰｏＤＬ対応であることをＰＳＥに対して識別する（典型的に、検出シグネチャと呼ばれる）ように、さらに、他の情報の間で電圧および電力要件を識別する（典型的に、分類シグネチャと呼ばれる）ように応答し得る。
【０００７】
ＰｏＤＬについての自動車の用途において、例えば、ＰＳＥおよびＰＤのタイプは、自動車製造業者によって高度に調整され得る。これは、様々な革新的かつカスタマイズされた技術が検出および分類スキームのために使用されることを可能にする。
【０００８】
したがって、必要とされるのは、異なる用途に適用されることが可能であるＰｏＤＬのための様々な可能な検出および分類スキームである。
【発明の概要】
【課題を解決するための手段】
【０００９】
本発明は、例えば、以下を提供する：
（項目１）
パワーオーバーデータライン（ＰｏＤＬ）システムであって、該システムは、
ワイヤペアを介して受電デバイス（ＰＤ）に結合される給電装置（ＰＳＥ）であって、差動データ信号およびＤＣ電力が同じワイヤペアを通じて伝送される、ＰＳＥと、
入力電圧を受けかつ調整電圧を出力するように結合される、該ＰＳＥにおける可変電圧コンバータであって、該調整電圧の規模は、制御信号によって制御される、可変電圧コンバータと、
該ワイヤペアに結合される、該ＰＤにおける分類回路と、
該ワイヤペアを通じて分類信号を生成するように構成される、該ＰＳＥにおけるＰＳＥ制御器回路であって、該分類信号は、該ＰＤにおける該分類回路によって受けられ、該分類信号が該分類回路によって変換されることにより該ワイヤペアを通じて分類シグネチャを提供する、ＰＳＥ制御器回路と、
該可変電圧コンバータから電力を受けるために該ワイヤペアに結合されているＰＤ負荷と
を備え、
該ＰＳＥ制御器回路は、該分類シグネチャを検出し、該分類シグネチャは、該ＰＤの特定の電圧要件を識別し、
該ＰＳＥ制御器は、該分類シグネチャによって識別される該ＰＤの該特定の電圧要件に対応する電圧を出力するように該可変電圧コンバータを制御するように構成されている、システム。
（項目２）
前記ワイヤペア上のＤＣ電圧を検出し、かつ該電圧が閾値電圧より上であるかどうかを決定するように構成されている、前記ＰＤにおける低電圧ロックアウト（ＵＶＬＯ）回路をさらに備える、上記項目に記載のシステムであって、
該ＵＶＬＯ回路は、小休止期間を有するタイマー回路を備え、
前記ＰＳＥ制御器は、該ＰＤのＰｏＤＬ特性が前記ＰＳＥに伝送される分類段階中に該ＰＤとハンドシェイクルーチンを実行するように構成されており、該ＰＳＥによって生成される前記分類信号の少なくとも一部は、該ＵＶＬＯ回路の該閾値電圧を超え、
該タイマー回路は、該ＵＶＬＯ回路が該小休止期間中に該ワイヤペア上の該ＤＣ電圧を該ＤＣ負荷に印加することを妨げるように、該ハンドシェイクルーチン中に有効であるように構成されその結果、該分類信号が該閾値電圧を超えているにも拘らず該ハンドシェイクルーチン中に該ＰＤ負荷が該ワイヤペアからデカップルされる、システム。
（項目３）
パワーオーバーデータライン（ＰｏＤＬ）システムであって、該システムは、
ワイヤペアを介して受電デバイス（ＰＤ）に結合される給電装置（ＰＳＥ）であって、差動データ信号およびＤＣ電力が同じワイヤペアを通じて伝送される、ＰＳＥと、
該ワイヤペアに結合される、該ＰＤにおける検出回路であって、該検出回路は、該ＰＳＥからの検出テスト信号に応答して検出シグネチャを生成する、検出回路と、
該ワイヤペアに結合される、該ＰＤにおける分類回路であって、該分類回路は、該ＰＳＥからの分類テスト信号に応答して分類シグネチャを生成する、分類回路と
を備え、
該ＰＳＥは、第１の電圧極性を有する該検出テスト信号を該ワイヤペア上に生成し、該第１の極性と反対の第２の電圧極性を有する該分類テスト信号を該ワイヤペア上に生成するように構成されており、
該検出回路は、該第１の電圧極性を有する該検出テスト信号に応答して該検出シグネチャを生成し、該分類回路は、該第２の電圧極性を有する該分類テスト信号に応答して該分類シグネチャを生成する、システム。
（項目４）
前記検出回路を前記ワイヤペアに結合する第１のダイオードネットワークであって、該第１のダイオードネットワークは、前記第１の電圧極性の信号のみが該検出回路によって受信されることを可能にする、第１のダイオードネットワークと、
前記分類回路を該ワイヤペアに結合する第２のダイオードネットワークであって、該第２のダイオードネットワークは、前記第２の電圧の極性信号のみが該分類回路によって受信されることを可能にする、第２のダイオードネットワークと
をさらに備える、上記項目のいずれかに記載のシステム。
（項目５）
パワーオーバーデータライン（ＰｏＤＬ）システムであって、該システムは、
ワイヤペアを介して受電デバイス（ＰＤ）に結合される給電装置（ＰＳＥ）であって、差動データ信号およびＤＣ電力が同じワイヤペアを通じて伝送される、ＰＳＥと、
該ワイヤペアに結合される、該ＰＤにおけるプレゼンス回路であって、該プレゼンス回路は、該ＰＳＥからの検出テスト信号に応答してプレゼンスシグネチャを生成し、該プレゼンス回路は、それを横切る電圧を特定の規模に制限する電圧制限回路を備える、プレゼンス回路と、
該電圧制限回路を通して電流を伝導するために該ワイヤペアに結合されることにより、該電圧制限回路に該ＰＤの該プレゼンスシグネチャを生成させる、該ＰＳＥにおける電流源と、
該ワイヤペアに結合されており、かつ該ワイヤペア上の該プレゼンスシグネチャを検出するように構成されている、該ＰＳＥにおける第１の検出器と
を備える、システム。
（項目６）
前記プレゼンスシグネチャは、前記規模の前記制限された電圧を備える、上記項目のいずれかに記載のシステムであって、該システムは、
前記分類シグネチャを前記ＰＤの特定のＰｏＤＬ特性と関連付けるように構成されている、前記ＰＳＥにおける処理回路と、
該分類シグネチャと整合する電力を該ワイヤペアを介して該ＰＤに供給するように、該分類シグネチャに応答して該ＰＳＥによって制御される、該ＰＳＥにおける電力源と
をさらに備える、システム。
（項目７）
前記電流源は、定電流を生成し、前記電圧制限回路は、前記ワイヤペアを横切って結合されるツェナーダイオードである、上記項目のいずれかに記載のシステム。
（項目８）
前記電流源を制御することにより前記ワイヤペアに第１の電流Ｉ１を印加するように構成されている、前記ＰＳＥにおける前記処理回路と、
該第１の電流Ｉ１に応答して該ワイヤペアを横切る電圧Ｖ１を検出する一方で、前記電圧制限回路が該ワイヤペアを横切る該電圧を制限するように構成されている、該ＰＳＥにおける前記第１の検出器と、
該電流源を制御することにより該ワイヤペアに第２の電流Ｉ２も印加するように構成されている、該ＰＳＥにおける該処理回路と、
該第２の電流Ｉ２に応答して該ワイヤペアを横切る電圧Ｖ２を検出する一方で、該電圧制限回路が該ワイヤペアを横切る該電圧を制限するように構成されている、該ＰＳＥにおける該第１の検出器と、
Ｖ１、Ｖ２、Ｉ１およびＩ２を使用して該ワイヤペアの抵抗Ｒを計算するように構成されている該処理回路と、
任意の電流ＩにおいてＶｄ＝Ｉ＊Ｒによって該ワイヤペアに沿った電圧降下Ｖｄを計算するように構成されている該処理回路と、
該ＰＤに給電するために該ワイヤペア上に電圧を供給するように該ＰＳＥによって制御されている、該ＰＳＥにおける電力源であって、該電力源は、該ワイヤペア上に該電圧を供給するときに、該ワイヤペアに沿った該電圧降下を考慮して調節される、電力源と
をさらに備える、上記項目のいずれかに記載のシステム。
（項目９）
パワーオーバーデータライン（ＰｏＤＬ）システムであって、該システムは、
ワイヤペアを介して受電デバイス（ＰＤ）に結合される給電装置（ＰＳＥ）であって、差動データ信号およびＤＣ電力が同じワイヤペアを通じて伝送される、ＰＳＥと、
該ワイヤペアに結合される、該ＰＤにおける分類回路であって、該分類回路は、該ＰＳＥからの分類テスト信号に応答して分類シグネチャを生成し、該分類回路は、サージ電圧の保護器回路を備え、該サージ電圧の検出器は、該ワイヤペア内のワイヤと直列の少なくとも１つのスイッチを備え、検出器は、該ワイヤペアを横切る電圧を感知し、該検出器は、該ワイヤペアを横切る該電圧が閾値電圧を超えるときに高インピーダンスであるように該スイッチを制御し、該分類シグネチャは、該サージ電圧の保護器の該閾値電圧を含む、分類回路と、
少なくとも該閾値電圧に達するまで、該ワイヤペアにランプ電圧を印加するように構成されている、該ＰＳＥにおけるランプ電圧生成器と、
該ワイヤペアのインピーダンスにおける変化を検出することによって該閾値電圧を検出するように構成されている、該ＰＳＥにおける検出器と、
該分類シグネチャを該ＰＤの特定のＰｏＤＬ特性と関連付けるように構成されている、該ＰＳＥにおける処理回路と、
該分類シグネチャと整合する電力を該ワイヤペアを介して該ＰＤに供給するように、該分類シグネチャに応答して該ＰＳＥによって制御される、該ＰＳＥにおける電力源と
を備える、システム。
（項目１０）
前記少なくとも１つのスイッチを横切って接続されている抵抗器であって、該抵抗器は、前記ＰＤのＰｏＤＬ特性と関連付けられる値を有する、抵抗器と、
前記閾値電圧が超えられた後に該少なくとも１つのスイッチが高インピーダンスとなるときに、おおよその抵抗値を検出するように構成されている前記ＰＳＥと、
該おおよその抵抗値を検出したことに応答して該ＰｏＤＬ特性に関連する自身の動作を調節するように構成されている該ＰＳＥと
をさらに備える、上記項目のいずれかに記載のシステム。
（項目１１）
パワーオーバーデータライン（ＰｏＤＬ）システムであって、該システムは、
ワイヤペアを介して受電デバイス（ＰＤ）に結合される給電装置（ＰＳＥ）であって、差動データ信号およびＤＣ電力が同じワイヤペアを通じて伝送される、ＰＳＥと、
該ワイヤペアに結合される、該ＰＤにおける分類回路であって、該分類回路は、該ＰＳＥからの分類テスト信号に応答して分類シグネチャを生成し、該分類回路は、
サージ電圧の保護回路であって、該サージ電圧の検出器は、該ワイヤペア内のワイヤに直列の少なくとも１つのスイッチを備え、検出器は、該ワイヤペアを横切る電圧を感知し、該検出器は、該ワイヤペアを横切る該電圧が閾値電圧を超えるときに高インピーダンスであるように該スイッチを制御する、サージ電圧の保護回路と、
該少なくとも１つのスイッチを横切って接続されている抵抗器であって、該抵抗器は、該ＰＤのＰｏＤＬ特性と関連付けられる値を有する、抵抗器と
を備え、該ＰＳＥは、
該閾値電圧が超えられた後に該少なくとも１つのスイッチが高インピーダンスとなるときに、該おおよその抵抗値を検出するように構成されている該ＰＳＥであって、該分類シグネチャは、該おおよその抵抗値を含む、
分類回路と、
少なくとも該閾値電圧に達するまで、該ワイヤペアにランプ電圧を印加するように構成されている、該ＰＳＥにおけるランプ電圧生成器と、
該分類シグネチャを該ＰＤの特定のＰｏＤＬ特性と関連付けるように構成されている、該ＰＳＥにおける処理回路と、
該分類シグネチャと整合する電力を該ワイヤペアを介して該ＰＤに供給するように、該分類シグネチャに応答して該ＰＳＥによって制御されている、該ＰＳＥにおける電力源と
を備える、システム。
（項目１２）
パワーオーバーデータライン（ＰｏＤＬ）システムであって、該システムは、
ワイヤペアを介して受電デバイス（ＰＤ）に結合される給電装置（ＰＳＥ）であって、差動データ信号およびＤＣ電力が同一のワイヤペアを通じて伝送される、ＰＳＥと、
該ワイヤペアを通じて該ＰＤに給電するために該ＰＤについてのＰｏＤＬ電力要件を識別する情報を格納する、該ＰＳＥにおけるメモリ回路と
を備え、
該ＰＳＥは、ＰＳＥ制御器を含み、
該ＰＳＥが起動されるとき、該ＰＳＥ制御器は、該メモリ内に格納されている該情報にアクセスするように構成されており、かつ、該情報に基づいて、該ＰＤに給電するために、該ＰＳＥを制御することにより該ワイヤペアに該電力を供給するように構成されている、システム。
（項目１３）
前記ＰＳＥ制御器は、前記ＰＳＥが起動される度に、前記ＰＤの電力要件を検出する、ＰｏＤＬ検出および分類ルーチンを行わないように構成されている、上記項目のいずれかに記載のシステム。
（項目１４）
前記ＰＳＥ制御器は、前記ＰＳＥが起動される度に、前記ＰＤの電力要件を検出する、短縮されたＰｏＤＬ検出および分類ルーチンを行うように構成されている、上記項目のいずれかに記載のシステム。
（項目１５）
前記メモリ回路内に格納されている前記情報は、検出および分類ルーチンによって取得された情報を含み、該検出および分類ルーチンは、前記ＰＤの電力要件を検出し、かつ前記ＰＳＥの前記起動より前に行われる、上記項目のいずれかに記載のシステム。
（項目１６）
前記情報は、前記システムにおける前記ＰＳＥの第１の使用の前に前記メモリ回路内に格納される、上記項目のいずれかに記載のシステム。
（項目１７）
前記メモリ回路内の前記情報は、前記ＰＳＥの起動前に前記ＰＤによって該ＰＳＥに伝送されるデータを含む、上記項目のいずれかに記載のシステム。
（項目１８）
前記ワイヤペアを横切って結合される、前記ＰＤにおける抵抗器であって、該抵抗器の抵抗値は、該ＰＤが該ワイヤペアに結合されていることを指し示す維持電力シグネチャに対応する、抵抗器をさらに備える、上記項目のいずれかに記載のシステムであって、
前記ＰＳＥ制御器は、該ワイヤペアにテスト電流を供給するように構成されており、かつ、検出された抵抗が該抵抗器の該抵抗値に等しいかまたはそれより小さいかどうかを検出するように構成されており、
該ＰＳＥ制御器は、検出された抵抗が該抵抗器の該抵抗値にほぼ等しいかまたはそれより小さいときに該ＰＤが該ワイヤペアに結合されていることを決定するように構成されており、
該ＰＳＥ制御器は、検出された抵抗が該抵抗器の該抵抗値より大きいときに該ＰＤが該ワイヤペアに結合されていないことを決定するように構成されている、システム。
（項目１９）
前記ＰＳＥ制御器は、前記情報が前記メモリ回路内に格納された後に前記ＰＤが前記ワイヤペアに連続的に結合されていたことが検出されるときに、該ＰＳＥ制御器は、該メモリ回路内に格納されている該情報にアクセスするように構成され、かつ、該情報に基づいて、該ＰＤに給電するために、該ＰＳＥを制御することにより該ワイヤペアに該電力を供給するように構成されるように構成される、上記項目のいずれかに記載のシステム。
（項目２０）
前記ＰＳＥ制御器は、前記ＰＤが前記ワイヤペアから切り離され、次いで接続されたことが検出されるときに、該ＰＳＥ制御器は、該ＰＤのＰｏＤＬ要件を識別するために該ＰＤとハンドシェイクルーチンを行うように構成され、かつ、該ハンドシェイクルーチンの結果に基づいて、該ＰＤに給電するために、該ＰＳＥを制御することにより該ワイヤペアに該電力を供給するように構成されるように構成される、上記項目のいずれかに記載のシステム。
（項目２１）
前記ハンドシェイクルーチンからの結果を前記メモリ回路内に格納するように構成されている前記ＰＳＥ制御器をさらに備える、上記項目のいずれかに記載のシステム。
（項目２２）
パワーオーバーデータライン（ＰｏＤＬ）システムであって、該システムは、
ワイヤペアを介して受電デバイス（ＰＤ）に結合される給電装置（ＰＳＥ）であって、差動データ信号およびＤＣ電力が同じワイヤペアを通じて伝送される、ＰＳＥと、
該ワイヤペア以外を介して該ＰＤに結合される代替電力源と
を備え、
該ワイヤペアを通じて該ＰＳＥによって伝送された該電力は、該ＰＤにおける少なくとも通信回路に給電し、その結果、該ＰＤは、該ワイヤペアを介して該ＰＳＥに情報を伝達するために十分に該ワイヤペアを介して給電される、システム。
【００１０】
（摘要）
ＰｏＤＬシステムは、ワイヤペアを介してＰＤに接続されているＰＳＥを含み、そこでは、差動データおよびＤＣ電力が同じワイヤペアを通じて伝送される。典型的に、低電圧／電流の検出および分類ルーチンがシステムの起動の度に要求され、それにより、ＰＤが自身のＰｏＤＬ要件をＰＳＥに伝達することが可能となる。そのような立ち上げルーチンを簡単にするかまたは除去するか、あるいはＰｏＤＬシステムについて増大した適応性を有効にする様々な技術が説明されている。そのような技術は、特定のＰＤ動作電圧を特定する方法と；そのようなルーチン中にＰＤのＵＶＬＯ回路を不能にする方法と；２つのルーチンのために反対極性電圧を使用することと；ＰｏＤＬ情報を伝達するために電圧制限器またはサージ保護器を使用することと；ループ抵抗を検出することと；ルーチンの以前の結果を格納するためにＰＳＥメモリを使用することと；ワイヤペアを使用してＰＤ通信回路に給電する一方で、ＰＤ負荷が代替電力源によって給電されることとを含む。
【００１１】
（要旨）
ＰｏＤＬシステムのための様々な検出および分類技術が本明細書に説明されている。最良の選択は、特定の用途に依存する。
【００１２】
説明されている技術の例は、
ＰＤがＰｏＤＬ対応であることを伝達する技術と、
ＰＤに供給されるべき電圧レベルを識別する電圧シグネチャをＰＤからＰＳＥに伝達する技術と、
ＰＳＥが異なるタイプのＰＤに広範囲の電圧を供給することを可能にする技術と、
ＰＤからＰＳＥに最大電力シグネチャを伝達する技術と、
検出／分類テスト電圧がＵＶＬＯ閾値電圧を超えるときに、ＰＤ内の低電圧ロックアウト（ＵＶＬＯ）回路がデータワイヤ上の入力電圧をＰＤ負荷に結合することを妨げる技術と、
２つのスキームを分離するため、かつ他の回路からの干渉を避けるために、検出電圧極性が分類電圧極性と反対であることを可能にする技術と、
ＰＤ内のクランプ回路によってもたらされるクランプ電圧（電圧閾値より上の低インピーダンス）に基づいてＰＤの検出または分類シグネチャを生成する技術であって、クランプは、ＥＳＤ保護回路を兼ね得る、技術と、
ＰＤ内のサージストッパーの閾値電圧（電圧閾値より上の高インピーダンス）に基づいてＰＤの検出または分類シグネチャを生成する技術であって、サージストッパーは、ＥＳＤ保護回路を兼ね得る、技術と、
ＰＳＥとＰＤとの間のループ抵抗を自動的に識別し、その結果、ＰＳＥが、ＰＤに調整電圧を送達するために、自身の出力電圧を調節することが可能である技術と、
ＰＤが電力を流していないときでさえＰＤが依然としてＰＳＥに結合されているかどうかを検出するか、またはＰＤが切り離されて交換されたかどうかを検出する技術と、
起動の度にハンドシェイクが行われる必要がないように、ＰＳＥにおけるメモリ内に検出および分類情報を格納する技術と、
主要ＰＤ負荷がＰＤ側の代替電力源によって給電されることを可能にする一方で、さらに、代替電力源が不能である間にＰＤが通信することが可能であるように、ＰＳＥがデータワイヤを介して電力をＰＤのフロントエンド（すなわち、「物理層」）に供給することを可能にする技術とを含む。
【００１３】
様々な他の実施形態が説明されている。
【００１４】
用語ＰＳＥおよびＰＤは、電力を供給する装置と電力を受ける装置とを識別するために、本開示全体を通して使用されており、そのような装置／デバイスは、明示されない限り、イーサネット（登録商標）装置／デバイスに限定されない。
【図面の簡単な説明】
【００１５】
【図１】図１は、単一のワイヤのペアを通じてイーサネット（登録商標）通信および電力伝送を可能にするＰｏＤＬシステムを示しており、そこでは、ＰＳＥが、ＰＤの検出された電圧要件に応じて、ＰＤに可変電圧を供給することが可能である。
【図２Ａ】図２Ａは、ハンドシェイク電圧がＵＶＬＯ閾値を超えるときに、ハンドシェイクを行うのに十分な時間の間に、ＰＤ内のＵＶＬＯ回路を不能にすることを示している。
【図２Ｂ】図２Ｂは、図２Ａの動作を説明しているフローチャートである。
【図３Ａ】図３Ａは、検出および分類回路を有効に分離するために、反対の電圧極性を使用して検出および分類スキームを行うことを示している。
【図３Ｂ】図３Ｂは、図３Ａの動作を説明しているフローチャートである。
【図４Ａ】図４Ａは、回路を示しており、そこでは、ＰＤについてのＰｏＤＬ情報が、ＰＤ内のツェナーダイオードまたは他のクランプ回路のクランプ電圧規模によって伝達される。
【図４Ｂ】図４Ｂは、図４Ａのクランプ回路によってもたらされる電圧降下を示している。
【図４Ｃ】図４Ｃは、クランプ回路を使用してＰｏＤＬ情報を検出するときの図４Ａの動作を説明しているフローチャートである。
【図４Ｄ】図４Ｄは、ＰＳＥの出力電圧を調節するなどのためにＰＳＥとＰＤとの間のループ抵抗を決定するように図４Ａにおけるクランプ回路を使用するときの図４Ａの動作を説明しているフローチャートである。
【図５Ａ】図５Ａは、ＰＤについてのＰｏＤＬ情報を伝達するため、および電圧サージからＰＤを保護するためのＰＤ内のサージストッパーの使用を示している。図５Ａは、サージストッパーが始動された後に他のＰｏＤＬ情報を伝達するための抵抗器も示している。
【図５Ｂ】図５Ｂは、図５Ａの動作を説明しているフローチャートである。
【図５Ｃ】図５Ｃは、入力電圧が閾値に達したときにどのように図５Ａのサージストッパーが高インピーダンスとなるかを示している。
【図６Ａ】図６Ａは、立ち上げ時間を軽減するために全ハンドシェイクルーチンの必要性を除去されるために、どのようにＰＤについての検出／分類情報がＰＳＥ上のメモリ内に格納され、かつ起動時にＰＳＥによってアクセスされ得るのかを示している。図６Ａは、ＰＳＥが依然としてＰＳＥに接続されているかどうかを伝達する、ＰＤ内の「維持電力シグネチャ」抵抗器も示している。
【図６Ｂ】図６Ｂは、「維持電力シグネチャ」抵抗器に関連する図６Ａの動作を説明しているフローチャートである。
【図６Ｃ】図６Ｃは、メモリ内の検出／分類情報を格納することに関連する図６Ａの動作を説明しているフローチャートである。
【図７Ａ】図７Ａは、ＰＤ側の代替電力源の使用により、主要ＰＤ負荷に電力が供給される一方で、代替電力源が不能であるときに依然としてＰＤが通信可能であるためにＰＳＥによってＰＤのフロントエンドに電力が供給されることを示している。
【図７Ｂ】図７Ｂは、図７Ａの動作を説明しているフローチャートである。
【発明を実施するための形態】
【００１６】
同一または同等の要素は、同一の数字を用いて標識されている。
【００１７】
（詳細な説明）
示されている様々な回路は、ＰｏＤＬシステムの関係する側面を提示し、そこでは、例えば、単一のねじれワイヤペアがイーサネット（登録商標）データならびに検出／分類情報および電力を伝える。差動データパスに関連するＰｏＤＬシステムの一部は、本発明から独立しており、従来のものであり得る。それゆえ、データパスは、説明されていない。
【００１８】
今後のＰｏＤＬシステムにおいては、規格化されたＰｏＥシステムと違って、異なるＰＤが異なる入力電圧要件を有し得る。例えば、ＰＤの１つのタイプは、ＰＤ電圧レギュレータの必要性を除去する、ワイヤペアを横切る調整された５Ｖ入力を要求し得る一方で、別のＰＤが少なくとも２４Ｖを要求し、別のＰＤは、ＰＤ負荷に給電するための電圧レギュレータを含む。それゆえ、ＰＳＥが、ワイヤペアを介してＰＳＥに接続され得る様々なタイプのＰＤを支持する必要がある場合、ＰＳＥは、ＰＤの「電圧分類」を知る必要があり、ワイヤペアを横切る要求された電圧を供給する可変電圧を生成することが可能である必要がある。
【００１９】
ＰＳＥが５Ｖの低さの電圧をいくつかのタイプのＰＤに供給することと、かなり高い電圧を他のタイプのＰＤに供給することとが可能である必要があり、接続されているＰＤのタイプが最初はＰＳＥに知られていないと仮定すると、検出／分類テストは、ＰＤに対するダメージがないことを保証するために低電圧を使用する必要がある。
【００２０】
図１は、本発明の１つの実施形態に従った、ＰｏＤＬシステムにおける関係する機能ユニットを示している。任意の長さの単一のデータワイヤペア１４を介して結合されているＰＳＥ１０およびＰＤ１２が示されている。ワイヤペア１４は、コンデンサ１６によってフィルタ処理されるイーサネット（登録商標）差動データ信号を伝導し得、そこで、ワイヤペア１４は、変圧器２２および２４によって各差動データ処理回路１８および２０からさらにＤＣ分離される。回路のイーサネット（登録商標）データ部分は、従来のものであり得、本発明に関連しない。ＰＳＥ１０によってＰＤ１２に供給される任意のＤＣ電力は、コンデンサ１６ならびに変圧器２２および２４の作動によって差動データ処理回路１８および２０から遮断される。
【００２１】
ＰＳＥ制御器２６は、ワイヤペア１４上のＡＣ信号およびＤＣ信号の両方を受信し、ワイヤペア１４を介してＰＤ制御器２８にＡＣ信号およびＤＣ信号の両方を伝送することが可能である。ＰＳＥ制御器２６は、プロセッサまたはファームウェアのどちらかの制御下で様々なルーチンを行うＩＣであり得る。ＰＳＥ制御器２６は、ＰＤ１２がＰｏＤＬ適合可能であることを検出するため、およびＰＤ１２のＰｏＤＬ要件を伝達する、ＰＤ１２からの更なる情報（例えば、分類シグネチャ）を取得するために、ＰＤ制御器２８とハンドシェイクルーチンを行う。ＰＤ制御器２８は、プロセッサまたはファームウェアのどちらかの制御下で様々なルーチンを行うＩＣであり得る。
【００２２】
ＰＤ制御器２８は、ＰＳＥ制御器２６による信号に応答してハンドシェイクルーチンを実行し、それにより、ＰＳＥ１０が、適切な電圧を供給するためおよび（分類シグネチャにおいて定義されている）最大電力レベルまでＰＤ１２に電力供給するために、ＰＤ制御器２８の要求されたＰｏＤＬ情報を伝達する。
【００２３】
システムの起動時に、ＰＤ１２がＰｏＤＬ対応であることを識別するＰＤ１２からのシグネチャ応答についてテストするために、ＰＳＥ制御器２６は、ワイヤペア１４上の制限された電流または電圧（例えば、５Ｖ）を提供する。様々な検出シグネチャ技術が使用されることが可能である。１つの実施形態において、（２５Ｋオームなどの）ある値の抵抗器が、ＰＤ１２内でワイヤペア１４を横切っており、このシグネチャ抵抗値は、結果として生じる電圧または電流を検出することにより、ＰＳＥ制御器２６によって検出される。別の実施形態において、コンデンサ、ツェナーダイオードまたは他の回路要素がＰＤ１２内のワイヤペア１４に接続され、結果として生じる電圧の勾配（コンデンサが使用される場合）または制限された電圧の規模（ツェナーダイオードが使用される場合）が、ＰＤがＰｏＤＬ対応であるかどうかを伝達する。そのようなシグネチャ信号が検出されない場合、ＰＳＥ制御器２６は、ハンドシェイク処理し続けず、ワイヤペア１４を通じて電力を提供しない。
【００２４】
検出シグネチャがＰＳＥ制御器２６によって識別される場合、ＰＤ１２のＰｏＤＬ要件に関する詳細を識別するために、分類段階中に、追加の低電流または電圧信号がＰＳＥ制御器２６によって生成される。様々な分類技術が、図面を参照して後述される。
【００２５】
ＰＳＥ１０は、様々なＰＤに結合され得、かつ異なるＰＤは、ＰＳＥ１０とは異なる動作電圧を要求し得るので、ＰＤ１２は、その動作電圧要件（例えば、５Ｖ、１２Ｖ、４４Ｖなど）を伝達する必要がある。
【００２６】
一旦分類段階が完了すると、ＰＳＥ制御器２６は、可変電圧コンバータ３０を制御し、可変電圧コンバータ３０は、自動車の用途において例えば１２Ｖの非調整入力電圧を受け得、ＰＤ１２からの分類シグネチャによって検出される調整電圧ＶＯＵＴ＿ＤＣを出力する。次いで、ＰＳＥ制御器２６は、フィルタリングインダクタ３４および３６を介してコンバータ３０の出力をワイヤペア１４に結合するスイッチ３２（例えば、ＭＯＳＦＥＴ）を制御する。可変電圧コンバータ３０は、有効にされているときに異なる電圧を出力することが可能である複数の異なる電圧源であり得るか、またはコンバータ３０は、帰還電圧または基準電圧が、選択された調整電圧を出力するように変化する単一のコンバータである可能性がある。例えば、出力電圧端子と誤差増幅帰還端子との間に接続されている抵抗分割ネットワークが、スイッチング電圧コンバータに異なる調整電圧を出力させる制御信号によって調節され得る。そのような可変帰還技術およびスイッチングレギュレータは、周知である。
【００２７】
ＰＤ制御器２８は、電圧が（５Ｖなどの）閾値レベルを超えるときにワイヤペア１４上の電圧をＰＤ負荷３８に単に結合する低電圧ロックアウト（ＵＶＬＯ）回路（図１に示されていない）を含む。一旦このレベルが検出されると、フィルタリングインダクタ４２および４４を介して、入ってくるＰｏＤＬ電圧Ｖｉｎ＿ＤＣをＰＤ負荷３８に結合するために、ＰＤ制御器２８は、スイッチ４０（例えば、ＭＯＳＦＥＴ）を閉じる。ＤＣ電圧は、フィルタリングコンデンサ１６によってデータパスから遮断される。ＰＤ負荷３８は、ワイヤペア１４上の電圧を、主要ＰＤ負荷によって要求される調整電圧に変換するための電圧コンバータを含み得るか、または含まなくてもよい。
【００２８】
ＰＤ１２のフロントエンドは、ＰＤ１２に提供される正しい極性電圧を保証するダイオードブリッジを含み得る。
【００２９】
上述されているシステムに関する１つの問題は、ＰＤ負荷３８がＰＳＥ１０から５Ｖの動作電圧を要求し得るが、検出および分類スキームが５Ｖを超える電圧を使用し得るということである。ＰＳＥ１０は、ワイヤペア１４に沿った電圧降下が、ＰＳＥ１０による検出のために閾値レベルより下に検出／分類シグネチャ信号を軽減しないように、有意に高い検出および分類信号を生成する必要がある。しかしながら、発明者らは、検出または分類段階中に、ＰＤ１２内のＵＶＬＯ回路を始動させることを望まない。
【００３０】
図２Ａは、検出および／または分類段階中にＰＤのＵＶＬＯを不能にするために使用され得るタイマー回路を示している。図２Ｂは、図２Ａの回路によって行われるステップを示しているフローチャートである。以下の説明において、ＰＳＥ１０によって提供される検出信号は、常時、任意のＵＶＬＯ閾値電圧より下であるが、分類は、ＵＶＬＯ閾値電圧より上であり得ると仮定する。しかしながら、同じ回路が、検出段階中のＵＶＬＯ回路を不能にするために使用され得る。ＵＶＬＯ回路、ＰＤ分類回路およびタイマーは、ＰＤ制御器２８ＩＣ内に存在し得る。
【００３１】
ＵＶＬＯ回路は、コンパレータ５０を使用して、ワイヤペア１４を横切る電圧ＰＤ＿Ｖｉｎを閾値電圧Ｖｔｈと比較し、それにより、ＰｏＤＬ電圧がＰＤ負荷３８に印加されるためにいつスイッチ４０が閉じられるべきかを決定する。Ｖｔｈが５Ｖであると仮定しよう。
【００３２】
図２Ｂのステップ５２において、検出段階は、低電圧で行われる。ＰＤ１２からの検出シグネチャ（抵抗値など）が、ＰＤ１２がＰｏＤＬ対応であることを指し示す場合（ステップ５４）、処理は、分類段階（ステップ５６）に進む。検出シグネチャが検出されない場合、ＰｏＤＬハンドシェイク処理は、終了する（ステップ５８）。
【００３３】
ＰＤ制御器２８（図１）内のＰＤ分類回路６０（図２Ａ）は、ＰＳＥ１０からの分類信号を検出し、タイマー６２をスタートさせる。全ての処理は、ＰＤ制御器２８内のファームウェアまたはプログラムされたプロセッサの制御下であり得る。ＰＤ制御器２８は、検出段階後のある期間内の任意の電圧が分類段階であると推定する。検出または分類信号が５Ｖ（すなわち、Ｖｔｈ）を超え得ると推定すると、タイマー６２は、（１ｍｓなどの）小休止期間中に、ＵＶＬＯコンパレータ５０からの信号を遮断する（ステップ６４）。次いで、ＰＤ分類回路６０は、ＰＳＥ１０による分析のためにワイヤペア１４上の適当な分類シグネチャを提示する。次いで、分類段階は、ＰＳＥ１０によって終結される。その後すぐに、タイマー６２は、小休止し、ＵＶＬＯコンパレータ５０の出力をスイッチ４０に結合する（ステップ６６）。次いで、ＰＳＥ１０が、Ｖｔｈより大きいＰｏＤＬ動作電圧をＰＤ１２に供給するとき、スイッチ４０がＵＶＬＯ回路によって閉じられ、電力がワイヤペア１４を介してＰＤ負荷３８に供給される（ステップ６６）。
【００３４】
図３Ａおよび３Ｂは、検出回路および分類回路がハンドシェイク段階中に相互から有効に分離されることにより回路による干渉がないことを可能にする技術に向けられている。このように、検出回路および分類回路は、シグネチャ情報を伝達するために抵抗器、コンデンサまたはツェナーダイオードなどを使用することによって類似し得る。さらに、ＰＤ動作電圧がハンドシェイク電圧に類似するとき、技術は、図２Ａ内のタイマーの必要性を除去し得る。これは、検出段階の一方の電圧極性および分類段階のその反対の極性を使用してＰＳＥ１０によって成し遂げられる。分類段階の極性が動作電圧の極性と反対である場合、ＰＤ内のＵＶＬＯ回路は、ＵＶＬＯ回路を始動させる閾値レベルより上である分類電圧を検出しない。
【００３５】
図３Ｂのステップ７４において、システム設計者は、ＰＳＥ  ＰｏＤＬの通常の動作電圧極性を決定する。図３Ａにおいて、ダイオード７６は、適切な電圧極性を有する信号のみがＰＤ分類回路７８およびＰＤ検出回路８０に結合されるように構成されている。回路７８および８０は、シグネチャ抵抗値、ツェナーダイオード閾値、コンデンサ値を提示し得るか、または所望のＰｏＤＬ情報をＰＳＥ１０に伝達するＰＳＥ信号上の他の機能を果たし得る。発明者らは、ＰｏＤＬの通常の電圧極性が、低電圧／電流での検出段階中に使用される極性と同じ極性であると推定する。
【００３６】
ステップ８２において、検出が通常の極性で行われ、検出回路８０をワイヤペア１４に結合するダイオード７６が順方向にバイアスされる。検出信号がＵＶＬＯ回路８４のＵＶＬＯ閾値電圧より上である場合、前述されているように、タイマー６２が、ＵＶＬＯ回路８４がスイッチ４０を閉じるのを妨げるために使用され得る。
【００３７】
ステップ８６において、ＰＤがＰｏＤＬ対応であるかどうかが決定される。ＰＤがＰｏＤＬ対応でない場合、ＰｏＤＬハンドシェイクルーチンが終結される（ステップ８８）。
【００３８】
ＰＤがＰｏＤＬ対応である場合、分類段階は、反対の極性電圧を使用して実行され（ステップ９０）、そこで、ＰＤ分類回路７８をワイヤペア１４に結合するダイオード７６が順方向にバイアスされる。ＵＶＬＯ回路８４は、逆の極性電圧によって始動されず、検出回路８０は、ワイヤペア１４から分離される。
【００３９】
ハンドシェイク段階後、ＰＳＥは、通常の電圧極性で、ワイヤペア１４上の指定されたＰｏＤＬ電圧をＰＤ負荷３８に供給する（ステップ９２）。それゆえ、分類回路７８は、ワイヤペア１４から減結合される。検出回路抵抗器または他のシグネチャ生成器は、検出回路内部のスイッチによってワイヤペア１４から減結合され得るか、またはシグネチャ回路は、通常の動作中のＰＤの動作に対して些細なものであり得る。
【００４０】
図４Ａ〜４Ｃは、検出および／または分類シグネチャを伝達するためにＰＤ内の電圧制限デバイスを使用することに向けられている。１つの例において、ＰＳＥ制御器２６によって生成される検出および分類信号は、１０Ｖ制限を有し得る。別個の検出および分類デバイスが使用され得、図４Ａ〜４Ｃの発明は、前の図面の発明と組み合わせられ得る。電圧制限デバイスは、ＰＤがＰｏＤＬ対応であることと、要求される動作電圧が５Ｖであることとの両方を伝達するために、例えば７Ｖの制限された電圧をもたらし得る（ステップ９４）。追加の情報が、制限された電圧（最大電力レベルなど）の規模によって伝達され得、これは、予算（ｂｕｄｇｅｔｉｎｇ）目的のためおよび過負荷を検出するために、ＰＳＥによって使用され得る。
【００４１】
図４Ａの例において、電圧制限デバイスは、ＰＤの通常のＰｏＤＬ動作電圧より高い閾値を有するツェナーダイオード９６である。検出器回路９８が、検出段階中に、スイッチ１００を介して、ＰＤ制御器２８をツェナーダイオード９６から分離し、それにより、検出シグネチャがＰＤ内の他の電気回路によって影響を及ぼされなくなる（ステップ９４）。
【００４２】
ステップ１０２において、ＰＳＥ１０が起動されるか、またはＰＤ１２がＰＳＥ１０に接続される。
【００４３】
ステップ１０４において、ＰＳＥ１０は、低電流源１０６をオンにし、低電流源１０６は、低電流をツェナーダイオード９６に印加する。ダイオードブリッジ１０８が、適切な極性がツェナーダイオード９６に印加されることを保証するために使用され得る。図４Ｂは、ツェナーダイオード９６が、結果として生じる電圧を制限することを示している。
【００４４】
ステップ１１０において、電圧検出器１１２は、ツェナーダイオード９６によって制限される、結果として生じる電圧を検出し、結果として生じる電圧降下Ｖｄは、特定のＶｄレベルに対応するＰｏＤＬ特性を識別するために、ＰＳＥ制御器２６に印加される（ステップ１１２）。例えば、Ｖｄレベルは、デジタル化され得、ＰｏＤＬ特性（動作電圧および最大電力レベルなど）をＰＳＥに提供するルックアップテーブルが扱われ得る。ＰｏＤＬ特性の各セットは、抵抗に因る未知の電圧降下がワイヤのほかに存在し得るので、狭い範囲のＶｄレベルと関連付けられ得る。図４Ｂは、Ｖｄレベルの２つの範囲が、最大電力に関連して、タイプＩのＰＤおよびタイプＩＩのＰＤと関連付けられることを示している。
【００４５】
ハンドシェイク段階後、電流源１０６が不能であるときに、スイッチ１００は、閉じられ（ステップ１１４）、ＰＳＥ電力供給器１１６は、ＰＳＥ制御器２６によって制御され、それにより、適切な電圧をワイヤペア１４に提供する。
【００４６】
ステップ１１８において、ＰＤ制御器２８内のＵＶＬＯ回路が適切な動作電圧を検出した後、ＵＶＬＯ回路は、ＰＤ負荷３８に給電するためにスイッチ４０を閉じる。このとき、ツェナーダイオード９６は、その閾値が動作ＰｏＤＬ電圧より上であるので、ＥＳＤ保護デバイスとして動作する。
【００４７】
いくつかの用途において、ワイヤペア１４上の電圧がワイヤループ内の電圧降下によって影響を及ぼされるので、ＰＤは、電圧レギュレータを含む。ループの抵抗が知られている場合、ループに沿った電圧降下が任意の電流レベルについて計算されることが可能であり、ＰＳＥによって供給される電圧は、正確に知られている電圧をＰＤに供給するために、ＰＳＥによって調整されることが可能である。これは、ＰＤ内の任意の電圧レギュレータの必要性を除去し得るか、またはスイッチングレギュレータではなくＰＤ内の単純なリニアレギュレータの使用を可能にする。
【００４８】
図４Ｄは、ツェナーダイオード９６（または他の電圧制限デバイス）と併せて、ループ抵抗とループに沿った予期される電圧降下とを計算するために使用され得るステップを説明している。全ての処理は、図４Ａ内のＰＳＥ制御器２６によって行われ得る。
【００４９】
図４Ｄのステップ１２２において、検出段階中にＰＳＥがツェナーダイオード９６（または他の電圧制限デバイス）を検出した後に、ループ抵抗テストが始められる。
【００５０】
ステップ１２４において、電流源１０６（図４Ａ）は、知られている低ＤＣ電流Ｉ１をワイヤペア１４に印加し、ＰＳＥにおける結果として生じる測定された電圧は、ツェナーダイオード９６による電圧のクランプに因り、電圧降下（Ｉ１ｘＲ）は、ループ抵抗に因る。この結果として生じる電圧は、Ｖ１であり、ＰＳＥ内のメモリ内に格納される。
【００５１】
ステップ１２６において、知られているより高い電流Ｉ２が電流源１０６によって供給され、ワイヤペア１４を横切る、結果として生じる電圧Ｖ２が再び測定され、メモリ内に格納される。Ｉ２はＩ１より大きいので、より大きいループ電圧降下が存在するが、ツェナーダイオードからの貢献は、同じである。電流源１０６は、複数の電流源または単一の電流源を備え得、単一の電流源では、複数の電流レベルを生成するようにパラメータが調節されている。
【００５２】
ステップ１２８において、ループ抵抗Ｒは、Ｒ＝（Ｖ１−Ｖ２）／（Ｉ２−Ｉ１）として計算される。
【００５３】
ステップ１３０において、通常の動作中、ループ抵抗に因る電圧降下Ｖｄは、Ｖｄ＝Ｉ＊Ｒとして計算され、ここで、Ｉは、動作電流である。電流が動作中に変化し得るので、Ｖｄは変化する。
【００５４】
ステップ１３２において、ＰＳＥ  ＰｏＤＬ電圧は、ＰＤ電流に基づいて、ワイヤペア１４に沿った電圧降下を考慮して動的に調節され、その結果、ＰＤにおける電圧は、正確な電圧に調整され得る。これは、ＰＤにおける別個の電圧レギュレータの必要性を除去するか、またはＰＤにおける有効なリニアレギュレータの使用を可能にする。ＰＳＥにおける可変電圧源は、図１内の可変電圧コンバータ３０であり得る。
【００５５】
図５Ａ〜５Ｃは、ＰＤ内のサージストッパーを使用してＰＤによってＰｏＤＬ特性を伝達することに向けられており、そこでは、サージストッパーの閾値電圧の規模がＰｏＤＬ特性に対応する。通常の動作中、サージストッパーは、ＰＤ電気回路を損傷させるのを妨げるように電圧サージを遮断する機能を果たし得る。様々な実施形態において、特定のセットのＰｏＤＬ特性に対応する閾値電圧は、低い検出および分類電流でのワイヤペア１４に沿った小さい可変電圧降下が存在し得るので、閾値電圧の様々な範囲内である。
【００５６】
図５Ａは、各ワイヤに対する単純なサージストッパーを示しており、各サージストッパーは、関連付けられるワイヤに直列のＭＯＳＦＥＴ１４０および１４２によって形成される。サージ電圧検出器１４４（コンパレータおよびドライバ）は、ワイヤペア１４を横切る電圧がある程度の閾値電圧Ｖｔｈ（１０Ｖなど）を超えるときを検出する。閾値は、ＰＤの動作電圧より高い。閾値電圧レベルは、（例えば、閾値電圧をもたらすために電流源に直列の抵抗分割器を選択し、次いで、ワイヤペア１４を横切る実際の電圧と閾値電圧とを比較することによって）簡単に設定される。閾値を超えるとき、検出器１４４は、高インピーダンスをもたらすために、適した電圧をＭＯＳＦＥＴ１４０および１４２のゲートに印加する（図５Ｂ内のステップ１４８）。
【００５７】
ステップ１５０において、最初に、ＰＳＥは、サージストッパーが始動するまで、分類段階中にＰＤにランプ電圧を供給する。図５Ｃは、閾値電圧Ｖｔにおいて生じる高インピーダンスを示している。サージストッパーが始動する前に、ＰＳＥは、開回路よりかなり低いインピーダンスを検出する。ＰＤ内のワイヤペアを横切る高値抵抗器１５２が、ＵＶＬＯ回路がスイッチ４０を開いた状態を保つときでさえ、ＰＤによって形成される回路が存在することを保証する。図２Ａのタイマー回路、または図３Ａの電圧極性反転技術は、通常のＰｏＤＬ動作電圧を受ける前にＵＶＬＯ回路がスイッチ４０を閉じることを妨げるように使用され得る。
【００５８】
ステップ１５４において、ＰＳＥは、インピーダンスにおける変化を検出することによって、サージストッパーが始動したことを検出する。さらに、ランプ電圧のレベルが検出され、特定のレベルが、ＰＳＥ内のルックアップテーブルからＰＤのＰｏＤＬ特性を相互参照するために使用されるか、またはアルゴリズムが、ＰｏＤＬ特性を決定するようにそのレベルにおいて行われる（ステップ１５６）。次いで、ＰＳＥは、サージストッパーの閾値レベルによって特定された要求される電圧をＰＤに供給する（ステップ１５６）。ＰＤに対する動作電圧がサージストッパーの閾値より下であるので、ＭＯＳＦＥＴ１４０および１４２は、通常、閉じられており、ＵＶＬＯスイッチ４０も閉じられている。サージストッパーの正確な閾値電圧が、ワイヤペア１４に沿った電圧降下に因りＰＳＥによって知られないこともあるので、図５Ｃに示されているように、様々な可能範囲の検出された閾値電圧が、ＰＤ（タイプＩまたはタイプＩＩのＰＤなど）を分類するために使用され、そこでは、異なるタイプが最大電力レベルに関連する。
【００５９】
ＭＯＳＦＥＴ１４０および１４２が分類テスト中に開かれているとき、高値抵抗器１５８および１６０がループに直列である。ステップ１６２において、これらの抵抗器１５８／１６０の値が検出され、そこでは、特定の値が、ＰＤのＰＯＤＬ特性（ＰＤについての動作電圧および最大電流／電力など）に対応する。それゆえ、抵抗器１５８および１６０を使用することによって、サージストッパーの閾値電圧ではなく、抵抗値が、ＰｏＤＬ特性を伝達するために使用され得る。この技術の利点は、通常の動作中にＭＯＳＦＥＴ１４０／１４２が閉じられているときに抵抗器１５８／１６０が回路に影響しないことであり、サージストッパーの閾値は、特定の用途のために最適化され得る。抵抗値は、閾値電圧で結果として生じる電流を測定することによって検出され得、そこでは、Ｒ＝Ｖｔｈ／Ｉである。
【００６０】
図６Ａ〜６Ｃは、ＰＳＥが、ハンドシェイク段階に続いてＰＤがワイヤペア１４から切り離されたかどうかを知ることを可能にする技術に向けられている。これは、ＰｏＤＬを供給することを止めるべきかどうかをＰＳＥが知ることを可能にし、かつ、ＰＳＥが、起動する度に、全ハンドシェイクルーチンを行うのではなく立ち上げルーチンについてのＰＤからの格納されたＰｏＤＬ情報を使用することを可能にする。これは、相当な立ち上げ時間を省く。
【００６１】
図６Ａにおいて、（１００Ｋオームを超えている）高値抵抗器１７０がＰＤ内でワイヤペア１４を横切っている。この抵抗値は、「維持電力シグネチャ」をもたらす（ステップ１７４）。この抵抗値は、検出段階中に使用される、２５Ｋオームの従来の検出シグネチャ抵抗器よりもかなり高く、抵抗器１７０は、ＰＤの通常の動作中、ワイヤペア１４を横切ったままである。典型的に、検出シグネチャ抵抗器、および通常の動作中に有意な電流を流す他の検出シグネチャ回路は、通常の動作中に回路の外に切り替えられる。
【００６２】
ステップ１７４において、ＰＤが通常の動作中だった後、ＰＤ負荷が電流を流さないとき（例えば、ＰＤ負荷が電源オフ状態であるとき）でさえ、低テスト電流が電流源１７６によって定期的に供給される。
【００６３】
ステップ１７８において、ＰＳＥは、ＰＤ負荷抵抗が「維持電力シグネチャ」抵抗値に等しいかまたはそれより小さいことを定期的にテストする。
【００６４】
ステップ１８０において、ＰＤ負荷抵抗が「維持電力シグネチャ」抵抗値に等しいかまたはそれより小さい場合、ＰＳＥは、ＰＤが最後のハンドシェイクルーチンに続いて切り離されなかったと推定する。
【００６５】
ステップ１８２において、ＰＤ負荷抵抗が「維持電力シグネチャ」抵抗値より大きい場合、ＰＳＥは、ＰＤが最後のハンドシェイクルーチンに続いて切り離されたと推定する。
それに応答して、ＰＳＥは、エネルギーを節約するために、ＰＤに電力を供給することを終える。
【００６６】
ステップ１８４において、通常の動作中にＰＳＥがＰＤに電力を供給していないとき、ＰＳＥは、「維持電力シグネチャ」を検出する（すなわち、ＰＤがただ電源オフ状態であるだけだが依然として接続されているかどうか、またはＰＤが取り外されたかどうかを検出する）ために、ワイヤペア１４に定期的にまたは連続的に低電流を供給する。
【００６７】
ステップ１８６において、ＰＳＥが、ＰＤが切り離されて次いで接続されたことを検出する場合、ＰＳＥは、ＰｏＤＬについてのハンドシェイクルーチンを行う。ＰＳＥが、ＰＤの起動状態の間に切断を全く検出しない場合、ＰＳＥは、ハンドシェイクルーチンを繰り返す必要はないが、以前のハンドシェイクの結果に従って十分なＰｏＤＬ電圧を単純に供給し得る。
【００６８】
図６Ｃは、図６Ａの回路を使用して行われ得るステップを示しており、そこでは、以前のハンドシェイクの結果が、後にＰＤが再起動されたときに使用するために、不揮発性メモリ１９０内に格納される。
【００６９】
ステップ１９０において、ＰＳＥは、起動時にＰＤに対して検出および分類ルーチンを行う。
【００７０】
ステップ１９２において、ＰＳＥは、結果として生じるＰｏＤＬ情報をメモリ１９０内に格納する。例えば、格納されたデータは、動作電圧レベル、ＰＤの最大電力および他の動作特性に対応するコードであり得る。
【００７１】
ステップ１９４において、ＰＳＥは、ＰＤが依然として接続または起動されているかどうかを決定するテスト（上述されている維持電力シグネチャテストなど）を定期的に行う。
【００７２】
ステップ１９６において、ＰＳＥが、ＰＤが切り離されて次いで接続かつ起動されたことを検出する場合、ＰＳＥは、ＰＤが同じＰＤまたは同じタイプの交換ＰＤであると推定し得、これは、自動車製造業者がＰＤタイプを特定する自動車の用途において当てはまる。次いで、ＰＳＥは、適切なＰｏＤＬ電圧を供給するために分類情報についてメモリ１９０にアクセスする。メモリ１９０内に格納されたデータは、初期のハンドシェイクルーチンからのものであり得るか、または製造業者によって予めロードされ得る。代替的に、ＰＤが切り離されたことをＰＳＥが検出し、続いて、ＰＤが接続されていることを検出するときに、ＰＳＥは、メモリ１９０内の格納されたデータを使用するのではなく、全ハンドシェイクルーチンを行い得る。
【００７３】
ステップ１９８において、ＰＳＥが、ＰＤが電源オフにされたときでさえ維持電力シグネチャが中断されなかったことを検出する場合、ＰＳＥは、起動時に、ハンドシェイクルーチンを行うのではなくメモリ１９０内に格納されたＰｏＤＬデータを使用し得る。
【００７４】
別の実施形態において、ＰＤがＰｏＤＬ対応であることを確かめるためまたは他の情報を確かめるために、ＰＳＥは、メモリ１９０内の情報を使用し、依然として、短縮されたハンドシェイクルーチンを行い得る。
【００７５】
ステップ２００において、用途が、使用されるＰＤのタイプを限定するもの（例えば、自動車におけるもの）である場合、メモリ１９０内のＰｏＤＬ情報は、製造業者によってメモリ１９０内に予めロードされ得るか、またはシステムの最初の立ち上げからのものであり得る。
【００７６】
図７Ａおよび７Ｂは、ＰｏＤＬシステムに向けられており、そこでは、主要ＰＤ負荷が、ＰＳＥによって電力を供給されるのではなく、ＰＤ側に位置する代替電力源２１０から電力を供給される。この状況は、ＰＳＥによって供給されることが可能である電力より多くの電力をＰＤ負荷が要求する場合に起こり得る。そのような場合、通信チャンネルおよび（主要ＰＤ負荷以外の）ＰＤ内の特定の機能に給電するためにＰＤのフロントエンドに電力を依然として供給しているＰＳＥにいくつかの利益がある。この技術を使用すると、代替電力源２１０がオフまたは機能不全であるとしても、ＰＤは、依然として、メンテナンスなどのために、自身の動作状態をＰＳＥに通信することが可能である。さらに、ＰＤは、代替電力源２１０の故障時にＰＳＥがＰＤ負荷に給電することを可能にさえし得る。
【００７７】
図７Ａは、ＰＤ負荷３８およびＰＤ制御器２８に結合されている代替電力源２１０の追加を除き、図１と同一である。
【００７８】
図７Ｂのステップ２１２において、代替電力源２１０が提供される。ＰＳＥは、（増幅器、制御回路などの）イーサネット（登録商標）データ物理（ＰＨＹ）サブシステムにＰｏＤＬ電力を供給し得る間に、代替電力源２１０は、同時に、主要ＰＤ負荷に電力を供給する。
【００７９】
ステップ２１４において、代替電力源２１０が故障するかまたはオフである場合、ＰＨＹサブシステム（および他の要求される電気回路）がＰＳＥによって給電されているので、ＰＤは、依然として、ＰＳＥに通信する（例えば、故障を通信する）ことが可能である。代替的に、ＰＤは、通常のまたは限定された動作のためにＰｏＤＬ電力をＰＤ負荷３８に切り替え得る。
【００８０】
ステップ２１６において、ＰＤ起動時に、ＰＳＥは、最初に、ＰｏＤＬを介してＰＤに給電することが可能であり、かつ、代替電力源２１０がオンにされる前に構成データをＰＤに送信することが可能である。次いで、代替電力源２１０は、適切に構成される。これは、代替電力源が汎用電力源でありかつ特定のＰＤのためにカスタマイズされていない場合に特に役立つ。例えば、一旦ＰＳＥが、ＰＤがＰｏＤＬ対応であることと、要求される電圧を供給するように代替電力源２１０が構成されていることとを検出すると、ＰＳＥは、代替電力源２１０のみを有効にし得る。
【００８１】
本明細書に説明されている全ての技術は、特定の用途に対して様々な方法で組み合わされ得る。
【００８２】
様々な技術のうちのあるものは、使用されるＰＳＥおよびＰＤのタイプが高度に規制されている自動車の用途に特に合っており、ＰｏＤＬシステムの各起動時のハンドシェイクは、短縮されるかまたは取り除かれることが可能である。
【００８３】
本発明の特定の実施形態が示されて説明された一方で、変化および改変が本発明のより広い側面において本発明から逸脱することなくなされ得、それゆえ、添付されている特許請求の範囲が、本発明の真の精神および範囲の内にある全てのそのような変化および改変を本発明の範囲内に包含することは、当業者に明白である。
【図１】
0006322263.tif 000002
【図２Ａ】
0006322263.tif 000003
【図２Ｂ】
0006322263.tif 000004
【図３Ａ】
0006322263.tif 000005
【図３Ｂ】
0006322263.tif 000006
【図４Ａ】
0006322263.tif 000007
【図４Ｂ】
0006322263.tif 000008
【図４Ｃ】
0006322263.tif 000009
【図４Ｄ】
0006322263.tif 000010
【図５Ａ】
0006322263.tif 000011
【図５Ｂ】
0006322263.tif 000012
【図５Ｃ】
0006322263.tif 000013
【図６Ａ】
0006322263.tif 000014
【図６Ｂ】
0006322263.tif 000015
【図６Ｃ】
0006322263.tif 000016
【図７Ａ】
0006322263.tif 000017
【図７Ｂ】
0006322263.tif 000018