(57)【特許請求の範囲】
【請求項１】
シリコン半導体の一方の面にアノード電極を、他方の面にカソード電極を、それぞれ具備すると共に、前記アノード電極に隣接してp型層を、前記カソード電極に隣接してV族元素を拡散してなるn型層を、それぞれ具備し、前記p型層と前記n型層との間にn-層を更に具備するダイオード構成の半導体装置であって、
前記n型層に隣接して厚さ30μm以上の領域にわたって連続して酸素サーマルドナーをドーパントとするnバッファ層を更に具備し、
前記nバッファ層のn型キャリア濃度がn-層のn型キャリア濃度より高く、かつ、1×1015cm−3以下であり、
前記カソード電極の前記n型層側の面から30umの領域の酸素濃度が1×1017cm−3以上1×1018cm−3以下であり、かつ、前記n型層に隣接するnバッファ層の酸素濃度より高く、
前記p型層に隣接するn-層の酸素濃度が1×1017cm−3未満である
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記n型層の厚さが3μm以上である
ことを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記n型層が少なくとも２つの層を含んで構成されている
ことを特徴とする半導体装置。
【請求項４】
シリコン半導体の一方の面にアノード電極を、他方の面にカソード電極を、それぞれ具備すると共に、前記アノード電極に隣接してp型層を、前記カソード電極に隣接してV族元素を拡散してなる厚さ20μm以上のn型層を、それぞれ具備し、前記p型層と前記n型層との間にn-層を更に具備するダイオード構成の半導体装置であって、
前記n型層に隣接して厚さ30μm以上の領域にわたって連続して酸素サーマルドナーをドーパントとするnバッファ層を更に具備し、
前記nバッファ層のn型キャリア濃度がn-層のn型キャリア濃度より高く、かつ、1×1015cm−3以下であり、
前記n型層側の面から30umの領域の酸素濃度が1×1017cm−3以上1×1018cm−3以下であり、かつ、前記p型層に隣接するn-層の酸素濃度が1×1017cm−3未満である
ことを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置を形成する半導体装置の製造方法であって、
酸素をウェハ中に拡散した後、一方の面を削除し、その後、他方の面にＶ族元素を拡散してｎ型層を形成する
ことを特徴とする半導体装置の製造方法。
【請求項６】
請求項５に記載の半導体装置の製造方法において、
前記酸素サーマルドナーを800℃以上の熱処理で消去した後、電極形成後に400℃以上の熱処理でサーマルドナーを生成する
ことを特徴とする半導体装置の製造方法。
【請求項７】
請求項４に記載の半導体装置を形成する半導体装置の製造方法であって、
Ｖ族元素を含む層を形成し、酸素を含む雰囲気で熱処理し、Ｖ族元素と酸素とを同時に拡散し、その後、一方の面を削除する
ことを特徴とする半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
前記酸素サーマルドナーを800℃以上の熱処理で消去した後、電極形成後に400℃以上の熱処理でサーマルドナーを生成する
ことを特徴とする半導体装置の製造方法。
【請求項９】
直列接続された第１半導体スイッチング素子及び第２半導体スイッチング素子と、
前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子にそれぞれ逆並列に接続されるダイオードと
を備え、
前記ダイオードとして、請求項１乃至４の何れか一項に記載の半導体装置が用いられる
ことを特徴とする電力変換システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特にＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳ（Metal-Oxide-Semiconductor）トランジスタと逆並列に接続されて、フリーホイールダイオードとして電力変換装置を構成するダイオード半導体装置およびその製造方法、並びにそのダイオード半導体装置を備えた電力変換システムに関する。
【背景技術】
【０００２】
従来、テイル電流の急激な減小による発振現象を抑制する技術として、深いｎバッファー層を導入したものがあった（例えば、特許文献１参照）。
【０００３】
また、従来、テイル電流の急激な減小による発振現象を抑制するための深いｎバッファー層を形成する技術として、深いｎバッファー層のドーパントにリン（Ｐ）を適用するものがあった（例えば、特許文献２参照）。
【０００４】
また、従来、テイル電流の急激な減小による発振現象を抑制するための深いｎバッファー層を形成する技術として、プロトン照射により生成したｎバッファー層を数層形成するものや、ｎ-層中央部に局所的にそれを形成するものがあった（例えば、特許文献３および特許文献４参照）。
【０００５】
また、従来、テイル電流の急激な減小による発振現象を抑制するための深いｎバッファー層を形成する技術として、深いｎバッファー層のドーパントにセレン（Se）を適用するものがあった（例えば、特許文献５参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−２５１６７９号公報
【特許文献２】特開２０１４−１４６７２１号公報
【特許文献３】国際公開第２０１１／０５２７８７号
【特許文献４】国際公開第２００７／０５５３５２号
【特許文献５】米国特許出願公開第２０１２／０２４８５７６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電力変換装置にＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳ（Metal-Oxide-Semiconductor）トランジスタと逆並列に接続されて、フリーホイールダイオードとして用いられるダイオードは、装置の駆動周波数の増加に伴って、スイッチング時のダイオードの損失であるリカバリ損失の低減がより一層要求されている。
【０００８】
リカバリ損失は、ウェハ厚を薄くすることにより低減できるが、リカバリ時にオン状態で注入されたキャリアの減少が急速になり、それに伴ってテイル電流が急激に減小することにより、図１３に示すような数ＭＨｚ以上の振動数の発振が発生するという問題がある。
【０００９】
この発振現象を抑制するため、特許文献１や特許文献２では、深いｎバッファー層を導入する構成を開示している。この構成では、深いｎバッファー層により、注入キャリアのリカバリ時の減少速度が抑制され、テイル電流の減小を緩やかにすることで発振現象を抑制できる。
【００１０】
特に特許文献２では、このｎバッファー層のドーパントとしてリン（Ｐ）を適用することが開示されている。また、特許文献３や特許文献４には、プロトン照射により生成したnバッファー層を、数層形成した構成やｎ-層中央部に局所的に形成した構成で発振現象を抑制する技術を開示されている。さらに特許文献５には、セレン（Se）をドーパントとして用いた深いnバッファー層を適用したダイオードなどの構成が開示されている。
【００１１】
しかしながら、特許文献１では、具体的なドーパントについて開示がなされていない。特許文献２ではＶ族元素であるＰがドーパントとして開示されているが、Ｐを特許文献１にあるように30μm以上拡散するためには、1300℃程度の高温で長時間拡散する必要があり、生産性が悪いという問題がある。ｎ型ドーパントとして通常適用されているＡｓやＳｂといったＶ族元素では、拡散定数がさらに小さくなり拡散時間をさらに長くする必要が生じる。
【００１２】
また、特許文献３や特許文献４ではプロトン照射によるｎバッファー層の形成が開示されている。しかし、ドナーを生成し深い位置にｎバッファー層を形成するためには、多量のプロトンを高エネルギーで照射する必要がある。このため、サイクロトロンによりプロトンを加速し照射する必要があり、コストが増加するという問題がある。
【００１３】
さらに、特許文献３や特許文献４では、ｎバッファー層を分離してアノードに比較的近い位置に形成した構成を開示している。この構成では、逆バイアス時にアノード側の電界が強くなり、耐圧の劣化を招くとともに、特に高耐圧のダイオードにおいては宇宙線耐量が低下するという問題が生じる。
【００１４】
特許文献５では、Ｓｅをｎバッファー層のドーパントとして適用している。ＳｅはＰと比較して拡散定数が大きく、低温で短時間の拡散で深いｎバッファー層を形成することが可能である。しかし、通常の場合、Ｓｅ原料を新たにラインに導入する必要があり、ライン汚染の問題が生じる恐れがある。また、Ｓｅのイオン打ち込みの設備などを導入する必要が生じる。
【００１５】
以上の問題に鑑みれば、発振現象を抑制したダイオードを低コストで提供することが課題となる。あるいは、耐圧特性や宇宙線耐性の優れたダイオードの構成を提供することが課題となる。またあるいは、ダイオードの製造においてライン汚染の心配の少ないデバイス構造を提供することが課題となる。
【課題を解決するための手段】
【００１６】
上記の課題を解決するため、本発明の半導体装置は、例えば、シリコン半導体の一方の面にアノード電極を、他方の面にカソード電極を、それぞれ具備すると共に、前記アノード電極に隣接してp型層を、前記カソード電極に隣接してV族元素を拡散してなるn型層を、それぞれ具備し、前記p型層と前記n型層との間にn-層を更に具備するダイオード構成の半導体装置であって、前記n型層に隣接して厚さ30μm以上の領域にわたって連続して酸素サーマルドナーをドーパントとするnバッファ層を更に具備し、前記nバッファ層のn型キャリア濃度がn-層のn型キャリア濃度より高く、かつ、1×1015cm−3以下であり、前記カソード電極の前記n型層側の面から30umの領域の酸素濃度が1×1017cm−3以上1×1018cm−3以下であり、かつ、前記n型層に隣接するnバッファ層の酸素濃度より高く、前記p型層に隣接するn-層の酸素濃度が1×1017cm−3未満であることを特徴とする。
【００１７】
また、本発明の半導体装置の製造方法は、例えば、本発明の上記半導体装置を形成する半導体装置の製造方法であって、酸素をウェハ中に拡散した後、一方の面を削除し、その後、他方の面にＶ族元素を拡散してｎ型層を形成することを特徴とする。
【００１８】
また、本発明の電力変換システムは、例えば、直列接続された第１半導体スイッチング素子及び第２半導体スイッチング素子と、前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子にそれぞれ逆並列に接続されるダイオードとを備え、前記ダイオードとして、本発明の上記半導体装置が用いられることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、発振現象を抑制した低ノイズのダイオードを低コストで製造することができる。また、耐圧を確保し宇宙線耐量に優れたダイオードを提供することができる。また、ライン汚染の心配の無いダイオード製造プロセスを提供できる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１実施形態に係る半導体装置の一例であるダイオードの模式的断面図である。
【図２】本発明の第１実施形態に係る半導体装置の一例であるダイオードの製造工程の一部を説明する模式的断面図である。
【図３】本発明の第１実施形態に係る半導体装置の一例であるダイオードの製造工程の一部を説明する模式的断面図である。
【図４】本発明の第１実施形態に係る半導体装置の一例であるダイオードの製造工程の一部を説明する模式的断面図である。
【図５】本発明の第１実施形態に係る半導体装置の一例であるダイオードの製造工程の一部を説明する模式的断面図である。
【図６】本発明の第２実施形態に係る半導体装置の一例であるダイオードの模式的断面図である。
【図７】本発明の第３実施形態に係る半導体装置の一例であるダイオードの模式的断面図である。
【図８】本発明の第４実施形態に係る半導体装置の一例であるダイオードの模式的断面図である。
【図９】本発明の第５実施形態に係る半導体装置の一例であるダイオードの模式的断面図である。
【図１０】本発明の第６実施形態に係る電力変換システムの模式図である。
【図１１】比較例のダイオードの模式的断面図である。
【図１２】本発明の第１実施形態に係る半導体装置の作製例及び比較例に係るダイオードの小電流リカバリ時の電圧波形及び電流波形を示すグラフ図である。
【図１３】テイル電流の急激な減小に伴って発生する発振現象を示す図である。
【発明を実施するための形態】
【００２１】
本発明に係るダイオードは、Ｓｉ半導体の一方の面にアノード電極、他方の面にカソード電極を具備しており、アノード電極に隣接してｐ型層、カソード電極に隣接してｎ型層を具備している。ｎ型層はＶ族元素を含有することにより形成する。Ｖ族元素としては、Ｐ、Ａｓ，Ｓｂなどが挙げられる。これらの元素はｎ型キャリアの活性化率が高く高濃度のｎ層を形成することが可能となる。
【００２２】
このｎ型層に隣接して厚さ３０μｍ以上離れている領域にわたって連続して酸素を含有するｎバッファー層を具備している。このｎバッファー層のｎ型キャリア濃度がｎ−層のキャリア濃度より高く、かつ1X1015cm-3以下となっている。さらに、前記ｎ型層から30μm離れた領域の酸素濃度を1X1017cm-3以上1X1018cm-3以下で、ｎ型層に隣接する領域の酸素濃度より高い値に設定する。さらに前期ｐ型層に隣接するｎ-層の酸素濃度は1X1017cm-3未満に設定する。
【００２３】
本発明の構成では、酸素サーマルドナーを生成しｎバッファー層を形成している。酸素の拡散係数は、Ｖ族元素であるＰと比較して2桁以上大きい。このため、短時間で深く拡散することが可能である。酸素は通常の拡散の雰囲気でも使用されており、酸素雰囲気中で熱処理することにより特別な装置を用いずに、本発明の構成のｎバッファー層を形成することができる。酸素サーマルドナーは800℃以上の熱処理で消去し、400〜600℃の熱処理で生成する。このため、通常のダイオード形成工程で例えばｎ型層の活性化アニールや層間絶縁膜として形成するBPSG(Boron Phosphorus Silicon Glass) 膜のデンシファイアニールとして800℃〜1000℃で熱処理で酸素サーマルドナーを消去した後、Alなどの電極形成後のシンターとして400℃〜500℃でアニールして生成することで精度良くｎバッファーのｎ型キャリア密度を調整することが可能となる。
【００２４】
酸素サーマルドナーのキャリア密度はｎ-層より大きく設定する必要がある。さらに、キャリアのライフタイムを確保するためには、ｎ型キャリア密度は1X1015cm-3以下に設定するのが望ましい。
【００２５】
酸素サーマルドナーのｎ型キャリア密度は酸素濃度の約5乗に比例することが本発明の検討でわかっており、30μmにおける酸素濃度を1X1017cm-3以上1X1018cm-3に設定することで、サーマルドナーによるｎ型キャリア密度をｎ-層より大きく、かつ1X1015cm-3にすることができる。
【００２６】
また、ｎ型層に隣接する酸素濃度を30μmの領域より低くすることによりｎ型キャリア密度の極小領域を形成することができる。リカバリー時にこの領域にホールをためることにより、テイル電流成分を確保し発振現象を抑制する効果を補強することができる。
【００２７】
本発明では、ｎバッファー層は、30μm以上の領域まで連続して形成する。また、アノード側のｐ層近傍の酸素濃度を1X1017cm-3未満し、この領域のｎ型キャリア密度をｎ−層のレベルにしている。このため、逆バイアス時のこの部分の電界を低減でき、耐圧を確保するとともに宇宙線耐量特性を良好に保つことが可能となる。
【００２８】
以上の構成では、カソード側の酸素濃度がアノード側より高くなっている。前述したように酸素雰囲気中で熱処理すると酸素はウェハ両面から拡散する。このため、例えば、片面から研磨しこの面をアノード側とすることで、カソード側よりアノード側の酸素濃度を低減することが可能となる。また、カソード側も外方拡散によりカソード表面近傍の酸素濃度を低減することが可能となる。
【００２９】
このウェハを用いてダイオードを作製することにより本発明の構成を形成することができる。この構成は上述のように発振現象を抑制する効果がある。また、酸素の拡散係数がＰと比較して大きいため短時間で形成することが可能であり生産性を向上し低コスト化することができる。また、拡散炉を用いて酸素雰囲気中で熱処理することにより、ライン汚染の心配なく製造することが可能となる。
【００３０】
また、別の構成として、ｎバッファー層を形成する酸素の拡散と同時にＰなどのＶ族元素を拡散すしｎ層を形成する構造も有効である。この場合、酸素を含有するｎバッファー層をｎ層から30μm以上の領域まで連続して形成する。この構成で、ｎ層の厚さを20μm以上とすることで、ダイオード製造工程週中の金属不純物をこの層にゲッタリングでき歩留りを向上することができる。また、ｎ層から30μmにおける酸素濃度を1X1017cm-3以上1X1018cm-3に設定することで、サーマルドナーによるｎ型キャリア密度をｎ-層より大きく、かつ1X1015cm-3にする。さらに、アノード側のｐ層近傍の酸素濃度を1X1017cm-3未満し、この領域のｎ型キャリア密度をｎ−層のレベルにしている。この構成でも、前述の構成と同様に、リカバリ時の発振現象の抑制に効果的であり、耐圧を確保するとともに宇宙線耐量特性を良好に保つことが可能となる。また、この構成では、ｎ層を酸素拡散と同時に実施するため工程短縮することができる。
【００３１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための各図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は適宜省略する。また、以下の実施形態の説明では、特に必要なとき以外は同一又は同様な部分の説明は繰り返さずに適宜省略する。
＜第１実施形態＞
［ダイオードの構成］
まず、図１を参照して、本発明の第１実施形態に係るダイオードの構成について説明する。なお、図１は、第１実施形態に係るダイオード１のアクティブ領域の模式的断面図である。ターミネーション領域については記載を省略しているが、ターミネーション領域には、ｐ型ウェルと電極とをリング状に配置したＦＬＲ(Field Limiting Ring)型等の従来のターミネーション構造が用いられる。
【００３２】
図１に示すように、第１実施形態に係るダイオード１は、ｎ−ドリフト層１０１と、アノードｐ層１０２と、アノードｐ−層１０３と、カソードｎ層１０４と、酸素を含有するｎバッファー層１０５と、アノード電極１０６と、カソード電極１０７とで構成されている。
【００３３】
なお、以下の説明では製造工程の途中の段階を含めて、半導体層部分の全体をＳｉ基板１００と呼ぶ。Ｓｉ基板には、あらかじめ酸素を拡散している。例えば酸素雰囲気中で１３００℃で１５ｈ拡散した後、ウェハを数百μm研磨することにより、図に示すような酸素濃度分布のウェハを作製することができる。また、両側から酸素拡散したウェハを半分に切断した後、切断面を研磨して作製しても良い。
【００３４】
図に示したｎ−ドリフト層１０１は、ｎ型Ｓｉからなる半導体層であって、イオン注入や拡散等により変性されない、もとのｎ型Ｓｉ基板のままのｎ型半導体領域からなるｎ型半導体層である。
【００３５】
カソードｎ層１０４は、Ｓｉ基板１００の裏面側であるカソード側に設けられ、ｎ−ドリフト層１０１やｎバッファー層１０５よりも高濃度のｎ型不純物領域からなるｎ型半導体層である。カソードｎ層１０４のｎ型不純物として酸素ではない、例えばＶ族の元素を含有する。Ｖ族元素としては、Ｐ、Ａｓ，Ｓｂなどが挙げられる。これらの元素は、活性化率をほぼ100%とすることができるため、高濃度のｎ層を形成するのに適している。
【００３６】
ｎバッファーｎ層１０５は、カソードｎ層１０４のｎ−ドリフト層１０１側に設けられ、カソードｎ層１０４よりも低濃度でｎ−ドリフト層１０１よりも高濃度の酸素サーマルドナーからなるｎ型半導体層である。ＰＮ接合からカソード側への空乏層の伸びが抑制され、リンギングを抑制することが可能となる。
【００３７】
アノードｐ層１０２は、Ｓｉ基板１００の表面側であるアノード側に局所的に設けられ、ｐ型不純物領域からなるｐ型半導体層である。
【００３８】
アノードｐ−層１０３は、Ｓｉ基板１００の表面側であるアノード側であって、アノードｐ層１０２が設けられていない領域に設けられ、アノードｐ層１０２よりも低濃度のｐ型不純物領域からなるｐ型半導体層である。
【００３９】
すなわち、ｐ型半導体層は、Ｓｉ基板１００の表面側において、厚さが薄く低濃度のｐ型不純物領域層であるアノードｐ−層１０３が形成され、局所的に高濃度のｐ型不純物領域からなる厚さの厚いアノードｐ層１０２が設けられたウェル構造を有している。
【００４０】
本実施形態では、アクティブ領域においてアノードｐ層１０２を局所的に配置したウェル構造を有しており、アノード電極１０６からのホール注入量を抑制しリカバリをソフト化するように、すなわち、リカバリ時の電圧の跳ね上がりを低減されるように構成されている。
【００４１】
図１に示した局所的に配置されたアノードｐ層１０２は、アノード側であるＳｉ基板１００の表面から見た平面視で、ドット（円）状、ストライプ状等の形状で形成することができる。例えば、アノードｐ層１０２を、直径１０−１００μｍの円形とし、この円の間の距離を１０-２００μｍにて配置することができる。アノードｐ層１０２の深さは３〜１０μm程度、ｐ型不純物のピーク濃度は１×１０１７〜１×１０１９ｃｍ−３程度にすることができる。なお、アノードｐ層１０２の不純物濃度や寸法は、ダイオードの耐圧、仕様により適宜設定される。
【００４２】
Ｓｉ基板１００の表面側において、アノードｐ層１０２が設けられた領域以外の領域にはアノードｐ層１０２よりも低濃度のｐ型不純物領域からなるアノードｐ−層１０３が形成されている。アノードｐ−層１０３のｐ型不純物のピーク濃度は１×１０１５〜１×１０１７ｃｍ−３程度にするのが好ましい。
【００４３】
アノードｐ−層１０３を設けると、アノードｐ−層１０３がない場合と比べ、アノード電極１０６から流れるリーク電流を低減することができる。なお、このリーク電流が許容できる場合は、アノードｐ−層１０３をなくして、ｐ型半導体層として局所的に設けられたアノードｐ層１０２のみで構成するようにしてもよい。その場合は、アノードｐ−層１０３を形成するためのｐ型不純物のイオン注入工程等を省いて工程を簡略化することができる。
【００４４】
アノード電極１０６は、アノードｐ層１０２にオーミック接続された電極である。
【００４５】
カソード電極１０７は、カソードｎ層１０４にオーミック接続された電極である。
［ダイオードの製造方法］
次に、図２から図５を参照（適宜図１参照）して、第１実施形態に係るダイオード１のアクティブ領域の構造の製造方法の一例について説明する。なお、ターミネーション領域の構造もアクティブ領域の構造と同時に作製するが、ターミネーション領域の構造の製造方法は従来のダイオードと同じであるので説明は簡略化する。
（基板の準備）
まず、ダイオード１を作製するためのＳｉ基板１００として、前述の酸素を拡散したＳｉウエハを準備する。ウェハの酸素濃度分布を図2に示した。Ｓｉウエハには、耐圧に応じた比抵抗を有するＦＺ（Floating Zone)ウエハを用いることができる。本実施形態では、ＦＺウエハのバルクをｎ−ドリフト層１０１とする。ＦＺウエハの比抵抗は、例えば３．３ｋＶの耐圧をもつダイオードでは２５０Ωｃｍ程度とする。
（アクティブ領域形成工程）
最初の工程で、Ｓｉ基板１００の表面全体に熱酸化により酸化膜を形成する。次に、アノードｐ−層１０３を設ける領域であるアクティブ領域を形成するためのフォトリソグラフィ工程を行う。このフォトリソグラフィ工程では、Ｓｉ基板１００の表面にレジスト材料を塗布、露光、現像することで、アクティブ領域の全面が開口したレジストを形成する。なお、このとき、ターミネーション領域において、ｐ型ウェルを形成する領域もレジストを開口する。続いて、レジストの開口部に露出した酸化膜をウェットエッチングで除去し、レジストも除去する。この工程で、Ｓｉ基板１００の表面には、アクティブ領域の全面と、ターミネーション領域のｐ型ウェルを形成する領域とが開口した酸化膜が形成される。
（アノードｐ−層形成工程）
その後、図２に示すように、熱酸化によりＳｉ基板１００の表面にインプラスルー酸化膜１０８を形成し、アクティブ領域形成工程で形成した酸化膜とインプラスルー酸化膜１０８とからなる酸化膜の厚膜部をマスクとして、薄膜部であるインプラスルー酸化膜１０８越しにアノードｐ−層１０３を形成するためのｐ型不純物をイオン注入する。これによって、アクティブ領域には全面にアノードｐ−層１０３のｐ型不純物がイオン注入される。
（アノードｐ層形成工程）
次に、図３に示すように、アノードｐ層１０２を形成するためのフォトリソグラフィ工程を行う。このフォトリソグラフィ工程では、Ｓｉ基板１００の表面にレジスト材料を塗布、露光、現像して、アクティブ領域のアノードｐ層１０２を形成する領域に開口を有するレジスト１１０を形成する。なお、このとき、不図示のターミネーション領域において、ｐ型ウェルを形成する領域もレジストを開口する。
【００４６】
その後、レジスト１１０をマスクとして、アノードｐ層１０２を形成するためのｐ型不純物をイオン注入する。このとき同時に、不図示のターミネーション領域のｐ型ウェルを形成する領域にもｐ型不純物のイオン注入が行われる。
【００４７】
次に、レジスト１１０を除去した後、高温アニールと酸化とを行うことで、図４に示すようにイオン注入したｐ型不純物を拡散させてアノードｐ層１０２及びアノードｐ−層１０３を形成すると共に、Ｓｉ基板１００の表面に形成されている酸化膜（不図示）を成長させる。
（カソードｎ層形成工程）
その後、Ｓｉ基板１００の裏面側からウエハ全面に、カソードｎ層１０４を形成するためのｎ型不純物のイオン注入を順次に行う。ｎ型不純物としては、酸素ではない例えばＶ族原素を用いる。この不純物を800-1000℃で活性化する工程で酸素サーマルドナーを消去することができる。また、不純物活性化アニールの前にBPSGなどの層間絶縁膜（不図示）を形成しても良い。この層間絶縁膜をデンシファイアニールを800-1000℃とすることによっても、ｎ型不純物を活性化するとともに酸素サーマルドナーを消去することができる。
（アノード電極・ｎバッファー層形成工程）
続いて、コンタクト部を形成するためのフォトリソグラフィ工程を行う。このフォトリソグラフィ工程では、レジスト材料を塗布、露光、現像して、アクティブ領域の全面に開口を有するレジスト（不図示）を形成する。
【００４８】
続いて、レジストの開口部に露出した酸化膜（不図示）をエッチングで除去し、レジストも除去する。その後、アノード電極１０６となる導電性材料からなる膜、例えば、ＡｌＳｉ膜をスパッタ又は蒸着で形成する。このアノード電極を400-500℃でシンターする。この工程で酸素サーマルドナーを生成することにより精度よくｎバッファー層のｎ型キャリア密度を制御することが可能となる。また、この工程以降の処理温度は400℃以下とすることで、サーマルドナーが追加生成しないようにする。
【００４９】
そして、不図示のターミネーション領域のｐ型ウェル上に設けられる電極を形成するためのフォトリソグラフィ工程とエッチング工程を行うことで、ｐ型ウェル上の電極が形成される。このとき、図４に示すように、アクティブ領域の全面に形成されたままのＡｌＳｉ膜がアノード電極１０６となる。
【００５０】
次に、不図示のターミネーション領域に設けられる電極を加工するためのレジストを除去した後、ターミネーション領域に保護膜を形成する。保護膜の形成法としては、例えば、ポリイミドの前駆体材料と感光材料とを含有する溶液を塗布し、ターミネーション領域を露光して前駆体をポリイミド化することで、ターミネーション領域上にポリイミド保護膜を形成することができる。
【００５１】
以上で、アノード側の構造が完成する。
【００５２】
次に、図５に示すように、カソード側の構造を形成する。
（カソード電極形成工程）
ます、カソード側である裏面にカソード電極１０７を形成する。なお、カソード電極１０７は、金属等の適宜な導電性材料を用いて、アノード電極１０６と同様の方法で形成することができる。
【００５３】
その後、必要に応じて、ウエハ全域についてのキャリアのライフタイムを調整するために、裏面側から電子線照射を行い、更に、電子線照射によるダメージ回復のためにアニール処理を行うようにしてもよい。
【００５４】
また、リカバリー時の損失を低減するために、アノード側にヘリウム（He）やプロトンを照射し３５０℃程度でアニール処理しても良い。この場合、酸素濃度が1X1017cm-3以上の領域を中心に局所ライフタイムを短くすることにより、リカバリー期間の後半に残るキャリア量を低減でき効率的に損失を低減することができる。
（分割工程）
最後にウエハをダイシングなどで分割してダイオード１のチップが完成する。
（作製例）
次に、図１及び適宜に分析結果を示す図を参照して、図１に示した本発明の第１実施形態に係るダイオード１を作製した作製例について説明する。
【００５５】
（１）作製条件
本実施例のダイオードは、Ｓｉ基板１００として酸素拡散した第１実施形態にしたがって形成した。ここで、酸素サーマルドナー形成のためのアノード電極シンターとして450℃で0.5-8h熱処理し酸素濃度とｎ型キャリア密度の関係を調べた。図１１に酸素濃度と酸素サーマルドナーｎ型キャリア密度の関係を示す。この図から、両対数プロットの勾配は約５になっており、ｎ型キャリア密度は酸素濃度のほぼ5乗に比例して生成していることがわかる。また、この図から、酸素濃度1X1017cm-3未満ではｎ型キャリア濃度を1X1011cm-3以下でることがわかる。通常の3.3kVダイオードの場合、ｎ−層のｎ型キャリア濃度は1.8X1013cm-3であるため、酸素濃度を1X1017cm-3未満とすることで、この1/100以下に抑えることができる。アノードｐ層近傍の酸素濃度を1X1017cm-3未満とすることで耐圧などの特性を確保することが可能となる。また、酸素濃度1X1018cm-3以下では、ｎ型キャリア濃度を1X1015cm-3以下にできることがわかる。
【００５６】
本実施例では、熱処理時間を2hとしてダイオードを作製することにより、ｎバッファー層のｎ型キャリア密度のピーク値を1X1014cm-3として比較例とダイオード特性を比較した。
【００５７】
また、比較例として、図１２に示すダイオード１Ｇを作成した。このダイオードでは、酸素濃度が1X1016cm-3のFZウェハを用いて、第1実施形態と同様の作製法で形成した。このため、酸素サーマルドナーは生成せず、図１２に示したｎ型キャリア分布を示す。
【００５８】
本実施例では、実施例と比較例のダイオードの損失は同等である。
【００５９】
（２）リカバリ時の電流・電圧波形
図１２に、実施例（実線）及び比較例（破線）のダイオードの、室温における小電流（定格電流Ｘ１／10）リカバリ特性の電流波形及び電圧波形を示す。
【００６０】
この図から、比較例の波形で発振が観測されるのに対して、実施例の波形では発振が観測されないことがわかる。
【００６１】
この結果から、本発明の酸素を含有したｎバッファー層を具備したダイオードの構成が低ノイズ化に極めて有効であることが確認できた。このダイオードを実施形態６に示したような電力変換システムに適用することで、信頼性が向上し、EMI低減を図ることができる。
＜第２実施形態＞
次に、図６を参照して、本発明の第２実施形態に係るダイオードの構成について説明する。なお、図６は、第２実施形態に係るダイオード１Ａのアクティブ領域の模式的断面図である。ターミネーション領域については記載を省略しているが、第１実施形態と同様に、ｐ型ウェルと電極とをリング状に配置したＦＬＲ型等の従来のターミネーション構造が用いられる。
【００６２】
図６に示すように、第２実施形態に係るダイオード１Ａは、図１に示した第１実施形態に係るダイオード１に対して、アノードｐ層１０２がウェル構造を有さず、またアノードｐ−層１０３を設けずに、アノード側のアクティブ領域の全面にアノードｐ層（第２半導体層）１０２を形成していることが異なる。他の構成については、第１実施形態と同様であるから説明は省略する。
【００６３】
本実施形態に係るダイオード１Ａは、アノード電極１０６側のアクティブ領域上の全面にアノードｐ層１０２を形成するため、アノードｐ層１０２を局所的に形成するためのフォトリソグラフィ工程が不要となり、アノードｐ−層１０３を形成するためのイオン注入の工程も省略できるため、製造コストを低減できる。他の工程については、第１実施形態と同様であるから説明は省略する。
＜第３実施形態＞
次に、図７を参照して、本発明の第３実施形態に係るダイオードの構成について説明する。なお、図１１は、第３実施形態に係るダイオード１Ｂのアクティブ領域の模式的断面図である。ターミネーション領域については記載を省略しているが、第１実施形態と同様に、ｐ型ウェルと電極とを配置したＦＬＲ型等の従来のターミネーション構造が用いられる。
【００６４】
図７に示すように、第２実施形態に係るダイオード１Ｂは、図１に示した第１実施形態に係るダイオード１に対して、カソードｎ層が２段階で形成されている構成となっている。
【００６５】
本実施形態に係るダイオード１Ｂは、アノードｐ層形成前に、Ｖ族元素をカソード側にイオン注入し拡散する。この拡散はアノードｐ層の拡散と同時に実施しても良い。この拡散により３μm以上の第２のカソードｎ層１１０を形成する。ついで、アノードｐ層形成以降の工程を実施例１と同様に進めるため、省略する。この構成では、カソードｎ層が２段になっているため、裏面のキズに対する耐圧の劣化を防止することができる。このため、初めに形成するｎ層の厚さを３μm以上に設定することにより歩留りを高くダイオードを作製することが可能となる。
＜第４実施形態＞
次に、図８を参照して、本発明の第２実施形態に係るダイオードの構成について説明する。なお、図８は、第４実施形態に係るダイオード１Ｃのアクティブ領域の模式的断面図である。ターミネーション領域については記載を省略しているが、第１実施形態と同様に、ｐ型ウェルと電極とをリング状に配置したＦＬＲ型等の従来のターミネーション構造が用いられる。
【００６６】
本実施形態では、酸素の拡散と同時にカソードｎ層のＰ拡散を実施している。図８に示すように、第４実施形態に係るダイオードは、高濃度のカソードｎ層が20μm以上形成され、カソードｎ層１０４から３０μm離れた領域の酸素濃度が1X1017cm-3以上1X1018cm-3以下となる構成となっている。
【００６７】
本実施形態に係るダイオード１Ｃは、酸素拡散前にシリコン（Si）ウェハ上に燐ガラスをＣＶＤ法などで形成する。その後、酸素雰囲気で1300℃で10-30時間熱処理する。このウェハの片面を削除研磨しアノード面を形成する。また燐ガラスをＳｉウェハ両面に燐ガラスを形成して酸素雰囲気中で熱処理し真ん中で切断し切断面を研磨しても良い。ついで、実施例１と同様に、アノードｐ-層、アノードｐ層を形成する。この構成ではカソードｎ層はすでに形成されているため、次のカソードｎ層形成工程は省略し、アノード電極、ｎバッファー層形成工程を実施する。この際、ｎバッファー層形成にはBPSGなどの層間膜のデンシファイアニールを適用すると良い。カソード電極形成以降の工程は、第１実施形態と同様であるから説明は省略する。
【００６８】
この構成では、カソードｎ層を酸素拡散と同一の工程で実施できるため工程を短縮することができる。また、高濃度のカソードｎ層を20μm以上形成することで、金属不純物のゲッタリングを増強できるため歩留りを向上することができる。
＜第５実施形態＞
次に、図９を参照して、本発明の第５実施形態に係るダイオードの構成について説明する。なお、図９は、第５実施形態に係るダイオード１Ｄのアクティブ領域の模式的断面図である。ターミネーション領域については記載を省略しているが、第１実施形態と同様に、ｐ型ウェルと電極とをリング状に配置したＦＬＲ型等の従来のターミネーション構造が用いられる。
【００６９】
図９に示すように、第５実施形態に係るダイオード１Ｄは、図１に示した第１実施形態に係るダイオード１に対して、低ライフタイム領域１１１がカソードバッファｎ層１０５にかかって形成されている構成となっている。
【００７０】
本実施形態に係るダイオード１Ｄは、第１実施例と同様の方法で形成し、カソード電極形成後にプロトンあるいはヘリウム（He）照射して局所的にライフタイムを低減する。特に、酸素濃度が1X1017cm-3以上の領域にプロトン照射することにより損失低減の効果がある。この領域に照射するためにプロトンあるいはヘリウム（He）照射時にウェハ直前に挿入するAl板の厚さを調整する。他の工程については、第１実施形態と同様であるから説明は省略する。
＜第６実施形態＞
次に、図１０を参照して、本発明の第６実施形態に係る電力変換システムについて説明する。図１０に示す第６実施形態に係る電力変換システム１０は、本発明によるダイオードを用いた電力変換システムである。
【００７１】
図１０に示すように、本実施形態に係る電力変換システム１０は、モータ駆動用の３相インバータ回路を備えるものである。半導体スイッチング素子であるＩＧＢＴ２００ａ〜２００ｆには、それぞれ本発明によるダイオード２０１ａ〜２０１ｆが逆並列に接続されている。すなわち、ダイオード２０１ａ〜２０１ｆはフリーホイールダイオードとして動作する。これらのダイオード２０１ａ〜２０１ｆとしては、前記した何れかの実施形態又はその変形例に係るダイオードが用いられる。ＩＧＢＴ（第１半導体スイッチング素子）２００ａ〜２００ｃとＩＧＢＴ（第２半導体スイッチング素子）２００ｄ〜２００ｆとが、それぞれ１個ずつ組み合わされて２個直列に接続され、従って、ＩＧＢＴとダイオードとの逆並列回路が２個直列に接続されて、それぞれ１相分のハーフブリッジ回路が構成されている。
【００７２】
ハーフブリッジ回路は交流の相数分、本実施形態では３相分備えられている。２個のＩＧＢＴ２００ａとＩＧＢＴ２００ｄとの直列接続点、すなわち２個の逆並列回路の直列接続点より、交流出力が出ており、Ｕ相の交流出力として誘導機や同期機などのモータ２０６と接続されている。他のハーフブリッジ回路も同様に、２個のＩＧＢＴの直列接続点から、それぞれＶ相及びＷ相の交流出力が出ており、モータ２０６と接続されている。
【００７３】
上アーム側のＩＧＢＴ２００ａ〜２００ｃのコレクタは共通接続され、整流回路２０３の直流高電位側と接続されている。また、下アーム側のＩＧＢＴ２００ｄ〜２００ｆのエミッタは共通接続され、整流回路２０３のアース側と接続されている。整流回路２０３は、交流電源２０２の交流を直流に変換する。ＩＧＢＴ２００ａ〜２００ｆは、オン・オフスイッチングすることにより、整流回路２０３から受電した直流を交流に変換してモータ２０６を駆動する。上アーム駆動回路２０４及び下アーム駆動回路２０５は、それぞれ上アーム側のＩＧＢＴ２００ａ〜２００ｃ及び下アーム側のＩＧＢＴ２００ｄ〜２００ｆのゲートに駆動信号を与え、ＩＧＢＴ２００ａ〜２００ｆをオン・オフ動作させる。
【００７４】
本実施形態によれば、本発明によるダイオードをフリーホイールダイオードとしてＩＧＢＴ２００ａ〜２００ｆに逆並列に接続したので、スイッチング時のリカバリ損失を低減できる。これにより、電力変換システム１０全体のエネルギー効率を向上させることができる。また、本発明のダイオードが低ノイズであるため、スイッチング動作が安定するとともに、ＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）を低減することができる。
【００７５】
本発明の実施形態は前記したものに限定されず、本発明の技術的思想の範囲内において、種々の実施形態が可能である。たとえば、逆導通型の半導体スイッチング素子に内蔵されたダイオードに本発明を適用してもよい。また、図１５に示した電力変換システム１０におけるＩＧＢＴ２００ａ〜２００ｆに代えて、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、接合型バイポーラトランジスタ、接合型ＦＥＴ、静電誘導型トランジスタ、ＧＴＯサイリスタ（Gate Turn Off Thyristor）などの半導体スイッチング素子を用いることができる。
【符号の説明】
【００７６】
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｇ  ダイオード
１０  電力変換システム
１００  Ｓｉ基板
１０１  ｎ−ドリフト層
１０２  アノードｐ層
１０３  アノードｐ−層
１０４  カソードｎ層
１０５  ｎバッファー層
１０６  アノード電極
１０７  カソード電極
１０８  インプラスルー酸化膜
１０９  レジスト
１１０  第２のカソードｎ層
１１１  低ライフタイム領域
２００ａ〜２００ｃ  ＩＧＢＴ（第１半導体スイッチング素子）
２００ｄ〜２００ｆ  ＩＧＢＴ（第２半導体スイッチング素子）
２０１ａ〜２０１ｆ  ダイオード
２０２  交流電源
２０３  整流回路
２０４  上アーム駆動回路
２０５  下アーム駆動回路
２０６  モータ
【図１】
0006268117.tif 000002
【図２】
0006268117.tif 000003
【図３】
0006268117.tif 000004
【図４】
0006268117.tif 000005
【図５】
0006268117.tif 000006
【図６】
0006268117.tif 000007
【図７】
0006268117.tif 000008
【図８】
0006268117.tif 000009
【図９】
0006268117.tif 000010
【図１０】
0006268117.tif 000011
【図１１】
0006268117.tif 000012
【図１２】
0006268117.tif 000013
【図１３】
0006268117.tif 000014