(57)【特許請求の範囲】
【請求項１】
電源コードエッジ信号トリガの演算装置の特徴は以下のようなものが含まれており、
エッジトリガ演算ユニットは、電源コードの入力したエッジ信号トリガにより演算し、演算結果を出力するのに用いられ、
充電ユニットは、電源コードの入力したエッジ信号によりエッジトリガ演算ユニットに電力レベルを提供するのに用いられ、エッジ信号が高レベルのときに充電し、エッジ信号が低レベルのときに放電し、
初期化ユニットは、電力レベルによりエッジトリガ演算ユニットを初期化するのに用いられる。
【請求項２】
請求項１に記載の電源コードエッジ信号トリガの演算装置の特徴は、エッジトリガ演算ユニットはエッジ計数ユニットで、電源コードの入力したエッジ信号のエッジをカウントし、計数結果を出力するのに用いられる。
【請求項３】
請求項２に記載の電源コードエッジ信号トリガの演算装置の特徴は、エッジ計数ユニットがいくつかのトリガーを含み、トリガーの出力端から計数結果を出力する。
【請求項４】
請求項３に記載の電源コードエッジ信号トリガの演算装置の特徴は、当該トリガーがDトリガーである。
【請求項５】
請求項４に記載の電源コードエッジ信号トリガの演算装置の特徴は、当該エッジ計数ユニットがいくつかの直列Dトリガーを含み、Dトリガーの出力端から計数結果を出力し、そのうち、
一番目のDトリガーのクロック信号入力端は電源コードと接続し、隣接する二つのDトリガーの中で、後のDトリガーのクロック信号入力端は前のDトリガーの逆方向出力端と接続し、
各Dトリガーのリセット端は初期化ユニットと接続し、逆方向出力端はトリガー端と接続し、
各Dトリガーのリセット端またはセット端は初期化ユニットと接続し、クロック端は電源コードと接続する。
【請求項６】
請求項１に記載の電源コードエッジ信号トリガの演算装置の特徴は、当該エッジトリガ演算ユニットが、電源コードエッジ信号トリガにより算術論理演算を行い、演算結果を出力する。
【請求項７】
請求項６に記載の電源コードエッジ信号トリガの演算装置の特徴は、当該エッジトリガ演算ユニットがn個のトリガーと１つのｋ桁算術論理ユニットを含み、トリガーの出力端から演算結果を出力する。
【請求項８】
請求項７に記載の電源コードエッジ信号トリガの演算装置の特徴は、当該トリガーがDトリガーである。
【請求項９】
請求項８に記載の電源コードエッジ信号トリガの演算装置の特徴は、当該エッジトリガ演算ユニットがn個の並列Dトリガーと１つのｋ桁算術論理ユニットを含み、上記のnとkは同値で、Dトリガーの出力端から演算結果を出力し、そのうち、
各Dトリガーのトリガー端はそれぞれ算術論理ユニット対応桁の出力端と接続し、
各Dトリガーのリセット端は初期化ユニットと接続し、クロック端は電源コードと接続し、
算術論理ユニットのAグループ入力端はそれぞれ対応桁のDトリガーの出力端と接続し、Bグループ入力端は外部のモード制御定数と接続する。
【請求項１０】
請求項９に記載の電源コードエッジ信号トリガの演算装置の特徴は、Dトリガークロック端と電源コードとを濾波回路により接続する。
【請求項１１】
請求項１に記載の電源コードエッジ信号トリガの演算装置の特徴は、当該エッジトリガ演算ユニットがエッジトリガシフトユニットで、電源コードエッジ信号トリガによりシフトし、シフト結果を出力する。
【請求項１２】
請求項１１に記載の電源コードエッジ信号トリガの演算装置の特徴は、当該エッジトリガシフトユニットが少なくとも２つのトリガーを含み、トリガーの出力端からシフト結果を出力する。
【請求項１３】
請求項１２に記載の電源コードエッジ信号トリガの演算装置の特徴は、当該トリガーがDトリガーである。
【請求項１４】
請求項１３に記載の電源コードエッジ信号トリガの演算装置の特徴は、 上記エッジトリガシフトユニットが少なくとも２つの直列Dトリガーを含み、Dトリガーの出力端からシフト結果を出力し、そのうち、
一番目のDトリガーのトリガー端は最後のDトリガーの出力端と接続し、隣接する二つのDトリガーの中で、後のDトリガーのトリガー端は前のDトリガーの出力端と接続し、
各Dトリガーのリセット端またはセット端は初期化ユニットと接続し、クロック端は電源コードと接続する。
【請求項１５】
請求項１に記載の電源コードエッジ信号トリガの演算装置の特徴は、当該充電ユニットが単方向導電素子を含み、当該単方向導電素子の陽極は電源コードと接続し、陰極は１つのエネルギー貯蔵素子により接地し、上記の充電ユニットは単方向導電素子の陰極によりエッジトリガ演算ユニットと初期化ユニットに電力レベルを提供する。
【請求項１６】
請求項１５に記載の電源コードエッジ信号トリガの演算装置の特徴は、当該単方向導電素子がダイオードで、ダイオードの陽極は電源コードと接続し、陰極は１つのエネルギー貯蔵素子により接地し、上記の充電ユニットはダイオードの陰極によりエッジトリガ演算ユニットと初期化ユニットに電力レベルを提供し、もしくは当該単方向導電素子がNPN三極管から形成されている等価ダイオードで、上記NPN三極管のコレクターとベース電極とを接続してから電源コードと接続し、エミッターは１つのエネルギー貯蔵素子により接地し、上記の充電ユニットはNPN三極管のエミッターによりエッジトリガ演算ユニットと初期化ユニットに電力レベルを提供し、もしくは当該単方向導電素子がPNP三極管から形成されている等価ダイオードで、上記PNP三極管のコレクターとベース電極とを接続してから１つのエネルギー貯蔵素子により接地し、エミッターは電源コードと接続し、上記の充電ユニットはPNP三極管のコレクターまたはベース電極によりエッジトリガ演算ユニットと初期化ユニットに電力レベルを提供する。
【請求項１７】
請求項１６に記載の電源コードエッジ信号トリガの演算装置の特徴は、当該エネルギー貯蔵素子が充電コンデンサまたはMOSチューブである。
【請求項１８】
LEDドライバの特徴は、請求項１〜１７のいずれか１項に記載の電源コードエッジ信号トリガの演算装置、及び電源コードエッジ信号トリガの演算装置の演算結果によりLEDを駆動する駆動ユニットを含むことである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路技術分野、詳しくは一種類の電源コードエッジ信号トリガの回路装置及びLEDドライバに関わっている。
【背景技術】
【０００２】
発光ダイオード(Light Emitting Diode、LED)は建築照明、自動車のヘッドライトとテールライト、景観照明、ホリデー用照明などに幅広く用いられている。LED は高効率、良好な方向性と色安定性、高信頼性、長寿命、小型及び環境に優しいなどの著しい長所があり、特に景観照明、ホリデー用照明（節日灯）に最適である。赤、緑、青の３色LEDは制御装置により７色またはそれ以上の色の制御ができ、LEDランプは素晴らしくて美しい光景を演出でき、その中の制御装置はLED照明システムの重要部分である。
【０００３】
近年、集積回路技術及びコンピューター技術の応用につれて、DMX512プロトコル、DALIプロトコル、RZプロトコルなどに基づくLED制御方法はLED装飾照明分野でより広く応用され、LED制御システムのデジタル化を実現し、LED制御システムの柔軟性を高めた。
【０００４】
DMX512プロトコルは米国劇場技術協会が1985年から開発を始め、物理層のデザインはRS-485トランシーバを採用し、バスは1対のツイストペアにより調光台と調光器とを接続する。DALIはヨーロッパの開発した照明制御バスプログラムで、照明システム制御に適用される非同期シリアルデジタルオープン通信プロトコルである。
【０００５】
現在、RZプロトコルも採用しており、1本の信号線で制御信号を伝送し、赤、緑、青LEDのデューティサイクルを設定することでさまざまな色を制御している。
【０００６】
既存の上記プロトコルベースの制御装置は赤、緑、青の３色LEDデューティサイクルを制御することでさまざまな色効果を実現しているが、一本以上の信号線で制御信号を伝送する必要があり、電源コードでLEDを制御したり、電源コードやアース線だけついている製品に応用したりしてはならない。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
既存の技術的欠如に鑑みて、本発明は電源コードエッジ信号トリガの演算装置及びLEDドライバを提供している。
【課題を解決するための手段】
【０００８】
電源コードエッジ信号トリガの演算装置の特徴は以下のとおりである。
【０００９】
エッジトリガ演算ユニットは、電源コードの入力したエッジ信号トリガにより演算し、演算結果を出力するのに用いられる。
【００１０】
充電ユニットは、電源コードの入力したエッジ信号によりエッジトリガ演算ユニットに電力レベルを提供し、エッジ信号が高レベルのときに充電し、エッジ信号が低レベルのときに放電するのに用いられる。
【００１１】
初期化ユニットは、電力レベルによりエッジトリガ演算ユニットを初期化するのに用いられる。
【００１２】
本発明の電源コードエッジ信号トリガの演算装置の各機能ユニットは演算チップに集積されることができる。
【００１３】
本発明で、初期化することで必要に応じてエッジ計数ユニットを任意数に設定可能で、通常は「ゼロ」（リセット）に設定する。
【００１４】
電源コード信号が高レベルのとき、充電ユニットが充電し、充電ユニットの提供するレベルが高レベルに達したとき、エッジ計数ユニットと初期化ユニットの電源が投入される。
【００１５】
電源コードエッジ信号トリガの演算装置の正常な動作を保証するため、エッジ信号の低レベルの持続時間は、必ず充電ユニットの電力レベルが高レベルから低レベルになるまでの時間より少なくなければならない。
【００１６】
上記エッジトリガ演算ユニットは計数演算、算術演算、論理演算やシフト演算、または計数演算、算術演算、論理演算、シフト演算などから組み合わせられる演算を行う。
【００１７】
最適の選択として、エッジトリガ演算ユニットはエッジ計数ユニットとし、電源コードの入力したエッジ信号のエッジをカウントし、計数結果を出力するのに用いられる。
【００１８】
エッジ計数ユニットがいくつかのトリガーを含み、トリガーの出力端から計数結果を出力する。
【００１９】
最適の選択として、当該トリガーはDトリガーとする。
【００２０】
最適の選択として、エッジ計数ユニットがいくつかの直列Dトリガーを含み、Dトリガーの出力端から計数結果を出力する。そのうち：
【００２１】
一番目のDトリガーのクロック信号入力端は電源コードと接続し、隣接する二つのDトリガーの中で、後のDトリガーのクロック信号入力端は前のDトリガーの逆方向出力端と接続する。
【００２２】
各Dトリガーのリセット端は初期化ユニットと接続し、各Dトリガー逆方向出力端はトリガー端と接続する。
【００２３】
本発明で別段説明していないかぎり、一番目のDトリガーはエッジ計数ユニットで最下位に対応するDトリガーをいう。隣接する二つのDトリガーの中で、下位にあるDトリガーを前とし、上位にあるDトリガーを後とする。
【００２４】
最適の選択として、エッジトリガ演算ユニットが、電源コードエッジ信号トリガにより算術論理演算を行い、演算結果を出力する。上記エッジトリガ演算ユニットがn個のトリガーと１つのｋ桁算術論理ユニットを含み、トリガーの出力端から演算結果を出力する。最適の選択として、当該トリガーはDトリガーとする。
【００２５】
最適の選択として、上記のエッジトリガ演算ユニットがn個の並列Dトリガーと１つのｋ桁算術論理ユニットを含み、上記のnとkは同値で、Dトリガーの出力端から演算結果を出力する。そのうち：
【００２６】
各Dトリガーのトリガー端はそれぞれ算術論理ユニット対応桁の出力端と接続する。
【００２７】
各Dトリガーのリセット端は初期化ユニットと接続し、クロック端は電源コードと接続する。
【００２８】
算術論理ユニットのAグループ入力端はそれぞれ対応桁のDトリガーの出力端と接続し、Bグループ入力端は外部のモード制御定数と接続する。
【００２９】
最適の選択として、上記Dトリガークロック端と電源コードとを濾波回路により接続し、電源コードエッジ信号クラッタの消去に用いられる。
【００３０】
本発明での算術論理ユニットは加算回路、減算回路、論理演算回路、乗算回路や除算回路、もしくは加算回路、減算回路、論理演算回路、乗算回路と除算回路の任意の組み合わせであることができる。実際に応用するときモード制御定数は一定しているか、外部にモード選択回路を接続し、モード選択回路を利用してBグループ入力のために数を設定し、ユーザーは必要に応じてモード選択回路を利用してモード制御定数のために数を設定し、エッジトリガ演算ユニット全体が異なる方式で演算するようにすることができる。例えば、算術論理ユニットが加算器の場合、モード制御定数は2m（10進表記、0表記（整数）＜n）である。mが0の場合、モード制御定数は20で、エッジトリガ演算ユニットは逓増方式でカウントする。Mが1の場合、モード制御定数は21で、エッジトリガ演算ユニットはプラス2方式でカウントし、演算結果（2進表記）の最下位は変わらない。mが2の場合、モード制御定数は22で、エッジトリガ演算ユニットはプラス4方式でカウントし、演算結果（2進表記）の最下の2桁は変わらない。
【００３１】
また、算術論理ユニットが加算器の場合、モード制御定数は2n-2m（10進表記、0表記（整数）＜n）に設定することもできる。例えば：mが0の場合、モード制御定数は2n-1で、算術論理ユニットは実に-1の補数を付け、エッジトリガ演算ユニットは逓減方式でカウントする。mが1の場合、モード制御定数は2n-2で、算術論理ユニットは実に-2の補数を付け、エッジトリガ演算ユニットはマイナス2方式でカウントし、演算結果（2進表記）の最下位は変わらない。mが2の場合、モード制御定数は2n-4で、算術論理ユニットは実に-4の補数を付け、エッジトリガ演算ユニットはマイナス4方式でカウントし、演算結果（2進表記）の最下の2桁は変わらない。
【００３２】
外部のモード制御定数と接続することで、演算模式の多様化を実現し、LEDライトでの制御がもっと柔軟で、LEDライト制御分野でさらなる応用競争力を期待できる。
【００３３】
別段説明していないかぎり、本発明でのエッジトリガ演算ユニットの出力は上位と下位の区別がある。一番目のDトリガーはエッジトリガ演算ユニットで、最下位に対応するDトリガーをいう。隣接する二つのDトリガーの中で、下位にあるDトリガーを前とし、上位にあるDトリガーを後とする。従って、算術論理ユニットについて、Aグループ入力とBグループ入力での各位も対応する上位と下位がある。
【００３４】
最適の選択として、上記エッジトリガ演算ユニットがエッジトリガシフトユニットで、上記のエッジトリガシフトユニットは、電源コードエッジ信号トリガによりシフトし、シフト結果を出力する。
【００３５】
上記エッジトリガシフトユニットが少なくとも２つのトリガーを含み、トリガーの出力端からシフト結果を出力する。最適の選択として、当該トリガーはDトリガーとする。
【００３６】
最適の選択として、上記のエッジトリガシフトユニットは少なくとも２つの直列Dトリガーを含み、各Dトリガーの出力端からシフト結果を出力する。そのうち：
【００３７】
一番目のDトリガーのトリガー端は最後のDトリガーの出力端と接続し、隣接する二つのDトリガーの中で、後のDトリガーのトリガー端は前のDトリガーの出力端と接続する。
【００３８】
各Dトリガーのリセット端またはセット端は初期化ユニットと接続し、クロック端は電源コードと接続する。
【００３９】
本発明で初期化することで、必要に応じてエッジトリガシフトユニットを任意の数に設定することができる。エッジシフトユニットにとって、そのうちの各Dトリガーが初期時点の出力が異なるこそ、シフトの必要がある。そのため、上記エッジシフトユニットで、少なくとも１つのDトリガーのリセット端は初期化ユニットと接続し、少なくとも１つのDトリガーのセット端は初期化ユニットと接続する必要がある。各Dトリガーにとって、「ゼロ」に設定するとき、当該Dトリガーのリセット端は初期化ユニットと接続し、セット端は非アクティブレベル（セット端が低レベルの場合に有効ならば、高レベルを接続）と接続する。逆に、「1」に設定するとき、当該Dトリガーのセット端は初期化ユニットと接続し、リセット端は非アクティブレベルと接続する。電源コード信号が高レベルのとき、充電ユニットが充電し、充電ユニットの提供するレベルが高レベルに達したとき、エッジトリガシフトユニットと初期化ユニットの電源が投入される。
【００４０】
別段説明していないかぎり、本発明でのエッジトリガ演算ユニットの出力は上位と下位の区別がある。一番目のDトリガーはエッジトリガ演算ユニットで、最下位に対応するDトリガーをいう。隣接する二つのDトリガーの中で、下位にあるDトリガーを前とし、上位にあるDトリガーを後とする。従って、算術論理ユニットについて、Aグループ入力とBグループ入力での各位も対応する上位と下位がある。
【００４１】
上記トリガーは、必要に応じて立ち上がりエッジトリガや立ち下がりエッジトリガを選択する。上記Dトリガーは、必要に応じて立ち上がりエッジトリガや立ち下がりエッジトリガを選択する。
【００４２】
トリガーは多いほど、エッジトリガ演算ユニットの演算範囲が広い。最適の選択として、上記のエッジトリガ演算ユニットは少なくとも２つのトリガーを含む。いっそう選択を最適化すると、上記電源コードエッジ信号トリガの演算装置は3〜200のトリガーを含む。
【００４３】
上記充電ユニットが単方向導電素子を含み、当該単方向導電素子のアノード電圧がカソード電圧より大きいときに導電し、カソード電圧がアノード電圧より大きいときに停止する。当該単方向導電素子の陽極は電源コードと接続し、陰極は１つのエネルギー貯蔵素子により接地し、上記の充電ユニットは単方向導電素子の陰極によりエッジトリガ演算ユニットと初期化ユニットに電力レベルを提供する。単方向導電素子は単一装置である、それとも複数装置から構成され、単方向導電特性のある回路であることができる。
【００４４】
COMSプロセスとの互換性を考慮して、最適の選択は、当該単方向導電素子がダイオードで、ダイオードの陽極は電源コードと接続し、陰極は１つのエネルギー貯蔵素子により接地し、上記の充電ユニットはダイオードの陰極によりエッジトリガ演算ユニットと初期化ユニットに電力レベルを提供することである。最適の選択として、当該単方向導電素子がNPN三極管から形成されている等価ダイオードで、上記NPN三極管のコレクターとベース電極とを接続してから電源コードと接続し、エミッターは１つのエネルギー貯蔵素子により接地し、上記の充電ユニットはNPN三極管のエミッターによりエッジトリガ演算ユニットと初期化ユニットに電力レベルを提供する。最適の選択として、当該単方向導電素子がPNP三極管から形成されている等価ダイオードで、上記PNP三極管のコレクターとベース電極とを接続してから１つのエネルギー貯蔵素子により接地し、エミッターは電源コードと接続し、上記の充電ユニットはPNP三極管のコレクターまたはベース電極によりエッジトリガ演算ユニットと初期化ユニットに電力レベルを提供する。
【００４５】
エネルギー貯蔵素子は充放電が行える電子部品と理解できる。最適の選択として、上記のエネルギー貯蔵素子が充電コンデンサまたはMOSチューブである。充電コンデンサが伝統的なCMOSプロセスと互換性がないため、CMOSプロセスとの互換性が優れるMOSチューブを等価コンデンサやエネルギー貯蔵素子とし、集積に貢献する。MOSチューブを使用する場合、MOSチューブのソース電極とドレイン電極を短絡させ、等価コンデンサを形成する。
【００４６】
単方向導電素子を利用して充電コンデンサの逆放電、及びエッジ信号不安定による計数結果エラーを防止する。最適の選択として、単方向導電素子はダイオードとする。NPN三極管とPNP三極管は対応の接続方式を設定することで、等価ダイオードを形成したり、逆充電の防止を実現できる。
【００４７】
本発明では、上記電源コードエッジ信号トリガの演算装置、及び電源コードエッジ信号トリガの演算装置の出力した演算結果によりLEDを駆動する駆動ユニットなどのLEDドライバも提供している。駆動ユニットは必要に応じて既存のLED駆動回路で実現することができる。
【００４８】
本発明は電源コードから電力を供給し、クロック信号を伝送するよう取り組み、上記クロック信号が本発明で述べている電源コードの入力したエッジ信号と電源コードエッジ信号で、本発明ではクロック回路の必要性を除去し、回路デザインを簡素化している。
【００４９】
上記トリガークロック信号入力端と上記電源コードの間に濾波回路、遅延回路または反転回路を増加したり、接続しあうポートの間に濾波回路、遅延回路または反転回路を増加するのはすべて本発明の内容に属する。
【図面の簡単な説明】
【００５０】
【図１】実施例のLEDドライバの構造流れ図である。
【図２】第一実施例のエッジ計数ユニットの回路原理図である。
【図３】第一実施例の充電ユニットの回路原理図である。
【図４】第一実施例の初期化ユニットの回路原理図である。
【図５】第一実施例のエッジ信号計数装置のタイミング図である。
【図６】第二実施例のエッジトリガ演算ユニットの回路原理図である。
【図７】第二実施例の電源コードエッジ信号トリガの算術演算装置のタイミング図である。
【図８】第三実施例のエッジトリガ演算ユニットの回路原理図である。
【図９】第三実施例の電源コードエッジ信号トリガのシフト装置のタイミング図である。
【発明を実施するための形態】
【００５１】
付図と具体的な実施例で本発明を以下のように詳しく説明する。
【００５２】
図1に示すように（点線フレーム部分）、本実施例の電源コードエッジ信号トリガの演算装置は下記の内容が含まれている。
【００５３】
エッジトリガ演算ユニットは、電源コードの入力したエッジ信号トリガにより演算し、演算結果を出力するのに用いられる。
【００５４】
充電ユニットは、電源コードの入力したエッジ信号によりエッジトリガ演算ユニットに電力レベルを提供し、エッジ信号が高レベルのときに充電し、エッジ信号が低レベルのときに放電するのに用いられる。
【００５５】
初期化ユニットは、電力レベルによりエッジトリガ演算ユニットを初期化するのに用いられる。
【００５６】
図2は第一実施例のエッジ計数ユニットで、いくつかの直列の低レベルリセットの付いているクロック立ち上がりエッジトリガDトリガーを含み、各Dトリガーの順方向出力端から計数結果を出力する。本実施例でエッジ計数ユニットは3つのDトリガーを含み、それぞれ第一DトリガーF11、第二DトリガーF12と第三DトリガーF13で、対応する出力端はそれぞれQ1、Q2とQ3で、対応する計数結果は昇順でそれぞれQ1、Q2、Q3である。
【００５７】
第一Dトリガーのクロック信号入力端CK1は電源コードと接続し、第一Dトリガーの逆方向出力端QB1は第二Dトリガーのクロック信号入力端CK2と接続し、第二Dトリガーの逆方向出力端QB2は第三Dトリガーのクロック信号入力端CK3と接続する。
【００５８】
各Dトリガーのリセット端（リセット端RD1、リセット端RD2とリセット端RD3を含む）は初期化ユニットと接続し、逆方向出力端はトリガー端と接続する（すなわち、逆方向出力端QB1はトリガー端D1と、逆方向出力端QB2はトリガー端D2と、逆方向出力端QB3はトリガー端D3とそれぞれ接続する）。
【００５９】
第一実施例は低レベルリセットの付いているクロック立ち上がりエッジを選択してDトリガーをトリガし、エッジ信号の立ち上がりエッジに対してカウントする。
【００６０】
図3は第一実施例での充電ユニットの具体的な回路で、ダイオードDを含み、ダイオードDの陽極は電源コードと接続し、陰極は１つのエネルギー貯蔵素子Cで接地する（本実施例で充電コンデンサはソースとドレインを短絡させるMOSチューブ等価コンデンサで、等価コンデンサの容量は0.2μF）。充電ユニット全体はダイオードDの陰極によってエッジトリガ演算ユニットと初期化ユニットに電力レベルを提供する。
【００６１】
図4は第一実施例での初期化ユニットの回路原理図で、４つのMOSチューブを含むが、それぞれpチャネルMOSチューブT1、pチャネルMOSチューブT2 、nチャネルMOSチューブT3 とnチャネルMOSチューブT4、第一位相反転器V1、第二位相反転器V2である。具体的な接続関係は下記のとおりである。
【００６２】
MOSチューブT1のソース電極とドレイン電極は充電ユニットのダイオードD1の陰極と接続し、グリッド電極とMOSチューブT3のドレイン電極とを接続し、MOSチューブT3のグリッド電極とMOSチューブT1のソース電極とを接続し、MOSチューブT3ソース電極を接地させる。MOSチューブT2のグリッド電極とソース電極はそれぞれMOSチューブT1のグリッド電極及びソース電極と接続し、ドレイン電極に１つの電流制限抵抗Rを直列に繋いだ後（本実施例で電流制限抵抗値は500に）、MOSチューブT4のグリッド電極と接続し、MOSチューブT4のドレイン電極とソース電極はそれぞれMOSチューブT3のソース電極や地と接続する。
【００６３】
MOSチューブT4のグリッド電極は第一位相反転器V1の入力端と接続し、第一位相反転器V1の出力端は第二位相反転器V2の入力端と接続し、第二位相反転器V2の出力端は初期化ユニットの出力端として、エッジトリガ演算ユニットにリセット信号を出力して各Dトリガーに対し初期の数設定を行う。 
【００６４】
第一実施例のエッジ信号計数装置の動作原理は下記のとおりである。
【００６５】
計数装置の電源が未投入の場合、充電ユニットの提供する電力レベルは低レベルで、このとき初期化ユニットとエッジ計数ユニットは電力供給不足となり、計数装置全体はカウントできない。
【００６６】
計数装置が電源投入となり、エッジ信号が高レベルのとき、充電ユニットでのエネルギー貯蔵素子Cは充電される。高レベルの持続時間が十分に長い場合、電力レベルは低レベルから高レベルに変わり、初期化ユニットとエッジ計数ユニットの電源は正常に供給される。
【００６７】
このとき、初期化ユニットでのMOSチューブT3のオンにより、MOSチューブT2がオンされたため、充電ユニットは電流制限抵抗Rによってコンデンサとして使用されるMOSチューブT4に充電できる。MOSチューブT4に充電する過程で、MOSチューブT4グリッド電極の電圧が次第に上昇し、充電により第二位相反転器V2の出力したリセット信号が低レベルから高レベルに変わった後、初期化が完了する。
【００６８】
第二位相反転器V2の出力端がエッジ計数ユニットでの各Dトリガーのリセット端と接続し、第二位相反転器V2が低レベルを出力するとき、各Dトリガーがリセットされ、すなわちエッジ計数ユニットが０に設定される。
【００６９】
第一実施例での電源コードの入力したエッジ信号、及びこのときの初期化ユニットと計数結果のタイミング図は図5に示すようで、そのうち計数結果は３つのDトリガー順方向出力端の出力信号で示す。電源投入後、T時間内に３つのDトリガーを論理０にリセットする、すなわち計数結果をクリアする。エッジ信号の立ち上がりエッジE1箇所で、計数結果は001である。電源コード立ち上がりエッジE2箇所で、計数結果は010である。電源コード立ち上がりエッジE3箇所で、計数結果は011である。電源コード立ち上がりエッジE4箇所で、計数結果は100である。電源コード立ち上がりエッジE5箇所で、計数結果は101である。電源コード立ち上がりエッジE6箇所で、計数結果は110である。電源コード立ち上がりエッジE7箇所で、計数結果は111である。電源コード立ち上がりエッジE8箇所で、計数装置がオーバーフローとなり、計数結果は000である。
【００７０】
図6は第二実施例のエッジトリガ演算ユニットで、３つの並列Dトリガーと１つの3桁算術論理ユニットを含み、各Dトリガーの出力端から演算結果を出力する。
【００７１】
第二実施例でのDトリガーは低レベルリセットの付いているクロック立ち上がりエッジトリガDトリガーで、それぞれ第一DトリガーF21、第二DトリガーF22と第三DトリガーF23で、対応する順方向出力端はそれぞれQ1、Q2とQ3で、対応する演算結果は昇順でそれぞれQ1、Q2、Q3である。各Dトリガーのトリガー端はそれぞれ算術論理ユニット対応桁の出力端と接続する、すなわちD1とC1を接続し、D2とC2を接続し、D3とC3を接続する。
【００７２】
各Dトリガーのリセット端（RD1、RD2とRD3を含む）は初期化ユニットの出力端と接続し、初期化ユニットを利用してDトリガーに対し初期の数設定を行う。
【００７３】
クロック端（CK1、CK2とCK3を含む）は電源コードと接続し、電源コードの入力したエッジ信号トリガで算術演算を行う。
【００７４】
第二実施例での算術論理ユニットは３桁加算器で、当該算術論理ユニットのAグループ入力は昇順でそれぞれA1、A2とA3で、Bグループ入力は昇順でそれぞれB1、B2とB3で、出力端は昇順でそれぞれC1、C2とC3である。算術論理ユニットのAグループ入力端はそれぞれ対応桁のDトリガーの出力端と接続する（すなわちQ1とA1を接続し、Q2とA2を接続し、Q3とA3を接続する）。Bグループ入力端は外部のモード制御定数と接続する。モード制御定数はユーザーの要求に応じて数を設定することができる。
【００７５】
第二実施例の充電ユニットの具体的な回路は第一実施例の充電ユニット回路図と同様で、図3に示すようである。
【００７６】
第二実施例の初期化ユニットの回路原理図は第一実施例の初期化ユニット回路原理図と同様で、図4に示すようである。
【００７７】
第二実施例の電源コードエッジ信号トリガの算術演算装置の動作原理は下記のとおりである。
【００７８】
当該演算装置の電源が未投入の場合、充電ユニットの提供する電力レベルは低レベルで、このとき初期化ユニットとエッジトリガ演算ユニットは電力供給不足となり、演算装置全体は演算できない。
【００７９】
演算装置に電源が投入され、エッジ信号が高レベルのとき、充電ユニットでのエネルギー貯蔵素子Cは充電される。高レベルの持続時間が十分に長い場合、電力レベルは低レベルから高レベルに変わり、初期化ユニットとエッジトリガ演算ユニットの電源は正常に供給される。
【００８０】
このとき、初期化ユニットでのMOSチューブT3のオンにより、MOSチューブT2がオンされたため、充電ユニットは電流制限抵抗Rによってコンデンサとして使用されるMOSチューブT4に充電できる。MOSチューブT4に充電する過程で、MOSチューブT4グリッド電極の電圧が次第に上昇し、充電により第二位相反転器V2の出力したリセット信号が低レベルから高レベルに変わった後、初期化が完了する。
【００８１】
第二位相反転器V2の出力端はエッジトリガ演算ユニットでの各Dトリガーのリセット端と接続し、第二位相反転器V2が低レベルを出力するとき、各Dトリガーがリセットされる、すなわちエッジトリガ演算ユニットがクリアされる。
【００８２】
図7は第二実施例の中電源コードの入力したエッジ信号で、初期化ユニットの出力したリセット信号及び３桁加算器Bグループの入力した、モード制御定数がバイナリ001の場合の演算結果のタイミング図で、そのうち演算結果は３つのDトリガーの順方向出力端の出力信号で示す。電源投入後、T時間内に３つのDトリガーが論理０にリセットされる、すなわち演算結果がクリアされる。エッジ信号の立ち上がりエッジE1箇所で、演算結果は001である。電源コード立ち上がりエッジE2箇所で、演算結果は010である。電源コード立ち上がりエッジE3箇所で、演算結果は011である。電源コード立ち上がりエッジE4箇所で、演算結果は100である。電源コード立ち上がりエッジE5箇所で、演算結果は101である。電源コード立ち上がりエッジE6箇所で、演算結果は110である。電源コード立ち上がりエッジE7箇所で、演算結果は111である。電源コード立ち上がりエッジE8箇所で、演算装置がオーバーフローとなり、演算結果は000である。
【００８３】
図8は第三実施例のエッジトリガシフトユニットで、当該エッジトリガシフトユニットは実にエッジシフトユニットで、エッジシフトユニットは３つの直列Dトリガーを含み、各Dトリガーの出力端からシフト結果を出力する。
【００８４】
第三実施例でのDトリガーは低レベルリセットと低レベルセットの付いているクロック立ち上がりエッジトリガDトリガーで、それぞれ第一DトリガーF31、第二DトリガーF32と第三DトリガーF33で、対応する順方向出力端はそれぞれQ1、Q2とQ3で、対応するシフト結果は昇順でそれぞれQ1、Q2、Q3である。
【００８５】
第一DトリガーF31のトリガー端D1は最後のDトリガーF33の出力端Q3と接続し、隣接する二つのDトリガーの中で、後のDトリガーのトリガー端は前のDトリガーの出力端と接続する、すなわち第二DトリガーF32のトリガー端D2は第一DトリガーF31の出力端Q1と接続し、第三DトリガーF33のトリガー端D3は第二DトリガーF32の出力端Q2と接続する。
【００８６】
第一DトリガーF31のセット端PRT1、第二DトリガーF32のリセット端RD2と第三DトリガーF33のリセット端RD3は初期化ユニットの出力端と接続し、初期化ユニットを利用してDトリガーに対し初期の数設定を行う。第一DトリガーF31のリセット端RD1、第二DトリガーF32のセット端PRT2と第三DトリガーF33のセット端PRT3は充電ユニットの出力端（すなわち高レベルと接続し、入力が非アクティブレベルになるようにする）と接続する。
【００８７】
クロック端（CK1、CK2とCK3を含む）は電源コードと接続し、電源コードから入力したエッジ信号トリガをシフトし、シフト結果を出力する。
【００８８】
第三実施例の充電ユニットの具体的な回路は第一実施例の充電ユニット回路図と同様で、図3に示すようである。
【００８９】
第三実施例の初期化ユニットの回路原理図は第一実施例の初期化ユニット回路原理図と同様で、図4に示すようである。
【００９０】
第三実施例の電源コードエッジ信号トリガのシフト装置の動作原理は下記のとおりである。
【００９１】
当該シフト装置の電源が未投入の場合、充電ユニットの提供する電力レベルは低レベルで、このとき初期化ユニットとエッジトリガシフトユニットは電力供給不足となり、シフト装置全体はシフトできない。
【００９２】
シフト装置に電源が投入され、エッジ信号が高レベルのとき、充電ユニットでのエネルギー貯蔵素子Cは充電される。高レベルの持続時間が十分に長い場合、電力レベルは低レベルから高レベルに変わり、初期化ユニットとエッジトリガシフトユニットの電源は正常に供給される。
【００９３】
このとき、初期化ユニットでのMOSチューブT3のオンにより、MOSチューブT2がオンされたため、充電ユニットは電流制限抵抗Rによってコンデンサとして使用されるMOSチューブT4に充電できる。MOSチューブT4に充電する過程で、MOSチューブT4グリッド電極の電圧が次第に上昇し、充電により第二位相反転器V2の出力した初期化信号が低レベルから高レベルに変わった後、初期化が完了する。
【００９４】
第二位相反転器V2の出力端はエッジトリガシフトユニットでの各Dトリガーのリセット端またはセット端と接続し、第二位相反転器V2が低レベルを出力するとき、各Dトリガーが初期化される、すなわちエッジシフトユニットが初期値を出力する。
【００９５】
図9は本実施例で電源コードの入力したエッジ信号、初期化ユニットの出力した初期化信号、及び対応するシフト結果（Q3Q2Q1）のタイミング図で、そのうちシフト結果は３つのDトリガーの順方向出力端の出力信号である。電源投入後、T時間内に第一DトリガーF31が論理1にセットされ、第二DトリガーF32、第三DトリガーF33はクリアされる、すなわちT時間内にエッジシフトユニットの出力したシフト結果を001に初期化する。間隔T1時間に電源コードエッジ信号立ち上がりエッジE1箇所で、シフト結果は010である。間隔T2時間に電源コードエッジ信号立ち上がりエッジE2箇所で、シフト結果は100である。間隔T3時間に、電源コードエッジ信号立ち上がりエッジE3箇所で、シフト結果は001である。本実施例で電源コードエッジ信号立ち上がりエッジの前の低レベル時間Tlowは100nsである。
【００９６】
演算中、初期化ユニットとエッジ計数ユニットの電源が正常に供給されるよう確保するために、エッジ信号での低レベルの持続時間は充電ユニットでのエネルギー貯蔵素子Cが高レベルから低レベルまで放電する時間より小さいこと。
【００９７】
また、ダイオードの単方向伝導効果のため、放電するときに充電コンデンサは電源コードに逆放電をしない。
【００９８】
本実施例で別段説明していないかぎり、高レベルに対応する電圧振幅は1.2〜6Vで、低レベルは1.0V以下である。
【００９９】
エッジトリガ演算ユニットはLEDの駆動ユニットを制御し、カラー制御に利用することができる。例えば、赤緑青３色LEDライト制御に適用すれば、電源コードだけでエッジ制御信号を送信し、７色制御を実現できる。駆動するときに使用するLEDドライバは図1に示すようで、上記エッジ信号演算装置、及びエッジ信号計数装置の計数結果によりLEDを駆動するのに利用される駆動ユニットを含む。駆動ユニットは既存のLED駆動回路で実現でき、使用するLED駆動ユニットの入力コネクターと演算装置の入力コネクターのマッチングを保証できる。
【０１００】
本実施例のLEDドライバは一本の電源コードでエッジ信号を入力し、電源コードエッジ信号に演算をトリガすることで、制御駆動ユニットによりLEDの７色発光を実現し、一本以上の信号線がなくても制御信号の転送が可能になった。
【０１０１】
以上は本発明のよりよい実施例であり、本発明の限りではない。すなわち、本発明の精神と原則範囲内のいかなる改正、同等置き換えと改善など、例えばトリガークロック信号入力端と電源コードの間に濾波回路、遅延回路または反転回路を増加したり、接続しあうポートの間に濾波回路、遅延回路または反転回路を増加することは、すべて本発明の保護範囲に属する。
【図１】
0006268330.tif 000002
【図２】
0006268330.tif 000003
【図３】
0006268330.tif 000004
【図４】
0006268330.tif 000005
【図５】
0006268330.tif 000006
【図６】
0006268330.tif 000007
【図７】
0006268330.tif 000008
【図８】
0006268330.tif 000009
【図９】
0006268330.tif 000010