(57)【特許請求の範囲】
【請求項１】
第１の主面と、前記第１の主面と反対側の第２の主面とを有し、前記第１の主面に連接する側面と、前記側面と連接する底部とを有するトレンチが設けられ、かつ炭化珪素からなるｐ型エピタキシャル領域と、
前記トレンチの前記側面および前記底部の各々において前記ｐ型エピタキシャル領域に接し、かつ炭化珪素からなるｎ型エピタキシャル領域と、
前記ｐ型エピタキシャル領域の前記第１の主面および前記ｎ型エピタキシャル領域の双方を覆う半導体層と、
前記半導体層上に設けられた第１電極と、
前記ｐ型エピタキシャル領域の前記第２の主面側に設けられた第２電極とを備え、
前記ｐ型エピタキシャル領域の前記第１の主面は、珪素面または珪素面から８°以下オフした面であり、
前記トレンチの前記側面は、珪素面から５０°以上７０°以下オフした面である、炭化珪素半導体装置。
【請求項２】
前記ｎ型エピタキシャル領域は、前記トレンチの前記底部において前記ｐ型エピタキシャル領域に接する第１ｎ型領域と、前記トレンチの前記側面において前記ｐ型エピタキシャル領域に接する第２ｎ型領域とを含み、
前記第２ｎ型領域は、前記第１ｎ型領域よりも高い不純物濃度を有する、請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第２ｎ型領域の不純物濃度は、５×１０15ｃｍ-3以上１×１０18ｃｍ-3以下である、請求項２に記載の炭化珪素半導体装置。
【請求項４】
前記半導体層に接する前記ｎ型エピタキシャル領域の表面は、前記ｐ型エピタキシャル領域の前記第１の主面が延在する方向に沿って形成されている、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
【請求項５】
前記トレンチの前記側面は、前記ｐ型エピタキシャル領域の前記第２の主面に垂直な方向において前記第１の主面から０．２μｍ以内の第１側面部と、前記ｐ型エピタキシャル領域の前記第２の主面に垂直な方向において前記トレンチの前記底部から０．２μｍ以内の第２側面部と、前記第１側面部と前記第２側面部とを繋ぐ第３側面部とを有し、
前記第３側面部における面方位のばらつきは３°以内である、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置。
【請求項６】
前記半導体層は、
前記ｐ型エピタキシャル領域の前記第１の主面と、前記ｎ型エピタキシャル領域とに接し、ｐ型を有するドリフト領域と、
前記ドリフト領域に接し、かつｎ型を有するベース領域と、
前記ベース領域によって前記ドリフト領域から隔てられ、かつｐ型を有するソース領域とを含み、さらに、
前記ドリフト領域と、前記ベース領域と、前記ソース領域とに接するゲート絶縁膜とを備え、
前記第１電極は、前記ソース領域と接している、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
【請求項７】
前記半導体層の表面には、前記ソース領域および前記ベース領域の双方を貫通し、前記ドリフト領域に至るゲートトレンチが設けられており、
前記ゲート絶縁膜は、前記ゲートトレンチの側面において前記ソース領域と、前記ベース領域とに接し、かつ前記ゲートトレンチの底部において前記ドリフト領域と接している、請求項６に記載の炭化珪素半導体装置。
【請求項８】
前記半導体層の導電型はｎ型であり、
前記第１電極は、前記半導体層とオーミック接合している、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
【請求項９】
前記半導体層の導電型はｐ型であり、
前記第１電極は、前記半導体層とショットキー接合している、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
【請求項１０】
前記半導体層は、
前記ｐ型エピタキシャル領域の前記第１の主面と、前記ｎ型エピタキシャル領域とに接し、ｐ型を有するドリフト領域と、
前記ドリフト領域に接し、かつｎ型を有するベース領域と、
前記ベース領域によって前記ドリフト領域から隔てられ、かつｐ型を有するエミッタ領域とを含み、さらに、
前記ｎ型エピタキシャル領域の前記第２の主面と接し、かつｎ型を有するコレクタ領域と、さらに、
前記ドリフト領域と、前記ベース領域と、前記エミッタ領域とに接するゲート絶縁膜とを備え、
前記第１電極は、前記エミッタ領域と接しており、かつ前記第２電極は、前記コレクタ領域と接している、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
【請求項１１】
第１の主面と、前記第１の主面と反対側の第２の主面とを有し、かつ炭化珪素からなるｐ型エピタキシャル領域を形成する工程と、
前記ｐ型エピタキシャル領域の前記第１の主面に、前記第１の主面に連接する側面と、前記側面と連接する底部とを有するトレンチを形成する工程と、
前記トレンチの前記側面および前記底部の双方において前記ｐ型エピタキシャル領域に接し、かつ炭化珪素からなるｎ型エピタキシャル領域を形成する工程と、
前記ｐ型エピタキシャル領域の前記第１の主面および前記ｎ型エピタキシャル領域の双方を覆う半導体層を形成する工程と、
前記半導体層に接する第１電極を形成する工程と、
前記ｐ型エピタキシャル領域の前記第２の主面側に第２電極を形成する工程とを備え、
前記ｐ型エピタキシャル領域の前記第１の主面は、珪素面または珪素面から８°以下オフした面であり、
前記トレンチの前記側面は、珪素面から５０°以上７０°以下オフした面である、炭化珪素半導体装置の製造方法。
【請求項１２】
前記トレンチを形成する工程は、塩素および臭素の少なくともいずれかを含む雰囲気中で前記ｐ型エピタキシャル領域が熱エッチングされることにより行われる、請求項１１に記載の炭化珪素半導体装置の製造方法。
【請求項１３】
前記熱エッチングの温度は、７００℃以上１３００℃以下である、請求項１２に記載の炭化珪素半導体装置の製造方法。
【請求項１４】
前記ｎ型エピタキシャル領域を形成する工程は、ドーパントとして機能する窒素またはリンを含む原料を用いて行われる、請求項１１〜請求項１３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１５】
前記ｎ型エピタキシャル領域を形成する工程は、
前記トレンチを形成する工程後、前記ｐ型エピタキシャル領域の前記第１の主面にカーボンマスクを形成する工程と、
前記カーボンマスク上に位置する第１部分と、前記トレンチの前記側面と、前記トレンチの前記底部とに接する第２部分とを含む前記ｎ型エピタキシャル領域を形成する工程と、
前記ｎ型エピタキシャル領域の前記第２部分を残しつつ、前記カーボンマスク上の前記ｎ型エピタキシャル領域の前記第１部分を除去する工程とを含む、請求項１１〜請求項１４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１６】
前記カーボンマスクを形成する工程は、
前記ｐ型エピタキシャル領域の前記第１の主面上にレジスト領域を形成する工程と、
前記レジスト領域を炭化させる工程とを有する、請求項１５に記載の炭化珪素半導体装置の製造方法。
【請求項１７】
前記カーボンマスクを形成する工程は、
前記トレンチを形成する工程後、前記ｐ型エピタキシャル領域の前記第１の主面上における珪素を選択的にエッチングして炭素を残すことにより行われる、請求項１５に記載の炭化珪素半導体装置の製造方法。
【請求項１８】
前記ｎ型エピタキシャル領域を形成する工程は、
前記トレンチを形成する工程後、前記ｐ型エピタキシャル領域の前記第１の主面と、前記トレンチの前記側面と、前記トレンチの前記底部とに接する前記ｎ型エピタキシャル領域を形成する工程と、
前記トレンチの前記側面および前記底部の各々に接する前記ｎ型エピタキシャル領域の部分を残しつつ、前記第１の主面が露出するまで前記ｎ型エピタキシャル領域に対して化学的機械研磨が行われる工程とを含む、請求項１１〜請求項１４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項１９】
前記ｎ型エピタキシャル領域を形成する工程は、
前記トレンチを形成する工程後、前記ｐ型エピタキシャル領域の前記第１の主面と、前記トレンチの前記側面と、前記トレンチの前記底部とに接する前記ｎ型エピタキシャル領域を形成する工程と、
前記ｎ型エピタキシャル領域の表面全体にマスク層を形成する工程と、
前記ｎ型エピタキシャル領域の表面の一部が露出するまで前記マスク層をエッチングする工程と、
前記ｎ型エピタキシャル領域の表面に残った前記マスク層を用いて前記第１の主面が露出するまで前記ｎ型エピタキシャル領域をエッチングする工程と、
前記ｎ型エピタキシャル領域をエッチングした後、前記マスク層を除去する工程とを含む、請求項１１〜請求項１４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【請求項２０】
前記ｎ型エピタキシャル領域は、前記トレンチの前記底部において前記ｐ型エピタキシャル領域に接する第１ｎ型領域と、前記トレンチの前記側面において前記ｐ型エピタキシャル領域に接する第２ｎ型領域とを含み、
前記第２ｎ型領域は、前記第１ｎ型領域よりも高い不純物濃度を有する、請求項１１〜請求項１９のいずれか１項に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体装置およびその製造方法に関し、特定的には、ｐ型エピタキシャル領域とｎ型エピタキシャル領域とを備えた炭化珪素半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
【０００３】
Y.Takeuchi、外４名、「ＳｉＣマイグレーションエンハンスト埋込エピタキシャル（ＭＥ3）成長技術」、Materials Science Forum Vols. 527-529、2006年、251-254ページ（非特許文献１）には、表面に溝が形成され、かつｎ型の導電型を有する炭化珪素基板の表面および溝の内部にｐ型エピタキシャル層を形成する方法が記載されている。当該方法によれば、ｐ型エピタキシャル層が溝を埋めるように成長するため、局所的にアルミニウムなどの不純物が添加されたｐ型領域を形成することができる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Y.Takeuchi、外４名、「ＳｉＣマイグレーションエンハンスト埋込エピタキシャル（ＭＥ3）成長技術」、Materials Science Forum Vols. 527-529、2006年、251-254ページ
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記溝を埋めたｐ型領域と炭化珪素基板のｎ型領域とによってスーパージャンクション構造を形成すると、ｐｎ接合に起因する空乏層の働きによって逆方向電圧の印加時において高い耐圧を実現することができる。しかしながら、上記文献に記載の方法よれば、ｐ型領域の不純物濃度を十分に高くすることができないために、ｐｎ接合を形成するｎ型領域の不純物濃度を十分に高くすることができない。そのため、順方向電圧印加時における炭化珪素半導体装置の順方向抵抗を十分に低減することができない。結果として、高い耐圧を維持しつつ、順方向抵抗を低減することができる炭化珪素半導体装置を得ることが困難であった。
【０００６】
本発明の一態様に係る目的は、高い耐圧を維持しつつ、順方向抵抗を低減可能な炭化珪素半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る炭化珪素半導体装置は、ｐ型エピタキシャル領域と、ｎ型エピタキシャル領域と、半導体層と、第１電極と、第２電極とを備えている。ｐ型エピタキシャル領域は、第１の主面と、第１の主面と反対側の第２の主面とを有し、第１の主面に連接する側面と、側面と連接する底部とを有するトレンチが設けられ、かつ炭化珪素からなる。ｎ型エピタキシャル領域は、トレンチの側面および底部の各々においてｐ型エピタキシャル領域に接し、かつ炭化珪素からなる。半導体層は、ｐ型エピタキシャル領域の第１の主面およびｎ型エピタキシャル領域の双方を覆う。第１電極は、半導体層上に設けられている。第２電極は、ｐ型エピタキシャル領域の第２の主面側に設けられている。ｐ型エピタキシャル領域の第１の主面は、珪素面または珪素面から８°以下オフした面である。トレンチの側面は、珪素面から５０°以上７０°以下オフした面である。
【０００８】
本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第１の主面と、第１の主面と反対側の第２の主面とを有し、かつ炭化珪素からなるｐ型エピタキシャル領域が形成される。ｐ型エピタキシャル領域の第１の主面に、第１の主面に連接する側面と、側面と連接する底部とを有するトレンチが形成される。トレンチの側面および底部の双方においてｐ型エピタキシャル領域に接し、かつ炭化珪素からなるｎ型エピタキシャル領域が形成される。ｐ型エピタキシャル領域の第１の主面およびｎ型エピタキシャル領域の双方を覆う半導体層が形成される。半導体層に接する第１電極が形成される。ｐ型エピタキシャル領域の第２の主面側に第２電極が形成される。ｐ型エピタキシャル領域の第１の主面は、珪素面または珪素面から８°以下オフした面である。トレンチの側面は、珪素面から５０°以上７０°以下オフした面である。
【発明の効果】
【０００９】
本発明の一態様によれば、高い耐圧を維持しつつ、順方向抵抗を低減可能な炭化珪素半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す部分斜視図である。
【図２】図１の領域ＩＩ−ＩＩにおける部分断面図である。
【図３】図２の領域ＩＩＩの拡大図である。
【図４】図１の領域ＩＶ−ＩＶにおける部分断面図である。
【図５】珪素面からのオフ角とエッチングレートおよびドナー濃度との関係を示す図である。
【図６】本発明の実施の形態１における炭化珪素半導体装置の製造方法を概略的に示すフロー図である。
【図７】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１工程を概略的に示すＡ面側部分断面図である。
【図８】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第２工程を概略的に示すＡ面側部分断面図である。
【図９】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第３工程を概略的に示すＡ面側部分断面図である。
【図１０】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第４工程を概略的に示すＡ面側部分断面図である。
【図１１】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第５工程を概略的に示すＡ面側部分断面図である。
【図１２】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第６工程のＡ面側部分断面図（Ａ）およびＢ面側部分断面図（Ｂ）である。
【図１３】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第７工程のＡ面側部分断面図（Ａ）およびＢ面側部分断面図（Ｂ）である。
【図１４】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第８工程のＡ面側部分断面図（Ａ）およびＢ面側部分断面図（Ｂ）である。
【図１５】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第９工程のＡ面側部分断面図（Ａ）およびＢ面側部分断面図（Ｂ）である。
【図１６】本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１０工程を概略的に示すＢ面側部分断面図である。
【図１７】本発明の実施の形態１における炭化珪素半導体装置のスーパージャンクション構造の製造方法の第１の変形例の第１工程を概略的に示すＡ面側部分断面図である。
【図１８】本発明の実施の形態１における炭化珪素半導体装置のスーパージャンクション構造の製造方法の第１の変形例の第２工程を概略的に示すＡ面側部分断面図である。
【図１９】本発明の実施の形態１における炭化珪素半導体装置のスーパージャンクション構造の製造方法の第２の変形例の第１工程を概略的に示すＡ面側部分断面図である。
【図２０】本発明の実施の形態１における炭化珪素半導体装置のスーパージャンクション構造の製造方法の第２の変形例の第２工程を概略的に示すＡ面側部分断面図である。
【図２１】本発明の実施の形態１における炭化珪素半導体装置のスーパージャンクション構造の製造方法の第２の変形例の第３工程を概略的に示すＡ面側部分断面図である。
【図２２】本発明の実施の形態２における炭化珪素半導体装置の構成を概略的に示す部分斜視図である。
【図２３】本発明の実施の形態３における炭化珪素半導体装置の構成を概略的に示す部分断面図である。
【図２４】本発明の実施の形態４における炭化珪素半導体装置の構成を概略的に示す部分斜視図である。
【図２５】本発明の実施の形態５における炭化珪素半導体装置の構成を概略的に示す部分断面図である。
【図２６】本発明の実施の形態６における炭化珪素半導体装置の構成を概略的に示す部分断面図である。
【発明を実施するための形態】
【００１１】
［本発明の実施形態の説明］
最初に本発明の実施態様を列記して説明する。
【００１２】
発明者らは、高い耐圧を維持しつつ、順方向抵抗を低減可能な炭化珪素半導体装置を実現するための方策について鋭意研究の結果、以下の知見を得て本発明を見出した。
【００１３】
まず、発明者らは、炭化珪素の面方位と、面を構成する元素に注目した。結晶学上、炭化珪素の面方位と、各面方位における炭素および珪素の比率は、理論的に計算できる。この各面方位における炭素および珪素の比率を、発明者らは、炭化珪素のエッチングレートを実測することにより実験的に求めた。図５を参照して、図５に示すグラフは、各面方位における炭化珪素のエッチングレートの実測値を示している。珪素は炭素よりも化学的な反応性が低い。そのため、珪素の比率が高い面方位の面ではエッチングレートが低くなり、炭素の比率が高い面方位の面ではエッチングレートが高くなる。Ｓｉ面からのオフ角が９０°の面は、（１１−２０）面である。Ｓｉ面からのオフ角が９０°の面において、珪素の比率は、炭素の比率と等しい。図５においてエッチングレートの実測値から、Ｓｉ面からのオフ角が９０°である面におけるエッチングレートと同じエッチングレートを有する面は、Ｓｉ面からのオフ角が約４７°の面であることが分かった。つまり、Ｓｉ面からのオフ角が約４７°より大きく９０°より小さい範囲における面は、炭素の比率が珪素の比率よりも高いことが分かった。反対に、Ｓｉ面からのオフ角が０°以上約４７°未満の範囲における面は、炭素の比率が珪素の比率よりも低いことが分かった。
【００１４】
次に、発明者は、炭化珪素のエッチングレートの実測値に基づいて、炭化珪素が含むドナー濃度を理論的に計算した。以下において、炭化珪素のエッチングレートの実測値から炭化珪素が含むドナー濃度を計算する方法について説明する。
【００１５】
炭素面と比較して、珪素面は、アルミニウムまたはホウ素などのｐ型不純物を取り込みやすい性質を有する。周囲が炭素で囲まれている珪素原子の位置には、ｐ型不純物が入り込みやすい。占有されていない珪素原子の位置にｐ型不純物が入り込むことによりｐ型不純物はアクセプタとして機能する。反対に、珪素面と比較して、炭素面は、窒素またはリンなどのｎ型不純物を取り込みやすい性質を有する。周囲が珪素で囲まれている炭素原子の位置には、ｎ型不純物が入り込みやすい。占有されていない炭素原子の位置にｎ型不純物が入り込むことによりｎ型不純物はドナーとして機能する。それゆえ、珪素の比率が炭素の比率よりも高い面上に形成される炭化珪素エピタキシャル領域は、ドナー濃度が低くなり、珪素の比率が炭素の比率よりも低い面上に形成される炭化珪素エピタキシャル領域は、ドナー濃度が高くなると考えられる。つまり、珪素の比率が高い面は、エッチングレートが低く、かつドナー濃度が低い。反対に、炭素の比率が高い面は、エッチングレートが高く、かつドナー濃度が高い。以上の考え方に基づいて、エッチングレートのグラフは、ドナー濃度と同じであるとして、ドナー濃度を理論計算により求めた。
【００１６】
図５を参照して、図５に示すグラフは、各面方位における炭化珪素が含むドナー濃度の計算値を示している。
【００１７】
ドナー濃度の計算値から、Ｓｉ面からのオフ角が約６８°付近において、ｎ型エピタキシャル領域のドナー濃度は極大値を示し、Ｓｉ面からのオフ角が約１２０°付近において、ｎ型エピタキシャル領域のドナー濃度は極小値を示すことが分かった。またＳｉ面から約４７°よりも大きく９０°未満オフした面上に形成されたｎ型エピタキシャル領域のドナー濃度は、Ｓｉ面から９０°オフした面上に形成されたｎ型エピタキシャル領域のドナー濃度よりも高くなることが分かった。発明者らは、ドナー濃度の計算値から、ｎ型エピタキシャル領域のドナー濃度の最適な範囲は、Ｓｉ面からのオフ角が５０°以上７０°以下であることを見出した。
【００１８】
（１）本発明の一態様に係る炭化珪素半導体装置は、ｐ型エピタキシャル領域３と、ｎ型エピタキシャル領域４と、半導体層２と、第１電極１６と、第２電極２０とを備えている。ｐ型エピタキシャル領域３は、第１の主面３ａと、第１の主面３ａと反対側の第２の主面３ｂとを有し、第１の主面３ａに連接する側面と、側面と連接する底部とを有するトレンチが設けられ、かつ炭化珪素からなる。ｎ型エピタキシャル領域４は、トレンチの側面および底部の各々においてｐ型エピタキシャル領域３に接し、かつ炭化珪素からなる。半導体層２は、ｐ型エピタキシャル領域３の第１の主面３ａおよびｎ型エピタキシャル領域４の双方を覆う。第１電極１６は、半導体層２上に設けられている。第２電極２０は、ｐ型エピタキシャル領域３の第２の主面３ｂ側に設けられている。ｐ型エピタキシャル領域３の第１の主面３ａは、珪素面または珪素面から８°以下オフした面である。トレンチの側面は、珪素面から５０°以上７０°以下オフした面である。
【００１９】
上記（１）に係る炭化珪素半導体装置によれば、ｐ型エピタキシャル領域３の第１の主面３ａに形成されるトレンチＴＲの側面ＳＳを、珪素面から５０°以上７０°以下オフした面とし、当該側面ＳＳ上にｎ型エピタキシャル領域４を形成することにより、当該側面ＳＳ上のｎ型エピタキシャル領域４のｎ型不純物の濃度を、トレンチＴＲの側面ＳＳが炭素面または珪素面から９０°オフした面上に形成したｎ型エピタキシャル領域４のｎ型不純物の濃度よりも高くすることができる。ｎ型エピタキシャル領域４のｎ型不純物の濃度を高くすることで、ｎ型エピタキシャル領域４と接するｐ型エピタキシャル領域３のｐ型不純物の濃度を高くすることが可能である。そのため、電流経路となるｐ型エピタキシャル領域３のｐ型不純物の濃度が高くなるので、炭化珪素半導体装置１の順方向抵抗を低減することができる。結果として、ｎ型エピタキシャル領域４とｐ型エピタキシャル領域３とで形成されるスーパージャンクション構造で炭化珪素半導体装置１の耐圧を高めつつ、順方向抵抗を低減することができる。
【００２０】
（２）上記（１）に係る炭化珪素半導体装置において好ましくは、ｎ型エピタキシャル領域４は、トレンチの底部においてｐ型エピタキシャル領域３に接する第１ｎ型領域４ｃと、トレンチの側面においてｐ型エピタキシャル領域３に接する第２ｎ型領域４ｄとを含む。第２ｎ型領域４ｄは、第１ｎ型領域４ｃよりも高い不純物濃度を有する。これにより、第２ｎ型領域４ｄと接するｐ型エピタキシャル領域３の部分の不純物濃度は高くなり順方向抵抗を低減することができ、低損失な半導体装置になる。
【００２１】
（３）上記（２）に係る炭化珪素半導体装置において好ましくは、第２ｎ型領域４ｄの不純物濃度は、５×１０15ｃｍ-3以上１×１０18ｃｍ-3以下である。第２ｎ型領域４ｄの不純物濃度を５×１０15ｃｍ-3以上とすることにより、順方向抵抗を低減することができる。また第２ｎ型領域４ｄの不純物濃度を１×１０18ｃｍ-3以下とすることにより、高い耐電圧を維持することができる。
【００２２】
（４）上記（１）〜（３）のいずれかに係る炭化珪素半導体装置において好ましくは、半導体層２に接するｎ型エピタキシャル領域４の表面は、ｐ型エピタキシャル領域３の第１の主面３ａが延在する方向に沿って形成されている。これにより、スイッチング領域を確保することができる。
【００２３】
（５）上記（１）〜（４）のいずれかに係る炭化珪素半導体装置において好ましくは、トレンチの側面は、ｐ型エピタキシャル領域３の第２の主面３ｂに垂直な方向において第１の主面３ａから０．２μｍ以内の第１側面部ＳＳ１と、ｐ型エピタキシャル領域３の第２の主面３ｂに垂直な方向においてトレンチの底部から０．２μｍ以内の第２側面部ＳＳ２と、第１側面部ＳＳ１と第２側面部ＳＳ２とを繋ぐ第３側面部ＳＳ３とを有する。第３側面部ＳＳ３における面方位のばらつきは３°以内である。これにより、電界の集中を緩和することができる。
【００２４】
（６）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置において好ましくは、ゲート絶縁膜１５をさらに備える。半導体層２は、ｐ型エピタキシャル領域３の第１の主面３ａと、ｎ型エピタキシャル領域４とに接し、ｐ型を有するドリフト領域１２と、ドリフト領域１２に接し、かつｎ型を有するベース領域１３と、ベース領域１３によってドリフト領域１２から隔てられ、かつｐ型を有するソース領域１４とを含む。ゲート絶縁膜１５は、ドリフト領域１２と、ベース領域１３と、ソース領域１４とに接する。第１電極１６は、ソース領域１４と接している。これにより、ゲート絶縁膜１５を備える炭化珪素半導体装置１の耐圧を高めつつ、順方向抵抗を低減することができる。
【００２５】
（７）上記（６）に係る炭化珪素半導体装置において好ましくは、半導体層２の表面には、ソース領域１４およびベース領域１３の双方を貫通し、ドリフト領域１２に至るゲートトレンチＧＴが設けられている。ゲート絶縁膜１５は、ゲートトレンチの側面においてソース領域１４と、ベース領域１３とに接し、かつゲートトレンチの底部においてドリフト領域１２と接している。これにより、ゲートトレンチＧＴを有する炭化珪素半導体装置１の耐圧を高めつつ、順方向抵抗を低減することができる。
【００２６】
（８）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置において好ましくは、半導体層２の導電型はｎ型である。第１電極１６は、半導体層２とオーミック接合している。これにより、第１電極１６が半導体層２とオーミック接合している炭化珪素半導体装置１の耐圧を高めつつ、順方向抵抗を低減することができる。
【００２７】
（９）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置において好ましくは、半導体層２の導電型はｐ型である。第１電極１６は、半導体層２とショットキー接合している。これにより、第１電極１６が半導体層２とショットキー接合している炭化珪素半導体装置１の耐圧を高めつつ、順方向抵抗を低減することができる。
【００２８】
（１０）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置において好ましくは、半導体層２は、ｐ型エピタキシャル領域３の第１の主面３ａと、ｎ型エピタキシャル領域４とに接し、ｐ型を有するドリフト領域１２と、ドリフト領域１２に接し、かつｎ型を有するベース領域１３と、ベース領域１３によってドリフト領域１２から隔てられ、かつｐ型を有するエミッタ領域１４とを含んでいる。炭化珪素半導体装置はさらに、ｐ型エピタキシャル領域３の第２の主面３ｂと接し、かつｎ型を有するコレクタ領域１９と、ドリフト領域１２と、ベース領域１３と、エミッタ領域１４とに接するゲート絶縁膜１５とを備えている。第１電極１６は、エミッタ領域１４と接しており、かつ第２電極２０は、コレクタ領域１９と接している。これにより、エミッタ領域１４およびコレクタ領域１９を備える炭化珪素半導体装置１の耐圧を高めつつ、順方向抵抗を低減することができる。
【００２９】
（１１）本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第１の主面３ａと、第１の主面３ａと反対側の第２の主面３ｂとを有し、かつ炭化珪素からなるｐ型エピタキシャル領域３が形成される。ｐ型エピタキシャル領域３の第１の主面３ａに、第１の主面３ａに連接する側面と、側面と連接する底部とを有するトレンチが形成される。トレンチの側面および底部の双方においてｐ型エピタキシャル領域３に接し、かつ炭化珪素からなるｎ型エピタキシャル領域４が形成される。ｐ型エピタキシャル領域３の第１の主面３ａおよびｎ型エピタキシャル領域４の双方を覆う半導体層２が形成される。半導体層２に接する第１電極１６が形成される。ｐ型エピタキシャル領域３の第２の主面３ｂ側に第２電極２０が形成される。ｐ型エピタキシャル領域３の第１の主面３ａは、珪素面または珪素面から８°以下オフした面である。トレンチの側面は、珪素面から５０°以上７０°以下オフした面である。
【００３０】
上記（１１）に係る炭化珪素半導体装置の製造方法によれば、ｐ型エピタキシャル領域３の第１の主面３ａに形成されるトレンチＴＲの側面ＳＳを、珪素面から５０°以上７０°以下オフした面とし、当該側面ＳＳ上にｎ型エピタキシャル領域４を形成することにより、当該側面ＳＳ上のｎ型エピタキシャル領域４のｎ型不純物の濃度を、トレンチＴＲの側面ＳＳが炭素面または珪素面から９０°オフした面上に形成したｎ型エピタキシャル領域４のｎ型不純物の濃度よりも高くすることができる。ｎ型エピタキシャル領域４のｎ型不純物の濃度を高くすることで、ｎ型エピタキシャル領域４と接するｐ型エピタキシャル領域３のｐ型不純物の濃度を高くすることが可能である。そのため、電流経路となるｐ型エピタキシャル領域３のｐ型不純物の濃度が高くなるので、炭化珪素半導体装置１の順方向抵抗を低減することができる。結果として、ｎ型エピタキシャル領域４とｐ型エピタキシャル領域３とで形成されるスーパージャンクション構造で炭化珪素半導体装置１の耐圧を高めつつ、順方向抵抗を低減することができる。
【００３１】
（１２）上記（１１）に係る炭化珪素半導体装置の製造方法において好ましくは、トレンチを形成する工程は、塩素および臭素の少なくともいずれかを含む雰囲気中でｐ型エピタキシャル領域３が熱エッチングされることにより行われる。これにより、効果的にトレンチＴＲを形成することができる。
【００３２】
（１３）上記（１２）に係る炭化珪素半導体装置の製造方法において好ましくは、熱エッチングの温度は、７００℃以上１３００℃以下である。熱エッチングの温度が７００℃未満の場合、エッチングレートが遅いためプロセス時間が長くなる。一方、熱エッチングの温度が１３００℃よりも高い場合、エッチングレートが速すぎるため、トレンチＴＲの形状を精度よく制御することが困難となる。熱エッチングの温度を７００℃以上１３００℃以下とすることにより、プロセス時間を短縮しつつトレンチＴＲの形状を精度よく制御することができる。
【００３３】
（１４）上記（１１）〜（１３）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、ｎ型エピタキシャル領域４を形成する工程は、ドーパントとして機能する窒素またはリンを含む原料を用いて行われる。これにより、高い不純物濃度を有するｎ型エピタキシャル領域４を形成することができる。
【００３４】
（１５）上記（１１）〜（１４）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、ｎ型エピタキシャル領域４を形成する工程は、トレンチを形成する工程後、ｐ型エピタキシャル領域３の第１の主面３ａにカーボンマスク３３を形成する工程と、カーボンマスク上に位置する第１部分と、トレンチの側面と、トレンチの底部とに接する第２部分とを含むｎ型エピタキシャル領域４を形成する工程と、ｎ型エピタキシャル領域４の第２部分を残しつつ、カーボンマスク上のｎ型エピタキシャル領域４の第１部分を除去する工程とを含む。これにより、ｐ型エピタキシャル領域３の第１の主面３ａおよびｎ型エピタキシャル領域４の表面４ａの各々を効果的に平坦化することができる。
【００３５】
（１６）上記（１５）に係る炭化珪素半導体装置の製造方法において好ましくは、カーボンマスクを形成する工程は、ｐ型エピタキシャル領域３の第１の主面３ａ上にレジスト領域を形成する工程と、レジスト領域を炭化させる工程とを有する。これにより、効率的にカーボンマスク３３を形成することができる。
【００３６】
（１７）上記（１５）に係る炭化珪素半導体装置の製造方法において好ましくは、カーボンマスクを形成する工程は、トレンチを形成する工程後、ｐ型エピタキシャル領域３の第１の主面３ａ上における珪素を選択的にエッチングして炭素を残すことにより行われる。これにより、効率的にカーボンマスク３３を形成することができる。
【００３７】
（１８）上記（１１）〜（１４）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、ｎ型エピタキシャル領域４を形成する工程は、トレンチを形成する工程後、ｐ型エピタキシャル領域３の第１の主面３ａと、トレンチの側面と、トレンチの底部とに接するｎ型エピタキシャル領域４を形成する工程と、トレンチの側面および底部の各々に接するｎ型エピタキシャル領域４の部分を残しつつ、第１の主面３ａが露出するまでｎ型エピタキシャル領域４に対して化学的機械研磨が行われる工程とを含む。これにより、ｐ型エピタキシャル領域３の第１の主面３ａおよびｎ型エピタキシャル領域４の表面４ａの各々を効果的に平坦化することができる。
【００３８】
（１９）上記（１１）〜（１４）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、ｎ型エピタキシャル領域４を形成する工程は、トレンチを形成する工程後、ｐ型エピタキシャル領域３の第１の主面３ａと、トレンチの側面と、トレンチの底部とに接するｎ型エピタキシャル領域４を形成する工程と、ｎ型エピタキシャル領域４の表面全体にマスク層３２を形成する工程と、ｎ型エピタキシャル領域４の表面の一部が露出するまでマスク層３２をエッチングする工程と、ｎ型エピタキシャル領域４の表面に残ったマスク層３２を用いて第１の主面３ａが露出するまでｎ型エピタキシャル領域４をエッチングする工程と、ｎ型エピタキシャル領域４をエッチングした後、マスク層３２を除去する工程とを含む。これにより、ｐ型エピタキシャル領域３の第１の主面３ａおよびｎ型エピタキシャル領域４の表面４ａの各々を効果的に平坦化することができる。
【００３９】
（２０）上記（１１）〜（１９）のいずれかに係る炭化珪素半導体装置の製造方法において好ましくは、ｎ型エピタキシャル領域４は、トレンチの底部においてｐ型エピタキシャル領域３に接する第１ｎ型領域４ｃと、トレンチの側面においてｐ型エピタキシャル領域３に接する第２ｎ型領域４ｄとを含む。第２ｎ型領域４ｄは、第１ｎ型領域４ｃよりも高い不純物濃度を有する。これにより、第２ｎ型領域４ｄと接するｐ型エピタキシャル領域３の部分の不純物濃度を高くすることができる。
［本発明の実施形態の詳細］
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
【００４０】
（実施の形態１）
まず、本発明の実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。
【００４１】
図１を参照して、実施の形態１に係るＭＯＳＦＥＴ１は、炭化珪素基板１０と、ゲート絶縁膜１５と、ゲート電極２７と、層間絶縁膜２１と、ソース電極１６（第１電極）と、ドレイン電極２０（第２電極）とを主に有する。炭化珪素基板１０は、第３の主面１０ａと、第３の主面１０ａと反対側の第４の主面１０ｂとを有する。炭化珪素基板１０は、第４の主面１０ｂを構成する炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられたスーパージャンクション構造５と、スーパージャンクション構造５上に設けられた半導体層２とを主に有する。炭化珪素単結晶は、たとえば六方晶炭化珪素からなり、好ましくはポリタイプ４Ｈを有する。炭化珪素単結晶基板１１は、たとえばアルミニウムなどの不純物を有しており、ｐ型を有する。炭化珪素基板１０の第３の主面１０ａは、たとえば｛０００１｝面または｛０００１｝面から８°以下程度オフした面であり、好ましくは（０００１）面または（０００１）面から８°以下程度オフした面である。
【００４２】
図２を参照して、スーパージャンクション構造５は、ｐ型エピタキシャル領域３と、ｎ型エピタキシャル領域４とを主に有している。ｐ型エピタキシャル領域３は、炭化珪素からなるエピタキシャル層であり、第１の主面３ａと、第１の主面３ａと反対側の第２の主面３ｂとを有する。ｐ型エピタキシャル領域３は、たとえばアルミニウムまたはホウ素などのｐ型不純物を含んでおり、ｐ型の導電型を有する。ｐ型エピタキシャル領域３の第１の主面３ａには、第１の主面３ａに連接する側面ＳＳと、側面ＳＳと連接する底部ＢＳとを有するトレンチＴＲが設けられている。トレンチＴＲの底部ＢＳは、たとえば第１の主面３ａとほぼ平行な平面である。トレンチＴＲの側面ＳＳは、底部ＢＳに対して傾斜している。ｎ型エピタキシャル領域４は、炭化珪素からなるエピタキシャル層であり、トレンチＴＲの側面ＳＳおよび底部ＢＴの各々においてｐ型エピタキシャル領域３に接している。ｎ型エピタキシャル領域４は、たとえば窒素またはリンなどのｎ型不純物を含んでおり、ｎ型の導電型を有する。ｎ型エピタキシャル領域４の裏面４ｂは、トレンチＴＲの底部ＢＴにおいてｐ型エピタキシャル領域３に接している。言い換えれば、ｎ型エピタキシャル領域４は、トレンチＴＲの内部を埋めるように設けられている。ｐ型エピタキシャル領域３の第１の主面３ａは、珪素面または珪素面から８°以下オフした面である。トレンチＴＲの側面ＳＳは、珪素面から５０°以上７０°以下オフした面である。なお、珪素面は、（０００１）面のことである。オフ方向は、＜１１−２０＞方向であってもよいし、＜１−１００＞方向であってもよい。
【００４３】
図１、図２および図４に示すように、ｐ型エピタキシャル領域３とｎ型エピタキシャル領域４とは、ゲート電極２７が延在する方向に沿って交互に配置されている。つまり、ｐ型エピタキシャル領域３およびｎ型エピタキシャル領域４の各々の長手方向は、ゲート電極２７の長手方向とほぼ垂直に交差する。ｐ型エピタキシャル領域３およびｎ型エピタキシャル領域４の各々は、ゲート電極２７の長手方向に沿って複数設けられている。ｐ型エピタキシャル領域３上には、ｐ型を有するドリフト領域１２が設けられている。ｎ型エピタキシャル領域４上には、ｎ型を有する接続領域１７が設けられている。ドリフト領域１２および接続領域１７の各々の長手方向は、ゲート電極２７の長手方向とほぼ垂直に交差する。ドリフト領域１２および接続領域１７の各々は、ゲート電極２７の長手方向に沿って複数設けられている。
【００４４】
次に、トレンチＴＲ近傍の構成の詳細について説明する。
図３を参照して、ｎ型エピタキシャル領域４は、トレンチＴＲの底部ＢＳにおいてｐ型エピタキシャル領域３に接する第１ｎ型領域４ｃと、トレンチＴＲの側面ＳＳにおいてｐ型エピタキシャル領域３に接する第２ｎ型領域４ｄとを含む。第２ｎ型領域４ｄは、第１ｎ型領域４ｃよりも高い不純物濃度を有する。第２ｎ型領域４ｄが含むｎ型不純物の濃度は、たとえば５×１０15ｃｍ-3以上１×１０18ｃｍ-3以下である。第２ｎ型領域４ｄと接するｐ型エピタキシャル領域３の部分が含むｐ型不純物の濃度は、たとえば５×１０15ｃｍ-3以上１×１０18ｃｍ-3以下である。第２ｎ型領域４ｄが含むｎ型不純物の濃度は、ｐ型エピタキシャル領域３が含むｐ型不純物の濃度とほぼ同じである。好ましくは、接続領域１７に接するｎ型エピタキシャル領域４の表面４ａは、ｐ型エピタキシャル領域３の第１の主面３ａが延在する方向に沿って形成されている。ｎ型エピタキシャル領域４の表面４ａは、ｐ型エピタキシャル領域３の第１の主面３ａが延在する方向に沿って形成されているとは、ｐ型エピタキシャル領域３の第２の主面３ｂに垂直な方向において、ｎ型エピタキシャル領域４の表面４ａと、ｐ型エピタキシャル領域３の第１の主面３ａとの距離が０．５μｍ以内であることを意味する。ｎ型エピタキシャル領域４の表面４ａは、ｐ型エピタキシャル領域３の第１の主面３ａと連接する。断面視（第２の主面３ｂに平行な方向に沿って見た視野）において、ｐ型エピタキシャル領域３とドリフト領域１２との境界面３ａは、ｎ型エピタキシャル領域４と接続領域１７との境界面４ａに沿うように形成されている。断面視において、第１ｎ型領域４ｃは、第２ｎ型領域４ｄと、トレンチＴＲの底部ＢＳとに挟まれて設けられている。
【００４５】
断面視において、ゲート電極２７の長手方向に沿って、複数のトレンチＴＲが周期的に設けられている。平面視（第２の主面３ｂに対して垂直な方向に沿って見た視野）において、複数のトレンチＴＲの各々の底部ＢＳの形状は、たとえば長方形状である。トレンチＴＲの底部ＢＳの長手方向は、ゲート電極２７の長手方向に対してほぼ垂直に交差している。断面視において、複数のトレンチＴＲのピッチＰは、たとえば１．３μｍ以上２３μｍ以下であり、好ましくは８．２μｍ以上２３μｍ以下である。断面視において、トレンチＴＲの深さＨは、たとえば０．８μｍ以上１５μｍ以下であり、好ましくは１μｍ以上１５μｍ以下である。断面視において、トレンチＴＲの底部ＢＳの幅Ｗ１は、たとえば０．１μｍ以上５μｍ以下であり、トレンチＴＲの開口部の幅Ｗ２は、たとえば１μｍ以上１８μｍ以下である。
【００４６】
断面視において、トレンチＴＲの側面ＳＳは、ｐ型エピタキシャル領域３の第２の主面３ｂに垂直な方向において第１の主面３ａから０．２μｍ以内の第１側面部ＳＳ１と、ｐ型エピタキシャル領域３の第２の主面３ｂに垂直な方向においてトレンチの底部から０．２μｍ以内の第２側面部ＳＳ２と、第１側面部ＳＳ１と第２側面部ＳＳ２とを繋ぐ第３側面部ＳＳ３とを有する。好ましくは、第３側面部ＳＳ３における面方位のばらつきは３°以内である。面方位のばらつきとは、断面視において、第３側面部ＳＳ３における最大の角度を有する部分と、第３側面部ＳＳ３における最小の角度を有する部分との差が３°以下であることを意味する。たとえばＳＥＭ（ｓｃａｎｎｉｎｇ  ｅｌｅｃｔｒｏｎ  ｍｉｃｒｏｓｃｏｐｅ）によってトレンチＴＲの断面を観察してトレンチＴＲの第３側面部ＳＳ３を１０等分した各領域の第１の主面３ａに対する角度を測定し、当該角度の最大値から最小値を除した値が３°以下である場合に、第３側面部ＳＳ３の面方位のばらつきが３°以下であると判断される。
【００４７】
図３を参照して、Ｓｉ面（珪素面）からのオフ角と、ｎ型エピタキシャル領域のドナー濃度との関係について説明する。
【００４８】
上述の通り、Ｓｉ面（珪素面）からのオフ角と、ｎ型エピタキシャル領域のドナー濃度との関係は、実線で示す曲線になると考えられる。つまり、ｎ型エピタキシャル領域のｎ型不純物の濃度（つまりドナー濃度）は、オフ角が０°（つまりＳｉ面）で最小値を示し、オフ角が約６８°において極大値を示す。オフ角が約６８°よりも大きくなると、ｎ型不純物の濃度は低減し、オフ角が約１２０°において極小値を示す。オフ角が約１２０°よりも大きくなるとｎ型不純物の濃度は増加し、オフ角が１８０°（つまりＣ面）で最大値を示す。なお、Ｓｉ面からのオフ角が約６８°の場合は、炭素の比率が珪素の比率よりも高く、Ｓｉ面からのオフ角が約１２０°の場合は、炭素の比率が珪素の比率よりも低い。Ｓｉ面からのオフ角が９０°の場合、言い換えれば（１１−２０）面の場合、珪素の比率は、炭素の比率と同じである。
【００４９】
図５に示すように、ｐ型エピタキシャル領域３の第１の主面３ａに形成されるトレンチＴＲの側面ＳＳを、珪素面から５０°以上７０°以下オフした面とし、当該側面ＳＳ上にｎ型エピタキシャル領域４を形成することにより、当該側面ＳＳ上のｎ型エピタキシャル領域４のｎ型不純物の濃度を、トレンチＴＲの側面ＳＳが炭素面または珪素面から９０°オフした面上に形成したｎ型エピタキシャル領域４のｎ型不純物の濃度よりも高くすることができる。好ましくは、トレンチＴＲの側面ＳＳは、珪素面から５５°以上７０°以下オフした面であり、より好ましくは、炭素面から６０°以上７０°以下オフした面である。
【００５０】
再び図１、図２および図４を参照して、半導体層２は、ｐ型エピタキシャル領域３の第１の主面３ａおよびｎ型エピタキシャル領域４の双方を覆う。具体的には、半導体層２は、ｐ型エピタキシャル領域３の第１の主面３ａと、ｎ型エピタキシャル領域４の表面４ａに接する。半導体層２は、ｐ型を有するドリフト領域１２と、ドリフト領域１２に接し、かつｎ型を有するベース領域１３と、ベース領域１３によってドリフト領域１２から隔てられ、かつｐ型を有するソース領域１４と、ｎ型を有する接続領域１７とを主に有する。ドリフト領域１２は、ｐ型エピタキシャル領域３の第１の主面３ａに接している。ドリフト領域１２は、たとえばアルミニウムなどのｐ型不純物を含んでいるｐ型不純物領域である。ドリフト領域１２の不純物濃度は、炭化珪素単結晶基板１１の不純物濃度よりも低いことが好ましい。ドリフト領域１２が含むアルミニウムなどのｐ型不純物の濃度は、たとえば３×１０15ｃｍ-3以上２×１０16ｃｍ-3以下である。ドリフト領域１２の厚みは、たとえば１５μｍ程度である。
【００５１】
図２に示すように、ドリフト領域１２は、ゲート絶縁膜１５とｐ型エピタキシャル領域３とに挟まれている領域を有する。図４に示すように、ドリフト領域１２は、ベース領域１３とｐ型エピタキシャル領域３とに挟まれている領域を有する。接続領域１７は、たとえば窒素などのｎ型不純物を含んでいるｎ型不純物領域である。図２に示すように、接続領域１７は、ゲート絶縁膜１５とｎ型エピタキシャル領域４とに挟まれている領域を有する。図１に示すように、接続領域１７は、コンタクト領域１８とｎ型エピタキシャル領域４とに挟まれている領域を有する。つまり、接続領域１７は、コンタクト領域１８とｎ型エピタキシャル領域４とを電気的に繋いでいる。結果として、ｎ型エピタキシャル領域４は、ソース電極１６と電気的に接続されている。
【００５２】
ベース領域１３は、たとえばリンなどのｎ型不純物を含んでいるｎ型不純物領域である。ベース領域１３はドリフト領域１２上に設けられている。ベース領域１３が含むリンなどのｎ型不純物の濃度は、ドリフト領域１２が含むアルミニウムなどのｐ型不純物の濃度よりも高くてもよい。ベース領域１３が含むリンなどのｎ型不純物の濃度は、たとえば１×１０17ｃｍ-3以上５×１０18ｃｍ-3以下である。
【００５３】
ソース領域１４は、たとえばアルミニウムなどのｐ型不純物を含んでいるｐ型不純物領域である。ソース領域１４は、ベース領域１３によってドリフト領域１２から隔てられるようにベース領域１３上に設けられている。ソース領域１４が含むアルミニウムなどのｐ型不純物の濃度は、たとえば１×１０19ｃｍ-3以上２×１０20ｃｍ-3以下である。コンタクト領域１８は、たとえばリンなどのｎ型不純物を含んでいるｎ型不純物領域である。コンタクト領域１８は、ソース領域１４を貫通してベース領域１３につながっている。コンタクト領域１８の不純物濃度は、ベース領域１３の不純物濃度よりも高い。コンタクト領域１８が含むリンなどのｎ型不純物の濃度は、たとえば５×１０18ｃｍ-3以上２×１０20ｃｍ-3以下である。ソース領域１４およびコンタクト領域１８の各々は、炭化珪素基板１０の第３の主面１０ａを構成している。
【００５４】
半導体層２の表面（つまり、炭化珪素基板１０の第３の主面１０ａ）には、ソース領域１４およびベース領域１３の双方を貫通し、ドリフト領域１２に至るゲートトレンチＧＴが設けられている。ゲートトレンチＧＴは、炭化珪素基板１０の第３の主面１０ａに連接し、ソース領域１４と、ベース領域１３とを貫通してドリフト領域１２に至る側面ＳＷと、ドリフト領域１２に位置する底部ＢＴとを有する。ゲート絶縁膜１５は、ゲートトレンチＧＴの側面ＳＷにおいてソース領域１４と、ベース領域１３と、ドリフト領域１２とに接し、かつゲートトレンチの底部においてドリフト領域１２と接している。側面ＳＷに接するベース領域１３上において、ＭＯＳＦＥＴ１のチャネルＣＨ（図４参照）が形成される。側面ＳＷは炭化珪素基板１０の第３の主面１０ａに対して垂直であってもよいし、傾斜していてもよい。
【００５５】
ゲート絶縁膜１５は、ゲートトレンチＧＴの側面ＳＷにおいて、ドリフト領域１２と、ベース領域１３と、ソース領域１４とに接し、かつゲートトレンチＧＴの底部ＢＴにおいてドリフト領域１２接する。ゲート絶縁膜１５は、たとえば二酸化珪素を含む。
【００５６】
ゲート電極２７は、ゲートトレンチＧＴの内部において、ゲート絶縁膜１５上に設けられている。ゲート電極２７は、ゲート絶縁膜１５を介して、ソース領域１４、ベース領域１３およびドリフト領域１２の各々と接している。ゲート電極２７は、たとえば不純物を含むポリシリコンなどの導電性材料からなる。
【００５７】
ソース電極１６は、半導体層２上に設けられている。具体的には、ソース電極１６は、炭化珪素基板１０の第３の主面１０ａにおいて、ソース領域１４と、コンタクト領域１８とに接している。ソース電極１６は、たとえばＴｉＡｌＳｉを含む。ソース電極１６は、半導体層２のソース領域１４およびコンタクト領域１８の各々とオーミック接合していることが好ましい。層間絶縁膜２１は、ゲートトレンチＧＴを覆うように、ゲート絶縁膜１５と、ゲート電極２７とに接している。層間絶縁膜２１はゲート電極２７とソース電極１６との間を絶縁している。ドレイン電極２０は、ｐ型エピタキシャル領域３の第２の主面３ｂ側に設けられている。具体的には、ドレイン電極２０は、炭化珪素基板１０の第４の主面１０ｂにおいて炭化珪素単結晶基板１１と接している。ドレイン電極２０は、たとえばＴｉＡｌＳｉを含む材料からなる。ドレイン電極２０は、ｎ型を有する炭化珪素単結晶基板１１とオーミック接合していることが好ましい。
【００５８】
なお、トレンチＴＲの側面ＳＳは、ｐ型エピタキシャル領域３を貫通し、炭化珪素単結晶基板１１に至っていてもよい。この場合、トレンチＴＲの底部ＢＳは、炭化珪素単結晶基板１１に位置する。トレンチＴＲの側面ＳＳが炭化珪素単結晶基板１１に至っている場合、ドリフト領域１２は、ｎ型エピタキシャル領域４を介して、炭化珪素単結晶基板１１と電気的に接続される。この場合、炭化珪素単結晶基板１１と、ドリフト領域１２と、ソース領域１４とが、ｎ型の導電型を有し、かつベース領域１３と、コンタクト領域１８とが、ｐ型の導電型を有していてもよい。
【００５９】
次に、本発明の実施の形態１に係る炭化珪素半導体装置としてのＭＯＳＦＥＴ１の製造方法について説明する。なお、図の説明において、Ａ面側部分断面図とは、図１のＡ面側の部分断面図を意味しており、Ｂ面側部分断面図とは、図１のＢ面側の部分断面図を意味している。
【００６０】
まず、ｐ型エピタキシャル領域形成工程（Ｓ１０：図６）が実施される。図７を参照して、上面および下面を有する炭化珪素単結晶基板１１が準備される。上面は、｛０００１｝面から８°以内のオフ角を有することが好ましく、４°以内のオフ角を有することがより好ましい。この場合に｛０００１｝面は（０００１）面であることがより好ましい。炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈを有する六方晶炭化珪素単結晶からなる。
【００６１】
次に、炭化珪素単結晶基板１１の上面上にエピタキシャル成長によってｐ型エピタキシャル領域３が形成される。ｐ型エピタキシャル領域３は、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により形成される。原料ガスとしては、たとえば、シラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い得る。エピタキシャル成長において、たとえばアルミニウム（Ａｌ）またはホウ素（Ｂ）などのｐ型不純物が炭化珪素に導入されることにより、炭化珪素からなるｐ型エピタキシャル領域３が形成される。以上により、第１の主面３ａと、第１の主面３ａと反対側の第２の主面３ｂとを有し、かつ炭化珪素からなるｐ型エピタキシャル領域３が形成される。ｐ型エピタキシャル領域３の第２の主面３ｂは、炭化珪素単結晶基板１１の上面に接する。
【００６２】
次に、トレンチ形成工程（Ｓ２０：図６）が実施される。たとえば、ｐ型エピタキシャル領域３の第１の主面３ａ上に、開口部を有するエッチングマスク３０が形成される。図８を参照して、エッチングマスク３０は、断面視において一定の間隔で周期的に複数設けられる。エッチングマスク３０は、たとえばｐ型エピタキシャル領域３の第１の主面３ａを熱酸化することによりシリコン酸化膜を形成した後、当該シリコン酸化膜をパターニングすることにより形成され得る。
【００６３】
次に、エッチングマスク３０が設けられたｐ型エピタキシャル領域３の第１の主面３ａに対して、物理的作用を有するエッチングが行われる。これによりエッチングマスク３０の開口部において、ｐ型エピタキシャル領域３の一部がエッチングにより除去されることにより、第１の主面３ａに凹部が形成される。凹部は第１の主面３ａに対してほぼ垂直な側壁面と、第１の主面３ａに対してほぼ平行な底面とを有する。物理的作用を有するエッチングとしては、反応性イオンエッチング（ＲＩＥ）が好ましく、誘導結合プラズマ（ＩＣＰ）ＲＩＥがより好ましい。ＲＩＥの反応ガスとしては、ＳＦ6またはＳＦ6とＯ2との混合ガスを用いることができる。
【００６４】
次に、エッチングマスク３０が設けられかつ凹部が形成されたｐ型エピタキシャル領域３の第１の主面３ａに対して、熱エッチングが行われる。たとえば、塩素ガスまたは臭素ガスなどのハロゲンガスを用いてｐ型エピタキシャル領域３の第１の主面３ａが熱エッチングされる。これにより、第１の主面３ａに連接する側面ＳＳと、側面ＳＳと連接する底部ＢＳとを有するトレンチＴＲが形成される（図９参照）。トレンチＴＲの底部ＢＳは、ｐ型エピタキシャル領域３内に位置していてもよいし、炭化珪素単結晶基板１１内に位置していてもよい。トレンチＴＲの底部ＢＳが炭化珪素単結晶基板１１内に位置している場合、トレンチＴＲは、ｐ型エピタキシャル領域３を貫通するように形成される。好ましくは、塩素および臭素の少なくともいずれかを含む雰囲気中でｐ型エピタキシャル領域３を熱エッチングすることによりトレンチＴＲが形成される。好ましくは、断面視において、一定の間隔を隔てて周期的に複数のトレンチＴＲが形成される。断面視において、複数のトレンチＴＲのピッチＰは、たとえば１．３μｍ以上２３μｍ以下である。断面視において、トレンチＴＲの深さＨは、たとえば７μｍ以上１５μｍ以下である（図３参照）。ｐ型エピタキシャル領域３の第１の主面３ａは、珪素面または珪素面から８°以下オフした面であり、好ましくは、珪素面から４°以下オフした面である。トレンチＴＲの側面ＳＳは、珪素面から５０°以上７０°以下オフした面である。好ましくは、トレンチＴＲの側面ＳＳは、炭素面から５５°以上７０°以下オフした面であり、より好ましくは、炭素面から６０°以上７０°以下オフした面である。
【００６５】
熱エッチングに用いられるガスは、塩素ガスまたは臭素ガスに加えて、酸素ガスを含んでいてもよく、さらにキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガス、ヘリウムガスなどを用いることができる。たとえば、塩素ガスと酸素ガスとの混合ガス雰囲気下において、ｐ型エピタキシャル領域３の第１の主面３ａが、たとえば８００℃で熱エッチングされる。好ましくは、熱エッチングにおけるｐ型エピタキシャル領域３の温度は、７００℃以上１３００℃以下である。
【００６６】
次に、ｎ型エピタキシャル領域形成工程（Ｓ３０：図６）が実施される。図１０を参照して、ｎ型エピタキシャル領域４は、ｐ型エピタキシャル領域３の第１の主面３ａに接し、かつトレンチＴＲを埋めるように形成される。断面視において、ｎ型エピタキシャル領域４の表面４ａは、ｐ型エピタキシャル領域３の第１の主面３ａ上において高くなり、トレンチＴＲの底部ＢＳ上において低くなるように、周期的に高さが変化していてもよい。ｎ型エピタキシャル領域４は、たとえばＣＶＤ法により形成される。原料ガスとしては、たとえば、シラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い得る。エピタキシャル成長において、たとえば窒素（Ｎ）またはリン（Ｐ）などのｎ型不純物が炭化珪素に導入されることによりｎ型エピタキシャル領域４が形成される。つまり、ｎ型エピタキシャル領域４を形成する工程は、ドーパントとして機能する窒素またはリンを含む原料を用いて行われる。窒素またはリンを含む原料は、液相であってもよいし、気相であってもよい。窒素またはリンを含む原料は、たとえばアンモニア（ＮＨ3）またはホスフィン（ＰＨ3）などである。
【００６７】
次に、平坦化工程が実施される。たとえば、ｎ型エピタキシャル領域４の表面４ａに対して化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ)が実施されることにより、ｎ型エピタキシャル領域４の表面４ａが平坦化される。ｐ型エピタキシャル領域３の第１の主面３ａが露出するまで、ｎ型エピタキシャル領域４の一部が除去される。ｎ型エピタキシャル領域４とともに、ｐ型エピタキシャル領域３の一部が除去されてもよい。これにより、ｐ型エピタキシャル領域３の第１の主面３ａおよびｎ型エピタキシャル領域４の表面４ａの各々が平坦化される（図１１参照）。ｎ型エピタキシャル領域４の表面４ａは、ｐ型エピタキシャル領域３の第１の主面３ａが延在する方向に沿うように形成される。以上のように、トレンチＴＲを形成する工程後、ｐ型エピタキシャル領域３の第１の主面３ａと、トレンチＴＲの側面ＳＳと、トレンチＴＲの底部ＢＳとに接するｎ型エピタキシャル領域４が形成された後、トレンチＴＲの側面ＳＳおよび底部ＢＳの各々に接するｎ型エピタキシャル領域４の部分を残しつつ、ｐ型エピタキシャル領域３の第１の主面３ａが露出するまでｎ型エピタキシャル領域４に対して化学的機械研磨が行われる。これにより、トレンチＴＲの側面ＳＳおよび底部ＢＳの双方においてｐ型エピタキシャル領域３に接し、かつ炭化珪素からなるｎ型エピタキシャル領域４が形成される。
【００６８】
図３に示すように、ｎ型エピタキシャル領域４は、トレンチＴＲの底部ＢＳにおいてｐ型エピタキシャル領域３に接する第１ｎ型領域４ｃと、トレンチＴＲの側面ＳＳにおいてｐ型エピタキシャル領域３に接する第２ｎ型領域４ｄとを含む。第２ｎ型領域４ｄは、第１ｎ型領域４ｃよりも高い不純物濃度を有する。つまり、第２ｎ型領域４ｄが含む窒素などのｎ型不純物の濃度は、第１ｎ型領域４ｃが含む窒素などのｎ型不純物の濃度よりも高い。好ましくは、第２ｎ型領域４ｄの不純物濃度は、５×１０15ｃｍ-3以上１×１０18ｃｍ-3以下である。以上により、断面視において、ｐ型エピタキシャル領域３の第２の主面３ｂと平行な方向に沿って、ｐ型エピタキシャル領域３と、ｎ型エピタキシャル領域４とが交互に配置されたスーパージャンクション構造５が形成される。
【００６９】
次に、半導体層形成工程（Ｓ４０：図６）が実施される。半導体層２は、ｐ型エピタキシャル領域３の第１の主面３ａおよびｎ型エピタキシャル領域４の表面４ａの双方を覆うように形成される。具体的には、たとえばＣＶＤ法により形成される。原料ガスとしては、たとえば、シラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い得る。エピタキシャル成長において、たとえばアルミニウム（Ａｌ）またはホウ素（Ｂ）などのｐ型不純物が炭化珪素に導入されることにより、炭化珪素からなり、ｐ型を有するドリフト領域１２が形成される。図１２（Ａ）および図１２（Ｂ）を参照して、ドリフト領域１２は、ｐ型エピタキシャル領域３の第１の主面３ａおよびｎ型エピタキシャル領域４の表面４ａの双方を覆うように形成される。
【００７０】
次に、接続領域１７が形成される。図１３（Ａ）および（Ｂ）を参照して、たとえば、ｐ型エピタキシャル領域３の第１の主面３ａ上のドリフト領域１２の部分を覆い、ｎ型エピタキシャル領域４の表面４ａ上に開口を有するイオン注入マスク（図示せず）が設けられる。当該イオン注入マスクを用いて、リンなどのｎ型不純物が、ドリフト領域１２に対してイオン注入される。これにより、ｎ型エピタキシャル領域４の表面４ａ上に接続領域１７が形成される。ｐ型エピタキシャル領域３の第１の主面３ａ上にはドリフト領域１２が残される。
【００７１】
次に、ベース領域１３が形成される。図１４（Ａ）および（Ｂ）を参照して、たとえば、エピタキシャル成長によって、窒素などのｎ型不純物が炭化珪素に導入されながら、ｎ型を有するベース領域１３が形成される。ベース領域１３は、ドリフト領域１２および接続領域１７の双方を覆うように形成される。
【００７２】
次に、ソース領域１４が形成される。たとえばベース領域１３の表面全体に対して、たとえばアルミニウムなどのｐ型不純物がイオン注入されることにより、ベース領域１３に接するソース領域１４が形成される。ソース領域１４は、炭化珪素基板１０の第３の主面１０ａを構成する。なおイオン注入に代わり、不純物の添加をともなうにエピタキシャル成長が用いられることにより、ソース領域１４が形成されてもよい。
【００７３】
次に、コンタクト領域１８が形成される。図１５（Ａ）および（Ｂ）を参照して、たとえば、ソース領域１４の表面の一部に対して、リンなどのｎ型不純物がイオン注入されることにより、ソース領域１４およびベース領域１３の各々を貫通して、接続領域１７に接するコンタクト領域１８が形成される。コンタクト領域１８は、ドリフト領域１２に接するように形成されてもよい。
【００７４】
次に、半導体層２にイオン注入された不純物を活性化するための活性化アニールが行われる。活性化アニールの温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。活性化アニールの時間は、たとえば３０分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。以上により、ｐ型を有するドリフト領域１２と、ドリフト領域１２上に設けられｎ型を有するベース領域１３と、ベース領域１３上に設けられｐ型を有するソース領域１４と、ソース領域１４を貫通してベース領域１３に接し、かつｎ型を有するコンタクト領域を含む半導体層２が形成される。ソース領域１４およびコンタクト領域１８は、炭化珪素基板１０の第３の主面１０ａを構成する。
【００７５】
次に、ゲートトレンチ形成工程が実施される。たとえば、炭化珪素基板１０の第３の主面１０ａ上に、開口部を有するエッチングマスク３１が形成される。開口部はゲートトレンチＧＴ（図１）の位置に対応して形成される。図１１を参照して、エッチングマスク３１は、第３の主面１０ａにおいてコンタクト領域１８と、ソース領域１４とに接して形成される。エッチングマスク３１は、たとえば炭化珪素基板１０の第３の主面１０ａを熱酸化することによりシリコン酸化膜を形成した後、当該シリコン酸化膜をパターニングすることにより形成され得る。
【００７６】
次に、エッチングマスク３１が設けられた炭化珪素基板１０の第３の主面１０ａに対して、物理的作用を有するエッチングが行われる。これによりエッチングマスク３１の開口部において、ソース領域１４と、ベース領域１３と、ドリフト領域１２の、接続領域１７の一部とがエッチングにより除去されることにより、第３の主面１０ａにゲートトレンチＧＴが形成される（図１６参照）。ゲートトレンチＧＴは第３の主面１０ａに対してほぼ垂直な側面ＳＷと、第３の主面１０ａにほぼ平行な底部ＢＴとを有する。物理的作用を有するエッチングとしては、反応性イオンエッチング（ＲＩＥ）が好ましく、誘導結合プラズマ（ＩＣＰ）ＲＩＥがより好ましい。ＲＩＥの反応ガスとしては、ＳＦ6またはＳＦ6とＯ2との混合ガスを用いることができる。
【００７７】
次に、ゲート酸化膜形成工程が実施される。炭化珪素基板１０の第３の主面１０ａと、ゲートトレンチＧＴの側面ＳＷおよび底部ＢＴの各々とを覆うゲート絶縁膜１５が形成される。より詳細には、ゲートトレンチＧＴの側面ＳＷにおいて、ドリフト領域１２と、ベース領域１３と、ソース領域１４とに接し、かつゲートトレンチＧＴの底部ＢＴにおいてドリフト領域１２と接するゲート絶縁膜１５が形成される。ゲート絶縁膜１５は、たとえば熱酸化により形成される。好ましくは、１３００℃以下で炭化珪素基板１０を酸化することにより、ゲート絶縁膜１５がゲートトレンチＧＴの側面ＳＷおよび底部ＢＴの各々に接して形成される。ゲート絶縁膜１５は、ゲートトレンチＧＴの側面ＳＷおよび底部ＢＴの各々において接続領域１７と接していてもよい。
【００７８】
ゲート酸化膜形成後に、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用いるＮＯアニールが行われてもよい。温度プロファイルは、たとえば、温度１１００℃以上１３００℃以下、保持時間１時間程度の条件を有する。これにより、ゲート絶縁膜１５とベース領域１３との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、ＮＯガス以外のガスが雰囲気ガスとして用いられてもよい。ＮＯアニールの後にさらに、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、上記ＮＯアニールの加熱温度よりも高く、ゲート絶縁膜１５の融点よりも低いことが好ましい。この加熱温度が保持される時間は、たとえば１時間程度である。これにより、ゲート絶縁膜１５とベース領域１３との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
【００７９】
次に、ゲート電極形成工程が実施される。図１を参照して、ゲート絶縁膜１５上にゲート電極２７が形成される。たとえば、ゲート電極２７は、ゲート絶縁膜１５上に、導体または不純物がドープされたポリシリコンを成膜することにより形成される。ゲート電極２７は、トレンチＴＲの内部を埋めるように形成される。次に、ゲート電極２７およびゲート絶縁膜１５上に層間絶縁膜２１が形成される。次に、層間絶縁膜２１に開口部が形成されるようにエッチングが行われる。当該開口部によって、炭化珪素基板１０の第３の主面１０ａ上において、ソース領域１４と、コンタクト領域１８とが層間絶縁膜２１から露出される。
【００８０】
次に、第１電極形成工程（Ｓ５０：図６）が実施される。図１を参照して、半導体層２に接する第１電極（ソース電極１６）が形成される。具体的には、炭化珪素基板１０の第３の主面１０ａにおいて、ソース領域１４と、コンタクト領域１８とに接するソース電極１６が形成される。ソース電極１６は、たとえばＴｉＡｌＳｉを含む材料からなる。次に、ソース電極１６が形成された炭化珪素基板１０が、たとえば１０００℃程度に加熱されることにより、ソース電極１６が炭化珪素基板１０のソース領域１４とオーミック接合する。
【００８１】
次に、第２電極形成工程（Ｓ６０：図６）が実施される。ｐ型エピタキシャル領域３の第２の主面３ｂ側に第２電極（ドレイン電極２０）が形成される。具体的には、炭化珪素単結晶基板１１の第４の主面１０ｂに、たとえばＴｉＡｌＳｉを含む材料からなるドレイン電極２０が形成される。次に、たとえばレーザーアニールによりドレイン電極２０が加熱されることにより、炭化珪素単結晶基板１１とオーミック接合するドレイン電極２０が形成される。以上により、図１に示すＭＯＳＦＥＴ１の製造が完成する。
【００８２】
次に、スーパージャンクション構造５の製造方法の第１の変形例について説明する。
まず、図９に示すように、熱エッチングにより、ｐ型エピタキシャル領域３の第３の主面１０ａと連接する側面ＳＳと、側面ＳＳと連接する底部ＢＳとを有するトレンチＴＲが形成される。次に、エッチングマスク３０が任意の方法により除去される。
【００８３】
次に、ｐ型エピタキシャル領域３の第１の主面３ａ上にカーボンマスク３３が形成される。たとえば、まずｐ型エピタキシャル領域３の全面上にレジスト領域が形成される。レジスト領域は、ｐ型エピタキシャル領域３の第１の主面３ａと、トレンチＴＲの側面ＳＳおよび底部ＢＴの各々に接し、トレンチＴＲを埋めるように形成される。次に、レジスト領域に対してパターニングが行われる。たとえば、トレンチＴＲの内部に形成されたレジスト領域の部分を選択的に除去することにより、ｐ型エピタキシャル領域３の第１の主面３ａ上のレジスト領域が残される。次に、ｐ型エピタキシャル領域３の第１の主面３ａ上に形成されたレジスト領域を炭化させる。これにより、ｐ型エピタキシャル領域３の第１の主面３ａ上にカーボンマスク３３が形成される（図１７参照）。なお、カーボンマスク３３の形成は、トレンチＴＲを形成した後、ｐ型エピタキシャル領域３の第１の主面３ａ上における珪素を選択的にエッチングして炭素を残すことにより行われてもよい。たとえば、第１の主面３ａにトレンチＴＲが形成されたｐ型エピタキシャル領域３に対して熱エッチングを行って珪素を選択的にエッチングすることにより、ｐ型エピタキシャル領域３の第１の主面３ａと、トレンチＴＲの側面ＳＳと、トレンチＴＲの底部ＢＳとに接するカーボン層が形成される。次に、たとえばＲＩＥによって、トレンチＴＲの側面ＳＳと底部ＢＳとに接するカーボン層を選択的に除去することにより、ｐ型エピタキシャル領域３の第１の主面３ａ上にカーボンマスク３３が形成されてもよい（図１７参照）。
【００８４】
次に、ｎ型エピタキシャル領域形成工程（Ｓ３０：図６）が実施される。ｎ型エピタキシャル領域４は、たとえばＣＶＤ法により形成される。原料ガスとしては、たとえば、シラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い得る。エピタキシャル成長において、たとえば窒素（Ｎ）またはリン（Ｐ）などのｎ型不純物が炭化珪素に導入されることによりｎ型エピタキシャル領域４が形成される。図１８を参照して、ｎ型エピタキシャル領域４は、カーボンマスク３３上に位置する第１部分４ｅと、トレンチＴＲの側面ＳＳと、トレンチＴＲの底部ＢＳとに接する第２部分４ｆとを含む。ｎ型エピタキシャル領域４の第２部分４ｆは、トレンチＴＲの内部を埋めるように形成される。
【００８５】
次に、カーボンマスク３３上にｎ型エピタキシャル領域４の第１部分４ｅが形成され、かつトレンチＴＲ内にｎ型エピタキシャル領域４の第２部分４ｆが形成された中間基板が酸化炉（図示せず）内に配置される。酸化炉内において、カーボンマスク３３を焼いて二酸化炭素にすることにより、カーボンマスク３３とともにカーボンマスク３３上のｎ型エピタキシャル領域４の第１部分４ｅが、ｐ型エピタキシャル領域３の第１の主面３ａ上から除去される。つまり、カーボンマスク３３を高温で酸化することにより、ｎ型エピタキシャル領域４の第２部分４ｆをトレンチＴＲの内部に残しつつ、カーボンマスク３３上のｎ型エピタキシャル領域４の第１部分４ｅが除去される。以上により、図１１に示すように、ｐ型エピタキシャル領域３の第１の主面３ａに形成されたトレンチＴＲの内部にｎ型エピタキシャル領域４が配置され、かつｐ型エピタキシャル領域３の第１の主面３ａがｎ型エピタキシャル領域４から露出するようにｎ型エピタキシャル領域４が形成される。
【００８６】
次に、スーパージャンクション構造５の製造方法の第２の変形例について説明する。
まず、図１０を参照して、ｐ型エピタキシャル領域３の第１の主面３ａにトレンチＴＲが形成された後、ｐ型エピタキシャル領域３の第１の主面３ａに接し、かつトレンチＴＲを埋めるようにトレンチＴＲの側面ＳＳとトレンチＴＲの底部ＢＳとに接するｎ型エピタキシャル領域４が形成される。断面視において、ｎ型エピタキシャル領域４の表面４ａは、ｐ型エピタキシャル領域３の第１の主面３ａ上において高くなり、トレンチＴＲの底部ＢＳ上において低くなるように、周期的に高さが変化していてもよい。ｎ型エピタキシャル領域４は、たとえばＣＶＤ法により形成される。原料ガスとしては、たとえば、シラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い得る。エピタキシャル成長において、たとえば窒素（Ｎ）またはリン（Ｐ）などのｎ型不純物が炭化珪素に導入されることによりｎ型エピタキシャル領域４が形成される。つまり、ｎ型エピタキシャル領域４を形成する工程は、ドーパントとして機能する窒素またはリンを含む原料を用いて行われる。
【００８７】
次に、図１９を参照して、ｎ型エピタキシャル領域４の表面４ａ全体にマスク層３２が形成される。マスク層３２は、たとえばレジストである。次に、マスク層３２の表面全体に対してエッチングが行われる。ｎ型エピタキシャル領域４の表面４ａの一部が露出するまでマスク層３２がエッチングされる。これにより、ｐ型エピタキシャル領域３の第１の主面３ａの上方に位置するマスク層３２の部分が除去され、トレンチＴＲの底部ＢＳの上方に位置するマスク層３２の部分が残される（図２０参照）。
【００８８】
次に、図２１を参照して、ｎ型エピタキシャル領域４の表面４ａに残ったマスク層３２を用いて、ｐ型エピタキシャル領域３の第１の主面３ａが露出するまでｎ型エピタキシャル領域４がエッチングされる。これにより、ｐ型エピタキシャル領域３の第１の主面３ａ上のｎ型エピタキシャル領域４の部分が除去される。当該エッチングにより、マスク層３２直下のｎ型エピタキシャル領域４の一部が除去されてもよい。ｎ型エピタキシャル領域４がエッチングされた後、マスク層３２がｎ型エピタキシャル領域４の表面４ａから除去される。以上により、図９に示すように、ｐ型エピタキシャル領域３の第１の主面３ａに形成されたトレンチＴＲの内部にｎ型エピタキシャル領域４が配置され、かつｐ型エピタキシャル領域３の第１の主面３ａがｎ型エピタキシャル領域４から露出するようにｎ型エピタキシャル領域４が形成される。
【００８９】
次に、実施の形態１に係る炭化珪素半導体装置およびその製造方法の作用効果について説明する。
【００９０】
実施の形態１に係るＭＯＳＦＥＴ１によれば、ｐ型エピタキシャル領域３の第１の主面３ａに形成されるトレンチＴＲの側面ＳＳを、珪素面から５０°以上７０°以下オフした面とし、当該側面ＳＳ上にｎ型エピタキシャル領域４を形成することにより、当該側面ＳＳ上のｎ型エピタキシャル領域４のｎ型不純物の濃度を、トレンチＴＲの側面ＳＳが炭素面または珪素面から９０°オフした面上に形成したｎ型エピタキシャル領域４のｎ型不純物の濃度よりも高くすることができる。ｎ型エピタキシャル領域４のｎ型不純物の濃度を高くすることで、ｎ型エピタキシャル領域４と接するｐ型エピタキシャル領域３のｐ型不純物の濃度を高くすることが可能である。そのため、電流経路となるｐ型エピタキシャル領域３のｐ型不純物の濃度が高くなるので、炭化珪素半導体装置１の順方向抵抗を低減することができる。結果として、ｎ型エピタキシャル領域４とｐ型エピタキシャル領域３とで形成されるスーパージャンクション構造でＭＯＳＦＥＴ１の耐圧を高めつつ、順方向抵抗を低減することができる。
【００９１】
また実施の形態１に係るＭＯＳＦＥＴ１によれば、ｎ型エピタキシャル領域４は、トレンチＴＲの底部ＢＳにおいてｐ型エピタキシャル領域３に接する第１ｎ型領域４ｃと、トレンチＴＲの側面ＳＳにおいてｐ型エピタキシャル領域３に接する第２ｎ型領域４ｄとを含む。第２ｎ型領域４ｄは、第１ｎ型領域４ｃよりも高い不純物濃度を有する。これにより、第２ｎ型領域４ｄと接するｐ型エピタキシャル領域３の部分の不純物濃度は高くなり順方向抵抗を低減することができ、低損失なＭＯＳＦＥＴ１になる。
【００９２】
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、第２ｎ型領域４ｄの不純物濃度は、５×１０15ｃｍ-3以上１×１０18ｃｍ-3以下である。第２ｎ型領域４ｄの不純物濃度を５×１０15ｃｍ-3以上とすることにより、順方向の抵抗を低減することができる。また第２ｎ型領域４ｄの不純物濃度を１×１０18ｃｍ-3以下とすることにより、高い耐電圧を維持することができる。
【００９３】
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、半導体層２に接するｎ型エピタキシャル領域４の表面は、ｐ型エピタキシャル領域３の第１の主面３ａが延在する方向に沿って形成されている。これにより、スイッチング領域を確保することができる。
【００９４】
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、トレンチの側面は、ｐ型エピタキシャル領域３の第２の主面３ｂに垂直な方向において第１の主面３ａから０．２μｍ以内の第１側面部ＳＳ１と、ｐ型エピタキシャル領域３の第２の主面３ｂに垂直な方向においてトレンチの底部から０．２μｍ以内の第２側面部ＳＳ２と、第１側面部ＳＳ１と第２側面部ＳＳ２とを繋ぐ第３側面部ＳＳ３とを有する。第３側面部ＳＳ３における面方位のばらつきは３°以内である。これにより、電界の集中を緩和することができる。
【００９５】
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、ゲート絶縁膜１５をさらに備える。半導体層２は、ｐ型エピタキシャル領域３の第１の主面３ａと、ｎ型エピタキシャル領域４とに接し、ｐ型を有するドリフト領域１２と、ドリフト領域１２に接し、かつｎ型を有するベース領域１３と、ベース領域１３によってドリフト領域１２から隔てられ、かつｐ型を有するソース領域１４とを含む。ゲート絶縁膜１５は、ドリフト領域１２と、ベース領域１３と、ソース領域１４とに接する。第１電極１６は、ソース領域１４と接している。これにより、ゲート絶縁膜１５を備える炭化珪素半導体装置１の耐圧を高めつつ、順方向抵抗を低減することができる。
【００９６】
さらに実施の形態１に係るＭＯＳＦＥＴ１によれば、半導体層２の表面には、ソース領域１４およびベース領域１３の双方を貫通し、ドリフト領域１２に至るゲートトレンチＧＴが設けられている。ゲート絶縁膜１５は、ゲートトレンチの側面においてソース領域１４と、ベース領域１３とに接し、かつゲートトレンチの底部においてドリフト領域１２と接している。これにより、ゲートトレンチＧＴを有する炭化珪素半導体装置１の耐圧を高めつつ、順方向抵抗を低減することができる。
【００９７】
実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、ｐ型エピタキシャル領域３の第１の主面３ａに形成されるトレンチＴＲの側面ＳＳを、珪素面から５０°以上７０°以下オフした面とし、当該側面ＳＳ上にｎ型エピタキシャル領域４を形成することにより、当該側面ＳＳ上のｎ型エピタキシャル領域４のｎ型不純物の濃度を、トレンチＴＲの側面ＳＳが炭素面または珪素面から９０°オフした面上に形成したｎ型エピタキシャル領域４のｎ型不純物の濃度よりも高くすることができる。ｎ型エピタキシャル領域４のｎ型不純物の濃度を高くすることで、ｎ型エピタキシャル領域４と接するｐ型エピタキシャル領域３のｐ型不純物の濃度を高くすることが可能である。そのため、電流経路となるｐ型エピタキシャル領域３のｐ型不純物の濃度が高くなるので、炭化珪素半導体装置１の順方向抵抗を低減することができる。結果として、ｎ型エピタキシャル領域４とｐ型エピタキシャル領域３とで形成されるスーパージャンクション構造で炭化珪素半導体装置１の耐圧を高めつつ、順方向抵抗を低減することができる。
【００９８】
また実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、トレンチを形成する工程は、塩素および臭素の少なくともいずれかを含む雰囲気中でｐ型エピタキシャル領域３が熱エッチングされることにより行われる。これにより、効果的にトレンチＴＲを形成することができる。
【００９９】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、熱エッチングの温度は、７００℃以上１３００℃以下である。熱エッチングの温度が７００℃未満の場合、エッチングレートが遅いためプロセス時間が長くなる。一方、熱エッチングの温度が１３００℃よりも高い場合、エッチングレートが速すぎるため、トレンチＴＲの形状を精度よく制御することが困難となる。熱エッチングの温度を７００℃以上１３００℃以下とすることにより、プロセス時間を短縮しつつトレンチＴＲの形状を精度よく制御することができる。
【０１００】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、ｎ型エピタキシャル領域４を形成する工程は、ドーパントとして機能する窒素またはリンを含む原料を用いて行われる。これにより、高い不純物濃度を有するｎ型エピタキシャル領域４を形成することができる。
【０１０１】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、ｎ型エピタキシャル領域４を形成する工程は、トレンチを形成する工程後、ｐ型エピタキシャル領域３の第１の主面３ａにカーボンマスク３３を形成する工程と、カーボンマスク上に位置する第１部分と、トレンチの側面と、トレンチの底部とに接する第２部分とを含むｎ型エピタキシャル領域４を形成する工程と、ｎ型エピタキシャル領域４の第２部分を残しつつ、カーボンマスク上のｎ型エピタキシャル領域４の第１部分を除去する工程とを含む。これにより、ｐ型エピタキシャル領域３の第１の主面３ａおよびｎ型エピタキシャル領域４の表面４ａの各々を効果的に平坦化することができる。
【０１０２】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、カーボンマスクを形成する工程は、ｐ型エピタキシャル領域３の第１の主面３ａ上にレジスト領域を形成する工程と、レジスト領域を炭化させる工程とを有する。これにより、効率的にカーボンマスク３３を形成することができる。
【０１０３】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、カーボンマスクを形成する工程は、トレンチを形成する工程後、ｐ型エピタキシャル領域３の第１の主面３ａ上における珪素を選択的にエッチングして炭素を残すことにより行われる。これにより、効率的にカーボンマスク３３を形成することができる。
【０１０４】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、ｎ型エピタキシャル領域４を形成する工程は、トレンチを形成する工程後、ｐ型エピタキシャル領域３の第１の主面３ａと、トレンチの側面と、トレンチの底部とに接するｎ型エピタキシャル領域４を形成する工程と、トレンチの側面および底部の各々に接するｎ型エピタキシャル領域４の部分を残しつつ、第１の主面３ａが露出するまでｎ型エピタキシャル領域４に対して化学的機械研磨が行われる工程とを含む。これにより、ｐ型エピタキシャル領域３の第１の主面３ａおよびｎ型エピタキシャル領域４の表面４ａの各々を効果的に平坦化することができる。
【０１０５】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、ｎ型エピタキシャル領域４を形成する工程は、トレンチを形成する工程後、ｐ型エピタキシャル領域３の第１の主面３ａと、トレンチの側面と、トレンチの底部とに接するｎ型エピタキシャル領域４を形成する工程と、ｎ型エピタキシャル領域４の表面全体にマスク層３２を形成する工程と、ｎ型エピタキシャル領域４の表面の一部が露出するまでマスク層３２をエッチングする工程と、ｎ型エピタキシャル領域４の表面に残ったマスク層３２を用いて第１の主面３ａが露出するまでｎ型エピタキシャル領域４をエッチングする工程と、ｎ型エピタキシャル領域４をエッチングした後、マスク層３２を除去する工程とを含む。これにより、ｐ型エピタキシャル領域３の第１の主面３ａおよびｎ型エピタキシャル領域４の表面４ａの各々を効果的に平坦化することができる。
【０１０６】
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、ｎ型エピタキシャル領域４は、トレンチの底部においてｐ型エピタキシャル領域３に接する第１ｎ型領域４ｃと、トレンチの側面においてｐ型エピタキシャル領域３に接する第２ｎ型領域４ｄとを含む。第２ｎ型領域４ｄは、第１ｎ型領域４ｃよりも高い不純物濃度を有する。これにより、第２ｎ型領域４ｄと接するｐ型エピタキシャル領域３の部分の不純物濃度を高くすることができる。
【０１０７】
（実施の形態２）
次に、本発明の実施の形態２に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。実施の形態２に係るＭＯＳＦＥＴは、主にゲートトレンチＧＴの側面ＳＷが底部ＢＴに対して傾斜している点において実施の形態１に係るＭＯＳＦＥＴと異なっており、その他の構造については実施の形態１に係るＭＯＳＦＥＴとほぼ同様である。そのため、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。以下、実施の形態１に係るＭＯＳＦＥＴの構造と異なる点を中心に説明する。
【０１０８】
図２２を参照して、ゲートトレンチＧＴの側面ＳＷは、底部ＢＴに対して傾斜している。ゲートトレンチＧＴの側面ＳＷと、底部ＢＴと平行な面とがなす角度は、たとえば５０°以上７０°以下である。ゲートトレンチＧＴの側面ＳＷは、炭素面から＜１１−２０＞方向に対して５０°以上７０°以下オフした面であってもよい。ゲート絶縁膜１５は、炭化珪素基板１０の第３の主面１０ａにおいてソース領域１４と接し、ゲートトレンチＧＴの側面ＳＷにおいてソース領域１４と、ベース領域１３と、ドリフト領域１２とに接し、ゲートトレンチＧＴの底部ＢＴにおいてドリフト領域１２と接している。断面視において、複数のゲートトレンチＧＴが設けられていてもよい。断面視において、複数のゲートトレンチＧＴの各々の間隔は、スーパージャンクション構造５における複数のトレンチＴＲの各々の間隔よりも大きくてもよい。
【０１０９】
ゲート電極２７は、ゲート絶縁膜１５上に設けられている。ゲート電極２７は、ゲート絶縁膜１５を介して炭化珪素基板１０の第３の主面１０ａと、トレンチＴＲの側面ＳＳと、トレンチＴＲの底部ＢＴとに接している。つまり、ゲート電極２７は、トレンチＴＲの側面ＳＳから第３の主面１０ａの上方に乗り上げるように形成されている。層間絶縁膜２１は、ゲートトレンチＧＴの内部においてゲート電極２７と接している。ゲート電極２７は、たとえば不純物を含むポリシリコンからなる。
【０１１０】
次に、本発明の実施の形態２に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの製造方法について説明する。実施の形態２に係るＭＯＳＦＥＴは、ゲートトレンチＧＴを形成する際に熱エッチングが用いられる点において実施の形態１に係るＭＯＳＦＥＴの製造方法と異なっており、その他の工程については実施の形態１に係るＭＯＳＦＥＴの製造方法とほぼ同様である。以下、ゲートトレンチＧＴの形成方法について説明する。
【０１１１】
図１６を参照して、エッチングマスク３１が設けられた炭化珪素基板１０の第３の主面１０ａに対して、たとえばＲＩＥが実施されることにより、ソース領域１４と、ベース領域１３と、ドリフト領域１２の一部とがエッチングにより除去されることにより、第３の主面１０ａに連接する側面ＳＷと、側面ＳＷに連接する底部ＢＴとを有するゲートトレンチＧＴが形成される。
【０１１２】
次に、エッチングマスク３１が設けられた炭化珪素基板１０の第３の主面１０ａに対して、熱エッチングが行われる。たとえば、塩素ガスまたは臭素ガスなどのハロゲンガスを用いて炭化珪素基板１０の第３の主面１０ａが熱エッチングされる。これにより、ゲートトレンチＧＴの側面ＳＳがエッチングされて、ゲートトレンチＧＴの開口部が広がるようにゲートトレンチＧＴの側面ＳＷが底部ＢＴに対して傾斜するように形成される。好ましくは、塩素および臭素の少なくともいずれかを含む雰囲気中で半導体層２を熱エッチングすることによりトレンチＴＲの側面ＳＷが底部ＢＴに対して傾斜する。熱エッチングに用いられるガスは、塩素ガスまたは臭素ガスに加えて、酸素ガスを含んでいてもよく、さらにキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガス、ヘリウムガスなどを用いることができる。たとえば、塩素ガスと酸素ガスとの混合ガス雰囲気下において、炭化珪素基板１０の第３の主面１０ａが、たとえば８００℃で熱エッチングされる。好ましくは、熱エッチングにおける炭化珪素基板１０の温度は、７００℃以上１３００℃以下であり、より好ましくは８００℃以上９００℃以下である。以上により、炭化珪素基板１０の第３の主面１０ａにおいて、ソース領域１４と、ベース領域１３とを貫通してドリフト領域１２に至る側面ＳＷと、ドリフト領域１２に位置する底部ＢＴとを有するゲートトレンチＧＴが形成される。
【０１１３】
（実施の形態３）
次に、本発明の実施の形態３に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。実施の形態３に係るＭＯＳＦＥＴは、主に炭化珪素基板１０の第３の主面１０ａにゲートトレンチＧＴが形成されていない点において実施の形態１に係るＭＯＳＦＥＴと異なっており、その他の構造については実施の形態１に係るＭＯＳＦＥＴとほぼ同様である。そのため、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。以下、実施の形態１に係るＭＯＳＦＥＴの構造と異なる点を中心に説明する。
【０１１４】
図２３を参照して、実施の形態３に係るＭＯＳＦＥＴ１は平面型ＭＯＳＦＥＴであり、炭化珪素基板１０の第３の主面１０ａにゲートトレンチＧＴが形成されておらず、ゲート絶縁膜１５は、炭化珪素基板１０の第３の主面１０ａ上に形成されている。第３の主面１０ａに対して垂直な方向から見て、ゲート電極２７は、長手方向と短手方向とを有する長尺状の形状を有していてもよい。ｎ型エピタキシャル領域４およびｐ型エピタキシャル領域３の各々の長手方向は、ゲート電極２７の長手方向とほぼ平行であってもよい。ｎ型エピタキシャル領域４は、ソース電極１６と電気的に接続されている。
【０１１５】
ゲート絶縁膜１５は、一方のソース領域１４の上部表面から他方のソース領域１４の上部表面にまで延在するように炭化珪素基板１０の第３の主面１０ａに接して形成されている。ゲート絶縁膜１５は、炭化珪素基板１０の第３の主面１０ａにおいてソース領域１４、ベース領域１３およびドリフト領域１２の各々に接している。ゲート電極２７は、一方のソース領域１４上から他方のソース領域１４上にまで延在するように、ゲート絶縁膜１５に接触して配置されている。ゲート電極２７は、炭化珪素基板１０との間にゲート絶縁膜１５を挟むようにゲート絶縁膜１５上に設けられている。ゲート電極２７は、ソース領域１４、ベース領域１３およびドリフト領域１２の上方にゲート絶縁膜１５を介して形成されている。層間絶縁膜２１は、炭化珪素基板１０の第３の主面１０ａに対向する位置に設けられている。具体的には、層間絶縁膜２１は、ゲート電極２７を覆うようにゲート電極２７およびゲート絶縁膜１５の各々に接して設けられている。層間絶縁膜２１は、ゲート電極２７とソース電極１６とを電気的に絶縁している。
【０１１６】
（実施の形態４）
次に、本発明の実施の形態４に係る炭化珪素半導体装置としてのＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）の構成について説明する。
【０１１７】
図２４を参照して、実施の形態４に係るＩＧＢＴ１は、炭化珪素基板１０と、ゲート電極２７と、ゲート絶縁膜１５と、層間絶縁膜２１と、エミッタ電極１６と、コレクタ電極２０とを主に有している。炭化珪素基板１０は、スーパージャンクション構造５と、半導体層２と、コレクタ領域１９とを主に有している。実施の形態４に係るスーパージャンクション構造５は、実施の形態１で説明したスーパージャンクション構造５とほぼ同じである。半導体層２は、ドリフト領域１２と、ベース領域１３と、エミッタ領域１４と、コンタクト領域１８とを主に有している。好ましくは、半導体層２は、炭化珪素層である。ドリフト領域１２は、ｐ型エピタキシャル領域３の第１の主面３ａと、ｎ型エピタキシャル領域４とに接し、ｐ型を有する。ベース領域１３は、ドリフト領域１２に接し、かつｎ型を有する。エミッタ領域１４は、ベース領域１３によってドリフト領域１２から隔てられ、かつｐ型を有する。コンタクト領域１８は、エミッタ領域１４を貫通し、かつベース領域１３に接する。ドリフト領域１２の厚みは、たとえば１００μｍ程度である。ドリフト領域１２が含むアルミニウムなどのｐ型不純物の濃度は、たとえば５×１０14ｃｍ-3以上１×１０15ｃｍ-3以下程度である。
【０１１８】
コレクタ領域１９は、ｐ型エピタキシャル領域３の第２の主面３ｂと接し、かつｎ型を有する。コレクタ電極２０は、コレクタ領域１９と接している。コレクタ領域１９は、ｐ型エピタキシャル領域３と、コレクタ電極２０とに挟まれて設けられている。炭化珪素基板１０の第３の主面１０ａには、第３の主面１０ａと連接する側面ＳＷと、側面ＳＷと連接する底部ＢＴとを有するゲートトレンチＧＴが設けられていてもよい。ゲート絶縁膜１５は、炭化珪素基板１０の第３の主面１０ａにおいてエミッタ領域１４と接し、ゲートトレンチＧＴの側面ＳＷにおいて、ドリフト領域１２と、ベース領域１３と、エミッタ領域１４とに接し、かつゲートトレンチＧＴの底部ＢＴにおいてドリフト領域１２と接している。エミッタ電極１６は、炭化珪素基板１０の第３の主面１０ａにおいて、エミッタ領域１４およびコンタクト領域１８の各々と接している。好ましくは、エミッタ電極１６は、エミッタ領域１４とオーミック接合しており、かつコレクタ電極２０は、コレクタ領域１９とオーミック接合している。
【０１１９】
実施の形態４に係るＩＧＢＴによれば、半導体層２は、ｐ型エピタキシャル領域３の第１の主面３ａと、ｎ型エピタキシャル領域４とに接し、ｐ型を有するドリフト領域１２と、ドリフト領域１２に接し、かつｎ型を有するベース領域１３と、ベース領域１３によってドリフト領域１２から隔てられ、かつｐ型を有するエミッタ領域１４とを含んでいる。炭化珪素半導体装置はさらに、ｐ型エピタキシャル領域３の第２の主面３ｂと接し、かつｎ型を有するコレクタ領域１９と、ドリフト領域１２と、ベース領域１３と、エミッタ領域１４とに接するゲート絶縁膜１５とを備えている。エミッタ電極１６は、エミッタ領域１４と接しており、かつコレクタ電極２０は、コレクタ領域１９と接している。これにより、エミッタ領域１４およびコレクタ領域１９を備えるＩＧＢＴ１の耐圧を高めつつ、順方向抵抗を低減することができる。
【０１２０】
次に、本発明の実施の形態５に係る炭化珪素半導体装置としてのＰＮダイオードの構成について説明する。
【０１２１】
図２５を参照して、実施の形態５に係るＰＮダイオード１は、炭化珪素基板１０と、第１電極１６と、第２電極２０とを主に有している。炭化珪素基板１０は、半導体層２と、スーパージャンクション構造５と、炭化珪素単結晶基板１１とを主に有している。半導体層２は、たとえば炭化珪素からなり、窒素などのｎ型不純物を含んでいる。半導体層２の導電型はｎ型である。半導体層２は、ｐ型エピタキシャル領域３の第１の主面３ａおよびｎ型エピタキシャル領域４の表面４ａの各々に接して設けられている。第１電極１６は、半導体層２とオーミック接合している。第１電極１６は、たとえばＴｉＡｌＳｉを含んでいる。
【０１２２】
炭化珪素単結晶基板１１は、ｐ型エピタキシャル領域３の第２の主面３ｂに接して設けられている。炭化珪素単結晶基板１１は、たとえばアルミニウムなどのｐ型不純物を含んでおり、ｐ型の導電型を有する。第２電極２０は、炭化珪素基板１０の第４の主面１０ｂに接して設けられている。第２電極２０は、たとえばＴｉＡｌＳｉを含み、炭化珪素基板１０の炭化珪素単結晶基板１１とオーミック接合している。
【０１２３】
なお、実施の形態５のＰＮダイオード１が有するスーパージャンクション構造５は、実施の形態１において説明したスーパージャンクション構造５とほぼ同じである。スーパージャンクション構造５は、炭化珪素単結晶基板１１と半導体層２との間に配置されている。
【０１２４】
実施の形態５に係るＰＮダイオード１によれば、半導体層２の導電型はｎ型である。第１電極１６は、半導体層２とオーミック接合している。これにより、第１電極１６が半導体層２とオーミック接合しているＰＮダイオード１の耐圧を高めつつ、順方向抵抗を低減することができる。
【０１２５】
（実施の形態６）
次に、本発明の実施の形態６に係る炭化珪素半導体装置としてのショットキーバリアダイオードの構成について説明する。
【０１２６】
図２６を参照して、実施の形態６に係るショットキーバリアダイオード１は、炭化珪素基板１０と、第１電極１６と、第２電極２０とを主に有している。炭化珪素基板１０は、半導体層２と、スーパージャンクション構造５と、炭化珪素単結晶基板１１とを主に有している。半導体層２は、たとえば炭化珪素からなり、アルミニウムなどのｐ型不純物を含んでいる。半導体層２の導電型はｐ型である。半導体層２は、ｐ型エピタキシャル領域３の第１の主面３ａおよびｎ型エピタキシャル領域４の表面４ａの各々に接して設けられている。第１電極１６は、半導体層２とショットキー接合している。第１電極１６は、たとえばチタン（Ｔｉ）、ニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、金（Ａｕ）、モリブデン（Ｍｏ)、タングステン（Ｗ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ)または白金（Ｐｔ）などである。
【０１２７】
炭化珪素単結晶基板１１は、ｐ型エピタキシャル領域３の第２の主面３ｂに接して設けられている。炭化珪素単結晶基板１１は、たとえばアルミニウムなどのｐ型不純物を含んでおり、ｐ型の導電型を有する。第２電極２０は、炭化珪素基板１０の第４の主面１０ｂに接して設けられている。第２電極２０は、たとえばＴｉＡｌＳｉを含み、炭化珪素基板１０の炭化珪素単結晶基板１１とオーミック接合している。
【０１２８】
なお、実施の形態６のショットキーバリアダイオード１が有するスーパージャンクション構造５は、実施の形態１において説明したスーパージャンクション構造５とほぼ同じである。スーパージャンクション構造５は、炭化珪素単結晶基板１１と半導体層２との間に配置されている。
【０１２９】
実施の形態６に係るショットキーバリアダイオード１によれば、半導体層２の導電型はｐ型である。第１電極１６は、半導体層２とショットキー接合している。これにより、第１電極１６が半導体層２とショットキー接合しているショットキーバリアダイオード１の耐圧を高めつつ、順方向抵抗を低減することができる。
【０１３０】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１３１】
１  炭化珪素半導体装置（ＭＯＳＦＥＴ、ＩＧＢＴ、ＰＮダイオード、ショットキーバリアダイオード）
２  半導体層
３  ｎ型エピタキシャル領域
３ａ  第１の主面（境界面）
３ｂ  第２の主面
４  ｐ型エピタキシャル領域
４ａ  表面（境界面）
４ｂ  裏面
４ｃ  第１ｐ型領域
４ｄ  第２ｐ型領域
４ｅ  第１部分
４ｆ  第２部分
５  スーパージャンクション構造
１０  炭化珪素基板
１０ａ  第３の主面
１０ｂ  第４の主面
１１  単結晶基板
１２  ドリフト領域
１３  ベース領域
１４  エミッタ領域（ソース領域）
１５  ゲート絶縁膜
１６  第１電極（エミッタ電極、ソース電極）
１７  接続領域
１８  コンタクト領域
１９  コレクタ領域
２０  第２電極（コレクタ電極、ドレイン電極）
２１  層間絶縁膜
２７  ゲート電極
３０，３１  エッチングマスク
３２  マスク層
３３  カーボンマスク
ＢＳ，ＢＴ  底部
ＧＴ  ゲートトレンチ
Ｐ  ピッチ
ＳＳ，ＳＷ  側面
ＳＳ１  第１側面部
ＳＳ２  第２側面部
ＳＳ３  第３側面部
ＴＲ  トレンチ
Ｗ１，Ｗ２  幅
【図１】
0006287642.tif 000002
【図２】
0006287642.tif 000003
【図３】
0006287642.tif 000004
【図４】
0006287642.tif 000005
【図５】
0006287642.tif 000006
【図６】
0006287642.tif 000007
【図７】
0006287642.tif 000008
【図８】
0006287642.tif 000009
【図９】
0006287642.tif 000010
【図１０】
0006287642.tif 000011
【図１１】
0006287642.tif 000012
【図１２】
0006287642.tif 000013
【図１３】
0006287642.tif 000014
【図１４】
0006287642.tif 000015
【図１５】
0006287642.tif 000016
【図１６】
0006287642.tif 000017
【図１７】
0006287642.tif 000018
【図１８】
0006287642.tif 000019
【図１９】
0006287642.tif 000020
【図２０】
0006287642.tif 000021
【図２１】
0006287642.tif 000022
【図２２】
0006287642.tif 000023
【図２３】
0006287642.tif 000024
【図２４】
0006287642.tif 000025
【図２５】
0006287642.tif 000026
【図２６】
0006287642.tif 000027