(57)【特許請求の範囲】
【請求項１】
基板上に形成されたコンタクト層と、
前記コンタクト層上に形成された複数の面発光レーザ素子と、
前記複数の面発光レーザ素子の各々の間の前記コンタクト層上に形成されると共に一部が第１導電型の電極パッドである第１の金属層と、
前記第１の金属層上に形成された絶縁膜と、
前記絶縁膜上でかつ前記複数の面発光レーザ素子の各々の間に形成されると共に一部が第２導電型の電極パッドである第２の金属層と、
を含む面発光型半導体レーザアレイ。
【請求項２】
前記面発光レーザ素子はメサ構造であり、
前記第１の金属層は、前記メサ構造の側面の少なくとも一部を覆っている
請求項１に記載の面発光型半導体レーザアレイ。
【請求項３】
前記面発光レーザ素子はメサ構造であり、
前記第１の金属層は、前記メサ構造の側面には形成されていない
請求項１に記載の面発光型半導体レーザアレイ。
【請求項４】
前記第２導電型の電極パッドの下方には前記第１の金属層が形成されていない
請求項１〜３のいずれか１項に記載の面発光型半導体レーザアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、面発光型半導体レーザアレイに関する。
【背景技術】
【０００２】
特許文献１には、半導体基板と、該半導体基板上に形成される一導電型半導体層と、該一導電型半導体層に積層される逆導電型半導体層との接合部分をそれぞれが含み、接合部分が離間して設けられる複数の発光部と、半導体基板上に設けられ、各発光部に含まれる一導電型半導体層と電気的に接続される第１共通電極と、半導体基板上に設けられ、各発光部に含まれる前記逆導電型半導体層と電気的に接続される第２共通電極と、を含むことを特徴とする発光ダイオードチップが開示されている。
【０００３】
特許文献２には、基板の表面又は基板の表面に形成された接合層の表面に密着固定されている複数の単結晶半導体薄膜と、単結晶半導体薄膜の発光部の第１導電側の電極及び第２導電側の電極にそれぞれ接続される第１導電側金属層と第２導電側金属層とを備え、第１導電側金属層の上面と第２導電側金属層の上面との双方が、発光部の上面よりも、基板側に設けられていることを特徴とする発光装置が開示されている。
【０００４】
特許文献３には、基板と、基板上に形成され、その枠に１つの側部及び反対側の側部を有する複数の発光セルと、１つの側部に形成された第１の電極パッドと、第１の電極パッドと対向し、反対側の側部の枠とともに反対側の側部の周辺領域を包囲する線形の第２の電極パッドと、二つの発光セル間で第１の電極パッドと第２の電極パッドとを接続する配線と、を含む発光ダイオードが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２３８９６３号公報
【特許文献２】特開２０１１−０７７４４７号公報
【特許文献３】特開２０１２−０２８７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、絶縁膜−金属膜の層構造で配線層を形成する場合と比較して、駆動電圧の低減が可能でかつ複数接続がし易い配線構造を有する面発光型半導体レーザアレイを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、請求項１に記載の面発光型半導体レーザアレイは、基板上に形成されたコンタクト層と、前記コンタクト層上に形成された複数の面発光レーザ素子と、前記複数の面発光レーザ素子の各々の間の前記コンタクト層上に形成されると共に一部が第１導電型の電極パッドである第１の金属層と、前記第１の金属層上に形成された絶縁膜と、前記絶縁膜上でかつ前記複数の面発光レーザ素子の各々の間に形成されると共に一部が第２導電型の電極パッドである第２の金属層と、を含むものでる。
【０００８】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記面発光レーザ素子はメサ構造であり、前記第１の金属層は、前記メサ構造の側面の少なくとも一部を覆っているものである。
【０００９】
また、請求項３に記載の発明は、請求項１に記載の発明において、前記面発光レーザ素子はメサ構造であり、前記第１の金属層は、前記メサ構造の側面には形成されていないものである。
【００１０】
また、請求項４に記載の発明は、請求項１〜請求項３のいずれか１項に記載の発明において、前記第２導電型の電極パッドの下方には前記第１の金属層が形成されていないものである。
【発明の効果】
【００１１】
請求項１に記載の発明によれば、絶縁膜−金属膜の層構造で配線層を形成する場合と比較して、駆動電圧の低減が可能でかつ複数接続がし易い配線構造を有する面発光型半導体レーザアレイが提供される、という効果が得られる。
【００１２】
請求項２に記載の発明によれば、第１の金属層がメサ構造の側面には形成されていない場合と比較して、ポストで発生する熱が効率よく集められ、集められた熱が効率よく放散される、という効果が得られる。
【００１３】
請求項３に記載の発明によれば、第１の金属層がメサ構造の側面の少なくとも一部を覆っている場合と比較して、金等の配線材料が節約され、低コスト化に寄与する、という効果が得られる。
【００１４】
請求項４に記載の発明によれば、第２導電型の電極パッドの下方に第１の金属層が形成されている場合と比較して、ボンディングワイヤによる実装時のリーク不良が抑制される、という効果が得られる。
【図面の簡単な説明】
【００１５】
【図１】第１実施の形態に係る面発光型半導体レーザアレイの構成の一例を示す縦断面図である。
【図２】第１の実施の形態に係る面発光型半導体レーザアレイの多層金属層を示す平面図である。
【図３】第１の実施の形態に係る面発光型半導体レーザアレイの放熱構造を説明するための図である。
【図４】第１の実施の形態に係る面発光型半導体レーザアレイの製造方法の一例を示す縦断面図の一部である。
【図５】第１の実施の形態に係る面発光型半導体レーザアレイの製造方法の一例を示す縦断面図の一部である。
【図６】第２実施の形態に係る面発光型半導体レーザアレイの構成の一例を示す縦断面図である。
【図７】第３実施の形態に係る面発光型半導体レーザアレイの構成の一例を示す縦断面図である。
【図８】比較例に係る面発光型半導体レーザアレイを示す縦断面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して、本発明を実施するための形態について詳細に説明する。
【００１７】
［第１の実施の形態］
図１ないし図５を参照して、本実施の形態に係る面発光型半導体レーザ（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒ）アレイ１０について説明する。
【００１８】
図１（ａ）は、本実施の形態に係るＶＣＳＥＬアレイ１０の構成の一例を示す縦断面図であり、図１（ｂ）は、図１（ａ）の要部をより詳細に示す図である。なお、本実施の形態では、ＧａＡｓ基板を用いたＧａＡｓ系の面発光型半導体レーザアレイを例示して説明するが、これに限られず、ＩｎＧａＡｓＰ系や、ＡｌＧａＩｎＰ系、ＩｎＧａＮ／ＧａＮ系材料等を用いた面発光型半導体レーザアレイに適用した形態としてもよい。また、本実施の形態では、ｎ型バッファ層を用いる形態を例示して説明するが、これに限られず、ｐ型バッファ層を用いてもよい。その場合には、以下の説明において、ｎ型とｐ型を逆に読み替えればよい。
【００１９】
図１（ａ）に示すように、ＶＣＳＥＬアレイ１０は、基板１２、バッファ層１４、下部ＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ  Ｂｒａｇｇ  Ｒｅｆｌｅｃｔｏｒ）１６、共振器２４、電流狭窄層３２、上部ＤＢＲ２６、出射保護膜３８、及び多層金属層Ｍを含んで構成されている。バッファ層１４上に形成された、下部ＤＢＲ１６、共振器２４、電流狭窄層３２、及び上部ＤＢＲ２６はメサ状に加工され、発光部としてのポストＰを形成している。
ＶＣＳＥＬアレイ１０は、このポストＰを複数含んで構成されている。
【００２０】
本実施の形態に係る基板１２には、一例として半絶縁性のＧａＡｓ基板を用いている。
半絶縁性のＧａＡｓ基板とは、不純物がドーピングされていないＧａＡｓ基板であり、抵抗率が非常に高く、そのシート抵抗値は数ＭΩ程度の値を示す。なお、半絶縁性基板に代えて導電性基板や絶縁性基板を使用してもよい。この場合、一例として、ＶＣＳＥＬアレイ１０をＧａＡｓ基板上で形成した後にＧａＡｓ基板とＶＣＳＥＬアレイ１０を分離し、分離したＶＣＳＥＬアレイ１０を絶縁性のＡｌＮ基板や導電性のＣｕ基板など熱伝導性の高い基板に張り付けた構造としてもよい。
【００２１】
基板１２上に形成されたバッファ層１４は、一例としてＳｉ（シリコン）がドープされたＧａＡｓ層によって形成されており、発光部（ポストＰ）に共通に負電位を供給する層である。すなわち、第１金属層Ｍ１がバッファ層１４上の一部の領域に形成され、ｎ型の下部ＤＢＲ１６がバッファ層１４上に形成されており、第１金属層Ｍ１の一部であるカソード電極パッドＫＰを電源の負極に接続することにより、バッファ層１４を介して発光部に負電位が供給される。なお、本実施の形態に係るバッファ層１４は、サーマルクリーニング後、基板表面の結晶性を良好にする機能も兼ねているが、これに限られず、この層とは別に設けてもよい。
【００２２】
バッファ層１４上に形成されたｎ型の下部ＤＢＲ１６は、ＶＣＳＥＬアレイ１０の発振波長をλ’、媒質（半導体層）の屈折率をｎとした場合に、膜厚がそれぞれ０．２５λ’／ｎとされかつ屈折率の互いに異なる２つの半導体層（例えば、ＡｌＧａＡｓ層）を交互に繰り返し積層して構成される多層膜反射鏡である。なお、本実施の形態に係るＶＣＳＥＬアレイ１０では、発振波長λ’を、一例として７８０ｎｍとしている。以下、λ＝λ’／ｎを媒質内波長という。
【００２３】
下部ＤＢＲ１６上に形成された共振器２４は、図示しない下部スペーサ層、量子井戸活性層、及び上部スペーサ層を、基板１２側からこの順に積層して構成されている。共振器２４は、下部ＤＢＲ１６と下部スペーサ層との界面を一方の反射面とし、上部ＤＢＲ２６と上部スペーサ層との界面を他方の反射面として構成されている。下部スペーサ層は、量子井戸活性層と下部ＤＢＲ１６との間に配置されることにより、上部スペーサ層は、量子井戸活性層と上部ＤＢＲ２６との間に配置されることにより、共振器の長さを調整する機能とともに、キャリアを閉じ込めるためのクラッド層としての機能も有している。
【００２４】
共振器２４上に設けられた電流狭窄層３２は、図示しない電流注入領域及び選択酸化領域を含んで構成されている。選択酸化領域はＶＣＳＥＬアレイの製造工程における酸化工程において酸化されたポストＰの周囲の領域であり、酸化されないで残された領域が電流注入領域である。電流注入領域は、円形又は円形に近い形状をなしており、この電流注入領域により、ＶＣＳＥＬアレイ１０の発光部を流れる電流が絞られ、例えば発光部の発振における横モードが制御される。
【００２５】
電流狭窄層３２上に形成された上部ＤＢＲ２６は、膜厚がそれぞれ０．２５λとされかつ屈折率の互いに異なる２つの半導体層（例えば、ＡｌＧａＡｓ層）を交互に繰り返し積層して構成された多層膜反射鏡である。上部ＤＢＲ２６の上面には、図示しないｐ型コンタクト層が設けられている。
【００２６】
多層金属層Ｍは、基板１２側からこの順に成膜された第１金属層Ｍ１、層間絶縁膜Ｉ、第２金属層Ｍ２を含んで構成されている。第１金属層Ｍ１は、ＶＣＳＥＬアレイ１０カソード電極の配線層を構成し、第２金属層Ｍ２は、アノード電極の配線層を構成している。
【００２７】
すなわち、図１（ａ）に示すように、第１金属層Ｍ１は、バッファ層１４の表面、下部ＤＢＲ１６の側面及び表面の一部にかけて形成されており、一部がカソード電極パッドＫＰとされている。そして、カソード電極パッドＫＰを電源の負極に接続することにより、発光部に負電位が付与される。第１金属層Ｍ１は、図１（ａ）に示すバッファ層１４との接触領域であるｎ側コンタクト領域ＮＣにおいて、バッファ層１４との間のオーミック性接触を形成している。
【００２８】
層間絶縁膜Ｉは、ポストＰを含む半導体層の周囲を覆って設けられた、半導体層が外部の水分等に晒されることを防ぐ等の機能を有する保護膜である。層間絶縁膜Ｉは、例えば、シリコン酸窒化膜（ＳｉＯＮ）、シリコン窒化膜（ＳｉＮ）等を用いて形成されている。本実施の形態に係る層間絶縁膜Ｉは、第１金属層Ｍ１と第２金属層Ｍ２との間に設けられ、両者を電気的に分離している。
【００２９】
一方、図１（ａ）に示すように、第２金属層Ｍ２は、層間絶縁膜Ｉ上であって、バッファ層１４上、下部ＤＢＲ１６の側面と上部ＤＢＲ２６の側面、及び上部ＤＢＲ２６の上面の一部に沿って形成されており、一部がアノード電極パッドＡＰとされている。そして、アノード電極パッドＡＰを電源の正極に接続することにより、発光部に正電位が付与される。第２金属層Ｍ２は、図１（ａ）に示すｐ側コンタクト領域ＰＣにおいて、上部ＤＢＲ２６上の図示しないｐ型コンタクト層との間のオーミック性接触を形成している。
【００３０】
図２に、多層金属層Ｍの平面図を示す。図２（ａ）は、第１金属層Ｍ１、すなわちカソード電極の配線層を示しており、図２（ｂ）は、第２金属層Ｍ２、すなわちアノード電極の配線層を示している。図２（ａ）及び図２（ｂ）に示すように、第１金属層Ｍ１、及び第２金属層Ｍ２は、各々ポストＰの周囲の領域を覆ってほぼ全面に形成されている。図２（ｃ）は、ＶＣＳＥＬアレイ１０を平面視した場合、第１金属層Ｍ１、層間絶縁膜Ｉ、及び第２金属層Ｍ２が重なっている、つまり、基板１２側から、第１金属層Ｍ１−層間絶縁膜Ｉ−第２金属層Ｍ２がこの順で形成されている領域（以下、この領域を「Ｍ１−Ｉ−Ｍ２領域」という場合がある）である。
【００３１】
出射保護膜３８は、上部ＤＢＲ２６上の図示しないｐ型コンタクト層上に設けられた、光の出射面を保護する保護膜である。
【００３２】
以上の説明から明らかなように、本実施の形態に係るＶＣＳＥＬアレイ１０内の、ポストＰの単位で構成された複数の発光部は、並列に接続されている。
【００３３】
ところで、上記のようなＶＣＳＥＬアレイは、基板に垂直な方向にレーザ出力を取り出せ、さらに２次元集積によるアレイ化が容易であることなどから、光通信用光源や、電子機器用の光源、例えば電子写真システムの書き込み用光源として利用されている。また、大きな光量を要求されるトナー画像定着やインク乾燥、さらには照明の分野でもＶＣＳＥＬアレイが利用されている。
【００３４】
大きな光量を要求される用途に使用されるＶＣＳＥＬアレイでは、アノード電極、カソード電極の双方を基板の同一面側（ＶＣＳＥＬアレイの表面側）に配置することが求められる場合がある。複数のＶＣＳＥＬアレイの接続（直列、並列、直並列）のし易さから、また、ＶＣＳＥＬアレイの裏面に放熱体を設ける必要性からの要請である。また、当該分野では、同時に、ＶＣＳＥＬアレイの低駆動電圧化が要求される場合も多いが、低駆動電圧化の観点からは、ＶＣＳＥＬアレイ内の各発光部が並列に接続され、例えばダイオード１個分の駆動電圧で駆動されることが望ましい。以下、この点に関し、図８に示す比較例を参照してより詳細に説明する。
【００３５】
図８（ａ）は、第１の比較例に係るＶＣＳＥＬアレイ１００ａである。ＶＣＳＥＬアレイ１００ａでは、半絶縁性の基板１２上に、ｎ型のバッファ層１４、ｎ型の下部ＤＢＲ１６、共振器２４、ｐ型の上部ＤＢＲ２６、及び出射保護膜３８が順次形成されてポストＰを構成している。基板１２の表面の一部、及びポストＰの側面には層間絶縁膜３４が形成されており、層間絶縁膜３４上に単層の電極配線３６が形成され、電極配線３６の一端にカソード電極パッドＫＰ、他端にアノード電極パッドＡＰが設けられている。
【００３６】
しかしながら、このような構成のＶＣＳＥＬアレイ１００ａでは、カソード電極パッドＫＰ、アノード電極パッドＡＰの双方が基板の同一面に設けられているものの、ポストＰごとの複数の発光部が直列に接続される。従って、ＶＣＳＥＬアレイ１００ａでは、直列接続された発光部の個数分の順方向電圧以上の電圧をカソード電極パッドＫＰ、アノード電極パッドＡＰ間に印加しなければならず、駆動電圧が高くなってしまう。
【００３７】
図８（ｂ）は、第２の比較例に係るＶＣＳＥＬアレイ１００ｂである。ＶＣＳＥＬアレイ１００ｂでは、ｎ型の基板１２上に、ｎ型の下部ＤＢＲ１６、共振器２４、ｐ型の上部ＤＢＲ２６、及び出射保護膜３８が順次形成されてポストＰを構成している。基板１２の表面の一部、及びポストＰの側面には層間絶縁膜３４が形成されており、層間絶縁膜３４上に単層の電極配線３６が形成され、電極配線３６の一端にアノード電極パッドＡＰが設けられている。基板１２の裏面には、カソード電極３０が設けられている。
【００３８】
しかしながら、このような構成のＶＣＳＥＬアレイ１００ｂでは、ポストＰごとの各発光部は並列に接続されるので駆動電圧は低いが、カソード電極パッドＫＰ、アノード電極パッドＡＰが基板１２の異なる面に設けられ、上記の要請に適合しない。
【００３９】
図８（ｃ）は、第３の比較例に係るＶＣＳＥＬアレイ１００ｃである。ＶＣＳＥＬアレイ１００ｃでは、半絶縁性の基板１２上に、ｎ型のバッファ層１４、ｎ型の下部ＤＢＲ１６、共振器２４、ｐ型の上部ＤＢＲ２６、及び出射保護膜３８が順次形成されてポストＰを構成している。基板１２の表面の一部、及びポストＰの側面には層間絶縁膜３４が形成されており、層間絶縁膜３４上に単層の電極配線３６が形成されている。電極配線３６の一部はバッファ層１４に接続され、カソード電極パッドＫＰが設けられている。電極配線３６の他の一部はｐ型の上部ＤＢＲ２６に接続され、アノード電極パッドＡＰが設けられている。
【００４０】
このような構成のＶＣＳＥＬアレイ１００ｃでは、カソード電極パッドＫＰ、アノード電極パッドＡＰの双方が基板の同一面に設けられている。また、ポストＰごとの各発光部は並列に接続されているので、駆動電圧も低い。しかしながら、ＶＣＳＥＬアレイ１００ｃでは、各発光部にｎ型のバッファ層１４を介して電力が供給されるため、カソード電極パッドＫＰと発光部との距離によって、あるいはアノード電極パッドＡＰと発光部との距離によって、発光部とカソード電極パッドＫＰとの間のバッファ層１４の抵抗値、あるいは発光部とアノード電極パッドＡＰとの間のバッファ層１４の抵抗値が異なるので、発光部によってこの抵抗値がばらつき、各発光部に均一に電力が供給されない。
【００４１】
そこで、本発明では、基板上にｎ型のバッファ層（コンタクト層）を設け、このバッファ層によって各発光部に共通に負電位を付与することにより基板表面にカソード電極パッドが配置される構成とし、さらに、金属膜−絶縁膜−金属膜からなる配線層によりアノード側の電源系とカソード側の電源系とを分離して接続することとした。このことにより、各電源系が独立に接続できるので、駆動電圧の低減が可能でかつ複数接続がし易い配線構造を有する面発光型半導体レーザアレイの提供が可能となった。また、本発明では、アノード側の電源配線及びカソード側の電源配線が、各々面発光型半導体レーザアレイの表面のほぼ全体を覆って形成されているため配線抵抗が小さい。そのため、照明用途のように大電流を流しても電圧降下が少なくてすむ。
【００４２】
次に、図３を参照して、本実施の形態に係るＶＣＳＥＬアレイ１０の放熱構造について説明する。照明等の用途では、大きな電力が要求されるため接続されるＶＣＳＥＬアレイの個数も多くなり、ＶＣＳＥＬアレイで発生した熱を効率よく放散させることが求められる。そのため、ＶＣＳＥＬアレイ１０では、２段メサ構造を採用している。
【００４３】
図３（ａ）は、本実施の形態に係るＶＣＳＥＬアレイ１０の１つのポストＰを示した図であり、図３（ｂ）は、従来技術に係るＶＣＳＥＬアレイ１００ｄの１つのポストＰ示した図である。基板１２は、双方とも半絶縁性基板である。なお、上記で説明した構成と同じ構成には同一の符号を付し、詳細な説明は省略する。
【００４４】
図３（ａ）に示すように、本実施の形態に係るＶＣＳＥＬアレイ１０のポストＰは、ｍｅｓａ１及びｍｅｓａ２の２段のメサで構成されている。このような２段メサ構造を採用しているので、ＶＣＳＥＬアレイ１０のポストＰでは、カソード電極の配線層である第１金属層Ｍ１をバッファ層１４の表面のみならず、ｎ型の下部ＤＢＲ１６の側面及び表面の一部が覆われるように形成される。このため、第１金属層Ｍ１と、ポストＰ（発光部）との接触面積を大きくすることができるので、ポストＰで発生する熱が効率よく集められ、例えば、基板１２、あるいはカソード電極パッドＫＰ等を介して、この集められた熱が効率よく放散される。
【００４５】
この点、従来技術に係るＶＣＳＥＬアレイ１００ｄでは、ポストＰの下部ＤＢＲ１６に電極配線３６を蒸着しようとすると、共振器２４、あるいは上部ＤＢＲ２６にも電極配線３６が蒸着されてしまう可能性があるので、短絡等の不具合が発生し易く、また生産性も悪い。
【００４６】
なお、上記実施の形態では、２段メサを形成したポストＰを用いる形態を例示して説明したが、これに限られない。カソード電極の配線層である第１金属層Ｍ１をバッファ層１４の表面のみに形成し、下部ＤＢＲ１６に沿う領域には形成しない形態の場合には、１段メサの（ｍｅｓａ１のみの）ポストＰを用いる形態としてもよい。
【００４７】
次に、図４及び図５を参照して、本実施の形態に係るＶＣＳＥＬアレイ１０の製造方法の一例について説明する。
【００４８】
まず、図４（ａ）に示すように、基板１２上に、バッファ層１４、下部ＤＢＲ１６、共振器２４、及び上部ＤＢＲ２６が順次結晶成長（エピ成長）されたエピウエハを準備する。上部ＤＢＲ２６の内部には、後述する電流狭窄層３２を形成するためのＡｌＡｓ層（図示省略）が含まれ、上部ＤＢＲ２６上には、ｐ側電極配線とのオーミック性接触を形成するためのｐ型コンタクト層（図示省略）が形成されている。以下、このエピウエハの製造方法について説明する。
【００４９】
図２（ａ）に示すように、まず半絶縁性ＧａＡｓの基板１２上に、有機金属気相成長（ＭＯＣＶＤ）法等を用い、一例として、キャリア濃度約２×１０１８ｃｍ−３、膜厚５００ｎｍ程度のｎ型ＧａＡｓによるバッファ層１４を積層する。
【００５０】
次に、バッファ層１４上に、各々の膜厚が０．２５λとされた、Ａｌ０．３Ｇａ０．７Ａｓ層とＡｌ０．９Ｇａ０．１Ａｓ層とを交互に４７．５周期積層してｎ型の下部ＤＢＲ１６を形成する。この際、Ａｌ０．３Ｇａ０．７Ａｓ層のキャリア濃度及びＡｌ０．９Ｇａ０．１Ａｓ層のキャリア濃度は、各々約２×１０１８ｃｍ−３とし、下部ＤＢＲ１６の総膜厚は約４μｍとする。ｎ型のキャリアは、一例としてＳｉを用いる。
【００５１】
次に、下部ＤＢＲ１６上に、ノンドープのＡｌ０．６Ｇａ０．４Ａｓ層による下部スぺーサ層と、ノンドープの量子井戸活性層と、ノンドープのＡｌ０．６Ｇａ０．４Ａｓ層による上部スぺーサ層と、で構成される共振器２４を形成する。量子井戸活性層は、一例として、Ａｌ０．３Ｇａ０．７Ａｓ層による４層の障壁層、及び各障壁層の間に設けられたＡｌ０．１１１Ｇａ０．８９Ａｓによる３層の量子井戸層で構成されている。この際、Ａｌ０．３Ｇａ０．７Ａｓによる障壁層の膜厚は各々約５ｎｍとし、Ａｌ０．１１１Ｇａ０．８９Ａｓによる量子井戸層の膜厚は各々約９ｎｍとし、共振器２４全体の膜厚は媒質内波長λとする。
【００５２】
次に、上部スペーサ層上にｐ型のＡｌＡｓ層（図示省略）を形成し、このＡｌＡｓ層上に、各々の膜厚が０．２５λとされた、Ａｌ０．３Ｇａ０．７Ａｓ層とＡｌ０．９Ｇａ０．１Ａｓ層とを交互に２５周期積層してｐ型の上部ＤＢＲ２６を形成する。この際、Ａｌ０．３Ｇａ０．７Ａｓ層のキャリア濃度及びＡｌ０．９Ｇａ０．１Ａｓ層のキャリア濃度は、各々約２×１０１８ｃｍ−３とし、上部ＤＢＲ２６の総膜厚は約３μｍとする。ｐ型のキャリアは、一例としてＣ（カーボン）を用いる。上部ＤＢＲ２６上には、キャリア濃度が約１×１０１９ｃｍ−３で、膜厚が１０ｎｍ程度のｐ型ＧａＡｓのｐ型コンタクト層（図示省略）を形成する。
【００５３】
次に、エピ成長以降の本実施の形態に係るＶＣＳＥＬアレイ１０の製造方法について説明する。
【００５４】
まず、ウエハ面上に出射保護膜となる材料を成膜した後、該材料を例えばフォトリソグラフィによるマスクを用いてエッチングし、図４（ｂ）に示すように、出射保護膜３８を形成する。出射保護膜３８の材料としては、一例として、ＳｉＮ膜を用いる。
【００５５】
次に、ウエハ面上にマスク材を形成した後、該マスク材を例えばフォトリソグラフィにより加工してマスクを形成し、該マスクを用いてウエハをエッチングし、図４（ｃ）に示すように、ポストＰのメサｍｅｓａ１を形成する。
【００５６】
次に、ウエハに酸化処理を施して上部ＤＢＲ２６内のＡｌＡｓ層（図示省略）を側面から酸化し、図４（ｄ）に示すように、ポストＰ内に電流狭窄層３２を形成する。電流狭窄層３２は、電流注入領域及び選択酸化領域を含んで構成され、選択酸化領域が上記酸化処理により酸化されたポストＰの周囲の領域であり、酸化されないで残された領域が電流注入領域である。
【００５７】
次に、ウエハ面上にマスク材を形成した後、該マスク材を例えばフォトリソグラフィにより加工してマスクを形成し、該マスクを用いてウエハをエッチングし、図５（ａ）に示すように、メサｍｅｓａ１の下部にメサｍｅｓａ２を形成する。
【００５８】
次に、ウエハ面上に電極材料を成膜した後、該電極材料を例えばフォトリソグラフィによるマスクを用いてエッチングし、図５（ｂ）に示すように、第１金属層Ｍ１を形成する。本実施の形態では、露出したバッファ層１４の表面、下部ＤＢＲ１６の側面及び上面の一部に第１金属層Ｍ１を形成する。形成した第１金属層Ｍ１の一部によりカソード電極パッドＫＰが構成される（図２（ａ）参照）。第１金属層Ｍ１は、一例として、Ａｕ膜を用いて形成する。
【００５９】
次に、図５（ｃ）に示すように、上部ＤＢＲ２６の上面を除くウエハ全面に層間絶縁膜Ｉを成膜する。層間絶縁膜Ｉは、一例として、ＳｉＮ膜を用いて形成する。
【００６０】
次に、ウエハ面上に電極材料を成膜した後、該電極材料を例えばフォトリソグラフィによるマスクを用いてエッチングし、図５（ｄ）に示すように、第２金属層Ｍ２を形成する。本実施の形態では、層間絶縁膜Ｉ上、及び上部ＤＢＲ２６の上面の一部に第２金属層Ｍ２を形成する。形成した第２金属層Ｍ２の一部によりアノード電極パッドＡＰが構成される（図２（ｂ）参照）。第２金属層Ｍ２は、一例として、Ａｕ膜を用いて形成する。
【００６１】
次に、図示しないダイシング領域においてダイシングし、ＶＣＳＥＬアレイ１０を分離して個片化する。以上の工程により、ＶＣＳＥＬアレイ１０が製造される。
【００６２】
［第２の実施の形態］
図６を参照して、本実施の形態に係るＶＣＳＥＬアレイ１０ａについて説明する。ＶＣＳＥＬアレイ１０ａは、ＶＣＳＥＬアレイ１０において、アノード電極パッドＡＰの構造を変えた形態である。従って、ＶＣＳＥＬアレイ１０と同じ構成には同じ符号を付し、詳細な説明を省略する。
【００６３】
図１に示すように、ＶＣＳＥＬアレイ１０におけるアノード電極パッドＡＰは、Ｍ１−Ｉ−Ｍ２構造で構成されていたが、図６に示すように、ＶＣＳＥＬアレイ１０ａにおけるアノード電極パッドＡＰａは、バッファ層１４上に形成された、層間絶縁膜Ｉ及び第２金属層Ｍ２から構成されている（Ｉ−Ｍ２構造）。ＶＣＳＥＬアレイ１０ａでは、このＩ−Ｍ２構造を採用することにより、ボンディングワイヤ等による実装時の衝撃に対する耐性を向上させている。
【００６４】
ＶＣＳＥＬアレイ１０においては、ボンディングワイヤを用いてＶＣＳＥＬアレイ１０同士を接続した場合、あるいはボンディングワイヤを用いてパッケージに実装した場合に、アノード電極パッドＡＰ部分においてリーク電流が発生し、歩留まりが低下する場合があった。これは、ボンディングワイヤ時に、ウエッジ等によってアノード電極パッドＡＰに強い衝撃が加えられて、下層の第１金属層Ｍ１が撓み、このことによって層間絶縁膜Ｉにひび割れが発生し、第２金属層Ｍ２と第１金属層Ｍ１が接触することによって、あるいは、第２金属層Ｍ２と第１金属層Ｍ１がリークする程度に近接したことによって発生したものと推測される。
【００６５】
そこで、本実施の形態に係るＶＣＳＥＬアレイ１０ａでは、アノード電極パッドＡＰの領域において撓みの原因となる下層側の第１金属層Ｍ１を除き、上記のＩ−Ｍ２構造を採用した。このＩ−Ｍ２構造では、ボンディングワイヤによる実装時のリーク不良が抑制されることを確認している。なお、ＶＣＳＥＬアレイ１０ａのＩ−Ｍ２構造は、アノード電極パッドＡＰのボンディング時の衝撃が特に懸念される場合に採用し、アノード電極パッドＡＰのボンディング時の衝撃に特に配慮しなくてもよい実装方式、例えば、ボール半田によるフェースダウン実装等を用いる場合には、ＶＣＳＥＬアレイ１０のＭ１−Ｉ−Ｍ２構造を採用するようにしてもよい。
【００６６】
[第３の実施の形態]
図７を参照して本実施の形態に係るＶＣＳＥＬアレイ１０ｂについて説明する。ＶＣＳＥＬアレイ１０ｂは、ＶＣＳＥＬアレイ１０ａにおいて、第１金属層Ｍ１の形成領域を変えたものである。従って、ＶＣＳＥＬアレイ１０ａと同じ構成には同じ符号を付し、詳細な説明を省略する。
【００６７】
図７に示すように、ＶＣＳＥＬアレイ１０ｂでは、第１金属層Ｍ１をバッファ層１４上のみに形成し、下部ＤＢＲ１６に沿う領域には形成していない。接続されるＶＣＳＥＬアレイ１０ｂの個数が少ない等、放熱に格別の配慮を要しない場合には、第１金属層Ｍ１をこのように形成してもよい。第１金属層Ｍ１をこのように形成することにより、金等の配線材料が節約され、低コスト化に寄与する。
【符号の説明】
【００６８】
１０、１０ａ、１０ｂ  ＶＣＳＥＬアレイ
１２      基板
１４      バッファ層
１６      下部ＤＢＲ
２４      共振器
２６      上部ＤＢＲ
３０      カソード電極
３２      電流狭窄層
３４      層間絶縁膜
３６      電極配線
３８      出射保護膜
１００ａ、１００ｂ、１００ｃ、１００ｄ  ＶＣＳＥＬアレイ
Ｉ        層間絶縁膜
Ｍ        多層金属層
Ｍ１      第１金属層
Ｍ２      第２金属層
ｍｅｓａ１、ｍｅｓａ２  メサ
ＡＰ、ＡＰａ      アノード電極パッド
ＫＰ      カソード電極パッド
ＮＣ      ｎ側コンタクト領域
ＰＣ      ｐ側コンタクト領域
Ｐ        ポスト
【図１】
0006308319.tif 000002
【図２】
0006308319.tif 000003
【図３】
0006308319.tif 000004
【図４】
0006308319.tif 000005
【図５】
0006308319.tif 000006
【図６】
0006308319.tif 000007
【図７】
0006308319.tif 000008
【図８】
0006308319.tif 000009