(57)【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板上に配設されたゲート電極と、
前記ゲート電極を覆う第１絶縁膜と、
前記ゲート電極上に前記第１絶縁膜を介して配設された、酸化物半導体からなる半導体膜と、
前記半導体膜を覆う第２絶縁膜と、
前記第２絶縁膜の一端上に配設された、酸化物導電体以外の導電体からなる第１ソース電極と、
前記第２絶縁膜の他端上に配設された、酸化物導電体以外の導電体からなる第１ドレイン電極と、
前記第１ソース電極上に配設され、前記第１ソース電極及び前記第２絶縁膜に設けられた第１コンタクトホールを介して前記半導体膜と接続された、酸化物導電体からなる第２ソース電極と、
前記第１ドレイン電極上に配設され、前記第１ドレイン電極及び前記第２絶縁膜に設けられた第２コンタクトホールを介して前記半導体膜と接続された、酸化物導電体からなる第２ドレイン電極と、
前記第２ドレイン電極の一部を延設して形成された画素電極と、
前記第１絶縁膜と、前記第２ソース電極と、前記第２ドレイン電極と、前記画素電極とを覆う第３絶縁膜と
を備える、薄膜トランジスタ基板。
【請求項２】
請求項１に記載の薄膜トランジスタ基板であって、
前記絶縁基板上に配設され、前記第１絶縁膜により覆われる共通配線と、
前記画素電極上に第３絶縁膜を介して配設され、前記第１絶縁膜及び前記第３絶縁膜に設けられた第３コンタクトホールを介して前記共通配線と接続されるとともに、横方向の電界を前記画素電極との間に発生することが可能な対向電極と
をさらに備える、薄膜トランジスタ基板。
【請求項３】
請求項１または請求項２に記載の薄膜トランジスタ基板であって、
前記半導体膜は、
平面視において前記ゲート電極の外周よりも内側に配設された、薄膜トランジスタ基板。
【請求項４】
請求項２に記載の薄膜トランジスタ基板であって、
前記画素電極は、前記第１絶縁膜上に配設され、
前記画素電極の少なくとも一部は、
平面視において前記共通配線の少なくとも一部と重なる、薄膜トランジスタ基板。
【請求項５】
請求項１に記載の薄膜トランジスタ基板と、
前記薄膜トランジスタ基板と対向配置された対向基板とを備え、
前記画素電極と、前記薄膜トランジスタ基板または前記対向基板に配設された対向電極との間に発生する電界によって液晶を駆動する、液晶表示装置。
【請求項６】
ゲート電極と、前記ゲート電極上に第１絶縁膜を介して酸化物半導体膜とが形成された絶縁基板を用意する工程と、
前記酸化物半導体膜上に当該酸化物半導体膜を覆うように絶縁層を形成する工程と、
前記絶縁層を介して前記酸化物半導体膜を覆う導電膜を形成する工程と、
少なくとも前記酸化物半導体膜上に一部が残るように前記絶縁層及び前記導電膜を１回の写真製版でパターニングすることによって、前記酸化物半導体膜上に第２絶縁膜を、前記第２絶縁膜上に電極体を形成する工程と、
前記電極体を形成する工程後に、前記電極体を分離することによって、前記第２絶縁膜上で離間する第１ソース電極及び第１ドレイン電極を形成する工程と
を備える、薄膜トランジスタ基板の製造方法。
【請求項７】
請求項６に記載の薄膜トランジスタ基板の製造方法であって、
一回の写真製版の間に、第２ソース電極、第２ドレイン電極及び画素電極をパターニングによって形成するとともに前記電極体を分離するパターニングを行うことによって、前記第１ソース電極及び前記第１ドレイン電極を形成する工程を行う、薄膜トランジスタ基板の製造方法。
【請求項８】
請求項６または請求項７に記載の薄膜トランジスタ基板の製造方法であって、
前記電極体を形成する工程にて、前記絶縁層及び前記電極体に、前記酸化物半導体膜の一部を露出する第１及び第２コンタクトホールをエッチングによって形成し、
前記第１ソース電極上から前記第１コンタクトホールを介して前記酸化物半導体膜上に延在する酸化物導電体からなる第２ソース電極を形成するとともに、前記第１ドレイン電極上から前記第２コンタクトホールを介して前記酸化物半導体膜上に延在する酸化物導電体からなる第２ドレイン電極を形成する工程をさらに備える、薄膜トランジスタ基板の製造方法。
【請求項９】
請求項６に記載の薄膜トランジスタ基板の製造方法であって、
前記電極体を形成する工程において形成される前記電極体は、前記第１ソース電極が形成されるソース電極形成領域から前記第１ドレイン電極が形成されるドレイン電極形成領域にわたって一体に形成された導電膜からなる、薄膜トランジスタ基板の製造方法。
【請求項１０】
請求項８に記載の薄膜トランジスタ基板の製造方法であって、
前記第２ドレイン電極の形成とともに、前記第２ドレイン電極と一体化された酸化物導電体からなる画素電極を形成する、薄膜トランジスタ基板の製造方法。
【請求項１１】
請求項６に記載の薄膜トランジスタ基板の製造方法であって、
前記第１ソース電極及び前記第１ドレイン電極は、酸化物導電体以外の導電体からなる、薄膜トランジスタ基板の製造方法。
【請求項１２】
請求項７，８，１０のうちのいずれか１項に記載の薄膜トランジスタ基板の製造方法であって、
前記第２ドレイン電極に電気的に接続される画素電極を形成する工程と、前記画素電極上に第３絶縁膜を形成し、当該第３絶縁膜上に対向電極を形成する工程とをさらに備える、薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ基板、その製造方法、及び、液晶表示装置に関する。
【背景技術】
【０００２】
薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」）をスイッチング素子として備えたＴＦＴアクティブマトリックス基板（薄膜トランジスタ基板：以下「ＴＦＴ基板」）は、例えば液晶を利用した表示装置（液晶表示装置）等の電気光学装置に利用される。ＴＦＴ等の半導体装置は、低消費電力で薄型という特徴があり、この特徴を活かして、ＣＲＴ（Cathode Ray Tube）の代わりに用いられるようになってきており、フラットパネルディスプレイに対するＴＦＴ等の応用が盛んになされている。
【０００３】
液晶表示装置（Liquid Crystal Display：以下「ＬＣＤ」と記すこともある）用の電気光学素子には、単純マトリックス型ＬＣＤと、ＴＦＴをスイッチング素子として備えるＴＦＴ−ＬＣＤとがある。特にＴＦＴ−ＬＣＤは、携帯性及び表示品位の点でＣＲＴや単純マトリックス型ＬＣＤより優れており、ノート型パソコンやＴＶなどのディスプレイ製品に広く実用化されている。
【０００４】
一般に、ＴＦＴ−ＬＣＤは、アレイ状に配設された複数のＴＦＴを備えたＴＦＴ基板と、カラーフィルタ等を備えた対向基板との間に液晶層が挟持された構造の液晶表示パネルを有している。液晶表示パネルの前面側及び背面側のそれぞれに偏光板が設けられ、さらにそのうちの一方側にはバックライトが設けられる。この構造によって良好なカラー表示が得られる。
【０００５】
従来のＴＦＴ−ＬＣＤの視野角を改善した横電界の液晶駆動方式であるＩＰＳ（In Plane Switching）（登録商標）方式のＬＣＤは、広視野角という特徴を活かして、表示装置等に広く使用されている。しかし、画素表示部での開口率の低さや透過率の低さといった問題を有しており、明るい表示特性を得ることが困難である。明るい表示特性を困難にする主な理由は、ＩＰＳ−ＬＣＤに用いられる櫛歯形状の画素電極の上方で、液晶を駆動させるための電界が有効に働かず、画素電極の上方に位置する液晶の一部が駆動しないためであると考えられる。この問題を改善するために、例えば特許文献１に開示されているようなＦＦＳ（Fringe Field Switching：フリンジ電界駆動）方式のＬＣＤが提案されている。
【０００６】
さて、従来、液晶表示装置用のＴＦＴ基板のスイッチング素子では、活性層（チャネル層）としての半導体膜にアモルファスシリコン（Ｓｉ）が用いられていた。これに対して、近年では、活性層に酸化物半導体を用いたＴＦＴの開発が盛んになされている。酸化物半導体は、従来のアモルファスシリコンよりも高い移動度を有している。酸化物半導体としては、酸化亜鉛（ＺｎＯ）系材料や、酸化亜鉛に酸化ガリウム（Ｇａ２Ｏ３）及び酸化インジウム（Ｉｎ２Ｏ３）を添加した非晶質のＩｎＧａＺｎＯ系材料が主に用いられている。この技術は、例えば特許文献１，２及び非特許文献１等に開示されている。
【０００７】
酸化物半導体は、透明導電体である非晶質ＩＴＯ（酸化インジウム（Ｉｎ２Ｏ３）＋酸化すず（ＳｎＯ２））や非晶質ＩｎＺｎＯ（酸化インジウム（Ｉｎ２Ｏ３）＋酸化亜鉛（ＺｎＯ））のような酸化物導電体と同様に、シュウ酸やカルボン酸のような弱酸系溶液でエッチングすることが可能であり、パターン加工が容易であるという利点がある。
【０００８】
しかしながら、酸化物半導体は、ＴＦＴのソース電極やドレイン電極となる一般的な金属膜のエッチング加工に用いられる酸系溶液によってエッチングダメージを受け、その特性が劣化してしまうことがある。あるいは、酸化物半導体の材料の種類によっては、これらの酸系溶液に溶けてしまうことがある。したがって、例えば特許文献３のような、酸化物半導体膜の上層にソース電極やドレイン電極を配設したＴＦＴ（一般的にバックチャネル（ＢＣＥ）型と呼ばれる）を製造する場合は、ソース電極やドレイン電極を加工するときに酸系溶液によってチャネル層の酸化物半導体膜がダメージを受け、ＴＦＴの特性が劣化してしまうことがあった。さらには、ソース電極やドレイン電極となる金属膜を成膜するときの界面での酸化還元反応によりチャネル層の酸化物半導体膜がダメージを受け、ＴＦＴの特性を劣化させてしまうことがあった。
【０００９】
この問題を解決するためには、特許文献４や特許文献５のような、半導体層の上層に半導体層を保護する保護層が配設されたＴＦＴ構造を適用することが考えられる。このようなＴＦＴ構造は、ソース電極及びドレイン電極の金属膜をエッチング加工するときの酸化物半導体膜のダメージやエッチングによる消失を抑制することができる。なお、この構造は、この作用に鑑みて、一般的にエッチングストッパーまたはエッチストッパー（ＥＳ）型ＴＦＴと呼ばれる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−５６４７４号公報
【特許文献２】特開２００５−７７８２２号公報
【特許文献３】特開２００７−２８１４０９号公報
【特許文献４】特開昭６２−２３５７８４号公報
【特許文献５】国際公開第２０１１／０７７６０７号
【非特許文献】
【００１１】
【非特許文献１】Kenji Nomura ,et al、「Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors」、Nature、２００４年、第４３２巻、ｐ．４８８−４９２
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１などに開示された一般的なＦＦＳ−ＬＣＤのＴＦＴをエッチストッパー型のＴＦＴ構造にする場合には、酸化物半導体層の上に保護層を形成するための専用の写真製版工程を新たに追加する必要がある。つまり、当該写真製版工程を製造工程に追加する必要があることから、生産能力を低下させ、製造コストの増加を招くといった問題がある。なお、このエッチストッパー型のＴＦＴ構造を採用することによる製造コストの増加は、ＦＦＳ−ＬＣＤのみならず、酸化物半導体を活性層とするＴＦＴをスイッチング素子に用いたＬＣＤに共通する課題である。
【００１３】
また、スパッタリング法や真空蒸着法により、ソース電極及びドレイン電極となる一般的な金属膜を酸化物半導体膜の上に直接形成する場合、半導体膜のチャネル層（領域）がエッチストッパー層で保護された状態であっても、半導体膜のうち、ソース電極及びドレイン電極と電気的に接続されるソース領域及びドレイン領域において、界面反応（酸化還元反応）が生じることがある。この場合、酸化物半導体膜における還元反応の影響が、チャネル領域を含む半導体層全体に波及してＴＦＴの特性が劣化してしまうこともある。
【００１４】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、薄膜トランジスタの特性を高めることが可能な技術を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明に係る薄膜トランジスタ基板は、絶縁基板と、前記絶縁基板上に配設されたゲート電極と、前記ゲート電極を覆う第１絶縁膜と、前記ゲート電極上に前記第１絶縁膜を介して配設された、酸化物半導体からなる半導体膜と、前記半導体膜を覆う第２絶縁膜とを備える。また、前記薄膜トランジスタ基板は、前記第２絶縁膜の一端上に配設された、酸化物導電体以外の導電体からなる第１ソース電極と、前記第２絶縁膜の他端上に配設された、酸化物導電体以外の導電体からなる第１ドレイン電極と、前記第１ソース電極上に配設され、前記第１ソース電極及び前記第２絶縁膜に設けられた第１コンタクトホールを介して前記半導体膜と接続された、酸化物導電体からなる第２ソース電極と、前記第１ドレイン電極上に配設され、前記第１ドレイン電極及び前記第２絶縁膜に設けられた第２コンタクトホールを介して前記半導体膜と接続された、酸化物導電体からなる第２ドレイン電極とを備える。また、前記薄膜トランジスタ基板は、前記第２ドレイン電極の一部を延設して形成された画素電極と、前記第１絶縁膜と、前記第２ソース電極と、前記第２ドレイン電極と、前記画素電極とを覆う第３絶縁膜とを備える。
【発明の効果】
【００１６】
本発明によれば、酸化物導電体からなる第２ソース電極が、第１ソース電極上に配設されて、第１ソース電極及び第２絶縁膜に設けられた第１コンタクトホールを介して半導体膜と接続されており、酸化物導電体からなる第２ドレイン電極が、第１ドレイン電極上に配設されて、第１ドレイン電極及び第２絶縁膜に設けられた第２コンタクトホールを介して半導体膜と接続されている。これにより、薄膜トランジスタの特性を高めることができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態に係るＴＦＴ基板の構成を示す平面図である。
【図２】実施の形態に係るＴＦＴ基板の構成を示す断面図である。
【図３】実施の形態に係るＴＦＴ基板の第１回目の写真製版工程後の構成を示す平面図である。
【図４】実施の形態に係るＴＦＴ基板の第１回目の写真製版工程後の構成を示す断面図である。
【図５】実施の形態に係るＴＦＴ基板の第２回目の写真製版工程後の構成を示す平面図である。
【図６】実施の形態に係るＴＦＴ基板の第２回目の写真製版工程後の構成を示す断面図である。
【図７】実施の形態に係るＴＦＴ基板の第３回目の写真製版工程後の構成を示す平面図である。
【図８】実施の形態に係るＴＦＴ基板の第３回目の写真製版工程後の構成を示す断面図である。
【図９】実施の形態に係るＴＦＴ基板の第４回目の写真製版工程後の構成を示す平面図である。
【図１０】実施の形態に係るＴＦＴ基板の第４回目の写真製版工程後の構成を示す断面図である。
【図１１】実施の形態に係るＴＦＴ基板の第５回目の写真製版工程後の構成を示す平面図である。
【図１２】実施の形態に係るＴＦＴ基板の第５回目の写真製版工程後の構成を示す断面図である。
【図１３】変形例に係るＴＦＴ基板の構成を示す平面図である。
【図１４】変形例に係るＴＦＴ基板の構成を示す断面図である。
【発明を実施するための形態】
【００１８】
＜実施の形態＞
図１及び図２を参照して、本実施の形態に係るＴＦＴ基板の構成について説明する。図１は、ＦＦＳ方式のＴＦＴ基板における画素部、及び、画素部（画素表示領域）外側のゲート端子部及びソース端子部の平面構成を示す図であり、図２は、その断面構成を示す図である。図２では、図１に示すＸ１−Ｘ２線、Ｙ１−Ｙ２線及びＺ１−Ｚ２線に沿った断面が示されている。Ｘ１−Ｘ２線に沿った断面は、画素の配設領域（画素部）に対応する。Ｙ１−Ｙ２線に沿った断面は、ゲート配線３（図２には図示せず）にゲート信号を供給するためのゲート端子４及びゲート端子パッド２５の配設領域（ゲート端子部）に対応する。Ｚ１−Ｚ２線に沿った断面は、ソース配線１８ａ，１８ｂ（図２には図示せず）に表示信号を印加するためのソース端子１９ａ，１９ｂ及びソース端子パッド２６の配設領域（ソース端子部）に対応する。
【００１９】
図２に示すように、画素部は、Ｘ１−Ｘ２に沿って、ＴＦＴの配設領域である「ＴＦＴ部」と、画素電極２０及び対向電極２７の配設領域である「透過画素部」と、対向電極２７と共通配線５とが接続される「共通電極接続部」とを含んでいる。
【００２０】
さて、本実施の形態に係るＴＦＴ基板は、絶縁基板１と、ゲート電極２と、共通配線５と、第１絶縁膜６と、半導体膜である半導体チャネル層７と、第２絶縁膜である保護絶縁層９，１０，１１と、第１ソース電極１２と、第１ドレイン電極１３と、第２ソース電極１６と、第２ドレイン電極１７と、画素電極２０と、第３絶縁膜２１と、対向電極２７とを備えている。以下、本実施の形態に係るＴＦＴ基板の、これら構成要素と、これら以外の構成要素（ゲート配線３等）とについて説明する。
【００２１】
絶縁基板１には、例えばガラス等の透明性絶縁基板が用いられる。絶縁基板１上には、ゲート電極２、ゲート配線３、ゲート端子４及び共通配線５が配設されている。第１絶縁膜６は、ゲート電極２、ゲート配線３、ゲート端子４及び共通配線５を覆う。第１絶縁膜６は、ＴＦＴ部ではゲート絶縁膜として機能するため、以下では「ゲート絶縁膜６」と記すこともある。
【００２２】
なお、図１に示されるように、ゲート配線３は横方向に延在しており、ゲート電極２及びゲート端子４と電気的に接続されている。ここでは、ゲート配線３におけるＴＦＴ部の部分（ゲート配線３の一部分）がゲート電極２となっており、ゲート電極２は、ゲート配線３の他の部分よりも幅が広くなっている。また、ゲート配線３におけるゲート端子部の部分（ゲート配線３の端部）がゲート端子４となっている。共通配線５は、ゲート配線３と平行に延在している。なお、図１及びこれ以降の平面図では、第１絶縁膜６、第３絶縁膜２１の図示を適宜省略する。
【００２３】
図１及び図２に示されるように、本実施の形態に係るＴＦＴ基板のＴＦＴ部では、ゲート電極２と、ゲート絶縁膜６（第１絶縁膜６）と、半導体チャネル層７と、保護絶縁層９と、第１ソース電極１２と、第１ドレイン電極１３と、第２ソース電極１６と、第２ドレイン電極１７とを備える。このうち、ゲート電極２及びゲート絶縁膜６については上述のとおりである。
【００２４】
半導体膜である半導体チャネル層７は、ゲート電極２上にゲート絶縁膜６を介して配設されている。なお、本実施の形態では、半導体チャネル層７は、平面視においてゲート電極２の外周よりも内側に配設されている。
【００２５】
ここでは、半導体チャネル層７は、酸化物半導体からなる。半導体チャネル層７の酸化物半導体には、例えば、酸化亜鉛（ＺｎＯ）系の酸化物半導体や、酸化亜鉛に酸化インジウム（Ｉｎ２Ｏ３）及び酸化すず（ＳｎＯ２）を添加したＩｎＺｎＳｎＯ系の酸化物半導体、または、酸化亜鉛系の酸化物半導体もしくは酸化亜鉛に酸化ガリウム（Ｇａ２Ｏ３）及び酸化インジウム（Ｉｎ２Ｏ３）を添加したＩｎＧａＺｎＯ系の酸化物半導体などを用いることができる。半導体チャネル層７が酸化物半導体で構成されることにより、半導体チャネル層７にアモルファスシリコンを用いた構成よりも移動度を高めることができる。
【００２６】
第２絶縁膜である保護絶縁層９，１０，１１は、半導体チャネル層７を覆う。ここでは、保護絶縁層１０は半導体チャネル層７の一端の上部及び側部に設けられ、保護絶縁層１１は半導体チャネル層７の他端の上部及び側部に設けられ、保護絶縁層９は、保護絶縁層１０，１１の間の半導体チャネル層７上に設けられている。なお、以下では、保護絶縁層９は、保護絶縁層１０，１１と連接されているものとして説明するが、保護絶縁層１０，１１と離間されてもよい。
【００２７】
第１ソース電極１２は、保護絶縁層１０、及び、保護絶縁層９の保護絶縁層１０側の端部上、つまり第２絶縁膜の一端上に配設されている。第１ドレイン電極１３は、保護絶縁層１１、及び、保護絶縁層９の保護絶縁層１１側の端部上、つまり第２絶縁膜の他端上に配設されている。
【００２８】
第１ソース電極１２及び第１ドレイン電極１３は、酸化物導電体以外の導電体からなるとともに、互いに離間している。本実施の形態では、第１ソース電極１２及び第１ドレイン電極１３の導電体に、金属または合金（例えばモリブデン（Ｍｏ）及びアルミニウム（Ａｌ）のそれぞれに他の元素を微量に添加してなる合金）が用いられる。
【００２９】
第２ソース電極１６は、第１ソース電極１２上に配設され、第１ソース電極１２及び保護絶縁層９，１０，１１に設けられた第１コンタクトホール１４を介して半導体チャネル層７と接続されている。第２ソース電極１６は、酸化物導電体（例えばＩｎ２Ｏ３とＳｎＯ２とを含むＩＴＯ膜）からなる。なお、本実施の形態では、第１コンタクトホール１４は、保護絶縁層９と保護絶縁層１０との間に設けられている。
【００３０】
同様に、第２ドレイン電極１７は、第１ドレイン電極１３上に配設され、第１ドレイン電極１３及び保護絶縁層９，１０，１１に設けられた第２コンタクトホール１５を介して半導体チャネル層７と接続されている。第２ドレイン電極１７は、酸化物導電体（例えばＩｎ２Ｏ３とＳｎＯ２とを含むＩＴＯ膜）からなる。なお、本実施の形態では、第２コンタクトホール１５は、保護絶縁層９と保護絶縁層１１との間に設けられている。
【００３１】
次に、ＴＦＴ基板のＴＦＴ部以外の構成要素についても説明する。
【００３２】
図１に示されるように、第１ソース電極１２は、ソース配線１８ａから分岐して設けられている。そして、同様に、第１ソース電極１２上の第２ソース電極１６は、ソース配線１８ａ上のソース配線１８ｂから分岐して設けられており、第１ソース電極１２下の保護絶縁層１０は、ソース配線１８ａ下の保護絶縁層８から分岐して設けられている。そして、ソース配線１８ａ，１８ｂの端部には、それぞれソース端子１９ａ，１９ｂが設けられている。
【００３３】
図２に示されるように、画素電極２０は、第２ドレイン電極１７と接続されており、第１絶縁膜６上に配設されている。本実施の形態では、画素電極２０は、第２ドレイン電極１７の一部を側方に延設して形成されている。
【００３４】
第３絶縁膜２１は、共通配線５上の第１絶縁膜６と、第２ソース電極１６と、第２ドレイン電極１７と、画素電極２０とを覆う。本実施の形態では、第３絶縁膜２１は、これら以外にも、ゲート端子４上の第１絶縁膜６や、保護絶縁層９なども覆う。
【００３５】
ゲート端子パッド２５は、第１絶縁膜６及び第３絶縁膜２１に設けられたゲート用コンタクトホール２２を介してゲート端子４と電気的に接続されている。ソース端子パッド２６は、第３絶縁膜２１に設けられたソース用コンタクトホール２３を介してソース端子１９ａ，１９ｂと電気的に接続されている。
【００３６】
対向電極２７は、画素電極２０上に第３絶縁膜２１を介して配設されている。そして、対向電極２７は、第１絶縁膜６及び第３絶縁膜２１に設けられた共通電極用コンタクトホール２４（第３コンタクトホール）を介して共通配線５と接続されている。この対向電極２７には、スリット開口部２７ａが設けられている。これにより、画素電極２０と対向電極２７との間に電圧が印加されると、対向電極２７は、対向電極２７上方にて横方向の電界を画素電極２０との間に発生することが可能となっている。
【００３７】
＜製造方法＞
次に、本実施の形態に係るＴＦＴ基板の製造方法について、図３〜図１４を参照しつつ説明する。なお、図３〜図１４では、図１及び図２に示した構成要素に対応する構成要素に、それと同一符号が付されている。
【００３８】
まず、絶縁基板１を洗浄液または純水を用いて洗浄する。本実施の形態では、厚さが０．５ｍｍであるガラス基板を絶縁基板１として用いた。そして、洗浄された絶縁基板１の一方の主面全面に、ゲート電極２及びゲート配線３などの材料である第１の導電膜を成膜する。
【００３９】
第１の導電膜としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、銅（Ｃｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）などの一般的な金属やこれらの金属元素を主成分として他の元素を１種類以上添加した合金等を用いることができる。ここで、主成分の元素とは、合金を構成する元素のうち、含有量が最も多い元素であることを意味する。また、これらの金属または合金を２層以上含む積層構造としてもよい。これらの金属または合金を用いることによって、比抵抗値が５０μΩｃｍ以下の低抵抗な導電膜を得ることができる。本実施の形態では、アルゴン（Ａｒ）ガスを用いたスパッタリング法により、第１の導電膜として、厚さが２００ｎｍであるアルミニウム（Ａｌ）合金膜を成膜した。
【００４０】
その後、Ａｌ合金膜上にレジスト材を塗布し、第１回目の写真製版工程で当該レジスト材からフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして、Ａｌ合金膜を選択的にエッチングすることによりパターニングする。ここでのエッチングには、例えばリン酸、酢酸及び硝酸を含む溶液（ＰＡＮ薬液）によるウェットエッチング法を用いることができる。その後、フォトレジストパターンを除去する。
【００４１】
以上の結果、図３及び図４に示すように、絶縁基板１上のゲート電極２、ゲート配線３、ゲート端子４及び共通配線５が、上記第１の導電膜のパターニングによって形成される。
【００４２】
次に、絶縁基板１の上面全体に、第１絶縁膜６の材料である第１被加工絶縁膜を成膜する。本実施の形態では、第１被加工絶縁膜として、酸化シリコン（ＳｉＯ）膜と窒化シリコン（ＳｉＮ）膜とを、化学的気相成膜（ＣＶＤ）法を用いて形成した。ここでは、厚さが５０ｎｍである酸化シリコン膜、及び、厚さが４００ｎｍである窒化シリコン膜を成膜した。なお、酸化シリコン膜は、水分（Ｈ２Ｏ）、水素（Ｈ２）、ナトリウム（Ｎａ）及びカリウム（Ｋ）のようなＴＦＴの特性に影響を及ぼす不純物元素に対するバリア性（遮断性）が弱いので、第１被加工絶縁膜は、ＳｉＯの下層に例えばバリア性に優れるＳｉＮなどを設けた積層構造とした。この第１被加工絶縁膜の大部分は、第１絶縁膜６及びゲート絶縁膜６となることから、以下、第１被加工絶縁膜を、ゲート絶縁膜６または第１絶縁膜６と記して説明する。
【００４３】
その後、第１絶縁膜６上に、半導体チャネル層７の材料である酸化物半導体膜を成膜する。本実施の形態では、その膜の酸化物半導体としてＩｎとＧａとＺｎとを含む酸化物（例えばＩｎＧａＺｎＯ）を用いる。その一例として、Ｉｎ：Ｇａ：Ｚｎ：Ｏの原子組成比が１：１：１：４であるＩｎ−Ｇａ−Ｚｎ−Ｏターゲット［Ｉｎ２Ｏ３・Ｇａ２Ｏ３・（ＺｎＯ）２］を用いたスパッタリング法により、ＩｎＧａＺｎＯ酸化物半導体膜を成膜した。ただし、以上によって成膜された酸化物半導体膜では、通常、酸素の原子組成比が化学量論組成よりも少ないので、酸素イオン欠乏状態（上記の例ではＯの組成比が４未満）となってしまう。このため、Ａｒガスに酸素（Ｏ２）ガスを混合させてスパッタリングすることが好ましい。本実施の形態では、Ａｒガスに対して分圧比で１０％のＯ２ガスを添加した混合ガスを用いてスパッタリングし、厚さが５０ｎｍであるＩｎＧａＺｎＯ膜を成膜した。このように形成されたＩｎＧａＺｎＯ膜は、非晶質構造を有する。また、非晶質構造のＩｎＧａＺｎＯ膜は、一般的に結晶化温度が５００℃以上であり、常温では膜中の大部分が非晶質構造のままで安定する。
【００４４】
次に、第２回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、酸化物半導体膜を選択的にエッチングすることによりパターニングする。ここでのエッチングには、例えばカルボン酸を含む薬液によるウェットエッチング法を用いることができる。カルボン酸を含む薬液としては、例えばシュウ酸を１〜１０ｗｔ％の範囲で含むものが好ましい。本実施の形態では、シュウ酸５ｗｔ％と水とからなるシュウ酸系薬液を用いて酸化物半導体膜をエッチングした。その後、フォトレジストパターンを除去する。
【００４５】
以上の結果、図５及び図６に示すように、ゲート電極２上に第１絶縁膜６を介して配設された半導体チャネル層７が、上記酸化物半導体膜のパターニングによって形成される。なお、第１絶縁膜６のうち、ゲート電極２と半導体チャネル層７とに挟まれた部分はゲート絶縁膜６として機能する。
【００４６】
次に、第１絶縁膜６及び半導体チャネル層７上に保護絶縁層８，９，１０，１１の材料である第２被加工絶縁膜を成膜する。本実施の形態では、第２被加工絶縁膜として、例えば厚さが１００ｎｍであるＳｉＯ膜を、ＣＶＤ法を用いて形成した。
【００４７】
次いで、第２被加工絶縁膜上に第２の導電膜を成膜する。本実施の形態では、第２の導電膜として、モリブデン（Ｍｏ）及びアルミニウム（Ａｌ）のそれぞれに他の元素を微量に添加して得られる合金を積層させることによって積層構造を形成した。
【００４８】
次に、第３回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、第２の導電膜（ここではＡｌ合金とＭｏ合金との積層膜）を選択的にエッチングすることによりパターニングする。ここでのエッチングには、例えばリン酸、酢酸及び硝酸を含む溶液（ＰＡＮ薬液）によるウェットエッチング法を用いることができる。本実施の形態では、リン酸７０ｗｔ％と、酢酸７ｗｔ％と、硝酸５ｗｔ％と、水とからなるＰＡＮ薬液を用いてエッチングを行った。この段階では、下層の半導体チャネル層７は、第２被加工絶縁膜により保護されているので薬液によるダメージを受けない。
【００４９】
その後、まだ除去されていないフォトレジストパターンと、上記パターニングが施された第２の導電膜とをマスクとして、第２被加工絶縁膜を選択的にエッチングすることによりパターニングする。ここでのエッチングには、例えばフッ素を含むガスを用いたドライエッチング法を用いることができる。本実施の形態では、六フッ化硫黄（ＳＦ６）に酸素（Ｏ２）を加えたガスを用いてドライエッチングした。Ｏ２ガスを添加することによって、エッチング時の下層の半導体チャネル層７の還元反応によるダメージを抑制することができる。その後、フォトレジストパターンを除去する。
【００５０】
以上の結果、図７及び図８に示すように、一回の写真製版（ここでは第３回目の写真製版）の間に、半導体チャネル層７上の保護絶縁層９，１０，１１と、保護絶縁層８とが、上記第２被加工絶縁膜のパターニングによって形成されるとともに、電極体２８と、ソース配線１８ａと、ソース端子１９ａとが、上記第２の導電膜のパターニングによって形成される。また、上記第２被加工絶縁膜のパターニングによって、半導体チャネル層７のソース領域上には第１コンタクトホール１４が形成され、半導体チャネル層７のドレイン領域上には第２コンタクトホール１５が形成される。
【００５１】
なお、上述の電極体２８とは、保護絶縁層１０、及び、保護絶縁層９の保護絶縁層１０側の端部上に配設された第１ソース電極１２と、保護絶縁層１１、及び、保護絶縁層９の保護絶縁層１１側の端部上に配設された第１ドレイン電極１３とが、保護絶縁層９上にて繋がった構造体である。なお、図８に示されるように、電極体２８のうち、第１ソース電極１２及び第１ドレイン電極１３に対応する部分は、半導体チャネル層７上に直接的に配設されておらず、保護絶縁層９，１０，１１を介して半導体チャネル層７上に間接的に配設される。
【００５２】
その後、半導体チャネル層７と、第１ソース電極１２及び第１ドレイン電極１３とを電気的に接続する第２ソース電極１６及び第２ドレイン電極１７の材料である第３の導電膜を成膜する。本実施の形態では、第３の導電膜として、光透過性の酸化物系導電膜であるＩＴＯ膜（例えば、混合比がＩｎ２Ｏ３の重量％：ＳｎＯ２の重量％＝９０：１０）を用いる。ＩＴＯ膜は一般的に、常温中では結晶質（多結晶）構造が安定であるが、ここではスパッタリング法で、アルゴン（Ａｒ）に水素（Ｈ）を含むガス、例えば、水素（Ｈ２）ガスまたは水蒸気（Ｈ２Ｏ）などを混合したガスを用いて成膜することにより、厚さが１００ｎｍであり、非晶質状態を有するＩＴＯ膜を形成する。
【００５３】
次に、第４回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、第３の導電膜（非晶質ＩＴＯ膜）を選択的にエッチングすることによりパターニングする。ここでのエッチングには、例えばシュウ酸５ｗｔ％と水とからなるシュウ酸系薬液によるウェットエッチング法を用いることができる。
【００５４】
その後、まだ除去されていないフォトレジストパターンと、上記パターニングが施された第３の導電膜とをマスクとして、電極体２８を選択的にエッチングする。これにより、電極体２８のうち第１ソース電極１２及び第１ドレイン電極１３を繋いでいた、保護絶縁層９上の部分が除去される。つまり、ソース電極（第１及び第２ソース電極１２，１６）とドレイン電極（第１及び第２ドレイン電極１３，１７）とが電気的に分離する。なお、ここでのエッチングには、例えばＰＡＮ薬液によるウェットエッチング法を用いることができる。その後、フォトレジストパターンを除去する。
【００５５】
以上の結果、図９及び図１０に示すように、一回の写真製版（ここでは第４回目の写真製版）の間に、第２ソース電極１６及び第２ドレイン電極１７と、第２ドレイン電極１７の画素表示領域に対応する部分である画素電極２０と、ソース配線１８ｂと、ソース端子１９ｂとが、上記第３の導電膜のパターニングによって形成されるとともに、第１ソース電極１２及び第１ドレイン電極１３が、上記電極体２８のパターニングによって形成される。
【００５６】
なお、ＩＴＯなどからなる酸化物導電体からなる第２ソース電極１６及び第２ドレイン電極１７は、それぞれ第１コンタクトホール１４及び第２コンタクトホール１５を介して下層の半導体チャネル層７に直接接続されている。このような構成によれば、酸化物導電体以外の導電体からなる第１ソース電極１２及び第１ドレイン電極１３が半導体チャネル層７に直接接続される構成よりも、半導体チャネル層７のソース領域及びドレイン領域における還元反応を抑制することができる。この結果、半導体チャネル層７の特性劣化を抑制することができる。
【００５７】
以上によって第２ソース電極１６、第２ドレイン電極１７及び画素電極２０を形成した後、絶縁基板１の上面全体に、第３絶縁膜２１の材料である第３被加工絶縁膜を成膜する。本実施の形態では、第３被加工絶縁膜として、厚さが２００ｎｍである酸化シリコン（ＳｉＯ）膜と、厚さが１００ｎｍである窒化シリコン（ＳｉＮ）膜とを、この順にＣＶＤ法を用いて成膜した。
【００５８】
そして、第５回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、第３被加工絶縁膜及び第１絶縁膜６を選択的にエッチングすることによりパターニングする。ここでのエッチングには、例えばフッ素を含むガスを用いたドライエッチング法を用いることができる。本実施の形態では、六フッ化硫黄（ＳＦ６）に酸素（Ｏ２）を加えたガスを用いてドライエッチングした。その後、フォトレジストパターンを除去する。
【００５９】
以上の結果、図１１及び図１２に示すように、ゲート端子部のゲート用コンタクトホール２２、ソース端子部のソース用コンタクトホール２３、及び、共通配線接続部の共通電極用コンタクトホール２４が設けられた第３絶縁膜２１が、上記第３被加工絶縁膜のパターニングによって形成される。
【００６０】
その後、ゲート用コンタクトホール２２を介してゲート端子４と電気的に接続されたゲート端子パッド２５と、ソース用コンタクトホール２３を介してソース端子１９ａ，１９ｂと電気的に接続されたソース端子パッド２６と、共通電極用コンタクトホール２４を介して共通配線５と電気的に接続された対向電極２７との材料である第４の導電膜を成膜する。本実施の形態では、第４の導電膜として透光性導電膜を成膜する。透光性導電膜としては、ＩＴＯ膜（例えば、混合比がＩｎ２Ｏ３の重量％：ＳｎＯ２の重量％＝９０：１０）を用いる。ＩＴＯ膜は一般的に、常温中では結晶質（多結晶）構造が安定であるが、ここではスパッタリング法で、アルゴン（Ａｒ）に水素（Ｈ）を含むガス、例えば、水素（Ｈ２）ガスまたは水蒸気（Ｈ２Ｏ）などを混合したガスを用いて成膜することにより、厚さが１００ｎｍであり、非晶質状態を有するＩＴＯ膜を形成する。
【００６１】
そして、第６回目の写真製版工程でフォトレジストパターンを形成し、これをマスクとして、第４の導電膜（非晶質ＩＴＯ膜）を選択的にエッチングすることによりパターニングする。ここでのエッチングには、例えばシュウ酸５ｗｔ％と水とからなるシュウ酸系薬液によるウェットエッチング法を用いることができる。その後、フォトレジストパターンを除去する。
【００６２】
以上の結果、図１及び図２に示すように、ゲート用コンタクトホール２２を介してゲート端子４と電気的に接続されたゲート端子パッド２５と、ソース用コンタクトホール２３を介してソース端子１９ａ，１９ｂと電気的に接続されたソース端子パッド２６と、共通電極用コンタクトホール２４を介して共通配線５と電気的に接続された対向電極２７とが、上記第４の導電膜のパターニングによって形成される。なお、当該パターニングによって、対向電極２７にはスリット開口部２７ａが設けられる。以上により、図１及び図２に示したＦＦＳ−ＬＣＤ用のＴＦＴ基板が完成する。
【００６３】
液晶表示パネルの組み立ての際は、完成したＴＦＴ基板の表面に配向膜やスペーサを形成する。配向膜は、液晶を配列させるための膜であり、ポリイミド等で構成される。また、別途作製したカラーフィルタや配向膜を備えた対向基板を、本実施の形態に係るＴＦＴ基板と対向配置させて貼り合わせる。このとき、スペーサによってＴＦＴ基板と対向基板との間に隙間が形成され、その隙間に液晶層を形成して封止することによって、ＦＦＳモードの液晶表示パネルが形成される。これにより、当該液晶表示パネルを備える液晶表示装置は、対向電極２７と画素電極２０との間に発生する電界のうち、対向電極２７に関して画素電極２０と逆側に発生する横方向の電界によって、液晶を駆動することが可能となっている。
【００６４】
最後に、液晶表示パネルの外側に偏光板、位相差板及びバックライトユニット等を配設することによって液晶表示装置が完成する。
【００６５】
＜実施の形態のまとめ＞
以上のような本実施の形態に係るＴＦＴ基板及び液晶表示装置によれば、酸化物半導体からなる半導体チャネル層７上に、保護絶縁層９，１０，１１を介して、酸化物導電体以外の導電体（例えば金属層または合金層）からなる第１ソース電極１２及び第１ドレイン電極１３が配設される。このような構成によれば、ソース電極及びドレイン電極を形成する加工プロセスの際における、半導体チャネル層７のダメージを抑制することができる。したがって、ＴＦＴの特性及び信頼性を高めることができる。
【００６６】
また、本実施の形態では、酸化物導電体からなる第２ソース電極１６及び第２ドレイン電極１７が、半導体チャネル層７と、酸化物導電体以外の導電体からなる第１ソース電極１２及び第１ドレイン電極１３との間を接続する。このような構成によれば、従来技術では、半導体チャネル層７と第１ソース電極１２及び第１ドレイン電極１３との間に生じていた還元反応を抑制することができる。これにより、当該界面でのコンタクト特性を向上させることができ、オン電流値や移動度の値が向上するので、ＴＦＴの特性及び信頼性を高めることができる。
【００６７】
なお、仮に、半導体チャネル層７が、平面視においてゲート電極２の外周（端部）からはみ出して配設されている場合には、ゲート電極２の厚さにより当該ゲート電極２の外周に形成される段差部で耐圧が悪くなったり、段差部上方に形成されるソース電極及びドレイン電極の段切れ（段差部に起因する断線や断裂）が発生したりする可能性がある。
【００６８】
これに対して、本実施の形態では、半導体チャネル層７は、平面視においてゲート電極２の外周よりも内側に配設されている。これにより、ゲート電極２の上記段差部上方には、第１絶縁膜６と、保護絶縁層１０，１１が形成されることになるので、ゲート電極２と、ソース電極及びドレイン電極との間の耐圧を向上させることができる。また、半導体チャネル層７を覆うように保護絶縁層９，１０，１１が形成されることにより、ゲート電極２と第１ソース電極１２との間の電気的ショート（短絡）不良を抑制することができる。また、ソース電極及びドレイン電極のカバレッジ特性（被覆性）を高めることができるので、上記段差部に起因するソース電極及びドレイン電極の段切れ不良の発生を抑制することができる。
【００６９】
また、本実施の形態に係るＴＦＴ基板の製造方法によれば、一回の写真製版の間に、保護絶縁層９，１０，１１と、第１ソース電極１２及び第１ドレイン電極１３となる電極体２８とを形成し、一回の写真製版の間に第２ソース電極１６、第２ドレイン電極１７及び画素電極２０と、第１ソース電極１２及び第１ドレイン電極１３とを形成する。このような製造方法によれば、半導体チャネル層７を保護する保護絶縁層９，１０，１１を形成するための専用の写真製版を行わなくて済むことから、生産能力の低下を抑制することができるとともに、写真製版のマスク枚数の増加に伴う製造コストの増加を抑制することができる。
【００７０】
以上のように、本実施の形態によれば、酸化物半導体からなる半導体チャネル層７上に、保護絶縁層９，１０，１１を介して、酸化物導電体以外の導電体からなる第１ソース電極１２及び第１ドレイン電極１３が配設される。これにより、第１ソース電極１２及び第１ドレイン電極１３を形成する際の成膜及びエッチングによる、半導体チャネル層７へのダメージを抑制することができるのでＴＦＴの特性及び信頼性を高めることができる。また、ＴＦＴの半導体チャネル層７に、移動度の高い酸化物半導体膜を用いることにより、動作速度の速いＴＦＴの基板、及びそれを用いた液晶表示装置を、高い歩留まりで製造することができる。つまり、高性能のＴＦＴ基板及び液晶表示装置を、生産性良く製造することができる。
【００７１】
＜変形例＞
図１３及び図１４を参照して、本実施の形態の変形例に係るＴＦＴ基板の構成について説明する。図１３は、本変形例に係るＦＦＳ方式のＴＦＴ基板における画素部、及び、画素部（画素表示領域）外側のゲート端子部及びソース端子部の平面構成を示す図であり、図１４は、その断面構成を示す図である。図１４では、図１３に示すＸ１−Ｘ２線、Ｙ１−Ｙ２線及びＺ１−Ｚ２線に沿った断面が示されている。Ｘ１−Ｘ２線に沿った断面は、画素の配設領域（画素部）に対応する。Ｙ１−Ｙ２線に沿った断面は、ゲート配線３（図１４には図示せず）にゲート信号を供給するためのゲート端子４及びゲート端子パッド２５の配設領域（ゲート端子部）に対応する。Ｚ１−Ｚ２線に沿った断面は、ソース配線１８ａ，１８ｂ（図１４には図示せず）に表示信号を印加するためのソース端子１９ａ，１９ｂ及びソース端子パッド２６の配設領域（ソース端子部）に対応する。
【００７２】
本変形例では、実施の形態１の共通配線５及び画素電極２０の少なくともいずれか一方のパターンを一部変更して、画素電極２０の少なくとも一部が、平面視において共通配線の少なくとも一部と重なるように構成されている。このような重なり領域を形成することによって、画素電極２０には液晶容量に加えて補助容量が形成されるため、画素電極２０に書き込まれた映像信号の電荷の保持特性が向上する。したがって、輝度ムラのような表示不良を抑制することができ、さらに高い表示品質を有するＦＦＳモードの液晶表示パネル（液晶表示装置）を実現することができる。
【００７３】
なお、上記の実施の形態１及び変形例においては、本発明をＦＦＳモードの液晶表示パネル（液晶表示装置）へ適用した場合を例示して説明を行った。しかし、ＴＦＴ部と当該ＴＦＴ部に接続される画素電極２０に関する構造については、ＦＦＳ−ＬＣＤに限られず、酸化物導電体を画素電極に用いたＬＣＤであれば、例えば、ＴＮ（Twisted Nematic）モードの透過型ＬＣＤにも適用することができる。
【００７４】
ＴＮモードの透過型ＬＣＤに適用した場合においては、実施の形態１のＴＦＴ部の基本的な構成と画素電極２０との接続構造までは同様の構成を用いることができ、ＴＦＴ基板上に配設される共通配線５及び対向電極２７の構成が省略される。そして、ＴＦＴ基板上に配設される対向電極２７に代えて、カラーフィルタや配向膜を備えた対向基板上に画素表示領域全面にわたってＩＴＯ膜などの酸化物導電体により形成される対向電極が配設される。そのような構成において、ＴＦＴ基板上に配設される画素電極２０と、対向基板上に配設される対向電極との間に発生する電界によって液晶を駆動するように部分的に変更するとよい。
【００７５】
このように変更した構成においても、実施の形態１において得られる基本的な効果が得られる。つまり、第１ソース電極１２及び第１ドレイン電極１３を形成する際の成膜及びエッチングによる、半導体チャネル層７へのダメージを抑制することができるので、ＴＦＴの特性及び信頼性を高めることができる効果が得られる。あるいは、ＴＦＴの半導体チャネル層７に、移動度の高い酸化物半導体膜を用いることにより、動作速度の速いＴＦＴの基板、及びそれを用いた液晶表示装置を、高い歩留りで製造することができる効果が得られる。つまり、高性能のＴＦＴ基板及び液晶表示装置を、生産性良く製造することができる効果について同様に得ることができる。
【００７６】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００７７】
１  絶縁基板、２  ゲート電極、５  共通配線、６  第１絶縁膜、７  半導体チャネル層、９，１０，１１  保護絶縁層、１２  第１ソース電極、１３  第１ドレイン電極、１４  第１コンタクトホール、１５  第２コンタクトホール、１６  第２ソース電極、１７  第２ドレイン電極、２０  画素電極、２１  第３絶縁膜、２４  共通電極用コンタクトホール、２７  対向電極、２８  電極体。
【図１】
0006422310.tif 000002
【図２】
0006422310.tif 000003
【図３】
0006422310.tif 000004
【図４】
0006422310.tif 000005
【図５】
0006422310.tif 000006
【図６】
0006422310.tif 000007
【図７】
0006422310.tif 000008
【図８】
0006422310.tif 000009
【図９】
0006422310.tif 000010
【図１０】
0006422310.tif 000011
【図１１】
0006422310.tif 000012
【図１２】
0006422310.tif 000013
【図１３】
0006422310.tif 000014
【図１４】
0006422310.tif 000015