(57)【特許請求の範囲】
【請求項１】
第１の主面に形成され、外部インターフェースが搭載された第１の配線層と、前記第１の主面に対向する第２の主面に形成され、前記第１の配線層に対向する第２の配線層と、前記第１の配線層と前記第２の配線層とを繋ぐ第１のビアとを有するフレームグラウンド部と、
前記第１の主面に形成され、信号配線によって前記外部インターフェースと接続された回路部品が搭載された第３の配線層と、前記第２の主面に形成され、前記第３の配線層に対向する第４の配線層と、前記第３の配線層と前記第４の配線層とを繋ぐ第２のビアとを有する第１のシグナルグラウンド部と、
前記第１の主面に形成され、第１の配線層と前記第３の配線層との間に介在する第５の配線層と、前記第２の主面に形成され、第２の配線層と前記第４の配線層との間に介在する第６の配線層と、前記第５の配線層と前記第６の配線層とを繋ぐ第３のビアとを有する第２のシグナルグラウンド部と、
前記第３の配線層と前記第５の配線層とを、または前記第４の配線層と前記第６の配線層とを接続する第１の接続部材と、
前記第５の配線層と前記第１の配線層とを、または前記第６の配線層と前記第２の配線層とを接続する第２の接続部材と、
を備え、
前記第１のシグナルグラウンド部は、前記第３の配線層または前記第４の配線層に第１の誘電体層を挟んで対向し、かつ前記第５の配線層または前記第６の配線層に第２の誘電体層を挟んで対向するべたの導体である第１の内層の配線層と、前記第１の内層の配線層と前記第３の配線層または前記第４の配線層とを繋ぐ第４のビアとを有し、
前記第１の内層の配線層は、前記第５の配線層および前記第６の配線層とビアで接続されていない
ことを特徴とする回路基板。
【請求項２】
前記第３の配線層と前記第５の配線層とは、第１のスリットを介して分離されていることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記第１の配線層と前記第５の配線層とは、第２のスリットを介して分離されていることを特徴とする請求項２に記載の回路基板。
【請求項４】
前記第１のスリットおよび前記第２のスリットは、互いに平行であることを特徴とする請求項３に記載の回路基板。
【請求項５】
前記第５の配線層は、四方から前記第３の配線層を囲むことを特徴とする請求項１から４のいずれか１項に記載の回路基板。
【請求項６】
前記第２のシグナルグラウンド部は、第３のスリットを介して分離されており、前記第３のスリットをまたぐキャパシタが配置されたことを特徴とする請求項１から５のいずれか１項に記載の回路基板。
【請求項７】
前記第２のシグナルグラウンド部は、長手方向に沿った第４のスリットを介して、分離されており、前記第４のスリットをまたぐ、少なくとも一つの接続部材を有することを特徴とする請求項３に記載の回路基板。
【請求項８】
前記第１のスリット、前記第２のスリットおよび前記第４のスリットが互いに平行であることを特徴とする請求項７に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板に係り、特に外来ノイズに起因する機器の誤動作の低減構造に関する。
【背景技術】
【０００２】
近年、電子機器の小型化、高集積化が進み、機器を電気的にシールドする筐体の面積が縮小化されてきている。プリント配線基板などの回路基板においても、高密度実装化に伴い、ＬＳＩ等の実装部品の微細化、低電圧化が顕著になってきている。筐体面積の縮小化、実装ＬＳＩ部品の微細化及び低電圧化は静電気等の外来ノイズによる機器の回路の誤動作を招く確率を高くする結果となっている。
【０００３】
そこで、外来電磁ノイズが回路部品に伝搬するのを低減するために、種々の方法が提案されている。例えば特許文献１では、外部インターフェースコネクタが実装されるメインフレームグラウンド配線と対向するように間隔をあけて配置されたガードフレームグラウンド配線とを備えたプリント基板が開示されている。
【０００４】
また、特許文献２では、接地接続点から延びるフレームグラウンドとシグナルグラウンドとの間にスリットを形成し、スリットを接続する接続部を設けることで、接続部を介して外来ノイズを伝搬させ、ノイズ分散効果をもたせるようにしたプリント回路板が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１４−３６１３８号公報
【特許文献２】特許第５０６３５２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、フレームグラウンドパターンと接地接続点までのインピーダンスが高い場合に、印加された外来ノイズが効率よく接地接続点へ伝搬することができず、放射電磁界へと、形態を変化させ、基板内部のＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などの搭載部品の動作を煽らせ、誤動作を生じるなどの影響を与える場合がある。
【０００７】
本発明は、上記に鑑みてなされたもので、搭載部品の誤動作を抑制し、信頼性の高い回路基板を得ることを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明は、第１の主面に形成され、外部インターフェースが搭載された第１の配線層と、前記第１の主面に対向する第２の主面に形成され、前記第１の配線層に対向する第２の配線層と、前記第１の配線層と前記第２の配線層とを繋ぐ第１のビアとを有するフレームグラウンド部と、前記第１の主面に形成され、信号配線によって前記外部インターフェースと接続された回路部品が搭載された第３の配線層と、前記第２の主面に形成され、前記第３の配線層に対向する第４の配線層と、前記第３の配線層と前記第４の配線層とを繋ぐ第２のビアとを有する第１のシグナルグラウンド部と、前記第１の主面に形成され、第１の配線層と前記第３の配線層との間に介在する第５の配線層と、前記第２の主面に形成され、第２の配線層と前記第４の配線層との間に介在する第６の配線層と、前記第５の配線層と前記第６の配線層とを繋ぐ第３のビアとを有する第２のシグナルグラウンド部と、前記第３の配線層と前記第５の配線層とを、または前記第４の配線層と前記第６の配線層とを接続する第１の接続部材と、前記第５の配線層と前記第１の配線層とを、または前記第６の配線層と前記第２の配線層とを接続する第２の接続部材と、を備え、前記第１のシグナルグラウンド部は、前記第３の配線層または前記第４の配線層に第１の誘電体層を挟んで対向し、かつ前記第５の配線層または前記第６の配線層に第２の誘電体層を挟んで対向するべたの導体である第１の内層の配線層と、前記第１の内層の配線層と前記第３の配線層または前記第４の配線層とを繋ぐ第４のビアとを有し、前記第１の内層の配線層は、前記第５の配線層および前記第６の配線層とビアで接続されていないことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、搭載部品の誤動作を抑制し、信頼性の高い回路基板を得ることができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１における回路基板を示す上面図
【図２】図１のＡ−Ａ断面図
【図３】実施の形態１の回路基板の内部グラウンド層を示す図
【図４】実施の形態２における回路基板を示す断面図
【図５】実施の形態２の回路基板の内部グラウンド層を示す図
【図６】実施の形態３における回路基板を示す断面図
【図７】実施の形態３の回路基板の内部グラウンド層を示す図
【図８】実施の形態４における回路基板を示す上面図
【図９】図８のＣ−Ｃ断面図
【図１０】実施の形態５における回路基板を示す断面図
【図１１】実施の形態６における回路基板を示す上面図
【図１２】実施の形態７における回路基板を示す上面図
【図１３】実施の形態８における回路基板を示す上面図
【図１４】実施の形態９における回路基板を用いた回路装置を示す斜視図
【発明を実施するための形態】
【００１１】
以下に、本発明の実施の形態にかかる回路基板を図面に基づいて詳細に説明する。なお、これらの実施の形態により、この発明が限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、以下に示す図面においては、理解の容易のため各層あるいは各部材の縮尺が現実と異なる場合があり、各図面間においても同様である。また、断面図であっても、図面を見易くするためにハッチングを付さない場合がある。
【００１２】
実施の形態１．
図１は、実施の形態１における回路基板を示す上面図、図２は図１のＡ−Ａ断面図、図３は、実施の形態１の回路基板の内部グラウンド層を示す図である。実施の形態１の回路基板１は、４層構造の多層配線基板からなり、表層部を構成する第１層基板部１０の銅箔からなる第１層配線部１２が、周縁部の２辺にわたり配設されたフレームグラウンド部１２ＦＧと、主回路部１２ＭＣとを有する。フレームグラウンド部１２ＦＧには、外部インターフェース６０が搭載される。主回路部１２ＭＣには、信号配線５１によって外部インターフェース６０と接続された回路部品である制御用ＩＣ５０が搭載される制御用ＩＣ搭載領域５０Ｒを有する。そして主回路部１２ＭＣとフレームグラウンド部１２ＦＧとの間に、第１のスリットＳ１および第２のスリットＳ２とを介してシグナルグラウンド部１２ＳＧが、介在している。主回路部１２ＭＣと、シグナルグラウンド部１２ＳＧと、フレームグラウンド部１２ＦＧは、少なくとも１か所で、被接続部であるシグナルグラウンド部１２ＳＧおよびフレームグラウンド部１２ＦＧとは形状または材質の異なる接続部材を介して、接続される。主回路部１２ＭＣとフレームグラウンド部１２ＦＧとの間に、シグナルグラウンド部１２ＳＧが、介在しているとは、主回路部１２ＭＣとフレームグラウンド部１２ＦＧと、シグナルグラウンド部１２ＳＧとのレイアウトが、空間的に介在する配置となっていることをいうものとする。
【００１３】
各層を構成する第１層基板部１０は、エポキシ樹脂からなる第１層誘電体部１１に貼着された銅箔からなる第１層配線部１２をパターニングして形成されたフレームグラウンド部１２ＦＧと、主回路部１２ＭＣとを有する。主回路部１２ＭＣとフレームグラウンド部１２ＦＧとの間に、第１のスリットＳ１を介してシグナルグラウンド部１２ＳＧが、介在している。主回路部１２ＭＣと、シグナルグラウンド部１２ＳＧと、フレームグラウンド部１２ＦＧは、少なくとも１か所で、被接続部とは形状または材質の異なる接続部材を介して、接続される。主回路部１２ＭＣと、シグナルグラウンド部１２ＳＧとの間は接続部材７１ａ，７１ｂで接続される。シグナルグラウンド部１２ＳＧと、フレームグラウンド部１２ＦＧとの間は接続する接続部材７２ａ，７２ｂで接続される。これら接続部材７１ａ，７１ｂ，７２ａ，７２ｂは、必要とされるインダクタンス成分に応じて幅および長さを決定すればよい。接続部材７１ａ，７１ｂ，７２ａ，７２ｂは、配線層の形成と同一工程で形成しても良いし、別途後で形成してもよい。
【００１４】
フレームグラウンド部１２ＦＧは、外部インターフェース６０およびアース電位となる安定な大地等の接続箇所に電気的に接続する接地接続部ＧＰを有する。フレームグラウンド部ＦＧは、外部インターフェース６０に接続される一方あるいは金属フレームなどの安定な接続箇所である接地接続部ＧＰに接続されるが、必ずしも外部インターフェース６０に直流接続されなくてもよい。主回路部１２ＭＣは、ここでは領域のみを示しているが、配線パターンが形成されており、制御用ＩＣ５０が、信号配線５１に接続された制御用ＩＣ搭載領域５０Ｒに面実装される。また、主回路部１２ＭＣには、外部インターフェース６０と制御用ＩＣ５０との接続のための信号配線５１が形成されている。なお主回路部１２ＭＣと、シグナルグラウンド部１２ＳＧは、フレームグラウンド部１２ＦＧと同様、第１層配線部１２で形成され、第１のシグナルグラウンド、第２のシグナルグラウンドということもできる。
【００１５】
ただし、主回路部１２ＭＣには、トランジスタなどの能動素子、メモリ等の受動素子が搭載され、機能回路を構成するのに対し、シグナルグラウンド部１２ＳＧは、機能回路を構成することなく、基本的に基準電位を維持するための接地線としての機能のみを有する基本的に同一幅の導体パターンで構成されるものである。またフレームグラウンド部１２ＦＧは、金属フレームなどの安定な接続箇所である接地接続部ＧＰに接続され、基本的に同一幅の導体パターンで構成されるものである。
【００１６】
第１のスリットＳ１を跨ぐように一定幅の銅箔からなる接続部材７１ａ，７１ｂが配置され主回路部１２ＭＣおよびシグナルグラウンド部１２ＳＧが電気的に接続される。シグナルグラウンド部１２ＳＧとフレームグラウンド部１２ＦＧは第２のスリットＳ２で隔たれており、両者を跨ぐように第２の接続部材７２ａ，７２ｂが配置されている。
【００１７】
フレームグラウンド部１２ＦＧにおいて外部インターフェース６０が接続される第１のフレームグラウンド部１２ＦＧ１と接地接続部ＧＰを有する第２のフレームグラウンド部１２ＦＧ２は第３のスリットＳ３で隔たれており、両者を跨ぐように第３の接続部材７３が配置されている。なお第３の接続部材７３についても、被接続部である第１のフレームグラウンド部１２ＦＧ１および第２のフレームグラウンド部１２ＦＧ２とは形状または材質の異なる接続部材が用いられる。また、第３の接続部材７３は、特に接続部材を構成するのではなく、フレームグラウンド部１２ＦＧと同一材質でフレームグラウンド部１２ＦＧのパターン配線を構成していてもよい。
【００１８】
本実施の形態1の回路基板は、図２に断面図を示すように、最表層である第１層基板部１０と、第２層基板部２０と、第３層導体部３０と、第４層基板部４０とが順次積層されている。第１層基板部１０は、ガラスエポキシ基板からなる第１層誘電体部１１と第１層誘電体部１１に貼着された銅箔をパターニングして形成した第１層配線部１２とで構成されている。第２層基板部２０と、第４層基板部４０も第１層基板部１０と同様の構成である。第２層基板部２０は第２層誘電体部２１と第２層誘電体部２１に貼着された銅箔をパターニングして形成した第２層配線部２２とで構成されている。第４層基板部４０は第４層誘電体部４１と第４層誘電体部４１に貼着された銅箔をパターニングして形成した第４層配線部４２とで構成されており、表面側に第４層配線部４２が来るように第４層誘電体部４１が第３層導体部３０に当接している。そして第３層導体部３０は、図３に示すように、全面にわたってべたの銅箔で構成されており、基準グラウンドとしてのグラウンド導体を構成する。ＶＣはビア形成領域である。そして各層の配線は、必要箇所に形成されたビアで相互接続される。
【００１９】
図２は図１におけるＡ−Ａ断面である。図２において、ビアＶ14は、第１層配線部１２の主回路部１２ＭＣから第４層基板部４０の主回路部４２ＭＣあるいは第１層フレームグラウンド部１２ＦＧから第４層フレームグラウンド部４２ＦＧに貫通し、両者を相互接続するものである。図中、主回路部１２ＭＣ、主回路部４２ＭＣを含む主回路部全体を主回路領域ＭＣ、シグナルグランド部１２ＳＧを含むシグナルグラウンド領域をＳＧ、フレームグランド部１２ＦＧを含む各層のフレームグランド領域をＦＧとした。ビアの内部は、絶縁膜を介して内部に導体層が充填されるようにしてもよいし、接続をしない層では、ビア形成領域ＶＣに当該層の配線が存在しないように回路設計を行うことで、所望の層間での相互接続が可能となる。ビアＶ34は、第３層導体部３０から第４層基板部４０の主回路部４２ＭＣに貫通し、両者を相互接続するものである。ビアＶ13は、第１層基板部１０から第３層導体部３０に貫通し、両者を相互接続するものである。ビアＶ134は、第１層配線部１２のシグナルグラウンド部１２ＳＧから第３層導体部３０を経て第４層配線部４２のシグナルグラウンド部４２ＳＧに貫通し、３者を相互接続するものである。
【００２０】
上記構成によれば、制御用ＩＣ５０が搭載される主回路部１２ＭＣは、回路基板１の周縁部の２辺に沿って形成されたフレームグラウンド部１２ＦＧに対して、シグナルグラウンド部１２ＳＧを介して、対向配置されている。そして、シグナルグラウンド部１２ＳＧと主回路部１２ＭＣとの間には第１のスリットＳ１、フレームグラウンド部１２ＦＧと、シグナルグラウンド部１２ＳＧとの間には第２のスリットＳ２が互いに平行に配置されている。その結果、最小限の面積で外来ノイズが主回路部１２ＭＣに至るまでの電気的結合を緩和することができ、外来ノイズの伝搬を低減することができる。そして、外部インターフェース６０を介して外来ノイズが入ってきたとしても、フレームグラウンド部１２ＦＧから、ビアＶ14を介して、第４層配線部４２のフレームグラウンド部４２ＦＧに到達し、第４層配線部から抜けるパスを初めとし、各配線部内、および垂直方向のパスを通り、減衰しながら抜けていくため、外来ノイズは主回路部１２ＭＣ，４２ＭＣに与える影響を低減できる。
【００２１】
また、第１層配線部１２で、フレームグラウンド部１２ＦＧから、シグナルグラウンド部１２ＳＧに、外来ノイズが入ったとしても、主回路部１２ＭＣとの間には第２のスリットＳ２があり、主回路部１２ＭＣへの外来ノイズの伝搬は抑制される。図２に示すように、シグナルグラウンド部１２ＳＧには、ビアＶ134が形成されている。ビアＶ134は、第１層配線部１２のシグナルグラウンド部１２ＳＧから第３層導体部３０を経て第４層配線部４２のシグナルグラウンド部４２ＳＧに接続される構成となるため主回路部１２ＭＣ，４２ＭＣに与える影響を低減できる。
【００２２】
さらにまた、第１層配線部１２で、フレームグラウンド部１２ＦＧから、シグナルグラウンド部１２ＳＧを経て、外来ノイズが主回路部１２ＭＣに入ったとしても、主回路部１２ＭＣには、ビアＶ14が形成されている。ビアＶ13は、第１層配線部１２の主回路部１２ＭＣから第４層配線部４２の主回路部４２ＭＣに到達する。ビアＶ34の存在により、第４層配線部４２の主回路部４２ＭＣに到達した外来ノイズは、大面積の第３層導体部３０内に伝搬する。以上のように、外来ノイズが入ったとしても、主回路部１２ＭＣ，４２ＭＣ上の制御用ＩＣ５０への影響は小さくなる。
【００２３】
なお、シグナルグラウンド部１２ＳＧは、最表層同士をつなぐ貫通孔であるビアで接続されており、内層の少なくとも１層である、第３層導体部３０と接続されている。これにより、垂直方向への外来ノイズのパスを形成することができ、これによりシグナルグラウンド部１２ＳＧをグラウンドとして安定させることができる。
【００２４】
図２では、シグナルグラウンド部ＳＧは、３層にわたって表示されているが、１層のみであっても、複数層であってもよい。
【００２５】
また、シグナルグラウンド部１２ＳＧ，４２ＳＧは、最表層同士をつなぐ貫通孔であるビアＶ14で接続されており、内層のすべての導体層において、回路基板の厚さ方向に配列されたシグナルグラウンド内層２２Ｇを形成している。これにより、垂直方向への外来ノイズのパスを形成することができ、外来ノイズが主回路領域ＭＣに入るのを抑制することができる。
【００２６】
第１層配線部１２の主回路部１２ＭＣおよびシグナルグラウンド部１２ＳＧは第１のスリットＳ１によって隔たれているが、両者はビアを介して内層に配置される第３層導体部３０と接続され電気的に接続される。
【００２７】
主回路部１２ＭＣとシグナルグラウンド部１２ＳＧとの間の第１のスリットＳ１を跨ぐように配置される接続部材７１ａ，７１ｂは２箇所それぞれ明記しているが、個数および箇所もこれに限らない。
【００２８】
また、シグナルグラウンド部１２ＳＧとフレームグラウンド部１２ＦＧ間に配置される第２のスリットＳ２を跨ぐように配置される接続部材７２ａ，７２ｂについても、２箇所それぞれ明記しているが、個数および箇所もこれに限らない。
【００２９】
実施の形態１において、フレームグラウンド部１２ＦＧを分断する第３のスリットＳ３を跨ぐように配置される接続部材７３は１箇所明記しているが、個数および箇所はこれに限らない。
【００３０】
また、主回路部１２ＭＣ上に実装される実装部品として制御用IＣ５０を示しているが、実装部品の個数および実装箇所は実施の形態１に限らず、その他部品も実装されてもよい。第４層配線部４２の主回路部４２ＭＣについても同様である。
【００３１】
また、主回路部１２ＭＣに入る信号配線５１は外部インターフェース６０からの制御信号用の配線であってもよいし、電源配線であってもよく任意の種類の配線、任意の配線本数、任意の接続箇所であってよい。
【００３２】
各スリットは、好ましくは１ｍｍ以上３ｍｍ以下とするのがよいが、これに限らない。１ｍｍに満たないと、スリットとして離間した状態を形成しにくい。また３ｍｍを超えると、部品実装面積の縮小を招くことになり、実用的ではない。
【００３３】
なお、実施の形態１の回路基板においては、３層の誘電体層を含む、４層構造の回路基板を用いたが、実際のプリント基板では、導体層が４層、６層、８層、１０層・・・と多層であることが多く、本実施の形態においても３層に限ったものではない。
【００３４】
各層間におけるビアについては、ビアの数、箇所に関して図２に記載したものに限らず、適宜変更可能である。
【００３５】
実施の形態１に係る接地接続部ＧＰは外部インターフェース６０に対して対角線上に1箇所配置されているが、箇所、配置数ともこれに限らない。またフレームグラウンドパターンも形状、配置箇所はこれに限らない。また、接地接続部ＧＰを配置するためのフレームグラウンドパターンがいずれかの箇所で接続部材によってシグナルグラウンド部１２ＳＧに電気的に接続されていれば、必ずしもフレームグラウンド部１２ＦＧ間がパターン上で接続されている必要はない。
【００３６】
また、接続部材７１ａ，７１ｂ，７２ａ，７２ｂ，７３は、接続部材の両側の配線と形状または材質のいずれかが異なっていればよいものとする。例えばキャパシタ、インダクタ、レジスタ、ノイズフィルタ、ジャンパ配線などから選択すればよい。
【００３７】
上記のように構成された回路基板１について、図１に示す外部インターフェース６０に数ｋＨｚ以上の高周波成分を含んだ外来電磁ノイズが印加された場合について説明する。外来ノイズとしては、たとえば静電気ノイズあるいはシールドケーブルからの伝導ノイズがある。外来ノイズが印加された時、多くの場合、外来ノイズは外部インターフェース６０の金属部からフレームグラウンド部１２ＦＧを通って接地接続部ＧＰをはじめとする導電性のケースあるいはアースなどの安定した電位に伝搬する。このとき、主回路１２ＭＣとフレームグラウンド部１２ＦＧとの間には、シグナルグラウンド部１２ＳＧが存在するため、主回路部１２ＭＣへの外来ノイズの伝搬は抑制される。フレームグラウンド部１２ＦＧに外来ノイズが伝搬した場合、接続部材７２ａ，７２ｂを介して、シグナルグラウンド部１２ＳＧ上に伝搬パスが形成され、ノイズが伝搬する。このとき、主回路１２ＭＣとシグナルグラウンド部１２ＳＧとの間には第１のスリットＳ１が介在するため、主回路１２ＭＣへのノイズの伝搬は抑制される。仮に接続部材７１ａ，７１ｂを介して、シグナルグラウンド部１２ＳＧから主回路１２ＭＣにノイズが伝搬する場合もあるが、接続部材７１ａ,７１ｂ,７２ａ,７２ｂの特性および配置箇所、シグナルグラウンド部１２ＳＧの形状、接続状態を調整することで主回路１２ＭＣへのノイズ結合を低減することが可能となる。
【００３８】
この際、外来ノイズは、最も低インピーダンスとなる箇所の接続部材を通って、フレームグラウンド部１２ＦＧにとりつけられた接地接続部ＧＰをはじめとする導電性のケースあるいはアースなどの安定した電位に伝搬する。そこで接続部材のインダクタンスＬおよびキャパシタンスＣを調整することで、周波数依存性を持たせることもでき制御用ＩＣ５０が誤動作する特定周波数のノイズのみ設置接続部ＧＰへ伝搬し易くなるようにすることができる。
【００３９】
また、外来ノイズの伝搬パスは、同一の基板上だけでなく、図２に示すように、ビアを介した垂直方向での伝搬パスも有効に作用する。図２中、接続箇所に×印を付しており、例えばビアＶ14は、第１層配線部１２と第４層配線部４２とを接続するものである。ビアＶ34は、第３層導体部３０と第４層配線部４２とを接続するものである。ビアＶ13は、第１層配線部１２と第３層導体部３０とを接続するものである。なお、図２に示すように、層を問わず主回路領域ＭＣ、シグナルグラウンド領域ＳＧ、フレームグラウンド領域ＦＧとよぶことにする。そして各層の主回路、例えば第１層配線部１２の主回路部は１２ＭＣ，第１層配線部１２のシグナルグラウンド部は１２ＳＧ、第１層配線部１２のフレームグラウンド部は１２ＦＧとしている。
【００４０】
以上説明したように、シグナルグラウンド部１２ＳＧを外来ノイズ抑制のための導体としてだけではなく、ノイズ伝搬経路としても機能させることで、外部インターフェース６０と接地接続部ＧＰまでの高周波インピーダンスを低下させ、効率よく筐体アースなどへノイズを伝搬させることができる。第１のスリットＳ１および第２のスリットＳ２が平行にパターン間に配置されているため、より、確実にノイズの主回路部１２ＭＣへの伝搬を抑制することができる。そしてさらに接続部材の配置箇所、キャパシタ、インダクタ、レジスタ特性などを調整することによりシグナルグラウンド部１２ＳＧへのノイズ伝搬量、周波数を抑制することができる。以上の構成により、各層の主回路領域ＭＣへのノイズの伝搬を抑制することができる。
【００４１】
また、実施の形態１に係るシグナルグラウンド部１２ＳＧは最表層である第１層配線部１２に配置されたが、内層に配置してもよい。シグナルグラウンド部を内層に配置する構成については後述する。
【００４２】
実施の形態２．
図４は、実施の形態２における回路基板を示す断面図、図５は、実施の形態２の回路基板の第３層導体部３０を構成する内部グラウンド層を示す図である。実施の形態２の回路基板１は、実施の形態１の回路基板１と同様、４層構造の多層配線基板からなり、実施の形態１と異なるのは、第３層導体部３０が、主回路領域ＭＣとシグナルグラウンド領域ＳＧとの間に相当する部分でスリットＳ0を有している点である。他部については、実施の形態１の回路基板１と同様であるため、ここでは説明を省略する。同一部位には同一符号を付した。
【００４３】
実施の形態１と比較して、シグナルグラウンド部１２ＳＧが、最も面積が広く、グラウンドとして安定している内層シグナルグラウンドである第３層導体部３０の大面積部分に対してビアで接続されていない構成である。つまり、図４および図５に示すように、第３層導体部３０にもスリットＳ0が形成されており、電流パスが狭くなっており、第１層配線部１２のシグナルグラウンド部１２ＳＧと主回路部１２ＭＣとは内層シグナルグラウンドである第３層導体部３０を介しても直接そのままの電流パスで接続されているわけではない。従って、外来ノイズが、第３層導体部３０を介してシグナルグラウンド部１２ＳＧから主回路部１２ＭＣに伝搬するのを防ぐことができる。
【００４４】
上記構成により、実施の形態１の回路基板１による効果に加え、外来ノイズの伝搬パスが第３層導体部３０を介して直接伝搬されるのを防ぎ、主回路領域ＭＣとシグナルグラウンド領域ＳＧとの間で伝搬しにくい構成となっている。上記構成とすることで、制御用ＩＣ５０が配置される主回路部１２ＭＣとの結合を緩和することで、ノイズによる誤動作を抑制することができる。一方、第３層導体部３０内での伝搬パスは制限される。
【００４５】
なお、ビア形成領域ＶＣおよびビアの数については、実施の形態に記載したものに限定されるものではない。
【００４６】
実施の形態３．
図６は、実施の形態３における回路基板を示す断面図、図７は、実施の形態３の回路基板の第３層導体部３０を構成する内部グラウンド層を示す図である。実施の形態３の回路基板１は、実施の形態１の回路基板１と同様、４層構造の多層配線基板からなる。実施の形態１の回路基板１と異なるのは、シグナルグラウンド部１２ＳＧ直下の領域で、最表層同士をつなぐ貫通孔に形成されたビアＶ1234で接続されており、内層のすべての導体層において、回路基板１の厚さ方向に配列されたシグナルグラウンド内層２２ＳＧ，３０ＳＧを形成したことを特徴とする。また第３層導体部３０は、シグナルグラウンド部ＳＧに対応する領域が内層スリットＳ01を介して分離された形状をとる。
【００４７】
実施の形態３における回路基板は、上記構成により、回路基板の厚さ方向のノイズ伝搬パスを大きくとることができる一方で、シグナルグラウンド内層３０ＳＧを層内で分離することで、第３層導体部３０を介してノイズが直接伝搬するのを防ぎ、主回路ＭＣ上の制御用ＩＣ５０の誤動作を低減することができる。
【００４８】
実施の形態４．
図８は、実施の形態４における回路基板を示す上面図、図９は、図８のＣ−Ｃ断面を示す図である。実施の形態４の回路基板１は、実施の形態１の回路基板１と同様、４層構造の多層配線基板からなる。実施の形態１の回路基板１と異なるのは、シグナルグラウンド部１２ＳＧが、第１層配線部１２には存在せず、第２層配線部に形成され、第２層シグナルグラウンド部であるシグナルグラウンド内層２２ＳＧを構成した点である。つまり、シグナルグラウンド領域ＳＧは、最表層である第１層配線部１２の主回路部１２ＭＣと対向する領域を有し、最表層である第１層配線部１２に隣接する第２層配線部２２に形成されている。そして第２層配線部２２の第２層シグナルグラウンド部であるシグナルグラウンド内層２２ＳＧと第３層導体部３０とがビアＶ23で接続されている。また、最表層のフレームグラウンド部１２ＦＧおよび４２ＦＧ同士は、最表層同士をつなぐビアＶ14で接続されている。
【００４９】
第３層導体部３０の形状としては、シグナルグラウンド部ＳＧに対応する領域が内層スリットＳ01を介して分離された、図７に示した形状でもよい。また図５に示したように一部がつながっている形状であってもよい。
【００５０】
実施の形態４における回路基板は、上記構成により、シグナルグラウンド領域ＳＧが、内層に形成されているため、最表層の主回路部領域ＭＣを広くとることができ、部品搭載領域の面積を増大することができる。その結果、より小型化を図ることができる。
【００５１】
実施の形態５．
図１０は、実施の形態５における回路基板を示す断面図である。実施の形態５の回路基板１は、実施の形態１の回路基板１と同様、４層構造の多層配線基板からなる。実施の形態１の回路基板１と異なるのは、シグナルグラウンド部１２ＳＧが、第３層導体部３０と接続されず、最表層にのみ形成されている点である。つまり、シグナルグラウンド領域ＳＧは、最表層である第１層配線部１２と第４層配線部４２にのみ形成されており、内層とは電気的に接続されていない。第１層配線部１２と第４層配線部４２のシグナルグラウンド部１２ＳＧ、４２ＳＧは、ビアＶ14で接続されている。他の部分については実施の形態１と同様であり、同一部位には同一符号を付した。
【００５２】
実施の形態５の回路基板によれば、実施の形態１の回路基板１と比較して、外来ノイズの伝搬パスが内層に伝達されることなく、表層のみで効率よく伝搬されるという効果を奏する。
【００５３】
実施の形態６．
図１１は、実施の形態６における回路基板を示す上面図である。実施の形態６の回路基板１は、実施の形態１の回路基板１と同様、４層構造の多層配線基板からなる。実施の形態１の回路基板と異なるのは、シグナルグラウンド部１２ＳＧの形状が主回路部１２ＭＣの周囲を囲むように配置されている構成となっている。
【００５４】
主回路部１２ＭＣとシグナルグラウンド部１２ＳＧとの間の第１のスリットＳ１を跨ぐように配置される接続部材７１ａ，７１ｂ，７１ｃ，７１ｄと４か所設けている。個数および箇所もこれに限らない。
【００５５】
フレームグラウンド部１２ＦＧとシグナルグラウンド部１２ＳＧとの接続は実施の形態１の接続部材７２ａ，７２ｂに加え、コーナー部に接続部材７２ｃを形成し、これら接続部材７２ａ，７２ｂ，７２ｃを介して接続され、電気的に導通する。
【００５６】
フレームグラウンド部１２ＦＧを分断する第３のスリットＳ３を跨ぐように配置される接続部材７３は１箇所明記しているが、個数および箇所はこれに限らない。
【００５７】
シグナルグラウンド部１２ＳＧを外部インターフェース６０の部分で分断する第５のスリットＳ５を跨ぐように配置される接続部材７６は１箇所明記しているが、個数および箇所はこれに限らない。
【００５８】
なおシグナルグラウンド部１２ＳＧの形状は主回路部１２ＭＣの周囲を取り囲む形状であれば、コの字形状でもよい。
【００５９】
実施の形態６の回路基板では、主回路領域ＭＣは４方をシグナルグラウンド領域ＳＧで囲まれているため、より、確実に外来ノイズが主回路１２ＭＣをはじめとする主回路領域ＭＣに伝搬されるのを防ぐことができる。
【００６０】
実施の形態７．
図１２は、実施の形態７における回路基板を示す上面図である。実施の形態７の回路基板１は、実施の形態１の回路基板１と同様、４層構造の多層配線基板からなる。実施の形態１の回路基板１と異なるのは、シグナルグラウンド部１２ＳＧを分断する第６のスリットＳ６を有し、キャパシタを接続部材７３として接続したものである。なお、第６のスリットＳ６は、外部インターフェース６０に比較的近い位置に配設されている。
【００６１】
実施の形態７における回路基板では、上記構成により、実施の形態１の回路基板による効果に加え、配線長インダクタンスとキャパシタによる容量とを共振させ、低インピーダンス経路を得ることができる。
【００６２】
なお、キャパシタとしては、ディスクリート素子を搭載してもよいし、チップキャパシタを搭載してもよい。あるいはスリット間に誘電体を配することよっても、接続部材がキャパシタとして作用する構成とすることができる。
【００６３】
実施の形態８．
図１３は、実施の形態８における回路基板を示す上面図である。実施の形態８の回路基板１は、実施の形態１の回路基板１と同様、４層構造の多層配線基板からなる。実施の形態１の回路基板１と異なるのは、シグナルグラウンド部１２ＳＧを長手方向に分断する第４のスリットＳ４を形成し、第１および第２のシグナルグラウンド部１２ＳＧ１，１２ＳＧ２を形成したものである。実施の形態８の回路基板の構成においても第４のスリットＳ４をまたぐ接続部材７５ａ，７５ｂを配設している。
【００６４】
上記構成においては、第１のスリットＳ１、第２のスリットＳ２、第４のスリットＳ４は互いに平行であり、フレームグラウンド部１２ＦＧに対して、第１および第２のシグナルグラウンド部１２ＳＧ１，１２ＳＧ２は、平行である。したがって主回路部１２ＭＣは、フレームグラウンド部１２ＦＧとの間に、平行に２本の第１および第２のシグナルグラウンド部１２ＳＧ１，１２ＳＧ２が介在するとともに、平行な３本のスリットが介在することになる。
【００６５】
実施の形態８の回路基板は、上記構成により、実施の形態１の回路基板による効果に加え、ゲートが２重構造となることで、さらに確実に主回路部１２ＭＣさらには主回路領域ＭＣへの外来ノイズの伝搬を抑制することが可能となる。
【００６６】
実施の形態９．
図１４は、実施の形態９における回路基板を用いた回路装置を示す斜視図である。実施の形態９の回路基板１を用いた回路装置は、実施の形態１の回路基板１と同様、４層構造の多層配線基板を１つのユニットとし、第１のユニットＵ１、第２のユニットＵ２、第３のユニットＵ３を積層し、相互接続したものである。
【００６７】
実施の形態１の回路基板１が樹脂あるいは金属の筐体Ｕ内に収納され、それぞれ第１のユニットＵ１、第２のユニットＵ２、第３のユニットＵ３を構成する。実施の形態９の回路装置では、各ユニット間において、フレームグラウンド領域ＦＧ間、シグナルグラウンド領域ＳＧおよび、主回路領域ＭＣ間が電気的に接続されている。主回路領域ＭＣ間を接続する接続体８０、シグナルグラウンド領域間を接続する接続体８１、フレームグラウンド領域ＦＧ間を接続する接続体８２によって接続している。接続体８０，８１，８２は、２つのユニット間を相互接続するコネクタであってもよいし、金属サポートと、金属サポートに図示しないビスなどで接続する接続部であってもよい。
【００６８】
従来の回路装置では、主回路領域ＭＣとフレームグラウンド領域ＦＧとがそれぞれのユニット間で接続されていたが、これに加え、実施の形態９の回路装置では、シグナルグラウンド領域ＳＧ間も電気的に接続した構成となっている。ユニット間で電気的接続させることで、グラウンド電位が安定し、特にシグナルグラウンド領域ＳＧ間を電気的に接続することで、外来ノイズの低インピーダンスパスを形成し易く、フレームグラウンド領域ＦＧと主回路領域ＭＣ間の結合を低減させることができる。
【００６９】
図１４ではユニット間の接続を示しており、各ユニットの構成は、要部のみを記載しており、表層部の回路パターンのみを記載しているが、図２に示したものと同様各層に回路パターンが形成されているものとする。なお、1つのユニットに回路基板１が複数枚配置されて互いのシグナルグラウンドを接続する構成でもよい。
【００７０】
前記各実施の形態において、第１から第３のスリットは互いに平行となるように形成することで、より確実に外来ノイズが主回路に到達する伝搬パスを長くすることができるが、必ずしも平行であることが必須ではなく、伝搬パスの生成を抑制することができればよい。
【００７１】
本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態およびその変形は、発明の範囲に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７２】
１  回路基板、１０  第１層基板部、１１  第１層誘電体部、１２  第１層配線部、１２ＭＣ  主回路部、１２ＳＧ  シグナルグラウンド部、１２ＳＧ１  第１のシグナルグラウンド部、１２ＳＧ２  第２のシグナルグラウンド部、１２ＦＧ  フレームグラウンド部、２０  第２層基板部、２１  第２層誘電体部、２２  第２層配線部、３０  第３層導体部、４０  第４層基板部、４１  第４層誘電体部、４２  第４層配線部、４２ＭＣ  主回路部、４２ＳＧ  シグナルグラウンド部、４２ＦＧ  フレームグラウンド部、５０  制御用ＩＣ、５０Ｒ  制御用ＩＣ搭載領域、５１  信号配線、６０  外部インターフェース、７１ａ，７１ｂ，７２ａ，７２ｂ，７３  接続部材、８０，８１，８２  接続体、ＧＰ  接地接続部、ＭＣ  主回路領域、ＳＧ  シグナルグラウンド領域、ＦＧ  フレームグラウンド領域、ＶＣ  ビア形成領域、Ｖ13，Ｖ14，Ｖ23，Ｖ24，Ｖ34，Ｖ134，Ｖ1234  ビア、Ｓ１  第１のスリット、Ｓ２  第２のスリット、Ｓ３  第３のスリット、Ｓ４  第４のスリット、Ｓ５  第５のスリット、Ｕ１  第１のユニット、Ｕ２  第２のユニット、Ｕ３  第３のユニット。
【図１】
0006422395.tif 000002
【図２】
0006422395.tif 000003
【図３】
0006422395.tif 000004
【図４】
0006422395.tif 000005
【図５】
0006422395.tif 000006
【図６】
0006422395.tif 000007
【図７】
0006422395.tif 000008
【図８】
0006422395.tif 000009
【図９】
0006422395.tif 000010
【図１０】
0006422395.tif 000011
【図１１】
0006422395.tif 000012
【図１２】
0006422395.tif 000013
【図１３】
0006422395.tif 000014
【図１４】
0006422395.tif 000015