(57)【特許請求の範囲】
【請求項１】
複数の周辺機器を備えるマイクロコントローラであって、前記複数の周辺機器のうちの１つの周辺機器は、前記マイクロコントローラ（１１０）の外部ピンと結合される出力を有するデジタル／アナログコンバータ（１２０）であり、
前記マイクロコントローラ（１１０）は、電源リセット信号によりリセットされるように適合されており、
前記マイクロコントローラ（１１０）は、さらに、ソフトウェアリセット信号によりリセットされるように適合されており、
前記デジタル／アナログコンバータ（１２０）は、少なくとも１つの制御ビット（２５０）を備える構成レジスタ（２２０）を介して構成可能であり、前記制御ビット（２５０）は、第１の動作モードにおいて前記電源リセット信号および前記ソフトウェアリセット信号の両方が前記デジタル／アナログコンバータ（１２０）をリセットし、第２の動作モードにおいて前記電源リセット信号のみが前記デジタル／アナログコンバータ（１２０）をリセットするように、前記デジタル／アナログコンバータ（１２０）の動作モードを制御する、マイクロコントローラ。
【請求項２】
複数の周辺機器を備えるマイクロコントローラであって、前記複数の周辺機器のうちの１つの周辺機器は、前記マイクロコントローラ（１１０）の外部ピンにフィードされるアナログ信号を生成する基準電圧モジュールであり、
前記マイクロコントローラ（１１０）は、電源リセット信号によりリセットされるように適合されており、
前記マイクロコントローラ（１１０）は、さらに、ソフトウェアリセット信号によりリセットされるように適合されており、
前記基準電圧モジュールは、少なくとも１つの制御ビット（２５０）を備える構成レジスタ（２２０）を介して構成可能であり、前記制御ビット（２５０）は、第１の動作モードにおいて前記電源リセット信号および前記ソフトウェアリセット信号の両方が前記基準電圧モジュールをリセットし、第２の動作モードにおいて前記電源リセット信号のみが前記基準電圧モジュールをリセットするように、前記基準電圧モジュールの動作モードを制御する、マイクロコントローラ。
【請求項３】
前記マイクロコントローラ（１１０）の前記構成レジスタ（２２０）は、不揮発性である、請求項１または２に記載のマイクロコントローラ。
【請求項４】
前記デジタル／アナログコンバータ（１２０）または前記基準電圧モジュールに印加されるリセット信号は、前記デジタル／アナログコンバータ（１２０）または前記基準電圧モジュールの機能をディスエーブルする、請求項１または２に記載のマイクロコントローラ。
【請求項５】
前記電源リセット信号は、停電リセットおよび節電リセットを包含し、前記少なくとも１つの制御ビット（２５０）は、前記電源リセット信号のみによってリセットされる、請求項１〜４のいずれか一項に記載のマイクロコントローラ。
【請求項６】
前記ソフトウェアリセット信号は、ソフトウェアリセット命令またはウォッチドッグリセット信号により生成される、請求項１〜５のいずれか一項に記載のマイクロコントローラ。
【請求項７】
前記少なくとも１つの制御ビット（２５０）によって制御されるフリップフロップ（２４０）をさらに備え、前記フリップフロップ（２４０）は、第１のタイプのリセット信号または第２のタイプのリセット信号を選択するマルチプレクサ（２１０）を制御し、前記第２のタイプのリセット信号は、前記ソフトウェアリセット信号を除外する、請求項１〜６のいずれか一項に記載のマイクロコントローラ。
【請求項８】
複数の周辺機器を備えるマイクロコントローラをリセットするための方法であって、前記複数の周辺機器のうちの１つの周辺機器は、前記マイクロコントローラ（１１０）の外部ピンと結合される出力を有するデジタル／アナログコンバータ（１２０）であり、前記方法は、
外部供給電圧によって制御される電源リセット信号を提供することと、
前記マイクロコントローラ（１１０）によって制御されるソフトウェアリセット信号を提供することと、
前記マイクロコントローラ（１１０）の外部ピンにフィードされる出力電圧を生成するように前記デジタル／アナログコンバータ（１２０）をプログラムすることと、
前記デジタル／アナログコンバータ（１２０）と関連付けられた制御ビット（２５０）を設定またはクリアすることにより第１または第２のリセットモードを選択することと
を含み、前記第１のリセットモードにおいて、前記電源リセット信号および前記ソフトウェアリセット信号の両方が前記デジタル／アナログコンバータ（１２０）をリセットし、第２のリセットモードにおいて、前記電源リセット信号のみが前記デジタル／アナログコンバータ（１２０）をリセットする、方法。
【請求項９】
複数の周辺機器を備えるマイクロコントローラをリセットするための方法であって、前記複数の周辺機器のうちの１つの周辺機器は、前記マイクロコントローラ（１１０）の外部ピンと結合される出力を有する基準電圧モジュールであり、前記方法は、
外部供給電圧によって制御される電源リセット信号を提供することと、
前記マイクロコントローラ（１１０）によって制御されるソフトウェアリセット信号を提供することと、
前記マイクロコントローラ（１１０）の外部ピンにフィードされる出力電圧を生成するように前記基準電圧モジュールをプログラムすることと、
前記基準電圧モジュールと関連付けられた制御ビット（２５０）を設定またはクリアすることにより第１または第２のリセットモードを選択することと
を含み、前記第１のリセットモードにおいて、前記電源リセット信号および前記ソフトウェアリセット信号が前記基準電圧モジュールをリセットし、第２のリセットモードにおいて、前記電源リセット信号のみが前記基準電圧モジュールをリセットする、方法。
【請求項１０】
前記制御ビット（２５０）は、特別機能レジスタ（２２０）内のビット（２５０）である、請求項８または９に記載の方法。
【請求項１１】
前記電源リセット信号は、停電リセットおよび節電リセットを包含し、前記制御ビットは、前記電源リセット信号のみによってリセットされる、請求項８〜１０のいずれか一項に記載の方法。
【請求項１２】
前記ソフトウェアリセット信号は、ソフトウェアリセット命令またはウォッチドッグリセット信号により生成される、請求項８〜１１のいずれか一項に記載の方法。
【請求項１３】
マルチプレクサによって、第１のタイプのリセット信号および第２のタイプのリセット信号から、リセット信号を選択することをさらに含み、前記第２のタイプのリセット信号は、ソフトリセットを除外する、請求項８〜１２のいずれか一項に記載の方法。
【請求項１４】
請求項１〜７のいずれか一項に記載のマイクロコントローラ（１１０）を備えるシステムであって、前記システムは、さらに、前記外部ピンによって提供される電圧基準を受信する電源（１３０）を備える、システム。
【請求項１５】
前記電源（１３０）と結合される負荷（１４０）をさらに備える、請求項１４に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願への相互参照）
本出願は、２０１２年２月１日に出願された米国仮出願第６１／５９３，４９６号の利益を主張する。上記文献は、その全体として本明細書において援用される。
【０００２】
（技術分野）
本開示は、周辺機器ユニットに関し、特に、ソフトリセットディスエーブル機能を伴う、周辺機器機能レジスタに関する。
【背景技術】
【０００３】
（背景）
マイクロコントローラは、当技術分野において周知であり、単一チップ内にマイクロプロセッサおよび関連付けられた制御論理と、メモリと、複数の周辺デバイスとを備える。マイクロコントローラ用途の場合、通常、任意の種類のリセット時、既知の状態にリセットされるデバイス内のデバイスの種々の部分を制御する、全てのレジスタを有することが望ましい。これは、デバイスを既知の始動状態に置く。マイクロコントローラは、停電リセット（ＰＯＲ）、節電リセット（ＢＯＲ）、メモリクリアリセット（ＭＣＬＲ）、ソフトウェアリセット、ウォッチドッグタイマリセット（ＷＤＴ）等の異なるタイプのリセットイベントを区別する。
【０００４】
異なるタイプのリセットは、概して、２つのカテゴリ、すなわち、ハードリセットおよびソフトリセットに分けられる。周辺デバイスは、ハードリセットの際、動作を停止することを要求されるであろう一方、ソフトリセットの際、動作を継続し得る。ハードリセットイベントの実施例として、ＰＯＲまたはＢＯＲイベント（電圧故障）が挙げられ、周辺機器は、動作を継続不可能となるであろう。ソフトリセットイベントの際、例えば、電源が完全に機能しており、かつパラメータ内にあるとき、クロックが動作しているとき等、周辺機器が動作可能のままであることを可能にし得る、条件が存在する。
【０００５】
前述のように、マイクロコントローラは、単一チップ内に複数の異なる周辺デバイスを備えてもよい。これらのデバイスもまた、前述のハードまたはソフトリセットイベントのいずれかの発生の際、既知の状態にリセットされるであろう。例えば、周辺デバイスは、マイクロコントローラ外部の回路に電圧基準を供給するために使用され得る、デジタル／アナログコンバータ（ＤＡＣ）周辺機器であってもよい。ソフトリセットが生じる場合、本周辺機器も同様にリセットされ、したがって、マイクロコントローラ外部の回路の機能は、ディスエーブルにされるであろう。
【発明の概要】
【課題を解決するための手段】
【０００６】
（要約）
故に、マイクロコントローラ内の周辺機器の改良された構成に対するニーズが存在する。特に、周辺機器、例えば、デジタル／アナログコントローラ（ＤＡＣ）が、ＭＣＵのリセットの際、その出力電圧を維持し、ＤＡＣによって制御される外部回路網が機能可能のままにするであろう、方法およびデバイスが要求される。種々の実施形態によると、そのようなＤＡＣは、例えば、電源のための基準電圧として使用されることができる。従来のシステムでは、そのような用途において、ＭＣＵソフトウェアがリセットされた場合、外部電源の出力は、中断されるであろう。故に、従来のシステムは、マイクロコントローラと別個の個別の出力信号を維持するか、または発生させる付加的回路網を要求した。
【０００７】
要するに、マイクロコントローラは、複数の周辺機器を備えてもよく、少なくとも１つの周辺機器は、少なくとも１つの制御ビットを備え、制御ビットは、第１のモードでは、任意のタイプのリセットが周辺機器をリセットし、第２のモードでは、ＶＤＤリセットのみが周辺機器をリセットするように、周辺機器のリセットを制御する。
【０００８】
さらなる実施形態によると、少なくとも１つの周辺機器は、デジタル／アナログコンバータであることができる。さらなる実施形態によると、少なくとも１つの周辺機器は、基準電圧モジュールであることができる。さらなる実施形態によると、制御ビットは、該少なくとも１つの周辺機器を制御する特別機能レジスタ内のビットであることができる。さらなる実施形態によると、ＶＤＤリセットは、停電リセットおよび節電リセットを包含してもよい。さらなる実施形態によると、少なくとも１つのビットは、ＶＤＤリセットによってのみリセットされることができる。
【０００９】
例示的実施形態によると、マイクロコントローラは、複数の周辺機器と、例えば、周辺機器と関連付けられた特別機能レジスタ内の少なくとも１つの制御ビットとを備え、制御ビットは、第１の動作モードでは、任意のタイプのリセットが該複数の周辺機器のうちの少なくとも１つの周辺機器をリセットし、第２の動作モードでは、電源リセットのみが少なくとも１つの周辺機器をリセットするように、少なくとも１つの周辺機器の動作モードを制御する。さらなる実施形態によると、少なくとも１つの周辺機器は、デジタル／アナログコンバータ、基準電圧モジュール、タイマ、またはアナログ／デジタルコンバータであることができる。さらなる実施形態によると、制御ビットは、特別機能レジスタ内のビットであることができる。さらなる実施形態によると、特別機能レジスタ内の少なくとも１つの制御ビットは、該少なくとも１つの周辺機器のリセット機能のみを制御してもよい。さらなる実施形態によると、電源リセットは、停電リセットおよび節電リセットを包含してもよい。さらなる実施形態によると、少なくとも１つのビットは、電源リセットによってのみリセットされてもよい。さらなる実施形態によると、第２のモードでは、ソフトリセットは、少なくとも１つの周辺機器をリセットしない。さらなる実施形態によると、マイクロコントローラはさらに、該少なくとも１つのビットによって制御されるフリップフロップを有してもよく、フリップフロップは、第１のタイプのリセット信号または第２のタイプのリセット信号を選択する、マルチプレクサを制御し、第２のタイプのリセット信号は、ソフトリセットを除外する。
【００１０】
別の実施形態によると、複数の周辺機器を備えるマイクロコントローラをリセットするための方法は、制御ビットを設定またはクリアし、第１または第２のリセットモードを選択することを含んでもよく、第１のリセットモードでは、任意のタイプのリセット信号が該複数の周辺機器のうちの少なくとも１つをリセットし、第２のリセットモードでは、電源リセットのみが該複数の周辺機器のうちの少なくとも１つをリセットする。
【００１１】
さらなる実施形態によると、少なくとも１つの周辺機器は、デジタル／アナログコンバータまたは基準電圧モジュールであってもよい。さらなる実施形態によると、少なくとも１つの周辺機器は、アナログ／デジタルコンバータ、タイマ、または通信周辺機器であることができる。さらなる実施形態によると、制御ビットは、特別機能レジスタ内のビットであることができる。さらなる実施形態によると、特別機能レジスタ内の制御ビットは、該少なくとも１つの周辺機器のリセット機能のみを制御してもよい。さらなる実施形態によると、電源リセットは、停電リセットおよび節電リセットを包含してもよい。さらなる実施形態によると、少なくとも１つのビットは、電源リセットによってのみリセットしてもよい。さらなる実施形態によると、第２のモードでは、ソフトリセットは、少なくとも１つの周辺機器をリセットしない。さらなる実施形態によると、本方法はさらに、マルチプレクサによって、第１のタイプのリセット信号および第２のタイプのリセット信号から、リセット信号を選択することを含んでもよく、第２のタイプのリセット信号は、ソフトリセットを除外する。
【００１２】
さらに別の実施形態によると、周辺デバイスは、リセット機能を有し、少なくとも１つの制御ビットを伴う、プログラム可能な制御レジスタを備え、制御ビットは、第１の動作モードでは、任意のタイプのリセットが周辺機器をリセットし、第２の動作モードでは、電源リセットのみが少なくとも１つの周辺機器をリセットするように、周辺機器の動作モードを制御する。
本明細書は、例えば、以下の項目も提供する。
（項目１）
複数の周辺機器と、少なくとも１つの制御ビットとを備えるマイクロコントローラであって、前記制御ビットは、第１の動作モードにおいて任意のタイプのリセットが前記複数の周辺機器のうちの少なくとも１つの周辺機器をリセットし、第２の動作モードにおいて電源リセットのみが前記少なくとも１つの周辺機器をリセットするように、前記少なくとも１つの周辺機器の動作モードを制御する、マイクロコントローラ。
（項目２）
前記少なくとも１つの周辺機器は、デジタル／アナログコンバータである、項目１に記載のマイクロコントローラ。
（項目３）
前記少なくとも１つの周辺機器は、基準電圧モジュールである、項目１に記載のマイクロコントローラ。
（項目４）
前記少なくとも１つの周辺機器は、タイマである、項目１に記載のマイクロコントローラ。
（項目５）
前記少なくとも１つの周辺機器は、アナログ／デジタルコンバータである、項目１に記載のマイクロコントローラ。
（項目６）
前記制御ビットは、特別機能レジスタ内のビットである、項目１に記載のマイクロコントローラ。
（項目７）
前記特別機能レジスタ内の少なくとも１つの制御ビットは、前記少なくとも１つの周辺機器のリセット機能のみを制御する、項目６に記載のマイクロコントローラ。
（項目８）
前記電源リセットは、停電リセットおよび節電リセットを包含する、項目１に記載のマイクロコントローラ。
（項目９）
前記少なくとも１つのビットは、電源リセットのみによってリセットされる、項目１に記載のマイクロコントローラ。
（項目１０）
前記第２のモードにおいて、ソフトリセットは、前記少なくとも１つの周辺機器をリセットしない、項目１に記載のマイクロコントローラ。
（項目１１）
前記少なくとも１つのビットによって制御されるフリップフロップをさらに備え、前記フリップフロップは、第１のタイプのリセット信号または第２のタイプのリセット信号を選択するマルチプレクサを制御し、前記第２のタイプのリセット信号は、ソフトリセットを除外する、項目１に記載のマイクロコントローラ。
（項目１２）
複数の周辺機器を備えるマイクロコントローラをリセットするための方法であって、前記方法は、制御ビットを設定またはクリアし、第１または第２のリセットモードを選択することを含み、前記第１のリセットモードにおいて、任意のタイプのリセット信号が前記複数の周辺機器のうちの少なくとも１つをリセットし、前記第２のリセットモードにおいて、電源リセットのみが前記複数の周辺機器のうちの少なくとも１つをリセットする、方法。
（項目１３）
前記少なくとも１つの周辺機器は、デジタル／アナログコンバータまたは基準電圧モジュールである、項目１２に記載の方法。
（項目１４）
前記少なくとも１つの周辺機器は、アナログ／デジタルコンバータ、タイマ、または通信周辺機器である、項目１２に記載の方法。
（項目１５）
前記制御ビットは、特別機能レジスタ内のビットである、項目１２に記載の方法。
（項目１６）
前記特別機能レジスタ内の制御ビットは、前記少なくとも１つの周辺機器のリセット機能のみを制御する、項目１５に記載の方法。
（項目１７）
前記電源リセットは、停電リセットおよび節電リセットを包含する、項目１２に記載の方法。
（項目１８）
前記少なくとも１つのビットは、電源リセットのみによってリセットされる、項目１２に記載の方法。
（項目１９）
前記第２のモードにおいて、ソフトリセットは、前記少なくとも１つの周辺機器をリセットしない、項目１２に記載の方法。
（項目２０）
マルチプレクサによって、第１のタイプのリセット信号および第２のタイプのリセット信号から、リセット信号を選択することをさらに含み、前記第２のタイプのリセット信号は、ソフトリセットを除外する、項目１２に記載の方法。
（項目２１）
少なくとも１つの制御ビットを伴うプログラム可能な制御レジスタを備えるリセット機能を有する周辺デバイスであって、前記制御ビットは、第１の動作モードにおいて任意のタイプのリセットが周辺機器をリセットし、第２の動作モードにおいて電源リセットのみが少なくとも１つの周辺機器をリセットするように、前記周辺機器の動作モードを制御する、周辺デバイス。
【図面の簡単な説明】
【００１３】
【図１】図１は、ある実施形態による、電源を制御する、マイクロコントローラの用途を示す。
【図２】図２は、制御レジスタの実施形態を示す。
【図３】図３は、種々の実施形態による、デジタル／アナログコンバータモジュールのブロック図を示す。
【発明を実施するための形態】
【００１４】
（詳細な説明）
開示される種々の実施形態は、ユーザが、例えば、電圧基準あるいはアナログまたはデジタルバッファ回路網等、マイクロコントローラ外部の付加的アナログ回路網を排除することを可能にする。種々の実施形態によって提供される特徴を使用して、例えば、ＤＡＣは、ＰＯＲまたはＢＯＲリセットを除外する、全タイプのリセットイベントのためのその出力電圧設定を維持することができる。本特徴は、外部回路が、マイクロコントローラリセットステータスにかかわらず、機能性を維持することを可能にする。したがって、種々の実施形態は、周辺機器が、随意に、非電力リセットイベントを通して、その構成設定を留保することを可能にする。ある実施形態によると、選択肢は、レジスタ内の制御ビットを使用して、選択されることができる。周辺機器は、任意のタイプの周辺機器であることができ、デジタル／アナログコンバータに限定されない。例えば、周辺機器はまた、アナログ／デジタルコンバータ、タイマ、通信周辺機器、プログラム可能な基準電圧ユニット等であり得る。２つ以上の周辺機器が、前述の機能性を使用するように設計されることができる。
【００１５】
ある実施形態によると、ビットは、例えば、ＳＲＤＩＳ（ソフトリセットディスエーブル）と呼ばれる、周辺機器の一次制御レジスタ内に提供されることができる。ＳＲＤＩＳ＝０であるとき、モジュール制御レジスタは、全タイプのデバイスリセット時にリセットされる。これは、全リセットタイプに対して、モジュールを動作継続不能にさせるであろう。ＳＲＤＩＳビット自体は、電力リセットイベント時のみにリセットされる。電力リセットは、例えば、ＭＣＵのための供給電圧が最小動作レベルを下回ると生じる。したがって、ＳＲＤＩＳ制御ビットは、電力が喪失されるまで、その状態を留保するであろう。ＳＲＤＩＳ＝１である場合、モジュール制御レジスタは、ある実施形態によると、電力リセット時のみリセットされる。モジュール制御レジスタは、ソフトリセットが生じる場合、その値を留保するであろう。したがって、周辺機器は、その構成を留保することができ、ソフトリセットによって影響されない。ソフトリセットは、例えば、ＭＣＬＲピンリセット、ソフトウェアリセット命令、またはウォッチドッグタイマリセットであり得る。他のソフトリセットも、存在し得る。
【００１６】
このような特徴はまた、ある実施形態によると、不揮発性メモリヒューズを用いて実装されることができる。本特徴は、周辺機器を独立型周辺機器として機能させる。周辺機器が初期化され、電力が留保される場合、ＭＣＵに何が生じようとも、機能性を維持するであろう。
【００１７】
図１は、複数の周辺機器を備えるマイクロコントローラユニット（ＭＣＵ）１１０を伴う、システムを示し、周辺機器の１つである、デジタル／アナログコンバータ（ＤＡＣ）１２０が、実施例として示される。故に、マイクロコントローラ１１０内に１つの周辺機器の本願では、例えば、本ＤＡＣ１２０は、印刷回路基板（ＰＣＢ）上のアナログまたはデジタル回路網１３０、１４０外部、特に、例えば、電源ユニット１３０および関連付けられた負荷１４０として示される電源ユニット（ＰＳＵ）を制御するために使用される。この目的を達成するために、マイクロコントローラ１１０は、外部ピンを備え、それを通して、アナログ電圧信号１５０が、電源１３０にフィードされることができる。ユーザは、ＭＣＵリセットが生じる場合でも、そのような外部回路網１３０、１４０の継続動作を維持することを所望し得る。図１に示されるように、ＭＣＵ１１０は、例えば、基準電圧１５０を用いて、電源１３０を制御する。ＭＣＵ１１０が、何らかの理由からリセットされる場合、ＰＳＵ動作は、従来のシステムでは、中断されるであろう。種々の実施形態によると、周辺機器は、随意に、非Ｖｄｄリセットイベントを通して、構成を維持することができる。この目的を達成するために、図２に示されるように、例えば、‘ＳＲＤＩＳ’と呼ばれ得る、制御ビットまたはフラグ２５０が、周辺機器特別機能レジスタ（ＳＦＲ）２２０に追加されることができる。ＳＲＤＩＳ＝０である場合、周辺機器レジスタは、全タイプのシステムリセット時にリセットされる。ＳＲＤＩＳ＝１である場合、周辺機器レジスタは、Ｖｄｄリセット（ＰＯＲ、ＢＯＲ等）時のみリセットされる。ＳＲＤＩＳビット２５０自体は、Ｖｄｄリセットイベント時のみ、リセットされるように構成される。異なるタイプのリセットが、図２に示されるように、個別の関連付けられた信号ラインｓｉｂ＿ｒｓｔ＿ｒｅｓｅｔおよびｓｉｂｒ＿ｒｓｔ＿ｒｅｓｅｔ＿ｖｄｄを通して信号伝達され得る。他のリセット信号ラインが、使用されてもよい。例えば、単一リセットラインが提供されてもよく、１つ以上の付加的制御ラインが、生じるリセットのタイプを示してもよい。
【００１８】
種々の実施形態によるＡＤＣは、図２および３に示されるように、ＤＡＣｘＤＡＴレジスタ２３０内に書き込まれる２進数データに比例するアナログ出力電圧を提供する。モジュール３００は、図３に示されるように、ＤＡＣｘＣＯＮレジスタ２２０内のＲＥＦＳＥＬ［１：０］ビットを使用することによって選択可能な最大４つのハイサイド電圧基準源を制御するように設計されることができる。電圧基準自体は、示されないが、しかしながら、外部電圧、通常電源、およびオンチップ電圧基準を含んでもよい。
【００１９】
ＤＡＣｘＣＯＮレジスタ２２０は、モジュールイネーブルおよびディスエーブル、出力イネーブル、および高電圧基準選択を制御する。ＤＡＣｘＣＯＮレジスタ２２０内のＲＥＦＳＥＬ［１：０］ビットは、ＤＡＣの動作のための４つの可能性として考えられる電圧基準源のうちの１つから選択される。ＤＡＣＥＮ＝０であるとき、全ｄａｃ＿ｒｅｆ＿ｓｅｌ［３：０］出力は、‘０’となり、通常、ｄａｃ＿ｖｓｓである、そのローサイド基準にＤＡＣの出力を等しくさせるであろう。
【００２０】
ＤＡＣＥＮビットは、モジュール動作をイネーブルする。ディスエーブルにされると、モジュールは、最小限の電力を消費するであろう。ＤＡＣＯＥビットは、Ｉ／Ｏポート３８０内のＤＡＣＯデバイスピンへのDＡＣの出力をイネーブル／ディスエーブルする。
【００２１】
データ入力レジスタ（ＤＡＣｘＤＡＴ）２３０は、ＤＡＣ出力値を規定する。電圧出力は、以下のようになるであろう。
ＶＤＡＣ＝ｄａｃ＿ｖｓｓ＋（（ＤＡＣｘＤＡＴ／ｌｏｇ２（ＤＡＣ＿ＤＬＥＮ））＊（ＤＡＣＨＲＥＦ））
式中、ＤＡＣＨＲＥＦは、ＲＥＦＳＥＬ［１：０］ビットによって選択される高基準である。
【００２２】
ＤＡＣｘＣＯＮレジスタ２２０内のＤＡＣＯＥビットは、設定されると、Ｉ／Ｏパッド３８０内のスイッチをイネーブルすることによって、増幅器３７０をイネーブルし、ピン機能を駆動させる。ＤＡＣＯＥ＝０であるとき、増幅器３７０は、依然として、機能し、内部モジュールによって使用可能であろう。他の出力機能が、Ｉ／Ｏパッド３８０に対してイネーブルされない場合、浮動するであろう。
【００２３】
ＤＡＣデータ出力は、２つの方法のうちの１つにおいて更新されることができる。ＴＲＩＧＥＮ＝０であるとき、ＤＡＣｘＤＡＴ２３０の値は、ＤＡＣのアナログ部分に出力される。ＣＰＵコアへの割り込み（ｄａｃ＿ｉｎｔｅｒｒｕｐｔ＿８ｂｉｔ＿ｏｕｔおよびｄａｃ＿ｉｎｔｅｒｒｕｐｔ＿１６ｂｉｔ＿ｏｕｔ）は、常時、‘０’となるであろう。ＴＲＩＧＥＮ＝１であるとき、ＤＡＣｘＤＡＴ２３０の値は、マルチプレクサ３３０を制御するＤＡＣＴＳＥＬ［４：０］ビットによって選択される、トリガ入力時、ポジティブエッジが見られるとき、ＤＡＣのアナログ部分のみに出力される。選択されたトリガは、同期され、割り込み出力（ｄａｃ＿ｉｎｔｅｒｒｕｐｔ＿８ｂｉｔ＿ｏｕｔおよびｄａｃ＿ｉｎｔｅｒｒｕｐｔ＿１６ｂｉｔ＿ｏｕｔ）を介して、８／１６−ビットコアへの割り込みを生成するために使用される。
【００２４】
トリガがイネーブルにされるが、トリガが、実際には、生じないとき、ＤＡＣは、保持レジスタ内の最後の利用可能な値を出力するであろう。
【００２５】
種々の実施形態によると、前述のように、ＤＡＣコントローラは、ＷＤＴリセットまたはＭＣＬＲリセット等のソフトリセットを通して、その構成を留保するための選択肢を提供する。これは、ＤＡＣが、ＣＰＵ条件にかかわらず、ポート３８０を介して、基準として、その出力電圧を外部回路網に供給することを可能にする。
【００２６】
ソフトリセットディスエーブル選択肢は、図２に示されるように、ＤＡＣｘＣＯＮレジスタ２２０内のＳＲＤＩＳビット２５０を‘１’に設定することによって選択される。ＳＲＤＩＳ＝１であるとき、マルチプレクサ２１０は、フリップフロップ２４０を介して、２つのリセット信号のうちの１つを選択するように制御される。したがって、２つの異なるリセット信号は、レジスタ２２０および２３０をリセットするように命令されることができる。故に、ＳＲＤＩＳ＝１であるとき、ＤＡＣｘＣＯＮ２２０およびＤＡＣｘＤＡＴレジスタ２３０内の全ての他のビットは、ＶＤＤリセット（ｓｉｂｒ＿ｒｓｔ＿ｒｅｓｅｔ＿ｖｄｄ＝１）時のみリセットされるであろう。ＳＲＤＩＳ＝０であるとき、ＤＡＣｘＣＯＮレジスタ２２０およびＤＡＣｘＤＡＴレジスタ２３０内のコンテンツは、任意のタイプのデバイスリセット（通常動作）時にリセットされるであろう。
【００２７】
ＳＲＤＩＳビットは、ＤＡＣｘＣＯＮおよびＤＡＣｘＤＡＴレジスタ２２０および２３０のためのリセット条件のみに影響を及ぼしてもよい。そのような実施形態によると、ユーザは、プログラムされたＤＡＣ基準電圧レベル等の他のＤＡＣ設定が、リセットの結果、変化しないことを確実にする必要があり得る。しかしながら、出力値が、ソフトリセットの際、イネーブルされたままであることを確実にする他の実装も、可能性として考えられる。
【００２８】
ｍｏｄｕｌｅ＿ｅｎ入力がクリアされる場合、モジュール３００は、任意のＳＦＲ設定にかかわらず、ディスエーブルされ、全ＳＦＲは、ディスエーブルされ、アクセスされることができない。ＤＡＣモジュール３００が、ディスエーブルにされる（ＤＡＣＥＮ＝０）場合、ＤＡＣＯＥビットの状態にかかわらず、全アナログ回路網は、電源オフにされる（但し、ＳＦＲは、アクセスされることができる）。アイドルモード入力が高になると、モジュールは、ＰＳＩＤＬビットの状態に応じて、２つのモードのうちの１つで動作することができる。ＰＳＩＤＬ＝０であるとき、モジュール３００は、いかなる変化も伴わずに動作する。ＰＳＩＤＬ＝１である場合、モジュール３００は、アイドルが高になると、終了する。これは、ＲＥＦＳＥＬ［１：０］ビットによってイネーブルにされる全スイッチが、開放されることを意味する。ｄａｃ＿ｉｏ＿ｏｕｔ＿ｅｎは、‘０’になり、ＤＡＣ  Ｉ／Ｏスイッチは、開放され、Ｉ／Ｏパッド３８０内のＤＡＣＯ出力をトライステート状態にするであろう。
【００２９】
ドーズモードは、ＤＡＣ３００の動作に影響しない。ＤＡＣ３００は、正常に動作し続ける。ｓｌｅｅｐ＿ｍｏｄｅ入力が高であるとき、ＤＡＣへの全レジスタ更新は、ｑ＿ｃｌｋｓが停止するであろうため、停止するであろう。しかしながら、ＤＡＣシャドーレジスタ３３５にクロックされた最後の値は、ＰＳＬＰＥＮ＝１であるとき、ＤＡＣＯピン３８０を駆動させ続けるであろう。一方、ＰＳＬＰＥＮ＝０である場合、ｄａｃ＿ｉｏ＿ｏｕｔ＿ｅｎは、‘０’になり、Ｉ／Ｏパッド３８０内のＤＡＣ  Ｉ／Ｏスイッチは、開放され、ＤＡＣＯ出力をトライステート状態にするであろう。ある実施形態によると、ＤＡＣのアナログ増幅器３６５は、イネーブルにされるとき、長い始動時間を有する。本理由から、ｄａｃ＿ｅｎａｂｌｅ＿ｏｕｔ出力は、ＰＳＬＰＥＮビットの状態にかかわらず、ＤＡＣＥＮビットが高に設定される限り、高のままとなるであろう。これは、ＤＡＣのアナログ増幅器３６５をイネーブルされたままにするであろう。これは、スリープモードが終了されるとき、ＤＡＣＯ出力の迅速な起動のために有用である。
【００３０】
図３は、例示的デジタル制御論理を示し、例えば、１０ビットデジタル／アナログコンバータを実装するために要求される、アナログモジュールを含む。図３は、アドレスデコーダおよび制御ユニット３０５と、種々の基準電圧のうちの１つを選択するためのスイッチを制御し得る、デコーダ３１０と結合されるＤＡＣ制御レジスタ２２０とを示す。ＤＡＣデータレジスタ２３０内に記憶されるデータは、マルチプレクサ３２０および３４０を通して結合されることができる。シャドーレジスタ３３５は、マルチプレクサとの間に提供および結合されてもよい。ＤＡＣ自体が、示されるように、レジスタネットワーク３５０と、演算増幅器３６５を備える、増幅器３７０とを備えてもよい。アナログセクションは、供給電圧ＶＤＤＣＯＲＥおよびＶＳＳＣＯＲＥを受信する。ｍｏｄｕｌｅ＿ｅｎ＝０である場合、モジュールに対するクロックは、停止され、出力は、無害（ｂｅｎｉｇｎ）状態に保持される。ＳＦＲレジスタは、全て０として読み取るはずである。
【００３１】
ＩＮＴ／ＳＹＮＣブロック３２５は、マルチプレクサ３３０とＤＡＣシャドーレジスタ３３５との間に実装され、２つの機能を果たし得る。すなわち、トリガ入力が、直接、保持フロップに接続されるため、ＤＡＣへのトリガ入力をグリッチのない状態に維持し得る。トリガを選定する際、最高レベルの配慮が払わされ得る。また、ＣＰＵ割り込みを発生させる。すなわち、選択されたトリガ入力は、非同期的に捕捉され、ＳＹＳ＿ＤＡＴＡ＿ＷＩＤＴＨパラメータに応じて、８ビットおよび１６ビットコア対応割り込みを発生させるために使用される。
【００３２】
ＤＡＣシャドーレジスタ３３５は、ＴＲＩＧＥＮ＝１であるとき、ＤＡＣｘＤＡＴを再クロックするために使用される。本レジスタ３３５に入力されるクロックは、トリガ入力（ｄａｃ＿ｔｒｉｇ＿ｉｎ［３１：０］）のうちの１つであり、その１つは、ＤＡＣＴＳＥＬ［４：０］によって選択される。ＴＲＩＧＥＮ＝０であるとき、ｄａｃ＿ｔｒｉｇ＿ｉｎ［３１：０］入力は、無視される。ＤＡＣｘＤＡＴレジスタは、直接、アナログマクロに出力される。
【００３３】
ＤＡＣソフトリセットディスエーブル機能およびＤＡＣｘＣＯＮ［ＳＲＤＩＳ］制御ビット２５０は、ある実施形態によると、パラメータＳＯＦＴ＿ＲＳＴ＿ＤＩＳ＿ＰＲＥＳＥＮＴによってイネーブルされてもよい。ソフトリセットディスエーブル機能の適切な動作のために、以下が、ある実施形態によると、満たされなければならない。すなわち、ＳＲＤＩＳ制御ビットは、利用可能であるとき、ＶＤＤリセット（ｓｉｂｒ＿ｒｓｔ＿ｒｅｓｅｔ＿ｖｄｄ＝１）によってのみリセットされることができる。ソフトリセット機能が、利用可能であり、ＳＲＤＩＳ＝１であるとき、ＤＡＣｘＣＯＮおよびＤＡＣｘＤＡＴレジスタ値は、ＶＤＤリセット（ｓｉｂｒ＿ｒｓｔ＿ｒｅｓｅｔ＿ｖｄｄ＝１）時のみリセットされる。ＳＲＤＩＳ＝０であるとき、またはソフトリセットディスエーブル機能が、利用可能ではないとき、ＤＡＣｘＣＯＮおよびＤＡＣｘＤＡＴレジスタ２２０、２３０は、任意のデバイスリセット（通常動作）時にリセットするであろう。
【００３４】
周辺機器と関連付けられたプログラム可能なリセット機能の機能性が、デジタル／アナログコンバータと組み合わせて説明されたが、前述のように、そのような機能性は、そのような周辺機器に限定されず、あらゆるタイプの周辺機器と併用されることができ、その出力値は、デジタルまたはアナログであるかにかかわらず、ソフトリセットイベントの際、留保され得る。アナログ／デジタルコンバータ等の入力タイプデバイスに関して、そのようなデバイスの動作は、ソフトリセットイベントの際、中断されない。例えば、進行中のデジタル変換は、ソフトリセットによって中断されず、制御デバイスは、ソフトリセットイベントを通してリセットされた後、変換の結果を使用し得る。
【図１】
0006263477.tif 000002
【図２】
0006263477.tif 000003
【図３】
0006263477.tif 000004