(57)【特許請求の範囲】
【請求項１】
スイッチング素子の負極もしくは正極近傍、あるいは前記スイッチング素子の負極もしくは正極に接続された配線近傍に配置された磁路が閉じていないインダクタであって、前記インダクタの磁路解放方向が前記スイッチング素子に流れた電流によって発生する磁束の向きとなるように配置された、前記インダクタと、
サイリスタ接続された第１および第２のトランジスタ、前記第１のトランジスタのベース電極とエミッタ電極との間に接続された第１の抵抗、前記第２のトランジスタのベース電極とエミッタ電極との間に接続された第２の抵抗および前記スイッチング素子のゲート電極とソース電極との間に接続された第３のトランジスタとを含むオフ回路であって、前記インダクタに生じた誘導起電力によって発生した前記第１の抵抗における電圧降下が前記第１のトランジスタの拡散電位を超えた場合、前記第２のトランジスタのコレクタ電流により前記第３のトランジスタをオンして前記スイッチング素子のゲート電極とソース電極との間を短絡することで前記スイッチング素子をオフとしてオフした状態を維持するオフ回路と、
を備えたことを特徴とする過電流保護回路。
【請求項２】
前記オフ回路は、前記インダクタに生じた誘導電流を整流する全波整流回路を含むことを特徴とする請求項１に記載の過電流保護回路。
【請求項３】
前記第１および第３のトランジスタは、ＮＰＮトランジスタであり、前記第２のトランジスタは、ＰＮＰトランジスタであることを特徴とする請求項１又は２に記載の過電流保護回路。
【請求項４】
前記インダクタは、前記スイッチング素子と同一のプリント配線板に実装したことを特徴とする請求項１乃至３のいずれかに記載の過電流保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、太陽光発電や蓄電池システムなどに用いられるインバータ回路などが誤動作した場合の過電流を高速に検出し、スイッチング素子の破損防止する過電流保護回路に関する。
【背景技術】
【０００２】
太陽光発電や定置型蓄電池システムにおける系統連系インバータは、例えば単相２線の場合、図８のようなＨブリッジ回路で構成され、スイッチング素子Ｑ１〜Ｑ４を適切にスイッチすることでＡＣ−ＤＣ変換と回生−力行動作が可能となる。このような構成では、同一アーム上のスイッチング素子Ｑ１とＱ２もしくはスイッチング素子Ｑ３とＱ４が同時にＯＮになると、平滑コンデンサＣ１に貯められている電荷が短絡されることになる。そのため、一瞬たりとも同一アーム上のスイッチング素子が同時ＯＮすることが無いように制御回路８０１−１、８０１−２によって制御される。
【０００３】
ところが、出力に商用電力系統８０４など長い電線が接続される場合やモーター負荷などが接続される場合においては、雷やノイズなどのサージ電圧が侵入しやすく、制御回路８０１−１、８０１−２やゲート駆動回路８０２−１〜８０２−４が誤動作することがある。いかに制御側の論理信号が同時ＯＮしないように設計されていても、こういった外乱に起因する誤動作によってアーム短絡が引き起こされるとスイッチング素子が破損してしまう。
【０００４】
そのため、このようなインバータ回路においては短絡時の過大な電流を何らかの手段で検出し、スイッチング素子のゲートを強制的にＯＦＦへ遷移させる保護回路を設けることが一般的である。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】G. Castino, A. Dubashi, S. Clemente, B. Pelly, 「ＩＧＢＴの短絡保護」, International Rectifier, Application Notes, AN-984J
【発明の概要】
【発明が解決しようとする課題】
【０００６】
電流を検出する手段としては電流経路にシャント抵抗Ｒを挿入する方法が良く知られているが、電流Ｉが流れる際の電圧降下を読み取るためＩ2Ｒのジュール損失が発生し、回路の電力損失が増大してしまう欠点がある。
【０００７】
また別の方法として、過電流が流れた際にスイッチング素子の正極−負極間の飽和電圧が異常に上昇することを利用した過電流検出方式がある。しかしながらこの方法は、スイッチング素子のＯＮ／ＯＦＦに連動して検出機能もＯＮ／ＯＦＦしなければならない。そのため、回路が複雑化し、誤動作し易く、反応速度を速くしにくい。また、スイッチング素子の正極−負極間の飽和電圧は温度の影響を受け易く、スイッチング素子ごとのバラツキも大きいため、適正な保護電流設定が難しい。このため、調整の手段を講じなければならない場合もあり、コスト高やスペース増大を招きやすいという欠点がある。
【０００８】
さらに、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）などにおいては、短絡許容時間を規定している場合があるが、保護回路を組む際には、その短絡許容時間を考慮して設計する必要がある。しかし、この短絡許容時間は、正極−負極間電圧やゲート駆動電圧に大きな影響を受けるので、その影響を考慮して的確に保護を行うにはどうしても回路は複雑なものとなるという課題がある。
【０００９】
そこで、同じ条件であればＩＧＢＴよりも短絡耐量の時間が長いとされてきたＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）を使用する構成も考えられる。しかし、近年、高速・高耐圧・低損失が特徴で、スイッチング素子に多用されつつあるトレンチ構造のスーパージャンクションＭＯＳＦＥＴやＳｉＣのＭＯＳＦＥＴなどにおいては、同定格のＩＧＢＴより短絡耐量時間がむしろ短く、定格に規定されていないことが多い。そのため、ＭＯＳＦＥＴを用いたとしても、回路を単純化することは容易ではない。
【００１０】
このように、回路は複雑化せざるを得ず、回路サイズの拡大を招くので、電力回路においては放熱設計を難しくし、小型化やスイッチングの高速化、低コスト化に大きな障害となるという課題がある。
【００１１】
そのため、構造や放熱、高速化設計に影響しづらく、過電流に対して誤動作しにくい、高速でシンプルな保護回路が求められていた。
【００１２】
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、スイッチング素子に発生する過大な電流を、高速に検出して遮断することによりスイッチング素子の破損を防止する、電力損失が極めて小さく、かつ安価な過電流保護回路を提供することにある。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、本発明は、過電流保護回路であって、スイッチング素子の負極もしくは正極近傍、あるいは前記スイッチング素子の負極もしくは正極に接続された配線近傍に配置された磁路が閉じていないインダクタであって、前記インダクタの磁路解放方向が前記スイッチング素子に流れた電流によって発生する磁束の向きとなるように配置された、前記インダクタと、サイリスタ接続された第１および第２のトランジスタ、前記第１および第２のトランジスタのベース電極とエミッタ電極との間に接続された抵抗、および前記スイッチング素子のゲート電極とソース電極との間に接続された第３のトランジスタとを含むオフ回路であって、前記インダクタに生じた誘導起電力によって発生した前記抵抗における電圧降下が前記第１のトランジスタの拡散電位を超えた場合、前記第２のトランジスタのコレクタ電流により前記第３のトランジスタをオンして前記スイッチング素子のゲート電極とソース電極との間を短絡することで前記スイッチング素子をオフとしてオフした状態を維持するオフ回路と、を備えたことを特徴とする。
【００１４】
請求項２に記載の発明は、請求項１に記載の過電流保護回路において、前記オフ回路は、前記インダクタに生じた誘導電流を整流する全波整流回路を含むことを特徴とする。
【００１５】
請求項３に記載の発明は、請求項１又は２に記載の過電流保護回路において、前記第１および第３のトランジスタは、ＮＰＮトランジスタであり、前記第２のトランジスタは、ＰＮＰトランジスタであることを特徴とする。
【００１７】
請求項４に記載の発明は、請求項１乃至３のいずれかに記載の過電流保護回路において、前記インダクタは、前記スイッチング素子と同一のプリント配線板に実装したことを特徴とする。
【発明の効果】
【００１８】
本発明は、以下の効果を奏する。
【００１９】
１．本発明によれば、シャント抵抗やカレントトランスなどの電流検出素子を使用しないので、スイッチング素子の配線に影響を与えることなく電流を検出することが可能となる。このため、スイッチング素子の放熱構造最適化や配線インダクタンスの悪影響を最小限にすることができる。
【００２０】
２．本発明によれば、電流検出感度はスイッチング素子と電流検出インダクタの位置関係に依存するため、機械的位置関係を固定化することにより、電流検出感度のバラツキを最小限に抑えることができる。
【００２１】
３．本発明によれば、電流検出インダクタの巻方向を考慮することなく検出可能となり、電流検出インダクタに安価な汎用インダクタを使用することができ、過電流検出回路を安価かつシンプルに実現することができる。
【００２２】
４．本発明によれば、過電流などの急峻な電流変化の検出を非常に高速に行うことができ、また検出感度は正の温度係数を持つため、スイッチング素子の最大定格が温度上昇と共に減じる特性に好適な過電流検出回路を構成することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の過電流保護回路が備える電流検出インダクタの第１の実装例を示す図である。
【図２】本発明の過電流保護回路が備える電流検出インダクタの第２の実装例を示す図である。
【図３】本発明の過電流保護回路が備える電流検出インダクタの第３の実装例を示す図である。
【図４】本発明の過電流保護回路で電流検出インダクタとして用いる汎用インダクタの例を示す図である。
【図５】本発明の過電流保護回路で電流検出インダクタとして用いる汎用インダクタの例を示す図である。
【図６】スイッチング素子の正極と負極が同一方向から取り出されている場合の電流検出インダクタの配置を説明する図である。
【図７】本発明の一実施形態に係る過電流保護回路の構成例を示す図である。
【図８】典型的なＨブリッジ回路で構成された系統連系インバータの構成例を示す図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態について、詳細に説明する。
【００２５】
図１〜３に、本発明の過電流保護回路が備える電流検出インダクタの実装例をそれぞれ示す。電流検出インダクタ１０１には、図４、５のような磁路が閉じていない構造のものが特に好適である。また、図７に、本発明の一実施形態に係る過電流保護回路の構成例を示す。
【００２６】
＜電流検出＞
スイッチング素子２０２の正極もしくは負極に電流ｉが流れると、電極の周囲には磁束φが発生する。電極の持つインダクタンス成分をＬとすると、マックスウェルの法則から
φ＝Ｌ・ｉ
の関係が成り立ち、電流に比例した磁束φが発生する。そのため、図６のように、スイッチング素子２０２の電極に対して一定の位置、例えば電極から１０ｍｍ程度の位置に電流検出インダクタ１０１を配置すれば磁気結合回路となり、相互誘導作用によって式（１）の関係が成り立つ。
ｖ＝（Ｌ２−Ｍ）・ｄｉ2／ｄｔ＋Ｍ・ｄ（ｉ1＋ｉ2）／ｄｔ      （１）
【００２７】
ここで、ｖは電流検出インダクタ１０１の誘導起電力、Ｌ２は電流検出インダクタ１０１のインダクタンス、ｉ1はスイッチング素子の電極電流、ｉ2は電流検出インダクタ電流、Ｍは、スイッチング素子２０２の電極インダクタンスＬ１と電流検出インダクタ１０１のインダクタンスＬ２の相互インダクタンスである。つまり、スイッチング素子２０２の電極と電流検出インダクタ１０１の間には、結合係数ｋ＝Ｍ／（Ｌ１・Ｌ２）0.5のトランスを挿入したことと等価とみなすことができる。
【００２８】
本発明では、電流検出インダクタ１０１として、図４、５に示すような磁路が閉じていない構造のものを用いる。更に、その磁路開放方向が、スイッチング素子２０２の電極に流れる電流によって発生する磁束の向きとなるように配置する。これにより、結合係数ｋを大きくすることができ、スイッチング回路の過電流のように大きな過渡電流を検出するには十分な感度を得ることができる。図４に示すインダクタ１０１は、モールド樹脂１１１、電極１１２、フェライトコア１１３、マグネットワイア１１４からなり、図５に示すインダクタ１０１は、フェライトコア１１５、セラミック１１６、マグネットワイア１１７、電極１１８からなる。
【００２９】
検出感度は結合係数ｋに大きく依存するが、スイッチング素子２０２と電流検出インダクタ１０１を同一プリント配線板２０１に実装することで結合係数ｋを一定の値に保ち易くでき、個体ごとのバラツキを抑えることができる。更に、表面実装部品の自動マウンタは高い位置精度で部品をマウントできるため、例えば図２、図３のようにスイッチング素子２０２や電流検出インダクタ１０１が表面実装部品の場合、スイッチング素子２０２直下のプリント配線板２０１の裏面やスイッチング素子２０２の近傍に配置することで安定かつ十分な結合を得ることが可能となる。
【００３０】
また図６のように、スイッチング素子２０２の正極と負極が同一方向から取り出されているパッケージの場合は正極電流と負極電流は逆向きとなるため、正極と負極からの距離が同じ位置においては磁束が打ち消し合ってしまう。このようなパッケージに対しては正極と負極からの距離比率がなるべく大きくなるような位置に電流検出インダクタ１０１を配置することで感度を高めることができる。
【００３１】
＜汎用インダクタの利用＞
汎用インダクタを電流検出素子として使用するにあたっての課題にコイルの巻方向の管理がある。元々、汎用インダクタは、外部からの磁束をとらえる目的で製作されていないため、コイルの巻方向は一般的に表示されていない。このため、汎用インダクタで検出した電流の向きがどちらになるかは一般に特定できない。
【００３２】
そこで、本発明の一実施形態では、図７に示すように、電流検出インダクタ１０１の出力をダイオードブリッジＣＲ１〜ＣＲ４にて構成された全波整流回路により全波整流し、電流検出インダクタ１０１の巻方向がどちらであっても同一の向きで電流出力を得られるようにした。
【００３３】
＜過電流保護回路＞
相互誘導によって発生する電流検出インダクタ１０１の誘導起電力ｖは、相互インダクタンスＭ、電流検出インダクタ１０１のインダクタンスＬ２、結合係数ｋが一定のため、式（１）に従えば流れる電流値ｉ1、ｉ2のみが変数となる。
【００３４】
従って、電流検出インダクタ１０１の負荷抵抗Ｒ１２の両端電圧Ｖ１は、電流検出インダクタ１０１の出力にダイオードＣＲ１〜ＣＲ４が挿入されたとしてもダイオードの順方向電圧Ｖｆやその非線形の影響をほとんど受けることなく誘起され、Ｖ１≒ｖとなる。
【００３５】
次に、検出した過電流に比例した電圧Ｖ１を、高速で誤動作を起こさず、かつシンプルにスイッチング素子保護につなげるかが課題となる。
【００３６】
スイッチング素子の電極インダクタンスに対して電流検出インダクタ１０１のインダクタンスＬ２の値が十分に大きいとすると、相互インダクタンスＭの値はインダクタンスＬ２に対してほとんど無視できるので、過電流を検出した瞬間からＲ１２に誘起される電圧Ｅ１は時間ｔの経過とともに、式（２）で示された値のように変化する。
Ｅ１＝Ｖ１・ｅ―(R12・t/L2)      （２）
【００３７】
ここで、ｔは過電流を検出した瞬間からの経過時間、Ｖ１はｔ＝０時のＲ１２に誘起された電圧である。例えばＲ１２＝１８［Ω］、Ｌ２＝１５［ｕＨ］であった場合、ｔ＝０のときの電圧Ｖ１が１Ｖあったとしても、１μｓ後には約０．３Ｖまで減少する。
【００３８】
このため、保護回路はこの細いパルス状の電圧に対して確実に応答でき、かつ不要な雑音などに対しては反応しないよう動作しなければならない。このことからＲ１２の定数は１００Ω以下であることが望ましい。
【００３９】
本発明の一実施形態では、細いパルス状の信号に反応させるため、図７に示すように、ＰＮＰトランジスタであるスイッチング素子Ｑ３のコレクタをＮＰＮトランジスタであるスイッチング素子Ｑ１のベースに、スイッチング素子Ｑ１のコレクタをスイッチング素子Ｑ３のベースに接続した、いわゆるサイリスタ接続によって正帰還をかけている。尚、ＰＮ接合の拡散電位はシリコンの場合およそ０．６Ｖであり、−２ｍＶ／℃程度の温度係数を持っている。
【００４０】
スイッチング素子Ｑ１のベース・エミッタ間電位が拡散電位の約０．６Ｖを超えるとベース電流ＩbQ1が流れ始め、そのｈｆｅ倍のコレクタ電流ＩcQ1が流れ始める。コレクタ電流ＩcQ1によって発生するＲ５における電圧降下が−０．６Ｖを超えるとスイッチング素子Ｑ３のベース電流ＩbQ3が流れ始め、スイッチング素子Ｑ３のコレクタ電流ＩcQ3がＲ９→Ｒ１０→Ｒ１２を通じて流れる。Ｒ５で発生する電圧降下をスイッチング素子Ｑ３のベース・エミッタ間の拡散電位以上になるように、またＲ１０＋Ｒ１２で発生する電圧降下をスイッチング素子Ｑ１のベース・エミッタ間の拡散電位以上になるように定数設定しておけば、正帰還がかかりスイッチング素子Ｑ１、Ｑ３は飽和領域での動作となって完全にＯＮ状態になる。飽和領域での動作ではコレクタ・エミッタ間電位はほぼ０Ｖとなり、各々のコレクタ電流は流れ続ける。
【００４１】
スイッチング素子Ｑ３がＯＮ状態になると、ＮＰＮトランジスタであるスイッチング素子Ｑ２にもベース電流ＩbQ2が流れ始めＯＮ状態となり、ローサイド側のスイッチング素子Ｑ５のゲート・ソースを短絡させて強制的にスイッチング素子Ｑ５をＯＦＦさせて短絡電流を遮断する。
【００４２】
この回路例はハーフブリッジのアーム短絡保護回路であるため、回路はスイッチング素子Ｑ５もしくはＱ４のいずれか一方に入れれば目的は達成できる。スイッチング素子Ｑ４およびＱ５の両方に保護回路を入れれば、アーム短絡だけでなく出力電流の過電流からも電流の向きに関わらず保護することができる。
【００４３】
尚、通常、バイポーラトランジスタは完全にＯＮ状態の飽和領域での動作では、ＯＦＦへの移行に時間が必要となるが、ＯＦＦ状態からＯＮ状態への移行は非常に速い。図７に示す一実施形態に係る過電流保護回路１００では、過電流を検出してからスイッチング素子Ｑ５をＯＦＦさせるまでのスイッチング素子Ｑ１〜Ｑ３の動作がすべてＯＦＦ→ＯＮの方向であるため、トランジション周波数ｆTが１００ＭＨｚ程度の安価なトランジスタであっても２００ｎｓ程度の短時間でＱ５のゲートを遮断することができる。
【００４４】
また、スイッチング素子Ｑ１〜Ｑ３のＯＦＦ方向への移行が遅いことは何らデメリットにはならず、一旦ＯＮ状態となった後に不要な寄生振動などが起こりづらいため、むしろ安定な保護性能を発揮できる。
【００４５】
また、サイリスタ接続されたスイッチング素子Ｑ１やＱ３の電流経路と、スイッチング素子Ｑ５やＱ６の制御回路や駆動回路とにフォトカプラＰＣ１などを挿入しておくことで、過電流の事象が発生した情報を絶縁して制御回路や駆動回路に渡すことができる。図７に示す一実施形態に係る過電流保護回路１００では、直接駆動回路７０１−１の駆動電流を遮断する構成としている。
【００４６】
＜保護動作からの自動復帰＞
遮断されている時間および保護動作から自動復帰するか否かは、抵抗Ｒ４、コンデンサＣ１、およびスイッチング素子Ｑ１とＱ３に流れるコレクタ電流ＩcQ1、ＩcQ3によって決定される。
【００４７】
まず保護回路が待機監視状態のときはスイッチング素子Ｑ１、Ｑ３のコレクタ電流ＩcQ1、ＩcQ3がいずれもゼロであるため、コンデンサＣ１の電圧ＶC1は抵抗Ｒ４を通じて充電され、電源Ｂ１に漸近する。
【００４８】
次に保護動作したときのスイッチング素子Ｑ１のコレクタ電流ＩcQ1およびＱ３のコレクタ電流ＩcQ3は
ＩcQ1＝（ＶC1−ＶbeQ3−ＶAKPC1−ＶceQ1）／Ｒ６
ＩcQ3＝（ＶC1−ＶbeQ1−ＶceQ3）／Ｒ９
となり、コンデンサＣ１にチャージされた電圧を徐々に放電していく。ここで、ＶbeQ1はスイッチング素子Ｑ１のベース、エミッタ間拡散電位、ＶbeQ3はスイッチング素子Ｑ３のベース、エミッタ間拡散電位、ＶAKPC1はフォトカプラＰＣ１のダイオードの順方向電圧、ＶceQ1はスイッチング素子Ｑ１のコレクタ、エミッタ間の飽和電圧、ＶceQ3はスイッチング素子Ｑ３のコレクタ、エミッタ間の飽和電圧である。
【００４９】
コンデンサＣ１の電圧が低下してくるとＩcQ1、ＩcQ3の電流も低下し、スイッチング素子Ｑ１またはＱ３のベース、エミッタ間電圧が拡散電位を維持できなくなるとスイッチング素子Ｑ１およびＱ３はＯＦＦへと移行する。この時定数が監視状態に自動復帰するまでの時間となる。
【００５０】
ここでＩcQ1、ＩcQ3によってスイッチング素子Ｑ１、Ｑ３のベース、エミッタ間電圧を、各々の拡散電位以上となるように抵抗Ｒ４の値を設定しておけば、自動復帰することなく保護状態を維持するようにもできる。
【００５１】
以上のように、本発明による保護回路の保護動作に移行する閾値はスイッチング素子Ｑ１とＱ３のベース、エミッタ間の拡散電位に依存するので、およそ−２ｍＶ／℃の負の温度係数を持つ。このため電流検出インダクタのインダクタンスＬ２や負荷抵抗Ｒ１２を適切な値に選び、スイッチング素子Ｑ１、Ｑ３の温度をスイッチング素子Ｑ４、Ｑ５に連動させることで、温度上昇に伴って低下するスイッチング素子の最大定格に合わせ、保護電流の閾値を追従させることが可能となる。
【符号の説明】
【００５２】
１００  過電流保護回路
１０１  電流検出インダクタ
１１１  モールド樹脂
１１２、１１８  電極
１１３、１１５  フェライトコア
１１４、１１７  マグネットワイア
１１６  セラミック
２０１  プリント配線板
２０２  スイッチング素子
【図１】
0006263159.tif 000002
【図２】
0006263159.tif 000003
【図３】
0006263159.tif 000004
【図４】
0006263159.tif 000005
【図５】
0006263159.tif 000006
【図６】
0006263159.tif 000007
【図７】
0006263159.tif 000008
【図８】
0006263159.tif 000009