(57)【特許請求の範囲】
【請求項１】
半導体表面上にフットプリントを有するように構成されたスイッチファブリックと、前記フットプリントが４つの辺を有する、
前記フットプリントの各辺に関して前記スイッチファブリックに複数のチャネルを伝導するように構成された複数の入力導体と、各チャネルがビットでの同じ幅を有する、
前記フットプリントの各辺に関して前記スイッチファブリックから前記複数のチャネルを伝導するように構成された複数の出力導体とを備え、ここにおいて、前記辺の第１の対向ペアのための前記入力導体と前記出力導体とが、前記チャネルに対応する第１のトラック中に前記チャネルごとに配置され、ここにおいて、前記スイッチファブリックが、前記チャネルに対応し、各第１のトラックが対応するチャネルスイッチング回路にスパンするように、前記フットプリント中に配置された、複数のチャネルスイッチング回路を含み、ここにおいて、前記フットプリントのための前記辺の第２の対向ペアのための前記入力導体と前記出力導体とが、各第２のトラックが前記複数のチャネルスイッチング回路のすべてにわたってスパンするように、第２のトラック中に前記ビットごとに配置され、
ここにおいて、各チャネルスイッチング回路が、各辺に対応する複数のマルチプレクサを含み、ここにおいて、各チャネルスイッチング回路中の各辺の対応するマルチプレクサが、残りの辺のための前記入力導体から選択されたチャネルを用いて前記チャネルスイッチング回路の対応するチャネルのための前記出力導体を駆動するように構成された、回路。
【請求項２】
各チャネルスイッチング回路中の前記マルチプレクサが、前記対応するチャネルを辺の前記第１のペア中の第１の辺のための前記出力導体に駆動するように構成された第１のマルチプレクサを含み、ここにおいて、各チャネルスイッチング回路中の前記マルチプレクサが、前記対応するチャネルを辺の前記第１のペア中の残りの第２の辺のための前記出力導体に駆動するように構成された第２のマルチプレクサをさらに含む、請求項１に記載の回路。
【請求項３】
各チャネルスイッチング回路の第１のマルチプレクサと第２のマルチプレクサとが、前記入力導体からの前記複数のチャネルのサブセットから選択するように構成され、前記サブセットが、前記チャネルスイッチング回路の対応するチャネルからのチャネルスパンに関して定義された、請求項２に記載の回路。
【請求項４】
前記チャネルスパンが前記複数のチャネル中のチャネルの総数の１／２である、請求項３に記載の回路。
【請求項５】
各チャネルスイッチング回路中の前記マルチプレクサが、前記対応するチャネルを辺の前記第２のペア中の第３の辺のための前記出力導体に駆動するように構成された第３のマルチプレクサをさらに含み、ここにおいて、各チャネルスイッチング回路中の前記マルチプレクサが、前記対応するチャネルを辺の前記第２のペア中の残りの第４の辺のための前記出力導体に駆動するように構成された第４のマルチプレクサをさらに含む、請求項２に記載の回路。
【請求項６】
各チャネルスイッチング回路、前記第１、第２、第３、および第４のマルチプレクサが、前記複数のビットに対応する複数のタイルに配置され、各タイルが前記第１、第２、第３、および第４のマルチプレクサを１つずつ有する、請求項５に記載の回路。
【請求項７】
各チャネルスイッチング回路のタイルについて、前記対応するチャネルのための前記対応するビットを前記フットプリントの各辺上の対応する出力導体上に駆動するように構成された、請求項６に記載の回路。
【請求項８】
前記タイルは、各タイルが前記対応するビットのための前記第２のトラックと整合するように、前記第２のトラックと整合される、請求項６に記載の回路。
【請求項９】
前記第３および第４のマルチプレクサが、前記入力導体からの前記複数のチャネルのサブセットから選択するように構成され、前記サブセットが、前記チャネルスイッチング回路の対応するチャネルからの１つのチャネルスパンに関して定義された、請求項５に記載の回路。
【請求項１０】
半導体基板上に４辺フットプリントを有するスイッチファブリックにおいて、前記スイッチファブリックが、複数のチャネルに対応する複数のチャネルスイッチング回路に編成され、各チャネルがビットでの同じ幅を有し、前記複数のチャネルを、各フットプリント辺において対応する入力導体上で各フットプリント辺に関して前記スイッチファブリックにルーティングすることと、前記スイッチファブリックが、各フットプリント辺上に前記複数のチャネルのための出力導体を有し、ここにおいて、前記辺の第１の対向ペアのための前記入力導体と前記出力導体とが、各第１のトラックが対応するチャネルスイッチング回路にわたってスパンするように、前記チャネルに対応する第１のトラック中に前記チャネルごとに配置され、ここにおいて、前記フットプリントのための辺の第２の対向ペアのための前記入力導体と前記出力導体とが、前記複数のチャネルスイッチング回路のすべてにわたってスパンする第２のトラック中に前記ビットごとに配置され、
各チャネルスイッチング回路中の各フットプリント辺の対応するマルチプレクサにおいて、各フットプリント辺について、前記フットプリントの残りの辺のための前記入力導体上で伝導されるチャネルを選択することによって、対応するチャネルのための前記出力導体を駆動することと、
を備える、方法。
【請求項１１】
各チャネルスイッチング回路の対応するチャネルのための前記出力導体を駆動することが、前記フットプリントの辺の前記第１の対向ペアに関して第１および第２のマルチプレクサを使用することを備える、請求項１０に記載の方法。
【請求項１２】
各チャネルスイッチング回路の対応するチャネルのための前記出力導体を駆動することが、前記フットプリントの辺の前記第２の対向ペアに関して第３および第４のマルチプレクサを使用することを備える、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]本出願は、その全体が参照により本明細書に組み込まれる、２０１３年３月１日に出願された米国非仮出願第１３／７８１，７５５号の優先権を主張する。
【０００２】
[0002]本出願は、再構成可能コンピューティングに関し、より詳細には、再構成可能コンピューティングのためのスイッチングファブリックに関する。
【背景技術】
【０００３】
[0003]プロセッサ速度は漸進的に増加してきたが、計算能力の向上の必要は弱まらないままである。たとえば、スマートフォンは、現在、それらのプロセッサにとまどうほどの様々なタスクを負わせる。しかし、シングルコアプロセッサは、所与の時間において少しの命令にしか適応することができない。したがって、現在、命令のセットを並列に処理することができるマルチコアまたはマルチスレッドプロセッサを設けることが通例である。しかし、そのような命令ベースのアーキテクチャは、命令処理時間を増加させることに関して、ダイスペース、電力消費、および複雑さによって課される制限と常に闘わなければならない。
【０００４】
[0004]プログラマブル処理コアの使用と比較して、専用ハードウェアにおいてより効率的に処理され得る多くのアルゴリズムがある。たとえば、画像処理は、実質的な並列性と、処理ステップのパイプラインを通したグループでのピクセルの処理とを伴う。アルゴリズムが次いでハードウェアにマッピングされる場合、実装形態はこの対称性と並列性とを利用する。しかし、専用ハードウェアを設計することは、費用がかかり、また、アルゴリズムが変更された場合、専用ハードウェアが再設計されなければならないという点で煩雑である。
【０００５】
[0005]命令ベースのアーキテクチャと専用ハードウェア手法との間の効率的な妥協を可能にするために、再構成可能命令セルアレイ（ＲＩＣＡ：reconfigurable instruction cell array）アーキテクチャが開発された。図１Ａに、再構成可能コア１を有する例示的なＲＩＣＡシステム５０を示す。ＲＩＣＡ５０では、加算器（ＡＤＤ）、乗算器（ＭＵＬ）、レジスタ（ＲＥＧ）、論理演算シフタ（ＳＨＩＦＴ）、除算器（ＤＩＶ）、データ比較器（ＣＯＭＰ）、論理ゲート（ＬＯＧＩＣ）、および論理ジャンプセル（ＪＵＭＰ）などの複数の命令セル２がプログラマブルスイッチングファブリック４を通して相互接続される。命令セル２が実装するそれらの論理機能または命令に関する命令セル２の構成は、所与のアルゴリズムまたは機能を実装するために、必要に応じてクロックサイクルごとに再プログラムされ得る。スイッチングファブリック４もそれに応じて再プログラムされるであろう。命令セル２は、データメモリ８取り出されるかまたはそれにロードされる命令セル２のためのデータをインターフェースするメモリインターフェースセル１２を含む。命令セル２による得られた処理は、構成ＲＡＭ６から取得された構成命令１０に従って行われる。復号モジュール１１は、命令セル２のための構成データだけでなく、スイッチングファブリック４のための構成データをも得るために命令１０を復号する。ＲＩＣＡ５０は、Ｉ／Ｏポート１６および専用命令セルレジスタ１４を通して外部システムとインターフェースする。図１ａに示された追加の特徴は、その内容全体が参照により本明細書に組み込まれる、２００６年４月２８日に出願された米国特許公開第２０１０／０１２２１０５に記載されている。
【０００６】
[0006]ＲＩＣＡの利点を以下に示す。パイプライン処理方式を通して複数のピクセルを処理すること伴う画像処理などのアルゴリズムは、専用ハードウェア手法をエミュレートする様式で命令セルにマッピングされ得る。しかし、専用ハードウェアを設計する必要はなく、代わりに、必要に応じて単にセルとスイッチングファブリックとをプログラムすることができる。したがって、アルゴリズムが再設計されなければならない場合、ハードウェア再設計の必要はないが、代わりに、ユーザは、必要に応じて単にプログラミングを変更し得る。これは、旧来の命令ベースのコンピューティング手法に対して極めて有利である。
【０００７】
[0007]したがってＲＩＣＡはロバストな利点を提供するが、それの実装形態には課題が残っている。たとえば、再構成可能アレイ中の命令セルを行と列とによって配置することが通常である。各命令セル、関連するレジスタ、および命令セルのための関連する入力および出力スイッチングファブリックがスイッチングボックス内に常駐すると見なされ得る。図１Ｂに、行と列とに配置されたスイッチボックスの例示的なアレイを示す。選択されたスイッチボックス間に形成されたデータ経路が、複数のチャネルからの選択されたチャネル上で搬送される。チャネルも、スイッチボックスのための行と列とに一致する行と列とに配置される。各チャネルはビットでのある幅を有する。行方向は東および西に走り、列方向は北および南に走ると見なされ得る。初期スイッチボックス１００中の命令セルから開始するデータ経路は、東行方向においてチャネル１０１上で初期スイッチボックス１００からルーティングする。後続のスイッチボックスからのデータ経路のためのルーティングは、何らかの選択された行位置および列位置にある最終スイッチボックス１０５に到達するように、適切な東／西行方向または北／南列方向にある。この例示的なデータ経路では、２つの命令セルが算術論理ユニット（ＡＬＵ：arithmetic logic unit）１１０として構成される。残りのスイッチボックスのための命令セルは、説明の明快のために示されていない。各スイッチボックスは、さらに、それの命令セルへのチャネル入力を選択するための入力スイッチングファブリック、またスイッチボックスからのチャネル出力を選択するための出力スイッチングファブリックの、２つのスイッチングマトリックスまたはファブリックに適応しなければならないことに留意されたい。本開示は出力スイッチングファブリックに焦点を当てる。
【０００８】
[0008]ＲＩＣＡのためのチャネルの数は任意であり、たとえば、各々が８ビット幅である２０個のチャネルがあると仮定する。その場合、スイッチボックスのための所与の方向のための出力スイッチファブリックは、２０個のチャネル中の１６０個のビットを駆動するために、２０＊８＝１６０個のマルチプレクサを使用し得る。たとえば、初期スイッチボックス１０１は、そのような実施形態では、東行方向１０１において２０個のチャネルを駆動するために１６０個のマルチプレクサを含むであろう。例示的な出力スイッチファブリック１５０が図１Ｃに示されている。スイッチファブリック１５０は、北、南、東、および西方向に関してチャネルを切り替えるように構成される。各方向に関して、スイッチファブリック１５０は入力導体上でチャネルを受信する。同様に、スイッチファブリック１５０は、対応する出力導体上で各方向においてチャネルを駆動する。集積回路レイアウト技術において知られているように、チャネルのルーティングは、対応する金属層中のトラック中で行われる。たとえば、チャネルのための南入力導体は、チャネルのための北出力導体のためのトラックになるトラック１７１中に配置される。同様のトラックが、北〜南、東〜西、および西〜東ルーティングのためにスイッチファブリック１５０を横断する。チャネルは、対応するマルチプレクサによって出力導体上でスイッチファブリック１５０の各辺から駆動される。
【０００９】
[0009]「チャネル」は、それがその上で搬送される導体とは別個である信号であるが、対応する入力導体上で搬送されるチャネルを単に「入力チャネル」と呼ぶことが好都合である。同様に、対応する出力導体上で搬送されるチャネルは「出力チャネル」である。たとえば、南スイッチング回路１５５は、南出力チャネルを駆動するためのマルチプレクサを含む。同様に、東スイッチング回路１６０は、東出力チャネルを駆動するためのマルチプレクサを含み、西スイッチング回路１６５は、西出力チャネルを駆動するためのマルチプレクサを含み、北スイッチング回路１７０は、北出力チャネルを駆動するためのマルチプレクサを含む。
【００１０】
[0010]再び図１Ｂを参照すると、所与のスイッチボックスの出力スイッチファブリックのための出力チャネルは、近隣スイッチボックスの出力スイッチファブリックのための入力チャネルになる。たとえば、図１Ｂ中のチャネル１０１は初期スイッチボックス１００にとっては東出力チャネルであるが、チャネル１０１は近隣スイッチボックス１１５にとっては西入力チャネル中。
【００１１】
[0011]対応するスイッチング回路中のすべての出力マルチプレクサをグループ化することによって、図１Ｃの出力スイッチングファブリック１５０は大きい程度のバス回転（bus turning）を受ける。その点において、ルーティング技術において知られているように、行および列ルーティングは、一般に、対応するトラック中に編成される。スイッチングファブリックに関して、所与の方向における入力導体のためのトラックは、反対方向において出力導体のためのトラックになる。そのようなトラッキングは行および列ルーティングを大幅に簡略化する。たとえば、西入力チャネルのためのトラック１７２は、北スイッチング回路１７０と東スイッチング回路１６０とのためのダイスペースにわたってスパンする。トラック１７２は、南スイッチング回路１５５に専用のダイスペースにわたって走らない。北方向および南方向のためのチャネルルーティングは、東西方向のためのチャネルルーティングに短絡することができないので、行および列ルーティングは専用金属層中で行われる。たとえば、（１つまたは複数の）第１の金属層は東／西行ルーティングに専用であり得、（１つまたは複数の）第２の金属層は北／南列ルーティングを搬送するであろう。
【００１２】
[0012]したがって、西入力チャネルは、南スイッチング回路１５５中のマルチプレクサにおいて受信されるために、異なる金属層中で「バス回転」されなければならない。西入力チャネルは、それらが、その場合、南スイッチング回路１５５への東入力チャネルのトラック中の東入力チャネルに短絡することになるので、南スイッチング回路１５５に結合するために第１の金属層を通して直接ルーティングすることができない。類似するバス回転が他のスイッチング回路について行われなければならない。たとえば、南入力チャネルは、東スイッチング回路１６０において受信されるためにバス回転を必要とする。そのようなバス回転は、ダイスペースを浪費し、過大な電力消費を必要とし、タイミング遅延につながる。
【００１３】
[0013]スイッチファブリック１５０のためのチャネル切替えは、それの半導体基板表面上のそれのフットプリントのそれの北、南、西、および東辺に関して伝導される。所与のフットプリント辺に関して、対応するスイッチング回路は、入力チャネル選択に関して３つの残りの辺から選択することができる。たとえば、南スイッチング回路１５５中のマルチプレクサは、北入力チャネル、東入力チャネル、および西入力チャネルから選択し得る。しかし、南スイッチング回路１５５は南入力チャネルから選択することができない。同様に、東スイッチング回路１６０は、北、南、および西フットプリント辺のための入力チャネルから選択し得る。所与のスイッチファブリックフットプリント辺からの出力についての３つの残りの辺に対するそのような制限は、それがかなりのルーティング複雑さ低減につながるので通常である。
【００１４】
[0014]したがって、所与のスイッチファブリック辺についての３つの残りの辺からのそのようなチャネル選択に従う様々なスイッチファブリックアーキテクチャのために多くの研究が行われてきた。図２Ａに、独立（disjoint）マトリックスとして知られるスイッチファブリックアーキテクチャの１つのタイプを示す。この例では、各々が０から４までの番号を付けられた、５つの行および５つの列がある。行の各々（または列の各々）は、所与のデータワードのためのチャネルを表すものと考えられ得る。したがって、このシステムには５つのデータチャネルがある。説明の明快のために、入力チャネルと出力チャネルとは別々に示されていない。代わりに、西チャネル４など所与のチャネルが西入力チャネル４と西出力チャネル４とを表す。独立マトリックスでは、所与のチャネルは、同じチャネルにルーティングされるように制限される。たとえば、それの西入力上で搬送されるチャネル０のためのデータワードは、チャネル０のための北出力中で伝搬するように切り替えられ得るが、残りのチャネル１〜４のための北出力中で伝搬するように切り替えられ得ない。所与のカーディナル方向（北、南、東、または西）に対向するスイッチファブリック辺のための各チャネル出力は、したがって、残りのカーディナル方向に対向する残りの辺から選択する３：１マルチプレクサ（図示せず）によって選択され得る。
【００１５】
[0015]独立マトリックスの利点を以下に示す。３：１マルチプレクサは所与のチャネルのための行と列との交点に位置し得る。３：１マルチプレクサへの入力はちょうど交点にあり、入力を得るために、バス回転、または他のチャネルにわたってスパンする必要がない。したがって、そのような独立スイッチングファブリックはレイアウト設計を大幅に簡略化する。しかし、この独立簡略化はルーティングフレキシビリティにおけるかなりの制限を伴う。独立マトリックスは、所与のチャネル出力に関して他のチャネルから選択するための手段を与えない。
【００１６】
[0016]よりフレキシブルなルーティング能力を与えるために、ユニバーサルスイッチマトリックスおよびウィルトン（Wilton）スイッチマトリックスが、それぞれ図２Ｂおよび図２Ｃに示されているように開発された。これらのスイッチマトリックスまたはファブリックでは、所与のカーディナル方向におけるチャネルのための出力信号の選択は同じチャネルに制限されない。たとえば、ユニバーサルスイッチマトリックスでは、北方向におけるチャネル４での出力は、チャネル０西入力、チャネル４南入力、およびチャネル４東入力から選択され得る。同様に、ウィルトンスイッチマトリックスでは、チャネル４北における出力は、チャネル１西、チャネル０東、およびチャネル４南のための入力から選択され得る。しかし、独立マトリックスとまったく同様に、ユニバーサルまたはウィルトンスイッチマトリックスのための所与の方向における各出力は、残りの方向からのチャネル入力から選択する３：１マルチプレクサによって与えられ得る。
【００１７】
[0017]マトリックスのタイプにかかわらず、列次元における所与のチャネル出力は北（Ｎ）方向または南方向（Ｓ）のいずれかに向けられる。同様に、行次元における所与のチャネル出力は西（Ｗ）方向または東（Ｅ）方向のいずれかに向けられる。入力チャネルと出力チャネルとは、スイッチングマトリックスのタイプにかかわらず同じトラックに従う。たとえば、入力チャネル４のためのトラックは、すべての方向において出力チャネル４のためのトラックになる。その点において、所与の出力方向における所与のチャネルについて、同じチャネルが、対向するカーディナル方向に関する入力としてルーティングされ得ることが、（マトリックスが独立であるのか、ユニバーサルであるのか、ウィルトンであるのかにかかわらず）常に事実である。この同じチャネルルーティングが列と行の両方について行われる。したがって、所与のチャネルのための北入力は、常にそのチャネルの南出力にルーティングされ得る。逆に、所与のチャネルのための南入力は、常にそのチャネルの北出力にルーティングされ得る。類似するルーティングが、西入力および東入力に関して東出力および西出力に当てはまる。したがって、別のチャネルを選択する可能性は、行次元から列次元にまたはその逆に切り替わるときにのみ存在する。したがって、３：１マルチプレクスへの入力のうちの１つは、常に、チャネル番号と、出力に対向するカーディナル方向とによって決定される。
【００１８】
[0018]ユニバーサルおよびウィルトンスイッチマトリックスは、独立手法と比較してルーティングフレキシビリティを有するが、そのフレキシビリティはルーティング複雑化という犠牲を伴う。たとえば、上記で説明したユニバーサルスイッチマトリックス例においてチャネル４北出力に関してチャネル０西入力を選択する能力は、（３：１マルチプレクサなどの）スイッチング手段へのチャネル０東入力が少なくとも介在行チャネル１、２、および３にまたがらなければならないことを意味する。そのようなスパンのためのワイヤまたはリード線は、バス回転に関して上記で説明した残りの行チャネルルーティングから電気的に絶縁されていなければならない。したがって、ユニバーサルマトリックスにおけるチャネル０西入力からチャネル４北出力のためのマルチプレクサへなどのスパニングワイヤは、その場合、ビアによって結合された通常の行トラッキングとは異なる金属層上でルーティングされなければならない。このバス回転はレイアウトおよび設計をかなり複雑にする。
【００１９】
[0019]したがって、当技術分野において、ルーティングフレキシビリティを与え、しかも、関連するルーティング複雑さを簡略化することができるスイッチングファブリックアーキテクチャが必要である。
【発明の概要】
【００２０】
[0020]対応する複数のチャネルにルーティングするための複数のチャネルスイッチング回路を含むスイッチファブリックが提供される。スイッチファブリックは、半導体基板に組み込まれたデバイスから形成される。したがって、スイッチファブリックは半導体基板の表面上のフットプリントを占有する。フットプリントの各辺に関して、スイッチファブリックは、対応する入力導体上で複数のチャネルを受信し、対応する出力導体上で複数のチャネルを出力する。
【００２１】
[0021]入力導体と出力導体とは、所与の入力導体のためのトラックが、対応する出力導体のためのトラックになるように、半導体基板に隣接する金属層中のトラック中に配置される。フットプリントのための辺の第１の対向ペアのための入力導体と出力導体とは、各第１のトラックが、対応するチャネルのための入力導体と出力導体とを搬送するように、複数のチャネルに対応する複数の第１のトラック中に配置される。
【００２２】
[0022]各チャネルスイッチング回路は、それの対応するチャネルをフットプリントの各辺のための出力導体にルーティングするように構成される。チャネルスイッチング回路は、各第１のトラックが、フットプリントのための辺の第１の対向ペアに関して対応するチャネルスイッチング回路にわたってスパンするように、フットプリントに関して配置される。しかし、フットプリントのための辺の第２の対向ペアのための入力導体と出力導体とは、辺の第２の対向ペアに関してすべてのチャネルスイッチング回路にわたってスパンする第２のトラック中に配置される。
【００２３】
[0023]各チャネルスイッチング回路が、それの対応するチャネルを辺の第１の対向ペアのための対応する出力導体に駆動することに関するそのようなスイッチファブリックレイアウトの利点を以下に示す。第２のトラック中の入力導体が各チャネルスイッチング回路にわたってすべてのチャネルを搬送するので、チャネルスイッチング回路は、第２のトラック中の所望のチャネルの入力導体への適切なビアを通るチャネルから容易に選択し得る。したがって、そのような選択のためにバス回転は必要でない。その上、チャネルスイッチング回路は第１のトラックに従ってフットプリントにわたって配置されるので、フットプリント中に無駄なダイスペースがない。したがって、得られたスイッチファブリックは、有利に高密度であり、しかもチャネルルーティング複雑さを大幅に低減する。
【図面の簡単な説明】
【００２４】
【図１Ａ】[0024]例示的な再構成可能命令セルアレイ（ＲＩＣＡ）のためのブロック図。
【図１Ｂ】[0025]図１ＡのＲＩＣＡ中のスイッチボックスのアレイのためのブロック図。
【図１Ｃ】[0026]図１Ｂのスイッチボックスのための例示的な出力スイッチファブリックのためのブロック図。
【図２Ａ】[0027]独立スイッチマトリックスのための行および列チャネルルーティングを示す図。
【図２Ｂ】[0028]ユニバーサルスイッチマトリックスのための行および列チャネルルーティングを示す図。
【図２Ｃ】[0029]ウィルトンスイッチマトリックスのための行および列チャネルルーティングを示す図。
【図３Ａ】[0030]複数のチャネルスイッチング回路を含む出力スイッチファブリックのためのブロック図。
【図３Ｂ】[0031]例示的な出力スイッチファブリックのためのチャネルトラックレイアウトを示す図。
【図３Ｃ】[0032]密度とルーティング複雑さ低減とを達成するために最適化されないチャネルスイッチング回路によって占有された半導体基板フットプリントを示す図。
【図４Ａ】[0033]出力スイッチファブリックのための例示的なマルチプレクサインターリービングを示す図。
【図４Ｂ】[0034]出力スイッチファブリック中のチャネルスイッチ回路のタイリング（tiling）を示す図。
【図５】[0035]例示的なスイッチボックスのブロック図。
【図６】[0036]例示的な出力スイッチファブリックのためのチャネルルーティングを示す図。
【図７】[0037]チャネルスイッチ回路のための半導体表面フットプリントに関するチャネルトラックレイアウトを示すためのチャネルスイッチ回路の断面図。
【図８】[0038]チャネルルーティングの例示的な方法のためのフローチャート。
【００２５】
[0039]本発明の実施形態およびそれらの利点は、以下の発明を実施するための形態を参照することによって最も良く理解される。図のうちの１つまたは複数に示された同様の要素を識別するために同様の参照番号が使用されることを諒解されたい。
【発明を実施するための形態】
【００２６】
[0040]当技術分野においてこの必要を満たすために、改善されたスイッチファブリックアーキテクチャが開示される。このアーキテクチャについてＲＩＣＡに関して説明するが、このアーキテクチャは、行と列との間などでチャネルを切り替える他のシステムおよび回路に広く適用可能であることが諒解されよう。バス回転の必要をなくすために、開示される出力スイッチファブリックは、本明細書でさらに説明するように「ワイヤにマルチプレクサをもたらす」。
【００２７】
[0041]対照的に、図１Ｃのスイッチング回路におけるグループ化されたマルチプレクサについて再び考える。マルチプレクサは、それらが駆動するチャネル方向に従ってグループ化されるので、「ワイヤがマルチプレクサにもたらされる」。その点において、本明細書で開示するスイッチングファブリック原理は、わずか１ビット幅であるチャネルへの適用例を含むが、各チャネルは、一般に、ビットでのある幅を有する。チャネル幅を前提として、各チャネルは、対応する入力導体を備える入力バス上で、開示されるスイッチングファブリックにルーティングされ得る。入力バスは、ビットでのチャネル幅と同数の（ワイヤとして示され得る）入力導体を有するであろう。たとえば、チャネルが８ビット幅である場合、各入力バスは８つの入力導体を含むであろう。出力導体から構成される類似する出力バスが、出力方向において出力スイッチングファブリックから各チャネルを伝導するために使用されるであろう。
【００２８】
[0042]出力スイッチングファブリック１５０について上記で説明したバス回転は、対応する入力バスが、マルチプレクサまで他のチャネルのための入力バス上にスパンすることを必要とする。たとえば、万一、南スイッチング回路１５５が西入力チャネルから選択した場合、選択された西入力チャネルのための入力バスは、南スイッチング回路１５５中のマルチプレクサまで南入力チャネル上にまたがらなければならない。その意味で、西入力チャネルのためのワイヤが「マルチプレクサにもたらされる」。
【００２９】
[0043]改善された出力スイッチファブリックは、マルチプレクサがバス交点に対応して位置するので、そのようなバス回転の必要をなくす。その点において、入力チャネルバスは行方向と列方向とのためのトラック中を進む。所与の入力バスのためのトラックが、対応する出力バスのためのトラックになる。有利な密度増加とルーティング複雑さ低減とを得るために、マルチプレクサはグループ化されるのではなくインターリーブされる。このインターリービングについて、複数のチャネルのための行および列ルーティングに関して説明する。その点において、何が「行」であり、何が「列」であるかは、単に観点の問題である。したがって、本明細書では、行および列という用語は一般性を失わずに使用される。行方向のための入力バスと出力バスとは行トラック中に配置され、列方向のための入力バスと出力バスとは列トラック中に配置される。出力スイッチファブリックは、半導体基板に組み込まれたデバイスを備えるが、入力バスと出力バスとは、半導体基板のためのアクティブ表面に隣接する対応する金属層中のトラック中を進む。半導体基板表面に関するトラックの得られた配置について、図７に関して以下でさらに説明する。
【００３０】
[0044]スイッチファブリック１５０に関して説明したように１つのロケーションにおいて所与のカーディナル方向のためのすべてのマルチプレクサをグループ化することとは対照的に、本明細書で開示する有利な出力スイッチファブリックはマルチプレクサをインターリーブしている。その点において、図３Ａに示されているように、出力スイッチファブリック１５０のスイッチング回路を分解し、出力スイッチファブリックを形成するために対応するマルチプレクサをインターリーブし得ると仮定することが概念的に例示的である。説明の明快のために、図３Ａの出力スイッチファブリックは、Ａ、Ｂ、Ｃ、およびＤというわずか４つのチャネルに関して切り替わるように構成される。
【００３１】
[0045]集積回路技術において知られているように、所与のシステムまたは構成要素はある量のダイスペースを占有する。このダイスペースは、所与の回路によって占有される半導体表面面積であり、フットプリントとして示されることもある。本明細書でのマルチプレクサインターリービング原理は回路の物理配置またはレイアウトと対応するチャネルルーティングとに関するので、図３Ａの出力スイッチファブリックはそれのフットプリント３００によって表される。しかし、本明細書で開示するマルチプレクサインターリービング原理は回路機能にも関するので、フットプリント３００は出力スイッチファブリック３００とも呼ばれる。言い換えれば、本明細書で開示するように、回路とそれらのフットプリントとは同じ要素番号である参照される。各チャネルは、そのチャネルのための出力バスを駆動する対応するスイッチング回路を有する。したがって、チャネルＡスイッチング回路３０５は、チャネルＡのための出力バスを駆動するように構成され、チャネルＢスイッチング回路３１０は、チャネルＢのための出力バスを駆動するように構成され、チャネルＣスイッチング回路３１５は、チャネルＣのための出力バスを駆動するように構成される。同様に、チャネルＤスイッチング回路３２０は、チャネルＤのための出力バスを駆動するように構成される。
【００３２】
[0046]各チャネルスイッチング回路はある量のダイスペースを占有する。チャネルのための行バスと列バスとは、半導体ダイの表面に隣接する金属層中のトラック中でルーティングされる。たとえば、チャネルＡのための西入力バス３２５のためのトラックはチャネルＡスイッチング回路３０５の幅にわたってスパンする。同じトラックが最終的にチャネルＡのための東出力バス３３０のためのトラックになる。同様に、チャネルＡのための東入力バス３３５は、同じトラックがチャネルＡのための西出力バス３４０のためのトラックになるように、チャネルＡスイッチング回路３０５にわたってスパンする。
【００３３】
残りの行バスは、それらのトラックがそれらのそれぞれのチャネルスイッチング回路にスパンするように離間される。たとえば、チャネルＤのための西入力バス３４５のためのトラックは、チャネルＤスイッチング回路３２０にわたってまたがり、チャネルＤのための東出力バス３５０のためのトラックになる。その点において、各チャネルスイッチング回路は、それが占有するダイスペースまたはフットプリントに関して列方向においてある高さＨを有する。行方向におけるチャネルのためのトラックは、したがって、少なくともチャネルスイッチング回路高さＨだけ離間される。
【００３４】
[0047]行チャネル間隔とは対照的に、列バスのためのトラックは、各列バスのトラックがすべてのチャネルスイッチング回路にわたってスパンするように配置される。したがって、各チャネルスイッチング回路は列方向においてすべてのチャネルによってスパンされるので、チャネルのトラックは、北方向と南方向とに分離されて示されていない。たとえば、トラック３５５は、すべてのチャネルのための北入力バスのためのトラックを象徴する。トラック３５５は、すべてのチャネルスイッチング回路にわたってまたがり、すべてのチャネルのための南出力バスのためのトラック３５５として出る。南入力バスと北出力バスとのためのトラックは同様にフットプリント３００にスパンする。
【００３５】
[0048]各チャネルスイッチング回路は、対応するチャネルのための出力バスを駆動するための対応するマルチプレクサを含む。これらのマルチプレクサは、それらが駆動するカーディナル方向によって示される。したがって、南スイッチング回路１５５中の南マルチプレクサは一緒にグループ化されるが、スイッチファブリック３００のための南出力導体を駆動する対応する南マルチプレクサは、チャネルごとに分散され、それに応じてそれぞれのチャネルスイッチング回路中に配置されるであろう。東スイッチング回路１６０、西スイッチング回路１６５、および北スイッチング回路１７０からの対応するマルチプレクサも、チャネルごとに分散され、それに応じてそれぞれのチャネルスイッチング回路中に配置されるであろう。このようにして、各チャネルスイッチング回路は、対応する方向において対応するチャネルの出力バスを駆動するための、北、南、東、および西マルチプレクサのインターリーブされた選択を含む。
【００３６】
[0049]方向北、南、東、および西の表示は、対応するスイッチファブリックフットプリント辺を指すにすぎず、コンパスによって定義される方向を表示するために使用されないことが諒解されよう。その点において、フットプリント３００は、より一般的には、４つの辺を有すると見なされ得る。各辺はチャネルのための入力導体を受け取る。４つの辺からの出力導体は対応するチャネルスイッチング回路によって駆動される。たとえば、チャネルＡスイッチング回路３０５は、入力導体から選択されたそれの対応するチャネルを用いてすべての４つの辺のための出力導体を駆動する。辺の第１の対向ペア（この例では、東および西）に関して、入力導体と出力導体とは、適切な（１つまたは複数の）金属層中に形成された第１のトラック中にチャネルごとに配置される。これらの第１のトラックは対応するチャネルスイッチング回路の幅にスパンする。対照的に、辺の第２の対向ペア（この例では、北および南）のための入力導体と出力導体とは、それら自体の適切な（１つまたは複数の）金属層中に形成された第２のトラック中にビットごとに配置される。第２のトラックはすべてのチャネルスイッチング回路にわたってスパンする。
【００３７】
[0050]各チャネルは、一般にわずか１ビットよりも広いことに留意されたい。所与のチャネルのための各ビットは、対応する行入力導体または列入力導体によって出力スイッチングファブリックに搬送される。同様に、所与のチャネルのための各ビットは、対応する行出力導体または列出力導体によって出力スイッチングファブリックから搬送される。スイッチマトリックス３００では、列次元（北と南の両方）における入力導体と出力導体とは所与のチャネルに関してビットごとに配置される。逆に、行次元（東および西）における入力導体と出力導体とはチャネルごとに配置される。たとえば、各チャネルが２ビットのワード幅を有する、０〜２の番号を付けられた３つのチャネルがあると仮定する。行が所与のチャネルのためのビットにおいて連続するように配置され、ワード幅が２ビットである場合、得られた行およびチャネルルーティングは図３Ｂに示されているようになる。説明の明快のために、図３Ｂは南入力導体および西出力導体のみを示している。西出力導体は行を形成し、南入力導体は列を形成する。その点において、何が「列」であり、何が「行」であるかは、単に観点の問題であり、したがって、列導体と行導体とがこのようにして配置されるという仮定は限定的ではない。要点は、一方の次元がチャネルごとに配置され、他方がビットごとに配置されることである。
【００３８】
[0051]独立スイッチングマトリックスでは、列と行とがこのようにして配置される必要はない。しかし、ユニバーサルまたはウィルトンスイッチングマトリックスに関して前に説明したように、より多くのルーティングフレキシビリティを必要とすると仮定する。列も、行の場合とまったく同様にチャネルごとに配置された場合、得られたチャネルスイッチング回路はそれに応じて離間されなければならない。たとえば、図３Ｃに、列と行とが両方ともチャネルごとに配置されたチャネルスイッチング回路の例示的な配置を示す。説明の明快のために、チャネルＡおよびチャネルＢという２つのチャネルのみが行次元と列次元とに示されている。チャネルＡスイッチング回路３６０は、列次元と行次元の両方においてチャネルＡのためのトラックによってスパンされるダイスペースを占有する。同様に、チャネルＢスイッチング回路３７０は、列次元と行次元の両方においてチャネルＢのためのトラックによってスパンされるダイスペースを占有する。
【００３９】
[0052]しかし、行と列の両方がチャネルごとに配置されるので、チャネルＢスイッチング回路フットプリント３７０は、ダイスペース３７５および３８０が空であるように、チャネルＡスイッチング回路フットプリント３６０に関して行次元において離間されなければならないダイスペースを占有する。チャネルスイッチング回路は、他のチャネルを駆動することに関する機能を有しないので、そのような離間が行われる。代わりに、チャネルスイッチング回路はそれ自体のチャネルのみを駆動することができる。したがって、チャネルスイッチング回路のチャネルを駆動するためのマルチプレクサはそのチャネルのためのトラック中に位置する。得られた占有されていないダイスペースは、もちろん費用がかかり、回路密度を減少させる。対照的に、出力スイッチファブリック３００は、そのような無駄なダイスペースを有さず、したがって有利に高密度である。チャネルは列方向においてビットごとに配置されるので、所与のチャネルのための入力導体と出力導体とは各チャネルスイッチング回路の幅にわたってスパンする。これは、本明細書でさらに説明するように有利なマルチプレクサタイリングまたはインターリービングを生じる。このインターリービングでは、スイッチファブリックフットプリント内に未使用半導体エリアがある必要はない。
【００４０】
[0053]前に説明したように、図３Ｂは、列バスがビットごとにどのように配置され、行バスがチャネルごとにどのように配置されるかを示している。図示された南入力導体から西出力導体へのルーティングは、したがって大幅に簡略化される。たとえば、西出力チャネル０のためのビット０を駆動するように構成された西マルチプレクサ３８５は、すべての３つのチャネルのための南入力ビット０のためのトラックによってスパンされるダイスペース３８５を占有し得る。選択されたチャネル（たとえばチャネル２）は、したがって、チャネル２のための南入力ビット０のための入力導体からダイスペース３８５に延びるビアを単に通して西マルチプレクサ３８５に容易に結合され得る。したがって、ビット０のための南入力チャネルのためのワイヤが、対応するトラック中の西マルチプレクサ３８５にすべて「もたらされる」ので、チャネルスパニングまたはバス回転の複雑化がない。ビット１のための類似する西マルチプレクサ３９０は、南入力チャネルのためのビット１トラックによってスパンされるダイスペース３９０を占有する。したがって、図３Ｃに関して説明したように、次元のうちの一方をチャネルごとに配置し、他方をビットごとに配置することは、非独立ルーティング方式におけるルーティング複雑さを低減し、しかも図３Ａに関して説明した密度を達成する。
【００４１】
[0054]しかし、このスパン低減は、列入力（または、チャネルの代わりにビットに配置された何らかの次元）についてのみ行われることに留意されたい。たとえば、図３ＡのチャネルＡスイッチング回路３０５のためのチャネルＡ北出力を駆動する北マルチプレクサは、行次元に関してチャネルＡのための入力導体と出力導体とのためのトラックによってのみスパンされる。万一、データ経路ルーティングが、チャネルＢのための西入力など他のチャネルのうちの１つがチャネルＡ北出力にルーティングされることを要求した場合、図３Ａ中のチャネルＡ行トラックとチャネルＢ行トラックとの間に延びる矢印３３１によって表されるバス回転が必要とされる。しかし、このバス回転は、列次元における異なるチャネルへの行次元におけるチャネルのルーティングについてのみ行われる。対照的に、行次元におけるチャネルのいずれかへの列次元におけるチャネルのいずれかのルーティングについて、そのようなバス回転は必要とされない。
【００４２】
[0055]本明細書で開示するスイッチングファブリックは、一実施形態では、北または南出力チャネルへの東または西入力チャネルの何らかのルーティングに関して、行選択のための入力チャネルスパンが１チャネル以下に制限されるように制限することによって、チャネル対ビットルーティングアーキテクチャを活用する。言い換えれば、ｉが何らかの任意のチャネル番号である、北または南チャネルｉへのルーティングについて、行次元における入力チャネルは、入力チャネルｉ−１、入力チャネルｉ、および入力チャネルｉ＋１からのみ選択され得る。列入力チャネルを行出力チャネルにルーティングするためのチャネルスパンは、その各チャネルスイッチング回路がすべての列入力チャネルのためのトラックによってスパンされるので、わずか１チャネルに制限される必要はない。たとえば、図３Ｂのルーティングアーキテクチャが１０個のチャネルに適応するように拡大された場合、いずれかの行出力チャネルへの列入力チャネルに関してすべての１０個のチャネルにスパンすることは、依然としてルーティングおよびレイアウト要求に関して比較的単純であろう。
【００４３】
[0056]したがって、一実施形態では、行次元から列次元へのチャネル選択のためのスパンは１チャネルに制限され得るが、列次元から行次元へのチャネル選択のためのチャネルスパンに関して制限は課されない。ただし、テストおよび実装を通して、列入力のためのそのような無制限チャネルスパンは性能を有意に上げないことが示されている。したがって、本明細書で開示する改善された出力スイッチファブリックについての列次元から行次元へのチャネル選択のためのスパンは、いくつかの実施形態ではチャネル数よりも小さい値に制限される。たとえば、１０チャネル実施形態では、列から行次元へのチャネル切替えのためのスパン制限は５チャネルであろう。
【００４４】
[0057]図３Ａの出力スイッチファブリック３００は、インターリーブされた北、南、東、および西マルチプレクサが各チャネルスイッチング回路内に示されていないという意味で概念的に示されている。図４Ａに、出力スイッチファブリック４００のための例示的なマルチプレクサインターリービングを示す。説明の目的で、出力スイッチファブリック４００は、Ｃ１およびＣ２という２つのチャネルのみを切り替えるように構成される。各チャネルは、ビットＢ０からビットＢ２にわたる３ビット幅である。各チャネルは３ビット幅であるので、対応するチャネルスイッチング回路は、３つの北（Ｎ）マルチプレクサと、３つの南（Ｓ）マルチプレクサと、３つの東（Ｅ）マルチプレクサと、３つの西（Ｗ）マルチプレクサとを有する。Ｃ１チャネルスイッチング回路４０５は、４つのカーディナル方向においてＣ１出力バスを駆動するように構成される。同様に、Ｃ２チャネルスイッチング回路４１０は、４つのカーディナル方向においてＣ２出力バスを駆動するように構成される。各チャネルスイッチング回路中の東マルチプレクサは、第１の行を形成するために北マルチプレクサとインターリーブされる。同様に、各チャネルスイッチング回路中の西マルチプレクサは、第１の行の下の第２の行を形成するために南マルチプレクサとインターリーブされる。これらの行は、対応する行バスのためのトラックに対応する。所与のチャネルスイッチング回路中の北マルチプレクサと東マルチプレクサとによって形成された第１の行のためのダイスペースは、対応するチャネルのための西入力バスと東出力バスとのためのトラックによってスパンされる。たとえば、Ｃ１チャネルスイッチング回路４０５中の北マルチプレクサと東マルチプレクサとによって占有されるダイスペースは、Ｃ１西入力バスとＣ１東出力バスとのための対応する（１つまたは複数の）金属層中のトラックによってスパンされる。各バスは３ビット幅であるので、これらのバスのためのトラックは、それが３つの別個の導体またはワイヤに適応するようなトラックである。チャネルＣ１のための東入力バスと西出力バスとのための導体に適応するために、Ｃ１チャネルスイッチング回路４１５のための西マルチプレクサと南マルチプレクサとの第２の行によって占有されるダイスペースにわたって同様のトラックがスパンする。スイッチファブリック４００のためのインターリービング順序は代替実施形態では並べ替えられ得る。
【００４５】
[0058]本明細書で使用する「トラック」は、導体のあるセットに専用の所与の金属層中のスペースを指す。たとえば、所与のチャネルのための行導体のためのトラックは対応するチャネルスイッチング回路にスパンする。行方向におけるチャネルＣ１について、それのトラックはチャネルスイッチング回路４０５にわたってスパンする。しかし、東入力および西出力などの特定の行方向に関して、チャネルＣ１のための行導体のための全体的トラックは、西入力導体と東出力導体とのためのトラック、および東入力導体と西出力導体とのためのトラックという、２つのより小さいトラックに編成される。しかし、これらのトラックに共通することは、それらが導体の特定のセットに専用の所与の（１つまたは複数の）金属層中のスペースを定義することである。
【００４６】
[0059]特定のインターリービング順序にかかわらず、各チャネルスイッチング回路は、チャネルＡスイッチング回路４１５について図４Ｂに示されているようなタイルの行を形成すると見なされ得る。この実施形態では、チャネルＡは、ビットＢ０からビットＢＮにわたるＮビット幅であり、ただし、Ｎは任意の正の整数である。したがって、Ｎ個のビットに対応するＮ個のタイルがある。各タイルは、対応するビットのための４つのマルチプレクサを含むであろう。たとえば、第１のタイルＢ０は、チャネルＡのためのＢ０北出力導体を駆動するための北マルチプレクサと、チャネルＡのためのＢ０南出力導体を駆動するための南マルチプレクサと、チャネルＡのためのＢ０西出力導体を駆動するための西マルチプレクサと、チャネルＢのためのＢ０東出力導体を駆動するための東マルチプレクサとを含むであろう。
【００４７】
[0060]再びスイッチファブリック４００を参照すると、得られたタイルはビットに従って列に積層される。３つのビットがあるので、各スイッチングファブリックはマルチプレクサの３つのタイルを含む。チャネルＣ１スイッチング回路４０５は、それぞれ３つのビットに対応するタイルＣ１−ＢＯと、タイルＣ１−Ｂ１と、タイルＣ１−Ｂ２とを含む。マルチプレクサについての北、南、東、および西表示は、それぞれＮ、Ｓ、Ｅ、およびＷと略される。たとえば、チャネルＣ１スイッチング回路４０５のためのＣ１−Ｂ０タイルは、ＮマルチプレクサＣ１−Ｂ０と、ＥマルチプレクサＣ１−Ｂ０と、ＷマルチプレクサＣ１−Ｂ０と、ＳマルチプレクサＣ１−Ｂ０とを含む。同様に、チャネルＣ２スイッチング回路４１０のためのＣ２−Ｂ０タイルは、ＮマルチプレクサＣ２−Ｂ０と、ＥマルチプレクサＣ２−Ｂ０と、ＷマルチプレクサＣ２−Ｂ０と、ＳマルチプレクサＣ２−Ｂ０とを含む。すべてのチャネルのためのＢ０に適応するビットトラックは、列次元においてタイルＣ１−Ｂ０とＣ２−Ｂ０とのためのダイスペースの上を通る。この実施形態ではちょうど２つのチャネルがあるので、北方向および南方向においてビットごとにちょうど２つの導体がある。行方向におけるチャネルトラックとまったく同様に、列方向におけるビットトラックは、２つの個々のトラックを実際に備えることができる。たとえば、すべてのチャネルのための南入力と北出力とのためのビット０のためのトラックは、対応する（１つまたは複数の）金属層内のタイルＣ１−Ｂ０およびＣ２−Ｂ０中のＷマルチプレクサとＮマルチプレクサとにスパンする。このトラックは、導体の対応するペアに適応するのに十分に広い。ビットＣ１−Ｂ０およびＣ２−Ｂ０のための北入力導体と、これらの同じビットのための南出力導体とに適応するために、同様のトラックがタイルＣ１−Ｂ０およびＣ２−Ｂ０中のＥマルチプレクサとＳマルチプレクサとの上を通る。概して、各チャネルスイッチング回路中のｉ番目のタイルは、ｉ番目のビットのための列トラックによってスパンされ、ただし、ｉはチャネルのための任意のビットを表す。
【００４８】
[0061]各チャネルスイッチング回路がそれの対応するチャネルのための出力導体を駆動するので、出力導体は各チャネルスイッチング回路に関して定義される。たとえば、Ｃ１−Ｂ０南のための出力導体は、破線４２０によって示されるようにＳマルチプレクサＣ１−Ｂ０中で発生する。
【００４９】
[0062]再び図１Ｂを参照すると、各スイッチボックスは、２つの行辺（東および西）と２つの列辺（北および南）とを有すると見なされ得る。スイッチボックスの得られたアレイも、対応する行と列とによって配置される。各スイッチボックスは、本明細書で説明するように、行方向と列方向とにおいてチャネルをルーティングするための出力スイッチファブリックを含む。その点において、スイッチファブリックは、スイッチボックスの４つの辺に関してチャネルをルーティングするように構成される。そのようなルーティングは、出力スイッチファブリックのフットプリントの４つの辺に関するルーティングと等価である。各スイッチボックスは命令セルを含むので、各スイッチボックスのための出力スイッチファブリックは、それが、何らかの隣接するスイッチボックスの出力スイッチファブリックによって駆動された入力チャネルをルーティングし得るか、またはそれがそれ自体の命令セル出力信号をルーティングし得るという、２つのオプションを有する。再び図４Ａを参照すると、出力スイッチファブリック４００は、図１Ｂの対応するスイッチボックス内に実装され得る。したがって、各マルチプレクサは４：１マルチプレクサであり得る。入力のうちの３つは、上記で説明したチャネル入力である。各４：１マルチプレクサへの第４の入力は、対応するスイッチボックスの命令セルからの命令セル出力である。
【００５０】
[0063]スイッチングファブリックの設計をさらに簡略化し、最適化するために、チャネルは、登録されたチャネルのセットと、記憶能力を有しないチャネルのセットとにセグメント化される。一実施形態では、出力スイッチングファブリックは、登録されたチャネルが他の登録されたチャネルにのみルーティングすることができるという点でレジスタ領域分離を実施する。そのようなレジスタ領域分離はそれぞれの領域内のルーティング能力を高める。
【００５１】
[0064]チャネル到達可能性（reachability）、言い換えれば、チャネルからチャネルへの十分な数のホップを用いて、すべてのチャネルが到達可能であることを保証するようにスイッチングファブリックに要求することによって、また別の最適化が行われる。到達可能性のこの要件を前提として、スイッチングファブリックは、必要なチャネルホップの数を最小限に抑えるように最適化される。さらに、４つのホップの後に同じチャネルにルートバックする、出力チャネルごとの少なくとも１つのサイクリック経路があるべきである。所与のチャネル数およびワード幅について、行次元におけるチャネルから列次元におけるチャネルに切り替わるための１チャネルスパン、列次元におけるチャネルを行次元におけるチャネルに切り替えるための、チャネルの総数よりも少ない数のチャネルスパン、レジスタ領域分離、到達可能性をもつ最小限に抑えられたホップ、およびサイクリック経路実施形態要件を満たすために、様々なスイッチングファブリックが実装され得ることが諒解されよう。
【００５２】
[0065]所与のチャネル出力のためのチャネル入力選択に関して、３：１マルチプレクサは、上記で説明したように十分である。しかし、図１ｂに関して説明したようなＲＩＣＡ実施形態では、命令セル出力を選択する必要もある。したがって、各スイッチファブリックフットプリント辺のためのＲＩＣＡ実施形態における各出力導体は、３つの残りのフットプリント辺への入力と命令セル出力信号とから選択する４：１マルチプレクサによって駆動され得る。辺（東、西、北、および南方向）ごとに５つのチャネルを有する例示的なスイッチボックス（ＳＢＯＸ）５００のための得られたチャネル切替えが図５に示されている。この実施形態では、各チャネルは１バイト幅（８ビット）である。したがって、ＳＢＯＸ５００に入る、それから選択すべき、５チャネル／辺＊４辺（対応する東、西、北および南方向）＊１バイト／チャネル＝２０バイト、ならびにＳＢＯＸ５００からの伝搬に関する、それから選択すべき２０バイトがある。この実施形態では、スイッチボックス５００に関連する命令セル５０５は、各クロックサイクル中に同時に４バイトを処理する（したがって、それのオペランドは４つの８ビットワードである）。したがって、３２ビット幅命令セル出力を生成するために３２ビット幅入力を受信する命令セル５０５が示されている。この３２ビット幅入力の選択は、ＳＢＯＸ５００のすべての辺上のチャネル入力に関して行われる。たとえば、ＳＢＯＸ５００は、この選択のために３２個の１６：１マルチプレクサ５１０を含み得る。まさに図２ａ〜図２ｃに関して説明したように、所与のカーディナル方向におけるチャネル出力について、残りのカーディナル方向に関する３：１選択がある。所与のチャネル出力への３つの入力のうちの１つは、対向するカーディナル方向における同じチャネルである。しかし、直交方向から選択される残りの２つのチャネル入力は、上記で説明した目的およびルールを満たすように選択される。さらに、命令セル５０５からの命令セル出力がチャネル出力を駆動し得るので、第４の選択の可能性がある。したがって、ＳＢＯＸ５００中の各チャネルビット出力のための選択は４：１マルチプレクサ５１５によって達成され得る。各チャネル出力ワードは、この実施形態では１バイト幅であるので、各チャネル出力ワードは８つの４：１マルチプレクサ５１５を必要とするであろう。
【００５３】
[0066]４：１マルチプレクサ４１５の数は、チャネルの数と、チャネル幅と、命令セル４０５によって処理されるワードの数とに依存する。図５に示された例では、命令セル５０５からの４つの８ビットワードから選択し得る、ＳＢＯＸ５００の各辺当たり５つの８ビット出力チャネルがあり、したがって、そのような実施形態の場合、各カーディナル方向（ＳＢＯＸ５００の各辺）ごとに、バイト当たり８つ＊４バイト＊５チャネル＝１６０個の４：１マルチプレクサ４１５があることになる。本開示の焦点である出力スイッチングファブリックは、したがって、これらのマルチプレクサとチャネル入力のためのスパンとに関係する。４：１マルチプレクサ５１５への各チャネル入力は、命令セル４０５によって与えられる４つのバイトに対応するための３２ビット入力として示されている。前に説明したように、各マルチプレクサ５１５への１つのチャネル入力（たとえば、チャネル入力５２５）はチャネル出力によって決定される。たとえば、マルチプレクサ５１５がチャネル番号１のための北出力を選択している場合、チャネル入力５２５はチャネル番号１のための南入力に対応するであろう。より一般的には、チャネル入力５２５は、チャネル出力と同じチャネル中の入力であるが、対向する辺またはカーディナル方向からの入力である。マルチプレクサ４１５への残りの２つのチャネル入力５３０は直交方向から来る。たとえば、マルチプレクサ５１５が北方向におけるチャネル出力を選択している場合、チャネル入力５３０は東チャネル入力と西チャネル入力とに対応するであろう。
【００５４】
[0067]チャネル入力５３０のための選択は、前に説明した目的を満たすように実装され得る。多数のチャネルマッピングまたは選択がこれらの目的を満たすことが諒解されよう。１０チャネル実施形態のための例示的なチャネルマッピングが図６に示されている。北、東、南、および西チャネル出力のためのマッピングが図６では別々に示されている。たとえば、「北」のヘッディングをもつマッピングは、北方向における１０個のチャネル出力を第１の列中にリストする。上記で説明したように、北および南出力チャネルのための東または西入力チャネルは、いくつかの実施形態では高々１つのチャネルにスパンすることができる。たとえば、チャネル７のための北出力はチャネル６のための東入力から選択することができる。しかし、チャネル７のための北出力は、たとえば、チャネル１のための東入力から選択され得ない。所与の北出力への南入力のためのチャネル番号は、もちろんその北出力のためのチャネル番号と同じである。
【００５５】
[0068]東および西チャネル入力から北および南チャネル出力へのマッピングと比較して、北および南チャネル入力から東および西チャネル出力へのチャネル切替えは、５チャネルなどのより大きいチャネルスパンを有する。たとえば、図６中の「西」のヘッディングの下に、１０個のチャネルのための西出力がある。チャネル１のための西出力はチャネル６のための南入力からによって駆動され得、これは５チャネルスパンを示す。ただし、そのようなスパンがある必要はなく、それは単に最大値である。たとえば、チャネル８のための西出力はチャネル９のための南入力によって駆動され得、これはわずか１チャネルスパンである。
【００５６】
[0069]図６のマッピング中の「ｃ」のヘッディングをもつ列は、チャネル出力のために命令セル出力をルーティングすることの利用可能性を示す。概して、チャネル出力の大部分は命令セル出力から選択され得る（命令セル出力から選択され得るチャネル出力は、「ｃ」列の対応する行において「ｘ」によって示されている）。しかし、より大きいルーティングフレキシビリティを与えるために、いくつかのチャネル出力は、命令セル出力を選択する能力を有しないが、代わりに、追加のチャネル入力を選択することができる。たとえば、チャネル５のための北出力は、命令セル出力を選択するための能力を有しないが、代わりに、チャネル５のための西入力を選択することができる。
【００５７】
[0070]前に説明したように、出力スイッチングファブリックはまた、チャネルが、登録された領域と非登録領域とに分割されるように、レジスタ領域分離に適応し得る。したがって、各スイッチボックスは、対応する登録されたチャネル出力の記憶のためのレジスタのセット（図示せず）を含み得る。たとえば、各スイッチボックスは、チャネル１、２、４、６、および９での南出力のためのレジスタを含むか、またはそれに関連し得る。逆に、チャネル０３、５、７、および８での残りの南出力チャネルは未登録領域中にあるので、各スイッチボックスは、これらの残りの南出力を登録するためのレジスタを有しないであろう。それぞれの領域（登録された領域対非登録領域）内でのルーティング能力を高めるために、登録されたチャネルからの入力は、他の登録されたチャネルにのみマッピングされ得る。
【００５８】
[0071]前に説明したように、本明細書で開示される出力スイッチファブリックは、所与のスイッチファブリックフットプリント辺のためのマルチプレクサのグルーピング、およびバス回転の結果としての使用とは対照的に、「ワイヤにマルチプレクサをもたらす」。この概念をより良く諒解するために、図７に示されているように半導体基板７０５に組み込まれたチャネルスイッチング回路７００のための列次元を調べる断面図について考える。この実施形態では、各々がビットＢ０からビットＢ２にわたる３ビット幅である、３つのチャネルがある。したがって、チャネルスイッチング回路７００は、それのチャネルのためのビットに対応する３つのタイルＢ０、Ｂ１、およびＢ２を含む。半導体技術において知られているように、金属層は、介在絶縁層によって基板７０５のアクティブ表面７１０から分離される。タイルＢ０、Ｂ１、およびＢ２中の様々なマルチプレクサを実装するトランジスタ（図示せず）がアクティブ表面７１０に組み込まれる。各ビットのための列入力導体と列出力導体とのためのトラックが、対応するタイルの上の金属層Ｍｉ中でスパンする。図７はチャネルスイッチング回路７００の幅Ｗに沿った断面図を示しているので、各列導体は断面のみが見えている。対照的に、金属層Ｍｊ中の対応するチャネルのための行導体（図示せず）はチャネルスイッチング回路７００のための幅Ｗにスパンするであろう。したがって、各タイルは、列次元におけるすべてのチャネルのための対応するビットのためのトラックによって直接横断されるので、行マルチプレクサ（東または西）は、タイルＢ１について示されているように、ただ１つのビアを通して列導体に結合され得る。この結合を達成するためにバス回転は必要でない。
【００５９】
[0072]図８に、本明細書で開示する改善された出力スイッチファブリックによって実施されるルーティング方法のためのフローチャートを示す。初期ステップ８００において、半導体基板上に４辺フットプリントを有するスイッチファブリックが、各フットプリント辺において対応する入力導体上でスイッチファブリックへの複数のチャネルを受信する。スイッチファブリックは、複数のチャネルに対応する複数のチャネルスイッチング回路に編成される。ステップ８０５において、スイッチファブリックは、対応する出力導体上でスイッチングファブリックフットプリント辺から複数のチャネルをルーティングする。フットプリントのための辺の第１の対向ペアに関して、入力導体と出力導体とは、各第１のトラックが、対応するチャネルのための入力導体と出力導体とに適応し、対応するチャネルスイッチング回路にわたってスパンするそのような、チャネルに対応する第１のトラック中に配置される。フットプリントのための辺の第２の対向ペアに関して、すべてのチャネルのための入力導体と出力導体とは、すべてのチャネルスイッチング回路にわたってスパンするトラック中に配置される。
【００６０】
ステップ８１０において、各フットプリント辺について、各チャネルスイッチング回路は、フットプリントの残りの辺のための入力導体上で伝導されるチャネルを選択することによって、対応するチャネルのための出力導体を駆動する。
【００６１】
[0073]当業者が今や諒解するように、および目下の特定の適用例に応じて、本開示の趣旨および範囲から逸脱することなく、本開示のデバイスの材料、装置、構成および使用方法においておよびそれへの多くの変更、置換および変形が行われ得る。これに照らして、本明細書で例示し、説明した特定の実施形態は本開示のいくつかの例にすぎないので、本開示の範囲は、それらの実施形態の範囲に限定されるべきでなく、むしろ、以下に添付された特許請求の範囲およびそれらの機能的等価物の範囲に十分に相応すべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
半導体表面上にフットプリントを有するように構成されたスイッチファブリックと、前記フットプリントが複数の辺を有する、
前記フットプリントの各辺に関して前記スイッチファブリックに複数のチャネルを伝導するように構成された複数の入力導体と、
前記フットプリントの各辺に関して前記スイッチファブリックから前記複数のチャネルを伝導するように構成された複数の出力導体とを備え、ここにおいて、前記辺の第１の対向ペアのための前記入力導体と前記出力導体とが、前記チャネルに対応する第１のトラック中に配置され、ここにおいて、前記スイッチファブリックが、前記チャネルに対応し、各第１のトラックが対応するチャネルスイッチング回路にスパンするように、前記フットプリント中に配置された、複数のチャネルスイッチング回路を含み、ここにおいて、前記フットプリントのための前記辺の第２の対向ペアのための前記入力導体と前記出力導体とが、各第２のトラックがすべての前記チャネルスイッチング回路にわたってスパンするように、第２のトラック中に配置され、
ここにおいて、各チャネルスイッチング回路が、各辺に対応する複数のマルチプレクサを含み、ここにおいて、各チャネルスイッチング回路中の各辺の対応するマルチプレクサが、残りの辺のための前記入力導体から選択されたチャネルを用いて前記チャネルスイッチング回路の対応するチャネルのための前記出力導体を駆動するように構成された、回路。
［Ｃ２］
各チャネルが、複数のビットに等しい幅を有し、ここにおいて、各第２のトラックが、対応するビットのためのすべての前記チャネルのための前記入力導体および前記出力導体に適応するように、辺の前記第２の対向ペアのための前記入力導体と前記出力導体とが前記複数のビットに対応して配置され、各第２のトラックが、辺の前記第２の対向ペアにわたってスパンするように構成された、Ｃ１に記載の回路。
［Ｃ３］
各チャネルスイッチング回路中の前記マルチプレクサが、前記対応するチャネルを辺の前記第１のペア中の第１の辺のための前記出力導体に駆動するように構成された第１のマルチプレクサを含み、ここにおいて、各チャネルスイッチング回路中の前記マルチプレクサが、前記対応するチャネルを辺の前記第１のペア中の残りの第２の辺のための前記出力導体に駆動するように構成された第２のマルチプレクサをさらに含む、Ｃ２に記載の回路。
［Ｃ４］
各チャネルスイッチング回路の第１のマルチプレクサと第２のマルチプレクサとが、前記入力導体からの前記複数のチャネルのサブセットから選択するように構成され、前記サブセットが、前記チャネルスイッチング回路の対応するチャネルからのチャネルスパンに関して定義された、Ｃ３に記載の回路。
［Ｃ５］
前記チャネルスパンが前記複数のチャネル中のチャネルの総数の１／２である、Ｃ４に記載の回路。
［Ｃ６］
各チャネルスイッチング回路中の前記マルチプレクサが、前記対応するチャネルを辺の前記第２のペア中の第３の辺のための前記出力導体に駆動するように構成された第３のマルチプレクサをさらに含み、ここにおいて、各チャネルスイッチング回路中の前記マルチプレクサが、前記対応するチャネルを辺の前記第２のペア中の残りの第４の辺のための前記出力導体に駆動するように構成された第４のマルチプレクサをさらに含む、Ｃ３に記載の回路。
［Ｃ７］
各チャネルスイッチング回路、前記第１、第２、第３、および第４のマルチプレクサが、前記複数のビットに対応する複数のタイルに配置され、各タイルが前記第１、第２、第３、および第４のマルチプレクサを１つずつ有する、Ｃ６に記載の回路。
［Ｃ８］
各チャネルスイッチング回路のタイルについて、前記対応するチャネルのための前記対応するビットを前記フットプリントの各辺上の対応する出力導体上に駆動するように構成された、Ｃ７に記載の回路。
［Ｃ９］
前記タイルは、各タイルが前記対応するビットのための前記第２のトラックと整合するように、前記第２のトラックと整合される、Ｃ７に記載の回路。
［Ｃ１０］
前記第３および第４のマルチプレクサが、前記入力導体からの前記複数のチャネルのサブセットから選択するように構成され、前記サブセットが、前記チャネルスイッチング回路の対応するチャネルからの１のチャネルスパンに関して定義された、Ｃ６に記載の回路。
［Ｃ１１］
半導体基板上に多辺フットプリントを有するスイッチファブリックにおいて、前記スイッチファブリックが、複数のチャネルに対応する複数のチャネルスイッチング回路に編成され、前記複数のチャネルを、対応する入力導体上の各フットプリント辺に関して前記スイッチファブリックにルーティングすることと、前記スイッチファブリックが、各フットプリント辺上に前記複数のチャネルのための出力導体を有し、ここにおいて、前記辺の第１の対向ペアのための前記入力導体と前記出力導体とが、各第１のトラックが対応するチャネルスイッチング回路にわたってスパンするように、前記チャネルに対応する第１のトラック中に配置され、ここにおいて、前記フットプリントのための辺の第２の対向ペアのための前記入力導体と前記出力導体とが、すべての前記チャネルスイッチング回路にわたってスパンする第２のトラック中に配置された、
各フットプリント辺のための各チャネルスイッチング回路において、前記フットプリントの残りの辺のための前記入力導体上で伝導されるチャネルを選択することによって、対応するチャネルのための前記出力導体を駆動することと、
を備える、方法。
［Ｃ１２］
各チャネルスイッチング回路の対応するチャネルのための前記出力導体を駆動することが、前記フットプリントの辺の前記第１の対向ペアに関して第１および第２のマルチプレクサを使用することを備える、Ｃ１１に記載の方法。
［Ｃ１３］
各チャネルスイッチング回路対応するチャネルのための前記出力導体を駆動することが、前記フットプリントの辺の前記第２の対向ペアに関して第３および第４のマルチプレクサを使用することを備える、Ｃ１２に記載の方法。
［Ｃ１４］
入力導体と出力導体とに関して複数のチャネルを切り替えるように構成されたスイッチングファブリックであって、各チャネルがデジタルワードを備え、前記スイッチングファブリックが、
前記複数のチャネルを第１の方向における出力導体に駆動するために前記入力導体から選択するように構成された複数の第１のマルチプレクサと、
前記複数のチャネルを第２の方向における出力導体に駆動するために前記入力導体から選択するように構成された複数の第２のマルチプレクサと、
前記複数のチャネルを第３の方向における出力導体に駆動するために前記入力導体から選択するように構成された複数の第３のマルチプレクサと、
前記複数のチャネルを第４の方向における出力導体に駆動するために前記入力導体から選択するように構成された複数の第４のマルチプレクサと
を備え、
ここにおいて、前記第１、第２、第３、および第４のマルチプレクサが、複数の行に配置されたタイルを形成するようにインターリーブされ、各タイルが、１つの第１のマルチプレクサと、１つの第２のマルチプレクサと、１つの第３のマルチプレクサと、１つの第４のマルチプレクサとを有し、前記行が、前記第１および第２の方向と整合され、各チャネルのための前記第１および第２の方向における前記出力導体が対応する行の第１および第２のマルチプレクサによって駆動されるように、および、各チャネルである前記第３および第４の方向における前記出力導体が対応する行第３および第４のマルチプレクサによって駆動されるように、前記チャネルに対応する、スイッチングファブリック。
［Ｃ１５］
各デジタルワードがビットでの幅を有し、前記行が、前記タイルの複数の列を形成するように整合され、前記列が前記第３および第４の方向と平行であり、ここにおいて、各列について、前記列の第３および第４のマルチプレクサが、前記第３および第４の方向におけるすべての前記チャネルのための対応するビットを前記出力導体のうちの対応する出力導体に駆動するように構成されるように、前記複数の列が前記複数のビットに対応する、Ｃ１４に記載のスイッチングファブリック。
［Ｃ１６］
半導体基板上のスイッチファブリックのためのフットプリントの４つの辺に関して複数のチャネルをルーティングするように構成された前記スイッチファブリックを備え、各チャネルがビットでの同じ幅を有し、ここにおいて、前記フットプリントの各辺について、各ビットが、対応する入力導体によって前記スイッチファブリックに、および対応する出力導体によって前記スイッチファブリックから搬送され、ここにおいて、前記４つの辺の第１の対向ペアのための前記入力導体と前記出力導体とが前記チャネルごとに配置され、ここにおいて、前記４つの辺の残りの対向ペアのための前記入力導体と前記出力導体とが前記ビットごとに配置され、
前記スイッチファブリックが、フットプリントの各辺について、残りの辺のための前記入力導体からの選択されたチャネルのための前記ビットを用いて前記辺の出力導体を駆動するように構成された対応する複数のマルチプレクサを含み、ここにおいて、前記４つの辺の前記第１の対向ペアのための前記マルチプレクサは、チャネルスパンが、前記４つの辺の残りの対向ペアのための前記入力導体からのチャネル選択のためのチャネルスパンよりも大きくないように構成された、回路。
［Ｃ１７］
前記４つの辺の第２の対向ペアのための前記マルチプレクサは、チャネルスパンが前記４つの辺の前記第１の対向ペアのための前記入力導体からの前記チャネル選択のための前記複数のチャネル中のチャネルの総数よりも小さいように構成された、Ｃ１６に記載の回路。
［Ｃ１８］
出力信号を与えるプログラマブル命令セルをさらに備え、ここにおいて、各マルチプレクサが、それの対応する出力導体のための前記出力信号を選択するようにさらに構成可能である、Ｃ１７に記載の回路。
［Ｃ１９］
各マルチプレクサが４：１マルチプレクサである、Ｃ１８に記載の回路。
［Ｃ２０］
行と列とによって配置された複数のスイッチボックスを備え、
各スイッチボックスが、前記スイッチボックスの４つの辺に関して複数のチャネルをルーティングするように構成された出力スイッチファブリックを含み、各チャネルがビットでの同じ幅を有し、ここにおいて、前記スイッチボックスの各辺について、各チャネルのための各ビットが、対応する入力導体によって前記スイッチボックスに、および対応する出力導体によって前記スイッチボックスから搬送され、ここにおいて、前記辺の第１の対向ペアのための前記入力導体と前記出力導体とが前記チャネルごとに配置され、ここにおいて、前記辺の残りの対向ペアのための前記入力導体と前記出力導体とが前記ビットごとに配置され、
各スイッチボックスが、前記行辺および列辺のための前記入力導体のうちの選択された入力導体によって搬送される前記ビットの処理に応答して出力信号を与えるように動作可能なプログラマブル命令セルを含み、
ここにおいて、前記出力スイッチファブリックが、前記複数のチャネルに対応する複数のチャネルスイッチング回路を含み、ここにおいて、各チャネルスイッチング回路が、各辺に対応する複数のマルチプレクサを含み、ここにおいて、各チャネルスイッチング回路中の各辺の対応するマルチプレクサが、残りの辺のための前記入力導体からの選択されたチャネルを用いて前記チャネルスイッチング回路の対応するチャネルのための前記出力導体を駆動するように構成された、再構成可能命令セルアレイ（ＲＩＣＡ）。
［Ｃ２１］
前記マルチプレクサの各々が４：１マルチプレクサを備える、Ｃ２０に記載のＲＩＣＡ。
［Ｃ２２］
前記スイッチボックスのサブセットが登録された領域を備え、前記スイッチボックスの残りの部分が未登録領域を備える、Ｃ２０に記載のＲＩＣＡ。
［Ｃ２３］
前記登録された領域中の前記スイッチボックス中の前記出力スイッチファブリックが、前記登録された領域内にのみルーティングするように構成された、Ｃ２２に記載のＲＩＣＡ。
［Ｃ２４］
半導体表面上にフットプリントを有するように構成されたスイッチファブリックと、前記フットプリントが複数の辺を有する、
前記フットプリントの各辺に関して前記スイッチファブリックに複数のチャネルを伝導するように構成された複数の入力導体と、
前記フットプリントの各辺に関して前記スイッチファブリックから前記複数のチャネルを伝導するように構成された複数の出力導体とを備え、ここにおいて、前記辺の第１の対向ペアのための前記入力導体と前記出力導体とが、前記チャネルに対応する第１のトラック中に配置され、ここにおいて、前記スイッチファブリックが、前記チャネルに対応し、各第１のトラックが対応するチャネルスイッチング回路にスパンするように、前記フットプリント中に配置された、複数のチャネルスイッチング回路を含み、ここにおいて、前記フットプリントのための辺の第２の対向ペアのための前記入力導体と前記出力導体とが、各第２のトラックがすべての前記チャネルスイッチング回路にわたってスパンするように、第２のトラック中に配置され、
ここにおいて、各チャネルスイッチング回路が、前記入力導体上で伝導される前記複数のチャネルから選択することによって、対応するチャネルのための前記出力導体を駆動するための手段を含む、回路。
［Ｃ２５］
前記手段が、複数のインターリーブされたマルチプレクサを備える、Ｃ２４に記載の回路。
【図１Ａ】
0006385962.tif 000002
【図１Ｂ】
0006385962.tif 000003
【図１Ｃ】
0006385962.tif 000004
【図２Ａ】
0006385962.tif 000005
【図２Ｂ】
0006385962.tif 000006
【図２Ｃ】
0006385962.tif 000007
【図３Ａ】
0006385962.tif 000008
【図３Ｂ】
0006385962.tif 000009
【図３Ｃ】
0006385962.tif 000010
【図４Ａ】
0006385962.tif 000011
【図４Ｂ】
0006385962.tif 000012
【図５】
0006385962.tif 000013
【図６】
0006385962.tif 000014
【図７】
0006385962.tif 000015
【図８】
0006385962.tif 000016