(57)【特許請求の範囲】
【請求項１】
少なくとも表面が凹凸形状である、第１の導電型の半導体基板と、
前記半導体基板内に埋め込まれる、少なくとも１つの第２の導電型の埋め込み不純物層と、
前記半導体基板の表面から前記埋め込み不純物層の表面に至って形成される、第２の導電型のエミッタ層と、
前記エミッタ層の表面に形成される表面電極と、
前記表面電極が形成される箇所を除く前記半導体基板の表面に形成される第１の絶縁膜とを備え、
前記エミッタ層の不純物濃度は、前記埋め込み不純物層の不純物濃度よりも高い、
光電変換装置。
【請求項２】
前記埋め込み不純物層の表面における凹凸形状は、前記半導体基板の表面における凹凸形状に対応する、
請求項１に記載の光電変換装置。
【請求項３】
複数の前記埋め込み不純物層を備え、
前記埋め込み不純物層間の隙間は、各前記埋め込み不純物層の幅よりも狭い、
請求項１または請求項２に記載の光電変換装置。
【請求項４】
前記半導体基板の側面において、前記埋め込み不純物層は形成されない、
請求項１から請求項３のうちのいずれか１項に記載の光電変換装置。
【請求項５】
前記エミッタ層は、平面視において格子状に配置され、
前記埋め込み不純物層は、平面視において、前記エミッタ層の４つの格子点に囲まれた範囲に配置される、
請求項１から請求項４のうちのいずれか１項に記載の光電変換装置。
【請求項６】
前記表面電極は、平面視において、前記エミッタ層に沿って配置され、
前記エミッタ層の幅は、前記表面電極の幅よりも広い、
請求項５に記載の光電変換装置。
【請求項７】
前記半導体基板の裏面に形成されるダメージ層と、
前記ダメージ層の、さらに前記半導体基板の裏面側に形成される、第１の導電型の裏面不純物層と、
前記裏面不純物層の、さらに前記半導体基板の裏面側に形成される裏面電極とをさらに備え、
前記裏面不純物層の不純物濃度は、前記半導体基板の不純物濃度よりも高い、
請求項１から請求項６のうちのいずれか１項に記載の光電変換装置。
【請求項８】
前記半導体基板の側面に形成される、白色である第２の絶縁膜をさらに備える、
請求項１から請求項７のうちのいずれか１項に記載の光電変換装置。
【請求項９】
第１の導電型の半導体基板の少なくとも表面に、凹凸形状を形成し、
少なくとも１つの第２の導電型の埋め込み不純物層を、イオン注入によって前記半導体基板内に形成し、
前記半導体基板の表面から前記埋め込み不純物層の表面に至り、かつ、前記埋め込み不純物層の不純物濃度よりも高い第２の導電型のエミッタ層を形成し、
前記半導体基板の表面に絶縁膜を形成し、
前記エミッタ層の表面に対応する位置の前記絶縁膜の表面に表面電極を形成し、
前記表面電極に熱処理を行い、前記エミッタ層と前記表面電極とを接続させる、
光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願明細書に開示される技術は、たとえば、光電変換の機能を有する光電変換装置、および、光電変換装置の製造方法に関するものである。
【背景技術】
【０００２】
太陽光発電などの光電変換の機能を有する半導体装置（光電変換装置）のひとつとして、ｐ型単結晶デバイスがある。このｐ型単結晶デバイスは、受光面となるｐ型の半導体基板の表面に、ｎ型の不純物半導体層が形成されたものである。ｐ型単結晶デバイスの光電変換は、光励起された電子キャリアが、ｎ型の不純物半導体層に接続された電極へ到達することで生じる。
【０００３】
このとき、同じく光励起されたホール（正孔）キャリアは、ｐ型の半導体基板の裏面に接続された電極へ到達する。なお、電子およびホールの両キャリアの光励起は、ｐｎ接合界面とｐｎ接合界面から広がる空乏層内とで生じる。
【０００４】
以上の原理に基づき、ｐ型単結晶デバイスの発電量を増やすには、ｐ型単結晶デバイス内に入射する光の量が増えればよい。または、ｐｎ接合界面が増えてもよい。しかしながら、ｎ型の不純物半導体層に接続された電極は、ｐ型単結晶デバイス内への光の入射を妨げてしまう。また、ｎ型の不純物半導体層の表面積は、ｐ型の半導体基板の表面積と同じ面積になる。すなわち、ｐｎ接合界面の面積は、ｐ型の半導体基板の表面積で決まってしまう。
【０００５】
たとえば、特許文献１に例示される構成では、半導体基板の表面（受光面）全体が導電性の反射防止膜で覆われ、電極が全く存在しない。さらに半導体基板の表面には凹凸形状があり、従来技術と比較して、光の入射量を増やすことができる。
【０００６】
また、たとえば、特許文献２に例示される構成では、ｐｎ接合界面がデバイスの表面側とデバイスの裏面側との両側に存在する。そのため、従来技術と比較して、ｐｎ接合界面を増やすことができる。
【０００７】
また、たとえば、特許文献３に例示される構成では、電極下に高濃度の不純物半導体層（以降、選択エミッタ層と記載する場合がある）が形成される。選択エミッタ層は、キャリアの再結合を防止するため、キャリアが電極へ到達しやすくなる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第３１９５４２４号公報
【特許文献２】特開２０００−２３２２３３号公報
【特許文献３】特許第５４１４２９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記のとおり、特許文献１、特許文献２、および、特許文献３のいずれにおいても、光電変換の機能を有する光電変換装置の発電量を増やす構成が提案された。なお、実用では、発電量の最大値のみならず、その発電量を維持することができることも重要である。
【００１０】
導電性の反射防止膜を有する特許文献１に例示される構成では、当該反射防止膜が２つの機能、すなわち、導電性機能と入射光の反射防止機能とを兼ねる。この場合、半導体基板に外部からの作用である外乱が入射されると、反射防止膜の導電性機能、および、反射防止膜の反射防止機能が同時に損なわれる。
【００１１】
一方、特許文献２に例示される構成、および、特許文献３に例示される構成では、導電性機能は電極が担うこととなる。また、反射防止機能は、膜が担うこととなる。そのため、導電性機能と反射防止機能とが同時に損なわれる可能性は低くなる。
【００１２】
しかしながら、特許文献２に例示される構成、および、特許文献３に例示される構成では、電極間の幅に制限が生じる。電極間の幅が狭くなりすぎると、光の入射量が減る。そうすると、光電変換装置の発電量が低下する。
【００１３】
逆に、電極間の幅が広くなりすぎると、キャリアの再結合に起因してキャリアが電極に到達しにくくなる。そうすると、光電変換装置の発電量が低下する。
【００１４】
本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、効果的に発電量を増加させることができる光電変換装置および光電変換装置の製造方法に関するものである。
【課題を解決するための手段】
【００１５】
本願明細書に開示される技術の一の態様は、少なくとも表面が凹凸形状である、第１の導電型の半導体基板と、前記半導体基板内に埋め込まれる、少なくとも１つの第２の導電型の埋め込み不純物層と、前記半導体基板の表面から前記埋め込み不純物層の表面に至って形成される、第２の導電型のエミッタ層と、前記エミッタ層の表面に形成される表面電極と、前記表面電極が形成される箇所を除く前記半導体基板の表面に形成される第１の絶縁膜とを備え、前記エミッタ層の不純物濃度は、前記埋め込み不純物層の不純物濃度よりも高い。
【００１６】
また、本願明細書に開示される技術の別の態様は、第１の導電型の半導体基板の少なくとも表面に、凹凸形状を形成し、少なくとも１つの第２の導電型の埋め込み不純物層を、イオン注入によって前記半導体基板内に形成し、前記半導体基板の表面から前記埋め込み不純物層の表面に至り、かつ、前記埋め込み不純物層の不純物濃度よりも高い第２の導電型のエミッタ層を形成し、前記半導体基板の表面に絶縁膜を形成し、前記エミッタ層の表面に対応する位置の前記絶縁膜の表面に表面電極を形成し、前記表面電極に熱処理を行い、前記エミッタ層と前記表面電極とを接続させる。
【発明の効果】
【００１７】
本願明細書に開示される技術の一の態様は、少なくとも表面が凹凸形状である、第１の導電型の半導体基板と、前記半導体基板内に埋め込まれる、少なくとも１つの第２の導電型の埋め込み不純物層と、前記半導体基板の表面から前記埋め込み不純物層の表面に至って形成される、第２の導電型のエミッタ層と、前記エミッタ層の表面に形成される表面電極と、前記表面電極が形成される箇所を除く前記半導体基板の表面に形成される第１の絶縁膜とを備え、前記エミッタ層の不純物濃度は、前記埋め込み不純物層の不純物濃度よりも高いものである。このような構成によれば、埋め込み不純物層が半導体基板に埋め込まれることで、ｐｎ接合界面が半導体基板の表面側および裏面側の双方に形成される。また、埋め込み不純物層の表裏面には、凹凸形状が形成される。そのため、キャリアの励起が生じやすくなる。
【００１８】
また、本願明細書に開示される技術の別の態様は、第１の導電型の半導体基板の少なくとも表面に、凹凸形状を形成し、少なくとも１つの第２の導電型の埋め込み不純物層を、イオン注入によって前記半導体基板内に形成し、前記半導体基板の表面から前記埋め込み不純物層の表面に至り、かつ、前記埋め込み不純物層の不純物濃度よりも高い第２の導電型のエミッタ層を形成し、前記半導体基板の表面に絶縁膜を形成し、前記エミッタ層の表面に対応する位置の前記絶縁膜の表面に表面電極を形成し、前記表面電極に熱処理を行い、前記エミッタ層と前記表面電極とを接続させる。このような構成によれば、埋め込み不純物層が半導体基板に埋め込まれることで、ｐｎ接合界面が半導体基板の表面側および裏面側の双方に形成される。また、埋め込み不純物層の表裏面には、凹凸形状が形成される。
【００１９】
本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００２０】
【図１】実施の形態に関する、光電変換装置を実現するための構成を概略的に例示する断面図である。
【図２】実施の形態に関する、半導体基板の表面側を部分的に例示する平面図である。
【図３】実施の形態に関する、光電変換装置の外観を概略的に例示する平面図である。
【図４】ｎ型の半導体基板を用いた光電変換装置の場合の、実施の形態に関する光電変換装置を実現するための構成を概略的に例示する断面図である。
【図５】ｎ型の半導体基板を用いた場合の、実施の形態に関する半導体基板の表面側を部分的に例示する平面図である。
【図６】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図７】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図８】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図９】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図１０】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図１１】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図１２】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図１３】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図１４】パターニングされたマスクを例示する平面図である。
【図１５】マスクでｐ型の半導体基板の端も覆うようにパターニングする場合を概略的に例示する平面図である。
【図１６】実施の形態に関する、光電変換装置を実現するための構成を概略的に例示する断面図である。
【図１７】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図１８】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図１９】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図２０】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図２１】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図２２】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図２３】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図２４】実施の形態に関する、光電変換装置の製造フローを概略的に例示する断面図である。
【図２５】実施の形態に関する、光電変換装置を実現するための構成を概略的に例示する断面図である。
【図２６】実施の形態に関する、テクスチャが形成される過程を例示する図である。
【図２７】実施の形態に関する、テクスチャが形成される過程を例示する図である。
【図２８】実施の形態に関する、テクスチャが形成される過程を例示する図である。
【図２９】実施の形態に関する、テクスチャが形成される過程を例示する図である。
【図３０】実施の形態に関する、形成されたテクスチャを例示する平面図である。
【発明を実施するための形態】
【００２１】
以下、添付される図面を参照しながら実施の形態について説明する。なお、図面は概略的に示されるものであり、異なる図面にそれぞれ示される画像の大きさと位置との相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。
【００２２】
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を省略する場合がある。
【００２３】
また、以下に記載される説明において、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
【００２４】
＜第１の実施の形態＞
以下、本実施の形態に関する光電変換装置および光電変換装置の製造方法について説明する。
【００２５】
＜光電変換装置の構成について＞
図１は、本実施の形態に関する光電変換装置を実現するための構成を概略的に例示する断面図である。具体的には、図１は、本実施の形態に関するｐ型の半導体基板の表面側を例示する断面図である。
【００２６】
図１に例示されるように、光電変換装置は、表面が凹凸形状であるｐ型の半導体基板１と、ｐ型の半導体基板１に埋め込まれて形成されたｎ型の不純物半導体層２と、ｐ型の半導体基板１に埋め込まれて形成されたｎ型の選択エミッタ層３と、ｐ型の半導体基板１の表面に形成され、かつ、屈折率が、たとえば、２．０である絶縁膜４と、絶縁膜４を貫通してｐ型の半導体基板１の表面に形成された電極５とを備える。
【００２７】
ｎ型の不純物半導体層２は、ｐ型の半導体基板１の表面の形状、すなわち、凹凸形状を反映して、その上面および下面が凹凸形状である。ｎ型の不純物半導体層２の一部は、ｎ型の不純物半導体層２より高濃度であるｎ型の選択エミッタ層３に接続される。
【００２８】
さらに、ｎ型の選択エミッタ層３の一部は、絶縁膜４を貫通して形成された電極５に接続される。
【００２９】
上記の構成に基づけば、絶縁膜４の屈折率が、たとえば、２．０であることで、ｐ型の半導体基板１に入射する光は絶縁膜４で反射しにくくなり、ｐ型の半導体基板１内に取り込まれる場合が多くなる。そして、ｐ型の半導体基板１内に取り込まれた光は、ｐｎ接合界面とｐｎ接合界面から広がる空乏層内とでキャリア（電子、ホール）を励起する。
【００３０】
図１に例示される場合では、ｐ型の半導体基板１とｎ型の不純物半導体層２との境界面、および、ｐ型の半導体基板１とｎ型の選択エミッタ層３との境界面がｐｎ接合界面である。また、ｎ型の不純物半導体層２の上面および下面はｐ型の半導体基板１の表面の凹凸形状を反映した凹凸形状である。そのため、ｐｎ接合界面の表面積が増加し、キャリアの励起が生じやすくなる。
【００３１】
また、ｎ型の不純物半導体層２がｐ型の半導体基板１に埋め込まれることで、ｐｎ接合界面がｐ型の半導体基板１の表面側および裏面側の双方に形成される。そのため、キャリアの励起が生じやすくなる。
【００３２】
また、ｎ型の選択エミッタ層３とｐ型の半導体基板１との境界もｐｎ接合界面となるため、キャリアの励起が生じる。なお、絶縁膜４は、屈折率が、たとえば、２．０であれば単層膜である必要はない。したがって、光の反射を抑える効果を得るために、絶縁膜４が、屈折率の異なる積層膜であってもよい。
【００３３】
光によるキャリアの励起は、ｐｎ接合界面のみならず、ｐｎ接合界面から広がる空乏層内でも生じる。空乏層の領域が大きければ、キャリアが励起される量も多くなる。
【００３４】
一般に、半導体層の濃度が低濃度であれば、空乏層が広がりやすくなることが知られる。この効果に鑑みれば、ｎ型の不純物半導体層２は、たとえば、１×１０１５ｃｍ−３以上、かつ、１×１０１６ｃｍ−３以下の濃度であり、さらに、ｐｎ接合界面に向かって緩やかな濃度勾配を得るために、１μｍ程度の厚みがあるとよい。
【００３５】
しかしながら、ｎ型の不純物半導体層２は、低濃度であればあるほどよいというわけではない。ｎ型の不純物半導体層２は、励起された電子キャリアが電極５へ到達するための輸送ルートの役割も果たす。ｎ型の不純物半導体層２が低濃度であれば、ｎ型の不純物半導体層２そのものの抵抗が高くなり、電子キャリアの輸送を妨げる。ｎ型の選択エミッタ層３をｎ型の不純物半導体層２よりも高濃度化するのは、ｎ型の選択エミッタ層３そのものの抵抗を下げ、電子キャリアの輸送を妨げない効果を得るためである。ｎ型の選択エミッタ層３の濃度としては、電子キャリアが縮退したフェルミ分布を持つ、たとえば、１×１０１９ｃｍ−３以上、かつ、１×１０２０ｃｍ−３以下が望ましい。また、ｎ型の選択エミッタ層３の高濃度化には、ｎ型の選択エミッタ層３と絶縁膜４との界面で、電子キャリアが再結合し、さらに、消滅することを防ぐ効果もある。同様に、ｎ型の不純物半導体層２をｐ型の半導体基板１に埋め込んで形成することには、絶縁膜４とｎ型の不純物半導体層２とが接触する場合に比べて、励起された電子キャリアの消滅を防ぐ効果もある。
【００３６】
一方、光によるキャリアの励起は、電子のみならず、ホールでも生じる。図１に例示される構成では、励起されたホールキャリアは、ｐ型の半導体基板１の裏面側に向かって、ｐ型の半導体基板１中を輸送される。特に、ｎ型の不純物半導体層２よりｐ型の半導体基板１の表面側で励起されたホールキャリアは、ｎ型の不純物半導体層２の隙間を通って、ｐ型の半導体基板１の裏面側に輸送される。ｐ型の半導体基板１と絶縁膜４の界面でのホールキャリアの消滅を防ぐ場合には、ｎ型の不純物半導体層２と絶縁膜４との間にあるｐ型の半導体基板１の厚みを、たとえば、５００ｎｍにすることができる。また、ホールキャリアの輸送を妨げないために、図１中のｐ型の半導体基板１が存在する位置に関わらず、ｐ型の半導体基板１の結晶性は一定に保つ必要がある。ｐ型の半導体基板１に外乱があった場合、最初に外乱の影響を受けるのは、絶縁膜４である。図１に例示される構成であれば、たとえ外乱があることによって絶縁膜４が劣化した場合であっても、キャリアの輸送を妨げない。なお、ｎ型の選択エミッタ層３を高濃度化すれば空乏層は広がらないため、空乏層内でのキャリア励起は生じにくくなる。ただし、空乏層内で励起されるキャリアの量は、ｎ型の不純物半導体層２で励起されるキャリアの量と比べると軽微である。ｎ型の選択エミッタ層３の高濃度化は、結果として、ｎ型の不純物半導体層２でキャリアを励起し、ｎ型の選択エミッタ層３でキャリアを輸送する、という機能分担を明確化するものである。このように、機能分担が明確化されれば、外乱があった場合の機能の劣化は限定され、光電変換装置の発電量の低下が生じにくくなる。
【００３７】
図２は、本実施の形態に関する半導体基板の表面側を部分的に例示する平面図である。図２における破線Ａにあたる部分が、図１の断面図に相当する。
【００３８】
図２に例示されるように、ｐ型の半導体基板１の表面において、平面視において電極５の幅より広い幅を有する電極６が、電極５とは直交する方向に形成される。ｎ型の選択エミッタ層３は、平面視においては格子状に形成される。ｎ型の選択エミッタ層３は、電極５および電極６とそれぞれ平行に配置される。ｎ型の不純物半導体層２は、平面視において、ｎ型の選択エミッタ層３の４つの格子点に囲まれた範囲に配置される。
【００３９】
このような構成に基づけば、ｐｎ接合界面とｐｎ接合界面から広がる空乏層内で励起された電子キャリアは、まず、ｎ型の不純物半導体層２内に輸送される。そして、ｎ型の不純物半導体層２よりも抵抗の低いｎ型の選択エミッタ層３内に電子キャリアはすぐに集まる。ｎ型の選択エミッタ層３内に集まった電子キャリアは、そのままｎ型の選択エミッタ層３を通って、電極５または電極６に輸送される。すなわち、電子キャリアは、電極５または電極６に到達するまで、ｎ型の不純物半導体層２より低抵抗のｎ型の選択エミッタ層３内を通る。したがって、電子キャリアがｎ型の不純物半導体層２を通り続ける場合と比べて、電子キャリアは電極５または電極６に輸送されやすくなる。また、図２に例示される構成では、ｎ型の選択エミッタ層３と絶縁膜４との間の接合面積が減るため、電子キャリアが再結合して消滅する可能性も低くなる。ｎ型の不純物半導体層２を含めて、ｎ型の選択エミッタ層３を平面視で格子状とするのは、途中で断線していても、電子キャリアの迂回ルートを確保することができるためである。なお、電極６は、インターコネクタと呼ばれる金属導線と、ｐ型の半導体基板１の端から端まで直線的に接続されるため、接続のマージンを含めると、電極６の幅として、たとえば、１ｍｍ以上は必要である。一方、電極５は、電極６と電気的に接続する役割のみであるため、たとえば、数十μｍ以上、かつ、１００μｍ以下であっても問題ない。電極５の幅を狭くできれば、ｐ型の半導体基板１内に入射する光の量が増え、光電変換装置の発電量が上がる。
【００４０】
ところで、電極５がｐ型の半導体基板１内に配置される数が少ないほど、ｐ型の半導体基板１内に入射する光の量が増える。そのため、光電変換装置の発電量が上がる。図２に例示された構成に基づき電子キャリアが輸送される場合、理想を言えば電極５は不要である。しかしながら、ｎ型の選択エミッタ層３と絶縁膜４との間の界面で、電子キャリアが再結合し消滅する可能性もゼロではない。この可能性を考慮し、現実的には、電極５を、たとえば、１５ｍｍ以下の間隔で配置する。たとえば、１５０ｍｍ角のｐ型の半導体基板１なら、電極５は、たとえば、９本または１０本配置される。一方、電極６の幅は、たとえば、１ｍｍと広く、ｐ型の半導体基板１内への光の入射量を確保するため、数を多くすることは難しい。たとえば、上述の１５０ｍｍ角のｐ型の半導体基板１なら、電極６の数は、一般に、たとえば、２本以上、かつ、４本以下である。また、ｎ型の選択エミッタ層３の幅は狭いほどよいが、ｐ型の半導体基板１の表面の凹凸形状をカバーすることができるように、たとえば、５μｍ以上に設定することができる。
【００４１】
図１に例示される構成では、電極５が配置された箇所の下方に位置するｎ型の選択エミッタ層３の幅と、電極５が配置されない箇所の下方に位置するｎ型の選択エミッタ層３の幅とが等しく設定される。電極５が配置された箇所の下方に位置するｎ型の選択エミッタ層３の幅は、電極５の幅より広い必要があり、たとえば、数十μｍ以上、かつ、１００μｍ以上の幅が必要である。そして、このような幅でｎ型の選択エミッタ層３の幅を統一してしまうと、ｐｎ接合界面の面積が小さくなるため、光電変換装置の発電量は低下する。したがって、ｐ型の半導体基板１内に多くの光を取り込むため、ｎ型の選択エミッタ層３が配置される箇所に応じて、ｎ型の選択エミッタ層３の幅を変えてもよい。ただし、平面視において、電極６がｎ型の選択エミッタ層３内から外れないように、電極６の下方に位置するｎ型の選択エミッタ層３の幅は、たとえば、１ｍｍ以上に設定する。
【００４２】
さらに、ｎ型の不純物半導体層２の幅は、たとえば、１００μｍ以下に設定される。ｎ型の不純物半導体層２の幅が１００μｍよりも広くなると、ｐｎ接合界面とｐｎ接合界面から広がる空乏層内とで励起されたホールキャリアが、ｎ型の不純物半導体層２の隙間を通って、ｐ型の半導体基板１の裏面側へ抜けることが妨げられてしまう。ただし、ｎ型の選択エミッタ層３と同様に、ｎ型の不純物半導体層２の幅についても、電極５が配置される箇所の下方では、たとえば、百数十μｍ以上、かつ、２００μｍ以下に、電極６が配置される箇所の下方では、たとえば、１．１ｍｍ以上に設定される。ｎ型の不純物半導体層２の隙間の寸法については、ホールキャリアが抜けられる程度の幅があればよい。ただし、隙間を広げれば、相対的にｎ型の不純物半導体層２の領域は減少するため、ｐｎ接合界面の面積も小さくなる。したがって、ｎ型の不純物半導体層２の隙間の寸法としては、それぞれのｎ型の不純物半導体層２の幅よりも狭い範囲で、たとえば、５μｍ角以上、かつ、１００μｍ角以下とすることができる。
【００４３】
図３は、本実施の形態に関する光電変換装置の外観を概略的に例示する平面図である。図３では、ｐ型の半導体基板１の面積を１５０ｍｍ角とする。電極５と電極６とを除いて、ｐ型の半導体基板１の表面は最終的に絶縁膜４で覆われるため、ｎ型の不純物半導体層２およびｎ型の選択エミッタ層３は、目視で観察することはできなくなる。
【００４４】
なお、図１から図３に例示される構成に関し、ｐ型の半導体基板１を用いた光電変換装置について説明されたが、ｎ型の半導体基板７を用いた光電変換装置が適用される場合であってもよい。
【００４５】
図４は、ｎ型の半導体基板７を用いた光電変換装置の場合の、本実施の形態に関する光電変換装置を実現するための構成を概略的に例示する断面図である。具体的には、図４は、本実施の形態に関するｎ型の半導体基板の表面側を例示する断面図である。また、図５は、ｎ型の半導体基板７を用いた場合の、本実施の形態に関する半導体基板の表面側を部分的に例示する平面図である。図５における破線Ｂにあたる部分が、図４の断面図に相当する。
【００４６】
図４に例示される構成は、図１に例示される構成の寸法などを変更するものでなく、図１に例示される構成の導電型を反転させただけの構成である。同様に図５に例示される構成も、図３に例示される構成の導電型を反転させただけの構成である。すなわち、図４または図５に例示されるとおり、図１または図２に例示されるｎ型の不純物半導体層２は、ｐ型の不純物半導体層８に変更される。同様に、図１または図２に例示されるｎ型の選択エミッタ層３は、ｐ型の不純物半導体層８と同じ導電型で、ｐ型の不純物半導体層８より高濃度であるｐ型の選択エミッタ層９に変更される。同様に、図１または図２に例示される電極５および電極６は、電極１０および電極１１にそれぞれ変更される。ただし、電極１０または電極１１については、電極５または電極６と同じ材料を用いることができない。これは、選択エミッタ層９の導電型に対するオーミック性が、電極１０または電極１１と、電極５または電極６とでは異なるためである。
【００４７】
図４または図５に例示される構成であれば、ｎ型の半導体基板７を用いた光電変換装置は、ｐ型の半導体基板１を用いた光電変換装置と同じ効果が得られる。さらに、ｐ型の選択エミッタ層９を高濃度にすることは、宇宙線の当たった部分の導電型がｐ型からｎ型に変わることを防止する効果もある。ｐ型の半導体基板１を用いた光電変換装置は、ｐ型の半導体基板１中の酸素原子に起因した、発電量低下の可能性がある。これに対し、ｎ型の半導体基板７を用いた光電変換装置では、酸素原子に起因した発電量低下は生じない。
【００４８】
＜光電変換装置の製造方法について＞
図６から図１３は、本実施の形態に関する光電変換装置の製造フローを概略的に例示する断面図である。なお、図１から図３に例示される光電変換装置を製造することができるのであれば、製造フローが以下に説明されるものと同じである必要はない。
【００４９】
図６に例示されるように、まず、ｐ型の半導体基板１を用意する。そして、図７に例示されるように、ｐ型の半導体基板１の両面に、テクスチャ１２と呼ばれる凹凸形状を形成する。このテクスチャ１２は、光がｐ型の半導体基板１内に入射しやすくなるように形成されるものである。テクスチャ１２は、アルカリ性の溶液を用いて、金属汚染物除去済みのｐ型の半導体基板１の面方位を（１００）とし、面方位（１１１）とのエッチング速度の差を利用することで得られる。
【００５０】
図２６から図２９は、テクスチャ１２が形成される過程を例示する図である。まず、図２６に例示されるように、表面の面方位が（１００）であるｐ型の半導体基板１を用意する。
【００５１】
次に、面方位（１００）におけるエッチング速度（図２６における太枠の矢印を参照）が、面方位（１１１）におけるエッチング速度（図２６における細枠の矢印を参照）よりも速いアルカリ性の溶液を用いて、表面の面方位が（１００）であるｐ型の半導体基板１をエッチングする。
【００５２】
エッチングされたｐ型の半導体基板１の表面には、図２７から図２９において例示されるように、それぞれの面方位におけるエッチング速度の違いに基づいて、テクスチャ１２が形成される。
【００５３】
図３０は、形成されたテクスチャ１２を例示する平面図である。具体的には、図３０は、形成されたテクスチャ１２の形状を例示する走査型電子顕微鏡（ｓｃａｎｎｉｎｇ  ｅｌｅｃｔｒｏｎ  ｍｉｃｒｏｓｃｏｐｅ、すなわち、ＳＥＭ）像である。図３０に例示されるように、テクスチャ１２は、たとえば、三角錐、または、四角錐などの錐形状がｐ型の半導体基板１の表面に形成されたものである。
【００５４】
なお、図７に例示される構成では、テクスチャ１２はｐ型の半導体基板１の両面に形成されるが、製造上困難であれば、受光面となるｐ型の半導体基板１の表面側のみに形成されてもよい。
【００５５】
ただし、ｐ型の半導体基板１の両面に凹凸形状が形成される場合には、ｐ型の半導体基板１の延面積が増える。そのため、光電変換装置の放熱性を高めることができる。
【００５６】
一般に、光電変換装置そのものの温度が上がると発電量は低下する。すなわち、光電変換装置の放熱性は高い方がよい。特に、ｎ型の半導体基板７を用いる光電変換装置では、ｐ型の半導体基板１の表面側と裏面側との両方を受光面にする場合があるため、その場合には、テクスチャ１２は両面に形成されることが望ましい。
【００５７】
ｎ型の半導体基板７でも、ｐ型の半導体基板１における場合と同じ方法で、テクスチャ１２を形成することができる。
【００５８】
次に、図８に例示されるように、イオン注入法を用いて、ｐ型の半導体基板１にリン原子を注入する。イオン注入法を用いると、ｐ型の半導体基板１の表面における凹凸形状が、注入された後のリン原子の分布に反映される（たとえば、図９を参照）。その結果、ｎ型の不純物半導体層２のｐｎ接合界面の面積が増える。
【００５９】
また、図８に例示されるように、リン原子の注入が不要な箇所をマスク１３で覆えば、図１または図２に例示されるｎ型の不純物半導体層２の隙間を形成することができる。なお、マスク１３は、イオン注入処理の前に成膜され、さらにパターニングされることによって形成される。
【００６０】
また、前述のとおり、ｎ型の不純物半導体層２は、絶縁膜４から、たとえば、５００ｎｍ離れて位置する必要がある。そのため、イオン注入時のリン原子は、たとえば、１０００ｋｅＶ以上の高電圧で加速されるものとする。
【００６１】
さらに、高加速されたリン原子の注入からｐ型の半導体基板１を保護するため、マスク１３は、たとえば、２．０μｍ以上の膜厚に設定される。
【００６２】
図１４は、パターニングされたマスク１３を例示する平面図である。図１４の平面図は、図２の平面図と同じ箇所を示すものである。また、図１４における破線Ａにあたる部分が、図６から図１３の断面図に相当する。
【００６３】
図１５は、マスクでｐ型の半導体基板１の端も覆うようにパターニングする場合を概略的に例示する平面図である。図１５に例示される構成によれば、ｐ型の半導体基板１の側面において、ｎ型の不純物半導体層２は形成されない。したがって、ｐ型の半導体基板１の端にもｎ型の不純物半導体層２の隙間ができ、当該隙間をホールキャリアが通り抜けられる。
【００６４】
ただし、図１５に例示されるマスク１３Ａで覆われる領域が広がりすぎると、ｐｎ接合界面の面積が減る。そのため、光電変換装置の発電量はかえって低下する。
【００６５】
ｐ型の半導体基板１の端におけるホールキャリアの再結合を考慮すると、マスク１３Ａで覆う領域の幅は、たとえば、５００ｎｍに設定することができる。一方、この５００ｎｍという幅が製造上困難である場合、図１５に例示されるマスク１３Ａのパターニングは、実施しなくてもよい。
【００６６】
ところで、ｎ型の半導体基板７を用いた光電変換装置の場合は、リン原子の代わりにボロン原子を注入すると、図４または図５に例示される構成を得ることができる。マスクに要求される膜厚、および、イオン注入時のボロン原子の加速条件は、リン原子を注入する場合と同じ条件で問題ない。
【００６７】
次に、図９に例示されるように、リンドーパント膜１４をｐ型の半導体基板１上にパターン成膜する。その後、熱処理を行う。なお、リンドーパント膜１４のパターン成膜前に、マスク１３は、エッチング処理で除去する。
【００６８】
リンドーパント膜１４は、熱処理されるとｐ型の半導体基板１にリン原子を供給する。ｐ型の半導体基板１に供給されたリン原子は、熱処理されることによってｐ型の半導体基板１中で活性化し、ｎ型の選択エミッタ層３を形成する。このとき、図８におけるイオン注入工程で注入されたリン原子も活性化し、ｎ型の不純物半導体層２を形成する。
【００６９】
ここで、ｎ型の選択エミッタ層３がｎ型の不純物半導体層２と接続されるために、熱処理温度は、たとえば、１１００℃以上、熱処理時間は、たとえば、３０分以上に設定される。１１００℃以上の熱処理温度は、図８におけるイオン注入処理を行ったときにｐ型の半導体基板１中で発生したダメージを消滅させる効果もある。
【００７０】
また、金属不純物でｐ型の半導体基板１が汚染されることを防ぐため、熱処理の雰囲気には、たとえば、窒素が用いられる。ここで、この熱処理の前段階として、たとえば、温度が９００℃であり、時間が１５分である酸素雰囲気中での熱処理を行うことができる。酸素雰囲気中での熱処理は、ｐ型の半導体基板１に酸化膜１５を形成するため、ｐ型の半導体基板１中のボロン原子またはリン原子の外方拡散（昇華）を防ぐ。また、形成された酸化膜１５は、後の窒素雰囲気中での熱処理時に生じる、ｐ型の半導体基板１の局所的な窒化も防ぐ。
【００７１】
次に、図１０に例示されるように、ｎ型の選択エミッタ層３を形成した後、絶縁膜４をｐ型の半導体基板１の表面全体に成膜する。なお、絶縁膜４の成膜前に、リンドーパント膜１４、および、ｐ型の半導体基板１を覆う酸化膜１５は、フッ酸処理で除去する。
【００７２】
絶縁膜４は、屈折率が、たとえば、２．０、膜厚が、たとえば、５．０ｎｍ以上、かつ、３０．０ｎｍ以下の窒化膜である。絶縁膜４の成膜手法はどんな手法でも構わないが、たとえば、化学気相成長（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ、すなわち、ＣＶＤ）法を採用することができる。ＣＶＤ法では、絶縁膜４を成膜するために、シラン系のガスを用いる。
【００７３】
また、絶縁膜４の成膜中は、ｐ型の半導体基板１は、たとえば、４００℃以上、かつ、５００℃以下に昇温する。シラン系のガスを用いると、絶縁膜４は、たとえば、１×１０２０ｃｍ−３以上の濃度の水素を含む。この水素は、絶縁膜４の成膜中にｐ型の半導体基板１へ拡散し、絶縁膜４との界面も含むｐ型の半導体基板１中のダングリングボンドを終端化する。ダングリングボンドは、キャリアをトラップし、再結合させるサイトとなるため、少なければ少ないほどよい。
【００７４】
なお、図８に例示されたようなイオン注入法であっても、ｎ型の選択エミッタ層３を形成することができる。図１１は、イオン注入法に基づいてｎ型の選択エミッタ層３を形成する場合の光電変換装置の製造フローを概略的に例示する断面図である。
【００７５】
図８に例示されるイオン注入を行った後、図１１に例示されるように、マスク１６で覆ったｐ型の半導体基板１の表面に、さらにイオン注入を行う。イオン注入処理に用いる原子は、ヒ素原子、または、リン原子などが想定される。
【００７６】
ヒ素原子は、リン原子と比べて原子量が大きいため、熱処理を行ってもｐ型の半導体基板１中での拡散が抑えられる。その結果、熱処理後のｎ型の選択エミッタ層３の表面濃度は高濃度のまま維持され、絶縁膜４とｎ型の選択エミッタ層３との間の界面でのキャリア再結合を抑えることができる。
【００７７】
ヒ素原子は、ｐ型の半導体基板１に注入されればよいだけなので、ヒ素原子を加速する電圧は、たとえば、２０ｋｅＶでよい。ただし、イオン注入処理とその後の熱処理とでｎ型の選択エミッタ層３を形成する場合、酸素雰囲気中での熱処理が必須である。この熱処理を行わないと、ヒ素原子の外方拡散（昇華）を防ぐ酸化膜１５が存在しなくなる。
【００７８】
窒素雰囲気での熱処理をした後は、図１２に例示されるように、ｐ型の半導体基板１が酸化膜１５で覆われた状態となる。ここで、ヒ素原子の注入について補足する。
【００７９】
イオン注入法でｎ型の選択エミッタ層３を要求される箇所に形成するためには、図１１に例示されるようなパターニングされたマスク１６が必要である。マスク１６は、図１１に例示されるイオン注入処理の前に成膜され、パターニングされる。ここで、マスク１６間の幅、すなわち、ヒ素原子が注入される幅はすべて同じでなくてもよい。
【００８０】
ところで、パターニングの設計に基づくと、マスク１６間の幅は個別に変えることができる。さらに、マスク１６間の幅が、たとえば、５μｍとなるパターニングも問題はない。ｎ型の選択エミッタ層３の幅が狭くなると、相対的にｎ型の不純物半導体層２の幅が広がり、ｐｎ接合界面の面積が大きくなる。一方、前述のリンドーパント膜１４を用いる製造方法では、リンドーパント膜１４の幅を、たとえば、３０μｍより狭くするのは、現実的に困難である。
【００８１】
なお、ｎ型の半導体基板７を用いた光電変換装置では、リンドーパント膜１４の代わりに、ボロンドーパント膜をパターン成膜すればよい。また、イオン注入法とその後の熱処理で選択エミッタ層９を形成する場合は、ヒ素原子の代わりに、ボロン原子を注入すればよい。ボロン原子の注入条件は、ヒ素原子の注入条件と同じでよい。
【００８２】
次に、図１３に例示されるように、ｎ型の選択エミッタ層３をイオン注入法で形成した後、絶縁膜４をｐ型の半導体基板１の表面全体に成膜する。なお、絶縁膜４の成膜前に、ｐ型の半導体基板１を覆う酸化膜１５はフッ酸処理で除去するが、図１２において形成された酸化膜１５の厚さが、たとえば、１０ｎｍ以下であれば、フッ酸処理を省略し、絶縁膜４をそのまま成膜しても問題ない。
【００８３】
酸化膜１５が形成された状態で絶縁膜４が形成される場合、図１０に例示される場合と比較して、絶縁膜４成膜前の酸化膜１５とｐ型の半導体基板１との間の界面でのダングリングボンド数は少なくなる。さらに、酸化膜１５は、成膜中の絶縁膜４からｐ型の半導体基板１への水素の拡散を妨げない。なお、ｎ型の半導体基板７を用いる場合でも、絶縁膜４はＣＶＤ法で成膜することができる。ｎ型の半導体基板７を用いた場合でも、水素による終端化の効果が生じる。
【００８４】
＜第２の実施の形態＞
本実施の形態に関する光電変換装置および光電変換装置の製造方法について説明する。以下では、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００８５】
＜光電変換装置の構成について＞
図１６は、本実施の形態に関する光電変換装置を実現するための構成を概略的に例示する断面図である。具体的には、図１６は、本実施の形態に関するｐ型の半導体基板の裏面側を例示する断面図である。
【００８６】
図１６に例示されるように、ｐ型の半導体基板１の裏面には、ダメージ層１８が全面に形成される。また、ダメージ層１８のさらに裏面側には、ｐ型の半導体基板１より高濃度のｐ型の不純物半導体層１７が全面に形成される。また、ｐ型の不純物半導体層１７のさらに裏面側には、電極１９が形成される。
【００８７】
ｐ型の半導体基板１に入射した光は、ｐｎ接合界面またはｐｎ接合界面から広がる空乏層内以外の箇所においても、わずかであるがキャリアを励起する。ダメージ層１８で励起されたホールキャリアは、ｐ型の不純物半導体層１７を通り抜け、電極１９に引き抜かれる。一方、同じくダメージ層１８で励起された電子キャリアが電極１９に到達すると、逆方向の起電力が生じ、光電変換装置の発電量が低下する。ｐ型の不純物半導体層１７は、励起された電子キャリアが電極１９に到達することを抑制する。さらに、ダメージ層１８は、電子キャリアをトラップする。そのため、電子キャリアがｐ型の不純物半導体層１７に入りづらくなる。したがって、図１６に例示される構成によれば、光電変換装置の発電量を上げることができる。
【００８８】
＜光電変換装置の製造方法について＞
図１７から図２４は、本実施の形態に関する光電変換装置の製造フローを概略的に例示する断面図である。なお、図１６に例示される光電変換装置を製造することができるのであれば、製造フローが以下に説明されるものと同じである必要はない。また、図１０に例示された構成は、図１７に例示される構成に対応する。また、図１３に例示された構成は、図２１に例示される構成に対応する。
【００８９】
図１７に例示されるように、まず、図１０に例示された構成を用意する。そして、図１８に例示されるように、Ａｒ原子などの不活性な原子を、ｐ型の半導体基板１の裏面に照射する。ｐ型の半導体基板１が酸化膜１５と絶縁膜４とで覆われる場合は、ｐ型の半導体基板１の裏面側の酸化膜１５をまずエッチングする必要がある。いずれにしろ、Ａｒ原子の照射によって、ｐ型の半導体基板１の裏面にはダメージ層１８が形成される。このダメージ層１８は、ｐ型の半導体基板１の裏面にさえ形成されればよい。したがって、Ａｒ原子を加速する電圧は、たとえば、２０ｋｅＶでよい。また、ダメージ層１８は、完全に非晶質化する必要はない。したがって、Ａｒ原子の照射量は、たとえば、１×１０１３ｃｍ−２以上、かつ、１×１０１４ｃｍ−２以下のオーダーでよい。Ａｒ原子の照射量が１×１０１４ｃｍ−２のオーダーを超えると、ダメージ層１８が完全に非晶質化してしまう。加えて、Ａｒ原子の照射量が多いと、照射中にｐ型の半導体基板１がチャージアップして、絶縁膜４を破壊する可能性もある。
【００９０】
次に、図１９に例示されるように、ｐ型の半導体基板１の表面側に電極５０と電極６０（ここでは、図示しない）とを成膜する。また、ｐ型の半導体基板１の裏面側に電極１９０を成膜する。表面側の電極５０および電極６０を成膜することと、裏面側の電極１９０を成膜することとの順番は、どちらが先であっても構わない。ただし、ｐ型の半導体基板１の表面側は受光面となるため、電極５０および電極６０はパターン成膜する必要がある。また、電極５０および電極６０と、電極１９０とでは用いられる材料が異なる。後述する電極５および電極６は、ｎ型の選択エミッタ層３とのコンタクトを得るために成膜される。加えて電極６は、インターコネクタとも接続する。電極６とインターコネクタとの接続は、一般に半田付けで行われるため、電極６０の材料としては、たとえば、Ａｇ（銀）が適当である。電極５０および電極６０は、一括でパターン成膜されることが製造上は望ましい。このことから、電極５０の材料もＡｇ（銀）とすることができる。一方、電極１９０の材料は、ｐ型の不純物半導体層１７とコンタクトを得るのみならず、ｐ型の不純物半導体層１７を高濃度化することができるものであることが望ましい。そのため、電極１９０の材料は、Ａｌ（アルミニウム）にすればよいが、Ｃｕ原子が混入されていてもよい。Ｃｕ原子が混入すると、光電変換装置の放熱性を高める効果がある。さらに、Ａｌ（アルミニウム）に、たとえば、１％以上、かつ、４％以下のＳｉ原子を混入させると、ｐ型の不純物半導体層１７とのオーミック性が向上する。
【００９１】
次に、図２０に例示されるように、電極５０および電極６０に対し、焼成と呼ばれる熱処理が行われることによって、電極５および電極６がｎ型の選択エミッタ層３とのコンタクトを得る。また、電極１９０に対し、焼成が行われることによって、電極１９がｐ型の不純物半導体層１７とのコンタクトを得る。焼成の熱処理条件は、たとえば、熱処理温度８００℃、熱処理時間１０秒である。この焼成処理によって、電極５および電極６は絶縁膜４を突き抜け、ｎ型の選択エミッタ層３とのコンタクトが得られる。同様に、この焼成処理によって、電極１９はｐ型の不純物半導体層１７とのコンタクトが得られる。
【００９２】
ここで、ｐ型の不純物半導体層１７は、焼成処理前には形成されない。ｐ型の不純物半導体層１７は、焼成処理中に、ドーパントとなるＡｌ原子が電極１９からｐ型の半導体基板１へ拡散することによって形成される。ダメージ層１８は、ｐ型の半導体基板１へのＡｌ原子の拡散を促す効果がある。したがって、ダメージ層１８が存在する場合は、ダメージ層１８が存在しない場合と比べて、より高濃度のｐ型の不純物半導体層１７が得られる。
【００９３】
なお、焼成処理の時間は長ければ長いほどよいわけではない。焼成処理の時間が長いと、電極５および電極６は、ｎ型の選択エミッタ層３を侵食する。電極５および電極６による侵食がｐ型の半導体基板１まで進むと、ｐ型の半導体基板１の表面側とｐ型の半導体基板１の裏面側とがショートし、発電できなくなる。図１などに例示される光電変換装置は、ｎ型の選択エミッタ層３とｎ型の不純物半導体層２とをｐ型の半導体基板１中で接続し、電極５および電極６による侵食に対するマージンを設ける構造である。もう１つのデメリットは、焼成処理の時間が長いと、ダングリングボンドを終端化していた水素が、ｐ型の半導体基板１の外へ脱離する可能性がある。この対策として、焼成処理後、たとえば、４００℃以上、かつ、５００℃以下の水素雰囲気中での熱処理が追加されてもよい。この追加の熱処理が行われることによって、電極１９からｐ型の半導体基板１へのＡｌ原子の拡散が促進される。
【００９４】
なお、図２１に例示されるように、図１３に例示された構成を用意してｐ型の半導体基板１の裏面側の構成を製造する場合であっても、同様に製造することができる。
【００９５】
図２１に例示される構成に対し、図２２に例示されるように、Ａｒ原子などの不活性な原子を、ｐ型の半導体基板１の裏面に照射する。ｐ型の半導体基板１が酸化膜１５と絶縁膜４とで覆われる場合は、ｐ型の半導体基板１の裏面側の酸化膜１５をまずエッチングする必要がある。
【００９６】
次に、図２３に例示されるように、ｐ型の半導体基板１の表面側に電極５と電極６とを成膜する。また、ｐ型の半導体基板１の裏面側に電極１９を成膜する。
【００９７】
次に、図２４に例示されるように、焼成と呼ばれる熱処理を行うことによって、電極５および電極６はｎ型の選択エミッタ層３と、電極１９はｐ型の不純物半導体層１７とのコンタクトを得る。
【００９８】
＜第３の実施の形態＞
本実施の形態に関する光電変換装置および光電変換装置の製造方法について説明する。以下では、以上に記載された実施の形態で説明された構成と同様の構成については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００９９】
＜光電変換装置の構成について＞
図２５は、本実施の形態に関する光電変換装置を実現するための構成を概略的に例示する断面図である。図２５に例示されるように、ｐ型の半導体基板１の端が、白色絶縁膜２０で覆われる。
【０１００】
このような構成によれば、ｐ型の半導体基板１内に入射した光の一部が白色絶縁膜２０で反射され、ｐ型の半導体基板１の外に出ることがない。すなわち、光電変換に寄与する光の量が多くなり、光電変換装置の発電量が上がる。また、白色絶縁膜２０は色が白いため、光電変換装置の発熱を抑える効果がある。
【０１０１】
ここでは図示しないが、白色絶縁膜２０の成膜は、焼成処理後に行われればよい。なお、ｎ型の半導体基板７を用いた光電変換装置であっても、ｎ型の半導体基板７の端に白色絶縁膜２０が成膜されれば、上述と同様の効果が得られる。
【０１０２】
＜以上に記載された実施の形態によって生じる効果について＞
以下に、以上に記載された実施の形態によって生じる効果を例示する。なお、以下では、以上に記載された実施の形態に例示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例示される他の具体的な構成と置き換えられてもよい。また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
【０１０３】
以上に記載された実施の形態によれば、光電変換装置は、少なくとも表面が凹凸形状である、第１の導電型（ｐ型）の半導体基板１と、ｐ型の半導体基板１内に埋め込まれ、かつ、表面および裏面が凹凸形状である、少なくとも１つの第２の導電型（ｎ型）の埋め込み不純物層と、ｐ型の半導体基板１の表面から埋め込み不純物層の表面に至って形成される、第２の導電型（ｎ型）のエミッタ層と、エミッタ層の表面に形成される表面電極と、表面電極が形成される箇所を除くｐ型の半導体基板１の表面に形成される第１の絶縁膜とを備える。ここで、ｎ型の不純物半導体層２は、埋め込み不純物層に対応するものである。また、ｎ型の選択エミッタ層３は、エミッタ層に対応するものである。また、電極５は、表面電極に対応するものである。また、絶縁膜４は、第１の絶縁膜に対応するものである。そして、ｎ型の選択エミッタ層３の不純物濃度は、ｎ型の不純物半導体層２の不純物濃度よりも高い。
【０１０４】
このような構成によれば、ｎ型の不純物半導体層２がｐ型の半導体基板１に埋め込まれることで、ｐｎ接合界面がｐ型の半導体基板１の表面側および裏面側の双方に形成される。また、ｎ型の不純物半導体層２の表裏面には、凹凸形状が形成される。そのため、キャリアの励起が生じやすくなる。また、選択エミッタ層３が部分的に電極５と接続されることで、電極が間引かれ、光の入射量は増大する。また、ｎ型の選択エミッタ層３と絶縁膜４との間の接合面積が減るため、電子キャリアが再結合して消滅する可能性も低くなる。また、この選択エミッタ層３はキャリアの再結合を防止するため、キャリアが電極へ到達しやすくなる。また、電極５および電極６が導電性の機能を有し、入射光の反射防止の機能は絶縁膜４が有する。言い換えると、導電性の機能を有する構成と入射光の反射防止の機能を有する構成とが分離して備えられる。そのため、外乱によって、導電性の機能と入射光の反射防止の機能とが同時に損なわれる可能性は低くなる。すなわち、光電変換装置の信頼性が向上し、安定的に動作することができる。また、選択エミッタ層３が、電極５および電極６による侵食に対するマージンの役割を果たす。そのため、電極５および電極６による侵食によりｐ型の半導体基板１の表面側とｐ型の半導体基板１の裏面側とがショートすることが抑制される。また、ｎ型の選択エミッタ層３の高濃度化が、結果として、ｎ型の不純物半導体層２でキャリアを励起し、ｎ型の選択エミッタ層３でキャリアを輸送する、という機能分担を明確化する。このように、機能分担が明確化されることによって、外乱があった場合の機能の劣化が限定され、半導体装置の発電量の低下が生じにくくなる。また、ｐ型の半導体基板１の少なくとも表面に凹凸形状が形成される場合には、ｐ型の半導体基板１の延面積が増える。そのため、光電変換装置の放熱性を高めることができる。
【０１０５】
なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、これらの構成のみで、以上に記載された効果を生じさせることができる。しかしながら、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。
【０１０６】
また、以上に記載された実施の形態によれば、ｎ型の不純物半導体層２の表面および裏面における凹凸形状は、ｐ型の半導体基板１の表面における凹凸形状に対応する。このような構成によれば、ｎ型の不純物半導体層２の上面および下面におけるｐｎ接合界面の表面積が増加し、キャリアの励起が生じやすくなる。
【０１０７】
また、以上に記載された実施の形態によれば、光電変換装置は、複数のｎ型の不純物半導体層２を備え、ｎ型の不純物半導体層２間の隙間は、それぞれのｎ型の不純物半導体層２の幅よりも狭い。このような構成によれば、ｐｎ接合界面とｐｎ接合界面から広がる空乏層内とで励起されたホールキャリアが、ｎ型の不純物半導体層２の隙間を通って、ｐ型の半導体基板１の裏面側へ抜けることが促進される。
【０１０８】
また、以上に記載された実施の形態によれば、ｐ型の半導体基板１の側面において、ｎ型の不純物半導体層２は形成されない。このような構成によれば、ｐ型の半導体基板１の端にもｎ型の不純物半導体層２の隙間ができ、当該隙間をホールキャリアが通り抜けることができる。
【０１０９】
また、以上に記載された実施の形態によれば、ｎ型の選択エミッタ層３は、平面視において格子状に配置される。そして、ｎ型の不純物半導体層２は、平面視において、ｎ型の選択エミッタ層３の４つの格子点に囲まれた範囲に配置される。このような構成によれば、選択エミッタ層３の表面に形成される電極５または電極６が途中で断線してしまったとしても、格子点で接続された他の電極を迂回して、電子キャリアの輸送ルートを確保することができる。
【０１１０】
また、以上に記載された実施の形態によれば、電極５は、平面視において、ｎ型の選択エミッタ層３に沿って配置される。また、ｎ型の選択エミッタ層３の幅は、電極５の幅よりも広い。このような構成によれば、電極５または電極６が途中で断線してしまったとしても、格子点で接続された他の電極を迂回して、電子キャリアの輸送ルートを確保することができる。
【０１１１】
また、以上に記載された実施の形態によれば、光電変換装置は、ｐ型の半導体基板１の裏面に形成されるダメージ層１８と、ダメージ層１８の、さらにｐ型の半導体基板１の裏面側に形成される、第１の導電型の裏面不純物層と、裏面不純物層の、さらにｐ型の半導体基板１の裏面側に形成される裏面電極とを備える。ここで、ｐ型の不純物半導体層１７は、裏面不純物層に対応するものである。また、電極１９は、裏面電極に対応するものである。そして、ｐ型の不純物半導体層１７の不純物濃度は、ｐ型の半導体基板１の不純物濃度よりも高い。このような構成によれば、ｐ型の不純物半導体層１７は、励起された電子キャリアが電極１９に到達することを抑制する。さらに、ダメージ層１８は、電子キャリアをトラップする。そのため、電子キャリアがｐ型の不純物半導体層１７に入りづらくなる。
【０１１２】
また、以上に記載された実施の形態によれば、光電変換装置は、ｐ型の半導体基板１の側面に形成される、白色である第２の絶縁膜を備える。ここで、白色絶縁膜２０は、第２の絶縁膜に対応するものである。このような構成によれば、ｐ型の半導体基板１内に入射した光の一部が白色絶縁膜２０で反射され、ｐ型の半導体基板１の外に出ることがない。すなわち、光電変換に寄与する光の量が多くなり、半導体装置の発電量が上がる。また、白色絶縁膜２０は色が白いため、半導体装置の発熱を抑える効果がある。
【０１１３】
また、以上に記載された実施の形態によれば、光電変換装置の製造方法において、第１の導電型（ｐ型）の半導体基板１の少なくとも表面に、凹凸形状を形成する。そして、半導体基板の表面の凹凸形状を反映する凹凸形状を表面および裏面に有する少なくとも１つの第２の導電型のｎ型の不純物半導体層２を、イオン注入によってｐ型の半導体基板１内に形成する。そして、ｐ型の半導体基板１の表面からｎ型の不純物半導体層２の表面に至り、かつ、ｎ型の不純物半導体層２の不純物濃度よりも高い第２の導電型のｎ型の選択エミッタ層３を形成する。そして、ｐ型の半導体基板１の表面に絶縁膜４を形成する。そして、ｎ型の選択エミッタ層３の表面に対応する位置の絶縁膜４の表面に表面電極を形成する。そして、表面電極に熱処理を行い、ｎ型の選択エミッタ層３と電極５とを接続させる。このような構成によれば、ｎ型の不純物半導体層２がｐ型の半導体基板１に埋め込まれることで、ｐｎ接合界面がｐ型の半導体基板１の表面側および裏面側の双方に形成される。また、ｎ型の不純物半導体層２の表裏面には、凹凸形状が形成される。そのため、キャリアの励起が生じやすくなる。
【０１１４】
なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、これらの構成のみで、以上に記載された効果を生じさせることができる。しかしながら、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては記載されなかった本願明細書に例示される他の構成を以上に記載された構成に追加した場合でも、同様に以上に記載された効果を生じさせることができる。また、特に制限がない限り、それぞれの処理の実施の順序は変更することができる。
【０１１５】
＜以上に記載された実施の形態における変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本願明細書に記載されたものに限られることはないものとする。
【０１１６】
したがって、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【０１１７】
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
【０１１８】
さらに、それぞれの構成要素は概念的な単位であって、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
【０１１９】
また、それぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
【０１２０】
また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
【０１２１】
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
【符号の説明】
【０１２２】
１，７  半導体基板、２，８，１７  不純物半導体層、３，９  選択エミッタ層、４  絶縁膜、５，６，１０，１１，１９，５０，６０，１９０  電極、１２  テクスチャ、１３，１３Ａ，１６  マスク、１４  リンドーパント膜、１５  酸化膜、１８  ダメージ層、２０  白色絶縁膜、Ａ，Ｂ  破線。
【図１】
0006422455.tif 000002
【図２】
0006422455.tif 000003
【図３】
0006422455.tif 000004
【図４】
0006422455.tif 000005
【図５】
0006422455.tif 000006
【図６】
0006422455.tif 000007
【図７】
0006422455.tif 000008
【図８】
0006422455.tif 000009
【図９】
0006422455.tif 000010
【図１０】
0006422455.tif 000011
【図１１】
0006422455.tif 000012
【図１２】
0006422455.tif 000013
【図１３】
0006422455.tif 000014
【図１４】
0006422455.tif 000015
【図１５】
0006422455.tif 000016
【図１６】
0006422455.tif 000017
【図１７】
0006422455.tif 000018
【図１８】
0006422455.tif 000019
【図１９】
0006422455.tif 000020
【図２０】
0006422455.tif 000021
【図２１】
0006422455.tif 000022
【図２２】
0006422455.tif 000023
【図２３】
0006422455.tif 000024
【図２４】
0006422455.tif 000025
【図２５】
0006422455.tif 000026
【図２６】
0006422455.tif 000027
【図２７】
0006422455.tif 000028
【図２８】
0006422455.tif 000029
【図２９】
0006422455.tif 000030
【図３０】
0006422455.tif 000031