(57)【特許請求の範囲】
【請求項１】
第１窒化物半導体層と、
前記第１窒化物半導体層の上に設けられ、アルミニウムを含む第２窒化物半導体層と、
前記第２窒化物半導体層の上に積層され、アルミニウムを含む複数の窒化物層と、
前記第２窒化物半導体層の上に設けられたソース電極と、
前記第２窒化物半導体層または前記複数の窒化物層の最上層の上に設けられたドレイン電極と、
前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、を備え、
前記複数の窒化物層の各々における前記ソース電極側の端部が、前記ゲート電極と前記ドレイン電極との間に位置し、
前記複数の窒化物層のアルミニウム濃度が、前記第２窒化物半導体層のアルミニウム濃度よりも高く、
前記複数の窒化物層の前記端部は、積層位置が高くなるにつれて、前記ドレイン電極側に位置し、
前記複数の窒化物層がシリコンを含み、シリコン濃度は、積層位置が高くなるにつれて高くなる、半導体装置。
【請求項２】
前記複数の窒化物層のアルミニウム濃度が、積層位置が高くなるにつれて高くなっている、請求項１に記載の半導体装置。
【請求項３】
前記複数の窒化物層の前記端部は、積層方向に対して前記ドレイン電極側に傾斜したテーパを有する、請求項１または２に記載の半導体装置。
【請求項４】
第１窒化物半導体層と、
前記第１窒化物半導体層の上に設けられ、アルミニウムを含む第２窒化物半導体層と、
前記第２窒化物半導体層の上に積層され、アルミニウムを含む複数の窒化物層と、
前記第２窒化物半導体層の上に設けられたソース電極と、
前記第２窒化物半導体層または前記複数の窒化物層の最上層の上に設けられたドレイン電極と、
前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、を備え、
前記複数の窒化物層の各々における前記ソース電極側の端部が、前記ゲート電極と前記ドレイン電極との間に位置し、
前記複数の窒化物層のアルミニウム濃度が、前記第２窒化物半導体層のアルミニウム濃度よりも高く、
前記複数の窒化物層の前記端部は、積層位置が高くなるにつれて、前記ゲート電極側に位置する、半導体装置。
【請求項５】
前記第２窒化物半導体層および前記複数の窒化物層は、窒化アルミニウムガリウムを含む、請求項１から４のいずれかに記載の半導体装置。
【請求項６】
前記複数の窒化物層は、窒化アルミニウムを含む、請求項１から４のいずれかに記載の半導体装置。
【請求項７】
第１窒化物半導体層と、
前記第１窒化物半導体層の上に設けられ、バンドギャップが前記第１窒化物半導体層のバンドギャップよりも大きい第２窒化物半導体層と、
前記第２窒化物半導体層の上に積層され、バンドギャップが前記第２窒化物半導体層のバンドギャップよりも大きい複数の窒化物層と、
前記第２窒化物半導体層の上に設けられたソース電極と、
前記第２窒化物半導体層または前記複数の窒化物層の最上層の上に設けられたドレイン電極と、
前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、を備え、
前記複数の窒化物層の各々における前記ソース電極側の端部が、前記ゲート電極と前記ドレイン電極との間に位置し、
前記複数の窒化物層の前記端部は、積層位置が高くなるにつれて、前記ドレイン電極側に位置し、
前記複数の窒化物層がシリコンを含み、シリコン濃度は、積層位置が高くなるにつれて高くなる、半導体装置。
【請求項８】
第１窒化物半導体層と、
前記第１窒化物半導体層の上に設けられ、バンドギャップが前記第１窒化物半導体層のバンドギャップよりも大きい第２窒化物半導体層と、
前記第２窒化物半導体層の上に積層され、バンドギャップが前記第２窒化物半導体層のバンドギャップよりも大きい複数の窒化物層と、
前記第２窒化物半導体層の上に設けられたソース電極と、
前記第２窒化物半導体層または前記複数の窒化物層の最上層の上に設けられたドレイン電極と、
前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、を備え、
前記複数の窒化物層の各々における前記ソース電極側の端部が、前記ゲート電極と前記ドレイン電極との間に位置し、
前記複数の窒化物層の前記端部は、積層位置が高くなるにつれて、前記ゲート電極側に位置する、半導体装置。
【請求項９】
前記複数の窒化物層がアルミニウムを含み、アルミニウム濃度は、積層位置が高くなるにつれて高くなっている、請求項７または８に記載の半導体装置。
【請求項１０】
前記複数の窒化物層の前記端部は、積層方向に対して前記ドレイン電極側に傾斜したテーパを有する、請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
横型構造の窒化物半導体装置がオフすると、一般的に、二次元電子ガスがゲート電極より空乏化する。このとき、ドレイン電圧が高いと、空乏層が、ドレイン電極まで延びる場合がある。この場合、電界がドレイン電極に集中するので、素子が破壊する可能性が高くなる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５８０１５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、ドレイン電極における電界集中を緩和することができる半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
本実施形態によれば、半導体装置は、第１窒化物半導体層と、第１窒化物半導体層の上に設けられ、アルミニウムを含む第２窒化物半導体層と、第２窒化物半導体層の上に設けられ、アルミニウムを含む１以上の窒化物層と、第２窒化物半導体層の上に設けられたソース電極と、第２窒化物半導体層または窒化物層の上に設けられたドレイン電極と、ソース電極とドレイン電極との間に設けられたゲート電極と、を備える。窒化物層におけるソース電極側の端部は、ゲート電極とドレイン電極との間に位置する。
【図面の簡単な説明】
【０００６】
【図１】第１実施形態に係る半導体装置の概略的な構造を示す断面図である。
【図２】図１に示す半導体装置の製造工程を示す断面図である。
【図３】図２に示す製造工程後の製造工程を示す断面図である。
【図４】図３に示す製造工程後の製造工程を示す断面図である。
【図５】図４に示す製造工程後の製造工程を示す断面図である。
【図６】図５に示す製造工程後の製造工程を示す断面図である。
【図７】図６に示す製造工程後の製造工程を示す断面図である。
【図８】変形例２に係る半導体装置の製造工程を示す断面図である。
【図９】図８に示す製造工程後の製造工程を示す断面図である。
【図１０】図９に示す製造工程後の製造工程を示す断面図である。
【図１１】図１０に示す製造工程後の製造工程を示す断面図である。
【図１２】変形例３に係る半導体装置の概略的な構造を示す断面図である。
【図１３】第２実施形態に係る半導体装置の概略的な構造を示す断面図である。
【図１４】図１３に示す半導体装置の製造工程を示す断面図である。
【図１５】図１４に示す製造工程後の製造工程を示す断面図である。
【図１６】図１５に示す製造工程後の製造工程を示す断面図である。
【図１７】図１６に示す製造工程後の製造工程を示す断面図である。
【図１８】図１７に示す製造工程後の製造工程を示す断面図である。
【図１９】図１８に示す製造工程後の製造工程を示す断面図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
【０００８】
(第１実施形態)
図１は、第１実施形態に係る半導体装置の概略的な構造を示す断面図である。図１に示すように、本実施形態に係る半導体装置１は、窒化物半導体層１０〜３０と、絶縁膜４０と、ソース電極５１と、ドレイン電極５２と、ゲート電極５３と、を備える。窒化物半導体層１０は第１窒化物半導体層に相当し、窒化物半導体層２０は第２窒化物半導体層に相当する。
【０００９】
窒化物半導体層１０は、バッファ層(不図示)を介してシリコン基板（不図示）の上に設けられている。窒化物半導体層１０は、例えば、アンドープの窒化ガリウム（ＧａＮ）を含んでいる。窒化物半導体層１０の上には、窒化物半導体層２０が設けられている。
【００１０】
窒化物半導体層２０は、アンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）を含んでいる。窒化物半導体層２０に含まれるアルミニウムの組成比は、約２０％である。また、窒化物半導体層２０の厚さは、約２５ｎｍである。さらに、窒化物半導体層２０のバンドギャップは、窒化物半導体層１０のバンドギャップよりも大きい。窒化物半導体層１０と窒化物半導体層２０との界面には、二次元電子ガス１０ａが発生する。
【００１１】
窒化物層３０は、窒化物半導体層２０の上に設けられた第１窒化物層３１と、この第１窒化物層３１の上に積層された第２窒化物層３２と、を有する。なお、窒化物層３０は、単層であってもよいし、３層以上であってもよい。
【００１２】
第１窒化物層３１は、アンドープの窒化アルミニウムガリウムを含んでいる。本実施形態では、第１窒化物層３１に含まれるアルミニウムの組成比は、約２５％である。また、第１窒化物層３１の厚さは、約１０ｎｍである。さらに、二次元電子１０ａのシートキャリア濃度が高い領域Ｒ１(図１参照)を形成するために、第１窒化物層３１におけるソース電極５１側の端部３１ａは、ゲート電極５３とドレイン電極５２との間に位置している。
【００１３】
第２窒化物層３２も、アンドープの窒化アルミニウムガリウムを含んでいる。第２窒化物層３２に含まれるアルミニウムの組成比は、約３０％である。また、第２窒化物層３２の厚さは、約５ｎｍである。さらに、上記シートキャリア濃度が上記領域Ｒ１よりも高い領域Ｒ２（図１参照）を形成するために、第２窒化物層３２におけるソース電極５１側の端部３２ａは、上記端部３１ａよりもドレイン電極５２側に位置している。
【００１４】
なお、上述したアンドープの層は、意図的に不純物を入れることなく成膜した層であり、成膜後及び／又は製造工程における熱処理等によって、不純物が上層および下層から拡散されて混入された層を意味するのではない。つまり、アンドープの層は、不純物濃度がおおよそ１×１０１６／ｃｍ３よりも小さい層とする。
【００１５】
絶縁膜４０は、窒化物半導体層２０および窒化物層３０の上に設けられている。絶縁膜４０は、例えば、シリコン窒化物（ＳｉＮ）を用いて形成される。絶縁膜４０の上には、ゲート電極５３が設けられている。
【００１６】
ゲート電極５３は、ソース電極５１とドレイン電極５２との間に位置する。ソース電極５１は、窒化物半導体層２０の上に設けられている。ドレイン電極５２は、第２窒化物層３２の上に設けられている。
【００１７】
ここで、上記のように構成された半導体装置１のゲート電極５３とドレイン電極５２との間における二次元電子ガス１０ａのシートキャリア濃度について説明する。
【００１８】
図１に示すように、窒化物半導体層２０の上に、第１窒化物層３１が設けられている領域Ｒ１のシートキャリア濃度は、第１窒化物層３１が設けられていない領域Ｒ０のシートキャリア濃度よりも高い。さらに、窒化物半導体層２０の上に、第１窒化物層３１および第２窒化物層３２が設けられている領域Ｒ２のシートキャリア濃度は、領域Ｒ１のシートキャリア濃度よりも高い。すなわち、半導体装置１では、シートキャリア濃度が、ゲート電極５３からドレイン電極５２に向けて、階段状に高くなっている。
【００１９】
以下、図２〜図７を参照して、本実施形態に係る半導体装置１の製造工程について説明する。
【００２０】
まず、図２に示すように、窒化物半導体層１０、窒化物半導体層２０、第１窒化物層３１、および第２窒化物層３２が、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いてエピタキシャル成長させることによって形成される。
【００２１】
次に、図３に示すように、第２窒化物層３２の一部が、例えば、ＲＩＥ（Reactive Ion Etching）法を用いて塩素系ガスによって除去される。
【００２２】
その後、図４に示すように、第１窒化物層３１の一部も、例えば、ＲＩＥ（Reactive Ion Etching）法を用いて塩素系ガスによって除去される。このとき、端部３１ａが端部３２ａの前方（図４では左方）に位置するように、第１窒化物層３１は除去される。
【００２３】
その後、図５に示すように、絶縁膜４０が、例えば、ＰＥＣＶＤ（Plasma Enhancement Chemical Vapor Deposition）法またはＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法を用いて、窒化物半導体層２０、第１窒化物層３１、および第２窒化物層３２の上にそれぞれ形成される。
【００２４】
その後、図６に示すように、絶縁膜４０の端部が、ウェットエッチングまたはドライエッチングによって除去される。これにより、窒化物半導体層２０の一部と、第２窒化物層３２の一部が露出する。
【００２５】
その後、図７に示すように、ソース電極５１が窒化物半導体層２０の露出部の上に形成されるとともに、ドレイン電極５２が、第２窒化物層３２の露出部分に形成される。ソース電極５１は窒化物半導体層２０にオーミック接触し、ドレイン電極５２は第２窒化物層３２にオーミック接触する。
【００２６】
その後、図１に戻って、ゲート電極５３が、絶縁膜４０の上に形成される。このとき、ゲート電極５３は、第１窒化物層３１の端部３１ａよりもソース電極５１側に配置される。
【００２７】
以下、上記製造工程を経て製造された半導体装置１の動作について説明する。ここでは、半導体装置１のオフ動作について説明する。
【００２８】
負電圧が、ゲート電極５３とソース電極５１との間に印可されると、半導体装置１はオフする。半導体装置１のオフに伴って、空乏層が、ゲート電極５３からドレイン電極５２方向へ向かって延びる。
【００２９】
この空乏層が、第１窒化物層３１の端部３１ａに到達すると、二次元電子ガス１０ａのシートキャリア濃度が高くなるので、空乏層の延びが抑制される。その後、空乏層が第２窒化物層３２の端部３２ａに到達しても、二次元電子ガス１０ａのシートキャリア濃度がさらに高くなるので、空乏層の延びがより一層抑制される。
【００３０】
以上説明した本実施形態によれば、第１窒化物層３１および第２窒化物層３２が設けられているので、空乏層がドレイン電極５２側へ延びにくくなっている。これにより、ドレイン電極５２の端部における電界集中が緩和されるので装置の信頼性を向上させることができる。
【００３１】
なお、本実施形態では、窒化物層３０のアルミニウム濃度は、窒化物半導体層２０のアルミニウム濃度よりも高い。換言すると、窒化物層３０のバンドギャップは、窒化物半導体層２０のバンドギャップよりも大きい。しかし、窒化物層３０のアルミニウム濃度は、窒化物半導体層２０のアルミニウム濃度と同じかまたは低くてもよい。
【００３２】
窒化物層３０が設けられた領域Ｒ１、Ｒ２の厚さは、窒化物層３０が設けられていない領域Ｒ０の厚さよりも厚い。そのため、アルミニウム濃度に関わらず領域Ｒ１、Ｒ２のシートキャリア濃度は、領域Ｒ０のシートキャリア濃度よりも高くなるからである。
【００３３】
また、本実施形態では、窒化物層３０において、アルミニウム濃度は、積層位置が高くなるにつれて高くなっている。しかし、このアルミニウム濃度は、積層位置が高くなるにつれて低くなってもよいし、積層位置に関わらず同じであってもよい。第１窒化物層３１および第２窒化物層３２が設けられたＲ２の厚さは、第１窒化物層３１のみが設けられた領域Ｒ１の厚さよりも厚くなり、その結果、アルミニウム濃度に関わらず、領域Ｒ２のシートキャリア濃度は、領域Ｒ１のシートキャリア濃度よりも高くなるからである。
【００３４】
(変形例１)
変形例１について説明する。ここでは、上述した第１実施形態と異なる点を中心に説明する。本変形例では、第１窒化物層３１および第２窒化物層３２の組成が、第１実施形態と異なる。
【００３５】
第１窒化物層３１は、シリコンをドーピングしたアルミニウムガリウムを含んでいる。本変形例では、第１窒化物層３１のシリコン濃度は、１Ｅ１７ｃｍ−３である。第２窒化物層３２も、シリコンをドーピングしたアルミニウムガリウムを含んでいる。本変形例では、第１窒化物層３１のシリコン濃度は、２Ｅ１７ｃｍ−３である。すなわち、第２窒化物層３２のシリコン濃度は、第１窒化物層３１のシリコン濃度よりも高い。また、第２窒化物層３２のアルミニウム濃度は、第１窒化物層３１のアルミニウム濃度とほぼ同じである。
【００３６】
上記のように構成された本変形例においても、シリコンのドーピング量を調整することによって、第１実施形態と同様に、領域Ｒ１、Ｒ２のシートキャリア濃度を、領域Ｒ０のシートキャリア濃度よりも高くすることができる。その結果、空乏層がドレイン電極５２側へ延びにくくなるので、ドレイン電極５２の端部における電界集中を緩和することができる。
【００３７】
(変形例２)
変形例２について説明する。ここでは、上述した第１実施形態と異なる点を中心に説明する。本変形例では、第１窒化物層３１および第２窒化物層３２の製造方法が第１実施形態と異なる。
【００３８】
図８〜図１１は、変形例２に係る半導体装置の製造工程を示す断面図である。ここでは、第１窒化物層３１および第２窒化物層３２の製造工程について説明する。なお、これらの製造工程以外の製造工程は、第１実施形態と同様なので説明を省略する。
【００３９】
まず、図８に示すように、シリコン酸化膜６０が、例えば、ＰＥＣＶＤ法やＲＩＥ法を用いて窒化物半導体層２０の上に形成される。続いて、シリコン酸化膜６０をマスクとして用いて窒化物半導体層２０を再びエピタキシャル成長させることによって、第１窒化物層３１が形成される。
【００４０】
第１窒化物層３１の形成後、図９に示すように、シリコン酸化膜６０が、ウェットエッチングにて除去される。その後、図１０に示すように、シリコン酸化膜６１が、例えば、ＰＥＣＶＤ法やＲＩＥ法を用いて窒化物半導体層２０および第１窒化物層３１の上に形成される。続いて、シリコン酸化膜６１をマスクとして用いて第１窒化物層３１を再びエピタキシャル成長させることによって、第２窒化物層３２が形成される。
【００４１】
最後に、図１１に示すように、シリコン酸化膜６１がウェットエッチングにて除去されることによって、第１窒化物層３１および第２窒化物層３２が完成する。なお、これ以降の製造工程は、第１実施形態と同様である。
【００４２】
以上説明した本変形例においても、第１窒化物層３１および第２窒化物層３２を製造することができる。そのため、第１窒化物層３１および第２窒化物層３２を用いて、ドレイン電極５２側への空乏層の延びを抑制してドレイン電極５２の端部における電界集中を緩和することができる。
【００４３】
(変形例３)
変形例３について説明する。ここでは、上述した第１実施形態と異なる点を中心に説明する。本変形例では、第１窒化物層３１の端部３１ａおよび第２窒化物層３２の端部３２ａの形状が第１実施形態と異なる。
【００４４】
図１２は、変形例３に係る半導体装置の概略的な構造を示す断面図である。図１２に示すように、本変形例に係る半導体装置２では、第１窒化物層３１の端部３１ａおよび第２窒化物層３２の端部３２ａが、積層方向Ｚに対してドレイン電極５２側に傾斜したテーパを有するように形成されている。
【００４５】
テーパが形成されている領域Ｒ１のシートキャリア濃度は、テーパの傾きに対応して増加している。換言すると、領域Ｒ１のシートキャリア濃度は、ドレイン電極５２側に向かって連続的に増加している。そのため、領域Ｒ１のシートキャリア濃度は、第１窒化物層３１および第２窒化物層３２が設けられていない領域Ｒ０のシートキャリア濃度よりも高くなる。
【００４６】
以上説明した本変形例によれば、第１実施形態と同様に、第１窒化物層３１および第２窒化物層３２によって、空乏層の延びを抑制することができる。よって、ドレイン電極５２の端部における電界集中を緩和することができる。
【００４７】
(第２実施形態)
図１３は、第２実施形態に係る半導体装置の概略的な構造を示す断面図である。上述した第１実施形態と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
【００４８】
本実施形態に係る半導体装置３では、第１窒化物層３１および第２窒化物層３２は、窒化アルミニウム（ＡｌＮ）を含む。第２窒化物層３２のアルミニウム濃度は、第１窒化物層３１のアルミニウム濃度よりも高い。また、第２窒化物層３２の端部３２ａは、第１窒化物層３１の端部３１ａよりもゲート電極５３側に位置する。すなわち、窒化物層３０の端部は、積層位置が高くなるにつれて、ゲート電極５３側に位置する。
【００４９】
上記のような端部の位置関係により、半導体装置３には、薄い第２窒化物層３２が窒化物半導体層２０の上に設けられた領域Ｒ１ａと、厚い第２窒化物層３２が窒化物半導体層２０の上に設けられた領域Ｒ１ｂとが、存在する。図１に示すように、領域Ｒ１ｂのシートキャリア濃度は、領域Ｒ１ａのシートキャリア濃度よりも高い。
【００５０】
以下、図１４〜図１９を参照して、本実施形態に係る半導体装置１の製造工程について説明する。
【００５１】
まず、図１４に示すように第１窒化物層３１が、例えば、ＰＥＣＶＤ法またはＡＬＤ（Atomic Layer Deposition）法を用いて、第２窒化物半導体層２０の上に形成される。
【００５２】
次に、図１５に示すように、第１窒化物層３１の一部が、例えば、ウェットエッチングまたはドライエッチングによって除去される。
【００５３】
その後、図１６に示すように、第２窒化物層３２が、例えば、ＰＥＣＶＤ法またはＡＬＤ法を用いて、第１窒化物層３１を全体的に覆うように第２窒化物半導体層２０の上に形成される。
【００５４】
その後、図１７に示すように、第２窒化物層３２の一部も、例えば、ウェットエッチングまたはドライエッチングによって除去される。このとき、端部３２ａが端部３１ａの前方（図１７では左方）に位置するように第２窒化物層３２は除去される。すなわち、本実施形態では、第１窒化物層３１のパターニング後に、第２窒化物層３２を成膜してパターニングしている。そのため、本実施形態では、エッチングストップに関し、第１実施形態に比べて容易に第２窒化物層３２を成形できる。
【００５５】
その後、第１実施形態と同様に、絶縁膜４０が、例えば、ＰＥＣＶＤ法またはＬＰＣＶＤ法を用いて、窒化物半導体層２０、第１窒化物層３１、および第２窒化物層３２の上にそれぞれ形成される。
【００５６】
その後、図１８に示すように、絶縁膜４０の端部が、ウェットエッチングまたはドライエッチングによって除去される。本実施形態では、第１窒化物層３１および第２窒化物層３２が絶縁層であるので、ソース電極５１との導通を確保するために、これらの端部も、絶縁膜４０とともにエッチングされる。これにより、窒化物半導体層２０の一部が露出する。
【００５７】
その後、図１９に示すように、ソース電極５１およびドレイン電極５２が、窒化物半導体層２０の露出部の上に形成される。本実施形態においても、ソース電極５１およびドレイン電極５２は、窒化物半導体層２０にオーミック接触する。
【００５８】
その後、図１３に戻って、ゲート電極５３が絶縁膜４０の上に形成される。このとき、ゲート電極５３は、窒化物半導体層３２の端部３２ａよりもソース電極５１側に配置される。
【００５９】
以上説明した本実施形態においても、第１窒化物層３１および第２窒化物層３２によって、二次元電子１０ａのシートキャリア濃度の高い領域Ｒ１ａ、Ｒ１ｂ、Ｒ２が形成される。これにより、空乏層がドレイン電極５２側へ延びにくくなるので、ドレイン電極５２の端部における電界集中を緩和することができる。
【００６０】
なお、上述した第１実施形態を第２実施形態に適用してもよい。すなわち、図１３において、第１窒化物層３１および第２窒化物層３２が、窒化アルミニウムガリウム（ＡｌＧａＮ）を含んでおり、かつ、端部３２ａが端部３１ａよりもゲート電極５３側に位置してもよい。また、第２実施形態を第１実施形態に適用してもよい。すなわち、図１において、第１窒化物層３１および第２窒化物層３２が、窒化アルミニウム（ＡｌＮ）を含んでいており、かつ端部３２ａが端部３１ａよりもドレイン電極５２側に位置してもよい。
【００６１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６２】
１０  第１窒化物半導体層、２０  第２窒化物半導体層、３０  窒化物層、５１  ソース電極、５２  ドレイン電極、５３  ゲート電極
【図１】
0006422909.tif 000002
【図２】
0006422909.tif 000003
【図３】
0006422909.tif 000004
【図４】
0006422909.tif 000005
【図５】
0006422909.tif 000006
【図６】
0006422909.tif 000007
【図７】
0006422909.tif 000008
【図８】
0006422909.tif 000009
【図９】
0006422909.tif 000010
【図１０】
0006422909.tif 000011
【図１１】
0006422909.tif 000012
【図１２】
0006422909.tif 000013
【図１３】
0006422909.tif 000014
【図１４】
0006422909.tif 000015
【図１５】
0006422909.tif 000016
【図１６】
0006422909.tif 000017
【図１７】
0006422909.tif 000018
【図１８】
0006422909.tif 000019
【図１９】
0006422909.tif 000020