(57)【特許請求の範囲】
【請求項１】
ヒータを備える波長可変レーザ素子と、
前記ヒータに印加する電力設定値を制御することによって前記波長可変レーザ素子の発振波長を制御するコントローラと、を備え、
前記コントローラは、前記電力設定値をＰａからＰｂに切り替えることによって前記波長可変レーザ素子の発振波長を切り替える際に、電力Ｐｐを前記ヒータに所定時間印加してから前記電力設定値を前記Ｐｂに切り替え、
Ｐａ＜Ｐｂの場合にはＰｐ＞Ｐｂであり、
Ｐａ＞Ｐｂの場合にはＰｐ＜Ｐｂであり、
前記Ｐｐの値は、Ｋを正の定数として、Ｐｐ＝Ｐｂ＋Ｋ×（Ｐｂ−Ｐａ）で与えられる、波長可変レーザ装置。
【請求項２】
前記ヒータは複数設けられ、
前記Ｋは、前記複数のヒータのそれぞれに対して独立して設定されている、請求項１記載の波長可変レーザ装置。
【請求項３】
前記Ｋの値は、Ｐａ＜Ｐｂの場合とＰａ＞Ｐｂの場合とで異なる、請求項１記載の波長可変レーザ装置。
【請求項４】
前記Ｐｐの値には上限値と下限値が設定され、
前記コントローラは、前記Ｐｐ＝Ｐｂ＋Ｋ×（Ｐｂ−Ｐａ）の値が前記上限値を上回る場合には前記上限値を、前記下限値を下回る場合には前記下限値を、前記Ｐｐの値として用いる、請求項１〜３のいずれか一項に記載の波長可変レーザ装置。
【請求項５】
前記コントローラは、前記Ｐｂと前記Ｐａとの差分がしきい値よりも小さいか否かを判定し、前記差分が前記しきい値よりも小さい場合には、前記ヒータへの電力Ｐｐの印加を禁止する、請求項１〜４のいずれか一項に記載の波長可変レーザ装置。
【請求項６】
前記波長可変レーザ素子の出力波長を検出する波長検出装置を備え、
前記コントローラは、前記電力設定値をＰａからＰｂに切り替えて所定時間経過した後に、前記波長検出装置が出力する波長誤差信号を基に、前記ヒータに印加する電力をフィードバック制御する、請求項１〜５のいずれか一項に記載の波長可変レーザ装置。
【請求項７】
前記波長可変レーザ素子が実装される温度制御装置と、
前記温度制御装置上に設けられたダミーヒータとを備え、
前記コントローラは、前記波長可変レーザ素子の発振波長の切替前後および前記Ｐｐを印加する期間における、前記ヒータおよび前記ダミーヒータに印加される合計の電力の差分が、前記Ｐｂと前記Ｐａと前記Ｐｐの差分よりも小さくなるように、前記ダミーヒータに印加する電力を変化させる、請求項１〜６のいずれか一項に記載の波長可変レーザ装置。
【請求項８】
前記波長可変レーザ素子が実装される温度制御装置と、
前記温度制御装置上に設けられたダミーヒータとを備え、
前記ヒータは、複数設けられ、
前記コントローラは、前記波長可変レーザ素子の発振波長の切替前後および前記Ｐｐを印加する期間における、前記複数のヒータおよび前記ダミーヒータに印加される合計の電力の差分が、前記複数のヒータに印加される合計の電力差分よりも小さくなるように、前記ダミーヒータに印加する電力を変化させる、請求項１〜７のいずれか一項に記載の波長可変レーザ装置。
【請求項９】
前記ダミーヒータは、前記波長可変レーザ素子上に設けられている、請求項７または８記載の波長可変レーザ装置。
【請求項１０】
前記波長可変レーザ素子は、バーニア効果を利用して発振波長を選択する素子である、請求項１〜９のいずれか一項に記載の波長可変レーザ装置。
【請求項１１】
前記波長可変レーザ素子は、ＣＳＧ−ＤＢＲ領域とＳＧ−ＤＦＢ領域とを備え、
前記ヒータは、前記ＣＳＧ−ＤＢＲ領域およびＳＧ−ＤＦＢ領域の少なくともいずれか一方に設けられている、請求項１〜１０のいずれか一項に記載の波長可変レーザ装置。
【請求項１２】
波長可変レーザ素子に備わるヒータに印加する電力設定値を制御することによって前記波長可変レーザ素子の発振波長を制御し、
前記電力設定値をＰａからＰｂに切り替えることによって前記波長可変レーザ素子の発振波長を切り替える際に、電力Ｐｐを前記ヒータに所定時間印加してから前記電力設定値を前記Ｐｂに切り替え、
Ｐａ＜Ｐｂの場合にはＰｐ＞Ｐｂであり、
Ｐａ＞Ｐｂの場合にはＰｐ＜Ｐｂであり、
前記Ｐｐの値は、Ｋを正の定数として、Ｐｐ＝Ｐｂ＋Ｋ×（Ｐｂ−Ｐａ）で与えられる、波長切替方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、波長可変レーザ装置および波長切替方法に関するものである。
【背景技術】
【０００２】
ヒータにより半導体の屈折率を変化させることによって発振波長を選択する波長可変レーザ素子が開発されている。このような波長可変レーザ素子の一例として、反射スペクトルのピーク波長が周期的に分布する部分回折格子ミラー（ＣＳＧ−ＤＢＲ：Ｃｈｉｒｐｅｄ  Ｓａｍｐｌｅｄ  Ｇｒａｔｉｎｇ  Ｄｉｓｔｒｉｂｕｔｅｄ  Ｂｒａｇｇ  Ｒｅｆｌｅｃｔｏｒ）および利得スペクトルのピーク波長が周期的に分布する部分回折格子活性領域（ＳＧ−ＤＦＢ：Ｓａｍｐｌｅｄ  Ｇｒａｔｉｎｇ  Ｄｉｓｔｒｉｂｕｔｅｄ  Ｆｅｅｄｂａｃｋ）を備える波長可変レーザ素子が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−３３８９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、高速に発振波長を切り替えることが望まれている。しかしながら、ヒータによる波長制御においては、ヒータの熱応答時間が長いため、波長切替時間の長大化が問題となるおそれがある。
【０００５】
そこで、波長切替時間の長大化を抑制することができる波長可変レーザ装置および波長切替方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る波長可変レーザ装置は、ヒータを備える波長可変レーザ素子と、前記ヒータに印加する電力設定値を制御することによって前記波長可変レーザ素子の発振波長を制御するコントローラと、を備え、前記コントローラは、前記電力設定値をＰａからＰｂに切り替えることによって前記波長可変レーザ素子の発振波長を切り替える際に、電力Ｐｐを前記ヒータに所定時間印加してから前記電力設定値を前記Ｐｂに切り替え、Ｐａ＜Ｐｂの場合にはＰｐ＞Ｐｂであり、Ｐａ＞Ｐｂの場合にはＰｐ＜Ｐｂである、波長可変レーザ装置である。
【０００７】
本発明に係る波長切替方法は、波長可変レーザ素子に備わるヒータに印加する電力設定値を制御することによって前記波長可変レーザ素子の発振波長を制御し、前記電力設定値をＰａからＰｂに切り替えることによって前記波長可変レーザ素子の発振波長を切り替える際に、電力Ｐｐを前記ヒータに所定時間印加してから前記電力設定値を前記Ｐｂに切り替え、Ｐａ＜Ｐｂの場合にはＰｐ＞Ｐｂであり、Ｐａ＞Ｐｂの場合にはＰｐ＜Ｐｂである、波長切替方法である。
【発明の効果】
【０００８】
上記発明によれば、波長切替時間の長大化を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】（ａ）は波長可変レーザ素子の模式的な断面図であり、（ｂ）は反射スペクトルであり、（ｃ）は利得スペクトルである。
【図２】波長可変レーザ装置の全体構成を表すブロック図である。
【図３】ヒータへの供給電力と波長可変レーザ素子の発振波長との関係を示す図である。
【図４】（ａ）〜（ｄ）はヒータＨＴ１〜ＨＴ４に供給する電力の設定値を示し、（ｅ）は波長誤差信号を示し、（ｆ）は波長切替時のフローチャートを示す。
【図５】（ａ）〜（ｃ）はプリエンファシスを与えない場合とプリエンファシスを与える場合との比較を示す図である。
【図６】（ａ）〜（ｃ）はプリエンファシスを与えない場合とプリエンファシスを与える場合との比較を示す図である。
【図７】（ａ）は波長切替後にヒータ電力を増加させる場合を示し、（ｂ）は波長切替後にヒータ電力を低下させる場合を示す。
【図８】（ａ）〜（ｄ）はヒータＨＴ１〜ＨＴ４に供給する電力の設定値を示し、（ｅ）は波長誤差信号を示し、（ｆ）は波長切替時のフローチャートを示す。
【図９】波長切替時にプリエンファシスを与えた場合の効果を示す実測値である。
【図１０】（ａ）〜（ｃ）は波長切替時間の頻度分布を示す図である。
【図１１】（ａ）〜（ｅ）は係数Ｋを波長切替前後の電力設定値差に応じて可変とした場合を示す図である。
【図１２】（ａ）〜（ｃ）は電力増の場合と電力減の場合とで係数Ｋを変える場合を示す図である。
【図１３】（ａ）〜（ｃ）はプリエンファシス量に上下限値を設けた場合を示す図である。
【図１４】プリエンファシス量に上下限値を設けた場合のフローチャートである。
【図１５】（ａ）は電力設定値の増加量がしきい値より小さい場合の例であり、（ｂ）は電力設定値の低下量がしきい値より小さい場合であり、（ｃ）はフローチャートの一例である。
【図１６】（ａ）〜（ｄ）はヒータＨＴ１〜ＨＴ４に印加する電力の設定値を示し、（ｅ）は波長誤差信号を示し、（ｆ）は波長切替時のフローチャートを示す。
【図１７】実施例２に係る波長可変レーザ装置の全体構成を表すブロック図である。
【図１８】（ａ）〜（ｅ）はヒータＨＴ１〜ＨＴ５に供給する電力の設定値を示し、（ｆ）は波長誤差信号を示し、（ｇ）は波長切替時のフローチャートを示す。
【図１９】（ａ）〜（ｅ）はヒータＨＴ１〜ＨＴ５に供給する電力の設定値を示し、（ｆ）は波長誤差信号を示し、（ｇ）は波長切替時のフローチャートを示す。
【図２０】ダミーヒータが波長可変レーザ素子上に設けられる例を示すブロック図である。
【図２１】波長可変レーザ素子の他の例の模式的断面図である。
【発明を実施するための形態】
【００１０】
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
（１）波長可変レーザ装置は、ヒータを備える波長可変レーザ素子と、前記ヒータに印加する電力設定値を制御することによって前記波長可変レーザ素子の発振波長を制御するコントローラと、を備え、前記コントローラは、前記電力設定値をＰａからＰｂに切り替えることによって前記波長可変レーザ素子の発振波長を切り替える際に、電力Ｐｐを前記ヒータに所定時間印加してから前記電力設定値を前記Ｐｂに切り替え、Ｐａ＜Ｐｂの場合にはＰｐ＞Ｐｂであり、Ｐａ＞Ｐｂの場合にはＰｐ＜Ｐｂである、波長可変レーザ装置である。この構成によれば、波長切替時間の長大化を抑制することができる。
（２）前記Ｐｐの値は、Ｋを正の定数として、Ｐｐ＝Ｐｂ＋Ｋ×（Ｐｂ−Ｐａ）で与えられてもよい。このような算出式を用いることで、演算が簡略化される。
（３）前記ヒータは複数設けられ、前記Ｋは、前記複数のヒータのそれぞれに対して独立して設定されていてもよい。印加電力に対する熱応答時定数がヒータ毎に異なる場合があり、そのような場合にヒータ毎に係数Ｋを変更することは有用である。
（４）前記コントローラは、前記Ｋの値を前記Ｐａと前記Ｐｂとの差分に応じて変化させてもよい。熱応答時間が印加電力に対して非線形の関数で与えられる場合は、係数を可変とすることが有用である。
（５）前記Ｋの値は、Ｐａ＜Ｐｂの場合とＰａ＞Ｐｂの場合とで異なっていてもよい。係数Ｋに差を設けることで、ヒータ温度が所望の温度に制御されるまでの時間を短縮化することができる。
（６）前記Ｐｐの値には上限値と下限値が設定され、前記コントローラは、前記Ｐｐ＝Ｐｂ＋Ｋ×（Ｐｂ−Ｐａ）の値が前記上限値を上回る場合には前記上限値を、前記下限値を下回る場合には前記下限値を、前記Ｐｐの値として用いてもよい。ヒータへの印加電力が制限される場合などに対応することができる。
（７）前記コントローラは、前記Ｐｂと前記Ｐａとの差分がしきい値よりも小さいか否かを判定し、前記差分が前記しきい値よりも小さい場合には、前記ヒータへの電力Ｐｐの印加を禁止してもよい。波長切替時間を短縮化することができる。
（８）前記波長可変レーザ素子の出力波長を検出する波長検出装置を備え、前記コントローラは、前記電力設定値をＰａからＰｂに切り替えて所定時間経過した後に、前記波長検出装置が出力する波長誤差信号を基に、前記ヒータに印加する電力をフィードバック制御してもよい。波長誤差をゼロまたは小さくすることができる。
（９）前記波長可変レーザ素子が実装される温度制御装置と、前記温度制御装置上に設けられたダミーヒータとを備え、前記コントローラは、前記波長可変レーザ素子の発振波長の切替前後および前記Ｐｐを印加する期間における、前記ヒータおよび前記ダミーヒータに印加される合計の電力の差分が、前記Ｐｂと前記Ｐａと前記Ｐｐとの差分よりも小さくなるように、前記ダミーヒータに印加する電力を変化させてもよい。これにより、波長オフセットを抑制することができる。
（１０）前記波長可変レーザ素子が実装される温度制御装置と、前記温度制御装置上に設けられたダミーヒータとを備え、前記ヒータは、複数設けられ、前記コントローラは、前記波長可変レーザ素子の発振波長の切替前後および前記Ｐｐを印加する期間における、前記複数のヒータおよび前記ダミーヒータに印加される合計の電力の差分が、前記複数のヒータに印加される合計の電力差分よりも小さくなるように、前記ダミーヒータに印加する電力を変化させてもよい。これにより、波長オフセットを抑制することができる。
（１１）前記ダミーヒータは、前記波長可変レーザ素子上に設けられていてもよい。波長オフセットをより抑制することができる。
（１２）前記波長可変レーザ素子は、バーニア効果を利用して発振波長を選択する素子としてもよい。バーニア効果を波長選択に利用した場合、バーニア条件を満足するヒータ電力の幅が比較的広いため、ヒータに投入する電力の許容範囲が広くなると言うメリットがある。
（１３）前記波長可変レーザ素子は、ＣＳＧ−ＤＢＲ領域とＳＧ−ＤＦＢ領域とを備え、前記ヒータは、前記ＣＳＧ−ＤＢＲ領域およびＳＧ−ＤＦＢ領域の少なくともいずれか一方に設けられていてもよい。
（１４）波長切替方法は、波長可変レーザ素子に備わるヒータに印加する電力設定値を制御することによって前記波長可変レーザ素子の発振波長を制御し、前記電力設定値をＰａからＰｂに切り替えることによって前記波長可変レーザ素子の発振波長を切り替える際に、電力Ｐｐを前記ヒータに所定時間印加してから前記電力設定値を前記Ｐｂに切り替え、Ｐａ＜Ｐｂの場合にはＰｐ＞Ｐｂであり、Ｐａ＞Ｐｂの場合にはＰｐ＜Ｐｂである、波長切替方法である。この構成によれば、波長切替時間の長大化を抑制することができる。
【００１１】
［本願発明の実施形態の詳細］
本発明の実施形態に係る波長可変レーザ装置および波長切替方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【実施例１】
【００１２】
図１（ａ）は、実施例１に係る波長可変レーザ装置１００に搭載される波長可変レーザ素子１０の模式的な断面図である。波長可変レーザ素子１０は、ＣＳＧ−ＤＢＲ領域、ＳＧ−ＤＦＢ領域および半導体光増幅（ＳＯＡ：Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｐｔｉｃａｌ  Ａｍｐｌｉｆｉｅｒ）領域が順に連結した構造を有する。なお、ＣＳＧ−ＤＢＲ領域側の端面（リア側端面）およびＳＯＡ領域側の端面（フロント側端面）には、反射防止膜ＡＲが設けられている。
【００１３】
ＣＳＧ−ＤＢＲ領域は、利得を有さずにサンプルドグレーティングを備える。ＳＧ−ＤＦＢ領域は、利得を有しサンプルドグレーティングを備える。ＳＯＡ領域は、光増幅器として機能する。ＣＳＧ−ＤＦＢ領域およびＳＧ−ＤＦＢ領域は、波長可変レーザ素子１０の波長選択要素として機能する。波長可変レーザ素子１０の波長制御は、このような波長選択要素の温度をヒータによって制御し、その屈折率を変更することにより、実行される。
【００１４】
ＣＳＧ−ＤＢＲ領域は、回折格子１１を有する第１の領域と第１の領域に連結されかつスペース部となる第２の領域とが設けられたセグメントが複数設けられた光導波路１２を含む。光導波路１２は、吸収端波長がレーザ発振波長よりも短波長側にある半導体結晶からなる。また、ＣＳＧ−ＤＢＲ領域においては、各第２の領域の長さが異なっている。ＣＳＧ−ＤＢＲ領域の表面には、光導波路１２に沿って複数のヒータＨＴ１〜ＨＴ３が順に設けられている。ヒータＨＴ１〜ＨＴ３は、光導波路１２を局所的に加熱する。それにより、熱光学効果により、光導波路１２の屈折率が変化する。ヒータＨＴ１〜ＨＴ３への電力は、個別に制御される。ＣＳＧ−ＤＢＲ領域は、図１（ｂ）に示すように、反射スペクトルに周期的なピークを有する。なお、図１（ｂ）では、反射スペクトルの包絡線も併せて描かれている。
【００１５】
ＳＧ−ＤＦＢ領域は、回折格子１１を有する第１の領域とこの第１の領域に連結されかつスペース部となる第２の領域とが設けられたセグメントが複数設けられた光導波路１３を含む。光導波路１３は、光伝搬方向に沿って利得領域１３ａと、利得を持たないパッシブ導波路１３ｂとが交互に配置された構造を有する。利得領域１３ａおよびパッシブ導波路１３ｂは、それぞれ回折格子１１を含む領域の上に配置されている。複数の利得領域１３ａへの注入電流は、電極１４を介して共通に制御される。パッシブ導波路１３ｂの上方には、ヒータＨＴ４が設けられている。複数のヒータＨＴ４への電力は、共通に制御される。ＳＧ−ＤＦＢ領域は、図１（ｃ）に示すように、利得スペクトルに周期的なピークを有する。なお、本実施例に係るＳＧ−ＤＦＢ領域は、ヒータＨＴ４による屈折率変化が可能なことから、ＴＤＡ（Ｔｕｎａｂｌｅ  Ｄｉｓｔｒｉｂｕｔｉｏｎ  Ａｍｐｌｉｆｉｃａｔｉｏｎ）タイプのＳＧ−ＤＦＢ領域と称することもできる。
【００１６】
ＣＳＧ−ＤＢＲ領域およびＳＧ−ＤＦＢ領域は、それぞれ異なる波長周期でピークを有する。ＣＳＧ−ＤＢＲ領域およびＳＧ−ＤＦＢ領域の波長特性を変化させることによって、バーニア効果が生じる。すなわち、ピーク同士が重なり合う波長のうち、もっとも強度の大きい波長が発振波長として選択される。
【００１７】
図２は、波長可変レーザ装置１００の全体構成を表すブロック図である。図２に示すように、波長可変レーザ装置１００は、波長可変レーザ素子１０、温度制御装置２０、デジタル制御回路３０、ＤＡ変換回路４１〜４３、ＡＤ変換回路４４、増幅器５１〜５４、波長誤差検出器６０などを備える。
【００１８】
温度制御装置２０は、ペルチェ素子を含み、ＴＥＣ（Ｔｈｅｒｍｏｅｌｅｃｔｒｉｃ ｃｏｏｌｅｒ）として機能する。波長可変レーザ素子１０は、チップキャリア２１を介して温度制御装置２０上に配置されている。したがって、温度制御装置２０は、波長可変レーザ素子１０の全体の温度を制御することができる。
【００１９】
デジタル制御回路３０は、例えばＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）によって構成される。デジタル制御回路３０は、ＤＡ変換回路４１および増幅器５１を介して駆動信号を波長可変レーザ素子１０に供給する。駆動信号は、図１（ａ）の利得領域１３ａに供給される。それにより、利得領域１３ａは光を生成する。デジタル制御回路３０は、ＤＡ変換回路４２および増幅器５２を介してヒータ電流を図１（ａ）のヒータＨＴ１〜ＨＴ３に供給する。それにより、波長可変レーザ素子１０の発振波長が選択される。なお、ＤＡ変換回路４２および増幅器５２は、ＣＳＧ−ＤＢＲ領域のヒータと同数設けられている。デジタル制御回路３０は、ＤＡ変換回路４３および増幅器５３を介してＳＯＡ駆動信号を波長可変レーザ素子１０に供給する。ＳＯＡ駆動信号は、図１（ａ）のＳＯＡ領域に供給される。それにより、波長可変レーザ素子１０の出力光強度が増幅される。
【００２０】
波長可変レーザ素子１０のフロント側出力光は、チップキャリア２１上の光アイソレータ２２を介して外部に出力される。波長可変レーザ素子１０のリア側出力光は、波長誤差検出器６０に入射される。波長誤差検出器６０は、エタロンおよび受光素子を組み合わせた構成を用いてアナログの誤差信号を出力する。誤差信号とは、波長可変レーザ素子１０の出力光波長と目標波長との差分を表す信号である。誤差信号は、増幅器５４およびＡＤ変換回路４４を介してデジタル制御回路３０に入力される。デジタル制御回路３０は、誤差信号が小さくなるように（好ましくは最小となるように）ヒータＨＴ１〜ＨＴ３への電力を制御する。それにより、波長可変レーザ素子１０の出力光波長を所望の波長に制御することができる。
【００２１】
図３は、ヒータＨＴ１〜ＨＴ３への供給電力と波長可変レーザ素子１０の発振波長との関係を示す図である。図３の横軸はヒータＨＴ１〜ＨＴ３の平均温度を示し、縦軸は波長可変レーザ素子１０の発振波長を示す。なお、ヒータＨＴ４の温度は一定に維持され、波長可変レーザ素子１０の温度は温度制御装置２０によって一定に維持されているものとする。波長可変レーザ素子１０は、ＣＳＧ−ＤＢＲ領域の反射スペクトルとＳＧ−ＤＦＢ領域の利得スペクトルとのうち２つの反射ピークが重なった波長でレーザ光を発振する。したがって、波長可変レーザ素子１０の発振波長は、所定の波長間隔で分布する。すなわち、波長可変レーザ素子１０は、飛び飛びの波長特性を有している。
【００２２】
図３の特性において、波長変化が微小のほぼ平坦な部分を以下、テラスと称する。波長可変レーザ素子１０のチャネル（発振波長）は、各テラスの中央付近に設定されている。波長切替時には、ヒータＨＴ１〜ＨＴ３への電力設定値を切り替えることによって、発振波長が所望のテラスに入るようにする。発振波長が所望のテラスに入ると、所望の発振波長が得られるようにヒータＨＴ１〜ＨＴ３への供給電力をフィードバック制御できるようになる。
【００２３】
以下、波長切替制御について説明する。最近、さらなる高効率な波長資源利用のため、高速に波長を切り替えることができる波長可変レーザ装置が望まれている。しかしながら、ヒータ加熱による波長制御は熱応答時間が長く、例えば波長切替時間として１ミリ秒以下を実現するのが困難となっていた。
【００２４】
図４（ａ）〜図４（ｆ）は、比較例に係る波長切替時のヒータ制御手順を示す。図４（ａ）〜図４（ｄ）は、それぞれ、ヒータＨＴ１〜ＨＴ４に供給する電力の設定値を示す。図４（ｅ）は波長誤差信号を示す。図４（ｆ）は、波長切替時のフローチャートを示す。
【００２５】
波長切替前の時刻Ａにおいては、発振波長はいずれかのテラスにおいて安定し、誤差が少なくなっている。この場合において、デジタル制御回路３０は、ヒータＨＴ１〜ＨＴ４の電力設定値をＰａ１〜Ｐａ４に設定しているものとする（ステップＳ１）。次に、デジタル制御回路３０は、波長切替指示に従い、時刻Ｂにおいて発振波長を切り替える（ステップＳ２）。なお、デジタル制御回路３０は、波長切替前の発振波長に対して行っていたフィードバック制御等を中止する。
【００２６】
切替後の発振波長に対応するヒータＨＴ１〜ＨＴ４の電力設定値をＰｂ１〜Ｐｂ４とすると、デジタル制御回路３０は、フィードバック制御可能になるまでの期間ΔＴ´の間、ヒータＨＴ１〜ＨＴ４への印加電力をＰｂ１〜Ｐｂ４とする（ステップＳ３）。波長切替直後の時刻Ｃにおいては、各ヒータの加熱量の変化に伴う過渡的な熱変動により、波長可変レーザ素子１０の発振波長が安定せず、所望のテラス内にとどまらない。したがって、波長誤差信号が大きく変動する。このような状態ではデジタル制御回路３０による負帰還制御は困難であり、各ヒータへの供給電力は開ループ制御で一定に保たれる。
【００２７】
時刻Ｄにおいて波長可変レーザ素子１０の発振波長が目的のテラスにモードジャンプすると、波長可変レーザ素子１０の発振波長は安定してくる。その後、時刻Ｅ（波長切替から期間ΔＴ´経過後）から、デジタル制御回路３０は、波長誤差信号がゼロに近づくようにヒータＨＴ１〜ＨＴ４をフィードバック制御する（ステップＳ４）。それにより、時刻Ｆのように発振波長が安定する。この期間ΔＴ´の長短は、波長切替前後のヒータ電力差に強く依存する。ΔＰｓ=Ｐａ１＋Ｐａ２＋Ｐａ３−Ｐａ４、ΔＰｄ＝Ｐｂ１＋Ｐｂ２＋Ｐｂ３−Ｐｂ４とすると、期間ΔＴ´は、ΔＰｄ−ΔＰｓの絶対値に応じて長大化する。
【００２８】
そこで、本実施例においては、ヒータ加熱による波長制御を動作原理とする波長可変レーザ素子１０の波長切替時間の長大化を抑制するため、ヒータＨＴ１〜ＨＴ４に印加する電力にプリエンファシスを与える。すなわち、デジタル制御回路３０は、ヒータへの電力設定値をＰａからＰｂに切り替えることによって波長可変レーザ素子１０の発振波長を切り替える際に、電力Ｐｐをヒータに所定時間印加してから電力設定値をＰｂに切り替え、Ｐａ＜Ｐｂの場合にはＰｐ＞Ｐｂであり、Ｐａ＞Ｐｂの場合にはＰｐ＜Ｐｂとする。
【００２９】
図５（ａ）〜図６（ｃ）は、プリエンファシスを与えない場合とプリエンファシスを与える場合との比較を示す図である。図５（ａ）で示すように、プリエンファシスを与えずに電力を大きくすると、ヒータの温度を所望の温度に収束させるまでの時間（τ１）が長くなる。図５（ｂ）で示すように、電力の増加量が大きくなると、ヒータの温度上昇率（温度上昇の速度）は大きくなるものの、ヒータの温度を所望の温度に収束させるまでの時間はやはり長くなる。そこで、本実施例においては、図５（ｃ）で示すように、一時的に波長切替後の電力設定値よりも大きい電力をプリエンファシスとして与えることで、温度上昇率を大きくする。それにより、ヒータの温度を所望の温度に収束させるまでの時間（τ２）が時間τ１よりも短くなる。
【００３０】
ヒータの電力設定値を下げる場合も同様である。図６（ａ）で示すように、プリエンファシスを与えずに電力を小さくすると、ヒータの温度を所望の温度に収束させるまでの時間（τ１）が長くなる。図６（ｂ）で示すように、電力の減少量が大きくなると、ヒータの低下率（温度低下の速度）は大きくなるものの、ヒータの温度を所望の温度に収束させるまでの時間はやはり長くなる。そこで、本実施例においては、図６（ｃ）で示すように、一時的に波長切替後の電力設定値よりも小さい電力をプリエンファシスとして与えることで、温度低下率を大きくする。それにより、ヒータの温度を所望の温度に収束させるまでの時間（τ２）が時間τ１よりも短くなる。
【００３１】
図７（ａ）に示すように、波長切替前のあるヒータの電力をＰａ、波長切替後の同ヒータの電力をＰｂとしたとき、電力差Ｐｄ（非負の数値）はＰｄ＝Ｐｂ−Ｐａと記述することが可能であり、プリエンファシスのヒータ電力Ｐｐを下記式（１）に従って求めることができる。プリエンファシスの期間はΔＴとする。
Ｐｐ＝Ｐｂ＋Ｐｄ×Ｋ＝Ｐｂ＋Ｋ×（Ｐｂ−Ｐａ）      （１）
【００３２】
図７（ｂ）に示すように、波長切替後にヒータ電力を低下させる場合には、電力差Ｐｄ（非負の数値）はＰｄ＝Ｐａ−Ｐｂと記述することが可能であり、プリエンファシスのヒータ電力Ｐｐを下記式（２）に従って求めることができる。
Ｐｐ＝Ｐｂ−Ｐｄ×Ｋ＝Ｐｂ−Ｋ×（Ｐａ−Ｐｂ）      （２）
上記式（１）および（２）をまとめると、電力差に関わらず、下記式（３）が得られる。このような算出式を用いることで、演算が簡略化される。
Ｐｐ＝Ｐｂ＋Ｋ×（Ｐｂ−Ｐａ）      （３）
【００３３】
波長可変レーザ素子１０においては、波長切替の際に電力設定値を切り替えるヒータは４種類である。図８（ａ）〜図８（ｆ）は、本実施例に係る波長切替時のヒータ制御手順を示す。図８（ａ）〜図８（ｄ）はヒータＨＴ１〜ＨＴ４に供給する電力の設定値を示す。図８（ｅ）は波長誤差信号を示す。図８（ｆ）は、波長切替時のフローチャートを示す。
【００３４】
波長切替前の時刻Ａにおいては、発振波長はいずれかのテラスにおいて安定し、誤差が少なくなっている。この場合において、デジタル制御回路３０は、ヒータＨＴ１〜ＨＴ４の電力設定値をＰａ１〜Ｐａ４に設定しているものとする（ステップＳ１１）。次に、デジタル制御回路３０は、波長切替指示に従い、時刻Ｂにおいて発振波長を切り替える（ステップＳ１２）。図８（ａ）〜図８（ｆ）の例では、ヒータＨＴ１，ＨＴ３，ＨＴ４の電力設定値が波長切替後に増加し、ヒータＨＴ２の電力設定値が波長切替後に減少する。
【００３５】
切替後の発振波長に対応するヒータＨＴ１〜ＨＴ４の電力設定値をＰｂ１〜Ｐｂ４とすると、デジタル制御回路３０は、Ｐａ１〜Ｐａ４およびＰｂ１〜Ｐｂ４を用い、上記式（３）に従って、プリエンファシスの電力Ｐｐ１〜Ｐｐ４を計算する（ステップＳ１３）。
【００３６】
次に、デジタル制御回路３０は、ステップＳ１３で求められた電力Ｐｐ１〜Ｐｐ４をヒータＨＴ１〜ＨＴ４に期間ΔＴの間印加する（ステップＳ１４）。波長切替直後の時刻Ｃにおいては、各ヒータの加熱量の変化に伴う過渡的な熱変動により、波長可変レーザ素子１０の発振波長が安定せず、所望のテラス内にとどまらない。しかしながら、時間が経過し、時刻Ｄにおいて波長可変レーザ素子１０の発振波長が目的のテラスにモードジャンプすると、バーニア条件が満足され、波長可変レーザ素子１０の発振波長は安定してくる。その後、時刻Ｅにおいてプリエンファシス期間が終了する。
【００３７】
次に、デジタル制御回路３０は、ヒータＨＴ１〜ＨＴ４の電力設定値をＰｂ１〜Ｐｂ４に切り替える（ステップＳ１５）。それにより、時刻Ｆにおいては、波長可変レーザ素子１０の発振波長がテラス内で波長誤差信号がゼロに近づくようにゆっくりと変動する。その後、時刻Ｇにおいては、発振波長が誤差範囲内に入るようになる。
【００３８】
図９は、波長切替時（ヒータの電力設定値の切替時）にプリエンファシスを与えた場合の効果を示す実測値である。切替前後の波長組み合わせ６３０通りについて波長切替時間を実測した。前述のようにヒータの電力設定値にプリエンファシスを与えない場合は波長切替時間はΔＰｄ−ΔＰｓの絶対値が大きくなるほど長くなり、切替前後の波長の組み合わせによっては１ミリ秒以上の時間を要する。一方、プリエンファシスを与える場合、プリエンファシスを与える期間ΔＴが必要なため、元々の波長切替時間がΔＴよりも短い組み合わせでは波長切替時間がその分長くなるが、ΔＴよりも長い波長切替時間を有する組み合わせはおおよそΔＴで波長切替が収束するようになり、全組み合わせでおおよそΔＴの波長切替時間が実現されている。以上のことから、本実施例に係る波長可変レーザ装置１００においては、波長切替時間の長大化を抑制することができる。
【００３９】
図１０（ａ）〜図１０（ｃ）は、波長切替時間の頻度分布を示したものである。プリエンファシスを用いない場合は波長切替時間が１０〜１３００マイクロ秒に分布し、その標準偏差が２４０マイクロ秒であったのに対し、プリエンファシスを用いると波長切替時間は４６０〜６５０マイクロ秒となり、標準偏差も２７マイクロ秒に大幅に圧縮されている。なお、実験では係数Ｋ（＝１．７５）およびプリエンファシスを与える期間ΔＴ（＝４５０マイクロ秒）は実験により決定した。
【００４０】
以上説明したように、本実施例においては、ヒータの電力設定値をＰａからＰｂに切り替えることによって波長可変レーザ素子１０の発振波長を切り替える際に、電力Ｐｐをヒータに所定時間印加してから電力設定値を前記Ｐｂに切り替え、Ｐａ＜Ｐｂの場合にはＰｐ＞Ｐｂであり、Ｐａ＞Ｐｂの場合にはＰｐ＜Ｐｂとすることによって、波長切替時間の長大化を抑制することができる。特に、バーニア効果を利用する波長可変レーザ素子においては、発振波長を高速に所望のテラス内にシフトさせることで、高速に波長を切り替えることができる。
【００４１】
（変形例１−１）
なお、上記式（３）では、ヒータＨＴ１〜ＨＴ４のプリエンファシス電力を求める際に係数Ｋを共通としたが、ヒータごとに設定されていてもよい。印加電力に対する熱応答時定数がヒータ毎に異なる場合があり、そのような場合にヒータ毎に係数Ｋを変更することは有用である。各係数Ｋは、デジタル制御回路３０によって計算されてもよく、あらかじめ記憶されていてもよい。
【００４２】
（変形例１−２）
次に、係数Ｋは、波長切替前後のヒータの電力設定値差に応じて可変としてもよい。熱応答時間が印加電力に対して非線形の関数で与えられる場合は、係数を可変とすることが有用である。図１１（ａ）〜図１１（ｅ）は、係数Ｋを波長切替前後の電力設定値差に応じて可変とした場合の実施例を示す。図１１（ａ）および図１１（ｂ）は、ヒータＨＴ１，ＨＴ２に対する電力設定値差が大きくなっている。図１１（ｃ）および図１１（ｄ）は、ヒータＨＴ１，ＨＴ２に対する電力設定値差が小さくなっている。電力設定値差が小さいと、プリエンファシス電力Ｐｐが小さくなってしまうため、係数Ｋを大きくする。それにより、十分なプリエンファシス電力が得られるようになる。
【００４３】
図１１（ｅ）は、この場合のフローチャートの一例である。なお、図１１（ｅ）はヒータＨＴ１を対象とするが、ヒータＨＴ２〜ＨＴ４を対象としても同様の処理がなされる。まず、デジタル制御回路３０は、波長切替の指示を受けると、電力設定値差Ｐｄ１＝Ｐｂ１−Ｐａ１を計算する（ステップＳ２１）。次に、デジタル制御回路３０は、電力設定値差Ｐｄ１に対応する係数Ｋ１を計算またはルックアップテーブルを参照して決定する（ステップＳ２２）。次に、デジタル制御回路３０は、係数Ｋ１を上記式（３）に適用することによって、プリエンファシス電力Ｐｐ１を計算する（ステップＳ２３）。次に、デジタル制御回路３０は、プリエンファシス電力Ｐｐ１をヒータＨＴ１に期間ΔＴの間供給する（ステップＳ２４）。その後、デジタル制御回路３０は、ヒータＨＴ１の電力設定値をＰｂ１に切り替える（ステップＳ２５）。
【００４４】
（変形例１−３）
次に、ヒータの温度を上昇させる場合と低下させる場合とで、熱応答速度に相違がある場合がある。この場合には、電力増（Ｐａ＜Ｐｂ）の場合と電力減（Ｐａ＞Ｐｂ）の場合とで係数Ｋを変えることが有効である。その場合の実施例を図１２（ａ）〜図１２（ｃ）に示す。この例では電力増（Ｐａ＜Ｐｂ）の場合は係数Ｋ´を用い、電力減（Ｐａ＞Ｐｂ）の場合はＫ´´（≠Ｋ´）としている。この例では、ヒータ温度が上昇しやすくヒータ温度が低下しにくい場合などに、係数Ｋに差を設けることで、ヒータ温度が所望の温度に制御されるまでの時間を短縮化することができる。図１２（ａ）は、ヒータ温度上昇時（ＵＰ）の例であり、係数Ｋ´を用いている。図１２（ｂ）は、ヒータ温度低下時（ＤＮ）の例であり、係数Ｋ´´（＞Ｋ´）を用いている。このようにすることで、ヒータが冷め難い状況を補償することができる。
【００４５】
図１２（ｃ）は、この場合のフローチャートの一例である。図１２（ｃ）に示すように、なお、図１２（ｃ）はヒータＨＴ１を対象とするが、ヒータＨＴ２〜ＨＴ４を対象としても同様の処理がなされる。まず、デジタル制御回路３０は、波長切替の指示を受けると、電力設定値差Ｐｄ１＝Ｐｂ１−Ｐａ１を計算する（ステップＳ３１）。次に、デジタル制御回路３０は、電力設定値差Ｐｄ１の正負に応じて係数Ｋ１を決定する（ステップＳ３２）。次に、デジタル制御回路３０は、係数Ｋ１を上記式（３）に適用することによって、プリエンファシス電力Ｐｐ１を計算する（ステップＳ３３）。次に、デジタル制御回路３０は、プリエンファシス電力Ｐｐ１をヒータＨＴ１に期間ΔＴの間供給する（ステップＳ３４）。その後、デジタル制御回路３０は、ヒータＨＴ１の電力設定値をＰｂ１に切り替える（ステップＳ３５）。
【００４６】
（変形例１−４）
次に、各ヒータの駆動能力に制限がある場合、ある一定値以上はオーバーシュート側のプリエンファシスを与えることができなくなってしまう。また、電力が減少する方向（Ｐａ＞Ｐｂ）の場合、上記式（３）においてＰｐ＜０となってしまう可能性があるが、ヒータ加熱ではＰｐ＜０は実現できない。アンダーシュート側のプリエンファシス量を増やす方法として、ペルチェ等により設定されるレーザ素子の温度を下げ、その分、各ヒータを多めに過熱させておくという方法があるが、ペルチェ素子の消費電力等を考えると限界がある。これらのような場合、プリエンファシス量に上下限値を設定することで、ヒータへの印加電力が制限される場合などに対応することができる。
【００４７】
プリエンファシス量に上下限値を設けた場合の実施例を図１３（ａ）〜１３（ｃ）に示す。図１３（ａ）は、ヒータＨＴ１のプリエンファシス電力Ｐｐ１が上限値と下限値との間にある例である。この場合、プリエンファシス電力Ｐｐ１は上記式（３）に従って求めることができる。図１３（ｂ）は、ヒータＨＴ１のプリエンファシス電力Ｐｐ１が上限値を超える場合の例である。この場合、プリエンファシス電力Ｐｐ１は、上限値Ｐ１ＭＡＸに設定される。図１３（ｃ）は、ヒータＨＴ１のプリエンファシス電力Ｐｐ１が下限値を下回る場合の例である。この場合、プリエンファシス電力Ｐｐ１は、下限値Ｐ１ＭＩＮに設定される。
【００４８】
図１４は、この場合に実行されるフローチャートの一例である。デジタル制御回路３０は、上記式（３）に従って、プリエンファシス電力Ｐｐ１を計算する（ステップＳ４１）。次に、デジタル制御回路３０は、プリエンファシス電力Ｐｐ１と上限値および下限値との大小を判断する（ステップＳ４２）。ステップＳ４２で、プリエンファシス電力Ｐｐ１が下限値Ｐ１ＭＩＮよりも小さいと判定された場合、デジタル制御回路３０は、プリエンファシス電力Ｐｐ１を下限値Ｐ１ＭＩＮに設定する（ステップＳ４３）。
【００４９】
ステップＳ４２で、プリエンファシス電力Ｐｐ１が上限値Ｐ１ＭＡＸと下限値Ｐ１ＭＩＮとの間にあると判定された場合、デジタル制御回路３０は、ステップＳ４１で得られた値をプリエンファシス電力Ｐｐ１に設定する（ステップＳ４４）。ステップＳ４２で、プリエンファシス電力Ｐｐ１が上限値Ｐ１ＭＡＸを上回ると判定された場合、デジタル制御回路３０は、プリエンファシス電力Ｐｐ１を上限値Ｐ１ＭＡＸに設定する（ステップＳ４５）。ステップＳ４３〜Ｓ４５の実行後、デジタル制御回路３０は、期間ΔＴの間、ヒータＨＴ１の電力設定値をプリエンファシス電力Ｐｐ１に設定し（ステップＳ４６）、その後、ヒータＨＴ１の電力設定値をＰｂ１に設定する（ステップＳ４７）。
【００５０】
なお、波長可変レーザ素子１０の波長選択機能としてバーニア効果を使用している場合は、バーニア条件を満足するヒータ電力にある程度の幅があり、プリエンファシス量に上下限値を設けた場合でも十分にその効果を得ることができる。
【００５１】
（変形例１−５）
次に、図９の実測結果からわかるように、プリエンファシスによりすべての組み合わせで波長切替時間が短縮されるわけではない。図１の波長可変レーザ素子１０を用いた例ではΔＰｄ−ΔＰｓの絶対値に応じてプリエンファシスを与えない場合の波長切替時間が予測できるため、｜ΔＰｄ−ΔＰｓ｜が小さい場合にはプリエンファシスを禁止する（＝プリエンファシス期間ΔＴをゼロとする）ことで、これらの波長組み合わせに対しては波長可変レーザ素子１０が有するもともとの高速波長切替特性を活かすことができる。
【００５２】
図１５（ａ）は、ヒータＨＴ１〜ＨＴ４に投入する電力設定値で決まるΔＰｄとΔＰｓの差（ΔＰｄ−ΔＰｓ）が正の値で、かつしきい値より小さい場合にΔＴをゼロとする例である、図１５（ｂ）は、ヒータＨＴ１〜ＨＴ４に投入する電力設定値で決まるΔＰｄとΔＰｓの差（ΔＰｄ−ΔＰｓ）が負の値で、かつしきい値より小さい場合にΔＴをゼロとする例である。図１５（ｃ）は、この場合に実行されるフローチャートの一例である。図１５（ｃ）に示すように、デジタル制御回路３０は、波長切替前後のヒータＨＴ１〜ＨＴ４の電力設定値で決まるΔＰｄ、ΔＰｓの差分（＝ΔＰｄ−ΔＰｓ）を計算する（ステップＳ５１）。次に、デジタル制御回路３０は、｜Ｐｂ１−Ｐａ１｜をしきい値と比較する（ステップＳ５２）。｜ΔＰｄ−ΔＰｓ｜がしきい値よりも小さい場合、ΔＴをゼロとし、プリエンファシスを与えずに電力設定値をＰｂ１に設定する（ステップＳ５３）。｜ΔＰｄ−ΔＰｓ｜がしきい値以上である場合、期間ΔＴの間、ヒータＨＴ１〜ＨＴ４の電力設定値をプリエンファシス電力Ｐｐ１、Ｐｐ２、Ｐｐ３、Ｐｐ４、とした後、Ｐｂ１、Ｐｂ２、Ｐｂ３、Ｐｂ４、に設定する（ステップＳ５４）。
【００５３】
（変形例１−６）
次に、プリエンファシス電力Ｐｐを供給してから電力設定値を切り替えた後に期間ΔＴ´が経過した後に、ヒータ電力をフィードバック制御してもよい。図１６（ａ）〜図１６（ｆ）は、この場合の波長切替時のヒータ制御手順を示す。図１６（ａ）〜図１６（ｄ）はヒータＨＴ１〜ＨＴ４に印加する電力の設定値を示す。図１６（ｅ）は波長誤差信号を示す。図１６（ｆ）は、波長切替時のフローチャートを示す。
【００５４】
図１６（ｆ）に示すように、デジタル制御回路３０は、Ｐａ１〜Ｐａ４およびＰｂ１〜Ｐｂ４を用い、上記式（３）に従って、プリエンファシスの電力Ｐｐ１〜Ｐｐ４を計算する（ステップＳ６１）。次に、デジタル制御回路３０は、時刻Ｂにおいて波長切替前の発振波長に対して行っていたフィードバック制御を中止した後、ステップＳ６１で求められた電力Ｐｐ１〜Ｐｐ４をヒータＨＴ１〜ＨＴ４に期間ΔＴの間供給する（ステップＳ６２）。次に、デジタル制御回路３０は、ヒータＨＴ１〜ＨＴ４の電力設定値をＰｂ１〜Ｐｂ４に切り替える（ステップＳ６３）。それにより、時刻Ｆにおいて、波長可変レーザ素子１０の発振波長がテラス内で波長誤差信号がゼロに近づくようにゆっくりと変動する。その後、期間ΔＴ´経過後（時刻Ｇ）、デジタル制御回路３０は、波長誤差信号がゼロに近づくようにフィードバック制御を開始する（ステップＳ６４）。それにより、時刻Ｈにおいては、波長誤差信号をゼロまたは小さくすることができる。
【実施例２】
【００５５】
実施例１においては、波長可変レーザ素子１０の温度を一定に保つため、波長可変レーザ素子１０が温度制御装置２０上に実装されている。この場合、波長切替によって温度制御装置２０上部の消費電力、つまり温度制御装置２０の吸熱量が変化する。それにより、本来は一定に保たれるべき波長可変レーザ素子１０の温度が過渡的にずれてしまう。この温度ズレは最終的に温度制御装置２０の負帰還制御により解消されるが、その時定数は秒オーダーの非常に長いものとなり、その間、レーザ発振波長に目標波長からのずれが生じる。例えば、図８（ｅ）の時刻Ｈに示されるように、波長オフセットが生じる。そこで、実施例２においては、この波長オフセットを抑制するため、温度制御装置２０上にダミーヒータを備える。
【００５６】
図１７は、実施例２に係る波長可変レーザ装置１００ａの全体構成を表すブロック図である。波長可変レーザ装置１００ａが実施例１に係る波長可変レーザ装置１００と異なる点は、温度制御装置２０上にさらにダミーヒータとして機能するヒータＨＴ５が配置され、ヒータＨＴ５用のＤＡ変換回路４５および増幅器５５がさらに備わっている点である。デジタル制御回路３０は、波長切替制御の際にヒータＨＴ１〜ＨＴ５の電力消費総和が変化しないように、ＤＡ変換回路４５および増幅器５５を介してヒータ電流をヒータＨＴ５に供給する。それにより、温度制御装置２０の温度変化が抑制される。その結果、波長オフセットを抑制することができる。
【００５７】
図１８（ａ）〜図１８（ｇ）は、実施例２に係る波長切替時のヒータ制御手順を示す。図１８（ａ）〜１８（ｅ）はヒータＨＴ１〜ＨＴ５に供給する電力の設定値を示す。図１８（ｆ）は波長誤差信号を示す。図１８（ｇ）は、波長切替時のフローチャートを示す。
【００５８】
波長切替前の時刻Ａにおいては、発振波長はいずれかのテラスにおいてフィードバック制御により安定し、誤差が少なくなっている。この場合において、デジタル制御回路３０は、ヒータＨＴ１〜ＨＴ５の電力設定値をＰａ１〜Ｐａ５に設定しているものとする（ステップＳ７１）。次に、デジタル制御回路３０は、時刻Ｂにおいて、波長切替指示に従い、発振波長を切り替える（ステップＳ７２）。図１８（ａ）〜図１８（ｇ）の例では、ヒータＨＴ１，ＨＴ３，ＨＴ４の電力設定値が波長切替後に増加し、ヒータＨＴ２の電力設定値が波長切替後に減少する。
【００５９】
切替後の発振波長に対応するヒータＨＴ１〜ＨＴ４の電力設定値をＰｂ１〜Ｐｂ４とすると、デジタル制御回路３０は、Ｐａ１〜Ｐａ４およびＰｂ１〜Ｐｂ４を用い、上記式（３）に従って、プリエンファシスの電力Ｐｐ１〜Ｐｐ４を計算する（ステップＳ７３）。また、デジタル制御回路３０は、ヒータＨＴ１〜ＨＴ５の消費電力の総和Ｐｔｏｔａｌが変化しないように、ヒータＨＴ５の電力設定値を計算する。具体的には、下記式（４）〜（６）が成立するように、ヒータＨＴ５のプリエンファシス電力Ｐｐ５および波長切替後の電力設定値Ｐｂ５を計算する。
Ｐａ１＋Ｐａ２＋Ｐａ３＋Ｐａ４＋Ｐａ５＝Ｐｔｏｔａｌ      （４）
Ｐｂ１＋Ｐｂ２＋Ｐｂ３＋Ｐｂ４＋Ｐｂ５＝Ｐｔｏｔａｌ      （５）
Ｐｐ１＋Ｐｐ２＋Ｐｐ３＋Ｐｐ４＋Ｐｐ５＝Ｐｔｏｔａｌ      （６）
【００６０】
次に、デジタル制御回路３０は、ステップＳ７３で求められた電力Ｐｐ１〜Ｐｐ５をヒータＨＴ１〜ＨＴ５に期間ΔＴの間供給する（ステップＳ７４）。次に、デジタル制御回路３０は、ヒータＨＴ１〜ＨＴ５の電力設定値をＰｂ１〜Ｐｂ５に切り替える（ステップＳ７５）。本実施例によれば、波長切替前後における温度制御装置２０の吸熱量を一定に保つことができる。それにより、吸熱量変化に伴う波長オフセットを抑制することが可能となる。
【００６１】
（変形例２−１）
プリエンファシス電力Ｐｐを供給してから電力設定値を切り替えた後に期間ΔＴ´経過した後に、ヒータ電力をフィードバック制御してもよい。図１９（ａ）〜図１９（ｇ）は、この場合の波長切替時のヒータ制御手順を示す。図１９（ａ）〜図１９（ｅ）はヒータＨＴ１〜ＨＴ５に供給する電力の設定値を示す。図１９（ｆ）は波長誤差信号を示す。図１９（ｇ）は、波長切替時のフローチャートを示す。
【００６２】
図１９（ｇ）に示すように、ステップＳ８１〜Ｓ８４は、図１８（ｇ）のステップＳ７１〜Ｓ７４と同様である。次に、デジタル制御回路３０は、時刻Ｂにおいて波長切替前の波長に対して行っていたフィードバック制御を中止した後、ヒータＨＴ１〜ＨＴ５の電力設定値をＰｂ１〜Ｐｂ５に切り替える（ステップＳ８５）。その後、期間ΔＴ´経過後（時刻Ｇ）、デジタル制御回路３０は、波長誤差信号がゼロに近づくようにフィードバック制御を開始する（ステップＳ８６）。それにより、時刻Ｈにおいては、波長誤差信号がゼロになる。
【００６３】
（変形例２−２）
図１７の例では、ヒータＨＴ５は、温度制御装置２０上において、波長可変レーザ素子１０と離間した位置に配置されていたが、それに限られない。例えば、図２０に示すように、本実施例に係る波長可変レーザ装置１００ｂにおいては、ヒータＨＴ５は、波長可変レーザ素子１０上に配置されていてもよい。この場合、波長可変レーザ素子１０上における消費電力が波長切替前後に一定に保たれる。それにより、温度制御装置２０の吸熱量変化もより小さく抑えられる。その結果、波長オフセットをより抑制することができる。
【００６４】
なお、本実施例においては、波長切替前後において、ヒータＨＴ１〜ＨＴ５の合計の電力が変化しないように制御しているが、それに限られない。波長可変レーザ素子１０の発振波長の切替前後における、ヒータＨＴ１〜ＨＴ５に印加される合計の電力の差分が、ヒータＨＴ１〜ＨＴ４に印加される合計の電力差分よりも小さくなるように、ヒータＨＴ５に印加する電力を変化させることで、波長オフセットを抑制することができる。または、電力設定値をＰａ１〜Ｐａ４からＰｐ１〜Ｐｐ４に切り替える際およびＰｐ１〜Ｐｐ４からＰｂ１〜Ｐｂ４に切り替える際に、ヒータＨＴ１〜ＨＴ５に印加される合計の電力の差分が、ヒータＨＴ１〜ＨＴ４に印加される合計の電力差分よりも小さくなるように、ヒータＨＴ５に印加する電力を変化させることで、波長オフセットを抑制することができる。
【００６５】
（波長可変レーザ素子の他の例）
なお、上記各実施例ではバーニア効果を波長選択に利用した波長可変レーザを例として説明したが、バーニア効果を利用しない場合でも同様の効果は得られる。但し、バーニア効果を波長選択に利用した場合、バーニア条件を満足するヒータ電力の幅が比較的広いため、ヒータに投入する電力の許容範囲が広くなると言うメリットがある。また、上記例では、そのようなレーザの例としてＳＧ−ＤＦＢ領域にヒータＨＴ４を備える波長可変レーザ素子１０について説明したが、図２１（ａ）〜図２１（ｃ）に示すように、ＳＧ−ＤＦＢ領域にヒータを備えない波長可変レーザ素子１０ａを用いることもできる。
【符号の説明】
【００６６】
１０  波長可変レーザ素子
１１  回折格子
１２，１３  光導波路
１３ａ  利得領域
１３ｂ  パッシブ導波路
１４  電極
２０  温度制御装置
２１  チップキャリア
２２  アイソレータ
３０  デジタル制御回路
４１〜４３，４５  ＤＡ変換回路
４４  ＡＤ変換回路
５１〜５５  増幅器
６０  波長誤差検出回路
１００，１００ａ，１００ｂ  波長可変レーザ装置
【図１】
0006422150.tif 000002
【図２】
0006422150.tif 000003
【図３】
0006422150.tif 000004
【図４】
0006422150.tif 000005
【図５】
0006422150.tif 000006
【図６】
0006422150.tif 000007
【図７】
0006422150.tif 000008
【図８】
0006422150.tif 000009
【図９】
0006422150.tif 000010
【図１０】
0006422150.tif 000011
【図１１】
0006422150.tif 000012
【図１２】
0006422150.tif 000013
【図１３】
0006422150.tif 000014
【図１４】
0006422150.tif 000015
【図１５】
0006422150.tif 000016
【図１６】
0006422150.tif 000017
【図１７】
0006422150.tif 000018
【図１８】
0006422150.tif 000019
【図１９】
0006422150.tif 000020
【図２０】
0006422150.tif 000021
【図２１】
0006422150.tif 000022