(57)【特許請求の範囲】
【請求項１】
半導体基板上に、
発振回路と、
前記発振回路からの第１の発振信号が入力され第２の発振信号を出力する出力回路と、
電源電圧に基づく電圧が入力され直流電圧及び直流電流の少なくとも一方を出力する直流回路と、を備え、
前記半導体基板上に、
前記発振回路と電気的に接続されており、共振器の端子と電気的に接続される第１パッドと、
前記第２の発振信号が出力される前記出力回路の端子と電気的に接続されている第２パッドとを備え、
前記半導体基板の平面視において、
前記直流回路は、前記発振回路と前記出力回路との間に配置されており、
前記発振回路は、前記第１パッドと前記直流回路との間に配置されており、
前記出力回路は、前記第２パッドと前記直流回路との間に配置されている、半導体回路。
【請求項２】
前記半導体基板の平面視において、
前記発振回路と前記出力回路とを結ぶ方向と交差する第１方向における、前記直流回路が前記発振回路と前記出力回路とに挟まれている領域の長さをＬ１とし、前記発振回路の前記第１方向の長さ及び前記出力回路の前記第１方向の長さのうち短い方をＬ２として、０．５×Ｌ２≦Ｌ１≦Ｌ２を満たす、請求項１に記載の半導体回路。
【請求項３】
半導体基板上に、
発振回路と、
前記発振回路からの第１の発振信号が入力され第２の発振信号を出力する出力回路と、
電源電圧に基づく電圧が入力され直流電圧及び直流電流の少なくとも一方を出力する直流回路と、を備え、
前記半導体基板の平面視において、
前記直流回路は、前記発振回路と前記出力回路との間に配置されており、
前記発振回路と前記出力回路とを結ぶ方向と交差する第１方向における、前記直流回路が前記発振回路と前記出力回路とに挟まれている領域の長さをＬ１とし、前記発振回路の前記第１方向の長さ及び前記出力回路の前記第１方向の長さのうち短い方をＬ２として、０．５×Ｌ２≦Ｌ１≦Ｌ２を満たす、半導体回路。
【請求項４】
前記半導体基板は、
第１の辺と、第２の辺と、前記第１の辺と前記第２の辺とを結ぶ複数の辺と、を有し、
前記半導体基板の平面視において、
前記第１パッドは、前記第１の辺と前記発振回路との間に配置されており、
前記第２パッドは、前記第２の辺と前記出力回路との間に配置されている、請求項１乃至３のいずれか一項に記載の半導体回路。
【請求項５】
前記半導体基板上に、
前記半導体回路と電気的に接続されており、前記半導体回路の動作状態を確認するための第３パッドを備え、
前記半導体基板の平面視において、
前記第３パッドは、前記複数の辺のうちの１つの辺に沿って配置されており、
前記直流回路は、前記第３パッドと前記第１パッドとを結ぶ仮想直線と交差している、請求項４に記載の半導体回路。
【請求項６】
前記直流回路は、
入力される電圧を変換して電圧又は電流を出力するレギュレーター回路を含む、請求項１乃至５のいずれか一項に記載の半導体回路。
【請求項７】
請求項１乃至６のいずれか一項に記載の半導体回路と、共振器と、を備えた、発振器。
【請求項８】
請求項１乃至６のいずれか一項に記載の半導体回路、又は、請求項７に記載の発振器を備えた、電子機器。
【請求項９】
請求項１乃至６のいずれか一項に記載の半導体回路、又は、請求項７に記載の発振器を備えた、移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路、発振器、電子機器及び移動体に関する。
【背景技術】
【０００２】
特許文献１には、アナログ回路ブロックにある、ＤＣ回路ブロックとＡＣ回路ブロックとの干渉による特性劣化を改善するために、ＤＣ回路ブロックとＡＣ回路ブロックとの間にメモリー等のデジタル回路ブロックを配置して離間させる構成を有する発振器が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−５４２６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の発振器によれば、アナログ回路、例えば、発振回路と出力回路（発振回路からの信号を出力する回路、バッファー、増幅器等）とが同一アナログ回路領域に配置される場合があり、発振回路の信号と出力回路の信号との間の干渉により、出力信号の特性の劣化等が発生する可能性がある。
【０００５】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、発振回路の信号と出力回路の信号との間の干渉による出力信号の特性の劣化を低減させることが可能な半導体回路を提供することができる。また、本発明のいくつかの態様によれば、当該半導体回路を用いた発振器、電子機器及び移動体を提供することができる。
【課題を解決するための手段】
【０００６】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。
【０００７】
［適用例１］
本適用例に係る半導体回路は、半導体基板上に、発振回路と、前記発振回路からの第１の発振信号が入力され第２の発振信号を出力する出力回路と、電源電圧に基づく電圧が入力され直流電圧及び直流電流の少なくとも一方を出力する直流回路と、を備え、前記半導体基板の平面視において、前記直流回路は、前記発振回路と前記出力回路との間に配置されている。
【０００８】
発振回路は、例えば、電圧制御発振回路や温度補償発振回路であってもよい。
【０００９】
発振回路は、例えば、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路などの種々の発振回路の一部又は全部であってもよい。
【００１０】
電源電圧に基づく電圧とは、電源電圧そのものであってもよいし、例えば、電源電圧から生成された一定電圧であってもよい。
【００１１】
本適用例に係る半導体回路において、例えば、前記半導体基板の平面視において、前記直流回路は、前記発振回路と前記出力回路との間に、前記発振回路と前記出力回路の両方
と交差（例えば、直交）する少なくとも１本の仮想直線と交差するように配置されていてもよい。
【００１２】
本適用例に係る半導体回路によれば、周波数成分を持つ発振信号をそれぞれ発生させる発振回路と出力回路との間に、直流回路が配置されており、直流回路が電磁的なシールドとして機能するため発振回路と出力回路との電磁的な結合が低減する。従って、本適用例に係る半導体回路によれば、発振回路の信号と出力回路の信号との間の干渉による出力信号の特性の劣化を低減させることができる。例えば、発振回路からの第１の発振信号の周波数安定度が劣化や、出力回路からの第２の発振信号の位相雑音やジッターを低減することができる。
【００１３】
［適用例２］
上記適用例に係る半導体回路は、前記半導体基板上に、前記発振回路と電気的に接続されており、共振器の端子と電気的に接続される第１パッドと、前記第２の発振信号が出力される前記出力回路の端子と電気的に接続されている第２パッドとを備え、前記半導体基板の平面視において、前記発振回路は、前記第１パッドと前記直流回路との間に配置されており、前記出力回路は、前記第２パッドと前記直流回路との間に配置されていてもよい。
【００１４】
共振器は、電気的な共振回路でもよいし、電気機械的な共振子等であってもよい。
【００１５】
本適用例に係る半導体回路において、例えば、前記半導体基板の平面視において、前記発振回路は、前記第１パッドと前記直流回路との間に、前記第１パッドと前記直流回路の両方と交差（例えば、直交）する少なくとも１本の仮想直線と交差するように配置されていてもよい。
【００１６】
また、本適用例に係る半導体回路において、例えば、前記半導体基板の平面視において、前記出力回路は、前記第２パッドと前記直流回路との間に、前記第２パッドと前記直流回路の両方と交差（例えば、直交）する少なくとも１本の仮想直線と交差するように配置されていてもよい。
【００１７】
本適用例に係る半導体回路によれば、発振回路及び共振器と接続される第１パッドと出力回路と接続される第２パッドとの間での電磁的な結合も低減し、発振回路の信号と出力回路の信号との間の干渉による出力信号の特性の劣化をさらに低減させることができる。
【００１８】
［適用例３］
上記適用例に係る半導体回路において、前記半導体基板は、第１の辺と、第２の辺と、前記第１の辺と前記第２の辺とを結ぶ複数の辺と、を有し、前記半導体基板の平面視において、前記第１パッドは、前記第１の辺と前記発振回路との間に配置されており、前記第２パッドは、前記第２の辺と前記出力回路との間に配置されていてもよい。
【００１９】
本適用例に係る半導体回路において、例えば、前記半導体基板の平面視において、前記第１パッドは、前記第１の辺と前記発振回路との間に、前記第１の辺と前記発振回路の両方と交差（例えば、直交）する少なくとも１本の仮想直線と交差するように配置されていてもよい。
【００２０】
また、本適用例に係る半導体回路において、例えば、前記半導体基板の平面視において、前記第２パッドは、前記第２の辺と前記出力回路との間に、前記第２の辺と前記出力回路の両方と交差（例えば、直交）する少なくとも１本の仮想直線と交差するように配置されていてもよい。
【００２１】
本適用例に係る半導体回路によれば、第１パッドは半導体基板の第１の辺に沿って配置され、第２パッドは半導体基板の第１の辺から離れた第２の辺に沿って配置されるので、第１パッドと第２パッドとの間での電磁的な結合がさらに低減する。また、第１パッドと第２パッドは、それぞれ半導体基板の第１の辺と第２の辺に沿って配置されるので、半導体回路の外部端子との接続が容易になる。
【００２２】
［適用例４］
上記適用例に係る半導体回路は、前記半導体基板上に、前記半導体回路と電気的に接続されており、前記半導体回路の動作状態を確認するための第３パッドを備え、前記半導体基板の平面視において、前記第３パッドは、前記複数の辺のうちの１つの辺に沿って配置されており、前記直流回路は、前記第３パッドと前記第１パッドとを結ぶ仮想直線と交差していてもよい。
【００２３】
第３パッドは、例えば、テスト用の入力端子やモニター用の出力端子と接続されていてもよい。
【００２４】
本適用例に係る半導体回路によれば、発振回路と接続される第１パッドと半導体回路の動作状態を確認するための第３パッドとの間に直流回路が配置されることになるので、発振回路と第３パッドとの電磁的な結合が低減される。従って、例えば、発振回路の動作により第３パッドにノイズが重畳することによる半導体回路の誤動作の可能性を低減することができる。
【００２５】
［適用例５］
上記適用例に係る半導体回路は、前記半導体基板の平面視において、前記発振回路と前記出力回路とを結ぶ方向と交差する第１方向における、前記直流回路が前記発振回路と前記出力回路とに挟まれている領域の長さをＬ１とし、前記発振回路の前記第１方向の長さ及び前記出力回路の前記第１方向の長さのうち短い方をＬ２として、０．５×Ｌ２≦Ｌ１≦Ｌ２を満たしてもよい。
【００２６】
例えば、本適用例に係る半導体回路は、前記半導体基板の平面視において、前記発振回路に交差（例えば、直交）するとともに前記出力回路と交差する仮想直線のうち、最も離れている２本の仮想直線の距離をＬ１とし、前記発振回路の前記２本の仮想直線と垂直な方向の長さ及び前記出力回路の前記２本の仮想直線と垂直な方向の長さのうち短い方をＬ２としたとき、Ｌ１はＬ２の５０％以上であり、前記直流回路は、前記２本の仮想直線と交差していてもよい。
【００２７】
また、例えば、本適用例に係る半導体回路は、前記半導体基板の平面視において、前記発振回路と前記出力回路の両方に直交し、かつ、最も離れている２本の仮想直線の距離をＬ１とし、前記発振回路の前記２本の仮想直線と垂直な方向の長さ及び前記出力回路の前記２本の仮想直線と垂直な方向の長さのうち短い方をＬ２としたとき、Ｌ１はＬ２の５０％以上であり、前記直流回路は、前記２本の仮想直線と交差していてもよい。
【００２８】
本適用例に係る半導体回路によれば、発振回路と出力回路とが対向している場合でも、直流回路によるシールド効果により、発振回路と出力回路との電磁的な結合を効率的に低減させることができる。
【００２９】
［適用例６］
上記適用例に係る半導体回路において、前記直流回路は、入力される電圧を変換して電圧又は電流を出力するレギュレーター回路を含んでもよい。
【００３０】
レギュレーター回路が出力する電圧又は電流は、発振回路及び出力回路の少なくとも一方に入力されてもよい。
【００３１】
本適用例に係る半導体回路によれば、発振回路と出力回路との電磁的な結合を低減させるためにレギュレーター回路を兼用するので、半導体回路を効率的にレイアウト配置することができる。
【００３２】
［適用例７］
本適用例に係る発振器は、上記のいずれかの半導体回路と、共振器と、を備える。
【００３３】
本適用例によれば、半導体回路において、発振回路の信号と出力回路の信号との間の干渉による出力信号の特性の劣化を低減させることができるため、信頼性の高い発振器を実現することができる。
【００３４】
［適用例８］
本適用例に係る電子機器は、上記のいずれかの半導体回路、又は、上記の発振器を備える。
【００３５】
［適用例９］
本適用例に係る移動体は、上記のいずれかの半導体回路、又は、上記の発振器を備える。
【００３６】
これらの適用例によれば、発振回路の信号と出力回路の信号との間の干渉による出力信号の特性の劣化を低減させることが可能な半導体回路又は発振器路を用いるので、信頼性の高い電子機器及び移動体を実現することができる。
【図面の簡単な説明】
【００３７】
【図１】第１実施形態の発振器の構成図。
【図２】第１実施形態における半導体回路のレイアウト配置の一例を示す図。
【図３】第２実施形態における半導体回路のレイアウト配置の一例を示す図。
【図４】第３実施形態の発振器の構成図。
【図５】第３実施形態における半導体回路のレイアウト配置の一例を示す図。
【図６】本実施形態の電子機器の構成の一例を示す機能ブロック図。
【図７】本実施形態の移動体の一例を示す図。
【発明を実施するための形態】
【００３８】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３９】
１．発振器
１−１．第１実施形態
図１は、第１実施形態の発振器の構成を示すブロック図である。図１に示すように、第１実施形態の発振器１は、共振器２と半導体回路３とを含んで構成され、共振器２と半導体回路３は、不図示のパッケージに収容されている。
【００４０】
共振器２は、半導体回路３の外部端子１０及び外部端子１１と電気的に接続されている。
【００４１】
共振器２は、例えば、振動子であってもよい。振動子は、例えば、圧電振動子、ＳＡＷ（Surface Acoustic Wave）共振子、ＭＥＭＳ（Micro Electro Mechanical Systems）振動子等であってもよい。また、振動子の基板材料としては、水晶、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。また、共振器２は、アルカリ金属等を内部に収容したガスセルとアルカリ金属等の原子と相互作用する光を用いた光共振器、マイクロ波領域で共振する空洞型共振器や誘電体共振器、ＬＣ共振器等であってもよい。
【００４２】
半導体回路３は、発振回路４、出力回路５及び直流回路６を含んで構成されている。半導体回路３は、集積回路（ＩＣ：Integrated circuit）であってもよい。
【００４３】
発振回路４は、半導体回路３の外部端子１０及び外部端子１１と電気的に接続されている。従って、発振回路４は、半導体回路３の外部端子１０及び外部端子１１を介して共振器２と電気的に接続されており、共振器２を発振させて発振信号２１（第１の発振信号）を出力する。発振回路４は、例えば、共振器２の出力信号を増幅して共振器２にフィードバックする増幅回路を含んで構成されてもよいし、発振信号２１の周波数（発振周波数）を決定する容量回路や抵抗回路を含んで構成されていてもよい。また、発振回路４は、増幅回路の出力信号の振幅を変換するレベルシフト回路を含んで構成されていてもよい。発振信号２１は、例えば、増幅回路の出力信号あるいはレベルシフト回路の出力信号であってもよい。
【００４４】
発振回路４と共振器２により、例えば、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路などの種々の発振回路が構成されてもよい。
【００４５】
出力回路５は、発振回路４からの発振信号２１が入力され発振信号２２（第２の発振信号）を出力する。出力回路５は、例えば、ＣＭＯＳ（Complementary Metal-Oxide Semiconductor）レベルの発振信号２２を出力してもよい。また、出力回路５は、例えば、バッファー回路を含んで構成されていてもよいし、発振信号２１の振幅を変換するレベルシフト回路、あるいは発振信号２１を分周する分周回路を含んで構成されていてもよい。発振信号２２は、例えば、バッファー回路の出力信号あるいは分周回路の出力信号であってもよく、半導体回路３の外部端子１２から外部に出力される。
【００４６】
直流回路６は、電源電圧に基づく電圧が入力され直流電圧及び直流電流の少なくとも一方を出力する。電源電圧は、半導体回路３の外部端子（電源端子）から入力されてもよい。直流回路６は、例えば、入力される電圧を変換して電圧又は電流を出力するレギュレーター回路を含んで構成されていてもよい。直流回路６は、半導体回路３の外部端子１３と電気的に接続されている。
【００４７】
図２は、第１実施形態の発振器１における半導体回路３のレイアウト配置の一例を示す図である。図２に示すように、半導体回路３は、半導体基板１００上に、図１に示した発振回路４と、出力回路５と、直流回路６と、を備えている。そして、半導体基板１００の平面視において、直流回路６は、発振回路４と出力回路５との間に配置されている。直流回路６は、例えば、半導体基板１００の平面視において、発振回路４と出力回路５との間に、発振回路４と出力回路５の両方と交差（例えば、直交）する少なくとも１本の仮想直線１２１と交差するように配置されていてもよい。
【００４８】
また、半導体回路３は、半導体基板１００上に、パッド１１０（第１パッド）及びパッド１１１（第１パッド）を備えている。パッド１１０及びパッド１１１は、発振回路４と
電気的に接続されており、共振器２の端子（２つの端子）と電気的に接続される。具体的には、パッド１１０は、半導体回路３の外部端子１０と電気的に接続され、外部端子１０を介して共振器２の一方の端子と電気的に接続される。また、パッド１１１は、半導体回路３の外部端子１１と電気的に接続され、外部端子１１を介して共振器２の他方の端子と電気的に接続される。
【００４９】
また、半導体回路３は、半導体基板１００上に、パッド１１２（第２パッド）を備えている。パッド１１２は、発振信号２２が出力される出力回路５の端子と電気的に接続されている。パッド１１２は、半導体回路３の外部端子１２とも電気的に接続されている。
【００５０】
本実施形態では、半導体基板１００の平面視において、発振回路４は、パッド１１０（又はパッド１１１）と直流回路６との間に配置されている。発振回路４は、例えば、半導体基板１００の平面視において、パッド１１０（又はパッド１１１）と直流回路６との間に、パッド１１０（又はパッド１１１）と直流回路６の両方と交差（例えば、直交）する少なくとも１本の仮想直線１２２と交差するように配置されていてもよい。
【００５１】
また、本実施形態では、半導体基板１００の平面視において、出力回路５は、パッド１１２と直流回路６との間に配置されている。出力回路５は、例えば、半導体基板１００の平面視において、パッド１１２と直流回路６との間に、パッド１１２と直流回路６の両方と交差（例えば、直交）する少なくとも１本の仮想直線１２３と交差するように配置されていてもよい。
【００５２】
半導体基板１００は、辺１０１（第１の辺）と、辺１０２（第２の辺）と、辺１０１と辺１０２とを結ぶ複数の辺１０３，１０４と、を有する。半導体基板１００は、例えば、矩形であり、半導体基板１００の平面視において、パッド１１０及びパッド１１１は、辺１０１と発振回路４との間に配置されている。例えば、半導体基板１００の平面視において、パッド１１０及びパッド１１１は、辺１０１と発振回路４との間に、辺１０１と発振回路４の両方と交差（例えば、直交）する少なくとも１本の仮想直線１２２と交差するように配置されていてもよい。
【００５３】
また、半導体基板１００の平面視において、パッド１１２は、辺１０２と出力回路５との間に配置されている。例えば、半導体基板１００の平面視において、パッド１１２は、辺１０２と出力回路５との間に、辺１０２と出力回路５の両方と交差（例えば、直交）する少なくとも１本の仮想直線１２３と交差するように配置されていてもよい。
【００５４】
また、半導体回路３は、半導体基板１００上に、パッド１１３（第３パッド）を備えていてもよい。パッド１１３は、半導体回路３の動作状態を確認するためのパッドであり、半導体回路３と電気的に接続されている。パッド１１３は、半導体回路３の外部端子１３とも電気的に接続されている。半導体基板１００の平面視において、パッド１１３は、辺１０１と辺１０２とを結ぶ複数の辺のうちの１つの辺１０３に沿って配置されている。直流回路６は、パッド１１３とパッド１１０（又はパッド１１１）とを結ぶ仮想直線１２４と交差している。
【００５５】
以上に説明した第１実施形態の発振器１又は半導体回路３によれば、周波数成分を持つ発振信号２１，２２をそれぞれ発生させる発振回路４と出力回路５との間に、直流回路６が配置されており、直流回路６が電磁的なシールドとして機能するため発振回路４と出力回路５との電磁的な結合が低減する。従って、第１実施形態の発振器１又は半導体回路３によれば、発振回路４の信号と出力回路５の信号との間の干渉による出力信号、すなわち発振信号２１や発振信号２２の特性の劣化を低減させることができる。例えば、発振回路４から出力される発振信号２１の周波数安定度が劣化や、出力回路５から出力される発振
信号２２の位相雑音やジッターを低減することができる。
【００５６】
さらに、出力回路５が分周回路を含み、当該分周回路によって発振信号２１を分周した発振信号２２を出力する場合、発振信号２１の周波数は、発振信号２２の周波数の整数倍となるので、発振信号２２には高調波のスプリアスが発生しやすいが、直流回路６が電磁的なシールドとして機能するためスプリアスを低減させることができる。
【００５７】
また、第１実施形態の発振器１又は半導体回路３によれば、発振回路４及び共振器２と接続されるパッド１１０及びパッド１１１は半導体基板１００の辺１０１に沿って配置され、出力回路５と接続されるパッド１１２は半導体基板１００の辺１０１から離れた辺１０２に沿って配置されるとともに、パッド１１０及びパッド１１１とパッド１１２との間には発振回路４、出力回路５、及び直流回路６が配置されている。従って、パッド１１０及びパッド１１１とパッド１１２との間が離れているとともに、パッド１１０及びパッド１１１とパッド１１２との間に直流回路６が配置されることになるので、パッド１１０及びパッド１１１とパッド１１２との間での電磁的な結合が低減する。また、パッド１１０及びパッド１１１は、半導体基板１００の辺１０１に沿って配置されているので、それぞれ、半導体回路３の外部端子１０及び外部端子１１との接続が容易である。同様に、パッド１１２は、半導体基板１００の辺１０２に沿って配置されているので、半導体回路３の外部端子１２との接続が容易である。
【００５８】
また、第１実施形態の発振器１又は半導体回路３によれば、発振回路４と接続されるパッド１１０及びパッド１１１と半導体回路３の動作状態を確認するためのパッド１１３との間に直流回路６が配置されることになるので、発振回路４とパッド１１３との電磁的な結合が低減される。従って、例えば、発振回路４の動作によりパッド１１３にノイズが重畳することによる半導体回路３の誤動作の可能性を低減することができる。
【００５９】
１−２．第２実施形態
第２実施形態の発振器１の構成は、図１と同様であるため、その説明を省略する。第２実施形態の発振器１では、半導体回路３のレイアウト配置が第１実施形態と異なる。図３は、第２実施形態の発振器１における半導体回路３のレイアウト配置の一例を示す図である。図３において、図２と同じ構成要素には同じ符号を付しており、その説明を省略する。図３に示すように、第２実施形態における半導体回路３は、半導体基板１００上に、図１に示した発振回路４と、出力回路５と、直流回路６と、を備えているが、これらの配置は、図２とは異なる。半導体基板１００の平面視において、直流回路６は、発振回路４と出力回路５との間に配置されているが、発振回路４及び出力回路５は、直流回路６を挟んで斜めに配置されている。
【００６０】
第２実施形態では、半導体基板１００の平面視において、発振回路４と出力回路５とを結ぶ方向（仮想直線１２５，１２５等が延伸する方向）と交差する第１方向における、直流回路６が発振回路４と出力回路５とに挟まれている領域の長さＬ１とし、発振回路４の前記第１方向の長さＷ１及び出力回路の前記第１方向の長さＷ２のうち短い方をＬ２として、Ｌ１とＬ２とは、０．５×Ｌ２≦Ｌ１≦Ｌ２の関係を満たす。
【００６１】
換言すると、半導体基板１００の平面視において、発振回路４に交差（例えば、直交）するとともに出力回路５と交差する仮想直線のうち、最も離れている２本の仮想直線の距離（仮想直線１２５と仮想直線１２６との距離）をＬ１とし、発振回路４の当該２本の仮想直線（仮想直線１２５，１２６）と垂直な方向の長さＷ１及び出力回路５の当該２本の仮想直線（仮想直線１２５，１２６）と垂直な方向の長さＷ２のうち短い方をＬ２としたとき、Ｌ１はＬ２の５０％以上である。そして、直流回路６は、当該２本の仮想直線（仮想直線１２５，１２６）と交差している。
【００６２】
あるいは、半導体基板１００の平面視において、発振回路４と出力回路５の両方に直交し、かつ、最も離れている２本の仮想直線の距離（仮想直線１２５と仮想直線１２６との距離）をＬ１とし、発振回路４の当該２本の仮想直線（仮想直線１２５，１２６）と垂直な方向の長さＷ１及び出力回路５の当該２本の仮想直線（仮想直線１２５，１２６）と垂直な方向の長さＷ２のうち短い方をＬ２としたとき、Ｌ１はＬ２の５０％以上であり、直流回路６は、当該２本の仮想直線（仮想直線１２５，１２６）と交差していてもよい。
【００６３】
また、第２実施形態でも、半導体基板１００の平面視において、発振回路４は、パッド１１０（又はパッド１１１）と直流回路６との間に配置されている。発振回路４は、例えば、半導体基板１００の平面視において、パッド１１０（又はパッド１１１）と直流回路６との間に、パッド１１０（又はパッド１１１）と直流回路６の両方と交差（例えば、直交）する少なくとも１本の仮想直線１２２と交差するように配置されていてもよい。
【００６４】
また、半導体基板１００の平面視において、出力回路５は、パッド１１２と直流回路６との間に配置されている。出力回路５は、例えば、半導体基板１００の平面視において、パッド１１２と直流回路６との間に、パッド１１２と直流回路６の両方と交差（例えば、直交）する少なくとも１本の仮想直線１２３と交差するように配置されていてもよい。
【００６５】
また、半導体基板１００の平面視において、パッド１１０及びパッド１１１は、辺１０１と発振回路４との間に配置されている。例えば、半導体基板１００の平面視において、パッド１１０及びパッド１１１は、辺１０１と発振回路４との間に、辺１０１と発振回路４の両方と交差（例えば、直交）する少なくとも１本の仮想直線１２２と交差するように配置されていてもよい。
【００６６】
また、半導体基板１００の平面視において、パッド１１２は、辺１０２と出力回路５との間に配置されている。例えば、半導体基板１００の平面視において、パッド１１２は、辺１０２と出力回路５との間に、辺１０２と出力回路５の両方と交差（例えば、直交）する少なくとも１本の仮想直線１２３と交差するように配置されていてもよい。
【００６７】
また、半導体基板１００の平面視において、パッド１１３は、辺１０１と辺１０２とを結ぶ複数の辺のうちの１つの辺１０３に沿って配置されている。直流回路６は、パッド１１３とパッド１１０（又はパッド１１１）とを結ぶ仮想直線１２４と交差している。
【００６８】
以上に説明した第２実施形態の発振器１又は半導体回路３は、第１実施形態の発振器１又は半導体回路３と同様の効果を奏する。また、第２実施形態の発振器１又は半導体回路３によれば、発振回路４と出力回路５とを結ぶ方向における、直流回路６が発振回路４と出力回路６とに挟まれている領域の長さが、発振回路４及び出力回路５の第１方向の長さのうち短い方の長さの０．５倍以上、１倍以下の長さとなっている場合、例えば、発振回路４及び出力回路５が直流回路６を挟んで斜めに配置されているような場合でも、直流回路６によるシールド効果により、発振回路４と出力回路５との電磁的な結合を効率的に低減させることができる。
【００６９】
１−３．第３実施形態
図４は、第３実施形態の発振器の構成を示すブロック図である。図４において、図１と同じ構成要素には同じ符号を付している。図４に示すように、第３実施形態の発振器１は、共振器２と半導体回路３とを含んで構成され、共振器２と半導体回路３は、不図示のパッケージに収容されている。
【００７０】
第３実施形態では、共振器２は、例えば、水晶振動子であり、その２つの端子は、それ
ぞれ、半導体回路３の外部端子Ｘ１及び外部端子Ｘ２と電気的に接続されている。
【００７１】
半導体回路３は、発振回路４、出力回路５及び直流回路６を含んで構成されている。半導体回路３は、集積回路（ＩＣ）であってもよい。
【００７２】
発振回路４は、増幅回路４１、直列抵抗４２、及び２つの可変容量４３，４４及を含んで構成されており、共振器２（水晶振動子）を発振させて発振信号２１（第１の発振信号）を出力する。
【００７３】
増幅回路４１は、半導体回路３の外部端子Ｘ１及び外部端子Ｘ２と電気的に接続されている。従って、増幅回路４１は、半導体回路３の外部端子Ｘ１及び外部端子Ｘ２を介して共振器２（水晶振動子）と電気的に接続されており、例えば、外部端子Ｘ１を介して入力される共振器２（水晶振動子）の出力信号を増幅し、増幅した信号を、外部端子Ｘ２を介して共振器２（水晶振動子）にフィードバックする。増幅回路４１は、例えば、バイポーラートランジスターを用いた増幅回路であってもよいし、ＣＭＯＳトランジスターを用いた増幅回路であってもよい。
【００７４】
可変容量４３，４４は、半導体回路３の外部端子ＶＣから直列抵抗４２を介して入力される電圧に応じて、容量値を変化させる。可変容量４３，４４は、共振器２（水晶振動子）の負荷容量の一部として機能し、可変容量４３，４４の容量値に応じて、共振器２（水晶振動子）の発振周波数が変化する。
【００７５】
なお、増幅回路４１は、例えば、バッファー回路や、増幅された共振器２（水晶振動子）の出力信号の振幅レベルを変換して増大させた発振信号２１を出力するためのレベルシフト回路や、増幅された共振器２（水晶振動子）の出力信号を分周する分周回路を含んで構成されていてもよい。
【００７６】
このような構成の発振回路４は、外部端子ＶＣの電圧値に応じて、発振信号２１の周波数（発振周波数）が変化する電圧制御発振回路として機能する。なお、外部端子ＶＣからは、例えば、固定の電圧が入力されてもよいし、温度に応じて変化する温度補償用の信号が入力されてもよい。
【００７７】
出力回路５は、発振回路４からの発振信号２１が入力され、差動の発振信号２２を出力する。出力回路５は、例えば、ＬＶ−ＰＥＣＬ（Low Voltage Positive Emitter Coupled
Logic）やＬＶＤＳ（Low voltage differential signaling）等のインターフェースに対応した差動の発振信号２２を出力してもよい。差動の発振信号２２は、半導体回路３の外部端子ＯＵＴ及び外部端子ＸＯＵＴから外部に出力される。なお、出力回路５は、例えば、発振信号２１を分周する分周回路を含んで構成されていてもよい。
【００７８】
直流回路６は、レギュレーター回路６１及びテスト回路６２を含んで構成されている。
【００７９】
直流回路６は、半導体のバンドギャップを利用して外部端子（電源端子）ＶＤＤから入力される電源電圧を基にして基準電圧を生成するＢＧＲ（Band Gap Reference）を含んでいてもよいし、外部端子ＶＤＤから入力される電源電圧または電流の少なくとも一方を基にして、定電圧を生成する電圧レギュレーターや、定電流を生成する電流レギュレーターを含んでいてもよい。
【００８０】
テスト回路６２は、レギュレーター回路６１が生成する定電圧や定電流等を選択し、半導体回路３の外部端子ＴＳを介して外部に出力することを制御したり、半導体回路３の不図示の端子から入力される電圧に応じて、出力回路５による発振信号２２の出力を有効に
するか無効にするか（停止させるか）を制御するための回路である。
【００８１】
レギュレーター回路６１及びテスト回路６２は、いずれも、半導体回路３の外部端子ＶＤＤから入力される電源電圧に基づく電圧が入力され直流電圧及び直流電流の少なくとも一方を出力するスタティック回路である。
【００８２】
図５は、第３実施形態の発振器１における半導体回路３のレイアウト配置の一例を示す図である。図５では、図４に示した外部端子ＶＤＤ、ＶＣとそれぞれ電気的に接続される２つのパッドの図示を省略している。図５に示すように、半導体回路３は、半導体基板２００上に、図４に示した発振回路４と、出力回路５と、直流回路６と、を備えている。そして、半導体基板２００の平面視において、直流回路６に含まれる、レギュレーター回路６１及びテスト回路６２は、発振回路４と出力回路５との間に配置されている。ただし、直流回路６に含まれるすべての回路が発振回路４と出力回路５との間に配置されていなければならないわけではなく、直流回路６に含まれるすべての回路が発振回路４と出力回路５との間に配置されていなくてよい。直流回路６は、例えば、半導体基板２００の平面視において、発振回路４と出力回路５との間に、発振回路４と出力回路５の両方と交差（例えば、直交）する少なくとも１本の仮想直線２２１と交差するように配置されていてもよい。
【００８３】
また、半導体回路３は、半導体基板２００上に、パッド２１０（第１パッド）及びパッド２１１（第１パッド）を備えている。パッド２１０及びパッド２１１は、発振回路４と電気的に接続されており、共振器２の端子（２つの端子）と電気的に接続される。具体的には、パッド２１０は、半導体回路３の外部端子Ｘ１と電気的に接続され、外部端子Ｘ１を介して共振器２の一方の端子と電気的に接続される。また、パッド２１１は、半導体回路３の外部端子Ｘ２と電気的に接続され、外部端子Ｘ２を介して共振器２の他方の端子と電気的に接続される。
【００８４】
また、半導体回路３は、半導体基板２００上に、パッド２１２（第２パッド）及びパッド２１３（第２パッド）を備えている。パッド２１２は、差動の発振信号２２のうちの反転側の発振信号２２が出力される出力回路５の端子と電気的に接続されており、パッド２１３は、差動の発振信号２２のうちの正転側の発振信号２２が出力される出力回路５の端子と電気的に接続されている。また、パッド２１２は、半導体回路３の外部端子ＸＯＵＴとも電気的に接続されており、パッド２１３は、半導体回路３の外部端子ＯＵＴとも電気的に接続されている。
【００８５】
本実施形態では、半導体基板２００の平面視において、発振回路４は、パッド２１０（又はパッド２１１）と直流回路６との間に配置されている。発振回路４は、例えば、半導体基板２００の平面視において、パッド２１０（又はパッド２１１）と直流回路６との間に、パッド２１０（又はパッド２１１）と直流回路６の両方と交差（例えば、直交）する少なくとも１本の仮想直線２２２と交差するように配置されていてもよい。
【００８６】
また、本実施形態では、半導体基板２００の平面視において、出力回路５は、パッド２１２（又はパッド２１３）と直流回路６との間に配置されている。出力回路５は、例えば、半導体基板２００の平面視において、パッド２１２（又はパッド２１３）と直流回路６との間に、パッド２１２（又はパッド２１３）と直流回路６の両方と交差（例えば、直交）する少なくとも１本の仮想直線２２３と交差するように配置されていてもよい。
【００８７】
半導体基板２００は、辺２０１（第１の辺）と、辺２０２（第２の辺）と、辺２０１と辺２０２とを結ぶ複数の辺２０３，２０４と、を有する。半導体基板２００は、例えば、矩形であり、半導体基板２００の平面視において、パッド２１０及びパッド２１１は、辺
２０１と発振回路４との間に配置されている。例えば、半導体基板２００の平面視において、パッド２１０及びパッド２１１は、辺２０１と発振回路４との間に、辺２０１と発振回路４の両方と交差（例えば、直交）する少なくとも１本の仮想直線２２２と交差するように配置されていてもよい。
【００８８】
また、半導体基板２０の平面視において、パッド２１２及びパッド２１３は、辺２０２と出力回路５との間に配置されている。例えば、半導体基板２００の平面視において、パッド２１２及びパッド２１３は、辺２０２と出力回路５との間に、辺２０２と出力回路５の両方と交差（例えば、直交）する少なくとも１本の仮想直線２２３と交差するように配置されていてもよい。
【００８９】
また、半導体回路３は、半導体基板２００上に、パッド２１４（第３パッド）を備えていてもよい。パッド２１４は、半導体回路３の動作状態を確認するためのパッドであり、半導体回路３と電気的に接続されている。パッド２１４は、テスト回路６２の出力端子と電気的に接続されている。また、パッド２１４は、半導体回路３の外部端子ＴＳとも電気的に接続されている。半導体基板２００の平面視において、パッド２１４は、辺２０１と辺２０２とを結ぶ複数の辺のうちの１つの辺２０３に沿って配置されている。直流回路６は、パッド２１４とパッド２１０（又はパッド２１１）とを結ぶ仮想直線２２４と交差している。
【００９０】
以上に説明した第３実施形態の発振器１又は半導体回路３によれば、周波数成分を持つ発振信号２１，２２をそれぞれ発生させる発振回路４と出力回路５との間に、直流回路６（特に、レギュレーター回路６１）が配置されており、直流回路６が電磁的なシールドとして機能するため発振回路４と出力回路５との電磁的な結合が低減する。従って、第３実施形態の発振器１又は半導体回路３によれば、発振回路４の信号と出力回路５の信号との間の干渉による出力信号、すなわち発振信号２１や発振信号２２の特性の劣化を低減させることができる。例えば、発振回路４から出力される発振信号２１の周波数安定度の劣化や、出力回路５から出力される発振信号２２の位相雑音やジッターを低減することができる。
【００９１】
さらに、出力回路５が分周回路を含み、当該分周回路によって発振信号２１を分周した発振信号２２を出力する場合、発振信号２１の周波数は、発振信号２２の周波数の整数倍となるので、発振信号２２には高調波のスプリアスが発生しやすいが、直流回路６が電磁的なシールドとして機能するためスプリアスを低減させることができる。
【００９２】
また、第３実施形態の発振器１又は半導体回路３によれば、発振回路４及び共振器２と接続されるパッド２１０及びパッド２１１は半導体基板２００の辺２０１に沿って配置され、出力回路５と接続されるパッド２１２及びパッド２１３は半導体基板２００の辺２０１から離れた辺２０２に沿って配置されるとともに、パッド２１０及びパッド２１１とパッド２１２及びパッド２１３との間には発振回路４、出力回路５、及び直流回路６が配置されている。従って、パッド２１０及びパッド２１１とパッド２１２及びパッド２１３との間が離れているとともに、パッド２１０及びパッド２１１とパッド２１２及びパッド２１３との間に直流回路６が配置されることになるので、パッド２１０及びパッド２１１とパッド２１２との間での電磁的な結合が低減する。また、パッド２１０及びパッド２１１は、半導体基板２００の辺２０１に沿って配置されているので、それぞれ、半導体回路３の外部端子Ｘ１及び外部端子Ｘ２との接続が容易である。同様に、パッド２１２及びパッド２１３は、半導体基板２００の辺２０２に沿って配置されているので、それぞれ、半導体回路３の外部端子ＸＯＵＴ及び外部端子ＯＵＴとの接続が容易である。
【００９３】
また、第３実施形態の発振器１又は半導体回路３によれば、発振回路４と接続されるパ
ッド２１０及びパッド２１１と半導体回路３の動作状態を確認するためのパッド２１４との間に直流回路６が配置されることになるので、発振回路４とパッド２１４との電磁的な結合が低減される。従って、例えば、発振回路４の動作により、テスト端子である外部端子ＴＳと電気的に接続されるパッド２１４にノイズが重畳することによる半導体回路３の誤動作の可能性を低減することができる。
【００９４】
また、第３実施形態の発振器１又は半導体回路３によれば、発振回路４と出力回路５との電磁的な結合を低減させるためのシールドとして、スタティックな回路である電圧レギュレーター及び電流レギュレーターの少なくとも一方を含むレギュレーター回路６１を兼用させるので、半導体回路３を効率的にレイアウト配置することができる。
【００９５】
２．電子機器
図６は、本実施形態の電子機器の構成の一例を示す機能ブロック図である。本実施形態の電子機器３００は、発振器３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、本実施形態の電子機器は、図６の構成要素（各部）の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
【００９６】
発振器３１０は、共振器３１２と半導体回路３１３とを備えている。半導体回路３１３は、共振器３１２を発振させて発振信号を発生させる。この発振信号は発振器３１０からＣＰＵ３２０に出力される。
【００９７】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振器３１０から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。
【００９８】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【００９９】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
【０１００】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。
【０１０１】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【０１０２】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。
【０１０３】
半導体回路３１３として例えば上述した各実施形態の半導体回路３を適用し、又は、発振器３１０として例えば上述した各実施形態の発振器１を適用することにより、信頼性の高い電子機器を実現することができる。
【０１０４】
このような電子機器３００としては種々の電子機器が考えられ、例えば、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、スマートフォンや携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【０１０５】
本実施形態の電子機器３００の一例として、上述した発振器３１０を基準信号源、あるいは電圧可変型発振器（ＶＣＯ）等として用いて、例えば、端末と有線または無線で通信を行う端末基地局用装置等として機能する伝送装置が挙げられる。本実施形態の電子機器３００は、半導体回路３１３として例えば上述した各実施形態の半導体回路３を適用し、又は、発振器３１０として例えば上述した各実施形態の発振器１を適用することにより、半導体回路３１３が低ノイズ、低ジッターの発振信号を出力可能であるため、例えば通信基地局などに利用可能な、高性能、高信頼性を所望される伝送機器にも適用することができる。
【０１０６】
３．移動体
図７は、本実施形態の移動体の一例を示す図（上面図）である。図７に示す移動体４００は、発振器４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図７の構成要素（各部）の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
【０１０７】
発振器４１０は、不図示の半導体回路と共振器とを備えており、半導体回路は共振器を発振させて発振信号を発生させる。この発振信号は発振器４１０の外部端子からコントローラー４２０，４３０，４４０に出力され、例えばクロック信号として用いられる。
【０１０８】
バッテリー４５０は、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。
【０１０９】
発振器４１０が備える半導体回路として例えば上述した各実施形態の半導体回路３を適用し、又は、発振器４１０として例えば上述した各実施形態の発振器１を適用することにより、信頼性の高い移動体を実現することができる。
【０１１０】
このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【０１１１】
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能であ
る。
【０１１２】
例えば、上述した第３実施形態の発振器１は、電圧制御発振回路として機能する発振回路４を含む電圧制御型の発振器（ＶＣＸＯ（Voltage Controlled Crystal Oscillator）等）であるが、本発明は、これ以外にも、温度補償型の発振器（ＴＸＣＯ（Temperature Compensated Crystal Oscillator）等）、恒温槽型の発振器（ＯＣＸＯ（Oven Controlled Crystal Oscillator）等）、電圧制御機能と温度補償機能をともに有する発振器（ＶＣ−ＴＣＸＯ（Voltage Controlled Temperature Compensated Crystal Oscillator）等）、電圧制御機能や温度補償機能を有さない発振器（ＳＰＸＯ（Simple Packaged Crystal Oscillator）等）など、種々の発振器に適用することができる。
【０１１３】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【０１１４】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１１５】
１  発振器、２  共振器、３  半導体回路、４  発振回路、５  出力回路、６  直流回路、１０  外部端子、１１  外部端子、１２  外部端子、１３  外部端子、２１  発振信号、２２  発振信号、４１  増幅回路、４２  直列抵抗、４３  可変容量、４４  可変容量、６１  レギュレーター回路、６２  テスト回路、１００  半導体基板、１０１  辺、１０２  辺、１０３  辺、１０４  辺、１１０  パッド、１１１  パッド、１１２  パッド、１１３  パッド、１２１  仮想直線、１２２  仮想直線、１２３  仮想直線、１２４  仮想直線、２００  半導体基板、２０１  辺、２０２  辺、２０３  辺、２０４  辺、２１０  パッド、２１１  パッド、２１２  パッド、２１３  パッド、２１４  パッド、２２１  仮想直線、２２２  仮想直線、２２３  仮想直線、２２４  仮想直線、３００  電子機器、３１０  発振器、３１２  共振器、３１３  半導体回路、３２０  ＣＰＵ、３３０  操作部、３４０  ＲＯＭ、３５０  ＲＡＭ、３６０  通信部、３７０  表示部、４００  移動体、４１０  発振器、４２０，４３０，４４０  コントローラー、４５０  バッテリー、４６０  バックアップ用バッテリー
【図１】
0006414430.tif 000002
【図２】
0006414430.tif 000003
【図３】
0006414430.tif 000004
【図４】
0006414430.tif 000005
【図５】
0006414430.tif 000006
【図６】
0006414430.tif 000007
【図７】
0006414430.tif 000008