(57)【特許請求の範囲】
【請求項１】
温度センサとＨＥＭＴを有する半導体装置であって、
前記温度センサと前記ＨＥＭＴが共通の半導体基板に形成されおり、
前記温度センサが、ｐ型の第１窒化物半導体層と、前記第１窒化物半導体層を介して間に電流を流すことができるように配置されている第１センス電極と第２センス電極を有し、
前記ＨＥＭＴが、
第２窒化物半導体層と、
前記第２窒化物半導体層上に配置されており、前記第２窒化物半導体層よりもバンドギャップが大きい第３窒化物半導体層と、
前記第３窒化物半導体層に対して電気的に接続されているソース電極と、
前記第３窒化物半導体層に対して電気的に接続されているドレイン電極と、
前記第３窒化物半導体層上に配置されており、前記第３窒化物半導体層の表面を平面視したときに前記ソース電極と前記ドレイン電極の間の範囲内に配置されているｐ型の第４窒化物半導体層と、
前記第４窒化物半導体層の表面側に配置されているゲート電極、
を有し、
前記第１窒化物半導体層が、前記第３窒化物半導体層上に配置されており、前記第３窒化物半導体層の前記表面を平面視したときに前記範囲外に配置されている、
半導体装置。
【請求項２】
前記第１センス電極と前記第２センス電極が、前記第１窒化物半導体層上に配置されている請求項１の半導体装置。
【請求項３】
前記第１窒化物半導体層上において、前記第２センス電極が、前記第１センス電極を囲むように環状に伸びている請求項２の半導体装置。
【請求項４】
前記第１センス電極と前記第２センス電極の間に位置する前記第１窒化物半導体層の少なくとも一部の幅が、前記第１センス電極の幅及び前記第２センス電極の幅よりも小さい請求項２の半導体装置。
【請求項５】
前記第１センス電極が、前記第１窒化物半導体層上に配置されており、
前記第２センス電極が、前記第３窒化物半導体層上に配置されている、
請求項１の半導体装置。
【請求項６】
前記第１窒化物半導体層の組成が、前記第４窒化物半導体層の組成と等しい、
請求項１または５の半導体装置。
【請求項７】
ショットキーバリアダイオードをさらに有し、
前記ショットキーバリアダイオードが、前記第３窒化物半導体層にショットキー接触しているアノード電極と、前記第３窒化物半導体層にオーミック接触しているカソード電極を有している、
請求項１または５の半導体装置。
【請求項８】
共通の半導体基板に形成されたＨＥＭＴと温度センサを有する半導体装置の製造方法であって、
第２窒化物半導体層上に、前記第２窒化物半導体層よりもバンドギャップが大きい第３窒化物半導体層を成長させる工程と、
前記第３窒化物半導体層上に、ｐ型窒化物半導体層を成長させる工程と、
前記ｐ型窒化物半導体層を部分的にエッチングすることによって、前記ｐ型窒化物半導体層を、第４窒化物半導体層と第１窒化物半導体層に分離させる工程と、
前記第４窒化物半導体層の表面側にゲート電極を形成する工程と、
前記第３窒化物半導体層に対して電気的に接続されているソース電極とドレイン電極を形成する工程であって、前記第３窒化物半導体層の表面を平面視したときに、前記第４窒化物半導体層が前記ソース電極とドレイン電極の間の範囲内に配置されるとともに前記第１窒化物半導体層が前記範囲外に配置されるように前記ソース電極と前記ドレイン電極を形成する工程と、
前記第１窒化物半導体層を介して間に電流を流すことができるように第１センス電極と第２センス電極を形成する工程、
を有する製造方法。
【請求項９】
温度センサを有する半導体装置であって、
前記温度センサが、
ｉ型窒化物半導体層上に配置されていると共に前記ｉ型窒化物半導体層に接しているｐ型の第１窒化物半導体層と、
前記第１窒化物半導体層上に配置されていると共に前記第１窒化物半導体層に接している第１センス電極と、
前記第１センス電極から離れた位置で前記第１窒化物半導体層上に配置されていると共に前記第１窒化物半導体層に接している第２センス電極、
を有する、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置とその製造方法に関する。
【背景技術】
【０００２】
特許文献１には、ＨＥＭＴ（High Electron Mobility Transistor）と温度センサを備える半導体装置が開示されている。この半導体装置では、ＨＥＭＴが形成されている半導体基板（窒化物半導体基板）と、温度センサが形成されている半導体基板（シリコン基板）が、共通のリードフレームに接続されている。ＨＥＭＴには大電流が流れるので、ＨＥＭＴは動作中に発熱する。この半導体装置は温度センサを有するので、温度センサにより検出される温度に応じて、ＨＥＭＴを制御することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−９９５３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の半導体装置では、シリコン基板（すなわち、制御用ＩＣチップ）に温度センサが搭載されている。他方、上述したＨＥＭＴのように、窒化物半導体基板に搭載されている半導体素子が存在する。窒化物半導体基板に搭載されている半導体素子の温度をシリコン基板に搭載されている温度センサで検出する場合には、半導体素子と温度センサとが別の半導体基板に搭載されているので、温度センサを半導体素子の近くに配置することができない。このため、温度センサで半導体素子の温度を正確に検出することができないという問題があった。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置は、温度センサを有する。前記温度センサが、ｐ型の第１窒化物半導体層と、前記第１窒化物半導体層を介して間に電流を流すことができるように配置されている第１センス電極と第２センス電極を有する。
【０００６】
この半導体装置の温度センサで温度を測定する際には、第１センス電極と第２センス電極の間に電流を流す。電流は、第１窒化物半導体層を介して第１センス電極と第２センス電極の間を流れる。ｐ型の窒化物半導体層である第１窒化物半導体層中のキャリア濃度は、温度依存性が高い。このため、第１窒化物半導体層の電気抵抗は、温度によって変化する。したがって、第１センス電極と第２センス電極の間の電流‐電圧特性が温度によって変化する。このため、第１センス電極と第２センス電極の間に電流を流すことで、温度を検出することができる。また、この温度センサは第１窒化物半導体層の電気抵抗を利用するので、窒化物半導体層によって構成されている半導体基板に搭載することができる。したがって、窒化物半導体層を利用する他の半導体素子（例えば、ＨＥＭＴ）と温度センサを共通の半導体基板に搭載することができる。したがって、温度センサをその半導体素子の近くに配置することができ、その半導体素子の温度を正確に検出することができる。
【０００７】
また、本明細書は、半導体装置の製造方法を提供する。この製造方法では、共通の半導体基板に形成されたＨＥＭＴと温度センサを有する半導体装置を製造する。この製造方法は、第３窒化物半導体層成長工程、ｐ型窒化物半導体層成長工程、分離工程、ゲート電極形成工程、ソース‐ドレイン電極形成工程及びセンス電極形成工程を有する。第３窒化物半導体層成長工程では、第２窒化物半導体層上に、前記第２窒化物半導体層よりもバンドギャップが大きい第３窒化物半導体層を成長させる。ｐ型窒化物半導体層成長工程では、前記第３窒化物半導体層上に、ｐ型窒化物半導体層を成長させる。分離工程では、前記ｐ型窒化物半導体層を部分的にエッチングすることによって、前記ｐ型窒化物半導体層を、第４窒化物半導体層と第１窒化物半導体層に分離させる。ゲート電極形成工程では、前記第４窒化物半導体層の表面側にゲート電極を形成する。ソース‐ドレイン電極形成では、前記第３窒化物半導体層に対して電気的に接続されているソース電極とドレイン電極を形成する。ソース‐ドレイン電極形成では、前記第３窒化物半導体層の表面を平面視したときに、前記第４窒化物半導体層が前記ソース電極とドレイン電極の間の範囲内に配置されるとともに前記第１窒化物半導体層が前記範囲外に配置されるように前記ソース電極と前記ドレイン電極を形成する。センス電極形成工程では、前記第１窒化物半導体層を介して間に電流を流すことができるように第１センス電極と第２センス電極を形成する。
【０００８】
なお、上記の製造方法において、ゲート電極、ソース電極、ドレイン電極、第１センス電極及び第２センス電極は、どのような順序で形成されてもよい。また、これらの電極のいくつかを、同時に形成してもよい。
【０００９】
上記の製造方法によれば、１つの半導体基板にＨＥＭＴと温度センサを形成することができる。このため、温度センサによってＨＥＭＴの温度を正確に検出することができる。
【図面の簡単な説明】
【００１０】
【図１】半導体装置１０の縦断面図。
【図２】温度センサ領域９４を上側から見た平面図。
【図３】温度センサ領域９４の等価回路図。
【図４】実施例２の温度センサ領域９４を上側から見た平面図。
【図５】実施例３の温度センサ領域９４を上側から見た平面図。
【図６】実施例４の温度センサ領域９４の縦断面図。
【発明を実施するための形態】
【実施例１】
【００１１】
図１に示す実施例の半導体装置１０は、半導体基板１１を有している。半導体基板１１の表面１１ａを平面視したときに、半導体基板１１は、ＨＥＭＴ領域９０、ダイオード領域９２及び温度センサ領域９４に区画されている。ダイオード領域９２は、ＨＥＭＴ領域９０に隣接している。温度センサ領域９４は、ダイオード領域９２に隣接している。また、半導体基板１１は、下地基板１２、バッファ層１４、電子走行層１６及び電子供給層１８が積層された構造を有している。下地基板１２、バッファ層１４、電子走行層１６及び電子供給層１８は、半導体基板１１の平面方向（すなわち、半導体基板１１の厚み方向に直交する方向）に沿って伸びている。したがって、ＨＥＭＴ領域９０、ダイオード領域９２及び温度センサ領域９４のそれぞれで、下地基板１２、バッファ層１４、電子走行層１６及び電子供給層１８の積層構造が形成されている。
【００１２】
下地基板１２は、シリコンにより構成されている。但し、下地基板１２は、表面に窒化物半導体層を結晶成長させることが可能な別の材料（例えば、サファイア、ＳｉＣ、ＧａＮ等）により構成されていてもよい。
【００１３】
バッファ層１４は、下地基板１２上に配置されている。バッファ層１４は、ＧａＮにより構成されている。但し、バッファ層１４は、ＡｌＧａＮ、ＡｌＮ等の別の材料により構成されていてもよい。
【００１４】
電子走行層１６は、バッファ層１４上に配置されている。電子走行層１６は、ｉ型（すなわち、アンドープ型）のＧａＮにより構成されている。
【００１５】
電子供給層１８は、電子走行層１６上に配置されている。電子供給層１８は、ｉ型のＩｎＡｌＧａＮにより構成されている。より詳細には、電子供給層１８は、Ｉｎｘ１Ａｌｙ１Ｇａ１−ｘ１−ｙ１Ｎ（０≦ｘ１≦１、０≦ｙ１≦１、０≦１−ｘ１−ｙ１≦１）により構成されている。電子供給層１８のバンドギャップは、電子走行層１６のバンドギャップよりも大きい。電子供給層１８（すなわち、ＧａＮ）と電子走行層１６（すなわち、ＩｎＡｌＧａＮ）の界面に、ヘテロ接合界面１８ａが形成されている。ヘテロ接合界面１８ａ近傍の電子走行層１６に、２ＤＥＧ（２次元電子ガス）が形成されている。
【００１６】
半導体基板１１の表面１１ａには、トレンチ６０が形成されている。トレンチ６０は、表面１１ａから電子供給層１８を貫通して電子走行層１６に達している。表面１１ａを平面視したときに、トレンチ６０は、ＨＥＭＴ領域９０、ダイオード領域９２及び温度センサ領域９４を区画するように伸びている。トレンチ６０によって、ＨＥＭＴ領域９０内の電子供給層１８、ダイオード領域９２内の電子供給層１８及び温度センサ領域９４内の電子供給層１８が互いから分離されている。トレンチ６０内には、分離絶縁層６２が配置されている。
【００１７】
ＨＥＭＴ領域９０内には、ソース電極３０、ドレイン電極３２、ｐ型ゲート層３４及びゲート電極３６が形成されている。
【００１８】
ソース電極３０は、電子供給層１８上に配置されている。ソース電極３０は、ＴｉとＡｌを積層させた電極である。Ｔｉが電子供給層１８に接しており、ＡｌがＴｉ上に積層されている。ソース電極３０は、電子供給層１８にオーミック接触している。
【００１９】
ドレイン電極３２は、電子供給層１８上に配置されている。ドレイン電極３２は、ＴｉとＡｌを積層させた電極である。Ｔｉが電子供給層１８に接しており、ＡｌがＴｉ上に積層されている。ドレイン電極３２は、電子供給層１８にオーミック接触している。ドレイン電極３２は、ソース電極３０から分離されている。
【００２０】
ｐ型ゲート層３４は、電子供給層１８上に配置されている。ｐ型ゲート層３４は、電子供給層１８に接している。ｐ型ゲート層３４は、ｐ型のＩｎＡｌＧａＮにより構成されている。より詳細には、ｐ型ゲート層３４は、ｐ型のＩｎｘ２Ａｌｙ２Ｇａ１−ｘ２−ｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦１−ｘ２−ｙ２≦１）により構成されている。なお、一例では、ｘ２＝ｘ１及びｙ２＝ｙ１に設定してもよい。ｐ型ゲート層３４は、半導体基板１１の表面１１ａ（すなわち、電子供給層１８の表面）を平面視したときに、ソース電極３０とドレイン電極３２の間の範囲内に配置されている。
【００２１】
ゲート電極３６は、ｐ型ゲート層３４上に配置されている。ゲート電極３６は、Ｎｉにより構成されている。ゲート電極３６は、ｐ型ゲート層３４にオーミック接触している。但し、ゲート電極３６を別の材料により構成することで、ゲート電極３６をｐ型ゲート層３４にショットキー接触させてもよい。
【００２２】
ＨＥＭＴ領域９０内には、電子走行層１６、電子供給層１８、ソース電極３０、ドレイン電極３２、ｐ型ゲート層３４及びゲート電極３６等によって、ノーマリオフ型のＨＥＭＴが形成されている。ゲート電極３６の電位が閾値未満である状態では、ｐ型ゲート層３４からその下側の電子供給層１８に空乏層が広がっている。空乏層の下端は、ヘテロ接合界面１８ａまで達している。このため、この状態では、ｐ型ゲート層３４の直下のヘテロ接合界面１８ａには、２ＤＥＧが形成されていない。空乏層によって、ソース電極３０側とドレイン電極３２側とに２ＤＥＧが分離されている。この状態では、ソース電極３０とドレイン電極３２の間に電圧が印加されても、電流が流れない。ゲート電極３６の電位を閾値以上に上昇させると、空乏層がｐ型ゲート層３４側に退避し、ｐ型ゲート層３４の直下のヘテロ接合界面１８ａに２ＤＥＧが形成される。すなわち、ＨＥＭＴ領域９０内のヘテロ接合界面１８ａの全体に２ＤＥＧが形成された状態となる。このため、ソース電極３０とドレイン電極３２の間に電圧が印加されると、図１の矢印８０に示すように、２ＤＥＧを通ってソース電極３０からドレイン電極３２に向かって電子が流れる。すなわち、ＨＥＭＴがオンする。ＨＥＭＴがオンすると、ＨＥＭＴ領域９０の温度が上昇する。
【００２３】
ダイオード領域９２内には、アノード電極４０とカソード電極４２が形成されている。
【００２４】
アノード電極４０は、電子供給層１８上に配置されている。アノード電極４０は、Ｎｉにより構成されている。アノード電極４０は、電子供給層１８にショットキー接触している。
【００２５】
カソード電極４２は、電子供給層１８上に配置されている。カソード電極４２は、ＴｉとＡｌを積層させた電極である。Ｔｉが電子供給層１８に接しており、ＡｌがＴｉ上に積層されている。カソード電極４２は、電子供給層１８にオーミック接触している。カソード電極４２は、アノード電極４０から分離されている。
【００２６】
ダイオード領域９２内には、電子走行層１６、電子供給層１８、アノード電極４０及びカソード電極４２によって、ショットキーバリアダイオード（以下、ＳＢＤという）が形成されている。アノード電極４０と電子供給層１８の間の界面（ショットキー接合面）は、電子供給層１８からアノード電極４０に向かって流れる電子に対しては障壁とはならない。このため、アノード電極４０の電位がカソード電極４２の電位よりも高い場合には、電子が、図１の矢印８２に示すように、ヘテロ接合界面１８ａの２ＤＥＧを通ってカソード電極４２からアノード電極４０へ流れる。すなわち、ＳＢＤがオンする。他方、アノード電極４０と電子供給層１８の間の界面（ショットキー接合面）は、アノード電極４０から電子供給層１８に向かって流れる電子に対しては障壁となる。したがって、カソード電極４２の電位がアノード電極４０の電位よりも高い場合には、電子がショットキー接合面を通過することができず、カソード電極４２とアノード電極４０の間にほとんど電流が流れない。すなわち、ＳＢＤはオンしない。
【００２７】
温度センサ領域９４内には、ｐ型抵抗層５０、第１センス電極５１及び第２センス電極５２が形成されている。
【００２８】
ｐ型抵抗層５０は、電子供給層１８上に配置されている。ｐ型抵抗層５０は、電子供給層１８に接している。ｐ型抵抗層５０は、ｐ型のＩｎＡｌＧａＮにより構成されている。より詳細には、ｐ型抵抗層５０は、ｐ型のＩｎｘ２Ａｌｙ２Ｇａ１−ｘ２−ｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦１−ｘ２−ｙ２≦１）により構成されている。すなわち、ｐ型抵抗層５０は、ｐ型ゲート層３４と同じ組成を有している。また、ｐ型抵抗層５０の厚みは、ｐ型ゲート層３４の厚みと等しい。ｐ型抵抗層５０は、ＨＥＭＴ領域９０の外部である温度センサ領域９４内に配置されている。したがって、ｐ型抵抗層５０は、半導体基板１１の表面１１ａ（すなわち、電子供給層１８の表面）を平面視したときに、ソース電極３０とドレイン電極３２の間の範囲外に配置されている。
【００２９】
第１センス電極５１は、ｐ型抵抗層５０上に配置されている。第１センス電極５１は、Ｎｉにより構成されている。第１センス電極５１は、ｐ型抵抗層５０にオーミック接触している。
【００３０】
第２センス電極５２は、ｐ型抵抗層５０上に配置されている。第２センス電極５２は、Ｎｉにより構成されている。第２センス電極５２は、ｐ型抵抗層５０にオーミック接触している。第２センス電極５２は、第１センス電極５１から分離されている。
【００３１】
図２は、温度センサ領域９４を上側から平面視したときの平面図を示している。ｐ型抵抗層５０は、略長方形の平面形状を有している。ｐ型抵抗層５０の長手方向の両端部近傍の表面に、第１センス電極５１と第２センス電極５２がそれぞれ形成されている。
【００３２】
第１センス電極５１と第２センス電極５２の間に一定電圧を印加すると、ｐ型抵抗層５０を介して電流が流れる。ｐ型抵抗層５０の電気抵抗が温度に応じて変化するので、第１センス電極５１と第２センス電極５２の間に流れる電流も温度に応じて変化する。したがって、第１センス電極５１と第２センス電極５２の間に流れる電流を検出することで、温度を検出することができる。すなわち、温度センサ領域９４内には、ｐ型抵抗層５０、第１センス電極５１及び第２センス電極５２によって温度センサが形成されている。なお、第１センス電極５１と第２センス電極５２の間に一定電流を流して、その時の第１センス電極５１と第２センス電極５２の間の電圧を検出することで、温度を検出してもよい。
【００３３】
以上に説明したように、この半導体装置１０では、共通の半導体基板１１に、ＨＥＭＴと温度センサが形成されている。このため、温度センサがＨＥＭＴの近くに配置されている。したがって、温度センサによって、ＨＥＭＴの温度をより正確に検出することができる。特に、この半導体装置１０では、温度センサのｐ型抵抗層５０が、ＨＥＭＴのｐ型ゲート層３４と同じｐ型のＩｎＡｌＧａＮによって構成されている。このため、半導体装置１０を、以下のように製造することができる。まず、下地基板１２上に、バッファ層１４、電子走行層１６及び電子供給層１８を順に成長させる。次に、電子供給層１８の表面の全域に、ｐ型のＩｎＡｌＧａＮ層（より詳細には、ｐ型のＩｎｘ２Ａｌｙ２Ｇａ１−ｘ２−ｙ２Ｎ（０≦ｘ２≦１、０≦ｙ２≦１、０≦１−ｘ２−ｙ２≦１））をエピタキシャル成長させる。次に、フォトリソグラフィを用いてＩｎＡｌＧａＮ層をエッチングすることで、ＩｎＡｌＧａＮ層をｐ型ゲート層３４とｐ型抵抗層５０とに分離する。その後、トレンチ６０、分離絶縁層６２、ソース電極３０、ドレイン電極３２、ゲート電極３６、アノード電極４０、カソード電極４２、第１センス電極５１及び第２センス電極を形成することで、半導体装置１０が完成する。フォトリソグラフィによれば、極めて高い精度でｐ型ゲート層３４とｐ型抵抗層５０を形成することができる。このため、ｐ型抵抗層５０をｐ型ゲート層３４の近くに配置することができる。すなわち、ＨＥＭＴの近くに温度センサを配置することができる。このため、この半導体装置１０では、温度センサによってＨＥＭＴの温度を極めて正確に検出することができる。また、このようにＨＥＭＴの近くに温度センサを配置することで、半導体装置１０の小型化が可能である。また、このようにＨＥＭＴの近くに温度センサを配置すると、ＨＥＭＴと温度センサの間の配線が短くなり、配線の寄生抵抗、寄生容量及び寄生インダクタンスが低くなる。したがって、ＨＥＭＴの応答速度を向上させることができる。また、特許文献１のようにＨＥＭＴと温度センサを別の半導体基板に形成すると、ＨＥＭＴと温度センサを個別に製造する必要がある。これに対し、本実施形態の半導体装置１０では、上記の通り、ｐ型ゲート層３４とｐ型抵抗層５０を共通の工程で製造することができる。また、第１センス電極５１及び第２センス電極５２を、ゲート電極３６と共通の工程で製造することができる。したがって、従来に比べて効率よくＨＥＭＴと温度センサを有する半導体装置を製造することができる。また、ｐ型抵抗層５０（すなわち、ｐ型のＩｎＡｌＧａＮ）の抵抗は、温度依存性が高い。このため、ｐ型抵抗層５０を用いた温度センサによれば、高い精度で温度を検出することができる。特に、上記のようにｐ型抵抗層５０をエピタキシャル成長によって形成すれば、ｐ型抵抗層５０の結晶性、ｐ型不純物濃度及び厚みを極めて高い精度で制御することができる。このため、温度センサの特性を高精度で制御することができる。したがって、この温度センサによれば、より高い精度で温度を検出することができる。
【００３４】
図２の抵抗ＲＣ、ＲＰ及びＲＥは、温度センサが有する電気抵抗をそれぞれ表している。抵抗ＲＣは、第１センス電極５１及び第２センス電極５２のｐ型抵抗層５０に対するコンタクト抵抗を表している。抵抗ＲＰは、ｐ型抵抗層５０の抵抗（すなわち、ｐ型抵抗層５０の内部を流れる電流に対する抵抗）を表している。また、第１センス電極５１と第２センス電極５２の間を流れる電流の一部は、ｐ型抵抗層５０の加工エッジ５０ａ（すなわち、ｐ型抵抗層５０の側面）を伝わって流れる。抵抗ＲＥは、加工エッジ５０ａを伝わって流れる電流に対する抵抗を表している。第１センス電極５１と第２センス電極５２の間の電気抵抗は、抵抗ＲＣ、ＲＰ及びＲＥを用いて図３のように表すことができる。抵抗ＲＣ、ＲＰ及びＲＥの中で、温度に応じて抵抗値が大きく変化するのは、抵抗ＲＰである。したがって、温度センサの感度を向上させるためには、抵抗ＲＣ及び抵抗ＲＥの影響を小さくする必要がある。このような観点に基づいて、温度センサの感度をより向上させることが可能な実施例２及び実施例３の構成を以下に説明する。
【実施例２】
【００３５】
実施例２の半導体装置では、図４に示すように、温度センサ領域９４を上側から平面視したときに、第２センス電極５２が第１センス電極５１を囲むように伸びる環状の形状を有している。このため、第２実施例では、第１センス電極５１と第２センス電極５２の間を流れる電流が、ｐ型抵抗層５０の加工エッジ５０ａを通ることが無い。すなわち、実施例２の半導体装置では、図３の抵抗ＲＥが存在しない。このため、実施例２の半導体装置では、温度センサの感度が高い。
【実施例３】
【００３６】
実施例３の半導体装置では、図５に示すように、第１センス電極５１と第２センス電極５２の間に位置するｐ型抵抗層５０の幅Ｗ３が狭い。すなわち、ｐ型抵抗層５０の幅Ｗ３が、第１センス電極５１の幅Ｗ１と第２センス電極５２の幅Ｗ２よりも狭い。なお、幅Ｗ１、Ｗ２、Ｗ３は、図５のように温度センサ領域９４を上側から平面視したときに、第１センス電極５１の中心から第２センス電極５２の中心に向かう方向に直交する方向における寸法である。このようにｐ型抵抗層５０の幅Ｗ３が狭いので、ｐ型抵抗層５０の抵抗が大きい。すなわち、実施例３の半導体装置では、図３の抵抗ＲＰの抵抗値が高く、したがって、抵抗ＲＣの影響が相対的に小さい。このため、実施例３の半導体装置では、温度センサの感度が高い。
【００３７】
なお、上述した実施例１〜３では、第１センス電極５１及び第２センス電極５２がＮｉにより構成されていた。しかしながら、第１センス電極５１及び第２センス電極５２が、Ｐｄ、Ａｇ、Ｐｔ等により構成されていてもよい。これらの材料も、ｐ型抵抗層５０に対してオーミック接触することができる。
【実施例４】
【００３８】
上述した実施例１〜３では、ｐ型抵抗層５０上に第１センス電極５１と第２センス電極５２の両方が配置されていた。これに対し、実施例４の半導体装置では、図６に示すように、第２センス電極５２が、電子供給層１８上に配置されている。すなわち、第２センス電極５２が、電子供給層１８に直接接触している。第２センス電極５２は、電子供給層１８にオーミック接触している。第１センス電極５１は、ｐ型抵抗層５０上に配置されている。
【００３９】
実施例４の半導体装置では、第１センス電極５１、第２センス電極５２、ｐ型抵抗層５０、電子供給層１８及び電子走行層１６によって温度センサが構成されている。第１センス電極５１の電位を第２センス電極５２の電位よりも高くすると、図６の矢印に示すように電流が流れる。すなわち、ｐ型抵抗層５０とヘテロ接合界面１８ａの２ＤＥＧを通って、第１センス電極５１から第２センス電極５２に電流が流れる。実施例４の構成でも、ｐ型抵抗層５０を介して第１センス電極５１から第２センス電極５２の間に電流が流れるので、この電流はｐ型抵抗層５０の抵抗（すなわち、温度）に応じて変化する。したがって、実施例４の半導体装置でも、温度センサによって温度を検出することができる。また、第２センス電極５２の電子供給層１８（すなわち、ｉ型ＩｎＡｌＧａＮ）に対するコンタクト抵抗は容易に小さくすることができる。このため、第２センス電極５２のコンタクト面積を小さくすることができる。したがって、実施例４の構成によれば、温度センサ領域９４をより小型化することができる。
【００４０】
なお、上述した実施例１〜４では、第１センス電極５１がｐ型抵抗層５０に接しており、第２センス電極５２がｐ型抵抗層５０または電子供給層１８に接していた。しかしながら、第１センス電極５１と第２センス電極５２は、ｐ型抵抗層５０に電流を流すことが可能であれば、どのように配置されていてもよい。例えば、第１センス電極５１が他の層を介してｐ型抵抗層５０に接続されていてもよい。
【００４１】
また、上述した実施例１〜４では、ｐ型ゲート層３４に対してゲート電極３６が直接接触していた。しかしながら、ゲート電極３６とｐ型ゲート層３４の間に他の層（例えば、ｎ型層や絶縁層等）が配置されていてもよい。ゲート電極３６によってｐ型ゲート層３４の電位を制御できれば、ゲート電極３６はどのような構成であってもよい。
【００４２】
また、上述した実施例１〜４では、ソース電極３０とドレイン電極３２が、電子供給層１８に直接接触していた。しかしながら、ソース電極３０とドレイン電極３２が、他の層を介して電子供給層１８に接続されていてもよい。ソース電極３０と電子供給層１８の間に電流が流れることが可能であれば、ソース電極３０はどのような構成であってもよい。また、ドレイン電極３２と電子供給層１８の間に電流が流れることが可能であれば、ドレイン電極３２はどのような構成であってもよい。
【００４３】
また、上記の実施例１〜４では、ＨＥＭＴ領域９０と温度センサ領域９４の間にダイオード領域９２が形成されていた。しかしながら、温度センサ領域９４をＨＥＭＴ領域９０に隣接させてもよい。
【００４４】
また、上記の実施例１〜４では、アノード電極４０がＮｉにより構成されていた。しかしながら、アノード電極４０が、Ｐｔ、Ｐｄ、Ｍｏ、Ｗ、ＴｉＮ、ＷＳｉなどの他の材料により構成されていてもよい。
【００４５】
また、上記の実施例１〜４では、トレンチ６０内の分離絶縁層６２によって、ＨＥＭＴ領域９０、ダイオード領域９２及び温度センサ領域９４が区画されていた。しかしながら、Ｎ、Ａｌ、Ｃ、Ｂ、Ｚｎ、Ｆなどをイオン注入した領域によって、各領域が区画されてもよい。
【００４６】
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
【００４７】
本明細書が開示する一例の半導体装置は、ＨＥＭＴをさらに有する。温度センサとＨＥＭＴが共通の半導体基板に形成されている。ＨＥＭＴが、第２窒化物半導体層と、第３窒化物半導体層と、ソース電極と、ドレイン電極と、第４窒化物半導体層と、ゲート電極を有している。第３窒化物半導体層は、前記第２窒化物半導体層上に配置されており、前記第２窒化物半導体層よりもバンドギャップが大きい。ソース電極は、前記第３窒化物半導体層に対して電気的に接続されている。ドレイン電極は、前記第３窒化物半導体層に対して電気的に接続されている。第４窒化物半導体層は、前記第３窒化物半導体層上に配置されており、前記第３窒化物半導体層の表面を平面視したときに前記ソース電極と前記ドレイン電極の間の範囲内に配置されているｐ型の窒化物半導体層である。ゲート電極は、前記第４窒化物半導体層の表面側に配置されている。第１窒化物半導体層が、前記第３窒化物半導体層上に配置されており、前記第３窒化物半導体層の前記表面を平面視したときに前記範囲外に配置されている。
【００４８】
この構造によれば、１つの半導体基板にＨＥＭＴと温度センサが形成されているので、温度センサをＨＥＭＴに近い位置に配置することができる。このため、温度センサによってＨＥＭＴの温度を正確に検出することができる。
【００４９】
本明細書が開示する一例の半導体装置では、第１センス電極と第２センス電極が、第１窒化物半導体層上に配置されていてもよい。
【００５０】
第１センス電極と第２センス電極が第１窒化物半導体層上に配置されている場合には、第１窒化物半導体層上において、第２センス電極が、第１センス電極を囲むように環状に伸びていてもよい。
【００５１】
この構成によれば、第１窒化物半導体層の加工エッジの抵抗の影響を最小化することできる。このため、温度センサによって、より正確に温度を検出することができる。
【００５２】
第１センス電極と第２センス電極が第１窒化物半導体層上に配置されている場合には、第１センス電極と第２センス電極の間に位置する第１窒化物半導体層の少なくとも一部の幅が、第１センス電極の幅及び第２センス電極の幅よりも小さくてもよい。なお、上記の「幅」は、第１窒化物半導体層の表面を平面視したときに、第１センス電極の中心から第２センス電極の中心に向かう方向に直交する方向における寸法を意味する。
【００５３】
この構成によれば、第１センス電極及び第２センス電極の第１窒化物半導体層に対するコンタクト抵抗の影響を抑制することができる。このため、温度センサによって、より正確にＨＥＭＴの温度を検出することができる。
【００５４】
本明細書が開示する一例の半導体装置は、ショットキーバリアダイオードをさらに有していてもよい。ショットキーバリアダイオードが、第３窒化物半導体層にショットキー接触しているアノード電極と、第３窒化物半導体層にオーミック接触しているカソード電極を有していてもよい。
【００５５】
このような構成によれば、ショットキーバリアダイオードをさらに有する半導体装置を得ることができる。ＨＥＭＴとショットキーバリアダイオードを１チップ化することで温度上昇が生じやすくなる場合でも、温度センサによって高精度に温度を検出することができる。
【００５６】
本明細書が開示する一例の半導体装置では、第１センス電極が第１窒化物半導体層上に配置されており、第２センス電極が第３窒化物半導体層上に配置されていてもよい。
【００５７】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００５８】
１０    ：半導体装置
１１    ：半導体基板
１２    ：基板
１４    ：バッファ層
１６    ：電子走行層
１８    ：電子供給層
１８ａ  ：ヘテロ接合界面
３０    ：ソース電極
３２    ：ドレイン電極
３４    ：ｐ型ゲート層
３６    ：ゲート電極
４０    ：アノード電極
４２    ：カソード電極
５０    ：ｐ型抵抗層
５１    ：第１センス電極
５２    ：第２センス電極
６０    ：トレンチ
６２    ：分離絶縁層
９０    ：ＨＥＭＴ領域
９２    ：ダイオード領域
９４    ：温度センサ領域
【図１】
0006263498.tif 000002
【図２】
0006263498.tif 000003
【図３】
0006263498.tif 000004
【図４】
0006263498.tif 000005
【図５】
0006263498.tif 000006
【図６】
0006263498.tif 000007