(57)【特許請求の範囲】
【請求項１】
−  第１の主面（１２）、および、前記第１の主面（１２）とは反対側に配置された第２の主面（１３）を有する半導体ボディ（１）であって、前記半導体ボディ（１）は、前記第１の主面（１２）の一部を形成しているｐ型ドープ副領域（２）、および、前記第２の主面（１３）の一部を形成しているｎ型ドープ副領域（３）を備える、半導体ボディ（１）と、
−  前記第１の主面（１２）から前記第２の主面（１３）まで延在しかつ前記副領域（２，３）の一方から電気的に隔離されている金属接触要素（７）と、を有し、
前記ｎ型ドープ副領域（３）は、前記半導体ボディ（１）の各主面（１２、１３）を接続する側面を形成するように延在し、前記ｐ型ドープ副領域（２）を前記金属接触要素（７）から電気的に隔離し、
前記電気接触要素（７）は、前記側面に配置され、
前記ｐ型ドープ副領域（２）は、前記第１の主面（１２）から前記第２の主面（１３）まで延在する、
静電気放電に対する保護のための半導体チップ（１０）。
【請求項２】
前記半導体ボディ（１）は、シリコンを含む、
請求項１に記載の半導体チップ（１０）。
【請求項３】
前記ｐ型ドープ副領域（２）は、ホウ素、インジウム、アルミニウム、および、ガリウムから選択される少なくとも１種または複数種のドーパントを含み、
前記ｎ型ドープ副領域（３）は、リン、ヒ素、および、アンチモンから選択される１種以上のドーパントを含む、
請求項１または請求項２に記載の半導体チップ（１０）。
【請求項４】
−  第１の導電型でドープされた半導体ボディ（１）を設け、
−  前記半導体ボディの副領域（３）に前記第１の導電型とは異なる第２の導電型を付与し、前記第１および第２の導電型は、前記半導体ボディがｐ型ドープ副領域（２）およびｎ型ドープ副領域（３）を備えるようにｐ型ドーピングおよびｎ型ドーピングから選択され、
−  金属接触要素（７）が第１の主面（１２）から前記第１の主面（１２）とは反対側の第２の主面（１３）まで延在しかつ前記副領域の一方（２）から電気的に隔離されるように前記半導体ボディ（１）の中または上に金属接触要素（７）を配置し、
前記半導体ボディ（１）には、突出部（３２）を互いに分離するトレンチ（３１）が一方側から設けられ、前記トレンチ（３１）および前記突出部（３２）を有する側は、大面積に亘って前記第２の導電型の副領域（３）として形成される、
半導体チップの製造方法。
【請求項５】
前記第２の導電型の前記副領域（３）は、拡散ドーピングによって形成される、請求項４に記載の方法。
【請求項６】
前記金属接触要素（７）は、ガルバニック堆積法またはめっき法によって配置される、請求項４または５に記載の方法。
【請求項７】
前記金属接触要素（７）が前記第２の導電型の前記副領域（３）における前記トレンチ（３１）の間の前記突出部（３２）に設けられる、請求項４〜６のいずれか一項に記載の方法。
【請求項８】
前記半導体ボディが前記トレンチに沿って個片化され、その結果、複数の半導体チップが形成され、前記複数の半導体チップの前記第１および第２の主面が前記個片化によって少なくとも部分的に形成される、請求項４〜７のいずれか一項に記載の方法。
【請求項９】
前記半導体ボディ（１）は、シリコンを含む、
請求項４〜８のいずれか一項に記載の方法。
【請求項１０】
前記ｐ型ドープ副領域（２）は、ホウ素、インジウム、アルミニウム、および、ガリウムから選択される少なくとも１種または複数種のドーパントを含み、
前記ｎ型ドープ副領域（３）は、リン、ヒ素、および、アンチモンから選択される１種以上のドーパントを含む、
請求項４〜９のいずれか一項に記載の方法。
【請求項１１】
−  請求項１〜３のいずれか一項に記載の半導体チップ（１０）と、
−  動作時に光を検出または出射するように構成されたオプトエレクトロニクス半導体部品（２０）であって、２つの互いに対向する主面を備え、前記主面の一方は光を透過させる、オプトエレクトロニクス半導体部品（２０）と、
−  前記半導体チップ（１０）および前記オプトエレクトロニクス半導体部品（２０）の前記各主面を接続する側面を密着状に包囲しているパッケージ体（２２）と、を備え、
２つの互いに隔離された電気接続要素（２３，２４）が前記オプトエレクトロニクス半導体部品（２０）の前記透光性主面とは反対側の実装側のパッケージ体（２２）に配置され、前記接続要素の間で前記半導体チップ（１０）および前記オプトエレクトロニクス半導体部品（２０）は相互に並列接続され、
前記接続要素の一方（２３）は、前記金属接触要素（７）に電気接続され、前記接続要素の他方（２４）は、前記半導体チップ（１０）の前記金属接触要素（７）から電気的に隔離された前記副領域（２）に電気接続されている、
オプトエレクトロニクス装置。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体チップ、半導体チップを有するオプトエレクトロニクス装置、および、半導体チップの製造方法が提供される。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
静電気放電（ＥＳＤ）に対する保護素子として使用可能な半導体チップを提供することがいくつかの特定の実施形態の少なくとも１つの目的である。さらに、そのような半導体チップを有するオプトエレクトロニクス装置およびそのような半導体チップの製造方法を提供することがいくつかの特定の実施形態の目的である。
【０００３】
これら目的は、独立請求項に係る事項および方法によって達成される。これら事項および方法の有利な実施形態およびさらなる発展形態が従属請求項において特定され、かつ、以下の説明および図面によってさらに明らかにされる。
【０００４】
少なくとも一実施形態によれば、半導体チップは、第１の主面と、第１の主面とは反対側の第２の主面とを有する半導体ボディを備える。特に、半導体ボディは、様々な副領域において様々な導電型を有する（すなわち様々にドープされた）半導体材料によって形成され得る。例えば、半導体ボディは、少なくとも１つのｐ型ドープ副領域および少なくとも１つのｎ型ドープ副領域を備え得る。特に、半導体ボディは、シリコンを含み得るか、または、実質的にシリコンからなり得る。半導体ボディが実質的にシリコンからなるということは、特に、半導体ボディがシリコンを基材として含み、異なる種類のドーピングによってシリコンの導電型が各副領域において異なることを意味する。さらに、半導体ボディは、例えば熱酸化等の酸化の結果、例えば二酸化シリコン等のシリコン酸化物によって形成される電気絶縁領域および／または電気絶縁層を備え得る。
【０００５】
さらなる実施形態によれば、半導体ボディの形状は、直方体である。このことは、特に、半導体ボディの基本形状が直方体の形をとり、この場合、互いに平行に配置された各主面の形状が矩形であることを意味する。「直方体」という用語は、厳密に数学的な意味における直方体の変形も包含する。例えば、直方体の半導体ボディは、突出部または切欠き部（indentations）等の表面パターンおよび少なくとも１つの貫通開口部を追加的に有し得る。矩形の主面の代わりに、主面は、他の形状であり得る。さらに、半導体ボディは、両主面を接続する側面を備える。直方体の半導体ボディの場合、側面は矩形である。
【０００６】
さらなる実施形態によれば、半導体チップの半導体ボディは、第１の主面の一部を形成するｐ型ドープ副領域、および、第２の主面の一部を形成するｎ型ドープ副領域を備える。ドープされた副領域が主面の一部を形成するということは、特に、ドープされた副領域が対応する主面を介して電気的に直接接触され得ること（すなわち、副領域が主面まで延在し、ドープされた副領域の表面が主面の当該部分を形成すること）を意味する。
【０００７】
さらなる実施形態によれば、半導体チップの製造方法において、半導体ボディを設ける。半導体ボディは、特に、第１の導電型でドープされ得る。例えば、設けられた半導体ボディは、ｐ型にドープされ得る。半導体ボディは、半導体ウェハの形で、特に半導体ボディの基材がシリコンの場合にはシリコンウェハの形で設けられ得る。シリコンウェハは、例えばｐ型ドーピングのような所望のドーピングを既に含んでいてもよい。さらに、ｎ型ドープのまたは非ドープの半導体ボディを設けることもできる。
【０００８】
さらなる実施形態によれば、半導体ボディの副領域には、第１の導電型とは異なる第２の導電型が付与される。各導電型（すなわち、第１のおよび第２の導電型）は、第２の導電型の副領域の形成後に半導体ボディがｐ型ドープ副領域およびｎ型ドープ副領域を備えるようにｐ型ドーピングおよびｎ型ドーピングから選択される。例えば、ｐ型ドーピングを含む半導体ボディが設けられる場合、半導体ボディには、副領域にｎ型ドーピングが付与される。その結果、この部分がｎ型ドープ副領域を形成し、半導体ボディの他の部分がｐ型ドーピングを含む副領域を形成する。または、ｎ型にドープされた半導体ボディが設けられ得、この半導体ボディは、副領域においてｐ型にドープされる。さらに、第１の副領域がｐ型にドープされ、さらなる副領域がｎ型にドープされる非ドープの半導体ボディを設けることもできる。
【０００９】
さらなる実施形態によれば、半導体ボディの少なくとも１つの副領域には、拡散ドーピングによって導電型が付与される。この場合、半導体ボディの副領域に所望のドーパントが拡散によって導入される。特定のドーピングを含む半導体ボディが設けられる場合、このドーピングは、さらなるドーパントの拡散による導入によって過度に補償され、所与の導電型とは別の導電型のドーピングが成立する。
【００１０】
上記および下記の特徴および実施形態は、本半導体チップおよび本半導体チップの製造方法に等しく当てはまる。
【００１１】
さらなる実施形態によれば、シリコンベースの半導体ボディの場合、ｐ型ドープ副領域は、ホウ素、インジウム、アルミニウム、および、ガリウムから選択される少なくとも１種または複数種のドーパントを含み、また、ｎ型ドープ副領域は、リン、ヒ素、および、アンチモンから選択される１種以上のドーパントを含む。
【００１２】
さらなる実施形態によれば、ｐ型ドープ副領域およびｎ型ドープ副領域は、半導体ボディにおいて互いに隣接し、かつ、好ましくはダイオードを形成し、これが半導体チップのダイオード部分を形成する。半導体チップのｐ型ドープ副領域およびｎ型ドープ副領域によって、半導体チップは特に、ＥＳＤ保護ダイオードとして構成され得る。ｐ型ドープ副領域およびｎ型ドープ副領域の各ドーピングは、ＥＳＤダイオードの降伏電圧要件に応じて決定される。互いに隣接するｐ型ドープ副領域およびｎ型ドープ副領域によって形成されるｐｎ接合ダイオードの代わりに、半導体ボディは、複数のｐ型ドープ副領域および／または複数のｎ型ドープ副領域および／または非ドープ副領域を含み得、これら副領域は共に半導体チップのダイオード部分を形成しかつ所望の機能（特に、ＥＳＤ保護機能）を可能にする。半導体チップは、特に、半導体チップの第１のおよび第２の主面を介して電気的に接触される。各主面の電気的接触のために、半導体チップはメタライゼーションを備え得、このメタライゼーションは各主面の少なくとも一部を被覆する。
【００１３】
第１の導電型の副領域はまた、第１の主面から第２の主面まで延在し得る。ｎ型ドープ副領域が形成されるｐ型ドープ半導体ボディの場合、ｐ型ドープ副領域が第１の主面から第２の主面まで延在し得る。
【００１４】
さらなる実施形態によれば、半導体チップは金属接触要素を備え、この金属接触要素は、第１の主面から第２の主面まで延在しかつ副領域の一方から電気的に隔離される。金属接触要素は、特に、ｐ型ドープ副領域またはｎ型ドープ副領域から電気的に隔離され得る。金属接触要素が副領域の一方から電気的に隔離されているということは、特に、金属接触要素がその副領域と直接的に全く接触していないことを意味する。例えば、金属接触要素と、金属接触要素から電気的に隔離される副領域との間に電気絶縁層が配置され得る。さらに、金属接触要素から電気的に隔離された副領域の導電型とは異なる導電型の副領域が金属接触要素と、金属接触要素から電気的に隔離される副領域との間に配置され得る。特に、この場合、例えばｎ型ドープ副領域がｐ型ドープ副領域を電気接触要素から隔離し得る。代替的に、半導体ボディは、ｐ型ドープ副領域を金属接触要素から隔離する電気絶縁層を備え得る。金属接触要素は、半導体ボディの第１の主面と第２の主面との間の直接的な電気接続を形成する。この直接的な電気接続は、半導体ボディにおいて、ｐ型ドープ副領域およびｎ型ドープ副領域によって形成されたダイオード部分と並列で形成される。このように、本半導体チップは、特にＥＳＤ保護ダイオードとしてのダイオード機能を一方で含み、かつ、金属接触要素による直接的な電気接続を他方で含む。
【００１５】
さらなる実施形態によれば、金属接触要素は、半導体ボディの第１の主面から第２の主面まで延在する開口部に配置される。したがって、この目的のために、半導体ボディには、第１の主面から第２の主面まで延在する開口部であって、金属接触要素が配置される開口部が設けられ得る。
【００１６】
さらなる実施形態によれば、第２の導電型の副領域は、第２の主面に形成される。第１の主面の、開口部を取り囲みかつ開口部に隣接する表面領域には、熱酸化によって電気絶縁層が設けられるか、または、ドーピング方法によって第２の導電型でドープされる。これにより、第１の主面の、開口部を取り巻きかつ開口部に隣接する表面領域に電極層等の電気接続要素を形成することができる（この電極層は、金属接触要素に電気的に接触するが、半導体ボディの第１の導電型の副領域からは電気的に隔離される）。
【００１７】
さらなる実施形態によれば、開口部は壁部を備え、電気絶縁層がこの壁部に形成される。電気絶縁層は、例えば、二酸化シリコン等の電気絶縁材料を被着することによって形成され得る。さらに、電気絶縁層は、例えば、半導体ボディの材料の酸化（例えば、熱酸化）によって形成される。これにより、シリコンベースの半導体ボディの場合、熱酸化によってシリコン酸化物の電気絶縁層が設けられる壁部が形成され得る。
【００１８】
さらなる実施形態によれば、電気接触要素は、半導体ボディの各主面を接続する側面に配置される。換言すれば、半導体ボディは、第１の主面と第２の主面を接続する少なくとも１つの側面であって、金属接触要素が配置される側面を備える。
【００１９】
さらなる実施形態によれば、例えば銅および／もしくはニッケルを含み得るか、または、銅および／もしくはニッケルからなり得る金属接触要素は、半導体ボディの開口部に、または、半導体ボディの第１の主面と第２の主面とを接続する側面にガルバニック堆積法（galvanic deposition）またはめっき法によって設けられる。
【００２０】
さらなる実施形態によれば、複数の半導体チップが複合体（composite）として設けられる。この目的のために、特に、半導体ウェハとして構成された半導体ボディが設けられ、この半導体ウェハには、所望のドーピングを含む複数の副領域、ならびに、任意選択的に開口部および／またはトレンチが互いに隣り合って形成される（これら副領域ならびに開口部および／またはトレンチの中または間に金属接触要素が設けられる）。所望の副領域および金属接触要素の形成後に半導体ウェハを個片化することによって、複数の同様の半導体チップが形成され得る。
【００２１】
さらなる実施形態によれば、半導体ボディを設けた後、半導体ボディには、トレンチが一方側から設けられることによって、トレンチによって互いに分離された突出部が形成される。このトレンチおよび突出部を有する側は、大面積に亘って第２の導電型の副領域として形成される。換言すれば、第２の導電型の副領域は、半導体ボディの、トレンチとトレンチの間に配置された突出部とを有するように構成された表面（好ましくは、全表面）に亘って延在する。トレンチの間で、金属接触要素が第２の導電型の副領域における突出部に設けられ得る。トレンチに沿って半導体ボディを個片化することによって、複数の半導体チップを製造することができ、これら半導体チップの第１のおよび第２の主面は少なくとも部分的にこの個片化によって形成される。
【００２２】
さらなる実施形態によれば、オプトエレクトロニクス装置が、上記説明に係る半導体チップを備える。さらに、オプトエレクトロニクス装置は、動作時に光を検出または出射するように構成されたオプトエレクトロニクス半導体部品であって、２つの互いに対向する主面を備え、この主面の一方は光を透過させるオプトエレクトロニクス半導体部品を備える。オプトエレクトロニクス半導体部品は、特に、オプトエレクトロニクス半導体チップ（例えば、発光ダイオードチップ、レーザダイオードチップまたはフォトダイオードチップ）の形をとり得る。特に、オプトエレクトロニクス半導体部品は、両主面から電気的に接触されるように構成され得る結果、オプトエレクトロニクス半導体部品は、オプトエレクトロニクス半導体部品の電気的接触のために２つの互いに対向する主面に電気接続の可能化手段を有する。
【００２３】
さらなる実施形態によれば、オプトエレクトロニクス装置は、半導体チップおよびオプトエレクトロニクス半導体部品の各主面を接続する側面を密着状に包囲するパッケージ体を備える。これは、換言すれば、パッケージ体が半導体チップおよびオプトエレクトロニクス半導体部品を共にそれらの側面に亘って固定する一方、半導体チップおよびオプトエレクトロニクス半導体部品の主面の少なくとも一部にはパッケージ体の材料が存在しなくてもよいことを意味している。特に成形体（molding）として具現化されるパッケージ体は、半導体チップおよびオプトエレクトロニクス半導体部品の側面を、特に、直接的におよび密着状に被覆し得る。この場合、パッケージ体は特に、半導体チップおよびオプトエレクトロニクス半導体部品に接して成形され得、かつ、半導体チップおよびオプトエレクトロニクス半導体部品を横方向において取り囲み得る。本明細書において「横方向」とは、半導体チップおよびオプトエレクトロニクス半導体部品の主面の広がりの主平面に平行な方向を意味するものと理解される。半導体チップおよびオプトエレクトロニクス半導体部品の側面は、パッケージ体の高さが半導体チップおよび／またはオプトエレクトロニクス半導体部品の高さ以下であり得るように、全体的に、または、一定部分に亘ってのみパッケージ体によって被覆され得る。さらに、パッケージ体は、少なくとも１つの主面において半導体チップおよび／またはオプトエレクトロニクス半導体部品を越えて突出していてもよく、したがってパッケージ体の高さの方が大きくなり得る。
【００２４】
パッケージ体は、例えば、プラスチック材料（シリコーン、エポキシド、シリコーンおよびエポキシドのハイブリッド材料、ポリエステル）または低融点ガラスもしくは低融点ガラスセラミックを含み得る。本明細書において「低融点」とは、半導体チップおよびオプトエレクトロニクス半導体部品がダメージを受けない温度での成形プロセスにおいて加工され得るガラスおよびガラスセラミックを意味する。特に、パッケージ体は、機械的安定化要素を形成し得、この機械的安定化要素によって、オプトエレクトロニクス装置の安定性が実質的にもたらされる。パッケージ体は、特に、射出成形、キャスト法（casting）、加圧成形（pressing）、フォイル積層（foil lamination）等の成形プロセスによって製造され得る。例えば、パッケージ体は、フォイルアシストトランスファー成形プロセス（foil-assisted transfer molding process）等のトランスファー成形プロセスによって形成され得る。パッケージ体の一製造方法が、例えば、国際公開第２０１１／０１５４４９号に記載され、この文書の開示内容は、全体として参照により本明細書に含まれる。
【００２５】
さらなる実施形態によれば、２つの互いに隔離された電気接続要素がオプトエレクトロニクス半導体部品の透光性主面とは反対側の実装側でパッケージ体に配置されている。換言すれば、オプトエレクトロニクス装置は、オプトエレクトロニクス半導体部品の透光性主面とは反対側の実装側に２つの互いに隔離された電気接続要素を備える。実装側の電気接続要素は、半導体チップとオプトエレクトロニクス半導体部品とを相互に並列接続することに役立つ。これは、換言すれば、実装側の電気接続要素の一方が半導体チップの実装側の主面に亘って、および、オプトエレクトロニクス半導体部品の実装側の主面に亘って少なくとも部分的に延在することにより２つの主面同士を電気接続することを意味する。それに対して、他方の接続要素は、半導体チップの実装側の主面のみに配置されている。特に、接続要素の一方は、半導体チップの半導体ボディのｐ型ドープ副領域とｎ型ドープ副領域とによって形成されたダイオードに電気接続され、他方の接続要素は、金属接触要素に接続されている。
【００２６】
さらなる実施形態によれば、さらなる電気接続要素がオプトエレクトロニクス装置のパッケージ体の実装側とは反対側の上部に配置され、このさらなる電気接続要素は、半導体チップの、オプトエレクトロニクス装置の上部側の主面をオプトエレクトロニクス半導体部品の透光性主面に電気接続している。この場合、オプトエレクトロニクス装置の上部のさらなる電気接続要素は、半導体チップのダイオード部分と金属接触要素とを電気接続し得る。
【００２７】
電気接続要素は、例えば、銅および／またはニッケルを含み得、例えば蒸着またはガルバニック堆積法によって設けられる。
【００２８】
本明細書に記載の半導体チップによって、例えば本明細書に記載のオプトエレクトロニクス装置用の単一部品であって、ＥＳＤ保護ダイオードの機能、および、互いに対向する両主面の間において本半導体チップとの直接的な電気的な並列接続を提供する単一部品が提供可能である。電気ブッシングおよび保護ダイオードが別個の部品として製造および位置決めされなければならない従来の装置に比して、本明細書に記載の半導体チップを使用することによってこの労力を低減することができる。オプトエレクトロニクス半導体部品に加えて単一のチップのみを位置決めすればよいからである。
【００２９】
さらなる利点、有利な実施形態、および、さらなる発展形態が、各図との関連において以下に説明する例示的な実施形態によって明らかになる。
【図面の簡単な説明】
【００３０】
【図１Ａ】例示的な実施形態に係る半導体チップの製造方法の方法ステップの概略図である。
【図１Ｂ】例示的な実施形態に係る半導体チップの製造方法の方法ステップの概略図である。
【図１Ｃ】例示的な実施形態に係る半導体チップの製造方法の方法ステップの概略図である。
【図１Ｄ】例示的な実施形態に係る半導体チップの製造方法の方法ステップの概略図である。
【図１Ｅ】例示的な実施形態に係る半導体チップの製造方法の方法ステップの概略図である。
【図１Ｆ】例示的な実施形態に係る半導体チップの製造方法の方法ステップの概略図である。
【図１Ｇ】例示的な実施形態に係る半導体チップの製造方法の方法ステップの概略図である。
【図２Ａ】さらなる例示的な実施形態に係る半導体チップを有するオプトエレクトロニクス装置の概略図である。
【図２Ｂ】さらなる例示的な実施形態に係る半導体チップを有するオプトエレクトロニクス装置の概略図である。
【図２Ｃ】さらなる例示的な実施形態に係る半導体チップを有するオプトエレクトロニクス装置の概略図である。
【図３Ａ】さらなる例示的な実施形態に係る半導体チップの製造方法の方法ステップの概略図である。
【図３Ｂ】さらなる例示的な実施形態に係る半導体チップの製造方法の方法ステップの概略図である。
【図３Ｃ】さらなる例示的な実施形態に係る半導体チップの製造方法の方法ステップの概略図である。
【図３Ｄ】さらなる例示的な実施形態に係る半導体チップの製造方法の方法ステップの概略図である。
【図３Ｅ】さらなる例示的な実施形態に係る半導体チップの製造方法の方法ステップの概略図である。
【図４】さらなる例示的な実施形態に係る半導体チップを有するオプトエレクトロニクス装置の一部分の概略図である。
【発明を実施するための形態】
【００３１】
例示的な各実施形態および各図において、同一の、同様の、または、同じ作用の要素には、それぞれ、同じ参照番号が付されている。図示した要素とそれら要素の互いに対する大きさの比は、正しい縮尺ではないものとみなされたい。むしろ、個々の要素（例えば、各層、各部品、各装置、および、各領域）は、より改良して例示しかつ／または理解しやすくするために誇張した大きさで示され得る。
【００３２】
図１Ａ〜図１Ｇは、静電気放電に対する保護を提供するように構成された半導体チップ１０の製造方法の方法ステップを示す。特に、図１Ｅの断面図および図１Ｆの平面図で示し、かつ、さらに図１Ｇの等価回路図で示す半導体チップ１０には、ＥＳＤ保護ダイオードとして構成されたダイオード部分が設けられており、したがって半導体チップ１０は、特にＥＳＤ保護ダイオードとして構成されている。
【００３３】
第１の方法ステップでは、図１Ａに示すように、第１の導電型でドープされた半導体ボディ１が設けられる。半導体ボディ１の副領域には、第１の導電型とは異なる第２の導電型が付与される。第１のおよび第２の導電型はｐ型ドーピングおよびｎ型ドーピングから選択される。
【００３４】
図の例示的な実施形態において、半導体ボディ１はシリコンを含み、半導体ボディ１は実質的にシリコンからなる。これは、半導体ボディ１が第１の導電型のドーピング（図の例示的実施形態ではｐ型ドーピング）を含むシリコンを含むことを意味する。半導体ボディ１の副領域を第２の導電型でドープすること（図の例示的な実施形態ではｎ型ドーピング）によって、ｎ型ドープ副領域３が形成され、半導体ボディの残部はｐ型ドープ副領域２を形成する。副領域２および３の導電型は、現在の説明とは反対であってもよい。半導体ボディ１のドーピング（すなわち、ｐ型ドープ副領域２のｐ型ドーピングおよびｎ型ドープ副領域３のｎ型ドーピング）は、製造されるＥＳＤ保護ダイオードの降伏電圧に関する要件に応じて決定される。
【００３５】
図の例示的な実施形態では直方体形状の半導体ボディ１は、例えばシリコンウェハ等の半導体ウェハの一部であってもよい（この半導体ウェハの複数の互いに隣接配置された領域において、本明細書に記載の方法ステップが実行される）。次いで、このウェハを次に個片化することによって複数の半導体チップ１０が形成され得る。
【００３６】
半導体ボディ１は、第１の主面１２および第２の主面１３を備え、第２の主面１３は第１の主面１２とは反対側に配置されている。ｐ型ドープ副領域２は、第１の主面１２の少なくとも一部（図の例示的な実施形態では第１の主面１２の全体）を形成し、ｎ型ドープ副領域３は、第２の主面１３の一部を形成する。ｎ型ドープ副領域３が第２の主面１３の限られたエリアのみにおいて形成されるため、ｐ型ドープ副領域２は、第１の主面１２から第２の主面１３まで延在する。
【００３７】
図１Ｂに示すさらなる方法ステップでは、第１の主面１２の一領域に電気絶縁層が設けられることによって電気絶縁領域４が形成される。電気絶縁領域４は、ｎ型ドープ副領域３に対して横方向にオフセットされる。本明細書において「横方向」とは、主面１２，１３に平行な方向を意味するものと理解される。電気絶縁領域４は、例えば、半導体ボディ１のシリコンの熱酸化等の酸化によって形成され得る。代替的に、例えば二酸化シリコンの電気絶縁層を絶縁領域４として第１の主面１２に設けることもできる。さらに、副領域２の導電型とは異なる導電型（すなわち、図の例示的な実施形態ではｎ型ドーピング）で領域４をドープすることもできる。したがって、電気絶縁領域４の代わりに、第１の主面１２のｎ型ドープ領域を第２の主面１３のｎ型ドープ領域３に対して横方向にオフセットすることもできる。
【００３８】
図１Ｃに示すさらなる方法ステップでは、第１の主面１２から第２の主面１３まで延在する開口部５が電気絶縁領域４を貫通して半導体ボディ１に形成される。
【００３９】
ｎ型ドープ副領域３のおよび開口部５の構成は、従来の半導体加工方法を使用して、この場合、特に従来のシリコン技術を使用して形成され得る。一例を挙げると、ｎ型ドープ副領域３は、拡散ドーピングによって形成され得る。
【００４０】
図１Ｄに示すさらなる方法ステップでは、開口部５は、半導体ボディ１から、特にｐ型ドープ副領域２から電気的に絶縁される。この目的のために、開口部５の壁部に熱酸化によって電気絶縁層６が設けられる。代替として、電気絶縁層６を、開口部５の壁部に被着することもできる。
【００４１】
次いで、開口部５は、図１Ｅに示すさらなる方法ステップにおいて金属で再充填され、その結果、半導体ボディ１の第１の主面１２と第２の主面１３とを互いに接続する金属接触要素７が開口部に形成される。例えばガルバニック堆積法またはめっき法によって形成されかつニッケルおよび／または銅を含み得る金属接触要素７は、完成後の半導体チップ１０において、ｐ型ドープ副領域２およびｎ型ドープ副領域３によって形成されたダイオード部分と隣り合った、半導体ボディ１を貫通する電気的ビアの形をとる。
【００４２】
図１Ｅの断面図に加え、図１Ｆは、半導体チップ１０を第２の主面１３の平面図で示す。図１Ｇは、副領域２，３によって形成されたＥＳＤ保護ダイオードおよび金属接触要素７によって形成された電気ブッシングを有する半導体チップ１０の対応する等価回路図を示す。
【００４３】
電気絶縁領域４によって、金属接触要素７は、第１の主面１２においてはｐ型ドープ副領域２から電気的に絶縁され、その結果、第１の主面１２においてダイオードと電気ブッシングとは互いに別々に電気接続され得る。
【００４４】
図２Ａ〜図２Ｃは、上述の例示的な実施形態に係る半導体チップ１０を備えるオプトエレクトロニクス装置１００の様々な図および等価回路図を示す。ここで、図２Ａは、オプトエレクトロニクス装置１００の、半導体チップ１０の第２の主面１３側の上部の平面図に対応し、図２Ｂは、オプトエレクトロニクス装置１００の、半導体チップ１０の第１の主面１２側の実装側の平面図である。
【００４５】
オプトエレクトロニクス装置１００は、半導体チップ１０に加えて、動作時に光を検出または出射するように設計されたオプトエレクトロニクス半導体部品２０を備える。図の例示的な実施形態では、オプトエレクトロニクス半導体部品２０は、単なる一例として、オプトエレクトロニクス装置１００の上部側の透光性主面を備える発光ダイオードチップとして構成されている（オプトエレクトロニクス半導体部品２０は、この透光性主面を介して動作時に光を出射し得る）。図の例示的な実施形態では、波長変換要素２１が半導体部品２０の透光性主面にさらに設けられている。この波長変換要素２１は、動作時にオプトエレクトロニクス半導体部品が発生させた光の一部を異なる波長の光に変換し得る。図の例示的な実施形態の代わりに、オプトエレクトロニクス半導体部品２０は、例えばレーザダイオードチップまたはフォトダイオードチップの形態もとり得る。さらに、例えば拡散要素および／またはレンズ等のさらなる光学部品または他の光学部品もオプトエレクトロニクス半導体部品２０に亘って配置され得る。オプトエレクトロニクス半導体部品２０は、主面のそれぞれにおいて電気的に接触され、その結果、半導体部品２０は、半導体部品２０の上部および底部のそれぞれに例えば電極層の形の電気接続のオプションを有する。
【００４６】
オプトエレクトロニクス装置１００は、半導体チップ１０およびオプトエレクトロニクス半導体部品２０の各側面を密着状に包囲するパッケージ体２２をさらに備える。半導体チップ１０およびオプトエレクトロニクス半導体部品２０の側面は、それぞれの主面同士を接続する各面である。
【００４７】
パッケージ体２２は、特に、プラスチック材料または低融点ガラスまたは低融点ガラスセラミックの成形体の形態をとり得、かつ、導入部分において記載した成形プロセスを使用して製造され得る。この成形プロセスによって、半導体チップ１０およびオプトエレクトロニクス半導体部品２０は、パッケージ体２２の材料の中に封止されている。
【００４８】
パッケージ体は、半導体チップ１０およびオプトエレクトロニクス半導体部品２０と共に「埋め込み型ウェハレベル」部品（“Embedded Wafer Level” component）を形成している。この「埋め込み型ウェハレベル」部品は、複数のそのような部品を有する複合体として製造され得、この複合体は、パッケージ体の材料を個々のオプトエレクトロニクス装置１００にダイシングすることによって分割され得る。したがって、パッケージ体２２は、複数の半導体チップ１０およびオプトエレクトロニクス半導体部品２０が配置された人工ウェハ（artificial wafer）を複合体として形成している。
【００４９】
図２Ｂに示すオプトエレクトロニクス装置１００の実装側では、２つの互いに隔離された電気接続要素２３，２４が配置されており、これら電気接続要素２３，２４は、例えば銅および／またはニッケルを含むかまたは銅および／またはニッケルからなる電極層の形をとる。ここで、電気接続要素２３は、半導体チップ１０の実装側の第１の主面１２の一部と、オプトエレクトロニクス半導体部品２０の実装側の主面の一部とに亘って延在していることによって、これら主面は互いに電気接続されている。換言すれば、オプトエレクトロニクス半導体部品２０の後部（すなわち、透光性主面の反対側）が半導体チップ１０のｐ型ドープ副領域２に電気接続されている。オプトエレクトロニクス装置１００の実装側のさらなる接続要素２４は、電気絶縁領域４に配置され、したがって、金属接触要素７のみに電気的に接触している。
【００５０】
図２Ａから明らかであるように、さらなる電極層の形をとるさらなる電気接続要素２５がオプトエレクトロニクス装置１００の実装側とは反対側の上部に配置されている。この電極層は、ｎ型ドープ副領域３を金属接触要素７とオプトエレクトロニクス半導体部品２０の上部との両方に電気接続している。この場合、電気接続要素２５は、半導体チップ１０の第２の主面１３の上の適切な絶縁層（不図示）によってｐ型ドープ副領域２から電気的に絶縁され得る。
【００５１】
図２Ａおよび図２Ｂにおいて、また、図２Ｃの等価回路図においても同様に視認されるように、オプトエレクトロニクス半導体部品２０は、半導体部品２０のｐ型側である前部（すなわち、透光性主面）において金属接触要素７を介して後部に接続している。同時に、半導体部品２０のｐ型側は、半導体チップ１０のダイオード部分のｎ型ドープ副領域３に電気接続している。したがって、後部において、オプトエレクトロニクス半導体部品２０のｎ型側は、ｐ型ドープ副領域２に、ひいては半導体チップ１０のダイオード部分のｐ型側に接続する一方、ｐ型ドープ副領域２から隔離された金属貫通ビアの形をとる金属接触要素７は、オプトエレクトロニクス半導体部品２０のｐ型側との接触部を形成している。電気ブッシングがＥＳＤチップとは別個に製造および位置決めされなければならない対応する既知の装置に比して、本明細書において示したオプトエレクトロニクス装置１００の場合に行なわなければならないことは、オプトエレクトロニクス半導体部品２０の他に、ＥＳＤ保護機能とＥＳＤチップから電気的に隔離された金属ブッシングの機能との両機能を有する半導体チップ１０の形態をとる単一部品を位置決めすることのみである。
【００５２】
図３Ａ〜図３Ｅは、半導体チップ１０の製造方法のさらなる例示的な実施形態を示す。
【００５３】
図３Ａに示す第１の方法ステップでは、図１Ａ〜図１Ｇの方法のように、第１の導電型でドープされた半導体ボディ１が設けられる。上述の例示的な実施形態と同様に、半導体ボディ１は、ｐ型にドープされたシリコンを含み得る。半導体ボディ１は、図の例示的な実施形態では、複数の半導体チップ１０を製造するために設けられる半導体ウェハとして構成される。
【００５４】
図３Ｂに示すさらなる方法ステップでは、半導体ボディ１には、一方の側からトレンチ３１と、各トレンチ３１の間に配置される突出部３２とが設けられる。トレンチ３１は、例えばエッチング方法によって形成され得る。突出部３２は、トレンチ３１によって互いに分離される。
【００５５】
図３Ｃに示すさらなる方法ステップでは、トレンチ３１および突出部３２を有する側は、大面積に亘って第２の導電型の副領域として形成される。図の例示的な実施形態では、半導体ボディ１のトレンチ３１および突出部３２によって形成された全表面に、ｎ型ドープ副領域３が、対応するｎ型ドーピングによって形成される一方、半導体ボディ１の残部がｐ型ドープ副領域２を形成する。
【００５６】
図３Ｄに示すさらなる方法ステップでは、突出部３２の上部にメタライゼーションが設けられる。特に、複数の金属接触要素７が、例えばガルバニック堆積法またはめっき法によってｎ型ドープ副領域３におけるトレンチ３１の間の突出部に形成される。
【００５７】
さらなる方法ステップでは、依然として半導体ウェハの形態の半導体ボディ１は、複数の半導体チップ１０が製造されるようにトレンチ３１に沿った分割線９（図３Ｄに一例として示す）に沿って個片化され、半導体チップ１０の第１のおよび第２の主面がこの個片化によって少なくとも部分的に形成される。図３Ｅは、例えば高さＨが１２０μｍであり、長さＬが２００μｍである（高さＨおよび長さＬは、明確にするために図３Ｄにも示してある）対応する半導体チップ１０を示す。
【００５８】
図４は、図３Ａ〜図３Ｅの方法を用いて製造した半導体チップ１０を有するオプトエレクトロニクス装置１００の一部の概略図である。半導体チップ１０は、パッケージ体２２によって形成された人工ウェハに傾けて導入されており、図１Ａ〜図１Ｇと関連して記載した半導体チップ１０と同様に、ＥＳＤ保護機能およびブッシングを提供し得る。図４のオプトエレクトロニクス装置１００は、図２Ａ〜図２Ｃに示す例示的な実施形態の修正形態を構成し、半導体チップ１０が配置された領域を断面図で示すのみである。
【００５９】
電気接続要素２３，２４，２５は、図２Ａ〜図２Ｃの例示的な実施形態の電気接続要素２３，２４，２５に対応し、この場合、図４は、第２の主面１３においてｐ型ドープ副領域２を電気接続要素２５から絶縁するための電気絶縁層２６を追加的に示している。
【００６０】
各図と関連して説明した例示的な実施形態は、代替的または追加的にこの説明の導入部分に係るさらなる特徴を含み得る。
【００６１】
本発明は、例示的実施形態を参照してなされた説明によって、かかる例示的実施形態に制限されない。むしろ、本発明は、任意の新規な特徴および特徴の任意の組合せ（特に、請求項中の特徴の任意の組合せを含む）を、当該特徴または組合せ自体が請求項または例示的実施形態に明示的に特定されていないとしても包含するものである。
【００６２】
本特許出願は、独国特許出願第１０２０１４１０５１８８．２号の優先権を主張し、その開示内容は参照によって本明細書に含まれる。
【図１Ａ】
0006346961.tif 000002
【図１Ｂ】
0006346961.tif 000003
【図１Ｃ】
0006346961.tif 000004
【図１Ｄ】
0006346961.tif 000005
【図１Ｅ】
0006346961.tif 000006
【図１Ｆ】
0006346961.tif 000007
【図１Ｇ】
0006346961.tif 000008
【図２Ａ】
0006346961.tif 000009
【図２Ｂ】
0006346961.tif 000010
【図２Ｃ】
0006346961.tif 000011
【図３Ａ】
0006346961.tif 000012
【図３Ｂ】
0006346961.tif 000013
【図３Ｃ】
0006346961.tif 000014
【図３Ｄ】
0006346961.tif 000015
【図３Ｅ】
0006346961.tif 000016
【図４】
0006346961.tif 000017