(57)【特許請求の範囲】
【請求項１】
スタックドシリコンインターコネクト技術（ＳＳＩＴ）製品のための基板レスインターポーザであって、
複数の金属層を備え、前記金属層の少なくとも最下層は複数の金属セグメントを備え、前記複数の金属セグメントの各々は前記金属層の前記最下層の上面および底面の間に形成され、前記金属セグメントは前記最下層における誘電材料によって分離され、前記基板レスインターポーザは、
前記最下層の前記底面上に形成される誘電層をさらに備え、前記誘電層は前記最下層内の前記複数の金属セグメントの少なくともいくつかへの接触を提供するために１つまたは複数の開口部を含み、
前記誘電層における前記１つまたは複数の開口部に空間的に対応する１つまたは複数の開口部を有するパッシベーション層をさらに備え、前記パッシベーション層は前記誘電層上に形成され、
前記金属層の前記最下層内の前記複数の金属セグメントの前記少なくともいくつかに、前記パッシベーション層における前記１つまたは複数の開口部を通じて接触するアンダーバンプ金属層をさらに備え、前記アンダーバンプ金属層は前記金属層の前記最下層上に形成され、前記パッシベーション層の一部にかぶさり、前記アンダーバンプ金属層は、はんだバンプを受けるように構成される、基板レスインターポーザ。
【請求項２】
前記複数の金属セグメントは銅を備える、請求項１に記載の、基板レスインターポーザ。
【請求項３】
前記基板レスインターポーザは、前記金属層の最上層の上面上の複数のＩＣダイを支持するよう構成される、請求項１または請求項２に記載の、基板レスインターポーザ。
【請求項４】
前記複数のＩＣダイは、異種のＩＣダイまたは同種のＩＣダイを備える、請求項３に記載の、基板レスインターポーザ。
【請求項５】
前記金属層の前記最下層内の異なるグループの前記複数の金属セグメントは、複数のＩＣダイに各々対応する、請求項３または請求項４に記載の、基板レスインターポーザ。
【請求項６】
前記複数の前記金属層の各々は、複数の金属セグメント備え、前記金属層の１つの中の前記金属セグメントの数は前記金属層の別の１つの中の前記金属セグメントの数とは異なる、請求項１から請求項５のいずれか１項に記載の、基板レスインターポーザ。
【請求項７】
基板レスインターポーザを用いてスタックドシリコンインターコネクト技術（ＳＳＩＴ）製品を形成するための方法であって、
基板上に誘電層を形成することと、
前記誘電層上に複数の金属層を形成することとを備え、少なくとも前記金属層の最下層は複数の金属セグメントを備え、前記金属セグメントの各々は前記金属層の前記最下層の上面および底面の間に形成され、前記金属セグメントは前記最下層において誘電材料によって分離され、前記方法は、
前記複数の金属層の最上の金属層の上面上に複数のＩＣダイを配置することと、
前記基板を除去することと、
前記複数の金属層の前記最下層内の前記複数の金属セグメントの少なくともいくつかへの接触を提供するために、１つまたは複数の開口部を前記誘電層に形成することとをさらに備え、前記１つまたは複数の開口部を有する前記誘電層および前記複数の金属層は前記基板レスインターポーザを形成し、前記方法は、
前記誘電層において前記１つまたは複数の開口部を形成した後にパッシベーション層を前記誘電層上に形成することをさらに備え、前記パッシベーション層は前記誘電層における前記１つまたは複数の開口部に空間的に対応する１つまたは複数の開口部を含み、前記基板レスインターポーザは前記パッシベーション層をさらに含み、前記方法は、
前記１つまたは複数の金属層の前記最下層上にアンダーバンプ金属（ＵＢＭ）層を形成することをさらに備え、前記アンダーバンプ金属層は前記最下層内の前記複数の金属セグメントの前記少なくともいくつかに接触し、前記アンダーバンプ金属層は前記金属層の前記最下層上に形成され、前記パッシベーション層の一部にかぶさり、前記アンダーバンプ金属層は、はんだバンプを受けるように構成され、前記基板レスインターポーザは、前記ＵＢＭ層をさらに含み、
前記ＳＳＩＴ製品を形成するために、パッケージ基板上に前記基板レスインターポーザを配置することを備える、方法。
【請求項８】
前記基板を除去する行為は、
機械研磨プロセスを使用して前記基板を薄くすることと、
前記薄くされた基板をエッチングプロセスを使用して除去することとを備える、請求項７に記載の方法。
【請求項９】
前記複数のＩＣダイは異種のＩＣダイまたは同種のＩＣダイを備える、請求項７または請求項８に記載の方法。
【請求項１０】
Ｃ４バンプを使用して前記ＳＳＩＴ製品を形成するために前記基板レスインターポーザを前記パッケージ基板上に固定することをさらに備える、請求項７から請求項９のいずれか１項に記載の方法。
【請求項１１】
前記１つまたは複数の金属層の前記最下層内の前記複数の金属セグメントの異なるグループは前記複数のＩＣダイに各々対応する、請求項７から請求項１０のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
本明細書に記載の実施形態は、スタックドシリコンインターコネクト技術（ＳＳＩＴ）製品に関し、特にＳＳＩＴ製品の基板レスインターポーザ技術に関する。
【背景技術】
【０００２】
背景技術
スタックドシリコンインターコネクト技術（ＳＳＩＴ）は、インターポーザおよびパッケージ基板を含む単一のパッケージに複数の集積回路（ＩＣ）のダイをパッケージすることを伴う。ＳＳＩＴを利用することは、ＦＰＧＡなどのＩＣ製品を、高密度、低電力、高機能化、低コストかつ市場への迅速性の利点を有する用途特定のプラットフォーム・ソリューションに拡張する。
【０００３】
従来、ＳＳＩＴ製品は、スルーシリコンビア（ＴＳＶ）を有するインターポーザ基板層と、インターポーザ基板層の上に構築された追加の金属層と、を含むインターポーザを用いて実現される。インターポーザは、ＩＣダイおよびパッケージ基板間の接続性を提供する。しかし、ＳＳＩＴ製品のためのＴＳＶを有するインターポーザ基板層を作製することは複雑なプロセスである。これは、インターポーザ基板層内にＴＳＶを形成することと、背面薄化および化学蒸着（ＣＶＤ）または化学的機械的平坦化（ＣＭＰ）を行うことと、薄いウェハの取り扱いを提供することとが含まれる、ＴＳＶを有するインターポーザ基板層を形成するために必要ないくつかの製造ステップのためである。したがって、スルーシリコンビア（ＴＳＶ）を有するインターポーザ基板層を持つインターポーザを含むＳＳＩＴ製品を形成することは、特定の用途のためには望ましくないかもしれない。
【発明の概要】
【課題を解決するための手段】
【０００４】
概要
スタックドシリコンインターコネクト技術（ＳＳＩＴ）製品のための基板レスインターポーザは、複数の金属層を含み、金属層の少なくとも最下層は複数の金属セグメントを備え、複数の金属セグメントの各々は金属層の最下層の上面および底面の間に形成され、金属セグメントは最下層における誘電材料によって分離され、基板レスインターポーザは、最下層の底面上に形成される誘電層をさらに備え、誘電層は最下層内の複数の金属セグメントの少なくともいくつかへの接触を提供するために１つまたは複数の開口部を含む。
【０００５】
必要に応じて、複数の金属セグメントは、銅を含んでもよい。
必要に応じて、基板レスインターポーザはまた、誘電層における１つまたは複数の開口部に空間的に対応する１つまたは複数の開口部を有するパッシベーション層をさらに含んでもよく、パッシベーション層は誘電層上に形成される。
【０００６】
必要に応じて、基板レスインターポーザはまた、最下層内の複数の金属セグメントの少なくともいくつかに接触するアンダーバンプ金属（ＵＢＭ）層をさらに含んでもよく、ＵＢＭ層は最下層上に形成される。
【０００７】
必要に応じて、基板レスインターポーザは、金属層の最上層の上面上の複数のＩＣダイを支持するよう構成されてもよい。
【０００８】
必要に応じて、複数のＩＣダイは、異種のＩＣダイを含んでもよい。
必要に応じて、複数のＩＣは、同種のＩＣダイを含んでもよい。
【０００９】
必要に応じて、金属層の最下層内の複数の金属セグメントの異なるグループは、複数のＩＣダイにれぞれ対応してもよい。
【００１０】
必要に応じて、異なるグループの複数の金属セグメントは、それぞれ異なるセグメント密度を有してもよい。
【００１１】
必要に応じて、複数の金属層の各々は、複数の金属セグメントを含んでもよく、金属層の１つの中の金属セグメントの数は金属層の別の１つの中の金属セグメントの数とは異なってもよい。
【００１２】
基板レスインターポーザを用いてスタックドシリコンインターコネクト技術（ＳＳＩＴ）製品を形成するための方法は、基板上に誘電層を形成することと、誘電層上に複数の金属層を形成することとを含み、少なくとも金属層の最下層は複数の金属セグメントを備え、金属セグメントの各々は金属層の最下層の上面および底面の間に形成され、金属セグメントは最下層において誘電材料によって分離され、方法は、複数の金属層の最上の金属層の上面上に複数のＩＣダイを配置することと、複数の金属層の最下層内の複数の金属セグメントの少なくともいくつかへの接触を提供するために、１つまたは複数の開口部を誘電層に形成することとをさらに含み、１つまたは複数の開口部を有する誘電層および複数の金属層は基板レスインターポーザを形成し、方法は、ＳＳＩＴ製品を形成するために、パッケージ基板上に基板レスインターポーザを配置することをさらに含む。
【００１３】
必要に応じて、基板を除去する行為は、機械研磨プロセスを使用して基板を薄くすることと、薄くされた基板をエッチングプロセスを使用して除去することとを含んでもよい。
【００１４】
必要に応じて、複数のＩＣダイは、異種のＩＣダイを含んでもよい。
必要に応じて、複数のＩＣダイは、同種のＩＣダイを含んでもよい。
【００１５】
必要に応じて、方法は、Ｃ４バンプを使用してＳＳＩＴ製品を形成するために基板レスインターポーザをパッケージ基板上に固定することをさらに含んでもよい。
【００１６】
必要に応じて、方法は、誘電層において１つまたは複数の開口部を形成した後にパッシベーション層を誘電層上に形成することをさらに含んでもよく、パッシベーション層は誘電層における１つまたは複数の開口部に空間的に対応する１つまたは複数の開口部を含み、基板レスインターポーザはパッシベーション層をさらに含む。
【００１７】
必要に応じて、方法は、１つまたは複数の金属層の最下層上にアンダーバンプ金属（ＵＢＭ）層を形成することをさらに含んでもよく、アンダーバンプ金属層は最下層内の複数の金属セグメントの少なくともいくつかに接触し、基板レスインターポーザは、ＵＢＭ層をさらに含む。
【００１８】
必要に応じて、１つまたは複数の金属層の最下層内の異なるグループの複数の金属セグメントは複数のＩＣダイにそれぞれ対応してもよい。
【００１９】
必要に応じて、異なるグループの複数の金属のセグメントは、各々異なるセグメント密度を有してもよい。
【００２０】
必要に応じて、複数の金属層の各々は、複数の金属セグメントを含んでもよく、１つの金属層の金属セグメントの数は、別の金属層の金属セグメントの数と異なっていてもよい。
【００２１】
スタックドシリコンインターコネクト技術（ＳＳＩＴ）製品のための基板レスインターポーザは、複数の金属層を含んでもよく、少なくとも金属層の最下層は複数の金属セグメントを備え、複数の金属セグメントの各々は、金属層の最下層の上面および底面の間に形成され、金属セグメントは、最下層において誘電材料によって分離されており、方法は最下層の底面上に形成された誘電層をさらに含み、誘電層は最下層内の複数の金属のセグメントの少なくともいくつかへの接触を提供するための１つまたは複数の開口部を含み、基板レスインターポーザは、金属層の最上層の上面上の複数のＩＣダイを支持するように構成され、金属層の最下層内の異なるグループの複数の金属セグメントは、複数のＩＣダイに各々対応する。
【００２２】
他のさらなる態様および特徴は、以下の詳細な説明を読むことから明らかとなるであろう。
【００２３】
図面の簡単な説明
図面は、本明細書に記載の様々な機能の設計および効用を説明し、同様の要素は共通の参照番号で参照されている。これらの図面は、必ずしも一定の縮尺で描かれていない。優れた上記および他の利点および目的が得られる方法を理解するために、より具体的な説明が与えられ、添付の図面に例示される。これらの図面は、単に例示的な特徴を示しており、したがって、特許請求の範囲を限定するものと考えるべきではない。
【図面の簡単な説明】
【００２４】
【図１】スルーシリコンビアを有するインターポーザ基板層を含むインターポーザを利用するスタックドシリコンインターコネクト技術（ＳＳＩＴ）製品を示す、断面模式図である。
【図２】基板レスのインターポーザ技術を利用するＳＳＩＴ製品を示す、断面模式図である。
【図３】基板レスのインターポーザ技術を利用するＳＳＩＴ製品を製造するための方法を示す、フロー図である。
【図４−１】基板レスインターポーザ技術を利用するＳＳＩＴ製品の製造方法を示す、断面模式図である。
【図４−２】基板レスインターポーザ技術を利用するＳＳＩＴ製品の製造方法を示す、断面模式図である。
【図４−３】基板レスインターポーザ技術を利用するＳＳＩＴ製品の製造方法を示す、断面模式図である。
【図４−４】基板レスインターポーザ技術を利用するＳＳＩＴ製品の製造方法を示す、断面模式図である。
【図４−５】基板レスインターポーザ技術を利用するＳＳＩＴ製品の製造方法を示す、断面模式図である。
【図４−６】基板レスインターポーザ技術を利用するＳＳＩＴ製品の製造方法を示す、断面模式図である。
【図４−７】基板レスインターポーザ技術を利用するＳＳＩＴ製品の製造方法を示す、断面模式図である。
【図４−８】基板レスインターポーザ技術を利用するＳＳＩＴ製品の製造方法を示す、断面模式図である。
【図４−９】基板レスインターポーザ技術を利用するＳＳＩＴ製品の製造方法を示す、断面模式図である。
【発明を実施するための形態】
【００２５】
詳細な説明
様々な特徴は、図面を参照して以下に記載される。図面は一定の縮尺で描かれていないことと、同様の構造または機能の要素は、図面全体を通して同様の参照番号によって表されていることとに留意すべきである。図は、機能の説明を容易にすることのみを意図していることに留意すべきである。これらは、特許請求される本発明の網羅的な説明として意図されるものではなく、または請求される本発明の範囲を限定するものとして意図されるものではない。また、図示した実施形態は、示されるすべての態様または利点を有する必要はない。特定の実施形態に関連して説明した態様または利点は必ずしもその実施形態に限定されるものではなく、図示していない場合でも、任意の他の実施形態で実施してもよい。
【００２６】
スタックドシリコンインターコネクト技術（ＳＳＩＴ）は、インターポーザおよびパッケージ基板を含む単一のパッケージに複数の集積回路（ＩＣ）のダイをパッケージすることを伴う。ＳＳＩＴを利用することは、ＦＰＧＡ製品および他のタイプの製品などを含むようなＩＣ製品を、高密度、低電力、高機能化、低コストかつマーケットへの迅速性の利点を使用する用途特定のプラットフォーム・ソリューションに、拡張する。
【００２７】
図１は、スタックドシリコンインターコネクト技術（ＳＳＩＴ）製品１００を示す断面模式図である。ＳＳＩＴ製品１００は、パッケージ基板１２１と、インターポーザ１０３と、１つまたは複数のＩＣダイ１０１、１０１’を含む。
【００２８】
集積回路ダイ１０１、１０１’は、１つまたは複数のマイクロバンプ１１７を介して、インターポーザ１０３に機能的に接続されてもよい。集積回路ダイ１０１、１０１’は、モールド封止１２３を用いて封止されてもよい。モールド封止１２３は、集積回路ダイ１０１、１０１’の性能に影響を及ぼす可能性のある環境要因（たとえば、温度、外部の汚染物質など）に対する保護を提供する。また、モールド封止１２３は、集積回路ダイ１０１、１０１’に機械的安定性を提供する。
【００２９】
インターポーザ１０３は、金属層１０９と、スルーシリコンビア（ＴＳＶ）１０７を有するインターポーザ基板層１０５とを備える。
【００３０】
各金属層１０９は、誘電材料１１３によって分離された複数の金属セグメント１１１を含んでもよい。金属セグメントは、銅または任意の数の他のタイプの金属で構成されてもよい。誘電材１１３は、二酸化ケイ素または他の誘電材料で構成してもよい。各金属層１０９は、異なるＩＣダイ１０１、１０１’に対応する異なるグループ１１５の金属セグメント１１１を含んでもよい。たとえば、金属層１０９は、第１のＩＣダイ１０１に対応する金属セグメントの第１のグループと、第２のＩＣダイ１０１’に対応する金属セグメントの第２のグループとを含んでもよい。また、各異なるグループ１１５の金属セグメント１１１は、異なる密度を有してもよい。たとえば、金属層１０９は、特定の数の金属セグメント（即ち、セグメントの密度）を持つ第１のグループ１１５の金属セグメント１１１と、異なる数の金属セグメント（すなわち、セグメントの密度）を持つ第２グループ１１５の金属セグメント１１１を有していてもよい。グループ１１５は、１つの金属セグメント１１１または複数の金属セグメント１１１のみを含んでもよい。
【００３１】
インターポーザ基板層１０５は、いくつかのＴＳＶ１０７を含む。インターポーザ１０３は、１つまたは複数のＣ４バンプ１１９を介して、ＩＣダイ１０１、１０１’およびパッケージ基板１２１間の接続性を提供する。
【００３２】
インターポーザ１０３は、複数の金属層１０９とＴＳＶ１０７を有するインターポーザ基板層１０５とを含み、ＩＣダイ１０１、１０１’およびパッケージ基板１２１間の接続性およびＳＳＩＴ製品１００のための機械的安定性も提供する。しかしながら、ＳＳＩＴ製品１００のためのＴＳＶ１０７を有するインターポーザ基板層１０５の加工に伴う複雑さは非常に高くあり得る。ＴＳＶ１０７を有するインターポーザ基板層１０５を形成するのに必要ないくつかの製造ステップは、インターポーザ基板１１６内にＴＳＶ１０７を形成することと、背面薄化および化学蒸着（ＣＶＤ）または化学的機械的平坦化（ＣＭＰ）を実行することと、薄いウェハの取り扱いを提供することとを含む。したがって、スルーシリコンビア（ＴＳＶ）１０７を有するインターポーザ基板層１０５を持つインターポーザ１０３を含むＳＳＩＴ製品１００を形成することは、特定の用途のために望ましくないかもしれない。スルーシリコンビアを有するインターポーザ基板層を実装していないインターポーザを利用することにより、コストに敏感な小フォームファクタのデバイスを含む特定の用途のための高密度の相互接続を維持しながら、より簡単な製造プロセスが実現され得る。
【００３３】
図２は、基板レスのインターポーザ技術を利用するＳＳＩＴ製品を示す断面模式図である。図２のＳＳＩＴ製品２００は、パッケージ基板１２１と、基板レスインターポーザ２０１と、１つまたは複数のＩＣダイ１０１、１０１’とを含む。
【００３４】
集積回路ダイ１０１、１０１’は、１つまたは複数のマイクロバンプ１１７を介して基板レスインターポーザ２０１に機能的に接続してもよい。集積回路ダイ１０１、１０１’は、モールド封止１２３を使用して封止されてもよい。モールド封止１２３は、集積回路ダイ１０１、１０１’の性能に影響を与え得る環境要因（たとえば、温度、外部の汚染物質など）に対する保護を提供する。さらに、モールド封止１２３は、集積回路ダイ１０１、１０１’に機械的安定性を提供する。
【００３５】
いくつかの例では、集積回路ダイ１０１、１０１’は、異種のＩＣダイであってもよい。たとえば、第１のＩＣダイ１０１は、第２のＩＣダイ１０１とは異なる機能を実行し、異なる仕様を有してもよい。他の例では、集積回路ダイ１０１、１０１’は、同種のＩＣダイであってもよい。たとえば、第１のＩＣダイ１０１は、第２のＩＣダイ１０１’と同じ機能を実行し、同じ仕様を有してもよい。
【００３６】
基板レスインターポーザ２０１は、複数の金属層１０９を含む。各金属層１０９は、誘電材料１１３によって分離された複数の金属セグメント１１１を含んでもよい。金属セグメントは、銅または任意の数の他の種類の金属で構成してもよい。誘電材料１１３は、二酸化ケイ素または他の誘電材料で構成してもよい。
【００３７】
各金属層１０９は、異なるグループ１１５の異なるＩＣダイ１０１、１０１’に対応する金属セグメント１１１を含んでもよい。たとえば、金属層１０９は、第１のＩＣダイ１０１に対応する第１のグループの金属セグメントと、第２のＩＣダイ１０１’に対応する第２のグループの金属セグメントとを含んでもよい。グループ１１５は、１つの金属セグメント１１１または複数の金属セグメント１１１のみを含んでもよい。異なる２つのグループ１１５の金属セグメント１１１のみが、図２に示されているが、当業者は、任意の数の異なるグループ１１５の金属セグメント１１１をＳＳＩＴ製品２００の特定の用途に応じて使用してもよいことを認識するであろう。
【００３８】
さらに、別のグループ１１５の金属セグメント１１１は各々、異なるセグメント密度を有してもよい。たとえば、金属層１０９は、特定の数の金属セグメント１１１（すなわち、セグメントの密度）を持つ第１のグループ１１５の金属セグメント１１１と、異なる数の金属セグメント１１１（すなわち、セグメントの密度）を持つ第２グループ１１５の金属セグメント１１１とを有していてもよい。各金属層１０９内の各異なるグループ１１５の金属セグメント１１１は、ＳＳＩＴ製品２００のためのＩＣダイ１０１、１０１’の構成に基づいてもよい。たとえば、少ない接続数を有する第１のＩＣダイに対応する金属層の第１のグループ１１５の金属セグメント１１１は、より多くの接続数を有する第２のＩＣダイに対応する金属層の第２のグループ１１５の金属セグメント１１１より小さいセグメント密度を有してもよい。同じＩＣダイに対応する異なる金属層１０９内の金属セグメント１１１のグループに対するセグメント密度は同じである必要はない。
【００３９】
示される図では、金属層１０９の１つ（たとえば、中央の１つ）において金属セグメントの数は、金属層１０９の別の金属セグメント１１１（たとえば、最下層１０９）の数とは異なる。代替的に、金属層１０９のうちの２つ以上は、同じ数の金属セグメント１１１を有してもよい。
【００４０】
基板レスインターポーザ２０１は、また、誘電層２０３を含む。誘電層２０３は、金属層１０９の最下層の下面に形成され、複数の金属層１０９の最下層内の金属セグメント１１１への接触を提供するための１つまたは複数の開口部を備えている。誘電層２０３は、二酸化ケイ素または他の任意の適切な誘電材料で構成してもよい。
【００４１】
いくつかの場合において、パッシベーション層２０５は、誘電層２０３上に形成されてもよい。パッシベーション層２０５は、また、金属層１０９の最下層において複数の金属セグメント１１１への接触を提供するための１つまたは複数の開口を含んでもよい。パッシベーション層２０５の目的は、ＳＳＩＴ製品２００の取り扱い中に応力緩衝を提供することにある。パッシベーション層２０５は、有機ポリイミドまたは他の任意の適切な材料から構成されてもよい。
【００４２】
いくつかのケースでは、アンダーバンプ金属層２０７は、誘電層２０３およびパッシベーション層２０５が開口部を有する金属層１０９の最下層の下面に形成されてもよい。アンダーバンプ金属層２０７は、金属層１０９の最下層において金属セグメント１１１と接触しており、パッケージ基板１２１へインターポーザ２０１を接続するための接続点／領域を提供する。
【００４３】
１つまたは複数のＣ４バンプは１１９は、パッケージ基板１２１および基板レスインターポーザ２０１の間の接続性を提供してもよい。Ｃ４バンプ１１９は、アンダーバンプ金属層２０７およびパッケージ基板１２１のパッド（図示せず）との間に、形成されてもよい。
【００４４】
コストに敏感な小フォームファクタのデバイスを含む特定の用途のために、スルーシリコンビアを有するインターポーザ基板層を実装していない基板レスインターポーザを利用することにより、高密度相互接続を維持しながら、簡単な製造プロセスを実現してもよい。
【００４５】
図３は、基板レスのインターポーザ技術を利用するＳＳＩＴ製品を製造するための方法を示すフロー図である。図３は、基板レスインターポーザ技術を利用するＳＳＩＴ製品の製造方法を示す断面模式図である図４−１から図４−９と併せて見るべきである。
【００４６】
アイテム３０１に示されるように、まず、誘電層が基板上に形成される。誘電層は、二酸化ケイ素または他の任意の適切な誘電材料で構成されてもよい。誘電層は、任意の数の異なる堆積技術を使用して形成されてもよい。
【００４７】
誘電層が形成されると、アイテム３０３に示すように、誘電材料によって分離された金属セグメントを含む複数の金属層が誘電層上に形成される。図４−１に、アイテム３０１および３０３の最終結果を示す断面図が示される。具体的には、図４−１は、（アイテム３０１に起因して）基板４０１上に形成される誘電層２０３を示す。また、（アイテム３０３に起因して）誘電層２０３上に形成された金属層１０９が複数存在する。金属層１０９は、銅または任意の数の他の金属のタイプで構成されてもよい金属セグメント１１１を含む。誘電材料２０３は、二酸化ケイ素または他の誘電材料で構成してもよい。
【００４８】
各金属層１０９は、異なるＩＣダイに対応する異なるグループ１１５の金属セグメント１１１を含んでもよい。たとえば、金属層１０９は、第１のＩＣダイに対応する第１のグループ１１５の金属セグメント１１１、第２のＩＣダイに対応する第２グループ１１５の金属セグメント１１１を含んでもよい。形成されるべきＳＳＩＴ製品の特定の用途に応じて、異なる任意の数のグループ１１５の金属セグメント１１１が使用されてもよいことに留意することが重要である。
【００４９】
さらに、異なるグループ１１５の金属セグメント１１１は各々、異なるセグメント密度を有してもよい。たとえば、金属層１０９は、特定の数の金属セグメント１１１（すなわち、セグメントの密度）を持つ第１のグループの金属セグメント１１１と、異なる数の金属セグメント１１１（すなわち、セグメントの密度）を持つ第２のグループ１１５の金属セグメント１１１とを含んでもよい。形成すべきＳＳＩＴ製品に対して、各金属層１０９の各異なるグループ１１５の金属セグメント１１１のセグメント密度は、ＩＣダイの構成に基づいてもよい。たとえば、接続数の少ない第１のＩＣダイに対応する金属層１０９の第１のグループ１１５の金属セグメント１１１は、より接続数の多い第２のＩＣダイに対応する金属層１０９の第２のグループ１１５の金属セグメント１１１よりも小さいセグメント密度を有していてもよい。同じＩＣダイに対応する異なる金属層１０９における金属セグメント１１１のグループ１１５に対して、セグメント密度は、同じである必要はない（すなわち、それらは同じでも異なっていてもよい）。
【００５０】
図３に戻ると、次に、複数のＩＣダイは、アイテム３０５に示すように、金属層の最上層の上面に配置されてもよい。図４−２に、この製造プロセスの最終結果を示す断面図が示されている。示される図において、複数のＩＣダイ１０１、１０１’は、マイクロバンプ１１７を介して金属層１０９の最上層の金属セグメント１１１に接続されるように配置されてもよい。
【００５１】
いくつかの例では、集積回路ダイ１０１、１０１’は異種のＩＣダイであってもよい。たとえば、第１のＩＣダイ１０１は、第２のＩＣダイ１０１’とは異なる機能を実行し、異なる仕様を有してもよい。他の例では、集積回路ＩＣダイ１０１、１０１’は、同種であってもよい。たとえば、第１のＩＣダイ１０１は、第２のＩＣダイ１０１’と同じ機能を実行し同じ仕様を有してもよい。
【００５２】
図３に戻ると、次に、ＩＣダイは、アイテム３０７で示されるように、ウェハモールドを使用して封止されてもよい。図４−３にこの製造工程の最終結果を表す断面図を示す。示された図では、モールド封止１２３は、ＩＣダイ１０１、１０１’を封止する。モールド封止１２３は、ＩＣダイ１０１、１０１’の性能に影響を与え得る環境要因（たとえば、温度、外部の汚染物質など）に対する保護を提供する。また、モールド封止１２３は、ＩＣダイ１０１、１０１’に機械的安定性を提供する。
【００５３】
図３に戻ると、次に、アイテム３０９に示すように基板を除去してもよい。基板の除去は、２つのプロセスであってもよい。基板は、第１に機械研削／研磨手順を使用して薄くされてもよい。いくつかの実施形態では、基板は、２０〜５０μｍの何処かに薄くしてもよい。基板４０１を薄化した最終結果を示す断面図が図４−４に示される。基板４０１を薄くした後、薄くされた基板４０１は、次に、高度に選択的なシリコンエッチングプロセスを用いて除去されてもよい。基板４０１の除去の最終結果を示す断面図は、図４−５に示される。
【００５４】
図３に戻ると、次に、基板４０１が除去された後に、アイテム３１１に示すように１つまたは複数の開口部は誘電層に形成されてもよい。１つまたは複数の開口部を形成した最終結果を示す断面図は、図４−６に示される。誘電層２０３に形成された１つまたは複数の開口部は、誘電層２０３を通って延び、金属層１０９の最下層１０９で複数の金属セグメント１１１への接触を提供する。１つまたは複数の開口部は高度に選択的なシリコンエッチングプロセスを使用して形成されてもよい。
【００５５】
図３に戻ると、１つまたは複数の開口部が誘電層２０３に形成された後、アイテム３１３に示されるように、パッシベーション層は、必要に応じて誘電層２０３上に形成されてもよい。パッシベーション層２０５の形成の最終結果を示す断面図は、図４−７に示されている。パッシベーション層２０５はまた、金属層１０９の最下層１０９において複数の金属セグメント１１１の接触を提供するために、誘電層２０３における１つまたは複数の開口部に空間的に対応する１つまたは複数の開口部を含んでいてもよい。パッシベーション層２０５の目的は、形成すべきＳＳＩＴ製品の取り扱い中に応力緩衝を提供することにある。パッシベーション層２０５は、有機ポリイミドまたは他の任意の適切な材料から構成されてもよい。
【００５６】
図３に戻ると、パッシベーション層２０５が誘電層２０３上に形成された後に、アイテム３１５に示すように、アンダーバンプ金属層は、必要に応じて金属層２０９の最下層２０９上に形成されてもよい。アンダーバンプ金属層２０７の形成の最終結果を示す断面図は図４−８に示される。アンダーバンプ金属層２０７は、誘電層２０３およびパッシベーション層２０５が開口部を有する金属層１０９の最下層１０９の底面に形成されてもよい。アンダーバンプ金属層２０７は、金属層１０９の最下層１０９の中の金属セグメント１１１と接触し、後にパッケージ基板にインターポーザを接続する点／領域を提供する。
【００５７】
示される図で、複数の金属層１０９と、誘電層２０３と、パッシベーション層２０５と、アンダーバンプ金属層２０７とは、ともに基板レスインターポーザ２０１を形成する。パッシベーション層２０５および／または、アンダーバンプ金属層２０７が形成されないいくつかの場合では、基板レスインターポーザ２０１は、複数の金属層１０９および誘電層２０３によって形成される。
【００５８】
図３に戻ると、アンダーバンプ金属層２０７が形成されると、アイテム３１７に示すように、基板レスインターポーザ２０１およびＩＣダイ１０１、１０１’は、ＳＳＩＴ製品を形成するためにパッケージ基板上に配置されてもよい。パッケージ基板１２１上に基板レスインターポーザ２０１およびＩＣダイ１０１、１０１’を配置した最終結果を示す断面図は、図４−９に示される。１つまたは複数のＣ４バンプ１１９は、パッケージ基板１２１に接触して、基板レスインターポーザ２０１およびＩＣダイ１０１、１０１’を配置するために使用されてもよい。Ｃ４バンプ１１９は、パッケージ基板１２１および基板レスインターポーザ２０１の間の接続を提供する。Ｃ４バンプ１１９は、アンダーバンプ金属層２０７とパッケージ基板１２１のパッド（図示せず）との間に形成されてもよい。
【００５９】
すでに前述したように、たとえば、コストに敏感な小フォームファクタのデバイスを含む特定の用途のための高密度相互接続を維持しながら、スルーシリコンビアを有するインターポーザ基板層を実装していない、より単純な製造プロセスは、基板レスインターポーザを利用することにより実現され得る。
【００６０】
なお、本明細書中で使用される「上」という用語は、直接または間接的に上にということを指してもよいことに留意すべきである。たとえば、誘電層は金属層の最下層の底面「上」に形成される、と記載される場合、誘電層は、金属層の最下層の底面に、直接的（たとえば、当接する）または間接的に底面上であってもよい。（たとえば、誘電層は、誘電層および金属層の最下層との間にある別の層の上にあってもよい）。別の例として、ＩＣダイ（複数可）は金属層の最上層の上面「上」にある、と記載されている場合、ＩＣダイ（複数可）は、直接的（たとえば、当接）または間接的に金属層の最上層の上面の上であってもよい（たとえば、ＩＣダイ（複数可）のＩＣチップ（複数可）と金属層の最上面との間にある別の層の上にあってもよい）。
【００６１】
また、本明細書中で使用されるように、「複数」という用語は、２つ以上のアイテムを指してもよい。たとえば、「複数」の金属層は、２つまたはそれ以上の金属層を指してもよく、利用可能な金属層のすべてであってもなくてもよい。したがって、「複数の金属層の各々」という句は、２つ以上の金属層の各々を指してもよく、利用可能な金属層のすべてであってもなくてもよい。
【００６２】
特定の特徴を図示し説明してきたが、それらが本発明を限定するものではないことが理解されるであろうし、特許請求される本発明の精神および範囲を逸脱することなく様々な変更や修正がなされ得ることが当業者には明らかであろう。明細書および図面は、したがって限定的な意味ではなく例示と見なされるべきである。特許請求される本発明はすべての代替、修正および均等物を包含することを意図している。
【図１】
0006437928.tif 000002
【図２】
0006437928.tif 000003
【図３】
0006437928.tif 000004
【図４−１】
0006437928.tif 000005
【図４−２】
0006437928.tif 000006
【図４−３】
0006437928.tif 000007
【図４−４】
0006437928.tif 000008
【図４−５】
0006437928.tif 000009
【図４−６】
0006437928.tif 000010
【図４−７】
0006437928.tif 000011
【図４−８】
0006437928.tif 000012
【図４−９】
0006437928.tif 000013