(57)【特許請求の範囲】
【請求項１】
入力オーディオ信号のレベルを自動調節するレベル調節回路であって、
複数Ｎ個（Ｎは２以上の整数）のフィルタであって、それぞれが前記入力オーディオ信号を受け、それぞれに設定されたバンドを通過させるＮ個のフィルタと、
前記Ｎ個のフィルタに対応するＮ個のＤＲＣ（Dynamic Range Compression）回路であって、ｉ番目（１≦ｉ≦Ｎ）のＤＲＣ回路は、ｉ番目のフィルタからの信号を増幅するとともに、その出力の信号レベルが所定のしきい値レベルを超えないようにゲインが自動調節可能に構成された、Ｎ個のＤＲＣ回路と、
前記Ｎ個のＤＲＣ回路の出力信号を加算する加算器と、
前記Ｎ個のフィルタのクロスオーバー周波数に対応づけられる（Ｎ−１）個のバンドパスフィルタであって、ｊ番目（１≦ｊ≦Ｎ−１）のバンドパスフィルタは、前記加算器の出力信号から、ｊ番目とｊ＋１番目のフィルタのクロスオーバー周波数を含むバンドを抽出する、（Ｎ−１）個のバンドパスフィルタと、
前記（Ｎ−１）個のバンドパスフィルタに対応づけられる（Ｎ−１）個のゲイン補正部であって、ｊ番目のゲイン補正部は、ｊ番目のバンドパスフィルタの出力の信号レベルに応じて、ｊ番目とｊ＋１番目のＤＲＣ回路の少なくとも一方のゲインを補正可能に構成される、Ｎ−１個のゲイン補正部と、
を備えることを特徴とするレベル調節回路。
【請求項２】
前記ｊ番目のゲイン補正部は、ｊ番目のバンドパスフィルタの出力の信号レベルが所定のしきい値レベルを超えると、ｊ番目とｊ＋１番目のＤＲＣ回路の少なくとも一方のゲインを低下させることを特徴とする請求項１に記載のレベル調節回路。
【請求項３】
前記ｊ番目のゲイン補正部は、前記ｊ番目とｊ＋１番目のＤＲＣ回路が非アタック動作状態であるときに、前記ｊ番目とｊ＋１番目のＤＲＣ回路のゲインを低下させることを特徴とする請求項１または２に記載のレベル調節回路。
【請求項４】
前記ｉ番目のＤＲＣ回路は、その非アタック動作状態において、対応するゲイン補正部からゲインの低下の指示を受けたときに、ゲインを低下させることを特徴とする請求項１または２に記載のレベル調節回路。
【請求項５】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から４のいずれかに記載のレベル調節回路。
【請求項６】
請求項１から５のいずれかに記載のレベル調節回路を備えることを特徴とするデジタルサウンドプロセッサ。
【請求項７】
電気音響変換素子と、
請求項１から５のいずれかに記載のレベル調節回路を含むデジタルサウンドプロセッサと、
前記デジタルサウンドプロセッサから出力されるオーディオ信号を受け、前記オーディオ信号に応じてパルス変調されたパルス信号を生成するパルス変調器と、
前記パルス信号を受け、前記電気音響変換素子を駆動するＤ級アンプと、
を備えることを特徴とする電子機器。
【請求項８】
請求項１から５のいずれかに記載のレベル調節回路を含むデジタルサウンドプロセッサと、
前記デジタルサウンドプロセッサから出力されるオーディオ信号を受け、前記オーディオ信号に応じてパルス変調されたパルス信号を生成するパルス変調器と、
前記パルス信号を受けるＤ級アンプと、
を備えることを特徴とするオーディオアンプ集積回路。
【請求項９】
電気音響変換素子と、
前記電気音響変換素子を駆動する請求項８に記載のオーディオアンプ集積回路と、
を備えることを特徴とする電子機器。
【請求項１０】
入力オーディオ信号の自動レベル調節方法であって、
前記入力オーディオ信号を複数のバンドに分割するステップと、
前記複数のバンドそれぞれにおいて、ＤＲＣ（Dynamic Range Compression）処理を行うステップと、
ＤＲＣ処理を経た複数のバンドを合成するステップと、
合成後の信号から、前記複数のバンドのクロスオーバー周波数を含むバンドを抽出するステップと、
前記クロスオーバー周波数を含むバンドの信号レベルに応じて、前記複数のバンドそれぞれにおける前記ＤＲＣ処理を補正するステップと、
を備えることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオ信号処理に関し、特にレベル調節回路に関する。
【背景技術】
【０００２】
図１は、一般的なオーディオシステム１ｒのブロック図である。オーディオシステム１ｒは、音源２、ＤＳＰ（Digital Sound Processor）４、アンプ６、電気音響変換素子８を備える。
【０００３】
電気音響変換素子８は、スピーカやヘッドホンなどであり、電気信号を音響信号に変換する。ＤＳＰ４は、音源２からのオーディオ信号を受け、オーディオ信号にさまざまな信号処理を施し、アナログのオーディオ信号に変換する。ＤＳＰ４は、たとえばイコライザ４０、ボリウム回路４２、Ｄ／Ａコンバータ４４を含む。イコライザ４０や、オーディオ信号の周波数特性を変化させる。ボリウム回路４２は、ユーザが所望の音量が得られるようにオーディオ信号の信号レベル（振幅レベル）を制御する。Ｄ／Ａコンバータ４４は、デジタルオーディオ信号をアナログオーディオ信号に変換する。アンプ６は、アナログのオーディオ信号を増幅し、電気音響変換素子８を駆動する。
【０００４】
イコライザ４０やボリウム回路４２による信号処理の結果、アンプ６に入力されるオーディオ信号の信号レベルが大きくなると、オーディオ信号が電源レールによりクリップされて歪みが発生したり、電気音響変換素子８が過大入力により損傷したり、あるいは筐体が共振を起こすという問題が生ずる。そこでこれらの問題を解決するために、ＤＳＰ４には、レベル調節回路１０ｒが設けられる。
【０００５】
図２（ａ）は、レベル調節回路１０ｒとして利用可能なＤＲＣ（Dynamic Range Compression）回路１１の基本構成を示す回路図である。ＤＲＣ回路１１は、可変利得アンプ１２およびゲインコントローラ１４を含む。ゲインコントローラ１４は、可変利得アンプ１２の出力信号のレベルを検出し、所定のしきい値レベル（アタックレベル）を超えると、可変利得アンプ１２のゲインを低下（ゲインコンプレッション）させる。また、ゲインコントローラ１４は、可変利得アンプ１２の出力信号がしきい値レベルを下回る状態が持続すると、可変利得アンプ１２の利得を増大させる。可変利得アンプ１２のゲインを低下させる動作をアタック、ゲインを元のレベルに向かって増大させる動作をリカバリとも称する。図２（ｂ）は、ＤＲＣ回路１１の入出力特性を示す図である。ＤＲＣ回路１１によって、その出力レベルは、しきい値レベルを超えないようにクランプされ、後段のアンプ６や電気音響変換素子８への過大入力を抑制できる。
【０００６】
ＤＲＣ回路１１に入力されるオーディオ信号は、低域から高域までさまざまな周波数成分を含む。たとえば低域のみが過大入力であり、中域から高域が正常レベルであるときに、ゲインコンプレッションがかかると、中域〜高域成分に対するゲインまで低下するため、音声が聴き取りにくくなり、音質が劣化する。
【０００７】
図３（ａ）、（ｂ）は、バンドごとのＤＲＣ回路１１を備えるレベル調節回路１０ｒの構成例を示す回路図である。図３（ａ）のレベル調節回路１０ｒは、複数のフィルタ１６と、複数のＤＲＣ回路１１と、加算器１８と、を備える。複数のフィルタ１６は、入力されたオーディオ信号を、複数のバンド（たとえば３バンド）に分割する。複数のＤＲＣ回路１１はそれぞれ、対応するバンドに対してＤＲＣ処理を行う。加算器１８は、複数のＤＲＣ回路１１の出力を加算（再合成）する。図３（ａ）のレベル調節回路１０ｒによれば、低域の過大入力により、中高域が聴き取りにくくなるといった音質劣化の問題を解決できる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−０８２９６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者は、図３（ａ）のレベル調節回路１０ｒについて検討した結果、以下の課題を認識するに至った。図４は、図３（ａ）のレベル調節回路１０ｒの周波数特性を示す図である。一般的なフィルタ１６の減衰傾度は６ｄＢ／Ｏｃｔ程度であって、クロスオーバー周波数ｆ１、ｆ２における各フィルタ１６のゲインは通過バンドに比べて小さい。したがって、クロスオーバー周波数の信号が入力されたときに、それぞれのバンドの信号レベルはしきい値レベルＴＨを超えないため、ゲインコンプレッションがかからないこととなる。その結果、加算器１８から出力される信号は、クロスオーバー周波数付近において盛り上がった周波数特性を有することとなり、音質が劣化する。
【００１０】
この問題を解決するためには、図３（ｂ）に示すように加算器１８の後段に、ＤＲＣ回路２０を追加することが考えられる。しかしながらこの構成では、その前段において、複数のバンドに分割することの効果を低減することとなり、望ましくない。また前段のＤＲＣ回路１１と後段のＤＲＣ回路２０が同時にアタック動作、あるいはリカバリ動作を行うと、ゲイン変動が大きくなりすぎて聴感上の違和感となる。
【００１１】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、音質を改善したレベル調節回路の提供にある。
【課題を解決するための手段】
【００１２】
本発明のある態様は、入力オーディオ信号のレベルを自動調節するレベル調節回路に関する。レベル調節回路は、複数Ｎ個（Ｎは２以上の整数）のフィルタと、Ｎ個のフィルタに対応するＮ個のＤＲＣ（Dynamic Range Compression）回路と、加算器と、Ｎ個のフィルタのクロスオーバー周波数に対応づけられる（Ｎ−１）個のバンドパスフィルタと、（Ｎ−１）個のバンドパスフィルタに対応づけられる（Ｎ−１）個のゲイン補正部と、を備える。
Ｎ個のフィルタはそれぞれ、入力オーディオ信号を受け、それぞれに設定されたバンドを通過させる。ｉ番目（１≦ｉ≦Ｎ）のＤＲＣ回路は、ｉ番目のフィルタからの信号を増幅するとともに、その出力の信号レベルが所定のしきい値レベルを超えないようにゲインが自動調節可能に構成される。加算器は、Ｎ個のＤＲＣ回路の出力信号を加算する。ｊ番目（１≦ｊ≦Ｎ−１）のバンドパスフィルタは、加算器の出力信号から、ｊ番目とｊ＋１番目のフィルタのクロスオーバー周波数を含むバンドを抽出する。ｊ番目のゲイン補正部は、ｊ番目のバンドパスフィルタの出力の信号レベルに応じて、ｊ番目とｊ＋１番目のＤＲＣ回路の少なくとも一方のゲインを補正可能に構成される。
【００１３】
この態様によると、バンドごとのＤＲＣ処理が可能となるため音質を改善できる。また、クロスオーバー周波数を含むバンドの信号レベルにもとづいて、ＤＲＣ回路のゲインを補正するため、クロスオーバー周波数における信号レベルの盛り上がりを抑制することができる。
【００１４】
ｊ番目のゲイン補正部は、ｊ番目のバンドパスフィルタの出力の信号レベルが所定のしきい値レベルを超えると、ｊ番目とｊ＋１番目のＤＲＣ回路の少なくとも一方のゲインを低下させてもよい。
【００１５】
ｊ番目のゲイン補正部は、ｊ番目とｊ＋１番目のＤＲＣ回路が非アタック動作状態であるときに、ｊ番目とｊ＋１番目のＤＲＣ回路のゲインを低下させてもよい。
これにより、ＤＲＣ回路自体の自動利得調節と、ゲイン補正部によるゲインの補正が同時に発生するのを抑制でき、聴感上の違和感を低減できる。
【００１６】
レベル調節回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００１７】
本発明の別の態様はデジタルサウンドプロセッサに関する。デジタルサウンドプロセッサは、上述のいずれかのレベル調節回路を備える。
【００１８】
本発明の別の態様は電子機器に関する。電子機器は、電気音響変換素子と、上述のいずれかのレベル調節回路を含むデジタルサウンドプロセッサと、デジタルサウンドプロセッサから出力されるオーディオ信号を受け、オーディオ信号に応じてパルス変調されたパルス信号を生成するパルス変調器と、パルス信号を受け、電気音響変換素子を駆動するＤ級アンプと、を備える。
【００１９】
本発明の別の態様はオーディオアンプ集積回路に関する。オーディオアンプ集積回路は、上述のいずれかのレベル調節回路を含むデジタルサウンドプロセッサと、デジタルサウンドプロセッサから出力されるオーディオ信号を受け、オーディオ信号に応じてパルス変調されたパルス信号を生成するパルス変調器と、パルス信号を受けるＤ級アンプと、を備える。
【００２０】
本発明の別の態様の電子機器は、電気音響変換素子と、電気音響変換素子を駆動する上述のオーディオアンプ集積回路と、を備える。
【００２１】
なお、以上の構成要素の任意の組み合わせ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２２】
本発明のある態様によれば、レベル調節回路の音質を改善できる。
【図面の簡単な説明】
【００２３】
【図１】一般的なオーディオシステムのブロック図である。
【図２】図２（ａ）は、レベル調節回路として利用可能なＤＲＣ回路の基本構成を示す回路図であり、図２（ｂ）は、ＤＲＣ回路の入出力特性を示す図である。
【図３】図３（ａ）、（ｂ）は、バンドごとのＤＲＣ回路を備えるレベル調節回路の構成例を示す回路図である。
【図４】図３（ａ）のレベル調節回路の周波数特性を示す図である。
【図５】実施の形態に係るレベル調節回路の回路図である。
【図６】ｉ番目のＤＲＣ回路の構成例を示す回路図である。
【図７】ＤＲＣ回路の動作を示す波形図である。
【図８】図８（ａ）〜（ｃ）は、図５のレベル調節回路の動作を説明する図である。
【図９】レベル調節回路を備える電子機器のブロック図である。
【図１０】図１０（ａ）〜（ｃ）は、電子機器の外観図である。
【発明を実施するための形態】
【００２４】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２５】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２６】
図５は、実施の形態に係るレベル調節回路１０の回路図である。レベル調節回路１０は、後段のアナログ段においてオーディオ信号がクリップ（クランプ）されないように、信号レベルを自動調節し、レベル調節後の出力オーディオ信号Ｓ２を後段に供給する。レベル調節回路１０は、複数Ｎ個（Ｎは２以上の整数）のフィルタ１６＿１〜１６＿Ｎと、Ｎ個のＤＲＣ回路３０＿１〜３０＿Ｎと、加算器１８と、（Ｎ−１）個のバンドパスフィルタ２２＿１〜２２＿Ｎ−１と、（Ｎ−１）個のゲイン補正部２４＿１〜２４＿Ｎ−１と、を備える。
【００２７】
入力オーディオ信号Ｓ１および出力オーディオ信号Ｓ２はいずれもデジタル信号であり、したがってレベル調節回路１０はデジタル回路で構成される。本実施の形態では、Ｎ＝３の場合を説明する。
【００２８】
Ｎ個のフィルタ１６＿１〜１６＿Ｎは、それぞれが入力オーディオ信号Ｓ１を受け、それぞれに設定されたバンドＦＢ１〜ＦＢＮを通過させる。ｉ番目のフィルタ１６＿ｉの出力を、Ｓ３＿ｉと記す。Ｎ＝３の場合、フィルタ１６＿１はローパスフィルタ、フィルタ１６＿２はバンドパスフィルタ、フィルタ１６＿３は、ハイパスフィルタとして把握される。フィルタ１６＿１のカットオフ周波数ｆｃ１と、フィルタ１６＿２の低域側のカットオフ周波数ｆｃ２Ｌは、第１のクロスオーバー周波数ｆ１の近傍に設定される。またフィルタ１６＿２の高域側のカットオフ周波数ｆｃ２Ｈと、フィルタ１６＿３のカットオフ周波数ｆｃ３は、第２のクロスオーバー周波数ｆ２の近傍に設定される。
【００２９】
Ｎ個のＤＲＣ回路３０＿１〜３０＿Ｎは、Ｎ個のフィルタ１６＿１〜１６＿Ｎに対応づけられる。ｉ番目（１≦ｉ≦Ｎ）のＤＲＣ回路３０＿ｉは、ｉ番目のフィルタ１６＿ｉからの信号Ｓ３＿ｉを可変のゲインＧｉで増幅する。ＤＲＣ回路３０＿ｉは、その出力Ｓ４＿ｉの信号レベル（振幅レベル）が所定のしきい値レベルＴＨ２を超えないように、そのゲインＧｉが自動調節可能に構成される。ＤＲＣ回路３０の基本構成および動作は上述した通りである。
【００３０】
加算器１８は、Ｎ個のＤＲＣ回路３０＿１〜３０＿Ｎそれぞれの出力信号Ｓ４＿１〜Ｓ４＿Ｎを加算する。
【００３１】
Ｎ−１個のバンドパスフィルタ２２＿１〜２２＿Ｎ−１は、Ｎ個のフィルタ１６＿１〜１６＿Ｎのクロスオーバー周波数ｆ１〜ｆＮ−１に対応づけられる。ｊ番目（１≦ｊ≦Ｎ−１）のバンドパスフィルタ２２＿ｊは、加算器１８の出力信号Ｓ２から、ｊ番目とｊ＋１番目のフィルタ１６のクロスオーバー周波数ｆｊを含むバンドＳ５＿ｊを抽出する。
【００３２】
Ｎ−１個のゲイン補正部２４＿１〜２４＿Ｎ−１は、（Ｎ−１）個のバンドパスフィルタ２２＿１〜２２＿Ｎ−１に対応づけられる。ｊ番目のゲイン補正部２４＿ｊは、ｊ番目のバンドパスフィルタ２２＿ｊの出力Ｓ５＿ｊの信号レベルに応じて、ｊ番目とｊ＋１番目のＤＲＣ回路３０＿ｊ、３０＿ｊ＋１の少なくとも一方のゲインを補正可能に構成される。
【００３３】
たとえばｊ番目のゲイン補正部２４＿ｊは、ｊ番目のバンドパスフィルタ２２＿ｊの出力Ｓ５＿ｊの信号レベルに応じて、ｊ番目とｊ＋１番目のＤＲＣ回路３０＿ｊ、３０＿ｊ＋１の両方のゲインＧｊ、Ｇｊ＋１を補正してもよい。
【００３４】
ｊ番目のゲイン補正部２４＿ｊは、ｊ番目のバンドパスフィルタ２２＿ｊの出力Ｓ５＿ｊの信号レベルが所定のしきい値レベルＴＨ１を超えると、ＤＲＣ回路３０＿ｊ、３０＿ｊ＋１のゲインＧｊ、Ｇｊ＋１を低下させてもよい（アタック動作）。またｊ番目のゲイン補正部２４＿ｊは、ｊ番目のバンドパスフィルタ２２＿ｊの出力Ｓ５＿ｊの信号レベルが所定のしきい値レベルＴＨ２を下回った状態が持続すると、ＤＲＣ回路３０＿ｊ、３０＿ｊ＋１のゲインＧｊ、Ｇｊ＋１を増大させてもよい（リカバリ動作）。ゲイン補正部２４＿ｊは、対応するＤＲＣ回路３０＿ｊ、３０＿ｊ＋１の利得の増大、低下を指示するゲイン補正信号Ｓ７＿ｊを生成し、ＤＲＣ回路３０＿ｊ、３０＿ｊ＋１に出力してもよい。
【００３５】
ゲイン補正部２４におけるしきい値レベルＴＨ１と、ＤＲＣ回路３０の内部に設定されるしきい値レベルＴＨ２は、同じ値であってもよいし、異なる値であってもよい。
【００３６】
図６は、ｉ番目のＤＲＣ回路３０＿ｉの構成例を示す回路図である。ＤＲＣ回路３０＿ｉは、可変利得アンプ３２、ゲインコントローラ３４を備える。可変利得アンプ３２は、可変のゲインＧｉで、その入力信号Ｓ３＿ｉを増幅する。ゲインＧｉには初期値が設定されており、ゲインＧｉは初期値を超えない範囲で変化する。
【００３７】
ゲインコントローラ３４は、可変利得アンプ１２の出力信号Ｓ４＿ｉに加えて、図５のゲイン補正部２４＿ｉ−１からのゲイン補正信号Ｓ７＿ｉ−１ならびにゲイン補正部２４＿ｉからのゲイン補正信号Ｓ７＿ｉにもとづいて、可変利得アンプ３２のゲインＧｉを制御する。
【００３８】
ゲインコントローラ３４は、アタック・リカバリ検出部３６およびゲイン設定部３８を備える。アタック・リカバリ検出部３６は、可変利得アンプ３２の出力信号Ｓ４＿ｉの信号レベル（振幅）が所定のしきい値レベルＴＨ２（アタックレベル）を超えると、アタック信号ＡＴＴをアサート（たとえばハイレベル）する。ゲイン設定部３８は、アタック信号ＡＴＴがアサートされると、可変利得アンプ３２のゲインＧｉを現在の値から所定量を低下させる。
【００３９】
また、アタック・リカバリ検出部３６は、可変利得アンプ１２の出力信号Ｓ４＿ｉがしきい値レベルＴＨ２を下回る状態が所定の判定期間、持続すると、リカバリ信号ＲＥＣをアサート（たとえばハイレベル）する。ゲイン設定部３８は、リカバリ信号ＲＥＣがアサートされると、可変利得アンプ１２のゲインＧｉを所定量増大させる。したがって、出力信号Ｓ４＿ｉがしきい値レベルＴＨ２を下回った状態が長時間持続すると、可変利得アンプ１２のゲインＧｉは、時間とともに初期値に戻っていく。アタック・リカバリ検出部３６は、公知技術を用いればよく、その構成は特に限定されない。
【００４０】
ゲイン設定部３８には、アタック・リカバリ検出部３６からのアタック信号ＡＴＴ、リカバリ信号ＲＥＣに加えて、ゲイン補正信号Ｓ７＿ｉ−１、Ｓ７＿ｉが入力されている。ゲイン設定部３８は、ゲイン補正信号Ｓ７＿ｉ−１、Ｓ７＿ｉの少なくともひとつが、アタック動作、つまりゲインＧｉの低下を指示するとき、可変利得アンプ３２のゲインＧｉを所定量、低下させる。反対に、ゲイン設定部３８は、ゲイン補正信号Ｓ７＿ｉ−１、Ｓ７＿ｉの少なくともひとつが、リカバリ動作、つまりゲインＧｉの増大を指示するとき、可変利得アンプ３２のゲインＧｉを所定量、増大させる。
【００４１】
図７は、ＤＲＣ回路３０の基本動作を示す波形図である。
時刻ｔ０以前、可変利得アンプ１２の出力Ｓ４＿ｉの信号レベルは、しきい値レベルＴＨ２より小さいため、ゲインＧｉは初期値で維持される。時刻ｔ０に入力Ｓ３＿ｉが増大すると、出力Ｓ４＿ｉの信号レベルがしきい値レベルＴＨ２を超える。この状態がアタック判定時間Ａ＿ＴＩＭＥ持続すると、時刻ｔ１にアタック信号ＡＴＴがアサートされる。アタック信号ＡＴＴがアサートされると、ゲインＧｉは、所定のアタック遷移時間Ａ＿ＲＡＴＥ（ｔ１〜ｔ２）にわたり、所定幅低下する。ゲインＧｉが低下すると、出力Ｓ４＿ｉはしきい値レベルＴＨ２付近に維持される。
【００４２】
時刻ｔ３に入力Ｓ３＿ｉが小さくなると、出力Ｓ４＿ｉも小さくなる。出力Ｓ４＿ｉがしきい値レベルＴＨ２より小さくなり、その状態がリカバリ判定時間Ｒ＿ＴＩＭＥ持続すると、時刻ｔ４にリカバリ信号ＲＥＣがアサートされる。リカバリ信号ＲＥＣがアサートされると、ゲインＧｉは、所定のリカバリ遷移時間Ｒ＿ＲＡＴＥ（ｔ４〜ｔ５）にわたり、所定幅増大する。なお、アタックとリカバリにおいて、しきい値レベルＴＨ２にはヒステリシスが設定される。
【００４３】
図６に戻る。ｊ番目のゲイン補正部２４＿ｊは、ｊ番目とｊ＋１番目のＤＲＣ回路３０＿ｊ、３０＿ｊ＋１が非アタック動作状態であるときに、ｊ番目とｊ＋１番目のＤＲＣ回路３０＿ｊ、３０＿ｊ＋１のゲインを低下させることが好ましい。「ＤＲＣ回路がアタック動作状態」とは、アタック・リカバリ検出部３６によるアタック信号ＡＴＴにもとづいてゲインが遷移中の期間を意味し、「ＤＲＣ回路が非アタック動作状態」とは、ＤＲＣ回路がアタック動作を行っていない状態を意味する。
【００４４】
言い換えれば、ｉ番目のＤＲＣ回路３０＿ｉは、そのアタック動作状態において、ゲイン補正信号Ｓ７がアタック動作を指示したときには、そのゲイン補正信号Ｓ７を無視し、現在のアタック信号ＡＴＴにもとづくゲイン遷移を完了させる。反対に、ｉ番目のＤＲＣ回路３０＿ｉは、その非アタック動作状態において、ゲイン補正信号Ｓ７がアタック動作を指示したときには、ゲイン補正信号Ｓ７に応答して可変利得アンプ３２のゲインＧｉを低下させる。
【００４５】
ＤＲＣ回路３０は、アタック信号ＡＴＴ、リカバリ信号ＲＥＣ、ゲイン補正信号Ｓ７の組み合わせに応じて、以下のように動作してもよい。
【００４６】
（１）  アタック信号ＡＴＴ＝アサート、ゲイン補正信号Ｓ７＝アタック
この場合、ゲイン補正部２４からのアタック指示を無視し、アタック・リカバリ検出部３６からのアタック信号ＡＴＴに応答して、ＤＲＣ回路３０のゲインを低下させる。
（２）  アタック信号ＡＴＴ＝アサート、ゲイン補正信号Ｓ７＝リカバリ
この場合、ゲイン補正部２４からのリカバリ指示を無視し、アタック・リカバリ検出部３６からのアタック信号ＡＴＴに応答して、ＤＲＣ回路３０のゲインを低下させる。
（３）  リカバリ信号ＲＥＣ＝アサート、ゲイン補正信号Ｓ７＝アタック
この場合、ゲイン補正部２４からのアタック指示を優先させ、ＤＲＣ回路３０のゲインを低下させる。
（４）  リカバリ信号ＲＥＣ＝アサート、ゲイン補正信号Ｓ７＝リカバリ
この場合、ゲイン補正部２４からのリカバリ指示を無視し、アタック・リカバリ検出部３６からのリカバリ信号ＲＥＣに応答して、ＤＲＣ回路３０のゲインを増大させる。
なお、（１）〜（４）それぞれの動作において、ゲイン補正信号Ｓ７によるリカバリ動作は、設定により無効可能とすることが望ましい。
【００４７】
以上がレベル調節回路１０の構成である。続いてその動作を説明する。図８（ａ）〜（ｃ）は、図５のレベル調節回路１０の動作を説明する図である。
図８（ａ）は、フィルタ１６＿１〜１６＿３の通過特性である。図８（ｂ）は、すべてのＤＲＣ回路３０のゲインが初期値であるときのレベル調節回路１０の通過特性（i）を示す。図８（ｃ）はバンドパスフィルタ２２＿１、２２＿２により抽出されたバンドＳ５＿１、Ｓ５＿２のスペクトルである。
【００４８】
ゲイン補正部２４＿１は、対応するバンドＳ５＿１の信号レベルを検出し、しきい値レベルＴＨ１と比較する。そしてＤＲＣ回路３０＿１、３０＿２が非アタック動作状態であって、かつ信号レベルがしきい値レベルＴＨ１を超えたときに、ＤＲＣ回路３０＿１、３０＿２のゲインを初期値から所定量低下させる。これによりレベル調節回路１０全体の通過特性は、図８（ｂ）の（ii）で示すように変化する。これにより、クロスオーバー周波数ｆ１付近の盛り上がりが抑制される。
【００４９】
同様にゲイン補正部２４＿２は、対応するバンドＳ５＿２の信号レベルを検出し、しきい値レベルＴＨ１と比較する。そしてＤＲＣ回路３０＿２、３０＿３が非アタック動作状態であって、かつ信号レベルがしきい値レベルＴＨ１を超えたときに、ＤＲＣ回路３０＿２、３０＿３のゲインを初期値から所定量低下させる。これにより、レベル調節回路１０全体の通過特性は、図８（ｂ）の（iii）で示すように変化する。これにより、クロスオーバー周波数ｆ２付近の盛り上がりが抑制される。
【００５０】
以上がレベル調節回路１０の動作である。このレベル調節回路１０によれば、バンドごとのＤＲＣ処理が可能となるため音質を改善できる。また、クロスオーバー周波数を含むバンドの信号レベルにもとづいて、ＤＲＣ回路のゲインを補正するため、クロスオーバー周波数における信号レベルの盛り上がりを抑制することができる。
【００５１】
また、ゲイン補正部２４によるゲインの補正を、ＤＲＣ回路自体の自動利得調節の状態に応じて制限することとした。これにより、ＤＲＣ回路３０のアタック・リカバリ検出部３６によるアタック動作とゲイン補正部２４によるアタック動作が同時に発生するのを抑制でき、聴感上の違和感を低減できる。
【００５２】
また、図３（ｂ）のレベル調節回路１０ｒでは、あるクロスオーバー周波数（たとえばｆ１）付近に盛り上がりが生じた場合に、ＤＲＣ回路２０によって全バンドの利得が低下することになるため、音圧が低下するという問題がある。これに対して図５のレベル調節回路１０によれば、あるクロスオーバー周波数ｆ１付近に盛り上がりが生じた場合に、それと隣接するバンドの利得のみが変更され、その周波数ｆ１と無関係なバンドの利得は維持されるため、全バンドの利得を低下させる場合比べて、音圧低下を抑制できる。
【００５３】
（用途）
続いて、レベル調節回路１０の用途を説明する。図９は、レベル調節回路１０を備える電子機器１００のブロック図である。レベル調節回路１０は、サラウンドプロセッサ２０２、マルチバンドイコライザ２０４、バランス回路２０６、ボリウム回路２０８などとともに、ＤＳＰ２００を構成する。ＤＳＰ２００の機能は特に限定されず、そのほかにプリスケーラやバスブースト回路を含んでもよい。また各ブロックの信号処理の順序は特に限定されない。
【００５４】
オーディオアンプ集積回路（ＩＣ）３００は、ＤＳＰ機能付きのオーディオアンプであり、ＤＳＰ２００に加えて、オーディオ用のインタフェース回路３０２、制御用のインタフェース回路３０４、パルス変調器３０６、プリドライバ３０８、Ｄ級アンプ３１０Ｐ、３１０Ｎを備える。図９には１チャンネル分の構成が示されるが、オーディオアンプＩＣ３００は多チャンネルのスピーカ１０８を駆動可能に構成される。
【００５５】
インタフェース回路３０２はたとえばＩ２Ｓ（Inter IC Sound）インタフェースであり、音源１０２からのデジタル音声データをシリアル形式で受信する。インタフェース回路３０４は、たとえばＩ２Ｃ（Inter IC）インタフェースであり、マイクロコントローラ１０４からのさまざまな制御信号をシリアル形式で受信する。
【００５６】
インタフェース回路３０２が受信したオーディオ信号は、ＤＳＰ２００に入力される。ＤＳＰ２００による信号処理後のオーディオ信号は、パルス変調器３０６に入力される。パルス変調器３０６は、ＤＳＰ２００からのオーディオ信号に応じてパルス幅変調されたパルス信号を生成する。プリドライバ３０８は、パルス変調器３０６からのパルス信号にもとづいて、Ｄ級アンプ３１０Ｐ、３１０Ｎをスイッチングする。Ｄ級アンプ３１０Ｐの出力ＯＵＴＰは、ローパスフィルタ１０６Ｐを介してスピーカ１０８の＋入力と接続され、Ｄ級アンプ３１０Ｎの出力ＯＵＴＮは、ローパスフィルタ１０６Ｎを介してスピーカ１０８の−入力と接続される。オーディオアンプＩＣ３００は、スピーカ１０８をＢＴＬ方式で駆動する。
【００５７】
以上が電子機器１００の構成である。なお、オーディオアンプＩＣ３００は、前段のデジタルステージと、後段のＤ級アンプが別々の半導体チップに集積化されてもよい。
【００５８】
図１０（ａ）〜（ｃ）は、電子機器１００の外観図である。図１０（ａ）は電子機器１００の一例であるディスプレイ装置６００である。ディスプレイ装置６００は、筐体６０２、スピーカ１０８Ｌ、１０８Ｒを備える。オーディオアンプＩＣ３００は筐体６０２に内蔵され、スピーカ１０８Ｌ、１０８Ｒを駆動する。
【００５９】
図１０（ｂ）は電子機器１の一例であるオーディオコンポ７００である。オーディオコンポ７００は、筐体７０２、スピーカ１０８Ｌ、１０８Ｒを備える。オーディオアンプＩＣ３００は筐体７０２に内蔵され、スピーカ１０８Ｌ、１０８Ｒを駆動する。
【００６０】
図１０（ｃ）は電子機器１の一例である小型情報端末８００である。小型情報端末８００は、携帯電話、ＰＨＳ（Personal Handy-phone System）、ＰＤＡ（Personal Digital Assistant）、タブレットＰＣ（Personal Computer）、オーディオプレイヤなどである。小型情報端末８００は、筐体８０２、スピーカ１０８、ディスプレイ８０４を備える。オーディオアンプＩＣ３００は筐体８０２に内蔵され、スピーカ１０８を駆動する。
【００６１】
図１０（ａ）〜（ｃ）に示すような電子機器にオーディオアンプＩＣ３００を用いることにより、高音質を実現できる。そのほか、オーディオアンプＩＣ３００は、インターホンなどにも利用可能である。
【００６２】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６３】
（第１変形例）
実施の形態では、Ｎ＝３の場合を説明したが、Ｎ＝２であってもよいし、４以上であってもよい。
【００６４】
（第２変形例）
実施の形態では、ｊ番目のゲイン補正部２４＿ｊは、ｊ番目のバンドパスフィルタ２２＿ｊの出力Ｓ５＿ｊの信号レベルに応じて、ｊ番目とｊ＋１番目のＤＲＣ回路３０＿ｊ、３０＿ｊ＋１の両方のゲインを補正する場合を説明したが、本発明はそれには限定されない。たとえば、ゲイン補正部２４＿１は、バンドパスフィルタ２２＿１の出力Ｓ５＿１の信号レベルに応じて、１番目のＤＲＣ回路３０＿１のみのゲインを補正してもよいし、２番目のＤＲＣ回路３０＿２のみのゲインを補正してもよい。
【００６５】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００６６】
１…オーディオシステム、１０…レベル調節回路、１１…ＤＲＣ回路、１２…可変利得アンプ、１４…ゲインコントローラ、１６…フィルタ、１８…加算器、２０…ＤＲＣ回路、２２…バンドパスフィルタ、２４…ゲイン補正部、３０…ＤＲＣ回路、３２…可変利得アンプ、３４…ゲインコントローラ、３６…アタック・リカバリ検出部、３８…ゲイン設定部、４０…イコライザ、４２…ボリウム回路、４４…Ｄ／Ａコンバータ、Ｓ１…入力オーディオ信号、Ｓ２…出力オーディオ信号、Ｓ７…ゲイン補正信号、１００…電子機器、１０２…音源、１０４…マイクロコントローラ、１０６…ローパスフィルタ、１０８…スピーカ、２００…ＤＳＰ、２０２…サラウンドプロセッサ、２０４…マルチバンドイコライザ、２０６…バランス回路、２０８…ボリウム回路、３００…オーディオアンプＩＣ、３０２，３０４…インタフェース回路、３０６…パルス変調器、３０８…プリドライバ、３１０…Ｄ級アンプ。
【図１】
0006336830.tif 000002
【図２】
0006336830.tif 000003
【図３】
0006336830.tif 000004
【図４】
0006336830.tif 000005
【図５】
0006336830.tif 000006
【図６】
0006336830.tif 000007
【図７】
0006336830.tif 000008
【図８】
0006336830.tif 000009
【図９】
0006336830.tif 000010
【図１０】
0006336830.tif 000011