(57)【特許請求の範囲】
【請求項１】
それぞれ動作状態をオンとオフに切り替え可能な第１ソース接地差動対および第２ソース接地差動対を有する複数のメイン増幅器と、
動作状態をオンとオフに切り替え可能な第３ソース接地差動対を有する第１サブ増幅器と、
各メイン増幅器の利得と前記第１サブ増幅器の利得の和である総利得を調整する制御回路と、
を備え、
前記制御回路は、各メイン増幅器を制御する制御パターンとして、
前記第１ソース接地差動対の動作状態をオンに制御し、前記第２ソース接地差動対の動作状態をオフに制御する第１制御パターンと、
前記第１ソース接地差動対の動作状態をオフに制御し、前記第２ソース接地差動対の動作状態をオンに制御する第２制御パターンと、
を有し、
各メイン増幅器は、
前記第１制御パターンおよび前記第２制御パターンのいずれかに従って制御されることで、互いに大きさが同じであって極性が相違する正値および負値の２通りに、利得を切り替え可能であり、
前記第１サブ増幅器は、
前記第３ソース接地差動対の動作状態がオンとオフのいずれかに制御されることで、前記負値および「０」の２通りに、利得を切り替え可能であり、
前記制御回路は、
各メイン増幅器について、前記第１制御パターンおよび前記第２制御パターンのいずれかに従って制御し、前記第１サブ増幅器について、前記第３ソース接地差動対の動作状態をオンとオフのいずれかに制御することで、前記総利得を調整する
可変利得増幅器。
【請求項２】
それぞれ動作状態をオンとオフに切り替え可能な第１ソース接地差動対および第２ソース接地差動対を有する複数のメイン増幅器と、
各メイン増幅器の利得の和である総利得を調整する制御回路と、
を備え、
前記制御回路は、各メイン増幅器を制御する制御パターンとして、
前記第１ソース接地差動対の動作状態をオンに制御し、前記第２ソース接地差動対の動作状態をオフに制御する第１制御パターンと、
前記第１ソース接地差動対の動作状態をオフに制御し、前記第２ソース接地差動対の動作状態をオンに制御する第２制御パターンと、
前記第１ソース接地差動対の動作状態をオフに制御し、前記第２ソース接地差動対の動作状態をオフに制御する第３制御パターンと、
前記第１ソース接地差動対の動作状態をオンに制御し、前記第２ソース接地差動対の動作状態をオンに制御する第４制御パターンと、
を有し、
各メイン増幅器は、
前記第１制御パターン、前記第２制御パターン、前記第３制御パターンおよび前記第４制御パターンのいずれかに従って制御されることで、互いに大きさが同じであって極性が相違する正値および負値と、「０」の３通りに、利得を切り替え可能であり、
前記制御回路は、
各メイン増幅器について、前記第１制御パターン、前記第２制御パターン、前記第３制御パターンおよび前記第４制御パターンのいずれかに従って制御することで、前記総利得を調整し、
前記総利得を調整する際に前記利得を「０」に制御する必要があるメイン増幅器の数が偶数の場合、前記第３制御パターンに従って制御されるメイン増幅器の数と、前記第４制御パターンに従って制御されるメイン増幅器の数とが同数となるようにし、
前記総利得を調整する際に前記利得を「０」に制御する必要があるメイン増幅器の数が奇数の場合、前記第３制御パターンに従って制御されるメイン増幅器の数と、前記第４制御パターンに従って制御されるメイン増幅器の数との差が１となるようにする
可変利得増幅器。
【請求項３】
前記第１ソース接地差動対および前記第２ソース接地差動対のそれぞれのソース端子の接続先は、電圧源とグランドに切り替え可能であり、
前記制御回路は、
前記第１ソース接地差動対および前記第２ソース接地差動対のそれぞれのソース端子の接続先を、前記電圧源と前記グランドに切り替えることで、前記第１ソース接地差動対および前記第２ソース接地差動対のそれぞれの動作状態をオンとオフに切り替える
請求項１または２に記載の可変利得増幅器。
【請求項４】
前記第１ソース接地差動対および前記第２ソース接地差動対のそれぞれのソース端子は、動作状態をオンとオフに切り替え可能な電流源に接続され、
前記制御回路は、
前記第１ソース接地差動対および前記第２ソース接地差動対のそれぞれのソース端子に接続された前記電流源の動作状態をオンとオフに切り替えることで、前記第１ソース接地差動対および前記第２ソース接地差動対のそれぞれの動作状態をオンとオフに切り替える
請求項１または２に記載の可変利得増幅器。
【請求項５】
前記第１ソース接地差動対および前記第２ソース接地差動対のそれぞれのゲート端子の接続先は、インピーダンス素子を介して電圧源とグランドに切り替え可能であり、
前記制御回路は、
前記第１ソース接地差動対および前記第２ソース接地差動対のそれぞれのゲート端子の接続先を、前記インピーダンス素子を介して前記電圧源と前記グランドに切り替えることで、前記第１ソース接地差動対および前記第２ソース接地差動対のそれぞれの動作状態をオンとオフに切り替える
請求項１または２に記載の可変利得増幅器。
【請求項６】
動作状態をオンとオフに切り替え可能であり、ドレイン端子が電圧源に接続された第４ソース接地差動対を有する第２サブ増幅器をさらに備え、
前記制御回路は、
前記可変利得増幅器全体で動作状態がオンとなるソース接地差動対の数が一定となるように、前記第４ソース接地差動対の動作状態をオンとオフのいずれかに制御する
請求項１から５のいずれか１項に記載の可変利得増幅器。
【請求項７】
請求項１から６のいずれか１項に記載の可変利得増幅器を備えた
ベクトル合成型移相器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の利得を調整可能に構成された可変利得増幅器、およびその可変利得増幅器を備えたベクトル合成型移相器に関する。【０００２】
レーダ装置、無線通信機器等で用いられるフェーズドアレイアンテナでは、ビーム方向を変更する際に、機器内部の移相器によって高周波信号の位相を変えている。移相器は、大別してアクティブ移相器とパッシブ移相器があり、一般的に、アクティブ移相器はパッシブ移相器よりも小型である。アクティブ移相器の構成としては、ベクトル合成型の移相器が知られている。【０００３】
ベクトル合成型移相器は、入力された高周波信号を、直交するＩ信号とＱ信号に分離し、そのＩ信号とＱ信号のぞれぞれの振幅および極性を独立に変えた後に、そのＩ信号とＱ信号を合成するように構成されている。【０００４】
Ｉ信号とＱ信号を生成する回路としては、例えばＲＣ型ポリフェーズフィルタが知られている。Ｉ信号とＱ信号のそれぞれの振幅および極性を変える回路としては、可変利得増幅器（例えば、非特許文献１参照）が挙げられる。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｈｕａ  Ｗａｎｇ  ａｎｄ  Ａｌｉ  Ｈａｊｉｍｉｒｉ，  “Ａ  Ｗｉｄｅｂａｎｄ  ＣＭＯＳ  Ｌｉｎｅａｒ  Ｄｉｇｉｔａｌ  Ｐｈａｓｅ  Ｒｏｔａｔｏｒ，”  ＩＥＥＥ  ２００７  Ｃｕｓｔｏｍ  Ｉｎｔｅｒｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，  ２００７，    ｐｐ．６７１−６７４．
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ここで、非特許文献１に記載の従来技術を適用した可変利得増幅器では、構成上、増幅器を構成する各差動対のトランジスタサイズを小さすることと、可変利得増幅器全体の利得（以下、総利得と称す）を切り替える際に利得を切り替える必要がある増幅器の数を少なくすることを両立させることができない。【０００７】
したがって、増幅器を構成する各差動対の製造ばらつき、各差動対の配置、各差動対の配線長等の影響によって、切り替え前後の総利得間の利得幅について、理想の利得幅との間でずれが生じやすい。【０００８】
本発明は、上記のような課題を解決するためになされたものであり、増幅器を構成する各差動対のトランジスタサイズを小さくしつつ、総利得を切り替える際に利得を切り替える必要がある増幅器の数を減らすことのできる可変利得増幅器、およびその可変利得増幅器を備えたベクトル合成型移相器を得ることを目的とする。
【課題を解決するための手段】
【０００９】
本発明における可変利得増幅器は、それぞれ動作状態をオンとオフに切り替え可能な第１ソース接地差動対および第２ソース接地差動対を有する複数のメイン増幅器と、動作状態をオンとオフに切り替え可能な第３ソース接地差動対を有する第１サブ増幅器と、各メイン増幅器の利得と第１サブ増幅器の利得の和である総利得を調整する制御回路と、を備え、制御回路は、各メイン増幅器を制御する制御パターンとして、第１ソース接地差動対の動作状態をオンに制御し、第２ソース接地差動対の動作状態をオフに制御する第１制御パターンと、第１ソース接地差動対の動作状態をオフに制御し、第２ソース接地差動対の動作状態をオンに制御する第２制御パターンと、を有し、各メイン増幅器は、第１制御パターンおよび第２制御パターンのいずれかに従って制御されることで、互いに大きさが同じであって極性が相違する正値および負値の２通りに、利得を切り替え可能であり、第１サブ増幅器は、第３ソース接地差動対の動作状態がオンとオフのいずれかに制御されることで、負値および「０」の２通りに、利得を切り替え可能であり、制御回路は、各メイン増幅器について、第１制御パターンおよび第２制御パターンのいずれかに従って制御し、第１サブ増幅器について、第３ソース接地差動対の動作状態をオンとオフのいずれかに制御することで、総利得を調整するものである。【００１０】
本発明におけるベクトル合成型移相器は、可変利得増幅器を備えたものである。
【発明の効果】
【００１１】
本発明によれば、増幅器を構成する各差動対のトランジスタサイズを小さくしつつ、総利得を切り替える際に利得を切り替える必要がある増幅器の数を減らすことのできる可変利得増幅器、およびその可変利得増幅器を備えたベクトル合成型移相器を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１における可変利得増幅器を示す構成図である。
【図２】図１の各メイン増幅器を示す構成図である。
【図３】図１の各メイン増幅器の利得を示す説明図である。
【図４】図１の第１サブ増幅器を示す構成図である。
【図５】本発明の実施の形態１におけるベクトル合成型移相器を示す構成図である。
【図６】図５のベクトル合成型移相器の動作を説明するための概念図である。
【図７】本発明の実施の形態２における可変利得増幅器を示す構成図である。
【図８】図７の各メイン増幅器の利得を示す説明図である。
【図９】本発明の実施の形態３における可変利得増幅器の各メイン増幅器を示す構成図である。
【図１０】本発明の実施の形態４における可変利得増幅器を示す構成図である。
【図１１】図１０の第２サブ増幅器を示す構成図である。
【図１２】従来技術を適用した可変利得増幅器を示す構成図である。
【図１３】図１２の各メイン増幅器を示す構成図である。
【図１４】図１２のサブ増幅器を示す構成図である。
【図１５】本発明の実施の形態５における可変利得増幅器の各メイン増幅器を示す構成図である。
【発明を実施するための形態】
【００１３】
以下、本発明による可変利得増幅器およびベクトル合成型移相器を、好適な実施の形態にしたがって図面を用いて説明する。なお、図面の説明においては、同一部分または相当部分には同一符号を付し、重複する説明を省略する。
【００１４】
まず、本発明による可変利得増幅器の比較例として、非特許文献１に記載の従来技術を適用した可変利得増幅器３００について、図１２〜図１４を参照しながら説明する。
【００１５】
図１２は、従来技術を適用した可変利得増幅器３００を示す構成図である。図１２に示すように、可変利得増幅器３００は、差動入力端子Ｄｉｎ１（以下、端子Ｄｉｎ１と称す）と、差動入力端子Ｄｉｎ２（以下、端子Ｄｉｎ２と称す）と、複数のメイン増幅器３０１〜３０４と、サブ増幅器３０５と、制御回路３１１と、インダクタ３１２と、電圧源ＶＤＤと、差動出力端子Ｄｏｕｔ１（以下、端子Ｄｏｕｔ１と称す）と、差動出力端子Ｄｏｕｔ２（以下、端子Ｄｏｕｔ２と称す）とを備える。
【００１６】
端子Ｄｉｎ１は、差動信号の正相信号が入力される端子であり、端子Ｄｉｎ２は、差動信号の逆相信号が入力される端子である。端子Ｄｏｕｔ１は、差動信号の正相信号が出力される端子であり、端子Ｄｏｕｔ２は、差動信号の逆相信号が出力される端子である。
【００１７】
複数のメイン増幅器３０１〜３０４は、互いに並列に接続され、サブ増幅器３０５は、メイン増幅器３０１〜３０４と並列に接続される。制御回路３１１は、メイン増幅器３０１〜３０４のそれぞれの利得およびサブ増幅器３０５の利得を個別に制御する。インダクタ３１２は、電圧源ＶＤＤに接続される。
【００１８】
メイン増幅器３０１〜３０４のそれぞれは、制御回路３１１によって制御された利得に従って、入力信号として入力された信号を増幅し、増幅後の信号を出力信号として出力する。同様に、サブ増幅器３０５は、制御回路３１１によって制御された利得に従って、入力信号として入力された信号を増幅し、増幅後の信号を出力信号として出力する。
【００１９】
図１３は、図１２の各メイン増幅器３０１〜３０４を示す構成図である。図１３に示すように、メイン増幅器３０１〜３０４のそれぞれは、第１ソース接地差動対ＤＰ１（以下、差動対ＤＰ１と称す）と、第２ソース接地差動対ＤＰ２（以下、差動対ＤＰ２と称す）と、スイッチＳＷ１と、スイッチＳＷ２とを備える。
【００２０】
差動対ＤＰ１は、トランジスタＴｒ１およびトランジスタＴｒ２によって構成され、差動対ＤＰ２と並列に接続される。差動対ＤＰ２は、トランジスタＴｒ３およびトランジスタＴｒ４によって構成される。トランジスタＴｒ１〜Ｔｒ４のそれぞれは、トランジスタサイズが等しい。
【００２１】
ただし、メイン増幅器３０２〜３０４のそれぞれを構成する各差動対ＤＰ１，ＤＰ２のトランジスタサイズは、メイン増幅器３０１を構成する各差動対ＤＰ１，ＤＰ２のトランジスタサイズよりも大きい。すなわち、メイン増幅器３０１に対して、メイン増幅器３０２〜３０４は、トランジスタＴｒ１〜Ｔｒ４のトランジスタサイズがそれぞれ２倍、４倍、８倍である。
【００２２】
差動対ＤＰ１のソース端子は、スイッチＳＷ１によって、電圧源ＶＤＤおよびグランドＧＮＤのいずれかに接続される。差動対ＤＰ１は、ソース端子がグランドＧＮＤに接続されれば、動作状態がオンとなり、ソース端子が電圧源ＶＤＤに接続されれば、動作状態がオフとなる。
【００２３】
同様に、差動対ＤＰ２のソース端子は、スイッチＳＷ２によって、電圧源ＶＤＤおよびグランドＧＮＤのいずれかに接続される。差動対ＤＰ２は、ソース端子がグランドＧＮＤに接続されれば、動作状態がオンとなり、ソース端子が電圧源ＶＤＤに接続されれば、動作状態がオフとなる。
【００２４】
差動対ＤＰ１および差動対ＤＰ２のそれぞれのドレイン端子は、図１２に示すインダクタ３１２を介して電圧源ＶＤＤに接続されている。
【００２５】
制御回路３１１は、各メイン増幅器３０１〜３０４を制御する制御パターンとして、差動対ＤＰ１の動作状態をオンに制御し、差動対ＤＰ２の動作状態をオフに制御する第１制御パターンと、差動対ＤＰ１の動作状態をオフに制御し、差動対ＤＰ２の動作状態をオンに制御する第２制御パターンとを有する。制御回路３１１は、第１制御パターンおよび第２制御パターンのいずれかに従って、各メイン増幅器３０１〜３０４を制御する。
【００２６】
制御回路３１１は、第１制御パターンに従って、差動対ＤＰ１および差動対ＤＰ２の動作状態を制御する場合、スイッチＳＷ１およびスイッチＳＷ２を制御することで、差動対ＤＰ１のソース端子をグランドＧＮＤに接続し、差動対ＤＰ２のソース端子を電圧源ＶＤＤに接続する。
【００２７】
また、制御回路３１１は、第２制御パターンに従って、差動対ＤＰ１および差動対ＤＰ２の動作状態を制御する場合、スイッチＳＷ１およびスイッチＳＷ２を制御することで、差動対ＤＰ１のソース端子を電圧源ＶＤＤに接続し、差動対ＤＰ２のソース端子をグランドＧＮＤに接続する。
【００２８】
次に、メイン増幅器３０１〜３０４のそれぞれの利得について説明する。第１制御パターンに従って制御されるメイン増幅器３０１の利得は「＋１」となる。第２制御パターンに従って制御されるメイン増幅器３０１の利得は「−１」となる。
【００２９】
なお、メイン増幅器へ入力信号として入力される信号は、利得が正である場合には極性が反転せず、利得が負である場合には極性が反転する。また、ここでは、基準として、メイン増幅器３０１が取り得る利得の大きさを１としている。
【００３０】
また、第１制御パターンに従って制御されるメイン増幅器３０２〜３０４の利得は、それぞれ「＋２」、「＋４」、「＋８」となる。第２制御パターンに従って制御されるメイン増幅器３０２〜３０４の利得は、それぞれ「−２」、「−４」、「−８」となる。
【００３１】
このように、制御回路３１１は、各メイン増幅器３０１〜３０４について、第１制御パターンおよび第２制御パターンのいずれかに従って制御することで、メイン増幅器３０１〜３０４の利得を、それぞれ、「＋１」と「−１」、「＋２」と「−２」、「＋４」および「−４」、「＋８」と「−８」に切り替えることができる。
【００３２】
図１４は、図１２のサブ増幅器３０５を示す構成図である。図１４に示すように、サブ増幅器３０５は、第３ソース接地差動対ＤＰ３（以下、差動対ＤＰ３と称す）と、スイッチＳＷ３とを備える。
【００３３】
差動対ＤＰ３は、トランジスタＴｒ５およびトランジスタＴｒ６によって構成される。トランジスタＴｒ５およびトランジスタＴｒ６のそれぞれは、トランジスタサイズがメイン増幅器３０１のトランジスタＴｒ１〜Ｔｒ４のトランジスタサイズと等しい。
【００３４】
差動対ＤＰ３のソース端子は、スイッチＳＷ３によって、電圧源ＶＤＤおよびグランドＧＮＤのいずれかに接続される。差動対ＤＰ３は、ソース端子がグランドＧＮＤに接続されれば、動作状態がオンとなり、ソース端子が電圧源ＶＤＤに接続されれば、動作状態がオフとなる。差動対ＤＰ３のドレイン端子は、図１２に示すインダクタ３１２を介して電圧源ＶＤＤに接続されている。
【００３５】
制御回路３１１は、サブ増幅器３０５について、差動対ＤＰ３の動作状態をオンとオフのいずれかに制御する。
【００３６】
制御回路３１１は、差動対ＤＰ３の動作状態をオンに制御する場合、スイッチＳＷ３を制御することで、差動対ＤＰ３のソース端子をグランドＧＮＤに接続する。また、制御回路３１１は、差動対ＤＰ３の動作状態をオフに制御する場合、スイッチＳＷ３を制御することで、差動対ＤＰ３のソース端子を電圧源ＶＤＤに接続する。
【００３７】
次に、サブ増幅器３０５の利得について説明する。差動対ＤＰ３の動作状態がオンに制御されれば、サブ増幅器３０５の利得は「−１」となり、差動対ＤＰ３の動作状態がオフに制御されれば、サブ増幅器３０５の利得は「０」となる。
【００３８】
このように、制御回路３１１は、サブ増幅器３０５について、差動対ＤＰ３の動作状態をオンとオフのいずれかに制御することで、サブ増幅器３０５の利得を、「０」と「−１」に切り替えることができる。
【００３９】
次に、可変利得増幅器３００の総利得を制御回路３１１が調整する動作について説明する。ここで、可変利得増幅器３００の総利得は、以下の式（１）に示すように、各メイン増幅器３０１〜３０４の利得とサブ増幅器３０５の利得の和となる。ただし、式（１）において、可変利得増幅器３００の総利得をＧVGAと表記している。
【００４０】
ＧVGA＝±１±２±４±８±Ｘ（Ｘ＝０  ｏｒ  −１）
【００４１】
制御回路３１１は、メイン増幅器３０１〜３０４のそれぞれの利得およびサブ増幅器３０５の利得を個別に制御することで、総利得を可変範囲（ここでは、−１６〜＋１５の範囲）内で調整する。
【００４２】
具体例として、制御回路３１１が総利得を「−１」から「０」に切り替える動作を考える。可変利得増幅器３００の構成上、制御回路３１１は、総利得を「−１」から「０」に切り替える場合、メイン増幅器３０１〜３０４の利得およびサブ増幅器３０５の利得について、それぞれ、「＋１」、「＋２」、「＋４」、「−８」、「０」の状態から、「−１」、「−２」、「−４」、「＋８」、「−１」の状態に切り替える。
【００４３】
このように、制御回路３１１は、総利得を「−１」から「０」に切り替える場合、メイン増幅器３０１〜３０４の利得およびサブ増幅器３０５の利得をすべて切り替える。したがって、可変利得増幅器３００において、総利得を「−１」から「０」に切り替える際に利得を切り替える必要がある増幅器の数は５となる。
【００４４】
ここで、総利得を切り替える場合、利得を切り替える増幅器の数が多いほど、また、利得を切り替える増幅器を構成する各差動対のトランジスタサイズが大きいほど、増幅器を構成する各差動対の製造ばらつき、各差動対の配置、各差動対の配線長等の影響によって、切り替え前後の総利得間の利得幅について、理想の利得幅との間でずれが生じやすくなる。
【００４５】
したがって、従来技術を適用した可変利得増幅器３００において、増幅器を構成する各差動対のトランジスタサイズを小さくしつつ、総利得を切り替える際に利得を切り替える必要がある増幅器の数を少なくする工夫が求められる。
【００４６】
以上の考察を踏まえ、従来技術を適用した可変利得増幅器３００では、増幅器を構成する各差動対のトランジスタサイズを小さすることと、総利得を切り替える際に利得を切り替える必要がある増幅器の数を少なくすることを両立させることができないという課題に着目した。
【００４７】
そこで、本発明では、新しく着目した上記の課題を解決すべく、増幅器を構成する各差動対のトランジスタサイズを小さくしつつ、総利得を切り替える際に利得を切り替える必要がある増幅器の数を減らすことのできる可変利得増幅器を提供する。
【００４８】
実施の形態１．
次に、本発明の実施の形態１における可変利得増幅器１００について、図１〜図４を参照しながら説明する。
【００４９】
図１は、本発明の実施の形態１における可変利得増幅器１００を示す構成図である。図１に示すように、可変利得増幅器１００は、差動入力端子Ｄｉｎ１（以下、端子Ｄｉｎ１と称す）と、差動入力端子Ｄｉｎ２（以下、端子Ｄｉｎ２と称す）と、複数のメイン増幅器１０１〜１１５と、第１サブ増幅器１２１と、制御回路１３１と、インダクタ１３２と、電圧源ＶＤＤと、差動出力端子Ｄｏｕｔ１（以下、端子Ｄｏｕｔ１と称す）と、差動出力端子Ｄｏｕｔ２（端子Ｄｏｕｔ２）とを備える。
【００５０】
端子Ｄｉｎ１は、差動信号の正相信号が入力される端子であり、端子Ｄｉｎ２は、差動信号の逆相信号が入力される端子である。端子Ｄｏｕｔ１は、差動信号の正相信号が出力される端子であり、端子Ｄｏｕｔ２は、差動信号の逆相信号が出力される端子である。
【００５１】
複数のメイン増幅器１０１〜１１５は、互いに並列に接続され、第１サブ増幅器１２１は、メイン増幅器１０１〜１１５と並列に接続される。インダクタ１３２は、電圧源ＶＤＤに接続される。
【００５２】
制御回路１３１は、例えば、演算処理を実行するマイコンと、プログラムデータ、固定値データ等のデータを記憶するＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）と、格納されているデータを更新して順次書き換えられるＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）とによって実現される。制御回路１３１は、メイン増幅器１０１〜１１５のそれぞれの利得および第１サブ増幅器１２１の利得を個別に制御する。
【００５３】
メイン増幅器１０１〜１１５のそれぞれは、制御回路１３１によって制御された利得に従って、入力信号として入力された信号を増幅し、増幅後の信号を出力信号として出力する。同様に、第１サブ増幅器１２１は、制御回路１３１によって制御された利得に従って、入力信号として入力された信号を増幅し、増幅後の信号を出力信号として出力する。
【００５４】
図２は、図１の各メイン増幅器１０１〜１１５を示す構成図である。図２に示すように、メイン増幅器１０１〜１１５のそれぞれは、第１ソース接地差動対ＤＰ１（以下、差動対ＤＰ１と称す）と、第２ソース接地差動対ＤＰ２（以下、差動対ＤＰ２と称す）と、スイッチＳＷ１と、スイッチＳＷ２とを備える。
【００５５】
差動対ＤＰ１は、トランジスタＴｒ１およびトランジスタＴｒ２によって構成され、差動対ＤＰ２と並列に接続される。差動対ＤＰ２は、トランジスタＴｒ３およびトランジスタＴｒ４によって構成される。トランジスタＴｒ１〜Ｔｒ４のそれぞれは、トランジスタサイズが等しい。
【００５６】
また、メイン増幅器１０１〜１１５を構成する各差動対のトランジスタサイズは、すべて同じであり、上記の可変利得増幅器３００のメイン増幅器３０２〜３０４とは異なり、各差動対のトランジスタサイズを大きくする必要がない。
【００５７】
差動対ＤＰ１のソース端子は、スイッチＳＷ１によって、電圧源ＶＤＤおよびグランドＧＮＤのいずれかに接続される。差動対ＤＰ１は、ソース端子がグランドＧＮＤに接続されれば、動作状態がオンとなり、ソース端子が電圧源ＶＤＤに接続されれば、動作状態がオフとなる。
【００５８】
同様に、差動対ＤＰ２のソース端子は、スイッチＳＷ２によって、電圧源ＶＤＤおよびグランドＧＮＤのいずれかに接続される。差動対ＤＰ２は、ソース端子がグランドＧＮＤに接続されれば、動作状態がオンとなり、ソース端子が電圧源ＶＤＤに接続されれば、動作状態がオフとなる。
【００５９】
差動対ＤＰ１および差動対ＤＰ２のそれぞれのドレイン端子は、図１に示すインダクタ１３２を介して電圧源ＶＤＤに接続されている。
【００６０】
このように、各メイン増幅器１０１〜１１５を構成する差動対ＤＰ１および差動対ＤＰ２は、それぞれ、動作状態をオンとオフに切り替え可能である。
【００６１】
制御回路１３１は、各メイン増幅器１０１〜１１５を制御する制御パターンとして、差動対ＤＰ１の動作状態をオンに制御し、差動対ＤＰ２の動作状態をオフに制御する第１制御パターンと、差動対ＤＰ１の動作状態をオフに制御し、差動対ＤＰ２の動作状態をオンに制御する第２制御パターンとを有する。制御回路１３１は、第１制御パターンおよび第２制御パターンのいずれかに従って、各メイン増幅器１０１〜１１５を制御する。
【００６２】
制御回路１３１は、第１制御パターンに従って、差動対ＤＰ１および差動対ＤＰ２の動作状態を制御する場合、スイッチＳＷ１およびスイッチＳＷ２を制御することで、差動対ＤＰ１のソース端子をグランドＧＮＤに接続し、差動対ＤＰ２のソース端子を電圧源ＶＤＤに接続する。
【００６３】
また、制御回路１３１は、第２制御パターンに従って、差動対ＤＰ１および差動対ＤＰ２の動作状態を制御する場合、スイッチＳＷ１およびスイッチＳＷ２を制御することで、差動対ＤＰ１のソース端子を電圧源ＶＤＤに接続し、差動対ＤＰ２のソース端子をグランドＧＮＤに接続する。
【００６４】
このように、差動対ＤＰ１および差動対ＤＰ２のそれぞれのソース端子の接続先は、電圧源ＶＤＤとグランドＧＮＤに切り替え可能である。制御回路１３１は、差動対ＤＰ１および差動対ＤＰ２のそれぞれのソース端子の接続先を、電圧源ＶＤＤとグランドＧＮＤに切り替えることで、差動対ＤＰ１および差動対ＤＰ２のそれぞれの動作状態をオンとオフに切り替える。
【００６５】
次に、メイン増幅器１０１〜１１５のそれぞれの利得について、図３を参照しながら説明する。図３は、図１の各メイン増幅器１０１〜１１５の利得を示す説明図である。図３に示すように、第１制御パターンに従って制御されるメイン増幅器の利得は「＋１」となり、第２制御パターンに従って制御されるメイン増幅器の利得は「−１」となる。
【００６６】
なお、メイン増幅器へ入力信号として入力される信号は、利得が正である場合には極性が反転せず、利得が負である場合には極性が反転する。また、ここでは、基準として、メイン増幅器が取り得る利得の大きさを１としている。
【００６７】
このように、制御回路１３１は、各メイン増幅器１０１〜１１５について、第１制御パターンおよび第２制御パターンのいずれかに従って制御することで、メイン増幅器１０１〜１１５のそれぞれの利得を、互いに大きさが同じであって極性が相違する正値および負値（ここでは、「＋１」および「−１」）の２通りに、切り替えることができる。
【００６８】
すなわち、各メイン増幅器１０１〜１１５は、第１制御パターンおよび第２制御パターンのいずれかに従って制御されることで、互いに大きさが同じであって極性が相違する正値および負値の２通りに、利得を切り替え可能である。
【００６９】
図４は、図１の第１サブ増幅器１２１を示す構成図である。図４に示すように、第１サブ増幅器１２１は、第３ソース接地差動対ＤＰ３（以下、差動対ＤＰ３と称す）と、スイッチＳＷ３とを備える。
【００７０】
差動対ＤＰ３は、トランジスタＴｒ５およびトランジスタＴｒ６によって構成される。トランジスタＴｒ５およびトランジスタＴｒ６のそれぞれは、トランジスタサイズがメイン増幅器１０１〜１１５のトランジスタＴｒ１〜Ｔｒ４のそれぞれのトランジスタサイズと等しい。
【００７１】
差動対ＤＰ３のソース端子は、スイッチＳＷ３によって、電圧源ＶＤＤおよびグランドＧＮＤのいずれかに接続される。差動対ＤＰ３は、ソース端子がグランドＧＮＤに接続されれば、動作状態がオンとなり、ソース端子が電圧源ＶＤＤに接続されれば、動作状態がオフとなる。差動対ＤＰ３のドレイン端子は、図１に示すインダクタ１３２を介して電圧源ＶＤＤに接続されている。
【００７２】
このように、第１サブ増幅器１２１を構成する差動対ＤＰ３は、動作状態をオンとオフに切り替え可能である。
【００７３】
制御回路１３１は、第１サブ増幅器１２１について、差動対ＤＰ３の動作状態をオンとオフのいずれかに制御する。
【００７４】
制御回路１３１は、差動対ＤＰ３の動作状態をオンに制御する場合、スイッチＳＷ３を制御することで、差動対ＤＰ３のソース端子をグランドＧＮＤに接続する。また、制御回路１３１は、差動対ＤＰ３の動作状態をオフに制御する場合、スイッチＳＷ３を制御することで、差動対ＤＰ３のソース端子を電圧源ＶＤＤに接続する。
【００７５】
次に、第１サブ増幅器１２１の利得について説明する。差動対ＤＰ３の動作状態がオンに制御されれば、第１サブ増幅器１２１の利得は「−１」となり、差動対ＤＰ３の動作状態がオフに制御されれば、第１サブ増幅器１２１の利得は「０」となる。
【００７６】
このように、制御回路１３１は、第１サブ増幅器１２１について、差動対ＤＰ３の動作状態をオンとオフのいずれかに制御することで、第１サブ増幅器１２１の利得を、上記の負値（ここでは、「−１」）と「０」の２通りに、切り替えることができる。
【００７７】
すなわち、第１サブ増幅器１２１は、差動対ＤＰ３の動作状態がオンとオフのいずれかに制御されることで、負値および「０」の２通りに、利得を切り替え可能である。
【００７８】
次に、可変利得増幅器１００の総利得を制御回路１３１が調整する動作について説明する。ここで、可変利得増幅器１００の総利得は、各メイン増幅器１０１〜１１５の利得と、第１サブ増幅器１２１の利得の和となる。
【００７９】
制御回路１３１は、各メイン増幅器１０１〜１１５について、第１制御パターンおよび第２制御パターンのいずれかに従って制御し、第１サブ増幅器１２１について、差動対ＤＰ３の動作状態をオンとオフのいずれかに制御することで、可変範囲（ここでは、−１６〜＋１５の範囲）内で総利得を調整する。
【００８０】
また、制御回路１３１は、総利得をある値ＸからＸ＋１またはＸ−１に切り替える場合、Ｘの値に応じて、メイン増幅器１０１〜１１５のうちの１個のメイン増幅器の利得を切り替える動作、メイン増幅器１０１〜１１５のうちの１個のメイン増幅器の利得と第１サブ増幅器１２１の利得を切り替える動作、または第１サブ増幅器１２１の利得を切り替える動作を行う。つまり、総利得をある値から＋１または−１する場合、利得を切り替える必要がある増幅器の数は１または２である。
【００８１】
具体例として、制御回路１３１が総利得を「−１」から「０」に切り替える動作を考える。総利得が「−１」である場合、１５個のメイン増幅器１０１〜１１５のうち、７個のメイン増幅器の利得が「＋１」に制御され、８個のメイン増幅器の利得が「−１」に制御され、さらに、第１サブ増幅器１２１の利得が「０」に制御される。総利得が「０」である場合、１５個のメイン増幅器１０１〜１１５のうち、８個のメイン増幅器の利得が「＋１」に制御され、７個のメイン増幅器の利得が「−１」に制御され、さらに、第１サブ増幅器１２１の利得が「−１」に制御される。
【００８２】
つまり、制御回路１３１は、総利得を「−１」から「０」に切り替える場合、利得が「−１」である８個のメイン増幅器の中から１個のメイン増幅器の利得を「−１」から「＋１」に切り替え、さらに、第１サブ増幅器１２１の利得を「０」から「−１」に切り替える。したがって、可変利得増幅器１００において、総利得を「−１」から「０」に切り替える際に利得を切り替える必要がある増幅器の数は２となる。
【００８３】
従来技術を適用した可変利得増幅器３００と比較した場合、可変利得増幅器１００では、総利得を「−１」から「０」に切り替える際に利得を切り替える必要がある増幅器の数を減らすことができる。
【００８４】
このように、本実施の形態１における可変利得増幅器１００では、総利得を切り替える際に利得を切り替える必要がある増幅器の数を減らすことができる。また、総利得を切り替えた場合であっても、可変利得増幅器１００全体の入力インピーダンスの変動は差動対ＤＰ３の動作状態のみに依存する。そのため、入力インピーダンスがほぼ一定となり、その結果、入力の整合状態がほぼ変わらない。したがって、高精度な可変利得増幅器１００を実現することができる。
【００８５】
次に、本実施の形態１における可変利得増幅器１００を備えたベクトル合成型移相器２００について、図５および図６を参照しながら説明する。
【００８６】
図５は、本発明の実施の形態１におけるベクトル合成型移相器２００を示す構成図である。図５に示すように、ベクトル合成型移相器２００は、移相器差動入力端子Ｐｉｎ１（以下、端子Ｐｉｎ１と称す）と、移相器差動入力端子Ｐｉｎ２（以下、端子Ｐｉｎ２と称す）と、ＩＱ信号生成回路２０１と、２個の可変利得増幅器１００と、インダクタ２０２と、電圧源ＶＤＤと、移相器差動出力端子Ｐｏｕｔ１（以下、端子Ｐｏｕｔ１と称す）と、移相器差動出力端子Ｐｏｕｔ２（以下、端子Ｐｏｕｔ２と称す）とを備える。
【００８７】
端子Ｐｉｎ１は、差動信号の正相信号が入力される端子であり、端子Ｐｉｎ２は、差動信号の逆相信号が入力される端子である。端子Ｐｏｕｔ１は、差動信号の正相信号が出力される端子であり、端子Ｐｏｕｔ２は、差動信号の逆相信号が出力される端子である。
【００８８】
ＩＱ信号生成回路２０１は、端子Ｐｉｎ１と端子Ｐｉｎ２から入力された差動信号を正相Ｉ信号、逆相Ｉ信号、正相Ｑ信号および逆相Ｑ信号に分離する回路である。なお、ＩＱ信号生成回路２０１としては、例えば、公知のＲＣ型ポリフェーズフィルタを用いればよい。
【００８９】
２個の可変利得増幅器１００の一方には、正相Ｉ信号および逆相Ｉ信号が入力され、他方には、正相Ｑ信号および逆相Ｑ信号が入力される。また、２個の可変利得増幅器１００の出力側では、正相Ｉ信号および正相Ｑ信号が合成され、逆相Ｉ信号および逆相Ｑ信号が合成される構成となっている。ベクトル合成型移相器２００にインダクタ２０２が設けられているので、２個の可変利得増幅器１００は、インダクタ１３２が設けられていない構成となっている。
【００９０】
次に、ベクトル合成型移相器２００の動作について説明する。ＩＱ信号生成回路２０１によって差動信号から生成されたＩ信号とＱ信号は、２個の可変利得増幅器１００によって、それぞれ独立に振幅と極性が変化する。２個の可変利得増幅器１００の出力側で、同相のＩ信号とＱ信号を合成することで、差動信号の位相を変化させることができる。
【００９１】
図６は、図５のベクトル合成型移相器２００の動作を説明するための概念図である。図６に示すように、Ｉ信号のベクトルを示す水平方向のベクトルＶＩとＱ信号のベクトルを示す垂直方向のベクトルＶＱの大きさ、すなわち、Ｉ信号とＱ信号の振幅は、可変利得増幅器１００によって、任意に変化させることができる。また、ベクトルＶＩおよびベクトルＶＱの向き、すなわち、Ｉ信号とＱ信号の極性も、可変利得増幅器１００によって、任意に変化させることができる。
【００９２】
ベクトルＶＩとベクトルＶＱを合成することで得られるベクトルＶＰは、ベクトル合成型移相器２００の出力のベクトルを示し、ベクトルＶＩとベクトルＶＰとがなす角度αが移相量に相当する。
【００９３】
なお、本実施の形態１では、総利得の可変範囲が−１６〜＋１５の範囲である場合を例示したが、並列接続するメイン増幅器の数を変更することで、総利得の可変範囲を適宜調整することができる。
【００９４】
以上、本実施の形態１によれば、それぞれ動作状態をオンとオフに切り替え可能な第１ソース接地差動対および第２ソース接地差動対を有する複数のメイン増幅器の各メイン増幅器について、第１制御パターンおよび第２制御パターンのいずれかに従って制御し、動作状態をオンとオフに切り替え可能な第３ソース接地差動対を有する第１サブ増幅器について、第３ソース接地差動対の動作状態をオンとオフのいずれかに制御することで、可変利得増幅器の総利得を調整するように構成されている。
【００９５】
これにより、増幅器を構成する各差動対のトランジスタサイズを小さくしつつ、総利得を切り替える際に利得を切り替える必要がある増幅器の数を減らすことができる。また、総利得を切り替える際に入力インピーダンスがほぼ一定となり、入力の整合状態がほぼ変わらないので、高精度な可変利得増幅器を実現することができる。さらに、このような可変利得増幅器をベクトル合成型移相器に適用すれば、高精度な振幅制御によって高精度な移相制御が可能となるため、高精度なベクトル合成型移相器を実現することができる。
【００９６】
実施の形態２．
本発明の実施の形態２では、先の実施の形態１の構成に対して、第１サブ増幅器１２１の代わりにメイン増幅器１１６を備えた可変利得増幅器１００について説明する。なお、本実施の形態２では、先の実施の形態１と同様である点の説明を省略し、先の実施の形態１と異なる点を中心に説明する。
【００９７】
図７は、本発明の実施の形態２における可変利得増幅器１００を示す構成図である。図７に示すように、本実施の形態２における可変利得増幅器１００は、先の実施の形態１の構成に対して、第１サブ増幅器１２１の代わりにメイン増幅器１１６を備える。メイン増幅器１１６は、先の図２に示すメイン増幅器１０１〜１１５と構成が同じである。
【００９８】
制御回路１３１は、各メイン増幅器１０１〜１１６を制御する制御パターンとして、差動対ＤＰ１の動作状態をオンに制御し、差動対ＤＰ２の動作状態をオフに制御する第１制御パターンと、差動対ＤＰ１の動作状態をオフに制御し、差動対ＤＰ２の動作状態をオンに制御する第２制御パターンと、差動対ＤＰ１の動作状態をオフに制御し、差動対ＤＰ２の動作状態をオフに制御する第３制御パターンと、差動対ＤＰ１の動作状態をオンに制御し、差動対ＤＰ２の動作状態をオンに制御する第４制御パターンとを有する。制御回路１３１は、第１制御パターン、第２制御パターン、第３制御パターンおよび第４制御パターンのいずれかに従って、各メイン増幅器１０１〜１１６を制御する。
【００９９】
次に、メイン増幅器１０１〜１１６のそれぞれの利得について、図８を参照しながら説明する。図８は、図７の各メイン増幅器１０１〜１１６の利得を示す説明図である。図８に示すように、第１制御パターンに従って制御されるメイン増幅器の利得は「＋１」となり、第２制御パターンに従って制御されるメイン増幅器の利得は「−１」となる。また、第３制御パターンに従って制御されるメイン増幅器の利得は「０」となり、第４制御パターンに従って制御されるメイン増幅器の利得は「０」となる。
【０１００】
なお、差動対ＤＰ１および差動対ＤＰ２の両方の動作状態がオンとなる場合、メイン増幅器の出力側で正相信号と逆相信号が合成されるので、メイン増幅器によって信号が出力されない状態と同等となる。したがって、第４制御パターンに従って制御されるメイン増幅器の利得は、第３制御パターンに従って制御されるメイン増幅器の利得と同様に、「０」となる。
【０１０１】
このように、制御回路１３１は、各メイン増幅器１０１〜１１６について、第１制御パターン、第２制御パターン、第３制御パターンおよび第４制御パターンのいずれかに従って制御することで、メイン増幅器１０１〜１１６のそれぞれの利得を、互いに大きさが同じであって極性が相違する正値および負値（ここでは、「＋１」および「−１」）と、「０」の３通りに、切り替えることができる。
【０１０２】
すなわち、各メイン増幅器１０１〜１１６は、第１制御パターン、第２制御パターン、第３制御パターンおよび第４制御パターンのいずれかに従って制御されることで、互いに大きさが同じであって極性が相違する正値および負値と、「０」の３通りに、利得を切り替え可能である。
【０１０３】
次に、可変利得増幅器１００の総利得を制御回路１３１が調整する動作について説明する。ここで、本実施の形態２では、可変利得増幅器１００の総利得は、各メイン増幅器１０１〜１１６の利得の和となる。
【０１０４】
制御回路１３１は、各メイン増幅器１０１〜１１６について、第１制御パターン、第２制御パターン、第３制御パターンおよび第４制御パターンのいずれかに従って制御することで、可変範囲（ここでは、−１６〜＋１６の範囲）内で総利得を調整する。
【０１０５】
また、制御回路１３１は、総利得を０に調整する場合、１６個のメイン増幅器１０１〜１１６のうちの８個のメイン増幅器を第３制御パターンに従って制御し、残りの８個のメイン増幅器を第４制御パターンに従って制御することで、各メイン増幅器１０１〜１１６の利得をすべて０に制御する。この場合、第３制御パターンに従って制御されるメイン増幅器の数と、第４制御パターンに従って制御されるメイン増幅器の数とが同数となる。
【０１０６】
制御回路１３１は、総利得を０よりも大きい値の範囲内で調整する場合、利得が「＋１」となるメイン増幅器の数を増減する。一方、制御回路１３１は、総利得を０よりも小さい値の範囲内で調整する場合、利得が「−１」となるメイン増幅器の数を増減する。
【０１０７】
また、制御回路１３１は、総利得を調整する際に利得を「０」に制御する必要があるメイン増幅器の数が偶数の場合、第３制御パターンに従って制御されるメイン増幅器の数と、第４制御パターンに従って制御されるメイン増幅器の数とが同数となるようにする。
【０１０８】
一方、制御回路１３１は、総利得を調整する際に利得を「０」に制御する必要があるメイン増幅器の数が奇数の場合、第３制御パターンに従って制御されるメイン増幅器の数と、第４制御パターンに従って制御されるメイン増幅器の数との差が１となるようにする。なお、ここでは、第３制御パターンに従って制御されるメイン増幅器の数を、第４制御パターンに従って制御されるメイン増幅器の数よりも１つ分多くするように構成する場合を例示するが、第４制御パターンに従って制御されるメイン増幅器の数を、第３制御パターンに従って制御されるメイン増幅器の数よりも１つ分多くするように構成してもよい。
【０１０９】
具体例として、制御回路１３１が総利得を「−１」から「０」に切り替える動作を考える。総利得が「−１」である場合、１６個のメイン増幅器１０１〜１１６のうち、第３制御パターンに従って８個のメイン増幅器の利得が「０」に制御され、第４制御パターンに従って７個のメイン増幅器の利得が「０」に制御され、第２制御パターンに従って１個のメイン増幅器の利得が「−１」に制御される。この場合、可変利得増幅器１００全体で動作状態がオンとなる差動対の数は１５である。
【０１１０】
総利得が「０」である場合、１６個のメイン増幅器１０１〜１１５のうち、第３制御パターンに従って８個のメイン増幅器の利得が「０」に制御され、第４制御パターンに従って８個のメイン増幅器の利得が「０」に制御される。この場合、可変利得増幅器１００全体で動作状態がオンとなる差動対の数は１６である。
【０１１１】
つまり、制御回路１３１は、総利得を「−１」から「０」に切り替える場合、利得が「−１」である１個のメイン増幅器を第４制御パターンに従って制御することで、その利得を「−１」から「０」に切り替える。したがって、可変利得増幅器１００において、総利得を「−１」から「０」に切り替える際に利得を切り替える必要がある増幅器の数は１となる。
【０１１２】
また、総利得を調整する際に利得を「０」に制御する必要があるメイン増幅器において、第３制御パターンに従って制御されるメイン増幅器の数と、第４制御パターンに従って制御されるメイン増幅器の数との差が０または１となるようにしている。したがって、総利得を切り替えた場合であっても、可変利得増幅器１００全体でオンとなる差動対の数をほぼ一定とすることができる。
【０１１３】
なお、本実施の形態２では、総利得の可変範囲が−１６〜＋１６の範囲である場合を例示したが、並列接続するメイン増幅器の数を変更することで、総利得の可変範囲を適宜調整することができる。
【０１１４】
以上、本実施の形態２によればそれぞれ動作状態をオンとオフに切り替え可能な第１ソース接地差動対および第２ソース接地差動対を有する複数のメイン増幅器の各メイン増幅器について、第１制御パターン、第２制御パターン、第３制御パターンおよび第４制御パターンのいずれかに従って制御することで、可変利得増幅器の総利得を調整するように構成されている。
【０１１５】
また、総利得を調整する際に利得を「０」に制御する必要があるメイン増幅器の数が偶数の場合、第３制御パターンに従って制御されるメイン増幅器の数と、第４制御パターンに従って制御されるメイン増幅器の数とが同数となり、総利得を調整する際に利得を「０」に制御する必要があるメイン増幅器の数が奇数の場合、第３制御パターンに従って制御されるメイン増幅器の数と、第４制御パターンに従って制御されるメイン増幅器の数との差が１となるように構成されている。
【０１１６】
これにより、先の実施の形態１と同様に、増幅器を構成する各差動対のトランジスタサイズを小さくしつつ、総利得を切り替える際に利得を切り替える必要がある増幅器の数を減らすことができる。また、可変利得増幅器の利得を切り替えた場合であっても、可変利得増幅器全体で動作状態がオンとなる差動対の数がほぼ一定となるようにしているので、可変利得増幅器の入力インピーダンスの変動を抑えることができる。その結果、高精度な可変利得増幅器を実現することができる。
【０１１７】
さらに、本実施の形態２における可変利得増幅器をベクトル合成型移相器に適用すれば、先の実施の形態１と同様に、高精度なベクトル合成型移相器を実現することができる。
【０１１８】
実施の形態３．
本発明の実施の形態３では、先の実施の形態１、２の各構成に対して、各メイン増幅器の構成が異なる可変利得増幅器１００について説明する。なお、本実施の形態３では、先の実施の形態１、２と同様である点の説明を省略し、先の実施の形態１、２と異なる点を中心に説明する。
【０１１９】
ここで、先の実施の形態１、２の各メイン増幅器では、差動対ＤＰ１および差動対ＤＰ２のそれぞれのソース端子の接続先を、電圧源ＶＤＤとグランドＧＮＤに切り替えることで、差動対ＤＰ１および差動対ＤＰ２のそれぞれの動作状態をオンとオフに切り替えるように構成されている。
【０１２０】
これに対して、本実施の形態３の各メイン増幅器では、差動対ＤＰ１および差動対ＤＰ２のそれぞれのソース端子に接続された電流源の動作状態をオンとオフに切り替えることで、差動対ＤＰ１および差動対ＤＰ２のそれぞれの動作状態をオンとオフに切り替えるように構成されている。
【０１２１】
図９は、本発明の実施の形態３における可変利得増幅器１００の各メイン増幅器を示す構成図である。図９に示すように、差動対ＤＰ１のソース端子には、トランジスタＴｒ７が接続され、さらに、トランジスタＴｒ７とトランジスタＴｒ８とでカレントミラー回路が構成されている。
【０１２２】
制御回路１３１は、スイッチＳＷ４を制御することで、カレントミラー回路の動作状態をオンとオフに切り替える。すなわち、制御回路１３１は、スイッチＳＷ４によってトランジスタＴｒ７のゲート端子とトランジスタＴｒ８のゲート端子を接続することで、カレントミラー回路をオンにして差動対ＤＰ１をオンにする。一方、制御回路１３１は、スイッチＳＷ４によって、トランジスタＴｒ７のゲート端子とグランドＧＮＤを接続することで、カレントミラー回路をオフにして差動対ＤＰ１をオフにする。
【０１２３】
同様に、差動対ＤＰ２のソース端子には、トランジスタＴｒ９が接続され、さらに、トランジスタＴｒ９とトランジスタＴｒ１０とでカレントミラー回路が構成されている。
【０１２４】
制御回路１３１は、スイッチＳＷ５を制御することで、カレントミラー回路の動作状態をオンとオフに切り替える。すなわち、制御回路１３１は、スイッチＳＷ５によってトランジスタＴｒ９のゲート端子とトランジスタＴｒ１０のゲート端子を接続することで、カレントミラー回路をオンにして差動対ＤＰ２をオンにする。一方、制御回路１３１は、スイッチＳＷ５によって、トランジスタＴｒ９のゲート端子とグランドＧＮＤを接続することで、カレントミラー回路をオフにして差動対ＤＰ１をオフにする。
【０１２５】
このように、差動対ＤＰ１および差動対ＤＰ２のそれぞれのソース端子は、動作状態をオンとオフに切り替え可能な電流源に接続される。また、制御回路１３１は、差動対ＤＰ１および差動対ＤＰ２のそれぞれのソース端子に接続された電流源の動作状態をオンとオフに切り替えることで、差動対ＤＰ１および差動対ＤＰ２のそれぞれの動作状態をオンとオフに切り替える。
【０１２６】
以上、本実施の形態３によれば、先の実施の形態１、２の各構成に対して、第１ソース接地差動対および第２ソース接地差動対のそれぞれのソース端子に接続された電流源の動作状態をオンとオフに切り替えることで、第１ソース接地差動対および第２ソース接地差動対のそれぞれの動作状態をオンとオフに切り替えるように構成されている。このように構成した場合であっても、先の実施の形態１、２と同様の効果が得られる。
【０１２７】
実施の形態４．
本発明の実施の形態４では、先の実施の形態１、２の各構成に対して、第２サブ増幅器１４１をさらに備えた可変利得増幅器１００について説明する。なお、本実施の形態４では、先の実施の形態１〜３と同様である点の説明を省略し、先の実施の形態１〜３と異なる点を中心に説明する。
【０１２８】
ここで、先の実施の形態１、２では、総利得の値によって、可変利得増幅器１００全体でオンとなる差動対の数は１５と１６の２通り存在するので、総利得の切り替え前後で入力インピーダンスが厳密に一定とならない場合がある。これに対して、本実施の形態４では、総利得の切り替え前後で入力インピーダンスが一定となるように構成されている。
【０１２９】
図１０は、本発明の実施の形態４における可変利得増幅器１００を示す構成図である。図１０に示すように、本実施の形態４における可変利得増幅器１００は、先の実施の形態２の構成に対して、メイン増幅器１０１〜１１６と並列に接続された第２サブ増幅器１４１をさらに備える。
【０１３０】
図１１は、図１０の第２サブ増幅器１４１を示す構成図である。図１１に示すように、第２サブ増幅器１４１は、第４ソース接地差動対ＤＰ４（以下、差動対ＤＰ４と称す）と、スイッチＳＷ６とを備える。
【０１３１】
差動対ＤＰ４は、トランジスタＴｒ１１およびトランジスタＴｒ１２によって構成される。トランジスタＴｒ１１およびトランジスタＴｒ１２のそれぞれは、トランジスタサイズがトランジスタＴｒ１〜Ｔｒ４のそれぞれのトランジスタサイズと等しい。
【０１３２】
差動対ＤＰ４のソース端子は、スイッチＳＷ６によって、電圧源ＶＤＤおよびグランドＧＮＤのいずれかに接続される。差動対ＤＰ４は、ソース端子がグランドＧＮＤに接続されれば、動作状態がオンとなり、ソース端子が電圧源ＶＤＤに接続されれば、動作状態がオフとなる。差動対ＤＰ４のドレイン端子は、電圧源ＶＤＤに接続される。
【０１３３】
先の実施の形態２で説明したとおり、制御回路１３１は、総利得を調整する際に利得を０に制御する必要があるメイン増幅器の数が奇数の場合、第３制御パターンに従って制御されるメイン増幅器の数を、第４制御パターンに従って制御されるメイン増幅器の数よりも１つ分多くする。
【０１３４】
この場合、可変利得増幅器１００全体でオンとなる差動対の数は１５となる。したがって、本実施の形態４では、制御回路１３１は、差動対ＤＰ４をオンにすることで、可変利得増幅器１００全体でオンとなる差動対の数を１６とする。
【０１３５】
一方、制御回路１３１は、総利得を調整する際に利得を０に制御する必要があるメイン増幅器の数が偶数の場合、第３制御パターンに従って制御されるメイン増幅器の数と、第４制御パターンに従って制御されるメイン増幅器の数とを同数とする。
【０１３６】
この場合、可変利得増幅器１００全体でオンとなる差動対の数は１６となる。したがって、本実施の形態４では、制御回路１３１は、差動対ＤＰ４をオフにすることで、可変利得増幅器１００全体でオンとなる差動対の数を１６とする。
【０１３７】
このように、制御回路１３１は、先の実施の形態２の構成に対して、可変利得増幅器１００全体でオンとなる差動対の数が一定（ここでは、１６）になるように差動対ＤＰ４の動作状態を制御するので、総利得の切り替え前後で入力インピーダンスを一定にすることができる。
【０１３８】
次に、先の形態１の構成に対して、第２サブ増幅器１４１をさらに備えた可変利得増幅器１００について説明する。
【０１３９】
先の実施の形態１で説明したとおり、制御回路１３１は、総利得を調整する際に、第１サブ増幅器１２１の差動対ＤＰ３をオンにする場合とオフにする場合がある。
【０１４０】
制御回路１３１は、総利得を調整する際に差動対ＤＰ３をオンにする場合、可変利得増幅器１００全体でオンとなる差動対の数は１６となる。したがって、本実施の形態４では、制御回路１３１は、差動対ＤＰ４をオフにすることで、可変利得増幅器１００全体でオンとなる差動対の数を１６とする。
【０１４１】
一方、制御回路１３１は、総利得を調整する際に差動対ＤＰ３をオフにする場合、可変利得増幅器１００全体でオンとなる差動対の数は１５となる。したがって、本実施の形態４では、制御回路１３１は、差動対ＤＰ４をオンにすることで、可変利得増幅器１００全体でオンとなる差動対の数を１６とする。
【０１４２】
このように、制御回路１３１は、先の実施の形態１に構成に対して、可変利得増幅器１００全体でオンとなる差動対の数が一定（ここでは、１６）になるように差動対ＤＰ４の動作状態を制御するので、総利得の切り替え前後で入力インピーダンスを一定にすることができる。
【０１４３】
以上、本実施の形態４によれば、先の実施の形態１、２の各構成に対して、動作状態をオンとオフに切り替え可能であり、ドレイン端子が電圧源に接続された第４ソース接地差動対を有する第２サブ増幅器をさらに備え、可変利得増幅器全体で動作状態がオンとなるソース接地差動対の数が一定となるように、第４ソース接地差動対の動作状態をオンとオフのいずれかに制御するように構成されている。
【０１４４】
これにより、可変利得増幅器の利得を切り替えた場合であっても、入力インピーダンスを一定にするようにしているので、先の実施の形態１、２と比べてより高精度な可変利得増幅器を実現することができる。
【０１４５】
実施の形態５．
本発明の実施の形態５では、各メイン増幅器の構成が先の実施の形態３と異なる可変利得増幅器１００について説明する。なお、本実施の形態５では、先の実施の形態１〜４と同様である点の説明を省略し、先の実施の形態１〜４と異なる点を中心に説明する。
【０１４６】
図１５は、本発明の実施の形態５における可変利得増幅器１００の各メイン増幅器を示す構成図である。
【０１４７】
図１５に示すように、キャパシタＣ１の一端と、キャパシタＣ２の一端は、端子Ｄｉｎ１に接続される。キャパシタＣ３の一端と、キャパシタＣ４の一端は、端子Ｄｉｎ２に接続される。
【０１４８】
インピーダンス素子Ｚ１の一端は、キャパシタＣ１の他端と、トランジスタＴｒ１のゲート端子に接続される。インピーダンス素子Ｚ２の一端は、キャパシタＣ３の他端と、トランジスタＴｒ２のゲート端子に接続される。
【０１４９】
インピーダンス素子Ｚ３の一端は、キャパシタＣ２の他端と、トランジスタＴｒ３のゲート端子に接続される。インピーダンス素子Ｚ４の一端は、キャパシタＣ４の他端と、トランジスタＴｒ４のゲート端子に接続される。
【０１５０】
インピーダンス素子Ｚ１の他端とインピーダンス素子Ｚ２の他端は、短絡されており、スイッチＳＷ７の一端に接続される。インピーダンス素子Ｚ３の他端とインピーダンス素子Ｚ４の他端は、短絡されており、スイッチＳＷ８の一端に接続される。スイッチＳＷ７の他端は、電圧源Ｅ１に接続される。スイッチＳＷ８の他端は、電圧源Ｅ２に接続される。
【０１５１】
トランジスタＴｒ１のドレイン端子とトランジスタＴｒ３のドレイン端子は、短絡されており、端子Ｄｏｕｔ１に接続される。トランジスタＴｒ２のドレイン端子とトランジスタＴｒ４のドレイン端子は、短絡されており、端子Ｄｏｕｔ２に接続される。差動対ＤＰ１のソース端子と差動対ＤＰ２のソース端子は、接地電位に接続される。
【０１５２】
先の実施の形態３と同様に、制御回路１３１は、スイッチＳＷ７を切り替え制御することで、差動対ＤＰ１の動作状態をオンとオフに切り替え、スイッチＳＷ８を切り替え制御することで、差動対ＤＰ２の動作状態をオンとオフに切り替える。
【０１５３】
このように、差動対ＤＰ１および差動対ＤＰ２のそれぞれのゲート端子の接続先は、インピーダンス素子Ｚ１〜Ｚ４を介して電圧源Ｅ１，Ｅ２とグランドに切り替え可能である。また、制御回路１３１は、差動対ＤＰ１および差動対ＤＰ２のそれぞれのゲート端子の接続先を、インピーダンス素子Ｚ１〜Ｚ４を介して電圧源Ｅ１，Ｅ２とグランドに切り替えることで、差動対ＤＰ１および差動対ＤＰ２のそれぞれの動作状態をオンとオフに切り替える。
【０１５４】
以上、本実施の形態５によれば、先の実施の形態１、２の各構成に対して、第１ソース接地差動対および第２ソース接地差動対のそれぞれのゲート端子の接続先を、インピーダンス素子を介して電圧源とグランドに切り替えることで、第１ソース接地差動対および第２ソース接地差動対のそれぞれの動作状態をオンとオフに切り替えるように構成されている。
【０１５５】
これにより、先の実施の形態１〜３と同様の効果が得られるとともに、先の実施の形態３の構成と比べて、トランジスタの縦積み数が少ないため、差動出力端子からより大きな振幅の信号が得られる。
【０１５６】
なお、実施の形態１〜５について個別に説明してきたが、実施の形態１〜５のそれぞれで開示した構成例は、任意に組み合わせることが可能である。
【符号の説明】
【０１５７】
１００  可変利得増幅器、１０１〜１１６  メイン増幅器、１２１  第１サブ増幅器、１３１  制御回路、１３２  インダクタ、１４１  第２サブ増幅器、２００  ベクトル合成型移相器、２０１  ＩＱ信号生成回路、２０２  インダクタ、３００  可変利得増幅器、３０１〜３０４  メイン増幅器、３０５  サブ増幅器、３１１  制御回路、３１２  インダクタ。
【要約】
それぞれ動作状態をオンとオフに切り替え可能な第１ソース接地差動対および第２ソース接地差動対を有する複数のメイン増幅器の各メイン増幅器について、第１制御パターンおよび第２制御パターンのいずれかに従って制御し、動作状態をオンとオフに切り替え可能な第３ソース接地差動対を有する第１サブ増幅器について、第３ソース接地差動対の動作状態をオンとオフのいずれかに制御することで、可変利得増幅器の総利得を調整するように構成されている。【図１】
0006440919.tif 000002
【図２】
0006440919.tif 000003
【図３】
0006440919.tif 000004
【図４】
0006440919.tif 000005
【図５】
0006440919.tif 000006
【図６】
0006440919.tif 000007
【図７】
0006440919.tif 000008
【図８】
0006440919.tif 000009
【図９】
0006440919.tif 000010
【図１０】
0006440919.tif 000011
【図１１】
0006440919.tif 000012
【図１２】
0006440919.tif 000013
【図１３】
0006440919.tif 000014
【図１４】
0006440919.tif 000015
【図１５】
0006440919.tif 000016