(57)【特許請求の範囲】
【請求項１】
カスケード接続する複数のＧＯＡユニットを含んでなり、Ｎを正の整数に設定して、第Ｎ段ＧＯＡユニットがプルアップ制御部と、プルアップ部と、トランスファー部と、第１プルダウン部と、ブーストラップコンデンサ部と、プルダウンホールディング回路部と、を含んでなり、
該プルアップ制御部が、ゲート電極が該第Ｎ段ＧＯＡユニットの前２段ＧＯＡユニットである第Ｎ−２段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が該第Ｎ段ＧＯＡユニットの前２段ＧＯＡユニットである第Ｎ−２ＧＯＡユニットの出力端に電気的に接続し、ドレイン電極が第１ノードに電気的に接続する第１１トランジスタを含み、
該プルアップ部が、ゲート電極が第１ノードに電気的に接続し、ソース電極に高周波クロック信号が入力し、ドレイン電極が出力端に電気的に接続する第２１トランジスタを含み、
該トランスファー部が、ゲート電極が第１ノードに電気的に接続しソース電極に高周波クロック信号が入力し、ドレイン電極が駆動出力端に電気的に接続する第２２トランジスタを含み、
該第１プルダウン部が、ゲート電極が第Ｎ段ＧＯＡユニットの次３段のＧＯＡユニットである第Ｎ＋３段ＧＯＡユニットの出力端に電気的に接続し、ドレイン電極が第１ノードに電気的に接続し、ソース電極が出力端に電気的に接続する第４１トランジスタを含み、
該ブーストラップコンデンサ部が、一端が第１ノードに電気的に接続し、他端が出力端に電気的に接続する第１コンデンサを含み、
該プルダウンホールディング回路部が、
ゲート電極が第２ノードに電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が第２定電圧負電位源に電気的に接続する第４２トランジスタと、
ゲート電極が第２ノードに電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第３２トランジスタと、
ゲート電極とソース電極とのいずれもが第１低周波信号源に電気的に接続し、ドレイン電極が第４ノードに電気的に接続する第５１トランジスタと、
ゲート電極が第１ノードに電気的に接続し、ソース電極が第４ノードに電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第５２トランジスタと、
ゲート電極が第４ノードに電気的に接続し、ソース電極が第１低周波信号源に電気的に接続し、ドレイン電極が第２ノードに電気的に接続する第５３トランジスタと、
ゲート電極が第２低周波信号源に電気的に接続し、ソース電極が第１低周波信号源に電気的に接続し、ドレイン電極が第２ノードに電気的に接続する第５４トランジスタと、
ゲート電極が第１ノードに電気的に接続し、ソース電極が第２ノードに電気的に接続し、ドレイン電極が第３ノードに電気的に接続する第５５トランジスタと、
ゲート電極が第１低周波信号源に電気的に接続し、ソース電極が第２低周波信号源に電気的に接続し、ドレイン電極が第３ノードに電気的に接続する第６４トランジスタと、
ゲート電極が第５ノードに電気的に接続し、ソース電極が第２低周波信号源に電気的に接続し、ドレイン電極が第３ノードに電気的に接続する第６３トランジスタと、
ゲート電極が第１ノードに電気的に接続し、ソース電極が第５ノードに電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第６２トランジスタと、
ゲート電極とソース電極とのいずれもが第２低周波信号源に電気的に接続し、ドレイン電極が第５ノードに電気的に接続する第６１トランジスタと、
ゲート電極が第３ノード電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第３３トランジスタと、
ゲート電極が第３ノードに電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が第２定電圧負電位源に電気的に接続する第４３トランジスタと、を含み、
該第１定電圧負電位源が、該第２定電圧負電位源より高い
ことを特徴とする酸化物半導体薄膜トランジスタを用いて形成される行駆動回路。
【請求項２】
請求項１に記載の酸化物半導体薄膜トランジスタを用いて形成される行駆動回路において、
前記行駆動回路の第１段ＧＯＡユニットにおいて、該第１１トランジスタのゲート電極が起動信号端に電気的に接続し、ソース電極が起動信号端に電気的に接続する
ことを特徴とする酸化物半導体薄膜トランジスタを用いて形成される行駆動回路。
【請求項３】
請求項１に記載の酸化物半導体薄膜トランジスタを用いて形成される行駆動回路において、
前記行駆動回路の第２段ＧＯＡユニットにおいて、該第１１トランジスタのゲート電極とソース電極とのいずれもが起動信号端に電気的に接続する
ことを特徴とする酸化物半導体薄膜トランジスタを用いて形成される行駆動回路。
【請求項４】
請求項１に記載の酸化物半導体薄膜トランジスタを用いて形成される行駆動回路において、
前記行駆動回路の最後から数えて第３段目と第２段目と、及び最後の１段のＧＯＡユニットにおいて、第４１トランジスタのゲート電極が起動信号端に電気的に接続する
ことを特徴とする酸化物半導体薄膜トランジスタを用いて形成される行駆動回路。
【請求項５】
請求項１に記載の酸化物半導体薄膜トランジスタを用いて形成される行駆動回路において、
前記第１プルダウン部における第４１トランジスタのソース電極が第２定電圧負電位源に電気的接続する
ことを特徴とする酸化物半導体薄膜トランジスタを用いて形成される行駆動回路。
【請求項６】
請求項１に記載の酸化物半導体薄膜トランジスタを用いて形成される行駆動回路において、
前記プルダウンホールディング回路部における第５５トランジスタのゲート電極が駆動出力端に電気的に接続し、
該プルダウンホールディング回路部が、ゲート電極が該第Ｎ段ＧＯＡユニットの前２段のＧＯＡユニットである第Ｎ−２段ＧＯＡユニットの駆動出力端に電気的に接続し、ソース電極が第２ノードに電気的に接続し、ドレイン電極が第３ノードに電気的に接続する第５７トランジスタをさらに含む
ことを特徴とする酸化物半導体薄膜トランジスタを用いて形成される行駆動回路。
【請求項７】
請求項６に記載の酸化物半導体薄膜トランジスタを用いて形成される行駆動回路において、
前記プルダウンホールディング回路部が、
ゲート電極が第２ノードに電気的に接続し、ソース電極が駆動出力端に電気的に接続し、ドレイン電極が第２定電圧負電位源に電気的に接続する第７２トランジスタと、
ゲート電極が第３ノードに電気的に接続し、ソース電極が駆動出力端に電気的に接続し、ドレイン電極が第２定電圧負電位源に電気的に接続する第７３トランジスタと、をさらに含む
ことを特徴とする酸化物半導体薄膜トランジスタを用いて形成される行駆動回路。
【請求項８】
請求項１に記載の酸化物半導体薄膜トランジスタを用いて形成される行駆動回路において、
前記第１低周波信号源と該第２低周波信号源とが、２つの位相の完全に逆の低周波クロック信号源である
ことを特徴とする酸化物半導体薄膜トランジスタを用いて形成される行駆動回路。
【請求項９】
請求項８に記載の酸化物半導体薄膜トランジスタを用いて形成される行駆動回路において、
前記高周波クロック信号、前記第１低周波信号源、および、該第２低周波信号源の低電位はそれぞれ前記第２定電圧負電位源より低い
ことを特徴とする酸化物半導体薄膜トランジスタを用いて形成される行駆動回路。
【請求項１０】
請求項１に記載の酸化物半導体薄膜トランジスタを用いて形成される行駆動回路において、
前記酸化物半導体薄膜トランジスタはＩＧＺＯ薄膜トランジスタである
ことを特徴とする酸化物半導体薄膜トランジスタを用いて形成される行駆動回路。
【請求項１１】
カスケード接続する複数のＧＯＡユニットを含んでなり、Ｎを正の整数に設定して、第Ｎ段ＧＯＡユニットがプルアップ制御部と、プルアップ部と、トランスファー部と、第１プルダウン部と、ブーストラップコンデンサ部と、プルダウンホールディング回路部とを含んでなり、
該プルアップ制御部が、ゲート電極が該第Ｎ段ＧＯＡユニットの前２段ＧＯＡユニットである第Ｎ−２段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が該第Ｎ段ＧＯＡユニットの前２段ＧＯＡユニットである第Ｎ−２ＧＯＡユニットの出力端に電気的に接続し、ドレイン電極が第１ノードに電気的に接続する第１１トランジスタを含み、
該プルアップ部が、ゲート電極が第１ノードに電気的に接続し、ソース電極に高周波クロック信号が入力し、ドレイン電極が出力端に電気的に接続する第２１トランジスタを含み、
該トランスファー部が、ゲート電極が第１ノードに電気的に接続し、ソース電極に高周波クロック信号が入力し、ドレイン電極が駆動出力端に電気的に接続する第２２トランジスタを含み、
該第１プルダウン部が、ゲート電極が第Ｎ段ＧＯＡユニットの次３段のＧＯＡユニットである第Ｎ＋３段ＧＯＡユニットの出力端に電気的に接続し、ドレイン電極が第１ノードに電気的に接続し、ソース電極が出力端に電気的に接続する第４１トランジスタを含み、
該ブーストラップコンデンサ部が、一端が第１ノードに電気的に接続し、他端が出力端に電気的に接続する第１コンデンサを含み、
該プルダウンホールディング回路部が、
ゲート電極が第２ノードに電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が第２定電圧負電位源に電気的に接続する第４２トランジスタと、
ゲート電極が第２ノードに電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第３２トランジスタと、
ゲート電極とソース電極とのいずれもが第１低周波信号源に電気的に接続し、ドレイン電極が第４ノードに電気的に接続する第５１トランジスタと、
ゲート電極が第１ノードに電気的に接続し、ソース電極が第４ノードに電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第５２トランジスタと、
ゲート電極が第４ノードに電気的に接続し、ソース電極が第１低周波信号源に電気的に接続し、ドレイン電極が第２ノードに電気的に接続する第５３トランジスタと、
ゲート電極が第２低周波信号源に電気的に接続し、ソース電極が第１低周波信号源に電気的に接続し、ドレイン電極が第２ノードに電気的に接続する第５４トランジスタと、
ゲート電極が第１ノードに電気的に接続し、ソース電極が第２ノードに電気的に接続し、ドレイン電極が第３ノードに電気的に接続する第５５トランジスタと、
ゲート電極が第１低周波信号源に電気的に接続し、ソース電極が第２低周波信号源に電気的に接続し、ドレイン電極が第３ノードに電気的に接続する第６４トランジスタと、
ゲート電極が第５ノードに電気的に接続し、ソース電極が第２低周波信号源に電気的に接続し、ドレイン電極が第３ノードに電気的に接続する第６３トランジスタと、
ゲート電極が第１ノードに電気的に接続し、ソース電極が第５ノードに電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第６２トランジスタと、
ゲート電極とソース電極とのいずれもが第２低周波信号源に電気的に接続し、ドレイン電極が第５ノードに電気的に接続する第６１トランジスタと、
ゲート電極が第３ノード電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第３３トランジスタと、
ゲート電極が第３ノードに電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が第２定電圧負電位源に電気的に接続する第４３トランジスタと、を含み、
該第１定電圧負電位源が、該第２定電圧負電位源より高く、
第１段ＧＯＡユニットにおいて、該第１１トランジスタのゲート電極が起動信号端に電気的に接続し、ソース電極が駆動信号端に電気的に接続し、
第２段ＧＯＡユニットにおいて、該第１１トランジスタのゲート電極とソース電極とのいずれもが起動信号端に電気的に接続し、
最後から数えて第３段目と第２段目と、及び最後の１段のＧＯＡユニットにおいて、第４１トランジスタが起動信号端に電気的に接続し、
前記高周波クロック信号、前記第１低周波信号源、および、該第２低周波信号源の低電位はそれぞれ前記第２定電圧負電位源より低く、
トランジスタはＩＧＺＯ薄膜トランジスタである
ことを特徴とする酸化物半導体薄膜トランジスタを用いて形成される行駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、液晶表示技術に関し、特に酸化物半導体薄膜トランジスタを用いる行駆動回路に関する
【背景技術】
【０００２】
ＧＯＡ（Ｇａｔｅ  Ｄｒｉｖｅｒ  Ｏｎ  Ａｒｒｅｙ）は、薄膜トランジスタを利用して液晶表示装置のＡｒｒａｙ製造工程においてゲートの行走査駆動信号回路を薄膜トランジスタアレイ基板上に形成して、ゲートのプログレッシブスキャンを実現するための技術である。
【０００３】
従来のアモルファス半導体素子について、アモルファストランジスタの電気特性における閾値電圧Ｖｔｈは一般に０Ｖより大きく、而もサブスレッショルド領域において電流に対する電圧振幅が相対的に大きい。
係る回路の設計において、一部のトランジスタを操作した場合、トランジスタのゲート電極とソース電極との間の電圧Ｖｇｓが０Ｖに等しい辺りで発生する漏電流も低くなる。
但し、目下発展途上の酸化物半導体薄膜トランジスタにあっては、半導体材料自体の特性とアモルファスシリコンとの間に差異が存在するため、薄膜トランジスタの閾値電圧Ｖｔｈが０Ｖより低くなるとともに、サブスレッショルド領域において電流に対する電圧振幅が相対的に小さくなることがある。
このことは、Ｖｇｓ＝０付近で動作するときに、回路に含まれるいくつかの重要なトランジスタに比較的大きな漏れ電流が生じることに繋がる。
このため、酸化物半導体薄膜トランジスタを用いて形成される行駆動回路には、特殊な設計を施して、一部の重要な薄膜トランジスタが、Ｖｇｓが０Ｖに等しい辺りで動作するのを避ける必要がある。
【０００４】
図１に、従来のアモルファスシリコン薄膜トランジスタを用いて形成される行駆動回路を開示する。
図面に開示するように、該回路は、プルアップ制御部１００と、プルアップ部２００と、トランスファー部３００と、第１プルダウン部４００と、ブーストラップコンデンサ部５００と、プルダウンホールディング回路部６００とを含む。
【０００５】
前記アモルファスシリコン薄膜トランジスタで構成される行駆動回路の制御信号源は、主に高周波クロック信号ＣＫ（ｎ）、定電圧低電位源ＶＳＳ、低周波クロック信号ＬＣ１、ＬＣ２である。
その内低周波クロック信号ＬＣ１、ＬＣ２は、位相が完全に逆の２つの低周波信号源である。
設定する上で、一般にＣＫ（ｎ）、ＬＣ１、ＬＣ２の低電位はＶＳＳより低い。
但し、回路におけるキーポイントノードのＱ（Ｎ）とＧ（Ｎ）は、非作動時間においてＶＳＳに至るまでプルダウンされる。
よって、プルアップ部２００の第２１トランジスタＴ２１とトランスファー部３００の第２２トランジスタＴ２２については、オフ状態における操作電圧Ｖｇｓ≒０Ｖとなり、しかもＱ（Ｎ）に高低の変動が存在するようになる。
即ち、Ｖｇｓ＞０Ｖの状況が存在する。
そこで該回路を酸化物半導体薄膜トランジスタの駆動回路の設計に直接応用した場合、比較的大きな漏電流が存在することになり、非作動時の出力端Ｇ（Ｎ）において低電位の維持を確保できなくなる。
よって、出力端Ｇ（Ｎ）の出力不良とＧＯＡ回路の性能不良を招く。
【０００６】
同様に、第１プルダウン部４００の第３１トランジスタＴ３１と第４１トランジスタＴ４１にも係る問題が存在する。
Ｑ（Ｎ）とＧ（Ｎ）が高電位の作動時間にある場合、Ｔ３１とＴ４１の漏電はＱ（Ｎ）とＧ（Ｎ）の出力の波形のひずみを招き、ここから厳しい条件下（例えば高温での操作）においてＧＯＡ回路の機能不良を招く。
【０００７】
プルダウンホールディング回路部６００は、該回路が設計上ＬＣ１、又はＬＣ２の低電位によってＰ（Ｎ）、又はＫ（Ｎ）の作動時間におけるプルダウンを制御する。
このため作動時間におけるＰ（Ｎ）とＫ（Ｎ）の低電位がＶＳＳより低くなるよう確保し、かつ第３２、３３、４２、４３トランジスタＴ３２、Ｔ３３、Ｔ４２、Ｔ４３はＶｇｓ＜０Ｖとなるよう確保し、好ましいオフ状態となる。
ここからプルダウンホールディング回路部６００のＱ（Ｎ）とＧ（Ｎ）に対する出力波形の影響を低減させる。
但し、目下採用されている技術プランにおいて、プルダウンホールディング回路部のブリッジ式ＴＦＴ５５が非作動時間においてＶｇｓ＞０Ｖとなる。
このため、非作動時間のＰ（Ｎ）、またはＧ（Ｎ）の高電位が、さらに高くブーストできなくなる。
よって、Ｔ３２、Ｔ３３、Ｔ４２、Ｔ４３と、Ｑ（Ｎ）、Ｇ（Ｎ）のプルダウンホールディング作用に影響を与える。
この点については、設計上素子のサイズを調整することで改善することができるものの、サイズの増加に伴う漏電流増加の問題も存在する。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
この発明は、従来のアモルファスシリコンＧＯＡ回路の設計に変更を加えて酸化物半導体ＧＯＡ回路に応用できるようにし、酸化物半導体とアモルファスシリコン自体の特性差異によって引き起こされる回路の機能不良の問題を改善する酸化物半導体薄膜トランジスタに用いる行駆動回路を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の酸化物半導体薄膜トランジスタを用いて形成される行駆動回路は、
カスケード接続する複数のＧＯＡユニットを含んでなり、Ｎを正の整数に設定して、第Ｎ段ＧＯＡユニットがプルアップ制御部と、プルアップ部と、トランスファー部と、第１プルダウン部と、ブーストラップコンデンサ部と、プルダウンホールディング回路部と、を含んでなり、
該プルアップ制御部が、ゲート電極が該第Ｎ段ＧＯＡユニットの前２段ＧＯＡユニットである第Ｎ−２段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が該第Ｎ段ＧＯＡユニットの前２段ＧＯＡユニットである第Ｎ−２ＧＯＡユニットの出力端に電気的に接続し、ドレイン電極が第１ノードに電気的に接続する第１１トランジスタを含み、
該プルアップ部が、ゲート電極が第１ノードに電気的に接続し、ソース電極に高周波クロック信号が入力し、ドレイン電極が出力端に電気的に接続する第２１トランジスタを含み、
該トランスファー部が、ゲート電極が第１ノードに電気的に接続しソース電極に高周波クロック信号が入力し、ドレイン電極が駆動出力端に電気的に接続する第２２トランジスタを含み、
該第１プルダウン部が、ゲート電極が第Ｎ段ＧＯＡユニットの次３段のＧＯＡユニットである第Ｎ＋３段ＧＯＡユニットの出力端に電気的に接続し、ドレイン電極が第１ノードに電気的に接続し、ソース電極が出力端に電気的に接続する第４１トランジスタを含み、
該ブーストラップコンデンサ部が、一端が第１ノードに電気的に接続し、他端が出力端に電気的に接続する第１コンデンサを含み、
該プルダウンホールディング回路部が、
ゲート電極が第２ノードに電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が第２定電圧負電位源に電気的に接続する第４２トランジスタと、
ゲート電極が第２ノードに電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第３２トランジスタと、
ゲート電極とソース電極とのいずれもが第１低周波信号源に電気的に接続し、ドレイン電極が第４ノードに電気的に接続する第５１トランジスタと、
ゲート電極が第１ノードに電気的に接続し、ソース電極が第４ノードに電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第５２トランジスタと、
ゲート電極が第４ノードに電気的に接続し、ソース電極が第１低周波信号源に電気的に接続し、ドレイン電極が第２ノードに電気的に接続する第５３トランジスタと、
ゲート電極が第２低周波信号源に電気的に接続し、ソース電極が第１低周波信号源に電気的に接続し、ドレイン電極が第２ノードに電気的に接続する第５４トランジスタと、
ゲート電極が第１ノードに電気的に接続し、ソース電極が第２ノードに電気的に接続し、ドレイン電極が第３ノードに電気的に接続する第５５トランジスタと、
ゲート電極が第１低周波信号源に電気的に接続し、ソース電極が第２低周波信号源に電気的に接続し、ドレイン電極が第３ノードに電気的に接続する第６４トランジスタと、
ゲート電極が第５ノードに電気的に接続し、ソース電極が第２低周波信号源に電気的に接続し、ドレイン電極が第３ノードに電気的に接続する第６３トランジスタと、
ゲート電極が第１ノードに電気的に接続し、ソース電極が第５ノードに電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第６２トランジスタと、
ゲート電極とソース電極とのいずれもが第２低周波信号源に電気的に接続し、ドレイン電極が第５ノードに電気的に接続する第６１トランジスタと、
ゲート電極が第３ノード電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第３３トランジスタと、
ゲート電極が第３ノードに電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が第２定電圧負電位源に電気的に接続する第４３トランジスタと、を含み、
該第１定電圧負電位源が、該第２定電圧負電位源より高い
ことを特徴とする。
【００１０】
本発明では、
前記行駆動回路の第１段ＧＯＡユニットにおいて、該第１１トランジスタのゲート電極が起動信号端に電気的に接続し、ソース電極が起動信号端に電気的に接続する
ことが好ましい。
【００１１】
本発明では、
前記行駆動回路の第２段ＧＯＡユニットにおいて、該第１１トランジスタのゲート電極とソース電極とのいずれもが起動信号端に電気的に接続する
ことが好ましい。
【００１２】
本発明では、
前記行駆動回路の最後から数えて第３段目と第２段目と、及び最後の１段のＧＯＡユニットにおいて、第４１トランジスタのゲート電極が起動信号端に電気的に接続する
ことが好ましい。
【００１３】
本発明では、
前記第１プルダウン部における第４１トランジスタのソース電極が第２定電圧負電位源に電気的接続する
ことが好ましい。
【００１４】
本発明では、
前記プルダウンホールディング回路部における第５５トランジスタのゲート電極が駆動出力端に電気的に接続し、
該プルダウンホールディング回路部が、ゲート電極が該第Ｎ段ＧＯＡユニットの前２段のＧＯＡユニットである第Ｎ−２段ＧＯＡユニットの駆動出力端に電気的に接続し、ソース電極が第２ノードに電気的に接続し、ドレイン電極が第３ノードに電気的に接続する第５７トランジスタをさらに含む
ことが好ましい。
【００１５】
本発明では、
前記プルダウンホールディング回路部が、
ゲート電極が第２ノードに電気的に接続し、ソース電極が駆動出力端に電気的に接続し、ドレイン電極が第２定電圧負電位源に電気的に接続する第７２トランジスタと、
ゲート電極が第３ノードに電気的に接続し、ソース電極が駆動出力端に電気的に接続し、ドレイン電極が第２定電圧負電位源に電気的に接続する第７３トランジスタと、をさらに含む
ことが好ましい。
【００１６】
本発明では、
前記第１低周波信号源と該第２低周波信号源とが、２つの位相の完全に逆の低周波クロック信号源である
ことが好ましい。
【００１７】
本発明では、
前記高周波クロック信号、前記第１低周波信号源、および、該第２低周波信号源の低電位はそれぞれ前記第２定電圧負電位源より低い
ことが好ましい。
【００１８】
本発明では、
前記酸化物半導体薄膜トランジスタはＩＧＺＯ薄膜トランジスタである
ことが好ましい。
【００１９】
本発明の酸化物半導体薄膜トランジスタを用いて形成される行駆動回路は、
カスケード接続する複数のＧＯＡユニットを含んでなり、Ｎを正の整数に設定して、第Ｎ段ＧＯＡユニットがプルアップ制御部と、プルアップ部と、トランスファー部と、第１プルダウン部と、ブーストラップコンデンサ部と、プルダウンホールディング回路部とを含んでなり、
該プルアップ制御部が、ゲート電極が該第Ｎ段ＧＯＡユニットの前２段ＧＯＡユニットである第Ｎ−２段ＧＯＡユニットの駆動信号端に電気的に接続し、ソース電極が該第Ｎ段ＧＯＡユニットの前２段ＧＯＡユニットである第Ｎ−２ＧＯＡユニットの出力端に電気的に接続し、ドレイン電極が第１ノードに電気的に接続する第１１トランジスタを含み、
該プルアップ部が、ゲート電極が第１ノードに電気的に接続し、ソース電極に高周波クロック信号が入力し、ドレイン電極が出力端に電気的に接続する第２１トランジスタを含み、
該トランスファー部が、ゲート電極が第１ノードに電気的に接続し、ソース電極に高周波クロック信号が入力し、ドレイン電極が駆動出力端に電気的に接続する第２２トランジスタを含み、
該第１プルダウン部が、ゲート電極が第Ｎ段ＧＯＡユニットの次３段のＧＯＡユニットである第Ｎ＋３段ＧＯＡユニットの出力端に電気的に接続し、ドレイン電極が第１ノードに電気的に接続し、ソース電極が出力端に電気的に接続する第４１トランジスタを含み、
該ブーストラップコンデンサ部が、一端が第１ノードに電気的に接続し、他端が出力端に電気的に接続する第１コンデンサを含み、
該プルダウンホールディング回路部が、
ゲート電極が第２ノードに電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が第２定電圧負電位源に電気的に接続する第４２トランジスタと、
ゲート電極が第２ノードに電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第３２トランジスタと、
ゲート電極とソース電極とのいずれもが第１低周波信号源に電気的に接続し、ドレイン電極が第４ノードに電気的に接続する第５１トランジスタと、
ゲート電極が第１ノードに電気的に接続し、ソース電極が第４ノードに電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第５２トランジスタと、
ゲート電極が第４ノードに電気的に接続し、ソース電極が第１低周波信号源に電気的に接続し、ドレイン電極が第２ノードに電気的に接続する第５３トランジスタと、
ゲート電極が第２低周波信号源に電気的に接続し、ソース電極が第１低周波信号源に電気的に接続し、ドレイン電極が第２ノードに電気的に接続する第５４トランジスタと、
ゲート電極が第１ノードに電気的に接続し、ソース電極が第２ノードに電気的に接続し、ドレイン電極が第３ノードに電気的に接続する第５５トランジスタと、
ゲート電極が第１低周波信号源に電気的に接続し、ソース電極が第２低周波信号源に電気的に接続し、ドレイン電極が第３ノードに電気的に接続する第６４トランジスタと、
ゲート電極が第５ノードに電気的に接続し、ソース電極が第２低周波信号源に電気的に接続し、ドレイン電極が第３ノードに電気的に接続する第６３トランジスタと、
ゲート電極が第１ノードに電気的に接続し、ソース電極が第５ノードに電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第６２トランジスタと、
ゲート電極とソース電極とのいずれもが第２低周波信号源に電気的に接続し、ドレイン電極が第５ノードに電気的に接続する第６１トランジスタと、
ゲート電極が第３ノード電気的に接続し、ソース電極が出力端に電気的に接続し、ドレイン電極が第１定電圧負電位源に電気的に接続する第３３トランジスタと、
ゲート電極が第３ノードに電気的に接続し、ソース電極が第１ノードに電気的に接続し、ドレイン電極が第２定電圧負電位源に電気的に接続する第４３トランジスタと、を含み、
該第１定電圧負電位源が、該第２定電圧負電位源より高く、
第１段ＧＯＡユニットにおいて、該第１１トランジスタのゲート電極が起動信号端に電気的に接続し、ソース電極が駆動信号端に電気的に接続し、
第２段ＧＯＡユニットにおいて、該第１１トランジスタのゲート電極とソース電極とのいずれもが起動信号端に電気的に接続し、
最後から数えて第３段目と第２段目と、及び最後の１段のＧＯＡユニットにおいて、第４１トランジスタが起動信号端に電気的に接続し、
前記高周波クロック信号、前記第１低周波信号源、および、該第２低周波信号源の低電位はそれぞれ前記第２定電圧負電位源より低く、
トランジスタはＩＧＺＯ薄膜トランジスタである
ことを特徴とする。
【発明の効果】
【００２０】
この発明による酸化物半導体薄膜トランジスタを用いて形成される行駆動回路は、２つの順に漸減する定電圧負電位源と、高周波クロック信号、低周波クロック信号の低電位とを設置することによって、非作動時のプルアップ部を好ましいオフ状態とすることができ、かつ高周波クロック信号の影響を受けることがない。
ここから回路の正常な動作を確保する。
さらに一歩進んで、第１プルダウン部を改めて設計することで、作動時の第１ノードと出力端に対する影響を避けて、第１ノードと出力端との正常な出力を確保することができ、信号のひずみが発生しない。
【図面の簡単な説明】
【００２１】
【図１】従来のアモルファスシリコン薄膜トランジスタを用いて形成された行駆動回路の回路図である。
【図２】この発明による酸化物半導体薄膜トランジスタを用いて形成された行駆動回路の第１の実施の形態を示した回路図である。
【図３】第１の実施例の第１段ＧＯＡユニットの回路図である。
【図４】第１の実施例の第２段ＧＯＡユニットの回路図である。
【図５】第１の実施例の最後から第３段目のＧＯＡユニットの回路図である。
【図６】第１の実施例の最後から第２段目のＧＯＡユニットの回路図である。
【図７】第１の実施例の最後の段のＧＯＡユニットの回路図である。
【図８】この発明による酸化物半導体薄膜トランジスタを用いて形成された行駆動回路の第２の実施の形態を示した回路図である。
【図９】この発明による酸化物半導体薄膜トランジスタを用いて形成された行駆動回路の第３の実施の形態を示した回路図である。
【図１０】この発明による酸化物半導体薄膜トランジスタを用いて形成された行駆動回路の第４の実施の形態を示した回路図である。
【図１１】図２、又は図８に開示する回路の各ノードの出力と入力に係る波形を示した説明図である。
【発明を実施するための形態】
【実施例１】
【００２２】
この発明に採用する技術と効果について説明するために、図面を参照にして以下に詳述する。
【００２３】
図２から図７に、この発明による酸化物半導体薄膜トランジスタを用いて形成された行駆動回路の第１の実施形態を開示する。
図面に開示する酸化物半導体薄膜トランジスタを用いる行駆動回路は、インジウム、ガリウム、亜鉛酸化物（Ｉｎｄｉｕｍ、Ｇａｌｌｉｕｍ、Ｚｉｎｃ  Ｏｘｉｄｅ）薄膜トランジスタ行駆動回路であって、カスケード接続する複数のＧＯＡユニットを含んでなり、Ｎを正の整数に設定して、第Ｎ段ＧＯＡユニットが、
プルアップ制御部１００と、
プルアップ部２００と、
トランスファー部３００と、
第１プルダウン部４００と、
ブーストラップコンデンサ部５００と、
プルダウンホールディング回路部６００と、を含む。
【００２４】
前掲のそれぞれの部分の構成及びその具体的な方式は次に掲げるとおりである。
【００２５】
プルアップ制御部１００は、ゲート電極が該第Ｎ段ＧＯＡユニットの前２段ＧＯＡユニットである第Ｎ−２段ＧＯＡユニットの駆動信号端ＳＴ（Ｎ−２）に電気的に接続し、ソース電極が該第Ｎ段ＧＯＡユニットの前２段ＧＯＡユニットである第Ｎ−２ＧＯＡユニットの出力端Ｇ（Ｎ−２）に電気的に接続し、ドレイン電極が第１ノードＱ（Ｎ）に電気的に接続する第１１トランジスタＴ１１を含む。
【００２６】
プルアップ部２００は、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ソース電極に高周波クロック信号ＣＫ（ｎ）が入力し、ドレイン電極が出力端Ｇ（Ｎ）に電気的に接続する第２１トランジスタＴ２１を含む。
【００２７】
トランスファー部３００は、ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ソース電極に高周波クロック信号ＣＫ（ｎ）が入力し、ドレイン電極が駆動出力端ＳＴ（Ｎ）に電気的に接続する第２２トランジスタＴ２２を含む。
【００２８】
第１プルダウン部４００は、ゲート電極が第Ｎ段ＧＯＡユニットの次３段のＧＯＡユニットである第Ｎ＋３段ＧＯＡユニットの出力端Ｇ（Ｎ＋３）に電気的に接続し、ドレイン電極が第１ノードＱ（Ｎ）に電気的に接続し、ソース電極が出力端Ｇ（Ｎ）に電気的に接続する第４１トランジスタＴ４１を含む。
【００２９】
ブーストラップコンデンサ部５００は、一端が第１ノードＱ（Ｎ）に電気的に接続し、他端が出力端Ｇ（Ｎ）に電気的に接続する第１コンデンサＣｂを含む。
【００３０】
プルダウンホールディング回路部６００は、
ゲート電極が第２ノードＰ（Ｎ）に電気的に接続し、ソース電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極が第２定電圧負電位源ＶＳＳ２に電気的に接続する第４２トランジスタＴ４２と、
ゲート電極が第２ノードＰ（Ｎ）に電気的に接続し、ソース電極が出力端Ｇ（Ｎ）に電気的に接続し、ドレイン電極が第１定電圧負電位源ＶＳＳ１に電気的に接続する第３２トランジスタＴ３２と、
ゲート電極とソース電極とのいずれもが第１低周波信号源ＬＣ１に電気的に接続し、ドレイン電極が第４ノードＳ（Ｎ）に電気的に接続する第５１トランジスタＴ５１と、
ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ソース電極が第４ノードＳ（Ｎ）に電気的に接続し、ドレイン電極が第１定電圧負電位源ＶＳＳ１に電気的に接続する第５２トランジスタＴ５２と、
ゲート電極が第４ノードＳ（Ｎ）に電気的に接続し、ソース電極が第１低周波信号源ＬＣ１に電気的に接続し、ドレイン電極が第２ノードＰ（Ｎ）に電気的に接続する第５３トランジスタＴ５３と、
ゲート電極が第２低周波信号源ＬＣ２に電気的に接続し、ソース電極が第１低周波信号源ＬＣ１に電気的に接続し、ドレイン電極が第２ノードＰ（Ｎ）に電気的に接続する第５４トランジスタＴ５４と、
ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ソース電極が第２ノードＰ（Ｎ）に電気的に接続し、ドレイン電極が第３ノードＫ（Ｎ）に電気的に接続する第５５トランジスタＴ５５と、
ゲート電極が第１低周波信号源ＬＣ１に電気的に接続し、ソース電極が第２低周波信号源ＬＣ２に電気的に接続し、ドレイン電極が第３ノードＫ（Ｎ）に電気的に接続する第６４トランジスタＴ６４と、
ゲート電極が第５ノードＴ（Ｎ）に電気的に接続し、ソース電極が第２低周波信号源ＬＣ２に電気的に接続し、ドレイン電極が第３ノードＫ（Ｎ）に電気的に接続する第６３トランジスタＴ６３と、
ゲート電極が第１ノードＱ（Ｎ）に電気的に接続し、ソース電極が第５ノードＴ（Ｎ）に電気的に接続し、ドレイン電極が第１定電圧負電位源ＶＳＳ１に電気的に接続する第６２トランジスタＴ６２と、
ゲート電極とソース電極とのいずれもが第２低周波信号源ＬＣ２に電気的に接続し、ドレイン電極が第５ノードＴ（Ｎ）に電気的に接続する第６１トランジスタＴ６１と、
ゲート電極が第３ノードＫ（Ｎ）に電気的に接続し、ソース電極が出力端Ｇ（Ｎ）に電気的に接続し、ドレイン電極が第１定電圧負電位源ＶＳＳ１に電気的に接続する第３３トランジスタＴ３３と、
ゲート電極が第３ノードＫ（Ｎ）に電気的に接続し、ソース電極が第１ノードＱ（Ｎ）に電気的に接続し、ドレイン電極が第２定電圧負電位源ＶＳＳ２に電気的に接続する第４３トランジスタＴ４３と、を含む。
【００３１】
第１定電圧負電位源ＶＳＳ１は第２定電圧負電位源ＶＳＳ２より高く、
第１低周波信号源ＬＣ１と第２低周波信号源ＬＣ２とは、位相が完全に逆の２つの低周波信号源であって、
高周波クロック信号ＣＫ（ｎ）、第１低周波信号源ＬＣ１、および、第２低周波信号源ＬＣ２の低電位は、第２定電圧負電位源ＶＳＳ２より低い。
【００３２】
ここで特筆すべきは、第２１トランジスタＴ２１が非作動時間における漏電を低減させるために、実施例においては従来の技術の基礎の上に第２負電位源ＶＳＳ２を導入し、第４２トランジスタＴ４２、第４３トランジスタＴ４３を介して第１ノードＱ（Ｎ）の電位を第２定電圧負電位源ＶＳＳ２に至るまでプルダウンし、第３２トランジスタＴ３２と、第３３トランジスタＴ３３を介して出力端Ｇ（Ｎ）の電位を第１定電圧負電位源ＶＳＳ１に至るまでプルダウンする。
ここで、ＶＳＳ１＞ＶＳＳ２である。
したがって、第２１トランジスタＴ２１のゲート電極とソース電極との間の電圧Ｖｇｓが、電圧Ｖｇｓ＜０Ｖであるように確保し、ここから第２１トランジスタＴ２１の非作動時間における漏電流を低減させることができる。
【００３３】
また、第４１トランジスタＴ４１のソース電極は出力端Ｇ（Ｎ）に接続する。
よって、出力端Ｇ（Ｎ）の作動時間において、第４１トランジスタＴ４１のソース電極端が高電位になり、第４１トランジスタＴ４１全体の漏電流が明らかに低下し、而も第１ノードＱ（Ｎ）の電位の作用を増強させることができる。
【００３４】
さらに一歩進んで説明すると、第１プルダウン部４００の出力端Ｇ（Ｎ）に対する影響を低減させるためには、１つの第４１トランジスタＴ４１のみを設けるだけでよく、而も第４１トランジスタＴ４１のゲート電極が該第Ｎ段ＧＯＡユニットの次３段ＧＯＡユニットである第Ｎ＋３段ＧＯＡユニットの出力端Ｇ（Ｎ＋３）に電気的に接続し、第１ノードＱ（Ｎ）に形成される凸形状の電位を確保し、第２１トランジスタＴ２１を利用することで第１時間に出力端Ｇ（Ｎ）をプルダウンする。
【００３５】
図３に開示するように、行駆動回路の第１段ＧＯＡユニットにおいて、第１１トランジスタＴ１１のゲート電極が起動信号端ＳＴＶに電気的に接続し、ソース電極が起動信号端ＳＴＶに電気的に接続する。
【００３６】
図４に開示するように、行駆動回路の第２段ＧＯＡユニットにおいて、第１１トランジスタＴ１１のゲート電極とソース電極とのいずれもが起動信号端ＳＴＶに電気的に接続する。
【００３７】
図５、６、７に開示するように、行駆動回路の最後から数えて第３段目と第２段目と、及び最後の１段のＧＯＡユニットにおいて、第４１トランジスタＴ４１が起動信号端ＳＴＶに電気的に接続する。
【実施例２】
【００３８】
図８に、この発明による酸化物半導体薄膜トランジスタを用いて形成される行駆動回路の第２の実施の形態を開示する。
第２の実施の形態と第１の実施の形態との違いは、プルダウン部４００の第４１トランジスタＴ４１のソース端が直接第２定電圧負電位源ＶＳＳ２に接続し、非作動時間における第１ノードＱ（Ｎ）の電位を第２定電圧負電位源ＶＳＳ２に至るまでプルダウンして第２１トランジスタＴ２１のＶｇｓ＜０Ｖを確保する点にある。
また、図８と図２において同様の符号を付した部分の構成、接続関係、機能、操作と原理は同一であるので、詳述は省く。
【実施例３】
【００３９】
図９に、この発明による酸化物半導体薄膜トランジスタを用いて形成される行駆動回路の第３の実施の形態を開示する。
第３の実施の形態と第１の実施の形態との違いは、プルダウンホールディング回路部６００の第５５トランジスタＴ５５のゲート電極が駆動出力端ＳＴ（Ｎ）に電気的に接続し、同時にプルダウンホールディング回路部６００が、ゲート電極が該第Ｎ段ＧＯＡユニットの前２段のＧＯＡユニットである第Ｎ−２段ＧＯＡユニットの駆動出力端ＳＴ（Ｎ−２）に電気的に接続し、ソース電極が第２ノードＰ（Ｎ）に電気的に接続し、ドレイン電極が第３ノードＫ（Ｎ）に電気的に接続する第５７トランジスタＴ５７をさらに含む点にある。
また、図９と図２において同様の符号を付した部分の構成、接続関係、機能、操作と原理は同一であるので、詳述は省く。
【００４０】
第３の実施の形態は、図２に開示する第１の実施の形態を基礎として、プルダウンホールディング回路部６００に対して変更を加えたものであって、第１ノードＱ（Ｎ）の非作動時の電位が受ける第２１トランジスタＴ２１と第２２トランジスタＴ２２の寄生容量の変動の影響が比較的大きいことから、第２ノードＰ（Ｎ）と第３ノードＫ（Ｎ）の電位も、これにともない変動する。
第３の実施の形態は、第１の実施の形態における第１ノードＱ（Ｎ）が制御するブリッジ式第５５トランジスタＴ５５を２つに分け、即ち、該第Ｎ段ＧＯＡユニットの前２段ＧＯＡユニットである第Ｎ−２ＧＯＡユニットの駆動出力端ＳＴ（Ｎ−２）と駆動出力端ＳＴ（Ｎ）とによってブリッジ式トランジスタ第５７トランジスタＴ５７と第５５トランジスタＴ５５とを制御する。
このため、第１ノードＱ（Ｎ）の第２ノードＰ（Ｎ）と、第３ノードＫ（Ｎ）の電位に対する影響を効率よく避けることができる。
【実施例４】
【００４１】
図１０に、この発明の第４の実施の形態を開示する。
図９と図１０とにおいて、同一の符号を付した部分は、同様の構成、接続関係、機能、操作の原理を有する。
よって、詳述を省く。
第４の実施の形態と第３の実施の形態との違いは、プルダウンホールディング回路部６００が、ゲート電極が第３ノードＫ（Ｎ）に電気的に接続し、ソース電極が駆動出力端ＳＴ（Ｎ）に電気的に接続し、ドレイン電極が第２定電圧負電位源ＶＳＳ２に電気的に接続する第７３トランジスタＴ７３と、ゲート電極が第２ノードＰ（Ｎ）に電気的に接続し、ソース電極が駆動出力端ＳＴ（Ｎ）に電気的に接続し、ドレイン電極が第２定電圧負電位源ＶＳＳ２に電気的に接続する第７２トランジスタＴ７２とをさらに含む点にある。
【００４２】
第４の実施の形態は、上述する第３の実施の形態に変更を加えたものである。
第４の実施の形態は、第３の実施の形態を基礎として、第７３トランジスタＴ７３と第７２トランジスタＴ７２とを加えてなる。
第７３トランジスタＴ７３と第７２トランジスタＴ７２を介して駆動出力端ＳＴ（Ｎ）の電位に処理を行う。
よって、ＳＴ（Ｎ）が非作動時に比較的安定した低電位となることができ、Ｐ（Ｎ）とＫ（Ｎ）との変動を低減させることができる。
【００４３】
図１１は、この発明の第１の実施例、もしくは第２の実施例の各ノードの入力と出力の波形を示した説明図である。
ＳＴＶ信号はＧＯＡ回路の起動信号である。
ＣＫ１−４はＧＯＡ回路の高周波クロック信号である。
ＬＣ１とＬＣ２とは、位相が完全に逆の２つの低周波クロック信号源である。
ＶＳＳ１とＶＳＳ２とは、２組の電位が漸減する定電圧負電位源である。
図１１から明らかなように、非作動時において、プルアップ部２００が好ましいオフ状態となるとともに、第１ノードＱ（Ｎ）と出力端Ｇ（Ｎ）との正常に出力によって信号のひずみが発生しない。
【００４４】
以上をまとめると、この発明による酸化物半導体薄膜トランジスタを用いて形成される行駆動回路は、順に漸減する２つの定電圧負電位源と、高周波クロック信号、低周波クロック信号の低電位とを設置することによって、非作動時のプルアップ部を好ましいオフ状態とすることができ、かつ高周波クロック信号の影響を受けることがない。
ここから回路の正常な動作を確保する。
さらに一歩進んで、第１プルダウン部を改めて設計することで、作動時の第１ノードと出力端に対する影響を避けて、第１ノードと出力端との正常な出力を確保することができ、信号のひずみが発生しない。
【００４５】
以上はこの発明の好ましい実施の形態であるが、但しこの発明の実施の範囲を限定するものではない。
当業者であれば、この発明の精神と範囲を逸脱しないで、各種変更、修正を加えることができるが、これらはいずれもこの発明の特許請求の範囲に含まれるものであって、この発明の特許請求の範囲を準拠とするものである。
【符号の説明】
【００４６】
１００          プルアップ制回路御部
２００          プルアップ部
３００          トランスファー部
４００          第１プルダウン部
５００          ブーストラップコンデンサ部
５５            ブリッジ式ＴＦＴ
６００          プルダウンホールディング回路部
Ｃｂ            第１コンデンサ
ＣＫ（ｎ）      高周波クロック信号
Ｇ（Ｎ−２）    出力端
Ｇ（Ｎ＋３）    出力端
ＬＣ１、ＬＣ２  低周波クロック信号
Ｐ（Ｎ）        第２ノード
Ｑ（Ｎ）        第１ノード
ＳＴ（Ｎ−２）  駆動信号端
ＳＴＶ          起動信号
ＳＴ（Ｎ−２）  駆動出力端
Ｔ（Ｎ）        第５ノード
Ｔ１１          第１１トランジスタ
Ｔ２１          第２１トランジスタ
Ｔ２２          第２２トランジスタ
Ｔ３２          第３２トランジスタ
Ｔ３３          第３３トランジスタ
Ｔ４１          第４１トランジスタ
Ｔ４２          第４２トランジスタ
Ｔ４３          第４３トランジスタ
Ｔ５１          第５１トランジスタ
Ｔ５２          第５２トランジスタ
Ｔ５３          第５３トランジスタ
Ｔ５４          第５４トランジスタ
Ｔ５５          第５５トランジスタ
Ｔ５７          第５７トランジスタ
Ｔ６１          第６１トランジスタ
Ｔ６３          第６３トランジスタ
Ｔ６２          第６２トランジスタ
Ｔ７２          第７２トランジス
Ｔ７３          第７３トランジスタ
ＶＳＳ          定電圧負電位源
Ｖｇｓ          電圧
ＶＳＳ１        第１定電圧負電位源
ＶＳＳ２        第２定電圧負電位源
Ｖｔｈ          閾値電圧
【図１】
0006440224.tif 000002
【図２】
0006440224.tif 000003
【図３】
0006440224.tif 000004
【図４】
0006440224.tif 000005
【図５】
0006440224.tif 000006
【図６】
0006440224.tif 000007
【図７】
0006440224.tif 000008
【図８】
0006440224.tif 000009
【図９】
0006440224.tif 000010
【図１０】
0006440224.tif 000011
【図１１】
0006440224.tif 000012