(57)【特許請求の範囲】
【請求項１】
Ｄ級オーディオアンプに対して、予め決定されたサイクルタイムを有するＮ個の互いに位相シフトしたパルス幅変調信号を生成する多相パルス幅変調器であって、
Ｎ＋１個の互いに位相シフトしたアナログ三角波をそれぞれ生成するように構成されているＮ＋１個のアナログ三角波生成器であって、前記Ｎ＋１個の互いに位相シフトしたアナログ三角波はそれぞれ、略線形的に増大する信号振幅を有する上昇部分と、略線形的に減少する信号振幅を有する下降部分と、略一定の信号振幅を有するアイドル信号部分と、を備え、前記上昇部分及び前記下降部分の持続時間が前記予め決定されたサイクルタイムに対応し、前記アイドル信号部分の持続時間が、前記Ｎ個の互いに位相シフトしたパルス幅変調信号の二つの隣接する位相の間の位相シフトに対応するＮ＋１個のアナログ三角波生成器と、
Ｎ＋１個のコンパレータであって、前記Ｎ＋１個のコンパレータはそれぞれ、前記Ｎ＋１個の互いに位相シフトしたアナログ三角波の対応するものに操作的に結合される第１の入力と、少なくともＮ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号を生成するためにオーディオ信号に結合される第２の入力と、を備えるＮ＋１個のコンパレータと、
前記Ｎ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号の対応するものに結合されるＮ＋１個の入力端子と、前記Ｎ個の互いに位相シフトしたパルス幅変調信号を供給するように構成されているＮ個の出力端子と、を備えるクロスポイント又はマトリックススイッチと、
信号の各々が前記Ｎ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号のインタリーブした時間部分を備えるように、前記Ｎ個の互いに位相シフトしたパルス幅変調信号を同時に生成するために予め決定された時間系列の前記予め決定されたサイクルタイムの持続時間中に前記Ｎ＋１個の入力端子の各々を前記Ｎ個の出力端子の各出力端子に選択的に接続するよう構成されているクロスポイントスイッチコントローラと、
を備え、Ｎは、２以上の正の整数である多相パルス幅変調器。
【請求項２】
前記クロスポイントスイッチコントローラは、
各時点において、Ｎ＋１個の入力のうちのＮ個の入力の組を前記Ｎ個の出力端子の対応するものに接続するとともに、クロスポイントスイッチの残りの入力を前記Ｎ個の出力端子のいずれからも切り離し、
前記Ｎ個の相互に位相シフトしたパルス幅変調信号の二つの隣接する位相の間の予め決定された位相シフトに対応する時間間隔で前記Ｎ個の入力の連続する組の間でスイッチングを行うように構成されている請求項１に記載の多相パルス幅変調器。
【請求項３】
前記Ｎ＋１個のアナログ三角波生成器は、前記アイドル信号部分の持続時間に対応する前記Ｎ＋１個の互いに位相シフトしたアナログ三角波の間の位相シフトを生成するように構成されている請求項１に記載の多相パルス幅変調器。
【請求項４】
前記クロスポイントスイッチコントローラは、
各時点において、前記クロスポイントの前記残りの入力を、前記アナログ三角波のアイドル信号部分から取得した前記パルス幅変調位相信号として選択するように構成されている請求項２に記載の多相パルス幅変調器。
【請求項５】
前記Ｎ＋１個のアナログ三角波生成器の各々は、
前記アナログ三角波の前記上昇部分及び前記下降部分の特徴を規定する能動電気部品及び受動電気部品の組と、
前記アナログ三角波の前記上昇部分及び前記下降部分の開始及び持続時間並びに前記アイドル信号部分の開始及び持続時間を制御するタイミング信号入力と、
アナログ直流基準電圧と、
前記アナログ三角波の前記アイドル信号部分を生成するために前記アイドル信号部分の持続時間中に前記アナログ三角波を前記アナログ直流基準電圧に選択的に接続するとともに前記アナログ三角波を前記アナログ直流基準電圧から選択的に切り離すように構成されているリセットスイッチと、
を備える請求項１から４のうちのいずれか一項に記載の多相パルス幅変調器。
【請求項６】
前記能動電気部品及び受動電気部品の組は、
前記アナログ三角波の前記上昇部分及び前記下降部分を決定するためにタイミング信号に従ってコンデンサを選択的に充電又は放電するように構成されている第１の電流源及び第２の電流源を備える請求項５に記載の多相パルス幅変調器。
【請求項７】
請求項１から６のうちのいずれか一項に記載の多相パルス幅変調器を備え、クロスポイントスイッチは、前記クロスポイントスイッチコントローラの制御信号に従って前記Ｎ＋１個の入力端子を前記Ｎ個の出力端子の対応するものに接続するように構成されている複数の半導体スイッチを備えるスイッチング回路網を備える請求項１から６のうちのいずれか一項に記載の多相パルス幅変調器。
【請求項８】
前記Ｎ個の互いに位相シフトしたパルス幅変調信号の各々の前記予め決定されたサイクルタイムが６．６７マイクロ秒と０．２マイクロ秒との間にある請求項１から７のうちのいずれか一項に記載の多相パルス幅変調器。
【請求項９】
クロスポイントスイッチは、各々がＮ＋１個のマルチプレクサ入力及び１個のマルチプレクサ出力を有するＮ個のマルチプレクサを備え、
前記Ｎ＋１個のマルチプレクサ入力は、前記クロスポイントスイッチの前記Ｎ＋１個の入力端子の各々に結合され、各マルチプレクサ出力は、前記クロスポイントスイッチの前記Ｎ個の出力端子のうちの１個に結合される請求項１から８のうちのいずれか一項に記載の多相パルス幅変調器。
【請求項１０】
請求項１から９のうちのいずれか一項に記載の多相パルス幅変調器を備えるＤ級オーディオアンプであって、
前記Ｎ個の互いに位相シフトしたパルス幅変調信号は、前記Ｄ級オーディオアンプのマルチレベルの出力段の出力電力トランジスタのそれぞれに結合され、
前記Ｎ＋１個のコンパレータの各々の前記第２の入力は、前記Ｄ級オーディオアンプの帰還ループのループフィルタのオーディオ信号出力に結合されるＤ級オーディオアンプ。
【請求項１１】
請求項１０に記載のＤ級オーディオアンプと、
前記出力段の出力に操作的に結合されるスピーカ負荷と、
を備える音生成装置。
【請求項１２】
Ｄ級オーディオアンプに対して、それぞれが予め決定されたサイクルタイムを有するＮ個の互いに位相シフトしたパルス幅変調信号を生成する方法であって、
Ｎ＋１個の互いに位相シフトしたアナログ三角波を生成するステップであって、前記Ｎ＋１個の互いに位相シフトしたアナログ三角波はそれぞれ、略線形的に増大する信号振幅を有する上昇部分と、略線形的に減少する信号振幅を有する下降部分と、略一定の信号振幅を有するアイドル信号部分と、を備え、前記上昇部分及び前記下降部分の持続時間が前記予め決定されたサイクルタイムに対応し、前記アイドル信号部分の持続時間が、前記Ｎ個の互いに位相シフトしたパルス幅変調信号の二つの隣接する位相の間の位相シフトに対応するステップと、
Ｎ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号を生成するために、前記Ｎ＋１個の互いに位相シフトしたアナログ三角波とオーディオ信号を比較するステップと、
前記Ｎ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号をクロスポイント又はマトリックススイッチのＮ＋１個の入力端子の各々に供給するステップと、
信号の各々が前記Ｎ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号のインタリーブした時間部分を備えるように前記Ｎ個の互いに位相シフトしたパルス幅変調信号を同時に生成するために、予め決定された時間系列において、前記予め決定されたサイクルタイムの持続時間中に前記Ｎ＋１個の入力端子の各々を前記Ｎ個の出力端子の各出力端子に選択的に接続するステップと、
を備え、Ｎは、２以上の正の整数である方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、予め決定されたサイクルタイムを有するＮ個の互いに位相シフトしたパルス幅変調信号を生成する多相パルス幅変調器に関する。多相パルス幅変調器は、Ｄ級オーディオアンプの用途に特に適切である。多相パルス幅変調器は、Ｎ＋１個の互いに位相シフトしたアナログ三角波をそれぞれ生成するように構成されているＮ＋１個のアナログ三角波生成器を備える。多相パルス幅変調器は、Ｎ＋１個のコンパレータであって、Ｎ＋１個のコンパレータはそれぞれ、Ｎ＋１個の互いに位相シフトしたアナログ三角波の対応するものに操作的に結合される第１の入力部と、少なくともＮ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号を生成するためにオーディオ信号に結合される第２の入力部と、を備えるＮ＋１個のコンパレータを更に備える。クロスポイント又はマトリックススイッチは、Ｎ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号の対応するものに結合されるＮ＋１個の入力端子と、Ｎ個の互いに位相シフトしたパルス幅変調信号を供給するように構成されているＮ個の出力端子と、を備える。クロスポイントスイッチのクロスポイントスイッチコントローラは、信号の各々がＮ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号のインタリーブした時間部分を備えるようにするように、Ｎ個の互いに位相シフトしたパルス幅変調信号を同時に生成するために予め決定された時間系列の予め決定されたサイクルタイムの持続時間中にＮ＋１個の入力端子の各々をＮ個の出力端子の各出力端子に選択的に接続するよう構成されている。Ｎは、２以上の正の整数である。
【背景技術】
【０００２】
Ｄ級オーディオアンプは、スピーカ負荷のパルス幅変調（ＰＷＭ）又はパルス密度変調（ＰＤＭ）信号をスイッチングすることによってスピーカのエネルギー効率のよいオーディオドライブを行うものと一般的に認識されている周知のタイプのオーディオパワーアンプである。Ｄ級オーディオアンプは、典型的には、互いに逆位相のパルス幅変調されたオーディオ信号をスピーカに供給するためにスピーカに結合されたＨブリッジベースの出力段を備える。ＰＷＭ又はＰＤＭ出力信号の搬送波成分を抑制するために、インダクタ−コンデンサ（ＬＣ）ローパスフィルタが通常Ｈブリッジベースの出力段とスピーカとの間に挿入される。パルス幅変調されたオーディオ信号に対して複数のモジュレーション形式が、従来のＰＷＭベースのＤ級アンプで用いられてきた。いわゆるＡＤモジュレーションにおいて、Ｈブリッジの各出力端子又はノードのパルス幅変調されたオーディオ信号は、逆位相の二つの異なるレベルの間で切り替えられる。二つの異なるレベルは、典型的には、Ｄ級アンプの正の直流電源レール及び負の直流電源レールのような上部電源レール及び下部電源レールに対応する。いわゆるＢＤモジュレーションにおいて、スピーカ負荷のパルス幅変調信号は、三つのレベルの間で交互に切り替えられ、三つのレベルのうちの二つのレベルは、上述した上部電源レール及び下部電源レールに対応し、第三のレベルは、直流電源レールの一つに対してスピーカ負荷の両側を同時に止めることによって取得されるゼロレベルである。これらのモジュレーション形式の両方は、Ｄ級アンプがアイドリング状態になって著しい電力損失を生じるときにＬＣローパスフィルタの出力インダクタに幾分大きいリップル電流が生じる。この不都合は、典型的には、ＬＣローパスフィルタの比較的大きいインダクタを用いることによってある程度許容されかつ制御される。しかしながら、そのような大きいインダクタによって、Ｄ級アンプソリューション又は装置のコスト及びサイズが著しく増大する。
【０００３】
いわゆるマルチレベルＰＷＭモジュレーションは、オーディオ信号及び他の信号のパルス幅変調の特に有利な形態であり、出願人の国際公開第２０１２／０５５９６８号で詳細に説明しているように従来のＡＤモジュレーション及びＢＤモジュレーションより優れた多数の利点を有する。この種のマルチレベルＰＷＭモジュレーションは、典型的には、自己の又は内部に生成した半電源電圧レベルを外部コンデンサに格納するために出力段に結合された一つ以上のいわゆるフライングコンデンサを含む。この半電源電電圧レベルは、ＰＷＭ出力信号の第３の電圧レベルのソースである。一つ以上のフライングコンデンサの平衡は、多相ＰＷＭ信号の精度と関連している。したがって、マルチレベルＰＷＭモジュレーションは、最適な性能を実現するために正確な多相ＰＷＭ信号を必要とする。これらの多相ＰＷＭ信号は、好適には、多相ＰＷＭ信号を高精度の多相アナログ三角波から取得する多相パルス幅変調器によって生成される。高精度の多相アナログ三角波は、多相Ｄ級アンプのアナログループフィルタの出力信号の各比較回路を通じてサンプリングを規定するのに用いられる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１２／０５５９６８号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、そのような正確な多相ＰＷＭ信号を生成することは、特に、複数の個別のアナログ三角波発生器によって生成される多相アナログ三角波の十分に調和した信号位相を生成する際に、種々の理由のために重大な課題を提示する。クロック周波数に同期したデジタル制御信号を供給することによってこれらのアナログ三角波のそれぞれの位相シフト及び周波数又は時間周期をデジタル的に制御できるが、そのような個別の三角波生成器によって生成された多相三角波の振幅及びオフセット電圧の正確な制御を維持することは、課題を提示する。信号特性は、典型的には、電流発生器、コンデンサ、抵抗及びスイッチのような三角波生成器の能動アナログ部品及び素子並びに受動アナログ部品及び素子によって決定される。部品の値は、本質的には、プロダクションスプレッド(production spread)すなわち交差に起因する所定の量の変動を有する。所定の周知の集積回路設計及び配置技術を、個別のアナログ三角波生成器の間のこれらの部品変動を減少させるために利用することができるが、これらの技術は、マルチレベルＤ級アンプにおいて最適な性能に到達するためにそのような個別に生成された多相三角波波形を十分に正確にするには不十分である又は実用的でない。
【０００６】
多相ＰＷＭ信号のこのような精度又は整合の欠乏は、電力効率、フライングコンデンサの安定性及び一般的なオーディオ性能のようなマルチレベルＤ級アンプの種々の重大な性能測定基準を低下させる。したがって、向上した精度及び整合を有する多相パルス幅変調信号を生成する多相パルス幅変調器が従来必要とされている。
【課題を解決するための手段】
【０００７】
発明の第１の態様は、予め決定されたサイクルタイムを有するＮ個の互いに位相シフトしたパルス幅変調信号を生成する多相パルス幅変調器に関する。多相パルス幅変調器は、Ｄ級オーディオアンプの用途に特に適切であるが、正確であるとともに調和した位相シフトしたパルス幅変調信号の利益を享受する電力変換器のような種々の他の用途で有用となることができる。多相パルス幅変調器は、Ｎ＋１個の互いに位相シフトしたアナログ三角波をそれぞれ生成するように構成されているＮ＋１個のアナログ三角波生成器であって、Ｎ＋１個の互いに位相シフトしたアナログ三角波はそれぞれ、略線形的に増大する信号振幅を有する上昇部分と、略線形的に減少する信号振幅を有する下降部分と、略一定の信号振幅を有するアイドル信号部分と、を備え、上昇部分及び下降部分の持続時間が予め決定されたサイクルタイムに対応し、アイドル信号部分の持続時間が、Ｎ個の互いに位相シフトしたパルス幅変調信号の二つの隣接する位相の間の位相シフトに対応するＮ＋１個のアナログ三角波生成器を備える。多相パルス幅変調器は、Ｎ＋１個のコンパレータであって、Ｎ＋１個のコンパレータはそれぞれ、Ｎ＋１個の互いに位相シフトしたアナログ三角波の対応するものに操作的に結合される第１の入力部と、少なくともＮ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号を生成するためにオーディオ信号に結合される第２の入力部と、を備えるＮ＋１個のコンパレータを更に備える。クロスポイント又はマトリックススイッチは、Ｎ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号の対応するものに結合されるＮ＋１個の入力端子と、Ｎ個の互いに位相シフトしたパルス幅変調信号を供給するように構成されているＮ個の出力端子と、を備える。クロスポイントスイッチのクロスポイントスイッチコントローラは、信号の各々がＮ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号のインタリーブした時間部分を備えるように、Ｎ個の互いに位相シフトしたパルス幅変調信号を同時に生成するために予め決定された時間系列の予め決定されたサイクルタイムの持続時間中にＮ＋１個の入力端子の各々をＮ個の出力端子の各出力端子に選択的に接続するよう構成されている。Ｎは、２以上の正の整数である。
【０００８】
本多相パルス幅変調器は、上述したように多相Ｄ級アンプのマルチレベルの出力段で用いるのに特に有利なＮ個の高精度であるとともに調和している互いに位相シフトしたパルス幅変調信号を生成することができる。クロスポイント又はマトリックススイッチの動作は、予め決定された時間系列のＮ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号のインタリーブした時間部分を、Ｎ個の互いに位相シフトしたパルス幅変調信号の各々に挿入する。したがって、Ｎ＋１個の個別のパルス幅変調されたフェーズ信号の間の上述した整合問題によって生じた、例えば、Ｎ＋１個の三角波生成器の間の変動又は不整合及びＮ＋１個のコンパレータの間の不整合によって生じた信号の誤差は、３個（又は、一般的にはＮ個）のパルス幅変調信号の間で均一に広げられる。これは達成される。その理由は、あらゆる特定のパルス幅変調されたフェーズ信号のミスマッチエラーが例えば整合がとれていない三角波生成器／コンパレータの単一の素子から取得した単一のパルス幅変調信号に限定されるのではなくパルス幅変調信号の全てに亘って均一に広げられるように、生成されたパルス幅変調信号の各々がパルス幅変調されたフェーズ信号の各々の同数のインタリーブした時間部分を含むからである。
【０００９】
クロスポイントスイッチは、好適には、クロスポイントスイッチコントローラの制御信号に従ってＮ＋１個の入力端子をＮ個の出力端子の対応するものに接続するように構成されている複数の半導体スイッチを備えるスイッチング回路網を備える。Ｎ＋１個の入力端子は、デジタル制御信号の制御の下で予め決定された時間系列に従って選択的にＮ個の出力端子の各々に選択的に接続される。当業者は、クロスポイントスイッチのスイッチング回路網が半導体スイッチ、例えば、ＭＯＳＦＥＴのような異なるタイプの電子スイッチ又は電気機械スイッチを備えてもよいことを理解している。ＭＯＳＦＥＴスイッチは、デジタル集積回路の標準的なＣＭＯＳプロセスで容易に入手することができ、コンパクトな配置、低いオン抵抗、短い切替時間等のような多数の有益な特性を有する。クロスポイントスイッチは、その入力側に並列に結合されたＮ＋１個のマルチプレクサを備えてもよい。クロスポイントスイッチは、各々がＮ＋１個のマルチプレクサ入力及び１個のマルチプレクサ出力を有するＮ個のマルチプレクサを備えてもよい。Ｎ＋１個のマルチプレクサ入力は、好適には、クロスポイントスイッチのＮ＋１個の入力端子の各々に結合され、各マルチプレクサ出力は、クロスポイントスイッチのＮ個の出力端子のうちの１個に結合される。Ｎ個のマルチプレクサの各々を、マルチプレクサ出力に送信されるＮ＋１個のマルチプレクサ入力のいずれか一つを選択する選択信号の組によって制御してもよい。
【００１０】
クロスポイントスイッチのクロスポイントスイッチコントローラは、例えば、本多相パルス幅変調器の残りの部品とともにＡＳＩＣ又は適切に構成されたフィールドプログラマブルゲートアレイ（ＦＰＧＡ）に統合したデジタルステートマシンを備えてもよい。関連のＤ級オーディオアンプの種々の回路を、ＡＳＩＣ又はＦＰＧＡに統合してもよい。クロスポイントスイッチコントローラの他の実施の形態は、デジタル信号プロセッサ（ＤＳＰ）を備えてもよく、ＤＳＰは、例えば、ソフトウェアプログラマブルＤＳＰコア又は配線で接続された専用ＤＳＰを備える。
【００１１】
当業者は、例えばＮ＋１個の互いに位相シフトしたアナログ三角波に関連してここで用いるような用語「Ｎ＋１」が「少なくともＮ＋１」であることを意味することを理解する。その理由は、一つ以上の追加の又は余分の三角波を対応する三角波生成器によって生成することができるからである。Ｎの値を、好適には、それが関連のマルチレベルの出力段の個別の位相の必要な数に整合するように選択する。したがって、Ｎは、多数の実用的なマルチレベルの出力段に対して２と５の間の値を有してもよい。
【００１２】
クロスポイントスイッチコントローラは、好適には、各時点において、少なくともＮ＋１個の利用できる入力のうちのＮ個の入力の組をＮ個の出力端子の各々に接続するとともに、クロスポイントスイッチの残りの（一つ以上の）入力をＮ個の出力端子のいずれからも切り離すように構成されている。Ｎ個の入力の連続する組の間のスイッチングを、好適には、Ｎ個の互いに位相シフトしたパルス幅変調信号の二つの隣接する位相の間の予め決定された位相シフトに対応する時間間隔で行う。
【００１３】
したがって、クロスポイントスイッチの信号切替技法によって、Ｎ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号の少なくとも１個のフェーズ信号を各瞬時で非アクティブ状態にする。非アクティブのパルス幅変調されたフェーズ信号の選択は、経時的に変化し、この時点において、アイドル位相信号、すなわち、対応するアナログ三角波のアイドル信号部分から取得したフェーズ信号であってもよい。このアイドル三角波から取得したパルス幅変調されたフェーズ信号は、元となる三角波が略一定レベルであるので適切に変調されない。
【００１４】
Ｎ＋１個のアナログ三角波生成器は、好適には、アイドル信号部分の持続時間に対応するＮ＋１個の互いに位相シフトしたアナログ三角波の間の位相シフトを生成するように構成されている。アイドル信号部分の持続時間が、Ｎ個の互いに位相シフトしたパルス幅変調信号の二つの隣接する位相の間の位相シフト、すなわち、３６０°をＮで除算したものに対応するので、この形態は、Ｎ個のアイドル状態でない互いに位相シフトしたアナログ三角波の組が常に存在するようにＮ＋１個の互いに位相シフトしたアナログ三角波の間にタイミングを配置する。Ｎ個のアイドル状態でない互いに位相シフトしたアナログ三角波のこの組から取得したフェーズ信号は、クロスポイントスイッチのＮ個の入力端子に接続される。このタイミング状況を、添付図面に関連して後に詳細に説明する。
【００１５】
多相パルス幅変調器の好適な実施の形態において、Ｎ＋１個のアナログ三角波生成器の各々は、
アナログ三角波の上昇部分及び下降部分の特徴を規定する能動電気部品及び受動電気部品の組と、
アナログ三角波の上昇部分及び下降部分の開始及び持続時間並びにアイドル信号部分の開始及び持続時間を制御するタイミング信号入力と、
アナログ直流基準電圧と、
アナログ三角波のアイドル信号部分を生成するためにアイドル信号部分の持続時間中にアナログ三角波をアナログ直流基準電圧に選択的に接続するとともにアナログ三角波をアナログ直流基準電圧から選択的に切り離すように構成されているリセットスイッチと、
を備える。
【００１６】
能動電気部品及び受動電気部品の組は、例えば、アナログ三角波の上昇部分及び下降部分を決定するためにタイミング信号に従ってコンデンサを選択的に充電又は放電するように構成されている第１の電流源及び第２の電流源を備えてもよい。第１の電流源から供給される電流及び第２の電流源から供給される電流は、好適には、略同一であり、同一の持続時間の上昇部分及び下降部分は、アナログ三角波の各々の対称な三角波部を提供する。アナログ直流基準電圧を、安定した正確な直流電圧レベルを生じるバンドギャップ基準回路から取得してもよい。
【００１７】
Ｎ個の互いに位相シフトしたパルス幅変調信号の各々の予め決定されたサイクルタイムは、Ｄ級アンプの所望される又は対象の用途に応じて変化するが、Ｎ個の互いに位相シフトしたパルス幅変調信号の６．６７マイクロ秒と０．２マイクロ秒との間のサイクルタイムに対応する１５０ｋＨｚと５ＭＨｚとの間のＰＷＭ搬送周波数に対応してもよい。
【００１８】
発明の第２の態様は、先行する請求項のいずれかの一項による多相パルス幅変調器を備えるＤ級オーディオアンプに関する。Ｄ級オーディオアンプにおいて、Ｎ個の互いに位相シフトしたパルス幅変調信号は、Ｄ級オーディオアンプのマルチレベルの出力段の出力電力トランジスタのそれぞれに結合される。Ｎ＋１個のコンパレータの各々の第２の入力は、Ｄ級オーディオアンプの帰還ループのループフィルタのオーディオ信号出力に更に結合されてもよい。したがって、Ｎ＋１個の互いに位相シフトしたパルス幅変調信号は、ループフィルタのオーディオ信号出力によって変調される。
【００１９】
発明の第３の態様は、上述した実施の形態のいずれかの一つによるＤ級オーディオアンプと、出力段の出力に操作的に結合されるスピーカ負荷と、を備える音生成装置に関する。
【００２０】
発明の第４の態様は、Ｄ級オーディオアンプに対してＮ個の互いに位相シフトしたパルス幅変調信号を生成する方法に関する。Ｎ個の互いに位相シフトしたパルス幅変調信号の各々は、予め決定されたサイクルタイムを有する。方法は、
Ｎ＋１個の互いに位相シフトしたアナログ三角波を生成するステップであって、Ｎ＋１個の互いに位相シフトしたアナログ三角波はそれぞれ、略線形的に増大する信号振幅を有する上昇部分と、略線形的に減少する信号振幅を有する下降部分と、略一定の信号振幅を有するアイドル信号部分と、を備え、上昇部分及び下降部分の持続時間が予め決定されたサイクルタイムに対応し、アイドル信号部分の持続時間が、Ｎ個の互いに位相シフトしたパルス幅変調信号の二つの隣接する位相の間の位相シフトに対応するステップと、
Ｎ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号を生成するために、Ｎ＋１個の互いに位相シフトしたアナログ三角波とオーディオ信号を比較するステップと、
Ｎ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号をクロスポイント又はマトリックススイッチのＮ＋１個の入力端子の各々に供給するステップと、
信号の各々がＮ＋１個の互いに位相シフトしたパルス幅変調されたフェーズ信号のインタリーブした時間部分を備えるようにＮ個の互いに位相シフトしたパルス幅変調信号を同時に生成するために、予め決定された時間系列において、予め決定されたサイクルタイムの持続時間中にＮ＋１個の入力端子の各々をＮ個の出力端子の各出力端子に選択的に接続するステップと、
を備え、Ｎは、２以上の正の整数である。
【００２１】
発明の好適な実施の形態を、添付図面に関連して更に詳細に説明する。
【図面の簡単な説明】
【００２２】
【図１】発明の第１の好適な実施の形態によるパルス幅変調器を備えるＤ級オーディオアンプの簡略化されたブロック図である。
【図２】発明の第１の好適な実施の形態による３相型のパルス幅変調器の回路図である。
【図３】図２の３相型のパルス幅変調器によって生成される４個の例示的な多相アナログ三角波及び３個の対応するパルス幅変調信号のプロットである。
【図４】発明の第２の好適な実施の形態による２相型のパルス幅変調器の回路図である。
【図５】図４の２相型のパルス幅変調器によって生成される３個の例示的な多相アナログ三角波及び２個の対応するパルス幅変調信号のプロットである。
【図６】発明の第３の好適な実施の形態による４相型のパルス幅変調器の回路図である。
【図７】図６の４相型のパルス幅変調器によって生成される５個の例示的な多相アナログ三角波及び４個の対応するパルス幅変調信号のプロットである。
【発明を実施するための形態】
【００２３】
図１は、差動又はＨブリッジ出力ドライバを備えてもよい出力電力段１０５に対して３個の互いに位相シフトしたパルス幅変調信号ＰＷＭ＿０，ＰＷＭ＿１２０及びＰＷＭ＿２４０を生成する多相パルス幅変調器１０２を備えるＰＷＭベースのＤ級オーディオアンプ１００の線形図である。出力電力段は、従来のＡＤモジュレーション及びＢＤモジュレーションの上述した利点を示す三つの異なる出力電圧レベルを備えるマルチレベルＰＷＭ段である。当業者は、多相パルス幅変調器１０２の他の実施の形態を後に詳細に説明するように対応するように適合したマルチレベル出力段に対して更に少ない又は更に多い互いに位相シフトしたパルス幅変調信号、例えば、２個、４個又は５個のパルス幅変調信号を生成するように構成してもよいことを理解する。出力段１０５は、Ｈブリッジベースの電力段の８個の半導体スイッチに対する３個の互いに位相シフトしたパルス幅変調信号ＰＷＭ＿０，ＰＷＭ＿１２０及びＰＷＭ＿２４０の信号振幅を増大するゲート駆動回路を備えてもよい。したがって、ＭＯＳＦＥＴ又はＩＧＢＴのような個別の半導体スイッチを適切にオン状態及びオフ状態にすることができる。出力電力段１０５のＰＷＭ出力信号は、ＰＷＭ出力信号のＰＷＭ搬送周波数成分を減衰してスピーカをあり得る有害な高周波信号から遮断するためにＰＷＭ出力信号のローパスフィルタ処理を行う出力フィルタ回路１０７を通じてスピーカに供給される。出力フィルタ回路１０７は、Ｈブリッジベースの出力段又は出力ドライバ１０５の第１の相補的な出力ノード及び第２の相補的な出力ノードの各々に結合された負荷インダクタ及び負荷コンデンサを備えてもよい。ＰＷＭ搬送周波数又は変調周波数は、複数の有用な実施の形態において３００ｋＨｚと５ＭＨｚとの間に存在してもよい。
【００２４】
クロスポイントスイッチコントローラは、データバス１１４として線形的に示したデジタル制御信号の組によって多相パルス幅変調器１０２の内部操作を制御するステートマシン（ＳＴＭ）１１１を備える。ステートマシン１１１は、クロスポイントスイッチコントローラとして機能し、組合せ及び順序デジタル論理の適切に構成された集合を備えてもよい。クロスポイントスイッチコントローラ１１１は、実行可能なプログラム命令又は配線で接続された状態に従って後に説明する機能又は動作を提供するように構成されているソフトウェアプログラマブル形態においての又は専用のハードウェアとしてのマイクロプロセッサ又はデジタル信号プロセッサ（ＤＳＰ）の代替形態をとってもよい。当業者は、クロスポイントスイッチコントローラ１１１を全体のＤ級オーディオアンプ１００のより一般的なコントローラに統合するようにクロスポイントスイッチコントローラ１１１の制御及び信号処理機能以外のＰＷＭベースのＤ級オーディオアンプ１００の制御及び信号処理機能を実現するためにマイクロプロセッサ又はデジタル信号プロセッサを用いてもよいことを理解するであろう。ステートマシン１１１には、ステートマシン１１１の内部の操作のタイミングを制御するためにＰＷＭクロック発生器１１２を通じてＰＷＭクロック信号が供給される。ＰＷＭクロック信号は、Ｈブリッジベースの電力段１０５にも供給され、ステートマシン１１１及びＨブリッジ回路が同期して動作できるようにする。
【００２５】
Ｄ級オーディオアンプ１００は、Ｈブリッジベースの電力段１０５の周辺に配置されるとともに多相パルス幅変調器１０２及び調整可能又は固定ループフィルタ１０１を包囲するアナログ帰還ループを更に備える。アナログ帰還ループは、Ａｕｄｉｏ  Ｉｎノードでアナログオーディオ入力信号を受信するためにループフィルタ１０１の前方に配置されたアナログ加算ノード１０９を備える。Ｈブリッジベースの電力段１０５から取得した、すなわち、出力フィルタ回路１０７の前の帰還信号は、例えば（図示しない）帰還減衰器を介して、加算ノード１０９に結合される。帰還信号は、ループフィルタ１０１の入力部に供給される誤差信号又は差信号ｅを形成するために加算ノード１０９によってアナログオーディオ信号から減算される。ループフィルタの出力は、多相パルス幅変調器１０２の入力部に供給されるフィルタ処理されたオーディオ信号Ａｕである。このフィルタ処理されたオーディオ信号は、多相パルス幅変調器１０２の詳細な線形図を参照しながら後に更に詳細に説明するように対応するパルス幅変調されたフェーズ信号を生成するために多相パルス幅変調器１０２の内部の複数の比較回路に並列に供給される。
【００２６】
図２は、多相パルス幅変調器１０２の好適な実施の形態の簡略化された回路図である。多相パルス幅変調器１０２は、複数のデジタル制御信号ｕｐ＿ｄｎｚ［３：０］，ｒｓｔ［３：０］，ｓｅｌ＿ｐｗｍ＿０［０：１］，ｓｅｌ＿ｐｗｍ＿１［０：１］及びｓｅｌ＿ｐｗｍ＿２［０：１］を介してステートマシン１１１によって制御される。デジタル制御信号のこのような集合を、図１において制御バス１１４で線形的に示した。
【００２７】
多相パルス幅変調器１０２は、３個の上述した互いに位相シフトしたパルス幅変調信号ＰＷＭ＿０，ＰＷＭ＿１２０及びＰＷＭ＿２４０を生成するように構成されている。これらの互いに位相シフトしたパルス幅変調信号は、パルス幅変調信号の選択した搬送周波数によって設定される予め決定されたサイクルタイムを有する。この搬送周波数を、上述したＰＷＭクロック信号の周波数に設定してもよい。搬送周波数の選択は、Ｄ級アンプの所望された又は対象の用途に応じて変化するが、３００ｋＨｚと５ＭＨｚとの間にしてもよい。したがって、予め決定されたサイクルタイムは、間にあってもよい。
【００２８】
多相パルス幅変調器１０２は、４個のアナログ三角波発生器２０１，２０３，２０５及び２０７を備える。アナログ三角波発生器の各々は、発生器出力にアナログ三角波を生成するように構成されている。このアナログ三角波は、関連の比較回路の第１のコンパレータ２１１の第１の入力部ｔｒｉｏ＿０に供給される。アナログ三角波生成器２０１，２０３，２０５及び２０７の各々は、好適には、蓄電コンデンサ(charge holding capacitor)の共通ノードに結合されている第１の定電流源及び第２の定電流源を備える。第１の定電流源及び第２の定電流源によって蓄電コンデンサを交互に充電及び放電することによって、略線形に増大する信号振幅を有する上昇部分及び略線形的に減少する信号振幅を有する下降部分が、共通ノードで生成される。アナログ三角波の上昇部分及び下降部分の開始及び持続時間は、第１のアップ／ダウン制御信号ｕｐ＿ｄｎｚ［０］によって制御され、第１のアップ／ダウン制御信号ｕｐ＿ｄｎｚ［０］は、上述した制御信号ｕｐ＿ｄｎｚ［３：０］の一つの制御線であり、第１のアナログ三角波発生器２０１に供給される。第１のアナログ三角波は、略一定の信号振幅を有する信号部分を更に備える。このような略一定の信号振幅は、好適には、良好に規定された直流基準電圧に対して蓄電コンデンサの共通出力ノードを適切に小さいオン抵抗の半導体スイッチによりクランプすることによって生成される。このような電圧クランプ動作は、半導体スイッチの制御端子、例えば、ＭＯＳＦＥＴのゲート端子に供給される制御信号ｒｓｔ［０］によって制御される。直流基準電圧における第１のアナログ三角波のこのようなクランプは、第１のアナログ三角波の最低値レベルを固定する。さらに、アイドル信号部分の持続時間は、Ｎ個の互いに位相シフトしたパルス幅変調信号ＰＷＭ＿０，ＰＷＭ＿１２０及びＰＷＭ＿２４０の二つの隣接する位相の間の位相シフト、すなわち、本実施の形態では１２０°に対応し、これは、後に説明するような取得される利点を有しながら第１のアナログ三角波の最低値レベルを非常に正確に設定できるようにするには十分に長い時間である。上昇部分及び下降部分の持続時間は、予め決定されたサイクルタイムに略対応し、予め決定されたサイクルタイムは、ＰＷＭ搬送周波数の１サイクル又は周期時間に対応する。ＰＷＭ信号のサイクルタイムに対するアナログ三角波の各々の上昇部分、下降部分及びアイドル信号部分のタイミング状況を、図３の波形図を参照しながら後に説明する。アナログ三角波発生器の各々の発生器出力を、蓄電コンデンサの共通ノードから取り出してもよい。この電圧を、発生器出力に直接送信してもよい、又は、例えば適切なバッファ装置若しくは回路を介して発生器出力に送信してもよい。
【００２９】
多相パルス幅変調器１０２は、４個のコンパレータ、例えば、連続時間又はスイッチド比較回路２１１，２１３，２１５及び２１７を更に備える。４個のコンパレータの各々は、４個のアナログ三角波発生器２０１，２０３，２０５及び２０７の発生器出力の各々に結合されている第１の入力ｔｒｉ＿０〜ｔｒｉ＿３を有する。４個のコンパレータの各々の第２の入力ｖｒｅｆは全て、図１のループフィルタ１０１によって出力される同一の上述したフィルタ処理されたオーディオ信号Ａｕに接続されている。したがって、互いの位相差が、４個のアナログ三角波発生器２０１，２０３，２０５及び２０７によって生成されるアナログ三角波の間の対応する位相差によって規定されるとしても、比較回路２１１，２１３，２１５及び２１７の各々は、出力でパルス幅変調されたフェーズ信号すなわちｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１，ｐｗｍ＿ｐ２及びｐｗｍ＿ｐ３を生成し、同一のフィルタ処理されたオーディオ信号をコード化する。
【００３０】
ステートマシン１１１は、アナログ三角波発生器２０１，２０３，２０５及び２０７の各々のタイミングを制御することによってアナログ三角波ｔｒｉ＿０，ｔｒｉ＿１，ｔｒｉ＿２及びｔｒｉ＿３の間の相対的な位相シフトを制御する。第１のアナログ三角波発生器２０１は、上昇部分が制御ビットの１論理レベルによって有効にされるとともに下降部分が逆の論理レベルによって有効にされるように第１のアップ／ダウン制御信号又は制御ビットｕｐ＿ｄｎｚ［０］によって制御される。最後に、制御信号又は制御ビットｒｓｔ［０］が論理ハイになると、アナログ三角波ｔｒｉ＿０は、ＰＷＭ＿１２０とＰＷＭ＿２４０との間の位相シフトのような上述した３個の互いに位相シフトしたパルス幅変調信号の二つの隣接する位相の間の位相シフトに対応する持続時間続くアナログ三角波ｔｒｉ＿０のアイドル信号部分を初期化するために直流基準電圧に対してクランプされる。第１のアップ／ダウン制御信号ｕｐ＿ｄｎｚ［０］の選択された論理レベルの持続時間は、第１のアナログ三角波ｔｒｉ＿０の上昇部分の持続時間を設定し、第１のアップ／ダウン制御信号ｕｐ＿ｄｎｚ［０］の選択された逆論理レベルの持続時間は、同様に、下降部分の持続時間を設定する。ステートマシン１１１は、上昇部分の持続時間と下降部分の持続時間の和が予め決定されたサイクルタイムすなわち位相シフトしたパルス幅変調信号ＰＷＭ＿０，ＰＷＭ＿１２０及びＰＷＭ＿２４０の各々のサイクルタイムに等しくなるように構成されている。残りのアナログ三角波発生器２０３，２０５及び２０７並びに関連の比較回路２１３，２１５及び２１７は、制御信号又はビットｕｐ＿ｄｎｚ［１］，ｒｓｔ［１］；ｕｐ＿ｄｎｚ［２］，ｒｓｔ［２］及びｕｐ＿ｄｎｚ［３］，ｒｓｔ［３］の各組のタイミング制御の下で同様に機能する。しかしながら、制御信号は、図３を参照しながら後に説明するように上述したような位相シフトしたパルス幅変調信号ＰＷＭ＿０，ＰＷＭ＿１２０及びＰＷＭ＿２４０の二つの隣接する位相の間の位相シフトによって互いに位相シフトされる。４個のアナログ三角波発生器２０１，２０３，２０５及び２０７のアウトカム(outcome)は、後の詳細に説明するような４個の互いに位相シフトしたアナログ三角波ｔｒｉ＿０，ｔｒｉ＿１，ｔｒｉ＿２及びｔｒｉ＿３である。
【００３１】
パルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１，ｐｗｍ＿ｐ２及びｐｗｍ＿ｐ３は、クロスポイント又はマトリクススイッチ２１８の各入力端子ｉｎ＿０〜ｉｎ＿３に供給される。クロスポイントスイッチ２１８は、後に説明するように内部のスイッチング回路網を介して４個の入力端子ｉｎ＿０〜ｉｎ＿３を３個の出力端子ｏ＿０，ｏ＿１及びｏ＿２の対応するものに結合するように構成されている。したがって、各時点において、４個の入力端子ｉｎ＿０〜ｉｎ＿３のうちの３個が、デジタル選択信号又はビットｓｅｌ＿０，ｓｅｌ＿１及びｓｅｌ＿２によって規定される入出力経路選択に従って３個の出力端子ｏ＿０，ｏ＿１及びｏ＿２の対応するものに電気的に結合される。特定の経路選択は、第１の時間周期の持続時間続き、その後、新たな経路選択が、デジタル選択信号の適切な新たな設定によりステートマシンによって行われる。デジタル選択信号は、ステートマシン１１１によって生成される。したがって、各時点において、４個の入力端子ｉｎ＿０〜ｉｎ＿３のうちの１個が、３個の出力端子ｏ＿０，ｏ＿１及びｏ＿２のいずれにも結合されない状態となる。結合されない又は選択されない入力端子は、供給されるパルス幅変調されたフェーズ信号が後に更に詳細に説明するようにアイドル信号部分の三角波から生成される入力端子である。出力端子ｏ＿０，ｏ＿１及びｏ＿２の各々において、互いに位相シフトしたパルス幅変調信号の各々は、予め決定された時間系列に従ってパルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１，ｐｗｍ＿ｐ２及びｐｗｍ＿ｐ３の時区間をステッチ(stitching)又はスプライス(splicing)することによって生成される。したがって、互いに位相シフトしたパルス幅変調信号ＰＷＭ＿０，ＰＷＭ＿１２０及びＰＷＭ＿２４０は、出力端子ｏ＿０，ｏ＿１及びｏ＿２の各々においてであるが異なるパルス幅変調されたフェーズ信号を用いる各時点において４個のパルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１，ｐｗｍ＿ｐ２及びｐｗｍ＿ｐ３をインタリーブすることによって生成される。
【００３２】
当業者は、クロスポイントスイッチ２１８のスイッチング回路網が半導体スイッチ、例えば、ＭＯＳＦＥＴのような異なるタイプのスイッチを備えてもよいことを理解している。ＭＯＳＦＥＴスイッチは、デジタル集積回路の標準的なＣＭＯＳプロセスで容易に入手することができ、コンパクトな配置、低いオン抵抗、短い切替時間等のような多数の有益な特性を有する。クロスポイントスイッチ２１８は、個別の４入力／１出力デジタルマルチプレクサを備えてもよく、この場合、各マルチプレクサは、２個の制御ビットによって制御される。４入力マルチプレクサの四つの入力は、パルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１，ｐｗｍ＿ｐ２及びｐｗｍ＿ｐ３の対応するものに並列に結合され、同時に、出力端子ｏ＿０，ｏ＿１及びｏ＿２は、マルチプレクサの各出力となる。
【００３３】
上述したようにパルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１，ｐｗｍ＿ｐ２及びｐｗｍ＿ｐ３のインタリーブされた時区間をスプライスすることによって互いに位相シフトしたパルス幅変調信号ＰＷＭ＿０，ＰＷＭ＿１２０及びＰＷＭ＿２４０の各々を生成する技法を、図３に線形的に示す。上側の四つの波形は、図２に関連して上述した第１〜４の互いに位相シフトしたアナログ三角波ｔｒｉ＿０，ｔｒｉ＿１，ｔｒｉ＿２及びｔｒｉ＿３である。アナログ三角波の各々は、ｔｒｉ＿０の波形に示すように、略線形的に増大する信号振幅を有する上昇部分３０３と、略線形的に減少する信号振幅を有する下降部分３０５と、略一定の信号振幅を有するアイドル信号部分３０７と、を備える。アイドル信号部分３０７の持続時間は、記号Δｐｈによって示され、上述したように互いに位相シフトしたパルス幅変調信号ＰＷＭ＿０，ＰＷＭ＿１２０及びＰＷＭ＿２４０の隣接する位相の間の１２０°の位相シフトに対応する。残りの三角波のアイドル信号部分の各々の持続時間は、同一である。アナログ三角波ｔｒｉ＿０，ｔｒｉ＿１，ｔｒｉ＿２及びｔｒｉ＿３の二つの間の位相シフトもアイドル信号部分３０７の持続時間に対応する。実際には、４個の互いに位相シフトしたアナログ三角波ｔｒｉ＿０，ｔｒｉ＿１，ｔｒｉ＿２及びｔｒｉ＿３の１個がアイドル状態であるとき、アイドル状態でない、したがって、有効なパルス幅変調されたフェーズ信号をそれぞれ供給する他の３個のアナログ三角波が常に存在する。
【００３４】
したがって、アイドル信号部分の持続時間の結果、４個のアナログ三角波ｔｒｉ＿０，ｔｒｉ＿１，ｔｒｉ＿２及びｔｒｉ＿３の各々は、位相シフトΔｐｈの４倍に相当するサイクルタイム又は周期を有し、これは、パルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１，ｐｗｍ＿ｐ２及びｐｗｍ＿ｐ３の各々のサイクルタイムにも当てはまる。それに対し、パルス幅変調信号ＰＷＭ＿０，ＰＷＭ＿１２０及びＰＷＭ＿２４０の各々は、位相シフトΔｐｈの３倍に相当するサイクルタイム又は周期を有する。描かれたパルス幅変調信号ＰＷＭ＿０は、４個のパルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１，ｐｗｍ＿ｐ２及びｐｗｍ＿ｐ３をｐｗｍ＿ｐ０，ｐｗｍ＿ｐ３，ｐｗｍ＿ｐ２，ｐｗｍ＿ｐ１，ｐｗｍ＿ｐ０等の波形部分の順序を表すＰＷＭ＿０波形の上に描かれた三角波に示す順序すなわち０，３，２，１，０等の順序で４個のパルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１，ｐｗｍ＿ｐ２及びｐｗｍ＿ｐ３をインタリーブすることによって生成される。描かれたパルス幅変調信号ＰＷＭ＿０の各時区間の線のタイプは、対応する三角波及び対応するパルス幅変調されたフェーズ信号に関する時区間の起源(origin)を表す。同じことは、描かれた残りの２個のパルス幅変調信号ＰＷＭ＿１２０及びＰＷＭ＿２４０にも当てはまる。パルス幅変調信号ＰＷＭ＿１２０及びＰＷＭ＿２４０は、アナログ三角波の１サイクルに対応するΔｐｈの４倍だけ遅延するとしてもＰＷＭ＿０と同一の順序の４個のパルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１，ｐｗｍ＿ｐ２及びｐｗｍ＿ｐ３によって生成される。隣接するパルス幅変調信号ＰＷＭ＿０とＰＷＭ＿１２０との間の相対的な又は互いの位相シフトは、１２０°又はΔｐｈとなり、それは、上述したように、パルス幅変調信号のサイクルの１／３を表す。
【００３５】
描いたパルス幅変調信号ＰＷＭ＿０の時区間の各々は、第１の期間の持続時間を有し、４個のパルス幅変調されたフェーズ信号の２個の間の切替は、波形が零になるときに常に行われる。さらに、パルス幅変調信号の各々に対して、対応するアナログ三角波がアイドル信号部分の終端に到達するときにあるフェーズ信号から次のフェーズ信号への切替を正確に行うように、４個のパルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１，ｐｗｍ＿ｐ２及びｐｗｍ＿ｐ３の時間系列がステートマシン１１１によって選択される。この特徴又は特性を、描いたパルス幅変調信号ＰＷＭ＿０のフェーズ信号ｔｒｉ＿０からフェーズ信号ｔｒｉ＿３への切替に対する破線の矢印３１１によって示す。この特性は有利である。その理由は、当該アイドル信号部分のレベルを上述したアナログ直流基準電圧に高精度で設定することができるからであり、これは、アナログ三角波の最低値レベル又は開始レベルが厳重に制御されることを意味する。これは、４個のアナログ三角波ｔｒｉ＿０，ｔｒｉ＿１，ｔｒｉ＿２及びｔｒｉ＿３の間に広がる最低値レベルを最小にし、したがって、パルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１，ｐｗｍ＿ｐ２及びｐｗｍ＿ｐ３の間の整合を向上させる。したがって、残りのパルス幅変調されたフェーズ信号の存在によって、４個のアナログ三角波ｔｒｉ＿０，ｔｒｉ＿１，ｔｒｉ＿２及びｔｒｉ＿３の精度及び整合を向上させることができる。
【００３６】
パルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１，ｐｗｍ＿ｐ２及びｐｗｍ＿ｐ３の選択及びスティチに関するクロスポイントスイッチコントローラ１１１及びクロスポイントスイッチ２１８の結合した機能は、クロスポイントスイッチの４個（一般的にはＮ個）の入力端子の各々を時間系列に従って経時的に３個の出力端子（一般的にはＮ個の端子）に選択的に結合させることである。各時点において、パルス幅変調されたフェーズ信号の１個は、使用されないようにし、すなわち、クロスポイントスイッチ２１８の３個の出力端子のいずれにも接続されない。したがって、生成された４個（一般的にはＮ＋１個）の異なるフェーズ信号のうちの３個（一般的にはＮ個）の異なるパルス幅変調されたフェーズ信号が任意の時点で３個（一般的にはＮ個）の出力端子に接続されるように互いに位相がシフトするとしても、３個のパルス幅変調信号ＰＷＭ＿０，ＰＷＭ＿１２０及びＰＷＭ＿２４０の各々は、予め決定された時間系列において４個のパルス幅変調されたフェーズ信号の各々の時区間を互いにインタリーブするとともにスプライスすることによって生成される。パルス幅変調されたフェーズ信号の各々の時区間の予め決定された時間系列を、信号ＰＷＭ＿０，ＰＷＭ＿１２０及びＰＷＭ＿２４０の各々の上のアナログ三角波に示す。本実施の形態において、時間系列は、０−３−２−１−０−３−２等である。時間系列は、信号ＰＷＭ＿０，ＰＷＭ＿１２０及びＰＷＭ＿２４０の全てに対して同一であるが、互いに位相シフトしたパルス幅変調信号の隣接する信号の各対の間に（アナログ三角波ｔｒｉ０〜ｔｒｉ３の周期に対応する）４８０°の位相シフトがある。
【００３７】
したがって、Ｎ＋１個の三角波発生器の間の変動又は不整合及びＮ＋１個のコンパレータの間の不整合によって生じたＮ＋１個の個別のパルス幅変調されたフェーズ信号の間の上述した整合問題によって生じる信号誤差は、３個（一般的にはＮ個）のパルス幅変調信号の間に均一に広げられる。これは達成される。その理由は、生成されたパルス幅変調信号の各々が４（Ｎ＋１）個のパルス幅変調されたフェーズ信号の各々の同数のインタリーブされた時区間を有するからであり、これによって、任意の特定のパルス幅変調されたフェーズ信号の不整合誤差は、例えば調和されていない三角波発生器／コンパレータから取得した単一のパルス幅変調信号に制限されるのではなく全てのパルス幅変調信号に均一に広げられる。
【００３８】
図４は、多相パルス幅変調の第２の実施の形態の簡略化された回路図である。第１の実施の形態の多相パルス幅変調器１０２，１１１及び本実施の形態の対応する特徴を、比較を容易にするために対応する参照数字によって表す。本多相パルス幅変調器４０２，４１１は、クロスポイント又はマトリックススイッチ４１８の入力端子に供給される３個のパルス幅変調されたフェーズ信号すなわちｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１及びｐｗｍ＿ｐ２から取得した２個の互いに位相シフトしたパルス幅変調信号ＰＷＭ＿０及びＰＷＭ＿１８０を生成するように構成されている。したがって、本実施の形態において、Ｎは２に等しい。多相パルス幅変調器４０２の動作のタイミングは、第１の実施の形態の変調器と同様に複数のデジタル制御信号ｕｐ＿ｄｎｚ［２：０］，ｒｓｔ［２：０］，ｓｅｌ＿ｐｗｍ＿０［０：１］及びｓｅｌ＿ｐｗｍ＿１［０：１］を介して、ステートマシンに基づくクロスポイントスイッチコントローラ４１１によって制御される。
【００３９】
多相パルス幅変調器４０２は、互いに逆相であるすなわち１８０°の位相差を有する２個の上述した互いに位相シフトしたパルス幅変調信号ＰＷＭ＿０及びＰＷＭ＿１８０を生成する。これらの互いに位相シフトしたパルス幅変調信号の各々は、上述したようにＰＷＭクロック信号の搬送周波数によって設定される予め決定されたサイクルタイム又はＰＷＭ周期を有する。多相パルス幅変調器４０２は、第１の実施の形態の上述したアナログ三角波発生器として動作する３個のアナログ三角波発生器４０１，４０３及び４０５を備える。多相パルス幅変調器４０２は、発明の第１の実施の形態に関連して説明したコンパレータと同様であるとともに３個のアナログ三角波発生器４０１，４０３及び４０５の各出力に結合された３個の個別のコンパレータ４１１，４１３及び４１５を更に備える。したがって、３個のパルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１及びｐｗｍ＿ｐ２は、３個のコンパレータの各コンパレータ出力で生成され、クロスポイントスイッチ４１８の各入力端子ｉｎ＿０，ｉｎ＿１及びｉｎ＿２に供給される。クロスポイントスイッチ４１８は、デジタル選択信号又はビットｓｅｌ０及びｓｅｌ＿１によって規定される入出力経路選択に従って内部のスイッチング回路網を介して３個の入力端子ｉｎ＿０〜ｉｎ＿２のうちの２個を２個の出力端子ｏ＿０，ｏ＿１に電気的に結合するように構成されている。クロスポイントスイッチ４１８の特定の経路選択は、半周期の持続時間、すなわち、後に説明するように互いに位相シフトした三角波ｔｒｉ０，ｔｒｉ１及びｔｒｉ２の各々のアイドル信号部分の持続時間続き、その後、新たな経路選択が、上述したようにステートマシンによって行われる。出力端子ｏ＿０及びｏ＿１の各々において、互いに位相シフトしたパルス幅変調信号ＰＷＭ＿０及びＰＷＭ＿１８０の各々は、予め決定された時間系列に従ってパルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１及びｐｗｍ＿ｐ２の時区間をスティチ又はスプライスすることによって生成される。したがって、上述したように、互いに位相シフトしたパルス幅変調信号ＰＷＭ＿０及びＰＷＭ＿１８０は、出力端子ｏ＿０，ｏ＿１の各々においてであるがパルス幅変調されたフェーズ信号の異なる部分を用いる各時点において３個のパルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１及びｐｗｍ＿ｐ２をインタリーブすることによって同時に生成される。３個の三角波ｔｒｉ０，ｔｒｉ１及びｔｒｉ２、３個のパルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１及びｐｗｍ＿ｐ２並びに２個の１８０°位相シフトしたパルス幅変調信号ＰＷＭ＿０及びＰＷＭ＿１８０を、図５に線形的に示す。図５に示すように、第１の三角波ｔｒｉ０並びに残りの三角波ｔｒｉ１及びｔｒｉ２のアイドル信号部分の持続時間Δｐｈの長さは、本実施の形態では、本実施の形態で利用されるパルス幅変調信号ＰＷＭ＿０及びＰＷＭ＿１８０の間の１８０°の位相シフトに対応する。したがって、本実施の形態において、アイドル信号部分の持続時間もＰＷＭ＿０及びＰＷＭ＿１８０の間の位相シフトに等しくなる。したがって、互いに位相シフトした３個のアナログ三角波ｔｒｉ０，ｔｒｉ���及びｔｒｉ２は、互いに位相シフトしたパルス幅変調信号ＰＷＭ＿０及びＰＷＭ＿１８０の間の半周期すなわち１８０°の相対位相シフトを有する。第１の三角波ｔｒｉ０並びにｔｒｉ１及びｔｒｉ２の上昇部分５０３及び下降部分５０５の持続時間は、パルス幅変調信号ＰＷＭ＿０及びＰＷＭ＿１８０の１周期に相当する。三角波ｔｒｉ０，ｔｒｉ１及びｔｒｉ２の各々の周期は、位相シフトΔｐｈの３倍に相当し、これは、パルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１及びｐｗｍ＿ｐ２の各々の周期にも当てはまる。それに対し、パルス幅変調信号ＰＷＭ＿０及びＰＷＭ＿１８０の各々は、位相シフトΔｐｈの２倍に相当するサイクルタイム又は周期を有する。破線の矢印５１１は、クロスポイントスイッチがｔｒｉ０のアイドル信号部分の開始時及びｔｒｉ２のアイドル信号部分の終了時にクロスポイントスイッチの第１の出力に対する接続をパルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０からパルス幅変調されたフェーズ信号ｐｗｍ＿ｐ２に切り替えるやり方を示す。したがって、このプロセスでは、パルス幅変調信号ＰＷＭ＿０の最初の２サイクルを生成する。
【００４０】
図６は、多相パルス幅変調の第３の実施の形態の簡略化された回路図である。第１の実施の形態の多相パルス幅変調器１０２，１１１及び本実施の形態の対応する特徴を、比較を容易にするために対応する参照数字によって表す。本多相パルス幅変調器６０２，６１１は、クロスポイント又はマトリックススイッチ６１８の５個のパルス幅変調されたフェーズ信号すなわちｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１，ｐｗｍ＿ｐ２，ｐｗｍ＿ｐ３及びｐｗｍ＿ｐ４から取得した４個の互いに位相シフトしたパルス幅変調信号ＰＷＭ＿０，ＰＷＭ＿９０，ＰＷＭ＿１８０及びＰＷＭ＿２７０を生成するように構成されている。したがって、本実施の形態において、Ｎは４に等しい。多相パルス幅変調器６０２の動作のタイミングは、第１の実施の形態の変調器と同様に複数のデジタル制御信号ｕｐ＿ｄｎｚ［４：０］，ｒｓｔ［４：０］，ｓｅｌ＿ｐｗｍ＿０［０：１］，ｓｅｌ＿ｐｗｍ＿１［０：１］，ｓｅｌ＿ｐｗｍ＿２［０：１］及びｓｅｌ＿ｐｗｍ＿３［０：１］を介して、ステートマシンに基づくクロスポイントスイッチコントローラ６１１によって制御される。
【００４１】
多相パルス幅変調器６０２は、４個の上述した９０°互いに位相シフトしたパルス幅変調信号ＰＷＭ＿０，ＰＷＭ＿９０，ＰＷＭ＿１８０及びＰＷＭ＿２７０を生成する。多相パルス幅変調器６０２は、第１の実施の形態の上述したアナログ三角波発生器として動作する５個のアナログ三角波発生器６０１，６０３，６０５，６０７及び６０９を備える。多相パルス幅変調器６０２は、クロスポイント又はマトリックススイッチ６１８に入力される上述した５個の位相シフトしたパルス幅変調されたフェーズ信号を生成するために第１及び第２の実施の形態に関連して説明したコンパレータと同様に動作する５個の個別のコンパレータ４１１，４１３及び４１５を更に備える。上述したように、クロスポイント又はマトリックススイッチ６１８の動作の結果、互いに位相シフトしたパルス幅変調信号ＰＷＭ＿０，ＰＷＭ＿９０，ＰＷＭ＿１８０及びＰＷＭ＿２７０は、予め決定された時間系列に従ってパルス幅変調されたフェーズ信号のインタリーブされた時区間を互いにスティチ又はスプライスすることによって生成される。パルス幅変調されたフェーズ信号の時区間のこのように予め決定された順序を、信号ＰＷＭ＿０，ＰＷＭ＿９０，ＰＷＭ＿１８０及びＰＷＭ＿２７０の各々の上のアナログ三角波に示す。本実施の形態において、時間系列は、０−４−３−２−１−０−４−３等である。時間系列は、信号ＰＷＭ＿０，ＰＷＭ＿９０，ＰＷＭ＿１８０及びＰＷＭ＿２７０の全てに対して同一であるが、互いに位相シフトしたパルス幅変調信号の隣接する信号の各対の間に４３０°の位相又は時間シフトがある。
【００４２】
３個の三角波ｔｒｉ０，ｔｒｉ１及びｔｒｉ２、３個のパルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１及びｐｗｍ＿ｐ２並びに２個の１８０°位相シフトしたパルス幅変調信号ＰＷＭ＿０及びＰＷＭ＿１８０を、図５に線形的に示す。図示したように、第１の三角波ｔｒｉ０のアイドル信号部分５０７並びに残りの三角波ｔｒｉ１及びｔｒｉ２のアイドル信号部分の持続時間の長さは、本実施の形態では、本実施の形態で利用されるパルス幅変調信号ＰＷＭ＿０及びＰＷＭ＿１８０の間の１８０°の位相シフトに対応する。したがって、本実施の形態において、アイドル信号部分の持続時間もＰＷＭ＿０及びＰＷＭ＿１８０の間の位相シフトに等しくなる。したがって、３個のアナログ三角波ｔｒｉ０，ｔｒｉ１及びｔｒｉ２は、位相シフトΔｐｈの４倍に相当するサイクル又は周期を有し、これは、パルス幅変調されたフェーズ信号ｐｗｍ＿ｐ０，ｐｗｍ＿ｐ１及びｐｗｍ＿ｐ２の各々のサイクルタイムにも当てはまる。それに対し、パルス幅変調信号ＰＷＭ＿０及びＰＷＭ＿１８０の各々は、位相シフトΔｐｈの３倍に相当するサイクルタイム又は周期を有する。
【図１】
0006437001.tif 000002
【図２】
0006437001.tif 000003
【図３】
0006437001.tif 000004
【図４】
0006437001.tif 000005
【図５】
0006437001.tif 000006
【図６】
0006437001.tif 000007
【図７】
0006437001.tif 000008