(57)【特許請求の範囲】
【請求項１】
入力端子と、
出力端子と、
前記入力端子から高周波信号が入力される第１ゲートと、前記出力端子へ出力信号を出す第１ドレインと、第１ソースとを有する第１トランジスタと、
第２ゲートと、前記入力端子から前記高周波信号が入力される第２ソースと、前記出力端子へ出力信号を出す第２ドレインと、を有する第２トランジスタと、
一端が前記第２ゲートに接続され、他端が接地導体に直接接続、又はキャパシタを介して接地金属と接続された安定化抵抗と、を備え、
前記入力端子と前記出力端子の間の経路上に抵抗素子がなく、
前記安定化抵抗の抵抗値は、前記安定化抵抗を出力側から見たときの反射係数であるＳ２２の絶対値が１を超えない値に設定したことを特徴とする周波数逓倍器。
【請求項２】
前記第１ゲートに接続された第１ゲートバイアス回路と、
前記第１ソースに接続された第１ソースバイアス回路と、
前記第２ソースに接続された第２ソースバイアス回路と、を備え、
前記第１ゲートバイアス回路と、前記第１ソースバイアス回路と、前記第２ソースバイアス回路は、抵抗で形成されたことを特徴とする請求項１に記載の周波数逓倍器。
【請求項３】
前記第２ゲートに接続されたキャパシタを備えたことを特徴とする請求項１又は２に記載の周波数逓倍器。
【請求項４】
前記高周波信号が通過する主線路から分岐する分岐線路に接続され、前記第１ドレインと前記第２ドレインに電位を供給する電源と、
前記分岐線路に直列に接続された抵抗と、を備えたことを特徴とする請求項１〜３のいずれか１項に記載の周波数逓倍器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばマイクロ波又はミリ波の高周波帯の電力を逓倍する周波数逓倍器に関する。
【背景技術】
【０００２】
特許文献１には、ソース接地トランジスタとゲート接地トランジスタを並列に接続する周波数逓倍器が開示されている。この周波数逓倍器に入力された基本周波数の電力は、ソース接地トランジスタで逆相出力され、ゲート接地トランジスタで同相出力されるので出力側の電力合成で打ち消される。そして、両トランジスタで同相出力される２倍波周波数電力を出力端子から取り出す。
【０００３】
特許文献２には、両トランジスタの出力側にダンピング抵抗を設けて安定化を図ることが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平３−１５８００８号公報
【特許文献２】特開２００１−２４４７４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示の周波数逓倍器では、周波数の高いマイクロ波又はミリ波帯において、ゲート接地トランジスタが負性抵抗特性を示すことにより発振が生じるという問題点があった。
【０００６】
特許文献２に開示の周波数逓倍器では、トランジスタで生成した２倍波周波数の電力がダンピング抵抗によって消費され、周波数逓倍器の特性である変換利得が低下するという問題点があった。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、高周波信号が通過する経路上に抵抗を設けることなく、ゲート接地トランジスタが示す負性抵抗特性等の不安定性を安定化できる周波数逓倍器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願の発明に係る周波数逓倍器は、入力端子と、出力端子と、該入力端子から高周波信号が入力される第１ゲートと、該出力端子へ出力信号を出す第１ドレインと、第１ソースとを有する第１トランジスタと、第２ゲートと、該入力端子から該高周波信号が入力される第２ソースと、該出力端子へ出力信号を出す第２ドレインと、を有する第２トランジスタと、一端が該第２ゲートに接続され、他端が接地導体に直接接続、又はキャパシタを介して接地金属と接続された安定化抵抗と、を備え、該入力端子と該出力端子の間の経路上に抵抗素子がなく、該安定化抵抗の抵抗値は、該安定化抵抗を出力側から見たときの反射係数であるＳ２２の絶対値が１を超えない値に設定したことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ゲート接地トランジスタのゲートに抵抗を接続したので、ゲート接地トランジスタを安定化させることができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る周波数逓倍器の回路図である。
【図２】実施の形態２に係る周波数逓倍器の回路図である。
【図３】実施の形態３に係る周波数逓倍器の回路図である。
【図４】実施の形態４に係る周波数逓倍器の回路図である。
【発明を実施するための形態】
【００１１】
本発明の実施の形態に係る周波数逓倍器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１２】
実施の形態１．
図１は、本発明の実施の形態１に係る周波数逓倍器の回路図である。この周波数逓倍器は入力端子Ｔ１に入力された高周波信号の周波数を整数倍して出力端子Ｔ２に出力するものである。入力端子Ｔ１には入力整合回路１０が接続されている。出力端子Ｔ２には出力整合回路４０が接続されている。
【００１３】
実施の形態１に係る周波数逓倍器は、ソース接地トランジスタである第１トランジスタＴｒ１とゲート接地トランジスタである第２トランジスタＴｒ２を備えている。第１トランジスタＴｒ１は、入力端子Ｔ１から高周波信号が入力される第１ゲートＧ１と、出力端子Ｔ２へ出力信号を出す第１ドレインＤ１と、接地された第１ソースＳ１とを有する。
【００１４】
第１ゲートＧ１は、直流遮断用キャパシタ１２を介して入力整合回路１０に接続されている。第１ゲートＧ１と接地導体との間には第１ゲートバイアス回路１４が接続されている。第１ソースＳ１と接地導体との間には第１ソースバイアス回路１６が接続されている。第１ドレインＤ１は伝送線路１８を介して出力整合回路４０に接続されている。
【００１５】
第２トランジスタＴｒ２は、第２ゲートＧ２と、入力端子Ｔ１から高周波信号が入力される第２ソースＳ２と、出力端子Ｔ２へ出力信号を出す第２ドレインＤ２とを有する。
【００１６】
第２ソースＳ２は、直流遮断用キャパシタ２２を介して入力整合回路１０に接続されている。第２ソースＳ２と接地導体の間には第２ソースバイアス回路２４が接続されている。第２ゲートＧ２と接地の間には抵抗である安定化抵抗２６とキャパシタ２８が接続されている。さらに、第２ゲートＧ２と接地導体の間には第２ゲートバイアス回路３０が接続されている。第２ドレインＤ２は伝送線路３２を介して出力整合回路４０に接続されている。
【００１７】
伝送線路１８、３２の出力側には電源４２に接続された電源供給回路４４が接続されている。図１から明らかなように、入力端子Ｔ１から出力端子Ｔ２までの高周波信号の経路上には抵抗がない。
【００１８】
本発明の実施の形態１に係る周波数逓倍器の動作について説明する。まず、第１トランジスタＴｒ１のゲートソース間バイアス電圧を第１トランジスタＴｒ１のピンチオフ電圧付近とする。また、第２トランジスタＴｒ２のゲートソース間バイアス電圧を第２トランジスタＴｒ２のピンチオフ電圧付近とする。
【００１９】
そして、入力端子Ｔ１に高周波信号（正弦波）を供給すると、第１トランジスタＴｒ１は正の半波を整流したものを出力し、第２トランジスタＴｒ２は負の半波を整流し極性を反転させたものを出力する。第１トランジスタＴｒ１のドレインから出力された信号と第２トランジスタＴｒ２のドレインから出力された信号に含まれる基本波と奇数次高調波は位相が逆相であるので相殺される。第１トランジスタＴｒ１と第２トランジスタＴｒ２のドレインから出力された偶数次高調波は同相であるので強めあう。よって、２倍波周波数電力を出力端子Ｔ２から取り出すことができる。
【００２０】
ところで、寄生成分を記述しない簡略化された第１トランジスタＴｒ１のＹパラメータ（ＹSource）は次のように表される。
【００２１】
【数１】
0006428341.tif 000002
【００２２】
第２トランジスタＴｒ２のＹパラメータ（ＹGate）は次のように表される。
【００２３】
【数２】
0006428341.tif 000003
【００２４】
ここから、出力側の反射係数を表すＳパラメータであるＳ２２は次のように表される。この式では安定化抵抗２６を考慮していない。
【００２５】
【数３】
0006428341.tif 000004
【００２６】
この式は、周波数が０及び∞のときに|Ｓ２２|＝１となり、その間の周波数ではすべて１以上であることを示している。実際の素子の特性においては周波数が０及び∞の場合に抵抗成分などにより|Ｓ２２|＜１を示すが、マイクロ波帯やミリ波帯では|Ｓ２２|＞１となり負性抵抗を示す。このように、第２トランジスタ（ゲート接地トランジスタ）を用いた回路では負性抵抗を示す周波数帯域が存在する。その結果、周波数逓倍器全体においても負性抵抗が観測され、特性が不安定となる。
【００２７】
本発明の実施の形態１の周波数逓倍器は、第２ゲートＧ２に安定化抵抗２６を接続したので、Ｓ２２は次のように表される。
【００２８】
【数４】
0006428341.tif 000005
【００２９】
安定化抵抗２６を設けることで、分母虚数項に２ＲｇｍＣｄｇが生じる。したがって、Ｒ（安定化抵抗２６）を適切に決定することにより|Ｓ２２|が１を超えないようにすることが可能となる。これによりゲート接地トランジスタである第２トランジスタＴｒ２が負性抵抗を示さなくなり、周波数逓倍器を安定に動作させることが可能となる。
【００３０】
このように、安定化抵抗２６の抵抗値を、出力側から見たときの反射係数であるＳ２２の絶対値が１を超えない値（１以下）に設定することで、第２トランジスタＴｒ２により生成される反射利得を抑制する。また、高周波信号が通過する経路上に抵抗（ダンピング抵抗）を設けないので、２倍波周波数の電力がダンピング抵抗によって消費され周波数逓倍器の変換利得が低下することを回避できる。
【００３１】
本発明の実施の形態１に係る周波数逓倍器は様々な変形をなし得るものである。例えば、ソース接地トランジスタ（第１トランジスタＴｒ１）とゲート接地トランジスタ（第２トランジスタＴｒ２）のゲートソース間バイアス電圧をピンチオフ電圧付近とする手段は特に限定されない。以下の実施の形態に係る周波数逓倍器でも同様である。なお、以下の実施の形態に係る周波数逓倍器は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。
【００３２】
実施の形態２．
図２は、本発明の実施の形態２に係る周波数逓倍器の回路図である。第１ゲートＧ１に接続された第１ゲートバイアス回路１４は抵抗で形成されている。第１ソースＳ１に接続された第１ソースバイアス回路１６は抵抗１６ａとキャパシタ１６ｂの並列回路で形成されている。このように構成することで、第１トランジスタＴｒ１のゲート電圧及びソース電圧を印加するために個別の電源を必要としない。
【００３３】
第２ソースＳ２に接続された第２ソースバイアス回路２４は抵抗で形成されている。このように構成することで、第２トランジスタＴｒ２のソース電圧を印加するために個別の電源を必要としない。
【００３４】
安定化抵抗２６は一端が第２トランジスタＴｒ２のゲートに接続され、他端が接地金属に直接接続されている。この場合、安定化抵抗２６がゲートバイアス回路の役割を果たし、ゲート電圧を印加するための個別の電源を必要としない。
【００３５】
これにより、第１トランジスタＴｒ１と第２トランジスタＴｒ２のドレイン端子に接続された単一の電源４２を用いて、周波数逓倍器を駆動することができる。
【００３６】
実施の形態３．
図３は、本発明の実施の形態３に係る周波数逓倍器の回路図である。安定化抵抗２６の抵抗値Ｒは、第２トランジスタＴｒ２の負性抵抗を抑制すると同時に、第２トランジスタＴｒ２の利得を減少させる。
【００３７】
そこで、安定化抵抗２６と並列にキャパシタ５０を設けた。つまり、第２ゲートＧ２と接地との間にキャパシタ５０を接続することで、第２トランジスタＴｒ２の利得減少を抑制した。キャパシタ５０が入出力整合を変化させ、第２トランジスタＴｒ２の利得減少を抑制する。ただし、キャパシタ５０を設けることで安定化の作用（負性抵抗抑制効果）が低下するため、キャパシタ５０の容量は小さくする必要がある。
【００３８】
実施の形態４．
図４は、本発明の実施の形態４に係る周波数逓倍器の回路図である。高周波信号が通過する主線路から分岐する分岐線路に第１ドレインＤ１と第２ドレインＤ２に電位を供給する電源４２が設けられている。そして、電源供給回路４４として抵抗が設けられている。つまり、分岐線路に直列に抵抗が接続されている。なお、分岐線路と主線路の接続点は接続点Ｐ１である。
【００３９】
マイクロ波又はミリ波帯で用いる素子では、使用周波数に対して１／４波長の線路長の線路と、線路端を高周波で短絡するための容量を用いることが多い。このような線路は、高周波が通る経路に対する接続点から見ると開放端にみえることで、高周波特性への影響をなくしている。
【００４０】
接続点Ｐ１から見て高周波特性への影響をなくす程度に抵抗値の高い抵抗を電源供給回路として設けると、同時に電圧降下が起きる。よって、増幅器において、電源供給回路を抵抗で形成すると効率が著しく低下する。
【００４１】
マイクロ波を周波数逓倍する周波数逓倍器においても、電源供給回路４４を抵抗で形成すると、電圧降下は発生する。しかし、周波数逓倍器を流れる電流値は低いため効率低下の影響はシステム全体では小さい。抵抗で形成された電源供給回路４４は、１／４波長線路よりも占有面積が非常に小さいので、周波数逓倍器の小型化を図ることが可能である。
【００４２】
なお、ここまでで説明した各実施の形態に係る周波数逓倍器の特徴は適宜に組み合わせてもよい。
【符号の説明】
【００４３】
１０  入力整合回路、  １２  直流遮断用キャパシタ、  １４  第１ゲートバイアス回路、  １６  第１ソースバイアス回路、  ２２  直流遮断用キャパシタ、  ２４  第２ソースバイアス回路、  ２６  安定化回路、  ３０  第２ゲートバイアス回路、  ４０  電源、  ４２  電源供給回路、  Ｔｒ１  第１トランジスタ、  Ｔｒ２  第２トランジスタ、  Ｔ１  入力端子、  Ｔ２  出力端子
【図１】
0006428341.tif 000006
【図２】
0006428341.tif 000007
【図３】
0006428341.tif 000008
【図４】
0006428341.tif 000009