(57)【特許請求の範囲】
【請求項１】
第１の相互接続および複数の残りの相互接続が実装されたダイと、
前記ダイ内であって、前記第１の相互接続および前記複数の残りの相互接続の上に配設されたインダクタであって、
前記ダイに電気的かつ機械的に結合される第１の端子と、
前記第１の相互接続を通じて前記ダイに電気的かつ機械的に結合される第２の端子と、
前記複数の残りの相互接続に機械的に結合されるが、前記複数の残りの相互接続に電気的に結合されない前記インダクタの残りの部分と
を備えるインダクタとを備えた、装置。
【請求項２】
前記第１の相互接続が、アンダーバンプメタライゼーション（ＵＢＭ）層を通じて前記ダイに電気的に結合された、請求項１に記載の装置。
【請求項３】
ウェハレベルパッケージ（ＷＬＰ）、フリップチップボールグリッドアレイ（ＦＣＢＧＡ）パッケージ、およびフリップチップチップスケールパッケージ（ＦＣＣＳＰ）のうちの少なくとも１つの中に一体化された、請求項１に記載の装置。
【請求項４】
前記インダクタが前記ダイ上の単一の層内に配設された、請求項１に記載の装置。
【請求項５】
前記インダクタが２次元である、請求項１に記載の装置。
【請求項６】
装置を製造する方法であって、
第１の相互接続および複数の残りの相互接続が実装されたダイを設けるステップと、
前記ダイ内であって、前記第１の相互接続および前記複数の残りの相互接続の上にインダクタを配設するステップであって、
前記インダクタの第１の端子を形成し、前記ダイに前記第１の端子を電気的かつ機械的に結合するステップと、
前記インダクタの第２の端子を形成し、前記第１の相互接続を通じて前記ダイに前記第２の端子を電気的かつ機械的に結合するステップと、
前記インダクタの残りの部分を形成し、前記複数の残りの相互接続に前記インダクタの前記残りの部分を機械的に結合するが、前記複数の残りの相互接続に前記インダクタの前記残りの部分を電気的に結合しないステップと
を含むステップとを含む、方法。
【請求項７】
前記第１の相互接続が、アンダーバンプメタライゼーション（ＵＢＭ）層を通じて前記ダイに電気的に結合される、請求項６に記載の装置を製造する方法。
【請求項８】
ウェハレベルパッケージ（ＷＬＰ）、フリップチップボールグリッドアレイ（ＦＣＢＧＡ）パッケージ、パッケージオンパッケージ（ＰｏＰ）パッケージ、およびフリップチップチップスケールパッケージ（ＦＣＣＳＰ）のうちの少なくとも１つの中に前記装置を一体化するステップをさらに含む、請求項６に記載の装置を製造する方法。
【請求項９】
前記ダイ内に配設された前記インダクタを設けるステップが、前記ダイ上の単一の層内に前記インダクタを配設するステップを含む、請求項６に記載の装置を製造する方法。
【請求項１０】
前記インダクタが２次元である、請求項６に記載の装置を製造する方法。
【請求項１１】
前記ダイ内に金属層を設けるステップと、
前記金属層上に銅再分配層を設けるステップと、
前記銅再分配層上にポリイミド層を設けるステップと、
前記ポリイミド層上に部分的に配設され、前記銅再分配層上に部分的に配設されるアンダーバンプメタライゼーション（ＵＢＭ）層を設けるステップとをさらに含む、請求項６に記載の装置を製造する方法。
【請求項１２】
前記ダイ内の金属層と、
前記金属層上の銅再分配層と、
前記銅再分配層上のポリイミド層と、
前記ポリイミド層上に部分的に配設され、前記銅再分配層上に部分的に配設されるアンダーバンプメタライゼーション（ＵＢＭ）層とをさらに備える、請求項１に記載の装置。
【請求項１３】
データを含むコンピュータ可読媒体であって、前記データが、マシンによってアクセスされるとき、装置を製造するための請求項６から１１のいずれか一項に記載の方法に従う動作を前記マシンに実施させる、コンピュータ可読媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の態様は、一般には半導体パッケージングに関し、詳細には、ウェハレベルパッケージングおよび改良型のボードレベル信頼性のためのインダクタ設計を実装する半導体パッケージングに関する。
【背景技術】
【０００２】
無線デバイス（たとえば、携帯電話またはスマートフォン）は、２方向または多方向通信をサポートするためにアンテナに結合された送信機および受信機を含み得る。送信機は、音声および／またはデータで高周波（ＲＦ）搬送波信号を変調して変調後信号を得、１つまたは複数の電力増幅器を使用して、変調後信号を増幅し、適切な出力電力レベルを有する出力ＲＦ信号を得、アンテナを介して出力ＲＦ信号を基地局に送信し得る。
【０００３】
インダクタは、無線通信のために使用される電力増幅器の不可欠な部品である。たとえば、インダクタは、タンク回路内で、チョークとして使用されるなどされ得る。インダクタをデバイス内に一体化するとき、ボードレベル信頼性が主要な問題である。たとえば、はんだボイド、温度サイクリング、機械的振動、エレクトロマイグレーションなどのボードレベル信頼性に対する起こり得る効果についての問題が提起されてきた。
【０００４】
従来の一解決策は、表面実装技術（ＳＭＴ）を使用して、チップ上に１つまたは複数のインダクタを実装することである。しかし、この解決策は、チップの外部にインダクタを取り付けることを必要とする。この解決策の一結果は、電力増幅器内のチョークインダクタが取り除かれ、ＳＭＴインダクタで置き換えられることである。チョークインダクタをＳＭＴインダクタで置き換えることにより、電力増幅器の有する雑音余裕が減少する。
【０００５】
別の従来の解決策は、パッケージ基板内にインダクタを埋め込むことである。この解決策も課題を有する。たとえば、パッケージ基板内にインダクタを埋め込む結果、パッケージングコストが増大する。さらに、パッケージ基板内にインダクタを埋め込む結果、インダクタのための余分な空間が必要とするためにパッケージが大きくなる。
【０００６】
さらに別の従来の解決策は、ランドグリッドアレイ（ＬＧＡ）技術を使用して、積層基板上にインダクタを実装することである。この実装は、基板上のはんだボールを使用して基板内に埋め込まれた螺旋インダクタを使用する。図１に、インダクタを実装するためのダイ１０２を形成する従来型基板を示す。ダイ１０２は、いくつかのはんだボール１０４ａ〜１０４ｚを含む。インダクタがダイ１０２上に実装されるとき、はんだボールのいくつかを実装解除しなければならない。たとえば、図１は、インダクタの最適な性能のためにはんだボール１０４ｋ、１０４ｌ、１０４ｐ、および１０４ｑを実装解除しなければならないことを（点線を用いて）示す。しかし、はんだボールのいくつかが実装解除される場合、はんだボールについての密度要件に違反し得る。たとえば、ボードレベル信頼性規格を満たすために、ダイ１０２とプリント回路基板（ＰＣＢ）との間のはんだ接続が少ないとき、熱的および／または機械的要件が満たされなければならない。
【０００７】
代替策は、すべてのはんだボールをダイ１０２上に残すことである。はんだボール１０４ｋ、１０４ｌ、１０４ｐ、および１０４ｑがダイ１０２から実装解除されない場合、はんだボール１０４ｋ、１０４ｌ、１０４ｐ、および１０４ｑは「浮遊する」と言われる。これは、インダクタがダイ１０２上に一体化されるとき、はんだボール１０４ｋ、１０４ｌ、１０４ｐ、および１０４ｑがダイ１０２に電気的に結合されないからである。あいにく、浮遊はんだボールは高い渦電流を引き起こし、その結果、インダクタのインダクタンスが低下し、インダクタについての直流（ＤＣ）抵抗（Ｒｄｃ）が高くなり、インダクタの品質係数（Ｑ）が低下する。
【０００８】
さらに、Ｌ、Ｒｄｃ、およびＱについての値は、プロセス変動による変化の影響を受ける。インダクタンスについての値が変動する場合、パッケージ内に可変キャパシタンスを含めることなどによって、変動を補償する方法が必要となる。この構成要素の追加により、材料コストが増加し、製造コストが増加し、パッケージのサイズが増大する。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
たとえば電力増幅器内で、インダクタを実装するための改良型の装置および方法が求められている。
【課題を解決するための手段】
【００１０】
本明細書で説明する技術の例示的実装は、ウェハレベルパッケージ（ＷＬＰ）についての浮遊はんだボール上のインダクタ設計のための装置、システム、方法、およびコンピュータ可読媒体を対象とする。インダクタ設計の特徴は、インダクタ設計がボードレベル信頼性規格に適合し、はんだボールを実装解除することを必要とせず、それでもなお、インダクタのインダクタンスおよび品質係数（Ｑ）を維持することである。
【００１１】
１つまたは複数の実装では、半導体デバイスは、第１の相互接続および複数の残りの相互接続が実装されたダイを含む。半導体デバイスはまた、ダイ内に配設されたインダクタも含む。インダクタは、ダイに電気的かつ機械的に結合される第１の端子を含む。インダクタはまた、第１の相互接続を使用してダイに電気的かつ機械的に結合される第２の端子も含む。インダクタは、複数の残りの相互接続に機械的に結合されるが、複数の残りの相互接続に電気的に結合されない残りの部分を含む。
【００１２】
いくつかの実装では、第１の相互接続は、アンダーバンプメタライゼーション（ＵＢＭ）層を使用してダイに電気的に結合されるはんだボールであり得、半導体デバイスが、ウェハレベルパッケージ（ＷＬＰ）、フリップチップボールグリッドアレイ（ＦＣＢＧＡ）パッケージ、およびフリップチップチップスケールパッケージ（ＦＣＣＳＰ）のうちの少なくとも１つの中に一体化され、インダクタがダイ上の単一の層内に配設され、インダクタは２次元である。
【００１３】
別の実装では、半導体デバイスは、第１の相互接続および複数の残りの相互接続が実装されたダイを含む。半導体デバイスはまた、プリント回路基板（ＰＣＢ）も含む。半導体デバイスは、ダイ内に配設されたインダクタをさらに含む。インダクタは、ダイに電気的かつ機械的に結合される第１の端子と、第１の相互接続を使用してプリント回路基板（ＰＣＢ）に電気的かつ機械的に結合される第２の端子とを含む。インダクタの残りの部分は、複数の残りの相互接続に機械的に結合されるが、残りの相互接続に電気的に結合されない。
【００１４】
別の実装では、半導体デバイスは、第１の相互接続および複数の残りの相互接続が実装されたダイを含む。半導体デバイスはまた、プリント回路基板（ＰＣＢ）も含む。半導体デバイスは、プリント回路基板内に配設されたインダクタをさらに含む。インダクタは、第１の相互接続を使用してプリント回路基板に電気的かつ機械的に結合される第１の端子を含む。インダクタはまた、ダイに電気的かつ機械的に結合される第２の端子を含む。インダクタは、複数の残りの相互接続に機械的に結合されるが、複数の残りの相互接続に電気的に結合されない残りの部分を含む。
【００１５】
さらに別の実装では、半導体デバイスを製造する方法は、第１の相互接続および複数の残りの相互接続が実装されたダイを設けることを含む。半導体デバイスを製造する方法はまた、ダイ内にインダクタを配設することも含む。インダクタは、ダイに電気的かつ機械的に結合される第１の端子と、第１の相互接続を使用してダイに電気的かつ機械的に結合される第２の端子とを含む。インダクタはまた、複数の残りの相互接続に機械的に結合されるが、複数の残りの相互接続に電気的に結合されない残りの部分も含む。
【００１６】
さらに別の実装では、半導体デバイスは、第１の相互接続および複数の残りの相互接続が実装されたダイを設けるための手段と、ダイ内にインダクタを配設するための手段とを備える。ダイ内にインダクタを配設するための手段は、第１の端子を形成するための手段と、ダイに第１の端子を電気的かつ機械的に結合するための手段と、第２の端子を形成するための手段と、第１の相互接続を使用してダイに第２の端子を電気的かつ機械的に結合するための手段と、インダクタの残りの部分を形成するための手段と、複数の残りの相互接続にインダクタの残りの部分を機械的に結合するが、複数の残りの相互接続にインダクタの残りの部分を電気的に結合しない手段とを備える。
【００１７】
非一時的コンピュータ可読媒体が、本明細書で説明する方法のうちの１つまたは複数を実装し得る。さらに、半導体デバイス／アセンブリが有線または無線デバイス内で実装され得る。
【００１８】
上記は、本明細書で説明される１つまたは複数の実装に関する簡略化した概要である。したがって、概要は、すべての企図される態様および／または実装に関する包括的概要とみなされるべきではなく、概要は、すべての企図される態様および／または実装に関する主要な、または不可欠な要素を特定するため、あるいは何らかの特定の態様および／または実装に関連する範囲を描写するためのものとみなされるべきでもない。したがって、概要は、以下で提示される詳細な説明に先行して、本明細書で開示される機構に関する１つまたは複数の態様および／または実装に関するいくつかの概念を簡略化した形態で提示するという唯一の目的を有する。
【００１９】
添付の図面は、本明細書で説明される技術の説明を助けるために提示され、実装の限定ではなく、実装の例示のためだけに提示される。
【図面の簡単な説明】
【００２０】
【図１】インダクタを実装するための従来型基板の上面図である。
【図２】本明細書で説明される技術の１つまたは複数の実装による、その中にインダクタが配設された基板の上面図である。
【図３】本明細書で説明される技術の１つまたは複数の実装による半導体アセンブリの断面図である。
【図４】本明細書で説明される技術の１つまたは複数の実装による半導体デバイスの断面図である。
【図５】本明細書で説明される実装による、半導体デバイスを作成する方法の流れ図である。
【図６】本明細書で説明される実装に従って本明細書で開示される技術が配置され得る無線ネットワークである。
【発明を実施するための形態】
【００２１】
一般には、本明細書で開示される手段は、ウェハレベルパッケージ（ＷＬＰ）についての浮遊相互接続および／または浮遊はんだボール上のインダクタ設計のためのシステム、方法、装置、およびコンピュータ可読媒体を対象とする。１つまたは複数の実装では、インダクタ設計は、ウェハ／ダイ上のはんだボールを実装解除することを必要としない。浮遊はんだボールはインダクタの一部を形成する。
【００２２】
本明細書で説明される技術の一特徴は、インダクタ内のより低い直流（ＤＣ）抵抗である。これは、インダクタのアンダーバンプメタライゼーション（ＵＢＭ）パッドを使用する、インダクタを通過するより大きい電流があるからである。
【００２３】
本明細書で説明される技術の別の特徴は、インダクタについてのインダクタンスが増大することである。これは、浮遊はんだボールがインダクタの一部であり、螺旋インダクタ内でもう１巻きを可能にするからである。
【００２４】
本明細書で説明される技術の別の特徴は、はんだボール１０４ｋ、１０４ｌ、１０４ｐ、および１０４ｑを実装解除することなく高いキュー品質係数（Ｑ）が達成されることである。たとえば、インダクタについてのキュー品質係数（Ｑ）は、以下の式によって得られる。
【００２５】
【数１】
0006440723.tif 000002
【００２６】
上式で、ωはラジアン動作周波数であり、Ｌはインダクタのインダクタンスであり、Ｒはインダクタの実効直列抵抗であり、積ωＬはインダクタの誘導性リアクタンスである。したがって、本明細書で説明されるインダクタは、実効直列抵抗（Ｒ）が低く、インダクタンス（Ｌ）が高いので、より高い品質係数（Ｑ）を達成し得る。
【００２７】
本明細書で説明される技術の別の特徴は、インダクタがその中に実装される電力増幅器において、より高い電圧ヘッドルームを可能にすることである。たとえば、本明細書で説明される技術に従って実装されるインダクタを使用すると、インダクタ内の寄生抵抗が低くなる。寄生抵抗が低いと、オームの法則（Ｖ＝Ｉ＊Ｒ、ただしＶは電圧であり、Ｉは電流であり、Ｒは抵抗である）は、インダクタがより多くの電圧を降下させることを規定する。したがって、インダクタについての電圧ヘッドルームが大きくなる。
【００２８】
本明細書で説明される技術の別の特徴は、電力増幅器がより高い電力付加効率（ＰＡＥ）および電力増幅器利得を達成し得ることである。たとえば、インダクタ内の寄生抵抗が低くなる結果、電力損失が低くなる。電力損失が低くなる結果、電力付加効率（ＰＡＥ）が高くなる。
【００２９】
本明細書で説明される技術のさらに別の特徴は、パッケージ内に一体化されるインダクタが３次元ではなく２次元であるので、渦電流が低減または解消されることである。すなわち、インダクタは、パッケージ上の単一層内に配設される。この結果、ボードレベル信頼性（ＢＬＲ）も高くなる。
【００３０】
図２は、はんだボール１０４ａ〜１０４ｚが完全に実装されたダイ１０２を有する半導体デバイス２００の上面図である。はんだボール１０４ａ〜１０４ｚを有するものとして示されているが、ダイ１０２には、任意の適切な相互接続が実装され得る。
【００３１】
１つまたは複数の実装では、半導体デバイス２００は、積層パッケージ基板ではなく、ウェハレベルパッケージ（ＷＬＰ）、フリップチップボールグリッドアレイ（ＦＣＢＧＡ）パッケージ、またはフリップチップチップスケールパッケージ（ＦＣＣＳＰ）である。
【００３２】
インダクタ２０２は、はんだボール１０４ａ〜１０４ｚの一部の上に配設される。図示される実装では、インダクタ２０２は、はんだボール１０４ｋ、１０４ｌ、１０４ｐ、および１０４ｑ上に配設される。したがって、インダクタ２０２を収容するために、はんだボール１０４ａ〜１０４ｚのうちのどれもダイ１０２から実装解除されていない。はんだボール１０４ｋ、１０４ｐ、および１０４ｑは電気的に「浮遊」したままにされる。はんだボール１０４ｋ、１０４ｐ、および１０４ｑに、その上に配設されたインダクタ２０２が実装されたままにすることは、はんだボール１０４ｋ、１０４ｌ、１０４ｐ、および１０４ｑが、積層基板上の従来のインダクタ実装では提供されない、インダクタ２０２に対する機械的支持を提供することを可能にする。はんだボール１０４ｋ、１０４ｌ、１０４ｐ、および１０４ｑに、その上に配設されたインダクタ２０２が実装されたままにすることはまた、はんだボール１０４ｋ、１０４ｌ、１０４ｐ、および１０４ｑがインダクタ２０２の部分を形成することも可能にする。
【００３３】
図示される実装では、インダクタ２０２は、第１の端子２０４、第２の端子２０６、および残りの部分２０８ａ〜２０８ｃを含む。第１の端子２０４は、金属トレース（図示せず）を使用してダイ１０２に電気的かつ機械的に結合される。第２の端子２０６は、はんだボール１０４ｌを使用してダイ１０２に電気的かつ機械的に結合され、はんだボール１０４ｌは、アンダーバンプメタライゼーション（ＵＢＭ）層（図示せず）に結合される。インダクタ２０２の残りの部分２０８ａ〜２０８ｃは、はんだボール１０４ｋ、１０４ｐ、および１０４ｑに機械的に結合されるが、ダイ１０２またははんだボール１０４ｋ、１０４ｐ、および１０４ｑには電気的に結合されない。はんだボール１０４ｋ、１０４ｐ、および１０４ｑは電気的に浮遊している。
【００３４】
図３は、本明細書で説明される技術の１つまたは複数の実装による半導体アセンブリ３００内に実装される半導体デバイス２００の一部の断面図である。図示される実装は、下位レベル金属スタック３０２と、下位レベル金属スタック３０２上に配設された上端金属層（ＭＡ層）３０４とを有するダイ１０２を示す。
【００３５】
下位レベル金属スタック３０２およびＭＡ層３０４上にパッシベーション層３０６も配設される。パッシベーション層は任意の適切な酸化物であり得る。第１のポリイミド層３０８がパッシベーション層３０６およびＭＡ層３０４上に配設される。
【００３６】
銅再分配層（ＣｕＲＤＬ）３１０がＭＡ層３０４およびポリイミド層（ＰＭ１）３０８上に配設され、インダクタ２０２が形成される。銅再分配層（ＣｕＲＤＬ）３１０は、一方のインダクタ２０２の端子から他方のインダクタ２０２の端子への円形ターンを取る螺旋設計であり得る。一方のインダクタ２０２の端子は、ポリイミド層（ＰＭ１）３０８上のパッドに結合され得、他方のインダクタ２０２の端子は、ＭＡ層３０４に結合され得る。
【００３７】
図示される実装では、端子２０６は、ポリイミド層（ＰＭ１）３０８上の１つまたは複数のパッドを介して銅再分配層（ＣｕＲＤＬ）３１０に結合される。図示される実装ではさらに、端子２０４は、ＭＡ層３０４上の１つまたは複数のパッドを介して銅再分配層（ＣｕＲＤＬ）３１０に結合される。
【００３８】
代替実装では、端子２０４は、ポリイミド層（ＰＭ１）３０８上の１つまたは複数のパッドを介して銅再分配層（ＣｕＲＤＬ）３１０に結合され、端子２０６は、ＭＡ層３０４上の１つまたは複数のパッドを介して銅再分配層（ＣｕＲＤＬ）３１０に結合される。銅再分配層（ＣｕＲＤＬ）３１０は、任意の適切な導電性テープであり得る。
【００３９】
第２のポリイミド層（ＰＭ２）３１２が、ポリイミド層（ＰＭ１）３０８および銅再分配層（ＣｕＲＤＬ）３１０上に配設される。アンダーバンプメタライゼーション（ＵＢＭ）層３１４が第２のポリイミド層（ＰＭ２）３１２および銅再分配層（ＣｕＲＤＬ）３１０上に配設される。はんだボール１０４ｌがアンダーバンプメタライゼーション（ＵＢＭ）層３１４上に配設される。プリント回路基板（ＰＣＢ）３１６がはんだボール１０４ｌ上に配設される。
【００４０】
図示される実装では、銅再分配層（ＣｕＲＤＬ）３１０は、インダクタ２０２の少なくとも一部を形成する。たとえば、ＭＡ層３０４に結合される銅再分配層（ＣｕＲＤＬ）３１０の部分は、インダクタ２０２の第１の端子２０４であり得、アンダーバンプメタライゼーション（ＵＢＭ）層３１４に結合される銅再分配層（ＣｕＲＤＬ）３１０の部分は、インダクタ２０２の第２の端子２０６であり得る。銅再分配層（ＣｕＲＤＬ）３１０の残りの部分は、パッシベーション層３０６および第２のポリイミド層（ＰＭ２）３１２を使用して、ダイ１０２から電気的に分離されたままである。
【００４１】
１つまたは複数の実装では、広い銅再分配層（ＣｕＲＤＬ）３１０を第１のポリイミド層（ＰＭ１）３０８上の大きい銅再分配層（ＣｕＲＤＬ）３１０パッドに結合させることにより、インダクタ２０２についての、より低い直流（ＤＣ）抵抗（Ｒｄｃ）が達成される。インダクタ２０２についての、より低い直流（ＤＣ）抵抗（Ｒｄｃ）はまた、はんだボール１０４ｋ、１０４ｌ、１０４ｐ、および１０４ｑが実装解除されないので達成される。さらに、はんだボール１０４ｋ、１０４ｌ、１０４ｐ、および１０４ｑにインダクタ２０２の部分を形成させることにより、直流（ＤＣ）抵抗（Ｒｄｃ）が低減され、インダクタ２０２についてのボードレベル信頼性が改善される。さらに、第１のポリイミド層（ＰＭ１）３０８パッドからの円形ターンをインダクタ２０２に取らせることによってアセンブリの磁束が改善され、それによってインダクタ２０２のインダクタンスが改善される。
【００４２】
通常、はんだボール１０４ｋ、１０４ｌ、１０４ｐ、および１０４ｑが実装解除される場合、磁場伝播を妨げるうず電流が存在し、インダクタンスが低下する。はんだボール１０４ｋ、１０４ｌ、１０４ｐ、および１０４ｑをダイ１０２から実装解除する必要がないことにより、このいわゆる「ボール効果」による低下がなくなる。
【００４３】
図４は、本明細書で説明される技術の１つまたは複数の代替実装による半導体アセンブリ４００内に実装される半導体デバイス２００の一部の断面図である。図示される実装は、下位レベル金属スタック３０２、ＭＡ層３０４、パッシベーション層３０６、第１のポリイミド層（ＰＭ１）３０８、銅再分配層（ＣｕＲＤＬ）３１０、ポリイミド層（ＰＭ２）３１２、アンダーバンプメタライゼーション（ＵＢＭ）層３１４、はんだボール１０４ｌ、およびプリント回路基板（ＰＣＢ）４１６を有するダイ１０２を含む点で、半導体アセンブリ３００と同様である。
【００４４】
しかし、図４に示される実装では、ＭＡ層３０４に結合される銅再分配層（ＣｕＲＤＬ）３１０の部分は、インダクタ２０２の第２の端子２０６であり得、アンダーバンプメタライゼーション（ＵＢＭ）層３１４に結合される銅再分配層（ＣｕＲＤＬ）３１０の部分は、インダクタ２０２の第１の端子２０４であり得る。銅再分配層（ＣｕＲＤＬ）３１０の残りの部分は、パッシベーション層３０６および第２のポリイミド層（ＰＭ２）３１２を使用して、ダイ１０２から電気的に分離されたままである。
【００４５】
図５は、本明細書で説明される技術の１つまたは複数の実装による、半導体デバイス２００を作成する方法５００を示す流れ図である。
【００４６】
ブロック５０２では、方法５００は、はんだボールが実装されたダイを設ける。１つまたは複数の実装では、方法５００は、はんだボール１０４ａ〜１０４ｚが実装されるダイ１０２を設ける。ダイ１０２は、堆積、フォトリソグラフィ、エッチング、化学的機械的平坦化（ＣＭＰ）などの周知の技法を使用して製造され得る。ボール配置システム、合金はんだペーストを用いるステンシル印刷などの周知の技法を使用して、ダイ１０２にはんだボールが実装され得る。
【００４７】
ブロック５０４では、方法５００はダイ内（またはダイ上）にインダクタを設ける。１つまたは複数の実装では、インダクタ２０２は、ダイ１０２内（またはダイ１０２上）に配設され、はんだボール１０４ｋ、１０４ｌ、１０４ｐ、および１０４ｑの周りに円形パターンで形成される。インダクタ２０２の第１の端子２０４が、ダイ１０２に電気的かつ機械的に結合され得、そこでは銅再分配層（ＣｕＲＤＬ）３１０がＭＡ層３０４と対合する。インダクタ２０２の第２の端子２０６が、ダイ１０２に電気的かつ機械的に結合され得、そこでは銅再分配層（ＣｕＲＤＬ）３１０がアンダーバンプメタライゼーション（ＵＢＭ）層３１４と対合する。
【００４８】
代替実装では、端子接続が反転され得る。はんだボールのどれも実装解除されていないので、得られるアセンブリは、改善された機械的安定性を有する。
【００４９】
図６は、インダクタ２０２、半導体アセンブリ３００、および／または半導体アセンブリ４００がその中で実装され得る、本明細書で説明される技術の例示的実装によるブロードバンド無線ネットワーク６００のブロック図である。無線ネットワーク６００はユーザデバイス６０２および基地局６０４を含む。
【００５０】
図示される実装では、ユーザデバイス６０２は、プロセッサ６０６、データソース６０８、送信（ＴＸ）データプロセッサ６１０、受信（ＲＸ）データプロセッサ６１２、送信（ＴＸ）多入力多出力（ＭＩＭＯ）プロセッサ６１４、メモリ６１６、復調器（ＤＥＭＯＤ）６１８、いくつかのトランシーバ６２０Ａから６２０Ｔ、およびいくつかのアンテナ６２２Ａから６２２Ｔを含む。
【００５１】
図示される実装では、ユーザデバイス６０２は、データソース６２４、プロセッサ６２６、受信データプロセッサ６２８、送信データプロセッサ６３０、メモリ６３２、変調器６３４、いくつかのトランシーバ６３６Ａから６３６Ｔ、いくつかのアンテナ６３８Ａから６３８Ｔ、およびメッセージ制御モジュール６４０を含む。
【００５２】
図示されるユーザデバイス６０２は、ユーザ機器、サブスクライバ局、サブスクライバユニット、移動局、モバイル、モバイルノード、リモート局、リモート端末、ユーザ端末、ユーザエージェント、ユーザデバイス、または何らかの他の用語を含み、それらとして実装され、またはそれらとして知られ得る。いくつかの実装では、ユーザデバイス６０２は、セルラーフォン、コードレス電話、セッション開始プロトコル（ＳＩＰ）フォン、無線ローカルループ（ＷＬＬ）局、携帯情報端末（ＰＤＡ）、無線接続機能を有するハンドヘルドデバイス、または無線モデムに接続された何らかの他の適切な処理デバイスであり得る。したがって、本明細書で教示される１つまたは複数の態様は、フォン（たとえば、セルラーフォンまたはスマートフォン）、コンピュータ（たとえば、ラップトップ）、ポータブル通信デバイス、ポータブルコンピューティングデバイス（たとえば、携帯情報端末）、エンターテイメントデバイス（たとえば、音楽デバイス、ビデオデバイス、または衛星ラジオ）、全地球測位システムデバイス、または無線媒体を介して通信するように構成される任意の他の適切なデバイス内に組み込まれ得る。
【００５３】
図示される基地局６０４は、ＮｏｄｅＢ、ｅＮｏｄｅＢ、無線ネットワークコントローラ（ＲＮＣ）、基地局（ＢＳ）、無線基地局（ＲＢＳ）、基地局コントローラ（ＢＳＣ）、送受信基地局（ＢＴＳ）、トランシーバ機能（ＴＦ）、無線トランシーバ、無線ルータ、基本サービスセット（ＢＳＳ）、拡張サービスセット（ＥＳＳ）、マクロセル、マクロノード、Ｈｏｍｅ  ｅＮＢ（ＨｅＮＢ）、フェムトセル、フェムトノード、ピコノード、または何らかの他の類似の用語を含み、それらとして実装され、またはそれらとして知られ得る。
【００５４】
図示されるデータソース６０８は、いくつかのデータストリームについてのトラフィックを送信（ＴＸ）データプロセッサ６１０に提供する。
【００５５】
送信（ＴＸ）データプロセッサ６１０は、各データストリームについてのトラフィックデータを、コーディングされたデータを提供するためにそのデータストリームについて選択された特定のコーディング方式に基づいてフォーマットし、コーディングし、インターリーブする。各データストリームについてのコーディングされたデータが、ＯＦＤＭ技法を使用してパイロットデータと多重化され得る。
【００５６】
パイロットデータは通常、既知の方式で処理される既知のデータパターンであり、チャネル応答を推定するために受信機システムで使用され得る。次いで、各データストリームについての多重化されたパイロットおよびコーディング済みデータが、そのデータストリームについて選択された特定の変調方式（たとえば、ＢＰＳＫ、ＱＳＰＫ、Ｍ−ＰＳＫ、またはＭ−ＱＡＭ）に基づいて変調され（すなわち、シンボルマッピングされ）、変調シンボルが提供される。
【００５７】
各データストリームについてのデータレート、コーディング、および変調は、プロセッサ６１０によって実施される命令によって決定され得る。メモリ６１６は、プロセッサ６１０またはユーザデバイス６０２の他の構成要素によって使用されるプログラムコード、データ、および他の情報を記憶し得る。
【００５８】
次いで、すべてのデータストリームについての変調シンボルがＴＸ  ＭＩＭＯプロセッサ６１４に提供され、ＴＸ  ＭＩＭＯプロセッサ６１４は、（たとえばＯＦＤＭについて）変調シンボルをさらに処理する。次いで、ＴＸ  ＭＩＭＯプロセッサ６１４は、ＮＴ変調シンボルストリームをＮＴトランシーバ（ＸＣＶＲ）６２０Ａから６２０Ｔに提供する。いくつかの実装では、ＴＸ  ＭＩＭＯプロセッサ６１４は、ビーム形成重みを、データストリームのシンボルと、シンボルがそこから送信されているアンテナとに適用する。
【００５９】
各トランシーバ（ＸＣＶＲ）６２０Ａから６２０Ｔは、それぞれのシンボルストリームを受信および処理して１つまたは複数のアナログ信号を提供し、アナログ信号をさらに調整（たとえば、増幅、濾波、およびアップコンバート）して、ＭＩＭＯチャネルを介する送信に適した変調後信号を提供する。次いで、トランシーバ（ＸＣＶＲ）６２０Ａから６２０ＴからのＮＴ変調後信号が、それぞれＮＴアンテナ６２２Ａから６２２Ｔから送信される。
【００６０】
基地局６０４において、送信された変調後信号がＮＲアンテナ６３８Ａから６３８Ｒによって受信され、各アンテナ６３８Ａから６３８Ｒから受信された信号が、それぞれのトランシーバ（ＸＣＶＲ）６３６Ａから６３６Ｒに提供される。各トランシーバ（ＸＣＶＲ）６３６Ａから６３６Ｒは、受信したそれぞれの信号を調整（たとえば、濾波、増幅、およびダウンコンバート）し、調整後信号をデジタル化してサンプルを提供し、サンプルをさらに処理して、対応する「受信後」シンボルストリームを提供する。
【００６１】
次いで、受信（ＲＸ）データプロセッサ６２８が、ＮＲトランシーバ（ＸＣＶＲ）６３６Ａから６３６ＲからＮＲ受信後シンボルストリームを受信し、特定の受信機処理技法に基づいて処理し、ＮＴ「検出後」シンボルストリームを提供する。次いで、受信（ＲＸ）データプロセッサ６２８は、各検出後シンボルストリームを復調、デインターリーブ、および復号化し、データストリームについてのトラフィックデータを回復する。受信（ＲＸ）データプロセッサ６２８による処理は、ユーザデバイス６０２における送信（ＴＸ）ＭＩＭＯプロセッサ６１４および送信（ＴＸ）データプロセッサ６１０によって実施されるものと相補的である。
【００６２】
プロセッサ６２６は、どのプリコーディングマトリックスを使用するか（以下で論じられる）を周期的に決定する。プロセッサ６２６は、マトリックス索引部分およびランク値部分を含む逆方向リンクメッセージを構築する。
【００６３】
データメモリ６３２は、基地局６０４のプロセッサ６２６または他の構成要素によって使用されるプログラムコード、データ、および他の情報を記憶し得る。
【００６４】
逆方向リンクメッセージは、通信リンクおよび／または受信後データストリームに関する様々なタイプの情報を含み得る。次いで、逆方向リンクメッセージは、データソース６２４からいくつかのデータストリームについてのトラフィックデータも受信するＴＸデータプロセッサ６３０によって処理され、変調器６３４によって変調され、トランシーバ（ＸＣＶＲ）６３６Ａから６３６Ｒによって調節され、ユーザデバイス６０２に送り戻される。
【００６５】
ユーザデバイス６０２において、基地局６０４からの変調後信号がアンテナ６２２Ａから６２２Ｔによって受信され、トランシーバ（ＸＣＶＲ）６２０Ａから６２０Ｒによって調節され、復調器（ＤＥＭＯＤ）６１８によって復調され、ＲＸデータプロセッサ６１２によって処理されて、基地局６０４によって送信された逆方向リンクメッセージが抽出される。次いで、プロセッサ６１０は、ビーム形成重みを決定するためにどのプリコーディングマトリックスを使用するかを決定し、次いで抽出後メッセージを処理する。
【００６６】
ユーザデバイス６０２および基地局６０４について、記載の構成要素のうちの２つ以上の機能が単一の構成要素によって提供され得ることを理解されたい。たとえば、単一の処理構成要素が、メッセージ制御構成要素６４０およびプロセッサ６２６の機能を提供し得る。
【００６７】
無線ノードが非無線式に（たとえば、有線接続を介して）情報を送信および／または受信するように構成され得ることも理解されたい。したがって、本明細書で論じられる受信機および送信機は、非無線媒体を介して通信するために、適切な通信インターフェース構成要素（たとえば、電気的または光学的インターフェース構成要素）を含み得る。
【００６８】
ネットワーク６００は、以下の技術のうちの任意の１つまた組合せを実装し得る。符号分割多元接続（ＣＤＭＡ）システム、多重キャリアＣＤＭＡ（ＭＣＣＤＭＡ）、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）、高速パケットアクセス（ＨＳＰＡ、ＨＳＰＡ＋）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、シングルキャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、または他の多元接続技法。本明細書の教示を利用する無線通信システムは、ＩＳ−９７、ｃｄｍａ２０００、ＩＳ−８７６、Ｗ−ＣＤＭＡ、ＴＤＳＣＤＭＡ、および他の規格などの１つまたは複数の規格を実装するように設計され得る。
【００６９】
ＣＤＭＡネットワークは、ユニバーサル地上無線アクセス（ＵＴＲＡ）、ｃｄｍａ２０００、または他の何らかの技術などの無線技術を実装し得る。ＵＴＲＡは、Ｗ−ＣＤＭＡおよび低チップレート（ＬＣＲ）を含む。ｃｄｍａ２０００技術は、ＩＳ−２０００、ＩＳ−９７、およびＩＳ−８７６規格をカバーする。ＴＤＭＡネットワークは、Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ）などの無線技術を実装し得る。ＯＦＤＭＡネットワークは、進化型ＵＴＲＡ（Ｅ−ＵＴＲＡ）、ＩＥＥＥ８０２．１１、ＩＥＥＥ８０２．１６、ＩＥＥＥ８０２．２０、Ｆｌａｓｈ−ＯＦＤＭ（登録商標）などの無線技術を実装し得る。ＵＴＲＡ、Ｅ−ＵＴＲＡ、およびＧＳＭはユニバーサルモバイル通信システム（ＵＭＴＳ）の部分である。
【００７０】
本明細書の教示は、３ＧＰＰ  Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ（ＬＴＥ）システム、ウルトラモバイルブロードバンド（ＵＭＢ）システム、および他のタイプのシステム内で実装され得る。ＬＴＥは、Ｅ−ＵＴＲＡを使用するＵＭＴＳのリリースである。ＵＴＲＡ、Ｅ−ＵＴＲＡ、ＧＳＭ、ＵＭＴＳ、およびＬＴＥは、「３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ」（３ＧＰＰ）という名称の組織からの文書で説明されており、ｃｄｍａ２０００は、「３ｒｄ  Ｇｅｎｅｒａｔｉｏｎ  Ｐａｒｔｎｅｒｓｈｉｐ  Ｐｒｏｊｅｃｔ  ２」（３ＧＰＰ２）という名称の組織からの文書で説明されている。
【００７１】
本開示のいくつかの態様が３ＧＰＰの用語を用いて説明され得るが、本明細書の教示は３ＧＰＰ（たとえば、Ｒｅ１９９、Ｒｅ１７、Ｒｅ１６、Ｒｅ１７）技術だけではなく、３ＧＰＰ２（たとえば、１ｘＲＴＴ、１ｘＥＸ−ＤＯ  Ｒｅｌ０、ＲｅｖＡ、ＲｅｖＢ）技術および他の技術にも適用され得ることを理解されたい。
【００７２】
本明細書で説明される技術の態様が、本明細書で説明される技術の特定の実装を対象とする以下の説明および関連する図面で開示される。本明細書で説明される技術の範囲から逸脱することなく、代替実装が考案され得る。さらに、本明細書で説明される技術の重要な詳細を不明瞭にしないように、本明細書で説明される技術の周知の要素は詳細には説明されず、または省略される。
【００７３】
「例示的」という語は、本明細書では「一例、事例、または例示としての役割を果たすこと」を意味するために使用される。「例示的」なものとして本明細書で説明されるどんな態様も、必ずしも他の態様よりも好ましい、または有利であると解釈されるべきではない。同様に、「本明細書で説明される技術の実装」という用語は、本明細書で説明される技術のすべての実装が、議論された特徴、利点、または動作方法を含むことを必要とするわけではない。
【００７４】
本明細書で使用される用語は、特定の実装を説明するためのものにすぎず、本明細書で説明される技術の実装の限定が意図されるわけではない。本明細書では、文脈がそうでないことを明確に示すのでない限り、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は複数形も含むものとする。「備える」および／または「含む」という用語は、本明細書で使用されるとき、明記される特徴、完全体、ステップ、動作、要素、および／または構成要素の存在を指定するが、１つまたは複数の他の特徴、完全体、ステップ、動作、要素、構成要素、および／またはそのグループの存在または追加を除外しないことをさらに理解されよう。
【００７５】
さらに、多くの実装が、たとえばコンピューティングデバイスの要素によって実施される動作のシーケンスの点から説明される。本明細書で説明される様々な動作が、特定の回路（たとえば、特定用途向けＩＣ（ＡＳＩＣ））によって、１つまたは複数のプロセッサによって実行中のプログラム命令によって、あるいは両者の組合せによって実施され得ることを理解されよう。さらに、本明細書で説明されるこれらの動作のシーケンスは、実行時に本明細書で説明される機能を関連するプロセッサに実施させる、対応するコンピュータ命令のセットがその中に格納された任意の形態のコンピュータ可読記憶媒体内で完全に実施されるとみなされ得る。したがって、本明細書で説明される技術の様々な態様が、いくつかの異なる形態で実施され得るが、そのすべては、特許請求の範囲の対象の範囲内にあることが企図されている。さらに、本明細書で説明される実装の各々について、任意のそのような実装の対応する形態が、記載の動作を実施するように「構成された論理」として本明細書で説明され得る。
【００７６】
様々な異なる技術および技法のいずれかを使用して、情報および信号が提示され得ることを当業者は理解されよう。たとえば、上記の説明全体を通じて参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場もしくは磁気粒子、光場あるいは光粒子、またはそれらの任意の組合せによって表現され得る。
【００７７】
さらに、本明細書で開示される態様に関連して説明される様々な例示的論理ブロック、モジュール、回路、およびアルゴリズムステップが、電子ハードウェア、コンピュータソフトウェア、または両者の組合せとして実装され得ることを当業者はさらに理解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的構成要素、ブロック、モジュール、回路、およびステップが、その機能の点から上記で一般的に説明された。そのような機能がハードウェアとして実装されるか、それともソフトウェアとして実装されるかは、特定の応用分野、およびシステム全体に課される設計制約に依存する。当業者は、特定の適用分野ごとに様々な方式で記載の機能を実装し得るが、そのような実装決定が、本明細書で説明される技術の範囲からの逸脱を引き起こすと解釈されるべきではない。
【００７８】
本明細書で開示される実施形態に関連して説明される方法、シーケンス、および／またはアルゴリズムは、ハードウェアとして直接的に、プロセッサによって実行されるソフトウェアモジュールとして、または２つの組合せとして実施され得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、取外し可能ディスク、ＣＤ−ＲＯＭ、または当技術分野で周知の任意の他の形態の記憶媒体内に常駐し得る。例示的記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるようにプロセッサに結合される。代替実施形態では、記憶媒体はプロセッサと一体であり得る。
【００７９】
したがって、本明細書で説明される技術の一実装は、半導体デバイスを製造する方法を実施するコンピュータ可読媒体を含み得る。したがって、本明細書で説明される技術は図示される実施例に限定されず、本明細書で説明される機能を実施するための任意の手段が、本明細書で説明される技術の実装内に含まれる。
【００８０】
上記の開示は本明細書で説明される技術の例示的実装を示すが、添付の特許請求の範囲によって定義される本明細書で説明される技術の範囲から逸脱することなく、様々な変更および修正が本明細書で行われ得ることに留意されたい。本明細書で説明される技術の実装による方法クレームの機能、ステップ、および／または動作は、何らかの特定の順序で実施される必要はない。さらに、本明細書で説明される技術の要素が単数形で説明され、または特許請求の範囲に記載され得るが、単数であることが明示的に述べられるのでない限り、複数も企図される。
【符号の説明】
【００８１】
１０２  ダイ
１０４  はんだボール
２００  半導体デバイス
２０２  インダクタ
２０４  第１の端子
２０６  第２の端子
２０８  残りの部分
３００  半導体アセンブリ
３０２  下位レベル金属スタック
３０４  上端金属層（ＭＡ層）
３０６  パッシベーション層
３０８  第１のポリイミド層
３１０  銅再分配層（ＣｕＲＤＬ）
３１２  第２のポリイミド層（ＰＭ２）
３１４  アンダーバンプメタライゼーション（ＵＢＭ）層
３１６  プリント回路基板（ＰＣＢ）
４００  半導体デバイス
６００  ブロードバンド無線ネットワーク
６０２  ユーザデバイス
６０４  基地局
６０６  プロセッサ
６０８  データソース
６１０  プロセッサ
６１２  受信（ＲＸ）データプロセッサ
６１４  送信（ＴＸ）ＭＩＭＯプロセッサ
６１６  メモリ
６１８  復調器（ＤＥＭＯＤ）
６２０  トランシーバ（ＸＣＶＲ）
６２２  アンテナ
６２４  データソース
６２６  プロセッサ
６２８  受信（ＲＸ）データプロセッサ
６３０  ＴＸデータプロセッサ
６３２  メモリ
６３４  変調器
６３６  トランシーバ
６３８  アンテナ
６４０  メッセージ制御モジュール
【図１】
0006440723.tif 000003
【図２】
0006440723.tif 000004
【図３】
0006440723.tif 000005
【図４】
0006440723.tif 000006
【図５】
0006440723.tif 000007
【図６】
0006440723.tif 000008