(57)【特許請求の範囲】
【請求項１】
直流電源に対して、第１のスイッチング素子と第２のスイッチング素子からなる直列回路、および第３のスイッチング素子と第４のスイッチング素子からなる直列回路を並列に接続し、
上記第１のスイッチング素子と上記第２のスイッチング素子との互いの接続点である第１のノードと、上記第３のスイッチング素子と上記第４のスイッチング素子との互いの接続点である第２のノードとの間にリアクトルを接続し、
上記第１のノードを駆動制御対象となる半導体スイッチのゲート端子に接続し、
上記第２のスイッチング素子と上記直流電源の負極端子の間にダイオードを接続し、
上記第１、第２、第３、第４のスイッチング素子のそれぞれのオン・オフ動作を制御するスイッチング制御回路を備え、
上記スイッチング制御回路は、上記半導体スイッチがオンされている状態で上記第１のスイッチング素子をオフしかつ上記第４のスイッチング素子をオンすることにより、上記半導体スイッチの入力容量の蓄積電荷にてリアクトルを励磁した後、上記第４のスイッチング素子をオフすることにより上記半導体スイッチの入力容量の蓄積電荷を上記直流電源へ電力回生する、ゲート駆動回路。
【請求項２】
上記スイッチング制御回路は、上記半導体スイッチのオン固定時には、上記第１のスイッチング素子を継続的にオン固定とするとともに、上記第２、第３、第４のスイッチング素子は継続的にオフ固定とし、また、上記半導体スイッチのオフ固定時は、上記第２のスイッチング素子を継続的にオン固定とするとともに、上記第１、第３、第４のスイッチング素子は継続的にオフ固定とし、上記半導体スイッチのターンオフ時には、上記半導体スイッチがオン固定になっている状態から上記第４のスイッチング素子を予め定めた時間だけオンした後に上記第４のスイッチング素子をオフしかつ上記第４のスイッチング素子をオフするよりも先に上記第１のスイッチング素子をオフし、上記第４のスイッチング素子がオフになった状態から上記第２のスイッチング素子を予め定めた時間だけオフし、その後に上記第２のスイッチング素子をオン固定することで、上記半導体スイッチをオフ固定させる請求項１に記載のゲート駆動回路。
【請求項３】
直流電源に対して、第１のスイッチング素子と第２のスイッチング素子からなる直列回路、および第３のスイッチング素子と第４のスイッチング素子からなる直列回路を並列に接続し、
上記第１のスイッチング素子と上記第２のスイッチング素子との互いの接続点である第１のノードと、上記第３のスイッチング素子と上記第４のスイッチング素子との互いの接続点である第２のノードとの間にリアクトルを接続し、
上記第１のノードを駆動制御対象となる半導体スイッチのゲート端子に接続し、
上記第２のスイッチング素子と上記直流電源の負極端子の間にダイオードを接続し、
上記第１、第２、第３、第４のスイッチング素子のそれぞれのオン・オフ動作を制御するスイッチング制御回路を備え、
上記スイッチング制御回路は、上記半導体スイッチのオン固定時には、上記第１のスイッチング素子を継続的にオン固定とするとともに、上記第２、第３、第４のスイッチング素子は継続的にオフ固定とし、また、上記半導体スイッチのオフ固定時は、上記第２のスイッチング素子を継続的にオン固定とするとともに、上記第１、第３、第４のスイッチング素子は継続的にオフ固定とし、上記半導体スイッチのターンオフ時には、上記半導体スイッチがオン固定になっている状態から上記第４のスイッチング素子を予め定めた時間だけオンして、上記半導体スイッチの入力容量の蓄積電荷にてリアクトルを励磁した後、上記第４のスイッチング素子をオフして上記半導体スイッチの入力容量の蓄積電荷を上記直流電源へ電力回生し、上記第４のスイッチング素子がオフになった状態から上記第２のスイッチング素子を予め定めた時間だけオフし、その後に上記第２のスイッチング素子をオン固定することで、上記半導体スイッチをオフ固定させる、ゲート駆動回路。
【請求項４】
上記スイッチング制御回路は、上記半導体スイッチがオン固定になっている状態から上記第４のスイッチング素子をオンする予め定めた時間として、上記リアクトルと上記半導体スイッチの入力容量とで決まる共振周期の４分の１よりも長く、かつ上記共振周期の２分の１よりも短く設定するとともに、上記第４のスイッチング素子がオフになった状態から上記第２のスイッチング素子をオフする予め定めた時間として、上記半導体スイッチのゲート端子―ソース端子間電圧がゼロ以下の期間に設定する請求項２または請求項３に記載のゲート駆動回路。
【請求項５】
上記第４のスイッチング素子と上記直流電源の負極端子の間に第５のスイッチング素子を直列接続するとともに、上記ダイオードに並列に第１のコンデンサを並列接続すると共に、
上記スイッチング制御回路は、上記半導体スイッチのターンオン時において、上記半導体スイッチがオフ固定になっている状態から上記第２のスイッチング素子および上記第３のスイッチング素子を予め定めた時間だけオンして上記第２のノードから上記第１のノードへ電流を流して上記リアクトルを励磁した後、上記第２のスイッチング素子をオフして上記半導体スイッチの入力容量を充電し、次に上記第５のスイッチング素子をオンするとともに上記第３のスイッチング素子をオフして上記リアクトルの励磁電流を上記直流電源に電力回生し、その後に上記第１のスイッチング素子をオン固定することで上記半導体スイッチをオン固定させる請求項２から請求項４のいずれか１項に記載のゲート駆動回路。
【請求項６】
上記スイッチング制御回路は、上記半導体スイッチがオフ固定になっている状態から上記第２のスイッチング素子および上記第３のスイッチング素子をオンする予め定めた時間として、上記第１のコンデンサの印加電圧がゼロに達するまでの期間に設定する請求項５に記載のゲート駆動回路。
【請求項７】
上記スイッチング制御回路は、上記第４のスイッチング素子の駆動信号と上記第５のスイッチング素子の駆動信号とを互いに異なる信号に設定する請求項５または請求項６に記載のゲート駆動回路。
【請求項８】
上記半導体スイッチのゲート端子−ソース端子間に対して、第２のコンデンサを並列接続している請求項１から請求項７のいずれか１項に記載のゲート駆動回路。
【請求項９】
上記半導体スイッチのゲート端子に第１のツェナーダイオードのカソード端子を接続し、上記半導体スイッチのソース端子に第２のツェナーダイオードのカソード端子を接続し、上記第１のツェナーダイオードのアノード端子と上記第２のツェナーダイオードのアノード端子を接続し、かつ、上記第１のツェナーダイオードと上記第２のツェナーダイオードの各ツェナー電圧を互いに異なる値に設定している請求項１から請求項８のいずれか１項に記載のゲート駆動回路。
【請求項１０】
上記第１のスイッチング素子と上記第１のノードとの間に第１の抵抗を接続し、上記第２のスイッチング素子と上記第１のノードとの間に第２の抵抗を接続し、かつ、上記第１の抵抗と上記第２の抵抗の各抵抗値を互いに異なる値に設定している請求項１から請求項９のいずれか１項に記載のゲート駆動回路。
【請求項１１】
上記半導体スイッチを第１の半導体スイッチとし、上記第１の半導体スイッチに対して第２の半導体スイッチを直列接続し、かつ上記第１の半導体スイッチと上記第２の半導体スイッチの接続点に誘導性負荷が結線される場合において、
上記スイッチング制御回路は、上記第１の半導体スイッチがオン固定になっている状態から上記第４のスイッチング素子をオンする予め定めた時間として、上記第２の半導体スイッチのターンオンによって上記第１の半導体スイッチがセルフターンオンするように設定する一方、上記第４のスイッチング素子がオフになった状態から上記第２のスイッチング素子をオフする予め定めた時間として、上記第１の半導体スイッチのゲート端子−ソース端子間電圧がゼロ以下の期間に設定する請求項２、請求項３、請求項５、請求項６、請求項７のいずれか１項に記載のゲート駆動回路。
【請求項１２】
上記第１の半導体スイッチのゲート端子−ソース端子間に対して、第２のコンデンサを並列接続している請求項１１に記載のゲート駆動回路。
【請求項１３】
上記第１の半導体スイッチのゲート端子に第１のツェナーダイオードのカソード端子を接続し、上記第１の半導体スイッチのソース端子に第２のツェナーダイオードのカソード端子を接続し、上記第１のツェナーダイオードのアノード端子と上記第２のツェナーダイオードのアノード端子を接続し、かつ、上記第１のツェナーダイオードと上記第２のツェナーダイオードの各ツェナー電圧を互いに異なる値に設定している請求項１１または請求項１２に記載のゲート駆動回路。
【請求項１４】
上記第１のスイッチング素子と上記第１のノードとの間に第１の抵抗を接続し、上記第２のスイッチング素子と上記第１のノードとの間に第２の抵抗を接続し、かつ、上記第１の抵抗と上記第２の抵抗の各抵抗値を互いに異なる値に設定している請求項１１から請求項１３のいずれか１項に記載のゲート駆動回路。
【請求項１５】
上記スイッチング制御回路は、上記第１のスイッチング素子がオン固定になっている状態から、オンを継続する時間を追加し、追加する時間は、上記第４のスイッチング素子をオンする予め定めた時間よりも短く設定する請求項２から請求項７のいずれか１項に記載のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、制御対象となる半導体スイッチをオン・オフ駆動するゲート駆動回路に関するものである。
【背景技術】
【０００２】
従来のゲート駆動回路では、直流電源の正極端子と第１のノードの間に、直列接続された第１のスイッチング素子と、第１のノードと直流電源の負極の間に、直列接続された第２のスイッチング素子と、直流電源の正極端子と第２のノードの間に、直列接続された第３のスイッチング素子と、第２のノードと直流電源の負極端子の間に、直列接続された第４のスイッチング素子と、第１のノードと第２のノードの間に接続されたリアクトルと、第１、第２、第３、第４のスイッチング素子のそれぞれオン・オフ動作を制御するスイッチング制御回路を備え、第１のノードを、駆動制御対象となる半導体スイッチのゲート端子に接続し、直流電源の負極を半導体スイッチのソース端子に接続することで、半導体スイッチの入力容量の蓄積電荷を直流電源側に電力回生させるようにして、ゲート駆動回路の損失を低減し、回路を小型化する方法がある（例えば下記の特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６―１２３１９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に示された単電源の電力回生型ゲート駆動技術を、例えば高電圧側アームと低電圧側アームの半導体スイッチで構成されるハーフブリッジまたはフルブリッジ回路からなるインバータに用いたとすると、高電圧側アームの半導体スイッチをターンオンしたときに、低電圧側アームの半導体スイッチのドレイン端子−ソース端子間電圧が上昇することで、低電圧側アームの半導体スイッチのゲート端子−ソース端子間電圧が持ち上がり、オフしている低電圧側アームの半導体スイッチがオンしてしまうといった誤動作を引き起こす不具合が生じる。【０００５】
この発明は、前記のような問題点を解決するためになされたものであり、従来のような単電源の電力回生型ゲート駆動回路においても、該当半導体スイッチのゲート端子−ソース端子間へ負電圧を印加することができ、半導体スイッチの誤動作を防止することができることを目的としている。
【課題を解決するための手段】
【０００６】
この発明に係るゲート駆動回路は、
直流電源に対して、第１のスイッチング素子と第２のスイッチング素子からなる直列回路、および第３のスイッチング素子と第４のスイッチング素子からなる直列回路を並列に接続し、
上記第１のスイッチング素子と上記第２のスイッチング素子との互いの接続点である第１のノードと、上記第３のスイッチング素子と上記第４のスイッチング素子との互いの接続点である第２のノードとの間にリアクトルを接続し、
上記第１のノードを駆動制御対象となる半導体スイッチのゲート端子に接続し、
上記第２のスイッチング素子と上記直流電源の負極端子の間にダイオードを接続し、
上記第１、第２、第３、第４のスイッチング素子のそれぞれのオン・オフ動作を制御するスイッチング制御回路を備え、
上記スイッチング制御回路は、上記半導体スイッチがオンされている状態で上記第１のスイッチング素子をオフしかつ上記第４のスイッチング素子をオンすることにより、上記半導体スイッチの入力容量の蓄積電荷にてリアクトルを励磁した後、上記第４のスイッチング素子をオフすることにより上記半導体スイッチの入力容量の蓄積電荷を上記直流電源へ電力回生するものである。
【発明の効果】
【０００７】
この発明のゲート駆動回路によれば、駆動制御対象となる半導体スイッチがオフしているときに、上記半導体スイッチの入力容量の蓄積電荷をリアクトルにより電源側に電力回生しつつ、上記半導体スイッチのゲートソース間に負電圧を印加することが可能となる。したがって、従来のような単電源の電力回生型ゲート駆動回路においても、上記半導体スイッチの誤動作の発生を確実に防止することができる効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１によるゲート駆動回路の構成を示す回路図である。
【図２】この発明の実施の形態１によるゲート駆動回路の第１〜第４のスイッチング素子の動作を示すタイミングチャートである。
【図３】図２に示す第１〜第４のスイッチング素子の動作に伴う各部の電流、電圧の変化を示す動作波形図である。
【図４】図２に示す一つの動作期間における電流経路図である。
【図５】図２に示す一つの動作期間における電流経路図である。
【図６】図２に示す一つの動作期間における電流経路図である。
【図７】この発明の実施の形態１によるゲート駆動回路の変形例を示す回路図である。
【図８】この発明の実施の形態２によるゲート駆動回路の構成を示す回路図である。
【図９】この発明の実施の形態２によるゲート駆動回路の第１〜第５のスイッチング素子の動作を示すタイミングチャートである。
【図１０】図９に示す第１〜第５の各スイッチング素子の動作に伴う各部の電流、電圧の変化を示す動作波形図である。
【図１１】図９に示す一つの動作期間における電流経路図である。
【図１２】図９に示す一つの動作期間における電流経路図である。
【図１３】図９に示す一つの動作期間における電流経路図である。
【図１４】図９に示す一つの動作期間における電流経路図である。
【図１５】図９に示す一つの動作期間における電流経路図である。
【図１６】図９に示す一つの動作期間における電流経路図である。
【図１７】図９に示す一つの動作期間における電流経路図である。
【図１８】図９に示す一つの動作期間における電流経路図である。
【図１９】図９に示す一つの動作期間における電流経路図である。
【図２０】この発明の実施の形態２によるゲート駆動回路の変形例を示す回路図である。
【図２１】この発明の実施の形態３によるゲート駆動回路の構成を示す回路図である。
【図２２】この発明の実施の形態３によるゲート駆動回路の第１〜第４のスイッチング素子の動作を示すタイミングチャートである。
【図２３】図２２に示す第１〜第４のスイッチング素子の動作に伴う各部の電流、電圧の変化を示す動作波形図である。
【図２４】図２２に示す一つの動作期間における電流経路図である。
【図２５】図２２に示す一つの動作期間における電流経路図である。
【図２６】図２２に示す一つの動作期間における電流経路図である。
【図２７】この発明の実施の形態３によるゲート駆動回路の変形例を示す回路図である。
【図２８】この発明の実施の形態４によるゲート駆動回路の第１〜第４のスイッチングの動作を示すタイミングチャートである。
【図２９】図２８に示す第１〜第４の各スイッチング素子の動作に伴う各部の電流、電圧の変化を示す動作波形図である。
【図３０】図２８に示す一つの動作期間における電流経路図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１は、この実施の形態１におけるゲート駆動回路の構成を示す回路図である。
この実施の形態１のゲート駆動回路１００は、入力容量１０を備えた電圧駆動型の半導体スイッチ９を駆動制御対象として、１つの直流電源７で上記半導体スイッチ９をオン・オフ駆動するものである。
【００１０】
ゲート駆動回路１００の具体的な構成としては、直流電源７に対して、第１のスイッチング素子１と第２のスイッチング素子２からなる直列回路、および第３のスイッチング素子３と第４のスイッチング素子４からなる直列回路、を共に並列に接続する。第１のスイッチング素子１と第２のスイッチング素子２との互いの接続点である第１のノード１１と、第３のスイッチング素子３と第４のスイッチング素子４との互いの接続点である第２のノード１２との間にリアクトル６を接続し、第１のノード１１を駆動制御対象となる半導体スイッチ９のゲート端子に接続する。また、第２のスイッチング素子２と直流電源７の負極端子の間にダイオード８を接続している。さらに、第１、第２、第３、および第４のスイッチング素子１、２、３、４のそれぞれのオン・オフ動作を制御するスイッチング制御回路５０を備えている。
【００１１】
ここで、直流電源７の直流電圧（以下、電源電圧と称す）をＶｄｃ、リアクトル６に流れる電流（以下、リアクトル電流と称す）をｉＬ、半導体スイッチ９の入力容量１０に流れる電流をｉｇ、半導体スイッチ９の入力容量１０を介してゲート端子−ソース端子間に印加される電圧（以下、ゲートソース間電圧と称す）をＶｇｓＬ、半導体スイッチ９のドレイン端子−ソース端子間に印加される電圧（以下、ドレインソース間電圧と称す）をＶｄｓＬ、半導体スイッチ９のドレイン端子に流れる電流をｉｄＬとする。
【００１２】
また、第１のスイッチング素子１の駆動信号をＱ１、第２のスイッチング素子２の駆動信号をＱ２、第３のスイッチング素子３の駆動信号をＱ３、第４のスイッチング素子４の駆動信号をＱ４とする。また、リアクトル６のインダクタンス値をＬ、入力容量１０の容量値をＣｉｓｓとする。また、リアクトル６と入力容量１０で決まる共振周期をＴとすれば、共振周期Ｔは次の（式１）で表すことができる。
【００１３】
【数１】
0006370524.tif 000002
【００１４】
なお、この実施の形態１（図１）の回路構成において、第１〜第４のスイッチング素子１〜４は、ここでは一例として寄生のダイオードを備えたＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）として記載しているが、ダイオードとＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を並列に接続した構成でもよい。また、その他として、ダイオードを並列に接続したサイリスタやＧＴＯ（Ｇａｔｅ  Ｔｕｒｎ−Ｏｆｆ  ｔｈｙｒｉｓｔｏｒ）でもよい。以降、この実施の形態１では、第１〜第４のスイッチング素子１〜４はＭＯＳＦＥＴと見なし、また、寄生ダイオードおよびダイオード８の順方向電圧はゼロと見なして説明する。
【００１５】
図２は、駆動制御対象となる半導体スイッチ９のオン・オフ動作に伴う、ゲート駆動回路１００の第１〜第４のスイッチング素子１〜４の動作を示すタイミングチャートである。なお、ここでは駆動制御対象となる半導体スイッチ９がターンオフするのを期間Ｔ１から期間Ｔ３までの期間内とし、半導体スイッチ９がターンオンするのを期間Ｔ４から期間Ｔ６までの期間内とする。以下、上記の期間Ｔ１〜Ｔ６の６期間を次のように定義する。
【００１６】
（１）期間Ｔ１：リアクトル６の励磁期間
（２）期間Ｔ２：入力容量１０の蓄積電荷Ｃｉｓｓの電力回生期間および半導体スイッチ９のゲートヘの負電圧印加期間
（３）期間Ｔ３：半導体スイッチ９のオフ固定継続期間
（４）期間Ｔ４：リアクトル６の励磁期間
（５）期間Ｔ５：半導体スイッチ９のゲートへの正電圧印加期間
（６）期間Ｔ６：半導体スイッチ９のオン固定継続期間
【００１７】
図３は、図２に基づく第１〜第４のスイッチング素子１〜４の動作に伴う各部の電流、電圧の変化を示す動作波形図である。また、図４〜図６は上記の期間Ｔ１〜期間Ｔ３での電流経路を示す。以下、図３〜図６を用いて動作原理を説明する。
【００１８】
（１）期間Ｔ１：リアクトル６の励磁期間
この期間Ｔ１では、第１のスイッチング素子１がオン、第２、第３、第４のスイッチング素子２、３、４が共にオフしていて、半導体スイッチ９がオン固定されている状態から、第１のスイッチング素子１をオフすると共に、第４のスイッチング素子４を予め定めた時間ｔａだけオンする。そうすると、図４に示すように、電流は、入力容量１０からノード１１に流れ込み、リアクトル６およびノード１２を介して第４のスイッチング素子４に流れ込み、入力容量１０に帰還する。
【００１９】
この電流経路によってリアクトル６と入力容量１０の間で共振動作となり、ゲートソース間電圧ＶｇｓＬは電源電圧Ｖｄｃから減少し、リアクトル電流ｉＬはゼロから負極に増加する。この時、リアクトル６は入力容量１０の蓄積電荷Ｃｉｓｓによって、励磁される。
【００２０】
（２）期間Ｔ２：入力容量１０の蓄積電荷Ｃｉｓｓの電力回生期間および半導体スイッチ９のゲートヘの負電圧印加期間
この期間Ｔ２では、第４のスイッチング素子４をオフし、予め定めた時間ｔｂだけ第２のスイッチング素子２をオフする。そうすると、図５に示すように、リアクトル６によってリアクトル電流ｉＬが継続して流れるため、第３のスイッチング素子３の寄生ダイオードが導通し、直流電源７の正極に流れ込み、入力容量１０に帰還する。この時、リアクトル６の励磁エネルギの一部は直流電源７に電力回生し、励磁エネルギの残りは直流電源７の負極から入力容量１０へ流れ込むので、ゲートソース間電圧ＶｇｓＬは負極に向けて、リアクトル電流ｉＬは正極に向けてそれぞれ増加する。よって、半導体スイッチ９のゲートヘは負電圧が印加される。
【００２１】
（３）期間Ｔ３：半導体スイッチ９のオフ固定継続期間
この期間Ｔ３では、第２のスイッチング素子２をオンする。その際、図３に示すように、ゲートソース間電圧ＶｇｓＬが負電圧、リアクトル電流ｉＬがゼロであるため、第４のスイッチング素子４の寄生ダイオードが導通する。その結果、図６に示すように、電流は入力容量１０から第４のスイッチング素子４の寄生ダイオードを介してノード１２へ流れ込む。その後、ノード１２からリアクトル６を介してノード１１に流れ、入力容量１０に帰還する。
【００２２】
電流がノード１１から入力容量１０へ流れ込むことで、ゲートソース間電圧ＶｇｓＬは正極に向けて増加されるが、その際、第２のスイッチング素子２がオンしているので、ダイオード８により半導体スイッチ９のゲートソース間電圧ＶｇｓＬはゼロにクランプされて半導体スイッチ９はオフを継続する。なお、ゲートソース間電圧ＶｇｓＬの負極から正極への変化は、リアクトル６によって抑制されることは言うまでもない。
【００２３】
（４）期間Ｔ４：リアクトル６の励磁期間
この期間Ｔ４では、第３のスイッチング素子３をオンする。その結果、電流は直流電源７の正極から第３のスイッチング素子３を介してノード１２に流れ込む。その後、ノード１２からリアクトル６および第２のスイッチング素子２を介してダイオード８のカソードに流れ、直流電源７の負極に帰還する。この電流経路によりリアクトル６は励磁されるので、リアクトル電流ｉＬは正極に増加する。
【００２４】
（５）期間Ｔ５：半導体スイッチ９のゲートへの正電圧印加期間
この期間Ｔ５では、第２のスイッチング素子２をオフする。この場合、リアクトル６によって、リアクトル電流ｉＬは継続して流れ、入力容量１０を充電する。その結果、ゲートソース間電圧ＶｇｓＬは正極に向けて増加する。
【００２５】
（６）期間Ｔ６：半導体スイッチ９のオン固定継続期間
この期間Ｔ６では、第１のスイッチング素子１をオンする。そうすると、電流は直流電源７の正極から第１のスイッチング素子１および入力容量１０を介して、直流電源７の負極に帰還する経路を形成する。この電流経路によりゲートソース間電圧ＶｇｓＬは電源電圧Ｖｄｃにクランプされ、半導体スイッチ９はオンを継続する。
【００２６】
以上のように、ゲート駆動回路１００を動作させることで、半導体スイッチ９のターンオフ時は、入力容量１０の蓄積電荷Ｃｉｓｓの一部をリアクトル６により直流電源７側に電力回生し、入力容量１０の蓄積電荷Ｃｉｓｓの残りを半導体スイッチ９のゲート−ソース間に負電圧として印加することが可能となる。したがって、従来のような負電源を設けなくても半導体スイッチ９の誤動作の発生を確実に防止することができ、簡素で小型化可能なゲート駆動回路１００を得ることができる。
【００２７】
ここで、前記の期間Ｔ１で説明した予め定めた時間ｔａについて説明する。
この時間ｔａのゲートソース間電圧ＶｇｓＬおよびリアクトル電流ｉＬは、次の（式２）と（式３）で示すように三角関数で表すことができる。
【００２８】
【数２】
0006370524.tif 000003
【００２９】
【数３】
0006370524.tif 000004
【００３０】
上記の予め定めた時間ｔａを、リアクトル６と入力容量１０で決まる共振周期Ｔの４分の１より長く、かつリアクトル６と入力容量１０で決まる共振周期Ｔの２分の１より短く設定したと仮定する。そうすると、ゲートソース間電圧ＶｇｓＬとリアクトル電流ｉＬは負の値になり、期間Ｔ１の一部において、半導体スイッチ９のゲート端子−ソース端子間に電圧ＶｇｓＬとして負電圧を印加する期間を設けることができる。その結果、負電圧印加期間が増えるので、半導体スイッチ９に直列接続される図示しない高電圧側アームのターンオンのタイミング設定を容易化できるメリットがある。なお、リアクトル電流ｉＬは負の値なので、リアクトル６は励磁されており、期間Ｔ２で励磁エネルギが直流電源７へ電力回生されることは言うまでもない。
【００３１】
さらに、前記の期間Ｔ２で説明した第２のスイッチング素子２をオフする予め定めた時間ｔｂについて説明する。この時間ｔｂを、ゲートソース間電圧ＶｇｓＬがゼロ以下の時と仮定する。言い換えれば、ゲートソース間電圧ＶｇｓＬが負の値の時に第２のスイッチング素子２をオンする。これにより期間Ｔ２において、第４のスイッチング素子４の寄生ダイオードを介した電流によるゲートソース間電圧ＶｇｓＬの正極への増加を防止することができ、半導体スイッチ９の誤動作の抑制が可能となる。
【００３２】
図７は図１に示したゲート駆動回路の変形例を示すもので、図１と対応もしくは相当する構成部分には同一の符号を付す。
【００３３】
図７に示す構成のゲート駆動回路１００において、図１の構成と異なる点は、半導体スイッチ９のゲート端子とソース端子の間に第２のコンデンサ２２が並列接続されている。また、半導体スイッチ９のゲート端子に第１のツェナーダイオード３１のカソード端子が接続されている。また、半導体スイッチ９のソース端子に第２のツェナーダイオード３２のカソード端子が接続されている。さらに、第１のツェナーダイオード３１のアノード端子と第２のツェナーダイオード３２のアノード端子とが互いに接続されている。また、第１のスイッチング素子１と第１のノード１１との間に第１の抵抗（Ｒｏｎ）４１が接続され、第２のスイッチング素子２と第１のノード１１の間に第２の抵抗４２（Ｒｏｆｆ）が接続されている。
【００３４】
このように、第２のコンデンサ２２を接続することで、半導体スイッチ９の入力容量を増加することができる。そのため、例えば半導体スイッチ９に直列接続される図示しない高電圧側アームをターンオンさせたときに、低電圧側アームとなる半導体スイッチ９のドレイン端子−ソース端子間の電圧ＶｄｓＬが上昇することで発生するゲートソース間電圧ＶｇｓＬの正極側への持ち上がりを抑制できる。したがって、半導体スイッチ９の誤動作の抑制が可能となる。
【００３５】
また、第２のツェナーダイオード３２は、期間Ｔ１〜期間Ｔ３において半導体スイッチ９のゲート端子−ソース端子間に、負の過電圧を印加させない効果を提供する。また、第１のツェナーダイオード３１は、例えば、期間Ｔ４以降に半導体スイッチ９をオン固定させる際において、半導体スイッチ９のゲート端子−ソース端子間に、正の過電圧を印加させない効果を提供する。
【００３６】
さらに、第１の抵抗４１は、例えば、期間Ｔ３から半導体スイッチ９をオン固定させる際の、ゲートソース間電圧ＶｇｓＬと電源電圧Ｖｄｃとの電位差に基づいた突入電流を防止する効果を提供する。また、第２の抵抗４２は、期間Ｔ３においてゲートソース間電圧ＶｇｓＬをクランプする際の、ゲートソース間電圧ＶｇｓＬとダイオード８の順方向電圧の電位差に基づいた突入電流を防止する効果を提供する。なお、第１の抵抗４１は別途追加して設けなくても、第１のスイッチング素子１の内部抵抗を利用してもよい。同様に、第２の抵抗４２は別途追加して設けなくても、第２のスイッチング素子２の内部抵抗を利用してもよい。
図７に示したゲート駆動回路１００におけるその他の構成および作用効果は、図１に示した構成の場合と同様であるから、詳しい説明は省略する。
【００３７】
実施の形態２．
上記実施の形態１では、半導体スイッチ９のターンオフ時は、入力容量１０の蓄積電荷Ｃｉｓｓの一部をリアクトル６により直流電源７側に電力回生し、入力容量１０の蓄積電荷Ｃｉｓｓの残りを半導体スイッチ９のゲート端子−ソース端子間に負電圧として印加するようにしている。
【００３８】
しかし、上記実施の形態１の場合には、ゲートソース間電圧ＶｇｓＬが負の値の際には、電流は第４のスイッチング素子４の寄生ダイオードを介して入力容量１０に流れ込み、ゲートソース間電圧ＶｇｓＬを正極に向けて充電する。この充電により、ゲート駆動回路１００の損失が発生する。
【００３９】
これに対して、この実施の形態２では、半導体スイッチ９がターンオンする際にゲートソース間電圧ＶｇｓＬを負の電圧値に保持し、その蓄積電荷Ｃｉｓｓを直流電源７側に電力回生させるものである。以下、そのための構成と制御内容について具体的に説明する。
【００４０】
図８は、この発明の実施の形態２におけるゲート駆動回路の構成を示す回路図であり、図１に示した構成と対応もしくは相当する構成部分には同一の符号を付す。
【００４１】
この実施の形態２のゲート駆動回路１００は、実施の形態１（図１）の回路構成に対して、第４のスイッチング素子４と直流電源７の負極端子の間に第５のスイッチング素子５が直列接続されている。また、ダイオード８のアノード端子およびカソード端子に第１のコンデンサ２１が並列接続されている。さらに、スイッチング制御回路５０は第５のスイッチング素子５を駆動させる駆動信号Ｑ５が追加して設けられている。
【００４２】
図９は、駆動制御対象となる半導体スイッチ９のオン・オフ動作に伴うゲート駆動回路１００の第１〜第５のスイッチング素子１〜５の動作を示すタイミングチャートである。なお、ここでは駆動制御対象となる半導体スイッチ９がターンオフするのを期間Ｔ１から期間Ｔ３までの期間内とし、半導体スイッチ９がターンオンするのを期間Ｔ４から期間Ｔ９までの期間内とする。以下、上記の期間Ｔ１〜期間Ｔ９の９期間を次のように定義する。
【００４３】
（１）期間Ｔ１：リアクトル６の励磁期間
（２）期間Ｔ２：入力容量１０の蓄積電荷Ｃｉｓｓの電力回生期間および半導体スイッチ９のゲートへの負電圧印加期間
（３）期間Ｔ３：半導体スイッチ９のオフ固定継続期間
（４）期間Ｔ４：入力容量１０と第１のコンデンサ２１による蓄積電荷の電力回生期間およびリアクトル６の励磁期間
（５）期間Ｔ５：入力容量１０への電荷注入期間
（６）期間Ｔ６：リアクトル６への還流期間
（７）期間Ｔ７：リアクトル６の励磁電流による直流電源７への電力回生期間
（８）期間Ｔ８：リアクトル６の励磁電流による直流電源７への電力回生継続期間
（９）期間Ｔ９：半導体スイッチ９のオン固定継続期間
【００４４】
図１０は、図９に基づく第１〜第５の各スイッチング素子１〜５の動作に伴う各部の電流、電圧の変化を示す動作波形図である。また、図１１〜図１９は上記の各動作期間Ｔ１〜Ｔ９での電流経路を示す。以下、図１０〜図１９を用いて動作原理を説明する。
【００４５】
（１）期間Ｔ１：リアクトル６の励磁期間
この期間Ｔ１では、第１のスイッチング素子１がオン、第２、第３、第４、第５のスイッチング素子２、３、４、５が共にオフしていて、半導体スイッチ９がオン固定されている状態から、第１のスイッチング素子１をオフすると共に、第４、第５のスイッチング素子４、５を予め定めた時間ｔａだけオンする。そうすると、図１１に示すように、電流は、入力容量１０からノード１１に流れ込み、リアクトル６およびノード１２を介して第４、第５のスイッチング素子４、５に流れ込み、入力容量１０に帰還する。
【００４６】
（２）期間Ｔ２：入力容量１０の蓄積電荷Ｃｉｓｓの電力回生期間および半導体スイッチ９のゲートへの負電圧印加期間
この期間Ｔ２では、第４のスイッチング素子４をオフし、予め定めた時間だけ第２のスイッチング素子２をオフする。そうすると、図１２に示すように、リアクトル６によってリアクトル電流ｉＬは継続して流れるため、第３のスイッチング素子３の寄生ダイオードが導通し、直流電源７の正極に流れ込む。そして、電流の一方は第１のコンデンサ２１と第２のスイッチング素子２の寄生ダイオードとを介してリアクトル６に帰還し、電流の他方は入力容量１０を介してリアクトル６に帰還する。
【００４７】
このように、電流の他方は直流電源７の負極から入力容量１０へ流れ込むので、ゲートソース間電圧ＶｇｓＬは、負極に増加する。第１のコンデンサ２１の印加電圧は図示していないが、ゲートソース間電圧ＶｇｓＬと同様に負極に増加することは言うまでもない。その後、リアクトル電流ｉＬの値はゼロに近づいていき、ゲートソース間電圧ＶｇｓＬはある負電圧の値になる。
【００４８】
（３）期間Ｔ３：半導体スイッチ９のオフ固定継続期間
この期間Ｔ３では、第２のスイッチング素子２をオンする。このとき、ゲートソース間電圧ＶｇｓＬと第１のコンデンサ２１の印加電圧とは共に負電圧であるが、一般的に第１のコンデンサ２１の容量は、半導体スイッチ９の入力容量１０よりも大きいので、ゲートソース間電圧ＶｇｓＬと第１のコンデンサ２１の印加電圧とに電圧差が生じる。
【００４９】
この電圧差をなくすように、電流は図１３に示すように、第１のコンデンサ２１から第２のスイッチング素子２を介して入力容量１０に流れ込み、入力容量１０を充電する。なお、ここでは第１のコンデンサ２１により入力容量１０を充電する例を示したが、入力容量１０により第１のコンデンサ２１を充電してもよい。いずれにしても、ゲートソース間電圧ＶｇｓＬは負電圧の値のまま保持されるので、半導体スイッチ９はオフ状態に固定される。
【００５０】
（４）期間Ｔ４：入力容量１０と第１のコンデンサ２１による蓄積電荷の電力回生期間およびリアクトル６の励磁期間
この期間Ｔ４では、半導体スイッチ９がターンオンされた状態で、第２のスイッチング素子２および第３のスイッチング素子３を予め定めた時間ｔｃだけオンする。そうすると、図１４に示すように、電流は直流電源７の正極から第３のスイッチング素子３、および第２のノード１２を介してリアクトル６に流れ込む。そして、この電流の一方は第１のノード１１から第２のスイッチング素子２、第１のコンデンサ２１を介して直流電源７の負極に帰還する。また、上記電流の他方は第１のノード１１から入力容量１０を介して直流電源７の負極に帰還する。
【００５１】
この電流経路により、入力容量１０と第１のコンデンサ２１は共に放電動作となり、ゲートソース間電圧ＶｇｓＬは負の電圧値からゼロに近づいていく。この放電によって、入力容量１０と第１のコンデンサ２１の蓄積電荷はリアクトル６に電力回生される。
【００５２】
その後、ゲートソース間電圧ＶｇｓＬがゼロになると、入力容量１０に流れ込む電流ｉｇもゼロになり、ダイオード８が導通する。その結果、電流経路は、図示していないが、直流電源７の正極から第３のスイッチング素子３、第２のノード１２を介してリアクトル６に流れ込み、第２のスイッチング素子２、ダイオード８を介して、直流電源７の負極に帰還する。この電流経路により、リアクトル６は励磁動作となり、リアクトル電流ｉＬは正極へ増加する。
【００５３】
（５）期間Ｔ５：入力容量１０への電荷注入期間
この期間Ｔ５では、第２のスイッチング素子２をオフする。その場合、図１５に示すように、リアクトル６はリアクトル電流ｉＬを継続して流すために、電流はリアクトル６から第１のノード１１、入力容量１０、直流電源７の負極に向かって流れ、入力容量１０を充電する。
【００５４】
この電流経路により、入力容量１０は充電動作となり、ゲートソース間電圧ＶｇｓＬはゼロから電源電圧Ｖｄｃに近づいていく。その後、ゲートソース間電圧ＶｇｓＬが電源電圧Ｖｄｃに達すると、第１のスイッチング素子１の寄生ダイオードが導通する。その場合でもリアクトル６はリアクトル電流ｉＬを継続して流すため、電流経路は図示していないが、リアクトル６から第１のノード１１、第１のスイッチング素子１の寄生ダイオード、第３のスイッチング素子３、第２のノード１２に向かって流れる。すなわち、リアクトル６は還流動作をしている。
【００５５】
（６）期間Ｔ６：リアクトル６への還流期間
この期間Ｔ６では、第１のスイッチング素子１をオンする。この場合もリアクトル６はリアクトル電流ｉＬを継続して流すため、図１６に示すように、電流はリアクトル６から第１のノード１１、第１のスイッチング素子１、第３のスイッチング素子３、第２のノード１２に向かって流れる。すなわち、リアクトル６は還流動作を継続しているので、リアクトル電流ｉＬの値は変化しない。
【００５６】
（７）期間Ｔ７：リアクトル６の励磁電流による直流電源７への電力回生期間
この期間Ｔ７では、第５のスイッチング素子５をオンし、第３のスイッチング素子３をオフにする。この場合もリアクトル６はリアクトル電流ｉＬを継続して流すため、図１７に示すように、電流はリアクトル６から第１のノード１１、第１のスイッチング素子１を介して、直流電源７の正極に流れ込み、さらに直流電源７の負極から第５のスイッチング素子５、および第４のスイッチング素子４の寄生ダイオードを介してリアクトル６に帰還する。
この電流経路により、リアクトル６の励磁電力は直流電源７に電力回生されるので、リアクトル電流ｉＬは正極から次第にゼロへ近づいていく。
【００５７】
（８）期間Ｔ８：リアクトル６の励磁電流による直流電源７への電力回生継続期間
この期間Ｔ８では、第４のスイッチング素子４をオンする。この場合もリアクトル６はリアクトル電流ｉＬを継続して流すため、図１８に示すように、電流はリアクトル６から第１のノード１１、第１のスイッチング素子１を介して直流電源７の正極に流れ込み、さらに、直流電源７の負極から第５のスイッチング素子５、および第４のスイッチング素子４を介してリアクトル６に帰還する。
この電流経路により、リアクトル６の励磁電力は直流電源７に電力回生されるので、リアクトル電流ｉＬは正極からゼロへ近づいていく。
【００５８】
（９）期間Ｔ９：半導体スイッチ９のオン固定継続期間
この期間Ｔ９では、第５のスイッチング素子５をオフにする。そうすると、図１９に示すように、直流電源７の正極から第１のスイッチング素子１、入力容量１０を介して、直流電源７の負極に帰還する電流経路を形成する。この電流経路により、ゲートソース間電圧ＶｇｓＬは電源電圧Ｖｄｃにクランプされ、半導体スイッチ９はオンを継続する。
【００５９】
以上のように、ゲート駆動回路１００を動作させることで、半導体スイッチ９のオフ固定継続期間Ｔ３に、ゲートソース間電圧ＶｇｓＬを負の電圧値のまま保持することが可能となる。その後、半導体スイッチ９のターンオン期間（期間Ｔ４〜期間Ｔ９）に、入力容量１０と第１のコンデンサ２１の蓄積電荷はリアクトル６に電力回生されるので、実施の形態１と比べてゲート駆動回路１００の損失の低減が可能となり、小型なゲート駆動回路１００を得ることができる。
【００６０】
ここで、実施の形態２で説明した半導体スイッチ９のターンオン期間を、実施の形態１の期間Ｔ３の途中になるように設定したと仮定すると、ゲートソース間電圧ＶｇｓＬが負の電圧値にあるので、入力容量１０の蓄積電荷Ｃｉｓｓを半導体スイッチ９のターンオン期間に電力回生することができる。
【００６１】
しかしながら、実施の形態１では、半導体スイッチ９のオフ固定継続期間Ｔ３にゲートソース間電圧ＶｇｓＬを負の電圧値に保持することができない。つまり、オフ固定継続期間Ｔ３の終りにはゲートソース間電圧ＶｇｓＬは最終的にゼロになる。これに対して、この実施の形態２では、オフ固定継続期間Ｔ３に、ゲートソース間電圧ＶｇｓＬを負の電圧値に確実に保持することができる。その結果、負電圧印加期間が実施の形態１より増えるので、半導体スイッチ９に直列接続される図示しない高電圧側アームの半導体スイッチのターンオンタイミング設定を容易化できるメリットがある。
【００６２】
ここで、前記の期間Ｔ４で説明した予め定めた期間ｔｃを、第１のコンデンサ２１の印加電圧がゼロになるように設定したと仮定する。この印加電圧がゼロに達するまで、リアクトル６に電流を流すことができるので、第１のコンデンサ２１に並列接続されている入力容量１０の蓄積電荷Ｃｉｓｓを、効率良くリアクトル６へ電力回生することが可能になる。
【００６３】
半導体スイッチ９のオフ固定時は、半導体スイッチ９のゲート端子から見て、入力容量１０と第１のコンデンサ２１は並列に接続される。すなわち、半導体スイッチ９の入力容量を増加することができる。そのため、実施の形態１で説明したように、半導体スイッチ９の誤動作の抑制が可能となることは言うまでもない。
【００６４】
また、第４のスイッチング素子４の駆動信号Ｑ４と第５のスイッチング素子５の駆動信号Ｑ５とは、図９、図１０に示したように互いに異なる信号に設定している。このようにすれば、第４、第５の各スイッチング素子４、５がオンするタイミングを互いにずらすことができるので、過電流故障を低減する機能を有する。
【００６５】
図２０は図８に示したゲート駆動回路の変形例を示すもので、図８と対応もしくは相当する構成部分には同一の符号を付す。
【００６６】
図２０に示す構成のゲート駆動回路１００において、図８の構成と異なる点は、半導体スイッチ９のゲート端子およびソース端子の間に第２のコンデンサ２２が並列接続されている。また、半導体スイッチ９のゲート端子に第１のツェナーダイオード３１のカソード端子が接続され、半導体スイッチ９のソース端子に第２のツェナーダイオード３２のカソード端子が接続されている。さらに、第１のツェナーダイオード３１のアノード端子と第２のツェナーダイオード３２のアノード端子とが互いに接続されている。また、第１のスイッチング素子１と第１のノード１１との間に第１の抵抗（Ｒｏｎ）４１が接続され、第２のスイッチング素子２と第１のノード１１との間に第２の抵抗（Ｒｏｆｆ）４２が接続されている。
【００６７】
なお、図２０において、第２のコンデンサ２２、第１、第２のツェナーダイオード３１、３２、および第１、第２の抵抗４１、４２をそれぞれ設けたことによる作用効果は、実施の形態１と同様であるので、ここでは詳しい説明を省略する。また、図２０に示したゲート駆動回路１００におけるその他の構成および作用効果は、図８に示した構成の場合と同様であるから、ここでは詳しい説明は省略する。
【００６８】
実施の形態３．
図２１は、この発明の実施の形態３におけるゲート駆動回路の構成を示す回路図であり、図１に示した構成と対応もしくは相当する構成部分には同一の符号を付す。
【００６９】
図２１に示す構成のゲート駆動回路１００は、実施の形態１で説明した図１の回路構成に対して、半導体スイッチ９に直列接続された対となる半導体スイッチ６０と、その接続点に結線される誘導性負荷７０とが追加して設けられている。
【００７０】
この実施の形態３では、低電圧側アームとなる半導体スイッチを第１の半導体スイッチ９と、これと対になる高電圧側アームとなる半導体スイッチを第２の半導体スイッチ６０とした場合に、第２の半導体スイッチ６０がターンオンしたときに、第１の半導体スイッチ９をセルフターンオンさせることで、第２の半導体スイッチ６０のスイッチング損失を増加させることなく、リカバリサージ電圧を低減するものである。以下、その内容について具体的に説明する。
【００７１】
ここでは、第２の半導体スイッチ６０のドレイン端子−ソース端子間に印加される電圧（以下、第２のドレインソース間電圧と称す）をＶｄｓＨ、第１の半導体スイッチ９のドレイン端子−ソース端子間に印加される電圧（以下、第１のドレインソース間電圧と称す）をＶｄｓＬとする。
【００７２】
図２２は、駆動制御対象となる第１、第２の半導体スイッチ９、６０のオン・オフ動作に伴うゲート駆動回路１００の第１〜第４の各スイッチング素子１〜４の動作を示すタイミングチャートである。なお、ここでは、駆動制御対象となる第１の半導体スイッチ９がターンオフするのを期間Ｔ１から期間Ｔ３までの期間内とし、第１の半導体スイッチ９がターンオンするのを期間Ｔ４から期間Ｔ６までの期間内とする。以下、上記の各期間Ｔ１〜Ｔ６の６期間を次のように定義する。
【００７３】
（１）期間Ｔ１：リアクトル６の励磁期間
（２）期間Ｔ２：第１の半導体スイッチ９のセルフターンオンの発生期間
（３）期間Ｔ３：第１の半導体スイッチ９のオフ固定継続期間
（４）期間Ｔ４：リアクトル６の励磁期間
（５）期間Ｔ５：第１の半導体スイッチ９のゲートへの正電圧印加期間
（６）期間Ｔ６：第１の半導体スイッチ９のオン固定継続期間
【００７４】
図２３は、図２２に基づく第１〜第４のスイッチング素子１〜４の動作に伴う各部の電流、電圧の変化を示す動作波形図である。また、図２４〜図２６は上記の動作期間Ｔ１〜Ｔ３での電流経路を示す。以下、図２３〜図２６を用いて動作原理を説明する。
【００７５】
（１）期間Ｔ１：リアクトル６の励磁期間
この期間Ｔ１では、第１の半導体スイッチ９がオン固定している状態から、第１のスイッチング素子１をオフし、第４のスイッチング素子４を予め定めた時間だけオンする。この予め定めた時間は、第２の半導体スイッチ６０がターンオンによって第１の半導体スイッチ９がセルフターンオンさせるように設定する。
【００７６】
そうすると、図２４に示すように、電流は入力容量１０から第１のノード１１に流れ込み、リアクトル６、第２のノード１２を介して第４のスイッチング素子４に流れ込み、入力容量１０に帰還する電流経路を形成する。この電流経路により、リアクトル６と入力容量１０の間で共振動作となり、ゲートソース間電圧ＶｇｓＬは電源電圧Ｖｄｃから減少し、入力容量１０に流れる電流ｉｇはゼロから負極に増加する。
【００７７】
（２）期間Ｔ２：第１の半導体スイッチ９のセルフターンオン期間
この期間Ｔ２では、第４のスイッチング素子４をオフし、予め定めた時間だけ第２のスイッチング素子２をオフする。この予め定めた時間は、ゲートソース間電圧ＶｇｓＬがゼロ以下と設定する。そうすると、図２５に示すように、リアクトル６によってリアクトル電流ｉＬは継続して流れるため、第３のスイッチング素子３の寄生ダイオードが導通する。その結果、電流は直流電源７に流れ込み、入力容量１０に帰還する。ゲートソース間電圧ＶｇｓＬは、電流が直流電源７の負極から入力容量１０へ流れ込むことで、負極に増加する。しかし、前記の期間Ｔ１で、半導体スイッチ９がこの期間にセルフターンオンするように設定しているので、ゲートソース間電圧ＶｇｓＬの値は、実施の形態１および実施の形態２で説明したゲートソース間電圧ＶｇｓＬの値と比べてゼロに近い。
【００７８】
第１の半導体スイッチ９がオンからオフへ切り替わり、対となる第２の半導体スイッチ６０がオフからオンに切り替わった後に、第１の半導体スイッチ９はセルフターンオンする。これは、ドレインソース間電圧ＶｄｓＬが上昇することで、ゲートソース間電圧ＶｇｓＬが持ち上がったことに起因する。このセルフターンオンによって、第１の半導体スイッチ９のドレイン端子からソース端子へ電流ｉｄＬが流れることで、図２３のドレインソース間電圧ＶｄｓＬに関して斜線部で示したように、半導体スイッチ９のリカバリサージ電圧Ｖｒｓが低減する。
【００７９】
（３）期間Ｔ３：第１の半導体スイッチ９のオフ固定継続期間
この期間Ｔ３では、第２のスイッチング素子２をオンする。その場合、ゲートソース間電圧ＶｇｓＬが正電圧であるため、ダイオード８が導通する。そうすると、図２６に示すように、電流は入力容量１０から第１のノード１１に流れ込み、第２のスイッチング素子２とダイオード８を介して、入力容量１０に帰還する。その際、第２のスイッチング素子２がオンしているので、ダイオード８により第１の半導体スイッチ９のゲートソース間電圧ＶｇｓＬはゼロにクランプされてオフを継続する。
【００８０】
（４）期間Ｔ４：リアクトル６の励磁期間
この期間Ｔ４では、第３のスイッチング素子３をオンする。その結果、電流は直流電源７の正極から第３のスイッチング素子３を介して第２のノード１２に流れ込む。続いて、第２のノード１２からリアクトル６を介して第１のノード１１に流れ込む。その後、第１のノード１１から第２のスイッチング素子２を介してダイオード８のカソードに流れ、直流電源７の負極に帰還する。この電流経路によりリアクトル６は励磁される。
【００８１】
（５）期間Ｔ５：第１の半導体スイッチ９のゲートへの正電圧印加期間
この期間Ｔ５では、第２のスイッチング素子２をオフする。この場合、リアクトル６によって電流は継続して流れるので、入力容量１０が充電される。その結果、ゲートソース間電圧ＶｇｓＬは正極に増加する。
【００８２】
（６）期間Ｔ６：第１の半導体スイッチ９のオン固定継続期間
この期間Ｔ６では、第１のスイッチング素子１をオンする。そうすると、電流は直流電源７の正極から第１のスイッチング素子１、および入力容量１０を介して直流電源７の負極に帰還する経路を形成する。この電流経路により、ゲートソース間電圧ＶｇｓＬは電源電圧Ｖｄｃにクランプされ、半導体スイッチ９はオンを継続する。
【００８３】
リカバリサージ電圧Ｖｒｓを低減する手段としては、対となる第２の半導体スイッチ６０のターンオン時間を遅くすることが一般的であるが、第２の半導体スイッチ６０のスイッチング損失が増加する。これに対して、この実施の形態３では、上記の動作原理で説明したとおり、第２の半導体スイッチ６０のターンオン時に、第１の半導体スイッチ９をセルフターンオンさせることで、第２の半導体スイッチ６０のスイッチング損失を増加させることなく、リカバリサージ電圧Ｖｒｓの低減が可能になる。したがって、第１の半導体スイッチ９の過電圧による故障発生を抑制しつつ、対となる第２の半導体スイッチ６０の損失を同時に低減する効果が得られる。
【００８４】
なお、ここでは、ゲート駆動回路１００の回路構成として、実施の形態１（図１）と同じ構成のものを用いた例について示したが、実施の形態２で説明した図８を用いてもよいことは言うまでもない。
【００８５】
図２７は、図２１に示した構成の変形例を示すゲート駆動回路１００であり、図２１と対応もしくは相当する構成部分には同一の符号を付す。
【００８６】
図２７に示す構成のゲート駆動回路１００において、図２１の構成と異なる点は、第１の半導体スイッチ９のゲート端子およびソース端子の間に第２のコンデンサ２２が並列接続されている。また、第１の半導体スイッチ９のゲート端子に第１のツェナーダイオード３１のカソード端子が接続されている。また、第１の半導体スイッチ９のソース端子に第２のツェナーダイオード３２のカソード端子が接続されている。さらに、第１のツェナーダイオード３１のアノード端子と第２のツェナーダイオード３２のアノード端子とが互いに接続されている。また、第１のスイッチング素子１と第１のノード１１との間に第１の抵抗（Ｒｏｎ）４１が接続され、また第２のスイッチング素子２と第１のノード１１との間に第２の抵抗（Ｒｏｆｆ）４２が接続されている。
【００８７】
なお、図２７の構成において、第２のコンデンサ２２、第１、第２のツェナーダイオード３１、３２、および第１、第２の抵抗４１、４２をそれぞれ設けたことによる作用効果は、実施の形態１と同様であるので、ここでは詳しい説明を省略する。また、図２７に示したゲート駆動回路１００におけるその他の構成および作用効果は、図２１に示した構成の場合と同様であるから、ここでは詳しい説明は省略する。
【００８８】
実施の形態４．
実施の形態４では、実施の形態１の期間Ｔ１に、第１のスイッチング素子１をオンする期間を追加することで、半導体スイッチ９のターンオフ損失を実施の形態１より低減させるものである。以下、その内容について具体的に説明する。
【００８９】
この実施の形態４のゲート駆動回路１００は、実施の形態１（図１）の回路構成と同様であるから、詳しい説明は省略する。
【００９０】
図２８は、駆動制御対象となる半導体スイッチ９のターンオフ動作に伴うゲート駆動回路１００の第１〜第４のスイッチング素子１〜４の動作を示すタイミングチャートである。ここでは駆動制御対象となる半導体スイッチ９がターンオフするのを期間Ｔ１から期間Ｔ４までの期間で説明する。半導体スイッチ９がターンオンする期間内の動作は実施の形態１と同様であるから、詳しい説明は省略する。以下、上記の期間Ｔ１から期間Ｔ４までの４期間を次のように定義する。
【００９１】
（１）期間Ｔ１：リアクトル６の初期励磁期間
（２）期間Ｔ２：リアクトル６の励磁期間
（３）期間Ｔ３：入力容量１０の蓄積電荷Ｃｉｓｓの電力回生期間および半導体スイッチ９のゲートへの負電圧印加期間
（４）期間Ｔ４：半導体スイッチ９のオフ固定継続期間
【００９２】
図２９の実線は、図２８に基づく第１〜第４のスイッチング素子１〜４の動作に伴う各部の電流、電圧の変化を示す動作波形図である。一方、図２９の破線は、実施の形態１（図２）のタイミングチャートに基づく各部の電流、電圧波形図である。さらに、実施の形態１と異なる動作期間Ｔ１の電流経路を図３０に示す。期間Ｔ２から期間Ｔ４の電流経路は実施の形態１（図４〜図６）を同様であるから、ここでは詳しい説明は省略する。以下、図２９〜図３０を用いて動作原理を説明する。
【００９３】
（１）期間Ｔ１：リアクトル６の初期励磁期間
この期間Ｔ１では、実施の形態１（図２）と異なり、第１のスイッチング素子１がオンしている状態を継続する。第１のスイッチング素子１がオンを継続する時間は、第４のスイッチング素子４を予め定めた時間ｔａより短く設定する。このとき、図３０に示すように、電流は直流電源７から、第１のノード１１に流れ込み、リアクトル６、第２のノード１２を介して第４のスイッチング素子４に流れ込み、直流電源７に帰還する。
【００９４】
この電流経路によってリアクトル電流ｉＬはゼロから負極に増加する。この時、リアクトル６は直流電源７の電源電圧Ｖｄｃによって、初期励磁される。
【００９５】
（２）期間Ｔ２：リアクトル６の励磁期間
この期間Ｔ２では、第１のスイッチング素子１をオフし、第４のスイッチング素子４は予め定めた時間ｔａだけオンを継続する。そうすると、リアクトル６によってリアクトル電流ｉＬが継続して流れるため、電流は図４に示すように流れる。この時、リアクトル６は初期励磁されているので、図２９に示すとおり実施の形態１のリアクトル電流ｉＬ（破線）より大きい電流値になる。
【００９６】
（３）期間Ｔ３：入力容量１０の蓄積電荷Ｃｉｓｓの電力回生期間および半導体スイッチ９のゲートへの負電圧印加期間
この期間Ｔ３では、第４のスイッチング素子４をオフし、予め定めた時間ｔｂだけ第２のスイッチング素子２をオフする。そうすると、電流は図５に示すように流れる。この時、リアクトル６は初期励磁されているので、図２９に示すとおり実施の形態１のリアクトル電流ｉＬ（破線）より大きい電流値になる。
【００９７】
（４）期間Ｔ４：半導体スイッチ９のオフ固定継続期間
この期間Ｔ４では、第２のスイッチング素子２をオンする。このとき、電流は図６に示すように流れる。その結果、ゲートソース間電圧ＶｇｓＬは図２９に示すとおり正極に向けて増加されるが、第２のスイッチング素子２がオンしているので、ダイオード８により半導体スイッチ９のゲートソース間電圧ＶｇｓＬはゼロにクランプされて半導体スイッチ９はオフを継続する。
【００９８】
ドレイン電流ｉｄＬ、ドレインソース間電圧ＶｄｓＬの時間積で決まるターンオフ損失を低減するには、半導体スイッチ９の入力容量を放電させる電流、すなわちリアクトル電流ｉＬの電流値を大きくする必要がある。この実施の形態４では、上記の動作原理で説明したとおり、第１のスイッチング素子１と第４のスイッチング素子４を同時オンする期間を設けることで、リアクトル電流ｉＬの電流値を実施の形態１より大きくすることができる。したがって、実施の形態１と比べてターンオフ損失の低減が可能になり、半導体スイッチ９の冷却器を小型化することができる。
【００９９】
なお、ここでは、ゲート駆動回路１００の回路構成として、実施の形態１で説明した図１と同じ構成のものを用いた例について示したが、実施の形態２で説明した図８を用いてもよいことは言うまでもない。
【０１００】
上記の実施の形態１〜４においては、低電圧側アームを構成する第１の半導体スイッチ９に上記実施の形態１〜４のゲート駆動回路を適用した例を説明したが、高電圧側アームを構成する第２の半導体スイッチ６０に対して、上記実施の形態１〜４のゲート駆動回路を適用しても同様の効果が得られることは言うまでもない。
【０１０１】
また、この発明は、上記の実施の形態１〜４の構成のみに限定されるものではなく、この発明の趣旨を逸脱しない範囲内において、各実施の形態１〜４の構成の一部を変更したり、その構成を省略することができ、また、各実施の形態１〜４の構成を適宜組み合わせることが可能である。
【符号の説明】
【０１０２】
１  第１のスイッチング素子、２  第２のスイッチング素子、３  第３のスイッチング素子、４  第４のスイッチング素子、５  第５のスイッチング素子、６  リアクトル、７  直流電源、８  ダイオード、９  半導体スイッチ（第１の半導体スイッチ）、１１  第１のノード、１２  第２のノード、２１  第１のコンデンサ、２２  第２のコンデンサ、３１  第１のツェナーダイオード、３２  第２のツェナーダイオード、４１  第１の抵抗、４２  第２の抵抗、５０  スイッチング制御回路、６０  第２の半導体スイッチ、７０  誘導性負荷、１００  ゲート駆動回路。
【要約】
直流電源（７）に対して、第１及び第２のスイッチング素子（１）（２）からなる直列回路と第３及び第４のスイッチング素子（３）（４）からなる直列回路とを並列接続し、第１及び第２のスイッチング素子（１）（２）の接続点である第１のノード（１１）と、第３及び第４のスイッチング素子（３）（４）の接続点である第２のノード（１２）との間にリアクトル（６）を接続し、第１のノード（１１）を半導体スイッチ（９）のゲート端子に接続し、第２のスイッチング素子（２）と直流電源（７）の負極端子の間にダイオード（８）を接続し、かつ第１〜第４のスイッチング素子（１）〜（４）をそれぞれオン・オフ動作を制御するスイッチング制御回路（５０）を備える。【図１】
0006370524.tif 000005
【図２】
0006370524.tif 000006
【図３】
0006370524.tif 000007
【図４】
0006370524.tif 000008
【図５】
0006370524.tif 000009
【図６】
0006370524.tif 000010
【図７】
0006370524.tif 000011
【図８】
0006370524.tif 000012
【図９】
0006370524.tif 000013
【図１０】
0006370524.tif 000014
【図１１】
0006370524.tif 000015
【図１２】
0006370524.tif 000016
【図１３】
0006370524.tif 000017
【図１４】
0006370524.tif 000018
【図１５】
0006370524.tif 000019
【図１６】
0006370524.tif 000020
【図１７】
0006370524.tif 000021
【図１８】
0006370524.tif 000022
【図１９】
0006370524.tif 000023
【図２０】
0006370524.tif 000024
【図２１】
0006370524.tif 000025
【図２２】
0006370524.tif 000026
【図２３】
0006370524.tif 000027
【図２４】
0006370524.tif 000028
【図２５】
0006370524.tif 000029
【図２６】
0006370524.tif 000030
【図２７】
0006370524.tif 000031
【図２８】
0006370524.tif 000032
【図２９】
0006370524.tif 000033
【図３０】
0006370524.tif 000034