(57)【特許請求の範囲】
【請求項１】
マルチレベルマスク回路製造の方法であって、
マルチレベルマスクを使用して多層回路の第１導体層をパターニングすることを含み、前記第１導体層のパターニングは、隣り合った平行なトレースを互いに電気的に接続するために周期的に前記トレース間に架橋された間隙によって分離された複数の平行な前記トレースを有する架橋され間隙を有する導体を含む前記第１導体層と前記マルチレベルマスクの下にある第２導体層との間に、前記第１導体層と前記第２導体層のパターニングされた部分の間の間隔、及び、前記マルチレベルマスクの下にある前記第２導体層と前記第１導体層との間の絶縁層によってもたらされる電気的絶縁を提供するためのものである、マルチレベルマスク回路製造の方法。
【請求項２】
前記第２導体層は前記マルチレベルマスクの下にあり、第１導体層をパターニングすることは、
前記マルチレベルマスクを前記第２導体層上に適用することと、
前記第２導体層、前記絶縁層、及び前記第１導体層の、前記マルチレベルマスクによって露出された部分を除去するために、前記マルチレベルマスクを通してエッチングすることと、
前記マルチレベルマスクの第１レベルに対応する部分の下にある前記第２導体層の第１の部分を露出させるために、前記マルチレベルマスクを侵食させることとを含み、前記マルチレベルマスクの第２レベルは、侵食の後に、前記第２導体層の第２の部分を覆っており、前記第１導体層をパターニングすることは、
前記マルチレベルマスクの前記第１レベルに対応する部分を侵食させることによって露出された前記第２導体層の前記第１の部分を除去するために、エッチングすることを含む、請求項１に記載のマルチレベルマスク回路製造の方法。
【請求項３】
前記第１導体層を形成するために、基板上に導電性材料を堆積させることと、
前記架橋され間隙を有する導体を形成するために、前記第１導体層をパターニングすることと、
前記第１導体層の前記架橋され間隙を有する導体上に、前記絶縁層を堆積させることと、
堆積された前記絶縁層上に前記第２導体層を堆積させることとを更に含み、
導電性材料を堆積させること、前記第１導体層をパターニングすること、前記絶縁層を堆積させること、及び前記第２導体層を堆積させることは、前記第２導体層上に前記マルチレベルマスクを適用することの前に実行される、請求項２に記載のマルチレベルマスク回路製造の方法。
【請求項４】
前記第１導体層は光学的に透明な導体材料を含み、前記第２導体層は光学的に透明な導体材料を含む、その一方又は両方である、請求項１から３のいずれか一項に記載のマルチレベルマスク回路製造の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
［０００１］関連出願の参照  なし
［０００２］連邦政府による資金提供を受けた研究開発の記載  なし
［０００３］多層集積化回路は、多種多様な電子デバイスの製造及び経済的実行可能性において、ますます重要になっている。例えば、アクティブマトリクスバックプレーン及び投影型容量性タッチセンサなどであるがそれらだけに限定されない多層回路は、回路の一部分（例えば第１容量性電極）と、多層回路の別の部分（例えば第２容量性電極）とを接続するために、クロスオーバ又はクロスオーバブリッジを用いる一方で、多層回路のそれ以外の部分に関しては電気的絶縁を提供する。クロスオーバは、絶縁体により、下にある多層回路の一部分から分離されている、分離層によって提供されることがよくある。様々な例において、絶縁体は空気、又は絶縁性の（例えば誘電性の）材料でありうる。
【０００２】
［０００４］本書記載の原理による例の様々な特徴は、添付の図面と関連して解釈される以下の詳細な説明を参照して、より容易に理解されうる。それらの図面では、類似の参照番号は類似の構成要素を示している。
【図面の簡単な説明】
【０００３】
【図１】［０００５］本書記載の原理に則った一例による、マルチレベルマスク回路製造の方法のフロー図を示す。
【図２Ａ】［０００６］本書記載の原理に則った一例による、マルチレベルマスク回路製造の段階の、多層回路の断面図を示す。
【図２Ｂ】［０００７］本書記載の原理に則った一例による、第１導体層をエッチングした後の、図２Ａに図示した多層回路の断面図を示す。
【図２Ｃ】［０００８］本書記載の原理に則った一例による、第２導体層を堆積させた後の、図２Ｂに図示した多層回路の断面図を示す。
【図２Ｄ】［０００９］本書記載の原理に則った一例による、他のマスク材料で第２導体層を覆った後の、図２Ｃに図示した多層回路の断面図を示す。
【図２Ｅ】［００１０］本書記載の原理に則った一例による、他のマスク材料の侵食後の、図２Ｄに図示した多層回路の断面図を示す。
【図２Ｆ】［００１１］本書記載の原理に則った一例による、第２導体層の露出された部分のエッチングの後の、図２Ｅに図示した多層回路の断面図を示す。
【図２Ｇ】［００１２］本書記載の原理に則った一例による、マスク材料の除去後の、図２Ｆに図示した多層回路の断面図を示す。
【図３】［００１３］本書記載の原理に則った別の例による、マルチレベルマスク回路製造の方法のフロー図を示す。
【図４Ａ】［００１４］本書記載の原理に則った一例による、マルチレベルマスク回路製造の方法に従った、製造段階の多層回路の断面図を示す。
【図４Ｂ】［００１５］本書記載の原理に則った一例による、エッチング後の、図４Ａに図示した多層回路の断面図を示す。
【図４Ｃ】［００１６］本書記載の原理に則った一例による、マルチレベルマスクの侵食後の、図４Ｂに図示した多層回路の断面図を示す。
【図４Ｄ】［００１７］本書記載の原理に則った一例による、エッチングの後の、図４Ｃに図示した多層回路の断面図を示す。
【図５】［００１８］本書記載の原理に則った一例による、架橋され間隙を有する導体の平面図を示す。
【図６Ａ】［００１９］本書記載の原理に則った一例による、投影型容量性タッチセンサの平面図を示す。
【図６Ｂ】［００２０］本書記載の原理に則った一例による、図６Ａに図示した投影型容量性タッチセンサの一部分の斜視図を示す。
【図７Ａ】［００２１］本書記載の原理に則った一例による、投影型容量性タッチセンサの一部分の拡大斜視図を示す。
【図７Ｂ】［００２２］本書記載の原理に則った一例による、図７Ａに図示した投影型容量性タッチセンサの一部分の平面図を示す。
【図８】［００２３］本書記載の原理に則った一例による、回路製造システムを示す。
【発明を実施するための形態】
【０００４】
［００２４］ある特定の例は、上記で言及した図に示す特徴に追加されるか、かかる特徴を代替するかのうちの一方である、他の特徴を有する。これらの特徴及び他の特徴を、上記で言及した図を参照して、以下で詳細に述べる。
【０００５】
［００２５］本書記載の原理による例は、マルチレベルマスキングを使用する回路製造を提供する。具体的には、本書記載の原理による例は、多層回路を作製するための、マルチレベルマスク回路製造を提供する。本書記載のマルチレベルマスク回路製造の例は、アクティブマトリクスバックプレーン、タッチスクリーンセンサ（例えば容量性タッチセンサ）などであるがそれらだけに限定されない、多層の構造体又は回路を製造するために使用されうる。様々な例において、マルチレベルマスク回路製造は、回路の部分間に、クロスオーバブリッジを提供してよく、クロスオーバブリッジは、回路のクロスオーバブリッジの下を通る部分から、電気的に絶縁される。
【０００６】
［００２６］いくつかの例においては、マルチレベルマスク回路製造は、タッチスクリーンディスプレイで使用するための投影型容量性タッチセンサと、様々な生体測定用途に使用される投影型容量性タッチベース指紋センサとの一方又は両方の、製造を提供しうる。具体的には、本書記載のマルチレベルマスク回路製造は、タッチスクリーンディスプレイで使用される投影型容量性タッチセンサが指紋センサとしても使用されうるに足るほど小型であるという特徴を有する、回路を作製しうる。例えば、製造された回路（例えば投影型容量性タッチセンサ）は、他の回路製造方法を用いて可能になるものよりも小さい、いくつかの例においてはずっと小さい、寸法を有しうる。例えば、本書記載の原理によるマルチレベルマスク回路製造を使用して、約５ミクロンを下回る特徴サイズ、及び、プラス又はマイナス約３ミクロンよりも良好な位置合わせ公差を有する回路が、実現しうる。小寸法及び厳密な位置合わせ公差を実現することは、従来型の製造方法では、困難でありうる。例えば多くの場合、投影型容量性タッチセンサの従来型の製造方法においてしばしば使用される、基板の両側でのパターンの位置合わせ及びエッチングは困難である。同様に、層と層との位置合わせは、従来型の多層製造方法では困難である可能性がある。
【０００７】
［００２７］更に、様々な例によれば、マルチレベルマスク回路製造は、多層回路を画定し製造するために、相互的なエッチング選択性に依拠しない。具体的には、２つ以上の導体層を有する多層回路は、本書記載の原理により製造されうる。従来型のマルチレベルマスクを用いうる回路製造とは異なり、第１と第２の導体層が相互的なエッチング選択性を顕示することを必要とせずに、上にある第２導体層のパターンと実質的に無関係である第１導体層のパターンが実現しうる。例えば、第１導体層と第２導体層の各々は、同一の材料を含みうる。
【０００８】
［００２８］本書では、エッチング及びエッチはそれぞれ、マスクを使用する選択的な材料除去のプロセス及び結果と定義される。具体的には、マスクは、本書で定義し使用する場合、材料の、エッチングによって選択的に除去される部分を画定するために、明示的に用いられる。例えば、エッチングは、上にあるマスクの開口部であって、それを通って材料にエッチングが作用する開口部によって露出された、材料の一部分を除去するために、エッチング剤（例えば湿式エッチング剤又は乾燥エッチング剤）を用いうる。それに対して、「侵食（ｅｒｏｄｉｎｇ）」は、本書で使用する場合の定義では、実質的に非選択的な材料の除去である。具体的には、「侵食」という用語が、本書では、材料の表面全体からの実質的に非選択的な材料の除去と関連して用いられる一方で、「エッチング」又は「エッチ」という用語は、マスクの開口部によって画定される表面の特定の区域又は部分に範囲が限定されている、材料除去を特に表す。例えば、導体層の一部分の除去を限定するためにマスクが使用される時、除去は、「導体層をエッチングする」と表される。第１導体層をエッチングするためのマスクの使用で暗示されているのは、第１導体層の一部分を露出させる、マスクの開口部である。
【０００９】
［００２９］その一方で、（例えば基板上の）一又は複数の層の材料を侵食させることは、マスクの開口部、又はより一般的に材料の露出された部分が、侵食されることに限定されない。その代わりに、侵食は、通常材料の全体（又は少なくとも材料の表面全体）に適合する、材料除去である。しかし、本書で定義する場合、侵食は、侵食が適用される材料の表面全体の材料に影響を与えるか、又は、かかる表面から材料を除去するが、侵食は、材料の全てを（例えば垂直寸法において）除去しないかもしれず、更に、基板上の他の材料には適合しないかもしれない。
【００１０】
［００３０］具体的には、材料層は、材料の表面近辺の、材料の既定の部分のみを除去するために選択的に侵食されてよく、既定の部分は、材料の中へと垂直に延在する、制御された深さによって特徴付けられる。ゆえに、侵食は、材料の表面から既定の厚さの材料を除去するために使用されうる。更に、材料が侵食によって除去される際に、他の露出された（例えば侵食によって露出された）材料は、侵食によって除去されないかもしれない。例えば、マスク材料を侵食させることにより、下にある導体層の一部分が露出されうる。しかし、侵食中に、下にある導体層の露出された部分は、侵食によって実質的に影響を受けない（すなわち除去されない）ことがある。
【００１１】
［００３１］本書では、「マルチレベルマスク」は、マスクの種々の区域において２つ以上のマスクの「レベル」又は厚さを有する、エッチングで使用されるリソグラフィマスクと定義される。具体的には、マルチレベルマスクの第１区域では、マスクは第１の厚さを有しうる一方で、第２区域では、マルチレベルマスクは第２の厚さを有し、第２の厚さは第１の厚さとは異なる（例えば第１の厚さよりも厚い）。本書で定義する場合、第１の厚さは第１レベルと称されてよく、第２の厚さは第２レベルと称されうる。例えば、自己整合型インプリントリソグラフィ（ＳＡＩＬ）は概して、本書で定義し使用するようなマルチレベルマスクを用いる。
【００１２】
［００３２］様々な例によれば、マルチレベルマスクは２つ以上のレベルを有しうる。いくつかの例においては、マスクは、下にある材料又は基板、或いは下にある層の一部分を露出させる開口部であって、マスクがその上に置かれるか又は適用される開口部も有しうる。開口部は、開口部に関連付けられた約ゼロの厚さのマスク厚を表して、例えばゼロレベルと称されうる。マルチレベルマスクが適用された直後のようないくつかの例においては、開口部は、残留マスク材料を含みうる。残留マスク材料は、様々な例によれば、エッチングにおけるマルチレベルマスクの使用の前に、（例えばプラズマエッチングによって）除去されうる。下記のいくつかの例においては、マルチレベルマスクを薄化して、例えばマルチレベルマスク内の複数のレベルの利点を生かすために、侵食が使用されうる。マルチレベルマスクの例を下記に示す。
【００１３】
［００３３］本書では、「アンダーカット（ｕｎｄｅｒｃｕｔｔｉｎｇ）」は、他の材料層を除去することなく、他の材料層の下にある材料層の一部分を除去することと定義される。例えば、本書の定義によると、上にあるマスク層を除去せずに導体層内の材料を除去することがアンダーカットである。多くの場合、アンダーカットは、上にある材料層の周縁部又はエッジにおいて実行される。アンダーカットは、例えば下層の選択的なオーバーエッチングによって提供されうる。オーバーエッチングは、層の一部分（例えばマスクによって露出された部分）をただ完全に除去するだけのために使用される時間よりも長くなるよう選択された、ある時間にわたって実行されるエッチングでありうる。様々な例によれば、オーバーエッチングの時間の長さがアンダーカットの深さ及び幅を決定しうる。
【００１４】
［００３４］本書では、「間隙を有する導体」及び「間隙を有する導体層」は、導体又は導体層内の介在間隙によって、実質的に平行な複数のストリップ又はトレースに分割されている、導体又は導体層と定義される。いくつかの例においては、実質的に平行なトレースは区分平行であってよく、一方他の例においては、実質的に平行なトレースはトレースの全長に沿って平行である。しかし、いずれの例においても、本書の定義によると、トレースは、間隙を有する導体又は間隙を有する導体層内の間隙を渡って延在することはない。
【００１５】
［００３５］「架橋され」間隙を有する導体及び「架橋され」間隙を有する導体層は、本書ではそれぞれ、内部でブリッジ（例えば導電経路）が一トレースから隣り合った別のトレースへと間隙を渡って延在する、間隙を有する導体及び間隙を有する導体層と定義される。一般的に、本書の定義によると、ブリッジは、トレースに沿った離散点において隣り合ったトレースを接続する。いくつかの例においては、ブリッジは、ブリッジ間に既定の周期性又は間隔を有して、トレースに沿って周期的に配置される。他の例においては、ブリッジは、トレースに沿ってランダムに配置される（すなわち、ブリッジ間の間隔が実質的にランダムである）。本書の記述を単純化するために、架橋され間隙を有する導体並びに架橋され間隙を有する導体層におけるブリッジ及び間隙の架橋は、概して、適当な理解のために区別が必要である場合を除き、一般性を失うことなく、「周期的ブリッジ」及び「周期的架橋」と称することとする。
【００１６】
［００３６］更に、本書で使用する場合、冠詞の「ａ」は、
当該特許技術におけるその通常の意味、すなわち、「一又は複数の」という意味を有することが意図されている。例えば、本書では、「１つの層（ａ  ｌａｙｅｒ）」は、一又は複数の層を意味し、同様に、「層、前記層（ｔｈｅ  ｌａｙｅｒ）」は、「一又は複数の層、前記層」を意味する。また本書における、「上部」「底部」「上側」「下側」「上へ」「下へ」「前方」「後方」「左」又は「右」の語に対するいずれの言及も、本書における限定を意図していない。本書では、数値に適用される場合の「約（ａｂｏｕｔ）」という用語は概して、数値を生成するために使用される機器の公差範囲内であることを意味するか、又は、いくつかの例においては、明示的に特定される場合を除き、プラス又はマイナス１０％、或いはプラス又はマイナス５％、或いはプラス又はマイナス１％を意味する。更に、本書では「実質的に」という用語は、本書で使用する場合、大部分、又はほぼ全て、又は全て、或いは、例えば約５１％から約１００％までの範囲を備えた量を意味する。更に、本書の例は、単なる例示であることが意図されており、限定のためではなく、説明目的で提示されている。
【００１７】
［００３７］本書記載の原理の様々な例によれば、マルチレベルマスク回路製造の方法が提供される。マルチレベルマスク回路製造の方法は、多層回路を作製するために使用されうる。具体的には、作製された多層回路は、電気的に前縁されたクロスオーバを有しうる。様々な例において、対をなす電極の間に電気的に絶縁されたクロスオーバを有する投影型容量性タッチセンサを含むがそれだけに限定されない、本書記載のマルチレベルマスク回路製造の方法を使用して、多種多様な多層回路が作製されうる。
【００１８】
［００３８］いくつかの例においては、透明な導体材料並びに実質的に透明な基板が、マルチレベルマスク回路製造の方法に関連して使用され、実質的に透明な多層回路（例えば透明な投影型容量性タッチセンサ）の製造を促進しうる。投影型容量性タッチセンサのような透明な多層回路は、例えばタッチスクリーンベースのユーザインターフェース用途向けのフラットパネルディスプレイに関連して用いられうる。透明並びに実質的に不透明な投影型容量性タッチセンサの両方が、指紋センサ及び他の類似の生体測定用途を含むがそれらだけに限定されない、多種多様な他の用途に使用されうる。
【００１９】
［００３９］様々な例によれば、マルチレベルマスク回路製造の方法は、マルチレベルマスクを使用して第１導体層をパターニングすることを含む。第１導体は例えば基板上にありうる。いくつかの例においては、第１導体層のパターニングは、第１導体層と、マルチレベルマスクの上にある第２導体層との間の電気的絶縁を提供する（すなわち下記の方法１００）。これらの例においては、電気的絶縁は、パターニング中にマルチレベルマスクをアンダーカットすることによって提供される。他の例においては、第１導体層のパターニングは、第１導体層と、マルチレベルマスクの下にある第２導体層との間の電気的絶縁を提供する（すなわち下記の方法３００）。これらの他の例においては、第１導体層は架橋され間隙を有する導体を含み、架橋され間隙を有する導体、及び、第２導体層と第１導体層との間の絶縁層（例えば誘電体層）の両方によって、電気的絶縁が提供される。
【００２０】
［００４０］図１は、本書記載の原理に則った一例による、マルチレベルマスク回路製造の方法１００のフロー図を示す。具体的には、図１に示すマルチレベルマスク回路製造の方法１００は、第２導体層がマルチレベルマスクの上にある場合の、第１導体層のパターニングを提供する。更に、図１に示すマルチレベル回路製造の方法１００は、パターニング中にマルチレベルマスクをアンダーカットすることによって、電気的絶縁を提供する。
【００２１】
［００４１］図示するように、マルチレベル回路製造の方法１００は、第１導体層上にマルチレベルマスクを適用すること１１０を含む。いくつかの例においては、第１導体層は基板上にありうる。いくつかの例においては、第１導体層と基板の表面との間に別の層がありうる。
【００２２】
［００４２］様々な例によれば、第１導体層の表面（例えば上面）にマルチレベルマスクが適用１１０される。いくつかの例においては、マルチレベルマスクは、第１導体上のインシトゥ（その場）でマスク材料をマルチレベルマスクに形成するために、インプリントリソグラフィ（例えばナノインプリントリソグラフィ）又は類似の方法を使用して適用１１０されうる。マスク材料は、ポリメチルメタクリレート（ＰＭＭＡ）、及び、ニュージャージー州ＣｒａｎｂｅｒｒｙのＮｏｒｌａｎｄ  Ｐｒｏｄｕｃｔｓにより製造されたノーランド光学接着剤（ＮＯＡ）群からのポリマーなどであるがそれらだけに限定されない材料であってよく、その材料に、例えばマルチレベルマスクのパターンがインプリント又はインプレスされて、インシトゥ（その場）でマルチレベルマスクを形成する。別の例においては、マルチレベルマスクは、マスク材料の事前にパターニングされた又は事前に形成されたシート又は層として、第１導体層上に適用１１０されうる。例えば、事前にパターニングされたマスク材料シートは、適用１１０の前にスタンピング又は成形のプロセスによって作製され、次いで、適用１１０の段階で第１導体層の表面に接着、又はそうでなければ固定されうる。
【００２３】
［００４３］様々な例によれば、マルチレベルマスクは複数のレベルを有する。例えば、マルチレベルマスクは、マルチレベルマスクの平面に対して直角な垂直方向又はｚ方向に、少なくとも２つのレベルを有しうる。例えば、マルチレベルマスクのより薄い区域が第１レベルを表しうるか、又は第１レベルに対応しうる一方で、より厚い区域又は部分は、２つのレベルのうちの第２レベルを表しうるか又は第２レベルに対応しうる。更に、マルチレベルマスクは、従来型（すなわち単一レベル）のフォトリソグラフィマスクとほぼ同じ様態で、ｘ方向とｙ方向の一方又は両方において画定されたパターンを含みうる。そのため、マルチレベルマスクは、それを単一層しか有しない二次元（２−Ｄ）マスクと区別するために、三次元（３−Ｄ）マスクとして特徴付けられうる。
【００２４】
［００４４］更に、様々な例によれば、マルチレベルマスクを適用すること１１０の後、第１導体層の一部分がマルチレベルマスクによって露出されうる。具体的には、マルチレベルマスクは、第１導体層の一部分を露出させる開口部を有しうる。いくつかの例においては、マルチレベルマスクの残留物（例えば、当初第１レベルよりも薄いレベルゼロ）が、当初マスクの開口部を塞いでいることがある。残留物は、第１導体層の露出された部分が十分に露出されることを確実にするよう除去されうる。例えば、残留物部分は、多層マスクをプラズマエッチングに曝すことによって除去されうる。いくつかの例によれば、残留物の除去は適用１１０の一部として実行されうる。
【００２５】
［００４５］図２Ａから図２Ｇは、例えば方法１００を使用する、多層回路２００の製造を示す。図２Ａは、本書記載の原理に則った一例による、マルチレベルマスク回路製造１００の段階の、多層回路２００の断面図を示す。具体的には、図２Ａは、第１導体層２２０上のマルチレベルマスク２１０を示している。様々な例によれば、図２Ａに示すマルチレベルマスク２１０は、マルチレベルマスク回路製造の方法１００の、マルチレベルマスクを適用すること１１０の結果でありうるか、又は、適用すること１１０によって提供されうる。
【００２６】
［００４６］図２Ａに示すように、第１導体層２２０は、基板２０２に隣接し、かつ、基板２０２によって支持される。図示されているマルチレベルマスク２１０は、第１レベル２１２と第２レベル２１４とを含む。図示するように、第１レベル２１２は第２レベル２１４よりも薄い。図示されているマルチレベルマスク２１０は、開口部２１６を更に有する。図示するように、開口部２１６は、基板２０２上の第１導体層２２０の一部分２２２を露出させる。
【００２７】
［００４７］図１を再び参照するに、マルチレベル回路製造の方法１００は、第１導体層の露出された部分をエッチングすること１２０を更に含む。様々な例によれば、エッチング１２０は第１導体層の露出された部分を除去する。更に、様々な例によれば、エッチング１２０は、マルチレベルマスクの周縁部において第１導体層のアンダーカットを提供する。
【００２８】
［００４８］具体的には、エッチング１２０は、マルチレベルマスクをアンダーカットし、かつ、周縁部において第１導体層のマルチレベルマスクによって露出されていない部分を除去するために、周縁部に沿って第１導体層を選択的にオーバーエッチングすることを含みうる。換言すると、エッチング１２０の段階のオーバーエッチングにより、第１導体層のマルチレベルマスクの下にある部分が除去される。例えば、第１導体層をエッチングすること１２０のために、（例えばエッチング液を使用する）液相又は「湿式エッチ」が使用されうる。第１導体層は、第１導体層の露出された部分を除去するに十分な長さであるばかりでなく、マルチレベルマスク周縁部の下にある第１導体層の湿式エッチによる除去も可能にするに十分な長さである、既定の時間にわたり、湿式エッチに露出されうる。アンダーカットの深さ及び範囲は、例えばエッチング１２０の段階で用いられる既定の時間によって、容易に制御されうる。いくつかの例においては、乾燥エッチがマルチレベルマスクの周縁部において第１導体層の部分の少なくとも幾分の異方性材料の除去を提供するのであれば、アンダーカットを提供するために乾燥エッチ（例えばプラズマエッチング剤）が使用されうる。
【００２９】
［００４９］図２Ｂは、本書記載の原理に則った一例による、第１導体層２２０をエッチング１２０した後の、図２Ａに図示した多層回路２００の断面図を示す。具体的には、図２Ｂは、第１導体層２２０の露出された部分２２２をエッチング１２０した結果を示している。図２Ｂに示すように、エッチング１２０は第１導体層２２０の露出された部分２２２を除去しただけでなく、エッチング１２０は、場所２２４においてマルチレベルマスク２１０をアンダーカットもしている。アンダーカットの深さＤは、例えばエッチング１２０の段階でのエッチング剤への曝露の長さ（例えば既定のエッチング時間）によって制御されうる。
【００３０】
［００５０］アンダーカットは、マルチレベルマスク２１０の特定のマスク部分の下の、実質的に全ての第１導体層２２０を除去しうることに留意されたい。例えば、上にある多層マスクの幅がアンダーカット深さＤの約２倍を下回る場合、第１導体層２２０の導体材料は場所２２４’から完全に除去されうる。エッチング１２０の段階での、ある場所２２４’における第１導体層２２０の導体材料の除去は、パターニングされた第１導体層２２０の一部分を、別の部分又は別の導電性材料から（例えば、図２Ｃに示す場所２２４’において）選択的に絶縁するために使用されうる。
【００３１】
［００５１］図１を再び参照するに、マルチレベルマスク回路製造の方法１００は、第２導体層を堆積させること１３０を更に含む。具体的には、第２導体層は堆積１３０されて、マルチレベルマスクを覆う。第２導体層を堆積させること１３０は、エッチング１２０によって露出された基板の一部分を更に覆いうる。いくつかの例においては、例えば、堆積１３０は、実質的に、マルチレベルマスク及び基板の露出されうるあらゆる部分の両方の表面全体を、共形的な様態で覆いうる。
【００３２】
［００５２］図２Ｃは、本書記載の原理に則った一例による、第２導体層を堆積させること１３０の後の、図２Ｂに図示した多層回路２００の断面図を示す。図示するように、第２導体層２３０は多層回路２００を共形的にコーティングする。具体的には、堆積１３０の結果として、第２導体層２３０は、第１レベル２１２と第２レベル２１４とを含むマルチレベルマスク２１０をコーティングする。第２導体層２３０は、図示するように、多層マスク２１０の開口部２１６において基板２０２もコーティングする。更に、第２導体層２３０は、図示するように、場所２２４におけるアンダーカットによって第１導体層２２０から電気的に絶縁される。
【００３３】
［００５３］いくつかの例においては、第２導体層を堆積させること１３０は、実質的に等方性の堆積を使用して実行されうる。例えば、第２導体層２３０は、蒸発堆積及びスパッタリングを含むがそれらだけに限定されない、等方性堆積方法を使用して堆積１３０されうる。等方性堆積は、例えば、第２導体層が、アンダーカットの場所２２４においてマルチレベルマスクの下の空間を満たすこと、及び、それらの場所において第１導体層２２０と接触又は接続することを防止しうる。場所２２４におけるアンダーカットと関連する等方性堆積は、様々な例によれば、第１と第２の導体層２２０、２３０の間に電気的な絶縁を提供しうる。
【００３４】
［００５４］図１を再び参照するに、マルチレベル回路製造の方法１００は、第２導体層の一部分を選択的に除去すること１４０を更に含む。具体的には、様々な例によれば、第２導体層の選択的に除去１４０される部分は、マルチレベルマスクの上にある部分である。いくつかの例においては、選択的に除去される部分は、例えばマルチレベルマスクの第２レベルの上にある部分でありうる。これらの例において、第２導体層の他の部分は除去されないかもしれない（すなわち、選択的除去１４０の後に残留しうる。）除去されない他の部分は、例えば第１マスクレベルの上にある部分でありうる。いくつかの例においては、第２導体層の多層マスクの上にない部分は除去されない。例えば、第２導体層の、（例えばエッチング１２０によって露出された）基板上に堆積１３０されている部分は、選択的除去１４０の後に残留しうる。
【００３５】
［００５５］いくつかの例において（例えば図示するように）、マルチレベルマスクの上にある第２導体層を選択的に除去すること１４０は、他のマスク材料で多層マスク及び基板の上の第２導体層の表面を覆うこと１４２を含む。いくつかの例によれば、覆うこと１４２は、実質的に平面の表面を有するカバーマスク層を生成するために、様々なボイド及びくぼみを埋める。実質的に平面の表面を有するマスク層は、いくつかの例においては、第２導体を全体的に覆いうる。
【００３６】
［００５６］例えば、表面は、液体形態の他のマスク材料（例えば液体ポリマー）で第２導体層をフラッドコーティングし、次いで、他のマスク材料を固化することによって覆われうる１４２。他のマスク材料は、例えば、マルチレベルマスクに使用されるマスク材料の液体形態でありうる。他のマスク材料は、適宜固化される、熱又はＵＶで硬化可能な材料でありうる。フラッドコーティングは、スピンコーティング、スプレーコーティング等によって実行されうる。他の例においては、スロットダイ方式及びグラビア方式を含むがそれらだけに限定されない他の適用方法を使用して、液体ポリマーが適用されうる。他のマスク材料の液体は、固化されて実質的に平面の表面を有しうる。他の例においては、表面平面性は、機械研磨又は別の表面平坦化方法によって提供されうる。
【００３７】
［００５７］選択的に除去すること１４０は、第２導体層のマルチレベルマスクの上にある部分を露出させるために、他のマスク材料を侵食させること１４４を更に含みうる。具体的には、侵食１４４により、第２導体層の選択的に除去１４０されるべき部分が露出されうる。いくつかの例においては、選択的に露出された部分は、第２導体層のマルチレベルマスクの第２レベル（例えばより厚い部分）の上にある部分である。いくつかの例においては、第２導体層のマルチレベルマスクの第１レベル（例えばより薄い部分）の上にある別の部分は、侵食１４４によって露出されない。いくつかの例によれば、他のマスク材料は、プラズマエッチングを使用して侵食１４４されうる。
【００３８】
［００５８］選択的に除去すること１４０は、露出された部分を除去するために、第２導体層の露出された部分をエッチングすること１４６を更に含みうる。エッチング１４６は、様々な例によれば、湿式エッチ（例えば湿式エッチング剤又はエッチング液）、又は乾燥エッチ（例えばプラズマエッチング剤）のいずれかを用いうる。エッチング１４６の段階で、他のマスク材料が、第２導体層の（例えば、基板上の又は第１レベルの上にある）露出されていない部分を保護しうる。
【００３９】
［００５９］図２Ｄは、本書記載の原理に則った一例による、他のマスク材料２４０で第２導体層２３０を覆った１４２後の、図２Ｃに図示した多層回路２００の断面図を示す。図示するように、第２導体層２３０の表面を完全に覆うために、他のマスク材料２４０で表面が覆われる１４２。図２Ｄに示すように、他のマスク材料２４０は表面のボイド及びくぼみを実質的に埋め、他のマスク材料２４０の表面は、覆うこと１４２の後に実質的に平面となる。
【００４０】
［００６０］図２Ｅは、本書記載の原理に則った一例による、他のマスク材料を侵食１４４した後の、図２Ｄに図示した多層回路２００の断面図を示す。図２Ｅに示すように、侵食１４４により、第２導体層２３０のマルチレベルマスク２１０の第２レベル２１４の上にある部分２３２が、露出されている。第１レベル２１２の上にあるか若しくは基板２０２の直上の（例えば基板表面上にある）、第２導体層２３０の他の部分２３４は、図２Ｅに示すように、侵食１４４によって露出されない。具体的には、他のマスク材料２４０は、侵食１４４の後に、第２導体層２３０の他の部分２３４を覆い、保護する。いくつかの例においては、下記で説明するように、第１導体層２２０及びマルチレベルマスク２１０の上に配置された第２導体層２３０の、侵食１４４によって露出されていない（マルチレベルマスク２１０の第１レベル２１２の上にある）部分２３４’は、多層回路２００のクロスオーバを形成しうる。
【００４１】
［００６１］図２Ｆは、本書記載の原理に則った一例による、第２導体層２３０の露出された部分のエッチング１４６の後の、図２Ｅに図示した多層回路２００の断面図を示す。図２Ｆに示すように、第２導体層２３０の露出された部分は、エッチング１４６によって除去されている。第２導体層２３０の侵食１４４によって露出されなかった部分２３４は、図示するように、エッチング２４６によって除去されず、ゆえに残留する。
【００４２】
［００６２］図２Ｇは、本書記載の原理に則った一例による、全てのマスク材料２１０、２４０の除去後の、図２Ｆに図示した多層回路２００の断面図を示す。具体的には、図２Ｇは、第２導体層２３０から電気的に絶縁された第１導体層２２０を備えた、多層回路２００を示している。電気的絶縁は、例えばアンダーカット２２４に対応する間隙２５０によって表される、第１と第２の導体層２２０、２３０のパターニングされた部分の間の間隔によって提供されうる。
【００４３】
［００６３］図２Ｇはまた、下にある第１導体層２２０の一部分の上を通るが、そこから電気的に絶縁されている、クロスオーバ２６０を示している。クロスオーバ２６０は、第１導体層２２０のクロスオーバ２６０の下を通る部分に接続することなく、第２導体層２３０の部分を接続しうる。クロスオーバ２６０は、第２導体層２３０の、例えば第１導体層２２０の上にあった部分２３４’から形成されうる。マルチレベルマスク回路製造の方法１００は、例えば実質的に支持されていない、又は「浮き型の」クロスオーバブリッジである、クロスオーバブリッジを組み込む、様々な回路を製造するために使用されうる。具体的には、方法１００は、本書記載の原理の一例による投影型容量性タッチセンサを製造するために使用されうる。投影型容量性タッチセンサの説明は、下記で更に記述される。（図示していない）いくつかの例においては、マルチレベルマスク２１０は、エッチング１４６の後に残留し、例えば、クロスオーバブリッジに物理的支持を提供するためにクロスオーバブリッジの下に残留しうる。（図示していない）いくつかの例においては、第１導体層２２０は架橋され間隙を有する導体を含んでよく、かかる導体は、本書記載の原理の一例によれば、下記で更に説明される。
【００４４】
［００６４］図３は、本書記載の原理に則った別の例による、マルチレベルマスク回路製造の方法３００のフロー図を示す。具体的には、図３に示すマルチレベルマスク回路製造の方法３００は、第２導体層がマルチレベルマスクの下にある場合の、第１導体層のパターニングを提供し、第１導体層は架橋され間隙を有する導体を含む。架橋され間隙を有する導体の例が、下記でより詳細に説明される。更に、図３に示すマルチレベル回路製造の方法３００は、架橋され間隙を有する導体、及び、第２導体層と第１導体層との間の絶縁層の両方を使用して、第１と第２の導体層の間の電気的絶縁を提供する。
【００４５】
［００６５］図３に示すように、マルチレベルマスク回路製造の方法３００は、第２導体層上にマルチレベルマスクを適用すること３１０を含む。様々な例によれば、マルチレベルマスク及びその適用は、マルチレベルマスク回路製造の方法１００に関連して上述したマルチレベルマスク及びその適用と、実質的に類似しうる。具体的には、マルチレベルマスクは、インプリントリソグラフィ（例えばナノインプリントリソグラフィ）、又は別の類似の方法を使用して、インシトゥ（その場）に形成されうる。代替的には、マルチレベルマスクは、適用されることが可能な、事前にパターニングされた又は事前に形成された材料の層又はシートでありうる。更に、マルチレベルマスクは、上述のように、複数のレベル（例えば第１レベル及び第２レベル）を有してよく、適用３１０された後に、マルチレベルマスクの下にある層の一部分を露出させうる。しかし様々な例によれば、上記とは違って、第１導体層と第２導体層の両方がマルチレベルマスクの下にあり、マルチレベルマスクは、第２導体層（例えばその表面）上に適用３１０される。更に、様々な例によれば、マルチレベルマスクは、第２導体層の一部分を（例えばマルチレベルマスクの残留物部分又はレベルゼロを除去した後に）露出させうる。
【００４６】
［００６６］図４Ａから図４Ｄは、例えば方法３００を使用する、多層回路４００の製造を示している。図４Ａは、本書記載の原理に則った一例による、マルチレベルマスク回路製造の方法３００に従った、製造段階の多層回路４００の断面図を示す。具体的には、図４Ａは、第２導体層４２０上のマルチレベルマスク４１０を示している。図４Ａに示す第２導体４２０上のマルチレベルマスク４１０は、様々な例によれば、マルチレベルマスク回路製造の方法３００の適用３１０の結果でありうるか、又は、適用３１０によって提供されうる。更に、図４Ａに示すように、第２導体層４２０は第１導体層４３０の上方にある。第１導体層４３０は、図示するように、基板４０２に隣接し、かつそれによって支持されており、絶縁層４４０は、第２と第１の導体層４２０、４３０の間に挟持される。更に、図示するように、マルチレベルマスク４１０は、第１レベル４１２と第２レベル４１４とを含む。第１レベル４１２は、図示するように、第２レベル４１４よりも薄い。加えて、マルチレベルマスク４１０は、図示するように、第２導体層４２０の一部分４２２を露出させる。
【００４７】
［００６７］図３を再び参照するに、マルチレベルマスク回路製造の方法３００は、例えば、第２導体層、絶縁層、及び第１導体層の、マルチレベルマスクによって露出された部分を除去するために、マルチレベルマスクによって露出された層をエッチングすること３２０を更に含む。様々な例によれば、エッチング３２０は、第１導体層の下の基板を露出させるために、第２導体層、絶縁層、及び第１導体層の各々から、マルチレベルマスクによって露出された領域の中の材料を除去する。具体的には、エッチング３２０の後には、基板の一部分から、上にあった層の全てがなくなる。
【００４８】
［００６８］いくつかの例においては、露出された層をエッチングすること３２０は、第２導体層のマルチレベルマスクによって露出された部分を除去するために、エッチング剤を使用することを含む。いくつかの例においては、エッチング剤は、湿式エッチング剤（例えばエッチング液）でありうる。他の例においては、エッチング剤は、乾燥エッチング剤（例えばプラズマ）、又は、湿式エッチング剤と乾燥エッチング剤との組み合わせでありうる。エッチング３２０で使用されるエッチング剤は、様々な例によれば、第２導体の露出された部分を露出させるマルチレベルマスクの開口部を通じて適用されうる。
【００４９】
［００６９］第２導体層の露出された部分が除去されると、エッチング３２０は、絶縁層の、マルチレベルマスクによって続いて露出された部分を除去することを更に含む。絶縁層の露出された部分は、例えば、エッチング剤によって第２導体層の露出された部分が除去された領域の、直下にありうる。絶縁層の露出された部分の除去は、絶縁層の材料に作用するエッチング剤を適用することによって提供されうる。例えば、絶縁層の露出された部分は、（例えば誘電体がポリマーである場合には）プラズマエッチングによって、又は、適切な湿式エッチング剤（例えばエッチング液）によって、除去されうる。いくつかの例においては、第２導体層の露出された部分を除去するために使用されたものと同一のエッチング剤が、絶縁層の露出された部分を除去するためにも使用されうる。
【００５０】
［００７０］エッチング３２０は、絶縁層の露出された部分の除去の後に、第１導体層の、マルチレベルマスクによって続いて露出された部分を除去するために、エッチング剤を使用することを更に含む。露出された第１導体部分を除去することは、例えば、第２導体層をエッチングするために使用されたものと同一のエッチング剤を使用することを含みうる。他の例においては、エッチング３２０の段階で、第２導体層、絶縁層、及び第１導体層の各々の露出された部分を除去するために、同一のエッチング剤が使用されうる。第２導体層、絶縁層、及び第１導体層の３つ全ての露出された部分がエッチング剤によって除去されるか否かは、例えば、様々な層がエッチング剤に露出される時間の長さによって決定されうる。
【００５１】
［００７１］図４Ｂは、本書記載の原理に則った一例による、エッチング３２０の後の、図４Ａに図示した多層回路４００の断面図を示す。具体的には、図４Ｂは、第２導体層４２０の露出された部分４２２を除去するためのエッチング３２０であって、それに続いて絶縁層４４０及び第１導体層４３０の対応する部分が除去された、エッチング３２０の結果を示している。図示するように、エッチング３２０の後、基板４０２の一部分４０２’が露出される。層のエッチング３２０により、層、具体的には第１と第２の導体層が実質的にパターニングされる。
【００５２】
［００７２］図３を再び参照するに、マルチレベルマスク回路製造の方法３００は、マルチレベルマスクの第１レベルに対応する部分において第２導体層を露出させるために、マルチレベルマスクを侵食させること３３０を更に含む。侵食３３０の後、様々な例によれば、マルチレベルマスクの第２レベルは、第２導体層の他の部分を継続して覆っている。侵食３３０は、例えばプラズマエッチングによって実現されうる。
【００５３】
［００７３］図４Ｃは、本書記載の原理に則った一例による、マルチレベルマスクを侵食３３０した後の、図４Ｂに図示した多層回路４００の断面図を示す。図示するように、侵食３３０は、第２導体層４２０の一部分を露出させるために、マルチレベルマスク４１０の第１レベル４１２に対応するマスク材料を概して除去している。第２導体層４２０の、マルチレベルマスクの第２レベル４１４に対応する他の部分は、侵食３３０の後も、マルチレベルマスクによって覆われ、ゆえに保護されたままである。
【００５４】
［００７４］図３を再び参照するに、マルチレベルマスク回路製造の方法３００は、第２導体層の侵食３３０によって露出された部分をエッチングすること３４０を更に含む。第２導体層の露出された部分をエッチングすること３３０は、例えばエッチング３２０において使用されたエッチング剤と実質的に類似しているエッチング剤を用いうる。露出された部分をエッチングすること３４０の後に、第２導体層はパターニングされたと見なされる。いくつかの例においては、エッチング３４０の後、回路製造は完了しうる。他の例においては、絶縁層の、第２導体層をエッチングすること３４０によって露出された部分が除去されて、回路製造が完了しうる。絶縁層の露出された部分は、例えばエッチング３２０の段階での絶縁層の除去と実質的に類似している様態で、除去されうる。
【００５５】
［００７５］図４Ｄは、本書記載の原理に則った一例による、マルチレベルマスクの残留部分のエッチング３４０及び除去の後の、図４Ｃに図示した多層回路４００の断面図を示す。具体的には、図示するように、侵食３３０によって生成された第２導体層の露出された部分４２４（図４Ｃ）がエッチング３４０されて、露出された部分４２４が除去されている。更に、図示するように、絶縁層４４０の、第２導体層４２０がエッチング３４０された時に露出された部分も、（例えばエッチングによって）除去されている。図４Ｄの点線は、絶縁層の露出された部分が除去の前にあった場所を示している。最後に、図４Ｄに示すように、多層回路４００から、マルチレベルマスク４１０の残留部分（例えば、図４Ｃのマルチレベルマスクの第２レベル４１４）が除去されている。多層回路４００は、以下で更に説明する、架橋され間隙を有する導体及び支持されたクロスオーバブリッジを有する投影型容量性タッチセンサなどの、様々な種類の回路のうちの任意のものでありうる。従って、マルチレベルマスク回路製造の方法３００は、かかる投影型容量性タッチセンサを製造する方法でもありうる。
【００５６】
［００７６］（図示していない）いくつかの例においては、マルチレベルマスク回路製造の方法３００は、マルチレベルマスクを適用すること３１０の前に、基板上に第１導体層、絶縁層、及び第２導体層のうちの一又は複数を有する、基板を提供することを更に含みうる。代替的には、（図示していない）いくつかの例においては、方法３００は、既に定位置にあるこれらの材料層のうちの一又は複数を備える基板を受領することと、定位置にない層を提供することとを、更に含みうる（例えば、基板が第１導体層を有するが絶縁層と第２導体層を有さない、又は、基板が第１導体層と絶縁層を有するが第２導体層を有さない）。
【００５７】
［００７７］いくつかの例においては、複数層の基板を提供することは、基板の表面上に導体材料を堆積させて、第１導体層を形成することと、第１導体層をパターニングして、架橋され間隙を有する導体を形成することとを含む。基板を提供することは、パターニングされた第１導体層の架橋され間隙を有する導体上に絶縁層を堆積させることと、堆積された絶縁層上に第２導体層を堆積させることとを更に含む。その結果として、基板は、例えば図４Ａに示すように、層のスタックを備え、スタックは、第１導体層４３０、絶縁層４４０、及び第２導体層４２０を備える。
【００５８】
［００７８］本書記載の原理のいくつかの例によれば、架橋され間隙を有する導体は、上記のように、第１導体層をパターニングすることによって形成されうる。パターニングは、様々な例によれば、フォトリソグラフィ、インプリントリソグラフィ、及びレーザアブレーションのうちの一又は複数を使用して、第１導体層内に架橋され間隙を有する導体のパターンを画定すること含みうる。具体的には、第１導体層は、隣り合った平行なトレース間に周期的な架橋を有する、間隔を保って平行する複数のトレースに、適当な方法を使用してパターニングされうる。トレースの幅は、約１００ナノメートル（ｎｍ）から約５００ミクロン（μｍ）までの間でありうる。別の例においては、トレースの幅は、約２μｍから約２００μｍまでの間でありうる。トレース間の間隙は、様々な例によれば、約１０ｎｍから数ミクロンまでの間でありうる。例えば、間隙は、約１００ｎｍから約３μｍまでの間でありうる。
【００５９】
［００７９］周期的な架橋の間隔（すなわちピッチ）は、架橋され間隙を有する導体を用いる回路により決まる、電気的絶縁条件によって決定される。例えば、架橋のピッチは、回路パターンにパターニングされた後の架橋され間隙を有する導体において、相互接続された導体の十分に広い領域が存在することを確実にするに十分なほど小さくなるように、選ばれうる。同時に、架橋ピッチは、十分な電気的絶縁を提供するに十分なほど大きくなるよう選択されうる。架橋ピッチの例は、投影型容量性タッチセンサ用途に関連して以下に記述する。
【００６０】
［００８０］図５は、本書記載の原理に則った一例による、架橋され間隙を有する導体５００の平面図を示す。図示するように、架橋され間隙を有する導体５００は、トレース５１０間の間隙５２０によって分離された、間隔を保って平行するトレース５１０を含む。架橋され間隙を有する導体５００のトレース５１０は、トレースに沿って周期的に間隔を保つブリッジ５３０により、間隙５２０を渡って相互接続される。更に図示するように、ブリッジ５３０は、トレース５１０のいずれかの側で互い違いになって、トレース５１０の蛇状相互接続を形成する。（図示していない）他の例においては、ブリッジ５３０は、トレース５１０に沿って、位置合わせされうる（すなわち互い違いではない）か、若しくは、ランダムに配置されることすらある。架橋され間隙を有する導体５００の架橋ピッチは、図５に示すように、寸法Ｈで表されている。様々な例によれば、下記で説明するように、ブリッジ５３０に関連する間隙５２０は、（例えばパターニング後に）架橋され間隙を有する導体の第１部分と第２部分との間の電気的絶縁の提供を促進しうる。
【００６１】
［００８１］本書記載の多層回路の様々な層に役立つ材料は、下記で説明するものを含む。いくつかの例においては、第１導体層の導体材料と第２導体層の導体材料は、実質的に類似しうる。他の例においては、第１と第２の導体層の導体材料は、実質的に類似しないことがある。例えば、第１導体層と第２導体層の一方又は両方は、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）及び金（Ａｕ）などであるがそれらだけに限定されない金属を含みうる。いくつかの例においては、導体材料は、層内に配置された金属合金及び金属組合せを含む、金属の組み合わせを含みうる。他の例においては、導体材料は、導電性ポリマーフィルム又はドープされた半導体フィルム（例えばドープされたポリシリコン）を含みうる。
【００６２】
［００８２］様々な例によれば、第１導体層と第２導体層の一方又は両方の導体材料は、透明な導体でありうる。本書において、「透明な」導体とは、赤外スペクトル域、可視スペクトル域及び紫外線スペクトル域のうちの一又は複数において光学的に透明であると概して見なされる導体と、定義される。酸化インジウムスズ（ＩＴＯ）、フッ素でドープされた酸化スズ（ＦＴＯ）、インジウムでドープされた酸化カドミウム、及び、アルミニウムでドープされた酸化亜鉛（ＡＺＯ）などであるがそれらだけに限定されない、多種多様な透明導電性酸化物（ＴＣＯ）が使用されうる。更に、透明な導体材料として、カーボンナノチューブ及びグラファイトを使用するフィルム、並びに、ポリ（３，４−エチレンジオキシチオフェン）などであるがそれだけに限定されないある種のポリマーフィルムを含むがそれらだけに限定されない、様々な有機フィルムが使用されうる。第１導体層と第２導体層の一方又は両方の導体材料は、透明であれ、実質的に不透明であれ、例えば、蒸発、スパッタリング、有機金属化学気相堆積（ＭＯＣＶＤ）、スプレー熱分解、パルスレーザー堆積（ＰＬＤ）、並びに、ポリマーフィルムの場合には、スピンコーティング又はスプレーコーティングを含むがそれらだけに限定されない、多種多様な薄膜堆積方法を使用して堆積されうる。
【００６３】
［００８３］上述の様々なエッチング作業で使用されるエッチング剤は概して、部分的には、エッチングされる特定の一又は複数の層の構成材料に応じて選択される。例えば、様々な形態のプラズマエッチングが、ポリマー材料を除去する（例えばマルチレベルマスクを侵食させる）時に、乾燥エッチとして使用されうる。しかし、乾燥エッチは、上記のように、他の材料及び層と共に用いられうる。例えば、モリブデン（Ｍｏ）又はチタン（Ｔｉ）のような金属を含む導体層をエッチングするために、フッ化炭素（Ｃ−Ｆ）プラズマエッチ（例えばテトラフルオロメタン（ＣＦ４）又は六フッ化硫黄（ＳＦ６））が用いられうる。湿式エッチング剤も、典型的には、エッチングされる材料又は材料組み合わせに基づいて選択される。例えば、酸化インジウムスズ（ＩＴＯ）を含む導体層をエッチングするために、フッ化水素（ＨＦ）酸エッチング剤（ＨＦ：Ｈ２０２：Ｈ２０）及び塩化水素酸エッチング剤（ＨＣｌ：Ｈ２０）などであるがそれらだけに限定されない湿式エッチング剤が使用されうる。銅系導体層のエッチングは、Ｔｒａｎｓｅｎｅ  Ｃｏｐｐｅｒ  Ｅｔｃｈ  ＡＰＳ−１００のような湿式エッチング剤を使用して実現されうる。Ｔｒａｎｓｅｎｅ  Ｃｏｐｐｅｒ  Ｅｔｃｈ  ＡＰＳ１００は、マサチューセッツ州ＤａｎｖｅｒｓのＴｒａｎｓｅｎｅ  Ｃｏｒｐｏｒａｔｉｏｎの銅をターゲットとする湿式エッチング製品である。さらなる例においては、導体層が導体材料としてシリコン（例えば、ドープされたポリシリコン）を含む時に、水酸化カリウム（ＫＯＨ）溶液又は硝酸及びフッ化アンモニウムを含む水溶液
（ＨＮＯ３／ＮＨ４Ｆ：Ｈ２Ｏ）を含む湿式エッチが、エッチング剤として使用されうる。
【００６４】
［００８４］いくつかの例においては、上述の絶縁層（例えば層４４０）は、ＰＭＭＡ、ポリイミド、ポリエステル、ポリカーボネート、ポリテトラフルオロエチレン（ＰＴＦＥ）及び様々な熱硬化樹脂又はＵＶ硬化樹脂を含むがそれらだけに限定されない、多種多様な有機絶縁材料のうち任意のものを含みうる。有機絶縁材料は、スピンコーティング、グラビア、スロットダイ、又は、層を形成する類似の方法を使用して、絶縁層として堆積されうる。他の例においては、絶縁層は、絶縁酸化物フィルム、絶縁窒化物フィルム、絶縁硫化物フィルム又は他の類似の無機絶縁フィルムを含みうる。絶縁性の酸化物、窒化物、フッ化物、及び硫化物は、例えば、二酸化ケイ素（Ｓｉ０２）、酸化アルミニウム（Ａ１２０３）、酸化スズ（Ｓｎ０２）、酸化チタン（Ｔｉ０２）、窒化ケイ素（Ｓｉ３Ｎ４）、酸化タンタル（Ｔａ２０５）、窒化タンタル（ＴａＮ）、フッ化マグネシウム（ＭｇＦ２）、及び硫化亜鉛（ＺｎＳ）を含むが、それらだけに限定されない。酸化物、窒化物、硫化物などのような無機材料を含む絶縁層は、スパッタリング及び化学気相堆積を含むがそれらだけに限定されない多種多様な方法を使用して、層又はフィルムとして堆積されうる。絶縁層は、湿式エッチ又は乾燥エッチの一方又は両方を使用してエッチングされうる。例えば、有機材料系絶縁層は、プラズマエッチング（すなわち乾燥エッチング）を使用してエッチングされうる。二酸化ケイ素のような無機絶縁フィルムは、例えばフッ化水素酸の水溶液などであるがそれだけに限定されない、湿式エッチング液を使用してエッチングされうる。二酸化ケイ素フィルムも、プラズマリアクタ内でＣＨＦ３及び０２によってエッチングされうる。プラズマエッチング条件は概して、酸化物フィルムの厚さ、並びにプラズマリアクタの設計に依拠する。
【００６５】
［００８５］本書記載の原理のいくつかの例によれば、多層回路が提供される。様々な例によれば、多層回路は、第２導体層の一部分が第１導体層の少なくとも一部分を超えて渡るか、又は第１導体層の少なくとも一部分を架橋する、第１導体層及び第２導体層を備える、実質的に任意の回路でありうる。更に、本書の定義によると、第２導体層の架橋部分は、少なくとも多層回路内の架橋点において、第１導体層から電気的に絶縁されている。多層回路の例は、投影型容量性タッチセンサ、アクティブバックプレーン回路、及びクロスポイントアレイ又はクロスバーアレイを含むが、それらだけに限定されない。本書では、説明目的で、一般性を失うことなく例として多層回路を表すために、投影型容量性タッチセンサが使用される。
【００６６】
［００８６］いくつかの例によれば、投影型容量性タッチセンサは、第２電極と隣り合った第１電極を備える。いくつかの例においては、第１電極は第１の複数の電極のうちの一電極であってよく、第２電極は第２の複数の電極のうちの一電極でありうる。第１電極を含む第１の複数の電極は、互いに電気的に相互接続されうる。同様に、第２電極を含む第２の複数の電極は、互いに電気的に相互接続されうる。更に、第１の複数の電極は第２の複数の電極から電気的に絶縁される。いくつかの例においては、第１の複数の電極には、第２の複数の電極が散在する（例えば散在する電極のグリッドパターンを形成する）。更に、第１と第２の複数の電極は、グリッドパターンにおいて第１の複数の電極が電極の複数の横列として相互接続され、かつ、第２の複数の電極が電極の複数の縦列として相互接続された状態で、長方形アレイ又はグリッドパターンに配設されうる。第１電極と第２電極との間のキャパシタンスの変化は、例えばグリッド内の触れられた場所を検知するために、使用されうる。
【００６７】
［００８７］いくつかの例においては、投影型容量性タッチセンサは基板によって支持され、両方の複数の電極は、基板の同一表面上にある。いくつかの例においては、基板は透明であってよく、更に基板は、可撓性（例えばプラスチックのシート又はフィルム）でありうる。例えば、基板は、可撓性かつ透明なポリエステルのシート又はフィルムを含みうる。他の例においては、透明な基板は、ガラス、ポリスチレン、アクリル（ＰＭＭＡ）及びポリカーボネートを含むがそれらだけに限定されない、透明なシート、又はフィルムでありうる。
【００６８】
［００８８］図６Ａは、本書記載の原理に則った一例による、投影型容量性タッチセンサ６００の平面図を示す。図６Ｂは、本書記載の原理に則った一例による、図６Ａに図示した投影型容量性タッチセンサ６００の一部分の斜視図を示す。具体的には、図６Ａは、投影型容量性タッチセンサ６００の電極の長方形グリッドにおいて、電極の横列として相互接続された第１の複数の電極６１０、及び、電極の縦列として相互接続された第２の複数の電極６２０を示している。図示するように、第１の複数の電極６１０は、第１の複数の電極６１０の材料と同一平面上にある相互接続によって、横列に沿って直接相互接続される。第２の複数の電極６２０は、縦列に沿ってクロスオーバブリッジ６２２によって相互接続される。クロスオーバブリッジ６２２は、電極６１０の導体材料の上を通るが、電極６１０の導体材料から電気的に絶縁される。図６Ｂは、一対の第２の複数の電極を接続する、クロスオーバブリッジ６２２を示している。図示するように、クロスオーバブリッジ６２２は、一対の第１の複数の電極６１０の間の接続部の上を通る。更に図示するように、電極６１０、６２０は、基板６０２上にあり、かつ、基板６０２によって支持される。
【００６９】
［００８９］上述のように、図１に示す回路製造の方法１００は、投影型容量性タッチセンサを製造する方法として使用されうる。具体的には、投影型容量性タッチセンサは、回路製造の方法１００に従って製造されてよく、第１導体層と第２導体層のマルチレベルマスクを使用してパターニングされた部分は、投影型容量性タッチセンサの対向する第１電極と第２電極に対応する。例えば、第１導体層をパターニングすることが、第１電極を提供しうる一方で、その後の、第２導体の一部分の堆積１３０及び除去１４０は、第２電極を提供しうる。第１電極は図６Ａに示す電極６１０でありうる。同様に、第２電極は図６Ａに示す電極６２０でありうる。
【００７０】
［００９０］更に、回路製造の方法１００で使用されるマルチレベルマスクは、マルチレベルマスクの薄い区域である第１マスクレベルと、マルチレベルマスクの比較的厚い区域である第２マスクレベルとを有しうる。第２導体層の第１マスクレベル上に堆積された部分はクロスオーバブリッジを形成してよく、クロスオーバブリッジは、パターニングされた第１導体層のクロスオーバブリッジの下を通る部分の上方にあり、その部分から電気的に絶縁される。いくつかの例においては、クロスオーバブリッジは、一対の第２電極（例えば電極６２０）を相互接続させ、かつ、投影型容量性タッチセンサの一対の第１電極（例えば電極６１０）の間の相互接続を超えて渡るよう、構成される。例えば、図２Ｇの浮き型クロスオーバブリッジ２６０を参照のこと。第２導体層２３０の第１マスクレベル２１２上に堆積された部分によって提供されるクロスオーバブリッジ２６０は、図６Ｂに示すクロスオーバブリッジ６２２と実質的に類似しうる。
【００７１】
［００９１］第１電極と第２電極の一方又は両方の材料は、上述したもののうちの任意のもののような、透明な導体材料を含みうる。いくつかの例においては、第１と第２の電極を支持する基板（例えば図６Ａから６Ｂの基板６０２）も透明である。透明な基板上の透明な導体材料は、例えば実質的に透明な投影型容量性タッチセンサを製造するために用いられうる。更に、投影型容量性タッチセンサ（例えばセンサ６００）を製造する方法（例えば方法１００）で使用される第１導体層は、架橋され間隙を有する導体（例えば架橋され間隙を有する導体５００）でありうる。架橋され間隙を有する導体は、いくつかの例によれば、透明な導体材料を含みうる。
【００７２】
［００９２］本書記載の原理のいくつかの例によれば、投影型容量性タッチセンサは、第１導体層の架橋され間隙を有する導体のパターニングされた部分を含む、第１電極を備えうる。架橋され間隙を有する導体は、間隙によって分離された複数のトレースを有し、間隙は、例えば図５に示すように、隣り合った平行なトレースを互いに電気的に接続するために、周期的に架橋されている。投影型容量性タッチセンサは、第１導体層の架橋され間隙を有する導体の一部分を、上にある、第２電極を含む第２導体層の部分から電気的に絶縁するために、第１電極と隣り合っており、かつ、第１電極から側方にオフセットしている第２電極を含む第２導体層と、絶縁層とを更に備える。第１導体層の架橋され間隙を有する導体のパターニングされた部分内の間隙のうちの少なくともいくつかは、第１電極を第２電極から更に電気的に絶縁するよう構成される。いくつかの例においては、第１導体層及び第２導体層は、透明な導体材料を含む。間隙の周期的な架橋の間隔は、いくつかの例においては、第１電極を含む複数の電極のピッチを下回る。上述のように、投影型容量性タッチセンサは、マルチレベルマスク回路製造の方法３００に従って製造されうる。
【００７３】
［００９３］例えば、投影型容量性タッチセンサは、図６Ａに示す投影型容量性タッチセンサ６００と実質的に類似しうる。具体的には、図６Ａに示す第１の複数の電極６１０は、周期的に架橋された間隙（図６Ａには図示せず）を有する、架橋され間隙を有する導体層を含みうる。第１の複数の電極６１０のピッチは寸法Ｐにより与えられる。本書において、電極６１０の「ピッチ」（又は同等に、電極６２０のピッチ）は、横列（又は縦列）に沿った電極の中心間の間隔と定義される。
【００７４】
［００９４］図７Ａは、本書記載の原理に則った一例による、投影型容量性タッチセンサ７００の一部分の拡大斜視図を示す。投影型容量性タッチセンサ７００の図７Ａに示されている部分は、図６Ａに示す投影型容量性タッチセンサ６００の一部分でありうる。具体的には、その拡大斜視図に示されている部分は、投影型容量性タッチセンサ７００の一対の第２電極７２０を接続する、クロスオーバブリッジ７２２を含む。クロスオーバブリッジ７２２は、図示するように、一対の第１電極７１０の間の接続部を超えて渡り、かつ、接続部から電気的に絶縁されている。更に、図示するように、投影型容量性タッチセンサ７００は基板７０２上にある。
【００７５】
［００９５］図７Ａに示すように、第１電極７１０は、第１導体層の架橋され間隙を有する導体７３２か、又は単に、第１電極７１０の形状（例えば図６Ａに示すようなダイヤモンド形状）にパターニングされる、架橋され間隙を有する導体７３２を含む。更に、図７Ａに示すように、第２電極７２０及びクロスオーバブリッジ７２２は、架橋され間隙を有する導体７３２の一部分と、誘電体層７３４の一部分と、第２導体層７３６の一部分とを含む、スタック又は層を備える。投影型容量性タッチセンサ７００は、上述の回路製造の方法３００に従って製造されうる。具体的には、例えば、架橋され間隙を有する導体７３２と、誘電体層７３４と、第２導体層７３６とは、実質的に、図３のマルチレベルマスク回路製造の方法３００に従って製造された、図４Ａから図４Ｄに示す多層回路４００の第１導体層４３０と、誘電体層４４０と、第２導体層４２０とにそれぞれ類似しうる。更に、様々な例によれば、第２電極７２０の第２導体７３６の下の、下にある架橋され間隙を有する導体７３２の一部分の間隙のうちのいくつかが、下にある架橋され間隙を有する導体７３２’のその部分が第１電極７１０の架橋され間隙を有する導体７３２の残部から電気的に絶縁されることを、確実にする。
【００７６】
［００９６］図７Ｂは、本書記載の原理に則った一例による、図７Ａに図示した投影型容量性タッチセンサ７００の一部分の平面図を示す。例えば、第１電極７１０を作るために使用される架橋され間隙を有する導体層７３２の周期的ブリッジ７３８のピッチＨは、架橋され間隙を有する導体層７３２の中のトレースの共通の側の、ブリッジ７３８の間の中心間の間隔と定義されうる。更に、第２電極７２０の間のクロスオーバブリッジ７２２の幅は、図７Ｂに示すように、Ｃと定義されうる。ピッチＨが接続部の幅Ｃの約２倍を上回る場合に、電気的絶縁が提供されうる。例えば、ピッチＨは幅Ｃの３倍でありうる。
【００７７】
［００９７］様々な例によれば、周期的ブリッジのピッチＨは、第１電極のピッチＰの約２分の１を下回りうる。第１電極のピッチＰの約２分の１を下回る周期的ブリッジのピッチＨは、例えば、第１電極の中の実質的な電気的接続性を提供しうる。いくつかの例においては、周期的ブリッジのピッチＨは、第１電極のピッチＰの約４分の１を下回る。いくつかの例においては、周期的ブリッジのピッチＨは、電極のピッチＰを大幅に下回るが、接続部の幅Ｃの約２倍を上回る。いくつかの例においては、周期的ブリッジのピッチＨは、電気的絶縁を提供するために、可能な限り小さいが、それでも、接続部の幅Ｃよりも十分に大きくなるよう選ばれる。
【００７８】
［００９８］本書記載の原理のいくつかの例によれば、回路製造システムが提供される。回路製造システムは、投影型容量性タッチセンサ、例えばセンサ６００又は７００などであるがそれらだけに限定されない、多層回路を製造するために使用されうる。いくつかの例においては、回路製造システムは、上述の回路製造の方法１００に従って多層回路２００などの回路を製造するために使用されうる。いくつかの例においては、製造された回路は、全体的に基板の単一の側の上に製造された、投影型容量性タッチセンサでありうる。
【００７９】
［００９９］図８は、本書記載の原理に則った一例による、回路製造システム８００を示す。図示するように、回路製造システム８００は、マルチレベルマスクアプリケータ８１０を備える。マルチレベルマスクアプリケータ８１０は、第１導体層などの基板上の材料層に、マルチレベルマスクを適用するよう構成される。いくつかの例においては、マルチレベルマスクアプリケータ８１０は、上述の回路製造の方法１００のマルチレベルマスク２１０を適用１１０するために使用される。記述を単純化するために、図８の回路製造システム８００は、マルチレベルマスク回路製造の方法１００と、図１及び図２Ａから図２Ｇとを参照して、下記で説明される。
【００８０】
［０１００］具体的には、マルチレベルマスクアプリケータ８１０によって適用されるマルチレベルマスクは、第１導体層の一部分を露出させうる。マルチレベルマスクは、回路製造の方法１００に関連して上述したように、第２レベルよりも薄い第１レベルを含む。いくつかの例においては、マルチレベルマスクアプリケータ８１０は、マルチレベルマスクを適用するために、インプリントリソグラフィを用いるよう構成されうる。インプリントリソグラフィは、例えばインシトゥ（その場）に多層マスクを形成するよう構成されうる。
【００８１】
［０１０１］回路製造システム８００は、第１エッチングサブシステム８２０を更に備える。第１エッチングサブシステム８２０は、第１導体層のマルチレベルマスクによって露出された部分をエッチング及び除去するよう構成される。更に、エッチングサブシステム８２０は、マルチレベルマスクの周縁部においてアンダーカットを提供するよう構成される。いくつかの例によれば、第１エッチングサブシステム８２０によって提供されるエッチング及びアンダーカットは、回路製造の方法１００に関連して上述したエッチング１２０と実質的に類似しうる。
【００８２】
［０１０２］回路製造システム８００は、堆積サブシステム８３０を更に備える。堆積サブシステム８３０は、マルチレベルマスク及び基板のあらゆる露出された部分の上に、第２導体層を堆積させるよう構成される。いくつかの例においては、堆積サブシステム８３０による堆積は、方法１００に関連して上述した第２導体層を堆積させること１３０と、実質的に類似している。具体的には、堆積サブシステム８３０は、マルチレベルマスクの上の実質的に共形的なコーティングとして、第２導体層を堆積させうる。
【００８３】
［０１０３］回路製造システム８００は、別のマスク材料で第２導体層の表面を覆うよう構成された、マスク材料アプリケータ８４０を更に備える。いくつかの例によれば、他のマスク材料で第２導体の表面を覆うことは、回路製造の方法１００に関連して上述した第２導体層の表面を覆うこと１４２と、実質的に類似している。具体的には、マスク材料アプリケータ８４０によって使用される他のマスク材料は、いくつかの例によれば、液体形態でありうる。更に、マスク材料アプリケータ８４０によって作製された、結果として得られる他のマスク層（例えば図２Ｄの他のマスク２４０）は、第２導体の表面を覆うために適用された後、実質的に平面になりうる。代替的には回路製造システム８００は、第２導体層上に実質的に平面のマスク層を実現するために、平坦化サブシステム（例えば化学研磨、機械研磨、又は化学機械研磨（ＣＭＰ））を更に備える。
【００８４】
［０１０４］回路製造システム８００は、マスク侵食サブシステム８５０を更に備える。マスク侵食サブシステム８５０は、第２導体の表面を覆う他のマスク材料を侵食させるよう構成される。具体的には、他のマスク材料は、第２導体層のマルチレベルマスクの上にある部分を露出させるために、マスク侵食サブシステム８５０によって侵食される。いくつかの例においては、第２導体層の露出された部分は、マルチレベルマスクの第２レベルの上にある部分である（例えば図２Ｅを参照のこと）。いくつかの例においては、マスク侵食サブシステム８５０は、プラズマエッチシステムを含む。いくつかの例においては、マスク侵食サブシステム８５０は、回路製造の方法１００に関連して上述したような他のマスクを侵食させること１４４と実質的に類似している、マスク侵食を提供する。
【００８５】
［０１０５］回路製造システム８００は、第２エッチングサブシステム８６０を更に備える。第２エッチングサブシステム８６０は、様々な例によれば、第２導体層の露出された部分をエッチング及び除去するよう構成される。いくつかの例においては、第２エッチングサブシステム８６０は、上述の回路製造の方法１００におけるエッチング１４６と実質的に類似している、第２導体層のエッチング及び除去を提供しうる。いくつかの例においては、第１エッチングサブシステム８２０は、第２エッチングサブシステム８６０でもあり、上述の第１導体層に加えて、第２導体層の露出された部分のエッチング及び除去を実行するよう構成される。
【００８６】
［０１０６］上述のように、回路製造システム８００は、上述の投影型容量性タッチセンサのような容量性タッチセンサを製造するために使用されうる。これらの例においては、第２導体層の、マルチレベルマスクの第１レベル上の、堆積サブシステム８３０によって堆積された部分は、第１導体層の一部分の上方に、その部分から絶縁されたクロスオーバブリッジを形成するよう構成されうる。クロスオーバブリッジは、様々な例によれば、一対の第２電極を相互接続させ、かつ、投影型容量性タッチセンサの一対の第１電極の間の相互接続部を超えて渡るよう構成されうる。
【００８７】
［０１０７］残留するマルチレベルマスクの除去により、第１電極の対の間の相互接続部の上方に浮くように、クロスオーバブリッジ（例えば図２Ｇのクロスオーバブリッジ２６０）が提供される。例えば、図６Ａ及び図６Ｂに示す投影型容量性タッチセンサ６００は、回路製造システム８００を使用して製造されうる。更に、回路製造システム８００を使用して製造された投影型容量性タッチセンサは、例えば図５に示すように、第１導体層の架橋され間隙を有する導体を含みうる。
【００８８】
［０１０８］ゆえに、マルチレベルマスクを用いる、回路製造の方法、回路製造システム、及び投影型容量性タッチセンサの例が説明された。上述の例は、本書記載の原理を表す多くの具体例のうちのいくつかを例示しているに過ぎないと、理解すべきである。当業者が、以下の特許請求の範囲によって画定される範囲から逸脱することなく、多数の他の構成を容易に考案可能であることは、明らかである。
【図１】
0006370883.tif 000002
【図２Ａ】
0006370883.tif 000003
【図２Ｂ】
0006370883.tif 000004
【図２Ｃ】
0006370883.tif 000005
【図２Ｄ】
0006370883.tif 000006
【図２Ｅ】
0006370883.tif 000007
【図２Ｆ】
0006370883.tif 000008
【図２Ｇ】
0006370883.tif 000009
【図３】
0006370883.tif 000010
【図４Ａ】
0006370883.tif 000011
【図４Ｂ】
0006370883.tif 000012
【図４Ｃ】
0006370883.tif 000013
【図４Ｄ】
0006370883.tif 000014
【図５】
0006370883.tif 000015
【図６Ａ】
0006370883.tif 000016
【図６Ｂ】
0006370883.tif 000017
【図７Ａ】
0006370883.tif 000018
【図７Ｂ】
0006370883.tif 000019
【図８】
0006370883.tif 000020