(57)【特許請求の範囲】
【請求項１】
入力電圧を増幅して得た出力電圧を出力ラインを介して送出する差動増幅器であって、
夫々が、第１の入力端に供給された電圧と第２の入力端に供給された電圧との差分値に対応した電圧を第１ラインに生成する第１及び第２の差動部と、
前記第１及び第２差動部各々の前記第１ライン同士を接続する駆動ラインと、
前記駆動ラインの電圧に基づいて前記出力電圧を生成する出力トランジスタと、
前記入力電圧を前記第１の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第１の差動部の前記第２の入力端に供給する通常接続と、前記入力電圧を前記第１の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、のうちのいずれか１の接続を行う第１の接続スイッチと、
前記入力電圧を前記第２の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第２の入力端に供給する通常接続と、前記入力電圧を前記第２の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、前記入力電圧を前記第２の差動部の前記第２の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第１の入力端に供給するチョッピング接続とのうちのいずれか１の接続を行う第２の接続スイッチと、
前記第１の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第１のオフセット値とする第１処理と、前記第２の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第２のオフセット値とする第２処理と、前記第１及び第２のオフセット値が互いに異なる極性である場合には前記第１及び第２の接続スイッチを前記通常接続に設定する一方、前記第１及び第２のオフセット値が同一極性である場合には前記第１の接続スイッチを前記通常接続に設定すると共に前記第２の接続スイッチを前記チョッピング接続に設定する第３処理とを実行する制御部と、を有することを特徴とする差動増幅器。
【請求項２】
オン状態時には前記出力ラインと負荷とを電気的に接続し、オフ状態時には前記出力ラインと前記負荷との電気的接続を遮断する出力スイッチを有し、
前記制御部は、前記第１処理及び前記第２処理を実行している間だけ前記出力スイッチを前記オフ状態に設定することを特徴とする請求項１記載の差動増幅器。
【請求項３】
前記制御部は、前記第１のオフセット値の極性を示す情報を保持する第１のラッチ、及び前記第２のオフセット値の極性を示す情報を保持する第２のラッチを含むことを特徴とする請求項１又は２記載の差動増幅器。
【請求項４】
前記制御部は、所定のオフセット処理期間毎に、前記第１処理、前記第２処理、及び前記第３処理を順次実行することを特徴とする請求項１〜３のいずれか１に記載の差動増幅器。
【請求項５】
前記制御部は、電源投入時点にのみ、前記第１処理、前記第２処理、及び前記第３処理を順次実行することを特徴とする請求項１〜３のいずれか１に記載の差動増幅器。
【請求項６】
映像データ信号に基づく各画素の輝度レベルに対応した階調電圧の各々を個別に増幅して得た出力電圧の各々を表示デバイスの各データラインに印加する複数の差動増幅器を含む表示ドライバであって、
前記差動増幅器の各々は、
夫々が、第１の入力端に供給された電圧と第２の入力端に供給された電圧との差分値に対応した電圧を第１ラインに生成する第１及び第２の差動部と、
前記第１及び第２差動部各々の前記第１ライン同士を接続する駆動ラインと、
前記駆動ラインの電圧に基づいて前記出力電圧を生成する出力トランジスタと、
前記階調電圧を前記第１の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第１の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第１の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、のうちのいずれか１の接続を行う第１の接続スイッチと、
前記階調電圧を前記第２の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第２の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、前記階調電圧を前記第２の差動部の前記第２の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第１の入力端に供給するチョッピング接続とのうちのいずれか１の接続を行う第２の接続スイッチと、
前記第１の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第１のオフセット値とする第１処理と、前記第２の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第２のオフセット値とする第２処理と、前記第１及び第２のオフセット値が互いに異なる極性である場合には前記第１及び第２の接続スイッチを前記通常接続に設定する一方、前記第１及び第２のオフセット値が同一極性である場合には前記第１の接続スイッチを前記通常接続に設定すると共に前記第２の接続スイッチを前記チョッピング接続に設定する第３処理とを実行する制御部と、を有することを特徴とする表示ドライバ。
【請求項７】
オン状態時には前記出力ラインと前記表示デバイスの前記データラインとを電気的に接続し、オフ状態時には前記出力ラインと前記データラインとの電気的接続を遮断する出力スイッチを有し、
前記制御部は、前記第１処理及び前記第２処理を実行している間だけ前記出力スイッチを前記オフ状態に設定することを特徴とする請求項６記載の表示ドライバ。
【請求項８】
前記制御部は、前記第１のオフセット値の極性を示す情報を保持する第１のラッチ、及び前記第２のオフセット値の極性を示す情報を保持する第２のラッチを含むことを特徴とする請求項６又は７記載の表示ドライバ。
【請求項９】
前記制御部は、前記映像データ信号中における互いに隣接するフレーム間に設けられているブランク期間毎に、そのブランク期間内において前記第１処理、前記第２処理、及び前記第３処理を順次実行することを特徴とする請求項６〜８のいずれか１に記載の表示ドライバ。
【請求項１０】
前記制御部は、電源投入時点にのみ、前記第１処理、前記第２処理、及び前記第３処理を順次実行することを特徴とする請求項６〜８のいずれか１に記載の表示ドライバ。
【請求項１１】
映像データ信号に基づく各画素の輝度レベルに対応した階調電圧の各々を個別に増幅して得た出力電圧の各々を表示デバイスの各データラインに印加する複数の差動増幅器を含む表示ドライバであって、
前記差動増幅器の各々は、
夫々が、第１の入力端に供給された電圧と第２の入力端に供給された電圧との差分値に対応した電圧を第１ラインに生成する第１及び第２の差動部と、
前記第１及び第２差動部各々の前記第１ライン同士を接続する駆動ラインと、
前記駆動ラインの電圧に基づいて前記出力電圧を生成する出力トランジスタと、
前記階調電圧を前記第１の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第１の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第１の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、のうちのいずれか１の接続を行う第１の接続スイッチと、
前記階調電圧を前記第２の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第２の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、前記階調電圧を前記第２の差動部の前記第２の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第１の入力端に供給するチョッピング接続とのうちのいずれか１の接続を行う第２の接続スイッチと、を有し、
前記差動増幅器の各々に対して、前記第１の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第１のオフセット値とする第１処理と、前記第２の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第２のオフセット値とする第２処理と、前記第１及び第２のオフセット値が互いに異なる極性である場合には前記第１及び第２の接続スイッチを前記通常接続に設定する一方、前記第１及び第２のオフセット値が同一極性である場合には前記第１の接続スイッチを前記通常接続に設定すると共に前記第２の接続スイッチを前記チョッピング接続に設定する第３処理とを実行する制御部を有することを特徴とする表示ドライバ。
【請求項１２】
前記差動増幅器の各々は、オン状態時には前記出力ラインと前記表示デバイスの前記データラインとを電気的に接続し、オフ状態時には前記出力ラインと前記データラインとの電気的接続を遮断する出力スイッチを有し、
前記制御部は、前記第１処理及び前記第２処理を実行している間だけ前記差動増幅器各々の前記出力スイッチを前記オフ状態に設定することを特徴とする請求項１１記載の表示ドライバ。
【請求項１３】
前記制御部は、前記第１のオフセット値の極性を示す情報を保持する第１のラッチ、及び前記第２のオフセット値の極性を示す情報を保持する第２のラッチを含むことを特徴とする請求項１１又は１２記載の表示ドライバ。
【請求項１４】
前記制御部は、前記映像データ信号中における互いに隣接するフレーム間に設けられているブランク期間毎に、そのブランク期間内において前記第１処理、前記第２処理、及び前記第３処理を順次実行することを特徴とする請求項１１〜１３のいずれか１に記載の表示ドライバ。
【請求項１５】
前記制御部は、電源投入時点にのみ、前記第１処理、前記第２処理、及び前記第３処理を順次実行することを特徴とする請求項１１〜１３のいずれか１に記載の表示ドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動増幅器、及びこの差動増幅器を含む表示ドライバに関する。
【背景技術】
【０００２】
表示パネルとしての例えば液晶表示パネルを駆動する表示ドライバには、入力映像信号によって表される輝度レベルに対応した電圧値を有する階調電圧を液晶表示パネルのデータラインに夫々印加する複数のアンプが設けられている。
【０００３】
このような表示ドライバ用のアンプとして、差動増幅器（オペアンプ）を用いたものが提案されている（例えば、特許文献１参照）。ところで、差動増幅器には、製造上のバラツキ等の影響によりオフセットが生じる。よって、表示ドライバ用のアンプとして差動増幅器を用いると、このオフセットにより表示画像が劣化するという問題があった。そこで、かかる表示ドライバでは、差動増幅器の反転入力端子及び非反転入力端子のうちの一方に入力電圧を供給し、他方に出力電圧を供給するにあたり、入力電圧及び出力電圧を夫々供給する入力端子（反転入力端子、非反転入力端子）を、所定周期毎に入れ換えるようにしている。これにより、長期的に眺めた際に出力電圧に含まれるオフセットの平均値が低くなるという、オフセットキャンセルが為される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１１−２４９６２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記したオフセットのキャンセル方法では、正極性のオフセットを含む出力電圧と、負極性のオフセットを含む出力電圧とが交互にそのまま出力されるので、その遷移周期によっては、オフセットが十分に平均化されない場合がある。従って、このようなオフセットキャンセル機能を有するアンプを採用した表示ドライバで表示パネルを駆動すると、表示画面にちらつき等の画質不良が生じる虞があった。
【０００６】
そこで、本発明は、画質不良を生じさせることなくオフセット低減を図ることが可能な差動増幅器及びこの差動増幅器を含む表示ドライバを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る差動増幅器は、入力電圧を増幅して得た出力電圧を出力ラインを介して送出する差動増幅器であって、夫々が、第１の入力端に供給された電圧と第２の入力端に供給された電圧との差分値に対応した電圧を第１ラインに生成する第１及び第２の差動部と、前記第１及び第２差動部各々の前記第１ライン同士を接続する駆動ラインと、前記駆動ラインの電圧に基づいて前記出力電圧を生成する出力トランジスタと、前記入力電圧を前記第１の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第１の差動部の前記第２の入力端に供給する通常接続と、前記入力電圧を前記第１の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、のうちのいずれか１の接続を行う第１の接続スイッチと、前記入力電圧を前記第２の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第２の入力端に供給する通常接続と、前記入力電圧を前記第２の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、前記入力電圧を前記第２の差動部の前記第２の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第１の入力端に供給するチョッピング接続とのうちのいずれか１の接続を行う第２の接続スイッチと、前記第１の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第１のオフセット値とする第１処理と、前記第２の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第２のオフセット値とする第２処理と、前記第１及び第２のオフセット値が互いに異なる極性である場合には前記第１及び第２の接続スイッチを前記通常接続に設定する一方、前記第１及び第２のオフセット値が同一極性である場合には前記第１の接続スイッチを前記通常接続に設定すると共に前記第２の接続スイッチを前記チョッピング接続に設定する第３処理とを実行する制御部と、を有する。
【０００８】
また、本発明に係る表示ドライバは、映像データ信号に基づく各画素の輝度レベルに対応した階調電圧の各々を個別に増幅して得た出力電圧の各々を表示デバイスの各データラインに印加する複数の差動増幅器を含む表示ドライバであって、前記差動増幅器の各々は、夫々が、第１の入力端に供給された電圧と第２の入力端に供給された電圧との差分値に対応した電圧を第１ラインに生成する第１及び第２の差動部と、前記第１及び第２差動部各々の前記第１ライン同士を接続する駆動ラインと、前記駆動ラインの電圧に基づいて前記出力電圧を生成する出力トランジスタと、前記階調電圧を前記第１の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第１の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第１の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、のうちのいずれか１の接続を行う第１の接続スイッチと、前記階調電圧を前記第２の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第２の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、前記階調電圧を前記第２の差動部の前記第２の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第１の入力端に供給するチョッピング接続とのうちのいずれか１の接続を行う第２の接続スイッチと、前記第１の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第１のオフセット値とする第１処理と、前記第２の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第２のオフセット値とする第２処理と、前記第１及び第２のオフセット値が互いに異なる極性である場合には前記第１及び第２の接続スイッチを前記通常接続に設定する一方、前記第１及び第２のオフセット値が同一極性である場合には前記第１の接続スイッチを前記通常接続に設定すると共に前記第２の接続スイッチを前記チョッピング接続に設定する第３処理とを実行する制御部と、を有する。
【０００９】
また、本発明に係る表示ドライバは、映像データ信号に基づく各画素の輝度レベルに対応した階調電圧の各々を個別に増幅して得た出力電圧の各々を表示デバイスの各データラインに印加する複数の差動増幅器を含む表示ドライバであって、前記差動増幅器の各々は、夫々が、第１の入力端に供給された電圧と第２の入力端に供給された電圧との差分値に対応した電圧を第１ラインに生成する第１及び第２の差動部と、前記第１及び第２差動部各々の前記第１ライン同士を接続する駆動ラインと、前記駆動ラインの電圧に基づいて前記出力電圧を生成する出力トランジスタと、前記階調電圧を前記第１の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第１の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第１の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、のうちのいずれか１の接続を行う第１の接続スイッチと、前記階調電圧を前記第２の差動部の前記第１の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第２の入力端に供給する通常接続と、前記階調電圧を前記第２の差動部の前記第１及び第２の入力端に供給するオフセット検出接続と、前記階調電圧を前記第２の差動部の前記第２の入力端に供給すると共に前記出力電圧を前記第２の差動部の前記第１の入力端に供給するチョッピング接続とのうちのいずれか１の接続を行う第２の接続スイッチと、を有し、前記差動増幅器の各々に対して、前記第１の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第１のオフセット値とする第１処理と、前記第２の接続スイッチを前記オフセット検出接続に設定した状態で得られた前記出力電圧を第２のオフセット値とする第２処理と、前記第１及び第２のオフセット値が互いに異なる極性である場合には前記第１及び第２の接続スイッチを前記通常接続に設定する一方、前記第１及び第２のオフセット値が同一極性である場合には前記第１の接続スイッチを前記通常接続に設定すると共に前記第２の接続スイッチを前記チョッピング接続に設定する第３処理とを実行する制御部を有する。
【発明の効果】
【００１０】
本発明においては、差動増幅器内に２つの差動部（第１差動部、第２差動部）を設け、第１差動部の出力と第２の差動部の出力とを加算することによってオフセット低減を図るにあたり、第１及び第２差動部各々のオフセットの極性が互いに異なる状態となるように接続の切替が為されるようになっている。
【００１１】
つまり、第１及び第２差動部各々のオフセットの極性が互いに異なる場合には、第１差動部及び第２差動部を共に通常の接続状態、つまり、入力電圧を第１及び第２差動部各々の第１入力端に供給し、出力電圧を第１及び第２差動部各々の第２入力端に供給する状態に設定する。これにより、第１及び第２差動部各々の出力同士が加算されることにより、オフセットの一部が相殺される。
【００１２】
一方、第１差動部のオフセットの極性と第２差動部のオフセットの極性とが同一である場合には、第１差動部を上記のような通常の接続状態とすると共に、第２差動部に対する接続を通常接続の状態からチョッピング接続に切り換える。つまり、第２差動部に対しては、その第１入力端に出力電圧を供給し、第２入力端に入力電圧を供給するように接続の切替が為される。これにより、第２差動部のオフセットの極性が反転するので、第１及び第２差動部の出力同士が加算されると、オフセットの一部が相殺されるようになる。
【００１３】
よって、本発明によれば、差動部に生じているオフセットがそのまま出力電圧に反映されてしまうことは無いので、画質不良を生じさせることなくオフセット低減を図ることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係る差動増幅器を含むデータドライバ１３を有する表示装置１０の構成を示すブロック図である。
【図２】映像データ信号ＶＤのフォーマットを示すタイムチャートである。
【図３】データドライバ１３の内部構成を示すブロック図である。
【図４】アンプＡＰ1の構成を示す回路図である。
【図５】接続スイッチＳＥ１、ＳＥ２各々の切り換え状態を示す図である。
【図６】差動部ＤＦ１、ＤＦ２各々の内部構成を示す回路図である。
【図７】制御部ＣＮＴが実行する処理（ＯＦＳ１、ＯＦＳ２、ＯＦＳＣ）を示す図である。
【図８】ＯＦＳ１、ＯＦＳ２及びＯＦＳＣ各々での制御内容を示す図である。
【図９】アンプＡＰ1における第１オフセット検出モードでの等価回路図である。
【図１０】アンプＡＰ1における第２オフセット検出モードでの等価回路図である。
【図１１】アンプＡＰ1における第１オフセットキャンセルモードでの等価回路図である。
【図１２】アンプＡＰ1における第２オフセットキャンセルモードでの等価回路図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００１６】
図１は、本発明に係る差動増幅器を含むデータドライバ１３を有する表示装置１０の構成を示すブロック図である。図１に示す表示装置１０は、駆動制御部１１、走査ドライバ１２、データドライバ１３、及び液晶又は有機ＥＬ等の表示パネルからなる表示デバイス２０から構成される。
【００１７】
表示デバイス２０には、夫々が２次元画面の水平方向に伸張するｍ個（ｍは２以上の自然数）の水平走査ラインＳ1〜Ｓmと、夫々が２次元画面の垂直方向に伸張するｎ個（ｎは２以上の自然数）のデータラインＤ1〜Ｄnとが形成されている。更に、水平走査ライン及びデータラインの各交叉部の領域、つまり図１において破線にて囲まれた領域には、画素を担う表示セルが形成されている。
【００１８】
駆動制御部１１は、入力映像信号ＶＳに基づき、各画素毎にその画素の輝度レベルを例えば８ビットで表す画素データＰＤの系列を生成し、この画素データＰＤの系列を含む映像データ信号ＶＤをデータドライバ１３に供給する。尚、映像データ信号ＶＤ中には、図２に示すように、１フレーム分の画素データＰＤの系列と、次の１フレーム分の画素データＰＤの系列との間に、少なくとも２水平走査期間以上の期間中を有するブランク期間ＢＰが設けられている。また、駆動制御部１１は、入力映像信号ＶＳから水平同期信号を検出しこれを走査ドライバ１２に供給する。
【００１９】
走査ドライバ１２は、駆動制御部１１から供給された水平同期信号に同期させて、水平走査パルスを生成し、これを表示デバイス２０の走査ラインＳ1〜Ｓm各々に順次、択一的に印加する。
【００２０】
図３は、表示ドライバとしてのデータドライバ１３の内部構成を示すブロック図である。図３に示すように、データドライバ１３は、データラッチ部１３１、階調電圧生成部１３２及び出力アンプ部１３３を含む。
【００２１】
データラッチ部１３１は、駆動制御部１１から供給された映像データ信号ＶＤに含まれる画素データＰＤの系列を順次取り込む。この際、データラッチ部１３１は、１水平走査ライン分（ｎ個）の画素データＰＤの取り込みが為される度に、ｎ個の画素データＰＤを画素データＱＤ1〜ＱＤnとして階調電圧生成部１３２に供給する。階調電圧生成部１３２は、データラッチ部１３１から供給された画素データＱＤ1〜ＱＤnを、夫々の輝度レベルに対応した電圧値を有する階調電圧Ｖ1〜Ｖnに変換して出力アンプ部１３３に供給する。
【００２２】
出力アンプ部１３３は、階調電圧Ｖ1〜Ｖnを夫々個別に増幅するアンプＡＰ1〜ＡＰnを有する。アンプＡＰ1〜ＡＰnは、階調電圧Ｖ1〜Ｖnを夫々個別に増幅したものを画素駆動電圧Ｇ1〜Ｇnとして表示デバイス２０のデータラインＤ1〜Ｄnに夫々供給する。尚、アンプＡＰ1〜ＡＰnは、夫々が同一の内部構成を有する差動増幅器である。
【００２３】
以下に、アンプＡＰ1〜ＡＰnのうちからＡＰ1を抜粋して、本発明に係る差動増幅器について説明する。
【００２４】
図４は、本発明に係る差動増幅器としてのアンプＡＰ1の内部構成を示す回路図である。図４に示すように、アンプＡＰ1は、接続スイッチＳＥ１及びＳＥ２、差動部ＤＦ１及びＤＦ２、出力トランジスタＱｂ、出力スイッチＳＷ、及び制御部ＣＮＴを含む。
【００２５】
接続スイッチＳＥ１及びＳＥ２各々の第１の入力端Ａは入力ラインＬＩＮに接続されており、接続スイッチＳＥ１及びＳＥ２各々の第２の入力端Ｂは出力ラインＬＯＴ（後述する）に接続されている。
【００２６】
接続スイッチＳＥ１は、制御部ＣＮＴから供給された接続設定信号ＳＤ１が図５に示すように［通常］を示す場合には、入力ラインＬＩＮを介して供給された階調電圧Ｖ1を出力端ＹＡを介して差動部ＤＦ１の第１の入力端Ｉ１に供給する。更に、接続設定信号ＳＤ１が［通常］を示す場合には、接続スイッチＳＥ１は、出力ラインＬＯＴを介して供給された出力電圧ＯＵＴを出力端ＹＢを介して差動部ＤＦ１の第２の入力端Ｉ２に供給する。
【００２７】
また、接続設定信号ＳＤ１が図５に示すように［オフセット検出］を示す場合には、接続スイッチＳＥ１は、上記した階調電圧Ｖ1を、出力端ＹＡ及びＹＢを夫々介して差動部ＤＦ１の入力端Ｉ１及びＩ２に供給する。
【００２８】
また、接続設定信号ＳＤ１が図５に示すように［チョッピング］を示す場合には、接続スイッチＳＥ１は、上記した階調電圧Ｖ1を出力端ＹＢを介して差動部ＤＦ１の第２の入力端Ｉ２に供給する。更に、接続設定信号ＳＤ１が［チョッピング］を示す場合には、接続スイッチＳＥ１は、上記した出力電圧ＯＵＴを出力端ＹＡを介して差動部ＤＦ１の第１の入力端Ｉ１に供給する。
【００２９】
接続スイッチＳＥ２は、制御部ＣＮＴから供給された接続設定信号ＳＤ２が図５に示すように［通常］を示す場合には、上記した階調電圧Ｖ1を出力端ＹＡを介して差動部ＤＦ２の第１の入力端Ｉ１に供給する。更に、接続設定信号ＳＤ２が［通常］を示す場合には、接続スイッチＳＥ２は、上記した出力電圧ＯＵＴを出力端ＹＢを介して差動部ＤＦ２の第２の入力端Ｉ２に供給する。
【００３０】
また、接続設定信号ＳＤ２が図５に示すように［オフセット検出］を示す場合には、接続スイッチＳＥ２は、上記した階調電圧Ｖ1を、出力端ＹＡ及びＹＢを夫々介して差動部ＤＦ２の入力端Ｉ１及びＩ２に供給する。
【００３１】
また、接続設定信号ＳＤ２が図５に示すように［チョッピング］を示す場合には、接続スイッチＳＥ２は、上記した階調電圧Ｖ1を出力端ＹＢを介して差動部ＤＦ２の第２の入力端Ｉ２に供給する。更に、接続設定信号ＳＤ１が［チョッピング］を示す場合には、接続スイッチＳＥ２は、上記した出力電圧ＯＵＴを出力端ＹＡを介して差動部ＤＦ２の第１の入力端Ｉ１に供給する。
【００３２】
差動部ＤＦ１及びＤＦ２は同一の内部構成、例えば図６に示す内部構成を有する。
【００３３】
図６に示すように、差動部ＤＦ１及びＤＦ２の各々は、ｎチャネルＭＯＳ（Metal-Oxide-Semiconductor）型のトランジスタＱ１、Ｑ２及びＱａと、ｐチャネルＭＯＳ型のトランジスタＱｃ及びＱｄを有する。
【００３４】
差動対を為すトランジスタＱ１及びＱ２各々のソース端子は、電流源としてのトランジスタＱａのドレイン端子に接続されている。トランジスタＱａのゲート端子には差動部駆動用のバイアス電圧Ｖｂｃが印加されており、そのソース端子には接地電圧Ｖｓｓ（例えば０ボルト）が印加されている。
【００３５】
トランジスタＱ１のドレイン端子は、ラインＬ１を介してトランジスタＱｃのドレイン端子及び出力端Ｙに接続されている。トランジスタＱ２のドレイン端子はラインＬ２を介してトランジスタＱｃのゲート端子と、トランジスタＱｄのドレイン端子及びゲート端子とに夫々接続されている。トランジスタＱｃ及びＱｄ各々のソース端子には電源電圧Ｖｄｄが印加されている。
【００３６】
差動対を為す一方のトランジスタＱ１のゲート端子は第１の入力端Ｉ１に接続されており、他方のトランジスタＱ２のゲート端子は第２の入力端Ｉ２に接続されている。
【００３７】
ここで、トランジスタＱ１は、入力端Ｉ１を介して供給された電圧に対応した電流Ｉ1をラインＬ１に流す。トランジスタＱ２は、入力端Ｉ２を介して供給された電圧に対応した電流Ｉ2をラインＬ２に流す。この際、電流源としてのトランジスタＱａは、バイアス電圧Ｖｂｃに基づき、ラインＬ１に流れる電流Ｉ1と、ラインＬ２に流れる電流Ｉ2とを合成した電流ＩOを生成する。よって、トランジスタＱ１及びＱ２は、ＩO＝Ｉ1＋Ｉ2の関係を満たすように、ラインＬ１及びＬ２に夫々電流Ｉ1及びＩ2を流す。
【００３８】
上記した構成により、差動部ＤＦ１及びＤＦ２の各々は、入力端Ｉ１を介して供給された電圧と入力端Ｉ２を介して供給された電圧との差分値に対応した電圧値をラインＬ１上に生成する。
【００３９】
夫々が上記した構成からなる差動部ＤＦ１及びＤＦ２各々のラインＬ１は、出力端Ｙを介して駆動ラインＬＧに共通に接続されている。この際、差動部ＤＦ１及びＤＦ２各々のラインＬ１上に生成された電圧の各々が駆動ラインＬＧにおいて加算され、この加算された電圧値を有する出力電圧駆動信号ＰＧが出力トランジスタとしてのｐチャネルＭＯＳ型のトランジスタＱｂのゲート端子に供給される。
【００４０】
トランジスタＱｂのソース端子には電源電圧Ｖｄｄが印加されており、そのドレイン端子は出力ラインＬＯＴに接続されている。トランジスタＱｂは、ゲート端子に供給された出力電圧駆動信号ＰＧに基づく出力電流を出力ラインＬＯＴに送出する。これにより、出力ラインＬＯＴ上には、トランジスタＱｂが送出した出力電流に対応した電圧値を有する出力電圧ＯＵＴが生成される。この際、出力電圧ＯＵＴは、出力ラインＬＯＴを介して、接続スイッチＳＥ１及びＳＥ２各々の入力端Ｂ、制御部ＣＮＴ、及び出力スイッチＳＷに供給される。
【００４１】
出力スイッチＳＷは、制御部ＣＮＴから供給された出力スイッチ信号ＳＺがスイッチオフを示す場合にはオフ状態となる一方、スイッチオンを示す出力スイッチ信号ＳＺが供給された場合にはオン状態となる。出力スイッチＳＷはオン状態時には、出力ラインＬＯＴと、負荷としての表示デバイス２０のデータラインＤ1とを電気的に接続することにより、上記した出力電圧ＯＵＴを画素駆動電圧Ｇ1として、このデータラインＤ1に供給する。一方、オフ状態時には、出力スイッチＳＷは、出力ラインＬＯＴとデータラインＤ1との電気的接続を遮断する。これにより、データラインＤ1はハイインピーダンス状態となる。
【００４２】
制御部ＣＮＴは、差動対ＤＦ１におけるオフセット値を示す第１のオフセット情報Ｆ１（後述する）を保持するラッチＬＣ１、及び差動対ＤＦ２におけるオフセット値を示す第２のオフセット情報Ｆ２（後述する）を保持するラッチＬＣ２を含む。
【００４３】
制御部ＣＮＴは、図２に示す映像データ信号ＶＤ中において互いに隣接するフレーム同士の間に設けられているブランク期間ＢＰ内で、図７に示す第１オフセット検出処理ＯＦＳ１、第２オフセット検出処理ＯＦＳ２、及びオフセットキャンセル処理ＯＦＳＣを順次実行する。
【００４４】
先ず、第１オフセット検出処理ＯＦＳ１では、制御部ＣＮＴは、図８に示すように、スイッチオフを示す出力スイッチ信号ＳＺを出力スイッチＳＷに供給する。更に、第１オフセット検出処理ＯＦＳ１では、制御部ＣＮＴは、図８に示すように［オフセット検出］を示す接続設定信号ＳＤ１を接続スイッチＳＥ１に供給すると共に、［通常］を示す接続設定信号ＳＤ２を接続スイッチＳＥ２に供給する。
【００４５】
上記した第１オフセット検出処理ＯＦＳ１により、アンプＡＰ1は、等価的に図９に示すような接続状態となる（第１オフセット検出モード）。第１オフセット検出モードでは、差動対ＤＦ１の入力端Ｉ１及びＩ２には共に階調電圧Ｖ1が供給される。これにより、差動対ＤＦ１の出力値はこの差動対ＤＦ１のオフセット値を表すものとなる。よって、差動対ＤＦ２の出力値に拘わらず、駆動ラインＬＧには差動対ＤＦ１のオフセット値に対応した電圧が生成される。また、この際、図９に示すように、アンプＡＰ1の出力ラインＬＯＴは表示デバイス２０のデータラインＤ1と電気的に遮断されているので、差動対ＤＦ１のオフセット値を反映させた出力電圧ＯＵＴが出力ラインＬＯＴを介して制御部ＣＮＴに供給される。これにより、制御部ＣＮＴのラッチＬＣ１は、出力電圧ＯＵＴにて表される差動対ＤＦ１のオフセット値を取り込む。
【００４６】
制御部ＣＮＴは、上記した第１オフセット検出処理ＯＦＳ１の動作を１水平走査期間に亘り実行する。その結果、１水平走査期間の経過直前にラッチＬＣ１に取り込まれたオフセット値が、第１のオフセット情報Ｆ１としてラッチＬＣ１に保持される。
【００４７】
従って、第１オフセット検出処理ＯＦＳ１により、差動対ＤＦ１のオフセット値が検出されるのである。
【００４８】
第１オフセット検出処理ＯＦＳ１の実行後、引き続き、制御部ＣＮＴは、図７に示す第２オフセット検出処理ＯＦＳ２を実行する。
【００４９】
第２オフセット検出処理ＯＦＳ２では、制御部ＣＮＴは、図８に示すように、スイッチオフを示す出力スイッチ信号ＳＺを出力スイッチＳＷに供給する。更に、第２オフセット検出処理ＯＦＳ２では、制御部ＣＮＴは、図８に示すように、［通常］を示す接続設定信号ＳＤ１を接続スイッチＳＥ１に供給すると共に、［オフセット検出］を示す接続設定信号ＳＤ２を接続スイッチＳＥ２に供給する。
【００５０】
上記した第２オフセット検出処理ＯＦＳ２により、アンプＡＰ1は、等価的に図１０に示すような接続状態となる（第２オフセット検出モード）。第２オフセット検出モードでは、差動対ＤＦ２の入力端Ｉ１及びＩ２には共に階調電圧Ｖ1が供給される。これにより、差動対ＤＦ２の出力値はこの差動対ＤＦ２のオフセット値を表すものとなる。よって、差動対ＤＦ１の出力値に拘わらず、駆動ラインＬＧには差動対ＤＦ２のオフセット値に対応した電圧が生成される。また、この際、図１０に示すように、アンプＡＰ1の出力ラインＬＯＴは表示デバイス２０のデータラインＤ1と電気的に遮断されているので、差動対ＤＦ２のオフセット値を反映させた出力電圧ＯＵＴが出力ラインＬＯＴを介して制御部ＣＮＴに供給される。これにより、制御部ＣＮＴのラッチＬＣ２は、出力電圧ＯＵＴにて表される差動対ＤＦ２のオフセット値を取り込む。
【００５１】
制御部ＣＮＴは、上記した第２オフセット検出処理ＯＦＳ２の動作を１水平走査期間に亘り実行する。その結果、１水平走査期間の経過直前にラッチＬＣ２に取り込まれたオフセット値が、第２のオフセット情報Ｆ２としてラッチＬＣ２に保持される。
【００５２】
従って、第２オフセット検出処理ＯＦＳ２により、差動対ＤＦ２のオフセット値が検出されるのである。
【００５３】
第２オフセット検出処理ＯＦＳ２の実行後、引き続き、制御部ＣＮＴは、図７に示すオフセットキャンセル処理ＯＦＳＣを実行する。
【００５４】
オフセットキャンセル処理ＯＦＳＣでは、制御部ＣＮＴは、図８に示すように、スイッチオンを示す出力スイッチ信号ＳＺを出力スイッチＳＷに供給する。更に、オフセットキャンセル処理ＯＦＳＣでは、制御部ＣＮＴは、図８に示すように、［通常］を示す接続設定信号ＳＤ１を接続スイッチＳＥ１に供給する。
【００５５】
尚、オフセットキャンセル処理ＯＦＳＣでは、制御部ＣＮＴは、ラッチＬＣ１及びＬＣ２に保持されているオフセット情報Ｆ１及びＦ２に基づき、接続設定信号ＳＤ２の内容を決定する。
【００５６】
すなわち、図８に示すように、オフセット情報Ｆ１及びＦ２によって表される差動対ＤＦ１及びＤＦ２各々のオフセット値が互いに異なる極性の場合には、制御部ＣＮＴは、［通常］を示す接続設定信号ＳＤ２を接続スイッチＳＥ２に供給する。これにより、アンプＡＰ1は、等価的に図１１に示すような接続状態となる（第１オフセットキャンセルモード）。
【００５７】
第１オフセットキャンセルモードでは、差動対ＤＦ１及びＤＦ２各々の入力端Ｉ１には入力電圧としての階調電圧Ｖ1が供給され、差動対ＤＦ１及びＤＦ２各々の入力端Ｉ２には出力電圧ＯＵＴが供給される。これにより、差動対ＤＦ１及びＤＦ２が夫々ボルテージフォロワとして動作し、これら差動対ＤＦ１及びＤＦ２各々の出力値を加算したものが出力電圧駆動信号ＰＧとしてトランジスタＱｂのゲート端子に供給される。
【００５８】
この際、第１オフセットキャンセルモードを実行する条件は、その直前のオフセット検出処理（ＯＦＳ１、ＯＦＳ２）にて検出された差動対ＤＦ１及びＤＦ２各々のオフセット値の極性が互いに異なっていることである。
【００５９】
よって、第１オフセットキャンセルモードによれば、差動対ＤＦ１及びＤＦ２各々の出力値が加算されることにより、夫々に生じているオフセットの一部が相殺され、その分だけオフセットが低減するという、オフセットキャンセルが為される。
【００６０】
一方、図８に示すように、オフセット情報Ｆ１及びＦ２によって表される差動対ＤＦ１及びＤＦ２各々のオフセット値が同一極性の場合には、制御部ＣＮＴは、［チョッピング］を示す接続設定信号ＳＤ２を接続スイッチＳＥ２に供給する。これにより、アンプＡＰ1は、等価的に図１２に示すような接続状態となる（第２オフセットキャンセルモード）。
【００６１】
第２オフセットキャンセルモードでは、差動対ＤＦ１の入力端Ｉ１には入力電圧としての階調電圧Ｖ1が供給され、差動対ＤＦ１の入力端Ｉ２には出力電圧ＯＵＴが供給される。一方、差動対ＤＦ２の入力端Ｉ１には出力電圧ＯＵＴが供給され、差動対ＤＦ２の入力端Ｉ２には入力電圧としての階調電圧Ｖ1が供給される。つまり、差動対ＤＦ２に対しては、その直前まで入力端Ｉ１に供給していた階調電圧Ｖ1に代えて出力電圧ＯＵＴを入力端Ｉ１に供給すると共に、その直前まで入力端Ｉ２に供給していた出力電圧ＯＵＴに代えて階調電圧Ｖ1を入力端Ｉ２に供給するのである。要するに、第２オフセットキャンセルモードでは、差動対ＤＦ２に対して、オフセット検出処理（ＯＦＳ１、ＯＦＳ２）の直前の段階で入力端Ｉ１及びＩ２に夫々供給していた電圧を相互に入れ換えるのである。これにより、差動対ＤＦ１及びＤＦ２は夫々ボルテージフォロワとして動作し、これら差動対ＤＦ１及びＤＦ２各々の出力値を加算したものが出力電圧駆動信号ＰＧとしてトランジスタＱｂのゲート端子に供給される。
【００６２】
ここで、第２オフセットキャンセルモードを実行する条件は、その直前のオフセット検出処理（ＯＦＳ１、ＯＦＳ２）にて検出された差動対ＤＦ１及びＤＦ２各々のオフセットの極性が同一となっていることである。よって、このような状態で差動対ＤＦ１及びＤＦ２各々の出力値が加算されると全体のオフセット量が増加してしまう。そこで、第２オフセットキャンセルモードでは、差動対ＤＦ１及びＤＦ２のうちのＤＦ２に対してその入力端Ｉ１及びＩ２に夫々供給していた電圧を入れ換えることにより、ＤＦ２のオフセットの極性を強制的にＤＦ１のオフセットの極性と異ならせるのである。
【００６３】
よって、第２オフセットキャンセルモードによれば、差動対ＤＦ１及びＤＦ２各々の出力値が加算されることによって夫々に生じているオフセットの一部が相殺され、その分だけオフセットが低減するという、オフセットキャンセルが為される。
【００６４】
以上のように、本発明に係る差動増幅器としてのアンプＡＰ1は、図４に示すように、第１及び第２の差動部（ＤＦ１、ＤＦ２）、駆動ライン（ＬＧ）、出力トランジスタ（Ｑｂ）、第１の接続スイッチ（ＳＥ１）、第２の接続スイッチ（ＳＥ２）及び制御部（ＣＮＴ）を有する。第１及び第２の差動部は、夫々が第１の入力端（Ｉ１）に供給された電圧と第２の入力端（Ｉ２）に供給された電圧との差分値に対応した電圧を第１ライン（Ｌ１）に生成する。出力トランジスタは、第１及び第２差動部各々の第１ラインに接続された駆動ラインの電圧に基づいて出力電圧を生成する。第１の接続スイッチは、入力電圧（Ｖ1）を第１の差動部の第１の入力端に供給すると共に出力電圧を第１の差動部の第２の入力端に供給する通常接続と、入力電圧を第１の差動部の第１及び第２の入力端に供給するオフセット検出接続と、のうちのいずれか１の接続を行う。第２の接続スイッチは、入力電圧を第２の差動部の第１の入力端に供給すると共に出力電圧を第２の差動部の第２の入力端に供給する通常接続と、入力電圧を第２の差動部の第１及び第２の入力端に供給するオフセット検出接続と、入力電圧を第２の差動部の第２の入力端に供給すると共に出力電圧を第２の差動部の第１の入力端に供給するチョッピング接続とのうちのいずれか１の接続を行う。
【００６５】
制御部は、先ず、第１の接続スイッチをオフセット検出接続に設定した状態で得られた出力電圧を第１のオフセット値とする第１処理（ＯＦＳ１）を実行する。次に、制御部は、第２の接続スイッチをオフセット検出接続に設定した状態で得られた出力電圧を第２のオフセット値とする第２処理（ＯＦＳ２）を実行する。そして、制御部は、第１及び第２のオフセット値が互いに異なる極性である場合には第１及び第２の接続スイッチを通常接続に設定する一方、第１及び第２のオフセット値が同一極性である場合には第１の接続スイッチを通常接続に設定すると共に第２の接続スイッチをチョッピング接続に設定する第３処理（ＯＦＳＣ）を実行する。
【００６６】
よって、かかる構成によれば、第１及び第２の差動部各々のオフセットの極性を互いに異なる状態に設定する接続切替が自動的に為されるので、第１及び第２の差動部の出力同士を接続することによってオフセットキャンセルが施された出力電圧を得ることが可能となる。従って、表示ドライバのアンプとして図４に示す差動増幅器を採用すれば、正極性オフセットを含む出力電圧と、負極性オフセットを含む出力電圧とが交互に出力される従来のアンプを採用した場合に比べて、オフセットに起因する画質不良を低減させることが可能となる。
【００６７】
尚、上記実施例では、各アンプＡＰ内に制御部ＣＮＴを設けるようにしているが、アンプＡＰの外部に制御部ＣＮＴを設け、単一の制御部ＣＮＴにて複数のアンプＡＰを夫々個別に制御するようにしても良い。つまり、データドライバ１３に設けられているアンプＡＰ1〜ＡＰnの各々から制御部ＣＮＴを省き、この制御部ＣＮＴをデータドライバ１３内のアンプＡＰ1〜ＡＰn以外の領域に形成する。この際、制御部ＣＮＴにて、アンプＡＰ1〜ＡＰn各々に対して、上記の第１オフセット検出処理ＯＦＳ１、第２オフセット検出処理ＯＦＳ２、及びオフセットキャンセル処理ＯＦＳＣを順次実行するのである。
【００６８】
これにより、アンプＡＰ1〜ＡＰnの各々内に制御部ＣＮＴを設けた構成に比して、データドライバ１３の装置規模を縮小化することが可能となる。
【００６９】
また、上記実施例において、ラッチＬＣ１（ＬＣ２）は、出力電圧ＯＵＴにて表されるＤＦ１（ＤＦ２）のオフセット値をオフセット情報Ｆ１（Ｆ２）として保持しているが、オフセット値の極性を示す情報をオフセット情報Ｆ１（Ｆ２）として保持するようにしても良い。例えば、オフセット値が負極性であれば論理レベル０（又は１）、正極性であれば論理レベル１（又は０）のオフセット情報Ｆ１（Ｆ２）をラッチＬＣ１（ＬＣ２）に保持するのである。かかる構成によれば、ラッチＬＣ１（ＬＣ２）として、１ビットのラッチを用いれば良いので、オフセット値自体を保持させる場合に比して装置規模を縮小化することが可能となる。
【００７０】
また、上記実施例において制御部ＣＮＴは、図２に示すブランク期間ＢＰ毎、つまりフレーム周期毎に、図７に示す第１オフセット検出処理ＯＦＳ１、第２オフセット検出処理ＯＦＳ２、及びオフセットキャンセル処理ＯＦＳＣを実行している。しかしながら、必ずしもフレーム周期毎にこれらＯＦＳ１、ＯＦＳ２及びＯＦＳＣによる一連の処理を実行する必要は無い。要するに、予め設定した所定のオフセット処理期間毎に、これらＯＦＳ１、ＯＦＳ２及びＯＦＳＣによる一連の処理を実行すれば良いのである。
【００７１】
また、これらＯＦＳ１、ＯＦＳ２及びＯＦＳＣによる一連の処理を、電源投入時においてのみ実行するようにしても良い。
【符号の説明】
【００７２】
１３              データドライバ
１３３            出力アンプ部
ＡＰ1〜ＡＰn      アンプ
ＣＮＴ            制御部
ＤＦ１、ＤＦ２    差動部
Ｑｂ              トランジスタ
ＳＥ１、ＳＥ２    接続スイッチ
ＳＷ              出力スイッチ
【図１】
0006370647.tif 000002
【図２】
0006370647.tif 000003
【図３】
0006370647.tif 000004
【図４】
0006370647.tif 000005
【図５】
0006370647.tif 000006
【図６】
0006370647.tif 000007
【図７】
0006370647.tif 000008
【図８】
0006370647.tif 000009
【図９】
0006370647.tif 000010
【図１０】
0006370647.tif 000011
【図１１】
0006370647.tif 000012
【図１２】
0006370647.tif 000013