(57)【特許請求の範囲】
【請求項１】
外郭の少なくとも一部が曲線区間を含み、データラインが連結される画素が配置される表示領域と、
前記表示領域外のベゼル領域に配置され、イネーブル信号に応答して前記データラインにテスト電圧を供給するスイッチ素子と、
検査パッド部と前記スイッチ素子とを連結する検査配線を含み、
前記検査配線は、前記曲線区間に沿って、水平部と垂直部を有する階段形態で配置され、
前記スイッチ素子は、前記検査配線に沿って配置され、該検査配線の前記垂直部に平行な方向に互いに隣接して配置される第１及び第２のスイッチ素子を備え、
前記第１のスイッチ素子は、第１のデータラインと接続する第１のソース電極を備え、
前記第１のスイッチ素子の下部に配置される前記第２のスイッチ素子は、第２のデータラインと接続する第２のソース電極を備え、
前記第１のソース電極及び前記第２のソース電極は、前記垂直部に平行な同軸上に配置され、互いに接続されない、
表示装置。
【請求項２】
前記検査配線は、前記表示領域の下部に配置され、
前記スイッチ素子は、前記表示領域と前記検査配線との間で前記検査配線の前記垂直部に沿って配置される請求項１に記載の表示装置。
【請求項３】
前記第１及び第２のスイッチ素子は、前記第１及び第２のソース電極の一側に配置される第１のゲート電極及び第１のドレイン電極を共有することにより、同じイネーブル信号に応答して同じテスト電圧を各々前記第１のデータライン及び前記第２のデータラインに供給する請求項１に記載の表示装置。
【請求項４】
前記スイッチ素子は、前記第１のソース電極を共有する第３のスイッチ素子をさらに備え、
前記第３のスイッチ素子は、前記第１のスイッチ素子と異なるテスト電圧を前記第１のソース電極を介して前記第１のデータラインに供給する請求項３に記載の表示装置。
【請求項５】
前記第２のソース電極及び前記第２のデータラインは、リンクパターンで連結され、
前記リンクパターンは、前記第１のソース電極、前記第１のゲート電極、及び前記第１のドレイン電極と分離される金属層に配置される請求項３に記載の表示装置。
【請求項６】
前記リンクパターンは、前記第１のゲート電極を覆うゲート絶縁膜上に配置され、
前記第２のソース電極は、前記リンクパターンを覆う層間絶縁膜上に配置され、
前記リンクパターン及び前記第２のソース電極は、前記層間絶縁膜を貫通するコンタクトホールを介して接続される請求項５に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
情報化技術が発達するにつれてユーザと情報との間の連結媒体である表示装置の市場が大きくなっている。これにより、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：ＬＣＤ）、有機電界発光表示装置（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ  Ｄｉｓｐｌａｙ：ＯＬＥＤ）、電気泳動表示装置（Ｅｌｅｃｔｒｏ  Ｐｈｏｒｅｔｉｃ  Ｄｉｓｐｌａｙ；ＥＰＤ）、及びプラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ：ＰＤＰ）などのような平板表示パネルを用いる表示装置の使用が増加している。
【０００３】
前述した表示装置のうち、一部、例えば、液晶表示装置や有機電界発光表示装置には、マトリックス形態で配置された複数のサブピクセルを含む表示パネルと、表示パネルを駆動する駆動部とが備えられる。駆動部には、表示パネルにスキャン信号（または、ゲート信号）を供給するスキャン駆動部及び表示パネルにデータ信号を供給するデータ駆動部などが備えられる。上記のような表示装置は、電源供給部から出力された電源、並びにスキャン駆動部及びデータ駆動部からそれぞれ出力されたスキャン信号及びデータ信号に基づいて表示パネルが光を発光または透過させるようになることにより、特定映像を表示するようになる。
【０００４】
近年、携帯用表示装置の使用が増えており、特に、手首にはめることができるウェアラブル形態の表示装置が増加している。ウェアラブル表示装置は、表示パネルが円形、楕円形などの形状を有する異型表示パネルに基づいて実現されることもある（特許文献１）。異型表示パネルは、曲線形態を有することに対し、トランジスタ及び信号配線は、直線的にパータニングされるため、ベゼルを効率的に減らすためには、トランジスタ及び信号配線のアレイ構造を改善する必要がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１６−０８１０３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一観点に係る表示装置は、画素アレイ、スイッチ素子、及び検査配線を備える。表示領域は、外郭の少なくとも一部が曲線区間を含み、データラインが連結される画素が配置される。スイッチ素子は、表示領域外のベゼル領域に配置され、イネーブル信号に応答してデータラインにテスト電圧を供給する。検査配線は、検査パッド部とスイッチ素子とを連結し、曲線区間に沿って階段形態で配置される。スイッチ素子は、検査配線に沿って配置され、スイッチ素子は、互いに垂直方向に隣接して配置される第１及び第２のスイッチ素子を備える。
【発明の効果】
【０００７】
本発明によれば、外郭の少なくとも一部が曲線区間を含む表示領域を備える表示装置において、ベゼルを効率的に減らすことができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態に係る表示装置を示す図である。
【図２】図１に示された画素の一例を示す図である。
【図３】本発明の一実施形態に係る検査部のアレイ構造を示す図である。
【図４】検査部の形態によるベゼルの変化を示す図である。
【図５】検査部の形態によるベゼルの変化を示す図である。
【図６】検査部アレイの実施形態を示す平面図である。
【図７】図６に示された検査部におけるスイッチ素子の等価回路図である。
【図８】図６に示されたＩ−Ｉ’線に沿って取った切断面を示す断面図である。
【発明を実施するための形態】
【０００９】
以下、添付された図面を参照し、本発明に係る実施形態を詳細に説明する。明細書全体にわたって同じ参照符号は、実質的に同じ構成要素を意味する。以下の説明において、本発明と関連した公知機能あるいは構成に対する具体的な説明が本発明の要旨を不必要にそらすと判断される場合、その詳細な説明は省略するが、いわゆる当業者により理解されるものである。
【００１０】
図１は、本発明の一実施形態に係る表示装置を示す図である。
【００１１】
本発明の一実施形態に係る表示装置は、例えば円形表示パネルを含むものである。図１に示すように、本発明の一実施形態に係る表示装置は、表示パネル１００及び駆動回路ＤＩＣを備える。表示パネル１００は、画素が配置される画素アレイ領域ＡＡ及び画素アレイ領域ＡＡを囲むベゼルＢＺを備える。駆動回路ＤＩＣは、タイミングコントローラ、データ駆動部、及び電源供給部を備える。
【００１２】
表示パネル１００の画素アレイ領域ＡＡは、表示領域であり、例えば円形の形状を有する。なお、画素アレイ領域ＡＡは、円形の形状を有するものに限定されず、外郭の少なくとも一部が曲線区間を含むものであればよい。画素アレイ領域ＡＡには、図２に示されたような画素Ｐが形成される。それぞれの画素Ｐは、互いに直交するデータラインＤＬとゲートラインＧＬとが交差する領域に形成される。各画素Ｐは、ゲートラインＧＬとデータラインＤＬとに連結されたスイッチング素子ＳＷを介して供給されたスキャン信号に応答して動作し、データ電圧に対応する明るさで階調表現をする。画素Ｐの画素回路ＰＣ及びスイッチング素子ＳＷは、表示パネルの種類に応じて他の形態で実現されることができる。
【００１３】
駆動回路ＤＩＣは、ドライブＩＣに集積化されてベゼルＢＺに合着されることができる。駆動回路ＤＩＣは、タイミングコントローラ、データ駆動部を備えることができる。タイミングコントローラは、デジタルビデオデータＲＧＢを受信し、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネーブル信号（Ｄａｔａ  Ｅｎａｂｌｅ、ＤＥ）、メインクロックＣＬＫなどのタイミング信号を受信する。タイミングコントローラは、入力映像のデジタルデータをデータ駆動部に送信し、データ駆動部とゲート駆動部ＧＩＰとの動作タイミングを制御する。データ駆動部は、タイミングコントローラから供給されたデータタイミング制御信号に応答してビデオデジタルデータをサンプリングし、ガンマ基準電圧に対応してビデオデジタルデータをアナログデータ電圧に変換し、変換したアナログデータ電圧を出力する。電源供給部は、表示パネルに供給する高電位駆動電圧ＶＤＤ及び低電位駆動電圧ＶＳＳを生成する。電源供給部は、外部から供給された入力電源に基づいて、表示パネル１００に供給する電源ＶＤＤ、ＶＳＳだけでなく、ゲート駆動部ＧＩＰに供給するゲートハイ電圧ＶＧＨ及びゲートロー電圧ＶＧＬなどをも生成する。高電位駆動電圧ＶＤＤ及び低電位駆動電圧ＶＳＳは、画素回路ＰＣを駆動するための電圧である。
【００１４】
マルチプレクサＭＵＸは、駆動回路ＤＩＣと画素アレイ領域ＡＡとの間に配置され、駆動回路ＤＩＣから提供されるデータ電圧を複数のデータラインＤＬに分配する。
【００１５】
ゲート駆動部ＧＩＰは、ゲートタイミングイネーブル信号を用いてゲートパルスＧｏｕｔを出力する。ゲート駆動部ＧＩＰは、シフトレジスタ（を備える。シフトレジスタは、相互依存的に接続されたステージを備える。ステージは、スタートパルスに応答してゲートパルスを出力し始め、シフトクロックに従って出力をシフトする。ステージから順次出力される出力信号は、ゲートパルスとしてゲートラインに供給される。
【００１６】
検査部ＡＰは、オートープローブ検査過程に用いられ、画素アレイ領域ＡＡにテスト電圧を供給するスイッチ素子を備える。オートープローブ検査は、駆動回路が実装される前に基板に配置される各種信号配線の不良などを検査する工程である。検査部ＡＰには、テスト電圧などを供給するための検査パッド部ＰＡＤが接続される。検査部ＡＰ及び検査パッド部ＰＡＤは、表示領域以外のベゼル領域であるベゼルＢＺに配置される。
【００１７】
図３は、本発明の一実施形態に係る検査部ＡＰのアレイ構造を示す図である。
【００１８】
図３に示すように、検査部ＡＰは、スイッチ素子ＡＰＴｒ及び検査配線ＡＰ＿Ｌを備える。検査配線ＡＰ＿Ｌは、画素アレイ領域ＡＡの下部で、画素アレイ領域ＡＡの曲線区間に沿って階段形態で配置され、スイッチ素子ＡＰＴｒは、検査配線ＡＰ＿Ｌに沿って配置される。すなわち、検査配線ＡＰ＿Ｌは、水平部ＨＡと垂直部ＶＡとを有する。複数のスイッチ素子ＡＰＴｒは、画素アレイ領域ＡＡと検査配線ＡＰ＿Ｌとの間においてアレイ状に配置され、水平部ＨＡに沿って配置されるとともに、垂直部ＶＡに沿って配置される。
【００１９】
検査配線ＡＰ＿Ｌは、図６に示されたように、データ引込ラインＴＬ１、ＴＬ２、ＴＬ３及びイネーブル信号ラインＥｎＬ１、ＥｎＬ２、ＥｎＬ３を備える。検査配線ＡＰ＿Ｌは、画素アレイ領域ＡＡの曲線区間に沿って階段形態で配置される。検査配線ＡＰ＿Ｌのデータ引込ラインＴＬ１、ＴＬ２、ＴＬ３及びイネーブル信号ラインＥｎＬ１、ＥｎＬ２、ＥｎＬ３は、検査パッド部ＰＡＤに接続されている。検査配線ＡＰ＿Ｌは、検査パッド部ＰＡＤとスイッチ素子ＡＰＴｒとを連結する。
【００２０】
スイッチ素子ＡＰＴｒは、検査配線ＡＰ＿Ｌに沿って配列される。特に、スイッチ素子ＡＰＴｒは、少なくとも２つ以上の行で配置されるので、スイッチ素子ＡＰＴｒが配置される領域の境界は、階段形態で配置される。このように、階段形態で配置されるスイッチ素子ＡＰＴｒは、検査部ＡＰが配置される領域を減らすことができる。これを説明すれば、次のとおりである。
【００２１】
図４は、比較例として、円形の画素アレイに配置される直線形態の検査部を示す図である。図４のように、円形の画素アレイ領域ＡＡ終端に検査部ＡＰが直線形態で配置されれば、検査部ＡＰの対向する両終端と画素アレイ領域ＡＡとの間の間隔ｈ２は、検査部ＡＰの中心と画素アレイ領域ＡＡとの間の間隔ｈ１より大きい。すなわち、図４のような検査部ＡＰのアレイ構造は、検査部ＡＰの対向する両終端で不要にベゼルが大きくなる。
【００２２】
したがって、画素アレイ領域ＡＡと検査部ＡＰの対向する両終端との間の間隔を減らすためには、図５のように、検査部ＡＰの形態を画素アレイ領域ＡＡの曲線形態に対応するように配置することが有利である。検査配線ＡＰ＿Ｌが階段形態で実現されるとき、検査配線ＡＰ＿Ｌの水平方向の長さは、図３に示された垂直部ＶＡの幅ｄの長さの分だけ長くなる。その結果、図５に示された曲線形態の検査部ＡＰの水平方向の長さｌ２は、図４に示された直線形態の検査部ＡＰの水平方向の長さｌ１より長くなる。
【００２３】
これに対し、図３に示されたように、本発明の一実施形態に係る検査部ＡＰのアレイ構造は、スイッチ素子ＡＰＴｒのうち、少なくとも一対が垂直に隣接して配置されることにより、スイッチ素子ＡＰＴｒが配置される水平部ＨＡの長さを減らすことができる。その結果、垂直部ＶＡでの検査配線ＡＰ＿Ｌの幅ｄのために検査部ＡＰの水平方向の長さが増加することを防止できる。
【００２４】
図６は、本発明の一実施形態に係る検査部ＡＰのアレイ構造を示す平面図である。図７は、図６に示されたスイッチ素子のうち、垂直方向に配置されたスイッチ素子の等価回路図である。
【００２５】
図６及び図７に示すように、本発明の一実施形態に係る検査部ＡＰは、第１のイネーブル信号Ｅｎ１ないし第３のイネーブル信号Ｅｎ３によって各々動作する第１のスイッチ素子Ｔ１ないし第９のスイッチ素子Ｔ９を備える。
【００２６】
第１のスイッチ素子Ｔ１は、第１のゲート電極ＧＥ１、第１のドレイン電極ＤＥ１、及び第１のソース電極ＳＥ１を備える。第２のスイッチ素子Ｔ２は、第１のゲート電極ＧＥ１、第１のドレイン電極ＤＥ１、及び第２のソース電極ＳＥ２を備える。第３のスイッチ素子Ｔ３は、第２のゲート電極ＧＥ２、第２のドレイン電極ＤＥ２、及び第１のソース電極ＳＥ１を備える。第４のスイッチ素子Ｔ４は、第２のゲート電極ＧＥ２、第２のドレイン電極ＤＥ２、及び第２のソース電極ＳＥ２を備える。
【００２７】
第１のスイッチ素子Ｔ１及び第２のスイッチ素子Ｔ２は、第１のゲート電極ＧＥ１及び第１のドレイン電極ＤＥ１を共有する。そして、第３のスイッチ素子Ｔ３及び第４のスイッチ素子Ｔ４は、第２のゲート電極ＧＥ２及び第２のドレイン電極ＤＥ２を共有する。また、第１のスイッチ素子Ｔ１及び第３のスイッチ素子Ｔ３は、第１のソース電極ＳＥ１を共有する。第２のスイッチ素子Ｔ２及び第４のスイッチ素子Ｔ４は、第２のソース電極ＳＥ２を共有する。
【００２８】
第１のソース電極ＳＥ１及び第２のソース電極ＳＥ２は、同じ垂直軸に配置される。第１のソース電極ＳＥ１は、第１のデータラインＤＬ１と連結される。第２のソース電極ＳＥ２は、第１のリンクパターンＬＰ１を介して第５のデータラインＤＬ５と連結される。第１のゲート電極ＧＥ１は、第１のソース電極ＳＥ１の一側に配置される。第１のドレイン電極ＤＥ１は、第１のゲート電極ＧＥ１を挟んで第１のソース電極ＳＥ１と隣接して配置される。第２のゲート電極ＧＥ２は、第１のソース電極ＳＥ１の一側に配置される。第２のドレイン電極ＤＥ２は、第２のゲート電極ＧＥ２を挟んで第２のソース電極ＳＥ２と隣接して配置される。
【００２９】
第１のドレイン電極ＤＥ１は、第１のデータ引込ラインＴＬ１に連結され、第１のゲート電極ＧＥ１は、第２のイネーブル信号ラインＥｎＬに連結される。その結果、第１のスイッチ素子Ｔ１及び第２のスイッチ素子Ｔ２は、第２のイネーブル信号Ｅｎ２に応答して第１のテスト電圧Ｔｄａｔａ１を第１のデータラインＤＬ１と第５のデータラインＤＬ５とに供給する。
【００３０】
第２のドレイン電極ＤＥ２は、第２のデータ引込ラインＴＬ２に連結され、第２のゲート電極ＧＥ２は、第１のイネーブル信号ラインＥｎＬ１に連結される。その結果、第３のスイッチ素子Ｔ３及び第４のスイッチ素子Ｔ４は、第１のイネーブル信号Ｅｎ１に応答して第２のテスト電圧Ｔｄａｔａ２を第１のデータラインＤＬ１と第５のデータラインＤＬ５とに供給する。
【００３１】
第５のスイッチ素子Ｔ５は、第３のゲート電極ＧＥ３、第３のドレイン電極ＤＥ３、及び第３のソース電極ＳＥ３を備える。第６のスイッチ素子Ｔ６は、第３のゲート電極ＧＥ３、第３のドレイン電極ＤＥ３、及び第４のソース電極ＳＥ４を備える。第５のスイッチ素子Ｔ５及び第６のスイッチ素子Ｔ６は、第３のゲート電極ＧＥ３及び第３のドレイン電極ＤＥ３を共有する。
【００３２】
第３のソース電極ＳＥ３及び第４のソース電極ＳＥ４は、同じ垂直軸に配置される。第３のソース電極ＳＥ３は、第２のデータラインＤＬ２と連結される。第４のソース電極ＳＥ４は、第２のリンクパターンＬＰ２を介して第６のデータラインＤＬ６と連結される。第３のゲート電極ＧＥ３は、第３のソース電極ＳＥ３の一側に配置される。第３のドレイン電極ＤＥ３は、第３のゲート電極ＧＥ３を挟んで第３のソース電極ＳＥ３と隣接して配置される。
【００３３】
第３のドレイン電極ＤＥ３は、第３のデータ引込ラインＴＬ３に連結され、第３のゲート電極ＧＥ３は、第３のイネーブル信号ラインＥｎＬ３に連結される。その結果、第５のスイッチ素子Ｔ５及び第６のスイッチ素子Ｔ６は、第３のイネーブル信号Ｅｎ３に応答して第３のテスト電圧Ｔｄａｔａ３を第２のデータラインＤＬ２と第６のデータラインＤＬ６とに供給する。
【００３４】
第７のスイッチ素子Ｔ７は、第４のゲート電極ＧＥ４、第４のドレイン電極ＤＥ４、及び第５のソース電極ＳＥ５を備える。第８のスイッチ素子Ｔ８は、第５のゲート電極ＧＥ５、第５のドレイン電極ＤＥ５、及び第５のソース電極ＳＥ５を備える。第７のスイッチ素子Ｔ７及び第８のスイッチ素子Ｔ８は、第５のソース電極ＳＥ５を共有する。
【００３５】
第５のソース電極ＳＥ５は、第３のデータラインＤＬ３と連結される。第４のゲート電極ＧＥ４及び第５のゲート電極ＧＥ５は、各々第５のソース電極ＳＥ５の両側に配置される。第４のドレイン電極ＤＥ４は、第４のゲート電極ＧＥ４を挟んで第５のソース電極ＳＥ５と隣接して配置される。第５のドレイン電極ＤＥ５は、第５のゲート電極ＧＥ５を挟んで第５のソース電極ＳＥ５と隣接して配置される。
【００３６】
第４のドレイン電極ＤＥ４は、第１のデータ引込ラインＴＬ１に連結される。第４のゲート電極ＧＥ４は、第１のイネーブル信号ラインＥｎＬ１に連結される。第５のドレイン電極ＤＥ５は、第２のデータ引込ラインＴＬ２に連結される。第５のゲート電極ＧＥ５は、第２のイネーブル信号ラインＥｎＬ２に連結される。
【００３７】
その結果、第７のスイッチ素子Ｔ７は、第１のイネーブル信号Ｅｎ１に応答して第１のテスト電圧Ｔｄａｔａ１を第３のデータラインＤＬ３に供給する。第８のスイッチ素子Ｔ８は、第２のイネーブル信号Ｅｎ２に応答して第２のテスト電圧Ｔｄａｔａ２を第３のデータラインＤＬ３に供給する。
【００３８】
第９のスイッチ素子Ｔ９は、第６のゲート電極ＧＥ６、第６のドレイン電極ＤＥ６、及び第６のソース電極ＳＥ６を備える。第６のソース電極ＳＥ６は、第４のデータラインＤＬ４と連結される。第６のゲート電極ＧＥ６は、第６のソース電極ＳＥ６の一側に配置される。第６のドレイン電極ＤＥ６は、第６のゲート電極ＧＥ６を挟んで第６のソース電極ＳＥ６と隣接して配置される。
【００３９】
第６のドレイン電極ＤＥ６は、第３のデータ引込ラインＴＬ３に連結され、第６のゲート電極ＧＥ６は、第３のイネーブル信号ラインＥｎＬ３に連結される。その結果、第９のスイッチ素子Ｔ９は、第３のイネーブル信号Ｅｎ３に応答して第３のテスト電圧Ｔｄａｔａ３を第４のデータラインＤＬ４に供給する。
【００４０】
ＡＰ検査過程の間に第１ないし第３のデータ引込ラインＴＬ１、ＴＬ２、ＴＬ３を介して各データラインＤＬに提供されるテスト電圧は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の三原色でありうる。例えば、第１のテスト電圧Ｔｄａｔａ１は、赤色のテスト電圧であり、第２のテスト電圧Ｔｄａｔａ２は、緑色のテスト電圧であり、第３のテスト電圧Ｔｄａｔａ３は、青色のテスト電圧でありうる。また、第１ないし第３のイネーブル信号Ｅｎ１、Ｅｎ２、Ｅｎ３は、時分割で印加されることができる。
【００４１】
図６の第２、第４及び第６のトランジスタ（スイッチ素子）Ｔ２、Ｔ４、Ｔ６と画素アレイ領域ＡＡとの間にはスイッチ素子が配置されるので、第２のソース電極ＳＥ２及び第４のソース電極ＳＥ４は、データラインと直接連結されることができない。したがって、第２のソース電極ＳＥ２及び第４のソース電極ＳＥ４は、各々第１のリンクパターンＬＰ１及び第２のリンクパターンＬＰ２を介してデータラインＤＬ５、ＤＬ６と連結される。第１及び第２のリンクパターンＬＰ１、ＬＰ２は、ショート防止のために、ゲート電極及びドレイン電極とは絶縁膜によって分離される金属層にパターニングされる。
【００４２】
図８は、図６に示されたＩ−Ｉ’線に沿って取った切断面を示す断面図である。図８を参照して、第１のリンクパターンＬＰ１が配置された領域の断面について以下に説明する。
【００４３】
以下、図６及び図８を参照してスイッチ素子等の断面構造を説明する。図６及び図８は、第２のイネーブル信号パターンが配置された領域を図示しているが、同じ構成は、同じ物質及び方法を利用して形成されることができる。以下、スイッチ素子等の断面構造は、各構成を通称して説明する。
【００４４】
基板ＳＵＢ上にはバッファ層ＢＵＦが形成され、半導体活性層ＡＣＴはバッファ層ＢＵＦに配置される。半導体活性層ＡＣＴは、各ゲート電極ＧＥ、ソース電極ＳＥ、及びドレイン電極ＤＥが配置される領域を覆うように形成されることができる。ゲート絶縁膜ＧＩは、バッファ層ＢＵＦを覆うように形成される。
ゲート電極ＧＥは、ゲート絶縁膜ＧＩ上に配置される。第１の層間絶縁膜ＩＬＤ１は、ゲート電極ＧＥ１を覆うように形成され、第１の層間絶縁膜ＩＬＤ１上には第１のリンクパターンＬＰ１が配置される。第２の層間絶縁膜ＩＬＤ２は、第１のリンクパターンＬＰ１を覆うように配置され、第２の層間絶縁膜ＩＬＤ２上には第１のドレイン電極ＤＥ１及び第２のソース電極ＳＥ２が配置される。第２のソース電極ＳＥ２は、第２の層間絶縁膜ＩＬＤ２を貫通する第１のコンタクトホールＣＮＴ１を介して第１のリンクパターンＬＰ１と連結される。
【００４５】
上述したように、本発明は、検査配線ＡＰ＿Ｌを階段形態で配置し、スイッチ素子ＡＰＴｒのうち、一部を垂直に配置することにより、検査部ＡＰが配置される領域のベゼルＢＺを減らすことができる。図６ないし図８に示されたスイッチ素子のアレイ構造は、一実施形態を表し、垂直に隣接したスイッチ素子等の個数及び位置は、図面に示された実施形態に限定されない。
【図１】
0006370357.tif 000002
【図２】
0006370357.tif 000003
【図３】
0006370357.tif 000004
【図４】
0006370357.tif 000005
【図５】
0006370357.tif 000006
【図６】
0006370357.tif 000007
【図７】
0006370357.tif 000008
【図８】
0006370357.tif 000009