(57)【特許請求の範囲】
【請求項１】
左眼入力映像が表示される第１のＯＬＥＤ（Organic Light Emitting Diode）表示パネルと、
前記左眼入力映像と結合して立体映像を具現する右眼入力映像が表示される第２のＯＬＥＤ表示パネルと、
前記第１及び第２のＯＬＥＤ表示パネルを駆動する表示パネル駆動回路とを備え、
前記第１のＯＬＥＤ表示パネルの画素アレイの各単位画素は、赤色副画素（Ｒ）、緑色副画素（Ｇ）、及び青色副画素（Ｂ）のうちの２つの副画素だけを含み、互いに隣り合う単位画素のうち、第１−１単位画素は前記第１−１単位画素に隣接した第１−２単位画素が含む副画素のうちのいずれか１つと同一な副画素と、前記第１−２単位画素が含まない副画素を含み、
前記第２のＯＬＥＤ表示パネルの画素アレイの各単位画素は、前記Ｒ、Ｇ、Ｂのうちの２つの副画素だけを含み、前記第１−１単位画素に対応する第２−１単位画素と前記第１−２単位画素に対応する第２−２単位画素を含み、
前記第１−１単位画素は前記第２−２単位画素と同一な副画素配列を有し、前記第１−２単位画素は前記第２−１単位画素と同一な副画素配列を有し、
前記第１−１単位画素に不足した副画素の色相は、前記第１−１単位画素に近接した前記第１−２単位画素に配置された副画素によって補充され、前記第１−２単位画素に不足した副画素の色相は、前記第１−２単位画素に近接した前記第１−１単位画素に配置された副画素によって補充され、
前記第２−１単位画素に不足した副画素の色相は、前記第２−１単位画素に近接した前記第２−２単位画素に配置された副画素によって補充され、前記第２−２単位画素に不足した副画素の色相は、前記第２−２単位画素に近接した前記第２−１単位画素に配置された副画素によって補充される
個人没入型機器の表示装置。
【請求項２】
前記第１−１単位画素はＲ、Ｂ副画素の配列を有し、前記第１−２単位画素はＧ、Ｂ副画素の配列を有し、
前記第２−１単位画素はＧ、Ｂ副画素の配列を有し、前記第２−２単位画素はＲ、Ｂ副画素の配列を有する、請求項１に記載の個人没入型機器の表示装置。
【請求項３】
前記第１−１単位画素はＲ、Ｇ副画素の配列を有し、前記第１−２単位画素はＢ、Ｇ副画素の配列を有し、
前記第２−１単位画素はＢ、Ｇ副画素の配列を有し、前記第２−２単位画素はＲ、Ｇ副画素の配列を有する、請求項１に記載の個人没入型機器の表示装置。
【請求項４】
前記第１−１単位画素はＧ、Ｒ副画素の配列を有し、前記第１−２単位画素はＢ、Ｒ副画素の配列を有し、
前記第２−１単位画素はＢ、Ｒ副画素の配列を有し、前記第２−２単位画素はＧ、Ｒ副画素の配列を有する、請求項１に記載の個人没入型機器の表示装置。
【請求項５】
第１映像が表示される第１画素アレイと、
第２映像が表示される第２画素アレイと、
前記第１及び第２画素アレイを駆動する駆動回路とを備え、
前記第１及び第２画素アレイの各単位画素は、赤色副画素（Ｒ）、緑色副画素（Ｇ）、及び青色副画素（Ｂ）のうち、２つの副画素だけを含み、
前記第１画素アレイの単位画素の配列と前記第２画素アレイの単位画素の配列は互いに鏡像関係である、個人没入型機器の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、仮想現実（Virtual Reality）または拡張現実（Augmented Reality）を具現する個人没入型機器の表示装置に関するものである。
【背景技術】
【０００２】
仮想現実または拡張現実技術（以下、簡単に“仮想現実”という）は、国防、建築、観光、映画、マルチメディア、ゲーム分野などに適用されている。仮想現実は立体映像技術を用いて実際環境と類似するように感じられる特定の環境、状況を意味する。
【０００３】
仮想現実の没入感を極大にするために、個人没入型機器に仮想現実技術が適用されている。このような個人没入型機器として、ＨＭＤ（Head Mounted Display）、ＦＭＤ（Face Mounted Display）、ＥＧＤ（Eye Glasses-type Display）などが知られている。
【０００４】
個人没入型機器は、一般的に顔または頭に着用する方式で具現されるため、画面と目との間の距離が非常に近い。このような理由により、個人没入型機器は自発光を用いるＯＬＥＤ（Organic Light Emitting Diode）表示装置を用いて具現している。また、画素構造も従来の赤色副画素（Ｒ）、緑色副画素（Ｇ）、青色副画素（Ｂ）の３個の副画素で単位画素を構成していた方式の代わりに、４個の副画素（例えば、Ｒ、Ｇ、Ｂ、Ｇ）で２つの単位画素を構成するペンタイルマトリックス（pen tile matrix）方式が用いられている。
【０００５】
しかしながら、ペンタイルマトリックス方式の画素構造が個人没入型機器に適用される場合、左眼入力が表示される第１のＯＬＥＤ表示パネルと右眼入力が表示される第２のＯＬＥＤ表示パネルに特定色を具現する時、４個の単位画素のうち、一部の画素にはその特定色が表現されず、各色相の集積度（pixel density）が低下する問題点があった。
【０００６】
以下、図１を参照してこのような現象についてより具体的に説明する。
【０００７】
図１は、従来の個人型没入型機器に適用される画素アレイの問題点を説明するための図である。
【０００８】
図１を参照すると、左眼映像が入力される第１のＯＬＥＤ表示パネルの画素アレイで第１行はＲＢＧＢの順に配列され、第２行はＧＢＲＢの順に配列される。また、右眼映像が入力される第２のＯＬＥＤ表示パネル画素アレイで、第１行は第１のＯＬＥＤ表示パネルの画素アレイの第１行と同一にＲＢＧＢの順に配列され、第２行は第１のＯＬＥＤ表示パネルの画素アレイの第２行と同一にＧＢＲＢの順に配列される。
【０００９】
これによって、人間の左眼を通じて入力された左眼映像と右眼を通じて入力された右眼映像は脳で結合されて、第１行の互いに隣り合う２つの単位画素はＲＢＧＢとして認識され、第２行の互いに隣り合う２つの単位画素はＧＢＲＢとして認識される。
【００１０】
したがって、４個の単位画素で認識される色相は２つの赤色、２つの緑色、２つの青色となって、４個のＲＧＢ単位画素で認識される色相の１／２となる。
【００１１】
したがって、従来の没入型機器では画面と目との間の距離が近いため、画面に表示される色相の集積度が低下して認識される問題点があった。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、前述した従来の問題点を解消するためのものであって、入力映像の色相を集積度の低下なしに認識することができる個人没入型機器の表示装置を提供することである。
【課題を解決するための手段】
【００１３】
本発明に係る個人没入型機器の表示装置は、左眼入力映像が表示される第１のＯＬＥＤ（Organic Light Emitting Diode）表示パネル、左眼入力映像と結合して立体映像を具現する右眼入力映像が表示される第２のＯＬＥＤ表示パネル、及び前記第１及び第２のＯＬＥＤ表示パネルを駆動する表示パネル駆動回路を備える。第１のＯＬＥＤ表示パネルの画素アレイの各単位画素は、赤色副画素（Ｒ）、緑色副画素（Ｇ）、及び青色副画素（Ｂ）のうちの２つの副画素を含み、互いに隣り合う単位画素のうち、第１−１単位画素は、前記第１−１単位画素に隣接した第１−２単位画素が含む副画素のうちのいずれか１つと同一な副画素と、前記第１−２単位画素が含まない副画素を含む。第２のＯＬＥＤ表示パネルの画素アレイの各単位画素は、前記Ｒ、Ｇ、Ｂのうちの２つの副画素を含み、前記第１−１単位画素に対応する第２−１単位画素及び前記第１−２単位画素に対応する第２−２単位画素を含む。第１−１単位画素は前記第２−２単位画素と同一な副画素配列を有し、前記第１−２単位画素は前記第２−１単位画素と同一な副画素配列を有する。
【００１４】
前記の構成で、前記第１−１単位画素はＲ、Ｂの配列を有し、前記第１−２単位画素はＧ、Ｂの配列を有し、前記第２−１単位画素はＧ、Ｂの配列を有し、前記第２−２単位画素はＲ、Ｂの配列を有することができる。
【００１５】
また、前記第１−１単位画素はＧ、Ｂの配列を有し、前記第１−２単位画素はＲ、Ｂの配列を有し、前記第２−１単位画素はＲ、Ｂの配列を有し、前記第２−２単位画素はＧ、Ｂの配列を有することができる。
【００１６】
また、前記第１−１単位画素はＧ、Ｒの配列を有し、前記第１−２単位画素はＢ、Ｒの配列を有し、前記第２−１単位画素はＢ、Ｒの配列を有し、前記第２−２単位画素はＧ、Ｒの配列を有することができる。
【００１７】
また、本発明に係る個人没入型機器の表示装置は、第１映像が表示される第１画素アレイ、第２映像が表示される第２画素アレイ、及び前記第１及び第２画素アレイを駆動する駆動回路を備える。第１及び第２画素アレイの各単位画素は、赤色副画素（Ｒ）、緑色副画素（Ｇ）、及び青色副画素（Ｂ）のうちの少なくとも２つの副画素を含み、第１画素アレイの単位画素の配列と第２画素アレイの単位画素の配列は互いに鏡像関係を有することができる。
【発明の効果】
【００１８】
本発明に係る個人没入型機器の表示装置の画素アレイ構造によれば、第１表示パネルと第２表示パネルの各単位画素は各単位画素に不足した色相が隣接した単位画素に配置され、左眼映像の単位画素色相と右眼映像の単位画素の色相が異なるように構成されているため、左眼映像と右眼映像とが結合した時、各単位画素に全ての色相が表示されて表示装置の解像度を維持しながら色相の集積度を増加させることができる効果が得られる。
【図面の簡単な説明】
【００１９】
【図１】従来の個人型没入型機器に適用される画素アレイの問題点を説明するための図である。
【図２】本発明の実施形態に係る個人没入型機器を示す分解斜視図である。
【図３】図２に図示されたディスプレイモジュールで第１及び第２表示パネルを示す図である。
【図４】図３に図示された第１及び第２表示パネルの間の距離を示す図である。
【図５】ｎタイプＭＯＳＦＥＴとｐタイプＭＯＳＦＥＴの応答速度を示すグラフである。
【図６】図３に図示された表示パネルの構成を示すブロック図である。
【図７】図６に図示されたピクセルアレイの一部を簡略に示す図である。
【図８】ピクセル回路の一例を示す等価回路図である。
【図９】図８に図示されたピクセルに入力される信号を示す波形図である。
【図１０】本発明の実施形態に係るピクセル回路のデューティ駆動方法を示す波形図である。
【図１１】本発明の実施形態に係るピクセル回路のデューティ駆動方法におけるＢＤＩ効果を示す図である。
【図１２】１フレーム期間内で追加的なデータアドレッシング無しでピクセルでデータが維持される原理を示す図である。
【図１３ａ】本発明の個人没入型機器の表示装置の第１表示パネルＰＮＬ１と第２表示パネルＰＮＬ２の画素アレイの第１例を示す図である。
【図１３ｂ】図１３ａの画素アレイに従って左眼映像と右眼映像とが脳で合成されて認識される色相の配列を示す図である。
【図１４ａ】本発明の個人没入型機器の表示装置の第１表示パネルＰＮＬ１と第２表示パネルＰＮＬ２の画素アレイの第２例を示す図である。
【図１４ｂ】図１４ａの画素アレイに従って左眼映像と右眼映像とが脳で合成されて認識される色相の配列を示す図である。
【図１５ａ】本発明の個人没入型機器の表示装置の第１表示パネルＰＮＬ１と第２表示パネルＰＮＬ２の画素アレイの第３例を示す図である。
【図１５ｂ】図１５ａの画素アレイに従って左眼映像と右眼映像とが脳で合成されて認識される色相の配列を示す図である。
【発明を実施するための形態】
【００２０】
以下、添付の図面を参照して本発明に係る好ましい実施形態を詳細に説明する。明細書の全体に亘って同一な参照番号は実質的に同一な構成要素を意味する。以下の説明で、本発明と関連した公知機能あるいは構成に対する具体的な説明が本発明の要旨を不必要に曖昧にすることがあると判断される場合、その詳細な説明を省略する。
【００２１】
図２を参照すると、本発明の個人没入型機器は、レンズモジュール１２、ディスプレイモジュール１３、メインボード１４、ヘッドギア１１、サイドフレーム（side frame）１５、フロントカバー（front cover）１６などを含む。
【００２２】
ディスプレイモジュール１３は２つの表示パネルの各々を駆動するための表示パネル駆動回路を含んでメインボード１４から受信された入力映像を表示する。表示パネルはユーザの左眼に見える第１表示パネルと、ユーザの右眼に見える第２表示パネルとに分離される。ディスプレイモジュールはメインボードから入力される映像データを表示パネルに表示する。映像データは、仮想現実（Virtual Reality：ＶＲ）または拡張現実（Augmented Reality：ＡＲ）のビデオイメージを具現する２Ｄ／３Ｄ映像データでありうる。ディスプレイモジュール１３はメインボードから入力される各種の情報をテキスト、記号などの形態に表示することができる。
【００２３】
レンズモジュール１２はユーザの左右眼の画角を広めるための超広角レンズ、即ち、一対の魚眼レンズ（Fisheye Lens）を含む。一対の魚眼レンズは第１表示パネルの前に配置された左眼レンズ及び第２表示パネルの前に配置された右眼レンズを含む。
【００２４】
メインボード１４は、仮想現実ソフトウェアを実行し、左眼入力映像と右眼入力映像をディスプレイモジュール１３に供給するプロセッサを含む。また、メインボード１４は外部機器と連結されるインターフェースモジュール、センサーモジュールなどをさらに含む。インターフェースモジュールは、Universal Serial Bus（ＵＳＢ）、High Definition Multimedia Interface（ＨＤＭＩ）（登録商標）などのインターフェースを介して外部機器と連結される。センサーモジュールは、ジャイロセンサー、加速度センサーなど、多様なセンサーを含む。メインボード１４のプロセッサは、センサーモジュールの出力信号に応答して左眼及び右眼映像データを補正し、インターフェースモジュールを通じて受信された入力映像の左眼及び右眼映像データをディスプレイモジュール１３に転送する。プロセッサは、２Ｄ映像のデップス（depth）情報分析結果に基づいて表示パネルの解像度に合う左眼映像と右眼映像を生成してディスプレイモジュール１３に転送することができる。
【００２５】
ヘッドギア１１は、魚眼レンズを露出するバックカバー（back cover）、バックカバーに連結されたバンド（band）を含む。ヘッドギア１１のバックカバー、サイドフレーム１５、及びフロントカバー１６は組み立てられて個人没入型機器の構成要素が配置される内部空間を確保し、その構成要素を保護する。構成要素は、レンズモジュール１２、ディスプレイモジュール１３、及びメインボード１４を含む。バンドは、バックカバーに連結される。ユーザは、バンドで自身の頭に個人没入型機器を着用する。ユーザが個人没入型機器を自身の頭に被ると、魚眼レンズを通じて左眼と右眼で互いに異なる表示パネルを見るようになる。
【００２６】
サイドフレーム１５は、ヘッドギア１１とフロントカバー１６との間に固定されて、レンズモジュール１２、ディスプレイモジュール１３、メインボード１４が配置された内部空間のギャップ（gap）を確保する。フロントカバー１６は、個人没入型機器の前面に配置される。
【００２７】
本発明の個人没入型機器は、図２に示すようなＨＭＤ（Head Mounted Display）構造で具現できるが、図２に限定されるものではない。例えば、本発明は眼鏡構造のＥＧＤ（Eye Glasses-type Display）で設計できる。
【００２８】
図３は、図２に図示されたディスプレイモジュール１３で、第１及び第２表示パネルＰＮＬ１、ＰＮＬ２を示す図である。図４は、図３に図示された第１及び第２表示パネルＰＮＬ１、ＰＮＬ２の間の距離を示す図である。第１及び第２表示パネルＰＮＬ１、ＰＮＬ２の各々は応答速度が早く、色再現特性に優れて、広視野角特性を有する有機発光ダイオード（Organic Light Emitting Diode；以下、“ＯＬＥＤ”という）表示パネルで具現される。ＥＧＤの場合に、表示パネルＰＮＬ１、ＰＮＬ２は透明ＯＬＥＤ表示パネルで具現できる。
【００２９】
図３及び図４を参照すると、第１及び第２表示パネルＰＮＬ１、ＰＮＬ２は別途に製作されてディスプレイモジュール１３上で離隔するように配置される。第１及び第２表示パネルＰＮＬ１、ＰＮＬ２の間には表示パネル駆動回路の少なくとも一部が配置できる。図３で、ＤＩＣ（Drive Integrated Circuit）は図６に図示されたタイミングコントローラ（timing controller）とデータ駆動部が集積されたＩＣチップである。ＧＩＰ（Gate In Panel）は、図６に図示されたゲート駆動部とＥＭ（ＥＭ：Emissioon）駆動部が画素アレイ（pixel array）と共に同一基板上に集積された回路である。
【００３０】
第１表示パネルＰＮＬ１の画素アレイの中心と第２表示パネルＰ
ＮＬ２の画素アレイの中心との間の距離は、ユーザの両眼間の距離（Ｌｅ）と実質的に同一でありうる。第１表示パネルＰＮＬ１の画素アレイの中心と第２表示パネルＰＮＬ２の画素アレイの中心との間の距離（Ｌｐ）はＬｅ±αに設定できる。ユーザの両眼間の距離（Ｌｅ）は左眼瞳と右眼瞳との間の距離であって、略６．５ｃｍであり、個人差によって若干の差がありうる。αは第１表示パネルＰＮＬ１と第２表示パネルＰＮＬ２との間に配置される表示パネル駆動回路部分（例えば、図２のＧＩＰ）、工程偏差などを考慮した設計マージン（margin）であって、Ｌｅの１０％に設定できる。
【００３１】
第１及び第２表示パネルＰＮＬ１、ＰＮＬ２の各々の画素アレイ（ＡＡ）は上下視野角と左右視野角を考慮して横方向（ｘ）の長さが縦方向（ｙ）の長さより長いランドスケープ（landscape）タイプの画面割合を有する。個人没入型機器において、上下視野角より左右視野角を広める時、視野角改善効果が大きい。本発明は、個人没入型機器で左右視野角を最大にするために、第１及び第２表示パネルＰＮＬ１、ＰＮＬ２の各々をランドスケープ（landscape）タイプのＯＬＥＤ表示パネルで製作する。
【００３２】
ランドスケープタイプの画面割合は、横方向（ｘ）の画素個数が縦方向（ｙ）の画素個数より多く、横方向（ｘ）の長さが縦方向（ｙ）の長さより長い。一方、ポートレート（portrait）タイプの画面割合は、縦方向（ｙ）の画素個数が横方向（ｘ）の画素個数より多く、縦方向（ｙ）の長さが横方向（ｘ）の長さより長い。
【００３３】
本願発明者は個人没入型機器で多様な表示パネルを変えながらユーザが感じる立体感、没入感、疲労感などを比較実験した。この実験結果によれば、図４のように、ユーザの両眼間の距離だけ離隔した表示パネルＰＮＬ１、ＰＮＬ２の画素アレイが分離される時、ユーザが感じる立体感改善効果が大きいということを確認した。表示パネルＰＮＬ１、ＰＮＬ２の画素アレイが分離され、その画素アレイの中心間距離がユーザの左眼と右眼に一致する時、視野角が広く、立体感改善効果が大きい。また、ポートレートタイプの画面割合に比べてランドスケープタイプの画面割合でユーザが感じる立体感がより優れる。本発明は、個人没入型機器にランドスケープタイプの左眼用表示パネルと右眼用表示パネルとを分離配置することによって、立体感を高めることができる。
【００３４】
第１及び第２表示パネルＰＮＬ１、ＰＮＬ２は、別途の基板上に製作されてディスプレイモジュール１３上に分離配置できる。他の実施形態として、第１及び第２表示パネルＰＮＬ１、ＰＮＬ２は同一基板上で分離された画素アレイ（ＡＡ）でありうる。この場合、第１表示パネルＰＮＬ１は左眼映像が表示される第１画素アレイ（ＡＡ）と同一な意味であり、第２表示パネルＰＮＬ２は右眼映像が表示される第２画素アレイ（ＡＡ）と同一な意味である。
【００３５】
個人没入型機器において、ユーザの目と表示パネルとの間に魚眼レンズ（ＬＥＮＳ）が存在し、ユーザの目と表示パネルとの間の距離は数Ｃｍ程度に非常に短い。ユーザが魚眼レンズを通じて表示パネルＰＮＬ１、ＰＮＬ２上で再現された映像を見れば、表示パネルＰＮＬ１、ＰＮＬ２で表示される実際の画面より４〜５倍拡大された映像を見るようになる。このような近接視認と魚眼レンズ適用環境で、表示パネルの解像度が低ければ、画素の非発光領域が拡大されてスクリーンドア効果（Screen Door Effect）が強く認知されて没入感を落とす。個人没入型機器の没入感を高めるために、第１及び第２表示パネルＰＮＬ１、ＰＮＬ２の各々の画素アレイはＱＨＤ（１４４０ｘ１２８０）以上の解像度と５００ｐｐｉ（pixels per inch）以上の画素密度を有し、１４％以上の画素開口率を有する。１４４０ｘ１２８０で、１４４０は画素アレイで横方向（ｘ）の画素個数であり、１２８０は縦方向（ｙ）の画素個数である。量産可能なＯＬＥＤ表示パネルの技術水準を考慮すると、５００ｐｐｉ〜６００ｐｐｉの画素密度と１４％〜２０％の画素開口率となることができる。
【００３６】
個人没入型機器において、３Ｄ動映像を表示する時、総遅延時間（Total Latency）が長くなれば、残像やモーションブラー（motion blur）が認知されることがある。３Ｄ動映像の残像やモーションブラーは映像品質を落とすだけでなく、ユーザの疲労感を大きくする。総遅延時間はメインボード１４でデータを処理してディスプレイモジュール１３に転送するまでかかるシステム処理時間（system processing time）とディスプレイモジュール１３の遅延時間（delay time）とを加えた時間である。ディスプレイモジュール１３の遅延時間は、入力映像が１フレーム期間の間遅延されるフレーム遅延時間（frame delay time）と画素の応答速度（response）とを合した時間である。
【００３７】
本発明は、画素の応答速度を落とし、フレームレート（frame rateまたはrefresh rate）を高めて個人没入型機器で３Ｄ動映像を表示する時、ユーザの疲労感を減らす。このために、本発明は表示パネルＰＮＬ１、ＰＮＬ２の各々で画素のスイッチ素子及び駆動素子をｎタイプＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）で製作して画素回路の応答速度を２ｍｓ以内に早くし、フレームレートを９０Ｈｚ以上に高めてデータアップデート（data update）周期を早くする。フレームレートが９０Ｈｚであれば、データアップデート周期である１フレーム期間は略１１．１ｍｓである。したがって、本発明は個人没入型機器でディスプレイモジュール１３の遅延時間を略１３ｍｓ水準に縮めて総遅延時間を２５ｍｓ以下に縮めることができる。データアップデータ周期で入力映像のデータが画素にアドレッシング（addressing）される。
【００３８】
図５は、ｎタイプＭＯＳＦＥＴとｐタイプＭＯＳＦＥＴの応答速度を示すグラフである。図５で、４Ｔ２Ｃは図８に示すように、４個のｎタイプＭＯＳＦＥＴ構造のトランジスタと２つのキャパシタを含んだ画素回路の応答時間である。６Ｔ１Ｃは、６個のｐタイプＭＯＳＦＥＴ構造のトランジスタと１つのキャパシタを含んだ画素回路（図示せず）の応答時間である。図５で、Ａ、Ｂ、Ｃは適用モデルを区分したものである。
【００３９】
図５を参照すると、６０ＨｚのフレームレートでｎタイプＭＯＳＦＥＴを適用した画素回路は、２ｍｓ以内に画素の輝度を目標輝度（％Ｌｕｍ）の９０％以上に早く上昇させる。したがって、ｎタイプＭＯＳＦＥＴを適用した画素回路は１フレーム期間（約１６．６７ｍｓ）よりはるかに短い２ｍｓ以内の応答時間を有する。これに比べて、６０ＨｚのフレームレートでｐタイプＭＯＳＦＥＴを適用した画素回路は、画素の輝度を３フレーム期間（約３ｘ１６．６７ｍｓ）が経過した後に目標輝度の９０％以上の輝度に上昇させることができるため、その応答速度が３フレーム期間以上である。
【００４０】
本発明は、表示パネルＰＮＬ１、ＰＮＬ２の各々をデューティ駆動して個人没入型機器で３Ｄ動映像を表示する時、画素のデューティ比を５０％以下に制御することによって、ＢＤＩ（Black Data Insertion）効果を用いてユーザの疲労度をさらに減らすことができる。画素のデューティ比（％）は与えられた発光時間で発光する時間の割合である。例えば、与えられた発光時間が１フレーム期間という時、画素がデューティ比５０％以下に発光するということは、１フレーム期間の１／２以下の時間の間発光することを意味する。画素のデューティ駆動はＢＤＩ効果を用いてモーションブラー（motion blur）の改善とイメージ維持時間減少（low persistence）効果を得ることができるようにし、残像とフリッカー（flicker）を防止し、低階調で画素の電流量を減らすことによって、３Ｄ動映像でユーザの疲労度を減らす効果を提供する。
【００４１】
図６は、図３に図示された表示パネルの構成を示すブロック図である。図７は、図６に図示された画素アレイの一部を簡略に示す図である。図８は、画素回路の一例を示す等価回路図である。図９は、図８に図示された画素に入力される信号を示す波形図である。
【００４２】
図６から図９を参照すると、本発明の実施形態に係る表示パネルＰＮＬ１、ＰＮＬ２の各々は、入力映像を表示する画素アレイ（ＡＡ）と、画素アレイ（ＡＡ）に入力映像のデータを書き込むための表示パネル駆動回路を備える。表示パネル駆動回路は、データ駆動部１０２、ゲート駆動部１０４、ＥＭ駆動部１０６、及びタイミングコントローラ１１０を含む。また、表示パネル駆動回路は図示しない電源回路を含む。電源回路は、データ駆動部１０２、ゲート駆動部１０４、ＥＭ駆動部１０６、タイミングコントローラ１１０、及び表示パネルＰＮＬ１、ＰＮＬ２の駆動に必要とする電源を発生する。表示パネル駆動回路１０２、１０４、１０６、１１０の少なくとも一部は第１表示パネルＰＮＬ１、ＰＮＬ２で共有できる。表示パネル駆動回路１０２、１０４、１０６、１１０は、９０Ｈｚ以上の高いフレームレート（frame rate）を表示パネルＰＮＬ１、ＰＮＬ２の画素１０にデータをアドレッシングしてその画素にデータを書き込む。
【００４３】
画素アレイ（ＡＡ）には複数のデータライン１１と複数のゲートライン１２ａ、１２ｂ、１２ｃとが交差し、画素１０がマトリックス状に配置される。画素アレイ（ＡＡ）は、画素１０に共通に連結される基準電圧ライン（以下、“ＲＥＦライン”という）１６、高電位駆動電圧（ＶＤＤ）を画素１０に供給するＶＤＤライン（図示せず）を含む。ＲＥＦライン１６を通じて画素１０に所定の初期化電圧（Ｖｉｎｉ）が供給できる。
【００４４】
ゲートライン１２ａ、１２ｂ、１２ｃは第１スキャンパルスＳＣＡＮ１が供給される複数の第１スキャンライン１２ａと、第２スキャンパルスＳＣＡＮ２が供給される複数の第２スキャンライン１２ｂと、ＥＭ信号（ＥＭ）が供給される複数のＥＭ信号ライン１２ｃを含む。
【００４５】
画素１０の各々はカラー具現のために赤色副画素、緑色副画素、及び青色副画素に分けられる。画素１０の各々は白色副画素をさらに含むことができる。画素の各々に１つのデータライン１１、ゲートライン１２ａ、１２ｂ、１２ｃ、ＲＥＦライン１６、ＶＤＤラインなどの配線が連結される。
【００４６】
１フレーム期間は画素にデータがアドレッシングされて画素の各々に入力映像のデータが書き込まれるスキャニング期間と、スキャニング期間の以後、交流ＥＭ信号（ＥＭ）に従って予め設定されたデューティ比（duty ratio）で画素が発光するデューティ駆動期間に分けられる。交流ＥＭ信号（ＥＭ）は、デューティ駆動期間の間５０％以下のデューティ比で発生して画素を５０％以下のデューティ比で発光させる。スキャニング期間は略１水平期間に過ぎないので、１フレーム期間の大部分がデューティ駆動期間である。画素１０は、スキャニング期間にデータ電圧をキャパシタ（capacitor）に充電する。画素１０は、交流ＥＭ信号（ＥＭ）に従って発光（または、点灯）と非発光（または、消灯）を繰り返す。画素１０の各々は１フレーム期間内で点灯と消灯を繰り返して５０％以下のデューティ比で発光してオン／オフ（On／Off）を繰り返す。画素１０はキャパシタに充電された電圧で消灯後、発光することによって、スキャニング期間の以後、デューティ駆動期間の間、追加でデータ電圧の供給を受けず、５０％以下のデューティ比で駆動されて１フレーム期間の間、同一な輝度でデータを表示する。
【００４７】
データ駆動部１０２は、タイミングコントローラ１１０から受信された入力映像のデータ（ＤＡＴＡ）をタイミングコントローラ１１０の制御下にガンマ補償電圧に変換してデータ電圧を発生し、そのデータ電圧をデータライン１１に出力する。データ駆動部１０２は、画素１０の駆動素子を初期化するために初期化期間（ｔｉ）の間、所定の基準電圧（Ｖｒｅｆ）をデータライン１１に出力することができる。
【００４８】
ゲート駆動部１０４は、タイミングコントローラ１１０の制御下に第１及び第２スキャンパルスＳＣＡＮ１、ＳＣＡＮ２をスキャンライン１２ａ、１２ｂに供給する。第１及び第２スキャンパルスＳＣＡＮ１、ＳＣＡＮ２は、データ電圧に同期される。第１スキャンパルスＳＣＡＮ１は、データ電圧が画素に供給される時、オンレベルを維持してスイッチ素子Ｔ３をターン−オン（turn-on）させることによって、データ電圧が充電される画素１０を選択する。第２スキャンパルスＳＣＡＮ２は、第１スキャンパルスＳＣＡＮ１と同時にライジング（rising）され、第１スキャンパルスＳＣＡＮ１より先にフォーリングされて初期化期間（ｔｉ）の間、画素１０を初期化する。第２スキャンパルスＳＣＡＮ２は、画素１０に第１スキャンパルスＳＣＡＮ１と同時にライジングされ、サンプリング期間（ｔｓ）の以前にフォーリング（falling）される。
【００４９】
ゲート駆動部１０４は、シフトレジスタ（shift register）を用いてスキャンパルスＳＣＡＮ１、ＳＣＡＮ２をシフト（shift）させることによって、そのパルスをスキャンライン１２ａ、１２ｂに順次に供給する。ゲート駆動部１０４のシフトレジスタは、ＧＩＰ工程により画素アレイ（ＡＡ）と共に表示パネルの基板上に直接形成できる。
【００５０】
ＥＭ駆動部１０６は、タイミングコントローラ１１０の制御下にＥＭ信号（ＥＭ）を出力してＥＭ信号ライン１２ｃに供給するデューティ駆動部である。ＥＭ駆動部１０６は、シフトレジスタを用いてＥＭ信号（ＥＭ）をシフトさせることによって、ＥＭ信号（ＥＭ）をＥＭ信号ライン１２ｃに順次に供給する。ＥＭ駆動部１０６は、タイミングコントローラ１１０の制御下にデューティ駆動期間の間、ＥＭ信号（ＥＭ）を繰り返してトグル（toggle）して画素を５０％以下のデューティ比で駆動する。ＥＭ駆動部１０６のシフトレジスタは、ＧＩＰ工程により画素アレイと共に表示パネルの基板上に直接形成できる。
【００５１】
タイミングコントローラ１１０は、メインボード１４から受信された左眼／右眼入力映像のディジタルビデオデータ（ＤＡＴＡ）と、それと同期されるタイミング信号を受信する。タイミング信号は、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、クロック信号（ＣＬＫ）、及びデータイネーブル信号（ＤＥ）などを含む。タイミングコントローラ１１０は、メインボード１４から受信されたタイミング信号と予め設定されたレジスタ設定値に基づいてデータ駆動部１０２の動作タイミングを制御するためのデータタイミング制御信号、ゲート駆動部１０４の動作タイミングを制御するためのゲートタイミング制御信号、そしてＥＭ駆動部１０６の動作タイミングを制御するためのデューティタイミング制御信号を発生する。タイミングコントローラ１１０は、デューティタイミング制御信号を用いてＥＭ信号のデューティ比を制御する。
【００５２】
画素１０の各々は、図８に示すように、ＯＬＥＤ、複数のＴＦＴ（Thin Film Transistor）Ｔ１〜Ｔ４、及びストレージキャパシタＣｓｔを含む。キャパシタＣが第２のＴＦＴ Ｔ２のドレインと第２ノードＢとの間に連結できる。図８で、“Ｃｏｌｅｄ”はＯＬＥＤの寄生容量を示す。ＴＦＴは、ｎタイプＭＯＳＦＥＴで具現される。画素１０は、スキャニング期間に駆動素子Ｔ１のしきい電圧をサンプリングし、入力映像のデータ電圧の供給を受けて、デューティ駆動期間（ｔｅｍ）の間５０％以下のデューティ比で発光する。スキャニング期間は、画素１０を初期化する初期化期間（ｔｉ）、画素１０で駆動素子のしきい電圧をサンプリングするサンプリング期間（ｔｓ）、及び入力映像のデータ電圧を画素１０に供給するプログラミング期間（ｔｗ）に分けられる。
【００５３】
ＯＬＥＤは、データ駆動部１０２から出力されたデータ電圧に従って第１のＴＦＴ Ｔ１により調節される電流量で発光する。ＯＬＥＤの電流パスは、第２のＴＦＴ Ｔ２によりスイッチングされる。ＯＬＥＤは、アノードとカソードとの間に形成された有機化合物層を含む。有機化合物層は、正孔注入層（Hole Injection Layer：ＨＩＬ）、正孔輸送層（Hole Transport Layer：ＨＴＬ）、発光層（Emission Layer：ＥＭL）、電子輸送層（Electron Transport Layer：ＥＴＬ）、及び電子注入層（Electron Injection Layer：ＥＩＬ）を含むことができるが、これに限定されるものではない。ＯＬＥＤのアノードは第２ノードＢに連結され、カソードは低電位電源電圧または基底電圧（ＶＳＳ）が印加されるＶＳＳ電極に連結される。“Ｃｏｌｅｄ”はＯＬＥＤのアノードとカソードとの間に形成された寄生容量（parasitic capacitance）である。
【００５４】
第１のＴＦＴ Ｔ１はゲート−ソース間の電圧（Ｖｇｓ）に従ってＯＬＥＤに流れる電流を調節する駆動素子である。第１のＴＦＴ Ｔ１は、第１ノードＡに連結されたゲート、第２のＴＦＴ Ｔ２のソースに連結されるドレイン、及び第２ノードＢに接続されたソースを含む。
【００５５】
第２のＴＦＴ Ｔ２は、ＥＭ信号（ＥＭ）に応答してＯＬＥＤに流れる電流をスイッチングするスイッチ素子である。ＥＭ信号（ＥＭ）は、前記サンプリング期間の間、オンレベルに発生し、前記デューティ駆動期間の間、前記オンレベルとオフレベルを繰り返して５０％以下のデューティ比で発生する。第２のＴＦＴ Ｔ２のドレインは、高電位駆動電圧（ＶＤＤ）が供給されるＶＤＤラインに連結され。第２のＴＦＴ Ｔ２のソースは、第１のＴＦＴ Ｔ１のドレインに連結される。第２のＴＦＴ Ｔ２のゲートは、ＥＭ信号ライン１２ｃに連結されてＥＭ信号の供給を受ける。ＥＭ信号（ＥＭ）は、サンプリング期間（ｔｓ）内でオンレベル（または、high logic level）に発生して第２のＴＦＴ Ｔ２をターン−オン（turn-on）させ、初期化期間（ｔｉ）とプログラミング期間（ｔｗ）の間、オフレベル（または、low logic level）に反転して第２のＴＦＴ Ｔ２をターン−オフ（turn-off）させる。そして、ＥＭ信号（ＥＭ）は、デューティ駆動期間（ｔｅｍ）の間ＰＷＭデューティ比に従ってオンレベルとオフレベルを繰り返して５０％以下のデューティ比で発生する。ＯＬＥＤは、ＥＭ信号（ＥＭ）に従ってスイッチングする第２のＴＦＴ Ｔ２によって５０％以下のデューティ比で発光する。
【００５６】
第３のＴＦＴ Ｔ３は、第１スキャンパルスＳＣＡＮ１に応答してデータ電圧（Ｖｄａｔａ）を第１ノードＡに供給するスイッチ素子である。第３のＴＦＴ Ｔ３は、第１スキャンライン１２ａに連結されたゲート、データライン１１に連結されたドレイン、及び第１ノードＡに連結されたソースを含む。第１スキャンパルスＳＣＡＮ１は、第１スキャンライン１２ａを通じて画素１０に供給される。第１スキャン信号ＳＣＡＮ１は、略１水平期間（１Ｈ）の間オンレベルに発生して第３のＴＦＴ Ｔ３をターン−オンさせ、デューティ駆動期間（ｔｅｍ）の間オフレベルに反転して第３のＴＦＴ Ｔ３をターン−オフさせる。
【００５７】
第４のＴＦＴ Ｔ４は、第２スキャンパルスＳＣＡＮ２に応答して基準電圧（Ｖｒｅｆ）を第２ノードＢに供給するスイッチ素子である。第４のＴＦＴ Ｔ４は、第２スキャンライン１２ｂに連結されたゲート、ＲＥＦライン１６に連結されたドレイン、及び第２ノードＢに連結されたソースを含む。第２スキャンパルスＳＣＡＮ２は、第２スキャンライン１２ｂを通じて画素１０に供給される。第２スキャン信号ＳＣＡＮ２は、初期化期間（ｔｉ）内でオンレベルに発生して第４のＴＦＴ Ｔ４をターン−オンさせ、残りの期間の間オフレベルを維持して第４のＴＦＴ Ｔ４をオフ状態に制御する。
【００５８】
ストレージキャパシタＣｓｔは、第１ノードＡと第２ノードＢとの間に接続されて両端間の差電圧を格納してＴＦＴ Ｔ１のゲート−ソース間電圧（Ｖｇｓ）を維持する。ストレージキャパシタＣｓｔは、ソースフォロワー（source-follower）方式により駆動素子である第１のＴＦＴ Ｔ１のしきい電圧（Ｖｔｈ）をサンプリングする。キャパシタＣは、ＶＤＤラインと第２ノードＢとの間に接続される。キャパシタ（Ｃｓｔ）Ｃはプログラミング期間（ｔｗ）の間データ電圧（Ｖｄａｔａ）に従って第１ノードＡの電位が変わる時、その変化分を電圧分配して第２ノードＢの電圧に反映する。
【００５９】
画素１０のスキャニング期間は、初期化期間（ｔｉ）、サンプリング期間（ｔｓ）、及びプログラミング期間（ｔｗ）に分けられる。スキャニング期間は略１水平期間（１Ｈ）に設定されて画素アレイの１水平ラインに配列された画素にデータを書き込む。スキャニング期間の間、画素１０の駆動素子である第１のＴＦＴ Ｔ１のしきい電圧がサンプリングされ、そのしきい電圧だけデータ電圧を補償する。したがって、１水平期間（１Ｈ）の間、入力映像のデータ（ＤＡＴＡ）が駆動素子のしきい電圧だけ補償されて画素１０に書き込まれる。
【００６０】
初期化期間（ｔｉ）が始まる時、第１及び第２スキャンパルスＳＣＡＮ１、ＳＣＡＮ２がライジングされてオンレベルに発生する。これと同時に、ＥＭ信号（ＥＭ）はフォーリングされてオフレベルに変わる。初期化期間（ｔｉ）間、第２のＴＦＴ Ｔ２はターン−オフされてＯＬＥＤの電流パス（current path）を遮断する。第３及び第４のＴＦＴ Ｔ３、Ｔ４は、初期化期間（ｔｉ）の間ターン−オンされる。初期化期間（ｔｉ）の間、データライン１１に所定の基準電圧（Ｖｒｅｆ）が供給される。初期化期間（ｔｉ）の間、第１ノードＡの電圧は基準電圧（Ｖｒｅｆ）に初期化され、第２ノードＢの電圧は所定の初期化電圧（Ｖｉｎｉ）に初期化される。初期化期間（ｔ１）の後に第２スキャンパルスＳＣＡＮ２はオフレベルに変わって第４のＴＦＴ Ｔ４をターン−オフさせる。オンレベルは、画素のスイッチ素子Ｔ２〜Ｔ４がターン−オン（turn-on）されるＴＦＴのゲート電圧レベルである。オフレベルは、画素のスイッチ素子Ｔ２〜Ｔ４をターン−オフ（turn-off）されるゲート電圧レベルである。
【００６１】
サンプリング期間（ｔｓ）の間、第１スキャンパルスＳＣＡＮ１はオンレベルを維持し、第２スキャンパルスＳＣＡＮ２はオフレベルを維持する。ＥＭ信号（ＥＭ）は、サンプリング期間（ｔｓ）が始まる時、ライジングされてオンレベルに変わる。サンプリング期間（ｔｓ）の間、第２及び第３のＴＦＴ Ｔ２、Ｔ３がターン−オンされる。サンプリング期間（ｔｓ）の間、第２のＴＦＴ Ｔ２がオンレベルのＥＭ信号（ＥＭ）に応答してターン−オンされる。サンプリング期間（ｔｓ）の間、第３のＴＦＴ Ｔ３はオンレベルの第１スキャン信号（ＳＣＡＮ１）によってオン状態を維持する。サンプリング期間（ｔｓ）の間、データライン１１には基準電圧（Ｖｒｅｆ）が供給される。サンプリング期間（ｔｓ）の間、第１ノードＡの電圧は基準電圧（Ｖｒｅｆ）に維持されることに反して、第２ノードＢの電圧はドレイン−ソース間電流（Ｉｄｓ）により上昇する。このようなソースフォロワー（source-follower）方式により第１のＴＦＴ Ｔ１のゲート−ソース間の電圧（Ｖｇｓ）は、第１のＴＦＴ Ｔ１のしきい電圧（Ｖｔｈ）としてサンプリングされ、このようにサンプリングされたしきい電圧（Ｖｔｈ）はストレージキャパシタＣｓｔに格納される。サンプリング期間（ｔｓ）の間、第１ノードＡの電圧は基準電圧（Ｖｒｅｆ）であり、第２ノードＢの電圧はＶｒｅｆ−Ｖｔｈである。
【００６２】
プログラミング期間（ｔｗ）の間、第３のＴＦＴ Ｔ３はオンレベルの第１スキャン信号（ＳＣＡＮ１）に従ってオン状態を維持し、残りのＴＦＴ Ｔ１、Ｔ２、Ｔ４はターン−オフされる。プログラミング期間（ｔｗ）の間、データライン１１に入力映像のデータ電圧（Ｖｄａｔａ）が供給される。データ電圧（Ｖｄａｔａ）が第１ノードＡに印加され、第１ノードＡの電位変化分（Ｖｄａｔａ−Ｖｒｅｆ）に対するキャパシタ（Ｃｓｔ、Ｃ）の間の電圧分配結果が第２ノードＢの電圧に反映されることによって、第１のＴＦＴ Ｔ１のゲート−ソース間の電圧（Ｖｇｓ）がプログラミングされる。プログラミング期間（ｔｗ）の間、第１ノードＡの電圧はデータ電圧（Ｖｄａｔａ）であり、第２ノードＢの電圧はサンプリング期間（ｔｓ）を通じて設定された“Ｖｒｅｆ−Ｖｔｈ”にキャパシタ（Ｃｓｔ、Ｃ）の間の電圧分配結果（Ｃ’＊（Ｖｄａｔａ−Ｖｒｅｆ））が加えられて“Ｖｒｅｆ−Ｖｔｈ＋Ｃ’＊（Ｖｄａｔａ−Ｖｒｅｆ）”となる。結局、第１のＴＦＴ Ｔ１のゲート−ソース間の電圧（Ｖｇｓ）はプログラミング期間（ｔｗ）を通じて“Ｖｄａｔａ−Ｖｒｅｆ＋Ｖｔｈ−Ｃ’＊（Ｖｄａｔａ−Ｖｒｅｆ）”にプログラミングされる。ここで、Ｃ’はＣｓｔ／（Ｃｓｔ＋Ｃ）である。
【００６３】
デューティ駆動期間（ｔｅｍ）が始まる時、ＥＭ信号（ＥＭ）はライジングされて再びオンレベルに変わる一方、第１スキャンパルスＳＣＡＮ１はフォーリングされてオフレベルに変わる。デューティ駆動期間（ｔｅｍ）の間、第２のＴＦＴ Ｔ２は、オン状態を維持してＯＬＥＤの電流パスを形成する。第１のＴＦＴ Ｔ１はデューティ駆動期間（ｔｅｍ）の間データ電圧に従ってＯＬＥＤに流れる電流量を調節する。
【００６４】
デューティ駆動期間（ｔｅｍ）は、プログラミング期間（ｔｗ）の以後からその次のフレームの初期化期間（ｔｉ）まで連続される。本発明は、このデューティ駆動期間（ｔｅｍ）の間、画素を連続的に発光させず、ＥＭ信号（ＥＭ）をスイッチングすることによって画素１０を５０％以下のデューティ比で発光させる。ＥＭ信号（ＥＭ）がオンレベルに発生する時、第２のＴＦＴ Ｔ２はターン−オンされてＯＬＥＤの電流パスを形成する。デューティ駆動期間（ｔｅｍ）の間、第１のＴＦＴ Ｔ１のゲート−ソース間の電圧（Ｖｇｓ）に従って調節される電流（Ｉｏｌｅｄ）がＯＬＥＤに流れてＯＬＥＤが発光する。デューティ駆動期間（ｔｅｍ）の間、第１及び第２スキャン信号（ＳＣＡＮ１、ＳＣＡＮ２）はオフレベルを維持するので、第３及び第４のＴＦＴ Ｔ３、Ｔ４はオフされる。
【００６５】
デューティ駆動期間（ｔｅｍ）の間、ＯＬＥＤに流れる電流（Ｉｏｌｅｄ）は下式の通りである。ＯＬＥＤはこの電流により発光して入力映像の明るさを表現する。
【００６６】
【数１】
0006437991.tif 000002
【００６７】
上記式において、ｋは第１のＴＦＴ Ｔ１の移動度、寄生キャパシタンス及びチャンネル容量などにより決定される比例定数である。
【００６８】
プログラミング期間（ｔｗ）を通じてプログラミングされたＶｇｓにＶｔｈが含まれているので、＜数式１＞のＩｏｌｅｄからＶｔｈが消去される。したがって、駆動素子、即ち、第１のＴＦＴ Ｔ１のしきい電圧（Ｖｔｈ）がＯＬＥＤの電流（Ｉｏｌｅｄ）に及ぼす影響が除去される。
【００６９】
図１０は、本発明の実施形態に係る画素回路のデューティ駆動方法を示す波形図である。図１１は、本発明の実施形態に係る画素回路のデューティ駆動方法におけるＢＤＩ効果を示す図である。図１１の（ａ）は、１フレームの映像である。図１１の（ｂ）は、（ａ）のような映像をデューティ駆動方法により画素に表示する時、非デューティ駆動期間（消灯区間）が順次にシフトされる例を示す。図１２は、１フレーム期間内で追加的なデータアドレッシング無しで画素でデータが維持される原理を示す図である。
【００７０】
図１０及び図１１を参照すると、垂直同期信号（Ｖｓｙｎｃ）は１フレーム期間を定義するタイミング信号である。１フレーム期間の間、１フレーム分量の映像データがアドレッシングされて画素１０に書き込まれる。
【００７１】
入力映像のデータは１フレーム期間の初期スキャニング期間のみに画素にアドレッシングされて書き込まれる。画素はＥＭ信号（ＥＭ）のオフレベル区間で消灯されるが、図９に示すように、データ電圧を維持して消灯期間の以後の点灯期間の間、消灯期間以前の点灯期間と同一な輝度で発光する。
【００７２】
ＥＭ信号（ＥＭ）のオンレベル区間（On）は、画素アレイで点灯区間を定義する。オンレベルのＥＭ信号（ＥＭ）は、画素１０でＯＬＥＤの電流パスを形成してＯＬＥＤを点灯させる。これに比べて、ＥＭ信号（ＥＭ）のオフレベル区間（Off）は画素アレイで消灯区間を定義する。消灯区間の間はオフレベルのＥＭ信号（ＥＭ）が画素１０に印加される。消灯区間の画素１０はＯＬＥＤの電流パスが遮断されてＯＬＥＤに電流が流れないので、ブラック階調を表示する。
【００７３】
ＥＭ信号（ＥＭ）は、１フレーム期間のデューティ駆動期間（ｔｅｍ）内で２以上の周期を有する。ＥＭ信号（ＥＭ）の１周期は１つのオンレベル区間と１つのオフレベル区間を含む。したがって、デューティ駆動期間（ｔｅｍ）の間ＥＭ信号（ＥＭ）のオンレベル区間（On）とオフレベル区間（Off）が交互に隣り合うオンレベル区間（On）がオフレベル区間（Off）を挟んで断絶される。ＥＭ信号（ＥＭ）により画素１０の各々はデューティ駆動期間（Off）内で１回以上消灯される。表示パネルのスキャン方向に沿ってＥＭ信号（ＥＭ）のオフレベル区間（Off）がシフトされるので、図１０に示すように、画素アレイ（ＡＡ）で消灯区間もＥＭ信号（ＥＭ）のオフレベル区間（Off）に沿ってシフトされる。
【００７４】
このようなデューティ駆動方法は、画素１０を５０％以下のデューティ比で駆動して残像とフリッカーを改善し、特に個人没入型機器で３Ｄ動映像を表示する時、ユーザの疲労度を減らすことができる。
【００７５】
本発明は、デューティ駆動期間の間データを追加で書き込まなくても画素のデータ電圧が維持される。これを図１２を結びつけて説明すると、次の通りである。
【００７６】
図１２を参照すると、データアドレッシングにより画素にデータを書き込んだ後、第１スキャンパルスＳＣＡＮ１は１フレーム期間の間オフレベルを維持する。その結果、データ電圧がストレージキャパシタＣｓｔに充電された後、第１のＴＦＴ Ｔ１のゲートが連結された第１ノードＡはフローティング（floating）される。第１のＴＦＴ Ｔ１のソース電圧（Ｖｓ）が変われば、ストレージキャパシタＣｓｔの電荷は一定に維持されながらＶｓに沿ってゲート電圧（Ｖｇ）が変わる。その結果、ＥＭ信号（ＥＭ）のオンレベル区間とオフレベル区間により画素１０が消灯された後、またデータを書き込まなくても駆動素子である第１のＴＦＴ Ｔ１のゲート−ソース間電圧（Ｖｇｓ）は一定に維持される。このように駆動素子Ｔ１のＶｇｓが一定に維持されるので、画素１０に書き込まれたデータが維持される。
【００７７】
次に、本発明の実施形態に係る個人没入型機器の表示装置の第１表示パネルと第２表示パネルの画素アレイについて説明する。
【００７８】
図１３ａから図１５ｂは、本発明の個人没入型機器の表示装置の第１表示パネルと第２表示パネルの画素アレイの構成に対する実施形態を示す図である。
【００７９】
図１３ａから図１５ｂに示すように、本発明の個人没入型機器の第１のＯＬＥＤ表示パネルＰＮＬ１の画素アレイの各単位画素は、赤色副画素（Ｒ）、緑色副画素（Ｇ）、及び青色副画素（Ｂ）のうち、２つの副画素を含む。また、互いに隣り合う単位画素のうちの第１単位画素は、前記第１単位画素に隣接した第２単位画素が含む副画素のうちのいずれか１つと同一な副画素と、前記第２単位画素が含まない副画素を含む。第２のＯＬＥＤ表示パネルＰＮＬ２の画素アレイの各単位画素は、Ｒ、Ｇ、Ｂのうちの２つの副画素を含み、第１単位画素に対応する第３単位画素及び前記第２単位画素に対応する第４単位画素を含む。第１単位画素は前記第４単位画素と同一な副画素配列を有し、前記第２単位画素は前記第３単位画素と同一な副画素配列を有する。
【００８０】
したがって、本発明の実施形態に係る画素アレイ構造によれば、第１表示パネルと第２表示パネルの各単位画素は各単位画素に不足した色相が隣接した単位画素に配置され、左眼映像の単位画素の色相と右眼映像の単位画素の色相が異なるように構成されているので、左眼映像と右眼映像とが結合した時、各単位画素に全ての色相が表示されて表示装置の解像度を維持しながら色相の集積度を増加させることができる効果が得られる。
【００８１】
以下、図１３ａから図１５ｂを参照して、本発明の個人没入型機器の表示装置の第１表示パネルと第２表示パネルの画素アレイの構成について、より具体的に説明する。
【００８２】
図１３ａは本発明の個人没入型機器の表示装置の第１表示パネルＰＮＬ１と第２表示パネルＰＮＬ２の画素アレイの第１例を示す図であり、図１３ｂは図１３ａの画素アレイに従って左眼映像と右眼映像が脳で合成されて認識される色相の配列を示す図である。
【００８３】
図１３ａを参照すると、第１表示パネルＰＮＬ１の第１行はＲ、Ｂ、Ｇ、Ｂの副画素が２つの単位画素をなす配列が反復され、第２行はＧ、Ｂ、Ｒ、Ｂの副画素が２つの単位画素をなす配列が反復される。３行からは、第１行及び第２行と同一な方式により奇数行と偶数行の副画素が反復的に配列される。
【００８４】
一方、第２表示パネルＰＮＬ２の第１行はＧ、Ｂ、Ｒ、Ｂの副画素が２つの単位画素をなす配列が反復され、第２行はＲ、Ｂ、Ｇ、Ｂの副画素が２つの単位画素をなす配列が反復される。
【００８５】
これとは異なり、第１表示パネルＰＮＬ１の第１行はＧ、Ｂ、Ｒ、Ｂの副画素が２つの単位画素をなす配列が反復され、第２行はＲ、Ｂ、Ｇ、Ｂの副画素が２つの単位画素をなす配列が反復されることもできる。３行からは、第１行及び第２行と同一な方式により奇数行と偶数行の副画素が反復的に配列される。
【００８６】
この場合、第２表示パネルＰＮＬ２の第１行はＲ、Ｂ、Ｇ、Ｂの副画素が２つの単位画素をなす配列が反復され、第２行はＧ、Ｂ、Ｒ、Ｂの副画素が２つの単位画素をなす配列が反復される。
【００８７】
本発明の第１例の画素アレイ構造によれば、第１表示パネルＰＮＬ１の第１行に配置された２つの隣接した単位画素はＲ、Ｂの副画素からなる第１−１単位画素と、Ｇ、Ｂの副画素からなる第１−２単位画素とから構成され、第２行に配置された２つの隣接した単位画素はＧ、Ｂの副画素からなる第１−３単位画素とＲ、Ｂの副画素からなる第１−４単位画素とから構成される。
【００８８】
したがって、第１−１単位画素に不足した緑色の色相は、それに近接した第１−２単位画素に配置されたＧの副画素により補充される効果を得ることができ、第１−２単位画素に不足した赤色の色相はそれに近接した第１−１単位画素に配置されたＲの副画素により補充される効果を得ることができる。また、第１−３単位画素に不足した赤色の色相はそれに近接した第１−４単位画素に配置されたＲの副画素により補充される効果を得ることができ、第１−４単位画素に不足した緑色の色相はそれに近接した第１−３単位画素に配置されたＧの副画素により補充される効果を得ることができる。
【００８９】
また、第２表示パネルＰＮＬ２の第１行に配置された２つの隣接した単位画素はＧ、Ｂの副画素からなる第２−１単位画素と、Ｒ、Ｂの副画素からなる第２−２単位画素とから構成され、第２行に配置された２つの隣接した単位画素はＲ、Ｂの副画素からなる第２−３単位画素とＧ、Ｂの副画素からなる第２−４単位画素とから構成される。
【００９０】
したがって、第２−１単位画素に不足した赤色の色相はそれに近接した第２−２単位画素に配置されたＲの副画素により補充される効果を得ることができ、第２−２単位画素に不足した緑色の色相はそれに近接した第２−１単位画素に配置されたＧの副画素により補充される効果を得ることができる。また、第２−３単位画素に不足した緑色の色相はそれに近接した第２−４単位画素に配置されたＧの副画素により補充される効果を得ることができ、第２−４単位画素に不足した赤色の色相はそれに近接した第２−３単位画素に配置されたＲの副画素により補充される効果を得ることができる。
【００９１】
第１表示パネルＰＮＬ１に入力される左眼映像及び第２表示パネルＰＮＬ２に入力される右眼映像は、左眼と右眼を通じて各々入力されて脳で結合される。結局、第１−１単位画素（Ｒ、Ｂ）と第２−１単位画素（Ｇ、Ｂ）との結合、第１−２単位画素（Ｇ、Ｂ）と第２−２単位画素（Ｒ、Ｂ）との結合、第１−３単位画素（Ｇ、Ｂ）と第２−３単位画素（Ｒ、Ｂ）との結合、及び第１−４単位画素（Ｒ、Ｂ）と第２−４単位画素（Ｇ、Ｂ）との結合により、全ての単位画素は、図１３ｂに示すように、Ｒ、Ｇ、Ｂの副画素により赤色、緑色、青色の色相を表示できるようになる。
【００９２】
したがって、本発明の第１例に従う画素アレイ構造によれば、解像度を維持しながら色相の集積度を増加させる効果を得ることができる。
【００９３】
図１４ａは本発明の個人没入型機器の表示装置の第１表示パネルＰＮＬ１と第２表示パネルＰＮＬ２の画素アレイの第２例を示す図であり、図１４ｂは図１４ａの画素アレイに従って左眼映像と右眼映像が脳で合成されて認識される色相の配列を示す図である。
【００９４】
図１４ａを参照すると、第１表示パネルＰＮＬ１の第１行はＲ、Ｇ、Ｂ、Ｇの副画素が２つの単位画素をなす配列が反復され、第２行はＢ、Ｇ、Ｒ、Ｇの副画素が２つの単位画素をなす配列が反復される。３行からは、第１行及び第２行と同一な方式により奇数行と偶数行の副画素が反復的に配列される。
【００９５】
一方、第２表示パネルＰＮＬ２の第１行はＢ、Ｇ、Ｒ、Ｇの副画素が２つの単位画素をなす配列が反復され、第２行はＲ、Ｇ、Ｂ、Ｇの副画素が２つの単位画素をなす配列が反復される。
【００９６】
これとは異なり、第１表示パネルＰＮＬ１の第１行はＲ、Ｇ、Ｂ、Ｇの副画素が２つの単位画素をなす配列が反復され、第２行はＢ、Ｇ、Ｒ、Ｇの副画素が２つの単位画素をなす配列が反復されることもできる。３行からは、第１行及び第２行と同一な方式により奇数行と偶数行の副画素が反復的に配列される。
【００９７】
この場合、第２表示パネルＰＮＬ２の第１行はＢ、Ｇ、Ｒ、Ｇの副画素が２つの単位画素をなす配列が反復され、第２行はＲ、Ｇ、Ｂ、Ｇの副画素が２つの単位画素をなす配列が反復される。
【００９８】
本発明の第２例の画素アレイ構造によれば、第１表示パネルＰＮＬ１の第１行に配置された２つの隣接した単位画素は、Ｒ、Ｇの副画素からなる第１−１単位画素と、Ｂ、Ｇの副画素からなる第１−２単位画素とから構成され、第２行に配置された２つの隣接した単位画素は、Ｂ、Ｇの副画素からなる第１−３単位画素と、Ｒ、Ｇの副画素からなる第１−４単位画素とから構成される。
【００９９】
したがって、第１−１単位画素に不足した青色の色相は、それに近接した第１−２単位画素に配置されたＢの副画素により補充される効果を得ることができ、第１−２単位画素に不足した赤色の色相は、それに近接した第１−１単位画素に配置されたＲの副画素により補充される効果を得ることができる。また、第１−３単位画素に不足した赤色の色相はそれに近接した第１−４単位画素に配置されたＲの副画素により補充される効果を得ることができ、第１−４単位画素に不足した青色の色相はそれに近接した第１−３単位画素に配置されたＢの副画素により補充される効果を得ることができる。
【０１００】
また、第２表示パネルＰＮＬ２の第１行に配置された２つの隣接した単位画素はＢ、Ｇの副画素からなる第２−１単位画素と、Ｒ、Ｇの副画素からなる第２−２単位画素とから構成され、第２行に配置された２つの隣接した単位画素はＲ、Ｇの副画素からなる第２−３単位画素と、Ｂ、Ｇの副画素からなる第２−４単位画素とから構成される。
【０１０１】
したがって、第２−１単位画素に不足した赤色の色相は、それに近接した第２−２単位画素に配置されたＲの副画素により補充される効果を得ることができ、第２−２単位画素に不足した青色の色相はそれに近接した第２−１単位画素に配置されたＢの副画素により補充される効果を得ることができる。また、第２−３単位画素に不足した青色の色相はそれに近接した第２−４単位画素に配置されたＢの副画素により補充される効果を得ることができ、第２−４単位画素に不足した赤色の色相はそれに近接した第２−３単位画素に配置されたＲの副画素により補充される効果を得ることができる。
【０１０２】
第１表示パネルＰＮＬ１に入力される左眼映像と第２表示パネルＰＮＬ２に入力される右眼映像は、左眼と右眼を通じて各々入力されて脳で結合される。結局、第１−１単位画素（Ｒ、Ｇ）と第２−１単位画素（Ｂ、Ｇ）との結合、第１−２単位画素（Ｂ、Ｇ）と第２−２単位画素（Ｒ、Ｇ）ととの結合、第１−３単位画素（Ｂ、Ｇ）と第２−３単位画素（Ｒ、Ｇ）との結合、及び第１−４単位画素（Ｒ、Ｇ）と第２−４単位画素（Ｂ、Ｇ）との結合により、全ての単位画素は、図１４ｂに示すように、Ｒ、Ｇ、Ｂの副画素により赤色、緑色、青色の色相を表示できるようになる。
【０１０３】
したがって、本発明の第２例に従う画素アレイ構造によれば、解像度を維持しながら色相の集積度を増加させる効果を得ることができる。
【０１０４】
図１５ａは本発明の個人没入型機器の表示装置の第１表示パネルＰＮＬ１と第２表示パネルＰＮＬ２の画素アレイの第３例を示す図であり、図１５ｂは図１５ａの画素アレイに従って左眼映像と右眼映像が脳で合成されて認識される色相の配列を示す図である。
【０１０５】
図１５ａを参照すると、第１表示パネルＰＮＬ１の第１行はＧ、Ｒ、Ｂ、Ｒの副画素が２つの単位画素をなす配列が反復され、第２行はＢ、Ｒ、Ｇ、Ｒの副画素が２つの単位画素をなす配列が反復される。３行からは、第１行及び第２行と同一な方式により奇数行と偶数行の副画素が反復的に配列される。
【０１０６】
一方、第２表示パネルＰＮＬ２の第１行はＢ、Ｒ、Ｇ、Ｒの副画素が２つの単位画素をなす配列が反復され、第２行はＧ、Ｒ、Ｂ、Ｒの副画素が２つの単位画素をなす配列が反復される。
【０１０７】
これとは異なり、第１表示パネルＰＮＬ１の第１行はＢ、Ｒ、Ｇ、Ｒの副画素が２つの単位画素をなす配列が反復され、第２行はＧ、Ｒ、Ｂ、Ｒの副画素が２つの単位画素をなす配列が反復されることもできる。３行からは、第１行及び第２行と同一な方式により奇数行と偶数行の副画素が反復的に配列される。
【０１０８】
この場合、第２表示パネルＰＮＬ２の第１行はＧ、Ｒ、Ｂ、Ｒの副画素が２つの単位画素をなす配列が反復され、第２行はＢ、Ｒ、Ｇ、Ｒの副画素が２つの単位画素をなす配列が反復される。
【０１０９】
本発明の第３例の画素アレイ構造によれば、第１表示パネルＰＮＬ１の第１行に配置された２つの隣接した単位画素は、Ｇ、Ｒの副画素からなる第１−１単位画素と、Ｂ、Ｒの副画素からなる第１−２単位画素とから構成され、第２行に配置された２つの隣接した単位画素はＢ、Ｒの副画素からなる第１−３単位画素と、Ｇ、Ｒの副画素からなる第１−４単位画素とから構成される。
【０１１０】
したがって、第１−１単位画素に不足した青色の色相はそれに近接した第１−２単位画素に配置されたＢの副画素により補充される効果を得ることができ、第１−２単位画素に不足した緑色の色相はそれに近接した第１−１単位画素に配置されたＧの副画素により補充される効果を得ることができる。また、第１−３単位画素に不足した緑色の色相はそれに近接した第１−４単位画素に配置されたＧの副画素により補充される効果を得ることができ、第１−４単位画素に不足した青色の色相はそれに近接した第１−３単位画素に配置されたＢの副画素により補充される効果を得ることができる。
【０１１１】
また、第２表示パネルＰＮＬ２の第１行に配置された２つの隣接した単位画素は、Ｂ、Ｒの副画素からなる第２−１単位画素と、Ｇ、Ｒの副画素からなる第２−２単位画素とから構成され、第２行に配置された２つの隣接した単位画素はＧ、Ｒの副画素からなる第２−３単位画素と、Ｂ、Ｒの副画素からなる第２−４単位画素とから構成される。
【０１１２】
したがって、第２−１単位画素に不足した緑色の色相はそれに近接した第２−２単位画素に配置されたＧの副画素により補充される効果を得ることができ、第２−２単位画素に不足した青色の色相はそれに近接した第２−１単位画素に配置されたＢの副画素により補充される効果を得ることができる。また、第２−３単位画素に不足した青色の色相はそれに近接した第２−４単位画素に配置されたＢの副画素により補充される効果を得ることができ、第２−４単位画素に不足した緑色の色相はそれに近接した第２−３単位画素に配置されたＧの副画素により補充される効果を得ることができる。
【０１１３】
第１表示パネルＰＮＬ１に入力される左眼映像と第２表示パネルＰＮＬ２に入力される右眼映像は、左眼と右眼を通じて各々入力されて脳で結合される。結局、第１−１単位画素（Ｇ、Ｒ）と第２−１単位画素（Ｂ、Ｒ）との結合、第１−２単位画素（Ｂ、Ｒ）と第２−２単位画素（Ｇ、Ｒ）との結合、第１−３単位画素（Ｂ、Ｒ）と第２−３単位画素（Ｇ、Ｒ）との結合、及び第１−４単位画素（Ｇ、Ｒ）と第２−４単位画素（Ｂ、Ｒ）との結合により、図１５ｂに示すように、全ての単位画素はＲ、Ｇ、Ｂの副画素により赤色、緑色、青色の色相を表示できるようになる。
【０１１４】
したがって、本発明の第３例に従う画素アレイ構造によれば、解像度を維持しながら色相の集積度を増加させる効果を得ることができる。
【０１１５】
以上、説明した内容を通じて当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。例えば、本発明の実施形態の説明において、第１画素アレイの単位画素の配列と第２画素アレイの単位画素の配列は互いに鏡像関係を有するように構成することができる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されるものでなく、特許請求範囲により定まるべきである。
【０１１６】
本特許出願は、２０１５年１２月３１日付けで韓国に出願した特許出願番号第１０−２０１５−０１９１８００号に対して優先権を主張し、その全ての内容は参考文献として本特許出願に併合される。
【図１】
0006437991.tif 000003
【図２】
0006437991.tif 000004
【図３】
0006437991.tif 000005
【図４】
0006437991.tif 000006
【図５】
0006437991.tif 000007
【図６】
0006437991.tif 000008
【図７】
0006437991.tif 000009
【図８】
0006437991.tif 000010
【図９】
0006437991.tif 000011
【図１０】
0006437991.tif 000012
【図１１】
0006437991.tif 000013
【図１２】
0006437991.tif 000014
【図１３ａ】
0006437991.tif 000015
【図１３ｂ】
0006437991.tif 000016
【図１４ａ】
0006437991.tif 000017
【図１４ｂ】
0006437991.tif 000018
【図１５ａ】
0006437991.tif 000019
【図１５ｂ】
0006437991.tif 000020