(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成されたゲート電極と、
前記基板と前記ゲート電極との上に形成されたゲート絶縁体層と、
前記ゲート絶縁体層の上に形成されたソース電極及びドレイン電極と、
前記ゲート絶縁体層と前記ソース電極と前記ドレイン電極との上に、前記ソース電極と前記ドレイン電極との間のチャネル部を囲むように形成されたバンク部を有する梯子状に形成された隔壁層と、
前記隔壁層のバンク部にストライプ形状に形成された半導体層と、
前記半導体層が形成された前記隔壁層のバンク部を覆うようにストライプ形状に形成された保護層とを有し、
前記半導体層のストライプ形状は、前記チャネル部を流れる電流の方向と直交する方向に形成され、
前記保護層のストライプ形状は、前記チャネル部を流れる電流の方向と平行な方向である、薄膜トランジスタ。
【請求項２】
前記半導体層が金属酸化物を含む材料からなる、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記半導体層が有機物を含む材料からなる、請求項１又は２に記載の薄膜トランジスタ。
【請求項４】
前記保護層が無機化合物を含む材料からなる、請求項１乃至３のいずれかに記載の薄膜トランジスタ。
【請求項５】
前記保護層が有機物を含む材料からなる、請求項１乃至４のいずれかに記載の薄膜トランジスタ。
【請求項６】
前記保護層が無機化合物と有機物の混合物を含む材料からなる、請求項１乃至５のいずれかに記載の薄膜トランジスタ。
【請求項７】
前記隔壁層の一部がソース配線と平行かつソース配線の上に形成されている、請求項１乃至６のいずれかに記載の薄膜トランジスタ。
【請求項８】
前記隔壁層が撥インク性を有する、請求項１乃至７のいずれかに記載の薄膜トランジスタ。
【請求項９】
前記隔壁層の厚さが５０ｎｍ以上１μｍ以下である、請求項１乃至８のいずれかに記載の薄膜トランジスタ。
【請求項１０】
複数のトランジスタが形成された薄膜トランジスタアレイの製造方法であって、
基板の上にゲート電極を形成する工程と、
前記基板と前記ゲート電極との上にゲート絶縁体層を形成する工程と、
前記ゲート絶縁体層の上にソース電極とドレイン電極とを形成する工程と、
前記ゲート絶縁体層と前記ソース電極と前記ドレイン電極との上に、前記ソース電極と前記ドレイン電極との間のチャネル部を囲むように形成されたバンク部を有した梯子状の隔壁層を複数のトランジスタにわたって形成する工程と、
前記チャネル部を電流が流れる方向と直交する方向にストライプ形状で構成され、複数のトランジスタにわたって前記隔壁層のバンク部に半導体層を形成する工程と、
前記半導体層と直交する方向かつ前記ゲート電極の直上にストライプ形状で構成され、前記半導体層が形成された前記隔壁層のバンク部の上に複数のトランジスタにわたって保護層を形成する工程と、
前記半導体層の前記保護層で被覆されていない箇所を除去する工程とを含む、薄膜トランジスタアレイの製造方法。
【請求項１１】
前記半導体層が塗布法にて形成される、請求項１０に記載の薄膜トランジスタアレイの製造方法。
【請求項１２】
前記保護層が塗布法にて形成される、請求項１０又は１１に記載の薄膜トランジスタアレイの製造方法。
【請求項１３】
前記半導体層の前記保護層で被覆されていない箇所を除去する方法が有機系溶剤、無機系溶剤、及びこれらの混合溶液で洗い流す方法である、請求項１０乃至１２のいずれかに記載の薄膜トランジスタアレイの製造方法。
【請求項１４】
前記半導体層の前記保護層で被覆されていない箇所を除去する方法が有機系溶剤、無機系溶剤、及びこれらの混合溶液の蒸気にさらすことで除去する方法である、請求項１０乃至１３のいずれかに記載の薄膜トランジスタアレイの製造方法。
【請求項１５】
前記塗布法は、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかである、請求項１０乃至１４のいずれかに記載の薄膜トランジスタアレイの製造方法。
【請求項１６】
請求項１乃至９のいずれかに記載の薄膜トランジスタと、
前記ソース電極及び前記ドレイン電極の上に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成された前記ドレイン電極に電気的に接続された画素電極と、
前記画素電極の上に形成された共通電極とを含む画素表示媒体と、を有する画像表示装置。
【請求項１７】
前記画素表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置のいずれかである、請求項１６に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置に関する。
【背景技術】
【０００２】
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
【０００３】
現在半導体材料の主流はシリコン系であり、製造方法としてはフォトリソグラフィを用いたものが一般的である。
【０００４】
一方で、印刷技術を用いて電子部材を製造するプリンタブルエレクトロニクスが注目されている。印刷技術を用いることで、フォトリソグラフィよりも装置や製造コストが下がり、また真空や高温を必要としないことからプラスチック基板が利用できるなどのメリットが挙げられる。このような電子部材の一例として、図４に示す薄膜トランジスタ１００、及び図５に示す薄膜トランジスタアレイ２００が挙げられる。図４は、図５において、薄膜トランジスタアレイ２００をＢ−Ｂ’線で切断した断面図である。薄膜トランジスタ１００は、基板１、ゲート電極２、キャパシタ電極３、ソース電極５、ドレイン電極６、半導体層７、保護層８を備える。
【０００５】
また、プリンタブルエレクトロニクスの応用分野は広く、薄型、軽量のフレキシブルディスプレイに限らず、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグやセンサーなどへの応用も見込まれている。このように、ユビキタス社会に向けてプリンタブルエレクトロニクスの研究は必要不可欠である。
【０００６】
溶液から半導体層を形成するには、スピンコート法、ディップ法、インクジェット法などの方法が挙げられる。このうち、スピンコート法やディップ法で製造されたトランジスタを複数配置したトランジスタアレイにおいては、トランジスタ素子間やトランジスタと画素電極との間の半導体層中を電流が流れやすいため、オフ状態での電流（リーク電流）値が大きくなり、オンオフ比が低下してしまう問題がある。
【０００７】
このため、例えば特許文献１においては、インクジェット法を用いて所望の場所に半導体層を形成することにより、トランジスタ素子分離を実現している。また、例えば特許文献２においては、ソース電極、ドレイン電極の間のチャネル部に半導体溶液を注入することによってトランジスタ素子分離を実現している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−２１００８６号公報
【特許文献２】特開２００４−０８００２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１、２の方法において印刷法で半導体層を形成する場合、素子特性の向上、安定化には素子分離を図る必要があるために位置精度のよい印刷方法が求められる。また、半導体層の線幅と膜厚を厳密に制御することで更なる素子特性の向上が期待される。
【００１０】
本発明は、上述の課題を鑑みてなされたものであり、半導体層の線幅と膜厚を厳密に規定でき、アライメント精度よく半導体層と保護層を形成でき、簡便な方法でトランジスタ素子分離が実現可能な高性能、高安定の薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置を提供する。
【課題を解決するための手段】
【００１１】
上記課題を解決するための本発明の一局面は、基板と、基板の上に形成されたゲート電極と、基板とゲート電極との上に形成されたゲート絶縁体層と、ゲート絶縁体層の上に形成されたソース電極及びドレイン電極と、ゲート絶縁体層とソース電極とドレイン電極との上に、ソース電極とドレイン電極との間のチャネル部を囲むように形成されたバンク部を有する梯子状に形成された隔壁層と、隔壁層のバンク部にストライプ形状に形成された半導体層と、半導体層が形成された隔壁層のバンク部を覆うようにストライプ形状に形成された保護層とを有し、半導体層のストライプ形状は、チャネル部を流れる電流の方向と直交する方向に形成され、保護層のストライプ形状は、チャネル部を流れる電流の方向と平行な方向である、薄膜トランジスタである。
【００１２】
また、半導体層が金属酸化物を含む材料であってもよい。
【００１３】
また、半導体層が有機物を含む材料であってもよい。
【００１４】
また、保護層が無機化合物を含む材料であってもよい。
【００１５】
また、保護層が有機物を含む材料であってもよい。
【００１６】
また、保護層が無機化合物と有機物の混合物を含む材料であってもよい。
【００１７】
また、隔壁層の一部がソース配線と平行かつソース配線の上に形成されてもよい。
【００１８】
また、隔壁層が撥インク性を有してもよい。
【００１９】
また、隔壁層の厚さが５０ｎｍ以上１μｍ以下であってもよい。
【００２０】
本発明の他の局面は、基板の上にゲート電極を形成する工程と、基板とゲート電極との上にゲート絶縁体層を形成する工程と、ゲート絶縁体層の上にソース電極とドレイン電極とを形成する工程と、ゲート絶縁体層とソース電極とドレイン電極との上に、ソース電極とドレイン電極との間のチャネル部を囲むように形成されたバンク部を有した梯子状の隔壁層を複数のトランジスタにわたって形成する工程と、チャネル部を電流が流れる方向と直交する方向にストライプ形状で構成され、複数のトランジスタにわたって隔壁層のバンク部に半導体層を形成する工程と、半導体層と直交する方向かつゲート電極の直上にストライプ形状で構成され、半導体層が形成された隔壁層のバンク部の上に複数のトランジスタにわたって保護層を形成する工程と、半導体層の保護層で被覆されていない箇所を除去する工程とを含む、薄膜トランジスタアレイの製造方法である。
【００２１】
また、半導体層が塗布法にて形成されてもよい。
【００２２】
また、保護層が塗布法にて形成されてもよい。
【００２３】
また、半導体層の保護層で被覆されていない箇所を除去する方法が有機系溶剤、無機系溶剤、及びこれらの混合溶液で洗い流すことでもよい。
【００２４】
また、半導体層の保護層で被覆されていない箇所を除去する方法が有機系溶剤、無機系溶剤、及びこれらの混合溶液の蒸気にさらすことで除去するでもよい。
【００２５】
また、塗布法は、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかであってもよい。
【００２６】
また、本発明の他の局面は、複数の上述の薄膜トランジスタと、ソース電極及びドレイン電極の上に形成された層間絶縁膜と、層間絶縁膜の上に形成されたドレイン電極に電気的に接続された画素電極と、画素電極の上に形成された共通電極とを含む画素表示媒体と、を含む画像表示装置である。
【００２７】
また、画素表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置のいずれかであってもよい。
【発明の効果】
【００２８】
本発明によれば、チャネル部を囲むように形成されたバンク部を持つ隔壁層を形成することで半導体層の線幅と膜厚を厳密に規定し、塗布法にて半導体層をチャネル部に電流が流れる方向と直交する方向にストライプ形状に形成後、塗布法にて半導体層と直交する方向に保護層をストライプ形状に形成し、保護層で被覆されていない箇所の半導体層を除去することで、アライメント精度よく半導体層と保護層を形成し、かつ簡便な方法でトランジスタ素子の分離が可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明に係る薄膜トランジスタの一実施形態を示す断面図である。
【図２】本発明に係る薄膜トランジスタの一実施形態を示す平面図である。
【図３】本発明に係る薄膜トランジスタ製造方法に係る薄膜トランジスタの製造途中物及び比較例に係る薄膜トランジスタの平面図である。
【図４】従来技術に係る薄膜トランジスタの一例を示す断面図である。
【図５】従来技術に係る薄膜トランジスタの一例を示す平面図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施の形態を、図面を参照しつつ説明する。なお、実施の形態において、同一構成要素には同一符号を付け、重複する説明は省略する。
【００３１】
（薄膜トランジスタ）
本発明の一実施形態に係る薄膜トランジスタ１０の断面図を図１に示す。図１に示す薄膜トランジスタ１０は、基板１と、基板１の上に形成されたゲート電極２及びキャパシタ電極３と、基板１、ゲート電極２、及びキャパシタ電極３の上に形成されたゲート絶縁体層４と、ゲート絶縁体層４の上に形成されたソース電極５及びドレイン電極６と、ゲート絶縁体層４、ソース電極５、ドレイン電極６の上に形成された隔壁層９と、ソース電極５、ドレイン電極６、及び隔壁層９の上に形成された半導体層７と、ゲート絶縁体層４、ソース電極５、ドレイン電極６、隔壁層９、及び半導体層７の上に形成された保護層８とを含む。隔壁層９は、半導体層７のチャネル部７ａを囲むように形成されたバンク部、つまり半導体層７のチャネル部７ａの箇所を開口させたバンク部を有している。
【００３２】
典型的には、複数の薄膜トランジスタ１０がマトリックス状に配列された薄膜トランジスタアレイ２０の態様で提供される。本実施形態に係る薄膜トランジスタ１０を複数含む薄膜トランジスタアレイ２０を上面から見た平面図を図２に示す。図１は、図２において、薄膜トランジスタアレイ２０をＡ−Ａ’線で切断した断面図である。なお、薄膜トランジスタアレイ２０の場合は、必要に応じて層間絶縁膜、上部画素電極、ガスバリア層、平坦化膜、遮光膜などを形成してもよい。
【００３３】
図２に示した薄膜トランジスタアレイ２０では、隔壁層９は、ソース電極５とドレイン電極６との間を電流が流れる方向（図１において矢印で示した方向）と略直交する方向に、各薄膜トランジスタ１０のチャネル部７ａを囲むように形成した（チャネル部７ａの箇所を開口させた）バンク部を有した、いわゆる梯子状のストライプ形状（縞状、帯状）で形成されている。半導体層７は、各薄膜トランジスタ１０における隔壁層９のバンク部にそれぞれ形成されている。保護層８は、隔壁層９と略直交する方向に、半導体層７及び隔壁層９のバンク部を覆うように、複数の薄膜トランジスタ１０にわたってストライプ形状に形成されている。保護層８をストライプ形状に印刷することで、アライメント精度よく保護層８を形成できる。また、各薄膜トランジスタ１０間に半導体層７を設けていないので、アライメント精度よく半導体層７と保護層８とを形成でき、かつ簡便な方法でトランジスタ素子の分離が可能となる。
【００３４】
この薄膜トランジスタアレイ２０は、画像表示装置として用いることができる。画像表示装置としては電子ペーパー、有機ＥＬ表示装置、又は液晶表示装置に用いることができる。
【００３５】
本実施形態に係る基板１は、可撓性を有することが望ましい。基板１の材料としては、例えばポリエチレンテレフタレート（ＰＥＴ）、ポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのプラスチック材料が挙げられる。石英などのガラス基板やシリコンウェハなども絶縁性の基板として用いることができるが、薄型化、軽量化、フレキシブル化を考慮するとプラスチック基板が好ましい。また、各製造プロセスに用いられる温度などを考慮すると、基板１としては、特にＰＥＮやポリイミドなどを用いることが望ましい。
【００３６】
基板１が可撓性を有することで、フレキシブル、軽量、薄型な薄膜トランジスタを形成することができ、ひいては薄膜トランジスタを用いたデバイスにおいてもこれらの利点を生かすことができる。
【００３７】
本実施形態に係るゲート電極２及びキャパシタ電極３の材料としては、特に限定されるものではないが、例えば金、白金、アニミニウム、ニッケル、インジウム錫酸化物（ＩＴＯ）などの金属あるいは酸化物の薄膜、ポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）あるいはポリアニリンなどの導電性高分子、金、銀、ニッケルなどの金属コロイド粒子を分散させた溶液、若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。
【００３８】
本実施形態に係るゲート絶縁体層４の材料は、例えばポリビニルフェノール、ポリイミド、ポリメタクリル酸メチルなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などを用いることができる。ゲート絶縁体層４の形成方法には、スピンコート法やダイコート法などの方法を用いることができる。また、ＰＥＴ、ＰＥＮ、ＰＥＳなどの薄膜フィルムをゲート絶縁体層４として用いてもよい。また、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の各種絶縁材料を用い、スパッタリング法、プラズマＣＶＤ法、真空蒸着法等で形成することもできる。
【００３９】
本実施形態に係るソース電極５及びドレイン電極６の材料としては、特に限定されるものではないが、例えば金、白金、アニミニウム、ニッケル、インジウム錫酸化物（ＩＴＯ）などの金属あるいは酸化物の薄膜、ポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）あるいはポリアニリンなどの導電性高分子、金、銀、ニッケルなどの金属コロイド粒子を分散させた溶液、若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。
【００４０】
本実施形態に係る半導体層７の材料は、有機物半導体材料や金属酸化物半導体を含む材料であることが望ましい。この半導体層７は、例えば塗布法にて形成される。有機物半導体材料や金属酸化物半導体材料は、一部の有機溶媒に可溶であるため、半導体層７を印刷法により形成することができる。但し、有機物半導体材料や金属酸化物半導体材料を溶媒に溶解させず粒子の状態で分散し、分散液を印刷した後、乾燥や焼成することにより半導体層７を形成してもよい。有機物半導体材料には、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、及びそれらの誘導体のような高分子系有機物半導体材料、並びにペンタセン、テトラセン、銅フタロシアニン、ペリレン、及びそれらの誘導体のような低分子系有機物半導体材料を用いてもよい。しかしながら、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機物半導体材料を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いてもよい。また、金属酸化物半導体材料として、亜鉛やインジウム、ガリウムなどの金属塩化物、金属アセテート、金属硝酸塩などを用いることもできる。
【００４１】
本実施形態に係る隔壁層９の材料としては、ポリビニルフェノール（ＰＶＰ）、ポリスチレン（ＰＳ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリビニルアルコール（ＰＶＡ）、ポリ塩化ビニル（ＰＶＣ）、ポリフッ化ビニリデン（ＰＶＤＦ）、ポリテトラフルオロエチレン（ＰＴＦＥ）、ポリイミド（ＰＩ）、エポキシ樹脂、ポリジメチルシロキサン（ＰＤＭＳ）、ブタジエンゴム等の有機高分子化合物、又はこれらの混合物、又はアルコキシシラン基やビニル基、アクリル酸エステル、エポキシ基など反応性置換基を有する化合物との混合物を用いることができ、更には、隔壁層９の材料として、酸化ケイ素、酸化チタン、酸化タンタル、酸化アルミニウム、酸化ニオブ、酸化ジルコニウム、酸化銅、酸化ニッケル、酸化インジウム、酸化ハフニウム等の酸化物、あるいはこれらの複合酸化物又は酸化物混合物、酸窒化物などの絶縁性材料を用いることができる。また、これらの絶縁材料に撥インク性を付与するために、アルキル鎖と反応性置換基を有する化合物やフッ素含有化合物を添加してもよい。これらの添加する化合物としては、例えば、オクチルトリメトキシシラン、ヘキシルトリメトキシシラン、オクタデシルトリクロロシラン、トリデカフルオロ−１，１，２，２−テトラヒドロオクチルトリクロロシラン、ドデシルジメチルクロロシラン、ヘキサメチレンジシラザン、オクタデシルホスホン酸、オクタデセン、ヘキサン酸、ペンタフルオロチオフェノール、２−パーフルオロオクチルエタノールなどが挙げられる。更には、フッ素系高分子やポリシロキサン化合物等を用いてもよい。
【００４２】
本実施形態に係る隔壁層９は、図１及び図２に示したように、一画素（薄膜トランジスタ１０）において、ソース電極５、ドレイン電極６、及びそれらに挟まれたチャネル部７ａを開口させたバンク部が存在し、かつ、梯子状のストライプ形状に形成することを特徴とする。隔壁層９のストライプの幅は、特に限定されることはない。隔壁層９の膜厚は、特に限定されることはないが、好ましくは５０ｎｍから１μｍで形成するとよい。隔壁層９は、チャネル部７ａの箇所さえ開口していれば画素の上下方向、左右方向のいずれの方向にストライプ形状を形成してもよいが、より好ましくはソース配線及び／又は画素電極の一部を覆う方向に形成するとよい。これは溶液状の半導体を塗布する際に、配線又は電極材料の表面エネルギーの大きさから溶液が配線又は電極材料の上に偏って形成されてしまうことを防ぐためである。
【００４３】
本実施形態に係る隔壁層９が、チャネル部７ａを開口させたバンク部を持ったストライプ形状に形成されることによって、半導体層７を堆積させる際にはチャネル部７ａに半導体層７を確実に形成することができる。このような効果は特に隔壁層９として表面エネルギーの低い材料、すなわちフッ素系の材料や、長鎖アルキル基を有する材料を用いた時に際立って得ることができる。半導体層７を溶液から形成する場合、溶液はチャネル部７ａ近傍にのみ塗布してもよいし、ストライプ形状に隔壁層９間に形成してもよい。しかし、隔壁層９間にストライプ形状に形成したほうが、チャネル部７ａに確実に半導体層７を形成することができるためより好ましい。また、半導体層７は、真空成膜法を用いて形成してもよい。このように隔壁層９がストライプ形状であると、ストライプの長軸方向には厳密に位置合わせする必要がなく、容易に信頼性のある薄膜トランジスタアレイ（ＴＦＴアレイ）を製造することができる。
【００４４】
本実施形態に係る隔壁層９は、チャネル部７ａを覆うようにストライプ形状にレジストを形成した後、マイクログラビアコート、ディップコート、スクリーンコート、ダイコート、スピンコート、フレキソ印刷等既存のウエットコーティング法、あるいは、蒸着法、スパッタリング法、イオンプレーティング、ＣＶＤなどの真空成膜法を用いて隔壁層を形成し、その後レジストを剥離することによって形成することができる。また、オフセットグラビア印刷、反転オフセット印刷、スクリーンコート、フレキソ印刷等既存の印刷手法用いて、ダイレクトに図２に示したようにストライプ形状に作製する方法を用いてもよい。
【００４５】
本実施形態において、保護層８の封止材料として用いる材料は、有機物、無機化合物又は有機物と無機化合物の混合物を含む材料を用いることができ、特に限定されるものではないが、一般的に用いられる材料としてはフッ素系樹脂やポリビニルアルコールなどが挙げられるが、これらに限定されるものではない。また、保護層８には必要に応じて遮光性を付与することもできる。
【００４６】
本実施形態に係る保護層８は、隔壁層９と直交する方向にストライプ形状に形成され、チャネル部７ａが露出した開口部を覆うように形成することを特徴とする。更には、保護層８は、塗布法にて形成できるが、印刷法で行われることが望ましい。薄膜トランジスタを低コストで形成するためには、印刷法が有用であるからである。例えば、真空蒸着法、スパッタリング法、フォトリソグラフィ、エッチングを用いて形成する場合に比べ、工程数を削減することができ、かつ真空プロセスを用いないことでコストを下げることができる。印刷法は特に限定されるものではないが、凸版印刷法、スクリーン印刷法、転写印刷法、インクジェット法などがある。
【００４７】
（薄膜トランジスタアレイの製造方法）
次に、本実施形態に係る薄膜トランジスタアレイの製造方法について説明する。
【００４８】
本実施形態に係る薄膜トランジスタアレイ２０の製造方法は、次の工程を有する。
・基板１の上にゲート電極２を形成する工程
・基板１とゲート電極２との上にゲート絶縁体層４を形成する工程
・ゲート絶縁体層４の上にソース電極５とドレイン電極６とを形成する工程
・ゲート絶縁体層４とソース電極５とドレイン電極６との上に、チャネル部７ａを囲むように形成されたバンク部７ｂを有した梯子状の隔壁層９を、複数のトランジスタにわたって形成する工程
・チャネル部７ａを電流が流れる方向と直交する方向にストライプ形状で構成され、かつ、複数のトランジスタにわたって隔壁層９のバンク部に半導体層７を形成する工程
・半導体層７と直交する方向かつゲート電極２の直上にストライプ形状で構成され、半導体層７が形成された隔壁層９のバンク部の上に複数のトランジスタにわたって保護層８を形成する工程
・保護層８で被覆されていない半導体層７の箇所を除去する工程
【００４９】
図３は、本実施形態に係る薄膜トランジスタアレイ２０の製造方法において、半導体層７のうち、保護層８で被覆されていない部分を除去する工程に至る前の、製造途中に係る薄膜トランジスタアレイ２０の平面図である。図３において、符号７ｃで示した保護層８で被覆されていない半導体層７の一部分は、この後の工程において除去される。除去された薄膜トランジスタアレイ２０は、図２に示す。この除去工程には、有機系溶剤、無機系溶剤、及びこれらの混合溶液のいずれかを用いて半導体層の一部分７ｃを洗い流す方法や、有機系溶剤、無機系溶剤、及びこれらの混合溶液のいずれかの蒸気にさらすことで半導体層の一部分７ｃを除去する方法がある。
【００５０】
このように、本実施形態に係る薄膜トランジスタアレイの製造方法によって、図２に示す薄膜トランジスタアレイ２０を製造することができる。製造された薄膜トランジスタアレイ２０は、塗布法にて半導体層７をチャネル部７ａに電流が流れる方向と直交方向にストライプ形状に形成した後、塗布法にて半導体層７と直交する方向に保護層８をストライプ形状に形成し、保護層８で被覆されていない半導体層の一部分７ｃを除去するため、アライメント精度よく半導体層７と保護層８とを形成し、かつ簡便な方法でトランジスタ素子の分離が可能である。
【実施例】
【００５１】
（実施例１）
本発明者は、図２に示した通りチャネル部７ａが開口した梯子状の隔壁層９を形成する。その後、塗布法にて半導体層７をストライプ形状に形成し、半導体層７と直交する方向にストライプ形状に保護層８を形成後、保護層８で被覆されていない半導体層の一部分７ｃを除去することで素子分離を行い薄膜トランジスタアレイを作製した。
【００５２】
実施例１に係るボトムゲート・トップコンタクト型の薄膜トランジスタアレイ２０の製造方法について説明する。まず、基板１の材料として、ポリエチレンナフタレート（ＰＥＮ）、厚さ１２５μｍを用いた。
【００５３】
次に、ゲート電極２、キャパシタ電極３の材料として、ナノ銀とポリエチレングリコールとの重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを転写印刷法によりＰＥＮ基板１上に印刷し、１８０℃で１時間ベークしてゲート電極２を形成した。
【００５４】
次に、ゲート絶縁体層４の材料として、ポリビニルフェノールをシクロヘキサノンに１０重量％溶解させた溶液を用いた。ゲート絶縁体層４の溶液をダイコータ法により塗布し、１８０℃で１時間乾燥させて形成した。
【００５５】
次に、ソース電極５及びドレイン電極６の材料として、ナノ銀とポリエチレングリコールとの重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを転写印刷法により印刷し、１８０℃で１時間乾燥させてソース電極５及びドレイン電極６を形成した。 
【００５６】
次に、隔壁層９の材料として、サイトップ（旭硝子株式会社製）をフレキソ印刷により図２に示したようにストライプ状に塗工、１２０℃、３０分で乾燥した。
【００５７】
次に、半導体層７の材料として、フルオレン−ビチオフェンコポリマー（Ｆ８Ｔ２）をテトラリンで１．０重量％になるように溶解した溶液を用いた。半導体層７は、凸版印刷法を用いて形成するため、凸版として感光性樹脂凸版、１５０線のアニロックスロールを用いて半導体層７の溶液をチャネル部７ａを流れる電流の方向と直交する方向になるように印刷し、１００℃で６０分乾燥させて形成した。 
【００５８】
次に、半導体層７の保護層８で被覆されていない半導体層の一部分７ｃをトルエンで洗い流すことで除去して素子の分離を行い、薄膜トランジスタアレイを作成した。この結果、オフ状態での電流（リーク電流）値を小さくすることができた。
【００５９】
（実施例２）
保護層８まで形成する工程は実施例１と全く同様な方法を用いた。
【００６０】
次に、半導体層７の保護層８で被覆されていない半導体層の一部分７ｃをトルエンの蒸気にさらすことで除去して素子の分離を行い、薄膜トランジスタアレイを作成した。この結果、オフ状態での電流（リーク電流）値を小さくすることができた。
【００６１】
（実施例３）
半導体層７の材料としてＩｎ―Ｚｎ―Ｏ系酸化物溶液を用いた。半導体層７は、凸版印刷法を用いて形成するため、凸版として感光性樹脂凸版、１５０線のアニロックスロールを用いて半導体層７の溶液をチャネル部７ａを電流が流れる方向と直交する方向になるように印刷し、３５０℃、３０分間ホットプレートにてアニール処理をして形成した。
【００６２】
保護層８までの形成プロセスにおいて、半導体層７の形成プロセス以外は実施例１と全く同様な方法を用いた。
【００６３】
次に、半導体層７の保護層８で被覆されていない半導体層の一部分７ｃを塩酸で洗い流すことで素子の分離を行い、薄膜トランジスタアレイを作成した。この結果、オフ状態での電流（リーク電流）値を小さくすることができた。
【００６４】
（実施例４）
保護層８まで形成する工程は実施例３と全く同様な方法を用いた。
【００６５】
次に、半導体層７の保護層８で被覆されていない半導体層の一部分７ｃを塩酸の蒸気にさらすことで除去して素子の分離を行い、薄膜トランジスタアレイを作成した。この結果、オフ状態での電流（リーク電流）値を小さくすることができた。
【００６６】
以下に比較例について説明する。比較例では、半導体層７をストライプ形状に形成、半導体層７と直交する方向に保護層８を形成後、保護層８で被覆されていない半導体層の一部分７ｃを除去せずにストライプ形状のまま残っている、素子分離を行っていない薄膜トランジスタアレイを作製し、素子特性について実施例と比較した。
【００６７】
（比較例１）
保護層８まで形成する工程は実施例１と全く同様な方法を用いた。
【００６８】
しかし、半導体層７の保護層８で被覆されていない半導体層の一部分７ｃを除去せずに素子の分離を行わず、薄膜トランジスタアレイを作成した。この結果、オフ状態での電流（リーク電流）値が高くなってしまった。
【００６９】
（比較例２）
保護層８まで形成する工程は実施例３と全く同様な方法を用いた。
【００７０】
しかし、半導体層７の保護層８で被覆されていない半導体層の一部分７ｃを除去せずに素子の分離を行わず、薄膜トランジスタアレイを作成した。この結果、オフ状態での電流（リーク電流）値が高くなってしまった。
【００７１】
以上の結果から、塗布法にて半導体層７をストライプ形状に形成して、半導体層７と直行する方向に塗布法にて保護層８を形成後、有機系溶剤、無機系溶剤、及びそれらの混合溶液のいずれかで保護層８で被覆されていない半導体層の一部分７ｃを除去することで、アライメント精度よく半導体層７と保護層８を形成し、かつ簡便な方法でトランジスタ素子の分離を実現し良好な素子特性を示す薄膜トランジスタ１０を作製できることが確認できた。
【符号の説明】
【００７２】
１…基板
２…ゲート電極
３…キャパシタ電極
４…ゲート絶縁体層
５…ソース電極
６…ドレイン電極
７…半導体層
７ａ…チャネル部
７ｂ…バンク部
７ｃ…保護層に被覆されていない半導体層の一部分
８…保護層
９…隔壁層
１０…薄膜トランジスタ
【図１】
0006428126.tif 000002
【図２】
0006428126.tif 000003
【図３】
0006428126.tif 000004
【図４】
0006428126.tif 000005
【図５】
0006428126.tif 000006