(57)【特許請求の範囲】
【請求項１】
一次巻線及び二次巻線を有するトランスと、
複数の第１のスイッチング素子のスイッチング動作により、入力された直流の入力電圧を第１の交流電圧に変換して前記トランスの前記一次巻線に供給する第１のブリッジ回路と、
複数の第２のスイッチング素子のスイッチング動作により、前記トランスの前記二次巻線から供給される第２の交流電圧を直流の出力電圧に変換して出力する第２のブリッジ回路と、
前記各第１のスイッチング素子をオン又はオフに切り替える第１の駆動信号と、前記各第２のスイッチング素子をオン又はオフに切り替える第２の駆動信号と、を出力し、定電圧制御時に、前記出力電圧が目標電圧に近づくように、前記第１の駆動信号と前記第２の駆動信号との間の位相差を制御する制御回路と、を備え、
前記制御回路は、起動時の前記第１及び第２の駆動信号のデューティ比を、前記定電圧制御時の前記第１及び第２の駆動信号のデューティ比より大きく設定し、
前記第１の駆動信号のデューティ比は、ハイサイド側の前記第１のスイッチング素子を切り替える前記第１の駆動信号のハイ期間／周期であり、
前記第２の駆動信号のデューティ比は、ローサイド側の前記第２のスイッチング素子を切り替える前記第２の駆動信号のハイ期間／周期であり、
前記第１及び第２のブリッジ回路は、３相のフルブリッジ回路であり、
前記制御回路は、前記起動時のデューティ比を２／３より大きく設定し、前記定電圧制御時のデューティ比を２／３以下に設定する、ことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記制御回路は、前記起動時のデューティ比を、前記第２のブリッジ回路から出力される出力電力がゼロになる値より小さく設定する、ことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記制御回路は、前記起動時に前記出力電圧が上限値に達した後、デューティ比を徐々に小さくし、前記出力電圧が予め定められた値に達した後、前記定電圧制御を行う、ことを特徴とする請求項１または請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記制御回路は、前記起動時に、前記位相差を、前記第２のブリッジ回路から出力される出力電力がゼロになる角度から９０°まで大きくする、ことを特徴とする請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記制御回路は、前記出力電圧が前記上限値に達する前に、前記位相差を９０°まで大きくする、ことを特徴とする請求項４に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記制御回路は、起動直後に前記位相差を９０°に設定する、ことを特徴とする請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記制御回路は、前記起動時に前記出力電圧が前記上限値に達した後、デューティ比を徐々に小さくすると共に前記位相差を徐々に小さくする、ことを特徴とする請求項３から請求項６の何れかに記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記制御回路は、前記起動時に前記出力電圧が上限値に達した後、デューティ比を徐々に小さくすると共に前記定電圧制御を行う、ことを特徴とする請求項１または請求項２に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＡＢ（Ｄｕａｌ  Ａｃｔｉｖｅ  Ｂｒｉｄｇｅ）方式のＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
従来、双方向に電力変換効率を高くできるＤＣ／ＤＣコンバータとして、ＤＡＢ方式のＤＣ／ＤＣコンバータが知られている（例えば、特許文献１参照）。このＤＣ／ＤＣコンバータは、一次巻線及び二次巻線を有するトランスと、第１のブリッジ回路と、第２のブリッジ回路と、トランスと第２のブリッジ回路との間に接続されたインダクタと、第１の駆動信号と第２の駆動信号とを出力する制御回路と、を備えている。
【０００３】
第１のブリッジ回路は、第１の駆動信号に応じて、入力された直流の入力電圧を第１の交流電圧に変換してトランスの一次巻線に供給する。第２のブリッジ回路は、第２の駆動信号に応じて、トランスの二次巻線から供給される第２の交流電圧を直流の出力電圧に変換して出力する。このＤＣ／ＤＣコンバータでは、第１の駆動信号と第２の駆動信号との間の位相差を制御することによって出力電流を制御し、出力電圧を一定に制御する。入力電流及び出力電流は、上記位相差、インダクタのインダクタンス値、及び、インダクタに印加される電圧によって決定される。出力電圧が安定している状態では、インダクタには入力電圧と出力電圧との電位差が印加される。
【０００４】
ソフトスタートさせる場合、一般的には、出力電力がゼロになる位相差に設定して起動し、その後、位相差を徐々に大きくすることによって出力電圧を徐々に上昇させる。しかし、この方法では、出力電圧は徐々に上昇するが、第１のブリッジ回路のスイッチング素子に多大な突入電流が流れてしまう。その理由は、起動直後では、出力電圧がゼロであることから、入力電圧の全てがインダクタに印加されるためである。
【０００５】
突入電流を許容しない特性を有する燃料電池等が入力電源として接続される場合、この特性は好ましくない。そこで、バッテリーや系統（交流）等の電圧を用いて出力側をプリチャージすることによって出力電圧を上昇させておき、その後で入力電圧を印加して、インダクタの電位差が小さい状態で起動する起動方法が考えられる。これにより、起動時の突入電流を抑制することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第５，０２７，２６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、プリチャージ回路を設ける場合には、部品点数が多くなると共にプリチャージ回路用の制御が必要になるため、構成が複雑化してしまう。
【０００８】
そこで、本発明は、簡単な構成で起動時の突入電流を抑制できるＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様に係るＤＣ／ＤＣコンバータは、
一次巻線及び二次巻線を有するトランスと、
複数の第１のスイッチング素子のスイッチング動作により、入力された直流の入力電圧を第１の交流電圧に変換して前記トランスの前記一次巻線に供給する第１のブリッジ回路と、
複数の第２のスイッチング素子のスイッチング動作により、前記トランスの前記二次巻線から供給される第２の交流電圧を直流の出力電圧に変換して出力する第２のブリッジ回路と、
前記各第１のスイッチング素子をオン又はオフに切り替える第１の駆動信号と、前記各第２のスイッチング素子をオン又はオフに切り替える第２の駆動信号と、を出力し、定電圧制御時に、前記出力電圧が目標電圧に近づくように、前記第１の駆動信号と前記第２の駆動信号との間の位相差を制御する制御回路と、を備え、
前記制御回路は、起動時の前記第１及び第２の駆動信号のデューティ比を、前記定電圧制御時の前記第１及び第２の駆動信号のデューティ比より大きく設定する、ことを特徴とする。
【００１０】
また、前記ＤＣ／ＤＣコンバータにおいて、
前記第１及び第２のブリッジ回路は、３相のフルブリッジ回路であり、
前記制御回路は、前記起動時のデューティ比を２／３より大きく設定し、前記定電圧制御時のデューティ比を２／３以下に設定してもよい。
【００１１】
また、前記ＤＣ／ＤＣコンバータにおいて、
前記第１及び第２のブリッジ回路は、２相のフルブリッジ回路であり、
前記制御回路は、前記起動時のデューティ比を１／２より大きく設定し、前記定電圧制御時のデューティ比を１／２以下に設定してもよい。
【００１２】
また、前記ＤＣ／ＤＣコンバータにおいて、
前記制御回路は、前記起動時のデューティ比を、前記第２のブリッジ回路から出力される出力電力がゼロになる値より小さく設定してもよい。
【００１３】
また、前記ＤＣ／ＤＣコンバータにおいて、
前記制御回路は、前記起動時に前記出力電圧が上限値に達した後、デューティ比を徐々に小さくし、前記出力電圧が予め定められた値に達した後、前記定電圧制御を行ってもよい。
【００１４】
また、前記ＤＣ／ＤＣコンバータにおいて、
前記制御回路は、前記起動時に、前記位相差を、前記第２のブリッジ回路から出力される出力電力がゼロになる角度から９０°まで大きくしてもよい。
【００１５】
また、前記ＤＣ／ＤＣコンバータにおいて、
前記制御回路は、前記出力電圧が前記上限値に達する前に、前記位相差を９０°まで大きくしてもよい。
【００１６】
また、前記ＤＣ／ＤＣコンバータにおいて、
前記制御回路は、起動直後に前記位相差を９０°に設定してもよい。
【００１７】
また、前記ＤＣ／ＤＣコンバータにおいて、
前記制御回路は、前記起動時に前記出力電圧が前記上限値に達した後、デューティ比を徐々に小さくすると共に前記位相差を徐々に小さくしてもよい。
【００１８】
また、前記ＤＣ／ＤＣコンバータにおいて、
前記制御回路は、前記起動時に前記出力電圧が上限値に達した後、デューティ比を徐々に小さくすると共に前記定電圧制御を行ってもよい。
【００１９】
また、前記ＤＣ／ＤＣコンバータにおいて、
前記第１の駆動信号のデューティ比は、ハイサイド側の前記第１のスイッチング素子を切り替える前記第１の駆動信号のハイ期間／周期であり、
前記第２の駆動信号のデューティ比は、ローサイド側の前記第２のスイッチング素子を切り替える前記第２の駆動信号のハイ期間／周期であってもよい。
【発明の効果】
【００２０】
本発明によれば、第１及び第２の駆動信号の起動時のデューティ比を、定電圧制御時のデューティ比より大きく設定しているので、起動時に一次巻線に入力電圧が印加される期間を短くできる。これにより、起動時に一次巻線に流れる電流を小さくできるため、突入電流を抑制できる。また、このようなデューティ比の制御は、回路素子を追加することなく、制御回路の制御を変更することで実現できる。従って、簡単な構成で起動時の突入電流を抑制できる。
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態に係る３相用のＤＣ／ＤＣコンバータの概略的な構成を示す回路図である。
【図２】（ａ）は、定電圧制御時の第１及び第２の駆動信号のタイミング図であり、（ｂ）は、起動時の第１及び第２の駆動信号のタイミング図である。
【図３】第１及び第２の駆動信号のデューティ比と、第１のスイッチング素子のピーク電流との関係を示す図である。
【図４】デューティ比が６０％の場合の第１の駆動信号と一次巻線の両端間の電圧との関係を示す図である。
【図５】デューティ比が６６．６％の場合の第１の駆動信号と一次巻線の両端間の電圧との関係を示す図である。
【図６】デューティ比が７０％の場合の第１の駆動信号と一次巻線の両端間の電圧との関係を示す図である。
【図７】図１のＤＣ／ＤＣコンバータの起動シーケンスを説明するための図である。
【図８】第２の実施形態に係るＤＣ／ＤＣコンバータの起動シーケンスを説明するための図である。
【図９】第３の実施形態に係るＤＣ／ＤＣコンバータの起動シーケンスを説明するための図である。
【図１０】第５の実施形態に係る２相用のＤＣ／ＤＣコンバータの概略的な構成を示す回路図である。
【発明を実施するための形態】
【００２２】
以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。
【００２３】
（第１の実施形態）
図１は、第１の実施形態に係る３相用のＤＣ／ＤＣコンバータ１の概略的な構成を示す回路図である。図１に示すように、ＤＣ／ＤＣコンバータ１は、トランスＴ１と、第１のブリッジ回路１０と、第２のブリッジ回路２０と、制御回路３０と、インダクタＬ１〜Ｌ３と、を備える。
【００２４】
３相のトランスＴ１は、一次巻線Ｗ１１，Ｗ１２，Ｗ１３及び二次巻線Ｗ２１，Ｗ２２，Ｗ２３を有する。一次巻線Ｗ１１は、二次巻線Ｗ２１と磁気的に結合されている。一次巻線Ｗ１２は、二次巻線Ｗ２２と磁気的に結合されている。一次巻線Ｗ１３は、二次巻線Ｗ２３と磁気的に結合されている。
【００２５】
一次巻線Ｗ１１は、ノードＮ１１に接続された一端と、ノードＮ１２に接続された他端と、を有する。一次巻線Ｗ１２は、ノードＮ１２に接続された一端と、ノードＮ１３に接続された他端と、を有する。一次巻線Ｗ１３は、ノードＮ１３に接続された一端と、ノードＮ１１に接続された他端と、を有する。
【００２６】
二次巻線Ｗ２１は、ノードＮ２１に接続された一端と、ノードＮ２２に接続された他端と、を有する。二次巻線Ｗ２２は、ノードＮ２２に接続された一端と、ノードＮ２３に接続された他端と、を有する。二次巻線Ｗ２３は、ノードＮ２３に接続された一端と、ノードＮ２１に接続された他端と、を有する。
【００２７】
第１のブリッジ回路１０は、３相のフルブリッジ回路である。第１のブリッジ回路１０は、６個の第１のスイッチング素子ＳＷ１〜ＳＷ６のスイッチング動作により、入力端子Ｔ１１，Ｔ１２間に入力された直流の入力電圧Ｖｉｎを第１の交流電圧に変換してトランスＴ１の一次巻線Ｗ１１，Ｗ１２，Ｗ１３に供給する。第１のスイッチング素子ＳＷ１〜ＳＷ６は、例えば、Ｎ型ＭＯＳトランジスタである。
【００２８】
第１のスイッチング素子ＳＷ１は、一方の入力端子Ｔ１１に接続された一端（ドレイン）と、ノードＮ１１に接続された他端（ソース）と、第１の駆動信号Ｇ１が供給される制御端子（ゲート）と、を有する。
【００２９】
第１のスイッチング素子ＳＷ２は、ノードＮ１１に接続された一端（ドレイン）と、他方の入力端子Ｔ１２に接続された他端（ソース）と、第１の駆動信号Ｇ２が供給される制御端子（ゲート）と、を有する。
【００３０】
第１のスイッチング素子ＳＷ３は、一方の入力端子Ｔ１１に接続された一端（ドレイン）と、ノードＮ１２に接続された他端（ソース）と、第１の駆動信号Ｇ３が供給される制御端子（ゲート）と、を有する。
【００３１】
第１のスイッチング素子ＳＷ４は、ノードＮ１２に接続された一端（ドレイン）と、他方の入力端子Ｔ１２に接続された他端（ソース）と、第１の駆動信号Ｇ４が供給される制御端子（ゲート）と、を有する。
【００３２】
第１のスイッチング素子ＳＷ５は、一方の入力端子Ｔ１１に接続された一端（ドレイン）と、ノードＮ１３に接続された他端（ソース）と、第１の駆動信号Ｇ５が供給される制御端子（ゲート）と、を有する。
【００３３】
第１のスイッチング素子ＳＷ６は、ノードＮ１３に接続された一端（ドレイン）と、他方の入力端子Ｔ１２に接続された他端（ソース）と、第１の駆動信号Ｇ６が供給される制御端子（ゲート）と、を有する。
【００３４】
インダクタＬ１の一端は、ノードＮ２１に接続されている。インダクタＬ２の一端は、ノードＮ２２に接続されている。インダクタＬ３の一端は、ノードＮ２３に接続されている。
【００３５】
第２のブリッジ回路２０は、３相のフルブリッジ回路である。第２のブリッジ回路２０は、６個の第２のスイッチング素子ＳＷ７〜ＳＷ１２のスイッチング動作により、トランスＴ１の二次巻線Ｗ２１，Ｗ２２，Ｗ２３からインダクタＬ１〜Ｌ３を介して供給される第２の交流電圧を直流の出力電圧Ｖｏｕｔに変換して出力端子Ｔ２１，Ｔ２２間に出力する。第２のスイッチング素子ＳＷ７〜ＳＷ１２は、例えば、Ｎ型ＭＯＳトランジスタである。
【００３６】
第２のスイッチング素子ＳＷ７は、一方の出力端子Ｔ２１に接続された一端（ドレイン）と、インダクタＬ１の他端に接続された他端（ソース）と、第２の駆動信号Ｇ７が供給される制御端子（ゲート）と、を有する。
【００３７】
第２のスイッチング素子ＳＷ８は、インダクタＬ１の他端に接続された一端（ドレイン）と、他方の出力端子Ｔ２２に接続された他端（ソース）と、第２の駆動信号Ｇ８が供給される制御端子（ゲート）と、を有する。
【００３８】
第２のスイッチング素子ＳＷ９は、一方の出力端子Ｔ２１に接続された一端（ドレイン）と、インダクタＬ２の他端に接続された他端（ソース）と、第２の駆動信号Ｇ９が供給される制御端子（ゲート）と、を有する。
【００３９】
第２のスイッチング素子ＳＷ１０は、インダクタＬ２の他端に接続された一端（ドレイン）と、他方の出力端子Ｔ２２に接続された他端（ソース）と、第２の駆動信号Ｇ１０が供給される制御端子（ゲート）と、を有する。
【００４０】
第２のスイッチング素子ＳＷ１１は、一方の出力端子Ｔ２１に接続された一端（ドレイン）と、インダクタＬ３の他端に接続された他端（ソース）と、第２の駆動信号Ｇ１１が供給される制御端子（ゲート）と、を有する。
【００４１】
第２のスイッチング素子ＳＷ１２は、インダクタＬ３の他端に接続された一端（ドレイン）と、他方の出力端子Ｔ２２に接続された他端（ソース）と、第２の駆動信号Ｇ１２が供給される制御端子（ゲート）と、を有する。
【００４２】
出力端子Ｔ２１，Ｔ２２間には、コンデンサＣ１が接続されている。
【００４３】
二次巻線Ｗ２１〜Ｗ２３、インダクタＬ１〜Ｌ３、及び、第２のスイッチング素子ＳＷ７〜ＳＷ１２の寄生容量は、ゼロボルトスイッチングを行うための共振回路を構成している。
【００４４】
制御回路３０は、各第１のスイッチング素子ＳＷ１〜ＳＷ６をオン又はオフに切り替える第１の駆動信号Ｇ１〜Ｇ６と、各第２のスイッチング素子ＳＷ７〜ＳＷ１２をオン又はオフに切り替える第２の駆動信号Ｇ７〜Ｇ１２と、を出力する。
【００４５】
図２（ａ）は、定電圧制御時の第１及び第２の駆動信号Ｇ１〜Ｇ１２のタイミング図であり、図２（ｂ）は、起動時の第１及び第２の駆動信号Ｇ１〜Ｇ１２のタイミング図である。
【００４６】
図２（ａ）に示すように、定電圧制御時では、第１及び第２の駆動信号Ｇ１〜Ｇ１２は、デューティ比が例えば約５０％の矩形波である。第１の駆動信号Ｇ２，Ｇ４，Ｇ６のそれぞれは、対応する第１の駆動信号Ｇ１，Ｇ３，Ｇ５の反転信号である。第２の駆動信号Ｇ８，Ｇ１０，Ｇ１２のそれぞれは、対応する第１の駆動信号Ｇ７，Ｇ９，Ｇ１１の反転信号である。
【００４７】
第１の駆動信号Ｇ１，Ｇ２と、第１の駆動信号Ｇ３，Ｇ４との間の位相差は、約１２０°である。第１の駆動信号Ｇ１，Ｇ２と、第１の駆動信号Ｇ５，Ｇ６との間の位相差は、約２４０°である。
【００４８】
第２の駆動信号Ｇ７，Ｇ８と、第２の駆動信号Ｇ９，Ｇ１０との間の位相差は、約１２０°である。第２の駆動信号Ｇ７，Ｇ８と、第２の駆動信号Ｇ１１，Ｇ１２との間の位相差は、約２４０°である。
【００４９】
制御回路３０は、定電圧制御時に、出力電圧Ｖｏｕｔが目標電圧に近づくように、第１の駆動信号Ｇ１〜Ｇ６と第２の駆動信号Ｇ７〜Ｇ１２との間の位相差φを制御する。
【００５０】
位相差φを増加させるに従い、第２のブリッジ回路２０から出力される出力電力は増加する。ＤＣ／ＤＣコンバータ１の各素子が理想的であり、デューティ比が５０％である場合、第２のブリッジ回路２０から出力される出力電力は、位相差φが０°の場合にゼロになり、位相差φが９０°の場合に最大になる。また、位相差φが負の場合には、第１のブリッジ回路１０から入力端子に出力電力が出力される。つまり、ＤＣ／ＤＣコンバータ１は、双方向のＤＣ／ＤＣコンバータとして用いることができる。
【００５１】
図２（ｂ）に示すように、起動時では、第１及び第２の駆動信号Ｇ１〜Ｇ１２は、デューティ比が例えば約７０％の矩形波である。
【００５２】
制御回路３０は、起動時の第１及び第２の駆動信号Ｇ１〜Ｇ１２のデューティ比を、定電圧制御時の第１及び第２の駆動信号Ｇ１〜Ｇ１２のデューティ比より大きく設定する。具体的には、制御回路３０は、起動時のデューティ比を２／３（約６６．６％）より大きく設定し、定電圧制御時のデューティ比を２／３以下に設定する。
【００５３】
第１の駆動信号Ｇ１〜Ｇ６のデューティ比は、ハイサイド側の第１のスイッチング素子ＳＷ１，ＳＷ３，ＳＷ５を切り替える第１の駆動信号Ｇ１，Ｇ３，Ｇ５の「ハイ期間／周期」（１周期に対するハイ期間の割合）であり、且つ、ローサイド側の第１のスイッチング素子ＳＷ２，ＳＷ４，ＳＷ６を切り替える第１の駆動信号Ｇ２，Ｇ４，Ｇ６の「ロー期間／周期」（１周期に対するロー期間の割合）である。
【００５４】
第２の駆動信号Ｇ７〜Ｇ１２のデューティ比は、ローサイド側の第２のスイッチング素子ＳＷ８，ＳＷ１０，ＳＷ１２を切り替える第２の駆動信号Ｇ８，Ｇ１０，Ｇ１２の「ハイ期間／周期」であり、且つ、ハイサイド側の第２のスイッチング素子ＳＷ７，ＳＷ９，ＳＷ１１を切り替える第２の駆動信号Ｇ７，Ｇ９，Ｇ１１の「ロー期間／周期」である。
【００５５】
制御回路３０は、起動時のデューティ比を、第２のブリッジ回路２０から出力される出力電力がゼロになる値より小さく設定する。第２のブリッジ回路２０から出力される出力電力がゼロになる値は、負荷などに応じて変化するが、ほぼ無負荷の場合、例えば約７５％である。
【００５６】
図３は、第１及び第２の駆動信号Ｇ１〜Ｇ１２のデューティ比と、第１のスイッチング素子ＳＷ１〜ＳＷ６のピーク電流との関係を示す図である。
【００５７】
図３に示すように、デューティ比が５０％以上、６６．６％未満では、ピーク電流はほぼ一定である。デューティ比が６６．６％以上では、ピーク電流は、デューティ比の増加に応じて単調に減少する。前述のように、例えば、デューティ比が約７５％以上では、第２のブリッジ回路２０から出力される出力電力は、ゼロである。
【００５８】
図４〜６は、第１の駆動信号Ｇ１，Ｇ３，Ｇ５と、一次巻線Ｗ１１，Ｗ１２，Ｗ１３の両端間の電圧Ｖ１，Ｖ２，Ｖ３との関係を示す図である。図４では、デューティ比は６０％であり、図５では、デューティ比は６６．６％であり、図６では、デューティ比は７０％である。
【００５９】
図４，５に示すように、デューティ比が６０％及び６６．６％である場合、第１の駆動信号Ｇ１，Ｇ３，Ｇ５が同時にハイになる期間は存在しない。この場合、一次巻線Ｗ１１，Ｗ１２，Ｗ１３の両端間の各電圧Ｖ１，Ｖ２，Ｖ３は、周期の約３３．３％の期間で正の入力電圧Ｖｉｎになり、周期の約３３．３％の期間で負の入力電圧Ｖｉｎになり、周期の約３３．３％の期間でゼロになる。
【００６０】
一方、図６に示すように、デューティ比が７０％である場合、第１の駆動信号Ｇ１，Ｇ３，Ｇ５が同時にハイになる期間Ｔ１が存在する。この期間Ｔ１においては、第１のスイッチング素子ＳＷ１，ＳＷ３，ＳＷ５はオンし、第１のスイッチング素子ＳＷ２，ＳＷ４，ＳＷ６はオフする。従って、期間Ｔ１において、各電圧Ｖ１，Ｖ２，Ｖ３は、ゼロになる。
【００６１】
これにより、各電圧Ｖ１，Ｖ２，Ｖ３は、周期の３０％（＝１００％−７０％）の期間で正の入力電圧Ｖｉｎになり、周期の３０％の期間で負の入力電圧Ｖｉｎになり、周期の４０％の期間でゼロになる。
【００６２】
第１の駆動信号Ｇ１，Ｇ３，Ｇ５が同時にハイになる期間Ｔ１は、デューティ比の増加に応じて長くなる。従って、各電圧Ｖ１，Ｖ２，Ｖ３が正又は負の入力電圧Ｖｉｎになる期間、即ち一次巻線Ｗ１１，Ｗ１２，Ｗ１３に入力電圧Ｖｉｎが印加される期間は、デューティ比の増加に応じて短くなる。
【００６３】
つまり、デューティ比を６６．６％より大きく設定することによって、起動時に一次巻線Ｗ１１，Ｗ１２，Ｗ１３に入力電圧Ｖｉｎが印加される期間を短くできる。これにより、起動時に一次巻線Ｗ１１，Ｗ１２，Ｗ１３に流れる電流を小さくできるため、突入電流を抑制できる。
【００６４】
次に、起動シーケンスの一例について説明する。
図７は、図１のＤＣ／ＤＣコンバータ１の起動シーケンスを説明するための図である。図７の例では、起動開始した時刻ｔ１０において、デューティ比は７５％である。これにより、上述のように入力電流Ｉｉｎの突入電流を抑制できる。
【００６５】
また、時刻ｔ１０において位相差φは角度φ０である。角度φ０は、第２のブリッジ回路２０から出力される出力電力がゼロになる角度である。制御回路３０は、起動時に、位相差φを角度φ０から９０°まで大きくする。これにより、ソフトスタートを行うことができ、出力電圧Ｖｏｕｔの上昇を緩やかにできる。
【００６６】
なお、起動時とは、起動開始した時刻ｔ１０から、定電圧制御を開始する時刻ｔ１３までの期間を表す。
【００６７】
時刻ｔ１０の後、出力電圧Ｖｏｕｔは、徐々に上昇して時刻ｔ１１において上限値Ｖ１０に達する。デューティ比が７５％であるため、位相差φが最大の９０°であっても、出力電圧Ｖｏｕｔは上限値Ｖ１０より高くならない。
【００６８】
制御回路３０は、出力電圧Ｖｏｕｔが上限値Ｖ１０に達する前に、位相差φを９０°まで大きくする。これにより、出力電圧Ｖｏｕｔの上昇が遅くなりすぎないようにできる。
【００６９】
制御回路３０は、起動時に出力電圧Ｖｏｕｔが上限値Ｖ１０に達した後、デューティ比を徐々に小さくする。図７の例では、時刻ｔ１１に出力電圧Ｖｏｕｔが上限値Ｖ１０に達し、その後、時刻ｔ１２まで待ってから、デューティ比を徐々に小さくしている。時刻ｔ１２まで待たず、時刻ｔ１１からデューティ比を小さくしてもよい。
【００７０】
時刻ｔ１２以降、デューティ比を小さくすることによって、出力電圧Ｖｏｕｔは上限値Ｖ１０以上に上昇する。
【００７１】
制御回路３０は、出力電圧Ｖｏｕｔが予め定められた値Ｖ２０に達した時刻ｔ１３の後、定電圧制御を行うと共に、デューティ比を徐々に小さくして５０％にする。予め定められた値Ｖ２０は、目標電圧Ｖ３０より低い値であって、目標電圧Ｖ３０に比較的近い値に設定しておく。定電圧制御の方法としては、例えば、周知のＰＩＤ制御などを用いることができる。
【００７２】
これにより、時刻ｔ１３の後、位相差φが制御されることにより、出力電圧Ｖｏｕｔは目標電圧Ｖ３０に制御される。また、時刻ｔ１４において、デューティ比は５０％になる。デューティ比は、５０％まで小さくしなくても良いが、電力の利用効率の観点から、少なくとも６６．６％まで小さくすることが好ましい。
【００７３】
以上で説明したように、本実施形態によれば、第１及び第２の駆動信号Ｇ１〜Ｇ１２の起動時のデューティ比を、定電圧制御時のデューティ比より大きく設定しているので、起動時に一次巻線Ｗ１１〜Ｗ１３に入力電圧Ｖｉｎが印加される期間を短くできる。これにより、起動時に一次巻線Ｗ１１〜Ｗ１３に流れる電流を小さくできるため、突入電流を抑制できる。
【００７４】
また、このようなデューティ比の制御は、回路素子を追加することなく、制御回路３０の制御を変更することで実現できる。従って、簡単な構成で起動時の突入電流を抑制できる。
【００７５】
なお、起動開始直後（時刻ｔ１０の直後）には、制御回路３０は、第２の駆動信号Ｇ７〜Ｇ１２を出力しなくてもよい。このようにしても、突入電流を抑制できる。
【００７６】
また、インダクタＬ１〜Ｌ３は設けられていなくてもよい。また、インダクタＬ１〜Ｌ３に加え、第１のスイッチング素子ＳＷ１の他端及び第１のスイッチング素子ＳＷ２の一端の接続ノードと、ノードＮ１１との間にインダクタが設けられ、第１のスイッチング素子ＳＷ３の他端及び第１のスイッチング素子ＳＷ４の一端の接続ノードと、ノードＮ１２との間にインダクタが設けられ、第１のスイッチング素子ＳＷ５の他端及び第１のスイッチング素子ＳＷ６の一端の接続ノードと、ノードＮ１３との間にインダクタが設けられてもよい。この構成でも、以上の効果が得られる。
【００７７】
また、第１及び第２のスイッチング素子ＳＷ１〜ＳＷ１２は、ＩＧＢＴなどの他の素子でもよく、これらの数も６個に限らない。
【００７８】
（第２の実施形態）
第２の実施形態では、起動シーケンスが第１の実施形態と異なる。
【００７９】
第２の実施形態のＤＣ／ＤＣコンバータ１の構成は第１の実施形態と同じであり、制御回路３０の機能が第１の実施形態と異なる。以下では相違点を中心に説明する。
【００８０】
図８は、第２の実施形態に係るＤＣ／ＤＣコンバータ１の起動シーケンスを説明するための図である。図８に示すように、制御回路３０は、起動直後（時刻ｔ１０）に位相差φを９０°に設定する。図８の例では、時刻ｔ１１ａに出力電圧Ｖｏｕｔが上限値Ｖ１０に達する。時刻ｔ１１ａ以降の動作は、第１の実施形態の時刻ｔ１１以降の動作と同じである。
【００８１】
本実施形態によれば、起動直後に位相差φを最大の９０°に設定するため、第２のブリッジ回路２０は、起動直後に、出力可能な範囲で最大の出力電力を出力できる。そのため、時刻ｔ１０直後の出力電圧Ｖｏｕｔの上昇を第１の実施形態よりも早めることができる。
【００８２】
また、時刻ｔ１３において定電圧制御を始めるまでは位相差φを変更しないので、制御が容易である。
【００８３】
なお、ＤＣ／ＤＣコンバータ１は、片方向のＤＣ／ＤＣコンバータとして用いることもできる。片方向のＤＣ／ＤＣコンバータとして用いる場合、出力端子Ｔ２１，Ｔ２２側（出力側）から入力端子Ｔ１１，Ｔ１２側（入力側）に逆方向電流を流さないことが好ましい。第１の実施形態のように、ソフトスタートのために位相差φを出力電力がゼロになる角度φ０に設定して起動する場合、ＤＣ／ＤＣコンバータ１を構成する素子のばらつき等により、設定された角度φ０と実際に出力電力がゼロになる角度とに誤差が生じると、例えば出力側の負荷やコンデンサＣ１に電荷が残った場合の起動等で、出力側から入力側に逆方向電流が流れてしまう恐れがある。これに対して、本実施形態によれば、位相差を９０°に設定しているので、素子のばらつき等が存在しても、出力側から入力側に逆方向電流が流れる恐れが無い。
【００８４】
（第３の実施形態）
第３の実施形態では、起動シーケンスが第１の実施形態と異なる。
【００８５】
第３の実施形態のＤＣ／ＤＣコンバータ１の構成は第１の実施形態と同じであり、制御回路３０の機能が第１の実施形態と異なる。以下では相違点を中心に説明する。
【００８６】
図９は、第３の実施形態に係るＤＣ／ＤＣコンバータ１の起動シーケンスを説明するための図である。図９に示すように、制御回路３０は、起動時に出力電圧Ｖｏｕｔが上限値Ｖ１０に達した後、デューティ比を徐々に小さくすると共に位相差φを徐々に小さくする。この時、例えば、デューティ比の単位時間当たりの低下量と、位相差φの単位時間当たりの低下量は、それぞれ、予め定めた値としておいてもよい。
【００８７】
図９の例では、時刻ｔ１１に出力電圧Ｖｏｕｔが上限値Ｖ１０に達し、その後、時刻ｔ１２まで待ってから、時刻ｔ１３ａまでデューティ比及び位相差φを徐々に小さくしている。時刻ｔ１２まで待たず、時刻ｔ１１からデューティ比及び位相差φを小さくしてもよい。
【００８８】
時刻ｔ１０からｔ１２までの動作は、第１の実施形態の時刻ｔ１０からｔ１２までの動作と同じであり、時刻ｔ１３ａ以降の動作は、第１の実施形態の時刻ｔ１３以降の動作と同じである。
【００８９】
本実施形態によれば、デューティ比を小さくすることにより出力電力を増加させ、位相差φを小さくすることにより出力電力を減少させることができるので、時刻ｔ１２からｔ１３ａまでの間の出力電圧Ｖｏｕｔの上昇を緩やかにできる。
【００９０】
なお、第３の実施形態を第２の実施形態に組み合わせてもよい。
【００９１】
（第４の実施形態）
第４の実施形態では、起動シーケンスが第１の実施形態と異なる。
【００９２】
第４の実施形態のＤＣ／ＤＣコンバータ１の構成は第１の実施形態と同じであり、制御回路３０の機能が第１の実施形態と異なる。以下では相違点を中心に説明する。
【００９３】
制御回路３０は、起動時に出力電圧Ｖｏｕｔが上限値Ｖ１０に達した後、即ち、例えば図７の時刻ｔ１１の後、デューティ比を徐々に小さくすると共に定電圧制御を行う。
【００９４】
本実施形態によれば、時刻ｔ１２の後、デューティ比を制御する必要が無いので、制御が容易である。
【００９５】
なお、第４の実施形態を第２又は第３の実施形態に組み合わせてもよい。
【００９６】
（第５の実施形態）
第５の実施形態は、ＤＣ／ＤＣコンバータ１Ａが２相で構成されている点において、第１の実施形態と異なる。
【００９７】
図１０は、第５の実施形態に係る２相用のＤＣ／ＤＣコンバータ１Ａの概略的な構成を示す回路図である。図１０では、図１と共通する構成部分には同一の符号を付しており、以下では相違点を中心に説明する。
【００９８】
図１０に示すように、ＤＣ／ＤＣコンバータ１Ａは、図１のＤＣ／ＤＣコンバータ１の構成から、１相分の構成である一次巻線Ｗ１３、二次巻線Ｗ２３、インダクタＬ３、第１のスイッチング素子ＳＷ５，ＳＷ６、及び、第２のスイッチング素子ＳＷ１１，ＳＷ１２を除去している。つまり、トランスＴ１Ａは２相のトランスであり、第１及び第２のブリッジ回路１０Ａ，２０Ａは、２相のフルブリッジ回路である。
【００９９】
本実施形態においても、制御回路３０Ａは、起動時の第１及び第２の駆動信号Ｇ１〜Ｇ４，Ｇ７〜Ｇ１０のデューティ比を、定電圧制御時の第１及び第２の駆動信号Ｇ１〜Ｇ４，Ｇ７〜Ｇ１０のデューティ比より大きく設定する。具体的には、制御回路３０Ａは、起動時のデューティ比を１／２（５０％）より大きく設定し、定電圧制御時のデューティ比を１／２以下に設定する。
起動シーケンスは、第１の実施形態と同様である。
【０１００】
これにより、本実施形態によれば、第１の実施形態と同様に、起動時に一次巻線Ｗ１１，Ｗ１２に入力電圧Ｖｉｎが印加される期間を短くできる。これにより、起動時に一次巻線Ｗ１１，Ｗ１２に流れる電流を小さくできるため、突入電流を抑制できる。
また、第１の実施形態の他の効果も得ることができる。
【０１０１】
なお、第５の実施形態においても、第２から第４の実施形態の起動シーケンスを用いてもよい。
【０１０２】
本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
【符号の説明】
【０１０３】
１，１Ａ  ＤＣ／ＤＣコンバータ
Ｔ１，Ｔ１Ａ  トランス
Ｗ１１，Ｗ１２，Ｗ１３  一次巻線
Ｗ２１，Ｗ２２，Ｗ２３  二次巻線
１０，１０Ａ  第１のブリッジ回路
ＳＷ１〜ＳＷ６  第１のスイッチング素子
２０，２０Ａ  第２のブリッジ回路
ＳＷ７〜ＳＷ１２  第２のスイッチング素子
３０，３０Ａ  制御回路
Ｌ１〜Ｌ３  インダクタ
【図１】
0006363031.tif 000002
【図２】
0006363031.tif 000003
【図３】
0006363031.tif 000004
【図４】
0006363031.tif 000005
【図５】
0006363031.tif 000006
【図６】
0006363031.tif 000007
【図７】
0006363031.tif 000008
【図８】
0006363031.tif 000009
【図９】
0006363031.tif 000010
【図１０】
0006363031.tif 000011