(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタスイッチの制御方法であって、
前記薄膜トランジスタスイッチは、
ゲートと、ドレインと、ソースと、半導体層と、第四電極とからなり、
前記ドレインは、第一信号と接続され、
前記ゲートは、制御信号と接続されることで当該薄膜トランジスタスイッチの導通或はオフを制御し、
前記スイッチ導通時、前記ソースは、前記第一信号を出力し、
前記第四電極と前記ゲートは、それぞれ前記半導体層の両側に設けられ、
前記第四電極は、導電素材からなり、
当該薄膜トランジスタスイッチの制御方法は、
当該薄膜トランジスタスイッチの導通時、前記ゲートと前記第四電極とは、高電位を受け取り、
また更に、
当該薄膜トランジスタスイッチのスイッチオフ時、
前記ゲートは、低電位を受け取り、
前記第四電極は、高電位と接続されることで、前記半導体層中に蓄積され且つ前記ゲートから離れた側の電子を誘導した後、
前記第四電極は、低電位を受け取る
ことを特徴とする薄膜トランジスタスイッチの制御方法。
【請求項２】
請求項１に記載の薄膜トランジスタスイッチの制御方法において、
更に、前記薄膜トランジスタスイッチには、ゲート絶縁層及び不動態化層が設けられ、
前記ゲート絶縁層は、前記ゲート上に設けられ、
前記半導体層は、前記ゲート絶縁層上に設けられ、
前記ドレインと前記ソースは、前記半導体層上に設けられるとともに、上面には前記不動態化層が設けられ、
前記第四電極は、前記不動態化層上に設けられている
ことを特徴とする薄膜トランジスタスイッチの制御方法。
【請求項３】
請求項１または請求項２に記載の薄膜トランジスタスイッチの制御方法において、
更に、前記第四電極が低電位を受け取った時、前記第四電極の電位は、前記ゲートの電位と等しい
ことを特徴とする薄膜トランジスタスイッチの制御方法。
【請求項４】
請求項１または請求項２に記載の薄膜トランジスタスイッチの制御方法において、
更に、前記第四電極が低電位を受け取った時、前記第四電極の電位は、前記ゲートの電位と異なる
ことを特徴とする薄膜トランジスタスイッチの制御方法。
【請求項５】
請求項１に記載の薄膜トランジスタスイッチの制御方法において、
更に、前記第一信号は、検査信号であり、
前記ソースは、検査待機中の走査線或はデータ線と接続される
ことを特徴とする薄膜トランジスタスイッチの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示技術に関し、特に、薄膜トランジスタスイッチ及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示パネルの検査において、検査回路によく用いられる技術手法は二種類ある。一つは、検査回路とパネル内の表示エリアの走査線或いはデータ線を直接接続させる方法であり、この種の方法は構造上、検査完了後にレーザーカット（Ｌａｓｅｒ  ｃｕｔ）を行って検査回路と表示エリア内の回路を切断しなければならない。二つ目の方法では、検査回路と表示エリアの信号線を一個のＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、薄膜電界効果トランジスタ）のスイッチを通して接続するとともに、検査時にＴＦＴのゲート側に高電圧を加え、この時にスイッチが導通状態となり、信号が表示エリアに伝送される。また、パネルが正常に動作している時、ＴＦＴのゲート側に低電圧を加え、この時にスイッチがオフになり、検査回路と走査線或はデータ線の接続が切断される。これによりｌａｓｅｒ  ｃｕｔ工程が省かれる。
【０００３】
従来、検査回路に用いられるスイッチＴＦＴの電極は、Ｇ（ゲート）、Ｄ（ドレイン）、Ｓ（ソース）の３個だけである。ＴＦＴは、パネルの正常動作時にゲート電極が負バイアス状態に長く置かれるため、ＴＦＴにおける半導体層の電気特性の変化を引き起こして、漏れ電流が増大してしまう可能性がある。図１を参照する。図１は、スイッチＴＦＴの漏れ電流の回路図である。短絡棒（ｓｈｏｒｔｉｎｇ  ｂａｒ）を用いた構造の場合、２個のＴＦＴのドレイン１１・１４の間にｓｈｏｒｔｉｎｇ  ｂａｒが接続されるとともに、２個のＴＦＴのソース１２・１５は異なる走査線（ＧＬ）或いはデータ線（ＤＬ）と接続される。２個のゲート１３・１６は低電圧を受け取ることで２個のＴＦＴをオフにする。もしこの時、漏れ電流が発生すると、漏れ電流は２個のＴＦＴ及び短絡棒を通して、異なる走査線或はデータ線の間の短絡を招く。即ち、異なる信号の間の短絡が起こって、表示に悪影響を及ぼす。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
よって、本発明は、スイッチがオフ状態の時にチャネル中の漏れ電流を減少させて、スイッチの特性を改善することが可能な、薄膜トランジスタスイッチ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述の目的を達成するために、本発明の薄膜トランジスタスイッチは、ゲートと、ドレインと、ソースと、半導体層と、第四電極とからなる。ドレインは、第一信号と接続される。ゲートは、制御信号と接続されることで、スイッチの導通或はオフを制御する。スイッチ導通時、ソースは第一信号を出力する。第四電極とゲートは、それぞれソースとドレインの両側に設けられる。更に、第四電極は、導電素材からなるとともに、需要に応じて異なる電位と接続される。
【０００６】
このうち、スイッチ導通時、ゲートと第四電極は、高電位を受け取る。
【０００７】
このうち、第四電極の電位は、ゲートの電位と等しい。
【０００８】
このうち、第四電極の電位は、ゲートの電位と異なる。
【０００９】
このうち、スイッチには、更にゲート絶縁層及び不動態化層が設けられる。ゲート絶縁層は、ゲート上に設けられる。半導体層は、ゲート絶縁層上に設けられる。ドレインとソースは、半導体層上に設けられるとともに、上面には不動態化層が設けられる。第四電極は、不動態化層上に設けられる。スイッチオフ時、ゲートは、低電位を受け取り、第四電極は、高電位と接続されることで、半導体層中に蓄積され且つゲートから離れた側の電子を誘導した後に、第四電極は低電位を受け取る。
【００１０】
このうち、第四電極が低電位を受け取った時、その電位はゲートの電位と等しい。
【００１１】
このうち、第四電極が低電位を受け取った時、その電位はゲートの電位と異なる。
【００１２】
このうち、更にスイッチには、ゲート絶縁層及び不動態化層が設けられる。ゲート絶縁層は、ゲート上に設けられる。ドレインとソースは、前記ゲート絶縁層上に設けられるとともに、上面には半導体層が設けられる。第四電極は、半導体層上に設けられる。不動態化層は、第四電極の周囲に設けられる。スイッチオフ時、ゲートは低電位を受け取り、第四電極は接地することで、半導体層中に蓄積され且つゲートから離れた側の電子を誘導する。
【００１３】
このうち、第一信号は、検査信号である。ソースは、検査待機中の走査線或はデータ線と接続される。
【００１４】
また、上述の問題を解決するために、本発明が提供する薄膜トランジスタスイッチの製造方法は、以下の工程を含む。まず、順に基底上にゲートとゲート絶縁層を設ける工程であり、ゲートは、制御信号と接続されることでスイッチの導通或はオフを制御するために用いられる。次に、ゲート絶縁層上に半導体層を設ける工程である。また次に、半導体層上にそれぞれドレインとソースを設けるとともに不動態化層を被覆させる工程であり、ドレインは、第一信号と接続されるために用いられる。更に、不動態化層上に第四電極を設ける工程であり、第四電極は、需要に応じて異なる電位と接続されるために用いられる。
【００１５】
また、上述の問題を解決するために、本発明が提供するもう一つの薄膜トランジスタスイッチの製造方法は、以下の工程を含む。まず、順に基底上にゲートとゲート絶縁層を設ける工程であり、ゲートは、制御信号と接続されることでスイッチの導通或はオフを制御するために用いられる。次に、ゲート絶縁層上にそれぞれドレインとソースを設ける工程であり、ドレインは、第一信号と接続されるために用いられる。また次に、半導体層をドレインとソース上に設けるとともにゲート絶縁層と接触させる工程である。更に、第四電極を半導体層上に設けるとともに、第四電極の周囲に不動態化層を被覆させる工程であり、第四電極は、需要に応じて異なる電位と接続されるために用いられる。
【発明の効果】
【００１６】
以上により、本発明は以下の有益な効果を備える。即ち、本発明の薄膜トランジスタスイッチは、従来のゲート・ドレイン・ソースという基礎の上に第四電極を加えるとともに、ドレインが第一信号と接続され、ゲートが制御信号と接続されることでスイッチの導通或はオフを制御し、スイッチ導通時にソースが第一信号を出力し、第四電極とゲートがそれぞれ半導体層の両側に設けられ、更に第四電極が導電素材からなり且つ需要に応じて異なる電位と接続される。以上により、スイッチがオフ状態の時にチャネル中の漏れ電流を減少させて、スイッチの特性を改善することが出来る。
【図面の簡単な説明】
【００１７】
【図１】従来技術における薄膜トランジスタスイッチの漏れ電流の回路図である。
【図２】本発明の実施例１における薄膜トランジスタスイッチの記号概略図である。
【図３】本発明の実施例１における薄膜トランジスタスイッチの構造概略図である。
【図４】本発明の実施例２における薄膜トランジスタスイッチの構造概略図である。
【図５】本発明の実施例１における薄膜トランジスタスイッチの製造方法を示したフロー図である。
【図６】本発明の実施例２における薄膜トランジスタスイッチの製造方法を示したフロー図である。
【発明を実施するための形態】
【００１８】
（実施例１）
図２を参照する。図２は、本発明の実施例１における薄膜トランジスタスイッチの記号概略図である。本発明の実施例において、薄膜トランジスタスイッチ２０は、ゲートＧと、ドレインＤと、ソースＳと、ゲートＧ・ドレインＤ・ソースＳの間に設けられた半導体層２３と、第四電極Ｂとからなる。ドレインＤは、第一信号と接続される。ゲートＧは、制御信号と接続されることでスイッチ２０の導通或はオフを制御する。スイッチ２０導通時、ソースＳは第一信号を出力する。第四電極ＢとゲートＧは、それぞれ半導体層２３の両側に設けられるとともに、第四電極Ｂは需要に応じて異なる電位と接続される。このうち、ゲートＧ・ドレインＤ・ソースＳ・第四電極Ｂは、導電素材からなる。
【００１９】
本実施例において、薄膜トランジスタスイッチ２０は、異なる回路の中に応用されることが可能である。例えば、画素電極領域、或は検査回路、或はアクティブマトリクス方式の液晶ディスプレイにおけるＴＦＴの周辺回路の中などであり、検査回路に応用されることが望ましい。この時、ドレインＤと接続された第一信号は、検査信号である。ソースＳは、検査待機回路と接続される。このうち、検査回路は、データ線ＤＬ或は３０であることが可能である。以下では、検査回路に応用された薄膜トランジスタスイッチを例として説明する。
【００２０】
本実施例において、スイッチ２０導通時、ゲートＧと第四電極Ｂは高電位を受け取る。この時、第四電極Ｂの電位とゲートＧの電位は、等しいか、或は異なる。注意すべき点は、二者の電位が異なる時、二者の電位差が大きくなり過ぎないことである。スイッチ２０がオフになった時、ゲートＧは、低電位を受け取り、第四電極Ｂは、検査需要に応じて異なる電位と接続されることで、半導体層２３中のゲートＧから離れた側の漏れ電流を誘導し、この後に、第四電極Ｂも低電位を受け取る。第四電極Ｂの電位とゲートＧの電位は、等しいか、或は異なる。注意すべき点は、二者の電位が異なる時、二者の電位差が大きくなり過ぎないことである。
【００２１】
図３は、本発明の実施例１における薄膜トランジスタスイッチの構造概略図である。スイッチ２０は、基板２１上にゲートＧが設けられ、ゲート絶縁層２２がゲートＧ上に設けられ、半導体層２３がゲート絶縁層２２上に設けられ、ドレインＤとソースＳがいずれも半導体層２３上に設けられるとともに、中間を隔てるようにＰＡＶ層（Ｐａｓｓｉｖａｔｉｎｇ  Ｌａｙｅｒ、不動態化層）２４が設けられ、更に同時にＰＡＶ層２４が平面全体を被覆するように設けられ、第四電極ＢがＰＡＶ層上に設けられ、具体的には、ドレインＤとソースＳが隔てられた部分の真上の位置、且つ両端がドレインＤとソースＳの上方まで延伸して設けられる。ドレインＤとソースＳは、半導体層２２との間に、それぞれ電子濃度が比較的高いｎ＋層２５が設けられる。ｎ＋層２５は、それぞれドレインＤ或はソースＳの一部分に属するとともに、ｎ＋層２５は、スイッチ２０導通時のチャネル抵抗を大幅に低減させることが出来る。
【００２２】
本実施例において、ゲートＧと、ドレインＤ及びソースＳは、それぞれ半導体層２３の両側に位置する。スイッチ２０がオフの時、ゲートＧは低電位を受け取り、第四電極Ｂは高電位と接続されることで、半導体層２３中に蓄積され且つゲートＧから離れた側の電子を誘導し、これにより漏れ電流が減少する。この後、第四電極Ｂは低電位を受け取る。第四電極Ｂが受け取る低電位は、ゲートＧの電位と等しいか、或は異なる。注意すべき点は、二者の電位が異なる時、二者の電位差が大きくなり過ぎないことである。第四電極Ｂの高電位から低電位への変化は、スイッチ２０オフ時におけるゲートＧ電圧の高電位から低電位への変化と類似している。よって、半導體２３中のゲートＧから離れた側に集まった電子は、半導体層２３中のゲートＧに近い側の電子と同様に排出される。
【００２３】
（実施例２）
図４は、本発明の実施例２における薄膜トランジスタスイッチの構造概略図である。スイッチ３０は、基板３１上にゲートＧが設けられ、ゲート絶縁層３２がゲートＧ上に設けられ、ドレインＤとソースＳがいずれもゲート絶縁層３２上に設けられ、ドレインＤとソースＳの中間を隔てるように半導体層３３が設けられ、更に同時に半導体層３３がドレインＤとソースＳ全体を被覆するように設けられる。第四電極Ｂは、半導体層３３上に設けられ、具体的には、ドレインＤとソースＳが隔てられた部分の真上の位置、且つ両端がドレインＤとソースＳの上方まで延伸して設けられる。ただし、ドレインＤとソースＳ全体を全て覆ってしまうわけではなく、平面のその他部分には、いずれもＰＡＶ層３４が被覆される。即ち、ＰＡＶ層３４は第四電極Ｂの周囲に設けられ、ＰＡＶ層３４と第四電極Ｂは一定の間隔を保つ。ドレインＤとソースＳは、半導体層３２との間に、それぞれ電子濃度が比較的高いｎ＋層３５が設けられる。ｎ＋層３５は、それぞれドレインＤ或はソースＳの一部分に属するとともに、ｎ＋層３５は、スイッチ３０導通時のチャネル抵抗を大幅に低減させることが出来る。このうち、ゲートＧ・ドレインＤ・ソースＳ・第四電極Ｂは、導電素材からなる。
【００２４】
本実施例において、ゲートＧと、ドレインＤ及びソースＳは、それぞれ半導体層３３の同一側に位置する。第四電極ＢとゲートＧは、それぞれ半導体層３３の両側に設けられる。スイッチ３０がオフの時、ゲートＧは、低電位を受け取り、第四電極Ｂは接続されることで、半導體３３層中に蓄積し且つゲートＧから離れた側の電子を誘導し、これにより漏れ電流が減少する。第四電極Ｂが低電位を受け取った時、第四電極Ｂと半導体層３３が直接接触していることにより、半導体層３３中のゲートＧから離れた側の電子、即ち第四電極Ｂに近い電子が直接第四電極Ｂを通して誘導される。スイッチ３０オフ後、第四電極Ｂが受け取る電位は、ゲートＧの電位と等しいか、或は異なる。注意すべき点は、二者の電位が異なる時、二者の電位差が大きくなり過ぎないことである。
【００２５】
（実施例１）
図５を参照する。図５は、本発明の実施例１の薄膜トランジスタスイッチの製造方法を示したフロー図である。薄膜トランジスタスイッチの製造方法は、以下の工程を含む。
【００２６】
工程Ｓ１０１：順に基底上にゲートとゲート絶縁層を設ける。ゲートは、制御信号と接続されてスイッチの導通或はオフを制御するために用いられる。
【００２７】
工程Ｓ１０２：ゲート絶縁層上に半導体層を設ける。
【００２８】
工程Ｓ１０３：半導体層上にそれぞれドレインとソースを設けるとともに不動態化層を被覆させる。ドレインは、第一信号と接続されるために用いられる。このうち、薄膜トランジスタスイッチが検査回路に用いられた時、第一信号は検査信号であり、ソースは検査待機回路と接続されるために用いられる。検査回路は、データ線或は走査線であることが可能である。
【００２９】
工程Ｓ１０４：不動態化層上に第四電極を設ける。第四電極は、需要に応じて異なる電位と接続されるために用いられる。
【００３０】
本実施例において、ゲートとドレイン、及びソースは、半導体層の両側に位置する。スイッチ導通時、第四電極とゲートは、いずれも高電圧を受け取るとともに、両者の電圧は等しいか、或は異なる。スイッチオフ時、ゲートは、低電圧を受け取り、第四電極は、まず高電圧を受け取ることで半導体層中のゲートから離れた側の電子を誘導し、これにより漏れ電流が減少する。この後、第四電極も低電圧を受け取り、この電圧は、ゲートが受け取る電圧と等しいか、或は異なる。注意すべき点は、二者の電位が異なる時、二者の電位差が大きくなり過ぎないことである。
【００３１】
（実施例２）
図６を参照する。図６は、本発明の実施例２における薄膜トランジスタスイッチの製造方法を示したフロー図である。薄膜トランジスタスイッチの製造方法は、以下の工程を含む。
【００３２】
工程Ｓ２０１：順に基底上にゲートとゲート絶縁層を設ける。ゲートは、制御信号と接続されてスイッチの導通或はオフを制御するために用いられる。
【００３３】
工程Ｓ２０２：ゲート絶縁層上にそれぞれドレインとソースを設ける。ドレインは、第一信号と接続されるために用いられる。このうち、薄膜トランジスタスイッチが検査回路に用いられる時、第一信号は検査信号であり、ソースは検査待機回路と接続されるために用いられる。検査回路は、データ線或は走査線であることが可能である。
【００３４】
工程Ｓ２０３：半導体層をドレインとソース上に設けるとともにゲート絶縁層と接触させる。
【００３５】
工程Ｓ２０４：第四電極を半導体層上に設けるとともに、第四電極の周囲に不動態化層を被覆させる。第四電極は、需要に応じて異なる電位と接続されるために用いられる。
【００３６】
本実施例において、ゲートとドレイン、及びソースは、半導体層の同一側に位置する。スイッチ導通時、第四電極とゲートは、いずれも高電圧を受け取るとともに、両者の電圧は等しいか、或は異なる。スイッチオフ時、ゲートは、低電圧を受け取り、第四電極は接地することで、半導体層中のゲートから離れた側の電子を誘導し、これにより漏れ電流が減少する。スイッチオフ後、第四電極が受け取る電位は、ゲートの電位と等しいか、或は異なる。注意すべき点は、二者の電位が異なる時、二者の電位差が大きくなり過ぎないことである。
【００３７】
総じて言えば、本発明の薄膜トランジスタスイッチは、ゲート・ドレイン・ソース・第四電極からなるとともに、ドレインが第一信号と接続され、ゲートが制御信号と接続されてスイッチの導通或はオフを制御し、スイッチ導通時にソースが第一信号を出力し、第四電極とゲートがそれぞれソースとドレインの両側に設けられ、更に第四電極が導電素材からなり且つ需要に応じて異なる電位と接続される。以上により、スイッチがオフ状態の時にチャネル中の漏れ電流を減少させて、スイッチの特性を改善することが出来る。
【００３８】
以上は、本発明の実施例について述べたに過ぎず、これにより本発明の請求範囲を限定するものではない。本発明の明細書及び図の内容を利用してなされた同等の効果を持つ構造やフローについての変更、或は、他の関連技術における直接的・間接的な運用は、いずれも本発明の特許保護の範囲内に含まれる。
【符号の説明】
【００３９】
（従来技術）
１１   ドレイン
１２   ソース
１３   ゲート
１４   ドレイン
１５   ソース
１６   ゲート
ＧＬ   走査線
ＤＬ   データ線
（本発明）
２０   スイッチ
２１   基板
２２   ゲート絶縁層
２３   半導体層
２４   ＰＡＶ層（不動態化層）
２５   ｎ＋層
３０   スイッチ
３１   基板
３２   ゲート絶縁層
３３   半導体層
３４   ＰＡＶ層
３５   ｎ＋層
Ｂ     第四電極
Ｄ     ドレイン
Ｇ     ゲート
Ｓ     ソース
ＧＬ   走査線
ＤＬ   データ線
【図１】
0006279086.tif 000002
【図２】
0006279086.tif 000003
【図３】
0006279086.tif 000004
【図４】
0006279086.tif 000005
【図５】
0006279086.tif 000006
【図６】
0006279086.tif 000007