(57)【特許請求の範囲】
【請求項１】
入力供給の電圧源と、
上記入力供給の電圧源に結合される供給インダクタンスと、
調整された共振回路を形成するために上記供給インダクタンスに結合されるキャパシタンスと、
所与のスイッチング期間において一対の主電流を伝導する端子の間で共振電圧パルスが発生するために負荷回路に結合される上記インダクタンスで給電用供給パルスを生成するよう上記共振回路に結合される第１のトランジスタと、
ランモード動作では上記共振電圧のパルスの所与の一つが零電圧スイッチングを提供するのに充分なレベルにまで減少された後上記第１のトランジスタスイッチがオンになるよう、上記第１のトランジスタスイッチの上記所与のスイッチング期間において上記第１のトランジスタスイッチをオンにするためにスイッチ制御信号を生成するよう上記第１のトランジスタスイッチに結合される手段と、
スタンバイ動作がいつ必要かを示すオン／オフ制御信号の源と、
上記オン／オフ制御信号に応答し、上記第１のトランジスタスイッチをスタンバイ中バーストモードで動作させるよう上記第１のトランジスタスイッチに結合される手段と、
上記給電用パルスの大きさを示す信号に応答し、上記所与のサイクルの第２の部分中上記給電用パルスの大きさが値の範囲内にあるときは、上記所与のサイクルの第１の部分中で上記給電用パルスの生成を選択的に抑止し、上記給電用パルスの上記大きさが上記値の範囲外にあるときは、上記ランモードで上記給電用パルスの連続的な生成を選択的に可能にする給電用パルス抑止手段と
を有し、
上記給電用パルス抑止手段は、
上記第１のスイッチングトランジスタの制御端子に結合される第２のキャパシタンスと、
上記給電用パルスが生成されるとき、上記所与のバーストモードサイクルの第２の部分の長さを制御するために第１のランピング電圧を発生させるよう上記第２のキャパシタンスに結合される手段と、
上記給電用パルスが抑止されるとき、上記所与のバーストモードサイクルの上記第１の部分の長さを制御するために第２のランピング電圧を発生させるよう上記第２のキャパシタンスに結合される手段と
を有する、スイッチモード電源装置。
【請求項２】
上記スイッチ制御信号を生成する手段は、上記共振電圧パルスに応答し、上記第１のトランジスタスイッチがいつオンになるかを制御する請求項１記載の電源。
【請求項３】
上記スイッチ制御信号を生成する手段は、上記第１のトランジスタのデューティ・サイクルを変化させるデューティ・サイクル変調器を有し、
上記給電用パルス抑止手段は、上記デューティ・サイクルが値の範囲内にあるとき上記ランモードで上記電源を動作させ、上記デューティ・サイクルの上記値の範囲外にあるとき上記スタンバイ、バーストモードで上記電源を動作させるために上記デューティ・サイクルの値に従って変化する信号に応答する請求項１記載の電源。
【請求項４】
上記ラン動作モードを確立するために上記給電用パルスを上記負荷回路に選択的に結合し、上記スタンバイ、バースト動作モードを確立するために上記負荷回路から上記給電用パルスを選択的に減結合するよう上記オン／オフ制御信号に応答するスイッチを更に有する請求項３記載の電源。
【請求項５】
上記第１のランピング電圧を発生させる手段は、第２のスイッチングトランジスタを有し、上記第２のランピング電圧を発生させる手段は、抵抗器を有する請求項１記載の電源。
【請求項６】
上記第１のトランジスタスイッチの上記所与のスイッチング期間において上記共振電圧パルスは、上記第１のスイッチングトランジスタをオンにするために上記第２のキャパシタンスを介して上記第１のスイッチングトランジスタの上記制御端子に結合される請求項１記載の電源。
【請求項７】
入力供給の電圧源と、
上記入力供給の電圧源に結合される供給インダクタンスと、
調整された共振回路を形成するために上記供給インダクタンスに結合されるキャパシタンスと、
負荷回路に結合される上記供給インダクタンスで給電用パルスを生成し、上記第１のトランジスタスイッチの一対の主電流を伝導する端子の間で共振電圧パルスを生成するために上記共振回路に結合される第１のトランジスタと、
零電圧スイッチングを提供するよう上記所与の共振電圧パルスが零電圧に到達するとき、ランモード動作でオンにされる上記第１のトランジスタスイッチの所与のスイッチング期間に上記第１のトランジスタスイッチをオンにするスイッチ制御信号を生成するよう上記第１のトランジスタスイッチに上記共振電圧パルスを結合する第２のキャパシタンスと、
スタンバイ、バーストモードにおける動作がいつ必要かを示すオン／オフ制御信号の源と、
上記給電用パルスが生成されるとき上記バーストモードにおける所与のサイクルの第１の部分の長さを制御するために上記第２のキャパシタンスで第１のランピング電圧を発生させ、上記給電用パルスが抑止されるとき上記バーストモードサイクルの第２の部分の長さを制御するために上記第２のキャパシタンスで第２のランピング電圧を発生させるよう上記第２のキャパシタンスに結合され、上記オン／オフ制御信号に応答する手段とを有する、スイッチモード電源装置。
【請求項８】
上記ランピング電圧を発生させる手段は、上記第１のランピング電圧を発生させるために上記第２のキャパシタンスに結合される第２のスイッチングトランジスタと、上記第２のランピング電圧を発生させるために上記入力供給の電圧源及び上記第２のキャパシタンスに結合される抵抗器とを有する請求項７記載の電源。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バーストモード動作及びランモード動作を有する零電圧スイッチングスイッチモード電源に関する。
【０００２】
【従来の技術】
一般的なスイッチモード電源（ＳＭＰＳ）は、一次巻線に入力供給の電圧を周期的に印加するよう電力伝達変成器の一次巻線に結合されるスイッチングトランジスタを含む。ＳＭＰＳをラン動作モード及びスタンバイ動作モードで動作させることが既知である。ランモード動作中、電流パルスは、変換器の二次巻線において高周波数で発生され、フィルタ又は平滑コンデンサの電荷を周期的に補充するために整流される。コンデンサで発生される出力電源電圧は、負荷に電圧を印加するために接続される。
【０００３】
ラン動作モードでは、ＳＭＰＳは、連続的なモードで動作される。スタンバイ動作モードでは、電力の消散を減少させるためにバーストモードでＳＭＰＳを動作させることが望ましくなる。バーストモードの所与のサイクルでは、高周波数の電流パルスは、変換器の巻線で発生される。電流パルスの後には、電流パルスが全く発生されない数ミリ秒の比較的長い間隔が続き、以下では、この間隔は不感時間間隔と称される。有利なタイプのＳＭＰＳは、零電圧スイッチイングＳＭＰＳである。
【０００４】
【発明が解決しようとする課題】
本発明は、バーストモードでも動作する零電圧スイッチング電源を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明の機能を具現化する零電圧スイッチングＳＭＰＳでは、スイッチングの損失を最小化するようトランジスタの主電流を伝導する端子の間の電圧が零のとき、トランジスタがオンにされる。スタンバイの間、零電圧スイッチングＳＭＰＳをバーストモードで動作させることが望ましい。
【０００６】
零電圧スイッチングＳＭＰＳでは、スタンバイモードは、スイッチによってフィルタコンデンサからランモード負荷を分離することで始動される。それにより、ランモード負荷は、負荷電流の消費を停止する。ランモード負荷回路は電源が断たれるため、ＳＭＰＳの帰還ループは、ランモードの場合よりも実質的に短いデューティ・サイクルでトランジスタを導通させる。トランジスタの連続的なスイッチングサイクルにおける短いデューティ・サイクルは、零電圧スイッチングＳＭＰＳをスタンバイ、バーストモードで動作させる。
【０００７】
本発明の機能を具現化するスイッチモード電源装置は、入力供給の電圧源に結合される供給インダクタンスを含む。キャパシタンスは、インダクタンスに結合され、調整された共振回路が形成される。第１のトランジスタスイッチは、共振回路に結合され、負荷回路に結合されるインダクタンスで給電用供給パルスを生成する。所与のスイッチング期間において、共振電圧パルスは、第１のトランジスタスイッチの一対の主電流を伝導する端子の間で発生される。スイッチ制御信号は、第１のトランジスタスイッチの所与のスイッチング期間において第１のトランジスタスイッチをオンにするよう生成される。ランモード動作では、第１のトランジスタスイッチは、所与の共振電圧パルスの一つが零電圧スイッチングを提供するのに充分なレベルにまで減少された後、オンにされる。オン／オフ制御信号の源は、スタンバイ動作がいつ要求されるかを示す。スイッチは、スタンバイの間、バーストモードで動作される。
【０００８】
【発明の実施の形態】
図１は、本発明の一面を具現化する調整されたＳＭＰＳ１００を示す図である。図１では、トランジスタスイッチとして動作するＮ型の金属酸化物半導体（ＭＯＳ）電力トランジスタＱ３は、変成器Ｔ１の一次巻線Ｌ１を通り入力供給の直流（ＤＣ）電圧ＲＡＷ  Ｂ＋の端子２０に結合されるドレイン電極を有する。変成器Ｔ１は、ホット・グラウンド−コールド・グラウンド絶縁バリアを提供する絶縁形変成器として機能する。電圧ＲＡＷ  Ｂ＋は、例えば、図示しない本線電源電圧を整流するブリッジ整流器に結合されるフィルタコンデンサから得られる。
【０００９】
トランジスタＱ３のソース電極は、電流センサ又はサンプリング抵抗器Ｒ１２を介して絶縁されていないホット・グラウンドに接続される。スイッチとして動作するダンパダイオードＤ６は、トランジスタＱ３と並列に接続され、トランジスタＱ３と同じパッケージに収容され、双方向スイッチ２２を形成する。コンデンサＣ６は、ダイオードＤ６と並列に接続され、巻線Ｌ１と直列に結合され、スイッチ２２が導通しないとき、共振回路２１を巻線Ｌ１のインダクタンスと共に形成する。
【００１０】
変成器Ｔ１の二次巻線Ｌ２は、ピーク整流ダイオードＤ８の陽極と、絶縁された又はコールド・グラウンドとに接続され、ダイオードＤ８の陰極に接続されたフィルタコンデンサＣ１０で出力電圧ＶＯＵＴを生成する。電圧ＶＯＵＴは、ラン動作モードの間、直列接続されたラン負荷スイッチ４０１を介してラン負荷回路３０２に結合される。スイッチ４０１は、本発明の一実施例を具現化する制御信号ラン／スタンバイによって制御され、この制御信号は、ランモードの間、スイッチ４０１をオンの状態で維持するためにマイクロプロセッサ４１２によって生成される。
【００１１】
エラー増幅器２３は、電圧ＶＯＵＴ及び基準電圧ＶＲＥＦに応答する。光カプラーＩＣ１は、発光ダイオードを含む。光カプラーＩＣ１のトランジスタのエミッタ電極は、抵抗器Ｒ４を介して負のＤＣ電圧Ｖ３に結合される。光カプラーＩＣ１のトランジスタのコレクタ電極は、コンデンサＣ３に結合される。光カプラーＩＣ１は、絶縁の機能を担う。光カプラーＩＣ１のエラーコレクタ電流Ｉｅは、電圧ＶＯＵＴが基準電圧ＶＲＥＦよりも大きい量、従って、電圧ＶＯＵＴと基準電圧ＶＲＥＦの差を示す。
【００１２】
比較器トランジスタＱ２は、トランジスタＱ３のソース電極と電流センサ抵抗器Ｒ１２の間の接合端子に抵抗器Ｒ１１を介して結合されるベース電極を有する。トランジスタＱ２は、そのベース電圧ＶＢＱ２をトランジスタＱ２のエミッタにおいて発生されるエラー電圧ＶＥＱ２と比較する。電圧ＶＢＱ２は、トランジスタＱ３中のソース−ドレイン電流ＩＤに比例する第１の部分を含む。ＤＣ電圧Ｖ２は、抵抗器Ｒ１１の両端間にＶＢＱ２の第２の部分を発生させるため抵抗器Ｒ６を介してトランジスタＱ２のベースに結合される。
【００１３】
ＤＣ電圧Ｖ２は、コンデンサＣ３を充電する電流源を形成するため、コンデンサＣ３によって形成される帰還ループフィルタへ抵抗器Ｒ５を介して結合される。エラー電流Ｉｅは、コンデンサＣ３を放電するためにコンデンサＣ３に結合される。ダイオードＤ５は、トランジスタＱ２のエミッタとグラウンドの間に接続される。ダイオードＤ５は、電圧ＶＥＱ２をダイオードＤ５の順方向電圧に制限し、トランジスタＱ３における最大電流を制限する。
【００１４】
トランジスタＱ２のコレクタ電極はトランジスタＱ１のベース電極に結合され、トランジスタＱ１のコレクタ電極はトランジスタＱ２のベース電極に結合され再生スイッチ３１が形成される。トランジスタＱ３の制御電圧ＶＧは、トランジスタＱ１のエミッタで発生され，このトランジスタのエミッタは、再生スイッチ３１の出力端子を形成し、抵抗器Ｒ１０を介してトランジスタＱ３のゲート電極に接続される。
【００１５】
変成器Ｔ１の二次巻線Ｌ３は、交流（ＡＣ）電圧Ｖ１を生成するよう抵抗器Ｒ９を介して結合される。電圧Ｖ１は、トランジスタＱ３の駆動電圧ＶＧを生成するようコンデンサＣ４及び抵抗器Ｒ８を介してトランジスタＱ１のエミッタにＡＣ結合される。ＡＣ結合された電圧Ｖ１は、コレクタ抵抗器Ｒ７を介してトランジスタＱ２のコレクタ電極及びトランジスタＱ１のベース電極に結合される。電圧Ｖ１は、電圧Ｖ３を生成するためにダイオードＤ２によって整流され、電圧Ｖ２を生成するためにダイオードＤ３によって整流される。
【００１６】
電圧源ＲＡＷ  Ｂ＋と巻線Ｌ３から離れたコンデンサＣ４の端子３０との間に接続される抵抗器Ｒ３は、電圧ＲＡＷ  Ｂ＋がオンにされるとき、コンデンサＣ４を充電する。トランジスタＱ３のゲート電極上の電圧ＶＧがＭＯＳトランジスタＱ３の閾値電圧を超過するとき、トランジスタＱ３は導通し、トランジスタＱ３のドレイン電圧ＶＤを減少させる。結果として、電圧Ｖ１は正となり、トランジスタＱ３を正帰還の方法で完全にオンにされた状態に維持するよう電圧ＶＧを増強する。
【００１７】
図２ａ乃至図２ｃは、図１の調整されたＳＭＰＳ１００の動作を説明する有効な波形を示す図である。図１及び図２ａ乃至２ｃ中、同様の記号及び番号は、同様のアイテム又は機能を示す。
【００１８】
図２ｃの所与の期間Ｔの間隔ｔ０乃至ｔ１０の間、図１の導通中のトランジスタＱ３の電流ＩＤは上昇する。その結果として、巻線Ｌ１における電流ＩＬ１の対応する共振しない電流パルス部分は、上昇し、変成器Ｔ１の巻線Ｌ１と関連するインダクタンスに磁気エネルギを蓄える。図２ｃの時間ｔ０において、抵抗器Ｒ１２の電圧から得られる上昇部分を含む図１の電圧ＶＢＱ２は、電圧ＶＥＱ２によって決定される再生スイッチ３１のトリガレベルを超過し、トランジスタＱ２をオンにさせる。電流はトランジスタＱ１のベースを流れる。従って、再生スイッチ３１は、トランジスタＱ３のゲート電極に低インピーダンスを与える。その結果、図２ａのゲート電極の電圧ＶＧは、略零ボルトまで減少し、図１のトランジスタＱ３をオフにさせる。トランジスタＱ３がオフにされるとき、図２ｂのドレイン電圧ＶＤが増加し、巻線Ｌ３から結合される電圧Ｖ１が減少する。ゲート−ソースキャパシタンスＣＧに蓄えられる電荷は、図２ａの時間ｔ２０までラッチモード動作を維持させる。
【００１９】
電圧ＶＧが図１のトランジスタＱ１で充分なコレクタ電流を保持するため要求される電圧よりも小さいとき、トランジスタＱ２のベース電極の順方向の導通は停止し、その結果として、再生スイッチ３１におけるラッチ動作モードが機能しなくなる。その後、電圧Ｖ１は減少され続けるので、図２ａの電圧ＶＧの負の部分４０によって図１のトランジスタＱ３がオフの状態で保たれる。
【００２０】
トランジスタＱ３がオフにされるとき、ドレイン電圧ＶＤは、図２ｂに示すように間隔ｔ１０乃至ｔ２０の間で増加する。図１のコンデンサＣ６は、電圧ＶＤが零電圧よりも著しく大きくなる前にトランジスタＱ３が完全に非導通となるよう電圧ＶＤの増加速度を制限する。これにより、スイッチング損失及び放射されるスイッチングノイズは、有利に減少される。コンデンサＣ６及び巻線Ｌ１を含む共振回路２１は、図１のトランジスタＱ３がオフにされるとき、図２ｂの間隔ｔ１０乃至ｔ３０の間で発振する。コンデンサＣ６は、電圧ＶＤのピークレベルを制限する。従って、有利的には、スナッバダイオード及び抵抗器が必要では無くなるので、効率が改善され、スイッチングノイズが減少する。
【００２１】
図２ｂの時間ｔ３０の前の電圧ＶＤの減少によって、図１の電圧Ｖ１は正の電圧になる。図２ｂの時間ｔ３０において、電圧ＶＤは、零ボルト付近で僅かに負側にあり、図１のダンパダイオードＤ６をオンにさせ、図２ｂの電圧ＶＤを略零ボルトにする。従って、図１の共振回路２１は、発振の半サイクルを示す。図２ｂの時間ｔ３０において、図２ａの電圧ＶＧは、前述の図１の電圧Ｖ１の極性変化のため、徐々に正方向に増加する。
【００２２】
引き続くトランジスタＱ３のターンオンは、電圧ＶＤが略零ボルトである図２ｂの時間ｔ３０の後まで、抵抗器Ｒ８の時定数及びゲートキャパシタンスによって決定される遅延時間分だけ遅延される。従って、ターンオンによる損失は最小限に抑えられ、スイッチングノイズは減少する。
【００２３】
電圧ＶＯＵＴの負帰還調整は、フィルタコンデンサＣ３における電圧ＶＥＱ２を変化させることで実現される。一方で、電圧ＶＯＵＴが電圧ＶＲＥＦよりも大きいとき、電流Ｉｅは、コンデンサＣ３を放電させ、電圧ＶＥＱ２を減少させる。従って、比較器トランジスタＱ２の閾値レベルは減少する。その結果として、トランジスタＱ３における電流ＩＤのピーク値及び図示しない負荷回路に伝搬される電力が減少する。他方で、電圧ＶＯＵＴが電圧ＶＲＥＦよりも小さいとき、電流Ｉｅは零であり、抵抗器Ｒ５の電流は電圧ＶＥＱ２を増加させる。その結果として、トランジスタＱ３中の電流ＩＤのピーク値及び図示しない負荷回路に伝搬される電力が増加される。従って、再生スイッチ３１を含むトランジスタＱ３の制御回路は、電圧ＶＥＱ２に従って、トランジスタＱ３の電流ＩＤのデューティ・サイクル変調を行う。
【００２４】
調整されたＳＭＰＳ１００は、電流パルス毎の制御に基づいて電流モード制御で動作する。図２ｃの間隔ｔ０乃至ｔ１０の間に図１のトランジスタＱ３を流れる電流ＩＤの電流パルスは、図１のトランジスタＱ２の閾値レベルに到達したとき、図２ｃの時間ｔ１０において終了する。この閾値レベルは、電圧ＶＥＱ２によって決定されエラー信号を形成するエラー電流Ｉｅにより確定される。エラー信号は、巻線Ｌ１のインダクタンスを流れる電流ＩＤの電流パルスのピーク電流を実際に制御する。制御回路は、エラー増幅器２３のダイナミックレンジを使用すること無く、電圧Ｂ＋の入力電圧変動をフィードフォワード方式で瞬時に補正する。このようにして、電流モード調整と、調整されたＳＭＰＳの両方の利点が得られる。
【００２５】
図３ａ及び図３ｂは、ＳＭＰＳ１００のスタンバイ、バーストモードにおける動作を説明するため端子３０における図１の電圧Ｖ３０の波形を示す図である。トランジスタＱ３がオンのとき、電圧Ｖ３０は、トランジスタＱ３を制御するゲート電圧ＶＧに略一致する。図３ｂの電圧Ｖ３０の波形は、図３ａのバーストモード期間ｔＡ−ｔＣの間に、図１のトランジスタＱ３においてスイッチングの動作が行なわれる拡張されたアクティブ時間間隔ｔＡ〜ｔＢを含む。比較的長い不感時間間隔ｔＢ〜ｔＣの間、図１のトランジスタＱ３においてスイチングサイクルが行なわれない。図１、図２ａ、２ｂ、２ｃ、図３ａ、及び３ｂにおいて、同様の記号及び番号は同様のアイテム又は機能を示す。
【００２６】
図３ｂの時間ｔＡにおいて終了する不感時間間隔の間、図１のコデンンサＣ４は、Ｒ３及びＣ４の時定数によって決定される速度で抵抗器Ｒ３を介して一定の割合で充電され、正の電圧ＶＣ４を発生する。時間ｔＡにおいて、正の電圧Ｖ３０は、図１のトランジスタＱ３の閾値レベルに到達する。その結果として、高周波数のスイッチングサイクルがトランジスタＱ３で生じる。間隔ｔＡ乃至ｔＢの間、図３ｂの電圧Ｖ３０の正のピーク電圧Ｖ３０ＰＥＡＫが図１のトランジスタＱ３の閾値レベルを超過する。従って、高周波数のスイッチングサイクルは、トランジスタＱ３において続けられる。トランジスタＱ３の各スイッチングサイクルにおいて、前述の通り、トランジスタＱ１がオンにされる。従って、コンデンサＣ４は、僅かに放電される。トランジスタＱ１中の放電電流は、抵抗器Ｒ３の充電電流を上回る。従って、電圧ＶＣ４は下降する。電圧ＶＣ４のレベルは、図３ｂの正のピーク電圧Ｖ３０ＰＥＡＫを減少させる方向に電圧Ｖ１をシフトさせる。時間ｔＡＢにおいて、正のピーク電圧Ｖ３０ＰＥＡＫは、図１のトランジスタＱ３の閾値レベルの電圧よりも小さい値まで低下する。トランジスタＱ３におけるスイッチング動作は、時間ｔＢにおいて停止し、その後に不感時間間隔ｔＢ乃至ｔＣが続く。図３ａの時間ｔＢから時間ｔＣまで、コンデンサＣ４は、上述の通り、抵抗器Ｒ３を介して充電される。
【００２７】
例えば、図示しない遠隔制御装置を介して電力をオフにする要求コマンドをユーザが送出するとき、制御信号オン／オフはマイクロプロセッサ４１２の入力端子４１２ａに与えられる。図１のマイクロプロセッサ４１２は、ロー状態で制御信号ラン／スタンバイを生成し、ラン負荷スイッチ４０１をオフにする。一方で、オフにされたスイッチ４０１は、フィルタコンデンサＣ１０から図１のランモード負荷回路を切り離し、スタンバイ、バースト動作モードを始動し、維持する。それにより、負荷回路３０２への給電が停止され、負荷回路３０２の負荷電流ｉＬ２が絶える。他方で、コンデンサＣ１０に接続された負荷回路３０２は、スタンバイモード中に給電される段を含む。
【００２８】
負荷回路３０２が切り離されるとき、コンデンサＣ１０を充電する電流ＩＤＯＵＴ３は小さい。負荷回路３０２に給電されないとき、図１のコンデンサＣ１０を充電する電流ＩＤＯＵＴ３は小さいので、帰還ループは、ランモードの場合よりも実質的に短いデューティ・サイクルでトランジスタＱ３を導通させる。トランジスタＱ３の連続的なスイッチングサイクルにおける短いデューティ・サイクルは、ＳＭＰＳ１００のスタンバイ、バースト動作を生じさせる。
【００２９】
ＳＭＰＳ１００は、前述の通り、ランモードにおける零電圧スイッチング機能と、スタンバイモードにおけるバーストモード機能の両夫を含む点で有利である。夫々の機能は、ＳＭＰＳ１００の自励発振機能を利用する。
【００３０】
抵抗器Ｒ３及びコンデンサＣ４の値は、必要な不感時間間隔ｔＢ乃至ｔＣの長さに従って選択される。抵抗器Ｒ８の値は、バーストモードにおける動作を保証するよう選択される。抵抗器Ｒ８の値が大きすぎる場合、トランジスタＱ１の放電電流は非常に小さくなり、図３ｂの電圧Ｖ３０の正のピーク電圧Ｖ３０ＰＥＡＫは、図１のトランジスタＱ３の閾値レベルより下まで減少しない。有利には、充分に小さい値の抵抗器Ｒ８を選択することにより、トランジスタＱ３の連続的なスイッチングサイクルにおいて短いデューティ・サイクルが生じるとき、確実にバースト動作モードになる。
【００３１】
図４ａ、４ｂ、及び、４ｃは、図１のＳＭＰＳ１００においてスタンバイモードからランモードへの推移を説明するための波形を示す図である。図１、２ａ、２ｂ、２ｃ、３ａ、３ｂ、４ａ、４ｂ、及び、４ｃは、同様のアイテム又は機能を示す。所与のバーストモードサイクルｔ１乃至ｔ３の図４ｃのバースト部分ｔ１及びｔ２の間、図１の巻線Ｌ２において発生されるパルス４０７は、図１のコンデンサ４０５中で包絡線検波パルス信号４０８を発生するよう包絡線検波器４０２中で整流される。包絡線検波器４０２は、変成器Ｔ１の巻線Ｌ２の部分と整流ダイオード４０４の陽極の間に接続された抵抗器４０３を含む。ダイオード４０４の陰極は、抵抗器４０６と並列に接続されたフィルタコンデンサ４０５に接続される。巻線Ｌ２で発生されるパルスは、ダイオード４０４中で整流され、コンデンサ４０５に包絡線検波信号４０８を生じさせる。信号４０８は、抵抗器４０９及び抵抗器４１０を含む分圧器を介してマイクロプロセッサ４１２に結合される。
【００３２】
図４ｃは、スタンバイモード中、及び、ランモードへの推移中の信号４０８の波形を示す図である。ランモードへの推移は、時間ｔ３から始まる。パルス信号４０８は、不感時間間隔ｔ２及びｔ３の外側で論理レベルハイ（ＨＩＧＨ）を形成する。不感時間間隔ｔ２及びｔ３の間、図１のバーストモードパルス４０７は無く、図４ｃの信号４０８は、論理レベルロー（ＬＯＷ）になる。
【００３３】
例えば、図示しない遠隔制御装置を介してユーザが電力をオンにする要求コマンドを送出するとき、適当な状態にある制御信号オン／オフは、マイクロプロセッサの入力端子４１２ａに与えられる。図４ｂの制御信号オン／オフは、不感時間間隔ｔ２乃至ｔ３の間で、図４ｃの信号４０８に関して同期していい時間、例えば、図４ｂの時間ｔ８に生じてもよい。その結果として、図１のマイクロプロセッサ４１２は、図４ｃの時間ｔ３で包絡線検波信号４０８のＬＯＷからＨＩＧＨへの推移４０８Ｕの発生を探し始める。図４ｃの時間ｔ３の直後、図１のマイクロプロセッサ４１２は、スイッチ４０１をオンにするためＨＩＧＨ状態の同期制御信号ラン／スタンバイを生成する。或いは、同期制御信号ラン／スタンバイの生成は、包絡線検波信号４０８及び制御信号オン／オフに応答する専用の論理回路を使用しても実現され得ることが理解されるべきである。このようなハードウェアによる解決策は、マイクロプロセッサ４１２のプログラム制御下で信号ラン／スタンバイを生成する代わりに使用され得る。
【００３４】
スイッチ４０１は、図４ｃの不感時間間隔ｔ２乃至ｔ３の終了時間ｔ３の直後に、図１のランモード負荷回路３０２をフィルタコンデンサＣ１０に接続するためオン側に切り換えられる。不感時間間隔部分ｔ８乃至ｔ３の間に、図１の電流パルスＩＤＯＵＴ３が生成されないとき、ランモード負荷回路３０２は、コンデンサＣ１０を放電し得ない。従って、図１の出力供給電圧ＶＯＵＴは、図４ａの間隔ｔ８乃至ｔ３の間に減少しない点で有利である。反対に、図１のスイッチ４０１がオンにされた場合、図４ｂの間隔ｔ８乃至ｔ３の間に、図４ａの電圧ＶＯＵＴは、図１の電流パルスＩＤＯＵＴ３が無いため、図４ａ中の破線２２２によって示されるように著しく減少される。図４ａ乃至図４ｃの不感時間間隔ｔ２乃至ｔ３の直後に生じる各電流パルスＩＤＯＵＴ３は、図１のフィルタコンデンサＣ１０を補充する。それにより、電源の始動が容易化される点が有利である。
【００３５】
例えば、図４ｃの時間ｔ４におけるバーストモード部分中の負荷電流ｉＬ２の大きさが、包絡線検波信号４０８のＬＯＷからＨＩＧＨへの推移４０８Ｕの後にバースト動作モードを抑止するためには不十分である場合を考える。その結果として、包絡線検波信号４０８のＬＯＷからＨＩＧＨへの推移４０８Ｄが生じ、その後に別のバーストモードサイクルが続く。
【００３６】
有利的には、マイクロプロセッサ４１２は、図４ｃの時間ｔ４に後続する図示しない不感時間間隔の間、スイッチ４０１をオフにさせる。その結果として、図１のフィルタコンデンサＣ１０の放電が阻止される利点が得られる。図４ｃの時間ｔ４に後続する図示しない不感時間間隔の最後に、包絡線検波信号４０８の図示しないＬＯＷからＨＩＧＨへの推移４０８Ｕが続くとき、図１の負荷電流ｉＬ２の大きさが、バーストモード動作を抑止するのに充分となる。この結果として、ＳＭＰＳ１００は、連続的なランモードで動作し続ける。それにより、第２の始動を容易に試行できる利点が得られる。
【図面の簡単な説明】
【図１】スタンバイ中にバーストモードで動作する本発明の一実施例の電源の構成図である。
【図２】ａ、ｂ、及び、ｃは、ランモードにおける図１の回路の動作を説明するために有効な波形を示す図である。
【図３】ａ及びｂは、スタンバイ、バーストモードにおける図１の回路の動作を説明するために有効な波形を示す図である。
【図４】ａ、ｂ、及び、ｃは、バーストモードからランモードへの推移中の図１の回路の動作を説明するために有効な波形を示す図である。
【符号の説明】
２０  直流電圧の端子
２１  共振回路
２２  双方向スイッチ
３０  コンデンサＣ４の端子
３１  再生スイッチ
２３  エラー増幅器
１００  ＳＭＰＳ
３０２  負荷回路
３０３  ラン／スタンバイ負荷
４０１  スイッチ
４０２  包絡線検波器
４０３、４０６、４０９、４１０  抵抗器
４０４  整流ダイオード
４０５  コンデンサ
４０７  パルス
４０８  包絡線検波パルス信号
４１２  マイクロプロセッサ
【図１】
0004751513.tif 000002
【図２】
0004751513.tif 000003
【図３】
0004751513.tif 000004
【図４】
0004751513.tif 000005