(57)【特許請求の範囲】
【請求項１】
ＯＦＤＭ変調された電波を受信して得られる高周波のＯＦＤＭ信号を増幅する高周波増幅手段と、
前記高周波増幅手段によって増幅された後に周波数が変換された中間周波のＯＦＤＭ信号を増幅する中間周波増幅手段と、
前記中間周波増幅手段によって増幅された中間周波のＯＦＤＭ信号を時間領域から周波数領域に高速フーリエ変換処理する変換手段と、
前記高速フーリエ変換処理された周波数領域のＯＦＤＭ信号の中から規則的に配置されている同期信号を抽出する抽出手段と、
前記抽出手段によって抽出された同期信号の振幅の平均値を算出する算出手段と、
前記算出手段によって算出された同期信号の振幅の平均値が所定のレベルとなるように前記中間周波増幅手段の利得を制御するための制御信号を生成する生成手段と、
を備えたことを特徴とするＯＦＤＭ信号受信装置。
【請求項２】
前記算出手段は、前記抽出手段によって抽出された同期信号の中から振幅の大きさが上位ｎ番目（ｎは１以上の整数）までを除いた同期信号の振幅の平均値を算出することを特徴とする請求項１に記載のＯＦＤＭ信号受信装置。
【請求項３】
ＯＦＤＭ変調された電波を受信して得られる高周波のＯＦＤＭ信号を高周波増幅手段によって増幅するステップＡと、
前記ステップＡによって増幅された後に周波数が変換された中間周波のＯＦＤＭ信号を中間周波増幅手段によって増幅するステップＢと、
前記増幅された中間周波のＯＦＤＭ信号を時間領域から周波数領域に高速フーリエ変換するステップＣと、
前記高速フーリエ変換処理された周波数領域のＯＦＤＭ信号の中から規則的に配置されている同期信号を抽出するステップＤと、
前記ステップＤによって抽出された同期信号の振幅の平均値を算出するステップＥと、
前記ステップＥによって算出された同期信号の振幅の平均値が所定のレベルとなるように前記中間周波増幅手段の利得を制御するための制御信号を生成するステップＦと、
を実行することを特徴とするＯＦＤＭ信号受信方法。
【請求項４】
前記ステップＥは、前記ステップＤによって抽出された同期信号の中から振幅の大きさが上位ｎ番目（ｎは１以上の整数）までを除いた同期信号の振幅の平均値を算出することを特徴とする請求項３に記載のＯＦＤＭ信号受信方法。
【請求項５】
地上波デジタル放送の電波を受信して得られる高周波の受信信号を増幅する高周波増幅手段と、
前記高周波増幅手段によって増幅された後に周波数が変換された中間周波の信号を増幅する中間周波増幅手段と、
前記中間周波増幅手段によって増幅された中間周波の信号を時間領域から周波数領域に高速フーリエ変換処理する変換手段と、
前記高速フーリエ変換処理された周波数領域の信号の中から規則的に配置されているスキャッタード・パイロット信号を抽出する抽出手段と、
前記抽出手段によって抽出されたスキャッタード・パイロット信号の振幅の平均値を算出する算出手段と、
前記算出手段によって算出されたスキャッタード・パイロット信号の振幅の平均値が所定のレベルとなるように前記中間周波増幅手段の利得を制御するための制御信号を生成する生成手段と、
を備えたことを特徴とする地上波デジタル放送受信装置。
【請求項６】
前記算出手段は、前記抽出手段によって抽出されたスキャッタード・パイロット信号の中から振幅の大きさが上位ｎ番目（ｎは１以上の整数）までを除いたスキャッタード・パイロット信号の振幅の平均値を算出することを特徴とする請求項５に記載の地上波デジタル放送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＯＦＤＭ変調方式を用いた電波を受信するＯＦＤＭ信号受信装置、ＯＦＤＭ信号受信方法、及び地上波デジタル放送受信装置に関する。
【背景技術】
【０００２】
地上波デジタル放送には、変調方式として複数の信号を多重化して送受信することが可能なＯＦＤＭ（Orthogonal Frequency Division Multiplexing：直交周波数分割多重方式）が利用されている。ＯＦＤＭにおいては、有効シンボル期間とガードインターバルとで構成される期間を伝送単位としてＯＦＤＭ信号を伝送する。ガードインターバルは、電波の反射によって発生するマルチパス遅延波によるシンボル間干渉を除去する目的のために、放送局側で配置されたものであり、このガードインターバルは、有効シンボル期間の後半の波形をコピーしたものである。画像伝送は、６ＭＨｚを１３セグメントに分割し、その中の１セグメントを携帯電話装置等の移動体で受信できるようになっている。
【０００３】
地上波デジタルテレビ放送のＯＦＤＭ信号は、４７０ＭＨｚから７７０ＭＨｚまでの３００ＭＨｚの周波数帯域幅が１３〜６２ｃｈの４９チャネルに分割されて、各放送局に割り当てられている。図１０は、ＯＦＤＭ信号を受信するための従来のＯＦＤＭ信号受信装置のブロック図である。以下、図１０を用いて従来のＯＦＤＭ信号受信装置の機能構成を説明する。
【０００４】
図１０によれば、ＯＦＤＭ信号受信装置１０００は、チューナ部７００、復調部８００、復号部９００を備えている。チューナ部７００は、外部アンテナＡＮＴと、ＬＮＡ（Low Noise Amplifier）回路１０と、ＲＦ−ＡＧＣ（Radio Frequency-Auto Gain Control）回路１２と、ＲＦ−ＢＰＦ（Radio Frequency-Band Pass Filter）回路１４と、ＲＦミキサ１６と、ＩＦ−ＢＰＦ（Intermediate Frequency-Band Pass Filter）回路１８と、ＩＦ−ＡＧＣ回路２０と、ＩＦミキサ２２と、ＬＰＦ（Low Pass Filter）回路２４と、ＲＦ−ＡＧＣ制御回路２５と、を備えている。
【０００５】
放送局から放送されたＯＦＤＭ信号は、外部アンテナＡＮＴにより受信され、ＬＮＡ回路１０によって所定の増幅率で増幅される。増幅されたＯＦＤＭ信号は、さらにＲＦ−ＡＧＣ回路１２に入力され、ＲＦ−ＡＧＣ制御回路２５からフィードバックされる制御信号に従って増幅又は減衰される。ＲＦ−ＡＧＣ制御回路２５の制御信号は、ＲＦ−ＢＰＦ回路１４の出力信号の信号レベルに基づいて生成される。
【０００６】
ＲＦ−ＡＧＣ回路１２で増幅又は減衰されたＯＦＤＭ信号のうち、選択された放送局のチャネル帯域に相当する周波数帯域のＯＦＤＭ信号がＲＦ−ＢＰＦ回路１４により抽出され、抽出されたＯＦＤＭ信号はＲＦミキサ１６により中間周波信号に変換される。さらに、中間周波信号から選択された放送局の周波数帯域の信号がＩＦ−ＢＰＦ回路１８により抽出され、ＩＦ−ＡＧＣ回路２０に入力されて、復調部８００からフィードバックされるＩＦ−ＡＧＣ制御信号に従って増幅又は減衰される。ＩＦ−ＡＧＣ制御信号については、さらに後述する。ＩＦ−ＡＧＣ回路２０により増幅又は減衰された信号は、ＩＦミキサ２２により低域周波数の信号に変換され、ＬＰＦ回路２４によりフィルタされた後、復調部８００へ出力される。
【０００７】
復調部８００は、ＡＤＣ（Analog Digital Converter）回路２６と、ＦＦＴ（Fast Fourier Transform：高速フーリエ変換）回路２８と、伝送路等価回路３０と、復調回路３２と、誤り訂正回路３４と、ＢＰＦ回路３６と、ＩＦ−ＡＧＣ制御回路３８とを備えている。
【０００８】
チューナ部７００から出力されるアナログ信号は、ＡＤＣ回路２６のＡ／Ｄ変換によりデジタル信号に変換され、ＦＦＴ回路２８により高速フーリエ変換処理が施される。また、ＡＤＣ回路２６から出力されるデジタル信号は、ＢＰＦ回路３６により選択された放送局のチャネル帯域に相当する周波数帯域のデジタル信号が抽出され、ＩＦ−ＡＧＣ制御回路３８へ出力される。ＩＦ−ＡＧＣ制御回路３８は、ＢＰＦ回路３６から出力されたデジタル信号に基づいてＩＦ−ＡＧＣ制御信号を生成する。このＩＦ−ＡＧＣ制御信号は、ＤＡＣ回路（図示せず）によってデジタルからアナログに変換され、チューナ部７００のＩＦ−ＡＧＣ回路２０にフィードバックされる。
【０００９】
ＦＦＴ回路２８から出力される信号は、伝送路等価回路３０による波形等価（振幅等価及び位相等価）処理、復調回路３２による復調処理、誤り訂正回路３４による誤り訂正処理が施される。この復調部８００の一連の処理により、受信したＯＦＤＭ信号からＴＳ（Transport Stream：トランスポート・ストリーム）が抽出される。抽出されたＴＳは、復号部９００に出力されて復号処理が施されて、テレビ放送として表示出力及び音声出力される。
【００１０】
ＯＦＤＭ信号受信装置の利得制御の技術は種々のものが知られているが、例えば、複数種類の有効シンボル期間の長さを切り替え、受信したＯＦＤＭ信号から、チューナ部７００が所望帯域のＯＦＤＭ信号を抽出した後、有効シンボル期間の長さに応じた適切な信号レベルにＯＦＤＭ信号の利得を制御して、復調部８００のＡＤＣ回路２６に出力するＯＦＤＭ信号受信装置が知られている（特許文献１参照）。
【００１１】
上述したＯＦＤＭ信号受信装置１０００においては、ＲＦ−ＢＰＦ回路１４の出力信号と、ＢＰＦ回路３６の出力信号とを元にして増幅回路１２と増幅回路２０との利得制御が行われている。一般に、ＲＦ−ＢＰＦ回路１４は、選択された１放送局分のＯＦＤＭ信号を十分に通過させることのできるようなフィルタ特性に設計される。具体的には、ＲＦ−ＢＰＦ回路１４は通過域が約８ＭＨｚのフィルタ特性となる。これにより、１局分のＯＦＤＭ信号帯域幅である５．６ＭＨｚを抽出できる。
【００１２】
ところが、地上波デジタル放送において、隣接する放送局のＯＦＤＭ信号帯域の間隔は、０．４ＭＨｚと狭小であるために、ＲＦ−ＢＰＦ回路１４のフィルタ特性の遷移域により、隣接する低帯域及び高帯域の放送局のＯＦＤＭ信号までが抽出されてしまう。例えば、Ａ局、Ｂ局、Ｃ局のうちＢ局が選択されているとすれば、隣接するＡ局及びＣ局の一部のＯＦＤＭ信号までがＲＦ−ＢＰＦ回路１４により抽出されてしまう。従って、選択されたＢ局のＯＦＤＭ信号の他に、Ａ局及びＣ局のＯＦＤＭ信号が混入した状態で、後段の復調部８００に出力されることなる。このため、チューナ部７００のＲＦ−ＡＧＣ制御回路２５による利得制御は、選択された放送局のＯＦＤＭ信号だけでなく、隣接する放送局のＯＦＤＭ信号の信号レベルが影響していた。
【００１３】
そこで、選択局以外の放送局の信号レベルの影響を除去し、適切な利得制御を行うＯＦＤＭ信号受信装置およびその受信方法が提案されている。この提案のＯＦＤＭ信号受信装置においては、チューナ部のＲＦ−ＡＧＣ回路の信号を増幅又は減衰する制御信号を生成するための元信号の帯域幅が約８ＭＨｚではなく、選択局のチャネル帯域幅と放送局間の帯域幅、すなわち、ガードバンドの帯域とを合わせた６ＭＨｚに相当する周波数帯域幅になっている。
【００１４】
図１１は、この提案のＯＦＤＭ信号受信装置１０００のブロック図である。ＯＦＤＭ信号受信装置９００は、チューナ部７００、復調部８００、復号部９００を備えている。以下、図１１を用いてこの提案のＯＦＤＭ信号受信装置１０００の機能構成を簡単に説明するが、図１０に示したＯＦＤＭ信号受信装置の機能構成と同じものは同一の符号で表し、その説明は省略する。
【００１５】
図１１において、チューナ部７００には、図１０のＲＦ−ＢＰＦ制御回路２５は設けられていない。一方、復調部８００にはＲＦ−ＡＧＣ制御回路３８およびＩＦ−ＡＧＣ回路４０が設けられている。復調部８００のＢＰＦ回路３６により選択された放送局のチャネル帯域に相当する周波数帯域のデジタル信号が抽出され、ＲＦ−ＡＧＣ制御回路３８へ出力されるとともに、ＩＦ−ＡＧＣ制御回路４０にも出力される。ＢＰＦ回路３６から出力されるＯＦＤＭ信号は、選択局のチャネル帯域幅と放送局間の帯域幅となるガードバンドとを合わせた６ＭＨｚの周波数帯域であり、他の放送局のＯＦＤＭ信号を含んでいない。ＲＦ−ＡＧＣ制御回路３８は、ＢＰＦ回路３６から出力される選択局のＯＦＤＭ信号に基づいて生成した制御信号をチューナ部７００のＲＦ−ＡＧＣ回路１２にフィードバックする。したがって、他の放送局のＯＦＤＭ信号の影響を除去し、選択された放送局のＯＦＤＭ信号のみによる適切な利得制御が実現できる。（特許文献２参照）。
【特許文献１】特開２００２−７７１０１号公報
【特許文献２】特開２００５−２２９５３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、放送局から送信されるＯＦＤＭ信号、及び地上波デジタル放送を担う電波は、伝送路の途中や、何れかの信号に対して大きな振幅のノイズが加わった場合には、そのノイズ成分のレベルにより利得制御の制御信号が生成されてしまうという問題がある。例えば、走行する電車の中で受信された１セグメントのＯＦＤＭ信号をＦＦＴ回路で高速フーリエ変換した後の、１セグメント中の１〜４３２のキャリアの受信レベルにおいて、あるキャリアにノイズ成分が加わった場合には、そのキャリアの受信レベルが他のキャリアよりも大きくなる。このため、ノイズ成分を含んだキャリアによって利得を制御するための制御信号が生成されるという問題がある。
【００１７】
本発明は、このような従来の課題を解決するためのものであり、受信した電波に大きな振幅のノイズ成分が加わった場合でも、適切な利得制御を行うことができるＯＦＤＭ信号受信装置およびその受信方法を実現することを目的とする。
【課題を解決するための手段】
【００１８】
請求項１に記載のＯＦＤＭ信号受信装置は、ＯＦＤＭ変調された電波を受信して得られる高周波のＯＦＤＭ信号を増幅する高周波増幅手段（実施形態においては、図１および図６のＲＦ−ＡＧＣ回路１０２に相当する）と、高周波増幅手段によって増幅された後に周波数が変換された中間周波のＯＦＤＭ信号を増幅する中間周波増幅手段（実施形態においては、図１および図６のＩＦ−ＡＧＣ回路１０７に相当する）と、中間周波増幅手段によって増幅された中間周波のＯＦＤＭ信号を時間領域から周波数領域に高速フーリエ変換処理する変換手段と、高速フーリエ変換処理された周波数領域のＯＦＤＭ信号の中から規則的に配置されている同期信号を抽出する抽出手段（実施形態においては、図１および図６の同期信号抽出回路２１１に相当する）と、抽出手段によって抽出された同期信号の振幅の平均値を算出する算出手段（実施形態においては、図１および図６の平均値算出回路２１２に相当する）と、算出手段によって算出された同期信号の振幅の平均値が所定のレベルとなるように中間周波増幅手段の利得を制御するための制御信号を生成する生成手段（実施形態においては、図１および図６のＤＡＣ回路２１３に相当する）と、を備えた構成になっている。
【００１９】
請求項１のＯＦＤＭ信号受信装置において、請求項２に記載したように、算出手段は、抽出手段によって抽出された同期信号の中から振幅の大きさが上位ｎ番目（ｎは１以上の整数）までを除いた同期信号の振幅の平均値を算出するような構成にしてもよい。
【００２２】
請求項３に記載のＯＦＤＭ信号受信方法は、ＯＦＤＭ変調された電波を受信して得られる高周波のＯＦＤＭ信号を高周波増幅手段によって増幅するステップＡ（実施形態においては、図１および図６のＲＦ−ＡＧＣ回路１０２の機能に相当する）と、ステップＡによって増幅された後に周波数が変換された中間周波のＯＦＤＭ信号を中間周波増幅手段によって増幅するステップＢ（実施形態においては、図１および図６のＩＦ−ＡＧＣ回路１０７の機能に相当する）と、増幅された中間周波のＯＦＤＭ信号を時間領域から周波数領域に高速フーリエ変換するステップＣと、高速フーリエ変換処理された周波数領域のＯＦＤＭ信号の中から規則的に配置されている同期信号を抽出するステップＤ（実施形態においては、図１および図６の同期信号抽出回路２１１の機能に相当する）と、ステップＤによって抽出された同期信号の振幅の平均値を算出するステップＥ（実施形態においては、図１および図６の平均値算出回路２１２の機能に相当する）と、ステップＥによって算出された同期信号の振幅の平均値が所定のレベルとなるように中間周波増幅手段の利得を制御するための制御信号を生成するステップＦ（実施形態においては、図１および図６のＤＡＣ回路２１３の機能に相当する）と、を実行するような構成になっている。
【００２３】
請求項３のＯＦＤＭ信号受信方法において、請求項４に記載したように、ステップＥは、ステップＤによって抽出された同期信号の中から振幅の大きさが上位ｎ番目（ｎは１以上の整数）までを除いた同期信号の振幅の平均値を算出するような構成にしてもよい。
【００２６】
請求項５に記載の地上波デジタル放送受信装置は、地上波デジタル放送の電波を受信して得られる高周波の受信信号を増幅する高周波増幅手段（実施形態においては、図１および図６のＲＦ−ＡＧＣ回路１０２に相当する）と、高周波増幅手段によって増幅された後に周波数が変換された中間周波の信号を増幅する中間周波増幅手段（実施形態においては、図１および図６のＩＦ−ＡＧＣ回路１０７に相当する）と、中間周波増幅手段によって増幅された中間周波の信号を時間領域から周波数領域に高速フーリエ変換処理する変換手段と、高速フーリエ変換処理された周波数領域の信号の中から規則的に配置されているスキャッタード・パイロット信号を抽出する抽出手段（実施形態においては、図１および図６の同期信号抽出回路２１１に相当する）と、抽出手段によって抽出されたスキャッタード・パイロット信号の振幅の平均値を算出する算出手段（実施形態においては、図１および図６の平均値算出回路２１２に相当する）と、算出手段によって算出されたスキャッタード・パイロット信号の振幅の平均値が所定のレベルとなるように中間周波増幅手段の利得を制御するための制御信号を生成する生成手段（実施形態においては、図１および図６のＤＡＣ回路２１３に相当する）と、を備えた構成になっている。
【００２７】
請求項５の地上波デジタル放送受信装置において、請求項６に記載したように、算出手段は、抽出手段によって抽出されたスキャッタード・パイロット信号の中から振幅の大きさが上位ｎ番目（ｎは１以上の整数）までを除いたスキャッタード・パイロット信号の振幅の平均値を算出するような構成にしてもよい。
【発明の効果】
【００２９】
本発明のＯＦＤＭ信号受信装置およびＯＦＤＭ信号受信方法によれば、受信した電波に大きな振幅のノイズ成分が加わった場合でも、適切な利得制御を行うことができるという効果が得られる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明によるＯＦＤＭ信号受信装置およびＯＦＤＭ信号受信方法の第１実施形態ないし第３実施形態、およびこれらの変形例について、図１ないし図９を参照して説明する。
図１は、第１実施形態におけるＯＦＤＭ信号受信装置６００の構成を示す概略ブロック図である。図１に示すように、第１実施形態のＯＦＤＭ信号受信装置６００は、チューナ部１００、復調部２００、復号部３００を備えている。チューナ部１００は、外部アンテナＡＮＴと、ＬＮＡ（Low Noise Amplifier）回路１０１と、ＲＦ−ＡＧＣ（Radio Frequency-Auto Gain Control）回路１０２と、ＲＦ−ＢＰＦ（Radio Frequency-Band Pass Filter）回路１０３と、ＲＦミキサ１０５と、ＩＦ−ＢＰＦ（Intermediate Frequency-Band Pass Filter）回路１０６と、ＩＦ−ＡＧＣ（Intermediate Frequency-Auto Gain Control）回路１０７と、ＩＦミキサ１０８と、ＬＰＦ（Low Pass Filter）回路１０９と、を備えている。
【００３１】
放送局から放送されたＯＦＤＭ信号は、外部アンテナＡＮＴにより受信され、ＬＮＡ回路１０１によって所定の増幅率で増幅される。増幅されたＯＦＤＭ信号は、さらにＲＦ−ＡＧＣ回路１０２に入力され、ＲＦ−ＢＰＦ回路１０３からフィードバックされる制御信号に従って増幅又は減衰される。この制御信号は、ＲＦ−ＢＰＦ回路１０３の出力信号の信号レベルに基づいて、フィードバック回路（図示せず）により生成される。
【００３２】
ＲＦ−ＡＧＣ回路１０２で増幅又は減衰されたＯＦＤＭ信号のうち、選択された放送局のチャネル帯域に相当する周波数帯域のＯＦＤＭ信号がＲＦ−ＢＰＦ回路１０３により抽出され、抽出されたＯＦＤＭ信号はＲＦミキサ１０５により中間周波信号に変換される。さらに、中間周波信号から選択された放送局の周波数帯域の信号がＩＦ−ＢＰＦ回路１０６により抽出され、ＩＦ−ＡＧＣ回路１０７に入力されて、復調部２００からフィードバックされるＩＦ−ＡＧＣ制御信号に従って増幅又は減衰される。ＩＦ−ＡＧＣ制御信号については、さらに後述する。ＩＦ−ＡＧＣ回路１０７により増幅又は減衰された信号は、ＩＦミキサ１０８により低域周波数の信号に変換され、ＬＰＦ回路１０９によりフィルタ処理が施された後、復調部２００へ出力される。
【００３３】
復調部２００は、ＡＤＣ（Analog Digital Converter）回路２０１と、ＦＦＴ（Fast Fourier Transform：高速フーリエ変換）回路２０２と、伝送路等価回路２０３と、復調回路２０４と、誤り訂正回路２０５と、同期信号抽出回路２１１と、平均値算出回路２１２と、ＤＡＣ（Digital Analog Converter）回路２１３と、を備えている。
【００３４】
チューナ部１００から出力されるアナログ信号は、ＡＤＣ回路２０１のＡ／Ｄ変換によりデジタル信号に変換され、ＦＦＴ回路２０２により高速フーリエ変換処理が施される。ＦＦＴ回路２０２から出力される信号は、伝送路等価回路２０３による波形等価（振幅等価及び位相等価）処理、復調回路２０４による復調処理、誤り訂正回路２０５による誤り訂正処理が施される。この復調部２００の一連の処理により、受信したＯＦＤＭ信号からＴＳ（Transport Stream：トランスポート・ストリーム）が抽出される。抽出されたＴＳは、復号部３００に出力されて復号処理が施されて、テレビ放送として表示出力及び音声出力される。
【００３５】
一方、ＦＦＴ回路２０２から出力されるデジタル信号は、同期信号抽出回路２１１にも入力される。同期信号抽出回路２１１は、そのデジタル信号の中に規則的に配置されているＳＰ信号（スキャッタード・パイロット信号）を抽出する。ＳＰ信号は、地上波デジタルテレビ放送の伝送方式において規格化されている同期信号の一種であり、伝送等価回路２０３による波形等価処理に用いられる信号である。このＳＰ信号は、所定の位相および振幅を有する信号であり、地上波デジタルテレビ放送の送信側において、ＯＦＤＭ信号中に分散して配置されている。
【００３６】
図２は、ＯＦＤＭ信号のシンボル内のＳＰ信号の配置パターンの一例を示している。図２において、黒丸はＳＰ信号を表し、白丸はＳＰ信号以外のデータ信号等を表している。図２に示すように、ＳＰ信号はＯＦＤＭ信号の１セグメントの４３２のキャリアにおいて、１２キャリアごとに配置されている。すなわち、１シンボル当たり３６個のＳＰ信号が配置されている。さらに、ＳＰ信号の配置は周期的に変化するように定められている。図２においては、１シンボルごとに３キャリアずつ配置位置がシフトされ、４シンボルごとに配置位置が戻るような４種類の配置パターンが順に表れるように定められている。言い換えれば、４シンボルを周期とするＳＰ信号の配置パターンが定められ、１つの周期の中に１４４（＝４×３６）個のＳＰ信号が含まれる。
【００３７】
ＳＰ信号は、例えば、図３に示すコンスタレーションのように、伝送路の状態等により位相や振幅が変化する。図３（ａ）は、ＢＰＳＫ（Bi-Phase Shift Keying）信号を送信したときの基準ＳＰ信号の信号点配置を示し、図３（ｂ）は、ＢＰＳＫ信号を受信したときの受信ＳＰ信号（以下、単に「ＳＰ信号」という）の信号点配置を示している。これによれば、受信環境に基づく反射やマルチパスの影響により、図３（ｂ）に示すＳＰ信号の位置は、図３（ａ）に示す基準ＳＰ信号に対して、その位相がθだけ変化している。伝送等価回路２０３は、ＳＰ信号誤差計算処理によって、ＦＦＴ回路２０２から入力されたデータ信号中のＳＰ信号と予め定められた基準ＳＰ信号との差分を算出して、受信したデータ信号の位相や振幅を補正する。
【００３８】
同期信号抽出回路２１１によって抽出された任意のＳＰ信号の振幅すなわちレベルは、図３（ｂ）に示すスカラー値ｒであり、次式（１）で表される。
【数１】
0004802763.tif 000002
同期信号抽出回路２１１は、ＦＦＴ回路２０２から入力されたデータ信号の中からＳＰ信号のレベルを抽出して平均値算出回路２１２に出力する。平均値算出回路２１２は、同期信号抽出回路２１１から入力された１４４個のレベルの平均値を次式（２）によって算出する。
【数２】
0004802763.tif 000003
【００３９】
ＤＡＣ回路２１３は、平均値算出回路２１２によって算出された１４４個のレベルの平均値をデジタル信号からアナログ信号に変換して、利得を制御するＡＧＣ制御信号としてＩＦ−ＡＧＣ回路１０７にフィードバックする。図４は、ＳＰ信号のレベルの平均値を算出せずに、ＩＦ−ＡＧＣ回路１０７にフィードバックした状態を示している。この場合には、ノイズ成分を含む電波の、例えばピークとなる受信レベルによってＡＧＣレベルＮが決定されるので、ノイズを含まない他のＳＰ信号のレベルがＩＦ−ＡＧＣ回路１０７によって大きく減衰される。一方、ＳＰ信号のレベルの平均値を算出すると、図４に示すように、ノイズの受信レベルの影響が除去されて、ＡＧＣレベルＮよりも小さいＡＧＣレベルＳが決定される。図５は、図４に示したＡＧＣレベルＳをＡＧＣ制御信号としてＩＦ−ＡＧＣ回路１０７にフィードバックした状態を示している。この場合には、ノイズの受信レベルの影響を除去したＡＧＣレベルＳがフィードバックされたＩＦ−ＡＧＣ回路１０７によって適切に増幅され、レベルの大きいノイズはクリップされる。
【００４０】
以上のように、この第１実施形態のＯＦＤＭ信号受信装置は、ＯＦＤＭ変調された電波を受信して得られる高周波のＯＦＤＭ信号を増幅するＲＦ−ＡＧＣ回路１０２と、ＲＦ−ＡＧＣ回路１０２によって増幅された後に周波数が変換された中間周波のＯＦＤＭ信号を増幅するＩＦ−ＡＧＣ回路１０７と、ＩＦ−ＡＧＣ回路１０７によって増幅された後のＯＦＤＭ信号の中から規則的に配置されているＳＰ信号を抽出する同期信号抽出回路２１１と、同期信号抽出回路２１１によって抽出された１４４個のＳＰ信号の振幅の平均値を算出する平均値算出回路２１２と、平均値算出回路２１２によって算出された平均値に基づいて、ＩＦ−ＡＧＣ回路１０７にフィードバックしてその利得を制御するための制御信号を生成するＤＡＣ回路２１３を備えている。
したがって、受信した電波に大きな振幅のノイズ成分が加わった場合でも、例えば、４シンボルの４３２キャリアから得られるＳＰ信号のレベルの平均値に基づいて生成した制御信号によって、ＩＦ−ＡＧＣ回路１０７の利得を制御することにより、適切な利得制御を行うことができる。
【００４１】
次に、本発明の第２実施形態のＯＦＤＭ信号受信装置について説明する。
図６は、第２実施形態におけるＯＦＤＭ信号受信装置６００の構成を示す概略ブロック図である。図６に示すように、第２実施形態のＯＦＤＭ信号受信装置６００は、チューナ部１００、復調部２００、復号部３００を備えている。チューナ部１００および復号部３００の内部構成は第１実施形態と同じであり、復調部２００の内部についてもほとんどの構成は第１実施形態と同じである。したがって、第１実施形態と異なる構成について説明し、第１実施形態と重複する説明は省略する。
【００４２】
図６において、復調部２００の同期信号抽出回路２１１と平均値算出回路２１２との間に信号レベル検出回路２１４が設けられている。信号レベル検出回路２１４は、同期信号抽出回路２１１によって抽出された１４４個のＳＰ信号のレベルの中で上位ｎ番目（ｎは１以上の整数）まではノイズ成分が含まれていると見なして除去し、残りの（１４４−ｎ）個のレベルを選択して平均値算出回路２１２に入力する。
【００４３】
図７および図８に信号レベル検出回路２１４の一例を示す。ただし、信号レベル検出回路２１４の具体例としては図７および図８に限定されず様々な構成が可能であり、ハードウェアだけでなくソフトウェアで構成することも可能である。要は、１４４個のＳＰ信号のレベルの中で上位ｎ番目までを除去する構成であればよい。
【００４４】
図７において、信号レベル検出回路２１４は、ｎ個のレジスタブロック回路５０および（ｎ−１）個のＡＮＤ回路（図に示すＡＮＤ回路６１〜６５はその一部）で構成される。レジスタブロック（３）〜（ｎ−１）の内部回路はレジスタブロック（２）と同じであるので省略する。図８は、レジスタブロック（ｎ）の内部回路である。
【００４５】
図７において、レジスタブロック（１）は、シフトレジスタ回路５０１、比較回路５０２、インバータ回路５０３、およびＡＮＤ回路５０４、５００で構成されている。シフトレジスタ回路５０１は、タイミング発生回路（図示せず）からのシフトパルスがＣＫ端子に入力されると、同期信号抽出回路２１１から入力されるＳＰ信号のレベル（以下、「レベルＤｉｎ」という）をＤ１端子から取り込んでストアする。ストアされたレベルはＱ１端子からレベルＱ１として出力される。ただし、Ｄ１端子から新たなレベルＤｉｎが取り込まれない限り、レベルＱ１のストアは維持される。また、ＣＫ端子に入力されるシフトパルスは、レベルＤｉｎが確定してから変化するものとする。
比較回路５０２は、レベルＤｉｎとシフトレジスタ回路５０１にストアされたレベルＱ１とを比較し、レベルＤｉｎがレベルＱ１より大きい場合はハイレベル、レベルＤｉｎがレベルＱ１以下の場合はローレベルの比較信号を出力する。ＡＮＤ回路５００は、比較回路５０２の出力およびＡＮＤ回路６１の出力の論理積に応じてハイレベル又はローレベルの信号をインバータ回路５０３およびＡＮＤ回路５０４に入力する。
【００４６】
一方、レジスタブロック（２）は、シフトレジスタ回路５０５、比較回路５０６、選択回路５０７、インバータ回路５０８、ＡＮＤ回路５０９、５１０、５１１、ＯＲ回路５１２で構成されている。シフトレジスタ回路５０５は、シフトパルスがＣＫ端子に入力されると、選択回路５０７によって選択されたレベルＤｉｎ又はレベルＱ１をＤ２端子から取り込んでストアする。このとき、ＣＫ端子に入力されるシフトパルスは、レベルＤｉｎが確定してから変化するものとする。ストアされたレベルはＱ２端子からレベルＱ２として出力される（Ｄ２端子から新たなレベルが取り込まれない限りレベルＱ２のストアを維持）。比較回路５０６は、レベルＤｉｎとシフトレジスタ回路５０５にストアされたレベルＱ２を比較し、レベルＤｉｎがレベルＱ２より大きい場合はハイレベル、レベルＤｉｎがレベルＱ２以下の場合はローレベルの比較信号を出力する。ＡＮＤ回路５１０は、比較回路５０６の出力およびＡＮＤ回路６２の出力の論理積に応じてハイレベル又はローレベルの信号をインバータ回路５０８、ＡＮＤ回路５０９、およびＯＲ回路５１２に入力する。前段のレジスタブロック（１）のインバータ回路５０３の出力は、ＡＮＤ回路５０９に入力される。ＡＮＤ回路５０９は、ＡＮＤ回路５１０の出力およびインバータ回路５０３の出力の論理積の信号を選択回路５０７の制御端子ｃに入力する。選択回路５０７は、制御端子ｃの信号がハイレベルのときは入力端子ａのレベルＤｉｎを選択して出力端子ｄからシフトレジスタ回路５０５に入力し、制御端子ｃの信号がローレベルのときは入力端子ｂのレベルＱ１を選択して出力端子ｄからシフトレジスタ回路５０５に入力する。ＯＲ回路５１２は、ＡＮＤ回路５１０から入力される信号と、前段のレジスタブロック（１）のＡＮＤ回路５００から入力される信号との論理和をＡＮＤ回路５１１に入力する。ＡＮＤ回路５１１は、ＯＲ回路５１２から入力される信号がハイレベルのときにＣＫ端子に入力されるシフトパルスを有効にし、その信号がローレベルのときはシフトパルスを無効にする。したがって、レジスタブロック（１）のシフトパルスが有効な場合には、レジスタブロック（２）のシフトパルスも有効となる。
【００４７】
なお、インバータ回路５０８から出力される信号は、次段のレジスタブロック（３）のＡＮＤ回路（レジスタブロック（２）のＡＮＤ回路５０９に相当）に入力される。また、ＯＲ回路５１２から出力される信号は、次段のレジスタブロック（３）のＯＲ回路（レジスタブロック（２）のＯＲ回路５１２に相当）に入力される。したがって、レジスタブロック（２）のシフトパルスが有効な場合には、レジスタブロック（３）のシフトパルスも有効となる。レジスタブロック（４）〜（ｎ）の場合も同様である。言い換えれば、信号レベル検出回路２１４における任意のレジスタブロックのシフトパルスが有効な場合には、次段以降の全てのレジスタブロックへのシフトパルスも有効となる。
図８において、レジスタブロック（ｎ）は、シフトレジスタ回路５１３、比較回路５１４、選択回路５１５、インバータ回路５１６、ＡＮＤ回路５１７、５１８、５１９、ＯＲ回路５２０、選択回路５２１、およびシフトレジスタ回路５２２で構成されている。シフトレジスタ回路５１３は、シフトパルスがＣＫ端子に入力されると、選択回路５１５によって選択されたレベルＤｉｎ又は前段のレジスタブロック（ｎ−１）のシフトレジスタ回路のレベルＱｎ−１をＤｎ端子から取り込んでストアする。このとき、ＣＫ端子に入力されるシフトパルスは、レベルＤｉｎが確定してから変化するものとする。
比較回路５１４は、レベルＤｉｎとシフトレジスタ回路５１３にストアされたレベルＱｎとを比較し、レベルＤｉｎがレベルＱｎより大きい場合はハイレベル、レベルＤｉｎがレベルＱｎ以下の場合はローレベルの比較信号を出力する。ＡＮＤ回路５１８は、比較回路５１４の出力および制御ラインＬ（０）から入力される信号の論理積をインバータ回路５１６、ＡＮＤ回路５１７、およびＯＲ回路５２０に入力する。前段のレジスタブロック（ｎ−１）のインバータ回路の出力は、ＡＮＤ回路５１７に入力される。ＡＮＤ回路５１７は、ＡＮＤ回路５１８の出力および前段のレジスタブロック（ｎ−１）のインバータ回路の出力の論理積の信号を選択回路５１５の制御端子ｃに入力する。選択回路５１５は、制御端子ｃの信号がハイレベルのときは入力端子ａのレベルＤｉｎを選択して出力端子ｄからシフトレジスタ回路５１３に入力し、制御端子ｃの信号がローレベルのときは入力端子ｂに供給されているレジスタブロック（ｎ−１）のシフトレジスタ回路にストアされているレベルＱｎ−１を選択して出力端子ｄからシフトレジスタ回路５１３に入力する。インバータ回路５１６は、ＡＮＤ回路５１８の出力がハイレベルのときにローレベルの信号を選択回路５２１の制御端子ｃに入力し、ＡＮＤ回路５１８の出力がローレベルのときにハイレベルの信号を選択回路５２１の制御端子ｃに入力する。選択回路５２１は、制御端子ｃの信号がハイレベルのときは入力端子ａのレベルＤｉｎを選択して出力端子ｄからシフトレジスタ回路５２２に入力し、制御端子ｃの信号がローレベルのときは入力端子ｂのレベルＱｎを選択してシフトレジスタ回路５２２に入力する。シフトレジスタ回路５２２は、選択回路５２１の出力端子ｄから入力されているレベルＤｉｎ又はレベルＱｎを、シフトパルスに応じて図６の平均値算出回路２１２に出力する。ＯＲ回路５２０は、ＡＮＤ回路５１８から入力される信号と、前段のレジスタブロック（ｎ−１）のＯＲ回路から入力される信号との論理和をＡＮＤ回路５１９に入力する。ＡＮＤ回路５１９は、ＯＲ回路５２０から入力される信号がハイレベルのときにＣＫ端子に入力されるシフトパルスを有効にし、その信号がローレベルのときはシフトパルスを無効にする。したがって、前段のレジスタブロック（ｎ−１）のシフトパルスが有効な場合には、レジスタブロック（ｎ）のシフトパルスも有効となる。
図７において、ＡＮＤ回路６１、６２、６３、６４、６５の出力は、それぞれレジスタブロック（１）、（２）、（３）、（４）、（ｎ−１）に接続されている。なお、図には示していないが、省略したレジスタブロック（５）〜（ｎ−２）にもそれぞれＡＮＤ回路の出力が接続されている。各ＡＮＤ回路６１、６２、６３、６４、６５の入力ａは、それぞれ、この信号レベル検出回路２１４を制御するための制御ラインＬ（ｎ−１）、Ｌ（ｎ−２）、Ｌ（ｎ−３）、Ｌ（ｎ−４）、Ｌ（１）に接続されている。また、図示しない他のレジスタスタブロックに出力が接続されているＡＮＤ回路の入力も、対応する制御ラインに接続されている。さらに、ＡＮＤ回路６１の入力ｂはＡＮＤ回路６２の出力に接続され、ＡＮＤ回路６２の入力ｂはＡＮＤ回路６３の出力に接続され、ＡＮＤ回路６３の入力ｂはＡＮＤ回路６４の出力に接続されている。また、図示しない他のレジスタスタブロック（５）〜（ｎ−２）に出力が接続されているＡＮＤ回路の入力ｂも、次段のレジスタブロック（６）〜（ｎ−１）に接続されているＡＮＤ回路の出力にそれぞれ接続されている。したがって、レジスタブロック（ｎ−１）に接続されているＡＮＤ回路６５の出力は、前段のレジスタブロック（ｎ−２）に接続されているＡＮＤ回路の入力ｂに接続されている。ただし、制御ラインＬ（０）だけは、直接にレジスタブロック（ｎ）、すなわち、図８に示したＡＮＤ回路５１８に接続されるとともに、前段のレジスタブロック（ｎ−１）に接続されているＡＮＤ回路６５の入力ｂに接続されている。なお、制御ラインＬ（０）〜Ｌ（ｎ−１）には、ローレベルの信号が入力されるが、ローレベルの信号が入力されていないときは、図示しないプルアップ抵抗によってハイレベルの信号が対応するＡＮＤ回路等に入力される。
【００４８】
次に、図７および図８における信号レベル検出回路２１４の動作について説明する。いま、図７の制御ラインＬ（０）〜Ｌ（ｎ−１）にはローレベルの信号が入力されておらず、全てハイレベルの状態になっている。したがって、各レジスタブロック（１）〜（ｎ−１）に接続されているＡＮＤ回路の出力は全てハイレベルである。この場合には、レジスタブロック（１）のＡＮＤ回路５００にはハイレベルの信号が入力され、比較回路５０２の比較信号は、そのままインバータ回路５０３、ＡＮＤ回路５０４、および、レジスタブロック（２）のＯＲ回路５１２に入力される。同様に、レジスタブロック（２）のＡＮＤ回路５１０にはハイレベルの信号が入力され、比較回路５０６の比較信号は、そのままインバータ回路５０８、ＡＮＤ回路５０９、および、ＯＲ回路５１２に入力される。レジスタブロック（３）〜（ｎ−１）についても、レジスタブロック（２）の場合と同様である。レジスタブロック（ｎ）においては、図８のＡＮＤ回路５１８にハイレベルの信号が入力され、比較回路５１４の比較信号は、そのままインバータ回路５１６、ＡＮＤ回路５１７、および、ＯＲ回路５２０に入力される。すなわち、制御ラインＬ（０）〜Ｌ（ｎ−１）の全てにローレベルの信号が入力されていない場合には、レジスタブロック（２）〜（ｎ）における選択回路の制御信号ｃには、そのレジスタブロックの比較回路から出力される信号と、前段のレジスタブロックの比較回路から出力される信号を反転した信号との論理積が入力される。
なお、各レジスタブロックにおけるシフトレジスタ回路は、電源起動時に０にリセットされ、さらに、現在の４シンボルの最後の１４４番目のＳＰ信号を入力した後、次の４シンボルの１番目のＳＰ信号を入力する前に０にリセットされるものとする。したがって、各シフトレジスタ回路のレベルＱの初期値および４シンボルごとの周期の初めの値は０にリセットされる。
【００４９】
１番目のＳＰ信号のレベルＤｉｎは、レジスタブロック（１）のシフトレジスタ回路５０１のレベルＱ１（＝０）よりも大きいので、比較回路５０２からはハイレベルの信号がインバータ回路５０３およびＡＮＤ回路５０４に入力される。この結果、シフトレジスタ回路５０１へのシフトパルスは有効となり、レベルＤｉｎのデータがシフトレジスタ回路５０１にストアされてレベルＱ１となる。
【００５０】
次に、２番目のＳＰ信号のレベルＤｉｎが入力されたときは、比較回路５０２は、レベルＤｉｎとレベルＱ１とを比較する。レベルＤｉｎがレベルＱ１以下である場合には、比較回路５０２からはローレベルの信号がインバータ回路５０３およびＡＮＤ回路５０４に入力される。この結果、シフトレジスタ回路５０１へのシフトパルスは無効となり、レベルＤｉｎのデータはシフトレジスタ回路５０１にはストアされない。レジスタブロック（２）の比較回路５０６は、レベルＤｉｎとレベルＱ２（＝０）とを比較するので、ハイレベルの信号がインバータ回路５０８およびＡＮＤ回路５０９に入力される。この結果、ＯＲ回路５１２によってシフトレジスタ回路５０５へのシフトパルスは有効となり、レベルＤｉｎのデータがシフトレジスタ回路５０５にストアされてレベルＱ２となる。
【００５１】
一方、レベルＤｉｎがレベルＱ１より大きい場合には、比較回路５０２からはハイレベルの信号がインバータ回路５０３およびＡＮＤ回路５０４に入力される。この結果、シフトレジスタ回路５０１へのシフトパルスは有効となり、レベルＤｉｎのデータがシフトレジスタ回路５０１にストアされてレベルＱ１となる。また、インバータ回路５０３からは、ローレベルの信号がレジスタブロック（２）のＡＮＤ回路５０９に入力される。したがって、選択回路５０７の制御信号ｃがローレベルとなり、入力端子ｂのデータすなわちレベルＱ１が出力端子ｄからシフトレジスタ回路５０５のＤ２端子に入力される。この場合は、ＯＲ回路５１２によってシフトレジスタ回路５０５へのシフトパルスは有効となり、レベルＱ１のデータがシフトレジスタ回路５０５にストアされてレベルＱ２となる。
【００５２】
３番目以降のＳＰ信号のレベルＤｉｎが順に入力されたときは、レベルＤｉｎがレベルＱ１より大きい場合には、レベルＤｉｎがレベルＱ１となり、レベルＱ１がレベルＱ２になる。レベルＤｉｎがレベルＱ１以下でレベルＱ２より大きい場合には、レベルＱ１は前回のシフトパルスでストアした値を維持し、レベルＤｉｎがレベルＱ２になり、レベルＱ２がレジスタブロック（３）のシフトレジスタ回路にストアされてレベルＱ３となる。レベルＤｉｎがレベルＱ１およびレベルＱ２以下である場合には、レベルＤｉｎがレジスタブロック（３）のシフトレジスタ回路にストアされてレベルＱ３となる。
【００５３】
したがって、１４４個のＳＰ信号の中で最大のレベルＤｉｎがレジスタブロック（１）にストアされ、２番目のレベルＤｉｎがレジスタブロック（２）にストアされ、３番目のレベルＤｉｎがレジスタブロック（３）にストアされ、ｎ番目のレベルＤｉｎがレジスタブロック（ｎ）にストアされる。そして、（ｎ＋１）番目以下のレベルＤｉｎは、いずれのレジスタブロックにもストアされず、図８の選択回路５２１およびシフトレジスタ回路５２２を経て、図６の平均値算出回路２１２に入力される。一方、いずれかのレジスタブロックにレベルＤｉｎがストアされたときは、そのレジスタブロックのシフトレジスタ回路にそれまでストアされていたレベルが、順に次段のレジスタブロックのシフトレジスタ回路にストアされ、最後のレジスタブロック（ｎ）のシフトレジスタ回路５１３にストアされていたレベルＱｎが、選択回路５２１およびシフトレジスタ回路５２２を経て、図６の平均値算出回路２１２に入力される。
【００５４】
以上のように、この第２実施形態によれば、平均値算出回路２１２は、同期信号抽出回路２１１から入力された１４４個のＳＰ信号の中から、レベルが上位ｎ番目までが信号レベル検出回路２１４によって除去され、残りの（１４４−ｎ）個のＳＰ信号のレベルの平均値が平均値算出回路２１２によって算出され、ＩＦ−ＡＧＣ回路１０７にフィードバックされて、中間周波のＯＦＤＭ信号が増幅又は減衰される。したがって、ＳＰ信号に含まれているノイズ成分が中間周波のＯＦＤＭ信号のレベル制御に与える影響をよりいっそう回避することができる。
【００５５】
制御ラインＬ（０）〜Ｌ（ｎ−１）にローレベルの信号が入力されていない場合には、レベルが上位ｎ番目までが信号レベル検出回路２１４によって除去されるが、いずれかの制御ラインにローレベルの信号が入力されたときは、信号レベル検出回路２１４によって除去される上位のレベルの数が変化する。例えば、制御ラインＬ（ｎ−１）にローレベルの信号が入力されたときは、図７のＡＮＤ回路６１を経てレジスタブロック（１）のＡＮＤ回路５００にローレベルの信号が入力される。したがって、比較回路５０２から出力される比較信号のレベルに関係なく、ＡＮＤ回路５００からインバータ回路５０３、ＡＮＤ回路５０４、および、レジスタブロック（２）のＯＲ回路５１２にローレベルの信号が入力される。この結果、シフトレジスタ回路５０１へのシフトパルス信号は無効となる。また、インバータ回路５０３からハイレベルの信号がレジスタブロック（２）のＡＮＤ回路５０９に入力される。この場合には、レジスタブロック（２）〜（ｎ）によって、入力された１４４個のＳＰ信号の中から、レベルが上位（ｎ−１）番目までが信号レベル検出回路２１４によって除去され、残りの（１４４−ｎ＋１）個のＳＰ信号のレベルの平均値が平均値算出回路２１２によって算出される。また、制御ラインＬ（ｎ−２）にローレベルの信号が入力されたときは、図７のＡＮＤ回路６２を経てレジスタブロック（２）のＡＮＤ回路５１０にローレベルの信号が入力される。したがって、比較回路５０６から出力される比較信号のレベルに関係なく、ＡＮＤ回路５１０からインバータ回路５０８、ＡＮＤ回路５０９、およびＯＲ回路５１２にローレベルの信号が入力される。さらにこの場合には、ＡＮＤ回路６２の出力からローレベルの信号がＡＮＤ回路６１に入力されるので、レジスタブロック（１）のＡＮＤ回路５００にローレベルの信号が入力される。この結果、シフトレジスタ回路５０１およびシフトレジスタ回路５０５へのシフトパルス信号は無効となる。この場合には、レジスタブロック（３）〜（ｎ）によって、入力された１４４個のＳＰ信号の中から、レベルが上位（ｎ−２）番目までが信号レベル検出回路２１４によって除去され、残りの（１４４−ｎ＋２）個のＳＰ信号のレベルの平均値が平均値算出回路２１２によって算出される。同様に、制御ラインＬ（ｎ−３）にローレベルの制御信号が入力されたときは、レジスタブロック（４）〜（ｎ）によって、入力された１４４個のＳＰ信号の中から、レベルが上位（ｎ−３）番目までが信号レベル検出回路２１４によって除去され、残りの（１４４−ｎ＋３）個のＳＰ信号のレベルの平均値が平均値算出回路２１２によって算出される。同様に、制御ラインＬ（ｎ−４）にローレベルの制御信号が入力されたときは、レジスタブロック（５）〜（ｎ）によって、入力された１４４個のＳＰ信号の中から、レベルが上位（ｎ−４）番目までが信号レベル検出回路２１４によって除去され、残りの（１４４−ｎ＋４）個のＳＰ信号のレベルの平均値が平均値算出回路２１２によって算出される。したがって、ローレベルの信号を入力する制御ラインに応じて、信号レベル検出回路２１４によって除去すべき上位レベルの数を制御することができる。そして、制御ラインＬ（０）にローレベルの制御信号が入力されたときは、入力された１４４個のＳＰ信号は除去されず、全ての平均値が平均値算出回路２１２によって算出される。この場合には、上記した第１実施形態と同じ構成になる。
【００５６】
次に、本発明の第３実施形態のＯＦＤＭ信号受信装置について説明する。
図９は、第３実施形態におけるＯＦＤＭ信号受信装置６００の構成を示す概略ブロック図である。図９に示すように、第３実施形態のＯＦＤＭ信号受信装置６００は、チューナ部１００、復調部２００、復号部３００を備えている。チューナ部１００および復号部３００の内部構成は第１実施形態と同じであり、復調部２００の内部についてもほとんどの構成は第１実施形態と同じである。したがって、第１実施形態と異なる構成について説明し、第１実施形態と重複する説明は省略する。
【００５７】
図９において、復調部２００のＦＦＴ回路２０２から出力されたＯＦＤＭ信号のデータ信号およびＳＰ信号は、平均値算出回路２１２に入力されてデータ信号およびＳＰ信号のレベルの平均値が算出される。ＤＡＣ回路２１３は、平均値算出回路２１２によって算出された平均値をデジタル信号からアナログ信号に変換して、利得を制御するＡＧＣ制御信号としてＩＦ−ＡＧＣ回路１０７にフィードバックする。したがって、ＯＦＤＭ信号のデータ信号およびＳＰ信号に大きな振幅のノイズ成分が含まれていても、例えば、１シンボル又は２シンボル以上のＯＦＤＭ信号のレベルを平均化するので、フィードバックする制御信号に対するノイズ成分の影響を除去することができる。
【００５８】
以上のように、この第３実施形態によれば、ＯＦＤＭ変調された電波を受信して得られる高周波のＯＦＤＭ信号を増幅するＲＦ−ＡＧＣ回路１０２と、ＲＦ−ＡＧＣ回路１０２によって増幅された後に周波数が変換された中間周波のＯＦＤＭ信号を増幅するＩＦ−ＡＧＣ回路１０７と、ＩＦ−ＡＧＣ回路１０７によって増幅された後のＯＦＤＭ信号を時間領域から周波数領域に高速フーリエ変換処理を行うＦＦＴ回路２０２と、ＦＦＴ回路２０２によって変換された周波数領域のＯＦＤＭ信号のレベルの平均値を算出する平均値算出回路２１２と、平均値算出回路２１２によって算出された平均値に基づいて、ＩＦ−ＡＧＣ回路１０７にフィードバックしてその利得を制御するための制御信号を生成するＤＡＣ回路２１３と、を備えている。
したがって、受信した電波に大きな振幅のノイズ成分が加わった場合でも、例えば、各シンボルの４３２キャリアからそれぞれ得られるＯＦＤＭ信号のレベルの平均値に基づいて生成した制御信号によってノイズ成分の影響を除去して、ＩＦ−ＡＧＣ回路１０７の利得を制御することにより、適切な利得制御を行うことができる。
【００５９】
なお、上記各実施形態においては、平均値算出回路２１２によって算出された平均値に基づいて、ＩＦ−ＡＧＣ回路１０７にフィードバックして、その利得を制御するための制御信号を生成する構成にしたが、平均値算出回路２１２によって算出された平均値に基づいて、高周波信号を増幅するＲＦ−ＡＧＣ回路１０２にフィードバックして、その利得を制御するための制御信号を生成するような構成にしてもよい。
更に、平均値算出回路２１２によって算出された平均値に基づいて、高周波信号を増幅するＲＦ−ＡＧＣ回路１０２と、中間周波信号を増幅するＩＦ−ＡＧＣ回路１０７の両方にフィードバックして、その利得を制御するための制御信号を生成するような構成にしてもよい。
この場合には、受信した電波に大きな振幅のノイズ成分が加わった場合でも、ＯＦＤＭ信号のレベルの平均値に基づいて生成した制御信号によって、ＲＦ−ＡＧＣ回路１０２の利得を制御することにより、中間周波のＯＦＤＭ信号だけでなく、高周波のＯＦＤＭ信号についても適切な利得制御を行うことができる。
【００６０】
また、第１実施形態および第２実施形態においては、ＯＦＤＭ信号から抽出したＳＰ信号に基づいて、ＩＦ−ＡＧＣ回路１０７の利得を制御する制御信号を生成する構成にしたが、他の同期信号を抽出して制御信号を生成する構成にしてもよい。地上波デジタル放送においては、コンテンツのデータ信号だけでなく様々な情報を識別するための同期信号がデータ信号に付加されて送信されて受信側で識別される。したがって、ＳＰ信号以外の他の同期信号を抽出して制御信号を生成する構成にしてもよい。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１実施形態におけるＯＦＤＭ信号受信装置の構成を示すブロック図。
【図２】ＯＦＤＭ信号に含まれているＳＰ信号の配列パターンを示す図。
【図３】送信された基準ＳＰ信号と受信されたＳＰ信号との位相および振幅の関係を示す図。
【図４】ＯＦＤＭ信号のＳＰ信号に含まれているノイズ成分のレベルによって利得の制御を行った場合の信号波形を示す図。
【図５】ＯＦＤＭ信号のＳＰ信号のレベルの平均値によって利得の制御を行った場合の信号波形を示す図。
【図６】本発明の第２実施形態におけるＯＦＤＭ信号受信装置の構成を示すブロック図。
【図７】図６の信号レベル検出回路の内部構成を示すブロック図。
【図８】図６の信号レベル検出回路の内部構成において図７の一部の回路図。
【図９】本発明の第３実施形態におけるＯＦＤＭ信号受信装置の構成を示すブロック図。
【図１０】従来のＯＦＤＭ信号受信装置の構成を示すブロック図。
【図１１】従来のＯＦＤＭ信号受信装置の他の構成を示すブロック図。
【符号の説明】
【００６２】
１００  チューナ部
１０１  ＬＮＡ回路
１０２  ＲＦ−ＡＧＣ回路
１０３  ＲＦ−ＢＰＦ回路
１０５  ＲＦミキサ回路
１０６  ＩＦ−ＢＰＦ回路
１０７  ＩＦ−ＡＧＣ回路
１０８  ＩＦミキサ回路
１０９  ＬＰＦ回路
２００  復調部
２０１  ＡＤＣ回路
２０２  ＦＦＴ回路
２０３  伝送路等価回路
２０４  復調回路
２０５  誤り訂正回路
２１１  同期信号抽出回路
２１２  平均値算出回路
２１３  ＤＡＣ回路
２１４  信号レベル検出回路
【図１】
0004802763.tif 000004
【図２】
0004802763.tif 000005
【図３】
0004802763.tif 000006
【図４】
0004802763.tif 000007
【図５】
0004802763.tif 000008
【図６】
0004802763.tif 000009
【図７】
0004802763.tif 000010
【図８】
0004802763.tif 000011
【図９】
0004802763.tif 000012
【図１０】
0004802763.tif 000013
【図１１】
0004802763.tif 000014