(57)【特許請求の範囲】
【請求項１】
複数の画素を有する撮像素子において、
前記画素は、
被写体からの光を光電変換し、変換された光電荷を蓄積する光電変換手段と、
前記光電変換手段からあふれた光電荷を排出する排出手段と、
前記光電変換手段からあふれた光電荷を蓄積する蓄積手段と、
前記光電変換手段と前記排出手段との間に設けられた第１のポテンシャル障壁と、
前記光電変換手段と前記蓄積手段との間に設けられた第２のポテンシャル障壁とを備え、
前記第１のポテンシャル障壁のポテンシャルと前記第２のポテンシャル障壁のポテンシャルとを異ならせた状態で、前記被写体からの光を光電変換することにより、前記光電変換手段からあふれた前記光電荷の一部を前記蓄積手段に蓄積し、残りを前記排出手段から排出することを特徴とする撮像素子。
【請求項２】
前記第２のポテンシャル障壁のポテンシャルを可変に制御することを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記第１のポテンシャル障壁のポテンシャルと前記第２のポテンシャル障壁のポテンシャルとを可変に制御することを特徴とする請求項１に記載の撮像素子。
【請求項４】
前記画素は、電荷検出手段を備え、
前記光電変換手段および前記蓄積手段に蓄積された電荷の前記電荷検出手段への完全転送が可能なポテンシャル構造を有することを特徴とする請求項１から３の何れか１項に記載の撮像素子。
【請求項５】
前記光電変換手段および前記蓄積手段は、埋め込みダイオード構造から成ることを特徴とする請求項１から４の何れか１項に記載の撮像素子。
【請求項６】
請求項１から５の何れか１項に記載の撮像素子を備えたことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子および該撮像素子を備えた撮像装置に関し、特に、広い撮像ダイナミックレンジを有する撮像素子および該撮像素子を備えた撮像装置に関する。
【背景技術】
【０００２】
近年の撮像素子の小型化、高画素化の流れから、撮像素子の画素サイズは小型化の一途をたどり、それに伴い、撮像素子の撮像可能な照度範囲（所謂ダイナミックレンジ）が狭くなり、画質に大きな影響を与えている。そのため、撮像素子の広ダイナミックレンジ化が望まれている。
【０００３】
この課題を解決するために、露光量の異なる画面を複数回撮影し、それら複数の画面から適正レベルの画面部分を選択して画像合成することにより、個々の画面よりも広いダイナミックレンジの画像を合成する撮像装置（例えば、特許文献１参照）や、撮像素子の光電変換信号電荷を信号電圧に変換する電荷電圧変換部を持ち、電荷電圧変換部は異なる電圧依存性を有する複数の容量からなり、ダイナミックレンジが可変であるような撮像素子（例えば、特許文献２参照）等が提案されている。
【０００４】
また、フォトダイオードの信号電荷を保持する容量を複数個備え、１回の露光で得られた信号電荷を、容量値を切り換えて複数回読み出し、読み出した信号を加算することでダイナミックレンジを拡大する方法が提案されている（例えば、特許文献３参照）。
【特許文献１】特公平７−９７８４１号公報
【特許文献２】特開２０００−１６５７５５号公報
【特許文献３】特開２０００−１６５７５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１で提案された撮像装置は、複数回の撮影が必要なために撮影時間がかかり、かつ、露光量の異なる画像から画像処理で画像を合成することから、単純な画像合成では合成の繋ぎ目が不自然で非常に見にくい画像になるため、非常に複雑な画像合成が必須で処理時間が長くなり、処理時間を短縮するためには高価な処理チップを用いる必要があり、コストが非常に高くなる。
【０００６】
また、特許文献２で提案された撮像素子は、素子構造が複雑で製造コストが高くなり、また容量の電圧依存性の制御も難しく、素子毎の調整等が必要でコストアップの要因となる。
【０００７】
また、特許文献３で提案された方法は、一見ダイナミックレンジが拡大されたかのように見えるが、実際は、フォトダイオードの飽和電荷以上の電荷は信号として取り出せず、つまり、フォトダイオードによってダイナミックレンジが律速されており、単に見かけ上ダイナミックレンジが拡大したように見えているにすぎない。
【０００８】
本発明は、上記事情に鑑みてなされたもので、撮像素子の画素を構成する光電変換手段の飽和電荷以上の電荷も信号電荷として利用することで、真の意味でダイナミックレンジを拡大し、高画質化に寄与することのできる撮像素子および該撮像素子を備えた撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の目的は、下記構成により達成することができる。
【００１０】
１．複数の画素を有する撮像素子において、
前記画素は、
被写体からの光を光電変換し、変換された光電荷を蓄積する光電変換手段と、
前記光電変換手段からあふれた光電荷を排出する排出手段と、
前記光電変換手段からあふれた光電荷を蓄積する蓄積手段と、
前記光電変換手段と前記排出手段との間に設けられた第１のポテンシャル障壁と、
前記光電変換手段と前記蓄積手段との間に設けられた第２のポテンシャル障壁とを備え、
前記第１のポテンシャル障壁のポテンシャルと前記第２のポテンシャル障壁のポテンシャルとを異ならせた状態で、前記被写体からの光を光電変換することにより、前記光電変換手段からあふれた前記光電荷の一部を前記蓄積手段に蓄積し、残りを前記排出手段から排出することを特徴とする撮像素子。
【００１１】
２．前記第２のポテンシャル障壁のポテンシャルを可変に制御することを特徴とする前記１に記載の撮像素子。
【００１２】
３．前記第１のポテンシャル障壁のポテンシャルと前記第２のポテンシャル障壁のポテンシャルとを可変に制御することを特徴とする前記１に記載の撮像素子。
【００１３】
４．前記画素は、電荷検出手段を備え、
前記光電変換手段および前記蓄積手段に蓄積された電荷の前記電荷検出手段への完全転送が可能なポテンシャル構造を有することを特徴とする前記１から３の何れか１項に記載の撮像素子。
【００１４】
５．前記光電変換手段および前記蓄積手段は、埋め込みダイオード構造から成ることを特徴とする前記１から４の何れか１項に記載の撮像素子。
【００１５】
６．前記１から５の何れか１項に記載の撮像素子を備えたことを特徴とする撮像装置。
【発明の効果】
【００１８】
本発明によれば、撮像素子の画素を構成する光電変換手段の飽和電荷以上の電荷の一部を第２のポテンシャル障壁を介して蓄積手段に蓄積し、残りを第１のポテンシャル障壁を介して排出手段に排出することで、光電変換手段の飽和電荷以上の電荷を信号電荷として利用することができ、蓄積手段を大きくすることなく真の意味でダイナミックレンジを拡大することができ、かつ、リセットノイズを完全に除去できるために高画質化に寄与することのできる撮像素子および該撮像素子を備えた撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面に基づき本発明の実施の形態を説明する。
【００２０】
まず最初に、本発明に係る撮像装置の一例であるデジタルカメラについて、図１および図２を用いて説明する。
【００２１】
図１は、デジタルカメラの外観模式図で、図１（ａ）は正面図、図１（ｂ）は背面図である。
【００２２】
図１（ａ）において、デジタルカメラ１のボディ１０の正面には、交換レンズ２０が取り付けれられている。ボディ１０の上面には、撮像のための操作部材であるレリーズボタン１０１が設置されており、ボディ１０の内部でレリーズボタン１０１の下部には、レリーズボタン１０１の押し込みの１段目で動作するＡＦスイッチ１０１ａと、レリーズボタンの押し込みの２段目で動作するレリーズスイッチ１０１ｂを構成する２段スイッチが配置されている。また、ボディ１０の上部には、フラッシュ１０２が内蔵され、デジタルカメラ１の動作モードを設定するモード設定ダイアル１１２が配置されている。
【００２３】
図１（ｂ）で、ボディ１０の背面には、デジタルカメラ１の電源をオン／オフするための電源スイッチ１１１、カメラの各種設定条件を変更する変更ダイアル１１３、上下左右と中央の５つのスイッチから成り、デジタルカメラ１の各動作モードでの各種設定を行うためのジョグダイアル１１５、ファインダ接眼レンズ１２１ａ、記録された画像や各種情報等を表示するための画像表示手段１３１が配置されている。
【００２４】
図２は、図１に示したデジタルカメラ１の回路の一例を示すブロック図である。図中、図１と同じ部分には同じ番号を付与した。
【００２５】
デジタルカメラ１の制御を行うカメラ制御手段１５０は、ＣＰＵ（中央処理装置）１５１、ワークメモリ１５２、記憶部１５３、データメモリ１５４等から構成され、記憶部１５３に記憶されているプログラムをワークメモリ１５２に読み出し、当該プログラムに従ってデジタルカメラ１の各部を集中制御する。
【００２６】
また、カメラ制御手段１５０は、電源スイッチ１１１、モード設定ダイアル１１２、変更ダイアル１１３、ジョグダイアル１１５、ＡＦスイッチ１０１ａ、レリーズスイッチ１０１ｂ等からの入力を受信し、光学ファインダ１２１上の測光モジュール１２２と交信することで測光動作を制御し、ＡＦモジュール１４４と交信することでＡＦ動作を制御し、ミラー駆動手段１４３を介してレフレックスミラー１４１及びサブミラー１４２を駆動し、シャッタ駆動手段１４６を介してシャッタ１４５を制御し、フラッシュ１０２を制御し、撮像制御手段１６１と交信することで撮像動作を制御すると共に、撮像された画像や各種情報を画像表示手段１３１に表示し、インファインダ表示手段１３２に各種情報を表示する。
【００２７】
また、カメラ制御手段１５０は、外部インターフェース（Ｉ／Ｆ）１８５を介して、デジタルカメラ１の外部に設けられたパーソナルコンピュータや携帯情報端末と、撮像された画像データやデジタルカメラ１の制御信号等をやり取りする。
【００２８】
さらに、カメラ制御手段１５０は、ボディ１０と交換レンズ２０の間の交信を行う、マウント（ボディ側）１７１上に設けられたＢＬ交信手段（ボディ側）１７２と、マウント（レンズ側）２７１上に設けられたＢＬ交信手段（レンズ側）２７２を介して、交換レンズ２０のレンズインターフェース２５１経由で、レンズ２１１のフォーカスとズームの制御を行うレンズ制御手段２４１、絞り２２１の制御を行う絞り制御手段２２２、交換レンズ２０の固有情報を格納しているレンズ情報記憶手段２３１と交信を行うことで、交換レンズ２０全体を制御する。
【００２９】
交換レンズ２０のレンズ２１１によって図３で後述する撮像素子１６２の撮像面１６２ａ上に結像される画像は、撮像素子１６２で光電変換された後、アンプ１６３で増幅され、アナログ／デジタル（Ａ／Ｄ）変換手段１６４でデジタルデータに変換され、画像処理手段１６５で既定の画像処理を施したデジタル撮像データに変換され、一旦画像メモリ１８１に記録された後、最終的にはメモリカード１８２に記録される。これらの動作は、カメラ制御手段１５０の制御下で、撮像制御手段１６１によって制御される。撮像制御手段１６１、アンプ１６３、Ａ／Ｄ変換器１６４および画像処理部１６５は、撮像回路１６０を構成する。
【００３０】
次に、本発明における撮像素子を構成する各構成要素とその配置の一例を図３に示す。図３は、撮像素子を構成する各構成要素の配置の一例を示す模式図である。図１および図２と同じ部分には同じ番号を付与する。
【００３１】
撮像素子１６２は、交換レンズ２０のレンズ２１１によってその上に画像が結像される撮像面１６２ａを有し、撮像面１６２ａ上に、水平と垂直に配列された複数の画素１６２ｂと、垂直走査回路１６２ｃ、サンプルホールド回路１６２ｄ、出力回路１６２ｅ、水平走査回路１６２ｆ、出力アンプ１６２ｇ、タイミングジェネレータ１６２ｈ等の構成要素を備え、画素１６２ｂの各水平行毎の並びと垂直走査回路１６２ｃとは行選択線１６２ｉで結ばれ、画素１６２ｂの各垂直列毎の並びとサンプルホールド回路１６２ｄとは垂直信号線１６２ｊで結ばれている。
【００３２】
撮像素子１６２の撮像動作は、撮像制御手段１６１からの撮像制御信号１６１ａに従って、タイミングジェネレータ１６２ｈによって制御される。詳細な撮像動作は、図６等で後述するが、概略としては、行選択線１６２ｉで選択された１行分の撮像素子１６２の画素１６２ｂの撮像出力ＶＯＵＴが、垂直信号線１６２ｊに導出され、サンプルホールド回路１６２ｄに入力されて保持され、水平走査回路１６２ｆの動作に従って出力回路１６２ｅにより出力アンプ１６２ｇを介して撮像データ１６２ｋとして順次出力される。同様な動作が水平全行について行われる。出力された撮像データ１６２ｋは、アンプ１６３に入力される。
【００３３】
次に、本発明における撮像素子１６２の画素１６２ｂの第１の実施の形態と、その撮像動作について、図４乃至図８を用いて説明する。
【００３４】
図４は、画素１６２ｂの撮像に関わる主要部の第１の実施の形態を示す模式図で、図４（ａ）は撮像面１６２ａ側から見た状態、図４（ｂ）は図４（ａ）のＡ−Ａ’断面の構造図、図４（ｃ）は図４（ａ）のＡ−Ａ’断面のポテンシャル図である。
【００３５】
図４（ａ）において、本発明における光電変換手段として機能するフォトダイオードＰＤ（以下、ＰＤと言う）に隣接して、第１のポテンシャル障壁ＰＢ１（以下、ＰＢ１と言う）および第２のポテンシャル障壁ＰＢ２（以下、ＰＢ２と言う）が設けられ、ＰＢ１を挟んでＰＤと反対側に本発明における排出手段として機能するオーバーフロードレインＯＦＤ（以下、ＯＦＤと言う）が設けられ、ＰＢ２を挟んでＰＤと反対側に蓄積手段ＣＰ（以下、ＣＰと言う）が設けられている。
【００３６】
図４（ｂ）において、ＰＤおよびＣＰは、例えばＰ型基板（Ｐｓｕｂ）にＮ型不純物を薄く（Ｎ−）イオン注入することにより形成され、さらにその上部にＰ型不純物を濃く（Ｐ＋）イオン注入することで埋め込み型構造が形成されている。ＯＦＤも、Ｐ型基板（Ｐｓｕｂ）にＮ型不純物を濃く（Ｎ＋）イオン注入することにより形成される。ＰＢ１およびＰＢ２は、Ｐ型基板（Ｐｓｕｂ）にＰ型の不純物をイオン注入することで形成される。いずれも、イオン注入後の熱処理により所望の特性が得られるように形成される。また、これらの各部の表面は酸化膜や窒化膜等の絶縁層ＩＮＬによって覆われている。さらに、ＰＤ以外の各部は遮光層ＳＬによって覆われている。
【００３７】
図４（ｃ）は、図７で後述する初期リセット動作直後の各部のポテンシャル示す模式図で、ＰＤおよびＣＰは空乏化されたポテンシャルになっており、ＯＦＤは固定電位（例えば電源電圧ＶＤＤ）に接続されている。本例ではＰＤとＣＰのポテンシャルはほぼ同じとして図示しているが、これは必須条件ではなく、両者に差があってもよい。
【００３８】
ＰＢ１およびＰＢ２のポテンシャルはＰＤ、ＣＰおよびＯＦＤのポテンシャルよりも高く設定されており、さらに、ＰＢ１のポテンシャルはＰＢ２のポテンシャルよりΔＶｐｔだけ低く設定されている。ポテンシャル差は、形成時のイオン注入条件や障壁の幅等によって設定可能であり、例えば、ＰＢ２部分のＰ型不純物濃度をＰＢ１部分の濃度よりも濃くすると、ポテンシャルを高く設定できる。なお、ＰＢ１およびＰＢ２は弱反転状態になっている。
【００３９】
図５は、図４に示した画素１６２ｂの撮像に関わる主要部に光が入射した時の光電変換と光電荷蓄積の状態を示す模式的なポテンシャル図である。ＰＢ１のポテンシャルをＶg1、ＰＢ２のポテンシャルをＶg2とすると、図５（ａ）において、光（ｈν）が入射すると、ＰＤにおいて光電変換が行われて入射光量に応じた光電荷Ｑｐｄが発生し、ＰＤに蓄積される。図４（ｂ）に示したように、ＰＤ以外の部分は遮光層ＳＬにより遮光されている。以下の図では、遮光層ＳＬの図示は省略する。
【００４０】
図５（ｂ）において、発生した光電荷Ｑｐｄは、ＰＤの蓄積限界量ＱｐｄｍａｘまでＰＤに蓄積され、図５（ｃ）において、発生した光電荷ＱｐｄがＰＤの蓄積限界量Ｑｐｄｍａｘを超えると、ＰＤ外にあふれ出す状態になり、一部はＯＦＤに排出され一部はＣＰに光電荷Ｑｃｐとして蓄積される。この時、ポテンシャル障壁には電流が流れるが、この電流値Ｉはポテンシャル障壁が弱反転状態にある時、次の式に従う。
【００４１】
【数１】
0004802688.tif 000002
【００４２】
ただし、Ｉ0、αは定数、Ｖgはポテンシャル障壁のポテンシャル、ＶsはＰＤの電位、ｑ、ｋ、Ｔはそれぞれ電子の素電荷、ボルツマン定数、絶対温度である。
【００４３】
本実施の形態のようにポテンシャル障壁が２つある場合、光電流をＩｐｄ、ＰＢ１を流れる電流をＩ1、ＰＢ２を流れる電流をＩ2とすると、
【００４４】
【数２】
0004802688.tif 000003
【００４５】
である。ここに、Ｉｐｄ＝Ｉ1＋Ｉ2である。
【００４６】
従って、ＰＢ１とＰＢ２を流れる電流の比ｒは、ＰＢ１とＰＢ２のポテンシャルの差をΔＶｐｔ（＝Ｖg1−Ｖg2）とすると、
【００４７】
【数３】
0004802688.tif 000004
【００４８】
となり、ポテンシャル障壁のポテンシャル差ΔＶｐｔによってＰＢ１とＰＢ２を流れる電流の比ｒを制御できることが分かる。
【００４９】
例えば、ｒ＝９とすれば、ＰＤからあふれ出した光電流のうち１／１０がＰＢ２を通ってＣＰに蓄積されることになり、例えばＣＰの容量ＣｃｐがＰＤの容量Ｃｐｄと同じであっても、１０倍の光入力に対応した光電荷を蓄積できるようになるので、ＣＰの容量（＝ＣＰの表面積）を大きくしなくてもダイナミックレンジ拡大が実現できる。ポテンシャル差ΔＶｐｔとＰＢ１とＰＢ２を流れる電流の比ｒの関係は、常温（２５℃）で、ΔＶｐｔ＝約６０ｍＶでｒ＝１０、ΔＶｐｔ＝約１２０ｍＶでｒ＝１００である。
【００５０】
次に、図４で示した画素１６２ｂの撮像に関わる主要部の第１の実施の形態の撮像動作を、図６乃至図８を用いて説明する。図６は、図４（ａ）に示した画素１６２ｂの撮像に関わる主要部に、撮像出力読み出し回路を接続した画素１６２ｂの回路図である。
【００５１】
図６において、画素１６２ｂの主要部は、図４で示したＰＤ，ＯＦＤ、ＣＰ、ＰＢ１およびＰＢ２と、５個のＮチャンネルＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ：以下、トランジスタという）から構成されている。ＶＤＤは電源電圧、ＲＳＢはリセット電位であり、ＳＸ（１６２ｉ）、ＲＸ、ＳＥＬ１、ＳＥＬ２は制御信号である。
【００５２】
トランジスタＱｓ１は、ゲートに接続された出力信号ＳＥＬ１によって制御され、ＰＤで光電変換され蓄積された光電荷ＱｐｄをトランジスタＱｂのゲートの寄生容量に完全転送するスイッチであり、トランジスタＱｓ２は、同じくゲートに接続された出力信号ＳＥＬ２によって制御され、ＣＰに蓄積された光電荷ＱｃｐをトランジスタＱｂのゲートの寄生容量に完全転送するスイッチである。
【００５３】
トランジスタＱｂは、ドレインが電源電圧ＶＤＤに、ソースがトランジスタＱｓｅｌのドレインに接続されており、ゲートに入力される電位に対する電流増幅を行うことで、出力インピーダンスを下げるソースフォロワ増幅回路を構成する。
【００５４】
トランジスタＱｓｅｌは、信号読み出しトランジスタであり、ゲートは行選択線１６２ｉに接続されており、垂直走査回路１６２ｃによって印加される読み出し信号ＳＸに応じてオン、オフされるスイッチとして動作し、ソースは垂直信号線１６２ｊに接続されており、トランジスタＱｓｅｌがオンされると、ドレインに接続されたトランジスタＱｂで低インピーダンス化されたＰＤあるいはＣＰの出力が撮像出力ＶＯＵＴ（図７で後述するＰＤ撮像出力ＶｐｄおよびＣＰ撮像出力Ｖｃｐ）として垂直信号線１６２ｊへ導出される。
【００５５】
トランジスタＱｒ１はリセットトランジスタであり、ゲートに接続されたリセット信号ＲＸによって制御され、トランジスタＱｂのゲートをリセット電位ＲＳＢにリセット（初期化）する。
【００５６】
図７は、図６に示した画素１６２ｂの撮像動作の流れを示すタイミングチャートである。本発明においては、撮像素子１６２の露光量制御はシャッタで行われる。
【００５７】
図７において、タイミングＴ１（初期リセット動作）で、撮像素子１６２への露光を制御するシャッタが閉じられた状態で、リセット信号ＲＸ、出力信号ＳＥＬ１およびＳＥＬ２が高電位（Ｈ）に設定されることで、ＰＤおよびＣＰの残存電荷がトランジスタＱｂのゲートの寄生容量に完全転送されてＰＤおよびＣＰがリセットされるとともに、トランジスタＱｂのゲートがリセット電位ＲＳＢにリセットされる。この時、ＰＤおよびＣＰは、残存電荷が完全転送されて空乏化されるのでリセットノイズは発生しない。
【００５８】
タイミングＴ２（撮像動作）で、シャッタが開口されて撮像素子１６２に光が入射して撮像が行われる。この動作は、図５に示した動作と同じである。タイミングＴ２の終わりでシャッタが閉じられ、撮像動作が終了される。この時、ＰＤには光電荷Ｑｐｄが蓄積され、ＣＰには、図５（ｃ）に示したようにＰＤからあふれ出た光電荷があった場合には、光電荷Ｑｃｐが蓄積されている。
【００５９】
タイミングＴ３（ＰＤ信号読み出し動作）で、読み出し信号ＳＸと出力信号ＳＥＬ１が高電位（Ｈ）にされることで、ＰＤに蓄積された光電荷ＱｐｄがトランジスタＱｂのゲートの寄生容量に完全転送されてゲート電位ＶＧに変換され、トランジスタＱｂでインピーダンス変換され、トランジスタＱｓｅｌによって画素１６２ｂのＰＤ撮像出力Ｖｐｄとして垂直信号線１６２ｊに導出される。
【００６０】
タイミングＴ４（Ｑｂリセット動作）で、リセット信号ＲＸが高電位（Ｈ）にされることでトランジスタＱｂのゲートがリセット電位ＲＳＢにリセットされる。
【００６１】
タイミングＴ５（ＣＰ信号読み出し動作）で、読み出し信号ＳＸと出力信号ＳＥＬ２が高電位（Ｈ）にされることで、ＣＰに蓄積された光電荷ＱｃｐがトランジスタＱｂのゲートの寄生容量に完全転送されてゲート電位ＶＧに変換され、トランジスタＱｂでインピーダンス変換され、トランジスタＱｓｅｌによって画素１６２ｂのＣＰ撮像出力Ｖｃｐとして垂直信号線１６２ｊに導出される。
【００６２】
ＰＤ撮像出力ＶｐｄとＣＰ撮像出力Ｖｃｐは、サンプルホールド回路１６２ｄに一旦保持された後に加算され、水平走査回路１６２ｆの動作に合わせて出力回路により出力アンプ１６２ｇを介して撮像データ１６２ｋとして出力される。これを図８に示す。図８は、図６に示した撮像素子１６２の光電変換特性を示すグラフの模式図で、横軸に撮像素子１６２への入射光量を、縦軸に撮像データ１６２ｋをとってある。
【００６３】
図８において、入射光量の少ない側の線形特性がＰＤによる光電荷の蓄積による光電変換特性（以下、ＰＤ特性と言う）、入射光量の多い側の線形特性がＣＰによる光電荷の蓄積による光電変換特性（以下、ＣＰ特性と言う）で、ＰＤの飽和出力までは傾きの大きいＰＤ特性（傾きをＡとする）、それ以上の光量では傾きの小さいＣＰ特性（図８には、前述したＰＢ１とＰＢ２を流れる電流の比ｒ＝９の場合（すなわち傾きＡ／１０の場合）を図示した）で、ＰＤ特性からＣＰ特性に不連続に切り替わる点（以下、変曲点と言う）を持つ。
【００６４】
ＣＰ特性を持たない一般的な撮像素子の光電変換特性は、ＰＤ特性が撮像データ１６２ｋの最大出力まで伸びた特性（図８の破線で示した特性）で、この場合の撮像ダイナミックレンジはダイナミックレンジ１となる。これに対して、本発明の撮像素子では撮像ダイナミックレンジはダイナミックレンジ２となり、広ダイナミックレンジ化が達成できていることが分かる。
【００６５】
以上に述べたような構成とすることによって、ＰＤの飽和電荷以上の電荷を、ＣＰに蓄積して信号電荷として利用することができるので、撮像素子の撮像ダイナミックレンジを拡大することができる。
【００６６】
なお、上述した５つのトランジスタはＮチャンネルＭＯＳＦＥＴとして説明したが、ＰチャンネルＭＯＳＦＥＴで回路を構成することも、もちろん可能である。
【００６７】
次に、本発明における撮像素子１６２の画素１６２ｂの第２の実施の形態と、その撮像動作について、図９乃至図１６を用いて説明する。
【００６８】
図９は、本発明における撮像素子１６２の画素１６２ｂの第２の実施の形態を示す模式図で、図９（ａ）は、図４（ａ）に示した画素１６２ｂの撮像に関わる主要部に、電荷検出手段ＣＤ（以下、ＣＤと言う）と、ＰＤに蓄積された光電荷ＱｐｄをＣＤに完全転送する第１の転送ゲートＴＧ１（以下、ＴＧ１と言う）と、ＣＰに蓄積された光電荷ＱｃｐをＣＤに完全転送する第２の転送ゲートＴＧ２（以下、ＴＧ２と言う）とが追加され、撮像出力読み出し回路が接続された回路図であり、図９（ｂ）は、図９（ａ）のＢ−Ｂ’断面の構造図である。図９（ａ）のＡ−Ａ’断面は図４（ｂ）と同じであるので省略する。
【００６９】
図９（ａ）において、ＴＧ１はＰＤに隣接して設けられ、ＴＧ２はＣＰに隣接して設けられ、ＣＤはＴＧ１およびＴＧ２を挟んでＰＤおよびＣＰと反対側に配置されている。ＴＧ１は転送信号ＴＸ１により制御され、ＴＧ２は転送信号ＴＸ２により制御される。トランジスタＱｂのゲートはＣＤに接続されている。トランジスタＱｂのその他の構成および機能、並びにトランジスタＱｓｅｌ、Ｑｒ１の構成および機能は図６と同じである。
【００７０】
図９（ｂ）において、ＰＤ、ＣＰおよびＯＦＤは、図４と同じ方法により形成される。ＣＤは、ＯＦＤと同様にＰ型基板（Ｐｓｕｂ）にＮ型不純物を濃く（Ｎ＋）イオン注入することにより形成され、ＴＧ１およびＴＧ２も、ＰＢ１およびＰＢ２と同様にＰ型基板（Ｐｓｕｂ）にＰ型の不純物をイオン注入することで基板内に不純物濃度分布を形成した後、絶縁層ＩＮＬ上にポリシリコン等の導電体を積層してゲート電極ＥＬとすることで形成される。
【００７１】
いずれも、イオン注入後の熱処理により所望の特性が得られるように形成される。これらの各部の表面は酸化膜や窒化膜等の絶縁層ＩＮＬによって覆われている。さらに、ＰＤ以外の各部は遮光層ＳＬによって覆われている。
【００７２】
図１０は、図９（ａ）に示した画素回路の駆動方法を示すタイミングチャートで、図１０（ａ）はＰＤに蓄積された光電荷とＣＰに蓄積された光電荷をＣＤで混合して読み出す方法のタイミングチャートであり、図１０（ｂ）はＰＤに蓄積された光電荷とＣＰに蓄積された光電荷を個別に読み出す方法のタイミングチャートである。図１０（ａ）の方法であれば、信号読み出しに関わるタイミング信号が簡略化されるために読み出し時間が短縮され、リセットノイズ除去のための回路も簡略化できる。図１０（ｂ）の方法であれば、ＣＤの容量をより小さくでき、画素の小型化に寄与できる。
【００７３】
図１０（ａ）において、タイミングＴ１（初期リセット動作）で、撮像素子１６２への露光を制御するシャッタが閉じられた状態で、リセット信号ＲＸ、転送信号ＴＸ１およびＴＸ２が高電位（Ｈ）に設定されることで、ＰＤおよびＣＰの残存電荷がＴＧ１およびＴＧ２を介してＣＤに完全転送され、トランジスタＱｒ１がオンすることでトランジスタＱｂのゲートとＣＤがリセット電位ＲＳＢにリセットされる。この時、ＰＤおよびＣＰは、残存電荷が完全転送されて空乏化されるのでリセットノイズは発生しないが、ＣＤにはリセットノイズによる電荷Ｑｎ１が発生する。タイミングＴ１直後の各部のポテンシャルの状態を、図１１に示す。
【００７４】
タイミングＴ２（撮像動作）で、シャッタが開口されて撮像素子１６２に光が入射して撮像が行われる。この動作は、図５のポテンシャル図に示した動作と同じである。タイミングＴ２の終わりでシャッタが閉じられ、撮像動作が終了される。この時、ＰＤには光電荷Ｑｐｄが蓄積され、ＣＰには、図５（ｃ）に示したようにＰＤからあふれ出た光電荷があった場合には、光電荷Ｑｃｐが蓄積されている。
【００７５】
タイミングＴ３（ノイズ読み出し動作）で、読み出し信号ＳＸが高電位（Ｈ）にされることで、リセットノイズによる電荷Ｑｎ１が蓄積された状態でのＣＤの電位Ｖｎ１が、トランジスタＱｂでインピーダンス変換され、トランジスタＱｓｅｌによって画素１６２ｂのリセットノイズ出力Ｖｎ１として垂直信号線１６２ｊに導出される。タイミングＴ３のＡ−Ａ’断面およびＢ−Ｂ’断面での各部のポテンシャルの状態を、図１２に示す。
【００７６】
タイミングＴ４（混合信号読み出し動作）で、転送信号ＴＸ１およびＴＸ２が高電位（Ｈ）にされることで、ＰＤに蓄積された光電荷ＱｐｄおよびＣＰに蓄積された光電荷ＱｃｐがＣＤに完全転送されて混合され、リセットノイズによる電荷Ｑｎ１に重畳される。同時に読み出し信号ＳＸが高電位（Ｈ）にされることで、混合された光電荷Ｑｍｉｘ（＝Ｑｐｄ＋Ｑｃｐ）とリセットノイズによる電荷Ｑｎ１が蓄積された状態でのＣＤの電位Ｖｍｉｘが、トランジスタＱｂでインピーダンス変換され、トランジスタＱｓｅｌによって画素１６２ｂの混合信号出力Ｖｍｉｘとして垂直信号線１６２ｊに導出される。タイミングＴ４のＢ−Ｂ’断面での各部のポテンシャルの状態を、図１３に示す。
【００７７】
垂直信号線１６２ｊに導出されたリセットノイズ出力Ｖｎ１と混合信号出力Ｖｍｉｘは、サンプルホールド回路１６２ｄに設けられた記憶手段に記憶されて差分がとられる（所謂相関二重サンプリング動作）ことで、リセットノイズが完全に除去された撮像データ１６２ｋ（図３）として出力される。
【００７８】
図１０（ｂ）において、タイミングＴ１からタイミングＴ３までは上述した図１０（ａ）の動作と同じであるので、説明は省略する。
【００７９】
タイミングＴ５（ＰＤ信号読み出し動作）で、転送信号ＴＸ１が高電位（Ｈ）にされることで、ＰＤに蓄積された光電荷ＱｐｄがＣＤに完全転送され、リセットノイズによる電荷Ｑｎ１に重畳される。同時に読み出し信号ＳＸが高電位（Ｈ）にされることで、光電荷Ｑｐｄとリセットノイズによる電荷Ｑｎ１が重畳された状態でのＣＤの電位Ｖｓ１が、トランジスタＱｂでインピーダンス変換され、トランジスタＱｓｅｌによって画素１６２ｂのＰＤ信号出力Ｖｓ１として垂直信号線１６２ｊに導出される。タイミングＴ５のＢ−Ｂ’断面での各部のポテンシャルの状態を、図１４に示す。
【００８０】
垂直信号線１６２ｊに導出されたリセットノイズ出力Ｖｎ１とＰＤ信号出力Ｖｓ１は、サンプルホールド回路１６２ｄに設けられた記憶手段に記憶されて差分がとられる（所謂相関二重サンプリング動作）ことで、リセットノイズが完全に除去されたＰＤ撮像データＶｐｄとして出力される。
【００８１】
タイミングＴ６（ＣＤリセット）で、リセット信号ＲＸが高電位（Ｈ）にされることでトランジスタＱｒ１がオンされ、トランジスタＱｂのゲートとＣＤがリセット電位ＲＳＢにリセットされる。この時、ＣＤにはリセットノイズによる電荷Ｑｎ２が発生する。
【００８２】
タイミングＴ７（ノイズ読み出し動作）で、読み出し信号ＳＸが高電位（Ｈ）にされることで、リセットノイズによる電荷Ｑｎ２が蓄積された状態でのＣＤの電位Ｖｎ２が、トランジスタＱｂでインピーダンス変換され、トランジスタＱｓｅｌによって画素１６２ｂのリセットノイズ出力Ｖｎ２として垂直信号線１６２ｊに導出される。タイミングＴ６直後およびタイミングＴ７のＢ−Ｂ’断面での各部のポテンシャルの状態を、図１５に示す。
【００８３】
タイミングＴ８（ＣＰ信号読み出し動作）で、転送信号ＴＸ２が高電位（Ｈ）にされることで、ＣＰに蓄積された光電荷ＱｃｐがＣＤに完全転送され、リセットノイズによる電荷Ｑｎ２に重畳される。同時に読み出し信号ＳＸが高電位（Ｈ）にされることで、光電荷Ｑｃｐとリセットノイズによる電荷Ｑｎ２が重畳された状態でのＣＤの電位Ｖｓ２が、トランジスタＱｂでインピーダンス変換され、トランジスタＱｓｅｌによって画素１６２ｂのＣＰ信号出力Ｖｓ２として垂直信号線１６２ｊに導出される。タイミングＴ８のＢ−Ｂ’断面での各部のポテンシャルの状態を、図１６に示す。
【００８４】
垂直信号線１６２ｊに導出されたリセットノイズ出力Ｖｎ２とＣＰ信号出力Ｖｓ２は、サンプルホールド回路１６２ｄに設けられた記憶手段に記憶されて差分がとられる（所謂ＣＤＳ（相関二重サンプリング）動作）ことで、リセットノイズが完全に除去されたＣＰ撮像データＶｃｐとして出力され、ＰＤ撮像データＶｐｄと加算されることで、リセットノイズが完全に除去された撮像データ１６２ｋとなる。
【００８５】
図１１は、図９に示した画素１６２ｂの第２の実施の形態の、図１０のタイミングＴ１（初期リセット動作）直後のポテンシャル図で、図１１（ａ）は図９（ａ）のＡ−Ａ’断面での、図１１（ｂ）はＢ−Ｂ’断面でのポテンシャル図である。
【００８６】
図１１（ａ）は基本的に図４（ｃ）と同じであるが、ＰＤとＣＰの空乏化時のポテンシャルにはΔＶｐｔ２だけ差がある状態を例示している。
【００８７】
図１１（ｂ）において、ＰＤおよびＣＰのポテンシャルは図１１（ａ）と同じ空乏化時のポテンシャルである。ＣＤは、タイミングＴ１によりリセット電位ＲＳＢに設定され、かつ、リセット動作に起因するリセットノイズによる電荷Ｑｎ１が蓄積されている。タイミングＴ１の最後で転送信号ＴＸ１およびＴＸ２が低電位（Ｌ）に設定されているため、ＴＧ１およびＴＧ２は高いポテンシャルとなり、転送ゲートが閉じられた状態となっている。
【００８８】
タイミングＴ２（撮像動作）時のＡ−Ａ’断面のポテンシャルは、図５に示したものと同じであるので省略する。
【００８９】
図１２は、図１０（ａ）のタイミングＴ３（ノイズ読み出し動作）時のポテンシャル図で、図１２（ａ）は図９（ａ）Ａ−Ａ’断面での、図１２（ｂ）はＢ−Ｂ’断面での各部のポテンシャル図である。図１２（ａ）は基本的に図５（ｃ）と同じで、ＰＤとＣＰに光電荷が蓄積されている。
【００９０】
図１２（ｂ）で、ＰＤとＣＰには光電荷が蓄積されており、ＣＤにはリセットノイズによる電荷Ｑｎ１が蓄積されている。ＣＤの容量をＣｃｄとすると、リセットノイズによる電荷Ｑｎ１が蓄積された状態でのＣＤの電位Ｖｎ１は、
Ｖｎ１＝Ｑｎ１／Ｃｃｄ
で表される。
【００９１】
図１３は、図１０（ａ）のタイミングＴ４（混合信号読み出し動作）時のＢ−Ｂ’断面での各部のポテンシャル図である。転送信号ＴＸ１およびＴＸ２が高電位（Ｈ）に設定されてＴＧ１およびＴＧ２が開かれ、ＰＤとＣＰに蓄積された光電荷がＣＤに完全転送されて混合され（混合電荷Ｑｍｉｘ＝Ｑｐｄ＋Ｑｃｐ）リセットノイズによる電荷Ｑｎ１に重畳されている。この時のＣＤの電位Ｖｍｉｘは、
Ｖｍｉｘ＝（Ｑｍｉｘ＋Ｑｎ１）／Ｃｃｄ
＝（Ｑｐｄ＋Ｑｃｐ＋Ｑｎ１）／Ｃｃｄ
で表される。
【００９２】
従って、撮像データ１６２ｋは、
撮像データ１６２ｋ＝Ｖｍｉｘ−Ｖｎ１
＝（（Ｑｐｄ＋Ｑｃｐ＋Ｑｎ１）／Ｃｃｄ）−（Ｑｎ１／Ｃｃｄ）
＝（Ｑｐｄ＋Ｑｃｐ）／Ｃｃｄ
となって、リセットノイズが完全に除去されて光電荷（ＱｐｄとＱｃｐ）だけからなる撮像データが得られる。更に、ＣＰに蓄積された光電荷ＱｃｐはＰＤから溢れた光電荷をポテンシャル障壁のポテンシャル差を用いて分流された光電荷であるため、単にＰＤの飽和電荷以上の光電荷を蓄積するのではなく、分流して縮小した電荷を蓄積することで撮像ダイナミックレンジを非常に大きく拡大することができる。
【００９３】
図１４は、図１０（ｂ）のタイミングＴ５（ＰＤ信号読み出し動作）時のＢ−Ｂ’断面での各部のポテンシャル図である。転送信号ＴＸ１が高電位（Ｈ）に設定されてＴＧ１が開かれ、ＰＤに蓄積された光電荷がＣＤに完全転送され、リセットノイズによる電荷Ｑｎ１に重畳されている。この時のＣＤの電位Ｖｓ１は、
Ｖｓ１＝（Ｑｐｄ＋Ｑｎ１）／Ｃｃｄ
で表される。
【００９４】
従って、ＰＤ撮像データＶｐｄは、
Ｖｐｄ＝Ｖｓ１−Ｖｎ１
＝Ｑｐｄ／Ｃｃｄ
となって、リセットノイズが完全に除去されて光電荷Ｑｐｄだけからなる撮像データが得られる。
【００９５】
図１５は、図１０（ｂ）のタイミングＴ６（ＣＤリセット動作）直後およびタイミングＴ７（ノイズ読み出し動作）時のＢ−Ｂ’断面での各部のポテンシャル図である。ＣＤには、タイミングＴ６のリセット動作に起因するリセットノイズによる電荷Ｑｎ２が蓄積されており、リセットノイズによる電荷Ｑｎ２が蓄積された状態でのＣＤの電位Ｖｎ２は、
Ｖｎ２＝Ｑｎ２／Ｃｃｄ
で表される。
【００９６】
図１６は、図１０（ｂ）のタイミングＴ８（ＣＰ信号読み出し動作）時のＢ−Ｂ’断面での各部のポテンシャル図である。転送信号ＴＸ２が高電位（Ｈ）に設定されてＴＧ２が開かれ、ＣＰに蓄積された光電荷がＣＤに完全転送され、リセットノイズによる電荷Ｑｎ２に重畳されている。この時のＣＤの電位Ｖｓ２は、
Ｖｓ２＝（Ｑｃｐ＋Ｑｎ２）／Ｃｃｄ
で表される。
【００９７】
従って、ＣＰ撮像データＶｃｐは、
Ｖｃｐ＝Ｖｓ２−Ｖｎ２
＝Ｑｃｐ／Ｃｃｄ
となって、リセットノイズが完全に除去されて光電荷Ｑｃｐだけからなる撮像データが得られる。
【００９８】
よって、撮像データ１６２ｋは、
撮像データ１６２ｋ＝Ｖｐｄ＋Ｖｃｐ
＝（Ｑｐｄ＋Ｑｃｐ）／Ｃｃｄ
となって、リセットノイズが完全に除去された撮像データ１６２ｋとなる。更に、ＣＰに蓄積された光電荷ＱｃｐはＰＤから溢れた光電荷をポテンシャル障壁のポテンシャル差を用いて分流された光電荷であるため、単にＰＤの飽和電荷以上の光電荷を蓄積するのではなく、分流して縮小した電荷を蓄積することで撮像ダイナミックレンジを非常に大きく拡大することができる。
【００９９】
次に、本発明における撮像素子１６２の画素１６２ｂの第３の実施の形態について、図１７を用いて説明する。
【０１００】
図１７は、本発明における撮像素子１６２の画素１６２ｂの第３の実施の形態を示す模式図で、図９（ａ）のＴＧ１とＴＧ２を一体化して転送ゲートＴＧとし、転送信号ＴＸ１とＴＸ２を一体化して転送信号ＴＸとしたものである。動作も、図１０（ａ）に示したと同じ動作で、ＰＤに蓄積された光電荷ＱｐｄおよびＣＰに蓄積された光電荷Ｑｃｐが同時にＣＤに完全転送されて混合され、混合信号出力Ｖｍｉｘとして出力される。本第３の実施の形態によれば、画素への配線数を少なくすることができるので、画素の小型化に寄与でき、あるいは微細配線数を減らすことで製造歩留まりの向上に寄与できる。
【０１０１】
次に、本発明における撮像素子１６２の画素１６２ｂの第４の実施の形態について、図１８および図１９を用いて説明する。
【０１０２】
図１８は、本発明における撮像素子１６２の画素１６２ｂの第４の実施の形態を示す模式図で、図９（ａ）の第２のポテンシャル障壁ＰＢ２の部分に電極ＥＬ２を設けたものである。図１８（ａ）に回路模式図を、図１８（ｂ）に図１８（ａ）のＡ−Ａ’断面の断面図を示す。図９（ａ）および図４（ｂ）に示したものに対して、ＰＢ２上の電極ＥＬ２が追加され、電極ＥＬ２は制御電位Ｖｐｂ２に接続されている。
【０１０３】
図１９（ａ）に図１８（ａ）のＡ−Ａ’断面のポテンシャル図を示す。基本的には図４（ｃ）に示したポテンシャル図と同じであるが、制御電位Ｖｐｂ２を変化させることでＰＢ２のポテンシャルが可変に制御でき、ＰＢ１とＰＢ２とのポテンシャル差ΔＶｐｔを可変に制御することが可能である。これによって、ＰＤの光電荷があふれ出すときのＰＢ１を流れる電流とＰＢ２を流れる電流の比、すなわち分流比を可変に制御することが可能となる。
【０１０４】
図１９（ｂ）に、本第４の実施の形態における光電変換特性を示す。上述したように、ＰＢ１とＰＢ２の分流比を可変に制御可能であるので、光電変換特性のＣＰ特性の傾きを可変に制御でき、撮像ダイナミックレンジを可変に制御することが可能となる。
【０１０５】
次に、本発明における撮像素子１６２の画素１６２ｂの第５の実施の形態について、図２０および図２１を用いて説明する。
【０１０６】
図２０は、本発明における撮像素子１６２の画素１６２ｂの第５の実施の形態を示す模式図で、図１８（ａ）の第１のポテンシャル障壁ＰＢ１の部分にも電極ＥＬ１を設けたものである。図２０（ａ）に回路模式図を、図２０（ｂ）に図２０（ａ）のＡ−Ａ’断面の断面図を示す。図１８（ａ）および（ｂ）に示したものに対して、ＰＢ１上の電極ＥＬ１が追加され、電極ＥＬ１は制御電位Ｖｐｂ１に接続されている。
【０１０７】
図２１（ａ）に図２０（ａ）のＡ−Ａ’断面のポテンシャル図を示す。基本的には図１９（ａ）に示したポテンシャル図と同じであるが、制御電位Ｖｐｂ１を変化させることで、ＰＢ１のポテンシャルも可変に制御できる。これによって、ＰＤの蓄積限界量Ｑｐｄｍａｘ、すなわち光電変換特性におけるＰＤ飽和出力も可変に制御できる。よって、ＰＢ１とＰＢ２のポテンシャルをそれぞれ個別にあるいは両者を連動させて可変に制御することで、光電変換特性をダイナミックに可変に制御することが可能になる。
【０１０８】
図２１（ｂ）に、本第５の実施の形態における光電変換特性を示す。上述したように、ＰＤ飽和出力を可変に制御可能であるので、ＰＤ飽和出力を制御することで変曲点をＰＤ特性の直線上の任意の位置に設定可能であり、ＰＤ特性とＣＰ特性の範囲すなわち撮像特性を自在に設定可能である。かつ、ＣＰ特性の傾きも可変に制御できるため、撮像特性と撮像ダイナミックレンジの両方を可変に制御することが可能となる。
【０１０９】
次に、本発明における撮像素子１６２の画素１６２ｂの第６の実施の形態について、図２２および図２３を用いて説明する。
【０１１０】
図２２は、本発明における撮像素子１６２の画素１６２ｂの第６の実施の形態を示す模式回路図で、図２０（ａ）に示した回路模式図において、第１の転送ゲートＴＧ１がポテンシャル障壁ＰＢ１を兼ねており、電荷検出手段ＣＤがオーバーフロードレインＯＦＤを兼ねている構成である。ＰＢ１兼ＴＧ１は、転送信号ＴＸ１に接続されている。
【０１１１】
図２３に、図２２に示した画素回路の駆動方法を示す。図２３は、図２２に示した画素回路の駆動方法を示すタイミングチャートで、図２３（ａ）は、図１０（ａ）と同様に、ＰＤに蓄積された光電荷とＣＰに蓄積された光電荷をＣＤで混合して読み出す方法のタイミングチャートであり、図２３（ｂ）は、図１０（ｂ）と同様に、ＰＤに蓄積された光電荷とＣＰに蓄積された光電荷を個別に読み出す方法のタイミングチャートである。
【０１１２】
図２３（ａ）、（ｂ）が図１０（ａ）、（ｂ）と異なるところは、タイミングＴ１の最初からタイミングＴ２でシャッタが閉じられるまでリセット信号ＲＸが高電位（Ｈ）のまま保持されることと、タイミングＴ１の終わりからタイミングＴ２でシャッタが閉じられるまで転送信号ＴＸ１が中間電位（Ｍ）にされることである。転送信号ＴＸ１の中間電位（Ｍ）とは、ＴＧ１がポテンシャル障壁ＰＢ１として機能するようなポテンシャルになるようなＴＧ１のゲート電位のことである。
【０１１３】
このようにすることで、タイミングＴ２でシャッタが開口されている間、ＴＧ１はポテンシャル障壁ＰＢ１として動作し、タイミングＴ２の最後でシャッタが閉じられた後は、低電位（Ｌ）にされることで、ＰＢ１のポテンシャルが最大となり、かつＴＧ１が閉じられた状態となる。次に、タイミングＴ４乃あるいはタイミングＴ５で転送信号ＴＸ１が高電位（Ｈ）にされることでＴＧ１が転送ゲートとして機能し、ＰＤに蓄積された光電荷がＣＤに完全転送される。上記以外の動作は、図１０と同じであるので、説明は省略する。本第６の実施の形態によれば、ＯＦＤ、ＰＢ１およびこれらと回路各部との配線が不要となり、画素の小型化に大きく寄与できる。
【０１１４】
以上に述べたように、本発明によれば、撮像素子の画素を構成する光電変換手段の飽和電荷以上の電荷の一部を第２のポテンシャル障壁を介して蓄積手段に蓄積し、残りを第１のポテンシャル障壁を介して排出手段に排出することで、光電変換手段の飽和電荷以上の電荷を信号電荷として利用することができ、蓄積手段を大きくすることなく真の意味でダイナミックレンジを拡大することができ、かつ、リセットノイズを完全に除去できるために高画質化に寄与することのできる撮像素子および該撮像素子を備えた撮像装置を提供することができる。
【０１１５】
尚、本発明に係る撮像素子および該撮像素子を搭載した撮像装置を構成する各構成の細部構成および細部動作に関しては、本発明の趣旨を逸脱することのない範囲で適宜変更可能である。
【図面の簡単な説明】
【０１１６】
【図１】本発明に係る撮像装置の一例であるデジタルカメラの外観模式図である。
【図２】図１に示したデジタルカメラの回路の一例を示すブロック図である。
【図３】撮像素子を構成する各構成要素の配置の一例を示す模式図である。
【図４】画素の撮像に関わる主要部の第１の実施の形態を示す模式図である。
【図５】図４に示した画素の撮像に関わる主要部に光が入射した時の模式的なポテンシャル図である。
【図６】画素の第１の実施の形態を示す回路模式図である。
【図７】図６に示した画素の撮像動作の流れを示すタイミングチャートである。
【図８】図６に示した撮像素子の光電変換特性を示すグラフの模式図である。
【図９】画素の第２の実施の形態を示す模式図である。
【図１０】画素の第２の実施の形態の駆動方法を示すタイミングチャートである。
【図１１】図１０のタイミングＴ１直後のポテンシャル図である。
【図１２】図１０のタイミングＴ３時のポテンシャル図である。
【図１３】図１０のタイミングＴ４時のポテンシャル図である。
【図１４】図１０のタイミングＴ５時のポテンシャル図である。
【図１５】図１０のタイミングＴ６直後およびタイミングＴ７時のポテンシャル図である。
【図１６】図１０のタイミングＴ８時のポテンシャル図である。
【図１７】画素の第３の実施の形態を示す模式図である。
【図１８】画素の第４の実施の形態を示す模式図である。
【図１９】画素の第４の実施の形態におけるポテンシャル図と光電変換特性を示すグラフの模式図である。
【図２０】画素の第５の実施の形態を示す模式図である。
【図２１】画素の第５の実施の形態におけるポテンシャル図と光電変換特性を示すグラフの模式図である。
【図２２】画素の第６の実施の形態を示す模式図である。
【図２３】画素の第６の実施の形態の駆動方法を示すタイミングチャートである。
【符号の説明】
【０１１７】
１  デジタルカメラ
１０  ボディ
１０１  レリーズボタン
１０１ａ  ＡＦスイッチ
１０１ｂ  レリーズスイッチ
１１１  電源スイッチ
１１２  モード設定ダイアル
１１３  変更ダイアル
１１５  ジョグダイアル
１２１  ファインダ
１２２  測光モジュール
１３１  画像表示手段
１４４  ＡＦモジュール
１４５  シャッタ
１５０  カメラ制御手段
１５１  ＣＰＵ（中央処理装置）
１５２  ワークメモリ
１５３  記憶部
１６０  撮像回路
１６１  撮像制御手段
１６２  撮像素子
１６２ｂ  画素
１６２ｋ  撮像データ
１６３  アンプ
１６４  アナログ／デジタル（Ａ／Ｄ）変換手段
１６５  画像処理手段
１８１  画像メモリ
１８２  メモリカード
２０  交換レンズ
２１１  レンズ
２２１  絞り
ＰＤ  フォトダイオード（光電変換手段）
ＯＦＤ  オーバーフロードレイン（排出手段）
ＣＰ  蓄積手段
ＰＢ１  第１のポテンシャル障壁
ＰＢ２  第２のポテンシャル障壁
ＴＧ１  第１の転送ゲート
ＴＧ２  第２の転送ゲート
ＣＤ  電荷検出手段
【図１】
0004802688.tif 000005
【図２】
0004802688.tif 000006
【図３】
0004802688.tif 000007
【図４】
0004802688.tif 000008
【図５】
0004802688.tif 000009
【図６】
0004802688.tif 000010
【図７】
0004802688.tif 000011
【図８】
0004802688.tif 000012
【図９】
0004802688.tif 000013
【図１０】
0004802688.tif 000014
【図１１】
0004802688.tif 000015
【図１２】
0004802688.tif 000016
【図１３】
0004802688.tif 000017
【図１４】
0004802688.tif 000018
【図１５】
0004802688.tif 000019
【図１６】
0004802688.tif 000020
【図１７】
0004802688.tif 000021
【図１８】
0004802688.tif 000022
【図１９】
0004802688.tif 000023
【図２０】
0004802688.tif 000024
【図２１】
0004802688.tif 000025
【図２２】
0004802688.tif 000026
【図２３】
0004802688.tif 000027