【手続補正書】
【提出日】令和3年11月19日(2021.11.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の光電変換部をそれぞれが含む複数の画素が２次元状に配された画素アレイと、
前記画素アレイから出力される信号が入力されるメモリと、
前記メモリから出力される信号が入力されるとともに当該信号を用いた演算処理を行う演算処理回路と、を備え、
前記複数の画素は、前記複数の光電変換部が遮光された第１画素と、前記複数の光電変換部に光が入射する第２画素及び第３画素とを含み、
前記画素アレイは、前記第１画素に含まれる複数の光電変換部で生成される電荷に基づく第１信号、前記第２画素に含まれる複数の光電変換部で生成される電荷に基づく第２信号、並びに前記第３画素に含まれる一方の光電変換部で生成される電荷に基づく信号及び前記第３画素に含まれる他方の光電変換部で生成される電荷に基づく信号の少なくとも一方含む第３信号、をこの順に出力し、
前記第１信号、前記第２信号、及び前記第３信号は前記メモリで保持され、
前記メモリから出力される前記第１信号、前記第２信号、及び前記第３信号が、前記第１信号、前記第３信号、及び前記第２信号の順に前記演算処理回路に入力されることを特徴とする光電変換装置。
【請求項２】
遮光された複数の光電変換部を含み、前記複数の光電変換部による黒基準信号を出力する第１画素と、
複数の光電変換部を含み、画像用の信号を生成するための第２画素と、
複数の光電変換部を含み、画像用の信号および焦点検出用の信号を生成するための第３画素と、を備える画素アレイと、
前記画素アレイから出力される信号が入力されるメモリと、
前記メモリから出力される信号が入力されるとともに当該信号を用いた演算処理を行う演算処理回路と、を備え、
前記画素アレイは、前記第１画素が出力する黒基準信号である第１信号、前記第２画素が出力する画像用の信号である第２信号、並びに前記第３画素が出力する画像用の信号と焦点検出用の信号を含む第３信号、をこの順に出力し、
前記第１信号、前記第２信号、及び前記第３信号は前記メモリで保持され、
前記メモリから出力される前記第１信号、前記第２信号、及び前記第３信号が、前記第１信号、前記第３信号、及び前記第２信号の順に前記演算処理回路に入力されることを特徴とする光電変換装置。
【請求項３】
前記複数の画素のうち、少なくとも前記第２画素及び前記第３画素のそれぞれは、１つのマイクロレンズを備え、
前記第２画素に含まれる前記マイクロレンズは、通過した光が前記第２画素に含まれる前記複数の光電変換部に入射するように配され、
前記第３画素に含まれる前記マイクロレンズは、通過した光が前記第３画素に含まれる前記複数の光電変換部に入射するように配されることを特徴とする請求項１又は２に記載の光電変換装置。
【請求項４】
前記第１画素に含まれる複数の光電変換部に基づく信号は、一方の光電変換部の信号と他方の光電変換部の信号とを加算した信号であることを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項５】
書込制御回路を更に備え、
前記書込制御回路は、前記画素アレイから出力される信号の順序を前記メモリに入力する前に入れ替えることを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項６】
書込制御回路を更に備え、
前記書込制御回路は、前記メモリから出力される信号の順序を前記演算処理回路に入力する前に入れ替えることを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項７】
前記メモリは、ＲＡＭ（ランダムアクセスメモリ）であることを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
【請求項８】
前記メモリは、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）であることを特徴とする請求項７に記載の光電変換装置。
【請求項９】
前記メモリから出力される信号の順序と前記演算処理回路から出力される信号の順序とが一致していることを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
【請求項１０】
前記画素アレイから出力される信号を制御する垂直走査回路をさらに備え、
前記垂直走査回路が、前記第１画素が含まれる画素行、前記第２画素が含まれる画素行、前記第３画素が含まれる画素行の順に選択することにより、前記画素アレイは、前記第１信号、前記第２信号、及び前記第３信号をこの順に出力することを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
【請求項１１】
複数の前記第１画素が、行方向及び列方向に配され、
前記列方向に配された前記第１画素から得られる前記第１信号の順序を入れ替え、
前記行方向に配された前記第１画素から得られる前記第１信号の順序は入れ替えないことを特徴とする請求項１乃至１０のいずれか１項に記載の光電変換装置。
【請求項１２】
前記画素アレイは第１チップに配され、
前記メモリは、前記第１チップとは異なるチップである第２チップに配され、
前記第１チップと前記第２チップとは積層されていることを特徴とする請求項１乃至１１のいずれか１項に記載の光電変換装置。
【請求項１３】
前記画素アレイは第１チップに配され、
前記演算処理回路は、前記第１チップとは異なるチップである第２チップに配され、
前記第１チップと前記第２チップとは積層されていることを特徴とする請求項１乃至１２のいずれか１項に記載の光電変換装置。
【請求項１４】
移動体であって、
請求項１乃至１３のいずれか１項に記載の光電変換装置と、
移動装置と、
前記光電変換部から出力される信号から情報を取得する処理装置と、
前記情報に基づいて前記移動装置を制御する制御装置と、
を有することを特徴とする移動体。
【請求項１５】
複数の画素を有する画素アレイからの信号が入力される信号処理装置であって、
前記信号処理装置は、前記画素アレイから出力される信号が入力されるメモリと、前記メモリから出力される信号が入力されるとともに当該信号を用いた演算処理を行う演算処理回路と、を備え、
前記画素アレイに含まれる前記複数の画素は、複数の光電変換部が遮光された第１画素と、前記複数の光電変換部に光が入射する第２画素及び第３画素とを含み、
前記画素アレイから、前記第１画素に含まれる複数の光電変換部で生成される電荷に基づく第１信号、前記第２画素に含まれる複数の光電変換部で生成される電荷に基づく第２信号、並びに前記第３画素に含まれる一方の光電変換部で生成される電荷に基づく信号及び前記第３画素に含まれる他方の光電変換部で生成される電荷に基づく信号の少なくとも一方を含む第３信号、がこの順に出力され、
前記メモリは、前記第１信号、前記第２信号、及び前記第３信号を保持し、
前記メモリから出力される前記第１信号、前記第２信号、及び前記第３信号が、前記第１信号、前記第３信号、及び前記第２信号の順に前記演算処理回路に入力されることを特徴とする信号処理装置。
【請求項１６】
遮光された複数の光電変換部を含み、数の光電変換部による黒基準信号である第１画素と、複数の光電変換部を含み、画像用の信号を生成するための第２画素と、複数の光電変換部を含み、画像用の信号及び焦点検出用の信号を生成するための第３画素と、を有する画素アレイからの信号が入力される信号処理装置であって、
前記信号処理装置は、前記画素アレイから出力される信号が入力されるメモリと、前記メモリから出力されるデジタル信号が入力され信号処理を行う演算処理回路と、を備え、
前記画素アレイは、前記第１画素が出力する黒基準信号である第１信号、前記第２画素が出力する画像用の信号である第２信号、並びに前記第３画素が出力する画像用の信号と焦点検出用の信号を含む第３信号、をこの順に出力し、
前記メモリは、前記第１信号、前記第２信号、及び前記第３信号を保持し、
前記メモリから出力される前記第１信号、前記第２信号、及び前記第３信号が、前記第１信号、前記第３信号、及び前記第２信号の順に前記演算処理回路に入力されることを特徴とする信号処理装置。
【請求項１７】
前記信号処理装置は、書込制御回路を更に備え、
前記書込制御回路は、前記画素アレイから出力される信号の順序を前記メモリに入力する前に入れ替えることを特徴とする請求項１５又は１６に記載の信号処理装置。
【請求項１８】
前記信号処理装置は、書込制御回路を更に備え、
前記書込制御回路は、前記メモリから出力される信号の順序を前記演算処理回路に入力する前に入れ替えることを特徴とする請求項１５又は１６に記載の信号処理装置。
【請求項１９】
前記メモリは、ＲＡＭ（ランダムアクセスメモリ）であることを特徴とする請求項１５乃至１８のいずれか１項に記載の信号処理装置。
【請求項２０】
前記メモリから出力される信号の順序と前記演算処理回路から出力される信号の順序とが一致していることを特徴とする請求項１５乃至１９のいずれか１項に記載の信号処理装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明の一形態の係る光電変換装置は、複数の光電変換部をそれぞれが含む複数の画素が２次元状に配された画素アレイと、前記画素アレイから出力される信号が入力されるメモリと、前記メモリから出力される信号が入力されるとともに当該信号を用いた演算処理を行う演算処理回路と、を備え、前記複数の画素は、前記複数の光電変換部が遮光された第１画素と、前記複数の光電変換部に光が入射する第２画素及び第３画素とを含み、前記画素アレイは、前記第１画素に含まれる複数の光電変換部で生成される電荷に基づく第１信号、前記第２画素に含まれる複数の光電変換部で生成される電荷に基づく第２信号、並びに前記第３画素に含まれる一方の光電変換部で生成される電荷に基づく信号及び前記第３画素に含まれる他方の光電変換部で生成される電荷に基づく信号の少なくとも一方含む第３信号、をこの順に出力し、前記第１信号、前記第２信号、及び前記第３信号は前記メモリで保持され、前記メモリから出力される前記第１信号、前記第２信号、及び前記第３信号が、前記第１信号、前記第３信号、及び前記第２信号の順に前記演算処理回路に入力されることを特徴とする光電変換装置である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の一形態に係る信号処理装置は、複数の画素を有する画素アレイからの信号が入力される信号処理装置であって、前記信号処理装置は、前記画素アレイから出力される信号が入力されるメモリと、前記メモリから出力される信号が入力されるとともに当該信号を用いた演算処理を行う演算処理回路と、を備え、前記画素アレイに含まれる前記複数の画素は、複数の光電変換部が遮光された第１画素と、前記複数の光電変換部に光が入射する第２画素及び第３画素とを含み、前記画素アレイから、前記第１画素に含まれる複数の光電変換部で生成される電荷に基づく第１信号、前記第２画素に含まれる複数の光電変換部で生成される電荷に基づく第２信号、並びに前記第３画素に含まれる一方の光電変換部で生成される電荷に基づく信号及び前記第３画素に含まれる他方の光電変換部で生成される電荷に基づく信号の少なくとも一方を含む第３信号、がこの順に出力され、前記メモリは、前記第１信号、前記第２信号、及び前記第３信号を保持し、前記メモリから出力される前記第１信号、前記第２信号、及び前記第３信号が、前記第１信号、前記第３信号、及び前記第２信号の順に前記演算処理回路に入力されることを特徴とする信号処理装置である。