(57)【特許請求の範囲】
【請求項１】
第１端子及び第２端子を有する負荷を流れる負荷バイアス電流を吐き出すように構成されたフローティング電流源であって、前記第１端子及び前記第２端子は前記フローティング電流源のソース端子及びシンク端子にそれぞれ結合され、前記フローティング電流源は、
第１トランジスタバイアス入力として動作する第１端子と、基準接地に結合される第２端子と、前記負荷の前記第２端子に結合され、前記シンク端子として動作する第３端子とを有する第１トランジスタと、
前記第１トランジスタバイアス入力に結合され、前記負荷バイアス電流の大きさを設定する第１トランジスタバイアス信号を生成するように構成された第１バイアス回路網と、
第２トランジスタバイアス入力として動作する第１端子と、前記負荷バイアス電流を引き出すために電圧源に結合される第２端子と、前記負荷の前記第１端子に結合され、前記ソース端子として動作する第３端子とを有する第２トランジスタと、
前記電圧源から吐き出される前記負荷バイアス電流の大きさが前記第１バイアス回路網により設定される大きさに整合するようにフロート電圧を自動的に調整するために前記第２トランジスタバイアス入力を前記ソース端子に結合する第２バイアス回路網と、を備え、
前記第２バイアス回路網は、前記負荷の前記第１端子におけるＡＣ変動が前記負荷バイアス電流に影響するのを妨げるＡＣシャントを含み、
前記第２トランジスタはＰＮＰバイポーラ接合トランジスタであり、前記第１端子はベース端子であり、前記第２端子はエミッタ端子であり、前記第３端子はコレクタ端子であり、更に、前記第２バイアス回路網は前記ベース端子を前記コレクタ端子に結合する直列抵抗と、前記ベース端子を前記電圧源に結合するＡＣシャントとを備える、フローティング電流源。
【請求項２】
前記負荷バイアス電流は、前記第２トランジスタの前記第１端子と前記第３端子とにわたる電圧を制御し、それによって前記フロート電圧を決定する、請求項１に記載のフローティング電流源。
【請求項３】
前記第１トランジスタはＮＰＮバイポーラ接合トランジスタであり、前記第１端子はベース端子であり、前記第２端子はエミッタ端子であり、前記第３端子はコレクタ端子であり、更に、前記第１バイアス回路網は前記第１トランジスタのバイアスを設定し、それによって前記負荷バイアス電流の大きさを設定するためのベースバイアス回路を含む、請求項１に記載のフローティング電流源。
【請求項４】
前記第１バイアス回路網は、前記第１トランジスタの前記エミッタ端子と前記基準接地との間に直列のエミッタディジェネレーション抵抗を含む、請求項３に記載のフローティング電流源。
【請求項５】
前記ベースバイアス回路は、直列のバイアス抵抗を通じて前記ベース端子に結合された電圧入力を含む、請求項３に記載のフローティング電流源。
【請求項６】
前記ベースバイアス回路は、前記ベース端子から前記基準接地へのシャント構成にツェナーダイオードを含む、請求項５に記載のフローティング電流源。
【請求項７】
第１端子及び第２端子を有する負荷を流れる負荷バイアス電流を吐き出すように構成されたフローティング電流源であって、前記第１端子及び前記第２端子は前記フローティング電流源のソース端子及びシンク端子にそれぞれ結合され、前記フローティング電流源は、
第１トランジスタバイアス入力として動作する第１端子と、基準接地に結合される第２端子と、前記負荷の前記第２端子に結合され、前記シンク端子として動作する第３端子とを有する第１トランジスタと、
前記第１トランジスタバイアス入力に結合され、前記負荷バイアス電流の大きさを設定する第１トランジスタバイアス信号を生成するように構成された第１バイアス回路網と、
第２トランジスタバイアス入力として動作する第１端子と、前記負荷バイアス電流を引き出すために電圧源に結合される第２端子と、前記負荷の前記第１端子に結合され、前記ソース端子として動作する第３端子とを有する第２トランジスタと、
前記電圧源から吐き出される前記負荷バイアス電流の大きさが前記第１バイアス回路網により設定される大きさに整合するようにフロート電圧を自動的に調整するために前記第２トランジスタバイアス入力を前記ソース端子に結合する第２バイアス回路網と、を備え、
前記第２バイアス回路網は、前記負荷の前記第１端子におけるＡＣ変動が前記負荷バイアス電流に影響するのを妨げるＡＣシャントを含み、
前記第２トランジスタはｐチャネルＭＯＳＦＥＴであり、前記第１端子はゲート端子であり、前記第２端子はソース端子であり、前記第３端子はドレイン端子であり、前記第２バイアス回路網は、前記フロート電圧と前記電圧源との間に結合され、前記ゲート端子に結合された出力を有する抵抗分圧器を含み、前記ＡＣシャントは前記ゲート端子を前記電圧源に結合する、フローティング電流源。
【請求項８】
前記第１トランジスタはｎチャネルＭＯＳＦＥＴであり、前記第１端子はゲート端子であり、前記第２端子はソース端子であり、前記第３端子はドレイン端子であり、前記第１バイアス回路網は、前記電圧源と前記基準接地との間に結合され、前記第１トランジスタのバイアスを設定し、それにより前記負荷バイアス電流の大きさを設定するために前記ゲート端子に結合された出力を有する分圧器を含む、請求項７に記載のフローティング電流源。
【請求項９】
前記第１トランジスタはｎチャネルＭＯＳＦＥＴであり、前記第１端子はゲート端子であり、前記第２端子はソース端子であり、前記第３端子はドレイン端子であり、前記第１バイアス回路網は、前記ゲート端子に接続された直列抵抗と、前記ゲート端子と前記ソース端子との間のツェナーダイオードとを含む、請求項７に記載のフローティング電流源。
【請求項１０】
前記負荷は可変抵抗を備え、前記可変抵抗の抵抗値は前記可変抵抗を流れる電流に比例する、請求項１又は７に記載のフローティング電流源。
【請求項１１】
前記負荷は可変抵抗を備え、前記可変抵抗は適切に動作するように特定の電流でバイアスされなければならず、前記可変抵抗は制御電圧に関する既知の電圧でフロート状態にならなければならない、請求項１又は７に記載のフローティング電流源。
【請求項１２】
前記可変抵抗は可変差動減衰器として動作する、請求項１１に記載のフローティング電流源。
【請求項１３】
前記可変抵抗はＪＦＥＴである、請求項１２に記載のフローティング電流源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、総括的に電流源として構成される電子回路に関し、特に例えば所望のフロート電圧で抵抗又はその他の負荷にバイアス電流を供給するための２トランジスタフローティング電流源に関する。
【背景技術】
【０００２】
様々な用途で電流源が用いられている。理想的な電流源は無限大のソースインピーダンスを有し、そのソース端子に存在する電圧の影響を受けない。理想的な電流シンクは同様に振る舞う。すなわち、シンク端子によって引き出される電流の大きさは、シンク端子に存在する電圧の影響を受けない。
【０００３】
実際の電流源は理想的な振る舞いから逸脱しているが、電流源は幅広い範囲の回路用途で使用されており、良好な実世界の振る舞いを有する実際の電流源が構築されうる。電流源は比較的単純な回路を用いて実装されうるが、より洗練された用途のため、例えばいわゆるフローティング電流源の実装において、より複雑な回路が典型的に用いられる。
【０００４】
例えば、あるタイプのセンサは可変抵抗として動作し、適切に動作するためにこれらの抵抗端子にわたるバイアス電圧を必要とする。同様に、一部の制御可能抵抗も、制御可能抵抗ピンにわたるバイアス電圧を必要とする。真のフローティング電流源は、バイアスされる抵抗の両ピンに高インピーダンスを示すので、抵抗の両ピンがバイアス回路網に関してフロート状態であるように見えなければならない用途において可変抵抗又は制御可能抵抗をバイアスするために使用することができる。
【０００５】
一部の用途において、制御可能抵抗の抵抗値を変えるために用いられる回路に関して又は可変抵抗の抵抗値を検出するために用いられる回路に関して一部の既知のＤＣ電圧において抵抗をフロート状態にすることも有用であるが、バイアスされる抵抗の両ピンに高ＡＣインピーダンスをなおも示す。一部の既知の回路はフローティング電流源と称されるが、１つの端子が何らかの電圧源、例えば接地又は電源に関して低インピーダンスを呈するのでこれらは真に「フロート」ではない。他の例では、フローティング電流源と称される回路は実際にはフローティング電流シンクとして動作し、電流シンク端子にわたる何らかの最小外部電圧を必要とする。
【０００６】
さらに、真のフローティング電流源が既知であるが、このような回路は一般的に複数のオペアンプ及び／又はいくつかのトランジスタとサポート回路との組み合わせを使用し、この回路は本願で示される教示に比べて比較的複雑である。このような複雑さは望ましくないコストにつながり、一部の場合に過度の部品数及び／又は限りある回路基板面積の消費につながる。
【発明の概要】
【０００７】
本願で教示されるように、フローティング電流源はソース端子から、可変抵抗値を有しうる外部負荷に負荷バイアス電流を出力し、負荷からシンク端子へ負荷バイアス電流を吸い込む。有利には、フローティング電流源は、所望の負荷バイアス電流の大きさを設定するバイアス制御を有する単一トランジスタ電流シンクを含み、更に、既知の高インピーダンスＤＣフロート電圧へバイアスされるソースピンを有する単一トランジスタ電流シンクと同じ大きさの電流を生み出すように自己バイアスする単一トランジスタ電流ソースを含む。短時間の安定化の後、フローティング電流源のソース端子及びシンク端子は、可変抵抗負荷を流れる定電流を供給する。自己バイアス回路網内の１つ以上のＡＣシャントは、フロート電流源のソース端子に現れる又は加えられる任意のＡＣ変動が単一トランジスタ電流ソースの動作点を変更することを妨げ、それによって単一トランジスタ電流ソースへ高効率インピーダンスを与える。
【０００８】
上記の構成は、単純で高インピーダンスな２トランジスタ回路が、既知のＤＣ電圧において可変抵抗負荷をフロート状態にしつつ、負荷に固定バイアス電流を供給することを可能にする。
【０００９】
当然のことながら、本発明は、上記の特徴及び利点に限られない。実際に、当業者は、以下の詳細な説明を読み、添付の図面を見ると、追加の機能及び利点を認識するだろう。
【図面の簡単な説明】
【００１０】
【図１】実施形態に係るフローティング電流源のブロック図を示す。
【図２】実施形態に係る単一トランジスタ電流ソースの回路構成を示す。
【図３Ａ】、
【図３Ｂ】、
【図３Ｃ】実施形態に係るフローティング電流源の単一トランジスタ電流シンク要素の回路構成を示す。
【図４Ａ】、
【図４Ｂ】実施形態に係るフローティング電流源の単一トランジスタ電流シンク要素の追加の回路構成を示す。
【図５Ａ】、
【図５Ｂ】実施形態に係るフローティング電流源の単一トランジスタ電流ソース要素の回路構成を示す。
【図６】実施形態に係るフローティング電流源の単一トランジスタ電流ソース要素の追加の回路構成を示す。
【図７】実施形態に係る抵抗負荷に結合され、抵抗負荷にわたる負荷バイアス電流を吐き出すように構成されたフローティング電流源を示す。
【図８】通信信号テスト回路の一部としてのフローティング電流源のブロック図を示す。
【発明を実施するための形態】
【００１１】
図１は、負荷バイアス電流ＩＬＢＣを供給するフローティング電流源１０の１つの実施形態を説明する。負荷バイアス電流ＩＬＢＣは、第１端子１４及び第２端子１６を有する外部負荷１２にわたって供給される。フローティング電流源１０は、外部負荷１２にわたって負荷バイアス電流ＩＬＢＣを供給する単一トランジスタ電流ソース１８を含む。フローティング電流源１０は、さらに、負荷バイアス電流ＩＬＢＣのシンクとなる単一トランジスタ電流シンク２０を含む。単一トランジスタ電流シンク２０により吸い込まれる（sink）負荷バイアス電流ＩＬＢＣの大きさは、単一トランジスタ電流シンクのバイアス回路網によって、当該バイアス回路網へ入力されるバイアス信号に従って設定される。
【００１２】
より詳細に、単一トランジスタ電流シンク２０は、第１トランジスタ２２を含む。第１トランジスタ２２は、第１端子２４と、第２端子２６と、第３端子３０とを有する。第２端子２６は、基準接地２８に結合される。第３端子３０は、負荷１２の第２端子１６に結合され、フローティング電流源１０のシンク端子として動作する。第１端子２４は第１バイアス回路網３２に結合され、これはその入力バイアス信号と組み合わせて、負荷バイアス電流ＩＬＢＣの大きさを制御する。
【００１３】
単一トランジスタ電流ソース１８は、第２トランジスタ３６を含む。第２トランジスタ３６は、第１端子３８と、第２端子４０と、第３端子４４とを有する。第２端子４０は、電圧源４２に結合される。第３端子４４は、外部負荷１２の第１端子１４に結合され、フローティング電流源１０のソース端子として動作する。第１端子３８は、第２バイアス回路網４６に結合される。以下に更に詳述されるように、第２バイアス回路網４６は、単一トランジスタ電流ソース１８が本願で教示されるように自己バイアスするように構成される。
【００１４】
特に、第２バイアス回路網４６は、単一トランジスタ電流シンク２０内の第１トランジスタ２２のバイアスに従って設定されたように電流ＩＬＢＣを吐き出し（source）、電圧源４２からソース端子４４へのＤＣ電圧降下をＩＬＢＣに比例する一定値に固定するように、第２トランジスタ３６を自動的にバイアスする。この熟慮された構成に従って、電圧源４２とフローティング電流源１０のソース端子４４との間のＤＣ電圧は
0006436982.tif 000002
として表現されうる。ここで、Ｉはソース端子４４から吐き出される正の電流であり、Ｖは単一トランジスタ電流ソース１８にわたる電圧、すなわち電圧源４２とソース端子４４との間の電圧降下であり、Ｋは単一トランジスタ電流ソース１８の相互コンダクタンスであり、Ｃは単一電流ソース１８の実装により決定される定数オフセットである。
【００１５】
ＤＣの観点から、単一トランジスタ電流ソース１８は、Ｋに反比例する抵抗値を有する抵抗のように見える。しかし、バイアス回路網４６に含まれるＡＣシャントのおかげで、単一トランジスタ電流ソース１８は、ソース端子４４に発生する任意のＡＣ電圧に高インピーダンスを示す。単一トランジスタ電流ソース１８の例示の実施形態を説明し、ＡＣシャント４８としてキャパシタが使用され、第２トランジスタ３６がＰＮＰバイポーラ接合トランジスタ（ＢＪＴ）として実装される図２を検討する。
【００１６】
ＤＣコレクタ‐エミッタ電流Ｉｃｅはトランジスタ３６を通る。この電流は、
0006436982.tif 000003
として計算されてもよい。ここで、Ｖｃｅはトランジスタ３６にわたるコレクタ‐エミッタ電圧であり、Ｖｂｅはトランジスタ３６にわたるベース‐エミッタ電圧であり、Ｒは抵抗５０の抵抗値であり、ｈｆｅはトランジスタ３６のＤＣ電流利得である。ＡＣシャント４８を実装するために用いられるキャパシタＣは、図面でＶＳＵＰＰＬＹで示される正の供給への任意のＡＣ電流をシャントするように動作する。結果として、トランジスタ３６を通るベース‐エミッタ電流Ｉｂｅは、ソース端子４４のＡＣ電圧の存在下で一定のままである。
【００１７】
ここで、Ｉｃｅ＝Ｉｂｅ・ｈｆｅなので、電流Ｉｂｅがソース端子４４のＡＣ変動に影響を受けないようにするためにＡＣシャントを使用することは、このような（実用的な動作限界全体内の）変動の存在下で電流Ｉｃｅが一定のままであることを意味する。さらに、単一トランジスタ電流ソース１８内のトランジスタ３６はＩＬＢＣの関数としてバイアスされることが見て取れる。端子４４から吐き出される電流Ｉは第１トランジスタ２２によって設定されるようなＩＬＢＣであるはずなので、ＶＦＬＯＡＴはＩＬＢＣの関数であるはずである。
【００１８】
別の方法で見ると、図示されたバイアス構成で、トランジスタ３６は、
0006436982.tif 000004
となる動作点に自己設定し、それゆえＶＦＬＯＡＴは、
0006436982.tif 000005
として表現されうる。
【００１９】
言い換えると、単一トランジスタ電流ソース１８内のバイアス回路網４６は、ソース端子４４から吐き出される電流が単一トランジスタ電流シンク２０により設定されるようなＩＬＢＣに等しくなるように、第２トランジスタ３６をバイアスする。単一トランジスタ電流ソース１８の自己バイアス動作は、第２トランジスタ３６の第１端子３８を第３端子４４に結合する結果として生じる。
【００２０】
図１及び図２の例に示されるように、第２バイアス回路網４５の抵抗５０は、第１端子３８と第３端子４４との間に結合される。この結合は、ベース‐エミッタ電流Ｉｂｅをソース端子４４のフロート電圧ＶＦＬＯＡＴとペアにする。ＩＬＢＣが単一トランジスタ電流シンク２０により設定され、第２トランジスタ３６のコレクタ‐エミッタ電流ＩｃｅがＩＬＢＣに等しいはずなので、ベース‐エミッタ電流Ｉｂｅは、
0006436982.tif 000006
となるはずである。
【００２１】
これから、ソース端子４４のフロート電圧は、抵抗５０を流れる電流（これはＩｂｅに等しいはずである。）と抵抗５０にわたる電圧（これは抵抗値に比例する。）とにより自動的に設定されることが見て取れる。
【００２２】
しかし、有利には、自己バイアス動作は、第２トランジスタ３６の第３端子４４に印加されるＡＣ変動又は他のように当該端子に加えられるＡＣ変動から「分離」される。このような分離を実現するために、単一トランジスタ電流ソース１８のトランジスタ３６を自己バイアスする第２バイアス回路網４６は、ソース端子４４に現れるＡＣ成分が、単一トランジスタ電流ソース１８を自己バイアスするために用いられる（ＤＣ）バイアス信号に影響することを妨げる１つ以上のＡＣシャント（群）４８を含む。ここで、「妨げる」という用語は、実際の回路の制限の文脈内で理解されるべきであり、例えば「妨げる」は、少なくとも所与の周波数範囲内で実質的に抑制することを意味する。
【００２３】
１つ以上のＡＣシャント（群）に用いられる要素の品質と、電子レイアウト（例えば、ワイヤ／ＰＣＢ配線構成など）は、所望の周波数範囲及び所望のシャント性能レベルに最適化されうる。一例では、ＡＣ変動は、外部の通信送信部により負荷にわたって加えられる通信信号から生じ、ＡＣシャント（群）４８は、負荷バイアス電流ＩＬＢＣを吐き出す電圧源４２への対応するＡＣ信号をシャントする。
【００２４】
熟慮されるフローティング電流源１０に様々なタイプのトランジスタが用いられてもよく、様々なバイアス回路網構成が用いられてもよい。図３Ａ〜図３Ｃは、トランジスタ２２がＮＰＮバイポーラ接合トランジスタ（ＢＪＴ）として実装される単一トランジスタ電流シンク２０を説明し、各図はバイアス回路網３２についての非限定的な例示の構成を説明する。
【００２５】
図３Ａにおいて、バイアス回路網３２は、バイアス入力とトランジスタ２２のベース端子２４との間に直列の抵抗６０を含む。ベース端子２４からのシャントキャパシタ６２は、フィルタ要素を追加し、（抵抗）素子３４は、エミッタジェネレーションフィードバックを提供し、これは所望の動作点においてトランジスタの安定性及び線形性を向上する。
【００２６】
図３Ｂはシャントキャパシタ６２を省略し、図３Ｃはトランジスタ２２のバイアスを固定するためにベース端子２４にツェナーダイオード６４を用いる。これに関して、同一の参照符号で参照される回路素子が必ずしも同じ値を有しないことが理解されよう。例えば、抵抗６０は図３Ａ、図３Ｂ及び図３Ｃでは直列の入力抵抗であるが、これは、使用される全体的なバイアス構成に適するように様々な構成において異なる値を有してもよい。
【００２７】
図４Ａ〜図４Ｂは同様であるが、トランジスタ２２についてｎ型金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の使用を示す。図４Ａは、抵抗７０、７２を用いた、バイアス回路網３２のバイアス入力に形成される分圧器を説明する。図４Ｂは、トランジスタ２２のバイアスを設定するためのツェナーダイオード７４の使用を説明する。
【００２８】
図５Ａ及び図５Ｂは、単一トランジスタ電流ソース１８のＰＮＰ  ＢＪＴベースの実装を説明し、この実装は単一トランジスタ電流シンク２０のＢＪＴベースの実装を当然に補完する。例示のバイアス回路網４６は、図２に詳説されたのと大部分が同じ構成で説明されることが見て取れる。しかし、図５Ｂは、所望の動作点においてトランジスタ３６の向上した安定性及び線形性のためのエミッタディジェネレーション抵抗として（抵抗）素子５２を使用することを示す。
【００２９】
図６は、トランジスタ３６のｐ型ＭＯＳＦＥＴベースの実装を説明する。ここで、バイアス回路網４６は、電圧源入力（トランジスタ３６のソース端子）とトランジスタ３６のゲートとの間の抵抗８０と、トランジスタ３６のゲートとドレイン端子との間の抵抗５０とを備える分圧器構成を含む。
【００３０】
図７は、ＢＪＴベースのトランジスタ２２及び２６と、対応して構成されたバイアス回路網３２及び４６に基づく熟慮されたフローティング電流源１０の全体的な例示の実施形態を提示する。図７の構成又はその変形例は様々な用途で使用されうる。
【００３１】
図８は例示の用途を示し、熟慮されたフローティング電流源１０は、可変差動減衰器１００を実装するために用いられる。差動減衰器への入力は通信信号送信器１０２であり、その一方の送信ポートはキャパシタ１１７に取り付けられ、次いで抵抗１１２を通じて負荷端子１４に結合する。他方の送信ポートはキャパシタ１１９に取り付けられ、次いで抵抗１１４を通じて負荷端子１６に結合する。さらに、信号受信器１０４の一方の入力はキャパシタ１１３を通じて負荷端子１４に取り付けられ、信号受信器１０４の他方の入力はキャパシタ１１５を通じて負荷端子１６に取り付けられる。
【００３２】
この例では、負荷１２は、差動可変減衰器を生成するために抵抗１１２及び１１４と連動して用いられる可変抵抗である。フローティング電流源１０は、固定ＤＣ電流で可変抵抗を適切にバイアスするために用いられる。一部の場合に、この固定ＤＣ電流は、可変抵抗値を直接制御するために用いられてもよい。しかし、通常、抵抗値を変えるために負荷１２に印加される制御電圧ＶＣＴＲＬが存在する。この制御電圧は通常、固定ＤＣ電圧に関連しているので、制御電圧基準に関連して既知のＤＣ電圧において可変抵抗１１２がフロート状態になることが重要である。フローティング電流源１０は、既知の固定バイアス電流を供給する能力と、それと同時に既知のＤＣ電圧において負荷１２をフロート状態にする能力との両方を提供する。さらに、述べたように、フローティング電流源１０は、ソース端子４４又はシンク端子３０のＡＣ変動によって乱されない。
【００３３】
上記の例を念頭に置いて、少なくとも１つの実施形態では、負荷１２は、可変抵抗を流れる電流に抵抗値が比例する可変抵抗を含み、この電流は理想的にフローティング電流源１０によって供給される。同一の又は別の実施形態では、負荷１２は、適切に動作するための特定の電流でバイアスされるべき可変抵抗を含み、可変抵抗は制御電圧に関して既知の電圧においてフロート状態になるべきである。一例では、可変抵抗は可変差動減衰器として動作する。さらに、少なくとも１つの例では、可変抵抗はＪＦＥＴである。
【００３４】
本明細書で採用されるように、「結合される」という用語は、複数の要素が直接に結合されなければならないことを要求しない。「結合された」要素の間に介在要素が与えられてもよい。
【００３５】
本明細書及び図面で採用されるように、様々な回路素子の接続性を参照するのに便利なように参照符号が用いられる。参照符号は、本願に記載された回路素子の抵抗値又は容量値のような特定のパラメータ値を課さない。さらに、記載される実施形態のうち２つ以上で同一の符号が付された回路素子が同一のパラメータ値を有するとは限らない。例えば、図３Ａに示される抵抗６０は、図３Ｃに示される抵抗６０と同じ抵抗値であるとは限らない。個別の回路素子のパラメータ値は、フローティング電流源の実装に固有な回路素子のタイプ、例えばＭＯＳＦＥＴ、ＢＪＴ、キャパシタなどや、パラメータ値、例えば抵抗値及び容量値だけでなく、フローティング電流源の実装に固有の外部の要件のような設計検討事項に従って適合されてもよい。
【００３６】
とりわけ、開示される発明（群）の変形及び他の実施形態は、前述の説明及び関連する図面に提示される教示の利益を有する当業者に思いつくだろう。したがって、本発明（群）は開示される特定の実施形態に限定されるのではなく、変形及び他の実施形態が本開示の範囲に含まれることが意図される。本明細書で特定の用語が採用されうるが、これらは汎用的及び説明的な意味のみで用いられ、限定のためではない。
【図１】
0006436982.tif 000007
【図２】
0006436982.tif 000008
【図３Ａ】
0006436982.tif 000009
【図３Ｂ】
0006436982.tif 000010
【図３Ｃ】
0006436982.tif 000011
【図４Ａ】
0006436982.tif 000012
【図４Ｂ】
0006436982.tif 000013
【図５Ａ】
0006436982.tif 000014
【図５Ｂ】
0006436982.tif 000015
【図６】
0006436982.tif 000016
【図７】
0006436982.tif 000017
【図８】
0006436982.tif 000018