(57)【特許請求の範囲】
【請求項１】
回転体に結合されて位相差π／２のＡ，Ｂ相の正弦波信号を得る正弦波エンコーダと、
前記Ａ，Ｂ相の正弦波信号のゼロクロス点をエッジとする方形波パルスに変換し、これら方形波パルスのパルス数をパルスカウンタで計数したパルス数、およびパルスエッジを起点とする時刻カウンタの計数でパルス幅に対応するパルス位相を求めるパルスカウンタ・時刻カウンタと、
前記パルスカウンタ・時刻カウンタで求めた方形波パルスのパルス数から回転体の位相・速度を検出する方形波パルスによる位相・速度検出回路と、
前記Ａ，Ｂ相の正弦波信号からノイズ成分を除去し、これら正弦波信号をＡ／Ｄ変換データに変換し、これらＡ／Ｄ変換データから位相を求める位相変換器と、
前記位相変換器で求めたアナログ位相から回転体の位相・速度を検出し、前記パルス位相と前記アナログ位相との間に位相ずれが発生した時に、このアナログ位相の上位桁を前記パルス位相が存在するパルス象限と前記アナログ位相が存在するアナログ象限が一致するパルス位相に補正する正弦波信号による位相・速度検出回路と、
回転体の速度が予め設定した速度を超えた高速度領域では前記方形波パルスによる位相・速度検出回路の出力を位相・速度検出値とし、回転体の速度が前記設定した速度以下になる低速度領域では前記正弦波信号による位相・速度検出回路の出力を位相・速度検出値とする切替スイッチと、
を備えたことを特徴とする回転体の位相・速度検出装置。
【請求項２】
前記正弦波信号による位相・速度検出回路は、前記方形波パルスによる前記パルス位相と、前記正弦波信号による前記アナログ位相との間に位相進み／遅れがある場合、前記位相進み／遅れに応じて前記アナログ位相の前記上位桁を正弦波信号の１周期分だけ増減する手段を備えたことを特徴とする請求項１に記載の回転体の位相・速度検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータなどの回転体の回転位置（位相）・速度をエンコーダと位相・速度検出回路で検出する装置に係り、特に方形波パルスによる位相・速度検出と正弦波信号による位相・速度検出を切り替える検出装置に関する。
【背景技術】
【０００２】
モータを速度制御するインバータなどにおいて、モータの回転数（速度）・位相をエンコーダと位相・速度検出回路で検出してその速度フィードバック制御や位置フィードバック制御等を可能にする位相・速度検出方式として、以下の２つの方式がある。
【０００３】
（１）方形波パルスを出力するエンコーダを回転体に結合し、方形波パルスの各エッジ情報を元に、エッジの数（位相）とエッジの発生時刻から速度検出する方式。
【０００４】
この方形波パルスによる速度検出方式において、図５に示すように、９０°位相差のある２相（Ａ，Ｂ相）の方形波パルス信号を用いて速度を検出する場合を以下に示す。一般的に組込み型の演算は固定周期で演算され、図５の位相・速度演算のように一定周期で検出処理が動作する。速度を検出するには、ある期間の位相偏差と、その位相偏差にかかった時間が必要になる。一般的な方形波パルス検出方式では、前回検出した位相と時刻を保存しておき、今回の最新パルスの位相と時刻を用いて速度演算を行う。
【０００５】
図５の例では、前回検出した時刻Ｔａのパルス情報を保存しておき、今回の検出にて得られた時刻Ｔｂのパルス情報を用いて演算する。これら２つのパルス位相差は５なので、５パルス分の位相差が発生するのにＴｂ−Ｔａの時間がかかっているので、Ｋ×５／（Ｔｂ−Ｔａ）で速度検出をすることができる（Ｋは、１回転のパルス数から求める検出係数）。
【０００６】
この方式のメリットは、（ａ）ＯＮ／ＯＦＦの２状態しかないパルスを扱うため、デジタルでの扱いが容易であり、検出回路がシンプルになる。（ｂ）遅れが一定になるのであれば、フィルタ処理が容易である。（ｃ）比較的精度がよい。図５の場合、１パルス周期に４つある４ｆエッジを用いているため、Ａ／Ｂ相の位相差や、各相のデューティの精度が必要となるが、精度のよい１ｆエッジを用いる方式もある。
【０００７】
また、デメリットは、（ａ）パルスエッジが来ないと、位相情報が分からない。よってパルス間の位相は検出できない。（ｂ）パルスエッジの時刻を計測する必要がある。（ｃ）低速度域ではパルスが来ないため、低速域での位相及び速度検出精度を上げることができない。
【０００８】
（２）正弦波信号を出力するエンコーダを回転体に結合し、アナログ検出により得る正弦波情報をパルス化し、このパルス間の位相を検出し、パルス情報を高精度化する方式。この方式は、任意の時刻でパルスの位相が得られ、位相検出及び速度検出を高精度に検出することができる。
【０００９】
このアナログ検出による速度検出方式において、図６に示すように、９０°位相差のある２相（Ａ，Ｂ相）の正弦波パルス信号を用いて速度を検出する場合を以下に示す。
【００１０】
正弦波であるため、瞬時のパルス位相が分かる。よって、位相・速度演算開始時の位相が正確にわかり、今回と前回の位相差が１パルス未満の単位で正確にわかることになる（図６中のθａ及びθｂ）。よって、各演算周期開始時刻のＴａ、及びＴｂ（これは計測する必要はなく、演算の割込み周期でよい）を用いて、速度は（θａ−θｂ）／（Ｔａ−Ｔｂ）で得られる。
【００１１】
この方式のメリットは、（ａ）瞬時のパルス位相が分かるため、現時点での正確な位相がわかる。（ｂ）演算周期が、速度を演算する場合の時刻差と一致するため、時間の管理が不要となる。（ｃ）低速域でも瞬時のパルス位相が分かるため、位相及び速度の検出精度がよい。
【００１２】
また、デメリットは、（ａ）検出回路のアナログ／デジタル変換が必要。（ｂ）アナログのフィルタを入れると、高い周波数で遅れを生じるため、あまりフィルタを入れられない。（ｃ）アナログのノイズやアナログ／デジタル変換の変換誤差により精度が落ちる場合がある。（ｄ）高周波数の場合、演算周期を短くするか、１回転あたりのパルスを少なくする必要がある。１演算周期あたりにパルスの１８０°以上回転すると、正転か逆転か分からなくなる。また、１演算周期あたりに複数のパルスが来ると、パルスを数える手段がない。
【００１３】
これらを解決する方式として、図７にエンコーダと位相・速度検出回路を示すように、正弦波エンコーダからの位相差π／２のＡ，Ｂ相正弦波から、正弦波パルス（ディジタルデータ）と方形波パルスの両者を検出し、１パルス以上の位置情報は方形波パルスによる検出を、１パルス未満の位置情報は正弦波パルスによる検出を行い、両者を合成して位置、回転数を検出する方式がある（例えば、特許文献１、特許文献２参照）。
【特許文献１】特開平０７−２２９７５６号公報
【特許文献２】特開２００６−２３４６８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
モータの位相・速度検出信号を元に制御するインバータ装置とエンコーダが取り付けてあるモータは、必ずしも近い場所に設置されるとは限らず、離れた場所に設置されてその間を信号ケーブルで接続する場合が多い。この場合、位相・速度検出回路にはフィルタを介挿し、信号ケーブル等に誘導されるノイズ等を除去している。
【００１５】
図７のＦ１で示す検出回路入力端部分にフィルタを入れた場合、入力信号の全体にフィルタがかかるため、方形波パルスと正弦波パルスとの間には位相ずれが生じないが、高い回転数まで検出する場合にはパルスの周波数が数百ｋＨｚになるため、あまり大きな時定数のフィルタを入れることができない。よって、時定数の小さいフィルタを使うのでは正弦波パルスを検出するアナログ変換値にノイズが残ってしまい、検出誤差を生じてしまう。
【００１６】
図７のＦ２で示すＡ／Ｄ変換器の入力端部分にフィルタを入れると、Ａ／Ｄ変換値にのみフィルタがかかるため、高精度な検出が可能となる。しかしながら、方形波パルスと正弦波パルスに位相差を生じるため両者の整合性がとれなくなる。この場合、１パルス単位での誤検出をする場合があり、位相飛びが発生する。この位相飛びは速度検出に大きな悪影響を及ぼす。
【００１７】
上記のような理由から、Ｆ１部分（検出回路入力端）、またはＦ２部分（Ａ／Ｄ変換器入力端）にフィルタを入れることによる不都合を回避するためには、エンコーダと検出回路を比較的近い配置にした設計を必要とするか、検出性能を低下させる設計になるものであった。
【００１８】
本発明の目的は、広い速度範囲で位相・速度検出の精度を高め、しかも検出回路の信号処理で発生する位相ずれを補償した位相・速度検出ができる回転体の位相・速度検出装置を提供することにある。
【課題を解決するための手段】
【００１９】
本発明は、前記の課題を解決するため、回転体が高速回転領域では方形波パルスによる位相・速度検出を行い、低速回転領域では正弦波信号による位相・速度検出を行う切り替え、正弦波信号による位相検出には回転体の１回転以上の位相分を方形波パルスにより設定し、この方形波パルスと正弦波パルスとの間での位相進み／遅れに応じて正弦波信号による位相検出値を１パルス分だけ増減するようにしたもので、以下の構成を特徴とする。
【００２０】
（１）回転体に結合されて位相差π／２のＡ，Ｂ相の正弦波信号を得る正弦波エンコーダと、
前記Ａ，Ｂ相の正弦波信号のゼロクロス点をエッジとする方形波パルスに変換し、これら方形波パルスのパルス数をパルスカウンタで計数したパルス数、およびパルスエッジを起点とする時刻カウンタの計数でパルス幅に対応するパルス位相を求めるパルスカウンタ・時刻カウンタと、
前記パルスカウンタ・時刻カウンタで求めた方形波パルスのパルス数から回転体の位相・速度を検出する方形波パルスによる位相・速度検出回路と、
前記Ａ，Ｂ相の正弦波信号からノイズ成分を除去し、これら正弦波信号をＡ／Ｄ変換データに変換し、これらＡ／Ｄ変換データから位相を求める位相変換器と、
前記位相変換器で求めたアナログ位相から回転体の位相・速度を検出し、前記パルス位相と前記アナログ位相との間に位相ずれが発生した時に、このアナログ位相の上位桁を前記パルス位相が存在するパルス象限と前記アナログ位相が存在するアナログ象限が一致するパルス位相に補正する正弦波信号による位相・速度検出回路と、
回転体の速度が予め設定した速度を超えた高速度領域では前記方形波パルスによる位相・速度検出回路の出力を位相・速度検出値とし、回転体の速度が前記設定した速度以下になる低速度領域では前記正弦波信号による位相・速度検出回路の出力を位相・速度検出値とする切替スイッチと、
を備えたことを特徴とする。
【００２１】
（２）前記正弦波信号による位相・速度検出回路は、前記方形波パルスによる前記パルス位相と、前記正弦波信号による前記アナログ位相との間に位相進み／遅れがある場合、前記位相進み／遅れに応じて前記アナログ位相の前記上位桁を正弦波信号の１周期分だけ増減する手段を備えたことを特徴とする。
【発明の効果】
【００２２】
以上のとおり、本発明によれば、回転体が高速回転領域では方形波パルスによる位相・速度検出を行い、低速回転領域では正弦波信号による位相・速度検出を行う切り替え、正弦波信号による位相検出には回転体の１回転以上の位相分を方形波パルスにより設定し、この方形波パルスと正弦波パルスとの間での位相進み／遅れに応じて正弦波信号による位相検出値を１パルス分だけ増減するようにしたため、方形波パルスと正弦波信号による位相・速度検出の切り替えにより広い速度範囲で位相・速度検出の精度を高めることができ、しかも検出回路の信号処理で発生する位相ずれを補償した位相・速度検出ができる。
【発明を実施するための最良の形態】
【００２３】
図１は、本発明の実施形態を示す位相・速度検出装置の構成図であり、基本的には正弦波信号と方形波パルスによる位相・速度検出を切り替える方式とする。
【００２４】
モータ等の回転体に結合される正弦波エンコーダ１は、図６と同様に、回転体の回転速度と位置に応じた周波数と位相差π／２をもつ２つのＡ，Ｂ相正弦波を発生する。コンバレータ２Ａ、２Ｂは、ヒステリシス特性を有して、Ａ，Ｂ相正弦波のゼロクロス点をエッジとする方形波パルスに変換する。
【００２５】
パルスカウンタ・時刻カウンタ３は、コンパレータ２Ａ、２Ｂから出力される方形波パルスのパルス数をパルスカウンタで計数したパルス数、およびパルスエッジを起点とする時刻カウンタの計数でパルス幅に対応するパルス位相を求める。位相・速度検出器４は、パルスカウンタ・時刻カウンタ３で求めるパルス数から回転体の位相・速度を検出する。
【００２６】
ローパスフィルタ５Ａ、５Ｂは、エンコーダ１からのＡ，Ｂ相正弦波に対してノイズカットを行う。これらローパスフィルタ５Ａ、５ＢはＣＲのフィルタでもよいし、ＯＰアンプを用いたフィルタでもよく、十分にノイズがカットできる時定数をもつものを選択する（ただし、速度検出による切替え速度までは影響を及ぼさない値とする）。
【００２７】
Ａ／Ｄ変換器６は、ローパスフィルタ５Ａ、５Ｂを介して入力したＡ，Ｂ相正弦波信号のサンプル値を交互に切り替えてデジタル信号に変換する。位相変換器７は、Ａ／Ｄ変換器６からの位相差π／２をもつ２つのＡ，Ｂ相正弦波データから、位相θ＝ｔａｎ-1（Ｂ／Ａ）を求める。
【００２８】
位相・速度検出器８は、位相変換器７からの位相θからアナログ値による回転体の位相および速度を検出する。このときの位相は、回転体の１回転毎に０°にリセットされることから、パルスカウンタ・時刻カウンタ３で計数するパルス数により上位桁補正（３６０°単位の桁設定）を行うことで、回転数に合わせた回転位置を求める。
【００２９】
切替スイッチ９は、回転体が高速回転時にはパルスによる位相・速度検出器４からの検出値に切り替え、低速回転時にはアナログ値による位相・速度検出器８からの検出値に切り替える。この切り替えは、予め設定する速度を境にして制御される。
【００３０】
以下、本実施形態による特徴的事項を説明する。
【００３１】
（１）ローパスフィルタによる位相ずれ補償
図１の構成において、アナログ検出部分にノイズカット用のローパスフィルタ５Ａ、５Ｂやコンパレータ２Ａ，２Ｂを介挿するため、これらフィルタにより方形波パルスと正弦波パルスとの間に位相ずれが発生するが、この位相ずれによる検出精度への影響を切替スイッチ９による切替えで回避する。
【００３２】
フィルタ５Ａ、５Ｂにより、アナログ値による検出位相に遅れが生じるが、大きな遅れを生じるのは高速回転時のみである。低速回転時では、以下の理由により低速でも高精度なアナログ検出値を使用できる。
【００３３】
（ａ）低速時はローパスフィルタの遅れ時間による位相ずれが小さいため、位相検出精度への影響が小さい。
【００３４】
（ｂ）低速のため、制御周期間に多くパルスが来ることはなく、制御周期間の１パルス以上への拡張は不要。
【００３５】
よって、低速域ではアナログ値による速度検出を用いる。高回転域になると、上記（ａ）及び（ｂ）が問題になるため、パルスによる速度検出に切替える。高回転域ではパルスが十分な個数だけ入ってくるため、パルスによる速度検出の方が安定に検出できる。
【００３６】
上記のように、パルスによる速度検出とアナログによる速度検出を所定の速度で切替えることで、低速でも高速でも精度のよい検出をすることが可能となる。
【００３７】
特に、エレベータやダイナモメータのように低速域での速度制御性能が求められる分野において有効である。
【００３８】
（２）アナログ検出とパルス検出の位相ずれ補償
アナログ値による位相・速度検出において、パルスカウンタ・時刻カウンタ３で計数するパルス数により位相・速度検出器８の上位桁補正を行うことで、なるべく精度のよいアナログ検出値を高い回転数まで安定に得ることができる。
【００３９】
ここで、コンパレータ２Ａ、２Ｂは、正弦波パルスを方形波パルスに変換するため、ゼロクロス付近でのチャタリングを防止するため、通常はヒステリシスコンパレータが用いられる。しかし、ヒステリシスがあると、方形波パルスによる検出位相と、正弦波信号による検出位相との間にずれが生じる。図２の（ａ）はヒステリシスが無い場合のコンパレータの入力正弦波信号と出力パルス信号の関係を示し、図２の（ｂ）はヒステリシスがある場合の関係を示すように、正負のパルスエッジ位置で位相ずれが生じる。
【００４０】
この位相ずれは、位相・速度検出器８での上位桁補正のタイミングのずれとなって現れ、検出位相の精度に影響する。この位相ずれを防止するために、位相・速度検出器８ではずれたパルス位相を用いて、ずれたパルス位相をアナログ位相に一致させることで、アナログ位相の上位桁を補正する。この補正アルゴリズムを以下詳細に説明する。
【００４１】
図３は、位相ずれ発生による検出位相のずれの例を波形で示す。Ａ，Ｂ相の正弦波の位相関係を象限０〜３で表すと図４に示すようになり、このＡ，Ｂ相の正弦波に対してコンパレータ２Ａ，２Ｂによる位相ずれが無ければ方形波パルスは０°、９０°、１８０°２７０°、３６０°にエッジをもつことになる。この位相ずれが無い場合、位相変換器７の出力は、図３に示すように、Ａ相の位相と、アナログ象限（０〜３）の情報を出力し、パルスカウンタ・時刻カウンタ３では、アナログ値による位相・速度検出器８に送るパルス象限とパルス位相の情報を生成する。
【００４２】
ここで、コンパレータ２Ａ，２Ｂにヒステリシスがある場合、図３に示すように、出力にそれぞれ遅れまたは進みの位相ズレが発生すると、カウンタ３の桁出力が位相変換器７のアナログ位相出力に対してｐ（＋）、ｐ（−）だけずれる。この結果、位相・速度検出器８の検出位相は３６０°分だけ低下または上昇する。
【００４３】
このヒステリシスによる位相ずれ補償には、位相・速度検出目的がアナログ検出値を高い回転数まで適用することを目的とするため、位相変換器７の出力になるアナログ位相を基準とし、カウンタ３の出力になるパルスにより検出位相補正を行う。この補正アルゴリズムを説明する。
【００４４】
（Ａ）位相の定義
まず、アナログ象限の定義を図４に示すものとし、パルス象限はパルスエッジにより決められた図３に示すような象限とする。図３ではパルス位相のずれにより、アナログ象限とパルス象限とが一致しない場合が生じている。
【００４５】
図４に示すように、１ｆ（正弦波信号の１周期）のパルス基準で位相１．０を定義し、アナログ位相の３６０°分を位相１．０として、アナログ位相の０〜３６０°を１．０未満で表現する。つまり３６０°＝検出位相１．０とする。例えば、検出位相が４５０°は１．２５（３６０°×１．２５＝４５０°）であると表現する。パルス位相は４ｆ（４つ）のパルスでカウントされ、４ｆの４パルス＝アナログ検出位相１．０とする。また、パルス位相検出時、正転でパルスエッジが発生したか逆転でパルスエッジが発生したかが分かるものとする。
【００４６】
（Ｂ）位相検出方式
検出位相値は、４ｆでカウントされた検出位相を整数部分（０，１，２・・）とし、アナログ検出位相を小数部分として位相を得る。例えば  図３のＰではパルス位相が１でアナログ位相が０．２５であるので検出位相としては１．２５となる。
【００４７】
（Ｃ）補正アルゴリズム
位相ずれは象限０と象限３の境目部分で発生する。原因はパルス位相のずれであるため、象限０と象限３の境目ではアナログ位相を優先する。以下の補正は以下の条件の場合のみ補正し、条件が成立しなくなった場合（例えばパルス象限とアナログ象限が一致した場合）には補正しなくなるものとする。
【００４８】
図３のＡの領域では、パルス象限とアナログ象限があっているため、補正は行わない。
【００４９】
図３のＢの領域では、パルス象限が３で、アナログ象限が０の場合で、正転エッジのためパルス象限の検出位相を＋１補正する。また、パルス象限が３で、アナログ象限が０の場合で、逆転エッジならばパルス象限の検出位相を＋１補正する。
【００５０】
パルス象限が０で、アナログ象限が３の場合で、逆転エッジならばパルス象限の検出位相を−１補正する。また、図３のＣの領域では、パルス象限が０で、アナログ象限が３の場合で、正転エッジならばパルス象限の検出位相を−１補正する。
【００５１】
したがって、アナログ検出とパルス検出の位相誤差が発生した場合でも、象限０と象限３の境目で発生する誤差を補正して高精度なアナログを用いた位相検出ができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態を示す位相・速度検出装置の構成図。
【図２】正弦波信号とパルス信号の位相ずれの例。
【図３】位相ずれ発生による検出位相の波形図。
【図４】Ａ，Ｂ相の正弦波位相と象限０〜３の関係図。
【図５】方形波パルスによる位相・速度検出の説明図。
【図６】正弦波パルスによる位相・速度検出の説明図。
【図７】従来のエンコーダと位相・速度検出回路の構成図。
【符号の説明】
【００５３】
１  正弦波エンコーダ
２Ａ，２Ｂ  コンパレータ
３  パルスカウンタ・時刻カウンタ
４  パルスによる位相・速度検出器
５Ａ，５Ｂ  ローパスフィルタ
６  Ａ／Ｄ変換器
７  位相変換器
８  アナログ値による位相・速度検出器
９  切替スイッチ
【図１】
0004835606.tif 000002
【図２】
0004835606.tif 000003
【図３】
0004835606.tif 000004
【図４】
0004835606.tif 000005
【図５】
0004835606.tif 000006
【図６】
0004835606.tif 000007
【図７】
0004835606.tif 000008