(57)【特許請求の範囲】
【請求項１】
ＯＮ状態において双方向に電流を流すことが可能な双方向性の半導体スイッチング素子であって、高電位側に配設された第１半導体スイッチング素子と、低電位側に配設された第２半導体スイッチング素子との直列接続から成る１対の前記半導体スイッチング素子が各相毎に直流電源に並列に接続され、前記直流電源と負荷間とにおいて電流を流すインバータにおいて、
前記第１半導体スイッチング素子及び前記第２半導体スイッチング素子のそれぞれに対して、並列に接続された第１フライホイールダイオードと第２フライホイールダイオードと、
前記第１半導体スイッチング素子と前記第２半導体スイッチング素子との接続点の電圧を中点電圧として各相毎に測定する中点電圧測定手段と、
各相の電流の向きを、前記直流電源から前記負荷側へ流れる向きを正、前記負荷から前記直流電源側に流れる向きを負として、検出する電流検出手段と、
前記第１半導体スイッチング素子と前記第２半導体スイッチング素子とが両方同時にＯＦＦ状態となるデッドタイムの長さを各相毎に、前記電流の向き及び前記電圧に基づいて適応制御するデッドタイム管理手段と
を有し、
前記デッドタイム管理手段は、
前記電流検出手段により検出された前記電流の向きが正の場合においては、
前記第１半導体スイッチング素子がＯＮ状態で且つ前記第２半導体スイッチング素子がＯＦＦ状態である状態から、前記第２半導体スイッチング素子のＯＦＦ状態を持続した状態で、前記第１半導体スイッチング素子をＯＦＦ状態とするＯＦＦ指令信号を出力した時点から前記中点電圧測定手段により測定された前記中点電圧の降下の変位量が、前記直流電源の電圧の１割以上２割以下の値に至った時点で、前記第２半導体スイッチング素子をＯＮ状態とするＯＮ指令信号を出力し、
前記第１半導体スイッチング素子がＯＦＦ状態で且つ前記第２半導体スイッチング素子がＯＮ状態である状態から、前記第１半導体スイッチング素子のＯＦＦ状態を持続した状態で、前記第２半導体スイッチング素子をＯＦＦ状態とするＯＦＦ指令信号を出力した時点から前記中点電圧測定手段により測定された前記中点電圧の降下の変位量が、前記第２半導体スイッチング素子の導通時の電圧降下量と前記第２フライホイールダイオードのｏｎ電圧との平均値に至った時点で、前記第１半導体スイッチング素子をＯＮ状態とするＯＮ指令信号を出力し、
前記電流検出手段により検出された前記電流の向きが負の場合においては、
前記第１半導体スイッチング素子がＯＮ状態で且つ前記第２半導体スイッチング素子がＯＦＦ状態である状態から、前記第２半導体スイッチング素子のＯＦＦ状態を持続した状態で、前記第１半導体スイッチング素子をＯＦＦ状態とするＯＦＦ指令信号を出力した時点から前記中点電圧測定手段により測定された前記中点電圧の上昇の変位量が、前記第１半導体スイッチング素子の導通時の電圧降下量と前記第１フライホイールダイオードのｏｎ電圧との平均値に至った時点で、前記第２半導体スイッチング素子をＯＮ状態とするＯＮ指令信号を出力し、
前記第１半導体スイッチング素子がＯＦＦ状態で且つ前記第２半導体スイッチング素子がＯＮ状態である状態から、前記第１半導体スイッチング素子のＯＦＦ状態を持続した状態で、前記第２半導体スイッチング素子をＯＦＦ状態とするＯＦＦ指令信号を出力した時点から前記中点電圧測定手段により測定された前記中点電圧の上昇の変位量が、前記直流電源の電圧の１割以上２割以下の値に至った時点で、前記第１半導体スイッチング素子をＯＮ状態とするＯＮ指令信号を出力する
ようにしたことを特徴とするインバータ。
【請求項２】
前記デッドタイム管理手段は、
前記デッドタイムの長さの上限値を規定するための期間計量手段を有する
ことを特徴とする請求項１に記載のインバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータの構成に関し、特に電力損失を低減するための手段に関する。
本発明は、インバータにおける電力損失の低減と、インバータの主回路の構成の小形化に大いに有用なものである。
【背景技術】
【０００２】
例えばユニポーラ型の半導体などから形成される双方向性のスイッチング素子では、そのｏｎ状態の際に、正負両方向に電流を流すことができる。この様な半導体スイッチング素子には、接合型素子の場合のような一定の比較的大きなｏｎ電圧は存在せず、その導通時電圧降下量（ｏｎ電圧）は、比較的小さなｏｎ抵抗と電流との積で決まる。
【０００３】
一方、同じ半導体素材を用いた素子であってもフライホイールダイオードの場合には、これらは一般に、ショットキー接合型、ＰＮ接合型、またはＰＩＮ接合型の何れかのダイオードであるため、それを流れる電流とｏｎ電圧との関係は概ね指数関数的になっている。そして、この指数関数的な特性は、第１次近似としては電流の大小によらず一定のｏｎ電圧があるものと見ても概ね差し支えない。
これに対し、上記の様な双方向性の半導体スイッチング素子の場合には、素子が基本的に抵抗変調型になっているため、これらのスイッチング素子には、上記の接合型素子のような一定のｏｎ電圧は存在せず、したがって上記の様に、その導通時電圧降下（ｏｎ電圧）はｏｎ抵抗と電流との積で決まるのである。
【０００４】
このため、負荷から直流電源に向って流れる電流（以下、これを「回生的電流」と言う）が双方向性スイッチング素子に流れる割合を多くすることにより、回生的電流がｏｎ電圧の高いフライホイールダイオードばかりに流れる場合よりも、電力損失を大幅に低減させることができる。
このように、双方向性スイッチング素子で構成されたインバータには、基本的に回生的電流に起因する電力損失が小さいという特長が見られる。
【非特許文献１】トランジスタ技術、２００４年３月号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、電源短絡状態に起因するシュートスルー電流の発生を防止するために設けられるデッドタイムの期間中においては、高電位側と低電位側の両方のスイッチング素子が同時にｏｆｆ状態になるため、上記の回生的電流はスイッチング素子の側には分流できなくなる。即ち、デッドタイムの期間中においては、回生的電流は専らｏｎ電圧の高いフライホイールダイオードに流れるので、この時には、やはり上記と同様に、回生的電流によるｏｎ損失の問題が現われる。
【０００６】
また、フライホイールダイオードに、上記の回生的電流を流すと、フライホイールダイオードへの印加電圧が順方向から逆方向に反転してから短い時間の間に、逆向きの電流（即ち、周知の逆方向リカバリ電流）が流れる。このフライホイールダイオードに流れる逆方向リカバリ電流は、対を成す他方の半導体スイッチング素子を通じた電源短絡状態を一時的に誘発するため、これによって、大きなスイッチング損失が発生する。
そして、この時、フライホイールダイオードに流れる回生的電流が大きいほど逆方向リカバリ電流も大きくなる。したがって、デッドタイムの短い時間内といえどもフライホイールダイオードに流れる回生的電流が大きいと、それに応じて逆方向リカバリ電流も大きくなるため、無視できない電力損失増加につながる。
【０００７】
また、最近ではインバータに対する高温動作性が強く求められるようになってきており、例えば、ＧａＮ結晶を使った半導体スイッチング素子やＧａＮ結晶を使ったダイオードをインバータの主回路に用いる場合などを考えると、現行の１２０℃前後を大きく上回る高温環境でも動作可能なインバータが想定され得る時代になりつつある。しかしながら、この様な高温指向の回路構成に従うと、フライホイールダイオードに例えばＳｉなどから成る接合型ダイオードを採用していた従来の回路構成に比べて、フライホイールダイオードのｏｎ電圧が著しく高くなってしまう。このため、回生的電流に伴う上記のｏｎ損失の問題は、今後ますます深刻な問題に発展する恐れがある。
【０００８】
本発明は、上記の課題を解決するために成されたものであり、その目的は、双方向性の半導体スイッチング素子を有するインバータにおいて、電力損失を更に低減させることである。
また、本発明のその他の目的は、インバータの小形化と低コスト化である。
【課題を解決するための手段】
【０００９】
上記の課題を解決するためには、以下の手段が有効である。
即ち、本発明の第１の手段は、ＯＮ状態において双方向に電流を流すことが可能な双方向性の半導体スイッチング素子であって、高電位側に配設された第１半導体スイッチング素子と、低電位側に配設された第２半導体スイッチング素子との直列接続から成る１対の半導体スイッチング素子が各相毎に直流電源に並列に接続され、直流電源と負荷間とにおいて電流を流すインバータにおいて、第１半導体スイッチング素子及び第２半導体スイッチング素子のそれぞれに対して、並列に接続された第１フライホイールダイオードと第２フライホイールダイオードと、第１半導体スイッチング素子と第２半導体スイッチング素子との接続点の電圧を中点電圧として各相毎に測定する中点電圧測定手段と、各相の電流の向きを、直流電源から負荷側へ流れる向きを正、負荷から直流電源側に流れる向きを負として、検出する電流検出手段と、第１半導体スイッチング素子と第２半導体スイッチング素子とが両方同時にＯＦＦ状態となるデッドタイムの長さを各相毎に、電流の向き及び電圧に基づいて適応制御するデッドタイム管理手段とを有し、デッドタイム管理手段は、電流検出手段により検出された電流の向きが正の場合においては、第１半導体スイッチング素子がＯＮ状態で且つ第２半導体スイッチング素子がＯＦＦ状態である状態から、第２半導体スイッチング素子のＯＦＦ状態を持続した状態で、第１半導体スイッチング素子をＯＦＦ状態とするＯＦＦ指令信号を出力した時点から中点電圧測定手段により測定された中点電圧の降下の変位量が、直流電源の電圧の１割以上２割以下の値に至った時点で、第２半導体スイッチング素子をＯＮ状態とするＯＮ指令信号を出力し、第１半導体スイッチング素子がＯＦＦ状態で且つ第２半導体スイッチング素子がＯＮ状態である状態から、第１半導体スイッチング素子のＯＦＦ状態を持続した状態で、第２半導体スイッチング素子をＯＦＦ状態とするＯＦＦ指令信号を出力した時点から中点電圧測定手段により測定された中点電圧の降下の変位量が、第２半導体スイッチング素子の導通時の電圧降下量と第２フライホイールダイオードのｏｎ電圧との平均値に至った時点で、第１半導体スイッチング素子をＯＮ状態とするＯＮ指令信号を出力し、電流検出手段により検出された電流の向きが負の場合においては、第１半導体スイッチング素子がＯＮ状態で且つ第２半導体スイッチング素子がＯＦＦ状態である状態から、第２半導体スイッチング素子のＯＦＦ状態を持続した状態で、第１半導体スイッチング素子をＯＦＦ状態とするＯＦＦ指令信号を出力した時点から中点電圧測定手段により測定された中点電圧の上昇の変位量が、第１半導体スイッチング素子の導通時の電圧降下量と第１フライホイールダイオードのｏｎ電圧との平均値に至った時点で、第２半導体スイッチング素子をＯＮ状態とするＯＮ指令信号を出力し、第１半導体スイッチング素子がＯＦＦ状態で且つ第２半導体スイッチング素子がＯＮ状態である状態から、第１半導体スイッチング素子のＯＦＦ状態を持続した状態で、第２半導体スイッチング素子をＯＦＦ状態とするＯＦＦ指令信号を出力した時点から中点電圧測定手段により測定された中点電圧の上昇の変位量が、直流電源の電圧の１割以上２割以下の値に至った時点で、第１半導体スイッチング素子をＯＮ状態とするＯＮ指令信号を出力するようにしたことを特徴とするインバータである。
【００１０】
ただし、上記の相は、何相設けても良い。本発明は、単相または任意相数の複相インバータに適用することができる。また、上記の電流検出手段は、各相の電流の向きが検出可能な手段であればよく、必ずしも電流値を正確に求める手段である必要はない。
また、用いる直流電源の直流電圧は任意でよい。例えばＧａＮなどのワイドバンドギャップの半導体を用いて構成された高耐圧で、ｏｎ抵抗の低い半導体スイッチング素子を使用すれば、本発明に基づいて、数百ボルト程度以上の比較的高い電源電圧のインバータを製造することも十分に可能である。
【００１１】
本発明において、直流電源電圧の１割以上２割以下の値は、用いる半導体スイッチング素子の特性や負荷の特性や電源電圧や或いはインバータの相数などに応じて、最適化することができる。
【００１２】
また、半導体スイッチング素子の導通時の電圧降下量（＞０）とフライホイールダイオードのｏｎ電圧との平均値は、必ずしも正確に求める必要はなく、真の値に対して±３０％程度の誤差を伴っていても良い。この閾値は、用いる半導体スイッチング素子の特性や負荷の特性や電源電圧や或いはインバータの相数などに応じて、最適化することができる。
【００１３】
また、本発明の第２の手段は、上記の第１の手段のデッドタイム管理手段において、デッドタイムの長さの上限値を規定するための期間計量手段を設けることである。
この様な期間計量手段は、例えばコンピュータのタイマや、或いはコンピュータのダイナミックステップカウンタなどを用いて構成することができる。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
【発明の効果】
【００１４】
以上の本発明の手段によって得られる効果は以下の通りである。
即ち、本発明の第１の手段によれば、上記のデッドタイム管理手段の適応制御に基づいて、デッドタイムの期間内であっても、従来構成においては専らフライホイールダイオードを流れていた回生的電流の少なくとも一部を半導体スイッチング素子に流すことができる。また、最良の場合には、デッドタイムの期間内であっても、回生的電流の全てを半導体スイッチング素子に流すことができる。
【００１５】
これらの場合、回生的電流のフライホイールダイオードに流れる分が少なくなる代わりに、その減少分の回生的電流が半導体スイッチング素子に流れるので、半導体スイッチング素子の回生的電流によるｏｎ損失が増加する。しかし、半導体スイッチング素子で発生するｏｎ損失の増加分は、フライホイールダイオードで発生していたｏｎ損失の削減分よりも大幅に小さいので、その結果、インバータの損失を大幅に低減できるようになる。また、適切なデッドタイムの設定により、電源短絡状態に起因するシュートスルー電流の発生も同時に効果的に防止することができる。
【００１６】
また、本発明の第１の手段によれば、フライホイールダイオードを流れる回生的電流が大幅に小さくなるので、フライホイールダイオードへの印加電圧が順方向から逆方向に反転した時にながれる逆方向リカバリ電流の発生も大幅に抑制することができる。このため、本発明の第１の手段によれば、フライホイールダイオードを流れる逆方向リカバリ電流に起因していたスイッチング損失も、確実に削減することができる。
また、本発明の第１の手段によれば、フライホイールダイオードを流れる電流の大幅な削減によって、フライホイールダイオード自体を小形にできるので、これによって、装置の小形化と低コスト化を促進することができる。
【００１７】
また、上記のデッドタイムの長さの管理をより厳密に行えば、フライホイールダイオードを流れる電流をなくしたり、或いはフライホイールダイオード自体を省略したりすることも可能となる。しかし、上記の構成に従えば、各半導体スイッチング素子毎にフライホイールダイオードが具備されるので、その様な厳密な管理が必ずしも必要ではなくなる。このため、上記の構成に従えば、フライホイールダイオード自体を省略する場合に比べて、インバータの使用環境条件を拡げたり、或いは、デッドタイムの長さの判定に用いる電圧閾値等に係わるインバータの設計を更に容易にすることができる。
【００１８】
また、デッドタイムを管理するに際しては、上記の１対の半導体スイッチング素子の両方のＯＦＦ状態がちょうど実現された時点で、それまでＯＦＦ状態であった方の半導体スイッチング素子に対してＯＮ指令信号が出力されることが望ましいが、本発明の第２または第３の手段に従えば、その様な望ましいタイミングで上記のＯＮ指令信号が出力される様に、対応する上記の各閾値をそれぞれ最適に設定することができる。
したがって、本発明の第２または第３の手段によれば、従来よりも電力損失が少なく効率の高いインバータを最適かつ確実に実現することができる。また、上記の閾値が最適化されることにより、半導体スイッチング素子に対する負担を軽減することができる。
【００１９】
また、本発明の第２の手段によれば、ノイズなどによる測定誤差や誤検出があった場合にも、確実にデッドタイムを完了させることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
【実施例１】
【００２１】
図１に本実施例１のインバータ１００の回路図を、また、図２にこのインバータ１００の制御ブロック図を示す。このインバータ１００の主回路１０１を構成する６つの半導体スイッチング素子ＳＷＵＨ，ＳＷＶＨ，ＳＷＷＨ，ＳＷＵＬ，ＳＷＶＬ，ＳＷＷＬは、何れもＧａＮ−ＨＥＭＴ（High Electron Mobility Transistor ）即ち、ＧａＮ系の高電子移動度トランジスタ型のＦＥＴ（電界効果トランジスタ）から構成されており、その被制御電流路が直列に接続された１対の半導体スイッチング素子が、３相モータ１０の各相（Ｕ相、Ｖ相、Ｗ相）毎に具備されている。また、各半導体スイッチング素子ＳＷＵＨ，ＳＷＶＨ，ＳＷＷＨ，ＳＷＵＬ，ＳＷＶＬ，ＳＷＷＬには、それぞれに並列に、フライホイールダイオードＤＵＨ，ＤＶＨ，ＤＷＨ，ＤＵＬ，ＤＶＬ，ＤＷＬが接続されている。
各相の各１対の半導体スイッチング素子の接続点のことを以下、中点と呼び、各相（Ｕ相、Ｖ相、Ｗ相）の各中点の電圧のことを以下、それぞれ中点電圧ＶMU，中点電圧ＶMV，中点電圧ＶMWと呼ぶ。インバータ１００の出力、即ち、３相モータ１０に流れる各相の電流ＩU ，ＩV ，ＩW は、これらの中点電圧の高低を切り替えるタイミングを操作することによって、制御することができる。
【００２２】
なお、インバータ１００と負荷（３相モータ１０）との間には、ローパスフィルタを設けても良い。また、ここでは、インバータ１００のＰＷＭ回路のチョッパ制御における矩形波の周波数は、凡そ数ｋＨｚ〜数十ｋＨｚ程度を想定し、また、負荷に通電すべき交流の周波数は、１０〜２４０Ｈｚ程度を想定している。
【００２３】
各相中点電圧測定部１０２は、上記の中点電圧ＶMU，ＶMV，ＶMWをそれぞれ随時測定する。また、各相電流測定部１０３は、各相の電流ＩU ，ＩV ，ＩW をそれぞれ随時測定する。各相中点電圧高低指令信号発生部１０４は、ＰＷＭ回路から構成されており、各相毎に、上記の中点電圧の指令値をそれぞれ出力する。以下、この指令値のことを高低指令信号Ｓと呼ぶ。
【００２４】
デッドタイム管理部１０５は、本発明の請求項１のデッドタイム管理手段に相当する部分であり、上記の１対の半導体スイッチング素子が両方同時にＯＦＦ状態となるデッドタイムの長さを各相毎に、上記の電流ＩU ，ＩV ，ＩW の向き及び上記の中点電圧ＶMU，ＶMV，ＶMWに基づいて適応制御する。この部分は、ハードウェア（電気回路）で構成しても良いし、コンピュータ上で動作するソフトウェアで構成しても良い。
また、ゲートドライバ１０６は、デッドタイム管理部１０５が発行するコマンド（所定の指令信号）に従って、上記の各半導体スイッチング素子の個々のゲートをＯＮ状態またはＯＦＦ状態に制御する。
【００２５】
以下、図３を用いて、上記のインバータ１００におけるインバータでデッドタイム期間内の回生的電流のできるだけ多くを半導体スイッチング素子側に流す為に行なう半導体スイッチング素子のゲート制御の論理を示す。このゲート制御は、上記の高低指令信号Ｓによって与えられる各中点電圧の操作方向と、各相の負荷電流の方向（正，負）とで４つのケース（表１のケース１〜４）に分けてそれぞれ実行することができる。
【００２６】
なお、表１では、インバータ１００から負荷（３相モータ１０）に向かう方向の電流を正の電流としている。また、以下のゲート制御の論理に関する記述は各相共通であるので、以下、本図３の第１相をＵ相と仮定して説明する。
【表１】
0004786305.tif 000002
【００２７】
（ケース１）
中点電圧操作方向  ：  高⇒低
負荷電流  ：  正
この場合の操作（ゲート制御）は、高電位側の半導体スイッチング素子ＳＷＵＨがＯＮ状態であったものを、低電位側の半導体スイッチング素子ＳＷＵＬがＯＮ状態になるように切り替える操作である。
【００２８】
ここでは、先ず高電位側の半導体スイッチング素子ＳＷＵＨがＯＦＦ状態になるように、ゲートドライバ１０６を介してそのゲート電圧を操作し（：高電位側ＳＷオフ操作ａ１）、同時に中点電圧ＶMUを測定する（：中点電圧低下判定ｂ１）。いわゆるデッドタイムの期間内であっても中点電圧ＶMUの低下が始まれば、高電位側の半導体スイッチング素子ＳＷＵＨのＯＦＦ状態への変化が完了したと見做すことが出来るので、その時点で低電位側の半導体スイッチング素子ＳＷＵＬがＯＮ状態になるように、ゲートドライバ１０６を介してそのゲート電圧を操作する（：低電位側ＳＷオン操作ｅ１）。
【００２９】
この時の中点電圧ＶMUの低下幅の目安としては、電源電圧の約１〜２割程度に設定するのが適当である。こうすることにより、高電位側及び低電位側の半導体スイッチング素子の双方（ＳＷＵＨ，ＳＷＵＬ）が同時にＯＦＦ状態になる時間幅を短縮することができ、かつ、低電位側の半導体スイッチング素子ＳＷＵＬが導通した際には、負荷電流ＩU は低電位側の半導体スイッチング素子ＳＷＵＬを通して負荷（３相モータ１０）に供給される。
【００３０】
そして、この処理方式により、電源短絡状態に起因するシュートスルー電流の発生を防止しつつ、フライホイールダイオードのｏｎ電圧によるｏｎ損失の発生を抑制できる。また、フライホイールダイオードを通る回生的電流が大幅に削減されることにより、ダイオードの印加電圧が順方向から逆方向に反転した時にながれる逆方向リカバリ電流も大幅に少なくなるので、それに起因する電源短絡状態の発生が防止され、その分のスイッチング損失も抑制される。
【００３１】
なお、図３中のデッドタイム期間計量ｃ１，ｃ２，ｃ３，ｃ４は、本発明の期間計量手段を構成するものであり、ノイズなどによる測定誤差や誤検出があった場合にも、この期間計量作用によって確実にデッドタイムを完了させることができる。図３中のＯＲ判定ｄ１，ｄ２，ｄ３，ｄ４は、中点電圧判定処理（ｂ１，ｂ２，ｂ３，ｂ４）またはデッドタイム期間計量（ｃ１，ｃ２，ｃ３，ｃ４）の何れかからのタイミング判定結果を採用する論理演算処理または論理和回路からなる。ただし、一方を採用した時点で、他方は次回の当該プログラム起動時まで無視されるか、または次回の当該プログラム起動時まで動作しなくなる。
【００３２】
（ケース２）
中点電圧操作方向  ：  高⇒低
負荷電流  ：  負
この場合の操作（ゲート制御）も、高電位側の半導体スイッチング素子ＳＷＵＨがＯＮ状態であったものを、低電位側の半導体スイッチング素子ＳＷＵＬがＯＮ状態になるように切り替える操作である。
【００３３】
ここでは、先ず高電位側の半導体スイッチング素子ＳＷＵＨがＯＦＦ状態になるようにゲート電圧を操作し（：高電位側ＳＷオフ操作ａ２）、同時に中点電圧ＶMUを測定する（：中点電圧上昇判定ｂ２）。この場合には負荷電流が負なので高電位側の半導体スイッチング素子ＳＷＵＨに回生的電流が流れていた。そして、この回生的電流が流れていた状態から高電位側の半導体スイッチング素子ＳＷＵＨをＯＦＦ状態にするので、これがＯＦＦ状態にされた時点から中点電圧ＶMUが上昇し始める。それ故、いわゆるデッドタイムの期間内であっても中点電圧ＶMUの上昇が始まれば高電位側の半導体スイッチング素子ＳＷＵＨのＯＦＦ状態への変化が完了したと見做すことが出来る。そして、その上昇が検出された時に、低電位側の半導体スイッチング素子ＳＷＵＬがＯＮ状態になるようにゲート電圧を操作する（：低電位側ＳＷオン操作ｅ２）。
【００３４】
この時の中点電圧ＶMUの上昇幅の目安としては、半導体スイッチング素子ＳＷＵＨの導通時の電圧降下量（＞０）とフライホイールダイオードＤＵＨのｏｎ電圧との平均値程度に設定するのが適当である。こうすることにより、高電位側の半導体スイッチング素子ＳＷＵＨがＯＦＦ状態になった後、短時間内に低電位側の半導体スイッチング素子ＳＷＵＬを導通させることができ、その結果、回生的電流（負の負荷電流）が、低電位側の半導体スイッチング素子ＳＷＵＬを通して、円滑に流れ続けることが出来る。
【００３５】
そして、この処理方式により、電源短絡状態に起因するシュートスルー電流の発生を防止しつつ、フライホイールダイオードのｏｎ電圧によるｏｎ損失の発生を抑制できる。また、フライホイールダイオードを通る回生的電流が大幅に削減されることにより、ダイオードの印加電圧が順方向から逆方向に反転した時に流れる逆方向リカバリ電流も大幅に少なくなるので、それに起因する電源短絡状態の発生が防止され、その分のスイッチング損失も抑制される。
【００３６】
（ケース３）
中点電圧操作方向  ：  低⇒高
負荷電流  ：  正
この場合の操作（ゲート制御）は、低電位側の半導体スイッチング素子ＳＷＵＬがＯＮ状態であったものを、高電位側の半導体スイッチング素子ＳＷＵＨがＯＮ状態になるように切り替える操作である。
【００３７】
ここでは、先ず低電位側の半導体スイッチング素子ＳＷＵＬがＯＦＦ状態になるようにゲート電圧を操作し（：低電位側ＳＷオフ操作ａ３）、同時に中点電圧ＶMUを測定する（：中点電圧下降判定ｂ３）。この場合には負荷電流ＩU が正なので低電位側の半導体スイッチング素子ＳＷＵＬに回生的電流（ＩU ）が流れていた。回生的電流が流れていた状態から低電位側の半導体スイッチング素子ＳＷＵＬをＯＦＦ状態にするので、中点電圧ＶMUが下降する。このため、いわゆるデッドタイムの期間内であっても中点電圧ＶMUの下降が始まれば低電位側の半導体スイッチング素子ＳＷＵＬのＯＦＦ状態への変化が完了したと見做すことが出来る。そこで、この中点電圧ＶMUの下降が始まった時点で、高電位側の半導体スイッチング素子ＳＷＵＨがＯＮ状態になるように、ゲートドライバ１０６を介してゲート電圧を操作する（：高電位側ＳＷオン操作ｅ３）。
【００３８】
中点電圧ＶMUの低下幅の目安としては、半導体スイッチング素子ＳＷＵＬの導通時の電圧降下量（＞０）とフライホイールダイオードＤＵＬのｏｎ電圧との平均値程度に設定するのが適当である。こうすることにより、低電位側の半導体スイッチング素子ＳＷＵＬがＯＦＦ状態になってから短い時間内に高電位側の半導体スイッチング素子ＳＷＵＨが導通し、負荷電流ＩU は高電位側の半導体スイッチング素子ＳＷＵＨを通して負荷に対して円滑に供給される。
【００３９】
そして、この処理方式により、電源短絡状態に起因するシュートスルー電流の発生を防止しつつ、フライホイールダイオードのｏｎ電圧によるｏｎ損失の発生を抑制できる。また、フライホイールダイオードを通る回生的電流が大幅に削減されることにより、ダイオードの印加電圧が順方向から逆方向に反転した時にながれる逆方向リカバリ電流も大幅に少なくなるので、それに起因する電源短絡状態の発生が防止され、その分のスイッチング損失も抑制される。
【００４０】
（ケース４）
中点電圧操作方向  ：  低⇒高
負荷電流  ：  負
この場合の操作（ゲート制御）も、低電位側の半導体スイッチング素子ＳＷＵＬがＯＮ状態であったものを、高電位側の半導体スイッチング素子ＳＷＵＨがＯＮ状態になるように切り替える操作である。
【００４１】
ここでは、先ず低電位側の半導体スイッチング素子ＳＷＵＬがＯＦＦ状態になるようにゲート電圧を操作し（：低電位側ＳＷオフ操作ａ４）、同時に中点電圧ＶMUを測定する（：中点電圧上昇判定ｂ４）。いわゆるデッドタイムの期間内であっても中点電圧ＶMUの上昇が始まれば  低電位側の半導体スイッチング素子ＳＷＵＬのＯＦＦ状態への変化が完了したと見做すことが出来るので、その時、高電位側の半導体スイッチング素子ＳＷＵＨがＯＮ状態になるように、ゲートドライバ１０６を介してゲート電圧を操作する（：高電位側ＳＷオン操作ｅ４）。
【００４２】
中点電圧ＶMUの上昇の目安としては、電源電圧の約１〜２割程度に設定するのが適当である。こうすることにより、低電位側の半導体スイッチング素子ＳＷＵＬがＯＦＦ状態になってから短時間内に高電位側の半導体スイッチング素子ＳＷＵＨが導通し、回生的電流ＩU は高電位側の半導体スイッチング素子ＳＷＵＨを通して、円滑に流れ続けることが出来る。
【００４３】
そして、この処理方式により、電源短絡状態に起因するシュートスルー電流の発生を防止しつつ、フライホイールダイオードのｏｎ電圧によるｏｎ損失の発生を抑制できる。また、フライホイールダイオードを通る回生的電流が大幅に削減されることにより、ダイオードの印加電圧が順方向から逆方向に反転した時にながれる逆方向リカバリ電流も大幅に少なくなるので、それに起因する電源短絡状態の発生が防止され、その分のスイッチング損失も抑制される。
【００４４】
以上のゲート制御の論理（ゲート操作）を具体的に実行するための制御手順を図４に例示する。なお、以上のゲート制御の論理に関する記述は各相共通であるので、以下でも、図３の第１相をＵ相と仮定して説明する。
図４のプログラム２００は、図３のデッドタイム管理部１０５の第１相分の処理を実行するためのものである。ここでは、前述の高低指令信号Ｓを以下の２ビットの信号で定義する。
（高低指令信号Ｓ）
Ｓ  ＝  ００  ：  高⇒低（ＳＷＵＨがＯＮ状態であったものを、
ＳＷＵＬがＯＮ状態になるように切り替える操作指令）
Ｓ  ＝  １０  ：  低⇒高（ＳＷＵＬがＯＮ状態であったものを、
ＳＷＵＨがＯＮ状態になるように切り替える操作指令）
【００４５】
プログラム２００は、これらの切り替え操作が必要になった時点で、前述の各相中点電圧高低指令信号発生部１０４から起動される。その時、まず、最初のステップ２１０では、Ｕ相における現在の電流ＩU を各相電流測定部１０３から入力する。次に、ステップ２２０では、その電流ＩU の向きを判定し、ＩU ＜０ならばステップ２２５へ、そうでなければステップ２３０へ処理を移す。
【００４６】
ステップ２２５では、以下の様に定義される論理和演算用の２ビットのマスクパターンｍｐと、上記の高低指令信号Ｓとの論理和を各ビット対応に演算して、その結果を変数Ｋに格納する。この変数Ｋは、プログラム２００の作業領域の一つとして使用する２ビットの変数である。
（マスクパターン）
ｍｐ  ：  ０１
この結果、表１に示した様に変数Ｋには、上記のケース１〜４の各場合毎に、次の内容が格納される。そして、以上の処理（ステップ２１０〜２２５）によって、図３のケース分け部１０５０を実現することができる。
（１）ケース１の場合  ：  Ｋ＝０
（２）ケース２の場合  ：  Ｋ＝１
（３）ケース３の場合  ：  Ｋ＝２
（４）ケース４の場合  ：  Ｋ＝３
【００４７】
ステップ２３０では、各相中点電圧測定部１０２から中点電圧ＶMUを入力し、次のステップ２３５では、その値を変数Ｖ0 に退避する。ステップ２４０では、タイマーから現在時刻ｔを読み取りその値を変数Ｔ0 に退避する。これらの退避処理（ステップ２３０〜２４０）は、デッドタイム期間の開始時点におけるその初期状態を記憶しておくためのものであり、これらの退避処理によって、図３の「初期状態保存」ｉ１，ｉ２，ｉ３，ｉ４の各制御処理を同時に実現することができる。
【００４８】
次に、ステップ２４５では、以下の表２に示す内容に従って、指令ＡＵ（Ｋ）を実行する。この指令ＡＵ（Ｋ）（０≦Ｋ≦３）は、所定の記憶領域上に配列の形式で記憶されているもので、そこには、上記の変数Ｋに対応する所定の各処理を示す各指令コード（格納コード）がそれぞれ保持されている。これにより、例えば、Ｋ＝０の場合には、指令コードＡＵ（０）が選択されて、半導体スイッチング素子ＳＷＵＨをＯＦＦ状態にする操作が、ゲートドライバ１０６を介して実行される。
なお、この処理は、図３の「オフ操作」ａ１，ａ２，ａ３，ａ４の各制御処理に相当している。
【表２】
0004786305.tif 000003
【００４９】
次に、ステップ２５０では、各相中点電圧測定部１０２から中点電圧ＶMUを入力する。そして、ステップ２５５では、次式（１）に示す判定処理１を行い、この関係が成り立てばステップ２６５へ、そうでなければステップ２６０へ処理を移す。
（判定処理１）
｜ＶMU−Ｖ0 ｜＞Ｄ（Ｋ）                                            …（１）
ただし、ここで、閾値Ｄ（Ｋ）は、所定の記憶領域に配列の形式で以下の様に定義しておくものとする。
（配列Ｄ（Ｋ）の定義）
Ｄ（０）＝α    （αは、電源電圧の１５％の値）
Ｄ（１）＝β    （βは、ＳＷＵＨの導通時の電圧降下量（＞０）と
ＤＵＨのｏｎ電圧との平均値）
Ｄ（２）＝β
Ｄ（３）＝α
なお、この処理（ステップ２５０〜２５５）は、図３の中点電圧に関する判定処理ｂ１，ｂ２，ｂ３，ｂ４に相当している。言い換えれば、この様な配列の定義によって、本発明の第１の電圧昇降判定手段と第２の電圧昇降判定手段とが、ステップ２５５によって同時に実現されている。
【００５０】
次に、ステップ２６０では、次式（２）に示す判定処理２を行い、この関係が成り立てばステップ２６５へ、そうでなければステップ２５０へ処理を移す。
（判定処理２）
ｔ−Ｔ0 ＞ΔＴ                                                      …（２）
ただし、ここで、ΔＴはデッドタイムの長さの上限値を規定する閾値であり、例えば約３μ〜５μｓｅｃ程度で良い。また、例えば上記の閾値Ｄ（Ｋ）などと同様にして、各ケース毎にそれぞれ個別に定義しても良い。
なお、本発明の期間計量手段に相当する図３のデッドタイム期間計量ｃ１，ｃ２，ｃ３，ｃ４は、上記のステップ２４０とステップ２６０によって構成されており、デッドタイムの長さの上限値を規定する図３のＯＲ判定ｄ１，ｄ２，ｄ３，ｄ４は、ステップ２５５とステップ２６０との組み合わせによって実現されている。
【００５１】
最後に、ステップ２６５では、上記の表２に示す内容に従って、指令ＢＵ（Ｋ）を実行する。この指令ＢＵ（Ｋ）（０≦Ｋ≦３）は、所定の記憶領域上に配列の形式で記憶されているもので、そこには、上記の変数Ｋに対応する所定の各処理を示す各指令コード（格納コード）がそれぞれ保持されている。これにより、例えば、Ｋ＝０の場合には、指令コードＢＵ（０）が選択されて、半導体スイッチング素子ＳＷＵＬをＯＮ状態にする操作が、ゲートドライバ１０６を介して実行される。
なお、この処理は、図３のオフ操作ｅ１，ｅ２，ｅ３，ｅ４に相当している。
【００５２】
以上の制御手順に従えば、前述のゲート制御の論理（ゲート操作）を具体的に実行することができる。また、以上の制御手順は各相共通であるので、その他の相についても上記の第１相（Ｕ相）と同様に制御することができる。そして、これらの制御により、電源短絡状態に起因するシュートスルー電流の発生を防止しつつ、フライホイールダイオードのｏｎ電圧によるｏｎ損失の発生を抑制できる。また、フライホイールダイオードを通る回生的電流が大幅に削減されることにより、ダイオードの印加電圧が順方向から逆方向に反転した時にながれる逆方向リカバリ電流も大幅に少なくなるので、それに起因する電源短絡状態の発生が防止され、その分のスイッチング損失も抑制される。
【００５３】
また、インバータの主要構成となる双方向性の半導体スイッチング素子として、ワイドバンドギャップ半導体により構成された高耐圧でｏｎ抵抗の低い半導体スイッチング素子を用いれば、数百ボルト程度以上の比較的高い電源電圧のインバータを低損失で実現することも可能となる。また、出力の相数は、主回路１０１の構成に応じて任意に増減させることもできる。また、先にも言及した様に、これらの制御処理は、勿論ハードウェアで実現しても良い。
【００５４】
〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
（変形例１）
例えば、上記の実施例１では、主回路に用いる各半導体スイッチング素子には、浮遊ダイオードが寄生していないが、用いる半導体スイッチング素子には、故意に設けられる通常のフライホイールダイオードと略同等の作用を奏する浮遊ダイオードが寄生していても良い。
【００５５】
図５に本変形例１のインバータ２００の回路図を示す。このインバータ２００は、本発明を上記の実施例１と同様にして、２相交流出力のインバータを構成したものであるが、その半導体スイッチング素子ＳＷＤＨには、意図せずとも元々浮遊ダイオードＤＤＨが寄生している。そして、この浮遊ダイオードＤＤＨが、このインバータ２００においては結果として、実施例１のインバータ１００におけるフライホイールダイオードＤＵＨと略同等の作用を奏する。また、その他の浮遊ダイオードＤＤＬ，ＤＱＨ，ＤＱＬについても同様の作用を奏する。
例えばこの様な半導体スイッチング素子を使用したインバータにおいても、本発明に基づいて上記の実施例１と略同等の作用・効果を得ることができる。
【産業上の利用可能性】
【００５６】
本発明のインバータでは、その主回路用として双方向性の半導体スイッチング素子を用いるが、本発明の損失低減技術は、電源電圧の高低に関わらず有効な技術である。即ち、本発明は、数十ボルト程度の比較的低い電源電圧のインバータのみに限定的に適用すべきものではなく、本発明は、そうした低い電源電圧のインバータから数百ボルト程度以上の比較的高い電源電圧のインバータの損失低減にも好適である。
【図面の簡単な説明】
【００５７】
【図１】実施例１のインバータ１００の回路図
【図２】実施例１のインバータ１００の制御ブロック図
【図３】デッドタイム管理部１０５の制御ブロック図
【図４】デッドタイム管理部１０５の制御手順を例示するフローチャート
【図５】変形例１のインバータ２００の回路図
【符号の説明】
【００５８】
１００  ：  インバータ
１０１  ：  主回路
１０２  ：  各相中点電圧測定部
１０３  ：  各相電流測定部
１０４  ：  各相中点電圧高低指令信号発生部
１０５  ：  デッドタイム管理部
１０６  ：  ゲートドライバ
【図１】
0004786305.tif 000004
【図２】
0004786305.tif 000005
【図３】
0004786305.tif 000006
【図４】
0004786305.tif 000007
【図５】
0004786305.tif 000008