(57)【特許請求の範囲】
【請求項１】
ＬＳＩチップと、該ＬＳＩチップを搭載するインタポーザと、前記ＬＳＩチップに接続される抵抗およびキャパシタとを有する電子部品を、与えられた動作周波数および寄生インダクタンスに対して設計する設計方法であって、
前記抵抗と前記キャパシタとが、前記インタポーザ外に外付けされ、前記ＬＳＩチップと前記インタポーザとが、ワイヤボンディング接続される構造を有する比較電子部品を仮想し、該比較電子部品により生じる比較共振周波数および比較寄生インダクタンスを算出する第１のステップと、
前記第１のステップにて算出した前記比較共振周波数よりも前記動作周波数を低くするときには、前記インタポーザに前記抵抗を内蔵することを決定し、前記第１のステップにて算出した前記比較共振周波数よりも前記動作周波数を低くしないときには、前記インタポーザに前記抵抗を内蔵しないことを決定するステップと、
前記寄生インダクタンスを、前記第１のステップにて算出した前記比較寄生インダクタンスの３分の１未満とするときには、前記インタポーザに前記キャパシタを内蔵することを決定し、前記寄生インダクタンスを、前記第１のステップにて算出した前記比較寄生インダクタンスの３分の１未満としないときには、前記インタポーザに前記キャパシタを内蔵しないことを決定するステップと、を有することを特徴とする電子部品の設計方法。
【請求項２】
請求項１に記載の電子部品の設計方法において、
前記抵抗または前記キャパシタが前記インタポーザに内蔵されたときに、前記ＬＳＩチップと前記インタポーザとをフリップチップバンプによりフリップチップ接続することを決定するステップをさらに有する電子部品の設計方法。
【請求項３】
請求項１に記載の電子部品の設計方法において、
前記第１のステップにて算出した前記比較共振周波数よりも前記動作周波数が高くするときには、前記インタポーザ外に前記抵抗を外付けすることを決定するステップをさらに有する電子部品の設計方法。
【請求項４】
請求項１に記載の電子部品の設計方法において、
前記寄生インダクタンスを、前記第１のステップにて算出した前記比較寄生インダクタンスの３分の１以上とするときには、前記インタポーザ外に前記キャパシタを外付けすることを決定するステップをさらに有する電子部品の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、大規模集積化された電子部品に係り、特に部品内蔵インタポーザの設計方法に関する。
【背景技術】
【０００２】
従来、デジタルカメラやモバイル機器などの種々の電子機器に大規模集積化された電子部品が用いられている。
【０００３】
このような電子部品を設計するときの手順について、図１３のフローチャートにより説明する。
【０００４】
図示したように、所望の電子回路を実現するための設計が行われ、回路図の作成が行われる（ステップ８１０）。
【０００５】
次に、この作成された回路図にしたがって、ＬＳＩ（Large Scale Integration：大規模集積化）設計が行われる（ステップ８２０）。
【０００６】
次に、ＬＳＩチップを搭載するインタポーザの設計が行われ（ステップ８３０）、ＬＳＩチップおよびインタポーザを収納するパッケージ配置設計が行われ（ステップ８４２）、受動部品配置設計が行われ（ステップ８４４）た後、ＬＳＩチップおよびインターポーザなどを搭載するプリント配線基板を設計するパターン配線設計が行われ（ステップ８４６）、これらの設計結果に基づくシミュレーションを行い（ステップ８５０）、各部品の実装が行われ（ステップ８６０）、実現した電子部品の実測検証が行われる（ステップ８７０）。
【０００７】
通常、ＬＳＩチップを動作させる際に必要な部品は、ＬＳＩチップの外部に配置されることになるが、これらの外部配置部品のための配線長が長くなり、この長い配線のために外部配置した抵抗には浮遊容量および寄生インダクタンスが発生し、外部配置したキャパシタには寄生インダクタンスが発生してしまう。
【０００８】
したがって、このようにして設計された電子部品は、設計値と実測値が異なり、性能が十分発揮されない、あるいは動作しないことがある。
【０００９】
そのため、ステップ８３０に立ち戻る必要があり、設計に時間とコストがかかるという問題がある。
【００１０】
配線長を短くする方法としては、部品をプリント配線基板やインタポーザに内蔵することが提案されている（特許文献１）。
【００１１】
また、バイパスキャパシタおよびデカップリングキャパシタを使用した電力分配システムの設計と検証が提案されている（非特許文献１）。
【特許文献１】特開２００３−１１５５６１号公報  （第８頁、図３）
【非特許文献１】マーク・アレクサンダー（Ｍａｒｋ  Ａｌｅｘａｎｄｅｒ）、“電力分配システム（ＰＤＳ）のデザイン：バイパスキャパシタおよびデカップリングキャパシタの使用”、[online]、２００２年８月８日、ザイリンクス、ｐ２１式５、［平成１７年７月７日検索］、インタネット＜ＵＲＬ：http://www.xilinx.co.jp/xapp/j#xapp623.pdf＞
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、この特許文献１に開示された内蔵部品を用いて設計を行うとしても、すべての部品が内蔵必須とは限らず、またインタポーザのスペースや構造の制約によって、内蔵できる部品の数にも限度があるので、部品内蔵の可否およびその優先順位の判断が必要である。
【００１３】
そのため、プリント配線基板上のすべての部品について判断を行い、必要な部品だけ内蔵すればよいが、その明確な手続きは存在しないという問題があった。
【００１４】
そこで本発明の目的は、ＬＳＩチップに接続されるすべての抵抗の浮遊容量および寄生インダクタンス、およびキャパシタの寄生インダクタンスの大きさからインタポーザに内蔵する必要性をフローチャートに従って逐次判定し、設計誤差を低減することと、判定の結果によって一意的に実装構造を決める方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の第１の発明は、ＬＳＩチップと、該ＬＳＩチップを搭載するインタポーザと、前記ＬＳＩチップに接続される抵抗およびキャパシタとを有する電子部品を、与えられた動作周波数および寄生インダクタンスに対して設計する設計方法であって、
前記抵抗と前記キャパシタとが、前記インタポーザ外に外付けされ、前記ＬＳＩチップと前記インタポーザとが、ワイヤボンディング接続される構造を有する比較電子部品を仮想し、該比較電子部品により生じる比較共振周波数および比較寄生インダクタンスを算出する第１のステップと、
前記第１のステップにて算出した前記比較共振周波数よりも前記動作周波数を低くするときには、前記インタポーザに前記抵抗を内蔵することを決定し、前記第１のステップにて算出した前記比較共振周波数よりも前記動作周波数を低くしないときには、前記インタポーザに前記抵抗を内蔵しないことを決定するステップと、
前記寄生インダクタンスを、前記第１のステップにて算出した前記比較寄生インダクタンスの３分の１未満とするときには、前記インタポーザに前記キャパシタを内蔵することを決定し、前記寄生インダクタンスを、前記第１のステップにて算出した前記比較寄生インダクタンスの３分の１未満としないときには、前記インタポーザに前記キャパシタを内蔵しないことを決定するステップと、を有する電子部品の設計方法である。
【００１６】
第２の発明は、第１の発明に記載の電子部品の設計方法において、
前記抵抗または前記キャパシタが前記インタポーザに内蔵されたときに、前記ＬＳＩチップと前記インタポーザとをフリップチップバンプによりフリップチップ接続することを決定するステップをさらに有する方法である。
【００１７】
第３の発明は、第１の発明に記載の電子部品の設計方法において、
前記第１のステップにて算出した前記比較共振周波数よりも前記動作周波数が高くするときには、前記インタポーザ外に前記抵抗を外付けすることを決定するステップをさらに有する方法である。
【００１８】
第４の発明は、第１の発明に記載の電子部品の設計方法において、
前記寄生インダクタンスを、前記第１のステップにて算出した前記比較寄生インダクタンスの３分の１以上とするときには、前記インタポーザ外に前記キャパシタを外付けすることを決定するステップをさらに有する方法である。
【００２２】
本電子部品は、大規模集積化された回路を構成するＬＳＩチップが、インタポーザに搭載され、ＬＳＩチップに接続される抵抗およびキャパシタが、必要な場合にインターポーザに内蔵され、ＬＳＩチップとインターポーザとがフリップチップ接続される。
【００２３】
抵抗が接続される場合は、抵抗およびその抵抗配線により生じる浮遊容量と寄生インダクタンスにより、固有の共振周波数を生じるが、この共振周波数が電子部品の使用する動作周波数よりも低い場合、電子部品はこの抵抗およびその抵抗配線の共振周波数により誤動作する。
【００２４】
この誤動作を防ぐためには、固有の共振周波数を電子部品の動作周波数よりも高くして、動作周波数への影響を回避するとよい。
【００２５】
このため、ＬＳＩチップに接続される抵抗の配置は、電子部品外に外付けされるよりも電子部品の内にあり、この抵抗を接続するための配線は、短い方がよい。
【００２６】
本電子部品は、これを実現するため抵抗をインターポーザ内に内蔵し、ＬＳＩチップとインターポーザとをフリップチップ接続する構造をとる。
【００２７】
また、キャパシタが接続された状態では、キャパシタおよびそのキャパシタ配線により固有の寄生インダクタンスを生じるが、この寄生インダクタンスが比較寄生インダクタンスの３分の１以上である場合、電子部品はこの寄生インダクタンスによる影響を受けたり、誤動作する。
【００２８】
これらの影響および誤動作を防ぐためには、生じる固有の寄生インダクタンスを比較寄生インダクタンスの３分の１未満にして、回避するとよい。
【００２９】
このため、ＬＳＩチップに接続されるキャパシタの配置は、電子部品外に外付けされるよりも電子部品の内にあり、このキャパシタを接続するための配線は、短い方がよい。
【００３０】
本電子部品は、これを実現するためキャパシタをインターポーザ内に内蔵し、ＬＳＩチップとインターポーザとをフリップチップ接続する構造をとる。
【００３１】
このような構造を決定することによれば、抵抗、キャパシタなどの受動部品を、必要な場合にインターポーザに内蔵し、誤動作のない電子部品ができるので、電子部品の信頼性を向上させることができる。
【発明の効果】
【００３２】
本発明によれば、抵抗、キャパシタをインタポーザに内蔵するか否かをフローチャートに従って逐次判定することによって、一意的に電子部品の実装構造を決める方法を得られる。
【発明を実施するための最良の形態】
【００３３】
本発明を実施するための最良の形態について図面を参照して詳細に説明する。
【００３４】
図１は、本実施形態の部品内蔵インタポーザを用いた電子部品が、プリント配線基板上に接続された状態を示す断面図である。
【００３５】
図示したように、本実施形態の電子部品は、ＬＳＩチップ２００と、抵抗、キャパシタなどの受動部品を内蔵しＬＳＩチップ２００を搭載するインターポーザ２０１とが、フィリップチップバンプ２０３を介してフリップチップ接続され、構成されている。
【００３６】
インターポーザ２０１には、ＬＳＩチップ２００を動作させるためにＬＳＩチップ２００に接続される１以上のインタポーザ内蔵抵抗２０と、ＬＳＩチップ２００を動作させるためにＬＳＩチップ２００に接続される１以上の内蔵のキャパシタ（図１には図示しない）とが、インターポーザ２０１の表面または内部に形成されている。
【００３７】
このインタポーザ内蔵抵抗２０の両端に、配線のためのインタポーザ内伝送路２０１１、２０１２が、インターポーザ２０１の表面または内部に形成されている。
【００３８】
インタポーザ内蔵抵抗２０は、チップ部品またはインターポーザ２０１に形成される薄膜部品の構造をとる抵抗体であるとよく、ＬＳＩチップ２００の近くに実装されることが望ましい。
【００３９】
このインタポーザ内蔵抵抗２０のインタポーザへの内蔵とフリップチップ接続により、本電子部品の抵抗の共振周波数は、抵抗とキャパシタとがインタポーザ外に外付けされＬＳＩチップとインタポーザとがワイヤボンディング接続された構造を有する比較電子部品の抵抗の共振周波数である比較共振周波数よりも高くなる。この結果、本電子部品の抵抗の共振周波数は、本電子部品の動作周波数よりも高くなる。
【００４０】
また、キャパシタのインタポーザへの内蔵とフリップチップ接続により、本電子部品のキャパシタの寄生インダクタンスは、比較電子部品の比較寄生インダクタンスの３分の１未満となる。
【００４１】
インタポーザ内蔵抵抗２０の一端は、フリップチップバンプ２０３１およびインタポーザ内伝送路２０１１を介してＬＳＩチップ２００の一端に接続されており、インタポーザ内蔵抵抗２０の他端は、フリップチップバンプ２０３２およびインタポーザ内伝送路２０１２を介してＬＳＩチップ２００の他端に接続されている。
【００４２】
このようにして形成された電子部品は、電気・電子回路が実装されたプリント配線基板２０２の上に搭載され、半田ボール２０６を介して接続される。
【００４３】
図２は、本実施形態の電子部品の設計手順の概要を示すフローチャートである。
【００４４】
この電子部品の設計に当たっては、電子部品の使用される動作周波数および電子部品のＬＳＩチップ２００に接続されるキャパシタおよびこのキャパシタの配線の有する寄生インダクタンスがあらかじめ仕様として与えられている。
【００４５】
図示したように、所望の電子回路を実現するための回路図の作成が行われる（ステップ６１０）。次に、この作成された回路図にしたがって、ＬＳＩ設計が行われる（ステップ６２０）。
【００４６】
ＬＳＩ設計の後、受動部品の配置仮決定が行われ（ステップ６３２）、この受動部品の配置仮決定後に、受動部品配置方法が決定（ステップ６３４）され、インタポーザの設計・パッケージ配置設計・ＬＳＩ受動部品配置設計が行われる（ステップ６３６）。
【００４７】
なお、ステップ６３２における部品配置仮決定では、すべての受動部品（抵抗、キャパシタ）はインタポーザ２０１外に外付けされ、ＬＳＩチップ２００とインタポーザ２０１とはワイヤボンディング接続された仮想の比較電子部品となっており、これを基準構造とする。
【００４８】
これらのステップ６３６までの設計が終わると、これらの設計情報に基づいて、パターン配線設計が行われ（ステップ６３８）て、その後設計の確認を行う実測検証が行われる（ステップ６４０）。
【００４９】
実測検証の結果、設計通りの動作をすることが確認された場合は、ステップ６４０の下方のＯＫの流れを辿り、設計は完了する。
【００５０】
実測検証の結果、設計通りの動作をしないことが確認された場合は、ステップ６４０の右方のＮＧの流れを辿り、再度ステップ６３２からの設計が行われる。
【００５１】
次に、図２に示した部品配置構造決定（ステップ６３２〜ステップ６３８）の詳細手順を、図３に示す。
【００５２】
図示したように、まず部品配置構造決定が終了しているか否かを判断する終了判断が行われる（ステップ１３１）。終了と判断された場合には、ステップ１３１の右方のＹＥＳの流れを辿り、終了する。
【００５３】
部品配置構造決定が終了していないと判断された場合には、ステップ１３１の下方のＮＯの流れを辿り、実装する予定のすべての受動部品について、抵抗かキャパシタかを判定する（ステップ１３２）。
【００５４】
実装する受動部品が抵抗の場合は、ステップ１３２の下方の抵抗の流れを辿り、この抵抗および抵抗の配線により生じる共振周波数ｆｏを算出する（ステップ１３３）。
【００５５】
これは、電子部品に実装される受動部品が抵抗の場合に、既に述べたように寄生インダクタンスと浮遊容量が発生することの影響で、これらを含むインピーダンスによる固有の周波数特性ｆｏが生じるためである。
【００５６】
図４は、この抵抗の寄生インダクタンスと浮遊容量とによる共振周波数の影響を測定する比較電子部品の概要を示す。
【００５７】
図示したように、比較電子部品は、ＬＳＩチップ２００と、ＬＳＩチップを搭載するインターポーザ２０１とが、ボンディングワイヤ２０４ａ、２０４ｂによりワイヤボンディング接続されている。
【００５８】
この比較電子部品は、プリント配線基板２０２に搭載され、この電子部品とプリント配線基板２０２とは、はんだボール２０６ａ、２０６ｂによって接続されている。
【００５９】
プリント配線基板２０２には、ＬＳＩチップ２００を動作させるための外付けチップ抵抗２２が搭載されており、この外付けチップ抵抗２２を配線するために、プリント配線基板２０２上の外付けチップ抵抗２２の両端に、プリント配線基板内伝送路２０７ａ、２０７ｂが形成されている。
【００６０】
インタポーザ２０１には、配線のためのインタポーザ内伝送路２０５ａ、２０５ｂがインターポーザ２０１の表面または内部に形成されている。
【００６１】
外付けチップ抵抗２２の一端は、プリント配線基板内伝送路２０７ａ、はんだボール２０６ａ、インタポーザ内伝送路２０５ａおよびボンディングワイヤ２０４ａを介してＬＳＩチップ２００の一端に接続されている。
【００６２】
同様に、外付けチップ抵抗２２の他端は、プリント配線基板内伝送路２０７ｂ、はんだボール２０６ｂ、インタポーザ内伝送路２０５ｂおよびボンディングワイヤ２０４ｂを介してＬＳＩチップ２００の他端に接続されている。
【００６３】
このようにして、比較電子部品に外付けされた形成された外付けチップ抵抗２２による比較共振周波数ｆｅを測定する。
【００６４】
また、インタポーザ２０１に抵抗を内蔵して、フリップチップ接続する場合には、図１に示したような構成により、共振周波数ｆｉの測定を同様に行う。
【００６５】
抵抗および抵抗に接続された配線の有する浮遊容量および寄生インダクタンスにより、抵抗に生じる周波数特性を図５に示す。
【００６６】
図の横軸は周波数を示し、縦軸は抵抗および抵抗の配線の有するインピーダンスを示す。
【００６７】
抵抗をインタポーザ２０１に内蔵する場合と、抵抗をインタポーザ２０１外に外付けする場合とでは、周波数特性が異なることが分かっている。図中の実線７０１はインタポーザ２０１外に外付けされる抵抗の周波数特性を示し、破線７０２はインタポーザ２０１に内蔵される抵抗の周波数特性を示す。
【００６８】
図示したように、外付けされた抵抗２２では実線７０１に共振周波数ｆｅが存在し、内蔵された抵抗では破線７０２に共振周波数ｆｉが存在する。
【００６９】
電子部品内のインタポーザ２０１の種々の構造において、これらの共振周波数ｆｅ、ｆｉが、この電子部品を使用したい動作周波数の範囲内に存在する場合には、電子部品の誤動作の原因となる。
【００７０】
この誤動作を防ぐためには、抵抗に生じる共振周波数ｆｅ、ｆｉを、電子部品の動作周波数よりも高くする必要がある。
【００７１】
ここで、本電子部品の抵抗の寄生インダクタンスをＬｒｓ、浮遊容量をＣｒｓとすると、この抵抗による共振周波数ｆｏは（１）式に示すようになる。
【００７２】
ｆｏ＝１／２π・（Ｌｒｓ・Ｃｒｓ）1/2        ・・・・・・（１）
したがって、（１）式より分かるように、寄生インダクタンスＬｒｓと浮遊容量Ｃｒｓとの共振周波数ｆｏを電子部品の動作周波数ｆｄよりも高くする必要があるときは、寄生インダクタンスＬｒｓまたは浮遊容量Ｃｒｓの少なくともどちらか一方を減少させればよい。
【００７３】
この共振周波数ｆｏを高くする電子部品の構造として、ＬＳＩチップ２００とインタポーザ２０１がフリップチップ接続され、抵抗が外付けされている構造でも効果はあるが、ＬＳＩチップ２００とインタポーザ２０１がフリップチップ接続され、抵抗がインタポーザ２０１に内蔵されている構造を選択することが好ましい。
【００７４】
このようにして抵抗の共振周波数ｆｏを算出した後、電子部品の動作周波数ｆｄとの比較が行われる（ステップ１３４）。
【００７５】
これは、すなわち抵抗および抵抗の配線の共振周波数ｆｏを電子部品の動作周波数ｆｄよりも高くする必要があるか否かを判定していることと同等である。
【００７６】
共振周波数ｆｏを電子部品の動作周波数ｆｄよりも高くする必要があるｆｏ＞ｆｄの場合には、ステップ１３４の右方のＹＥＳの流れを辿り、抵抗はインタポーザ２０１に内蔵された上、ＬＳＩチップ２００とインタポーザ２０１とはフリップチップ接続され（ステップ１３７）、この時点で判定を終了する。
【００７７】
このようにフリップチップ接続されたインタポーザの構造の例を、図６に示す。
【００７８】
図６は、既に図１で説明した構造と同様の抵抗部品配置および配線となっており、インターポーザ２０１にインタポーザ内蔵抵抗２０が内蔵されていることで、インタポーザ内蔵抵抗２０の共振周波数ｆｏは、電子部品の動作周波数ｆｄよりも高くなっている。
【００７９】
以下の説明において、インタポーザ２０１とプリント配線基板２０２は、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）接続されているものとする。
【００８０】
また、以下の説明において、全構造に共通して、インタポーザ２０１に設けられるインタポーザ内伝送路、およびプリント配線基板内２０２に設けられるプリント配線基板内伝送路、プリント配線基板内グランドは、必要に応じて多層構造を有し、ビアまたはスルーホールで層間接続されているとよく、また各々の伝送路が同一の層のみに存在してもよい。
【００８１】
抵抗の共振周波数ｆｏと電子部品の動作周波数ｆｄとの比較が行われた結果ｆｏ＞ｆｄを満たさなくてよい場合には、ＬＳＩチップ２００とインタポーザ２０１とは、フリップチップ接続を用いてもよく、ワイヤボンディング接続を用いてもよく、この２つの接続が候補になる。
【００８２】
そこで、抵抗の共振周波数ｆｏと電子部品の動作周波数ｆｄとの比較が行われた結果ｆｏ＞ｆｄを満たさなくてよい場合には、ステップ１３４の下方のＮＯの流れを辿り、ワイヤボンディング接続を使用するか否かの判定を行う（ステップ１３５）。
【００８３】
ワイヤボンディング接続を使用しないと判定された場合には、ステップ１３５の右方のＮＯの流れを辿り、抵抗はインタポーザ２０１外に外付けされた上、ＬＳＩチップ２００とインタポーザ２０１とはフリップチップ接続され（ステップ１３８）、ステップ１３１の終了判断が行われる。
【００８４】
ステップ１３８によりこのフリップチップ接続が用いられた場合は、図７に示すように、外付けチップ抵抗２２がプリント配線基板２０２上に実装された構造となっている。
【００８５】
図示したように、インタポーザ２０１には、配線のためのインタポーザ内伝送路２０１３、２０１４がインターポーザ２０１の表面または内部に形成されており、プリント配線基板２０２には、配線のためのプリント配線基板内伝送路２０２１、２０２２がプリント配線基板２０２の表面または内部に形成されている。
【００８６】
外付けチップ抵抗２２の一端は、プリント配線基板内伝送路２０２１、はんだボール２０６１、インタポーザ内伝送路２０１３、およびフリップチップバンプ２０３１を介してＬＳＩチップ２００の一端に接続されている。同様に、外付けチップ抵抗２２の他端は、プリント配線基板内伝送路２０２２、はんだボール２０６２、インタポーザ内伝送路２０１４、およびフリップチップバンプ２０３２を介してＬＳＩチップ２００の一端に接続されている。
【００８７】
次に、ワイヤボンディング接続を用いる場合には、ステップ１３５の下方のＹＥＳの流れを辿り、前回までの判定でフリップチップ接続が使用されていないかを調べる（ステップ１３６）。
【００８８】
フリップチップ接続が１回でも使用された判定が既にある場合には、フリップチップ接続なしの判定結果は、Ｎｏでありステップ１３６の右方の流れを辿り、抵抗はプリント配線基板２０２上に外付けされた上、ＬＳＩチップ２００とインタポーザ２０１とはフリップチップ接続される（ステップ１３８）。
【００８９】
前回までの判定で、フリップチップ接続が使用された判定がない場合には、フリップチップ接続なしの判定結果は、ＹＥＳでありステップ１３６の下方の流れを辿り、抵抗はインタポーザ２０１外に外付けされた上、ＬＳＩチップ２００とインタポーザ２０１とはワイヤボンディング接続される（ステップ１３９）。
【００９０】
この外付け抵抗がワイヤボンディング接続された場合は、図８に示すように、外付けチップ抵抗２２がプリント配線基板２０２上に実装され、ＬＳＩチップ２００とインタポーザ２０１がボンディングワイヤ２０４１、２０４２によりワイヤボンディング接続された構造となっている（ステップ１３９）。
【００９１】
図示したように、インタポーザ２０１には、配線のためのインタポーザ内伝送路２０１５、２０１６がインターポーザ２０１の表面または内部に形成されており、プリント配線基板２０２には、配線のためのプリント配線基板内伝送路２０２１、２０２２がプリント配線基板２０２の表面または内部に形成されている。
【００９２】
外付けチップ抵抗２２の一端は、プリント配線基板内伝送路２０２１、はんだボール２０６１、インタポーザ内伝送路２０１５、およびボンディングワイヤ２０４１を介してＬＳＩチップ２００の一端に接続されている。同様に、外付けチップ抵抗２２の他端は、プリント配線基板内伝送路２０２２、はんだボール２０６２、インタポーザ内伝送路２０１６、およびボンディングワイヤ２０４２を介してＬＳＩチップ２００の一端に接続されている。
【００９３】
この後、ステップ１３１の終了判断が行われる。
【００９４】
このように、本実施形態において、抵抗の共振周波数を高くする必要ない場合は、ＬＳＩチップ２００とインタポーザ２０１との接続は、フリップチップ接続とワイヤボンディング接続のいずれかを選択することができる。
【００９５】
実装する受動部品がキャパシタの場合は、ステップ１３２の左方のキャパシタの流れを辿り、キャパシタの有する寄生インダクタンスＬｃｓを算出する（ステップ１４３）。
【００９６】
これは、電子部品に実装される受動部品がキャパシタの場合に、既に述べたように長い配線のためにキャパシタの配線上に寄生インダクタンスＬｃｓが発生し、この寄生インダクタンスＬｃｓのために電子部品が誤動作することがあり、この誤動作を回避するためである。
【００９７】
電子部品内のキャパシタの配線長と、このキャパシタの配線長に対応して発生する寄生インダクタンスとの関係を図９に示す。
【００９８】
図の横軸は配線長を示し、縦軸は寄生インダクタンスを示す。
【００９９】
キャパシタをインタポーザに内蔵する場合と、キャパシタをインタポーザ外に外付けする場合とでは、発生する寄生インダクタンスが異なることが分かっている。
【０１００】
また、キャパシタをインタポーザ外に外付けする場合にも、ＬＳＩチップ２００とインタポーザ２０１とがフリップチップ接続された場合と、ＬＳＩチップ２００とインタポーザ２０１とがワイヤボンディング接続された場合とでは、発生する寄生インダクタンスが異なることが分かっている。
【０１０１】
図中の実線７０３はインタポーザ外にキャパシタが外付けされ、ワイヤボンディング接続がなされた電子部品の寄生インダクタンスの特性を示し、破線７０４はインタポーザ外にキャパシタが外付けされ、フリップチップ接続がなされた電子部品の寄生インダクタンス特性を示し、一点鎖線７０５はインタポーザにキャパシタが内蔵され、フリップチップ接続がなされた電子部品の寄生インダクタンス特性を示す。
【０１０２】
なお、通常キャパシタに接続される配線はキャパシタの一端の配線とキャパシタの他端の配線との２本があるため、寄生インダクタンスも２本分のインダクタンスになる。
【０１０３】
図中では、この両端の配線がほぼ対称で２本の配線がほぼ同じ長さとした場合で、左下を起点Ｐｓ１、Ｐｓ２、ｐｓ３にして、折り返し点Ｐ５、Ｐ１５、Ｐ３５までがキャパシタの一端に関する寄生インダクタンスの合計であり、折り返し点Ｐ５、Ｐ１５、Ｐ３５から左上端の終点Ｐｅ１、Ｐｅ２、ｐｅ３までがキャパシタの他端に関する寄生インダクタンスの合計をあらわす。
【０１０４】
すなわち、左上端の終点Ｐｅ１、Ｐｅ２、ｐｅ３がＬＳＩチップから見たキャパシタの両端に関する寄生インダクタンスの合計になる。また、折り返し点Ｐ５、Ｐ１５、Ｐ３５がキャパシタの実装位置を示している。
【０１０５】
図中の不連続な位置は、左から順にＬＳＩチップ２００とインタポーザ２０１の接続による寄生インダクタンスの増加分を示す増加Ｐ１、Ｐ８、Ｐ１１、Ｐ１８、Ｐ３１、Ｐ３８、インタポーザ２０１内の層間接続による寄生インダクタンスの増加分を示す増加Ｐ２、Ｐ７、Ｐ１２、Ｐ１７、インタポーザ２０１とプリント配線基板２０２の接続による寄生インダクタンスの増加分を示す増加Ｐ３、Ｐ６、Ｐ１３、Ｐ１６である。
【０１０６】
この不連続な増加の位置の数に着目すると、実線７０３よりＬＳＩチップに接続されるすべてのキャパシタがインタポーザ外に外付けされ、ＬＳＩチップとインタポーザがワイヤボンディング接続される構造では不連続点がキャパシタの一端で位置Ｐ１〜Ｐ３の３箇所であり、両端で合計６箇所となる。
これに対し、一点鎖線７０５より、ＬＳＩチップ２００とインタポーザ２０１がフリップチップ接続され、キャパシタが内蔵されている構造では不連続な位置の数はキャパシタの一端でＰ３１の１箇所、両端で合計２箇所となる。
【０１０７】
ここで、インタポーザ内伝送路２０５ａおよび２０５ｂのスルーホールおよびビア等による層間接続は、非特許文献１に示される式によって求まる。また、ボンディングワイヤの寄生インダクタンスは一般的に概ね１〜２ｎＦである。
【０１０８】
ＬＳＩチップ２００とインタポーザ２０１とがフリップチップ接続されている場合は、インタポーザ内の層間接続と同様に見なして非特許文献１の式を用いる。
【０１０９】
少なくとも、ワイヤボンディング接続の方がフリップチップ接続よりも発生する寄生インダクタンスは大きいことが分かっているので、ＬＳＩチップ２００とインタポーザ２０１がフリップチップ接続され、キャパシタが内蔵されている構造の寄生インダクタンスの合計は、ＬＳＩチップ２００とインタポーザ２０１がワイヤボンディング接続され、キャパシタが外付けされている構造の比較寄生インダクタンスの合計と比較すると、３分の１未満となる。
【０１１０】
ここで、ＬＳＩチップ２００とインタポーザ２０１がワイヤボンディング接続され、キャパシタが外付けされている構造の寄生インダクタンスの合計を、比較寄生インダクタンスＬｆと称する。
【０１１１】
そこで、このように対象となる受動部品がキャパシタの場合で、寄生インダクタンスＬｃｓを基準の比較寄生インダクタンスＬｆの３分の１未満にする必要があるときは、ＬＳＩチップ２００とインタポーザ２０１とはフリップチップ接続され、キャパシタはインタポーザ２０１に内蔵される構造が選択されるとよい。
【０１１２】
キャパシタの実装により発生する寄生インダクタンスを基準の比較寄生インダクタンスＬｆの３分の１未満にする必要があるか否かの判定を行う（ステップ１４４）。
【０１１３】
基準の比較寄生インダクタンスＬｆの３分の１未満にする必要がある場合は、ステップ１４４の左方のＹＥＳの流れを辿り、キャパシタはインタポーザ２０１に内蔵された上、ＬＳＩチップ２００とインタポーザ２０１とはフリップチップ接続され（ステップ１４７）、この時点で判定を終了する。
【０１１４】
このように、キャパシタがインタポーザ２０１に内蔵され、ＬＳＩチップ２００とインタポーザ２０１とが、フリップチップ接続された構造の例を、図１０に示す。
【０１１５】
インターポーザ２０１には、ＬＳＩチップ２００を動作させるためのインタポーザ内蔵キャパシタ２１がインターポーザ２０１の表面または内部に形成されており、このインタポーザ内蔵キャパシタ２１の両端に、配線のためのインタポーザ内伝送路２０１７、２０１８がインターポーザ２０１の表面または内部に形成されている。また、プリント配線基板２０２には、プリント配線基板内グランド２０２５が、プリント配線基板２０２の表面または内部に形成されている。
【０１１６】
インタポーザ内蔵キャパシタ２１の一端は、フリップチップバンプ２０３１およびインタポーザ内伝送路２０１７を介してＬＳＩチップ２００の一端に接続されており、インタポーザ内蔵キャパシタ２１の他端は、インタポーザ内伝送路２０１８、はんだボール２０６２を介してプリント配線基板内グランド２０２５に接続されている。
【０１１７】
インタポーザ内蔵キャパシタ２１は、チップ部品またはインターポーザ２０１に形成される薄膜部品の構造をとるとよく、ＬＳＩチップ２００の近くに実装されることが望ましい。
【０１１８】
基準の比較寄生インダクタンスＬｆの３分の１未満にする必要がない場合には、ＬＳＩチップ２００とインタポーザ２０１との接続は、フリップチップ接続を用いてもよく、ワイヤボンディング接続を用いてもよく、この２つの接続が候補になる。
【０１１９】
そこで、基準の比較寄生インダクタンスＬｆの３分の１未満にする必要がない場合には、ステップ１４４の下方のＮＯの流れを辿り、ワイヤボンディング接続を使用するか否かの判定を行う（ステップ１４５）。
【０１２０】
ワイヤボンディング接続を使用しないと判定された場合には、ステップ１４５の左方のＮＯの流れを辿り、キャパシタはインタポーザ２０１外に外付けされた上、ＬＳＩチップ２００とインタポーザ２０１とはフリップチップ接続され（ステップ１４８）、ステップ１３１の終了判断が行われる。
【０１２１】
このフリップチップ接続が用いられた場合は、図１１に示すように、外付けチップキャパシタ２３がプリント配線基板２０２上に実装された構造となっている。
【０１２２】
図示したように、インタポーザ２０１には、配線のためのインタポーザ内伝送路２０１９がインターポーザ２０１の表面または内部に形成されており、プリント配線基板２０２には、配線のためのプリント配線基板内伝送路２０２４、プリント配線基板内グランド２０２５が、プリント配線基板２０２の表面または内部に形成されている。
【０１２３】
外付けチップキャパシタ２３の一端は、プリント配線基板内伝送路２０２４、はんだボール２０６１、インタポーザ内伝送路２０１９、およびフリップチップバンプ２０３１を介してＬＳＩチップ２００の一端に接続されている。
【０１２４】
外付けチップキャパシタ２３の他端は、プリント配線基板内グランド２０２５に接続されている。
【０１２５】
本実施の形態において、キャパシタ２３はチップ部品であるとよく、プリント配線基板２０２上のインターポーザ２０１の近くに配置して実装されるとよい。
【０１２６】
ワイヤボンディング接続を用いる場合には、ステップ１４５の下方のＹＥＳの流れを辿り、前回までの判定でフリップチップ接続が使用されていないかを調べる（ステップ１４６）。
【０１２７】
フリップチップ接続が１回でも使用された判定が既にある場合には、フリップチップ接続なしの判定結果は、Ｎｏでありステップ１４６の左方の流れを辿り、キャパシタはインタポーザ２０１外のプリント配線基板２０２上に外付けされた上、ＬＳＩチップ２００とインタポーザ２０１とはフリップチップ接続される（ステップ１４８）。
【０１２８】
前回までの判定で、フリップチップ接続が使用された判定がない場合には、フリップチップ接続なしの判定結果は、ＹＥＳでありステップ１４６の下方の流れを辿り、キャパシタはインタポーザ２０１外のプリント配線基板２０２上に外付けされた上、ＬＳＩチップ２００とインタポーザ２０１とはワイヤボンディング接続される（ステップ１４９）。
【０１２９】
また、ステップ１４６において、キャパシタの寄生インダクタンスが基準の比較寄生インダクタンスＬｆの半分以上でよいときも、ステップ１４６の下方の流れを辿り、キャパシタはインタポーザ２０１外のプリント配線基板２０２上に外付けされた上、ＬＳＩチップ２００とインタポーザ２０１とはワイヤボンディング接続される。
【０１３０】
このワイヤボンディング接続された場合は、図１２に示すように、外付けチップキャパシタ２３がプリント配線基板２０２上に外付けされ、ＬＳＩチップ２００とインタポーザ２０１がワイヤボンディング接続された構造となっている。
【０１３１】
図示したように、インタポーザ２０１には、配線のためのインタポーザ内伝送路２０１０がインターポーザ２０１の表面または内部に形成されており、プリント配線基板２０２には、配線のためのプリント配線基板内伝送路２０２４、プリント配線基板内グランド２０２５がプリント配線基板２０２の表面または内部に形成されている。
【０１３２】
外付けチップキャパシタ２３の一端は、プリント配線基板内伝送路２０２４、はんだボール２０６１、インタポーザ内伝送路２０１０、およびボンディングワイヤ２０４３を介してＬＳＩチップ２００の一端に接続されている。外付けチップキャパシタ２３の他端は、プリント配線基板内グランド２０２５に接続されており、ＬＳＩチップ２００の他端は、ボンディングワイヤ２０４３を介してインタポーザ２０１に接続されている。
【０１３３】
本実施の形態において、キャパシタ２３はチップ部品であるとよく、プリント配線基板２０２上のインターポーザ２０１の近くに配置して実装されるとよい。
【０１３４】
この後、ステップ１３１の終了判断が行われる。
【０１３５】
以上のようにして、ＬＳＩチップに接続されるすべての抵抗およびキャパシタを、図３に示すフローチャートにしたがって逐次判定し、すべての判定が終了した時点で実装構造が一意的に決定でき、例えばデジタルカメラやモバイル機器用の半導体素子用のインタポーザの設計の際に有効である。
【０１３６】
以上説明したように、本発明によれば次に示すような優れた効果を得られる。
（１）本発明により、部品のインタポーザ内蔵の必要性の有無によって判定していくことで、複数候補のある構造が一意的に決定できる。
（２）本発明により、浮遊容量および寄生インダクタンスを低減することで、実測時に誤動作しにくくなることである。
（３）本発明により、浮遊容量または寄生インダクタンスが少ないという電気特性に優れる部品内蔵インタポーザ構造の必要の可否をすべての抵抗およびキャパシタについて判定することで、最適な実装構造の選択と設計誤差を低減できる。
【図面の簡単な説明】
【０１３７】
【図１】本実施形態の部品内蔵インタポーザを用いた電子部品が、プリント配線基板上に接続された状態を示す断面図である。
【図２】本実施形態の部品内蔵インタポーザを有する電子部品の設計方法の概要手順を示すフローチャートである。
【図３】本実施形態の電子部品の構造決定の詳細手順を示すフローチャートである。
【図４】ＬＳＩ補償用抵抗に付加する最小の浮遊容量を見積もるための、抵抗外付けＬＳＩワイヤボンディング接続構造の斜視図である。
【図５】電子部品に実装された抵抗の有する浮遊容量と寄生インダクタンスとにより生じる周波数を示す周波数特性図である。
【図６】抵抗をインタポーザに内蔵された本実施形態の電子部品が、プリント配線基板上に接続され、ＬＳＩチップとインタポーザとがフリップチップ接続された状態を示す断面図である。
【図７】抵抗をインタポーザ外に外付けされた電子部品が、プリント配線基板上に接続され、ＬＳＩチップとインタポーザとがフリップチップ接続された状態を示す断面図である。
【図８】抵抗をインタポーザ外に外付けされた電子部品が、プリント配線基板上に接続され、ＬＳＩチップとインタポーザとがワイヤボンディング接続された状態を示す断面図である。
【図９】電子部品内の配線長と、この配線長に対応して発生する寄生インダクタンスとの関係をに示す特性図である。
【図１０】キャパシタがインタポーザに内蔵された本実施形態の電子部品が、プリント配線基板上に接続された状態を示す断面図である。
【図１１】キャパシタをインタポーザ外に外付けされた電子部品が、プリント配線基板上に接続された状態を示す断面図である。
【図１２】キャパシタをインタポーザ外に外付けされた電子部品が、プリント配線基板上に接続され、ＬＳＩチップとインタポーザとがワイヤボンディング接続された状態を示す断面図である。
【図１３】従来の電子部品の設計方法を示すフローチャートである。
【符号の説明】
【０１３８】
２０    インタポーザ内蔵抵抗
２１    インタポーザ内蔵キャパシタ
２２    外付けチップ抵抗
２３    外付けチップキャパシタ
２００    ＬＳＩチップ
２０１    インタポーザ
２０２    プリント配線基板
２０３    フリップチップバンプ
２０４ａ、２０４ｂ    ボンディングワイヤ
２０５ａ、２０５ｂ    インタポーザ内伝送路
２０６    はんだボール
２０６ａ、２０６ｂ    はんだボール
２０７ａ、２０７ｂ    プリント配線基板内伝送路
２０１０〜２０１９    インタポーザ内伝送路
２０２１〜２０２４    プリント配線基板内伝送路
２０２５    プリント配線基板内グランド
２０３１    フリップチップバンプ（はんだボール）
２０３２    フリップチップバンプ（はんだボール）
２０４１〜２０４３    ボンディングワイヤ
２０６１    はんだボール
２０６２    はんだボール
【図１】
0004654853.tif 000002
【図２】
0004654853.tif 000003
【図３】
0004654853.tif 000004
【図４】
0004654853.tif 000005
【図５】
0004654853.tif 000006
【図６】
0004654853.tif 000007
【図７】
0004654853.tif 000008
【図８】
0004654853.tif 000009
【図９】
0004654853.tif 000010
【図１０】
0004654853.tif 000011
【図１１】
0004654853.tif 000012
【図１２】
0004654853.tif 000013
【図１３】
0004654853.tif 000014