(57)【特許請求の範囲】
【請求項１】
出力部に逆導電型の２つのスイッチングトランジスタを有するチャージポンプを用いてなり、
起動時に前記２つのスイッチングトランジスタに対する制御パルス電圧をクランプする第１のクランプ回路と、
起動プロセス終了時に前記２つのスイッチングトランジスタを通して出力される出力電圧に基づいて前記制御パルス電圧を回路電源電位にクランプする第２のクランプ回路とを備え、
前記第１のクランプ回路は、
スイッチングパルスを発生するスイッチングパルス発生源のスイッチングパルス出力端子に一端が接続され、前記２つのスイッチングトランジスタの各ゲートに他端が接続されたコンデンサと、
前記コンデンサの他端と負側あるいは正側の回路電源との間に接続されたダイオードとを有し、
前記第２のクランプ回路は、
前記コンデンサの他端と負側あるいは正側の回路電源との間に接続されたＭＯＳトランジスタと、
前記出力電圧の電圧値に基づいてクランプ用パルスを発生し、当該クランプ用パルスを前記ＭＯＳトランジスタのゲートに与えるクランプ用パルス発生手段とを有する
電源電圧変換回路。
【請求項２】
前記２つのスイッチングトランジスタおよび前記ＭＯＳトランジスタは薄膜トランジスタである
請求項１記載の電源電圧変換回路。
【請求項３】
前記クランプ用パルス発生手段は、
クランプ用パルスを発生するクランプ用パルス発生源と、
正側あるいは負側の回路電源電位と前記出力電圧とを正負側回路電源とし、前記クランプ用パルス発生源で発生されるクランプ用パルスをレベルシフトして前記ＭＯＳトランジスタのゲートに与えるレベルシフト回路とからなる
請求項１または請求項２記載の電源電圧変換回路。
【請求項４】
出力部に逆導電型の２つのスイッチングトランジスタを有するチャージポンプを用いてなり、
スイッチングパルスを発生するスイッチングパルス発生源のスイッチングパルス出力端子に一端が接続され、前記２つのスイッチングトランジスタの各ゲートに他端が接続されたコンデンサ、および、
前記コンデンサの他端と負側あるいは正側の回路電源との間に接続されたダイオードを有し、
前記２つのスイッチングトランジスタに対する制御パルス電圧をクランプする第１のクランプ回路と、
前記コンデンサの他端と負側あるいは正側の回路電源との間に接続されたＭＯＳトランジスタ、および、
前記出力電圧の電圧値を用いてクランプ用パルスを発生し、当該クランプ用パルスを前記ＭＯＳトランジスタのゲートに与えるクランプ用パルス発生手段を有し、
前記２つのスイッチングトランジスタを通して出力される出力電圧に基づいて前記制御パルス電圧を回路電源電位にクランプする第２のクランプ回路と
を備えた電源電圧変換回路の制御に当って、
先ず起動時に前記第１のクランプ回路により前記２つのスイッチングトランジスタに対する制御パルス電圧をダイオードクランプし、
次いで、起動プロセス終了時に前記第２のクランプ回路により前記２つのスイッチングトランジスタを通して出力される出力電圧の電圧値に基づいて前記制御パルス電圧を回路電源電位にクランプする
電源電圧変換回路の制御方法。
【請求項５】
電気光学素子を有する画素がマトリクス状に配置されてなる表示エリア部と、
前記表示エリア部の各画素を行単位で選択する垂直駆動回路と、
前記垂直駆動回路によって選択された行の各画素に対して画像信号を供給する水平駆動回路と、
単一の直流電圧を電圧値の異なる複数種類の直流電圧に変換して前記垂直駆動回路および前記水平駆動回路に与える電源電圧変換回路とを具備し、
前記電源電圧変換回路は、
出力部に逆導電型の２つのスイッチングトランジスタを有するチャージポンプを用いてなり、
起動時に前記２つのスイッチングトランジスタに対する制御パルス電圧をクランプする第１のクランプ回路と、
起動プロセス終了時に前記２つのスイッチングトランジスタを通して出力される出力電圧に基づいて前記制御パルス電圧を回路電源電位にクランプする第２のクランプ回路とを備え、
前記第１のクランプ回路は、
スイッチングパルスを発生するスイッチングパルス発生源のスイッチングパルス出力端子に一端が接続され、前記２つのスイッチングトランジスタの各ゲートに他端が接続されたコンデンサと、
前記コンデンサの他端と負側あるいは正側の回路電源との間に接続されたダイオードとを有し、
前記第２のクランプ回路は、
前記コンデンサの他端と負側あるいは正側の回路電源との間に接続されたＭＯＳトランジスタと、
前記出力電圧の電圧値に基づいてクランプ用パルスを発生し、当該クランプ用パルスを前記ＭＯＳトランジスタのゲートに与えるクランプ用パルス発生手段とを有する
表示装置。
【請求項６】
前記クランプ用パルス発生手段は、
クランプ用パルスを発生するクランプ用パルス発生源と、
正側あるいは負側の回路電源電位と前記出力電圧とを正負側回路電源とし、前記クランプ用パルス発生源で発生されるクランプ用パルスをレベルシフトして前記ＭＯＳトランジスタのゲートに与えるレベルシフト回路とからなる
請求項５記載の表示装置。
【請求項７】
前記電源電圧変換回路は、前記表示エリア部と同一基板上に一体的に形成される
請求項５または請求項６記載の表示装置。
【請求項８】
前記表示エリア部の各画素において、前記電気光学素子を駆動する能動素子が薄膜トランジスタからなり、
前記電源電圧変換回路は、前記２つのスイッチングトランジスタおよび前記第２のクランプ回路が薄膜トランジスタを用いて前記表示エリア部と同一基板上に同一プロセスにて作成され、残りの回路がシリコンチップで形成される
請求項５乃至請求項７のいずれか１項記載の表示装置。
【請求項９】
前記電気光学素子が液晶セルである
請求項５乃至請求項８のいずれか１項記載の表示装置。
【請求項１０】
前記電気光学素子がエレクトロルミネッセンス素子である
請求項５乃至請求項８のいずれか１項に記載の表示装置。
【請求項１１】
表示部として、
出力部に逆導電型の２つのスイッチングトランジスタを有するチャージポンプを用いてなり、
前記２つのスイッチングトランジスタに対する制御パルス電圧をクランプする第１のクランプ回路と、
前記２つのスイッチングトランジスタを通して出力される出力電圧に基づいて前記制御パルス電圧を回路電源電位にクランプする第２のクランプ回路とを備え、
前記第１のクランプ回路は、
スイッチングパルスを発生するスイッチングパルス発生源のスイッチングパルス出力端子に一端が接続され、前記２つのスイッチングトランジスタの各ゲートに他端が接続されたコンデンサと、
前記コンデンサの他端と負側あるいは正側の回路電源との間に接続されたダイオードとを有し、
前記第２のクランプ回路は、
前記コンデンサの他端と負側あるいは正側の回路電源との間に接続されたＭＯＳトランジスタと、
前記出力電圧の電圧値に基づいてクランプ用パルスを発生し、当該クランプ用パルスを前記ＭＯＳトランジスタのゲートに与えるクランプ用パルス発生手段とを有する
電源電圧変換回路を有する表示装置を用いた
携帯端末。
【請求項１２】
前記電源電圧変換回路は、前記表示部の表示エリア部と同一基板上に一体的に形成される
請求項１１記載の携帯端末。
【請求項１３】
前記表示装置が液晶表示装置である
請求項１１または請求項１２記載の携帯端末。
【請求項１４】
前記表示装置がエレクトロルミネッセンス表示装置である
請求項１１または請求項１２記載の携帯端末。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末に関し、特にチャージポンプを用いた電源電圧変換回路およびその制御方法、ならびに当該電源電圧変換回路を搭載した表示装置およびこの表示装置を備えた携帯端末に関する。
【０００２】
【従来の技術】
近年、携帯電話機やＰＤＡ(Personal Digital Assistants)などの携帯端末の普及がめざましい。これら携帯端末の急速な普及の要因の一つとして、その出力表示部として搭載されている液晶表示装置が挙げられる。その理由は、液晶表示装置が原理的に駆動するための電力を要しない特性を持ち、低消費電力の表示デバイスであるためである。
【０００３】
携帯端末では、電源として単一電源電圧のバッテリが用いられる。一方、液晶表示装置において、マトリクス状に配された画素を駆動する水平駆動回路では、ロジック部とアナログ部とで異なる直流電圧が用いられ、また画素に情報を書き込む垂直駆動回路では、水平駆動回路側よりも絶対値の大きい直流電圧が用いられることになる。したがって、携帯端末に搭載される液晶表示装置には、単一の直流電圧を電圧値の異なる複数種類の直流電圧に変換する電源電圧変換回路、いわゆるＤＣ−ＤＣコンバータ（以下、ＤＤコンバータと記す）が用いられる。
【０００４】
従来、液晶表示装置におけるＤＤコンバータには、インダクタＬを用いたものが一般的に使用されてきたが、近年の携帯端末の低消費電力化、小型化に伴ってチャージポンプ型のものも多く使用されるようになってきている。チャージポンプ型ＤＤコンバータは、電流容量が比較的少ないものの、外付け部品としてインダクタＬを使わなくて済むため携帯端末の小型化に寄与できるという利点を持っている。
【０００５】
図１１に、従来例１に係るチャージポンプ型ＤＤコンバータの構成を示す。同図において、（Ａ）は負電圧発生タイプを、（Ｂ）は昇圧タイプをそれぞれ示しており、基本的な構成は同じである。
【０００６】
図１１（Ａ）において、単一の直流電圧ＶＣＣを与える電源とグランド（ＧＮＤ）との間には、ＰchＭＯＳトランジスタＱｐ１０１とＮchＭＯＳトランジスタＱｎ１０１とが直列に接続され、かつ各ゲートが共通に接続されてＣＭＯＳインバータ１０１を構成している。このＣＭＯＳインバータ１０１のゲート共通接続点には、パルス発生源１０２から所定の周波数のスイッチングパルスが印加される。
【０００７】
ＣＭＯＳインバータ１０１のドレイン共通接続点（ノードＡ）には、コンデンサＣ１０１の一端が接続されている。コンデンサＣ１０１の他端には、ダイオードＤ１０１のアノードおよびダイオードＤ１０２のカソードがそれぞれ接続されている。ダイオードＤ１０１のカソードは接地されている。ダイオードＤ１０２のアノードとグランドとの間には負荷コンデンサＣ１０２が接続されている。
【０００８】
上記構成の負電圧発生タイプのＤＤコンバータにおいては、原理的に、電源電圧ＶＣＣの−１倍、即ち負の直流電圧−ＶＣＣが負荷コンデンサＣ１０２の両端間に導出されることになる。一方、図１１（Ｂ）に示す昇圧タイプのＤＤコンバータにおいては、ダイオードＤ１０１がコンデンサＣ１０１の他端と電源（ＶＣＣ）との間に接続されている点が図１１（Ａ）の回路と相違するのみであり、原理的に、電源電圧ＶＣＣの２倍、即ち直流電圧２×ＶＣＣが負荷コンデンサＣ１０２の両端間に導出されることになる。
【０００９】
しかしながら、上記構成の従来例１に係るチャージポンプ型ＤＤコンバータでは、ダイオードＤ１０１によるクランプを利用した構成であるため、図１２のタイミングチャートから明らかなように、無負荷時でも出力電圧Ｖｏｕｔが−１倍あるいは２倍の電圧値に到達せず、ダイオードのしきい値電圧Ｖｔｈの２倍分だけシフトしてしまうという問題がある。なお、図１２（Ａ），（Ｂ）の各タイミングチャートには、図１１（Ａ），（Ｂ）の各回路におけるノードＡ〜Ｃの各信号波形Ａ〜Ｃを示している。
【００１０】
この従来例１の問題点を改善したのが、図１３に示す従来例２に係るチャージポンプ型ＤＤコンバータである。図１３において、図１１と同等部分には同一符号を付して示している。また、（Ａ）は負電圧発生タイプを、（Ｂ）は昇圧タイプをそれぞれ示しており、基本的な構成は同じである。
【００１１】
図１３において、コンデンサＣ１０１の他端には、ＮchＭＯＳトランジスタＱｎ１０２のドレインおよびＰchＭＯＳトランジスタＱｐ１０２のソースがそれぞれ接続されている。ＮchＭＯＳトランジスタＱｎ１０２のソースとグランドとの間には、負荷コンデンサＣ１０２が接続されている。ＰchＭＯＳトランジスタＱｐ１０２のドレインは接地されている。
【００１２】
ＣＭＯＳインバータ１０１のゲート共通接続点には、コンデンサＣ１０３の一端が接続されている。コンデンサＣ１０３の他端には、ダイオードＤ１０１のアノード、ＮchＭＯＳトランジスタＱｎ１０２およびＰchＭＯＳトランジスタＱｐ１０２の各ゲートがそれぞれ接続されている。ダイオードＤ１０１のカソードは接地されている。
【００１３】
上記構成の負電圧発生タイプのＤＤコンバータにおいては、図１４（Ａ）のタイミングチャートから明らかなように、無負荷時に出力電圧Ｖｏｕｔが電源電圧ＶＣＣの−１倍の電圧値に到達することになる。一方、図１３（Ｂ）に示す昇圧タイプのＤＤコンバータでは、スイッチングトランジスタＱｐ１０３，Ｑｎ１０３が逆導電型となるとともに、ダイオードＤ１０１がコンデンサＣ１０１の他端と電源（ＶＣＣ）との間に接続されている点が図１３（Ａ）の回路と相違するのみであり、無負荷時に出力電圧Ｖｏｕｔが電源電圧ＶＣＣの２倍の電圧値に到達することになる。
【００１４】
なお、図１４（Ａ），（Ｂ）の各タイミングチャートには、図１３（Ａ），（Ｂ）の各回路におけるノードＡ〜Ｃの各信号波形Ａ〜Ｃを示している。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記構成の従来例２に係るチャージポンプ型ＤＤコンバータでは、スイッチングトランジスタ（ＭＯＳトランジスタＱｎ１０２，Ｑｐ１０２）に対するスイッチングパルス電圧、即ちノードＤの電圧レベルがダイオードＤ１０１のしきい値電圧Ｖｔｈだけシフトした電圧値でクランプされるため、スイッチングトランジスタ、特にＰchＭＯＳトランジスタＱｐ１０２に対して十分な駆動電圧をとれない場合が起こる。
【００１６】
このため、ＰchＭＯＳトランジスタＱｐ１０２のトランジスタサイズを大きく設定しなければならなく、その結果、トランジスタサイズの増加によって回路面積が増加したり、あるいは電流容量が低下するなどの問題が発生する。また、省電力モード等においてポンピング動作を一時的に止めた場合に、スイッチングパルスのデューティ比の変化とともに、スイッチングパルス電圧のクランプレベルが変動してしまい、結果として、電流容量の低下などの問題が発生する。
【００１７】
上記の問題は、いずれもトランジスタのしきい値Ｖｔｈが大きなとき、また、そのばらつきが大きなときに深刻となる。たとえば、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）を用いてガラス基板上に回路を形成する場合にその問題は重要なポイントとなる。なお、薄膜トランジスタの形成に使用されるアモルファスシリコンやポリシリコン（多結晶シリコン）は、単結晶シリコンに比べて結晶性が悪く、導電機構の制御性が悪いことから、形成された薄膜トランジスタは、その特性のばらつきが大きいことが知られている。
【００１８】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、小面積の回路規模にて大きな電流容量を得ることが可能な電源電圧変換回路およびその制御方法、ならびに当該電源電圧変換回路を搭載した表示装置およびこの表示装置を備えた携帯端末を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明では、出力部にスイッチ素子を有するチャージポンプを用いた電源電圧変換回路において、前記スイッチ素子に対する制御パルス電圧を起動時にダイオードクランプする第１のクランプ回路と、前記制御パルス電圧を起動プロセス終了時に回路電源電位にクランプする第２のクランプ回路とを設けたことを特徴としている。そして、この電源電圧変換回路は、表示装置の電源回路として用いられる。また、この電源電圧変換回路を備えた表示装置は、携帯端末の表示部として用いられる。
【００２０】
上記構成の電源電圧変換回路において、起動時（電源投入時）に第１のクランプ回路がダイオードクランプすることで、制御パルス電圧の電圧値が回路電源電位からダイオードのしきい値電圧分だけシフトした電位にクランプされる。この制御パルスに基づいて出力部のスイッチ素子が動作することで、出力電圧が導出される。そして、起動プロセス終了時には、制御パルス電圧の電圧値が回路電源電位にクランプされる。これにより、以降のポンピング動作において、スイッチ素子に対して十分な駆動電圧が得られる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。図１は、本発明の一実施形態に係る電源電圧変換回路であるチャージポンプ型ＤＤコンバータの構成例を示す回路図であり、（Ａ）は負電圧発生タイプを、（Ｂ）は昇圧タイプをそれぞれ示している。
【００２２】
図１において、単一の直流電源電圧ＶＣＣを与える電源とグランド（ＧＮＤ）との間には、ＰchＭＯＳトランジスタＱｐ１１とＮchＭＯＳトランジスタＱｎ１１とが直列に接続され、かつ各ゲートが共通に接続されてＣＭＯＳインバータ１１を構成している。このＣＭＯＳインバータ１１のゲート共通接続点には、パルス発生源１２から所定の周波数のスイッチングパルスが印加される。
【００２３】
ＣＭＯＳインバータ１１のドレイン共通接続点（ノードＢ）には、コンデンサＣ１１の一端が接続されている。コンデンサＣ１１の他端には、スイッチ素子、例えばＮchＭＯＳトランジスタＱｎ１２のドレインおよびＰＭＯＳトランジスタＱｐ１２のソースがそれぞれ接続されている。ＮchＭＯＳトランジスタＱｎ１２のソースとグランドとの間には、負荷コンデンサＣ１２が接続されている。
【００２４】
ＣＭＯＳインバータ１１のゲート共通接続点には、コンデンサＣ１３の一端が接続されている。コンデンサＣ１３の他端には、ダイオードＤ１１のアノードが接続されている。ダイオードＤ１１は、そのカソードが接地されて第１のクランプ回路１３を構成している。コンデンサＣ１３の他端にはさらに、ＮchＭＯＳトランジスタＱｎ１２およびＰchＭＯＳトランジスタＱｐ１２の各ゲートがそれぞれ接続されている。ＰchＭＯＳトランジスタＱｐ１２のドレインは接地されている。
【００２５】
コンデンサＣ１３の他端とグランドとの間には、ＰchＭＯＳトランジスタＱｐ１３が接続されている。このＰchＭＯＳトランジスタＱｐ１３のゲートには、パルス発生源１４で発生されるクランプ用パルスがレベルシフト回路１５でレベルシフトされて与えられる。これらＰchＭＯＳトランジスタＱｐ１３、パルス発生源１４およびレベルシフト回路１５は、スイッチングトランジスタ（ＮchＭＯＳトランジスタＱｎ１２およびＰchＭＯＳトランジスタＱｐ１２）のスイッチングパルス電圧をクランプする第２のクランプ回路１６を構成している。
【００２６】
この第２のクランプ回路１６において、レベルシフト回路１５は、本ＤＤコンバータに入力される電源電圧ＶＣＣを正側回路電源、負荷コンデンサＣ１２の両端から導出される本回路の出力電圧Ｖｏｕｔを負側回路電源とし、パルス発生源１４で発生される第１の振幅（ＶＣＣ−０［Ｖ］）のクランプ用パルスを、第２の振幅（ＶＣＣ−Ｖｏｕｔ［Ｖ］）のクランプ用パルスにレベルシフトしてＰchＭＯＳトランジスタＱｐ１３のゲートに与える。これにより、ＰchＭＯＳトランジスタＱｐ１３のスイッチング動作がより確実に行われることになる。
【００２７】
次に、上記構成の負電圧発生タイプのチャージポンプ型ＤＤコンバータにおける回路動作につき、図２（Ａ）のタイミングチャートを用いて説明する。なお、図２（Ａ）のタイミングチャートには、図１（Ａ）の回路におけるノードＡ〜Ｇの各信号波形Ａ〜Ｇを示している。
【００２８】
電源投入時（起動時）には、パルス発生源１２で発生されるスイッチングパルスに基づくコンデンサＣ１３の出力電位、即ちノードＤの電位は、先ずダイオードＤ１１によって、負側の回路電源電位であるグランド（ＧＮＤ）レベルからダイオードＤ１１のしきい値電圧Ｖｔｈ分だけレベルシフトした電位に“Ｈ”レベルクランプされる。
【００２９】
そして、スイッチングパルスが“Ｌ”レベル（０Ｖ）のときは、ＰchＭＯＳトランジスタＱｐ１１，Ｑｐ１２がオン状態となるため、コンデンサＣ１１が充電される。このとき、ＮchＭＯＳトランジスタＱｎ１１がオフ状態にあるため、ノードＢの電位がＶＣＣレベルとなる。次いで、スイッチングパルスが“Ｈ”レベル（ＶＣＣ）になると、ＮchＭＯＳトランジスタＱｎ１１，Ｑｎ１２がオン状態となり、ノードＢの電位がグランドレベル（０Ｖ）になるため、ノードＣの電位が−ＶＣＣレベルとなる。このノードＣの電位がそのままＮchＭＯＳトランジスタＱｎ１２を通して出力電圧Ｖｏｕｔ（＝−ＶＣＣ）となる。
【００３０】
次に、出力電圧Ｖｏｕｔがある程度立ち上がると（起動プロセス終了時）、クランプパルス用のレベルシフト回路１５が動作を始める。このレベルシフト回路１５が動作し始めると、パルス発生源１４で発生された振幅ＶＣＣ−０［Ｖ］のクランプ用パルスは、当該レベルシフト回路１５において、振幅ＶＣＣ−Ｖｏｕｔ［Ｖ］のクランプ用パルスにレベルシフトされ、しかる後ＰchＭＯＳトランジスタＱｐ１３のゲートに印加される。
【００３１】
このとき、クランプ用パルスの“Ｌ”レベルが出力電圧Ｖｏｕｔ、即ち−ＶＣＣであるため、ＰchＭＯＳトランジスタＱｐ１３が確実にオン状態となる。これにより、ノードＤの電位は、グランドレベルからダイオードＤ１１のしきい値電圧Ｖｔｈ分だけレベルシフトした電位ではなく、グランドレベル（負側の回路電源電位）にクランプされる。これにより、以降のポンピング動作において、特にＰchＭＯＳトランジスタＱｐ１２に対して十分な駆動電圧が得られる。
【００３２】
上述したように、チャージポンプを用いたＤＤコンバータにおいて、その出力部に設けられたスイッチ素子（ＮchＭＯＳトランジスタＱｎ１２およびＰchＭＯＳトランジスタＱｐ１２）に対する制御パルス（スイッチングパルス）電圧を、本回路の起動時には先ず第１のクランプ回路１３のダイオードＤ１１によるクランプ、起動プロセス終了後は第２のクランプ回路１６によるクランプ、というように２段階に分けてクランプすることにより、特にＰchＭＯＳトランジスタＱｐ１２に対して十分な駆動電圧をとることができる。
【００３３】
これにより、ＰchＭＯＳトランジスタＱｐ１２において十分なスイッチング電流が得られるようになるため、安定したＤＣ−ＤＣ変換動作が行えるようになるとともに、変換効率を向上させることができる。特に、ＰchＭＯＳトランジスタＱｐ１２のトランジスタサイズを大きくしなくても、十分なスイッチング電流が得られるため、小面積の回路規模にて電流容量の大きなＤＤコンバータを実現できる。その効果は、しきい値Ｖｔｈが大きいトランジスタ、例えば薄膜トランジスタを用いた場合に特に大きい。
【００３４】
図１（Ｂ）に示す昇圧タイプのＤＤコンバータにおいても、基本的な回路構成および回路動作は同じである。
【００３５】
すなわち、図１（Ｂ）において、スイッチングトランジスタおよび第２のクランプ用トランジスタ（ＭＯＳトランジスタＱｐ１４，Ｑｎ１４，Ｑｎ１３）が、図１（Ａ）の回路のＭＯＳトランジスタＱｎ１２，Ｑｐ１２，Ｑｐ１３と逆導電型となるとともに、ダイオードＤ１１がコンデンサＣ１１の他端と電源（ＶＣＣ）との間に接続され、かつレベルシフト回路１５が本回路の出力電圧Ｖｏｕｔを正側回路電源とし、グランドレベルを負側回路電源とした構成となっており、この点が図１（Ａ）の回路と構成上相違するのみである。
【００３６】
回路動作上においても、基本的には、図１（Ａ）の回路と全く同じである。異なるのは、スイッチングパルス電圧（制御パルス電圧）が起動時に先ずダイオードクランプされ、起動プロセス終了時にＶＣＣレベル（正側の回路電源電位）にクランプされ、また出力電圧Ｖｏｕｔとして電源電圧ＶＣＣの２倍の電圧値２×ＶＣＣが導出される点だけである。図２（Ｂ）に、図１（Ｂ）の回路におけるノードＡ〜Ｇの各信号波形Ａ〜Ｇのタイミングチャートを示す。
【００３７】
［適用例］
上記実施形態に係るチャージポンプ型のＤＤコンバータ（電源電圧変換回路）は、例えば、電気光学素子として液晶セルを用いた画素がマトリクス状に配置されてなるアクティブマトリクス型液晶表示装置などの表示装置の電源回路として用いられる。その構成の一例を図３に示す。ここでは、液晶表示装置の場合を例に採って説明するものとする。
【００３８】
図３において、透明絶縁基板、例えばガラス基板２１上には、液晶セルを含む画素がマトリクス状に多数配置されてなる表示エリア部２２と共に、上下一対のＨドライバ（水平駆動回路）２３Ｕ，２３ＤおよびＶドライバ（垂直駆動回路）２４が搭載され、さらに先述した実施形態に係るチャージポンプ型電源電圧変換回路２５が搭載されている。ガラス基板２１は、能動素子（例えば、トランジスタ）を含む多数の画素回路がマトリクス状に配置形成される第１の基板と、この第１の基板と所定の間隙をもって対向して配置される第２の基板とによって構成される。そして、これら第１，第２の基板間に液晶が封止される。
【００３９】
図４に、表示エリア部２２の具体的な構成の一例を示す。ここでは、図面の簡略化のために、３行（ｎ−１行〜ｎ＋１行）４列（ｍ−２列〜ｍ＋１列）の画素配列の場合を例に採って示している。図４において、表示エリア部２２には、垂直走査ライン…，２６ｎ−１，２６ｎ，２６ｎ＋１，…と、データライン…，２７ｍ−２，２７ｍ−１，２７ｍ，２７ｍ＋１，…とがマトリクス状に配線され、それらの交点部分に単位画素２８が配置されている。
【００４０】
単位画素２８は、画素トランジスタである薄膜トランジスタＴＦＴ、液晶セルＬＣおよび保持容量Ｃｓを有する構成となっている。ここで、液晶セルＬＣは、薄膜トランジスタＴＦＴで形成される画素電極（一方の電極）とこれに対向して形成される対向電極（他方の電極）との間で発生する容量を意味する。
【００４１】
薄膜トランジスタＴＦＴは、ゲート電極が垂直走査ライン…，２６ｎ−１，２６ｎ，２６ｎ＋１，…に接続され、ソース電極がデータライン…，２７ｍ−２，２７ｍ−１，２７ｍ，２７ｍ＋１，…に接続されている。液晶セルＬＣは、画素電極が薄膜トランジスタＴＦＴのドレイン電極に接続され、対向電極が共通ライン２９に接続されている。保持容量Ｃｓは、薄膜トランジスタＴＦＴのドレイン電極と共通ライン２９との間に接続されている。共通ライン２９には、所定の直流電圧がコモン電圧Ｖｃｏｍとして与えられる。
【００４２】
垂直走査ライン…，２６ｎ−１，２６ｎ，２６ｎ＋１，…の各一端は、図３に示すＶドライバ２４の対応する行の各出力端にそれぞれ接続される。Ｖドライバ２４は、例えばシフトレジスタによって構成され、垂直転送クロックＶＣＫ（図示せず）に同期して順次垂直選択パルスを発生して垂直走査ライン…，２６ｎ−１，２６ｎ，２６ｎ＋１，…に与えることによって垂直走査を行う。
【００４３】
一方、表示エリア部２２において、例えば、奇数番目のデータライン…，２７ｍ−１，２７ｍ＋１，…の各一端が図３に示すＨドライバ２３Ｕの対応する列の各出力端に、偶数番目のデータライン…，２７ｍ−２，２７ｍ，…の各他端が図３に示すＨドライバ２３Ｄの対応する列の各出力端にそれぞれ接続される。Ｈドライバ２３Ｕ，２３Ｄの具体的な構成の一例を図５に示す。
【００４４】
図５に示すように、Ｈドライバ２３Ｕは、シフトレジスタ３１Ｕ、サンプリングラッチ回路（データ信号入力回路）３２Ｕ、線順次化ラッチ回路３３ＵおよびＤＡ変換回路３４Ｕを有する構成となっている。シフトレジスタ３１Ｕは、水平転送クロックＨＣＫ（図示せず）に同期して各転送段から順次シフトパルスを出力することによって水平走査を行う。サンプリングラッチ回路３２Ｕは、シフトレジスタ３１Ｕから与えられるシフトパルスに応答して、入力される所定ビットのディジタル画像データを点順次にてサンプリングしてラッチする。
【００４５】
線順次化ラッチ回路３３Ｕは、サンプリングラッチ回路３２Ｕで点順次にてラッチされたディジタル画像データを１ライン単位で再度ラッチすることによって線順次化し、この１ライン分のディジタル画像データを一斉に出力する。ＤＡ変換回路３４Ｕは例えば基準電圧選択型の回路構成をとり、線順次化ラッチ回路３３Ｕから出力される１ライン分のディジタル画像データをアナログ画像信号に変換して先述した画素エリア部２２のデータライン…，２７ｍ−２，２７ｍ−１，２７ｍ，２７ｍ＋１，…に与える。
【００４６】
下側のＨドライバ２３Ｄについても、上側のＨドライバ２３Ｕと全く同様に、シフトレジスタ３１Ｄ、サンプリングラッチ回路３２Ｄ、線順次化ラッチ回路３３ＤおよびＤＡ変換回路３４Ｄを有する構成となっている。なお、本例に係る液晶表示装置では、表示エリア部２２の上下にＨドライバ２３Ｕ，２３Ｄを配する構成を採ったが、これに限定されるものではなく、上下のいずれか一方のみに配する構成を採ることも可能である。
【００４７】
図３および図５から明らかなように、先述した実施形態に係るチャージポンプ型電源電圧変換回路２５についても、表示エリア部２２と同一のガラス基板２１上に集積される。ここで、例えば表示エリア部２２の上下にＨドライバ２３Ｕ，２３Ｄを配する構成を採る液晶表示装置の場合には、Ｈドライバ２３Ｕ，２３Ｄが搭載されていない辺の額縁エリア（表示エリア部２２の周辺エリア）に電源電圧変換回路２５を搭載するのが好ましい。
【００４８】
何故ならば、Ｈドライバ２３Ｕ，２３Ｄは、上述した如くＶドライバ２４に比べて構成要素が多く、その回路面積が非常に大きくなる場合が多いことから、Ｈドライバ２３Ｕ，２３Ｄが搭載されていない辺の額縁エリアに搭載することで、有効画面率（ガラス基板２１に対する有効エリア部２２の面積率）を低下させることなく、電源電圧変換回路２５を表示エリア部２２と同一のガラス基板２１上に集積することができるからである。
【００４９】
なお、本例に係る液晶表示装置においては、Ｈドライバ２３Ｕ，２３Ｄが搭載されていない辺の額縁エリアの一方側にはＶドライバ２４が集積されていることから、その反対側の辺の額縁エリアに電源電圧変換回路２５を集積する構成を採っている。
【００５０】
また、電源電圧変換回路２５の集積に際しては、表示エリア部２２の各画素トランジスタとして薄膜トランジスタＴＦＴを用いていることから、電源電圧変換回路２５を構成するトランジスタ、即ち図１におけるＭＯＳトランジスタＱｐ１１〜Ｑｐ１３，Ｑｎ１１〜Ｑｎ１３やレベルシフト回路１５を構成するトランジスタなどとしても薄膜トランジスタを用い、少なくともこれらトランジスタ回路を表示エリア部２２と同一プロセスを用いて作成することにより、その製造が容易となるとともに、低コストにて実現できる。
【００５１】
特に、トランジスタ回路のうち、CＭＯＳトランジスタ１１については０Ｖ−ＶＣＣで動作することから、これを除いた高耐圧の必要なダイオードＤ１１、ＭＯＳトランジスタＱｐ１２，Ｑｐ１３，Ｑｎ１２，Ｑｎ１３、レベルシフト回路１５を構成するトランジスタについては、薄膜トランジスタで作成すると素子分離が不要なため、表示エリア部２２と同一プロセスを用いて作成することで、その作成が容易になる。この場合、他のトランジスタ回路などについては、ガラス基板２１とは別の基板上にシリコンチップで作成するようにすれば良い。
【００５２】
なお、上記の適用例では、先述した実施形態に係るチャージポンプ型電源電圧変換回路をガラス基板２１上に表示エリア部２２と一体的に形成するとしたが、必ずしも表示エリア部２２と一体形成する必要はなく、液晶表示装置の外部回路として用いても良く、またガラス基板２１とは別の基板上に作成するようにしても良い。
【００５３】
ただし、表示エリア部２２と同一の基板上に一体形成した方が有利であることは、上述したことから明らかである。しかも、先述した実施形態に係るチャージポンプ型電源電圧変換回路は、小面積の回路規模にて大きな電流容量を得ることができ、また特に薄膜トランジスタのように、しきい値Ｖｔｈが大きいトランジスタを用いた場合にその効果が極めて大であるため、当該電源電圧変換回路を表示エリア部２２と同一の基板上に一体形成することで、液晶表示装置を含むセットの低コスト化、さらには薄型化、コンパクト化に大きく寄与できる。
【００５４】
ところで、液晶表示装置には、装置全体の低消費電力化を図るために、省電力モードを選択的に採る構成のものがある。具体的には、図６に示すように、外部からのモードの指定情報に基づいて、電源電圧変換回路２５に対して省電力モードの制御を行うための省電力モードコントロール回路３５が設けられる。なお、図６においては、Ｈドライバ２３Ｕ，２３ＤおよびＶドライバ２４を一つのブロック（ドライバ部）で一括して示している。
【００５５】
［応用例１］
図７は、先述した実施形態に係るチャージポンプ型電源電圧変換回路、即ちＤＤコンバータ（図１を参照）の応用例１を示す回路図であり、省電力モードを選択的に採る液晶表示装置に用いる場合を示している。図７において、（Ａ）は負電圧発生タイプを、（Ｂ）は昇圧タイプをそれぞれ示しており、図中、図１と同等部分には同一符号を付して示している。
【００５６】
図７（Ａ），（Ｂ）において、ＣＭＯＳインバータ１１の前段に２入力ＡＮＤ回路１７が新たに付加された以外は、図１の構成と全く同じである。２入力ＡＮＤ回路１７は、パルス発生源１２で発生されるスイッチングパルスを一方の入力とし、図６に示す省電力モードコントロール回路３５から省電力モード時に供給される“Ｌ”レベルのモード選択信号ＳＥＬを他方の入力としている。
【００５７】
上記構成の応用例１に係るＤＤコンバータでは、省電力モード時に“Ｌ”レベルのモード選択信号ＳＥＬが供給されることで、ＡＮＤ回路１７はパルス発生源１２で発生されるスイッチングパルスのＤＤコンバータ内回路への供給を停止する。これにより、チャージポンプのポンピング動作が一時的に停止するため、ＤＤコンバータ内回路での消費電流が低下し、省電力化が図られる。
【００５８】
また、省電力モードの設定によってチャージポンプのクロック供給が一時的に停止するような場合でも、先述したように、出力部に設けられたスイッチ素子（ＮchＭＯＳトランジスタＱｎ１２およびＰchＭＯＳトランジスタＱｐ１２）に対する制御パルス（スイッチングパルス）の電圧を、起動時と起動プロセス終了後で２段階に分けてクランプするようにしたことにより、ノードＤのクランプレベルが安定となるため、クロック供給／停止の移行期間においても十分な電流能力を確保でき、よって安定したＤＣ−ＤＣ変換動作が可能になる。
【００５９】
［応用例２］
図８は、先述した実施形態に係るチャージポンプ型電源電圧変換回路、即ちＤＤコンバータ（図１を参照）の応用例２を示す回路図であり、出力電位のレギュレーション機能を有するＤＤコンバータとして用いる場合を示している。図８において、（Ａ）は負電圧発生タイプを、（Ｂ）は昇圧タイプをそれぞれ示しており、図中、図１と同等部分には同一符号を付して示している。
【００６０】
図８（Ａ），（Ｂ）において、本例に係るレギュレーション回路は、回路出力端（ノードＥ）と電源（ＶＣＣ）またはグランドとの間に直列接続された抵抗Ｒ１，Ｒ２と、これら抵抗Ｒ１，Ｒ２の分圧点に非反転（＋）入力端が接続され、反転（−）入力端に基準電圧(本例では、グランドレベル)が与えられるコンパレータ１８と、ＣＭＯＳインバータ１１の前段に配置され、パルス発生源１２で発生されるスイッチングパルスを一方の入力とし、コンパレータ１８の比較出力を他方の入力とするＡＮＤ回路１９とを有する構成となっている。
【００６１】
このレギュレーション回路が新たに付加された以外は、図１の構成と全く同じであり、またチャージポンプ動作についても基本的に図１の回路と同じである。図９（Ａ），（Ｂ）に、図８（Ａ），（Ｂ）の回路動作を説明するためのタイミングチャートを示す。なお、図９（Ａ），（Ｂ）のタイミングチャートには、図８（Ａ），（Ｂ）の各回路におけるノードＡ〜Ｈの各信号波形Ａ〜Ｈをそれぞれ示している。
【００６２】
上記構成の応用例２に係るＤＤコンバータでは、出力電圧Ｖｏｕｔをコンパレータ１８において基準電圧（例えば、負電圧発生タイプ（Ａ）のときグランドレベル、昇圧タイプ（Ｂ）のとき基準電圧Ｖｒｅｆ）と比較し、その比較結果に基づいてＡＮＤ回路１８においてスイッチングパルスの供給／停止を制御することにより、出力電圧Ｖｏｕｔが例えばグランドレベル（０Ｖ）になるようにレギュレーションする回路動作が行われる。
【００６３】
負電圧発生タイプ（Ａ）の場合には、出力電圧Ｖｏｕｔが目標の電圧よりも下がったときにスイッチングパルスの供給を停止するようにフィードバックがかかり、結果として、抵抗Ｒ１，Ｒ２の分圧比で決まる目的の電圧値が出力電圧Ｖｏｕｔとして得られる。昇圧タイプ（Ｂ）の場合は、出力電圧Ｖｏｕｔが目標の電圧よりも上がったときにスイッチングパルスの供給を停止するようにフィードバックがかかり、結果として、抵抗Ｒ１，Ｒ２の分圧比で決まる目的の電圧値が出力電圧Ｖｏｕｔとして得られる。
【００６４】
また、レギュレーション動作によってチャージポンプのクロック供給が一時的に停止するような場合であっても、先述したように、スイッチ素子（ＮchＭＯＳトランジスタＱｎ１２およびＰchＭＯＳトランジスタＱｐ１２）に対する制御パルス（スイッチングパルス）の電圧を、起動時と起動プロセス終了後で２段階に分けてクランプするようにしたことにより、ノードＤのクランプレベルが安定するため、安定したレギュレーション動作が可能になる。
【００６５】
以上説明した応用例１，２に係るＤＤコンバータ（電源電圧変換回路）についても、先述した実施形態に係るＤＤコンバータ（図１を参照）と同様に、図５に示したアクティブマトリクス型液晶表示装置の電源回路として用いることができる。また、本発明は、液晶表示装置への適用に限らず、エレクトロルミネッセンス（ＥＬ）素子を各画素の電気光学素子として用いたＥＬ表示装置などの他のアクティブマトリクス型表示装置にも同様に適用可能である。
【００６６】
また、本発明に係る表示装置は、パーソナルコンピュータ、ワードプロセッサ等のＯＡ機器やテレビジョン受像機などのディスプレイとして用いられる外、特に装置本体の小型化、コンパクト化が進められている携帯電話機やＰＤＡなどの携帯端末の表示部として用いて好適なものである。
【００６７】
図１０は、本発明が適用される携帯端末、例えば携帯電話機の構成の概略を示す外観図である。
【００６８】
本例に係る携帯電話機は、装置筐体４１の前面側に、スピーカ部４２、表示部４３、操作部４４およびマイク部４５が上部側から順に配置された構成となっている。かかる構成の携帯電話機において、表示部４３には例えば液晶表示装置が用いられ、この液晶表示装置として、先述した実施形態あるいはその応用例１，２に係る電源電圧変換回路（ＤＤコンバータ）を搭載した液晶表示装置が用いられる。
【００６９】
このように、携帯電話機などの携帯端末において、先述した実施形態あるいはその応用例１，２に係る電源電圧変換回路を搭載した液晶表示装置を表示部４３として用いることにより、これら電源電圧変換回路が小面積の回路規模にて大きな電流容量を得ることが可能であるため、携帯端末の低消費電力化、さらには装置本体の小型化、コンパクト化に大きく寄与できる利点がある。
【００７０】
【発明の効果】
以上説明したように、本発明によれば、出力部にスイッチ素子を有するチャージポンプを用いた電源電圧変換回路において、起動時に前記スイッチ素子に対する制御パルス電圧をダイオードクランプし、起動プロセス終了時にスイッチ素子を通して出力される電圧に基づいて制御パルス電圧を回路電源電位にクランプするようにしたことにより、スイッチ素子に対して十分な駆動電圧を得ることができるため、安定したＤＣ−ＤＣ変換動作を行うことができる。また、素子サイズを大きくしなくて済むため、小面積の回路規模にて電流容量の大きな電源電圧変換回路を実現できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るチャージポンプ型ＤＤコンバータの構成例を示す回路図であり、（Ａ）は負電圧発生タイプを、（Ｂ）は昇圧タイプをそれぞれ示している。
【図２】一実施形態に係るチャージポンプ型ＤＤコンバータの回路動作を説明するためのタイミングチャートであり、（Ａ）は負電圧発生タイプの場合を、（Ｂ）は昇圧タイプの場合をそれぞれ示している。
【図３】本発明に係る表示装置の構成例を示す概略構成図である。
【図４】液晶表示装置の表示エリア部の構成例を示す回路図である。
【図５】Ｈドライバの具体的な構成の一例を示すブロック図である。
【図６】省電力モードを選択的に採る表示装置を示す概略構成図である。
【図７】本発明の一実施形態の応用例１に係るチャージポンプ型ＤＤコンバータの構成例を示す回路図であり、（Ａ）は負電圧発生タイプを、（Ｂ）は昇圧タイプをそれぞれ示している。
【図８】本発明の一実施形態の応用例２に係るチャージポンプ型ＤＤコンバータの構成例を示す回路図であり、（Ａ）は負電圧発生タイプを、（Ｂ）は昇圧タイプをそれぞれ示している。
【図９】一実施形態の応用例２に係るチャージポンプ型ＤＤコンバータの動作説明のためのタイミングチャートであり、（Ａ）は負電圧発生タイプの場合を、（Ｂ）は昇圧タイプの場合をそれぞれ示している。
【図１０】本発明に係る携帯端末である携帯電話機の構成の概略を示す外観図である。
【図１１】従来例１に係るチャージポンプ型ＤＤコンバータの構成を示す回路図であり、（Ａ）は負電圧発生タイプを、（Ｂ）は昇圧タイプをそれぞれ示している。
【図１２】従来例１に係るチャージポンプ型ＤＤコンバータの動作説明のためのタイミングチャートであり、（Ａ）は負電圧発生タイプの場合を、（Ｂ）は昇圧タイプの場合をそれぞれ示している。
【図１３】従来例２に係るチャージポンプ型ＤＤコンバータの構成を示す回路図であり、（Ａ）は負電圧発生タイプを、（Ｂ）は昇圧タイプをそれぞれ示している。
【図１４】従来例２に係るチャージポンプ型ＤＤコンバータの動作説明のためのタイミングチャートであり、（Ａ）は負電圧発生タイプの場合を、（Ｂ）は昇圧タイプの場合をそれぞれ示している。
【符号の説明】
１１…ＣＭＯＳインバータ、１２，１４…パルス発生源、１３…第１のクランプ回路、１５…レベルシフト回路、１６…第２のクランプ回路、１７，１９…ＡＮＤ回路、１８…コンパレータ、２１…ガラス基板、２２…表示エリア部、２３Ｕ，２３Ｄ…Ｈドライバ（水平駆動回路）、２４…Ｖドライバ（垂直駆動回路）
【図１】
0004654509.tif 000002
【図２】
0004654509.tif 000003
【図３】
0004654509.tif 000004
【図４】
0004654509.tif 000005
【図５】
0004654509.tif 000006
【図６】
0004654509.tif 000007
【図７】
0004654509.tif 000008
【図８】
0004654509.tif 000009
【図９】
0004654509.tif 000010
【図１０】
0004654509.tif 000011
【図１１】
0004654509.tif 000012
【図１２】
0004654509.tif 000013
【図１３】
0004654509.tif 000014
【図１４】
0004654509.tif 000015