(57)【特許請求の範囲】
【請求項１】
絶縁層と配線導体とが交互に積層されており、最外層の絶縁層上に半導体素子接続用の帯状配線導体が複数並んで形成されているとともに、該帯状配線導体の一部に半導体素子の電極端子がフリップチップ接続される素子接続パッドが前記帯状配線導体の延びる方向に縦長の形状で前記帯状配線導体の幅方向に並んで複数形成されており、かつ前記最外層の絶縁層上および前記帯状配線導体上に、該帯状配線導体を横切って前記素子接続パッドを露出させるスリット状の開口部を有するソルダーレジスト層が被着されている配線基板であって、
前記素子接続パッドはその幅寸法がその両端から中央部に向けて徐々に広くなっているとともに、前記ソルダーレジスト層は前記帯状配線導体を前記素子接続パッドの少なくとも両端まで覆っていることを特徴とする配線基板。
【請求項２】
前記素子接続パッドは、前記中央部の幅寸法が前記ソルダーレジスト層の開口部から露出した位置での素子接続パッドの幅寸法よりも１〜１０μｍ広いことを特徴とする請求項１記載の配線基板。
【請求項３】
前記素子接続パッドに、該素子接続パッドの中央部に半田の溜まりを有する半田バンプが形成されていることを特徴とする請求項１または２に記載の配線基板。
【請求項４】
前記素子接続パッドは、その両端間の辺を複数の直線の組み合わせとすることでその幅寸法がその両端から中央部に向けて徐々に広くなっていることを特徴とする請求項１乃至３の何れかに記載の配線基板。
【請求項５】
前記素子接続パッドの幅寸法の最も広い部位が千鳥状の並びになっていることを特徴とする請求項１乃至４の何れかに記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板に関し、より詳細には、例えばペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載するのに好適な配線基板に関する。
【背景技術】
【０００２】
従来から、半導体集積回路素子として、多数の電極端子を、その一方の主面の外周に沿って配設した、いわゆるペリフェラル型の半導体集積回路素子がある。このような半導体集積回路素子を配線基板に搭載する方法として、フリップチップ接続により接続する方法がある。フリップチップ接続とは、配線基板上に設けた半導体素子接続用の配線導体の一部を半導体集積回路素子の電極端子の配置に対応した並びに露出させ、この半導体素子接続用の配線導体の露出部と前記半導体集積回路素子の電極端子とを対向させ、これらを例えば半田バンプを介して電気的に接続する方法である。
【０００３】
図７は、ペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載する従来の配線基板を示す概略断面図であり、図８は、図７の配線基板を示す平面図である。図７および図８に示すように、従来の配線基板１２０は、上面から下面にかけて第一の配線導体１０２が配設された絶縁基板１０３の上下面に絶縁層１０４と第二の配線導体１０５とが交互に積層され、さらに、その最表面には保護用のソルダーレジスト層１０６が被着されている。
【０００４】
絶縁基板１０３の上面から下面にかけては複数のスルーホール１０７が形成されており、絶縁基板１０３の上下面およびスルーホール１０７の内面には第一の配線導体１０２が被着され、スルーホール１０７の内部には埋め込み樹脂１０８が充填されている。絶縁層１０４には、それぞれに複数のビアホール１０９が形成されており、各絶縁層１０４の表面およびビアホール１０９の内面には、第二の配線導体１０５がそれぞれ被着形成されている。
【０００５】
そして、複数の第二の配線導体１０５のうち、配線基板１２０の上面側における最外層の絶縁層１０４上に被着された一部が、半導体集積回路素子１０１の電極端子１０１ａに半田バンプ１１０を介して電気的に接続される半導体素子接続用の帯状配線導体１０５ａを構成し、この帯状配線導体１０５ａのうち、ソルダーレジスト層１０６から露出した素子接続パッド１０５ａｐに、半導体集積回路素子１０１の電極端子１０１ａが半田バンプ１１０を介して電気的に接続される。また、配線基板１２０の下面側における最外層の絶縁層１０４上に被着された一部が、外部電気回路基板の配線導体に電気的に接続される外部接続用の配線導体１０５ｂを構成し、この外部接続用の配線導体１０５ｂのうち、ソルダーレジスト層１０６から露出した外部接続パッド１０５ｂｐに、外部電気回路基板の配線導体が半田ボール１１１を介して電気的に接続される。
【０００６】
ソルダーレジスト層１０６は、最外層の第二の配線導体１０５を保護するとともに素子接続パッド１０５ａｐや外部接続パッド１０５ｂｐを画定する。このようなソルダーレジスト層１０６は、感光性を有する熱硬化性樹脂ペーストまたはフィルムを第二の配線導体１０５が形成された最外層の絶縁層１０４上に積層したのち、素子接続パッド１０５ａｐや外部接続パッド１０５ｂｐを露出させる開口部を有するように露光および現像し、硬化させることにより形成される。
【０００７】
なお、図８に示すように、上面側のソルダーレジスト層１０６は、素子接続パッド１０５ａｐを露出させるスリット状の開口部１０６ａを有しており、開口部１０６ａの幅に対応した長さで帯状配線導体１０５ａの一部を露出させることにより長方形状の素子接続パッド１０５ａｐを画定している。
【０００８】
そして、この配線基板１２０においては、素子接続パッド１０５ａｐに予め半田バンプ１１０を形成しておき、半導体集積回路素子１０１の電極端子１０１ａと半田バンプ１１０を当接させた状態で加熱し、半田バンプ１１０を溶融させ、半導体集積回路素子１０１の電極端子１０１ａと素子接続パッド１０５ａｐとを半田バンプ１１０を介して電気的に接続する。ついで、半導体集積回路素子１０１と配線基板１２０との間の隙間にエポキシ樹脂等の熱硬化性樹脂から成るアンダーフィルと呼ばれる充填樹脂（不図示）を充填し、半導体集積回路素子１０１が配線基板１２０上に実装される。
【０００９】
ここで、素子接続パッド１０５ａｐに半田バンプ１１０を形成するには、ソルダーレジスト層１０６から露出する素子接続パッド１０５ａｐの表面にペースト状あるいは粒状の半田を付着させた後、これを加熱して半田を溶融させ、溶融した半田を素子接続パッド１０５ａｐの露出表面に濡れ広がらせるとともに、溶融した半田の表面張力により素子接続パッド１０５ａｐ上に半田の溜まりを形成する方法が採用されている。このような方法で形成される半田バンプ１１０のうち、前記半田の溜まりを介して電極端子１０１ａと素子接続パッド１０５ａｐとが電気的に接続される。
【００１０】
しかしながら、従来の配線基板１２０では、ソルダーレジスト層１０６から露出する素子接続パッド１０５ａｐは長方形状であるので、この素子接続パッド１０５ａｐに半田バンプ１１０を形成する際には、溶融した半田の表面張力が一点に集中し難く、形成される半田の溜まりの位置にばらつきが発生してしまう。その結果、半導体集積回路素子１０１の電極端子１０１ａと配線基板１２０の素子接続パッド１０５ａｐとを半田バンプ１１０を介して電気的に接続する際には、半導体集積回路素子１０１の電極端子１０１ａと半田バンプ１１０との全てを良好に当接させることができず、半導体集積回路素子１０１の電極端子１０１ａと配線基板１２０の素子接続パッド１０５ａｐとを半田バンプ１１０を介して信頼性高く接続することができないという問題点を有していた。
【００１１】
そこで、例えば特許文献１では、接続パッドよりも幅寸法の狭い配線パターンを接続パッドと連続的に形成し、接続パッドおよび配線パターンをソルダーレジストから露出させるとともに、露出した接続パッドおよび配線パターンに半田を付着させ、これを加熱して半田を溶融させることにより、幅が広い接続パッド上に半田の瘤を形成する基板が提案されている。
【００１２】
しかしながら、特許文献１に記載されているような基板は、接続パッドの幅寸法よりも狭い幅寸法の配線パターンがソルダーレジストで覆われずに露出した状態となる。このような幅寸法の狭い配線パターンがソルダーレジストで覆われずに露出している構成である場合には、該配線パターンに剥がれが発生し易いとともに、外部環境の水分や異物等の影響を受け易くなるので、隣接する配線パターン間の電気的な絶縁信頼性が低下してしまうという問題がある。
【特許文献１】特許第３４２００７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の課題は、素子接続パッドの中央部に半田の溜まりを有する半田バンプが良好に形成され、それにより半導体集積回路素子の電極端子と素子接続パッドとを半田バンプを介して接続信頼性高く接続することができるとともに、素子接続パッドが形成された帯状配線導体に剥がれが発生し難く、かつ隣接する帯状配線導体間の電気的な絶縁信頼性に優れる配線基板を提供することである。
【課題を解決するための手段】
【００１４】
本発明者らは、上記課題を解決すべく鋭意検討を重ねた結果、半導体素子接続用の帯状配線導体の一部として形成された素子接続パッドの幅寸法をその両端から中央部へ向けて徐々に広くするとともに、前記帯状配線導体を前記素子接続パッドの少なくとも両端までソルダーレジスト層で覆うことにより、素子接続パッド上に半田を付着させた後、該半田を加熱溶融させると、素子接続パッドの中央部に半田の溜まりを有する半田バンプを良好に形成することができるとともに、帯状配線導体に剥離が発生しにくく、かつ隣接する帯状配線導体間の絶縁信頼性に優れた配線基板が得られるという新たな知見を見出し、本発明を完成するに至った。
【００１５】
すなわち、本発明における配線基板は、以下の構成からなる。
（1）絶縁層と配線導体とが交互に積層されており、最外層の絶縁層上に半導体素子接続用の帯状配線導体が複数並んで形成されているとともに、該帯状配線導体の一部に半導体素子の電極端子がフリップチップ接続される素子接続パッドが前記帯状配線導体の延びる方向に縦長の形状で前記帯状配線導体の幅方向に並んで複数形成されており、かつ前記最外層の絶縁層上および前記帯状配線導体上に、該帯状配線導体を横切って前記素子接続パッドを露出させるスリット状の開口部を有するソルダーレジスト層が被着されている配線基板であって、前記素子接続パッドはその幅寸法がその両端から中央部に向けて徐々に広くなっているとともに、前記ソルダーレジスト層は前記帯状配線導体を前記素子接続パッドの少なくとも両端まで覆っていることを特徴とする配線基板。
（2）前記素子接続パッドは、前記中央部の幅寸法が前記ソルダーレジスト層の開口部から露出した位置での素子接続パッドの幅寸法よりも１〜１０μｍ広いことを特徴とする前記（１）記載の配線基板。
（3）前記素子接続パッドに、該素子接続パッドの中央部に半田の溜まりを有する半田バンプが形成されていることを特徴とする前記（１）または（２）に記載の配線基板。
（4）前記素子接続パッドは、その両端間の辺を複数の直線の組み合わせとすることでその幅寸法がその両端から中央部に向けて徐々に広くなっていることを特徴とする前記（１）乃至（３）の何れかに記載の配線基板。
（5）前記素子接続パッドの幅寸法の最も広い部位が千鳥状の並びになっていることを特徴とする前記（１）乃至（４）の何れかに記載の配線基板。
【発明の効果】
【００１６】
本発明の配線基板によれば、素子接続パッドは前記両端から中央部に向けてその幅寸法が徐々に広くなっているので、この素子接続パッド上に半田を付着させた後、該半田を加熱溶融させると、溶融した半田はその表面張力により素子接続パッドの幅寸法が広くなった中央部に集まってくるので、素子接続パッドの中央部に半田の溜まりを有する半田バンプが良好に形成される。したがって、本発明の配線基板によれば、半導体集積回路素子の電極端子と素子接続パッドとを半田バンプを介して接続する際、半導体集積回路素子の電極端子と半田バンプとが良好に当接し、その結果、半導体集積回路素子の電極端子と素子接続パッドとを半田バンプを介して信頼性高く接続することができる。また、ソルダーレジスト層は帯状配線導体を素子接続パッドの少なくとも両端まで覆っていることから、帯状配線導体に剥離が発生し難く、かつ隣接する帯状配線導体間の絶縁信頼性に優れた配線基板となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明にかかる配線基板の一実施形態について図面を参照して詳細に説明する。図１は、ペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載する本実施形態にかかる配線基板を示す概略断面図であり、図２は、図１の配線基板を示す平面図である。また図３は、図２のソルダーレジスト層の開口部付近を示す拡大平面図である。
【００１８】
図１，図２に示すように、本実施形態にかかる配線基板１０は、上面から下面にかけて第一の配線導体２が配設された絶縁基板３の上下面に絶縁層４と第二の配線導体５とが交互に積層され、さらに、その最表面には保護用のソルダーレジスト層６が被着されて成る。
【００１９】
絶縁基板３は、厚みが０．３〜１．５ｍｍ程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成り、配線基板１０のコア部材として機能する。
【００２０】
絶縁基板３には、その上面から下面にかけて直径が０．０５〜０．３ｍｍ程度の複数のスルーホール７が形成されており、絶縁基板３の上下面およびスルーホール７の内面には、第一の配線導体２が被着されている。第一の配線導体２は、絶縁基板３の上下面では、主として銅箔から形成されており、スルーホール７内面では、無電解銅めっきおよびその上の電解銅めっきから形成されている。
【００２１】
また、スルーホール７内部には、エポキシ樹脂等の熱硬化性樹脂から成る埋め込み樹脂８が充填されており、絶縁基板３の上下面に形成された第一の配線導体２同士がスルーホール７内の第一の配線導体２を介して電気的に接続されている。
【００２２】
このような絶縁基板３は、ガラス織物に未硬化の熱硬化性樹脂を含浸させたシートの上下面に第一の配線導体２用の銅箔を貼着した後、そのシートを熱硬化させ、これに上面から下面にかけてスルーホール７用のドリル加工を施すことにより製作される。
【００２３】
第一の配線導体２は、絶縁基板３用のシートの上下全面に、厚みが３〜５０μｍ程度の銅箔を上述のように貼着しておくとともに、これらの銅箔および絶縁基板３にスルーホール７を穿孔した後、このスルーホール7の内面および銅箔表面に無電解銅めっきおよび電解銅めっきを順次施し、次にスルーホール７内を埋め込み樹脂８で充填した後、この上下面の銅箔および銅めっきをフォトリソグラフィ技術を用いて所定のパターンにエッチング加工することにより絶縁基板３の上下面およびスルーホール７の内面に形成される。
【００２４】
埋め込み樹脂８は、スルーホール７を塞ぐことによりスルーホール７の直上および直下に絶縁層４を形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール７内にスクリーン印刷法により充填し、これを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。
【００２５】
絶縁基板３の上下面に積層された絶縁層４は、それぞれの厚みが２０〜６０μｍ程度であり、絶縁基板３と同様にガラスクロスに熱硬化性樹脂を含浸させた電気絶縁材料や、あるいはエポキシ樹脂等の熱硬化性樹脂に酸化ケイ素等の無機フィラーを分散させた電気絶縁材料から成る。また、各絶縁層４には、直径が３０〜１００μｍ程度の複数のビアホール９が形成されている。
【００２６】
各絶縁層４の表面およびビアホール９内面には、無電解銅めっきおよびその上の電解銅めっきから成る第二の配線導体５が被着形成されている。そして、絶縁層４を挟んで上層に位置する配線導体５と下層に位置する配線導体５とをビアホール９内の配線導体５を介して電気的に接続することにより高密度配線が立体的に形成される。
【００２７】
複数の第二の配線導体５のうち、配線基板１０の上面側における最外層の絶縁層４上に被着された一部が半導体集積回路素子１０１の電極１０１ａと半田等の半田バンプ１１０を介して電気的に接続される素子接続パッド５ａｐを有する半導体素子接続用の帯状配線導体５ａを形成し、配線基板１０の下面側における最外層の絶縁層４上に被着された一部が、外部電気回路基板の配線導体と電気的に接続される外部接続パッド５ｂｐを有する外部接続用の配線導体５ｂを形成する。
【００２８】
そして、半導体素子接続用の帯状配線導体５ａは、図２に示すように、半導体集積回路素子１０１の外周部に対応する位置を半導体集積回路素子１０１の外周辺に対して直角な方向に延びるようにして所定のピッチで複数並んで設けられており、その上には半導体集積回路素子１０１の電極端子１０１ａに対応する位置に、半田バンプ１１０が形成される素子接続パッド５ａｐが形成されている。
【００２９】
このような第二の配線導体５は、セミアディティブ法といわれる方法により形成される。セミアディティブ法は、例えば、ビアホール９が形成された絶縁層４の表面に電解めっき用の下地金属層を無電解銅めっきにより形成し、その上に第二の配線導体５に対応した開口を有するめっきレジスト層を形成し、次に、下地金属層を給電用の電極として開口から露出する下地金属層上に電解銅めっきを施し第二の配線導体５を形成し、めっきレジストを剥離した後、露出する下地金属層をエッチング除去することによって各第二の配線導体５を電気的に独立させる方法である。
【００３０】
そして、最外層の絶縁層４およびその上の第二の配線導体５上には、ソルダーレジスト層６が被着されている。該ソルダーレジスト層６は、最外層の第二の配線導体５を熱や外部環境から保護するための保護膜であり、上面側のソルダーレジスト層６は、素子接続パッド５ａｐを露出させるようにして、また下面側のソルダーレジスト層６は、外部接続パッド５ｂを露出させるようにして、それぞれ被着されている。
【００３１】
また、上面側のソルダーレジスト層６は、図２に示すように、素子接続パッド５ａｐを露出させるスリット状の開口部６ａを有しており、該開口部６ａの幅に対応した長さで帯状配線導体５ａの一部を露出させることにより所定形状の素子接続パッド５ａｐを画定している。
【００３２】
ここで、本実施形態にかかる素子接続パッド５ａｐは、図３に示すように、その幅寸法がその両端から中央部に向けて徐々に広くなっている。これにより、該素子接続パッド５ａｐの上に半田を付着させた後、該半田を加熱溶融させると、溶融した半田はその表面張力により素子接続パッド５ａｐの中央部に集まってくるので、素子接続パッド５ａｐの中央部に半田の溜まりを有する半田バンプ１１０が良好に形成される。すなわち、この素子接続パッド５ａｐ上に形成される半田の溜まりは、素子接続パッド５ａｐの中央部に確実に形成されるので、半田の溜まりが形成される位置にばらつきが発生することがない。このため、該半田バンプ１１０を介して半導体集積回路素子１０１の電極端子１０１ａと素子接続パッド５ａｐとを電気的に接続する際には、半導体集積回路素子１０１の電極端子１０１ａと半田バンプ１１０とが良好に当接することができ、その結果、半導体集積回路素子１０１の電極端子１０１ａと素子接続パッド５ａｐとを半田バンプ１１０を介して信頼性高く接続することができる。
【００３３】
さらに、本実施形態にかかるソルダーレジスト層６は、半導体素子接続用の帯状配線導体５ａを素子接続パッド５ａｐの少なくとも両端まで覆っている。これにより、帯状配線導体５ａは素子接続パッド５ａｐと連続する部分の幅寸法が狭いものであったとしても、その剥離がソルダーレジスト層６により有効に防止されるとともに、隣接する帯状配線導体５ａ間における電気的な絶縁信頼性が高いものとなる。
【００３４】
具体的には、素子接続パッド５ａｐは、その中央部にける幅寸法Ｗ１がソルダーレジスト層６の開口部６ａから露出した位置での素子接続パッド５ａｐの幅寸法Ｗ２よりも１〜１０μｍ広いことが好ましい。前記幅寸法Ｗ１と幅寸法Ｗ２との関係が、このような構成となるようにソルダーレジスト層６を被覆すると、溶融した半田がその表面張力で素子接続パッド５ａｐの中央部に確実に集まってくるので、所定の半田バンプ１１０を形成することができる。これに対し、前記幅寸法Ｗ１と幅寸法Ｗ２との差が１μｍ未満であれば、素子接続パッド５ａｐ上に半田を付着させた後、該半田を加熱溶融させた場合に、溶融した半田がその表面張力により素子接続パッド５ａｐの中央部に集まる力が弱くなり、素子接続パッド５ａｐの中央部に半田の溜まりを有する半田バンプ１１０を良好に形成することが困難となる傾向にあり、他方、１０μｍを超えると、帯状配線導体５ａを高密度で形成することが困難となる。
【００３５】
上記のような素子接続パッド５ａｐ上に半田バンプ１１０を形成し、該半田バンプ１１０に半導体集積回路素子１０１の電極端子１０１ａを当接させた状態で加熱し、半田バンプ１１０を溶融させると、半導体集積回路素子１０１の電極端子１０１ａと素子接続パッド５ａｐとが半田バンプ１１０を介して電気的に接続される。ここで、素子接続パッド５ａｐは所定形状に構成されているので、その中央部に半田の溜まりを有する半田バンプ１１０が良好に形成され、半導体集積回路素子１０１の電極端子１０１ａと素子接続パッド５ａｐとが該半田バンプ１１０を介して接続信頼性高く接続される。さらに、ソルダーレジスト層６が所定位置で被覆しているので、素子接続パッド５ａｐが形成された帯状配線導体５ａに剥がれが発生し難く、かつ隣接する帯状配線導体５ａ間の電気的な絶縁信頼性が優れたものとなる。
【００３６】
そして、半導体集積回路素子１０１と配線基板１０との間の隙間にエポキシ樹脂等の熱硬化性樹脂から成るアンダーフィルと呼ばれる充填樹脂（不図示）を充填し、半導体集積回路素子１０１が配線基板１０上に実装される。
【００３７】
なお、本発明は、上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施形態例では、素子接続パッド５ａｐの両端間の辺を円弧状の曲線とすることで素子接続パッド５ａｐの幅寸法を両端から中央部に向けて徐々に広くなるようにしたが、例えば図４や図５に示すように、素子接続パッド５ａｐの両端間の辺を複数の直線の組み合わせとすることで素子接続パッド５ａｐの幅寸法が両端から中央部に向けて徐々に広くなるようにしてもよい。
【００３８】
また、上述の実施の形態例では、素子接続パッド５ａｐの幅寸法が最も広い部位が直線状の並びとなるように各素子接続パッド５ａｐを形成したが、例えば図６に示すように、素子接続パッド５ａｐの幅寸法が最も広い部位が千鳥状の並びとなるように各素子接続パッド５ａｐを形成してもよい。この場合には、隣接する素子接続パッド５ａｐ間の間隔を広くすることができるので、素子接続パッド５ａｐをより高密度に配設することができる。
【図面の簡単な説明】
【００３９】
【図１】ペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載する本発明の一実施形態にかかる配線基板を示す概略断面図である。
【図２】図１の配線基板を示す平面図である。
【図３】図２のソルダーレジスト層の開口部付近を示す拡大平面図である。
【図４】本発明にかかる配線基板の他の実施形態例を示す図２に相当するソルダーレジスト層の開口部付近を示す拡大平面図である。
【図５】本発明にかかる配線基板のさらに他の実施形態例を示す図２に相当するソルダーレジスト層の開口部付近を示す拡大平面図である。
【図６】本発明にかかる配線基板のさらに他の実施形態例を示す図２に相当するソルダーレジスト層の開口部付近を示す拡大平面図である。
【図７】ペリフェラル型の半導体集積回路素子をフリップチップ接続により搭載する従来の配線基板の例を示す断面図である。
【図８】図７の配線基板を示す平面図である。
【符号の説明】
【００４０】
２  第一の配線導体
３  絶縁基板
４  絶縁層
５  第二の配線導体
５ａ  半導体素子接続用の帯状配線導体
５ａｐ  素子接続パッド
５ｂ  外部接続用の配線導体
５ｂｐ  外部接続パッド
６  ソルダーレジスト層
７  スルーホール
８  埋め込み樹脂
９  ビアホール
１０  配線基板
１０１  半導体集積回路素子
１１０  半田バンプ
１１１  半田ボール
【図１】
0004751121.tif 000002
【図２】
0004751121.tif 000003
【図３】
0004751121.tif 000004
【図４】
0004751121.tif 000005
【図５】
0004751121.tif 000006
【図６】
0004751121.tif 000007
【図７】
0004751121.tif 000008
【図８】
0004751121.tif 000009