(57)【特許請求の範囲】
【請求項１】
半導体層上に第１電極を形成する工程と、
前記第１電極の上に、前記第１電極の一部が露出する開口部を有する第１絶縁膜を形成する工程と、
前記開口部内の前記第１電極上から前記開口部の外縁の前記第１絶縁膜上にかけて、前記開口部の外縁における前記第１絶縁膜の上面よりも高い上面を有し、順テーパ状の側面を有する第２電極を形成する工程と、
前記第２電極の順テーパ状の側面を被覆し、前記第２電極の表面を露出する開口部を有するマスク層を形成する工程と、
前記マスク層から露出した前記第２電極上に、第３電極を形成する工程と、
前記マスク層を除去して、前記第２電極の順テーパ状の側面を露出する工程と、
前記第２電極および前記第３電極を被覆する第２絶縁膜を形成する工程と、
を含む半導体装置の製造方法。
【請求項２】
さらに、前記マスク層および前記マスク層の開口部に露出した前記第２電極の上面に、シード層を形成する工程と、
前記シード層に通電しためっき法により、前記第３電極を形成する工程と、
前記第３電極をマスクとして、前記第３電極に被覆されない前記シード層を除去する工程と、
前記シード層を除去する工程の後、前記マスク層を除去する工程と、
を含む請求項１に記載の半導体装置の製造方法。
【請求項３】
前記マスク層の開口部は、前記第２電極の幅よりも狭い請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第２電極は、蒸着法によって形成される請求項１乃至３記載のいずれか一項に記載の半導体装置の製造方法。
【請求項５】
前記第２電極は、前記第１絶縁膜の開口部よりも広い幅で形成される請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、例えば半導体層上に形成された電極を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
トランジスタ等の半導体装置においては、半導体層上にオーミック電極等の電極が形成される。特許文献１には、半導体層上に、オーミック電極等の電極を形成し、オーミック電極上に開口を有する絶縁膜を形成し、開口を介しオーミック電極に接続するめっき電極等の電極を形成することが記載されている。このとき、めっき電極等の電極は絶縁膜の開口より大きく形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−２７５３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
めっき電極等の電極の底面の縁領域（めっき電極の底面とオーミック電極とが接触する領域の周縁）が逆テーパ形状であると、その後、めっき電極等の電極を被覆する絶縁膜を形成したときに、めっき電極等の電極の底面が絶縁膜に被覆されにくくなる。このため、絶縁膜のめっき電極等の電極の保護が不十分となることがある。
【０００５】
本発明は、上記課題に鑑みなされたものであり、絶縁膜の被覆性を向上させることを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、半導体層上に第１電極を形成する工程と、前記第１電極の上に、前記第１電極の一部が露出する開口部を有する第１絶縁膜を形成する工程と、前記開口部上および前記第１絶縁膜上に第２電極を形成する工程と、前記第２電極の側面を被覆し、前記第２電極の表面を露出する開口部を有するマスク層を形成する工程と、前記マスク層から露出した前記第２電極上に、第３電極を形成する工程と、前記マスク層を除去して、前記第２電極の側面を露出する工程と、前記第２電極および前記第３電極を被覆する第２絶縁膜を形成する工程と、を含む半導体装置の製造方法である。
【発明の効果】
【０００７】
本発明によれば、絶縁膜の被覆性を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１Ａ】図１Ａは、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。
【図１Ｂ】図１Ｂは、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。
【図１Ｃ】図１Ｃは、実施例１に係る半導体装置の製造方法を示す断面図（その３）である。
【図１Ｄ】図１Ｄは、実施例１に係る半導体装置の製造方法を示す断面図（その４）である。
【図１Ｅ】図１Ｅは、実施例１に係る半導体装置の製造方法を示す断面図（その５）である。
【図２Ａ】図２Ａは、実施例１に係る半導体装置の製造方法を示す断面図（その６）である。
【図２Ｂ】図２Ｂは、実施例１に係る半導体装置の製造方法を示す断面図（その７）である。
【図２Ｃ】図２Ｃは、実施例１に係る半導体装置の製造方法を示す断面図（その８）である。
【図３Ａ】図３Ａは、実施例１に係る半導体装置の製造方法を示す断面図（その９）である。
【図３Ｂ】図３Ｂは、実施例１に係る半導体装置の製造方法を示す断面図（その１０）である。
【図４Ａ】図４Ａは、実施例１に係る半導体装置の製造方法を示す断面図（その１１）である。
【図４Ｂ】図４Ｂは、実施例１に係る半導体装置の製造方法を示す断面図（その１２）である。
【図５Ａ】図５Ａは、実施例１に係る半導体装置の製造方法を示す断面図（その１３）である。
【図５Ｂ】図５Ｂは、実施例１に係る半導体装置の製造方法を示す断面図（その１４）である。
【図６Ａ】図６Ａは、実施例１に係る半導体装置の製造方法を示す断面図（その１５）である。
【図６Ｂ】図６Ｂは、実施例１に係る半導体装置の製造方法を示す断面図（その１６）である。
【図７】図７は、実施例１に係る半導体装置の断面図である。
【図８】図８は、実施例１の別の例に係る半導体装置の断面図である。
【図９Ａ】図９Ａは、比較例１に係る半導体装置の製造方法を示す断面図（その１）である。
【図９Ｂ】図９Ｂは、比較例１に係る半導体装置の製造方法を示す断面図（その２）である。
【図９Ｃ】図９Ｃは、比較例１に係る半導体装置の製造方法を示す断面図（その３）である。
【図１０Ａ】図１０Ａは、比較例１に係る半導体装置の製造方法を示す断面図（その４）である。
【図１０Ｂ】図１０Ｂは、比較例１に係る半導体装置の製造方法を示す断面図（その５）である。
【図１１】図１１は、比較例１に係る半導体装置の製造方法を示す断面図（その６）である。
【図１２Ａ】図１２Ａは、比較例１における半導体装置の製造方法の断面図（その１）である。
【図１２Ｂ】図１２Ｂは、比較例１における半導体装置の製造方法の断面図（その２）である。
【図１２Ｃ】図１２Ｃは、比較例１における半導体装置の製造方法の断面図（その３）である。
【図１３】図１３は、図１１の拡大図である。
【発明を実施するための形態】
【０００９】
［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。
本願発明は、半導体層上に第１電極を形成する工程と、前記第１電極の上に、前記第１電極の一部が露出する開口部を有する第１絶縁膜を形成する工程と、前記開口部上および前記第１絶縁膜上に第２電極を形成する工程と、前記第２電極の側面を被覆し、前記第２電極の表面を露出する開口部を有するマスク層を形成する工程と、前記マスク層から露出した前記第２電極上に、第３電極を形成する工程と、前記マスク層を除去して、前記第２電極の側面を露出する工程と、前記第２電極および前記第３電極を被覆する第２絶縁膜を形成する工程と、を含む半導体装置の製造方法である。マスク層が第２電極の側面を被覆しているので、後に、このマスク層を除去すると、その下側の空間のアスペクト比の抑制された、第３電極を得ることができる。これにより、第２絶縁膜を形成したときに、第２電極と第３電極との間の空間における第２絶縁膜の薄膜化、膜質の劣化、および／または亀裂等の形成が抑制される。よって、水分の浸入が抑制され、半導体装置の信頼性が向上する。
【００１０】
また、さらに、前記マスク層および前記マスク層の開口部に露出した前記第２電極の上面に、シード層を形成する工程と、前記シード層に通電しためっき法により、前記第３電極を形成する工程と、前記第３電極をマスクとして、前記第３電極に被覆されない前記シード層を除去する工程と、前記シード層を除去する工程の後、前記マスク層を除去する工程と、を含むことが好ましい。めっき法により第３電極を形成することは、第３電極の厚膜化を容易にする。
【００１１】
前記マスク層の開口部は、前記第２電極の幅よりも狭いことが好ましい。これにより、第２電極の両側面は、確実に、マスク層によって被覆できる。
【００１２】
前記第２電極は、蒸着法によって形成されることが好ましい。これにより、第２電極の側面にはテーパ形状が得られる。
【００１３】
前記第２電極は、前記第１絶縁膜の開口部よりも広い幅で形成されることが好ましい。これにより、第１絶縁膜の開口の内部に露出する第１電極の全てが、第２電極によって被覆される。
【００１４】
［本願発明の実施形態の詳細］
本発明の実施形態にかかる半導体装置およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【実施例１】
【００１５】
図１Ａから図６Ｂは、実施例１に係る半導体装置の製造方法を示す断面図である。図１Ａに示すように、半導体層１０上に絶縁膜１２を形成する。絶縁膜１２に開口を形成する。半導体層１０は、例えばＳｉＣ基板またはＳｉ基板上に積層されたＡｌＮバッファ層、ＧａＮ電子走行層およびＡｌＧａＮ電子供給層を含む。このように、半導体層１０は、例えばＧａＮ層、ＡｌＧａＮ層、ＩｎＧａＮ層、ＩｎＡｌＮ層およびＩｎＡｌＧａＮ層の少なくとも１つを含む窒化物半導体層である。半導体層１０はＧａＡｓ系半導体層でもよい。絶縁膜１２は、例えば膜厚が２０ｎｍから８０ｎｍの窒化シリコン膜である。絶縁膜１２は、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用い形成し、開口は例えばドライエッチング法を用い形成する。
【００１６】
図１Ｂに示すように、開口内の半導体層１０上にオーミック電極１６を形成する。オーミック電極１６は、例えば、半導体層１０側から膜厚が２０ｎｍのＴｉ層および膜厚が５００ｎｍのＡｌ層である。オーミック電極１６の材料および膜厚は、半導体層１０の組成により適宜設定することができる。
【００１７】
図１Ｃに示すように、半導体層１０上にオーミック電極１６を覆うように絶縁膜１４を形成する。絶縁膜１４は、例えば膜厚が２０ｎｍから８０ｎｍの窒化シリコン膜であり、ＣＶＤ法を用い形成する。
【００１８】
図１Ｄに示すように、オーミック電極１６上にバリア層１８を形成する。バリア層１８は、オーミック電極１６と上方の電極との原子の相互拡散を抑制するためのバリア金属であり、例えばＴｉ層、ＴｉＷ層、ＴｉＮ層およびＴｉＷＮ層の少なくとも１層を含む。例えばバリア層１８は、オーミック電極１６側から膜厚が２０ｎｍのＴｉ層および膜厚が３０ｎｍのＴｉＮ層である。バリア層１８は、例えばスパッタ法およびドライエッチング法を用い形成する。バリア層１８は、オーミック電極１６の中央領域上に形成され、オーミック電極１６の縁領域上には形成されていない。これは、オーミック電極１６の周縁を覆う絶縁膜１４と、バリア層１８とが重ならないようにするためである。絶縁膜１４とバリア層１８とが重なると、バリア層１８の応力によって、絶縁膜１４にクラックが入る場合がある。また、絶縁膜１４とバリア層１８が重なると、オーミック電極１６の周縁が高くなるので、後に形成される、絶縁膜２１、２２などの第１絶縁膜２１の段差が大きくなってしまう。このようにして形成されたバリア層１８は、絶縁膜１４から離間している。また、バリア層１８と絶縁膜１４の間には、オーミック電極１６が露出する。オーミック電極１６の露出は、バリア層１８が絶縁膜１４と重ならないようにパターンニングするために設けられた、位置合わせ余裕に由来する。オーミック電極１６およびバリア層１８により第１電極１７が形成される。第１電極１７に、バリア層１８を形成しなくともよい。
【００１９】
図１Ｅに示すように、半導体層１０上に、第１電極１７を覆うように絶縁膜２０を形成する。絶縁膜２０は、例えば膜厚が２００ｎｍから６００ｎｍの窒化シリコン膜であり、ＣＶＤ法を用い形成する。
【００２０】
図２Ａに示すように、絶縁膜２０上に絶縁膜２２を形成する。絶縁膜２２は、例えば膜厚が１００ｎｍから４００ｎｍの窒化シリコン膜であり、ＣＶＤ法を用い形成する。絶縁膜２０と絶縁膜２２との間には、例えばソースウォールまたはフィールドプレート等の電極を形成してもよい。絶縁膜２０および２２から第１絶縁膜２１が形成される。第１絶縁膜２１として、絶縁膜２０上に絶縁膜２２を形成しなくともよい。なお、第１絶縁膜２１は、オーミック電極の表面を覆う絶縁膜１４よりも大きい厚みを有する。絶縁膜１４は、図示しないゲート電極を形成するための、ゲート窓が開口される。ゲート電極は微細化が求められるため、絶縁膜１４の膜厚は小さく設計し、ゲート窓を開口する際のエッチングが横方向に広がることを抑制することが求められる。すなわち、絶縁膜１４は、比較的薄く形成される。いっぽう、第１絶縁膜２１は、このように比較的薄い絶縁膜１４に代わり、デバイス表面の保護効果を高めるために、絶縁膜１４よりも厚く形成される。
【００２１】
図２Ｂに示すように、第１絶縁膜２１に開口部２４を形成する。開口部２４は、例えばドライエッチング法を用い形成する。開口部２４は、バリア層１８を含むように形成される。また、開口部２４は、第１絶縁膜２１が、バリア層１８と絶縁膜１４との間に露出するオーミック電極１６を被覆するパターンで形成される。前述したような、オーミック電極１６がバリア層１８から露出してしまう場合であっても、第１絶縁膜２１によって、露出したオーミック電極１６が被覆されるので、この上に形成される電極（電極２９）がオーミック電極１６に直接に接触することが防止できる。これは、デバイスの信頼性向上に寄与する。ただし、第１絶縁膜２１によってオーミック電極１６を被覆するためには、開口部２４のパターンは、バリア層１８のパターンの内側に形成されることになる。これにより、絶縁膜１４よりも厚い第１絶縁膜２１が、バリア層１８の周縁に乗り上げる構造になる。第１絶縁膜２１は、前述したように、絶縁膜１４よりも大きな厚みを有している。このため、バリア層１８の周縁には、第１絶縁膜２１による、大きな段差が生じることになる。以上により、第１絶縁膜２１は、バリア層１８の縁領域上に形成され、縁領域以外の領域（中央領域）が開口部２４となる。バリア層１８上に形成された第１絶縁膜２１の上面には前述のように、大きな段差からなる凸部６６が形成される。第１電極１７にバリア層１８が形成されない場合でであっても、第１絶縁膜２１が第１電極１７の縁領域上に形成されるため、第１絶縁膜２１の上面に凸部６６が形成される。
【００２２】
図２Ｃに示すように、開口部２４上に電極２６を形成する。電極２６は、例えば膜厚が１μｍから３μｍのＡｕ層であり、真空蒸着法およびリフトオフ法を用い形成する。電極２６はＡｕ層の下にＴｉ層等の下地層を含んでもよい。電極２６の側面は、電極２６の上面が下面より小さくなるようなテーパ形状である。電極２６は、開口部２４の外側の領域の第１絶縁膜２１上にも形成されている。これにより、電極２６の上面は、開口部２４の外側の領域の第１絶縁膜２１の上面に対しＨ高くなる。電極２６の中央領域における高さが約１μｍのとき、高さＨは、例えば１μｍである。
【００２３】
図３Ａに示すように、第１絶縁膜２１上にマスク層５０を形成する。マスク層５０は、電極２６の上面が露出するように開口部５２を有する。また、マスク層５０は、電極２６の側面の少なくとも一部を被覆する。本実施例では、マスク層５０は、電極２６の側面の全部と、電極２６の上面周縁を被覆している。開口部５２は傾斜した内側面を有する。マスク層５０は、例えばフォトレジストであり、塗布、露光および現像により形成する。開口部５２は範囲７２よりも内側に形成され、電極２６の側面の少なくとも一部をマスク層５０が被覆するように形成することが求められる。（詳細は後述する）。
【００２４】
図３Ｂに示すように、マスク層５０上開口部５２から露出する電極２６上にシード層２８を形成する。シード層２８は、例えば電極２６側から膜厚が１０ｎｍのＴｉ膜および膜厚が２０ｎｍのＡｕ膜であり、真空蒸着法またはスパッタ法を用い形成する。
【００２５】
図４Ａに示すように、シード層２８上にマスク層５４を形成する。マスク層５４は開口部５２から露出する電極２６より大きな開口部５６を有する。開口部５６の側面は、開口部５２の側面より垂直に近い。マスク層５４は、例えばフォトレジストであり、塗布、露光および現像により形成する。開口部５６は開口部５２より大きく、開口部５２を含むように形成される。
【００２６】
図４Ｂに示すように、マスク層５０の開口部５２およびマスク層５４の開口部５６内にめっき電極３０を形成する。めっき電極３０は、例えば膜厚が２μｍから４μｍのＡｕ層であり、電解めっき法を用い形成する。シード層２８は、めっき電極３０のシードであるとともに、電解めっきのための電流を供給する層である。
【００２７】
図５Ａに示すように、マスク層５４を除去する。図５Ｂに示すように、めっき電極３０をマスクにシード層２８を除去する。シード層８の除去は例えばドライエッチング法またはイオンミリング法を用い行なう。これにより、シード層２８およびめっき電極３０から第３電極２９が形成される。図４Ａにおいて、開口部５６を開口部５２より大きく形成しているため、シード層２８を除去するときに、第１絶縁膜２１が露出しない。これにより、シード層２８の除去のときに第１絶縁膜２１等がエッチングされることを抑制できる。
【００２８】
図６Ａに示すように、マスク層５０を除去する。開口部５６が開口部５２より大きいため、第３電極２９の底面のうち縁領域６２は、第３電極２９の上方の幅が下方の幅より広くなるような逆テーパ形状となる。第２電極２６の順テーパ状の側面６０が露出する。電極２６の側面６０と第３電極２９の底面の縁領域６２との間に空間７０が形成される。
【００２９】
図６Ｂに示すように、電極２６および第３電極２９を被覆する絶縁膜３２を形成する。絶縁膜３２は、電極２６の側面６０と第３電極２９の底面の縁領域６２とを被覆する。絶縁膜３２は、例えば膜厚が２００ｎｍから８００ｎｍの窒化シリコン膜であり、ＣＶＤ法を用い形成する。
【００３０】
図７は、実施例１に係る半導体装置の断面図である。図７に示すように、図１Ａから図６Ｂの方法で作製したオーミック電極１６は、ソース電極３４およびドレイン電極３６として機能する。半導体層１０上のソース電極３４とドレイン電極３６との間にゲート電極３８が形成されている。ゲート電極３８は、例えば半導体層１０側からＮｉ層およびＡｕ層であり、絶縁膜１２および１４に形成された開口を介し半導体層１０に接触している。ゲート電極３８を覆うように、第１絶縁膜２１および絶縁膜３２が形成されている。その他の構成は、図１Ａから図６Ｂと同じであり説明を省略する。
【００３１】
図８は、実施例１の別の例に係る半導体装置の断面図である。図８に示すように、ゲート電極３８上からドレイン電極３６にかけての絶縁膜２０と２２との間にソースウォールまたはフィールドプレート等の電極３９が形成されている。その他の構成は図７と同じであり説明を省略する。
【００３２】
実施例１の効果を説明するため、比較例１について説明する。図９Ａから図１１は、比較例１に係る半導体装置の製造方法を示す断面図である。図９Ａに示すように、実施例１の図２Ｂの工程の後、図３Ａと同様に第１絶縁膜２１上にマスク層５０を形成する。マスク層５０は、開口部２４上に開口部５２を有する。図９Ｂに示すように、図３Ｂと同様にマスク層５０および開口部２４から露出するバリア層１８および第１絶縁膜２１上にシード層２８を形成する。図９Ｃに示すように、図４Ａと同様にシード層２８上にマスク層５４を形成する。マスク層５４は、開口部５２と重なる開口部５６を有する。
【００３３】
図１０Ａに示すように、図４Ｂと同様に開口部５６内にめっき電極３０を形成する。図１０Ｂに示すように、図５Ａから図６Ａと同様に、マスク層５０を除去し、第３電極２９をマスクにシード層２８を除去する。マスク層５４を除去する。図１１に示すように、図６Ｂと同様に第３電極２９を被覆する絶縁膜３２を形成する。
【００３４】
図９Ａにおいて、開口部５２が、その内側に第１絶縁膜２１の凸部６６が包含されるように形成される理由について説明する。図１２Ａから図１２Ｃは、比較例１における半導体装置の製造方法の断面図である。図１２Ａに示すように、マスク層５０の開口部５２が開口部２４の内側に形成される場合、バリア層１８の一部がマスク層５０で覆われる。図１０Ａから理解できるように、マスク層５０で覆われた領域にはめっき電極３０が形成されない。すなわち、図１２Ａの場合は、めっき電極３０と第１絶縁膜２１との間に隙間ができる。この隙間から水分が浸入すると半導体装置の信頼性が低下してしまう。
【００３５】
図１２Ａの状態を避けるためには、少なくとも、図１２Ｂに示すように、第１絶縁膜２１の凸部６６上に開口部５２の周縁が位置するように、バリア層１８のパターンを設計することがある。
【００３６】
しかしながら、図１２Ｂの場合、マスク層５０の開口部５２は、第１絶縁膜２１の開口部２４の端部に位置合わせして形成されることになる。このため、開口部５２を形成するための位置合わせ精度が悪いと、図１２Ｃに示すように、開口部２４内に開口部５２の周縁が位置する場合がある。この場合、図１２Ａの場合と同様に、めっき電極３０と第１絶縁膜２１との間に隙間ができ、信頼性が低下してしまう。
【００３７】
このように、マスク層５０が第１絶縁膜２１から露出する第１電極１７上に形成されないようにするため、図９Ａのように、開口部５２は第１絶縁膜２１の凸部６６を含む、位置合わせ余裕の大きなパターンにせざるを得ない。このため、図１０Ｂのように、第３電極２９の底面のうち縁領域６２はほぼ平坦な第１絶縁膜２２上に位置する。
【００３８】
図１３は、図１１の拡大図である。第３電極２９の底面の縁領域６２と第１絶縁膜２１の上面との間には、アスペクト比の大きなアンダーカット６８が形成される。このアスペクト比は、マスク層５０の端部の傾斜形状によって決定される。マスク層５０の端部の傾斜は、シード層２８を確実にマスク層５０に被着させるための要件である。またマスク層５０は比較的薄く形成される。その理由は、マスク層５０の膜厚を大きくして、例えば後に形成されるマスク層５４の厚みに達するように構成すると、マスク層５０の傾斜の存在により、非常に幅の大きな電極になり、微細化の障害になる。このため、マスク層５０の端部は、傾斜形状を持っているのみならず、比較的薄いため、後に出現するアンダーカット６８のアスペクト比が非常に大きくなってしまう。このようなアンダーカット６８が生じると、絶縁膜３２を形成するときに、アンダーカット６８における絶縁膜３２は、薄くなる、および／または膜質が劣化する。また、絶縁膜３２の成長界面にスリップまたは亀裂６４が形成される。絶縁膜３２が薄い箇所、絶縁膜３２の膜質が劣化した箇所、および／または亀裂６４等から水分が浸入しやすくなり、半導体装置の信頼性が低下する。
【００３９】
いっぽう、実施例１によれば、第２電極２６を設けること、そして、マスク層５０の開口部５２を形成する際に、マスク層５０が第２電極２６の側面を覆う製法を採用している。これにより、第３電極の形成後に、マスク層５０を除去すれば、第３電極の周縁の下部における空間７０は、第２電極２６の側面をマスク層５０が覆っていた分だけ広がり、アスペクト比が緩和される。このため、図６Ｂにおいて、絶縁膜３２を形成したときに、空間７０における絶縁膜３２の薄膜化、膜質の劣化、および／または亀裂等の形成が抑制される。よって、水分の浸入が抑制され、半導体装置の信頼性が向上する。
【００４０】
また、図２Ｃのように、第２電極２６の側面は、第１絶縁膜２１の上面より高い位置に設けられている（高さＨ）。このような第２電極２６の側面をマスク層５０によって覆った状態で、第３電極を形成するので、空間７０は、第１絶縁膜２１の上面より高い領域に形成される。このため、図６Ａのように、第３電極２９を形成したときに、空間７０のアスペクト比を小さくできる。
【００４１】
図３Ａに示すように、マスク層５０の開口部５２の幅は、第２電極２６の幅よりも狭い。これにより、第２電極２６の側面は、マスク層５０によって被覆することができる。また、第２電極２６は、第１絶縁膜２１の開口部２４を幅方向に埋め込んでいる。すなわち、開口部２４に露出する第１電極１７は、第２電極２６によって被覆されている。このため、マスク層５０の開口部５２の幅が、第１絶縁膜の開口部２４よりも狭く設計されていても、開口部５２の位置ずれによって、第１電極１７が露出することは無い。マスク層５０の開口部５２の幅は、接触抵抗や強度などの要求を満たす範囲で狭い方が好ましい側面がある。すなわち、開口部５２が狭いと、第２電極２６に対する位置ずれの許容範囲が拡大する。
【００４２】
第２電極２６を、蒸着法、例えば真空蒸着法を用い形成することで、第２電極２６の側面６０をテーパ形状とすることができる。第２電極２６の側面がテーパ形状であると、それが垂直な場合と比較して、絶縁膜３２のカバレッジが向上する。
【００４３】
半導体層１０上に形成される電極として、オーミック電極１６を例に説明したが、他の電極でもよい。
【００４４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００４５】
１０  半導体層
１２、１４、２０、２２、３２  絶縁膜
１６  オーミック電極
１７  第１電極
１８  バリア層
２１  第１絶縁膜
２４、５２、５６  開口部
２６  電極
２８  シード層
２９  第３電極
３０  めっき電極
３４  ソース電極
３６  ゲート電極
３８  ドレイン電極
３９  電極
５０、５４  マスク層
６０  側面
６２  縁領域
６４  亀裂
６６  凸部
６８  アンダーカット
７０  空間
【図１Ａ】
0006436531.tif 000002
【図１Ｂ】
0006436531.tif 000003
【図１Ｃ】
0006436531.tif 000004
【図１Ｄ】
0006436531.tif 000005
【図１Ｅ】
0006436531.tif 000006
【図２Ａ】
0006436531.tif 000007
【図２Ｂ】
0006436531.tif 000008
【図２Ｃ】
0006436531.tif 000009
【図３Ａ】
0006436531.tif 000010
【図３Ｂ】
0006436531.tif 000011
【図４Ａ】
0006436531.tif 000012
【図４Ｂ】
0006436531.tif 000013
【図５Ａ】
0006436531.tif 000014
【図５Ｂ】
0006436531.tif 000015
【図６Ａ】
0006436531.tif 000016
【図６Ｂ】
0006436531.tif 000017
【図７】
0006436531.tif 000018
【図８】
0006436531.tif 000019
【図９Ａ】
0006436531.tif 000020
【図９Ｂ】
0006436531.tif 000021
【図９Ｃ】
0006436531.tif 000022
【図１０Ａ】
0006436531.tif 000023
【図１０Ｂ】
0006436531.tif 000024
【図１１】
0006436531.tif 000025
【図１２Ａ】
0006436531.tif 000026
【図１２Ｂ】
0006436531.tif 000027
【図１２Ｃ】
0006436531.tif 000028
【図１３】
0006436531.tif 000029