(57)【特許請求の範囲】
【請求項１】
第一の記憶制御装置と、
ユーザデータが書き込まれるユーザデータ領域と、当該ユーザデータ領域と対応する制御シリンダ情報が書込まれる制御情報領域と、を含む実デバイスを有する第二の記憶制御装置と、
を備えたストレージシステムであって、
前記実デバイスは、前記第一の記憶制御装置が有する仮想デバイスにマッピングされており、
前記第一の記憶制御装置が前記仮想デバイスに対するフォーマット要求を受信すると、
前記第二の記憶制御装置が０パディング機能を有する場合、
前記第一の記憶制御装置は、
前記制御情報領域に前記制御シリンダ情報を書き込む第一のライトコマンドを前記第二の記憶制御装置に送信し、
フォーマットコマンドを前記第二の記憶制御装置に送信し、
前記第二の記憶制御装置は、
前記第一のライトコマンドを受信すると、前記制御情報領域に前記制御シリンダ情報を書込み、
前記フォーマットコマンドを受信すると、前記第二の記憶制御装置は、前記第二の記憶制御装置が有する前記０パディング機能により前記ユーザデータ領域を０パディングすることを特徴とするストレージシステム。
【請求項２】
請求項１に記載のストレージシステムであって、
前記第二の記憶制御装置は、前記制御シリンダ情報の書込みと、前記０パディングと、を並行して行うことを特徴とするストレージシステム。
【請求項３】
請求項１に記載のストレージシステムであって、
前記第二の記憶制御装置は、前記制御シリンダ情報の書込みと、前記０パディングと、を非同期で行うことを特徴とするストレージシステム。
【請求項４】
請求項１乃至請求項３のいずれか１項に記載のストレージシステムであって、
前記第二の記憶制御装置は、前記制御シリンダ情報の書き込みが完了すると、前記第一の記憶制御装置に完了報告を送信し、
前記第一の記憶制御装置は、前記完了報告を受信すると、フォーマット処理を完了することを特徴とするストレージシステム。
【請求項５】
請求項１乃至請求項４のいずれか１項に記載のストレージシステムであって、
前記第二のストレージ記憶制御装置が０パディング機能を有さない場合、
前記第一の記憶制御装置は、
前記制御情報領域に前記制御シリンダ情報を書き込む前記第一のライトコマンドと、前記ユーザデータ領域に０データを書き込む第二のライトコマンドと、を前記第二の記憶制御装置に送信し、
前記第二の記憶制御装置は、
前記第一のコマンドを受信すると、前記制御情報領域に前記制御シリンダ情報を書き込み、
前記第二のコマンドを受信すると、前記ユーザデータ領域に０データを書き込むことを特徴とするストレージシステム。
【請求項６】
第一の記憶制御装置と、
ユーザデータが書き込まれるユーザデータ領域と、当該ユーザデータ領域と対応する制御シリンダ情報が書込まれる制御情報領域と、を含む実デバイスを有する第二の記憶制御装置と、を備え、前記実デバイスが、前記第一の記憶制御装置が有する仮想デバイスにマッピングされたストレージシステムをフォーマットする方法であって、
前記第一の記憶制御装置が、前記仮想デバイスに対するフォーマット要求を受信すると、前記第二の記憶制御装置が０パディング機能を有する場合、 前記制御情報領域に前記制御シリンダ情報を書き込む第一のライトコマンドを前記第二の記憶制御装置に送信するステップと、
前記第一の記憶制御装置が、フォーマットコマンドを前記第二の記憶制御装置に送信するステップと、
前記第二の記憶制御装置が、前記第一のライトコマンドを受信すると、前記制御情報領域に前記制御シリンダ情報を書込むステップと、
前記第二の記憶制御装置が、前記フォーマットコマンドを受信すると、前記第二の記憶制御装置が有する前記０パディング機能により前記ユーザデータ領域を０パディングするステップと、を備えることを特徴とするフォーマット方法。
【請求項７】
請求項６に記載のフォーマット方法であって、
前記第二の記憶制御装置が、前記制御シリンダ情報の書き込みが完了すると、前記第一の記憶制御装置に完了報告を送信するステップと、
前記第一の記憶制御装置が、前記完了報告を受信すると、フォーマット処理を完了するステップと、を備えることを特徴とするフォーマット方法。
【請求項８】
請求項６または７に記載のフォーマット方法であって、
前記第一の記憶制御装置が、前記第二のストレージ記憶制御装置が０パディング機能を有さない場合、前記制御情報領域に前記制御シリンダ情報を書き込む前記第一のライトコマンドと、前記ユーザデータ領域に０データを書き込む第二のライトコマンドと、を前記第二の記憶制御装置に送信するステップと、
前記第二の記憶制御装置が、前記第一のコマンドを受信すると、前記制御情報領域に前記制御シリンダ情報を書き込むステップと、
前記第二の記憶制御装置が、前記第二のコマンドを受信すると、前記ユーザデータ領域に０データを書き込むステップと、を備えることを特徴とするフォーマット方法。
【請求項９】
第一の記憶制御装置と、
ユーザデータが書き込まれるユーザデータ領域と、当該ユーザデータ領域と対応する制御シリンダ情報が書込まれる制御情報領域と、を含む実デバイスを有する第二の記憶制御装置と、を備え、前記実デバイスが、前記第一の記憶制御装置が有する仮想デバイスにマッピングされたストレージシステムに前記実デバイスのフォーマットを実行させるためのコンピュータプログラムであって、
前記第一の記憶制御装置が、前記仮想デバイスに対するフォーマット要求を受信すると、前記第二の記憶制御装置が０パディング機能を有する場合、 前記制御情報領域に前記制御シリンダ情報を書き込む第一のライトコマンドを前記第二の記憶制御装置に送信するステップと、
前記第一の記憶制御装置が、フォーマットコマンドを前記第二の記憶制御装置に送信するステップと、
前記第二の記憶制御装置が、前記第一のライトコマンドを受信すると、前記制御情報領域に前記制御シリンダ情報を書込むステップと、
前記第二の記憶制御装置が、前記フォーマットコマンドを受信すると、前記第二の記憶制御装置が有する前記０パディング機能により前記ユーザデータ領域を０パディングするステップと、を前記ストレージシステムに実行させるためのコンピュータプログラム。
【請求項１０】
請求項９に記載のコンピュータプログラムであって、
前記第二の記憶制御装置が、前記制御シリンダ情報の書き込みが完了すると、前記第一の記憶制御装置に完了報告を送信するステップと、
前記第一の記憶制御装置が、前記完了報告を受信すると、フォーマット処理を完了するステップと、を前記ストレージシステムに実行させるためのコンピュータプログラム。
【請求項１１】
請求項９または１０に記載のコンピュータプログラムであって、
前記第一の記憶制御装置が、前記第二のストレージ記憶制御装置が０パディング機能を有さない場合、前記制御情報領域に前記制御シリンダ情報を書き込む前記第一のライトコマンドと、前記ユーザデータ領域に０データを書き込む第二のライトコマンドと、を前記第二の記憶制御装置に送信するステップと、
前記第二の記憶制御装置が、前記第一のコマンドを受信すると、前記制御情報領域に前記制御シリンダ情報を書き込むステップと、
前記第二の記憶制御装置が、前記第二のコマンドを受信すると、前記ユーザデータ領域に０データを書き込むステップと、を前記ストレージシステムに実行させるためのコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はストレージシステム、フォーマット方法、及びコンピュータプログラムに関する。
【背景技術】
【０００２】
大容量の記憶領域を有するストレージシステムは、例えば、ディスクアレイ装置等から構成される。ディスクアレイ装置は、多数のストレージデバイスをアレイ状に配設して構成されるもので、例えば、RAID（Redundant Array of Independent Inexpensive Disks）に基づいて構築されている。ストレージデバイス群が提供する物理的な記憶領域上には、少なくとも１つ以上の論理ボリュームが形成され、この論理ボリュームがホストシステムに提供される。ホストシステムは、論理ボリュームに対してライトアクセスやリードアクセスを行うことができきる。ホストシステムからのアクセス要求に応答して、ストレージデバイスにデータを読み書きするには、予めストレージデバイスをフォーマットしておく必要がある。ストレージデバイスの物理フォーマットに言及した文献として、例えば、特開２００３−２９９３４号公報が知られている。
【０００３】
オープン系システムでは、一般に、ディスクドライブの記録方式として、論理ブロックアドレスを指定するＦＢＡ（Fixed Block Architecture）方式が用いられる。ＦＢＡ方式では、ストレージデバイスは、固定長レコードにフォーマットされる。一方、メインフレーム系システムでは、一般に、ディスクドライブへの記録形式として、シリンダ番号、ヘッド番号、及びレコード番号を指定するＣＫＤ（Count Key Data）方式が用いられる。ＣＫＤ方式では、ストレージデバイスは、可変長レコードにフォーマットされる。
【０００４】
そして、オープン系システムは、ＦＢＡ形式でフォーマットされたボリュームへアクセスすることはできるが、ＣＫＤ方式でフォーマットされたボリュームにアクセスすることはできない。一方、メインフレーム系システムは、ＣＫＤ方式でフォーマットされたボリュームにアクセスすることはできるが、ＦＢＡ方式でフォーマットされたボリュームにアクセスすることはできない。
【特許文献１】特開２００３−２９９３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、記憶制御装置の運用形態として、外部接続記憶制御装置が有する外部デバイス（実デバイス）を、ホスト接続記憶制御装置の内部デバイス（仮想デバイス）にマッピングすることにより、外部デバイスを内部デバイスとしてホストシステムに提供することが行われている。
【０００６】
外部接続記憶制御装置が有するオープンシステム系の外部デバイス（実デバイス）をメインフレーム系ボリュームとして、ホストシステムに提供するには、オープンシステム系の外部デバイスをメインフレーム系ボリュームにフォーマットする必要がある。メインフレーム系ボリュームには、０パディングされたユーザデータ領域と、制御シリンダ情報が書き込まれた制御情報領域とが含まれる。オープンシステム系の外部デバイスをメインフレーム系ボリュームにフォーマットする方法として、ホスト接続記憶制御装置から外部接続記憶制御装置にフォーマットデータ（０データ及び制御シリンダ情報）を書き込むためのライトコマンドを送信し、外部接続記憶制御装置がそのフォーマットデータをオープンシステム系の外部デバイスに書き込むことで、その外部デバイスをメインフレーム用にフォーマットすることが考えられる。
【０００７】
しかし、外部デバイスの記憶容量が大きくなると、ユーザデータ領域の全てに書き込むための膨大な０データをホスト接続記憶制御装置から外部接続記憶制御装置に送信しなければならないので、通信チャネルのデータ転送速度がボトルネックとなり、フォーマット処理の高速化を実現できない。
【０００８】
そこで、本発明は、上述の問題を解消し、外部接続記憶制御装置が備える実デバイスの物理フォーマットを高速に行うことを課題とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するため、本発明のストレージシステムは、第一の記憶制御装置と第二の記憶制御装置とを備える。第二の記憶制御装置が有する実デバイスは、第一の記憶制御装置が有する仮想デバイスにマッピングされている。第一の記憶制御装置は、実デバイスの制御情報領域に書き込まれる制御シリンダ情報を送信するポートを備える。第一の記憶制御装置から第二の記憶制御装置に送信するフォーマットデータとしては、０データを送信する必要がなく、少なくとも制御シリンダ情報を送信すればよいので、高速なフォーマットが行える。
【００１０】
第二の記憶制御装置としては、物理フォーマットにより、実デバイスのユーザデータ領域を０パディングするのが好ましい。物理フォーマットによりユーザデータ領域を０パディングすることができれば、高速なフォーマットを実現できる。
【００１１】
また、第一の記憶制御装置としては、第二の記憶制御装置が有する実デバイスのユーザデータ領域内の各ブロックについて、最新の書き込みデータを保持する０状態テーブルを更に備えたものが好ましい。第一の記憶制御装置は、実デバイスのユーザデータ領域内の所定のブロックへのリードアクセスに対しては、ブロックへのライトアクセスが過去にない場合には、０データを返し、ブロックへのライトアクセスが過去にある場合には、０状態テーブルを参照して最新の書き込みデータを返し、実デバイスのユーザデータ領域内の所定のブロックへのライトアクセスに対しては、ブロックへライトデータを書き込む。かかる構成により、第二の記憶制御装置が有する実デバイスのユーザデータ領域を０パディングしなくて済む。
【００１２】
本発明のフォーマット方法が適用されるストレージシステムは、第一の記憶制御装置と第二の記憶制御装置とを備える。第二の記憶制御装置が有する実デバイスは、第一の記憶制御装置が有する仮想デバイスにマッピングされている。このフォーマット方法は、実デバイスの制御情報領域に書き込まれる制御シリンダ情報を第一の記憶制御装置から第二の記憶制御装置に送信するステップと、第二の記憶制御装置が第一の記憶制御装置から受信した制御シリンダ情報を実デバイスの制御情報領域に書き込むステップと、を備える。
【００１３】
本発明のコンピュータプログラムが適用されるストレージシステムは、第一の記憶制御装置と第二の記憶制御装置とを備える。第二の記憶制御装置が有する実デバイスは、第一の記憶制御装置が有する仮想デバイスにマッピングされている。このコンピュータプログラムは、実デバイスの制御情報領域に書き込まれる制御シリンダ情報を第一の記憶制御装置から第二の記憶制御装置に送信するステップと、第二の記憶制御装置が第一の記憶制御装置から受信した制御シリンダ情報を実デバイスの制御情報領域に書き込むステップと、をストレージシステムに実行させる。
【００１４】
このコンピュータプログラムは、ストレージシステム内のメモリに実装してもよく、或いは記録媒体に格納しておいてもよい。記録媒体として、例えば、光記録媒体（ＣＤ−ＲＡＭ、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−Ｒ、ＰＤディスク、ＭＤディスク、ＭＯディスク等の光学的にデータの読み取りが可能な記録媒体）や、磁気記録媒体（フレキシブルディスク、磁気カード、磁気テープ等の磁気的にデータの読み取りが可能な記録媒体）、或いはメモリ素子（ＤＲＡＭ等の半導体メモリ素子、ＦＲＡＭ等の強誘電体メモリ素子等）などが好適である。
【発明の効果】
【００１５】
本発明によれば、外部接続記憶制御装置が備える実デバイスの物理フォーマットを高速に行うことができる。
【発明を実施するための最良の形態】
【００１６】
以下、各図を参照しながら本発明の実施形態について説明する。
図１は本実施形態に係るストレージシステム１００のシステム構成を示す。ストレージシステム１００は、記憶制御装置２０と記憶制御装置４０とを備えて構成されており、ホストシステム１０からのリクエストに応じたデータ処理を行う。記憶制御装置２０と記憶制御装置４０は、通信ネットワーク２０２を介して相互接続されており、それぞれが共に同一サイトに設置されていてもよく、或いはそれぞれが異なるサイトに設置されていてもよい。
【００１７】
ホストシステム１０は、例えば、ＣＰＵ（Central Processing Unit）やメモリ等を備えた上位装置であり、具体的には、パーソナルコンピュータ、ワークステーション、メインフレーム等である。更に、ホストシステム１０には、例えば、アプリケーションプログラム１１と、通信ネットワーク２０１を介して記憶制御装置２０にアクセスするためのポート１２とが実装されている。アプリケーションプログラム１１としては、例えば、記憶制御装置２０が提供する記憶資源を利用するデータベース等のアプリケーションプログラムの他、記憶制御装置２０の記憶資源を管理する管理用のアプリケーションプログラム等がある。
【００１８】
ホストシステム１０は、通信ネットワーク２０１を介して、記憶制御装置２０に相互接続されている。通信ネットワーク２０１としては、例えば、ＬＡＮ（Local Area Network）、ＳＡＮ（Storage Area Network）、インターネット、専用回線、公衆回線等を適宜用いることができる。ＬＡＮを介するデータ通信は、例えば、ＴＣＰ／ＩＰ（Transmission Control Protocol/Internet Protocol）プロトコルに従って行われる。ホストシステム１０がＬＡＮを介して記憶制御装置２０に接続される場合、ホストシステム１０は、ファイル名を指定してファイル単位でのデータ入出力を要求する。一方、ホストシステム１０がＳＡＮを介して記憶制御装置２０に接続される場合、ホストシステム１０は、ファイバチャネルプロトコルに従って、複数のディスクドライブにより提供される記憶資源のデータ管理単位であるブロックを単位として、データ入出力を要求する。通信ネットワーク２０１がＬＡＮである場合、ポート１２は、例えば、ＬＡＮ対応のネットワークカードである。通信ネットワーク２０１がＳＡＮの場合、ポート１２は、例えば、ＨＢＡ（Host Bus Adapter）である。
【００１９】
記憶制御装置２０は、例えば、ディスクアレイ装置等である。但し、これに限らず、例えば、記憶制御装置２０は、それ自体がＳＣＳＩターゲットになる仮想化スイッチであってもよい。記憶制御装置２０は、後述のように、記憶制御装置４０の有する記憶資源を自己の論理ユニット（Logical Unit）としてホストシステム１０に提供するものであるから、自己が直接支配するローカルな記憶デバイスを必ずしも有している必要はない。
【００２０】
記憶制御装置２０は、複数のチャネルアダプタ（ＣＨＡ）２１と、複数のディスクアダプタ（ＤＫＡ）２２と、管理端末（ＳＶＰ）２３と、キャッシュメモリ（ＣＭ）２４と、共有メモリ（ＳＭ）２５と、相互結合網２６とを備えている。
【００２１】
各々のチャネルアダプタ２１は、ホストシステム１０との間のデータ通信を行うためのポート６４を備えている。複数のポート６４のうち記憶制御装置４０に接続するポートをExternal Portと称する。チャネルアダプタ２１は、ホストシステム１０から受信した各種コマンドを解釈して実行する。チャネルアダプタ２１には、固有のネットワークアドレス（例えば、ＩＰアドレスやＷＷＮ（World Wide Name））が割り当てられている。各々のチャネルアダプタ２１は、それぞれが個別にＮＡＳ（Network Attached Storage）として機能することができる。複数のホストシステム１０が存在する場合、各々のチャネルアダプタ２１は、各々のホストシステム１０からの要求をそれぞれ個別に受け付けることができる。
【００２２】
各々のディスクアダプタ２２は、記憶装置３０の記憶デバイス３１，３２との間のデータ授受を行う。ディスクアダプタ２２は、記憶デバイス３１，３２に接続するためのポート７４を備えている。ディスクアダプタ２２は、チャネルアダプタ２１がホストシステム１０から受信したデータを、ホストシステム１０からのライトコマンドに基づいて、記憶デバイス３１，３２の所定のアドレスに書き込む他、ホストシステム１０からのリードコマンドに基づいて、記憶デバイス３１，３２の所定のアドレスからデータを読み出し、ホストシステム１０に送信する。ディスクアダプタ２２は、記憶デバイス３１，３２にデータを読み書きする場合、論理アドレスを物理アドレスに変換する。ディスクアダプタ２２は、記憶デバイス３１，３２がＲＡＩＤ（Redundant Arrays of Independent Inexpensive Disks）に従って管理されている場合は、ＲＡＩＤ構成に応じたデータアクセスを行う。
【００２３】
管理端末２３は、記憶制御装置２０を保守又は管理するための端末装置である。保守員は、管理端末２３を操作することにより、例えば、記憶デバイス３１，３２上に定義される論理デバイスの設定、記憶デバイス３１，３２の増設又は減設、ＲＡＩＤ構成の設定変更（例えば、ＲＡＩＤレベル５からＲＡＩＤレベル１への変更）等を行うことができる。また、後述するように、保守員は、管理端末２３を操作することにより記憶デバイス５１を記憶制御装置２０内の内部デバイスとしてマッピングする操作や、記憶デバイス５１に設定されたアクセス属性を記憶制御装置２０の内部デバイスに反映させる操作、或いは記憶制御装置２０の内部デバイスに設定されたアクセス属性を記憶デバイス５１に反映させる操作等を行うこともできる。
【００２４】
キャッシュメモリ２４は、ホストシステム１０から受信したデータや、記憶デバイス３１，３２から読み出したデータを一時的に記憶するものである。共有メモリ２５には、システム管理に必要な各種の制御情報等が格納される。共有メモリ２５に格納される制御情報として、例えば、後述するマッピングテーブル３０１、ＬＵＮ−ＬＤＥＶ−ＶＤＥＶ変換テーブル３０２、ＶＤＥＶ−外部ＬＵＮ変換テーブル３０３、ＶＤＥＶ−外部ＬＵＮ変換テーブル３０４等がある。
【００２５】
相互結合網２６は、チャネルアダプタ２１，ディスクアダプタ２２，管理端末２３，キャッシュメモリ２４，共有メモリ２５を相互に接続する。相互結合網２６は、例えば、高速スイッチング動作によってデータ伝送を行う超高速クロスバスイッチ等のような高速バスとして構成することができる。
【００２６】
記憶装置３０は、複数の記憶デバイス３１を備えている。記憶デバイス３１としては、例えば、ハードディスク、フレキシブルディスク、磁気テープ、半導体メモリ、光ディスク等のような物理デバイス（Physical Device）を用いることができる。記憶装置３０内に点線で示される記憶デバイス３２は、記憶制御装置４０の有する記憶デバイス５１を記憶制御装置２０側に取り込んだ状態を示すものである。即ち、本実施形態では、記憶制御装置２０から見て外部に存在する記憶デバイス５１を、記憶制御装置２０の内部記憶デバイスとして認識し、ホストシステム１０に外部記憶デバイス５１の記憶資源を提供する。記憶デバイス３２は、実記憶領域を有しない仮想デバイスである。記憶デバイス３２は、記憶制御装置２０の内部に存在するので、内部デバイスと別称されることもある。これに対し、記憶デバイス５１は、実記憶領域を有する実デバイス（物理デバイス）である。記憶デバイス５１は、記憶制御装置２０の外部に存在するので、外部記憶デバイスと別称されることもある。
【００２７】
尚、同図では、ホストシステム１０は、通信ネットワーク２０１を介して記憶制御装置２０のみに接続される例を示しているが、ホストシステム１０と記憶制御装置４０とを通信ネットワーク２０２を介して相互接続してもよい。通信ネットワーク２０２は、例えば、ＳＡＮ、ＬＡＮ、インターネット、専用回線、公衆回線等である。
【００２８】
一方、記憶制御装置４０は、複数のチャネルアダプタ（ＣＨＡ）４１と、複数のディスクアダプタ（ＤＫＡ）４２と、管理端末（ＳＶＰ）４３と、キャッシュメモリ（ＣＭ）４４と、共有メモリ（ＳＭ）４５と、相互結合網４６とを備えている。
【００２９】
各々のチャネルアダプタ４１は、通信ネットワーク２０２に接続するポート８４を備える。また、各々のディスクアダプタ（ＤＫＡ）４２は、記憶デバイス３１，３２に接続するためのポート９４を備える。記憶制御装置４０は、記憶制御装置２０と同様の構成を備えているので、その詳細な説明は省略する。
【００３０】
尚、本明細書では、記憶制御装置２０，４０を区別するため、前者をホスト接続記憶制御装置又は第一の記憶制御装置と別称し、後者を外部接続記憶制御装置又は第二の記憶制御装置と別称する場合がある。
【００３１】
図２はチャネルアダプタ２１のシステム構成を示している。チャネルアダプタ２１は、ＣＰＵ６１、ローカルメモリ６２、メモリコントローラ６３、ポート６４、及びＤＭＡ（Direct Memory Access）転送回路６５を備えて構成されている。ＣＰＵ６１は、ローカルメモリ６２に実装されたチャネルアダプタ用ファームウェアに基づいて動作し、メモリコントローラ６３を経由して、ＤＭＡ転送回路６５又はポート６４との間でデータの送受信などを行う。ポート６４は、ファイバチャネルプロトコルやＳＣＳＩプロトコルなどの通信プロトコルに基づいてホストシステム１０との間でデータ通信を行うホストインターフェースとして機能する。ＤＭＡ転送回路６５は、ＣＰＵ６１からの指示により、ホストシステム１０から送信されたデータをキャッシュメモリ２４へＤＭＡ転送し、或いはキャッシュメモリ２４に格納されたデータをホストシステム１０にＤＭＡ転送する。
【００３２】
尚、チャネルアダプタ４１についても同様の構成を備えている。
【００３３】
図３はディスクアダプタ２２のシステム構成を示している。ディスクアダプタ２２は、ＣＰＵ７１、ローカルメモリ７２、メモリコントローラ７３、ポート７４、及びＤＭＡ転送回路７５を備えて構成されている。ＣＰＵ７１は、ローカルメモリ７２に実装されたディスクアダプタ用ファームウェアに基づいて動作し、メモリコントローラ７３を経由して、ＤＭＡ転送回路７５又はポート７４との間でデータの送受信などを行う。ポート７４は、ファイバチャネルプロトコルやＳＣＳＩプロトコルなどの通信プロトコルに基づいて記憶デバイス３１，３２との間でデータ通信を行うディスクインターフェースとして機能する。ＤＭＡ転送回路７５は、ＣＰＵ７１からの指示により、記憶デバイス３１から読み取ったデータをキャッシュメモリ２４へＤＭＡ転送し、或いはキャッシュメモリ２４に格納されたデータを記憶デバイス３１へＤＭＡ転送する。
【００３４】
尚、ディスクアダプタ４２についても同様の構成を備えている。
【００３５】
図４は記憶制御装置２０内の論理的な記憶階層を示している。記憶制御装置２０は、下層側から順番に、ＶＤＥＶ（Virtual Device）１０１、ＬＤＥＶ（Logical Device）１０２、及びＬＵＮ（Logical Unit Number）１０３から成る３層の記憶階層を有している。
【００３６】
ＶＤＥＶ１０１は、論理的な記憶階層の最下位に位置する仮想デバイスである。ＶＤＥＶ１０１は、物理的な記憶資源を仮想化したものであり、例えば、ＲＡＩＤ構成を適用することができる。即ち、一つの記憶デバイス３１から複数のＶＤＥＶ１０１を形成することもできるし（スライシング）、或いは複数の記憶デバイス３１から一つのＶＤＥＶ１０１を形成することもできる（ストライピング）。図２中の左側に示すＶＤＥＶ１０１は、例えば、ＲＡＩＤ構成に従って、記憶デバイス３１を仮想化している。
【００３７】
一方、図２中の右側に示すＶＤＥＶ１０１は、記憶制御装置４０の記憶デバイス５１をマッピングすることにより構成されている。即ち、本実施形態では、記憶制御装置４０の記憶デバイス５１により提供される論理デバイス（ＬＤＥＶ）を、後述のマッピングテーブル３０１を用いて、ＶＤＥＶ１０１にマッピングすることにより、記憶制御装置２０の内部ボリュームとして使用できるようになっている。同図に示す例では、４つの記憶デバイス５１Ａ，５１Ｂ，５１Ｃ，５１Ｄをストライピングすることにより、ＶＤＥＶ１０１を構築している。各記憶デバイス５１Ａ，５１Ｂ，５１Ｃ，５１Ｄには、それぞれのポート８４Ａ，８４Ｂ，８４Ｃ，８４ＤからそれぞれのＬＵＮ８５Ａ，８５Ｂ，８５Ｃ，８５Ｄを特定することにより、それぞれ個別にアクセスすることができる。各ポート８４Ａ，８４Ｂ，８４Ｃ，８４Ｄには、ユニークな識別情報であるＷＷＮが割り当てられており、更に、各ＬＵＮ８５Ａ，８５Ｂ，８５Ｃ，８５Ｄには、ＬＵＮ番号が設定されているので、ＷＷＮとＬＵＮ番号の組合せによって、記憶デバイス５１Ａ，５１Ｂ，５１Ｃ，５１Ｄを特定できる。
【００３８】
ＶＤＥＶ１０１の上には、ＬＤＥＶ１０２が設けられている。ＬＤＥＶ１０２は、ＶＤＥＶ１０１を仮想化した論理デバイス（論理ボリューム）である。一つのＶＤＥＶ１０１から２つのＬＤＥＶ１０２に接続することもできるし、或いは複数のＶＤＥＶ１０１から一つのＬＤＥＶ１０２に接続することもできる。ＬＤＥＶ１０２には、それぞれのＬＵＮ１０３を介してアクセスすることができる。このように、本実施形態では、ＬＵＮ１０３と記憶デバイス５１との間に位置する中間記憶階層（ＶＤＥＶ１０１，ＬＤＥＶ１０２）に記憶デバイス５１を接続することにより、外部の記憶デバイス５１を記憶制御装置２０の内部デバイスの一つとして利用できるようにしている。
【００３９】
尚、記憶制御装置４０が有する記憶デバイス５１を、記憶制御装置２０のＶＤＥＶ１０１にマッピングする形態として、例えば、カスケード接続された複数の外部接続記憶制御装置の記憶デバイスのそれぞれを、接続先の記憶デバイスに順次マッピングすることもできる。例えば、Ｎ個の記憶デバイスがカスケード接続されている場合において、説明の便宜上、ホスト接続記憶制御装置に接続する記憶デバイスを第一の記憶デバイスと名付け、第一の記憶デバイスに接続する記憶デバイスを第二の記憶デバイス、第二の記憶デバイスに接続する記憶デバイスを第三の記憶デバイスと名付けていき、そして、末端の記憶デバイスを第Ｎの記憶デバイスと名付ける。このような接続形態において、第Ｎの記憶デバイスをその接続先である第（Ｎ−１）の記憶デバイスにマッピングし、第（Ｎ−１）の記憶デバイスをその接続先である第（Ｎ−２）の記憶デバイスにマッピングするという関係を順次繰り返していき、最後に、第一の記憶デバイスを記憶制御装置２０のＶＤＥＶ１０１にマッピングする。ここで、第Ｎの記憶デバイスは実デバイスであるが、それ以外の記憶デバイス（第一の記憶デバイス、第二の記憶デバイス、…、第（Ｎ−１）の記憶デバイス）は仮想デバイスである。
【００４０】
図５は記憶デバイス５１（より詳細には、外部記憶デバイス５１により提供されるＬＤＥＶ）をＶＤＥＶ１０１にマッピングするためのマッピングテーブル３０１のテーブル構造を示している。マッピングテーブル３０１は、例えば、ＶＤＥＶ１０１をそれぞれ識別するためのＶＤＥＶ番号と、外部の記憶デバイス５１の情報とをそれぞれ対応付けることにより、構成することができる。外部デバイス情報としては、例えば、デバイス識別情報と、記憶デバイス５１の記憶容量と、デバイスの種別を示す情報（例えば、テープ系デバイスかディスク系デバイスか等）と、記憶デバイス５１へのパス情報を含んで構成することができる。パス情報は、各ポート８４に固有の識別情報（ＷＷＮ）と、ＬＵＮ８５を識別するためのＬＵＮ番号とを含んで構成できる。
【００４１】
尚、同図に示されたデバイス識別情報、容量、デバイス種別、ＷＷＮ、ＬＵＮの値は、説明の便宜上の値であって、特段の意味はない。このようなマッピングテーブル３０１を用いることにより、記憶制御装置２０内の一つ以上のＶＤＥＶ１０１に対し、一つまたは複数の外部の記憶デバイス５１をマッピングすることができる。
【００４２】
次に、図６乃至図１１を参照しながら、記憶制御装置２０と記憶制御装置４０との間のデータ入出力（リード／ライト）について説明する。
【００４３】
図６と図７はライト処理時のデータの流れを示している。図６は記憶階層を中心に示すフロー図であり、図７はキャッシュメモリ２４の使われ方を中心に示すフロー図である。
【００４４】
ホストシステム１０は、記憶制御装置２０が提供するＬＤＥＶ１０２にデータを書き込むことができる。例えば、ＳＡＮの中に仮想的なＳＡＮサブネットを設定するゾーニングや、アクセス可能なＬＵＮ１０３のリストをホストシステム１０が保持するＬＵＮマスキングという手法により、ホストシステム１０を特定のＬＤＥＶ１０２に対してのみアクセスさせるように設定できる。
【００４５】
ホストシステム１０がデータを書き込もうとするＬＤＥＶ１０２がＶＤＥＶ１０１を介して内部の記憶デバイス３１に接続されている場合、通常の処理によってデータが書き込まれる。即ち、ホストシステム１０からのデータは、一旦、キャッシュメモリ２４に格納され、キャッシュメモリ２４からディスクアダプタ２２を介して、記憶デバイス３１の所定アドレスに格納される。この際、ディスクアダプタ２２は、論理的なアドレスを物理的なアドレスに変換する。また、ＲＡＩＤ構成の場合、同一のデータが複数の記憶デバイス３１に記憶される。
【００４６】
これに対し、ホストシステム１０が書き込もうとするＬＤＥＶ１０２がＶＤＥＶ１０１を介して外部の記憶デバイス５１に接続されている場合、図６に示すような流れでデータが書き込まれる。ホストシステム１０は、書込み先のＬＤＥＶ１０２を特定するＬＤＥＶ番号とこのＬＤＥＶ１０２にアクセスするためのポート６４を特定するＷＷＮとを明示して、書込みコマンド（Write）を発行する（Ｓ１０１）。
【００４７】
記憶制御装置２０は、ホストシステム１０からの書込みコマンドを受信すると、記憶制御装置４０に送信するための書込みコマンドを生成し、記憶制御装置４０に送信する（Ｓ１０２）。記憶制御装置２０は、ホストシステム１０から受信した書込みコマンド中の書込み先アドレス情報等を、記憶制御装置４０のＬＵＮ８５に合わせて変更することにより、新たな書込みコマンドを生成する。
【００４８】
次に、ホストシステム１０は、書き込むべきデータを記憶制御装置４０に送信する（Ｓ１０３）。記憶制御装置２０によって受信されたデータは、ＬＤＥＶ１０２からＶＤＥＶ１０１を介して（Ｓ１０４）、記憶制御装置４０のＬＵＮ８５に転送される（Ｓ１０６）。ここで、記憶制御装置２０は、ホストシステム１０からのデータをキャッシュメモリ２４に格納した時点で、ホストシステム１０に対し書込み完了の応答（Good）を返す（Ｓ１０５）。記憶制御装置４０は、記憶制御装置２０からデータを受信した時点で（或いは、記憶デバイス５１に書込みを終えた時点で）、書込み完了報告を記憶制御装置２０に送信する（Ｓ１０７）。即ち、記憶制御装置２０がホストシステム１０に対して書込み完了を報告する時期（Ｓ１０５）と、実際にデータが記憶デバイス５１に記憶される時期とは相違する（非同期方式）。従って、ホストシステム１０は、実際にデータが記憶デバイス５１に格納される前にデータ書込み処理から解放され、別の処理を行うことができる。
【００４９】
ここで、図７を参照する。キャッシュメモリ２４には、多数のサブブロック２４Ａが設けられている。記憶制御装置２０は、ホストシステム１０から指定された論理ブロックアドレスをサブブロックのアドレスに変換し、キャッシュメモリ２４の所定箇所にデータを格納する（Ｓ１０４）。
【００５０】
図８はホストシステム１０から記憶制御装置２０へのアクセス要求時に記憶制御装置２０がアドレス変換テーブルを使用してアドレス変換を行う様子を示している。ホストシステム１０は、所定のポート６４に対し、ＬＵＮ番号（ＬＵＮ＃）及び論理ブロックアドレス（ＬＢＡ）を指定してデータを送信する。記憶制御装置２０は、ＬＤＥＶ１０２用に入力されたデータ（ＬＵＮ＃＋ＬＢＡ）を、アドレス変換テーブル３０２に基づいて、ＶＤＥＶ１０１用のデータに変換する。アドレス変換テーブル３０２は、内部のＬＵＮ１０３を指定するデータをＶＤＥＶ１０１用データに変換するための、ＬＵＮ−ＬＤＥＶ−ＶＤＥＶ変換テーブルである。このアドレス変換テーブル３０２は、例えば、ＬＵＮ番号（ＬＵＮ＃）と、そのＬＵＮ１０３に対応するＬＤＥＶ１０２の番号（ＬＤＥＶ＃）及び最大スロット数と、ＬＤＥＶ１０２に対応するＶＤＥＶ１０１の番号（ＶＤＥＶ＃）及び最大スロット数等を対応付けることにより構成される。このアドレス変換テーブル３０２を参照することにより、ホストシステム１０からのデータ（ＬＵＮ＃＋ＬＢＡ）は、ＶＤＥＶ１０１用のデータ（ＶＤＥＶ＃＋ＳＬＯＴ＃＋ＳＵＢＢＬＯＣＫ＃）に変換される。
【００５１】
次に、記憶制御装置２０は、アドレス変換テーブル３０３を参照して、ＶＤＥＶ１０１用のデータを、記憶制御装置４０のＬＵＮ８５用に送信して記憶させるためのデータに変換する。アドレス変換テーブル３０３には、例えば、ＶＤＥＶ１０１の番号（ＶＤＥＶ＃）と、そのＶＤＥＶ１０１からのデータを記憶制御装置４０に送信するためのイニシエータポートの番号と、データ転送先のポート８４を特定するためのＷＷＮと、そのポート８４を介してアクセス可能なＬＵＮ番号とが対応付けられている。このアドレス変換テーブル３０３に基づいて、記憶制御装置２０は、記憶させるべきデータの宛先情報を、イニシエータポート番号＃＋ＷＷＮ＋ＬＵＮ＃＋ＬＢＡの形式に変換する。このように宛先情報が変更されたデータは、指定されたイニシエータポートから通信ネットワーク２０２を介して、指定されたポート８４に到達する。そして、データは、指定されたＬＵＮ８５でアクセス可能なＬＤＥＶの所定の場所に格納される。
【００５２】
図９は他の形態におけるアドレス変換テーブル３０４を示している。このアドレス変換テーブル３０４は、外部記憶デバイス５１がマッピングされたＶＤＥＶ１０１に、ストライプやＲＡＩＤを適用する場合に使用される。アドレス変換テーブル３０４は、ＶＤＥＶ番号（ＶＤＥＶ＃）と、ストライプサイズと、ＲＡＩＤレベルと、記憶制御装置４０を識別するための番号（ＳＳ＃（ストレージシステム番号））と、イニシエータポート番号と、ポート８４のＷＷＮと、ＬＵＮ８５のＬＵＮ番号とを対応付けることにより構成されている。同図に示す例では、一つのＶＤＥＶ１０１は、ＳＳ＃（１，４，６，７）で特定される合計４つの外部接続記憶制御装置を利用して、ＲＡＩＤ１を構成する。また、ＳＳ＃１に割り当てられている３個のＬＵＮ（＃０，＃０，＃４）は、同一デバイス（ＬＤＥＶ＃）に設定されているこのように、外部に存在する複数の論理ボリューム（ＬＤＥＶ）からＶＤＥＶ１０１を構成することにより、ストライピングやＲＡＩＤ等の機能を追加した上でホストシステム１０に提供することができる。
【００５３】
図１０と図１１はリード処理時のデータの流れを示している。図１０は記憶階層を中心に示すフロー図であり、図１１はキャッシュメモリ２４の使われ方を中心に示すフロー図である。
【００５４】
図１０を参照して、記憶制御装置４０のＬＵＮ８５からからデータを読み出す場合の処理を説明する。まず、ホストシステム１０は、ポート６４を指定して、記憶制御装置２０にデータの読み出しコマンド（Read）を送信する（Ｓ２０１）。
【００５５】
記憶制御装置２０は、読み出しコマンドを受信すると、要求されたデータを記憶制御装置４０から読み出すべく、読み出しコマンドを生成する。記憶制御装置２０は、生成した読み出しコマンドを記憶制御装置４０に送信する（Ｓ２０２）。
【００５６】
記憶制御装置４０は、記憶制御装置２０から受信した読み出しコマンドに応じて、要求されたデータを記憶デバイス５１から読み出して、記憶制御装置２０に送信し（Ｓ２０３）、正常に読み出しが完了した旨を報告する（Ｓ２０５）。記憶制御装置２０は、図１１に示すように、記憶制御装置４０から受信したデータを、キャッシュメモリ２４の所定の場所に格納させる（Ｓ２０４）。
【００５７】
記憶制御装置２０は、キャッシュメモリ２４に格納されたデータを読み出し、アドレス変換を行った後、ＬＵＮ１０３等を介してホストシステム１０にデータを送信し（Ｓ２０６）、読み出し完了報告を行う（Ｓ２０７）。これらデータ読み出し時の一連の処理では、図８にて述べたアドレス変換操作が逆向きで行われる。
【００５８】
図７では、ホストシステム１０からの要求に応じて、必ず記憶制御装置４０からデータを読み出し、キャッシュメモリ２４に保存するかのように示している。しかし、これに限らず、例えば、記憶制御装置４０のＬＵＮ８５に記憶されているデータの全部又は一部を、予めキャッシュメモリ２４に記憶させておき、ホストシステム１０からの読み出しコマンドに対して、直ちにキャッシュメモリ２４からデータを読み出してホストシステム１０に送信することもできる。
【００５９】
図１２はメインフレーム系ボリュームのフォーマットを示す。メインフレーム系ボリューム４００は、ユーザデータを格納するユーザデータ領域４０１と、制御シリンダ情報を格納する制御情報領域４０２とを含む。制御情報領域４０２は、交代領域４０３、ＣＥ領域４０４、ＢＭ領域４０５、及びＨＡ／Ｒ０領域４０６を含む。交代領域４０３は、ユーザデータ領域４０１が故障した場合に備えてデータを格納するための記憶領域である。ＣＥ領域４０４は、テスト用にデータを読み書きするための記憶領域である。ＢＭ領域４０５は、ユーザデータ領域４０１のレコードの長さや、或いはそのレコードが等長レコードであるか否かなどの情報をビットマップ情報としてシリンダ毎に格納する記憶領域である。ＨＡ／Ｒ０領域４０６は、ＨＡ（ホームアドレス）と、シリンダの先頭レコードＲ０を含む記憶領域である。ＨＡには、各シリンダの制御情報（例えば、シリンダの論理アドレス／物理アドレスや、シリンダが不良か否かのフラグ情報など）が格納される。
【００６０】
オープンシステム系ボリュームをメインフレーム系ボリュームにフォーマットするためには、０パディングされたユーザデータ領域４０１と、制御シリンダ情報が書き込まれた制御情報領域４０２をオープンシステム系ボリュームに形成すればよい。尚、後述するように、ユーザデータ領域４０１は必ずしも０パディングしなくても、メインフレーム系ボリュームとして使用することが可能である。
【００６１】
図１３はメインフレーム系ボリュームのトラックフォーマット（ＣＫＤ方式）を示す。同図において、ＨＡはホームアドレス、Ｃはカウント部、Ｋはキー部、Ｄはデータ部、Ｒ０，Ｒ１，…，Ｒｎはレコード、Ｇ１，Ｇ２，Ｇ３はギャップである。ＨＡとＲ０はＨＡ／Ｒ０領域４０６に形成され、Ｒ１，…，Ｒｎはユーザデータ領域４０１に形成される。
【００６２】
次に、本実施形態のフォーマット方法の概要について説明する。記憶制御装置４０の記憶デバイス５１をメインフレーム系ボリュームにフォーマットするには、記憶制御装置４０の物理フォーマット機能を使用して、ユーザデータ領域４０１を０パディングする。更に、記憶制御装置２０から通信ネットワーク２０２を介して記憶制御装置４０に制御シリンダ情報を送信する。記憶制御装置４０は、記憶制御装置２０から受信した制御シリンダ情報を制御情報領域４０２に書き込む。ユーザデータ領域４０１への０パディングと、制御情報領域４０２への制御シリンダ情報の書き込みは、同時に行ってもよく、或いは非同期に行ってもよい。この方法によれば、記憶制御装置２０から通信ネットワーク２０２を介して記憶制御装置４０に送信するフォーマットデータは、制御シリンダ情報だけでよいので、通信チャネルのデータ転送速度がボトルネックとなることはなく、高速なフォーマットを実現できる。
【００６３】
尚、本明細書においては、記憶制御装置２０，４０の物理フォーマット機能によって、ユーザデータ領域４０１を０パディングすることを「高速フォーマット」と称する。また、０データの書き込みを指示するライトコマンドによって、ユーザデータ領域４０１に０データを書き込むこと、或いは制御シリンダ情報の書き込みを指示するライトコマンドによって、制御情報領域４０２に制御シリンダ情報を書き込むことを「低速フォーマット」と称する。
【００６４】
ここで、図１４乃至図１５を参照しながら、ＲＡＩＤグループについて説明する。図１４は、ＲＡＩＤ５に従って、物理デバイス５０１，５０２，５０３，５０４，５０５にデータが記憶されている様子を示している。ＲＡＩＤ５では、複数の物理デバイス５０１，５０２，５０３，５０４，５０５によってＲＡＩＤグループ６００が形成されている。同図に示す例では、物理デバイス５０１，５０２，５０３，５０４，５０５には、データＡ、Ｂ，Ｃ，Ｄと、データＡ、Ｂ，Ｃ，Ｄの誤りを検出するためのパリティデータＰ（Ａ−Ｄ）が記憶されている。同様に、物理デバイス５０１，５０２，５０３，５０４，５０５には、データＥ，Ｆ，Ｇ，Ｈと、データＥ，Ｆ，Ｇ，Ｈの誤りを検出するためのパリティデータＰ（Ｅ−Ｈ）が記憶されている。このような、データとパリティデータとの組み合わせをストライプグループ６０１と称する。図１５に示すように、一つのＲＡＩＤグループ６００には、複数の論理デバイス７０１，７０２を形成することができる。それぞれの論理デバイス７０１，７０２の各ブロックは、複数の物理デバイス５０１，５０２，５０３，５０４，５０５に分散されて配置される。
【００６５】
フォーマット対象となる複数の論理デバイスが全て同一のＲＡＩＤグループに属している場合には、これら複数の論理デバイスをまとめて高速フォーマットすることが可能である。しかし、フォーマット対象となる複数の論理デバイスが全て同一のＲＡＩＤグループに属しているわけではない場合には、これら複数の論理デバイスをまとめて高速フォーマットすることはできない。このような場合には、高速フォーマットできない論理デバイスに対して、低速フォーマットを実行すればよい。言い換えれば、複数の論理デバイスを高速フォーマットする条件として、当該複数の論理デバイス全てが同一のＲＡＩＤグループに属している必要がある。フォーマット対象となる他の論理デバイスと同一のＲＡＩＤグループに属していない論理デバイスや、高速フォーマットに失敗した論理デバイスに対しては、低速フォーマットが行われる。
【００６６】
図１６は記憶制御装置２０が実行するメインフレーム系フォーマット処理の各種ジョブを示している。ディスクアダプタ２２のローカルメモリ７２上には、ＦＭＴ（フォーマット）監視ジョブ８０１、物理ドライブ保守ジョブ８０２、ＰＤＥＶジョブ８０３、ＦＭＴジョブ８０４、非同期コマンドジョブ８０５、及びＰＤＥＶジョブ８０６が動作する。チャネルアダプタ２１のローカルメモリ６２上には、外部Ｉ／Ｏジョブ８０７が動作する。物理ドライブ保守ジョブ８０２、及びＰＤＥＶジョブ８０３によって、高速フォーマットが実行される。ＦＭＴジョブ８０４、非同期コマンドジョブ８０５、ＰＤＥＶジョブ８０６、及び外部Ｉ／Ｏジョブ８０７によって、低速フォーマットが実行される。
【００６７】
ＦＭＴ監視ジョブ８０１は、論理デバイスをフォーマットする指示を管理端末２３から受信すると、フォーマット対象となる論理デバイスに対応するビットを「１」とし、フォーマット対象とならない論理デバイスに対応するビットを「０」とするＬＤＥＶビットマップ９０３を作成する。ＦＭＴ管理ジョブ８０１は、フォーマット対象となる論理デバイスが高速フォーマットの条件を満たしているか否かを判断し、物理ドライブ保守ジョブ８０２に対して高速フォーマットを指示する。また、ＦＭＴ監視ジョブ８０１は、フォーマット対象となる論理デバイスのうち高速フォーマットの条件を満たしていない論理デバイスや、或いは高速フォーマットの条件を満たしているが、高速フォーマットに失敗した論理デバイスを低速フォーマットする指示をＦＭＴジョブ８０４に与える。
【００６８】
物理ドライブ保守ジョブ８０２は、ＦＭＴ監視ジョブ８０１から高速フォーマットを指示されると、Ｍ／Ｆ高速フォーマットフラグ９０１及び外部接続判定ビットマップ９０２を参照して、フォーマット対象の論理デバイスが外部デバイス（記憶デバイス５１）上に形成された論理デバイスであるか否かを判断するとともに、フォーマット対象の論理デバイスが外部デバイス（記憶デバイス５１）上に形成されている場合において、その論理デバイスが高速フォーマットの対象であるか否かを判定する。
【００６９】
Ｍ／Ｆ高速フォーマットフラグ９０１とは、外部デバイスを高速フォーマットするか否かを示すフラグ情報である。外部デバイスを高速フォーマットする場合には、Ｍ／Ｆ高速フォーマットフラグ９０１は「１」に設定され、外部デバイスを高速フォーマットしない場合には、Ｍ／Ｆ高速フォーマットフラグ９０１は「０」に設定される。
【００７０】
外部接続判定ビットマップ９０２とは、論理デバイスが内部デバイス（記憶デバイス３１）上に形成されているものか、或いは外部デバイス（記憶デバイス５１）上に形成されているものかを示すビットマップ情報である。
【００７１】
物理ドライブ保守ジョブ８０２は、内部デバイス（記憶デバイス３１）上に形成された論理デバイスを高速フォーマットする場合には、ＰＤＥＶジョブ８０３に高速フォーマットを指示する。
【００７２】
ＰＤＥＶジョブ８０３は、物理ドライブ保守ジョブ８０２から高速フォーマットを指示されると、ディスクアダプタ２２の物理フォーマット機能によって、記憶デバイス３１を物理フォーマットする。物理ドライブ保守ジョブ８０２は、ＰＤＥＶジョブ８０３から高速フォーマット完了の報告を受けると、高速フォーマットされた論理デバイスに対応するビットを「１」から「０」に書き換えたＬＤＥＶビットマップ９０３をＦＭＴ監視ジョブ８０１に返す。
【００７３】
ＦＭＴジョブ８０４は、フォーマット対象の論理デバイスが内部デバイス（記憶デバイス３１）である場合には、非同期コマンドジョブ８０５に低速フォーマットを指示し、フォーマト対象の論理デバイスが外部デバイス（記憶デバイス５１）である場合には、外部Ｉ／Ｏジョブ８０７に低速フォーマットを指示する。
【００７４】
非同期コマンドジョブ８０５は、ＦＭＴジョブ８０４から低速フォーマットを指示されると、０データ又は制御シリンダ情報の書き込みを指示するライトコマンドを作成し、このライトコマンドをＰＤＥＶジョブ８０６に送信する。非同期コマンドジョブ８０５が取り扱うフォーマットデータ（０データ又は制御シリンダ情報）は、一旦、キャッシュメモリ２４に格納された上で、フォーマット対象の論理デバイスに書き込まれる。
【００７５】
尚、非同期コマンドジョブ８０５は、ホストシステム１０からのＩ／Ｏリクエストとは非同期に動作する。
【００７６】
ＰＤＥＶジョブ８０６は、非同期コマンドジョブ８０５からライトコマンドを受信すると、内部デバイス（記憶デバイス３１）のユーザデータ領域４０１に０データを書き込み、或いは制御情報領域４０２に制御シリンダ情報を書き込む。
【００７７】
外部Ｉ／Ｏジョブ８０７は、ＦＭＴジョブ８０４から低速フォーマットを指示されると、０データ又は制御シリンダ情報の書き込みを指示するライトコマンドを生成し、これをExternal Port経由で記憶制御装置４０に送信する。
【００７８】
尚、記憶制御装置２０の高速フォーマットは、記憶制御装置２０の内部デバイス（記憶デバイス３１）に対してのみ機能する。記憶制御装置２０の低速フォーマットは、記憶制御装置２０の内部デバイス（記憶デバイス３１）だけでなく、記憶制御装置４０の外部デバイス（記憶デバイス５１）に対しても機能する。但し、記憶制御装置４０が高速フォーマットの機能を有している場合には、記憶制御装置４０の高速フォーマット機能によって、記憶デバイス５１を高速フォーマットできる。本実施形態のフォーマット方法は、記憶制御装置４０が高速フォーマットの機能を有していない場合についても、適用できる。
【００７９】
図１７は保守員が管理端末２３を操作して、記憶制御装置２０にフォーマット指示を与えるための操作画面を示している。保守員は、この操作画面を参照しながら、フォーマット対象となる単一又は複数の論理デバイスを選択する。記憶制御装置２０がホストシステム１０に提供する論理デバイスが複数存在する場合、保守員は、それぞれの論理デバイスについて、メインフレーム系のフォーマットにするか、或いはオープンシステム系のフォーマットにするかを選択できる。
【００８０】
図１８は記憶制御装置２０が内部デバイス（記憶デバイス３１）をメインフレーム用にフォーマットするときの処理の流れを示すシーケンスチャートである（この例では、記憶制御装置２０は高速フォーマットの機能を有しているものとする）。
【００８１】
保守員が管理端末２３を入力操作し、論理デバイスをメインフレーム用にフォーマットする指示を与えると、ＦＭＴ監視ジョブ８０１は、フォーマット要求を受け付けて（Ｓ３０１）、ＬＤＥＶビットマップ９０３を作成する（Ｓ３０２）。そして、ＦＭＴ監視ジョブ８０１は、物理ドライブ保守ジョブ８０２にＬＤＥＶビットマップ９０３を送信して、高速フォーマットを指示する（Ｓ３０３）。
【００８２】
すると、物理ドライブ保守ジョブ８０２は、外部接続判定ビットマップ９０２を参照して、フォーマット対象の論理デバイスが内部デバイス上に形成されているものであるか、或いは外部デバイス上に形成されているものであるかをチェックする。上述の如く、フォーマット対象の論理デバイスは内部デバイス上に形成されているので、物理ドライブ保守ジョブ８０２は、ＰＤＥＶジョブ８０３に高速フォーマットを指示する（Ｓ３０４）。
【００８３】
尚、フォーマット対象の論理デバイスが複数指定された場合において、フォーマット対象の全ての論理デバイスが同一のＲＡＩＤグループに属しているわけではない場合には、物理ドライブ保守ジョブ８０２は、同一のＲＡＩＤグループに属する単一又は複数の論理デバイスに対して高速フォーマットの指示を行う。
【００８４】
ＰＤＥＶジョブ８０３は、物理ドライブ保守ジョブ８０２から高速フォーマットの指示を受けると、指定された論理デバイスを高速フォーマットする（Ｓ３０５）。高速フォーマットが完了すると、ＰＤＥＶジョブ８０３は、物理ドライブ保守ジョブ８０２に高速フォーマット完了を報告する（Ｓ３０６）。
【００８５】
物理ドライブ保守ジョブ８０２は、ＰＤＥＶジョブ８０３から高速フォーマット完了報告を受信すると、ＬＤＥＶビットマップ９０３のうち高速フォーマットを正常に行えた論理デバイスに対応するビットを「１」から「０」に書き換えて、ＬＤＥＶビットマップ９０３をＦＭＴ監視ジョブ８０１に返し、高速フォーマット完了を報告する（Ｓ３０７）。
【００８６】
すると、ＦＭＴ監視ジョブ８０１は、ＬＤＥＶビットマップ９０３をチェックし（Ｓ３０８）、ＬＤＥＶビットマップ９０３のうち対応するビットが「１」になっている論理デバイスを低速フォーマットする指示をＦＭＴジョブ８０４に与える（Ｓ３０９）。ＬＤＥＶビットマップ９０３のうち対応するビットが「１」になっている論理デバイスは、他の論理デバイスと同一のＲＡＩＤグループに属していないか、或いは高速フォーマットが正常に行われなかったものである。
【００８７】
ＦＭＴジョブ８０４は、ＦＭＴ監視ジョブ８０１から低速フォーマットの指示を受信すると、非同期コマンドジョブ８０５に低速フォーマットの指示を与える（Ｓ３１０）。すると、非同期コマンドジョブ８０５は、ユーザデータ領域４０１に０データの書き込みを指示するライトコマンドを作成し、ＰＤＥＶジョブ８０６に０データの書き込みを指示する（Ｓ３１１）。
【００８８】
ＰＤＥＶジョブ８０６は、非同期コマンドジョブ８０５から０データの書き込み指示を受けると、ユーザデータ領域４０１に０データを書き込む（Ｓ３１２）。ＰＤＥＶジョブ８０６は、０データの書き込みが完了すると、非同期コマンドジョブ８０５に処理完了を報告する（Ｓ３１３）。非同期コマンドジョブ８０５は、ＰＤＥＶジョブ８０６から処理完了報告を受信すると、ＦＭＴジョブ８０４に処理完了を報告する（Ｓ３１４）。ＦＭＴジョブ８０４は、非同期コマンドジョブ８０５から処理完了報告を受信すると、ＦＭＴ監視ジョブ８０１に処理完了を報告する（Ｓ３１５）。
【００８９】
このようにして、ユーザデータ領域４０１のフォーマットが完了すると、ＦＭＴ監視ジョブ８０１は、制御シリンダ情報の書き込み指示をＦＭＴジョブ８０４に与える（Ｓ３１６）。
【００９０】
ＦＭＴジョブ８０４は、ＦＭＴ監視ジョブ８０１から制御シリンダ情報の書き込み指示を受信すると、非同期コマンドジョブ８０５に制御シリンダ情報の書き込み指示を与える（Ｓ３１７）。すると、非同期コマンドジョブ８０５は、制御情報領域４０２に制御シリンダ情報の書き込みを指示するライトコマンドを作成し、ＰＤＥＶジョブ８０６に制御シリンダ情報の書き込みを指示する（Ｓ３１８）。
【００９１】
ＰＤＥＶジョブ８０６は、非同期コマンドジョブ８０５から制御シリンダ情報の書き込み指示を受けると、制御情報領域４０２に制御シリンダ情報を書き込む（Ｓ３１９）。ＰＤＥＶジョブ８０６は、制御シリンダ情報の書き込みが完了すると、非同期コマンドジョブ８０５に処理完了を報告する（Ｓ３２０）。
【００９２】
非同期コマンドジョブ８０５は、ＰＤＥＶジョブ８０６から処理完了報告を受信すると、ＦＭＴジョブ８０４に処理完了を報告する（Ｓ３２１）。ＦＭＴジョブ８０４は、非同期コマンドジョブ８０５から処理完了報告を受信すると、ＦＭＴ監視ジョブ８０１に処理完了を報告する（Ｓ３２２）。
【００９３】
以上の処理を経て、記憶制御装置２０が内部デバイス（記憶デバイス３１）をメインフレーム用にフォーマットする処理が完了する（Ｓ３２３）。
【００９４】
図１９は記憶制御装置２０が記憶制御装置４０の外部デバイス（記憶デバイス５１）をメインフレーム用にフォーマットするときの処理の流れを示すシーケンスチャートである（この例では、記憶制御装置４０は高速フォーマットの機能を有し、Ｍ／Ｆ高速フォーマットフラグ９０１は「１」に設定されているものとする。）。
【００９５】
保守員が管理端末２３を入力操作し、論理デバイスをメインフレーム用にフォーマットする指示を与えると、ＦＭＴ監視ジョブ８０１は、フォーマット要求を受け付けて（Ｓ４０１）、ＬＤＥＶビットマップ９０３を作成する（Ｓ４０２）。そして、ＦＭＴ監視ジョブ８０１は、物理ドライブ保守ジョブ８０２にＬＤＥＶビットマップ９０３を送信して、高速フォーマットを指示する（Ｓ４０３）。
【００９６】
すると、物理ドライブ保守ジョブ８０２は、外部接続判定ビットマップ９０２を参照して、フォーマット対象の論理デバイスが内部デバイス上に形成されているものであるか、或いは外部デバイス上に形成されているものであるかをチェックする。上述の如く、フォーマット対象の論理デバイスは外部デバイス上に形成されているので、物理ドライブ保守ジョブ８０２は、Ｍ／Ｆ高速フォーマットフラグ９０１をチェックする。上述の如く、Ｍ／Ｆ高速フォーマットフラグ９０１は「１」に設定されているので、物理ドライブ保守ジョブ８０２は、ＬＤＥＶビットマップ９０３の「１」を全て「０」に書き換えた上で、ＬＤＥＶビットマップ９０３をＦＭＴ監視ジョブ８０１に返す（Ｓ４０４）。
【００９７】
尚、ＬＤＥＶビットマップ９０３の「１」は全て「０」に書き換えられるので、記憶制御装置２０の機能によって、外部デバイス（記憶デバイス５１）のユーザデータ領域４０１に０データの書き込みが行われることはない。外部デバイス（記憶デバイス５１）のユーザデータ領域４０１への０パディングは、記憶制御装置４０が有する物理フォーマット機能によって処理される。記憶制御装置４０の物理フォーマット機能によって外部デバイス（記憶デバイス５１）を高速フォーマットする契機を記憶制御装置４０に与えるために、記憶制御装置２０が記憶制御装置４０にフォーマットコマンドを送信するように構成してもよい。
【００９８】
ＦＭＴ監視ジョブ８０１は、物理ドライブ保守ジョブ８０２からＬＤＥＶビットマップ９０３を受け取ると、ＬＤＥＶビットマップをチェックする（Ｓ４０５）。ＬＤＥＶビットマップ９０３は全て「０」になっているので、ＦＭＴ監視ジョブ８０１は、ＦＭＴジョブ８０４に制御シリンダ情報の書き込み指示を与える（Ｓ４０６）。
【００９９】
ＦＭＴジョブ８０４は、ＦＭＴ監視ジョブ８０１から制御シリンダ情報の書き込み指示を受けると、外部Ｉ／Ｏジョブ８０７に制御シリンダ情報の書き込み指示を与える（Ｓ４０７）。
【０１００】
すると、外部Ｉ／Ｏジョブ８０７は、制御情報領域４０２に制御シリンダ情報の書き込みを指示するライトコマンドを作成し、そのライトコマンドをExternal Port経由で記憶制御装置４０に送信する（Ｓ４０８）。
【０１０１】
記憶制御装置４０（外部ＤＫＣ）は、制御シリンダ情報の書き込み指示するライトコマンドを記憶制御装置２０から受信すると、外部デバイス（記憶デバイス５１）の制御情報領域４０２に制御シリンダ情報を書き込む（Ｓ４０９）。
【０１０２】
制御情報領域４０２への制御シリンダ情報の書き込みが完了すると、外部Ｉ／Ｏジョブ８０７は、ＦＭＴジョブ８０４に制御シリンダ情報の書き込み完了を報告する（Ｓ４１０）。ＦＭＴジョブ８０４は、ＦＭＴ監視ジョブ８０１に制御シリンダ情報の書き込み完了を報告する（Ｓ４１１）。
【０１０３】
以上の処理を経て、記憶制御装置２０が記憶制御装置４０の外部デバイス（記憶デバイス５１）をメインフレーム用にフォーマットする処理が完了する（Ｓ４１２）。
【０１０４】
尚、記憶制御装置４０の物理フォーマット機能によるユーザデータ領域４０１の０パディングは、制御情報領域４０２への制御シリンダ情報の書き込みと並行して行うと、より一層、高速なフォーマットを実現できる。
【０１０５】
図２０は記憶制御装置２０が記憶制御装置４０の外部デバイス（記憶デバイス５１）をメインフレーム用にフォーマットするときの処理の流れを示すシーケンスチャートである（この例では、記憶制御装置４０は高速フォーマットの機能を有しておらず、Ｍ／Ｆ高速フォーマットフラグ９０１は「０」に設定されているものとする。）。
【０１０６】
保守員が管理端末２３を入力操作し、論理デバイスをメインフレーム用にフォーマットする指示を与えると、ＦＭＴ監視ジョブ８０１は、フォーマット要求を受け付けて（Ｓ５０１）、ＬＤＥＶビットマップ９０３を作成する（Ｓ５０２）。そして、ＦＭＴ監視ジョブ８０１は、物理ドライブ保守ジョブ８０２にＬＤＥＶビットマップ９０３を送信して、高速フォーマットを指示する（Ｓ５０３）。
【０１０７】
すると、物理ドライブ保守ジョブ８０２は、外部接続判定ビットマップ９０２を参照して、フォーマット対象の論理デバイスが内部デバイス上に形成されているものであるか、或いは外部デバイス上に形成されているものであるかをチェックする。上述の如く、フォーマット対象の論理デバイスは外部デバイス上に形成されているので、物理ドライブ保守ジョブ８０２は、Ｍ／Ｆ高速フォーマットフラグ９０１をチェックする。上述の如く、Ｍ／Ｆ高速フォーマットフラグ９０１は「０」に設定されているので、物理ドライブ保守ジョブ８０２は、ＬＤＥＶビットマップ９０３を書き換えることなく、ＬＤＥＶビットマップ９０３をそのままＦＭＴ監視ジョブ８０１に返す（Ｓ５０４）。
【０１０８】
ＦＭＴ監視ジョブ８０１は、物理ドライブ保守ジョブ８０２からＬＤＥＶビットマップ９０３を受け取ると、ＬＤＥＶビットマップ９０３をチェックし（Ｓ５０５）、フォーマット対象の論理デバイスを低速フォーマットする指示をＦＭＴジョブ８０４に与える（Ｓ５０６）。
【０１０９】
ＦＭＴジョブ８０４は、ＦＭＴ監視ジョブ８０１から低速フォーマットの指示を受けると、外部Ｉ／Ｏジョブ８０７に０データの書き込み指示を与える（Ｓ５０７）。
【０１１０】
すると、外部Ｉ／Ｏジョブ８０７は、ユーザデータ領域４０１に０データの書き込みを指示するライトコマンドを作成し、そのライトコマンドをExternal Port経由で記憶制御装置４０に送信する（Ｓ５０８）。
【０１１１】
記憶制御装置４０は、０データの書き込み指示するライトコマンドを記憶制御装置２０から受信すると、外部デバイス（記憶デバイス５１）のユーザデータ領域４０１に０データを書き込む（Ｓ５０９）。
【０１１２】
ユーザデータ領域４０１への０データの書き込みが完了すると、外部Ｉ／Ｏジョブ８０７は、ＦＭＴジョブ８０４に０データの書き込み完了を報告する（Ｓ５１０）。ＦＭＴジョブ８０４はＦＭＴ監視ジョブ８０１に０データの書き込み完了を報告する（Ｓ５１１）。
【０１１３】
すると、ＦＭＴ監視ジョブ８０１は、ＦＭＴジョブ８０４に制御シリンダ情報の書き込み指示を与える（Ｓ５１２）。ＦＭＴジョブ８０４は、ＦＭＴ監視ジョブ８０１から制御シリンダ情報の書き込み指示を受けると、外部Ｉ／Ｏジョブ８０７に制御シリンダ情報の書き込み指示を与える（Ｓ５１３）。
【０１１４】
外部Ｉ／Ｏジョブ８０７は、制御情報領域４０２に制御シリンダ情報の書き込みを指示するライトコマンドを作成し、そのライトコマンドをExternal Port経由で記憶制御装置４０に送信する（Ｓ５１４）。
【０１１５】
記憶制御装置４０は、制御シリンダ情報の書き込み指示するライトコマンドを記憶制御装置２０から受信すると、外部デバイス（記憶デバイス５１）の制御情報領域４０２に制御シリンダ情報を書き込む（Ｓ５１５）。
【０１１６】
制御情報領域４０２への制御シリンダ情報の書き込みが完了すると、外部Ｉ／Ｏジョブ８０７は、ＦＭＴジョブ８０４に制御シリンダ情報の書き込み完了を報告する（Ｓ５１６）。ＦＭＴジョブ８０４は、ＦＭＴ監視ジョブ８０１に制御シリンダ情報の書き込み完了を報告する（Ｓ５１７）。
【０１１７】
以上の処理を経て、記憶制御装置２０が記憶制御装置４０の外部デバイス（記憶デバイス５１）をメインフレーム用にフォーマットする処理が完了する（Ｓ５１８）。
【０１１８】
尚、記憶制御装置２０が記憶制御装置４０の記憶デバイス５１をメインフレーム用にフォーマットする場合において、記憶デバイス５１のユーザデータ領域４０１を必ずしも０パディングしなくてもよい。記憶デバイス５１のフォーマット時にユーザデータ領域４０１を０パディングしない例について、説明を加える。
【０１１９】
図２１に示すように、記憶制御装置２０は、記憶デバイス５１のユーザデータ領域４０１のブロック４０７へのリードアクセスに対しては、ブロック４０７へのライトアクセスが過去に存在しないことを条件として、ホストシステム１０に０データを返す。その一方で、図２２に示すように、ユーザデータ領域４０１のブロック４０７へのライトアクセスに対しては、記憶制御装置２０は、ブロック４０７へのデータ書き込みを実行し、ブロック４０７に０データが書き込まれたのか或いは１データが書き込まれたのかを０状態テーブル９０４に記憶しておく。０状態テーブルは、ユーザデータ領域４０１内の各ブロック４０７について、最新の書き込みデータ（０／１データ）を格納するビットマップテーブルである。そして、図２３に示すように、記憶制御装置２０は、過去にライトアクセスのあったブロック４０７へリードアクセスがなされると、０状態テーブル９０４を参照して、最新の書き込みデータ（０／１データ）を返す。０状態テーブル９０４は、共有メモリ２５、或いはキャッシュメモリ２４などに格納される。
【０１２０】
本実施形態によれば、記憶制御装置２０から記憶制御装置４０に送信するフォーマットデータに、ユーザデータ領域４０１を０パディングするための０データを含める必要がなく、少なくとも制御シリンダ情報を含めればよいので、高速なフォーマットを実現することができる。
【０１２１】
また、記憶制御装置４０が物理フォーマット機能によりユーザデータ領域４０１を０パディングすることができれば、より一層高速なフォーマットを実現できる。
【０１２２】
また、記憶制御装置４０がユーザデータ領域４０１を０パディングする物理フォーマット機能を有していなくても、記憶制御装置２０が０状態テーブル９０４を保持することにより、ユーザデータ領域４０１を０パディングしなくても、制御情報領域４０２に制御シリンダ情報を書き込めば、記憶デバイス５１をメインフレーム用ボリュームとして使用できる。
【図面の簡単な説明】
【０１２３】
【図１】本実施形態のストレージシステムの構成を示すブロック図である。
【図２】チャネルアダプタの構成を示すブロック図である。
【図３】ディスクアダプタの構成を示すブロック図である。
【図４】記憶制御装置内の論理的な記憶階層を示す説明図である。
【図５】マッピングテーブルの説明図である。
【図６】ライト処理時のデータの流れについて、記憶階層の使われ方を中心に示す図である。
【図７】ライト処理時のデータの流れについて、キャッシュメモリの使われ方を中心に示す図である。
【図８】外部デバイスにアクセスするためのアドレス変換の流れを示す図である。
【図９】ＶＤＥＶ−外部ＬＵＮ変換テーブルの説明図である。
【図１０】リード処理時のデータの流れについて、記憶階層の使われ方を中心に示す図である。
【図１１】リード処理時のデータの流れについて、キャッシュメモリの使われ方を中心に示す図である。
【図１２】メインフレーム系ボリュームのフォーマットの説明図である。
【図１３】メインフレーム系ボリュームのトラックフォーマットを示す図である
【図１４】ＲＡＩＤグループの説明図である。
【図１５】ＲＡＩＤグループの説明図である。
【図１６】ホスト接続記憶制御装置が実行するメインフレーム系フォーマット処理の各種ジョブの説明図である。
【図１７】ホスト接続記憶制御装置にフォーマット指示を与えるための操作画面である。
【図１８】ホスト接続記憶制御装置が内部デバイスをフォーマットするときの処理の流れを示すシーケンスチャートである。
【図１９】ホスト接続記憶制御装置が外部接続記憶制御装置に制御シリンダ情報を送信することにより、外部デバイスをメインフレーム用にフォーマットするときの処理の流れを示すシーケンスチャートである。
【図２０】ホスト接続記憶制御装置が外部接続記憶制御装置に０データと制御シリンダ情報とを送信することにより、外部デバイスをメインフレーム用にフォーマットするときの処理の流れを示すシーケンスチャートである。
【図２１】過去にライトアクセスのないブロックに対して、リードアクセスがなされたときの処理の概要を示す図である。
【図２２】ブロックに対して、ライトアクセスがなされたときの処理の概要を示す図である。
【図２３】過去にライトアクセスのあるブロックに対して、リードアクセスがなされたときの処理の概要を示す図である。
【符号の説明】
【０１２４】
１０…ホストシステム  １１…アプリケーションプログラム  １２…ポート  ２０…記憶制御装置  ２１…チャネルアダプタ  ２２…ディスクアダプタ  ２３…管理端末  ２４…キャッシュメモリ  ２５…共有メモリ  ２６…相互結合網  ３０…記憶装置  ３１…記憶デバイス  ３２…記憶デバイス  ４０…記憶制御装置  ４１…チャネルアダプタ  ４２…ディスクアダプタ  ４３…管理端末  ４４…キャッシュメモリ  ４５…共有メモリ  ４６…相互結合網  ５０…記憶装置  ５１…記憶デバイス  ６１…ＣＰＵ  ６２…ローカルメモリ  ６３…メモリコントローラ  ６４…ポート  ６５…ＤＭＡ転送回路  ７１…ＣＰＵ  ７２…ローカルメモリ  ７３…メモリコントローラ  ７４…ポート  ７５…ＤＭＡ転送回路  １００…ストレージシステム  ２０１…通信ネットワーク  ２０２…通信ネットワーク  ４００…メインフレーム系ボリューム  ４０１…ユーザデータ領域  ４０２…制御情報領域  ４０３…交代領域  ４０４…ＣＥ領域  ４０５…ＢＭ領域  ４０６…ＨＡ／Ｒ０領域  ６００…ＲＡＩＤグループ  ６０１…ストライプグループ  ８０１…ＦＭＴ監視ジョブ  ８０２…物理ドライブ保守ジョブ  ８０３…ＰＤＥＶジョブ  ８０４…ＦＭＴジョブ  ８０５…非同期コマンドジョブ  ８０６…ＰＤＥＶジョブ  ８０７…外部Ｉ／Ｏジョブ  ９０１…Ｍ／Ｆ高速フォーマットフラグ  ９０２…外部接続判定ビットマップ  ９０３…ＬＤＥＶビットマップ  ９０４…０状態テーブル
【図１】
0004751123.tif 000002
【図２】
0004751123.tif 000003
【図３】
0004751123.tif 000004
【図４】
0004751123.tif 000005
【図５】
0004751123.tif 000006
【図６】
0004751123.tif 000007
【図７】
0004751123.tif 000008
【図８】
0004751123.tif 000009
【図９】
0004751123.tif 000010
【図１０】
0004751123.tif 000011
【図１１】
0004751123.tif 000012
【図１２】
0004751123.tif 000013
【図１３】
0004751123.tif 000014
【図１４】
0004751123.tif 000015
【図１５】
0004751123.tif 000016
【図１６】
0004751123.tif 000017
【図１７】
0004751123.tif 000018
【図１８】
0004751123.tif 000019
【図１９】
0004751123.tif 000020
【図２０】
0004751123.tif 000021
【図２１】
0004751123.tif 000022
【図２２】
0004751123.tif 000023
【図２３】
0004751123.tif 000024