(57)【特許請求の範囲】
【請求項１】
互いに独立して制御可能な複数の加熱手段によりゾーンごとに処理室内を加熱した状態で、前記処理室に収容された基板の成膜処理を行う基板処理装置の温度制御方法であって、
各加熱手段に対応する所定位置の検出温度を所定の設定温度とした基板処理を行うステップと、
前記基板処理がなされた基板に属する、処理温度に応じて変動する物理量である、基板上に形成された膜の成膜レートを、前記処理室内において互いに異なる位置であり、かつ前記加熱手段の数以上の測定位置において取得するステップと、
前記取得した成膜レートと当該成膜レートの目標値の偏差を前記測定位置ごとに演算するステップと、
１つの加熱手段に対応する前記設定温度を変化させたときの各測定位置における前記成膜レートの変化量である温度変化量を、加熱手段ごとに前記設定温度を変化させて取得するステップと、
前記各測定位置における偏差と、前記各測定位置における温度変化量とに基づいて、各加熱手段に対応する前記設定温度の補正量を演算するステップと、
前記各加熱手段に対応する設定温度に前記補正量を加算した温度を新たな設定温度として、以降の上記基板処理を行うステップと、
を含み、
前記設定温度の補正量を演算するステップにおいて、
前記加熱手段の数がｍ個であり、前記測定位置の数がｎ個（ｍ≦ｎ）である場合に、ｍ番目の加熱手段に対応する前記補正量ΔＴm、ｎ番目の測定位置における前記偏差ΔＭn、ｍ番目の加熱手段に対応する設定温度を変化させたときのｎ番目の測定位置における単位温度あたりの温度変化量ΔＭnmにより表現される行列式
【数１】
0004802019.tif 000015
に基づいて、ムーア−ペンローズ（Moore-Penrose）逆行列、または一般逆行列を用いて前記補正量ΔＴmが演算されることを特徴とする基板処理装置の温度制御方法。
【請求項２】
前記処理室に複数枚の基板が収容され、前記測定位置として異なる基板が設定される、請求項１記載の基板処理装置の温度制御方法。
【請求項３】
前記測定位置の成膜レートが、同一基板上の複数点において取得された成膜レートに基づいて算出される、請求項２記載の基板処理装置の温度制御方法。
【請求項４】
前記処理室に１枚の基板が収容され、前記測定位置として同一基板上の異なる点が設定される、請求項１記載の基板処理装置の温度制御方法。
【請求項５】
前記測定位置が、各加熱手段が主として加熱を行うゾーンに少なくとも１つ設定される、請求項１記載の基板処理装置の温度制御方法。
【請求項６】
加熱雰囲気下で基板の成膜処理を行う基板処理システムにおいて、
基板が収容される処理室と、互いに独立して制御可能に配設され、前記処理室内をゾーンごとに加熱する複数の加熱手段と、前記各加熱手段に対応する所定位置の温度を検出する手段とを備え、各検出温度が所定の設定温度となる状態で基板処理を行う手段と、
基板処理がなされた基板に属する、処理温度に応じて変動する物理量である、基板上に形成された膜の成膜レートを、取得する手段と、
前記処理室内において互いに異なる位置であり、かつ前記加熱手段の数以上の測定位置において取得された前記成膜レートと当該成膜レートの目標値との偏差を前記測定位置ごとに演算する手段と、
前記各測定位置における偏差と、前記各測定位置において予め取得された、１つの加熱手段に対応する前記設定温度を変化させたときの各測定位置における前記成膜レートの変化量である温度変化量とに基づいて、各加熱手段に対応する前記設定温度の補正量を演算する手段と、
前記各加熱手段に対応する設定温度に前記補正量を加算した温度を、新たな設定温度として前記基板処理手段に設定する手段と、
を備え、
前記設定温度の補正量を演算する手段が、
前記加熱手段の数がｍ個であり、前記測定位置の数がｎ個（ｍ≦ｎ）である場合に、ｍ番目の加熱手段に対応する前記補正量ΔＴm、ｎ番目の測定位置における前記偏差ΔＭn、ｍ番目の加熱手段に対応する設定温度を変化させたときのｎ番目の測定位置における単位温度あたりの温度変化量ΔＭnmにより表現される行列式
【数２】
0004802019.tif 000016
に基づいて、ムーア−ペンローズ（Moore-Penrose）逆行列、または一般逆行列を用いて前記補正量ΔＴmを演算することを特徴とする基板処理システム。
【請求項７】
前記測定位置が、各加熱手段が主として加熱を行うゾーンに少なくとも１つ設定される、請求項６記載の基板処理システム。
【請求項８】
処理室に収容された基板を加熱雰囲気下で成膜処理を行う基板処理装置において、
互いに独立して制御可能に配設され、前記処理室内をゾーンごとに加熱する複数の加熱手段と、
前記各加熱手段に対応する所定位置の温度を検出する複数の温度検出手段と、
前記処理室内において互いに異なる位置であり、かつ前記加熱手段の数以上の測定位置において、各検出温度が所定の設定温度となる状態で基板処理がなされた基板に属する、処理温度に応じて変動する物理量である、基板上に形成された膜の成膜レートと、当該成膜レートの目標値との偏差を演算する手段と、
前記各測定位置における偏差と、前記各測定位置において予め取得された、１つの加熱手段に対応する前記設定温度を変化させたときの各測定位置における前記成膜レートの変化量である温度変化量とに基づいて、各加熱手段に対応する前記設定温度の補正量を演算する手段と、
以降の上記基板処理において、前記各加熱手段に対応する設定温度に前記補正量を加算した温度を新たな設定温度として、前記各加熱手段を制御する手段と、
を備え、
前記設定温度の補正量を演算する手段が、
前記加熱手段の数がｍ個であり、前記測定位置の数がｎ個（ｍ≦ｎ）である場合に、ｍ番目の加熱手段に対応する前記補正量ΔＴm、ｎ番目の測定位置における前記偏差ΔＭn、ｍ番目の加熱手段に対応する設定温度を変化させたときのｎ番目の測定位置における単位温度あたりの温度変化量ΔＭnmにより表現される行列式
【数３】
0004802019.tif 000017
に基づいて、ムーア−ペンローズ（Moore-Penrose）逆行列、または一般逆行列を用いて前記補正量ΔＴmを演算することを特徴とする基板処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主として半導体装置の製造工程で使用される基板処理装置の温度制御方法、基板処理装置および基板処理システムに関し、特に、加熱雰囲気下で基板の処理を行う基板処理装置の温度制御方法、基板処理装置および基板処理システムに関する。
【背景技術】
【０００２】
半導体装置の製造工程では、酸化工程、成膜工程、拡散工程等において、加熱雰囲気下で半導体基板の処理を行う基板処理装置が多用されている。この種の基板処理装置には、処理室に一度に複数枚の半導体基板を収容して処理を行うバッチ式の基板処理装置がある。
【０００３】
例えば、縦型のバッチ式基板処理装置である減圧ＣＶＤ（Chemical Vapor Deposition）装置は、複数枚のウェーハが垂直方向に適当な間隔で載置されたボートを収容する縦型（鐘形）の処理室を備える。処理室は石英等からなり、処理室の外周には互いに独立して制御可能な複数個の環状のヒータが垂直方向に沿って配置されている。この種の装置では、各ヒータ自体の温度やヒータと処理室との間の温度がヒータ温度として計測されており、各ヒータはヒータ温度が予め指示された設定温度になる状態に制御される。各ヒータには、ボートに載置された全てのウェーハが同一の処理状態になる、すなわち、処理室内が一様な温度分布になる温度が設定される。
【０００４】
しかしながら、特定のヒータの設定温度を異なる温度に変化させると、そのヒータが主として加熱を行う処理室内の空間（以下、加熱ゾーンという。）の成膜レートだけでなく、他ヒータの加熱ゾーンの成膜レートも変動してしまう（以下、当該現象を、適宜、温度と成膜レートの交互作用という。）。例えば、特定のヒータの設定温度を高くすると、当該ヒータの加熱ゾーンの成膜レートが速くなる。この場合、熱伝導により、隣接するヒータの加熱ゾーンの成膜レートも若干速くなる。また、減圧ＣＶＤ装置では、堆積膜の原料ガスが、例えば上記ボートの下方から上方に向かう方向に流れている。成膜レートが高くなると原料ガスが多く消費されるため、上流側のヒータの設定温度が大きくなると、原料ガス流の下流側に位置するヒータの加熱ゾーンでは原料ガスの分圧が低下し成膜レートが減少する。したがって、各ヒータの適切な設定温度を決定するためには、以上のような温度と成膜レートの交互作用を考慮して設定温度を調整する必要がある。
【０００５】
このような各ヒータの設定温度の決定は、通常、成膜テストを行って、実際にウェーハ上に堆積した膜の膜厚を測定する作業により行われる。すなわち、実際にウェーハ上に堆積された膜の膜厚が、ボート上への載置位置に関わらず一定になるまで、成膜条件（各ゾーンの成膜温度・成膜時間）を変更して、成膜テストが繰返し実施される。成膜テストの回数は、測定により得られた膜厚を上記温度と成膜レートの交互作用を考慮して適切にヒータ温度に反映させれば少なくなる。しかしながら、測定された膜厚を適切に反映させるためには作業者の熟練が必要であり、誰しもが容易に行うことができる作業ではない。経験の浅い作業者では多大な作業時間を要し、装置の稼働率を低下させる。
【０００６】
また、より厳密な温度調整を可能とするために、０．１℃単位でヒータの設定温度を制御可能な基板処理装置も存在している。しかしながら、上述の手法では、０．１℃単位で各ヒータの設定温度を決定することは、熟練した作業者であっても困難であるため、その機能は生かされていない。近年の微細な半導体装置では、０．１℃単位での温度設定が行われていない状況下では、目的としている膜厚均一性を確保することが困難な事例もある。
【０００７】
このため、各ヒータの設定温度を決定する種々の手法が提案されている。例えば、後掲の特許文献１では、まず、既存の工程データにより複数枚のモニタリングウェーハに成膜を行い、各モニタリングウェーハに成長された膜の平均膜厚が取得される。平均膜厚が最も目標膜厚に近いモニタリングウェーハの成膜レートが求められ、目標膜厚が得られる成膜時間が算出される。算出された成膜時間において、他のモニタリングウェーハに成膜される膜厚が推定される。次いで、当該推定膜厚と目標膜厚との差分、および他のモニタリングウェーハの載置位置における１℃あたりの膜厚の変化量に基づいて他のモニタリングウェーハの成膜レートに大きく影響するヒータの温度が決定される。そして、当該条件下において、温度変更の影響を加味した成膜レートを用いて上記他のモニタリングウェーハに成膜される膜厚が再度推定される。そして、当該推定膜厚と目標膜厚の差分、および他のモニタリングウェーハの載置位置における１℃あたりの膜厚の変化量に基づいて残りのヒータの設定温度が算出される。これにより同一バッチに属するウェーハ上に成膜される膜の膜厚を目標膜厚に近づけることができるとされている。
【特許文献１】特開２０００−９１２５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１に開示された技術では、成膜時間決定後に各ヒータの温度補正を実施している。このため、温度補正を行った際に生じる成膜レートの変化を成膜時間に反映することができない。ヒータ温度を上昇させると成膜レートは速くなり、ヒータ温度を低下させると成膜レートは遅くなる。したがって、温度補正前後では成膜レートが異なる。このため成膜時間を設定した後に温度補正を行うと、成膜時間の算出基準であった成膜レートが変化し、バッチに属する全ウェーハの膜厚が目標膜厚から外れる可能性がある。
【０００９】
また、上記従来技術では、各ヒータの温度補正値算出の際に他ヒータの温度変更の影響を加味する係数が使用されているが、各ヒータの温度補正値は独立して求められている。このため、後で温度補正値が算出されたヒータ温度の影響を、先に温度補正値が算出されたヒータ温度に反映させることができない。すなわち、各ヒータに対する温度補正値は最適化されておらず温度と成膜レートの交互作用は正確に反映されていない。近年、素子パターンの微細化に伴って素子を構成する膜の膜厚もより薄くなっているため、バッチ処理設備には更なる均一性が要求される。このような均一性を実現するためには、上述の温度と成膜レートの交互作用を正確に反映することが不可欠である。
【００１０】
一方、製造ばらつきを低減する観点では、処理室においてウェーハを１枚ずつ処理する枚葉式の基板処理装置が利用されている。枚葉式基板処理装置はバッチ式基板処理装置に比べて処理室の容積が小さいため、ウェーハ面内の均一性および当該均一性のウェーハ間の再現性に優れているとされている。しかしながら、枚葉式の基板処理装置も、処理雰囲気の温度分布を均一にするために複数の加熱手段を備えている。すなわち、ウェーハ面内の均一性をさらに高めるためには、温度と成膜レートの交互作用を正確に反映することが不可欠である。
【００１１】
本発明は、上記従来の事情を鑑みて提案されたものであって、作業者に関わらず、処理室内の所望の温度分布を実現する加熱手段の適切な設定温度を、短時間かつ一意に決定することができる基板処理装置の温度制御方法、基板処理システムおよび基板処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明は以下の技術的手段を採用している。本発明に係る基板処理装置の温度制御方法は、互いに独立して制御可能な複数の加熱手段によりゾーンごとに処理室を加熱した状態で、前記処理室に収容された基板の処理を行う。まず、各加熱手段に対応する所定位置の検出温度を所定の設定温度とした基板処理が行われる。次いで、基板処理がなされた基板に属する、処理温度に応じて変動する物理量が、上記加熱手段の数以上の測定位置において取得される。各測定位置は、処理室内では互いに異なる位置である。続いて、取得した物理量と当該物理量の目標値との偏差が、上記測定位置ごとに演算される。また、１つの加熱手段に対応する上記設定温度を変化させたときの各測定位置における上記物理量の変化量（以下、温度変化量という。）が、加熱手段ごとに上記設定温度を変化させた状態で取得される。そして、各測定位置における偏差と、各測定位置における温度変化量とに基づいて、各加熱手段の設定温度の補正量が演算される。以降の上記基板処理では、以上のようにして算出された補正量を上記所定の設定温度に加算した温度が新たな設定温度として設定される。ここで、物理量には、処理温度に応じて変動する特性値、例えば、基板上に堆積される膜の膜厚や成膜レート、イオン注入により形成される不純物拡散層の抵抗値等を使用することができる。
【００１３】
本構成によれば、各加熱手段の温度変化が各測定位置に与える影響を考慮した状態で、所望の処理雰囲気を実現する各加熱手段の発熱量を決定することができる。また、各加熱手段の設定温度を作業者の経験によらす一意に決定することができる。
【００１４】
上記温度制御方法は、処理室に複数枚の基板が収容されるバッチ式基板処理装置に適用することができる。この場合、上記測定位置は、処理室内で異なる位置に配置された基板になる。各測定位置の物理量は、同一基板上の複数の測定点で取得された上記物理量の平均値等を用いることができる。また、上記温度制御方法は、処理室に１枚の基板が収容される枚葉式基板処理装置にも適用可能である。この場合、上記測定位置は、同一基板上の異なる点になる。なお、上記測定位置は、各加熱手段が主として加熱を行うゾーンに少なくとも１つ設定されることが好ましい。
【００１５】
また、上記加熱手段の数がｍ個であり、上記測定位置の数がｎ個（ｍ≦ｎ）である場合、ｍ番目の加熱手段の上記設定温度補正量ΔＴmは、
【数２】
0004802019.tif 000002
で表現される行列式に基づいて演算することができる。ここで、ΔＭnはｎ番目の測定位置における上記偏差である。また、ΔＭnmはｍ番目の加熱手段に対応する設定温度のみを変化させたときのｎ番目の測定位置における単位温度あたりの上記温度変化量である。当該行列式は、ムーア-ペンローズ（Moore-Penrose）逆行列、または一般逆行列を用いることにより、設定温度補正量ΔＴmについて解くことができる。
【００１６】
一方、他の観点では、本発明は上述の温度制御方法を実現する基板処理システムを提供することができる。すなわち、本発明に係る基板処理システムは、基板処理部と、物理量取得部と、偏差演算部と、補正量演算部とを備える。基板処理部は、互いに独立して制御可能に配設された複数の加熱手段により加熱される処理室を備える。基板処理部では、処理室に収容された基板の処理が、各加熱手段に対応する所定位置の検出温度が所定の設定温度となる状態で行われる。また、物理量取得部は、基板処理がなされた基板に属する、処理温度に応じて変動する物理量を取得する。物理量は、加熱手段の数以上の測定位置において取得される。ここで、測定位置は、上記処理室内では互いに異なる位置になっている。偏差演算部は、上記取得された物理量と当該物理量の目標値との偏差を測定位置ごとに演算する。補正量演算部は、偏差演算部が演算した各測定位置における偏差と、各測定位置において予め取得された温度変化量とに基づいて、各加熱手段に対応する設定温度の補正量を演算する。また補正量演算部は、上記基板処理部に、以降の上記基板処理の新たな設定温度として、各加熱手段に対応する上記設定温度に上記補正量を加算した温度を設定する。
【００１７】
また、本発明は、上述の温度制御方法を実現する基板処理装置を提供することもできる。すなわち、本発明に係る基板処理装置は、互いに独立して制御可能に配設され、基板が収容される処理室を加熱する複数の加熱手段と、各加熱手段に対応する所定位置の温度を検出する複数の温度検出手段とを備えている。各検出温度が所定の設定温度となる状態で基板処理がなされた基板に属する、処理温度に応じて変動する物理量が、加熱手段の数以上の互いに異なる測定位置において取得され、取得された物理量と当該物理量の目標値との偏差が偏差演算部により演算される。当該偏差と、各測定位置において予め取得された、１つの加熱手段に対応する上記設定温度を変化させたときの各測定位置における上記物理量の変化量である温度変化量とに基づいて、補正量演算部が各加熱手段に対応する設定温度の補正量を演算する。そして、以降の上記基板処理では、各加熱手段に対応する上記設定温度に上記補正量を加算した温度を新たな設定温度として、温度制御部が各加熱手段を制御する。
【発明の効果】
【００１８】
本発明によれば、加熱手段の温度変更に起因する各加熱ゾーンの成膜レートの変動を考慮して各加熱手段に対応する設定温度（発熱量）を決定することができる。このため、処理状態の処理位置依存性を低減することができる。また、処理時間や各加熱手段の温度補正量も行列式に基づいて演算されるため、作業者の経験に頼ることなく一意に各ヒータの設定温度を決定することができる。
【発明を実施するための最良の形態】
【００１９】
（第１の実施形態）
以下、本発明の第１の実施形態による基板処理装置および温度制御方法を図面とともに説明する。本実施形態では、縦型のバッチ式減圧ＣＶＤ装置における成膜ばらつきの低減に適用した事例として本発明を具体化している。図１は本発明を適用する縦型の減圧ＣＶＤ装置を示す概略断面図である。
【００２０】
減圧ＣＶＤ装置２０は、キャップ１上にＯ−リング２を介して配置された、鉛直方向に軸心を有する円筒状の金属製フランジ３を有する。フランジ３の側面にはガス導入管４と排気管５が接続されている。排気管５はバルブ６を介して真空ポンプ７に連結されている。フランジ３上には、Ｏ−リング８を介して鉛直方向の軸心を有する円筒状の石英製のチューブ１３が配置されている。チューブ１３は下端のみが開放端になっており、キャップ１、フランジ３、チューブ１３により気密された空間が処理室を構成している。
【００２１】
フランジ３内部とチューブ１３内部とにわたって、鉛直方向に軸心を有する円筒状のインナーチューブ９が収納されている。インナーチューブ９は両端が開放端になっている。インナーチューブ９の側面にはフランジ３の側面を通じてガス導入管１０が接続されている。ガス導入管１０によりインナーチューブ９内に導入された原料ガスは、インナーチューブ９の上端からチューブ１３とインナーチューブ９との間の空間を経由して排気管５に排出される。処理対象の基板（ウェーハ）は水平を保った状態で鉛直方向に一定の間隔でボート１２に載置される。ボート１２はキャップ１に支持された状態で、インナーチューブ９内に収納される。
【００２２】
チューブ１３の外周には抵抗加熱ヒータ等からなるヒータ１１（加熱手段）が配設されている。ヒータ１１は鉛直方向に沿って４つに分割された環状のヒータで構成されている。ここでは、チューブ１３の上方側から順にヒータ１１ａ、１１ｂ、１１ｃ、１１ｄが配置されている。各ヒータ１１ａ〜１１ｄには、熱電対等からなる温度センサ１４（温度検出手段）が配設されている。本実施形態では、各ヒータ１１ａ、１１ｂ、１１ｃ、１１ｄの温度が、対応する温度センサ１４ａ、１４ｂ、１４ｃ、１４ｄによりそれぞれ直接検出される。
【００２３】
ウェーハがチューブ１３内にセットされると、真空ポンプ７によりチューブ１３内の圧力が減圧される。このとき、チューブ１３内はヒータ１１の加熱により一定温度に保持される。その状態でチューブ１３内にガス導入管１０から原料ガスを導入することにより、ウェーハ上に原料ガスに応じた膜が堆積される。
【００２４】
図２は本実施形態の減圧ＣＶＤ装置の温度制御系の構成を示す機能ブロック図である。なお、図２において、図１に示した部材に対応するブロックには同一の符号を付している。
【００２５】
図２に示すように、温度センサ１４が検出した温度は電気信号として温度制御部２４に出力される。温度制御部２４は温度センサ１４（１４ａ〜１４ｄ）が検出した温度と入力部２１を介して入力された設定温度とが一致するようにヒータ１１（１１ａ〜１１ｄ）の発熱量を制御する。ここでは、温度制御部２４は供給する電流量を調整することによりヒータ１１の発熱量を制御する。各ヒータ１１ａ〜１１ｄの温度が設定温度に到達すると、温度制御部２４は成膜時間制御部２５とガス供給部２６に例えばトリガ信号を出力することにより通知を行う。成膜時間制御部２５は温度制御部２４からの信号に呼応して時間の計測を開始し、ガス供給部２６は温度制御部２４からの信号に呼応してガス導入管１０（図１参照）を通じてインナーチューブ９内に原料ガスを供給する。入力部２１を介して設定された成膜時間に到達すると、成膜時間制御部２５はガス供給部２６に原料ガスの供給停止を指示する。
【００２６】
図３は、本実施形態の温度制御方法の処理を示すフロー図である。まず、ボート１２に各ヒータ１１ａ〜１１ｄの数以上のモニタリングウェーハＰが載置され、シリコン酸化膜、シリコン窒化膜、ポリシリコン膜等の材料膜の形成（成膜テスト）が行われる（図３  Ｓ１）。このとき、モニタリングウェーハ枚数は独立して制御可能なヒータの数（ここでは４個）以上である。モニタリングウェーハの載置位置は特に限定されるものではないが、各ヒータ１１ａ〜１１ｄに対応する加熱ゾーンに少なくとも１枚のモニタリングウェーハＰが載置されることが好ましい。ここでは、図４の処理室の拡大断面図に示すように、５枚のモニタリングウェーハＰ1 、Ｐ2 、Ｐ3 、Ｐ4 、Ｐ5 が等間隔でボート１２に上方から順に載置されている。なお、各モニタリングウェーハＰ1 〜Ｐ5 の間には、実際の製品の製造工程と同一の処理環境を実現するためウェーハ（ダミーウェーハ）が載置されている。
【００２７】
上記成膜の際に各ヒータ１１ａ〜１１ｄに設定される温度および成膜時間は、所定の目標膜厚の成膜が期待される温度および成膜時間でよい。このような温度および成膜時間は、例えば既存の工程データ等により設定することができる。ここでは、温度制御部２４に、各ヒータ１１ａ、１１ｂ、１１ｃ、１１ｄの設定温度Ｔ1 、Ｔ2 、Ｔ3 、Ｔ4 が設定されている。また、成膜時間制御部２５に、成膜時間ｔが設定されている。なお、設定温度Ｔ1 〜Ｔ4 および成膜時間ｔはメモリやＨＤＤ（Hard Disk Drive）等により構成される記憶部２２にも格納される。
【００２８】
成膜が完了すると各モニタリングウェーハＰ1 〜Ｐ5 は分光エリプソメータ等の膜厚測定装置３０に移送され、形成された膜の膜厚が計測される。計測された各モニタリングウェーハＰ1 〜Ｐ5 の膜厚は、各モニタリングウェーハＰ1 〜Ｐ5 を識別する情報（例えば、ウェーハ番号）とともに減圧ＣＶＤ装置２０に入力部２１を介して自動あるいは手動で入力され、記憶部２２に格納される。なお、各モニタリングウェーハＰ1 〜Ｐ5 の膜厚測定では、ウェーハ面内における膜厚ばらつきを吸収するため複数点の膜厚を計測することが好ましい。この場合、平均膜厚がモニタリングウェーハＰ1 〜Ｐ5 の膜厚として減圧ＣＶＤ装置２０に入力される。
【００２９】
各モニタリングウェーハＰ1 〜Ｐ5 の膜厚が入力されると、修正設定温度演算部２３の偏差演算部２３２が記憶部２２から成膜時間ｔおよび各モニタリングウェーハＰ1 〜Ｐ5 の膜厚を読み出し、各モニタリングウェーハＰ1 〜Ｐ5 の成膜レートＭ1 〜Ｍ5 を演算する（図３  Ｓ２）。偏差演算部２３２は、算出された各モニタリングウェーハＰ1 〜Ｐ5 の成膜レートＭ1 〜Ｍ5 に基づいて平均成膜レートＭallを算出する。そして、各モニタリングウェーハＰ1 〜Ｐ5 の成膜レートを平均成膜レートに一致させるために必要な変化量ΔＭ1 〜ΔＭ5 （以下、偏差ΔＭ1 〜ΔＭ5 ）を演算する（図３  Ｓ３）。
【００３０】
図５は、各モニタリングウェーハＰ1 〜Ｐ5 の偏差を示す模式図である。図５では、縦軸が成膜レートに対応し、横軸がモニタリングウェーハＰ1 〜Ｐ5 に対応する。また、図５において平均成膜レートＭallを破線で示している。図５に示すように、偏差ΔＭ1 〜ΔＭ5 は、各モニタリングウェーハＰ1 〜Ｐ5 の成膜レートＭ1 〜Ｍ5 と平均膜厚レートＭallとの差になる。この場合、偏差ΔＭ1 〜ΔＭ5 は以下の式（１）〜式（６）で表現される。
【００３１】
【数３】
0004802019.tif 000003
【００３２】
各モニタリングウェーハＰ1 〜Ｐ5 における偏差ΔＭ1 〜ΔＭ5 が算出されると、修正設定温度演算部２３の補正量演算部２３１が、各ヒータ１１ａ〜１１ｄに対する温度補正量ΔＴ1 〜ΔＴ4 を演算する。
【００３３】
本実施形態の温度制御方法では、温度補正量ΔＴ1 〜ΔＴ4 の演算に単位温度あたりの成膜レート変化量を用いる。単位温度あたりの成膜レート変化量（以下、成膜レート温度変化量という。）は、温度補正量の演算に先立って予め取得される（図３  Ｓ４）。ここで、成膜レート温度変化量とは、例えば各ヒータ１１ａ〜１１ｄの設定温度がそれぞれＴ1 、Ｔ2 、Ｔ3 、Ｔ4 である場合（以下、基準状態という。）に、各ヒータ１１ａ〜１１ｄの設定温度をそれぞれ１℃変更した場合の各モニタリングウェーハでの成膜レートの変化量である。以下、各ヒータ１１ａ〜１１ｄの成膜レート温度変化量をΔＭnmと表現する。ここで、ｎは最上位のモニタリングウェーハを１番目としたときの順番（ｎ＝１〜５）、ｍは最上位のヒータを１番目としたときの順番である（ｍ＝１〜４）。
【００３４】
例えばヒータ１１ａの設定温度をΔＴa ℃変化させた場合、モニタリングウェーハＰ1 における成膜レートの変化量はΔＭ11×ΔＴa となる。また、ヒータ１１ｂの設定温度をΔＴb ℃変化させた場合、モニタリングウェーハＰ1 における成膜レートの変化量は、ΔＭ12×ΔＴb となる。さらに、ヒータ１１ｃの設定温度をΔＴc ℃変化させた場合、モニタリングウェーハＰ1 における成膜レートの変化量は、ΔＭ13×ΔＴc となる。ヒータ１１ｄの設定温度をΔＴd ℃変化させた場合、モニタリングウェーハＰ1 における成膜レートの変化量は、ΔＭ14×ΔＴd となる。したがって、ヒータ１１ａの設定温度をΔＴa ℃、ヒータ１１ｂの設定温度をΔＴb ℃、ヒータ１１ｃの設定温度をＴc ℃、ヒータ１１ｄの設定温度をΔＴd ℃、同時に変化させた場合、モニタリングウェーハＰ1 における成膜レートの変化量Δｍ1 は、以下の式（７）で表現される。
【００３５】
【数４】
0004802019.tif 000004
【００３６】
したがって、偏差ΔＭ1 と温度補正量ΔＴ1 〜ΔＴ4 との間には、以下の式（８）に示す関係式が成り立つ。
【００３７】
【数５】
0004802019.tif 000005
【００３８】
同様に、偏差ΔＭ2 、ΔＭ3 、ΔＭ4 、ΔＭ5 と温度補正量ΔＴ1 〜ΔＴ4 との間には、以下の式（９）〜式（１２）に示す関係式が成り立つ。
【００３９】
【数６】
0004802019.tif 000006
【００４０】
式（８）〜式（１２）より、偏差ΔＭ1 〜ΔＭ5 、成膜レート温度変化量ΔＭnm、および温度補正量ΔＴ1 〜ΔＴ4 の間には、以下の式（１３）に示す行列式が成り立つ。
【００４１】
【数７】
0004802019.tif 000007
【００４２】
なお、成膜レート温度変化量ΔＭnmは、単位温度あたりの成膜レート変化量であるので以下のようにして求めることができる。ヒータ１１ａに対する成膜レート温度変化量ΔＭnmは、各ヒータ１１ａ〜１１ｄの設定温度をＴ1 ＋１、Ｔ2 、Ｔ3 、Ｔ4 とした場合の各モニタリングウェーハＰ1 〜Ｐ5 の成膜レートと基準状態における各成膜レートとの差分により求められる。また、ヒータ１１ｂに対する成膜レート温度変化量は、各ヒータ１１ａ〜１１ｄの設定温度がＴ1 、Ｔ2 ＋１、Ｔ3 、Ｔ4 である場合の各モニタリングウェーハの成膜レートと基準状態における各成膜レートとの差分により求められる。同様に、ヒータ１１ｃに対する成膜レート温度変化量は各ヒータ１１ａ〜１１ｄの設定温度をＴ1 、Ｔ2 、Ｔ3 ＋１、Ｔ4 とした場合、また、ヒータ１１ｄに対する成膜レート温度変化量は各ヒータ１１ａ〜１１ｄの設定温度をＴ1 、Ｔ2 、Ｔ3 、Ｔ4 ＋１とした場合の各モニタリングウェーハの成膜レートと基準状態における各成膜レートとの差分により求められる。なお、成膜レート温度変化量ΔＭnmは温度補正量ΔＴ1 〜ΔＴ4 の演算に先立って予め取得されていればよく、その順番は図３に示す順番に限らず任意である。本実施形態では、上述のようにして取得された成膜レート温度変化量ΔＭnmは、減圧ＣＶＤ装置２０に入力部２１を介して入力され記憶部２２に格納される。
【００４３】
偏差演算部２３２は、上述のようにして偏差ΔＭ1 〜ΔＭ5 を算出すると、当該偏差ΔＭ1 〜ΔＭ5 を補正量演算部２３１に出力する。補正量演算部２３１は、当該偏差ΔＭ1 〜ΔＭ5 および記憶部２２に格納されている成膜レート温度変化量ΔＭnmを用いて、上記式（１３）に示した行列式をΔＴ1 〜ΔＴ4 について解く。これにより、各ヒータ１１ａ〜１１ｄに対する温度補正量ΔＴ1 〜ΔＴ4 が求められる（図３  Ｓ５）。
【００４４】
一般に、Ｂ＝ＡＣで表現される行列式をＣについて解く場合、逆行列が使用される。すなわち、
【数８】
0004802019.tif 000008
となる。
【００４５】
本実施形態では、式（１４）に示す行列Ａ、ＢおよびＣは、以下の式（１５）〜式（１７）に示すとおりである。
【００４６】
【数９】
0004802019.tif 000009
【００４７】
本実施形態では行列Ａは５×４行列の長方行列であるため一般逆行列は存在しない。このため、式（１３）の一義的な解は求まらない。そこで、本実施形態では、行列の空間の概念を利用して最近似解を求めるために、ノルム空間の最小距離となる解を求めることができるムーア-ペンローズ（Moore-Penrose）逆行列Ａ+ を使用する（参考文献：形態解析  半谷裕彦、川口健一著  培風館（1991））。この場合、式（１４）は、以下の式（１８）として表現される。
【００４８】
【数１０】
0004802019.tif 000010
【００４９】
なお、ムーア-ペンローズ逆行列の各要素は、市販のソフトウェアに使用されている周知のアルゴリズムにより算出することができる。
【００５０】
以上のようにして、補正量演算部２３１は、各モニタリングウェーハＰ1 〜Ｐ5 における温度補正量ΔＴ1 〜ΔＴ4 を算出すると、温度補正量ΔＴ1 〜ΔＴ4 を温度制御部２４に出力する。これにより温度制御部２４は、各ヒータ１１ａ〜１１ｄの設定温度Ｔ1 〜Ｔ4 に対応する温度補正量ΔＴ1 〜ΔＴ4 を加算して以降の成膜を行う（図３  Ｓ６）。すなわち、ヒータ１１ａの設定温度はＴ1 からＴ1 ＋ΔＴ1 に変更される。また、ヒータ１１ｂの設定温度はＴ2 からＴ2 ＋ΔＴ2 に変更される。同様に、ヒータ１１ｃの設定温度はＴ3 からＴ3 ＋ΔＴ3 に変更され、ヒータ１１ｄの設定温度はＴ4 からＴ4 ＋ΔＴ4 に変更される。
【００５１】
また、補正量演算部２３１は、温度補正後の各モニタリングウェーハＰ1 〜Ｐ5 における成膜レートに基づいて、以降の成膜処理時の成膜時間ｔ' を算出する。目標膜厚がＸ（ｎｍ）である場合、成膜時間ｔ' は全モニタリングウェーハＰ1 〜Ｐ5 における成膜レートが平均成膜レートＭallになったと看做して、ｔ' ＝Ｘ／Ｍallにより求めることができる。しかしながら、上述の温度補正量ΔＴ1 〜ΔＴ4 は算術計算により求められるため、ヒータ１１ａ〜１１ｄに設定可能な最小単位以下の数値まで算出される。このため、厳密にいえば、各モニタリングウェーハＰ1 〜Ｐ5 の位置における成膜レートを平均成膜レートＭallにすることができない。このため、本実施形態では、修正設定温度演算部２３が、実際に温度制御部２４が設定可能な温度、すなわち、温度制御部２４が設定可能な最小単位以上でΔＴ1 〜ΔＴ4 を設定する。この場合、修正設定温度演算部２３は、温度制御部２４に実際に設定する温度補正量ΔＴ1 〜ΔＴ4 を式（１３）に代入することにより、各モニタリングウェーハＰ1 〜Ｐ5 における成膜レートＭ'1〜Ｍ'5を求める。そして、補正量演算部２３１は、成膜時間ｔ' を以下の式（１９）から求め、成膜時間制御部２５に当該成膜時間ｔ'を設定する。
【００５２】
【数１１】
0004802019.tif 000011
【００５３】
これにより減圧ＣＶＤ装置２０は、以降の成膜において、目標膜厚に近くまた同一バッチ内のウェーハ間において膜厚分布が極めて小さい膜を成膜することができる。
【００５４】
なお、本実施形態の減圧ＣＶＤ装置２０が備える、修正設定温度演算部２３、温度制御部２４、および成膜時間制御部２５は、例えば、専用の演算回路や、プロセッサとＲＡＭやＲＯＭ等のメモリとを備えたハードウェア、および当該メモリに格納され、プロセッサ上で動作するソフトウェア等として実現することができる。
【００５５】
以上説明したように、本実施形態によれば、バッチ式減圧ＣＶＤ装置において、ウェーハ上に形成される膜厚のウェーハ載置位置依存性を低減することができる。また、本実施形態では、作業者の経験によらず１回の成膜テストで各ヒータの設定温度を求めることができる。このため、極めて短時間でヒータ設定温度の最適化を行うことができる。
【００５６】
さらに、ヒータの設定温度を設定可能な最小単位まで調整できるため従来に比べてより精密な条件を出すことができる。これにより、設備の能力を最大限に発揮させることができ、素子パターンの微細化に伴って、ますます要求が厳しくなる薄膜化や膜厚均一性の向上に対応することができる。
【００５７】
例えば、ＴＥＯＳ（Tetra Ethyl 0rtho Silicate）を原料とするシリコン酸化膜の堆積では、上述の温度制御方法を適用することにより、同一バッチ内の膜厚均一性が従来と比較して約８％向上した。このように、シリコン酸化膜厚が安定することで、ＭＯＳ（Metal Oxide Semiconductor）トランジスタのいわゆるＬＤＤ（Lightly Doped Drain）領域の横方向の長さを決定するシリコン酸化膜やシリコン窒化膜等からなるサイドウォール寸法を安定させることができる。結果として、ＭＯＳトランジスタの閾値電圧Ｖｔを安定させることができ、特性ばらつきの小さい半導体装置を安定して生産することが可能となる。
【００５８】
ところで、以上では、ヒータが４つであり、モニタリングウェーハが５枚である場合について説明したが、上述した内容は、ｍ個のヒータを有し、ｎ枚のモニタリングウェーハＰn （ｍ≦ｎ）を使用する減圧ＣＶＤ装置に対しても適用することできる。この場合、ｎ枚の各モニタリングウェーハにおける成膜レートの偏差ΔＭnと、ｍ個の各ヒータの温度補正量ΔＴm は、成膜レート温度変化量ΔＭnmを用いた式（２０）に示す行列式を満足する。
【００５９】
【数１２】
0004802019.tif 000012
【００６０】
この場合、式（１４）の行列Ａ、Ｂ、Ｃは、以下の式（２１）〜式（２３）に示すとおりである。
【００６１】
【数１３】
0004802019.tif 000013
【００６２】
したがって、式（２０）に示す行列式を、行列Ａのムーア-ペンローズ逆行列Ａ+ を使用して、ΔＴ1 〜ΔＴm について解くことにより、各モニタリングウェーハＰn が目標物理量となるｍ個の各ヒータの設定温度補正量を求めることができる。なお、行列Ａが正方行列（ｎ＝ｍ）である場合には、行列Ａの一般逆行列Ａ-1 を使用して、式（２０）に示す行列式を解くともできる。この場合、成膜時間ｔ' は、各モニタリングウェーハＰ1 〜Ｐn における成膜レートＭ'1 〜Ｍ'n により、以下の式（２４）を用いて求めることができる。
【００６３】
【数１４】
0004802019.tif 000014
【００６４】
（第２の実施形態）
第１の実施形態では、本発明をバッチ式減圧ＣＶＤ装置に適用した事例を説明したが、本発明は枚葉式の基板処理装置にも適用することができる。本実施形態では、枚葉式減圧ＣＶＤ装置における成膜ばらつきの低減に適用した事例として本発明を具体化している。図６は本発明を適用する枚葉式の減圧ＣＶＤ装置の概略図である。
【００６５】
減圧ＣＶＤ装置５０は、外部環境（大気圧）に比較して減圧した状態でガスを導入可能に形成されたチャンバ（処理室）１５を備える。ウェーハ１８はチャンバ１５内に設けられた点支持台１７上に載置される。図示を省略しているが、チャンバ１５には、第１の実施形態で説明した減圧ＣＶＤ装置と同様に、チャンバ１５にガス導入管と排気管が連通されている。減圧ＣＶＤ装置２０では、ウェーハ１８に対向して例えば抵抗加熱ヒータやランプからなるヒータ１６が設けられている。本実施形態では、ヒータ１６は互いに独立して制御可能な４つのヒータ１６ａ〜１６ｄにより構成されている。各ヒータ１６ａ〜１６ｄの発熱量は、第１の実施形態と同様に、各ヒータ１６ａ〜１６ｄに設けられた熱電対等からなる温度センサ１９ａ〜１９ｄの検出温度が所定温度になる状態に調整される。
【００６６】
ウェーハ１８がチャンバ１５内にセットされると、チャンバ１５内の圧力が減圧される。このとき、チャンバ１５内はヒータ１６の加熱により一定温度に保持される。その状態でチャンバ１５内にガス導入管から原料ガスを導入することにより、ウェーハ１８上に原料ガスに応じた膜が堆積される。
【００６７】
さて、本実施形態では、ウェーハが１枚ずつ処理されるため、第１の実施形態のモニタリングウェーハに相当するモニター位置Ｐが同一ウェーハ上に設定される。図７は、枚葉式減圧ＣＶＤ装置５０のモニター位置Ｐとヒータ１６の位置関係を示す平面図である。図７に示すように、本実施形態では、モニター位置Ｐとしてウェーハ１８の中央部にモニター位置Ｐ1 を設定し、ウェーハ１８の周縁部にモニター位置Ｐ2 〜Ｐ5 を設定している。第１の実施形態と同様にモニター位置はヒータ１６の数（ここでは４個）以上であればよい。また、各モニター位置Ｐは、各ヒータ１６ａ〜１６ｄに対応する加熱ゾーンに少なくとも１箇所のモニター位置Ｐが設定されることが好ましい。ここでは、モニター位置Ｐ2 〜Ｐ5 がヒータ１６ａ〜１６ｄの加熱ゾーンにそれぞれ配置されている。
【００６８】
図８は、上述の減圧ＣＶＤ装置５０が組み込まれたＣＩＭ（Computer Integrated Manufacturing）システムを示す機能ブロック図である。ＣＩＭシステムでは、半導体装置の製造工程で使用される種々の製造装置や検査装置がネットワーク等を介してＣＩＭサーバ４１に接続されている。ＣＩＭサーバ４１は、製造装置の生産管理や、検査装置に取得された検査結果に基づいて製造装置での製造条件を微調整する等により、半導体装置の安定した生産を実現する。例えば成膜工程では、成膜後に分光エリプソメータ等の膜厚測定装置３０により成膜された膜の膜厚が測定される。当該測定結果は、ウェーハを識別する番号等とともにＣＩＭサーバ４１に送信され、ＣＩＭサーバ４１に記憶される。ＣＩＭサーバ４１は膜厚測定装置３０の検査結果に基づいて、減圧ＣＶＤ装置５０に各ヒータの設定温度や成膜時間を指示する。
【００６９】
本実施形態のＣＩＭシステムは、修正設定温度演算装置４２を備える。修正設定温度演算装置４２は、補正量演算部４２１と偏差演算部４２２により構成されている。以下、当該システムにおいて、各ヒータ１６ａ〜１６ｄの設定温度の最適化を行う手順を説明する。
【００７０】
本システムにおいても、第１の実施形態と同様に、まず、減圧ＣＶＤ装置５０のチャンバ１５内にウェーハ１８がセットされ、シリコン酸化膜、シリコン窒化膜、ポリシリコン膜等の膜の形成（成膜テスト）が行われる。当該成膜の際に各ヒータ１６ａ〜１６ｄに設定される温度および成膜時間は、所定の目標膜厚の成膜が期待される温度および成膜時間が設定される。ここでは、各ヒータ１６ａ、１６ｂ、１６ｃ、１６ｄの設定温度を温度Ｔ1 、Ｔ2 、Ｔ3 、Ｔ4 とし、成膜時間を時間ｔとする指示が、ＣＩＭサーバ４１から減圧ＣＶＤ装置５０に与えられる。減圧ＣＶＤ装置５０は、第１の実施形態で説明した温度制御部および成膜時間制御部を備えており、ＣＩＭサーバ４１から入力された設定温度、成膜時間に応じた成膜を実行する。なお、当該温度および成膜時間はＣＩＭサーバ４１に工程履歴として記憶される。
【００７１】
成膜が完了すると、ウェーハ１８が膜厚測定装置３０に移送される。膜厚測定装置３０は、ＣＩＭサーバ４１からの指示されるウェーハ１８上の座標情報に基づいて、図７に例示した各膜厚モニター位置Ｐ1 〜Ｐ5 の膜厚を測定する。各モニター位置Ｐ1 〜Ｐ5 の膜厚は座標情報とともにＣＩＭサーバ４１に送信され、ＣＩＭサーバ４１に記憶される。
【００７２】
次いでＣＩＭサーバ４１は、各モニター位置Ｐ1 〜Ｐ5 の膜厚および位置情報、並びに、各ヒータ１６ａ〜１６ｄの設定温度および成膜時間を修正設定温度演算装置４２に送信する。偏差演算部４２２は、受信した各モニター位置Ｐ1 〜Ｐ5 の膜厚と成膜時間とに基づいて、各モニター位置Ｐ1 〜Ｐ5 における成膜レートＭ1 〜Ｍ5 を算出するとともに、各モニター位置Ｐ1 〜Ｐ5 の平均成膜レートＭallを算出する。そして、各モニター位置Ｐ1 〜Ｐ5 の成膜レートを平均成膜レートに一致させるための偏差ΔＭ1 〜ΔＭ5 を上述の式（１）〜式（６）に基づいて演算する。
【００７３】
各モニター位置における偏差ΔＭ1 〜ΔＭ5 が算出されると、補正量演算部４２１は、上記式（１３）に示した行列式を温度補正量ΔＴ1 〜ΔＴ4 について解くことにより、各ヒータ１６ａ〜１６ｄに対する温度補正量ΔＴ1 〜ΔＴ4 を演算する。ここでは、補正量演算部４２１は、第１の実施形態において説明した手法により予め取得した各モニター位置Ｐ1 〜Ｐ5 における成膜レート温度変化量ΔＭnmを格納しているものとする。本実施形態においても行列Ａは５×４行列の長方行列である。このため、上記式（１３）に示した行列式を解く際に、補正量演算部４２１はムーア-ペンローズ逆行列を用いる。
【００７４】
以上のようにして、各モニター位置Ｐ1 〜Ｐ5 における温度補正量ΔＴ1 〜ΔＴ4 を算出すると、補正量演算部４２１は、各ヒータ１６ａ〜１６ｄの先の設定温度Ｔ1 〜Ｔ4 に温度補正量ΔＴ1 〜ΔＴ4 を加算した新たな設定温度を減圧ＣＶＤ成膜装置５０に出力する。これにより減圧ＣＶＤ成膜装置５０は、ヒータ１６ａの設定温度をＴ1 からＴ1 ＋ΔＴ1 に変更し、ヒータ１６ｂの設定温度をＴ2 からＴ2 ＋ΔＴ2 に変更し、ヒータ１１ｃの設定温度をＴ3 からＴ3 ＋ΔＴ3 に変更し、ヒータ１１ｄの設定温度をＴ4 からＴ4 ＋ΔＴ4 に変更して、以降の成膜を実施する。
【００７５】
また、補正量演算部４２１は、以降の成膜処理時の成膜時間ｔ' を上記式（１９）に基づいて算出し、減圧ＣＶＤ成膜装置５０に出力する。これにより減圧ＣＶＤ装置５０は、以降の成膜において、目標膜厚に近くまたウェーハ面内において膜厚分布が極めて小さい膜を成膜することができる。
【００７６】
以上説明したように、本実施形態によれば、枚葉式減圧ＣＶＤ装置において、ウェーハ上に形成される膜厚のウェーハ面内ばらつきを低減することができるとともに、第１の実施形態と同様の効果を得ることができる。
【００７７】
なお、本実施形態のＣＩＭシステムが備える、修正設定温度演算装置４２は、例えば、専用の演算回路や、プロセッサとＲＡＭやＲＯＭ等のメモリとを備えたハードウェア、および当該メモリに格納され、プロセッサ上で動作するソフトウェア等として実現することができる。また、上記では、ＣＩＭサーバ４１と修正設定温度演算装置４２とを別装置として説明したが、修正設定温度演算装置４２の機能はＣＩＭサーバ４１により実現されてもよい。
【００７８】
以上説明したように、本発明によれば、作業者に関わらず、処理室内の所望の温度分布を実現する加熱手段の適切な設定温度を、短時間かつ一意に決定することができる。
【００７９】
なお、上述した実施形態は本発明の技術的範囲を制限するものではなく、既に記載したもの以外でも、本発明の範囲内で種々の変形や応用が可能である。例えば、上記では、被処理ウェーハに属する、処理温度に応じて変化する物理量として成膜レートを使用したが、膜厚を物理量として使用することができる。また、本発明は、減圧ＣＶＤ装置に限らず加熱雰囲気下で基板処理を行う全ての基板処理装置に適用可能である。例えば、ドライ酸化、ウェット酸化、ＲＴＡ（Rapid Thermal Annealing）による酸化等を行う熱処理装置に適用することができる。この場合、酸化膜の膜厚や成膜レートを物理量として使用することができる。イオン注入により形成される不純物拡散層の活性化を行う熱処理装置に適用した場合、不純物拡散層の抵抗値等を物理量として使用することができる。また、物理量の目標値は、偏差の平均値に限らず任意の値を設定することができる。
【００８０】
さらに、上記各実施形態では、各加熱手段の温度を検出することにより、各加熱手段の発熱量を調整する構成としたが、検出される温度は、加熱手段に対向する処理室外壁の温度等の各加熱手段に対応する所定位置の温度であればよい。
【産業上の利用可能性】
【００８１】
本発明によれば、処理室内の所望の温度分布を実現する加熱手段の適切な設定温度を、短時間かつ一意に決定することが可能であり、基板処理装置の温度制御方法、基板処理システムおよび基板処理装置として有用である。
【図面の簡単な説明】
【００８２】
【図１】本発明を適用するバッチ式減圧ＣＶＤ装置の概略断面図
【図２】本発明の第１の実施形態における減圧ＣＶＤ装置の概略機能ブロック図
【図３】本発明の第１の実施形態における温度制御方法を示すフロー図
【図４】バッチ式減圧ＣＶＤ装置の処理室を拡大して示す概略断面図
【図５】偏差を示す模式図
【図６】本発明を適用する枚葉式減圧ＣＶＤ装置の概略図
【図７】枚葉式減圧ＣＶＤ装置の加熱ゾーンと膜厚モニター位置を示す模式図
【図８】本発明の第２の実施形態におけるＣＩＭシステムの概略機能ブロック図
【符号の説明】
【００８３】
５  排気管
９  インナーチューブ
１０  ガス導入管
１１  ヒータ（加熱手段）
１２  ボート
１３  チューブ（処理室）
１４  温度センサ（温度検出手段）
１５  チャンバ（処理室）
１６  ヒータ（加熱手段）
１９  温度センサ（温度検出手段）
２０  減圧ＣＶＤ装置
２３  修正設定温度演算部
２４  温度制御部
２５  成膜時間制御部
３０  膜厚測定装置
４１  ＣＩＭサーバ
４２  修正設定温度演算装置
２３１、４２１  補正量演算部
２３２、４２２  偏差演算部
【図１】
0004802019.tif 000018
【図２】
0004802019.tif 000019
【図３】
0004802019.tif 000020
【図４】
0004802019.tif 000021
【図５】
0004802019.tif 000022
【図６】
0004802019.tif 000023
【図７】
0004802019.tif 000024
【図８】
0004802019.tif 000025