(57)【特許請求の範囲】
【請求項１】
基板表面にて開口するキャビティを有するセラミック基板と、前記基板表面上にて前記キャビティを包囲するように形成された表面側メタライズ層と、前記表面側メタライズ層上に形成されたロウ材層と、前記ロウ材層を介して前記表面側メタライズ層にロウ付けされたシールリングとを備え、メタルリッドが前記シールリング上にシーム溶接法により固着可能なセラミックパッケージにおいて、
前記セラミック基板の側面に凹部が配置され、前記凹部の表面に形成されたメタライズ導体部が前記表面側メタライズ層に導通する一方で前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されるとともに、前記メタライズ導体部上にも前記ロウ材層が形成されていることを特徴とするセラミックパッケージ。
【請求項２】
前記凹部は、溝形状で、複数個配置されていることを特徴とする請求項１に記載のセラミックパッケージ。
【請求項３】
基板表面にて開口するキャビティを有するセラミック基板と、前記基板表面上にて前記キャビティを包囲するように形成された表面側メタライズ層と、前記表面側メタライズ層上に形成されたロウ材層と、前記ロウ材層を介して前記表面側メタライズ層にロウ付けされたシールリングとを備え、メタルリッドが前記シールリング上にシーム溶接法により固着可能なセラミックパッケージにおいて、
前記キャビティの側壁面上にメタライズ導体部が設置され、前記メタライズ導体部が前記表面側メタライズ層に導通する一方で前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されるとともに、前記メタライズ導体部上にも前記ロウ材層が形成されていることを特徴とするセラミックパッケージ。
【請求項４】
前記表面側メタライズ層は２層構造であり、上側の層の幅は、下側の層の幅よりも狭いことを特徴とする請求項１乃至３のいずれか１項に記載のセラミックパッケージ。
【請求項５】
前記セラミック基板の最大辺の長さが２ｍｍ以下であり、前記キャビティの開口縁の幅が０．４ｍｍ以下であることを特徴とする請求項１乃至４のいずれか１項に記載のセラミックパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面側メタライズ層にロウ材層を介してロウ付けされたシールリングを備え、そのシールリング上にメタルリッドが固着可能なセラミックパッケージに関する。
【背景技術】
【０００２】
従来、半導体素子や、水晶振動子、水晶発振器、圧電振動子、表面弾性波フィルタなどの電子部品素子を収容するための小型のセラミックパッケージが各種提案されている。具体的には、図１７に示すようなセラミックパッケージ１１１が挙げられる。この種のセラミックパッケージ１１１はキャビティ１１２を有しており、素子１１３はそのキャビティ１１２の底面に実装される。また、セラミックパッケージ１１１におけるキャビティ１１２の外周部の上面にはメタライズ層１１４が設けられ、そのメタライズ層１１４上にはロウ材層１１６を介してシールリング１１７がロウ付けされる。さらに、シールリング１１７上にはメタルリッド１１８が固着される。つまり、キャビティ１１２の外周部は、キャビティ１１２の内外の連通を遮断するためのシール部分として機能する。
【０００３】
ところで、メタルリッド１１８は、例えばシーム溶接法（シームウェルディング法）を用いることにより、セラミックパッケージ１１１のシールリング１１７上に固着される。しかし、シーム溶接法は、セラミックパッケージ１１１の抵抗値とメタルリッド１１８の抵抗値との組み合わせに左右されやすく、その組み合わせ如何によっては、メタルリッド１１８の固着が困難になる場合があった。例えば、ロウ材層１１６の体積を増やしてセラミックパッケージ１１１全体の抵抗値を下げることにより、上記の抵抗値の組み合わせを最適化する技術が提案されている（例えば、特許文献１参照）。具体的には、メタライズ層１１４を凸形状にすることに伴い、メタライズ層１１４上に形成されるロウ材層１１６の体積を増加させている（図１７参照）。
【特許文献１】特開２００１−１４８４３６号公報（図８〜図１０など）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、セラミックパッケージ１１１は、年々小型化（例えば、縦２．０ｍｍ×横１．６ｍｍ）されつつある。これにより、上記特許文献１に記載の従来技術を用いたとしても、ロウ材層１１６の体積はあまり増加しないため、セラミックパッケージ１１１全体の抵抗値を十分に下げることができない。ゆえに、シールリング１１７上にメタルリッド１１８を固着することが困難になる。たとえ、メタルリッド１１８をシールリング１１７上に固着できたとしても、メタルリッド１１８−シールリング１１７間にはクラックが生じやすいため、歩留まりの低下に繋がりやすい。
【０００５】
また、セラミックパッケージ１１１の小型化に伴って、ロウ材層１１６とメタライズ層１１４との接触面積も小さくなる。このため、シーム溶接を行う際などに、ロウ材層１１６−メタライズ層１１４間にクラックが生じ、歩留まりの低下に繋がる可能性がある。
【０００６】
本発明は上記の課題に鑑みてなされたものであり、その目的は、メタルリッドをシールリング上に確実に固着させることができるセラミックパッケージを提供することにある。また、本発明の別の目的は、クラックの発生を防止することが可能なセラミックパッケージを提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するための手段（手段１）としては、基板表面にて開口するキャビティを有するセラミック基板と、前記基板表面上にて前記キャビティを包囲するように形成された表面側メタライズ層と、前記表面側メタライズ層上に形成されたロウ材層と、前記ロウ材層を介して前記表面側メタライズ層にロウ付けされたシールリングとを備え、メタルリッドが前記シールリング上にシーム溶接法により固着可能なセラミックパッケージにおいて、前記セラミック基板の側面に凹部が配置され、前記凹部の表面に形成されたメタライズ導体部が前記表面側メタライズ層に導通する一方で前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されるとともに、前記メタライズ導体部上にも前記ロウ材層が形成されていることを特徴とするセラミックパッケージがある。
【０００８】
従って、この手段１のパッケージによると、セラミック基板の側面に凹部を配置し、表面側メタライズ層上だけでなく、凹部の表面に形成されたメタライズ導体部上にもロウ材層を形成することにより、ロウ材層の体積が増加する。これにより、セラミックパッケージ全体の抵抗値を十分に下げることができ、セラミックパッケージ全体の抵抗値とメタルリッドの抵抗値との組み合わせを最適化することができる。よって、メタルリッドをシールリング上に確実に固着させることができる。
【０００９】
しかも、メタルリッドがシールリング上に確実に固着されることにより、メタルリッドとシールリングとの接合部に対するクラックの発生を防止できる。また、凹部を配置することで、ロウ材層とメタライズ層（表面側メタライズ層、メタライズ導体部）との接触面積が大きくなるため、両者が確実に接合される。従って、ロウ材層とメタライズ層との接合部に対するクラックの発生を防止できる。ゆえに、セラミックパッケージの歩留まりの低下を防止できる。
【００１０】
また、メタライズ導体部がセラミック基板における表面側メタライズ層以外の導体から絶縁されている。よって、完成後の使用時において、表面側メタライズ層以外の導体を流れる電流がメタライズ導体部や表面側メタライズ層に流れることを防止できるため、これに起因したセラミックパッケージの性能低下を防止できる。
【００１１】
手段１のパッケージを構成するセラミック基板の好適例としては、アルミナ、ベリリア、窒化アルミニウム、窒化ほう素、窒化珪素、低温焼成セラミックなどを主体とするセラミック多層基板などを挙げることができる。上記セラミック基板は、例えば基板表面及び基板裏面を有する略板状の部材であって、その基板表面側にはキャビティが形成されている。
【００１２】
キャビティは平面視略矩形状であって、当該キャビティの底面には１つまたは２つ以上の素子が搭載可能になっている。前記素子としては、例えば、半導体素子や、水晶発振子、圧電振動子、表面弾性波フィルタ素子などが挙げられる。
【００１３】
ここで、前記セラミック基板の最大辺の長さを２ｍｍ以下とし、前記キャビティの開口縁の幅を０．４ｍｍ以下とすれば、ロウ材層の体積が小さくなるため、メタルリッドをシールリング上に固着しにくいという課題が顕著になる。この場合、凹部を配置してロウ材層の体積を大きくすることによる効果が大きくなる。
【００１４】
なお、前記ロウ材層を形成するための材料は、表面側メタライズ層やメタライズ導体部を形成する材料よりも導電性が高いことが好ましく、例えば銀ロウ材や銅ロウ材などが挙げられるが、特には銀ロウ材が好適である。銀ロウ材は、銅などの他の金属に比べて電気抵抗が小さいため、ロウ材層、ひいてはセラミックパッケージ全体の抵抗値を下げやすいからである。銀ロウ材とは、銀（Ａｇ）を主成分として、これに銅（Ｃｕ）、亜鉛（Ｚｎ）などの金属を加えた合金のことを指す。銅ロウ材とは、銅（Ｃｕ）を主成分として、これに銀（Ａｇ）、亜鉛（Ｚｎ）などの金属を加えた合金のことを指す。ちなみに、銀ロウ材及び銅ロウ材以外のロウ材としては、金ロウ材、ニッケルロウ材、アルミニウムロウ材などがあるが、これらのロウ材をロウ材層形成用の金属材として用いることも可能である。あるいは、低融点のロウ材であるはんだをロウ材層形成用の金属材として用いることも可能である。
【００１５】
また、キャビティの側面には、例えば、凹部の表面上にメタライズ導体部を設けた構造のキャスタレーションが形成されている。前記凹部は、溝形状であり、セラミック基板の外周部に配置されている。前記凹部は、セラミック基板の外周部に単数配置されていてもよいが、複数個配置されていることが好ましい。このように構成すれば、ロウ材層の体積がよりいっそう増加するため、セラミックパッケージ全体の抵抗値をより確実に下げることができ、メタルリッドをシールリング上に確実に固着できる。
【００１６】
なお、表面側メタライズ層及びメタライズ導体部は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によって表面側メタライズ層、メタライズ導体部及びセラミック基板を形成する場合、表面側メタライズ層及びメタライズ導体部中の金属粉末は、セラミック基板の焼成温度よりも高融点である必要がある。例えば、セラミック基板がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、表面側メタライズ層中及びメタライズ導体部中の金属粉末として、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック基板がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、表面側メタライズ層中及びメタライズ導体部中の金属粉末として、銅（Ｃｕ）、銀（Ａｇ）等やそれらの合金が選択可能である。
【００１７】
また、前記表面側メタライズ層は２層構造であり、上側の層の幅は、下側の層の幅よりも狭いことが好ましい。このように構成すれば、上側の層の両側にロウ材層を形成できる領域が存在するため、その分だけロウ材層のボリュームを増やすことができる。よって、セラミックパッケージ全体の抵抗値を容易に下げることができる。なお、ロウ材層は、シート状に形成されたロウ材シート、または、ボール状のロウ材を所定箇所に配置し、炉内で加熱して溶かすことで形成される。
【００１８】
なお、メタライズ導体部は、前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されている。ここで、前記セラミック基板における前記表面側メタライズ層以外の導体としては、例えば、キャビティの底面に設けられたメタライズ層からなる素子搭載部、パッケージ内部に設けられたメタライズ層からなる内層導体パターン、パッケージの主面と反対側の面に設けられたメタライズ層からなるパッド、素子搭載部と内層導体パターンとを接続するビア導体、内層導体パターンとパッドとを接続するビア導体などを挙げることができる。
【００１９】
上記課題を解決するための別の手段（手段２）としては、基板表面にて開口するキャビティを有するセラミック基板と、前記基板表面上にて前記キャビティを包囲するように形成された表面側メタライズ層と、前記表面側メタライズ層上に形成されたロウ材層と、前記ロウ材層を介して前記表面側メタライズ層にロウ付けされたシールリングとを備え、メタルリッドが前記シールリング上にシーム溶接法により固着可能なセラミックパッケージにおいて、前記キャビティの側壁面上にメタライズ導体部が設置され、前記メタライズ導体部が前記表面側メタライズ層に導通する一方で前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されるとともに、前記メタライズ導体部上にも前記ロウ材層が形成されていることを特徴とするセラミックパッケージがある。
【００２０】
従って、この手段２のパッケージによると、表面側メタライズ層上だけでなく、セラミック基板の側壁面上に設置されたメタライズ導体部上にもロウ材層を形成することにより、ロウ材層の体積が増加する。これにより、セラミックパッケージ全体の抵抗値を十分に下げることができ、セラミックパッケージ全体の抵抗値とメタルリッドの抵抗値との組み合わせを最適化することができる。よって、メタルリッドをシールリング上に確実に固着させることができる。
【００２１】
しかも、メタルリッドがシールリング上に確実に固着されることにより、メタルリッドとシールリングとの接合部に対するクラックの発生を防止できる。ゆえに、セラミックパッケージの歩留まりの低下を防止できる。
【００２２】
また、メタライズ導体部がセラミック基板における表面側メタライズ層以外の導体から絶縁されている。よって、完成後の使用時において、表面側メタライズ層以外の導体を流れる電流がメタライズ導体部や表面側メタライズ層に流れることを防止できるため、これに起因したセラミックパッケージの性能低下を防止できる。
【発明を実施するための最良の形態】
【００２３】
［第１の実施形態］
【００２４】
以下、本発明を具体化した実施形態のセラミックパッケージ１０及びその製造方法を図１〜図１４に基づき説明する。
【００２５】
図１〜図３に示されるように、本実施形態のセラミックパッケージ１０は、ＳＡＷフィルタ等に代表される電子部品素子２１を実装するための装置である。このセラミックパッケージ１０を構成するセラミック基板１１は、上面１２（基板表面）及び下面１３を有し、縦２．０ｍｍ×横１．６５ｍｍ×高さ０．５１ｍｍの矩形平板状をなす部材である。このセラミック基板１１は、上側セラミック焼結層１４、中間セラミック焼結層１５及び下側セラミック焼結層１６からなる３層構造を有している。本実施形態において、上側セラミック焼結層１４、中間セラミック焼結層１５及び下側セラミック焼結層１６は、いずれもアルミナ焼結体からなる。なお、本実施形態では３層構造としたが、２層構造を採用しても構わないし、４層以上の多層構造を採用しても構わない。
【００２６】
このセラミック基板１１は、上面１２において開口するキャビティ２２を備えている。本実施形態のキャビティ２２は平面視で略矩形状を呈している。キャビティ２２の外形寸法は、セラミック基板１１の外形寸法の５０％〜９０％程度に設定されており、本実施形態ではセラミック基板１１の外形寸法の６３％程度に設定されている。従って、キャビティ２２の開口縁の幅は、０．１ｍｍ〜０．４ｍｍ程度に設定される。また、キャビティ２２の深さは上側セラミック焼結層１４の厚さ分に相当している。キャビティ２２の底面における２箇所には、タングステン等のような高融点金属のメタライズ層からなる素子搭載部２３が形成されている。電子部品素子２１は、これらの素子搭載部２３上にＡｇエポキシ樹脂やＡｇ−Ｓｉ樹脂を用いて接着される。なお、電子部品素子２１は、素子搭載部２３上にＡｕ−Ａｕ接合によって接合されていてもよい。また、中間セラミック焼結層１５において素子搭載部２３に対応した箇所には、タングステンを主体とするビア導体１８が形成されている。中間セラミック焼結層１５と下側セラミック焼結層１６との界面には、タングステンを主体とするメタライズ層からなる内層導体パターン２８が形成されていて、それら内層導体パターン２８はビア導体１８の下端に対してそれぞれ電気的に接続されている。
【００２７】
図１に示されるように、下側セラミック焼結層１６において内層導体パターン２８に対応した箇所にも、タングステンを主体とするビア導体１８が形成されている。セラミック基板１１における下面１３の外周部には、メタライズ層からなるパッド２７が複数個設けられていて、それらパッド２７は下側セラミック焼結層１６のビア導体１８の下端に対してそれぞれ電気的に接続されている。これらのパッド２７は、セラミックパッケージ１０を図示しない他の基板上に実装する際に、複数の基板側端子に対して接合される。
【００２８】
図１〜図３に示されるように、セラミック基板１１におけるキャビティ２２の外周部には、上面１２上にてキャビティ２２を包囲する表面側メタライズ層４１が形成されている。表面側メタライズ層４１は、上側の層４２と下側の層４３とからなる２層構造をなしている（図３参照）。上側の層４２の幅は、下側の層４３の幅よりも狭く、下側の層４３の幅の１／２程度の大きさに設定されている。上側の層４２の一端及び下側の層４３の一端は、キャビティ２２の側壁面１０２と面一になっている。この表面側メタライズ層４１上には、図示しないめっき層と、ロウ材層としての銀ロウ層２９とが形成されるとともに、その銀ロウ層２９を介して金属製のシールリング２５がロウ付けされている。なお、銀ロウ層２９は、シールリング２５の下端部の内側（キャビティ２２側）及び外側（セラミック基板１１の側面１７側）で僅かに膨らんでおり、フィレットを形成している。そして、シールリング２５上には、キャビティ２２を塞ぐためのメタルリッド２６がシームウェルディング法（シーム溶接法）により固着されている。メタルリッド２６は、例えばＮｉ−Ｆｅ合金（コバール（登録商標）など）によって形成されている。つまり、キャビティ２２の外周部は、キャビティ２２内外の連通を遮断するためのシール部分として機能するようになっている。
【００２９】
図１〜図３に示されるように、このセラミックパッケージ１０は、セラミック基板１１の側面１７（外周面）にキャスタレーション３１を複数個備えている。キャスタレーション３１の深さは、前記上側セラミック焼結層１４の厚さ分に相当している。キャスタレーション３１は、円弧状の溝形状をなす凹部３２を有しており、凹部３２の表面上には、メタライズ層からなるメタライズ導体部３３が形成されている。メタライズ導体部３３は、表面側メタライズ層４１に接続されており、表面側メタライズ層４１に導通している。一方、メタライズ導体部３３は、セラミック基板１１における表面側メタライズ層４１以外の導体（素子搭載部２３、内層導体パターン２８、パッド２７、ビア導体１８）からは絶縁されている。なお、メタライズ導体部３３上にも、上記の銀ロウ層２９が形成されている。
【００３０】
次に、上記構造のセラミックパッケージ１０を製造する方法について図４〜図１３に基づいて説明する。
【００３１】
まず、セラミック基板１１となるべきセラミック未焼結体を準備する準備工程を実施する。具体的には、アルミナ粉末、有機バインダ、溶剤、可塑剤等を混合してスラリーを作製する。そしてこのスラリーを従来周知の手法（例えばドクターブレード法やカレンダーロール法）によりシート状に成形して、図４に示すようなセラミックグリーンシート６４，６５，６６を３枚作製する。
【００３２】
続く第１穴あけ工程では、セラミック未焼結体である上側セラミックグリーンシート６４における製品領域の切断予定線上の位置に、後にキャスタレーション３１となるべき穴部７５を貫通形成する（図５参照）。さらに、セラミックグリーンシート６５，６６の複数箇所に、後にビア導体１８となるべき穴部７６をそれぞれ貫通形成する。これら穴部７５，７６は、従来周知のパンチング（打ち抜き）加工によって形成されてもよく、あるいはレーザ加工やドリル加工などの手法によって形成されてもよい。
【００３３】
続く導体部形成工程では、穴部７５，７６内にそれぞれ導体部を形成する。より具体的にいうと、まず従来周知のペースト印刷装置によるビアメタライズ充填を行って、穴部７６内にタングステンペースト７７を充填する（図６参照）。即ち、穴部７６を完全にタングステンペースト７７で満たすようにする。次いで、キャスタレーション印刷を行って、穴部７５の内周面にタングステンペースト７７を付着させる。従って、穴部７５内は完全にタングステンペースト７７で満たされていなくてもよく、穴部７５の中心部は空洞状になっている。なお、上記のようにビアメタライズ充填後にキャスタレーション印刷を行ってもよいほか、キャスタレーション印刷後にビアメタライズ充填を行ってもよい。そして次に、セラミックグリーンシート６４，６５，６６の上にタングステンペースト７７をパターン印刷する（図７参照）。これらの印刷層は、後に素子搭載部２３、表面側メタライズ層４１、パッド２７、内層導体パターン２８となるべき部分である。さらに、後に表面側メタライズ層４１となるタングステンペースト７７の一部に、タングステンペースト７７を重ねてパターン印刷する。
【００３４】
続く第２穴あけ工程では、上側セラミックグリーンシート６４の略中央部に、平面視略矩形状のキャビティ２２を貫通形成する（図８参照）。このキャビティ２２は、従来周知のパンチング（打ち抜き）加工によって形成されてもよく、あるいはレーザ加工やドリル加工などの手法によって形成されてもよい。なお、上側セラミックグリーンシート６４の略中央部にあるタングステンペースト７７は、キャビティ２２の打ち抜きと同時に打ち抜かれる。
【００３５】
続く積層工程では、下側セラミックグリーンシート６６の上に中間セラミックグリーンシート６５及び上側セラミックグリーンシート６４を順次積層し、従来周知のラミネート装置を用いて厚さ方向に所定の荷重を加えることにより、これらを圧着、一体化して積層体を形成する（図９参照）。
【００３６】
その後、この積層体をアルミナが焼結しうる所定の温度（例えば１５００℃〜１８００℃程度の温度）に加熱する焼成工程を行う。この焼成を経ると、上側セラミックグリーンシート６４、中間セラミックグリーンシート６５及び下側セラミックグリーンシート６６が焼結して、キャビティ２２を有するセラミック基板１１が得られる。また、タングステンペースト７７の焼結によって、素子搭載部２３、表面側メタライズ層４１、パッド２７、内層導体パターン２８、ビア導体１８、キャスタレーション３１のメタライズ導体部３３が形成される。なお、この状態のものは、セラミックパッケージ１０となるべき製品領域を平面方向に沿って縦横に複数配列した構造の多数個取り用セラミックパッケージであると把握することができる。
【００３７】
さらに、多数個取り用セラミックパッケージをブレーク溝（図示略）に沿って分割した後、表面側メタライズ層４１及びメタライズ導体部３３に対して、電解ニッケルめっき、銀ロウ層２９の形成、シールリング２５のロウ付け等を行う（図１０参照）。
【００３８】
その後、セラミックパッケージ１０のキャビティ２２に電子部品素子２１を実装し、メタルリッド２６の取り付けを行う（図１１参照）。具体的にいうと、メタルリッド２６を、シームウェルディング法を用いて、シールリング２５上に固着する。即ち、まずシールリング２５上にメタルリッド２６を重ねる。次に、３〜４Ｖ程度の電圧が印加された一対のローラ電極８１をメタルリッド２６の外周縁に接触させ、両ローラ電極８１間に２００ｍＡ程度のパルス電流を流す（シームウェルド）。そして、両ローラ電極８１を回転させながら平行移動させ、連続溶接を行う。その結果、メタルリッド２６がシールリング２５上に固着され、図１に示す素子付きセラミックパッケージが完成する。
【００３９】
ところで、シームウェルディング法を行う場合、セラミックパッケージ１０、メタルリッド２６、ローラ電極８１間には、図１２に示される関係（等価回路）が成立する。ここで、ＲＬはメタルリッド２６の抵抗、ＲＲはシールリング２５の抵抗、Ｒｓ１はメタルリッド２６とローラ電極８１との接触部の抵抗（図１１参照）、Ｒｓ２はシールリング２５とメタルリッド２６との接触部の抵抗（図１１参照）を示している。
【００４０】
また図１３に示されるように、メタルリッド２６とシールリング２５との接合性（以下、「シーム性」という）は、セラミックパッケージ１０−メタルリッド２６間の発熱量差が小さいほど優れている。つまり、セラミックパッケージ１０及びメタルリッド２６の両方が均等に発熱することが好ましい。この発熱量差は、メタルリッド２６の抵抗ＲＬとセラミックパッケージ１０の抵抗ＲＲとの関係によって決定される。従って、抵抗ＲＬ，ＲＲを測定すれば、発熱量差を測定することができる。なお、発熱量は、電圧（Ｖ）×電流（Ａ）×時間（ｔ）によって求められ、発熱量差は、（メタルリッド２６の発熱量）−（セラミックパッケージ１０の発熱量）によって求められる。また、本実施形態では、抵抗ＲＬ，ＲＲの関係が図１３に示す領域Ａ１（発熱量差が小さい領域）内にあればシーム性に優れると推定されている。即ち、メタルリッド２６の抵抗ＲＬの値が大きいほどシーム性に優れ、セラミックパッケージ１０の抵抗ＲＲの値が小さいほどシーム性に優れる可能性が高い。
【００４１】
次に、シーム性についての評価方法及びその結果を説明する。
【００４２】
まず、測定用サンプルを次のように準備した。本実施形態と同じセラミックパッケージ１０及びメタルリッド２６を準備し、これを実施例とした。また、従来技術と同じセラミックパッケージ１１１及びメタルリッド１１８（図１７参照）を準備し、これを比較例１とした。さらに、表面側メタライズ層４１が単層構造であるセラミックパッケージと、メタルリッドとを準備し、これを比較例２とした。
【００４３】
次に、各測定用サンプル（実施例、比較例１，２）に対してセラミックパッケージ及びメタルリッドの電気抵抗の測定を行った。抵抗の測定は、図１４に示す測定装置（日置電機株式会社製  ミリオームハイテスタ）を用いて行った。この測定装置は、測定対象物９１（セラミックパッケージまたはメタルリッド）を挟持する一組のクリップ９２と、各クリップ９２がリード線９３を介して接続される抵抗測定部９４とを備えている。
【００４４】
この測定装置を用いた測定では、まず、測定対象物９１の対角線上にある一対の角部を、クリップ９２でそれぞれ挟持した。そして、抵抗測定部９４によって抵抗を測定した。
【００４５】
このように測定した結果、メタルリッドの抵抗は、いずれも８ｍΩであった。一方、実施例のセラミックパッケージ１０の抵抗は２．５ｍΩであり、比較例１のセラミックパッケージ１１１の抵抗は７．５ｍΩであり、比較例２のセラミックパッケージ１１１の抵抗は１２ｍΩであった。ところが、比較例２では、抵抗ＲＬ，ＲＲの関係が領域Ａ１外にあるため、シーム性に劣っていた。従って、メタルリッド２６をシールリング２５上に上手く固着できないため、セラミックパッケージ１０への比較例の採用は困難であることが証明された。一方、比較例１及び実施例では、抵抗ＲＬ，ＲＲの関係が領域Ａ１内にあるため、シーム性は良好であった。しかし、比較例１は、発熱量差が実施例の場合よりも大きいため、メタルリッド２６を固着させる能力は実施例よりも劣ってしまう。従って、セラミックパッケージ１０には、メタルリッド２６をシールリング２５上に固着させるうえで最も問題がない実施例が適することが分かった。
【００４６】
従って、本実施形態によれば以下の効果を得ることができる。
【００４７】
（１）本実施形態のセラミックパッケージ１０によれば、表面側メタライズ層４１上だけでなく、メタライズ導体部３３上にも銀ロウ層２９が形成されるため、銀ロウ層２９の体積が増加する。これにより、セラミックパッケージ１０全体の抵抗値を十分に下げることができ、セラミックパッケージ１０全体の抵抗値とメタルリッド２６の抵抗値との組み合わせを最適化することができる。よって、メタルリッド２６をシールリング２５上に確実に固着させることができる。
【００４８】
（２）本実施形態では、メタルリッド２６がシールリング２５上に確実に固着されるため、メタルリッド２６とシールリング２５との接合部に対するクラックの発生を防止できる。また、凹部３２が配置されることで、銀ロウ層２９とメタライズ層（表面側メタライズ層４１及びメタライズ導体部３３からなる層）との接触面積が大きくなるため、両者が確実に接合される。従って、銀ロウ層２９とメタライズ層との接合部に対するクラックの発生を防止できる。ゆえに、セラミックパッケージ１０の歩留まりの低下を防止できる。
【００４９】
（３）本実施形態では、メタライズ導体部３３がセラミック基板１１における表面側メタライズ層４１以外の導体（素子搭載部２３、内層導体パターン２８、パッド２７、ビア導体１８）から絶縁されている。よって、完成後の使用時において、素子搭載部２３、内層導体パターン２８、パッド２７及びビア導体１８を流れる電流がメタライズ導体部３３や表面側メタライズ層４１に流れることを防止できるため、これに起因したセラミックパッケージ１０の性能低下を防止できる。
【００５０】
（４）本実施形態では、表面側メタライズ層４１は２層構造であり、上側の層４２の幅は、下側の層４３の幅よりも狭くなっている。このため、表面側メタライズ層４１が単層構造である場合に比べて、シールリング２５と表面側メタライズ層４１との接触面積が大きくなるため、両者の接合強度を向上させることができる。
［第２の実施形態］
【００５１】
以下、本発明を具体化した実施形態のセラミックパッケージ１０１を図１５に基づき説明する。ここでは第１実施形態との相違点について述べ、共通点については説明を省略する。
【００５２】
図１５に示されるように、本実施形態では、キャビティ２２の側壁面１０２上にメタライズ導体部３３が設置される点が第１実施形態のものと異なっている。メタライズ導体部３３上には、第１実施形態の場合と同様に銀ロウ層２９が形成されている。なお、メタライズ導体部３３は、側壁面１０２の一部に設置されていてもよいし、側壁面１０２全体に設置されていてもよいが、側壁面１０２全体に設置したほうが銀ロウ層２９の体積が増加するため、セラミックパッケージ１０１全体の抵抗値がより確実に低下する。
【００５３】
そして、このような構造の本実施形態によれば、第１実施形態と同様に銀ロウ層２９の体積が増加するため、セラミックパッケージ１０１全体の抵抗値を十分に下げることができ、メタルリッド２６をシールリング２５上に確実に固着できる。しかも、メタルリッド２６とシールリング２５との接合部に対するクラックの発生を防止でき、セラミックパッケージ１０１の歩留まりの低下を防止できる。
【００５４】
また、本実施形態では、第１実施形態にて形成されていた凹部３２（即ちキャスタレーション３１）が不要である。よって、キャスタレーション３１の形成に伴う製造コスト増を回避できる。
【００５５】
なお、本発明の実施形態は以下のように変更してもよい。
【００５６】
・上記各実施形態において、表面側メタライズ層４１以外の導体（例えば素子搭載部２３など）とメタライズ導体部３３とが繋がった状態でセラミックパッケージ１０を製造し、セラミックパッケージ１０の完成前に両者を切断するようにしてもよい。
【００５７】
・上記第１の実施形態のキャスタレーション３１の深さは、上側セラミック焼結層１４の厚さ分に相当していた。しかし、図１６に示されるように、キャスタレーション３１の深さは、上側セラミック焼結層１４の厚さ、中間セラミック焼結層１５の厚さ、下側セラミック焼結層１６の厚さの合計に相当していてもよい。即ち、キャスタレーション３１は、セラミック基板１１を厚さ方向に貫通していてもよい。但し、キャスタレーション３１は、素子搭載部２３、内層導体パターン２８、パッド２７及びビア導体１８からは絶縁されている。
【００５８】
・上記第１の実施形態のキャスタレーション３１は、セラミック基板１１の側面１７（外周面）に設けられていた。しかし、キャスタレーション３１は、セラミック基板１１の内周面、即ち、キャビティ２２の側壁面１０２に設けられていてもよい。
【００５９】
・上記各実施形態ではキャビティ２２内に電子部品素子２１を１つ実装した構造を例示したが、その数は２つ以上であっても構わない。具体例を挙げると、平面視で長方形状のキャビティを形成し、そのキャビティの底面に素子搭載部２３を４つ形成する。そしてこれら４つの素子搭載部２３上に、２つの電子部品素子２１を実装する。
【００６０】
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００６１】
（１）基板表面にて開口するキャビティを有するセラミック基板と、前記基板表面上にて前記キャビティを包囲するように形成された表面側メタライズ層と、前記表面側メタライズ層上に形成され、前記表面側メタライズ層よりも導電性が高いロウ材層と、前記ロウ材層を介して前記表面側メタライズ層にロウ付けされたシールリングとを備え、メタルリッドが前記シールリング上にシーム溶接法により固着可能なセラミックパッケージにおいて、前記セラミック基板の側面に凹部が配置され、前記凹部の表面に形成されたメタライズ導体部が前記表面側メタライズ層に導通する一方で前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されるとともに、前記メタライズ導体部上にも前記ロウ材層が形成されていることを特徴とするセラミックパッケージ。
【００６２】
（２）基板表面にて開口するキャビティを有するセラミック基板と、前記基板表面上にて前記キャビティを包囲するように形成された表面側メタライズ層と、前記表面側メタライズ層上に形成されたロウ材層と、前記ロウ材層を介して前記表面側メタライズ層にロウ付けされたシールリングとを備え、メタルリッドが前記シールリング上にシーム溶接法により固着可能なセラミックパッケージにおいて、前記セラミック基板の側面に凹部が配置され、前記凹部の表面に形成されたメタライズ導体部が前記表面側メタライズ層に導通する一方で前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されるとともに、前記メタライズ導体部上にも前記ロウ材層が形成されており、前記ロウ材層は銀ロウ層であることを特徴とするセラミックパッケージ。
【００６３】
（３）基板表面にて開口するキャビティを有するセラミック基板と、前記基板表面上にて前記キャビティを包囲するように形成された表面側メタライズ層と、前記表面側メタライズ層上に形成されたロウ材層と、前記ロウ材層を介して前記表面側メタライズ層にロウ付けされたシールリングとを備え、メタルリッドが前記シールリング上にシーム溶接法により固着可能なセラミックパッケージとなるべき製品領域を平面方向に沿って縦横に複数配列した多数個取り用セラミックパッケージにおいて、前記セラミック基板の側面に凹部が配置され、前記凹部の表面に形成されたメタライズ導体部が前記表面側メタライズ層に導通する一方で前記セラミック基板における前記表面側メタライズ層以外の導体から絶縁されるとともに、前記メタライズ導体部上にも前記ロウ材層が形成されていることを特徴とする多数個取り用セラミックパッケージ。
【図面の簡単な説明】
【００６４】
【図１】本発明を具体化した第１実施形態のセラミックパッケージを示す概略断面図。
【図２】セラミックパッケージを構成するセラミック基板の概略平面図。
【図３】セラミックパッケージにおけるキャスタレーションを示す部分拡大断面図。
【図４】セラミックパッケージの製造方法を説明するための概略断面図。
【図５】セラミックパッケージの製造方法を説明するための概略断面図。
【図６】セラミックパッケージの製造方法を説明するための概略平面図。
【図７】セラミックパッケージの製造方法を説明するための概略断面図。
【図８】セラミックパッケージの製造方法を説明するための概略断面図。
【図９】セラミックパッケージの製造方法を説明するための概略断面図。
【図１０】セラミックパッケージの製造方法を説明するための概略断面図。
【図１１】セラミックパッケージの製造方法を説明するための概略断面図。
【図１２】セラミックパッケージ、メタルリッド、ローラ電極間の関係を示す回路図。
【図１３】セラミックパッケージの抵抗、メタルリッドの抵抗、セラミックパッケージとメタルリッドとの発熱量差の関係を示すグラフ。
【図１４】測定装置を示す概略図。
【図１５】第２実施形態のセラミックパッケージを示す概略断面図。
【図１６】他の実施形態のセラミックパッケージを示す概略断面図。
【図１７】従来技術のセラミックパッケージを示す概略断面図。
【符号の説明】
【００６５】
１０，１０１…セラミックパッケージ
１１…セラミック基板
１２…基板表面としての上面
１７…セラミック基板の側面
２２…キャビティ
２５…シールリング
２６…メタルリッド
２９…ロウ材層としての銀ロウ層
３２…凹部
３３…メタライズ導体部
４１…表面側メタライズ層
４２…側の層
４３…下側の層
１０２…キャビティの側壁面
【図１】
0004654104.tif 000002
【図２】
0004654104.tif 000003
【図３】
0004654104.tif 000004
【図４】
0004654104.tif 000005
【図５】
0004654104.tif 000006
【図６】
0004654104.tif 000007
【図７】
0004654104.tif 000008
【図８】
0004654104.tif 000009
【図９】
0004654104.tif 000010
【図１０】
0004654104.tif 000011
【図１１】
0004654104.tif 000012
【図１２】
0004654104.tif 000013
【図１３】
0004654104.tif 000014
【図１４】
0004654104.tif 000015
【図１５】
0004654104.tif 000016
【図１６】
0004654104.tif 000017
【図１７】
0004654104.tif 000018