(57)【特許請求の範囲】
【請求項１】
入力画素データに応じて変調された光ビームを走査するこにより画像を表示する光走査型画像表示装置において、前記光ビームの走査方向の一連の画素について少なくとも１つ以上の画素おきに画素を分離する画素分離手段を有し、この画素分離手段で分離される画素ごとに光ビームを設け、該複数の光ビームを同時に走査することにより画像を表示することを特徴とする光走査型画像表示装置。
【請求項２】
請求項１記載の光走査型画像表示装置において、前記複数の光ビームの変調タイミングを各々の光ビームに対して個別に制御する変調タイミング制御手段を有することを特徴とする光走査型画像表示装置。
【請求項３】
請求項１または２記載の光走査型画像表示装置において、前記複数の光ビームの、１画素分の走査期間中におけるオン時間を調整可能としたことを特徴とする光走査型画像表示装置。
【請求項４】
請求項１記載の光走査型画像表示装置において、前記複数の光ビームが、前記走査方向と交わる方向にもさらに複数設けられていることを特徴とする光走査型画像表示装置。
【請求項５】
請求項１または２記載の光走査型画像表示装置において、前記複数の光ビームをさらに、前記走査方向と交わる方向に副走査する副走査手段を有することを特徴とする光走査型画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力画素データに応じて変調された光ビームを走査することにより画像を表示する光走査型画像表示装置に関する。
【０００２】
【従来の技術】
近年、ディスプレイの薄型化、大型化のニーズは急速に高まってきており、特に大画面表示に適したプロジェクション型画像表示装置(以後プロジェクターと呼ぶ)の普及が顕在化してきている。プロジェクターには様々な方式があるが、光走査型プロジェクターは、そのうちの一つで、レーザ光を変調しながら該レーザ光でスクリーン上を走査して該スクリーン上に画像を表示するものである。
【０００３】
この光走査型プロジェクターの特長としては、
・指向性の強いレーザ光を用いて描画するために鮮明な画像が得られ、
・レーザ光源が理想的な単一波長スペクトル分布であるために演色性に優れている
等が挙げられ、極めて高品質のカラー画像表示が可能である。
【０００４】
最も一般的な光走査型プロジェクターの構成例を概略的に図４に示す。図４において、(a)は光走査型プロジェクターを横方向から見たもの、(b)は光走査型プロジェクターを上方向からみたもの(一部省略)である。図４において、Ｒ、ＧおよびＢは、それぞれ赤、緑および青の３原色のレーザ光を発生するレーザ光源である。このレーザ光源Ｒ、Ｇ、Ｂとしては、ガスレーザやレーザダイオード等様々なタイプのものが適用できる。
【０００５】
レーザ光源Ｒ、Ｇ、Ｂから出射された各レーザ光は光変調器１１〜１３にて赤、緑および青の各色に対応する画像信号ARo、AGoおよびABoに基いて変調される。光変調器１１〜１３としては、例えばAOM(音響光学変調器)などが用いられる。光変調器１１、１３で変調されたレーザ光は、ミラー１４、１５で反射されて光変調器１２で変調されたレーザ光とダイクロイックプリズム等の合成光学素子１６で合成され、一本の走査レーザ光が生成される。
【０００６】
合成光学素子１６で合成されたレーザ光はポリゴンミラー１７に入射する。ポリゴンミラー１７は、入射するレーザ光に対して水平方向にポリゴンモータ１８で回転駆動される多面鏡であり、したがって入射したレーザ光を水平方向に主走査する。ポリゴンミラー１７によって反射されたレーザ光は、ガルバノミラー１９に入射する。ガルバノミラー１９は、入射するレーザ光に対して直交する方向に往復運動するミラーであり、したがって入射するレーザ光を垂直方向に副走査する。ガルバノミラー１９によって反射されたレーザ光はスクリーン２０に導かれ、結果的にスクリーン２０上に画像が表示される。
【０００７】
光走査型プロジェクターの具体的な従来技術としては、例えば、特許第2796683号公報記載のレーザ表示装置がある。このレーザ表示装置は、隣接する画素が干渉し合うのを防止するために隣接画素間に走査光のオフ期間を設け、ビームを偏平形状にすることで光利用効率を上げるものである。
【０００８】
また、上記光走査型プロジェクターにおいて、光ビームの走査方向の一連の画素について少なくとも１つ以上の画素おきに画素を分離する画素分離手段と、分離された画素ごとにサブフレームを生成するサブフレーム生成手段と、サブフレームを順次に表示することにより１つの画面(フレーム)を表示する表示制御手段とを設けたものが提案されている。この光走査型プロジェクターは、１フレームを複数のサブフレームに分割して表示し、それぞれのサブフレームの画像を元画像に対して、走査方向について(NF-1)個置きに画素が間引かれた構成にすることにより、光ビーム変調に実質的に要求される応答速度の低減を図るようにしたものである。
【０００９】
【発明が解決しようとする課題】
上記レーザ表示装置では、ビームを偏平形状にするので、確かに光利用効率を上げることは可能であるが、光利用効率を上げようとすればするほど上述のオフ期間が短くなってそれだけ応答速度が速い光源あるいは変調制御系が要求されるようになるという問題がある。これは、表示画像の解像度が上がるほど顕著にになり、表示可能な解像度が著しく制限されるという問題にもなる。
【００１０】
また、上記光走査型プロジェクターでは、フレーム周波数が実質的に低下するので、副走査方向に光ビームを複数設けないと、画面輝度が低下する。
本発明は、光ビームを偏平形状にして隣接画素間での走査光のオフ期間を短くしても応答速度の高速化を必要とせず、フレーム周波数の低下による輝度低下が生じない光走査型画像表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明は、入力画素データに応じて変調された光ビームを走査するこにより画像を表示する光走査型画像表示装置において、前記光ビームの走査方向の一連の画素について少なくとも１つ以上の画素おきに画素を分離する画素分離手段を有し、この画素分離手段で分離される画素ごとに光ビームを設け、該複数の光ビームを同時に走査することにより画像を表示するものである。
【００１２】
請求項２に係る発明は、請求項１記載の光走査型画像表示装置において、前記複数の光ビームの変調タイミングを各々の光ビームに対して個別に制御する変調タイミング制御手段を有するものである。
【００１３】
請求項３に係る発明は、請求項１または２記載の光走査型画像表示装置において、前記複数の光ビームの、１画素分の走査期間中におけるオン時間を調整可能としたものである。
【００１４】
請求項４に係る発明は、請求項１記載の光走査型画像表示装置において、前記複数の光ビームが、前記走査方向と交わる方向にもさらに複数設けられているものである。
【００１５】
請求項５に係る発明は、請求項１または２記載の光走査型画像表示装置において、前記複数の光ビームをさらに、前記走査方向と交わる方向に副走査する副走査手段を有するものである。
【００１６】
【発明の実施の形態】
図1は本発明の一実施例を概略的に示す。この実施例は主走査方向の光ビーム数が２である場合についての光走査型プロジェクターの一例であるが、本発明はこれに限るものではない。この実施例において、２本の走査光ビーム２１、２２を生成する部分は、例えば図４に示す光走査型プロジェクターにおけるレーザ光源Ｒ、Ｇ、Ｂから合成光学素子１６までの光ビーム生成部分（レーザ光源Ｒ、Ｇ、Ｂ、光変調器１１〜１３、ミラー１４、１５及び合成光学素子１６からなる部分）を２組設けて構成される。
【００１７】
なお、２組の合成光学素子からの各光ビーム２１、２２を変調するための入力信号は、光変調器１１〜１３への入力信号ARo、AGoおよびABoに対応する２組３個ずつの光変調器への入力信号ARo1、AGo1、ABo1およびARo2、AGo2、ABo2として後述するように生成される。
【００１８】
２本の走査光ビーム２１、２２は、主走査手段としてのポリゴンミラー２３に、その回転方向に沿った配列で入射される。ポリゴンミラー２３は入射するレーザ光に対して水平方向に図示しないポリゴンモータで回転駆動される。ポリゴンミラー２３で反射された光ビームは折り返しミラー２４で垂直方向に折り曲げられて副走査手段としてのガルバノミラー２５に入射する。ガルバノミラー２５は図示しない駆動部により駆動されてポリゴンミラー２３の回転面に対して直交する方向に往復運動する。
【００１９】
ガルバノミラー２５で反射された光ビームはスクリーン２６上をポリゴンミラー２３の動きにしたがって水平方向に走査(主走査)すると同時にガルバノミラー２５の動きにしたがって垂直方向に走査(副走査)することでスクリーン２６上に表示画像を形成する。このとき、各光ビームは、水平方向の各ラインについて、互いに画素を補間し合うように１画素置きに画素を表示する。
【００２０】
なお、主走査方向に配列された２本の光ビーム２１、２２は副走査方向に配列することも可能である。端的な構成として主走査方向に配列された２本の光ビーム２１、２２は表示ライン数分だけ設けるようにしてもよい。この場合はガルバノミラー２５を省略してポリゴンミラー２３からの反射光でスクリーン２６上に直接に描画することができる。また、ポリゴンミラー２３は省略し、その位置にガルバノミラー２５を配置して、光ビームですべてのラインを水平方向に同時に走査するように動かしてもよい。
【００２１】
図２は本実施例における光変調器への入力信号の生成のための制御系の構成を概略的に示したものである。なお、図２は赤色の画像信号についての制御系のみ示しているが、他の色(緑および青)についての制御系も全く同様であるので、その説明は省略する。
【００２２】
信号Riは、赤色のアナログ画像信号入力であり、アンプ２７で適当なレベルに増幅される。また、信号VDおよびHDは、それぞれ、入力画像信号に対応する垂直および水平の同期信号入力である。同期信号抽出回路２８は、入力同期信号VD、HDから画像信号Riの同期クロック（画素信号に同期したクロック）RCKを再生出力する。
【００２３】
アンプ２７からの画像信号ARiは、A/D変換器２９に入力され、同期クロックRCKに同期してデジタルの画像データ信号DRiに変換される。書き込みアドレス生成回路３０は、入力同期信号VD、HDにより１フレーム期間内の水平同期信号パルス数をカウントすることで走査線数を検知し、同期信号抽出回路２８からの同期信号RCKから１水平期間内の有効画素数を検知することで、後述するサブフレームメモリ３１、３２への書き込みアドレス信号WADを生成出力する。
【００２４】
ここで、書き込みアドレス信号WADは主走査方向にあたる水平方向のアドレス部と副走査方向にあたる垂直方向のアドレス部から成る。水平方向アドレス値は、書き込みアドレス生成回路３０において、１ラインにおける先頭画素から同期信号抽出回路２８からの同期クロックRCKを２カウントするごとに１だけインクリメントされ、１ラインにおける最終画素までのクロックカウントを終了するとリセットされる。また、垂直方向アドレス値は、書き込みアドレス生成回路３０において、水平方向アドレス値がリセットされるごとに１だけインクリメントされ、最終ラインの最終画素までのクロックカウントを終了するとリセットされて先頭画素アドレス値に戻る。
【００２５】
画像分離制御回路３３は、書き込みアドレス生成回路３０からの書き込みアドレス信号WADと同期信号抽出回路２８からの同期クロックRCKに基き、サブフレームメモリ３１、３２への書き込み制御信号WEN1およびWEN2を生成出力する。書き込み制御信号WEN1は、同期クロックRCKの１周期ごとに値がトグルし、上記の水平方向アドレス値のリセットタイミングに同期してリセットされる。書き込み制御信号WEN2は書き込み制御信号WEN1を反転したものである。
【００２６】
サブフレームメモリ３１、３２は、それぞれ、画像分離制御回路３３からの書き込み制御信号WEN1、WEN2が"H"レベルのときにA/D変換器２９からの画像データDRiを書き込みアドレス生成回路３０からの書き込みアドレス信号WADに従い、同期信号抽出回路２８からの同期信号RCKに同期して順次に書き込む。これによって、順次に入力される画像データRiは水平方向について２つのサブフレームメモリ３１、３２に交互に書き込まれる。なお、サブフレームメモリ３１、３２は後述する読み出しアドレス信号RAD1、RAD1によって、上記書き込み系とは非同期に読み出しが可能なデュアルポート機能を持つメモリである。
【００２７】
読み出しクロック生成回路３４は、基準クロックOCKを分周して位相の異なる複数のクロックを生成する。図２においては、読み出しクロック生成回路３４は、基準クロックOCKを８分の１に分周し、位相を基準クロックOCKの１周期分ずつ順次にずらした８つのクロックCK7〜CK0を生成している。クロック選択回路３５は、リモコン(図示省略)等で生成される制御信号CTL1に基いて、読み出しクロック生成回路３４からの入力クロックCK7〜CK0の中から２つのクロックを選択してクロックTCK1、TCK2として出力する。
【００２８】
読み出しアドレス生成回路３６、３７は、ぞれぞれクロック選択回路３５からの読み出しクロックTCK1、TCK2に同期してサブフレームメモリ71、72からのデータ読み出しアドレス信号RAD1、RAD2を生成する。この読み出しアドレス生成回路３６、３７からの読み出しアドレス信号RAD1、RAD2に従ってサブフレームメモリ３１、３２から画像データDR1、DR2が読み出され、この画像データDR1、DR2は出力ゲート回路３８、３９に入力される。
【００２９】
出力ゲート回路３８、３９は、それぞれ後述する制御信号ENO1、ENO2が"H"レベルの期間中だけサブフレームメモリ３１、３２からの画像データDR1、DR2を出力し、制御信号ENO1、ENO2が"L"レベルのときには画像データとして"ゼロ"を出力する。出力制御回路４０、４１は、それぞれクロック選択回路３５からのクロックTCK1、TCK2の立ち上がり遷移ごとに出力信号ENO1、ENO2を"H"レベルにし、リモコン(図示省略)等で生成される制御信号CTL2に基いて設定される所定時間後に出力信号ENO1、ENO2を"L"レベルにする。
【００３０】
出力ゲート回路３８、３９の出力信号DRo1、DRo2は、D/A変換器４２、４３にそれぞれ入力され、アナログ信号に変換出力される。このD/A変換器４２、４３からのアナログ出力信号ARo1、ARo2は、対応する光変調器（上記２組３個ずつの光変調器のうちの各組１つずつの光変調器）にそれぞれ入力され、レーザ光を変調する。
【００３１】
なお、上記レーザ光源としては、例えばLD(レーザダイオード)のように直接変調可能なものを使用することもでき、そのような場合にはD/A変換器４２、４３からのアナログ出力信号ARo1、ARo2は光源に直接に入力される。ここに、D/A変換器４２、４３からのアナログ出力信号ARo1、ARo2は、クロック選択回路３５にてリモコン等による制御信号CTL1により読み出しクロック生成回路３４からの入力クロックCK7〜CK0の中からクロックTCK1およびTCK2を任意に選択することでタイミングを調整することができ、さらに制御信号ENO1、ENO2の"H"レベル期間をリモコン等による制御信号CTL2で任意に設定することで１画素走査期間中の走査光ビームのオン時間を制御することができる。
【００３２】
この実施例によれば、光ビームの走査方向の一連の画素について少なくとも１つ以上の画素おきに画素を分離する画素分離手段（図２に示す制御系）を有し、この画素分離手段で分離される画素ごとに光ビーム２１、２２を設け、該複数の光ビーム２１、２２を同時に走査することにより画像を表示するので、光ビームを偏平形状にして隣接画素間での走査光のオフ期間を短くしても応答速度の高速化を必要とせず、フレーム周波数の低下による輝度低下が生じない。
【００３３】
また、走査方向に設けられた複数の光ビームを所望の画素間隔どおりに精度良く配列しようとすると、機械系あるいは光学系に高精度の設計または実装技術が要求され、コスト高になるという問題が生じる。しかし、この実施例によれば、複数の光ビームの変調タイミングを各々の光ビームに対して個別に制御する変調タイミング制御手段（クロック選択回路３５とリモコン等）を有するので、走査方向における光ビームの間隔が所望の画素間隔と異なってもそれを補正することができる。
【００３４】
また、光ビームの形状や表示画素の数および大きさ、走査速度等は装置の仕様あるいは表示画像によって異なり、これらの項目に関連して1画素走査期間中における光ビームの最適なオン時間も異なってくる。この実施例によれば、複数の光ビーム２１、２２の、１画素分の走査期間中におけるオン時間をリモコン等で調整可能としたので、どのような装置あるいは表示画像に対しても光ビームの最適なオン時間を設定でき、良好な表示品質が常に得られる。
【００３５】
図３は、本発明の別の実施例における光変調器への入力信号の生成のための制御系の一部を示す。この実施例では、上記実施例において、主走査方向に配列された２本の光ビーム２１、２２を副走査方向にも設けて２列分とし、２ラインを同時に走査する。すなわち、主走査方向に配列された２本の光ビーム２１、２２でスクリーン２６上の同じラインを主走査方向に同時に走査する光走査系は、上記実施例と同様なものが２組設けられ、これらの走査系はスクリーン２６上の隣接する２つのラインをそれぞれ主走査方向に同時に走査することにより、スクリーン２６上の各ラインを交互に走査する。なお、図３は赤色の画像信号についての制御系のみ示しているが、他の色(緑および青)についての制御系も全く同様であるので、その説明は省略する。また、図３において、前段の図２と同じ構成の部分は図示を省略した。
【００３６】
サブフレームメモリ３１１、３１２、３２１、３２２は、サブフレームメモリ３１１、３１２が１ライン目の２本の光ビームに対応しており、サブフレームメモリ３２１、３２２が２ライン目の光ビームに対応している。画素分離制御回路３３ａは、書き込みアドレス生成回路３０からの書き込みアドレス信号WADと同期信号抽出回路２８からの同期クロックRCKに基き、サブフレームメモリ３１１〜３２２に対して水平方向についての書き込み制御信号HWEN1、HWEN2と、垂直方向についての書き込み制御信号VWEN1、VWEN2を生成する。書き込み制御信号HWEN1、HWEN2は図２における書き込み制御信号WEN1およびWEN2と同じである。一方、書き込み制御信号VWEN1、VWEN2は水平方向アドレス値がリセットされるごとにトグルし、垂直方向アドレス値のリセットタイミングに同期してリセットされる。
【００３７】
サブフレームメモリ３１１は画素分離制御回路３３ａから書き込み制御信号HWEN1、VWEN1が入力され、サブフレームメモリ３１２は画素分離制御回路３３ａから書き込み制御信号HWEN2、VWEN1が入力され、サブフレームメモリ３２１は画素分離制御回路３３ａから書き込み制御信号HWEN1、VWEN2が入力され、サブフレームメモリ３１２は画素分離制御回路３３ａから書き込み制御信号HWEN2、VWEN2が入力される。
【００３８】
サブフレームメモリ３１１、３１２、３２１、３２２は、それぞれ、書き込み制御信号HWEN1又はHWEN2およびVWEN1又はVWEN2がともに"H"レベルのときにA/D変換器２９からの画像データDRiを書き込みアドレス生成回路３０からの書き込みアドレス信号WADに従い、同期信号抽出回路２８からの同期信号RCKに同期して順次に書き込む。これによって、順次に入力される画像データRiは水平方向について２つずつのサブフレームメモリ３１１と３１２、３２１と３２２に交互に書きこまれると同時に、垂直方向についても対応するサブフレームメモリ３１１と３２１、３１２と３２２に交互に書き込まれる。なお、本実施例でも、サブフレームメモリ３１１、３１２、３２１、３２２は後述する読み出しアドレス信号RAD1、RAD2によって、上記書き込み系とは非同期に読み出しが可能なデュアルポート機能を持つメモリである。
【００３９】
読み出しアドレス生成回路３６からの読み出しアドレス信号RAD1にしたがってサブフレームメモリ３１１、３２１から画像データDR11、DR21が読み出されるとともに、読み出しアドレス信号RAD2にしたがってサブフレームメモリ３１２、３２２から画像データDR12、DR22が読み出され、これらの画像データDR11〜DR22は出力ゲート回路３８１、３８２、３９１、３９２にそれぞれ入力される。
【００４０】
出力ゲート回路３８１、３８２、３９１、３９２は、それぞれ図2と同様の出力制御回路４０、４１からの制御信号ENO1、ENO2が"H"レベルの期間中だけサブフレームメモリ３１１、３１２、３２１、３２２からの画像データDR11、DR12、DR21、DR22を出力し、制御信号ENO1、ENO2が"L"のときには画像データとして"ゼロ"を出力する。出力ゲート回路３８１、３８２、３９１、３９２からの出力信号DRo11〜DRo22はD/A変換器４２１、４２２、４３１、４３２にそれぞれ入力され、アナログ信号ARo11〜ARo22に変換出力される。
【００４１】
このアナログ出力信号ARo11〜ARo22は、対応する光変調器（上記同じラインを走査する光ビームを変調するための２組３個ずつの光変調器のうちの各組１つずつの光変調器と、他の同じラインを走査する光ビームを変調するための２組３個ずつの光変調器のうちの各組１つずつの光変調器）にそれぞれ入力され、レーザ光を変調する。なお、レーザ光源としては、上述のとおり、例えばLD(レーザダイオード)のように直接変調可能なものを使用することもでき、そのような場合にはD/A変換器４２１、４２２、４３１、４３２からの出力信号DRo11〜DRo22は光源に直接に入力される。
【００４２】
ここに、D/A変換器４２１、４２２、４３１、４３２からの出力信号Aro11〜Aro22は、リモコン等による制御信号CTL1によりクロック選択回路３５にて読み出しクロック生成回路３４からの入力クロックCK7〜CK0の中からクロックTCK1およびTCK2を任意に選択することでタイミングを調整することができ、さらに制御信号ENO1、ENO2の"H"レベル期間をリモコン等による制御信号CTL2で任意に設定することで１画素走査期間中の走査光ビームのオン時間を制御することができる。
【００４３】
なお、本実施例ではD/A変換器４２１、４２２、４３１、４３２からの出力信号Aro11〜Aro22はARo11とAro21あるいはARo12とARo22を同じ変調タイミングとしているが、本発明はこの限りではなく、全ての光ビームの各々について任意に変調タイミングを設定することも可能である。
【００４４】
この実施例によれば、複数の光ビームが、主走査方向と交わる副走査方向にもさらに複数設けられているので、二次元の画像を表示する場合の変調周波数を低減して光源あるいは変調制御系に要求される応答速度の低減を図ることができる。本発明の端的な例としては、主走査方向の画素数がＭで該主走査方向と交わる副走査方向のライン数がＮである画像を表示する場合において、光ビームをライン数Ｎの分だけ設ける。
【００４５】
また、この実施例によれば、複数の光ビームをさらに、主走査方向と交わる副方向に副走査する副走査手段（ガルバノミラー２５）を有するので、光源あるいは変調制御系に要求される応答速度の低減を図るとともに、光ビームを表示画像のライン数Ｎと同数設けたのとは別の形態の光走査型画像表示装置を提供することができる。すなわち、光ビーム１本当りの生成コストが高い場合、ライン数Ｎと同数の光ビームを設けると極めてコスト高になるという問題点が生じるが、本実施例では光ビームの数と主走査系および副走査系の組み合わせを最適化し、コストパフォーマンスの向上を図ることができる。
【００４６】
【発明の効果】
以上のように請求項１に係る発明によれば、光ビームを偏平形状にして隣接画素間での走査光のオフ期間を短くしても応答速度の高速化を必要とせず、フレーム周波数の低下による輝度低下が生じない。
請求項２に係る発明によれば、走査方向における光ビームの間隔が所望の画素間隔と異なってもそれを補正することができる。
【００４７】
請求項３に係る発明によれば、どのような装置あるいは表示画像に対しても光ビームの最適なオン時間を設定でき、良好な表示品質が常に得られる。
請求項４に係る発明によれば、二次元の画像を表示する場合の変調周波数を低減して光源あるいは変調制御系に要求される応答速度の低減を図ることができる。
請求項５に係る発明によれば、光ビームの数と主走査系および副走査系の組み合わせを最適化し、コストパフォーマンスの向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例を概略的に示す斜視図である。
【図２】同実施例における光変調器への入力信号の生成のための制御系の構成例を概略的に示すブロック図である。
【図３】本発明の別の実施例における光変調器への入力信号の生成のための制御系の一部を示すブロック図である。
【図４】最も一般的な光走査型プロジェクターの構成例を示す概略図である。
【符号の説明】
２１、２２      光ビーム
２３      ポリゴンミラー
２５      ガルバノミラー
２６      スクリーン
２７      アンプ
２８      同期信号抽出回路
２９      A/D変換器
３０      書き込みアドレス生成回路
３１、３２      サブフレームメモリ
３３、３３ａ      画像分離制御回路
３４      読み出しクロック生成回路
３５      クロック選択回路
３６、３７      読み出しアドレス生成回路
３８、３９      出力ゲート回路
４０、４１      出力制御回路
４２、４３      D/A変換器
３１１、３１２、３２１、３２２      サブフレームメモリ
３８１、３８２、３９１、３９２      出力ゲート回路
４２１、４２２、４３１、４３２      D/A変換器
【図１】
0004751545.tif 000002
【図２】
0004751545.tif 000003
【図３】
0004751545.tif 000004
【図４】
0004751545.tif 000005