(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に配置された第１の固定電極と、
前記第１の固定電極の上方に配置され、上下方向に可動である可動電極と、
前記可動電極の上方に配置され、貫通孔を有する第２の固定電極と、
前記第１の固定電極と前記可動電極との間の第１の静電容量と、前記可動電極と前記第２の固定電極との間の第２の静電容量との差を検出する検出部と、
前記第２の固定電極上に設けられた第１の膜と、
前記第２の固定電極の上方に配置され、貫通孔を有する層と
を具備してなり、前記第１の膜は前記層上に設けられていることを特徴とするセンサ。
【請求項２】
前記第１の膜は、前記第２の固定電極の前記貫通孔に面していることを特徴とする請求項１に記載のセンサ。
【請求項３】
前記第１の膜は、前記層の前記貫通孔に面していることを特徴とする請求項１に記載のセンサ。
【請求項４】
前記第１の膜上に設けられた第２の膜をさらに具備してなり、前記第２の膜は前記第１の膜よりもガス透過率が低いことを特徴とする請求項１ないし３のいずれか１項に記載のセンサ。
【請求項５】
前記第２の膜はシリコン窒化膜を含むことを特徴とする請求項４に記載のセンサ。
【請求項６】
前記第１の固定電極と前記基板との間には空洞が存在することを特徴とする請求項１ないし５のいずれか１項に記載のセンサ。
【請求項７】
前記第１の固定電極、前記可動電極および前記第２の固定電極はそれぞれ櫛歯状の形状を有することを特徴とする請求項１ないし６のいずれか１項に記載のセンサ。
【請求項８】
前記可動電極は、前記基板に対して垂直な方向の加速度の変化に応じて上方向または下方向に可動することを特徴とする請求項１ないし７に記載のセンサ。
【請求項９】
前記基板に対して水平な方向の加速度の変化に応じて可動する電極をさらに具備してなることを特徴とする請求項８に記載のセンサ。
【請求項１０】
前記基板に対して水平な第１の方向の加速度の変化に応じて可動する電極と、前記基板に対して水平で前記第１の方向と直交する第２の方向の加速度の変化に応じて可動する電極とをさらに具備してなることを特徴とする請求項８に記載のセンサ。
【請求項１１】
前記電極と前記可動電極は同じ層内に配置されていることを特徴とする請求項９または１０に記載のセンサ。
【請求項１２】
前記基板とともに前記第１の固定電極、前記可動電極および前記第２の固定電極を収容する空洞を形成し、前記可動電極の上面に接続されたキャップ層をさらに具備してなることを特徴とする請求項１ないし７のいずれか１項に記載のセンサ。
【請求項１３】
前記キャップ層は外気の圧力の変化によって変形し、前記可動電極は前記キャップ層の変形に応じて上方向または下方向に可動することを特徴とする請求項１２に記載のセンサ。
【請求項１４】
基板上に第１の導電層を形成する工程と、
前記第１の導電層をパターニングして、第１の固定電極を含む第１の層を形成する工程と、
前記第１の層上に、前記第１の固定電極を覆う第１の犠牲膜を形成する工程と、
前記第１の犠牲膜上に第２の導電層を形成する工程と、
前記第２の導電層をパターニングして、可動電極を含む第２の層を形成する工程と、
前記第２の層上に前記可動電極を覆う第２の犠牲膜を形成する工程と、
前記第２の犠牲膜上に第３の導電層を形成する工程と、
前記第３の導電層をパターニングして、前記第２の犠牲膜に達する貫通孔を有する第２の固定電極を含む、第３の層を形成する工程と、
前記第２の固定電極を覆う第３の犠牲膜を形成する工程と、
前記第３の犠牲膜上に、前記第３の犠牲膜に達する貫通孔を有する第４の層を形成する工程と、
前記第２の固定電極の前記貫通孔を通して前記第１の犠牲膜および第２の犠牲膜を除去する工程であって、前記第４の層の前記貫通孔を通して前記第３の犠牲膜を除去することを含む前記工程と
を具備してなることを特徴とするセンサの製造方法。
【請求項１５】
前記第１の導電層、前記第２の導電層および前記第３の導電層はＳｉＧｅ層を含み、前記第１の犠牲膜および前記第２の犠牲膜はシリコン酸化膜を含むことを特徴とする請求項１４に記載のセンサ。
【請求項１６】
前記第２の固定電極上に第１の膜を形成する工程をさらに具備してなることを特徴とする請求項１４または１５に記載のセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、センサおよびその製造方法に関する。
【背景技術】
【０００２】
加速度や圧力等の物理量を検出するために、ＭＥＭＳ（Micro Electro Mechanical Systems）技術を用いたセンサが知られている。このタイプのセンサ（ＭＥＭＳセンサ）は半導体微細加工技術を用いて形成される。そのため、ＭＥＭＳセンサは小型化の点で有利である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第7,442,570B2号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、小型で検出精度の高いセンサおよびその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
実施形態のセンサは、基板と、基板上に配置された第１の固定電極と、第１の固定電極の上方に配置され、上下方向に可動である可動電極と、可動電極の上方に配置され、貫通孔を有する第２の固定電極とを含む。前記センサは、さらに、前記第１の固定電極と前記可動電極との間の第１の静電容量と、前記可動電極と前記第２の固定電極との間の第２の静電容量との差を検出する検出部と、前記第２の固定電極上に設けられた第１の膜と、前記第２の固定電極の上方に配置され、貫通孔を有する層とを含む。前記第１の膜は前記層上に設けられている。
【０００６】
実施形態のセンサの製造方法は、基板上に第１の導電層を形成する工程と、前記第１の導電層をパターニングして、第１の固定電極を含む第１の層を形成する工程と、前記第１の層上に、前記第１の固定電極を覆う第１の犠牲膜を形成する工程とを含む。前記製造方法は、さらに、前記第１の犠牲膜上に第２の導電層を形成する工程と、前記第２の導電層をパターニングして、可動電極を含む第２の層を形成する工程と、前記第２の層上に前記可動電極を覆う第２の犠牲膜を形成する工程と、前記第２の犠牲膜上に第３の導電層を形成する工程とを含む。前記製造方法は、さらにまた、前記第３の導電層をパターニングして、前記第２の犠牲膜に達する貫通孔を有する第２の固定電極を含む、第３の層を形成する工程と、前記第２の固定電極を覆う第３の犠牲膜を形成する工程と、前記第３の犠牲膜上に、前記第３の犠牲膜に達する貫通孔を有する第４の層を形成する工程と、前記第２の固定電極の前記貫通孔を通して前記第１の犠牲膜および第２の犠牲膜を除去する工程であって、前記第４の層の前記貫通孔を通して前記第３の犠牲膜を除去することを含む前記工程とを含む。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施形態に係るセンサの構成を模式的に示す図である。
【図２】図２は、静電容量の変化ΔＣを差動検知するための回路構成の一例を示す図である。
【図３】図３は、第１の実施形態に係るセンサの具体的な構成を説明するための平面図である。
【図４】図４は、図３の平面図の４−４断面図である。
【図５】図５は、第１の実施形態に係るセンサの製造方法を説明するための断面図である。
【図６】図６は、図５に続く第１の実施形態に係るセンサの製造方法を説明するための断面図である。
【図７】図７は、図６に続く第１の実施形態に係るセンサの製造方法を説明するための断面図である。
【図８】図８は、図７に続く第１の実施形態に係るセンサの製造方法を説明するための断面図である。
【図９】図９は、図８に続く第１の実施形態に係るセンサの製造方法を説明するための断面図である。
【図１０】図１０は、図９に続く第１の実施形態に係るセンサの製造方法を説明するための断面図である。
【図１１】図１１は、図１０に続く第１の実施形態に係るセンサの製造方法を説明するための断面図である。
【図１２】図１２は、図１１に続く第１の実施形態に係るセンサの製造方法を説明するための断面図である。
【図１３】図１３は、第１の実施形態に係るセンサの変形例を説明するための断面図である。
【図１４】図１４は、第２の実施形態に係るセンサの構成を示す図である。
【図１５】図１５は、第２の実施形態に係るセンサの製造方法を説明するための断面図である。
【図１６】図１６は、図１５に続く第２の実施形態に係るセンサの製造方法を説明するための断面図である。
【図１７】図１７は、図１６に続く第２の実施形態に係るセンサの製造方法を説明するための断面図である。
【図１８】図１８は、図１７に続く第２の実施形態に係るセンサの製造方法を説明するための断面図である。
【図１９】図１９は、第２の実施形態に係るセンサの変形例を説明するための断面図である。
【図２０】図２０は、第３の実施形態に係るセンサの構成を模式的に示す図である。
【図２１】図２１は、第４の実施形態に係るセンサの構成を模式的に示す図である。
【図２２】図２２は、第４の実施形態に係るセンサの構成を示す断面図である。
【図２３】図２３は、第４の実施形態に係るセンサの製造方法を説明するための断面図である。
【図２４】図２４は、図２３に続く第４の実施形態に係るセンサの製造方法を説明するための断面図である。
【図２５】図２５は、図２４に続く第４の実施形態に係るセンサの製造方法を説明するための断面図である。
【図２６】図２６は、図２５に続く第４の実施形態に係るセンサの製造方法を説明するための断面図である。
【図２７】図２７は、図２６に続く第４の実施形態に係るセンサの製造方法を説明するための断面図である。
【図２８】図２８は、図２７に続く第４の実施形態に係るセンサの製造方法を説明するための断面図である。
【図２９】図２９は、図２８に続く第４の実施形態に係るセンサの製造方法を説明するための断面図である。
【図３０】図３０は、図２９に続く第４の実施形態に係るセンサの製造方法を説明するための断面図である。
【図３１】図３１は、図３０に続く第４の実施形態に係るセンサの製造方法を説明するための断面図である。
【図３２】図３２は、図３１に続く第４の実施形態に係るセンサの製造方法を説明するための断面図である。
【図３３】図３３は、図３２に続く第４の実施形態に係るセンサの製造方法を説明するための断面図である。
【図３４】図３４は、図３３に続く第４の実施形態に係るセンサの製造方法を説明するための断面図である。
【図３５】図３５は、図３４に続く第４の実施形態に係るセンサの製造方法を説明するための断面図である。
【図３６】図３６は、図３５に続く第４の実施形態に係るセンサの製造方法を説明するための断面図である。
【図３７】図３７は、第５の実施形態に係るセンサの構成を模式的に示す図である。
【図３８】図３８は、第５の実施形態に係るセンサの具体的な構成を説明するための平面図である。
【図３９】図３９は、図３８の平面図の３９−３９断面図である。
【図４０】図４０は、第５の実施形態に係るセンサの製造方法を説明するための断面図である。
【図４１】図４１は、図４０に続く第５の実施形態に係るセンサの製造方法を説明するための断面図である。
【図４２】図４２は、図４１に続く第５の実施形態に係るセンサの製造方法を説明するための断面図である。
【図４３】図４３は、図４２に続く第５の実施形態に係るセンサの製造方法を説明するための断面図である。
【図４４】図４４は、図４３に続く第５の実施形態に係るセンサの製造方法を説明するための断面図である。
【図４５】図４５は、図４４に続く第５の実施形態に係るセンサの製造方法を説明するための断面図である。
【図４６】図４６は、図４５に続く第５の実施形態に係るセンサの製造方法を説明するための断面図である。
【図４７】図４７は、図４６に続く第５の実施形態に係るセンサの製造方法を説明するための断面図である。
【図４８】図４８は、図４７に続く第５の実施形態に係るセンサの製造方法を説明するための断面図である。
【図４９】図４９は、図４８に続く第５の実施形態に係るセンサの製造方法を説明するための断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しながら本発明の実施形態を説明する。図面において、同一符号は同一または相当部分を付してあり、重複した説明は必要に応じて行う。
【０００９】
（第１の実施形態）
図１は、本実施例のセンサの構成を模式的に示す図である。図１に示されたセンサは、ＭＥＭＳ技術を用いたセンサ（ＭＥＭＳ加速度センサ）であり、高さ方向（Ｚ方向）の加速度を検出する。
【００１０】
基板１０上には第１の固定電極１１Ｚが配置されている。第１の固定電極１１Ｚは基板１０上に固定されている。
【００１１】
第１の固定電極１１Ｚの上方には上下方向に可動である可動電極１２Ｚが配置されている。可動電極１２Ｚは、Ｚ方向（基板１０に対して垂直な方向）の加速度の変化に対応して上方向または下方向に位置が変位する。可動電極１２Ｚはばね部１８を介して基板１０上に設けられたアンカー部１４Ａ，１５Ａに接続される。
【００１２】
可動電極１２Ｚの上方には第２の固定電極１３Ｚが配置されている。第２の固定電極１３Ｚはアンカー部１６,１５Ｂ，１４Ｂを介して基板１０上に固定される。
【００１３】
第１の固定電極１１Ｚと可動電極１２Ｚとは第１のキャパシタを構成する。第１のキャパシタの静電容量をＣ１（ｚ）で表す。第２の固定電極１３Ｚと可動電極１２Ｚとは第２のキャパシタを構成する。第２のキャパシタの静電容量をＣ２（ｚ）で表す。
【００１４】
センサのＺ方向の加速度が変化すると、可動電極１２ＺのＺ方向の位置が変位し、静電容量の変化（ΔＣ＝Ｃ１（ｚ）−Ｃ２（ｚ））が変わる。ΔＣから可動電極１２ＺのＺ方向の変位（ｄ）が分かるので、フックの法則（ｋ・ｄ＝ｍα，ｋ；ばね部１８のばね定数，ｍ；可動電極１２Ｚの質量，α：加速度）からＺ方向の加速度が分かる。
【００１５】
ここで、第１の固定電極１１Ｚと可動電極１２Ｚとの対向面積は、第２の固定電極１３Ｚと可動電極１２Ｚとの対向面積と等しいとする。また、第１の固定電極１１Ｚと可動電極１２Ｚとの間の誘電率は、第２の固定電極１３Ｚと可動電極１２Ｚとの間の誘電率と等しいとする。上記対向面積をＡ、上記誘電率をε、可動電極１２ＺのＺ方向の変位をｄとすると、Ｃ１（ｚ）およびＣ２（ｚ）は以下のように表される。
【００１６】
Ｃ１（ｚ）＝εＡ／（ｄ＋ｚ）＋ΔＣ１
Ｃ２（ｚ）＝εＡ／（ｄ−ｚ）＋ΔＣ２
ここで、ΔＣ１はＣ１のオフセット、ΔＣ２はＣ２のオフセットである。
【００１７】
ΔＣ１とΔＣ２とは略等しいと考えられるので、静電容量の変化ΔＣは約（εＡ／ｄ）（２ｚ／ｄ）となる。
【００１８】
したがって、静電容量の変化ΔＣを差動検知することで、オフセットをキャンセルできるので、センサの検出精度を上げることができる。また、実施形態のセンサはＭＥＭＳ技術を用いているので小型化できる。図２に静電容量の変化ΔＣを差動検知するための回路構成の一例を示す。−VsinωｔおよびVsinωｔは逆位相の電圧、Ｒは抵抗を示している。キャパシタＣ１，Ｃ２には逆位相の電圧（Vsinωｔ，−Vsinωｔ）が印加され、キャパシタＣ１，Ｃ２間のノードおよびグランドは差動増幅器３０の入力側に接続される。抵抗Ｒは差動増幅器３０の負側の入力と差動増幅器３０の出力との間に設けられる。
【００１９】
図３は本実施形態のセンサの具体的な構成を説明するための平面図であり、図４は図３の平面図の４−４断面図である。このセンサは、Ｚ方向の加速度を検出するＭＥＭＳセンサ（以下、Ｚセンサと略記）に加えて、Ｘ方向（水平方向）の加速度を検出するＭＥＭＳセンサ（以下、Ｘセンサと略記）およびＹ方向（垂直方向）の加速度を検出するＭＥＭＳセンサ（以下、Ｙセンサと略記）を含む。
【００２０】
本実施形態のセンサは、図４に示すように、シリコン基板１００と、シリコン基板１００上のＣＭＯＳ集積回路１１０と、ＣＭＯＳ集積回路１１０上のＭＥＭＳセンサ１２０とを含む。ＣＭＯＳ集積回路１１０は図２に示したような静電容量の変化ΔＣを差動検知するための回路を含む。
【００２１】
１１Ｘ、１２Ｘおよび１３ＸはそれぞれＸセンサの第１の固定電極、可動電極および第２の固定電極を示しており、それぞれ、Ｚセンサの第１の固定電極１１Ｚ、可動電極１２Ｚおよび第２の固定電極１３Ｚに対応する。可動電極１２Ｘは可動電極１２Ｚとは同じ層内に配置される。第１の固定電極１１Ｘ、可動電極１２Ｘおよび第２の固定電極１３ＸはＸ−Ｙ面内に配置され、Ｘ方向の加速度の変化に応じて可動電極１２ＸはＸ方向に変位する。第１の固定電極１１Ｘは電極１１Ｘ１と電極１１Ｘ２との積層構造を有する。
【００２２】
１１Ｙ、１２Ｙおよび１３ＹはそれぞれＹセンサの第１の固定電極、可動電極および第２の固定を示しており、それぞれ、Ｚセンサの第１の固定電極１１Ｚ、可動電極１２Ｚおよび第２の固定電極１３Ｚに対応する。可動電極１２Ｙは可動電極１２Ｚとは同じ層内に配置される。第１の固定電極１１Ｙ、可動電極１２Ｙおよび第２の固定電極１３ＹはＸ−Ｙ面内に配置され、Ｙ方向の加速度の変化に応じて可動電極１２ＹはＹ方向に変位する。第２の固定電極１３Ｘは電極１３Ｘ１と電極１３Ｘ２との積層構造を有する。
【００２３】
Ｚセンサの第２の固定電極１３Ｚは複数の貫通孔を有する。第２の固定電極１３Ｚ上には第１の絶縁膜５０１、第２の絶縁膜５０２が順次設けられている。第１および第２の絶縁膜５０１，５０２は第２の固定電極１３Ｚの複数の貫通孔に面しており、第２の固定電極１３Ｚの複数の貫通孔は第１および第２の絶縁膜５０１，５０２によって塞がれる。
【００２４】
以下、本実施例のセンサをその製造方法に従いながらさらに説明する。
【００２５】
［図５］
シリコン基板１００上にＣＭＯＳ集積回路１１０が周知の方法により形成される。図５において、１０２は素子分離領域、１０３はゲート（ゲート電極、ゲート絶縁膜）、１０４はソース／ドレイン領域、１０５は絶縁膜、１０６はコンタクトプラグ、１０７は配線、１０８は絶縁膜を示している。
【００２６】
ＣＭＯＳ集積回路１１０上に不純物を含むＳｉＧｅ層（第１の層）１０９が形成され、その後、フォトリソグラフィプロセスおよびエッチングプロセスを用いてＳｉＧｅ層１０９は所定の形状にパターニングされる。ＳｉＧｅ層１０９のパターニング後、絶縁膜１０８の一部が露出される。パターニングされたＳｉＧｅ層１０９は、図４に示される電極１１Ｘ１，１１Ｚ，１３Ｙ１、アンカー部１４Ａ，１４Ｂを含む。
【００２７】
ＳｉＧｅ層１０９の代わりに、アモルファスＳｉ層等の他のＳｉ系の半導体層を用いても構わない。アモルファスＳｉ層は、ＳｉＧｅ層１０９よりも低温で形成することができる。
【００２８】
［図６］
以下の図では、簡単のため、図５のシリコン基板１００およびＣＭＯＳ集積回路１１０をまとめて一つの基板１００として示してある。
【００２９】
基板１００およびＳｉＧｅ層１０９上に犠牲膜２０１が形成され、ＣＭＰプロセスにより犠牲膜２０１の表面は平坦化され、そして、フォトリソグラフィプロセスおよびエッチングプロセスを用いて犠牲膜２０１はパターニングされる。犠牲膜２０１のパターニング後、ＳｉＧｅ層１０９の一部（アンカー部１５Ａ，１５Ｂ、電極１３Ｙ２等が形成される領域）が露出される。犠牲膜２０１は、例えば、シリコン酸化膜である。
【００３０】
［図７］
ＳｉＧｅ層１０９および犠牲膜２０１上にＳｉＧｅ層（第２の層）３０１が形成され、その後、ＳｉＧｅ層３０１の表面は平坦化される。ＳｉＧｅ層３０１は例えばＣＶＤプロセスにより形成され、ＳｉＧｅ層３０１の表面は例えばＣＭＰプロセスにより平坦化される。後述するように、可動電極はＳｉＧｅ層３０１をパターニングすることで得られる。センサの感度を高めるためには、重りとして利用される可動電極は重い方が好ましい。そのためには、ＳｉＧｅ層３０１は厚い方が好ましい。ＳｉＧｅ層３０１の厚さは、例えば、２０μｍ以上である。ＳｉＧｅ層１０９の場合と同様に、ＳｉＧｅ層３０１の代わりに他のＳｉ系半導体層を用いても構わない。
【００３１】
［図８］
フォトリソグラフィプロセスおよびエッチングプロセスを用いてＳｉＧｅ層３０１はパターニングされる。パターニングされたＳｉＧｅ層３０１は、図４に示される電極１１Ｘ２，１２Ｘ，１２Ｚ，１３Ｘ，１３Ｙ２、電極アンカー部１５Ａ，１５Ｂ、ばね部１８を含む。ＳｉＧｅ層３０１のパターニング後、犠牲膜２０１の一部が露出される。
【００３２】
［図９］
犠牲膜２０１およびＳｉＧｅ層３０１上に犠牲膜２０２が形成され、ＣＭＰプロセスにより犠牲膜２０２の表面は平坦化され、そして、フォトリソグラフィプロセスおよびエッチングプロセスを用いて犠牲膜２０２はパターニングされる。犠牲膜２０２のパターニング後、ＳｉＧｅ層３０１の一部（アンカー部１６が形成される領域）が露出される。犠牲膜２０２は、例えば、シリコン酸化膜である。
【００３３】
［図１０］
犠牲膜２０２およびＳｉＧｅ層３０１上にＳｉＧｅ層（第３の層）４０１が形成され、その後、ＳｉＧｅ層４０１の表面は平坦化される。ＳｉＧｅ層４０１の形成時間を短くするためには、ＳｉＧｅ層４０１は薄い方が好ましい。例えば、ＳｉＧｅ層の厚さは５μｍ以下である。ＳｉＧｅ層１０９の場合と同様に、ＳｉＧｅ層４０１の代わりに他のＳｉ系半導体層を用いても構わない。
【００３４】
［図１１］
フォトリソグラフィプロセスおよびエッチングプロセスを用いてＳｉＧｅ層４０１はパターニングされる。パターニングされたＳｉＧｅ層４０１は、図４に示される複数の貫通孔を有する第２の固定電極１３Ｚ、アンカー部１６を含む。上記複数の貫通孔の底部には犠牲膜２０２が露出される。
【００３５】
［図１２］
ＳｉＧｅ層４０１の貫通孔から図示しないフッ化水素ガス（ＨＦガス）を導入し、犠牲膜２０２,２０１を除去する。犠牲膜２０２,２０１を除去するためのガスは、ＨＦガスには限定されない。
【００３６】
その後、ＳｉＧｅ層４０１上に絶縁膜５０１、絶縁膜５０２が順次形成され、図４に示されたセンサが得られる。絶縁膜５０１，５０２はＳｉＧｅ層４０１の貫通孔を塞ぐキャップ膜として用いられる。絶縁膜５０１は、例えば、ポリイミド膜またはシリコン酸化膜である。絶縁膜５０２が防湿膜としての役割を果たすためには、絶縁膜５０２は絶縁膜５０１よりもガス透過率が低いこと（防湿性が高いこと）が好ましい。そのためには、例えば、絶縁膜５０２としてシリコン窒化膜が用いられる。
【００３７】
なお、図９において、ＳｉＧｅ層３０１の上面の端部（アンカー部１６が形成される領域）に凹部が形成されるように、犠牲膜２０２のパターニングを行っても構わない。この場合、図１３に示すように、アンカー部１５Ｂの上面にアンカー部１６の下端部が嵌まる構造が得られるので、アンカー部１５Ｂとアンカー部１６との接続強度は高められる。同様に、図６において、ＳｉＧｅ層１０９の表面の端部に凹部が形成されるように、犠牲膜２０１のパターニングを行っても構わない。
【００３８】
（第２の実施形態）
図１４は、本実施形態のセンサの構成を示す断面図である。図１５は第１の実施形態の図４に対応する断面図である。
【００３９】
本実施形態のセンサが第１の実施形態のセンサと異なる点は、固定電極１３Ｚの上方に配置され、複数の貫通孔を有する天井部１７と、アンカー部１６上に設けられ、天井部１７を支持するアンカー部１９とをさらに備え、そして、天井部１７上に絶縁膜５０１，５０２が設けられていることにある。
【００４０】
すなわち、第１の実施形態では絶縁膜５０１，５０２はＳｉＧｅ層４０１に直接的に接しているが、本実施例では絶縁膜５０１，５０２はＳｉＧｅ層４０１に直接的には接していない。そのため、絶縁膜５０１，５０２とＳｉＧｅ層４０１との熱膨張の違いに起因して固定電極１３Ｚに反りが発生することは抑制される。
【００４１】
以下、本実施例のセンサをその製造方法に従いながらさらに説明する。
【００４２】
まず、第１の実施形態で説明した図５−図１１の工程が行われる。
【００４３】
［図１５］
その後、犠牲膜２０２およびＳｉＧｅ層４０１上に犠牲膜２０３が形成され、ＣＭＰプロセスにより犠牲膜２０３の表面が平坦化され、そして、フォトリソグラフィプロセスおよびエッチングプロセスを用いて犠牲膜２０３はパターニングされる。犠牲膜２０３のパターニング後、ＳｉＧｅ層４０１の一部（アンカー部１９が形成される領域）が露出される。犠牲膜２０３は、例えば、シリコン酸化膜である。
【００４４】
［図１６］
犠牲膜２０３およびＳｉＧｅ層４０１上にＳｉＧｅ層４０２が形成され、その後、ＳｉＧｅ層４０２の表面は平坦化される。ＳｉＧｅ層４０２は例えばＣＶＤプロセスにより形成され、ＳｉＧｅ層４０２の表面は例えばＣＭＰプロセスにより平坦化される。ＳｉＧｅ層１０９の場合と同様に、ＳｉＧｅ層４０２の代わりに他のＳｉ系半導体層を用いても構わない。
【００４５】
［図１７］
フォトリソグラフィプロセスおよびエッチングプロセスを用いてＳｉＧｅ層４０２はパターニングされる。パターニングされたＳｉＧｅ層４０２は、図１４に示される複数の貫通孔を有する天井部１７およびアンカー部１９を含む。
【００４６】
［図１８］
ＳｉＧｅ層４０２の貫通孔から例えばＨＦガスを導入し、犠牲膜２０１,２０２,２０３を除去する。
【００４７】
その後、ＳｉＧｅ層４０２上に絶縁膜５０１、絶縁膜５０２が順次形成され、図１４に示されたセンサが得られる。
【００４８】
なお、図１５において、ＳｉＧｅ層４０１の表面の端部（アンカー部１９が形成される領域）に凹部が形成されるように、犠牲膜２０３のパターニングを行っても構わない。この場合、図１９に示すように、アンカー部１６の上面にアンカー部１９の下端部が嵌まる構造が得られるので、アンカー部１６とアンカー部１９の接続強度は高められる。また、第１の実施形態で説明したようにＳｉＧｅ層１０９，３０１の表面に凹部を形成しても構わない。
【００４９】
（第３の実施形態）
図２０は、本実施形態のセンサの構成を示す断面図である。図２０は、第２の実施形態の図１４に対応する断面図である。
【００５０】
本実施形態のセンサが第１の実施形態のセンサと異なる点は、固定電極１１Ｚと基板１００との間には空洞が存在することにある。固定電極１１Ｚは貫通孔を有し、この貫通孔は上記空洞に繋がる。すなわち、本実施形態では、固定電極１１Ｚと基板１００との接触面積を小さくしている。これにより、固定電極１１Ｚと基板１００との熱膨張の違いに起因する固定電極１１Ｚの反りの発生は抑制される。本実施形態は第２の実施形態に適用しても構わない。
【００５１】
また、本実施形態では、空洞上の固定電極１１Ｚの厚さと固定電極１３Ｚの厚さとは略等しい。この場合、固定電極１１Ｚおよび固定電極１３Ｚに反りが生じたとしても、固定電極１１Ｚおよび固定電極１３Ｚの反りの程度は略等しくなるので、固定電極１１Ｚと固定電極１３Ｚとの間の距離は略一定に保たれる。
【００５２】
さらに、固定電極１１Ｚの厚さと可動電極１２Ｚの厚さと固定電極１３Ｚの厚さとを略等しくすると、固定電極１１Ｚ、可動電極１２Ｚおよび固定電極１３Ｚに反りが生じたとしても、固定電極１１Ｚ、可動電極１２Ｚおよび固定電極１３Ｚの反りの程度は略等しくなる。その結果、固定電極１１Ｚと可動電極１２Ｚとの間の静電容量は、固定電極１３Ｚと可動電極１２Ｚとの間の静電容量と略等しくなる。これは差動検出を行う上で有利に働く。
【００５３】
固定電極１１Ｚと基板１００との間には空洞が存在する構成は、例えば、第１の実施形態や第２の実施形態と同様に犠牲膜を用いたプロセスを採用することで実現される。このようなプロセスを用いた場合、固定電極１１Ｚは、可動電極１２Ｚと対向し、貫通孔を有する第１の部分（電極本体）と、基板１００上に設けられ、第１の部分を支持する第２の部分（支持部）とを含む。
【００５４】
（第４の実施形態）
図２１は、本実施例のセンサの構成を模式的に示す図である。図２１は、本実施形態のセンサの構成を示す断面図である。図２２は第１の実施形態の図４に対応する断面図である。なお、図２２では、簡単のため、Ｚ方向の構成しか示していない。
【００５５】
本実施形態のセンサが第１−第３の実施形態のセンサと異なる点は、第１の固定電極１１Ｚ、可動電極１２Ｚおよび第２の固定電極１３Ｚが櫛歯状の形状を有することにある。
【００５６】
本実施形態では、第１の固定電極１１Ｚは、電極１１Ｚ１およびその上面上に設けられた櫛歯状電極１１ｚ２を含む。可動電極１２Ｚは、電極１２Ｚ１、電極１２Ｚ１の下面に設けられた櫛歯状電極１２Ｚ２および電極１２Ｚ１の上面に設けられた櫛歯状電極１２ｚ３を含む。第２の固定電極１３Ｚは、電極１３Ｚ１およびその下面上に設けられた櫛歯状電極１３ｚ２を含む。
【００５７】
第１の固定電極１１Ｚの櫛歯状の電極１１ｚ２と可動電極１２Ｚの櫛状の電極１２ｚ２とは互いに空隙をもって噛み合う状態に配置されている。その結果、櫛歯状電極１１ｚ２と櫛歯状電極１２ｚ２とはキャパシタを構成する。これにより、第１の固定電極１１Ｚと可動電極１２Ｚとで構成されるキャパシタの静電容量は増える。
【００５８】
第２の固定電極１３Ｚの櫛歯状電極１３ｚ２と可動電極１２ｚの櫛歯状電極１２ｚ３とは互いに空隙をもって噛み合う状態に配置されている。その結果、櫛歯状電極１３ｚ２と櫛状の電極１２ｚ３とはキャパシタを構成する。これにより、第２の固定電極１３Ｚと可動電極１２Ｚとで構成されるキャパシタの静電容量は増える。
【００５９】
本実施形態によれば、櫛歯状電極によって構成されるキャパシタによって静電容量を増やすことができる。また、可動電極１２Ｚの寸法（面積）を小さくしても、必要な静電容量を確保することが容易になり、センサの小型化を図れるようになる。
【００６０】
図２３−図３６は、本実施形態のセンサの製造方法を説明するための断面図である。
【００６１】
［図２３］
基板１００上にＳｉＧｅ層１０９が形成され、その後、ＳｉＧｅ層１０９は所定の形状にパターニングされる。パターニングされたＳｉＧｅ層１０９は、図２２に示される電極１１ｚ１およびアンカー部１４Ａ，１４Ｂを含む。
【００６２】
［図２４］
基板１００およびＳｉＧｅ層１０９上に犠牲膜２０１が形成され、ＣＭＰプロセスにより犠牲膜２０１の表面は平坦化され、そして、犠牲膜２０１はパターニングされる。犠牲膜２０１のパターニング後、ＳｉＧｅ層１０９の一部（櫛歯状電極１１ｚ２、アンカー部１５Ａ，１５Ｂが形成される領域）が露出される。
【００６３】
［図２５］
ＳｉＧｅ層１０９および犠牲膜２０１上にＳｉＧｅ層３０１が形成され、その後、ＳｉＧｅ層３０１の表面は平坦化される。
【００６４】
［図２６］
フォトリソグラフィプロセスおよびエッチングプロセスを用いてＳｉＧｅ層３０１は所定の形状にパターニングされる。パターニングされたＳｉＧｅ層３０１は、図２２に示される櫛歯状電極１１ｚ２を含む。パターニングされたＳｉＧｅ層３０１は、さらに、図２２に示される櫛歯状電極１２ｚ２の下側の部分およびアンカー部１５Ａ，１５Ｂの下側の部分を含む
［図２７］
犠牲膜２０１およびＳｉＧｅ層３０１上に犠牲膜２０２が形成され、その後、ＣＭＰプロセスにより犠牲膜２０１およびＳｉＧｅ層３０１の表面は平坦化される。
【００６５】
［図２８］
エッチバックによりＳｉＧｅ層３０１を薄くする。その結果、ＳｉＧｅ層３０１の上面は犠牲膜２０１の上面より低くなり、凹部（段差）が生じる。
【００６６】
［図２９］
段差（凹部）が埋め込まれるように犠牲膜２０１およびＳｉＧｅ層３０１上にＳｉＧｅ層４００が形成され、その後、ＣＭＰプロセスによりＳｉＧｅ層４００の表面は平坦化される。
【００６７】
［図３０］
フォトリソグラフィプロセスおよびエッチングプロセスを用いてＳｉＧｅ層４００は所定の形状にパターニングされる。パターニングされたＳｉＧｅ層４００は、図２２に示される電極１２ｚ１，１２ｚ２、アンカー部１５Ａ，１５Ｂを含む。
【００６８】
［図３１］
犠牲膜２０２およびＳｉＧｅ層４００上に犠牲膜２０３が形成され、ＣＭＰプロセスにより犠牲膜２０３の表面は平坦化され、そして、犠牲膜２０３はパターニングされる。犠牲膜２０３のパターニング後、ＳｉＧｅ層４００の一部（電極１２ｚ３、アンカー部１６ａが形成される領域）が露出される。
【００６９】
［図３２］
犠牲膜２０３およびＳｉＧｅ層４００上にＳｉＧｅ層４０１ａが形成され、その後、ＣＭＰプロセスによりＳｉＧｅ層４０１ａの表面は平坦化される。
【００７０】
［図３３］
フォトリソグラフィプロセスおよびエッチングプロセスを用いてＳｉＧｅ層４０１ａは所定の形状にパターニングされる。パターニングされたＳｉＧｅ層４０１ａは、図２６に示される櫛歯状電極１２ｚ３、アンカー部１６ａを含む。パターニングされたＳｉＧｅ層４０１ａは、さらに、図２２に示される櫛歯状電極１３ｚ２の下側の部分を含む。
【００７１】
［図３４］
犠牲膜２０３およびＳｉＧｅ層４０１ａ上に犠牲膜２０４が形成され、ＣＭＰプロセスにより犠牲膜２０４の表面は平坦化され、そして、犠牲膜２０４はパターニングされる。犠牲膜２０４のパターニング後、ＳｉＧｅ層４０１ａの一部（櫛歯状電極１３ｚ２の上側の部分およびアンカー部１６ｂが形成される領域）が露出される。
【００７２】
［図３５］
犠牲膜２０４およびＳｉＧｅ層４０１ａ上にＳｉＧｅ層４０１ｂが形成され、ＣＭＰプロセスによりＳｉＧｅ層４０１ｂの表面は平坦化され、そして、ＳｉＧｅ層４０１ｂはパターニングされる。パターニングされたＳｉＧｅ層４０１ｂは、図２２に示される櫛歯状電極１３ｚ２の上側の部分、電極１３ｚ１、アンカー部１６ａを含む。パターニングされたＳｉＧｅ層４０１ｂは、さらに、犠牲膜２０４に達する複数の貫通孔を有する。
【００７３】
［図３６］
ＳｉＧｅ層４０１ｂの貫通孔からＨＦガスを導入し、犠牲膜２０１,２０２,２０３，２０４を除去する。
【００７４】
その後、ＳｉＧｅ層４０１ｂ上に絶縁膜５０１、絶縁膜５０２が順次形成され、図２６に示されたセンサが得られる。
【００７５】
（第５の実施形態）
図３７は本実施例のセンサの構成を模式的に示す図である。図３７に示されたセンサは、ＭＥＭＳ技術を用いた圧力センサ（ＭＥＭＳ圧力センサ）である。図３８は本実施形態のセンサの具体的な構成を説明するための平面図であり、図３９は図３８の平面図の３９−３９断面図である。
【００７６】
本実施例のセンサは、外気の圧力の変化によって可動する可動メンブレン（ダイヤフラム）６０を含む。可動メンブレン６０は、接続部６０ａ、接続部１３Ｚａを介して、可動電極１２Ｚに接続されている。可動メンブレン６０にかかる圧力は可動電極１２Ｚに伝わるので、圧力の変化に応じて可動電極１２ＺのＺ方向の位置が変化する。したがって、第１の実施形態と同様に、静電容量の変化（ΔＣ＝Ｃ１（ｚ）−Ｃ２（ｚ））を差動検知することで、オフセットをキャンセルできるので、センサの検出精度を上げることができる。
【００７７】
図４０−図４９は、本実施形態のセンサの製造方法を説明するための断面図である。
【００７８】
［図４０］
基板１００上にＳｉＧｅ層１０９が形成され、その後、ＳｉＧｅ層１０９は所定の形状にパターニングされる。パターニングされたＳｉＧｅ層１０９は、図４３に示される固定電極１１Ｚおよびアンカー部１４Ａ，１４Ｂ，１４Ｃを含む。
【００７９】
［図４１］
基板１００およびＳｉＧｅ層１０９上に犠牲膜２０１が形成され、犠牲膜２０１の表面は平坦化され、そして、犠牲膜２０１はパターニングされる。犠牲膜２０１のパターニング後、ＳｉＧｅ層１０９の一部（アンカー部１５Ａ，１５Ｂ，１５Ｃが形成される領域）が露出される。
【００８０】
［図４２］
ＳｉＧｅ層１０９および犠牲膜２０１上にＳｉＧｅ層３０１が形成され、その後、ＳｉＧｅ層３０１の表面は平坦化される。
【００８１】
［図４３］
フォトリソグラフィプロセスおよびエッチングプロセスを用いてＳｉＧｅ層３０１は所定の形状にパターニングされる。パターニングされたＳｉＧｅ層３０１は、図３９に示される可動電極１２Ｚおよびアンカー部１５Ａ，１５Ｂ，１５Ｃを含む。
【００８２】
［図４４］
犠牲膜２０１およびＳｉＧｅ層３０１上に犠牲膜２０２が形成され、犠牲膜２０２の表面が平坦化され、そして、フォトリソグラフィプロセスおよびエッチングプロセスを用いて犠牲膜２０２はパターニングされる。犠牲膜２０２のパターニング後、ＳｉＧｅ層３０１の一部（アンカー部２２Ａ，２２Ｂ、接続部１３Ｚａが形成される領域）が露出される。
【００８３】
［図４５］
犠牲膜２０２およびＳｉＧｅ層３０１上にＳｉＧｅ層４０１が形成され、その後、ＳｉＧｅ層４０１の表面は平坦化される。
【００８４】
［図４６］
フォトリソグラフィプロセスおよびエッチングプロセスを用いてＳｉＧｅ層４０１をパターニングすることにより、ＳｉＧｅ層４０１で構成される、図３９に示されるアンカー部２２Ａ，２２Ｂ、電極１３Ｚ、接続部１３Ｚａ、固定電極１３Ｚが形成される。
【００８５】
［図４７］
犠牲膜２０２およびＳｉＧｅ層４０１上に犠牲膜２０３が形成され、その後、犠牲膜２０３はパターニングされる。犠牲膜２０３のパターニング後、ＳｉＧｅ層４０１の一部（図４３に示されるアンカー部２３および接続部６０ａが形成される領域）が露出される。
【００８６】
［図４８］
犠牲膜２０３およびＳｉＧｅ層４０１上にＳｉＧｅ層４０２が形成され、その後、ＳｉＧｅ層４０２の表面は平坦化される。
【００８７】
［図４９］
フォトリソグラフィプロセスおよびエッチングプロセスを用いてＳｉＧｅ層４０２をパターニングすることにより、ＳｉＧｅ層４０２で構成される、図４３に示されるアンカー部２３、可動メンブレン６０および接続部６０ａが形成される。
【００８８】
この後は、ＨＦガスにより犠牲膜２０１,２０２,２０３が除去され、ＳｉＧｅ層４０２上に絶縁膜５０１、絶縁膜５０２が形成される、図３９に示されるセンサが得られる。
【００８９】
以上述べた実施形態のセンサおよびその製造方法の上位概念、中位概念および下位概念の一部または全ては、例えば以下のような付記１−２５で表現できる。
【００９０】
［付記１］
基板と、
前記基板上に配置された第１の固定電極と、
前記第１の固定電極の上方に配置され、上下方向に可動である可動電極と、
前記可動電極の上方に配置された第２の固定電極と、
前記第１の固定電極と前記可動電極との間の第１の静電容量と、前記可動電極と前記第２の固定電極との間の第２の静電容量との差を検出する検出部と
を具備してなることを特徴とするセンサ。
【００９１】
［付記２］
前記第２の固定電極は、貫通孔を有することを特徴とする付記１に記載のセンサ。
【００９２】
［付記３］
前記第２の固定電極上に設けられた第１の膜をさらに具備してなることを特徴とする付記２に記載のセンサ。
【００９３】
［付記４］
前記第１の膜は、前記第２の固定電極の前記貫通孔に面していることを特徴とする付記３に記載のセンサ。
【００９４】
［付記５］
前記第２の固定電極の上方に配置され、貫通孔を有する層をさらに具備してなり、前記第１の膜は前記層上に設けられていることを特徴とする付記３に記載のセンサ。
【００９５】
［付記６］
前記第１の膜は、前記第１の前記層の前記貫通孔に面していることを特徴とする付記５に記載のセンサ。
【００９６】
［付記７］
前記第１の膜上に設けられた第２の膜をさらに具備してなり、前記第２の膜は前記第１の膜よりもガス透過率が低いことを特徴とする付記２ないし６のいずれかに記載のセンサ。
【００９７】
［付記９］
前記第２の膜はシリコン窒化膜を含むことを特徴とする付記７または８に記載のセンサ。
【００９８】
［付記１０］
前記第１の固定電極と前記基板との間には空洞が存在することを特徴とする付記１ないし９のいずれかに記載のセンサ。
【００９９】
［付記１１］
前記第１の固定電極は、前記空洞に繋がる貫通孔を有することを特徴とする付記１０に記載のセンサ。
【０１００】
［付記１２］
前記第１の固定電極、前記可動電極および前記第２の固定電極はそれぞれ櫛歯状の形状を有することを特徴とする付記１ないし１１のいずれかに記載のセンサ。
【０１０１】
［付記１３］
前記可動電極は、前記基板に対して垂直な方向の加速度の変化に応じて上方向または下方向に可動することを特徴とする付記１ないし１１に記載のセンサ。
【０１０２】
［付記１４］
前記基板に対して水平な方向の加速度の変化に応じて可動する電極をさらに具備してなることを特徴とする付記１３に記載のセンサ。
【０１０３】
［付記１５］
前記基板に対して水平な第１の方向の加速度の変化に応じて可動する電極と、前記基板に対して水平で前記第１の方向と直交する第２の方向の加速度の変化に応じて可動する電極とをさらに具備してなることを特徴とする付記１３に記載のセンサ。
【０１０４】
［付記１６］
前記電極と前記可動電極は同じ層内に配置されていることを特徴とする付記１４または１６に記載のセンサ。
【０１０５】
［付記１７］
前記基板とともに前記第１の固定電極、前記可動電極および前記第２の固定電極を収容する空洞を形成し、前記可動電極の上面に接続されたキャップ層をさらに具備してなることを特徴とする付記１ないし１２のいずれかに記載のセンサ。
【０１０６】
［付記１８］
前記キャップ層は外気の圧力の変化によって変形し、前記可動電極は前記キャップ層の変形に応じて上方向または下方向に可動することを特徴とする付記１７に記載のセンサ。
【０１０７】
［付記１９］
基板上に第１の導電層を形成する工程と、
前記第１の導電層をパターニングして、第１の固定電極を含む第１の層を形成する工程と、
前記第１の層上に、前記第１の固定電極を覆う第１の犠牲膜を形成する工程と、
前記第１の犠牲膜上に第２の導電層を形成する工程と、
前記第２の導電層をパターニングして、可動電極を含む第２の層を形成する工程と、
前記第２の層上に前記可動電極を覆う第２の犠牲膜を形成する工程と、
前記第２の犠牲膜上に第３の導電層を形成する工程と、
前記第３の導電層をパターニングして、前記第２の犠牲膜に達する貫通孔を有する第２の固定電極を含む、第３の層を形成する工程と、
前記第２の固定電極の前記貫通孔を通して前記第１の犠牲膜および第２の犠牲膜を除去する工程と
を具備してなることを特徴とするセンサの製造方法。
【０１０８】
［付記２０］
前記第１の導電層、前記第２の導電層および前記第３の導電層はＳｉＧｅ層を含み、前記第１の犠牲膜および前記第２の犠牲膜はシリコン酸化膜を含むことを特徴とする付記１９に記載のセンサ。
【０１０９】
［付記２１］
前記第２の固定電極上に第１の膜を形成する工程をさらに具備してなることを特徴とする付記１９に記載のセンサの製造方法。
【０１１０】
［付記２２］
前記第２の固定電極を含む前記第３の層を形成する工程の後、かつ、前記第１の犠牲膜および第２の犠牲膜を除去する工程の前に、
前記第２の固定電極を覆う第３の犠牲膜を形成する工程と、
前記第３の犠牲膜上に、前記第３の犠牲膜に達する貫通孔を有する第４の層を形成する工程とをさらに具備してなり、
前記第２の固定電極の前記貫通孔を通して前記第１の犠牲膜および第２の犠牲膜を除去する工程は、前記第４の層の前記貫通孔を通して前記第３の犠牲膜を除去することを含むことを特徴とする付記１９ないし２１のいずれかに記載のセンサの製造方法。
【０１１１】
［付記２３］
前記第４の層上に第１の膜を形成する工程をさらに具備してなることを特徴とする付記２２に記載のセンサの製造方法。
【０１１２】
［付記２４］
前記第１の膜上に第２の膜を形成する工程をさらに具備してなることを特徴とする付記２１または２３に記載のセンサの製造方法。
【０１１３】
［付記２５］
前記基板は、前記第１の固定電極と前記可動電極との間の第１の静電容量と、前記可動電極と前記第２の固定電極との間の第２の静電容量との差を検出する検出部を含むことを特徴とする付記１９ないし２４のいずれかに記載のセンサの製造方法。
【０１１４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１５】
１０…基板、１１０…ＣＭＯＳ集積回路、１２０…ＭＥＭＳセンサ、１１Ｚ…第１の固定電極、１２Ｚ…可動電極、１３Ｚ…第２の固定電極、１３ｚ２…櫛歯状電極。
【図１】
0006279464.tif 000002
【図２】
0006279464.tif 000003
【図３】
0006279464.tif 000004
【図４】
0006279464.tif 000005
【図５】
0006279464.tif 000006
【図６】
0006279464.tif 000007
【図７】
0006279464.tif 000008
【図８】
0006279464.tif 000009
【図９】
0006279464.tif 000010
【図１０】
0006279464.tif 000011
【図１１】
0006279464.tif 000012
【図１２】
0006279464.tif 000013
【図１３】
0006279464.tif 000014
【図１４】
0006279464.tif 000015
【図１５】
0006279464.tif 000016
【図１６】
0006279464.tif 000017
【図１７】
0006279464.tif 000018
【図１８】
0006279464.tif 000019
【図１９】
0006279464.tif 000020
【図２０】
0006279464.tif 000021
【図２１】
0006279464.tif 000022
【図２２】
0006279464.tif 000023
【図２３】
0006279464.tif 000024
【図２４】
0006279464.tif 000025
【図２５】
0006279464.tif 000026
【図２６】
0006279464.tif 000027
【図２７】
0006279464.tif 000028
【図２８】
0006279464.tif 000029
【図２９】
0006279464.tif 000030
【図３０】
0006279464.tif 000031
【図３１】
0006279464.tif 000032
【図３２】
0006279464.tif 000033
【図３３】
0006279464.tif 000034
【図３４】
0006279464.tif 000035
【図３５】
0006279464.tif 000036
【図３６】
0006279464.tif 000037
【図３７】
0006279464.tif 000038
【図３８】
0006279464.tif 000039
【図３９】
0006279464.tif 000040
【図４０】
0006279464.tif 000041
【図４１】
0006279464.tif 000042
【図４２】
0006279464.tif 000043
【図４３】
0006279464.tif 000044
【図４４】
0006279464.tif 000045
【図４５】
0006279464.tif 000046
【図４６】
0006279464.tif 000047
【図４７】
0006279464.tif 000048
【図４８】
0006279464.tif 000049
【図４９】
0006279464.tif 000050