(57)【特許請求の範囲】
【請求項１】
少なくとも第１の集積回路（ＩＣ）ダイ及び第２の集積回路（ＩＣ）ダイであって、第１及び第２のＩＣダイの底面は第１の複数の接続パッドを含み、第１及び第２のＩＣダイの頂面は第２の複数の接続パッドを含む、少なくとも第１のＩＣダイ及び第２のＩＣダイと、
前記第１及び第２のＩＣダイの前記頂面を覆い、前記第１及び第２のＩＣダイより上の頂面を有する、非導電性材料の層と、
該非導電性材料の層の前記頂面まで延びる前記第１のＩＣダイにおける少なくとも１つの貫通ビアと、前記非導電性材料の層の前記頂面まで延びる前記第２のＩＣダイにおける少なくとも１つの貫通ビアとを含む、複数の貫通ビアと、
前記第１の複数の接続パッドの少なくとも一部と前記複数の貫通ビアのうちの少なくとも１つの貫通ビアとの間の第１の導電性インターコネクトと、
前記第２の複数の接続パッドの少なくとも一部と前記第１及び第２のＩＣダイの前記貫通ビアとの間の直接的な電気的な連続性をもたらす、前記非導電性材料の層の頂面にある第２の導電性インターコネクトとを含む、
装置。
【請求項２】
前記複数の貫通ビアのうちの少なくとも１つの貫通ビアが前記非導電性材料の層に含められ、且つ前記非導電性材料の層の前記頂面まで延び、前記第２の導電性インターコネクトは、前記非導電性材料の層に含められる前記少なくとも１つの貫通ビアへの電気的な連続性をもたらす、請求項１に記載の装置。
【請求項３】
前記非導電性材料の層は、前記第１及び第２のＩＣダイの上に積層材料の成形層を含む、請求項１に記載の装置。
【請求項４】
前記非導電性材料の層は、前記第１及び第２のＩＣダイの上に再構築されたウェーハの成形層を含む、請求項１に記載の装置。
【請求項５】
前記第１及び第２のＩＣダイの前記頂面及び前記底面の少なくとも一方にある再配線層を含み、前記第１の導電性インターコネクトの一部又は前記第２の導電性インターコネクトの一部の少なくとも一方が前記再配線層に含められる、請求項４に記載の装置。
【請求項６】
前記ＩＣダイの底部側にある１つ又はそれよりも多くのランディングパッドを含み、前記複数の貫通ビアのうちの少なくとも１つの貫通ビアは、少なくとも１つのランディングパッドと前記第２の導電性インターコネクトとの間の電気的な連続性をもたらす、請求項１乃至５のうちのいずれか１項に記載の装置。
【請求項７】
前記第２の導電性インターコネクトは、前記第１及び第２のＩＣダイの前記頂面に配置される架橋部品を含む、請求項１に記載の装置。
【請求項８】
基板であって、前記第１及び第２のＩＣダイが基板の上に配置される、基板と、
第１及び第２のＩＣダイの前記底面と前記基板の第１の側との間の第１の結合層と、
前記架橋部品と前記第１及び第２のＩＣダイの前記頂面との間の第２の結合層と、
前記基板の第２の側に配置される複数の結合パッド及び該結合パッドの少なくとも一部に配置されるソルダバンプとを含む、
請求項７に記載の装置。
【請求項９】
前記第１のＩＣダイの前記底面及び前記第２のＩＣダイの前記底面の各々にある１つ又はそれよりも多くの結合パッドを含み、前記第１の導電性インターコネクトは、前記第１のＩＣダイの結合パッドと前記第１のＩＣダイの前記少なくとも１つの貫通ビアとの間の電気的な連続性及び前記第２のＩＣダイの結合パッドと前記第２のＩＣダイの前記少なくとも１つの貫通ビアとの間の電気的な連続性をもたらし、前記第２の導電性インターコネクトは、前記第１のＩＣダイの前記少なくとも１つの貫通ビアと前記第２のＩＣダイの前記少なくとも１つの貫通ビアとの間の電気的な連続性をもたらす、請求項７又は８に記載の装置。
【請求項１０】
前記第１のＩＣダイは、デジタル回路のみを含み、前記第２のＩＣダイは、アナログ回路を含む、請求項１に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
実施態様は、集積回路（ＩＣ）の実装（パッケージング）に関する。一部の実施態様は、集積回路のＩＣパッケージ相互接続に関する。
【背景技術】
【０００２】
電子システムは、基板又はマザーボードのようなサブアセンブリに接続される集積回路（ＩＣ）を含むことが多い。サブアセンブリに取り付けられるＩＣパッケージにＩＣを実装し且つ挿入し得る。電子システムの設計がより複雑になるにつれ、システムの所望の大きさ制約を満足するのは難題である。設計の全体的な大きさに影響を及ぼす１つの特徴は、ＩＣパッケージの接点の相互接続のために必要とされるスペーシング（間隔）である。スペーシングが減少させられると、実装されたＩＣの堅牢性は低くなり得るし、スペーシング要求を満足するコストは増大し得る。よって、ＩＣの接点のためのスペーシングの難題に取り組み、その上、堅牢で費用効果的な設計をもたらす、デバイス、システム、及び方法のための一般的な要求がある。
【図面の簡単な説明】
【０００３】
【図１】一部の実施態様に従ったシステムレベル電子実装を含む電子デバイスの実施例の一部を示す図である。
【図２Ａ】一部の実施態様に従った電子デバイスのためのシステムレベル実装を形成する方法の実施例の一部を示す図である。
【図２Ｂ】一部の実施態様に従った電子デバイスのためのシステムレベル実装を形成する方法の実施例の一部を示す図である。
【図２Ｃ】一部の実施態様に従った電子デバイスのためのシステムレベル実装を形成する方法の実施例の一部を示す図である。
【図２Ｄ】一部の実施態様に従った電子デバイスのためのシステムレベル実装を形成する方法の実施例の一部を示す図である。
【図２Ｅ】一部の実施態様に従った電子デバイスのためのシステムレベル実装を形成する方法の実施例の一部を示す図である。
【図３】一部の実施態様に従ったシステムレベル実装を含む電子デバイスの他の実施例の一部を示す図である。
【図４Ａ】一部の実施態様に従った電子デバイスのためのシステムレベル電子実装を形成する方法の実施例の一部を示す図である。
【図４Ｂ】一部の実施態様に従った電子デバイスのためのシステムレベル電子実装を形成する方法の実施例の一部を示す図である。
【図４Ｃ】一部の実施態様に従った電子デバイスのためのシステムレベル電子実装を形成する方法の実施例の一部を示す図である。
【図４Ｄ】一部の実施態様に従った電子デバイスのためのシステムレベル電子実装を形成する方法の実施例の一部を示す図である。
【図４Ｅ】一部の実施態様に従った電子デバイスのためのシステムレベル電子実装を形成する方法の実施例の一部を示す図である。
【図４Ｆ】一部の実施態様に従った電子デバイスのためのシステムレベル電子実装を形成する方法の実施例の一部を示す図である。
【図４Ｇ】一部の実施態様に従った電子デバイスのためのシステムレベル電子実装を形成する方法の実施例の一部を示す図である。
【図５】一部の実施態様に従ったシステムレベル実装を含む電子デバイスの他の実施例の一部を示す図である。
【図６】一部の実施態様に従ったシステムレベル実装におけるフリップチップ技術を含む電子デバイスの更に他の実施例の一部を示す図である。
【図７】一部の実施態様に従った電子デバイスのための実装の実施例を示す図である。
【図８】一部の実施態様に従った電子システムの実施例を示すブロック図である。
【発明を実施するための形態】
【０００４】
以下の記載及び図面は、当業者が特定の実施態様を実施するのを可能にするよう、特定の実施態様を十分に例示している。他の実施態様は、構造的、論理的、電気的な、プロセス、及び他の変更を含み得る。一部の実施態様の部分及び機能を他の実施態様の部分及び機能に含め得るし或いはそれらと置換し得る。請求項に示す実施態様は、それらの請求項の全ての利用可能な均等物を包含する。
【０００５】
より小さいデバイスにおける計算能力の増大の要求は、システム・インテグレーションの要求を満足するシステム・イン・パッケージ（ＳｉＰ）の使用の増大を招いた。例えば、２つの異なる技術ノード、即ち、デジタル部分のためのハイエンドの精巧な集積回路（ＩＣ）製造プロセス及びアナログ部分のためのローエンドのプロセスを用いて、電子システムのデジタル部分及びアナログ部分を分離して構築し得る。パッケージレベルで並列ＳｉＰに統合し得る２つの異なるＩＣダイに２つの部分を含め得る。しかしながら、この統合スキームは、２つのＩＣダイの間の多くの接続を必要とし得る。ＩＣダイの間のこの相互接続は、極めて精細な金属線ピッチ及びスペーシングを必要とし得るし、多数のルーティング層（経路制御層）を必要とし得る。チップ間信号速度と物理的寸法減少との間で電気性能のトレードオフ（妥協）もあり得る。
【０００６】
加えて、より精細なピッチを用いて集積回路入力／出力（Ｉ／Ｏ）の増大に適合させることは、相互接続線の幅、相互接続の間のスペーシング、及びインターコネクト間のエレクトロマイグレーションから保護するスペーシングと関連するより精細な幾何に適合させるために、高価な実装プロセスを招き得る。これはより低い費用と相反する実装要求を招き得る。
【０００７】
典型的には、ＩＣダイの一方の側のみがＩ／Ｏのために用いられる。ＩＣダイが製造されるときには、ＩＣ接続パッドがウェーハの表面に形成される。個々のダイは分離され、他のデバイスへの接続のために接続パッド側又は正面側を下にしてセラミック基板又はプリント回路基板（ＰＣＢ）の上に取り付けられる。相互接続及びルーティング（経路制御）のために、ＩＣダイの正面側に加えて背面側を用いることは、Ｉ／Ｏルーティングのために利用可能な空間の量を大いに増大させ得る。これはＩＣのためのルーティングがより少ない強引さのスペーシング（間隔）及びルーティング要求で実現されることを可能にする。
【０００８】
図１は、システムレベル電子実装を含む電子デバイスの実施例の一部を例示している。デバイス１００は、第１のＩＣダイ１０５と、第２のＩＣダイ１１０とを含む。特定の変形において、一方のＩＣダイはデジタル回路を含み、他方のダイはアナログ回路を含み或いは殆どアナログ回路を含む。一部の変形において、デバイス１００は、２つよりも多くのＩＣダイを含む。両方のＩＣダイは、頂面及び底面を含む。図１に示す頂面がＩＣダイが形成されたウェーハの背面側に対応するように、ＩＣダイは、ＩＣダイがウェーハ上で製造されたときのＩＣダイの向きから裏返された或いは反転された向きを有し得る。
【０００９】
デバイス１００は、多数の貫通ビアを含む。図面に示す実施例において、貫通ビアは、少なくとも１つのシリコン貫通ビア１２５（ＴＳＶ）を含む。特定の実施例では、両方のダイが少なくとも１つのＴＳＶを含む。ＴＳＶはＩＣダイ内に形成され、典型的には、ＩＣダイの底面から頂面までダイを通じて延びる。ＩＣを形成するプロセス中にＴＳＶを形成し得るし、或いは（例えば、ＩＣダイに開口を穿孔し、開口を導電性材料で充填することによって）ＩＣが形成された後にＴＳＶを追加し得る。ＴＳＶは、ＩＣダイの底面と頂面との間の電気的な連続性をもたらし得る。図１の実施例では、ＩＣダイの頂面への開口を非導電性材料の層１２０に形成することによって、電気接点がＴＳＶの上に作製される。
【００１０】
ＩＣの頂面は、第１の複数の接続パッド（例えば、１１５Ａ，１１５Ｂ）を含む。ＩＣの底面は、第２の複数の接続パッド（例えば、１１５Ｃ，１１５Ｄ）を含む。図１の実施例において、第１の複数の接続パッドは、貫通ビアの頂端と接触する。第２の複数の接続パッドは、貫通ビアの底端と接触し、ＩＣダイのアクティブ回路（能動回路）と接触する。非導電性材料の層１２０が第１及び第２のダイの頂面を覆う。導電性材料は、図１の実施例に示すように、第１及び第２のダイの側面も覆う。
【００１１】
デバイス１００は、導電性インターコネクト１３０も含み、第１のＩＣダイの１つ又はそれよりも多く（１つ以上）の接続パッドと第２のＩＣダイの１つ又はそれよりも多くの接続パッドとの間の連続性を含む、ＩＣダイの底面にある接続パッドの少なくとも一部の間の電気的な連続性をもたらす。導電性インターコネクトは、ＩＣダイの底面で１つ又はそれよりも多くのＴＳＶへの電気的な連続性ももたらし得る。
【００１２】
デバイス１００は、非導電性材料の層の頂面に導電性インターコネクト１３５を更に含む。導電性インターコネクト１３５は、第１のＩＣダイの頂面にある接続パッドの少なくとも一部と第２のＩＣダイの頂面にある接続パッドの少なくとも一部との間の電気的な連続性をもたらし得る。導電性インターコネクト１３５は、ＩＣダイの頂面でＴＳＶのうちの１つ又はそれよりも多くに電気的な連続性をもたらし得る。このようにして、第１のＩＣダイの底面にある接続パッドから貫通ビアに、そして、第２のＩＣダイの頂面にある接続パッドに、電気的な連続性をもたらし得る。同様に、第１のＩＣダイの頂面にある接続パッドから貫通ビアに、そして、第２のＩＣダイの底面にある接続パッドに、電気的な連続性をもたらし得る。
【００１３】
図２Ａ−２Ｅは、電子デバイスのためのシステムレベル実装を形成する方法の実施例の一部を例示している。接続パッドを含むように第１のＩＣダイ２０５及び第２のＩＣダイ２１０を形成する。特定の変形において、ＩＣダイは、接続パッド場所で銅パッド仕上げを含む。接続パッド（例えば、２１５Ａ，２１５Ｃ）が、第１のＩＣダイの頂面及び底面の両方に形成され、且つ第２のＩＣダイの頂面及び底面の両方に形成される（例えば、２１５Ｂ，２１５Ｄ）。図２Ａの実施例において、ＩＣダイは、それぞれ、ＴＳＶ２２５Ａ，２２５Ｂを含む。頂面の接続パッドはＴＳＶに接続されて示されているが、ＩＣダイはＴＳＶに接続されないその頂面上に接続パッドを含み得る。図２Ａの実施例において、ＩＣダイは薄い金属箔２４０に接着される。
【００１４】
図２Ｂでは、第１及び第２のＩＣダイの少なくとも頂面が非導電性材料２２０の層を用いて覆われて、サブアセンブリを形成する。非導電性材料の一部の実施例は、とりわけ、成形可能なプラスチック材料、エポキシ、積層（ラミネート）材料、又は事前含浸又は「プリプレグ」材料を含み得る。図示の実施例において、非導電性層はＩＣダイの側部も覆い、非導電性材料を多数のラミネートされた又はプレスされた層で構成し得る。
【００１５】
図２Ｃでは、貫通ビアがサブアセンブリに形成される。図示の実施例において、貫通ビアはＩＣダイのＴＳＶを含む。貫通ビアは、非導電性層のＴＳＶに開口２７０又はビアを形成し且つ開口を導電性材料（例えば、金属）で充填することによって、非導電性層の頂面に形成される。機械的な穿孔又はレーザ穿孔によって非導電性層の開口２７０を形成し得る。接続パッドにおける銅の使用は、レーザ穿孔を容易化する。銅パッドは、典型的には、他の金属（例えば、アルミニウム）のパッドよりも厚く、より厚い接続パッドは、レーザ穿孔の制御を容易にし得る。他の接続パッドへのビアも形成し得る。図２Ｃの実施例において、ビアは、図２Ａの金属箔及びＩＣの底面にある接続パッドの少なくとも一部への接着剤又は糊を通じて形成される。特別な変形において、接続パッドへのビアは、ＩＣダイの頂面及び底面に同時に形成される。
【００１６】
図２Ｄでは、電気接続が頂面及び底面にある接続パッドに対して行われる。第１の導電性インターコネクト２４５Ａ（例えば、金属トレース）が、第１及び第２のＩＣダイの底面にある接続パッドの少なくとも一部の間に形成される。導電性インターコネクト２４５Ａの少なくとも一部がダイ間接続のために用いられ、導電性インターコネクト２４５Ａの少なくとも一部が少なくとも１つのＴＳＶへの電気的な接続を形成するために用いられる。一部の実施例において、導電性インターコネクト２４５Ａは、金属薄膜のパターニングを通じて形成される。
【００１７】
第２の導電性インターコネクト２４５Ｂが非導電性材料の頂面に形成されて、第１のＩＣダイの頂面及び第２のＩＣダイの頂面にある接続パッドの少なくとも一部の間の電気的インターコネクトをもたらす。導電性インターコネクトの少なくとも一部がダイ間接続のために用いられ、導電性インターコネクトの少なくとも一部が少なくとも１つのＴＳＶへの電気的な接続を形成するために用いられる。矢印２５０Ａ，２５０Ｂは、図２Ｄにおける断面的な例示中に存在するが見ることが出来ない電気接続を示している。導電性インターコネクトのための交差(crossovers)をもたらすために或いはソルダボールのためのランディングパッド(landing  pads)をもたらすために、追加的な層を含め得る。追加的な頂面ルーティングは、ルーティングが底面にのみ限定される場合に予想される密度から、ルーティング密度を減少させる。
【００１８】
図２Ｅは、ソルダバンプ又はソルダボールをデバイスに加え得ることを示している。ソルダバンプを適合させるために、ソルダ停止層２５５を底面に加え得る。ソルダ停止層２５５は、絶縁材料の層を含み、ソルダバンプ２６０を取り付けるための開口も含む。次に、ソルダバンプ２６０は、ソルダ停止層２５５に取り付けられる。導電性インターコネクト及び貫通ビアの使用を通じて、第１及び第２のＩＣダイのうちの少なくとも一方の頂部側にある少なくとも１つの接続パッドと少なくとも１つのランディングパッドとの間に電気的な連続性をもたらし得る。導電性インターコネクトを接続パッドとランディングパッドとソルダバンプとの間で経路制御する（例えば、電気接続部２４５Ａ及び２４５Ｂに沿って設けられる）再配線層の上にソルダ停止層２５５を配置し得る。一部の実施例では、同時に形成され且つ同じプラットフォームを共用する（例えば、基板を共用する）幾つかのシステムレベルパッケージがあり得る。例えば、ソーイングによって、個々のシステムレベルパッケージを分離し得る。
【００１９】
図３は、システムレベル実装を含む電子デバイスの他の実施例の一部を例示している。図１及び図２Ａ−２Ｅは、貫通ビアがＴＳＶを含む実施例を示している。しかしながら、所与のＩＣプロセスにおいてＴＳＶは利用可能でないかもしれず、或いは（例えば、費用の理由のために）ＴＳＶ能力を用いるプロセスが選択されないかもしれない。図３に示す実施例において、ＩＣの底面と頂面との間の電気的な連続性は、非導電性材料３２０の層に形成される貫通ビアを用いて実施される。非導電性材料が成形（モールド）された積層物（ラミネート）であるならば、貫通ビアをモールド貫通ビア３６５又はＴＭＶと呼び得る。穿孔（例えば、レーザ穿孔又は機械的穿孔）によってＴＭＶを形成して開口を形成し得る。次に、開口は導電性材料で充填される。それはシリコン、ＰＣＢ、積層物、又はセラミックの埋設された事前形成部品であってもよく、それは垂直接続部を含む。特定の変形において、システムレベルパッケージは、ＴＳＶ及びＴＭＶの両方を含む。底部側にある導電性インターコネクト３４５Ａ及び頂面にある導電性インターコネクト３４５Ｂを用いて貫通ビアへの電気的な連続性を形成し得る。例えば、導電性インターコネクトは、ＩＣダイの頂面の接続パッドと、貫通ビアと、同じ又は異なるＩＣダイの底面にある接続パッドとの間の電気的な連続性を形成し得る。貫通ビアへのルーティングは短いので、非ＴＳＶ貫通ビアを用いることは、システムレベルパッケージのルーティング密度を依然として減少させ得る。
【００２０】
図４Ａ−４Ｈは、電子デバイスのためのシステムレベル実装を形成する方法の実施例の一部を例示している。その実施例において、図２Ａ−２Ｅの方法例は、ファンアウト(fan-out)ウェーハレベル実装に適用される。接続パッドを含むように第１のＩＣダイ４０５及び第２のＩＣダイ４１０が形成される。接続パッド（例えば、４１５Ａ，４１５Ｃ）が、第１のＩＣパッドの頂面及び底面の両方に形成され、且つ第２のＩＣダイの頂面及び底面の両方に形成される（例えば、４１５Ｂ，４１５Ｄ）。図４Ａの実施例において、ＩＣダイは、それぞれ、ＴＳＶ４２５Ａ，４２５Ｂを含む。ＩＣダイを型キャリア上に配置し得る。
【００２１】
図４Ｂでは、成形層４２０が第１及び第２のＩＣダイの上に形成されて、サブアセンブリを形成している。成形層４２０は、典型的には、非導電性である。一部の変形において、成形層４２０は圧縮成形によって形成され、特定の変形において、成形層４２０はエポキシを含む。図４Ｃでは、ＴＳＶと接触するために、開口４７０が成形層４２０に形成されている。レーザ穿孔又はエッチングによって、非導電性層における開口を形成し得る。
【００２２】
図４Ｄにおいて、開口４７０は導電性材料で充填されて示されている。再配線層４７５が導電性インターコネクト４４５Ｂ，４５０Ｂを含む成形層４２０の上に形成されている。導電性インターコネクトの少なくとも一部がダイ間接続を含む。薄膜技術（例えば、スパッタリング又はめっき）、ＰＣＢ技術、他の技術、又はそれらの技術の組み合わせを用いて、接続部を形成し得る。再配線層４７５は、導電性インターコネクトを保護するパシベーション層又はパシベーション塗膜を含み得る。
【００２３】
図４Ｅでは、任意的な誘電体層４８０がＩＣダイの底面に形成されている。誘電体層に開口を形成して、ＩＣダイの底面にある接続パッドにアクセスし得る。誘電体層４８０を形成するに先立って接続パッド間の一部の導電性インターコネクトを形成し、次に、誘電体層４８０で覆い得る。
【００２４】
図４Ｆでは、他の再配線層４８２が任意的な誘電体層４８０の上に設けられている。ダイ間接続及びソルダバンプ用のランディングパッドへの接続部のために再配線層４８２を用い得る。図４Ｇでは、ソルダ停止層４５５が底面に加えられている。ソルダ停止層４５５は、ソルダボール４６０を取り付けるパッドのための開口を含む。一部の実施例では、図４Ｄ−４Ｇに示すプロセス例を頂部側及び底部側で同時に遂行し得る。
【００２５】
図５は、システムレベル実装を含む電子デバイスの他の実施例の一部を例示している。このアプローチは、ＴＳＶがＩＣプロセスにおいて利用可能でないときに有用であり得る。図３の実施例におけると同様に、成形層５２０に貫通ビア５６３を形成し得る。一部の変形において、貫通ビア５６５は、レーザ穿孔によって開口を形成し、次に、導電性材料で開口を充填することにより、開口を形成することによって製造される。一部の変形において、貫通ビア５６５は、プリント回路基板材料又はシリコン材料を用いて事前製造される。
【００２６】
図６は、システムレベル実装におけるフリップチップ技術を含む電子デバイスの更に他の実施例の一部を例示している。図示の実施例において、２つのＩＣダイ６０５，６１０は、基板６８５（例えば、フリップチップ基板）上に（例えば、並列に）配置される。ＩＣダイを取り付けるときには、それらの間の距離ｄを可能な限り小さくし得る。
【００２７】
デバイス６００は、多数の結合層を含む。第１及び第２のＩＣダイの底面と基板６８５の第１の側（図６の実施例における頂部側）との間に第１の結合層がある。第１のＩＣダイの底面及び第２のＩＣダイの底面は、それぞれ、底面へのソルダバンプ又は銅ピラーの取り付けをもたらす１つ又はそれよりも多くの結合パッドを含む。とりわけ、大量リフロー(mass  reflow)プロセスによって、或いは熱圧着によって、ＩＣダイを基板６８５に取り付け得る。熱圧着アプローチは、基板６８５に対するより正確な結合をもたらし得る。
【００２８】
デバイス６００は、架橋部品６９０と第１のＩＣダイ６０５及び第２のＩＣダイ６１０の頂面との間に第２の結合層を含む。ＩＣダイの頂面は、架橋部品６９０の取付けのためのソルダバンプ（例えば、マイクロソルダボール）用のランディングパッドを含む。架橋部品６９０は、能動的又は受動的なデバイスであり得るし、シリコン、ＰＣＢ、セラミック、又は他のＩＣダイを含み得るし、導電性インターコネクトルーティングを含む。架橋部品６９０は、ＩＣダイの頂面で第２の導電性インターコネクト（例えば、ダイ間）の一部を形成する。架橋部品６９０は、ＩＣダイの接続パッドに電気的に接続される。導電性インターコネクトは、第１のダイの結合パッドから架橋部品を通じて第２のＩＣダイの結合パッドへの電気的な連続性をもたらす。図示の実施例において、ＩＣダイは、ＴＳＶ６６５を含む。一部の実施例において、架橋部品６９０は、ＩＣダイのＴＳＶ６６５の間の電気的な連続性をもたらす。
【００２９】
デバイス６００は、基板の第２の側（図６の実施例における底部側）に配置される複数の結合パッドを含み、結合パッドの少なくとも一部の上にソルダバンプを配置し得る。これはデバイス６００をシステムレベルＰＣＢ（例えば、マザーボード）又はセラミック基板に結合させるための第３の結合層を提供する。
【００３０】
ＩＣダイの両側にルーティングを設けることは、低い微細さのピッチのルーティングがＩＣダイの間の接続のために用いられることを可能にし得る。ＩＣダイの両側でのルーティングは、大量のＩ／Ｏを有し且つ典型的には高い接触パッド密度を有する１つのＩＣダイパッケージのためにも有用であり得る。全てのパッドへの並びにソルダバンプ部分へのルーティングは、それらがもっぱらＩＣの下に配置されるときに困難であり得るし、ルーティングは、多層分配のために高価なプロセスを必要とし得るし、プロセスは電気性能の低下を招き得る。
【００３１】
図７は、電子デバイスのための実装の他の実施例を例示している。デバイス７００は、頂面と底面とを有するＩＣダイ７０５を含み、頂面及び底面の各々は、複数の接続パッド７１５Ａ，７１５Ｃを含む。非導電性材料の層７２０が頂面を覆い、ＩＣダイ７０５の側面を実質的に覆う。非導電性材料は、成形された積層物又は再構築されたウェーハを含み得る。
【００３２】
デバイスは、複数の貫通ビアを含む。ＩＣダイ７０５及び非導電性材料の層７２０の一方又は両方に貫通ビアを形成し得るし、貫通ビアはＴＭＶ７６７及びＴＳＶ７６５の一方又は両方を含み得る。デバイス７００は、ＩＣダイの底面にある接続パッドの少なくとも一部に並びに貫通ビアの少なくとも一部に電気的な連続性をもたらす導電性インターコネクトを含む。図示の実施例において、ＩＣダイの底面は、基板７８０の第１の側に配置されている。貫通ビアは、非導電性材料の層７２０の頂面から基板７８０まで延び得る。
【００３３】
デバイス７００は、非導電性材料の層７２０の頂面に導電性インターコネクト７３５を含む。頂面にある導電性インターコネクトは、ＩＣダイ７０５の頂面にある接続パッドの少なくとも一部に並びに貫通ビアの少なくとも一部に電気的な連続性をもたらす。一部の変形において、非導電性材料の層７２０の頂面は、再配線層７７５を含む。導電性インターコネクトの少なくとも一部を再配線層に含め得る。
【００３４】
基板７８０の第２の側は、（例えば、ソルダ停止層において）結合パッド又はランディングパッドを含み得る。基板７８０は、ランディングパッドへのＩＣの頂部上の接続パッドとランディングパッド上に形成されるソルダバンプ７６０との間の電気的な連続性をもたらす再配線層を含み得る。一部の実施例において、底面にある導電性インターコネクトは、貫通ビアの少なくとも一部と結合パッドとの間の電気的な連続性をもたらす。このようにして、ＩＣダイ７０５の下にルーティングを追加せずに、ＩＣダイ７０５の頂面への接続をランディングパッドにルーティングし得る。
【００３５】
より高いレベルのデバイス適用を示すために、本開示において記載するようなシステムレベル実装を備えるアセンブリを用いる電子デバイスの実施例を含める。図８は、少なくとも１つの実施態様に従ったＩＣデバイスパッケージを組み込んだ電子システム８００及び／又は方法の実施例のブロック図である。電子システム８００は、実施態様を用い得る電子システムの一例であるに過ぎない。電子システムの実施例は、パーソナルコンピュータ、タブレットコンピュータ、携帯電話、ゲーム装置、ＭＰ３、他のデジタル音楽プレーヤ等を含むが、これらに限定されない。この実施例において、電子システム８００は、システムの様々な構成部品を連結するシステムバス８０２を含むデータ処理システムを含む。システムバス８０２は、電子システム８００の様々な構成部品の間の通信リンクを提供し、単一のバスとして、バスの組み合わせとして、或いは任意の他の適切な方法において実装され得る。
【００３６】
電子アセンブリ８１０がシステムバス８０２に連結される。電子アセンブリ８１０は、如何なる回路又は回路の組み合わせをも含み得る。１つの実施態様において、電子アセンブリ８１０は、任意の種類であり得るプロセッサ８１２を含む。ここで用いるとき、「プロセッサ」は、マイクロプロセッサ、マイクロコントローラ、複雑命令セット計算（ＣＩＳＣ）マイクロプロセッサ、縮小命令セット計算（ＲＩＳＣ）マイクロプロセッサ、超長命令語（ＶＬＩＷ）マイクロプロセッサ、グラフィックプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、マルチコアプロセッサ、又は任意の他の種類のプロセッサ若しくは処理回路のような、如何なる種類の計算回路をも意味し得るが、それらに限定されない。
【００３７】
電子アセンブリ８１０に含め得る他の種類の回路は、例えば、携帯電話、携帯情報端末、ポータブルコンピュータ、送受信兼用無線機、及び類似の電子システムのようなワイヤレスデバイスにおける使用のための（通信回路８１４のような）１つ又はそれよりも多くの回路のような、カスタム回路、特定用途向け集積回路（ＡＳＩＣ）、又は類似物である。
【００３８】
電子システム８００は、外部メモリ８２０を含んでもよく、次いで、外部メモリ８２０は、メインメモリ８２２のような特定の用途に適した１つ又はそれよりも多くのメモリ要素を含んでよく、メインメモリ８２２は、ランダムアクセス記憶装置（ＲＡＭ）、１つ又はそれよりも多くのハードドライブ８２４、及び／又は、コンパクトディスク（ＣＤ）、フラッシュメモリカード、デジタルビデオディスク（ＤＶＤ）、及び類似物のような取り外し可能な媒体８２６を取り扱う１つ又はそれよりも多くのドライブの形態にある。
【００３９】
電子デシステム８００は、ディスプレイ装置８１６、１つ又はそれよりも多くのスピーカ８１８、並びにキーボード及び／又はコントローラ８３０を含んでもよく、キーボード及び／又はコントローラ８３０は、マウス、トラックボール、タッチスクリーン、音声認識装置、又はシステム使用者が情報を電子システム８００に入力し且つ電子システム８００から情報を受信するのを許容する任意の他のデバイスを含み得る。
【００４０】
既述のデバイス、システム、及び方法は、従来的なマルチチップ実装アプローチと比べて、マルチチップパッケージ用のＩＣの間の相互接続のルーティング密度を有意に減少させ得る。ここに記載した実施例は、簡潔性のために２つのＩＣダイを含むが、当業者は、この記載を判読した後、実施例が２つよりも多くのＩＣダイを含み得ることを認識するであろう。既述のデバイス、システム、及び方法は、多数のＩ／Ｏ接続を含む単一のチップパッケージのためのルーティング密度も減少させ得る。
【００４１】
読者が技術的開示の本質及び要点を究明するのを可能にする要約を要求する37  C.F.R.  Section  1.72(b)に準拠するために要約を提供する。要約は請求項の範囲又は意味を限定し或いは解釈するために用いられないという理解で要約を提出する。これにより、後続の請求項は詳細な記載に組み込まれ、各請求項は別個の実施態様としてそれ自体に依存する。
【符号の説明】
【００４２】
１００    デバイス
１０５    第１のＩＣダイ
１１０    第２のＩＣダイ
１１５Ａ  接続パッド
１１５Ｂ  接続パッド
１１５Ｃ  接続パッド
１１５Ｄ  接続パッド
１２０    非導電性材料の層
１２５    シリコン貫通ビア（ＴＳＶ）
１３０    導電性インターコネクト
１３５    導電性インターコネクト
２０５    第１のＩＣダイ
２１０    第２のＩＣダイ
２１５Ａ  接続パッド
２１５Ｂ  接続パッド
２１５Ｃ  接続パッド
２１５Ｄ  接続パッド
２２０    非導電性材料の層
２２５Ａ  ＴＳＶ
２２５Ｂ  ＴＳＶ
２４０    薄い金属箔
２４５Ａ  導電性インターコネクト
２４５Ｂ  導電性インターコネクト
２５０Ａ  矢印
２５０Ｂ  矢印
２５５    ソルダ停止層
２６０    ソルダバンプ
２７０    開口
３２０    非導電性材料の層
３４５Ａ  導電性インターコネクト
３４５Ｂ  頂面
３６５    モールド貫通ビア（ＴＭＶ）
４０５    第１のＩＣダイ
４１０    第２のＩＣダイ
４１５Ａ  接続パッド
４１５Ｂ  接続パッド
４１５Ｃ  接続パッド
４１５Ｄ  接続パッド
４２０    成形層
４２５Ａ  ＴＳＶ
４２５Ｂ  ＴＳＶ
４４５Ａ  導電性インターコネクト
４５０Ｂ  導電性インターコネクト
４５５    ソルダ停止層
４６０    ソルダボール
４７５    再配線層
４８０    誘電体層
４８２    再配線層
５２０    成形層
５６５    貫通ビア
６００    デバイス
６０５    第１のＩＣダイ
６１０    第２のＩＣダイ
６６５    ＴＳＶ
６８５    基板
６９０    架橋部品
７００    デバイス
７０５    ＩＣダイ
７１０    ＩＣダイ
７１５Ａ  接続パッド
７１５Ｃ  接続パッド
７２０    導電性材料の層
７３５    導電性インターコネクト
７６０    ソルダバンプ
７６５    ＴＳＶ
７６７    ＴＭＶ
７７５    再配線層
７８０    基板
８００    電子デバイス
８０２    システムバス
８１０    電子アセンブリ
８１２    プロセッサ
８１４    通信回路
８１６    ディスプレイ装置
８１８    スピーカ
８２０    外部メモリ
８２２    メインメモリ
８２６    取り外し可能な媒体
８３０    キーボード及び／又はコントローラ
【図１】
0006275670.tif 000002
【図２Ａ】
0006275670.tif 000003
【図２Ｂ】
0006275670.tif 000004
【図２Ｃ】
0006275670.tif 000005
【図２Ｄ】
0006275670.tif 000006
【図２Ｅ】
0006275670.tif 000007
【図３】
0006275670.tif 000008
【図４Ａ】
0006275670.tif 000009
【図４Ｂ】
0006275670.tif 000010
【図４Ｃ】
0006275670.tif 000011
【図４Ｄ】
0006275670.tif 000012
【図４Ｅ】
0006275670.tif 000013
【図４Ｆ】
0006275670.tif 000014
【図４Ｇ】
0006275670.tif 000015
【図５】
0006275670.tif 000016
【図６】
0006275670.tif 000017
【図７】
0006275670.tif 000018
【図８】
0006275670.tif 000019