(57)【特許請求の範囲】
【請求項１】
同一の半導体基板上に複数個の機能実現セルが形成されており、そのセル群がメイン領域とセンス領域に区画されており、センス領域内のセル数はメイン領域内のセル数の０．１％以下であり、各領域の境界に沿って存在する周辺セルの個数と境界から離れて存在する内部セルの個数の比が、メイン領域とセンス領域とで等しく、
メイン領域の外形とセンス領域の外形が非相似であり、
メイン領域の外形を構成する多角形の角数が、センス領域の外形を構成する多角形の角数よりも多いことを特徴とする半導体装置。
【請求項２】
メイン領域内のセル群の抵抗温度係数と、センス領域内のセル群の抵抗温度係数と、半導体装置に接続する電極パッドと配線の合計抵抗温度係数がほぼ等しいことを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流センシング機能を有する半導体装置に関する。
【０００２】
【従来の技術】
同一の半導体基板上に複数の機能実現セルが形成されており、通電電流をセンシングすることができる半導体装置が提案されており、特許文献１等に開示されている。
【０００３】
【特許文献１】
特開平１０−１０７２８２号公報
【０００４】
電流センシング機能を有する半導体装置は、機能実現セル群をメイン領域とセンス領域に区画し、半導体装置に流れる電流を、メイン領域内のセル群を流れるメイン電流と、センス領域内のセル群を流れるセンス電流に分流し、分流されたセンス電流を測定する。ここで、メイン電流とセンス電流の分流比が既知であれば、測定されたセンス電流値からメイン電流値をセンシングすることができる。
【０００５】
図１に、電流センシング機能を有する半導体装置を利用した電流検出回路を示す。参照番号１はメイン領域を示し、実際には多数のセル群が並列に配置されているが、ここでは１つのセルのみを図示する。２はセンス領域を示し、実際には複数（メイン領域内のセルの個数に比べれば遥かに少ない）のセル群が並列に配置されているが、１つのセルのみを図示する。図１の場合、各セルがスイッチング機能を有するトランジスタである場合を例示している。
メイン領域１内のセル群のゲート電極と、センス領域２内のセル群のゲート電極は、共通の駆動回路に接続され、同一のタイミングでオン／オフされる。この半導体装置は、負荷抵抗Ｒ１を流れる電流の大きさをセンシングする機能を備えている。負荷抵抗Ｒ１を流れる電流の大きさをセンシングするために、電流は、メイン領域１内のセル群を通過するメイン電流と、センス領域２内のセル群を通過するセンス電流に分流される。大半の電流はメイン領域１内のセル群を通過し、センス領域２内のセル群を通過するセンス電流は非常に小さい。センス領域２内のセル群を通過したセンス電流は、抵抗Ｒ２を流れる。抵抗Ｒ２による降下電圧が、オペアンプによって基準電位Ｖrefと比較され、抵抗Ｒ２を流れるセンス電流の大きさが測定される。メイン領域１内のセル群を通過するメイン電流と、センス領域２内のセル群を通過するセンス電流の分流比が既知であれば、抵抗Ｒ２を流れるセンス電流の測定値からメイン領域１内のセル群を通過するメイン電流の大きさを計算することができ、負荷抵抗Ｒ１を流れる電流の大きさを計算することができる。
半導体装置に電流センシング機能が組込まれていると、例えば、所定値よりも大きな電流が流れる場合に、機能実現セル群の抵抗を上昇させて所定値の電流にフィードバック制御するといった使い方が可能となる。
半導体装置外に電流検出回路を付加するのに比して、安価に実現でき、小型化することもできる。
【０００６】
図２は、機能実現セル群が、メイン領域１とセンス領域２に２分された半導体装置の断面図の一例を示している。単位となるセルは、ドレイン電極１０と、半導体基板２０と、ドリフト層３０と、ボディ層４０と、ソース領域６１と、ソース電極８１，８２と、トレンチゲート電極５０で構成され、トレンチゲート電極５０はゲート絶縁膜５１と層間絶縁膜７０で覆われている。半導体基板２０は、図示の都合によって薄く表現されているが、実際には厚い。ドレイン電極１０と、半導体基板２０と、ドリフト層３０と、ボディ層４０は機能実現セル群に対して共通に利用され、トレンチゲート電極５０とその両サイドのソース領域６１の組合せで単位となる機能実現セルが構成され、メイン領域１内のセル群に対して共通的にソース電極８１が利用され、センス領域２内のセル群に対して共通的にソース電極８２が利用される。図示６２はボディコンタクト領域である。
半導体基板２０はｎ＋型の単結晶シリコン基板で形成されている。ドリフト層３０はｎ−型のエピタキシャルシリコン層からなる。ボディ層４０はｐ型のエピタキシャルシリコン層からなる。ソース領域６１はｎ＋型であり、ボディコンタクト領域６２はｐ＋型である。
トレンチゲート電極５０は、ゲート絶縁膜５１を介して、ソース領域６１とボディ層４０に接しており、ソース領域６１とボディ層４０を貫通してドリフト層３０にまで伸びている。半導体装置を平面視したとき、トレンチゲート電極５０は、例えば格子状に形成されている。
メイン領域１内のセル群に対して共通的に利用されるソース電極８１と、センス領域２内のセル群に対して共通的に利用されるソース電極８２の分離線を正確に管理することが困難であり、その分離線の位置が半導体基板２０に対して製造公差の範囲内で変動することが避けられない。ソース電極８１とソース電極８２の分離線の位置が半導体基板２０に対してばらついても、センス領域２内のセル群の個数が変動しないようにするために、メイン領域１とセンス領域２間にはデットゾーン８３が設けられている。デットゾーン８３では、ソース領域６１とボディコンタクト領域６２が形成されていない。図２では、デットゾーン８３の幅が、単位セル１個分の幅で図示されている。しかしながら、ソース電極８１とソース電極８２の分離線の位置が半導体基板２０に対してばらつく幅はもっと大きく、実際のデットゾーン８３の幅は、数個から数十個の単位セルに相当する幅に調整されている。
【０００７】
トレンチゲート電極５０にオン電位が加えられると、電子は、ソース領域６１からボディ領域４０に形成されるチャネルとドリフト層３０と半導体基板２０を経てドレイン電極１０に流れる。デッドゾーン８３ではソース領域６１が形成されていないため、電流が流れない。
このとき、全ての機能実現セルのオン抵抗が揃っていれば、メイン領域１内のセル群を経てソース電極８１を流れるメイン電流と、センス領域２内のセル群を経てソース電極８２を流れるセンス電流の比は、メイン領域１内のセル数とセンス領域２内のセル数の比に等しくなるはずである。以下では、メイン電流値をセンス電流値で除した値を電流センス比と称する。
電流センス比が既知であれば、センス電流値を検出することによってメイン電流値を計算することができ、さらには半導体装置を流れる電流値を計算することができる。
その電流センス比は、メイン領域１内のセル数とセンス領域２内のセル数の比に等しいはずである。セルのオン抵抗が半導体装置の温度によって変動したとしても、全てのセルの温度が一様に変動するために、電流センス比は、メイン領域１内のセル数とセンス領域２内のセル数の比に維持されるはずである。
【０００８】
【発明が解決しようとする課題】
しかしながら、実際に測定してみると、電流センス比は半導体装置の温度によって変化してしまうことがわかってきている。図３は、従来の半導体装置の電流センス比が温度に対して変化する特性を示す。温度が増加するにつれて電流センス比が増加しているのが分かる。従来の半導体装置では、温度が変動すると電流センス比まで変動してしまう。そのために、電流センス比が温度に依存して変動する影響を補償しない限り、センス領域２を流れる電流値からメイン領域１を流れる電流値を計算することができないという問題がある。
本発明では、温度補償を必要としない半導体装置、換言すれば、電流センス比が温度に対して変化しづらい半導体装置を実現する。
【０００９】
【課題を解決するための手段及び作用と効果】
半導体装置は小型であり、大きな温度分布は生じない。従って、全てのセルの温度はほぼ一様に変化し、セルのオン抵抗が温度によって変動したとしても、全てのセルのオン抵抗が一様に変動するために、温度は電流センス比に影響しないはずである。電流センス比が温度に対して変化しづらい半導体装置を実現するには、電流センス比が温度に対して変化する原因を追求する必要があり、その原因が判明しないことには対策を講じることができない。そこで、本発明者らは、電流センス比が温度に対して変化する原因を探る研究を進めた。
本発明者らの研究によって、半導体装置内のセル群の抵抗温度係数は一様でなく、半導体装置内のセルの位置によって異なることが見出された。
【００１０】
図４は、電流センス機能を持つ半導体装置の平面図を示している。メイン領域１によってセンス領域２が囲繞されており、両者間にデッドゾーン８３が設けられている。メイン領域１の外側には、絶縁分離用のフィールド領域９が確保されている。図中の丸印が単位セルを示しており、メイン領域１内とセンス領域２内のそれぞれに多数のセル群が形成されている。なお、図中の点は単位セルが連続して複数形成されている様子を簡単化して表現している。
図４から明らかに、単位セルの中には、上下左右の四方向のいずれの隣接位置にもセルが形成されているセルと、上下左右の四方向のうちの少なくとも一方向の隣接位置にセルが形成されていないセルが存在していることがわかる。図４に示す白丸のセルは４つのセルによって取囲まれており、黒丸のセルは隣接位置の１または２箇所でセルが形成されていない。黒丸のセルは、メイン領域１とセンス領域２の境界に沿って存在しており、以下では周辺セルという。白丸のセルは、メイン領域１とセンス領域２の境界から離れた位置に存在しており、以下では内部セルという。
本発明者らの研究によって、周辺セルと内部セルとでは抵抗温度係数が相違していること、メイン領域１とセンス領域２とでは周辺セルと内部セルのセル数の比が相違していることによって、電流センス比が半導体装置の温度に依存して変化してしまうことが見出された。
【００１１】
センス領域２は電流を測定するためのものであり、無駄な電流を減少するためには、測定可能な電流がセンス領域２に流れる限度において、センス領域２を小さくすることが好ましい。そのために、メイン領域１内のセル数に対してセンス領域２内のセル数が０．１％以下にまで抑えられることが好ましい。この場合、９９．９％以上の電流が本来の目的に利用可能となる。幾何学の関係から、セル数の少ないセンス領域２では周辺セルの比率が増大し、セル数の多いメイン領域１では周辺セルの比率が減少する。
メイン領域１内のセル数に対してセンス領域２内のセル数が０．１％以下にまで抑えられると、周辺セルと内部セルのセル数の比がメイン領域１とセンス領域２とで大きく相違し、電流センス比が半導体装置の温度に依存して大きく変化してしまう。
【００１９】
本発明の半導体装置は、同一の半導体基板上に複数個の機能実現セルが形成されており、そのセル群がメイン領域とセンス領域に区画されており、センス領域内のセル数はメイン領域内のセル数の０．１％以下であり、各領域の境界に沿って存在する周辺セルの個数と境界から離れて存在する内部セルの個数の比を、メイン領域とセンス領域とで等しい。さらに、メイン領域の外形とセンス領域の外形が非相似であり、メイン領域の外形を構成する多角形の角数が、センス領域の外形を構成する多角形の角数よりも多い。
【００２０】
周辺セルと内部セルのセル数の比を、メイン領域とセンス領域とで等しくすると、メイン領域のセル群による抵抗温度係数とセンス領域のセル群による抵抗温度係数が等しくなり、温度変化に抗して電流センス比をほぼ一定に維持することができる。
メイン領域における周辺セルと内部セルのセル数の比に対してセンス領域におけるセル数の比が９８％〜１０２％の範囲にあれば、電流センス比が温度に対して変化しづらい特性が得られる。
【００２１】
上記した各種の半導体装置では、メイン領域内のセル群の抵抗温度係数と、センス領域内のセル群の抵抗温度係数と、半導体装置に接続する電極パッドと配線の合計抵抗温度係数がほぼ等しいことが好ましい。
【００２２】
配線や電極パッドにも抵抗温度係数がある。そのため、半導体装置に電極パッドを形成して配線を接続した場合、配線等の抵抗温度係数の影響によって、電流センス比が温度に依存して大きく変化してしまう場合がある。
メイン領域内のセル群の抵抗温度係数と、センス領域内のセル群の抵抗温度係数と、半導体装置に接続する電極パッドと配線を合計した抵抗温度係数がほぼ等しいと、半導体装置に配線を接続した全体回路の抵抗温度係数をメイン領域とセンス領域とで等しくすることができる。
メイン領域内のセル群の抵抗温度係数に対する電極パッドと配線の合計抵抗温度係数の比が９５％〜１０５％の範囲にあれば、電流センス比が温度に対して変化しづらい特性が得られる。
【００２３】
【発明の実施の形態】
最初に実施例の主要な特徴を列記する。
（形態１）複数の縦型電界効果トランジスタが形成されており、トランジスタ群がメイン領域とセンス領域に区画されており、ドレイン電極はメイン領域とセンス領域に共通であり、ソース電極はメイン領域とセンス領域で分離されている。
（形態２）各機能実現セルは、スイッチング素子である。
（形態３）メイン領域の外形を構成する多角形の角数が、センス領域の外形を構成する多角形の角数よりも多い。
【００２４】
【実施例】
（第１実施例）  図５は、第１実施例の半導体装置の単位セル（この場合縦型の電界効果型トランジスタ）２個の断面図を示している。それぞれの単位セルは、ゲート絶縁膜１５１に覆われたトレンチゲート電極１５０と、その両サイドに形成されたソース領域１６１を有する。図５では左右方向に２個の単位セルしか図示されていないが、実際には左右方向に長く伸びている。
ドレイン電極１１０上にｎ＋型の半導体基板（単結晶シリコン基板）１２０が形成されている。半導体基板１２０上にｎ−型の単結晶シリコン層がエピタキシャル成長している。エピタキシャル層の下方にドリフト層１３０が形成されている。第１実施例の半導体素子は５０Vの耐圧特性を必要としている。そのために、ドリフト層１３０の不純物濃度は７×１０１５ｃｍ−３である。エピタキシャル層の厚みLは６．０μｍに設定されている。
ドリフト層１３０上にｐ−型の単結晶シリコンのボディ層１４０が形成されている。ボディ層１４０の上部にｎ＋型のソース領域１６１とｐ＋型のボディコンタクト領域１６２が形成されている。ｎ＋型のソース領域１６１とｐ−型のボディ層１４０を貫通するように、トレンチゲート電極１５０が形成されている。トレンチゲート電極１５０は、ドリフト層１３０に達している。トレンチゲート電極１５０の両サイドは、ゲート絶縁膜１５１を介して、ソース領域１６１とボディ層１４０に対向している。
ｎ＋型のソース領域１６１とｐ＋型のボディコンタクト領域１６２の表面に、ソース電極１８０が形成されている。ソース電極１８０は、絶縁層間膜１７０によってトレンチ電極１５０から電気的に絶縁されている。
トレンチゲート電極１５０の縦方向の長さ（図５に図示するＵ）は２．３μｍである。トレンチゲート電極１５０の底面から半導体基板１２０の上面までの長さ（図５に図示するＬ−Ｕ：Ｌはエピタキシャル層の厚み）は３．７μｍである。
半導体基板１２０の厚み（図５に図示するＴ）は、トレンチゲート電極１５０の底面から半導体基板１２０の上面までの長さ（Ｌ−Ｕ）の４０〜６０倍に形成されている。具体的には、１４８μｍ〜２２２μｍの厚みに調整されている。図５では、半導体基板１２０の厚みが相対的に薄く表示されている。
【００２５】
図６に第１実施例の半導体装置の要部断面図と、半導体装置に接続される電流検出回路を示している。縦型の電界効果型トランジスタ群は、メイン領域１とセンス領域２に区画されている。メイン領域１内のセル群（トランジスタ群であり、以下ではメインセル群という）をメイン電流が流れる。センス領域１内のセル群（センスセル群という）をセンス電流が流れる。ソース電極１８０は、メイン領域１のメインソース電極１８１と、センス領域２のセンスソース電極１８２に区分され、両者はデッドゾーン１８３によって電気的に絶縁されている。メイン領域１とセンス領域２の平面的位置関係は、図４に示したものとほぼ同じであり、センス領域２はメイン領域１で囲繞されている。
【００２６】
センスセル群のセンスソース電極１８２には、センスパッド１８４が形成され、そのセンスパッド１８４からＡｌ等の配線を介してオペアンプに結線されている。メインセル群のメインソース電極１８１には、ソースパッド１８５が形成され、Ａｌ等の配線が接続され、負荷に接続されている。また、メインソース電極１８１にはケルビンパッド１８６が形成され、Ａｌ等の配線を介してオペアンプに結線され、基準電位として利用されている。
オペアンプに並列に抵抗Ｒ３が形成され、抵抗Ｒ３によってセンスセル群を流れるセンス電流をセンス電圧に変換し、オペアンプから増幅されたセンス電圧を出力する。オペアンプの出力電圧と、電流センス比によって、メインセル群を流れるメイン電流を計算することができる。メインセル群に予定よりも過大な電流が流れているときは、ゲート電極１５０に加える電位を下げてメイン電流を所定電流に下げることができる。電流センシング機能を内蔵しているために、半導体装置を流れる電流値を調整することが可能となる。
【００２７】
メイン領域１内に存在するメインセル群の数は、３９６３３９１個である。センス領域２内に存在するセンスセル群の数は、７２０個である。センスセル群のセル数はメインセル群のセル数の約０．０１８％である。
【００２８】
図７は、第１実施例の半導体装置の電流センス比と温度の関係を示している。実施例１の半導体装置は、雰囲気温度の変化に対して、電流センス比がほとんど変化しないことが分かる。
【００２９】
図８は、第１実施例の半導体装置において、Ｔ／（Ｌ−Ｕ）を様々に設定したときの電流センス比の変動率を示している。ここで、Ｔは、半導体基板１２０の厚みであり、Ｌ−Ｕは、トレンチゲート電極１５０の底面から半導体基板１２０の上面までの長さである。電流センス比の変動率とは、室温での電流センス比と約１５０℃での電流センス比の差を室温での電流センス比で除した値を言い、その値が0.0に近いほど、温度の変化に抗して半導体装置の電流センス比が一定に維持されることを示す。
図８から、Ｔ／（Ｌ−Ｕ）が４０〜６０である場合、電流センス比の変動率が0.0に近いことがわかる。
【００３０】
第１実施例の半導体装置は、従来の半導体装置に比べ、半導体基板１２０の厚みを薄くしている。従来の半導体装置では、半導体基板１２０の厚みＴがＬ−Ｕの約６０倍を超えている。従来の半導体装置では、半導体基板１２０の厚みＴをＬ−Ｕの約６０倍以下に薄くすることによって電流センス比の変動率を0.0に近づけられることを認識しておらず、半導体基板１２０の厚みＴを薄くする必要がなかった。半導体基板１２０の厚みＴをＬ−Ｕの約６０倍以下に薄くすると、半導体基板１２０が破壊しやすくなることから、従来の半導体装置の半導体基板１２０の厚みＴはＬ−Ｕの約６０倍を超えている。
ドリフト層の厚みを５〜１２μｍとし、ドリフト層の不純物濃度を１×１０１５〜１×１０１６ｃｍ−３とし、半導体基板の厚みをトレンチゲート電極の底面から半導体基板上面までの長さの４０〜６０倍にすると、必要な耐圧を確保し、必要なオン抵抗を確保しながら、電流センス比の変動率を0.0に近づけることができる。
第１実施例では、電流センス比が温度に依存して変化する特性と、半導体基板１２０の厚みＴが密接に連動するのを見出し、敢えて半導体基板１２０の厚みＴを薄くした。その結果、温度変化に抗して半導体装置の電流センス比をほぼ一定に維持することが可能となり、センス電流から精度良くメイン電流を計算することができるようになった。
第１実施例の半導体装置は、半導体基板１２０の厚みを薄くするによって製造することができる。製造しやすい構造となっている。第１実施例の半導体装置はトレンチゲート電極１５０を利用しており、半導体装置の小型化や電力損失の低減や耐圧特性の向上等にも効果を奏する。
【００３１】
（第２実施例）  第２実施例では、１１０Ｖの耐圧特性を有する半導体装置を提供する。第２実施例は、ドリフト層１３０の不純物濃度や厚みが、第１実施例と異なる。基本的な構造は実施例１と同様であり、図５を参照する。
第２実施例では、ドリフト層１３０の不純物濃度が２．５×１０１５ｃｍ−３である。また、ドリフト層１３０の厚みが９．５μｍである。
トレンチゲート電極１５０の縦方向の長さ（図５に図示するＵ）は１．５μｍである。トレンチゲート電極１５０の底面から半導体基板１２０の上面までの長さ（図５に図示するＬ−Ｕ）は８．０μｍである。
半導体基板１２０の膜厚は、トレンチゲート電極１５０の底面から半導体基板１２０の上面までの長さの４０〜６０倍で形成されている。具体的には、３２０μｍ〜４８０μｍの範囲に調整されている。
【００３２】
電流検出回路等は、第１実施例の構成に基本的に同一である（図６参照）。メイン領域内１に３２４００００個のメインセル群が形成されている。センス領域２内に７２０個のセンスセル群が形成されている。センスセル群のセル数はメインセル群のセル数の約０．０２２％である。
【００３３】
図９に、第２実施例の半導体装置において、Ｔ／（Ｌ−Ｕ）を様々に設定したときの電流センス比の変動率を示している。図９から、Ｔ／（Ｌ−Ｕ）が４０〜６０の場合、電流センス比変動率が0.0に近いことがわかる。
【００３４】
第１実施例と第２実施例とその他の実験から、ドリフト層の厚みが５〜１２μｍであり、その不純物濃度が１×１０１５〜１×１０１６ｃｍ−３であれば、その条件内でドリフト層の厚みや不純物濃度が変化したとしても、Ｔ／（Ｌ−Ｕ）が４０〜６０の関係式を満たしているときに、温度に対する電流センス比の変動率をゼロに近づけることができ、電流センス比が温度に依存して変化する現象を抑制できることが確認された。
【００３５】
（第３実施例）  図１０は、第３実施例の半導体装置の要部断面図を示す。
第３実施例の半導体装置では、メイン領域１とセンス領域２とで、半導体基板１２０の厚みを異ならせている。図１０（ａ）に示す半導体装置は、低耐圧系（約１００Ｖ以下）である。メイン領域１の半導体基板１２０が薄く、センス領域２の半導体基板１２０の膜厚が厚くなっている。図１０（ｂ）に示す半導体装置は、高耐圧系（約１００Ｖを超える）である。メイン領域１の半導体基板１２０が厚く、センス領域２の半導体基板１２０の膜厚が薄くなっている。なお、図中の半導体基板１２０は、図面の都合により模式的に図示されている。
【００３６】
第３実施例は、メイン領域１とセンス領域２のセル群の抵抗温度係数をそれぞれ独立で調整できることが特徴である。
ドリフト層１３０では格子散乱が主たる抵抗要因となり、正の抵抗温度係数となる。一方、半導体基板１２０では不純物散乱が主たる抵抗要因となり、負の抵抗係数となる。温度上昇に伴うドリフト層１３０の抵抗変化分を、半導体基板１２０の厚みを調整することで、半導体基板１２０の抵抗変化分によって打ち消すことが可能となる。メイン領域１とセンス領域２の半導体基板の厚みを独立に調整することができると、メイン領域１とセンス領域２のセル群の抵抗温度係数をほぼ等しくしたり、さらにはセル群の抵抗温度係数をほぼ0.0にすることができる。また、ドリフト層１３０の設定の自由度が増すため、様々な耐圧の半導体装置に適用できる。
半導体装置を実際に使う場合には、電極パッドや配線等の寄生抵抗を考慮した回路設計を必要とする場合がある。第３実施例によると、メイン領域内のセル群の抵抗温度係数と、センス領域内のセル群の抵抗温度係数と、半導体装置に接続する電極パッドと配線を合計した抵抗温度係数をほぼ等しくすることができる。電極パッドや配線位置によって電流センス比が変動することがあるが、メインセル群の抵抗温度係数とセンスセル群の抵抗温度係数と電極パッドと配線を合計した抵抗温度係数がほぼ等しいと、電極パッドや配線位置によって電流センス比が変動することを抑制することができる。ケルビンパッドの位置による電流センス比がばらつくのを抑制するのにも効果的である。
【００３７】
（第４実施例）  図１１に、メイン領域１とセンス領域２のレイアウトの一例の平面図を示す。
図１１に示すように、メイン領域１の外周が長くなるレイアウトを採用すると、メイン領域１における周辺セル数の数が増加する。したがって、メイン領域１での周辺セルと内部セルのセル数の比と、センス領域２での周辺セルと内部セルのセル数の比をほぼ等しくすることができる。したがって、それぞれの抵抗温度係数はほぼ等しくなる。
【００３８】
従来の電流センシング機能を有する半導体装置では、電流センス比が温度に依存して変化するために、半導体装置の温度を測定し、測定した温度によって電流センス比の変動を補償する手段を必要としていた。
本発明の第１〜４実施例によれば、温度センサー等を必要とせず、補償処理も必要としない。部品点数、電力損失、回路の簡単化、および製造工程の簡単化などの点で効果を奏する。
【００３９】
本発明の第１〜３実施例には、トレンチゲート電極を有する縦型電界効果トランジスタが例示されている。しかしながら、本発明の適用範囲は、トレンチゲート電極を有する半導体装置に限定されるものではなく、様々な構成のゲート電極に対して適用することができる。第１〜２実施例のＬ−Ｕは、オン抵抗に寄与するドリフト層の厚みを実質意味するものであって、トレンチゲート電極に限定するものではない。トレンチゲート電極を有さない様々な縦型電界効果トランジスタであっても、適宜調節して適用し得る。
実施例で使用されているｐ型とｎ型を、その逆に利用することも可能である。
上記実施例では、機能実現セルがトランジスタである場合を例示したが、トランジスタ以外のスイッチングセルにも適用することができ、さらにはダイオード等にも適用することができる。
【００４０】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図１】  従来の半導体装置の等価回路図を示す。
【図２】  従来の半導体装置の要部断面図を示す。
【図３】  従来の半導体装置の雰囲気温度に対する電流センス比を示す。
【図４】  従来の半導体装置の平面図を示す。
【図５】  本発明の第１実施例の半導体装置の単位セルの断面図を示す。
【図６】  本発明の第１実施例の半導体装置の要部断面図を示す。
【図７】  本発明の第１実施例の半導体装置の雰囲気温度に対する電流センス比を示す。
【図８】  本発明の第１実施例の半導体装置の様々な条件での電流センス比変動率を示す。
【図９】  本発明の第２実施例の半導体装置の様々な条件での電流センス比変動率を示す。を示す。
【図１０】  本発明の第３実施例の要部断面図を示す。
【図１１】  本発明の第４実施例の平面図を示す。
【符号の説明】
１１０：ドレイン電極
１２０：基板
１３０：ドリフト層
１４０：ボディ層
１５０：トレンチ電極
１５１：ゲート絶縁膜
１６１：ソース領域
１６２：ボディコンタクト領域
１７０：絶縁層間膜
１８０：ソース電極
１８１：メインソース電極
１８２：センスソース電極
【図１】
0004622214.tif 000002
【図２】
0004622214.tif 000003
【図３】
0004622214.tif 000004
【図４】
0004622214.tif 000005
【図５】
0004622214.tif 000006
【図６】
0004622214.tif 000007
【図７】
0004622214.tif 000008
【図８】
0004622214.tif 000009
【図９】
0004622214.tif 000010
【図１０】
0004622214.tif 000011
【図１１】
0004622214.tif 000012