(57)【特許請求の範囲】
【請求項１】
電源ラインに設けられたセンス抵抗と、前記センス抵抗の両端の電圧によって前記電源ラインに流れる電流を検出する差動増幅器を備えた電流検出回路であって、
前記センス抵抗は、両端が前記差動増幅器の反転入力端子と非反転入力端子に接続され、
前記差動増幅器は、
第一抵抗と第一ＰＭＯＳトランジスタと第一電流源が前記反転入力端子とＧＮＤの間に直列に接続され、
第二抵抗と第二ＰＭＯＳトランジスタと第二電流源が前記非反転入力端子とＧＮＤの間に直列に接続され、
前記第一ＰＭＯＳトランジスタは、ゲートとドレインが前記第二ＰＭＯＳトランジスタのゲートと接続され、
前記第二ＰＭＯＳトランジスタは、ドレインが前記差動増幅器の出力端子と接続され、
前記非反転入力端子と前記第一ＰＭＯＳトランジスタのソースの間に電圧降下を制限する電圧制限回路を備えた
ことを特徴とする電流検出回路。
【請求項２】
前記電圧制限回路は、
ゲートとドレインが前記非反転入力端子に接続され、ソースが前記第一ＰＭＯＳトランジスタのソースに接続された、ＮＭＯＳトランジスタである
ことを特徴とする請求項１に記載の電流検出回路。
【請求項３】
前記電圧制限回路は、
ソースが前記非反転入力端子に接続され、ゲートとドレインが前記第一ＰＭＯＳトランジスタのソースに接続された、第三のＰＭＯＳトランジスタである
ことを特徴とする請求項１に記載の電流検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流を監視する電流検出回路に関し、より詳しくは、電源ラインに挿入された抵抗の両端の電圧を差動増幅器により測定し検出結果を出力する回路に関する。
【背景技術】
【０００２】
電源ラインの電流を監視することは、電源ラインとグランドラインへのショートや、電源ラインに接続されていた部品が外れるなどの、異常を検出する手段として重要である。
図３に、従来の電流検出回路の回路図を示す。従来の電流検出回路は、電源ライン３００に流れている電流を電圧へ変換するための抵抗３０１と、抵抗３０１の両端の差電圧を増幅するための差動増幅器３２０と、を備える。差動増幅器３２０は、抵抗３０６、３０７、ＰＭＯＳトランジスタ３０８、３０９、電流源３１０、３１１と、非反転入力端子３０３と、反転入力端子３０２と、出力端子３０４から構成されている。
【０００３】
上述したような電流検出回路は、以下のように動作して電流を監視する機能を有する。
抵抗３０１に矢印の方向の電流が流れている場合（ＩS＝＋電流）、反転入力端子３０４よりも非反転入力端子３０３が高い電圧となっており、ＰＭＯＳトランジスタ３０８のソース−ゲート間電圧よりも、ＰＭＯＳトランジスタ３０９のソース−ゲート間電圧の方が大きな電圧となるため、出力端子３０４の電圧は上昇し、＋電流が流れていることを示す。
【０００４】
抵抗３０１に矢印と反対の方向に電流が流れている場合（ＩS＝−電流）、非反転入力端子３０３よりも反転入力端子３０２が高い電圧となっており、ＰＭＯＳトランジスタ３０８のソース−ゲート間電圧よりも、ＰＭＯＳトランジスタ３０９のソース−ゲート間電圧の方が小さな電圧となるため、出力端子３０４の電圧は下降し、−電流が流れていることを示す。
【０００５】
抵抗３０６と３０７の抵抗値が等しく、ＰＭＯＳトランジスタ３０８と３０９の特性が等しく、電流源３１０と３１１の電流値が等しい場合、出力端子３０４の電圧が反転する閾値は、抵抗３０１に電流が流れていない条件（ＩS＝０ｍＡ）となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第５９６９５７４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、この回路において、ＮＢＴＩによりＰＭＯＳトランジスタ３０９の特性が変化してしまい、よって、電流検出回路の出力端子３０４の電圧が反転する閾値が変化してしまうという問題点を有していた。以下にその動作を説明する。
【０００８】
ＮＢＴＩとは、トランジスタの基板に対してゲートにマイナス、すなわちゲートに対して基板をプラスの電圧を印加しつづけるとトランジスタの閾値電圧が変化してしまう現象である。電圧差が大きいほど閾値電圧の変化は大きくなるため、防止する一つの手段としては、電圧差を小さくすることが考えられる。
【０００９】
図４に、非反転入力端子３０３の電圧を一定電圧とし、抵抗３０１の抵抗値をＲSとし、抵抗３０１に流れる電流をＩSとし、ＩS電流を変化させた場合における動作波形を示す。抵抗３０６と３０７の抵抗値が等しくＲ、ＰＭＯＳトランジスタ３０８と３０９の特性が等しく、電流源３１０と３１１の電流値が等しくＩ、非反転入力端子１０３の電圧をＶＩＮ＋、とした場合、ＰＭＯＳトランジスタ３０９のソース電圧（ＶS3）は、
ＶS3＝（ＶＩＮ＋）−（Ｉ×Ｒ）
となる。また、電流ＩSが変化した時のＰＭＯＳトランジスタ３０８と３０９のゲート電圧（ＶG3）は、ＰＭＯＳトランジスタ３０８のソース−ゲート間電圧をＶSG31とすると、
ＶG3＝（ＶＩＮ＋）−（ＩS×ＲS）−（Ｉ×Ｒ）−（ＶSG31）
となる。以上より、ＰＭＯＳトランジスタ３０９のソース−ゲート間電圧ＶSG32は、
ＶSG32＝（ＶS3）−（ＶG3）＝（ＩS×ＲS）＋（ＶSG31）
となる。よってＶSG32は、ＩSの増加に比例して電圧が大きくなってしまう。このため、ＮＢＴＩによりＰＭＯＳトランジスタ３０９の特性が変化してしまい、電流検出回路の反転する閾値が変化してしまうという課題を有している。
本発明は、上記課題を解決した電流検出回路を提供するものである。
【課題を解決するための手段】
【００１０】
従来の課題を解決するために、本発明の電流検出回路は以下のような構成とした。
電源ラインに設けられたセンス抵抗と、センス抵抗の両端の電圧によって前記電源ラインに流れる電流を検出する差動増幅器を備えた電流検出回路であって、差動増幅器は、第一抵抗と第一ＰＭＯＳトランジスタと第一電流源が反転入力端子とＧＮＤの間に直列に接続され、第二抵抗と第二ＰＭＯＳトランジスタと第二電流源が非反転入力端子とＧＮＤの間に直列に接続され、第一ＰＭＯＳトランジスタは、ゲートとドレインが第二ＰＭＯＳトランジスタのゲートと接続され、第二ＰＭＯＳトランジスタは、ドレインが差動増幅器の出力端子と接続され、非反転入力端子と第一ＰＭＯＳトランジスタのソースの間に電圧降下を制限する電圧制限回路を備えた電流検出回路。
【発明の効果】
【００１１】
本発明の電流検出回路によれば、非反転入力端子の電圧に応じてＰＭＯＳトランジスタのゲートの電圧降下を制限させることが出来るため、ＮＢＴＩによる差動増幅器の非反転入力端子側のＰＭＯＳトランジスタの特性の変化を抑制して、電流検出回路の反転する閾値が変化しない、という効果がある。
【図面の簡単な説明】
【００１２】
【図１】第一の実施形態の電流検出回路の回路図である。
【図２】第二の実施形態の電流検出回路の回路図である。
【図３】従来の電流検出回路の回路図である。
【図４】電流検出回路の動作を表す波形である。
【発明を実施するための形態】
【００１３】
以下、本実施形態について、図面を参照して説明する。
［第１の実施形態］
図１は、第一の実施形態の電流検出回路の回路図である。
第一の実施形態の電流検出回路は、センス抵抗である抵抗１０１と、差動増幅器１２０と、を備えている。差動増幅器１２０は、抵抗１０６、１０７と、ＰＭＯＳトランジスタ１０８、１０９と、電流源１１０、１１１と、ＮＭＯＳトランジスタ１１２と、を備えている。
【００１４】
抵抗１０１は、電源ライン１００に流れる電流を電圧へ変換する。差動増幅器１２０は、抵抗１０１に発生した電圧を検出する。
抵抗１０１は、両端を差動増幅器１２０の非反転入力端子１０３と反転入力端子１０２に接続される。
【００１５】
抵抗１０６は、一方の端子が反転入力端子１０２と接続され、他方の端子はＰＭＯＳトランジスタ１０８のソースに接続される。抵抗１０７は、一方の端子が非反転入力端子１０３と接続され、他方の端子はＰＭＯＳトランジスタ１０９のソースに接続される。ＰＭＯＳトランジスタ１０８は、ゲートとドレインが電流源１１０の一方の端子とトランジスタ１０９のゲートに接続される。ＰＭＯＳトランジスタ１０９は、ドレインが電流源１１１の一方の端子と出力端子１０４に接続される。ＮＭＯＳトランジスタ１１２は、ゲートとドレインが非反転入力端子１０３に接続され、ソースがＰＭＯＳトランジスタ１０８のソースに接続され、基板はＧＮＤに接続される。
【００１６】
図４に、非反転入力端子１０３の電圧を一定電圧とし、抵抗１０１の抵抗値をＲSとし、抵抗１０１に流れる電流をＩSとし、電流ＩSを変化させた場合における動作波形を示す。抵抗１０６と１０７の抵抗値が等しくＲ、ＰＭＯＳトランジスタ１０８と１０９の特性が等しく、電流源１１０と１１１の電流値が等しくＩ、非反転入力端子１０３の電圧をＶＩＮ＋、とした場合、ＰＭＯＳトランジスタ１０９のソース電圧ＶS1は、
ＶS1＝（ＶＩＮ＋）−Ｉ×Ｒ
となる。また、電流ＩSが変化した時のＰＭＯＳトランジスタ１０８とＰＭＯＳトランジスタ１０９のゲート電圧ＶG1は、ＰＭＯＳトランジスタ１０８のソース−ゲート間電圧をＶSG11とすると、
ＶG1＝（ＶＩＮ＋）−ＩS×ＲS−Ｉ×Ｒ−ＶSG11
となる。以上より、ＰＭＯＳトランジスタ１０９のソース−ゲート間電圧ＶSG12は、
ＶSG12＝ＶS1−ＶG1＝ＩS×ＲS＋ＶSG11
となる。電流ＩSが＋に増加すると、ゲート電圧ＶG1が降下し、ソース−ゲート間電圧ＶSG12が大きくなることがわかる。
【００１７】
ここで、ＮＭＯＳトランジスタ１１２が接続されているため、ゲート電圧ＶG1の電圧降下は制限される。ＮＭＯＳトランジスタ１１２は、十分な電流を流せるトランジスタ特性を有しており、閾値電圧をＶｔｈとすると、
ＶG1’＝（ＶＩＮ＋）−Ｖｔｈ−ＶSG11
となり、この電圧で制限される。以上より、ＰＭＯＳトランジスタ１０９のソース−ゲート間電圧ＶSG12は、
ＶSG12’＝ＶS1−ＶG1’＝Ｖｔｈ＋ＶSG11−Ｉ×Ｒ
となる。よって、ソース−ゲート間電圧ＶSG12は、電流ＩSが＋に増加した場合でも、電流ＩSに関係せず、一定値以下の電圧となることを防止する。
【００１８】
従って、ＮＢＴＩによる差動増幅器のＰＭＯＳトランジスタ１０９の特性の変化を抑制するので、電流検出回路は出力電圧が反転する閾値が変化しない。一方、電流ＩSが−に増加した場合は、回路動作へ影響を与えない。
【００１９】
図２は、第二の実施形態の電流検出回路の回路図である。第一の実施形態の電流検出回路との違いは、ＮＭＯＳトランジスタ１１２の代わりに、ＰＭＯＳトランジスタ２１２を備えたことである。ＰＭＯＳトランジスタ２１２は、ソースが非反転入力端子１０３に接続され、ゲートとドレインがＰＭＯＳトランジスタ１０８のソースに接続され、基板が回路内の一番高い電源に接続される。
【００２０】
ＰＭＯＳトランジスタ２１２が接続されているため、ＰＭＯＳトランジスタ１０８とＰＭＯＳトランジスタ１０９のゲート電圧ＶG1の電圧降下は制限される。ＰＭＯＳトランジスタ２１２は、十分な電流を流せるトランジスタ特性を有しており、閾値電圧を｜Ｖｔｈ｜とすると、
ＶG1’＝（ＶＩＮ＋）−｜Ｖｔｈ｜−ＶSG11
となり、この電圧で制限される。以上より、ＰＭＯＳトランジスタ１０９のソース−ゲート間電圧ＶSG12は、
ＶSG12’＝ＶS1−ＶG1’＝｜Ｖｔｈ｜＋ＶSG11−Ｉ×Ｒ
となる。よって、ＰＭＯＳトランジスタ１０９のソース−ゲート間電圧ＶSG12は、電流ＩSが＋に増加した場合でも、電流ＩSに関係せず、一定値以下の電圧となることを防止する。
【００２１】
従って、ＮＢＴＩによる差動増幅器のＰＭＯＳトランジスタ１０９の特性の変化を抑制するので、電流検出回路は出力電圧が反転する閾値が変化しない。一方、電流ＩSが−に増加した場合は、回路動作へ影響を与えない。
【００２２】
以上に説明したように、本実施形態の電流検出回路によれば、非反転入力端子の電圧に応じてＰＭＯＳトランジスタのゲートの電圧降下を制限することが出来るため、ＮＢＴＩによる差動増幅器の非反転入力端子側のＰＭＯＳトランジスタの特性の変化を抑制するので、電流検出回路の出力電圧が反転する閾値が変化しない、という効果がある。
【符号の説明】
【００２３】
１２０、２２０  差動増幅器
【図１】
0006436821.tif 000002
【図２】
0006436821.tif 000003
【図３】
0006436821.tif 000004
【図４】
0006436821.tif 000005