(57)【特許請求の範囲】
【請求項１】
入射光に応じた信号電流を出力するマトリックス状に配列されたセンサー素子，及び，前記マトリックスの外側領域に配置され暗電流を出力するダミー素子が形成されたセンサー基板と，
暗電流を補正する回路及び前記信号電流が入力される画像処理回路が形成された処理回路基板と，
各前記ダミー素子と前記暗電流を補正する回路とを接続する第１のバンプと，
各前記センサー素子と前記画像処理回路とを接続する第２のバンプとを有し，
前記暗電流を補正する回路は，複数の前記第１のバンプを並列接続する配線を有し，並列接続された複数の前記第１のバンプからの出力に基づいて，前記信号電流に重畳する前記センサー素子の暗電流を補正することを特徴とする半導体撮像装置。
【請求項２】
請求項１記載の半導体撮像装置において，
前記ダミー素子及び前記センサー素子は，上コンタクト層及び下コンタクト層により上下を挟まれた光吸収層を有し，
前記ダミー素子の前記光吸収層，前記上コンタクト層及び前記下コンタクト層は，それぞれ前記センサー素子の前記光吸収層，前記上コンタクト層及び前記下コンタクト層と同一の組成及び厚さを有し，
前記配線により並列接続される複数の前記ダミー素子の前記光吸収層の総面積が，前記センサー素子の前記光吸収層の面積に等しいことを特徴とする半導体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はダミー素子を用いて暗電流を補正する半導体撮像装置に関し，とくに一部のダミー素子の不良を救済できるダミー素子構造に関する。
【０００２】
入射光量に応じた信号電流を発生するセンサー素子を一次元又は二次元に配列した半導体撮像装置では，多数のセンサー素子間で生ずる暗電流の差を小さくするため，ダミー素子により暗電流を発生させ，そのダミー素子の暗電流に基づきセンサー素子の暗電流を補正している。かかる暗電流の補正は，とくに信号電流と比較して暗電流が大きなセンサー素子が用いられる赤外線撮像装置で重要である。例えば量子井戸構造を光吸収層とし，量子井戸のサブバンド間の遷移に起因する電気伝導度の変化を利用する光伝導素子を用いた赤外線撮像装置である。
【０００３】
この暗電流の補正では，ダミー素子を少なくして撮像装置の構造を簡単にするため，通常，一個のダミー素子に基づき複数のセンサー素子の補正をする。しかしこの構成では，一個のダミー素子の不良が直ちに複数の画素の補正不良を引き起こすため，一個のダミー素子の不良があっても撮像装置として使用に耐えない。他方，ダミー素子の不良を救済する冗長回路を設けることも回路が複雑になり容易ではない。このため，一部のダミー素子が不良であっても一応の動作をなすダミー素子が必要とされている。
【０００４】
【従来の技術】
従来の半導体撮像装置では，複数のセンサ素子に対して一個のダミー素子を配置していた。以下，従来の半導体撮像装置の暗電流補正について二次元赤外線撮像装置に関する従来例を参照して説明する。
【０００５】
図５は従来例平面図であり，赤外線撮像装置のセンサー基板上面に形成されたセンサー素子及びダミー素子の配置を表している。従来の半導体撮像装置では，図５を参照して，センサー素子２１はセンサー基板上面にｎ行×ｍ列のマトリックス状に配置され，そのマトリックスの上部及び下部にそれぞれ１行×ｍ列のダミー素子２２が配置される。通常，ダミー素子２２は，遮光膜により入射光が遮光される以外はセンサー素子２１と同一構造を有し，従ってセンサー素子２１の暗電流に等しい電流を出力する。なお，上部第ｋ列目のダミー素子２２の出力電流は，マトリックスの第ｋ列に属するｎ個のセンサー素子２１のうちマトリックスの上半分に位置するセンサー素子２１の暗電流補正の基準として使用され，下部第ｋ列目のダミー素子の出力電流は，マトリックスの第ｋ列に属するｎ個のセンサー素子２１のうちマトリックスの下半分に位置するセンサー素子２１の暗電流補正の基準として使用される。
【０００６】
図６は従来例ブロック回路図であり，図５に図示されたセンサー素子の暗電流を補正するための回路構成を表している。なお，図６には，上部第ｋ列目及び第ｋ＋１列目のダミー素子２２と，これらのダミー素子２２により補正されるマトリックスの第ｋ列及び第ｋ＋１列に属する上半分のセンサー素子２１のみが示されている。図６を参照して，ダミー素子２２の出力，即ちダミー素子２２の暗電流は，参照電圧発生回路４１に入力され，ダミー素子２２の出力電流に対応した電圧として定電流発生回路５２に供給される。定電流発生回路５２は，参照電圧発生回路４１の出力を基準電圧としてダミー素子２２の暗電流に等しい電流を補正電流として発生する。出力回路４３は，センサー素子２１の出力から定電流発生回路５２の出力電流を差し引き，その差分を入射光に相当する信号電流として蓄積し出力する。なお，上述の定電流発生回路５２及び出力回路４３は，センサー素子２１毎に設けられ，一つのセンサー素子２１を含む一画素分の処理回路４０を構成する。即ち，一画素処理回路４０はセンサー素子２１と同じくｎ行×ｍ列のマトリックスを構成する。
【０００７】
上述したように，上記第ｋ列目のダミー素子２２の暗電流は，第ｋ列の上半分に属するセンサー素子２１の暗電流補正の基準電流として使用される。従って，このダミー素子２２が接続不良のため電流が遮断されると，第ｋ列に属するセンサー素子２１のうち，上半分のセンサー素子２１の暗電流補正ができなくなる。このダミー素子の不良に起因する暗電流の補正不良は，画像の線欠陥として現れるため実用上重大な障害となる。とくに，量子井戸のサブバンド間遷移を利用する光伝導型素子をセンサとする赤外線撮像装置では，光起電型素子に比べ暗電流が非常に大きいため暗電流の補正不良は極めて重大な障害となる。また，かかる線欠陥が存在する画像を隣接画素により修正する画像処理は，センサー素子の不良に起因する一画素のみの修正に比べ困難であり，実用に耐える画像処理をすることは難しい。
【０００８】
【発明が解決しようとする課題】
上述したように，従来の半導体撮像装置では一個のダミー素子により複数のセンサー素子の暗電流を補正するため，製造時に発生した一個のダミー素子の接続不良が直ちに複数の画素の補正不良を引き起こし，製造歩留りが低下するという問題がある。
【０００９】
本発明は，一部のダミー素子が接続不良になっても，完全には暗電流が遮断されることがないダミー素子を提供することで，ダミー素子の接続不良に起因して複数画素の補正不良が同時に発生することを防止することができる半導体撮像装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】
図１は本発明の実施形態例平面図であり，センサー素子及びダミー素子の配置を表している。図２は本発明の実施形態例断面図であり，センサー素子及びダミー素子の構造を表している。
【００１１】
上記課題を解決するために，本発明の第一の構成の半導体撮像装置は，図１を参照して，入射光に応じた信号電流を出力するマトリックス状に配列されたセンサー素子，及び，前記マトリックスの外側領域に配置され暗電流を出力するダミー素子２２が形成されたセンサー基板と，暗電流を補正する回路及び前記信号電流が入力される画像処理回路が形成された処理回路基板と，各前記ダミー素子２２と前記暗電流を補正する回路とを接続する第１のバンプ９と，各前記センサー素子２１と前記画像処理回路とを接続する第２のバンプ９とを有し，前記暗電流を補正する回路は，複数の前記第１のバンプを並列接続する配線を有し，並列接続された複数の前記第１のバンプからの出力に基づいて，前記信号電流に重畳する前記センサー素子２１の暗電流を補正することを特徴として構成する。
【００１２】
また，本発明の第二の構成は，図２を参照して，第一の構成の半導体撮像装置において，前記ダミー素子２２及び前記センサー素子２１は，上コンタクト層４及び下コンタクト層２により上下を挟まれた光吸収層３を有し，前記ダミー素子２２の前記光吸収層３，前記上コンタクト層４及び前記下コンタクト層２は，それぞれ前記センサー素子２１の前記光吸収層３，前記上コンタクト層４及び前記下コンタクト層２と同一の組成及び厚さを有し，前記配線により並列接続される複数の前記ダミー素子２２の前記光吸収層３の総面積が，前記センサー素子２１の前記光吸収層３の面積に等しいことを特徴として構成する。
【００１３】
本発明の第一の構成では，図１を参照して，複数のダミー素子２２を並列に接続して，暗電流補正の基準となる電流を発生する。この構成では，一部のダミー素子２２が接続不良であっても，残りの並列接続されたダミー素子２２の暗電流の和が補正の基準となる電流として出力される。従って，並列接続されたダミー素子２２の全てが接続不良でない限り，この暗電流の和に基づき補正することができるので，多くの場合に補正が全くできないという事態を回避することができる。
【００１４】
並列接続されるダミー素子２２の個数は，２以上であればよい。接続不良のダミー素子２２が及ぼす出力電流の減少量を，出力電流の低い比率に留めるためには，並列接続されるダミー素子２２は多いほど好ましい。他方，製造の簡素化を図るためにはダミー素子２２は少ないことが好ましい。従って，並列接続するダミー素子２２の適切な個数は，画像の品質と製造歩留りの両方を考慮して定められる。
【００１５】
ダミー素子２２は，暗電流を発生する素子であればよく，特定の素子構造である必要はなく，又センサー素子２１の種類に依存する必要もない。しかし，センサー素子２１の暗電流を正確に補正するためには，ダミー素子２２は，センサー素子２１と同一暗電流特性を有する素子であることが好ましい。この観点から，ダミー素子２２はセンサー素子２１と同一構造を有するもので入射光による電流を発生しない素子が好ましい。かかる素子には，例えばセンサー素子と同一の素子の入射面に遮光膜を設けた素子がある。あるいは，上面（入射面の反対側）に設けられたセンサー素子の光結合器を除去した構造の素子がある。
【００１６】
さらに，並列接続されたダミー素子２２の暗電流の和は，補正回路を簡単にする観点からセンサー素子２１の暗電流と同一ないし近似することが好ましい。このため，ダミー素子２２とセンサー素子２１とが同一素子構造の場合は，互いに並列接続されたダミー素子２２の光吸収層の面積の和が，一個のセンサー素子２１の光吸収層の面積に等しいことが好ましい。なお，本明細書でいう光吸収層とは，検知すべき波長の入射光を吸収して光伝導又は光起電力を生ずる半導体層をいう。
【００１７】
本発明の第二の構成では，図２を参照して，ダミー素子２２は，下コンタクト層２，光吸収層３及び上コンタクト層４を積層したセンサー素子２１と同じ積層構造を有する。ここで，上及び下コンタクト層２，４は光吸収層３に対する電極として作用する。さらに，これらの積層の組成及び厚さは同一である。従って，光吸収層３の単位面積当たりのダミー素子２２及びセンサー素子２１の暗電流はほぼ等しい。また，電流─電圧特性及び温度特性等の暗電流特性も等しい。従って，単純な補正回路により精密な補正をすることができる。加えて，第二の構成では，ダミー素子２２一個の光吸収層３の面積をセンサー素子２１の光吸収層３の面積より小さくする。この構成により，ダミー素子２２の専有面積を小さくすることができる。また，この構成において，並列接続されたダミー素子２２の光吸収層３の面積の和を，センサー素子２１の光吸収層３の面積に等しくすることができる。このとき並列接続されたダミー素子２２の暗電流の和は，センサー素子２１の暗電流に等しい。従って，補正回路がより簡単になる。
【００１８】
【発明の実施の形態】
以下，本発明を，二次元赤外線撮像装置に適用した実施形態例を参照して説明する。本実施形態例の半導体撮像装置は，センサー素子及びダミー素子が形成されたセンサー基板と，回路が形成された処理回路基板とを有し，これら２枚の基板は後述するバンプにより接続されて使用される。なお，処理回路基板には，ダミー素子の出力に基づいてセンサー素子の出力を補正し，その補正されたセンサー素子の出力を外部に出力する画素処理回路が含まれる。
【００１９】
本実施形態例の半導体撮像装置のセンサー基板上面には，図１を参照して，センサー素子２１及びダミー素子２２がマトリックス状に配列されている。センサー素子２１は，４８０行×６４０列のマトリックスに配列される。そのマトリックスは上下に２分割されており，上半分は２４０行×６４０列に配列されたセンサー素子２１─１〜２１─２４０から構成され，下半分は２４０行×６４０列に配列されたセンサー素子２１─２４１〜２１─４８０から構成される。ダミー素子２２は，センサー素子２１のマトリックスの上部（紙面の上方部分）及び下部（紙面の下方部分）にそれぞれ，ダミー素子２２─１〜２２─６４０から構成される４行×６４０列のマトリックスとして配列される。なお，本実施形態例のダミー素子２２は，センサー素子２１の１／４の面積（光吸収層の面積比が１／４である。）を有する。
【００２０】
次に素子構造を説明する。図２を参照して，絶縁性ＧａＡｓからなるセンサー基板１上面に，ｎ型ＧａＡｓからなる下コンタクト層２が設けられている。この下コンタクト層２は，ダミー素子２２の形成領域とセンサー素子２１の形成領域との間に形成された分離溝（図示せず）により絶縁分離されており，その両領域に位置する下コンタクト層２はそれぞれ全ダミー素子２２の共通電極及び全センサー素子２１の共通電極として使用される。
【００２１】
下コンタクト層２上に，島状の光吸収層３及び上コンタクト層４がこの順で積層されている。光吸収層３は，厚さ５０nmのＡｌＧａＡｓ障壁層と厚さ５nmのＧａＡｓ井戸層とを交互に各５０層積層した多重量子井戸構造を有する。この光吸収層３は，赤外光が入射すると多重量子井戸構造のサブバンド間遷移により電気伝導を生じ，電気抵抗が変化する。即ち，光伝導型素子の光感受性を有する抵抗層として機能する。このような多重量子井戸構造の光吸収層の抵抗変化を利用する光伝導型素子は，暗電流が大きく暗電流の補正が不可欠である。しかし，光吸収層３はオーミック特性を有し，素子２１，２２の暗電流は光吸収層３の面積に比例する。また，本実施形態例では光吸収層３及び上下コンタクト層２，４は，ダミー素子２２とセンサー素子２１とで同一の半導体層により形成されている。このため，単位面積当たりの暗電流はダミー素子２２とセンサー素子２１とで等しい。従って，並列されるダミー素子２２の光吸収層３の面積の和を一個のセンサー素子２１の光吸収層３の面積と同じにすることで，ダミー素子２２の出力暗電流とセンサー素子２１との暗電流を等しくすることができる。即ち，この両素子の暗電流の差は素子の加工精度で定まるから，両素子の暗電流は非常に精密に制御することができる。
【００２２】
上コンタクト層４は，ｎ型ＧａＡｓ層からなり，センサー素子２１及びダミー素子２２の下コンタクト層２に対する他方の電極として使用される。
【００２３】
センサー素子２１の上コンタクト層４上面には，光結合器５が形成されている。この光結合器５は，上コンタクト層４上面に形成された複数の溝とその上に設けられたＴｉ／Ａｕ薄膜からなるミラー電極６とから構成された回折格子からなり，基板１下面から入射した赤外光を水平方向に散乱して光吸収層３に反射する。このため，光吸収層３に入射する赤外光の水平方向の進行成分が増加して光吸収層３の光吸収を増加させるので，センサー素子２１の感度が高くなる。他方，光結合器５が形成されていないダミー素子２２の光に対する感度は低く，ダミー素子２２は光感受性を持たない素子，即ち暗電流のみを発生する素子として機能する。なお，より精密な基準となる暗電流を得るために，必要があればダミー素子２２の光入射面，即ちダミー素子２２が形成された領域の基板１下面に遮光膜を設けることもできる。
【００２４】
上述したダミー素子２２及びセンサー素子２１の構造は，光吸収層３及び上下コンタクト層２，４の積層構造が上下対称である。このため，印加電圧の正負反転に対して対称な電流─電圧特性を有する。従って，ダミー素子２２にセンサー素子２１とは逆方向の電圧を印加する通常の使用法においても，ダミー素子２２とセンサー素子２１との暗電流を同じにすることができる。
【００２５】
光結合器５が形成されたセンサー素子２１の上面及び側面，及びダミー素子２２の上面及び側面は，例えばＳｉＯＮからなる保護膜７で覆われ保護される。センサー素子２１及びダミー素子２２の上面の保護膜７に開口が開設され，その開口底面にＡｕＧｅ／Ｎｉ／Ａｕの３層からなるオーミック電極８が設けられる。
さらに，電極上にＩｎバンプ９が設けられる。
【００２６】
他方，処理回路基板は，暗電流を補正する回路及び画像処理回路を含む回路が形成されたＳｉ基板から構成される。この処理回路基板表面には，センサー基板上に形成されたセンサー素子２１及びダミー素子２２の位置に対応してバンプが配設された入力接続端子５１が形成されている。センサー基板は処理回路基板上に，Ｉｎバンプ９とこの入力接続端子５１のバンプとが互いに当接するように重ねで配置される。即ち，センサー素子２１及びダミー素子２２はＩｎバンプ９を介して処理回路基板の回路に接続される。
【００２７】
次に，暗電流の補正手段について説明する。図３は本発明の実施形態例ブロック回路図であり，暗電流の補正回路及び画像処理回路を表している。なお，図５では，説明を簡明にするため，図１中のセンサー素子２１のマトリックスの上半分の部分について，第ｋ列目及び第ｋ＋１列目のダミー素子２２及び第ｋ列目及び第ｋ＋１列目のセンサー素子２１の出力を処理する回路を表している。
【００２８】
以下，第ｋ列目の処理について説明する。図３を参照して，第ｋ列目に属する４個のダミー素子２２（図１中のダミー素子２２─ｋ）は並列に接続され，その並列出力された４個のダミー素子２２の全暗電流が参照電圧発生回路４１に入力される。参照電圧発生回路４１は，入力暗電流に基づいてダミー素子２２の暗電流に対応する電圧を発生し，第ｋ列目に属する全ての（マトリックスの上半分に属する部分についてである。）一画素分の処理回路４０に基準電圧として供給する。
【００２９】
一画素分の処理回路４０は，各センサー素子２１毎に設けられ，一個のセンサー素子２１と，定電流発生回路５２と，出力回路４３とを含んでいる。定電流発生回路５２は，参照電圧発生回路４１の出力電圧を基準電圧として参照することで，ダミー素子２２の暗電流に応じた補正電流を発生する。出力回路４３は，定電流発生回路５２が出力する補正電流をセンサー素子２１の出力電流から差引き，差分を信号成分として出力する。
【００３０】
上述した実施例では，４個のダミー素子２２が並列に接続されている。このため，一個のダミー素子が接続不良であっても，正常時の３／４の暗電流が出力される。従って，撮像装置の画質の著しい劣化を招来することが少ない。なお，並列接続されている４個のダミー素子２２の暗電流の和は，必ずしもセンサー素子２１の暗電流に等しくなくともよい。この場合は，参照電圧発生回路４１及び定電流発生回路５２の変換特性を適切に設計する必要がある。
【００３１】
さらに，上述した実施例の動作を具体的な回路図に基づいて説明する。図４は本発明の実施形態例回路図であり，センサー基板上に形成された素子及び処理回路基板上に形成された回路を表している。
【００３２】
図１及び図３を参照して，ダミー素子２２の共通電極として機能する下コンタクト層２（図２参照）には正電位＋Ｖが印加され，他方，センサー素子２１の共通電極として機能する下コンタクト層２（図２参照）には負電位−Ｖが印加される。従って，ダミー素子２２にはセンサー素子２１と逆方向の暗電流が流れる。
【００３３】
ダミー素子２２の他方の電極はＩｎバンプ（図２参照）を介して処理回路基板上に形成された配線に接続される。第ｋ列目の属する４個のダミー素子２２の出力暗電流はこの配線により並列に接続されて合流し，参照電圧発生回路４１に入力される。参照電圧発生回路４１は，ダミー素子２２の出力と直列に挿入されたダイオード接続のトランジスタＴｒ６と，トランジスタＴｒ６をＯＮに制御するためのコンデンサＣ’とを含む。トランジスタＴｒ６は，ダミー素子２２の抵抗と印加電圧＋Ｖとにより定まる暗電流が流れる結果ゲートに発生する電圧を暗電流補正の基準電圧として参照電圧線４６に出力する。なお，この参照電圧線４６は第ｋ列目のセンサー素子２１の出力を処理する複数の画素処理回路４２に接続されている。
【００３４】
センサー素子２１は，Ｉｎバンプ（図２参照）を介して処理回路基板上に形成された画素処理回路４２に入力される。画素処理回路は，図３中の一画素分の処理回路４０からセンサー素子２１を除いた回路であり，各センサー素子２１毎に設けられる。
【００３５】
センサー素子２１の出力は，パストランジスタＴｒ２を介して画素処理回路４２中の電荷蓄積用コンデンサＣの一方の電極に接続される。なお，このコンデンサＣの他方の電極は基板１に接地されている。さらにこのパストランジスタＴｒ２とセンサー出力との接続点には，電源電圧＋Ｖに一端が接続されたトランジスタＴｒ１が接続されており，トランジスタＴｒ１を介して電源電圧＋Ｖから補正電流が供給される。従って，電荷蓄積用コンデンサＣには，センサー素子２１の出力電流と補正電流の差分，即ち光信号に相当する分の出力電流が蓄積される。ここで，トランジスタＴｒ１はゲートが参照電圧線４６に接続されており，トランジスタＴｒ６とともにミラー回路を構成する。従って，トランジスタＴｒ１及びトランジスタＴｒ６を同一にすることで，コンデンサＣに流入する補正電流を並列接続された４個のダミー素子２２の暗電流の和に等しくすることができる。勿論，必要ならば両トランジスタＴｒ１，６のゲート幅を異なるものとすることもできる。このとき，４個のダミー素子２２の暗電流の和とセンサー素子２１の暗電流との比を異なるものとすることができる。なお，パストランジスタＴｒ２のゲートは蓄積時間信号線４９に接続されており，蓄積時間信号線４９に正パルスが印加された期間のみトランジスタＴｒ２が導通して電荷蓄積用コンデンサＣに電荷が蓄積される。
【００３６】
画素処理回路４２は，電荷が蓄積された蓄積コンデンサＣの電圧を出力信号線４７を介して水平シフトレジスタ４５に出力する出力回路４３を含む。出力信号線４７は，各列毎に設けられた列方向に延在する配線からなり，第ｋ列目の出力信号線４７の終端は並列／直列変換レジスタからなる水平シフトレジスタ４５の第ｋ番目のビットに接続される。出力回路４３は，直列接続された２個のトランジスタＴｒ４，５とパストランジスタＴｒ３とを含む。トランジスタＴｒ４の一端は電源＋Ｖに接続され，トランジスタＴｒ５の一端は出力信号線４７に接続される。トランジスタＴｒ３の一端は，蓄積コンデンサＣのトランジスタＴｒ２が接続されている電極に接続され，他端はトランジスタＴｒ４のゲートに接続される。このトランジスタＴｒ３は，トランジスタＴｒ４と共にサンプルホールド回路を構成しており，トランジスタＴｒ３のゲートに接続するホールド信号線４８に印加されるホールド信号に同期して蓄積コンデンサＣの電位を保持する。この保持された電位は，垂直シフトレジスタ４４により選択された列選択線５０にゲートが接続するトランジスタＴｒ５を介して，出力信号線４７に出力される。
【００３７】
画素処理回路４２は，蓄積時間信号線４９にパルスが印加されている期間中蓄積コンデンサＣに暗電流分が補正されたセンサー素子２１の出力電流を蓄積し，この蓄積コンデンサＣの電位をホールド信号線４８に印加されたパルスに同期して出力回路４３でサンプルホールドするとともに，垂直シフトレジスタ４４が選択する順序に従ってホールドした蓄積コンデンサＣの電位を水平シフトレジスタ４５に出力する。
【００３８】
本実施形態例の半導体撮像装置は，センサー素子の１／ｎの面積のダミー素子をｎ個形成し，これを並列に接続するのみで，従来と同様の製造方法により製造することができるので，特別な製造工程を必要とせず従来の製造装置，工程をそのまま踏襲することができる。
【００３９】
【発明の効果】
本発明によれば，一部のダミー素子が接続不良であっても補正の基準となるダミー素子の出力暗電流が低下する率が小さいので，暗電流の補正が不能になるという事態を回避することができ，画質の劣化及び製造歩留りの低下を防止することができる。従って，半導体撮像装置の性能向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】  本発明の実施形態例平面図
【図２】  本発明の実施形態例断面図
【図３】  本発明の実施形態例ブロック回路図
【図４】  本発明の実施形態例回路図
【図５】  従来例平面図
【図６】  従来例ブロック回路図
【符号の説明】
１  基板
２  下コンタクト層
３  光吸収層
４  上コンタクト層
５  光結合器
６  ミラー電極
７  保護膜
８  オーミック電極
９  バンプ
２１，２１−１〜２１−４８０  センサー素子
２２，２２−１〜２２−６４０  ダミー素子
４０  一画素分の処理回路
４１  参照電圧発生回路
４２  画素処理回路
４３  出力回路
４４  垂直シフトレジスタ
４５  水平シフトレジスタ
４６  参照電圧線
４８  ホールド信号線
４９  蓄積時間信号線
５０  列選択線
５１  接続端子
５２  定電流発生回路
Ｃ，Ｃ’  コンデンサ
Ｔｒ１〜Ｔｒ６  トランジスタ
【図１】
0004622009.tif 000002
【図２】
0004622009.tif 000003
【図３】
0004622009.tif 000004
【図４】
0004622009.tif 000005
【図５】
0004622009.tif 000006
【図６】
0004622009.tif 000007