(57)【特許請求の範囲】
【請求項１】
上面および下面に配線層を設けると共に、前記上面の配線層に半導体素子および受動部品がはんだ付けにより実装される第１のプリント配線板と、前記第１のプリント配線板の下面の配線層がはんだ付けされる配線層を上面に有する第２のプリント配線板と、前記第１のプリント配線板の上面の配線層に接続端子がはんだ付けされる前記半導体素子とは別の半導体パッケージとを備えた電子回路基板の実装方法であって、
前記第１のプリント配線板に前記受動部品の端子がはんだ付けされる貫通スルーホール配線部を設け、
かつ前記第２のプリント配線板の配線層にはんだペーストを配置した後、前記半導体素子を実装した第１のプリント配線板を前記第２のプリント配線板上に、第１のプリント配線板の下面の配線層および貫通スルーホール配線部が前記第２のプリント配線板の配線層に前記はんだペーストを介して対向するように配置し、さらに前記受動部品を第１のプリント配線板の貫通スルーホール配線部上に配置すると共に、接続端子にはんだボールを形成した前記半導体パッケージを第１のプリント配線板上に配置し、
その後前記第１のプリント配線板および第２のプリント配線板をリフロー炉で加熱することにより、前記はんだペーストを溶融させ、溶融したはんだペーストを前記貫通スルーホール配線部を通して吸い上げて前記受動部品の端子を貫通スルーホール配線部にはんだ付けすると共に、第１のプリント配線板の下面の配線層と第２のプリント配線板の配線層とをはんだ付けし、かつ前記半導体パッケージのはんだボールを溶融させて前記第１のプリント配線板にはんだ付けすることを特徴とする電子回路基板の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器において用いられているプリント配線板に電子部品を実装する電子回路基板の実装方法に係り、特に半導体素子を含む複数の電子部品を実装した半導体モジュール基板の実装方法に関するものである。
【背景技術】
【０００２】
携帯型電子機器などに搭載される回路基板は小型かつ高機能化が進み、電子部品を高密度に実装する技術に対するニーズが高い。なかでもプリント配線板との接続端子が多い制御用半導体素子と、これに比べて接続端子が少なく汎用的なメモリ用半導体素子および複数の受動部品を組み合わせて所定の機能を実現する回路モジュールをブロックとした実装が求められている。
【０００３】
このとき、接続端子の多い制御用半導体素子を接続端子とプリント配線板を対向させて接続するフリップチップ実装を用いて狭ピッチ実装し、汎用的な樹脂封止によるパッケージ形態ではんだボールによる接続端子を形成したメモリ用半導体素子を３次元的に実装することで小型化を実現することができる。
【０００４】
フリップチップ実装のような狭ピッチ実装をする場合、プリント配線板に高精度な配線パターンが必要であることから、このプリント配線板の製造コストは高くなってしまう。プリント配線板の製造コストは基板面積に依存するため、メインプリント配線板とは別に比較的小さなサブプリント配線板を設け、このサブプリント配線板に制御用半導体素子、メモリ用半導体素子および複数の受動部品を実装して回路モジュールとしたものをメインプリント配線板に実装する構造をとることが一般的である。
【０００５】
このような構造を実現する方法として、例えば特許文献１に記載されているようにサブプリント配線板上に電子部品をはんだ付けした後、メインプリント配線板に回路モジュールをはんだ付けするといった技術がある。
【０００６】
図３は、従来の電子回路基板の断面図を示している。図３（ａ）に示すように、サブプリント配線板１０１の上面および下面には、表面に銅箔による回路パターンを形成した配線層１０２および配線層１０３がそれぞれ設けられている。半導体素子１０４はフリップチップ実装方法で熱硬化性樹脂１０５の加熱加圧によりサブプリント配線板１０１に固定されると共に、半導体素子１０４の接続端子がサブプリント配線板１０１の配線層１０２に対して電気的に接続される。
【０００７】
次に図３（ｂ）に示すように、配線層１０２上にはんだペーストがマスク印刷により供給され、セラミックコンデンサなどの受動部品１０６と、接続端子に予めはんだボール１１１が形成された半導体パッケージ１０７が配置されて、リフロー炉にてサブプリント配線板１０１の１回目の加熱を行うことによりはんだ付けが行われる。
【０００８】
次に図３（ｃ）に示すように、メインプリント配線板１０８に形成された配線層１０９の上にはんだペースト１１２がマスク印刷により供給され、他の電子部品１１０を配置すると共に、メインプリント配線板１０８の配線層１０９と面が対向するようにサブプリント配線板１０１の配線層１０３が配置された後、サブプリント配線板１０１とメインプリント配線板１０８および他の電子部品１１０をまとめてリフロー炉にて２回目の加熱を行うことによりはんだ付けが行われ、電子回路基板が実装される。
【特許文献１】特開２００３−６９１８１号公報（第３図）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述のような従来の技術では、サブプリント配線板への実装とメインプリント配線板への実装のときに鉛フリーはんだを用いてはんだ付けする場合、２２０℃〜２６０℃の温度でリフロー加熱する工程を２回設ける必要がある。このため電子回路基板上の半導体素子や半導体パッケージに加わる実装時のダメージが増加し、部品の信頼性が損なわれるといった問題点があった。
【課題を解決するための手段】
【００１０】
上記問題点を解決するために、本発明は、上面および下面に配線層を設けると共に、前記上面の配線層に半導体素子および受動部品がはんだ付けにより実装される第１のプリント配線板と、前記第１のプリント配線板の下面の配線層がはんだ付けされる配線層を上面に有する第２のプリント配線板と、前記第１のプリント配線板の上面の配線層に接続端子がはんだ付けされる前記半導体素子とは別の半導体パッケージとを備えた電子回路基板の実装方法であって、前記第１のプリント配線板に前記受動部品の端子がはんだ付けされる貫通スルーホール配線部を設け、かつ前記第２のプリント配線板の配線層にはんだペーストを配置した後、前記半導体素子を実装した第１のプリント配線板を前記第２のプリント配線板上に、第１のプリント配線板の下面の配線層および貫通スルーホール配線部が前記第２のプリント配線板の配線層に前記はんだペーストを介して対向するように配置し、さらに前記受動部品を第１のプリント配線板の貫通スルーホール配線部上に配置すると共に、接続端子にはんだボールを形成した前記半導体パッケージを第１のプリント配線板上に配置し、その後前記第１のプリント配線板および第２のプリント配線板をリフロー炉で加熱することにより、前記はんだペーストを溶融させ、溶融したはんだペーストを前記貫通スルーホール配線部を通して吸い上げて前記受動部品の端子を貫通スルーホール配線部にはんだ付けすると共に、第１のプリント配線板の下面の配線層と第２のプリント配線板の配線層とをはんだ付けし、かつ前記半導体パッケージのはんだボールを溶融させて前記第１のプリント配線板にはんだ付けすることを特徴とするものである。
【発明の効果】
【００１１】
本発明によれば、電子回路基板へ半導体素子を実装するときのリフロー加熱の回数を減らすことができるので、熱ダメージによって部品信頼性を損なうことなく、信頼性の高い電子回路基板を提供することができるものである。また本発明による電子回路基板では、リフローの加熱回数を減らし、加熱工程数の少ない簡略化した製造工程で製作することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について、図を用いて説明する。
【００１３】
図１は本発明の実施の形態１における電子回路基板の断面図である。図２は実施の形態１におけるサブプリント配線板と受動部品の実装部分の拡大断面図である。
【００１４】
図１（ａ）に示すように、第１のプリント配線板であるサブプリント配線板１の上面および下面には、表面に銅箔による回路パターンを形成することにより配線層２および配線層３が設けられている。さらに、サブプリント配線板１には、上面から下面にかけて貫通した穴によって形成された貫通スルーホール配線部４が設けられている。
【００１５】
半導体素子５は、フリップチップ実装方法で熱硬化性樹脂６の加熱加圧によりサブプリント配線板１に固定されると共に、半導体素子５の接続端子がサブプリント配線板１の配線層２に対して電気的に接続される。さらに活性作用を有する液状フラックス７を配線層２の表面に噴霧する。
【００１６】
次に、図１（ｂ）に示すように、第２のプリント配線板であるメインプリント配線板８の上面に形成された配線層９にマスク印刷によりはんだペースト１３が供給され、他の電子部品１０が配置される。サブプリント配線板１は、下面の配線層３がメインプリント配線板８の上面の配線層９に対向するようにはんだペースト１３を介して配置される。次にセラミックコンデンサなどの受動部品１１がサブプリント配線板１の上に配置される。
【００１７】
図２（ａ）に示すように、受動部品１１の端子１１ａ、１１ｂは貫通スルーホール配線部４の配線部４ａ、４ｂの上に合わせて配置され、液状フラックス７の粘着力によって位置固定されている。貫通スルーホール配線部４の配線部４ａ、４ｂの内径は、溶融したはんだペースト１３の毛細管現象が発生しやすい内径として形成している。
【００１８】
さらに図１（ｂ）に示すように、接続端子に予めはんだボール１４が形成された半導体パッケージ１２をサブプリント配線板１上に配置した後、サブプリント配線板１およびメインプリント配線板８は、これらに配置した全ての電子部品と共に、まとめて１回だけリフロー炉にて加熱することにより、すべての箇所のはんだ付けを一度に行うことができる。
【００１９】
このとき図２（ｂ）に示すように、はんだペースト１３は溶融して流動性を持ちながら貫通スルーホール配線部４の配線部４ａ、４ｂの内部へ毛細管現象により吸い上げられてはんだペースト１３ａとなり、液状フラックス７で表面活性化された受動部品１１の端子１１ａ、１１ｂとメインプリント配線板８の上面の配線層９とがはんだ付けされ固定される。
【００２０】
また、サブプリント配線板１の下面の配線層３と、互いに対向するメインプリント配線板８の上面の配線層９とが、はんだペースト１３によりはんだ付けされる。さらに、半導体パッケージ１２は、接続端子のはんだボール１４が溶融してサブプリント配線板１の上面の配線層２にはんだ付けされ固定される。他の電子部品１０もはんだペースト１３が溶融して、メインプリント配線板８の上面の配線層９にはんだ付けされ固定される。
【００２１】
以上のような構成で、電子回路基板を一括で実装することでリフロー加熱工程の回数を少なくし、半導体素子や半導体パッケージなどの電子部品の熱ダメージを少なくすると共に製造工程を簡略化できる。
【産業上の利用可能性】
【００２２】
本発明の電子回路基板の実装方法は、半導体素子や半導体パッケージなどの電子部品の熱ダメージを少なくして信頼性品質を高めるとともに実装工程を簡略化することが可能であるといったことから高密度電子回路基板の実装用途に有用である。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態１における電子回路基板の断面図
【図２】本発明の実施の形態１におけるサブプリント配線板と受動部品の実装部分の拡大断面図
【図３】従来の電子回路基板の断面図
【符号の説明】
【００２４】
１  サブプリント配線板
２、３、９  配線層
４  貫通スルーホール配線部
５  半導体素子
６  熱硬化性樹脂
７  液状フラックス
８  メインプリント配線板
１１  受動部品
１２  半導体パッケージ
１３  はんだペースト
１４  はんだボール
【図１】
0004802679.tif 000002
【図２】
0004802679.tif 000003
【図３】
0004802679.tif 000004