(57)【特許請求の範囲】
【請求項１】
単結晶の炭化珪素基板（１）に水素イオンを注入して泥弱層（２）を形成する第１工程と、
前記炭化珪素基板の水素イオンを注入した面側にベース基板（３）を貼り付けた後、熱処理を施すことで、前記泥弱層で前記炭化珪素基板を剥離させ、前記炭化珪素基板の一部によって構成される炭化珪素層（１ａ）を前記ベース基板上に備えた堆積用基板（６）を形成する第２工程と、
前記堆積用基板の炭化珪素層の剥離面に支持体（７）を堆積させる第３工程と、
前記ベース基板を除去し、素子の活性領域となる前記炭化珪素層（１ａ）上に、支持体（７）が堆積された構成とする第４工程とを有していることを特徴とする半導体基板の製造方法。
【請求項２】
前記第１工程では、前記炭化珪素基板に対してＰ型、Ｎ型の不純物の拡散領域を形成した後、もしくは前記炭化珪素基板に対して素子を形成した後に、前記水素イオンの注入を行うことを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
前記第２工程では、前記ベース基板として、シリコンウェハ、単結晶の炭化珪素ウェハ、多結晶の炭化珪素ウェハ、石英基板、セラミック基板、カーボン基板のいずれか一つを用いることを特徴とする請求項１又は２に記載の半導体基板の製造方法。
【請求項４】
前記第３工程では、前記支持体として、単結晶の炭化珪素、多結晶の炭化珪素、単結晶のシリコン、多結晶のシリコン、金属のいずれか一つを用いること特徴とする請求項１乃至３のいずれか１つに記載の半導体基板の製造方法。
【請求項５】
前記第３工程では、前記支持体に高濃度の不純物を含有させ、低抵抗とすることを特徴とする請求項４に記載の半導体基板の製造方法。
【請求項６】
前記第３工程では、前記支持体を化学的気相成長法によって堆積させることを特徴とする請求項１乃至５のいずれか１つに記載の半導体基板の製造方法。
【請求項７】
前記第２工程では、前記炭化珪素基板と前記ベース基板の間に接合材料（４）を介在させることにより、前記炭化珪素基板と前記ベース基板とを貼り合せ、
前記第４工程では、前記接合材料をエッチングすること、あるいは粘着力を低下させることで前記ベース基板を除去することを特徴とする請求項１乃至６のいずれか１つに記載の半導体基板の製造方法。
【請求項８】
前記第４工程では、前記ベース基板をエッチングで溶かして除去、又は、前記ベース基板を機械的に削り落として除去することを特徴とする請求項１乃至７のいずれか１つに記載の半導体基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板の製造方法に関するもので、特に、基板の縦方向に電流を流すタイプのパワー素子の形成が可能となる炭化珪素（以下、ＳｉＣという）からなる半導体基板の製造方法に関する。
【０００２】
【従来の技術】
Ｓｉよりも大きな物性値を持つＳｉＣに形成したパワー半導体素子は、Ｓｉに形成したパワー半導体素子よりも優れた性能を実現できる。具体的には、広いエネルギーギャップ（Ｓｉに対して、約３倍）によって高温まで半導体として機能できること、高い絶縁破壊耐圧（Ｓｉに対して約１０倍）によって高耐圧化が可能なこと、高い熱伝導率（Ｓｉに対して約３倍）によって放熱性に優れていることから、さらなる大電流化を図ることが可能となる。
【０００３】
素子を形成するＳｉＣ基板としては、図４に示すように、高不純物濃度の単結晶のＳｉＣ基板Ｊ１上に、低不純物濃度のＳｉＣ層Ｊ２がエピタキシャル成長で形成された基板が一般的に使用され、この低濃度層に縦方向に電流を流すタイプの素子（たとえば、ＶＤＭＯＳ）が形成される。このデバイスの電界緩和層（低濃度のＳｉＣ層領域Ｊ２）は、上述の高い絶縁破壊耐圧によって、同じ耐圧仕様のＳｉの半導体素子に対して、不純物濃度を１００倍に、厚みを１／１０にすることができることから、電気抵抗は１／１０００に低減できる。
【０００４】
【発明が解決しようとする課題】
ＳｉＣ基板の課題として、価格の高いことがあげられる。価格、すなわち製造コストが高くなる原因は、大口径で、高品質の単結晶ＳｉＣの成長が難しいこと、また超硬質材である単結晶ＳｉＣをウェハ形状にするための「切る」、「削る」、「磨く」加工が難しいことにある。従って、高品質の単結晶ＳｉＣを有効に活用すること、またウェハ形状にする加工工程を簡単にすることが必要である。
【０００５】
そこで、シリコンのＳＯＩ（Si1icon On Insu1ator）ウェハを製造する技術として使われている「水素イオンをシリコンウェハに注入して、シリコンの薄膜を剥離させる技術」をＳｉＣウェハの製造に取り入れて、ＳｉＣウェハを低コストで製造する方法が提案されている（特開平１１−３８４２号公報参照）。
【０００６】
しかしながら、この技術では、剥離したＳｉＣの薄膜を酸化膜を介して支持基板と貼り合わせる方法をとっているために、図５に示すように、ウェハ内部に酸化膜Ｊ３が存在することから、縦方向に電流を流すタイプのパワー素子を形成しても、縦方向に電流を流すことができない。
【０００７】
この対策として、剥離した薄膜ＳｉＣを酸化膜を介さずに支持基板と直接接合する方法もあるが、図６に示すように、接合面の未接合領域（ボイド）Ｊ４、酸化物（粒状）Ｊ５などの抵抗成分を完全に排除することは困難である。このため、接合面の電気抵抗が増大してエネルギー損失を増加させるだけでなく、局所的な発熱を引き起こすことで素子の信頼性を劣化させる可能性がある。
【０００８】
本発明は上記点に鑑みて、縦型の素子の形成が可能であり、素子の活性領域となる低濃度のＳｉＣ層と支持基板の界面抵抗が小さい半導体基板を安価に製造できる半導体基板の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、素子の活性領域となる単結晶の炭化珪素（１ａ）上に、支持体（７）が堆積された構成とする。このような構造であれば、炭化珪素と支持体の界面に接着層、ボイド、酸化物などの抵抗成分が存在することがない。また、素子の活性領域だけに高品位の単結晶の炭化珪素を使うことで、製造コストを下げることができる。
【００１０】
具体的には、支持体として、単結晶の炭化珪素、多結晶の炭化珪素、単結晶のシリコン、多結晶のシリコン、金属のいずれか一つを用いる。これにより、容易に、かつ安価に支持体を形成できる。なお、支持体が単結晶の炭化珪素である場合は、素子の活性領域と同レベルの高品位な結晶性である必要はなく、結晶欠陥が多数含まれていてもよい。
【００１１】
また、支持体に不純物を高濃度に含有させることで低抵抗にすれば、電流を素子形成面から裏面側に低損失で流すことができる半導体構造となる。
【００１２】
請求項１に記載の発明では、単結晶の炭化珪素基板（１）に水素イオンを注入して泥弱層（２）を形成する第１工程と、炭化珪素基板の水素イオンを注入した面側にベース基板（３）を貼り付けた後、熱処理を施すことで、泥弱層で炭化珪素基板を剥離させ、炭化珪素基板の一部によって構成される炭化珪素層（１ａ）をベース基板上に備えた堆積用基板（６）を形成する第２工程と、堆積用基板の炭化珪素層の剥離面に支持体（７）を堆積させる第３工程と、ベース基板を除去し、素子の活性領域となる単結晶の炭化珪素層（１ａ）上に、支持体（７）が堆積された構成とする第４工程とを有していることを特徴としている。このような製造方法により、上記構成の半導体基板を製造することができる。
【００１３】
請求項２に記載の発明では、第１工程では、炭化珪素基板に対してＰ型、Ｎ型の不純物の拡散領域を形成した後、もしくは炭化珪素基板に対して素子を形成した後に、水素イオンの注入を行うことを特徴としている。このように、不純物拡散領域が形成された半導体基板であれば、素子形成工程を低温で行うことができる。
【００１４】
なお、ベース基板としては、請求項３に示すように、シリコンウェハ、単結晶の炭化珪素ウェハ、多結晶の炭化珪素ウェハ、石英基板、セラミック基板、カーボン基板を使用することができる。また、支持体としては、請求項７に示すように、単結晶の炭化珪素、多結晶の炭化珪素、単結晶のシリコン、多結晶のシリコン、金属を使用することができるし、請求項４に記載のように、支持体に高濃度の不純物を含有させ、低抵抗とすることで、縦型のパワー素子を形成した場合のエネルギー損失を小さくすることができる。また、請求項５に示すように、支持体を化学的気相成長法で形成することで、素子の活性領域となる単結晶の炭化珪素と支持体の界面の抵抗成分を小さくすることができる。
【００１５】
請求項６に記載の発明では、第２工程では、炭化珪素基板とベース基板の間に接合材料（４）を介在させることにより、炭化珪素基板とベース基板とを貼り合せ、第４工程では、接合材料をエッチングすること、あるいは粘着力を低下させることでベース基板を除去することを特徴としている。このようにすれば、ベース基板を再利用することができる。
【００１６】
また、請求項７に示すように、ベース基板をエッチングで溶かして除去、又は、ベース基板を機械的に削り落として除去することも可能である。
【００１７】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１８】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の第１実施形態における半導体基板の製造工程を示し、図１に基づき半導体基板の製造方法について説明する。
【００１９】
〔図１（ａ）に示す工程〕
まず、低不純物濃度の単結晶ＳｉＣウェハ（炭化珪素基板）１を用意し、この単結晶ＳｉＣウェハ１に水素イオンを注入する。このイオン注入によって、水素と結晶欠陥が高密度に偏析する泥弱層２が形成される。このとき、泥弱層２が形成される深さはイオン注入の加速電圧によって決まる。
【００２０】
〔図１（ｂ）に示す工程〕
単結晶ＳｉＣウェハ１とベース基板３を接合材料４を介して接着する。このベース基板３には、例えばシリコンウェハ、単結晶ＳｉＣウェハ、多結晶ＳｉＣウェハ、石英基板、セラミック基板、カーボン基板などを使用することができる。
また、接着材料には、高温耐性のある接着剤を用いても良いし、酸化シリコンを用いても良い。なお、酸化シリコンを用いる場合とは、予め酸化シリコン膜を接着させる面に形成しておき、酸化シリコン面を親水化処理した後、水素結合で密着させ、１０００℃以上で熱処理して強固な接合にすることで、単結晶ＳｉＣウェハ１とベース基板３とを直接接合するものである。
【００２１】
〔図１（ｃ）に示す工程〕
例えば、約７００℃での熱処理を行うことで、単結晶ＳｉＣウェハ１を泥弱層２で剥離して、単結晶ＳｉＣ層１ａとベース基板３から成る堆積用基板６を形成する。この水素のイオン注入による剥離は、特開平５−２１１１２８号公報に示される方法と同様である。なお、前工程の接着を酸化シリコン膜を用いた直接接合で行う場合は、接合の熱処理で剥離することも可能である。
【００２２】
続いて、剥離した面を研磨などの方法によって表面を平滑化する。そして、剥離後の単結晶ＳｉＣウェハ１によって形成される単結晶ＳｉＣ層１ａの厚みが、半導体素子の活性層として必要となる厚み以下の場合は、平滑化された剥離面にＳｉＣをエピタキシャル成長させて所望の膜厚にするが、この場合には、エピタキシャル成長時の熱処理温度を考慮し、べース基板３の材料として高融点材料を使用することが望ましい。
【００２３】
なお、このとき剥離した後における単結晶ＳｉＣウェハ１の残部１ｂは、再度剥離用の単結晶ＳｉＣウェハとして使用される。
【００２４】
〔図１（ｄ）に示す工程〕
堆積用基板６における単結晶ＳｉＣ層１ａの表面に支持体７を堆積させる。例えば、支持体７として、炭化珪素、シリコンといった半導体材料、あるいはアルミニウム、チタン、ニッケル等の金属材料などを堆積させる。なお、炭化珪素とシリコンは、化学的気相成長法（ＣＶＤ法）によって平滑化された剥離面上に堆積させられるが、剥離面の温度、材料ガスの流量などの違いで、単結晶、あるいは多結晶になる。また、このとき、炭化珪素の場合には、窒素、アルミニウムなどの不純物、シリコンには、リン、砒素、ボロンなどの不純物を高濃度に含有させれば、電気抵抗を低くすることができる。このように、支持体７に不純物を高濃度に含有させることで低抵抗にすれば、電流を素子形成面から裏面側に低損失で流すことができる半導体構造となる。一方、金属は、ＣＶＤ法、あるいはスパッタ法で形成される。
【００２５】
〔図１（ｅ）に示す工程〕
ベース基板３を除去する。例えば、単結晶ＳｉＣ層１ａとベース基板３の間に介在する接着材料４が溶ける溶剤を用いたエッチングを行う。具体的には、接着材料４として酸化物を用いていれば、フッ酸を用いたエッチングを行う。これによりベース基板３を破壊することなく除去することができ、ベース基板３の再利用を図ることができる。
【００２６】
なお、接着材料４を溶かすのではなく、研削加工によってベース基板３を削り落とす方法、エッチング加工によってベース基板３を溶かす方法によっても本工程を行うことができる。
【００２７】
以上の工程により、素子の活性領域となる単結晶の炭化珪素となる単結晶ＳｉＣ層１ａ上に、堆積によって支持体７が形成された構造の半導体基板を形成することができる。このような構成の半導体基板は、図２に示すような縦型パワーＭＯＳＦＥＴの製造に好適であり、例えば、単結晶ＳｉＣ層１ａに対して不純物のイオン注入をすることによるウェル領域１２ａ及びソース領域１２ｂ等の不純物拡散領域１２の形成、ゲート酸化膜１３の形成、ゲート電極１４の形成等を行うことで、縦型パワーＭＯＳＦＥＴを製造することができる。
【００２８】
また、図４に示すように、一般的な従来の構造は、高濃度の単結晶の炭化珪素支持基板Ｊ１の上に素子の活性領域となる低濃度の単結晶の炭化珪素層Ｊ２がエピタキシャル成長で形成された構造である。従って、高品位で、厚い単結晶の炭化珪素基板Ｊ１（基板の口径によっても異なるが、例えば４インチ径ならば４００μｍ程度の厚さ）が、単結晶の炭化珪素層Ｊ２をエピタキシャル成長させるために必要となり、これが製造コストを高くする原因の一つになっていた。しかしながら、炭化珪素支持基板Ｊ１は素子の動作に寄与しないため、エピタキシャル成長をさせるための目的以外では、必ずしも高品位な単結晶の炭化珪素である必要はない。従って、素子の活性領域となる単結晶の炭化珪素上に支持体が堆積された本構造ならば、支持体として高品位な単結晶の炭化珪素基板である必要はないために、製造コストが低減できる。
【００２９】
（第２実施形態）
本実施形態では、半導体素子の製造と共に、半導体基板の製造を行う場合について説明する。図３に、本発明の第２実施形態における半導体基板の製造工程を表す要部断面図を示し、図３に基づき半導体基板の製造方法について説明する。ただし、本実施形態における半導体基板の製造方法は、ほぼ上記第１実施形態と同様であるため、ここでは第１実施形態と異なる部分を中心に説明する。
【００３０】
〔図３（ａ）に示す工程〕
単結晶ＳｉＣウェハ１に、Ｐ型、Ｎ型の不純物をイオン注入で打ち込み、熱処理で拡散させることで、単結晶ＳｉＣウェハ１の表層部にウェル領域、ソース領域、チャネル領域等の不純物拡散領域１２を形成する。
【００３１】
〔図３（ｂ）に示す工程〕
不純物拡散領域１２が形成された単結晶ＳｉＣウェハ１に、水素イオンを注入して、泥弱層２を形成する。この後は、上述した第１実施形態における図１（ｂ）〜（ｅ）に示す工程を実施することで、不純物拡散領域１２が形成された後の半導体基板が形成される。
【００３２】
このように、不純物拡散領域１２を予め形成しておくことにより、支持体７の形成後に不純物拡散用の高温の熱処理を不要にすることができ、半導体基板の支持体にＳｉＣと比べて融点が低温であるシリコンなどの材料を使うことができる。
【００３３】
（他の実施形態）
上記第２実施形態では、不純物拡散層１２を形成した後に水素のイオン注入を行うようにしているが、不純物拡散層１２だけでなく、ゲート酸化膜や配線となる金属膜等を形成した後に水素のイオン注入を行うようにしても良い。このようにすれば、支持体を堆積した時点でウェハ状態での素子が完成する。この場合、支持体としては、金属のような低融点材料も、使用することができる。
【００３４】
ただし、ゲートの酸化膜、配線の金属膜などがパターン化して成膜されているウェハに対して水素イオンを注入することになるため、泥弱層２の深さがばらついて剥離面がうねる可能性がある。また、うまく剥離が行えない可能性もある。従って、このような場合には、素子形成の成膜材料の膜質、膜厚、パターンなどの条件を検討する必要がある。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体基板の製造方法を示す断面図である。
【図２】図１に示す半導体基板に縦型パワーＭＯＳＦＥＴを形成した場合の断面構成を示す図である。
【図３】本発明の第２実施形態における半導体基板の製造方法を示す断面図である。
【図４】従来の半導体基板の断面構成を示した図である。
【図５】酸化膜を介して貼り合わせた半導体基板の断面構成を示した図である。
【図６】直接接合で形成した半導体基板の断面構成を示した図である。
【符号の説明】
１…単結晶ＳｉＣウェハ、１ａ…単結晶ＳｉＣ層、２…泥弱層、
３…ベース基板、４…接合材料、６…堆積用基板、７…支持体、
１２…不純物拡散層、２１…半導体素子。
【図１】
0004802380.tif 000002
【図２】
0004802380.tif 000003
【図３】
0004802380.tif 000004
【図４】
0004802380.tif 000005
【図５】
0004802380.tif 000006
【図６】
0004802380.tif 000007