(57)【特許請求の範囲】
【請求項１】
入力電圧により駆動されて正極性の出力電圧を発生させる第１の圧電トランスと、
前記入力電圧により駆動されて負極性の出力電圧を発生させる第２の圧電トランスと、
前記第１の圧電トランスの駆動に必要な発振信号を出力する第１の発振部と、
前記第２の圧電トランスの駆動に必要な発振信号を出力する第２の発振部と、
前記入力電圧を前記第１の発振部からの発振信号に同期させて前記第１の圧電トランスに印加し、前記第１の圧電トランスを駆動する第１の駆動部と、
前記入力電圧を前記第２の発振部からの発振信号に同期させて前記第２の圧電トランスに印加し、前記第２の圧電トランスを駆動する第２の駆動部と、
駆動された前記第１の圧電トランスからの出力を昇圧して整流し、直流で出力させる第１の整流部と、
駆動された前記第２の圧電トランスからの出力を昇圧して整流し、直流で出力させる第２の整流部と、
前記第１の駆動部と前記第２の駆動部とを周期的に交互に作動させ、いずれか一方の作動周期では他方の作動を休止させて前記第１の圧電トランスと前記第２の圧電トランスから周期的に正極性と負極性の出力電圧を交互に発生させる制御部と、
前記第１の整流部及び前記第２の整流部からの各出力にインピーダンスを与え、前記第１の駆動部の作動周期では前記第１の圧電トランスからの出力を分圧して単一の出力極に正極性の出力を発生させ、前記第２の駆動部の作動周期では前記第２の圧電トランスからの出力を分圧して前記出力極に負極性の出力を発生させる負荷部と
を備えた電源装置。
【請求項２】
請求項１に記載の電源装置において、
前記第１の駆動部は、
前記第１の圧電トランスの入力電極に接続された第１のＦＥＴを含み、
前記第２の駆動部は、
前記第２の圧電トランスの入力電極に接続された第２のＦＥＴを含み、
前記制御部は、
前記第１のＦＥＴのゲートと前記第２のＦＥＴのゲートに対し、互いに逆位相の矩形信号をそれぞれ供給することで前記第１の駆動部と前記第２の駆動部とを周期的に交互に作動させることを特徴とする電源装置。
【請求項３】
請求項１又は２に記載の電源装置において、
前記第１の発振部は、
前記第１の駆動部に対する発振信号の出力経路を開閉する第１のスイッチング回路を含み、
前記第２の発振部は、
前記第２の駆動部に対する発振信号の出力経路を開閉する第２のスイッチング回路を含み、
前記制御部は、
前記第１のスイッチング回路と前記第２のスイッチング回路に対し、互いに逆位相の矩形信号を供給することで前記第１の駆動部に対する発振信号の出力タイミングと前記第２の駆動部に対する発振信号の出力タイミングとを周期的に切り換え、前記第１の駆動部と前記第２の駆動部とを周期的に交互に作動させることを特徴とする電源装置。
【請求項４】
請求項１から３のいずれかの電源装置を放電用の高圧電源に用いた除電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単一の電極である出力極に正極性と負極性の出力を交互に発生させる電源装置、及びこれを用いた除電装置に関する。
【背景技術】
【０００２】
この種の電源装置又は除電装置に関して、パルスＡＣ方式除電器の一次昇圧回路をトランスで構成した除電器の先行技術が知られている（例えば、特許文献１参照）。この先行技術は、一次昇圧回路である２つの高電圧発生回路をそれぞれトランスで構成し、各トランスで昇圧させた出力電圧を二次昇圧及び整流させて共通の放電電極に交互に印加するものである。特に先行技術では、負極性の高電圧発生回路が正極性の高電圧発生回路の接地側に接続されることで、負極性の高電圧発生回路が生成した高電圧は、正極性の高電圧発生回路の出力線を通じて放電電極に印加される構成となっている。さらに、電源と正極性の高電圧発生回路及び負極性の高電圧発生回路は、それぞれメインスイッチ素子を介して接続されているため、各メインスイッチ素子を交互にＯＮ／ＯＦＦ制御することで共通の放電電極に交互に正極性と負極性の高電圧を印加することができると考えられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５５０８３０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記の先行技術は、２つの高電圧発生回路に対する電源供給を直接ＯＮ／ＯＦＦすることから、ＯＮ／ＯＦＦ切り換え時に回路内での電圧変動が大きく、応答性が悪くなるという問題がある。
【０００５】
そこで本発明は、応答性を向上できる技術の提供を課題とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決するため、本発明は以下の解決手段を採用する。
【０００７】
本発明の電源装置は、正極性又は負極性の出力電圧を２つの圧電トランスで発生させる。各圧電トランスは入力電圧により駆動されるが、駆動（共振）に必要な発振信号を発振部で発生させ、この発振信号に同期させて入力電圧を各圧電トランスに印加して駆動する。各圧電トランスからの出力は昇圧整流されて直流で出力される。このとき、入力電圧の供給そのものをＯＮ／ＯＦＦするのではなく、２つの圧電トランスを駆動するタイミングを周期的に切り換える制御を行うことで、いずれか一方を駆動している周期では他方の駆動を休止させて２つの圧電トランスから交互に正極性と負極性の出力電圧を発生させる。また、交互に発生する出力電圧はインピーダンスによって分圧され、単一の出力極で交互に正極性と負極性の出力を発生させることができる。
【０００８】
本発明によれば、各圧電トランスに対する入力電圧（電源）そのものをＯＮ／ＯＦＦするのではなく、制御によって駆動タイミングを切り換えることから、回路内で大元の入力電圧がＯＮ／ＯＦＦするといった極端な電圧変動が生じない。また、インピーダンスとなる素子の応答性を高くすることで、出力電圧の応答波形を理想的に矩形に近づけることができる。
【０００９】
圧電トランスの駆動には、ＦＥＴ等のスイッチング素子が好適に用いられる。この場合、２つの圧電トランスの入力電極（一次側）にそれぞれＦＥＴが接続され、ゲート信号のＯＮ／ＯＦＦで各圧電トランスの駆動が行われる。したがって、２つのＦＥＴのゲートに対し、逆位相の矩形信号をそれぞれ供給することで、２つの圧電トランスの駆動を交互に切り換えることができる。
【００１０】
あるいは、回路内で発振信号の出力経路をＯＮ／ＯＦＦしてもよい。この場合、２つの発振信号の出力経路にそれぞれスイッチング回路（又は素子）を配置し、各スイッチング回路のＯＮ／ＯＦＦを制御によって切り換える。制御には逆位相の矩形信号を用いることができ、一方がＨｉｇｈのタイミングでは他方がＬｏｗとなるので、発振信号が出力される方で駆動が行われ、出力されない方では駆動が休止される。これにより、２つの圧電トランスの駆動を交互に切り換えることができる。
【００１１】
本発明は、上記の電源装置を用いた除電装置であってもよい。除電装置は、単一の出力極を放電電極とすることで、コロナ放電による除電効果を得ることができる。
【発明の効果】
【００１２】
本発明によれば、応答性を向上した電源装置及び除電装置を提供することができる。
【図面の簡単な説明】
【００１３】
【図１】一実施形態の電源装置の回路構成を具体的に示す回路図（１／２）である。
【図２】一実施形態の電源装置の回路構成を具体的に示す回路図（２／２）である。
【図３】電源装置の全体的な回路構成を概略的に示すブロック図である。
【図４】制御により電源装置の出力電圧を正極性と負極性に交互に切り換えて矩形化した様子を示している。
【図５】ダミー負荷をツェナーダイオードで構成した場合の波形を示している。
【図６】ダミー負荷部を抵抗で構成した場合の波形を比較例として示した図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について図面を参照しながら説明する。
【００１５】
図１及び図２は、一実施形態の電源装置１００の回路構成を具体的に示す回路図である。本実施形態では、図１に示される回路を正極性の電源回路（＋電源回路１１０）、図２に示される回路を負極性の電源回路（−電源回路１５０）とする。
【００１６】
〔＋電源回路〕
図１中（Ａ）は、＋電源回路１１０のうち、圧電トランス１１２（ＰＺＴ１）から正極性の交流出力ＰＺＴ１−Ｖｏを発生させる構成、及び最終的な負荷に対する出力Ｖｏｕｔを検出する構成を示している。また、図１中（Ｂ）は、交流出力ＰＺＴ１−Ｖｏを昇圧整流する構成、及び整流された出力にインピーダンスを与えて最終的な出力Ｖｏｕｔとする構成の一部を示している。以下、それぞれについて説明する。
【００１７】
図１中（Ａ）：＋電源回路１１０は、入力電圧＋Ｖｉｎ（例えばＤＣ＋２４Ｖ）により動作する。入力電圧＋Ｖｉｎは、オートトランスＴ１で昇圧された後に圧電トランス１１２の入力電極１１２ａに印加されるが、実際には駆動部１１４によって入力電圧＋ＶｉｎのＯＮ／ＯＦＦが切り換えられている。駆動部１１４は、ＭＯＳＦＥＴＱ４を主なスイッチング素子として作動し、そのゲート信号は２つのトランジスタＱ３，Ｑ６のトーテムポール（ＴＴＬ）によってＯＮ／ＯＦＦされている。
【００１８】
＋電源回路１１０の発振部１１６は、比較器ＩＣ３を用いた矩形波発生回路である。発振部１１６からの出力は、圧電トランス１１２の駆動に必要な周波数特性を有した（例えば共振周波数帯）矩形波の発振信号に設定されている。
【００１９】
出力電極ＴＡＢ１は＋電源回路１１０と−電源回路１５０とで共通であり、したがって出力電極ＴＡＢ１からは、電源装置１００の負荷に対する最終的な出力が得られる。＋電源回路１１０は、出力電極ＴＡＢからの正極性の出力を前段の検出部１１８で検出し、後段の検出部１２０で出力の調整を行っている。
【００２０】
後段の検出部１２０には調整電圧＋Ｖｏ＿Ａｊが供給されており、後段の検出部１２０は、前段の検出部１１８からの検出電圧と調整電圧＋Ｖｏ＿Ａｊとの比較により、ＭＯＳＦＥＴＱ４のゲート信号をデューティ制御する。
【００２１】
また、＋電源回路１１０は駆動部１１４に対して＋ＰＷＭ信号を供給する構成（図１には示されていない）を有しており、この＋ＰＷＭ信号はＭＯＳＦＥＴＱ４のゲートを周期的にＯＮ／ＯＦＦしている。
【００２２】
＋電源回路１１０にはＶｒｅｆ部１７０が形成されており、Ｖｒｅｆ部１７０は基準電圧Ｖｒｅｆを生成し、検出部１２０や発振部１１６に供給している。
【００２３】
図１中（Ｂ）：＋電源回路１１０は、昇圧整流回路１２２及びダミー負荷部１２４を有している。昇圧整流回路１２２は、圧電トランス１１２からの交流出力ＰＺＴ１−Ｖｏを昇圧して整流し、正極性の直流出力とする。ダミー負荷部１２４はツェナーダイオードＤ８〜Ｄ２９と抵抗Ｒ３２を直列接続したものであり、ここでのインピーダンスに基づいて正極性の出力電圧が得られるものとなっている。
【００２４】
〔−電源回路〕
図２中（Ａ）は、−電源回路１５０のうち、圧電トランス１５２（ＰＺＴ１０１）から負極性の交流出力ＰＺＴ２−Ｖｏを発生させる構成、及び最終的な負荷に対する出力Ｖｏｕｔを検出する構成を示している。また、図２中（Ｂ）は、交流出力ＰＺＴ２−Ｖｏを昇圧整流する構成、及び整流された出力にインピーダンスを与えて最終的な出力Ｖｏｕｔとする構成の一部を示している。以下、それぞれについて説明する。
【００２５】
図２中（Ａ）：−電源回路１５０もまた、入力電圧＋Ｖｉｎ（例えばＤＣ＋２４Ｖ）により動作する。入力電圧＋Ｖｉｎは、オートトランスＴ１０１で昇圧された後に圧電トランス１５２の入力電極１５２ａに印加されるが、実際には駆動部１５４によって入力電圧＋ＶｉｎのＯＮ／ＯＦＦが切り換えられている。駆動部１５４は、ＭＯＳＦＥＴＱ１０３を主なスイッチング素子として作動し、そのゲート信号は２つのトランジスタＱ１０１，Ｑ１０２のトーテムポール（ＴＴＬ）によってＯＮ／ＯＦＦされている。
【００２６】
−電源回路１５０の発振部１５６もまた、比較器ＩＣ１０１を用いた矩形波発生回路である。発振部１５６からの出力は、圧電トランス１５２の駆動に必要な周波数特性を有した矩形波の発振信号に設定されている。
【００２７】
−電源回路１５０は、出力電極ＴＡＢからの負極性の出力を前段の検出部１５８で検出し、後段の検出部１６０で出力の調整を行っている。後段の検出部１５０は、前段の検出部１５８からの検出電圧と調整電圧−Ｖｏ＿Ａｊとの比較により、ＭＯＳＦＥＴＱ１１０のゲート信号をデューティ制御する。
【００２８】
また、−電源回路１５０は駆動部１５４に対して−ＰＷＭ信号を供給する構成（図２には示されていない）を有しており、この−ＰＷＭ信号はＭＯＳＦＥＴＱ１０３のゲートを周期的にＯＮ／ＯＦＦしている。
【００２９】
その他、上記のＶｒｅｆ部１７０からは、基準電圧Ｖｒｅｆが検出部１６０や発振部１５６に供給されている。
【００３０】
図２中（Ｂ）：−電源回路１５０は、昇圧整流回路１６２及びダミー負荷部１６４を有している。昇圧整流回路１６２は、圧電トランス１５２からの交流出力ＰＺＴ２−Ｖｏを昇圧して整流し、負極性の直流出力とする。ダミー負荷部１６４はツェナーダイオードＤ１０９〜Ｄ１３０と抵抗Ｒ１２４を直列接続したものであり、ここでのインピーダンスに基づいて負極性の出力電圧が得られるものとなっている。
【００３１】
〔ブロック構成〕
図３は、電源装置１００の全体的な回路構成を概略的に示すブロック図である。
上記のように、電源装置１００は＋電源回路１１０及び−電源回路１５０を含む構成であるが、これらがダミー負荷部１２４，１６４を共有することで、単一の出力電極ＴＡＢ１から交互に正極性と負極性の出力を発生させるものである。電源装置１００は、例えば除電装置（除電器）の高電圧発生装置として好適に利用することができ、この場合、イオン雰囲気化する対象範囲が負荷となる。
【００３２】
また、電源装置１００は制御部２００の構成を有しており、上記の＋ＰＷＭ信号及び−ＰＷＭ信号は制御部２００により供給されている。なお、図１，図２で＋ＰＷＭ信号、−ＰＷＭ信号としていたものは、それぞれ図３中で「＋矩形信号」「−矩形信号」と示されている。また、図１，２で入力電圧＋Ｖｉｎとしていたものは、図３中「入力電圧」と示されている。また、調整電圧＋Ｖｏ＿Ａｊ，−Ｖｏ＿Ａｊとしていたものは「＋Ｖｏ調整」、「−Ｖｏ調整」と示されている。以下、制御部２００による制御例について説明する。
【００３３】
〔第１制御例〕
第１制御例では、制御部２００は＋電源回路１１０の駆動部１１４に対して＋矩形信号（＋ＰＷＭ信号）を供給し、−電源回路１５０の駆動部１５４に対して−矩形信号（−ＰＷＭ信号）を供給する。このとき、＋電源回路１１０では、図１中の駆動部１１４が有するＭＯＳＦＥＴＱ４のゲート信号を＋矩形信号でＯＮ／ＯＦＦすることにより、＋矩形信号がＨｉｇｈのタイミングで出力電極ＴＡＢ１に正極性の出力を発生させることができる。
【００３４】
一方、−電源回路１５０では、図２中の駆動部１５４が有するＭＯＳＦＥＴＱ１０３のゲート信号を−矩形信号でＯＮ／ＯＦＦすることにより、−矩形信号がＨｉｇｈのタイミングで出力電極ＴＡＢ１に負極性の出力を発生させることができる。
【００３５】
〔第２制御例〕
第２制御例では、図３中の破線で示される矢印のように、制御部２００は＋電源回路１１０の発振部１１６に対して＋矩形信号（＋ＰＷＭ信号）を供給し、−電源回路１５０の発振部１５６に対して−矩形信号（−ＰＷＭ信号）を供給する。このとき、各発振部１１６，１５６には、例えば発振信号の出力経路上にＭＯＳＦＥＴ等のスイッチング回路（素子）１１６ａ，１５６ａをそれぞれ設けることができる。このうち、＋電源回路１１０のスイッチング回路１１６ａは＋ＰＷＭ信号のＨｉｇｈ／ＬｏｗによってＯＮ／ＯＦＦされ、−電源回路１５０のスイッチング回路１５６ａは−ＰＷＭ信号のＨｉｇｈ／ＬｏｗによってＯＮ／ＯＦＦされる。
【００３６】
また、各駆動部１１４，１５４は定常動作（例えば常時駆動）を行っているが、＋電源回路１１０では、発振部１１６のスイッチング回路１１６ａがＯＮになるタイミングだけ発振信号が出力され、ＯＦＦのタイミングでは発振信号が出力されない。同様に、−電源回路１５０では、発振部１５６のスイッチング回路１５６ａがＯＮになるタイミングだけ発振信号が出力され、ＯＦＦのタイミングでは発振信号が出力されない。
【００３７】
したがって、＋電源回路１１０では、＋矩形信号がＨｉｇｈのタイミングで出力電極ＴＡＢ１に正極性の出力を発生させることができ、−電源回路１５０では、−矩形信号がＨｉｇｈのタイミングで出力電極ＴＡＢ１に負極性の出力を発生させることができる。
【００３８】
〔矩形化機能の説明〕
図４は、制御により電源装置１００の出力電圧を正極性と負極性に交互に切り換えて矩形化した様子を示している。
【００３９】
図４中（Ａ）：上述した第１制御例及び第２制御例のいずれについても、制御部２００は、＋矩形信号と−矩形信号の位相を相互に反転させて＋電源回路１１０と−電源回路１５０にそれぞれ供給する。なお、±矩形信号の周波数は、負荷の要求に応じて適宜に調整可能である。
【００４０】
いずれにしても、上記のように＋矩形信号がＨｉｇｈのタイミングで正極性の出力が行われ、−矩形信号がＨｉｇｈのタイミングで負極性の出力が行われるとともに、互いの出力タイミングが１／２周期ずれているため、１周期内で正極性の出力と負極性の出力を交互に発生させることができる。
【００４１】
図４中（Ｂ）：その結果、出力電極ＴＡＢ１の出力電圧は、正極性（＋Ｖｏ）と負極性（−Ｖｏ）とが交互に切り替わる出力波形に矩形化されることになる。このような矩形化された出力は、除電装置の作動に好適に用いることができる。
【００４２】
〔ダミー負荷部による応答性向上〕
ここで、図１，図２に示されているように、本実施形態では、ダミー負荷部１２４，１６４にツェナーダイオードを用いる構成としている。この場合、ダミー負荷１２４，１６４を抵抗だけで構成した場合と比較して、出力電圧の応答性に優れることがわかっている。
【００４３】
〔実施形態〕
図５は、ダミー負荷１２４，１６４をツェナーダイオードで構成した場合の波形を示している。ここでは、例えばターンＯＮ／ＯＦＦ時間を数ｍｓとし、出力周波数を複数に変化させた場合の観測結果を挙げた。
【００４４】
〔矩形周波数Ｆ＝１０Ｈｚ〕
図５中（Ａ）：例えば、矩形化出力の周波数を１０Ｈｚとした場合、極めて良好な立ち上がりエッジ及び立ち下がりエッジが観測された。
【００４５】
〔矩形周波数Ｆ＝２０Ｈｚ〕
図５中（Ｂ）：例えば、矩形化出力の周波数を２０Ｈｚとした場合、１０Ｈｚと比較すると僅かばかり応答性に劣るものの、やはり良好な立ち上がりエッジ及び立ち下がりエッジを観測することができた。
【００４６】
〔矩形周波数Ｆ＝６０Ｈｚ〕
図５中（Ｃ）：次に、矩形化出力の周波数を６０Ｈｚとした場合、立ち上がり時及び立ち下がり時の時定数成分がある程度顕著となり、応答性が低下する。ただし、実用上は十分に良好な矩形化出力を得ることができている。
【００４７】
〔矩形周波数Ｆ＝１００Ｈｚ〕
図５中（Ｄ）：矩形化出力の周波数を１００Ｈｚとした場合、立ち上がり時及び立ち下がり時の時定数成分がかなり顕著となり、応答性が低下している。
【００４８】
〔比較例〕
図６は、ダミー負荷部１２４，１６４を抵抗で構成した場合の波形を比較例として示した図である。ここでは、本実施形態で特に応答性に優れている周波数（１０Ｈｚ，２０Ｈｚ）との対比により本実施形態の優位性を検証する。
【００４９】
〔矩形周波数Ｆ＝１０Ｈｚ〕
図６中（Ａ）：周波数を１０Ｈｚとした場合であるが、抵抗方式では立ち上がりエッジ及び立ち下がりエッジともに、抵抗の時定数成分による応答性の低下が現れる。
【００５０】
〔矩形周波数Ｆ＝２０Ｈｚ〕
図６中（Ｂ）：周波数を２０Ｈｚとした場合、抵抗方式では特に波形の劣化が顕著となる。本実施形態（図５中（Ｂ））と比較して明らかに応答性に劣っており、もはや矩形化出力を良好に得られていないレベルであることがわかる。
【００５１】
上述した実施形態によれば、以下の有用性が顕著である。
（１）圧電トランス１１２，１５２を用いた電源装置１００において、正極性と負極性の出力を交互に発生させた良好な矩形化出力を得ることができる。
（２）＋電源回路１１０の圧電トランス１１２と−電源回路１５０の圧電トランス１５２は、大元の入力電圧＋ＶｉｎのＯＮ／ＯＦＦにより出力タイミングを制御されるのではなく、±矩形信号を用いて駆動部１１４，１５４又は発振部１１６，１５６により制御されるため、回路内で極端に大きな電圧変動が生じることがなく、駆動の開始／終了時の応答性に優れている。
（３）また、ダミー負荷部１２４，１６４を用いて正極性と負極性の出力にインピーダンスを与えて出力電圧±Ｖｏｕｔを取り出すので、＋電源回路１１０及び−電源回路１５０それぞれの接地を強化することができる。
（４）さらに、ダミー負荷部１２４，１６４には応答性の高い構成を採用することで、出力波形を好適に矩形化することができる。
【００５２】
本発明は、上述した一実施形態に制約されることなく、種々に変形して実施可能である。例えば、図１，図２に示す回路構成はあくまで一例であり、図３のブロック図に示される概念において回路構成を適宜に変更することができる。
【００５３】
また、図５に挙げた矩形周波数別の応答波形は、あくまで本実施形態で用いる条件において観測されるものであり、条件（出力電圧±Ｖｏｕｔ、立ち上がり／立ち下がり時間等）の違いによって異なる波形が観測されることはいうまでもない。
【符号の説明】
【００５４】
１００    電源装置
１１０    ＋電源回路
１１２    圧電トランス（第１の圧電トランス）
１１４    駆動部（第１の駆動部）
１１６    発振部（第１の発振部）
１２２    昇圧整流回路（第１の整流部）
１２４    ダミー負荷部（負荷部）
１５０    −電源回路
１５２    圧電トランス（第２の圧電トランス）
１５４    駆動部（第２の駆動部）
１５６    発振部（第２の発振部）
１６２    昇圧整流回路（第２の整流部）
１６４    ダミー負荷部（負荷部）
２００    制御部
【図１】
0006275182.tif 000002
【図２】
0006275182.tif 000003
【図３】
0006275182.tif 000004
【図４】
0006275182.tif 000005
【図５】
0006275182.tif 000006
【図６】
0006275182.tif 000007