(57)【特許請求の範囲】
【請求項１】
直流リアクトルと２個のスイッチング素子とを備えて直流の入力電源からの入力電圧を昇圧する昇圧コンバータと、昇圧された電圧における高周波成分を除去する数百μＦ程度以下の中間段コンデンサと、出力電流を正弦波に波形成形するフルブリッジインバータとを備えた系統連系インバータにおいて、前記直流リアクトルの直流リアクトル電流を制御する系統連系インバータ制御装置は、正弦波の出力電流を得るために前記直流リアクトル電流の平均値を正弦波２乗状になるように制御した直流リアクトル電流指令値にヒステリシス幅を加減算して直流リアクトル電流指令値の上限指令値と下限指令値とを発生するとき、前記ヒステリシス幅を前記入力電圧に対応して可変とした系統連系インバータ制御装置。
【請求項２】
固定のヒステリシス幅に入力電圧を乗じた値を補正ヒステリシス幅として直流リアクトル電流指令値の上限指令値と下限指令値とを無段階に変化させて、動作周波数がほぼ一定となるようにした請求項１記載の系統連系インバータ制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、太陽電池や燃料電池などの直流電力を、交流の系統に連系して交流電力に変換して供給する系統連系インバータ制御装置に関する。
【０００２】
【従来の技術】
以下、従来の系統連系インバータ制御装置について図面を参照しながら説明する。図３は、従来から使用されている系統連系インバータの一例の構成を示すブロック図である。系統連系インバータは、直流の入力電源１を入力として系統２に５０／６０Ｈｚの商用周波数で交流電力を供給している。
【０００３】
図３において、系統連系インバータは、入力電源１からの入力電圧Ｖinを系統電圧ＶACより高い電圧に昇圧する昇圧コンバータ３と、昇圧された電圧における高周波成分を除去する数百μＦ程度以下の中間段コンデンサ４と、出力電流Ｉo を正弦波に波形成形するフルブリッジインバータ５とで構成され、系統２に接続されている。昇圧コンバータ３は、入力電圧Ｖinを平滑する数千μＦ程度の入力コンデンサとエネルギー蓄積用の直流リアクトル６と２個のスイッチング素子ＱB およびスイッチング素子ＱF とで構成され、また、フルブリッジインバータ５で発生される出力電流の高周波成分を除去するために出力リアクトル７と出力コンデンサ８とが配置されている。
【０００４】
上記構成における動作について説明する。入力電圧Ｖinが系統電圧ＶACに対して小さい期間では、フルブリッジインバータ５は昇圧コンバータ３により昇圧された出力を低周波で切り換える動作であるため、直流リアクトル６の電流、すなわち直流リアクトル電流の低周波成分が出力電流Ｉo を形成する。ここで、系統電圧ＶACが正弦波、入力電圧Ｖinが一定であるから、直流リアクトル電流の平均値が正弦波２乗状になるように制御すれば、出力電流Ｉo として正弦波が得られることになる。
【０００５】
そこで、直流リアクトル電流指令値発生手段９により発生した正弦波２乗状の直流リアクトル電流指令値とヒステリシス幅発生手段１０で発生したヒステリシス幅とを指令値加算手段１１と指令値減算手段１２とで加減算して得られる直流リアクトル電流指令値の上限指令値と下限指令値と、直流リアクトル電流検出手段１３で検出した直流リアクトル電流の上限と下限とを、ヒステリシスコンパレータ１４により逐次比較し、その結果により昇圧コンバータ３を構成する２個のスイッチング素子ＱB とスイッチング素子ＱF とによるパルス幅を決定している。
上記の直流リアクトル電流指令値発生手段９ないし直流リアクトル電流検出手段１３は、系統連系インバータ制御装置１５を構成している。
【０００６】
【発明が解決しようとする課題】
このような従来の系統連系インバータにおいて、昇圧コンバータ３の制御にヒステリシスコンパレータ１４を用いた場合、動作周波数はヒステリシス幅と、入力電圧Ｖinと、中間段電圧ＶM と、直流リアクトル６のインダクタンスとで決定される。系統連系インバータは、入力電源１が太陽電池や燃料電池であるため、入力電圧Ｖinが大幅に変動し、動作周波数が低くなると可聴域での動作による騒音が増大し、逆に動作周波数が高くなると損失が増大すると言った課題を有していた。
【０００７】
本発明は上記の課題を解決するもので、入力電源の入力電圧の大幅な変動に対して騒音や損失の増大を緩和できる系統連系インバータ制御装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１に係わる本発明は、直流リアクトルと２個のスイッチング素子とを備えて直流の入力電源からの入力電圧を昇圧する昇圧コンバータと、昇圧された電圧における高周波成分を除去する数百μＦ程度以下の中間段コンデンサと、出力電流を正弦波に波形成形するフルブリッジインバータとを備えた系統連系インバータにおいて、前記直流リアクトルの直流リアクトル電流を制御する系統連系インバータ制御装置は、正弦波の出力電流を得るために前記直流リアクトル電流の平均値を正弦波２乗状になるように制御した直流リアクトル電流指令値にヒステリシス幅を加減算して直流リアクトル電流指令値の上限指令値と下限指令値とを発生するとき、前記ヒステリシス幅を前記入力電圧に対応して可変とした系統連系インバータ制御装置である。
【０００９】
本発明により、入力電圧が変化しても動作周波数を概ね一定に維持することができる。
【００１０】
請求項２に係わる本発明は、固定のヒステリシス幅に入力電圧を乗じた値を補正ヒステリシス幅として直流リアクトル電流指令値の上限指令値と下限指令値とを無段階に変化させて、動作周波数がほぼ一定となるようにした請求項１に係わる系統連系インバータ制御装置である。
【００１１】
本発明により、ヒステリシス幅を無段階に変化させて入力電圧が変化しても動作周波数を概ね一定に維持することができる。
【００１２】
【発明の実施の形態】
請求項１に係わる本発明において、系統連系インバータ制御装置は、正弦波２乗状の直流リアクトル電流指令値を発生する直流リアクトル電流指令値発生手段と、昇圧コンバータにおいて２つのスイッチング素子を交互にオンまたはオフとするためのヒステリシス幅を発生するヒステリシス幅発生手段と、前記直流リアクトル電流指令値に前記ヒステリシス幅を加算して直流リアクトル電流指令値の上限指令値を発生する指令値加算手段と、前記直流リアクトル電流指令値から前記ヒステリシス幅を減算して直流リアクトル電流指令値の下限指令値を発生する指令値減算手段と、直流リアクトルの電流を検出する直流リアクトル電流検出手段と、ヒステリシスコンパレータとを備えるとともに、入力電源からの入力電圧を検出する入力電圧検出手段を備え、検出した入力電圧に基づいて前記ヒステリシス幅を可変とする。
【００１３】
請求項２に係わる本発明において、系統連系インバータ制御装置は、補正ヒステリシス幅発生手段を備え、前記補正ヒステリシス幅発生手段は、入力電圧検出手段により検出した入力電圧を固定のヒステリシス幅に乗じて補正した補正ヒステリシス幅を発生し、その補正ヒステリシス幅を直流リアクトル電流指令値に加減算して上限指令値と下限指令値とを設定する。このとき、補正ヒステリシス幅は入力電圧に対して無段階に変えられる。
【００１４】
以下、本発明の実施例について説明する。
【００１５】
【実施例】
（実施例１）
以下、本発明の系統連系インバータ制御装置の実施例１について図面を参照しながら説明する。本実施例は請求項１に係わる。
【００１６】
図１は本実施例の構成を示すブロック図である。なお、従来例と同じ構成要素には同一符号を付与している。本実施例が従来例と異なる点は、系統連系インバータ制御装置１５において、入力電源１からの入力電圧Ｖinを検出する入力電圧検出手段１６を備えたことにある。
【００１７】
系統連系インバータは、従来例と同様に、直流の入力電源１を入力として系統２に５０／６０Ｈｚの商用周波数で交流電力を供給している。系統連系インバータは、大きく分けて、入力電圧Ｖinを系統電圧ＶACより高い電圧に昇圧する昇圧コンバータ３と、昇圧された電圧の高周波成分を除去する数百μＦ程度以下の中間段コンデンサ４と、中間段コンデンサ４の電圧を制御して出力電流を発生するフルブリッジインバータ５とからなり、昇圧コンバータ３は、入力電源１の電圧を平滑する入力コンデンサとエネルギーの蓄積および放出用の直流リアクトル６と２石のスイッチング素子ＱB およびＱF で構成されている。また、フルブリッジインバータ５は、４石構成で、出力電流Ｉo を平滑する出力リアクトル７と出力コンデンサ８とからなっている。
【００１８】
系統連系インバータ制御装置１５は、従来例と同様に、直流リアクトル電流指令値発生手段９と、ヒステリシス幅発生手段１０と、指令値加算手段１１と、指令値減算手段１２と、直流リアクトル電流検出手段１３と、ヒステリシスコンパレータ１４とを備えるとともに、入力電源１からの入力電圧Ｖinを検出する入力電圧検出手段１６を備えている。
【００１９】
上記構成における動作について説明する。中間段コンデンサ４の電圧、すなわち中間段電圧ＶM は、系統２に交流電力を注入するために系統電圧ＶACより少なくとも数十Ｖ程度は高くなければならないため、たとえば入力電圧ＶinがＤＣ２００Ｖで系統電圧ＶACがＡＣ２００Ｖの場合、系統電圧ＶACのピークを中心に４〜５ｍｓの期間は入力電圧Ｖinを昇圧し、それ以外の系統電圧ＶACの絶対値が入力電圧Ｖinよりも十分小さい期間では昇圧を行わない。さらに、中間段コンデンサ４の容量が小さいことから、低周波的には平滑されないため、オン時間を変調して系統電圧ＶACとの差を数十Ｖ程度以内に維持している。
【００２０】
このとき、系統連系インバータ制御装置１５は、直流リアクトル電流検出手段１３により直流リアクトル電流を検出するとともに、入力電圧検出手段１６により入力電圧Ｖinを検出し、入力電圧Ｖinが、たとえばＤＣ１００Ｖ程度まで下がった場合、直流リアクトル電流指令値は変化させずに、ヒステリシス幅発生手段１０から出力するヒステリシス幅を小さくして上限指令値と下限指令値の差を小さくすることにより、動作周波数の減少を最小にする。
【００２１】
以上のように本実施例によれば、入力電圧の変化に対してヒステリシス幅を変化させることにより、動作周波数の変動が抑えられ、入力電圧の減少に伴う可聴域での動作による騒音増大や、逆に動作周波数が高くなって損失が増大すると言う現象を緩和できる系統連系インバータ制御装置を提供することができる。
【００２２】
（実施例２）
以下、本発明の系統連系インバータ制御装置の実施例２について図面を参照しながら説明する。本実施例は請求項２に係わる。
【００２３】
図２は本実施例の構成を示すブロック図である。なお、実施例１と同じ構成要素には同一符号を付与して詳細な説明を省略する。本実施例が実施例１と異なる点は、系統連系インバータ制御装置１５において、補正ヒステリシス幅発生手段１７を備え、ヒステリシス幅に対して入力電圧Ｖinを乗じることによって無段階に可変な補正ヒステリシス幅を発生していることにある。
【００２４】
上記構成における動作について説明する。入力電圧検出手段１６によって検出された入力電圧Ｖinとヒステリシス幅発生手段１０で発生されたヒステリシス幅とが補正ヒステリシス幅発生手段１７によって乗算されて補正ヒステリシス幅が発生され、指令値加算手段１１と指令値減算手段１２とによって直流リアクトル電流指令値に前記補正ヒステリシス幅が加減算されて上限指令値と下限指令値とが発生され、直流リアクトル電流検出手段１３によって検出された直流リアクトル電流はヒステリシスコンパレータ１４によって前記上限指令値および下限指令値と比較され、昇圧コンバータ３の２個のスイッチング素子ＱB とＱF とが交互にスイッチングを行う。この補正ヒステリシス幅は入力電圧Ｖinが大きいときは大となり、小さいときは小となることにより、入力電圧Ｖinの変動に対して無段階で動作周波数がほぼ一定となるように補正される。
【００２５】
以上のように本実施例によれば、入力電圧の変動に対して無段階にヒステリシス幅を補正することにより昇圧コンバータの動作周波数の変化を常時小さくすることができるので、騒音や損失の増大を最小限にできる系統連系インバータ制御装置を提供することができる。
【００２６】
【発明の効果】
請求項１に係わる本発明は、直流リアクトルと２個のスイッチング素子とを備えて直流の入力電源からの入力電圧を昇圧する昇圧コンバータと、昇圧された電圧における高周波成分を除去する数百μＦ程度以下の中間段コンデンサと、出力電流を正弦波に波形成形するフルブリッジインバータとを備えた系統連系インバータにおいて、前記直流リアクトルの直流リアクトル電流を制御する系統連系インバータ制御装置は、正弦波の出力電流を得るために前記直流リアクトル電流の平均値を正弦波２乗状になるように制御した直流リアクトル電流指令値にヒステリシス幅を加減算して直流リアクトル電流指令値の上限指令値と下限指令値とを発生するとき、前記ヒステリシス幅を前記入力電圧に対応して可変とした系統連系インバータ制御装置とすることにより、動作周波数の変動を抑えて概ね一定に維持でき、入力電圧の減少に伴う可聴域での動作による騒音増大や、逆に動作周波数が高くなって損失が増大すると言った現象を緩和することができる。
【００２７】
請求項２に係わる本発明は、固定のヒステリシス幅に入力電圧を乗じた値を補正ヒステリシス幅として直流リアクトル電流指令値の上限指令値と下限指令値とを無段階に変化させて、動作周波数がほぼ一定となるようにした請求項１に係わる系統連系インバータ制御装置とすることにより、ヒステリシス幅を無段階に変化させて動作周波数を常時一定とする方向に無段階に補正でき、騒音や損失の増大を最小限にする設計が可能となる。
【図面の簡単な説明】
【図１】本発明の系統連系インバータ制御装置の実施例１の構成を示すブロック図
【図２】本発明の系統連系インバータ制御装置の実施例２の構成を示すブロック図
【図３】従来の系統連系インバータ制御装置の構成を示すブロック図
【符号の説明】
１  入力電源
２  系統
３  昇圧コンバータ
４  中間段コンデンサ
５  フルブリッジインバータ
６  直流リアクトル
７  出力リアクトル
８  出力コンデンサ
９  直流リアクトル電流指令値発生手段
１０  ヒステリシス幅発生手段
１１  指令値加算手段
１２  指令値減算手段
１３  直流リアクトル電流検出手段
１４  ヒステリシスコンパレータ
１５  系統連系インバータ制御装置
１６  入力電圧検出手段
１７  補正ヒステリシス幅発生手段
ＱB、ＱF  スイッチング素子
Ｖin  入力電圧
ＶAC  系統電圧
ＶM  中間段電圧
Ｉo  出力電流
【図１】
0004622021.tif 000002
【図２】
0004622021.tif 000003
【図３】
0004622021.tif 000004