(57)【特許請求の範囲】
【請求項１】
半導体基板と、
上記半導体基板の主表面上に形成されたアクティブデバイス領域と、
上記アクティブデバイス領域の周りにある分離領域と、
上記分離領域内に第一のピッチで第一の方向と上記第一の方向と異なる第二の方向に配置された複数の第一アクティブダミーパターンと、
上記分離領域内に第二のピッチで第三の方向と上記第三の方向と異なる第四の方向に配置された複数の第二アクティブダミーパターンと、
上記分離領域内に所定の方向に第三のピッチで配置された複数の第三アクティブダミーパターンとを有し、
上記第一のピッチは上記第二のピッチより小さく、上記第三のピッチは上記第一のピッチより小さく、上記第一アクティブダミーパターンは上記第二アクティブダミーパターンよりも平面積が小さく、上記第三アクティブダミーパターンは上記第一アクティブダミーパターンよりも平面積が小さく、
上記複数の第一アクティブダミーパターンはそれぞれが等しい平面形状および平面積を有し、上記複数の第二アクティブダミーパターンはそれぞれが等しい平面形状および平面積を有し、
上記アクティブデバイス領域に対して、上記第一アクティブダミーパターンよりも離れた位置に上記第二アクティブダミーパターンは配置されており、上記アクティブデバイス領域に対して、上記第三アクティブダミーパターンよりも離れた位置に上記第一アクティブダミーパターンは配置されており、
上記複数の第二アクティブダミーパターンは、上記複数の第一アクティブダミーパターンのうち上記第一方向に配置されたものに隣接するパターンと、上記複数の第一アクティブダミーパターンのうち上記第二方向に配置されたものに隣接するパターンとを含むことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記分離領域は上記半導体基板の主表面上の溝内の酸化膜で形成されていることを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
上記第一、第二及び第三アクティブダミーパターンは上記酸化膜に囲まれていることを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
上記第一の方向は上記第三の方向であり、上記第二の方向は上記第四の方向であり、上記第一アクティブダミーパターンと、上記第二アクティブダミーパターンとはそれぞれ相似型であることを特徴とする半導体装置。
【請求項５】
請求項１〜４に記載の半導体装置において、
上記アクティブデバイス領域はメモリセルを構成していることを特徴とする半導体装置。
【請求項６】
請求項１〜４に記載の半導体装置において、
上記第一および第二アクティブダミーパターンは同一の導電型を有することを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
上記導電型はｐ型であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関し、特に半導体集積回路装置における分離酸化膜とそれに囲まれる電気的アクティブ領域のパターンに関するものである。
【背景技術】
【０００２】
近年、半導体集積回路装置では素子の微細化、高集積化に伴い、そのデザインルールはますます微細になり、プロセスにおいても大変複雑になってきている。特に、素子間分離では、微細化に適したトレンチ型分離酸化膜が広く用いられるようになり、電気的アクティブデバイス領域の性能を損なうことなく、分離酸化膜をトレンチ内に良好に埋め込み、信頼性良くＣＭＰ法による研磨を行うことが非常に重要である。
【０００３】
図９は、従来の半導体装置の素子分離形成後の平面図である。図に示すように、素子形成される電気的アクティブデバイス領域のパターン１（以下、本番パターン１と称す）が分離領域２に囲まれて配置される。特に、１ａは電気的アクティブデバイス領域の微細幅パターン（以下、微細本番パターン１ａと称す）である。
【０００４】
図１０は図９に示した従来の半導体装置の素子分離形成後の断面図である。図１０（ａ）は図９のＡ９−Ａ９線における断面図であり比較的広い分離領域２を示すもの、図１０（ｂ）は図９のＢ９−Ｂ９線における断面図であり分離領域２に両側を挟まれた微細本番パターン１ａを示すものである。
【０００５】
半導体装置における素子分離は、まず半導体基板３上に下敷き酸化膜４、窒化膜５を順次形成する。その後、分離領域２となる領域の窒化膜５を選択的にエッチング除去した後、窒化膜５マスクを用いて半導体基板３をエッチングすることによりトレンチ６を所定の深さに形成する。次いで、トレンチ６内を埋め込んで全面に分離酸化膜７を形成した後、ＣＭＰ法により分離酸化膜７を研磨して窒化膜５上の分離酸化膜７を除去してトレンチ６内のみに残存させ、トレンチ型分離酸化膜７ａを形成する。なお、窒化膜５および下敷き酸化膜４は、素子分離の後で除去するものである。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の半導体装置では、ＣＭＰ法を用いた研磨により窒化膜５上の分離酸化膜７を除去するが、窒化膜５の研磨速度は遅いため、窒化膜５の形成領域の周辺では、窒化膜５の影響で研磨速度が減少する。逆に、図１０（ａ）に示すような広い分離領域２（トレンチ型分離酸化膜７ａ）では、研磨速度が速くなり、特に中央部でディッシング（dishing）による膜厚の落ち込みが発生する。このため表面の平坦性が悪くなり、後工程でリソグラフィ技術を用いたパターニングが良好に行えないという問題点があった。
【０００７】
さらに、図１０（ｂ）に示すように、広い分離領域２（トレンチ型分離酸化膜７ａ）に微細本番パターン１ａが挟まれている場合、図１１に示すように、トレンチ型分離酸化膜７ａで研磨速度が速いために、オーバーポリッシュにより微細本番パターン１ａの窒化膜５の一部もしくは全部を研磨してしまうこともあった。これにより、トレンチ型分離酸化膜７ａの膜厚の落ち込みがさらに大きくなり、例えば、トランジスタ特性における逆ナロー効果によるしきい値の低下や、リーク電流の増大など素子の電気的特性の劣化を招くという問題点があった。
【０００８】
上記のような問題点を改善するために、従来から、ダミーのアクティブ領域となるダミーパターンを分離領域２内に設けて、ＣＭＰ法による研磨速度の均一性の向上を図るものがあった。
【０００９】
図１２および図１３は従来の半導体装置の改善例を示す平面図であり、図９で示した半導体装置の分離領域２にダミーパターン８（ダミーのアクティブ領域）を配置したものである。図１２では比較的小さなダミーパターン８ａを、図１３では比較的大きなダミーパターン８ｂを分離領域２内に敷き詰めるように配置した。
【００１０】
ＣＭＰ法による分離酸化膜７研磨の際、図１２で示した場合には、小さなダミーパターン８ａが密集した領域で研磨速度が遅くなり、断面図である図１４に示すように、アンダーポリッシュによりダミーパターン８ａの窒化膜５上に分離酸化膜７が残存することがある。このような場合には、分離酸化膜７だけでなく下層の窒化膜５および下敷き酸化膜４もその後の除去工程で除去されずに残存し、著しく表面平坦性を損ない、後工程でのパターニングが困難になる。
【００１１】
また、図１３で示した場合には、ダミーパターン８ｂが大きいために、本番パターン１の周辺で、配置できない領域がある。特に、微細本番パターン１ａの周辺にダミーパターン８ｂがない場合、Ｂ13−Ｂ13線における断面図は図１０（ｂ）と同様であり、トレンチ型分離酸化膜７ａで研磨速度が速いために、オーバーポリッシュにより微細本番パターン１ａの窒化膜５の一部もしくは全部を研磨してしまうことがあった（図１１参照）。これにより、上述したようにトレンチ型分離酸化膜７ａの膜厚の落ち込みがさらに大きくなり素子の電気的特性の劣化を招く。
【００１２】
この発明は、上記のような問題点を解消するために成されたものであって、分離領域にトレンチ型分離酸化膜を形成して素子分離する半導体装置において、分離酸化膜をＣＭＰ法を用いて研磨する際、研磨速度の均一性を向上してオーバーポリッシュやアンダーポリッシュを抑制し、表面平坦性の良好な信頼性の高い半導体装置を得ることを目的とする。
【課題を解決するための手段】
【００１３】
この発明の一実施の形態によれば、半導体装置は、半導体基板と、アクティブデバイス領域と、分離領域と、複数の第一アクティブダミーパターンと、複数の第二アクティブダミーパターンと、複数の第三アクティブダミーパターンとを有する。アクティブデバイス領域は上記半導体基板の主表面上に形成されている。分離領域は上記アクティブデバイス領域の周りにある。複数の第一アクティブダミーパターンは、上記分離領域内に第一のピッチで第一の方向と上記第一の方向と異なる第二の方向に配置されている。複数の第二アクティブダミーパターンは、上記分離領域内に第二のピッチで第三の方向と上記第三の方向と異なる第四の方向に配置されている。複数の第三アクティブダミーパターンは上記分離領域内に所定の方向に第三のピッチで配置されている。上記第一のピッチは上記第二のピッチより小さく、上記第三のピッチは上記第一のピッチより小さく、上記第一アクティブダミーパターンは上記第二アクティブダミーパターンよりも平面積が小さく、上記第三アクティブダミーパターンは上記第一アクティブダミーパターンよりも平面積が小さい。上記複数の第一アクティブダミーパターンはそれぞれが等しい平面形状および平面積を有し、上記複数の第二アクティブダミーパターンはそれぞれが等しい平面形状および平面積を有する。上記アクティブデバイス領域に対して、上記第一アクティブダミーパターンよりも離れた位置に上記第二アクティブダミーパターンは配置されており、上記アクティブデバイス領域に対して、上記第三アクティブダミーパターンよりも離れた位置に上記第一アクティブダミーパターンは配置されている。上記複数の第二アクティブダミーパターンは、上記複数の第一アクティブダミーパターンのうち上記第一方向に配置されたものに隣接するパターンと、上記複数の第一アクティブダミーパターンのうち上記第二方向に配置されたものに隣接するパターンとを含む。
【発明の効果】
【００１８】
この発明の一実施の形態の半導体装置は、トレンチ型分離酸化膜パターンが所定の幅を超えて大きくならないように、該トレンチ型分離酸化膜パターンに囲まれるダミーのアクティブ領域となる面積の異なる複数種のダミーパターンを分離領域内に備え、該ダミーパターンを電気的アクティブデバイス領域のパターンとの位置関係に応じて面積を設定して規則的に配列したため、ＣＭＰ法による分離酸化膜研磨の際、研磨速度の均一性が向上でき、表面平坦性が良好で信頼性の高い半導体装置が得られる。
【００１９】
またこの発明の一実施の形態の半導体装置は、電気的アクティブデバイスのパターン周囲には比較的小さい面積のダミーパターンを配置し、これらの周囲にさらに比較的大きい面積のダミーパターンを配置したため、トレンチ型分離酸化膜パターンの幅が必要以上に大きくなることが確実に抑えられ、ＣＭＰ法による分離酸化膜研磨の際、研磨速度の均一性が向上でき、表面平坦性が良好で信頼性の高い半導体装置が得られる。
【００２０】
またこの発明の一実施の形態の半導体装置は、電気的アクティブデバイスのパターンの遠方位置から該パターンに向かって比較的大きいダミーパターンを配置し、該電気的アクティブデバイスのパターン周辺にできた間隙に比較的小さいダミーパターンを挿入して配置したため、トレンチ型分離酸化膜パターンの幅が必要以上に大きくなることが確実に抑えられ、ＣＭＰ法による分離酸化膜研磨の際、研磨速度の均一性が向上でき、表面平坦性が良好で信頼性の高い半導体装置が得られる。
【発明を実施するための最良の形態】
【００２３】
実施の形態１．
以下、この発明の実施の形態１を図によって説明する。
【００２４】
図１はこの発明の実施の形態１による半導体装置の平面図、図２（ａ）は図１のＡ１−Ａ１線における断面図、図２（ｂ）は図１のＢ１−Ｂ１線における断面図である。図において、９は素子形成される電気的アクティブデバイス領域のパターン（以下、本番パターン９と称す）で分離領域１０に囲まれて配置される。特に、９ａは電気的アクティブデバイス領域の微細幅パターン（以下、微細本番パターン９ａと称す）である。１１は分離領域１０内に配置されたダミーのアクティブ領域となるダミーパターンで、１１ａは比較的小さなダミーパターン、１１ｂは比較的大きなダミーパターンである。また、１２は半導体基板、１３はトレンチ型分離酸化膜である。
【００２５】
図に示すように、本番パターン９を囲む分離領域１０内に面積の異なる２種のダミーパターン１１（１１ａ、１１ｂ）を配置する。このダミーパターン１１の配置方法は、まず、本番パターン９から離れた領域から大きなダミーパターン１１ｂを敷き詰めるように規則的に配列させて、本番パターン９の近くまで配置する。例えば、１８μｍ角のダミーパターン１１ｂを２０μｍピッチでアレイする。本番パターン９の周辺で、大きなダミーパターン１１ｂが配置できない隙間領域に、小さなダミーパターン１１ａを挿入し、規則的に配列させて配置する。例えば、３μｍ角のダミーパターン１１ａを５μｍピッチでアレイする。
【００２６】
このような半導体装置の素子分離工程を図３、図４を用いて説明する。図３は図２（ａ）に対応する部分、図４は図２（ｂ）に対応する部分の工程をそれぞれ示す断面図である。
【００２７】
まず、例えば１０Ω・ｃｍの比抵抗を有するｐ型の単結晶シリコン等からなる半導体基板１２上に下敷き酸化膜１４を、例えば約１０ｎｍの膜厚で形成し、さらに窒化膜１５を約０．１μｍの膜厚で形成する。その後、本番パターン９とダミーパターン１１とのアクティブ領域９、１１を除く領域の窒化膜１５を選択的にエッチング除去した後、窒化膜１５マスクを用いて半導体基板１２を約０．３μｍの深さまでエッチングすることによりトレンチ１６を形成する。次いで、トレンチ１６内を埋め込んで全面にＨＤＰ（ハイテ゛ンシティフ゜ラス゛マ）酸化膜から成る分離酸化膜１３ａを、例えば約０．４μｍの膜厚で堆積した後、所定のパターン寸法より大きいアクティブ領域９、１１の分離酸化膜１３ａをエッチングするためのレジストパターン１７を分離酸化膜１３ａ上に形成する。このレジストパターン１７は、対象となるアクティブ領域９、１１より、例えば約１．５μｍアンダーサイシングして形成する（図３（ａ）、図４（ａ））。
【００２８】
次に、レジストパターン１７をマスクとして分離酸化膜１３ａを窒化膜１５に到達するまでエッチングして開口する。これにより、比較的広いアクティブ領域９、１１、即ち、大きなダミーパターン１１ｂおよび比較的広い本番パターン９の領域上の分離酸化膜１３ａは中央部が開口され端部１３ｂのみが残存する。このときのエッチングは、ドライでもウェットでも良い。なお、微細本番パターン９ａ上に形成されるＨＤＰ酸化膜１３ｃは図に示すように小さな三角形状となり、例えば、ＤＲＡＭ部のメモリセルなどの微細本番パターン９ａの密集領域においても、小さな三角形状の多数のＨＤＰ酸化膜１３ｃが密集する状態となる（図３（ｂ）、図４（ｂ））。
【００２９】
次にＣＭＰ法により分離酸化膜１３ａを研磨して窒化膜１５上の分離酸化膜１３ａを除去してトレンチ１６内のみに残存させ、トレンチ型分離酸化膜１３を形成する（図３（ｃ）、図４（ｃ））。
【００３０】
次に、窒化膜１５、下敷き酸化膜１４を順次ウェットエッチングにより除去して、所定の処理を施して図２（ａ）、図２（ｂ）で示した素子分離が完成する。
【００３１】
この実施の形態では、本番パターン９から離れた領域から大きなダミーパターン１１ｂを敷き詰めるように規則的に配列させて配置し、本番パターン９の周辺で、大きなダミーパターン１１ｂが配置できない隙間領域に、小さなダミーパターン１１ａを挿入し、規則的に配列させて配置したため、トレンチ型分離酸化膜１３の幅が所定の幅を超えて大きくならない。このため、ＣＭＰ法による分離酸化膜１３ａを研磨する際、研磨速度が速くなることが抑えられ、ディッシング（dishing）による膜厚の落ち込みが防止できる。
【００３２】
また、微細本番パターン９ａの両側のトレンチ型分離酸化膜１３の幅も、小さなダミーパターン１１ａを挿入することにより狭く抑えられるので、オーバーポリッシュにより微細本番パターン９ａの窒化膜１５が研磨されるのが防止でき、隣接するトレンチ型分離酸化膜１３ａの膜厚の落ち込みも防止できて、トランジスタ特性における逆ナロー効果によるしきい値の低下や、リーク電流の増大など素子の電気的特性の劣化を招くことがなくなる。このような微細本番パターン９ａの両側のトレンチ型分離酸化膜１３の幅は、微細本番パターン９ａの１〜１０倍程度が望ましく、ＣＭＰ法による研磨速度の均一性が向上して上記のような効果が確実に得られる。
【００３３】
さらに、大きなダミーパターン１１ｂと小さなダミーパターン１１ａとを配置することにより、小さなダミーパターン１１ａが密集した領域がなくなり、ＣＭＰ法による研磨速度の均一性が向上するため、アンダーポリッシュにより窒化膜１５上に分離酸化膜１３ａが残存することが防止できる。大きなダミーパターン１１ｂおよび比較的広い本番パターン９の領域上の分離酸化膜１３ａは、ＣＭＰ法による研磨工程の前に、予めエッチング（プリエッチング）して中央部を開口しているため、容易に研磨できてアンダーポリッシュによる問題は無い。
【００３４】
また、ダミーパターン１１の配置によりアクティブ領域９、１１の分離酸化膜１３ａと合わせた全体に対する面積占有率は、５割〜８割程度の範囲で、本番パターン９の密集した領域と同等程度にできる。これにより、ＣＭＰ法による研磨速度は、半導体基板１２の面内全体において均一性がさらに向上する。
【００３５】
上述したように、この実施の形態では、素子分離の際の分離酸化膜１３ａのＣＭＰ法による研磨の際、研磨速度の均一性が向上するため、表面平坦性が良好で信頼性の高い半導体装置が得られる。
【００３６】
なお、ダミーパターン１１の寸法は、小さなダミーパターン１１ａが本番パターン９の最小寸法の１〜１００倍程度、大きなダミーパターン１１ｂが本番パターン９の最小寸法の１０〜１０００倍程度の範囲で適宜設定して用い、矩形パターンに限らず、短冊形、かぎ型、あるいはラインandスペース形状でも良いが、プロセス制御が容易な規則的に配列されたものとする。
【００３７】
また、分離酸化膜１３ａのプリエッチングマスクとなるレジストパターン１７はアクティブ領域より約１．５μｍのアンダーサイシングとしたが、アンダーサイシング量はこれに限るものではなく、プリエッチング後にアクティブ領域の端部に分離酸化膜１３ａが残存すればよい。
【００３８】
さらに、分離酸化膜１３ａのプリエッチングは、窒化膜１５表面に到達するまでとしたが、到達する前でプリエッチングを終了し、その後のＣＭＰ法による研磨工程で調整しても良い。
【００３９】
実施の形態２．
次に、上記実施の形態１による図１および図２で示した半導体装置の素子分離構造を、分離酸化膜にＴＥＯＳ酸化膜を用いて形成したものについて、図５、図６に基づいて以下に説明する。
【００４０】
図５は図２（ａ）に対応する部分、図６は図２（ｂ）に対応する部分の素子分離工程をそれぞれ示す断面図である。
【００４１】
まず、上記実施の形態１と同様に、半導体基板１２上に下敷き酸化膜１４、さらに窒化膜１５を形成した後、本番パターン９とダミーパターン１１とのアクティブ領域９、１１を除く領域の窒化膜１５を選択的にエッチング除去し、窒化膜１５マスクを用いて半導体基板１２にトレンチ１６を形成する。
【００４２】
次いで、トレンチ１６内を埋め込んで全面にＴＥＯＳ酸化膜から成る分離酸化膜１３ｄを堆積した後、レジストパターン１７ａを分離酸化膜１３ｄ上に形成する。このレジストパターン１７ａは、所定のパターン寸法より大きいアクティブ領域９、１１、および例えばＤＲＡＭ部のメモリセルなど、微細本番パターン９ａが密集した領域の分離酸化膜１３ｄをエッチングするためのマスクパターンとして形成され、対象となる領域より、例えば約１．５μｍアンダーサイシングして形成する（図５（ａ）、図６（ａ））。
【００４３】
次に、レジストパターン１７ａをマスクとして分離酸化膜１３ｄを、窒化膜１５表面が露出しないところの所定の深さまでエッチングして開口する。これにより、比較的広いアクティブ領域９、１１、即ち、大きなダミーパターン１１ｂ、比較的広い本番パターン９および微細本番パターン９ａの密集領域の分離酸化膜１３ｄは、中央部が下地窒化膜１５を露出しない程度に開口され端部１３ｅが残存する。このときのエッチングは、ドライでもウェットでも良い（図５（ｂ）、図６（ｂ））。
【００４４】
この後、上記実施の形態１と同様に、ＣＭＰ法により分離酸化膜１３ｄを研磨して窒化膜１５上の分離酸化膜１３ｄを除去してトレンチ１６内のみに残存させ、トレンチ型分離酸化膜１３を形成する（図５（ｃ）、図６（ｃ））。
【００４５】
次に、窒化膜１５、下敷き酸化膜１４を順次ウェットエッチングにより除去して、所定の処理を施して図２（ａ）、図２（ｂ）で示した素子分離が完成する。
【００４６】
この実施の形態においても、上記実施の形態１と同様に、素子分離の際の分離酸化膜１３ｄのＣＭＰ法による研磨の際、研磨速度の均一性が向上するため、表面平坦性が良好で信頼性の高い半導体装置が得られる。
【００４７】
また、ＴＥＯＳ酸化膜から成る分離酸化膜１３ｄのプリエッチングを比較的広いアクティブ領域９、１１のみでなく微細本番パターン９ａの密集領域でも行うものとした。これは、ＴＥＯＳ酸化膜１３ｄでは、微細本番パターン９ａ上でも膜厚が減少することなく、微細本番パターン９ａの密集領域では、微細本番パターン９ａ上のＴＥＯＳ酸化膜１３ｄが、隣接するトレンチ１６上層にも延在して大きな面積のものとなってしまい、ＣＭＰ法による研磨の際、アンダーポリッシュを招き易いためである。
【００４８】
実施の形態３．
次に、この発明の実施の形態３を説明する。
【００４９】
図７はこの発明の実施の形態３による半導体装置の平面図、図８（ａ）は図７のＡ７−Ａ７線における断面図、図８（ｂ）は図７のＢ７−Ｂ７線における断面図である。
【００５０】
図に示すように、本番パターン９を囲む分離領域１０内に面積の異なる２種のダミーパターン１１（１１ａ、１１ｂ）を配置する。このダミーパターン１１の配置方法は、まず、本番パターン９周囲に小さなダミーパターン１１ａを規則的に配列させる。例えば、３μｍ角のダミーパターン１１ａを５μｍピッチでアレイする。
【００５１】
本番パターン９とその周囲の小さなダミーパターン１１ａのさらに周囲に、大きなダミーパターン１１ｂを敷き詰めるように規則的に配列させて配置する。例えば、１８μｍ角のダミーパターン１１ｂを２０μｍピッチでアレイする。
【００５２】
このような半導体装置の素子分離工程は、分離酸化膜にＨＤＰ酸化膜１３ａを用いた場合は上記実施の形態１と同様に（図３、図４参照）、また、分離酸化膜にＴＥＯＳ酸化膜１３ｄを用いた場合は上記実施の形態２と同様に（図５、図６参照）行う。
【００５３】
この実施の形態では、本番パターン９周囲に小さなダミーパターン１１ａを配置し、さらにその周囲に大きなダミーパターン１１ｂを規則的に配列させて配置したため、トレンチ型分離酸化膜１３の幅が所定の幅を超えて大きくならない。このため、上記実施の形態１および２と同様に、ＣＭＰ法による分離酸化膜１３ａ（１３ｄ）を研磨する際、研磨速度が速くなることが抑えられ、ディッシング（dishing）による膜厚の落ち込みが防止できる。
【００５４】
また、微細本番パターン９ａの両側のトレンチ型分離酸化膜１３の幅も、周囲に小さなダミーパターン１１ａが配置されているため狭く抑えられるので、オーバーポリッシュにより微細本番パターン９ａの窒化膜１５が研磨されるのが防止でき、素子の電気的特性の劣化を招くことがなくなる。さらに、大きなダミーパターン１１ｂと小さなダミーパターン１１ａとを配置することにより、小さなダミーパターン１１ａが密集した領域がなくなり、アンダーポリッシュも防止できる。大きなダミーパターン１１ｂおよび比較的広い本番パターン９の領域上の分離酸化膜１３ａ（１３ｄ）は、ＣＭＰ法による研磨工程の前に、予めエッチング（プリエッチング）して中央部を開口しているため、容易に研磨できてアンダーポリッシュによる問題は無い。
【００５５】
上述したように、この実施の形態においても、上記実施の形態１および２と同様に、素子分離の際の分離酸化膜１３ａ（１３ｄ）のＣＭＰ法による研磨の際、研磨速度の均一性が向上するため、表面平坦性が良好で信頼性の高い半導体装置が得られる。
【００５６】
なお、上記実施の形態１〜３では、ダミーパターン１１は大小２種類のものとしたが、３種類以上にしても良く、上記実施の形態１のように、本番パターン９から遠方位置に一番大きいダミーパターン１１を配置し、本番パターン９に向かってダミーパターン１１の面積を徐々に小さいものを配置するか、あるいは、上記実施の形態３のように、本番パターン９の周囲に一番小さいダミーパターン１１を配置し、遠方位置に向かってダミーパターン１１の面積を徐々に大きいものを配置する。
【００５７】
このように、本番パターン９との位置関係によってダミーパターン１１の面積を設定して配置し、トレンチ型分離酸化膜１３の幅が必要以上に大きくなることを抑えることにより、ＣＭＰ法による分離酸化膜１３ａ（１３ｄ）の研磨の際、研磨速度の均一性が向上でき、表面平坦性が良好で信頼性の高い半導体装置が得られる。
【図面の簡単な説明】
【００５８】
【図１】この発明の実施の形態１による半導体装置の平面図である。
【図２】この発明の実施の形態１による半導体装置の断面図である。
【図３】この発明の実施の形態１による半導体装置の製造方法を示す断面図である。
【図４】この発明の実施の形態１による半導体装置の製造方法を示す断面図である。
【図５】この発明の実施の形態２による半導体装置の製造方法を示す断面図である。
【図６】この発明の実施の形態２による半導体装置の製造方法を示す断面図である。
【図７】この発明の実施の形態３による半導体装置の平面図である。
【図８】図７の断面図である。
【図９】従来の半導体装置の平面図である。
【図１０】従来の半導体装置の断面図である。
【図１１】従来の半導体装置の問題点を示す断面図である。
【図１２】従来の別例による半導体装置の平面図である。
【図１３】従来の別例による半導体装置の平面図である。
【図１４】図１２に示す半導体装置の断面図である。
【符号の説明】
【００５９】
９  電気的アクティブデバイス領域、９ａ  電気的アクティブデバイスの微細幅パターンとしての微細本番パターン、１０  分離領域、１１  ダミーパターン、１１ａ  小さなダミーパターン、１１ｂ  大きなダミーパターン、１２  半導体基板、１３  トレンチ型分離酸化膜、１３ａ，１３ｄ  分離酸化膜、１３ｂ，１３ｅ  端部（分離酸化膜）、１４  下敷き酸化膜、１５  窒化膜、１６  トレンチ。
【図１】
0004786697.tif 000002
【図２】
0004786697.tif 000003
【図３】
0004786697.tif 000004
【図４】
0004786697.tif 000005
【図５】
0004786697.tif 000006
【図６】
0004786697.tif 000007
【図７】
0004786697.tif 000008
【図８】
0004786697.tif 000009
【図９】
0004786697.tif 000010
【図１０】
0004786697.tif 000011
【図１１】
0004786697.tif 000012
【図１２】
0004786697.tif 000013
【図１３】
0004786697.tif 000014
【図１４】
0004786697.tif 000015