(57)【特許請求の範囲】
【請求項１】
支持体から離型可能な分離層を形成する段階と、
前記分離層上に第１ソルダレジスト層を形成する段階と、
前記第１ソルダレジスト層上に金属箔を積層する段階と、
前記金属箔上に回路パターンを形成する段階と、
前記第１ソルダレジスト層上に前記回路パターンを覆うように絶縁部を形成する段階と、
前記絶縁部上に第２ソルダレジスト層を形成する段階と、
前記分離層と前記支持体とを離隔することにより、前記第１ソルダレジスト層、前記金属箔、前記回路パターン、前記絶縁部、及び前記第２ソルダレジスト層を含む回路積層ユニットであって前記第１ソルダレジスト層及び前記第２ソルダレジスト層が最外層として形成されている回路積層ユニットを前記支持体から分離する段階と、
を含む多層基板の製造方法。
【請求項２】
前記金属箔上に前記回路パターンを形成する段階が、
前記金属箔上に前記回路パターンに対応するメッキレジストを形成する段階と、
前記メッキレジストが形成された前記金属箔上にメッキ層を形成する段階と、
前記メッキレジストを除去する段階と、
フラッシュエッチング(flash etching)して前記金属箔を除去する段階と、
を含む請求項１に記載の多層基板の製造方法。
【請求項３】
前記支持体が、銅張積層板(ＣＣＬ、copper clad laminate)であることを特徴とする請求項１または２に記載の多層基板の製造方法。
【請求項４】
前記第１ソルダレジスト層の一面には粗さ(roughness)が形成され、
前記金属箔は前記一面に対向して積層される請求項１から３のいずれか一項に記載の多層基板の製造方法。
【請求項５】
前記支持体上に前記分離層を形成する段階は、
前記分離層が、前記支持体の一面及び他面の両方ともに対称的に形成されることを特徴とする請求項１から４のいずれか一項に記載の多層基板の製造方法。
【請求項６】
前記絶縁部が、複数の単位絶縁層を含むことを特徴とする請求項１から５のいずれか一項に記載の多層基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層基板の製造方法及び多層基板に関する。
【背景技術】
【０００２】
最近、電子製品の小型化に伴い、電子製品に含まれる部品のサイズも小さくなっている。これにより、電子製品素子のチップを実装するパッケージのサイズも小さくなり、これは、パッケージに含まれる基板の薄型化を要求する。また、回路の物理的距離によるループインダクタンス(loop inductance)を最小化するためにも基板の薄肉化は重要な要素となっている。特に、半導体分野で必須の技術である小型化のために、薄くて微細な半導体装置用多層回路基板に対する開発要求はさらに増加しつつある。
【０００３】
しかし、現在開発されている薄い多層回路基板は、製造工程が複雑で、生産コストが高く、また製品信頼性も低下するという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
こうした従来技術の問題点に鑑み、本発明は単純な工程で、製品の信頼性を向上させることができる多層基板の製造方法及びこの方法で製造された多層基板を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一実施形態によれば、支持体から離型可能な分離層を形成する段階と、上記分離層上に第１ソルダレジスト層を形成する段階と、上記第１ソルダレジスト層上に金属箔を積層する段階と、上記金属箔上に回路パターンを形成する段階と、上記第１ソルダレジスト層上に上記回路パターンを覆うように絶縁部を形成する段階と、上記絶縁部上に第２ソルダレジスト層を形成する段階と、上記分離層と上記支持体とを離隔することにより、上記第１ソルダレジスト層、上記金属箔、上記回路パターン、絶縁部、及び上記第２ソルダレジスト層を含む回路積層ユニットを支持体から分離する段階と、を含む多層基板の製造方法が提供される。
【０００６】
ここで、上記金属箔上に回路パターンを形成する段階は、上記金属箔上に上記回路パターンに対応するメッキレジストを形成する段階と、上記メッキレジストが形成された上記金属箔上にメッキ層を形成する段階と、上記メッキレジストを除去する段階と、フラッシュエッチングして上記金属箔を除去する段階と、を含むことができ、上記絶縁部を形成する段階と上記第２ソルダレジスト層を形成する段階との間に、上記絶縁部を貫通するビアホール(via hole)を形成する段階をさらに含むことができる。また、上記支持体上に上記分離層を形成する段階は、上記支持体の一面にシリコン液をコーティングすることにより行われることができる。また、上記支持体は銅張積層板であってもよく、上記第１ソルダレジスト層の一面には粗さが形成され、上記金属箔は上記一面に対向して積層されてもよい。
【０００７】
ここで、上記支持体上に上記分離層を形成する段階は、上記分離層が上記支持体の一面及び他面の両方ともに対称的に形成されるように行われることができ、上記絶縁部は一つ以上の単位絶縁層を含むことができる。
【０００８】
本発明の他の実施形態によれば、第１ソルダレジスト層と、上記第１ソルダレジスト層上に形成される回路パターンと、上記第１ソルダレジスト層に上記回路パターンを覆うように形成される絶縁部と、上記絶縁部上に形成される第２ソルダレジスト層と、を含み、上記回路パターンは金属箔を積層して形成された第１層及び上記金属箔上にメッキして形成された第２層を含むことを特徴とする多層基板が提供される。
【０００９】
ここで、上記絶縁部は一つ以上の単位絶縁層で形成されることができ、上記絶縁部を貫通して形成されるビアホールをさらに含むことができる。
【発明の効果】
【００１０】
本発明の実施例によれば、単純な工程で、コスト及び製造時間を低減できるコアレス(coreless)多層基板の製造方法及びこの方法で製造された多層基板を提供することができる。
【発明を実施するための最良の形態】
【００１１】
本発明は多様な変換を加えることができ、様々な実施例を有することができるため、特定実施例を図面に例示し、詳細に説明する。しかし、本発明がこれらの特定の実施形態に限定されるものではなく、本発明の思想及び技術範囲に含まれるあらゆる変換、均等物及び代替物を含むものとして理解されるべきである。本発明を説明するに当たって、係る公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を省略する。
【００１２】
「第１」、「第２」などの用語は、多様な構成要素を説明するのに用いることに過ぎなく、上記構成要素が上記用語により限定されるものではない。上記用語は一つの構成要素を他の構成要素から区別する目的だけに用いられる。
【００１３】
本願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明らかに表現しない限り、複数の表現を含む。本願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品、またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないと理解しなくてはならない。
【００１４】
以下、本発明の実施例を添付した図面に基づいて詳細に説明する。
図１は、本発明の一実施例による多層基板の製造方法を示すフローチャートであり、図２乃至図１２は、本発明の一実施例による多層基板の製造方法の各工程を示す断面図である。
【００１５】
図２乃至図１２を参照すると、支持体２１０、分離層２２０、第１ソルダレジスト層２３０、金属箔２４０、メッキレジスト２５０、メッキ層２６０、回路パターン２６１、ビアホール２８０、第２ソルダレジスト層２９０、絶縁部２７０、回路積層ユニット３００が示されている。
【００１６】
本実施例によれば、支持体２１０の両面に分離層２２０を対称的に形成し、その後の多層基板を製造する全工程を、支持体２１０を中心にして支持体２１０の両面に対称的に行うことができる。また、支持体２１０の一面に分離層２２０を形成し、その後の金属箔２４０及び回路パターン２６１の形成などの多層基板を製造する段階を支持体２１０の一面にだけ行うこともできることは当業者にとって自明なことである。しかし、図２乃至図１２では、支持体２１０を中心にして支持体２１０の両面に対称的に多層基板の製造工程が行われる実施例を中心に説明する。よって、別途に説明しなくても、本明細書上で説明する多層基板の製造方法は、全てが支持体２１０を中心にして、支持体２１０の両面に対称的に行われることであることを明らかにする。
【００１７】
本実施例による多層基板の製造方法は、先ず、段階Ｓ１１０で、図２に示すように、支持体２１０の両面に分離層２２０を形成する。支持体２１０は、多層基板が形成される基盤となり、工程装備と工程装備間の移送過程で基板を形成するための中間生成物を支持する役割をする。移送過程が支持体２１０を用いて行われるので、支持体２１０をキャリア(carrier)とも言う。本実施例で支持体２１０は銅張積層板であってもよい。しかし、銅張積層板以外にも本発明の目的範囲を脱しない範囲内で、支持体２１０は多様な物質で形成されることができる。
【００１８】
図２に示すように、支持体２１０の一面及び他面の両方ともにそれぞれ対称的に分離層２２０を形成することができる。分離層２２０は、離型力を付与できる物質で形成され、本実施例では、シリコン液をコーティングすることにより分離層２２０を形成できる。分離層２２０は、前述したように、離型力を付与できる物質で形成されたので、以後の回路積層ユニット３００と支持体２１０とが容易に分離できるようになる。このようにシリコン液をコーティングする方法以外にも、分離層２２０は離型力を有するテープ状のものを貼り付けてもよく、離型紙及び銅箔などを用いて形成することもできる。よって、離型力を付与できる物質であれば、その種類を問わず、分離層２２０の形成に使用できる。
【００１９】
次に、段階Ｓ１２０で、図３に示すように、分離層２２０を覆うように分離層２２０上に第１ソルダレジスト層２３０を形成する。本実施例での第１ソルダレジスト層２３０は、多層基板の製造が完了された状態で、後述する第２ソルダレジスト層２９０と共に最外層となる絶縁層をいい、以下、本明細書で、第１ソルダレジスト層２３０及び第２ソルダレジスト層２９０は、上記意味で使用される。
【００２０】
本実施例での第１ソルダレジスト層２３０は、フィルムタイプのソルダレジスト(ＳＲ、Solder Resist)、リキッド(Liquid)タイプのソルダレジスト、またはドライフィルムソルダレジスト(ＤＦＳＲ、Dry Film Solder Resist)であることができる。第１ソルダレジスト層２３０は、ポリイミド(Polyimide)、ＦＲ４、ＡＢＦ、ＢＴ(Bismaleimide-Triazine)、ポリテトラフルオロエチレン(ＰＴＦＥ)、液晶高分子(ＬＣＰ、Liquid Crystal Polymers)などの何れの絶縁材でも形成できる。
【００２１】
このように、第１ソルダレジスト層２３０を形成した後、段階Ｓ１３０で、図４に示すように、第１ソルダレジスト層２３０上に金属箔２４０を積層する。本実施例で金属箔２４０は薄い銅箔であってもよい。第１ソルダレジスト層２３０の粗さが形成された面に対向して金属箔２４０を積層してもよいが、これは第１ソルダレジスト層２３０と金属箔２４０との間の密着力を確保するためである。
【００２２】
次に、段階Ｓ１４０で、金属箔２４０上に回路パターンを形成する。本実施例で金属箔２４０上に回路パターンを形成する段階Ｓ１４０は、大きく四つの段階に分けることができる。先ず、段階Ｓ１４１で、図５に示すように、金属箔２４０上に回路パターンを形成するためのメッキレジスト２５０を形成する。すなわち、回路パターンが形成される部分を除いた部分にメッキレジスト２５０を形成する。このように、回路パターンが形成される部分を除いた領域に形成されるメッキレジスト２５０のために、回路パターンが形成される領域にメッキ層２６０を形成することができる。
【００２３】
その後、段階Ｓ１４２で、図６に示すように、メッキレジスト２５０が形成されている金属箔２４０上にメッキ層２６０を形成する。本実施例では金属箔２４０を電極として用いて電解メッキしてメッキ層２６０を形成できる。前述したように、メッキ層２６０はメッキレジスト２５０が形成された部分を除いた部分に形成され、後で回路パターン２６１を形成することになる。
【００２４】
次に、段階Ｓ１４３で、図７に示すように、メッキレジスト２５０を除去する。メッキレジスト２５０が除去されると、メッキ層２６０により形成された回路パターン２６１が露出する。このとき、メッキレジスト２５０の除去により回路パターン２６１だけではなく、金属箔２４０も共に外部に露出することになる。よって、段階Ｓ１４４で、図８に示すように、フラッシュエッチングして露出された金属箔２４０を除去する。フラッシュエッチングはエッチング工程の一つであり、当業者にとって自明な技術事項であるため、これに対する説明は省略する。
【００２５】
次に、段階Ｓ１５０で、図９に示すように、第１ソルダレジスト層２３０上に、回路パターン２６１を覆うように絶縁部２７０を形成する。絶縁部２７０としては、絶縁性を有する物質であれば、制限なく使用できる。このように、絶縁部２７０を形成し、段階Ｓ１６０で、図１０に示すように、絶縁部２７０を貫通するビアホール２８０を形成することができる。ビアホール２８０は層間接続のためのものであって、ビアホール２８０を形成する工程は当業者にとって自明なことであるため、これに対する説明は省略する。実施例で、前述したように、絶縁部２７０は一つ以上の単位絶縁層２７１〜２７５を含むことができ、それぞれの単位絶縁層２７１〜２７５上に回路パターン、及び、それぞれの単位絶縁層２７１〜２７５を貫通するビアホールを形成することができる。
【００２６】
このように絶縁部２７０を形成し、段階Ｓ１７０で、図１１に示すように、絶縁部２７０上に最外層の第２ソルダレジスト層２９０を形成する。本実施例によれば、第１ソルダレジスト層２３０と第２ソルダレジスト層２９０とは同じ材質から形成されてもよい。同じ材質の第１ソルダレジスト層２３０と第２ソルダレジスト層２９０とを形成すると、本実施例による多層基板が対称性を獲得でき、このために基板の反り(warpage)の低減や実装信頼性を獲得できるようになる。
【００２７】
ここで、第１ソルダレジスト層２３０、金属箔２４０、回路パターン２６１、ビアホール２８０、第２ソルダレジスト層２９０、及び絶縁部２７０を全て回路積層ユニット３００と称する。以下、回路積層ユニット３００は、上記意味で使用される。
【００２８】
このように、第２ソルダレジスト層２９０を形成し、段階Ｓ１８０で、分離層２２０と支持体２１０とを離隔することにより、回路積層ユニット３００を支持体から分離する。前述したように、分離層２２０は離型力を有する物質で形成されたために、支持体２１０から回路積層ユニット３００を容易に分離できる。図１２を参照すると、本実施例による多層基板の製造方法は、全工程を、支持体２１０を中心にして両面に対称的に行ったので、分離段階の後、二つの多層基板を得ることできる。支持体２１０の一面にだけ分離層２２０、金属箔２４０などを形成して多層基板が製造された場合には、一つの多層基板を得ることになり、これは当業者にとって自明である。
【００２９】
以下、図１３を参照して、本発明の一実施例による多層基板の構造に対して説明する。図１３は、本発明の一実施例による多層基板の断面図である。図１３に示す多層基板４００は、第１ソルダレジスト層３３０、回路パターン３６０、第１層３６１、第２層３６２、第２ソルダレジスト層３９０、絶縁部３７０、単位絶縁層３７１〜３７５、及びビアホール３８０を含むことができる。
【００３０】
図１３に示す本発明の一実施例による多層基板４００は、図１乃至図１２を参照して説明した多層基板の製造方法により製造された多層基板であるため、重複説明は省略する。
【００３１】
本実施例による多層基板４００によれば、第１ソルダレジスト層３３０及び第２ソルダレジスト層３９０は同じ材質で形成されることができる。このように対称的に形成された第１ソルダレジスト層３３０及び第２ソルダレジスト層３９０により多層基板の対称性を確保し、これにより、基板の反りを防止でき、製品の実装信頼性を向上できるということは前述の通りである。
【００３２】
本実施例によれば、第１ソルダレジスト層３３０上に形成される回路パターン３６０は、金属箔を積層して形成された第１層３６１及び金属箔上にメッキして形成された第２層３６２を含む。第１層３６１は金属箔を積層することにより形成できるが、ここで、金属箔は薄い銅箔層であることができる。このように第１ソルダレジスト層３３０上に形成された回路パターン３６０に含まれている二つの層３６１，３６２は、多層基板の断面を見れば容易に確認できる。これは、本発明の一実施例による多層基板の製造方法により形成された多層基板の独特の特徴である。すなわち、多層基板の断面から見て、第１ソルダレジスト層３３０と第１層３６１及び第２層３６２との間の境界を通して本実施例による多層基板であるか否かを判断できる。
【００３３】
上記では本発明の好ましい実施例を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施例による多層基板の製造方法を示すフローチャートである。
【図２】本発明の一実施例による多層基板の製造方法の工程を示す断面図である。
【図３】本発明の一実施例による多層基板の製造方法の工程を示す断面図である。
【図４】本発明の一実施例による多層基板の製造方法の工程を示す断面図である。
【図５】本発明の一実施例による多層基板の製造方法の工程を示す断面図である。
【図６】本発明の一実施例による多層基板の製造方法の工程を示す断面図である。
【図７】本発明の一実施例による多層基板の製造方法の工程を示す断面図である。
【図８】本発明の一実施例による多層基板の製造方法の工程を示す断面図である。
【図９】本発明の一実施例による多層基板の製造方法の工程を示す断面図である。
【図１０】本発明の一実施例による多層基板の製造方法の工程を示す断面図である。
【図１１】本発明の一実施例による多層基板の製造方法の工程を示す断面図である。
【図１２】本発明の一実施例による多層基板の製造方法の工程を示す断面図である。
【図１３】本発明の一実施例による多層基板の断面図である。
【符号の説明】
【００３５】
２１０  支持体
２２０  分離層
２３０  第１ソルダレジスト層
２４０  金属箔
２５０  メッキレジスト
２６１  回路パターン
２８０  ビアホール
２９０  第２ソルダレジスト層
２７０  絶縁部
３００  回路積層ユニット
【図１】
0004802338.tif 000002
【図２】
0004802338.tif 000003
【図３】
0004802338.tif 000004
【図４】
0004802338.tif 000005
【図５】
0004802338.tif 000006
【図６】
0004802338.tif 000007
【図７】
0004802338.tif 000008
【図８】
0004802338.tif 000009
【図９】
0004802338.tif 000010
【図１０】
0004802338.tif 000011
【図１１】
0004802338.tif 000012
【図１２】
0004802338.tif 000013
【図１３】
0004802338.tif 000014