(57)【特許請求の範囲】
【請求項１】
一方の基板と他方の基板との間に封止部材で囲まれた封止空間が形成され、前記封止空間内に少なくとも機能素子の一部が配置された電子部品であって、
前記封止部材に前記封止空間と連通して設けられた開口部と、
前記開口部を閉塞する第１薄膜と、
前記第１薄膜の少なくとも前記開口部を閉塞する領域に積層して成膜された第２薄膜と、を備え、
前記第１薄膜は、金属薄膜であり、
前記第２薄膜は、前記第１薄膜とは材料が異なる金属薄膜であることを特徴とする電子部品。
【請求項２】
請求項１記載の電子部品において、
前記金属薄膜は、クロム、チタン、銅、アルミニウム及びチタンタングステンの少なくとも一つの材料からなることを特徴とする電子部品。
【請求項３】
請求項２記載の電子部品において、
前記第１薄膜は、クロム及びチタンの少なくとも一つの材料からなり、
前記第２薄膜は、銅、アルミニウム及びチタンタングステンの少なくとも一つの材料からなることを特徴とする電子部品。
【請求項４】
請求項１から３のいずれかに記載の電子部品において、
前記第１薄膜は、略真空下で成膜されることを特徴とする電子部品。
【請求項５】
請求項１から４のいずれかに記載の電子部品において、
前記第１薄膜は、前記一方の基板と前記他方の基板との少なくとも一方を覆って形成されていることを特徴とする電子部品。
【請求項６】
請求項１から５のいずれかに記載の電子部品を備えることを特徴とする電子機器。
【請求項７】
一方の基板と他方の基板との間に封止部材で囲まれた封止空間が形成され、前記封止空間内に少なくとも機能素子の一部が配置された電子部品の製造方法であって、
前記封止空間と連通する開口部を有する前記封止部材を設ける工程と、
前記開口部を金属である第１薄膜で閉塞するように成膜する工程と、
前記第１薄膜の少なくとも前記開口部を閉塞する領域に前記第１薄膜とは材料が異なる金属である第２薄膜を積層して成膜する工程とを有することを特徴とする電子部品の製造方法。
【請求項８】
請求項７記載の電子部品の製造方法において、
前記第１薄膜を略真空下で成膜することを特徴とする電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品及びその製造方法、並びに電子機器に関するものである。
【背景技術】
【０００２】
近年、半導体素子等の機能素子を、当該機能素子の能動面を基板側に向けて実装した電子部品が種々の用途に用いられている。このような電子部品は、機能素子そのものを封止空間を形成するための基板として用い、当該機能素子の能動面が基板側に向けて配置されることによって、基板と機能素子との間に形成された封止空間内に能動面が位置するようにされている。ところで、このような電子部品においては、電子部品の正常な動作を確保するために、封止空間内の環境を維持するための対策がとられている。
例えば、特許文献１〜特許文献４には、機能素子と基板との間を樹脂や半田によって封止、この樹脂によって封止空間内の環境の維持を試みている。
【特許文献１】特開平１１−８７４０６号公報
【特許文献２】特開平１１−９７５８４号公報
【特許文献３】特開２０００−７７４５８号公報
【特許文献４】特開２００３−９２３８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述したような従来技術には、以下のような問題が存在する。
樹脂や半田によって機能素子と基板との間を封止した場合には、樹脂や半田の熱膨張係数と基板の熱膨張係数との差に起因して、機能素子に応力が加わる場合がある。樹脂や半田を基板に配置する場合には、熱を加えるため、このような製造工程において、機能素子に対して特に応力が加わることとなる。このように機能素子に応力が加わった場合には、能動面にも応力が加わることとなり、機能素子の特性が変化し、電子部品が正常に動作しない恐れが生じる。
近年は、弾性表面波素子を備える機能素子を用いた電子部品が使用されており、このような弾性表面波素子を備える機能素子を用いた電子部品においては、特に、機能素子に加わる応力によって誤動作を生じる虞がある。
【０００４】
また、上記の技術では、封止空間を真空封止する場合、ろう材等を使用する必要があり、大きな熱が加わる虞があることに加えて、煩雑な構造、プロセスが必要になるという問題が生じる。
【０００５】
本発明は、以上のような点を考慮してなされたもので、機能素子と基板との間を容易に真空封止が可能で、機能素子に加わる応力を低減させる電子部品及びその製造方法、並びにこの電子部品を備える電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の電子部品は、一方の基板と他方の基板との間に封止部材で囲まれた封止空間が形成され、該封止空間内に少なくとも機能素子の一部が配置された電子部品であって、前記封止部材に前記封止空間と連通して設けられた開口部と、前記封止空間内の環境を維持し、且つ前記開口部を閉塞する封止薄膜とを備えることを特徴とするものである。
前記封止薄膜としては、略真空下で成膜される構成を好適に採用できる。
【０００７】
従って、本発明の電子部品では、封止薄膜が非常に薄い部材であるため、封止薄膜の熱膨張係数と基板の膨張係数とに差がある場合であっても、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力を極力低減させることが可能となる。また、薄膜は、低温プロセスによって形成する技術が確立されているため、製造工程において各部材に熱が加わることを抑止でき、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力をより低減させることが可能となる。
また、本発明の電子部品では、封止薄膜を略真空下で成膜することにより、開口部を介して封止空間を脱気して真空状態としつつ封止することが可能になり、容易に真空封止を実現できる。
【０００８】
また、本発明の電子部品においては、前記封止薄膜が、前記一方の基板あるいは前記他方の基板を覆って形成されているという構成を採用することができる。
このような構成を採用することによって、封止薄膜を形成する際に、細かな位置決めを行う必要がなくなるため、容易に封止薄膜を形成することが可能となる。
【０００９】
また、本発明では、前記封止薄膜の少なくとも前記開口部を閉塞する領域に積層して成膜された第２薄膜を有することが好ましい。
これにより、本発明では、少なくとも開口部を閉塞する領域を厚膜の封止膜で覆うことができ、機械的な強度を向上させて信頼性を上げることが可能になる。
【００１０】
また、本発明の電子部品においては、上記封止薄膜が、金属薄膜であるという構成を採用することができる。
具体的には、クロム、チタン、銅、アルミニウム及びチタンタングステンのいずれかの材料からなる金属薄膜を用いることができる。
【００１１】
また、本発明の電子部品においては、上記封止薄膜が、無機薄膜であるという構成を採用することもできる。
具体的には、酸化シリコン、窒化シリコン、アルミナ及びポリシラザンのいずれかの材料からなる無機薄膜を用いることができる。
【００１２】
また、樹脂は、その性質上、内部に水分を取り込んでしまう。このため、外部の水蒸気（ガス）が一旦樹脂に吸収され、その後、外気温の上昇等によって、樹脂の内部に取り込まれた水分が蒸発して封止空間内の環境を壊す恐れがある。すなわち、樹脂は、結果として水蒸気を透過する可能性がある。この点、封止薄膜として金属薄膜や無機薄膜を用いた場合には、内部に水分が取り込まれる可能性が低いため、電子部品の誤動作をより抑止することが可能となる。
【００１３】
しかしながら、本発明は、封止薄膜が樹脂によって形成されていることを除くものではなく、樹脂によって封止薄膜を形成した場合であっても、機能素子に加わる応力を低減させることは可能である。
なお、封止薄膜を樹脂によって形成する場合には、他の部材の少なくとも転移温度以下で形成可能な樹脂を用いることが好ましい。これによって、他の部材の特性を変化させることなく、封止薄膜を形成することが可能となる。
具体的には、高密度ポリエチレン、塩化ビニリデン、ポリビニルアルコール、ナイロン及びエチレンビニルアルコールのいずれかの材料からなる樹脂を用いることができる。
【００１４】
さらに、本発明の電子部品においては、前記封止薄膜が、有機薄膜と無機薄膜の積層体であるという構成を採用することもできる。
【００１５】
そして、本発明の電子機器は、本発明の電子部品を備えることを特徴とする。
本発明の電子部品によれば、機能素子に加わる応力を低減させることが可能となるため、このような本発明の電子部品を備える本発明の電子機器は、信頼性に優れたものとなる。
【００１６】
次に、本発明の電子部品の製造方法は、一方の基板と他方の基板との間に封止部材で囲まれた封止空間が形成され、該封止空間内に少なくとも機能素子の一部が配置された電子部品の製造方法であって、前記封止空間と連通する開口部を有する前記封止部材を設ける工程と、前記封止空間内の環境を維持し、且つ前記開口部を閉塞する封止薄膜を成膜する工程とを有することを特徴とする。
【００１７】
従って、本発明では、封止薄膜が非常に薄い部材であるため、封止薄膜の熱膨張係数と基板の膨張係数とに差がある場合であっても、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力を極力低減させることが可能となる。また、薄膜は、低温プロセスによって形成する技術が確立されているため、製造工程において各部材に熱が加わることを抑止でき、封止薄膜の熱膨張係数と基板の熱膨張係数との差に起因して機能素子に加わる応力をより低減させることが可能となる。
また、本発明では、封止薄膜を略真空下で成膜することにより、開口部を介して封止空間を脱気して真空状態としつつ封止することが可能になり、容易に真空封止を実現できる。
【００１８】
また、本発明の電子部品の製造方法は、前記封止薄膜の少なくとも前記開口部を閉塞する領域に第２薄膜を積層して成膜する工程を有することを特徴とする。
これにより、本発明では、少なくとも開口部を閉塞する領域を厚膜の封止膜で覆うことができ、機械的な強度を向上させて信頼性を上げることが可能になる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して、本発明に係る電子部品及びその製造方法、並びに電子機器の一実施形態について説明する。なお、ここでは、１枚のウエハ上に複数の電子部品を形成した後に、各電子部品に個片化する場合の例を用いて説明する。
また、以下の図面において、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。
【００２０】
（第１実施形態）
図１は、本第１実施形態の電子部品１００の概略構成を示した模式図である。この図に示すように、本実施形態の電子部品１００は、基板Ｐ上にバンプ２０を介して接続されている。
【００２１】
図２は、本実施形態の電子部品１００をより詳細に表した断面図である。
この図に示すように、電子部品１００は、シリコン基板からなる半導体基板１０と、半導体基板１０の第１面１０Ａ側に設けられた弾性表面波素子（機能素子、以下ＳＡＷ（Surface Acoustic Wave）素子と称する）５０と、第１面１０Ａとその第１面１０Ａとは反対側の第２面１０Ｂとを貫通する貫通電極１２とを備え、封止薄膜２により覆われている。ＳＡＷ素子５０は、圧電薄膜とその圧電薄膜に接する櫛歯電極とを含んで構成されており、半導体基板１０の第１面１０Ａに形成されている。また、不図示ではあるが、半導体基板１０の第２面１０Ｂ上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路が形成されている。そして、貫通電極１２の一端部が、第１面１０Ａに設けられたＳＡＷ素子５０と電気的に接続されているとともに、貫通電極１２の他端部が、第２面１０Ｂに設けられた上記集積回路と電極１５を介して電気的に接続されている。したがって、半導体基板１０の第１面１０Ａ上に設けられたＳＡＷ素子５０と、半導体基板１０の第２面１０Ｂ上に設けられた集積回路とが貫通電極１２を介して電気的に接続されている。また、貫通電極１２と半導体基板１０との間には絶縁膜１３が設けられており、貫通電極１２と半導体基板１０とは電気的に絶縁されている。
【００２２】
また、本実施形態の電子部品１００は、第１面１０Ａ上との間でＳＡＷ素子５０を封止する封止部材４０を備えている。封止部材４０はガラス基板によって形成されている。なお、封止部材４０はシリコン基板であってもよい。封止部材４０のうち半導体基板１０の第１面１０Ａと対向する第３面４０Ａは、第１面１０Ａとは離間した位置に設けられている。半導体基板１０の第１面１０Ａの周縁部と封止部材４０の第３面４０Ａの周縁部とは、接着剤層（封止部材）３０により接着されている。接着剤層３０は、例えばポリイミド樹脂等の合成樹脂で形成されている。そして、半導体基板１０の第１面１０Ａと、封止部材４０の第３面４０Ａと、接着剤層３０（接着層）とで囲まれた厚さ数μｍ程度の内部空間６０（封止空間）にＳＡＷ素子５０が配置された構成となっている。
【００２３】
図３は、封止部材４０が装着されない状態の半導体基板１０の平面図である。
この図に示すように、接着剤層３０は、半導体基板の周囲に、側縁から所定の隙間をもった矩形枠状に配置されており、短辺の１辺の中央部において開口部３０Ａが形成されたＣ字状を有している。
【００２４】
半導体基板１０の第２面１０Ｂ上には下地層１１が設けられている。下地層１１は例えば酸化シリコン（ＳｉＯ２）等の絶縁性材料によって形成されている。また、下地層１１上の複数の所定領域のそれぞれには電極１５が設けられ、その電極１５が設けられた領域以外の領域には第１絶縁層１４が設けられている。また、第１絶縁層１４上には複数の第１配線１６が設けられており、複数の第１配線１６のうち特定の第１配線１６は、複数の電極１５のうちの一部の電極１５と電気的に接続されている。また、複数の電極１５のうち特定の電極１５は貫通電極１２の他端部と電気的に接続されている。また、第１絶縁層１４上には、貫通電極１２や第１配線１６の一部を覆うように第２絶縁層１８が設けられている。また、その第２絶縁層１８の一部からは第１配線１６の一部が露出してランド部１７を形成している。ランド部１７上には第２配線１９が設けられており、そのランド部１７（第１配線１６）と第２配線１９とは電気的に接続されている。
【００２５】
封止薄膜２は、内部空間６０内の環境を維持するためのものであり、上述のようにＳＡＷ素子５０が配置された半導体基板１０上に封止部材４０及び接着剤層３０を覆って形成された封止薄膜２ａと、さらに封止薄膜２ａを覆う封止薄膜２ｂとから構成されている。
なお、後に詳説するが、この封止薄膜２ａ、２ｂは、複数の半導体基板１０が形成された第１基板に封止部材４０を複数貼り合わせた状態において形成される。このような封止薄膜２ａ、２ｂを備えることによって、半導体基板１０と封止部材４０との間の内部空間６０内の環境をより確実に維持することができる。
【００２６】
そして、このような封止薄膜２ａ、２ｂは、非常に薄い膜であるため、封止薄膜２ａ、２ｂの熱膨張係数と半導体基板１０の膨張係数とに差がある場合であっても、封止薄膜２ａ、２ｂの熱膨張係数と半導体基板１０の熱膨張係数との差に起因してＳＡＷ素子５０に加わる応力を極力低減させることが可能となる。
したがって、本実施形態の電子部品１００によれば、半導体基板１０と封止部材４０との間の内部空間６０内の環境をより確実に維持することができるとともに、ＳＡＷ素子５０に加わる応力を低減させることができ、電子部品１００の正常な動作をより確保することが可能となる。
【００２７】
なお、封止薄膜２ａ、２ｂとしては、金属薄膜や無機薄膜を用いることができる。具体的には、金属薄膜としては、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）及びチタンタングステン（ＴｉＷ）のいずれかの材料からなる金属薄膜を用いることができる。また、無機薄膜としては、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、アルミナ（Ａｌ３Ｏ２）及びポリシラザンのいずれかの材料からなる無機薄膜を用いることができる。
また、封止薄膜２ａ、２ｂとして、有機薄膜と無機薄膜との積層体を用いることも可能である。
【００２８】
また、ＳＡＷ素子５０に加わる応力を低減させるためのみであれば、封止薄膜２ａ、２ｂとして、樹脂からなる薄膜を用いることもできるが、樹脂は、上述のように、結果として水蒸気を透過する可能性があるため、封止薄膜２ａ、２ｂとして金属薄膜あるいは無機薄膜を用いることが好ましい。しかしながら、封止薄膜２ａ、２ｂとして樹脂からなる薄膜を用いる場合には、他の部材の転移温度以下で形成可能な樹脂を用いることが好ましい。これによって、他の部材の特性を変化させることなく封止薄膜２ａ、２ｂの形成が可能となる。具体的には、高密度ポリエチレン、塩化ビニリデン、ポリビニルアルコール（ＰＶＡ）、ナイロン及びエチレンビニルアルコールのいずれかの材料からなる樹脂を用いて封止薄膜２ａ、２ｂを形成することができる。
【００２９】
すなわち、本実施形態の電子部品１００においては、本発明の一方の基板が封止部材４０によって構成され、本発明の他方の基板が半導体基板１０によって構成され、本発明の機能素子がＳＡＷ素子５０によって構成されている。そして、封止部材４０と半導体基板１０との間に形成された封止空間である内部空間６０にＳＡＷ素子５０が配置されている。
【００３０】
そして、第２配線１９上には、外部機器との接続端子であるバンプ２０が設けられている。バンプ２０は半導体基板１０の第２面１０Ｂ上に設けられ、電子部品１００は、バンプ２０を介して、基板Ｐに電気的に接続される。
なお、バンプ２０の形成材料としては、導電性部材であれば用いることができるが、一般的には、鉛フリー半田や金等を用いる。
また、基板Ｐは、配線パターンＰ１を備えている。そして、この配線パターンＰ１と電子部品１００とがバンプ２０を介して電気的に接続されている。なお、基板Ｐとしては、樹脂に配線パターンが形成されたプリント配線基板、配線パターンが形成されたシリコン基板あるいは配線パターンが形成されたガラス基板等を用いることができる。
【００３１】
封止樹脂３は、電子部品１００と基板Ｐとの間の空間Ｋを囲うようにバンプ２０の外側に配置形成されている。この封止樹脂３によって、空間Ｋに外部からのガスが侵入することを簡易的に防止することができる。
なお、封止樹脂３としては、周知の封止用の樹脂を用いることができ、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
【００３２】
次に、上述のように構成された本実施形態の電子部品１００の製造方法について説明する。なお、以下に説明するように、電子部品１００は、同一のシリコン基板１１０（図４参照）に複数形成されるが、説明の便宜上、以下の図面においては、単一の電子部品１００を製造しているように図示する場合がある。
【００３３】
まず、図４に示すような複数の半導体基板１０を備えるシリコン基板１１０を用意する。そして、図５に示すように各半導体基板１０の第２面１０Ｂ上に下地層１１が形成され、その下地層１１上に電極１５が形成される。ここで、半導体基板１０の第２面１０Ｂ上には、例えばトランジスタ、メモリ素子、その他の電子素子を含む集積回路（不図示）が形成されている。下地層１１は絶縁層であって、シリコン（Ｓｉ）の酸化膜（ＳｉＯ２）によって形成されている。電極１５は、上記集積回路と電気的に接続されており、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）等によって形成されている。そして、下地層１１及び電極１５を覆うように、第１絶縁層１４が設けられる。
第１絶縁層１４は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）等で形成することができる。あるいは、第１絶縁層１４は、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等、絶縁性があれば他のもので形成されてもよい。
【００３４】
次に、スピンコート法等によりフォトレジスト（不図示）が第１絶縁層１４上の全面に塗布される。そして、所定のパターンが形成されたマスクを用いて露光処理が行われた後、現像処理が行われる。これによって、フォトレジストは所定形状にパターニングされる。
そして、エッチング処理が行われ、図中、右側の電極１５を覆う第１絶縁層１４の一部が除去されて開口部が形成される。次に、上記開口部を形成した第１絶縁層１４上のフォトレジストをマスクとして、ドライエッチングにより、複数の電極１５のうち、図中、右側の電極１５の一部が開口される。更に、その開口に対応する下地層１１、及び半導体基板１０を一部がエッチングにより除去される。これによって、図６に示すように、半導体基板１０の第２面１０Ｂ側の一部に孔部１２Ｈが形成される。
【００３５】
次に、第１絶縁層１４上及び孔部１２Ｈの内壁及び底面に絶縁膜１３が形成される。絶縁膜１３は、電流リークの発生、酸素及び水分等による半導体基板１０の浸食等を防止するために設けられ、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、すなわちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、すなわちＯ３−ＴＥＯＳ、又はＣＶＤを用いて形成した酸化シリコン（ＳｉＯ２）を用いることができる。なお、絶縁膜１３は、絶縁性があれば、他の物でも良く、樹脂でもよい。なお、簡単のため、第１絶縁層１４上に設けられた絶縁膜１３はその図示が省略されている。そして、電極１５上に設けられた絶縁膜１３及び第１絶縁層１４をエッチングにより除去することで、図７に示すような形態となる。
【００３６】
次に、電気化学プレーティング（ＥＣＰ）法を用いて、孔部１２Ｈの内側及び電極１５上にめっき処理が施され、その孔部１２Ｈの内側に貫通電極１２を形成するための導電性材料が配置される。貫通電極１２を形成するための導電性材料としては、例えば銅（Ｃｕ）を用いることができ、孔部１２Ｈには銅（Ｃｕ）が埋め込まれる。これによって、電極１５上に突出した形状の貫通電極１２が形成され、図８に示すような形態となる。本実施形態における貫通電極１２を形成する工程には、ＴｉＮ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれる。なお、ＴｉＷ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。なお、貫通電極１２の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。
【００３７】
次に、図９に示すように、第１絶縁層１４上に複数の第１配線１６が形成される。複数の第１配線１６のうち、一部の第１配線１６は、図中、左側の電極１５に電気的に接続されるように形成される。第１配線１６は、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（ＴｉＷ）、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タングステン（Ｗ）、窒化チタン（ＴｉＮ）、Ｐｂ（鉛）のうち少なくとも１つを含む材料で形成される。また、これらの材料のうち少なくとも２つの材料を積層することで第１配線を形成してもよい。本実施形態における第１配線１６を形成する工程には、ＴｉＷ、Ｃｕ、ＴｉＷの順にスパッタ法により形成する工程が含まれる。なお、ＴｉＷ、Ｃｕの順にスパッタ法により形成する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。
【００３８】
次に、図１０に示すように、貫通電極１２、第１配線１６、及び第１絶縁層１４を覆うように、第２絶縁層１８が設けられる。第２絶縁層１８は、ポリイミド樹脂、シリコン変性ポリイミド樹脂、エポキシ樹脂、シリコン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキサゾール（ＰＢＯ）等で形成することができる。あるいは、第２絶縁層１８は、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）等で形成されてもよい。なお、第２絶縁層１８は、絶縁性があれば他の物でもよい。
【００３９】
次に、第２絶縁層１８のうち、ランド部１７に対応する領域が除去され、第１配線１６の一部が露出されてランド部１７が形成される。なお、第２絶縁層１８のうちランド部１７に対応する領域を除去するときには、露光処理及び現像処理を含むフォトリソグラフィ法を用いることができる。そして、ランド部１７に接続するように、第２絶縁層１８上に第２配線１９が形成され、図１１に示すような形態が得られる。
【００４０】
次いで、紫外光（ＵＶ光）の照射により剥離可能な接着剤で、半導体基板１０の第２面１０Ｂ側に不図示のガラス板が貼り付けられる。このガラス板はＷＳＳ（Wafer SupportSystem）と呼ばれるものの一部であって、半導体基板１０はガラス板に支持される。そして、このガラス板を貼り付けた状態で、半導体基板１０の第１面１０Ａに対して研磨処理、ドライエッチング処理、あるいはウエットエッチング処理等の所定の処理が施される。
これによって、図１２に示すように、半導体基板１０が薄くされるとともに、貫通電極１２の一端部が、第１面１０Ａより露出する。
【００４１】
次に、図１３に示すように、半導体基板１０の第１面１０Ａ側にＳＡＷ素子５０が形成される。ＳＡＷ素子５０を形成する工程には、圧電薄膜を形成する工程と、圧電薄膜に接するように櫛歯電極を形成する工程と、保護膜を形成する工程とが含まれる。更には、ＳＡＷ素子５０を形成する工程には、プラズマ等をＳＡＷ素子５０に照射して周波数調整を行う工程が含まれる。圧電薄膜の形成材料としては、は酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）等が挙げられる。櫛歯電極の形成材料としては、アルミニウムを含む金属が挙げられる。保護膜の形成材料としては、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、窒化チタン（ＴｉＮ）等が挙げられる。そして、形成されるＳＡＷ素子５０は、第１面１０Ａ側に露出した貫通電極１２の一端部と電気的に接続される。
【００４２】
次に、半導体基板１０の第１面１０Ａ及び封止部材４０の第３面４０Ａのうち少なくとも一方に、図２に示した接着剤層３０を形成するための接着剤が設けられる。接着剤層３０としては、例えば感光性のポリイミド接着剤等を使用することができる。この際、接着剤層３０には、図３に示した開口部３０Ａが形成されるが、開口部３０Ａを除いた位置に接着剤を配設してもよいし、開口部３０Ａを含めた全周に接着剤を配置した後に、開口部３０Ａを形成する位置の接着剤を部分的に除去してもよい。
【００４３】
そして、その接着剤層３０を介して、半導体基板１０の第１面１０Ａと封止部材４０の第３面４０Ａとが対向するように、それら半導体基板１０と封止部材４０とが接合される。なお、ここでは、図１４に示すように、複数の封止部材４０を備える封止基板１２０を用意する。そして、複数の半導体基板１０を備えるシリコン基板１１０と複数の封止部材４０を備える封止基板１２０とを貼り合わせることによって、図１５に示すように、半導体基板１０と封止部材４０とが接合される。
【００４４】
次に、封止基板１２０のみがダイシングされることによって、封止基板１２０が複数の封止部材４０に個片化することによって内部空間６０が形成される。そして、図１６に示すように、薄膜２ａ、２ｂからなる封止薄膜２を封止部材４０が配置されたシリコン基板１１０上に封止部材４０を覆って形成する。具体的には、封止薄膜２ａを金属薄膜として形成する場合には、蒸着法、スパッタ法、ＣＶＤ（chemical vapor deposition）法あるいはメッキ法等によって形成することができる。また、封止薄膜２ａを無機薄膜として形成する場合には、蒸着法、スパッタ法、ＣＶＤ法あるいはウェット法（例えば、スピンコート法、ディップ法、スプレー法等）等によって形成することができる。
【００４５】
この封止薄膜２ａを形成する際には、真空引きによって接着剤層３０の開口部３０Ａから内部空間６０を脱気しつつ成膜する。そして、封止薄膜２ａの成膜が進行すると、内部空間６０が略真空状態になるとともに、シリコン基板１１０上で封止部材４０を覆う封止薄膜２ａにより開口部３０Ａが閉塞される。
【００４６】
続いて、封止薄膜２ａを覆う封止薄膜２ｂを積層して成膜する。封止薄膜２ａとしては、上記封止薄膜２ｂと同様の材料・工程で成膜することができる。本実施形態では、メッキにより銅薄膜を厚膜で成膜する。このように、メッキにより銅の封止薄膜を形成する場合には、封止薄膜２ａをＴｉやＣｒで成膜することが厚膜化を容易に行えるため好ましい。封止薄膜２ｂを封止薄膜２ａに積層して成膜することにより、開口部３０Ａを閉塞する薄膜の膜厚が増し、機械的な強度が向上する。
【００４７】
このような封止薄膜２ａ、２ｂを形成する工程は、封止部材４０を覆うように封止用の樹脂部材を形成する工程と比較して低温で行うことができる。例えば、封止薄膜２ａの材料を溶媒に溶かし、この液体を塗布後、溶媒を蒸発させることによって、室温で封止薄膜２ａを形成することができる。このため、封止薄膜２ａ、２ｂを形成する工程において、ＳＡＷ素子５０に熱的なダメージが与えられることを防止することができる。また、封止薄膜２ａ、２ｂの形成工程において各部材に熱が加わることを抑止でき、封止薄膜２ａ、２ｂの熱膨張係数と基板Ｐの熱膨張係数との差に起因してＳＡＷ素子５０に加わる応力をより低減させることが可能となる。これよって、例えば、ＳＡＷ素子５０の周波数変動等の特性変化が生じることを防止することが可能となる。
【００４８】
次に、再びシリコン基板１１０がダイシングされることによって、シリコン基板１１０が半導体基板１０に個片化される。そして、以上の工程によって、電子部品１００が製造される。
【００４９】
続いて、図１７に示すように電子部品１００を基板Ｐの配線Ｐ１にバンプ２０を介して接続する。なお、図１７以降の図においては、便宜上、封止薄膜２ａ、２ｂを一層の封止薄膜２として図示する。
【００５０】
配線Ｐ１には、予め電子部品１００を設置する領域が形成されており、電子部品１００は、配線Ｐ１の所定領域にバンプ２０を介して接続される。具体的には、上記ＷＳＳを構成するガラス板を半導体基板１０より剥離した後、半導体基板１０の第２面１０Ｂ側に設けられた第２配線１９上あるいは配線Ｐ１の所定領域上に、例えば鉛フリー半田からなるバンプ２０が搭載され、当該バンプ２０を介して電子部品１００と配線Ｐ１とが接続される。なお、バンプ２０を設ける際には、半田ボールを第２配線１９上あるいは配線Ｐ１の所定領域上に搭載する形態でもよいし、半田ペーストを第２配線１９上あるいは配線Ｐ１の所定領域上に印刷する形態でもよい。
【００５１】
次に、電子部品１００と基板Ｐとの間の空間Ｋを囲うようにバンプ２０の外側に封止樹脂３を形成する。具体的には、ディスペンサー等によって、電子部品１００と基板Ｐとの間の空間Ｋを囲うようにバンプ２０の外側に樹脂を塗布する。ここで、ディスペンサー等から塗布する樹脂の粘性及びチクソ性は、電子部品１００と基板Ｐとの間の空間Ｋに樹脂が流れ込まないように適切に調整されている。なお、樹脂の粘性及びチクソ性は、樹脂に対する無機材料の含有量や、樹脂の組成比率等を調整することによって調整することができる。そして、ディスペンサー等によって塗布した樹脂が熱硬化性の樹脂である場合には、塗布した樹脂に対して熱量を加えることによって封止樹脂３が形成される。また、ディスペンサー等によって塗布した樹脂が光硬化性の樹脂である場合には、塗布した樹脂に対して光を照射することによって封止樹脂３が形成される。
そして、以上の工程によって、図１及び図２に示すように本実施形態の電子部品１００が基板Ｐ上に搭載される。
【００５２】
以上説明したように、本実施形態の電子部品の製造方法によれば、ＳＡＷ素子５０が配された内部空間６を容易に真空封止することができる。また、本実施形態では、封止用の樹脂部材を形成する工程と比較して低温で封止薄膜２ａ、２ｂを形成できるため、上述のように、封止薄膜２の熱膨張係数と基板Ｐの熱膨張係数との差に起因して機能素子であるＳＡＷ素子５０に加わる応力をより低減させることが可能となる。したがって、本実施形態の電子部品１００の製造方法によれば、より信頼性に優れた電子部品を製造することが可能となる。
また、本実施の形態では、封止薄膜２ａの上に封止薄膜２ｂを積層して成膜しているので、封止膜として機械的な強度を向上させることが可能になり、真空封止に対する信頼性を上げることが可能になる。
【００５３】
なお、本実施形態においては、封止部材４０を複数備える封止基板１２０をシリコン基板１１０に貼り合わせた後にダイシングすることによって、複数の封止部材４０に個片化した。しかしながら、本発明は、これに限定されるものではなく、予め封止基板１２０をダイシングすることによって複数の封止部材４０に個片化し、その後、各封止部材４０をシリコン基板１１０に貼り合わせても良い。
【００５４】
（第２実施形態）
次に、本発明の第２実施形態について説明する。なお、本第２実施形態の説明において、上記第１実施形態と同様の部分については、その説明を省略あるいは簡略化する。
【００５５】
図１８は、本第２実施形態の電子部品２００の断面図である。この図に示すように、本第２実施形態の電子部品２００は、ＳＡＷ素子５０が、半導体基板１０の第１面１０Ａ上に形成されておらず、その第１面１０Ａと対向する封止部材４０の第３面４０Ａ上に、第１面１０Ａとは離れて設けられている。本実施形態においては、半導体基板１０とは別の部材にＳＡＷを設けることにより、半導体基板１０に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。この場合、封止部材４０は、シリコン基板、水晶基板、シリコン及びダイヤを含む基板によって構成されている。そして、封止部材４０の第３面４０Ａ上に予めＳＡＷ素子５０を形成しておき、その後、半導体基板１０の第１面１０Ａより突出するようにして設けられた貫通電極１２の一端部と、封止部材４０の第３面４０Ａ上に形成されたＳＡＷ素子５０の端子５１とが電気的に接続されるように、半導体基板１０と封止部材４０とが接着剤層３０を介して接合される。貫通電極１２の一端部及び端子５１は、金属接続しやすいように、金などの表面処理、あるいはロウ材を表面に設けることが好ましい。あるいは、貫通電極１２の一端部と端子５１とは、接着剤層３０の収縮による圧接でもよい。
この構成の電子部品２００においても、封止薄膜２（２ａ、２ｂ）は略真空下で成膜されるため、内部空間６０を容易に真空封止することが可能になり、またＳＡＷ素子５０に加わる応力をより低減させることが可能となる。
【００５６】
（第３実施形態）
次に、本発明の第３実施形態について説明する。なお、本第３実施形態の説明においても、上記第１実施形態と同様の部分については、その説明を省略あるいは簡略化する。
【００５７】
図１９は、本第３実施形態の電子部品３００の断面図である。この図に示すように、本第３実施形態の電子部品３００においては、半導体基板１０の第１面１０Ａと封止部材４０との間に設けられた第２基板８０に、ＳＡＷ素子５０が設けられている。本実施形態においても、半導体基板１０とは別の部材にＳＡＷを設けることにより、上記第２実施形態と同様に、半導体基板１０に掛かる熱応力、膜応力の影響を受けにくいため、良好な特性を得ることができる。ＳＡＷ素子５０は、第２基板８０のうち、半導体基板１０の第１面１０Ａに対向する面８０Ａに設けられる。第２基板８０は、シリコン基板、水晶基板、及びシリコンとダイヤとを含む基板によって構成されている。
【００５８】
そして、半導体基板１０の第１面１０Ａより突出するようにして設けられた貫通電極１２の一端部と、第２基板８０の面８０Ａ上に形成されたＳＡＷ素子５０の端子５１とが電気的に接続される。本実施形態においても、貫通電極１２の一端部及び端子５１は、金属接続しやすいように、金などの表面処理、あるいはロウ材を表面に設けることが好ましい。あるいは、貫通電極１２の一端部と端子５１とは、接着剤層３０の収縮による圧接でもよい。その後、半導体基板１０と封止部材４０とが接着剤層３０を介して接合され、半導体基板１０と封止部材４０と接着剤層３０とで囲まれた内部空間６０に、ＳＡＷ素子５０を有する第２基板８０が配置される。
本実施形態においても、封止薄膜２（２ａ、２ｂ）は略真空下で成膜されるため、内部空間６０を容易に真空封止することが可能になり、またＳＡＷ素子５０に加わる応力をより低減させることが可能となる。
【００５９】
（第４実施形態）
次に、本発明の第４実施形態として、上記第１〜第３いずれかの実施形態の電子部品１００〜３００を備える電子機器について説明する。
図２０は、本実施形態の電子機器の一例を示す図であって、携帯電話５００を示す図である。そして、本実施形態の電子機器である携帯電話５００は、上記第１〜第４いずれかの実施形態の電子部品１００〜３００を備えるものであるため、信頼性に優れたものとなる。
【００６０】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【００６１】
例えば、上記実施形態では、封止薄膜２ａの上に封止薄膜２ｂを積層する構成としたが、これに限定されるものではなく、真空封止を維持できる厚さ、強度で封止薄膜２ａを成膜した場合には封止薄膜２ｂは必ずしも必要ではない。
また、上記実施形態では、封止薄膜２ｂを封止基板２ａと同様に、半導体基板１０上に封止部材４０及び接着剤層３０を覆って形する構成としたが、これに限られず、例えば開口部３０Ａを閉塞する領域のみに成膜する構成としてもよい。
【００６２】
さらに、機能素子としてＳＡＷ素子が用いられる構成を例示したが、これに限定されるものではなく、水晶振動子や、ジャイロセンサ等、他の機能素子が用いられる構成であってもよい。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１実施形態である電子部品の概略構成を示した模式図である。
【図２】本発明の第１実施形態である電子部品の断面図である。
【図３】封止部材が装着されない状態の半導体基板の平面図である。
【図４】本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。
【図５】本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。
【図６】本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。
【図７】本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。
【図８】本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。
【図９】本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。
【図１０】本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。
【図１１】本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。
【図１２】本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。
【図１３】本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。
【図１４】本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。
【図１５】本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。
【図１６】本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。
【図１７】本発明の第１実施形態である電子部品の製造方法を説明するための説明図である。
【図１８】本発明の第２実施形態である電子部品の断面図である。
【図１９】本発明の第３実施形態である電子部品の断面図である。
【図２０】本発明の第４実施形態である電子機器を示す図である。
【符号の説明】
【００６４】
Ｐ…基板、  ２ａ…封止薄膜、  ２ｂ…封止薄膜（第２薄膜）、  １０…半導体基板（他方の基板）、  ３０…接着剤層（封止部材）、  ４０…封止部材（一方の基板）、  ５０…弾性表面波素子（機能素子）、  ６０…内部空間（封止空間）、  １００、２００、３００…電子部品、  ５００…携帯電話（電子機器）
【図１】
0004802681.tif 000002
【図２】
0004802681.tif 000003
【図３】
0004802681.tif 000004
【図４】
0004802681.tif 000005
【図５】
0004802681.tif 000006
【図６】
0004802681.tif 000007
【図７】
0004802681.tif 000008
【図８】
0004802681.tif 000009
【図９】
0004802681.tif 000010
【図１０】
0004802681.tif 000011
【図１１】
0004802681.tif 000012
【図１２】
0004802681.tif 000013
【図１３】
0004802681.tif 000014
【図１４】
0004802681.tif 000015
【図１５】
0004802681.tif 000016
【図１６】
0004802681.tif 000017
【図１７】
0004802681.tif 000018
【図１８】
0004802681.tif 000019
【図１９】
0004802681.tif 000020
【図２０】
0004802681.tif 000021