(57)【特許請求の範囲】
【請求項１】
検査パルスを繰り返し発生するように構成されたパルス発生器、及び前記パルス発生器と電気的に接続された遅延検出器とを含み、
前記遅延検出器は、前記検査パルスを発生するときの検出時点の一群の各検出時点で前記検査パルスの特徴値を検出し、前記検出された特徴値に従ってシミュレーションパルスを生成し、
前記遅延検出器は、較正値を決定するため、前記シミュレーションパルスと所定の検査パルスとを比較し、前記較正値に従って前記パルス発生器が前記検査パルスを調整するように、前記較正値を前記パルス発生器に出力する、
ことを特徴とするパルス発生装置。
【請求項２】
前記パルス発生器は、
複数のトリガ時点を定義するトリガ時間データを生成するように構成されたタイミングモジュール、
各トリガ時点の検査パルスの波形を規定するパターンデータを生成するパターンモジュール、
制御信号及びリセット信号に従って検査パルスを生成するように構成されたラッチモジュール、及び、
前記タイミングモジュール、前記パターンモジュール、及び前記ラッチモジュールに電気的に接続され、前記トリガ時間データ及び前記パターンデータに従って、前記制御信号及び前記リセット信号を生成するように構成されたプロセッサを、さらに含むことを特徴とする請求項１に記載のパルス発生装置。
【請求項３】
前記プロセッサは、さらに、前記遅延検出器と電気的に接続され、
前記プロセッサは、前記較正値に従って前記トリガ時間データの前記トリガ時点を調節し、前記調整されたトリガ時間データ及びパターンデータに従って、前記制御信号及び前記リセット信号を生成する、ことを特徴とする請求項２に記載のパルス発生装置。
【請求項４】
前記較正値は、前記シミュレーションパルスと前記所定の検査パルスとの間の遅延時間に関連し、
前記パルス発生器は、前記遅延時間に従って前記検査パルスを調整する、ことを特徴とする請求項１に記載のパルス発生装置。
【請求項５】
パルス発生器によって検査パルスを繰り返し生成するステップ、
前記パルス発生器が前記検査パルスを発生するときの検出時点の一群の各検出時点で前記検査パルスの特徴値を検出するステップ、
前記検出された特徴値に従ってシミュレーションパルスを生成するステップ、
較正値を決定するために、前記シミュレーションパルスと所定の検査パルスとを比較するステップ、及び
前記較正値に従って前記検査パルスを調整する、ことを特徴とするパルス発生装置の較正方法。
【請求項６】
複数のトリガ時点を定義するステップ、
前記複数のトリガ時点の検査パルスの波形に関連するパターンデータを定義するステップ、
前記複数のトリガ時点及び前記複数のトリガ時点の検査パルスの波形に従って制御信号及びリセット信号を生成するステップ、及び、
前記制御信号及び前記リセット信号に従って前記検査パルスを生成するステップを、さらに含むことを特徴とする請求項５に記載のパルス発生装置の較正方法。
【請求項７】
前記較正値に従って前記複数のトリガ時点を調整し、
前記調整された複数のトリガ時点及び前記パターンデータに従って前記制御信号及び前記リセット信号を生成することを、
さらに含むことを特徴とする請求項６に記載のパルス発生装置の較正方法。
【請求項８】
前記較正値は、前記シミュレーションパルスと前記所定の検査パルスとの間の遅延時間に関連し、
前記較正値に従って前記検査パルスを調整するステップは、前記遅延時間に従って検査パルスを調整することを、
さらに含むことを特徴とする請求項５に記載のパルス発生装置の較正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、較正が可能なパルス発生装置及びその較正方法に関し、特に、半導体検査パルスを発生するために採用された較正が可能なパルス発生装置及びその較正方法に関する。
【背景技術】
【０００２】
先端技術製品の進歩に伴い、半導体チップの生産が増加している。その製品の生産需要を満たすためには、半導体チップの製造業者が製造技術とプロセスの研究に参入するだけでなく、半導体チップを製造した後の最終製品検査も、その半導体チップの製造業者にとって重要な点である。
【０００３】
半導体検査においては、あらゆる種類の検査に対して、半導体を検査するために、異なるパルス周期とデューティサイクルの検査パルスが必要とされる。半導体検査で使用される検査パルスには、精度が不可欠であるため、ただ設定するだけで検査パルスを発生させる従来の測定では、信号の立上りと立下りのタイミングは必ずしも所定の値になるとは限らず、検査パルスの幅を予想外なものにしてしまう。
【発明の概要】
【課題を解決するための手段】
【０００４】
本開示の一実施形態のパルス発生装置によれば、前記パルス発生装置はパルス発生器と遅延検出器を含む。
【０００５】
前記パルス発生器は検査パルスを繰り返し発生するように構成されている。
【０００６】
前記遅延検出器は、前記パルス発生器と電気的に接続されている。
【０００７】
前記パルス発生器が前記検査パルスを発生させると、前記遅延検出器は、検出時点の一群で前記検査パルスの特徴値を検出し、前記検出された特徴値に従って較正値を算出する。
【０００８】
前記遅延検出器は前記較正値を前記パルス発生器に出力し、前記パルス発生器は前記較正値に従って前記検査パルスを調整する。
【０００９】
本開示の一実施形態のパルス発生装置の較正方法によれば、前記方法は、パルス発生器によって検査パルスを繰り返し発生させる段階と、前記パルス発生器が前記検査パルスを発生させる時、検出時点の一群の各検出時点で前記検査パルスの特徴値を検出する段階と、前記検出された特徴値に従ってシミュレーションパルスを生成する段階と、較正値に従って前記検査パルスを調整する段階と、を含む。
【００１０】
本発明の一実施形態のパルス発生装置及びその較正方法によれば、パルス発生器によって発生する複数の検査パルスによって、遅延検出器は、前記パルス発生器が前記検査パルスを発生させる時の検出時点の一群のそれぞれで複数の特徴値を取得することができ、前記検査パルスの波形を決定し、さらに、調整される検査パルスの較正値を決定してもよい。
【００１１】
前記パルス発生器は、前記較正値に従って前記検査パルスを調整し、被検体に対して検査を実行するために、調整された前記検査パルスを前記被検体に出力する。
【図面の簡単な説明】
【００１２】
本開示は、例示のみのために与えられて、本開示及び請求を限定するものではない、以下に与えられた詳細な説明と添付図面から、より完全に理解されるであろう。
【図１】本開示の一実施形態のパルス発生器の機能ブロックを示す概略図である。
【図２】本開示の他の実施形態のパルス発生器の機能ブロックを示す概略図である。
【図３】検出時点の一群で検出された検査パルスの特徴値を示す模式図である。
【図４】本開示の一実施形態の検査パルス、シミュレーションパルス及び調整されたパルスを示す概略図である。
【図５】本開示の一実施形態の較正方法のフローチャートを示す概略図である。
【図６】本開示の別の実施形態の較正方法のフローチャートを示す概略図である。
【発明を実施するための形態】
【００１３】
以下の詳細な説明では、説明の目的に対して開示された実施形態の完全な理解を提供するために、多くの具体的な詳細が述べられる。しかしながら、これらの具体的な詳細なしに、１つまたは複数の実施形態を実施することができることは明らかであろう。他の例では、図面を簡単にするために、周知の構造及びデバイスは概略的に示される。
【００１４】
図１は、本開示の一実施形態のパルス発生器の機能ブロックを示す概略図である。図１に示すように、パルス発生装置１０は、パルス発生器１１と遅延検出器１３を備える。パルス発生器１１は、検査パルスを繰り返し発生させる。遅延検出器１３は、パルス発生器１１と電気的に接続される。遅延検出器１３は、パルス発生器１１が検査パルスを発生させるときの検出時点の一群の各検出時点での特徴値を検出し、検出された特徴値に従って較正値を算出する。遅延検出器１３は、その較正値に従ってパルス発生器１１が検査パルスを調整するように、その較正値をパルス発生器１１に出力する。
【００１５】
より具体的には、パルス発生器１１は、基準クロックｒｅｆ＿ｃｌｏｃｋとパターン命令セットとに従って検査パルスを発生させる。そして、パルス発生器１１は、検査パルスを被検体に出力する前に、検査パルスを所定回数（例えば、８００回）繰り返して出力する。遅延検出器１３は、パルス発生器１１が検査パルスを発生させる際の検出時点の一群のそれぞれで特徴値を検出し、例えば、毎回、１００個の検出時点の特徴値を検出する。つまり、遅延検出器１３は、合計８００００個の特徴値を検出し、遅延検出器１３は、８００００個の特徴値に従って較正値を算出する。特徴値は、検出時点における検査パルスの電圧値であってもよいし、ローレベル電圧との差であってもよいし、または他の適切な特徴値であってもよい。較正値は、波形に対する時間較正値、電圧に対する較正値、または他の適切な較正値であってもよく、以下の説明においてより詳細に説明される。
【００１６】
図２は、本開示の別の実施形態のパルス発生器の機能ブロックを示す概略図である。図２に示される別の実施形態では、パルス発生器２１は、タイミングモジュール２１１、パターンモジュール２１２、ラッチモジュール２１３、及びプロセッサ２１４を備える。タイミングモジュール２１１は、複数のトリガ時点を規定するトリガ時間データを生成するように構成される。パターンモジュール２１２は、各トリガ時点の検査パルスの波形を規定するパターンデータを生成するように構成される。プロセッサ２１４は、タイミングモジュール２１１、パターンモジュール２１２、及びラッチモジュール２１３と電気的に接続され、タイミングモジュール２１１及びパターンモジュール２１２によってそれぞれ生成されたトリガ時間データ及びパターンデータを受け取るように構成され、トリガ時間データ及びパターンデータに従ってラッチモジュール２１３に制御信号及びリセット信号を供給するように構成される。ラッチモジュール２１３は、その制御信号及びそのリセット信号に従って検査パルスを生成するように構成される。
【００１７】
より詳細には、タイミングモジュール２１１はタイマーを有する。タイミングモジュール２１１は、基準クロックｒｅｆ＿ｃｌｏｃｋの周期をカウントすることによってトリガ信号を生成し、そのトリガ信号をプロセッサ２１４に出力する。プロセッサ２１４は、パターンモジュール２１２によって生成されたトリガ信号及びパターンデータを受け取り、ラッチモジュール２１３が検査パルスを生成することを制御するように、ラッチモジュール２１３に制御信号及びリセット信号を、各トリガ信号のトリガ時間で生成する。ラッチモジュール２１３は、Ｓ−Ｒラッチまたは他のラッチなどであってもよい。ラッチモジュール２１３は、設定入力端子とリセット入力端子とを有する。設定入力端子は制御信号を与えられ、リセット入力端子はリセット信号を与えられる。一実施形態では、設定入力端子が制御信号を与えられると、ラッチモジュール２１３によって出力された検査パルスがハイレベル電圧まで上昇される。リセット入力端子がリセット信号を与えられると、ラッチモジュール２１３が出力する検査パルスがローレベル電圧にプルダウンされる。
【００１８】
タイミングモジュール２１１のトリガ時間データ及びパターンモジュール２１２のパターンデータは、検査パルスの所定の波形を規定するが、しかしながら、実際には、ラッチモジュール２１３によって出される検査パルスは、立ち上がりエッジトリガ時には、急速にハイレベル電圧にまで立ち上がらないことがあり、立ち下がりエッジトリガ時には、急速にローレベル電圧にプルダウンされないことがあり、このことは実際に出力される検査パルスと所定の検査パルスとの間に時間遅延が存在することを意味する。波形の観点における電圧値については、所定の検査パルスは、トリガ時点Ｔ１で例えば１Ｖなどのハイレベル電圧に到達するはずであるが、実際には、出力された検査パルスは、トリガ時点Ｔ１でおおむねトリガがかかり、立ち上がる。Ｔ１＋ΔＴまでに、ハイレベル電圧１Ｖに達すると、正のレベルでの検査パルスの幅を所定の幅と異ならせてしまい、パルス幅変調の精度にさらに影響する。
【００１９】
したがって、パルス発生器２１の較正期間中は、所定の時間まで検査パルスが繰り返し出力され、遅延検出器２３の校正期間中は、パルス発生器２１が検査パルスを発生させる際の検出時点の一群の各検出時点で特徴値を検出する。以下の説明は、図３及び図４の両方の図を参照して説明される。
【００２０】
図２から図４を参照すれば、図３は検出時点の一群で検出される検査パルスの特徴値を示す模式図であり、図４は本開示の一実施形態の検査パルス、シミュレーションパルス、及び調整されたパルスを示す概略図である。図２から図４に示すように、較正期間中に、パルス発生器２１が一度、検査パルスを生成すると、遅延検出器２３は、各検出時点ｔ１〜ｔ７で検査パルスの電圧値をそれぞれ検出し、パルス発生器２１が次の検査パルスを生成すると、遅延検出器２３は、各検出時点ｔ１’〜ｔ６’における検査パルスの電圧値をそれぞれ検出する。遅延検出器２３は、検出時点ｔ１〜ｔ７及び検出時点ｔ１’〜ｔ６’で検出された電圧値に従って、図４に示されたようなシミュレーションパルスを生成する。
【００２１】
遅延検出器２３は、タイミングモジュール２１１及びパターンモジュール２１２からそれぞれ生成されたトリガ時間データ及びパターンデータを受け取り、トリガ時間データ及びパターンデータに従って所定の検査パルスを決定する。より具体的には、トリガ時間データはトリガ時点Ｔ１〜Ｔ４を定義し、パターンデータはトリガ時点Ｔ１及びＴ３を、立ち上がりエッジトリガのタイミングであると定義し、トリガ時点Ｔ２及びＴ４を、立ち下がりエッジトリガのタイミングであると定義する。トリガ時間データ及びパターンデータに従って、遅延検出器２３によって決定された所定の検査パルスは、図４に示されている。
【００２２】
図４に示されるように、遅延検出器１３は、シミュレーションパルスと所定の検査パルスとを比較し、シミュレーションパルスの第１の立ち上がりトリガハイレベル電圧の遅延時間ΔＴ１と、シミュレーションパルスの第２の立ち上がりトリガハイレベル電圧の遅延時間ΔＴ３とを決定する。遅延検出器２３は、遅延時間ΔＴ１をトリガ時点Ｔ１の較正値として扱い、遅延時間ΔＴ３をトリガ時点Ｔ３の較正値として扱う。遅延検出器２３は、遅延時間ΔＴ１及び遅延時間ΔＴ３をプロセッサ２１４に出力する。プロセッサ２１４は、遅延時間ΔＴ１及び遅延時間ΔＴ３に従ってトリガ時間データを、例えばトリガ時点Ｔ１を遅延時間ΔＴ１進め、トリガ時点Ｔ３を遅延時間ΔＴ３進めるように、較正する。
【００２３】
半導体の検査期間の間、パルス発生器２１は、較正されたトリガ時間データ及びパターンデータに従って制御信号及びリセット信号を発生させ、半導体自動検査装置または他の検査装置に対して較正された検査パルスを発生させるために、トリガ時点Ｔ１−ΔＴ１及びトリガ時点Ｔ３−ΔＴ３の間に、検査パルスが立ち上がるようにトリガし、その較正された検査パルスに従って、半導体自動検査装置または他の検査装置が半導体を検査する。
【００２４】
前述の実施形態では、便宜上、立ち上がりエッジトリガのタイミングを較正することが一例として示されている。しかし、他の実施形態では、検査パルスを較正するために、立ち下がりエッジトリガのタイミングだけで較正すること、または立ち上がりおよび立ち下がりの両方のトリガのタイミングを較正することも可能である。さらに、図３に示される一実施形態において２つの検査パルスを出力することは、パルス発生器が検査パルスを生成する回数を限定するものではなく、説明するための例示である。また、本実施形態では、遅延検出部２３が各検査パルスを何回検出したかを限定するものではない。
【００２５】
較正が可能な波形生成装置及びその校正方法のより詳細な説明のために、図１から図５が同時に参照される。図５は、本開示の一実施形態の較正方法のフローチャートを示す概略図である。図５に示されるように、ステップＳ３０１において、パルス発生器１１は、検査パルスを繰り返し発生させる。ステップＳ３０３において、遅延検出器１３は、パルス発生器１１が検査パルスを発生させるときの検出時点の一群の各検出時点における特徴値を検出する。ステップＳ３０５において、遅延検出部１３は、検出された各特徴値に従って較正値を毎回算出し、較正値をパルス発生部１１に出力する。ステップＳ３０７において、パルス発生器１１は、半導体を検査するため、較正値に従って検査パルスを調整する。本実施形態では、較正方法のための詳細な説明は前の段落で説明されたので、ここでは詳細な説明は省略する。
【００２６】
別の実施形態では、図２及び図６を参照する。図６は、本開示の別の実施形態の較正方法のフローチャートを示す概略図である。図６に示されるように、ステップＳ４０１において、タイミングモジュール２１１は、複数のトリガ時点を規定する。ステップＳ４０３において、パターンモジュール２１２は、各トリガ時点の検査パルスの波形に関連するパターンデータを定義する。ステップＳ４０５において、プロセッサ２１４は、そのトリガ時点およびそのパターンデータに従って制御信号及びリセット信号を生成する。ステップＳ４０７において、ラッチモジュール２１７は、制御信号及びリセット信号に従って検査パルスを生成する。ステップＳ４０９において、パルス生成部２１は、検査パルスを繰り返し発生させる。ステップＳ４１１において、遅延検出器２３は、パルス発生器２１が検査パルスを発生させるときの検出時点の一群の各検出時点における特徴値を検出する。ステップＳ４１３において、遅延検出部２３は、その検出された特徴値に従ってシミュレーションパルスを生成する。ステップＳ４１５において、遅延検出器２３は、較正値を決定するためにシミュレーションパルスと検査パルスとを比較して、プロセッサ２１４に較正値を出力する。ステップＳ４１７において、プロセッサ２１４は、較正値に従ってトリガ時点を較正する。ステップＳ４１９において、プロセッサ２１４は、較正されたトリガ時間データおよびパターンデータに従って、制御信号およびプリセット信号を生成する。ステップＳ４２１において、ラッチモジュー２１３は、制御信号及びリセット信号に従って較正された検査パルスを生成する。本実施形態では、較正方法の詳細な説明は前の段落で説明されたので、ここでは詳細な説明は省略する。
【００２７】
まとめると、較正可能なパルス発生装置及びその較正方法が提供される。パルス発生装置が半導体自動検査装置または他の検査装置に検査パルスを出力する前に、出力された検査パルスを検出し、その検査パルスを較正することにより、出力された検査パルスに対しての不確定さを引き起こすインタイム測定及びインタイムフィードバック制御が回避される。さらに、本開示によれば、パルス発生器は、長時間の較正期間中に複数の検査パルスを出力し、パルス発生器が複数の検査パルスを出力するたびに、遅延検出器が異なる検出時点で検査パルスを検出することを可能にし、なお、遅延検出器の検出周波数を低くし、効果的なスペックを低減することができ、パルス発生器のコストを低減する。
【符号の説明】
【００２８】
１０、２０・・・パルス発生装置、１１・・・パルス発生器、１３、２３・・・遅延検出器、２１・・・パルス生成部、２１１・・・タイミングモジュール、２１２・・・パターンモジュール、２１３・・・ラッチモジュール、２１４・・・プロセッサ
【図１】
0006275236.tif 000002
【図２】
0006275236.tif 000003
【図３】
0006275236.tif 000004
【図４】
0006275236.tif 000005
【図５】
0006275236.tif 000006
【図６】
0006275236.tif 000007