(57)【特許請求の範囲】
【請求項１】
ラインメモリを有するＣＣＤ型の固体撮像素子であって、
前記ラインメモリと前記ラインメモリに蓄積された電荷を所定の方向に転送するための転送チャネルとの間に、前記ラインメモリ側に形成され相対的に浅いポテンシャルの第一のポテンシャルバリアと、前記転送チャネル側に形成され前記第一のポテンシャルバリアよりも深い第二のポテンシャルのポテンシャルバリアとからなる階段状のポテンシャルバリアを備える固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子であって、
前記第一のポテンシャルバリアを形成する不純物の濃度が、前記第二のポテンシャルバリアを形成する不純物の濃度よりも低くなっていることで、前記階段状のポテンシャルバリアが形成される固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ラインメモリを有するＣＣＤ型の固体撮像素子に関する。
【背景技術】
【０００２】
ＣＣＤ型の固体撮像素子としてラインメモリを有するものが知られている（特許文献１参照）。
【０００３】
図５は、ラインメモリを有するＣＣＤ型の固体撮像素子の概略構成を示す平面模式図である。
図５に示す固体撮像素子は、正方格子状に配列された多数の光電変換素子１０２と、多数の光電変換素子１０２の各々で発生した電荷を列方向（図５中のＹ方向）に転送する垂直転送部１０３と、多数の光電変換素子１０２の各々から垂直転送部１０３に電荷を読み出すための電荷読出し部１０４と、垂直転送部１０３を転送されてきた電荷を蓄積するラインメモリ部１０５と、ラインメモリ部１０５に蓄積された電荷を列方向と直交する行方向（図５中のＸ方向）に転送する水平転送部１０６と、水平転送部１０６を転送されてきた電荷に応じた信号を出力する出力回路１０７とが、ｎ型半導体基板１０１上に形成されている構成である。
【０００４】
図６は、図５に示す固体撮像素子のラインメモリ部付近の拡大図である。図７は、図６に示すＡ−Ｂ−Ｃ線の断面とＤ−Ｅ線の断面を併せて示した図である。図７に示す点Ｃ，Ｄから垂直に降りる線から右側がＡ−Ｂ−Ｃ線の断面、左側がＤ−Ｅ線の断面である。
【０００５】
ｎ型半導体基板１０１上にはｐ型不純物層３１が形成されている。垂直転送部１０３は、ｐ型不純物層３１上に形成されたｎ型不純物からなる転送チャネル２１と、転送チャネル２１上に形成された垂直転送電極２２，２３，２４，２５とから構成される。垂直転送電極２２には駆動パルスφＶ１が供給され、垂直転送電極２３には駆動パルスφＶ２が供給され、垂直転送電極２４には駆動パルスφＶ３が供給され、垂直転送電極２５には駆動パルスφＶ４が供給される。駆動パルスφＶ１〜φＶ４を制御することで、光電変換素子１０２から転送チャネル２１内に読み出した電荷を列方向に向かって転送することができる。転送チャネル２１のうち、垂直転送電極２２，２３，２４，２５と平面視上で重なる部分を以下では垂直転送チャネルという。
【０００６】
ラインメモリ部１０５は、転送チャネル２１と、転送チャネル２１上に形成されたラインメモリ用電極２６，２７とから構成される。ラインメモリ用電極２６下方の転送チャネル２１には、転送チャネル２１よりも濃度の低いｎ−型不純物からなるｎ−型不純物領域３２がイオン注入等によって形成されている。
【０００７】
ラインメモリ用電極２６，２７にはそれぞれ駆動パルスφＬＭが供給される。駆動パルスφＬＭを制御して、ｎ−型不純物領域３２のポテンシャルを深くすることで、ラインメモリ用電極２７下の転送チャネル２１に垂直転送チャネルから電荷を移動させて、これを蓄積させることができる。駆動パルスφＬＭは、例えばローレベル（Ｌ）において０Ｖ、ハイレベル（Ｈ）において５Ｖとなる。転送チャネル２１のうち、ラインメモリ用電極２７と平面視上重なる部分が、電荷を蓄積する部分となるため、この部分を以下ではラインメモリという。
【０００８】
水平転送部１０６は、転送チャネル２１と、転送チャネル２１上に形成された水平転送電極２８，２９とから構成される。水平転送電極２８と水平転送電極２９は、行方向に交互に配置されている。水平転送電極２８は、行方向に並んだ電極２８ａと電極２８ｂとによって構成される。水平転送電極２９は、行方向に並んだ電極２９ａと電極２９ｂとによって構成される。電極２８ａの下方及び電極２９ａの下方には、それぞれｎ−型不純物領域３２と同濃度のｎ−型不純物領域３３がイオン注入等によって形成されている。ｎ−型不純物領域３２と、ラインメモリ用電極２７に隣接する電極２８ａ，２９ａ下方に形成されたｎ−型不純物領域３３とによって、ラインメモリの容量を決定するポテンシャルバリア（以下、ラインメモリのポテンシャルバリアと略す）が形成される。転送チャネル２１のうち、図６において斜線で示す領域と重なる領域が、ラインメモリのポテンシャルバリアが形成される領域（以下、バリア領域という）である。
【０００９】
電極２８ａ，２８ｂには駆動パルスφＨ２が供給され、電極２９ａ，２９ｂには駆動パルスφＨ１が供給される。駆動パルスφＨ１，φＨ２を制御して、バリア領域に形成されたｎ−型不純物領域３３のポテンシャルを深くすることで、ラインメモリに蓄積されている電荷を、電極２８ｂ下方及び電極２９ｂ下方の転送チャネル２１に移動させることができる。電極２８ｂ下方及び電極２９ｂ下方の転送チャネル２１に電荷を移動させた後は、再び駆動パルスφＨ１，φＨ２を制御することで、ラインメモリから移動させた電荷を行方向に転送することができる。駆動パルスφＨ１，φＨ２は、それぞれ、例えばローレベル（Ｌ）において０Ｖ、ハイレベル（Ｈ）において３．３Ｖとなる。転送チャネル２１のうち、ラインメモリに蓄積された電荷を行方向に転送するための部分（転送チャネル２１のうち、垂直転送チャネル、ラインメモリ、及びバリア領域を除いた部分）を以下では水平転送チャネルという。この水平転送チャネルは、特許請求の範囲の転送チャネルに相当する。
【００１０】
以上説明した垂直転送電極２２〜２５、ラインメモリ用電極２６，２７、電極２８ａ，２８ｂ、及び電極２９ａ，２９ｂは、絶縁膜３０によって互いに絶縁されている。
【００１１】
図８は、図６に示すＢ−Ｃ線の断面におけるポテンシャルとＤ−Ｅ線の断面におけるポテンシャルとを併せて示した図である。図８において図６と同じ構成には同一符号を付してある。
図８に示す符号ａは、駆動パルスφＨ１，φＨ２，φＬＭがＬのときのポテンシャルを示している。符号ｂは、駆動パルスφＨ１，φＨ２，φＬＭがＨのときのポテンシャルを示している。図８に示すように、ラインメモリ用電極２７に隣接する電極２８ａ下方のポテンシャルと、ラインメモリ用電極２６下方のポテンシャルとが、それぞれラインメモリのポテンシャルバリアとなり、このポテンシャルバリアの深さによって、ラインメモリ容量が決定される。
【００１２】
近年、固体撮像素子は広ダイナミックレンジ化の傾向にあり、光電変換素子で発生する電荷量は増大している。このため、電荷量の増大に合わせてラインメモリ容量も増大させる必要がある。従来では、ラインメモリ容量を増やすために、図７に示すｎ−型不純物領域３２，３３の不純物濃度をより低くすることが行われている。図９は、ｎ−型不純物領域３２，３３の不純物濃度をより低くした場合の、図６に示すＢ−Ｃ線の断面におけるポテンシャルとＤ−Ｅ線の断面におけるポテンシャルとを併せて示した図である。尚、図９では、電極の図示は省略している。
【００１３】
図９に示す符号ｃは、駆動パルスφＨ１，φＨ２，φＬＭがＬのときのポテンシャルを示している。符号ｄは、駆動パルスφＨ１，φＨ２，φＬＭがＨのときのポテンシャルを示している。図９に示した破線は、ｎ−型不純物領域３２，３３の不純物濃度を低くする前の状態を示している。ｎ−型不純物領域３２，３３の不純物濃度を低くすることで、ラインメモリのポテンシャルバリアが浅くなるため、ラインメモリ容量を増加させることが可能である。
【００１４】
次に、ラインメモリ容量を増加させた構成の固体撮像素子の電荷転送動作について説明する。
図１０は、図９に示すようなポテンシャルを持つ固体撮像素子の電荷転送時の駆動パルスのタイミングチャートである。図１１は、図１０に示す駆動パルスに基づく電荷転送動作時のポテンシャルの変化を示す図である。図１１（ａ）は図６に示すＢ−Ｃ線の断面におけるポテンシャルとＣ−Ｅ線の断面におけるポテンシャルとを併せて示した図である。図１１（ｂ）は図６に示すＦ−Ｇ線の断面におけるポテンシャルとＨ−Ｅ線の断面におけるポテンシャルとを併せて示した図である。
【００１５】
図１１に示すように、時刻ｔ１までに垂直転送チャネルからラインメモリに電荷が転送されると、時刻ｔ２，ｔ３で駆動パルスφＬＭがＬ、駆動パルスφＨ２がＨとなり、ラインメモリから水平転送チャネルに電荷が転送される。時刻ｔ４以降は、駆動パルスφＨ１，φＨ２がＬとＨに切り替わることで、水平転送チャネル内で電荷が行方向に転送される。
【００１６】
図８に示したようなラインメモリ容量であれば、φＬＭをＬにしている時間が図１０に示すように短くても、固体撮像素子を問題なく動作させることが可能である。しかし、ラインメモリ容量を増加させると、φＬＭをＬにしている時間が短いままでは、図１１（ａ）に示すように、ラインメモリに電荷が取り残されてしまう。これにより、縦線の不良が生じ、画像が乱れてしまう。
【００１７】
ラインメモリでの電荷の取り残しを防ぐために、駆動パルスφＨ１，φＨ２の電圧を上げる方法が考えられる。図１２は、図９に示すようなポテンシャルを持つ固体撮像素子において駆動パルスφＨ１，φＨ２の電圧を上げたときの電荷転送動作時のポテンシャルの変化を示す図である。図１２に示す破線は、駆動パルスφＨ１，φＨ２の電圧を上げる前の状態を示すポテンシャルである。駆動パルスφＨ１，φＨ２のハイレベル時の電圧を例えば３．３Ｖから４Ｖに上げることで、図１２に示すように、ラインメモリから水平転送チャネルまでの勾配を急にすることができ、ラインメモリに電荷が取り残されるのを防ぐことができる。
【００１８】
【特許文献１】特開２００４−２００５９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかし、ラインメモリに電荷が取り残されるのを防ぐために駆動パルスφＨ１，φＨ２の電圧を上げると、消費電力が増加するという問題が生じる。
【００２０】
本発明は、上記事情に鑑みてなされたものであり、消費電力を増加させることなく、ラインメモリ容量を増加させて画質を向上させることが可能な固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明の固体撮像素子は、ラインメモリを有するＣＣＤ型の固体撮像素子であって、前記ラインメモリと前記ラインメモリに蓄積された電荷を所定の方向に転送するための転送チャネルとの間に、前記ラインメモリ側に形成され相対的に浅いポテンシャルの第一のポテンシャルバリアと、前記転送チャネル側に形成され前記第一のポテンシャルバリアよりも深い第二のポテンシャルのポテンシャルバリアとからなる階段状のポテンシャルバリアを備える。
【００２２】
本発明の固体撮像素子は、前記第一のポテンシャルバリアを形成する不純物の濃度が、前記第二のポテンシャルバリアを形成する不純物の濃度よりも低くなっていることで、前記階段状のポテンシャルバリアが形成される。
【発明の効果】
【００２４】
本発明によれば、消費電力を増加させることなく、ラインメモリ容量を増加させて画質を向上させることが可能な固体撮像素子を提供することができる。
【発明を実施するための最良の形態】
【００２５】
ラインメモリから水平転送チャネルへの電荷の転送時、駆動パルスφＬＭをＬにする時間を長くしても、固体撮像素子の性能にそれほど影響はない。そこで、本実施形態では、ラインメモリ容量を増加させた場合の、ラインメモリでの電荷の取り残しを防ぐための方法として、駆動パルスφＬＭをＬにする時間を長くする方法を採用する。この方法を採用した場合、ラインメモリのポテンシャルバリアと水平転送チャネルのポテンシャルとの間の段差が小さくても、取り残し無く電荷を転送することができる。このため、ラインメモリのポテンシャルバリアを、図９に示した場合より浅くすることが可能である。一方で、水平転送部１０６は、光電変換素子１０２の飽和容量の電荷が効率良く転送できるように、駆動パルスφＨ１，φＨ２の電圧値や水平転送チャネルに形成されるポテンシャルバリアの深さが最適に決められている。このため、水平転送チャネルに形成されたｎ−型不純物領域３３によって形成されるポテンシャルバリアの深さをこれ以上浅くすることは難しい。
【００２６】
このように、水平転送チャネルに形成されるポテンシャルバリアの深さは、水平転送チャネルでの電荷転送効率によって制限されるが、ラインメモリのポテンシャルバリアの深さは、水平転送チャネルでの電荷転送効率によって制限されない。従来は、水平転送チャネルでの電荷転送効率に応じて、水平転送チャネルに形成されるポテンシャルバリアの深さ及びラインメモリのポテンシャルバリアの深さをそれぞれ一律のレベルで浅くすることで、ラインメモリ容量を増やしていた。しかし、駆動パルスφＬＭをＬにする時間を調整すれば、ラインメモリのポテンシャルバリアの深さを更に浅くできる余地があることが分かった。そこで本実施形態では、この余地を利用して、ラインメモリのポテンシャルバリアの深さを、水平転送チャネルに形成されるポテンシャルバリアの深さよりも更に浅くすることで、消費電力を抑えながら、ラインメモリ容量を増加させることを可能にした。
【００２７】
以下、本発明の固体撮像素子の実施形態について説明する。尚、本実施形態の固体撮像素子の概略構成を示す平面模式図及びラインメモリ部付近の拡大図は、図５，図６に示したものと同一である。
【００２８】
図１は、本発明の実施形態を説明するための固体撮像素子のラインメモリ部付近の断面模式図であり、図６に示すＡ−Ｂ−Ｃ線の断面とＤ−Ｅ線の断面を併せて示した図である。図１に示す点Ｃ，Ｄから垂直に降りる線から右側がＡ−Ｂ−Ｃ線の断面、左側がＤ−Ｅ線の断面である。図１において図７と同じ構成には同一符号を付して説明を省略する。
図１において図７と異なる点は、バリア領域に形成されるｎ−型不純物領域３２をｎ−型不純物領域３２’に変更し、バリア領域に形成されるｎ−型不純物領域３３をｎ−型不純物領域３３’に変更し、水平転送チャネルに形成されるｎ−型不純物領域３３をｎ−型不純物領域３３’’に変更した点である。
【００２９】
ｎ−型不純物領域３３’’は、ｎ−型不純物領域３３よりも不純物の濃度が低い領域である。ｎ−型不純物領域３３’’の不純物濃度は、駆動パルスφＨ１，φＨ２がそれぞれ従来と同じＬ＝０Ｖ，Ｈ＝３．３Ｖのままで、水平転送チャネルの電荷転送効率を維持できる程度の濃度に設定されている。
【００３０】
ｎ−型不純物領域３２’，３３’は、ｎ−型不純物領域３３’’よりも不純物の濃度が低い領域である。
【００３１】
図２は、本発明の実施形態を説明するための固体撮像素子において、図６に示すＢ−Ｃ線の断面におけるポテンシャルとＤ−Ｅ線の断面におけるポテンシャルとを併せて示した図である。図２において図６と同じ構成には同一符号を付してある。図２に示す符号ｅは、駆動パルスφＨ１，φＨ２，φＬＭがＬのときのポテンシャルを示している。符号ｆは、駆動パルスφＨ１，φＨ２，φＬＭがＨのときのポテンシャルを示している。
図２に示すように、ラインメモリのポテンシャルバリアは、水平転送チャネルに形成されるポテンシャルバリアよりも浅くなっている。従来は、ラインメモリのポテンシャルバリアと水平転送チャネルに形成されるポテンシャルバリアが同じ深さにあったことを考えると、本実施形態の構成によって、従来よりもラインメモリ容量を増やせていることが分かる。
【００３２】
次に、本実施形態の固体撮像素子の電荷転送動作について説明する。
図３は、図２に示すようなポテンシャルを持つ固体撮像素子の電荷転送時の駆動パルスのタイミングチャートである。図４は、図３に示す駆動パルスに基づく電荷転送動作時のポテンシャルの変化を示す図である。図４（ａ）は図６に示すＢ−Ｃ線の断面におけるポテンシャルとＤ−Ｅ線の断面におけるポテンシャルとを併せて示した図である。図４（ｂ）は図６に示すＦ−Ｇ線の断面におけるポテンシャルとＨ−Ｅ線の断面におけるポテンシャルとを併せて示した図である。本実施形態では、ラインメモリ容量を増加させたことに起因して発生するラインメモリでの電荷取り残しを防ぐために、ラインメモリから水平転送チャネルへの電荷転送時間を、ＣＲ時定数による電圧の過渡的な状態が無視できるほど長くしている。
【００３３】
図４に示すように、時刻ｔ１までに垂直転送チャネルからラインメモリに電荷が転送されると、時刻ｔ２，ｔ３で駆動パルスφＬＭがＬ、駆動パルスφＨ２がＨとなり、ラインメモリから水平転送チャネルに電荷が転送される。このとき、駆動パルスφＬＭがＬになっている時間は十分に長いため、ラインメモリに蓄積された電荷はほぼ完全に水平転送チャネルに転送される。時刻ｔ４以降は、駆動パルスφＨ１，φＨ２がＬとＨに切り替わることで、水平転送チャネル内で電荷が行方向に転送される。
【００３４】
以上のように、本実施形態の固体撮像素子によれば、ラインメモリから水平転送チャネルへの電荷の転送時間を長くすることで発生する上記余地を利用して、バリア領域に形成されるポテンシャルを浅くしたことにより、ラインメモリ容量を従来よりも増加させることが可能となった。又、水平転送チャネルに形成されるポテンシャルバリアの深さは、従来の駆動電圧で電荷転送効率が維持できる程度に抑えているため、水平転送チャネルにおける電荷転送も問題なく行うことができる。又、ラインメモリから水平転送チャネルへの電荷の転送時間を長くしているため、ラインメモリでの電荷の取り残しを防ぐことが可能となる。以上のことから、消費電力を上げることなくラインメモリ容量を増大させることが可能な固体撮像素子を提供することができる。
【００３５】
尚、本実施形態では、バリア領域のポテンシャルを浅くする方法として、ｎ−型不純物領域３２’，３３’の不純物濃度を低くする方法を採用したが、これに限らない。例えば、ｎ−型不純物領域３２’，３３’の不純物濃度をｎ−型不純物領域３３’’の不純物濃度と同じにして、バリア領域の行方向の幅（図６のＷ１，Ｗ４で示す長さ）を、ラインメモリの行方向の幅（図６のＷ２，Ｗ３で示す長さ）よりも細くし、ナローチャネル効果によってバリア領域に形成されるポテンシャルを浅くする方法を採用しても良い。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態を説明するための固体撮像素子のラインメモリ部付近の断面模式図
【図２】本発明の実施形態を説明するための固体撮像素子において、図６に示すＢ−Ｃ線の断面におけるポテンシャルとＤ−Ｅ線の断面におけるポテンシャルとを併せて示した図
【図３】図２に示すようなポテンシャルを持つ固体撮像素子の電荷転送時の駆動パルスのタイミングチャート
【図４】図３に示す駆動パルスに基づく電荷転送動作時のポテンシャルの変化を示す図
【図５】ラインメモリを有するＣＣＤ型の固体撮像素子の概略構成を示す平面模式図
【図６】図５に示す固体撮像素子のラインメモリ部付近の拡大図
【図７】図６に示すＡ−Ｂ−Ｃ線の断面とＤ−Ｅ線の断面を併せて示した図
【図８】図６に示すＢ−Ｃ線の断面におけるポテンシャルとＤ−Ｅ線の断面におけるポテンシャルとを併せて示した図
【図９】ｎ−型不純物領域の不純物濃度をより低くした場合の、図６に示すＢ−Ｃ線の断面におけるポテンシャルとＤ−Ｅ線の断面におけるポテンシャルとを併せて示した図
【図１０】図９に示すようなポテンシャルを持つ固体撮像素子の電荷転送時の駆動パルスのタイミングチャート
【図１１】図１０に示す駆動パルスに基づく電荷転送動作時のポテンシャルの変化を示す図
【図１２】図９に示すようなポテンシャルを持つ固体撮像素子において駆動パルスφＨ１，φＨ２の電圧を上げたときの電荷転送動作時のポテンシャルの変化を示す図
【符号の説明】
【００３７】
１０１  ｎ型半導体基板
１０２  光電変換素子
１０３  垂直転送部
１０４  電荷読出し部
１０５  ラインメモリ部
１０６  水平転送部
１０７  出力回路
２２〜２５  垂直転送電極
２６，２７  ラインメモリ用電極
２８，２９  水平転送電極
３３’’  ｎ−型不純物領域
３２’，３３’   ｎ−−型不純物領域
【図１】
0004751700.tif 000002
【図２】
0004751700.tif 000003
【図３】
0004751700.tif 000004
【図４】
0004751700.tif 000005
【図５】
0004751700.tif 000006
【図６】
0004751700.tif 000007
【図７】
0004751700.tif 000008
【図８】
0004751700.tif 000009
【図９】
0004751700.tif 000010
【図１０】
0004751700.tif 000011
【図１１】
0004751700.tif 000012
【図１２】
0004751700.tif 000013