(57)【特許請求の範囲】
【請求項１】
Ｚ面ＬｉＴａＯ３基板またはＺ面ＬｉＮｂＯ３基板からなる基板と、
前記基板上に設けられており、導電性を有し、少なくとも１軸配向されており、ＡｌＮ膜、ＧａＮ膜、あるいは、金属膜を用いて構成されているバッファ層と、
前記バッファ層上に形成されており、かつ（００１）配向のＬｉＴａＯ３またはＬｉＮｂＯ３からなる圧電単結晶薄膜とを備え、該圧電単結晶薄膜において、厚み方向に分極されているメモリー領域が構成されており、該メモリー領域の分極方向に依存した、電圧印加時の静電容量変化に基づいて、該分極方向が読み出される、誘電体メモリー素子。
【請求項２】
前記圧電単結晶薄膜と前記基板とは、ともにＬｉＴａＯ３またはＬｉＮｂＯ３からなる、請求項１に記載の誘電体メモリー素子。
【請求項３】
前記基板のａ軸方向の格子定数をＡｓ、前記バッファ層のａ軸方向の格子定数をＡｂとしたときに、｛１−（ｍＡｓ／ｎＡｂ）｝×１００（％）〔但し、ｍとｎは整数で（ｍＡｓ／ｎＡｂ）が１に最も近くなるときの整数を示す。〕で表わされる格子定数のずれ量が±１６％以内である、請求項１または２に記載の誘電体メモリー素子。
【請求項４】
前記ＡｌＮ膜に、１価または２価の不純物がドープされている、請求項１〜３のいずれか一項に記載の誘電体メモリー素子。
【請求項５】
前記金属膜が、Ｐｔ、Ａｕ、Ａｌ、Ａｇ、Ｃｒ，Ｔａ，Ｎｉ，Ｃｕ，Ｍｏ，Ｆｅ，Ｍｎ，Ｗ，ＡｕＣｕ３及びＴｉからなる群から選択された１種の材料からなる、請求項１〜４のいずれか一項に記載の誘電体メモリー素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電圧印加時の静電容量の変化方向により記録情報が読み出される誘電体メモリー素子に関し、より詳細には、情報が記録され、かつ記録されている情報が読み出されるメモリ領域の構造が改良された誘電体メモリー素子に関する。
【背景技術】
【０００２】
従来、誘電体の微小領域に情報を記録し、記録された情報を再生する技術が知られている。例えば、下記の特許文献１には、走査型非線形誘電率顕微鏡（ＳＮＤＭ：Ｓｃａｎｎｉｎｇ  Ｎｏｎｌｉｎｅａｒ  Ｄｉｅｌｅｃｔｒｉｃ  Ｍｉｃｒｏｓｃｏｐｙ）を用い、誘電体の微小領域であるメモリ領域に記録されていた情報を読み取るシステムが開示されている。図８は、特許文献１に記載のシステムの概略ブロック図であり、図９は、該システムに用いられる誘電体メモリー素子と、記録・読み出される情報との関係を説明するための部分切欠正面断面図である。誘電体メモリー素子１０１は、図９に示されている多数の微小領域１０１ａを有する。そして、微小領域１０１ａは、図９において矢印で示すように分極されている。この分極方向が情報として、図８に示すシステムにより読み出される。ここでは、誘電体メモリー素子１０１の裏面に第２の電極１０２が形成されている。第２の電極１０２と、該誘電体メモリー素子１０１の微小領域１０１ａに接触するように配置されるプローブ用探針である第１の電極１０３との間に、第１の電極１０３側から低周波交番電界が印加される。そして、この低周波交番電界が印加された際の誘電体の微小領域１０１ａにおける静電容量の変化に基づいて、「正」または「負」が読み取られる。【０００３】
上記領域を有する誘電体メモリー素子１０１の材料としては、ＢａＴｉＯ３やチタン酸ジルコン酸鉛系セラミックスのような圧電セラミックスが示されている。
【特許文献１】特開２００３−８５９６９号公報
【発明の開示】
【０００４】
しかしながら、特許文献１に記載のように、圧電セラミックスからなる誘電体を基板上に形成してなる従来の誘電体メモリー素子では、経時により、分極されているメモリ領域、すなわち微小領域１０１ａの範囲が広がり、高密度記録が困難であった。また、経時により、分極されているメモリ領域が広がるため、高精度に記録・読み出しを行うことができなかった。
【０００５】
さらに、第１の電極であるプローブ用探針の接触が繰り返されると、接触疲労により、精度が低下するという問題があった。また、基板が厚いために高電圧を必要とすること、並びに領域１０１ａが非常に大きくなるという欠点があった。
【０００６】
本発明は、上述した従来技術の欠点を解消し、厚み方向に分極されて「正」または「負」の情報が記録される微小なメモリ領域を有する誘電体メモリー素子であって、経時によるメモリ領域の変化が生じ難く、高密度記録が可能であり、かつ経時による精度の低下が生じ難く、長期間に渡り用いることができる誘電体メモリー素子を提供することにある。
【０００７】
本発明は、Ｚ面ＬｉＴａＯ３基板またはＺ面ＬｉＮｂＯ３基板からなる基板と、前記基板上に設けられており、導電性を有し、少なくとも１軸配向されており、ＡｌＮ膜、ＧａＮ膜、あるいは、金属膜を用いて構成されているバッファ層と、前記バッファ層上に形成されており、かつ（００１）配向のＬｉＴａＯ３またはＬｉＮｂＯ３からなる圧電単結晶薄膜とを備え、該圧電単結晶薄膜において、厚み方向に分極されているメモリ領域が構成されており、該メモリ領域の分極方向に依存した、電圧印加時の静電容量変化に基づいて、該分極方向が読み出される、誘電体メモリー素子である。
【０００８】
本発明に係る誘電体メモリー素子のある特定の局面では、前記圧電単結晶薄膜と前記基板とは、ともにＬｉＴａＯ３またはＬｉＮｂＯ３からなる。
【０００９】
本発明に係る誘電体メモリー素子のさらに他の特定の局面では、前記基板のａ軸方向の格子定数をＡｓ、前記バッファ層のａ軸方向の格子定数をＡｂとしたときに、｛１−（ｍＡｓ／ｎＡｂ）｝×１００（％）〔但し、ｍとｎは整数で、（ｍＡｓ／ｎＡｂ）が１に最も近くなるときの整数を示す。〕で表わされる格子定数のずれ量が±１６％以内とされている。
【００１３】
好ましくは、ＡｌＮ膜あるいはＧａＮ膜に、１価または２価の不純物がドープされる。
【００１４】
上記金属膜は、好ましくは、Ｐｔ、Ａｕ、Ａｌ、Ａｇ、Ｃｒ，Ｔａ，Ｎｉ，Ｃｕ，Ｍｏ，Ｆｅ，Ｍｎ，Ｗ，ＡｕＣｕ３またはＴｉなどからなる。
【００２４】
本発明に係る誘電体メモリー素子では、基板上に少なくとも１軸配向されている、導電性を有するバッファ層が設けられている。そして、上記バッファ層上に、圧電単結晶薄膜が形成されており、該圧電単結晶薄膜は、バッファ層の配向方向に従って、エピタキシャル膜、すなわち、（００１）配向の圧電単結晶薄膜として形成されている。この圧電単結晶薄膜において、厚み方向に分極されているメモリ領域が構成され、該メモリ領域の分極方向に依存した電圧印加時の静電容量変化に基づいて、該分極方向、すなわち情報が読み出されるように構成されている。
【００２５】
本発明に係る誘電体メモリー素子では、上記のように、（００１）配向の圧電単結晶薄膜を用いているため、従来のチタン酸ジルコン酸鉛などの圧電セラミックスを用いた場合に比べて、経時によるメモリ領域の範囲が広がり難い。しかも膜厚を薄くすることがきるため、低電圧で分極でき、ひいては分極領域も小さくできる。従って、高密度記録が可能である。また、経時により分極されているメモリ領域の広がりが生じ難いため、高精度に記録・読み出しを行うことができる。
【００２６】
また、圧電セラミックスからなる誘電体を基板上に形成してなる従来の誘電体メモリー素子では、プローブ用探針の接触が繰り返されると、接触疲労により、精度が低下するという問題があった。これに対して、本発明に係る誘電体メモリー素子は、上記圧電単結晶薄膜を用いているため、プローブ用探針の接触による接触疲労が軽減される。従って、長期間に渡り用いることができる誘電体メモリー素子を提供することができる。
【００２７】
上記圧電単結晶薄膜が、比誘電率（例えばεＴｉｊ／ε０）が２０以上の圧電単結晶材料からなる場合には、電圧の印加によりメモリ領域を容易に分極することができる。
【００２８】
本発明において、基板のａ軸方向の格子定数をＡｓ、バッファ層のａ軸方向の格子定数をＡｂとしたときに、上述した式で表わされる格子定数のずれ量が±１６％以内である場合には、後述の実施例から明らかなようにバッファ層がエピタキシャル化される。従って、ＬｉＴａＯ３やＬｉＮｂＯ３からなるエピタキシャルな圧電単結晶薄膜をバッファ層上に確実に形成することができる。
【００２９】
基板が、ＬｉＴａＯ３またはＬｉＮｂＯ３からなる場合に、上記バッファ層としてＺｎＯを用いて構成されている場合には、格子のずれは表１に示すように−５．５〜＋８．３％の範囲にある。従って、エピタキシャルの（００１）配向のＺｎＯ膜を得ることができる。
【００３０】
バッファ層としてのＺｎＯ膜を導電性とするためには、Ａｌ，Ｇａ，Ｖ等の該導電性材料をドープすればよい。それによって、バッファ層を電極として用いることができる。さらにバッファ層上に、ＬｉＴａＯ３あるいはＬｉＮｂＯ３の圧電膜を形成することにより、格子ずれの少ない（００１）配向のエピタキシャルＬｉＴａＯ３膜あるいはＬｉＮｂＯ３膜が形成される。
【００３１】
バッファ層が、ＡｌＮ膜を用いて構成されている場合には、格子ずれは−９．４〜＋４．３％とすることができる。また、ＡｌＮ膜に、１価または２価の不純物がドープされている場合には、バッファ層を導電性材料層とすることができ、バッファ層を電極として用いることができる。
【００３２】
バッファ層は、（００１）あるいは（１１１）配向またはそれと等価な配向の金属膜により構成されていてもよく、その場合にもエピタキシャル金属膜とすることができる。上記金属膜が、Ｐｔ、Ａｕ、Ａｌ、Ａｇ、Ｃｒ及びＴｉからなる群から選択された１種により構成されている場合には、電極材料として汎用されているこれらの金属を用いて容易にバッファ層を形成することができる。これらのバッファ層の上にも（００１）配向のエピタキシャルＬｉＴａＯ３やＬｉＮｂＯ３膜が形成される。
【００３３】
圧電単結晶薄膜に、複数のメモリ領域が構成されている場合には、本発明に従って、多数の情報の記録・読み出しの可能な誘電体メモリー素子を提供することができる。
【図面の簡単な説明】
【００３４】
【図１】図１（ａ）及び（ｂ）は、本発明の一実施形態に係る誘電体メモリー素子の部分切欠正面断面図及び模式的平面図である。
【図２】図２は、六方晶系の基板材料上に、六方晶系、斜方晶系、三方晶系等のいずれかのバッファ層構成材料を成膜した際の両者の格子結合の状態を模式的に示す平面図である。
【図３】図３（ａ）及び（ｂ）は、三方晶または斜方晶系の構造を示す模式的斜視図及び（ａ）中のＺ方向からみた結晶構造を模式的に示す図である。
【図４】図４は、基板とバッファ層を構成する材料との整合構造の一例としてのＢａ型の構造を示す模式的平面図である。
【図５】図５は、基板とバッファ層を構成する材料との格子整合構造の一例としてのＢ型の構造を示す模式的平面図である。
【図６】図６は、立方晶系、正方晶系、等軸晶系、等方体の結晶構造と（１１１）面を説明するための模式的斜視図である。
【図７】図７は、立方晶系結晶、正方晶系、等軸晶系、等方体と、立方晶系結晶との格子整合構造の一例であるＣ型の構造を示す模式的平面図である。
【図８】図８は、従来の誘電体メモリー素子を用いた記録・読み出し装置の一例を示すブロック図である。
【図９】図９は、図８に示した装置を用いて誘電体メモリー素子に記録されている情報を読み出す工程を説明するための模式図である。
【符号の説明】
【００３５】
１…誘電体メモリー素子
２…基板
３…バッファ層
４…圧電単結晶薄膜
４ａ…メモリ領域
５…第１の電極
【発明を実施するための最良の形態】
【００３６】
図１（ａ）及び（ｂ）は、本発明に係る誘電体メモリー素子を説明するための部分切欠正面断面図及び模式的平面図である。【００３７】
誘電体メモリー素子１は、基板２と、基板２上に形成されたバッファ層３とを有する。バッファ層３上には、圧電単結晶薄膜４が形成されている。【００３８】
上記基板２は、Ｚ面ＬｉＮｂＯ３基板、Ｚ面ＬｉＴａＯ３基板により構成することができる。
【００３９】
上記バッファ層３は、上記のような結晶性の基板２上に形成されている。バッファ層３の成膜方法は、特に限定されず、蒸着、メッキまたはスパッタリングなどにより形成され得る。【００４０】
また、バッファ層３は、導電性を有し、かつ少なくとも１軸に配向されている。１軸に配向されており、また格子のずれが小さいため、バッファ層３上に圧電単結晶薄膜４を、（００１）配向のエピタキシャル膜として成膜することができる。【００４１】
また、バッファ層３は、導電性を有し、従って、圧電単結晶薄膜４に構成される後述のメモリ領域４ａを分極したり、該分極状態を読み出す際の電極として用いられる。【００４２】
バッファ層３の厚みは、特に限定されるわけではないが、上記圧電単結晶薄膜４をエピタキシャル膜として成膜し得る限り、特に限定されず、例えば、１０ｎｍ〜１μｍ程度の厚みとされる。【００４３】
上記バッファ層を構成する材料としては、ＺｎＯ、ＡｌＮ、ＧａＮなどの酸化物もしくは窒化物、または金属などを挙げることができる。好ましくは、バッファ層３が、ＺｎＯからなる場合には、導電性を示す材料がドープされ、それによってバッファ層３が導電性を有するように構成される。また、バッファ層３がＡｌＮ膜からなる場合にも、好ましくは、１価または２価の不純物がドープされ、バッファ層３が導電性を有するように構成される。【００４４】
バッファ層３は、（００１）あるいは（１１１）配向の金属膜により構成されていてもよい。このような金属としては、Ｐｔ、Ａｕ、Ａｌ、Ａｇ、Ｃｒ、Ｔｉなどを挙げることができる。【００４５】
圧電単結晶薄膜４は、（００１）配向、すなわちエピタキシャル膜としてバッファ層３上に形成されている。圧電単結晶薄膜４の材料としては、ＬｉＴａＯ３またはＬｉＮｂＯ３が用いられる。圧電単結晶薄膜４が、ＬｉＴａＯ３またはＬｉＮｂＯ３からなる場合、低電圧で高密度なメモリーを作成することができる。
【００４６】
誘電体メモリー素子１では、圧電単結晶薄膜４に、多数のメモリ領域４ａが構成されている。図１（ｂ）に模式的平面図で示すように、各メモリ領域４ａは、本実施形態では、円形の平面形状を有する領域として構成されている。各メモリ領域４ａは、図１（ａ）に示すように、上向きの矢印、または下向きの矢印となるように分極されている。この分極は、各メモリ領域において、バッファ層３とメモリ領域の上面との間に電圧を印加し、メモリ領域４ａを分極することにより行われる。【００４７】
書き込みは、前述した従来より公知のＳＮＤＭを用いて行われる。ＳＮＤＭを用いる場合、バッファ層３が第２の電極とされ、第２の電極と、メモリ領域４ａ上に当接されるプローブ用探針である第１の電極５との間に直流電圧を印加することにより、メモリ領域が分極される。従って、図１に示されているように、メモリ領域４ａに「正」または「負」が書き込まれる。【００４８】
読み出しは、前述した従来より公知のＳＮＤＭを用いて行なわれる。ＳＮＤＭを用いる場合、バッファ層３が第２の電極とされ、メモリ領域４ａ上に当接されるプローブ用探針である第１の電極５との間に低周波交番電界が印加され、その際の静電容量の変化方向に基づいて、正または負が読みとられる。すなわち、上向きの矢印にメモリ領域４ａが分極されている場合には、電圧を印加した際、該メモリ領域４ａの静電容量は高まる方向に変化する。従って、ＳＮＤＭを用いた場合、上記静電容量の変化を発振周波数の変化として読み出すことができる。すなわち、上記メモリ領域の静電容量と、ＳＮＤＭ側のインダクタンスとにより、発振回路が構成される。そして、上記のようにメモリ領域４が上向きの矢印方向に分極処理されている場合には静電容量が高まる方向に変化し、下向きに分極されている場合には静電容量は低くなる方向に変化する。従って、上記発振回路の発振周波数の変化により、上記「正」または「負」が読み出される。【００４９】
本実施形態の誘電体メモリー素子１では、メモリ領域４ａが、上記のように圧電単結晶薄膜４において構成されている。この場合、圧電単結晶薄膜４では、従来の圧電セラミックスを用いた誘電体メモリー素子に比べて、微小領域での分極を高精度に行うことができるので、記録を高精度に行うことができる。すなわち、メモリ領域４ａ，４ａ間の距離を近づけることができ、従って高密度記録を行うことができる。しかも、圧電セラミックスを用いた誘電体メモリー素子では、前述されているメモリ領域が経時により広がり、高密度記録が行い難かった上、基板が厚いため高電圧と大きい分極領域を必要としたのに対し、本実施形態の誘電体メモリー素子１では、経時により、分極されているメモリ領域４ａの範囲が広がり難い上、低電圧で分極されたためメモリー面積が小さく高密度メモリーが実現できる。【００５０】
加えて、圧電単結晶薄膜４では、第１の電極５が複数回当接されたとしても、圧電セラミックスを用いた場合に比べて、疲労により損傷が生じ難い。従って、経時による特性の変動や劣化を確実に抑制することができる。よって、従来の誘電体メモリー素子に比べて長期間に渡り繰り返し使用することができる、新規な誘電体メモリー素子１を提供することができる。【００５１】
上記のように、本実施形態の誘電体メモリー素子１は、基板２上に、少なくとも１軸配向された導電性を有するバッファ層３を形成した後に、該バッファ層３上に圧電単結晶薄膜４を形成することにより構成されている。【００５２】
上記のように、本願発明者は、ｃ面サファイアなどからなる基板上に、ｃ軸に配向したバッファ層３を形成した後に、圧電単結晶膜を成膜した場合、バッファ層３の配向情報を引き継いて、エピタキシャル膜としての圧電単結晶薄膜４を成膜し得ることを見出した。厚みの薄い圧電単結晶薄膜４を形成することができるので、上記のように、多数のメモリ領域を構成し、誘電体メモリー素子１を提供することができる。【００５３】
なお、本願発明者は、上記圧電単結晶薄膜４がエピタキシャル膜として確実に形成される基板２及びバッファ層３の組み合わせにつき種々検討した結果、基板のａ軸方向の格子定数をＡｓ、バッファ層３のａ軸方向の格子定数をＡｂとしたときに、｛１−（Ａｓ／ｎＡｂ）｝×１００（％）で表わされる格子定数のずれ量が±１６％以内であることが望ましいことがわかった。なお、この式において、ｎは、（Ａｓ／ｎＡｂ）が１に最も近くなるときの整数を示す。これを、図２〜図７及び下記の表８〜１４を参照して説明する。【００５４】
図２は、参照番号１１で示す六方晶系の６Ｈ−ＳｉＣ（シリコンカーバイト）上に、同じく六方晶系のＺｎＯ膜１２がバッファ層３として形成されている場合の両者の格子定数の関係を示す模式的平面図である。図２において、矢印Ａがａ軸の格子定数の長さに相当し、格子定数Ａｓ及び格子定数Ａｂは、それぞれ、Ａｓ＝３．０８Å、Ａｂ＝３．２４２７Åとなる。この場合の格子のずれは＋５．０％である。このように、六方晶系の基板上に、六方晶系の材料からなるバッファ層３を構成した場合の格子整合構造をＡ型と略称することとする。【００５５】
下記の表８における基板とバッファ層３を構成する材料との組み合わせにおいて、六方晶系の基板材料と、六方晶系の材料からなるバッファ層の組み合わせの場合、多くは上記Ａ型の構造で格子整合する。【００５６】
他方、ＬｉＴａＯ３、ＬｉＮｂＯ３またはサファイアなどの三方晶系結晶構造は、図３（ａ）に略図的に示す通りである。ここで、αで示す点は全て同じ高さであり、βで示す格子点は全て同じ高さに存在する。従って、図３の矢印Ｚ方向からみた場合、αとβで示す各格子点の配置は、図３（ｂ）に示す通りとなる。言い換えれば、矢印Ｚ方向からみた場合、三方晶系の結晶は、あたかも六方晶系の材料のような構造となる。単結晶、菱面体や斜方晶の材料も三方晶系に似た構造を示す。【００５７】
よって、三方晶、斜方晶、菱面体晶のいずれかと六方晶の材料の組み合わせでは、前述の図２のＡ型の組み合わせか、図５のＢ型の組み合わせとなる。例えば、三方晶のＣ面サファイアと六方晶のＺｎＯの組み合わせの場合には、図５の正六角形１６がＣ面サファイアに、ＡｓがＣ面サファイアのａ軸の長さに相当する。一方、正六角形１５がＺｎＯに、ＡｚがＺｎＯのａ軸の長さに相当する。ＡｓとＡｂの長さがほぼ整数倍に近いとき格子整合する。ここでＡｂ＝√３×Ａｚで与えられる。【００５８】
図６には、正方晶や立方晶系の結晶構造を示す。図６の（１１１）面は正三角形を示し、図のａ’はａ軸の長さの√２倍に相当する長さをもつ。この正三角形を（図４の１３に相当）と六方晶、三方晶、斜方晶、菱面体晶（図４の１４に相当）のいずれかと格子整合する様子を示したものが図４のＢａ型である。【００５９】
例えば、六方晶のＺｎＯ基板（ａ＝３．２４２７Å）と立方晶のＰｔバッファ層（ａ＝３．９２４Å）との組み合わせでは、Ａｓ＝３．２４２７Åに対し、Ａｂ＝３．９２４×√２＝５．５４９Åであるから、ＡｓとＡｂの比３：２で−７．５％の格子ずれで格子整合することになる。【００６０】
立方晶、等軸晶、正方晶、等方体などの結晶構造に対しては、図７に模式的に示すＣ型の構造で結合する。図７は、立方晶等からなる結晶格子２１上に、上記立方晶の格子２２が結合している状態を示す。ここで、両者の格子定数Ａｓ及びＡｂは、図示の通りとなる。【００６１】
すなわち、立方晶、正方晶、等軸晶、等方体系材料からなるバッファ層の場合には、六方晶、三方晶もしくは斜方晶系材料からなる基板に対しては、Ｂａ型で、立方晶、正方晶、等軸晶、等方体系材料からなる基板に対しては、Ｃ型で格子整合する。【００６２】
そして、上記のようなＡ型、Ｂ型、Ｂａ型及びＣ型などの構造でバッファ層３を構成する材料と、基板２を構成する材料とが格子結合している場合の上記格子定数Ａｓ及びＡｂの上述したずれ量が±１６％以内とされた際に、バッファ層３上にＬｉＴａＯ３膜またはＬｉＮｂＯ３膜をＣＶＤやスパッタにより成膜した場合、ＬｉＴａＯ３膜やＬｉＮｂＯ３膜が確実にエピタキシャル膜として成膜されることが本願発明者により確かめられた。このような格子定数のずれ量が±１６％の範囲内となる組み合わせを下記の表８〜１４に示す。なお、表８〜１４におけるタイプとは、上述したＡ型、Ｂａ型、及びＣ型の各符号の構造を示す。バッファ層がＰｔで薄膜がＬｉＴａＯ３の場合、表８の関係をみればよい。【００６３】
また、対基板の比率は、バッファ層を構成する材料の格子定数Ａｂを基板の格子定数と整合させる比率を示し、例えば、４：１の場合、ｍ＝４，ｎ＝１となり、３：２の場合には、ｍ＝３，ｎ＝２となる。【００６５】
なお、この構造は、弾性表面波、バルク波、弾性波等への応用も可能である。
【００６６】
【表８】
0004802711.tif 000002
【００６７】
【表９】
0004802711.tif 000003
【００６８】
【表１０】
0004802711.tif 000004
【００６９】
【表１１】
0004802711.tif 000005
【００７０】
【表１２】
0004802711.tif 000006
【００７１】
【表１３】
0004802711.tif 000007
【００７２】
【表１４】
0004802711.tif 000008
【図１】
0004802711.tif 000009
【図２】
0004802711.tif 000010
【図３】
0004802711.tif 000011
【図４】
0004802711.tif 000012
【図５】
0004802711.tif 000013
【図６】
0004802711.tif 000014
【図７】
0004802711.tif 000015
【図８】
0004802711.tif 000016
【図９】
0004802711.tif 000017