(57)【特許請求の範囲】
【請求項１】
アンテナに接続されるアンテナ端子と、
上記アンテナから上記アンテナ端子に与えられる交流信号を整流平滑して直流電圧を得る電源回路と、
外部装置から電源が入力される第１及び第２の電源端子と、
上記第１の電源端子と上記電源回路の出力端子との間に接続される電源スイッチ回路と、
上記電源回路の出力端子に生じる電圧によって動作する内部回路とを具備し、
上記電源スイッチ回路は、
上記第１の電源端子と上記電源回路の出力端子との間に直列に接続される第１及び第２のＭＯＳトランジスタと、
上記第１のＭＯＳトランジスタのゲート端子に接続される第１のプルアップ回路と、
上記第２のＭＯＳトランジスタのゲート端子に接続される第２のプルアップ回路とを有し、
上記アンテナから交流信号が得られるときに、上記第１のプルアップ回路が上記第１のＭＯＳトランジスタのゲート端子を上記第１の電源端子に短絡し、上記第２のプルアップ回路が上記第２のＭＯＳトランジスタのゲート端子を上記電源回路の出力端子に短絡し、
上記アンテナから交流信号が得られないときに、上記第１及び第２のプルアップ回路が動作を停止し、上記第１及び第２のＭＯＳトランジスタのゲート端子の電位が、上記第１の電源端子の電位から上記第２の電源端子の電位への方向に設定される設定電位になることを特徴とする半導体集積回路装置。
【請求項２】
請求項１において、
上記電源スイッチ回路は、更に、上記第１及び第２のＭＯＳトランジスタのゲート端子に接続されるプルダウン回路を有し、
上記プルダウン回路は、上記アンテナから交流信号が得られないときに、上記第１及び第２のＭＯＳトランジスタのゲート端子の電位を上記設定電位にするように動作することを特徴とする半導体集積回路装置。
【請求項３】
請求項２において、
更に、上記アンテナから得られる交流信号の有無を判定する判定回路を具備し
上記判定回路は、上記第１及び第２のプルアップ回路の動作及びプルダウン回路の動作を制御することを特徴とする半導体集積回路装置。
【請求項４】
請求項３において、
上記電源スイッチ回路は、上記プルダウン回路に接続されるチャージポンプ回路を更に有し、
上記チャージポンプ回路は、上記第１の電源端子の電位から上記第２の電源端子の電位への方向に上記第２の電源端子の電位を越える設定電位の電圧を生成し、
上記プルダウン回路は、上記第１及び第２のＭＯＳトランジスタのゲート端子の電位を上記チャージポンプ回路が生成する電圧の設定電位とすることを特徴とする半導体集積回路装置。
【請求項５】
請求項４において、
上記プルダウン回路は、上記チャージポンプ回路が生成する電圧が上記チャージポンプ回路の動作開始後に上記第２の電源端子の電位を越えるまでは、上記第１及び第２のＭＯＳトランジスタのゲート端子の電位を接地電位とすることを特徴とする半導体集積回路装置。
【請求項６】
請求項４において、
上記チャージポンプ回路は、上記アンテナ端子から交流信号が得られないときに動作することを特徴とする半導体集積回路装置。
【請求項７】
請求項４において、
上記チャージポンプ回路は、上記アンテナ端子から交流信号が得られず、かつ、上記判定回路が判定を確定してから以降に動作することを特徴とする半導体集積回路装置。
【請求項８】
請求項４〜請求項７のいずれかにおいて、
上記第１及び第２のＭＯＳトランジスタは、それぞれ第１及び第２のＰＭＯＳトランジスタであり、
上記第１のＰＭＯＳトランジスタのバルク端子が上記第１の電源端子に接続され、
上記第２のＰＭＯＳトランジスタのバルク端子が上記電源回路の出力端子に接続され、
上記チャージポンプ回路が生成する電圧が上記第２の電源端子の電位よりも低い負電圧であることを特徴とする半導体集積回路装置。
【請求項９】
請求項４〜請求項７のいずれかにおいて、
上記第１及び第２のＭＯＳトランジスタは、それぞれ第１及び第２のＮＭＯＳトランジスタであり、
上記第１のＮＭＯＳトランジスタのバルク端子が上記第１の電源端子に接続され、
上記第２のＮＭＯＳトランジスタのバルク端子が上記電源回路の出力端子に接続され、
上記チャージポンプ回路が生成する電圧が上記第２の電源端子の電位よりも高い正電圧であることを特徴とする半導体集積回路装置。
【請求項１０】
アンテナとなるコイルと、
外部装置に接続するための金属端子と、
請求項１〜請求項９のいずれかに記載の半導体集積回路装置とを具備し、
上記コイルが上記半導体集積回路装置が有するアンテナ端子に接続され、
上記金属端子が上記半導体集積回路装置が有する第１及び第２の電源端子に接続されていることを特徴とするＩＣカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣカードに搭載される半導体集積回路装置等に適用して好適な電源制御技術に係り、特に、ＩＣカードに具備されたアンテナで受けた電磁波から生成した電源電圧とＩＣカードに具備された接触端子を介して外部から供給された電源電圧とを選択して動作する半導体集積回路装置及びそれを用いたＩＣカードに関する。
【背景技術】
【０００２】
接触型ＩＣカードと非接触型ＩＣカードとの機能を兼用することができるＩＣカードでは、接触型として用いられるときは外部の電圧源から接触電源端子を経て供給される電源電圧が用いられ、非接触型として用いられるときはアンテナで受けた電磁波から生成した電源電圧が用いられる。そして、いずれか一方の電源電圧が内部電源ラインを通してＩＣカードの内部に搭載される回路に供給される。
【０００３】
このような兼用型のＩＣカードにおいて、接触電源端子と内部電源ラインとの間に電源スイッチ回路を備え、アンテナで受けた電磁波から生成された電源で動作する場合は、接触電源端子からの入力を遮断する技術がある（例えば特許文献１参照）。
【０００４】
また、非接触型として用いられるときに、内部電源ラインの接触電源端子からの遮断を強化するために、電源スイッチ回路を２個の直列接続されたＰＭＯＳトランジスタで構成する技術がある（例えば特許文献２参照）。２個直列接続することにより、ＰＭＯＳトランジスタのバルク端子とソース端子との間に生成される寄生ダイオードによる電流経路が生成されないようになり、遮断が強化される。更に、特許文献２は、電源スイッチ回路用のトランジスタのオン抵抗を下げるために、同トランジスタの寸法を論理用トランジスタに較べて面積比で７００倍にすることを記載している。
【０００５】
【特許文献１】特開２０００−１１３１４８号公報
【特許文献２】特開２００４−７８８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
カードの内部にＣＰＵやメモリ等の機能を有した半導体集積回路装置を備え、この半導体集積回路装置との接触端子をカード表面上に備えた接触型ＩＣカードが、金融等の分野で普及しつつある。このＩＣカードは、該ＣＰＵによってメモリへの書込み・消去、および読出しが管理され、暗号処理などを有することにより、高いセキュリティ機能を有している。
【０００７】
一方、バッテリ等の電源を持たず、アンテナで受けた電磁波から電源を生成して動作するＩＣカード（以下、非接触型ＩＣカード）が交通等の分野で盛んに使われるようになってきた。非接触型ＩＣカードは、リーダ・ライタ（質問器）から電磁波を変調して送られるデータを受信する。更に、受信したデータを信号処理して得られたデータに応じて、アンテナ端子間の負荷を変化させることによってアンテナで受信している電磁波を変調し、データをリーダ・ライタ（質問器）に送信する。
【０００８】
以上のような接触型と非接触型を兼用することができるＩＣカードは、複数の電源入力手段を有し、電源電圧を供給する電源を切替えて使用する。その場合、起こる可能性がある外部の電圧源の短絡や、非接触動作時における金属の接触等が引き起こす接触電源端子と接触接地端子の短絡に対して防止策を講ずる必要があり、そのために選択した電源以外の電源入力を遮断する必要がある。なお、電源スイッチ回路を１個のＰＭＯＳトランジスタで構成すると、ＰＭＯＳトランジスタのバルク端子とソース端子との間に生成される寄生ダイオードを通して、電源電圧端子と内部電源ラインの間に電流経路が生成されるため、内部電源ラインを接触電源端子から十分に遮断することができない。
【０００９】
電源スイッチ回路をＮＭＯＳトランジスタで構成した場合、接触電源端子から供給される電源電圧が低くなると、ＮＭＯＳトランジスタが十分にオンするゲート電圧が生成されるまでに長い時間を必要とし、その間、内部電源ラインには十分な電圧が供給されないため、動作モードの判定等の処理を行なうことも困難となり、チップが動作を開始するまでに時間が必要であった。
【００１０】
また、接触電源端子から供給される電源電圧が低い場合、電源スイッチ回路の電圧損失を小さくするためには、ＭＯＳトランジスタのトランジスタサイズを大きくし、ＭＯＳトランジスタのオン抵抗を小さくしなければならない。特に、内部回路の消費電力が大きい場合は、トランジスタサイズを大きくする必要がある。
【００１１】
更に、接触電源端子から供給される電源電圧が低い場合、電源スイッチ回路を構成するＭＯＳトランジスタに与えるゲート・ソース間電圧が小さくなるためオン抵抗が大きくなり、電源スイッチ回路による電圧損失が増加する。このオン抵抗を低減するためには、トランジスタサイズを更に大きくする必要があった。
【００１２】
次に、電源スイッチ回路を２個の直列接続されたＰＭＯＳトランジスタで構成する場合に、従来技術においては両者のゲートが共通に接続されているため、接触電源端子の電位と内部電源ラインの電位の状況によっては、トランジスタのオフが不完全となる場合があった。
【００１３】
本発明の第１の目的は、接触電源端子と内部電源ラインの相対的な電位関係に関わらず電源スイッチ回路のトランジスタをオフにする半導体集積回路を提供すること、或いは同半導体集積回路を用いたＩＣカードを提供することにある。
【００１４】
本発明の第１の目的に付随する第２の目的は、電源スイッチ回路を構成するＭＯＳトランジスタのトランジスタサイズを大きくすることなく、ＭＯＳトランジスタのオン抵抗の低減を可能にする回路技術を提供することにある。
【００１５】
本発明の第２の目的に付随する第３の目的は、チップが動作を開始するまでに必要な時間を最小限に抑制することが可能な回路技術を提供することにある。
【課題を解決するための手段】
【００１６】
上記第１の目的を達成するために、本発明の半導体集積回路装置及びそれを用いたＩＣカードは、アンテナに接続されるアンテナ端子と、アンテナからアンテナ端子に与えられる交流信号を整流平滑して直流電圧を得る電源回路と、外部装置から電源が入力される第１及び第２の電源端子と、第１の電源端子と電源回路の出力端子との間に接続される電源スイッチ回路と、電源回路の出力端子に生じる電圧によって動作する内部回路とを具備しており、上記電源スイッチ回路は、第１の電源端子と電源回路の出力端子との間に直列に接続される第１及び第２のＭＯＳトランジスタと、第１のＭＯＳトランジスタのゲート端子に接続される第１のプルアップ回路と、第２のＭＯＳトランジスタのゲート端子に接続される第２のプルアップ回路とを有し、アンテナから交流信号が得られるときに、第１のプルアップ回路が第１のＭＯＳトランジスタのゲート端子を第１の電源端子に短絡し、第２のプルアップ回路が第２のＭＯＳトランジスタのゲート端子を上記電源回路の出力端子に短絡し、アンテナから交流信号が得られないときに、第１及び第２のプルアップ回路が動作を停止し、第１及び第２のＭＯＳトランジスタのゲート端子の電位が、第１の電源端子の電位から上記第２の電源端子の電位への方向に設定される設定電位になる。
【００１７】
上記第２の目的を達成するために、上記電源スイッチ回路は、更に、第１及び第２のＭＯＳトランジスタのゲート端子に接続されるプルダウン回路と、同プルダウン回路に接続されるチャージポンプ回路とを更に有し、同チャージポンプ回路は、第１の電源端子の電位から上記第２の電源端子の電位への方向に上記第２の電源端子の電位を越える設定電位の電圧を生成し、上記プルダウン回路は、アンテナから交流信号が得られないときに、上記第１及び第２のＭＯＳトランジスタのゲート端子の電位を上記チャージポンプ回路が生成する電圧の設定電位にする。
【００１８】
上記第３の目的を達成するために、上記プルダウン回路は、チャージポンプ回路が生成する電圧がチャージポンプ回路の動作開始後に第２の電源端子の電位を越えるまでは、第１及び第２のＭＯＳトランジスタのゲート端子の電位を接地電位にする。
【発明の効果】
【００１９】
本発明によれば、接触電源端子と内部電源ラインの相対的な電位関係に関わらず電源スイッチ回路のトランジスタをオフすることができる。加えて、電源スイッチ回路を構成するＭＯＳトランジスタのトランジスタサイズを大きくすることなく、ＭＯＳトランジスタのオン抵抗の低減が可能になると共に、チップが動作を開始するまでに必要な時間を最小限に抑制することが可能になる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に係る半導体集積回路装置及びＩＣカードを図面に示した実施形態を参照して更に詳細に説明する。
【００２１】
図１は、本発明の半導体集積回路装置及びＩＣカードの実施形態を示す基本構成のブロック図である。
【００２２】
図１において、１はＩＣカード、２はＩＣカード１に搭載される半導体集積回路装置、Ｌ１はＩＣカード１に搭載されるアンテナである。アンテナＬ１と並列に接続された容量ＣＡは共振回路を構成する。この共振容量ＣＡは、寄生容量等も考慮して調整されるため、必ずしも接続されるものではない。半導体集積回路装置２は、電源回路（ＰＳＣ）３、電源スイッチ回路（ＰＳＷ）４、接触／非接触判定回路（ＪＤＣ）５及び内部回路６を有し、更に、アンテナＬ１を接続するためのアンテナ端子ＬＡ及びＬＢ、外部と接続するための接触端子（ＣＮＴ）１２に接続される接触電源端子（以下、単に電源端子という）ＶＤＤ（第１の電源端子）、接触接地端子（以下、単に接地端子という）ＶＳＳ（第２の電源端子）及び信号入出力端子ＰＩＯを有している。
【００２３】
図２に、ＩＣカード１の構造を示す。ＩＣカード１は、樹脂モールドされたプリント基板１３によってカードの形態を成す。外部のリーダ・ライタ１７からの電磁波を受けるアンテナＬ１は、プリント基板１３の配線により形成される渦巻き状のコイル１４によって構成される。接触端子１２はＩＣカード１の表面上に金属端子１６によって構成される。半導体集積回路装置２は１個のＩＣチップ１５で構成される。ＩＣチップ１５にアンテナとなるコイル１４がチップ上のアンテナ端子ＬＡ，ＬＢを介して接続される。また、ＩＣチップ１５に金属端子１６がチップ上の電源端子ＶＤＤ、接地端子ＶＳＳ及び信号入出力端子ＰＩＯを介して接続される。リーダ・ライタ１７からの電磁波を受けたアンテナＬ１は、アンテナ端子ＬＡ及びＬＢに高周波の交流信号を出力する。交流信号は、部分的に情報信号（データ）によって変調されている。
【００２４】
また、特に限定はされないが、半導体集積回路装置２は、公知の半導体集積回路装置の製造技術によって、単結晶シリコン等のような１個の半導体基板上に形成される。
【００２５】
図１において、電源回路３は、整流回路、平滑容量から構成される。勿論、電源回路３には、出力する電圧が所定の電圧レベルを超えないように制御するレギュレータ機能を設けても良い。
【００２６】
電源回路３の出力電圧、又は電源端子ＶＤＤから電源スイッチ回路４を介して与えられる電圧のいずれか一方が内部電源ラインＶＤＤＡを通して内部回路６に電源電圧として供給される。半導体集積回路装置２の内部の接地は、接地ラインＧＬを通して成される。
【００２７】
接触／非接触判定回路５は、電源の供給元を検出することで、接触端子１２を使用して動作する状態（接触モード）であるか、アンテナＬ１を使用して動作する状態（非接触モード）であるかを判定し、判定信号Ｓ１を出力する。なお、接触／非接触判定回路５は、判定信号Ｓ１の他に、判定確定を表す判定信号Ｓ４を出力する。判定確定は、アンテナＬ１による電磁波の受信が安定に行なわれるようになった時点で発せられる。
【００２８】
電源スイッチ回路４は、接触／非接触判定回路５が出力する判定信号Ｓ１によって、スイッチのオン／オフを制御され、接触モード時には、接触端子１２に入力された電源電圧を内部回路６に供給し、非接触モード時には、接触端子１２からの電源供給を遮断する。
【００２９】
内部回路６は、受信回路（ＲＵ）７、送信回路（ＴＲ）８、制御部（ＣＴＲ）９、メモリ（ＭＥＭ）１０、Ｉ／Ｏ回路（Ｉ／Ｏ）１１を含んで構成される。受信回路７は、ＩＣカードに備えられるアンテナＬ１によって受信された交流信号に重畳された情報信号を復調してディジタルの情報信号を出力し、同信号を制御部９に供給する。送信回路８は、制御部９から出力されたディジタルの情報信号を受け、アンテナＬ１が受信している交流信号を同情報信号によって変調する。リーダ・ライタ１７は、アンテナＬ１からの電磁波の反射が上記変調によって変化することを受けて、制御部９からの情報信号を受信する。メモリ１０は、制御部９との間で復調された情報データや送信データの記録などに利用される。
【００３０】
更に、制御部９は、Ｉ／Ｏ回路１１及び信号入出力端子ＰＩＯを介して外部装置と信号のやりとりを行なうことができる。信号入出力端子ＰＩＯを介して信号のやり取りを行なうとき、内部回路６は、電源端子ＶＤＤ及び接地端子ＶＳＳから供給される電源電圧を利用して動作する。
【００３１】
図３は、本実施形態の半導体集積回路装置２に搭載される電源スイッチ回路４の基本構成図である。
【００３２】
図３にはおいて、電源端子ＶＤＤと内部電源ラインＶＤＤＡとの間の短絡／遮断を行なうスイッチ素子は、ＰＭＯＳトランジスタＭ１及びＭ２によって構成される。ＰＭＯＳトランジスタＭ１及びＭ２は、ゲート制御回路２１によってオン／オフが制御される。そして、ＰＭＯＳトランジスタＭ１のバルク端子（ウエル）は電源端子ＶＤＤに接続され、ＰＭＯＳトランジスタＭ２のバルク端子は内部電源ラインＶＤＤＡに接続される。
【００３３】
ゲート制御回路２１は、ＰＭＯＳトランジスタＭ１のゲート端子を電源端子ＶＤＤに短絡することによって同ゲート端子の電位を電源端子ＶＤＤの電位に引き上げる（プルアップする）プルアップ回路（ＰＵＣ）２２と、ＰＭＯＳトランジスタＭ２のゲート端子を内部電源ラインＶＤＤＡに短絡することによって同ゲート端子の電位を内部電源ラインＶＤＤＡの電位にプルアップするプルアップ回路２３とを含んでいる。更に、ゲート制御回路２１は、ＰＭＯＳトランジスタＭ１及びＭ２のゲート端子の電位を低い電位に引き下げる（プルダウンする）プルダウン回路（ＰＤＣ）２４と、負電圧を生成するチャージポンプ回路（ＣＰＣ）２５とを含んでいる。ゲート制御回路２１に判定信号Ｓ１が入力され、判定信号Ｓ１によってプルアップ回路２２，２３、プルダウン回路２４及びチャージポンプ回路２５の動作が制御される。判定信号Ｓ１は、図１に示したように接触／非接触判定回路５から出力される信号である。
【００３４】
非接触モード時は、プルダウン回路２４が動作を停止し、プルアップ回路２２，２３が動作することで、ＰＭＯＳトランジスタＭ１及びＭ２はオフ状態になる。これにより、電源端子ＶＤＤの電位と内部電源ラインＶＤＤＡの電位の相対的な関係に関わらず、電源端子ＶＤＤを内部電源ラインＶＤＤＡから遮断することができる。このとき、負電圧は不要となるため、チャージポンプ回路２５は動作を停止する。
【００３５】
接触モード時は、プルアップ回路２２，２３が動作を停止し、プルダウン回路２４が動作することにより、ＰＭＯＳトランジスタＭ１及びＭ２はオン状態になる。このとき、チャージポンプ回路２５は動作して負電圧を生成し、同負電圧がＰＭＯＳトランジスタＭ１及びＭ２のゲート端子に与えられるため、ＰＭＯＳトランジスタＭ１及びＭ２のゲート・ソース間電圧が大きくなる。これにより、ＰＭＯＳトランジスタＭ１及びＭ２のオン抵抗は小さくなり、内部電源ラインＶＤＤＡに接続される回路の消費電流によって発生するＰＭＯＳトランジスタＭ１及びＭ２の電圧損失を小さくすることが可能になる。
【００３６】
また、プルダウン回路２４は、ＰＭＯＳトランジスタＭ１及びＭ２のゲート端子を、チャージポンプ回路２５の出力電圧が動作を開始して間もないため接地ラインＧＬの電位（以下、接地電位という）よりも高い場合には接地ラインＧＬに接続し、チャージポンプ回路２５の出力電圧が接地電位よりも低くなったときに、チャージポンプ回路２５の出力端子に接続する。
【００３７】
これにより、電源端子ＶＤＤから電源電圧が供給される直後のように、チャージポンプ回路２５の出力電圧が十分に低くならない場合においても、ＰＭＯＳトランジスタＭ１及びＭ２がオンするため、内部電源ラインＶＤＤＡには動作モードの判定等を行なうには十分な電源電圧が供給され、チップの動作開始までの時間を短縮することができる。
【００３８】
なお、内部回路６が消費電流が小さい回路である場合は、電源スイッチ回路４における電圧損失が小さくなるので、チャージポンプ回路２５を省略し、プルダウンする電圧を接地又は内部電源ラインＶＤＤＡと接地の中間の電位にすることが可能である。その場合には、後述する図４Ａにおいて、ＮＭＯＳトランジスタＭ９〜Ｍ１１及びチャージポンプ回路２５が省略され、ＮＭＯＳトランジスタＭ７，Ｍ８のソース端子が接地ラインＧＬ又は電圧分割点に接続される。電圧分割点は、例えば、内部電源ラインＶＤＤＡと接地ラインＧＬの間に２個の抵抗を直列に接続し、２個の抵抗の互いの接続点とすることができる。
【００３９】
以上のように、接触モード時のＰＭＯＳトランジスタＭ１及びＭ２のゲート端子の電位は、接続によって負電位、接地電位又は電圧分割点における中間電位になるが、これらの電位を、電源端子ＶＤＤの電位から接地端子ＶＳＳの電位への方向に設定される設定電位と表すこととする。このとき、チャージポンプ回路２５が生成する電圧の負電位は、上記第１の電源端子の電位から上記第２の電源端子の電位への方向に上記第２の電源端子の電位を越える設定電位となる。
【００４０】
図４Ａは、本実施形態の半導体集積回路装置２に搭載される電源スイッチ回路４の一例を示す回路構成図であり、図３の具体的な回路構成を示している。
【００４１】
図３のプルアップ回路２２は、ＰＭＯＳトランジスタＭ３、ＮＭＯＳトランジスタＭ４及び抵抗Ｒ１によって構成される。ＮＭＯＳトランジスタＭ４のゲート端子には、判定信号Ｓ１が入力される。判定信号Ｓ１は、ＮＭＯＳトランジスタＭ４と抵抗Ｒ１によって反転され、出力信号レベルが変換された判定信号Ｓ２としてＰＭＯＳトランジスタＭ３のゲート端子に入力される。判定信号Ｓ１が“Ｈ”の場合（非接触時）には、判定信号Ｓ２は“Ｌ”となり、ＰＭＯＳトランジスタＭ３がオン状態になってＰＭＯＳトランジスタＭ１のゲート端子の電位が電源端子ＶＤＤの電位にプルアップされる。
【００４２】
図３のプルアップ回路２３は、ＰＭＯＳトランジスタＭ５，Ｍ６及びインバータ回路Ｇ１によって構成される。ＰＭＯＳトランジスタＭ５のゲート端子には判定信号Ｓ２が入力され、ＰＭＯＳトランジスタＭ５のゲート端子にはインバータ回路Ｇ１によって判定信号Ｓ１を反転した判定信号Ｓ３が入力される。判定信号Ｓ１が“Ｈ”の場合（非接触時）には、判定信号Ｓ２及びＳ３は“Ｌ”となり、ＰＭＯＳトランジスタＭ５及びＭ６がオン状態になり、ＰＭＯＳトランジスタＭ２のゲート端子の電位が内部電源ラインＶＤＤＡの電位にプルアップされる。
【００４３】
図３のプルダウン回路２４は、ＮＭＯＳトランジスタＭ７，Ｍ８，Ｍ９，Ｍ１０、及びＰＭＯＳトランジスタＭ１１によって構成される。ＮＭＯＳトランジスタＭ７及びＭ８のゲート端子に判定信号Ｓ２が入力される。ＮＭＯＳトランジスタＭ９及びＭ１０は、チャージポンプ回路２５の出力電圧Ｖ１と接地電圧を比較し、より低い電圧をＮＭＯＳトランジスタＭ７及びＭ８のソース端子に供給する。また、判定信号Ｓ１によってチャージポンプ回路２５が動作しない場合（接触時）は、ＰＭＯＳトランジスタＭ１１によって、チャージポンプ回路２５の出力端子の電位は、内部電源電圧ＶＤＤＡの電位にプルアップされる。
【００４４】
図４Ｂに図４Ａにおけるチャージポンプ回路２５の一例を示す。判定信号Ｓ１が“Ｌ”となる接触時に、接触端子１２から信号入出力端子ＰＩＯを介して入力されるクロック信号（ＣＬＫ）が否定論理積回路Ｇ２及びインバータ回路Ｇ３〜Ｇ６を経て容量Ｃ２〜Ｃ４に与えられて充電が行なわれると共に、クロック信号がオフになるときに容量Ｃ２〜Ｃ４に与えられた電荷の放電が行なわれる。そのとき同時にダイオードＤ１〜Ｄ３が非導通状態になることによって各容量の電荷による電圧の加算が行なわれ、ダイオードＤ４のアノード端子から大きい負の電圧Ｖ１が出力される。
【００４５】
図４Ｃに図１における接触／非接触判定回路５の一例を示す。内部電源ラインＶＤＤＡに電圧が発生したことを検出する電圧検出回路（ＤＥＴ）２７と、内部電源ラインＶＤＤＡに発生した電圧が時定数回路及び遅延回路ＤＬ１を経て出力される電圧との否定論理積により、否定論理積回路Ｇ７からリセットパルス（ＲＳＴ）が出力される。時定数回路は抵抗Ｒ２と容量Ｃ５とから成る。リセットパルスは、遅延回路ＤＬ２、遅延回路ＤＬ３及び否定論理和回路Ｇ８を経て時間Ｔ１後にクロックパルス（ＣＬＫ）となる。時間Ｔ１は、非接触時にアンテナＬ１で受信した電磁波から得られる直流電圧が安定状態に達し、接触モード及び非接触モードの別の判定を確定することができる時間として設定される。非接触時にアンテナＬ１で受信された信号は、ダイオードＤ５，Ｄ６によって整流されて抵抗Ｒ３に直流電圧が発生し、インバータＧ９を経たインバータＧ１０の出力データ（ＤＡＴＡ）は“Ｈ”となる。接触時にアンテナＬ１には電波が到来しないので，抵抗Ｒ３に電圧は発生せず、インバータＧ１０の出力データは“Ｌ”となる。ラッチ回路２８は、否定論理積回路Ｇ７からのリセットパルスによってまず“Ｌ”となり、時間Ｔ１後にクロックパルスによってインバータＧ９の出力データを保持する。これによってラッチ回路２８は判定信号Ｓ１を出力する。即ち、判定信号Ｓ１は、時間Ｔ１迄は、リセットによって“Ｌ”となり、時間Ｔ１から以降に、接触モードのときに“Ｌ”であり、非接触モードのときに“Ｈ”となる。ここで、否定論理和回路Ｇ８が出力するクロックパルスは、時間Ｔ１に発生するので、接触モード及び非接触モードの別の判定が確定されることを表す信号になる。クロックパルスは、インバータＧ１１を経て判定信号Ｓ４として出力される。
【００４６】
図５に、図４Ａにおける本発明の半導体集積回路装置２に搭載される電源スイッチ回路４の接触モード動作時の各部動作波形を示す。
【００４７】
非接触インターフェースによる通信に使用されるアンテナＬ１は電磁波を受信していなく、アンテナ端子ＬＡ及びＬＢの間には電圧が発生していない。ここで、電源端子ＶＤＤに電源電圧が供給されると、抵抗Ｒ１によってＰＭＯＳトランジスタＭ３及びＭ５はオフされ、ＮＭＯＳトランジスタＭ７及びＭ８がオンするため、ＰＭＯＳトランジスタＭ１及びＭ２のゲート端子はプルダウンされる。これにより、内部電源ラインＶＤＤＡに電源電圧が供給される。
【００４８】
その結果、接触／非接触判定回路５が動作を開始する。動作モードを判定するまでの間、接触／非接触判定回路５は、接触モードとして“Ｌ”の判定信号Ｓ１を出力する。これは、判定するまでの間、接触／非接触判定回路５に安定した電源を供給するために、ＰＭＯＳトランジスタＭ１及びＭ２をオンさせておく必要があるからである。
【００４９】
従って、内部電源ラインＶＤＤＡに電源電圧が供給されると、チャージポンプ回路２５が動作を開始し、負電圧を生成する。そのため、接触モード時においてＰＭＯＳトランジスタＭ１及びＭ２のゲート端子の電位が負の方向に下降し、ゲート・ソース電圧を大きくすることができる。
【００５０】
この後、時間Ｔ１において、接触／非接触判定回路５が動作モードを判定し、接触モードであることが確定すれば、判定信号Ｓ１はそのまま“Ｌ”を維持し、ＰＭＯＳトランジスタＭ１及びＭ２はオンの状態を維持する。
【００５１】
図６に、図４Ａにおける本発明の半導体集積回路装置２に搭載される電源スイッチ回路４の非接触モード動作時の各部の動作波形を示す。
【００５２】
非接触インターフェースによる通信に使用されるアンテナＬ１が電磁波を受信しているため、アンテナ端子ＬＡ−ＬＢ間に電圧が発生している。一方、電源端子ＶＤＤには電圧が供給されていない。
【００５３】
電源回路３の出力電圧の高電位側の端子を出力端子と云うこととし、同出力端子が内部電源ラインＶＤＤＡに接続されているため、内部電源ラインＶＤＤＡに電源電圧が発生する。これにより、接触／非接触判定回路５が動作を開始する。上述のように、動作モードを判定するまでの間、接触モードとして“Ｌ”の判定信号Ｓ１が出力される。そのため、ＰＭＯＳトランジスタＭ１及びＭ２のゲート端子はプルダウンされ、一時的にオンする。
【００５４】
時間Ｔ１において、動作モードが非接触モードとして確定した後は、判定信号Ｓ１が“Ｈ”になるため、ＰＭＯＳトランジスタＭ１及びＭ２のゲート端子はそれぞれプルアップされ、ＰＭＯＳトランジスタＭ１及びＭ２はオフする。これにより、電源端子ＶＤＤに電圧が供給されなくなるので、電源端子ＶＤＤの電位が下降する。
【００５５】
ここで、ＰＭＯＳトランジスタＭ１のゲート端子の電位は、電源端子ＶＤＤの電位にプルアップされている状態になっているため、図６に示すように、例えば時間Ｔ２で電源端子ＶＤＤに強制的に電圧が印加されても、ＰＭＯＳトランジスタＭ１のゲート端子の電位は電源端子ＶＤＤの電位にプルアップされたままであり、ＰＭＯＳトランジスタＭ１は、常時、オフの状態を維持する。このようにして、外部からの電圧印加による電源端子ＶＤＤの電位と内部電源ラインＶＤＤＡの電位の相対的な関係に関わらず、電源端子ＶＤＤを内部電源ラインＶＤＤＡから遮断することができる。
【００５６】
図７は、本実施形態の半導体集積回路装置２に搭載される電源スイッチ回路４の他の例を示す回路構成図であり、図３の具体的な別の回路構成を示している。図７の電源スイッチ回路４は、図４Ａのチャージポンプ回路２５を判定信号Ｓ１と判定信号Ｓ４の論理積信号によって制御するように変更したものである。論理積信号は、論理積回路Ｇ１２から出力される。
【００５７】
図８に、図７における本発明の半導体集積回路装置２に搭載される電源スイッチ回路４の接触モード動作時の各部の動作波形を示す。チャージポンプ回路２５を判定信号Ｓ１と判定信号Ｓ４の論理積信号によって制御することで、接触／非接触判定回路５が動作モードを判定するまでの期間（Ｔ１）は、チャージポンプ回路２５は負電圧の生成を開始せず、接触／非接触判定回路５が動作モードを判定した後に、接触モードであれば負電圧の生成を開始する。
【００５８】
図９に、図７における本発明の半導体集積回路装置２に搭載される電源スイッチ回路４の非接触モード動作時の各部動作波形を示す。上述の通り、接触／非接触判定回路５が動作モードを判定するまでの期間は、チャージポンプ回路２５は負電圧の生成を開始せずに停止している。接触／非接触判定回路５が動作モードを判定した後、非接触モードであれば、チャージポンプ回路２５は動作を開始せずに停止した状態が維持される。
【００５９】
このように、チャージポンプ回路２５を判定信号Ｓ１と判定信号Ｓ４の論理積信号で制御することによって、非接触モードにおいてチャージポンプ回路２５を動作させることなく、非接触モードの動作を継続することができる。これにより、無駄な電力を消費することが回避される。
【００６０】
以上、本発明者よりなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、図１における電源スイッチ回路４をＮＭＯＳトランジスタで構成し、その電源スイッチ回路４を接地端子ＶＳＳ側に接続してもよい。この場合、電源回路３の出力端子は電源回路３の出力電圧の低電位側の端子に変更され、電源端子ＶＤＤは第２の電源端子に、接地端子ＶＳＳは第１の電源端子に変更される。更に、チャージポンプ回路は、この第２の電源端子の電位よりも高い電位の電圧、即ち、第１の電源端子の電位から第２の電源端子の電位への方向に第２の電源端子の電位を越える設定電位の正電圧を生成するように回路構成が変更される。
【図面の簡単な説明】
【００６１】
【図１】本発明に係る半導体集積回路装置及びＩＣカードの実施形態を説明するための基本構成図。
【図２】本発明のＩＣカードを説明するための斜視図。
【図３】本発明の半導体集積回路装置に搭載される電源スイッチ回路を説明するための基本構成図。
【図４Ａ】本発明の半導体集積回路装置に搭載される電源スイッチ回路の一例を説明するための回路図。
【図４Ｂ】図４Ａの電源スイッチ回路におけるチャージポンプ回路の一例を説明するための回路図。
【図４Ｃ】図１の半導体集積回路装置における判定回路の一例を説明するための回路図。
【図５】図４Ａの電源スイッチ回路の接触モード時の動作を説明するための波形図。
【図６】図４Ａの電源スイッチ回路の非接触モード時の動作を説明するための波形図。
【図７】本発明の半導体集積回路装置に搭載される電源スイッチ回路の他の例を説明するための回路図。
【図８】図７の電源スイッチ回路の接触モード時の動作を説明するための波形図。
【図９】図７の電源スイッチ回路の非接触モード時の動作を説明するための波形図。
【符号の説明】
【００６２】
１…ＩＣカード、２…半導体集積回路装置、３…電源回路、４…電源スイッチ回路、５…接触／非接触判定回路、６…内部回路、１２…接触端子、１３…プリント基板、１４…コイル、１５…ＩＣチップ、１６…金属端子、２１…ゲート制御回路、２２，２３…プルアップ回路、２４…プルダウン回路、２５…チャージポンプ回路、Ｌ１…アンテナ、ＬＡ，ＬＢ…アンテナ接続端子、Ｇ１…インバータ回路、Ｍ１〜Ｍ６…ＭＯＳトランジスタ、Ｒ１…抵抗、Ｓ１〜Ｓ４…判定信号、ＶＤＤ…電源端子、ＶＤＤＡ…内部電源ライン、ＶＳＳ…接地端子、ＰＩＯ…信号入出力端子。
【図１】
0004786316.tif 000002
【図２】
0004786316.tif 000003
【図３】
0004786316.tif 000004
【図４Ａ】
0004786316.tif 000005
【図４Ｂ】
0004786316.tif 000006
【図４Ｃ】
0004786316.tif 000007
【図５】
0004786316.tif 000008
【図６】
0004786316.tif 000009
【図７】
0004786316.tif 000010
【図８】
0004786316.tif 000011
【図９】
0004786316.tif 000012