(57)【特許請求の範囲】
【請求項１】
プリント配線板の製造方法に於いて、所定の層数を形成した後に部品実装面を形成する段階で、
前記部品実装面に導体ランドを形成し、
前記部品実装面を、前記導体ランドの少なくとも一部を露出するように絶縁層で覆い、
前記絶縁層の上面に、後工程で除去可能な犠牲層を少なくとも部分的に形成し、
前記導体ランド及び前記犠牲層の上面に、第１めっき層を形成し、第１めっき層は無電解銅メッキからなり、この無電解メッキ浴は添加剤として少なくとも１種類の金属イオンを含んで水素の発生を抑制しており、
第１めっき層の上面に、第２めっき層を形成し、第２めっき層は無電解銅メッキからなり、この無電解メッキ浴は錯化剤として少なくともＥＤＴＡを含んで水素を多く含むようにしており、
第１及び第２めっき導体層をパターニングして部品実装用ピンを形成し、
前記部品実装用ピンの下方に位置する犠牲層の一部又は全てを除去する、諸工程を含み、
前記部品実装用ピンは、第１めっき層と第２めっき層との二層構造から形成され、第１めっき層は伸張する内部応力を、第２めっき層は収縮する内部応力を夫々有し、
前記部品実装用ピンの一端は、前記部品実装面の前記導体ランドから延在し、他端は、第１めっき層と第２めっき層との前記内部応力の差によって前記プリント配線板から上方に向かって湾曲して立ち上がる、プリント配線板の製造方法。
【請求項２】
請求項１に記載のプリント配線板の製造方法において、
前記金属イオンは、ニッケルイオン，鉄イオン及びコバルトイオンからなる群から選ばれた少なくとも１種類の金属イオンである、プリント配線板の製造方法。
【請求項３】
請求項１〜２のいずれか一項に記載のプリント配線板の製造方法において、
前記部品実装面の絶縁層は、ソルダーレジスト層である、プリント配線板の製造方法。
【請求項４】
請求項１〜３のいずれか一項に記載のプリント配線板の製造方法において、
前記犠牲層は、スパッタリングにより形成されたＳｎ層からなる、プリント配線板の製造方法。
【請求項５】
請求項１〜４のいずれか一項に記載のプリント配線板の製造方法において、
前記部品実装用ピンの下方に位置する犠牲層を除去する工程は、エッチング時間を調節して行う、プリント配線板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部品実装用ピンを有するプリント配線板の製造方法、更に具体的には、プリント配線板と電子部品とを接続する部品実装用ピンを有するプリント配線板の製造方法に関する。
【背景技術】
【０００２】
電子装置を構成するためには、多数の電子部品（例えば、ＩＣ，ＬＳＩ等の半導体装置）が使用される。これらの半導体装置の電極パッド間を電気的に相互接続するため、プリント配線板が使用されている。高集積度化された半導体装置は必然的に多数の電極を有しており、このような半導体装置を限られた面積のプリント配線板に実装するために、典型的には、半導体チップの電極パッド面をプリント配線板に向けて搭載して、半田バンプ等の技術を用いてプリント配線板実装面のランドと接続したフリップチップ方式が利用されている。
【０００３】
なお、本出願書類では、「プリント配線板」は、絶縁基板に配線パターンを形成した板をいい、「プリント回路板」はプリント配線板にＩＣ，ＬＳＩ等の電子部品を実装した構成品をいい、プリント回路板は所定の目的を持った電子部品の構成品であるので、「電子機器」ともいう。
【特許文献１】特開2005-183466「多層プリント配線板」（公開日：2005年7月7日）  特許文献１の背景技術に、「該バイアホール１６０及び導体回路１５８の上層にはソルダーレジスト層７０が形成されており、該ソルダーレジスト層７０の開口部７１を介して、バイアホール１６０及び導体回路１５８にバンプ７６Ｕ、７６Ｄが形成されている。図示しないＩＣチップは、バンプ７６ＵにＣ４（フリップチップ）実装を行うことにより電気的な接続が取られる。」として、半田バンプ等の技術を用いて接続したフリップチップ方式の記載がある。
【０００４】
しかし、部品実装用ピンを有するプリント配線板に関する記載がないので、本発明に係るプリント配線板の製造方法に関する記載は存在しない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
最近、半導体装置は一層高集積化しており、そのためチップサイズも巨大化している。巨大サイズの半導体チップ等の電子部品の電極パッドとプリント配線板のランドが半田付けされた実装状態の電子機器が、周囲温度の上昇・下降に曝されると、半導体チップとプリント配線板との熱膨張係数の差に起因して、半田付け箇所が損壊することがある。
【０００６】
このため、本発明者等は、本願と同日出願の特許出願「部品実装用ピンを有するプリント配線板及びこれを使用した電子機器」（出願人整理番号PB027-JP00）において、プリント配線板と電子部品とを弾性を有する部品実装用ピンで接続することを提案している。この提案によれば、例えば、高集積半導体装置のような電子部品を実装しても、半導体チップとプリント配線板との熱膨張係数の差に起因した膨張差を、弾性を有する部品実装用ピンで吸収することにより接続不良の発生を減少し得る。
【０００７】
そこで、このような部品実装用ピンを有するプリント配線板の製造方法の開発が望まれている。
【課題を解決するための手段】
【０００８】
従って、本発明は、プリント配線板と電子部品（例えば、半導体チップ）とを接続する部品実装用ピンを有するプリント配線板の製造方法を提供することを目的とする。
【０００９】
上記目的に鑑みて、本発明に係るプリント配線板の製造方法は、所定の層数を形成した後に部品実装面を形成する段階で、前記部品実装面に導体ランドを形成し、前記部品実装面の絶縁層で覆って前記導体ランドの少なくとも一部を露出し、前記絶縁層の上面に、後工程で除去可能な犠牲層を部分的に形成し、前記導体ランド及び前記犠牲層の上面に、めっき工程により導体層を形成してパターニングし、前記パターンニングされた導体層の下方に位置する犠牲層の一部又は全てを除去して、前記導体ランドから延在する部品実装用ピンを形成し、前記部品実装用ピンを立ち上げる、諸工程を含む。
【００１０】
更に、上記プリント配線板の製造方法では、前記部品実装ピンは、ｎ層（ｎ≧２）の膜からなり、前記プリント配線板と対向する膜をｎ＝１とした場合、１層目の膜は、ｎ層目の膜に対して伸びやすくすることもできる。
【００１１】
更に、上記プリント配線板の製造方法では、ｎ−１層目の応力は、ｎ層目の応力に対し、引っ張り応力若しくは同等であって、１層目の応力は、ｎ層目の応力に対し、引っ張り応力とすることもできる。
【００１２】
更に、上記プリント配線板の製造方法では、ｎ−１層目の熱膨張係数は、ｎ層目の熱膨張係数と同等以上であって、１層目の熱膨張係数は、ｎ層目の熱膨張係数に対し、大きくすることもできる。
【００１３】
更に、上記プリント配線板の製造方法では、前記第１めっき層は、無電解銅メッキからなり、この無電解メッキ浴は、添加剤として、少なくとも１種類の金属イオンを含んで水素の発生を抑制することもできる。
【００１４】
更に、上記プリント配線板の製造方法では、前記金属イオンは、ニッケルイオン，鉄イオン及びコバルトイオンからなる群から選ばれた少なくとも１種類の金属イオンとすることもできる。
【００１５】
更に、上記プリント配線板の製造方法では、前記第２めっき層は、無電解銅メッキからなり、この無電解メッキ浴は、錯化剤として、少なくともＥＤＴＡを含んで、第２めっき層に水素を多く含んでもよい。
【００１６】
更に、上記プリント配線板の製造方法では、前記絶縁層は、ソルダーレジスト層とすることもできる。
【００１７】
更に、上記プリント配線板の製造方法では、前記犠牲層は、スパッタリングにより形成されたＳｎ層とすることもできる。
【００１８】
更に、上記プリント配線板の製造方法では、前記犠牲層を部分的に除去する工程は、エッチング時間を調節して行うこともできる。
【００１９】
更に、本発明に係る配線板の製造方法は、所定の層数を形成した後に部品実装面を形成する段階で、前記部品実装面に導体ランドを形成し、前記部品実装面を絶縁層で覆って前記導体ランドの少なくとも一部を露出し、前記絶縁層の上面に、後工程で除去可能な犠牲層を少なくとも部分的に形成し、前記導体ランド及び前記犠牲層の上面に、スパッタリング工程により導体層を形成してパターニングし、前記パターンニングされた導体層の下方に位置する犠牲層の一部又は全てを除去して、前記導体ランドから延在する部品実装用ピンを形成し、前記部品実装用ピンをアニール処理して立ち上げる、諸工程を含む。
【００２０】
更に、上記プリント配線板の製造方法では、前記導体層は、Ｍｏ／Ｃｒ膜とすることもできる。
【００２１】
更に、上記プリント配線板の製造方法では、前記導体層は、熱膨張率が異なる２種以上の金属で構成され、熱膨張係数の比較的小さい上部金属と比較的大きい下部金属との組み合わせとすることもできる。
【００２２】
更に、上記プリント配線板の製造方法では、前記絶縁層は、ソルダーレジスト層とすることもできる。
【００２３】
更に、上記プリント配線板の製造方法では、前記犠牲層は、スパッタリングにより形成されたＴｉ層とすることもできる。
【００２４】
更に、上記プリント配線板の製造方法では、前記犠牲層を部分的に除去する工程は、エッチング時間を調節して行うこともできる。
【００２５】
更に、上記プリント配線板の製造方法では、前記絶縁層の上面に、後工程で除去可能な犠牲層を全面的に形成してもよい。
【発明の効果】
【００２６】
本発明によれば、プリント配線板と電子部品とを接続する部品実装用ピンを有するプリント配線板の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明に係る部品実装用ピンを有するプリント配線板の製造方法の実施形態に関し、添付の図面を参照しながら詳細に説明する。なお、図面の同じ要素に対しては同じ符号を付して、重複した説明を省略する。
［部品実装用ピンを有するプリント配線板］
まず最初に、本発明の理解を容易にするため、本発明に係る製造方法により製造された部品実装用ピンを有するプリント配線板の構成に関して簡単に説明する。
【００２８】
図１は、部品実装用ピンを有するプリント配線板の構成の一部を示す図である。
【００２９】
プリント配線板１は、電子部品（例えば、ＩＣ、ＬＳＩ）（図示せず。）と接続するための部品実装用ピン１８を備えている。このプリント配線板１は、最外層導体１１に電気的に接続した部品実装用ピン１８が形成されたことを特徴とする。従って、プリント配線板１のその他の構成に関しては任意である。従って、説明の便宜上、１枚のプリント配線板に対して、ソルダーレジスト層１２と、最外層導体１１の形成された絶縁層１０と、それ以外の所定の層数の絶縁層及び導体層から成る部分９と、符号付けして説明することを承知されたい。
【００３０】
例えば、プリント配線板１は、開口１２ａが形成されたソルダーレジスト層１２と、基板９，１０とを有する。基板１０は、ソルダーレジスト層の下層の絶縁層であり、基板９は所定の導体層及び絶縁層からなる。絶縁層１０には、フィルドビア８が形成され、その上部は最外層導体１１となっている。
【００３１】
部品実装用ピン１８は、可撓性，弾性，屈曲性等を有し、好ましくは電気抵抗の低い物質から成る。部品実装用ピン１８の一端は、最外層導体１１に電気的に接続し、他端はプリント配線板１から立ち上がっている。部品実装用ピン１８は、所望により、保護被膜１９が形成されている。プリント配線板１は、この部品実装用ピン１８を利用して、電子部品（図示せず。）と接続される。
【００３２】
図２は、部品実装用ピン１８を有するプリント配線板１を使用した電子機器４の一部を示す図であり、実装構造を明らかにしている。プリント配線板１の部品実装用ピン１８は、電子部品（例えば、ＩＣ，ＬＳＩ等のような半導体装置）２に形成された電極パッド３に対して機械的に接触し、電気的接続を確保している。
【００３３】
この部品実装用ピン１８は、電子部品２及びプリント配線板１の一方又は両方にかかる力（機械的エネルギ）を、弾性又は変形により吸収し得る機械要素となっている。このため、電子部品２とプリント配線板１との熱膨張係数の差に起因した接続不良の発生を減少することが出来る。
【００３４】
図３は、プリント配線板１の部品実装用ピン１８と電子部品２とを半田付けにより電気的接続を確保した電子機器５の一部を示す図であり、実装構造を明らかにしている。所望により、プリント配線板１の部品実装用ピン１８の先端に半田バンプ７を設け、図２に示すような機械的に接触した状態で半田リフロー処理することにより、部品実装用ピン１８と半導体の電極パッド３とを半田接続している。
【００３５】
このような部品実装用ピンを有するプリント配線板の製造方法として、大別して、めっきによる製法とスパッタリングによる製法とがある。
［めっきによる製法］
図４Ａ〜図４Ｍを参照しながら、部品実装用ピンを有するプリント配線板の製造方法の典型例を、めっきを利用した方法（めっき法）によって説明する。
【００３６】
なお、この製造方法の特徴は最外層導体１１を利用した部品実装用ピンに関するのものであるため、最外層導体１１以外の部分（図１〜３の符号９，１０参照）に関しては既に周知のビルドアップ製造法により、次のように形成されている。
【００３７】
例えば、出発材料として板厚0.06〜0.6ｍｍの両面銅張積層板（例えば、日立化成工業製の商品名ＭＣＬ−Ｅ−７６等）を用い、ドリル又はレーザにて貫通孔を明け、めっきを利用してスルーホール導体を形成し、基板両面に導体回路を形成しコア基板とする。このコア基板に対して、ビルドアップ製造法により、所定の層数の層間絶縁層と導体回路層とを交互に積層しながら所定のビアホール８（図１〜３参照）にて所定の導体回路層間を接続した後、外層に半導体接続用ランド１１を形成する。
【００３８】
このようなプリント配線板の製造方法に関しては、例えば、特開2004-40138「ビルドアップ多層プリント配線板」（公開日2004.2.5）、特開2004-311919「スルーホールフィル方法」（公開日2004.11.4）を参照されたい。ビルドアップ製造法に関しては、高木清「ビルドアップ多層プリント配線板技術」日刊工業新聞社，2000.06.20を参照されたい。
【００３９】
以上により、最外層導体１１以外の部分は、下記の製造方法の説明から省略されていることを承知されたい。
【００４０】
図４Ａは、基板を準備する工程を示す図である。図には示していないが、この基板９，１０は、最外層以外の部分が形成されたプリント配線板からなる。最外層導体１１を、フルアティブやセミアティティブ法又はサブトラクティブ法により形成する。
【００４１】
なお、導体ランド１１の形成方法に関しては、特開2000-357762「パッケージ基板」（公開日2000.12.26）を参照されたい。また、導体ランド１１のサイズ、ピッチ、配置、個数の変更に関しては、前掲特開2000-357762のめっきレジストパターンを変更することにより可能である。
【００４２】
この最外層導体１１として、例えば、厚さ20μｍ、直径（導体ランド径）150μｍ、最小ピッチ（隣接する導体ランド間距離）200μｍの電子部品接続用ランドが形成される。導体ランド１１の配置は、中心部が格子状配置であり、外周部がランダム配置である。導体ランドの個数は約50×40個となる。このような導体ランド群が、プリント配線板の最外層の約150平方ｍｍの領域内に形成される。
【００４３】
図４Ｂは、ソルダーレジスト層を形成する工程を示す図である。ソルダーレジスト層１２をスクリーン印刷により塗布し、開口１２ａを形成する。このソルダーレジスト層１２としては、例えば、市場で入手し得る日立化成工業社製の商品名「ＳＲ  ７２００」をスクリーン印刷機を用いて厚さ約15〜25μｍ印刷し、乾燥処理を行った後、ランドパターンが描画された厚さ5ｍｍのフォトマスクフィルムを密着させた状態で強度約100〜1000ｍｊの紫外線で露光し、濃度約10ｇ／Ｌの炭酸ナトリウムで現像処理する。その後、加熱処理して導体ランド１１の上に開口部１２ａを有するソルダーレジスト層１２を形成する。或いは、半硬化状態の絶縁フィルムを貼り付け、熱硬化後にレーザ光線等を利用して開口１２ａを形成してもよい。
【００４４】
図４Ｃは、レジストをラミネートし、露光，現像処理する工程を示す図である。例えば、ドライフィルム１３をラミネートし、露光，現像処理によりドライフィルム１３に開口部１３ａを形成する。このドライフィルム１３としては、例えば、市場で入手し得るニチゴー・モートン株式会社製の回路形成用ドライフィルムレジスト品名「ＡＬＰＨＯ」を使用し、真空ラミネータを用いて貼り付け、露光，現像処理により開口部１３ａを形成している。ドライフィルム１３の開口部１３ａは、ソルダーレジスト層１２の開口１２ａとは、厚さ方向に重ならない位置とする。
【００４５】
図４Ｄは、Ｓｎ層の形成の工程を示す図である。例えば、Ｓｎ層をスパッタリングにより、全面（ドライフィルム１３及び開口部１３ａの底部のソルダーレジスト層１２の上）に形成する。好ましくは、Ｓｎ膜１４の膜厚は約0.2μｍ以上である。その後、ドライフィルム１３を濃度約3〜5ｗｔ％ＮａＯＨ水を用いて剥離する。その結果、開口部１３ａの底部のソルダーレジスト層１２の上のＳｎ層１４のみが残存する。なお、このＳｎ層１４は、図４Ｋのエッチング処理工程で部分的に除去されることより、「犠牲層」とも呼んでいる。
【００４６】
その後、無電解めっき用触媒核（図示せず。）を付与する。無電解めっき用触媒核としては、典型的には、貴金属イオン，貴金属コロイド（例えば、塩化パラジウム，パラジウムコロイド）を使用する。
【００４７】
図４Ｅは、第１めっき層形成の工程を示す図である。第１めっき層１６としては、典型的には、無電解銅メッキを使用する。好ましくは、析出する第１めっき層１６に引っ張り応力を発生し易くするため、この無電解メッキ浴は、酒石酸を錯化剤とし、更に、添加剤として少なくとも１種類の金属イオンを含んでもよい。水素の発生を抑制している。第１めっき層１６は、厚さ約0.5〜2μｍであり、めっき液とめっき条件は次の通りである。
【００４８】
めっき液：約1.125〜1.25mol/lのアルカリ性化合物、約0.03〜0.15mol/lの還元剤、約0.02〜0.065 mol/lの銅イオン、及び約0.05〜0.3 mol/lの酒石酸若しくはその塩を含む水溶液。
【００４９】
添加剤：無電解めっき液中に0.01〜0.05ｗｔ％のニッケルイオン，鉄イオン及びコバルトイオン等からなる群から選ばれた少なくとも１種類の金属イオン。
【００５０】
めっき条件：無電解めっき液の比重約1.02〜1.10、めっき液温度摂氏約25〜40度、めっき時間約0.5〜4時間。
【００５１】
図４Ｆは、第２めっき層形成の工程を示す図である。第２めっき層１７としては、典型的には、無電解銅メッキを使用する。好ましくは、析出する第２めっき層１７に圧縮応力を発生し易くするため、この無電解メッキ浴は、錯化剤として、ＥＤＴＡ（エチレン−ジアミンテトラ酢酸）を含み、第２めっき層１７に水素を多く含むようにしている。第２めっき層１７は、厚さ約0.5〜2μｍであり、めっき液とめっき条件は次の通りである。
【００５２】
めっき液：ＥＤＴＡ約150ｇ／Ｌ、硫酸銅約20ｇ／Ｌ、ＨＣＨＯ約30ｍＬ／Ｌ、ＮａＯＨ約40ｇ／Ｌ、α，α'−ビピリジル約80ｍｇ／Ｌ、ＰＥＧ約0.1ｇ／Ｌ。
【００５３】
めっき条件：めっき液温度摂氏約70度、めっき時間約0.5〜4時間。
【００５４】
この結果、引っ張り応力の発生し易い第１めっき層１６と、圧縮応力の発生し易い第２めっき層１７との二層構造が形成される。この二層構造が、この後の工程を経て、部品実装用ピン１８（図１参照）となる。
【００５５】
図４Ｇは、エッチングレジストをラミネートする工程を示す図である。例えば、ドライフィルム２５をラミネートする。このドライフィルム２５としては、例えば、市場で入手可能なドライフィルムを真空ラミネータを用いて貼り付けている。
【００５６】
図４Ｈは、エッチングレジスト２５を露光，現像処理する工程を示す図である。これにより、次工程のエッチング処理に対するエッチングレジスト２５が形成される。
【００５７】
図４Ｉは、第１及び第２めっき層のエッチング処理工程を示す図である。エッチングレジスト１８を利用して、いずれも無電解メッキ層である第１めっき層１６及び第２めっき層１７をエッチングして導体ランド（パターン）を形成する。例えば、メルテックス株式会社製の商品名「エープロセス」を使用すると、銅とＳｎのエッチング速度の差が大きいので、銅めっき層を選択的に除去することができる。その後、エッチングレジスト２５を剥離する。
【００５８】
図４Ｊは、Ｓｎ層１４のエッチング処理工程を示す図である。Ｓｎ層剥離剤を利用して、第１めっき層１６の下方に位置するＳｎ層１４を部分的にエッチングする。Ｓｎ剥離剤としては、例えば、メルテックス株式会社製の商品名「エンストリップ」を使用する。この部分的なエッチングは、例えば、エッチング時間を調節して行う。
【００５９】
図４Ｋは、部品実装用ピンを形成する工程を示す図である。第１めっき層１６の下方に位置するＳｎ層１４が除去されたことにより、部品実装用ピン１８が形成される。この部品実装用ピン１８は、引っ張り応力の発生し易い第１めっき層１６と、圧縮応力の発生し易い第２めっき層１７との二層構造で形成されているため、第１めっき層１６が伸張し、第２めっき層１７が収縮することにより、上方に立ち上がる。
【００６０】
図４Ｌは、保護膜形成工程を示す図である。所望により、部品実装用ピン１８に保護皮膜（コーティング）１９を形成する。このコーティングとしては、例えば、めっきを利用してＮｉ，Ａｕ，Ｃｕ，Ｐｄ／Ｓｎ等から選ばれる一層又は複数層の皮膜を形成する。
【００６１】
（変更例）
上記めっき法では、部品実装用ピン１８は、同じ無電解銅めっきの第１めっき層１６と第２めっき層１７からなる。しかし、部品実装用ピン１８の形成方法は、これに限定されない。
【００６２】
(1)部品実装用ピン１８を機械的に性質の異なる多層構造とし、例えば、引っ張り応力の発生し易い最下部層と、圧縮応力の発生し易い最上部層を含む多層構造とし、部品実装用ピンを容易に立ち上がらせてもよい。
【００６３】
(2)部品実装用ピン１８を熱膨張率が異なる2種以上の金属とし、熱膨張係数の比較的小さい最上部金属と比較的大きい最下部金属とを含む多層構造とし、バイメタル効果を利用して部品実装用ピンを容易に立ち上がらせてもよい。
【００６４】
(1)，(2)において、中間に位置する層は、最下層の値（応力、熱膨張係数）から最上層の値（応力、熱膨張係数）までの範囲の値とするのが好ましく、最下層から最上層へ徐々にその値を変化させてもよい。
［スパッタリングによる製法］
図５Ａ〜図５Ｍを参照しながら、部品実装用ピンを有するプリント配線板の製造方法の典型例を、スパッタリングを利用した方法（スパッタ法）によって説明する。
【００６５】
スパッタ法に於いても、図４Ａ〜４Ｍで説明しためっき法と同様に、最外層導体以外の部分は、下記の製造方法の説明から省略されていることを承知されたい。
【００６６】
図５Ａは、基板（最外層導体以外の部分）を準備する工程を示す図である。この工程は、めっき法の図４Ａの工程と実質的に同じである。
【００６７】
図５Ｂは、ソルダーレジスト層１２を形成し、開口１２ａを形成する工程を示す図である。この工程は、めっき法の図５Ｂの工程と実質的に同じである。
【００６８】
図５Ｃは、スパッタリングを用いて、全面（ソルダーレジスト層１２及び開口１２ａの上面）に、Ｔｉ膜２７を形成する工程を示す図である。Ｔｉ膜は、後の工程（図５Ｈ参照）で部分的に除去されるため、「犠牲層」とも呼ばれる。
【００６９】
図５Ｄは、スパッタリングを用いて、Ｔｉ膜２７の上面に、Ｍｏ／Ｃｒの膜２０を形成する工程を示す図である。このＭｏ／Ｃｒ膜２０は、膜厚約１μｍである。上記めっき法の図４Ｆ及び図４Ｅでは無電解めっきを利用して第１めっき層１６及び第２めっき層１７を形成しているのに対し、この工程ではスパッタリングによりＭｏ／Ｃｒの膜２０を形成している。
【００７０】
図５Ｅは、エッチングレジスト２１をラミネートし、露光，現像処理する工程を示す図である。エッチングレジスト２１は、Ｍｏ／Ｃｒの膜２０のエッチャントに耐性を有するレジストを使用する。
【００７１】
図５Ｆは、Ｍｏ／Ｃｒ膜２０のエッチング処理工程を示す図である。エッチングレジスト２１を利用して、Ｍｏ／Ｃｒ膜２０をエッチングして導体ランド（パターン）を形成する。その後、エッチングレジスト２１を剥離する。
【００７２】
図５Ｇは、エッチングレジスト２２をラミネートし、露光，現像処理する工程を示す図である。エッチングレジスト２２は、Ｔｉ層２７のエッチャントに耐性を有するレジストであり、残すべきＴｉ層２７を次工程で保護するためのレジストである。
【００７３】
図５Ｈは、Ｔｉ層２７のエッチング処理工程を示す図である。エッチングレジスト２２を利用して、Ｔｉ層２７を部分的にエッチングして導体ランド（パターン）を形成する。この部分的なエッチングは、例えば、エッチング時間を調節して行う。その後、エッチングレジスト２２を剥離する。Ｍｏ／Ｃｒ膜２０は、最終的には部品実装用ピン１８となる部分である。
【００７４】
図５Ｉは、エッチングレジスト２２を剥離する工程である。
【００７５】
図５Ｊは、アニール処理の工程である。アニール処理により、Ｍｏ／Ｃｒ膜２０の部品実装用ピン１８となる部分を上方に立ち上げる。アニール処理は、例えば、温度摂氏約100〜230度で行われる。
【００７６】
図５Ｋは、部品実装ピン１８に対する保護皮膜処理工程を示す図である。この保護皮膜（コーティング）２３としては、例えば、めっきを利用してＮｉ，Ａｕ，Ｃｕ又はＰｄ／Ｓｎ等の皮膜を形成する。図４の工程の被膜１９と同じであってよい。
【００７７】
（変更例）
(1)部品実装用ピン１８を機械的に性質の異なる複数層としてもよい。例えば、二層とした場合、上部層と下部層のスパッタリング条件（例えば、ガス圧、混合ガスの種類、混合ガスの分圧、スパッタリングパワー等）を変えて、引っ張り応力の発生し易い下部層と、圧縮応力の発生し易い上部層との二層構造とする。こうして、部品実装用ピンを容易に立ち上がらせる。複数層とした場合、最下部層の応力に対し、最上部層の応力が圧縮応力であればよく、中間の層はその下の層の応力に対して引っ張り応力とならないようにするのが好ましい。
【００７８】
(2)部品実装用ピン１８を熱膨張係数が異なる複数層としてもよい。
【００７９】
２層の場合、上部層は熱膨張係数が比較的小さく、下部層は比較的大きな金属が選択される。また、複数層とした場合、最上層の熱膨張係数が最下層の熱膨張係数より小さければよく、中間の層はその下の層の熱膨張係数と同等以下であることが好ましい。このような複数層から成る部品実装用ピンを使用温度又は部品実装用ピンが固定される温度より低い温度において、略平坦に部品実装用ピンを製造すれば、部品実装用ピンと電子部品とのコンタクトを取ることができる。
【００８０】
(3)部品実装用ピン１８として３種類以上の金属で構成する場合も、上部層の金属の熱膨張係数に対して、それより下の層の金属は熱膨張係数を大きな物質を選択する。
［その他］
以上により、部品実装用ピンを有するプリント配線板の製造方法の実施形態について説明したが、これらは例示であって、本発明はこれに限定されない。当業者が容易になしえる付加・削除・変換・改良等は、本発明の範囲に含まれる。
【００８１】
例えば、上述しためっきによる製法とスパッタリングによる製法とにおいて、犠牲層が形成される部位が異なっているが、めっきによる製法プロセスにおいてめっきの部分をスパッタリングへ変更したり、スパッタリングによる製法プロセスにおいてスパッタリングの部分をめっきへ変更したりしてもよい。
【００８２】
本発明の技術的範囲は、添付の特許請求の範囲の記載によって定められる。
【図面の簡単な説明】
【００８３】
【図１】図１は、部品実装用ピンを有するプリント配線板の構成の一部を示す図である。
【図２】図２は、部品実装用ピンを有するプリント配線板を使用した電子機器の一部を示す図である。
【図３】図３は、プリント配線板の部品実装用ピンと電子部品とを半田付けにより電気的接続を確保した電子機器の一部を示す図である。
【図４Ａ】図４Ａは、部品実装用ピンを有するプリント配線板の製造方法において、基材を準備する工程を示す図である。
【図４Ｂ】図４Ｂは、ソルダーレジストを形成する工程を示す図である。
【図４Ｃ】図４Ｃは、めっきレジストをラミネートし、露光，現像処理する工程を示す図である。
【図４Ｄ】図４Ｄは、Ｓｎめっき形成の工程を示す図である。
【図４Ｅ】図４Ｅは、第１めっき層形成の工程を示す図である。
【図４Ｆ】図４Ｆは、第２めっき層形成の工程を示す図である。
【図４Ｇ】図４Ｇは、めっきレジストをラミネートする工程を示す図である。
【図４Ｈ】図４Ｈは、めっきレジストを露光，現像処理する工程を示す図である。
【図４Ｉ】図４Ｉは、第１及び第２めっき層のエッチング処理工程を示す図である。
【図４Ｊ】図４Ｊは、Ｓｎめっきのエッチング処理工程を示す図である。
【図４Ｋ】図４Ｋは、部品実装用ピンをリフトアップする工程を示す図である。
【図４Ｌ】図４Ｌは、保護膜形成工程を示す図である。
【図５Ａ】図５Ａは、部品実装用ピンを有するプリント配線板の製造方法において、基板を準備する工程を示す図である。
【図５Ｂ】図５Ｂは、ソルダーレジスト層を形成し、開口を形成する工程を示す図である。
【図５Ｃ】図５Ｃは、スパッタリングを用いて、全面に、Ｔｉ膜を形成する工程を示す図である。
【図５Ｄ】図５Ｄは、スパッタリングを用いて、Ｔｉ膜の上面に、Ｍｏ／Ｃｒの膜を形成の工程を示す図である。
【図５Ｅ】図５Ｅは、エッチングレジスト２１をラミネートし、露光，現像処理する工程を示す図である。
【図５Ｆ】図５Ｆは、Ｍｏ／Ｃｒ膜のエッチング処理工程を示す図である。
【図５Ｇ】図５Ｇは、エッチングレジストをラミネートし、露光，現像処理する工程を示す図である。
【図５Ｈ】図５Ｈは、Ｓｎ層のエッチング処理工程を示す図である。
【図５Ｉ】図５Ｉは、エッチングレジストを剥離する工程である。
【図５Ｊ】図５Ｊは、アニール処理の工程である。
【図５Ｋ】図５Ｋは、部品実装ピンに対するコーティング処理工程を示す図である。
【符号の説明】
【００８４】
１：プリント配線板、  ２：電子部品、  ３：電極パッド、  ４，５：電子機器、  ７：半田バンプ、  ８:フィルドビア、  １０：絶縁層、  １１：最外層導体，導体ランド、  １２：ソルダーレジスト層、  １２ａ：開口、  １３：ドライフィルム、  １３ａ：開口部、  １４：Ｓｎ層、  １５：無電解めっき用触媒、  １６：第２メッキ層、  １７：第２メッキ層、  １８：部品実装用ピン、  １９：  保護被膜，コーティング、  ２０：Ｍｏ／Ｃｒ膜、  ２１：エッチングレジスト、  ２５：ドライフィルム，エッチングレジスト、  ２７：Ｔｉ層、
【図１】
0004654897.tif 000002
【図２】
0004654897.tif 000003
【図３】
0004654897.tif 000004
【図４Ａ】
0004654897.tif 000005
【図４Ｂ】
0004654897.tif 000006
【図４Ｃ】
0004654897.tif 000007
【図４Ｄ】
0004654897.tif 000008
【図４Ｅ】
0004654897.tif 000009
【図４Ｆ】
0004654897.tif 000010
【図４Ｇ】
0004654897.tif 000011
【図４Ｈ】
0004654897.tif 000012
【図４Ｉ】
0004654897.tif 000013
【図４Ｊ】
0004654897.tif 000014
【図４Ｋ】
0004654897.tif 000015
【図４Ｌ】
0004654897.tif 000016
【図５Ａ】
0004654897.tif 000017
【図５Ｂ】
0004654897.tif 000018
【図５Ｃ】
0004654897.tif 000019
【図５Ｄ】
0004654897.tif 000020
【図５Ｅ】
0004654897.tif 000021
【図５Ｆ】
0004654897.tif 000022
【図５Ｇ】
0004654897.tif 000023
【図５Ｈ】
0004654897.tif 000024
【図５Ｉ】
0004654897.tif 000025
【図５Ｊ】
0004654897.tif 000026
【図５Ｋ】
0004654897.tif 000027