(57)【特許請求の範囲】
【請求項１】
複数の画素を有するフォトダイオードアレイが形成されていると共に互いに対向する第一主面と第二主面とを含んでいる半導体基板を有している半導体光検出素子と、
前記半導体光検出素子が対向配置されていると共に、前記半導体基板の前記第二主面と対向する第三主面と該第三主面と対向する第四主面とを含んでいる搭載基板と、を備え、
前記半導体基板は、前記第一主面と前記第二主面とが対向している方向から見て、互いに対向する一対の第一辺と、互いに対向する一対の第二辺と、一方の前記第一辺と一方の前記第二辺とを接続し、かつ、前記一方の第一辺と前記一方の第二辺とに交差する一方向に延びている第三辺とを有する多角形状を呈し、
前記半導体基板の前記第一主面側に配置されていると共に前記複数の画素と電気的に接続されている第一電極と、前記搭載基板の前記第三主面側に配置されている第二電極とは、前記第一主面と前記第二主面とが対向している前記方向から見て前記第三辺を跨るように延びている第一ワイヤを介して接続されている、光検出装置。
【請求項２】
前記第一辺と前記第三辺とがなす角部と前記第二辺と前記第三辺とがなす角部とには、前記第一主面と前記第二主面とが対向している前記方向から見てそれぞれの前記角部に沿うように延びている窪みが形成されている、請求項１に記載の光検出装置。
【請求項３】
前記第一辺と前記第三辺とがなす角部と前記第二辺と前記第三辺とがなす角部とには、金属膜が形成されている、請求項１に記載の光検出装置。
【請求項４】
前記第三辺の長さは、前記第一辺及び前記第二辺の各長さよりも短い、請求項１〜３のいずれか一項に記載の光検出装置。
【請求項５】
前記半導体基板の前記第一主面側に配置されていると共に前記半導体基板と電気的に接続されている第三電極と、前記搭載基板の前記第三主面側に配置されている第四電極とが、前記第一主面と前記第二主面とが対向している前記方向から見て前記第三辺を跨るように延びている第二ワイヤを介して接続されている、請求項１〜４のいずれか一項に記載の光検出装置。
【請求項６】
前記半導体基板は、前記第一主面と前記第二主面とが対向している前記方向から見て、他方の前記第一辺と他方の前記第二辺とを接続し、かつ、前記他方の第一辺と前記他方の第二辺とに交差する一方向に延びている第四辺を更に有する多角形状を呈し、
前記半導体基板の前記第一主面側に配置されていると共に前記半導体基板と電気的に接続されている第三電極と、前記搭載基板の前記第三主面側に配置されている第四電極とが、前記第一主面と前記第二主面とが対向している前記方向から見て前記第四辺を跨るように延びている第二ワイヤを介して接続されている、請求項１〜４のいずれか一項に記載の光検出装置。
【請求項７】
前記第一辺と前記第四辺とがなす角部と前記第二辺と前記第四辺とがなす角部とには、前記第一主面と前記第二主面とが対向している前記方向から見てそれぞれの前記角部に沿うように延びている窪みが形成されている、請求項６に記載の光検出装置。
【請求項８】
前記第一辺と前記第四辺とがなす角部と前記第二辺と前記第四辺とがなす角部とには、金属膜が形成されている、請求項６に記載の光検出装置。
【請求項９】
前記第四辺の長さは、前記第一辺及び前記第二辺の各長さよりも短い、請求項６〜８のいずれか一項に記載の光検出装置。
【請求項１０】
複数の前記半導体光検出素子を備え、
前記複数の半導体光検出素子は、前記第二主面と前記第三主面とが対向するように、前記搭載基板に配置されており、
前記半導体光検出素子ごとに、前記第一電極と前記第二電極とが前記第一ワイヤを介して接続されている、請求項１〜９のいずれか一項に記載の光検出装置。
【請求項１１】
前記フォトダイオードアレイは、ガイガーモードで動作すると共に前記半導体基板内に形成された複数のアバランシェフォトダイオードと、それぞれの前記アバランシェフォトダイオードに対して直列に接続されると共に前記半導体基板の第一主面側に配置されたクエンチング抵抗と、前記クエンチング抵抗が並列に接続されると共に前記半導体基板の前記第一主面側に配置された信号線と、を含み、
前記信号線は、前記第一電極に接続されている、請求項１〜１０のいずれか一項に記載の光検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出装置に関する。
【背景技術】
【０００２】
複数の画素を有するフォトダイオードアレイが形成されている半導体基板を有している半導体光検出素子と、半導体光検出素子が対向配置されている搭載基板と、を備える光検出装置が知られている（たとえば、特許文献１参照）。半導体基板は、平面視で、互いに対向する一対の第一辺と、互いに対向する一対の第二辺とを有する多角形状を呈している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許第８４２０４３３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された光検出装置では、半導体基板の角、すなわち第一辺と第二辺とがなす角に切り欠きが形成されている。この切り欠きの位置に、半導体基板に配置されている第一電極と搭載基板に配置されている第二電極とを接続するワイヤが配置されている。切り欠きは、半導体基板の一つの角部に、平面視で半導体基板の内側に切れ込むように形成されている。
【０００５】
切り欠きが形成されることにより、半導体基板の外縁は、上述したそれぞれ一対の第一辺及び第二辺だけでなく、互いに交差する方向に延びる一対の辺を有する。特許文献１に記載された光検出装置では、一対の辺は直交している。切り欠きの頂、すなわち一対の辺がなす角では、半導体基板の機械的強度が低下し易く、当該角から半導体基板の内部に向けて亀裂が生じるおそれがある。
【０００６】
本発明は、半導体基板の機械的強度の低下を抑制しつつ、半導体基板と搭載基板との電気的な接続をワイヤにより実現することが可能な光検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る光検出装置は、複数の画素を有するフォトダイオードアレイが形成されていると共に互いに対向する第一主面と第二主面とを含んでいる半導体基板を有している半導体光検出素子と、半導体光検出素子が対向配置されていると共に、半導体基板の第二主面と対向する第三主面と該第三主面と対向する第四主面とを含んでいる搭載基板と、を備え、半導体基板は、第一主面と第二主面とが対向している方向から見て、互いに対向する一対の第一辺と、互いに対向する一対の第二辺と、一方の第一辺と一方の第二辺とを接続し、かつ、一方の第一辺と一方の第二辺とに交差する一方向に延びている第三辺とを有する多角形状を呈し、半導体基板の第一主面側に配置されていると共に複数の画素と電気的に接続されている第一電極と、搭載基板の第三主面側に配置されている第二電極とは、第一主面と第二主面とが対向している方向から見て第三辺を跨るように延びている第一ワイヤを介して接続されている。
【０００８】
本発明に係る光検出素子では、第一電極と第二電極とを接続している第一ワイヤは、第一主面と第二主面とが対向している方向から見て第三辺を跨るように延びている。これにより、フォトダイオードアレイの信号が、半導体基板の第一主面側から取り出され、搭載基板の第三主面側に送られる。すなわち、半導体基板と搭載基板との電気的な接続が第一ワイヤにより実現されている。
【０００９】
第三辺は、一方の第一辺と一方の第二辺とを接続し、かつ、一方の第一辺と一方の第二辺とに交差する一方向に延びている。したがって、本発明の半導体基板には、特許文献１に記載された光検出装置において半導体基板に形成されているような切り欠きは形成されておらず、半導体基板の機械的強度の低下が抑制されている。
【００１０】
第一辺と第三辺とがなす角部と第二辺と第三辺とがなす角部とには、第一主面と第二主面とが対向している方向から見てそれぞれの角部に沿うように延びている窪みが形成されていてもよい。この場合、それぞれの上記角部にチッピングが生じるのを抑制することができる。
【００１１】
第一辺と第三辺とがなす角部と第二辺と第三辺とがなす角部とには、金属膜が形成されていてもよい。この場合、それぞれの上記角部の機械的強度が向上するため、各角部にチッピングが生じるのを抑制することができる。
【００１２】
第三辺の長さは、第一辺及び第二辺の各長さよりも短くてもよい。この場合、複数の画素が位置する領域（有効領域）の面積の低下を抑制することができる。
【００１３】
半導体基板の第一主面側に配置されていると共に半導体基板と電気的に接続されている第三電極と、搭載基板の第三主面側に配置されている第四電極とが、第一主面と第二主面とが対向している方向から見て第三辺を跨るように延びている第二ワイヤを介して接続されていてもよい。この場合、第二ワイヤ及び第三電極を通して、半導体基板に所定の電位（たとえば、カソード電位）を適切に与えることが可能となる。すなわち、半導体基板と搭載基板との電気的な接続が第二ワイヤによって実現されている。
【００１４】
半導体基板は、第一主面と第二主面とが対向している方向から見て、他方の第一辺と他方の第二辺とを接続し、かつ、他方の第一辺と他方の第二辺とに交差する一方向に延びている第四辺を更に有する多角形状を呈し、半導体基板の第一主面側に配置されていると共に半導体基板と電気的に接続されている第三電極と、搭載基板の第三主面側に配置されている第四電極とが、第一主面と第二主面とが対向している方向から見て第四辺を跨るように延びている第二ワイヤを介して接続されていてもよい。この場合、第二ワイヤ及び第三電極を通して、半導体基板に所定の電位（たとえば、カソード電位）を適切に与えることが可能となる。すなわち、半導体基板と搭載基板との電気的な接続が第二ワイヤによって実現されている。
【００１５】
第四辺は、他方の第一辺と他方の第二辺とを接続し、かつ、他方の第一辺と他方の第二辺とに交差する一方向に延びている。したがって、半導体基板には、特許文献１に記載された光検出装置において半導体基板に形成されているような切り欠きは形成されておらず、半導体基板の機械的強度の低下が抑制されている。
【００１６】
第一辺と第四辺とがなす角部と第二辺と第四辺とがなす角部とには、第一主面と第二主面とが対向している方向から見てそれぞれの角部に沿うように延びている窪みが形成されていてもよい。この場合、それぞれの上記角部にチッピングが生じるのを抑制することができる。
【００１７】
第一辺と第四辺とがなす角部と第二辺と第四辺とがなす角部とには、金属膜が形成されていてもよい。この場合、それぞれの上記角部の機械的強度が向上するため、各角部にチッピングが生じるのを抑制することができる。
【００１８】
第四辺の長さは、第一辺及び第二辺の各長さよりも短くてもよい。この場合、複数の画素が位置する領域（有効領域）の面積の低下を抑制することができる。
【００１９】
複数の半導体光検出素子を備え、複数の半導体光検出素子は、第二主面と第三主面とが対向するように、搭載基板に配置されており、半導体光検出素子ごとに、第一電極と第二電極とが第一ワイヤを介して接続されていてもよい。この場合、光検出装置が複数の半導体光検出素子を備えているので、光検出装置の受光領域の大面積化が図られる。
【００２０】
フォトダイオードアレイは、ガイガーモードで動作すると共に半導体基板内に形成された複数のアバランシェフォトダイオードと、それぞれのアバランシェフォトダイオードに対して直列に接続されると共に半導体基板の第一主面側に配置されたクエンチング抵抗と、クエンチング抵抗が並列に接続されると共に半導体基板の第一主面側に配置された信号線と、を含み、信号線は、第一電極に接続されていてもよい。この場合、フォトダイオードアレイでは、画素を構成するアバランシェフォトダイオードがフォトンを検出してガイガー放電したとき、アバランシェフォトダイオードに接続されたクエンチング抵抗の働きにより、パルス状の信号を得る。それぞれのアバランシェフォトダイオードが、各々フォトンをカウントする。このため、同じタイミングで複数個のフォトンが入射した時においても、総出力パルスの出力電荷量あるいは信号強度に応じて、入射したフォトン数が判明する。
【発明の効果】
【００２１】
本発明によれば、半導体基板の機械的強度の低下を抑制しつつ、半導体基板と搭載基板との電気的な接続をワイヤにより実現することが可能な光検出装置を提供することを目的とする。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態に係る光検出装置を示す概略斜視図である。
【図２】半導体光検出素子の配列を説明するための図である。
【図３】本実施形態に係る光検出装置の断面構成を説明するための図である。
【図４】半導体光検出素子の概略平面図である。
【図５】第三辺周辺における半導体光検出素子の構成を示す模式図である。
【図６】光検出装置の回路図である。
【図７】第三辺周辺における半導体光検出素子の概略斜視図である。
【図８】第三辺周辺における半導体光検出素子の概略斜視図である。
【図９】本実施形態の変形例に係る半導体光検出素子の配列を説明するための図である。
【図１０】本実施形態の変形例に係る光検出装置の断面構成を説明するための図である。
【図１１】半導体光検出素子の概略平面図である。
【図１２】第三辺周辺における半導体光検出素子の構成を示す模式図である。
【図１３】本実施形態の変形例に係る半導体光検出素子の配列を説明するための図である。
【図１４】本実施形態の変形例に係る光検出装置の断面構成を説明するための図である。
【図１５】半導体光検出素子の概略平面図である。
【図１６】第四辺周辺における半導体光検出素子の構成を示す模式図である。
【図１７】第四辺周辺における半導体光検出素子の概略斜視図である。
【図１８】第四辺周辺における半導体光検出素子の概略斜視図である。
【図１９】本実施形態の変形例に係る光検出装置を示す概略斜視図である。
【図２０】半導体光検出素子の概略平面図である。
【図２１】半導体光検出素子の概略平面図である。
【図２２】半導体光検出素子の概略平面図である。
【図２３】本実施形態に係る半導体光検出素子の製造過程を説明するための図である。
【図２４】本実施形態に係る半導体光検出素子の製造過程を説明するための図である。
【図２５】本実施形態に係る半導体光検出素子の製造過程を説明するための図である。
【図２６】本実施形態に係る半導体光検出素子の製造過程を説明するための図である。
【図２７】本実施形態に係る半導体光検出素子の製造過程を説明するための図である。
【図２８】本実施形態に係る半導体光検出素子の製造過程を説明するための図である。
【図２９】本実施形態に係る半導体光検出素子の製造過程を説明するための図である。
【図３０】本実施形態に係る半導体光検出素子の製造過程の変形例を説明するための図である。
【図３１】本実施形態に係る半導体光検出素子の製造過程の変形例を説明するための図である。
【図３２】本実施形態の変形例に係る半導体光検出素子の製造過程を説明するための図である。
【図３３】本実施形態の変形例に係る半導体光検出素子の製造過程を説明するための図である。
【図３４】本実施形態の変形例に係る半導体光検出素子の製造過程を説明するための図である。
【図３５】本実施形態の変形例に係る半導体光検出素子の製造過程を説明するための図である。
【発明を実施するための形態】
【００２３】
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００２４】
図１〜図６を参照して、本実施形態に係る光検出装置１の構成を説明する。図１は、本実施形態に係る光検出装置を示す概略斜視図である。図２は、半導体光検出素子の配列を説明するための図である。図３は、本実施形態に係る光検出装置の断面構成を説明するための図である。図４は、半導体光検出素子の概略平面図である。図５は、第三辺周辺における半導体光検出素子の構成を示す図である。図６は、光検出装置の回路図である。
【００２５】
光検出装置１は、図１〜図３に示されるように、複数の半導体光検出素子１０、搭載基板２０、及び複数のシンチレータ３０を備えている。複数の半導体光検出素子１０は、搭載基板２０に対向配置されている。複数の半導体光検出素子１０は、樹脂（たとえば、エポキシ樹脂など）１１によりモールドされている。本実施形態では、光検出装置１は、「１６」の半導体光検出素子１０と、「１６」のシンチレータ３０とを備えている。
【００２６】
各半導体光検出素子１０は、一つのフォトダイオードアレイＰＤＡを有している。半導体光検出素子１０は、平面視で矩形状を呈する半導体基板１Ｎを有している。半導体基板１Ｎは、互いに対向する主面１Ｎａと主面１Ｎｂとを含んでいる。半導体基板１Ｎは、Ｓｉからなる、Ｎ型（第一導電型）の半導体基板である。
【００２７】
半導体基板１Ｎは、対向方向から見て、多角形状を呈している。本実施形態では、半導体基板１Ｎは、対向方向から見て、五角形状を呈している。すなわち、半導体基板１Ｎは、対向方向から見たときの外縁として、図４に示されるように、一対の第一辺１Ｎ１と、一対の第二辺１Ｎ２と、一つの第三辺１Ｎ３とを有している。
【００２８】
一対の第一辺１Ｎ１は、互いに対向しており、平行である。一対の第二辺１Ｎ２は、互いに対向しており、平行である。第三辺１Ｎ３は、一方の第一辺１Ｎ１と一方の第二辺１Ｎ２とを接続し、かつ、一方の第一辺１Ｎ１と一方の第二辺１Ｎ２とに交差する一方向に延びている。すなわち、第三辺１Ｎ３は、一方の第一辺１Ｎ１と一方の第二辺１Ｎ２との間に位置している。
【００２９】
一方の第一辺１Ｎ１の一端と第三辺１Ｎ３の一端とが接続されている。第一辺１Ｎ１と第三辺１Ｎ３とがなす角は、たとえば１３５°である。一方の第二辺１Ｎ２の一端と第三辺１Ｎ３の他端とが接続されている。第二辺１Ｎ２と第三辺１Ｎ３とがなす角は、たとえば１３５°である。一方の第一辺１Ｎ１の他端と他方の第二辺１Ｎ２の一端とが接続されている。一方の第二辺１Ｎ２の他端と他方の第一辺１Ｎ１の一端とが接続されている。他方の第一辺１Ｎ１の他端と他方の第二辺１Ｎ２の他端とが接続されている。本実施形態では、第一辺１Ｎ１と第二辺１Ｎ２とは、直交している。
【００３０】
第三辺１Ｎ３の長さは、第一辺１Ｎ１及び第二辺１Ｎ２の各長さよりも短い。一方の第一辺１Ｎ１の長さは、他方の第一辺１Ｎ１の長さよりも短い。一方の第二辺１Ｎ２の長さは、他方の第二辺１Ｎ２の長さよりも短い。本実施形態では、一方の第一辺１Ｎ１の長さと一方の第二辺１Ｎ２の長さとは同等であり、他方の第一辺１Ｎ１の長さと他方の第二辺１Ｎ２の長さとは同等である。
【００３１】
フォトダイオードアレイＰＤＡは、半導体基板１Ｎに形成された複数のアバランシェフォトダイオードＡＰＤを含んでいる。一つのアバランシェフォトダイオードＡＰＤは、フォトダイオードアレイＰＤＡにおける一つの画素を構成している。複数のアバランシェフォトダイオードＡＰＤは、主面１Ｎａと主面１Ｎｂとが対向している方向（以下、単に「対向方向」と称する）から見て、二次元状に配列されている。
【００３２】
半導体基板１Ｎは、図４にも示されるように、第一領域ＲＳ１と第二領域ＲＳ２とを有している。第一領域ＲＳ１には、複数のアバランシェフォトダイオードＡＰＤが配置されている。第二領域ＲＳ２は、対向方向から見て、第一領域ＲＳ１の外側で、かつ、第三辺１Ｎ３の近傍に位置している。第二領域ＲＳ２は、たとえば、平面視で三角形状を呈している。図４では、対向方向がＺ軸方向と一致している。
【００３３】
各アバランシェフォトダイオードＡＰＤには、図５にも示されるように、クエンチング抵抗Ｒ１が直列に接続されている。各アバランシェフォトダイオードＡＰＤは、それぞれクエンチング抵抗Ｒ１と直列に接続された態様で、全て並列に接続されており、電源から逆バイアス電圧が印加される。アバランシェフォトダイオードＡＰＤからの出力電流は、後述する信号処理部ＳＰによって検出される。
【００３４】
各アバランシェフォトダイオードＡＰＤは、Ｐ型（第二導電型）の第一半導体領域１ＰＡと、Ｐ型（第二導電型）の第二半導体領域１ＰＢと、を有している。第一半導体領域１ＰＡは、半導体基板１Ｎの主面１Ｎａ側に形成されている。第二半導体領域１ＰＢは、第一半導体領域１ＰＡ内に形成され且つ第一半導体領域１ＰＡよりも不純物濃度が高い。第二半導体領域１ＰＢの平面形状は、たとえば多角形（本実施形態では、四角形）である。第一半導体領域１ＰＡの深さは、第二半導体領域１ＰＢよりも深い。
【００３５】
半導体基板１Ｎは、Ｎ型（第一導電型）の半導体領域１ＰＣを有している。半導体領域１ＰＣは、半導体基板１Ｎの主面１Ｎａ側に形成されている。半導体領域１ＰＣは、Ｎ型の半導体基板１ＮとＰ型の第一半導体領域１ＰＡとの間に形成されるＰＮ接合が半導体基板１Ｎの端に露出するのを防ぐ。半導体領域１ＰＣは、半導体基板１Ｎの端に対応する位置に形成されている。
【００３６】
アバランシェフォトダイオードＡＰＤは、図５に示されるように、半導体基板１Ｎの主面１Ｎａ側にそれぞれ配置された、電極Ｅ１を有している。電極Ｅ１は、第二半導体領域１ＰＢに電気的に接続されている。アバランシェフォトダイオードＡＰＤは、半導体基板１Ｎの主面１Ｎｂ側に配置された電極Ｅ２を有している。電極Ｅ２は、半導体基板１Ｎに電気的に接続されている。第一半導体領域１ＰＡは、第二半導体領域１ＰＢを介して電極Ｅ１に電気的に接続されている。
【００３７】
フォトダイオードアレイＰＤＡは、図５に示されるように、第二半導体領域１ＰＢの外側の半導体基板１Ｎ上に、絶縁層Ｌ１を介して形成された信号線ＴＬと電極Ｅ３とを有している。信号線ＴＬと電極Ｅ３とは、半導体基板１Ｎの主面１Ｎａ側に配置されている。電極Ｅ３は、第二領域ＲＳ２に位置している。信号線ＴＬは、電極Ｅ３に接続されている。
【００３８】
信号線ＴＬは、複数の信号線ＴＬ１と複数の信号線ＴＬ２とを含んでいる。各信号線ＴＬ１は、平面視で、Ｘ軸方向で隣り合うアバランシェフォトダイオードＡＰＤ間をＹ軸方向に延びている。各信号線ＴＬ２は、Ｙ軸方向で隣り合うアバランシェフォトダイオードＡＰＤ間をＸ軸方向に延びて、複数の信号線ＴＬ１同士を電気的に接続する。本実施形態では、信号線ＴＬ１と信号線ＴＬ２とが、電極Ｅ３に接続されている。信号線ＴＬ１と信号線ＴＬ２とのうちいずれか一方が、電極Ｅ３に接続されていてもよい。
【００３９】
フォトダイオードアレイＰＤＡは、アバランシェフォトダイオードＡＰＤごとに、絶縁層Ｌ１を介して形成されたクエンチング抵抗Ｒ１を有している。すなわち、クエンチング抵抗Ｒ１は、半導体基板１Ｎの主面１Ｎａ側に配置されている。クエンチング抵抗Ｒ１は、その一方端が電極Ｅ１に接続され、その他方端が信号線ＴＬ１接続されている。クエンチング抵抗Ｒ１は、たとえば、第二半導体領域１ＰＢの外側の半導体基板１Ｎ上に位置している。図５では、構造の明確化のため、図３に示されている絶縁層Ｌ１，Ｌ３の記載を省略している。
【００４０】
アバランシェフォトダイオードＡＰＤ（第一半導体領域１ＰＡの直下の領域）それぞれは、電極Ｅ１とクエンチング抵抗Ｒ１とを介して、信号線ＴＬ１に接続されている。１つの信号線ＴＬ１には、複数のアバランシェフォトダイオードＡＰＤが、それぞれ電極Ｅ１とクエンチング抵抗Ｒ１とを介して接続されている。クエンチング抵抗Ｒ１は、信号線ＴＬを介して、電極Ｅ３に電気的に接続されている。すなわち、各アバランシェフォトダイオードＡＰＤ（各画素）は、電極Ｅ３に電気的に接続されている。
【００４１】
半導体基板１Ｎの主面１Ｎａ側には、絶縁層Ｌ３が配置されている。絶縁層Ｌ３は、電極Ｅ１，Ｅ３、クエンチング抵抗Ｒ１、及び信号線ＴＬを覆うように形成されている。
【００４２】
クエンチング抵抗Ｒ１は、クエンチング抵抗Ｒ１が接続される電極Ｅ１よりも抵抗率が高い。クエンチング抵抗Ｒ１は、たとえばポリシリコンからなる。クエンチング抵抗Ｒ１の形成方法としては、ＣＶＤ（Chemical  Vapor  Deposition）法を用いることができる。
【００４３】
電極Ｅ１，Ｅ２，Ｅ３及び信号線ＴＬは、Ａｌなどの金属からなる。半導体基板がＳｉからなる場合には、電極材料としては、Ａｌの他に、ＡｕＧｅ／Ｎｉなどもよく用いられる。電極Ｅ１，Ｅ２，Ｅ３及び信号線ＴＬの形成方法としては、スパッタ法を用いることができる。
【００４４】
Ｓｉを用いた場合におけるＰ型不純物としてはＢなどの３族元素が用いられ、Ｎ型不純物としては、Ｎ、Ｐ又はＡｓなどの５族元素が用いられる。半導体の導電型であるＮ型とＰ型は、互いに置換して素子を構成しても、当該素子を機能させることができる。これらの不純物の添加方法としては、拡散法やイオン注入法を用いることができる。
【００４５】
絶縁層Ｌ１，Ｌ３の材料としては、ＳｉＯ２又はＳｉＮを用いることができる。絶縁層Ｌ１，Ｌ３の形成方法としては、絶縁層Ｌ１，Ｌ３がＳｉＯ２からなる場合には、熱酸化法又はスパッタ法を用いることができる。
【００４６】
上述の構造の場合、Ｎ型の半導体基板１ＮとＰ型の第一半導体領域１ＰＡとの間に、ＰＮ接合が構成されることで、アバランシェフォトダイオードＡＰＤが形成されている。半導体基板１Ｎは、半導体基板１Ｎの主面１Ｎｂに形成された電極Ｅ２に電気的に接続され、第一半導体領域１ＰＡは、第二半導体領域１ＰＢを介して、電極Ｅ１に接続されている。クエンチング抵抗Ｒ１はアバランシェフォトダイオードＡＰＤに対して直列に接続されている（図６参照）。
【００４７】
フォトダイオードアレイＰＤＡにおいては、個々のアバランシェフォトダイオードＡＰＤをガイガーモードで動作させる。ガイガーモードでは、アバランシェフォトダイオードＡＰＤのブレークダウン電圧よりも大きな逆方向電圧（逆バイアス電圧）をアバランシェフォトダイオードＡＰＤのアノード／カソード間に印加する。すなわち、アノードには（−）電位Ｖ１を、カソードには（＋）電位Ｖ２を印加する。これらの電位の極性は相対的なものであり、一方の電位をグランド電位とすることも可能である。
【００４８】
アノードはＰ型の第一半導体領域１ＰＡであり、カソードはＮ型の半導体基板１Ｎである。アバランシェフォトダイオードＡＰＤに光（フォトン）が入射すると、基板内部で光電変換が行われて光電子が発生する。第一半導体領域１ＰＡのＰＮ接合界面の近傍領域において、アバランシェ増倍が行われ、増幅された電子群は電極Ｅ２に向けて流れる。すなわち、フォトダイオードアレイＰＤＡのいずれかの画素（アバランシェフォトダイオードＡＰＤ）に光（フォトン）が入射すると、増倍されて、信号として電極Ｅ３から取り出される。
【００４９】
各アバランシェフォトダイオードＡＰＤに接続されたクエンチング抵抗Ｒ１の他方端は、半導体基板１Ｎの主面１Ｎａに沿って共通の信号線ＴＬに電気的に接続されている。各アバランシェフォトダイオードＡＰＤは、ガイガーモードで動作しており、共通の信号線ＴＬに接続されている。このため、複数のアバランシェフォトダイオードＡＰＤに同時にフォトンが入射した場合、複数のアバランシェフォトダイオードＡＰＤの出力は全て共通の信号線ＴＬに入力され、全体としては入射フォトン数に応じた高強度の信号として計測される。そして、各半導体光検出素子１０（各フォトダイオードアレイＰＤＡ）では、電極Ｅ３を通して信号が出力される。
【００５０】
搭載基板２０は、図３にも示されるように、互いに対向する主面２０ａと主面２０ｂとを有している。搭載基板２０は、平面視で矩形形状を呈している。主面２０ａは、半導体基板１Ｎの主面１Ｎｂと対向している。各半導体光検出素子１０は、半導体基板１Ｎの主面１Ｎｂと主面２０ａとが対向するように、搭載基板２０に配置されている。各半導体光検出素子１０は、搭載基板２０上で、二次元状に配置されている。
【００５１】
搭載基板２０は、それぞれ複数の電極Ｅ５と電極Ｅ７とを含んでいる。電極Ｅ５と電極Ｅ７とは、各半導体光検出素子１０（各フォトダイオードアレイＰＤＡ）に対応する位置に配置されている。電極Ｅ５と電極Ｅ７とは、主面２０ａ側に配置されている。
【００５２】
電極Ｅ５は、図３に示されるように、対向方向から見て、半導体基板１Ｎの外側で、かつ、第三辺１Ｎ３の近傍に配置されている。すなわち、電極Ｅ５は、主面２０ａにおける、第三辺１Ｎ３の近傍に位置する領域上に形成されている。電極Ｅ５は、対向方向から見て、半導体基板１Ｎから露出している。上記対向方向は、主面２０ａと主面２０ｂとが対向している方向と一致している。
【００５３】
電極Ｅ７は、図３に示されるように、電極Ｅ２に対応する位置に配置されている。すなわち、電極Ｅ７は、主面２０ａにおける、電極Ｅ２に対向する各領域上に形成されている。
【００５４】
搭載基板２０は、それぞれ複数の電極Ｅ６と電極Ｅ８とを含んでいる。電極Ｅ６と電極Ｅ８とは、主面２０ｂ側に配置されている。電極Ｅ６は、対応する電極Ｅ５と電気的に接続されている。電極Ｅ８は、対応する電極Ｅ７と電気的に接続されている。電極Ｅ５，Ｅ６，Ｅ７，Ｅ８も、電極Ｅ１，Ｅ２，Ｅ３と同じく、Ａｌなどの金属からなる。電極材料としては、Ａｌの他に、ＡｕＧｅ／Ｎｉなどを用いてもよい。
【００５５】
電極Ｅ３と電極Ｅ５とは、ボンディングワイヤＷ１により接続されている。これにより、電極Ｅ３は、ボンディングワイヤＷ１を介して、電極Ｅ５に電気的に接続されている。ボンディングワイヤＷ１は、対向方向から見て第三辺１Ｎ３を跨るように延びている。ボンディングワイヤＷ１は、たとえば、Ａｌ、Ｃｕ、又はＡｕなどからなる。クエンチング抵抗Ｒ１は、信号線ＴＬ、電極Ｅ３、及びボンディングワイヤＷ１を介して、電極Ｅ５に電気的に接続されている。
【００５６】
電極Ｅ２と電極Ｅ７とは、たとえば、導電性樹脂２１により接続されている。これにより、電極Ｅ２は、導電性樹脂２１を介して、電極Ｅ７に電気的に接続されている。導電性樹脂２１は、導電性フィラーと樹脂とを含んでいる。導電性フィラーには、たとえばＡｇ粉などが用いられる。
【００５７】
信号処理部ＳＰは、たとえば、搭載基板２０の主面２０ｂ側に配置される。信号処理部ＳＰは、ＡＳＩＣ（Application  Specific  Integrated  Circuit）を構成している。各電極Ｅ６は、搭載基板２０に形成されている配線及びボンデングワイヤ（いずれも図示省略）などを介して信号処理部ＳＰと電気的に接続されている。信号処理部ＳＰには、各半導体光検出素子１０（各フォトダイオードアレイＰＤＡ）からの出力信号が入力され、信号処理部ＳＰは、各半導体光検出素子１０からの出力信号を処理する。信号処理部ＳＰは、各半導体光検出素子１０からの出力信号をデジタルパルスに変換するＣＭＯＳ回路を含んでいる。信号処理部ＳＰは、搭載基板２０とは異なる基板に配置されていてもよい。
【００５８】
各シンチレータ３０は、光学接着剤３１により、樹脂１１に光学的に接続される。シンチレータ３０は、各半導体光検出素子１０（各フォトダイオードアレイＰＤＡ）に対応する位置に配置されている。シンチレータからのシンチレーション光は、光学接着剤３１及び樹脂１１を通り、半導体光検出素子１０に入射する。シンチレータ３０の数は、半導体光検出素子１０の数と同じであり、シンチレータ３０と半導体光検出素子１０とが一対一で対応している。
【００５９】
以上のように、本実施形態では、電極Ｅ３と電極Ｅ５とを接続しているボンディングワイヤＷ１は、対向方向から見て第三辺１Ｎ３を跨るように延びている。これにより、フォトダイオードアレイＰＤＡの信号が、半導体基板１Ｎの主面１Ｎａ側から取り出され、搭載基板２０の主面２０ａ側に送られる。すなわち、半導体基板１Ｎと搭載基板２０との電気的な接続がボンディングワイヤＷ１により実現されている。
【００６０】
第三辺１Ｎ３は、一方の第一辺１Ｎ１と一方の第二辺１Ｎ２とを接続し、かつ、一方の第一辺１Ｎ１と一方の第二辺１Ｎ２とに交差する一方向に延びている。したがって、半導体基板１Ｎには、特許文献１に記載された光検出装置において半導体基板に形成されているような切り欠きは形成されておらず、半導体基板１Ｎの機械的強度の低下が抑制されている。
【００６１】
第三辺１Ｎ３の長さは、第一辺１Ｎ１及び第二辺１Ｎ２の各長さよりも短い。これにより、複数の画素（複数のアバランシェフォトダイオードＡＰＤ）が位置する領域（有効領域）である第一領域ＲＳ１の面積の低下を抑制することができる。
【００６２】
本実施形態では、光検出装置１は、複数の半導体光検出素子１０を備えている。各半導体光検出素子１０は、半導体基板１Ｎの主面１Ｎｂと搭載基板２０の主面２０ａとが対向するように、搭載基板２０に配置されている。半導体光検出素子１０ごとに、電極Ｅ３と電極Ｅ５とがボンディングワイヤＷ１を介して接続されている。光検出装置１が複数の半導体光検出素子１０を備えているので、光検出装置１の受光領域の大面積化が図られる。
【００６３】
各フォトダイオードアレイＰＤＡでは、画素を構成するアバランシェフォトダイオードＡＰＤがフォトンを検出してガイガー放電したとき、アバランシェフォトダイオードＡＰＤに接続されたクエンチング抵抗Ｒ１の働きにより、パルス状の信号を得る。それぞれのアバランシェフォトダイオードＡＰＤが、各々フォトンをカウントする。このため、同じタイミングで複数個のフォトンが入射した時においても、総出力パルスの出力電荷量あるいは信号強度に応じて、入射したフォトン数が判明する。
【００６４】
本実施形態では、半導体光検出素子１０とシンチレータ３０とが一対一で結合されている態様で、搭載基板２０にタイリングされている。Ｘ軸方向で隣り合う半導体光検出素子１０同士は、第一辺１Ｎ１が対向するようにタイリングされている。Ｙ軸方向で隣り合う半導体光検出素子１０同士は、第二辺１Ｎ２が対向するようにタイリングされている。
【００６５】
次に、図７を参照して、本実施形態の変形例に係る光検出装置１の構成を説明する。図７は、第三辺周辺における半導体光検出素子の概略斜視図である。図７では、半導体光検出素子１０（半導体基板１Ｎ）が概略的に図示されている。
【００６６】
図７に示された変形例では、半導体基板１Ｎの主面１Ｎａ側には、第一辺１Ｎ１と第三辺１Ｎ３とがなす角部に窪み３が形成されていると共に、第二辺１Ｎ２と第三辺１Ｎ３とがなす角部に窪み５が形成されている。すなわち、第一辺１Ｎ１と第三辺１Ｎ３とがなす角部には、窪み３により段差が形成され、第二辺１Ｎ２と第三辺１Ｎ３とがなす角部には、窪み５により段差が形成されている。窪み３，５は、後述するスリット４５により構成される。
【００６７】
窪み３は、対向方向から見て第一辺１Ｎ１と第三辺１Ｎ３とがなす角部に沿うように延びている。すなわち、窪み３は、対向方向から見て、第一辺１Ｎ１に沿う方向に延びている領域と、第三辺１Ｎ３に沿う方向に延びている領域とを有している。窪み５は、対向方向から見て第二辺１Ｎ２と第三辺１Ｎ３とがなす角部に沿うように延びている。すなわち、窪み５は、対向方向から見て、第二辺１Ｎ２に沿う方向に延びている領域と、第三辺１Ｎ３に沿う方向に延びている領域とを有している。
【００６８】
本変形例では、第一辺１Ｎ１と第三辺１Ｎ３とがなす角部に窪み３が形成されているので、当該角部にチッピングが生じるのを抑制することができる。第二辺１Ｎ２と第三辺１Ｎ３とがなす角部に窪み５が形成されているので、当該角部にチッピングが生じるのを抑制することができる。
【００６９】
次に、図８を参照して、本実施形態の変形例に係る光検出装置１の構成を説明する。図８は、第三辺周辺における半導体光検出素子の概略斜視図である。図８では、半導体光検出素子１０（半導体基板１Ｎ）が概略的に図示されている。
【００７０】
図８に示された変形例では、半導体基板１Ｎの主面１Ｎａ側には、第一辺１Ｎ１と第三辺１Ｎ３とがなす角部に金属膜７が形成されていると共に、第二辺１Ｎ２と第三辺１Ｎ３とがなす角部に金属膜９が形成されている。金属膜７は、対向方向から見て、第一辺１Ｎ１に沿う方向に延びている辺と、第三辺１Ｎ３に沿う方向に延びている辺とを有している。金属膜９は、対向方向から見て、第二辺１Ｎ２に沿う方向に延びている辺と、第三辺１Ｎ３に沿う方向に延びている辺とを有している。本実施形態では、各金属膜７，９は、平面視で、五角形状を呈している。金属膜７，９は、たとえば、Ａｌ、Ａｕ、又はＣｕなどからなる。金属膜７，９は、後述する金属膜４７により構成される。
【００７１】
本変形例では、第一辺１Ｎ１と第三辺１Ｎ３とがなす角部に金属膜７が形成されているので、当該角部の機械的強度が向上する。これにより、第一辺１Ｎ１と第三辺１Ｎ３とがなす角部にチッピングが生じるのを抑制することができる。第二辺１Ｎ２と第三辺１Ｎ３とがなす角部に金属膜９が形成されているので、当該角部の機械的強度が向上する。これにより、第二辺１Ｎ２と第三辺１Ｎ３とがなす角部にチッピングが生じるのを抑制することができる。
【００７２】
次に、図９〜図１２を参照して、本実施形態の変形例に係る光検出装置１の構成を説明する。図９は、本変形例に係る半導体光検出素子の配列を説明するための図である。図１０は、本変形例に係る光検出装置の断面構成を説明するための図である。図１１は、半導体光検出素子の概略平面図である。図１２は、第三辺周辺における半導体光検出素子の構成を示す模式図である。
【００７３】
半導体光検出素子１０は、図１０に示されるように、半導体基板１Ｎの主面１Ｎａ側に配置されている電極Ｅ９を有している。電極Ｅ９は、絶縁層Ｌ１に形成されているビアを通して、Ｎ型の半導体領域１ＰＣに接続されている。電極Ｅ９は、半導体領域１ＰＣを介して半導体基板１Ｎに電気的に接続されている。電極Ｅ９は、第二領域ＲＳ２に位置している。電極Ｅ９と電極Ｅ３とは、対向方向から見て、第三辺１Ｎ３に沿って並んでいる。電極Ｅ３を含む断面構成は、上述した実施形態と同様であり（図３参照）、図示を省略する。
【００７４】
電極Ｅ７は、パッド部Ｅ７ｐを有している。パッド部Ｅ７ｐは、図１１及び図１２に示されるように、対向方向から見て、半導体基板１Ｎの外側で、かつ、第三辺１Ｎ３の近傍に配置されている。すなわち、パッド部Ｅ７ｐは、主面２０ａにおける、第三辺１Ｎ３の近傍に位置する領域上に形成されている。パッド部Ｅ７ｐは、対向方向から見て、半導体基板１Ｎから露出している。パッド部Ｅ７ｐと電極Ｅ５とは、対向方向から見て、第三辺１Ｎ３に沿って並んでいる。
【００７５】
電極Ｅ９とパッド部Ｅ７ｐ（電極Ｅ７）とは、ボンディングワイヤＷ２により接続されている。これにより、電極Ｅ９は、ボンディングワイヤＷ２を介して、電極Ｅ７に電気的に接続されている。半導体基板１Ｎは、半導体領域１ＰＣ、電極Ｅ９、及びボンディングワイヤＷ２を介して、電極Ｅ７に電気的に接続されている。ボンディングワイヤＷ２は、ボンディングワイヤＷ１と同様に、対向方向から見て第三辺１Ｎ３を跨るように延びている。ボンディングワイヤＷ１とボンディングワイヤＷ２とは、対向方向から見て、第三辺１Ｎ３に交差する方向で並んでいる。ボンディングワイヤＷ２は、ボンディングワイヤＷ１と同じく、たとえば、Ａｌ、Ｃｕ、又はＡｕなどからなる。
【００７６】
本変形例においても、上述した実施形態と同様に、半導体基板１Ｎと搭載基板２０との電気的な接続がボンディングワイヤＷ１により実現されている。半導体基板１Ｎの機械的強度の低下が抑制されている。
【００７７】
本変形例では、電極Ｅ９と電極Ｅ７とが、ボンディングワイヤＷ２を介して接続されている。この場合、ボンディングワイヤＷ２及び電極Ｅ９を通して、半導体基板１Ｎにカソード電位を適切に与えることが可能となる。すなわち、半導体基板１Ｎと搭載基板２０との電気的な接続がボンディングワイヤＷ２によって実現されている。
【００７８】
半導体基板１Ｎの主面１Ｎｂ側には、電極Ｅ２が配置されていなくてもよい。すなわち、半導体基板１Ｎの主面１Ｎｂが、導電性樹脂２１により電極Ｅ７に直接接続されていてもよい。この場合、半導体基板１Ｎにカソード電位を与えるための電極を半導体基板１Ｎの主面１Ｎｂ側に配置する必要がなく、半導体光検出素子１０の製造コストを低減することができる。半導体基板１Ｎは、導電性樹脂２１を介して、電極Ｅ７に電気的に接続される。
【００７９】
次に、図１３〜図１６を参照して、本実施形態の変形例に係る光検出装置１の構成を説明する。図１３は、本変形例に係る半導体光検出素子の配列を説明するための図である。図１４は、本変形例に係る光検出装置の断面構成を説明するための図である。図１５は、半導体光検出素子の概略平面図である。図１６は、第四辺周辺における半導体光検出素子の構成を示す模式図である。本変形例においても、電極Ｅ３を含む断面構成は、上述した実施形態と同様であり（図３参照）、図示を省略する。
【００８０】
本変形例では、半導体基板１Ｎは、対向方向から見て、六角形状を呈している。すなわち、半導体基板１Ｎは、対向方向から見たときの外縁として、一対の第一辺１Ｎ１と、一対の第二辺１Ｎ２と、一つの第三辺１Ｎ３と、一つの第四辺１Ｎ４とを有している。一対の第一辺１Ｎ１は、互いに対向しており、平行である。一対の第二辺１Ｎ２は、互いに対向しており、平行である。
【００８１】
第三辺１Ｎ３と第四辺１Ｎ４とは、互いに対向しており、平行である。第四辺１Ｎ４は、他方の第一辺１Ｎ１と他方の第二辺１Ｎ２とを接続し、かつ、他方の第一辺１Ｎ１と他方の第二辺１Ｎ２とに交差する一方向に延びている。すなわち、第四辺１Ｎ４は、他方の第一辺１Ｎ１と他方の第二辺１Ｎ２との間に位置している。他方の第一辺１Ｎ１の他端と第四辺１Ｎ４の一端とが接続されている。第一辺１Ｎ１と第四辺１Ｎ４とがなす角は、たとえば１３５°である。他方の第二辺１Ｎ２の他端と第四辺１Ｎ４の他端とが接続されている。第二辺１Ｎ２と第四辺１Ｎ４とがなす角は、たとえば１３５°である。
【００８２】
第三辺１Ｎ３の長さだけでなく、第四辺１Ｎ４の長さも、第一辺１Ｎ１及び第二辺１Ｎ２の各長さよりも短い。本変形例では、第三辺１Ｎ３の長さと第四辺１Ｎ４の長さとは、同等である。第三辺１Ｎ３の長さと第四辺１Ｎ４の長さとは、同等でなくてもよく、異なっていてもよい。
【００８３】
半導体基板１Ｎは、図１５にも示されるように、第一領域ＲＳ１と第二領域ＲＳ２と第三領域ＲＳ３を有している。第三領域ＲＳ３は、対向方向から見て、第一領域ＲＳ１の外側で、かつ、第四辺１Ｎ４の近傍に位置している。すなわち、第三領域ＲＳ３は、対向方向から見て、第一領域ＲＳ１を挟んで第二領域ＲＳ２と対向するように位置している。第三領域ＲＳ３は、たとえば、平面視で三角形状を呈している。図１５では、対向方向がＺ軸方向と一致している。
【００８４】
本変形例では、電極Ｅ９は、第三領域ＲＳ３に位置している。電極Ｅ７のパッド部Ｅ７ｐは、図１５に示されるように、対向方向から見て、半導体基板１Ｎの外側で、かつ、第四辺１Ｎ４の近傍に配置されている。すなわち、パッド部Ｅ７ｐは、主面２０ａにおける、第四辺１Ｎ４の近傍に位置する領域上に形成されている。ボンディングワイヤＷ２は、対向方向から見て第四辺１Ｎ４を跨るように延びている。
【００８５】
本変形例においても、図９〜図１２に示された変形例と同様に、半導体基板１Ｎと搭載基板２０との電気的な接続がボンディングワイヤＷ１，Ｗ２により実現されている。半導体基板１Ｎの機械的強度の低下が抑制されている。図９〜図１２に示された変形例と同様に、半導体基板１Ｎの主面１Ｎｂ側には、電極Ｅ２が配置されていなくてもよい。この場合、半導体光検出素子１０の製造コストを低減することができる。
【００８６】
第四辺１Ｎ４の長さは、第一辺１Ｎ１及び第二辺１Ｎ２の各長さよりも短い。これにより、複数の画素（複数のアバランシェフォトダイオードＡＰＤ）が位置する領域（有効領域）である第一領域ＲＳ１の面積の低下を抑制することができる。
【００８７】
次に、図１７を参照して、図１３〜図１６に示された光検出装置１の変形例の構成を説明する。図１７は、第四辺周辺における半導体光検出素子の概略斜視図である。図１７では、半導体光検出素子１０（半導体基板１Ｎ）が概略的に図示されている。
【００８８】
図１７に示された変形例では、半導体基板１Ｎの主面１Ｎａ側には、第一辺１Ｎ１と第四辺１Ｎ４とがなす角部に窪み１３が形成されていると共に、第二辺１Ｎ２と第四辺１Ｎ４とがなす角部に窪み１５が形成されている。すなわち、第一辺１Ｎ１と第四辺１Ｎ４とがなす角部には、窪み１３により段差が形成され、第二辺１Ｎ２と第四辺１Ｎ４とがなす角部には、窪み１５により段差が形成されている。図示は省略するが、半導体基板１Ｎには、上述した窪み３，５が形成されていてもよい。
【００８９】
窪み１３は、対向方向から見て第一辺１Ｎ１と第四辺１Ｎ４とがなす角部に沿うように延びている。すなわち、窪み１３は、対向方向から見て、第一辺１Ｎ１に沿う方向に延びている領域と、第四辺１Ｎ４に沿う方向に延びている領域とを有している。窪み１５は、対向方向から見て第二辺１Ｎ２と第四辺１Ｎ４とがなす角部に沿うように延びている。すなわち、窪み１５は、対向方向から見て、第二辺１Ｎ２に沿う方向に延びている領域と、第四辺１Ｎ４に沿う方向に延びている領域とを有している。
【００９０】
本変形例では、第一辺１Ｎ１と第四辺１Ｎ４とがなす角部に窪み１３が形成されているので、当該角部にチッピングが生じるのを抑制することができる。第二辺１Ｎ２と第四辺１Ｎ４とがなす角部に窪み１５が形成されているので、当該角部にチッピングが生じるのを抑制することができる。
【００９１】
次に、図１８を参照して、図１３〜図１６に示された光検出装置１の変形例の構成を説明する。図１８は、第四辺周辺における半導体光検出素子の概略斜視図である。図１８では、半導体光検出素子１０（半導体基板１Ｎ）が概略的に図示されている。
【００９２】
図８に示された変形例では、半導体基板１Ｎの主面１Ｎａ側には、第一辺１Ｎ１と第四辺１Ｎ４とがなす角部に金属膜１７が形成されていると共に、第二辺１Ｎ２と第四辺１Ｎ４とがなす角部に金属膜１９が形成されている。図示は省略するが、半導体基板１Ｎには、上述した金属膜７，９が形成されていてもよい。
【００９３】
金属膜１７は、対向方向から見て、第一辺１Ｎ１に沿う方向に延びている辺と、第四辺１Ｎ４に沿う方向に延びている辺とを有している。金属膜１９は、対向方向から見て、第二辺１Ｎ２に沿う方向に延びている辺と、第四辺１Ｎ４に沿う方向に延びている辺とを有している。本変形例では、各金属膜１７，１９は、平面視で、五角形状を呈している。金属膜１７，１９は、金属膜７，９と同様に、たとえば、Ａｌ、Ａｕ、又はＣｕなどからなる。
【００９４】
本変形例では、第一辺１Ｎ１と第四辺１Ｎ４とがなす角部に金属膜７が形成されているので、当該角部の機械的強度が向上する。これにより、第一辺１Ｎ１と第四辺１Ｎ４とがなす角部にチッピングが生じるのを抑制することができる。第二辺１Ｎ２と第四辺１Ｎ４とがなす角部に金属膜９が形成されているので、当該角部の機械的強度が向上する。これにより、第二辺１Ｎ２と第四辺１Ｎ４とがなす角部にチッピングが生じるのを抑制することができる。
【００９５】
次に、図１９〜図２２を参照して、本実施形態の変形例に係る光検出装置１の構成を説明する。図１９は、本実施形態の変形例に係る光検出装置を示す概略斜視図である。図２０〜図２２は、半導体光検出素子の概略平面図である。
【００９６】
図１９及び図２０に示された変形例では、光検出装置１は、一つの半導体光検出素子１０、一つの搭載基板２０、及び一つのシンチレータ３０を備えている。本変形例においても、上述した実施形態と同様に、半導体基板１Ｎと搭載基板２０との電気的な接続がボンディングワイヤＷ１により実現されている。半導体基板１Ｎの機械的強度の低下が抑制されている。
【００９７】
図２１及び図２２に示された変形例でも、光検出装置１は、一つの半導体光検出素子１０、一つの搭載基板２０、及び一つのシンチレータ３０を備えている。本変形例においても、半導体基板１Ｎと搭載基板２０との電気的な接続がボンディングワイヤＷ１，Ｗ２により実現されている。半導体基板１Ｎの機械的強度の低下が抑制されている。
【００９８】
次に、図２３〜図２９を参照して、本実施形態に係る半導体光検出素子１０の製造過程について説明する。図２３〜図２９は、本実施形態に係る半導体光検出素子の製造過程を説明するための図である。
【００９９】
まず、半導体基板（半導体ウェハ）４０が準備される（図２３参照）。半導体基板４０は、複数の素子形成領域４２を含んでいる。複数の素子形成領域４２は、第一方向Ｄ１と、第一方向Ｄ１と交差する第二方向Ｄ２と、に隣り合うように位置している。本実施形態では、第一方向Ｄ１と第二方向Ｄ２とは直交している。素子形成領域４２は、平面視で、五角形状を呈している。図２３では、説明のため、隣り合う素子形成領域４２の境界となる位置が実線で示されている。
【０１００】
素子形成領域４２は、図３に示された半導体光検出素子１０に対応する構成を備えている。すなわち、素子形成領域４２には、図２３での図示は省略するが、複数のアバランシェフォトダイオードＡＰＤ（第一半導体領域１ＰＡ及び第二半導体領域１ＰＢ）、クエンチング抵抗Ｒ１、半導体領域１ＰＣ、信号線ＴＬ、電極Ｅ２，Ｅ３、及び絶縁層Ｌ１，Ｌ３などが、それぞれ対応する位置に形成されている。半導体基板４０は、個片化されることにより、半導体基板１Ｎを構成する。アバランシェフォトダイオードＡＰＤ、クエンチング抵抗Ｒ１、半導体領域１ＰＣ、信号線ＴＬ、電極Ｅ２，Ｅ３、及び絶縁層Ｌ１，Ｌ３などの形成過程は、当該技術分野では既知であり、詳細な説明を省略する。
【０１０１】
次に、半導体基板４０が複数の素子形成領域４２毎に個片化される（図３０参照）。これにより、半導体光検出素子１０が得られる。
【０１０２】
本実施形態では、ステルスダイシング技術を用いることにより、半導体基板４０が個片化される。ステルスダイシング技術は、半導体基板（半導体ウエハ）の内部にレーザ光を照射して任意の位置に改質領域を形成し、この改質領域を起点として半導体基板を切断するダイシング技術である（たとえば、特開２００９−１３５３４２号公報を参照）。ステルスダイシング技術に用いられるレーザ加工装置は、いわゆるＳＤＥ（ステルスダイシングエンジン：登録商標）と称される。このＳＤＥは、たとえば、レーザ光をパルス発振するレーザ光源と、レーザ光の光軸（光路）の向きを変えるように配置されたダイクロイックミラーと、レーザ光を集光するための集光用レンズ（集光光学系）と、を備えている。
【０１０３】
本過程では、レーザ光Ｌが主面４０ａ側から照射され、半導体基板４０の内部に集光点Ｐが形成される（図２４参照）。この状態で、レーザ光Ｌが、複数の素子形成領域４２のうち隣り合う素子形成領域４２同士の境界に位置する切断予定ライン（図２４において、実線に沿ったライン）に沿って相対的に移動される。これにより、切断予定ラインに沿って、切断の起点となる改質領域ＭＲが半導体基板４０の内部に形成される（図２５及び図２６参照）。そして、形成された改質領域ＭＲを起点として半導体基板４０を切断して個片化する。図２４〜図２６では、半導体基板４０（半導体ウエハ）を概略的に図示し、アバランシェフォトダイオードＡＰＤ、クエンチング抵抗Ｒ１、半導体領域１ＰＣ、信号線ＴＬ、電極Ｅ２，Ｅ３、及び絶縁層Ｌ１，Ｌ３などの図示を省略している。
【０１０４】
集光点Ｐとは、レーザ光Ｌが集光する箇所である。改質領域ＭＲは、連続的に形成される場合もあるし、断続的に形成される場合もある。改質領域ＭＲは列状でも点状でもよく、改質領域ＭＲは少なくとも半導体基板４０の内部に形成されていればよい。改質領域ＭＲを起点に亀裂が形成される場合があり、亀裂及び改質領域ＭＲは、半導体基板４０の外表面（表面、裏面、若しくは外周面）に露出していてもよい。
【０１０５】
レーザ光Ｌが、半導体基板４０を透過すると共に半導体基板４０の内部の集光点近傍にて特に吸収されることにより、半導体基板４０に改質領域ＭＲが形成される（すなわち、内部吸収型レーザ加工）。したがって、半導体基板４０の主面４０ａではレーザ光Ｌが殆ど吸収されないので、半導体基板４０の主面４０ａが溶融することはない。
【０１０６】
本実施形態において形成される改質領域は、密度、屈折率、機械的強度やその他の物理的特性が周囲とは異なる状態になった領域である。改質領域としては、たとえば、溶融処理領域、クラック領域、絶縁破壊領域、又は屈折率変化領域などがあり、これらが混在した領域もある。改質領域としては、半導体基板４０において改質領域の密度が非改質領域の密度と比較して変化した領域、及び、格子欠陥が形成された領域がある（これらをまとめて高密転移領域ともいう）。
【０１０７】
ここで、図２７を参照して、切断予定ラインについて詳しく説明する。
【０１０８】
各素子形成領域４２の五辺には、第二方向Ｄ２で平行な一対の切断予定ライン５１と、第一方向Ｄ１で平行な一対の切断予定ライン５２と、切断予定ライン５３が設定されている。一方の切断予定ライン５１と切断予定ライン５３とが接続されている。一方の切断予定ライン５２と切断予定ライン５３とが接続されている。各素子形成領域４２において、切断予定ライン５３の長さは、切断予定ライン５１及び切断予定ライン５２の各長さよりも短い。
【０１０９】
本実施形態では、四つの素子形成領域４２が一つの配置単位として扱われている。四つの素子形成領域４２は、各素子形成領域４２の切断予定ライン５３により矩形が形成されるように配置されている。切断予定ライン５３によって囲まれる矩形状の領域は、素子として使用しない非有効領域である。半導体基板４０は、複数の上記配置単位を含んでいる。複数の配置単位は、第一方向Ｄ１と、第二方向Ｄ２と、に隣り合うように並んでいる。
【０１１０】
切断予定ライン５３によって囲まれる上記領域内では、切断予定ライン５１と切断予定ライン５２とは交差していない。切断予定ライン５３によって囲まれる上記領域以外では、切断予定ライン５１と切断予定ライン５２とが交差している。
【０１１１】
切断予定ライン５３によって囲まれる上記領域内では、切断予定ライン５１は、第一方向Ｄ１で離間している。すなわち、第一方向Ｄ１で隣り合う二つの素子形成領域４２において、切断予定ライン５３に接続される上記一方の切断予定ライン５１は、第一方向Ｄ１で離間している。切断予定ライン５３によって囲まれる上記領域内では、切断予定ライン５２は、第二方向Ｄ２で離間している。すなわち、第二方向Ｄ２で隣り合う二つの素子形成領域４２において、切断予定ライン５３に接続される上記一方の切断予定ライン５２は、第二方向Ｄ２で離間している。
【０１１２】
半導体基板４０は、不図示のエキスパンドテープ（ダイシングテープ）に貼り付けられている。この状態で、半導体基板４０には、切断予定ライン５１に沿ってレーザ光Ｌが上述したように照射される。これにより、半導体基板４０には、切断予定ライン５１に沿って、改質領域６１が形成される（図２８参照）。切断予定ライン５３によって囲まれる上記領域内では、改質領域６１は、第一方向Ｄ１で離間している。
【０１１３】
半導体基板４０には、切断予定ライン５２に沿ってレーザ光Ｌが上述したように照射される。これにより、半導体基板４０には、切断予定ライン５２に沿って、改質領域６２が形成される（図２８参照）。切断予定ライン５３によって囲まれる上記領域内では、改質領域６２は、第二方向Ｄ２で離間している。切断予定ライン５３によって囲まれる上記領域以外では、改質領域６１と改質領域６２とが交差している。
【０１１４】
半導体基板４０には、切断予定ライン５３に沿ってレーザ光Ｌが上述したように照射される。これにより、半導体基板４０には、切断予定ライン５３に沿って、改質領域６３が形成される（図２８参照）。改質領域６３は、改質領域６１，６２に接続されておらず、改質領域６３は、改質領域６１，６２から離間している。すなわち、改質領域６３は、切断予定ライン５３の両端部分５３ａを除く、中間部分５３ｂに形成されている。各端部分５３ａの長さは、改質領域６３から発生した亀裂が切断予定ライン５１，５２に向かって伸展する距離に設定される。各端部分５３ａの長さは、たとえば１０μｍに設定される。
【０１１５】
半導体基板４０に、改質領域６１，６２，６３が形成された後、エキスパンドテープが拡張される。これにより、改質領域６１，６２，６３から発生した亀裂が半導体基板４０の主面４０ａ，４０ｂに到達し、切断予定ライン５１，５２，５３に沿って半導体基板４０が切断される。このとき、改質領域６３から発生した亀裂は改質領域６１，６２に到達する。したがって、半導体基板４０から複数の素子形成領域４２が切り出されて、図２９に示されるように、図３に示された構成を備えている複数の半導体光検出素子１０が得られる。
【０１１６】
半導体基板４０が切断予定ライン５１で切断されることにより、半導体光検出素子１０を対向方向から見たときに第一辺１Ｎ１を構成する側面が形成される。半導体基板４０が切断予定ライン５２で切断されることにより、半導体光検出素子１０を対向方向から見たときに第二辺１Ｎ２を構成する側面が形成される。半導体基板４０が切断予定ライン５３で切断されることにより、半導体光検出素子１０を対向方向から見たときに第三辺１Ｎ３を構成する側面が形成される。
【０１１７】
上述した製造過程では、素子として使用しない非有効領域内に、切断予定ライン５１，５２が延びている。このため、切断予定ライン５１，５２に沿って改質領域６１，６２を形成する際に、レーザ光Ｌの照射がＯＮ／ＯＦＦされる位置が、上記非有効領域内に位置する。レーザ光Ｌの照射のＯＮ／ＯＦＦ精度に応じて改質領域６１，６２の位置がずれた場合でも、半導体基板４０を適切に切断することができる。切断予定ライン５１，５２の非有効領域内に位置する部分の長さは、レーザ光Ｌの照射のＯＮ／ＯＦＦ精度を考慮して設定される。切断予定ライン５１，５２の非有効領域内に位置する部分の長さは、たとえば１０μｍに設定される。
【０１１８】
切断予定ライン５３に沿って形成される改質領域６３は、改質領域６１，６２から離間している。レーザ光Ｌの照射のＯＮ／ＯＦＦ精度に応じて改質領域６３の位置がずれた場合でも、素子形成領域４２内に改質領域６３が形成されることはない。したがって、各端部分５３ａの長さは、レーザ光Ｌの照射のＯＮ／ＯＦＦ精度も考慮して設定される必要がある。この場合でも、各端部分５３ａの長さは、たとえば１０μｍに設定される。
【０１１９】
複数の素子形成領域４２が、第一方向Ｄ１と第二方向Ｄ２とで隣り合うように位置しており、切断予定ライン５１，５２が複雑化しない。したがって、半導体基板４０をステルスダイシング技術により切断する際のタクトタイムが短い。
【０１２０】
次に、図３０を参照して、本実施形態に係る半導体光検出素子１０の製造過程の変形例を説明する。図３０は、半導体光検出素子１０の製造過程の変形例を説明するための図である。
【０１２１】
本変形例では、図３０中の（ａ）に示されるように、半導体基板４０に、スリット４５が形成されている。スリット４５は、切断予定ライン５１，５２と切断予定ライン５３との接続点（交差点）から、切断予定ライン５１，５２と切断予定ライン５３とにそれぞれ沿って延びている。素子として使用しない非有効領域内には、切断予定ライン５１，５２が設定されていない。もちろん、図２７に示されるように、上記非有効領域内に、切断予定ライン５１，５２が設定されていてもよい。スリット４５の切断予定ライン５１，５２，５３に沿った上記接続点からの各長さは、レーザ光Ｌの照射のＯＮ／ＯＦＦ精度も考慮して設定される。スリット４５の上記接続点からの長さは、たとえば１０μｍに設定される。
【０１２２】
改質領域６１，６２，６３は、図３０中の（ｂ）に示されるように、スリット４５に至るように形成される。この場合、エキスパンドテープが拡張される際に、スリット４５に沿って、改質領域６１，６２，６３から発生した亀裂が伸展する。したがって、切断予定ライン５１，５２，５３のうち３つの切断予定ラインが交差する位置においても、半導体基板４０を適切に切断することができる。半導体基板４０に形成されたスリット４５は、個片化された半導体光検出素子１０には、窪み３，５として残る。
【０１２３】
次に、図３１を参照して、本実施形態に係る半導体光検出素子１０の製造過程の変形例を説明する。図３１は、半導体光検出素子１０の製造過程の変形例を説明するための図である。
【０１２４】
本変形例では、図３１中の（ａ）に示されるように、複数の金属膜４７が形成されている。複数の金属膜４７は、切断予定ライン５１，５２と切断予定ライン５３との接続点近傍に配置されている。各金属膜４７は、平面視で多角形状を呈している。本変形例では、金属膜４７は、五角形状を呈している。金属膜４７は、平面視で、切断予定ライン５１，５２，５３に沿う辺を有している。複数の金属膜４７は、切断予定ライン５１，５２，５３に沿う各辺が、平面視で、切断予定ライン５１，５２，５３を挟んで対向するように配置されている。金属膜４７は、たとえば、Ａｌ、Ａｕ、又はＣｕなどからなる。
【０１２５】
改質領域６１，６２，６３は、図３１中の（ｂ）に示されるように、切断予定ライン５１，５２と切断予定ライン５３との接続点で交差するように形成される。このとき、レーザ光Ｌの照射のＯＮ／ＯＦＦ精度に応じてレーザ光Ｌの照射位置が素子形成領域４２内に入る場合でも、金属膜４７によって、レーザ光Ｌが半導体基板４０内に照射されるのを防ぐことができる。これにより、素子形成領域４２内に改質領域６３が形成されることはない。したがって、切断予定ライン５１，５２，５３のうち３つの切断予定ラインが交差する位置においても、半導体基板４０を適切に切断することができる。半導体基板４０に形成された金属膜４７は、個片化された半導体光検出素子１０には、金属膜７，９として残る。
【０１２６】
次に、図３２〜図３５を参照して、本実施形態の変形例に係る半導体光検出素子１０の製造過程について説明する。図３２〜図３５は、本実施形態の変形例に係る半導体光検出素子の製造過程を説明するための図である。
【０１２７】
本変形例では、準備された半導体基板４０に含まれる複数の素子形成領域４２は、図１４に示された半導体光検出素子１０に対応する構成を備えている。素子形成領域４２は、平面視で、六角形状を呈している。図３２及び図３４では、説明のため、隣り合う素子形成領域４２の境界となる位置（切断予定ライン５１，５２，５３）が実線で示されている。
【０１２８】
図３２に示された変形例では、素子形成領域４２の六辺には、第二方向Ｄ２で平行な一対の切断予定ライン５１と、第一方向Ｄ１で平行な一対の切断予定ライン５２と、第一及び第二方向Ｄ１，Ｄ２と交差する方向で平行な一対の切断予定ライン５３が設定されている。本変形例でも、四つの素子形成領域４２が一つの配置単位として扱われている。四つの素子形成領域４２は、各素子形成領域４２の切断予定ライン５３により矩形が形成されるように配置されている。半導体基板４０は、複数の上記配置単位を含んでいる。複数の配置単位は、第一方向Ｄ１と、第二方向Ｄ２と、に隣り合うように並んでいる。
【０１２９】
半導体基板４０が複数の素子形成領域４２毎に個片化されることにより、図３３に示されるように、図１４に示された構成を備えている複数の半導体光検出素子１０が得られる。半導体基板４０を個片化する過程は、図３に示された構成を備えている複数の半導体光検出素子１０を得るための上述した個片化の過程と同様である。すなわち、半導体基板４０が切断予定ライン５１で切断されることにより、半導体光検出素子１０を対向方向から見たときに第一辺１Ｎ１を構成する側面が形成される。半導体基板４０が切断予定ライン５２で切断されることにより、半導体光検出素子１０を対向方向から見たときに第二辺１Ｎ２を構成する側面が形成される。半導体基板４０が切断予定ライン５３で切断されることにより、半導体光検出素子１０を対向方向から見たときに第三辺１Ｎ３を構成する側面又は第四辺１Ｎ４を構成する側面が形成される。
【０１３０】
本変形例でも、図３０中の（ａ）に示されるように、半導体基板４０に、スリット４５が形成されていてもよい。この場合、半導体基板４０に形成されたスリット４５は、個片化された半導体光検出素子１０には、窪み３，５，１３，１５として残る。図３１中の（ａ）に示されるように、複数の金属膜４７が形成されていてもよい。この場合、半導体基板４０に形成された金属膜４７は、個片化された半導体光検出素子１０には、金属膜７，９，１７，１９として残る。
【０１３１】
図３４に示された変形例では、素子形成領域４２の六辺には、第一及び第二方向Ｄ１，Ｄ２と交差する方向で平行な一対の切断予定ライン５１と、第一及び第二方向Ｄ１，Ｄ２と交差する方向で平行な一対の切断予定ライン５２と、第二方向Ｄ２で平行な一対の切断予定ライン５３が設定されている。素子形成領域４２は、第一及び第二方向Ｄ１，Ｄ２と交差する上記方向で並んでいる。すなわち、本変形例では、複数の素子形成領域４２がハニカム状に配置されている。各切断予定ライン５１，５２，５３は、複数の素子形成領域４２がハニカム状に配置されるように設定されている。
【０１３２】
半導体基板４０が複数の素子形成領域４２毎に個片化されることにより、図３５に示されるように、図１４に示された構成を備えている複数の半導体光検出素子１０が得られる。半導体基板４０を個片化する過程は、図３に示された構成を備えている複数の半導体光検出素子１０を得るための上述した個片化の過程と同様である。したがって、本変形例でも、半導体基板４０が切断予定ライン５１で切断されることにより、半導体光検出素子１０を対向方向から見たときに第一辺１Ｎ１を構成する側面が形成される。半導体基板４０が切断予定ライン５２で切断されることにより、半導体光検出素子１０を対向方向から見たときに第二辺１Ｎ２を構成する側面が形成される。半導体基板４０が切断予定ライン５３で切断されることにより、半導体光検出素子１０を対向方向から見たときに第三辺１Ｎ３を構成する側面又は第四辺１Ｎ４を構成する側面が形成される。
【０１３３】
図３４及び図３５に示された変形例では、半導体基板４０を切断する際に、素子として使用しない非有効領域が生じ難い。したがって、半導体基板４０を適切に切断することができると共に、半導体基板４０を有効活用できる。
【０１３４】
本変形例でも、図３０中の（ａ）に示されるように、半導体基板４０に、スリット４５が形成されていてもよい。この場合、半導体基板４０に形成されたスリット４５は、個片化された半導体光検出素子１０には、窪み３，５，１３，１５として残る。この場合、本変形例では、第一辺１Ｎ１と第二辺１Ｎ２とがなす角部にも窪みが形成される。図３１中の（ａ）に示されるように、複数の金属膜４７が形成されていてもよい。この場合、半導体基板４０に形成された金属膜４７は、個片化された半導体光検出素子１０には、金属膜７，９，１７，１９として残る。この場合、本変形例では、第一辺１Ｎ１と第二辺１Ｎ２とがなす角部にも、金属膜が形成される。
【０１３５】
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【０１３６】
第一及び第二半導体領域１ＰＡ，１ＰＢの形状は、上述した形状に限られることなく、他の形状（たとえば、円形状など）であってもよい。アバランシェフォトダイオードＡＰＤ（第二半導体領域１ＰＢ）の数（行数及び列数）及び配列は、図示された数及び配列に限られない。また、フォトダイオードアレイＰＤＡ（チャンネル）の数及び配列も、図示された数及び配列に限られない。
【産業上の利用可能性】
【０１３７】
本発明は、微弱光を検出する光検出装置に利用することができる。
【符号の説明】
【０１３８】
１…光検出装置、１Ｎ…半導体基板、１Ｎ１…第一辺、１Ｎ２…第二辺、１Ｎ３…第三辺、１Ｎ４…第四辺、１Ｎａ，１Ｎｂ…半導体基板の主面、１ＰＡ…第一半導体領域、１ＰＢ…第二半導体領域、３，５，１３，１５…窪み、７，９，１７，１９…金属膜、１０…半導体光検出素子、２０…搭載基板、２０ａ，２０ｂ…搭載基板の主面、ＡＰＤ…アバランシェフォトダイオード、Ｅ１〜Ｅ３，Ｅ５〜Ｅ９…電極、ＰＤＡ…フォトダイオードアレイ、Ｒ１…クエンチング抵抗、ＴＬ…信号線、Ｗ１，Ｗ２…ボンディングワイヤ。
【図１】
0006381477.tif 000002
【図２】
0006381477.tif 000003
【図３】
0006381477.tif 000004
【図４】
0006381477.tif 000005
【図５】
0006381477.tif 000006
【図６】
0006381477.tif 000007
【図７】
0006381477.tif 000008
【図８】
0006381477.tif 000009
【図９】
0006381477.tif 000010
【図１０】
0006381477.tif 000011
【図１１】
0006381477.tif 000012
【図１２】
0006381477.tif 000013
【図１３】
0006381477.tif 000014
【図１４】
0006381477.tif 000015
【図１５】
0006381477.tif 000016
【図１６】
0006381477.tif 000017
【図１７】
0006381477.tif 000018
【図１８】
0006381477.tif 000019
【図１９】
0006381477.tif 000020
【図２０】
0006381477.tif 000021
【図２１】
0006381477.tif 000022
【図２２】
0006381477.tif 000023
【図２３】
0006381477.tif 000024
【図２４】
0006381477.tif 000025
【図２５】
0006381477.tif 000026
【図２６】
0006381477.tif 000027
【図２７】
0006381477.tif 000028
【図２８】
0006381477.tif 000029
【図２９】
0006381477.tif 000030
【図３０】
0006381477.tif 000031
【図３１】
0006381477.tif 000032
【図３２】
0006381477.tif 000033
【図３３】
0006381477.tif 000034
【図３４】
0006381477.tif 000035
【図３５】
0006381477.tif 000036