(57)【特許請求の範囲】
【請求項１】
格子状に配列された複数のスイッチング素子と、前記スイッチング素子に接続された画素電極とを含むアクティブマトリクス基板を作成する工程と、前記アクティブマトリクス基板の画素電極上にバンプ電極を配置する工程と、共通電極と半導体層と前記バンプ電極間の隙間よりも小さい径であって前記バンプ電極の径よりも小さい隙間で配置された対向電極とを含む対向基板を作成する工程と、前記対向基板と前記アクティブマトリクス基板とを、前記バンプ電極により接続して貼りあわせる工程とを含み、
前記対向基板を作成する工程において、前記対向電極間に絶縁物質を配置する工程と、前記絶縁物質を配置する工程の後に、前記対向電極および前記絶縁物質が同じ高さとなるように研磨することにより、フラットな面を構成する工程とを更に含むことを特徴とする二次元画像検出器の製造方法。
【請求項２】
前記半導体層が、Ｃ ｄ Ｔ ｅ もしくはＣ ｄ Ｚ ｎ Ｔ ｅ であることを特徴とする請求項１に記載の二次元画像検出器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、Ｘ線等の放射線、可視光、赤外光等の画像を検出できる二次元画像検出器と、その製造方法に関するものである。
【背景技術】
【０００２】
従来の二次元検出器は、図８（ａ）に示すように、放射線に感応し入射線量に対応した電荷信号を直接出力する半導体層３３と、前記半導体層３３の上部に配置されたバイアス印加用の電極３１と、前記半導体層３３の下部に格子状に形成された対向電極３５とからなる対向基板３と、格子状に形成される画素電極２３を含むアクティブマトリクス基板２とをバンプ電極４を介して貼り合せた構造となっている。かかる構造を実現する手段として、前記対向基板とアクティブマトリクス基板とを、スタッドバンプ工程によって形成したインジウムなどのメタル材料により接続する技術が開示されている（例えば非特許文献１参照）。
なお、図８（ａ）において、画素電極２３、対向電極３５はアレイ状に配置されているが、そのうちの一つについてのみ符号を付し、その他の電極の符号を省略した。以下全ての図面について同様に省略する。
【０００３】
【非特許文献１】「Ｆ．Ｇｌａｓｓｅｒ他Ｒｅｃｅｎｔ  ｄｅｖｅｌｏｐｍｅｎｔｓ  ｏｎ  ａ  ＣｄＴｅ  ｂａｓｅｄ  Ｘ−ｒａｙ  ｄｅｔｅｃｔｏｒ  ｆｏｒ  ｄｉｇｉｔａｌ  ｒａｄｉｏｇｒａｐｈｙ／（ＳＰＩＥ  Ｍｅｄｉｃａｌ  Ｉｍａｇｉｎｇ  １９９７  Ｐｒｏｃ．  Ｖｏｌ．／３０３２  ｐ５１３−５１９  ）  」
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図８（ａ）のように、アクティブマトリクス基板２と対向基板３とを貼り合わせる際に、バンプ電極４と対向電極３５とが一対一で接続されるように位置あわせする必要がある。しかし、一般的に二次元画像検出器においては、対向電極のピッチは１００〜２００μｍであって、これを精度良く貼り合わせることは困難である。もし、図８（ｂ）のように、バンプ電極４が対向電極３５間の隙間に入ると、隣接するバンプ電極４が対向電極３５を介して短絡し、全ての対向電極が短絡する可能性がある問題である。更に、隣接するバンプ電極４が短絡していないことを確認するには、実際に画像を検出するか、専用の検査装置を用いて検査しなければならない。このとき、検査の結果バンプ電極４の短絡が発見されたとしても、一度接合したアクティブマトリクス基板２と対向基板３とを剥がすと、ＴＦＴ素子の破損、対向電極の剥離等様々な問題が生じ、再度貼り合せて使用することができない場合が多い。
【０００５】
この問題を解決するために、対向電極３５を設けずに半導体層３３へ直接バンプ電極４を接触させることも考えられる。しかし、半導体層３３にバンプ電極４の成分が拡散し、半導体層３３の光電変換性能を低下させてしまうという別の問題が生じる。
【０００６】
本発明は、上記課題を解決し、対向基板とアクティブマトリクス基板とを貼り合わせる際に位置あわせをせずとも、隣接するバンプ電極の短絡が全く発生しない二次元画像検出器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記目的を達成するために次のような構成をとる。すなわち請求項１に記載の二次元画像検出器は、格子状に配列された複数のスイッチング素子と、前記スイッチング素子に接続された画素電極とを有するアクティブマトリクス基板と、光もしくは放射線を電気信号に変換する半導体層と前記半導体層の一方の面に形成された共通電極と前記半導体層の他方の面に形成された複数の対向電極とを有する対向基板と、前記画素電極と前記対向電極とを接続するバンプ電極とを有し、前記対向電極の径が隣接する前記バンプ電極間の隙間よりも小さく、隣接する前記対向電極間の隙間が前記バンプ電極の径よりも小さいことを特徴とする。
【０００８】
また、請求項２に記載の二次元画像検出器は、請求項１に記載の二次元画像検出器であって、前記対向電極間に配置される絶縁部材を更に有することを特徴とする。
【０００９】
また、請求項３に記載の二次元画像検出器は、請求項２に記載の二次元画像検出器であって、前記対向電極と前記絶縁部材とが略同じ高さとなるように形成されたことを特徴とする。
【００１０】
また、請求項４に記載された二次元画像検出器は、請求項１乃至３のいずれかに記載の二次元画像検出器であって、前記半導体層が、ＣｄＴｅもしくはＣｄＺｎＴｅであることを特徴とする。
【００１１】
また、請求項５に記載された二次元画像検出器の製造方法は、格子状に配列された複数のスイッチング素子と、前記スイッチング素子に接続された画素電極とを含むアクティブマトリクス基板を作成する工程と、前記アクティブマトリクス基板の画素電極上にバンプ電極を配置する工程と、共通電極と半導体層と前記バンプ電極間の隙間よりも小さい径であって前記バンプ電極の径よりも小さい隙間で配置された対向電極とを含む対向基板を作成する工程と、前記対向基板と前記アクティブマトリクス基板とを、前記バンプ電極により接続して貼りあわせる工程とを含むことを特徴とする。
【００１２】
また、請求項６に記載された二次元画像検出器の製造方法は、請求項５に記載の二次元画像検出器の製造方法であって、前記対向基板を作成する工程において、前記対向電極間に絶縁物質を配置する工程を更に含むことを特徴とする。
【００１３】
また、請求項７に記載された二次元画像検出器の製造方法は、請求項５または６に記載の二次元画像検出器の製造方法であって、前記絶縁物質を配置する工程の後に、前記対向電極および前記絶縁物質が略同じ高さとなるように研磨する工程を更に含むことを特徴とする。
【００１４】
本発明の二次元画像検出器は次の通り作用する。すなわち、隣接する対向電極間の隙間は、バンプ電極の径よりも小さいため、各バンプ電極は少なくとも一以上の対向電極と接続される。また、対向電極の径が隣接するバンプ電極間の隙間より小さいため、一の対向電極に複数のバンプ電極が接続されることがない。
【００１５】
また、対向電極間に絶縁物質を設けた場合には、バンプ電極は半導体層に接触しない。
【００１６】
更に、対向電極と絶縁部材とを略同じ高さにした場合には、対向電極と絶縁部材とで略フラットな面が構成され、その面と画素電極とがバンプ電極により接合される。
【発明の効果】
【００１７】
本願発明は上述のように作用するから、対向基板とアクティブマトリクス基板とを貼り合わせる際に位置あわせが不要であるにもかかわらず、隣接するバンプ電極の短絡が全く発生しない。
【００１８】
また、対向電極間に絶縁物質を設けた場合には、半導体層内にバンプ電極の物質が拡散しないので、貼り合わせに伴って光電変換性能を低下させるようなことがない。更に、対向電極間の絶縁性を高めることができる。その結果、隣接する対向電極間の隙間を小さくできるので、対向電極の総面積を大きくすることができる。総面積を大きくできれば、光や放射線の入射により発生した電荷を効率よく収集することができる。
【００１９】
また、対向電極と絶縁部材とを略同じ高さにした場合には、対向電極と絶縁部材による凹凸が無く、バンプ電極が均等に接触するので、接触不良による欠陥画素の発生を低減できる。
【００２０】
更に、蒸着温度が高いためにアクティブマトリクス基板に直接蒸着することが困難なＣｄＴｅやＣｄＺｎＴｅなどの材料であっても、アクティブマトリクス基板と対向基板とを別々に作成した後に貼り合わせて二次元画像検出器を製作することが容易となる。
【発明を実施するための最良の形態】
【００２１】
本発明に係る二次元画像検出器は、図１に示すように、絶縁基板２１上に格子状に配列されたスイッチング素子２２と、スイッチング素子２２に接続された電荷蓄積容量２４とおよび画素電極２３とを有するアクティブマトリクス基板２と、光もしくは放射線を電気信号に変換する半導体層３３と半導体層３３の一方の面に形成された共通電極３１と半導体層３３の他方の面に形成された複数の対向電極３５とを有する対向基板３と、画素電極２３と対向電極３５とを接続するバンプ電極４とから構成される。
【００２２】
このような二次元画像検出器は、アクティブマトリクス基板２を形成する第一の工程と、対向基板を形成する第二の工程と、アクティブマトリクス基板２の画素電極２３上にバンプ電極４を配置する第三の工程と、対向基板３と前記アクティブマトリクス基板２とを、前記バンプ電極４により接続して貼りあわせる第四の工程とにより製造することができる。以下それぞれの工程について詳述する。
【００２３】
図２を参照して、第一の工程、すなわちアクティブマトリクス基板２を形成する工程を説明する。図２（ａ）は、アクティブマトリクス基板２の一画素分の断面図、図３（ｂ）は斜視図である。無アルカリガラス（例えばコーニング社製＃７０５９や＃１７３７）からなる絶縁基板２１上に、Ｔａ（タンタル）、Ａｌ（アルミニウム）、Ｍｏ（モリブテン）等の導電物質を、スパッタ蒸着により約４０００オングストロームの厚さに成膜することで、ゲート電極２２４および基準電位電極２２３を形成する。
【００２４】
次に、ＳｉＮｘ（窒化シリコン）やＳｉＯｘ（酸化シリコン）をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  ）法で厚さ約３５００オングストロームに成膜して、第一絶縁層２２１を形成する。第一絶縁層２２１は、ゲート絶縁膜として作用する他、画素電極２３および基準電位電極２２３との関係において電荷蓄積容量２４を形成する。なお、前記第一絶縁層２２１には、ＳｉＮｘやＳｉＯｘだけでなく、ゲート電極２２４および画素電極２３を陽極酸化した陽極酸化膜が併用される場合もある。
【００２５】
次に、ａ−ＳｉをＣＶＤ法で約１０００オングストロームに成膜した後、不純物を拡散させてｎ＋層とし、所望の形状にパターン形成してチャネル部２２６を形成する。
【００２６】
次に、Ｔａ、Ａｌ、Ｔｉ（チタン）等の金属膜をスパッタ蒸着で約４０００オングストローム厚に成膜して、ドレイン電極２２５と画素電極２３とを形成する。上述のとおり形成された第一絶縁層２２１、前記画素電極２３、前記ゲート電極２２４、前記ドレイン電極２２５、および前記チャネル部２２６は、スイッチング素子２２を構成する。なお、画素電極２３にＩＴＯ（Ｉｎｄｉｕｍｕ  Ｔｉｎ  Ｏｘｉｄｅ  ）などの透明電極を使用することも可能である。
【００２７】
更にその後、画素電極２３の開口部以外の領域を絶縁保護する目的で、ＳｉＮｘやＳｉＯｘの絶縁膜をＣＶＤ法で成膜して、第二絶縁層２２２を形成する。また、前記第二絶縁層２２２には、無機膜の他にアクリルやポリイミド等の有機膜を使用することも可能である。
【００２８】
以上のように、アクティブマトリクス基板２が形成される。なお、ここでは、スイッチング素子２２として、アモルファスシリコン（ａ−Ｓｉ）を用いた逆スタガ構造のＴＦＴ素子を用いたが、これに限定されるものではなく、ポリシリコン（ｐ−Ｓｉ）を用いても良いし、スタガ構造にしても良い。
【００２９】
次に、図３を参照して、第二の工程、すなわち対向基板３を形成する工程について説明する。図３（ａ）に示すように、一方側の面のほぼ全体にＩＴＯ、Ａｕ（金）等の導電膜からなる上部バイアス電極３１が形成される。但し、可視光により画像を検出する二次元画像検出器とする場合は、上部バイアス電極３１には、可視光に対して透過性を有する物質、例えばＩＴＯを用いる必要がある。
【００３０】
次に、上部バイアス電極３１上のほぼ全面に、ＣｄＴｅやＣｄＺｎＴｅの多結晶膜をＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  ）法を用いて約数百μｍの厚みで蒸着することにより、ｉ型の半導体層３３が形成される。なお、ＣｄＴｅやＣｄＺｎＴｅの多結晶膜の成膜方法としては、ＭＯＣＶＤ法の他に、近接昇華法、ペースト印刷・焼成法などを用いることができる。さらにその上に、ＩＴＯ、Ａｕ（金）等の導電膜を形成する。
【００３１】
一般的なホトリソグラフィー工程により、導電膜上にレジスト層３６を形成し、マスク３７１をマトリクス状に配置したフォトマスク３７をかけて、露光する。
【００３２】
その後図３（ｂ）に示すように、エッチングによりレジスト層３６および導電膜の露光部分を除去して対向電極３５を形成する。
【００３３】
ここで、フォトマスク３７のマスク３７１の最大直径Ｒｍは、隣接するバンプ電極の最小隙間Ｄｂよりも小さく設計されている。更に、各マスク間の最大隙間Ｄｍは、バンプ電極の最小直径Ｒｂよりも小さく設計されている（Ｄｂ，Ｄｍは、図４（ｂ）で説明している）。
【００３４】
なお、マスク３７１の最大直径Ｒｍとは、厳密にはマスク３７１の対角線の長さを言う。ただし、アクティブマトリクス基板２と対向基板３とが相互に斜めに貼り合わせることがないのであれば、マスク３７１の辺の長さとしてもよい。また、図４では、マスク３７１の形状を矩形としたが、円形であってもよく、他の形状であっても問題ない。また、必ずしもマトリクス状に配置することに限定されない。ただし、マスク３７１をマトリクス状に配置する場合は、矩形であることが望ましい。最小隙間の制約があり、かつマトリクス状に配置する場合は、矩形が最も接触面積を広く取れるからである。
【００３５】
この後、図３（ｃ）のように、ＳｉＮｘやＳｉＯｘなどを更に蒸着した後、対向電極３５が露出するように、ダイシングやイオンミニング法などの機械的・化学的な研磨を施すことにより、各対向電極３５間に絶縁構造３８を形成することとしても良い。
【００３６】
絶縁構造３８を形成すると、各対向電極３５間の絶縁性を高めることができる。更に、バンプ電極４が半導体層３３に接触することを防ぐことができる。また、対向電極３５と絶縁構造３８との高さが均一になるように研磨して、フラットな面とすることもできる。フラットな面とすれば、各バンプ電極４と対向電極３５との接触面積が均一となり、バンプ電極４と対向電極３５との間に気泡が混入しにくくなるなど、接合の品質を向上させることができる。
【００３７】
対向基板４は上述のように構成されるが、図３（ｄ）のように、上部バイアス電極３１と半導体層３３との間に第一電荷阻止層３２として、例えばＺｎＴｅなどからなるｐ型の半導体層を形成し、半導体層３３と対向電極３５との間に、第二電荷阻止層３４として、例えばＣｄＳまたはＺｎＳなどからなるｎ型の半導体層を形成することとしても良い。第一電荷阻止層（ｐ型の半導体層）３２と第二電荷阻止層（ｎ型の半導体層）３４とに、光導電性を有するｉ型の半導体層３３が挟まれた構造、すなわちＰｌＮ接合型の阻止型フォトダイオード構造を形成して、Ｘ線が照射されない時の暗電流が低減され、Ｓ／Ｎ比（Ｘ線に対する感度）の優れたセンサ特性を示すことができる。
【００３８】
なお、第一電荷阻止層３２や第二電荷阻止層３４の材料や構造に限定されるものではなく、必要に応じて種々の材料や構造の組み合わせが可能である。例えば、ＰｌＮ接合の他にも、ショットキー接合、ＭｌＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ）接合などが可能である。また、要求される特性に応じて、第一電荷阻止層３２または第二電荷阻止層３４の一方を省略することも可能である。
【００３９】
次に、第三の工程、すなわちアクティブマトリクス基板２と対向基板３とを貼り合わせる工程について説明する。
図４（ａ）は、第一の工程により作成されたアクティブマトリクス基板２の斜視図である。アクティブマトリクス基板２は、表面を第二絶縁層２２２で覆われており、画素電極２３上に貫通部分が設けられている。
この貫通部分に、半田などの導電材料からなるバンプ電極４を配置する（図４（ｂ））。その後、アクティブマトリクス基板２と対向基板３とを貼り合わせる（図４（ｃ））。
【００４０】
必要であれば、この状態で所定の圧力をかけるか、所定の温度に加熱することにより、アクティブマトリクス基板２と対向基板３との接合強度を高めることができる。以上の工程により、二次元画像検出器が完成する。
【００４１】
このとき、対向電極３５の径Ｒｍは、隣接するバンプ電極４間の隙間Ｄｂよりも小さく形成されていれば、ある対向電極３５が隣接するバンプ電極４の中間に位置した場合であっても、隣接するバンプ電極４が短絡しないことが保証される。また、隣接する対向電極３５間の隙間Ｄｍがバンプ電極の径Ｒｂよりも小さく形成されていれば、あるバンプ電極４が隣接する対向電極３５の中間に位置した場合であっても、少なくともいずれかの対向電極３５に接触することが保証される。
よって、アクティブマトリクス基板２と前記対向基板３とをどのように配置しても、隣接するバンプ電極４が短絡することがなく、各バンプ電極４が少なくとも一以上の対向電極３５に接触することが保証される。
【００４２】
本願の発明によれば、半導体層３３をアクティブマトリクス基板２へ直接蒸着せずに、対向基板３として形成した後に、容易に貼り合わせることができる。従って、耐熱温度の低いアクティブマトリクス基板２と、４００度以上の成膜温度を要する多結晶性のＣｄＴｅやＣｄＺｎＴｅを組み合わせて使用することができる。これにより、前記半導体層３３としてａ−Ｓｅを用いた二次元画像検出器に比べてＸ線に対する感度が向上し、より低線量での透視撮影画像の取得が可能となる。
【００４３】
本願発明は、対向電極３５の径がバンプ電極４間の隙間より小さく、かつ、対向電極３５間の隙間がバンプ電極４の径より小さいことを特徴とする。この要件を満たす限りにおいて、対向電極３５の径、隙間を種々選択可能である。
【００４４】
しかしながら、第２阻止層３４に接触する対向電極３５の面積が広いほど、放射線に対する有感領域が広がる。有感領域とは、入射放射線により生じた電荷を検出できる面積範囲をいう。
図５を参照して、対向電極３５の面積と、有感領域との関係について説明する。対向基板３には、バイアス電極３１を介してバイアス電圧ＶＡが印加されている。バイアス電圧ＶＡが印加された状態で、半導体層３３に放射線が入射すると、入射放射線量に応じて正孔・電子対が発生し、電子がバイアス電極３１へ、正孔が対向電極３５を介してバンプ電極４へと移動する。このとき、対向電極３５が存在しない部分や、バンプ電極に接続されない対向電極３５の領域では、電気力線３１１が歪み、生じた正孔・電子対は移動されずに各々が再結合して消滅する。換言すると、対向電極３５が存在しない部分では、光や放射線に対する感度が低下することとなる。従って、バンプ電極４に接触された対向電極３５の総面積が大きいほど、感度を高くすることができる。
【００４５】
バンプ電極４の無い部分であっても、電気力線３１１が歪むだけであって、電界が全くかかっていない訳ではないが、簡略化のために感度が無いものと仮定して、光または放射線に対して感度を有する領域を定量化する。つまり、有感領域Ｓを、対向電極３５が配置された全領域に占める、バンプ電極４に接続された対向電極３５の領域の割合Ｓとして定義する。ただし、本願発明の性質上、各バンプ電極４に接続される対向電極３５の数Ｎが１つばらつく。そこで、各バンプ電極４に接続される対向電極３５の数Ｎの最小値をNmin、最大値をＮｍａｘとして、そのときの有感領域ＳをそれぞれＳｍｉｎ・Ｓｍａｘと定義する。また、ばらつきの最大値をρ＝Ｓｍｉｎ−Ｓｍａｘと定義する。
Ｓｍｉｎ＝（Ｒｍ／Ｐｂ）・Ｎｍｉｎ
Ｓｍａｘ＝（Ｒｍ／Ｐｂ）・Ｎｍａｘ
ρ＝Ｓｍａｘ−Ｓｍｉｎ
ここに、Ｎｍｉｎ、Ｎｍａｘは、以下のように表される。
Ｎｍｉｎ＝Ｆｌｏｏｒ（Ｒｂ／Ｐｍ）  
Ｎｍａｘ＝Ｎｍｉｎ＋１
なお、Ｆｌｏｏｒ（）は小数点以下を切り捨てた整数を求める。ただし、小数点を切り捨てた整数が０である場合は、１とする。
【００４６】
一般に、バンプ電極４の形状は、アクティブマトリクス基板２のスイッチング素子の形状などにより制約を受ける。有感領域拡大のためには、Ｒｍ＝Ｄｂ−Δｘ  （Δｘ→０）、Ｄｍ→０とすることが望ましい。なお、対向電極３５間の隙間Ｄｍは、隣接する対向電極３５の絶縁が確保できる範囲で、できるだけ小さく設定することが望ましい。また、対向電極３５の間に絶縁物質３８を形成している場合は、絶縁物質３８がない場合に比べて対向電極３５間の隙間Ｄｍを小さく設定することができる。
【００４７】
このような観点から、画素電極２３が１５０μｍのピッチで配置されており、かつ、対向電極３５間の隙間が５μｍである場合を想定して具体的に詳述する。なお、画素電極２３上にバンプ電極４が配置されるため、バンプ電極４のピッチＰｂも１５０μｍとなる。
【００４８】
（実施形態１）
図６は、バンプ電極４の径Ｒｂ＝５０μｍ、バンプ電極４の径Ｒｂ＝１００μｍ、対向電極３５の径Ｒｍ＝４５μｍ（Ｐｍ＝５０μｍ）の場合における対向電極３５とバンプ電極４との位置関係を示す図である。有感領域Ｓとばらつきρは以下のように求められる。
Ｎｍｉｎ＝Ｆｌｏｏｒ（Ｒｂ／Ｐｍ）＝Ｆｌｏｏｒ（１００／５０）＝２、Ｎｍａｘ＝３
Ｓｍｉｎ＝（Ｒｍ／Ｐｂ）・Ｎｍｉｎ＝（４５／１５０）・２＝０．６０
Ｓｍａｘ＝（Ｒｍ／Ｐｂ）・Ｎｍａｘ＝（４５／１５０）・３＝０．９０
ρ＝Ｓｍａｘ−Ｓｍｉｎ＝０．３０
【００４９】
（実施形態２）
図７は、バンプ電極４の径Ｒｂ＝５０μｍ、バンプ電極４の径Ｒｂ＝１００μｍ、対向電極３５の径Ｒｍ＝５μｍ（Ｐｍ＝１０μｍ）の場合における対向電極３５とバンプ電極４との位置関係を示す図である。有感領域Ｓとばらつきρは以下のように求められる。
Ｎｍｉｎ＝Ｆｌｏｏｒ（Ｒｂ／Ｐｍ）＝Ｆｌｏｏｒ（１００／１０）＝１０、Ｎｍａｘ＝１１
Ｓｍｉｎ＝（Ｒｍ／Ｐｂ）・Ｎｍｉｎ＝（５／１５０）・１０＝０．３３３
Ｓｍａｘ＝（Ｒｍ／Ｐｂ）・Ｎｍａｘ＝（５／１５０）・１１＝０．３６７
ρ＝Ｓｍａｘ−Ｓｍｉｎ＝０．０３
このように、有感領域は小さいものの、ばらつきを押さえることができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の二次元画像検出器の断面を示す図である。
【図２】本発明の二次元画像検出器を製造する第一の製造工程を示す図である。
【図３】本発明の二次元画像検出器を製造する第二の製造工程を示す図である。
【図４】本発明の二次元画像検出器を製造する第三の製造工程を示す図である。
【図５】本発明の二次元画像検出器の有感領域を説明する概念図である。
【図６】本発明の二次元画像検出器の実施形態１の有感領域を説明する為の概念図である。
【図７】本発明の二次元画像検出器の実施形態２の有感領域を説明する為の概念図である。
【図８】従来技術に係る二次元画像検出器の構造を説明する概念図である。
【符号の説明】
【００５１】
２           アクティブマトリクス基板
２２       スイッチング素子
２２１    第一絶縁層
２２２    第二絶縁層
２２３    基準電位電極
２２４    ゲート電極
２２５    ドレイン電極
２２６    チャネル部
３           対向基板
３１       バイアス電極
３３１    電気力線
３２       第一電荷阻止層
３３       半導体層
３４       第二電荷阻止層３２
３５       対向電極
３６       レジスト層
３７       フォトマスク
３８       絶縁構造
３７１    マスク
４           バンプ電極
【図１】
0004835838.tif 000002
【図２】
0004835838.tif 000003
【図３】
0004835838.tif 000004
【図４】
0004835838.tif 000005
【図５】
0004835838.tif 000006
【図６】
0004835838.tif 000007
【図７】
0004835838.tif 000008
【図８】
0004835838.tif 000009