(57)【特許請求の範囲】
【請求項１】
絶縁基板の片面又は両面に導体パターンが形成された配線基板と、前記配線基板上に設けられた半導体チップとを備えた半導体パッケージを、半田ボールにより接着して２段以上に積み重ねたＢＧＡ構造の積層型半導体装置であって、
前記半田ボールは、前記配線基板の前記半導体チップの搭載面との第１の接着面積が、前記半導体チップの非搭載面との第２の接着面積よりも小さく、
前記導体パターンは、前記絶縁基板の前記半導体チップの搭載面に形成されており、当該導体パターンの表面には電気絶縁物がコートされ、かつ前記半田ボールの接合部には前記電気絶縁物に第１の開口および前記絶縁基板に前記第１の開口よりも大きな第２の開口が設けられ、前記第２の開口には前記導体パターン上に前記第２の開口の深さを前記絶縁基板の厚みよりも浅くする厚みを有している銅からなる導電体が、その表面積が前記第２の開口面積よりも広くなるように形成されていることを特徴とする積層型半導体装置。
【請求項２】
前記第２の接着面積は、前記第１の接着面積の１．１倍以上であることを特徴とする請求項１記載の積層型半導体装置。
【請求項３】
前記絶縁基板は、フレキシブル基板であることを特徴とする請求項１または請求項２のいずれか１項に記載の積層型半導体装置。
【請求項４】
前記電気絶縁物は、ソルダーレジスト又はフォトソルダーレジストであることを特徴とする請求項２または請求項３のいずれか１項に記載の積層型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型半導体装置に関し、特に、ＢＧＡ型半導体装置を２段以上に積み重ねてプリント配線板に実装した、温度サイクル性の向上に有効な積層型半導体装置に関する。
【背景技術】
【０００２】
一般に、電子機器ではプリント配線板上に複数の半導体が実装されて機能しており、複数の半導体がプリント配線板上の片面或いは両面に実装されている。ほとんどの電子機器では、これらの半導体は平面的に並んで実装されているが、最近の一部の電子機器では、１つの半導体装置の中に複数の半導体チップを積み重ねた半導体装置や、複数の半導体装置（半導体パッケージ）を積層した積層型半導体装置を適用することによって、電子機器の高密度化が図られている。
【０００３】
複数の半導体パッケージを積層する方法による積層型半導体装置は、個々の半導体装置を組み立てた後に半導体の性能の良否を従来の選別方式と同様にして区別することが可能な利点があって、この特徴が生かされる電子機器に採用されてきており、そのほとんどがＢＧＡ型の半導体装置を積み重ねる方式である（例えば、特許文献１，２を参照）。
【０００４】
ＢＧＡ型の半導体装置では、一般に、特許文献１，２に示されるように、積層型半導体装置の全高を小さくするために、個々の半導体装置を極力薄くし、半田ボールを半導体チップよりも外側に配置して積み重ねる方法をとる。
【特許文献１】特開２００２−７６２６５号公報
【特許文献２】特開２００５−２１７０６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１，２に記載されているような積層型半導体装置、すなわち、絶縁基板に導体パターンを形成した配線基板の上に、半導体チップの回路面を配線基板側に面するように実装したＢＧＡ構造の半導体装置では、半導体チップと絶縁基板の熱膨張係数の相違によって半導体装置の組立過程で反りが発生する。この反りは、半田ボールで接合可能な程度まで半導体チップを薄くした積層型半導体装置では、積層を行わない一般的なＢＧＡ型半導体装置に比べて顕著である。
【０００６】
反りが大きな場合でも、半導体装置をプリント配線板上に実装すると、プリント配線板の剛直さによって反りが矯正されるが、積み重ねて実装すると、プリント配線板に遠い側ほど半導体装置の反り矯正効果はわずかである。
【０００７】
積層型半導体装置において、積層部分の半田ボールには、上記の点から大きな応力が生ずることとなり、同装置を搭載した電子機器について温度サイクル試験を行なってみると、応力の大きい箇所で破壊しやすくなっていることが分かる。特に、積層型半導体装置の場合、積層箇所の半田接合部では、半導体チップと配線基板の熱膨張係数の違いによる要因と、反りバランスの差異による要因とが重畳され、積層を行わない半導体装置よりも応力は大きなものとなるという問題がある。積層型半導体装置内部における積層部分の電気的導通不良は、プリント配線板上に実装された他の半導体装置に比較して、比較的早い段階で発生するため、電子機器の信頼性寿命を縮める結果となる。
【０００８】
特許文献２は、絶縁基板の片面に銅箔からなる配線パターンを形成した配線基板において、その配線パターンを覆うように半田レジスト膜を設け、絶縁基板の開口部から露出する配線パターンにより配線基板の上面に端子を形成し、半田レジスト膜の開口部から露出する配線パターンにより配線基板の下面に端子を形成し、絶縁基板の開口部と半田レジスト膜の開口部とを同じ大きさにして配線基板の上面側の端子と下面側の端子とを同じ大きさにした積層型半導体装置における問題点、すなわち、配線基板の両面で露出する銅箔の同じ位置に応力が集中しやすくなり、クラックが発生するなどして端子や配線パターンに断線などが生じる可能性に起因する半導体装置の製造歩留り低下という問題点を解決するために、上面側の端子と下面側の端子との大きさを異ならせることとしたものであるが、上述した「半導体チップと配線基板の熱膨張係数の違いによる要因および反りバランスの差異による要因に基づく積層部分の電気的導通不良」という問題には言及しておらず、その対象も相違している（例えば、「絶縁基板の両面に配線パターンを形成した配線基板を使用した場合」には、特許文献２に記載の問題点は生じない）。
【０００９】
従って、本発明の目的は、積層部分の電気的導通不良を生じにくくして、電子機器の信頼性寿命の短縮化を防止できる、ＢＧＡ構造の半導体パッケージを積層した積層型半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、上記目的を達成するため、絶縁基板の片面又は両面に導体パターンが形成された配線基板と、前記配線基板上に設けられた半導体チップとを備えた半導体パッケージを、半田ボールにより接着して２段以上に積み重ねたＢＧＡ構造の積層型半導体装置であって、前記半田ボールは、前記配線基板の前記半導体チップの搭載面との第１の接着面積が、前記半導体チップの非搭載面との第２の接着面積よりも小さく、前記導体パターンは、前記絶縁基板の前記半導体チップの搭載面に形成されており、当該導体パターンの表面には電気絶縁物がコートされ、かつ前記半田ボールの接合部には前記電気絶縁物に第１の開口および前記絶縁基板に前記第１の開口よりも大きな第２の開口が設けられ、前記第２の開口には前記導体パターン上に前記第２の開口の深さを前記絶縁基板の厚みよりも浅くする厚みを有している銅からなる導電体が、その表面積が前記第２の開口面積よりも広くなるように形成されていることを特徴とする積層型半導体装置を提供する。
【発明の効果】
【００１１】
本発明によれば、積層部分の電気的導通不良を生じにくくして、電子機器の信頼性寿命の短縮化を防止できる、ＢＧＡ構造の半導体パッケージを積層した積層型半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１２】
〔本発明の第１の参考形態〕
（積層型半導体装置の構成）
図１は、本発明の第１の参考形態に係る積層型半導体装置の構造を示す説明図である。
【００１３】
積層型半導体装置１０は、絶縁基板の片面又は両面に導体パターン（図示せず）を形成した配線基板１の上に、半導体チップ２の回路面２ａが配線基板１側に面するように半導体チップ２が実装され、配線基板１と半導体チップ２とが接着剤３によって接着して個々に作製された半導体パッケージを、半田ボール５により接着して積み重ねたＢＧＡ（ボールグリッドアレイ）構造の積層型半導体装置である。ここでは、プリント配線板６上に半導体パッケージを２段積み重ねた例を示す。
【００１４】
層間接続端子として用いられる半田ボール５は、半導体チップ２よりも外側に配置されている。
【００１５】
配線基板１には、ソルダーレジスト、フォトソルダーレジスト等の電気絶縁物で覆われていない導体パターンの露出部分、或いは絶縁基板に開口を設けることによる導体パターンの露出部分に、半田ボール５が接着するためのランド１ａ，１ｂが形成されている。
【００１６】
本参考形態においては、半田ボール５と、配線基板１の半導体チップ２の搭載面（における第１のランド１ａ）との接着面積が、半導体チップ２の非搭載面（における第２のランド１ｂ）との接着面積よりも小さいことを特徴とする。
【００１７】
半導体チップ２の非搭載面（における第２のランド１ｂ）との接着面積は、半導体チップ２の搭載面（における第１のランド１ａ）との接着面積の１．１倍以上であることが望ましく、１．２倍以上３倍以下であることがより望ましい。
【００１８】
絶縁基板には、フレキシブル基板を用いる。基板の材料としては、例えば、ヤング率５〜１０ＧＰａのポリイミドフィルム等とし、絶縁基板の厚みは１００μｍ以下とする。また、配線パターンには、一般に、１０〜２０μｍの厚みの銅が用いられる。また、接着剤３としては、一般に使用されるエラストマー等を用いることができる。
【００１９】
（積層型半導体装置の製造方法）
図２は、本発明の参考形態に係る積層型半導体装置の完成までの製造フローである。
【００２０】
個々の半導体装置（半導体パッケージ）は、絶縁基板上に配線パターンが形成された配線基板１と半導体チップ２とを接着剤３によって接着し、配線パターンと半導体チップ２の回路部との電気的な接合を行った上で、半田ボール５を搭載、リフローして組み立てられる（図２における左側のフロー）。
【００２１】
配線パターンと半導体チップ２とをワイヤボンディング等でボンディングを施す場合には、その箇所をレジンで封入する場合もある（図２における右側のフロー）。
【００２２】
組み立てられた個々の半導体装置（半導体パッケージ）は、その性能をテストされ、良品選別が行われた後に、積み重ねられる。
【００２３】
プリント配線板６への搭載の方法としては、積み重ねが完了し、半田接合の完了した積層型半導体装置を搭載する場合のほか、プリント配線板の上に搭載しながら積み重ねを行い、基板への半田接合と同時に積み重ねした半田ボールの接合も同時に行う方法もある。
【００２４】
〔本発明の第２の参考形態〕
（積層型半導体装置の構成）
図３は、本発明の第２の参考形態に係る積層型半導体装置の構造を示す説明図である。
【００２５】
積層型半導体装置２０は、第１の参考形態に係る積層型半導体装置１０と同様のＢＧＡ構造の積層型半導体装置であるが、本実施の形態においては、絶縁基板１１１の両面に配線パターンが形成されている（半導体チップ２非搭載面に配線パターン１２１、半導体チップ２搭載面に配線パターン１２２）。これらの配線パターン１２１，１２２の表面には、チップ非接着側ソルダーレジスト１３１、チップ接着側ソルダーレジスト１３２がコートされ、半田ボール５が接合する部位のソルダーレジストに開口が形成されてチップ非接着側ランド１３１ａ及びチップ接着側ランド１３２ａが設けられている。
【００２６】
本参考形態においては、チップ非接着側ランド１３１ａがチップ接着側ランド１３２ａよりも露出面積が広く形成されているおり、半田ボール５と、配線基板１の半導体チップ２の搭載面（におけるチップ接着側ランド１３２ａ）との接着面積が、半導体チップ２の非搭載面（におけるチップ非接着側ランド１３１ａ）との接着面積よりも小さいことを特徴とする。
【００２７】
半導体チップ２の非搭載面（におけるチップ非接着側ランド１３１ａ）との接着面積は、半導体チップ２の搭載面（におけるチップ接着側ランド１３２ａ）との接着面積の１．１倍以上であることが望ましく、１．２倍以上３倍以下であることがより望ましい。
【００２８】
絶縁基板１１１および配線パターン１２１，１２２の材料・厚み、接着剤３の材料については、上記第１の参考形態に係る半導体装置と同じであるので説明を省略する。
【００２９】
（積層型半導体装置の製造方法）
配線パターン１２１，１２２の表面にチップ非接着側ソルダーレジスト１３１及びチップ接着側ソルダーレジスト１３２をコートし、半田ボール接合部のソルダーレジストに開口を形成してチップ非接着側ランド１３１ａ及びチップ接着側ランド１３２ａを設ける工程を有するほかは、第１の参考形態と同様の方法により製造できる。
【００３０】
〔本発明の第３の参考形態〕
（積層型半導体装置の構成）
図４は、本発明の第３の参考形態に係る積層型半導体装置の構造を示す説明図である。
【００３１】
積層型半導体装置３０は、第２の参考形態に係る積層型半導体装置２０と同様のＢＧＡ構造の積層型半導体装置であるが、本実施の形態においては、チップ非接着側ランド１３１ａが、配線パターン１２１の側面（厚み部分）を含み、当該側面（厚み部分）にも半田ボール５が接着されうる構成となっている点で相違する。チップ非接着側ソルダーレジスト１３１に形成する開口を大きくすることにより、当該構成とすることができる。これにより、チップ非接着側ランド１３１ａにおける半田ボール５との接着面積を大きくすることができる。
【００３２】
〔本発明の第１の実施の形態〕
（積層型半導体装置の構成）
図５は、本発明の第１の実施の形態に係る積層型半導体装置の構造を示す説明図である。
【００３３】
積層型半導体装置４０は、第１の参考形態に係る積層型半導体装置１０と同様のＢＧＡ構造の積層型半導体装置であるが、本実施の形態においては、絶縁基板１１の片面である半導体チップ２搭載面に配線パターン１２３が形成されている。配線パターン１２３の表面には、ソルダーレジスト１３がコートされ、半田ボール５が接合する部位のソルダーレジスト１３に開口が形成されてソルダーレジストランド１３０が設けられている。また、絶縁基板１１に上記開口と同じ大きさの開口が形成されて絶縁基板ランド１１０が設けられている。
【００３４】
絶縁基板１１に形成した開口には、配線パターン１２３上に当該開口の深さを絶縁基板１１の厚みよりも浅くする厚みを有している導電体が形成されており、絶縁基板ランド１１０の面積が当該開口面積よりも広くなるように形成されている（図５では、開口の端部で凹んだ形状となっている）。
【００３５】
配線パターン１２３の材料としては、一般に銅が適用されるが、上記導電体の材料としても、配線パターン１２３と同種の金属を用いることが望ましい。導電体を設ける方法としては、電気めっき等が適当であり、この方法によれば、選択的に絶縁基板１１の開口（絶縁基板ランド１１０）の内側を配線パターンと同種の金属で厚くし、ランドの面積を広くすることができる。これにより、半田ボール５との接着面積を同径の開口に設けられたソルダーレジストランド１３０における接着面積よりも大きくすることができる。
【００３６】
（積層型半導体装置の製造方法）
絶縁基板１１の片面（プリント配線板６から遠い側の面）に形成した配線パターン１２の表面にソルダーレジスト１３をコートし、半田ボール搭載部において絶縁基板１１を開口し、その開口部分に絶縁基板ランド１１０を形成させ、その絶縁基板１１の開口部分の配線パターン１２上のソルダーレジスト１３に開口を形成してソルダーレジストランド１３０を設ける工程を有するほかは、第１の参考形態と同様の方法により製造できる。
【００３７】
〔本発明の第２の実施の形態〕
（積層型半導体装置の構成）
図６は、本発明の第２の実施の形態に係る積層型半導体装置の構造を示す説明図である。
【００３８】
積層型半導体装置５０は、第１の実施の形態に係る積層型半導体装置４０と同様のＢＧＡ構造の積層型半導体装置であるが、本実施の形態においては、絶縁基板１１にソルダーレジスト１３に形成した開口よりも大きな開口が形成されて絶縁基板ランド１１０が設けられている点で相違する。これにより、絶縁基板ランド１１０における半田ボール５との接着面積を第１の実施の形態に比べてより大きくすることができる。
【００３９】
〔本発明の第３の実施の形態〕
（積層型半導体装置の構成）
図７は、本発明の第３の実施の形態に係る積層半導体装置をモデルとした反りの発生状況のシミュレーション解析例である。図７では、プリント配線板６上に半導体パッケージを４段積み重ねた例を示す。
【００４０】
本実施の形態に係る積層半導体装置６０では、半導体チップ２と、配線基板１を構成する絶縁基板および配線パターンとの熱膨張率の違いから、図７に示すように反りが発生する。
【００４１】
そこで、以下の条件および解析方法により、各半田ボールの上下における半田接合部の塑性歪範囲（％）をシミュレーションにより求めた。求めた半田接合部の塑性歪範囲（％）を表１に示す。
【００４２】
＜共通条件＞
・Ｄｉｅサイズ：９．２×１９×０．１７（ｍｍ）
・パッケージ（ＰＫＧ）サイズ：１３．２×２０．５（ｍｍ）
・半田ボール：直径０．５ｍｍ、０．８ｍｍピッチ配置
・積層部のボール高さ：０．３４ｍｍ
１メタル・・・ＰＩ下面〜ＰＳＲ表層
２メタル・・・ＰＳＲ表層間
・ボンディング ウィンドウ：
センター部 ０．８ｍｍＷ
コーナ部 １．４×０．６（ｍｍ）
サイド部 ０．８×０．６（ｍｍ）
【００４３】
＜解析方法＞
・解析ソフト：（機研）開発並列版ＦＥＭコード  ＰＩＦＥＸ／Ｓｏｌｖｅｒ Ｖｅｒ.５．８
・解析モデル：３次元モデル。形状の対称性から１パッケージ（ＰＫＧ）の１／４形状をモデル化。
・半田バンプは最も厳しいと考えられるＰＫＧ端部内側の半田ボールを詳細にモデル化し、その他の半田バンプは直方体でモデル化。ただし、最下段ＰＫＧのバンプがチップ下に配置される構造（→後述する図８）では、チップ下に配置される半田バンプのうち、チップ端部に近いバンプを詳細にモデル化。
・ＰＫＧは、厚さ１．２７ｍｍの実装基板に両面実装された条件。
・材料モデル：半田は温度依存弾塑性体、その他の部材は弾性体でモデル化。
・温度条件：−２５／１２５℃の温度サイクル模擬（１２５℃基準）。
【００４４】
【表１】
0004654971.tif 000002
【００４５】
表１に示すように、半田接合部のうち、プリント配線板に遠い側（半田ボールの上側）の半田歪範囲は、プリント配線板に近い側（半田ボールの下側）の数倍になる。本実施の形態においては、半導体パッケージを４段に積み重ねた構造の解析例であるが、積み重ね段数が２段以上の場合にはこの傾向があてはまる。
【００４６】
歪が大きいほど、温度サイクルにより、接合部に疲労破壊が進行し、最終的には電気的な導通を阻害することになるため、接合面積を増やすことが寿命の向上に寄与するといえる。
【００４７】
一方で、積層型半導体装置では、積層部の半田ボールの高さの確保も必要であり、むやみに面積を増加させると、半田ボールの高さが低くなり、積層させることが不可能になるため、適度な面積に設計することが重要である。
【００４８】
ここでは、剛直なプリント配線板６に実装する半田ボール５１以外の半田ボールで最も塑性歪範囲の値が大きくなっている２段目の半田ボール５２を基準として、ここの接合部が壊れないように接着面積の設計を行なうことが望ましい。
【００４９】
以上の点を考慮すると、半導体チップ２の非搭載面（におけるランド）との接着面積は、前述したように、半導体チップ２の搭載面（におけるランド）との接着面積の１．１倍以上であることが適当であり、１．２倍以上３倍以下とすることがより適当である。
【００５０】
〔本発明の第４の実施の形態〕
（積層型半導体装置の構成）
図８は、本発明の第４の実施の形態に係る積層型半導体装置の構造を示す説明図である。
【００５１】
積層型半導体装置７０は、図１（第１の参考形態）に対して、１段目の層間接続端子として用いられる半田ボール５が半導体チップ２の内側（半導体チップ２の下部）に配置されていることを特徴とする。そのほかは、上記第１の参考形態に係る積層型半導体装置１０と同じであるので説明を省略する。
【００５２】
〔本発明のそのほかの実施の形態〕
本発明の実施の形態としては、上記の第１〜４の実施の形態のほか、種々の形態があり、例えば、以下の形態が挙げられる。
（１）半導体チップ２の回路面２ａが配線基板１側に面するように実装する場合（フェイスダウン）について主として説明したが、回路面２ａが上側となる場合（フェイスアップ）についても本願発明を適用できる。
【００５３】
（２）半導体チップ２の配線基板への搭載面が、プリント配線板６から遠い側の面（図において上面）である場合について説明したが、プリント配線板６に近い側の面（図において下面）である場合についても本願発明を適用できる。
【００５４】
〔本発明の実施の形態の効果〕
本発明の実施の形態によれば、以下の効果を奏する。
（１）積層型半導体装置（特に、絶縁基板に導体パターンを形成した配線基板の上に、半導体チップの回路面を配線基板側に面するように実装したＢＧＡ構造で、その半田ボールは半導体チップよりも外側に配置されており、個々に作成された半導体パッケージを２段以上に積み重ねた積層型半導体装置）では、積層部分の半田接合部の歪の点において、プリント配線板に近い側の接合部と遠い側の接合部とでは大きさが異なるため、この歪の比率に応じた半田接合面積とすることで、温度サイクルにおける積層型半導体装置の寿命を長くすることができる。
【００５５】
（２）上記積層型半導体装置において、絶縁基板にフレキシブル基板を適用することにより、半導体チップの外周から半田ボール接合部分との間で、応力を緩和し、半田歪そのものを小さくする効果がある。
【００５６】
（３）上記第１，第２の実施の形態（図５，図６）によれば、絶縁基板の開口内部に銅からなる導電体（めっき等）を設けることで接着面積を大きくすることができ（例えば約３％アップ）、配線パターンにクラックを生じにくく（クラック発生を遅らせる）することができるとともに、配線の厚みを上げることで、強度を上げる効果もある。
【００５７】
（４）本発明の実施の形態によれば、積層部分の電気的導通不良が生じにくいＢＧＡ構造の積層型半導体装置が得られるため、これを搭載する電子機器の信頼性寿命の短縮化を防止できる。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の参考形態に係る積層型半導体装置の構造を示す説明図である。
【図２】本発明の実施の形態に係る積層型半導体装置の完成までの製造フローである。
【図３】本発明の第２の参考形態に係る積層型半導体装置の構造を示す説明図である。
【図４】本発明の第３の参考形態に係る積層型半導体装置の構造を示す説明図である。
【図５】本発明の第１の実施の形態に係る積層型半導体装置の構造を示す説明図である。
【図６】本発明の第２の実施の形態に係る積層型半導体装置の構造を示す説明図である。
【図７】本発明の第３の実施の形態に係る積層型半導体装置の構造を示す説明図である。
【図８】本発明の第４の実施の形態に係る積層型半導体装置の構造を示す説明図である。
【符号の説明】
【００５９】
１：配線基板
１ａ：第１のランド
１ｂ：第２のランド
２：半導体チップ
２ａ：半導体チップの回路面
３：接着剤
５、５１、５２、５３、５４：半田ボール
５１１、５２１、５３１、５４１：半田接合面のうちプリント配線板側（図において下側）
５１２、５２２、５３２、５４２：半田接合面のうちプリント配線板よりも遠い側（図において上側）
６：プリント配線板
６ａ：プリント配線板ランド
１０，２０，３０，４０，５０，６０，７０：積層型半導体装置
１１，１１１：絶縁基板
１１０：絶縁基板ランド
１２，１２１，１２２，１２３：配線パターン
１３：ソルダーレジスト
１３１：チップ非接着側ソルダーレジスト
１３２：チップ接着側ソルダーレジスト
１３０：ソルダーレジストランド
１３１ａ：チップ非接着側ランド
１３２ａ：チップ接着側ランド
【図１】
0004654971.tif 000003
【図２】
0004654971.tif 000004
【図３】
0004654971.tif 000005
【図４】
0004654971.tif 000006
【図５】
0004654971.tif 000007
【図６】
0004654971.tif 000008
【図７】
0004654971.tif 000009
【図８】
0004654971.tif 000010