(57)【特許請求の範囲】
【請求項１】
電源から負荷に電流を供給する途中に設けられ、通電電流を供給する第１のトランジスタと前記第１のトランジスタを制御する第２のトランジスタを備えた過電流保護回路であって、
前記電源からの電流をエミッタから入力し、コレクタから前記負荷へ前記通電電流を出力する第１のトランジスタと、
前記電源と前記第１のトランジスタのエミッタとの間に設けられた電流検出素子と、
前記電流検出素子の前記電源側の端にエミッタを接続し、前記電流検出素子の前記第１のトランジスタ側の端にベースを接続し、前記第１のトランジスタのベースにコレクタを接続し、第１のＰＮ接合部を備えた第２のトランジスタと、
前記電流検出素子の前記第１のトランジスタ側の端と前記第２のトランジスタのベースとの間に前記第２のトランジスタのＰＮ接合部の材質と同じ材質からなる第２のＰＮ接合部を有する順方向降下電圧発生素子を設け、前記電流検出素子の前記電源側の端と前記第２のトランジスタのエミッタとの間に抵抗素子を設けたことを特徴とする過電流保護回路。
【請求項２】
前記順方向降下電圧発生素子として、前記第２のトランジスタと同じＰＮ接合部の材質と同じ材質からなるＰＮ接合部を有する第３のトランジスタを用いたことを特徴とする請求項１に記載の過電流保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源供給回路より過大な電流が機器に流れ、その機器が破損することを防止する過電流保護回路に関するものである。
【０００２】
【従来の技術】
図１４に示す従来の過電流保護回路は、出力トランジスタQ1（第１のトランジスタ）と、電流制限トランジスタQ2（第２のトランジスタ）と、電流検出素子RAと、通電回路TRN1とを備える。この過電流保護回路は、出力トランジスタQ1のエミッタと電流制限トランジスタQ2のベースとの接続点に電流検出素子RAの一端を接続し、電流検出素子RAの他端を電流制限トランジスタQ2のエミッタに接続し、電流制限トランジスタQ2のコレクタを出力トランジスタQ1のベースに接続し、出力トランジスタQ1のベースと電流制限トランジスタQ2のコレクタとの接続点に通電回路TRN1を接続して構成している。また、出力トランジスタQ1と電流制限トランジスタQ2をNPN型トランジスタで構成した例もある（例えば、非特許文献１参照）。
【０００３】
通電回路TRN1の例を図１６に示す。負荷へ常時給電している場合は、図１６の（ａ）に示すように、１本の抵抗で構成され、ＣＰＵにより負荷への給電を入切制御する場合は、図１６の（ｂ）に示すように、トランジスタと抵抗で構成され、インターホン親機のように、直流は供給するが交流インピーダンスを高く保つ場合は、図１６の（ｃ）に示すように、抵抗とコンデンサで構成される。
【０００４】
次に、従来の過電流保護回路の動作について説明する。
【０００５】
出力トランジスタQ1は、通電回路TRN1によってベース電流IBQ1が供給され、オン状態となって、負荷RLに負荷電流IRLを供給する。
【０００６】
電流検出素子RAは、通電電流により降下電圧VRAを発生する。この降下電圧VRAは、電流検出素子RAの通電電流IRAと電流検出素子RAの抵抗値RRAとの積である（式１）。
VRA＝IRA×RRA …（式１）
（式１）において、電流検出素子RAの通電電流IRAは、出力トランジスタQ1のコレクタ電流ICQ1と、出力トランジスタQ1のベース電流IBQ1との和である（式２）。
IRA＝ICQ1＋IBQ1  …（式２）
出力トランジスタQ1が増幅作用を有するので、（式２）において、コレクタ電流ICQ1はベース電流IBQ1と比較して非常に大きく、ベース電流IBQ1は無視することができる（式３）。
IRA≒ICQ1  …（式３）
また、コレクタ電流ICQ1は負荷電流IRLに等しい。したがって、（式１）および（式３）より、電流検出素子RAにおける降下電圧VRAは、負荷電流IRLと電流検出素子RAの抵抗値RRAの積で表される（式４）。
VRA＝IRL×RRA  …（式４）
この（式４）が示すように、電流検出素子RAにおける降下電圧VRAは、負荷電流IRLの増加に比例して増加する。
【０００７】
電流制限トランジスタQ2は、ベース−エミッタ間電圧VBEQ2が所定の順方向降下電圧VBE0Q2より小さいとき、オフ状態であって、コレクタ電流ICQ2＝0である。一方、電流制限トランジスタQ2は、ベース−エミッタ間電圧VBEQ2が所定の順方向降下電圧VBE0Q2に達したとき、オン状態となり、コレクタ電流ICQ2が流れる。ここで、ベース−エミッタ間電圧VBEQ2は、電流検出素子RAにおける降下電圧VRAに等しい。すなわち、電流検出素子RAにおける降下電圧VRAが所定の電圧VBE0Q2に達したとき、電流制限トランジスタQ2がオン状態となって、コレクタ電流ICQ2が流れる。
【０００８】
通電回路TRN1を流れる電流ITRN1は、出力トランジスタQ1のベース電流IBQ1と電流制限トランジスタQ2のコレクタ電流ICQ2との和である（式５）。
ITRN1＝IBQ1＋ICQ2  …（式５）
（式５）において、電流制限トランジスタQ2がオン状態となって、電流制限トランジスタQ2のコレクタ電流ICQ2が流れると、出力トランジスタQ1のベース電流IBQ1が減少する。
【０００９】
出力トランジスタQ1は、ベース電流IBQ1の減少にともなって、コレクタ電流ICQ1（すなわち負荷電流IRL）が減少する。
【００１０】
したがって、（式４）において、負荷電流IRLが増加して電流検出素子RAにおける降下電圧VRAが所定の電圧VBE0Q2に達したとき、電流制限トランジスタQ2がオン状態となってコレクタ電流ICQ2が流れ、（式５）において、電流制限トランジスタQ2のコレクタ電流ICQ2が流れたとき、出力トランジスタQ1のベース電流IBQ1が減少し、出力トランジスタQ1は、ベース電流IBQ1の減少に伴って負荷電流IRLの増大を抑えるので、過電流が流れるのを防止することができる。
【００１１】
過電流が検出される負荷RLの電流値IRLX（以下、過電流検出電流という）は、電流制限トランジスタQ2のベース−エミッタ間の順方向降下電圧VBE0Q2を電流検出素子RAの抵抗値RRAで割った値である（式６）。
IRLX＝VBE0Q2／RRA  …（式６）
なお、負荷RLの抵抗値RRLを０まで減少させても、IRL=IRLXの関係は保たれる。また、順方向降下電圧VBE0Q2は、シリコンＰＮ接合、周囲温度２０℃において、約０．６Ｖである。
【非特許文献１】
戸川治朗著、「実用電源回路ハンドブック」、ＣＱ出版株式会社、１９８８年５月、ｐ．５４−５５
【００１２】
【発明が解決しようとする課題】
しかしながら、このような従来の過電流保護回路では、以下に示す課題があった。
【００１３】
第１の課題について説明する。負荷RLの両端における負荷電圧VRLは、直流電圧源ESの電源電圧VEから、電流検出素子RAの降下電圧VRAと出力トランジスタQ1のコレクタ−エミッタ間電圧VCEQ1とを引いた値である（式７）。
VRL＝VE−VRA−VCEQ1  …（式７）
（式７）において、負荷電圧VRLが電源電圧VEに近いほど効率が良い。また、（式７）において、出力トランジスタQ1のコレクタ−エミッタ間電圧VCEQ1は、電流ITRN1を大きくしてベース電圧VBQ1を大きくすることによってほぼ０とすることができる（式８）。
VRL＝VE−VRA  …（式８）
（式８）において、通常時の負荷電流をIRLAとすると（式９）となる。
VRL＝VE−IRLA×RRA＝VE―IRLA×VBE0Q2／IRLX  …（式９）
ここで、電流制限トランジスタQ2の順方向降下電圧VBE0Q2は、ＰＮ接合の特性で決定される値であって、素子の選定を変更する以外、変更することができず、特殊な素子は高価である。また、過電流検出電流IRLXを小さくすると、負荷電圧VRLが降下してしまい、負荷に必要な電圧を供給することができなくなってしまう。したがって、過電流検出電流を容易に選定することができないという問題があった。
【００１４】
第２の課題について説明する。過電流検出電流IRLXは、前述したように（式６）で表される。
IRLX＝VBE0Q2／RRA  …（式６）
（式６）において、順方向降下電圧VBE0Q2は、周囲温度によって変化する。例えば、シリコンＰＮ接合の場合、常温２０℃で約０．６Ｖであるが、−１０℃では約０．９Ｖまで上昇してしまい、５０℃では、約０．３Ｖまで降下してしまう。したがって、図１５に示すように、周囲温度によって過電流検出電流IRLXが異なってしまい、低温時に過電流保護がかかりにくく、高温時に小さな電流でも過電流保護がかかってしまうという問題があった。
【００１５】
インターホン等の機器においては、親機から子機へ電源を供給する場合が多く、その間の配線が短絡された場合に機器を故障させずに保護する必要がある。また、機器の小型化、低コスト化が重要であるため、親機から子機へ供給する電源は、保護回路を接続しても、極力電圧低下が少なく、温度変化などにばらつきが少ないことが望まれる。
【００１６】
本発明はこのような課題を解決するためになされたもので、負荷に対して過電流保護が効き始める電流値を容易に選定することができるとともに、周囲温度によって過電流検出電流が変化してしまうことがないようにすることができる過電流保護回路を提供するものである。
【００１７】
【課題を解決するための手段】
本発明の過電流保護回路は、電源から負荷に電流を供給する途中に設けられ、通電電流を供給する第１のトランジスタと前記第１のトランジスタを制御する第２のトランジスタを備えた過電流保護回路であって、電源からの電流をエミッタから入力し、コレクタから負荷へ前記通電電流を出力する第１のトランジスタと、電源と第１のトランジスタのエミッタとの間に設けられた電流検出素子と、電流検出素子の電源側の端にエミッタを接続し、電流検出素子の前記第１のトランジスタ側の端にベースを接続し、第１のトランジスタのベースにコレクタを接続し、第１のＰＮ接合部を備えた第２のトランジスタと、電流検出素子の前記第１のトランジスタ側の端と前記第２のトランジスタのベースとの間に第２のトランジスタのＰＮ接合部の材質と同じ材質からなる第２のＰＮ接合部を有する順方向降下電圧発生素子を設け、前記電流検出素子の前記電源側の端と前記第２のトランジスタのエミッタとの間に抵抗素子を設けた構成を有している。この構成により、負荷に対して過電流保護が効き始める電流値を容易に選定することができるとともに、周囲温度によって過電流保護の効き始める電流値が変化してしまうことがないようにすることができることとなる。
【００１９】
本発明の過電流保護回路は、順方向降下電圧発生素子として、第２のトランジスタと同じＰＮ接合部の材質と同じ材質からなるＰＮ接合部を有する第３のトランジスタを用いた構成を有している。この構成により、負荷に対して過電流保護が効き始める電流値を、基準電圧源の基準電圧と電流検出素子の抵抗値とによって、正確に選定することができることができるとともに、周囲温度の変化による過電流保護が効き始める電流値の変化がほぼ無いようにすることができることとなる。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を用いて説明する。
【００２４】
（第１実施形態）
図１は本発明の第１実施形態の過電流保護回路を示す回路図である。
【００２５】
図１において、過電流保護回路は、出力トランジスタQ1（第１のトランジスタ）と、電流制限トランジスタQ2（第２のトランジスタ）と、電流検出素子RAと、基準電圧源ERと、第１の通電回路TRN1と、第２の通電回路TRN2と、ダイオードD（順方向降下電圧発生素子）とを備える。この過電流保護回路は、出力トランジスタQ1のエミッタに電流検出素子RAの一端を接続し、電流検出素子RAの他端と電流制限トランジスタQ2のエミッタとの間に基準電圧源ERを接続し、電流制限トランジスタQ2のコレクタを出力トランジスタQ1のベースに接続し、出力トランジスタQ1のエミッタから電流制限トランジスタQ2のベースの間にかけて順方向にダイオードDを接続して構成している。また、出力トランジスタQ1のベースと電流制限トランジスタQ2のコレクタとの接続点に、第１の通電回路TRN1を接続している。また、ダイオードDのカソード側に第２の通電回路TRN2を接続している。なお、本実施形態において、出力トランジスタQ1および電流制限トランジスタQ2はＰＮＰトランジスタを用いている。
【００２６】
出力トランジスタQ1は、第１の通電回路TRN1によってベース電流IBQ1が供給され、オン状態となって、負荷RLに負荷電流IRLを供給する。
【００２７】
電流制限トランジスタQ2は、ベース−エミッタ間電圧VBEQ2が所定の順方向降下電圧VBE0Q2より小さいとき、オフ状態であって、コレクタ電流ICQ2＝0である。一方、電流制限トランジスタQ2は、ベース−エミッタ間電圧VBEQ2が所定の順方向降下電圧VBE0Q2に達したとき、オン状態となり、コレクタ電流ICQ2が流れる。
【００２８】
電流検出素子RAは、通電電流により降下電圧VRAを発生する。この降下電圧VRAは、電流検出素子RAの通電電流IRAと電流検出素子RAの抵抗値RRAとの積である。
【００２９】
基準電圧源ERは、所定の直流電圧VRを有するように選択される。
【００３０】
第２の通電回路TRN2は、ダイオードDに順方向電流を供給し、順方向電圧降下を発生させるためのものである。
【００３１】
ダイオードDは、第２の通電回路TRN2によって順方向電流が供給され、電流制限トランジスタQ2のエミッタ−ベース間の順方向降下電圧とほぼ同じ順方向降下電圧を発生する。なお、ダイオードDのＰＮ接合の材質は、電流制限トランジスタQ2のＰＮ接合の材質と同じとする。例えば、シリコンダイオードおよびシリコントランジスタとする。
【００３２】
第１の通電回路TRN1は、出力トランジスタQ1のベース電流を供給して、出力トランジスタQ1をオンさせるための回路であり、従来の過電流保護回路と同じものである。なお、第１の通電回路TRN1に通電される電流ITRN1は、出力トランジスタQ1のベース電流IBQ1と電流制限トランジスタQ2のコレクタ電流ICQ2との和である。
【００３３】
以下、本実施形態の過電流保護回路の動作について説明する。
【００３４】
本実施形態の過電流保護回路は、負荷電流IRLが増加して電流検出素子RAにおける降下電圧VRAが所定の電圧に達したとき、電流制限トランジスタQ2がオン状態となってコレクタ電流ICQ2が流れ、第１の通電回路TRN1に通電される。第１の通電回路TRN1は、出力トランジスタQ1のベースと直流電圧源ESとの間に接続され、出力トランジスタQ1がオンのときには、１本の抵抗が接続されているものと同等であり、出力トランジスタQ1のベース電圧は、直流電圧源ESが発生する電圧とほぼ同等であるため、第１の通電回路TRN1に流れる電流ITRN1は、電流制限トランジスタQ2のコレクタ電流ICQ2が流れ込むと、その分、出力トランジスタQ1のベース電流IBQ1が減少し、出力トランジスタQ1が負荷電流IRLの増大を抑える。この動作は従来の過電流保護回路と同じである。
【００３５】
本実施形態の過電流保護回路において、過電流が検出される負荷RLの電流値IRLX（以下、過電流検出電流という）は、電流検出素子RAにおける降下電圧VRAと電流検出素子RAの抵抗値RRAとによって（式１１）で表される。
IRLX＝VRA／RRA  …（式１１）
（式１１）において、電流検出素子RAにおける降下電圧VRAは、ダイオードDの順方向降下電圧VFDとの和が、基準電圧VRと電流制限トランジスタQ2のベース−エミッタ間電圧VBEQ2との和に等しい（式１２）。
VRA＋VFD＝VR＋VBEQ2  …（式１２）
電流制限トランジスタQ2とダイオードDとが、同じ電圧降下特性を有するＰＮ接合の素子である場合、例えばシリコントランジスタとシリコンダイオードである場合、ダイオードDの順方向降下電圧VFDと電流制限トランジスタQ2の順方向降下電圧VBE0Q2とがほぼ等しい（式１３）。
VFD≒VBE0Q2  …（式１３）
（式１２）に（式１３）を適用して、（式１４）が得られる。
VRA＝VR  …（式１４）
（式１１）に（式１４）を適用して、過電流検出電流IRLXは、（式１５）で表される。
IRLX＝VR／RRA  …（式１５）
したがって、本実施形態の過電流保護回路は、（式１５）に示されるように、基準電圧VRと電流検出素子RAの抵抗値RRAとを選択することによって、過電流検出電流IRLXを定めることができ、素子の特性が過電流検出電流IRLXに関与しないこととなる。
【００３６】
以上説明したように、本実施形態の過電流保護回路は、基準電圧VRと電流検出素子RAの抵抗値RRAとを選択することによって過電流検出電流IRLXを定めることができるので、過電流検出電流IRLXに素子の特性が関与せず、過電流検出電流を容易に選定することができるとともに、周囲温度によって過電流保護の効き始める電流値が変化してしまうことがないようにすることができることとなる。
【００３７】
また、本実施形態の過電流保護回路は、順方向降下電圧発生素子として、電流制限トランジスタQ2と同じ材質のダイオードDを用いているので、過電流検出電流を、基準電圧源ERの基準電圧VRと電流検出素子RAの抵抗値RRAとによって、正確に選定することができるとともに、周囲温度の変化による過電流保護が効き始める電流値の変化がほぼ無いようにすることができることとなる。
【００３８】
（第２実施形態）
図２は本発明の第２実施形態の過電流保護回路を示す回路図である。本実施形態の過電流保護回路は、第１実施形態の過電流保護回路における出力トランジスタQ1および電流制限トランジスタQ2を、ＰＮＰトランジスタからＮＰＮトランジスタに代えて構成したものである。本実施形態の過電流保護回路の動作は、第１実施形態の過電流保護回路の動作と同じである。また、本実施形態の過電流保護回路は、第１実施形態の過電流保護回路と同じように、基準電圧VRと電流検出素子RAの抵抗値RRAとを選択することによって過電流検出電流IRLXを定めることができるので、過電流検出電流IRLXに素子の特性が関与せず、過電流検出電流を容易に選定することができるとともに、周囲温度によって過電流保護の効き始める電流値が変化してしまうことがないようにすることができることとなる。
【００３９】
（第３実施形態）
図３は本発明の第３実施形態の過電流保護回路を示す回路図である。本実施形態の過電流保護回路は、第１実施形態の過電流保護回路におけるダイオードDを第３のトランジスタQ3に代えて構成したものである。なお、第３のトランジスタQ3は、電流制限トランジスタQ2と同じ種類のトランジスタを使用する。
【００４０】
第３のトランジスタQ3（順方向降下電圧発生素子）は、コレクタとベースとが接続されている。第２の通電回路TRN2は、第３のトランジスタのエミッタ−ベース間に順方向電流を供給し、第３のトランジスタQ3のエミッタ−ベース間には、順方向降下電圧VBE0Q3が発生する。
【００４１】
本実施形態において、電流制限トランジスタQ2の順方向降下電圧VBE0Q2と、第３のトランジスタQ3のエミッタ−ベース間の順方向降下電圧VBE0Q3との関係は（式３１）で表される。
VBE0Q2＝VRA＋VBE0Q3−VR  …（式３１）
第３のトランジスタQ3は、電流制限トランジスタQ2と同じ種類のトランジスタを使用しているので、（式３１）において、電流制限トランジスタQ2の順方向降下電圧VBE0Q2と第３のトランジスタQ3の順方向降下電圧VBE0Q3とが等しい（式３２）。
VBE0Q2≒VBE0Q3  …（式３２）
（式３２）および（式３１）によって、第１実施形態の過電流保護回路と同様、（式１４）が得られる。
VRA＝VR  …（式１４）
過電流が検出される負荷RLの電流値IRLX（以下、過電流検出電流という）は、電流検出素子RAにおける降下電圧VRAと電流検出素子RAの抵抗値RRAとによって、
IRLX＝VRA／RRA  …（式１１）
で表されるから、第１実施形態の過電流保護回路と同様に、（式１５）が得られる。
IRLX＝VR／RRA  …（式１５）
したがって、本実施形態の過電流保護回路は、（式１５）で表されるように、基準電圧源ERの基準電圧VRと電流検出素子RAの抵抗値RRAとを選択することによって、過電流検出電流IRLXを定めることができ、素子の特性が過電流検出電流IRLXに関与しないこととなる。
【００４２】
また、本実施形態の過電流保護回路においては、同じトランジスタの特性値が適用されるため、過電流検出電流を正確に選定することができるとともに、周囲温度の変化による過電流保護が効き始める電流値の変化がほぼ無いようにすることができることとなる。
【００４３】
また、電流制限トランジスタQ2と第３のトランジスタQ3とが、同一のウエハ上で製造された素子を用いることで、過電流検出電流をさらに正確に選定することができるとともに、周囲温度の変化による過電流保護が効き始める電流値の変化がほとんど無いようにすることができることとなる。
【００４４】
（第４実施形態）
図４は本発明の第４実施形態の過電流保護回路を示す回路図である。
【００４５】
図４において、過電流保護回路は、出力トランジスタQ1（第１のトランジスタ）と、電流制限トランジスタQ2（第２のトランジスタ）と、電流検出素子RAと、基準電圧源ERと、第１の通電回路TRN1と、第２の通電回路TRN2と、ダイオードD（順方向降下電圧発生素子）と、第１の抵抗素子R1と、第２の抵抗素子R2とを備える。この過電流保護回路は、出力トランジスタQ1のエミッタに電流検出素子RAの一端を接続し、電流検出素子RAの他端と電流制限トランジスタQ2のエミッタとの間に基準電圧源ERを接続し、電流制限トランジスタQ2のコレクタを出力トランジスタQ1のベースに接続し、出力トランジスタQ1のエミッタにダイオードDの一端を接続し、電流制限トランジスタQ2のベースに第１の抵抗素子R1の一端を接続し、ダイオードDの他端と第１の抵抗素子R1の他端とを接続して、ダイオードDが出力トランジスタQ1のエミッタから電流制限トランジスタQ2のベースにかけて順方向になるよう構成し、電流制限トランジスタQ2のベースと出力トランジスタQ1のコレクタとの間に第２の抵抗素子R2を接続して構成している。また、出力トランジスタQ1のベースと電流制限トランジスタQ2のコレクタとの接続点に、第１の通電回路TRN1を接続している。また、ダイオードDに順方向電流を通電させる第２の通電回路TRN2を接続している。
【００４６】
出力トランジスタQ1は、第１の通電回路TRN1によってベース電流IBQ1が供給され、オン状態となって、負荷RLに負荷電流IRLを供給する。
【００４７】
電流制限トランジスタQ2は、ベース−エミッタ間電圧VBEQ2が所定の順方向降下電圧VBE0Q2より小さいとき、オフ状態であって、コレクタ電流ICQ2＝0である。一方、電流制限トランジスタQ2は、ベース−エミッタ間電圧VBEQ2が所定の順方向降下電圧VBE0Q2に達したとき、オン状態となり、コレクタ電流ICQ2が流れる。
【００４８】
電流検出素子RAは、通電電流により降下電圧VRAを発生する。この降下電圧VRAは、電流検出素子RAを流れる電流IRAと電流検出素子RAの抵抗値RRAとの積である。
【００４９】
基準電圧源ERは、所定の直流電圧VRを有するように選択される。
【００５０】
第２の通電回路TRN2は、ダイオードDに順方向電流を供給する。
【００５１】
ダイオードDは、第２の通電回路TRN2によって順方向電流が供給され、電流制限トランジスタQ2のエミッタ−ベース間の順方向降下電圧とほぼ同じ順方向降下電圧を発生する。
【００５２】
第１の通電回路TRN1の通電電流ITRN1は、電流制限トランジスタQ1のベース電流IBQ1と出力トランジスタQ2のコレクタ電流ICQ2との和である。
【００５３】
以下、本実施形態における過電流保護回路の動作について説明する。
【００５４】
本実施形態の過電流保護回路は、第１実施形態の過電流保護回路と同様、負荷電流IRLが増加して電流検出素子RAにおける降下電圧VRAが所定の電圧に達したとき、電流制限トランジスタQ2がオン状態となってコレクタ電流ICQ2が流れ、出力トランジスタQ1のベース電流IBQ1が減少し、出力トランジスタQ1が負荷電流IRLの増大を抑える。
【００５５】
本実施形態の過電流保護回路において、過電流が検出される負荷RLの電流値IRLX（以下、過電流検出電流という）は、電流検出素子RAにおける降下電圧VRAと電流検出素子RAの抵抗値RRAとによって（式４１）で表される。
IRLX＝VRA／RRA  …（式４１）
（式４１）において、電流検出素子RAにおける降下電圧VRAは、ダイオードDの順方向降下電圧VFDとの和が、基準電圧VRと電流制限トランジスタQ2のベース−エミッタ間電圧VBEQ2と第１の抵抗素子R1の降下電圧VR1との和に等しい（式４２）。
VRA＋VFD＝VR＋VBEQ2＋VR1  …（式４２）
電流制限トランジスタQ2とダイオードDとが、同じ電圧降下特性を有するＰＮ接合の素子である場合、例えばシリコントランジスタとシリコンダイオードである場合、ダイオードDの順方向降下電圧VFDと電流制限トランジスタQ2の順方向降下電圧VBE0Q2とがほぼ等しい（式４３）。
VFD≒VBE0Q2  …（式４３）
（式４２）に（式４３）を適用して、（式４４）が得られる。
VRA＝VR＋VR1  …（式４４）
また、（式４１）に（式４４）を適用して、過電流検出電流IRLXは、（式４５）で表される。
IRLX＝(VR＋VR1)／RRA  …（式４５）
（式４５）において、第１の抵抗素子R1における降下電圧VR1は、第１の抵抗素子R1の抵抗値RR1と第１の抵抗素子R1の通電電流IR1との積である（式４６）。
VR1＝RR1×IR1  …（式４６）
（式４６）において、第１の抵抗素子R1の通電電流IR1は、電流制限トランジスタQ2の増幅作用によって微小な値でも電流制限トランジスタQ2をオンさせることが可能であるため、（式４５）において、第１の抵抗素子R1の降下電圧VR1を無視することができる（式４７）。
IRLX≒VR／RRA  …（式４７）
したがって、本実施形態の過電流保護回路は、第１実施形態の過電流保護回路と同様、（式４７）に示されるように、基準電圧VRと電流検出素子RAの抵抗値RRAとを選択することによって、過電流検出電流IRLXを定めることができ、素子の特性が過電流検出電流IRLXに関与しないこととなる。
【００５６】
以上説明したように、本実施形態の過電流保護回路は、基準電圧VRと電流検出素子RAの抵抗値RRAとを選択することによって過電流検出電流IRLXを定めることができるので、過電流検出電流IRLXに素子の特性が関与せず、過電流検出電流を容易に選定することができるとともに、周囲温度によって過電流保護の効き始める電流値が変化してしまうことがないようにすることができることとなる。
【００５７】
なお、本実施形態の過電流保護回路において、定常状態から負荷RLが小さくなって過電流保護が働き始めるまでの負荷RLの電圧−電流特性（図１１の１１１）は、第１実施形態の過電流保護回路における負荷RLの電圧−電流特性（図１０の１０１）と同じである。
【００５８】
次に、過電流保護が働き始めた後の負荷RLの電圧−電流特性について説明する。
【００５９】
本実施形態の過電流保護回路において、過電流保護が働き、出力トランジスタQ1のベース電流IBQ1が減少すると、出力トランジスタQ1のコレクタ電流ICQ1が減少し、出力トランジスタQ1のコレクタ−エミッタ間電圧が増加する。
【００６０】
第２の抵抗R2の両端間の電圧VR2は、電流検出素子RA の降下電圧VRAと出力トランジスタQ1のコレクタ−エミッタ間電圧VCEQ1との和から、基準電圧VRと電流制限トランジスタQ2のベース−エミッタ間電圧との和を引いた値である（式４８）。
VR2＝(VRA＋VCEQ1)−(VR＋VBEQ2)  …（式４８）
（式４８）で示されるように、出力トランジスタQ1のコレクタ−エミッタ間電圧VCEQ1の増加によって、第２の抵抗R2の両端間の電圧VR2が増加し、第２の抵抗R2の通電電流IR2も増加する。第２の抵抗R2の通電電流IR2が増加すると、電流制限トランジスタQ2のベース電流IBQ2が増加し、電流制限トランジスタQ2のコレクタ電流ICQ2が増加するので、出力トランジスタQ1のベース電流IBQ1がさらに減少し、出力トランジスタQ1のコレクタ電流もさらに減少する。
【００６１】
負荷電流IRLは、出力トランジスタQ1のコレクタ電流ICQ1に等しい（式４９）。
IRL＝ICQ1  …（式４９）
（式４９）において、出力トランジスタQ1のコレクタ電流ICQ1は、出力トランジスタQ1の直流電流増幅率hFEQ1と出力トランジスタQ1のベース電流IBQ1とを用いて、（式５０）で表される。
IRL＝hFEQ1×IBQ1  …（式５０）
（式５０）において、出力トランジスタQ1のベース電流IBQ1は、第１の通電回路TRN1の通電電流ITRN1と電流制限トランジスタQ2のコレクタ電流ICQ2との差である（式５１）。
IBQ1＝ITRN1−ICQ2  …（式５１）
（式５１）において、電流制限トランジスタQ2のコレクタ電流ICQ2は、電流制限トランジスタQ2の直流電流増幅率hFEQ2と第２の抵抗素子R2の両端間における電圧VR2と第２の抵抗素子R2の抵抗値RR2とを用いて（式５２）で表される。
ICQ2＝hFEQ2×VR2／RR2  …（式５２）
（式５２）において、第２の抵抗素子R2の両端間における電圧VR2は、直流電圧源ESが発生する直流電圧VEから、基準電圧VRと電流制限トランジスタQ2のベース−エミッタ間電圧VBEQ2と負荷電圧VRLとを引いた値である（式５３）。
VR2＝VE−VR−VBEQ2−VRL  …（式５３）
（式５１）に（式５２）および（式５３）を適用し、（式５４）が得られる。
IBQ1＝ITRN1−ICQ2
＝ITRN1−hFEQ2×VR2／RR2
＝ITRN1−hFEQ2×（VE−VR−VBEQ2−VRL）／RR2
＝ITRN1−hFEQ2×（VE−VR−VBEQ2）／RR2＋hFEQ2×VRL／RR2  …（式５４）
（式５４）において、第１項（ITRN1）および第２項（hFEQ2×（VE−VR−VBEQ2）／RR2）は、負荷電圧VRLの変動に影響されることのない値であるから、これら第１項および第２項を係数Aに置き換え、（式５５）が得られる。
IBQ1＝A＋hFEQ2×VRL／RR2  …（式５５）
（式５０）に（式５５）を適用して、負荷電流IRLは、（式５６）で表される。
IRL＝hFEQ1×（A＋hFEQ2×VRL／RR2）
＝hFEQ1×A＋hFEQ1×hFEQ2×VRL／RR2  …（式５６）
（式５６）において、第１項（hFEQ1×A）は、負荷電圧VRLの変動に影響されることのない値であるから、第１項を係数Bに置き換え、（式５７）が得られる。
IRL＝B＋hFEQ1×hFEQ2×VRL／RR2  …（式５７）
（式５７）において、hFEQ1×hFEQ2／RR2は負荷電圧VRLの変動に影響されることのない値であるから、これを係数Cに置き換え、（式５８）が得られる。
IRL＝B＋C×VRL  …（式５８）
すなわち、本実施形態の過電流保護回路は、過電流保護が働き始めた後、負荷電圧VRLの減少にともなって負荷電流IRLも減少する特性（図１１の１１２）を有する。
【００６２】
次に、負荷RLが短絡状態（すなわち抵抗値RRL＝０）となったときの過電流保護回路の動作について説明する。
【００６３】
前述した第１実施形態の過電流保護回路においては、過電流保護が働いたとき、負荷RLに流れる電流IRLは、基準電圧VRと電流検出素子RAの抵抗値RRAとによって決まり、過電流検出電流IRLXであって、一定である（式１５）。
IRL＝IRLX＝VR／RRA  …（式１５）
なお、過電流保護が働く以上に負荷RLの抵抗値RRLが減少した場合、負荷RLの両端における電圧VRLは、負荷RLの抵抗値RRLとともに低下し、短絡状態（すなわち抵抗値RRL＝０）においては０となる。
このとき、出力トランジスタQ１のコレクタ−エミッタ間電圧VCEQ1は、直流電圧源ESの発生する直流電源電圧VEから電流検出素子RAにおける降下電圧VRAと負荷電圧VRLとを引いた値である（式１６）。
VCEQ1＝VE−VRA−VRL  …（式１６）
（式１６）において、電流検出素子RAの降下電圧VRAは、並列に接続された電流制限トランジスタQ2のベース−エミッタ間電圧の順方向降下電圧VBE0Q2に等しく、一定である（式１７）。
VRA＝VBE0Q2  …（式１７）
（式１６）に（式１７）を適用し、負荷RLの短絡状態（VRL＝0）における出力トランジスタQ１のコレクタ−エミッタ間電圧VCEQ1は、（式１８）で表される。
VCEQ1＝VE−VBE0Q2  …（式１８）
出力トランジスタQ１の消費電力WQ1は、コレクタ−エミッタ間電圧VCEQ1とコレクタ電流ICQ1の積である（式１９）。
WQ1＝VCEQ1×ICQ1  …（式１９）
（式１９）において、出力トランジスタQ１は、コレクタ−エミッタ間電圧VCEQ1が最大となる負荷短絡時に過大な電力を消費する（図１２）。このような過大な電力の消費は、出力トランジスタQ1の破壊につながる。出力トランジスタQ1の破壊を防止するためには、出力トランジスタQ1に高消費電力のトランジスタを用いる必要があり、小型化および低コスト化の阻害要因となってしまう。
【００６４】
一方、本実施形態の過電流保護回路は、（式５８）で示されるように、負荷電圧VRLが小さいとき負荷電流IRLも小さくなる特性を有するため、図１３に示すように、出力トランジスタQ1の消費電力WQ1が増加しない。したがって、本実施形態の過電流保護回路は、負荷RLが短絡状態となっても出力トランジスタQ1の破壊の恐れがなくなり、小型化、低コスト化をすることができることとなる。
【００６５】
（第５実施形態）
図５は本発明の第５実施形態の過電流保護回路を示す回路図である。本実施形態の過電流保護回路は、第４実施形態の過電流保護回路におけるダイオードDを第３のトランジスタQ3に代えて構成したものである。なお、第３のトランジスタQ3は、電流制限トランジスタQ2と同じ種類のトランジスタを使用する。本実施形態の過電流保護回路の動作は、第３実施形態の過電流保護回路の動作、および、第４実施形態の過電流保護回路の動作に準ずる。
【００６６】
（第６実施形態）
図６は本発明の第６実施形態の過電流保護回路を示す回路図である。本実施形態の過電流保護回路は、第４実施形態の過電流保護回路において、基準電圧源ERを第３の抵抗R3に代え、第３の抵抗素子R3に第３の通電回路TRN3を接続して構成したものである。
【００６７】
第３の抵抗素子R3の両端における電圧VR3は、第３の抵抗素子R3の通電電流IR3と第３の抵抗素子R3の抵抗値RR3との積である（式６１）。
VR3＝IR3×RR3  …（式６１）
（式６１）において、第３の抵抗R3の通電電流IR3は、第３の通電回路TRN3の第３の通電電流ITRN3と等しいので、（式６１）は（式６２）で表される。
VR3＝ITRN3×RR3  …（式６２）
本実施形態の過電流保護回路の過電流検出電流IRLXについては、第１実施形態で説明した（式１５）において、基準電圧VRをVR3に代えて、（式６３）が得られる。
IRLX＝VR3／RRA  …（式６３）
（式６３）に（式６２）を適用して（式６４）が得られる。
IRLX＝ITRN3×RR3／RRA  …（式６４）
すなわち、本実施形態の過電流保護回路においては、過電流検出電流IRLXが、第３の通電回路ITRN3の通電電流ITRN3と第３の抵抗素子R3の抵抗値RR3とを選択することによって定めることができる。
【００６８】
（第７実施形態）
図７は本発明の第７実施形態の過電流保護回路を示す回路図である。本実施形態の過電流保護回路は、第３実施形態の過電流保護回路において、基準電圧源ERを第３の抵抗R3に代え、第３の抵抗素子R3に第３の通電回路TRN3を接続して構成したものである。本実施形態の過電流保護回路の動作は、第３実施形態の過電流保護回路の動作、および、第６実施形態の過電流保護回路の動作に準ずる。
【００６９】
（第８実施形態）
図８は本発明の第８実施形態の過電流保護回路を示す回路図である。本実施形態の過電流保護回路は、第４実施形態の過電流保護回路において、基準電圧源ERを第３の抵抗R3に代え、第３の抵抗素子R3に第３の通電回路TRN3を接続して構成したものである。本実施形態の過電流保護回路の動作は、第４実施形態の過電流保護回路の動作、および、第６実施形態の過電流保護回路の動作に準ずる。
【００７０】
（第９実施形態）
図９は本発明の第９実施形態の過電流保護回路を示す回路図である。本実施形態の過電流保護回路は、第５実施形態の過電流保護回路において、基準電圧源ERを第３の抵抗R3に代え、第３の抵抗素子R3に第３の通電回路TRN3を接続して構成したものである。本実施形態の過電流保護回路の動作は、第５実施形態の過電流保護回路の動作、および、第６実施形態の過電流保護回路の動作に準ずる。
【００７１】
なお、第１実施形態から第９実施形態において、第１の通電回路TRN1の一端は直流電圧源に直接接続される形態としたが、負荷等を介して接続する形態としてもよい。
【００７２】
【発明の効果】
本発明は、負荷に対して過電流保護が効き始める電流値を容易に選定することができるとともに、周囲温度によって過電流保護の効き始める電流値が変化してしまうことがないようにすることができるという優れた効果を有する過電流保護回路を提供するものである。
【図面の簡単な説明】
【図１】本発明の第１実施形態の過電流保護回路を示す回路図
【図２】本発明の第２実施形態の過電流保護回路を示す回路図
【図３】本発明の第３実施形態の過電流保護回路を示す回路図
【図４】本発明の第４実施形態の過電流保護回路を示す回路図
【図５】本発明の第５実施形態の過電流保護回路を示す回路図
【図６】本発明の第６実施形態の過電流保護回路を示す回路図
【図７】本発明の第７実施形態の過電流保護回路を示す回路図
【図８】本発明の第８実施形態の過電流保護回路を示す回路図
【図９】本発明の第９実施形態の過電流保護回路を示す回路図
【図１０】本発明の第１実施形態の過電流保護回路における負荷の電流と電圧との関係を示す図
【図１１】本発明の第４実施形態の過電流保護回路における負荷の電流と電圧との関係を示す図
【図１２】本発明の第１実施形態の過電流保護回路における出力トランジスタの消費電力を示す図
【図１３】本発明の第４実施形態の過電流保護回路における出力トランジスタの消費電力を示す図
【図１４】従来の過電流保護回路を示す回路図
【図１５】従来の過電流保護回路における負荷の電流と電圧との関係を示す図
【図１６】通電回路の例を示す図
【符号の説明】
D   ダイオード（順方向降下電圧発生素子）
ES  直流電圧源
ER  基準電圧源
Q1  出力トランジスタ（第１のトランジスタ）
Q2  電流制限トランジスタ（第２のトランジスタ）
Q3  第３のトランジスタ（順方向降下電圧発生素子）
RA  電流検出素子
RL  負荷
R1  第１の抵抗素子
R2  第２の抵抗素子
R3  第３の抵抗素子（基準電圧源）
TRN1  第１の通電回路
TRN2  第２の通電回路
TRN3  第３の通電回路
【図１】
0004622133.tif 000002
【図２】
0004622133.tif 000003
【図３】
0004622133.tif 000004
【図４】
0004622133.tif 000005
【図５】
0004622133.tif 000006
【図６】
0004622133.tif 000007
【図７】
0004622133.tif 000008
【図８】
0004622133.tif 000009
【図９】
0004622133.tif 000010
【図１０】
0004622133.tif 000011
【図１１】
0004622133.tif 000012
【図１２】
0004622133.tif 000013
【図１３】
0004622133.tif 000014
【図１４】
0004622133.tif 000015
【図１５】
0004622133.tif 000016
【図１６】
0004622133.tif 000017