(57)【特許請求の範囲】
【請求項１】
振動式センサの振動子を自励発振させる自励発振回路において、
圧力を検出する前記振動子を有する前記振動式センサと、
一方の入力端子が前記振動式センサの一方の出力端子に接続されると共に他方の入力端子が前記振動式センサの他方の出力端子に接続され、前記振動式センサからの出力電圧を受ける差動増幅回路と、
第１のトランジスタのベースが前記差動増幅回路の一方の出力端子に接続され、前記第１のトランジスタのエミッタが前記振動式センサの一方の入力端子及び第１の電流源に接続される第１のエミッタフォロア回路と、第２のトランジスタのベースが前記差動増幅回路の他方の出力端子に接続され、前記第２のトランジスタのエミッタが前記振動式センサの他方の入力端子及び第２の電流源に接続される第２のエミッタフォロア回路とから構成され、前記振動式センサからの出力電圧を出力電流に変換するトランスコンダクタンスアンプとして動作する発振回路と
を備えたことを特徴とする自励発振回路。
【請求項２】
振動式センサの振動子を自励発振させる自励発振回路において、
圧力を検出する前記振動子を有する前記振動式センサと、
一方の入力端子が前記振動式センサの一方の出力端子に接続されると共に他方の入力端子が前記振動式センサの他方の出力端子に接続され、前記振動式センサからの出力電圧を受ける差動増幅回路と、
第１のトランジスタのベースが前記差動増幅回路の一方の出力端子に接続され、前記第１のトランジスタのエミッタが前記振動式センサの一方の入力端子及び利得制御信号に基づき電流値が制御される第１の電流源に接続される第１のエミッタフォロア回路と、第２のトランジスタのベースが前記差動増幅回路の他方の出力端子に接続され、前記第２のトランジスタのエミッタが前記振動式センサの他方の入力端子及び前記利得制御信号に基づき電流値が制御される第２の電流源に接続される第２のエミッタフォロア回路とから構成され、前記振動式センサからの出力電圧を出力電流に変換するトランスコンダクタンスアンプとして動作する発振回路と、
この発振回路からの出力電圧を増幅する増幅器と、
この増幅器からの交流信号の振幅を直流電圧に変換する検波回路と、
この検波回路の出力に基づき前記利得制御信号を生成して前記発振回路に出力する誤差増幅器と
を備え、
前記第１の電流源及び前記第２の電流源が、
一端に前記利得制御信号が入力される抵抗と、
コレクタ及びベースに前記抵抗の他端が接続され、エミッタが負電圧源に接続される第３のトランジスタと、
ベースが前記第３のトランジスタのベースに接続され、エミッタが前記負電圧源に接続され、コレクタが前記第１のトランジスタのエミッタに接続される第４のトランジスタと、
ベースが前記第３のトランジスタのベースに接続され、エミッタが前記負電圧源に接続され、コレクタが前記第２のトランジスタのエミッタに接続される第５のトランジスタとから構成されることを特徴とする自励発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧力を検出する振動式センサの振動子を自励発振させる自励発振回路に関し、特に簡素な回路構成により、低消費電流化、低ノイズ化、発振位相安定度の向上が可能な自励発振回路に関する。
【背景技術】
【０００２】
従来の自励発振回路に関連する先行技術文献としては次のようなものがある。
【０００３】
【特許文献１】特許第２８３７２１１号公報
【０００４】
図６はこのような従来の自励発振回路の一例を示す構成ブロック図である。図６において１は入力端子、２及び３はトランス、４，５，６及び７は電圧”Ｖ２”を供給する電圧源、８，９及び１０は電圧”Ｖ４”を供給する電圧源、１１は電圧”Ｖ６”を供給する電圧源、１２は電圧／電流変換器、１３，１４，１５及び１６は抵抗、１７，１８及び１９は演算増幅器、２０は利得制御変換器、２１は二乗演算器、２２及び２３はコンデンサ、２４は出力端子である。
【０００５】
さらに、電圧源５、抵抗１３及び演算増幅器１７は電流／電圧変換器１００を構成し、電圧源９、抵抗１４、演算増幅器１８及びコンデンサ２２は電流／電圧変換器１０１を構成している。また、電圧源１１、抵抗１５、演算増幅器１９及びコンデンサ２３は積分器１０２を構成している。
【０００６】
入力端子１の一端及び他端はトランス２の一次側巻線の両端にそれぞれ接続され、トランス２の二次側巻線の一端及び他端は電圧／電流変換器１２の２つの入力端子にそれぞれ接続される。電圧源４の一端はトランス２の二次側巻線の中点に接続され、電圧源４の他端は接地される。
【０００７】
電圧／電流変換器１２の出力端子は抵抗１３の一端及び演算増幅器１７の反転入力端子にそれぞれ接続され、演算増幅器１７の出力端子は抵抗１３の他端、利得制御変換器２０の第３の入力端子及び二乗演算器２１の一方の入力端子にそれぞれ接続される。
【０００８】
電圧源５の一端は演算増幅器１７の非反転入力端子に接続され、電圧源５の他端は接地される。電圧源７の一端は二乗演算器２１の他方の入力端子に接続され、電圧源７の他端は接地される。
【０００９】
二乗演算器２１の出力端子は抵抗１４の一端、演算増幅器１８の反転入力端子及びコンデンサ２２の一端にそれぞれ接続され、演算増幅器１８の出力端子は抵抗１４の他端、抵抗１５の一端及びコンデンサ２２の他端にそれぞれ接続される。
【００１０】
電圧源９の一端は演算増幅器１８の非反転入力端子に接続され、電圧源９の他端は接地される。抵抗１５の他端は演算増幅器１９の反転入力端子及びコンデンサ２３の一端にそれぞれ接続され、演算増幅器１９の出力端子は利得制御変換器２０の第１の入力端子及びコンデンサ２３の他端にそれぞれ接続される。
【００１１】
電圧源１１の一端は演算増幅器１９の非反転入力端子に接続され、電圧源１１の他端は接地される。電圧源８の一端は利得制御変換器２０の第２の入力端子に接続され、電圧源８の他端は接地される。電圧源６の一端は利得制御変換器２０の第４の入力端子に接続され、電圧源６の他端は接地される。
【００１２】
利得制御変換器２０の出力端子はトランス３の一次側巻線の一端に接続され、トランス３の一次側巻線の他端は電圧源１０の一端に接続され、電圧源１０の他端は接地される。トランス３の二次側巻線の一端及び他端は出力端子２４及び抵抗１６の両端にそれぞれ接続される。
【００１３】
ここで、図６に示す従来例の動作を説明する。入力端子１には振動式センサに内蔵されている振動子（図示せず）からの出力電圧”Ｖ１”が入力され、トランス２を介して電圧／電流変換器１２に交流電圧”ｅ１”として入力される。
【００１４】
そして、電圧／電流変換器１２は交流電圧”ｅ１”を交流電流”Ｉ１”に変換して出力する。電流／電圧変換器１００はこの交流電流”Ｉ１”を直流レベルが電圧”Ｖ２”に固定された交流電圧”Ｖ３” に変換して出力する。
【００１５】
二乗演算器２１はこの交流電圧”Ｖ３”から演算により交流電流”Ｉ２”を求めて出力する。電流／電圧変換器１０１はこの交流電流”Ｉ２”を直流レベルが電圧”Ｖ４”に固定された交流電圧”Ｖ５” に変換して出力する。
【００１６】
さらに、積分器１０２はこの交流電圧”Ｖ５”の位相を交流電圧”Ｖ３”の位相に合わせた利得制御信号”Ｖ７”を出力する。利得制御変換器２０はこの利得制御信号”Ｖ７”により振幅が制御される交流電流”Ｉ３”を出力する。
【００１７】
そして、この交流電流”Ｉ３”が振動式センサの振動子に入力され、磁界との作用により起電力である電圧”Ｖ１”を発生する。この電圧”Ｖ１”を入力端子１に入力することにより自励発振が継続される。
【００１８】
この結果、電圧／電流変換器１２、電流／電圧変換器１００及び利得制御変換器２０で構成される回路により振動子の自励発振が継続され、二乗演算器２１、電流／電圧変換器１０１及び積分器１０２で構成される回路により振動子に入力する電流の振幅を制御するので、振動子の安定な発振を継続することが可能になる。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかし、図６に示す従来例では、回路構成が多段構成であるので回路が複雑、大規模となり、消費電力の削減が困難になるという問題点があった。
【００２０】
また、回路構成が多段構成であることから伝播遅延時間の増大による発振位相の変動及びノイズの増大を招き、振動式センサの振動検出特性が悪化するという問題点があった。
【００２１】
従って本発明が解決しようとする課題は、簡素な回路構成により、低消費電流化、低ノイズ化及び発振位相安定度の向上が可能な自励発振回路を実現することにある。
【課題を解決するための手段】
【００２２】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
振動式センサの振動子を自励発振させる自励発振回路において、
圧力を検出する前記振動子を有する前記振動式センサと、一方の入力端子が前記振動式センサの一方の出力端子に接続されると共に他方の入力端子が前記振動式センサの他方の出力端子に接続され、前記振動式センサからの出力電圧を受ける差動増幅回路と、第１のトランジスタのベースが前記差動増幅回路の一方の出力端子に接続され、前記第１のトランジスタのエミッタが前記振動式センサの一方の入力端子及び第１の電流源に接続される第１のエミッタフォロア回路と、第２のトランジスタのベースが前記差動増幅回路の他方の出力端子に接続され、前記第２のトランジスタのエミッタが前記振動式センサの他方の入力端子及び第２の電流源に接続される第２のエミッタフォロア回路とから構成され、前記振動式センサからの出力電圧を出力電流に変換するトランスコンダクタンスアンプとして動作する発振回路とを備えたことにより、回路構成が簡素になるので、低消費電流化、低ノイズ化及び発振位相安定度の向上が可能になる。
【００２３】
請求項２記載の発明は、
振動式センサの振動子を自励発振させる自励発振回路において、
圧力を検出する前記振動子を有する前記振動式センサと、一方の入力端子が前記振動式センサの一方の出力端子に接続されると共に他方の入力端子が前記振動式センサの他方の出力端子に接続され、前記振動式センサからの出力電圧を受ける差動増幅回路と、第１のトランジスタのベースが前記差動増幅回路の一方の出力端子に接続され、前記第１のトランジスタのエミッタが前記振動式センサの一方の入力端子及び利得制御信号に基づき電流値が制御される第１の電流源に接続される第１のエミッタフォロア回路と、第２のトランジスタのベースが前記差動増幅回路の他方の出力端子に接続され、前記第２のトランジスタのエミッタが前記振動式センサの他方の入力端子及び前記利得制御信号に基づき電流値が制御される第２の電流源に接続される第２のエミッタフォロア回路とから構成され、前記振動式センサからの出力電圧を出力電流に変換するトランスコンダクタンスアンプとして動作する発振回路と、この発振回路からの出力電圧を増幅する増幅器と、この増幅器からの交流信号の振幅を直流電圧に変換する検波回路と、この検波回路の出力に基づき前記利得制御信号を生成して前記発振回路に出力する誤差増幅器とを備え、前記第１の電流源及び前記第２の電流源が、一端に前記利得制御信号が入力される抵抗と、コレクタ及びベースに前記抵抗の他端が接続され、エミッタが負電圧源に接続される第３のトランジスタと、ベースが前記第３のトランジスタのベースに接続され、エミッタが前記負電圧源に接続され、コレクタが前記第１のトランジスタのエミッタに接続される第４のトランジスタと、ベースが前記第３のトランジスタのベースに接続され、エミッタが前記負電圧源に接続され、コレクタが前記第２のトランジスタのエミッタに接続される第５のトランジスタとから構成されることにより、回路構成が簡素になるので、低消費電流化、低ノイズ化及び発振位相安定度の向上が可能になる。
【発明の効果】
【００２５】
本発明によれば次のような効果がある。
請求項１および請求項２の発明によれば、発振回路の簡素な回路構成により、回路規模が大幅に削減され、さらに、発振ループ回路段数削減により、回路各部に対するループ位相遅延要求が緩和されるので、低消費電流化及び低ノイズ化が可能になる。
【００２６】
また、発振ループ回路段数削減により、ループ位相遅延が短縮され、さらに、発振ループの信号は全て完全対称な差動回路により構成されるので、発振位相安定度の向上が可能になる。
【発明を実施するための最良の形態】
【００２７】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る自励発振回路の一実施例を示す構成ブロック図である。
【００２８】
図１において２５は圧力を検出する振動式センサ、２６は発振回路、２７は増幅器、２８は誤差増幅器、２９は基準電圧、３０は検波回路、３１は出力端子である。
【００２９】
振動式センサ２５の一方の出力端子は発振回路２６の第１の入力端子に接続され、振動式センサ２５の他方の出力端子は発振回路２６の第２の入力端子に接続される。
【００３０】
また、発振回路２６の第１の出力端子は振動式センサ２５の一方の入力端子に接続され、発振回路２６の第２の出力端子は振動式センサ２５の他方の入力端子に接続される。発振回路２６の第３の出力端子は増幅器２７の非反転入力端子に接続され、発振回路２６の第４の出力端子は増幅器２７の反転入力端子に接続される。
【００３１】
誤差増幅器２８の出力端子は発振回路２６の第３の入力端子に接続される。基準電圧２９の一端は誤差増幅器２８の非反転入力端子に接続され、基準電圧２９の他端は接地される。検波回路３０の出力端子は誤差増幅器２８の反転入力端子に接続される。
【００３２】
増幅器２７の非反転出力端子は検波回路の非反転入力端子及び出力端子の一端にそれぞれ接続され、増幅器２７の反転出力端子は検波回路の反転入力端子及び出力端子の他端にそれぞれ接続される。
【００３３】
ここで、図１に示す実施例の動作を図２、図３及び図４を用いて説明する。図２は振動センサの自励発振動作を説明する説明図、図３は発振回路２６の構成回路図、図４は利得制御信号”ＶＧ”を用いた電流源の一例を示す構成回路図である。
【００３４】
振動式センサ２５の発振信号が発振回路２６に入力されると、発振回路２６はこの発振信号を増幅して増幅器２７へ出力する。
【００３５】
増幅器２７は発振信号をさらに増幅し、出力端子３１に出力すると共に検波回路３０へ入力する。検波回路３０は交流信号である発振信号の振幅を直流電圧に変換する機能を有し、二乗回路及びローパスフィルタ等で構成される。
【００３６】
誤差増幅器２８は検波回路３０からの出力信号”ＶＤ”と基準電圧２９の電位”ＶＲＥＦ”を比較して利得制御信号”ＶＧ”を出力する。
【００３７】
そして、発振回路２６は利得制御信号”ＶＧ”により振動式センサ２５に出力する電流の利得を制御する。
【００３８】
発振回路２６は図２に示すように主にトランスコンダクタンスアンプ３２から構成される。振動式センサ２５の発振を安定に維持するためには発振利得”Ｚｏ・Ｇｍ”を厳密に”１”に維持する必要がある。ここで、” Ｇｍ”はトランスコンダクタンスアンプ３２の伝達コンダクタンスである。
【００３９】
振動式センサ２５から出力される発振信号の振幅を増幅器２７及び検波回路３０により直流電圧”ＶＤ”として検出し、誤差増幅器２８によって発振振幅の基準電圧”ＶＲＥＦ”と比較する。
【００４０】
そして、誤差増幅器２８の出力である利得制御信号”ＶＧ”を発振回路２６にフィードバックする。発振回路２６は伝達コンダクタンス” Ｇｍ”を利得制御信号”ＶＧ”によって変化させることが可能なので、このフィードバックループを形成し、”Ｚｏ・Ｇｍ＝１”の関係を維持することにより振動式センサ２５の発振振幅の安定化を図っている。
【００４１】
ここで、発振回路２６の動作を図３を用いて説明する。図３において３３は第１の入力端子、３４は第２の入力端子、３５は第１の出力端子、３６は第２の出力端子、３７は非反転出力端子、３８は反転出力端子、３９，４０，４１及び４２はトランジスタ、４３及び４４は抵抗、４５，４６及び４７は電流源、４８は正電圧源、４９は負電圧源である。
【００４２】
第１の入力端子３３はトランジスタ４０のベースに接続され、第２の入力端子３４はトランジスタ４１のベースに接続される。トランジスタ４０のエミッタはトランジスタ４１のエミッタ及び電流源４６の一端にそれぞれ接続される。
【００４３】
抵抗４３の一端は反転出力端子３８、トランジスタ４０のコレクタ及びトランジスタ４２のベースにそれぞれ接続され、抵抗４４の一端は非反転出力端子３７、トランジスタ４１のコレクタ及びトランジスタ３９のベースにそれぞれ接続される。
【００４４】
正電圧源４８はトランジスタ３９のコレクタ、トランジスタ４２のコレクタ、抵抗４３の他端及び抵抗４４の他端にそれぞれ接続される。
【００４５】
トランジスタ３９のエミッタは第１の出力端子３５及び電流源４５の一端にそれぞれ接続され、トランジスタ４２のエミッタは第２の出力端子３６及び電流源４７の一端にそれぞれ接続される。
【００４６】
負電圧源４９は電流源４５の他端、電流源４６の他端及び電流源４７の他端にそれぞれ接続される。
【００４７】
また、トランジスタ４０、トランジスタ４１、抵抗４３、抵抗４４及び電流源４６は差動増幅回路１０３を構成している。トランジスタ３９及び電流源４５はエミッタフォロア回路１０４を構成し、トランジスタ４２及び電流源４７はエミッタフォロア回路１０５を構成している。
【００４８】
トランジスタ４０及びトランジスタ４１は差動トランジスタペアであり、抵抗４３及び抵抗４４を負荷とする電圧増幅段を形成している。また、バイアス電流”ＩＢ”は電流源４６により供給される。
【００４９】
トランジスタ４０のコレクタ電圧”Ｖｏ２”及びトランジスタ４１のコレクタ電圧”Ｖｏ１”は差動電圧増幅出力として出力され、図１中の増幅器２７に入力される。また、第１の入力端子３３及び第２の入力端子３４は差動入力端子”Ｖｉ１”及び”Ｖｉ２”であり、振動式センサ２５の出力が接続される。
【００５０】
差動入力” Ｖｉ１”及び”Ｖｉ２”に対する差動電圧増幅出力”Ｖｏ１”及び”Ｖｏ２”の電圧利得”Ａｖ”は式（１）によって表される。式（１）で”Ｒｃ”は抵抗４３及び抵抗４４の抵抗値、”ＶＴ”は熱電圧である。
【００５１】
【数１】
0004735218.tif 000002
【００５２】
式（１）より電圧利得”Ａｖ”はバイアス電流”ＩＢ”に比例して変化することが分かるが、電圧利得”Ａｖ”は発振振幅制御ループに用いられる信号の検出利得を決定するので、常に一定でなければならない。
【００５３】
従って、バイアス電流”ＩＢ”として熱電圧”ＶＴ”に比例した基準電流を用いることにより、電圧利得”Ａｖ”を動作状態にかかわらず常に一定にする。すなわち、”ＩＢ＝ｋＶＴ”とすれば電圧利得”Ａｖ”は式（２）のように表される。ここで、”ｋ”は比例定数である。
【００５４】
Ａｖ＝ｋＲｃ    （２）
【００５５】
トランジスタ３９はエミッタフォロアであり、バイアス電流”ＩＥ”は電流源４５により供給される。同様に、トランジスタ４２はエミッタフォロアであり、バイアス電流”ＩＥ’”は電流源４７により供給される。
【００５６】
トランジスタ３９及びトランジスタ４２のエミッタフォロア出力である第１の出力端子３５及び第２の出力端子３６は差動出力端子”Ｖｓ１”及び”Ｖｓ２”であり、振動式センサ２５の入力に接続される。
【００５７】
エミッタフォロア出力”Ｖｓ１”及び”Ｖｓ２”は電圧源出力とみなせるが、その出力インピーダンス”ｒｏ”はバイアス電流”ＩＥ”とバイアス電流”ＩＥ’”が等しいと仮定するとエミッタフォロアの動作特性より式（３）となる。ここで、”β”はトランジスタ３９及びトランジスタ４２の電流増幅率とする。
【００５８】
【数２】
0004735218.tif 000003
【００５９】
この出力インピーダンス”ｒｏ”と振動式センサ２５の入力インピーダンス”Ｚｉ”によって、振動式センサ２５に流れる電流”Ｉｓ”が決定される。
【００６０】
エミッタフォロア入力差電圧”Ｖｏ１−Ｖｏ２”に対して出力電流”Ｉｓ”は式（４）の関係となる。ここで、”ｇｍ”は伝達コンダクタンスである。
【００６１】
【数３】
0004735218.tif 000004
【００６２】
すなわち、トランジスタ３９及びトランジスタ４２のエミッタフォロアは伝達コンダクタンス”ｇｍ”を有する電圧電流変換器として動作する。
【００６３】
さらに、式（３）及び式（４）に示されるように、バイアス電流”ＩＥ”を変化することにより、エミッタフォロアの出力インピーダンス”ｒｏ”が変化し、結果として伝達コンダクタンス”ｇｍ”を任意に設定することが可能となる。
【００６４】
式（１）、式（２）及び式（４）より、差動入力” Ｖｉ１”及び”Ｖｉ２”に対する出力電流”Ｉｓ”の伝達コンダクタンス”Ｇｍ”は式（５）のように表される。
【００６５】
【数４】
0004735218.tif 000005
【００６６】
式（５）より、電圧利得”Ａｖ”を一定に保ちながら、伝達コンダクタンス”Ｇｍ”をバイアス電流”ＩＥ”によって設定可能であることが示される。
【００６７】
ここで、図４を用いて伝達コンダクタンス”Ｇｍ”を利得制御信号”ＶＧ”によって変化可能とする回路を説明する。図４は、利得制御信号”ＶＧ”に基づいてバイアス電流”ＩＥ”を供給する回路の一例である。
【００６８】
図４において５０は電圧入力端子、５１は抵抗、５２，５３及び５４はトランジスタ、５５は第１のバイアス電流端子、５６は第２のバイアス電流端子、５７は負電圧源である。
【００６９】
電圧入力端子５０は抵抗５１の一端に接続され、抵抗５１の他端はトランジスタ５２のコレクタ、トランジスタ５２のベース、トランジスタ５３のベース及びトランジスタ５４のベースにそれぞれ接続される。
【００７０】
また、バイアス電流端子５５はトランジスタ５３のコレクタに接続され、バイアス電流端子５６はトランジスタ５４のコレクタに接続される。負電圧源５７はトランジスタ５２のエミッタ、トランジスタ５３のエミッタ及びトランジスタ５４のエミッタにそれぞれ接続される。
【００７１】
図４の回路はカレントミラー回路を構成しているので、トランジスタ５２のコレクタ電流と同じ電流値の電流が第１のバイアス電流端子５５及び第２のバイアス電流端子５６にそれぞれ現れる。
【００７２】
トランジスタ５２のコレクタ電流は電圧入力端子５０に入力される利得制御信号”ＶＧ”によって変化するので、第１のバイアス電流端子５５の電流”ＩＥ”及び第２のバイアス電流端子５６の電流”ＩＥ’”も利得制御信号”ＶＧ”によって変化することになる。
【００７３】
この結果、発振回路の簡素な回路構成により、回路規模の大幅な削減及び発振ループの位相遅延要求が緩和されるので、低消費電流化及び低ノイズ化が可能になる。
【００７４】
また、発振ループの回路段数の削減により、ループ位相遅延が短縮され、さらに、発振ループの信号は全て完全対称な差動回路により構成されるので、発振位相安定度の向上が可能になる。
【００７５】
また、信号増幅利得と発振維持条件を独立して設定できるので、設計条件及び動作条件設定に高い自由度を有することが可能になる。
【００７６】
なお、図１に示す実施例では、振動式センサを励振入力及び信号出力を有する４端子素子としたが、振動式センサを励振入力及び信号出力に分割されない２端子素子としてもよい。
【００７７】
この場合、発振回路との接続は図５のようになる。図５は振動式センサが２端子素子の場合の構成ブロック図である。図５において５８は２端子素子の振動式センサである。
【００７８】
発振回路２６の第１の出力端子”Ｖｓ１”は第１の入力端子”Ｖｉ１”及び振動式センサ５８の一端に接続され、発振回路２６の第２の出力端子”Ｖｓ２”は第２の入力端子”Ｖｉ２”及び振動式センサ５８の他端に接続される。
【００７９】
発振回路２６の第１の出力端子”Ｖｓ１”及び第２の出力端子”Ｖｓ２”から振動式センサ５８の端子間に電流が流れ、振動式センサ５８の端子に現れる電圧を発振回路２６の第１の入力端子”Ｖｉ１”及び第２の入力端子”Ｖｉ２”にそれぞれ入力する。
【００８０】
その後の処理は図１の場合と同様に発振回路２６の第３及び第４の出力端子より振動式センサ５８の端子に現れる電圧を増幅出力し、フィードバックループ回路を経由して利得制御信号”ＶＧ”を発振回路２６にフィードバックする。
【００８１】
この結果、図１の場合と同様に、発振回路の簡素な回路構成により、回路規模の大幅な削減及び発振ループの位相遅延要求が緩和されるので、低消費電流化及び低ノイズ化が可能になる。
【００８２】
また、発振ループの回路段数の削減により、ループ位相遅延が短縮され、さらに、発振ループの信号は全て完全対称な差動回路により構成されるので、発振位相安定度の向上が可能になる。
【００８３】
また、信号増幅利得と発振維持条件を独立して設定できるので、設計条件及び動作条件設定に高い自由度を有することが可能になる。
【図面の簡単な説明】
【００８４】
【図１】本発明に係る自励発振回路の一実施例を示す構成ブロック図である。
【図２】振動センサの自励発振動作を説明する説明図である。
【図３】発振回路の構成回路図である。
【図４】利得制御信号を用いた電流源の一例を示す構成回路図である。
【図５】振動式センサが２端子素子の場合の構成ブロック図である。
【図６】従来の自励発振回路の一例を示す構成ブロック図である。
【符号の説明】
【００８５】
１，３３，３４  入力端子
２，３  トランス
４，５，６，７，８，９，１０，１１  電圧源
１２  電圧／電流変換器
１３，１４，１５，１６，４３，４４，５１  抵抗
１７，１８，１９  演算増幅器
２０  利得制御変換器
２１  二乗演算器
２２，２３  コンデンサ
２４，３１，３５，３６  出力端子
３７  非反転出力端子
３８  反転出力端子
２５，５８  振動式センサ
２６  発振回路
２７  増幅器
２８  誤差増幅器
２９  基準電圧
３０  検波回路
３２  トランスコンダクタンスアンプ
３９，４０，４１，４２，５２，５３，５４  トランジスタ
４５，４６，４７  電流源
４８  正電圧源
４９，５７  負電圧源
５０  電圧入力端子
５５，５６  バイアス電流端子
１００，１０１  電流／電圧変換器
１０２  積分器
１０３  差動増幅回路
１０４，１０５  エミッタフォロア回路
【図１】
0004735218.tif 000006
【図２】
0004735218.tif 000007
【図３】
0004735218.tif 000008
【図４】
0004735218.tif 000009
【図５】
0004735218.tif 000010
【図６】
0004735218.tif 000011