(57)【特許請求の範囲】
【請求項１】
対向する一対の基板に液晶が挟持され、前記一対の基板の一方の基板上に絶縁膜を介して前記液晶を駆動する下部電極および上部電極からなる一対の電極が設けられる液晶表示装置であって、
前記上部電極は、前記絶縁膜の前記液晶側に配置されるとともに開口部が設けられ、
前記下部電極は、アクリル樹脂の有機透明絶縁膜からなる平坦化膜の上に形成され、
前記絶縁膜は、窒化シリコン膜で構成された無機絶縁膜であり、前記平坦化膜および前記下部電極に密着し、圧縮応力が０以上５×１０４Ｎ／ｃｍ２以下の膜であることを特徴とする液晶表示装置。
【請求項２】
請求項１に記載の液晶表示装置において、
前記絶縁膜と前記一対の電極とで保持容量を形成することを特徴とする液晶表示装置。
【請求項３】
請求項１に記載の液晶表示装置において、
前記一対の電極は、一方側の電極が画素電極で、他方側の電極が共通電極であることを特徴とする液晶表示装置。
【請求項４】
請求項３に記載の液晶表示装置において、
前記一対の電極の少なくとも一方は、透明導電膜で形成されることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に、対向する一対の基板に液晶が挟持され、前記一対の基板に絶縁層を介して前記液晶を駆動する一対の電極が設けられる液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置の表示方式としては従来ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）方式が広く用いられてきているが、この方式は表示原理上、視野角に制限がある。これを解決する方法として、同一基板上に画素電極と共通電極とを形成し、この画素電極と共通電極との間に電圧を印加し、基板にほぼ平行な電界を発生させ、液晶分子を基板面に主に平行な面内で駆動する横電界方式が知られている。
【０００３】
横電界方式には、ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式と、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈ）方式が知られている。ＩＰＳ方式では、櫛歯状の画素電極と櫛歯状の共通電極とを組み合わせて配置される。ＦＦＳ方式では、絶縁層を介して形成された上部電極と下部電極について、いずれか一方を共通電極に割り当て、他方を画素電極に割り当て、上部電極に電界を通す開口として例えばスリット等が形成される。
【０００４】
上部電極と下部電極との間の絶縁層としては、特許文献１において、画素電極と共通信号電極とを絶縁膜を挟む上下２層のＩＴＯで構成する場合について上下ＩＴＯの間の絶縁層としてＴＦＴの表面保護絶縁層の一層で構成される例、ＴＦＴのゲート絶縁膜で構成される例が開示されている。
【０００５】
【特許文献１】特開２００１−１８３６８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
液晶表示装置においては、液晶を駆動する際の画素電位変化を抑制するために保持容量が設けられる。ＦＦＳ方式の場合には、上部電極と下部電極との間の絶縁膜を利用し、上部電極と下部電極との間の重なり部分に形成される容量を保持容量として用いることができる。保持容量を小型で大きな容量値とするには、上部電極と下部電極との間の絶縁膜の膜特性を向上させる必要がある。
【０００７】
ＦＦＳ方式の場合は、素子側ガラス基板にトランジスタが形成された後に平坦化膜を形成し、その上に下部電極、絶縁膜、上部電極が順次積層されて形成される。このように、多数の膜形成工程のなかで絶縁膜が形成されるため、絶縁膜がその前後の膜との関係で密着性が変動し、場合によっては膜間で剥離することがある。絶縁膜に剥離が生じると、上部電極と下部電極との間の絶縁性が損なわれる、液晶を駆動する電界が乱れる、保持容量としての特性が大幅に低下する等の問題が発生し、液晶表示装置の表示品質が低下する。
【０００８】
本発明の目的は、上部電極と下部電極との間に形成される絶縁膜の密着性の向上によって表示品質の向上を図ることを可能とする液晶表示装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明は、ＦＦＳ方式の液晶表示装置について、上部電極と下部電極の間の絶縁膜を形成したときに、成膜された絶縁膜の残留応力の大きさと、絶縁膜と他の膜との間の密着性との間に一定の関係があることを見出したことに基づく。すなわち、絶縁膜の残留応力がある範囲であれば、密着性がほぼ一定の値に維持できるが、ある範囲を超えると、他の膜との間で絶縁膜の剥離が生じる。以下の手段は、この結果に基づくものである。
【００１０】
本発明に係る液晶表示装置は、対向する一対の基板に液晶が挟持され、前記一対の基板の一方の基板に絶縁膜を介して前記液晶を駆動する下部電極および上部電極からなる一対の電極が設けられる液晶表示装置であって、前記上部電極は、前記絶縁膜の前記液晶側に配置されるとともに開口部が設けられ、前記下部電極は、アクリル樹脂の有機透明絶縁膜からなる平坦化膜の上に形成され、前記絶縁膜は、窒化シリコン膜で構成され、圧縮応力が０以上５×１０4Ｎ／ｃｍ2以下の膜であることを特徴とする。実験によれば、この範囲の圧縮応力であれば、絶縁膜の剥離が生じることがなく、この絶縁膜を用いて、良好な表示品質の液晶表示装置とできる。
【００１１】
また、本発明に係る液晶表示装置において、前記絶縁膜と前記一対の電極とで保持容量を形成することが好ましい。例えば、画素ＴＦＴのゲート膜を用いて保持容量を形成する場合に比べ、保持容量の設計性が向上する。
【００１２】
また、本発明に係る液晶表示装置において、前記絶縁膜は、無機絶縁膜であることが好ましい。また、本発明に係る液晶表示装置において、前記絶縁膜は、窒化シリコン膜または酸化シリコン膜または窒化酸化シリコン膜の中の少なくとも１つを含んで構成されることが好ましい。一般的に無機絶縁膜のほうが有機絶縁膜よりも誘電率が高いので、良好な容量特性を得ることができる。
【００１３】
また、本発明に係る液晶表示装置において、前記一対の電極は、前記一対の基板の一方の基板上にトランジスタを形成し、その上に成膜された平坦化膜の上に前記絶縁膜を介して形成されることが好ましい。平坦化膜の上に絶縁膜を形成しても、上記圧縮応力の範囲であれば、絶縁膜の剥離が生じることがなく、良好な表示特性の液晶表示装置とできる。
【００１４】
また、本発明に係る液晶表示装置において、前記一対の電極は、一方側の電極が画素電極で、他方側の電極が共通電極であることが好ましい。また、本発明に係る液晶表示装置において、前記一対の電極の少なくとも一方は、それぞれ透明導電膜で形成されることが好ましい。また、本発明に係る液晶表示装置において、前記一対の電極のうち前記液晶側に配置される電極には、開口部が設けられていることが好ましい。
【発明を実施するための最良の形態】
【００１５】
以下に、図面を用いて本発明に係る実施の形態につき、詳細に説明する。以下では、ＦＦＳ方式の液晶表示装置で、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色で構成される表示を行うものについて説明するが、もちろん、Ｒ，Ｇ，Ｂの他に例えばＣ（シアン）等を含む多色構成であってもよく、端的に白黒表示を行うものであってもよい。また、以下に述べる形状、構造、材質等は、説明のための１例であり、液晶表示装置の用途にあわせ、適宜変更が可能である。また、以下では、横電界駆動方式として、電界を通す開口として上部電極にスリットを有するＦＦＳ方式を説明するが、電界を通す開口として上部電極に櫛歯状あるいは柵状の開口を有するＦＦＳ方式でもよい。また、ＦＦＳ方式でなくてもＩＰＳ方式であってもよい。ここで、スリットとは、両端が閉じた開口をいい、それぞれのスリットは相互に接続されず離散的に配置されるものをいい、櫛歯状あるいは柵状の開口とは、複数の開口が相互に一方端で接続する形状のものをいう。
【００１６】
図１は、液晶表示装置を構成する素子基板１０における画素の平面図である。液晶表示装置は、対向する一対の基板に液晶が挟持され、一対の電極によって液晶を駆動することで表示を行う装置であり、複数の画素を駆動するために画素ごとにトランジスタが配置される。そのトランジスタが配置される方の基板と、これに対向する基板を区別するとき、トランジスタが配置される基板の方を素子基板１０と呼ぶことができ、素子基板１０に対向するもう１つの基板を対向基板と呼ぶことができる。また、カラー表示を行うときは、１つの画素をＲ（赤）、Ｇ（緑）、Ｂ（青）の３つのサブ画素で構成し、それぞれのサブ画素ごとにトランジスタが配置される。
【００１７】
図１は、特に、ＦＦＳ方式によるアクティブマトリクス型の液晶表示装置の素子基板１０において、Ｒ，Ｇ，Ｂの３色構成で表示を行う場合の表示領域の１画素分、すなわち、３色に対応する３つのサブ画素についての平面構成を示す図である。図２は、図１に示すＡ−Ａ線に沿って、厚さ方向を誇張して示す断面図である。
【００１８】
図１に示されるように、液晶表示装置の素子基板１０において、複数のドレイン配線３４は、それぞれが直線状に延在し（図１の例では縦方向に延在）、その延在方向に交差する方向（ここでは直交する方向であり、図１の例では横方向）に複数のゲート配線３６がそれぞれ配列される。ドレイン配線３４は、図示されていない液晶表示装置の制御回路から映像データ信号が伝送される信号線であり、その意味からデータ線、あるいは単に信号線と呼ばれることがある。ゲート配線は、各画素ごとに配置されたトランジスタを選択する走査信号が伝送される信号線であり、その意味から走査線と呼ばれることがある。
【００１９】
複数のドレイン配線３４と、複数のゲート配線３６とによって区画される個々の領域が、画素配置領域であり、図１では、Ｒ，Ｇ，Ｂの３色構成に対応して３つのサブ画素配置領域が示される。３つのサブ画素の構成は同様であるので、以下において画素の語は、特に断らない限りサブ画素単位として説明し、上記のサブ画素領域を単に画素領域として説明するものとする。なお、共通電極４６は、素子基板１０の全面または、複数の画素にまたがって配置されているので、図１においては、後述するスリット４８の形状線を除いて、その輪郭線が示されていない。
【００２０】
ドレイン配線３４とゲート配線３６とで区画される各画素配置領域には、画素ＴＦＴ２０がそれぞれ配置される。図１の例では、各画素ＴＦＴ２０について、半導体層が略Ｕ字型に延在しており（図面では略Ｕ字型が上下反転して示されている）、その略Ｕ字型の２本の腕部を横切ってゲート配線３６がドレイン配線３４の配列方向に直交して延在している。この構成では、画素ＴＦＴ２０のソース電極３２は、ドレイン配線３４に接続されるドレイン電極３３とともにゲート配線３６に対して同じ側に位置している。これにより、画素ＴＦＴ２０では、ゲート配線３６がソースとドレインとの間で半導体層に２回交差する構成、換言すれば半導体層のソースとドレインとの間にゲート電極が２個設けられた構成を有している。
【００２１】
このように、画素ＴＦＴ２０のドレインはドレイン電極３３を介して直近のドレイン配線３４に接続され、一方、ソースは、ソース電極３２を介して、画素電極４２に接続される。画素電極４２は、各画素ごとに設けられ、その画素の画素ＴＦＴ２０のソースに接続される平板状の電極である。図１では、矩形形状の画素電極４２が示されている。
【００２２】
共通電極４６は、上記のように、素子基板１０の上に配置される。もっとも、場合によっては、共通電極４６を各画素ごとに設けられるものとしてもよい。その構造の場合は、各画素の共通電極４６を接続する共通電極配線が配置される。共通電極４６は、透明電極膜層に、開口部であるスリット４８が設けられたものである。このスリット４８は、画素電極４２と共通電極４６との間に電圧を印加したときに、電界５０（図２参照）を通し、基板面に対し主に平行な横電界を発生させる機能を有する。
【００２３】
共通電極４６の上には、配向膜が配置され、配向処理としてラビング処理が行われる。ラビング方向は、例えば、図１において、ゲート配線３６に平行な方向に行うことができる。共通電極４６のスリット４８は、その長辺の延びる方向が、このラビング方向に対し僅かに傾いて形成される。例えば、角度で５°程度、ラビング方向に対し傾くように形成することができる。共通電極４６の上に配向膜を形成し、ラビング処理を行うことで、素子基板１０が出来上がる。
【００２４】
次に、図２の断面図を用いて、ＦＦＳ方式の液晶表示装置における素子基板１０の構造を説明する。図２は、上記のように、図１のＡ−Ａ線に沿った断面図で、１つの画素についての各要素が示されている。
【００２５】
素子基板１０は、透光性基板１８と、その上に適当なバッファ層を介して形成された画素ＴＦＴ２０と、層間絶縁膜３０と、ソース電極３２と、ドレイン電極３３と、パッシベーション膜（ＰＶ膜）３８と、平坦化膜４０と、画素電極４２と、ＦＦＳ絶縁膜４４と、共通電極４６とを含んで構成される。
【００２６】
図３は、素子基板１０の詳細な製造手順を含む液晶表示装置の製造方法の手順を示すフローチャートである。以下では、図１、図２の符号を用いて説明する。最初に透光性基板１８を準備し、その上にトランジスタである画素ＴＦＴ２０を形成する（Ｓ１０）。
【００２７】
透光性基板１８は、例えばガラス板によって構成される。画素ＴＦＴ２０は、透光性基板１８の上に適当なバッファ層を介して配置され、ここでは、低温で形成されたポリシリコンを半導体層として用い、その上にゲート絶縁膜、ゲート電極２２が順次配置されて形成される。ゲート絶縁膜は、例えば酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）等で構成され、半導体層を覆って透光性基板１８上に配置されている。ゲート電極２２は、例えばＭｏ、Ａｌ等の金属で構成され、半導体層に対向してゲート絶縁膜上に配置される。このように、ゲート電極２２は、素子基板１０において、半導体層の上層の側に配置される。
【００２８】
トランジスタである画素ＴＦＴ２０の形成の後、層間絶縁膜３０が形成される。層間絶縁膜３０は、例えば酸化シリコン、窒化シリコン等で構成され、ゲート電極２２等を覆って配置される。
【００２９】
次に、層間絶縁膜にソース用とドレイン用とのコンタクトホールを形成し、ソース電極３２とドレイン電極３３とが引き出される。ドレイン電極３３は、例えばＭｏ、Ａｌ、Ｔｉ等の金属で構成され、層間絶縁膜３０上に配置されているとともに、上記コンタクトホールの一方であるドレイン用のコンタクトホールを介して画素ＴＦＴ２０のドレインに接続している。なお、ドレイン電極３３はそのまま延伸してドレイン配線３４となる。ソース電極３２は、例えばドレイン電極３３と同じ材料で構成され、層間絶縁膜３０上に配置されているとともに、上記コンタクトホールの他方であるソース用のコンタクトホールを介して画素ＴＦＴ２０のソースに接続している。ソース電極３２は、後述するように、透明電極膜である画素電極４２と接続される。
【００３０】
なお、ここでは、画素ＴＦＴ２０において、ドレイン電極３３およびデータ線であるドレイン配線３４が接続する部分を画素ＴＦＴ２０のドレインとし、ソース電極３２および画素電極４２が接続する部分を画素ＴＦＴ２０のソースとするが、画素ＴＦＴ２０のドレインとソースとは互換性があるので、上記とは逆に、データ線側に接続される方をソース、画素電極４２の側に接続される方をドレインと呼ぶことも可能である。
【００３１】
ソース電極３２、ドレイン電極３３が引き出されるまでをまとめて画素ＴＦＴの形成工程として、その後、パッシベーション（ＰＶ）膜３８が形成される（Ｓ１２）。ＰＶ膜３８は、ソース電極３２、ドレイン電極３３を含んで画素ＴＦＴ２０全体を外部環境から保護する機能を有する絶縁膜である。ＰＶ膜３８は、上記の層間絶縁膜３０と同様に、例えば酸化シリコン、窒化シリコン等で構成することができる。ＰＶ膜３８と層間絶縁膜３０とを互いに異なる膜質とすることもできる。
【００３２】
次に、平坦化膜４０が形成される（Ｓ１４）。平坦化膜４０は、ドレイン電極３３及びドレイン配線３４、ソース電極３２を覆ってＰＶ膜３８上に配置される膜で、これまでの膜形成工程、コンタクトホール工程等で凹凸が生じている表面を平坦化するために設けられる。
【００３３】
平坦化膜４０として、例えば、アクリル樹脂等の有機透明絶縁膜、窒化シリコン（ＳｉＮｘ）膜、酸化シリコン（ＳｉＯｘ）膜、窒化酸化シリコン（ＳｉＯｘＮｙ）膜等の無機絶縁膜を用いることができる。平坦化膜４０は、その上にＦＦＳ絶縁膜４４が形成されることを考慮し、耐熱性、耐反応性の高い絶縁膜が好ましい。その観点からは、窒化シリコン膜、酸化シリコン膜、窒酸化シリコン膜等の無機絶縁膜を用いることが好ましい。アクリル樹脂等の有機透明絶縁膜を用いる場合には、平坦化膜形成工程の後の工程を低温化し、平坦化膜４０の膜質の変化を抑制することが好ましい。例えば、平坦化膜形成工程の後の工程の処理温度を、約１５０℃から約３００℃の範囲とすることが好ましい。
【００３４】
平坦化膜形成の後、下部電極である画素電極４２が形成される（Ｓ１６）。具体的には、ＰＶ膜３８と平坦化膜４０にコンタクトホールが形成され、次に透明導電膜としてインジウム錫オキサイド（ＩＴＯ）またはインジウム亜鉛オキサイド（ＩＺＯ）が全面に成膜され、この透明導電膜が画素電極４２のパターンに形成される。これによって、コンタクトホールを介し、ソース電極３２と画素電極４２とが電気的に接続される。
【００３５】
画素電極４２の形成の後、全面にＦＦＳ絶縁膜４４が形成される（Ｓ１８）。ＦＦＳ絶縁膜４４は、下部電極である画素電極４２と、次に形成される上部電極である共通電極４６との間を離隔するために配置される絶縁膜であり、また、ＦＦＳ方式の液晶表示装置を構成する各画素において保持容量を形成するためにも用いられる絶縁膜である。
【００３６】
ＦＦＳ絶縁膜４４は、保持容量のために用いられる観点から、誘電率の高い材料の膜が好ましい。したがって、有機絶縁膜よりも無機絶縁膜の方が好ましく、例えば、窒化シリコン膜または酸化シリコン膜または窒化酸化シリコン膜の中の少なくとも１つを含んで構成することがよい。
【００３７】
また、ＦＦＳ絶縁膜４４の形成前には、既に平坦化膜４０と、画素電極４２が形成されているので、これらの膜との密着性を考慮してＦＦＳ絶縁膜４４の成膜条件が設定される。具体的には、平坦化膜形成後からＦＦＳ絶縁膜成膜前までの平坦化膜４０及び画素電極４２の表面状態やそれを変化させる処理の条件、ＦＦＳ絶縁膜４４自体の成膜条件によって、ＦＦＳ絶縁膜４４と、他の膜との間の密着性が変化するので、密着性の安定した範囲の条件の下で、ＦＦＳ絶縁膜４４が形成される。
【００３８】
図４は、ＦＦＳ絶縁膜の残留応力と剥離頻度との関係を実験によって求めた結果を示す図である。以下では、図１から図３の符号を用いて説明する。
【００３９】
ＦＦＳ絶縁膜４４の残留応力の大きさは、ＦＦＳ絶縁膜４４が形成されたガラス板の反り量の大きさから求めることができる。例えば、図２と同様な構成で、図３のＳ１６までの工程を進めたときの中間的工程の素子基板１０の反り量を計測し、次にＳ１８においてＦＦＳ絶縁膜４４を形成し、その中間的工程における素子基板１０の反り量を計測する。これらの計測から、ＦＦＳ絶縁膜４４を成膜したことによる反り量の変化を求め、この反り量の変化を、ＦＦＳ絶縁膜４４の成膜中の残留応力によるものとして、残留応力の大きさを求めることができる。
【００４０】
また、ＦＦＳ絶縁膜４４の剥離頻度は、このようにしてＦＦＳ絶縁膜４４を形成した中間的工程の素子基板１０において、ＦＦＳ絶縁膜４４と他の膜との間の剥離の程度を剥離箇所数、あるいは剥離面積の広さ等と観察することで定量的に求めることができる。例えば、１枚の中間的工程の素子基板１０において、ＦＦＳ絶縁膜４４の剥離箇所の数を計数し、これを相対的な剥離頻度とすることができる。剥離頻度の観察は、ＦＦＳ絶縁膜４４を形成した状態で行うことがよいが、評価を加速するために、一定の試験条件を加えてもよい。例えば、液晶表示装置を製造するために用いられる洗浄工程等を試験条件に加えて、その加速条件の下での剥離頻度を計数することで、剥離頻度の評価を容易化することができ、また、以後の製造工程におけるＦＦＳ絶縁膜４４の剥離耐性を評価できる。例えば、一定の条件の下の超音波洗浄を行って、そのときの剥離頻度を評価してもよい。
【００４１】
図４は、横軸にＦＦＳ絶縁膜４４の残留応力の大きさをとり、縦軸に剥離頻度をとって両者の間の関係を示した図である。ここで示されるように、残留応力が圧縮応力であって、その大きさが０以上５×１０4Ｎ／ｃｍ2以下の範囲では、ＦＦＳ絶縁膜４４はほとんど剥離しない。残留応力が引張応力となると、引張応力の大きさに応じて、剥離頻度が増大する。
【００４２】
観察によれば、ＦＦＳ絶縁膜４４の剥離は、下部電極である画素電極４２との間よりも、平坦化膜４０との界面において、より多く発生する。ＦＦＳ絶縁膜４４が接触する膜は、複数の膜があり、残留応力と剥離頻度との関係の評価には、ＦＦＳ絶縁膜４４と他の膜との密着性を総合的に行うことが必要である。
【００４３】
図４の結果から、ＦＦＳ絶縁膜４４の残留応力は、圧縮応力において０以上５×１０4Ｎ／ｃｍ2以下の範囲とすることで、ＦＦＳ絶縁膜４４と他の膜との密着性を向上して、液晶表示装置の表示品質の向上を図ることができることが分かる。ＦＦＳ絶縁膜４４の残留応力の制御は、ＦＦＳ絶縁膜４４の成膜条件を変更することで行うことができる。例えば、成膜速度を制御することで残留応力を所定範囲に入れることができる。また、成膜温度の上昇速度、冷却速度を制御することでも残留応力を所定範囲に入れることができる。また、ＦＦＳ絶縁膜４４を形成する前の中間的工程の素子基板１０の残留応力の状態を考慮して、ＦＦＳ絶縁膜４４の成膜条件を設定し、ＦＦＳ絶縁膜４４の残留応力を所定範囲に入れることができる。
【００４４】
再び図３に戻り、ＦＦＳ絶縁膜４４を形成した後、上部電極である共通電極４６が形成
される（Ｓ２０）。具体的には、ＦＦＳ絶縁膜４４の上に、透明導電膜としてインジウム錫オキサイド（ＩＴＯ）またはインジウム亜鉛オキサイド（ＩＺＯ）が全面に成膜され、この透明導電膜が共通電極４６として、複数のスリット４８を有するようにパターニングによって開口される。共通電極４６は、図示されていない共通電極配線によって共通電極電位が供給される。
【００４５】
スリット４８は、下部電極である画素電極４２と上部電極である共通電極４６との間に液晶を駆動するための電界５０を通すための開口である。スリット４８は、図１に示すように、ゲート配線３６の延在する方向よりやや傾いた方向に長軸を有する細長く閉じた形状の開口である。この傾き角度は、次の工程における配向処理のラビング角度を考慮して設定される。
【００４６】
上部電極である共通電極４６が形成されると、配向膜がその上に配置される（Ｓ２２）。配向膜は、液晶分子を初期配向させる機能を有する膜で、例えばポリイミド等の有機膜に、ラビング処理を施して用いられる。このようにして、素子基板１０が出来上がる（Ｓ２４）。そしてここでは説明しないが、カラーフィルタ、配向膜等が配置された対向基板が別途製作され、この対向基板と素子基板１０とが組み合わされ、液晶をその間に挟持し（Ｓ２６）、液晶表示装置が出来上がる（Ｓ２８）。
【００４７】
このように、同一基板である透光性基板１８上に、平坦化膜４０の上層部に、絶縁層であるＦＦＳ絶縁膜４４を介して上部電極である共通電極４６と下部電極である画素電極４２とが形成される。なお、この構造をオーバーレイヤー構造と呼ぶことができる。そして、上部電極である共通電極４６にスリット４８を形成して、下部電極である画素電極４２との間に電圧を印加し、スリット４８に電界５０を通し、基板面に対し主に平行な横電界を発生させ、配向膜を介して液晶を駆動することができる。このときに、共通電極４６と画素電極４２とその間のＦＦＳ絶縁膜４４で形成される容量を、液晶表示の保持容量として用いることができる。このようにして、ＦＦＳ方式によるアクティブマトリクス型の液晶表示装置が構成される。
【００４８】
このように、共通電極４６と画素電極４２とその間のＦＦＳ絶縁膜４４で形成される容量を、液晶表示の保持容量として用いることで、液晶表示装置の仕様にあわせた保持容量を得ることが容易となる。すなわち、ＦＦＳ絶縁膜４４の誘電率、膜厚等は、画素ＴＦＴ２０の特性等と独立に設定でき、設定の自由度が大きいためである。また、上記のように、上部電極である共通電極４６と下部電極である画素電極４２との間のＦＦＳ絶縁膜４４は、その残留応力を所定の範囲に入れることで、他の膜との間の密着性を向上させることができる。これにより、液晶表示装置の表示品質を向上させることができる。
【００４９】
上記では、ＦＦＳ絶縁膜を介し、下部電極を画素電極とし、上部電極を共通電極として、共通電極にスリットが設けられるが、下部電極を共通電極とし、上部電極を画素電極とすることもできる。以下では、図１、図２と共通の要素には同一の符号を付し、詳細な説明を省略する。
【００５０】
図５は、下部電極を共通電極４６とし、上部電極を画素電極４２とし、画素電極４２にスリット４９を設ける素子基板１２の構成を示す図である。上部電極を画素電極４２とする場合には、図５に示されるように、ソース電極３２に接続される画素電極４２が、ＦＦＳ絶縁膜４４の上部に配置される。そして、素子基板１２の最表面側の電極である画素電極４２に、スリット４９が設けられる。スリット４９は、図１、図２に関連して説明したように、ゲート配線３６の延在する方向よりやや傾いた方向に長軸を有する細長く閉じた形状の開口である。また、下部電極である共通電極４６は、素子基板１２の全面、あるいは複数の画素にまたがって配置される。
【００５１】
この素子基板１２においても、上記の構成に対応する製造工程の変更を行うことで、図３で説明したのと同様の製造手順で、液晶表示装置を得ることができる。そして、図３のＳ１８で説明したように、ＦＦＳ絶縁膜４４の形成に当り、残留応力の大きさを所定の範囲に入れることで、他の膜との間の密着性を向上させることができる。これにより、液晶表示装置の表示品質を向上させることができる。
【００５２】
上記では、画素ＴＦＴの構造を透光性基板の側から配向膜の方向に向かって、半導体層、ゲート絶縁膜、ゲート電極の順に配置されるものとして説明した。この配置に代えて、いわゆる逆スタガ型と呼ばれる配置構造の画素ＴＦＴを用いることができる。ここで、逆スタガ型とは、透光性基板の側から配向膜の方向に向かって、ゲート電極、ゲート絶縁膜、半導体層の順に配置される構造である。以下では、図１、図２と共通の要素には同一の符号を付し、詳細な説明を省略する。
【００５３】
図６は、画素ＴＦＴ２１の構造を逆スタガ型とした素子基板１４の構成を示す図である。ここでは、透光性基板１８の上にゲート電極２３がまず配置され、その上にゲート絶縁膜が形成され、そのさらに上に半導体層が積層される。半導体層は、例えばアモルファスシリコン等を用いることができる。半導体層は、チャネルを形成する層と、ソース・ドレインコンタクト層を形成する高ドープ層が積層される。そして、この高ドープ層の両端側に、それぞれソース電極３２とドレイン電極３３が接続される。画素ＴＦＴ２１の形成工程を除けば、その他の製造工程の内容は、図３で説明したものと同様である。
【００５４】
したがって、この素子基板１４においても、上記の画素ＴＦＴ形成工程に対応する製造工程の変更を行うことで、図３で説明したのと同様の製造手順で、液晶表示装置を得ることができる。そして、図３のＳ１８で説明したように、ＦＦＳ絶縁膜４４の形成に当り、平坦化膜形成後からＦＦＳ絶縁膜成膜前までの平坦化膜４０及び画素電極４２の表面状態やそれを変化させる処理の条件、残留応力の大きさを所定の範囲に入れることで、他の膜との間の密着性を向上させることができる。これにより、液晶表示装置の表示品質を向上させることができる。
【図面の簡単な説明】
【００５５】
【図１】本発明に係る実施の形態において、液晶表示装置を構成する素子基板における画素の平面図である。
【図２】図１におけるＡ−Ａ線に沿った断面図である。
【図３】本発明に係る実施の形態において、液晶表示装置を製造する手順を示すフローチャートである。
【図４】本発明に係る実施の形態において、ＦＦＳ絶縁膜の残留応力と、ＦＦＳ絶縁膜の剥離頻度との関係を説明する図である。
【図５】本発明に係る実施の形態において、他の構成の例を示す図である。
【図６】本発明に係る実施の形態において、別の構成の例を示す図である。
【符号の説明】
【００５６】
１０，１２，１４  素子基板、１８  透光性基板、２０  画素ＴＦＴ、２２，２３  ゲート電極、３０  層間絶縁膜、３２  ソース電極、３３  ドレイン電極、３４  ドレイン配線、３６  ゲート配線、３８  パッシベーション膜（ＰＶ膜）、４０  平坦化膜、４２  画素電極、４４  ＦＦＳ絶縁膜、４６  共通電極、４８，４９  スリット、５０  電界。
【図１】
0004631883.tif 000002
【図２】
0004631883.tif 000003
【図３】
0004631883.tif 000004
【図４】
0004631883.tif 000005
【図５】
0004631883.tif 000006
【図６】
0004631883.tif 000007