(57)【特許請求の範囲】
【請求項１】
第一主表面に５０μｍ以上の厚さとなる気相成長層の形成が予定されたＧａＡｓ単結晶基板の第二主表面に、破砕層形成防止膜が形成され、
前記破砕層形成防止膜は、前記気相成長層の形成雰囲気にてＧａＡｓよりも解離し難い層を有し、前記破砕層形成防止膜の最表面が、ＧａＰ層からなることを特徴とする化合物半導体ウェーハ。
【請求項２】
第二主表面に破砕層形成防止膜を備えたＧａＡｓ単結晶基板の第一主表面側に、５０μｍ以上の厚さとなる気相成長層が形成され、
前記破砕層形成防止膜は、前記気相成長層の形成雰囲気にてＧａＡｓよりも解離し難い層を有し、前記破砕層形成防止膜の最表面が、ＧａＰ層からなることを特徴とする化合物半導体ウェーハ。
【請求項３】
前記破砕層形成防止膜は、前記気相成長層よりも薄い化合物半導体膜からなる請求項１又は２に記載の化合物半導体ウェーハ。
【請求項４】
前記破砕層形成防止膜は、ＡｌＡｓ又はＡｌＰからなる層を含むことを特徴とする請求項１ないし請求項３のいずれか１項に記載の化合物半導体ウェーハ。
【請求項５】
前記第二主表面が鏡面であることを特徴とする請求項１又は請求項２に記載の化合物半導体ウェーハ。
【請求項６】
ＧａＡｓ単結晶基板の第二主表面に破砕層形成防止膜を気相成長する第二主表面気相成長工程と、前記ＧａＡｓ単結晶基板の第一主表面を研磨する研磨工程と、前記ＧａＡｓ単結晶基板の第一主表面側に５０μｍ以上の厚さとなる気相成長層を形成する第一主表面気相成長工程とをこの順に行い、
前記破砕層形成防止膜は、前記気相成長層の形成雰囲気にてＧａＡｓよりも解離し難い層を有し、前記破砕層形成防止膜の最表面が、ＧａＰ層からなることを特徴とする化合物半導体ウェーハの製造方法。
【請求項７】
前記破砕層形成防止膜は、ＡｌＡｓ又はＡｌＰからなる層を含むことを特徴とする請求項６に記載の化合物半導体ウェーハの製造方法。
【請求項８】
前記第二主表面気相成長工程の前に、前記ＧａＡｓ単結晶基板の第二主表面に鏡面加工を施すことを特徴とする請求項６に記載の化合物半導体ウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、割れにくい化合物半導体ウェーハおよびその製造方法に関する。
【背景技術】
【０００２】
【特許文献１】特開２００４−４７９６０号公報
【特許文献２】特開昭５２−５８３６３号公報
【０００３】
ＧａＡｓ単結晶基板上に、発光層部と電流拡散層とを形成した発光素子が従来知られている。例えば特許文献１には、ＧａＡｓ単結晶基板上に、ＡｌＧａＩｎＰからなる発光層部とＧａＰからなる電流拡散層（以下、単にＧａＰ電流拡散層という）とを形成した発光素子が開示されている。このＧａＰ電流拡散層は、発光層部側が有機金属気層成長法（Metal Organic Vapor Phase Epitaxy法、以下単にＭＯＶＰＥ法という）により比較的薄く形成された後、ハイドライド気層成長法（Hydride Vapor Phase Epitaxy 法、以下単にＨＶＰＥ法という）により比較的厚く形成され、例えば、全体として２００μｍ程度の厚さにまでＧａＰエピタキシャル層が成長されることがある。
【０００４】
ＧａＡｓ単結晶基板の第一主表面上に電流拡散層の形成された化合物半導体ウェーハは、該化合物半導体ウェーハが所望の厚さとなるように、その第一主表面と第二主表面とに厚さ調整加工を施した後、発光層部に発光駆動電圧を印加するための第一電極を電流拡散層の上に形成し、ＧａＡｓ単結晶基板の第二主表面に第一電極とは極性の異なる第二電極を形成し、さらにチップ加工と素子加工とを施して発光素子とする。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記厚さ調整加工では、前記化合物半導体ウェーハの第一主表面を構成するＧａＰエピタキシャル層をポリッシュ加工し、さらに、前記化合物半導体ウェーハの第二主表面を構成するＧａＡｓ単結晶基板をラッピング加工する。このポリッシュ加工とラッピング加工の際に、割れが発生することがある。
【０００６】
本発明の課題は、加工の際に割れにくい化合物半導体ウェーハおよびその製造方法を提供することにある。
【課題を解決するための手段およびその効果】
【０００７】
本発明の化合物半導体ウェーハの第一は、第一主表面に５０μｍ以上の厚さとなる気相成長層の形成が予定されたＧａＡｓ単結晶基板の第二主表面に、破砕層形成防止膜が形成され、破砕層形成防止膜は、気相成長層の形成雰囲気にてＧａＡｓよりも解離し難い層を有し、破砕層形成防止膜の最表面が、ＧａＰ層からなることを特徴とする。また、本発明の化合物半導体ウェーハの第二は、第二主表面に破砕層形成防止膜を備えたＧａＡｓ単結晶基板の第一主表面側に、５０μｍ以上の厚さとなる気相成長層が形成され、破砕層形成防止膜は、気相成長層の形成雰囲気にてＧａＡｓよりも解離し難い層を有し、破砕層形成防止膜の最表面が、ＧａＰ層からなることを特徴とする。
【０００８】
さらにまた、本発明の化合物半導体ウェーハの製造方法は、ＧａＡｓ単結晶基板の第二主表面に破砕層形成防止膜を気相成長する第二主表面気相成長工程と、ＧａＡｓ単結晶基板の第一主表面を研磨する研磨工程と、ＧａＡｓ単結晶基板の第一主表面側に５０μｍ以上の厚さとなる気相成長層を形成する第一主表面気相成長工程とをこの順に行い、破砕層形成防止膜は、気相成長層の形成雰囲気にてＧａＡｓよりも解離し難い層を有し、破砕層形成防止膜の最表面が、ＧａＰ層からなることを特徴とする。
【０００９】
ここで、破砕層とは、単結晶の表面が破砕されて形成された層のことをいう。破砕層は、例えば、単結晶基板をラッピング加工した表面に形成される。また、ＧａＰ単結晶やＧａＡｓ単結晶を熱処理する際に、ＰやＡｓが遊離しても破砕層が形成される。ＧａＡｓ単結晶基板上に厚いＧａＡｓ１−ａＰａエピタキシャル層（０＜ａ≦１：以下、単にＧａＡｓＰと記載することがある）をＨＶＰＥ法で気相成長させる際、ＧａＡｓ単結晶基板は例えば７００℃〜９００℃に加熱される。ＧａＡｓ単結晶基板の主表面側はＧａＡｓ１−ａＰａエピタキシャル層に被覆され、また新しいＧａＡｓ１−ａＰａエピタキシャル層が次々に形成されるため、破砕層は実質的に形成されない。
【００１０】
しかしながら、ＧａＡｓ単結晶基板の第二主表面は水素等の反応雰囲気に晒され続け、Ａｓの遊離が気相成長中に継続するため、破砕層の形成が著しい。特に、ＧａＡｓ単結晶基板の表面側にＧａＡｓ１−ａＰａエピタキシャル層を厚さ５０μｍ以上に成長する場合には、この破砕層が顕在化しやすい。そして、ＧａＡｓ単結晶基板の第二主表面に破砕層が形成される際、この破砕層と、Ａｓの遊離がまだ発生していないＧａＡｓ単結晶層との間に空隙が形成される。
【００１１】
一方、ＧａＡｓ単結晶基板上に厚いＧａＡｓ１−ａＰａエピタキシャル層をＨＶＰＥ法で気相成長させる際、ＧａＡｓ単結晶基板とＧａＡｓ１−ａＰａエピタキシャル層には、昇温、長時間熱処理、降温という熱履歴を受けてストレスが蓄積される。ＧａＡｓ１−ａＰａエピタキシャル層は、その層内にミスフィットを形成することによりストレスを解消する。また、ＧａＡｓ単結晶基板は、破砕層が形成されて弱くなっている第二主表面にマイクロクラックを形成してストレスを解消する。ＧａＡｓ単結晶基板の第二主表面にマイクロクラックの形成された化合物半導体ウェーハは、気相成長工程の後で行われる加工工程で割れやすい。
【００１２】
そこで、第二主表面に破砕層形成防止膜を予め形成したＧａＡｓ単結晶基板の第一主表面側に、気相成長層を形成するようにする。ＧａＡｓ単結晶基板の第二主表面を予め破砕層形成防止膜で被覆した状態で、ＧａＡｓ単結晶基板の第一主表面側に気相成長層を形成すると、気層成長中にＧａＡｓ単結晶基板の第二主表面からＡｓが遊離することを防止することができ、破砕層の形成を防止できる。ＧａＡｓ単結晶基板の第二主表面に破砕層が形成されていなければマイクロクラックの形成も防止され、割れの発生を抑制することが可能になる。
【００１３】
特許文献２には、基板結晶の反りをなくすことを目的とし、板状の基板結晶の上下両面を鏡面研磨し、その両面に上記基板結晶とは異なる半導体層を気層成長により形成することを特徴とする半導体層の形成方法が開示されている。より具体的には、ＧａＡｓ基板の上下両面に同時にＧａＡｓ０．６Ｐ０．４を成長する。
【００１４】
特許文献２は、ＧａＡｓ基板の第二主表面を被覆する点で本願発明に類似する。しかしながら、基板結晶の反りをなくすことを目的とし、特に、コスト面にもメリットのある反り防止方法を提供することを目的とするものであり、必然的に基板結晶の上下両面に同時に同じ構造の半導体層が形成されるため、ＧａＡｓ基板の第二主表面のみを破砕層形成防止膜で予め被覆しておくことを特徴とする本願発明とは技術的思想が異なる。また、特許文献２にはＧａＡｓ基板第二主表面への破砕層の形成を防止するという課題もないため、特許文献２から本願発明を容易に想到することもできない。本願発明によると、ＧａＡｓ基板の第一主表面と第二主表面に別の構造を形成することができるので、特許文献２よりも汎用性が高い。
【００１５】
ＧａＡｓ単結晶基板第二主表面の破砕層形成防止膜は、例えば気相成長により形成する（第二主表面気相成長工程）。このとき、ＧａＡｓ単結晶基板の第一主表面は基板保持台（サセプタ）に接触するのでキズが形成されやすい。また、第二主表面気相成長工程中においては、ＧａＡｓ単結晶基板の第一主表面は水素等の反応雰囲気に晒され続けるので、このときは該第一主表面側に破砕層が形成されることとなる。そこで、次のような工程を採用することが有利である。すなわち、第二主表面気相成長工程後にＧａＡｓ単結晶基板の第一主表面を研磨し、当該第一主表面に形成されたキズや破砕層を除去する（研磨工程）。そして、該第一主表面の研磨工程後に、ＧａＡｓ単結晶基板の第一主表面側に目的とするエピタキシャル層を気相成長する（第一主表面気相成長工程）。
【００１６】
破砕層形成防止膜は、ＧａＡｓ単結晶基板の第二主表面に破砕層が形成されることを防止することを目的とするものなので、ＧａＡｓよりも解離し難い層を有していることが望ましい。ＧａＰ、ＡｌＡｓ、ＡｌＰは、ＧａＡｓよりも解離し難い物質であるので、これらのいずれかを破砕層形成防止膜の中に含むことにより、水素等の反応雰囲気に晒された場合、ＧａＡｓ自身よりも長時間ＧａＡｓ単結晶基板を被覆し続けることができる。
【００１７】
ただし、ＡｌＡｓやＡｌＰは酸化されやすいので、その表面をＧａＰのように安定な膜で被覆することが必要である。すなわち、破砕層形成防止膜の最表面は、ＧａＰからなることが好ましい。破砕層形成防止膜全体をＧａＰで形成しても良い。
【００１８】
ＧａＡｓ単結晶基板の第二主表面は、通常化学エッチング仕上げとされる。この表面に破砕層形成防止膜をＨＶＰＥ法で気相成長すると、当該破砕層形成防止膜にヒロック等の結晶欠陥が高密度に形成される。この状態で第一主表面気相成長を行うと、結晶欠陥の回りから破砕層形成防止膜がエッチングされやすくなる。そこで、ＧａＡｓ基板の第二主表面は鏡面にすることが望ましい。この場合、本発明の化合物半導体ウェーハの製造方法においては、第二主表面気相成長工程の前に、ＧａＡｓ単結晶基板の第二主表面に鏡面加工を施すこととなる。鏡面状の第二主表面に破砕層形成防止膜をＨＶＰＥ法で気相成長すると、化学エッチング仕上げに比べて、結晶欠陥密度が低くなる。
【００１９】
破砕層形成抑制効果を十分なものとするためには、破砕層形成防止膜は５μｍ以上に形成することが望ましい。他方、破砕層形成防止膜は、破砕層の形成防止を目的とするものなので、特に必要でない限りは、最終的に形成される気相成長層の厚さよりも薄い化合物半導体膜としておけば十分であり、形成コストも低く抑えることができる。また、上記のごとく、破砕層形成防止膜の全体を単一の化合物半導体膜とすれば、より安価で高能率に破砕層形成防止膜を形成できる。その結果、第一主表面気相成長工程で、破砕層形成防止膜に発生する局所的なエッチングを抑制することができる。また、ＧａＡｓ単結晶基板の第二主表面とＧａＰからなる破砕層形成防止膜の第一主表面との間に、ＧａＡｓＰ混晶率変化層を設けることも可能である。これにより、破砕層形成防止膜の結晶性がさらに改善されるので、局所的なエッチングを一層抑制することが可能となる。
【発明を実施するための最良の形態】
【００２０】
図１に、本発明の第一を実施するための最良の形態の一例を示す。本発明の化合物半導体ウェーハ１は、第一主表面１１が気相成長層の形成予定面とされたＧａＡｓ単結晶基板１０の、第二主表面１２に、ＧａＰからなる破砕層形成防止膜２０を予め備えたものである。破砕層形成防止膜２０は複数の膜から構成されていてもよく、例えば図２に示すように、ＧａＡｓ単結晶基板１０の第二主表面１２に隣接して形成した中間層（例えばＡｌＩｎＰ層）２１上にＧａＰ層２２を積み重ねた構造を有していても良い。他方、第二主表面側の最表面をＧａＰ層２２とする場合、ＧａＡｓ単結晶基板１０とＧａＰ層２２との間の格子定数差が大きいので、中間層２１を、ＧａＡｓＰなどのＧａＡｓとＧａＰとの中間の格子定数を有する化合物半導体で形成することも、基板の反り防止等を図る上で有効である。該中間層２１は、例えば、ＧａＡｓ単結晶基板の第二主表面側から、ＧａＰからなる破砕層形成防止膜２０の第一主表面側に向けて、ＧａＰ混晶比が連続的又は段階的に増加するＧａＡｓＰ混晶率変化層とすることができる。
【００２１】
図３に、本発明の第二を実施するための最良の形態の一例を示す。本発明の化合物半導体ウェーハ２は、第二主表面１２に破砕層形成防止膜２０を予め備えたＧａＡｓ単結晶基板１０の第一主表面１１に気相成長層３０が形成された構造を有する。気相成長層３０は単層であってもよいし、発光領域や電流拡散層等を含む複数の層により構成されていてもよい。ＧａＡｓ単結晶基板第二主表面の破砕層は、その上にエピタキシャル層を厚さ５０μｍ以上に成長する場合に特に顕在化するので、本発明の効果は、気相成長層３０の厚さが５０μｍ以上の場合に明らかになりやすい。
【００２２】
図４に、本発明の化合物半導体ウェーハ２の製造方法の一例を示す。まず、ＧａＡｓ単結晶基板１０を準備し（工程（ａ））、該ＧａＡｓ単結晶基板１０の第二主表面１２に厚さ約１０μｍのＧａＰからなる破砕層形成防止膜２０を例えばＨＶＰＥ法で気相成長する（第二主表面気相成長工程：工程（ｂ））。準備するＧａＡｓ単結晶基板１０の第二主表面１２は、予め鏡面加工しておくことが望ましい。鏡面加工工程自体は周知であり、まず、上記の第二主表面１２にラッピング加工を施し、続いて化学エッチングを施した後、化学的機械的研磨により鏡面仕上げを行なうものである。
【００２３】
この第二主表面気相成長工程中に、ＧａＡｓ単結晶基板１０の第一主表面１１には、キズ６０や破砕層５０が形成されやすいので、それらを除去するためにＧａＡｓ単結晶基板１０の第一主表面１１にラッピングとポリッシュを施し、第一主表面１１を鏡面化する（研磨工程：工程（ｃ））。キズ６０や破砕層５０が殆ど形成されていない場合は、ポリッシュのみでもよい。この結果、本発明の化合物半導体ウェーハ１（気相成長層３０が未形成のもの）を得ることができる。
【００２４】
そしてさらに、鏡面化された第一主表面１１側に気相成長層３０を形成することにより、本発明の化合物半導体ウェーハ２を得ることができる（第一主表面気相成長工程：工程（ｄ））。気相成長層３０は、ＨＶＰＥ法で形成してもよいし、ＭＯＶＰＥ法で形成してもよい。あるいは、それらの両方を用いて成長してもよい。
【実施例１】
【００２５】
直径５０ｍｍ、厚さ２８０μｍのＧａＡｓ単結晶基板１０の第二主表面１２に、図１（ｂ）に示すようなＡｌＩｎＰ層２１とＧａＰ層２２とを有する破砕層形成防止膜２０をＭＯＶＰＥ法で約７μｍの厚さに形成し、さらに、化合物半導体ウェーハ１の第一主表面１１にラッピングとポリッシュを施して鏡面化することにより、第二主表面に破砕層形成防止膜２０を備えた化合物半導体ウェーハ１を準備した。続いて、この化合物半導体ウェーハ１の第一主表面側に厚さ約３μｍのＡｌＧａＩｎＰダブルヘテロ構造と厚さ約２μｍのＧａＰ層とをＭＯＶＰＥ法で形成した後、厚さ約２００μｍのＧａＰ層をＨＶＰＥ法で形成し、化合物半導体ウェーハ２を得た。
【００２６】
この化合物半導体ウェーハ２の表面側に荷重を掛けて割れやすさを評価したところ、８ｋｇの負荷で割れた。割れた化合物半導体ウェーハ２の第二主表面中心部の断面を顕微鏡で観察したところ、破砕層は形成されていなかった。
【比較例１】
【００２７】
第二主表面に破砕層形成防止膜２０を形成しない点以外は実施例１と同じ方法で化合物半導体ウェーハを準備し、該化合物半導体ウェーハについて実施例１と同様に荷重を掛けたところ、約５ｋｇの負荷で割れた。割れた化合物半導体ウェーハの第二主表面中心部の断面を顕微鏡で観察したところ、厚さ約２０μｍの破砕層が形成されていた。
【図面の簡単な説明】
【００２８】
【図１】本発明の化合物半導体ウェーハの第一に係る第一実施形態を示した模式図。
【図２】本発明の化合物半導体ウェーハの第一に係る第二実施形態を示した模式図。
【図３】本発明の化合物半導体ウェーハの第二に係る実施形態を示した模式図。
【図４】本発明の化合物半導体ウェーハの製造方法を示した工程図。
【符号の説明】
【００２９】
１，２  化合物半導体ウェーハ
１０  ＧａＡｓ単結晶基板
１１  第一主表面
１２  第二主表面
２０  破砕層形成防止膜
２１  ＡｌＩｎＰ層
２２  ＧａＰ層
３０  気相成長層
５０  破砕層
６０  キズ
【図１】
0004711057.tif 000002
【図２】
0004711057.tif 000003
【図３】
0004711057.tif 000004
【図４】
0004711057.tif 000005