(57)【特許請求の範囲】
【請求項１】
第１または第２導電型の半導体基板（１）に、パワー素子からなるメインセルと前記パワー素子と同じ構成の素子からなる電流検出セルとを形成してなる半導体装置であって、
前記メインセルにおけるパワー素子および前記電流検出セルの素子は、共に、ゲート電極（６）、エミッタ電極（８ａ、８ｂ）およびコレクタ電極（９）を備えており、前記コレクタ電極（９）が共通化されていると共に、前記エミッタ電極（８ａ、８ｂ）が分離された構成とされており、
前記電流検出セルの素子における前記エミッタ電極（８ｂ）にはサージ保護用抵抗（１１）とサージ保護用インダクタンス（３０）の少なくとも一方が接続されており、
かつ、前記電流検出セルの素子における前記エミッタ電極（８ｂ）に対して前記サージ保護用抵抗（１１）と前記サージ保護用インダクタンス（３０）の少なくとも一方を介して接続される第１端子（１７）と、
前記メインセルの素子における前記エミッタ電極（８ａ）に対して接続される第２端子（１６）と、
前記電流検出セルの素子における前記エミッタ電極（８ｂ）および前記サージ保護用抵抗（１１）の間と前記第２端子（１６）との間に接続された電流検出用抵抗（１０）と、を備えていることを特徴とするスイッチ回路。
【請求項２】
前記エミッタ電極（８ｂ）に接続された前記サージ保護用抵抗（１１）とサージ保護用インダクタンス（３０）の少なくとも一方は、前記半導体基板（１）の外部に備えられていることを特徴とする請求項１に記載のスイッチ回路。
【請求項３】
請求項１または２に記載のスイッチ回路と、
前記スイッチ回路における前記メインセルの前記パワー素子および前記電流検出セルの前記素子のゲート電極（６）に印加される電圧を制御する駆動回路（２０）と、
前記電流検出セルにおけるエミッタ−コレクタ間に流れる電流を検出する電流検出回路（２１）とを備え、
前記スイッチ回路における前記メインセルの前記パワー素子により、点火コイル（２６）への通電を制御し、点火プラグ（２７）の放電を制御するように構成されていることを特徴とする点火装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー素子からなるメインセルと共に電流検出セルが備えられたスイッチ回路およびそれを用いた点火装置に関するものである。
【背景技術】
【０００２】
従来、ＩＧＢＴやＭＯＳＦＥＴ等のパワー素子からなるメインセルに流れる電流量を検出するために、電流検出素子からなる電流検出セルをメインセルと共に形成した半導体装置が知られている（例えば、特許文献１参照）。この半導体装置では、複数のトランジスタセルを有するパワー素子の一部のトランジスタセルの陰極を独立させ、電流検出端子として用いることで電流検出セルを形成している。
【０００３】
この構造では、電流はメインセルの陰極と電流検出セルにおける電流検出端子に分流され、その電流比は、各々の電極に接続されたトランジスタセルの面積比で決定されたものとなる。このため、大きな許容電力を有するシャント抵抗を用いなくても、電流検出端子に流れる微小電流をモニタすることで、メインセルに流れる大電流の値を推定することができる。
【特許文献１】特開昭６０−９４７７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記半導体装置は、メインセルへの通電によるパワー素子のオンオフによって負荷を駆動するために用いられる。このような負荷駆動に上記半導体装置を適用するに際し、外部サージが生じる事がある。図９は、外部サージが発生した場合の電流経路を示したものである。
【０００５】
図９に示されるように、外部サージが発生した場合、負荷１００側から電流検出セルのＩＧＢＴ１０１のコレクタ−エミッタ間を通る経路Ａと、ＧＮＤ端子１０２側からメインセルのＩＧＢＴ１０３のエミッタ−ゲート間および電流検出セルのＩＧＢＴ１０１のゲート−エミッタ間を通る経路Ｂのいずれかをサージ電流が流れる。このようなサージ電流が流れると、電流検出セルのＩＧＢＴ１０１が破壊され易いということが確認された。
【０００６】
例えば、経路Ｂの場合を考えると、サージ電流が発生した場合に、メインセルのＩＧＢＴ１０３のエミッタ−ゲート間に形成される容量と電流検出セルのゲート−エミッタ間に形成される容量を通じてサージ電流が流れることになる。この場合、電流検出セルのＩＧＢＴ１０１の電流検出用端子となるエミッタ電極の面積がメインセルのＩＧＢＴ１０３の陰極となるエミッタ電極の面積より小さいため、小さな容量に大きなサージ電流が流れることになり、破壊されてしまうのである。
【０００７】
本発明は、上記点に鑑みて、電流検出セルとパワー素子からなるメインセルとが共に備えられる半導体装置において、外部サージによって電流検出セルが破壊されることを防止することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１に記載の発明では、第１または第２導電型の半導体基板（１）に、パワー素子からなるメインセルとパワー素子と同じ構成の素子からなる電流検出セルとを形成してなる半導体装置であって、メインセルにおけるパワー素子および電流検出セルの素子は、共に、ゲート電極（６）、エミッタ電極（８ａ、８ｂ）およびコレクタ電極（９）を備えており、コレクタ電極（９）が共通化されていると共に、エミッタ電極（８ａ、８ｂ）が分離された構成とされており、電流検出セルの素子におけるエミッタ電極（８ｂ）にはサージ保護用抵抗（１１）とサージ保護用インダクタンス（３０）の少なくとも一方が接続されており、かつ、電流検出セルの素子におけるエミッタ電極（８ｂ）に対してサージ保護用抵抗（１１）とサージ保護用インダクタンス（３０）の少なくとも一方を介して接続される第１端子（１７）と、メインセルの素子におけるエミッタ電極（８ａ）に対して接続される第２端子（１６）と、電流検出セルの素子におけるエミッタ電極（８ｂ）およびサージ保護用抵抗（１１）の間と第２端子（１６）との間に接続された電流検出用抵抗（１０）と、を備えていることを特徴としている。
【０００９】
このような構成によれば、例えばサージ電流が電流検出セル側の素子を流れようとしても、その電流がサージ保護用抵抗（１１）やサージ保護用インダクタンス（３０）によって制限され、電流量があまり大きな値にならない。このため、外部サージによるサージ電流が流れても、電流検出セルの素子が破壊されることを防止することが可能となる。
【００１０】
請求項２に記載の発明では、エミッタ電極（８ｂ）に接続されたサージ保護用抵抗（１１）とサージ保護用インダクタンス（３０）の少なくとも一方は、半導体基板（１）の外部に備えられていることを特徴としている。このように、サージ保護用抵抗（１１）やサージ保護用インダクタンス（３０）を半導体基板（１）の外部に備えた構成とすることもできる。
【００１４】
請求項１または２に記載のスイッチ回路は、例えば、請求項３に示されるように、スイッチ回路におけるメインセルのパワー素子および電流検出セルの素子のゲート電極（６）に印加される電圧を制御する駆動回路（２０）と、電流検出セルにおけるエミッタ−コレクタ間に流れる電流を検出する電流検出回路（２１）とを備え、スイッチ回路におけるメインセルのパワー素子により、点火コイル（２６）への通電を制御し、点火プラグ（２７）の放電を制御するように構成された点火装置に適用可能である。
【００１５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１６】
（第１実施形態）
本発明の第１実施形態について図１に基づき説明する。図１は、本発明の一実施形態が適用された半導体装置Ｓの断面構成を示す図、図２は、図１に示す半導体装置Ｓの等価回路図である。本実施形態は、半導体装置Ｓによってスイッチ回路が構成されている例を示している。以下、これら図１および図２に基づき、本実施形態における半導体装置Ｓの構成について説明する。
【００１７】
図１に示される領域Ｉは、パワー素子としてＩＧＢＴ１２が形成されたメインセルの終端部を示した領域であり、領域IIは、電流検出素子としてパワー素子と同様の構成のＩＧ
ＢＴ１３が形成された電流検出セルの終端部を示した領域である。
【００１８】
メインセルにおけるＩＧＢＴ１２は、図１に示されるように、Ｐ+型基板１の上にＮ-型ドリフト層２が形成され、Ｎ型ドリフト層２の表層部にＰ型ボディ層３が形成されていると共に、Ｐ型ボディ層３の表層部にＮ+型エミッタ層４が形成されている。また、Ｎ+型エミッタ層４およびＮ型ドリフト層２との間に位置するＰ型ボディ層３の表層部をチャネル領域とし、その表面にはゲート酸化膜５を介してゲート電極６が形成されている。さらに、ゲート電極６を覆うように層間絶縁膜７が形成されていると共に、層間絶縁膜７を覆うようにエミッタ電極８ａが形成され、層間絶縁膜７に形成されたコンタクトホール７ａを通じて、エミッタ電極８ａがＮ+型エミッタ層４およびＰ型ボディ層３に電気的に接続されている。そして、Ｐ+型基板１の裏面側にコレクタ電極９が形成された構成となっている。
【００１９】
一方、電流検出セルにおける電流検出素子もＩＧＢＴ１３によって構成され、メインセルにおけるＩＧＢＴ１２と同様の構成とされている。この電流検出素子を構成するＩＧＢＴ１３は、メインセルのＩＧＢＴ１２と同じ工程中に形成されるもので、メインセルのＩＧＢＴ１２におけるエミッタ電極８ａから電気的に切り離された電流検出用エミッタ電極８ｂを備え、層間絶縁膜７に形成されたコンタクトホール７ｂを通じてＮ+型エミッタ層４およびＰ型ボディ層３に電気的に接続された構成となっている。
【００２０】
そして、Ｐ+型基板１の裏面側に、メインセルおよび電流検出セル共通のコレクタ電極９が形成された構成となっている。
【００２１】
また、メインセルと電流検出セルの間において、層間絶縁膜７の上には多結晶シリコンによって構成された電流検出用抵抗１０が形成されている。この電流検出用抵抗１０は、メインセルのエミッタ電極８ａと電流検出セルのエミッタ電極８ｂとの間に電気的に接続された構成となっている。
【００２２】
さらに、メインセルに隣接するように、層間絶縁膜７の上にも、多結晶シリコンによって構成されたサージ保護用抵抗１１が備えられていると共に、このサージ保護用抵抗１１と電気的に接続された電極（端子）１７が備えられている。サージ保護用抵抗１１は、１００〜５ｋΩ、好ましくは２００〜１ｋΩ程度の抵抗値に設定されたもので、例えば５００Ωに設定されている。端子１７は、例えば半導体装置Ｓの外部に備えられる電流検出回路に接続される端子として用いられるものであり、サージ保護用抵抗１１を通じて電流検出セルに流れる電流を電流検出回路に伝えるものである。
【００２３】
このように構成される半導体装置Ｓは、図２の等価回路で表される。すなわち、メインセルを構成するＩＧＢＴ１２と電流検出セルを構成するＩＧＢＴ１３とは同じコレクタ電極９で共通化され、負荷１４に接続される端子１５に接続された状態となっている。また、ＩＧＢＴ１２のエミッタ電極８ａはＧＮＤ端子１６に接続され、ＩＧＢＴ１３のエミッタ電極８ｂはサージ保護用抵抗１１を介して端子１８に接続された状態となっている。さらに、ＩＧＢＴ１２およびＩＧＢＴ１３の各エミッタ電極８ａ、８ｂの間に電流検出抵抗１０が備えられた状態となっている。そして、ＩＧＢＴ１２およびＩＧＢＴ１３の各ゲート電極６が共にゲート制御端子１８に接続され、ゲート制御端子１７を通じて入力される印加電圧に基づいてＩＧＢＴ１２およびＩＧＢＴ１３を共にオンオフ駆動できるような構成となっている。
【００２４】
続いて、このように構成された半導体装置Ｓの作動について説明する。
【００２５】
このような半導体装置Ｓでは、ゲート制御端子１８から入力されるゲート制御電圧に基づいてメインセルのＩＧＢＴ１２がオンさせられると、それに伴って電流検出セルにおけるＩＧＢＴ１３がオンさせられる。このとき、メインセルのＩＧＢＴ１２と電流検出セルのＩＧＢＴ１３とが同じ構成とされていることから、電流検出セルのＩＧＢＴ１３にはメインセルのＩＧＢＴ１２に流れる電流量に比例した電流が流れる。このため、電流検出セルにおけるＩＧＢＴ１３に流れる電流を検出することで、メインセルに流れる電流を測定することが可能となる。
【００２６】
具体的には、ＩＧＢＴ１３のエミッタ電極８ｂの電位が電流検出抵抗１０での電圧ドロップ分によって決定される。このため、その電位と端子１７の電位との間の電位差とサージ保護用抵抗１１の抵抗値とによってサージ保護用抵抗１１に流れる電流値が決定する。この電流値に基づいて、メインセルに流れる電流を測定することが可能となる。なお、サージ保護用抵抗１１の抵抗値が上述したように高抵抗となっていることから、上記電流値が小さくなるが、電流検出を行う回路側が高インピーダンスに対応できるようにすれば良い。
【００２７】
次に、本実施形態の半導体装置Ｓにおいて外部サージが発生した場合について説明する。図３は、外部サージが発生した場合におけるサージ電流の流れを示したものである。
【００２８】
この図中の破線矢印に示されるように、端子１５を通じて負荷１４側から電流検出セルのＩＧＢＴ１３のコレクタ−エミッタ間を通る経路Ａと、ＧＮＤ端子１６側からメインセルのＩＧＢＴ１２のエミッタ−ゲート間および電流検出セルのＩＧＢＴ１３のゲート−エミッタ間を通る経路Ｂのいずれかをサージ電流が流れる。
【００２９】
このとき、いずれのサージ電流に関しても、サージ保護用抵抗１１を通じて流れることになり、サージ保護用抵抗１１の抵抗値に応じてサージ電流の電流量が制限されることになる。そして、本実施形態では、このサージ保護用抵抗１１が上記した抵抗値（例えば５００Ω）という大きな値とされていることから、サージ電流の電流量が絞られて小さくなる。このため、例えばサージ電流が経路Ｂを通じて流れたとしても、その電流量があまり大きな値ではないため、電流検出セルのＩＧＢＴ１３のエミッタ電極８ｂの面積がメインセルのＩＧＢＴ１２のエミッタ電極８ａと比べて小さくても、サージ電流によって破壊されないようにすることが可能となる。
【００３０】
このように、本実施形態の構成とすることにより、外部サージによるサージ電流が流れても、電流検出セルのＩＧＢＴ１３が破壊されることを防止することが可能となる。
【００３１】
（第２実施形態）
本発明の第２実施形態について説明する。図４に、本実施形態における半導体装置Ｓの回路構成を示す。本実施形態も、半導体装置Ｓによってスイッチ回路を構成している例について示している。以下、図４に基づいて本実施形態の半導体装置Ｓについて説明するが、半導体装置Ｓを構成する主な要素は第１実施形態と同様であるため、異なる部分についてのみ説明し、同様の部分に関しては図１と同様の符号を付して説明を省略する。
【００３２】
本実施形態では、第１実施形態に示したサージ保護用抵抗１８（図２参照）の代わりに、図４に示されるように、電流検出セルにおけるＩＧＢＴ１３のゲート電極６とゲート制御端子１８との間にサージ保護用抵抗１９を設けた構成となっている。このサージ保護用抵抗１９の抵抗値は、１００〜５ｋΩ、好ましくは２００〜１ｋΩ程度の抵抗値に設定されたもので、例えば５００Ωに設定されている。その他の構成については、第１実施形態と同様である。
【００３３】
このような構成の半導体装置Ｓでは、ＧＮＤ端子１６側からメインセルのＩＧＢＴ１２のエミッタ−ゲート間および電流検出セルのＩＧＢＴ１３のゲート−エミッタ間をサージ電流が流れる場合（第１実施形態で示した図３の経路Ｂ）、その経路中にサージ保護用抵抗１９が存在することになる。
【００３４】
このため、この経路を通じてサージ電流が流れたとしても、サージ保護用抵抗１９が上記した抵抗値（例えば５００Ω）という大きな値とされていることから、サージ電流の電流量が絞られて小さくなる。したがって、電流検出セルのＩＧＢＴ１３のエミッタ電極８ｂの面積がメインセルのＩＧＢＴ１２のエミッタ電極８ａと比べて小さくても、サージ電流によって破壊されないようにすることが可能となる。
【００３５】
このように、本実施形態の構成とすることにより、外部サージによるサージ電流が流れても、電流検出セルのＩＧＢＴ１３が破壊されることを防止することが可能となる。
【００３６】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態では、第１実施形態に示した半導体装置Ｓを制御素子とを組み合わせてアクチュエータを駆動する回路構成について説明する。図５は、アクチュエータを駆動するスイッチ回路に第１実施形態の半導体装置Ｓを適用した場合を示したものである。以下、図５に基づいて本実施形態の回路構成について説明するが、半導体装置Ｓに関しては第１実施形態と同様であるため、図２と同様の符号を付して説明を省略する。
【００３７】
図５に示すように、本実施形態のスイッチ回路には、第１実施形態で示した半導体装置Ｓに加えて、図示しないＥＣＵなどから出力される制御信号を受け取る駆動回路２０および電流検出回路２１を備えた制御ＩＣ２２が備えられている。そして、これら制御ＩＣ２２と半導体装置Ｓとがボンディングワイヤ２２ａ、２２ｂによって電気的に接続されている。
【００３８】
制御ＩＣ２２では、電源に接続される端子が備えられていると共に、駆動回路２０が半導体装置Ｓにおけるメインセルおよび電流検出セルのＩＧＢＴ１２、１３のゲート制御端子１８に接続され、電流検出回路２１が端子１７を通じてサージ保護用抵抗１１および電流検出セルにおけるＩＧＢＴ１３のエミッタ端子８ｂに接続された構成となっている。そして、半導体装置Ｓでは、メインセルにおけるＩＧＢＴ１２のコレクタ端子９に接続される端子１５に、制御ＩＣ２２によって駆動されるアクチュエータ３０が接続された構成となっている。
【００３９】
駆動回路２０では、電源からの電圧印加に基づき、ＩＧＢＴ１２、１３をオンオフ制御するための制御信号、すなわちハイレベルとローレベルの電圧が出力されるようになっている。
【００４０】
電流検出回路２１は、例えば、ＩＧＢＴ１３に直列接続される抵抗と、その抵抗の両端の電位を反転入力端子および非反転入力端子の入力電位とするオペアンプとから構成されている。そして、オペアンプの出力が駆動回路２０に入力されるように構成されている。
【００４１】
このような構成によれば、動回路２０からの制御信号に基づいてＩＧＢＴ１２、１３がオン、オフされると、点火コイル２６の一次巻線２６ａに電流が遮断される。この遮断時に、二次巻線２６ｂ側に高電圧が発生し、その高電圧により点火プラグ２７に放電が生じるようになっている。
【００４２】
このとき、ＩＧＢＴ１２のエミッタ−コレクタ間に流れる電流に比例した電流が電流検出セルのＩＧＢＴ１３のエミッタ−コレクタ間に流れ、電流検出回路２１に流される。そして、電流検出回路２１により、その電流量が検出される。例えば、電流検出回路２１が上述のように抵抗とオペアンプで構成される場合、抵抗の両端電位が電流検出セルのＩＧＢＴ１３に流れる電流に応じて変化することから、それらの電位差がオペアンプを介して駆動回路２０にフィードバックされる。これにより、駆動回路２０によるメインセルのＩＧＢＴ１２のオンオフがフィードバック制御されるようになっている。
【００４３】
以上のように、第１実施形態で示した半導体装置Ｓを本実施形態の回路構成に用いることが可能である。そして、このような回路構成においては、外部サージが発生すると、第１実施形態で示した経路Ａ、Ｂを通じるサージ電流が流れる。しかしながら、第１実施形態で示したように、半導体装置Ｓにサージ保護用抵抗１１が備えられていることから、サージ電流の電流量が小さくなる。このため、半導体装置Ｓに備えられる電流検出セルのＩＧＢＴ１３が破壊されることを防止することができると共に、大きなサージ電流が電流検出回路２１に流れることも防止することができる。
【００４４】
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第１実施形態に示した半導体装置Ｓを制御素子と組み合わせて回路構成の具体例として、上記各実施形態の半導体装置Ｓを車両用の点火装置ＩＧに適用した場合について説明する。図６は、本実施形態における点火装置ＩＧの回路構成を示したものである。以下、図６に基づいて本実施形態の点火装置ＩＧについて説明するが、点火装置ＩＧの基本構成に関しては第３実施形態と同様であるため、図５と同様の符号を付して説明を省略する。
【００４５】
図６に示すように、点火装置ＩＧには、図示しないエンジンＥＣＵなどから出力される点火信号を受け取る駆動回路２０および電流検出回路２１を備えた制御ＩＣ２２と、第１実施形態で示した半導体装置Ｓが備えられた構成となっている。この点火装置ＩＧには、電源となるバッテリ２５が接続されていると共に、半導体装置Ｓにおける端子１５に点火コイル２６の一次巻線２６ａが接続された構成となっている。
【００４６】
このような構成によれば、駆動回路２０からの制御信号に基づいてＩＧＢＴ１２、１３がオンされると、点火コイル２６の一次巻線２６ａに電流が流される。これにより、二次巻線２６ｂ側に高電圧が発生し、その高電圧により点火プラグ２７に放電が生じるようになっている。
【００４７】
このとき、ＩＧＢＴ１２のエミッタ−コレクタ間に流れる電流に比例した電流が電流検出セルのＩＧＢＴ１３のエミッタ−コレクタ間に流れ、サージ保護用抵抗１１を通じて電流検出回路２１に流される。そして、電流検出回路２１により、その電流量が検出される。例えば、電流検出回路２１が上述のように抵抗とオペアンプで構成される場合、抵抗の両端電位が電流検出セルのＩＧＢＴ１３に流れる電流に応じて変化することから、それらの電位差がオペアンプを介して駆動回路２０にフィードバックされる。これにより、駆動回路２０によるメインセルのＩＧＢＴ１２のオンオフがフィードバック制御されるようになっている。
【００４８】
以上のように、第１実施形態で示した半導体装置Ｓを本実施形態のような点火装置ＩＧに用いる場合、点火装置ＩＧによって点火コイル２６を通じて点火プラグ２７の点火制御を行っていることから、外部サージが発生する頻度が高くなる。このような場合に対しても、第１実施形態で示した経路Ａ、Ｂを通じるサージ電流が流れることになるが、半導体装置Ｓにサージ保護用抵抗１１が備えられていることから、サージ電流の電流量が小さくなる。このため、半導体装置Ｓに備えられる電流検出セルのＩＧＢＴ１３が破壊されることを防止することができると共に、大きなサージ電流が電流検出回路２１に流れることも防止することができる。
【００４９】
（他の実施形態）
上記各実施形態では、スイッチ回路を半導体装置Ｓのみによって構成し、その半導体装置Ｓ内に形成したサージ保護用抵抗１１、１９によってサージ電流を絞るようにしている。しかしながら、半導体装置Ｓの外部にサージ保護用抵抗１１、１９を備えるようにしても良い。
【００５０】
また、サージ保護用抵抗１１、１９の代わりに、もしくはサージ保護用抵抗１１、１９と併用して、サージ保護用インダクタンスを備えるようにすることも可能である。図７、図８に、第１、第２実施形態に示した回路構成におけるサージ保護用抵抗１１、１９の代わりにサージ保護用インダクタンス３０、３１を設けた例を示す。このように、上記第１、第２実施形態においてサージ保護用抵抗１１、１９をサージ保護用インダクタンス３０、３１に置き換えたり、それらを併用したりすることが可能である。
【００５１】
また、サージ保護用インダクタンス３０を半導体装置Ｓの外部に備えるようにしても良い。例えば、図７に示されるように、第１実施形態の構成に対してサージ保護インダクタンス３０が適用される場合には、半導体装置Ｓにおける電流検出セルのエミッタ電極８ｂに繋がる端子１７に直接接続された構成とすることができる。さらに、第２実施形態の構成に対してサージ保護インダクタンス３１が適用される場合には、例えば、半導体装置Ｓにおける電流検出セルとメインセルそれぞれのゲート電極６に繋がる端子１８を別々の構成とし、電流検出セルのゲート電極６に繋がる端子側にサージ保護用インダクタンスを接続する構成とすることができる。
【００５２】
このようなサージ保護用インダクタンスを備えた場合、例えば、静電気サージが発生したような交流サージ電流に対しても、電位の変化を抑制することが可能となり、交流サージ電流にも有効に対応可能なスイッチ回路とすることができる。
【００５３】
上記第３、第４実施形態では、第１実施形態に示した半導体装置Ｓをアクチュエータ駆動用の回路または点火装置ＩＧに適用した例を示したが、第２実施形態に示した半導体装置Ｓを適用することも可能である。
【００５４】
上記実施形態では、ＩＧＢＴを例に挙げて説明したが、他の半導体装置Ｓ、例えば図１における半導体基板としてのＰ+型基板１の導電型をＮ型にしたパワーＭＯＳＦＥＴに対しても本発明を適用することが可能である。また、上記各実施形態では、第１導電型としてＮ型、第２導電型としてＰ型の半導体装置Ｓを例に挙げて説明したが、これら各導電型が反対となる半導体装置Ｓであっても本発明を適用することが可能である。
【００５５】
また、上記各実施形態では、メインセルのパワー素子と電流検出セルの素子とが全く同じ断面構成のＩＧＢＴ１２、１３で構成されるようにしている。しかしながら、本発明でいう同じ構成とは、同じ素子構造という意味であり、例えば、各セルが構成する素子のチャネル長やチャネル幅が異なるような場合であっても素子構造としては同じであるため、必ずしも全く同じ断面構造である必要はない。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１実施形態における半導体装置Ｓの断面図である。
【図２】図１に示す半導体装置Ｓの等価回路図である。
【図３】図２に示す半導体装置Ｓに外部サージが発生した場合のサージ電流の経路を示した図である。
【図４】本発明の第２実施形態における半導体装置Ｓの回路構成図である。
【図５】本発明の第３実施形態であって、第１実施形態に示した半導体装置Ｓを制御素子と組み合わせた場合の回路構成を示した図である。
【図６】本発明の第４実施形態であって、第１、第２実施形態に示した半導体装置Ｓを車両用の点火装置に適用した場合の回路構成を示した図である。
【図７】本発明の他の実施形態における半導体装置Ｓの断面図である。
【図８】本発明の他の実施形態における半導体装置Ｓの断面図である。
【図９】従来の半導体装置Ｓに外部サージが発生した場合のサージ電流の経路を示した図である。
【符号の説明】
【００５７】
１…Ｐ+型基板、２…Ｎ型ドリフト層、３…Ｐ型ボディ層、４ａ、４ｂ…Ｎ＋型エミッタ層、６…ゲート電極、７…層間絶縁膜、７ａ、７ｂ…コンタクトホール、８ａ、８ｂ…エミッタ電極、９…コレクタ電極、１０…電流検出抵抗、１１、１９…サージ保護用抵抗、１２、１３…ＩＧＢＴ。
【図１】
0004631282.tif 000002
【図２】
0004631282.tif 000003
【図３】
0004631282.tif 000004
【図４】
0004631282.tif 000005
【図５】
0004631282.tif 000006
【図６】
0004631282.tif 000007
【図７】
0004631282.tif 000008
【図８】
0004631282.tif 000009
【図９】
0004631282.tif 000010