(57)【特許請求の範囲】
【請求項１】
（ａ）  少なくとも第１電極（１０）を形成する第１導電体層を、該第１電極の下部の内部に一つまたは複数の電子回路を備えた支持体の上に付着してパターニングする段階と、
（ｂ）  前記第１導電体層を被覆する犠牲部材層（１８）を付着してパターニングする段階と、
（ｃ）  前記第１導電体層の上に位置する領域の中の前記犠牲部材層の上に、第２電極（２０）を形成する第２導電体層を付着してパターニングする段階と、
（ｄ）  前記犠牲部材層と前記第２導電体層とを被覆しおよび取り囲む第１膜層（２２）を作成する段階と、
（ｅ）  前記犠牲部材層（１８）を除去する段階と、
（ｆ）  前記第１膜層をパターニングする段階と、
を有する、一つあるいは複数の圧力センサのためのマイクロシステムを製造する工程。
【請求項２】
請求項１に記載された工程において、導電体部材の前記第１導電体層の中に溝（１１）が作成されそれにより導電体部材の前記第１導電体層が２個の部分（１０ａ、１０ｂ）に分離され、および前記溝の少なくとも一部分の上に位置する領域の中の前記犠牲部材層の上に第２導電体層が作成される、前記工程。
【請求項３】
請求項１に記載された工程において、前記犠牲部材層（１８）を除去する前記段階が、前記第１膜層（２２）の中に少なくとも１個のエッチング・チャンネル（２４）を開口する段階と、前記犠牲部材層にエッチングを行う段階と、前記第１膜層（２２）を被覆しそしてエッチング・チャンネル（２４）を閉塞して第２膜層（２８）を作成する段階を含み、前記工程の段階（ｆ）において第２膜層もまたパターニングされる、前記工程。
【請求項４】
請求項３に記載された工程において、前記犠牲部材層（１８）の周縁の上に位置する前記第１膜層（２２）の領域の中にチャンネル（２４）が作成される、前記工程。
【請求項５】
請求項１に記載された工程において、前記犠牲部材層（１８）が除去される前に前記第１膜層（２２）がパターニングされ、前記第１膜層のパターニングが、前記犠牲部材層に達する貫通する溝の形状である少なくとも１個のチャンネルをエッチングにより作成する段階を含み、前記チャンネルにエッチングを行うことにより前記犠牲部材層が除去される、前記工程。
【請求項６】
請求項５に記載された工程において、前記第１膜層の一部分を除去するために前記犠牲部材層の周縁部分の上に溝の形状のチャンネルが作成される、前記工程。
【請求項７】
請求項１に記載された工程において、第１導電体層と前記支持体とが高さの揃った表面を有するように前記支持体の中に作成された凹部の中に段階（ａ）の期間中に前記第１導電体層がパターニングされる、前記工程。
【請求項８】
請求項１ないし請求項７のいずれかに記載された工程において、前記第１導電体層の上に位置する領域の中の前記犠牲部材層の中に作成された凹部の中に前記第２導電体層がパターニングされる、前記工程。
【請求項９】
請求項１に記載された工程において、段階（ｂ）において、前記犠牲部材層の第１層（１８ａ）が前記第１導電体層の少なくとも部分（９）を取り囲んで作成され、そして次に前記犠牲部材層の第２層（１８ｂ）が前記犠牲部材層の第１層（１８ａ）および前記第１導電体層の前記部分（９）を被覆して作成され、そして前記犠牲部材層の第１層および第２層が形成される、前記工程。
【請求項１０】
請求項３に記載された工程において、段階（ｆ）が前記第２膜層を部分的に除去する段階と前記第２電極のまわりの領域の前記第１膜層を薄くすることを行う段階とを含む、前記工程。
【請求項１１】
請求項１０に記載された工程において、前記第１膜層（２２）を作成する段階（ｄ）が部材の３個の部分層（２２ａ、２２ｂ、２２ｃ）を順次に付着する段階を有し、そして３個の前記部分層の中の少なくとも１個の部分層（２２ｂ）がエッチング停止部分層であり、そして前記エッチング停止部分層（２２ｂ）の上でエッチングが停止するエッチングにより前記第１膜層（２２）を薄くすることが行われる、前記工程。
【請求項１２】
請求項１に適合した工程により作成された少なくとも１個のマイクロシステムを有する圧力センサ。
【請求項１３】
請求項１２に記載された圧力センサにおいて、導電体部材の前記第１層と前記第２層とに接続された電子測定回路を前記支持体が有する、前記圧力センサ。
【請求項１４】
内部に一つまたは複数の電子回路を備え、かつ該電子回路の上部に少なくとも第１電極（１０）を有する基板（１２）と、
前記基板に対して周縁端部により固定され、そして前記第１電極（１０）の少なくとも一部分のまわりに閉じた小室（２６）を定めている、変形可能な膜（２２）と、
前記膜（２２）の前記第１電極（１０）に面した位置に作成された第２電極（２０）であって、もし前記膜に圧力が作用しないならば前記第１電極から分離されて保持されている、前記第２電極（２０）と、
を有する、圧力センサ・セル。
【請求項１５】
請求項１４に記載された圧力センサ・セルにおいて、前記基板の中に集積されそして前記第１電極（１０）および前記第２電極（２０）に接続された電子測定回路（１４）を有する、前記圧力センサ・セル。
【請求項１６】
請求項１５に記載されたセルにおいて、前記第１電極の下の前記基板の中に前記電子測定回路（１４）が配置される、前記セル。
【請求項１７】
請求項１５に記載されたセルにおいて、集積状電子測定回路（１４）がＣＭＯＳ型またはＢｉＣＭＯＳ型である、前記セル。
【請求項１８】
請求項１４に記載されたセルにおいて、前記膜が前記第２電極（２０）の上に剛体部分を有する、前記セル。
【請求項１９】
請求項１５に記載されたセルにおいて、前記第１電極と前記第２電極との間の静電容量の変化を測定する静電容量計を前記測定回路が有する、前記セル。
【請求項２０】
請求項１４に記載されたセルにおいて、溝（１１）により分離された第１部分（１１ａ）と第２部分（１１ｂ）とを前記第１電極（１０）が有し、そして前記膜（２２）に十分な圧力が加えられる時前記第１部分と前記第２部分とを接触させてそれらを電気的に接続するように前記第２電極（２０）が前記溝（１１）の上に少なくとも部分的に配置される、前記セル。
【請求項２１】
請求項１４に従う多数個の隣接するセンサ・セルを有する指紋センサ。
【請求項２２】
請求項２１に記載されたセンサにおいて、同じ基板（１２）の上にすべてのセルが作成される、前記センサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、圧力センサのための可撓膜（フレキシブル・メンブレン）を備えたマイクロシステムとその製造工程に関する。
【０００２】
【発明が解決しようとする課題】
可撓膜を備えたマイクロシステムは、例えば容量測定型の圧力センサ・セルまたは圧力によりトリガされるスイッチ・セルに関連する。
【０００３】
本発明は、マイクロセンサ、マイクロスイッチ、可変マイクロコンデンサ、および関連する電子回路と一緒に集積化することができるさらに一般のマイクロ部品、の製造に応用することができる。本発明の具体的な１つの応用例は、指紋センサの製造である。
【０００４】
本明細書の最後に示された文献（１）は、変形可能なシリコン膜を備えた圧力マイクロ・センサの製造を開示している。
【０００５】
それらの製造工程により、この形式のマイクロセンサをＣＭＯＳ型の集積回路と一緒に製造する時、両立性に関する困難が生ずる。通常、さらにこれらのセンサは導電体の膜を有する。そのために、部品が小型になる時、電気的絶縁の問題点が生ずるであろう。
【０００６】
ガラス基板の上に作成された絶縁体膜センサがまた知られている。例えば、この形式のセンサは本明細書の最後に示された文献（２）に開示されている。
【０００７】
本明細書の最後に示された文献（３）は、電子回路に付随しそして同じ基板の上に相互に隣接して配置される、センサの製造を開示している。この形式の設計は、大量生産の場合に特に魅力的である。
【０００８】
けれども、センサとそれに対応する電子回路との間の相互接続の問題点に関して多くの制限がある。同じ基板の上に配置されたセンサと集積回路との間の電気的接続は、有害な寄生容量効果を生ずる。さらにこの電気的接続は厄介であり、そしてデバイスの小型化をさらに進めることに対して障害となる。
【０００９】
最後に、センサとそれに付随する集積回路とを別々に製造することは、製造コストが高くなるという結果を生ずる。
【００１０】
【課題を解決するための手段】
本発明の目的は、可撓膜を備えたマイクロシステムにおいて、前記で説明した制限を有しない製造工程を提供することである。特に１つの目的は、同じ基板の上のＭＯＳ集積回路の製造と両立が可能である工程により、基板の上に集積化して作成することができる可撓膜を備えたマイクロシステムを提供することである。
【００１１】
また別の目的は、マイクロシステムとそれに付随する集積回路との寸法を大幅に小さくすることができる工程を得ることである。
【００１２】
また別の目的は、多数の隣接するセルの形式で配置することが可能な、例えばマトリックスの形式で配置することが可能な、圧力センサまたは集積化されたマイクロスイッチを提供することである。
【００１３】
また別の目的は、この形式のセンサを用いて指紋検出器を提供することである。
【００１４】
最後にまた別の目的は、可撓膜を備えたマイクロシステムの製造コストを大幅に低下させることである。
【００１５】
これらの目的を達成するために、本発明の目的は更に正確に言うと、
（ａ）  少なくとも第１電極を形成する少なくとも第１導電層を、内部に一つまたは複数の電子回路を備えた支持体の上に付着してパターニングする段階と、
（ｂ）  前記第１導電体層を被覆する少なくとも１つの犠牲材料層を付着して成形する段階と、
（ｃ）  前記第１導電体層の上に位置する領域の中の犠牲材料の層の上に第２電極を形成する第２導電体層を付着してパターニングする段階と、
（ｄ）  犠牲材料層と前記第２導電体層とを被覆しおよび取り囲む第１膜層を作成する段階と、
（ｅ）  犠牲材料の層を除去する段階と、
（ｆ）  前記第１膜層をパターニングする段階と、
を有する、圧力センサのためのマイクロスイッチを製造する工程を提供することである。
【００１６】
この工程の前記各段階は、前記で説明された順序で実行されることが好ましい。けれども、段階（ｅ）と段階（ｆ）との順序を逆にすることができる。さらに１つの具体的な実施例では、段階（ｂ）と段階（ｃ）とで説明された層を同時に作成することができる。
【００１７】
特に、第１膜層をパターニングするのに主要な切断工程と多くの薄くする工程とが必要である時、それが完全にパターニングされるまで、犠牲層を除去することによりそれを解除しないことが有用である。
【００１８】
犠牲材料（部材）の層が、閉じた小室の形状と寸法とを定めるようにパターニングされる。この際、１つの壁が第１膜層により作成される。
【００１９】
本発明に従う工程を用いて、簡単で廉価なマイクロシステムを作成することができ、そして特に同じ基板の上にＣＭＯＳ型の回路またはＢｉＭＯＳ型の回路と一緒に集積化するのに適切な圧力センサのためのセルを作成することができる。この特徴は、下記においてさらに詳細に説明されるであろう。
【００２０】
本発明による工程の場合、電極を構成する第１導電体層および第２導電体層が何らかの部材層により分離されないことが有益である。犠牲部材の層が除去された後、この膜層に圧力が作用していない時、可撓膜層により、第２導電体層は第１導電体層から分離されて保持される。
【００２１】
犠牲部材の層の厚さを調整することにより、特に敏感なセンサ・セルを作成することができる。
【００２２】
さらに、導電体部材の第１層および第２層を、例えば約 0.1μｍないし５μｍの程度のような非常に小さな距離だけ分離することができる。この特性はまた、敏感なセンサを作成するためにも役に立つ。例えば、第１層および第２層はコンデンサの接極子を構成することができ、そしてこの場合、静電容量は膜層の変形の関数として変化するであろう。
【００２３】
他の応用では、本発明による工程により得られるマイクロシステムはまた、マイクロスイッチを形成することができるであろう。この場合には、第１導電体層および第２導電体層はスイッチの端子を構成することができる。例えば、膜層の変形が不十分で第１導電体層と第２導電体層とが相互に接触しない時、この形式のスイッチは開放状態であり、そしてこれらの導電体層が押し付けられて相互に接触する時、この形式のスイッチは閉じた状態になる。
【００２４】
スイッチとして用いられるマイクロシステムのまた別の実施例に従い、２個の電極を分離しそして電極を明確に定めるために導電体部材の第１層の中に溝が作成され、そしてまたこの溝の少なくとも一部分の上の領域の中の犠牲部材の層の上に、第２導電体層が作成される。
【００２５】
このまた別の実施例により作成されたマイクロシステムでは、膜層が変形する時、第２導電体層が第１導電体層の中の２個の電極を電気的に接続する。したがって、これらの２個の電極はスイッチの端子を構成する。
【００２６】
本発明に従う工程の１つの特定の実施例に従い、犠牲部材の層の除去は、第１膜層を貫通する少なくとも１個のエッチング・チャンネルを開口する段階と、犠牲部材の層にエッチングを行う段階と、第１膜層を被覆する第２膜層を作成する段階と、このエッチング・チャンネルを閉鎖する段階と、を有することができる。この第２膜層はまた工程の段階（ｆ）の期間中にパターニングされる。
【００２７】
例えば段階（ｆ）は、第２膜層を部分的に除去する段階と、第２電極のまわりの領域の第１膜層を薄くする段階とを有することができる。
【００２８】
第１膜層を薄くする段階は、第１膜層の柔軟度すなわち可撓度を精密に調節することができ、したがってマイクロシステムの感度を精密に調節することができる。
【００２９】
この薄くする段階は、第２導電体層の中に作成された電極のまわりの領域の中で行われるが、しかしこの電極の上の領域では行われないことが好ましい。この特性は第２電極の領域の中の膜の硬さを増加させ、したがって、圧力が膜に加えられる時、この電極が過剰に変形することが防止される。
【００３０】
第１膜層の作成は、部材の３個の部分層を順次に付着する段階を有することが好ましい。この場合、少なくとも１つの部分層がエッチング停止部分層を構成する。次にエッチングを行い、そしてこのエッチングをエッチング停止部分層の上で停止することにより、第１膜層が薄くすることが行われる。
【００３１】
したがって、エッチングの期間中に穴が開く危険が生ずることを避けながら、膜層の最終的な厚さを非常に小さくすることができる。さらに、この厚さを非常に正確に定めることができる。
【００３２】
また別の利点である特徴により、犠牲部材の層の周縁部分の上に位置する第１膜層の領域の中に、犠牲部材の層を除去するためのチャンネルを作成することができる。
【００３３】
もし第２膜層の中の部材がチャンネルの中に入り、そして第１導電体層の支持体の上に支持されたプラグを作成するならば、この構成体により膜の硬さを増加させる必要を回避することができる。膜の周縁領域の中にプラグを作成しても、それは膜の可撓度にほんのわずかしか影響を及ぼさない。
【００３４】
本発明に従う工程の１つの特定の実施例に従い、犠牲部材の層が除去される前に第１膜層のパターニングをまた行うことができる。この場合、第１膜層の成形の段階は、犠牲部材の層にまで達する貫通する溝の形状の１個または複数個のチャンネルをエッチングにより作成する段階を有することができる。
【００３５】
これらの溝を用いて、犠牲部材の層を除去することができる。
【００３６】
犠牲部材が除去された時、これらを用いてまた膜層の一部分を部分的に解放することができる。膜層の一部分の周縁部分を定めるために、これらの溝を配置することができる。この時、犠牲部材の層の周縁部分の上に溝を配置することが好ましい。
【００３７】
第１導電体層は、その表面が支持体の表面と同じ高さを有するように作成することができる。この場合、第１導電体層と支持体とが同じ高さの表面を有するように、段階（ａ）において支持体の中に作成された凹部の中に第１導電体層が作成される。
【００３８】
このマイクロシステムが膜の変形をその静電容量を用いて測定するセンサ・セルとして用いられる時、この形式の構成体は有益であることができる。
【００３９】
けれども、このマイクロシステムがスイッチとして用いられる時、少なくとも第１電極または第２電極がその支持体の上に突き出ていることが好ましい。
【００４０】
例えば、第１導電体層の上に位置する領域の中で、犠牲部材の層の中に作成された凹部の中に第２導電体層を作成することにより、このことを実行することができる。
【００４１】
１つの可能なまた別の実施例に従い、段階（ｂ）は第１導電体層の少なくとも一部分のまわりに犠牲部材の第１層を作成する段階を有し、そして次に、犠牲部材の第２層が犠牲部材の第１層と第１導電体層の前記部分とを被覆して作成され、そして犠牲部材の第１層と第２層とが作成される。この構成体により、犠牲部材の第２層はその自由表面の上に凹部を有し、そしてこの凹部は第２導電体層により充填される。したがって、犠牲部材が除去された後には、支持体に対向して面している膜層の表面の上に第２導電体層が突き出る。
【００４２】
本発明はまた
少なくとも第１電極を有する基板と、
基板の周縁のまわりの端部により固定され、そして第１電極の少なくとも一部分のまわりに閉じた小室を定めている、変形可能な膜と、
第１電極に対向して面している変形可能な膜の上に作成され、そして圧力が膜に作用していない時には第１電極から分離して保持されている、第２電極と、
を有する、圧力センサ・セルに関する。
【００４３】
圧力センサ・セルはまた、基板の中に集積されそして第１電極および第２電極に接続された、電子測定回路を有することができる、または付随することができる。
【００４４】
第１電極の下の基板の中に、電子回路を配置することが有益である。
【００４５】
この特徴により、セルと集積回路とをさらによく集積化することができる。
【００４６】
特にこのことは、例えばマトリックスの形式で、多数個の隣接するセンサ・セルを備えた指紋センサを作成することができることを意味する。この時、すべてのセルと付随する電子回路とを同じ支持体の上に、または同じ支持体の中に、作成することができる。
【００４７】
本発明によるマイクロシステムおよびセルは、ＣＭＯＳ（相補型金属・酸化物・半導体）またはＢｉＣＭＯＳ（バイポーラＣＭＯＳ）型の集積回路と一緒に用いるのに特に適している。
【００４８】
本発明の他の特徴および利点は、添付図面を参照しての下記説明により明確になるであろう。この説明は例示のためのものであって、本発明の範囲がこれらの例示された実施例に限定されることを意味するものではない。
【００４９】
【課題を解決するための手段】
図１は、本発明の工程の第１段階を示した図である。例えばチタン、窒化チタン、クロムまたは他の任意の融和性の導電体のような導電体部材で構成される第１層１０が、支持体１２の上に付着される。層１０は、例えば陰極噴霧法または真空蒸着法により、 100ナノメートルから数マイクロメートルの程度の厚さに付着される。層１０はまた、電解法のような他の付着技術により作成することもできる。
【００５０】
支持体１２は、例えばシリコンまたはガラスで作成された基板であることができる。支持体１２は、本発明により作成されるマイクロシステムに用いられる測定回路のような、１個または複数個の電子回路を有することが好ましい。これらの回路はＣＭＯＳ型またはＢｉＣＭＯＳ型であることが好ましいが、図では番号１４により概略的に示されている。番号１６により示されている部品は、電子回路１４と第１導電体層１０とを接続する接続部品である。
【００５１】
導電体部材で構成される第１層１０は、図２に示されているように、フォトリソグラフィと乾式エッチングまたは化学的エッチングとにより作成される。作成された導電体層１０は、このマイクロシステムの第１電極を構成する。この第１電極は、図面を単純にするために、同じ番号１０で示されている。
【００５２】
図３に示されている次の段階は、犠牲部材の層１８を付着しそしてパターニングする段階である。この層の形状と厚さは、下記で説明される可撓膜の変形を可能にするマイクロシステムの中において小室の寸法を定める。犠牲層の厚さは、例えば 0.1μｍと５μｍの間であることができる。この犠牲部材の層は、マイクロシステムを作成するのに用いられる他の部材に比べて良好なエッチング選択度を有する部材で作成される。この犠牲層の中の部材はまた、与えられた位置から出発して長い距離にわたってエッチング可能である性能に基づいて選定される。
【００５３】
この犠牲層は、タングステンまたはアルミニウムのような金属、または感光性の樹脂またはポリイミドのような有機部材、または二酸化シリコン（Ｓ１Ｏ2 ）のような誘電体部材、または前記で示された品質を備えた任意の部材、で作成することができる。
【００５４】
この犠牲部材のこの層の上に導電体部材の第２層が作成され、そしてその後、エッチングにより第２電極が作成される。
【００５５】
第２電極は、図４で番号２０で示されている。第２電極は、第１電極の上に少なくとも部分的に配置され、および第１電極が犠牲部材の層により分離されるように配置される。導電体部材の第２層は、例えばＴｉ、ＴｉＮまたはＣｒにより 100ｎｍないし数μｍの厚さを有するように作成される。この作成は、陰極噴霧技術、蒸着技術または電解技術を用いて行われる。
【００５６】
図５に示されている工程の次の段階は、膜層（メンブレン・レイヤ）と呼ばれる第１層２２を作成する段階である。膜層２２は第２電極２０と犠牲部材の層１８とを被覆し、そして支持体１２の表面の上に少なくとも部分的に広がっている。
【００５７】
第１膜層２２は、電気的に絶縁体である部材の単一膜であることができる。例えば、プラズマ支援の化学蒸着（ＰＥＣＶＤ、ｐｌａｓｍａ  ａｉｄｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）技術を用いて付着された厚さが 0.8μｍのＳｉ3 Ｎ4 層であることができる。第１層膜２２はまた、図５に示されているように、３個の部分層（サブレイヤ）２２ａ、２２ｂおよび２２ｃを備えた薄片状（フラキー）構造を有することができる。中間の部分層２２ｂは、後で第１膜層を薄くする工程の期間中に用いられるエッチング停止部分層である。この薄くする工程は下記で説明される。
【００５８】
全体の厚さが0.76μｍである膜層２２は、例えば、厚さが 0.3μｍのＳｉ3 Ｎ4 の部分層２２ａと、厚さが0.06μｍのＳｉＯ2 の停止部分層２２ｂと、厚さが 0.4μｍのＳｉ3 Ｎ4 の部分層２２ｃとで構成されることができる。エッチング停止部分層はまた、金属層であることができる。この時、電気的に絶縁体である部材により作成された第１部分層２２ａにより、エッチング停止部分層が第２電極２０から絶縁されることが好ましい。
【００５９】
図６に示されているように、エッチング・チャンネルを構成する開口部２４が、膜２２の中で犠牲部材の層の周縁領域に到達するように作成される。犠牲層は、この開口部２４を通して、例えば化学的エッチングにより完全に除去される。犠牲部材をこのように除去することにより、マイクロシステムの中に小室（チャンバ）２６が作成され、それにより膜層２２が変形することが可能になる。第２電極２０は膜層２２に接合したまま残る。そして第２電極２０は、第１電極１０から分離されたままである。
【００６０】
次に、第１膜層２２の上に第２膜層２８が付着され、それにより開口部２４が閉鎖される。このことにより、小室２６が閉じる。
【００６１】
第２膜層は、ＳｉＯ2 、Ｓｉ3 Ｎ4 または金属の層であることが好ましい。例えば第２膜層は、プラズマ支援の化学蒸着（ＰＥＣＶＤ）技術で付着された厚さが 0.8μｍのＳｉ3 Ｎ4 の層であることができる。
【００６２】
第２膜層２６の厚さは、通常、第１膜層の中に作成された開口部２４を十分に閉じることができるように選定される。図７において、プラグ２７が生成されることに注目されたい。プラグ２７は、支持体１２の表面の上に保持されることができる。開口部２４が周縁領域に作成される時、この形式のプラグは１個または複数個の膜層の可撓性を傷つけない。
【００６３】
真空に密封された小室２６を得るために、第２膜層２８を真空下で作成することができる。
【００６４】
次の段階は図８に示された段階であって、この段階では第２電極２０のまわりの領域の第２膜層２８が除去され、そして同じ領域の中の第１膜層を薄くすることが行われる。
【００６５】
この薄くする工程は、例えばエッチングにより行うことができる。このエッチングは、前記で説明した停止部分層２２ｂで停止する。
【００６６】
この時、残っている第１膜層の厚さは 0.3μｍないし 0.4μｍの程度である。この厚さは、小室２６の寸法や膜層に用いられる部材の性質に応じて調整することができ、そしてまた作成されるマイクロシステムの感度の関数として調整することができる。
【００６７】
この厚さの調整は、膜の可撓性の程度に影響を与える。けれども、第１膜層は十分に厚くされることが好ましく、それにより小室２６がつぶれることが防止され、特に小室２６が真空に保たれている時につぶれて崩壊することが防止される。
【００６８】
さらに、第１膜層の一部分３２と多分であるが第２膜層の一部分３２とを、第２電極２０の上に保持することができる。それは、第２電極２０が変形することを防止するためである。
【００６９】
同様に、第２膜層の一部分がまた、開口部２４とプラグ２７との領域の中に保持される。
【００７０】
最後に、図８で鎖線で非常に概略的に示された電気接続体１７を、第２電極２０と電子回路１４との間にまた備えることができる。
【００７１】
例えば第１電極１０と第２電極２０との間の静電容量を測定する装置と一緒に、電子回路１４を備えることができる。膜に作用する圧力により膜が変形し、そして電極間の距離が変わる。その結果、これらの電極の間に測定される静電容量が変化する。
【００７２】
このマイクロシステムがマイクロスイッチとして用いられる時、第１電極と第２電極は接触端子を構成することができる。
【００７３】
この場合、このマイクロスイッチが作動される時、もし第１電極と第２電極の少なくとも一方がそれらの支持体の上に突き出しているならば、第１電極と第２電極との間に良好な接触が得られるであろう。
【００７４】
第２電極の形状は、犠牲部材層の上に作成される第２導電体層の形状に応じて変わり、したがって犠牲部材層の上側表面に与えられる形状に応じて変わる。
【００７５】
図９に示されている場合において、犠牲部材の層１８が第１電極１０の上に作成される。第１電極１０の表面は、支持体１２の表面と同じ高さである。したがって、犠牲層の表面は平坦である。さらに明確に示すために、図９ないし図１４では、犠牲部材の層の厚さが拡大されて示されている。
【００７６】
図１０に示されているように、犠牲部材の層１８の上側表面の中にエッチングにより作成された凹部１９を用いて、第１電極１０に向かって突き出ている導電体部材の第２層が、後の段階において作成される。
【００７７】
凹部１９を作成するのに、第２の技術が用いられる。図１１に示されているようにこの技術は、第１導電体層１０の少なくとも一部分９を取り囲んでいる犠牲部材の第１層１８ａを最初に作成する段階を有する。この段階において、第１導電体層の一部分９の表面が、犠牲部材の第１層１８ａの自由表面から凹んでいるパターンに作成される。
【００７８】
次に、犠牲部材の第１層１８ａの上と、被覆されないままに残っている導電体層の一部分９の上とに、犠牲部材の第２層１８ｂが作成される。この時、犠牲部材の第２層１８ｂの表面の上に、凹部１９を有するパターンが再生される。図１２に示されているこの凹部を用いて、工程の残りの段階において、突き出た部分を備えた第２導電体層が作成される。
【００７９】
図１３および図１４は、支持体１２の上に作成された第１電極１０がこの表面の上に突き出ている時の犠牲部材の層１８の作成を示した図である。導電体層１０により形成された突出し部分は、図１３に示されているように、犠牲部材の層１８の上側表面に存在する。この突出し部分は番号１７で示されている。この形式の突出し部分が原因となって、第１導電体層１０の上に位置する領域の中に、第２導電体層の凹部が形成されるであろう。
【００８０】
この現象を防止するために、第２導電体層の作成の前に、犠牲部材層１８の上側表面を図１４に示されているように平坦にすることが可能である。
【００８１】
図１５は、本発明のマイクロシステムのまた別の実施例を拡大して示した図である。図の理解を容易にするために、以前に示された部品と同じ部品または同等な部品には、同じ番号が用いられている。したがって、以前の説明はそのままあてはまる。
【００８２】
基板１２の上に作成されたマイクロシステムは、この基板により支持された第１電極１０を有する。この第１電極は、溝１１により分離された２個の部品１０ａおよび１０ｂを有する。したがって、絶縁体基板１２の上に作成された部品１０ａおよび１０ｂは、基板と溝１１とにより電気的に分離される。溝は、マイクロシステムの中の小室２６のほぼ中央に配置される。小室２６の側面と頂部は、可撓膜２２により定められている。
【００８３】
膜２２に固定されている第２電極２０は、溝１１を備えた電極１０の領域のほぼ上に配置される。
【００８４】
したがって、膜２２に十分な圧力が加えられる時、電極２０は第１電極１０の部品１０ａおよび１０ｂと接触し、そしてそれらを電気的に接続する。
【００８５】
したがって、図１５のマイクロシステムをマイクロスイッチとして用いることができる。この場合の端子は、第１電極１０の部品１０ａおよび１０ｂである。
【００８６】
図１５のマイクロシステムはまた、オン／オフ型の検出を行う圧力センサとしても用いることができる。
【００８７】
第１電極１０の部品１０ａおよび１０ｂは、マイクロシステムの下の基板１２の中に集積された回路１４に接続される。この回路と、第１電極の部品１０ａおよび１０ｂを回路に接続する電気接続体１６、１７とが、非常に概略的に示されている。
【００８８】
膜２２の可撓性を高めるために、膜２２が局所的に薄く作成されていることに注目されたい。
【００８９】
図１５では、膜２２を形成する層が第１電極と接触するのが示されている。けれども、例えば図６に示されているように、それは基板１２と直接に接触することもできる。
【００９０】
図１６は、マイクロスイッチとして特に用いることができるマイクロシステムのまた別の実施例の図である。
【００９１】
基板１２および膜２２の下に配置された第１電極１０および第２電極２０は、それぞれ、小室２６のほぼ中央のまた別の領域の中に延長されている。
【００９２】
第２電極２０は最初は可撓膜２２により第１電極１０から離れて保持されているが、膜２２に十分な圧力が加えられると、重なり合っている領域において第１電極１０と接触する。
【００９３】
したがって、第１電極および第２電極はスイッチの端子を構成することができる。第１電極および第２電極は、電子回路１４に電気的に接続される。電子回路１４は、例えば基板１２の中に配置することができる。
【００９４】
この場合、その中に第２電極が作成されている導電体部材の第２層は、基板１２と同程度に広がっていることが好ましい。
【００９５】
参照される文献
（１）  ＦＲ−Ａ−2 700 003
（２）  ＣＲ−Ａ−2 130 505
（３）  Ｊ．ジェイソン（Ｊ．Ｊａｓｏｎ）およびＦ．チャング（Ｆ．Ｃｈａｎｇ）名の論文「直流から４ＧＨｚまでの信号周波数の遠距離通信応用のための表面微細加工の小型スイッチ（Ａ  Ｓｕｒｆａｃｅ  ｍｉｃｒｏｍａｃｈｉｎｅｄｍｉｎｉｔｕｒｅ  ｓｗｉｔｃｈ  ｆｏｒ  ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  ａｐｐｌｉｃａｔｉｏｎ  ｗｉｔｈ  ｓｉｇｎａｌ  ｆｒｅｑｕｅｎｃｉｅｓ  ｆｒｏｍ  ＤＣ  ｕｐ  ｔｏ  ４  ＧＨｚ）」、固体状態・センサおよびアクチュエータに関する国際会議（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｓｏｌｉｄ  Ｓｔａｔｅ，Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ）、ストックホルム、スエーデン国、1995年６月25〜29日。
【図面の簡単な説明】
【図１】本発明に従いマイクロシステムを製造するための工程の初期の段階を示した横断面概要図。
【図２】図１に示された段階の次の段階を示した横断面概要図。
【図３】図２に示された段階の次の段階を示した横断面概要図。
【図４】図３に示された段階の次の段階を示した横断面概要図。
【図５】図４に示された段階の次の段階を示した横断面概要図。
【図６】図５に示された段階の次の段階を示した横断面概要図。
【図７】図６に示された段階の次の段階を示した横断面概要図。
【図８】図７に示された段階の次の段階を示した横断面概要図。
【図９】犠牲部材層が局所的に薄くすることが行われる初期の段階の横断面図。
【図１０】図９に示された段階の次の段階を示した横断面図。
【図１１】犠牲部材の層を作成するまた別の方法の初期の段階の横断面図。
【図１２】図１１に示された段階の次の段階を示した横断面図。
【図１３】犠牲部材の層を作成するさらに別の方法の初期の段階の横断面図。
【図１４】図１３に示された段階の次の段階を示した横断面図。
【図１５】本発明によるマイクロシステムであって、図８に示されたマイクロシステムとは異なるまた別の実施例のマイクロシステムを拡大して示した横断面概要図。
【図１６】本発明によるマイクロシステムであって、図１５に示された実施例のマイクロシステムとは異なるまた別の実施例のマイクロシステムを拡大して示した横断面概要図。
【符号の説明】
１０  第１電極
１１  溝
１２  基板
１４  電子測定回路
１８  犠牲部材の層
２０  第２電極
２２  可撓膜、第１膜層
２４  エッチング・チャンネル
２６  小室
【図１】
0004812915.tif 000002
【図２】
0004812915.tif 000003
【図３】
0004812915.tif 000004
【図４】
0004812915.tif 000005
【図５】
0004812915.tif 000006
【図６】
0004812915.tif 000007
【図７】
0004812915.tif 000008
【図８】
0004812915.tif 000009
【図９】
0004812915.tif 000010
【図１０】
0004812915.tif 000011
【図１１】
0004812915.tif 000012
【図１２】
0004812915.tif 000013
【図１３】
0004812915.tif 000014
【図１４】
0004812915.tif 000015
【図１５】
0004812915.tif 000016
【図１６】
0004812915.tif 000017