(57)【特許請求の範囲】
【請求項１】
基板上にゲート配線と、ゲート電極及びゲートパッドを形成する段階と、
前記基板、ゲート配線、ゲート電極及びゲートパッド上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に純粋非晶質シリコンからなるアクティブ層を形成する段階と、
前記アクティブ層上に不純物非晶質シリコンからなるオーミックコンタクト層を形成する段階と、
前記オーミックコンタクト層上に、金属層を形成する段階と、
前記金属層上にフォトレジスト層を形成する段階と、
透過領域、遮断領域及び半透過領域を有するマスクを使用して、前記ゲート配線上及びソース及びドレイン電極が形成される領域上に第１の厚さを有するフォトレジストパターンを形成し、前記ゲート電極上に第１の厚さより薄い第２の厚さを有するフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをマスクとして使用し、露出された前記金属層を湿式エッチングにより除去した後、下部の前記オーミックコンタクト層及びアクティブ層を乾式エッチングにより除去することで、ソース／ドレイン電極パターン、前記ソース／ドレイン電極パターンに連結されたデータ配線、前記データ配線の一端に配置されたデータパッド、及び前記ゲート配線の一部上部にアイランド状の金属パターンを形成する段階と、
除灰工程によって、前記第２の厚さを有するフォトレジストパターンを除去し、前記ゲート電極上の金属層の一部を露出する段階と、
前記第１の厚さを有するフォトレジストパターンをマスクとして使用し、乾式エッチングによって、前記露出された金属層及びその下部のオーミックコンタクト層を除去し、アクティブ層の一部を露出し、ソース電極、ドレイン電極を形成する段階と、
前記ソース及びドレイン電極を形成した基板上に、前記ドレイン電極の端部に直接接触し、前記アクティブ層の露出した部分を覆わずに画素電極を形成する段階と、
前記画素電極を形成した前記基板上の全面に、無機絶縁物質からなる第１保護膜を３００℃程度でＣＶＤによって形成する段階と、
前記第１保護膜上に、前記ゲートパッドとデータパッド上部の第１保護膜をあらわす透明な有機膜である第２保護膜をプリンティング方式によって形成する段階と、
前記第２保護膜が形成されていない部分にあらわれた前記第１保護膜をパターニングして前記ゲートパッドとデータパッドをあらわす段階とを含み、
前記アクティブ層と、前記オーミックコンタクト層と、前記データ配線と、前記データパッドと、前記ソース及びドレイン電極とは、一つのフォトエッチング工程により形成されることを特徴とする液晶表示装置用アレー基板製造方法。
【請求項２】
前記第２保護膜は、ポリイミドであることを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
【請求項３】
前記第２保護膜をラビングする段階をさらに含むことを特徴とする請求項２に記載の液晶表示装置用アレー基板製造方法。
【請求項４】
前記第１保護膜は、窒化シリコン(ＳｉＮＸ)とシリコン酸化膜(ＳｉＯ２)中のいずれか一つで形成されることを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
【請求項５】
前記第１保護膜は、約５００Åないし１、０００Åの厚さで形成されることを特徴とする請求項４に記載の液晶表示装置用アレー基板製造方法。
【請求項６】
前記半透過領域は、複数のスリットを含むことを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
【請求項７】
前記フォトレジストパターンの第１厚さは、前記マスクの遮断領域に対応して、前記フォトレジストパターンの第２厚さは前記マスクの半透過領域に対応することを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
【請求項８】
前記フォトレジスト層は、光に露出された部分が現像されて除去される性質を有することを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
【請求項９】
前記アクティブ層は、前記ソース及びドレイン電極間部分を除いて前記データ配線と前記ソース及びドレイン電極、そして前記データパッドと同一な形態を有することを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
【請求項１０】
前記オーミックコンタクト層は、前記データ配線と、前記ソース及びドレイン電極、そして前記データパッドと同一な形態を有することを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
【請求項１１】
前記画素電極を形成する段階は、前記ゲートパッドと接触するゲートパッドターミナル及び前記データパッドと接触するデータパッドターミナルを形成する段階を含むことを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
【請求項１２】
前記ゲート配線とゲート電極及びゲートパッドは、アルミニウムを含む二重層で構成されることを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
【請求項１３】
前記データ配線と、データパッド、ソース及びドレイン電極は、クロム(Ｃｒ)、モリブデン(Ｍｏ)、タングステン(Ｗ)、タンタル(Ｔａ)を含む導電性金属グループ中から選択された一つで形成することを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
【請求項１４】
前記金属層は、モリブデン(Ｍｏ)からなることを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
【請求項１５】
前記金属層は、クロム（Ｃｒ）からなることを特徴とする請求項１に記載の液晶表示装置用アレー基板製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に液晶表示装置用アレー基板の製造方法に関する。
【０００２】
【関連技術】
図１は、一般的な液晶表示装置を概略的に示した平面図である。
【０００３】
図示したように、一般的な液晶表示装置１は、ブラックマトリックス６と赤（Ｒ）、緑（Ｇ）、青（Ｂ）のサブカラーフィルタからなるカラーフィルタ層７、そして前記カラーフィルタ層７の上部に蒸着された透明な共通電極９が形成された上部基板５と、画素領域Ｐ内に形成された画素電極５６、そしてスイッチング素子Ｔを含んだアレー配線が形成された下部基板２２で構成され、前記上部基板５と下部基板２２間には液晶１５が充填されている。
【０００４】
前記下部基板２２は、アレー基板とも言い、スイッチング素子である薄膜トランジスタＴをマトリックス状に配置して、このような複数の薄膜トランジスタを交差して経由するゲート配線１２とデータ配線３４が形成される。
【０００５】
前記画素領域Ｐは、前記ゲート配線１２とデータ配線３４が交差して定義される領域である。前記画素領域Ｐ上に形成される画素電極５６はインジウム−スズ−オキサイド（ＩＴＯ）のように光の透過率が比較的優れた透明導電性金属を用いる。
【０００６】
前述したように構成される液晶表示装置は、前記薄膜トランジスタＴと前記薄膜トランジスタに連結された画素電極５６がマトリックス内に存在することによって映像を表示する。
【０００７】
前記ゲート配線１２は、前記薄膜トランジスタＴの第１電極であるゲート電極を駆動するパルス電圧を伝達し、前記データ配線３４は前記薄膜トランジスタＴの第２電極であるソース電極を駆動する信号電圧を伝達する手段である。
【０００８】
前述したような構成を有する液晶パネルの駆動は、液晶の電気光学的効果に起因したものである。
【０００９】
詳細に説明すれば、前記液晶層１５は、自発分極（Ｓｐｏｎｔａｎｅｏｕｓ  Ｐｏｌａｒｉｚａｔｉｏｎ）特性を有する誘電異方性物質であり、電圧が印加されれば自発分極により双極子（ｄｉｐｏｌｅ）を形成することによって電界の印加方向によって分子の配列方向が変わる特性を有する。
【００１０】
したがって、このような配列状態にしたがって光学的特性が変わることによって電気的な光変調が生じる。
【００１１】
このような液晶の光変調現象により、光を遮断または通過させる方法でイメージを具現する。
【００１２】
図２を参照して前述したアレー基板の構成をさらに詳細に説明する。
【００１３】
図２は、液晶表示装置用アレー基板の一部を概略的に示した拡大平面図である。
【００１４】
図示したように、ゲート配線１２とデータ配線３４が直交して画素領域Ｐを定義し、前記ゲート配線１２とデータ配線３４の交差点にスイッチング素子である薄膜トランジスタＴが位置する。
【００１５】
前記ゲート配線１２の一端にはゲートパッド電極１０が構成され、前記データ配線３４の一端にはデータパッド電極３６が構成される。
【００１６】
前記ゲート及びデータパッド電極１０、３６は、アイランド状の透明電極パターンであるゲートパッド電極端子５８及びデータパッド電極端子６０と各々接触する。
【００１７】
前記薄膜トランジスタＴは、前記ゲート配線１２と連結されて走査信号を印加受けるゲート電極１４と、前記データ配線３４と連結されてデータ信号を印加受けるソース電極４０及びこれとは所定間隔離隔されたドレイン電極４２で構成する。
【００１８】
また、前記ゲート電極１４と前記ソース電極４０及びドレイン電極４２間にアクティブ層３２を含む。
【００１９】
また、前記画素領域Ｐ上には前記ドレイン電極４２と接触する透明な画素電極５６を構成し、前記透明な画素電極５６の一部は前記ゲート配線１２と重畳されている。
【００２０】
前記ゲート配線１２の上部にはアイランド状の金属パターン３８を形成し、前記金属パターン３８は前記ゲート配線の上部に延びた透明画素電極５６と側面接触する。
【００２１】
このような構成として、前記ゲート配線１２の一部は、第１ストレージ電極の機能をする。
【００２２】
前記画素電極５６と側面接触する金属パターン２８が第２ストレージ電極の機能をし、前記ストレージ第１電極と前記ストレージ第２電極間に誘電体の役割を有するゲート絶縁膜（図示せず）を配置してストレージキャパシタＣｓｔを形成する。
【００２３】
このとき、図示しなかったが、前記アクティブ層３２とソース及びドレイン電極４０、４２間にはオーミックコンタクト層（図示せず）が構成され、前記アクティブ層とオーミックコンタクト層を形成する純粹非晶質シリコン層と不純物非晶質シリコン層はパターニングされて前記データ配線３４とデータパッド電極３６の下部に延びた第１パターン３５が形成されると同時に、前記金属パターン３８の下部には第２パターン３９が形成される。
【００２４】
前述したようなアレー基板の構成は、従来の4マスク工程で製作されたものであり、図面を参照してこれまでの4マスク工程を利用したアレー基板の製造工程を説明する。
【００２５】
図３Ａないし図３Ｇと図４Ａないし図４Ｇと図５Ａないし図５Ｇは各々図２のIII−III線、IV−IV線、Ｖ−Ｖ線に沿って切断してこれまでの４マスク工程順序によって示した工程断面図である。
【００２６】
まず、図３Ａと図４Ａと図５Ａに示したように、透明な絶縁基板２２上に第１金属層を形成した後第１マスク工程で、一端にゲートパッド１０を含むゲート配線１２と、前記ゲート配線１２から突出して延びたゲート電極１４を形成する。
【００２７】
前記ゲート電極物質は、アルミニウム（Ａｌ）、アルミニウム合金、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）のような多様な導電性金属を用いることができ、特にアルミニウム（Ａｌ）とアルミニウム合金を用いる場合にはモリブデン（Ｍｏ）やクロム（Ｃｒ）等を用いて二重層で構成する。
【００２８】
前記ゲート配線１２とゲートパッド１０などが形成された基板２２の全面に第１絶縁膜であるゲート絶縁膜１６と、純粹非晶質シリコン層１８と、不純物非晶質シリコン層２０と、第２金属層２４を積層する。
【００２９】
このとき、前記第１絶縁膜１６は、窒化シリコン（ＳｉＮＸ）と酸化シリコン（ＳｉＯ２）を含む無機絶縁物質グループ中から選択された一つを蒸着して形成し、前記第２金属層２４はクロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）などの導電性金属物質中から選択された一つを蒸着して形成する。
【００３０】
次に、図３Ｂと図４Ｂと図５Ｂに示したように、第２金属層２４の上部にはフォトレジスト（ｐhｏｔｏ−ｒｅｓｉｓｔ：以下“ＰＲ”と称する）を塗布してＰＲ層２６を形成する。このとき、前記ＰＲ層２６は、光を受けた部分が露光されて現像されるポジティブ型（ｐｏｓｉｔｉｖｅ  ｔｙｐｅ）を用いることにする。
【００３１】
前記ＰＲ層２６が形成された基板２２の上部に透過領域Ａと遮断領域Ｂとスリット領域である半透過領域Ｃで構成されたマスク５０を配置させる。
【００３２】
前記半透過領域Ｃは、前記ゲート電極１４の上部に対応して配置するようにする。このとき、前記半透過領域Ｃに対応するＰＲ層２６は、前記透過領域Ａに比べて一部分のみ露光される特性がある。
【００３３】
連続して、前記マスク５０の上部に光を照射する露光工程（ｅｘｐｏｓｕｒｅ）と、露光された部分を除去する現像工程（ｄｅｖｅｌｏｐ）を進める。
【００３４】
前述したような工程を進めれば、図３Ｃと図４Ｃ、そして図５Ｃに示したように、ＰＲパターン２６ａが形成される。ＰＲパターン２６ａは第１厚さと第２厚さを有し、第１厚さは第２厚さよりさらに厚い。
【００３５】
次に、図３Ｄと図４Ｄと図５Ｄに示したように、前記ＰＲパターン２６ａにより露出された第２金属層（図３Ｃと図４Ｃ及び図５Ｃの２４）を湿式エッチング方式でエッチングした後、下部の不純物非晶質シリコン層（図３Ｃと図４Ｃ及び図５Ｃの２０）と純粹非晶質シリコン層１８を乾式エッチングを通して除去する工程を進めて、ソース／ドレイン電極パターン２８と、ソース／ドレイン電極パターン２８に連結されたデータ配線（図２の３４）と、データ配線３４の一端にデータパッド３６を形成する。
【００３６】
同時に、前記ゲート配線１２の一部上部にはアイランド状の金属パターン３８を形成する。
【００３７】
前記パターンされた純粹非晶質シリコン層と不純物非晶質シリコン層は、前記ソース／ドレイン電極パターン２８の下部から前記データ配線３４とデータパッド電極３６の下部に延びた第１パターン３５と、前記金属パターン３８の下部にアイランド状で構成された第２パターン３９で形成される。
【００３８】
このとき、ソース／ドレイン電極パターン２８下部には純粹非晶質シリコン層からなるアクティブ層３２及びアクティブ層３２の上部に不純物非晶質シリコンで構成されて以後オーミックコンタクト層になる不純物非晶質シリコンパターン３０ａが形成される。
【００３９】
次に、図３Ｅと図４Ｅと図５Ｅに示したように、第２厚さのＰＲパターン２６ａを除去するための除灰工程（ａｓhｉｎｇ  ｐｒｏｃｅｓｓｉｎｇ）を進める。
【００４０】
前記除灰工程を進めれば、前記ゲート電極１４上部の薄いＰＲパターン２６ａが除去される。このとき、前記ＰＲパターン２６ａの縁も削られていって下部の金属層２８、３８、３６も露出される。
【００４１】
続いて、図３Ｆと図４Ｆ及び図５Ｆに示したように、前記ＰＲパターン２６ａにより露出されたソース／ドレイン電極パターン（図３Ｅの２８）及びその下部の不純物非晶質シリコンパターン（図３Ｅの３０ａ）を乾式エッチングを通して除去する工程を進めて下部のアクティブ層３２を露出する。
【００４２】
このとき、ＰＲパターン２６ａ間に露出された金属層２８がモリブデン（Ｍｏ）である場合には前述したように、乾式エッチングで露出された金属層２８とその下部の不純物非晶質シリコンパターン３０ａを一度に除去することが可能であるが、前記金属層２８がクロム（Ｃｒ）である場合には前記ＰＲパターン２６ａ間に露出された金属層２８をまず湿式エッチングを通して除去した後、連続して乾式エッチングでその下部の不純物非晶質シリコンパターン３０ａを除去する工程を進める。
【００４３】
このような工程を通して、相互に離隔されたソース電極４０とドレイン電極４２そしてその下部のオーミックコンタクト層３０が形成され、相互に離隔されたソース及びドレイン電極４０、４２間にアクティブ層３２が露出されるので、これは薄膜トランジスタのチャネルになる。
【００４４】
以上のように第２マスク工程を通して、アクティブ層３２とオーミックコンタクト層３０、ソース及びドレイン電極４０、４２、データ配線３４そしてデータパッド３６が形成される。
【００４５】
続いて、前記ソース及びドレイン電極４０、４２とデータ配線３４が形成された基板２２の全面にベンゾシクロブテン（ＢＣＢ）とアクリル（ａｃｒｙｌ）系樹脂（ｒｅｓｉｎ）を含んだ透明な有機絶縁物質グループ中から選択された一つを塗布して形成したり、窒化シリコン（ＳｉＮＸ）と酸化シリコン（ＳｉＯ２）を含む無機絶縁物質グループ中から選択された一つを蒸着して第２絶縁膜である保護膜４６を形成する。
【００４６】
次に、第３マスク工程で前記保護膜４６をゲート絶縁膜１６と一緒にパターニングして、前記ドレイン電極４２の一部を露出するドレインコンタクトホール４８と、前記金属パターン３８の側面を露出するストレージコンタクトホール５０、前記ゲートパッド１０とデータパッド３６の一部を露出するゲートパッドコンタクトホール５２、そしてデータパッドコンタクトホール５４を形成する。
【００４７】
続いて、図３Ｇと図４Ｇと図５Ｇに示したように、前記保護膜４６の上部にインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−亜鉛−オキサイド（ＩＺＯ）を含んだ透明導電性金属物質中から選択された一つを蒸着して第４マスク工程でパターニングして、画素領域Ｐに前記ドレイン電極４２と接触しながら前記金属パターン３８とも接触する透明画素電極５６と、前記ゲートパッド電極１０と接触するゲートパッド電極端子５８と前記データパッド電極３６と接触するデータパッド電極端子６０を形成する。
【００４８】
このように、液晶表示装置用アレー基板は、薄膜を蒸着してマスクを利用してパターニングするフォトエッチング工程を繰り返すことによって形成されるので、用いられるマスクの数が工程数を代表する。マスクの数を減少させるほど製造工程及び費用を減らすことができるので、マスク数を減らしてアレー基板を製造する方法が広く研究されている。
【００４９】
【発明が解決しようとする課題】
本発明は前述した４マスク工程をさらに単純化して改善された工程収率を確保して材料費を節減するために案出されたものであり、本発明によるアレー基板製造方法はスリットマスクを用いると同時に、基板の上部に構成する保護膜をプリンティング方式で形成する方法を利用した３マスク工程で液晶表示装置用アレー基板を製作して工程収率を改善する。
【００５０】
【課題を解決するための手段】
前述したような目的を達成するための本発明による液晶表示装置用アレー基板製造方法は、基板上にゲート配線とゲート電極及びゲートパッドを形成する段階と、前記ゲート配線とゲート電極及びゲートパッド上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上部にアクティブ層を形成する段階と、前記アクティブ層上部にオーミックコンタクト層を形成する段階と、前記オーミックコンタクト層上部にデータ配線とデータパッド、そしてソース及びドレイン電極を形成する段階と、前記ソース及びドレイン電極上部に前記ドレイン電極と接触する画素電極を形成する段階と、前記画素電極を含む前記基板上部に第１保護膜を形成する段階と、前記第１保護膜上に前記ゲートパッドとデータパッド上部の第１保護膜をあらわす第２保護膜を形成する段階と、及び前記第２保護膜によりあらわれた前記第１保護膜をパターンして前記ゲートパッドとデータパッドをあらわす段階とを含む。
【００５１】
本発明において、前記アクティブ層を形成する段階と、オーミックコンタクト層を形成する段階、そしてデータ配線とデータパッド、ソース及びドレイン電極を形成する段階は一つのフォトエッチング工程でなされることが望ましい。
【００５２】
前記フォトエッチング工程は、透過領域と遮断領域及び半透過領域を含むマスクを利用することができる。前記半透過領域は複数のスリットを含むことができる。
【００５３】
前記フォトエッチング工程は、第１厚さと前記第１厚さより薄い第２厚さを有するフォトレジストパターンを形成する段階を含むことができる。
【００５４】
前記フォトレジストパターンの第１厚さは、前記マスクの遮断領域に対応して、前記フォトレジストパターンの第２厚さは前記マスクの半透過領域に対応する。
【００５５】
前記アクティブ層は、前記ソース及びドレイン電極間部分を除いて前記データ配線と前記ソース及びドレイン電極、そして前記データパッドと同一な形態を有し、前記オーミックコンタクト層は前記データ配線と、前記ソース及びドレイン電極、そして前記データパッドと同一な形態を有する。
【００５６】
前記画素電極を形成する段階は、前記ゲートパッドと接触するゲートパッドターミナル及び前記データパッドと接触するデータパッドターミナルを形成する段階を含むこともできる。
【００５７】
前記フォトレジスト層は、光に露出された部分が現像されて除去される性質を有する。
【００５８】
前記金属層と不純物非晶質シリコン層及び純粹非晶質シリコン層をパターンする段階は、前記ゲート配線と重畳して前記画素電極と接触する金属パターンを形成する段階を含むことができる。
【００５９】
前記ゲート配線とゲート電極及びゲートパッドは、アルミニウムを含む二重層で構成することもできる。
【００６０】
前記第１保護膜は、窒化シリコン(ＳｉＮＸ)とシリコン酸化膜のうちのいずれか一つで形成することができる。このとき前記第１保護膜は約３００℃で約５００Åないし１，０００Åの厚さで形成することができる。
【００６１】
前記第２保護膜は、プリンティング方式で形成することができ、ポリイミドで構成することができる。このとき、本発明は前記第２保護膜をラビングする段階をさらに含むこともできる。
【００６２】
一方、前記データ配線と、データパッド、ソース及びドレイン電極は、クロム(Ｃｒ)、モリブデン(Ｍｏ)、タングステン(Ｗ)、タンタル(Ｔａ)を含む導電性金属グループ中から選択された一つで形成することができる。
【００６３】
前記データ配線と、データパッド、ソース及びドレイン電極を形成する段階と前記オーミックコンタクト層を形成する段階は、乾式エッチング方法により実施することができ、このとき前記データ配線と、データパッド、ソース及びドレイン電極はモリブデン(Ｍｏ)で構成することができる。
【００６４】
また、前記データ配線と、データパッド、ソース及びドレイン電極を形成する段階は、湿式エッチング方法により実施し、前記オーミックコンタクト層を形成する段階は乾式エッチング方法により実施することができ、このとき前記データ配線と、データパッド、ソース及びドレイン電極はクロム(Ｃｒ)で構成することができる。
【００６５】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施例を詳細に説明する。
−−実施例−−
本発明の特徴は、３マスク工程で液晶表示装置用アレー基板を製作することにある。
【００６６】
図６は、本発明による液晶表示装置用アレー基板の一部を概略的に示した平面図である。
【００６７】
図示したように、基板１００上にゲート配線１１２とデータ配線１３４が直交して画素領域Ｐを定義し、前記ゲート配線１１２とデータ配線１３４の交差点にスイッチング素子である薄膜トランジスタＴを配置する。
【００６８】
前記ゲート配線１１２の一端にはゲートパッド電極１１０を構成して、前記データ配線１３４の一端にはデータパッド電極１３６を構成して、前記ゲート及びデータパッド電極１１０、１３６はアイランド状の透明電極パターンであるゲートパッド電極端子１４８及びデータパッド電極端子１５０と各々平面的に重ねて構成する。
【００６９】
前記薄膜トランジスタＴは、前記ゲート配線１１２と連結されて走査信号の印加を受けるゲート電極１１４と、前記データ配線１３４と連結されてデータ信号の印加を受けるソース電極１４０及びこれとは所定間隔離隔されたドレイン電極１４２で構成する。
【００７０】
また、前記ゲート電極１１４と前記ソース電極１４０及びドレイン電極１４２間にアクティブ層１３２を含む。
【００７１】
また、前記画素領域Ｐ上には前記ドレイン電極１４２と接触する透明な画素電極１４６を構成し、前記透明な画素電極１４６の一部は前記ゲート配線１１２と重畳させる。
【００７２】
前記ゲート配線１１２の上部にはアイランド状の金属パターン１３８が形成されている。
【００７３】
このとき、前記画素電極１４６は、ドレイン電極１４２と側面接触すると同時に、前記金属パターン１３８とも側面接触する。
【００７４】
このとき、前記ゲート配線１１２の一部は、第１ストレージ電極の機能をして、前記画素電極１４６と接触する金属パターン１３８が第２ストレージ電極の機能をする。したがって、前記ストレージ第１電極と前記ストレージ第２電極間に位置したゲート絶縁膜（図示せず）が誘電体の役割を有する補助容量部Ｃｓｔを構成することができる。
【００７５】
以下、図７Ａないし図７Ｈと図８Ａないし図８Ｈと図９Ａないし図９Ｈを参照して本発明による液晶表示装置の製造工程を説明する。
【００７６】
図７Ａないし図７Ｈと図８Ａないし図８Ｈ、そして図９Ａないし図９Ｈは各々図６のVII−VII線、VIII−VIII線及び図IX−IX線に沿って切断して本発明の工程順序によって示した工程断面図である。
【００７７】
図７Ａと図８Ａと図９Ａに示したように、基板１００上にアルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）等の導電性金属を蒸着してパターニングして、第１マスク工程でゲート配線１１２と前記ゲート配線から１方向に所定面積突出延長されたゲート電極１１４とゲート配線１１２の一端にゲートパッド１１０を形成する。
【００７８】
このとき、アクティブ・マトリクス液晶表示装置の作動に重要なゲート電極１１４物質はＲＣディレイ（ｄｅｌａｙ）を小さくするために抵抗が小さいアルミニウムが主流をなしているが、純粹アルミニウムは化学的に耐蝕性が弱くて、後続の高温工程でヒロック（ｈｉｌｌｏｃｋ）形成による配線欠陥問題を引き起こすので、アルミニウム配線の場合は合金の形態で使われたり図示したように積層構造が適用される。
【００７９】
次に、前記ゲート配線１１２とゲート電極１１４とゲートパッド１１６が形成された基板１００の全面に酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮＸ）等の無機絶縁物質を蒸着してゲート絶縁膜１１６を形成する。場合によってはベンゾシクロブテン（ＢＣＢ）とアクリル系樹脂のような有機絶縁物質を利用して形成することもできる。
【００８０】
続いて、前記ゲート絶縁膜１１６上部に純粹非晶質シリコン層（ａ−Ｓｉ：Ｈ）１１８と不純物非晶質シリコン層（ｎ＋ａ−Ｓｉ：Ｈ）１２０と第２金属層１２４を形成する。
【００８１】
前記第２金属層１２４は、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）などの導電性金属グループ中から選択された一つを蒸着して形成する。
【００８２】
次に、図７Ｂと図８Ｂと図９Ｂに示したように、前記第２金属層１２４が形成された基板１００の全面にフォトレジスト（ｐhｏｔｏ−ｒｅｓｉｓｔ：以下“ＰＲ”と称する）を塗布してＰＲ層１２６を形成する。
【００８３】
前記ＰＲ層１２６が形成された基板１００の上部にマスク１５０を配置させる。
【００８４】
前記マスク１５０は、透過領域Ｅと遮断領域Ｆ、そしてスリットを含む半透過領域Ｇで構成されており、前記半透過領域Ｇは前記ゲート電極１１４の上部に対応して配置する。半透過領域Ｇは複数のスリットを含むことができる。
【００８５】
次に、前記マスク１５０の上部から光を照射する露光工程（ｅｘｐｏｓｕｒｅ）と、連続された現像工程（ｄｅｖｅｌｏｐ）を進めて図７Ｃと図８Ｃと図９Ｃに示したように、相異なる高さを有するＰＲパターン１２６ａを形成する。前記ＰＲパターン１２６ａは第１厚さ及び第２厚さを有するが、前記第１厚さは第２厚さより厚い。
【００８６】
続いて、図７Ｄと図８Ｄと図９Ｄに示したように、前記ＰＲパターン１２６ａにより露出された第２金属層（図７Ｃと図８Ｃ及び図９Ｃの１２４）を湿式エッチング方式でエッチングした後、下部の不純物非晶質シリコン層（図７Ｃと図８Ｃ及び図９Ｃの１２０）と純粹非晶質シリコン層（図７Ｃと図８Ｃ及び図９Ｃの１２８）を乾式エッチングを通して除去する工程を進めて、ソース／ドレイン電極パターン１２８と、ソース／ドレイン電極パターン１２８に連結されているデータ配線（図７の１３４）と、データ配線１３４の一端に配置するデータパッド１３６を形成する。
【００８７】
同時に、前記ゲート配線１１２の一部上部にはアイランド状の金属パターン１３８を形成する。
【００８８】
前記パターンされた純粹非晶質シリコン層と不純物非晶質シリコン層は、前記ソース／ドレイン電極パターン１２８の下部から前記データ配線１３４とデータパッド電極１３６の下部に延びた第１パターン１３５と、前記金属パターン１３８の下部にアイランド状で構成された第２パターン１３９で形成される。
【００８９】
このとき、ソース／ドレイン電極パターン１２８下部には純粹非晶質シリコン層からなるアクティブ層１３２及びアクティブ層１３２の上部に不純物非晶質シリコンで構成されて以後オーミックコンタクト層になる不純物非晶質シリコンパターン１３０ａが形成される。
【００９０】
続いて、前記ＰＲパターン１２６ａ間に露出された第１絶縁膜であるゲート絶縁膜１１６をエッチングする工程を進めてゲートパッド１１０をあらわす。
【００９１】
次に、図７Ｅと図８Ｅと図９Ｅに示したように、第２厚さのＰＲパターン１２６ａを除去するための除灰工程（ａｓhｉｎｇ  ｐｒｏｃｅｓｓｉｎｇ）を進める。
【００９２】
前記除灰工程を進めれば、前記ゲート電極１１４上部の第２フォトレジストパターン１２６ａが除去される。このとき、前記フォトレジストパターン１２６ａの縁も削られていって下部の金属層１２８、１３８、１３６も露出される。
【００９３】
続いて、図３Ｆと図８Ｆ及び図９Ｆに示したように、前記ＰＲパターン１２６ａにより露出されたソース／ドレイン電極パターン（図７Ｅの１２８）及びその下部の不純物非晶質シリコンパターン（図７Ｅの１３０ａ）を乾式エッチングを通して除去する工程を進めて下部のアクティブ層１３２を露出する。
【００９４】
このとき、ＰＲパターン１２６ａ間に露出された金属層１２８がモリブデン（Ｍｏ）である場合には前述したように、乾式エッチングで露出された金属層１２８とその下部の不純物非晶質シリコンパターン１３０ａを一度に除去することが可能であるが、前記金属層１２８がクロム（Ｃｒ）である場合には前記ＰＲパターン１２６ａ間に露出された金属層１２８をまず湿式エッチングを通して除去した後、連続して乾式エッチングでその下部の不純物非晶質シリコンパターン１３０ａを除去する工程を進める。
【００９５】
このような工程を通して、相互に離隔されたソース電極１４０とドレイン電極１４２そしてその下部のオーミックコンタクト層１３０が形成され、相互に離隔されたソース及びドレイン電極４０、４２間にアクティブ層１３２が露出されるので、これは薄膜トランジスタのチャネルになる。
【００９６】
以上のように第２マスク工程を通して、アクティブ層１３２とオーミックコンタクト層３０、ソース及びドレイン電極１４０、１４２、データ配線１３４そしてデータパッド１３６を形成することができる。
【００９７】
続いて、ソース及びドレイン電極１４０、１４２などが形成された基板１００の全面にインジウム−スズ−オキサイド（ＩＴＯ）とインジウム−亜鉛−オキサイド（ＩＺＯ）を含む透明導電性金属物質を蒸着した後第３マスク工程を通してパターニングして、前記ドレイン電極１４２と接触しながら前記金属パターン１３８とも接触する透明な画素電極１４６と、前記ゲートパッド電極１１０と平面的に重ねて形成されるゲートパッド電極端子１４８、そして前記データパッド電極１３６と平面的に重ねて形成されるアイランド状のデータパッド電極端子１５０を形成する。
【００９８】
続いて、前記透明電極１４６、１４８、１５０が形成された基板１００の全面に窒化シリコン（ＳｉＮＸ）と酸化シリコン（ＳｉＯ２）を含む無機絶縁物質グループ中から選択された一つを蒸着して第２絶縁膜である第１保護膜１５２を約３００℃付近で５００Å〜１０００Åの厚さで形成する。
【００９９】
このとき、前記非晶質状態の透明電極１４６、１４８、１５０が結晶質状態に特性が変わるようになる。前記第１保護膜１５２はアクティブ層１３２と直接接触する層であって有機膜に比べてアクティブ層との界面特性が良好な性質を有する。
【０１００】
次に、図７Ｇと図８Ｇと図９Ｇに示したように、前記第１保護膜１５２が形成された基板１００上部に透明な有機膜をプリンティング（ｐｒｉｎｔｉｎｇ）方式で塗布して前記ゲートパッド電極１１０とデータパッド電極１３６を除外した領域にのみ第２保護膜１５４を形成する。
【０１０１】
前記透明有機膜は、代表的にポリイミド（ｐｏｌｙｉｍｉｄｅ）を例に挙げることができる。
【０１０２】
続いて、前記第２保護膜１５４間に露出された第１保護膜１５２を乾式エッチングすれば、図７Ｈと図８Ｈと図９Ｈに示したように、前記ゲートパッド端子電極１４８とデータパッド端子電極１５０が露出される結果を得ることができる。
【０１０３】
ここで、前記第２保護膜１５４上部にラビング工程を進めて配向膜としても用いることができる。
【０１０４】
以上、前述したような３マスク工程で本発明による液晶表示装置用アレー基板を製作することができる。
【０１０５】
【発明の効果】
本発明による３マスク工程でアレー基板を製作すれば、材料費節減と一緒に工程時間を短縮できるのみならず、複数の工程中発生する工程誤差を最大限減らすことができるために工程数率を改善することができる効果がある。
【図面の簡単な説明】
【図１】一般的な液晶表示装置を概略的に示した平面図である。
【図２】関連技術の液晶表示装置用アレー基板の一部を概略的に示した拡大平面図である。
【図３Ａ】図２のIII−III線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図３Ｂ】図２のIII−III線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図３Ｃ】図２のIII−III線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図３Ｄ】図２のIII−III線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図３Ｅ】図２のIII−III線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図３Ｆ】図２のIII−III線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図３Ｇ】図２のIII−III線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図４Ａ】図２のIV−IV線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図４Ｂ】図２のIV−IV線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図４Ｃ】図２のIV−IV線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図４Ｄ】図２のIV−IV線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図４Ｅ】図２のIV−IV線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図４Ｆ】図２のIV−IV線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図４Ｇ】図２のIV−IV線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図５Ａ】図２のＶ−Ｖ線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図５Ｂ】図２のＶ−Ｖ線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図５Ｃ】図２のＶ−Ｖ線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図５Ｄ】図２のＶ−Ｖ線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図５Ｅ】図２のＶ−Ｖ線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図５Ｆ】図２のＶ−Ｖ線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図５Ｇ】図２のＶ−Ｖ線に沿って切断して、関連技術の工程順序によって示した工程断面図である。
【図６】本発明による液晶表示装置用アレー基板の一部を概略的に示した拡大平面図である。
【図７Ａ】図６のVII−VII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図７Ｂ】図６のVII−VII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図７Ｃ】図６のVII−VII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図７Ｄ】図６のVII−VII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図７Ｅ】図６のVII−VII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図７Ｆ】図６のVII−VII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図７Ｇ】図６のVII−VII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図７Ｈ】図６のVII−VII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図８Ａ】図６のVIII−VIII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図８Ｂ】図６のVIII−VIII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図８Ｃ】図６のVIII−VIII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図８Ｄ】図６のVIII−VIII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図８Ｅ】図６のVIII−VIII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図８Ｆ】図６のVIII−VIII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図８Ｇ】図６のVIII−VIII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図８Ｈ】図６のVIII−VIII線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図９Ａ】図６のIX−IX線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図９Ｂ】図６のIX−IX線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図９Ｃ】図６のIX−IX線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図９Ｄ】図６のIX−IX線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図９Ｅ】図６のIX−IX線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図９Ｆ】図６のIX−IX線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図９Ｇ】図６のIX−IX線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【図９Ｈ】図６のIX−IX線に沿って切断して、本発明の工程順序によって示した工程断面図である。
【符号の説明】
１００：基板
１１０：ゲートパッド
１１２：ゲート配線
１１４：ゲート電極
１３５：第１パターン
１３２：アクティブ層
１３４：データ配線
１３９：第２パターン
１３６：データパッド
１３８：金属パターン
１４０：ソース電極
１４２：ドレイン電極
１４６：画素電極
１４８：ゲートパッド電極端子
１５０：データパッド電極端子
【図１】
0004710026.tif 000002
【図２】
0004710026.tif 000003
【図３Ａ】
0004710026.tif 000004
【図３Ｂ】
0004710026.tif 000005
【図３Ｃ】
0004710026.tif 000006
【図３Ｄ】
0004710026.tif 000007
【図３Ｅ】
0004710026.tif 000008
【図３Ｆ】
0004710026.tif 000009
【図３Ｇ】
0004710026.tif 000010
【図４Ａ】
0004710026.tif 000011
【図４Ｂ】
0004710026.tif 000012
【図４Ｃ】
0004710026.tif 000013
【図４Ｄ】
0004710026.tif 000014
【図４Ｅ】
0004710026.tif 000015
【図４Ｆ】
0004710026.tif 000016
【図４Ｇ】
0004710026.tif 000017
【図５Ａ】
0004710026.tif 000018
【図５Ｂ】
0004710026.tif 000019
【図５Ｃ】
0004710026.tif 000020
【図５Ｄ】
0004710026.tif 000021
【図５Ｅ】
0004710026.tif 000022
【図５Ｆ】
0004710026.tif 000023
【図５Ｇ】
0004710026.tif 000024
【図６】
0004710026.tif 000025
【図７Ａ】
0004710026.tif 000026
【図７Ｂ】
0004710026.tif 000027
【図７Ｃ】
0004710026.tif 000028
【図７Ｄ】
0004710026.tif 000029
【図７Ｅ】
0004710026.tif 000030
【図７Ｆ】
0004710026.tif 000031
【図７Ｇ】
0004710026.tif 000032
【図７Ｈ】
0004710026.tif 000033
【図８Ａ】
0004710026.tif 000034
【図８Ｂ】
0004710026.tif 000035
【図８Ｃ】
0004710026.tif 000036
【図８Ｄ】
0004710026.tif 000037
【図８Ｅ】
0004710026.tif 000038
【図８Ｆ】
0004710026.tif 000039
【図８Ｇ】
0004710026.tif 000040
【図８Ｈ】
0004710026.tif 000041
【図９Ａ】
0004710026.tif 000042
【図９Ｂ】
0004710026.tif 000043
【図９Ｃ】
0004710026.tif 000044
【図９Ｄ】
0004710026.tif 000045
【図９Ｅ】
0004710026.tif 000046
【図９Ｆ】
0004710026.tif 000047
【図９Ｇ】
0004710026.tif 000048
【図９Ｈ】
0004710026.tif 000049