(57)【特許請求の範囲】
【請求項１】
基板の面上に形成された第１の格子定数をもつ半導体よりなる量子ドットと、
前記基板の格子定数よりも大きく、かつ前記第１の格子定数よりも小さい第２の格子定数を有し、かつ前記量子ドットの横方向周囲と上部に存在する第１の半導体結晶層と、
前記第２の格子定数よりも小さい第３の格子定数を有し、かつ前記量子ドット及び前記第１の半導体結晶層を覆う第２の半導体結晶層と
を有し、
前記第１の半導体結晶層がInxGa1-xAs（０＜ｘ＜１）から構成され、前記第２の半導体結晶層がInxGa1-xAs（０≦ｘ＜１）から構成され、前記第１の半導体結晶層の厚さは、前記量子ドットの高さとほぼ同じであり、前記第１の半導体結晶層の厚さは、前記量子ドット周囲よりも前記量子ドット上部の方が薄いことを特徴とする量子ドットを備えた素子。
【請求項２】
前記量子ドットは、前記基板に対する格子歪みに起因して生成された微結晶であることを特徴とする請求項１記載の量子ドットを備えた素子。
【請求項３】
前記第１の半導体結晶層の前記第２の格子定数が、前記第２の半導体結晶層の前記第３の格子定数より１．４％以上大きいことを特徴とする請求項１記載の量子ドットを備えた素子。
【請求項４】
前記量子ドットは、III−V族半導体からなることを特徴とする請求項１記載の量子ドットを備えた素子。
【請求項５】
前記III−V族半導体は、InxGa1-xAs（０＜ｘ≦１）であることを特徴とする請求項４記載の量子ドットを備えた素子。
【請求項６】
前記第１の半導体結晶層及び前記第２の半導体結晶層のInxGa1-xAsを構成するインジウムの組成比ｘは、前記第２の半導体結晶層よりも前記第１の半導体結晶層の方が０．２以上大きいことを特徴とする請求項１記載の量子ドットを備えた素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、量子ドットを備えた素子に関する。
【０００２】
【従来の技術】
半導体プロセスの進歩に伴い、ナノスケールの成長技術、微細加工技術が半導体素子の作成に利用されるようになっている。その成長技術、微細加工技術によって、回路の集積度を上げることはもとより、量子力学的効果を利用した素子、例えばＨＢＴ(hetero-bipolar transistor) や量子井戸レーザなどが実用化されている。
【０００３】
量子力学的効果を利用する究極の材料として、量子ドットに対する半導体分野の期待は大きい。
【０００４】
半導体レーザにおける発振閾値やその閾値の温度特性について、量子井戸レーザでは特性改善の限界が指摘されており、この問題を回避する方法の一つとして量子ドットを用いることが提案されている。この他にも、Shunichi Muto, Jpn. J. Appl. Phys. Vol. 34 (1995) pp. L210-L212 に見られるように、ホールバーニング効果を応用した量子ドットメモリーが提案されるなど、新しい材料を用いた新しい次世代の素子を作る研究が、近年盛んである。
【０００５】
量子ドット構造とは、キャリアに３次元的な量子閉じ込めを与えるほど極微細なポテンシャル箱のことであり、量子ドットの状態密度がデルタ関数的になっているために、１つの量子ドットの伝導帯の基底準位には電子が２個しか入ることができない。量子ドットを半導体レーザの活性領域として用いることにより、電子・正孔と光との相互作用を極限まで効率化できるメリットがあり、次世代の素子技術として期待が大きい。
【０００６】
そのような量子ドット構造を作成するための技術として、まず、微細加工技術開発の延長線上にある人為的な加工技術の高度化がある。例を挙げると、電子線を用いたリソグラフィによる方法、マスクパターン上に積み上がられたビラミッド型の結晶の頂上を量子ドット構造とする方法、マスクパターン下にエッチングされた四面体孔の面に量子ドットを作成する方法、微傾斜基板上における成長初期の横方向成長を利用する方法、ＳＴＭ技術を応用した原子マニピュレーションの方法、などがある。例えば、ビラミッド型結晶の頂点に形成された量子ドットの構造は、USP5,313,484に記載され、四面体孔の内面に量子ドットを作成する方法は、USP5,656,821に記載されている。
【０００７】
それらの方法は、量子ドット構造を人為的に加工するという共通の特徴があるために、形成位置を任意に制御できるという利点を有している。
【０００８】
また、ここ数年に現れた新しい技術として、量子ドットを自己形成させる方法がある。具体的な作成方法は、ある特定の条件下で格子不整合の半導体を気相エピタキシャル成長することであり、その結果、２次元膜でなく、３次元的な微細構造（量子ドット構造）が自己形成される。この方法は、実施が容易であり、しかも人為的に加工する場合に比べて、極めて質の均一性が高く、高個数密度で、高品質の量子ドットを得ることができる。そのような技術は、Istavan Daruka et al., PHYSICAL REVIEW LETTERS, Vol.79, No.19, 10 Nov. 1997 に記載されている。
【０００９】
その自己形成量子ドットを用いた半導体素子、例えば半導体レーザが実際に報告されるようになり、量子ドット素子の可能性が現実のものになっている。
【００１０】
図１は、GaAs基板１上に自己形成されたInAsドット２がGaAs層３によって覆われた状態を示している。
【００１１】
【発明が解決しようとする課題】
以上のように、量子ドットの形成技術の進歩は目ざましいものがあるが、これとともに、デバイスの実用化に向けての課題も明らかになってきている。その１つに、量子ドットエネルギーの温度依存性がある。一般に、温度が上昇するとエネルギーが低くなり、その温度変化は素子特性に影響する。例えば、図２(a) に示すような温度が低い状態と、図２(b) に示すような温度が高い状態を比べると量子ドット２とその周囲の結晶１，３の相互間の結晶格子歪が異なってくる。
【００１２】
エネルギーの温度変化の理由は本質的なものである。これは、半導体結晶の格子定数が温度に依存するために、格子定数の変化によってバンドギャップが変化することがその理由である。
【００１３】
つまり、そのような現象は、量子ドットに限らず、量子井戸でも現れる。このような現象を克服するため、新しい材料系の探索も行われているが、まだ成功までに至っていない。
【００１４】
本発明の目的は、量子ドットのエネルギーが温度変化に影響されにくくなる構造の半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記した課題は、基板の面上に形成された第１の格子定数をもつ半導体よりなる量子ドットと、前記基板の格子定数よりも大きく、かつ前記第１の格子定数よりも小さい第２の格子定数を有し、かつ前記量子ドットの横方向周囲と上部に存在する第１の半導体結晶層と、前記第２の格子定数よりも小さい第３の格子定数を有し、かつ前記量子ドット及び前記第１の半導体結晶層を覆う第２の半導体結晶層とを有し、前記第１の半導体結晶層がInxGa1-xAs（０＜ｘ＜１）から構成され、前記第２の半導体結晶層がInxGa1-xAs（０≦ｘ＜１）から構成され、前記第１の半導体結晶層の厚さは、前記量子ドットの高さとほぼ同じであり、前記第１の半導体結晶層の厚さは、前記量子ドット周囲よりも前記量子ドット上部の方が薄いことを特徴とする量子ドットを備えた素子によって解決する。
【００１６】
上記した量子ドットを備えた素子において、前記量子ドットは、前記基板に対する格子歪みに起因して生成された微結晶であることを特徴とする。
【００１７】
前記第１の半導体結晶層の前記第２の格子定数が、前記第２の半導体結晶層の前記第３の格子定数より１．４％以上大きいことを特徴とする。
【００１８】
前記量子ドットは、III−V族半導体からなることを特徴とする。
【００１９】
前記III−V族半導体は、InxGa1-xAs（０＜ｘ≦１）であることを特徴とする。
【００２０】
前記第１の半導体結晶層及び前記第２の半導体結晶層のInxGa1-xAsを構成するインジウムの組成比ｘは、前記第２の半導体結晶層よりも前記第１の半導体結晶層の方が０．２以上大きいことを特徴とする。
【００２２】
次に、本発明の作用について説明する。
【００２３】
本発明によれば、量子ドットの一部を第１の半導体結晶層によって覆うことにより、量子ドットとこれを覆う第２の半導体結晶層の格子歪みを緩和するようにしたので、量子ドットのもともとのエネルギーに対する格子歪みの影響が少なくなり、これにより、温度変化による量子ドットの格子歪エネルギーの変化量が少なくなり、この結果、量子ドットの総エネルギーの変化量が従来よりも抑制される。
【００２４】
これは、温度変化による量子ドットの総エネルギー変化が、概算的に、バルクとしてのエネルギーの変化と格子歪みに起因したエネルギー変化の和に等しくなるという考えに基づくものである。
【００２５】
【発明の実施の形態】
そこで、以下に本発明の実施形態を図面に基づいて説明する。
【００２６】
図３は、本発明の実施形態の量子ドット構造素子を示す断面図である。
【００２７】
図３に示した量子ドット構造素子は、ガリウム砒素（GaAs）よりなる結晶基板１１上に、インジウム砒素（InAs）よりなる量子ドット１２を自己形成した構造を例である。
【００２８】
GaAs結晶基板１１に対して格子不整合となる組成でインジウム（In）、ガリウム（Ga）、砒素（As）の原料を供給すると、供給開始当初はGaAs結晶基板１１の主面上にInAsの薄膜が形成されるが、その薄膜が膜弾性限界を越えた後は、三次元成長が起こって量子ドット１２が形成される。
【００２９】
そして、InAs量子ドット１２を例えばインジウムガリウム砒素（InGaAs）の歪緩和層（第１の半導体結晶層）１３で覆った後に、歪緩和層１３をGaAsの被覆層（第２の半導体結晶層）１４で覆う。これにより、量子ドット１２は歪緩和層１３に埋め込まれて、量子ドット１２の側部と上部には歪緩和層１３が存在していることになる。
【００３０】
なお、図１で示した従来の量子ドット構造素子は、量子ドット２をInGaAs歪緩和層で覆われるような構造が採用されず、下地のGaAs基板１と同じ均一な半導体結晶（GaAs）１３により量子ドット１２を覆うような構造を有している。
【００３１】
次に、本発明の構造で温度変化が生じた場合に何が起こるかを説明する。
【００３２】
量子ドット構造素子において、量子ドットのエネルギーの温度変化は格子定数の温度変化に依存し、温度が上昇するとエネルギーが低くなる。
【００３３】
図４(a),(b) は、図３に示した本発明の量子ドット構造素子での温度変化にしたがった結晶格子歪の変化を模式的に示したものである。これに対して、図２(a),(b) は、図１に示した従来の量子ドットの低温状態と高温状態の温度変化に従った格子歪みの変化を模式的に示したものである。
【００３４】
図２、図４においては、量子ドット及びその周囲の層を構成する１つの結晶格子を１つのブロックで表しているが、その結晶格子（ブロック）の数は実際の数よりも少なく表示している。これは、量子ドットとその周囲の結晶の結晶格子歪の変化を理解し易くするためである。
【００３５】
まず、低温状態での量子ドット構造について、従来の構造では、図２(a),(b) に示したように、格子定数の大きな量子ドット２が格子歪みを誘起しつつ形成されている。
【００３６】
これに対して、本発明では、図４(a),(b) に示したように、横方向に格子定数がいくぶん大きな歪緩和層１３の結晶が存在するために、量子ドット１２にかかる縦方向の歪み量が従来に比べて少ない。なお、図４では、結晶歪の緩和を理解しやすくするために、横方向にのみ歪緩和層１３が示されているが、図３に対応させると実際には量子ドット１２の上の方にも歪緩和層１３が極めて薄く形成されているので、横方向の歪み量も実際には従来よりも少なくなっている。
【００３７】
ところで、温度変化による量子ドットのエネルギー変化ΔＥtotal は式（１）で表される。なお、式（１）において、ΔＥbulkは、バルクとしてのエネルギー変化量であり、ΔＥstrainは、格子歪に起因したエネルギー変化量であり、ΔＥoffsetは、量子ドットとその周囲の結晶のバンドオフセットが変化したことにより生じる量子閉じ込めエネルギーの変化量である。
【００３８】
ΔＥtotal ＝  ΔＥbulk  ＋  ΔＥstrain  ＋  ΔＥoffset    （１）
そして、素子温度を上げた場合には、ΔＥbulk、ΔＥstrain及びΔＥoffsetのそれぞれが変化してΔＥtotal が変わることになる。
【００３９】
図３に示す素子構造を考えた場合に、量子ドット１２を構成するInAsは格子定数が６．０５８４Åで、そのInAsの熱による線熱膨張係数が５．２×１０-6Ｋ-1となる。これに対して、GaAsは、格子定数が５．６５３３ÅとInAsより小さいが、GaAsの熱による線膨張係数がInAsのそれよりも大きいために、温度が上がると格子歪が緩和される方向にある。
【００４０】
したがって、図１に示した従来の構造では、量子ドット構造の温度が上がると、格子歪エネルギーが減少するので、ΔＥstrainは符号が負となる。ΔＥbulkも温度が上がる場合には符号が負であり、結晶歪の変化はバルクのエネルギーの温度変化を助長する。即ち、従来の量子ドット構造素子では、結晶格子の温度変化は、図２に示したように量子ドットとその周辺の結晶との歪みの緩和と収縮の差が大きくなる。
【００４１】
なお、ΔＥoffsetは、ΔＥbulkに伴う２次的な効果であり、それは無視できる大きさである。
【００４２】
これに対して、図３に示した本実施形態の量子ドット構造素子では、InAsとGaAsの中間組成のInGaAsよりなる歪緩和層１３が、量子ドット１２の周囲を取り囲んでいるために、もともとの量子ドット１２のエネルギーに対する結晶歪みの影響が少ない分、温度が上がった場合の歪みエネルギー変化も少なく、結局、図４(a),(b) に示したように全体のエネルギー変化も従来例に比べて抑えられることになる。
【００４３】
以上のことから、高密度で高均一な量子ドット構造素子を作成するための新しい手段が提供され、高い性能を持った量子ドット素子が実現される。
【００４４】
次に、図３に示した本実施形態の量子ドット構造素子のさらに具体的な製造方法について説明する。
【００４５】
図３に示した量子ドットは、GaAs基板の上にＭＯＶＰＥ法により自己形成法により作成されたものである。ＭＯＶＰＥ法による結晶成長の際に、基板温度を５２５℃に設定した。また、ソース源として、III 族元素はトリメチルインジウム（ＴＭＩ）、トリメチルインジウムジメチルエチルアミンアダクト（ＴＭＩＤＭＥＡ）、トリエチルガリウム（ＴＥＧ）及びトリメチルガリウム（ＴＭＧ）により供給され、Ｖ族原料はアルシン（AsH3）により供給される。
【００４６】
まず、ＴＥＧとAsH3を用いて、図５(a) に示すように、GaAs基板１１の主面上にGaAsよりなるバッファ層１５を０．５μｍの厚さに成長する。
【００４７】
次に、図５(b) に示すように、０．５ＭＬ（mono layer）相当のＴＭＩＤＭＥＡと０．１ＭＬ相当のＴＭＧとAsH3とを交互に１４サイクルでバッファ層１５の上に供給する。これにより、バッファ層１５の上面にはInAsからなる高さ１０ｎｍ程度の量子ドット（三次元長島）１２が多数個形成される。その量子ドット１２の周囲には量子ドットの高さよりも薄いInAs層１２ａが存在する。
【００４８】
続いて、ガス化されたＴＭＩ、ＴＥＧとAsH3とをInAs層１２ａ及び量子ドット１２の表面に供給し、これにより図５(c) に示すように、InAs層１２ａ及び量子ドット１２の上にIn0.3Ga0.7Asよりなる歪緩和層１３を１０ｎｍの厚さに形成し、その歪緩和層１３によって量子ドット１２を埋め込む。即ち、量子ドット１２は、In0.3Ga0.7As歪緩和層１３によって上部及び側部が覆われた状態になる。
【００４９】
その後に、ガス状のＴＥＧとAsH3をIn0.3Ga0.7As層に供給し、これにより図５(d) に示すようにIn0.3Ga0.7As歪緩和層１３上にGaAsよりなる被覆層１４を３０ｎｍの厚さに形成する。
【００５０】
図６は、測定温度２０〜２００Ｋにおける、サンプルのフォトルミネッセンス（ＰＬ）スペクトルである。そのサンプルは、図５(d)に示す本発明の量子ドット構造素子を有している。
【００５１】
図６において、発光強度（ＰＬエネルギー）は規格化してある。最も長波長である１．３５μｍ付近での発光ピークが量子ドット１２の基底準位からの発光を示している、１８０Ｋもの温度差に対しても殆ど発光ピーク位置が変わっていない。
【００５２】
図７は、ＰＬエネルギー温度変化をいくつかの条件で作成した量子ドットと比較したものである。
【００５３】
図７において、サンプルＡは上記のIn0.3Ga0.7Asで量子ドットを埋め込んだ素子であり、サンプルＢはサンプルＡとほぼ同一構造でIn0.2Ga0.8Asで量子ドットを埋め込んだ素子であり、サンプルＣはサンプルＡと殆ど同一構造でIn0.15Ga0.85Asにより量子ドットを埋め込んだ素子であり、Ｄは成長原料の同時供給によって作成したGaAsで埋め込んだ素子である。即ち、サンプルＡ〜Ｃは、図３に示す本発明の量子ドット構造素子を有し、サンプルＤは実質的に図１に示す従来の量子ドット構造素子を有している。
【００５４】
図７によれば、Inx Ga1-x Asで表せるインジウムガリウム砒素の組成比ｘが０．２以上の材料により量子ドットを埋め込むことにより、温度に対するエネルギー変化が著しく抑えられることが分かる。また、サンプルＣとサンプルＤについて０Ｋと２００ＫのそれぞれのＰＬエネルギーの差はほぼ同じであるが、５０Ｋと２００ＫのそれぞれのＰＬエネルギーの差はサンプルＣの方が小さい。
【００５５】
尚、In0.15Ga0.85Asは、GaAsに対する本質的な格子定数が約１．４％大きい。従って、図７によれば、歪緩和層１３の格子定数は被覆層１４の格子定数に対して１．４％以上大きいことが望ましい。
【００５６】
なお、本発明の原理は、量子ドットが３次元的構造をしているが故に、縦と横の結晶軸方向の歪量を個別に制御できる。この特性は、上記に例示したInGaAs系結晶の自己形成量子ドットに限らずに成立するものであり、本発明が量子ドットを個性する材料や作成方法に特定されない。
【００５７】
例えば、GaAs基板、インジウム燐（InP ）基板を用いた場合に、量子ドットとこれを覆う歪緩和層のそれぞれの結晶材料は表１のように選択される。また、炭化シリコン（SiC ）基板、サファイア基板、窒化ガルウム（GaN ）基板を用いた場合に、量子ドットとこれを覆う歪緩和層のそれぞれの結晶材料は表２のように選択される。さらに、シリコン（Ｓｉ）基板を用いた場合に、量子ドットとこれを覆う歪緩和層のそれぞれの結晶材料は表２のように選択される。
【００５８】
なお、量子ドットとの上に形成される歪緩和層の組み合わせは、多くの組み合わせが存在し、材料の格子定数とバンドギャップの関係は図８、図９のようなものが知られている。
【００５９】
【表１】
0004651759.tif 000002
【００６０】
表１においては、量子ドット１２をIny Ga1-y As（０＜ｙ≦１）のようなIII −Ｖ族元素から構成する場合に、歪緩和層１３と被覆層１４を例えばInx Ga1-x As（０＜ｘ≦１）のようなIII −Ｖ族元素によって構成する場合に、その組成比ｘの大きさは、被覆層１４よりも歪緩和層１３の方が０．２以上大きいことが好ましい。
【００６１】
【表２】
0004651759.tif 000003
【００６２】
【表３】
0004651759.tif 000004
【００６３】
なお、量子ドットの作成は、上記した方法に限るものではなく、例えば化合物半導体基板の傾斜面（オフ面）に形成されることもある、この場合には、傾斜面に沿って上記した歪緩和層が形成されることになる。
【００６４】
【発明の効果】
以上述べたように本発明によれば、量子ドットの一部を第１の半導体結晶層によって覆うことにより、量子ドットとこれを覆う第２の半導体結晶層の格子歪みを緩和するようにしたので、量子ドットのもともとのエネルギーに対する格子歪みの影響が少なって、温度変化による量子ドットの格子歪エネルギーの変化量が少なり、この結果、量子ドットの総エネルギーの変化量を従来よりも抑制することができる。
【図面の簡単な説明】
【図１】図１は、従来の量子ドット構造素子を示す断面図である。
【図２】図２(a),(b) は、従来の量子ドット構造素子の結晶格子の温度変化を示す模式図である。
【図３】図３は、本発明の実施形態に係る量子ドット構造素子を示す断面図である。
【図４】図４(a),(b) は、本発明の実施形態に係る量子ドット構造素子の結晶格子の温度変化を示す模式図である。
【図５】図５(a) 〜図５(d) は、本発明の実施形態の量子ドット構造素子の製造工程を示す断面図である。
【図６】図６は、本発明の実施形態に係る量子ドット構造素子の２０〜２００Ｋの温度範囲でのフォトルミネッセンススペクトルを示す図である。
【図７】図７が、本発明及び従来の量子ドット構造素子の温度とＰＬエネルギーの関係を示す図である。
【図８】図８は、バンドキャップ（波長）と格子定数の関係を示す第１の図である。
【図９】図９は、バンドキャップと格子定数の関係を示す第２の図である。
【符号の説明】
１１…結晶基板
１２…量子ドット
１３…歪緩和層
１４…被覆層
１５…バッファ層
【図１】
0004651759.tif 000005
【図２】
0004651759.tif 000006
【図３】
0004651759.tif 000007
【図４】
0004651759.tif 000008
【図５】
0004651759.tif 000009
【図６】
0004651759.tif 000010
【図７】
0004651759.tif 000011
【図８】
0004651759.tif 000012
【図９】
0004651759.tif 000013