(57)【特許請求の範囲】
【請求項１】
入力端子に印加された基準電圧を電圧電流変換回路で変換した基準電流を、電流ミラー回路で増幅して出力端子から出力する電流発生回路において、
前記電圧電流変換回路は、前記入力端子が負極入力端子に接続された第１の差動増幅器と、この第１の差動増幅器の出力端子にゲートが接続された第１のトランジスタと、電源とアース間に前記第１のトランジスタと共に直列接続され、前記第１の差動増幅器の正極入力端子にドレインが接続された第２のトランジスタと、この第２のトランジスタのドレインと電源線間に接続された抵抗器とを備え、
前記電流ミラー回路は、前記第１の差動増幅器の出力端子及び前記第１のトランジスタのゲートに、ゲートが接続された第３のトランジスタと、この第３のトランジスタのドレインに正極入力端子が接続され、前記第１及び第２のトランジスタの接続部分に負極入力端子が接続され、前記第２のトランジスタのゲートに出力端子が接続された第２の差動増幅器とを備え、
前記第３のトランジスタのドレインを前記出力端子に接続して電流を出力することを特徴とする電流発生回路。
【請求項２】
前記第１〜第３のトランジスタは、Ｐ及びＮチャネルの何れかのチャネル構造を有する
ことを特徴とする請求項１に記載の電流発生回路。
【請求項３】
入力端子に印加された基準電圧を電圧電流変換回路で変換した基準電流を、電流ミラー回路で増幅して出力端子から出力する電圧発生回路において、
前記電圧電流変換回路は、前記入力端子が負極入力端子に接続された第１の差動増幅器と、この第１の差動増幅器の出力端子にゲートが接続された第１のトランジスタと、電源とアース間に前記第１のトランジスタと共に直列接続され、前記第１の差動増幅器の正極入力端子にドレインが接続された第２のトランジスタと、この第２のトランジスタのドレインと電源線間に接続された抵抗器とを備え、
前記電流ミラー回路は、前記第１の差動増幅器の出力端子及び前記第１のトランジスタのゲートに、ゲートが接続された第３のトランジスタと、この第３のトランジスタのドレインに正極入力端子が接続され、前記第１及び第２のトランジスタの接続部分に負極入力端子が接続され、前記第２のトランジスタのゲートに出力端子が接続された第２の差動増幅器とを備え、
前記第３のトランジスタのドレインと前記電源線との間に複数の抵抗器を接続し、各抵抗器の接続点を前記出力端子として用い、これら出力端子から電圧を取り出すことを特徴とする電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、種々の電子電気装置に適用され、電源電圧が低い場合でも正確な基準電流のカレントミラー動作を可能とし、出力電流端子の電位の影響を受けない、正確な電流及び電圧を出力する電流発生回路及び電圧発生回路に関する。
【背景技術】
【０００２】
従来の電流発生回路は、例えば図６に示すように、基準電圧Ｖｒｅｆの印加入力端子が負極入力端子（−）に接続された差動増幅器ｏｐ１１１と、差動増幅器ｏｐ１１１の出力端子がゲートに接続され、差動増幅器ｏｐ１１１の正極入力端子（＋）及びアース間に接続ている抵抗器Ｒ１１１にドレインが接続された第１のＰチャネルトランジスタＭ１１１によって電圧電流変換機能を実現し、また、差動増幅器ｏｐ１１１の出力端子がゲートに接続された第２のＰチャネルトランジスタＭ１１２によって基準電流を所望の比率で増幅するミラー回路によって、出力電流Ｉｏｕｔを得る構成が一般的である。
【０００３】
ここで、差動増幅器ｏｐ１１１は負帰還の系として動作するため、負極入力端子（−）、正極入力端子（＋）は該差動増幅器ｏｐｌ１１の利得によりほぼ同電位となる。つまりトランジスタＭ１１１のドレイン電圧は差動増幅器ｏｐ１１１の負極入力端子（−）に入力されている基準電圧Ｖｒｅｆに等しくなる。また、差動増幅器ｏｐ１１１の出力端子と、トランジスタＭ１１１のドレイン端子との間には、位相補償用のキャパシタＣ１１１が接続されている。
【０００４】
これにより、トランジスタＭ１１１は基準電圧Ｖｒｅｆと抵抗器Ｒ１１１の比で決定される基準電流Ｉｒｅｆ＝Ｖｒｅｆ／Ｒ１１１が流れる。このとき差動増幅器ｏｐ１１１の出力端子はトランジスタＭ１１１がＩｒｅｆを流すのに必要な電圧が出力されている。
差動増幅器ｏｐｌ１１の出力は、トランジスタＭ１１２のゲートに接続されており、該トランジスタＭ１１２はＰチャネルトランジスタＭ１１１のトランジスタサイズに比例した電流を流すことが可能である。例えば、トランジスタＭ１１１のチャネル長をＷ１，チャネル幅をＬ１、トランジスタＭ１１２のチャネル長をＷ２，チャネル幅をＬ２とすると、トランジスタＭ１１２に流れる出力電流はＩｒｅｆ・（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）となる。また、このときトランジスタＭ１１２は飽和領域で動作する必要があり、出力端電圧ＶｏはＶｏ＜Ｖｄｄ−ΔＶ１１２までが動作可能電圧となる。
【０００５】
ここで、Ｖｄｄは正の電源電圧であり、ΔＶ１１２はトランジスタＭ１１２の飽和電圧（Ｍ１１２のゲート−ソース間電圧−Ｍ１１２の閾値電圧）である。
しかし、図６の構成では、トランジスタＭ１１１のドレイン端電圧ＶａとトランジスタＭ１１２のドレイン端電圧（出力端電圧）Ｍｏとが異なる場合、チャネル変調効果により、トランジスタＭ１１２に流れる電流、つまり出力電流ＩｏｕｔがトランジスタＭ１１２のドレイン電圧により、変動してしまう。
【０００６】
この欠点を解決するために、図７に示すように、基準電流源の２つの直列接続されたＰチャネルトランジスタＭ１２１，Ｍ１２２、及び出力電流源の２つの直列接続されたＰチャネルトランジスタＭ１２３，Ｍ１２４を備えたカスコードカレントミラー回路を用いて構成することが知られている。
しかし、いずれのトランジスタＭ１２１〜Ｍ１２４も飽和領域で動作する必要があるため、出力端電圧ＶｏがＶｄｄ−（Ｖｇｓ１２３＋ΔＶ１２４）以下となることが必要となる。なお、ΔＶ１２４はトランジスタＭ１２４の飽和電圧である。つまり電源電圧が低い場合などには出力端子の電圧を図６の回路よりも低くしなくてはならないという欠点がある。
【０００７】
更に、この欠点を改善するために、特許文献１に記載されているカスコードカレントミラー回路が提案されおり、これを利用して電流出力回路を構成することも可能である。図８を用いてこの回路を説明する。
直列接続したトランジスタＭ１３１，Ｍ１３２の各ゲートをトランジスタＭ１３２のドレインに接続し、かつ直列接続した２つの出力トランジスタＭ１３３，Ｍ１３４のゲートに接続する。なお、トランジスタＭ１３１，Ｍ１３３を飽和領域で動作させるために、トランジスタＭ１３２のゲートソース電圧Ｖｇｓ１３２をトランジスタＭ１３１の閾値電圧よりも低くし、且つ、トランジスタＭ１３４のゲートソース電圧Ｖｇｓ１３４をトランジスタＭ１３３の閥値電圧よりも低くする。
【０００８】
これによって、トランジスタＭ１３４のドレイン電圧（出力電圧端）Ｖｏを、Ｖｄｄ−（Ｖｇｓ１３３−Ｖｇｓ１３４＋ΔＶ１３２）とすることができ、出力電圧端子の電圧余裕度を上げることが可能となる。
【特許文献１】特開平１１−２３４０６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記特許文献１の図８に示したカレントミラーを用いた電流出力回路においては、図６に示したような、カレントミラー部を１つのトランジスタで構成した回路における出力端子の電圧余裕度Ｖｄｄ−ΔＶ１１２には及ばない。
更に、図８に示す回路方式では、２つの直列に接続されたトランジスタの飽和動作条件（Ｖｇｓ１３２＞Ｖｔ１３１，Ｖｇｓ１３４＞Ｖｔ１３３）を満足させることが必要であり、これを実現する手段として多閾値プロセスを用いることが提案されているが、これは言うまでも無く製造コストを上げることとなる。
【００１０】
また、他の実現手段として、トランジスタＭ１３２，Ｍ１３４をゲート長の短いトランジスタで構成し、いわゆる短チャネル効果を利用して、弱反転領域の動作を実現する方法が提案されている。この方法によると、トランジスタＭ１３１，Ｍ１３３を、短チャネル効果を生じない充分長いチャネル長としなくてはならず、素子を不必要に大きくする必要性が生じる場合がある。
【００１１】
また、基板バイアス効果による閥値電圧の上昇の影響も無視できない。これを抑制するために、トランジスタのバルクを電源に接続する手段は、基板電位の極性により、Ｐトランジスタ、或いはＮトランジスタの何れかに限られてしまう。例えば、図８の基板極性がＮ極性基板である場合は、トランジスタＭ１３２，Ｍ１３４の基板を電源に接続することができないため、基板バイアス効果により閾値が上昇してしまい、短チャネル効果を利用した実現が不可能になる場合もある。
本発明は、このような課題に鑑みてなされたものであり、電源電圧が低い場合でも正確な基準電流のカレントミラー動作を可能とし、これによって正確な出力電流又は出力電圧を得ることができる電流発生回路及び電圧発生回路を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の請求項１による電流発生回路は、入力端子に印加された基準電圧を電圧電流変換回路で変換した基準電流を、電流ミラー回路で増幅して出力端子から出力する電流発生回路において、前記電圧電流変換回路は、前記入力端子が負極入力端子に接続された第１の差動増幅器と、この第１の差動増幅器の出力端子にゲートが接続された第１のトランジスタと、電源とアース間に前記第１のトランジスタと共に直列接続され、前記第１の差動増幅器の正極入力端子にドレインが接続された第２のトランジスタと、この第２のトランジスタのドレインと電源線間に接続された抵抗器とを備え、前記電流ミラー回路は、前記第１の差動増幅器の出力端子及び前記第１のトランジスタのゲートに、ゲートが接続された第３のトランジスタと、この第３のトランジスタのドレインに正極入力端子が接続され、前記第１及び第２のトランジスタの接続部分に負極入力端子が接続され、前記第２のトランジスタのゲートに出力端子が接続された第２の差動増幅器とを備え、前記第３のトランジスタのドレインを前記出力端子に接続して電流を出力することを特徴とする。
【００１３】
また、本発明の請求項２による電流発生回路は、請求項１において、前記第１〜第３のトランジスタは、Ｐ及びＮチャネルの何れかのチャネル構造を有することを特徴とする。
これら請求項１及び２の構成によれば、第２の差動増幅器が、第１のトランジスタのドレインと第３のトランジスタのドレイン、つまり双方のトランジスタの電流出力端子を同電位とする制御を行うので、従来回路で生じていた第３のトランジスタのドレイン電圧による電流変動を抑え、正確な電流出力を可能とする。
【００１４】
また、本発明の請求項３による電圧発生回路は、入力端子に印加された基準電圧を電圧電流変換回路で変換した基準電流を、電流ミラー回路で増幅して出力端子から出力する電圧発生回路において、前記電圧電流変換回路は、前記入力端子が負極入力端子に接続された第１の差動増幅器と、この第１の差動増幅器の出力端子にゲートが接続された第１のトランジスタと、電源とアース間に前記第１のトランジスタと共に直列接続され、前記第１の差動増幅器の正極入力端子にドレインが接続された第２のトランジスタと、この第２のトランジスタのドレインと電源線間に接続された抵抗器とを備え、前記電流ミラー回路は、前記第１の差動増幅器の出力端子及び前記第１のトランジスタのゲートに、ゲートが接続された第３のトランジスタと、この第３のトランジスタのドレインに正極入力端子が接続され、前記第１及び第２のトランジスタの接続部分に負極入力端子が接続され、前記第２のトランジスタのゲートに出力端子が接続された第２の差動増幅器とを備え、前記第３のトランジスタのドレインと前記電源線との間に複数の抵抗器を接続し、各抵抗器の接続点を前記出力端子として用い、これら出力端子から電圧を取り出すことを特徴とする。
この構成によれば、複数の抵抗器の間に複数の電流出力端子が設けられているので、広範囲で高精度の電圧出力を得ることが可能となる。
【発明の効果】
【００１５】
以上説明したように本発明によれば、電源電圧が低い場合でも正確な基準電流のカレントミラー動作を可能とし、これによって正確な出力電流又は出力電圧を得ることができるという効果がある。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を、図面を参照して説明する。
図１は、本発明の実施の形態に係る電流発生回路の構成を示す回路図である。
図１に示す電流発生回路において、Ｍ１４１〜Ｍ１４３はＰチャネルトランジスタである。Ｒ１４１は抵抗器である。ｏｐ１４１，ｏｐ１４２は差動増幅器であり、Ｃ１４１は差動増幅器ｏｐ１４１の位相補償用キャパシタである。
【００１７】
トランジスタＭ１４１のソース端子は電源Ｖｄｄに接続され、ドレイン端子はトランジスタＭ１４２のソース端子、及び差動増幅器ｏｐ１４２の負極入力端子（−）に接続され、ゲート端子は差動増幅器ｏｐ１４１の出力端子に接続されている。トランジスタＭ１４２のドレイン端子は抵抗器Ｒ１４１の一端、及び、差動増幅器ｏｐ１４１の正極入力端子（＋）に接続され、ゲート端子は差動増幅器ｏｐ１４２の出力端子に接続されている。トランジスタＭ１４３のゲート端子は差動増幅器ｏｐ１４１の出力端子に接続され、ドレイン端子は出力電流Ｉｏｕｔが出力される電流出力端子となっている。差動増幅器ｏｐ１４１の負極入力端子（−）には基準電圧Ｖｒｅｆが印加されている。抵抗器Ｒ１４１の他端はアースに接続されている。差動増幅器ｏｐ１４１の出力端子と、トランジスタＭ１４２のドレイン端子間にはキャパシタＣ１４１が接続されている。
【００１８】
図２は、上記の差動増幅器ｏｐ１４１，ｏｐ１４２を実現する回路の一例である。Ｍｏ１４１，Ｍｏ１４２はＮトランジスタであり、ゲート長、ゲート幅はそれぞれ同一である。Ｍｏ１４３，Ｍｏ１４４はＰトランジスタであり、ゲート長、ゲート幅は同一である。Ｉｏ１４６は電流源である。なお、差動増幅器ｏｐ１４１とｏｐ１４２は同一のものである必要はない。
【００１９】
トランジスタＭｏ１４１，Ｍｏ１４２のトランスコンダクタンスをｇｍｏ１並びに出力インピーダンスを１／ｇｄｏ１、トランジスタＭｏ１４３，Ｍｏ１４４のトランスコンダクタンスをｇｍｏ２並びに出力インピーダンスを１／ｇｄｏ２とした場合、差動増幅器のゲインＡｏｐ≒ｇｍｏ１／（ｇｄｏ１＋ｇｄｏ２）となる。通常ｇｍｏ１＞１００*ｇｄｏであり、本構成の差動増幅器で５０倍以上のゲインを得ることができる。
【００２０】
図３は、上記の差動増幅器ｏｐ１４１のゲインをＡ１、差動増幅器ｏｐ１４２のゲインをＡ２として、図１の電流発生回路を小信号等価回路に置き換えた回路である。なお、直流動作を示すにあたり、キャパシタＣ１４１は省略する。
図３中、ｇｍ１，ｇｄ１はトランジスタＭ１４１の等価回路であり、ｇｍ２，ｇｄ２はトランジスタＭ１４２の等価回路であり、ｇｍ３，ｇｄ３はトランジスタＭ１４３の等価回路である。Ｒ１は抵抗器Ｒ１４１である。Ｉｏｕｔは出力電流である。
また、基準電圧をＶ、節点Ａの電位をＶａ、節点Ｂの電位をＶｂ、出力端の電圧をＶｏとする。
【００２１】
図３における節点Ａにおいてキルヒホッフの法則を用いると数式（１）が表せる。
Ａ：（−Ａ１・ｇｍ１−ｇｄ２）・Ｖａ−｛（Ａ２＋１）・ｇｍ２−ｇｄ２−ｇｄ１｝・Ｖｂ＋Ａ２・ｇｍ２・Ｖｏ＋Ａ１・ｇｍ１・Ｖ＝０  …（１）
図３における節点Ｂにおいてキルヒホッフの法則を用いると数式２が表せる。
Ｂ：（ｇｄ２＋１／Ｒ１）・Ｖａ＋｛Ａ２＋１）・ｇｍ２−ｇｄ２｝Ｖｂ−Ａ２・ｇｍ２・Ｖｏ＝０  …（２）
【００２２】
図３における出力端Ｃにおいてキルヒホッフの法則を用いると数式３が表せる。
Ｃ：Ａ１・ｇｍ３・（Ｖａ−Ｖ）−ｇｄ３・Ｖｏ＝Ｉｏｕｔ  …（３）
Ａ１＞＞１，Ａ２＞＞１，ｇｍ１＞＞ｇｄ１，ｇｍ２＞＞ｇｄ２であるから、数式（１）及び（２）は数式（４-１）と（４−２）のように近似できる。
Ａ：（−Ａ１・ｇｍ１・ｇｄ２）・Ｖａ−（Ａ２・ｇｍ２・ｇｄ１）・Ｖｂ＋Ａ２・ｇｍ２・Ｖｏ＋Ａ１・ｇｍ１・Ｖ＝０  …（４−１）
Ｂ：（ｇｄ２＋１／Ｒ１）・Ｖａ＋Ａ２・ｇｍ２・Ｖｂ−Ａ２・ｇｍ２・Ｖｏ＝０
…（４−２）
【００２３】
数式（４-１）及び（４−２）から次の数式（５）が得られる。
Ｖａ＝Ａ１・ｇｍ１／（Ａ１・ｇｍ１・１／Ｒ１）・Ｖ＋ｇｄ１／（Ａ１・ｇｍ１−１／Ｒ１）・Ｖｏ  …（５）
数式（３）と数式（５）から数式（６）が得られる。
Ａ１・ｇｍ３・１／（Ａ１・ｇｍ１−１／Ｒ１）・Ｖ/Ｒ１＋（Ａ１・ｇｍ３・ｇｄ１−Ａ１・ｇｄ３・ｇｍ１＋１／Ｒ１・ｇｄ３）・１／｛Ａ１・ｇｍ３・（Ａ１・ｇｍ１−１／Ｒ１）１｝＝Ｉｏｕｔ  …（６）
【００２４】
ここで、トランジスタＭ１４３は通常、トランジスタＭ１４１のカレントミラー回路を構成するため、Ｍ１４１の逓倍チャネル幅を用いることから、ｇｄ３＝ｋ・ｇｄ１，ｇｍ３＝ｋ・ｇｍ１と置くことができ、これを用いて数式（６）を書き換えると数式（７）が得られる。
ｋ・｛Ａ１・ｇｍ１・１／（Ａ１・ｇｍ１・１／Ｒ１）・Ｖ／Ｒ１＋ｇｄ１・／（Ａ１・ｇｍ１−１／Ｒ１）・Ｖｏ／Ｒ１｝＝Ｉｏｕｔ  …（７）
ここで基準電流ＩｒｅｆはＶａ／Ｒ１となり数式（５）から数式（８）のように表される。
Ａ１・ｇｍ１・１／（Ａ１・ｇｍ１−１／Ｒ１）・Ｖ／Ｒ１＋ｇｄ１・／（Ａ１・ｇｍ１−１／Ｒ１）・Ｖｏ／Ｒ１＝Ｉｒｅｆ  …（８）
数式（７）と数式（８）から分かるように出力電流Ｉｏｕｔ＝Ｉｒｅｆ・ｋとなり、正確な電流比となっていることが分かる。
【００２５】
そして、通常Ａ１・ｇｍ１＞＞１／Ｒ１，Ａ１／ｇｍ１＞＞ｇｄ１であることから、数式（７），（８）は数式（９），（１０）のように表すことができる。
ｋ・Ｖ／Ｒ１＝Ｉｏｕｔ  …（９）
Ｖ／Ｒ１＝Ｉｒｅｆ  …（１０）
数式（９），（１０）から分かるように、基準電圧Ｖと抵抗器Ｒ１により、正確な出力電流ｋ・Ｖ／Ｒ１を得ることができる。
【００２６】
出力電流Ｉｏｕｔの端子の電圧余裕度は、図１のトランジスタＭ１４３が飽和領域で動作すればよく、Ｖｄｄ−ΔＶ１４３となり、図６に示した電流出力回路と同じとなる。ここで、ΔＶ１４３はトランジスタＭ１４３の飽和電圧である。
更に、数式（７），（８）の第２項に注目すると、トランジスタＭ１４１，Ｍ１４３の出力インピーダンス１／ｇｄ１、１／ｇｄ３（＝ｋ*ｇｄ１）は、差動増幅器ｏｐ１４１のゲインによりＡ倍に増幅されていることが分かる。これは言い換えると、短チャネル効果による出力電流Ｉｏｕｔの変動を抑制することと同等であり、電流精度を得るために、不必要に素子面積を増大させる必要がなくなる。
【００２７】
また、本実施の形態において、トランジスタＭ１４１とＭ１４３は従属接続されているが、トランジスタＭ１４２のゲートは差動増幅器ｏｐ１４２の出力端子が接続されているため、基板効果によりＭ１４２の閾値が高くなったとしても、差動増幅器ｏｐ１４２の出力電圧が下がることで、トランジスタＭ１４１，Ｍ１４３の飽和領域動作を可能としている。つまり、基板効果の影響を受けにくい回路であることが分かる。同様の理由から、すべてのトランジスタＭ１４１〜Ｍ１４３は同一の閾値で動作可能であるため、多閥値のプロセスを使用することによるコストの増大も回避することができる。
【００２８】
以上説明したように、本実施の形態によれば、低電源電圧においても、出力端電圧によらない、基準電圧Ｖと抵抗器Ｒ１４１で決定される正確な電流出力を得ることができる。
また、差動増幅器ｏｐ１４２の位相余裕を確保する必要がある場合、差動増幅器ｏｐ１４２の出力端子と電源Ｖｄｄ間あるいは、節点Ａ間等にキャパシタを挿入することで容易に実現することができる。
但し、上記実施の形態はＰチャネルトランジスタの電流出力回路に限定されるものではなく、図４に示す本実施の形態の第１応用例に示すように、Ｎチャネルトランジスタの電流出力回路に適用することもできる。
【００２９】
図４の電流発生回路は、図１の電流発生回路と対称な構成となっており、トランジスタＭ１７１のドレイン端子がアースに接続され、ソース端子がトランジスタＭ１７２のソース端子、及び差動増幅器ｏｐ１７２の負極入力端子（−）に接続され、ゲート端子が差動増幅器ｏｐ１７１の出力端子に接続されている。トランジスタＭ１７２のソース端子が抵抗器Ｒ１７１の一端、及び、差動増幅器ｏｐ１７１の正極入力端子（＋）に接続され、ゲート端子が差動増幅器ｏｐ１７２の出力端子に接続されている。トランジスタＭ１７３のゲート端子が差動増幅器ｏｐ１７１の出力端子に接続され、ソース端子が出力電流Ｉｏｕｔが出力される電流出力端子となっている。差動増幅器ｏｐ１７１の負極入力端子（−）には基準電圧Ｖｒｅｆが印加されている。抵抗器Ｒ１７１の他端は電源Ｖｄｄに接続されている。差動増幅器ｏｐ１７１の出力端子と、トランジスタＭ１７２のソース端子間にはキャパシタＣ１７１が接続されている。
【００３０】
この構成の第１応用例の電流発生回路によっても、上記実施の形態と同様の効果を得ることができる。つまり、第２の差動増幅器ｏｐ１７２（図１ではｏｐ１４２）が、第１のトランジスタＭ１７１（図１ではＭ１４１）のドレイン端子と第３のトランジスタＭ１７３（図１ではＭ１４３）のドレイン端子、つまり出力電流端子を同電位に設定することにより第３のトランジスタＭ１７３（Ｍ１４３）のドレイン端子電圧による電流変動を抑え、正確な電流出力を可能とする。
【００３１】
また、図５に示す本実施の形態の第２応用例に示すように構成してもよい。これは、図１と同構成の電流発生回路に、電流出力端に複数の抵抗器Ｒ２を接続した構成である。また、Ｒ１８２[１]〜Ｒ１８２[ｎ]は抵抗端子を示す。
この構成の電流発生回路において、トランジスタＭ１４３のドレイン端子（電流出力端子）に任意の点に端子を設けた抵抗器Ｒ２を接続することで、電圧出力Ｖ・ｋ・Ｒ２［ｎ］／Ｒ１を得ることが可能である。この際、出力電圧は電源電圧−ΔＶ１４３まで可能であり、従来の電流ミラー回路を用いた場合よりも広い出力電圧範囲を確保することが可能となる。ここで抵抗器Ｒ２［ｎ］はアース側のＲ１８２[１]からＲ１８２［ｎ］の抵抗端子までの総抵抗値であり、ΔＶ１４３はトランジスタＭ１４３の飽和電圧である。
【００３２】
なお、出力電流は、本実施の形態の効果により基準電流が正確にミラーされるため、抵抗器Ｒ１４１とＲ１８２を同一の素子で形成することにより、製造プロセス等による抵抗素子のばらつきを相殺することができ、正確な電圧出力を得ることが可能となる。つまり、電流出力端子に任意の端子をもつ抵抗素子を付加することで、広範囲で高精度の電圧出力を得ることが可能となる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態に係る電流発生回路の構成を示す回路図である。
【図２】上記実施の形態の電流発生回路における差動増幅器を実現する一回路例である。
【図３】上記実施の形態の電流発生回路を小信号等価回路に置き換えた回路である。
【図４】上記実施の形態の第１応用例による電流発生回路の構成を示す回路図である。
【図５】上記実施の形態の第２応用例による電圧発生回路の構成を示す回路図である。
【図６】従来のカレントミラーを用いた電流出力回路の構成を示す回路図である。
【図７】従来のカスコードカレントミラーを用いた電流出力回路の構成を示す回路図である。
【図８】従来例である特許文献１に記載のカレントミラーを用いた電流出力回路の構成を示す回路図である。
【符号の説明】
【００３４】
Ｍ１１１，Ｍ１１２，Ｍ１２１，Ｍ１２２，Ｍ１２３，Ｍ１２４，Ｍ１３１，Ｍ１３２，Ｍ１３３，Ｍ１３４，Ｍ１４１，Ｍ１４２，Ｍ１４３，Ｍｏ１４３，Ｍｏ１４４  Ｐチャネルトランジスタ
Ｍｏ１４１，Ｍｏ１４２，Ｍ１７１，Ｍ１７２，Ｍ１７３  Ｎチャネルトランジスタ
ｏｐ１１１，ｏｐ１２１，ｏｐ１３Ｌｏｐ１４１，ｏｐ１４２，ｏｐ１４３，ｏｐ１７１，ｏｐ１７２  差動増幅器
Ｒ１１１，Ｒ１２１，Ｒ１３１，Ｒ１４１，Ｒ１７１，Ｒ１８１，Ｒ１８２  抵抗器
Ｒ１８２[１]〜Ｒ１８２[ｎ]  抵抗端子
Ｃ１１１，Ｃ１２１，Ｃ１３１，Ｃ１４１，Ｃ１７１  キャパシタンス
【図１】
0004699856.tif 000002
【図２】
0004699856.tif 000003
【図３】
0004699856.tif 000004
【図４】
0004699856.tif 000005
【図５】
0004699856.tif 000006
【図６】
0004699856.tif 000007
【図７】
0004699856.tif 000008
【図８】
0004699856.tif 000009