(57)【特許請求の範囲】
【請求項１】
駆動素子にアナログ駆動信号が供給されることにより、前記駆動素子に対応して設けられたノズルから液滴を吐出する液体吐出ヘッドの駆動回路であって、
前記ノズルから液滴を吐出させるための第１のアナログ駆動信号及び前記液滴吐出ヘッド内のインクの液面を振動させるための第２のアナログ駆動信号を少なくとも生成し、何れかのアナログ駆動信号を選択的に出力する駆動信号生成手段と、
前記駆動信号生成手段から出力されたアナログ駆動信号をパルス変調してデジタル信号を出力するパルス変調手段と、
スイッチング信号を生成するスイッチング信号生成手段と、
前記スイッチング信号に基づいてスイッチング回路をスイッチング動作させることにより前記デジタル信号をＤ級増幅するＤ級アンプと、
前記Ｄ級アンプの出力を平滑化したアナログ駆動信号を前記駆動素子に供給するフィルタと、
液滴吐出装置の動作モードが印字モードの場合は前記第１のアナログ駆動信号を出力するように、前記動作モードが非印字モードの場合は前記第２のアナログ駆動信号を出力するように前記駆動信号生成手段に指示すると共に、前記動作モードが印字モードの場合はハイレベルとなり、前記動作モードが非印字モードの場合はローレベルとなる周波数選択信号を出力する出力手段から出力された前記周波数選択信号がハイレベルの場合には、前記スイッチング信号のスイッチング周波数を、前記第１のアナログ駆動信号に対応して予め定めた第１のスイッチング周波数に設定し、前記出力手段から出力された前記周波数選択信号がローレベルの場合には、前記スイッチング信号のスイッチング周波数を、前記第２のアナログ駆動信号に対応して予め定めた、前記第１のスイッチング周波数よりも低い第２のスイッチング周波数に設定する周波数設定手段と、
を備えたことを特徴とする液滴吐出ヘッドの駆動回路。
【請求項２】
前記液滴吐出ヘッドに供給されるアナログ駆動信号を帰還した帰還信号と、前記駆動信号生成手段から出力されたアナログ駆動信号との誤差信号を出力する演算増幅器をさらに備え、
前記パルス変調手段はパルス幅変調手段であり、当該パルス幅変調手段は、前記誤差信号と前記スイッチング信号との比較結果を前記変調信号として出力する比較器であることを特徴とする請求項１記載の液滴吐出ヘッドの駆動回路。
【請求項３】
前記周波数設定手段は、
所定周波数の方形波を出力する方形波発振手段と、
入力された前記周波数選択信号としての分周比に応じて前記方形波を分周する分周手段と、
を含み、
前記スイッチング信号生成手段は、前記分周手段により分周された方形波から前記スイッチング信号を生成することを特徴とする請求項１又は請求項２記載の液滴吐出ヘッドの駆動回路。
【請求項４】
前記周波数設定手段は、
異なる周波数の方形波を出力する複数の方形波発振手段と、
前記周波数選択信号に応じて前記複数の方形波発振手段から出力される方形波発振手段のうち何れかの方形波を選択する方形波選択手段と、
を含み、
前記スイッチング信号生成手段は、前記方形波選択手段により選択された方形波から前記スイッチング信号を生成することを特徴とする請求項１又は請求項２記載の液滴吐出ヘッドの駆動回路。
【請求項５】
前記スイッチング信号生成手段は、前記周波数設定手段から出力される方形波から三角波を生成する三角波発生手段であることを特徴とする請求項３又は請求項４記載の液滴吐出ヘッドの駆動回路。
【請求項６】
前記三角波発生手段は積分回路を含んで成り、前記積分回路は、
演算増幅器と、
前記周波数設定手段から出力される方形波が入力される前記演算増幅器の反転入力端子と、前記演算増幅器の出力端子と、の間に並列接続された容量の異なる複数のコンデンサと、
前記周波数選択信号に応じて前記複数のコンデンサのうち何れかのコンデンサを選択するコンデンサ選択手段と、
を含むことを特徴とする請求項５記載の液滴吐出ヘッドの駆動回路。
【請求項７】
前記三角波発生手段は積分回路を含んで成り、前記積分回路は、
演算増幅器と、
前記周波数設定手段から出力される方形波が入力される前記演算増幅器の反転入力端子と、前記演算増幅器の出力端子と、の間に接続されたコンデンサと、
前記周波数選択信号に応じて前記演算増幅器の反転入力端子に入力される方形波の電流値を制御する電流制御手段と、
を含むことを特徴とする請求項５記載の液滴吐出ヘッドの駆動回路。
【請求項８】
駆動素子にアナログ駆動信号が供給されることにより、前記駆動素子に対応して設けられたノズルから液滴を吐出する液体吐出ヘッドと、
前記ノズルから液滴を吐出させるための第１のアナログ駆動信号及び前記液滴吐出ヘッド内のインクの液面を振動させるための第２のアナログ駆動信号を少なくとも生成し、何れかのアナログ駆動信号を選択的に出力する駆動信号生成手段と、
前記駆動信号生成手段から出力されたアナログ駆動信号をパルス変調してデジタル信号を出力するパルス変調手段と、
スイッチング信号を生成するスイッチング信号生成手段と、
前記スイッチング信号に基づいてスイッチング回路をスイッチング動作させることにより前記デジタル信号をＤ級増幅するＤ級アンプと、
前記Ｄ級アンプの出力を平滑化したアナログ駆動信号を前記駆動素子に供給するフィルタと、
液滴吐出装置の動作モードが印字モードの場合は前記第１のアナログ駆動信号を出力するように、前記動作モードが非印字モードの場合は前記第２のアナログ駆動信号を出力するように前記駆動信号生成手段に指示すると共に、前記動作モードが印字モードの場合はハイレベルとなり、前記動作モードが非印字モードの場合はローレベルとなる周波数選択信号を出力する出力手段と、
前記出力手段から出力された周波数選択信号がハイレベルの場合には、前記スイッチング信号のスイッチング周波数を、前記第１のアナログ駆動信号に対応して予め定めた第１のスイッチング周波数に設定し、前記出力手段から出力された前記周波数選択信号がローレベルの場合には、前記スイッチング信号のスイッチング周波数を、前記第２のアナログ駆動信号に対応して予め定めた、前記第１のスイッチング周波数よりも低い第２のスイッチング周波数に設定する周波数設定手段と、
を備えた液滴吐出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液滴吐出ヘッドの駆動回路及び方法、液滴吐出装置に係り、特に、非印字モードにおいてもインクを攪拌するための駆動信号を液滴吐出ヘッドに供給する液滴吐出ヘッドの駆動回路及び方法、液滴吐出装置に関する。
【背景技術】
【０００２】
短幅のヘッドユニット（短尺ヘッド）を繋いで長尺化した長尺ヘッド（例えばＦＷＡ（Full Width Array）化したヘッド、すなわち紙幅まで長尺化したヘッド）を用いたインクジェット記録装置では、高速記録が可能になる。このため、近年、この長尺ヘッドを用いたインクジェット記録装置の開発が益々進められてきている。
【０００３】
このような長尺ヘッドを用いたインクジェット記録装置では、用紙の膨潤を防ぐためインクの含水量を減らしたり、乾燥を早めたりするために処理液を用いる場合がある。このため、記録ヘッド内のインク流路やノズル面でのインクの固化が問題になる。これを防ぐためには、非印字モードでもインク流路やノズル液面を振動させてインクを攪拌する必要がある。
【０００４】
また、インクジェット記録装置が消費するエネルギーは図１３に示すように、準備状態（ｗａｒｍ  ｕｐ）、稼働状態（ｒｕｎ）、待機状態（ｓｔａｎｄ  ｂｙ）、停止状態（ｓｌｅｅｐ）で異なり、インクジェット記録装置のエネルギー消費効率ηは次式で表される。
【０００５】
【数１】
0004735279.tif 000002
【０００６】
ここで、Ｔnは各状態の時間、Ｗnは各状態の消費電力を表し、添え字のｎは１〜４の値である。
【０００７】
エネルギー消費効率ηを改善するために、印字モードである稼働状態での消費電力を下げるだけでなく、非印字モードであるその他の状態、すなわち準備状態、待機状態、停止状態における消費電力を下げる必要があるが、待機状態では、印刷データが入力されたらすぐに印刷する必要があるため、消費電力を下げるのは困難である。
【０００８】
また、特許文献１には、停止状態において、低電力化のために記録ヘッドの駆動電源をオフする技術が開示されている。
【０００９】
また、特許文献２には、主電源のスイッチング周波数を可変して省力化する技術が開示されている。
【特許文献１】特開平１０−１９３６２８号公報
【特許文献２】特開２０００−１４１４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に記載された技術では、停止状態において記録ヘッドの駆動電源をオフすることにより液面の固化が進み、メンテナンスに時間を要するという問題があった。
【００１１】
また、特許文献２に記載された技術では、主電源の周波数切換には通常数１００ｍｓｅｃ程度かかり、ヘッド駆動部の電源電圧が不安定になる恐れがあるという問題があった。これを防ぐには、主電源の二次出力に負荷安定化用のブリーダ抵抗が必要となり、かえって消費電力が増える可能性がある。
【００１２】
本発明は、上述した課題を解決するために提案されたものであり、インクの固化等を防ぐと共に非印字モードにおける消費電力を低下させることができる液滴吐出ヘッドの駆動回路及び方法、液滴吐出装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために請求項１記載の発明に係る液滴吐出ヘッドの駆動回路は、駆動素子にアナログ駆動信号が供給されることにより、前記駆動素子に対応して設けられたノズルから液滴を吐出する液体吐出ヘッドの駆動回路であって、前記ノズルから液滴を吐出させるための第１のアナログ駆動信号及び前記液滴吐出ヘッド内のインクの液面を振動させるための第２のアナログ駆動信号を少なくとも生成し、何れかのアナログ駆動信号を選択的に出力する駆動信号生成手段と、前記駆動信号生成手段から出力されたアナログ駆動信号をパルス変調してデジタル信号を出力するパルス変調手段と、スイッチング信号を生成するスイッチング信号生成手段と、前記スイッチング信号に基づいてスイッチング回路をスイッチング動作させることにより前記デジタル信号をＤ級増幅するＤ級アンプと、前記Ｄ級アンプの出力を平滑化したアナログ駆動信号を前記駆動素子に供給するフィルタと、液滴吐出装置の動作モードが印字モードの場合は前記第１のアナログ駆動信号を出力するように、前記動作モードが非印字モードの場合は前記第２のアナログ駆動信号を出力するように前記駆動信号生成手段に指示すると共に、前記動作モードが印字モードの場合はハイレベルとなり、前記動作モードが非印字モードの場合はローレベルとなる周波数選択信号を出力する出力手段から出力された前記周波数選択信号がハイレベルの場合には、前記スイッチング信号のスイッチング周波数を、前記第１のアナログ駆動信号に対応して予め定めた第１のスイッチング周波数に設定し、前記出力手段から出力された前記周波数選択信号がローレベルの場合には、前記スイッチング信号のスイッチング周波数を、前記第２のアナログ駆動信号に対応して予め定めた、前記第１のスイッチング周波数よりも低い第２のスイッチング周波数に設定する周波数設定手段と、を備えたことを特徴とする。
【００１４】
この発明によれば、ノズルから液滴を吐出させるための第１のアナログ駆動信号及び液滴吐出ヘッド内のインクの液面を振動させるための第２のアナログ駆動信号を選択的に出力する駆動信号生成手段を備えている。そして、この駆動信号生成手段から出力されるアナログ駆動信号に応じて、アナログ駆動信号をパルス変調したデジタル信号をスイッチングするためのスイッチング信号のスイッチング周波数を設定する周波数設定手段を備えた構成としたので、ノズルから液滴を吐出させる印字モードと、液滴吐出ヘッド内のインクの液面を振動させる非印字モードとでそれぞれに適したスイッチング周波数を設定することができる。このため、非印字モードにおいてはスイッチング周波数を低下させることも可能となり、インクの固化等を防ぐと共に非印字モードにおける消費電力を低下させることが可能となる。
【００１５】
なお、請求項２に記載したように、前記液滴吐出ヘッドに供給されるアナログ駆動信号を帰還した帰還信号と、前記駆動信号生成手段から出力されたアナログ駆動信号との誤差信号を出力する演算増幅器をさらに備え、前記パルス変調手段はパルス幅変調手段であり、当該パルス幅変調手段は、前記誤差信号と前記スイッチング信号との比較結果を前記デジタル信号として出力する比較器である構成としてもよい。
【００１８】
また、請求項３に記載したように、前記周波数設定手段は、所定周波数の方形波を出力する方形波発振手段と、入力された前記周波数選択信号としての分周比に応じて前記方形波を分周する分周手段と、を含み、前記スイッチング信号生成手段は、前記分周手段により分周された方形波から前記スイッチング信号を生成する構成としてもよい。
【００１９】
また、請求項４に記載したように、前記周波数設定手段は、異なる周波数の方形波を出力する複数の方形波発振手段と、前記周波数選択信号に応じて前記複数の方形波発振手段から出力される方形波発振手段のうち何れかの方形波を選択する方形波選択手段と、を含み、前記スイッチング信号生成手段は、前記方形波選択手段により選択された方形波から前記スイッチング信号を生成する構成としてもよい。
【００２０】
また、請求項５に記載したように、前記スイッチング信号生成手段は、前記周波数設定手段から出力される方形波から三角波を生成する三角波発生手段である構成としてもよい。
【００２１】
この場合、請求項６に記載したように、前記三角波発生手段は積分回路を含んで成り、前記積分回路は、演算増幅器と、前記周波数設定手段から出力される方形波が入力される前記演算増幅器の反転入力端子と、前記演算増幅器の出力端子と、の間に並列接続された容量の異なる複数のコンデンサと、前記周波数選択信号に応じて前記複数のコンデンサのうち何れかのコンデンサを選択するコンデンサ選択手段と、を含む構成としてもよい。
【００２２】
また、請求項７に記載したように、前記三角波発生手段は積分回路を含んで成り、前記積分回路は、演算増幅器と、前記周波数設定手段から出力される方形波が入力される前記演算増幅器の反転入力端子と、前記演算増幅器の出力端子と、の間に接続されたコンデンサと、前記周波数選択信号に応じて前記演算増幅器の反転入力端子に入力される方形波の電流値を制御する電流制御手段と、を含む構成としてもよい。
【００２５】
また、請求項８記載の発明の液滴吐出装置は、駆動素子にアナログ駆動信号が供給されることにより、前記駆動素子に対応して設けられたノズルから液滴を吐出する液体吐出ヘッドと、前記ノズルから液滴を吐出させるための第１のアナログ駆動信号及び前記液滴吐出ヘッド内のインクの液面を振動させるための第２のアナログ駆動信号を少なくとも生成し、何れかのアナログ駆動信号を選択的に出力する駆動信号生成手段と、前記駆動信号生成手段から出力されたアナログ駆動信号をパルス変調してデジタル信号を出力するパルス変調手段と、スイッチング信号を生成するスイッチング信号生成手段と、前記スイッチング信号に基づいてスイッチング回路をスイッチング動作させることにより前記デジタル信号をＤ級増幅するＤ級アンプと、前記Ｄ級アンプの出力を平滑化したアナログ駆動信号を前記駆動素子に供給するフィルタと、液滴吐出装置の動作モードが印字モードの場合は前記第１のアナログ駆動信号を出力するように、前記動作モードが非印字モードの場合は前記第２のアナログ駆動信号を出力するように前記駆動信号生成手段に指示すると共に、前記動作モードが印字モードの場合はハイレベルとなり、前記動作モードが非印字モードの場合はローレベルとなる周波数選択信号を出力する出力手段と、前記出力手段から出力された周波数選択信号がハイレベルの場合には、前記スイッチング信号のスイッチング周波数を、前記第１のアナログ駆動信号に対応して予め定めた第１のスイッチング周波数に設定し、前記出力手段から出力された前記周波数選択信号がローレベルの場合には、前記スイッチング信号のスイッチング周波数を、前記第２のアナログ駆動信号に対応して予め定めた、前記第１のスイッチング周波数よりも低い第２のスイッチング周波数に設定する周波数設定手段と、を備えたことを特徴とする。
【００２６】
この発明によれば、非印字モードにおいてはスイッチング周波数を低下させることが可能となり、インクの固化等を防ぐと共に非印字モードにおける消費電力を低下させることが可能となる。
【発明の効果】
【００２７】
本発明は、インクの固化等を防ぐと共に非印字モードにおける消費電力を低下させることができる、という効果を有する。
【発明を実施するための最良の形態】
【００２８】
以下、図面を参照して本発明の実施の形態について詳細に説明する。各実施形態では、液滴を吐出する液滴吐出装置を例に挙げて説明する。
【００２９】
（第１実施形態）
図１には、液滴吐出装置１０の制御系の概略ブロック図を示した。図１に示すように、液滴吐出装置１０は、駆動回路１、ヘッド２、制御部４０、ポート４２、タイマ４４、及び波形発生回路４６を含んで構成されている。制御部４０、ポート４２、タイマ４４、及び波形発生回路４６は、バス４８を介して接続されている。
【００３０】
この液滴吐出装置１０は、準備状態（ｗａｒｍ  ｕｐ）、稼働状態（ｒｕｎ）、待機状態（ｓｔａｎｄ  ｂｙ）、停止状態（ｓｌｅｅｐ）の各モードで動作する。準備状態は、例えば液滴吐出装置１０の図示しないメモリやロジック回路の初期化処理等を実行した状態であり、稼働状態は、入力された印字データに基づいて印字を実行中の状態であり、待機状態は、印字データを受信した場合にはすぐに印字を開始できる状態であり、停止状態は、印字データを受信してもすぐに印字を開始できず、インクをバキュームする等の再起動処理が必要な状態である。制御部４０は、装置の稼働状況に応じて、上記の各状態を切り替える。タイマ４４は、例えば待機状態が所定時間連続した場合に停止状態に移行する等の制御を行う際に用いられる。
【００３１】
図２には、ヘッド２の内部構造を示した。なお、ヘッド２は多数個のノズルが設けられた長尺状のものであるが、個々のノズルに対応する部分は互いに同一の構造とされており、図２には単一のノズルに対応する部分のみを示している。
【００３２】
図２に示すように、ヘッド２にはインクタンク３が設けられており、このインクタンク３には、図示しないインク供給路を介して供給されたインクが貯留されている。インクタンク３は供給路４を介して圧力室６と連通されており、圧力室６はインクタンク３から供給路４を介して供給されるインクで満たされている。圧力室６の壁面の一部は振動板６Ａで構成されており、振動板６Ａには圧電アクチュエータ２２が接着等により接合されている。圧電アクチュエータ２２に電圧が印加されると、圧電アクチュエータ２２が変位することで振動板６Ａが振動し、振動板６Ａの振動が圧力波として圧力室６内を伝播することで、圧力室６内のインクが、圧力室６と連通されたノズル８を介しインク滴として吐出される。
【００３３】
図３には、駆動回路１の回路構成を示した。駆動回路１には、演算増幅器１１、比較器１２、デジタル電圧増幅器１３、及びフィルタ１４が設けられている。
【００３４】
ヘッド２は、ｎ（ｎは自然数）個の伝達ゲート２１1〜２１nと、各伝達ゲート２１1〜２１nにそれぞれ直列接続されたｎ個の圧電アクチュエータ２２1〜２２nと、を備えている。
【００３５】
演算増幅器１１の非反転入力端子には、波形発生回路４６からアナログ駆動信号が入力される。波形発生回路４６は、稼働状態、すなわち印字モードにおいては、図４（Ａ）に示すように大きな電圧振幅の波形でヘッド内のインクの液面を振動させることによりインクを吐出することができる波形の駆動信号Ａが圧電アクチュエータ２２に印加されるように、駆動信号Ａと同様の波形を発生する。一方、待機状態や停止状態等の非印字モードでは、同図（Ｂ）に示すように勾配が緩く振幅が小さい波形でインクは吐出しないがヘッド内のインクの液面を振動させてインクを攪拌することによりインクの増粘、固化を防ぐことができる波形の駆動信号Ｂが圧電アクチュエータ２２に印加されるように、駆動信号Ｂと同様の波形を発生する。制御部４０は、印字モードでは駆動信号Ａと同様の波形を発生するように、非印字モードでは駆動信号Ｂと同様の波形を発生するように波形発生回路４６に指示する。
【００３６】
なお、駆動信号Ａの周波数帯域は一例として１ＭＨｚ程度、駆動信号Ｂの周波数は一例として１００ｋＨｚ程度である。また、図４（Ａ）、（Ｂ）の縦軸の一つの目盛りは５Ｖであり、同図（Ａ）、（Ｂ）に示すように、圧電アクチュエータ２２には、約３０Ｖ程度の直流バイアス電圧が印加されている。
【００３７】
演算増幅器１１の出力端子は、パルス幅変調器を構成する比較器１２の非反転入力端子に接続されている。また、演算増幅器１１の出力端子は、抵抗Ｒ２及びコンデンサＣ１で構成された直列回路を介して、演算増幅器１１の反転入力端子に接続されている。抵抗Ｒ２及びコンデンサＣ１で構成された直列回路には、抵抗Ｒ１が並列に接続されている。
【００３８】
コンデンサＣ１及び抵抗Ｒ１は、高周波帯域で演算増幅器１１のゲインを下げる働きをする。これにより、必要以上に帯域を延ばして不安定にさせないようにする。抵抗Ｒ２は、演算増幅器１１の出力が比較器１２の同相入力範囲を超えないようにゲインを制御する。ただし、抵抗Ｒ２の値が小さすぎると開ループゲインが下がりすぎて圧電アクチュエータ２２の出力に定常偏差（オフセット）が生じるので、その値の決定は両者のトレ−ドオフによる。
【００３９】
比較器１２の反転入力端子には、後述する三角波発生回路２５から三角波が入力され、非反転入力端子には演算増幅器１１の出力信号が入力される。比較器１２は、パルス幅変調器であり、非反転入力端子に入力された誤差信号の電圧が、反転入力端子に入力された三角波の電圧より高い時にハイレベルの信号を出力し、低いときにローレベルの信号を出力する。比較器１２の出力端子は、デジタル電圧増幅器１３の入力端子に接続されている。
【００４０】
図５は、デジタル電圧増幅器１３の回路構成を示す図である。デジタル電圧増幅器１３は、上側スイッチング回路３２及び下側スイッチング回路３４を有している。
【００４１】
上側スイッチング回路３２は、ダイオードＤ０、Ｄ１１、Ｄ１２、コンデンサＣ１１、Ｃ１２、抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、ＰチャンネルのＭＯＳＦＥＴＱ１１、Ｑ１４と、ＮチャンネルのＭＯＳＦＥＴＱ１２、Ｑ１３，Ｑ１５を有している。
【００４２】
下側スイッチング回路３４は、コンデンサＣ２１、Ｃ２２、ダイオードＤ２１、Ｄ２２、抵抗Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、ＰチャンネルのＭＯＳＦＥＴＱ２１、Ｑ２４、ＮチャンネルのＭＯＳＦＥＴＱ２２、Ｑ２３、Ｑ２５を有している。
【００４３】
ＭＯＳＦＥＴＱ２２のゲートは、入力端子６３を介して比較器１２の出力端子に接続され、ソースは接地されている。ＭＯＳＦＥＴＱ２２のドレインは、抵抗Ｒ２２を介して、下側スイッチング回路３４を駆動するための下側ゲート駆動電源端子９０に接続されている。
【００４４】
ＭＯＳＦＥＴＱ２１のドレインは、下側ゲート駆動電源端子９０に接続されている。ＭＯＳＦＥＴＱ２１のソースは、ＭＯＳＦＥＴＱ２２のドレインに接続されている。
【００４５】
ＭＯＳＦＥＴＱ２１のゲートは、ダイオードＤ２１のアノードに接続されている。ダイオードＤ２１のカソードは、下側ゲート駆動電源端子９０に接続されている。また、ＭＯＳＦＥＴＱ２１のゲートは、抵抗Ｒ２１を介して下側ゲート駆動電源端子９０に接続され、コンデンサＣ２１を介して入力端子６３に接続されている。
【００４６】
ＭＯＳＦＥＴＱ２３、Ｑ２４は、ゲートが互いに接続され、プッシュプル型バッファ回路７８を構成している。ＭＯＳＦＥＴＱ２３のドレインは下側ゲート駆動電源端子９０に接続され、ソースはＭＯＳＦＥＴＱ２４のドレインに接続されている。ＭＯＳＦＥＴＱ２４のソースは接地されている。
【００４７】
このため、ＭＯＳＦＥＴＱ２３、Ｑ２４のゲートは、プッシュプル型バッファ回路７８の入力端子となる。また、ＭＯＳＦＥＴＱ２３のソース及びＭＯＳＦＥＴＱ２４のドレインは、プッシュプル型バッファ回路７８の出力端子となる。プッシュプル型バッファ回路７８の入力端子は、抵抗Ｒ２を介して、下側ゲート駆動電源端子９０に接続されている。
【００４８】
バッファ回路７８の出力端子は、抵抗Ｒ２３及びダイオードＤ２２で構成された並列回路、コンデンサＣ２２を介して、ＭＯＳＦＥＴＱ２５のゲートに接続されている。なお、ダイオードＤ２２のカソードはプッシュプル型バッファ回路７８の出力端子に接続され、そのアノードはコンデンサＣ２２に接続されている。ＭＯＳＦＥＴＱ２５のソースは接地されており、ドレインは出力端子５１に接続されている。ＭＯＳＦＥＴＱ２５のゲートは、抵抗Ｒ２４を介して接地されている。
【００４９】
上側スイッチング回路３２は、下側スイッチング回路３４とほぼ同様に構成されている。このため、上側スイッチング回路３２の詳細な構成は省略し、下側スイッチング回路３４と異なる接続関係を主に説明する。
【００５０】
なお、上側スイッチング回路３２のコンデンサＣ１１、Ｃ１２、ダイオードＤ１１、Ｄ１２、抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、ＭＯＳＦＥＴＱ１１、Ｑ１２、Ｑ１３、Ｑ１４の各々は、それぞれ下側スイッチング回路３４のコンデンサＣ２１、Ｃ２２、ダイオードＤ２１、Ｄ２２、抵抗Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、ＭＯＳＦＥＴＱ２１、Ｑ２２、Ｑ２３、Ｑ２４の各々に対応する。ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４で構成されるプッシュプル型バッファ回路８４は、プッシュプル型バッファ回路７８に対応する。
【００５１】
ＭＯＳＦＥＴＱ１２のゲートは、入力端子６３ではなく、プッシュプル型バッファ回路７８の出力端子に接続されている。ＭＯＳＦＥＴＱ１２のソースは接地されている。ＭＯＳＦＥＴＱ１４、Ｑ１５のソースは出力端子５１に接続されており、ＭＯＳＦＥＴＱ１５のドレインは電流を増幅するための高圧側電源（主電源）端子９１に接続されている。
【００５２】
ダイオードＤ１１のカソード、抵抗Ｒ１１、Ｒ１３、ＭＯＳＦＥＴＱ１３のドレインの各々は、ダイオードＤ０を介して、下側ゲート駆動電源端子９０に接続されている。なお、ダイオードＤ０のアノードは下側ゲート駆動電源端子９０に接続されている。また、下側ゲート駆動電源端子９０は、ダイオードＤ０、コンデンサＣ０を介して、ＭＯＳＦＥＴＱ１５のソースに接続されている。
【００５３】
図３に示すように、デジタル電圧増幅器１３の出力端子は、フィルタ１４に接続されている。フィルタ１４は、デジタル電圧増幅器１３の出力端子に接続されたインダクタＬ１と、インダクタＬ１の出力側に接続された抵抗Ｒ３と、抵抗Ｒ３の出力側に一端が接続され他端が接地されたコンデンサＣ２とを備えている。フィルタ１４は、インダクタＬ１に入力された信号を平滑化処理して抵抗Ｒ３から出力するローパスフィルタとして機能する。また、フィルタ１４は、抵抗Ｒ３及びコンデンサＣ２からなる回路と、インダクタＬ１との、高周波数帯域を減衰させる２つの要素を備え、２次遅れ要素となっている。
【００５４】
フィルタ１４の出力端子は、ヘッド２の各伝達ゲート２１1〜２１nに接続されている。ｎ個の伝達ゲート２１1〜２１nは、各伝達ゲート２１に対応してｎ個の圧電アクチュエータ２２1〜２２nに接続されている。圧電アクチュエータ２２1〜２２nの他端側は接地されている。
【００５５】
また、フィルタ１４の出力端子は、帰還回路１５、演算増幅器１７、抵抗Ｒ７を介して、演算増幅器１１の反転入力端子に接続されている。帰還回路１５は、並列に接続されたコンデンサＣ３及び抵抗Ｒ４と、抵抗Ｒ４の出力側に一端が接続され他端が接地された抵抗Ｒ６と、を備えている。抵抗Ｒ４及びＲ６は、フィルタ１４の出力電圧（圧電アクチュエータ２２の端子電圧）を分圧する。また、コンデンサＣ３及び抵抗Ｒ４の並列回路は、フィルタ１４の出力端子の位相調整を行う。
【００５６】
演算増幅器１７の反転入力端子は出力端子に接続されている。演算増幅器１７の非反転入力端子は、帰還回路１５の出力側（抵抗Ｒ４の出力側）に接続されている。このため、演算増幅器１７は、電圧ゲインが"１"のインピーダンス変換回路として機能する。
【００５７】
ここで、帰還回路１５のコンデンサＣ３、抵抗Ｒ４、Ｒ６の値は、演算増幅器１１に接続された抵抗Ｒ１、Ｒ２コンデンサＣ１の値の決定方法に影響を及ぼす。したがって、帰還回路１５の定数如何によっては、十分な開ループゲインの確保が困難な場合がある。
【００５８】
しかし、演算増幅器１７は、インピーダンス変換回路であり、帰還回路１５と演算増幅器１１を緩衝する、いわゆるバッファ回路である。これにより、帰還回路１５の諸定数と演算増幅器１１の定数Ｃ１，Ｒ１，Ｒ２を独立して設定することができるようになり、十分な開ループゲインを確保できる。結果として、定常偏差のない、追従性のよい回路を構成することが可能となる。
【００５９】
また、フィルタ１４には圧電アクチュエータ２２1〜２２nが並列に接続されているので、フィルタ１４の遮断周波数が変化する。しかし、閉ループの中にフィルタ１４、および圧電アクチュエータ２２1〜２２nが入るので、遮断周波数の変動を抑えることができる。
【００６０】
このように、駆動回路１は、スイッチング回路を用いたデジタル電圧増幅器１３、すなわちＤ級アンプを備えた構成としている。このため、従来のＡＢ級アンプと比較して装置をコンパクトに構成することができる。
【００６１】
なお、本実施形態の駆動回路１では帰還回路１５を備えた構成としているが、これが必要ない場合には、駆動信号を直接比較器１２に入力する構成としてもよい。
【００６２】
次に、周波数可変部２４及び三角波発生回路２５について説明する。
【００６３】
図６には、周波数可変部２４及び三角波発生回路２５の回路図を示した。周波数可変部２４は、方形波発振回路２７、カウンタ２８、及びＤフリップフロップ２９を含んで構成されている。
【００６４】
方形波発振回路２７は、例えば水晶発振子で構成され、所定周波数ｆ（例えば５ＭＨｚ）の方形波を出力する。方形波の振幅は、０−Ｖｃｃボルト（例えば３．３Ｖ又は５Ｖ）である。カウンタ２８は、方形波発振回路２７からの方形波を、制御部４０からポート４２を介して出力された周波数選択信号としての分周比ｎで分周し、これをＤフリップフロップ２９に出力する。すなわちカウンタ２８は、周波数ｆ／ｎの方形波をＤフリップフロップ２９のクロックパルス入力端子ＣＰに出力する。
【００６５】
Ｄフリップフロップ２９のＤ入力端子には、Ｑ出力端子から出力される出力信号を反転した信号を出力する／Ｑ出力端子が接続されている。従って、Ｄフリップフロップ２９のＱ出力端子からは、カウンタ２８から出力された周波数ｆ／ｎの方形波を２分周した図７（Ａ）に示すような方形波が、／Ｑ出力端子からはＱ出力端子から出力される方形波を反転した同図（Ｂ）に示すような方形波が出力される。
【００６６】
三角波発生回路２５は、差動増幅回路３０及び積分回路３１を含んで構成されている。
【００６７】
差動増幅回路３０は、抵抗Ｒ３１〜３４、演算増幅器５２、及びバイアス電圧ＶBを出力する直流電源５３を含んで構成されている。抵抗Ｒ３１の一端はＤフリップフロップ２９のＱ出力端子に接続され、他端は演算増幅器５２の反転入力端子に接続されている。抵抗Ｒ３２の一端はＤフリップフロップ２９の／Ｑ出力端子に接続され、他端は演算増幅器５２の非反転入力端子に接続されている。抵抗Ｒ３３の一端は演算増幅器５２の反転入力端子に接続され、他端は演算増幅器５２の出力端子に接続されている。抵抗Ｒ３４の一端は演算増幅器５２の非反転入力端子に接続され、他端は直流電源５３のプラス側に接続されている。
【００６８】
差動増幅回路３０は、入力される方形波の直流成分を除去し、バイアス電圧ＶBが印加された図７（Ｃ）に示すような方形波を積分回路３１に出力する。
【００６９】
積分回路３１は、抵抗Ｒ３５〜３９、演算増幅器５４、５５、及びコンデンサＣ３１を含んで構成されている。抵抗Ｒ３５の一端は演算増幅器５４の出力端子に接続に接続され、他端は演算増幅器５４の反転入力端子に接続されている。コンデンサＣ３１の一端は演算増幅器５４の反転入力端子に接続され、他端は演算増幅器５４の出力端子に接続されている。抵抗Ｒ３６の一端は演算増幅器５４の出力端子に接続され、他端は演算増幅器５５の反転入力端子に接続されている。抵抗Ｒ３７の一端は演算増幅器５５の反転入力端子に接続され、他端は演算増幅器５５の出力端子に接続されている。抵抗Ｒ３８の一端は演算増幅器５５の非反転入力端子に接続され、他端は直流電源５３のプラス側に接続されている。抵抗Ｒ３９の一端は演算増幅器５５の非反転入力端子に接続され、他端は接地されている。演算増幅器５５の出力端子は演算増幅器５４の非反転入力端子に接続されている。
【００７０】
このような積分回路３１は、バイアス電圧ＶBを基準として差動増幅回路３０から出力された方形波を積分し、図７（Ｄ）に示すような三角波を出力する。なお、従来のように演算増幅器５４の非反転入力端子を接地した構成の積分回路の場合、直流に対しては無限大のゲインとなるため、入力にわずかな直流オフセットがあると出力が飽和してしまう。このため、本実施形態の積分回路３１では、演算増幅器５５によるオフセットキャンセル回路を付加した構成としている。
【００７１】
次に、液滴吐出装置の動作について説明する。
【００７２】
図３に示すように、演算増幅器１１は、非反転入力端子に入力されたアナログ駆動信号と、圧電アクチュエータ２２の端子電圧が帰還回路１５、演算増幅器１７、抵抗Ｒ７を介して帰還された信号との誤差信号を、比較器１２の非反転入力端子へ出力する。
【００７３】
比較器１２は、非反転入力端子に入力された演算増幅器１１の誤差信号と、反転入力端子に入力された三角波とに基づいて、パルス幅変調を行う。そして、比較器１２は、非反転入力端子に入力された誤差信号の電圧の変動に応じたデューティ比のデジタル信号をデジタル電圧増幅器１３へ出力する。
【００７４】
このため、圧電アクチュエータ２２の端子電圧が上がれば、演算増幅器１１の誤差信号のレベルが下がる。そして、比較器１２から出力されるデジタル信号のデューティ比は下がり、圧電アクチュエータ２２の端子電圧も下がる。すなわち、比較器１２は、演算増幅器１１の誤差信号の電圧が０となるように制御する。
【００７５】
デジタル電圧増幅器１３は、比較器１２が出力したデジタル信号を、スイッチング動作により圧電アクチュエータ２２を駆動可能な電力（例えば、電圧略２０Ｖから４０Ｖ）となるように、電圧及び電流を増幅する。フィルタ１４は、デジタル電圧増幅器１３からの出力を平滑化して、ヘッド２の伝達ゲート２１1〜２１n各々へ出力する。
【００７６】
各伝達ゲート２１1〜２１nには、電力増幅された駆動信号が入力されると共に画像データに応じた電圧が印加される。これにより、伝達ゲート２１1〜２１nにそれぞれ対応して接続された圧電アクチュエータ２２1〜２２nに、駆動電圧が印加される。
【００７７】
圧電アクチュエータ２２1〜２２n各々は、容量性負荷であるので、画像データに応じた同時に駆動する圧電アクチュエータ２２1〜２２nの数の変動に応じて、フィルタ１４の遮断周波数が変動するおそれがある。詳細には、フィルタ１４を構成するコンデンサＣ２と、容量性負荷である圧電アクチュエータ２２1〜２２nとは、並列となっている。このため、同時に駆動する圧電アクチュエータ２２1〜２２nの数が変動すると、フィルタ１４の負荷が変動することとなり、遮断周波数が変動する可能性がある。
【００７８】
しかし、フィルタ１４から出力された信号（圧電アクチュエータ２２の端子電圧）は、帰還回路１５、演算増幅器１７を介して、演算増幅器１１の反転入力端子に帰還される。従って、フィルタ１４の遮断周波数の変動を抑制することができる。また、フィルタ１４の遮断周波数の変動を抑制することによって、圧電アクチュエータ２２1〜２２nの端子電圧を、略一定となるように補償することができる。
【００７９】
次に、デジタル電圧増幅器１３の動作について説明する。
【００８０】
入力端子６３を介して入力されるデジタル信号がハイレベルのときは、下側スイッチング回路３４のＭＯＳＦＥＴＱ２２は、ソース電圧に対してゲート電圧が高くなるので、ＭＯＳＦＥＴＱ２２はオンする。このとき、ＭＯＳＦＥＴＱ２２のドレイン電圧とＭＯＳＦＥＴＱ２５のソース電圧は同一であるため、ＭＯＳＦＥＴＱ２５はオフする。
【００８１】
また、入力端子６３から入力されたデジタル信号がハイレベルのときには、下側スイッチング回路３４のＭＯＳＦＥＴＱ２２がオンするので、上側スイッチング回路３２のＭＯＳＦＥＴＱ１２のゲートには、グランドレベル、すなわちローレベルの電圧が入力される。
【００８２】
ＭＯＳＦＥＴＱ１２のソースはグランドに接続されているので、ＭＯＳＦＥＴＱ１２はオフとなる。ＭＯＳＦＥＴＱ１２がオフのときには、ＭＯＳＦＥＴＱ１５のソースには、下側ゲート駆動電源端子９０から電源電圧が入力される。コンデンサＣ０に全く電荷が溜まっていない状態では、ＭＯＳＦＥＴＱ１５のソース電圧に対してゲート電圧が大きくなるので、ＭＯＳＦＥＴＱ１５はオンする。
【００８３】
このため、入力端子６３から入力されたデジタル信号がハイレベルのときに、上側スイッチング回路３２のＭＯＳＦＥＴＱ１５はオンし、下側スイッチング回路３４のＭＯＳＦＥＴＱ２５はオフするので、上側スイッチング回路３２は導通状態となる。このとき、下側スイッチング回路３４は、ＭＯＳＦＥＴＱ２５がオフするので、開放状態となる。
【００８４】
したがって、入力端子６３に入力されたデジタル信号がハイレベルのときに、デジタル電圧増幅器１３は、全体としては正論理の電力増幅回路となり、上側スイッチング回路３２が、圧電アクチュエータ２２1〜２２n各々を充電する。
【００８５】
入力端子６３から入力されたデジタル信号がローレベルのときは、反対に、上側スイッチング回路３２のＭＯＳＦＥＴＱ１５はオフし、下側スイッチング回路３４のＭＯＳＦＥＴＱ２５はオンするので、下側スイッチング回路３４は導通状態となる。このとき、上側スイッチング回路３２は、開放状態となる。
【００８６】
このため、入力端子６３に入力されたデジタル信号がローレベルのときは、下側スイッチング回路３４は、圧電アクチュエータ２２1〜２２n各々を放電する。このとき、上側スイッチング回路３２は、開放状態となる。
【００８７】
したがって、入力端子６３に入力されたデジタル信号がローレベルのときに、デジタル電圧増幅器１３は、全体としては負論理の電力増幅回路となり、下側スイッチング回路３４が、圧電アクチュエータ２２1〜２２n各々を放電する。
【００８８】
このように、デジタル電圧増幅器１３は、スイッチング動作というデジタル的な手法を用いて、電圧増幅及び電流増幅を行う。このため、アナログ信号を電圧増幅及び電流増幅する従来の電力増幅器に比べて、電力増幅時の発熱を抑制することができる。
【００８９】
上側スイッチング回路３２のＭＯＳＦＥＴＱ１２及び抵抗Ｒ１２から構成される直列回路は、デジタル信号の電圧を増幅するための回路であり、入力端子６３から入力されたデジタル信号に応じて電圧増幅を行う。
【００９０】
入力端子６３から入力されたデジタル信号がハイレベルのとき、ＭＯＳＦＥＴＱ１２はオフする。ＭＯＳＦＥＴＱ１２がオフのときには、下側ゲート駆動電源端子９０からの電源電圧が抵抗Ｒ１２を介して入力され、抵抗Ｒ１２及びＭＯＳＦＥＴＱ１２から構成される直列回路によって電圧増幅がなされた後に、バッファ回路８４に出力される。
【００９１】
ここで、入力端子６３から入力されたデジタル信号が、ローレベルからハイレベルに変化すると、ＭＯＳＦＥＴＱ１２は、オンからオフに遷移する。ＭＯＳＦＥＴＱ１２がオンからオフへ遷移する遷移状態では、下側ゲート駆動電源端子９０から、抵抗Ｒ１２を介してＭＯＳＦＥＴＱ１２のゲート／ドレイン間の帰還容量に電力が印加される。このときＭＯＳＦＥＴＱ１２のゲート／ドレイン間の帰還容量は、略数ｐＦのオーダであるが、ＭＯＳＦＥＴＱ１２を高速に動作させるには、抵抗Ｒ１２の値を小さい値、例えば１ＫΩに定めなければならない。しかし、ＭＯＳＦＥＴＱ１２がオンからオフに遷移する遷移状態に、下側ゲート駆動電源端子９０から抵抗Ｒ１２を介してＭＯＳＦＥＴＱ１２のゲート／ドレイン間の帰還容量に電流が流れると、１Ｗオーダーの大きな熱が発生するおそれがある。
【００９２】
このような発熱を抑制するためには、抵抗Ｒ１２の値を大きくする必要があるが、抵抗Ｒ１２の値を大きくすると、ＭＯＳＦＥＴＱ１２を高速動作することが困難となる。
【００９３】
そこで、本実施の形態では、入力端子６３から入力されたデジタル信号がローレベルのときにオンするとともに、オンのときに下側ゲート駆動電源端子９０からＭＯＳＦＥＴＱ１２のドレインに至る経路においてＲ１２を短絡するようにＭＯＳＦＥＴＱ１１が接続されている。また、抵抗Ｒ１２の値を大きく定める。本実施の形態では、例えば、１０ＫΩ以上の値を定めている。入力端子６３から入力されたデジタル信号がローレベルのときに、ＭＯＳＦＥＴＱ１１がオンすることで抵抗Ｒ１２が短絡され、下側ゲート駆動電源端子９０から抵抗Ｒ１１を介して、ＭＯＳＦＥＴＱ１２のドレインに電流が流れる。
【００９４】
このように、抵抗Ｒ１２の値を大きく定め、入力端子６３を介して入力されたデジタル信号がローレベルのときにオンするＭＯＳＦＥＴＱ１１が抵抗Ｒ１２を短絡させるように設けられているので、デジタル信号がローレベルのときに抵抗Ｒ１２を経由しない別の迂回路を設けることができるので、発熱を抑制することができるとともに、高速にＭＯＳＦＥＴＱ１２を動作させることができる。
【００９５】
なお、抵抗Ｒ１２の抵抗を大きくし、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４をバイポーラで構成すると、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４への電流供給が困難となるので、本実施の形態では、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４は、ＰチャネルＭＯＳＦＥＴで構成されている。
【００９６】
入力端子６３から入力されるデジタル信号がハイレベルのときは、コンデンサＣ１１には、下側ゲート駆動電源端子９０から供給された電力と略等しいピンチオフ電圧がかかっている。入力端子６３から入力されるデジタル信号がローレベルになると、ＭＯＳＦＥＴＱ１２がオンするので、ＭＯＳＦＥＴＱ１１のゲート電圧は短時間で減少する。ＭＯＳＦＥＴＱ１１のゲート電圧が短時間で減少すると、コンデンサＣ１１の下側端子電圧も下がるので、ＭＯＳＦＥＴＱ１２のゲート／ソース間の入力容量も高速で放電される。このため、ＭＯＳＦＥＴＱ１１を、ＰチャネルＭＯＳＦＥＴで構成しても、ＭＯＳＦＥＴＱ１１を速い速度で動作させることができる。
【００９７】
また、コンデンサＣ１１には、ダイオードＤ１１のアノードが接続されており、ダイオードＤ１１のカソードは、下側ゲート駆動電源端子９０に接続されている。このようにダイオードＤ１１が接続されているので、ＭＯＳＦＥＴＱ１２のゲート電圧が上がって下側ゲート駆動電源端子９０へ逆バイアスがかかることを防ぐことができる。
【００９８】
このように、上側電圧増幅回路として機能する上記コンデンサＣ１１、ダイオードＤ１１、抵抗Ｒ１１、ＭＯＳＦＥＴＱ１１、抵抗Ｒ１２、及びＭＯＳＦＥＴＱ１２について、入力端子６３を介して入力されたデジタル信号がローレベルのときにオンするＭＯＳＦＥＴＱ１２と抵抗Ｒ１２とを直列接続した電圧増幅回路として機能する直列回路を構成し、抵抗Ｒ１２の抵抗を大きい値となるように定めるとともに、デジタル信号がローレベルのときにオンすることによって抵抗Ｒ１２を短絡させるようにＭＯＳＦＥＴＱ１１を接続したので、直列回路の発熱を回避することができるとともに、高速にＭＯＳＦＥＴＱ１２を動作させることができる。
【００９９】
また、コンデンサＣ１１によって、ＭＯＳＦＥＴＱ１１のゲート／ソース容量を高速で放電することができるので、ＭＯＳＦＥＴＱ１１を速いスピードで動作させることができる。また、ダイオードＤ１１によって、下側ゲート駆動電源端子９０へ逆バイアスがかかることを防ぐことができる。
【０１００】
次に、上側スイッチング回路３２のＭＯＳＦＥＴＱ１３、ＭＯＳＦＥＴＱ１４、抵抗Ｒ１３、ダイオードＤ１２、コンデンサＣ１２、及び抵抗Ｒ１４各々の作用、及び上側スイッチング素子として機能するＭＯＳＦＥＴＱ１５の作用について説明する。
【０１０１】
上述のように、入力端子６３から入力されたデジタル信号がハイレベルのとき、ＭＯＳＦＥＴＱ１２はオフし、抵抗Ｒ１２及びＭＯＳＦＥＴＱ１２から構成される直列回路によって電圧増幅がなされる。電圧増幅された信号は、バッファ回路８４に出力される。
【０１０２】
バッファ回路８４は、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４からなるプッシュプル型のバッファ回路であって、電圧増幅された信号を電流増幅する。電圧増幅及び電流増幅された信号は、抵抗Ｒ１３及びコンデンサＣ１２を介してＭＯＳＦＥＴＱ１５のゲートに出力される。入力端子６３から入力されるデジタル信号がハイレベルのときには、ＭＯＳＦＥＴＱ１５はオンするので、電圧増幅及び電流増幅された信号が、出力端子５１から出力される。このため、上側スイッチング回路３２は圧電アクチュエータ２２1〜２２n各々を充電する。
【０１０３】
本実施の形態では、ＭＯＳＦＥＴＱ１５には、ＰチャネルＭＯＳＦＥＴに比べて数倍動作が速いＮチャネルＭＯＳＦＥＴを用いるので、高速なスイッチング動作を行うことができる。
【０１０４】
また、ＭＯＳＦＥＴは、ゲート／ソース間に入力容量がある。このため、ＭＯＳＦＥＴＱ１５を高速で動作させるには、このＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量についても、高速に充電及び放電を行う必要がある。
【０１０５】
本実施の形態では、電流増幅回路として機能するＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４は、プッシュプル型のバッファ回路で構成されている。この回路はソースフォロアを構成しており出力インピーダンスが低いため、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量について、高速に充電及び放電を行うことができ、ＭＯＳＦＥＴＱ１５の高速動作を実現することができる。
【０１０６】
また、本実施の形態では、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４から構成されるプッシュプル型のバッファ回路とＭＯＳＦＥＴＱ１５との間に、更に抵抗Ｒ１３が接続されている。ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量の充電及び放電を高速化しすぎると、瞬間的に大きな電流が流れるため、ノイズが発生する恐れがあるが、抵抗Ｒ１３によって、バッファ回路８４とＭＯＳＦＥＴＱ１５との間を流れる電流の速度を抑制することができるので、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量の充電速度を抑えることができ、ノイズの発生を抑制することができる。
【０１０７】
ここで、基本的には、上側スイッチング回路３２のＭＯＳＦＥＴＱ１５と、下側スイッチング回路３４のＭＯＳＦＥＴＱ２５とが同時にオンとなることはない。しかし、ＭＯＳＦＥＴＱ１５の高速動作が実現されるとともに、同様に構成された下側スイッチング回路３４の下側電流増幅回路のＭＯＳＦＥＴＱ２５の高速動作が実現されると、ＭＯＳＦＥＴＱ１５とＭＯＳＦＥＴＱ２５のターンオン時間とターンオフ時間が重なる恐れがある。ＭＯＳＦＥＴＱ１５及びＭＯＳＦＥＴＱ２５のターンオン時間とターンオフ時間とが重なる期間では、上側スイッチング回路３２と下側スイッチング回路３４が同時に導通状態となるため、誤動作を引き起こすだけでなく素子を破壊する可能性がある。
【０１０８】
本実施の形態では、更に、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量の放電時に抵抗Ｒ１３を短絡するように、ダイオードＤ１２が接続されている。このため、ＭＯＳＦＥＴＱ１５の入力容量を高速に放電することができるので、ＭＯＳＦＥＴＱ１５のターンオン時間を遅く、且つターンオフ時間を速くすることができる。また、更に、抵抗Ｒ１３とＭＯＳＦＥＴＱ１５との間に、コンデンサＣ１２が接続されている。抵抗Ｒ１３とＭＯＳＦＥＴＱ１５との間にコンデンサＣ１２が接続されているので、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量とコンデンサＣ１２とは、直列回路を構成することとなり、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量はより速く放電され、ＭＯＳＦＥＴＱ１５のターンオフ時間を速くすることができる。
【０１０９】
このように、上側電流増幅回路のＭＯＳＦＥＴＱ１５はＮチャネルＭＯＳＦＥＴで構成されているので、高速にＭＯＳＦＥＴＱ１５を動作することができる。また、上側電流増幅回路に、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４からなるプッシュプル型のバッファ回路８４を設けたので、ＭＯＳＦＥＴＱ１５のゲート／ソース間の入力容量を高速に充電及び放電することができる。また、ＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４から構成される電流増幅回路として機能するプッシュプル型のバッファ回路８４を、抵抗Ｒ１３及びコンデンサＣ１２を介してＭＯＳＦＥＴＱ１５に直列接続するとともに、ＭＯＳＦＥＴＱ１５の入力容量の放電時に抵抗Ｒ１３を短絡するようにダイオードＤ１２を設けたので、ＭＯＳＦＥＴＱ１５の入力容量の充電速度を抑制するとともに、ＭＯＳＦＥＴＱ１５のターンオン時間を遅く且つターンオフ時間を速くすることができる。
【０１１０】
また、ＭＯＳＦＥＴＱ１５及びＭＯＳＦＥＴＱ２５のターンオン時間を遅く且つターンオフ時間を速くすることができるので、上側スイッチング回路３２と下側スイッチング回路３４が同時に導通状態となることを防ぐことができる。
【０１１１】
なお、下側スイッチング回路３４においても、上側スイッチング回路３２と同様の構成であるので、上側スイッチング回路３２と同様の効果を得ることができる。
【０１１２】
また、プッシュプル型のバッファ回路８４を構成するＭＯＳＦＥＴＱ１３及びＭＯＳＦＥＴＱ１４各々を、ＭＯＳＦＥＴで構成したので、電圧増幅回路として機能する抵抗Ｒ１２とＭＯＳＦＥＴＱ１２から構成される直列回路の、抵抗Ｒ１２に対して入力インピーダンスを上げることができるので、増幅率の低下を抑制することができる。
【０１１３】
次に、下側ゲート駆動電源端子９０からダイオードＤ０及びコンデンサＣ０によって構成されるブートストラップ回路について説明する。
【０１１４】
上側スイッチング回路３２の上側電流増幅回路に設けたＭＯＳＦＥＴＱ１５は、ＮチャネルＭＯＳＦＥＴで構成されている。このため、ＭＯＳＦＥＴＱ１５のゲート駆動電源には、ソース電圧より高い電圧の電源が必要となる。ＭＯＳＦＥＴＱ１５のドレインには、高圧側電源端子９１が接続されている。
【０１１５】
本実施の形態では、入力端子６３から入力されるデジタル信号電圧は５Ｖであり、下側ゲート駆動電源端子９０の電圧は５Ｖであり、電圧増幅及び電流増幅した４０Ｖのデジタル信号が出力端子５１から出力されるものとし、高圧側電源端子９１の電圧は４０Ｖであるものとする。
【０１１６】
上側電流増幅回路７４のＭＯＳＦＥＴＱ１５を駆動するためには、ＭＯＳＦＥＴＱ１５のソース電圧より高い電圧の駆動電源を、上側電流増幅回路７４のＭＯＳＦＥＴＱ１５を駆動するための電源として用意する必要がある。本実施の形態では、約４５Ｖ程度の駆動電源が別途必要となる。このような高い電圧の駆動電源を、上側スイッチング回路３２のゲート駆動電源として、下側ゲート駆動電源とは別に用意することについて、技術的な困難は全くないが、コスト的にはデメリットとなる。
【０１１７】
そこで、本実施の形態では、下側ゲート駆動電源端子９０が、ダイオードＤ０及びコンデンサＣ０を介して、ＭＯＳＦＥＴＱ１５のソースに接続され、ブートストラップ回路を構成している。入力端子６３から入力されたデジタル信号がローレベルのときには、下側スイッチング回路３４のＭＯＳＦＥＴＱ２５はオンし、上側スイッチング回路３２のＭＯＳＦＥＴＱ１５はオフする。このように、下側スイッチング回路３４が導通状態であるときには、下側ゲート駆動電源端子９０からダイオードＤ０を介してコンデンサＣ０に至るループが形成されるので、コンデンサＣ０は、下側ゲート駆動電源端子９０からの電圧によって充電される。
【０１１８】
入力端子６３から入力されたデジタル信号がローレベルからハイレベルに遷移すると、下側スイッチング回路３４のＭＯＳＦＥＴＱ２５はオンからオフとなり、上側スイッチング回路３２のＭＯＳＦＥＴＱ１５はオフからオンに遷移する。ＭＯＳＦＥＴＱ１５がオンに遷移し始めると、ＭＯＳＦＥＴＱ１５のソース電圧が上昇し、ＭＯＳＦＥＴＱ１５には、コンデンサＣ０に充電された電荷が印加され、ＭＯＳＦＥＴＱ１５は駆動可能な状態となる。ＭＯＳＦＥＴＱ１５が完全にオンに遷移したときに、コンデンサＣ０は充電された状態にあるので、コンデンサＣ０の下側端子電圧は、約４５Ｖに跳ね上がる。これに連動して、上側スイッチング回路３２の駆動中の回路の電圧は全て、約４５Ｖに跳ね上がる。上側電流増幅回路７４のＭＯＳＦＥＴＱ１５が完全にオンに遷移すると、下側ゲート駆動電源端子９０からダイオードＤ０を介してコンデンサＣ０に至るコンデンサＣ０の充電ループが無くなり、出力端子５１から電圧増幅及び電流増幅された、ハイレベル（４０Ｖ）の信号が出力される。
【０１１９】
ここで、ＭＯＳＦＥＴＱ１１に、ＰＮＰバイポーラトランジスタを用いると、コンデンサＣ１１の電荷がベース／エミッタ間の順方向にダイオードＤ１１を介して逃げるため、電圧降下を起こし、上側スイッチング回路３２を動作させる事ができなくなる恐れがあるが、本実施の形態では、ＭＯＳＦＥＴＱ１１をＭＯＳＦＥＴで構成しているので、この問題を解決することができる。
【０１２０】
上記説明したように、ダイオードＤ０及びコンデンサＣ０がブートストラップ回路として機能するので、上側スイッチング回路３２の専用ゲート駆動電源を別途設けることなく、下側スイッチング回路３４の下側ゲート駆動電源により、上側スイッチング回路３２を駆動することができる。
【０１２１】
なお、本実施形態では下側スイッチング回路３４の下側ゲート駆動電源を使用する場合を説明したが、使用するトランジスタ（ＭＯＳＦＥＴ）を更に低い電圧で動作するものを使用すれば、より低い電圧、例えば論理回路の電源電圧を使用しても良い。
【０１２２】
ところで、稼働状態において圧電アクチュエータ２２1〜２２n各々を駆動するための駆動信号Ａは１ＭＨｚの周波数帯域である。このような周波数におけるスイッチング動作をデジタル電圧増幅器１３において行うには、最低でも略２ＭＨｚのスイッチング周波数が必要であり、実用上は５ＭＨｚ程度のスイッチング周波数が必要となる。しかしながら、待機状態や停止状態等の非印字モードで圧電アクチュエータ２２1〜２２n各々を駆動する駆動信号Ｂは１００ｋＨｚ程度の周波数帯域であり、高々１００ｋＨｚ程度の駆動信号Ｂをスイッチングするのに駆動信号Ａをスイッチングするときの５ＭＨｚ程度のスイッチング周波数でパルス幅変調を行うのは電力の無駄となる。
【０１２３】
このため、制御部４０は、稼働状態においては、分周比ｎをポート４２を介して駆動回路１のカウンタ２８に出力し、待機状態や停止状態等の非印字モードでは、分周比ｎをａ倍（例えば１０倍）した分周比（ｎ×ａ）を駆動回路１のカウンタ２８に出力する。これにより、三角波発生回路２５から出力される三角波の周波数が低下し、これに伴ってデジタル電圧増幅器１３のスイッチング周波数が低下するため、非印字モードにおける消費電力を抑制することができる。また、非印字モードにおいても駆動信号Ｂを圧電アクチュエータに供給してインクの増粘や固化を防ぐので、非印字モードから印字モードに移行する際のメンテナンス動作等を簡略化することができ、復旧時間を短縮することができるため、装置全体の印刷速度を向上させることができる。
【０１２４】
ところで、前述したように、図４（Ａ）、（Ｂ）に示すようにヘッド２には、約３０Ｖ程度の直流バイアス電圧が印加されている。制御部４０は、モード切替時、すなわち印字モードから非印字モードに移行する場合には、図８に示すように、一旦バイアスを０（圧電アクチュエータから放電）にした後、周波数選択信号（分周比）を切り換えてスイッチング周波数を切り換え、非印字モードに移行する。なお、バイアスを０にするには、波形発生回路４６に指示して、バイアスが０となるような信号を駆動回路１に出力させればよい。圧電アクチュエータの充電・放電時間は、約１００μｓｅｃ以下なので、モード切り替えに伴う駆動回路１におけるオーバーヘッドは高々数１００μｓｅｃ程度であり、従来のように主電源のスイッチング周波数を可変する場合と比較して電源電圧が不安定になるのを防ぐことができる。
【０１２５】
なお、図６に示す周波数可変部２４のように、１つの方形波発振回路２７とカウンタ２８を用いるのではなく、これらに代えて、図９に示す周波数可変部２４Ａのように、２つの方形波発振回路２７Ａ、２７Ｂとセレクタ５６を用いた構成としてもよい。
【０１２６】
この場合、例えば方形波発振回路２７Ａは稼働状態、すなわち印字モードで必要な周波数（例えば５ＭＨｚ）の方形波を出力する。一方、方形波発振回路２７Ｂは、待機状態や停止状態等の非印字モードで必要な周波数の方形波、例えば方形波発振回路２７Ａが出力する方形波の周波数の１／１０程度の周波数の方形波を出力する。
【０１２７】
セレクタ５６は、図９に示すように３個のＮＡＮＤ回路とＮＯＴ回路とを含んで構成される。周波数選択信号は、ハイレベル又はローレベルの信号であり、ハイレベルがセレクタ５６に入力された場合は、方形波発振回路２７Ａから出力された方形波が選択されてＤフリップフロップ２９へ出力される。一方、ローレベルがセレクタ５６に入力された場合は、方形波発振回路２７Ｂから出力された方形波が選択されてＤフリップフロップ２９へ出力される。
【０１２８】
制御部４０は、印字モードでは、周波数選択信号をハイレベルにし、非印字モードでは、周波数選択信号をローレベルに設定する。これにより、非印字モードでは三角波発生回路２５から出力される三角波の周波数が低下し、これに伴ってデジタル電圧増幅器１３のスイッチング周波数が低下するため、非印字モードにおける消費電力を抑制することができる。
【０１２９】
（第２実施形態）
次に、本発明の第２実施形態について説明する。なお、第１実施形態と同一部分には同一符号を付し、その詳細な説明は省略する。
【０１３０】
第２実施形態では、印字モードから非印字モードに切り替えてスイッチング周波数を低下させた場合でも三角波の振幅を不変とすることができる液滴吐出装置について説明する。
【０１３１】
まず、図６における差動増幅回路３０の上側の入力電圧（同図のＡ点における電圧）をＶ1、下側の入力電圧（同図のＢ点における電圧）をＶ2、差動増幅回路３０の出力電圧（同図のＣ点における電圧）をＶ3とし、抵抗Ｒ３１〜３４の抵抗値をそれぞれＲ31〜Ｒ34とすると、次式が成り立つ。
【０１３２】
Ｖ3＝ｋ｛ＶB＋（Ｖ2−Ｖ1）｝    ・・・（２）
ただし、
ｋ＝Ｒ33／Ｒ31＝Ｒ34／Ｒ32＝ＶB／Ｖｃｃ  ・・・（３）
また、三角波発生回路２５の出力電圧（同図のＤ点における電圧）をＶ4とし、抵抗Ｒ３５〜３９の抵抗値をそれぞれＲ35〜Ｒ39、コンデンサＣ３１の容量をＣ31とすると、次式が成り立つ。
【０１３３】
【数２】
0004735279.tif 000003
【０１３４】
ここで、Ｒ37≪Ｒ36、Ｒ38≪Ｒ39とすれば、方形波の振幅（電圧）Ｖ3と三角波の振幅（電圧）Ｖ4との関係は次式で表される。
【０１３５】
【数３】
0004735279.tif 000004
【０１３６】
ところで、三角波の振幅Ｖ4と周波数ｆ（＝１／Ｔ）との関係は、次式で表される。
【０１３７】
【数４】
0004735279.tif 000005
【０１３８】
従って、スイッチング周波数ｆを低下させても三角波の振幅Ｖ4を不変にするには、コンデンサＣ３１の容量Ｃ31又は抵抗Ｒ３５の抵抗値Ｒ35を大きくする必要がある。
【０１３９】
そこで、本実施形態では、三角波発生回路の積分回路を図１０に示すような構成とした。
【０１４０】
図１０に示す三角波発生回路２５Ａの積分回路３１Ａでは、演算増幅器５４の反転入力端子と出力端子との間に、コンデンサＣ３１Ａ及びアナログスイッチ５７Ａが直列接続された回路と、コンデンサＣ３１Ｂ及びアナログスイッチ５７Ｂが直列接続された回路と、が並列接続されている。
【０１４１】
ここで、コンデンサＣ３１Ａは、稼働状態、すなわち印字モードにおける動作が適正となる容量のコンデンサであり、コンデンサＣ３１Ｂは、待機状態や停止状態等の非印字モードにおける動作が適正となる容量、すなわち、スイッチング周波数ｆを低下させても三角波の振幅Ｖ4が不変となるような容量を有するコンデンサであり、コンデンサＣ３１Ａの容量よりも大きな容量を有する。
【０１４２】
アナログスイッチ５７Ａには周波数選択信号が入力され、アナログスイッチ５７Ｂには、周波数選択信号がＮＯＴ回路５８によって反転された信号が入力される。すなわち、周波数選択信号がハイレベルの場合には、アナログスイッチ５７Ａがオン（導通）し、アナログスイッチ５７Ｂがオフ（非導通）してコンデンサＣ３１Ａが選択され、周波数選択信号がローレベルの場合には、アナログスイッチ５７Ｂがオンし、アナログスイッチ５７ＡがオフしてコンデンサＣ３１Ｂが選択される。
【０１４３】
このように、容量の異なるコンデンサを周波数選択信号によって切り替えることにより、印字モードから非印字モードに切り替えてスイッチング周波数を低下させた場合でも、三角波の振幅を不変とすることができる。なお、この積分回路３１Ａを図６に示す周波数可変部２４と組み合わせる場合には、制御部４０が、モード切り替えの際にポート４２を介してカウンタ２８に出力する分周比ｎを切り替えるのと同期して、図１０に示す周波数選択信号を切り替えるようにすればよい。
【０１４４】
なお、他の形態として、三角波発生回路を図１１に示すような構成としてもよい。
【０１４５】
同図に示す三角波発生回路２５Ｂは、差動増幅回路３０Ａ、積分回路３１Ｂ、及びレベルシフト回路６０を含んで構成されている。
【０１４６】
差動増幅回路３０Ａは、抵抗Ｒ３４の他端が直接接地されている点が、図６に示す差動増幅回路３０と異なり、他は同一である。
【０１４７】
積分回路３１Ｂは、ＤＡＣ（デジタル−アナログ変換器）６１、抵抗Ｒref、Ｒref2を備えた点、演算増幅器５５の非反転入力端子が直接接地されている点が、図６に示す積分回路３１と異なり、他は同一である。なお、抵抗Ｒref2の抵抗値は、抵抗Ｒrefの抵抗値の２倍の抵抗値を有する。
【０１４８】
レベルシフト回路６０は、図１１に示すように、抵抗Ｒ４０〜４３、演算増幅器６２、及び直流電圧ＶＢを出力する直流電源５３を含んで構成されている。抵抗Ｒ４０の一端は積分回路３１Ｂの演算増幅器５４の出力端子に接続され、他端は演算増幅器６２の反転入力端子に接続されている。抵抗Ｒ４１の一端は演算増幅器６２の反転入力端子に接続され、他端は演算増幅器６２の出力端子に接続されている。抵抗Ｒ４２の一端は演算増幅器６２の非反転入力端子に接続され、他端は直流電源５３のプラス側に接続されている。抵抗Ｒ４３の一端は演算増幅器６２の非反転入力端子に接続され、他端は接地されている。
【０１４９】
ＤＡＣ６１は、制御部４０から出力される周波数選択信号としてのＮビット（Ｎは自然数）のデジタル信号Ｄによって、出力電流Ｉ0を増減させる機能を有する。出力電流Ｉ0は、差動増幅回路３０Ａの出力電圧、すなわち図１１のＣ点における電圧Ｖ3と抵抗Ｒrefの抵抗値Ｒrefにより次式で表される。
【０１５０】
【数５】
0004735279.tif 000006
【０１５１】
ただし、０≦Ｄ＜２N−１である。また、ここでは、出力電流Ｉ0は、ＤＡＣ６１のシンク方向だけに流れるものとする。
【０１５２】
また、演算増幅器５４の帰還用のコンデンサＣ３１に流れる電流Ｉ2は、抵抗Ｒref2を流れる電流をＩ1として次式で表される。
【０１５３】
【数６】
0004735279.tif 000007
【０１５４】
従って、積分時間は、デジタル信号Ｄの値によって変化させることができる。これは、図６に示す抵抗Ｒ３５の抵抗値を変化させることと等価である。
【０１５５】
図１２（Ａ）〜（Ｅ）には、図１１におけるＡ点〜Ｅ点の電圧Ｖ1〜Ｖ5の一例を示した。Ａ点〜Ｃ点における電圧Ｖ1〜Ｖ3が図１２（Ａ）〜（Ｃ）に示すような波形であるとすると、積分回路３１Ｂの出力電圧Ｖ4、すなわち図１１のＤ点における電圧Ｖ4は、図１２（Ｄ）に示すように、−ＶB＜Ｖ4＜ＶBとなる。このため、レベルシフト回路６０により、電圧ＶB分をプラス方向にシフトさせる。これにより、レベルシフト回路６０の出力電圧、すなわち図１１に示すＥ点における電圧の波形は、図１２（Ｅ）に示すような波形となる。
【０１５６】
デジタル信号Ｄの値は、稼働状態、すなわち印字モードにおいては、その動作が適正となる値に設定される。一方、待機状態や停止状態等の非印字モードにおいては、その動作が適正となる値であって、印字モードの場合よりもスイッチング周波数を低下させても三角波の振幅Ｖ5が不変となるような値、すなわち印字モードにおけるデジタル信号Ｄの値よりも大きな値が設定される。制御部４０は、印字モードと非印字モードとを切り替える際に、デジタル信号Ｄの値を切り替える。これにより、振幅が一定でスイッチング周波数ｆが可変の三角波を生成することができる。
【０１５７】
この三角波発生回路２５Ｂを図６に示す周波数可変部２４と組み合わせる場合には、制御部４０が、モード切り替えの際にポート４２を介してカウンタ２８に出力する分周比ｎを切り替えるのと同期して、デジタル信号Ｄの値を切り替えればよい。
【０１５８】
なお、本発明は、上述した実施の形態に限定されるものではなく、特許請求の範囲に記載された範囲内で設計上の変更をされたものにも適用可能であるのは勿論である。
【図面の簡単な説明】
【０１５９】
【図１】第１実施形態に係る液滴吐出装置の回路構成を示す図である。
【図２】液体吐出ヘッドの内部構造を示す断面図である。
【図３】駆動回路の回路図である。
【図４】（Ａ）は印字モードに圧電アクチュエータに供給される駆動信号の波形図、（Ｂ）は非印字モードに圧電アクチュエータに供給される駆動信号の波形図である。
【図５】デジタル電圧増幅器の回路構成を示す図である。
【図６】周波数可変部及び三角波発生回路の回路図である。
【図７】（Ａ）〜（Ｄ）は周波数可変部及び三角波発生回路の各位置における電圧の波形図である。
【図８】印字モードと非印字モードとの切り替え時におけるヘッドに印加される電圧について説明するための波形図である。
【図９】第１実施形態の変形例に係る周波数可変部及び三角波発生回路の回路図である。
【図１０】第２実施形態に係る三角波発生回路の回路図である。
【図１１】第２実施形態の変形例に係る三角波発生回路の回路図である。
【図１２】（Ａ）〜（Ｄ）は三角波発生回路の各位置における電圧の波形図である。
【図１３】準備状態等の各状態における消費電力について説明するための図である。
【符号の説明】
【０１６０】
１      駆動回路
２      ヘッド
８      ノズル
１０      液滴吐出装置
１１      演算増幅器
１２      比較器（パルス幅変調手段）
１３      デジタル電圧増幅器（増幅手段）
１４      フィルタ
２２      圧電アクチュエータ
２４      周波数可変部（周波数設定手段）
２５      三角波発生回路（三角波発生手段）
２７      方形波発振回路（方形波発振手段）
２８      カウンタ（分周手段）
３０      差動増幅回路
３１      積分回路
４０      制御部（出力手段）
４６      波形発生回路（駆動信号生成手段）
５４      演算増幅器
５６      セレクタ（方形波選択手段）
５７Ａ      アナログスイッチ（コンデンサ選択手段）
５７Ｂ      アナログスイッチ（コンデンサ選択手段）
６１      ＤＡＣ（電流制御手段）
【図１】
0004735279.tif 000008
【図２】
0004735279.tif 000009
【図３】
0004735279.tif 000010
【図４】
0004735279.tif 000011
【図５】
0004735279.tif 000012
【図６】
0004735279.tif 000013
【図７】
0004735279.tif 000014
【図８】
0004735279.tif 000015
【図９】
0004735279.tif 000016
【図１０】
0004735279.tif 000017
【図１１】
0004735279.tif 000018
【図１２】
0004735279.tif 000019
【図１３】
0004735279.tif 000020