(57)【特許請求の範囲】
【請求項１】
チャネル領域を含む第１のアンドープ半導体層と、前記チャネル領域の上に設けられ、前記チャネル領域よりもバンドギャップが大きい第２のアンドープ半導体層と、前記第２のアンドープ半導体層の内部または上に設けられたｐ型の導電性を有するコントロール領域と、前記コントロール領域の一部に接して設けられたゲート電極と、前記コントロール領域の両側方に設けられたソース電極およびドレイン電極とを備え、
前記ゲート電極を前記ソース電極に対して順方向バイアスすることにより、前記チャネル領域に正孔が注入され、前記ソース電極と前記ドレイン電極との間に流れる電流が制御され、
前記コントロール領域に電圧を印加しない状態ではノーマリーオフであり、
前記第１のアンドープ半導体層、第２のアンドープ半導体層および前記コントロール領域が窒化物半導体により構成され、
前記第１のアンドープ半導体層の内部で且つ前記チャネル領域の下方に、前記チャネル領域よりもバンドギャップの大きな半導体層が設けられていることを特徴とするトランジスタ。
【請求項２】
前記コントロール領域の内部に、ｐ型の導電性を有する不純物の濃度が異なる少なくとも２つ以上の領域が設けられており、前記不純物の濃度勾配が上方に向かって増加するように設定されていることを特徴とする請求項１に記載のトランジスタ。
【請求項３】
チャネル領域を含む第１のアンドープ半導体層と、前記チャネル領域の上に設けられ、前記チャネル領域よりもバンドギャップが大きい第２のアンドープ半導体層と、前記第２のアンドープ半導体層の内部または上に設けられたｐ型の導電性を有するコントロール領域と、前記コントロール領域の一部に接して設けられたゲート電極と、前記コントロール領域の両側方に設けられたソース電極およびドレイン電極とを有し、前記第１のアンドープ半導体層、第２のアンドープ半導体層および前記コントロール領域が窒化物半導体により構成され、かつ前記第１の半導体層の内部で且つ前記チャネル領域の下方に、前記チャネル領域よりもバンドギャップの大きな半導体層が設けられたトランジスタの動作方法であって、
前記コントロール領域または前記第２のアンドープ半導体層から前記チャネル領域に正孔を注入し、前記チャネル領域を介して前記ソース電極と前記ドレイン電極との間に流れる電流を制御するステップと、
前記コントロール領域に電圧を印加しない状態でノーマリーオフとするステップと
を含むことを特徴とするトランジスタの動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はトランジスタに関し、特に、パワートランジスタなどに応用可能な窒化物半導体などを用いたトランジスタに関する。
【背景技術】
【０００２】
近年、高周波大電力デバイスとしてガリウムナイトライド（ＧａＮ）系の材料を用いた電界効果トランジスタ（Field Effect Transistor、以下ＦＥＴと表記する）の研究が活発に行われている。ＧａＮなどの窒化物半導体材料はアルミニウムナイトライド（ＡｌＮ）やインジウムナイトライド（ＩｎＮ）と様々な混晶を作ることができるので、従来のガリウム砒素（ＧａＡｓ）などの砒素系半導体材料と同様にヘテロ接合を作ることができる。しかしながら、窒化物半導体のヘテロ接合では、その界面に自発分極あるいはピエゾ分極によって生じる高濃度のキャリアがドーピングなしの状態でも発生する。この結果、ＦＥＴを作った場合にはデプレッション型（ノーマリーオン型）になり易く、エンハンスメント型（ノーマリーオフ型）の特性を得ることは難しい。しかしながら、現在パワーエレクトロニクス市場で使用されているデバイスの殆どがノーマリーオフ型であり、ＧａＮ系の窒化物半導体装置についてもノーマリーオフ型が強く求められている。
【０００３】
以下、窒化物半導体材料を用いた従来のＦＥＴについて説明する。
【０００４】
図９は従来のＡｌＧａＮ／ＧａＮへテロ接合を用いたＦＥＴの断面図であり、図１０は図９に示す従来のＦＥＴにおいて、分極により誘起される固定電荷及び自由電子の分布を表す図である。また、図１１は従来のＦＥＴのエネルギーバンド図であり、図１２はこのような、２次元電子ガスをキャリアとするＦＥＴのゲート電圧とドレイン電流の関係をプロットした図である。
【０００５】
図９に示すように、窒化物半導体で構成された従来のＦＥＴは、（０００１）面を主面とするサファイア基板１９０１と、サファイア基板１９０１上に設けられたアンドープＧａＮ層１９０２と、アンドープＧａＮ層１９０２上に設けられたアンドープＡｌＧａＮ層１９０３と、アンドープＡｌＧａＮ層１９０３の上にそれぞれ設けられたＴｉ／Ａｌからなるソース電極１９０５およびドレイン電極１９０６とパラジウム（Ｐｄ）からなるゲート電極１９０７と、アンドープＡｌＧａＮ層１９０３を覆うＳｉＮからなるパッシベーション膜１９０４とを備えている。アンドープＡｌＧａＮ層１９０３はアンドープのＡｌ0.25Ｇａ0.75Ｎで構成されている。
【０００６】
図９に示す従来のＦＥＴにおいては、アンドープＡｌＧａＮ層１９０３を構成する材料固有の自発分極およびピエゾ分極のために、不純物が導入されていないにもかかわらずアンドープＧａＮ層１９０２とアンドープＡｌＧａＮ層１９０３とのヘテロ接合界面には１×１０13ｃｍ-2程度の２次元電子ガスが形成される。
【０００７】
図１０に示すように、アンドープＡｌＧａＮ層１９０３の上面（ゲート電極１９０７に対向する面）およびアンドープＧａＮ層１９０２の上面にはそれぞれ負の固定電荷が発生し、アンドープＡｌＧａＮ層１９０３の下面（サファイア基板１９０１に近い方の面）およびアンドープＧａＮ層１９０２の下面にはそれぞれ正の固定電荷が発生する。ここで、ＡｌＧａＮの表面に発生する固定電荷の量の絶対値はＧａＮの表面に発生する固定電荷の量の絶対値よりも大きいため、ヘテロ界面のアンドープＧａＮ層１９０２側に固定電荷の差を補償する量のシートキャリアが二次元電子ガスの形で発生する（図１０中のＮｓ）。なお、図１０おいて、実線の矢印はアンドープＡｌＧａＮ層１９０３に生じる固定電荷を示し、破線の矢印はアンドープＧａＮ層１９０２に生じる固定電荷を示している。
【０００８】
この分極によってアンドープＧａＮ層１９０２およびアンドープＡｌＧａＮ層１９０３中には電界が生じ、エネルギーバンド図は図１１に示すような形になる。すなわち、アンドープＧａＮ層１９０２のヘテロ界面付近の価電子帯端のポテンシャルエネルギーはフェルミレベル以下となる。そのため、従来のＦＥＴは、基本的に図１２に示すようなノーマリーオン型の電気特性を示す。
【０００９】
また、ソース電極１９０５及びドレイン電極１９０６はアンドープＡｌＧａＮ層１９０３に接しており、アンドープＡｌＧａＮ層１９０３の膜厚が例えば３０ｎｍ以下と薄い場合には２次元電子ガスが形成されるチャネル領域（ここではアンドープＧａＮ層１９０２の一部）はトンネル電流によりソース電極１９０５およびドレイン電極１９０６に電気的に接続される。よって、ソース電極１９０５およびドレイン電極１９０６は共に良好なオーミック電極となる。また、Ｐｄからなるゲート電極は５．１ｅＶの大きな仕事関数を有しており、アンドープＡｌＧａＮ層１９０３に対して良好なショットキー接合となる（非特許文献１参照）。
【００１０】
前述の通り分極を有するＧａＮ系の半導体材料を用いてノーマリーオフ特性を実現しようとすれば、結晶固有の自発分極及びピエゾ分極によってチャネル内に生成されるキャリアを減らす必要がある。ＡｌＧａＮとＧａＮとのヘテロ接合を用いたＦＥＴの場合は、ＡｌＧａＮ層中のＡｌ組成を下げればＧａＮとの格子定数差によるストレスが低減できるのでピエゾ分極が減少し、その結果シートキャリア濃度が減少する(非特許文献２参照)。具体的には、アンドープＡｌＧａＮ層１９０３のＡｌ混晶比を膜厚が３０ｎｍのままで０．１５に低下させれば、シートキャリア濃度は１．４×１０13ｃｍ-2から５×１０12ｃｍ-2にまで大幅に減少する。キャリア濃度の低下に伴い動作電流も低減する。また、アンドープＡｌＧａＮ層１９０３のＡｌ組成を低下させたことによりゲート部のポテンシャルバリアも低下する。
【００１１】
また、ゲート電極でのリーク電流の発生を抑えるために、ゲート電極１９０７に印加可能な順方向電圧には上限がある。このため、ゲート電圧を大きくすることができず、ドレイン電流も十分に大きくすることが難しかった。
【００１２】
この不具合に対し、ノーマリーオフ型でかつ大きな順方向電圧を印加可能とするために、ゲート部をｐ型領域化し、ポテンシャルバリアを高める構成も提案されている。これが接合型ＦＥＴ（Junction Field Effect Transistor、以下ＪＦＥＴと略す）である。このＪＦＥＴは、非特許文献３や特許文献１に記載されている。
【非特許文献１】M. Hikita et al. Technical Digest of 2004 International electron Devices Meeting (2004) p.803.
【非特許文献２】O.Ambacher et al., J.Appl.Phys. Vol.85 (1999) p. 3222.
【非特許文献３】L. Zhang et al., IEEE Transactions on Electron Devices, vol. 47, no. 3, pp. 507-511, 2000.
【特許文献１】特開２００４−２７３４８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、前述のＪＦＥＴをノーマリーオフ化した場合、ゲート電極に順方向バイアスを印加してもチャネルに生成される電子濃度をノーマリーオンのＪＦＥＴと同程度にまで大きくすることは困難であった。また、ゲート電極に対して順方向バイアスを印加できるのはゲートリーク電流が流れ始めるまで、具体的にはバンドギャップを考慮して３Ｖ程度までであった。そのため、従来の技術では十分な大きさのドレイン電流をノーマリーオフ型のＪＦＥＴで得ることは困難であった。
【００１４】
本発明は上記の課題に鑑み、ノーマリーオフ特性を有しながら、ドレイン電流を増加させることのできる半導体装置及びその動作方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明のトランジスタ及びその動作方法は以下に述べる構成となっている。
【００１６】
本発明のトランジスタは、チャネル領域を含む第１の半導体層と、前記チャネル領域の上または上方に設けられ、前記チャネル領域よりもバンドギャップが大きい第２の半導体層と、前記第２の半導体層の内部または上または上方に設けられたｐ型の導電性を有するコントロール領域と、前記コントロール領域の一部に接して設けられたゲート電極と、前記コントロール領域の両側方に設けられたソース電極およびドレイン電極とを備え、前記ゲート電極を前記ソース電極に対して順方向バイアスすることにより、前記チャネル領域に正孔が注入され、前記ソース電極と前記ドレイン電極との間に流れる電流が制御される。
【００１７】
この構成により、注入された正孔によってチャネル領域内に電子が誘起され、チャネル領域を流れる電流量を飛躍的に増加させることができる。また、本発明のトランジスタにおいて、第１の半導体層、第２の半導体層およびコントロール領域の構成材料としてはＳｉや砒素系の化合物半導体、窒化物半導体など種々の材料が用いられる。この中で、窒化物半導体を用いた場合でもコントロール領域に電圧が印加されない状態では２次元電子ガスが第２の半導体層またはコントロール領域から第１の半導体層に注入される正孔により相殺されるので、ノーマリーオフ特性が実現される。特に、チャネル領域を含む第１半導体層の構成材料が窒化物半導体であれば、チャネル領域内での正孔の移動度が電子の移動度に比べて非常に小さくなるので、正孔がチャネル領域を流れる電流にほとんど寄与しなくなる。そのため、第２の半導体層またはコントロール領域からの正孔の注入量を制御することによって例えばチャネル領域に従来のトランジスタに比べて大電流を流すことが可能となる。
【００１８】
なお、前記第１の半導体層の内部で且つ前記チャネル領域の下方に、前記チャネル領域よりもバンドギャップの大きな半導体層が設けられていることにより、チャネル領域と半導体層との間にもポテンシャル障壁が形成されるので、チャネル領域に注入された正孔が散逸することなくチャネル領域内に蓄積する。この結果、チャネル領域内の電子濃度をより高めることが可能となる。また、第１の半導体層および第２の半導体層が共に窒化物半導体で構成されている場合には、この半導体層を窒化物半導体で構成することによってチャネル領域の上と下に位置する層の自発分極量の差を小さくできるので、ノーマリーオフ動作を容易に実現することが可能となる。
【００１９】
前記コントロール領域の内部に、ｐ型の導電性を有する不純物の濃度が異なる少なくとも２つ以上の領域が設けられており、前記不純物の濃度勾配が上方に向かって増加するように設定されていることにより、第１の半導体層に接する層に含まれるｐ型不純物の濃度を十分小さくすることができるので、トラップを介した電流がゲート電極とソース電極との間に流れるのを抑制することが可能となる。
【００２０】
また、本発明の動作方法は、チャネル領域を含む第１の半導体層と、前記チャネル領域の上または上方に設けられ、前記チャネル領域よりもバンドギャップが大きい第２の半導体層と、前記第２の半導体層の内部または上に設けられたｐ型の導電性を有するコントロール領域と、前記コントロール領域の一部に接して設けられたゲート電極と、前記コントロール領域の両側方に設けられたソース電極およびドレイン電極とを有するトランジスタの動作方法であって、前記コントロール領域または前記第２の半導体層から前記チャネル領域に正孔を注入し、前記チャネル領域を介して前記ソース電極と前記ドレイン電極との間に流れる電流を制御するステップを含んでいる。
【００２１】
この動作方法によれば、コントロール領域をソース電極に対して順方向にバイアスする（コントロール領域側に正電圧を印加する）ことによって大電流を得ることが可能となる。
【発明の効果】
【００２２】
以上説明したように、本発明のトランジスタ及びその動作方法によれば、チャネル領域の上または上方にｐ型不純物を含むコントロール領域を設け、同領域をソース電極に対して順方向にバイアスすることで、正孔のみを選択的にチャネル領域に注入することができる。その結果、注入された正孔によってチャネル領域内の電子の発生が促され、チャネル電流を飛躍的に増加させることが可能となる。従って、大動作電流を有するノーマリーオフ型のトランジスタを実現することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施形態について図面を参照しながら説明する。
【００２４】
(第１の実施形態)
図１は、本発明の第１の実施形態に係る窒化物半導体装置を示す断面図である。
【００２５】
同図に示すように、本実施形態の窒化物半導体装置は、（０００１）面を主面とするサファイア基板１０１と、サファイア基板１０１の（０００１）面上に設けられたＡｌＮバッファ層１０２と、ＡｌＮバッファ層１０２上に設けられたアンドープＧａＮ層１０３と、アンドープＧａＮ層１０３上に設けられたアンドープＡｌＧａＮ層１０４と、アンドープＡｌＧａＮ層１０４の一部の上に設けられ、ｐ型不純物を含むＡｌＧａＮで構成されたｐ型コントロール層１０５と、ｐ型コントロール層１０５上に設けられ、ｐ型コントロール層１０５よりも高濃度のｐ型不純物を含むＧａＮで構成されたｐ型コンタクト層１０６とを備えている。また、本実施形態の窒化物半導体装置は、Ｎｉからなり、ｐ型コンタクト層１０６上に設けられ、且つｐ型コンタクト層１０６にオーミック接触するゲート電極１１０と、アンドープＡｌＧａＮ層１０４の上であってゲート電極１１０を挟む位置に設けられたＴｉ層およびＡｌ層からなるソース電極１０８およびドレイン電極１０９と、ＳｉＮからなり、アンドープＡｌＧａＮ層１０４の上面を覆うパッシベーション膜１０７とを備えている。
【００２６】
本実施形態の窒化物半導体装置では、アンドープＡｌＧａＮ層１０４とｐ型コントロール層１０５は共にＡｌ0.2Ｇａ0.8Ｎで構成されている。アンドープＡｌＧａＮ層１０４のバンドギャップはアンドープＧａＮ層１０３のバンドギャップよりも大きく、アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４との界面にはヘテロ障壁が形成されている。アンドープＧａＮ層１０３とアンドープＡｌＧａＮ層１０４とのヘテロ界面にはデバイスの動作時に２次元電子ガスが形成される。
【００２７】
ＡｌＮバッファ層１０２の膜厚は例えば１００ｎｍであり、アンドープＧａＮ層１０３の膜厚は例えば２μｍであり、アンドープＡｌＧａＮ層１０４の膜厚は例えば２５ｎｍである。また、ｐ型コントロール層１０５の膜厚は１００ｎｍであり、ｐ型コンタクト層１０６の膜厚は例えば５ｎｍである。
【００２８】
ｐ型コントロール層１０５には不純物濃度が約１×１０19ｃｍ-3のマグネシウム（Ｍｇ）がドーピングされている。ｐ型コンタクト層１０６には不純物濃度が約１×１０20ｃｍ-3でＭｇが注入されている。
【００２９】
ｐ型コントロール層１０５およびｐ型コンタクト層１０６は、基板上面から見た場合、幅１．５μｍのストライプ状にエッチングされており、ｐ型コンタクト層１０６上に設けられたゲート電極１１０の幅は１μｍとなっている。このｐ型コントロール層１０５およびｐ型コンタクト層１０６のうちコントロール領域（ゲート領域）以外に設けられた部分はエッチングによって除去されている。また、図１に示すゲート長方向での断面におけるｐ型コントロール層１０５の下端部とドレイン電極１０９の端部との距離は５μｍあるいはそれ以上となっているため、ドレイン耐圧は十分に高くなっている。なお、ゲート電極１１０の材料はＮｉに限られず、Ｐｄなど、ｐ型コンタクト層１０６とオーミック接合を形成できる材料であればよい。
【００３０】
本実施形態の窒化物半導体装置ではソース電極１０８およびドレイン電極１０９は共にアンドープＡｌＧａＮ層１０４に接しているが、アンドープＡｌＧａＮ層１０４の膜厚が十分に薄いため、動作時にはアンドープＡｌＧａＮ層１０４をトンネル電流が流れる。そのため、ソース電極１０８およびドレイン電極１０９は動作時に２次元電子ガスが形成されるヘテロ界面に電気的に接続されるオーミック電極となっている。この構成に加え、アンドープＡｌＧａＮ層１０４のうちソース電極１０８の下、およびドレイン電極１０９の下に位置する領域にＳｉを拡散させてさらに良好なオーミック接合を形成させることもできる。トンネル電流を流すためにはアンドープＡｌＧａＮ層１０４の厚さが３０ｎｍ以下であると特に好ましい。
【００３１】
なお、図１には示していないが、窒化物半導体装置には、隣接する半導体装置と電気的に分離するための素子分離領域が形成されていてもよい。素子分離領域は、例えばアンドープＡｌＧａＮ層１０４およびアンドープＧａＮ層１０３にホウ素（Ｂ）をイオン注入してこれらの層を高抵抗化することで形成される。
【００３２】
本実施形態の窒化物半導体装置はトランジスタとして動作する。
【００３３】
図２は本実施形態の窒化物半導体装置のコントロール領域（ゲート領域）に加えた電圧(ゲート電圧Ｖｇｓと図２では表記)とドレイン電流との関係を示す図であり、図３は本実施形態の窒化物半導体装置において、コントロール領域に印加する電圧を変化させた場合のソース−ドレイン間電圧とドレイン電流との関係を示す図である。図２では、ソース−ドレイン間電圧Ｖｄｓを１０Ｖにした場合のドレイン電流を示している。
【００３４】
図２に示すように、本実施形態の窒化物半導体装置の閾値電圧は約１Ｖであり、ノーマリオフ特性が実現されている。そして、図３に示すように、ゲート電極１１０に５Ｖ以上の正バイアスを印加しても顕著なゲートリーク電流は観測されず、最大で１３０ｍＡ／ｍｍ程度のドレイン電流が得られる。また、図２に示すドレイン電流の変化から、本実施形態の窒化物半導体装置には２つの動作モードが存在することが観察されている。すなわち、コントロール電圧（ゲート電圧）が０Ｖ〜約２．５Ｖの範囲では、本実施形態の窒化物半導体装置はＪＦＥＴとして動作し、コントロール電圧が約２．５Ｖに近づくとドレイン電流は一旦増加しなくなる（第１のモード）。そして、コントロール電圧が２．５Ｖ以上の場合には、窒化物半導体装置は第２のモードとなり、特にコントロール電圧が３Ｖを超えてから電流が増加する。第２のモードにおいてはｐ型コントロール層１０５からチャネルとなるアンドープＧａＮ層１０３の上面部に正孔が注入され、コントロール電圧の上昇に応じてドレイン電流が単調に増加する。アンドープＧａＮ層１０３の上面部、すなわちアンドープＡｌＧａＮ層１０４との界面付近に正孔が注入されると、注入された正孔と同じだけの自由電子がアンドープＡｌＧａＮ層１０４との界面付近に発生するため、ドレイン電流は増加するのである。
【００３５】
さらに特徴的であるのは、図３に示されているようにｐ型コントロール層１０５に十分大きな順方向バイアスを印加してもドレイン電流の原点にてドレイン電圧にオフセット領域が顕著に表れないことである。これは、アンドープＧａＮ層１０３中の正孔の移動度が電子の移動度に比べて極めて小さいため、チャネル内で正孔が流れることでチャネル内に電圧降下が顕著には生じていないことを意味している。
【００３６】
以上のように、本実施形態の窒化物半導体装置は、ノーマリオフ型であるので、パワーデバイスとして用いた場合、電力供給が停止した状態で電流が流れることがなくなり、周辺回路が破壊されるなどの不具合を防ぐことができる。また、従来の窒化物半導体装置に比べてゲート電極１１０に高電圧を印加することができるので、ノーマリオフ型でありながら大きいドレイン電流を得ることができる。
【００３７】
以上で説明した本実施形態の窒化物半導体装置は、公知の方法を用いて作製することができる。
【００３８】
まず、サファイア基板１０１（部材の符号は図１参照）の（０００１）面上にＭＯＣＶＤ法により、ＡｌＮバッファ層１０２、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４、ｐ型コントロール層１０５およびｐ型コンタクト層１０６を順に形成する。この際に、ｐ型コントロール層１０５およびｐ型コンタクト層１０６にはあらかじめＭｇを導入しておいてもよいが、ｐ型コントロール層１０５およびｐ型コンタクト層に１０６半導体層を堆積後にＭｇをイオン注入してもよい。
【００３９】
次に、例えばＩＣＰエッチングなどのドライエッチングにより、ｐ型コンタクト層１０６、ｐ型コントロール層１０５のうちゲート領域以外の部分を選択的に除去する。
【００４０】
次いで、ＳｉＨ4、ＮＨ3及びＮ2を用いたＣＶＤ法により、基板上にパッシベーション膜１０７を形成する。
【００４１】
次いで、例えばＩＣＰドライエッチングなどによりパッシベーション膜１０７の一部を開口し、その開口部にＴｉ層及びＡｌ層からなるソース電極１０８及びドレイン電極１０９を形成し、Ｎ2雰囲気中６５０℃での熱処理を行う。
【００４２】
次に、例えばＩＣＰドライエッチングなどによりｐ型コンタクト層１０６上に設けられた部分を除去する。続いて、パッシベーション膜１０７の開口部分にＮｉからなるゲート電極１１０を形成する。以上のようにして、本実施形態の窒化物半導体装置を作製することができる。
【００４３】
なお、以上の説明では基板として（０００１）面を主面とするサファイア基板を用いる例を示したが、例えばＳｉＣ基板やＧａＮ基板あるいはＳｉ基板といったいかなる基板を用いてもよく、良好な結晶性を有する半導体層を成長させることができればいかなる面方位の基板を用いてもよい。
【００４４】
また、ｐ型コントロール層１０５とアンドープＡｌＧａＮ層１０４のＡｌ組成は互いに同一である必要はなく、例えばｐ型コントロール層１０５はｐ型ＧａＮで構成されていてもよい。ただし、ｐ型コントロール層１０５のバンドギャップをチャネルが形成されるアンドープＧａＮ層１０３よりも大きくすれば、チャネルに対する正孔の注入量をチャネルからｐ型コントロール層１０５への電子の注入量よりも大きくすることができ、チャネル内のキャリア濃度を高めることができる。
【００４５】
また、本実施形態の素子構造はＧａＡｓなどの窒化物半導体以外の化合物半導体を用いた場合でも実現することができ、例えばＧａＮに代えてＧａＡｓを、ＡｌＧａＮに代えてＡｌＧａＡｓを用いてもよい。あるいは、ＧａＮ／ＡｌＧａＮのヘテロ接合に代えてＳｉ／ＳｉＧｅのヘテロ接合を用いて本実施形態の同様の構成を実現することも可能である。
【００４６】
なお、本実施形態の窒化物半導体装置において、アンドープＡｌＧａＮ層１０４のうちゲート電極１１０の直下方に位置する領域にｐ型コントロール層１０５から拡散したｐ型不純物が含まれていてもよい。
【００４７】
(第２の実施形態)
図４は、本発明の第２の実施形態に係る窒化物半導体装置を示す断面図である。
【００４８】
同図に示すように、本実施形態の窒化物半導体装置は、（１１１）面を主面とするｎ型Ｓｉ基板４０１と、ｎ型Ｓｉ基板４０１の（１１１）面上に設けられたＡｌＮバッファ層４０２と、ＡｌＮバッファ層４０２上に設けられたアンドープＡｌＧａＮ下地層４０３と、アンドープＡｌＧａＮ下地層４０３上に設けられたアンドープＧａＮ層４０４と、アンドープＧａＮ層４０４上に設けられたアンドープＡｌＧａＮ層４０５と、アンドープＡｌＧａＮ層４０５の一部の上に設けられ、ｐ型不純物を含むＡｌＧａＮで構成されたｐ型コントロール層４０６と、ｐ型コントロール層４０６上に設けられ、ｐ型コントロール層４０６よりも高濃度のｐ型不純物を含むＧａＮで構成されたｐ型コンタクト層４０７とを備えている。また、本実施形態の窒化物半導体装置は、Ｎｉからなり、ｐ型コンタクト層４０７上に設けられ、且つｐ型コンタクト層４０７にオーミック接触するゲート電極４１１と、アンドープＡｌＧａＮ層４０５の上に設けられたＴｉ層およびＡｌ層からなるソース電極４０９およびドレイン電極４１０と、ＳｉＮからなり、アンドープＡｌＧａＮ層４０５の上面を覆うパッシベーション膜４０８とを備えている。
【００４９】
本実施形態の窒化物半導体装置では、アンドープＡｌＧａＮ下地層４０３、アンドープＡｌＧａＮ層４０５、およびｐ型コントロール層４０６は共にＡｌ0.2Ｇａ0.8Ｎで構成されているが、各層のＡｌ組成は互いに異なっていてもよい。ただし、アンドープＡｌＧａＮ下地層４０３およびアンドープＡｌＧａＮ層４０５のバンドギャップはアンドープＧａＮ層４０４のバンドギャップよりも大きくなっており、いわゆるダブルヘテロ構造が形成されている。
【００５０】
ＡｌＮバッファ層４０２の膜厚は例えば４０ｎｍ、アンドープＡｌＧａＮ下地層４０３の膜厚は例えば１μｍ、アンドープＧａＮ層４０４の膜厚は例えば３ｎｍ、アンドープＡｌＧａＮ層４０５の膜厚は例えば２５ｎｍである。また、ｐ型コントロール層４０６の膜厚は１００ｎｍであり、ｐ型コンタクト層４０７の膜厚は例えば５ｎｍである。ｐ型コントロール層４０６およびｐ型コンタクト層４０７に含まれるｐ型不純物（Ｍｇ）の濃度は第１の実施形態の窒化物半導体装置と同一である。
【００５１】
また、本実施形態の窒化物半導体装置では、電極に接続される配線の抵抗を低減するため、ソース電極４０９はアンドープＡｌＧａＮ層４０５、アンドープＧａＮ層４０４、およびアンドープＡｌＧａＮ下地層４０３を貫通するビアを介してｎ型Ｓｉ基板４０１に接続されている。
【００５２】
図５は本実施形態の窒化物半導体装置のコントロール領域に加えた電圧(ゲート電圧Ｖｇｓ)とドレイン電流との関係を示す図であり、図６は本実施形態の窒化物半導体装置において、コントロール領域に印加する電圧を変化させた場合のソース−ドレイン間電圧とドレイン電流との関係を示す図である。図５では、比較のために第１の実施形態に係る窒化物半導体装置での測定結果を併せて示している（図中の点線）。
【００５３】
図５に示す結果から、本実施形態の窒化物半導体装置の閾値電圧は約２Ｖであり、ノーマリーオフ特性が実現していることが分かる。また、図６に示すように、ゲート電極４１１に７Ｖ以上の正バイアスを印加してもゲートリーク電流は流れず、最大で２７０ｍＡ／ｍｍ程度のドレイン電流が得られた。
【００５４】
本実施形態の窒化物半導体装置では、チャネルとなるアンドープＧａＮ層４０４の上下がＡｌ混晶比２０％のＡｌＧａＮ層で挟まれている。そのため、ｐ型コントロール層４０６にバイアスが印加されない状態のアンドープＧａＮ層４０４内では、自発分極の効果が相殺されてキャリアが存在しない状態となっている。このため、本実施形態の窒化物半導体装置では、第１の実施形態に係る窒化物半導体装置よりも閾値電圧が大きくなっている。
【００５５】
図５に示すように、本実施形態の窒化物半導体装置ではコントロール電圧が閾値である２Ｖを超えてからドレイン電流は急激に増加する。本実施形態の窒化物半導体装置において、コントロール電圧が０Ｖの状態ではチャネル内にはキャリアが存在しないため、コントロール電圧を印加した場合に得られたドレイン電流は全てｐ型コントロール層４０６から流入した正孔によって生じたものと考えられる。そのため、アンドープＡｌＧａＮ層の下にアンドープＧａＮ層が設けられる場合に見られた電気特性上のキンクが観測されないと考えられる。また、アンドープＧａＮ層４０４の上下にはヘテロ障壁が形成されているのでｐ型コントロール層４０６から注入された正孔がアンドープＧａＮ層４０４内に蓄積するので、正孔によって誘起される自由電子の量を増やすことができる。そのため、本実施形態の窒化物半導体装置では、第１の実施形態の窒化物半導体装置と比べてもより大きいドレイン電流を得ることができる。
【００５６】
なお、本実施形態の窒化物半導体装置ではアンドープＧａＮ層４０４の上下に設けられたアンドープＡｌＧａＮ下地層４０３とアンドープＡｌＧａＮ層４０５のＡｌ混晶比を同一にしているが、アンドープＡｌＧａＮ下地層４０３のＡｌ混晶比をアンドープＡｌＧａＮ層４０５の混晶比より低くした場合でも、ｐ型コントロール層４０６を設ければチャネル部のポテンシャルが持ち上がるので、ノーマリーオフ特性を実現することが可能である。
【００５７】
以上の通り、本実施形態の窒化物半導体装置によれば、ノーマリーオフ型で前述の正孔注入によってのみドレイン電流が流れ、正孔のチャネル内での閉じ込めを促進することでより大きな動作電流を実現することが可能となる。
【００５８】
(第３の実施形態)
図７は、本発明の第３の実施形態に係る窒化物半導体装置を示す断面図である。
【００５９】
同図に示すように、本実施形態の窒化物半導体装置は、（０００１）面を主面とするサファイア基板７０１と、サファイア基板７０１の（０００１）面上に設けられたＡｌＮバッファ層７０２と、ＡｌＮバッファ層７０２上に設けられたアンドープＧａＮ層７０３と、アンドープＧａＮ層７０３上に設けられたアンドープＡｌＧａＮ層７０４と、アンドープＡｌＧａＮ層７０４の一部の上に設けられ、ｐ型不純物を含むＡｌＧａＮで構成された低濃度ｐ型コントロール層７０５と、低濃度ｐ型コントロール層７０５上に設けられ、低濃度ｐ型コントロール層７０５よりも高濃度のｐ型不純物を含む高濃度ｐ型コントロール層７０６と、高濃度ｐ型コントロール層７０６上に設けられ、高濃度ｐ型コントロール層７０６よりも高濃度のｐ型不純物を含むＧａＮで構成されたｐ型コンタクト層７０７とを備えている。また、本実施形態の窒化物半導体装置は、ｐ型コンタクト層７０７上に設けられたゲート電極７１１と、アンドープＡｌＧａＮ層７０４の上に設けられたソース電極７０９およびドレイン電極７１０と、アンドープＡｌＧａＮ層７０４の上面を覆うパッシベーション膜７０８とを備えている。
【００６０】
本実施形態の窒化物半導体装置の特徴は、ｐ型コントロール層が低濃度ｐ型コントロール層７０５と高濃度ｐ型コントロール層７０６に分かれており、アンドープＡｌＧａＮ層に接するｐ型コントロール層の不純物濃度が第１および第２の窒化物半導体装置よりも低くなっていることにある。その他の構成は第１の実施形態の窒化物半導体装置と同一である。
【００６１】
低濃度ｐ型コントロール層７０５および高濃度ｐ型コントロール層７０６の膜厚は共に５０ｎｍであり、低濃度ｐ型コントロール層７０５および高濃度ｐ型コントロール層７０６は共にＡｌ0.2Ｇａ0.8Ｎで構成されている。
【００６２】
低濃度ｐ型コントロール層７０５には不純物濃度が約５×１０18ｃｍ-3のＭｇが、高濃度ｐ型コントロール層７０６には不純物濃度が約１×１０19ｃｍ-3のＭｇが、それぞれドーピングされている。ｐ型コンタクト層７０７には不純物濃度が約１×１０20ｃｍ-3でＭｇがドーピングされている。
【００６３】
図８は、本実施形態の窒化物半導体装置において、コントロール領域に加えた電圧(ゲート電圧Ｖｇｓ)とゲート電極を流れる電流（ゲート電流Ｉｇｓ）との関係を示す図である。同図において、ｐ型コントロール層にＭｇの濃度プロファイルを持たせた本実施形態の窒化物半導体装置の特性が実線で示され、Ｍｇの濃度プロファイルを持たない第１の実施形態の窒化物半導体装置の特性が点線で示されている。
【００６４】
図８に示す結果から、本実施形態の窒化物半導体装置では、低濃度ｐ型コントロール層７０５を設けない場合に比べてゲート電極７１１を流れるリーク電流が顕著に低減されていることが分かる。これは、低濃度ｐ型コントロール層７０５を設けることによってＭｇが関与するトラップを介して流れるリーク電流を低減できたためと考えられる。
【００６５】
以上の通り、本実施形態の窒化物半導体装置によれば、ノーマリーオフ型でありながら動作電流を大きくし、且つリーク電流を小さくすることが可能となる。
【００６６】
このように、本発明のトランジスタは、ＪＦＥＴと構造上類似点を有しつつも、ワイドバンドギャップ領域からヘテロ接合を介してチャネルへ一方向的に正孔を注入することができるため、ドレイン電流を大幅に増大することができる。特に窒化物半導体では電子に比べて正孔の移動度が極めて低いため、注入された正孔はチャネルの電子濃度増大にのみ有効に働く。この結果、これまでノーマリーオフ化しようとすればドレイン電流の低下をもたらさざるを得なかったデバイス設計上のトレードオフを解消することができる。
【産業上の利用可能性】
【００６７】
本発明のトランジスタは、例えば高耐圧パワートランジスタ用として、通信用の各種機器や種々の電子機器などに利用することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１の実施形態に係る窒化物半導体装置を示す断面図である。
【図２】第１の実施形態に係る窒化物半導体装置のコントロール領域に加えた電圧とドレイン電流との関係を示す図である。
【図３】第１の実施形態に係る窒化物半導体装置において、コントロール領域に印加する電圧を変化させた場合のソース−ドレイン間電圧とドレイン電流との関係を示す図である。
【図４】本発明の第２の実施形態に係る窒化物半導体装置を示す断面図である。
【図５】第２の実施形態に係る窒化物半導体装置のコントロール領域に加えた電圧とドレイン電流との関係を示す図である。
【図６】第２の実施形態に係る窒化物半導体装置において、コントロール領域に印加する電圧を変化させた場合のソース−ドレイン間電圧とドレイン電流との関係を示す図である。
【図７】本発明の第３の実施形態に係る窒化物半導体装置を示す断面図である。
【図８】第３の実施形態に係る窒化物半導体装置において、コントロール領域に加えた電圧とゲート電極を流れる電流との関係を示す図である。
【図９】従来のＡｌＧａＮ／ＧａＮへテロ接合を用いたＦＥＴの断面図である。
【図１０】図９に示す従来のＦＥＴにおいて、分極により誘起される固定電荷及び自由電子の分布を表す図である。
【図１１】窒化物半導体を用いた従来のＦＥＴのエネルギーバンド図である。
【図１２】窒化物半導体を用いた従来のＦＥＴのゲート電圧とドレイン電流の関係をプロットした図である。
【符号の説明】
【００６９】
１０１、７０１      サファイア基板
１０２、４０２、７０２      ＡｌＮバッファ層
１０３、４０４、７０３      アンドープＧａＮ層
１０４、４０５、７０４      アンドープＡｌＧａＮ層
１０５、４０６      ｐ型コントロール層
１０６、４０７、７０７      ｐ型コンタクト層
１０７、４０８、７０８      パッシベーション膜
１０８、４０９、７０９      ソース電極
１０９、４１０、７１０      ドレイン電極
１１０、４１１、７１１      ゲート電極
４０１      ｎ型Ｓｉ基板
４０３      アンドープＡｌＧａＮ下地層
７０５      低濃度ｐ型コントロール層
７０６      高濃度ｐ型コントロール層
【図１】
0004712459.tif 000002
【図２】
0004712459.tif 000003
【図３】
0004712459.tif 000004
【図４】
0004712459.tif 000005
【図５】
0004712459.tif 000006
【図６】
0004712459.tif 000007
【図７】
0004712459.tif 000008
【図８】
0004712459.tif 000009
【図９】
0004712459.tif 000010
【図１０】
0004712459.tif 000011
【図１１】
0004712459.tif 000012
【図１２】
0004712459.tif 000013