(57)【特許請求の範囲】
【請求項１】
第１フォーマットの情報フレームを直列光信号または論理的に１組の並列光信号として送受する第１光回線ないしは光回線群に接続された第１光インタフェースと、それぞれが第２フォーマットの情報フレームを光信号として送受する第２光回線群に接続された複数の第２光インタフェースと、上記第１光インタフェースと第２光インタフェースとの間に配置された速度変換部とを備えた信号速度変換装置であって、
上記第１光インタフェースが、上記第１光回線群で送信もしくは受信した第１フォーマットの情報フレームを終端し、該情報フレーム内の元の情報信号を直列信号列または論理的に１組の並列信号列に変換する第１フレーマを有し、
上記速度変換部が、上記第１フレーマから入出力される直列信号列または並列信号列を上記第２光インタフェースと対応した複数の内部回線に循環的に割り当てることによって、それぞれがインタリーブされた元の情報信号を含む複数の信号列に変換し、
上記各第２光インタフェースが、それに対応する上記の複数の内部回線上にインタリーブされた該複数の信号列を第２フォーマットの情報フレームに変換する第２フレーマを有し、
外部の波長多重光伝送路を介して該信号速度変換装置と対向する他の信号速度変換装置との間で通信すべき管理情報を複製し、上記複数の信号列にそれぞれ個別に挿入するための複数の管理情報挿入手段ならびに該管理情報を抽出する管理情報抽出手段を備えたことを特徴とする信号速度変換装置。
【請求項２】
前記複数の内部回線の一部をパリティ用の内部回線に割り当て、前記インタリーブされた該複数の信号列に対しパリティ符号列からなるパリティ用の内部回線の生成と復元を行うパリティ演算部を備え、
前記管理情報挿入手段ならびに管理情報抽出手段が、上記パリティ用の内部回線上の信号列に、前記他の信号速度変換装置との間で通信すべき管理情報を個別に挿入ないしは抽出し、
前記複数の第２光インタフェースのうちの１つが、上記パリティ用の内部回線上のパリティ信号を第２フォーマットの情報フレームに変換し、該第２フォーマットの情報フレームを含む送信信号列を前記第２光回線群のうちの１つで送受する第２フレーマを有することを特徴とする請求項１に記載の信号速度変換装置。
【請求項３】
前記速度変換部に接続して前記第１光インタフェースを複数備え、上記速度変換部が、上記複数の第１光インタフェースで送受される信号列を多重もしくは分離して、前記複数の内部回線にインタリーブ変換することを特徴とする請求項１または請求項２に記載の信号速度変換装置。
【請求項４】
前記元の情報信号がフレーム化された情報信号であり、速度変換部が、前記複数の第２光インタフェースのうちの特定のインタフェースが常に前記フレーム化された情報信号の先頭部を送出するように、前記第１フレーマから出力された各フレーム化された情報信号を前記上り方向の複数の内部回線にインタリーブすることを特徴とする請求項１または請求項２に記載の信号速度変換装置。
【請求項５】
前記元の情報信号がヘッダ部と、データ部と、トレーラ部とからなるフレーム化された情報信号であり、
前記速度変換部が、前記インタリーブされた元の情報信号のヘッダ部、データ部およびトレーラ部の各先頭部が、前記複数の信号列において時間的に互いに対応した位置を占めるように、前記複数の内部回線にインタリーブ配置することを特徴とする請求項１または請求項２に記載の信号速度変換装置。
【請求項６】
前記管理情報挿入手段ならびに管理情報抽出手段が、前記速度変換部と前記各第２光インタフェースとの間の前記内部回線毎に設けられた複数の第３フレーマからなることを特徴とする請求項１〜請求項５の何れかに記載の信号速度変換装置。
【請求項７】
前記複数の第３フレーマに接続された監視部を有し、上記各第３フレーマが、上記監視部から供給された管理情報を前記管理情報として前記各内部回線上の信号列に対しそれぞれ個別に挿入ないしは抽出を行うことを特徴とする請求項６に記載の信号速度変換装置。
【請求項８】
前記元の情報信号がフレーム化された情報信号であり、前記速度変換部が、前記各内部回線上の送信信号列にフレーム間ギャップまたはアイドル領域が形成されるように、前記情報信号のフレームをインタリーブし、
前記各第３フレーマが、上記各内部回線上の送信信号列に含まれるフレーム間ギャップまたはアイドル領域に前記管理情報を挿入、または前記管理情報を除去する機能を有することを特徴とする請求項７に記載の信号速度変換装置。
【請求項９】
前記各第３フレーマが、前記信号列に含まれるインタリーブされた通信フレームおよび前記管理情報にインタリーブされていないカプセル化ヘッダを付加してカプセル化して転送することを特徴とする請求項８に記載の信号速度変換装置。
【請求項１０】
前記速度変換部が、前記インタリーブされた各信号列にインタリーブされていないカプセル化ヘッダを付加してカプセル化し、
前記各第３フレーマが、前記管理情報にインタリーブされていないカプセル化ヘッダを付加してカプセル化して転送することを特徴とする請求項７に記載の信号速度変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光伝送システムおよび信号速度変換装置に関し、更に詳しくは、光ファイバ伝送路を介して通信フレームを送受信する光情報伝送システム、およびそれに適用される信号速度変換装置に関する。
【背景技術】
【０００２】
大容量ルータ、ストレージサーバ、高速光集線装置などの情報機器あるいは通信ノード装置は、取り扱う情報量の増加と共に、各装置が備える情報伝送用の光インタフェースの速度が、１Ｇｂｐｓから１０Ｇｂｐｓ、１０Ｇｂｐｓから４０Ｇｂｐｓへと、急速に高速化されている。その理由は、高速の光インタフェースを使用すると、低速の複数個の光インタフェースを用いた場合に比較して、装置の実装体積や消費電力を低減でき、装置間を接続する光ファイバ回線の本数を減らして、回線敷設コストやレンタルコストを節約できるからである。
【０００３】
情報機器間の距離が短ければ、最大伝送距離が概ね１０ｋｍ程度の短距離伝送用の光インタフェースを使用して、装置間を接続できる。しかしながら、例えば、都市内（概ね１００ｋｍ程度の範囲内）に分散した情報機器や、都市間（１００ｋｍ以上）で情報機器を相互接続する場合、メトロ系ネットワークや基幹系ネットワークなど、波長多重型の光伝送ネットワークを経由する必要がある。
【０００４】
この種の情報機器には、波長多重光伝送ネットワークへの接続インタフェースとして、例えば、ＳＯＮＥＴ／ＳＤＨ、ＯＴＮ、イーサＬＡＮ−ＰＨＹ／ＷＡＮ−ＰＨＹなどの短距離用光インタフェースが提供されている。送信側の情報機器は、これらの何れかのインタフェースを使用して、情報信号を短距離伝送用フォーマットの光信号として、波長多重光伝送ネットワークに送信する。情報機器から送信された光信号は、通信キャリアが所有する波長多重伝送装置（例えば、アッドドロップ・マルチプレクサ装置：ＡＤＭ）で、所定速度の長距離伝送用の光信号（例えば、１．５μｍ帯の光信号）に変換され、他の情報機器から送信された光信号と波長多重されて、長距離光ファイバ区間を伝送される。長距離光ファイバ区間を通過した波長多重光信号は、受信側の波長多重伝送装置で再び短距離伝送用フォーマットの光信号に変換され、対向側の情報機器に転送される。
【０００５】
これまでは、短距離伝送用光インタフェースの高速化に伴って、長距離伝送用光インタフェースの変調速度も、２．５Ｇｂｐｓ、１０Ｇｂｐｓ、４０Ｇｂｐｓと高速化されてきた。しかしながら、波長多重光ネットワーク区間では、回線速度を高速化すると、光ファイバ内の波長分散の影響を受けて、光信号の長距離伝送が困難になるという問題がある。
【０００６】
具体的に言うと、光信号の変調速度が増すと、波長分散によって波形歪が増大するため、信号伝送距離が、ビットレートの二乗に反比例して減少する。そのため、伝送速度の高速化に伴って、最大伝送距離が短くなり、例えば、２．５Ｇｂｐｓでは６００〜１２００ｋｍ程度あった最大伝送距離が、１０Ｇｂｐｓでは数１０ｋｍ、４０Ｇｂｐｓでは、高々数ｋｍにまで減少する。従って、長距離伝送用光インタフェースの変調速度が高くなると、波長多重伝送端局間に必要となる中継装置の台数が増加し、大きなコスト増となる。
【０００７】
各情報機器が備える短距離伝送用光インタフェースの伝送速度と、長距離伝送区間を形成する波長多重光ネットワークの変調速度との不整合も、今後の大きな問題となる可能性がある。短距離伝送用インタフェースの伝送速度は、例えば、１０Ｇイーサネット（登録商標）、４０Ｇイーサネット、１００Ｇイーサネットなど、比較的容易に高速化できるため、今後も、高速インタフェースの開発が急速に進展するものと予測される。
【０００８】
しかしながら、波長多重伝送区間には、光回線の信頼性や、上述した伝送距離の制約によるコスト増加などの問題があるため、長距離伝送用インタフェースの変調速度は簡単には変更できない。そのため、現状では、１０Ｇｂｐｓ〜２．５Ｇｂｐｓの光回線が主流となっており、４０Ｇｂｐｓの高速回線の導入は、世界的にもごく僅かである。今後、次世代短距離伝送用インタフェースとして１００Ｇイーサネットが採用されたとしても、波長多重光伝送装置のチャネル速度が４０Ｇｂｐｓ以下であれば、都市内あるいは都市間での長距離の情報機器間信号伝送に支障をきたす可能性が懸念される。
【０００９】
上記の課題に関係する従来技術として、例えば、特開２００１−２３０７５９号公報（特許文献１）、ＷＯ／１９９８／０４２０９５号公報（特許文献２）には、波長分解光トランスポンダを適用した波長分割多重光通信システムが提案されている。
【００１０】
図７は、波長分解光トランスポンダを用いた従来の光ネットワークの１例を示す。
ここでは、第１の局１８２−１から第２の局１８２−２への信号伝送系を示している。第１の局１８２−１は、送信側の波長多重伝送装置１８３を備えており、波長多重伝送装置１８３には、局内光ファイバ回線１８７−１〜１８７−３を介して、ルータ装置１５０−１〜１５０−３が接続されている。一方、第２の局１８２−２は、受信側の波長多重伝送装置１８４を備えており、波長多重伝送装置１８４には、局内光ファイバ回線１８７−４〜１８７−６を介して、ルータ装置１５０−４〜１５０−６が接続されている。
【００１１】
送信側の波長多重伝送装置１８３は、波長分解トランスポンダ１８０と、トランスポンダ１８５−１、１８５−２と、これらのトランスポンダから出力される波長の異なった光信号（波長λ１〜λ６）を波長多重し、幹線ＷＤＭ光ファイバ伝送路１４２に送信する光合波器１４６とからなっている。一方、受信側の波長多重伝送装置１８４は、幹線ＷＤＭ光ファイバ伝送路１４２から受信した波長多重光信号を波長別の光信号に分離する光分波器１４４と、光分波器１４４に接続された波長分解トランスポンダ１８１およびトランスポンダ１８６−１、１８６−２とからなっている。
【００１２】
ルータ装置１５０−１は、例えば、４０Ｇｂｐｓあるいは１００Ｇｂｐｓの高速度で変調された送信信号を局内光ファイバ回線１８７−１に送出する。上記送信信号は、波長分解トランスポンダ１８０において、波長変換と局間伝送用信号へのフォーマット変換を受けた後、４波長λ１〜λ４の低速光信号に分離して、光合波器１４６に入力される。これらの送信信号は、それぞれ局内光ファイバ回線１８７−２、１８７−３を介してトランスポンダ１８５−１、１８５−２に入力され、波長λ５、λ６の低速光信号として、光合波器１４６に入力される。光合波器１４６は、波長λ１〜λ６の光信号を波長多重して、幹線ＷＤＭ光ファイバ伝送路１４２に送出する。
【００１３】
受信側の波長多重伝送装置１８４では、幹線ＷＤＭ光ファイバ伝送路１４２から受信した波長多重光信号を光分波器１４４で光波長別の光信号に分離する。λ１〜λ４の４波長の光信号は、波長分解トランスポンダ１８１に入力され、伝送路１４２に生じた波長間の遅延差を吸収した後、多重化して元の１本の光信号に変換され、局内光ファイバ回線１８７−４を介して、ルータ装置１５０−４に出力される。光分波器１４４から出力されたλ５の光信号と、λ６の光信号は、それぞれトランスポンダ１８６−１、１８６−２で波長変換した後、局内光ファイバ回線１８７−５、１８７−６を介して、ルータ装置１５０−５、１５０−６に入力される。
【００１４】
図７では、第１の局１８２−１から第２の局１８２−２への情報伝送系を示したが、一般に、局１８２−１、１８２−２は、送信側の波長多重伝送装置１８３と受信側の波長多重伝送装置１８４との双方を備えており、第２の局１８２−２から第１の局１８２−１への情報伝送も可能となっている。
【００１５】
図８は、従来の波長分解光トランスポンダの構成図を示す。ここでは、図７に示した送信側の波長分解トランスポンダ１８０と受信側の波長分解トランスポンダ１８１とを組み合わせて、１つの波長分解光トランスポンダ１９６としている。
局内光ファイバ１８７−１から入力された光信号（波長λａ＝１．３μｍなど）は、光受信機１９１で電気信号に変換され、分離回路１９３で低速のＮ本（図８では４本）の送信信号に分離される。各送信信号は、電気回路内では並列信号として伝送されるのが普通であり、本明細書での低速信号の本数Ｎは、論理的な信号回線の本数を意味している。
【００１６】
分離されたＮ本の送信信号は、それぞれ光送信機１９４−１〜１９４−４に入力され、各光送信機で、局間伝送用の光信号フォーマットに変換され、互いに波長の異なる光信号（波長λ１〜λ４）として、光合波器に接続された出力光ファイバ１８８−１〜１８８−４に送信される。
【００１７】
一方、光分波器に接続される入力光ファイバ１８９−１〜１８９−４から入力された波長λ１〜λ４の光信号は、それぞれ光受信機１９５−１〜１９５−４で電気信号に変換され、幹線光ファイバ伝送路で生じた信号間遅延差が補償される。光受信機１９５−１〜１９５−４の出力信号は、多重回路１９２で多重化され、１本の電気的信号列として、光送信機１９０に入力される。光送信機１９０は、入力された電気的信号列を波長λｂの高速光信号に変換して、局内光ファイバ１８７−４に送信する。
【００１８】
従来の波長分解トランスポンダでは、上述した送信側の波長分解トランスポンダ１８０の動作のように、高速光信号を時間分解（インタリーブ）し、波長の異なる複数の低速光信号に分割して、局間伝送部から波長多重伝送することによって、前述した課題を解決している。
【００１９】
【特許文献１】特開２００１−２３０７５９号公報
【特許文献２】ＷＯ／１９９８／０４２０９５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
波長分解トランスポンダでは、高速の短距離用の直列光信号を比較的低速の波長多重信号に時間分解（インタリーブ）して伝送することによって、信号伝送距離の制限を緩和しているが、実際の応用においては下記のような解決課題がある。
【００２１】
第１の課題は、波長分解トランスポンダにおけるハードウェアの低汎用性にある。従来の波長分解トランスポンダは、図８に示したように、内部に局間長距離伝送用の複数の光送信器１９４と複数の光受信器１９５を備えている。波長多重伝送装置１８３が最大の伝送性能を発揮するためには、これらの局間用の光送受信器が、他のトランスポンダ１８５、１８６が備える局間用インタフェースと同一のビットレート、同一のフォーマット、同一の伝送性能（例えば、受信感度や波長分散耐力）を備える必要がある。しかしながら、波長分解トランスポンダが他社製の波長多重伝送装置と組み合わせられた場合、性能面での違いから局間での光信号の正常伝送を保証できず、伝送不良が発生した場合の責任の所在が不明確となるおそれがある。
【００２２】
この問題を避けるために、例えば、波長分解トランスポンダを波長多重伝送装置に専用の部品として生産した場合、波長分解トランスポンダの汎用性が著しく低下する。局間インタフェースでは、例えば、光信号のフォーマット（ＯＴＮ、ＳＤＨ、ＳＯＮＥＴ、イーサ）、信号変調方式（ＮＲＺ変調／ＲＺ変調、強度変調／位相変調／デュオバイナリ変調、周波数チャープの有無など）、要求仕様（出力強度、波長精度、Ｃバンド帯／Ｌバンド帯、波長可変範囲）などの組み合わせが極めて多岐に亘っており、これが汎用性低下の一因となっている。また、局間インタフェースは、汎用性が低下すると量産効果がなくなるため、製造ストが上昇する。
【００２３】
第２の課題として、波長分解トランスポンダがもつ波長多重伝送装置から独立した柔軟な運用の困難性にある。例えば、波長分解トランスポンダ１８０の局側の出力光波長（λ１〜λ４）は、波長多重伝送装置１８３、１８４や波長多重光ファイバ伝送路１４２で未使状態にある波長に合わせる必要がある。そのためには、例えば、波長分解トランスポンダを製造する前に、納入先から局間光送信器１９４−１〜１９４−４で使用すべき波長を予め指定してもらうか、局間光送信器の光源として波長可変光源を備えておき、波長分解トランスポンダの設置現場で、波長多重伝送端局から通知された空き波長に従って、出力波長を設定する必要がある。
【００２４】
また、波長分解トランスポンダ用として固有の管理情報の伝送系が無い場合、装置の立ち上げ時や装置運用中の故障監視において、波長多重伝送端局が備える監視情報伝送系を利用する必要がある。この場合、波長分解トランスポンダは、波長多重伝送端局と密接に連携して、管理情報を送受信することが必要となる。
【００２５】
波長分解トランスポンダは、波長多重伝送端局を所有する伝送キャリアに所属させるのが一般的であり、現在のところ、ルータやストレージサーバなどの情報装置の所有者が波長分解トランスポンダを独自に運用したり、波長多重伝送端局を所有者とは別の第３の伝送キャリアが波長分解トランスポンダを所有して、高速信号伝送ソリューションを提供するようなビジネス形態には適していない。
【００２６】
第３の課題として、波長分解トランスポンダの管理上の問題がある。波長分解トランスポンダは、局間光伝送路の他端に同種のトランスポンダを対向装置として配置し、２つのトランスポンダが、互いに同一波長の組（例えばλ１〜λ４）で光信号を送受信できるネットワーク構成にする必要がある。しかしながら、互いに対向する２つのトランスポンダ間で管理情報を通信する機能がなければ、トランスポンダ間の接続の正誤チェックや、回線障害の監視が困難となる。
【００２７】
トランスポンダ間での管理情報の通信は、例えば、上述した波長多重伝送端局が備える管理情報の伝送機能を利用したり、専用回線を敷設することによって実現できるが、後者の場合、主信号とは別の回線が必要となるために、コスト面と運用面で問題となる。簡単な方法としては、例えば、トランスポンダから送信される高速信号のオーバーヘッド部に管理情報を書き込み、対向装置側で、受信したオーバーヘッド部から管理情報を抽出する方法がある。但し、この方法では、送信信号の並列伝送に使用される１組の波長（λ１〜λ４）の何れかの波長で障害が発生すると、受信側では、オーバヘッド部も含めて全ての送信情報が再生不能となるため、障害発生時に監視情報の通信も不能となる。また、例えば、イーサＬＡＮ−ＰＨＹのようなフレーム間隔不定の信号フォーマットを使用して、局間通信を行う場合、既存の通信インタフェースには、管理情報の伝送機能が備わっていないという問題もある。
【００２８】
第４の課題は、パリティ回線のような冗長化回線に関係している。短距離の光信号並列伝送では、従来から、データ伝送用の複数の回線（例えば、１０チャネル）に、１チャネルまたは２チャンネルのパリティ回線を追加し、データとパリティ符号を同時に伝送している。並列光伝送系では、チャネル数と同数の送受信器を必要とし、送受信器個数の増加に伴って故障率も増加するからである。冗長回線で送信されるパリティ符号などの冗長情報は、送信データから簡単な演算で生成できる。冗長情報を送信しておけば、何れかのチャネルでデータが欠損した場合でも、残りの回線からの受信データで排他的論理和を計算することによって、欠損データを簡単に復元できる。
【００２９】
波長分解トランスポンダの運用において、信頼性が問題となる部分は、送信情報が並列展開して伝送される局間の波長多重伝送区間である。しかしながら、この波長多重伝送区間で、トランスポンダで自動生成したパリティ符号を光信号として送信しようとすると、局間に定義されたＳＯＮＥＴ、ＯＴＮ、イーサＰＨＹなどの信号フォーマットが失われるため、パリティ回線では、汎用的なの局間光インタフェースやフレーマを使用できず、一般のトランスポンダでの中継伝送ができなくなるという問題がある。
【課題を解決するための手段】
【００３０】
上述した課題を解決するため、本発明の信号速度変換装置は、情報フレームを直列光信号または論理的に１組の並列光信号として転送する第１光回線群に接続された第１光インタフェースと、それぞれが情報フレームを直列光信号として転送する第２光回線群に接続された複数の第２光インタフェースと、上記第１光インタフェースと第２光インタフェースとの間に配置された速度変換部とを備え、
上記第１光インタフェースが、上記第１光回線群から受信した第１フォーマットの情報フレームを終端し、該情報フレームから抽出された元の情報信号を含む直列信号列または論理的に１組の並列信号列を出力する第１フレーマを有し、
上記速度変換部が、上記第１フレーマから出力された直列信号列または並列信号列を上記第２光インタフェースと対応した上り方向の複数の内部回線に循環的に分配することによって、それぞれがインタリーブされた元の情報信号を含む複数の送信信号列に変換し、
上記各第２光インタフェースが、それに対応する上記上り方向の内部回線から受信したインタリーブされた元の情報信号を第２フォーマットの情報フレームに変換し、該第２フォーマットの情報フレームを含む送信信号列を上記第２光回線群のうちの１つに送信する第２フレーマを有し、
上記第１光インタフェースと上記第２光インタフェースとの間に、上記各内部回線上の送信信号列に、外部の波長多重光伝送路を介して該信号速度変換装置と対向する他の信号速度変換装置との間で通信すべき管理情報を個別に挿入ないしは抽出するための管理情報挿入手段および管理情報抽出手段を備えたことを特徴とする。
【００３１】
なお本明細書中で「終端する」とは、送信側では入力されるデータ信号にヘッダなどの管理情報を付与すること、受信側では管理情報とデータ信号を分離、管理情報を処理することを意味している。
【００３２】
上記管理情報挿入・抽出手段は、例えば、上記速度変換部と各第２光インタフェースとの間に内部回線毎に設けられた複数の第３フレーマからなり、各第３フレーマは、信号速度変換装置が備える監視部から供給された管理情報を上記管理情報として内部回線上の送信信号列に挿入する。本発明の１実施例では、上記速度変換部が、各内部回線上の送信信号列にフレーム間ギャップが形成されるように元の情報信号をインタリーブし、各第３フレーマが、上記内部回線上の送信信号列に含まれるフレーム間ギャップに配置された上記管理情報を非インタリーブ形式で、挿入・抽出する。
【００３３】
実際の応用において、上記第２光回線群は、波長多重伝送端局に接続され、上記複数の第２光インタフェースから第２光回線群に送信されたインタリーブされた元の情報信号と非インタリーブ管理情報を含む光信号が、上記波長多重伝送端局で波長多重化されて、局間光ファイバ伝送路に送信される。局間光ファイバ伝送路で伝送された波長多重光信号は、送信側の信号速度変換装置と同様の形態で局間光ファイバ伝送路に接続された対向装置（信号速度変換装置）によって受信される。
【００３４】
対向装置の複数の第２光インタフェースは、第２光回線群から受信した光信号を下り方向の複数の内部回線を通して、第３フレーマと速度変換部に転送する。各第３フレーマは、下り方向内部回線上の受信信号から管理情報を抽出し、これを対向装置の監視部に転送する。また、速度変換部は、各内部回線の受信信号からインタリーブされた元の情報信号を抽出し、元の情報信号を復元する。復元された情報信号は、第１光回線群の信号速度に変換した後、第１光インタフェースを介して、第１光回線群に直列光信号または１組の並列光信号として送出される。
【００３５】
但し、管理情報は、インタリーブされた各情報信号のペイロード部に生じた空き領域、あるいは、第２フレーマから送信される第２フォーマットの情報フレームのヘッダ部を利用して、対向装置に送信するようにしてもよい。前者の場合は、管理情報挿入手段を速度変換装置に設け、速度変換装置が、上記監視部から与えられた管理情報を上り方向の複数の内部回線にインタリーブされた各情報信号に非インタリーブ形式で挿入すると共に、下り方向の複数の内部回線で受信される各情報信号から管理情報を抽出して、これを上記監視部に転送すればよい。後者の場合は、管理情報挿入手段を各第２フレーマに設け、各第２フレーマが、上記監視部から与えられた管理情報を第２フォーマットの情報フレームのヘッダ部に非インタリーブ形式で挿入すると共に、第２光回線群から受信した第２フォーマットのヘッダ部から管理情報を抽出して、これを上記監視部に転送すればよい。
【００３６】
上記構成によって、本発明の信号速度変換装置は、対向装置との間で管理情報を送受信することが可能になる。尚、管理情報としては、複数の内部回線に共通の管理情報として、送信側信号速度変換装置の状態情報と、対向装置への制御指令、警報、または応答を含み、各内部回線に固有の情報として、回線識別情報を含む。信号速度変換装置の状態情報としては、例えば、第１、第２光インタフェースの状態情報が含まれる。
【００３７】
本発明の好ましい実施形態では、信号速度変換装置が、上記速度変換部から上り方向の複数の内部回線に出力される１組のインタリーブされた元の情報信号に基づいて、パリティ符号列からなるパリティフレームを生成し、該パリティフレームを含む送信信号列を上り方向のパリティ用の内部回線に出力するパリティ演算部を備え、上記管理情報挿入手段が、上記パリティ用の内部回線上の送信信号列にも管理情報を個別に挿入する。上記パリティフレームは、上記パリティ用の内部回線に接続された第２光インタフェースが備える
第２フレーマによって、第２フォーマットの情報フレームに変換され、第２光回線群のうちの１つに送信される。
【００３８】
本発明の信号速度変換装置において、元の情報信号がフレーム化されている場合、上記速度変換部は、上記複数の第２光インタフェースのうちの特定のインタフェースが常に元の情報信号のフレームの先頭部を送出するように、上記第１フレーマから出力された各通信フレームを上り方向の複数の内部回線にインタリーブする。上記速度変換部は、インタリーブされた複数の通信フレームにおいて、ヘッダ部、データ部およびトレーラ部の各先頭部が、上り方向の複数の内部回線上で時間的に互いに対応した位置を占めるように、上記第１フレーマから出力された各通信フレームを上記上り方向の複数の内部回線にインタリーブする。
【００３９】
本発明の信号速度変換装置は、上記管理情報挿入手段が、各送信信号列に含まれるインタリーブされた元の情報信号と非インタリーブ形式の管理情報に、インタリーブされていないカプセル化ヘッダを付加することを１つの特徴とする。
【００４０】
カプセル化の変形例として、例えば、上記速度変換部が、上記インタリーブされた各元の情報信号にインタリーブされていないカプセル化ヘッダを付加し、上記各第３フレーマが、管理情報にインタリーブされていないカプセル化ヘッダを付加するようにしてもよい。また、上記速度変換部が、上記第１フレーマから受信したフレーム化された元の情報信号からヘッダ部を抽出し、残り部分を上り方向の複数の内部回線にインタリーブし、インタリーブされた各通信フレームに、上記フレーム化された元の情報信号のヘッダ部をカプセル化ヘッダとしてを付加するようにしてもよい。更には、上記速度変換部が、上記第１フレーマから受信した各フレーム化された元の情報信号からヘッダ部を抽出し、該ヘッダ部を上記各第３フレーマに供給し、各フレーム化された元の情報信号の残り部分を上り方向の複数の内部回線にインタリーブし、各第３フレーマが、上記速度変換部から受信したヘッダ部を適用して、各内部回線上のインタリーブされた通信フレームをカプセル化するようにしてもよい。各第３フレーマは、上記インタリーブされた元の情報信号に、管理情報を含むインタリーブされていないカプセル化ヘッダを付加するようにしてもよい。
【００４１】
本発明の信号速度変換装置は、上記速度変換部に接続して第１光インタフェースを複数備え、上記速度変換部が、上記複数の第１光インタフェースから出力された信号列を多重化して、前記複数の内部回線にインタリーブする構成にしてもよい。また、本発明の信号速度変換装置は、第１光インタフェース、第２光インタフェースをそれぞれ複数組備えることによって、現用系光インタフェースに障害が発生した時、障害の生じて待機系の光インタフェースに切り替えるプロテクション機能を実現できる。
【００４２】
本発明の信号速度変換装置は、複数の第２光インタフェースから並列送信された１組の光信号が、波長多重伝送端局で波長多重されて同一の光ファイバに送出されるように（または、スキュー量が一定以下の経路で伝送されるよう）、予め経路設定しておくことによって、局間光ファイバ伝送路を通過中に生じる遅延時間差を受信側で遅延調整バッファにより調整可能な範囲内に収めることできる。
【発明の効果】
【００４３】
本発明の信号速度変換装置は、波長多重伝送端局から独立した形で提供され、短距離用ＳＯＮＥＴ回線やイーサＬＡＮ−ＰＨＹのような低速光回線で波長多重伝送端局と接続できるようになっているため、波長依存性の高い局間用の光インタフェースを搭載する必要がなくなり、コストを大幅に低減できる。
【００４４】
また、本発明の信号速度変換装置は、独自の管理情報挿入手段を備えたことによって、対向装置と管理情報を交信できるようになっているため、波長多重伝送端局からは論理的に切り離して、独自の運用モードを選択できる。特に、本発明では、送信側の信号速度変換装置が、インタリーブされた元の情報信号を並列的に送信する複数の信号列に対して、共通の管理情報を非インタリーブ形式で挿入しているため、受信側の信号速度変換装置で何れかの信号列で管理情報を正常に受信できれば、相手装置の状態や回線状態を把握でき、信号速度変換装置間での制御指令の送受信が可能となる。
【００４５】
また、本発明の信号速度変換装置によれば、波長多重光ネットワーク上では、パリティ回線上の送信信号列も、インタレースされた元の情報信号を含む他の回線の送信信号列と同様に中継できるため、回線管理が容易になるという利点がある。
【発明を実施するための最良の形態】
【００４６】
本発明の速度変換を適用した光送信器の最良の実施形態は、図１で後述するように、信号速度変換装置１００に、情報フレームを直列光信号または論理的に１組の並列光信号として転送する第１光回線群（送信回線および受信回線）に接続された第１光インタフェース１０４と、それぞれが情報フレームを論理的に互いに独立した直列光信号として転送する第２光回線群（送信回線および受信回線）に接続された複数の第２光インタフェース１０５（１０５−１〜１０５−４）と、第１光インタフェースで送受信される元の情報信号を複数の内部回線にインタリーブして、第２光インタフェースで送受信される信号列に変換する速度変換部１０６とを備える。
【００４７】
第１光インタフェースは、第１光回線群から受信した第１信号フォーマットの情報フレームを終端する第１フレーマ１１３を備える。また、各第２光インタフェースは、各内部回線から受信したインタリーブされた元の情報信号を第２の信号フォーマットの情報フレームに変換して、第２光回線群のうちの１つに送信する第２フレーマ１１６を備える。
【００４８】
本発明の信号速度変換装置１００は、管理情報挿入手段として、上記複数の第２光インタフェース１０５と速度変換回路１０６との間の各内部回線（送信用内部回線と受信用内部回線）に、それぞれ高位フレーマとなる第３フレーマ回路１０８（１０８−１〜１０８−４）を備える。各第３フレーマ回路１０８は、上り方向の各内部回線上の送信信号列に、複数の内部回線で共通した管理情報を含む管理情報を挿入すると共に、第２光インタフェース１０５が下り方向の内部回線に出力した受信信号列から、対向する信号速度変換装置が送信した管理情報の抽出する。
【００４９】
上記下り方向の各内部回線には、第２光インタフェースで受信する光信号が波長多重ネットワークを並列伝送される間に生じた遅延時間差をキャンセルするための遅延バッファ回路１０９（１０９−１〜１０９−４）が設けられる。また、好ましい実施例では、第２光回線群および波長多重光伝送路での信号伝送の信頼性を補うために、速度変換回路１０６と高位フレーマ回路１０８との間にはパリティ演算回路１０６が設けられ、パリティ用の内部回線とパリティ用の第２光インタフェースを追加して、インタリーブされた元の情報信号と並列的にパリティ信号が送信される。
【００５０】
本発明の信号速度変換装置は、例えば、図２に１００、１４０で示すように、光波長多重伝送ネットワークの両側に対向配置され、ルータ装置１５０−１、１５０−２がこれら２つの信号速度変換装置を介して相互通信する形態の光伝送システムを構成する。
【実施例１】
【００５１】
図１は、本発明の信号速度変換装置１００を第１実施例を示す。
本実施例では、第１光インタフェース１０４に接続された１００Ｇイーサ回線１０１から受信された並列光信号（本例では、２０Ｇｂｉｔ／ｓ回線×５）を速度変換回路１０６に入力する。速度変換回路１０６は、第１光インタフェース１０４で受信した信号列を、第２光インタフェース１０５（１０５−１〜１０５−４）に接続されたイーサＬＡＮ−ＰＨＹ回線１０２（１０２−１〜１０２−４）に適合した複数の４０Ｇｂｉｔ／ｓ信号列に変換して、並列的に出力する。
【００５２】
本実施例では、イーサＬＡＮ−ＰＨＹ回線１０２上の信号を４０Ｇｂｉｔ／ｓとしているが、並列回線の本数や、各回線上のビットレートの値は重要ではなく、例えば、現在標準的となっている１０Ｇｂｉｔ／ｓイーサＬＡＮ−ＰＨＹ回線を１０本並列配置した構成にしてもよい。また、本実施例では、イーサＬＡＮ−ＰＨＹ回線を収容した第２光インタフェース１０５は、フレーム化情報信号を不定間隔で送受信する光インタフェースの１例に過ぎない。本実施例では、不定間隔のフレーム化信号をイーサネット以外のフォーマット（例えば、ＡＴＭ）で送受信するようにしてもよい。
【００５３】
ここでは、第１、第２光インタフェースが、両方共、光信号を複数の光ファイバで並列伝送しているが、第１光インタフェース（本例では、１００Ｇイーサ）は、それに接続された複数の回線が論理的に一組（後述する他の実施例では複数組）を成し、第２光インタフェースは、それに接続された複数の回線が論理的に独立した複数の組（本実施例では、４０Ｇｂｉｔ／ｓイーサＬＡＮ−ＰＨＹ回線が４本）を形成していることが本質的な相違点となっている。
【００５４】
ここで、論理的な１組とは、複数回線上の送信信号を総合して論理的な意味をもつヘッダ情報やペイロード情報が再生できるように、これらの回線に情報フレームが配分されている状態を意味している。例えば、第１光インタフェースに収容された光回線群１０１では、ヘッダ部とデータ部とからなるフレーム化された情報信号が、複数の低速光回線にビット単位、バイト単位、あるいはパケット単位でインタリーブされているため、これらの複数の低速光回線群は論理的に一組と看做される。一方、第２光インタフェース１０５−１〜１０５−４に収容された光回線群１０２−１〜１０２−４には、それぞれが独立のヘッダ情報を持ったパケットが個別に送信されるため、論理的に独立した複数の回線とみなされる。
【００５５】
本発明では、第１光インタフェースで受信した光信号を第２光インタフェースに接続された複数の回線に並列展開し、図示しない波長多重伝送装置を介して、光ファイバ伝送路で長距離伝送する。並列展開して長距離伝送された光信号は、対向装置の第２光インタフェースで受信され、速度変換回路１０６で合成することによって、元の信号が再構築される。尚、第１光インタフェースに、論理的に複数組の並列光信号が入力された場合であっても、それらの信号を一旦多重化し、第２光インタフェースに接続された複数の回線にインタリーブして伝送すれば、図１に示した構成と論理的に同等の結果が得られる。
【００５６】
図２は、図１に示した信号速度変換装置１００が適用されるネットワーク構成の1例を示す。ここでは、遠隔配置された２台のルータ装置１５０−１、１５０−２が、それぞれ本発明の信号速度変換装置１００、１４０を介して、光波長多重ネットワークに接続されている。
【００５７】
例えば、図２で左から右に向かう上り回線では、ルータ装置１５０−１から出力された高速光信号（直列信号、並列信号、波長多重信号の何れでもよい）が、第１光インタフェースに接続された１００Ｇイーサ回線１０１−１を介して、本発明の信号速度変換装置１００に入力され、第２光インタフェースに接続された４本の４０ＧイーサＬＡＮ−ＰＨＹ回線１０２に並列展開されて、光波長多重挿入分岐端局（ＷＤＭアッドドロップ端局）１４１−１に入力される。
【００５８】
信号速度変換装置１００からの送信信号は、ＷＤＭアッドドロップ端局１４１−１において、それぞれ従来の４０Ｇ・ＷＤＭトランスポンダ１５１で波長λ１、λ３、λ４、λ５の局間伝送用光信号に変換され、光アッド回路１５２を介して、上り回線側の波長合波器１４６−１に入力される。波長合波器１４６−１は、波長λ１〜λ５の光信号を合波し、上り方向波長多重信号として、幹線ＷＤＭ光ファイバ伝送路１４２−２に送出する。
【００５９】
上り方向の波長多重信号は、幹線ＷＤＭ光ファイバ伝送路１４２−２、光増幅器１４８−１、幹線ＷＤＭ光ファイバ伝送路１４２−３、ＷＤＭアッドドロップ端局１４１−２、幹線ＷＤＭ光ファイバ伝送路１４２−４を順次に通過して、ＷＤＭアッドドロップ端局１４１−３に入力される。
【００６０】
ＷＤＭアッドドロップ端局１４１−３に入力された波長多重光信号は、上り回線側の波長分波器１４４−２によって波長毎の光信号に分離される。波長分波器１４４−２から出力された複数の波長のうち、受信側の信号速度変換装置１４０で必要とする波長（本例では、λ１、λ３、λ４、λ５の４波長）の光信号が、光ドロップ回路１５３によってドロップされ、４０Ｇ・ＷＤＭトランスポンダ１５１に入力される。ＷＤＭトランスポンダ１５１は、各波長の光信号を局内回線である４本の４０ＧイーサＬＡＮ−ＰＨＹ回線１０２−２の光信号に変換し、送信側の信号速度変換装置１００に対向する受信側の信号速度変換装置１４０の第２光インタフェースに入力する。信号速度変換装置１４０は、これら４本の受信信号を速度変換し、第１光インタフェースに接続された１００Ｇイーサ回線１０１−２を介して、対向側のルータ装置１５０−２に送信する。
【００６１】
ルータ装置１５０−２からルータ装置１５０−１に送信された下り方向の信号は、上述した上り回線における信号経路と同様、１００Ｇイーサ回線１０１−２、信号速度変換装置１４０、４０ＧイーサＬＡＮ−ＰＨＹ回線１０２−２、４０Ｇ・ＷＤＭトランスポンダ１５１、光アッド回路１５２、波長合波器１４７−２、幹線ＷＤＭ光ファイバ伝送路１４３−４、ＷＤＭアッドドロップ端局１４１−２、幹線ＷＤＭ光ファイバ伝送路１４３−３、光増幅器１４８−２、幹線ＷＤＭ光ファイバ伝送路１４３−２、下り回線側の波長分波器１４５−２、光ドロップ回路１５３、４０Ｇ・ＷＤＭトランスポンダ１５１、４０ＧイーサＬＡＮ−ＰＨＹ回線１０２−１、信号速度変換装置１００、１００Ｇイーサ回線１０１−１を経由して、ルータ装置１５１に送信される。
【００６２】
尚、図２では、ルータ装置１５０−１と信号速度変換装置１００を接続する光ファイバ回線１０１−１と、ルータ装置１５０−２と信号速度変換装置１４０を接続する光ファイバ回線１０１−２が、共に１００Ｇイーサ回線の場合について説明したが、第１光インタフェースに接続される光ファイバ回線１０１−１と１０１−２は、適用プロトコルや信号伝送速度を必ずしも同一にする必要はなく、例えば、一方が１００Ｇイーサ回線、他方が１６０Ｇ・ＳＯＮＥＴ回線のように、異なった回線であってもよい。
【００６３】
また、図２では、信号速度変換装置１００が、光波長多重挿入分岐端局（ＷＤＭアッドドロップ端局）１４１−１から完全に独立した装置として記載されているが、信号速度変換装置１００の汎用性を多少犠牲にして、信号速度変換装置１００をＷＤＭアッドドロップ端局１４１−１の内部に一体化した構成としても構わない。
【００６４】
極端な例としては、従来の波長分解トランスポンダと同様に、図１に示した第２光インタフェース１０５として、波長多重伝送用の長距離４０Ｇ光インタフェースを搭載した構成としてもよい。このような構成にすれば、図２に示した４０ＧＷＤＭトランスポンダ１５１が不要となり、第２光インタフェースの接続回線１０２−１を光アッド回路１５２、光ドロップ回路１５３に直接接続できる。この場合、本発明装置は、第３フレーマ回路による管理情報用の高位フレームの書き込み等の機能において、波長分解トランスポンダと構成上の差異がある。
【００６５】
図１に示した信号速度変換装置１００は、例えば、図２に示したルータ装置１５０などの情報機器から波長多重伝送装置（ＷＤＭアッドドロップ端局１４１）に向かう送信側信号経路（図１で左から右に向かう信号経路）と、波長多重伝送装置から情報機器に向かう受信側信号経路（図１で右から左に向かう信号経路）とを含んでいる。以下、図１を参照して、最初に、送信側信号経路における信号速度変換装置１００の動作を説明し、次に、受信側信号経路における信号速度変換装置１００の動作を説明する。
【００６６】
ルータ装置等の情報機器から接続回線（第１光回線群）１０１を介して第１光インタフェース１０４に入力された１００Ｇの並列光信号は、第１光インタフェース（１００Ｇイーサ光インタフェース）１０４内に並列配置された５個の２０Ｇ光受信器１１０で電気信号に変換され、遅延バッファ回路１１１で伝送遅延時間差（スキュー）を補正することによって、互いに同期した状態で、第１フレーマ回路（１００Ｇイーサフレーマ回路）１１３に入力される。
【００６７】
第１フレーマ回路１１３は、受信信号に含まれる第１フォーマット（１００Ｇイーサ）の情報フレームを終端する。すなわち、例えば、６６Ｂ６４Ｂなどの符号化を解除すると共に、不要となったヘッダ部やトレイラ部を除去し、ペイロードからイーサフレームを抽出して速度変換回路１０６に入力する。
【００６８】
図１では、黒の矢印は光信号、白抜きの矢印は、電気的なデジタル信号の流れを表している。電気的信号は、論理的に一組の信号列を複数の回線で並列伝送するのが一般的であり、本発明の実施例図面では、論理的に一組をなす並列電気配線を白抜きの１本の矢印で表記している。
【００６９】
速度変換回路１０６では、入力信号（データ）を順次に共通バッファメモリに書き込み、蓄積データを上り方向の複数の内部回線にインタリーブ単位で循環的に出力することにより、入力信号と出力信号との間の速度変換を実現する。本例では、第１フレーマ回路１１３から速度変換回路１０６には５並列（５組）の信号が入力され、速度変換回路１０６からは３並列（３組）の信号が出力されている。この場合、速度変換回路１０６の各出力回線のデータ速度（ビットレート）は、２０Ｇ×５／３＝３３．３Ｇｂｉｔ／ｓとなる。
【００７０】
もし、速度変換回路１０６の各出力回線のデータ速度を、４０Ｇｂｉｔ／ｓのように整数ビットレートにする必要がある場合、例えば、フレーム間のギャップ部に書き込まれるアイドルパターンの長さを調整すればよい。データの欠損が許容される場合は、例えば、出力信号を４０Ｇｂｉｔ／ｓ×２回線にし、速度変換部の直前に帯域シェーパを設けて、優先度の低いイーサパケットを除去して速度変換を行う構成としても構わない。
【００７１】
速度変換回路１０６から３本の内部回線にインタリーブ出力された並列信号は、パリティ演算回路１０７に入力される。パリティ演算回路１０７は、例えば、並列的に入力される信号回線間の排他的論理和演算によってパリティを生成し、信号回線と並列にパリティ用の冗長回線を出力する。パリティ用の冗長回線数を増やし、更に高度のデータ再生やエラー訂正能力を持つ誤り訂正符号を出力するようにしてもよい。尚、本実施例では、パリティ演算回路１０７に接続された後段の回路部において、パリティ信号が出力される冗長回線をデータビットが出力される内部回線と区別なく取り扱えるようにしているが、そのための条件については後で詳述する。
【００７２】
パリティビットを第４出力とするパリティ演算回路１０７の４並列の出力信号は、第３のフレーマ回路となる高位フレーマ１０８（１０８−１〜１０８−４）に入力される。高位フレーマ１０８は、各入力回線からの入力信号列に対して、管理情報（オーバヘッド情報）を個別に挿入する。上記管理情報は、監視部１２２で生成され、複製部回路１２４で複製されたものである。上記管理情報の挿入によって、対向装置に対して、回線毎に必要十分な管理情報を個別に送信することができる。
【００７３】
高位フレーマ回路１０８から出力された４並列の信号は、第２光インタフェースとなる４０ＧイーサＬＡＮ−ＰＨＹ光インタフェース１０５−１〜１０５−４にそれぞれ入力される。第２光インタフェース１０５−ｉ（ｉ＝１      〜４）は、第２フレーマ回路となる４０ＧイーサＬＡＮ−ＰＨＹフレーマ回路１１６と、第２フレーマ回路１１６に接続された４０Ｇ光送信器１１４および４０Ｇ光受信器１１５を含む。４０ＧイーサＬＡＮ−ＰＨＹフレーマ回路１１６は、入力信号に対して、信号レイヤ（本例ではイーサＬＡＮ−ＰＨＹ）に固有の符号化、オーバヘッド付与などの処理を施す。４０ＧイーサＬＡＮ−ＰＨＹフレーマ回路１１６からの出力信号は、４０Ｇ光送信器１１４で光信号に変換した後、４０ＧイーサＬＡＮ−ＰＨＹ回線（第２光回線群）１０２−ｉ（ｉ＝１〜４）に出力される。
【００７４】
次に、信号速度変換装置１００の受信側信号経路の動作について説明する。
４０ＧイーサＬＡＮ−ＰＨＹ回線１０２−ｉ（ｉ＝１〜４）から入力された光信号は、第２光インタフェース１０５−ｉの４０Ｇ光受信器１１５で電気信号に変換され、第２フレーマ回路１１６で、信号レイヤ（本例ではイーサＬＡＮ−ＰＨＹ）に応じた逆符号化、オーバヘッド抽出などの処理を施した後に、下り方向の複数の内部回線に出力され、遅延バッファ回路１０９−ｉ（ｉ＝１〜４）に入力される。
【００７５】
遅延バッファ回路１０９−ｉには、対向装置から送信された並列信号が光ネットワークを伝送中に発生した遅延時間差（スキュー）を完全にキャンセルするように、遅延制御部１３０から遅延制御信号１３３が与えられている。第２光インタフェース１０５−ｉの第２フレーマ回路１１６からの出力信号は、遅延バッファ回路１０９−ｉにおいて、遅延制御信号１３３に応じてタイミング補正（デスキュー）を受け、インタリーブされた信号列が再同期される。
【００７６】
再同期された４並列の信号は、第３フレーマを介してパリティ演算回路１０７に入力され、逆パリティ演算による消失ビット再生やエラー訂正処理を行うことによって、元の４０Ｇ×３並列の信号が復元される。パリティ演算回路１０７で復元された信号は、速度変換回路１０６によって１００Ｇイーサ信号に変換した後、第１光インタフェースである１００Ｇ光インタフェース１０４に入力される。
【００７７】
第１光インタフェース１０４に入力された１００Ｇイーサ信号は、第１フレーマ回路である１００Ｇイーサフレーマ回路１１３によって、ヘッダ部、トレイラ部の付与と、符号化処理を施した後、５個の２０Ｇ光送信器１１２に並列的に出力される。２０Ｇ光送信器１１２から出力された光信号は、１００Ｇイーサ回線１０１に出力される。
【００７８】
図３（Ａ）〜（Ｄ）を参照して、信号速度変換装置１００の内部における送信信号処理について説明する。
図３（Ａ）は、図１のＡ点で観察される送信データ、すなわち、第１フレーマ回路１１３から出力された１００Ｇイーサ信号のフレーム構造を示す。図３（Ａ）には、時間軸（横軸）に沿って、３個のイーサフレーム１６０−１〜１６０−３が示されている。各フレーム間には、所定のアイドルパターンが書き込まれたフレーム間ギャップ１６４−１〜１６４−４が形成されている。
【００７９】
各イーサフレーム１６０−ｉは、ヘッダ部１６１−ｉと、データ部１６２−ｉと、トレイラ部（ＦＣＳ部）１６３−ｉとからなる。本例では、ヘッダ部１６１−ｉ、データ部１６２−ｉ、トレイラ部１６３−ｉが、５本の内部回線ｃ１〜ｃ５にバイト単位でインタリーブされ、信号列１６５−１〜１６５−５として並列転送されている。
【００８０】
ルータ１５０−１が送信したイーサフレームでは、データ部を形成するバイトデータがＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ．．．の順にシリアルに配列されている。これらのバイトデータは、第１フレーマ回路１１３によって、内部回線ｃ１、ｃ２、ｃ３、ｃ４、ｃ５に循環的に分配され、データ部１６２−１に示すようにインタリーブされた状態で、後段の速度変換回路１０６に転送される。
ここでは、簡単化のために、１００Ｇイーサ回線１０１から受信したイーサフレームを５本の内部回線ｃ１〜ｃ５で並列転送しているが、実際の応用では、各イーサフレームは、更に多数の内部回線、例えば、２．５Ｇｂｐｓの速度をもつ４０本の内部回線で並列転送される。本発明では、論理的に一組を成すシリアルデータ列を複数の回線で並列転送できればよく、内部回線本数に特別な限定をもつものではない。
【００８１】
図３（Ｂ）は、図１のＢ点で観察される速度変換回路１０６からの送信データを示す。
速度変換回路１０６は、図３（Ａ）に示したイーサフレームを３本の内部回線にインタリーブして、論理的に３つの信号列１６５−１〜１６５−３に変換する。データバイトＡ、Ｂ、Ｃ、Ｄ、．．．は、内部回線＃１〜＃３にインタリーブ（循環的に分配）され、データ部１６２−１に示す状態となる。ヘッダ部１６１とＦＣＳ部１６３の内容も、データ部と同様、内部回線＃１〜＃３にインタリーブされる。信号列１６５−１〜１６５−３を個別に見ると、ヘッダ部１６１とＦＣＳ部１６３は、意味不明の内容となっており、各信号列から個別に抽出したフレームは、イーサ信号とはみなせない状態となっている。
【００８２】
図３（Ｃ）は、図１のＣ点で観察されるパリティ演算回路１０７からの送信データを示す。
本実施例では、パリティ演算回路１０７は、速度変換回路１０６から受信した信号のうち、イーサフレーム部分（ヘッダ部１６０−１〜ＦＣＳ部１６３）のみを演算対象としてパリティ演算を実行し、パリティ符号列１６６を生成する。内部回線＃４に出力されるパリティ符号列１６６は、パリティ符号部１６７（１６７−１、１６７−２、１６７−３）と、フレーム間ギャップ用のアイドルパターン部１６４（１６４−５、１６４−６、１６４−７、１６４−８）とからなる。
【００８３】
パリティ符号列１６６にもアイドルパターン部１６４を設けることによって、後述する管理情報の書き込みや、受信側でのイーサフレーム領域の判定を容易にできる。尚、パリティ演算回路１０７から並列出力される各信号列に、各イーサフレーム領域の開始位置と終点位置の識別を容易にするための特殊マークを付与するようにしてもよい。
【００８４】
図３（Ｄ）は、図１のＤ点で観察される第３フレーマ回路１０８−１〜１０８−４からの送信データを示す。
本実施例では、信号列１６５−１〜１６５−３とパリティ符号列１６６とからなる４つの信号列に対して、高位フレーマである第３フレーマ回路１０８−１〜１０８−４によって、管理情報１６８−１〜１６８−４が挿入される。管理情報１６８−ｉ（ｉ＝１〜４）は、回線固有情報と共通管理情報とからなる。共通管理情報としては、例えば、信号速度変換装置１００の状態情報、上り回線と下り回線の回線状態、信号速度変換装置１００から対向装置（信号速度変換装置１４０）への制御指令、警報、あるいは対向装置からの制御指令に対する応答などの情報が含まれる。管理情報１６８−１〜１６８−４は、複数の回線にインタリーブされることなく、各送信信号列に個別に挿入される。
【００８５】
管理情報１６８−ｉは、例えば、各送信信号列からフレーム間ギャップを検出し、アイドルパターン部１６４上に上書きする形で、各信号列に挿入される。受信側での信号処理を考慮すると、管理情報は、複数の内部回線＃１〜＃４で同一の長さとし、全ての内部回線に互いに同期して挿入することが望ましい。
【００８６】
一般に、信号速度変換装置内の各内部回線の全帯域が、イーサフレームによって占有されることは無いため、管理情報の挿入位置となるフレーム間ギャップ（アイドルパターン部１６４）が無くなる可能性は極めて低い。高位フレーマ（第３フレーマ回路）１０８−１〜１０８−４は、各内部回線からの受信信号列をバッファリングして、アイドルパターン部１６４を検出して、管理情報１６８を書き込む。
【００８７】
各信号列に管理情報を定期的に挿入する場合、管理情報の挿入位置となるアイドルパターン部が短かければ、管理情報の挿入を優先させて、後続フレームの送出タイミングを遅延させるようにしてもよい。逆に、管理情報を不定期に挿入してよければ、管理情報の挿入位置となったアイドルパターン部が短かい場合、一定長さ以上のアイドルパターン部が到来するまで、管理情報の挿入タイミングを遅らせるようにしてもよい。
【００８８】
高位フレーマ１０８によって管理情報１６８が挿入された信号列１６５−１〜１６６は、第２光インタフェース（４０ＧイーサＬＡＮ−ＰＨＹ光インタフェース）１０５−１〜１０５−４に並列転送される。各第２光インタフェースでは、第２フレーマ回路１１６−１〜１１６−４によって、インタリーブフレーム、パリティフレームの符号化処理とオーバヘッド情報の付加処理を行った後、送信信号列を４０Ｇ光送信器１１４に入力する。これによって、インタリーブフレーム、パリティフレーム、管理情報が光信号に変換され、外部の第２光回線群（４０ＧイーサＬＡＮ−ＰＨＹ回線）１０２−１〜１０２−４に送信される。
【００８９】
次に、図４（Ａ）〜（Ｅ）を参照して、信号速度変換装置１００の内部における受信信号処理について説明する。
４０ＧイーサＬＡＮ−ＰＨＹ回線１０２−１〜１０２−４から第２光インタフェース１０５−１〜１０５−４に入力された光信号は、４０Ｇ光受信器１１５で電気的信号に変換した後、第２フレーマ回路１１６−１〜１１６−４に入力され、オーバヘッド情報の除去と復号化処理を受ける。
【００９０】
図４（Ａ）は、第２フレーマ回路１１６−１〜１１６−４の出力信号列を示している。
ここでは、外部光伝送経路で発生した障害によって、４０ＧイーサＬＡＮ−ＰＨＹ回線１０２−３の受信データが消失し、第２フレーマ回路１１６−３からは、信号列１６５−３を出力できない場合を仮定している。また、外部光伝送経路における伝送遅延差によって、信号列１６５−１、１６５−２、１６６の到着時間が異なっている。
【００９１】
信号列１６５−１、１６５−２、１６６は、それぞれ図１の遅延バッファ回路１０９−１〜１０９−４に入力され、伝送遅延差を補償した後、高位フレーマ（第３フレーマ回路）１０８−１、１０８−２、１０８−４に入力される。伝送遅延差の補償制御は、後述する遅延制御部１３０によって行われる。図４（Ｂ）は、図１のＤ点で観測される伝送遅延差補償後の信号列１６５−１、１６５−２、１６６を示す。
【００９２】
高位フレーマ１０８−ｉ（ｉ＝１、２、４）は、受信した信号列から管理情報１６８を抽出し、図４（Ｃ）に示すように、各信号列中の管理情報部分にアイドルパターンを上書きして、パリティ演算回路１０７に出力する。尚、図１では、伝送遅延差が補償された信号列を高位フレーマ１０８に供給しているが、遅延バッファ回路１０９−ｉ（ｉ＝１〜４）を高位３フレーマ１０８−ｉとパリティ演算回路１０７との間に配置し、管理情報抽出後の信号列に対して伝送遅延差の補償制御を行うようにしてもよい。
【００９３】
パリティ演算回路１０７は、受信した信号列１６５−１、１６５−２、１６６に基いて逆パリティ演算を行い、消失した信号１６５−３を再生する。図４（Ｄ）は、図１のＢ点で観測されるパリティ演算回路１０７の出力する信号列１６５−１〜１６５−３を示している。逆パリティ演算は、送信時にパリティ演算対象となったイーサフレーム領域１６０で行われる。
【００９４】
本実施例のように、データ送信側で、管理情報を追加する前にパリティ演算を行っておき、データ受信側では、高位フレーマ１０８で管理情報を除去した後で逆パリティ演算を行う構成にすると、パリティ回線を含めた全回線の信号列に、それぞれ個別の管理情報を与えることができる。もし、データ送信側で、管理情報を追加した後でパリティ演算を行う構成にすると、パリティ回線からの信号列に管理情報を挿入できないため、パリティ回線を他のデータ信号回線と同等に扱うことができなくなる。
【００９５】
パリティ演算回路１０７の出力信号列１６５−１〜１６５−３は、速度変換回路１０６に入力され、図４（Ｅ）に示すように、元の１００Ｇイーサの信号列１６５−１〜１６５−５に変換される。１００Ｇイーサの信号列１６５−１〜１６５−５は、第１光インタフェース１０４に入力され、第１フレーマ回路１１３で、ルータとの接続回線（１００Ｇイーサ回線）１０１上の通信プロトコルに適合した符号化処理、オーバヘッド付与処理を施した後、２０Ｇ光送信器１１２を介して回線１０１に出力される。
【００９６】
次に、図１に示した監視部１２２の動作について説明する。
監視部１２２は、信号速度変換装置１００の全体的な制御機能と、対向する信号速度変換装置（図２に示した信号速度変換装置１４０）との管理情報通信機能を備えている。
図１において、１２０は、第１光インタフェース１０４を制御する第１制御部、１２１は、第２光インタフェース１０５−１〜１０５−４を制御する第２制御部を示す。これらの制御部は、図示しない制御回線を介して、監視部１２２と接続されている。
【００９７】
監視部１２２は、第１制御部１２０から収集した第１光インタフェース１０４の状態情報（回線情報）、第２制御部１２１から収集した第２光インタフェース１０５−１〜１０５−４の状態情報（回線情報）、監視部１２２が把握している信号速度変換装置１００のその他の状態情報を含む管理情報を生成し、これを対向装置１４０に通知すると共に、対向装置１４０側で生成した管理情報を受信する。信号速度変換装置１００と１４０を互いに連携して動作させるために、監視部１２２は、必要に応じて、上記管理情報に制御命令または対向装置への応答情報を含めることができる。
【００９８】
監視部１２２で生成した管理情報は、複製回路１２４に出力され、複製回路１２４から複数の高位フレーマ（第３フレーマ回路）１０８−１〜１０８−４に管理情報が供給される。これによって、図３（Ｄ）で説明したように、信号列１６５−１〜１６６のフレーム間ギャップ部への管理情報の挿入が行われる。高位フレーマ１０８−１〜１０８−４は、パリティ演算回路１０７から出力される並列信号列のフォーマット上に、高位のフレームフォーマットとして、前述した管理情報の書込み位置を定義して、送信信号列への管理情報の書き込みと、受信信号列からの管理情報の抽出を実行する。
【００９９】
また、フレーム受信側では、高位フレーマ１０８−１〜１０８−４によって各受信信号列から抽出された管理情報が選択回路１２３に入力され、監視部１２２は、選択回路１２３で選択された信頼度の高い管理情報を利用する。これによって、信号速度変換装置１００は、対向装置１４０と接続するための複数の波長多重伝送回線のうち、少なくとも一つの回線が正常であれば、対向装置の状態と回線状態を知ることが可能となり、並列回線での接続動作を開始することができる。尚、複製回路１２４と選択回路１２３の機能は、プロセッサとメモリを内蔵する監視部１２２がソフトウェアによって実現しても構わない。
【０１００】
図５は、管理情報１６８のフォーマットの１例を示す。
ここに例示した管理情報は、先頭マーカ１７０と、回線番号１７１と、遅延調整マーカ１７２と、上り４回線の回線状態情報１７３と、下り４回線の回線状態情報１７４と、制御命令／応答１７５と、送信元信号速度変換装置の状態情報１７６と、ＣＲＣ部１７７とを含む。これらの情報項目のうち、斜線を付した項目１７３〜１７６が複数回線に共通の管理情報１７８となり、その他の項目は回線固有情報となる。
【０１０１】
先頭マーカ１７０としては、管理情報の先頭を示す特定のビットパターンが設定され、回線番号１７１には、各回線の識別子となる固有番号が設定される。遅延調整マーカ（デスキューマーカ）１７２は、フレーム受信側の各高位フレーマ１０８−ｉ（ｉ＝１〜４）が、受信信号列間の遅延時間差の調整に利用する。上り４回線の回線状態情報１７３と下り４回線の回線状態情報１７４は、第２光インタフェース１０５−１〜１０５−４における上り回線と下り回線の状態を示す。回線状態情報１７３、１７３の長さは、並列回線の本数と、状態区分の数によって異なる。回線状態情報で通知される状態区分としては、例えば、「正常」、「信号断」、「信号品質低下（誤り率増加）」、「予備回線切替え」などがある。
【０１０２】
制御命令／応答１７５には、対向装置への命令、問い合わせ、応答が設定される。状態情報１７６には、「正常」、「リセット中」、「故障」、「入力の有無」など、自装置の状態を示す状態コードが設定される。また、ＣＲＣ部１７７には、管理情報１６８の内容と対応する誤り訂正用の巡回符号が設定される。
【０１０３】
これらの情報項目のうち、項目１７３〜１７６は、共通管理情報１７８として複製回路１２４で複製され、同一内容の管理情報が、高位フレーマ１０８−１〜１０８−４で並列回線に送出される。但し、共通管理情報１７８は、項目１７３〜１７６に限定されるものではなく、他の情報項目、例えば、第１光インタフェースの回線状態情報を追加したり、項目１７３〜１７６の一部を除外してもよい。また、実際の応用においては、フレーム間ギャップで送信する管理情報のバイト数を少なくするために、共通管理情報１７８（項目１７３〜１７６）を複数回に分けて送信するようにしてもよい。
【０１０４】
次に、図１の遅延制御部１３０について説明する。
遅延制御部１３０は、第２光インタフェース１０５−１〜１０５−４から受信した並列信号の遅延時間差を補正し、各受信信号のタイミングが合致するように、遅延バッファ回路１０９−１〜１０９−４の遅延量を制御する。
【０１０５】
例えば、フレーム送信側の高位フレーマ（第３フレーマ回路）１０８−１〜１０８−４が、それぞれの送信信号列に同一タイミングで管理情報を挿入した場合、受信側では、管理情報の先頭位置をマーカとして、受信信号列の遅延時間差を検出できる。この場合、フレーム受信側の信号速度変換装置において、高位フレーマ１０８−１〜１０８−４が、受信信号列に含まれる管理情報の先頭位置（マーカ）の検出タイミングを位置情報１３２として遅延制御部１３０に通知し、遅延制御部１３０が、高位フレーマ１０８−１〜１０８−４でのマーカ検出タイミングが一致するよう、遅延制御信号１３３を発生し、遅延バッファ回路１０９−１〜１０９−４の遅延量を制御すればよい。
【０１０６】
フレーム送信側での送信信号列への管理情報の挿入が非同期で行われる場合、遅延制御部１３０から高位フレーマ１０８−１〜１０８−４に遅延調整マーカ１３１を送付し、各高位フレーマが、この遅延調整マーカ１３１を管理情報１６８に遅延調整マーカ１７２として書き込み、フレーム受信側の信号速度変換装置では、各管理情報１６８から抽出される遅延調整マーカ１７２に従って、受信信号列の遅延量を調整すればよい。遅延調整マーカ１３１としては、例えば、各送信信号列における管理情報の挿入位置のずれ量や、先行フレームの終点から管理情報の挿入位置までのビット数などを利用できる。
【０１０７】
遅延時間（遅延量）差が非常に大きく、管理情報の挿入周期を越えてしまう場合は、遅延調整マーカ１７２として、管理情報の書き込み毎に繰り上がる管理情報識別番号を使用できる。この場合、フレーム受信側の信号速度変換装置では、高位フレーマ１０８−１〜１０８−４が、受信信号列中の管理情報から検出した遅延調整マーカ１７２を遅延制御部１３０に通知し、遅延制御部１３０が、同一識別番号をもつ管理情報が同一タイミングで高位フレーマ１０８−１〜１０８−４に入力されるように、遅延バッファ回路１０９−１〜１０９−４の遅延時間を調整すればよい。
【０１０８】
本実施例では、第２光インタフェース１０５−１〜１０５−４から光送信器１１４−１〜１１４−４に出力された光信号は、それぞれ別々の光ファイバ、トランスポンダ、パッチケーブルからなる幹線区間の光ファイバ伝送路を並列的に通過して、対向装置に到達するため、光信号間には遅延時間差（スキュー）が発生する。しかしながら、同一光送信器１１４−ｉ（ｉ＝１〜４）の送信信号が幹線区間で同一の光ファイバ伝送路を通過する限り、スキュー量は、ＦＰＧＡなどのデジタルＩＣが備えるバッファメモリで補正可能な範囲内の収まる。
【０１０９】
スキュー発生の最大要因は、第２光インタフェースから波長多重伝送端局までの間のファイバ伝送路長さの差異と、各波長多重伝送端局内部のパッチケーブル長の差異である。但し、これらの区間で、例えば、最大で光ファイバケーブル２０ｍ分の遅延差を発生したと仮定すると、スキュー量は１００ナノ秒程度であり、伝送速度が４０Ｇｂｉｔ／ｓであれば、スキュー量の値は４０００ビット程度となるため、実用上問題のないオーダとなっている。
【０１１０】
しかしながら、互いに異なる幹線経路を通る光信号間、または特定の伝送装置を通過する光信号間では、回線間の遅延時間差が最大許容範囲を越えてしまい、情報伝送ができなくなる可能性がある。そこで、図２に示したネットワークでは、ネットワーク全体にわたる並列回線間の遅延時間差をネットワーク管理装置１５４で管理している。
【０１１１】
本発明の信号速度変換装置１００（１４０）は、並列回線間に許容可能な最大遅延時間差を予め算出しておき、ネットワーク管理装置１５４に対して、許容遅延時間差を指定した回線割り当て要求１２７−１を送信する。
ネットワーク管理装置１５４は、回線割り当て要求１２７−１を受信すると、波長多重回線の遅延時間差情報を記憶した管理テーブルを参照して、回線割り当て要求１２７−１で指定された許容遅延時間差を満足する波長多重回線を選択する。ネットワーク管理装置１５４は、波長多重伝送端局１４１−１と１４１−３に対して、回線割り当て信号１５５−１〜１５５−３を送信し、信号速度変換装置１００が必要とする本数の波長多重回線を予約する。これによって、信号速度変換装置１００と１４０との間に、遅延時間差が予め保証された伝送ルートを確保し、確実な情報伝送を行うことができる。
【０１１２】
図６は、本発明におけるフレーム化された元の情報信号のインタリーブとパディングの１実施例を示す説明図である。
信号速度変換装置１００と１４０を介して伝送される送信情報の多くは、イーサフレームやＳＯＮＥＴフレームなど、フレーム化されたデータである。これらのフレームを構成するデータの量（インタリーブ単位に応じたビット数またはバイト数）は、並列伝送に利用される第２光インタフェース１０５−ｉ（１〜Ｎ）に接続された回線本数Ｎと合致しているとは限らない。
【０１１３】
そのため、一般的には、図６の（Ａ）の回線＃１〜＃３が示すように、インタリーブ後のフレーム１６０の長さと、データ部１６２の先頭位置および終点位置が、回線毎にずれる可能性がある。このように、回線毎にデータ長が変化すると、受信側でのフレーム構造の検出や論理処理が困難になる。また、回線毎にデータ長が変化すると、管理情報の挿入位置が回線によって異なり、受信側にけるインタリーブデータの再合成が難しくなる場合がある。
【０１１４】
これらの不都合を解消するため、本実施例では、図６の（Ｂ）の回線＃３が示すように、インタリーブ後のイーサフレームのヘッダ部１６１、データ部１６２、ＦＣＳ部１６３に、それぞれパッド領域２０２−１、２０２−２、２０２−３を挿入して、見かけ上のフレーム１６０の長さと、ヘッダ部１６１、データ部１６２、ＦＣＳ部１６３の長さを全ての回線で一致させる。
【０１１５】
これらのパッド領域は、送信側の信号速度変換装置の速度変換回路１０６で挿入し、受信側の信号速度変換装置の速度変換回路１０６で除去する。パッド領域２０２−１、２０２−２、２０２−３の挿入によって、全ての回線のフレーム長を一致させることにより、管理情報の挿入タイミングの同期と、受信側での信号処理を容易にすることが可能となる。但し、この方法は、速度変換部１０６に、送信イーサフレームを解析し、ヘッダ部やデータ部の長さを検出する機能が必要となる。
【０１１６】
送信イーサフレームの解析を不要にしたい場合は、速度変換部１０６でフレーム長のみを検出して、例えば、図６の（Ｃ）に回線＃２、＃３が示すように、ＦＣＳ部１６３にのみパッドデータ２０２−２を挿入して、全ての回線でインタリーブされたフレームの長さを一致させるようにすればよい。この方法は、第２光インタフェース１０５の接続回線がイーサＬＡＮ−ＰＨＹ以外であっても適用可能である。また、パッドデータ２０２の挿入は、速度変換回路１０６とは別に用意されたパッド挿入回路で行うようにしてもよい。
【０１１７】
上述したパディングを行う代りに、各回線でフレームの先頭位置を第１回線＃１のフレームに合致させるようにインタリーブ順序を調整し、回線毎に異なったフレーム長としてもよい。この場合、図６の（Ｃ）に示した回線＃２、＃３の信号列１６５−２、１６５−３では、フレームの末尾が１バイトずつ不足することになるが、受信側では、合成されたヘッダ部１６１の内容から、各信号列に含まれるフレーム長の正確な値を判定できるため、パッドデータ２０２−２がなくても、受信フレームの再生は可能である。
【０１１８】
送信側の速度変回路１０６で、情報フレームを複数回線に単純にインタリーブした場合、例えば、図３の（Ｂ）に示した信号列１６５−１〜１６５−３のように、ヘッダ部１６１やＦＣＳ部１６３もインタリーブされるため、回線毎の送信信号列に含まれる個別のフレーム部は、イーサ信号とはみなせない。従って、インタリーブ後の各信号列をフレーム化する第２光インタフェース１０５のフレーマ回路１１６や、波長多重ネットワーク内のトランスポンダなどの装置において、受信フレームを正しく信号処理することができないため、不具合が発生する可能性がある。
【０１１９】
図９の（Ａ）〜（Ｄ）は、上記問題を解決する本発明の１実施例として、高位フレーマ（第３フレーマ回路）１０８−１〜１０８−４が、インタリーブされたイーサフレーム部１６０と、管理情報１６８をそれぞれカプセル化した場合の信号列１６５および１６６を示す。
【０１２０】
本実施例では、送信側の高位フレーマ１０８−１〜１０８−４が、図９の（Ａ）に示すように、回線＃１〜＃３に出力される信号列１６５−１〜１６５−３において、インタリーブ後のヘッダ部１６１、データ部１６２、ＦＣＳ部１６３からなるイーサフレーム部１６０をカプセル化の対象として、イーサフレーム部１６０の前に、新たなカプセル化ヘッダ２００（２００−１〜２００−３）を付加し、イーサフレーム部１６０の後に、カプセル化用ＦＣＳ部２０１（２０１−１〜２０１−３）を付加している。
【０１２１】
カプセル化ヘッダ２００として、複数回線にインタリーブされない個別のイーサヘッダを適用することによって、イーサフレーム部１６０を正規イーサフレームのペイロードとして転送できる。この場合、対向装置（信号速度変換装置１４０）の各第２光インタフェース１０５−ｉ（ｉ＝１〜４）は、光伝送路１０２−ｉから受信するフレーム信号を回線毎に独立したイーサフレームとして処理することが可能となる。また、対向装置の各高位フレーマ１０８−ｉ（ｉ＝１〜４）は、受信信号列から上記カプセル化ヘッダ２００を検出し、受信イーサフレームをデカプセル化することによって、イーサフレーム部１６０を抽出することができる。
【０１２２】
カプセル化ヘッダ２００とＦＣＳ部２０１は、対向装置側で検出して除去できればよいため、その内容はシステムによって任意に選択できる。例えば、カプセル化ヘッダ２００の送信元アドレスと宛先アドレスとして、送信側信号速度変換装置１００のアドレスと対向装置１４０のアドレスを適用できる。カプセル化ヘッダ２００のＶＬＡＮタグ領域を使用して、前述した管理情報１６８をカプセル化ヘッダ内に設定してもよい。カプセル化ＦＣＳ部２０１には、イーサフレーム部１６０毎にＦＣＳ演算を行うことによって、ＦＣＳ部１６３とは別の新たなＦＣＳ値を設定する。
【０１２３】
本実施例では、フレーム間ギャップに、管理情報１６８（１６８−１〜１６８−３）もカプセル化した形で挿入している。図９の（Ａ）において、２００−５〜２００−７は、管理情報１６８−１〜１６８−３の前に付加されたカプセル化ヘッダ、２０１−５〜２０１−７は、管理情報１６８−１〜１６８−３の後に付加されたカプセル化用ＦＣＳ部を示す。
【０１２４】
対向装置（信号速度変換装置１４０）の高位フレーマ１０８−１〜１０８−４は、受信信号列から上記カプセル化ヘッダ２００−５〜２００−７を検出することによって、それに続く管理情報１６８−１〜１６８−３を抽出することができる。カプセル化されたインタリーブフレームの長さが、標準イーサフレームが持つべき最小フレーム長を満たさない場合は、図９の（Ａ）に符号２０３−１〜２０３−３で示すように、イーサフレーム部１６０の後にパッドデータを挿入して、フレーム長を延長すればよい。
【０１２５】
上述したイーサフレーム部および管理情報のカプセル化を行うとデータ転送効率は低下する。この効率低下は、例えば回線毎に、インタリーブされたイーサフレーム部１６０を複数個まとめてカプセル化することによって軽減できる。この場合、ペイロード内（カプセル化ヘッダとカプセル化用ＦＣＳ部との間）において、アイドル部分を除去または削減し、インタリーブされたイーサフレーム部１６０の先頭を揃えることにより、カプセルへのフレーム収容効率と、受信側でのフレーム処理効率を改善できる。
【０１２６】
図９の（Ｂ）は、パリティ回線＃４の出力信号列１６６を示す。
１６７は、図３（Ｃ）で説明したように、回線＃１〜＃３にインタリーブされたイーサフレーム部１６０のパリティ演算によって生成されたパリティ信号列を示している。パリティ信号列１６７は、回線＃１〜＃３の信号列１６５−１〜１６５−３と同様、先頭部にカプセル化ヘッダ２００−４を付加し、必要に応じてパッドデータ２０３−４でフレーム長を延長し、最後部にカプセル化用ＦＣＳ部２０１−４を付加した形で、カプセル化されている。また、信号列１６６のフレーム間ギャップに挿入される管理情報１６８−４も、カプセル化ヘッダ２００−８とカプセル化用ＦＣＳ部２０１−８によって、カプセル化されている。
【０１２７】
図９の（Ｃ）、（Ｄ）は、カプセル化ヘッダ２００−１〜２００−４として、各イーサフレームがもつ元のヘッダを適用した場合の信号列１６５−１〜１６５−３と、パリティ
回線出力信号列１６６を示す。
カプセル化用ヘッダ２００−１〜２００−４は、各イーサフレームが第１光インタフェース１０４から出力された時点で持っているイーサヘッダと同一の内容となっている。本実施例の場合、イーサヘッダを回線＃１〜＃３にインタリーブする必要がなくなるため、カプセル化用ヘッダ２００−１〜２００−４の直後に、インタリーブされたデータ部１６２を配置できる。従って、図９の（Ａ）と比較して判るように、イーサフレーム部１６０のフレーム長を短縮できる。
【０１２８】
本実施例では、カプセル化の実行時に元のイーサヘッダが必要となる。従って、例えば、速度変換部１０６が、各イーサフレームからヘッダ部（イーサヘッダ）を抽出し、これをカプセル化ヘッダとして各回線に並列的に出力（カプセル化処理）した後、各イーサフレームの残り部分であるデータ部１６２とＦＣＳ部１６３のインタリーブ処理を実行する構成にすればよい。あるいは、速度変換部１０６から各高位フレーマ１０８−ｉに別回線でイーサヘッダを分配しておき、各高位フレーマ１０８−ｉが、速度変換部１０６でインタリーブされたデータ部１６２とＦＣＳ部１６３とからなるフレーム部の前に上記イーサヘッダを付加する構成にしてもよい。
【０１２９】
本実施例の場合、対向装置では、受信信号列から抽出したカプセル化ヘッダ２００−ｉをイーサヘッダとして、各回線のイーサフレームペイロードから抽出されたインタリーブデータ部１６２およびＦＣＳ部１６３を組み合わせることによって、元のイーサフレームの復元できる。
【実施例２】
【０１３０】
図１０は、本発明の信号速度変換装置１００の第２実施例を示す。
本実施例では、第１光インタフェース２１１に、シリアル４０Ｇ・ＳＯＮＥＴ（またはＳＤＨ）回線２１０が接続され、第２光インタフェース２２１−ｉ（ｉ＝１〜４）に、１０Ｇ・ＳＯＮＥＴ回線２２０−ｉ（ｉ＝１〜４）が接続されている。第１光インタフェース（４０Ｇ・ＳＯＮＥＴ光インタフェース）２１１は、第１フレーマ回路２１２と、４０Ｇ光受信器２１３と、４０Ｇ光送信機２１４とからなり、第１フレーマ回路２１２には、第１制御部１２０が接続されている。第１制御部１２０は、図１と同様、図示しない制御線によって、監視部１２２と接続されている。
【０１３１】
２１６は、図１に示した速度変換回路１０６に、チャネル入替え機能を加えた変換回路である。ここでは、変換回路２１６と高位フレーマ１０８−１〜１０８−４との間の並列回線を全てデータ信号線として使用するが、必要に応じて、変換回路２１６に、図１に示したパリティ演算回路１０７の機能を追加し、並列回線の１つをパリティ信号線として使用してもよい。
【０１３２】
図１１の（Ａ）〜（Ｅ）を参照して、図１０の信号速度変換装置１００における送信信号処理について説明する。
図１１の（Ａ）は、図１０のＡ’点で観測される第１光インタフェース２１１の４０Ｇ光受信器２１３の入力信号を示す。４０Ｇ光受信器２１３には、それぞれオーバヘッド２３１−ｉとペイロード２３２−ｉとから構成される４０Ｇ・ＳＯＮＥＴ光信号のフレーム２３０−ｉ（ｉ＝１、２、・・・）が入力される。
【０１３３】
第１光インタフェース２１１は、４０Ｇ光受信器２１３で受信した入力光を電気信号に変換した後、第１フレーマ回路（４０Ｇ・ＳＯＮＥＴフレーマ）２１２で、受信フレームの復号化処理、オーバヘッド２３１の除去処理を行って、図１１の（Ｂ）に示すように、ペイロード２３２−ｉ部を並列信号として出力する。ＳＯＮＥＴ／ＳＤＨなどのフレームは、上述したヘッダ除去などの処理過程で、伝送速度が少しずつ変化している。
【０１３４】
第１フレーマ回路の出力信号は、変換回路２１６によって、図１１の（Ｃ）に示すように、並列４回線にインタリーブされた信号列２３３−ｉ（ｉ＝１、２、・・・）として、高位フレーマ（第３フレーマ回路）１０８−１〜１０８−４に入力される。この時、各回線の信号速度は、変換回路２１６に入力された信号速度の１／４に低下している。
【０１３５】
高位フレーマ１０８−１〜１０８−４は、変換回路２１６によってインタリーブされた信号列２３３−ｉに、図１１の（Ｄ）に示すように、管理情報用オーバヘッド２３４（２３４−１〜２３４−８）を付与する。各オーバヘッド２３４には、複数回線にインタリーブされていない個別の管理情報が設定される。この場合の管理情報も、図５に示した複数の情報項目からなっている。
【０１３６】
管理情報を搬送するオーバヘッド２３４のフォーマットは、任意に選択できる。但し、信号速度変換装置１００と対向装置１４０との間に位置するＳＯＮＥＴ伝送装置による受信フレームの中継処理を考慮すると、管理情報用のオーバヘッド２３４には、一般のＳＯＮＥＴ回線と同様、高位のＬＯＨ（ラインオーバヘッド）形式、またはＰＯＨ（パスオーバヘッド）形式を採用することが望ましい。信号速度変換装置１００と対向装置１４０との間には、通常のＳＯＮＥＴ回線と同様、パスやラインを設定してもよい。
【０１３７】
高位フレーマ１０８−１〜１０８−４から出力された信号列は、それぞれ第２光インタフェース（１０Ｇ・ＳＯＮＥＴ光インタフェース）２２１−１〜２２１−４に入力され、第３フレーマ回路（１０Ｇ・ＳＯＮＥＴフレーマ）２２２によって、図１１の（Ｅ）に示すように、オーバヘッド２３４の前に１０Ｇ・ＳＯＮＥＴオーバヘッド２３５（２３５−１〜２３５−８）が付与される。１０Ｇ・ＳＯＮＥＴオーバヘッド２３５が付与された信号は、１０Ｇ光送信器２２４で光信号に変換して、外部光伝送路２２０（２２０−１〜２２０−４）に送出される。
【０１３８】
次に、対向装置における外部光伝送路２２０（２２０−１〜２２０−４）からの受信信号の処理について、図１０と図１２（Ａ）〜（Ｆ）を参照して説明する。
ここでは、図１１（Ｅ）に示した光信号列が、図１２（Ａ）に示すように、外部光伝送路２２０に接続されている波長多重伝送端局、波長多重光伝送路などを通過する際に、何らかの原因（例えば、回線接続ミスなど）により、回線＃３の信号列と回線＃４の信号列とが入替わった状態で、第２光インタフェース２２１−１〜２２１−４に到着した場合を想定する。
【０１３９】
１０Ｇ・ＳＯＮＥＴ回線２２０−ｉ（ｉ＝１〜４）から第２光インタフェース２２１−ｉに入力された図１２（Ａ）に示す光信号は、１０Ｇ光受信器２２３−ｉで電気信号に変換した後、第２フレーマ２２２に入力され、復号化、１０Ｇ・ＳＯＮＥＴオーバヘッド除去などの処理を受けて、図１２（Ｂ）に示す信号列に変換される。第２光インタフェース２２１−ｉの出力信号列は、遅延バッファ回路１０９−ｉに入力され、実施例１と同様、信号列間の遅延時間差を除去することによって、図１２（Ｃ）に示すように、タイミングの揃った信号列に変換される。
【０１４０】
遅延バッファ回路１０９−ｉでタイミング調整された信号列は、高位フレーマ１０８−ｉ（ｉ＝１〜４）に入力され、管理情報が抽出される。不要になった管理情報用オーバヘッド２３４−ｉは除去され、受信信号列は、図１２（Ｄ）に示す信号列に変換される。受信信号列から抽出された管理情報は、信号線１２５を介して監視部１２２に通知される。
監視部１２２は、各高位フレーマから送付される受信管理情報１２５を受け取り、その内部で正しい管理情報のひとつを選択すると同時に、各管理情報の内部に記載された回線番号１７１と、該管理情報の送信元となる高位フレーマ１０８−ｉの識別番号（または信号線１２５の識別番号）とから、各信号列と受信回線との対応関係をチェックし、もし、信号列の入替えが必要であれば、変換回路２１６にチャネル入替え信号２１５を出力する。図１２（Ｄ）に示す信号列の場合、監視部１２２は、チャネル入替え信号２１５によって、変換回路２１６に回線＃４の信号列と回線＃３の信号列と０の入替えを指示する。
【０１４１】
変換回路２１６は、チャネル入替え信号２１５に従って、高位フレーマ１０８−１〜１０８−１０８−４から受信する信号列の位置関係を認識できる。本実施例の場合、変換回路２１６は、＃１、＃２、＃４、＃３の位置関係で並列入力された信号列を＃１、＃２、＃３、＃４の順序で逆インタリーブ処理することによって、図１２（Ｅ）に示すシリアル信号に変換する。チャネルの入替えは、例えば、受信信号列を一時的に蓄積するために回線別に用意された複数のバッファメモリから、上記チャネル入替え信号２１５に従った順序でデータを読み出すことにより実現できる。
【０１４２】
シリアル信号に復元されたペイロード２３２は、第１光インタフェース（４０Ｇ・ＳＯＮＥＴ光インタフェース）２１１に入力され、第１フレーマ回路（４０Ｇ・ＳＯＮＥＴフレーマ）２１２によって、図１２（Ｅ）に示すように、オーバヘッド２３１の付与と、符号化処理を受けた後、光送信器２１４で４０Ｇ光信号に変換して、４０Ｇイーサ回線２１０に出力される。
【０１４３】
ＳＯＮＥＴフレームのように、ヘッダ部に未使用領域を含むフォーマット形式で、光信号を光伝送路２２０に送信する場合、これらの未使用領域を使用して、回線毎の管理情報１６８を対向装置に送信するようにしてもよい。この場合、並列的に送信される各信号列への管理情報の挿入は、高位フレーマ回路１０８に代わって、第２光インタフェースに含まれる第２フレーマ回路２２２が実行することになる。
【０１４４】
具体的には、監視部１２２から第２制御部１２１に管理情報を送付し、第２制御部１２１から第２フレーマ回路１１６に管理情報を分配し、第２フレーマ回路１１６が、ＳＯＮＥＴフレームヘッダの空き領域に、管理情報を書き込む。この場合、図１０の構成から、高位フレーマ回路１０８を除外できる。フレームを受信する対向装置側では、第２光インタフェース２２１−１〜２２１−４に含まれる各第２フレーマ回路１１６が、受信信号から管理情報を抽出し、これを第２制御部１２１に通知し、第２制御部１２１から監視部１２２に管理情報を転送する。
【０１４５】
管理情報１６８を回線毎に個別に伝送することによって、何れかの回線で管理情報１６８を伝送できれば、信号速度変換装置１００と１４０との間での管理情報および制御指令の通信が可能となるため、管理情報を正常に受信できない回線が存在した場合でも、第１実施例と同様の効果が得られる。
【０１４６】
本実施例では、信号速度変換装置１００の第１光インタフェース、第２光インタフェースの入出力信号が、何れもＳＯＮＥＴ信号となっているが、これらのインタフェースの入出力信号は、ＳＯＮＥＴ信号に限定されるものではなく、少なくとも一方が、例えば、ＳＤＨ、ＯＴＮ、デジタルラッパー、イーサＷＡＮ−ＰＨＹなど、ＳＯＮＥＴ以外の信号であっても構わない。
【０１４７】
本発明の信号速度変換装置１００において、管理情報の定義や、パリティ用冗長回線の定義は、波長多重光伝送路側となる第２光インタフェース１０５、２２１の仕様に依存しており、第１光インタフェース１０４、２１１への依存度は少ない。
従って、本発明は、第１光インタフェースに、例えば、イーサＬＡＮ−ＰＨＹやＡＴＭ回線のように、データを不定間隔の非同期フレーム（パケット）形式で転送する回線を接続したシステム構成にも適用可能となる。この場合、非同期フレーム形式のデータは、例えば、イーサＷＡＮ−ＰＨＹのように、ＳＯＮＥＴ形式のフレームで一旦、ラッピングすればよい。また、非同期データをアイドル領域を含めて機械的にフレーム化して伝送するようにしてもよい。
【０１４８】
逆に、第２光インタフェースが、例えば、イーサＬＡＮ−ＰＨＹのように、非同期型のインタフェースで、第１光インタフェースが、ＳＯＮＥＴインタフェースのように同期型のインタフェースの場合であっても、第１光インタフェースからの受信信号を適宜分割し、タイミングを調整することによって、本発明の適用が可能となる。この場合に必要となる技術は、例えば、ＶｏＩＰ（Voice over IP）で利用されている同期信号のパケット化伝送技術と同等であり、ここでの詳細説明は省略する。
【実施例３】
【０１４９】
図１３は、本発明の信号速度変換装置の第３実施例を示す。
第３実施例は、第１光インタフェースとして、２組の１００Ｇイーサインタフェース１０４−１、１０４−２を備え、第２光インタフェースとして、それぞれ４０Ｇイーサ回線１０２−１〜１０２−５に接続された５組のインタフェース１０５−１〜１０５−５を備えている。本実施例例では、第１光インタフェース側の合計伝送速度と、第２光インタフェース側の合計伝送速度が、それぞれ２００Ｇｂｐｓとなっているため、大容量のデータ並列伝送が可能となる。
【０１５０】
第１、第２光インタフェース間に接続される信号処理系の構成は、第１実施例と基本的に同一であり、速度変換回路１２８によって、第１光インタフェース１０４−１、１０４−２から入力される１００Ｇｂｐｓ×２の送信信号列を４０Ｇｂｐｓ×５回線にインタリーブし、第２光インタフェース１０５−１〜１０５−５から入力される４０Ｇｂｐｓ×５の受信信号列を逆インタリーブして、第１光インタフェース１０４−１、１０４−２に分配する。
【０１５１】
速度変換回路１２８は、例えば、第１光インタフェース１０４−１から入力される１００Ｇｂｐｓの第１信号列と、第２光インタフェース１０４−２から入力される１００Ｇｂｐｓの第２信号列を例えば、交互に選択しバイト単位で５本の並列送信回線に循環的に分配（インタリーブ）する。
【０１５２】
インタリーブの手順は、単に全体を２００Ｇの信号と考えてバッファメモリに２つのインタフェースのデータをそれぞれバイトやビット等のインタリーブ単位ごとに奇数・偶数に交互に並べてからインタリーブ処理を行うなどで実現できる。この場合、２つの１００Ｇイーサ信号のフレームの切れ目が一致しなくなり、高位フレーマ１０８で監視情報の搭載が困難になるなどの問題がある。これには、例えば、高位フレーマで１００Ｇイーサインタフェース１０４−１に対応する奇数バイト（もしくはビット）のみにアクセスし、そのアイドル部に管理情報を書き込む、などの方法で解決可能である。
【０１５３】
第１インタフェースの回線数が３、４と増えた場合も、３バイト毎、４バイト毎にアクセスするなどの手法で解決できる。長さが短いフレームの終端部をパディング領域とすることによって、２つのフレーム長を合わせるようにしてもよい。第１光インタフェースが３個以上になった場合も、同様の方法で送信信号列をインタリーブできる。
【０１５４】
図１３では、第１制御部１２０が、第１光インタフェース１０４−１、１０４−２で受信した信号列からフレームヘッダを検出し、ヘッダ情報の一部を抽出して、制御信号線２３６−１を介して監視部１２２に転送し、対向装置（信号速度変換装置１４０）に透過させる構成となっている。すなわち、監視部１２２は、第１制御部１２０で抽出したヘッダ情報を管理情報１６８に書き込み、複製部１２４と信号線１２６を介して、高位フレーマ１０８−１〜１０８−５に供給する。各高位フレーマは、管理情報１６８を回線毎の送信信号列に挿入する。対向装置では、第２光インタフェースの各第２フレーマ回路１１６が、受信信号列から管理情報を検出し、送信側で書き込んだヘッダ情報を抽出して、これを制御回路１２０に送信する。
【０１５５】
フレームヘッダに含まれるヘッダ情報のうち、例えば、ＭＡＣアドレス、イーサアドレス、ＳＯＮＥＴ回線やイーサＷＡＮ−ＰＨＹで用いられるＡＰＳ（自動プロテクション）情報などが、透過対象となる。このように、ヘッダ情報の一部を管理情報と共に、送信側の信号速度変換装置１００から受信側の信号速度変換装置１４０に転送することによって、信号速度変換装置間の波長多重光ネットワークを仮想的に透明化し、波長多重ネットワークを経由して通信するルータ等の情報通信機器における自動切換えや相互認識を円滑にすることができる。
【０１５６】
図１４は、本発明の信号速度変換装置１００が、管理情報を利用して、対向装置１４０との間で行う接続手順の１例を示すフローチャートである。
本発明の信号速度変換装置１００（監視部１２２）は、電源立ち上げ操作やリセット操作が行われた時、接続手順のマスタとなって、接続相手となる対向装置（信号速度変換装置１４０）に対して接続要求を送出する（Ｓ１００）。上記接続要求は、管理情報１６８の制御命令／応答部１７５に設定して、対向装置に送信される。信号速度変換装置１００は、対向装置からのＡＣＫが受信されるのを待ち（Ｓ１０３）、対向装置からＡＣＫを受信すると、相互に回線状態確認を開始する（Ｓ１０４）。回線状態確認では、例えば、第１制御部１２０から収集した第１光インタフェース１０４の接続回線の状態、第２制御部１２１から収集した第２光インタフェース１０５−１〜１０５−４の接続回線の状態、対向装置から受信した管理情報に基づく対向装置側の受信回線の状態を確認する。
【０１５７】
信号速度変換装置１００は、全ての回線が正常な接続状態になるのを待ち（Ｓ１０５）、全ての回線が正常な接続状態になったことが確認されると、信号速度変換装置１００（監視部１２２）は、対抗装置に「接続確立」を送信し（Ｓ１０６）、対向装置からＡＣＫが受信されるのを待つ（Ｓ１０７）。信号速度変換装置１００は、対向装置から接続確立に対するＡＣＫを受信すると、データ送受信を開始する（Ｓ１０８）。
【０１５８】
信号速度変換装置１００は、電源立ち上げ／リセット直後に、対向装置側から接続要求を受信すると（Ｓ１００）、接続手順のスレーブとなって、対向装置にＡＣＫを送信し（Ｓ１１０）、対向装置から指令に応じた回線状態確認のための応答動作を実行し（Ｓ１１１）、対向装置から接続確認が受信されるのを待つ（Ｓ１１２）。対向装置から接続確認を受信すると、信号速度変換装置１００は、ＡＣＫを返送し（Ｓ１１３）、データ送受信を開始する（Ｓ１１４）。
【０１５９】
信号速度変換装置１００は、データ送受信状態において、接続回線の障害を検出すると、管理情報を利用して、対向装置に障害状態を通知する。例えば、パリティで補正可能な範囲を越える障害が発生した場合、対向装置にデータ送受信の中止を要求し、回線接続要求送信から始まる接続手順を再実行する。これによって、一部の回線が切断状態となった場合でも、信号速度変換装置間で、回線状態や装置状態を相互に通信することによって、障害状況の把握できる。
【実施例４】
【０１６０】
図１５は、本発明の第４実施例として、１＋１型の光プロテクション機能を実装した信号速度変換装置の構成例を示す。
本実施例の信号速度変換装置１００は、第２光インタフェースが、現用系として使用される２個の２０Ｇ光インタフェース（２４３−１と２４３−２）と、予備系として使用される２個の２０Ｇ光インタフェース（２４４−１、２４４−２）とからなっている。現用系光インタフェース２４３−１と予備系光インタフェース２４４−１、現用系光インタフェース２４３−２と予備系光インタフェース２４４−２がそれぞれ対をなしている。
【０１６１】
１＋１光プロテクションは、互いに対をなす現用系光インタフェースと予備系光インタフェースから同一の信号を送信しておき、現用系の回線で故障が発生したとき、予備系に切り替える方式である。このような光プロテクションは、第１光インタフェース側にも適用できるが、一般に、伝送路の長く、経路上に多くの装置が存在する幹線側の波長多重回線に接続される第２光インタフェース側に適用する方が効果的である。
【０１６２】
本実施例では、速度変換回路１０６に接続された第１、第２の出力回線に出力される２０Ｇｂｐｓの信号列をそれぞれ第１複製回路２４０−１と、第２複製回路２４０−２に入力し、各複製回路で入力信号列を２分岐し、第１複製回路２４０−１の出力信号は、高位フレーマ１０８−１と１０８−２、第２複製回路２４０−２の出力信号は、高位フレーマ１０８−３と１０８−４に入力している。
【０１６３】
高位フレーマ１０８−１と１０８−２の出力信号を現用系光インタフェース２４３−１と予備系光インタフェース２４４−１に入力し、高位フレーマ１０８−３と１０８−４の出力信号を現用系光インタフェース２４３−２と予備系光インタフェース２４４−２に入力することによって、互いに対をなす現用系と予備系の光インタフェース２４３−１と２４４−１、２４３−２と２４４−２から、常に同一の光信号を光回線２４５−１と２４６−１、２４５−２と２４６−２に送信することができる。
【０１６４】
これらの送信信号は、波長多重伝送端局１４１−１を介して光波長多重ネットワークに送信され、対向側の波長多重伝送端局１４１−３を介して対向装置（信号速度変換装置１４０）の第２光インタフェースに入力される。
【０１６５】
対向装置の受信動作を図１５を参照して用いて説明する。
現用系光インタフェース２４３−１と予備系光インタフェース２４４−１で受信した信号列は、遅延バッファ１０９−１、１０９−２、高位フレーマ（第３フレーマ回路）１０８−１、１０８−２を介して、第１の選択回路２４１−１に入力され、何れかの受信信号が選択されて、速度変換回路１０６に入力される。同様に、現用系光インタフェース２４３−２と予備系光インタフェース２４４−２で受信した信号列は、遅延バッファ１０９−３、１０９−４、高位フレーマ（第３フレーマ回路）１０８−３、１０８−４を介して、第２の選択回路２４１−２に入力され、何れかの受信信号が選択されて、速度変換回路１０６に入力される。
【０１６６】
監視部１２２は、上記２対の第２光インタフェースに接続された第２制御部から制御信号線２４７を介して入力される現用系と予備系の回線状態情報と、高位フレーマ１０８−１〜１０８−４から制御信号線１２５を介して入力される回線状態情報または制御コマンドに基づいて選択信号を生成し、制御信号線２４２を介して第１、第２の選択回路２４１−１、２４１−２に供給する。監視部１２２は、通常は、現用系光インタフェースの受信信号が選択されるように、選択信号を生成しておき、現用系の何れかの光インタフェースに障害が発生した時、第１、第２の選択回路２４１−１、２４１−２が予備系光インタフェースの受信信号を選択するように、選択信号を切り替える。
【０１６７】
上記実施例では、現用系と予備系の全回線に高位フレーマ１０８と遅延バッファ回路１０９を備えた構成となっているが、これらの回路要素を現用系回路と予備系回路で共用することによって、ハードウェア量を半減することも可能である。但し、本実施例のように、これらの回路要素を全ての回線に個別に実装しておき、常に現用同士、予備同士の回線の遅延時間差がゼロになるように調整しておけば、切り替え後に予備側回線間の遅延の再調整を行う必要がなくなり、直ぐに予備回線に切り替えることが可能である。
【０１６８】
また、上記構成において、現用・予備の４回線の遅延が常に完全に一致するように調整しておけば、無瞬断切り替えも可能になる。すなわち、信号品質の劣化や装置部品の交換などの際に、信号断を引き起こすことなく、現用・予備の信号切り替えが可能になる。
【０１６９】
尚、図１５には、１＋１型光プロテクション機能を備えた信号速度変換装置を示したが、本実施例は、例えば、１：Ｎ型、リング型など、他の形式の光プロテクションにも応用できる。また、実施例では、４個の第２光インタフェース２４３−１〜２４４−２が、現用系と予備系とからなる２対の光プロテクション用のインタフェースとして固定的に使用されているが、複製回路２４０や選択回路２４１は、簡単な論理演算回路で実現できるため、例えば、これらの回路要素をＦＰＧＡ内に埋め込みソフトウェアの組み合わせとして数種類実装しておき、第２光インタフェースの使用目的を動的に変更するようにしてもよい。
【０１７０】
例えば、８個の第２光インタフェースを用意しておき、４個を１組として、これらの第２光インタフェースを互いに独立した２組の現用系回線として使用する構成、４個を現用系、残りの４個を予備系として、４対の１＋１型の光プロテクションに使用する構成、現用系と予備系にそれぞれ４個ずつ任意の光インタフェースを割り当てる構成、半数の４個の光インタフェースのみを実装した状態で運用する構成、などが考えられる。また、必要に応じて、任意本数のパリティ回線を設けることができる。
【図面の簡単な説明】
【０１７１】
【図１】本発明の信号速度変換装置の第１実施例を示す構成図。
【図２】本発明の信号速度変換装置を適用したネットワーク構成の1例を示す図。
【図３】第１実施例の信号速度変換装置における送信信号処理の説明図。
【図４】第１実施例の信号速度変換装置における受信信号処理の説明図。
【図５】管理情報のフォーマットの１例を示す図。
【図６】インタリーブされたフレームへのパディング方法を説明するための図。
【図７】波長分解光トランスポンダを用いた従来の光ネットワーク構成の1例を示す図。
【図８】従来の波長分解光トランスポンダの１例を示す構成図である。
【図９】第１実施例の信号速度変換装置におけるイーサフレーム、パリティフレーム、管理情報のカプセル化を説明するための図。
【図１０】本発明の信号速度変換装置の第２実施例を示す構成図。
【図１１】第２実施例の信号速度変換装置における送信信号処理の説明図。
【図１２】第２実施例の信号速度変換装置における受信信号処理の説明図。
【図１３】本発明の信号速度変換装置の第３実施例を示す構成図。
【図１４】本発明の信号速度変換装置が対向装置との間で行う回線接続手順の1例を示すフローチャート。
【図１５】本発明の信号速度変換装置の第４実施例を示す構成図。
【符号の説明】
【０１７２】
１００：信号速度変換装置、１０１：１００Ｇイーサ回線、１０２：４０ＧイーサＬＡＮ−ＰＨＹ回線、１０４：第１光インタフェース、１０５：第２光インタフェース、
１０６：速度変換回路、１０７：パリティ演算回路、１０８：高位フレーマ（第３フレーマ回路）、１０９：遅延バッファ回路、１１０：２０Ｇ光受信器、１１１：遅延バッファ回路、１１２：２０Ｇ光送信器、１１３：第１フレーマ回路、１１４：４０Ｇ光送信器、１１５：４０Ｇ光受信器、１１６：第２フレーマ回路、１２０：第１制御部、１２１：第２制御部、１２２：監視部、１２３：管理情報選択回路、１２４：管理情報複製回路、１３０：遅延制御部、１４０：対向側の信号速度変換装置、１４１：波長多重伝送端局（ＷＤＭアッドドロップ装置）、１４２、１４３：幹線ＷＤＭ光ファイバ伝送路、１４４，１４５：光波長分波器、１４６、１４７：光波長合波器、１４８：光増幅器、１５０：ルータ装置、１５１：従来の４０ＧＷＤＭトランスポンダ、１５２：光アッド回路、１５３：光ドロップ回路、１５４：ネットワーク管理装置、１５５：回線割り当て信号、１６８：管理情報、１８０：従来の送信側波長分解トランスポンダ、１８１：従来の受信側波長分解トランスポンダ、１８２：局、１８３：波長多重伝送端局（送信側）、１８４：波長多重伝送端局（受信側）、１８５：通常の送信側トランスポンダ、１８６：通常の受信側トランスポンダ、１８７：局内光ファイバ回線、
１８８：局間側出力光ファイバ回線、１８９：局間側入力光ファイバ回線、１９０：局内側光送信器、１９１：局内側光受信器、１９２：多重回路、１９３：分離回路、１９４：局間側光送信器、１９５：局間側光受信器、１９６：従来の波長分解トランスポンダ、
２１０：４０Ｇ・ＳＯＮＥＴ回線（第１光インタフェース）、２１１：４０Ｇ・ＳＯＮＥＴ光インタフェース、２１２：４０ＧＳＯＮＥＴフレーマ回路（第１フレーマ回路）、
２１３：４０Ｇ光受信器、２１４：４０Ｇ光送信器、２１５：チャネル入れ替え信号、２１６：チャネル入替・速度変換回路、２２０：１０Ｇ・ＳＯＮＥＴ回線（第２光インタフェース）、２２１：１０Ｇ・ＳＯＮＥＴ光インタフェース、２２２：１０Ｇ・ＳＯＮＥＴフレーマ回路（第２フレーマ回路）、２２３：１０Ｇ光受信器、２２４：１０Ｇ光送信器、２４０：複製回路、２４１：選択回路、２４３：現用系２０Ｇ光インタフェース、２４４：予備系２０Ｇ光インタフェース、２４５：現用系２０Ｇ光回線、２４６：予備系２０Ｇ光回線。
【図１】
0004774391.tif 000002
【図２】
0004774391.tif 000003
【図３】
0004774391.tif 000004
【図４】
0004774391.tif 000005
【図５】
0004774391.tif 000006
【図６】
0004774391.tif 000007
【図７】
0004774391.tif 000008
【図８】
0004774391.tif 000009
【図９】
0004774391.tif 000010
【図１０】
0004774391.tif 000011
【図１１】
0004774391.tif 000012
【図１２】
0004774391.tif 000013
【図１３】
0004774391.tif 000014
【図１４】
0004774391.tif 000015
【図１５】
0004774391.tif 000016