(57)【特許請求の範囲】
【請求項１】
絶縁基材上に配線層が形成され、前記配線層上に金属柱状の導体が下から径の大きな順に複数段重なった階段型形状の検査電極を備えていることを特徴とする半導体回路検査治具の製造方法であって、少なくとも以下の工程を備えていることを特徴とする半導体回路検査治具の製造方法。
（ａ）絶縁基材の導体層上に第１レジスト層を形成し、第１開口部を形成する工程。
（ｂ）前記第１レジスト層上に第２レジスト層を形成し、前記第１開口部上に前記第１開口部よりも小さな径の第２開口部を形成する工程。
（ｃ）前記第２レジスト層上に第３レジスト層を形成し、前記第１開口部及び第２開口部上に前記第２開口部よりも小さな径の第３開口部を形成する工程。
（ｄ）上記レジスト層及び開口部形成工程を必要回数繰り返す工程。
（ｅ）上記複数の開口部に電解めっきにて導体電極を形成する工程。
（ｆ）最上層のレジスト層表面より突出した導体電極の先端部分を研磨し、平滑にする工程。
（ｇ）上記複数のレジスト層を剥離し、前記導体層上に金属柱状の導体が複数段重なった階段型形状の検査電極を形成する工程。
（ｈ）前記検査電極を覆うようにレジスト層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成する工程。
（ｉ）前記レジストパターンをマスクにして導体層をエッチングし、前記レジストパターンを剥離して、配線層を形成する工程。
【請求項２】
絶縁基材上に配線層が形成され、前記配線層上に金属柱状の導体が下から径の大きな順に複数段重なった階段型形状の検査電極を備えていることを特徴とする半導体回路検査治具の製造方法であって、少なくとも以下の工程を備えていることを特徴とする半導体回路検査治具の製造方法。
（ａ）絶縁基材の導体層上に第１レジスト層を形成し、第１開口部を形成する工程。
（ｂ）前記第１開口部に電解めっきにて第１導体電極を形成する工程。
（ｃ）前記第１レジスト層表面より突出した前記第１導体電極の先端部分を研磨し、平滑にする工程。
（ｄ）前記第１レジスト層及び前記第１導体電極上に第２レジスト層を形成し、前記第１導体電極上に前記第１導体電極よりも小さな径の第２開口部を形成する工程。
（ｅ）前記第２開口部に電解めっきにて第２導体電極を形成する工程。
（ｆ）前記第２レジスト層表面より突出した前記第２導体電極の先端部分を研磨し、平滑にする工程。
（ｇ）上記レジスト層形成、開口部形成、導体電極形成及び導体電極先端部の研磨工程を必要回数繰り返す工程。
（ｈ）上記複数のレジスト層を剥離し、前記導体層上に金属柱状の導体が複数段重なった階段型形状の検査電極を形成する工程。
（ｉ）前記検査電極を覆うようにレジスト層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成する工程。
（ｊ）前記レジストパターンをマスクにして導体層をエッチングし、前記レジストパターンを剥離して、配線層をする工程。
【請求項３】
絶縁基材上に配線層が形成され、前記配線層上に金属柱状の導体が下から径の大きな順に複数段重なった階段型形状の検査電極を備えていることを特徴とする半導体回路検査治具の製造方法であって、少なくとも以下の工程を備えていることを特徴とする半導体回路検査治具の製造方法。
（ａ）絶縁基材の導体層上にレジスト層を形成し、露光、現像等の一連のパターニング処理を行って、レジストパターンを形成する工程。
（ｂ）前記レジストパターンをマスクにして導体層をエッチングし、前記レジストパターンを剥離して、前記絶縁基材上に配線層を形成する工程。
（ｃ）前記絶縁基材及び配線層上に第１レジスト層を形成し、前記配線層の所定位置に第１開口部を形成する工程。
（ｄ）前記第１レジスト層上に第２レジスト層を形成し、前記第１開口部上に前記第１開口部よりも小さな径の第２開口部を形成する工程。
（ｅ）前記第２レジスト層上に第３レジスト層を形成し、前記第１開口部及び第２開口部上に前記第２開口部よりも小さな径の第３開口部を形成する工程。
（ｆ）上記レジスト層及び開口部形成工程を必要回数繰り返す工程。
（ｇ）上記複数の開口部に電解めっきにて導体電極を形成する工程。
（ｈ）最上層のレジスト層表面より突出した導体電極の先端部分を研磨し、平滑にする工程。
（ｉ）上記複数のレジスト層を剥離し、前記配線層上に金属柱状の導体が複数段重なった階段型形状の検査電極を形成する工程。
【請求項４】
絶縁基材上に配線層が形成され、前記配線層上に金属柱状の導体が下から径の大きな順に複数段重なった階段型形状の検査電極を備えていることを特徴とする半導体回路検査治具の製造方法であって、少なくとも以下の工程を備えていることを特徴とする半導体回路検査治具の製造方法。
（ａ）絶縁基材の導体層上にレジスト層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成する工程。
（ｂ）前記レジストパターンをマスクにして前記導体層をエッチングし、前記レジストパターンを剥離して、前記絶縁基材上に配線層を形成する工程。
（ｃ）前記絶縁基材及び前記配線層上に第１レジスト層を形成し、第１開口部を形成する工程。
（ｄ）前記第１開口部に電解めっきにて第１導体電極を形成する工程。
（ｅ）前記第１レジスト層表面より突出した前記第１導体電極の先端部分を研磨し、平滑にする工程。
（ｆ）前記第１レジスト層及び前記第１導体電極上に第２レジスト層を形成し、前記第１導体電極上に前記第１導体電極よりも小さな径の第２開口部を形成する工程。
（ｇ）前記第２開口部に電解めっきにて第２導体電極を形成する工程。
（ｈ）前記第２レジスト層表面より突出した前記第２導体電極の先端部分を研磨し、平滑にする工程。
（ｉ）上記レジスト層形成、開口部形成、導体電極形成及び導体電極先端部の研磨工程を必要回数繰り返す工程。
（ｊ）上記複数のレジスト層を剥離し、前記配線層上に金属柱状の導体が複数段重なった階段型形状の検査電極を形成する工程。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体回路検査装置や半導体パッケージの一括電気的検査を行うための半導体回路検査治具の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体回路の検査は、検査用ソケットと半導体回路素子の検査治具を用いて検査を行っていた。検査方法は、配線回路基板上に電極を配置した検査治具の検査用の電極を被検査対である半導体回路装置に押し当てることによって導通検査を行っていた。
【０００３】
【発明が解決しようとする課題】
従来の検査治具は検査電極の形成にレーザーを使用しており、運用コストが高く、加工に時間がかかるため、大量生産に向かないという問題があった。
また、検査電極の形成はレーザー加工にて形成した開口部を型として電解めっきで行うため、めっき液の入り口となる検査電極の先端径をあまり小さくできず、また先端径のばらつきも±３μm程度という制約があった。
【０００４】
本発明は上記問題点に鑑み考案されたもので、形状及び先端径が精度良く形成された検査電極を備えた半導体回路検査治具の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明に於いて上記課題を解決するために、まず請求項１においては、絶縁基材上に配線層が形成され、前記配線層上に金属柱状の導体が下から径の大きな順に複数段重なった階段型形状の検査電極を備えていることを特徴とする半導体回路検査治具の製造方法であって、少なくとも以下の工程を備えていることを特徴とする半導体回路検査治具の製造方法、としたものである。
（ａ）絶縁基材の導体層上に第１レジスト層を形成し、第１開口部を形成する工程。
（ｂ）前記第１レジスト層上に第２レジスト層を形成し、前記第１開口部上に前記第１開口部よりも小さな径の第２開口部を形成する工程。
（ｃ）前記第２レジスト層上に第３レジスト層を形成し、前記第１開口部及び第２開口部上に前記第２開口部よりも小さな径の第３開口部を形成する工程。
（ｄ）上記レジスト層及び開口部形成工程を必要回数繰り返す工程。
（ｅ）上記複数の開口部に電解めっきにて導体電極を形成する工程。
（ｆ）最上層のレジスト層表面より突出した導体電極の先端部分を研磨し、平滑にする工程。
（ｇ）上記複数のレジスト層を剥離し、前記導体層上に金属柱状の導体が複数段重なった階段型形状の検査電極を形成する工程。
（ｈ）前記検査電極を覆うようにレジスト層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターンを形成する工程。
（ｉ）前記レジストパターンをマスクにして導体層をエッチングし、前記レジストパターンを剥離して、配線層を形成する工程。
【０００７】
また、請求項２においては、絶縁基材上に配線層が形成され、前記配線層上に金属柱状の導体が下から径の大きな順に複数段重なった階段型形状の検査電極を備えていることを特徴とする半導体回路検査治具の製造方法であって、少なくとも以下の工程を備えていることを特徴とする半導体回路検査治具の製造方法としたものである。
（ａ）絶縁基材の導体層上に第１レジスト層を形成し、第１開口部を形成する工程。
（ｂ）前記第１開口部に電解めっきにて第１導体電極を形成する工程。
（ｃ）前記第１レジスト層表面より突出した前記第１導体電極の先端部分を研磨し、平滑にする工程。
（ｄ）前記第１レジスト層及び前記第１導体電極上に第２レジスト層を形成し、前記第１導体電極上に前記第１導体電極よりも小さな径の第２開口部を形成する工程。
（ｅ）前記第２開口部に電解めっきにて第２導体電極を形成する工程。
（ｆ）前記第２レジスト層表面より突出した前記第２導体電極の先端部分を研磨し、平滑にする工程。
（ｇ）上記レジスト層形成、開口部形成、導体電極形成及び導体電極先端部の研磨工程を必要回数繰り返す工程。
（ｈ）上記複数のレジスト層を剥離し、前記導体層上に金属柱状の導体電極が複数段重なった階段型形状の検査電極を形成する工程。
（ｉ）前記検査電極を覆うようにレジスト層を形成し、露光、現像等の一連のパターニング処理を行って、レジストパターンを形成する工程。
（ｊ）前記レジストパターンをマスクにして導体層をエッチングし、前記レジストパターンを剥離して、配線層を形成する工程。
【０００８】
また、請求項３においては、絶縁基材上に配線層が形成され、前記配線層上に金属柱状の導体が下から径の大きな順に複数段重なった階段型形状の検査電極を備えていることを特徴とする半導体回路検査治具の製造方法であって、少なくとも以下の工程を備えていることを特徴とする半導体回路検査治具の製造方法としたものである。
（ａ）絶縁基材の導体層上にレジスト層を形成し、露光、現像等の一連のパターニング処理を行って、レジストパターンを形成する工程。
（ｂ）前記レジストパターンをマスクにして導体層をエッチングし、前記レジストパターンを剥離して、前記絶縁基材上に配線層を形成する工程。
（ｃ）前記絶縁基材及び配線層上に第１レジスト層を形成し、前記配線層の所定位置に第１開口部を形成する工程。
（ｄ）前記第１レジスト層上に第２レジスト層を形成し、前記第１開口部上に前記第１開口部よりも小さな径の第２開口部を形成する工程。
（ｅ）前記第２レジスト層上に第３レジスト層を形成し、前記第１開口部及び第２開口部上に前記第２開口部よりも小さな径の第３開口部を形成する工程。
（ｆ）上記レジスト層及び開口部形成工程を必要回数繰り返す工程。
（ｇ）上記多段の開口部に電解めっきにて導体電極を形成する工程。
（ｈ）最上層のレジスト層表面より突出した導体電極の先端部分を研磨し、平滑にする工程。
（ｉ）上記複数のレジスト層を剥離し、前記配線層上に金属柱状の導体電極が複数段重なった階段型形状の検査電極を形成する工程。
【０００９】
さらにまた、請求項４においては、絶縁基材上に配線層が形成され、前記配線層上に金属柱状の導体が下から径の大きな順に複数段重なった階段型形状の検査電極を備えていることを特徴とする半導体回路検査治具の製造方法であって、少なくとも以下の工程を備えていることを特徴とする半導体回路検査治具の製造方法としたものである。
（ａ）絶縁基材の導体層上にレジスト層を形成し、露光、現像等の一連のパターニング処理を行って、レジストパターンを形成する工程。
（ｂ）前記レジストパターンをマスクにして前記導体層をエッチングし、前記レジストパターンを剥離して、前記絶縁基材上に配線層を形成する工程。
（ｃ）前記絶縁基材及び前記配線層上に第１レジスト層を形成し、第１開口部を形成する工程。
（ｄ）前記第１開口部に電解めっきにて第１導体電極を形成する工程。
（ｅ）前記第１レジスト層表面より突出した前記第１導体電極の先端部分を研磨し、平滑にする工程。
（ｆ）前記第１レジスト層及び前記第１導体電極上に第２レジスト層を形成し、前記第１導体電極上に前記第１導体電極よりも小さな径の第２開口部を形成する工程。
（ｇ）前記第２開口部に電解めっきにて第２導体電極を形成する工程。
（ｈ）前記第２レジスト層表面より突出した前記第２導体電極の先端部分を研磨し、平滑にする工程。
（ｉ）上記レジスト層形成、開口部形成、導体電極形成及び導体電極先端部の研磨工程を必要回数繰り返す工程。
（ｊ）上記複数のレジスト層を剥離し、前記配線層上に金属柱状の導体電極が複数段重なった階段型形状の検査電極を形成する工程。
【００１０】
【発明の実施の形態】
本発明の製造方法により製造された半導体回路検査治具１００、２００、３００及び４００は図１（ａ）〜（ｄ）に示すように、絶縁基材１上の配線層１１ａ上にフォトリソグラフィーによって金属柱状の導体を先端にいくほど細くなるようにして複数段重ねて階段型形状の検査電極４１ａ、５４、６１ａ、７４を形成したもので、検査電極の先端径、位置はフォトリソグラフィーの精度で決定されるため、レーザー加工よりも精度よく形成が可能である。
【００１１】
以下、本発明の半導体回路検査治具の製造方法について説明する。請求項１に係わる半導体回路検査治具の製造方法の一実施例の製造工程を図２（ａ）〜（ｈ）に示す。
まず、ポリイミドフィルム等からなる絶縁基材１にあらかじめ銅箔からなる導体層１１を貼り付けた片面銅貼りフィルムを用い、導体層１１をあらかじめ前処理した後導体層１１上にドライフィルムレジストをラミネートして第１レジスト層２１を形成し、所定のパターン露光、現像等の一連のパターニング処理を行い、第１レジスト層２１の所定位置に第１開口部３１を形成する（図２（ａ）参照）。ここでは、片面銅貼りフィルムを使用したが、両面銅貼りフィルムを用いることによって配線層を多層化した検査治具が作製可能である。
【００１２】
次に、第１開口部３１が形成された第１レジスト層２１上にドライフィルムレジストをラミネートして第２レジスト層２２を形成し、所定のパターン露光、現像等の一連のパターニング処理を行い、第１開口部３１上に第１開口部３１よりも小さな径の第２開口部３２を形成する（図２（ｂ）参照）。第２開口部３２の中心位置は第１開口部３１の中心位置と一致するようにする。
【００１３】
次に、第２開口部３２が形成された第２レジスト層２２上にドライフィルムレジストをラミネートして第３レジスト層２３を形成し、所定のパターン露光、現像等の一連のパターニング処理を行い、第１開口部３１及び第２開口部３２上に第２開口部３２よりも小さな径の第３開口部３３を形成する（図２（ｃ）参照）。第３開口部３３の中心位置は第２開口部３２の中心位置と一致するようにする。
ここでは、レジスト層、開口部形成の繰り返し工程について３層の事例について説明したが、これに限定されるものではなく、任意に設定できる。
【００１４】
次に、導体層１１をカソードにして電解めっきを行い、複数の開口部３１、３２及び３３に導体電極４１を形成する（図２（ｄ）参照）。
ここで、導体電極４１は通常銅やニッケルなどが用いられるが、金や白金等の導電性に優れた金属であれば使用可能である。
【００１５】
次に、第３レジスト層２３表面より突出した導体電極４１の先端部分を研磨して、導体電極４１ａを形成する（図２（ｅ）参照）。
【００１６】
次に、複数のレジスト層２１、２２及び２３を専用の剥離液で剥離して、導体層１１上に金属柱状の導体が複数段重なった階段型形状の検査電極４１ａを形成する（図２（ｆ）参照）。
【００１７】
次に、レジストをスピンナー等により塗布し、検査電極４１ａを覆うようにレジスト層２４を形成し、パターン露光、現像等の一連のパターンニング処理を行って、レジストパターン２４ａを形成し（図２（ｇ）参照）、レジストパターン２４ａをマスクにして導体層１１をエッチングし、レジストパターン２４ａを専用の剥離液で剥離して、配線層１１ａを形成し、絶縁基材１上に配線層１１ａ及び検査電極４１ａが形成された半導体回路検査治具１００を得る（図２（ｈ）参照）。
【００１８】
請求項２に係わる半導体回路検査治具の製造方法の一実施例の製造工程を図３（ａ）〜（ｈ）に示す。
まず、ポリイミドフィルム等からなる絶縁基材１にあらかじめ銅箔からなる導体層１１を貼り付けた片面銅貼りフィルムを用い、導体層１１をあらかじめ前処理した後導体層１１上にドライフィルムレジストをラミネートして第１レジスト層２１を形成し、所定のパターン露光、現像等の一連のパターニング処理を行い、第１レジスト層２１の所定位置に第１開口部３１を形成する（図３（ａ）参照）。ここでは、片面銅貼りフィルムを使用したが、両面銅貼りフィルムを用いることによって配線層を多層化した検査治具が作製可能である。
【００１９】
次に、導体層１１をカソードにして電解めっきを行い、第１開口部３１に第１導体電極５１を形成する（図３（ｂ）参照）。
ここで、第１導体電極５１は通常銅やニッケルなどが用いられるが、金や白金等の導電性に優れた金属あれば使用可能である。
次に、第１レジスト層２１表面より突出した第１導体電極５１の先端部分を研磨して、第１導体電極５１ａを形成する（図３（ｃ）参照）。
【００２０】
次に、第１導体電極５１ａが形成された第１レジスト層２１上にドライフィルムレジストをラミネートして第２レジスト層２２を形成し、所定のパターン露光、現像等の一連のパターニング処理を行い、第１導体電極５１ａ上に第１導体電極５１ａよりも小さな径の第２開口部３２を形成する（特に図示せず）。第２開口部３２の中心位置は第１導体電極５１ａの中心位置と一致するようにする。
次に、導体層１１をカソードにして電解めっきを行い、第２開口部３２の第１導体電極５１ａ上に第２導体電極５２を形成する（特に図示せず）。さらに、第２レジスト層２２表面より突出した第２導体電極５２の先端部分を研磨して、第２導体電極５２ａを形成する（特に図示せず）。
次に、第２導体電極５２ａが形成された第２レジスト層２２上にドライフィルムレジストをラミネートして第３レジスト層２３を形成し、所定のパターン露光、現像等の一連のパターニング処理を行い、第２導体電極５２ａ上に第２導体電極５２ａよりも小さな径の第３開口部３３を形成する（特に図示せず）。第３開口部３３の中心位置は第２導体電極５２ａの中心位置と一致するようにする。
【００２１】
次に、導体層１１をカソードにして電解めっきを行い、第３開口部３３の第２導体電極５２ａ上に第３導体電極５３を形成する（図３（ｄ）参照）。
次に、第３レジスト層２３表面より突出した第３導体電極５３の先端部分を研磨して、第３導体電極５３ａを形成する（図３（ｅ）参照）。
ここでは、レジスト層、開口部、導体電極形成について３回の繰り返し事例について説明したが、これに限定されるものではなく、繰り返し工程回数は任意に設定できる。
【００２２】
次に、複数のレジスト層２１、２２及び２３を専用の剥離液で剥離して、導体層１１上に金属柱状の導体が複数段重なった階段型形状の検査電極５４を形成する（図３（ｆ）参照）。
【００２３】
次に、レジストをスピンナー等により塗布し、検査電極５４を覆うようにレジスト層２４を形成し、パターン露光、現像等の一連のパターンニング処理を行って、レジストパターン２４ａを形成し（図３（ｇ）参照）、レジストパターン２４ａをマスクにして導体層１１をエッチングし、レジストパターン２４ａを専用の剥離液で剥離して、配線層１１ａを形成し、絶縁基材１上に配線層１１ａ及び検査電極５４が形成された半導体回路検査治具２００を得る（図３（ｈ）参照）。
【００２４】
請求項３に係わる半導体回路検査治具の製造方法の一実施例の製造工程を図４（ａ）〜（ｈ）に示す。
まず、ポリイミドフィルム等からなる絶縁基材１にあらかじめ銅箔からなる導体層１１を貼り付けた片面銅貼りフィルムを用い、導体層１１をあらかじめ前処理した後導体層１１上にドライフィルムレジストをラミネートしてレジスト層２５を形成し、所定のパターン露光、現像等の一連のパターニング処理を行い、レジストパターン２５ａを形成する（図４（ａ）参照）。ここでは、片面銅貼りフィルムを使用したが、両面銅貼りフィルムを用いることによって配線層を多層化した検査治具が作製可能である。
【００２５】
次に、レジストパターン２５ａをマスクにして導体層１１をエッチングして、レジストパターン２５ａを専用の剥離液で剥離して、配線層１１ａを形成する（図４（ｂ）参照）。
【００２６】
次に、配線層１１ａ上にドライフィルムレジストをラミネートして第１レジスト層２１を形成し、所定のパターン露光、現像等の一連のパターニング処理を行い、第１レジスト層２１の所定位置に第１開口部３１を形成する（図４（ｃ）参照）。
【００２７】
次に、第１開口部３１が形成された第１レジスト層２１上にドライフィルムレジストをラミネートして第２レジスト層２２を形成し、所定のパターン露光、現像等の一連のパターニング処理を行い、第１開口部３１上に第１開口部３１よりも小さな径の第２開口部３２を形成する（図４（ｄ）参照）。第２開口部３２の中心位置は第１開口部３１の中心位置と一致するようにする。
【００２８】
次に、第２開口部３２が形成された第２レジスト層２２上にドライフィルムレジストをラミネートして第３レジスト層２３を形成し、所定のパターン露光、現像等の一連のパターニング処理を行い、第１開口部３１及び第２開口部３２上に第２開口部３２よりも小さな径の第３開口部３３を形成する（図４（ｅ）参照）。第３開口部３３の中心位置は第２開口部３２の中心位置と一致するようにする。
ここでは、レジスト層、開口部形成の繰り返し工程について３層の事例について説明したが、これに限定されるものではなく、繰り返し工程回数は任意に設定できる。
【００２９】
次に、導体層１１をカソードにして電解めっきを行い、複数の開口部３１、３２及び３３に導体電極６１を形成する（図４（ｆ）参照）。
ここで、導体電極６１は通常銅やニッケルなどが用いられるが、金や白金等の導電性に優れた金属あれば使用可能である。
【００３０】
次に、第３レジスト層２３表面より突出した導体電極６１の先端部分を研磨して、導体電極６１ａを形成する（図４（ｇ）参照）。
【００３１】
次に、複数のレジスト層２１、２２及び２３を専用の剥離液で剥離して、導体層１１上に金属柱状の導体が複数段重なった階段型形状の検査電極６１ａを形成し、絶縁基材１上に配線層１１ａ及び検査電極６１ａが形成された半導体回路検査治具３００を得る（図４（ｈ）参照）。
【００３２】
請求項４に係わる半導体回路検査治具の製造方法の一実施例の製造工程を図５（ａ）〜（ｈ）に示す。
まず、ポリイミドフィルム等からなる絶縁基材１にあらかじめ銅箔からなる導体層１１を貼り付けた片面銅貼りフィルムを用い、導体層１１をあらかじめ前処理した後導体層１１上にドライフィルムレジストをラミネートしてレジスト層２５を形成し、所定のパターン露光、現像等の一連のパターニング処理を行い、レジストパターン２５ａを形成する（図５（ａ）参照）。ここでは、片面銅貼りフィルムを使用したが、両面銅貼りフィルムを用いることによって配線層を多層化した検査治具が作製可能である。
【００３３】
次に、レジストパターン２５ａをマスクにして導体層１１をエッチングして、レジストパターン２５ａを専用の剥離液で剥離して、配線層１１ａを形成する（図５（ｂ）参照）。
【００３４】
次に、配線層１１ａ上にドライフィルムレジストをラミネートして第１レジスト層２１を形成し、所定のパターン露光、現像等の一連のパターニング処理を行い、第１レジスト層２１の所定位置に第１開口部３１を形成する（図５（ｃ）参照）。
【００３５】
次に、配線層１１ａをカソードにして電解めっきを行い、第１開口部３１の導体層１１上に第１導体電極７１を形成する（図５（ｄ）参照）。
ここで、第１導体電極７１は通常銅やニッケルなどが用いられるが、金や白金等の導電性に優れた金属であれば使用可能である。
次に、第１レジスト層２１表面より突出した第１導体電極７１の先端部分を研磨して、第１導体電極７１ａを形成する（図５（ｅ）参照）。
【００３６】
次に、第１導体電極７１ａが形成された第１レジスト層２１上にドライフィルムレジストをラミネートして第２レジスト層２２を形成し、所定のパターン露光、現像等の一連のパターニング処理を行い、第１導体電極７１ａ上に第１導体電極７１ａよりも小さな径の第２開口部３２を形成する（特に図示せず）。第２開口部３２の中心位置は第１導体電極７１ａの中心位置と一致するようにする。
次に、配線層１１ａをカソードにして電解めっきを行い、第２開口部３２の第１導体電極１１上に第２導体電極７２を形成する（特に図示せず）。さらに、第２レジスト層２２表面より突出した第２導体電極７２の先端部分を研磨して、第２導体電極７２ａを形成する（特に図示せず）。
次に、第２導体電極７２ａが形成された第２レジスト層２２上にドライフィルムレジストをラミネートして第３レジスト層２３を形成し、所定のパターン露光、現像等の一連のパターニング処理を行い、第１導体電極７１ａ及び第２導体電極７２ａ上に第２導体電極７２ａよりも小さな径の第３開口部３３を形成する（特に図示せず）。第３開口部３３の中心位置は第２導体電極７２ａの中心位置と一致するようにする。
【００３７】
次に、配線層１１ａをカソードにして電解めっきを行い、第３開口部３３の第２導体電極７２ａ上に第３導体電極７３を形成する（図５（ｆ）参照）。
次に、第３レジスト層２３表面より突出した第３導体電極７３の先端部分を研磨して、第３導体電極７３ａを形成する（図５（ｇ）参照）。
ここでは、レジスト層、開口部、導体電極形成について３回の繰り返し事例について説明したが、これに限定されるものではなく、任意に設定できる。
【００３８】
次に、複数のレジスト層２１、２２及び２３を専用の剥離液で剥離して、導体層１１上に金属柱状の導体が複数段重なった階段型形状の検査電極７４を形成し、絶縁基材１上に配線層１１ａ及び検査電極７４が形成された半導体回路検査治具４００を得る（図５（ｈ）参照）。
【００３９】
【実施例】
以下実施例により本発明を詳細に説明する。
＜実施例１＞
まず、５０μｍ厚のポリイミドフィルムからなる絶縁基材１に９μｍ厚の銅箔からなる導体層１１を積層した片面銅貼りポリイミドフィルムを使用し、１２．５ｃｍ角に断裁し、前処理した。さらに、導体層１１上にドライフィルムレジストＲＹ−３２１０（日立化成製）を３ｋｇ／ｃｍのラミネート条件にてラミネートして、１０μｍ厚の第１レジスト層２１を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３０ｍＪの露光条件でパターン露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０秒の現像条件で現像処理して、４０μｍφの第１開口部３１を形成した（図２（ａ）参照）。
【００４０】
次に、第１開口部３１が形成された第１レジスト層２１上にドライフィルムレジストＲＹ−３２１０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネート条件にてラミネートして、１０μｍ厚の第２レジスト層２２を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３０ｍＪの露光条件でパターン露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０秒の現像条件で現像処理して、第１開口部３１の中心と重なるように、３０μｍφの第２開口部３２を形成した（図２（ｂ）参照）。
【００４１】
次に、第２開口部３２が形成された第２レジスト層２２上にドライフィルムレジストＲＹ−３２１０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネート条件にてラミネートして、１０μｍ厚の第３レジスト層２３を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３０ｍＪの露光条件でパターン露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０秒の現像条件で現像処理して、第２開口部３２の中心と重なるように、２０μｍφの第３開口部３３を形成した（図２（ｃ）参照）。
【００４２】
次に、硫酸銅水溶液にスーパースロー２０００（日本ＬＰＷ製）を添加した銅めっき液を用いて、導体層１１をカソードにして２Ａ／ｄｍ2、１．５時間のめっき条件にて電解銅めっきを行い、複数の開口部３１、３２及び３３に導体電極４１を形成した（図２（ｄ）参照）。
次に、第３レジスト層２３表面より突出した導体電極４１の先端部分を研磨して、導体電極４１ａを形成した（図２（ｅ）参照）。
【００４３】
次に、複数のレジスト層２１、２２及び２３をＮａＯＨ５％水溶液にて剥離して、導体層１１上に金属柱状の導体が複数段重なった階段型形状の検査電極４１ａを形成した。（図２（ｆ）参照）。
【００４４】
次に、厚膜用レジストＪＨＢ−６１１Ｐ（ＪＳＲ製）を１０００ｒｐｍ−１０秒、２００ｒｐｍ−１秒の塗布条件にてスピンナー塗布し、９０℃、３０分のプリベークを行って、４５μｍ厚のレジスト層を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて１５００ｍＪ／ｃｍ2の露光条件にてパターン露光、専用現像液ＰＤ５２３ＡＤ（ＪＳＲ製）を用いて３０℃、７分の浸漬揺動法で現像処理して、レジストパターン２４ａを形成した（図２（ｇ）参照）。さらに、レジストパターン２４ａをマスクにして、温度６５℃、比重１．５の塩化第２鉄水溶液を用いてスプレー圧０．３ＭＰａ、２５秒のエッチング条件にて導体層１１をエッチングし、さらに、レジストパターン２４ａを７５℃に加熱したＮａＯＨ５％水溶液にて剥離して、配線層１１ａを形成し、絶縁基材１上に配線層１１ａ及び検査電極４１ａが形成された半導体回路検査治具１００を得た（図２（ｈ）参照）。
【００４５】
＜実施例２＞
まず、５０μｍ厚のポリイミドフィルムからなる絶縁基材１に９μｍ厚の銅箔からなる導体層１１を積層した片面銅貼りポリイミドフィルムを使用し、１２．５ｃｍ角に断裁し、前処理した。さらに、導体層１１上にドライフィルムレジストＲＹ−３２１０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネート条件にてラミネートして、１０μｍ厚の第１レジスト層２１を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３０ｍＪの露光条件でパターン露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０秒の現像条件で現像処理して、４０μｍφの第１開口部３１を形成した（図３（ａ）参照）。
【００４６】
次に、硫酸銅水溶液にスーパースロー２０００（日本ＬＰＷ製）を添加した銅めっき液を用いて、導体層１１をカソードにして３Ａ／ｄｍ2、１５ｍｉｎのめっき条件にて電解銅めっきを行い、第１開口部３１の導体層１１上に第１導体電極５１を形成した（図３（ｂ）参照）。さらに、第１レジスト層２１表面より突出した第１導体電極５１の先端部分を研磨して、第１導体電極５１ａを形成した（図３（ｃ）参照）。
【００４７】
次に、第１導体電極５１ａが形成された第１レジスト層２１上にドライフィルムレジストＲＹ−３２１０（日立化成製）をラミネートして、１０μｍ厚の第２レジスト層２２を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３０ｍＪの露光条件でパターン露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０秒の現像条件で現像処理して、第１開口部３１の中心と重なるように、３０μｍφの第２開口部３２を形成した。
次に、硫酸銅水溶液にスーパースロー２０００（日本ＬＰＷ製）を添加した銅めっき液を用いて、導体層１１をカソードにして３Ａ／ｄｍ2、１５ｍｉｎのめっき条件にて電解銅めっきを行い、第２開口部３２の第１導体電極５１ａ上に第２導体電極５２を形成した。さらに、第２レジスト層２２表面より突出した第２導体電極５２の先端部分を研磨して、第２導体電極５２ａを形成した。
【００４８】
次に、第２導体電極５２ａが形成された第２レジスト層２２上にドライフィルムレジストＲＹ−３２１０（日立化成製）をラミネートして、１０μｍ厚の第３レジスト層２３を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３０ｍＪの露光条件でパターン露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０秒の現像条件で現像処理して、第２開口部３２の中心と重なるように、２０μｍφの第３開口部３３を形成した。
次に、硫酸銅水溶液にスーパースロー２０００（日本ＬＰＷ製）を添加した銅めっき液を用いて、導体層１１をカソードにして３Ａ／ｄｍ2、１５ｍｉｎのめっき条件にて電解銅めっきを行い、第３開口部３３の第２導体電極５２ａ上に第３導体電極５３を形成した（図３（ｄ）参照）。さらに、第３レジスト層２３表面より突出した第３導体電極５３の先端部分を研磨して、第３導体電極５３ａを形成した（図３（ｅ）参照）。
【００４９】
次に、複数のレジスト層２１、２２及び２３をＮａＯＨ５％水溶液にて剥離して、導体層１１上に金属柱状の導体が複数段重なった階段型形状の検査電極５４を形成した。（図３（ｆ）参照）。
【００５０】
次に、厚膜用レジストＪＨＢ−６１１Ｐ（ＪＳＲ製）を１０００ｒｐｍ−１０秒、２００ｒｐｍ−１秒の塗布条件にてスピンナー塗布し、９０℃、３０分のプリベークを行って、４５μｍ厚のレジスト層を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて１５００ｍＪ／ｃｍ2の露光条件にてパターン露光、３０℃、専用現像液ＰＤ５２３ＡＤ（ＪＳＲ製）を用いて７分の浸漬揺動法で現像処理して、レジストパターン２４ａを形成した（図３（ｇ）参照）。さらに、レジストパターン２４ａをマスクにして、温度６５℃、比重１．５の塩化第２鉄水溶液を用いて、スプレー圧０．３ＭＰａ、２５秒のエッチング条件にて導体層１１をエッチングし、さらに、レジストパターン２４ａを７５℃に加熱したＮａＯＨ５％水溶液にて剥離して、配線層１１ａを形成し、絶縁基材１上に配線層１１ａ及び検査電極５４が形成された半導体回路検査治具２００を得た（図３（ｈ）参照）。
【００５１】
＜実施例３＞
まず、５０μｍ厚のポリイミドフィルムからなる絶縁基材１に９μｍ厚の銅箔からなる導体層１１を積層した片面銅貼りポリイミドフィルムを使用し、１２．５ｃｍ角に断裁し、前処理した。さらに、導体層１１上にレジストをスピンナーにて５００ｒｐｍ−２秒、１６００ｒｐｍ−３０秒なる塗布条件にて塗布し、９０℃、３０分のプリベークを行って、６μｍ厚のレジスト層２５を形成した。
さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３００ｍＪ／ｃｍ2の露光条件でパターン露光、浸漬揺動法で３０℃、２分の現像処理を行って、レジストパターン２５ａを形成した（図４（ａ）参照）。
【００５２】
次に、レジストパターン２５ａをマスクにして温度６５℃、比重１．５の塩化第２鉄水溶液を用いて、スプレー圧０．３ＭＰａ、エッチング時間１２秒にて導体層１１をエッチングし、レジストパターン２５ａをＮａＯＨ５％水溶液にて剥離して、絶縁基材１上に配線層１１ａを形成した（図４（ｂ）参照）。
【００５３】
配線層１１ａ上にドライフィルムレジストＲＹ−３２１０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネート条件にてラミネートして、１０μｍ厚の第１レジスト層２１を形成した。さらに、３０ｍＪの露光条件でパターン露光、３０℃、１０秒の現像条件で現像を行って、４０μｍφの第１開口部３１を形成した（図４（ｃ）参照）。
【００５４】
次に、第１開口部３１が形成された第１レジスト層２１上にドライフィルムレジストＲＹ−３２１０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネート条件にてラミネートして、１０μｍ厚の第２レジスト層２２を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３０ｍＪの露光条件でパターン露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０秒の現像条件で現像を行って、第１開口部３１の中心と重なるように、３０μｍφの第２開口部３２を形成した（図４（ｄ）参照）。
【００５５】
次に、第２開口部３２が形成された第２レジスト層２２上にドライフィルムレジストＲＹ−３２１０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネート条件にてラミネートして、１０μｍ厚の第３レジスト層２３を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３０ｍＪの露光条件でパターン露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０秒の現像条件で現像を行って、第２開口部３２の中心と重なるように、２０μｍφの第３開口部３３を形成した（図４（ｅ）参照）。
【００５６】
次に、硫酸銅水溶液にスーパースロー２０００（日本ＬＰＷ製）を添加した銅めっき液を用いて、配線層１１ａをカソードにして２Ａ／ｄｍ2、１．５時間のめっき条件にて電解銅めっきを行い、複数の開口部３１、３２及び３３に導体電極６１を形成した（図４（ｆ）参照）。
次に、第３レジスト層２３表面より突出した導体電極６１の先端部分を研磨して、導体電極６１ａを形成した（図４（ｇ）参照）。
【００５７】
次に、複数のレジスト層２１、２２及び２３をＮａＯＨ５％水溶液にて剥離して、導体層１１上に金属柱状の導体が複数段重なった階段型形状の検査電極６１ａを形成し、絶縁基材１上に配線層１１ａ及び検査電極６１ａが形成された半導体回路検査治具３００を得た（図４（ｈ）参照）。
【００５８】
＜実施例４＞
まず、５０μｍ厚のポリイミドフィルムからなる絶縁基材１に９μｍ厚の銅箔からなる導体層１１を積層した片面銅貼りポリイミドフィルムを使用し、１２．５ｃｍ角に断裁し、前処理した。さらに、導体層１１上にレジストをスピンナーにて５００ｒｐｍ−２秒、１６００ｒｐｍ−３０秒なる塗布条件にて塗布し、９０℃、３０分のプリベークを行って、６μｍ厚のレジスト層２５をを形成した。さらに、３００ｍＪ／ｃｍ2の露光条件でパターン露光、浸漬揺動法で３０℃、２分の現像処理を行って、レジストパターン２５ａを形成した（図５（ａ）参照）。
【００５９】
次に、レジストパターン２５ａをマスクにして温度６５℃、比重１．５、スプレー圧０．３ＭＰａ、エッチング時間１２秒にて導体層１１をエッチングし、レジストパターン２５ａをＮａＯＨ５％水溶液にて剥離して、絶縁基材１上に配線層１１ａを形成した（図５（ｂ）参照）。
【００６０】
次に、配線層１１ａ上にドライフィルムレジストＲＹ−３２１０（日立化成製）を１００℃、３ｋｇ／ｃｍのラミネート条件にてラミネートして、１０μｍ厚の第１レジスト層２１を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３０ｍＪの露光条件でパターン露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０秒の現像条件で現像を行って、４０μｍφの第１開口部３１を形成した（図５（ｃ）参照）。
【００６１】
次に、硫酸銅水溶液にスーパースロー２０００（日本ＬＰＷ製）を添加した銅めっき液を用いて、配線層１１ａをカソードにして３Ａ／ｄｍ2、１５ｍｉｎのめっき条件にて電解銅めっきを行い、第１開口部３１の配線層１１ａ上に第１導体電極７１を形成した（図５（ｄ）参照）。さらに、第１レジスト層２１表面より突出した第１導体電極７１の先端部分を研磨して、第１導体電極７１ａを形成した（図５（ｅ）参照）。
【００６２】
次に、第１導体電極７１ａが形成された第１レジスト層２１上に１０μｍ厚のドライフィルムレジストをラミネートして第２レジスト層２２を形成した。さらに、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３０ｍＪの露光条件でパターン露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０秒の現像条件で現像を行って、第１開口部３１の中心と重なるように、３０μｍφの第２開口部３２を形成した。
次に、硫酸銅水溶液にスーパースロー２０００（日本ＬＰＷ製）を添加した銅めっき液を用いて、配線層１１ａをカソードにして３Ａ／ｄｍ2、１５ｍｉｎのめっき条件にて電解銅めっきを行い、第２開口部３２の第１導体電極７１ａ上に第２導体電極７２を形成した。さらに、第２レジスト層２２表面より突出した第２導体電極７２の先端部分を研磨して、第２導体電極７２ａを形成した。
【００６３】
次に、第２導体電極７２ａが形成された第２レジスト層２２上に１０μｍ厚のドライフィルムレジストをラミネートして第３レジスト層２３を形成し、露光装置ＨＭＷ−６Ｎ（オーク製作所製）を用いて３０ｍＪの露光条件でパターン露光、炭酸ナトリウム１％水溶液を用いて３０℃、１０秒の現像条件で現像を行って、第２開口部３２の中心と重なるように、２０μｍφの第３開口部３３を形成した。
次に、硫酸銅水溶液にスーパースロー２０００（日本ＬＰＷ製）を添加した銅めっき液を用いて、配線層１１ａをカソードにして３Ａ／ｄｍ2、１５ｍｉｎのめっき条件にて電解銅めっきを行い、第３開口部３３の第２導体電極７２ａ上に第３導体電極７３を形成した（図５（ｆ）参照）。さらに、第３レジスト層２３表面より突出した第３導体電極７３の先端部分を研磨して、第３導体電極７３ａを形成した（図５（ｇ）参照）。
【００６４】
次に、複数のレジスト層２１、２２及び２３をＮａＯＨ５％水溶液にて剥離して、導体層１１上に金属柱状の導体が複数段重なった階段型形状の検査電極７４を形成し、絶縁基材１上に配線層１１ａ及び検査電極７４が形成された半導体回路検査治具４００を得た（図５（ｈ）参照）。
【００６５】
【発明の効果】
本発明の半導体回路検査治具は、フォトリソグラフィーのみで検査電極を形成しているため、位置精度及び先端部の形状再現性に優れた検査電極を備えた半導体回路検査治具を得ることができ、接触信頼性も向上する。
また、レーザー加工を使用しないのでコストの面でも有利である。
従って、半導体回路の検査分野において、優れた実用上の効果を発揮することができる。
【図面の簡単な説明】
【図１】（ａ）は、請求項１に係わる半導体回路検査治具の製造法で作成した本発明の半導体回路検査治具の一実施例を示す模式構成断面図である。
（ｂ）は、請求項２に係わる半導体回路検査治具の製造法で作成した本発明の半導体回路検査治具の一実施例を示す模式構成断面図である。
（ｃ）は、請求項３に係わる半導体回路検査治具の製造法で作成した本発明の半導体回路検査治具の一実施例を示す模式構成断面図である。
（ｄ）は、請求項４に係わる半導体回路検査治具の製造法で作成した本発明の半導体回路検査治具の一実施例を示す模式構成断面図である。
【図２】（ａ）〜（ｈ）は、請求項１に係わる半導体回路検査治具の製造方法の一実施例を工程順に示す模式構成断面図である。
【図３】（ａ）〜（ｈ）は、請求項２に係わる半導体回路検査治具の製造方法の一実施例を工程順に示す模式構成断面図である。
【図４】（ａ）〜（ｈ）は、請求項３に係わる半導体回路検査治具の製造方法の一実施例を工程順に示す模式構成断面図である。
【図５】（ａ）〜（ｈ）は、請求項４に係わる半導体回路検査治具の製造方法の一実施例を工程順に示す模式構成断面図である。
【図１】
0004635395.tif 000002
【図２】
0004635395.tif 000003
【図３】
0004635395.tif 000004
【図４】
0004635395.tif 000005
【図５】
0004635395.tif 000006