(57)【特許請求の範囲】
【請求項１】
半導体基板上及び前記半導体基板の主面上に形成されたヘテロ接合バイポーラトランジスタ上に第１の絶縁層を形成し、該第１の絶縁層上に第２の絶縁層を形成することにより前記第１の絶縁層及び前記第２の絶縁層を含む絶縁部を形成する工程と、
前記ヘテロ接合バイポーラトランジスタのエミッタ電極上に開口を有するレジストを前記絶縁部上に形成し、該レジストの前記開口を介して前記第１の絶縁層のサイドエッチング量が０．２μｍ以下となる条件で反応性イオンエッチング法によりエッチングすることにより前記絶縁部を貫通するコンタクトホールを形成する工程と、
所定位置に開口を有するレジストを前記絶縁部上に形成し、該レジストの前記開口を介して前記第２の絶縁層のサイドエッチング量が０．７μｍ〜０．９μｍとなる条件で前記絶縁部を反応性イオンエッチング法で前記第１の絶縁層に達するまでエッチングすることにより、窪みを前記第２の絶縁層に形成し、リフトオフ法を用いて該窪みの底面を成す前記第１の絶縁層上に金属抵抗を形成する工程と
を備え、
前記絶縁部を形成する際に、同一のエッチング条件下での前記第２の絶縁層におけるエッチング速度が前記第１の絶縁層におけるエッチング速度よりも速くなるように、前記第１の絶縁層及び前記第２の絶縁層を同種の材料で形成することを特徴とする半導体素子の製造方法。
【請求項２】
前記絶縁部を形成する際に、前記第１の絶縁層及び前記第２の絶縁層をプラズマＣＶＤ法によりＳｉＯＮを堆積させて形成し、その際に、前記第２の絶縁層を形成するときの成膜温度を、前記第１の絶縁層を形成するときの成膜温度よりも低くすることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記第２の絶縁層を形成するときの成膜温度を２４０度以上２６０度以下とし、前記第１の絶縁層を形成するときの成膜温度を２６０度以上２９０度以下とすることを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
前記絶縁部を形成する際に、前記第１の絶縁層及び前記第２の絶縁層をＳｉＯＮにより形成し、その際に、前記第２の絶縁層に占めるＯの組成比が前記第１の絶縁層に占めるＯの組成比よりも大きくなるように、前記第１の絶縁層及び前記第２の絶縁層を形成することを特徴とする請求項１に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合バイポーラトランジスタと、ヘテロ接合バイポーラトランジスタに電気的に接続される金属抵抗とを含む半導体素子及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体素子には、複数の機能素子部や抵抗などを１つのチップ内に集積した半導体集積回路と呼ばれるものがある。例えばこのような半導体素子では、半導体基板上に形成された機能素子部と、配線や抵抗とが絶縁層を挟んで積層される。
【０００３】
図１４は、このような半導体素子の一例を示す断面図である。図１４に示される半導体素子１００は、ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴという）１０３を半導体基板１０１上に有している。ＨＢＴ１０３は、サブコレクタ層１０３ａ、コレクタ層１０３ｂ、ベース層１０３ｃ、エミッタ層１０３ｄ、及びエミッタコンタクト配線層１０３ｅが順次積層されてなる。また、半導体素子１００は、半導体基板１０１上及びＨＢＴ１０３上に形成された絶縁層１０５を有している。半導体素子１００は、絶縁層１０３を貫通するコンタクトホール１１１をＨＢＴ１０３のエミッタ電極１０３ｆ上に有しており、該コンタクトホール１１１の内部に金属からなるコンタクト配線１１３を有している。絶縁層１０５の表面は平坦化されており、半導体素子１００は、絶縁層１０５の表面に形成された窪み１０７の底面上に金属抵抗１０９を有している。
【０００４】
なお、本発明と同一の技術分野において、絶縁層１０５といった絶縁膜の形成方法に関する発明が特許文献１及び特許文献２に開示されているが、これらの発明は、本発明とはその目的、構成、及び作用効果が異なるものである。
【特許文献１】特開平０５−２０６１１８号公報
【特許文献２】特開２００２−１１８１０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図１４に示した従来の半導体素子１００を製造する際には、半導体基板１０１上及びＨＢＴ１０３上に形成された絶縁層１０５にコンタクトホール１１１及び窪み１０７をエッチングにより形成する必要がある。ここで、エミッタ電極１０３ｆの幅が狭いほどＨＢＴ１０３の高周波特性が良くなることから、エミッタ電極１０３ｆ上に形成されるコンタクト配線１１３の幅も狭いことが好ましい。従って、コンタクトホール１１１を形成する際には、コンタクトホール１１１をエッチング形成するためのレジストの開口幅を狭くするとともに、絶縁層１０５に対するサイドエッチ量を極力小さくすることが望ましい。
【０００６】
一方、金属抵抗１０９は比較的薄く形成される。これは、金属抵抗１０９に高い抵抗値をもたせるために、金属抵抗１０９の断面積を小さくする必要があるためである。従って、窪み１０７は比較的浅く形成される。また、金属抵抗１０９の材料としては一般的にシリサイド等のＳｉ化合物が用いられるが、このような材料は蒸気圧が低く融点が高いので、金属抵抗１０９は蒸着ではなくスパッタにより形成される。しかし、金属抵抗１０９をスパッタにより形成する場合、Ｓｉ化合物が窪み１０６内に等方的に付着してしまう。従って、レジスト側壁に付着したＳｉ化合物を金属抵抗１０９から好適にリフトオフするためには、窪み１０６を形成する際の絶縁層１０５に対するサイドエッチ量を大きくする必要がある。
【０００７】
このように、コンタクト配線１１３及び金属抵抗１０９を備える半導体素子１００においては、コンタクトホール１１１を形成する際には絶縁層１０５に対するサイドエッチ量を小さくすることが望ましく、窪み１０７を形成する際には絶縁層１０５に対するサイドエッチ量を大きくする必要がある。従来は、この相反する課題に対し、絶縁層１０５に対するエッチング条件を調整することにより対処していた。しかし、エッチング条件の調整のみでは望ましいサイドエッチ量が得ることが難しく、またエッチング条件を決定する際にはエッチング深さの均一性や作業時間なども考慮する必要があるので、コンタクトホール１１１及び窪み１０７において所望のサイドエッチ量が得られる条件を決定することは困難であった。従って、金属抵抗を好適に形成するとともに、コンタクトホールをより狭く形成可能な半導体素子及びその製造方法が望まれていた。
【０００８】
本発明は、上記の問題点を鑑みてなされたものであり、金属抵抗を好適に形成するとともに、コンタクトホールを狭く形成することが可能な半導体素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記した課題を解決するために、本発明による半導体素子は、半導体基板と、半導体基板の主面上に設けられたヘテロ接合バイポーラトランジスタと、絶縁性材料からなり、半導体基板上及びヘテロ接合バイポーラトランジスタ上に形成された第１の絶縁層、及び第１の絶縁層上に形成された第２の絶縁層を含む絶縁部と、ヘテロ接合バイポーラトランジスタの電極上に形成され絶縁部を貫通するコンタクトホールと、第１の絶縁層に達するように第２の絶縁層に形成された窪みの底面上に設けられた金属抵抗とを備え、同一のエッチング条件下での第２の絶縁層におけるエッチング速度が第１の絶縁層におけるエッチング速度よりも速くなるように、第１の絶縁層及び第２の絶縁層が形成されていることを特徴とする。
【００１０】
上記した半導体素子では、第２の絶縁層におけるエッチング速度が第１の絶縁層におけるエッチング速度よりも早い。また、金属抵抗が設けられる窪みの側面が第２の絶縁層により形成され、該窪みの底面が第１の絶縁層により形成される。従って、窪みの深さ方向のエッチング量が抑えられるとともに、窪みのサイドエッチ量が大きくなる。一方、コンタクトホールのＨＢＴに近い部分は第１の絶縁層により形成されているので、ＨＢＴ上のコンタクトホールのサイドエッチ量が小さくなる。ゆえに、上記した半導体素子によれば、金属抵抗が好適に形成されるとともに、コンタクトホールが狭く形成されることが可能となる。
【００１１】
また、本発明による半導体素子の製造方法は、半導体基板上及び半導体基板の主面上に形成されたヘテロ接合バイポーラトランジスタ上に第１の絶縁層を形成し、該第１の絶縁層上に第２の絶縁層を形成することにより第１の絶縁層及び第２の絶縁層を含む絶縁部を形成する工程と、ヘテロ接合バイポーラトランジスタのエミッタ電極上に開口を有するレジストを絶縁部上に形成し、該レジストの開口を介して第１の絶縁層のサイドエッチング量が０．２μｍ以下となる条件で反応性イオンエッチング法によりエッチングすることにより絶縁部を貫通するコンタクトホールを形成する工程と、所定位置に開口を有するレジストを絶縁部上に形成し、該レジストの開口を介して第２の絶縁層のサイドエッチング量が０．７μｍ〜０．９μｍとなる条件で絶縁部を反応性イオンエッチング法で第１の絶縁層に達するまでエッチングすることにより、窪みを第２の絶縁層に形成し、リフトオフ法を用いて該窪みの底面を成す第１の絶縁層上に金属抵抗を形成する工程とを備え、絶縁部を形成する際に、同一のエッチング条件下での第２の絶縁層におけるエッチング速度が第１の絶縁層におけるエッチング速度よりも速くなるように、第１の絶縁層及び第２の絶縁層を同種の材料で形成することを特徴とする。
【００１２】
上記した半導体素子の製造方法では、絶縁部を形成する工程において、第２の絶縁層におけるエッチング速度が第１の絶縁層におけるエッチング速度よりも速くなるように第１の絶縁層及び第２の絶縁層を形成している。また、金属抵抗を形成する工程において、金属抵抗が設けられる窪みの側面が第２の絶縁層により形成され、該窪みの底面が第１の絶縁層により形成される。従って、金属抵抗をリフトオフ法により形成する際に、深さ方向のエッチング量が抑えられると同時に、サイドエッチ量が大きくなる。一方、コンタクトホールのＨＢＴに近い部分は第１の絶縁層により形成されているので、コンタクトホールのサイドエッチ量が小さくなる。ゆえに、上記した半導体素子の製造方法によれば、金属抵抗を好適に形成するとともに、コンタクトホールを狭く形成することが可能となる。
【００１３】
一般的に、ＨＢＴにおいては、電極の幅が小さいほど高周波特性が良くなるので、電極の幅は比較的小さく形成されることが望ましい。この場合、電極の幅に応じて、電極上に形成されるコンタクトホールの幅も小さく形成する必要がある。しかし、コンタクトホールの幅はフォトリソグラフィ技術における露光装置の露光可能な最小幅によって定まる。また、コンタクトホール形成時に過度のサイドエッチが生じると、コンタクトホールが電極の幅を越えて拡がってしまい、コンタクトホールがＨＢＴの半導体層に直接接触する恐れが生じてしまう。従って、電極幅は一定のサイドエッチ量を考慮した幅とされる必要があるので、コンタクトホールのサイドエッチ量は小さいことが好ましい。一方、金属抵抗はスパッタにより形成されるため、窪みのサイドエッチ量が小さいとリフトオフが困難となる。従って、金属抵抗が設けられる窪みにおいては、サイドエッチ量は大きいことが好ましい。上記した半導体素子の製造方法によれば、第２の絶縁層のエッチング速度が第１の絶縁層のエッチング速度よりも速いので、窪みのサイドエッチ量に対する要求と、コンタクトホールのサイドエッチ量に対する要求とを共に満足することが可能となる。
【００１４】
また、半導体素子は、第１の絶縁層及び第２の絶縁層の絶縁性材料がＳｉＯＮであり、第２の絶縁層に占めるＯの組成比が第１の絶縁層に占めるＯの組成比よりも大きいことを特徴としてもよい。また、半導体素子の製造方法は、絶縁部を形成する際に、第１の絶縁層及び第２の絶縁層をＳｉＯＮにより形成し、その際に、第２の絶縁層に占めるＯの組成比が第１の絶縁層に占めるＯの組成比よりも大きくなるように、第１の絶縁層及び第２の絶縁層を形成することを特徴としてもよい。この半導体素子及びその製造方法によれば、同一のエッチング条件下での第２の絶縁層におけるエッチング速度を第１の絶縁層におけるエッチング速度よりも速くすることができる。
【００１５】
また、半導体素子の製造方法は、絶縁部を形成する際に、第１の絶縁層及び第２の絶縁層をプラズマＣＶＤ法によりＳｉＯＮを堆積させて形成し、その際に、第２の絶縁層を形成するときの成膜温度を、第１の絶縁層を形成するときの成膜温度よりも低くすることを特徴としてもよい。特に、第２の絶縁層を形成するときの成膜温度を２４０度以上２６０度以下とし、第１の絶縁層を形成するときの成膜温度を２６０度以上２９０度以下とすることを特徴としてもよい。これによって、同一のエッチング条件下での第２の絶縁層におけるエッチング速度を第１の絶縁層におけるエッチング速度よりも速くすることができる。
【発明の効果】
【００１６】
本発明による半導体素子及びその製造方法によれば、金属抵抗を好適に形成するとともに、コンタクト配線が設けられるコンタクトホールを狭く形成することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照しながら本発明による半導体素子及びその製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１８】
（実施の形態）
図１は、本発明による半導体素子の実施形態を示す平面図である。また、図２は、図１に示した半導体素子１のＩ−Ｉ断面を示す断面図である。図１及び図２には、結晶軸を示す座標系Ｓが示されている。図１及び図２を参照すると、半導体素子１は、半導体基板５、ＨＢＴ３、絶縁層１１といった第１の絶縁層、絶縁層１３といった第２の絶縁層、金属抵抗２１、及びコンタクト配線２３を有している。なお、半導体素子１の表面に形成される、コンタクト配線２３及び金属抵抗２１と接続される金属配線については図示を省略している。
【００１９】
半導体基板５は、例えば半絶縁性のＩｎＰ半導体からなり、主面５ａを有している。半導体基板５の主面５ａは、例えば（１００）面である。ＨＢＴ３は、半導体基板５の主面５ａ上に複数の半導体層が積層されて形成されている。ＨＢＴ３は、III−Ｖ族化合物半導体から形成されたｎｐｎ型のヘテロ接合バイポーラトランジスタであり、そのエミッタのバンドギャップはベースのバンドギャップより大きい。
【００２０】
絶縁層１１及び１３は、半導体素子１においてＨＢＴ３とそれ以外の導電部分とを絶縁するための絶縁部を構成している。絶縁層１１はＨＢＴ３及び半導体基板５上に形成されており、絶縁層１３は絶縁層１１上に形成されている。絶縁層１３は、その表面１３ａがほぼ平坦となるようにエッチバックされている。絶縁層１１及び１３は、例えばＳｉＯＮといった絶縁性材料からなる。ただし、絶縁層１３は、同一のエッチング条件下においてそのエッチング速度が絶縁層１１におけるエッチング速度よりも速くなるように形成されている。絶縁層１１及び１３の具体的な形成方法については後述する。絶縁層１１の厚さは、例えば０．４μｍである。また、絶縁層１３の厚さは、例えば０．２μｍである。
【００２１】
絶縁層１１及び１３には、コンタクトホール１７が形成されている。コンタクトホール１７は、ＨＢＴ１３上に形成されている。また、コンタクトホール１７は、絶縁層１１及び１３を貫通している。コンタクトホール１７は、後述するＨＢＴ３のエミッタ電極３６上に形成されており、その幅がエミッタ電極３６の幅よりも小さくなるように形成されている。
【００２２】
コンタクトホール１７内には、コンタクト配線２３が設けられている。コンタクト配線２３は、金属材料からなる。具体的には、コンタクト配線２３は、エミッタ電極３６上にＴｉ及びＡｕが順次積層されて形成されている。コンタクト配線２３は、コンタクトホール１７の底面すなわちエミッタ電極３６の表面から絶縁層１３の表面１３ａ付近までの高さに積層されている。コンタクト配線２３は、半導体素子１の表面に形成される金属配線等とＨＢＴ３のエミッタ電極３６とを互いに電気的に接続するために、エミッタ電極３６を半導体素子１の表面に引き出す引出し配線（ヴィアホール配線）として設けられている。
【００２３】
また、絶縁層１３の表面１３ａには、窪み１５が形成されている。窪み１５の側面１５ｂは絶縁層１３からなり、窪み１５の底面１５ａは絶縁層１１からなる。窪み１５は、半導体素子１の表面から見てＨＢＴ３と重ならない位置に形成されている。
【００２４】
窪み１５内には、金属抵抗２１が設けられている。金属抵抗２１は、所定の抵抗率を有するシリサイド等のＳｉ化合物（例えば、ＮｉＣｒＳｉ）からなり、窪み１５の底面１５ａ上に形成されている。また、金属抵抗２１は、窪み１５の長手方向に沿って延びている。金属抵抗２１は、所望の抵抗値をもつようにその厚さ、幅、及び長さが設定される。
【００２５】
ここで、ＨＢＴ３について具体的に説明する。図２を参照すると、ＨＢＴ３は、半導体基板５の主面５ａ上に形成されたサブコレクタ層３１と、サブコレクタ層３１上に形成されたコレクタ層３３と、コレクタ層３３上に形成されたベース層３５と、ベース層３５上に形成されたエミッタ層３７と、エミッタ層３７上に形成されたエミッタコンタクト配線層３９とを有している。また、ＨＢＴ３は、サブコレクタ層３１の上面のうちコレクタ層３３が形成されていない面の一部にコレクタ電極３２を有している。さらに、ＨＢＴ３は、エミッタ層３７上にベース電極３４と、エミッタコンタクト配線層３９上にエミッタ電極３６とを有している。コレクタ電極３２の上には引き出し配線４１が設けられ、ベース電極３４の上には引き出し配線３８が設けられ、エミッタ電極３６の上には前述したコンタクト配線２３が設けられている。
【００２６】
さらに、ＨＢＴ３は、コレクタ電極３２と、ベース電極３４と、エミッタ電極３６との間の絶縁、およびＨＢＴを構成する各半導体層の保護のために、絶縁膜７及び９を有している。絶縁膜７及び９は、例えば窒化ケイ素（ＳｉＮ）からなる。絶縁膜７及び９は、ＨＢＴ３のみでなく、半導体基板５の主面５ａのうちＨＢＴ３が形成されていない面上にも形成されている。従って、前述した絶縁層１１は、絶縁膜７及び９の上に形成されることとなる。
【００２７】
次に、上記した半導体素子１の製造方法について説明する。図３〜図１１は、本実施形態による半導体素子１の製造方法を説明するための半導体素子１の断面図である。
【００２８】
まず、図３に示すようにコレクタ、ベース、エミッタからなるＨＢＴ３を周知の方法により形成した後、図４に示すように、絶縁層１１をＨＢＴ３及び半導体基板５の主面５ａ上に形成する。このとき、絶縁層１１の形成方法としては、プラズマＣＶＤ法を用いる。すなわち、主面５ａ上にＨＢＴ３が形成された半導体基板５をプラズマＣＶＤ装置のチャンバ内に載置し、成膜温度が２６０度以上２９０度以下、より好ましくは２８０度となるようにチャンバ内温度を設定する。そして、ＨＢＴ３及び半導体基板５の主面５ａ上にＳｉＯＮを厚さ０．４μｍに堆積する。こうして、絶縁層１１が形成される。なお、プラズマＣＶＤ法においては、形成される層が厚さ方向にほぼ一様に堆積するため、形成後の絶縁層１１の表面はＨＢＴ３や引き出し配線３８、４１の形状を反映した形状となる。
【００２９】
続いて、図５に示すように、絶縁層１１上に絶縁層５８を形成する。このとき、絶縁層５８の形成方法としては、絶縁層１１と同様にプラズマＣＶＤ法を用いる。従って、半導体基板５をプラズマＣＶＤ装置のチャンバ内に載置したまま、絶縁層１１と絶縁層５８とを連続して形成することができる。ただし、絶縁層５８を形成するときには、成膜温度が２４０度以上２６０度以下、より好ましくは２５０度となるようにチャンバ内温度を設定する。そして、絶縁層１１上にＳｉＯＮを厚さ０．２μｍに堆積する。ここでも、絶縁層５８の表面形状は、ＨＢＴ３や引き出し配線３８、４１の形状を反映した形状となっている。
【００３０】
上記したように、絶縁層５８を形成するときの成膜温度を絶縁層１１を形成するときの成膜温度よりも低く設定するのは、同一のエッチング条件下での絶縁層５８におけるエッチング速度を絶縁層１１におけるエッチング速度よりも速くするためである。ここで、図６は、プラズマＣＶＤ法によりＳｉＯＮを堆積した層における、成膜温度と深さ方向のエッチング速度との関係を示すグラフである。このグラフでは、成膜温度が２６５度のときの深さ方向のエッチング速度を１として、深さ方向のエッチング速度値を規格化している。図６を参照すると、成膜温度が低いほど、深さ方向のエッチング速度が速くなっていることがわかる。なお、図６のグラフは深さ方向のエッチング速度に関するが、サイドエッチ量に関してもこのグラフに近い特性を示すものと考えられる。
【００３１】
続いて、図７に示すように、絶縁層５８の表面を平坦化することにより絶縁層１３を形成する。すなわち、図５に示した絶縁層５８上にＳＯＧ（Spin On Glass）をスピン塗布し、周辺温度を昇温させてＳＯＧを固化させる。このとき、ＳＯＧはＳｉＯXとなる。そして、ＣＦ４、ＳＦ６等のフッ素添加ガスを用いてＲＩＥ（反応性イオンエッチング）によるエッチバックを行う。このとき、絶縁層５８のエッチング速度とＳｉＯXのエッチング速度とがほぼ等しくなるようなＲＩＥ条件を設定する。スピン塗布されたＳＯＧの表面はほぼ平坦となるため、ＳｉＯXがすべて除去されるようにエッチバックを行うことにより絶縁層５８の表面が平坦化されて、表面１３ａを有する絶縁層１３が形成されることとなる。以上の工程により、絶縁層１１及び１３を含む絶縁部が形成される。
【００３２】
続いて、図８に示すように、ＨＢＴ３のエミッタ電極３６上に絶縁部を貫通するコンタクトホール１７を形成する。まず、絶縁層１３上にレジスト６０を形成し、通常のフォトリソグラフィー技術を用いて、レジスト６０におけるエミッタ電極３６上の位置に開口６０ａを形成する。このとき、開口６０ａの幅がエミッタ電極３６の幅（例えば１．１μｍ）に対して小さくなるように開口６０ａを形成する。例えば、本実施形態においては開口６０ａの幅を０．６μｍとする。そして、絶縁層１１及び１３に対してＲＩＥによりエッチングを行い（図中の矢印７０）、コンタクトホール１７を形成する。このとき、エッチング条件を、例えば絶縁層１１のエッチング速度が絶縁層１３のエッチング速度の半分となるように設定するとよい。また、このとき、コンタクトホール１７の側面にサイドエッチが施されるので、コンタクトホール１７の幅は、レジスト６０の開口６０ａの幅よりも大きく形成される。ただし、絶縁層１１のエッチング速度は絶縁層１３のエッチング速度よりも遅いので、絶縁層１１へのサイドエッチ量は絶縁層１３へのサイドエッチ量よりも小さくなる。例えば、本実施形態では、コンタクトホール１７の絶縁層１１からなる側面におけるサイドエッチ量は０．２μｍ以下である。
【００３３】
続いて、図９に示すように、導電性のコンタクト配線２３をコンタクトホール１７内にリフトオフ法により形成する。すなわち、コンタクトホール１７を形成する工程において用いたレジスト６０をそのまま用いて、レジスト６０の上から金属材料６２を蒸着させる。金属材料６２としては、例えばＴｉ、Ａｕ等が用いられる。本実施形態では、Ｔｉ及びＡｕを、エミッタ電極３６上およびレジスト６０上に蒸着によって順に堆積させる。その後、レジスト６０を除去することにより、レジスト６０上に堆積した金属材料６２を除去する。このとき、コンタクトホール１７にはサイドエッチを施しているので、レジスト６０上の金属材料６２とコンタクトホール１７内の金属材料６２とが好適に分離される。こうして、コンタクト配線２３が形成される。また、コンタクト配線２３の幅は、レジスト６０の開口６０ａの幅とほぼ同じ０．６μｍに形成される。
【００３４】
続いて、図１０に示すように、絶縁層１１に達する窪み１５を絶縁層１３に形成する。まず、絶縁層１３上にレジスト６４を形成し、通常のフォトリソグラフィー技術を用いて、金属抵抗２１を形成しようとする任意の位置に開口６４ａを形成する。そして、絶縁層１３に対してＲＩＥによりエッチングを行い（図中の矢印６６）、窪み１５を形成する。このとき、エッチング条件を、例えば絶縁層１３のエッチング速度が絶縁層１１のエッチング速度の２倍となるように設定するとよい。また、絶縁層１３に対するエッチングを、窪み１５が絶縁層１３を貫通して絶縁層１１に達するまで行う。前述したように、絶縁層１３のエッチング速度は絶縁層１１のエッチング速度よりも速いので、窪み１５が絶縁層１１に達すると、深さ方向のエッチング進度と較べて側面１５ｂに対するサイドエッチが速く進むこととなる。例えば、本実施形態では、窪み１５の深さが０．２μｍであり、窪み１５のサイドエッチ量が０．７〜０．９μｍである。
【００３５】
続いて、図１１に示すように、窪み１５の底面１５ａ上に金属抵抗２１をリフトオフ法により形成する。すなわち、窪み１５を形成する工程において用いたレジスト６４をそのまま用いて、レジスト６４の上からＳｉ化合物６８をスパッタにより堆積する。Ｓｉ化合物６８としては、ＮｉＣｒＳｉといったシリサイドが例示される。その後、レジスト６４を除去することにより、レジスト６４上に堆積したＳｉ化合物６８を除去する。このとき、窪み１５にはサイドエッチが施されているので、レジスト６４上のＳｉ化合物６８と窪み１５内のＳｉ化合物６８とが好適に分離される。こうして、Ｓｉ化合物６８からなる金属抵抗２１が形成される。また、金属抵抗２１の幅は、レジスト６４の開口６４ａの幅とほぼ同じ幅に形成される。
【００３６】
以上の工程により、図１に示した半導体素子１が完成する。
【００３７】
以上に説明した、本実施形態による半導体素子１及びその製造方法は、以下の効果を有する。すなわち、本実施形態による半導体素子１及びその製造方法では、絶縁層１３におけるエッチング速度が絶縁層１１におけるエッチング速度よりも速くなるように絶縁層１１及び１３が形成されている。また、窪み１５の側面１５ｂが絶縁層１３により形成され、窪み１５の底面１５ａが絶縁層１１により形成される。従って、窪み１５の深さ方向のエッチング量が抑えられると同時に、サイドエッチ量が大きくなる。一方、コンタクトホール１７のＨＢＴ３に近い部分は絶縁層１１により形成されているので、エミッタ電極３６上に形成されるコンタクトホール１７のサイドエッチ量が小さくなる。ゆえに、本実施形態による半導体素子１及びその製造方法によれば、コンタクト配線２３が設けられるコンタクトホール１７、及び金属抵抗２１が設けられる窪み１５において所望のサイドエッチ量が得られるので、金属抵抗が好適に形成されるとともに、コンタクト配線が設けられるコンタクトホールが狭く形成されることが可能となる。
【００３８】
また、本実施形態による半導体素子１及びその製造方法によれば、コンタクトホール１７のサイドエッチ量を小さくすることによって、ＨＢＴ３のエミッタ電極３６の幅をより小さくすることが可能となるので、ＨＢＴ３の高周波特性を改善することが可能となる。
【００３９】
また、本実施形態による半導体素子１及びその製造方法によれば、絶縁層１１のエッチング速度が絶縁層１３のエッチング速度よりも遅いので、窪み１５を形成する際に、窪み１５の底面１５ａを比較的平坦に形成することができる。例えば、絶縁層１３のエッチング速度を絶縁層１１のエッチング速度の２倍とし、窪み１５の設計深さ０．２μｍに対して局所的に０．２４μｍをエッチングするようなエッチング条件が生じたとする。絶縁部が単一の絶縁層のみからなる場合には、その箇所は０．０４μｍのオーバーエッチングとなるが、本実施形態では絶縁層１３の下に絶縁層１１が存在するので、その箇所は０．２μｍのオーバーエッチングで済むこととなる。このように、絶縁層１１のエッチング速度が絶縁層１３のエッチング速度よりも遅いことによって、窪み１５の深さ方向へのエッチング速度がより均一化され、窪み１５の底面１５ａを平坦に形成することができる。また、これによって、窪み１５の底面１５ａ上に形成される金属抵抗２１をより均一に形成することが可能となる。
【００４０】
また、本実施形態による半導体素子１の製造方法では、絶縁層１１及び１３をプラズマＣＶＤ法によりＳｉＯＮを堆積させて形成し、その際に、絶縁層１３を形成するときの成膜温度を、絶縁層１１を形成するときの成膜温度よりも低くしている。すなわち、絶縁層１３を形成するときの成膜温度を２４０度以上２６０度以下とし、絶縁層１１を形成するときの成膜温度を２６０度以上２９０度以下としている。これによって、同一のエッチング条件下での絶縁層１３におけるエッチング速度を絶縁層１１におけるエッチング速度よりも速くすることができる。
【００４１】
（第１の変形例）
図１２（ａ）〜（ｃ）は、上記した実施形態による半導体素子１及びその製造方法の第１変形例を示す断面図である。本変形例は、上記した実施形態のうちコンタクトホール１７及びコンタクト配線２３を形成する工程（図８及び図９参照）に対する変形例である。
【００４２】
図１２（ａ）を参照すると、コンタクトホール１７ａを形成する工程において、絶縁層１３の側面１３ｂがサイドエッチによりテーパ状に形成されている。絶縁層１３は絶縁層１１よりもエッチング速度が大きいので、同一のエッチング条件下においては、絶縁層１３のサイドエッチ量が絶縁層１１のサイドエッチ量よりも大きくなる。本変形例ではこのことを利用して、図１２（ａ）に示すように絶縁層１３の側面１３ｂをテーパ状に形成する。コンタクトホール１７ａのその他の形成方法については、上記した実施形態におけるコンタクトホール１７の形成方法と同様である。
【００４３】
続いて、図１２（ｂ）に示すように、導電性のコンタクト配線２３をコンタクトホール１７内にリフトオフ法により形成する。コンタクト配線２３の形成方法については上記した実施形態と同様である。ここで、上記した実施形態においては、コンタクトホール１７のサイドエッチ量はエミッタ電極３６との関係から小さいことが望ましいが、サイドエッチ量を小さくし過ぎるとレジスト６０を除去することが困難となりかねない。本変形例では、絶縁層１３の側面１３ｂがテーパ状に形成されているので、レジスト６０の開口６０ａ付近におけるサイドエッチ量が、コンタクトホール１７ａの他の側面と比べて大きくなっている。従って、本変形例によれば、レジスト６０を除去（リフトオフ）することが容易になる。
【００４４】
続いて、図１２（ｃ）に示すように、レジスト６０及び金属材料６２を除去する。こうして、開口部がテーパ状に拡がったコンタクトホール１７を備える半導体素子１ａが形成される。ここで、コンタクトホール１７の開口部がテーパ状に拡がることによって、次の効果が得られる。すなわち、半導体素子１ａにおいては、コンタクト配線２３を形成した後、このコンタクト配線２３と電気的に接続される配線が絶縁層１３の表面１３ａに形成される。このとき、例えばコンタクトホールの側面と絶縁層の表面とが垂直である場合には、コンタクトホールの側面と絶縁層の表面との交差部分において配線の厚さが薄くなり、断線する可能性が生じてしまう。これに対し、本変形例によれば、テーパ状の側面１３ｂによってコンタクトホール１７ａの側面と絶縁層１３の表面１３ａとが鈍角でもって交差するので、コンタクト配線２３に接続される配線の断線を防ぐことができる。
【００４５】
（第２の変形例）
次に、上記した実施形態による半導体素子１及びその製造方法の第２変形例について説明する。本変形例では、上記した実施形態による半導体素子１の及びその製造方法のうち、絶縁層１１及び１３を形成する工程が上記した実施形態とは異なっている。すなわち、本変形例では、絶縁層１１及び１３を形成する際にプラズマＣＶＤ装置のチャンバ内におけるガス流量を調整することにより、同一のエッチング条件下での絶縁層１３のエッチング速度を絶縁層１１のエッチング速度よりも速くする。詳しくは、絶縁層１３の屈折率が絶縁層１１の屈折率よりも小さくなるようなガス流量によって、絶縁層１１及び１３を形成するとよい。例えば、絶縁層１１及び１３を形成する際には、チャンバ内においてＯがＮ2Ｏによって供給されるが、絶縁層１３に占めるＯの組成比が絶縁層１１に占めるＯの組成比よりも大きくなるように（すなわち、絶縁層１１：ＳｉＯY1ＮZ1、絶縁層１３：ＳｉＯY2ＮZ2である場合に、Ｙ１／Ｚ１＜Ｙ２／Ｚ２となるように）Ｎ2Ｏのガス流量を調整することによって、同一のエッチング条件下での絶縁層１３のエッチング速度を絶縁層１１のエッチング速度よりも速くすることができる。なお、絶縁層１１及び１３を形成する際の成膜温度については、絶縁層１３の成膜温度が絶縁層１１の成膜温度より小さくてもよいし、絶縁層１１の成膜温度と絶縁層１３の成膜温度とがほぼ同じでもよい。
【００４６】
（第３の変形例）
図１３は、上記した実施形態による半導体素子１及びその製造方法の第３変形例を示す断面図である。図１３を参照すると、本変形例による半導体素子１ｂでは、コンタクトホール１７の周囲において絶縁層１１が絶縁層１３に覆われずに露出している。このような形態は、絶縁部を形成する工程において、絶縁層１３をエッチバックする（図６及び図７参照）際にＳＯＧを適切な厚さで塗布することによって生じる。このような、本変形例による半導体素子１ｂにおいても、上記した実施形態の半導体素子１による効果と同様の効果を好適に得ることができる。
【００４７】
本発明による半導体素子及びその製造方法は、上記した実施形態に限られるものではなく、様々な変形が可能である。例えば、上記した半導体素子の製造方法では、コンタクトホール内にコンタクト配線を埋め込むプロセスについて説明したが、コンタクトホールを形成した以降の工程において、ＨＢＴ同士、あるいはＨＢＴと金属抵抗とを接続する配線金属を形成する際に、コンタクトホールを該配線金属によって同時に埋め込むことも可能である。
【００４８】
また、上記した実施形態では、エミッタ層が最上部にあるＨＢＴを例としているが、コレクタ層とエミッタ層とが互いに反転しているＨＢＴについても本発明の適用が可能である。
【００４９】
また、上記した実施形態は、金属抵抗を形成するための窪みが第１の絶縁層（絶縁層１１）まで到達する形態を例示しているが、本発明による半導体素子は該窪みが第１の絶縁層まで到達しない形態であってもよい。
【図面の簡単な説明】
【００５０】
【図１】図１は、本発明による半導体素子の実施形態を示す平面図である。
【図２】図２は、図１に示した半導体素子のＩ−Ｉ断面を示す断面図である。
【図３】半導体素子の製造方法を説明するための半導体素子の断面図である。
【図４】半導体素子の製造方法を説明するための半導体素子の断面図である。
【図５】半導体素子の製造方法を説明するための半導体素子の断面図である。
【図６】半導体素子の製造方法を説明するための半導体素子の断面図である。
【図７】半導体素子の製造方法を説明するための半導体素子の断面図である。
【図８】半導体素子の製造方法を説明するための半導体素子の断面図である。
【図９】半導体素子の製造方法を説明するための半導体素子の断面図である。
【図１０】半導体素子の製造方法を説明するための半導体素子の断面図である。
【図１１】半導体素子の製造方法を説明するための半導体素子の断面図である。
【図１２】（ａ）〜（ｃ）半導体素子及びその製造方法の第１変形例を示す断面図である
【図１３】半導体素子及びその製造方法の第３変形例を示す断面図である。
【図１４】従来の半導体素子を示す断面図である。
【符号の説明】
【００５１】
１、１ａ、１ｂ…半導体素子、３…ＨＢＴ、５…半導体基板、５ａ…主面、７…絶縁膜、９…絶縁膜、１１…絶縁層、１３…絶縁層、１３ｂ…側面、１３ａ…表面、１５…窪み、１５ｂ…側面、１５ａ…底面、１７、１７ａ…コンタクトホール、２１…金属抵抗、２３…コンタクト配線、３１…サブコレクタ層、３２…コレクタ電極、３３…コレクタ層、３４…ベース電極、３５…ベース層、３６…エミッタ電極、３７…エミッタ層、３８、４１…引き出し配線、３９…エミッタコンタクト配線層、５８…絶縁層、６０…レジスト、６０ａ…開口、６２…金属材料、６４…レジスト、６４ａ…開口、６８…化合物。
【図１】
0004635416.tif 000002
【図２】
0004635416.tif 000003
【図３】
0004635416.tif 000004
【図４】
0004635416.tif 000005
【図５】
0004635416.tif 000006
【図６】
0004635416.tif 000007
【図７】
0004635416.tif 000008
【図８】
0004635416.tif 000009
【図９】
0004635416.tif 000010
【図１０】
0004635416.tif 000011
【図１１】
0004635416.tif 000012
【図１２】
0004635416.tif 000013
【図１３】
0004635416.tif 000014
【図１４】
0004635416.tif 000015