(57)【特許請求の範囲】
【請求項１】
クロック信号発生器と、
直流電源部と、
信号極性を互いに反対極性に設定された一対の固定エッジと当該一対の固定エッジの間において入力信号のレベルに応じて位置変調されたパルス幅変調信号によりスイッチングされる少なくとも第１の電力増幅器と第２の電力増幅器とを備え、
前記第１の電力増幅器が、
パルス幅変調信号を、第１の信号及び前記第１の信号と補数の関係にある第２の信号として出力する第１のパルス幅変調増幅器と、
第１のパワーＭＯＳＦＥＴと第２のパワーＭＯＳＦＥＴとを備え、前記第１のパワーＭＯＳＦＥＴのドレインが前記直流電源部と接続され、前記第１のパワーＭＯＳＦＥＴのソースが前記第２のパワーＭＯＳＦＥＴのドレインと接続され、前記第２のパワーＭＯＳＦＥＴのソースが接地され、前記第１のパワーＭＯＳＦＥＴのゲートに前記第１の信号が駆動信号として入力され、前記第２のパワーＭＯＳＦＥＴのゲートに前記第１の信号と位相反転した信号が駆動信号として入力される第１の電力増幅部と、
前記第１のパワーＭＯＳＦＥＴのソースと前記第２のパワーＭＯＳＦＥＴのドレインと接続される第１のローパスフィルタと、
第３のパワーＭＯＳＦＥＴと第４のパワーＭＯＳＦＥＴとを備え、前記第３のパワーＭＯＳＦＥＴのドレインが前記直流電源部と接続され、前記第３のパワーＭＯＳＦＥＴのソースが前記第４のパワーＭＯＳＦＥＴのドレインと接続され、前記第４のパワーＭＯＳＦＥＴのソースが接地され、前記第３のパワーＭＯＳＦＥＴのゲートに前記第２の信号が駆動信号として入力され、前記第４のパワーＭＯＳＦＥＴのゲートに前記第２の信号と位相反転した信号が駆動信号として入力される第２の電力増幅部と、
前記第３のパワーＭＯＳＦＥＴのソースと前記第４のパワーＭＯＳＦＥＴのドレインと接続される第２のローパスフィルタと、
前記第１のローパスフィルタと前記第２のローパスフィルタと接続され、増幅された信号を出力する第１の出力部と、
を有し、
前記第２の電力増幅器が、
パルス幅変調信号を、第３の信号及び前記第３の信号と補数の関係にある第４の信号として出力する第２のパルス幅変調増幅器と、
第５のパワーＭＯＳＦＥＴと第６のパワーＭＯＳＦＥＴとを備え、前記第５のパワーＭＯＳＦＥＴのドレインが前記直流電源部と接続され、前記第５のパワーＭＯＳＦＥＴのソースが前記第６のパワーＭＯＳＦＥＴのドレインと接続され、前記第６のパワーＭＯＳＦＥＴのソースが接地され、前記第５のパワーＭＯＳＦＥＴのゲートに前記第３の信号が駆動信号として入力され、前記第６のパワーＭＯＳＦＥＴのゲートに前記第３の信号と位相反転した信号が駆動信号として入力される第３の電力増幅部と、
前記第５のパワーＭＯＳＦＥＴのソースと前記第６のパワーＭＯＳＦＥＴのドレインと接続される第３のローパスフィルタと、
第７のパワーＭＯＳＦＥＴと第８のパワーＭＯＳＦＥＴとを備え、前記第７のパワーＭＯＳＦＥＴのドレインが前記直流電源部と接続され、前記第７のパワーＭＯＳＦＥＴのソースが前記第８のパワーＭＯＳＦＥＴのドレインと接続され、前記第８のパワーＭＯＳＦＥＴのソースが接地され、前記第７のパワーＭＯＳＦＥＴのゲートに前記第４の信号が駆動信号として入力され、前記第８のパワーＭＯＳＦＥＴのゲートに前記第４の信号と位相反転した信号が入力される第４の電力増幅部と、
前記第７のパワーＭＯＳＦＥＴのソースと前記第８のパワーＭＯＳＦＥＴのドレインと接続される第４のローパスフィルタと、
前記第３のローパスフィルタと前記第４のローパスフィルタと接続され、増幅された信号を出力する第２の出力部と、
を有する
スイッチング増幅装置。
【請求項２】
請求項１記載のスイッチング増幅装置において、
一対の第１の電力増幅器と第２の電力増幅器は、それぞれブリッジ接続された状態で負荷に対して電力を供給できるように接続されているスイッチング増幅装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、音声帯域信号の電力増幅等に適用して好適なスイッチング増幅装置に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
従来、音声帯域信号の電力増幅装置としては、Ａクラス増幅器或いはＢクラス増幅器といった所謂アナログ信号の電力増幅器が使用されてきた。しかしながらこの音声帯域信号を再生するにあたり、この音声信号が収録されたところの臨場感を再現する目的で、左右２チャンネル再生、左右及び背後の３チャンネル再生〜５．１チャンネル再生とマルチチャンネル再生方式が実用化され、このチャンネル数に対応した数の電力増幅器が必要とされ、これらＡクラス増幅器或いはＢクラス増幅器よりも電力損失の少ないＤクラス電力増幅器の使用が考えられるようになってきている。
【０００３】
このマルチチャンネル再生方式の一例として、左チャンネル及び右チャンネルの２チャンネル分を音響信号として再生するスイッチング増幅装置としてＤクラス電力増幅器を使用した例を図３に示して説明する。なお右チャンネル電力増幅器Ｒは左チャンネル電力増幅器１Ｌと同様に構成されているので、左チャンネル電力増幅器１Ｌと同一の部分には同一の符号を付与して示し説明を省略する。
【０００４】
図３は左チャンネル及び右チャンネルの２チャンネル分を音響信号として再生するスイッチング増幅装置増幅器に適用されたＤクラス電力増幅器の要部を示した回路ブロック図である。このＤクラス電力増幅器は左チャンネル電力増幅器１Ｌ及び右チャンネル電力増幅器１Ｒで構成されている。そしてこの左チャンネル電力増幅器１Ｌはパルス幅変調増幅器３、プリドライバ部４、電力増幅部５、ローパスフィルタ６、直流カット用のコンデンサ７及びスピーカ部８で構成されている。
【０００５】
また９はクロック信号発生器そして１０は電源部で、これらクロック信号発生器９及び電源部１０の夫々は、これら電力増幅器１Ｌ及び１Ｒにおいて共用されている。さらにまたこの電源部１０においてＶｃｃは＋電源の出力端であり、−電源側が接地されている。
【０００６】
このパルス幅変調増幅器３はパルス幅変調部３Ａ、ラインバッファ３Ｂ及びインバータ３Ｃで構成され、左チャンネルの信号入力端子２Ｌがパルス幅変調部３の入力側に接続され、パルス幅変調部３Ａの出力側がこれらバッファ３Ｂ及びインバータ３Ｃの夫々の入力側に接続されている。このプリドライバ部４は第１のプリドライバ回路４Ａ及び第２のプリドライバ回路４Ｂで構成され、第１のプリドライバ回路４Ａの入力側がラインバッファ３Ｂの出力側に接続され、第２のプリドライバ回路４Ｂの入力側がインバータ３Ｃの出力側に接続されている。
【０００７】
この電力増幅部５は第１のＮチャンネルパワーＭＯＳＦＥＴ（以下の説明においては第１のパワーＭＯＳＦＥＴと称する）５Ａ及び第２のパワーＭＯＳＦＥＴ５Ｂを有し、このＦＥＴ５Ａのドレインが電源１０の出力Ｖｃｃに接続され、このＦＥＴ５Ｂのソースが接地され、このＦＥＴ５ＡのソースとこのＦＥ５Ｂのドレインが接続され、そして第１のパワーＭＯＳＦＥＴ５Ａのゲートが第１のプリドライバ回路４Ａの出力側に接続され、第２のパワーＭＯＳＦＥＴ５Ｂのゲートが第２のプリドライバ回路４Ｂの出力側に接続されて構成されている。
【０００８】
このローパスフィルタ６はコイル６Ａ及びコンデンサ６ＢよりなるＬＣ型のローパスフィルタでなり、コイル６Ａの一端がこのＦＥＴ５ＡのソースとこのＦＥ５Ｂのドレインの接続点に接続され、コイル６Ａの他端がコンデンサ６Ｂの一端に接続され、コンデンサ６Ｂの他端が接地され、コイル６Ａの他端とコンデンサ６Ｂの一端のこの接続点が、直流カット用のコンデンサ７を通じてスピーカ部８の信号入力の一端に接続され、スピーカ部８の信号入力の他端がコンデンサ６Ｂの他端の接地点に接続されて構成されている。
【０００９】
次に左チャンネル電力増幅器１Ｌの動作を図４に示した信号波形図を参照して説明する。
【００１０】
左チャンネルの信号入力端子２Ｌにクロック信号発生器９において生成された、図４Ａに示した如き繰返し周期ｔのクロック信号ＳＣに同期したＰＣＭ（Ｐｕｌｓｅ  Ｃｏｄｅ  Ｍｏｄｕｌａｔｉｏｎ）信号形態の左チャンネルの音声帯域のデジタル信号Ｓ１Ｌがパルス幅変調部３Ａの入力に供給され、パルス幅変調部３Ａに供給される。
【００１１】
このデジタル信号Ｓ１Ｌが左チャンネル電力増幅器１Ｌ側のパルス幅変調部３Ａを介してこのクロック信号ＳＣの繰り返し周期に同期した固定エッジＫを有しかつデジタル信号Ｓ１Ｌの信号レベルの変化に応じて位置が変調された可動エッジＦを有したＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号Ｓ２Ｌに変換される。
【００１２】
図４Ａ及びＢに示した如く、クロック信号ＳＣの繰り返し周期が周期Ｔ２であるときにデジタル信号Ｓ１Ｌの信号レベルがゼロレベルＰ０であり、クロック信号ＳＣの繰り返し周期が周期Ｔ１であるときにデジタル信号Ｓ１Ｌの信号レベルがプラス方向の最大値であり、そしてクロック信号ＳＣの繰り返し周期が周期Ｔ３であるときにデジタル信号Ｓ１Ｌの信号レベルがマイナス方向の最大値である場合を一例として説明する。
【００１３】
すなわち図４Ｂ及びＣに示したごとく、デジタル信号Ｓ１Ｌの信号レベルがゼロレベルＰ０であるときにはパルス幅変調部３Ａを介してデューティが５０％のＰＷＭ信号Ｓ２Ｌが生成され、デジタル信号Ｓ１Ｌの信号レベルがプラス方向の最大値であるときには、このパルス幅変調部３Ａを介してこのデューティが最大のＰＷＭ信号Ｓ２Ｌが生成され、そしてデジタル信号Ｓ１Ｌの信号レベルがマイナス方向の最大値であるときには、このパルス幅変調部３Ａを介してこのデューティが最小のＰＷＭ信号Ｓ２Ｌが生成される。
【００１４】
すなわちデジタル信号Ｓ１Ｌの信号レベルが＋Ｐｍ〜Ｐ０の間を変化した場合には、ＰＷＭ信号Ｓ２Ｌのデューティが最大の状態〜５０％の状態の間を変化し、デジタル信号Ｓ１Ｌの信号レベルが−Ｐｍ〜Ｐ０の間を変化した場合には、ＰＷＭ信号Ｓ２Ｌのデューティが最小の状態〜５０％の状態の間を変化する。
【００１５】
このＰＷＭ信号Ｓ２Ｌがラインバッファ３Ｂを介して所定レベルまで増幅されたＰＷＭ信号Ｓ３Ｌがパルス幅変調増幅器３から出力され、インバータ３Ｃを介して所定レベルまで増幅され、かつ位相反転されたＰＷＭ信号Ｓ４Ｌがパルス幅変調増幅器３から出力される。
【００１６】
このＰＷＭ信号Ｓ３Ｌが第１のプリドライバ回路４Ａに供給され、第１のプリドライバ回路４Ａを介して第１のパワーＭＯＳＦＥＴ５Ａのゲートを駆動し得るＰＷＭ信号Ｓ５Ｌに変換されてプリドライバ部４から出力され、このＰＷＭ信号Ｓ４Ｌが第２のプリドライバ回路４Ｂを介して第２のパワーＭＯＳＦＥＴ５Ｂのゲートを駆動し得るＰＷＭ信号Ｓ６Ｌに変換されてプリドライバ部４から出力される。
【００１７】
このＰＷＭ信号Ｓ５Ｌが第１のパワーＭＯＳＦＥＴ５Ａのゲートに供給されこのパワーＭＯＳＦＥＴ５Ａがスイッチング駆動され、このＰＷＭ信号Ｓ６Ｌが第２のパワーＭＯＳＦＥＴ５Ｂのゲートに供給されこのパワーＭＯＳＦＥＴ５Ｂがスイッチング駆動されることによりこのパワーＭＯＳＦＥＴ５ＡのソースとこのパワーＭＯＳＦＥＴ５Ｂのドレインの接続点と接地点との間に、図４ＣにＳ２Ｌ／Ｓ７Ｌとして示した如くＰＷＭ信号Ｓ２Ｌと相似した波形のＰＷＭ電力信号Ｓ７Ｌが生成される。
【００１８】
そしてこのＰＷＭ電力信号Ｓ７Ｌを、ローパスフィルタ６を介してクロック信号ＳＣの周波数及びこのクロック信号ＳＣの周波数の整数倍の周期で現れる変調波成分を除去することにより、デジタル信号Ｓ１Ｌをアナログ電力信号成分に復調し、このアナログ電力信号成分を直流カット用のコンデンサ７を通じて右チャンネル電力増幅器１Ｌ側のスピーカ部８の一方側の信号入力に供給するようになす。
【００１９】
次に右チャンネル電力増幅器１Ｒの動作を図４に示した信号波形図を参照して説明する。
【００２０】
右チャンネルの信号入力端子２Ｒに所定のクロック周期ｔを有するＰＣＭ信号形態の右チャンネルの音声帯域のデジタル信号Ｓ１Ｒがパルス幅変調部３Ａの入力に供給され、クロック信号ＳＣがパルス幅変調部３Ａに供給される。デジタル信号Ｓ１Ｒが右チャンネル電力増幅器１Ｒ側のパルス幅変調部３Ａを介してこのクロック信号ＳＣの繰り返し周期に同期した固定エッジＫを有しかつデジタル信号Ｓ１Ｒの信号レベルの変化に応じて位置が変調された可動エッジＦを有したＰＷＭ信号Ｓ２Ｒに変換される。
【００２１】
図４Ａ及びＤに示した如く、クロック信号ＳＣの繰り返し周期が周期Ｔ２であるときにデジタル信号Ｓ１Ｒの信号レベルがゼロレベルＰ０であり、クロック信号ＳＣの繰り返し周期が周期Ｔ１であるときにデジタル信号Ｓ１Ｒの信号レベルがプラス方向の最大値であり、そしてクロック信号ＳＣの繰り返し周期が周期Ｔ３であるときにデジタル信号Ｓ１Ｒの信号レベルがマイナス方向の最大値である場合を一例として説明する。
【００２２】
図４Ｄ及びＥに示したごとく、デジタル信号Ｓ１Ｒの信号レベルがゼロレベルＰ０であるときにはパルス幅変調部３Ａを介してデューティが５０％のＰＷＭ信号Ｓ２Ｒが生成され、デジタル信号Ｓ１Ｒの信号レベルがプラス方向の最大値であるときには、このパルス幅変調部３Ａを介してこのデューティが最大のＰＷＭ信号Ｓ２Ｒが生成され、そしてデジタル信号Ｓ１Ｒの信号レベルがマイナス方向の最大値であるときには、このパルス幅変調部３Ａを介してこのデューティが最小のＰＷＭ信号Ｓ２Ｒが生成される。
【００２３】
すなわちデジタル信号Ｓ１Ｒの信号レベルが＋Ｐｍ〜Ｐ０の間を変化した場合には、ＰＷＭ信号Ｓ２Ｒのデューティが最大の状態〜５０％の状態の間を変化し、デジタル信号Ｓ１Ｒの信号レベルが−Ｐｍ〜Ｐ０の間を変化した場合には、ＰＷＭ信号Ｓ２Ｒのデューティが最小の状態〜５０％の状態の間を変化する。
【００２４】
このＰＷＭ信号Ｓ２Ｒが、さらにラインバッファ３Ｂを介してＰＷＭ信号Ｓ３Ｒとしてパルス幅変調増幅器３から出力され、さらにインバータ３Ｃを介して位相反転されたＰＷＭ信号Ｓ４Ｒがパルス幅変調増幅器３から出力される。
【００２５】
このＰＷＭ信号Ｓ３Ｒが第１のプリドライバ回路４Ａに供給され、第１のプリドライバ回路４Ａを介して第１のパワーＭＯＳＦＥＴ５Ａのゲートを駆動し得るＰＷＭ信号Ｓ５Ｒに変換されてプリドライバ部４から出力され、このＰＷＭ信号Ｓ４Ｒが第２のプリドライバ回路４Ｂを介して第２のパワーＭＯＳＦＥＴ５Ｂのゲートを駆動し得るＰＷＭ信号Ｓ６Ｒに変換されて第２のパワーＭＯＳＦＥＴ５Ｂから出力される。
【００２６】
このＰＷＭ信号Ｓ５Ｒが第１のパワーＭＯＳＦＥＴ５Ａのゲートに供給されこのパワーＭＯＳＦＥＴ５Ａがスイッチング駆動され、このＰＷＭ信号Ｓ６Ｒが第２のパワーＭＯＳＦＥＴ５Ｂのゲートに供給されこのパワーＭＯＳＦＥＴ５Ｂがスイッチング駆動されることによりこのパワーＭＯＳＦＥＴ５ＡのソースとこのパワーＭＯＳＦＥＴ５Ｂのドレインの接続点と接地点との間に、図４ＥにＳ２Ｒ／Ｓ７Ｒとして示した如くＰＷＭ信号Ｓ２Ｒと相似した波形のＰＷＭ電力信号Ｓ７Ｒが生成される。
【００２７】
そしてローパスフィルタ６を介して、ＰＷＭ電力信号Ｓ７Ｒからクロック信号ＳＣの周波数及びこのクロック信号ＳＣの周波数の整数倍の周期で現れる変調波成分が除去されることにより、デジタル信号Ｓ７Ｒがアナログ電力信号成分に復調されたこのアナログ電力信号成分を、直流カット用のコンデンサ７を通じて右チャンネル電力増幅器１Ｒ側のスピーカ部８の一方側の信号入力に供給されるようになす。
【００２８】
斯かる従来のＤクラス電力増幅器では、図４Ｃ及び図４Ｅから明らかなように、ＰＷＭ電力信号Ｓ７Ｌ及びＳ７Ｒ夫々の固定エッジＫが、クロック信号ＳＣに同期して立ち上がる状態となされている。そのため電源部１０側からみた場合、左チャンネル電力増幅器１Ｌの電力増幅部５に対する電力の供給と右チャンネル電力増幅器１Ｒの電力増幅部５に対する電力の供給の立ち上がりタイミングが重なった状態になる。このことに起因して電源の＋Ｖｃｃ側から接地帰路側に大きな立ち上がりピーク電流が流れる問題がある。その結果として電力供給の立ち上特性の歪の増加に起因したスピーカ部８の夫々に供給されるアナログ電力信号の歪の増加を予防するうえで必要な、電源１０側における供給電力の品質維持のための電源強化対策、このアナログ電力信号成分に対する搬送波等のノイズかぶり発生の原因となる電源の＋Ｖｃｃ側配線及び接地側配線から発生する不要輻射の抑圧のためのこれら配線の取り回し対策等様々な課題を解決しなければならない問題があった。
【００２９】
本発明は斯かる点に鑑み、Ｄクラス電力増幅器においてこのピーク電流値を抑圧することにより、Ｄクラス電力増幅器に対する供給電力の品質維持対策及び不要輻射対策等を容易化できるようにすることを目的とする。
【００３０】
【課題を解決するための手段】
本発明のスイッチング増幅装置は、
クロック信号発生器と、
直流電源部と、
信号極性を互いに反対極性に設定された一対の固定エッジと当該一対の固定エッジの間において入力信号のレベルに応じて位置変調されたパルス幅変調信号によりスイッチングされる少なくとも第１の電力増幅器と第２の電力増幅器とを備え、
前記第１の電力増幅器が、
パルス幅変調信号を、第１の信号及び前記第１の信号と補数の関係にある第２の信号として出力する第１のパルス幅変調増幅器と、
第１のパワーＭＯＳＦＥＴと第２のパワーＭＯＳＦＥＴとを備え、前記第１のパワーＭＯＳＦＥＴのドレインが前記直流電源部と接続され、前記第１のパワーＭＯＳＦＥＴのソースが前記第２のパワーＭＯＳＦＥＴのドレインと接続され、前記第２のパワーＭＯＳＦＥＴのソースが接地され、前記第１のパワーＭＯＳＦＥＴのゲートに前記第１の信号が駆動信号として入力され、前記第２のパワーＭＯＳＦＥＴのゲートに前記第１の信号と位相反転した信号が駆動信号として入力される第１の電力増幅部と、
前記第１のパワーＭＯＳＦＥＴのソースと前記第２のパワーＭＯＳＦＥＴのドレインと接続される第１のローパスフィルタと、
第３のパワーＭＯＳＦＥＴと第４のパワーＭＯＳＦＥＴとを備え、前記第３のパワーＭＯＳＦＥＴのドレインが前記直流電源部と接続され、前記第３のパワーＭＯＳＦＥＴのソースが前記第４のパワーＭＯＳＦＥＴのドレインと接続され、前記第４のパワーＭＯＳＦＥＴのソースが接地され、前記第３のパワーＭＯＳＦＥＴのゲートに前記第２の信号が駆動信号として入力され、前記第４のパワーＭＯＳＦＥＴのゲートに前記第２の信号と位相反転した信号が駆動信号として入力される第２の電力増幅部と、
前記第３のパワーＭＯＳＦＥＴのソースと前記第４のパワーＭＯＳＦＥＴのドレインと接続される第２のローパスフィルタと、
前記第１のローパスフィルタと前記第２のローパスフィルタと接続され、増幅された信号を出力する第１の出力部と、
を有し、
前記第２の電力増幅器が、
パルス幅変調信号を、第３の信号及び前記第３の信号と補数の関係にある第４の信号として出力する第２のパルス幅変調増幅器と、
第５のパワーＭＯＳＦＥＴと第６のパワーＭＯＳＦＥＴとを備え、前記第５のパワーＭＯＳＦＥＴのドレインが前記直流電源部と接続され、前記第５のパワーＭＯＳＦＥＴのソースが前記第６のパワーＭＯＳＦＥＴのドレインと接続され、前記第６のパワーＭＯＳＦＥＴのソースが接地され、前記第５のパワーＭＯＳＦＥＴのゲートに前記第３の信号が駆動信号として入力され、前記第６のパワーＭＯＳＦＥＴのゲートに前記第３の信号と位相反転した信号が駆動信号として入力される第３の電力増幅部と、
前記第５のパワーＭＯＳＦＥＴのソースと前記第６のパワーＭＯＳＦＥＴのドレインと接続される第３のローパスフィルタと、
第７のパワーＭＯＳＦＥＴと第８のパワーＭＯＳＦＥＴとを備え、前記第７のパワーＭＯＳＦＥＴのドレインが前記直流電源部と接続され、前記第７のパワーＭＯＳＦＥＴのソースが前記第８のパワーＭＯＳＦＥＴのドレインと接続され、前記第８のパワーＭＯＳＦＥＴのソースが接地され、前記第７のパワーＭＯＳＦＥＴのゲートに前記第４の信号が駆動信号として入力され、前記第８のパワーＭＯＳＦＥＴのゲートに前記第４の信号と位相反転した信号が入力される第４の電力増幅部と、
前記第７のパワーＭＯＳＦＥＴのソースと前記第８のパワーＭＯＳＦＥＴのドレインと接続される第４のローパスフィルタと、
前記第３のローパスフィルタと前記第４のローパスフィルタと接続され、増幅された信号を出力する第２の出力部と、
を有することを特徴とする。
【００３１】
斯かる本発明によれば、一対の電力増幅段の間において、この固定エッジの信号極性を互いに反対極性に設定したことにより、電源からこれら電力増幅段に供給される電力のピーク値を抑圧することが可能となり、この電源から電力段に供給される電力の質の悪化を抑えることができ、また電力のピーク値を抑圧することにより不要輻射を抑圧とすることが可能となり、この不要輻射対策が容易になる。
【００３２】
【発明の実施の形態】
以下、図面を参照して本発明スイッチング増幅装置の実施の形態の例につき説明しよう。図１〜図２は本発明をＤクラス電力増幅器に適用した実施の形態の例を示す。図１は本例のＤクラス電力増幅器の要部の構成を示した回路ブロック図で、この本例のＤクラス電力増幅器２０は左チャンネル電力増幅器２０Ｌ及び右チャンネル電力増幅器２０Ｒで構成されている。
【００３３】
この左チャンネル電力増幅器２０Ｌはパルス幅変調増幅器２１、ラインバッファ２２Ａ、インバータ２２Ｂ、プリドライバ部２３、電力増幅部２４、ローパスフィルタ２５、スピーカ部２７、ラインバッファ４２Ａ、インバータ４２Ｂ、プリドライバ部４３、電力増幅部４４及びローパスフィルタ４５で構成されている。またパルス幅変調増幅器２１の信号入力が左音声帯域信号のＰＣＭ信号Ｓ１０の信号入力２１Ａに接続され、パルス幅変調増幅器２１の一方の信号出力がラインバッファ２２Ａ及びインバータ２２Ｂの夫々の信号入力に接続され、パルス幅変調増幅器２１の他方の信号出力がラインバッファ４２Ａ及びインバータ４２Ｂの夫々の入信号力に接続されている。そしてラインバッファ２２Ａの信号出力がプリドライバ部２３の信号入力２３Ａに接続され、インバータ２２Ｂの信号出力がプリドライバ部２３の信号入力２３Ｂに接続され、ラインバッファ４２Ａの信号出力がプリドライバ部４３の信号入力４３Ａに接続され、インバータ４２Ｂの信号出力がプリドライバ部４３の信号入力４３Ｂに接続されている。
【００３４】
この右チャンネル電力増幅器２０Ｒはパルス幅変調増幅器３１、ラインバッファ３２Ａ、インバータ３２Ｂ、プリドライバ部３３、電力増幅部３４、ローパスフィルタ３５、スピーカ部３７、信号遅延回路３８、ラインバッファ５２Ａ、インバータ５２Ｂ、プリドライバ部５３、電力増幅部５４及びローパスフィルタ５５で構成されている。またパルス幅変調増幅器３１の信号入力が右音声帯域信号のＰＣＭ信号Ｓ３０の信号入力３１Ａに接続され、パルス幅変調増幅器３１の一方の信号出力がラインバッファ３２Ａ及びインバータ３２Ｂの夫々の信号入力に接続され、パルス幅変調増幅器２１の他方の信号出力がラインバッファ５２Ａ及びインバータ５２Ｂの夫々の信号入力に接続されている。そしてラインバッファ３２Ａの信号出力がプリドライバ部３３の信号入力３３Ａに接続され、インバータ３２Ｂの信号出力がプリドライバ部３３の信号入力３３Ｂに接続され、ラインバッファ５２Ａの信号出力がプリドライバ部５３の信号入力５３Ａに接続され、インバータ５２Ｂの信号出力がプリドライバ部５３の信号入力５３Ｂに接続されている。
【００３５】
２８はクロック信号発生器、２９はカウンタ部そして３０は電源部で、これらクロック信号発生器２８、カウンタ部２９及び電源部３０の夫々は、これら電力増幅器２０Ｒ及び２０Ｌにおいて共用されている。この電源部３０においてＶｃｃは＋電源の出力端であり、−電源側が接地されている。またこの電源部３０においてＶｃｃは＋電源の出力端であり、−電源側が接地されている。このクロック信号発生器２８の信号出力側がカウンタ部２９の信号入力側に接続され、カウンタ部２９の信号出力側がパルス幅変調増幅器２１のカウンタ信号入力側及びパルス幅変調増幅器３１のカウンタ信号入力側の夫々に接続されている。
【００３６】
この電力増幅部２４は第１のパワーＭＯＳＦＥＴ２４Ａ及び第２のパワーＭＯＳＦＥＴ２４Ｂを有し、このＭＯＳＦＥＴ２４Ａのドレインが電源部３０のＶｃｃに接続され、このＭＯＳＦＥＴ２４Ｂのソースが接地され、これらＭＯＳＦＥＴ２４ＡのソースとＭＯＳＦＥＴ２４Ｂのドレインが接続されて接続部２４Ｃが設けられ、第１のパワーＭＯＳＦＥＴ２４Ａのゲートがプリドライバ部２３の出力２３Ｃに接続されそして第２のパワーＭＯＳＦＥＴ２４Ｂのゲートがこのドライバ部２３の出力２３Ｄに接続されて構成されている。
【００３７】
このローパスフィルタ２５はコイル２５Ａ及びコンデンサ２５Ｂを有し、このコイル２５Ａの一端がこの接続部２４Ｃに接続されてローパスフィルタ２５の入力とされ、コイル２５Ａの他端がコンデンサ２５Ｂの一端に接続されて接続部２５Ｃが設けられ、そしてコンデンサ２５Ｂの他端が接地されてコイル２５Ａ及びコンデンサ２５ＢよりなるＬＣ型のローパスフィルタが構成され、この接続部２５Ｃからこのローパスフィルタ２５の出力が得られるように構成されている。そしてまたこの接続部２５Ｃがスピーカ部２７の駆動信号入力の一端側に接続されている。
【００３８】
この電力増幅部４４は第１のパワーＭＯＳＦＥＴ４４Ａ及び第２のパワーＭＯＳＦＥＴ４４Ｂを有し、このＭＯＳＦＥＴ４４Ａのドレインが電源部３０のＶｃｃに接続され、このＭＯＳＦＥＴ４４Ｂのソースが接地され、これらＭＯＳＦＥＴ４４ＡのソースとＭＯＳＦＥＴ４４Ｂのドレインが接続されて接続部４４Ｃが設けられそして第１のパワーＭＯＳＦＥＴ４４Ａのゲートがプリドライバ部４３の出力４３Ｃに接続されそして第２のパワーＭＯＳＦＥＴ４４Ｂのゲートがこのドライバ部４３の出力４３Ｄに接続されて構成されている。
【００３９】
このローパスフィルタ４５はコイル４５Ａ及びコンデンサ４５Ｂを有し、このコイル４５Ａの一端がこの接続部４４Ｃに接続されてローパスフィルタ４５の入力とされ、コイル４５Ａの他端がコンデンサ４５Ｂの一端に接続されて接続部４５Ｃが設けられ、そしてコンデンサ４５Ｂの他端が接地されてコイル４５Ａ及びコンデンサ４５ＢよりなるＬＣ型のローパスフィルタが構成され、この接続部４５Ｃからこのローパスフィルタ４５の出力が得られるように構成されている。そしてまたこの接続部４５Ｃがスピーカ部２７の駆動信号入力の他端側に接続されている。
【００４０】
この電力増幅部３４は第１のパワーＭＯＳＦＥＴ３４Ａ及び第２のパワーＭＯＳＦＥＴ３４Ｂを有し、このＭＯＳＦＥＴ３４Ａのドレインが電源部３０のＶｃｃに接続され、このＭＯＳＦＥＴ３４Ｂのソースが接地され、これらＭＯＳＦＥＴ３４ＡのソースとＭＯＳＦＥＴ３４Ｂのドレインが接続されて接続部３４Ｃが設けられ、第１のパワーＭＯＳＦＥＴ３４Ａのゲートがプリドライバ部３３の出力３３Ｃに接続されそして第２のパワーＭＯＳＦＥＴ３４Ｂのゲートがこのドライバ部３３の出力３３Ｄに接続されて構成されている。
【００４１】
このローパスフィルタ３５はコイル３５Ａ及びコンデンサ３５Ｂを有し、このコイル３５Ａの一端がこの接続部３４Ｃに接続されてローパスフィルタ３５の入力とされ、コイル３５Ａの他端がコンデンサ３５Ｂの一端に接続されて接続部３５Ｃが設けられ、そしてコンデンサ３５Ｂの他端が接地されてコイル３５Ａ及びコンデンサ３５ＢよりなるＬＣ型のローパスフィルタが構成され、この接続部３５Ｃからこのローパスフィルタ３５の出力が得られるように構成されている。そしてまたこの接続部３５Ｃがスピーカ部３７の駆動信号入力の一端側に接続されている。
【００４２】
この電力増幅部５４は第１のパワーＭＯＳＦＥＴ５４Ａ及び第２のパワーＭＯＳＦＥＴ５４Ｂを有し、このＭＯＳＦＥＴ５４Ａのドレインが電源部３０のＶｃｃに接続され、このＭＯＳＦＥＴ５４Ｂのソースが接地され、これらＭＯＳＦＥＴ５４ＡのソースとＭＯＳＦＥＴ５４Ｂのドレインが接続されて接続部５４Ｃが設けられ、第１のパワーＭＯＳＦＥＴ５４Ａのゲートがプリドライバ部５３の出力５３Ｃに接続されそして第２のパワーＭＯＳＦＥＴ５４Ｂのゲートがこのドライバ部５３の出力５３Ｄに接続されて構成されている。
【００４３】
このローパスフィルタ５５はコイル５５Ａ及びコンデンサ５５Ｂを有し、このコイル５５Ａの一端がこの接続部５４Ｃに接続されてローパスフィルタ５５の入力とされ、コイル５５Ａの他端がコンデンサ５５Ｂの一端に接続されて接続部５５Ｃが設けられ、そしてコンデンサ５５Ｂの他端が接地されてコイル５５Ａ及びコンデンサ５５ＢよりなるＬＣ型のローパスフィルタが構成され、この接続部５５Ｃからこのローパスフィルタ５５の出力が得られるように構成されている。そしてまたこの接続部５５Ｃがスピーカ部３７の駆動信号入力の他端側に接続されている。
【００４４】
次に図１に示されたＤクラス電力増幅器２０例の動作について、図２に示した信号波形図を参照して説明する。
【００４５】
またこのＤクラス電力増幅器２０例の動作の一例として、図２Ｂに示した如くクロック信号ＳＣの繰り返し周期ｔ毎に、＋１、０及び−１の３値の信号レベル変化を繰り返すＰＣＭ（Ｐｕｌｓｅ  Ｃｏｄｅ  Ｍｏｄｕｌａｔｉｏｎ）符号化されたデジタル信号形態の左チャンネルの信号Ｓ１０が信号入力端２１Ａに入力され、この信号Ｓ１０と同様な変化を繰り返すＰＣＭ符号化されたデジタル信号形態の右チャンネルの信号Ｓ２０が入力端３１Ａに入力された場合について説明する。
【００４６】
信号入力端２１Ａに入力されたＰＣＭ信号Ｓ１０がパルス幅変調増幅器２１に入力される。そしてクロック信号発生器２８を介して生成されたクロック周期ｔの１／４のクロック周期を有し、かつクロック信号ＳＣにより０にリセットされる、図２Ｃに示されたカウント信号ＳＤ（０、１、２、３）が、このパルス幅変調増幅器２１に入力される。
【００４７】
この信号Ｓ１０の値が＋１のときには、図２Ｄに示される如くカウントパルスＳＤがゼロのときに立ち上がり３のときに立ち下がるデューティが７５％のＰＷＭ信号Ｓ１１Ａにこのパルス幅変調増幅器２１を介して変換され、信号Ｓ１０の値が０のときには、カウントパルスＳＤがゼロのときに立ち上がり２のときに立ち下がるデューティが５０％のＰＷＭ信号Ｓ１１Ｂにこのパルス幅変調増幅器２１を介して変換され、信号Ｓ１０の値が−１ときには、カウントパルスＳＤがゼロのときに立ち上がり１のときに立ち下がるデューティが２５％のＰＷＭ信号Ｓ１１Ｃにこのパルス幅変調増幅器２１を介して変換されたＰＷＭ信号Ｓ１１がパルス幅変調増幅器２１一方の出力側から出力され、同時に、図２Ｅに示されているようにこのＰＷＭ信号Ｓ１１に対して２の補数（２‘Ｓ  Ｃｏｍｐｌｅｍｅｎｔ）の関係にあるＰＷＭ信号Ｓ１２がパルス幅変調増幅器２１の他方の出力側から出力される。なお図２においてはＰＷＭ信号の波形の固定エッジをＫで示し、可動エッジをＦで示している。
【００４８】
このＰＷＭ信号Ｓ１１がバッファアンプ２２Ａを介し、入力２３Ａを通じてプリドライバ部２３に入力され、プリドライバ部２３を介して第１のパワーＭＯＳＦＥＴ２４Ａをスイッチング駆動するに最適な信号とされ、出力２３Ｃを通じてこのパワーＭＯＳＦＥＴ２４Ａのゲートに入力されてこのパワーＭＯＳＦＥＴ２４Ａがスイッチング駆動される。一方このＰＷＭ信号Ｓ１１がインバータ２２Ｂを介して位相反転されて後、入力２３Ｂを通じてプリドライバ部２３に入力され、プリドライバ部２３を介して第２のパワーＭＯＳＦＥＴ２４Ｂをスイッチング駆動するに最適な信号とされ、出力２３Ｄを通じてこのパワーＭＯＳＦＥＴ２４Ｂのゲートに入力されこのパワーＭＯＳＦＥＴ２４Ｂがスイッチング駆動される。
【００４９】
一方このＰＷＭ信号Ｓ１２がラインバッファ４２Ａを介し、入力４３Ａを通じてプリドライバ部４３に入力され、プリドライバ部４３を介して第１のパワーＭＯＳＦＥＴ４４Ａをスイッチング駆動するに最適な信号とされ、出力４３Ｃを通じてこのパワーＭＯＳＦＥＴ４４Ａのゲートに入力されこのパワーＭＯＳＦＥＴ４４Ａがスイッチング駆動される。一方このＰＷＭ信号Ｓ１２がインバータ４２Ｂを介して位相反転されて後、入力４３Ｂを通じてプリドライバ部４３に入力され、プリドライバ部４３を介して第２のパワーＭＯＳＦＥＴ４４Ｂをスイッチング駆動するに最適な信号とされ、出力４３Ｄを通じてこのパワーＭＯＳＦＥＴ４４Ｂのゲートに入力されこのパワーＭＯＳＦＥＴ２４Ｂがスイッチング駆動される。
【００５０】
したがって電力増幅部２４の接続部２４Ｃからは、図２Ｄに示したＰＷＭ信号Ｓ１１の信号波形の変化に同期して同様に変化する信号波形を有したＰＷＭ電力信号Ｓ１３が出力され、電力増幅部４４の接続部４４Ｃからは図２Ｅに示したＰＷＭ信号Ｓ１２の信号波形の変化に同期して同様に変化する信号波形を有したＰＷＭ電力信号Ｓ１４が出力される。よってこれら接続部２４Ｃと接続部４４Ｃの間には、ＰＣＭ信号Ｓ１０の信号レベルが図２Ｂに示した如く変化することに応じて、図２Ｆに示した状態で変化するＰＷＭ電力信号（Ｓ１３−Ｓ１４）が生成される。
【００５１】
したがってローパスフィルタ２５を介してこのＰＷＭ電力信号Ｓ１３からクロック信号ＳＣの周波数及びこのクロック信号ＳＣの周波数の整数倍の周期で現れる変調波成分を除去して、ＰＷＭ電力信号Ｓ１３をアナログ電力信号に復調し、このアナログ電力信号成分をスピーカ部２７の一方側の信号入力に供給する。一方ローパスフィルタ４５を介してこのＰＷＭ電力信号Ｓ１４からクロック信号ＳＣの周波数及びこのクロック信号ＳＣの周波数の整数倍の周期で現れる変調波成分を除去して、ＰＷＭ電力信号Ｓ１４をアナログ電力信号成分に復調し、このアナログ電力信号成分をスピーカ部２７の他方側の信号入力に供給することにより、図２Ｆ示したＰＷＭ電力信号Ｓ１３とＰＷＭ電力信号Ｓ１４の差の成分から、ＰＣＭ信号Ｓ１０の変化が音響信号として再生される。
【００５２】
次に図２Ｂに示した如くクロック信号ＳＣの繰り返し周期ｔ毎に、＋１、０及び−１の３値の信号レベル変化を繰り返す左チャンネルの信号Ｓ１０と同一の右チャンネルの信号Ｓ２０が、信号入力端３１Ａに入力された場合について説明する。
【００５３】
信号入力端２１Ａに入力されたＰＣＭ信号Ｓ１０がパルス幅変調増幅器３１に入力される。そしてクロック信号発生器２８を介して生成されたクロック周期ｔの１／４のクロック周期を有し、かつクロック信号ＳＣにより０にリセットされる、図２Ｃに示されたカウント信号ＳＤ（０、１、２、３）が、このパルス幅変調増幅器３１に入力される。
【００５４】
ＰＣＭ信号Ｓ２０の値が＋１のときには、図２Ｇに示される如く、カウントパルスＳＤがゼロの位置で立ち下がり１の位置で立ち上がり、そしてゼロの位置で立ち下がるデューティが７５％のＰＷＭ信号Ｓ２１Ａにこのパルス幅変調増幅器３１を介して変換され、ＰＣＭ信号Ｓ２０の値が０のときには、カウントパルスＳＤがゼロの位置で立ち下がり２の位置で立ち上がりゼロの位置で立ち下がるデューティが５０％のＰＷＭ信号Ｓ２１Ｂにこのパルス幅変調増幅器３１を介して変換され、ＰＣＭ信号Ｓ１５の値が−１ときには、カウントパルスＳＤがゼロの位置で立ち下がり１の位置で立ち上がりゼロの位置で立ち下がるデューティが２５％のＰＷＭ信号Ｓ２１Ｃにこのパルス幅変調増幅器３１を介して変換されたＰＷＭ信号Ｓ２１がパルス幅変調増幅器３１から出力され、同時にこのＰＷＭ信号Ｓ２１に対して２の補数の関係にある、図２Ｈに示されているＰＷＭ信号Ｓ２２がパルス幅変調増幅器２１から出力される。
【００５５】
このＰＷＭ信号Ｓ２１がラインバッファ３２Ａを介し、プリドライバ部３３を介して第１のパワーＭＯＳＦＥＴ３４Ａをスイッチング駆動するに最適な信号とされ、このパワーＭＯＳＦＥＴ３４Ａのゲートに入力されてこのパワーＭＯＳＦＥＴ３４Ａがスイッチング駆動され、このＰＷＭ信号Ｓ２１がインバータ３２Ｂを介して位相反転されて後、プリドライバ部３３を介して第２のパワーＭＯＳＦＥＴ３４Ｂをスイッチング駆動するに最適な信号とされ、このパワーＭＯＳＦＥＴ３４Ｂのゲートに入力されこのパワーＭＯＳＦＥＴ３４Ｂがスイッチング駆動される。
【００５６】
一方このＰＷＭ信号Ｓ２２がラインバッファ５２Ａを介し、プリドライバ部５３を介して第１のパワーＭＯＳＦＥＴ５４Ａをスイッチング駆動するに最適な信号とされ、このパワーＭＯＳＦＥＴ５４Ａのゲートに入力されこのパワーＭＯＳＦＥＴ５４Ａがスイッチング駆動され、このＰＷＭ信号Ｓ２２がインバータ５２Ｂを介して位相反転されて後、プリドライバ部５３を介して第２のパワーＭＯＳＦＥＴ５４Ｂをスイッチング駆動するに最適な信号とされ、このパワーＭＯＳＦＥＴ５４Ｂのゲートに入力されこのパワーＭＯＳＦＥＴ５４Ｂがスイッチング駆動される。
【００５７】
したがって電力増幅部３４の接続部３４ＣからこのＰＷＭ信号Ｓ２１の信号波形の変化に同期して同様に変化する信号波形を有したＰＷＭ電力信号Ｓ２３が出力され、電力増幅部４４の接続部５４ＣからはこのＰＷＭ信号Ｓ２２の変化に同期して同様に変化する信号波形を有したＰＷＭ電力信号Ｓ２４が出力され、これら接続部３４Ｃと接続部５４Ｃの間には、ＰＣＭ信号Ｓ２０の信号レベルが図２Ｂに示した如く変化することに応じて、図２Ｉに示した状態で変化するＰＷＭ電力信号（Ｓ２３−Ｓ２４）が生成される。
【００５８】
よってこのＰＷＭ電力信号Ｓ２３を、ローパスフィルタ３５を介してクロック信号ＳＣの周波数及びこのクロック信号ＳＣの周波数の整数倍の周期で現れる変調波成分を除去することにより、ＰＷＭ電力信号Ｓ２３をアナログ電力信号成分に復調して、このアナログ電力信号成分をスピーカ部３７の一方側の信号入力に供給し、このＰＷＭ電力信号Ｓ２４を、ローパスフィルタ５５を介してクロック信号ＳＣの周波数及びこのクロック信号ＳＣの周波数の整数倍の周期で現れる変調波成分を除去することにより、ＰＷＭ電力信号Ｓ２４をアナログ電力信号成分に復調して、このアナログ電力信号成分をスピーカ部３７の他方側の信号入力に供給することにより、図２Ｉ示したＰＷＭ電力信号Ｓ２３とＰＷＭ電力信号Ｓ２４の差の成分からＰＣＭ信号Ｓ２０の変化を音響信号として再生することができる。
【００５９】
すなわち図１例によれば、図２Ｄ、Ｅ、Ｇ及びＨから明らかなように、信号Ｓ１３及びＳ１４の固定エッジＫ夫々が、立ち上がりエッジ波形であるのに対し、信号Ｓ２３及びＳ２４の固定エッジの夫々が、立下りエッジ波形とされている点を特徴としている。このことは電力増幅部２４の第１のパワーＭＯＳＦＥＴ２４Ａ及び電力増幅部４４の第１のパワーＭＯＳＦＥＴ４４Ａの夫々がオフ状態からオン状態になり、電源部３０からの電力供給が立ち上がる状態となされる。一方これと同時に電力増幅部３４の第１のパワーＭＯＳＦＥＴ３４Ａ及び電力増幅部５４の第１のパワーＭＯＳＦＥＴ５４Ａの夫々がオン状態からオフ状態になり、電源部３０からの電力供給が立ち下がる状態となされる。
【００６０】
したがってこの状態を電源３０側からみれば、電力供給の急激な立ち上げ状態と立ち下げ状態が相殺されてバランスが取られた状態になり、この図１例によれば電源供給状態が安定になる利点があり、電源部３０からの電力供給状態に急激な変化を生じることがなくなるため、その分電源供給回線及び電源部に対する帰線（グランドアース）からの不要輻射妨害が抑圧される利点がある。
【００６１】
本例においてはＰＣＭ信号Ｓ１０として＋１、０及び−１の３値を有するＰＣＭ信号を１例にあげて説明した。しかしながら本発明はこの例に限定されることなく、このＰＣＭ信号として、一例としてＣＤ（Ｃｏｍｐｏｃｔ  Ｄｉｓｃ）で規格化されている１６ビットの値で表現されたＰＣＭ信号を、このＰＣＭ信号Ｓ１０としてもよいことは勿論である。ただしこの場合には、カウント信号ＳＤ（０、１、２、３）として、クロック信号ＳＣの繰り返し周期ｔの間に２の１６乗の数のカウント信号０、１、２、３、・・・・・・、Ｎをクロック信号発生器２９で生成し、パルス幅変調増幅器２１及び３１の夫々に供給する必要があることは勿論であり、またその他のビットのＰＣＭ信号の場合には、そのビット数に合わせた数のカウント信号０、１、２、３、・・・・・・、Ｎをクロック信号発生器２９で生成し、パルス幅変調増幅器２１及び３１の夫々に供給する必要があることは勿論である。
【００６２】
本例におけるパルス幅変調増幅器２１及び３１の夫々をＣＰＵ素子、ＲＡＭ及びＲＯＭを少なくとも有したＣＰＵで構成し、このＲＯＭにこのＣＰＵ素子の演算プログラム及びＰＣＭデータをＰＷＭデータに変換する変換テーブルの夫々を記憶させ、このパルス幅変調増幅器に入力されたＰＣＭデータを、ＣＰＵ素子によりこの変換テーブルを用いてＲＡＭ上で演算・変換し、この結果得られたＰＷＭデータに基づきＰＷＭ信号Ｓ１１、１２、２１及び２２を生成して出力できるようにこれらパルス幅変調増幅器２１及び３１を構成するようにしてもよい。
【００６３】
また本発明は上述例に限ることなく本発明の要旨を逸脱することなくその他種々の構成が採り得ることは勿論である。
【００６４】
【発明の効果】
本発明によれば、一対のスイッチング増幅器のうちの一方のスイッチング増幅器がオフ状態からオン状態にスイッチングされるときには他方のスイッチング増幅器がオン状態からオフ状態にスイッチングされる状態することにより、これら増幅器に対する電力供給のこのスイッチング時の急激な立ち上げ状態と立ち下げ状態が相殺されてバランスが取られた状態になり、電源供給状態が安定化される。
【図面の簡単な説明】
【図１】本発明スイッチング増幅装置の実施の形態をＤクラス電力増幅器に適用した例を示す回路ブロック図である。
【図２】この電力増幅器の動作を説明する信号波形図である。
【図３】従来のＤクラス電力増幅器の形態を示す回路ブロック図である。
【図４】この従来のＤクラス電力増幅器の動作を説明する信号波形図である。
【符号の説明】
２４・・・・・・電力増幅部、２４Ａ・・・・・・第１のパワーＭＯＳＦＥＴ、３０・・・・・・電源部、３４・・・・・・電力増幅部、３４Ａ・・・・・・第１のパワーＭＯＳＦＥＴ、４４・・・・・・電力増幅部、４４Ａ・・・・・・第１のパワーＭＯＳＦＥＴ、５４・・・・・・電力増幅部、５４Ａ・・・・・・第１のパワーＭＯＳＦＥＴ
【図１】
0004710198.tif 000002
【図２】
0004710198.tif 000003
【図３】
0004710198.tif 000004
【図４】
0004710198.tif 000005