(57)【特許請求の範囲】
【請求項１】
レーザビーム出射用の窓を持つキャップで上面が覆われたステムと、
前記ステム上に設けられたヒートシンクブロックと、
前記ヒートシンクブロックに設けられたサブマウントと、
前記サブマウントの素子搭載面に設けられた光半導体素子と、
前記ステムを上下に貫通する第１及び第２のリードピンとを備え、
前記サブマウントは、素子搭載面に設けられた第１及び第２の電極と、前記素子搭載面に対向する裏面に設けられた第３及び第４の電極と、前記サブマウントを貫通して前記第１及び第２の電極と前記第３及び第４の電極をそれぞれ接続する第１及び第２のスルーホールとを有し、
前記光半導体素子は、前記第１及び第２の電極に接続され、
前記第３及び第４の電極は、それぞれ電位の異なる前記第１及び第２のリードピンに半田で接続されていることを特徴とする光半導体素子モジュール。
【請求項２】
前記サブマウントの素子搭載面に、前記第１の電極に接続された回路素子が搭載されていることを特徴とする請求項１に記載の光半導体素子モジュール。
【請求項３】
前記ヒートシンクブロックの前記ステムの中心側の側面が、隣り合う前記第１及び第２のリードピンの前記ステムの中心側の接線と一致することを特徴とする請求項１又は２に記載の光半導体素子モジュール。
【請求項４】
前記ヒートシンクブロックの前記ステムの中心側の側面が、隣り合う前記第１及び第２のリードピンの前記ステムの中心側の接線から前記ステムの中心側に０．５ｍｍ以内で近付いていることを特徴とする請求項１又は２に記載の光半導体素子モジュール。
【請求項５】
前記第１及び第２のリードピンに接続されたフレキシブル回路基板を更に備えたことを特徴とする請求項１〜４の何れか１項に記載の光半導体素子モジュール。
【請求項６】
請求項１〜５の何れか１項に記載の光半導体素子モジュールを製造する方法であって、
前記サブマウントの前記第３及び第４の電極を前記第１及び第２のリードピンに半田でそれぞれ接続した後に、前記ヒートシンクブロックを設けることを特徴とする光半導体素子モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体素子が設けられたサブマウントを有するＣＡＮパッケージを用いた同軸型の光半導体素子モジュール及びその製造方法に関するものである。
【背景技術】
【０００２】
図８は、従来の光半導体素子モジュールを示す断面図である。この光半導体素子モジュールは、光半導体素子１が設けられたＣＡＮパッケージ２と、フレキシブル回路基板３と、レセプタクル４とから構成されている。
【０００３】
ＣＡＮパッケージ２は、レーザビーム出射用の窓を持つキャップ５で上面が覆われたステム６と、ステム６上に設けられたヒートシンクブロック７と、ヒートシンクブロック７に設けられたサブマウント８と、サブマウント８の素子搭載面に設けられた光半導体素子１と、ステム６を上下に貫通するリードピン９とを備えている。
【０００４】
そして、従来の光半導体素子モジュールでは、サブマウント８の素子搭載面に設けられた電極とリードピン９はワイヤ接続される（例えば、特許文献１参照）。また、ワイヤ接続によるインダクタンスを避けたい場合は、リードピン９とサブマウント８上の電極との間に基板を挟み、それぞれの間を半田接続する方法もある。
【０００５】
【特許文献１】特開平１１−２３３８７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ギガビット級の信号を扱う光半導体素子モジュールでは、インピーダンス整合又は光半導体素子の特性を補償するために、信号線路上に抵抗やキャパシタンスなどの回路素子を設ける必要がある。しかし、従来の光半導体素子モジュールでは、サブマウントの素子搭載面側にリードピンがあったため、ワイヤやリードピンの存在により、サブマウントの素子搭載面において、チップインダクタや薄膜抵抗などの回路素子を搭載できる領域が狭かった。また、リードピンとサブマウントの電極との間に基板を挟んだ場合も同様であった。
【０００７】
従って、サブマウント上に搭載した半導体素子の直近に配置できる回路素子にはサイズや数の制限があり、サブマウント上に搭載できなかった回路素子はＣＡＮパッケージ外側のフレキシブル回路基板やプリント基板など、半導体素子から離れた場所に設置しなければならなかった。このため、ギガビット級の高周波を扱う場合は反射特性の劣化に伴うジッタの増大や共振の存在による通過特性の劣化などから、伝送特性が劣化していた。そして、フレキシブル回路基板上やプリント基板上に回路素子を搭載するためのスペースを要していた。
【０００８】
また、リードピンとサブマウント上の電極をワイヤ接続する場合は、インダクタンスが大きくなり伝送特性が劣化する。一方、リードピンとサブマウントの電極との間に基板を挟む場合は、ヒートシンクブロックとリードピンの間にサブマウントを挟み込む形となることから、半田接続に関わる部材の製造公差を小さくし、実装精度を高くしなければならなかった。
【０００９】
本発明は、上述のような課題を解決するためになされたもので、その目的は、サブマウントの素子搭載面における回路素子を搭載できる領域を広くとることができる光半導体素子モジュール及びその製造方法を得るものである。
【課題を解決するための手段】
【００１０】
本発明に係る光半導体素子モジュールは、レーザビーム出射用の窓を持つキャップで上面が覆われたステムと、ステム上に設けられたヒートシンクブロックと、ヒートシンクブロックに設けられたサブマウントと、サブマウントの素子搭載面に設けられた光半導体素子と、ステムを上下に貫通するリードピンとを備え、サブマウントは、素子搭載面に設けられた第一電極と、素子搭載面に対向する裏面に設けられた第二電極と、サブマウントを貫通して第一電極と第二電極を接続するスルーホールとを有し、光半導体素子は、第一電極に接続され、第二電極は、リードピンに半田で接続されている。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１１】
本発明により、サブマウントの素子搭載面における回路素子を搭載できる領域を広くとることができる。これにより、より大きいサイズ又はより多数の回路素子を半導体近傍に設置することができ、良好な高周波特性を実現することができる。また、フレキシブル回路基板やプリント基板上に回路素子を設置するスペースが不要となる。そして、伝送線路を短縮化できるため伝送特性を向上させることができる。さらに、リードピンとサブマウント電極の接続におけるインダクタンスを小さくし、かつ実装精度に対するインピーダンスのばらつきも小さくすることで良好な高周波特性を得ることができる。
【発明を実施するための最良の形態】
【００１２】
図１は、本発明の実施の形態に係る光半導体素子モジュールを示す断面図であり、図２は、その上面図である。この光半導体素子モジュールは、光半導体素子１が設けられたＣＡＮパッケージ２と、フレキシブル回路基板３と、レセプタクル４とから構成されている。
【００１３】
ＣＡＮパッケージ２は、レーザビーム出射用の窓を持つキャップ５で上面が覆われたステム６と、ステム６上に設けられたヒートシンクブロック７と、ヒートシンクブロック７に設けられたサブマウント８と、サブマウント８の素子搭載面に設けられた光半導体素子１と、ステム６を上下に貫通する複数のリードピン９とを備えている。
【００１４】
ここで、キャップ５とステム６により気密封止されている。そして、キャップ５の窓はガラス板やレンズなどからなり、光半導体素子１であるレーザダイオードの発光点や、フォトダイオードの受光面がキャップ５の窓の中心又は意図的にオフセットした位置になるように設計されている。また、リードピン９は、ガラス１０で封止され、ステム６とは絶縁されている。そして、リードピン９のＣＡＮパッケージ２から下方に突出した部分はフレキシブル回路基板３に接続されている。
【００１５】
図３は、サブマウントの素子搭載面を示す図であり、図４は、サブマウントの素子搭載面に対向する裏面を示す図である。サブマウント８の素子搭載面には、複数の第一電極１１が設けられている。サブマウント８の素子搭載面には、複数の第二電極１２が設けられている。そして、サブマウント８を貫通して複数の第一電極１１と複数の第二電極１２をそれぞれ接続する複数のスルーホール１３が設けられている。また、サブマウント８の素子搭載面には、薄膜抵抗１４やチップインダクタ１５といった回路素子が搭載され、これらの回路素子及び光半導体素子１は第一電極１１に接続されている。
【００１６】
そして、サブマウント８の裏面に設けられた複数の第二電極１２は、それぞれ電位の異なる複数のリードピン９に半田で接続されている。これにより、サブマウント８の素子搭載面における回路素子を搭載できる領域を広くとることができる。
【００１７】
図５（ａ）（ｂ）は、光半導体素子のロールオフ特性を補償するような回路をフレキシブル回路基板上の信号線路上に設置したときの１０ＧＨｚの光半導体素子モジュールの光出力波形である。ただし、図５（ｂ）は、図５（ａ）に比べて伝送線路が４ｍｍ短い場合を示している。この結果から、伝送線路が長いほどジッタが多くなり、波形が乱れることが分かる。従って、伝送線路が短いほど伝送特性がよくなる。
【００１８】
これに対し、本実施の形態によれば、サブマウント８の素子搭載面に多くの回路素子を搭載することができ、ＣＡＮパッケージ外部に回路素子を搭載する必要がないため、フレキシブル回路基板上又はプリント基板上の信号線路を短くすることができ、良好な高周波特性を得ることができる。また、光半導体素子近傍に回路素子を搭載することができ、共振が起き難いことも、良好な高周波特性を得ることができる要因となる。そして、フレキシブル回路基板やプリント基板上の省スペース化を図ることができる。フレキシブル回路基板を使用した場合には、実装ばらつき及び部品の製造ばらつきをフレキシブル回路基板が吸収してくれるので実装が容易となる。また、インピーダンス整合のとれたフレキシブル回路基板を使うことによって、高周波信号の伝送特性がさらに良くなるといった効果がある。
【００１９】
図６（ａ）は、リードピンとサブマウントの電極をワイヤ接続した場合と半田接続した場合における１０ＧＨｚの光半導体素子モジュールの反射特性を示す図であり、図６（ｂ）は通過特性を示す図である。この結果より、ワイヤ接続よりも半田接続の方が、インダクタンスを小さくすることができるため、反射特性が低く、通過特性は帯域が広く劣化が少なく、良好な特性を得ることができる。また、ワイヤ接続の場合はワイヤ長の制御を行う必要があるが、半田接続ではインピーダンスばらつきが小さく実装精度が緩和される。
【００２０】
ここで、図２の例では、ヒートシンクブロック７のステム６の中心側の側面が、隣り合うリードピン９のステム６の中心側の接線と一致している。しかし、これに限らず、図７に示すように、ヒートシンクブロック７のステム６の中心側の側面が、隣り合うリードピン９のステム６の中心側の接線からステム６の中心側に０．５ｍｍ以内で近付いていてもよい。この場合も、サブマウント８は、ヒートシンクブロック７と密着しながら、サブマウント８の電極とリードピン９は半田接続されているので、サブマウント８の電極とリードピン９の導通を図ることができ、ヒートシンクブロック７の実装精度を緩和することができるため、コストを低減することができる。
【００２１】
また、上記の光半導体素子モジュールを製造する際に、サブマウントの第二電極をリードピンに半田で接続した後に、ヒートシンクブロックを設けるという製造方法を用いるのが好ましい。この製造方法を用いれば、リードピンとヒートシンクブロックの相対位置精度が求められないため、コストを低減することができる。
【００２２】
また、サブマウントの電極と接続される半導体素子として、レーザダイオード、電界吸収型（Electroabsorption）変調器、LN変調器、フォトダイオード若しくはＩＣ、又はこれらのモノリシック素子や複数個の組み合わせを用いることができる。そして、サブマウントに搭載する回路素子として、チップ抵抗、チップコンデンサ、チップインダクタ、フーエライトビーズ、薄膜抵抗、導体パターンなどを用いることができる。さらに、ＣＡＮパッケージ外部のリードピンに接統するフレキシブル回路基板の代わりに、プリント基板を用いることもできる。
【００２３】
また、光インターフェースとしてレセプタクルを用いる代わりに、ファイバピグテール型にしてもよい。ＣＡＮパッケージのキャップとしてレンズキャップを用いない場合は、ＣＡＮパッケージと光インターフェースとの間にレンズ及びレンズホルダを設けてもよく、また、アイソレータや偏光子などの他の光学素子を挿入してもよい。
【００２４】
また、光半導体素子は初期検査によって不具合品は廃棄されるが、光半導体素子をサブマウントに搭載するとサブマウントも廃棄することになる。そこで、光半導体素子はチップキャリアに搭載し、それをサブマウントに載せてもよい。このようにサブマウントよりも小さいチップキャリアに光半導体素子を搭載することでコストを削減することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態に係る光半導体素子モジュールを示す断面図である。
【図２】本発明の実施の形態に係る光半導体素子モジュールを示す上面図である。
【図３】サブマウントの素子搭載面を示す図である。
【図４】サブマウントの裏面を示す図である。
【図５】光半導体素子のロールオフ特性を補償するような回路をフレキシブル回路基板上の信号線路上に設置したときの１０ＧＨｚの光半導体素子モジュールの光出力波形を示す図である。
【図６】リードピンとサブマウントの電極をワイヤ接続した場合と半田接続した場合における１０ＧＨｚの光半導体素子モジュールの反射特性及び通過特性を示す図である。
【図７】本発明の実施の形態に係る光半導体素子モジュールの変形例を示す上面図である。
【図８】従来の光半導体素子モジュールを示す断面図である。
【符号の説明】
【００２６】
１  光半導体素子
３  フレキシブル回路基板
５  キャップ
６  ステム
７  ヒートシンクブロック
８  サブマウント
９  リードピン
１１  第一電極
１２  第二電極
１３  スルーホール
１４  薄膜抵抗（回路素子）
１５  チップインダクタ（回路素子）
【図１】
0004699138.tif 000002
【図２】
0004699138.tif 000003
【図３】
0004699138.tif 000004
【図４】
0004699138.tif 000005
【図５】
0004699138.tif 000006
【図６】
0004699138.tif 000007
【図７】
0004699138.tif 000008
【図８】
0004699138.tif 000009