(57)【特許請求の範囲】
【請求項１】
読取ヘッドによって記憶媒体から読み取られたデータを表すアナログ信号を受け取るアナログ・デジタル・コンバータと通信する非対称性キャンセル・コンポーネントであって、前記コンポーネントは、
前記記憶媒体から読み取られたデータを表す前記アナログ・デジタル・コンバータからのデジタル信号を受け取ることと、
前記デジタル信号が、ヘッド非対称性が未知の時の獲得モード中に受け取られる獲得情報または初期化情報を表すか、またはトラッキング・モード中に受け取られるデータを表すかに応答して異なる定式化を使用して前記デジタル信号の非対称性を示す誤差信号を計算することと、
係数を判定するために前記計算された誤差信号を使用することと、
訂正されたデジタル信号を作るために前記係数を使用して前記デジタル信号を調整することと
を実行する、非対称性キャンセル・コンポーネント。
【請求項２】
前記デジタル信号を調整することが、
調整されたデジタル信号を作るために前記受け取られたデジタル信号に前記係数を適用することと、
前記訂正されたデジタル信号を作るために前記受け取られたデジタル信号から前記調整されたデジタル信号を減算することと
を含む、請求項１に記載の非対称性キャンセル・コンポーネント。
【請求項３】
前記係数を判定するために前記計算された誤差信号を使用することが、
前記デジタル信号が、ヘッド非対称性が未知の時の獲得モード中に受け取られる獲得情報または初期化情報を表す場合に、前記係数を判定するために前記誤差信号に第１利得を適用することと、
前記デジタル信号が、トラッキング・モード中に受け取られるデータを表す場合に、前記係数を判定するために前記誤差信号に第２利得を適用することと、
を含む、請求項１に記載の非対称性キャンセル・コンポーネント。
【請求項４】
前記係数を判定するために前記計算された誤差信号を使用することが、
前記係数を判定するために前記誤差信号に利得を適用することと、
前記誤差信号の大きさに基づいて前記利得を調整することを含み、
前記利得が、前記誤差信号が減る時に減り、前記誤差信号が増える時に増える、請求項１ に記載の非対称性キャンセル・コンポーネント。
【請求項５】
前記誤差信号を計算することが、
前記デジタル信号が、ヘッド非対称性が未知の時の獲得モード中に受け取られる獲得情報または初期化情報を表す場合に、前記誤差信号を計算するために第１式を使用することと、
前記デジタル信号が、トラッキング・モード中に受け取られるデータを表す場合に、前
記誤差信号を計算するために第２式を使用することと、
を含む、請求項１に記載の非対称性キャンセル・コンポーネント。
【請求項６】
前記非対称性キャンセル・コンポーネントからの前記デジタル信号が、検出器によって処理され、前記第２式によれば、
第１時刻および第２時刻に前記検出器によって出力された前記非対称性キャンセル・コンポーネントからのデジタル信号がピークであるかどうかを判定することと、
前記第１時刻および前記第２時刻の前記デジタル信号が前記ピークであるとの判定に応答して、前記誤差信号を作るために前記第１時刻および前記第２時刻に前記検出器に入力された前記デジタル信号を合計することと、
前記第１時刻および前記第２時刻の前記デジタル信号が前記ピークでないとの判定に応答して、前記誤差信号に０をセットすることと
によって前記誤差信号が計算される、請求項５に記載の非対称性キャンセル・コンポーネント。
【請求項７】
前記非対称性キャンセル・コンポーネントからの前記デジタル信号が、検出器によって処理され、前記第２式によれば、
前記検出器に入力された前記非対称性キャンセル・コンポーネントからのデジタル信号が、正の理想的最大ピーク値を超えるまたは負の理想的最大ピーク値より小さいかどうかを判定することと、
前記検出器に入力されたデジタル信号が、前記正の理想的最大ピーク値を超えるとの判定に応答して、前記正のピーク値から前記検出器に入力された前記デジタル信号を引いたものを前記誤差信号にセットすることと、
前記検出器に入力されたデジタル信号が、前記理想的な最小の負のピーク値より小さいとの判定に応答して、前記負のピーク値から前記検出器に入力された前記デジタル信号を引いたものを前記誤差信号にセットすることと
によって前記誤差信号が計算される、請求項５に記載の非対称性キャンセル・コンポー
ネント。
【請求項８】
前記動作が、さらに、
前記デジタル信号が前記理想的な最大の正のピーク値と前記理想的な最小の負のピーク値との間にあるとの判定に応答して、前記検出器に入力された前記デジタル信号の関数を前記誤差信号にセットすること
を含む、請求項７に記載の非対称性キャンセル・コンポーネント。
【請求項９】
前記非対称性キャンセル・コンポーネントからの前記デジタル信号が、検出器によって処理され、前記第２式が、前記検出器に入力された前記デジタル信号を使用して前記誤差信号を計算する、請求項５に記載の非対称性キャンセル・コンポーネント。
【請求項１０】
前記非対称性キャンセル・コンポーネントからの前記デジタル信号が、等化されたデジタル信号を作るために等化器によって処理され、前記第１式によれば、
ある時刻値での等化されたデジタル信号がピークであるかどうかを判定することと、
前記時刻値での前記等化されたデジタル信号が負のピークであるとの判定に応答して、遅延時間だけ分離された正のピークおよび負のピークの等化されたデジタル信号を合計することと
によって前記誤差信号が計算される、請求項５に記載の非対称性キャンセル・コンポーネント。
【請求項１１】
前記第２式によれば、
前記時刻値での前記等化されたデジタル信号が負のピークでないとの判定に応答して、前記誤差信号に０をセットすること
によって前記誤差信号が計算される、請求項１０に記載の非対称性キャンセル・コンポーネント。
【請求項１２】
前記訂正されたデジタル信号を作るために前記係数を使用して前記誤差信号を調整することが、
前記受け取られたデジタル信号を二乗することと、
係数調整された値を作るために前記受け取られたデジタル信号に前記係数をかけることと、
前記訂正されたデジタル信号を作るために前記受け取られたデジタル信号から前記係数調整された値を減算することと
を含む、請求項１に記載の非対称性キャンセル・コンポーネント。
【請求項１３】
記憶媒体に結合し、当該記憶媒体に関する入出力（Ｉ／Ｏ）動作を実行するストレージ・ドライブであって、
前記記憶媒体からデータを読み取るヘッドと、
前記読取ヘッドによって前記記憶媒体から読み取られたデータを表すアナログ信号を受け取るアナログ・デジタル・コンバータと、
請求項１〜１２のいずれか1項に記載の非対称性キャンセル・コンポーネントとを含み、
前記コンポーネントは、
前記記憶媒体から読み取られたデータを表す前記アナログ・デジタル・コンバータからのデジタル信号を受け取ることと、
前記デジタル信号の非対称性を示す誤差信号を計算することと、
係数を判定するために前記計算された誤差信号を使用することと、
訂正されたデジタル信号を作るために前記係数を使用して前記デジタル信号を調整することとを実行する、ストレージ・ドライブ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ストレージ読取チャネルでの非対称性補償の動的方法のシステムおよびデバイスに関する。
【背景技術】
【０００２】
データ・ストレージ・デバイスでの読取プロセス中に、読取ヘッドが、事前に記録されたデータをアナログ信号に変換するために、データ・レコードの上を通る。例えば、磁気テープ・ドライブでは、磁気抵抗読取ヘッド（「ＭＲＲＨ」）が、磁気テープ上の磁束反転として書き込まれたデータ・レコードの上を通る。ＭＲＲＨがテープの上を通る時に、ＭＲＲＨは、磁束反転を、磁気テープに最初に記録されたデータを表す電気アナログ信号に変換する。アナログ・デジタル変換器（「ＡＤＣ」）が、このアナログ信号を周期的にサンプリングし、サンプリングされたアナログ信号をデジタル入力信号に変換する。ＡＤＣは、通常、複数のアナログ入力信号をサンプリングし、変換して、デジタル波形を形成する。磁気媒体ストレージ・デバイスなどのデータ・ストレージ・デバイスは、このデジタル波形形を処理して、テープに最初に書き込まれたデータを再構成する。
【０００３】
データ波形は、通常、磁気媒体上の磁束反転として記録され、対称であり、ＭＲＲＨが完全に調整されているならば、受け取られるアナログ信号が、既知の基準レベルに関して対称になるはずである。例えば、アナログ信号は、０ボルト（０Ｖ）の基準レベルに関して対称とすることができる。残念ながら、製造の不整合および読取ヘッドの摩耗が、読取ヘッドに、磁気媒体から非対称アナログ信号を生成させる場合がある。この非対称アナログ信号は、複数のデジタル入力信号に変換され、非対称デジタル波形が形成される。デジタル波形の非対称性は、データ・ストレージ・デバイスが非対称デジタル入力信号を誤って解釈する確率を高め、データ・エラーの個数の増加をもたらす。
【０００４】
読取ヘッドが非対称アナログ信号を生成することに起因するデータ・エラーは、その読取ヘッドを磁気媒体ストレージ・デバイス内で出荷するのに適さないものにし、故障率を高め、読取ヘッドの製造コストを高める可能性がある。さらに、読取ヘッドが経時的に摩耗した時に、これらの摩耗した読取ヘッドによって生成されるアナログ信号は、より非対称になる。これによって、読取ヘッドおよびデータ・ストレージ・デバイスの寿命が短くなり、訂正不能読取エラーの確率が高まり、保証コストが増える。
【０００５】
同時係属であり本願と同一の譲受人に譲渡された２００４年１０月１５日出願の"Apparatus,System, and Method for Mitigating Signal Asymmetry", by Evangelos S.Eleftheriou, Ernest S. Gale, Robert A. Hutchins, Glen A. Jaquette, and SedatOelcer, having U.S. Application Serial No. 10/966,531に、アナログ・デジタル・コンバータ（ＡＤＣ）からのサンプルをより少ない非対称性誤差を有する変更された信号に変換するのにルックアップ・モジュールを使用して非対称性を軽減する技法が記載されている。
【特許文献１】U.S. Application Serial No.10/966,531
【発明の開示】
【発明が解決しようとする課題】
【０００６】
当技術分野に、非対称性関連エラーを減らすさらなる技法が必要である。
【課題を解決するための手段】
【０００７】
ストレージ読取チャネルでの非対称性補償の方法を提供する。非対称性キャンセル・コンポーネントが、読取ヘッドによる記憶媒体からのデータ読取を表すアナログ信号を受け取るアナログ・デジタル・コンバータと通信する。非対称性キャンセル・コンポーネントは、記憶媒体から読み取られたデータを表すデジタル信号をアナログ・デジタル・コンバータから受け取り、デジタル信号の非対称性を示す誤差信号を計算する。計算された誤差信号が、係数の判定に使用される。デジタル信号が、係数を使用して調整されて、訂正されたデジタル信号が作られる。
【発明を実施するための最良の形態】
【０００８】
本発明を、次の説明で、図面を参照して好ましい実施形態において説明するが、図面では、類似する符号が同一のまたは類似する要素を表す。本発明を、本発明の目的を達成するための最良の態様に関して説明するが、当業者は、本発明の趣旨または範囲から外れずに、これらの教示に鑑みて変形形態を達成できることを諒解するであろう。
【０００９】
図１に、磁気テープ・ドライブ１０の実施形態を示す。磁気テープ・ドライブは、磁気テープ・カートリッジ１１の磁気テープ１４に関して情報を読み取り、書き込む手段を提供する。磁気テープ・カートリッジに、保存され、後の時に読み取られるデータを保管するための磁気テープ記憶媒体が含まれる。さらに、磁気テープ・カートリッジをテープ・ドライブの間で交換することができ、あるテープ・ドライブで書き込まれたある磁気テープが、別のテープ・ドライブによって読み取られる。磁気テープ・カートリッジ１１に、１つまたは２つのリール１５および１６に巻き付けられた、ある長さの磁気テープ１４が含まれる。
【００１０】
単一リールの磁気テープ・カートリッジ１１が図示されているが、その例が、LinearTape Open（ＬＴＯ）フォーマットに従う磁気テープ・カートリッジである。磁気テープ・ドライブ１０の例が、ＬＴＯテクノロジに基づくＩＢＭ  ３５８０  Ｕｌｔｒｉｕｍ磁気テープ・ドライブである。単一リール・磁気テープ・ドライブおよび関連するカートリッジのさらなる例が、ＩＢＭ  ３５９２  ＴｏｔａｌＳｔｏｒａｇｅ  Ｅｎｔｅｒｐｒｉｓｅ磁気テープ・ドライブおよび関連する磁気テープ・カートリッジである。二重リール・カートリッジの例が、ＩＢＭ  ３５７０磁気テープ・カートリッジおよび関連するドライブである。代替実施形態では、使用できる追加のテープ・フォーマットに、DigitalLinear Tape（ＤＬＴ）、Digital Audio Tape（ＤＡＴ）などが含まれる。
【００１１】
磁気テープ・ドライブ１０に、インターフェース２１で受け取られたホスト・システム２０から受け取られたコマンドに従って磁気テープ・ドライブを動作させるための記録システムの１つまたは複数のコントローラ１８が含まれる。コントローラに、通常、ロジックまたは１つもしくは複数のマイクロプロセッサあるいはその両方が、情報およびマイクロプロセッサを動作させるプログラム情報を保管するメモリ１９と共に含まれる。プログラム情報は、フロッピ・ディスクまたは光ディスクなどのコントローラ１８への入力によって、磁気テープ・カートリッジからの読取によって、または他の適当な手段によって、インターフェース２１を介してメモリに供給することができる。磁気テープ・ドライブ１０に、独立型ユニットを含めることができ、あるいは、テープ・ライブラリの一部または他のサブシステムを含めることができる。磁気テープ・ドライブ１０は、ホスト・システム２０に直接に、ライブラリを介して、またはネットワークを介して結合することができ、インターフェース２１でSmall Computer Systems Interface（ＳＣＳＩ）、光ファイバ・チャネル相互接続などを使用することができる。磁気テープ・カートリッジ１１を、磁気テープ・ドライブ１０に挿入し、磁気テープ・ドライブによってロードすることができ、その結果、記録システムの１つまたは複数の読取ヘッド２３または書込ヘッドあるいはその両方が、リール１５および１６を回転させる２つのモータ２５によってテープが縦に移動される時に磁気テープ１４に関して信号の形の情報を読み取り、または書き込み、あるいはその両方を行うようになる。磁気テープに、通常は、複数の平行のトラックまたはトラックのグループが含まれる。当業者に既知のように、ＬＴＯフォーマットなど、ある種のテープ・フォーマットでは、トラックが、別々のラップの前後に蛇行するパターンに配置される。また、記録システムに、読取ヘッドまたは書込ヘッドあるいはその両方の別の組に電子的に切り替え、または磁気テープの横方向に読取ヘッド２３または書込ヘッドあるいはその両方をシークし、移動し、所望の１つまたは複数のラップにヘッドを位置決めし、いくつかの実施形態で所望の１つまたは複数のラップにトラック追従し、あるいはその両方を行うために、ラップ制御システム２７を含めることができる。ラップ制御システムは、モータ・ドライバ２８を介してモータ２５の動作も制御することができ、これらの両方が、コントローラ１８による指示に応答して行われる。
【００１２】
コントローラ１８は、当業者に既知のように、バッファ３０および記録チャネル３２を使用して、磁気テープから読み取られ、書き込まれるデータのデータ・フローおよびフォーマッタも提供する。
【００１３】
磁気テープ・ドライブ１０に、さらに、読取ヘッドが磁気テープ上の磁気信号を検出できるように、読取ヘッド２３に関して磁気テープ１４を移動するモータ２５とリール１５および１６が含まれる。記録チャネル３２の読取チャネルは、読取ヘッドによって検出された磁気信号をデジタル・サンプリングして、さらなる処理のために磁気信号のデジタル・サンプルを供給する。
【００１４】
図２に、読取ヘッド２３によって検出された磁気信号のデジタル・サンプルを供給する非対称性キャンセル回路５２の実施形態を含む、図１の記録チャネル３２の読取チャネル５０のコンポーネントの、すべてではなく一部の実施形態を示す。読取チャネルが複数の平行トラックを同時に読み取ることができる実施形態では、記録チャネル３２に複数の読取チャネルを含めることができ、そのコンポーネントの一部を共用することができる。
【００１５】
図２に関して、アナログ・デジタル・コンバータ（ＡＤＣ）５４が、テープから読み取られたアナログ信号５６を、読取チャネル５０のコンポーネントによって処理できるデジタル・サンプルに変換する。ＡＤＣ  ５４のデジタル信号出力（Ｚｋ）が、非対称性キャンセル回路５２に入力され、非対称性キャンセル回路５２は、このデジタル信号を処理して、下で説明する形で非対称性の影響および読取エラーの可能性を下げる。非対称性キャンセル回路５２からの調整されたデジタル信号（
【００１６】
【数１】
0004812586.tif 000002
【００１７】
）が、等化器５８への入力として供給される。一実施形態で、等化器５８に、調整可能なタップを有する有限インパルス応答（ＦＩＲ）フィルタを含めることができる。等化器５８は、デジタル・サンプルを変更して、書込ヘッド、磁気テープ、および読取ヘッドの磁気記録特性に起因する信号の差を補償する。この変更は、一連の特定の関数に基づき、この関数の係数は、等化器５８によって適合させることができる。等化器５８によって出力された変更されたデジタル・サンプルは、補間器６０に供給され、補間器６０には、この信号を１ビット間隔または１シンボル間隔だけ離隔した信号サンプルに離隔させるタイミング回路が含まれる。
【００１８】
磁気信号の情報内容の判定は、磁気信号の磁気推移のタイミングまたは位置を判定することを必要とする。通常、アナログ信号５６は、磁気テープ上にデータを書き込むのに使用されるクロックに関して非同期にとられる。補間器６０は、非同期サンプルを、書込クロックまたは磁気記録推移のクロックと同期していると考えることのできるサンプルのセットに補間する。可変利得増幅器回路（ＶＧＡ）６２は、カスタム設計のロジック回路を含めることができるが、補間器６０からの信号に対する利得を調整して、同期サンプルを最適レベルにスケーリングする。
【００１９】
ビタビ検出器などの検出器６４が、ＶＧＡ  ６２から利得調整された同期デジタル・サンプルを受け取って、デジタル・サンプルによって表されるデータ情報すなわち０または１を判定する。判定されたデータ情報が、さらなる処理のために信号６６として出力され、信号６６は、テープに書き込まれたデータを表す２進データである。一実施形態で、データ情報の判定のほかに、検出器６４は、同期化され利得調整された等化器出力を所望の値と比較し、最も近い所望の値を判定し、次に、その最も近い所望の値を、検出器出力（ｙｋ）６７として示された検出器６４出力（ｙｋ）として選択することができる。この出力（ｙｋ）が、検出器からのもう１つの出力である。検出器出力（ｙｋ）６７に、ＶＧＡ  ６２の出力での理想的な信号の推定値であるデジタル化された８ビット・ワードを含めることができる。
【００２０】
一実施形態で、非対称性キャンセル回路５２は、入力されたデジタル信号（Ｚｋ）に係数αを適用して、この信号の非対称性を減らすように変更された出力デジタル信号（
【００２１】
【数２】
0004812586.tif 000003
【００２２】
）を作る。一実施形態で、出力デジタル信号（
【００２３】
【数３】
0004812586.tif 000004
【００２４】
）は、下の式（１）に従って計算される。
【００２５】
【数４】
0004812586.tif 000005
【００２６】
この式（１）は、入力されたデジタル信号（Ｚｋ）から、係数（α）に入力されたデジタル信号（Ｚｋ）の二乗をかけたものを引く。非対称性キャンセル回路５２に、入力されたデジタル信号（Ｚｋ）を二乗する回路６８と、係数（α）７２に二乗された入力デジタル信号（Ｚｋ）２をかける乗算回路７０を含めることができる。
【００２７】
係数（α）は、入力されたデジタル信号に、獲得フェーズ中に読み取られるデータ・セット・セパレータ（data set separator、ＤＳＳ）などの初期化情報が含まれるかどうかに応じて変化する可能性がある。一実施形態で、ＤＳＳが、読取チャネル５０を初期化するのに使用される。テープに保管された情報の最初の読取の際に、ヘッド非対称性は未知である。係数（α）は、入力されたデジタル信号に、トラッキング・フェーズ中に読み取られたユーザ・データが含まれる時にも変化する可能性がある。
【００２８】
非対称性キャンセル回路５２に、獲得情報、例えばＤＳＳが読み取られている時に係数（α）を計算する獲得係数エスティメータ８０と、ヘッドの非対称性の推定値が判定される初期化の後のトラッキング・フェーズ中にデータが読み取られている時に係数（α）を計算するトラッキング係数エスティメータ９０とが含まれる。
【００２９】
獲得係数エスティメータ８０に、誤差計算回路８２が含まれ、誤差計算回路８２は、等化器出力（Ｕｋ）８４と、等化器出力（Ｕｋ）８４が正のピーク（δｋ＝１）または負のピーク（δｋ＝−１）のどちらであるかを判定するのに使用されるトラッキング閾値信号８６とに基づいて誤差信号を計算する。誤差計算回路８２は、獲得利得（ｇＡＣＱ）８８が適用される誤差信号を計算する。誤差信号は、正のトラッキング閾値信号８６によって資格を与えられる最後の正のピークおよび負のトラッキング閾値信号８６によって資格を与えられる最後の負のピークを加算することによって判定される。獲得利得（ｇＡＣＱ）８８を調整された誤差信号が、時刻ｋに遅延レジスタ８９の現在の値に加算されて、係数（α）７２の新しい値が作られる。係数（α）７２は、動作のモードに応じて、遅延レジスタ８９の出力から、および遅延レジスタ９８の出力からも判定される。下の式（２）は、誤差計算回路８２が、獲得利得（ｇＡＣＱ）８８が適用される誤差信号（ｅｋ）を推定する一実施形態を提供し、ここで、
【００３０】
【数５】
0004812586.tif 000006
【００３１】
は、等化器出力ｕｋが正のトラッキング閾値より大きいピークである（δｋ＝１）最後の正の等化器ピークであり、
【００３２】
【数６】
0004812586.tif 000007
【００３３】
は、等化器出力ｕｋが負のトラッキング閾値より小さいピークである（δｋ＝−１）最後の負の等化器ピークである。
【００３４】
【数７】
0004812586.tif 000008
【００３５】
したがって、式（２）を用いると、誤差信号は、最後の正のピーク
【００３６】
【数８】
0004812586.tif 000009
【００３７】
および最後の負のピーク
【００３８】
【数９】
0004812586.tif 000010
【００３９】
について等化器出力を合計することによって計算される。そうではなく、サンプリングされた等化器出力が負のピークでない場合に、誤差信号は０である。
【００４０】
トラッキング係数エスティメータ９０に、検出器６４への入力（ｙｋ）９４と検出器出力（ｙｋ）６７（読取信号の推定された所望の値を含む）とに基づいて誤差信号を計算する誤差計算回路９２が含まれる。誤差計算回路９２は、トラッキング利得（ｇＴＲＫ）９６が適用される誤差信号を計算する。トラッキング利得（ｇＴＲＫ）９６を調整された誤差信号が、時刻ｋに遅延レジスタ９８の現在の値と加算されて、係数（α）７２の新しい値が作られる。
【００４１】
図２では、Partial Response 4（ＰＲ４）またはExtendedPartial Response 4（ＥＰＲ４）の最尤検出器を、検出器６４として使用することができる。理想的なＥＰＲ４波形は、５つの理想的なサンプル値、−２、−１、０、１、２を有する。理想的なＰＲ４波形は、３つの理想的なサンプル値−２、０、２を有する。したがって、＋２は、各チャネルでの最大の可能な正のピークを示し、−２は、最大の可能な負のピークを示す。さらに、信号の２対を使用して、誤差計算回路９２によって生成される誤差を生成することができ、ｙｋ＝−２の時には入力（ｙｋ）９４および検出器出力（ｙｋ）６７であり、ｙｋ−ｄ＝２の時には入力（ｙｋ）９４およびｙｋである。入力（ｙｋ）９４は、検出器入力での信号であり、検出器出力（ｙｋ）６７は、その信号がそうであると思われる検出器６４による推定値、例えばＥＰＲ４の場合に｛−２，−１，０，＋１，＋２｝である。検出器６４を介する遅延があるので、入力（ｙｋ）９４は、検出器出力（ｙｋ）６７と一致するように遅延されなければならない。ｙｋ＝＋２の場合に、正のピークが発生しており、ｙがレジスタに保管される。ｙｋ＝−２の場合に、負のピークが発生しており、誤差信号（ｅｋ）が、正ピーク・レジスタに保管された検出器出力（ｙｋ）６７の最後の値と、負のピークに関連する検出器出力（ｙｋ）６７の現在の値とを加算することによって計算される。例えば、受け取られた信号が０  ０  ０  １．１  ２．２  １．１  ０  ０  ０  −０．９  −１．８  −０．９  ０  ０  ０であり、期待される理想的な波形が０  ０  ０  １  ２  １  ０  ０  ０  −１  −２  −１  ０  ０  ０であると仮定する。最初の正のピークは、理想的な波形が＋２と等しい時に発生し、２．２の受け取られた値が、遅延レジスタに保管される。誤差信号（ｅｋ）は、次の負のピークが発生した時すなわち、理想的な波形が−２と等しく、受け取られた値が−１．８である時に生成される。したがって、誤差は、２．２−１．８＝０．４である。さらに、ＥＰＲ４またはＰＲ４以外の最尤検出器について多数のターゲット・チャネルがある。
【００４２】
式（３）は、誤差計算回路９２が、トラッキング利得（ｇＴＲＫ）９６が適用される誤差信号を計算する上の実施形態の全般的な数学的記述である。
【００４３】
【数１０】
0004812586.tif 000011
【００４４】
他の実施形態で、＋２、−２表記は、単にＥＰＲ４チャネルまたはＰＲ４チャネルの表記上の便宜の問題である。ＥＰＲ４チャネルは、係数｛−１２８，−６４，０，＋６４，＋１２８｝または同一の相対的関係を有する係数の任意の集合によって記述することができ、ピーク係数は、＋２、−２に制限されない。同様に、ＰＲ４チャネルは、係数｛−１２８，０，１２８｝または同一の相対的関係を有する係数の任意の集合によって記述することができ、ピーク係数は、＋２、−２に制限されない。
【００４５】
式（３）を用いると、誤差信号（ｅｋ）は、遅延（ｄ）だけ分離された検出器６４の信号出力（ｙｋおよびｙｋ−ｄ）が正および負のピークである時の、ある遅延だけ分離された検出器６４の入力信号（ｙｋおよびｙｋ−ｄ）を合計することによって計算される。
【００４６】
下の式（４）は、誤差計算回路９２が、トラッキング利得（ｇＴＲＫ）９６が適用される誤差信号を計算する代替実施形態を提供する。
【００４７】
【数１１】
0004812586.tif 000012
【００４８】
式（４）を用いると、誤差信号（ｅｋ）は、入力信号（ｙｋ）が理想的な正のピーク（＋２）より大きい場合に正のピーク値（＋２）から検出器６４の入力（ｙｋ）９４を引くこと、入力信号（ｙｋ）が理想的な負のピーク（−２）より小さい場合に負のピーク値（−２）から検出器６４の入力（ｙｋ）９４を引くこと、または０と１の間の値「Ａ」に入力信号（ｙｋ）の符号｛＋１，−１｝をかけることによって計算される。値「Ａ」には、入力信号（ｙｋ）がピークの間である場合にも小さい誤差訂正項（ｅｋ）があるように、小さい値、例えば０．１をセットすることができる。
【００４９】
説明されたアルゴリズムでは、誤差信号が基づく信号がピーク値でない場合に、係数（α）の計算に使用される誤差信号に、０または小さい値をセットすることができる。誤差信号がそれに基づいて計算される信号がピークである場合に、誤差信号は、ピークで計算されたものでない信号の場合より大きくなる。さらに、適用される獲得利得（ｇＡＣＱ）８８およびトラッキング利得（ｇＴＲＫ）９６は、（α）計算の反応時間にも影響し、したがって調整の時間にも影響する。ある実施形態で、（α）の安定した値を得るためのループの望ましい時間が短く、したがって、高速獲得により大きい利得を必要とするので、獲得利得（ｇＡＣＱ）８８が、トラッキング利得（ｇＴＲＫ）９６より大きい値を有する場合がある。さらに、データ読み取られている間のトラッキング中に、トラッキング利得（ｇＴＲＫ）９６を、非対称性誤差が減る際に動的に調整することができる。
【００５０】
ある点で、非対称性誤差が十分に小さい値まで減った時に、係数（α）７２に、獲得係数エスティメータ８０およびトラッキング係数エスティメータ９０の論理による適応なしの固定値をセットすることができる。
【００５１】
図３に、非対称性キャンセル回路５２の論理および回路によって実行される動作を示す。記憶媒体、例えばテープ媒体から読み取られたデータを表すＡＤＣ  ５４からのデジタル信号（Ｚｋ）を受け取る時（ブロック２００）。（ブロック２０２で）デジタル信号（Ｚｋ）が、獲得モード中に読み取られる、ＤＳＳデータなどの初期化データを表す場合に、第１式を使用する（ブロック２０４で）。
【００５２】
一実施形態で、この第１式に、上で述べた式（２）を含めることができる。この実施形態では、時刻値ｋでの等化器５８からの等化されたデジタル信号（Ｕｋ）が、正のピークであり、正のトラッキング閾値より大きい（δｋ＝１）、または負のトラッキング閾値より小さい負のピークである（δｋ＝−１）であるかどうかに関する判定を行う（ブロック２０６で）。等化器５８出力（Ｕｋ）がピークでない場合に、誤差信号は０であり、獲得係数エスティメータ８０は更新されない（ブロック２０８で）。制御は、その後、ブロック２０８からブロック２２２に進み、
【００５３】
【数１２】
0004812586.tif 000013
【００５４】
である。（ブロック２０６で）、等化器出力（Ｕｋ）８４が負のピークである場合に、誤差信号を、最後の正のピークの等化されたデジタル信号と遅延時間（Ｄ（ｋ））だけ分離された現在の負のピークの等化されたデジタル信号との合計、例えば
【００５５】
【数１３】
0004812586.tif 000014
【００５６】
として計算する（ブロック２１０で）。第１利得（獲得利得（ｇＡＣＱ）８８）を誤差信号（ｅｋ）に適用して（ブロック２１２で）、係数（α）７２を調整する。一実施形態で、時刻ｋの係数（α）７２に、第１利得（獲得利得（ｇＡＣＱ）８８）と時刻ｋの誤差信号の積と時刻ｋの遅延レジスタ８９の値の合計が含まれる。時刻ｋ＋１の遅延レジスタ８９は、時刻ｋの係数（α）７２の値を得る。ブロック２１２または２０８から、制御はブロック２２２に進んで、等化器への出力を作る。
【００５７】
（ブロック２０２で）ＡＤＣ  ５４の出力（Ｚｋ）が、トラッキング・データ、例えばテープに書き込まれたフォーマットされた顧客データを表す場合に、第２式を使用して、時刻ｋの誤差信号（ｅｋ）を計算する。トラッキング誤差信号の計算に第１方法１または第２方法２のどちらを使用するかに関する判定を行う（ブロック２１３で）。複数の方法のどちらを使用するかの表示は、管理者が構成することができ、読取チャネル５０によって使用される構成設定でセットされる。方法１について、第２式を使用して（ブロック２１４で）時刻ｋの誤差信号（ｅｋ）を計算する。一実施形態で、誤差信号を、上で述べた式（３）を使用して計算することができる。この実施形態では、第１時刻（ｋ−ｄ）および第２時刻（ｋ）に検出器６４によって出力されたデジタル信号、例えば出力信号（ｙｋおよびｙｋ−ｄ）が、ピークであるかどうかに関する判定を行う（ブロック２１６で）が、ここで、ｄは信号の間の遅延時間である。信号がピークでない場合には、（ブロック２０８で）誤差信号は０であり、トラッキング係数エスティメータ９０は更新されない。ブロック２０８から、制御はブロック２２２に進んで、等化に従って変更された出力信号
【００５８】
【数１４】
0004812586.tif 000015
【００５９】
を作る。そうではなく、信号がピークである場合に、第１時刻および第２時刻に検出器６４に入力されたデジタル信号（ｙｋおよびｙｋ−ｄ）を合計して（ブロック２１８で）、誤差信号を作る。第２利得（トラッキング利得（ｇＴＲＫ）９６）を誤差信号（ｅｋ）に適用して（ブロック２２０で）、遅延レジスタ９８を調整する。一実施形態で、時刻ｋの係数（α）７２に、第２利得（トラッキング利得（ｇＴＲＫ）９６）と時刻ｋの誤差信号の積と時刻ｋの遅延レジスタ９８の値との合計が含まれる。時刻ｋ＋１の遅延レジスタ９８は、時刻ｋの係数（α）７２の値を得る。
【００６０】
係数（α）７２を決定した（ブロック２２０で）ならば、ブロック２２２で、係数（α）７２と入力デジタル信号の二乗との積すなわち（
【００６１】
【数１５】
0004812586.tif 000016
【００６２】
）を、入力デジタル信号（Ｚｋ）から引いて、非対称信号の影響を減らすために調整された出力信号（
【００６３】
【数１６】
0004812586.tif 000017
【００６４】
）を作る。
【００６５】
（ブロック２１３で）第２方法２が選択された場合に、制御は図４のブロック２５０に進んで、上で述べた式（４）を使用して、第２式について誤差信号を計算する。第２方法を用いると、第２式は、検出器６４に入力された非対称性キャンセル回路からのデジタル信号すなわち入力（ｙｋ）９４が、理想的なターゲット最大正ピークｙｋ、例えば＋２より大きかどうかを判定する（ブロック２５２で）ことによって計算される（ブロック２５０で）。そうである場合には、誤差信号に、理想的なターゲット・ピークｙｋ値から検出器への入力で受け取られたデジタル信号を引いた値、例えば＋２−ｙｋをセットする（ブロック２５４で）。そうではなく、（ブロック２５６で）検出器６４への入力ｙｋが、理想的なターゲット最小負ピーク値ｙｋ、例えば−２より小さい場合に、誤差信号に、理想的なターゲット負ピーク値ｙｋから検出器の入力で受け取られたデジタル信号を引いた値、例えば−２−ｙｋをセットする（ブロック２５８で）。そうではなく、検出器６４への入力ｙｋが、理想的なターゲット最大ピーク値と理想的なターゲット最小ピーク値の間にある場合には、誤差信号に、変数「Ａ」とｙｋの符号の積をセットする（ブロック２６０で）。ブロック２５４、２５８、または２６０で誤差信号を計算した後に、制御は、ブロック２２２に進んで、誤差信号を使用して係数（α）７２を計算する。
【００６６】
当業者は、本明細書に示されたコンポーネントに関して変更を行えることを理解するであろう。さらに、当業者は、本明細書に示されたものと異なる特定のコンポーネント配置を使用できることを理解するであろう。
【００６７】
読取チャネルおよび非対称性キャンセル回路５２の説明されたコンポーネントに、ディスクリート・ロジック、ＡＳＩＣ（特定用途向け集積回路）、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）、カスタム・プロセッサなどを含めることができる。回路での非対称性キャンセル動作の実装は、コントローラ１８および磁気テープ・ドライブ１０の他のプロセッサの処理の重荷を減らす。
【００６８】
読取チャネルの説明されたコンポーネントと、図３および４に関して説明した非対称性キャンセル回路５２の動作は、プロセッサによって実行されるプログラムのサブルーチンまたは他のソフトウェア実装で実装することもできる。図３および４に示された動作など、非対称性キャンセル回路５２の動作を実装するそのようなプログラムは、磁気記憶媒体（例えば、ハード・ディスク・ドライブ、フロッピ・ディスク、テープなど）、光ストレージ（ＣＤ−ＲＯＭ、ＤＶＤ、光ディスクなど）、揮発性および不揮発性のメモリ・デバイス（例えば、ＥＥＰＲＯＭ、ＲＯＭ、ＰＲＯＭ、ＲＡＭ、ＤＲＡＭ、ＳＲＡＭ、フラッシュ・メモリ、ファームウェア、プログラマブル・ロジックなど）などのコンピュータ可読媒体で実装することができる。説明された動作を実装するコードは、さらに、ハードウェア・ロジック（例えば、集積回路チップ、プログラマブル・ゲート・アレイ（ＰＧＡ）、特定用途向け集積回路（ＡＳＩＣ）など）で実装することができる。
【００６９】
図１および２で別々のコンポーネントとして図示されたコンポーネントを、単一回路デバイスで実装することができ、あるいは、１つの図示されたコンポーネントの機能を、別々の回路デバイスで実装することができる。
【図面の簡単な説明】
【００７０】
【図１】テープ・ドライブの実施形態を示す図である。
【図２】読取チャネルおよび非対称性キャンセル回路の実施形態を示す図である。
【図３】非対称性キャンセル・コンポーネントによって実行される動作の実施形態を示す図である。
【図４】非対称性キャンセル・コンポーネントによって実行される動作の実施形態を示す図である。
【符号の説明】
【００７１】
１０  磁気テープ・ドライブ
１１  磁気テープ・カートリッジ
１４  磁気テープ
１５  リール
１６  リール
１８  コントローラ
１９  メモリ
２０  ホスト・システム
２１  インターフェース
２３  読取ヘッド
２５  モータ
２７  ラップ制御システム
２８  モータ・ドライバ
３０  バッファ
３２  記録チャネル
５０  読取チャネル
５２  非対称性キャンセル回路
５４  アナログ・デジタル・コンバータ（ＡＤＣ）
５６  アナログ信号
５８  等化器
６０  補間器
６２  可変利得増幅器回路（ＶＧＡ）
６４  検出器
６６  信号
６８  回路
６７  検出器出力（ｙｋ）
７０  乗算回路
７２  係数（α）
８０  獲得係数エスティメータ
８２  誤差計算回路
８４  等化器出力（Ｕｋ）
８６  トラッキング閾値信号
８８  獲得利得（ｇＡＣＱ）
８９  遅延レジスタ
９０  トラッキング係数エスティメータ
９２  誤差計算回路
９４  入力（ｙｋ）
９６  トラッキング利得（ｇＴＲＫ）
９８  遅延レジスタ
【図１】
0004812586.tif 000018
【図２】
0004812586.tif 000019
【図３】
0004812586.tif 000020
【図４】
0004812586.tif 000021