(57)【特許請求の範囲】
【請求項１】
少なくとも１つのチップを含むベースボールグリッドアレイ（ＢＧＡ）パッケージと、
前記ベースＢＧＡパッケージ上に積層され、少なくとも１つのチップを含む多数のＢＧＡパッケージとを含み、
前記ベースＢＧＡパッケージ及びその上部に積層される多数のＢＧＡパッケージはソルダボールによって電気的に導通され、
前記ベースＢＧＡパッケージ及びベースＢＧＡパッケージ上に積層されるそれぞれのＢＧＡパッケージは、
表面にワイヤボンディングパッドが配列され、背面に前記ワイヤボンディングパッドと電気的に連結されるソルダボール載置パッドが配列された印刷回路基板と、
前記印刷回路基板の表面に付着され、ボンディングパッドを含む少なくとも１つの半導体チップと、
前記半導体チップのボンディングパッドと前記印刷回路基板のワイヤボンディングパッドとを連結するワイヤと、
前記ワイヤボンディングパッド、ボンディングパッド及びワイヤを覆い包むように印刷回路基板の所定部分に形成される封止体と、
前記印刷回路基板の底面のソルダボール載置パッドに付着されるソルダボールとを含み、
前記最上部ＢＧＡパッケージを除外したＢＧＡパッケージの封止体は最上部に位置する半導体チップの表面が露出されるように形成され、
前記封止体によって露出された最上部の半導体チップ表面と、その上部に積層されるＢＧＡパッケージのソルダボール間に回路層が介在され、
前記回路層は前記ソルダボール載置パッド及び前記ソルダボール載置パッドと半導体チップのボンディングパッドとを連結する導電パターンを備え、
前記回路層のソルダボール載置パッドと導電パターンとは前記半導体チップのボンディングパッドと一体に構成されたことを特徴とする積層型ＢＧＡパッケージ。
【請求項２】
前記少なくとも１つの半導体チップは、素子が形成された面が上部を向くように付着されることを特徴とする請求項１に記載の積層型ＢＧＡパッケージ。
【請求項３】
前記回路層のソルダボール載置パッドは前記基板底面のソルダボール載置パッドと対応するように配され、
前記ソルダボールは回路層のソルダボール載置パッド及び基板のソルダボール載置パッドとコンタクトされるように付着されることを特徴とする請求項１に記載の積層型ＢＧＡパッケージ。
【請求項４】
前記最上部に積層されるＢＧＡパッケージの封止体は該当パッケージ内の最上部に付着されるチップの表面を覆うように形成されることを特徴とする請求項１に記載の積層型パッケージ。
【請求項５】
前記ベースパッケージ及び積層される多数のＢＧＡパッケージそれぞれは同一数の半導体チップを含むことを特徴とする請求項１に記載の積層型ＢＧＡパッケージ。
【請求項６】
前記ベースパッケージ及び積層される多数のＢＧＡパッケージは相異なる数の半導体チップを含むことを特徴とする請求項１に記載の積層型ＢＧＡパッケージ。
【請求項７】
前記積層されたＢＧＡパッケージ間を連結するソルダボールは密封剤により封止されることを特徴とする請求項１に記載の積層型ＢＧＡパッケージ。
【請求項８】
前記１つのＢＧＡパッケージに実装される半導体チップの数は２つまたは３つであることを特徴とする請求項１に記載の積層型ＢＧＡパッケージ。
【請求項９】
第１ないし第ｎパッケージが順次に積層、連結された積層型ＢＧＡ半導体パッケージであり、
前記第１ないし第ｎパッケージは、上面にワイヤボンディングパッドが配列されて底面にソルダボール載置パッドが配列された印刷回路基板と、前記印刷回路基板の上面に付着されて上面にボンディングパッドが配列されている少なくとも１つの半導体チップと、前記印刷回路基板のワイヤボンディングパッドと前記半導体チップのボンディングパッドとを連結するワイヤと、前記ワイヤボンディングパッド、ボンディングパッド及びワイヤを覆い包むように前記印刷回路基板の所定部分に形成される封止体、及び前記印刷回路基板の底面に付着されるソルダボールを含み、前記第１ないし第ｎ−１パッケージの上部に、最上部の半導体チップと電気的に連結されるように回路層が付着され、
前記回路層は上部に積層されるパッケージのソルダボールと電気的に連結され、
前記回路層は前記ソルダボール載置パッド及び前記ソルダボール載置パッドと半導体チップのボンディングパッドとを連結する導電パターンを備え、
前記回路層のソルダボール載置パッドと導電パターンとは前記半導体チップのボンディングパッドと一体に構成されたことを特徴とする積層型ＢＧＡ半導体パッケージ。
【請求項１０】
前記少なくとも１つの半導体チップは素子が形成された面が上部を向くように付着されることを特徴とする請求項９に記載の積層型ＢＧＡパッケージ。
【請求項１１】
前記第１ないし第ｎ−１パッケージの封止体は最上部に付着される半導体チップの表面が露出されるように形成されることを特徴とする請求項９に記載の積層型ＢＧＡパッケージ。
【請求項１２】
前記回路層のソルダボール載置パッドは前記基板底面のソルダボール載置パッドと対応するように配され、
前記ソルダボールは回路層のソルダボール載置パッド及び基板のソルダボール載置パッドとコンタクトされるように付着されることを特徴とする請求項９に記載の積層型ＢＧＡパッケージ。
【請求項１３】
前記第ｎパッケージの封止体は該当パッケージ内の最上部に付着されるチップの表面を覆うように形成されることを特徴とする請求項９に記載の積層型ＢＧＡパッケージ。
【請求項１４】
前記第１ないし第ｎパッケージそれぞれは同一数の半導体チップを含むことを特徴とする請求項９に記載の積層型ＢＧＡパッケージ。
【請求項１５】
前記第１ないし第ｎパッケージは相異なる数の半導体チップを含むことを特徴とする請求項９に記載の積層型ＢＧＡパッケージ。
【請求項１６】
前記第２ないし第ｎパッケージのソルダボールは密封剤によって封止されることを特徴とする請求項９に記載の積層型ＢＧＡパッケージ。
【請求項１７】
（ａ）少なくとも１つの半導体チップを備えるＢＧＡパッケージを準備する段階と、
（ｂ）前記ＢＧＡパッケージ上部に前記半導体チップと電気的に連結されるように回路層を形成する段階と、
（ｃ）前記回路層の上部に他のＢＧＡパッケージを少なくとも１つ積層させる段階とを含み、
前記ＢＧＡパッケージを準備する段階は、
上面にワイヤボンディングパッドが配列されており、底面にソルダボール載置パッドを備えた印刷回路基板を提供する段階と、
前記印刷回路基板の上面に、ボンディングパッドを備えた第１半導体チップを付着する段階と、
前記第１半導体チップのボンディングパッドと前記印刷回路基板のワイヤボンディングパッドとをワイヤでボンディングする段階と、
前記第１半導体チップ上部に、ボンディングパッドを備えた第２半導体チップを付着する段階と、
前記第２半導体チップのボンディングパッドと前記印刷回路基板のワイヤボンディングパッドとをワイヤでボンディングする段階と、
前記印刷回路基板のワイヤボンディングパッド、第１及び第２半導体チップのボンディングパッド及びワイヤを保護するように印刷回路基板の所定部分に封止体を形成する段階と、
前記印刷回路基板の背面にソルダボールをソルダリングする段階とを含み、
前記回路層を形成する段階は、
前記第２半導体チップのボンディングパッドの形成と同時に、ソルダボール載置パッドと、ソルダボール載置パッド及びボンディングパッドを連結する導電パターンとを形成することを特徴とする積層型ＢＧＡパッケージの製造方法。
【請求項１８】
前記最上部に積層されるＢＧＡパッケージの封止体を形成する段階は、前記第２チップ表面が覆われるように封止体を形成することを特徴とする請求項１７に記載の積層型ＢＧＡパッケージの製造方法。
【請求項１９】
前記ソルダボールをソルダリングする段階後に、前記パッケージとパッケージ間を連結するソルダボールを密封剤で封止する段階をさらに含むことを特徴とする請求項１７に記載の積層型ＢＧＡパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージに係り、さらに具体的には少なくとも１つのチップを含む積層型ボールグリッドアレイパッケージに関する。
【背景技術】
【０００２】
個人用携帯電子製品を始めとする電子機器の容量及び速度が向上しつつ、そのサイズも小型化されるにつれ、半導体パッケージもやはり大容量化、高速化及び軽薄短小化されていく趨勢である。
【０００３】
現在、パッケージのサイズを小さくするために、ピンの代わりにボールを使用するボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ、以下、ＢＧＡ）パッケージ及びチップの大きさを大きく外れない範囲内で組立てられうるチップスケールパッケージ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ：ＣＳＰ）が提案されている。
【０００４】
従来より、単位半導体パッケージ当たり実装密度を高めつつ、１つのパッケージで多数の機能を行えるように積層型パッケージが提案されており、その一例が特許文献１に開示されている。
【０００５】
同特許文献１は、多数個のＢＧＡパッケージが上下に積層された構造を開示する。前記特許で、単位ＢＧＡパッケージは、基板と、基板上部の中央に配されるモールディングされた半導体チップと、半導体チップを中心に両側の基板底面に配されるソルダボールとを含み、前記特許の積層型パッケージはこのような構造の単位ＢＧＡパッケージがソルダボールを電気的媒介体に利用して上下積層されている。しかし、前記の積層型ＢＧＡパッケージはソルダボールが半導体チップ両側に配されることにより、パッケージサイズがチップサイズより大きくなる問題点がある。また、単位ＢＧＡパッケージの高さは１つの半導体チップの高さと比較してはるかに高いので、多数の単位ＢＧＡパッケージを積層する時、パッケージの高さが高くなる問題点がある。
【０００６】
これにより、従来、多数のパッケージを積層しつつパッケージのサイズ及び高さを小さくできるようにフレキシブル基板(flexible printed circuit board)を使用する技術が開示され、前記技術は特許文献２に開示された。これについてさらに詳細に述べれば、図１に図示されたように、積層型パッケージはフレキシブル基板２０を挟んで積層される第１及び第２パッケージ１０，３０を含む。第１及び第２パッケージ１０，３０は半導体チップ（図示せず）を含む本体１２，３２と、本体外部に突出されたソルダボール１４，３４とを含み、第１及び第２パッケージ１０，３０のソルダボール１４，３４は互いに対向するように配される。フレキシブル基板２０は第１及び第２パッケージ１０，３０のソルダボール１４，３４間に介在される第１部分と、第１部分から延びて第２パッケージの側面を覆い包みつつ第２パッケージ３０の本体表面と接着される第２部分とを含む。この時、第２部分には外部接続端子４０が設けられる。このような積層型ＢＧＡパッケージはチップ下部にソルダボールが形成されるので、パッケージサイズを小さくすると共に個別パッケージの容量を大きくできるという長所を有する。
【０００７】
しかし、前記のフレキシブル基板２０を使用するＢＧＡパッケージは、上部パッケージ（第１パッケージ）と下部パッケージ（第２パッケージ）間に電気的連結長さ（信号伝達経路）が長くなる短所がある。併せて、別途のフレキシブル基板を使用しなければならない面倒さが伴う。
【特許文献１】米国特許第６２６８６４９号公報
【特許文献２】大韓民国実用新案登録第２８３９０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、本発明が解決しようとする技術的課題の一側面は、パッケージサイズを小さくすると共に積層されるパッケージ間の電気的連結の長さを縮めることができる積層型ＢＧＡパッケージを提供することである。
また、本発明が解決しようとする技術的課題の他側面は、高さを高くせずとも実装密度を改善できる積層型ＢＧＡパッケージを提供することである。
また、本発明が解決しようとする他の技術的課題は、前記の積層型ＢＧＡパッケージの製造方法を提供することである。
【課題を解決するための手段】
【０００９】
前記の本発明が解決しようとする課題をなすための積層型ＢＧＡパッケージは、少なくとも１つのチップを含むベースＢＧＡパッケージ及び前記ベースＢＧＡパッケージ上に積層され、少なくとも１つのチップを含む多数のＢＧＡパッケージを含む。前記ベースＢＧＡパッケージ及びその上部に積層される多数のＢＧＡパッケージはソルダボールによって電気的に導通される。また、本発明の他の実施例によれば、第１ないし第ｎパッケージが順次に積層、連結された積層型ＢＧＡ半導体パッケージであり、前記第１ないし第ｎパッケージは、上面にワイヤボンディングパッドが配列されて底面にソルダボール載置パッドが配列された印刷回路基板と、前記印刷回路基板の上面に付着されて上面にボンディングパッドが配列されている少なくとも１つの半導体チップと、前記印刷回路基板のワイヤボンディングパッドと前記半導体チップのボンディングパッドとを連結するワイヤと、前記ワイヤボンディングパッド、ボンディングパッド及びワイヤを覆い包むように前記印刷回路基板の所定部分に形成される封止体、及び前記印刷回路基板の底面に付着されるソルダボールを含む。このような第１ないし第ｎ−１パッケージの上部に、前記最上部半導体チップと電気的に連結されるように回路層が付着され、前記回路層は上部に積層されるパッケージのソルダボールと電気的に連結される。
【００１０】
前記少なくとも１つの半導体チップは素子が形成された面が上部を向くように付着されることが望ましく、前記第１ないし第ｎ−１パッケージの封止体は最上部に付着される半導体チップの表面が露出されるように形成されることが望ましい。
【００１１】
前記回路層はソルダボール載置パッド及び前記ソルダボール載置パッドと半導体チップのボンディングパッドとを連結する導電パターンを備えるテープであるか、前記回路層のソルダボール載置パッドと導電パターンとは前記半導体チップのボンディングパッドと一体に構成されうる。
【００１２】
また、前記回路層のソルダボール載置パッドは前記基板底面のソルダボール載置パッドと対応するように配され、前記ソルダボールは回路層のソルダボール載置パッド及び基板のソルダボール載置パッドとコンタクトされるように付着される。
【００１３】
一方、前記第ｎパッケージの封止体は該当パッケージ内の最上部に付着されるチップの表面を覆うように形成されることが望ましい。また、前記第１ないし第ｎパッケージそれぞれは同一数または相異なる数の半導体チップを含められ、前記第２ないし第ｎパッケージのソルダボールは密封剤によって封止されうる。
【００１４】
本発明の積層型ＢＧＡパッケージの製造方法は次の通りである。まず、少なくとも１つの半導体チップを備えるＢＧＡパッケージを準備する。その後、前記ＢＧＡパッケージ上部に前記半導体チップと電気的に連結されるように回路層を形成する。その後、前記回路層の上部に他のＢＧＡパッケージを少なくとも１つ積層させる。この時、それらＢＧＡパッケージは前記回路層及びソルダボールによって電気的に導通され、回路層上に積層される少なくとも１つのＢＧＡパッケージもまた、上記の通りに回路層及びソルダボールにより積層される。
【００１５】
前記ＢＧＡパッケージを準備する段階は、上面にワイヤボンディングパッドが配列されており、底面にソルダボール載置パッドを備えた印刷回路基板を提供する段階と、前記印刷回路基板の上面に、ボンディングパッドを備えた第１半導体チップを付着する段階と、前記第１半導体チップのボンディングパッドと前記印刷回路基板のワイヤボンディングパッドとをワイヤでボンディングする段階と、前記第１半導体チップ上部に、ボンディングパッドを備えた第２半導体チップを付着する段階と、前記第２半導体チップのボンディングパッドと前記印刷回路基板のワイヤボンディングパッドとをワイヤでボンディングする段階と、前記印刷回路基板のワイヤボンディングパッド、第１及び第２半導体チップのボンディングパッド及びワイヤを保護するように印刷回路基板の所定部分に封止体を形成する段階、及び前記印刷回路基板の背面にソルダボールをソルダリングする段階を含む。
【００１６】
前記回路層を形成する段階は、ソルダボール載置パッド及び前記ソルダボール載置パッドと前記第２半導体チップのボンディングパッドとを連結させるための導電パターンを有するテープを前記ＢＧＡパッケージ上部に付着する。
【００１７】
また、前記回路層を形成するための他の方法としては、前記第２半導体チップのボンディングパッドの形成と同時にソルダボール載置パッドと、ソルダボール載置パッド及びボンディングパッドを連結する導電パターンを形成する。
【００１８】
前記最上部に積層されるＢＧＡパッケージの封止体を形成する段階は、前記第２チップ表面が覆われるように封止体を形成することが望ましい。
前記ソルダボールをソルダリングする段階後に、前記パッケージとパッケージ間を連結するソルダボールを密封剤で封止する段階をさらに含みうる。
【発明の効果】
【００１９】
本発明による積層型ＢＧＡパッケージは少なくとも１つのチップを含む多数の積層されたＢＧＡパッケージより構成される。積層されたＢＧＡパッケージはソルダボールにより電気的に導通される。この時、ソルダボールは半導体チップと対応する部分に形成されるので、積層型ＢＧＡパッケージのサイズをチップサイズに縮小できる。
併せて、ソルダボールを媒介として多数のＢＧＡパッケージを積層することにより、別途のフレキシブル基板を使用せずともよいので、電気的連結長を短くできる。
【００２０】
また、少なくとも１つ、望ましくは不良が発生しないほどの半導体チップを含むＢＧＡパッケージを多数積層することにより、実装密度を下げられるだけではなく、１つのパッケージ内に所望の全ての数のチップを実装する時より不良率を下げられる。
併せて、ＢＧＡパッケージ間を導通させるソルダボールは密封剤により封止されているので、ボールに加えられるストレスを減らせ、下部ＢＧＡパッケージの回路層を保護でき、パッケージ信頼性が改善される。
【発明を実施するための最良の形態】
【００２１】
以下、添付した図面に基づいて本発明の望ましい実施例を説明する。しかし、本発明の実施例はさまざまな異なる形態に変形でき、本発明の範囲が後述の実施例だけによって限定されると解釈されてはならない。本発明の実施例は当業界で当業者に本発明をより完全に説明するために提供されるものである。従って、図面での要素の形状はさらに明確な説明を強調するために誇張されているのであり、図面上で同符号で表示された要素は同じ要素を意味する。
【００２２】
本実施例の半導体パッケージ２００は図２に図示されたように、積層された多数の単位ＢＧＡパッケージ１００ａ，１００ｂ，１００ｃ，１００ｄを含む。積層されたそれぞれの単位ＢＧＡパッケージ１００ａないし１００ｄは少なくとも１つの半導体チップ、例えばそれぞれ２個の積層された半導体チップ１０３，１０５を含みうる。積層された単位ＢＧＡパッケージ１００ａないし１００ｄはソルダボール１１５，１１６によって電気的に導通され、このようなソルダボール１１５，１１６によってそれぞれのＢＧＡパッケージ１００ａないし１００ｄ内の半導体チップ１０３，１０５に外部信号が印加される。
【００２３】
図３を参照して単位ＢＧＡパッケージ１００ａないし１００ｄをさらに詳細に説明すれば、単位ＢＧＡパッケージ１００ａないし１００ｄは印刷回路基板１０１を含み、印刷回路基板１０１の上部に少なくとも１つの半導体チップ、望ましくは不良が発生しないほど数、例えば２個または３個の半導体チップが積層されうる。本実施例では、例えば２個の半導体チップが積層されており、そのうち下部半導体チップを第１チップ１０３、上部半導体チップを第２チップ１０５という。このような第１及び第２チップ１０３，１０５は素子が形成された面が上部を向くように順次に積層及び付着されている。また、第１及び第２チップ１０３，１０５は上部縁に多数のボンディングパッド１０３ａ，１０５ａが配列されており、それらチップ１０３，１０５は接着層１０７を挟んで接着される。ここで、接着層１０７は第１チップ１０３のボンディングパッド１０３ａが露出されるように形成される。また、第１及び第２チップ１０３，１０５のボンディングパッド１０３ａ，１０５ａは印刷回路基板１０１の縁部に位置したワイヤボンディングパッド１０９とワイヤ１１１ａ，１１１ｂとによってそれぞれ連結され、ボンディングパッド１０３ａ，１０５ａ、ワイヤボンディングパッド１０９及びワイヤ１１１ａ，１１１ｂは封止体１１３により密封される。この時、最上部に積層されるＢＧＡパッケージ１００ｄは第２チップ１０５（最上部に位置するチップ）の表面が覆われるように封止されることが望ましく、その他の単位ＢＧＡパッケージ１００ａ，１００ｂ，１００ｃは第２チップ１０５（最上部に位置するチップ）の表面が露出されるように封止されることが望ましい。露出された第２チップ１０５の表面に回路層１２０が形成される。
【００２４】
回路層１２０は図４に図示されたように、ソルダボール載置パッド１２１と、このソルダボール載置パッド１２１と第２半導体チップ１０５のボンディングパッド１０５ａ間を連結させるための導電パターン１２３とを含む。多数のソルダボール載置パッド１２１及び導電パターン１２３それぞれは隣接する他のソルダボール載置パッド１２１及び導電パターン１２３と電気的に絶縁されるように所定距離だけ離される。
【００２５】
この時、回路層１２０は図５Ａでのように、ソルダボール載置パッド１２１及び導電パターン１２３が形成された一種のテープでありうる。このような場合、導電パターン１２３はボンディングパッド１０５ａとコンタクトされるように回路層１２０外部に延びる。このような回路層１２１のソルダボール載置パッド１２１上にはソルダボール１２１が付着され、ソルダボール１２１は導電パターン１２３によりボンディングパッド１０５ａと電気的に連結される。
【００２６】
また、回路層１２０は図５Ｂに図示されたように、半導体チップ１０５と一体に構成されうる。すなわち、半導体チップ製造工程で、ボンディングパッド１０５ａを形成するための金属配線工程時、ソルダボール載置パッド１２１と導電パターン１２３とが同時にパターニングされ、ボンディングパッド１０５ａの形成と同時に回路層１２０が形成されうる。このような方式をラウティング方式と言い、ラウティング方式は別途のテープを付着する工程及び別途のフォトリソグラフィ工程が要求されずに簡単な方式で回路層１２０を具現できるという長所がある。
【００２７】
一方、それぞれの印刷回路基板１０１の底面にも図６に図示されたように、ソルダボールが載置される載置パッド１３０と、ソルダボール載置パッド１３０と印刷回路基板１０１上に位置したワイヤボンディングパッド１０９間を電気的に連結させるためのホール１３３及び導電パターン１３５が形成されている。ホール１３３はワイヤボンディングパッド１０９と載置パッド１３０間を連結させるために印刷回路基板１０１を貫通するホールであり、ホール１３３内には導電物（図示せず）が挿入されている。導電パターン１３５はホール１３３内に挿入された導電物と載置パッド１３０間を連結する経路であり、それぞれの導電パターン１３５は所定間隔をおいて離される。この時、基板１０１底面のソルダボール載置パッド１３０と回路層１２０のソルダボール載置パッド１２１とは互いに対応するように形成されねばならない。単位ＢＧＡパッケージの印刷回路基板１０１の底面にソルダボール１１５，１１６が付着される。ソルダボール１１５，１１６は印刷回路基板１０１のソルダボール載置パッド１３０または印刷回路基板１０１のソルダボール載置パッド１３０及び回路層１２０のソルダボール載置パッド１２１と同時にコンタクトされるようにソルダリングされる。ここで、最下部パッケージ１００ａ（ベースパッケージ）のソルダボール１１５はその後回路ボード（図示せず）に挿入、固定されるように密封されていない状態で利用される一方、上下部ＢＧＡパッケージ１００ｂ，１００ｃ，１００ｄ間を連結するソルダボール１１６は密封剤１４０（図８Ｂ）により封止されることが望ましい。これは、ソルダボール１１６に加えられるストレスを分散させてパッケージの信頼性を改善し、露出される回路層１２０を保護するためである。このようなソルダボール１１５，１１６によって積層されたＢＧＡパッケージ１００ａないし１００ｄは相互に電気的に導通される。
【００２８】
このように構成された単位ＢＧＡパッケージの製造方法を説明する。
まず、図７Ａに図示されたように、基板１０１上に第１チップ１０３を、例えば接着剤（図示せず）により付着する。印刷回路基板１０１の底面には図６のようにソルダボール載置パッド１３０及び導電パターン１３５が形成されており、上面縁にワイヤボンディングパッド１０９が形成されている。第１チップ１０３は上面縁にボンディングパッド１０３ａを備えており、このような第１チップ１０３は素子形成面が上部を向きつつ基板１０１のワイドボンディングパッド１０９が露出されるように印刷回路基板１０１に付着される。その後、ボンディングパッド１０３ａとワイヤボンディングパッド１０９とが連結されるようにワイヤ１１１ａでボンディングする。その後、図７Ｂに図示されたように、接着層１０７を利用して第１チップ１０３上に第２チップ１０５を付着する。この時、第２チップ１０５もまた上面縁にボンディングパッド１０５ａを備えており、第２チップ１０５の背面と第１チップ１０３の上面とが接触されるように付着する。ここで、第２チップ１０５は第１チップ１０３と同じ機能を行うか、全く異なる機能を行える。その後、第２チップ１０５のパッド１０５ａと印刷回路基板１０１のワイヤボンディングパッド１０９間にワイヤ１１１ｂを連結し、第２チップ１０５と印刷回路基板１０１とを電気的に導通させる。
【００２９】
次に図７Ｃでのように、チップ１０３，１０５とワイヤ１１１ａ，１１１ｂとを外部環境から保護するために、モールディング樹脂を利用してチップ１０３，１０５両側部に封止体１１３を形成する。この時、追加ＢＧＡパッケージの積層を考慮し、最上部のチップ、すなわち第２チップ１０５の表面が露出されるように封止体１１３を形成するのが望ましい。その後、印刷回路基板１０１底面のソルダボール載置パッド１３０それぞれに第１及び第２チップ１０３，１０５の入出力リードの役割を行うソルダボール１１５をソルダリングする。これにより、単位ＢＧＡ半導体パッケージ１００を完成する。前記図７Ｃで図示されたＢＧＡ半導体パッケージは積層型ＢＧＡ半導体パッケージで最下端に形成されるＢＧＡパッケージ１００ａを示したものであり、中間に形成されるＢＧＡ半導体パッケージ１００ｂ，１００ｃ，１００ｄのソルダボール１１５は密封剤１４０により密封される。一方、最上端に付着されるＢＧＡパッケージはそれ以上の上部にパッケージが積層されないので、第２チップ１０５の表面が覆われるように封止体１１３’が形成される（図２参照）。
【００３０】
このように形成された単位ＢＧＡパッケージを利用して積層型ＢＧＡパッケージを形成する方法は次の通りである。
図８Ａを参照すれば、前記のような方式で形成された単位ＢＧＡパッケージ１００ａの上部、すなわち封止体１１３’に覆われないことによって露出された第２チップ１０５の上面に回路層１２０を形成する。この時、回路層１２０は図４に図示されたように、ソルダボール載置パッド１２１及び導電パッド１２３を含み、図５Ａでのようにテープ状であってもよく、図５Ｂでのようにチップ１０５のボンディングパッド１０５ａと一体であってもよい。その後、図８Ｂでのように、回路層１２０が形成された単位ＢＧＡパッケージ１００ａ（ベースパッケージ）の上部にソルダボール１１６を挟んで他の単位ＢＧＡパッケージ１００ｂを積層する。この時、積層される単位ＢＧＡパッケージ１００ｂ（以下、上部ＢＧＡパッケージ）はパッケージテストが完了した状態であり、下部に位置するベースＢＧＡパッケージ１００ａと同じ構成を有するか、異なる構成を有しうる。この時、ＢＧＡパッケージ１００ａ，１００ｂ間に介在されるソルダボール１１６は回路層１２０のソルダボール載置パッド１２１と接触されつつ、上部ＢＧＡパッケージ１００ｂの印刷回路基板１０１底面のソルダボール載置パッド１３０と同時にコンタクトされ、上下部ＢＧＡパッケージを電気的に導通させる。その後、ソルダボール１１６に加えられるストレスを分散させると共に回路層１２０を保護するために、上下ＢＧＡパッケージ１００ａ，１００ｂ間に介在されるソルダボール１１６を密封剤１４０によってモールディングする。
【００３１】
その後、上部ＢＧＡパッケージ上にさらに他の単位ＢＧＡパッケージを前記と同じ方式で積層できる。
ここで、最上端に積層される単位ＢＧＡパッケージの場合、第２チップ１０５（最上端に配されるチップ）の上部に回路層１２０を形成せずともよく、第２チップ１０５の表面を覆うように封止体１１３’を形成しなければならない。
【００３２】
このように形成された積層型ＢＧＡ半導体パッケージは半導体チップの下端にソルダボールが付着されることにより、チップサイズ状にパッケージを具現でき、別途のフレキシブル基板を使用せずとも多層のＢＧＡパッケージを形成できて信号遅延による信頼性低下を防止できる。また、本発明の積層型ＢＧＡ半導体パッケージの場合、少なくとも１つの半導体チップを含むＢＧＡパッケージを多数個積層することにより、１つの半導体チップを含むＢＧＡパッケージの高さを多数個積層するパッケージよりはるかに低くでき、積層収率を改善できる。これについてさらに詳細に説明すれば、図９のように、１つの封止体６０内に積層しようとする全てのチップ５２ａないし５２ｅが積層される場合、いずれか１つの半導体チップ５２ａないし５２ｅに不良が発生すればそのパッケージは不良になってしまう（ここで、符号５０は基板、５４は接着剤、５６はワイヤ及び６５はソルダボールである）。しかし本実施例の通り、１つのパッケージ内に不良が発生しないほどの数の半導体チップを実装し、このようなパッケージを多数個積層すれば、前記図９のパッケージより単位ＢＧＡパッケージ当たり不良発生率が低くなる。それだけではなく、それぞれに積層される単位ＢＧＡパッケージは積層前のパッケージテストが完了した状態であるから、多数個を積層してパッケージを構成するとしても不良が発生する確率が低い。
【００３３】
以下、図１０を参照して本発明の他の実施例による積層型ＢＧＡ半導体パッケージを説明する。
本実施例による積層型ＢＧＡパッケージ２００は、図１０に図示されたように、多数個積層されたＢＧＡパッケージ２００ａないし２００ｄを含む。ここで、最下端に位置するＢＧＡパッケージ２００ａを第１ ＢＧＡパッケージと呼び、上部に積層されたパッケージを順次に第２、第３及び第４ ＢＧＡパッケージ２００ｂ，２００ｃ，２００ｄと呼ぶ。第１ないし第４ ＢＧＡパッケージ２００ａないし２００ｄはそれぞれ相異なる数の半導体チップを含みうる。例えば、本実施例では第１及び第４ ＢＧＡパッケージ２００ａ，２００ｄはそれぞれ１つの半導体チップ２０３を含む一方、第２及び第３ ＢＧＡパッケージ２００ｂ，２００ｃは多数の半導体チップ、望ましくは２個の半導体チップ２０３，２０５を含む。この時、第１及び第４ ＢＧＡパッケージ２００ａ，２００ｄもまたそれぞれ他の数の半導体チップを含むことができ、第２及び第３ ＢＧＡパッケージ２００ｂ，２００ｃもまたそれぞれ異なる数の半導体チップを含みうる。
【００３４】
第１及び第４ ＢＧＡパッケージ２００ａ，２００ｄは、例えば１つの半導体チップ２０３が付着された印刷回路基板２０１を含む。半導体チップ２０３は上面縁にボンディングパッド２０３ａを含んでおり、印刷回路基板２０１もまた上面縁にワイヤボンディングパッド２０９を含んでいる。ボンディングパッド２０３ａとワイヤボンディングパッド２０９とはワイヤ２１１によって連結され、ボンディングパッド２０３ａ、ワイヤボンディングパッド２０９及びワイヤ２１１を保護するために印刷回路基板２０１上部に封止体２１３が形成される。この時、第１ ＢＧＡパッケージ２００ａの場合、上部に第２ ＢＧＡパッケージ２００ｂが接着されることを勘案し、半導体チップ２０３の上部面が露出されるように封止体２１３’が形成される。一方、第４ ＢＧＡパッケージ２００ｄの場合、上部にいかなるパッケージも積層されないので、半導体チップ２０３の表面が全て覆われるように封止体２１３が形成される。印刷回路基板２０１の底面に電気接続端子として、多数のソルダボール２１５が付着される。ソルダボール２１５は半導体チップ２０３の底面に位置させるのが望ましい。この時、第２ないし４パッケージ２００ｂないしｄのソルダボール２１６は密封剤２４０によって密封されることが望ましい。併せて、上部に第２ ＢＧＡパッケージ２００ｂが付着される第１ ＢＧＡパッケージ２００ａの上面には図４のような回路層１２０が形成される。第２及び第３ ＢＧＡパッケージ２００ｂ，２００ｃは前記実施例１の単位ＢＧＡパッケージの構成のように、印刷回路基板２０１、積層された第１及び第２チップ２０３，２０５、印刷回路基板２０１のワイヤボンディングパッド２０９と第１及び第２チップ２０３，２０５のボンディングパッド２０３ａ，２０５ａとを連結するワイヤ２１１ａ，２１１ｂ、印刷回路基板２０１の側部を封止する封止体２１３’及び印刷回路基板２０１の底面とコンタクトされるソルダボール２１６を含む。
このように、積層型ＢＧＡパッケージ内に実装される相異なる数の半導体チップを実装しても、同じ効果を発揮できる。
【００３５】
以上、本発明を望ましい実施例を詳細に説明したが、本発明は前記実施例に限定されず、本発明の技術的思想の範囲内で当分野で当業者によってさまざまな変形が可能である。
【産業上の利用可能性】
【００３６】
チップサイズ状を有し、多数の半導体チップを積載できるので、高集積半導体素子のパッケージに利用可能である。
【図面の簡単な説明】
【００３７】
【図１】従来のフレキシブル基板を利用した積層型ＢＧＡパッケージを示した断面図である。
【図２】本発明の一実施例によるマルチチップを含む積層型ＢＧＡパッケージを示した断面図である。
【図３】図２の単位ＢＧＡパッケージを示した断面図である。
【図４】図２の回路層を示した平面図である。
【図５Ａ】図２の回路層部分を拡大して示した断面図である。
【図５Ｂ】図２の回路層部分を拡大して示した他の例の断面図である。
【図６】図２の印刷回路基板の底面を示した平面図である。
【図７Ａ】本発明の一実施例による単位ＢＧＡパッケージの製造方法を説明するための各工程の断面図である。
【図７Ｂ】本発明の一実施例による単位ＢＧＡパッケージの製造方法を説明するための各工程の断面図である。
【図７Ｃ】本発明の一実施例による単位ＢＧＡパッケージの製造方法を説明するための各工程の断面図である。
【図８Ａ】本発明の一実施例による積層型ＢＧＡパッケージの製造方法を説明するための各工程の断面図である。
【図８Ｂ】本発明の一実施例による積層型ＢＧＡパッケージの製造方法を説明するための各工程の断面図である。
【図９】従来のマルチチップを有するＢＧＡパッケージを示した断面図である。
【図１０】本発明の他の実施例による積層型ＢＧＡパッケージを示した断面図である。
【符号の説明】
【００３８】
１００ａ，ｂ，ｃ，ｄ    ＢＧＡパッケージ
１０１    印刷回路基板
１０３，１０５    半導体チップ
１０３ａ，１０５ａ    ボンディングパッド
１０７    接着層
１０９    ワイヤボンディングパッド
１１１ａ，１１１ｂ    ワイヤ
１１３，１１３’    封止体
１１５，１１６    ソルダボール
２００    半導体パッケージ
【図１】
0004703980.tif 000002
【図２】
0004703980.tif 000003
【図３】
0004703980.tif 000004
【図４】
0004703980.tif 000005
【図５Ａ】
0004703980.tif 000006
【図５Ｂ】
0004703980.tif 000007
【図６】
0004703980.tif 000008
【図７Ａ】
0004703980.tif 000009
【図７Ｂ】
0004703980.tif 000010
【図７Ｃ】
0004703980.tif 000011
【図８Ａ】
0004703980.tif 000012
【図８Ｂ】
0004703980.tif 000013
【図９】
0004703980.tif 000014
【図１０】
0004703980.tif 000015