(57)【特許請求の範囲】
【請求項１】
半導体基板上に、金属酸化膜と、金属窒化膜を、それぞれ１層以上交互に積層する工程と、
前記積層を熱処理することにより、前記金属酸化膜中の酸素を前記金属窒化膜へ拡散させるとともに前記金属窒化膜中の窒素を前記金属酸化膜へ拡散させた金属酸窒化膜を形成する工程と、
前記金属酸窒化膜をゲート絶縁膜とするゲート電極構造を形成する工程と、
前記ゲート電極構造をマスクとしてソース・ドレイン領域に不純物を注入する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記熱処理前の金属酸化膜の膜厚をｔａ、金属窒化膜の膜厚をｔｂとすると、ｔａとｔｂの関係が、
０＜ｔｂ／（ｔａ＋ｔｂ）＜０．５
を満たすことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記熱処理は、前記金属酸化膜および金属窒化膜の成膜温度より高く、前記不純物の拡散温度以下で行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記金属酸窒化膜は、Ｔａ、Ａｌ、Ｔｉ、Ｚｒ、およびＨｆのいずれかを含むことを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に関し、特に、高誘電率（ｈｉｇｈ−ｋ）膜から成るゲート絶縁膜を有するＭＩＳトランジスタを含む半導体装置と、その製造方法に関する。
【背景技術】
【０００２】
半導体装置の高集積化によるＭＩＳトランジスタの微細化に伴い、ゲート絶縁膜の薄膜化が進んでいる。従来、ゲート絶縁膜として、シリコン酸化膜系の絶縁膜が用いられてきた。しかし、シリコン系酸化膜では、薄膜化によるトンネル電流が大きくなり、限界が指摘されている。このため、シリコン系絶縁膜に変わる高誘電体絶縁膜が、広く検討されている。高誘電体絶縁膜はシリコン系酸化膜よりも誘電率が高いため、ゲート絶縁膜の物理膜厚を厚くすることができ、トンネル電流を抑えることが出来る。
【０００３】
高誘電体絶縁膜には、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２、ＺｒＯ２などがある。中でも誘電率が高く、熱的に比較的安定なＨｆＯ2 が有望視されている。
【０００４】
しかしながら、これら高誘電体絶縁膜は、ゲートポリシリコンからシリコン基板への不純物拡散を抑制できないという大きな問題がある。このため、高誘電体絶縁膜とシリコン基板の界面、あるいは高誘電体絶縁膜とゲートポリシリコンの界面に、ＳｉＮ層やＳｉＯＮ層を設けることで、不純物拡散を抑制する方法が提案されている。ところが、ＳｉＮ層やＳｉＯＮ層などの拡散防止層は、高誘電体膜よりも誘電率が低いため、ゲート絶縁膜の実効的な電気的膜厚の薄膜化に限界がある。
【０００５】
一方、高誘電体膜中に窒素を混入させることで、高誘電率と拡散防止効果のあるゲート絶縁膜を形成する方法が提案されている（たとえば、特許文献１参照）。この方法では、イオン注入またはＮ２やＮＨ３のプラズマ照射により、高誘電体膜中に窒素を混入する。
【特許文献１】特開２００１−２７４３９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、イオン注入やプラズマ照射では、ゲート絶縁膜へのダメージが大きいうえに、混入される窒素（Ｎ）量の制御や、深さ方向の窒素（Ｎ）濃度の分布プロファイルの制御が困難である。また、アンモニア窒化では、混入できる窒素濃度に限界がある。この結果、膜中の窒素濃度が不十分になる、あるいは高誘電膜の上下界面に窒素が偏析してしまう、などの問題が生じる。界面での窒素原子は、固定電荷となって、デバイスの電気特性に悪影響を与える。
【課題を解決するための手段】
【０００７】
そこで、本発明は、所望の窒素濃度で、膜厚方向にほぼ均一なＮ分布プロファイルを有する高誘電体ゲート絶縁膜構造の半導体装置と、その製造方法を提供することを課題とする。
【０００８】
上記課題を達成するために、本発明では、金属酸化膜と金属窒化膜の積層膜を形成した後、熱処理により深さ（膜厚）方向に窒素をほぼ均一に分布させた金属酸窒化膜を得る。
【０００９】
本発明の第１の側面では、半導体装置の製造方法は、
（ａ）半導体基板上に、金属酸化膜と、金属窒化膜を、それぞれ１層以上交互に積層する工程と、
（ｂ）前記積層を熱処理することにより、金属窒化膜中の窒素を前記金属酸化膜へ拡散させた金属酸窒化膜を形成する工程と、
（ｃ）前記金属酸窒化膜をゲート絶縁膜とするゲート電極構造を形成する工程と、
（ｄ）前記ゲート電極構造をマスクとしてソース・ドレイン領域に不純物を注入する工程とを含む。
【００１０】
金属酸化膜は、たとえばＴａ、Ａｌ、Ｔｉ、Ｚｒ、およびＨｆのいずれかを含む。金属窒化膜は、たとえばＴａ、Ａｌ、Ｔｉ、Ｚｒ、およびＨｆのいずれかを含む。
【００１１】
積層の熱処理温度は、金属酸化膜と金属窒化膜の成膜温度より高く、ソース・ドレイン不純物拡散のための熱拡散温度以下、たとえば、７５０℃〜９００℃の範囲である。
【００１２】
本発明の第２の側面では、不純物拡散防止効果の高いゲート絶縁膜を有する半導体装置を提供する。半導体装置は、半導体基板と、半導体基板上に窒素を含む高誘電体材料で形成され電気的換算膜厚が２ｎｍ未満のゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、半導体基板にゲート電極を挟んだ両側に形成されるソース・ドレイン不純物拡散領域とを備え、ゲート絶縁膜は、膜厚方向に均一な窒素分布を有する。
【００１３】
ゲート絶縁膜を高誘電体材料で構成することにより、電気的換算膜厚を２ｎｍ未満に維持しつつ、リーク電流を押さえ、かつ、深さ方向に均一な窒素プロファイルを持たせることによって、基板への不純物の拡散を効果的に防止する。
【発明の効果】
【００１４】
簡単な手法で、均一な窒素濃度を有する高誘電体ゲート絶縁膜を実現できる。
【００１５】
これにより、基板への不純物の拡散を防止できる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の一実施形態を説明する。
【００１７】
図１および図２は、本発明の第１実施形態に係る半導体装置の製造工程を示す図である。
【００１８】
まず、図１（ａ）に示すように、シリコン基板１０の所定の場所に、ＳＴＩ（Shallow Trench Isolation）で素子分離領域１１を形成し、ＲＣＡ洗浄あるいは一種類の薬液によるウエハ洗浄を行う。
【００１９】
次に、図１（ｂ）に示すように、シリコン基板１０の全面に、金属酸化膜１２と金属窒化膜１３を連続して、ＭＯＣＶＤ法により成膜する。図１（ｂ）の例では、金属酸化膜１２にＨｆＯ２（酸化ハフニウム）を使用し、金属窒化膜１３にＨｆＮ（窒化ハフニウム）を用いる。
【００２０】
ＨｆＯ２の成膜は、例えば、基板温度５００℃、チャンバ圧力６５Ｐａに設定し、Ｈｆ原料としてＴＤＭＡＨｆ（テトラジメチルアミノハフニウム）をバブリング法により窒素キャリアガス５００ｃｃ／ｍｉｎとともに供給する。このとき、ＴＤＭＡＨｆのボトル温度は３０℃とする。また酸化のため、Ｏ２ガスを１００ｃｃ／ｍｉｎを同時に供給する。
【００２１】
いったん原料供給を止め、チャンバ内を排気したのち、同じチャンバ内で連続してＨｆＮの成膜を行う。ＨｆＮの成膜におけるＨｆ原料は、ＨｆＯ２膜１２と同じ条件で供給し、窒化のためＮＨ３ガスを１００ｃｃ／ｍｉｎ供給する。
【００２２】
金属酸化膜としてのＨｆＯ２膜１２の膜厚をｔａ、金属窒化膜としてのＨｆＮ膜１３の膜厚をｔｂとすると、ｔａとｔｂの比が
０＜ｔｂ／（ｔａ＋ｔｂ）＜０．５   （１）
であることが望ましい。ゲート絶縁膜中の窒素量が多すぎると、チャネルモビリティに悪影響を与えるおそれがあるからである。
【００２３】
金属窒化膜の膜厚は、最終的なゲート絶縁膜がターゲットとする窒素濃度に応じて、式（１）の範囲で調整可能であるが、上記の例では、下層のＨｆＯ２膜１２の膜厚を３ｎｍ、上層のＨｆＮ膜１３の膜厚を１ｎｍに設定する。
【００２４】
次に、図１（ｃ）に示すように、熱処理により、ＨｆＯ２膜１２とＨｆＮ膜１３を融合させ、均質な金属酸窒化膜１４を形成する。このときの熱処理は、成膜温度よりは高く、ソース・ドレイン拡散処理温度以下であればよい。したがって、４００℃から１１００℃の範囲、好ましくは７５０℃〜９００℃の温度で行う。熱処理時間は０秒から３０分までの間で行うことができる。また、熱処理雰囲気は、窒素、酸素および窒素と酸素の混合雰囲気で行うことができる。
【００２５】
上記の例では、ＲＴＡ（Rapid Thermal Anneal）装置を用い、窒素雰囲気中で８００℃、３０ｓｅｃの熱処理を加える。この熱処理により、上層のＨｆＮ膜１３に含まれる窒素が一様に下層のＨｆＯ２膜１２中に拡散する。同様に、下層のＨｆＯ２膜１２に含まれる酸素が、一様に上層のＨｆＮ膜１３中に拡散する。
【００２６】
その結果、深さ（膜厚）方向に均一な窒素プロファイルを有する金属酸窒化膜としてのＨｆＯＮｘ膜１４が形成される。
【００２７】
次に、図２（ａ）に示すように、全面に多結晶シリコン膜１５を形成した後、多結晶シリコン膜１５とＨｆＯＮｘのゲート絶縁膜１４を所望の形状にパターニングして、ゲート電極構造１７を形成する。
【００２８】
次に、図２（ｂ）に示すように、ゲート電極構造１７をマスクとして、ＬＤＤ領域１８ａに低濃度の不純物、たとえばホウ素（Ｂ）を注入し、公知の方法でサイドウォール１６を形成する。さらに、ゲート電極１５およびソース・ドレイン領域１８ｂに高濃度のホウ素（Ｂ）を注入し、高温熱拡散処理を行って、ｐ型ＭＯＳトランジスタ２０構造を完成する。
【００２９】
上述した例では、３ｎｍのＨｆＯ２膜１２と、１ｎｍのＨｆＮ膜１３のトータル４ｎｍのＨｉｇｈ−ｋ膜に、シリコン基板１０上の界面酸化膜（不図示）１ｎｍをプラスした状態で、ゲート絶縁膜１４の電気的換算膜厚（ＳｉＯ２と電気的に等化な膜厚）ＥＯＴは、１．７ｎｍ程度である。
【００３０】
また、ゲート絶縁膜としてのＨｆＮＯｘ中の窒素濃度は、膜厚方向に一様であり、たとえば０．５×１０22〜１．０×１０22（atoms／ｃｍ3）の範囲にある。
【００３１】
このように、ゲート絶縁膜１４に、均一な窒素プロファイルを有する高誘電体材料を用いることにより、物理膜厚を厚くして、トンネル電流に起因するリーク電流を防止するとともに、シリコン基板への不純物拡散を効果的に防止することができる。
【００３２】
図３は、熱処理前後のゲート絶縁膜中の窒素分布をＳＩＭＳ分析法により調べた結果を示す。図３のグラフは、下層（横軸の３〜６ｎｍに対応）に窒化ハフニウム（ＨｆＮ）、上層（横軸の０〜３ｎｍに対応）に酸化ハフニウム（ＨｆＯ２）をシリコン基板上に堆積した積層構造を熱処理したものであり、破線が熱処理前の窒素濃度分布、実線が熱処理後の窒素濃度分布を示す。
【００３３】
グラフから分かるように、熱処理前には窒素がほとんど存在しない表面領域（金属酸化膜領域）において、熱処理後には窒素がほぼ均一に分布することが分かる。また、グラフには図示しないが、酸素濃度の分布プロファイルも同様に、熱処理前には酸素がほとんど存在しない金属窒化膜領域において、熱処理後には、酸素がほぼ均一に分布する。
【００３４】
また、熱処理後の金属酸窒化の窒素濃度は、アンモニアアニールによる窒化処理に比較して、１ケタ高く、不純物拡散防止に十分な量の窒素が混入されていることがわかる。
【００３５】
このように、本発明のゲート絶縁膜の形成方法により、深さ方向に均一な窒素分布を有する金属酸窒化膜を容易に形成することができる。
【００３６】
図４は、本発明の第２実施形態に係る半導体装置の製造工程を示す。第２実施形態では、下層に金属窒化膜を、上層に金属酸化膜を堆積した積層構造を熱処理して、均一な窒素分布の金属酸窒化膜を形成する。
【００３７】
まず、図４（ａ）に示すように、素子分離したシリコン基板１０に、洗浄装置による前処理を行ったあと、ＭＯＣＶＤ法により、金属窒化膜２２と金属酸化膜２３を連続して成膜する。第２実施形態では、下層の金属窒化膜２２にＡｌＮ（窒化アルミニウム）を、上層の金属酸化膜２３にＡｌ２Ｏ３（酸化アルミニウム）を用いる。
【００３８】
ＡｌＮの成膜は、例えば、基板温度５００℃、チャンバ圧力６５Ｐａに設定し、Ａｌ原料としてＴＴＢＡｌ（トリターシャリブチルアルミニウム）を、バブリング法により窒素キャリアガス３００ｃｃ／ｍｉｎとともに供給する。このとき、ＴＴＢＡｌのボトル温度は２０℃とする。窒化のため、ＮＨ３ガスを１００ｃｃ／ｍｉｎを同時に供給する。
【００３９】
ＡｌＮ膜２２を所定の膜厚まで成長した後、いったん原料供給を止め、チャンバ内を排気したのち、連続してＡｌ２Ｏ３の成膜を行う。Ａｌ２Ｏ３の成膜において、Ａｌ原料はＡｌＮ成膜時と同じ条件で供給し、酸化のためのＯ２ガスを、１００ｃｃ／ｍｉｎ供給する。Ａｌ２Ｏ３膜２３は、その膜厚ｔａが、ＡｌＮ膜２２の膜厚ｔｂに対して、式（１）の関係を満たすように、所定の膜厚まで成長させる。
【００４０】
一例として、下層のＡｌＮ膜２２の膜厚を１ｎｍ、上層のＡｌ２Ｏ３膜２３の膜厚を３ｎｍとする。
【００４１】
次に、図４（ｂ）に示すように、たとえばＲＴＡ（Rapid Thermal Anneal）装置を用い、窒素雰囲気中で８００℃、３０ｓｅｃの熱処理を加える。これにより、深さ方向に均一な窒素濃度分布を有するアルミニウム酸窒化膜２４が形成される。その後、図２（ａ）、２（ｂ）と同様に、ゲート絶縁膜上のゲート電極構造を形成し、ソース・ドレイン拡散領域を形成して、ＭＯＳトランジスタを完成する。
【００４２】
第２実施形態においても、第１実施形態と同様に、電気的換算膜厚を２ｎｍより小さく保ちつつ、物理的膜厚を比較的厚くすることができる。また、均一な窒素濃度分布を有するゲート絶縁膜２４により、シリコン基板１０への不純物拡散を効果的に防止することができる。
【００４３】
図５は、本発明の第３実施形態に係る半導体装置の製造工程を示す図である。第３実施形態では、素子分離したシリコン基板上に、連続して金属酸化膜、金属窒化膜さらに金属酸化膜を３層にして堆積する。
【００４４】
まず、図５（ａ）に示すように、素子分離領域１１を形成したシリコン基板１０に、洗浄装置による前処理を行った後、ＭＯＣＶＤ装置により、第１金属酸化膜３２、金属窒化膜３３、第２金属酸化膜３４をこの順で連続成膜する。
【００４５】
図５の例では、金属酸化膜３２、３４としてＨｆＯ２（酸化ハフニウム）を、金属窒化膜３３にＨｆＮ（窒化ハフニウム）を用いる。ＨｆＯ２は例えば、基板温度５００℃、チャンバ圧力６５Ｐａに設定し、Ｈｆ原料としてＴＤＭＡＨｆ（テトラジメチルアミノハフニウム）をバブリング法により、窒素キャリアガス５００ｃｃ／ｍｉｎとともに供給する。このとき、ＴＤＭＡＨｆのボトル温度は３０℃とする。酸化のため、Ｏ２ガスを１００ｃｃ／ｍｉｎを同時に供給する。第１のＨｆＯ２膜３２を１ｎｍの膜厚に成長した後、いったん原料供給を止め、チャンバ内を排気したのち、連続して、ＨｆＮ成膜を行う。ＨｆＮ成膜は、Ｈｆ原料はＨｆＯ２時と同条件で供給し、窒化のためＮＨ３ガスを１００ｃｃ／ｍｉｎ供給する。ＨｆＮ膜３３を１ｎｍの膜厚に成長後、原料供給を止め、チャンバ内を排気した後、最初のＨｆＯ２と同じ条件で膜厚２ｎｍの第２のＨｆＯ２膜３４を成膜する。
【００４６】
次に、図５（ｂ）に示すように、例えばＲＴＡ（Rapid Thermal Anneal）装置を用い、窒素雰囲気中で８００℃、３０ｓｅｃの熱処理を加え、窒素を３層にわたって均一に拡散させる。これにより、窒素分布が均質な高誘電体ゲート絶縁膜３５が形成される。
【００４７】
その後、図２（ａ）と同様に、ゲート層となる多結晶シリコン膜をＣＶＤ法により成膜し、ゲート電極の形状にパターニングして高誘電体ゲート絶縁膜を有するゲート電極構造を形成する。さらに、図２（ｂ）に示すように、ＬＤＤ領域とサイドウォールを形成後、ゲート電極およびソース・ドレイン領域に不純物を注入し、熱拡散してＭＯＳトランジスタを形成する。
【００４８】
このように、本発明の一実施形態として説明した各実施形態によれば、金属酸化膜と金属窒化膜を交互にそれぞれ１層以上積層した後、熱処理により融合させることにより、高誘電体膜中に均一な窒素分布を有する金属酸窒化膜が形成される。このような金属酸窒化膜により、物理膜厚を厚く維持しつつ、不純物の拡散を効果的に抑制するゲート絶縁膜を実現することができる。
【００４９】
なお、高誘電体の金属酸化物としては、Ｔａ、Ａｌ、Ｔｉ，ＺｒおよびＨｆの酸化物を用いることができる。同様に、高誘電体の金属窒化物として、Ｔａ、Ａｌ，Ｔｉ、Ｚｒ、およびＨｆの窒化物を用いることができる。
【００５０】
最後に、上記説明に関して、以下の付記を開示する。
（付記１）  半導体基板上に、金属酸化膜と、金属窒化膜を、それぞれ１層以上交互に積層する工程と、
前記積層を熱処理することにより、前記金属窒化膜中の窒素を前記金属酸化膜へ拡散させた金属酸窒化膜を形成する工程と、
前記金属酸窒化膜をゲート絶縁膜とするゲート電極構造を形成する工程と、
前記ゲート電極構造をマスクとしてソース・ドレイン領域に不純物を注入する工程と、を含むことを特徴とする半導体装置の製造方法。
（付記２）  前記熱処理前の金属酸化膜の膜厚をｔａ、金属窒化膜の膜厚をｔｂとすると、ｔａとｔｂの関係が、
０＜ｔｂ／（ｔａ＋ｔｂ）＜０．５
を満たすことを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）  前記熱処理は、前記金属酸化膜および金属窒化膜の成膜温度より高く、前記不純物の拡散温度以下で行うことを特徴とする付記１に記載の半導体装置の製造方法。
（付記４）  前記熱処理は、７５０℃〜９００℃の範囲で行うことを特徴とする付記３に記載の半導体装置の製造方法。
（付記５）  前記金属酸化膜は、Ｔａ、Ａｌ、Ｔｉ、Ｚｒ、およびＨｆのいずれかを含むことを特徴とする付記１〜４のいずれか記載の半導体装置の製造方法。
（付記６）  前記金属窒化膜は、Ｔａ、Ａｌ、Ｔｉ、Ｚｒ、およびＨｆのいずれかを含むことを特徴とする付記１〜４のいずれかに記載の半導体装置の製造方法。
（付記７）  前記金属酸窒化膜は、Ｔａ、Ａｌ、Ｔｉ、Ｚｒ、およびＨｆのいずれかを含むことを特徴とする付記１〜４のいずれかに記載の半導体装置の製造方法。
（付記８）  半導体基板と、
前記半導体基板上に窒素を含む高誘電体材料で形成され、電気的換算膜厚が２ｎｍ未満のゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記半導体基板に前記ゲート電極を挟んだ両側に形成されるソース・ドレイン不純物拡散領域と
を備え、前記ゲート絶縁膜は、膜厚方向に均一な窒素分布を有することを特徴とする半導体装置。
（付記９）  前記ゲート絶縁膜は、Ｔａ、Ａｌ、Ｔｉ、Ｚｒ、およびＨｆのいずれかを含むことを特徴とする付記８に記載の半導体装置。
（付記１０）  前記ゲート絶縁膜の窒素濃度は、膜厚方向に一様に、０．５×１０22〜１．０×１０22（atoms／ｃｍ3 ）の範囲であることを特徴とする付記８または９に記載の半導体装置。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１実施形態に係る、半導体装置の製造工程を示す図（その１）である。
【図２】本発明の第１実施形態に係る半導体装置の製造工程を示す図（その２）であり、図１（ｃ）に引き続く工程を示す図である。
【図３】ゲート絶縁膜の熱処理前後の窒素の、深さ方向の分布を示すグラフである。
【図４】本発明の第２実施形態に係る半導体装置の製造工程を示す図である。
【図５】本発明の第３実施形態に係る半導体装置の製造工程を示す図である。
【符号の説明】
【００５２】
１０  シリコン基板
１１  ＳＴＩ（素子分離領域）
１２，２３，３２、３４  金属酸化膜
１３，２２，３３  金属窒化膜
１４、２４，３５  ゲート絶縁膜（金属酸窒化膜）
１５  多結晶シリコン層
１６  サイドウォール
１７  ゲート電極構造
１８ａ  ＬＤＤ領域
１８ｂ  ソース・ドレイン不純物拡散領域
２０  ＭＯＳトランジスタ
【図１】
0004719422.tif 000002
【図２】
0004719422.tif 000003
【図３】
0004719422.tif 000004
【図４】
0004719422.tif 000005
【図５】
0004719422.tif 000006