(57)【特許請求の範囲】
【請求項１】
負荷に印加する印加電圧をフィードバックして前記印加電圧と設定電圧との誤差を求め、この誤差に基づいて出力アンプが前記負荷への電流量を増減させて前記負荷に所定の電圧を印加する電源装置において、
前記出力アンプの電源電圧の電圧レベルを、前記設定電圧の電圧レベルに追従させる電圧変換部を設け、
前記電圧変換部は、
前記設定電圧の電圧レベルにバイアス電圧を加えて参照電圧を生成するレベルシフト回路と、
このレベルシフト回路からの参照電圧の電圧レベルを基準にして、前記出力アンプに参照電圧の電圧レベルと同じ電圧レベルの電源電圧を出力するＤＣ−ＤＣコンバータと
を有することを特徴とする電源装置。
【請求項２】
出力アンプは、電流ドライブ回路として動作し、電圧的には等倍に増幅する電圧バッファであり、
レベルシフト回路は、前記印加電圧の電圧レベルにバイアス電圧を加算することを特徴とする請求項１記載の電源装置。
【請求項３】
ＤＣ−ＤＣコンバータは、ステップダウンコンバータであることを特徴とする請求項１または２記載の電源装置。
【請求項４】
デバイスの検査を行なう半導体試験システムにおいて、
電源ユニットと、
この電源ユニットから電力が供給されて駆動する請求項１〜３のいずれかに記載の電源装置と
を備え、前記負荷は被検査対象のデバイスであることを特徴とする半導体試験システム。
【請求項５】
デバイスの検査を行なう半導体試験システムにおいて、
電源ユニットと、
この電源ユニットから電力が供給されて駆動する請求項２または３記載の電源装置と
を備え、前記負荷は被検査対象のデバイスであり、
前記電源装置のＤＣ−ＤＣコンバータはスイッチング電源であり、システム制御用のクロック信号に同期してスイッチング制御することを特徴とする半導体試験システム。
【請求項６】
前記電源装置から前記被検査対象のデバイスに供給される電流を測定する電流測定回路と、
この電流測定回路が電流測定中は、スイッチング電源のスイッチングを停止させるタイミング調整部と
を設けたことを特徴とする請求項５記載の半導体試験システム。
【請求項７】
前記電源装置を複数備え、前記複数の電源装置は同一の電源ユニットから電力が供給されることを特徴とする請求項４〜６のいずれかに記載の半導体試験システム。
【請求項８】
前記電源装置を複数備え、前記複数の電源装置は同一の電源ユニットから電力が供給され、前記電源装置間で同期を図ってスイッチング制御することを特徴とする請求項５または６記載の半導体試験システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、半導体試験システムに用いられ、負荷（例えば、被検査対象のデバイス）に印加する印加電圧をフィードバックして設定電圧との誤差を求め、この誤差に基づいて出力アンプが負荷への電流量を増減させて負荷に所定の電圧を印加する電源装置およびこれを用いた半導体試験システムに関し、詳しくは、負荷への印加電圧が可変であっても、小型化が可能な電源装置および半導体試験システムに関するものである。
【背景技術】
【０００２】
半導体試験システム（いわゆるＩＣテスタ、ＬＳＩテスタ等であり、以下、テスタと略す）では、被検査対象のデバイス（以下、ＤＵＴ（Device Under Test）と略す）を精度良く検査・試験するために、ＤＵＴに高精度な電圧を与える必要がある。従って、高精度な電圧を出力する電源装置がテスタに設けられる。そして、電源装置からＤＵＴへと流れる電流を測定することによってＤＵＴの良否判定を行なっている。ＤＵＴとしては、例えば、ＩＣ、ＬＳＩ等である。（例えば、特許文献１参照）
【０００３】
図６は、テスタに従来の電源装置を用いた構成を示した図である。
図６において、電源装置１００は、テスタ本体に設けられ、電圧バッファ１、ＤＡＣ２、誤差アンプ３、出力アンプ４、電流検出回路５、電流測定回路６を有し、ＤＵＴ７に電圧・電流を出力すると共に、ＤＵＴ７に印加している電圧のレベルをモニタする。
【０００４】
ＤＵＴ７は、負荷であり、入出力用の複数の端子を持ち、所望の端子（ＤＵＴ端）に電源装置１００から所定の電圧Ｖｏｕｔが印加される。また、ＤＵＴ７は、テスタのテストヘッド（図示せず）のパフォーマンスボード（図示せず）上に設置される。
【０００５】
電圧バッファ１は、非反転入力端子にＤＵＴ７への印加電圧Ｖｏｕｔが入力される。ＤＡＣ２は、電圧発生回路の一種であり、設定された設定電圧Ｖｏｕｔを出力する。誤差アンプ３は、電圧バッファ１からの出力電圧と、ＤＡＣ２からの出力電圧とが入力される。
【０００６】
出力アンプ４は、誤差アンプ３の誤差信号が入力され、ＤＵＴ７のＤＵＴ端への電流量を増減させて、誤差分を補正した電圧ＶｏｕｔをＤＵＴ７に印加する。また、出力アンプ４は、出力端子と反転入力端子とが接続される。さらに、出力アンプ４は、電源ユニットＵ１からの電源電圧（電圧レベルは、正極側がＶＤＤ、負極側がＶＥＥ）によって駆動する。ここで、電源ユニットＵ１は、出力アンプ４の出力電圧、出力電流によらず、常に、一定の電圧レベルを出力する。
【０００７】
電流検出回路５は、出力アンプ４とＤＵＴ７の間に設けられる。電流測定回路６は、電流検出回路５からの信号によって電流測定を行なう。なお、電圧バッファ１、ＤＡＣ２、誤差アンプ３、電流検出回路５等にも電源ユニットＵ１から電源電圧が供給されるが、図示を省略している。
【０００８】
このような装置の動作を説明する。
ＤＡＣ２が、設定された設定電圧Ｖｏｕｔを出力する。そして、誤差アンプ３の非反転入力端子にＤＡＣ２からの電圧信号が入力され、反転入力端子に、電圧バッファ１を介してＤＵＴ７に印加されている電圧がフィードバックして入力される。
【０００９】
さらに、誤差アンプ３が、出力可能な範囲で誤差を増幅して出力アンプ４の非反転入力端子に出力する。そして、出力アンプ４が、誤差アンプ３からの誤差信号に基づいて、誤差アンプ３での電圧誤差を小さくするように、ＤＵＴ７への電流量を増減させる。つまり、ＤＡＣ２の設定電圧を基準としている。
【００１０】
そして、電流量の増減によって変更されたＤＵＴ７への印加電圧が、バッファ１を介して再度誤差アンプ３にフィードバックされ、誤差アンプ３が誤差を検出する。さらに、出力アンプ４が、誤差を減少させるように電流量を増減させる。このようにして最終的には、ＤＵＴ７に印加される電圧レベルが、ＤＡＣ２の設定電圧Ｖｏｕｔと同じ電圧レベルになり、この電圧レベルを維持する。
【００１１】
一方、電流検出回路５が、ＤＵＴ７への電流を電圧に変換し、電流測定回路７のＡＤＣ（図示せず）が、電圧をＡＤ変換し、後段の判定回路（図示せず）に出力し、判定回路（図示せず）がＤＵＴ７の良否判定を行なう。
【００１２】
図７は、テスタに電源装置１００を複数チャネル実装した構成を示した図である。電源装置１００のそれぞれが、ＤＵＴ７の異なる端子に電圧を印加するが、出力アンプ４は、同一の電源ユニットＵ１から電源電圧ＶＤＤ，ＶＥＥが供給される。
【００１３】
なお、ＤＡＣ２の設定電圧と、ＤＵＴ７の印加電圧に誤差が生じるのは、ＤＡＣ２の基準電位と、ＤＵＴ７の基準電位とに電位差が生じるのが主要因である。通常、ＤＵＴ７は、テスタ全体の基準電位となるグランドに接続される（ＤＡＣ２の基準電位もテスタ全体の基準電位となるグランド）。しかし、ＤＵＴ７に大電流が流れると、ＤＵＴ７からグランドへの信号線で電圧降下が発生する。従って、システムのグランドの基準電位と、ＤＵＴ７の基準電位（ＤＵＴ７の基準電位用の端子の電圧）が異なり、ＤＡＣ２の基準電位とＤＵＴ７の基準電位とに差が生じる。その他の誤差要因としては、例えば、電流検出回路５、およびＤＵＴ７までの経路抵抗に伴う電圧降下等である。
【００１４】
【特許文献１】特開２００５−９８８９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
電源装置１００の出力電圧は、デバイスの種類や様々な試験項目に対応できるように、電圧レベルが可変、すなわち、ＤＡＣ２の出力できる設定電圧は可変になっている。例えば、仕様の一例として、出力電圧０〜１０［Ｖ］になっている。そして、出力アンプ４の電源電圧レベルは、出力アンプ４が出力する出力電圧レベルに対してバイアス電圧を加えた電位差が必要となる。例えば、電位差ΔＶ＝５［Ｖ］程度が必要となる。従って、出力アンプ４への電源電圧レベルＶＤＤ、ＶＥＥは固定なので、電源装置１００の出力電圧の仕様を満たすには、正側の電源電圧レベルＶＤＤを、少なくとも１５［Ｖ］にする必要がある。
【００１６】
また、ＤＵＴ７において、正極性の電流Ｉｏｕｔを消費する場合には、出力アンプ４の正極側の電源電圧端子（電圧レベルＶＤＤ側）を経由し、ＤＵＴ７に供給される。負極性の電流Ｉｏｕｔを消費する場合には、出力アンプ４の負極側の電源電圧端子（電圧レベルＶＥＥ側）を経由し、ＤＵＴ７から吸い込む。
【００１７】
そして、出力アンプ４の電源電圧レベルＶＤＤ，ＶＥＥ（つまり、電源ユニットＵ１が出力する電圧レベル）は、ＤＡＣ２の設定電圧、ＤＵＴ７の消費電流Ｉｏｕｔによらず、定電圧動作に制御されている。
【００１８】
ここで、図８は、出力アンプ４の正側出力にて損失として消費される電力を示した概念図である。一例として、ＶＤＤ＝１５［Ｖ］、Ｖｏｕｔ＝１［Ｖ］、Ｉｏｕｔ＝５［Ａ］とすると、出力アンプ４での電力損失は、７０［Ｗ］＝（（電源電圧レベル−出力電圧レベル）×出力電流）になる。また、Ｖｏｕｔ＝０［Ｖ］では、損失する消費電力は最大の７５［Ｗ］になる。そして消費される電力は、熱として出力アンプ４から放出される。
【００１９】
また、図９は、図７に示すように複数チャネル実装時の電源装置１００全体で出力可能な総電流と出力電力の概念図である。一例として、Ｖｏｕｔ＝１０［Ｖ］（最大の出力レベル）、ΔＶ＝５［Ｖ］、電源ユニットＵ１の定格電力１５０［Ｗ］とすると、ＤＡＣ２の設定電圧によらず、合計電流１０［Ａ］が最大となり、結果的に設定電圧の電圧レベルが低いほど、電力の使用効率が低下する。
【００２０】
特に半導体試験システムで測定するＤＵＴ７のデバイスは、近年、低電圧、大電流化の傾向がある。このような低電圧で大電流をデバイスに出力する場合、従来の電源装置１００では放熱問題が非常に大きな問題となっていた。そのため、電源装置１００の放熱設計の規模が大きくなり、電源装置１００の大型化、コストアップの要因になっている。
【００２１】
そして、半導体試験システムでは、多数の電源装置１００を有するので放熱量も大きくなり、装置の小型化が難しくコストを抑えることも難しいという問題があった。
【００２２】
そこで本発明の目的は、負荷への印加電圧が可変であっても、小型化が可能な電源装置および半導体試験システムを実現することにある。
【課題を解決するための手段】
【００２３】
請求項１記載の発明は、
負荷に印加する印加電圧をフィードバックして前記印加電圧と設定電圧との誤差を求め、この誤差に基づいて出力アンプが前記負荷への電流量を増減させて前記負荷に所定の電圧を印加する電源装置において、
前記出力アンプの電源電圧の電圧レベルを、前記設定電圧の電圧レベルに追従させる電圧変換部を設け、
前記電圧変換部は、
前記設定電圧の電圧レベルにバイアス電圧を加えて参照電圧を生成するレベルシフト回路と、
このレベルシフト回路からの参照電圧の電圧レベルを基準にして、前記出力アンプに参照電圧の電圧レベルと同じ電圧レベルの電源電圧を出力するＤＣ−ＤＣコンバータと
を有することを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
出力アンプは、電流ドライブ回路として動作し、電圧的には等倍に増幅する電圧バッファであり、
レベルシフト回路は、前記印加電圧の電圧レベルにバイアス電圧を加算することを特徴とするものである。
請求項３記載の発明は、請求項１または２記載の発明において、
ＤＣ−ＤＣコンバータは、ステップダウンコンバータであることを特徴とするものである。
請求項４記載の発明は、
デバイスの検査を行なう半導体試験システムにおいて、
電源ユニットと、
この電源ユニットから電力が供給されて駆動する請求項１〜３のいずれかに記載の電源装置と
を備え、前記負荷は被検査対象のデバイスであることを特徴とするものである。
請求項５記載の発明は、
デバイスの検査を行なう半導体試験システムにおいて、
電源ユニットと、
この電源ユニットから電力が供給されて駆動する請求項２または３記載の電源装置と
を備え、前記負荷は被検査対象のデバイスであり、
前記電源装置のＤＣ−ＤＣコンバータはスイッチング電源であり、システム制御用のクロック信号に同期してスイッチング制御することを特徴とするものである。
請求項６記載の発明は、請求項５記載の発明において、
前記電源装置から前記被検査対象のデバイスに供給される電流を測定する電流測定回路と、
この電流測定回路が電流測定中は、スイッチング電源のスイッチングを停止させるタイミング調整部と
を設けたことを特徴とするものである。
請求項７記載の発明は、請求項４〜６のいずれかに記載の発明において、
前記電源装置を複数備え、前記複数の電源装置は同一の電源ユニットから電力が供給されることを特徴とするものである。
請求項８記載の発明は、請求項５または６記載の発明において、
前記電源装置を複数備え、前記複数の電源装置は同一の電源ユニットから電力が供給され、前記電源装置間で同期を図ってスイッチング制御することを特徴とするものである。
【発明の効果】
【００２４】
本発明によれば、以下のような効果がある。
請求項１〜３によれば、電圧変換部が、出力アンプの電源電圧の電圧レベルを設定電圧の電圧レベルに追従させるので、出力アンプ４の出力電圧レベルによらず、出力アンプ４での消費電力（損失分）を一定にすることができる。これにより、放熱を抑えられ、放熱設計に依存する内容が大幅に削減でき、回路構成にて小型化が図れ、コストも抑えることができる。
請求項４〜８によれば、請求項１〜３記載の電源装置を半導体試験システムに用いるので、電源装置からの放熱を抑えられ、放熱設計に依存する内容が大幅に削減でき、システム全体での小型化が図れ、コストも抑えることができる。
請求項７、８によれば、出力アンプ４の消費電力（損失分）が一定になるので、電源装置を複数設けて、出力アンプ４の出力電圧が低い場合でも、電源ユニットの定格出力電力を抑えることができる。
【発明を実施するための最良の形態】
【００２５】
以下図面を用いて本発明の実施の形態を説明する。
［第１の実施例］
図１は、本発明の第１の実施例（テスタに用いた例）を示した構成図である。ここで、図６と同一のものは同一符号を付し、説明を省略する。図１において、電源装置２００は、テスタ本体に設けられ、図６に示す電源装置１００にスイッチング電源の一種であるステップダウンコンバータ（降圧型コンバータ）８、バイアス電源９が設けられる。
【００２６】
ステップダウンコンバータ８は、ＤＣ−ＤＣコンバータであり、電源ユニットＵ１からの電源電圧レベルＶＤＤを降圧し、バイアス電源９からの参照電圧と同じ電圧レベルＶＴＲに変換し、出力アンプ４の正側の電源電圧端子に出力する。なお、ステップダウンコンバータ８は、入力電圧よりも低い出力電圧を出力するが、低いとは、（コンバータ８への入力電圧の振幅の絶対値）＞（コンバータ８の出力電圧の振幅の絶対値）とする。例えば、コンバータ８への正側の入力電圧＋１５［Ｖ］であれば、出力アンプ４への出力電圧＋５〜＋１０［Ｖ］であり、負側の−１５［Ｖ］であれば−１０〜−５［Ｖ］を出力する。また、ステップダウンコンバータ８は、一般的に９５％程度の高効率の電力変換が可能であり、全期間（内蔵するスイッチング・トランジスタのＯＮしている期間とＯＦＦしている期間の両方）で出力側整流平滑用コンデンサへの充電電流が流れる。従って、直流出力のリップルが小さく特性がよい。
【００２７】
バイアス電源９は、レベルシフト回路であり、誤差アンプ３の出力端子と出力アンプ４の非反転入力端子との経路上の電圧レベルにバイアス電圧（電位差をΔＶとする）を加え、ステップダウンコンバータ８に参照電圧を出力する。ここで、ステップダウンコンバータ８とバイアス電源９とで、電圧変換部を構成する。
【００２８】
このような装置の動作を説明する。
レベルシフト回路９が、誤差アンプ３からの誤差信号の電圧レベルにバイアス電圧を加え参照電圧として、ステップダウンコンバータ８に出力する。そして、ステップダウンコンバータ８が、電源ユニットＵ１からの電圧レベルＶＤＤを、参照電圧と同じ電圧レベルＶＴＲに変換し、出力アンプ４に電源電圧ＶＴＲとして出力する。この際、ステップダウンコンバータ８が、電源装置２００の基準となるクロック信号に同期してスイッチングを行なうとよい。すなわち、テスタでは、テスタ全体の同期を図るためのクロック信号がクロック部（図示せず）から電源装置２００のＤＡＣ２や電流測定回路６にも供給される。そして、ステップダウンコンバータ８が、クロック部（図示せず）のクロック信号から、クロック信号の周期に同期した三角波を生成してクロック信号と同じ周波数でスイッチングを行なうとよい。
【００２９】
なお、出力アンプ４は、電流ドライブ回路として動作し、電圧的には等倍（×１）に増幅する電圧バッファである。つまり、ステップダウンコンバータ８への参照電圧の電圧レベルは、電源装置２００の出力電圧（つまり、ＤＵＴ７への印加電圧）の電圧レベルにバイアス電圧を加算したもの（Ｖｏｕｔ＋ΔＶ）になる。また、電源装置２００の出力電圧は、ＤＡＣ２の設定電圧の電圧レベルを基準にしている。従って、ステップダウンコンバータ８からの出力アンプ４への電源電圧の電圧レベルＶＴＲは、ＤＡＣ２の設定電圧の電圧レベルに追従している。
【００３０】
そして、出力アンプ４の電源電圧が、正極側の電圧レベルＶＴＲ（設定電圧によって可変）、負極側の電圧レベルＶＥＥとなる。さらに、出力アンプ４が、誤差アンプ３の誤差信号に基づいて、ＤＵＴ７において、正極性の電流Ｉｏｕｔを消費する場合には、出力アンプ４の正極側の電源電圧端子（電圧レベルＶＴＲ側）を経由し、ＤＵＴ７に供給する。負極性の電流Ｉｏｕｔを消費する場合には、出力アンプ４の負極側の電源電圧端子（電圧レベルＶＥＥ側）を経由し、ＤＵＴ７から吸い込む。
【００３１】
なお、上記以外の電圧バッファ１、ＤＡＣ２、誤差アンプ３、出力アンプ４、電流検出回路５、電流測定回路６の動作は図６に示す装置と同様なので説明を省略する。
【００３２】
ここで、図２は、出力アンプ４の正側出力にて損失として消費される電力を示した概念図である。図８の一例に合わせ、ＶＤＤ＝１５［Ｖ］、Ｖｏｕｔ＝１［Ｖ］、Ｉｏｕｔ＝５［Ａ］、ΔＶ＝５［Ｖ］とすると、ＶＴＲ＝６［Ｖ］になる。そして、出力アンプ４での電力損失は、下記の一定となる。
【００３３】
消費電力＝（電源電圧レベルＶＴＲ−出力電圧レベルＶｏｕｔ）×出力電流Ｉｏｕｔ
＝ΔＶ×出力電流Ｉｏｕｔ
＝５［Ｖ］×５［Ａ］
＝２５［Ｗ］
【００３４】
また、図３は、図１に示す本発明の電源装置２００を、図７に示すように複数チャネル実装した場合に、電源装置２００全体で出力可能な総電流と出力電力の概念図である。図９の一例に合わせ、Ｖｏｕｔ＝１０［Ｖ］（最大の出力レベル）、バイアス電圧ΔＶ＝５［Ｖ］、電源ユニットＵ１の定格電力１５０［Ｗ］とすると、ＤＡＣ２の設定電圧によって、出力電流Ｉｏｕｔが変化する。例えば、出力電圧Ｖｏｕｔ＝１０［Ｖ］では、最大出力電流の合計が１０［Ａ］になり、出力電圧Ｖｏｕｔ＝１「Ｖ」では、最大出力電流の合計が２５［Ａ］に増加する。
【００３５】
なお、図３において、ステップダウンコンバータ８の変換効率を１００％として計算している。実際は、９５％程度だが、図６、図７に示す電源装置１００と比較し、設定電圧の電圧レベルＶｏｕｔが低いほど、電力の使用効率が大幅に改善される。
【００３６】
このように、レベルシフト回路９が、電圧レベルが可変な設定電圧にバイアス電圧ΔＶを加え参照電圧を生成する。そして、ステップダウンコンバータ８が、電源電圧の電圧レベルＶＴＲを参照電圧と同じにして出力アンプ４に供給するので、出力アンプ４の出力電圧レベルによらず、出力アンプ４での消費電力（損失分）を一定（ΔＶ×Ｉｏｕｔ）にすることができる。これにより、放熱を抑えられ、放熱設計に依存する内容が大幅に削減でき、回路構成にて小型化が図れ、コストも抑えることができる。
【００３７】
また、ステップダウンコンバータ８が、設定電圧に追従させた電圧レベルを出力アンプ４にするので、電源ユニットＵ１の電圧レベルＶＤＤを高くすることが可能となる。これにより、電源ユニットＵ１からの各アンプ１、３、ＤＡＣ２等への配線経路を流れる供給電力量を下げることができる。従って、コストを抑えたテスタを構成することができる。      
【００３８】
また、出力アンプ４の消費電力（損失分）を一定にするので、テスタに電源装置２００を複数チャネル実装し、かつ出力アンプ４の出力電圧が低い場合でも、電源ユニットＵ１の定格出力電力を抑えることができる。言い換えると、電力ユニットＵ１の電力増加を行なうことなく、複数チャネルの電源装置２００から出力電力を取り出せる。そして、近年、テスタでは、ＤＵＴ７に供給する電源電流の傾向として、低電源電圧レベルほど大電流化の傾向が多い、従って、テスタに実装する電源装置２００の数が多く、ＤＵＴ７への電圧レベルが低いほど、電源ユニットＵ１の使用効率が改善される。
【００３９】
［第２の実施例］
図４は、本発明の第２の実施例を示した構成図である。ここで、図１と同一のものには同一符号を付し、説明を省略する。図４において、タイミング調整部１０が新たに設けられる。タイミング調整部１０は、クロック部（図示せず）からのクロック信号に基づいて、電流測定回路６のＡＤＣ（図示せず）の変換のタイミングと、ステップダウンコンバータ８のスイッチングのタイミング調整を行なう。すなわち、電流測定回路６にＡＤ変換させて電流測定を行なわせている間は、ステップダウンコンバータ８のスイッチングを停止させる。一例としては、タイミング調整部１０が、クロック信号に同期してＩＮＨ信号を生成し、ＩＮＨ信号がローレベルのタイミングで電流測定回路６にＡＤ変換させる。そして、タイミング調整部１０が、ＩＮＨ信号とクロック信号のＡＮＤをとり、ステップダウンコンバータ８に出力する。
【００４０】
すなわち、テスタでは、ＤＵＴ７への出力電流Ｉｏｕｔを高精度に測定する必要がある。そして、上述のように、電流測定は、電流検出回路５によってＤＵＴ７への電流を電圧に変換し、電流測定回路７のＡＤＣ（図示せず）によって電圧をＡＤ変換して後段の判定回路（図示せず）に出力する。そして、判定回路（図示せず）がＤＵＴ７の良否判定を行なう。ステップダウンコンバータ８のスイッチングにより、コンバータ８からの出力には電圧ノイズ、電流ノイズがのる。そして、一般的に、電源装置２００からの電圧ノイズは、ＤＵＴ７のＤＵＴ端にコンデンサを設けて除去している。一方、電源装置２００の電流測定は、電流ノイズの増加により電流測定精度が悪化する。
【００４１】
そこで図４に示す回路では、タイミング調整部１０が、電流測定回路７にて電流測定中（測定に使用するデータをＡＤ変換中）は、ステップダウンコンバータ８のスイッチング動作を停止させる。これにより、ステップダウンコンバータ８のスイッチングによる電流ノイズを低減でき、高精度に出力電流を測定することができる。
【００４２】
なお、本発明はこれに限定されるものではなく、以下に示すようなものでもよい。
ステップダウンコンバータ８が、出力アンプ４の正側の電源電圧レベルを設定電圧に追従させる構成を示したが、出力アンプ４の負側の電源電圧レベルを設定電圧に追従させてもよい。すなわち、図５に示すように構成してもよい。ここで、図１と同一のものには同一符号を付し、説明を省略する。図５において、ステップダウンコンバータ１１、バイアス電源１２が設けられる。そして、バイアス電源１２が、設定電圧にバイアス電圧ΔＶを加えて参照電圧を生成する。さらに、ステップダウンコンバータ１１が、電源ユニットＵ１からの電源電圧レベルＶＥＥを低くして、バイアス電源１２からの参照電圧と同じ電圧レベルＶＴＲ’に変換し、出力アンプ４の負側の電源電圧端子に出力する。もちろん、正側のステップダウンコンバータ８、バイアス電源９を設けず、負側のみを設定電圧に追従させてもよい。
【００４３】
また、電源装置２００を複数チャネル実装し、同一の電源ユニットＵ１から電力が供給される構成を示したが、図示しないスイッチ制御部を設け、このスイッチ制御部が、電源装置２００間でステップダウンコンバータ８の同期を図ってスイッチング制御するとよい。
【００４４】
また、バイアス電源８のバイアス電圧ΔＶ＝５［Ｖ］とする構成を示したが、電位差ΔＶは、何ボルトでもよい。同様に、電源装置２００の出力電圧の範囲や、電源ユニットＵ１の定格出力電力等も、どのような値でもよい。
【００４５】
また、電源装置２００に電流検出回路５、電流測定回路６を設ける構成を示したが、電流測定が不要な場合等は電流検出回路５、電流測定回路６を設けなくてもよい。
【００４６】
また、レベルシフト回路の一例として、バイアス電源９、１１を用いる構成を示したが、設定電圧の電圧レベルに所定のバイアス電圧を加えられるものならば、どのようなものでもよい。
【００４７】
そして、電源装置２００をテスタに用いる構成を示したが、本発明に係る電源装置を用いるのはテスタにかぎらず、また負荷もＤＵＴに限らない。つまり、高効率を目的とする場合やＤＣ増幅器とする場合等の全てに適用してよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施例を示した構成図である。
【図２】図１に示す電源装置２００の出力アンプ４の正側出力にて損失として消費される電力を示した概念図である。
【図３】電源装置２００を複数チャネル実装時の電源装置２００全体で出力可能な総電流と出力電力の概念図である。
【図４】本発明の第２の実施例を示した構成図である。
【図５】本発明の第３の実施例を示した構成図である。
【図６】従来の電源装置を用いた半導体試験システムの構成を示した図である。
【図７】従来の電源装置を複数個用いた半導体試験システムの構成を示した図である。
【図８】図６に示す電源装置１００の出力アンプ４の正側出力にて損失として消費される電力を示した概念図である。
【図９】電源装置１００を複数チャネル実装時の電源装置１００全体で出力可能な総電流と出力電力の概念図である。
【符号の説明】
【００４９】
４  出力アンプ
６  電流測定回路
７  ＤＵＴ
８、１１  ステップダウンコンバータ
９、１２  バイアス電源（レベルシフト回路）
１０  タイミング調整部
Ｕ１  電源ユニット
【図１】
0004735976.tif 000002
【図２】
0004735976.tif 000003
【図３】
0004735976.tif 000004
【図４】
0004735976.tif 000005
【図５】
0004735976.tif 000006
【図６】
0004735976.tif 000007
【図７】
0004735976.tif 000008
【図８】
0004735976.tif 000009
【図９】
0004735976.tif 000010