(57)【特許請求の範囲】
【請求項１】
電源システムであって、
交流電源と、
第１の選択された時間間隔の間、前記交流電源からのエネルギを蓄積し、第２の選択された時間間隔の間、蓄積されたエネルギの少なくとも一部を直流出力に変換するキャパシタンスを含むオフライン電源と、
前記第２の選択された時間間隔の間、前記オフライン電源を前記交流電源から切断する電力スイッチング手段であって、少なくとも前記第１の選択された時間間隔は前記交流電源と同期されており、この電源システムの通常動作中の前記第２の選択された時間間隔の間は、前記オフライン電源の前記交流電源からの切断が保証される電力スイッチング手段と、
一次巻線を備える変圧器と、前記第２の選択された時間間隔の間前記キャパシタンスから前記一次巻線に電流を供給する手段と、予め選択されたピーク電流レベルで、温度とは実質的に無関係に、前記一次巻線への電流の流れを中断する手段とを有する電力調整手段と、
を備えていることを特徴とする電源システム。
【請求項２】
請求項１記載の電源システムにおいて、前記電力調整手段は、前記予め選択されたピーク電流レベルを表す電圧に応答して前記中断手段を制御する制御スイッチを含み、前記電圧のピーク・レベルは前記交流入力電圧の変化とは無関係にほぼ一定に維持され、その結果、前記直流出力に伝送されるエネルギはほぼ一定に維持されることを特徴とする電源システム。
【請求項３】
請求項２記載の電源システムにおいて、前記電力調整手段は、前記電力スイッチング手段をトリガし前記制御スイッチを動作させるのに必要なエネルギ量を蓄積する第２のキャパシタンスを含むことを特徴とする電源システム。
【請求項４】
請求項１記載の電源システムにおいて、前記第１の選択された時間間隔は、前記交流電源からの入力信号の正の半サイクルの少なくとも一部であり、前記第２の選択された時間間隔は、前記交流電源からの入力信号の負の半サイクル内で生じることを特徴とする電源システム。
【請求項５】
請求項１記載の電源システムにおいて、前記オフライン電源は、前記第１の選択された時間間隔の間、前記交流電源からの前記エネルギを蓄積するコンデンサと、前記コンデンサに接続されており前記第２の選択された時間間隔を制御する制御可能なスイッチング手段とを含むことを特徴とする電源システム。
【請求項６】
請求項１記載の電源システムにおいて、前記第２の選択された時間間隔の連続する対それぞれの間の複数の第２の選択された時間間隔において、前記蓄積されたエネルギの少なくとも一部を前記直流出力に変換する手段を含むことを特徴とする電源システム。
【請求項７】
請求項１記載の電源システムにおいて、前記交流電源からの交流入力信号が所定のしきい電圧よりも大きいときに前記交流電源からの前記エネルギを蓄積する手段と、前記交流入力信号が前記しきい電圧未満であるときに蓄積されたエネルギを前記直流出力に変換する手段とを含むことを特徴とする電源システム。
【請求項８】
請求項１記載の電源システムにおいて、前記オフライン電源は、前記第２の選択された時間間隔の間は前記蓄積されたエネルギの前記直流出力へのほぼ一定の伝送を維持する手段を含むことを特徴とする電源システム。
【請求項９】
請求項１記載の電源システムにおいて、前記オフライン電源は、前記蓄積されたエネルギを受け取る変圧器と、前記第２の選択された時間間隔の間、前記蓄積されたエネルギを前記変圧器に伝送する経路を形成するスイッチング手段とを含み、この電源システムは、更に、前記第２の選択された時間間隔のそれぞれにおける複数の時間セグメントの間に、前記蓄積されたエネルギを前記変圧器に伝送する経路を形成する手段を含むことを特徴とする電源システム。
【請求項１０】
交流電源からスタンドバイ直流電力を供給する方法であって、
第１の選択された時間間隔の間に前記交流電源からのエネルギをキャパシタンスに蓄積し、第２の選択された時間間隔の間に蓄積されたエネルギの少なくとも一部を直流出力に変換するステップと、
前記第２の選択された時間間隔の間、前記キャパシタンスを前記交流電源から切断するステップであって、少なくとも前記第１の選択された時間間隔は前記交流電源と同期されており、電源システムの通常動作中の前記第２の選択された時間間隔の間は、前記キャパシタンスの前記交流電源からの切断が保証される、ステップと、
前記第２の選択された時間間隔の間前記キャパシタンスから変圧器の一次巻線に電流を供給するステップと、
予め選択されたピーク電流レベルで、温度とは実質的に無関係に、前記一次巻線への電流の流れを中断するステップと、
を含むことを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に電源システムに関し、より詳細には、交流電源から直流出力を供給するオフライン電源に関する。本発明に関する特に有用な応用例は、バイアス供給における応用例や、マイクロプロセッサを使用する電気器具などの、コストに敏感な他の応用例である。
【０００２】
【発明の概要】
米国特許第５，７９０，３９０号は、交流電源と、第１の選択された時間間隔中に交流電源からエネルギを蓄積し、第２の選択された時間間隔中に蓄積したエネルギの少なくとも一部を直流出力に変換するオフライン電源とを含む電源システムを記載している。伝導されるＥＭＩを低減するために、ダイオードまたは他のスイッチが、第２の選択された時間間隔中は、交流電源からオフライン電源を切断する。第１および第２の選択された時間間隔は、交流電源の周波数と同期していることが好ましい。
【０００３】
本発明の主目的は、上述の米国特許に記載されている一般的なタイプであるが効率が改良されている改良型のオフライン電源を提供することである。
本発明の他の重要な目的は、広範な交流入力電圧および温度の範囲にわたって一定の直流出力を供給する改良型のオフライン分離電源を提供することである。
【０００４】
本発明のさらに別の目的は、動作時の信頼性が非常に高く堅牢な構造を有するように製造できる改良型のオフライン電源を提供することである。
本発明の他の目的および利点は、以下の詳細な説明と添付の図面から明らかとなろう。
【０００５】
本発明によれば、上記の目的は、交流電源と、第１の選択された時間間隔中に交流電源からエネルギを蓄積し第２の選択された時間間隔中に蓄積したエネルギの少なくとも一部を直流出力に変換するオフライン電源と、伝導されるＥＭＩを低減するために第２の選択された時間間隔中はオフライン電源を交流電源から切断する手段と、交流入力電圧および温度変換に起因する第１および第２の選択された時間間隔の変化を防止する電力調整手段とを備える電源システムを提供することによって実現される。本発明の好ましい実施形態では、電力調整手段は、８５〜２６５の範囲の動作交流入力電圧と、０℃未満〜７５℃超の範囲の温度で有効である。
【０００６】
本発明のオフライン電源は、第１および第２の選択された時間間隔を制御するスイッチング手段と、第２の選択された時間間隔中にスイッチング手段をトリガするためのエネルギを蓄積しそれらの間隔中の連続的な電力消費を回避するエネルギ保存手段とを含むことが好ましい。
【０００７】
【発明の実施の態様】
本発明は、様々な修正形態および代替形態が可能であるが、本発明の特定の実施形態を例示的に図面で示し、本明細書で詳細に説明する。しかし、開示される特定の形態に本発明を限定することは意図しておらず、逆に、本発明は、冒頭の特許請求の範囲によって定義される本発明の範囲内にあるすべての修正形態、均等物、および代替形態に及ぶことを理解されたい。
【０００８】
次に図面を参照すると、図１は、１対の入力端子１０ａおよび１０ｂに接続された外部電源から交流電力を受け取り、１対の出力端子１１ａおよび１１ｂにおいて調整直流出力を供給するバイアス供給システムを示している。一方の入力端子からの交流信号は、ヒューズＦ１および抵抗器Ｒ１を介してダイオードＤ１のアノードに印加される。ダイオードＤ１は半波整流器として機能し、交流入力の正の半サイクルだけを通す。抵抗器Ｒ１は限流抵抗器として機能し、ダイオードＤ１が導通しているとき、入力端子からのエネルギの突入を制限する。
【０００９】
ダイオードＤ１から、整流した電力入力が蓄積コンデンサＣ１に渡され、着信エネルギが蓄積される。コンデンサＣ１は、交流入力の正の各半サイクルの間充電され、Ｄ１が導通していない時間間隔中に、周期的に放電される。これにより、電力が出力に送られる間、電源が交流入力線から効果的に切断される。コンデンサＣ１が放電するとき、蓄積されたエネルギは、ＦＥＴ  Ｑ６と直列に接続された変圧器Ｔ１の一次巻線Ｌpを流れる。このＦＥＴは、このＦＥＴをオン・オフすることによって直流出力への電力伝送を制御する制御回路（後述）によって制御される。
【００１０】
ダイオードＤ１は、切断スイッチとして機能し、伝導性ＥＭＩの大部分が生成されるときである、Ｃ１のエネルギが出力に伝送される間、交流電源からオフライン電源を切断する。したがって、オフライン電源によって生成される伝導性ＥＭＩの大部分は、電源自体に限定され、他の回路または装置に干渉することができない。以下の説明から明らかとなるであろうが、オフライン電源中でＥＭＩを生成するスイッチングおよび誘導性変化の大部分は、ダイオードが切断モードにある間の電力伝送中に生じる。望むなら、受動スイッチとして機能するダイオードＤ１の代わりに、能動スイッチング装置を使用することもできる。
【００１１】
ＦＥＴ  Ｑ６がオンであるときはいつでも、電流は変圧器Ｔ１の一次巻線Ｌpを流れ、変圧器Ｔ１はインダクタンスＬpのインダクタとしてエネルギを蓄積する。この電流は、ピーク値Ｉpkまで上昇し、ＦＥＴ  Ｑ６と接地との間に接続された抵抗器Ｒ２を流れる。Ｉpkは、抵抗器Ｒ２の両端に電圧を生成し、それにより、制御回路にＦＥＴ  Ｑ６をオフにさせる。ＦＥＴ  Ｑ６がオフになると、変圧器Ｔ１の一次巻線内に蓄積された磁場が崩壊し、磁場中に存在するエネルギは、変圧器Ｔ１の二次巻線Ｌsに伝送される。これにより、ダイオードＤ２を通じて出力端子１１ａまで流れ、端子１１ｂを通じて戻る出力電流が生成される。出力端子の両端間に接続されたコンデンサＣ２は、出力を平滑化し、コンデンサＣ２と並列に接続されたツェナー・ダイオードＤ３は、出力電圧を調整する。ダイオードＤ２は、コンデンサＣ１が一次巻線を通じて放電している間、変圧器Ｔ１の二次巻線への導通を防止する。
【００１２】
この例示的なバイアス供給システムは、定電力出力を供給する。抵抗器Ｒ２両端の電圧が、変圧器Ｔ１のコアが飽和し始めるレベルよりわずかに下である最大電流値Ｉpkを表す予め選択したレベルまで上昇すると、制御回路１０がＦＥＴ  Ｑ６をオフにする。すなわち、次に示す式からわかるように、Ｉpkの値が、一次巻線Ｌp内に蓄積される電力Ｅoutを決定する。ただし、Ｌpは変圧器の一次巻線のインダクタンスであり、Ｉpkは抵抗器Ｒ２を流れる最大電流である。
【００１３】
【数１】
Ｅｏｕｔ＝１／２ＬpＩpk2
この制御回路は、交流入力の負の各半サイクル中の単一の時間間隔中に、コンデンサＣ１から変圧器Ｔ１にエネルギを転送するようにＦＥＴ  Ｑ６を制御する。この回路では、１対の抵抗器Ｒ３およびＲ４の両端の電圧降下が、トランジスタＱ１がオフとなる時を決定する。トランジスタＱ１がオフとなるのは、トランジスタＱ１のベース・エミッタ電圧Ｖｂｅが正であるときは、交流入力の正の半サイクルの間である。トランジスタＱ１がオフであると、コンデンサＣ１が充電される間、ＦＥＴ  Ｑ６および１対のトランジスタＱ２およびＱ３はオフに保たれる。交流入力の負の半サイクルの間、トランジスタＱ１のベース・エミッタ電圧Ｖｂｅが負となり、Ｑ１がオンとなる。これにより、ＦＥＴ  Ｑ６をオンにし、コンデンサＣ１を放電することが可能となる。
【００１４】
１つの入力端子からの交流信号は、抵抗器Ｒ３およびＲ４を通じてダイオードＤ４のアノードに印加される。ダイオードＤ４は、ダイオードＤ１と同様に半波整流器として機能し、交流入力の正の半サイクルだけを通す。ダイオードＤ４から、整流した電力入力が蓄積コンデンサＣ３に渡され、入来エネルギが蓄積される。コンデンサＣ１と同様に、コンデンサＣ３は、交流入力の正の各半サイクルの間、充電される。ツェナー・ダイオードＤ５は、コンデンサＣ３の両端の電圧を制限し、蓄積された電荷を交流入力電圧とは比較的独立に正規化する。トランジスタＱ１がオンになると、コンデンサＣ３は、トランジスタＱ１のエミッタ・コレクタ回路および抵抗器Ｒ５を通じてＦＥＴのゲートに放電する。この回路は、ＦＥＴ  Ｑ６をオンにするのに必要な電圧を供給する。コンデンサＣ３およびツェナー・ダイオードＤ５は、Ｉｐｋ値に達するのに必要な時間間隔だけＦＥＴ  Ｑ６をオンにするのに必要なエネルギ量だけをコンデンサＣ３が蓄積するように選択される。これにより、回路の電力消費を低減することで回路の効率が向上する。ダイオードＤ４の両端に接続されたコンデンサＣ４は、交流入力電源からのノイズをフィルタする。
【００１５】
ＦＥＴ  Ｑ６がオンであると、コンデンサＣ１からの電流がＦＥＴ  Ｑ６を介して増加し、それによって、変圧器Ｔ１の一次巻線にエネルギが搬送される。この電流増加により、Ｒ２の両端の電圧が選択した基準電圧Ｖｒｅｆまで増加すると、トランジスタＱ３がオンになる。トランジスタＱ３がオンになると、トランジスタＱ２がオンとなる。トランジスタＱ２およびＱ３は、ＦＥＴ  Ｑ６のゲート接続での電圧をプルダウンすることによりＦＥＴ  Ｑ６をオフにするラッチを形成する。このラッチは、コンデンサＣ３が放電され、トランジスタＱ２およびＱ３への供給電流がなくなり、それによってラッチがオフとなるまで、ＦＥＴ  Ｑ６をオフに保つ。抵抗器Ｒ６およびＲ７は、ラッチがオフとなる電流レベルを決定する。コンデンサＣ５は、抵抗器Ｒ６に並列に接続され、制御回路におけるの誤ったトリガリングを低減させる。ＦＥＴ  Ｑ６がオフになると、変圧器Ｔ１の一次巻線で生成される磁場は崩壊し、一次巻線中のエネルギは二次巻線に移動する。
【００１６】
ツェナー・ダイオードＤ６のカソードは、Ｒ５を介してＦＥＴ  Ｑ６のゲートに接続され、Ｑ６のゲートの電圧が、Ｑ６を損なうまたは不適切な動作を引き起こす可能性のあるレベルに達するのを防止する。ＦＥＴ  Ｑ６のゲートでは、ダイオードＤ７が、このＦＥＴのソースとゲートの間に接続されて、負のスパイクに対する保護を与え、更に、別のダイオードＤ８が、抵抗器Ｒ５に並列に接続され、このＦＥＴのゲート電圧がラッチによって低下するときに、ＦＥＴを直ちにオフにさせる。
【００１７】
ここまで説明した回路が動作温度の幅が広い応用例で使用される場合、トランジスタＱ２およびＱ３のベース・エミッタ接合の特性は、温度と共に変化し、それによってＦＥＴ  Ｑ６がオンおよびオフである時間間隔が変化する可能性がある。具体的には、トランジスタＱ３がオンになる電圧（抵抗器Ｒ７の両端の電圧）は、温度と共に変化する可能性がある。このような時間間隔の変化を回避するために、１対のトランジスタＱ４およびＱ５を含む低出力比較器が、ＦＥＴ  Ｑ６のゲートおよびソースに接続される。この比較器は、抵抗器Ｒ７の両端の鋭いステップ電圧変化を生成する効果を有し、その結果、温度変化に起因するトランジスタＱ３をオンにするのに必要な特定の電圧レベルの変化とは無関係に、トランジスタＱ３がオンになる時間が常にほぼ同じになる。
【００１８】
この比較器は、比較器基準電圧Ｖｒｅｆを設定する、抵抗器Ｒ８およびＲ９によって形成される分圧器を含む。この分圧器は、ＦＥＴ  Ｑ６ターンオン電圧の一部をトランジスタＱ４のベースに印加し、第２トランジスタＱ５のベースは、抵抗器Ｒ２のＦＥＴ側から電圧を受け取る。抵抗器Ｒ２の両端の電圧が基準電圧Ｖｒｅｆに等しくなるまで上昇すると、トランジスタＱ５はオフとなり、トランジスタＱ４はオンとなり、抵抗器Ｒ１０によって設定される電流が抵抗器Ｒ７に向かう。続いて、抵抗器Ｒ７の両端に生じる電圧が、ラッチをオンにし、ＦＥＴ  Ｑ６をオフにする。トランジスタＱ４およびＱ５の両方のベース・エミッタ電圧は温度に敏感であるので、温度が変化すると共に変化し、それによって温度変化に起因するＦＥＴがオン又はオフである時間間隔の変化が防止される。
【００１９】
図２に、図１の回路のように単一のインクリメントではなく、交流入力の負の各半サイクル中の複数の時間インクリメントでコンデンサＣ１を放電する修正された制御回路１０を示す。コンデンサＣ１を複数の時間インクリメントで放電することにより、パルスごとにより低いエネルギを用いて、放電間隔を短くすることが可能となり、より小型の変圧器を使用することが可能となる。このことは、大きなサイズの変圧器が要求されることがありうる、比較的大きい電力を要する応用例では著しい利点となることがある。
【００２０】
図２の回路では、図１と同様に、一方の入力端子１０ａからの交流信号がヒューズＦ１および抵抗器Ｒ１を通じてダイオードＤ１のアノードに印加される。ダイオードＤ１は、半波整流器として機能し、交流入力の正の半サイクルだけを通す。抵抗器Ｒ１は限流抵抗器として機能し、ダイオードＤ１が導通しているときには、入力端子からのエネルギの突入を制限する。ダイオードＤ１から、整流された電力入力が蓄積コンデンサＣ１に渡され、入来エネルギが蓄積される。コンデンサＣ１は、交流入力の正の各半サイクル中に充電され、Ｄ１が導通していない時間間隔中に周期的に放電される。これにより、出力への電力伝送中は交流入力線からの供給が効果的に切断される。コンデンサＣ１が放電するときには、蓄積されたエネルギは、ＦＥＴを含む集積回路２０と直列に接続された変圧器Ｔ１の一次巻線を流れる。
【００２１】
集積回路２０は、米国カリフォルニア州サニーベール所在のパワー・インテグレーションズ社（Power Integrations, Inc.）から入手可能なＴＮＹ２５３、２５４、または２５５などのオフライン・スイッチャである。これらの集積回路は、高電圧パワーＭＯＳＦＥＴ、発振器、高電圧スイッチ式電流源、ならびに電流制限および熱遮断回路を含む。この集積回路は、スタートアップ動作と定常状態動作の両方のための内部動作電流を供給するＭＯＳＦＥＴへのドレイン接続であるドレイン・ピンＤと、ＭＯＳＦＥＴへのソース接続であるソース・ピンＳと、内部生成サプライ用の外部バイパス・コンデンサＣ１０に接続するためのバイパス・ピンＢＰと、ピンが高であるときにＭＯＳＦＥＴをオンにすることを可能にし、低にプルすることによってＭＯＳＦＥＴのスイッチングを終了させることを可能にするイネーブル・ピンＥＮとを含む。イネーブル・ピンＥＮが高のままである限り、内部発振器は、発振器出力の各サイクルの開始時にＭＯＳＦＥＴをオンにする。次いでＭＯＳＦＥＴは、電流が電流限界まで増加したときにオフとなり、次いで発振器出力の次のサイクルの開始時で再びオンとなる。ＭＯＳＦＥＴオンオフのこのサイクリングは、イネーブル・ピンＥＮが低にプルされるまで続行する。
【００２２】
図２を参照すると、イネーブル・ピンＥＮ上の電圧レベルは、トランジスタＱ１０によって制御される。１対の抵抗器Ｒ１０およびＲ１１は、トランジスタＱ１０がオンにされる時を決定する分圧器を形成する。トランジスタＱ１０がオンとなるのは、トランジスタＱ１０のベース電圧が選択したしきい電圧ＶT1に達した時である。トランジスタＱ１０がオンとなったとき、ピンＥＭが低にプルされ、集積回路２０中のＭＯＳＦＥＴのスイッチングが防止される。トランジスタＱ１０のベース電圧がしきい電圧ＶT1未満に降下したとき、トランジスタＱ１０はオフとなり、それによってイネーブル・ピンＥＮ上の電圧が高となり、その結果、ＭＯＳＦＥＴを発振器出力の次のサイクルの開始時にオンにすることができる。コンデンサＣ１の正の側とピンＥＮとの間に接続された抵抗器Ｒ１２は、トランジスタＱ１０がオフであるときのピンＥＮ上の電圧レベルを決定する。
【００２３】
ツェナー・ダイオードＤ１０のカソードは、集積回路２０のイネーブル入力ＥＮに接続され、入力ＥＮでの電圧がＦＥＴを損なうまたは不適切な動作を引き起こす可能性のあるレベルに達することが防止される。コンデンサＣ１０は、スイッチング・モジュール２０のＢＰ端子から接地に接続され、そのモジュールでの誤トリガリングが低減される。
【００２４】
以上で、フライバック電力伝送システムを具体的に参照して本発明を説明したが、他のタイプの伝送システムも使用できることを理解すべきである。
【図面の簡単な説明】
【図１】  本発明を実施するバイアス供給システムの回路図である。
【図２】  本発明を実施する別のバイアス供給システムの回路図である。
【図１】
0004752166.tif 000002
【図２】
0004752166.tif 000003