(57)【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に第１及び第２パッド膜を蒸着する段階と、
（ｂ）前記第１及び第２パッド膜をパターニングする段階と、
（ｃ）パターニングした前記第１及び第２パッド膜の内側壁にスペーサーを形成する段階と、
（ｄ）前記スペーサーの間を介して露出される前記半導体基板に第１イオン注入工程を行う段階と、
（ｅ）エッチング工程を行って前記スペーサーの厚さを減少させ、後続の工程のためにトレンチの開口幅を増加させる段階と、
（ｆ）前記半導体基板に前記第１イオン注入工程よりも小さい注入エネルギーで第２イオン注入工程を行うことにより、前記第１イオンよりも浅い領域に第２イオンを注入する段階と、
（ｇ）前記第１及び第２イオン注入工程によって格子欠陥が誘発された前記半導体基板の領域をエッチングしてトレンチを形成する段階とを含む半導体素子のトレンチ形成方法。
【請求項２】
前記第１及び第２イオン注入工程は周期律表の不活性気体を用いることを特徴とする請求項１記載の半導体素子のトレンチ形成方法。
【請求項３】
前記不活性気体はＨe、Ｎｅ、Ａｒ、Ｋｒ及びＸｅのいずれか一つであることを特徴とする請求項２記載の半導体素子のトレンチ形成方法。
【請求項４】
前記第１イオン注入工程は１.０×１０10ｉｏｎｓ／ｃｍ2〜１.０×１０18ｉｏｎｓ／ｃｍ2のイオンドーズ量と３ＫｅＶ〜６０ＫｅＶのイオン注入エネルギーで行うことを特徴とする請求項１記載の半導体素子のトレンチ形成方法。
【請求項５】
前記（ｄ）段階で前記第１イオン注入工程によって注入されたイオンは前記半導体基板内で１０００Å〜４０００Åの飛程で分布することを特徴とする請求項１記載の半導体素子のトレンチ形成方法。
【請求項６】
前記第２イオン注入工程は１.０×１０10ｉｏｎｓ／ｃｍ2〜１.０×１０18ｉｏｎｓ／ｃｍ2のイオンドーズ量と３ＫｅＶ〜５５ＫｅＶのイオン注入エネルギーで行うことを特徴とする請求項１記載の半導体素子のトレンチ形成方法。
【請求項７】
前記（ｆ）段階で前記第２イオン注入工程によって注入されたイオンは前記半導体基板内で３００Å〜３０００Åの飛程で分布することを特徴とする請求項１記載の半導体素子のトレンチ形成方法。
【請求項８】
前記（ａ）段階で前記第２パッド膜の上部に酸化膜を蒸着する段階をさらに含むことを特徴とする請求項１記載の半導体素子のトレンチ形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のトレンチ形成方法に係り、特に、トレンチを形成するためのエッチング工程の際に発生するマイクロトレンチ(micro trench)及びマイクロローディング効果(micro loading effect)を制御することが可能な半導体素子のトレンチ形成方法に関する。  
【背景技術】
【０００２】
最近、半導体素子が段々高集積化及び高性能化されるにつれて、半導体素子の製造技術も高集積化が要求されている。ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)のゲートの線幅縮小技術及び素子の分離技術が半導体素子の高集積化に最も密接に連関している。素子の分離技術としては主にＲ−ＬＯＣＯＳ(Recessed-Local Oxidation of Silicon)技術が多く用いられている。ところが、０.２５μｍ以下級からは殆ど全ての素子にトレンチ形成技術が利用されている。
【０００３】
現在のトレンチ形成技術を用いた素子分離技術は、シリコン基板をドライエッチングする際、マイクロトレンチが主に突然発生する。そして、その周辺の格子欠陥による応力場によって素子に電圧を印加し電流を流す場合、漏洩電流(leakage current)などが発生することにより素子の信頼性に致命的な損傷を与える。さらに、マイクロローディング効果によってスペース別トレンチの深さが異なる。シリコン基板上にパッド酸化膜（例えば、３０Å〜２００Å）とパッド窒化膜（例えば、５００Å〜２０００Å）を蒸着し、フォトレジストパターン（例えば、５０００Å〜１２０００Å）を形成する。その後、前記フォトレジストパターンをエッチングマスクとして用いたドライエッチング工程を行う際、トレンチの密度差によってエッチング速度の差異が誘発され、これによりトレンチが稠密に形成された地域（以下、「稠密地域」という）とトレンチが広く形成された地域（以下、「広い地域」という）との間においてトレンチの深さが異なる。例えば、トレンチの深さが２０００Åの場合は、エッチング装置の性能及び状態に応じてエッチング深さが１７００Å〜２３００Å程度に変動を起こすことができる。このような現象はウェーハの部位別又はウェーハ別に素子分離の特性差を誘発させることができる。
【０００４】
このような現象が発生する主な理由は、エッチング工程の際に生成されるエッチング副産物が抜け出るべき高さがあまり高く、イオンとラジカルがエッチングされる表面まで至るのに妨害を受けて稠密な部分と広い部分間のエッチング速度の差を誘発する主な原因になるためである。これは今後０.１３μｍ以下級の高性能半導体素子の場合にはその影響が非常に激しい。このようなエッチング速度の差によるエッチング深さの差は、結局稠密な部分と広い部分のパンチスルー(punch through)、しきい値電圧(threshold voltage)、チャネル電圧(channel voltage)など素子分離時の酸化膜の電気的特性に差異をもたらす。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、本発明の目的は、トレンチを形成するためのエッチング工程の際に発生するマイクロトレンチ及びマイクロローディング効果を制御する半導体素子のトレンチ形成方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の好適な一実施例の一側面は、半導体基板上に第１及び第２パッド膜を蒸着する段階と、前記第１及び第２パッド膜をパターニングする段階と、パターニングした前記第１及び第２パッド膜の内側壁にスペーサーを形成する段階と、前記スペーサーの間を介して露出される前記半導体基板に第１イオン注入工程を行う段階と、エッチング工程を行って前記スペーサーの厚さを減少させ、後続の工程のためにトレンチの開口幅を増加させる段階と、前記半導体基板に前記第１イオン注入工程よりも小さい注入エネルギーで第２イオン注入工程を行うことにより、前記第１イオンよりも浅い領域に第２イオンを注入する段階と、前記第１及び第２イオン注入工程によって格子欠陥が誘発された前記半導体基板の領域をエッチングしてトレンチを形成する段階とを含む、半導体素子のトレンチ形成方法を提供する。
【発明の効果】
【０００７】
本発明によれば、トレンチが形成される前に、前記トレンチが形成されるべき半導体基板の領域に対してイオン注入工程を行って前記領域に格子欠陥を誘発させることにより、後続のトレンチ形成工程の際に前記領域におけるエッチング速度を速くし、これによりパターンの縁部に発生するマイクロトレンチを抑制すると同時に、パターンのサイズ別に発生するマイクロローディング効果も抑制することができる。
【発明を実施するための最良の形態】
【０００８】
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ところが、本発明は、これらの実施例に限定されるものではなく、様々な変形実施が可能である。これらの実施例は発明の開示を完全にし、本当技術分野で通常の知識を有する者に本発明の範疇を完全に知らせるために提供されるものである。
【０００９】
図１〜図６は本発明の好適な実施例に係る半導体素子のトレンチ形成方法を説明するために示した断面図である。ここで、図１〜図６に示した参照符号のうち互いに同一の参照符号は同一の機能をする同一の構成要素を示す。
【００１０】
図１を参照すると、まず、前処理洗浄(pre-cleaning)工程によって洗浄された半導体基板１０が提供される。この際、前処理洗浄工程はＤＨＦ(Diluted HF)で洗浄した後ＳＣ−１(ＮＨ4ＯＨ／Ｈ2Ｏ2／Ｈ2Ｏ)溶液で洗浄し、或いはＢＯＥ(Buffer Oxide Etchant)溶液で洗浄した後ＳＣ−１で洗浄する。
【００１１】
上述したように、前処理洗浄工程によって洗浄された半導体基板１０上にはパッド酸化膜１２を蒸着する。この際、パッド酸化膜１２は、半導体基板１０の上部表面の結晶欠陥又は表面処理のために、温度７５０℃〜８００℃の範囲でドライまたはウェット酸化方式で酸化工程を行って３０Å〜５００Åの厚さに形成することが好ましい。その後、前記パッド酸化膜１２の上部にはパッド窒化膜１４を蒸着する。この際、パッド窒化膜１４は窒化膜または窒酸化膜で形成することができる。また、パッド窒化膜１４は後続のトレンチ２４（図６参照）に埋め込まれる素子分離膜用ＨＤＰ(High Density Plasma)酸化膜（図示せず）の高さを考慮して５００Å〜３０００Åの厚さに蒸着することが好ましい。その後、前記パッド窒化膜１４の上部にはキャッピング層１６を蒸着する。この際、キャッピング層１６は酸化膜で形成し、３００Å〜２０００Åの厚さに蒸着することが好ましい。
【００１２】
前記キャッピング層１６まで蒸着した後、全体構造の上部にはフォトレジスト（図示せず）を塗布した後、フォトマスクを用いた露光工程及び現像工程を行ってフォトレジストパターン１８を形成する。その後、前記フォトレジストパターン１８をエッチングマスクとして用いたエッチング工程を行ってキャッピング層１６、パッド窒化膜１４及びパッド酸化膜１２を全てパターニングし、或いはパッド酸化膜１２が一定の厚さに残留するようにパターニングすることができる。パッド酸化膜１２を一定の厚さに残留させる理由は、前記エッチング工程によって半導体基板１０の上部が損傷されることを防止するためである。ここで、前記パッド酸化膜１２が一定の厚さに残留する場合、残留するパッド酸化膜１２は後続のスペーサー２０（図２参照）形成工程の際に完全にパターニングされる。この際、前記エッチング工程は、ドライエッチング方式であって、ＣxＨyＦz(ｘ、ｙ、ｚは０または自然数)ガスを主エッチングガスとして用い、ＳＦ6、Ｃｌ2、Ｎ2、Ｏ2、ＨＢｒ、Ａｒ及びＨｅのいずれか一つを添加ガスとして用いる。その後、前記フォトレジストパターン１８はストリップ(strip)工程によって除去する。
【００１３】
図２を参照すると、図１でパターニングされたパッド酸化膜１２、パッド窒化膜１４及びキャッピング層１６の内側壁にはスペーサー２０を形成する。スペーサー２０は酸化膜系列の物質を全体構造の上部に蒸着した後、エッチング工程によって形成する。この際、前記スペーサー２０は１００Å〜１０００Åの厚さに形成することが好ましい。前記エッチング工程は図１でのエッチング工程と同一の方法によって行うことができ、その他にも、エッチングマスクなしでブランケット(blanket)またはエッチバック(etch back)方式で行うことができる。
【００１４】
図３を参照すると、図２でスペーサー２０が形成された後、１次的にイオン注入工程（以下、「第１イオン注入工程」という）を行う。前記第１イオン注入工程は図２で露出される半導体基板１０に対してＡｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅなどの周期律表の不活性気体族を用いて行う。この際、第１イオン注入工程は、１.０×１０10ｉｏｎｓ／ｃｍ2〜１.０×１０18ｉｏｎｓ／ｃｍ2のイオンドーズ量と３ＫｅＶ〜６０ＫｅＶのイオン注入エネルギーで行い、注入されたイオンが半導体基板１０内で１０００Å〜４０００Å程度の飛程距離で分布できるように行う。図示した「２２ａ」は第１イオン注入工程によって注入されたイオンの分布を示す。
【００１５】
図４を参照すると、図３で第１イオン注入工程が完了した後、線幅を広めるためのエッチング工程を行う。前記エッチング工程はスペーサー２０に対して行い、ウェットまたはドライエッチング方式で行うことができる。この際、前記ウェットエッチング方式はＨＦまたはＢＯＥのようにフッ素を含んだウェット溶液で行う。前記ドライエッチング方式は図２で説明したエッチング工程と同一の方法で行う。前記エッチング工程によって、前記スペーサー２０は５０Å〜９５０Å程度にエッチングする。これにより、エッチングされた厚さだけ線幅が広くなる。
【００１６】
図５を参照すると、２次的にイオン注入工程（以下、「第２イオン注入工程」という）を行う。前記第２イオン注入工程は前記第１イオン注入工程と同様にＡｒ、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅなどのような周期律表の不活性気体族を用いて行う。この際、第２イオン注入工程１.０×１０10ｉｏｎｓ／ｃｍ2〜１.０×１０18ｉｏｎｓ／ｃｍ2のイオンドーズ量と３ＫｅＶ〜５５ＫｅＶのイオン注入エネルギーで行い、注入されたイオンが半導体基板１０内で３００Å〜３０００Å程度の飛程距離で分布できるように行う。図示した「２２ｂ」は第１及び第２イオン注入工程によって注入されたイオンの分布を示す。
【００１７】
図６を参照すると、図５で第２イオン注入工程が完了した後、エッチング工程によってトレンチ２４を形成する。この際、前記エッチング工程は、ドライエッチング方式であって、Ｃｌ2、ＢＣｌ3、ＳＦ6など周期律表のラジカル族の元素が含まれたガスを主エッチングガスとして用い、Ａｒ、Ｏ2、Ｎ2、Ｈｅなどのガスを添加ガスとして用いる。
【００１８】
前述したように、図３及び図５で２次にわたったイオン注入工程を行う理由は、トレンチ２４が形成されるべき半導体基板１０の中央部に格子欠陥を誘発させるためである。これにより、後続のトレンチ形成工程の際に縁部（すなわち、格子欠陥が誘発されていない地域）に比べて中央部（すなわち、格子欠陥が誘発された地域）におけるエッチング速度を速くするためである。したがって、トレンチパターンの縁部に発生するマイクロトレンチを抑制し、同時にトレンチパターンのサイズ別に発生するマイクロローディング効果も抑制することができる。
【００１９】
上述した本発明の技術的思想は好適な実施例で具体的に記述されたが、これらの実施例は本発明を説明するためのもので、制限するものではない。本発明の技術的思想の範囲から逸脱することなく変形または変更可能なのは、当該分野で通常の知識を有する者には明らかなことである。
【図面の簡単な説明】
【００２０】
【図１】本発明の好適な実施例に係る半導体素子のトレンチ形成方法を説明するための断面図である。
【図２】本発明の好適な実施例に係る半導体素子のトレンチ形成方法を説明するための断面図である。
【図３】本発明の好適な実施例に係る半導体素子のトレンチ形成方法を説明するための断面図である。
【図４】本発明の好適な実施例に係る半導体素子のトレンチ形成方法を説明するための断面図である。
【図５】本発明の好適な実施例に係る半導体素子のトレンチ形成方法を説明するための断面図である。
【図６】本発明の好適な実施例に係る半導体素子のトレンチ形成方法を説明するための断面図である。
【符号の説明】
【００２１】
１０    半導体基板
１２    パッド酸化膜
１４    パッド窒化膜
１６    キャッピング層
１８    フォトレジストパターン
２０    スペーサー
２４    トレンチ
【図１】
0004699691.tif 000002
【図２】
0004699691.tif 000003
【図３】
0004699691.tif 000004
【図４】
0004699691.tif 000005
【図５】
0004699691.tif 000006
【図６】
0004699691.tif 000007