(57)【特許請求の範囲】
【請求項１】
少なくとも１つのモータ巻線と、交流電圧源をモータ巻線に接続する端子手段とを備え、可変の機械的負荷に回転トルクを与える交流誘導モータの前記モータ巻線への供給電力を前記可変の負荷にマッチするように動的に調整するためのコントローラであって、
各々がゲートを有し、前記端子手段に接続された第１ノードと、前記少なくとも１つのモータ巻線に接続された第２のノードとの間に逆並列接続された第１及び第２のゲート制御スイッチであって、交流電圧の各相に設けた第１及び第２のゲート制御スイッチと、
前記ゲート、前記端子手段及び前記モータ巻線に結合され、前記交流電圧と、前記モータ巻線を流れる交流電流との感知されるゼロ交差のタイミングに応答して第１及び第２のゲート制御スイッチを制御するトリガー発生器とより成り、
前記第１及び第２のゲート制御スイッチの一方は、前記交流電圧の正又は負の半サイクル時に導通状態にトリガーされ、また、前記第１及び第２のゲート制御スイッチのもう一方は、前記交流電圧の正又は負の半サイクル時に導通禁止状態にされ、
前記トリガー発生器は、
前記モータ巻線に印加される前記交流電圧の前記正又は負の半サイクルが第１のゼロ交差する時に開始され、前記交流電圧の前記正又は負の半サイクルに対応して前記モータ巻線を流れる前記交流電流の正又は負の半サイクルが第２のゼロ交差する時に終了する経過時間を測定する測定手段と、
前記測定手段に応答して、前記交流電圧の前記正又は負の半サイクルに続く負又は正の半サイクル時に、前記第１及び第２のゲート制御スイッチのうちの前記もう一方のゲート制御スイッチを前記経過時間に比例する時間インターバルの間選択的に導通禁止状態にする導通禁止手段とを有することを特徴とするコントローラ。
【請求項２】
前記トリガー発生器は、
測定した前記経過時間と所定の係数との積を計算する計算手段と、
前記計算手段に応答して、前記交流電流の正又は負の半サイクルの前記第２のゼロ交差時に開始し、持続時間が前記積に等しい前記時間インターバルであるトリガー制御信号を発生させるトリガー制御信号発生手段とを有する請求項１記載のコントロ−ラ。
【請求項３】
前記トリガー発生器は、前記トリガー制御信号の持続時間を調整する調整手段を有する請求項２記載のコントロ−ラ。
【請求項４】
少なくとも１つのモータ巻線と、交流電圧源を前記少なくとも１つのモータ巻線に接続する端子手段とを備え、可変の機械的負荷に回転トルクを与える交流誘導モータの前記モータ巻線への供給電力を前記可変の負荷にマッチするように動的に調整する方法であって、
前記端子手段と、前記少なくとも１つのモータ巻線との間に直列に双方向ゲート制御スイッチを結合し、
交流電圧の正又は負の半サイクル時、前記双方向ゲート制御スイッチを１つの方向における導通状態にトリガーし、
交流電圧の前記正又は負の半サイクルに続く負又は正の半サイクル時、前記双方向ゲート制御スイッチを前記１つの方向とは反対の方向における導通状態にトリガーし、
前記モータ巻線に印加される前記交流電圧の前記正又は負の半サイクルが第１のゼロ交差する時に開始され、前記交流電圧の前記正又は負の半サイクルに対応して前記モータ巻線を流れる交流電流の正又は負の半サイクルが第２のゼロ交差する時に終了する経過時間を測定し、
前記交流電圧の前記正又は負の半サイクルに続く前記負又は正の半サイクル時に、前記双方向ゲート制御スイッチを前記経過時間に比例する時間インターバルの間前記１つの方向とは反対の方向において選択的に導通禁止状態にするステップより成る、交流誘導モータに供給される電力を動的に調整する方法。
【請求項５】
前記双方向ゲート制御スイッチを前記経過時間に比例する時間インターバルの間前記１つの方向とは反対の方向において選択的に導通禁止状態にする前記ステップは、
測定した前記経過時間と所定の係数との積を計算し、
前記第２のゼロ交差に応答して開始され、持続時間が前記積に等しい前記時間インターバルであるトリガー制御信号を発生させ、
前記トリガー制御信号を前記双方向ゲート制御スイッチに印加して、前記双方向ゲート制御スイッチを前記トリガー制御信号の持続時間の間前記１つの方向とは反対の方向において選択的に導通禁止状態にするステップである請求項４記載の交流誘導モータに供給される電力を動的に調整する方法。
【請求項６】
前記トリガー制御信号の持続時間を調整するステップを含む請求項５記載の交流誘導モータに供給される電力を動的に調整する方法。
【発明の詳細な説明】
【０００１】
【技術分野】
本発明は、一般的に、交流電気機械の制御に関し、さらに詳細には、単相及び三相誘導モータの力率コントローラに関する。
【０００２】
【背景技術】
交流誘導モータを全定格負荷より実質的に低い負荷で作動させると、負荷と逆方向に変化する負荷の力率が増加するにつれて、電気エネルギーの利用効率が低下することが知られている。交流誘導モータのエネルギー消費を減少させる従来方法及びコントローラが開発または提案されている。かかる装置及び方法の１つのタイプは、交流機械、例えば交流誘導モータの力率を示す指標を用いて、モータへ送られる交流電力を調整するための制御信号を発生するものである。比較的低い力率及び最良の効率で動作させるべく十分なロータ「スリップ」を維持するために、この制御信号は、軽負荷時にモータへ送られる平均電力を減少するように調整する。
【０００３】
他の従来型システム及び方法は、（１）正確な時間ベースに頼らずに不正確な時間ベースに基づくカウンタを使用するか、または温度、電圧または負荷によるドリフトを受けやすく、もしくは外部信号または干渉による中断を受けやすいため、通常、制御動作が非効率または不適切になるコントローラ及び方法、（２）正確な力率検知及び制御を実質的に妨げる、または、存在する高レベルの干渉によりセンサーのパラメータの処理を不可能にする、または不明確な制御信号を発生させる、モータまたはコントローラそれ自体に発生する厳しい逆ＥＭＦの影響または他の電磁障害を受け易いシステム、（３）コントローラに接続されたモータが良好な状態であり、電源及び／またはコントローラに正しく配線されているか、または通常は力率の適当な補償または調整ができなくなるか、場合によってはモータの故障を惹き起こす有意な相巻線の不規則性、不平衡状態または機械的に平衡でない負荷を備えていないシステム及び方法、（４）労働集約的で、高コストの個々の用途条件に適応するように手動で調整する必要があり、調整範囲が限られているため最適な調整を行なえない可能性のあるシステム、（５）力率の所望のパラメータの設定を手動で行なうかまたは一旦設定した平均力率を固定値に、そして、せいぜい、そのシステムから所望される潜在的な効率改善に近似させるように設定するシステム、及び（６）効率的な制御を行なうためにモータに対して複雑な制御回路を必要とし、また設計変更が必要であるため、製造、取付けコスト及び使用コストを増加させる傾向のあるシステム及び方法を含む。
【０００４】
本発明によると、少なくとも１つのモータ巻線と、交流電圧源をモータ巻線に接続する端子手段とを備え、可変の機械的負荷に回転トルクを与える交流誘導モータの前記モータ巻線への供給電力を前記可変の負荷にマッチするように動的に調整するためのコントローラであって、各々がゲートを有し、前記端子手段に接続された第１ノードと、前記少なくとも１つのモータ巻線に接続された第２のノードとの間に逆並列接続された第１及び第２のゲート制御スイッチであって、交流電圧の各相に設けた第１及び第２のゲート制御スイッチと、前記ゲート、前記端子手段及び前記モータ巻線に結合され、前記交流電圧と、前記モータ巻線を流れる交流電流との感知されるゼロ交差のタイミングに応答して第１及び第２のゲート制御スイッチを制御するトリガー発生器とより成り、前記第１及び第２のゲート制御スイッチの一方は、前記交流電圧の正又は負の半サイクル時に導通状態にトリガーされ、また、前記第１及び第２のゲート制御スイッチのもう一方は、前記交流電圧の正又は負の半サイクル時に導通禁止状態にされ、前記トリガー発生器は、前記モータ巻線に印加される前記交流電圧の前記正又は負の半サイクルが第１のゼロ交差する時に開始され、前記交流電圧の前記正又は負の半サイクルに対応して前記モータ巻線を流れる前記交流電流の正又は負の半サイクルが第２のゼロ交差する時に終了する経過時間を測定する測定手段と、前記測定手段に応答して、前記交流電圧の前記正又は負の半サイクルに続く負又は正の半サイクル時に、前記第１及び第２のゲート制御スイッチのうちの前記もう一方のゲート制御スイッチを前記経過時間に比例する時間インターバルの間選択的に導通禁止状態にする導通禁止手段とを有することを特徴とするコントローラが提供される。
【０００５】
本発明によると、少なくとも１つのモータ巻線と、交流電圧源を前記少なくとも１つのモータ巻線に接続する端子手段とを備え、可変の機械的負荷に回転トルクを与える交流誘導モータの前記モータ巻線への供給電力を前記可変の負荷にマッチするように動的に調整する方法であって、前記端子手段と、前記少なくとも１つのモータ巻線との間に直列に双方向ゲート制御スイッチを結合し、交流電圧の正又は負の半サイクル時、前記双方向ゲート制御スイッチを１つの方向における導通状態にトリガーし、交流電圧の前記正又は負の半サイクルに続く負又は正の半サイクル時、前記双方向ゲート制御スイッチを前記１つの方向とは反対の方向における導通状態にトリガーし、前記モータ巻線に印加される前記交流電圧の前記正又は負の半サイクルが第１のゼロ交差する時に開始され、前記交流電圧の前記正又は負の半サイクルに対応して前記モータ巻線を流れる交流電流の正又は負の半サイクルが第２のゼロ交差する時に終了する経過時間を計算し、前記交流電圧の前記正又は負の半サイクルに続く前記負又は正の半サイクル時に、前記双方向ゲート制御スイッチを前記経過時間に比例する時間インターバルの間前記１つの方向とは反対の方向において選択的に導通禁止状態にすることにより、交流誘導モータの前記モータ巻線への供給電力を前記可変の負荷にマッチさせるステップより成る、交流誘導モータに供給される電力を動的に調整する方法も提供される。
【０００６】
本発明の別の局面によると、トリガー発生器は、モータ巻線に印加される交流電圧を感知する第１の入力と、モータ巻線に印加される交流電圧に対応するモータ巻線を流れる交流電流を感知する第２の入力と、第１及び第２のＳＣＲを制御するトリガー制御信号を与える出力と、連続走行時間ベースを有し、第１及び第２の入力にそれぞれ対応する第１及び第２の割り込みに応答してトリガー制御信号を発生する制御手段とより成る。
【０００７】
本発明のさらに別の局面によると、制御装置は、交流電圧の選択された相に生じる第１の割り込みと、第２の割り込みとの間の経過時間を測定し、経過時間と所定の係数との積を計算する測定手段を有する。この制御装置は、交流電圧の選択相の間モータの電流のゼロ交差に続く第１の時間インターバル内でトリガー制御信号を発生することができ、手段とより成り、トリガー制御信号は積に実質的に等しい持続時間を有し、 さらに、第１及び第２のゲート駆動回路はトリガー制御信号の持続時間の間非作動状態にされる。
【０００８】
【好ましい実施例の詳細な説明】
図１は、本発明による三相力率コントローラ１０の一実施例を示すブロック図である。図１の各相制御部分を、Φ1、Φ2及びΦ3により示す。個々の相制御部分は、図１に示すＣＰＵ及び複合コンパレータと直流電源との組み合わせに結合され、それにより制御されて、ＣＰＵ及び複合コンパレータの作動電圧を与える。図１は、５０または６０Ｈｚの三相交流電源からの接続部と、本発明による力率コントローラにより制御される三相誘導モータへの接続部とを示す。
【０００９】
図１に示す力率コントローラ１０では、三相交流電圧の入相線は、ラインＬ1、Ｌ2及びＬ3にそれぞれ結合される。各相制御部分は、Ｌ1、Ｍ1、Ｉ1、Ｔ及びＶccと表示した端子を有する。参照番号１１で示すラインＬ1は、ノード１４と、相制御部分Φ1のＬ1端子とに結合されている。相制御部分Φ1は、参照番号１３で示す。同様に、ライン１８で示すＬ2は、ノード２１と、相制御部分２０（即ち、Φ2）のＬ2端子に結合されている。同様に、ライン２５で示すラインＬ3は、ノード２８と、相制御部分２７（即ち、Φ3）の端子Ｌ3に結合されている。同様に、交流電圧ラインは、相制御部分１３の端子Ｍ1からノード１６へ結合され、そこからライン１２に沿って端子Ｍ1に接続されて、三相誘導モータに接続される。ライン１９は、相制御部分２０の端子Ｍ2からノード２３へ結合され、そこからライン１９に沿ってモータの端子Ｍ2に結合される。ライン２６は、相制御部分２７のＭ3端子をノード３０と結合し、そこからライン２６に沿って各三相誘導モータの端子Ｍ3と結合する。図１は、入交流電源からアース端子への導電パス３２で示す接続部も示す。
【００１０】
引き続き図１を参照して、本発明の三相系統では、三相の各相はアースに対して平衡状態にあり、相電圧の１つは図１に示す力率コントローラシステムの制御回路のアース基準電位として選択される。図１において、制御回路のアース基準電位は、ノード１４でラインＬ1に接続されている。この制御回路のアースは、図１のノード１４に接続されたノード３３に接続されたアース表示で示す。ノード３３に接続されたこの制御回路のアースは、任意の所与の瞬間で、ラインＬ1に存在する電位を有するため、アース電位に対して浮動状態のアースであることがわかる。これは、低電圧で動作する全ての制御回路がノード３３のところのこの特定の制御回路のアースを基準としており、各制御または感知信号が隔離回路を介して相制御部分と結合されているために起こる。この隔離回路は、高電圧の交流を低電圧制御部分から隔離するだけでなく、制御部分と、個々の相制御部分との間に結合される信号から任意の直流成分を除去する。
【００１１】
各相制御部分は、交流電圧をモータ巻線にスイッチするための１対のＳＣＲを有する。さらに、ＳＣＲのスイッチングを制御するゲート駆動回路、各相の交流電圧及び電流のゼロ交差に関するタイミング情報を得るためのゼロ交差感知回路、及び制御及び感知信号ラインに存在する上述の高電圧／低電圧隔離回路が含まれる。従って、例えば、相制御部分１３は、交流電圧ラインＬ1、モータ電圧ラインＭ1、また隔離回路の一部への直流電圧Ｖcc、トリガー制御信号の端子Ｔ、及び電流信号のゼロ交差を感知するための端子Ｉ1への接続端子を含む。同様に、相制御部分２０は、ラインＬ2、モータへのラインＭ2、直流電圧源Ｖcc、トリガー制御信号の端子Ｔ、及び電流信号のゼロ交差感知信号のための端子Ｉ2への接続端子を有する。最後に、相制御部分２７は、同様に、交流電圧ラインＬ3に接続された端子Ｌ3、相制御部分をモータ巻線端子Ｌ3に接続する端子Ｍ3だけでなくＶccへの端子、トリガー制御信号の端子Ｔ、及び電流信号ゼロ交差感知信号のための端子Ｉ3を含む。
【００１２】
ノード１４、２１、２８にはそれぞれ、調波抑制キャパシタ１５、２２、２９が、これらのノードと、アースとの間に接続されていることがわかる。同様に、ノード１６、２３、３０もまた、調波抑制キャパシタ１７、２４、３１を介してアースに結合されている。これらの各キャパシタは、それぞれの交流電圧ラインＬ1、Ｌ2、Ｌ3またはモータ巻線Ｍ1、Ｍ2、Ｍ3へのリード線に存在するライン電圧スパイク、遮断過渡電流または他の高周波数ノイズのような過渡的なエネルギーを吸収する。
【００１３】
引き続き図１を参照して、図示の直流電源３４は、ノード４１でラインＬ3に結合された交流電圧を、ライン４２、キャパシタ４３、抵抗４４及びノード４９、ノード５０を介して受け取るが、このノード５０は、相制御部分のＣＰＵ３５の端子Ｖsに接続されている。キャパシタ４３は、抵抗４４と共にハイパスフィルタとして働く。ノード４９には、相制御部分のアースに接続された抵抗４８が結合され、この制御部分のアースは、抵抗４４と共に、ラインＬ3からノード４９、５０への入力交流電圧の振幅をステップダウンする電圧分割器として働く。端子Ｖsは、モータに印加される交流電圧のゼロ交差を感知するために設けられている。ノード５０には、ワイパー端子５１及び端子５２、５３より成る二極単投スイッチＳ1が結合されている。
【００１４】
端子５３は、電源３４の交流入力に結合されている。電源３４は、入力交流電圧を未調整直流電圧に変換する整流器回路を含む。未調整交流電圧は、電源３４内の電圧調整回路に加えられ、出力端子３７に＋５ボルトの直流電圧を与える。この出力端子は、ライン３８に接続されて、＋５ボルトの電圧を制御回路の動作部分の種々のＶcc端子に分配する。電源３４は、その共通端子３９からライン４０を介して、制御回路のアースに結合されたノード３３に接続されている。ライン４０はさらに、制御回路の種々の他の部分に結合されて、制御部分のＶss端子へのアース接続だけでなく、制御部分に関連する回路の個々の部分へのアース接続を行う。
【００１５】
上述したスイッチＳ1は、ステップダウンした交流電圧を電源３４への端子５３か、またはトリガー制御信号のための隔離回路への作動状態維持バイアス電流を与える端子５２のいずれかに結合する。この作動状態維持電流は、ＳＣＲに影響を与えるゲート制御回路をアクティブな状態に維持するために必要である。電源がこの回路に供給されると、各ＳＣＲを入交流電圧のそれぞれの交番時にオンにするのに必要なゲート駆動電流が供給されて、アノードがカソードに対して正になった時にこれらのＳＣＲをオンにすることができる。従って、スイッチＳ1の端子５２は抵抗５５を介してノード５６に結合され、そこから、ライン５７を介して相制御部分１３のトリガー端子Ｔに結合される。
【００１６】
同様に、スイッチＳ1の端子５２は、抵抗５８を介してノード５９へ、またそこからライン６０を介して相制御部分２０の端子Ｔに結合されている。そして、スイッチＳ1の端子５２は、抵抗６１を介してノード６２へ結合され、そこからライン６３を介して相制御部分２７の端子Ｔに結合されている。ＣＰＵ３５はさらに、上述した各相制御部分のトリガー端子を有する。ＣＰＵからのＴｒｉｇ１トリガー制御信号は、ノード５６へ与えられる。相制御部分２０のトリガー制御信号は、ＣＰＵ３５のＴｒｉｇ２端子からノード５９に印加される。同様に、Ｔｒｉｇ３トリガー制御信号は、ＣＰＵ３５のＴｒｉｇ３端子からノード６２へ送られる。
【００１７】
引き続き図１を参照して、図示のＣＰＵ３５は、３つの電流ゼロ交差感知信号の各々に対応する３つの入力端子を有する。これらの信号端子の入力を、それぞれ、割り込み＃１（Ｉｎｔ１）、割り込み＃２（Ｉｎｔ２）、及び割り込み＃３（Ｉｎｔ３）で示す。各相の巻線を流れるそれぞれの交流電流のゼロ交差を表わす信号は、それぞれの相制御部分から得られる。相制御部分１３から始めて、出力端子Ｉ1は、モータ巻線電流のゼロ交差を感知し、その信号をコンパレータ３６の端子Ｉ1に加える。コンパレータ３６は、各相巻線の個々のコンパレータ部分を結合したものである。各コンパレータ部分は、それぞれの電流感知ラインに別個の入力フィルタ及び別個のコンパレータ部分を有する。各コンパレータは、共通の電圧基準回路を基準として用いる。コンパレータ及びフィルタ回路を、図２を参照して以下に説明する。
【００１８】
動作を要約すると、電流感知信号ラインは、相制御部分１３の端子Ｉ1からコンパレータ３６の端子Ｉ1へ結合され、相制御部分２０の端子Ｉ2からコンパレータ３６の端子Ｉ2へ結合され、また相制御部分２７の端子Ｉ3からコンパレータ３６の端子Ｉ3へ結合されている。これに対応して、コンパレータ部分３６による処理後の信号のパスは、同様な表示を有するラインに沿ってＣＰＵ３５へ結合される。従って、コンパレータ３６の端子Ｉ1は、相制御部分１３の電流感知信号をライン７５に沿ってＣＰＵ３５のＩｎｔ１へ結合する。同様に、コンパレータ３６の端子Ｉ2は、電流感知信号をライン７６に沿ってＣＰＵ３５のＩｎｔ２へ、またコンパレータ３６の端子Ｉ3は、電流感知信号をライン７７に沿ってＣＰＵ３５のＩｎｔ３へ結合する。複合コンパレータ３６は、電源３４からライン３８を介して直流電圧を受け取り、ノード３３の所で制御回路のアースに接続される。
【００１９】
さらに引き続き図１を参照して、本発明による力率コントローラには、さらに別の機能を提供するという幾つかの他の特徴がある。ＣＰＵ３５は、ＣＰＵ３５の端子Ｘ1及びＸ2に結合された水晶６８により制御される内部発振器を有する。この水晶制御発振器は、ＣＰＵ３５を作動させる連続時間ベースとして働くだけでなく、正確な時間インターバル測定のための基準を提供する。ＣＰＵ３５の端子Ｂ7は、抵抗６９及び発光ダイオード（ＬＥＤ）７０を介して制御回路のアースに結合されるため、本発明による力率コントローラの動作状態が表示される。ＬＥＤ７０は、３つの状態、即ち、ＣＰＵ３５がオフであることを示す定常オフ状態、ＣＰＵ３５がリセットされてスタートアップ遅延実行時であることを示す定常オン状態、及び回路１３がモータに印加されるエネルギーを制御する完全作動状態であることを示すＬＥＤ７０の点滅状態を有する。
【００２０】
図１は、ＣＰＵ３５の幾つかのアドレスラインも示す。図示の端子ＲＡ０は抵抗７１及びジャンパブロック７２を介してライン４０により制御回路のアースに結合されている。ジャンパブロック７２は、抵抗７１のアースへの接続により、この実施例では約３０秒から約４５乃至約６０秒へのターンオン遅延の変化を可能にする。アドレスラインＲＡ２は、ノード６４と、抵抗６５とを介して直流電圧ライン３８に結合されている。ノード６４は、可変抵抗８１を介して４０により制御回路のアースに結合されている。アドレスラインＲＡ３は、ノード６６及び抵抗６７を介して直流電圧ライン３８に結合されている。ノード６６は、可変抵抗８２を介して４０により制御回路のアースに結合されている。これらの可変抵抗により、図６の説明に関連して以下に述べるように、トリガー制御信号の持続時間、即ちクリップ領域を調整することができる。
【００２１】
動作を説明すると、図１の各相制御部分１３、２０、２７は、相制御部分に含まれるＳＣＲスイッチにより、それぞれの交流電圧ラインを流れる交流電流を制御する。例えば、ラインＬ1に沿って相制御部分１３の端子Ｌ1へ加えられる交流電圧は、内部のＳＣＲが導通状態にある時は内部ＳＣＲを通り、端子Ｍ1からライン１２を介して三相誘導モータの１つの端子Ｍ1へ結合される。以下に説明するように、相制御部分内のＳＣＲの制御により、モータに印加される電圧を、制御部分のＣＰＵ３５の動作により発生するトリガー制御信号により調整することが可能となる。制御部分は、各相制御部分内のＳＣＲの各対のそれぞれのゲート駆動回路を制御するトリガー制御信号を、印加電圧の特定の相の、モータに印加される交流電圧のゼロ交差の瞬間と、モータ巻線を流れる電流のゼロ交差の瞬間との間の時間インターバルの関数として発生する。交流電圧のゼロ交差は、上述したように、ＣＰＵ３５のそれぞれの端子Ｖsで感知する。
【００２２】
本明細書に示す実施例において、電圧ゼロ交差感知信号は、交流電圧の入相ラインから抽出され、大きなノイズ成分を含む可能性が低いかまたは電流ゼロ交差感知信号のような位相シフトのばらつきが少ないため、電圧ゼロ交差感知信号のために同じフィルタ及びコンパレータ回路を設けることは通常、不要である。しかしながら、ある特定の用途では、何らかの信号処理回路を設けて、クリーンで、ノイズのない電圧感知信号が得られるようにすることが可能である。
【００２３】
図１の動作を引き続き説明すると、相制御部分の交流電流のゼロ交差は、コンパレータ３６による処理の後に、ＣＰＵ３５のＩｎｔ１端子に結合されたライン７５に沿って感知
され、クリーンで、正確に調時された、完全な論理レベルの感知信号が得られる。各相制御部分は、各相のモータ巻線のゼロ交差間の経過時間を測定することにより発生されたそれ自身のトリガー制御信号により制御される。ＳＣＲに対するトリガー制御信号の効果は、制御対象の相のモータ巻線のゼロ交差間の経過時間に関連する持続時間の間ゲート駆動回路を非作動状態にすることである。これについては、図４Ａ、４Ｂ、４Ｃを参照して詳しく説明する。
【００２４】
図２は、本発明による交流印加電圧の１つの相のための力率コントローラを示す概略図である。この図は、相制御部分に応答してその部分に制御信号を供給する制御回路またはトリガー発生器と共に相制御部分の基本的な内部構造を示す。第１のノード１０１と、第２のノード１０２との間に結合されているのは、第１のＳＣＲ１１３及び第２のＳＣＲ１１４である。ＳＣＲ１１３のアノードは第１のノードに接続され、そのカソードは第２のノード１０２に接続されている。同様に、ＳＣＲ１１４のアノードは第２のノード１０２に結合され、そのカソードは第１のノード１０１に接続されている。ＳＣＲ１１３のゲート端子はノード１０５に接続され、ＳＣＲ１１４のゲート端子はノード１０６に接続されている。第１のノード１０１と、第２のノード１０２との間には、抵抗１１５と、キャパシタ１１６とが直列に接続されている。第１のノード１０１はノード１０３に接続され、第２のノード１０２はノード１０４に接続されている。
【００２５】
抵抗１１７と、ステアリングダイオード１１９とを並列接続したゲート駆動回路は、ノード１０３と、ノード１０５の間に接続されている。同様に、抵抗１１８と、ステアリングダイオードとの並列接続より成るゲート駆動回路は、ノード１０４と、ノード１０６との間に接続されている。ステアリングダイオード１１９のカソードは、ノード１０５に接続され、ＳＣＲ１１３のゲート端子にも接続されている。同様に、ステアリングダイオード１２０のカソードはノード１０６に接続され、さらにＳＣＲのゲート端子にも接続されている。ノード１０５は、ライン１１１及び抵抗１３９を介してオプトカップラ１３６の１つの端子に接続されている。この接続は、オプトカップラ１３６内の光電性トライアック１３８の一方の側にある。
【００２６】
同様に、ノード１０６は、パス１１２を介してオプトカップラ１３６内の光電性トライアック１３８の反対側に接続されている。オプトカップラ１３６は、後述するトリガー発生器１３０内に配置されている。交流印加電圧は端子Ｌ1に印加されるが、この端子は、ノード１６１に結合され、ライン１０７に沿ってノード１０３に結合されている。ノード１０３はさらに、ライン１０９に沿って、トリガー発生器１３０内のノード１４１に結合されている。ノード１６１はさらに、調波抑制キャパシタ１２１を介してアースに結合されている。図２に示す相制御部分により制御されるモータ巻線へ交流電流を供給する交流電圧端子は、ノード１０４から、ライン１０８に沿い、ノード１６２を介して、図２に示す相コントローラに結合されたモータ巻線の端子Ｍ1へ供給を受ける。ノード１６２は、調波抑制キャパシタ１２２を介してアースに結合されている。
【００２７】
動作について説明すると、図２に示す代表的な相制御部分は、相制御部分に接続されたそれぞれのモータ巻線への印加交流電圧のスイッチングを制御する。ＳＣＲ１１３及び１１４はそれぞれ、印加交流電圧と直列に接続されているため、印加電圧は、印加交流電圧の交番開始時に導通状態にトリガーされるように、それぞれのＳＣＲへ必要なアノード−カソード電圧を供給する。その後、適当な電流がそれぞれのゲートに供給され、第１のノード１０１と、第２のノード１０２との間に表れる交流電圧の極性により導通するようにイネーブル状態にする。従って、ＳＣＲ１１３は、第１のノード１０１が第２のノード１０２に関して正の電位にあり、ゲート駆動電流がノード１０３と、１０４との間に結合されたゲート駆動回路を介して到達すると導通するようにイネーブルされている。
【００２８】
同様に、ＳＣＲ１１４は、第１のノード１０１の印加電圧の極性が第２のノードに関して負である時、適当なゲート駆動電流が存在すれば、導通するようにイネーブルされている。ＳＣＲ１１３のそれぞれのゲート駆動電流は、第１のノード１０１が第２のノード１０２に関して正である間、第１のゲート駆動回路（抵抗Ｒ１７及びステアリングダイオード１１９より成る）を介して供給される。同様に、ＳＣＲ１１４を導通させるに必要なゲート駆動電流は、第２のゲート駆動回路（抵抗Ｒ１８及びステアリングダイオード１２０より成る）を介してノード１０６に沿いＳＣＲ１１４のゲートに供給され、第２のノード１０２及びノード１０４は第１のノード１０１及びノード１０３に関して正の電位を有する。
【００２９】
以下に詳しく説明するように、オプトカップラ１３６内の光電性トライアック１３８は、ＣＰＵ１３２からオプトカップラ１３６内のＬＥＤ１３６に印加されるトリガー制御信号によりオフにされる時を除き、常に導通状態にある。トライアック１３８と、直列抵抗１３９との効果は、ノード１０５及び１０６、従って、第１及び第２のゲート駆動端子Ｇ1、Ｇ2を第１のノード１０１及び第２のノード１０２に関して共通の平衡電位に維持することである。これにより、各ゲート端子は、それぞれのＳＣＲが印加交流電圧により順方向にバイアスされると、導通状態に駆動されるように確実にバイアスされる。トライアック１３８が導通している時、抵抗１３９及び導通状態のトライアックは、ぞれぞれのＳＣＲのゲート電圧に対してそれぞれのＳＣＲのアノード端子とは反対の印加電圧の極性に関してバイアスされるようにパスを与える。抵抗１３９と、導通状態のトライアック１３８とを介するこの導通パスが存在しないと、この基準パスはなく、それぞれのゲートは浮動状態のままにされる。従って、それぞれのＳＣＲのカソード電圧に関して正の電位を得ることができない。従って、トライアック１３８が遮断状態にされると、抵抗１３９を介する平衡パスが開く。この作用により、ゲートは浮動状態になり、それぞれのＳＣＲへのゲート駆動が禁止されて、交流電流のモータ巻線への印加が中断する。第１のノード１０１と、第２のノード１０２との間に直接接続された抵抗１１５と、キャパシタ１１６とは、各ＳＣＲが遮断状態になると、そのＳＣＲのターンオフ過渡電流を制限する抑制作用を有する。
【００３０】
引き続き図２を参照して、トリガー発生器１３０内の回路を説明する。図示のオプトカップラ１３３は、その入力側に双方向発光ダイオード対１３４と、出力側にフォトトランジスタ１３５とを有する。フォトトランジスタのエミッタは、制御回路のアースに結合されている。オプトカップラ１３３内のフォトトランジスタ１３５のコネクタは、ノード１４２に結合されている。抵抗１４３は、ノード１４２から、直流電源へ、ノード１５１を介して供給電圧ライン（図２に図示せず）に結合されている。抵抗１４４は、ノード１４２と、制御回路のアースとの間に結合されている。ノード１４２はさらに、抵抗１４５を介してノード１４６に結合され、ノード１４６は、コンパレータ１４８の正の入力に結合されている。ノード１４６は、キャパシタ１４７を介して制御回路のアースに結合され、ノード１４２に現れる信号中のノイズをフィッタリングするローパスフィルターを形成する。
【００３１】
コンパレータ１４８の負の入力端子は、端子１４９で電圧基準源に結合されている。図示の実施例では、端子１４９に送られる基準電圧は、＋２．５ボルトのオーダーの直流である。コンパレータ１４８の出力はノード１５０に結合され、このノードは、トリガー発生器１３９内のＣＰＵ１３２の電流感知入力に結合されている。図２のＣＰＵ１３２は、図示の実施例では、図１のＣＰＵ３５と機能的に同一である。ノード１５０に接続されてプルアップ抵抗としての抵抗１５２を介して、ライン３８で供給電圧に結合されている。
【００３２】
図２のオプトカップラ１３３を参照して、双方向発光ダイオード１３４は、一方の側がライン１１０を介して相制御回路のノード１０４に結合されていることがわかる。双方向発光ダイオード１３４のもう一方の側は、抵抗１４０を介してノード１４１に結合され、このノードは、回路に印加される交流電圧源に接続されている。動作については、双方向発光ダイオード１３４の両端に印加される電圧が同じである場合、双方向ＬＥＤは何れも導通できず、従って、それらは共にオフ状態であって、フォトトランジスタ１３５が感知する光は発生されない。この状態は、Ｌ1端子と、Ｍ1端子との間に電流が流れない時は必ず起こるが、その理由は両方のＳＣＲが、第１のノード１０１と、第２のノード１０２との間の電流がゼロ交差状態にある時生じる遮断状態にあるからである。この瞬間において、双方向ＬＥＤ１３４はオフとなり、フォトトランジスタ１３５のベースから駆動信号を除去して、コレクタを印加直流電圧のレベルまで増加させる。この電圧が端子１４９に存在する電圧基準値のレベルを過ぎてなお増加すると、コンパレータ１４８は状態を変化させ、ＣＰＵ１３２の電流感知入力にフルスウィングの論理信号を与える。
【００３３】
図２に示すトリガー発生器１３０を参照すると、オプトカップラ１３６内の発光ダイオード１３７は、抵抗１５４及びＬＥＤ１３７のアノードへのノード１５３を介して直流電源から動作電流を受けることがわかる。ＬＥＤ１３７のカソードは、制御回路のアースに接続されている。ノード１５３はさらに、ＣＰＵ１３２のトリガー出力に結合されている。動作については、上述したように、ＣＰＵ１３２により供給されるトリガー制御信号は、ノード１５３を低い論理レベルに降下させ、これによりＬＥＤ１３７がオフになって、トライアック１３８と、抵抗１３９とよりなる出力回路が開放回路となる。トリガー発生器１３０内には電流感知回路があるが、この回路ではＣＰＵ１３２の電圧感知端子がノード１５５及び抵抗１６０を介して単極双投スイッチのワイパーの端子１５７に結合されている。ワイパーのもう一方の側は、図示のように、端子１５８に接続され、この端子はノード１４１に結合され、さらに端子Ｌ1において印加交流電圧に結合されている。スイッチの端子１５８は単相表示され、端子１５９は三相と表示され、矢印は、スイッチが三相動作に設定されている時に使用すべきであることを示す。
【００３４】
三相動作時では、電圧感知ラインはラインＬ3に接続され、交流電圧のゼロ交差信号を得る。何れの場合でも交流電圧ゼロ交差信号は、端子１５７から、抵抗１６０及びノード１５５を介してＣＰＵ１３２の電圧感知端子ＶsenseまたはＶsに結合される。ノード１５５は抵抗１５６を介してアースに結合されている。抵抗１５６と、抵抗１６０とは、印加交流電圧の比較的高い値を、ＣＰＵ１３２の入力ポートにより許容されるレベルまでステップダウンするための電圧分割器を形成する。抵抗１５６、１６０のステップダウン電圧分割作用により、また、Ｖs端子に印加されるライン電圧が非常に小さいため（通常ピーク対ピークで＋５ボルト以下で且つ交流結合（Ｃ3）である）、Ｖs感知ラインには他の隔離は不要である。動作については、ＣＰＵ１３２は、電圧感知端子へのゼロ交差信号の到達と、電流感知端子へのゼロ交差信号の到達との間の時間差を計算する。ＣＰＵ１３２は、この時間測定値を用いて、ＣＰＵ１３２のトリガー端子に供給されるトリガー制御信号の持続時間を計算する。電圧及び電流感知端子に供給されるゼロ交差信号と、トリガー制御信号の発生との間の関係は、図３及び４を参照して、以下に説明する。
【００３５】
図３Ａは、モータ巻線に接続された電力の各相電圧及び電流波形を示す。電流波形２０２は、誘導モータ巻線では常にそうであるように、電圧波形２０１から遅れた状態で示す。図３Ａは、電圧波形２０１及びそれに対応する電流波形の１サイクルを示すが、時点２０４（電圧）及び２０５（電流）でゼロ交差する。これらの波形は、モータへの印加電圧の減少に関する、図２を参照して上述した制御回路の作用を示すものである。モータへの電圧は実際、印加交流電圧の各正及び負の交番時の短い期間の間オフになる。
【００３６】
印加交流電圧が各交番時にオフなる時間の長さは、それぞれの印加電圧及びモータ巻線を流れる印加電流のゼロ交差間の時間インターバルに比例する。従って、図３では、印加電圧のオフ部分は、時点２０４の電圧ゼロ交差と、時点２０５の電流ゼロ交差との間の経過時間に基づき発生されるトリガー制御信号（後述する）のパルス幅に対応するインターバル２０３として現れる。トリガー制御信号は、時点２０６で終了する。トリガー制御信号が終了すると、電圧はその通常のピーク値へ上昇し、正弦波形に復帰する。
【００３７】
時点２０７における電圧のゼロ交差と、時点２０８での電流のゼロ交差の後の負の交番時でも同じような効果が見られ、トリガー制御信号は再びＳＣＲゲート駆動回路に印加されて、電圧波形２０１を、図３Ａに示す正弦波形に復帰させる前の時間の一部の間オフにする。このようにして、印加電圧を、各サイクルの交番時の短い制御期間の間オフにすることにより、モータ巻線に印加される平均電圧を、モータが軽負荷の場合発生する大きな力率を補償するように減少させる。負荷に送られる平均電力がこのように減少すると、力率が効率の高い範囲に戻される傾向がある。
【００３８】
印加電圧の各交番時に、印加電圧に対応する遅れた電流もまた、電圧と同様に、電流がゼロを通過する時始まる印加電圧のオフ・インターバルの間ゼロに減少する。図３Ａに示すように、電流は、オフ期間が終わってモータ巻線を流れ始めると、印加交流電圧がトリガー発生器によりオフにされなかった場合の値に瞬間的に上昇せず、ほぼ正弦的に上昇して、再び、電流波形が電圧波形から遅れた時間に相当する時点２０８でゼロ交差する。この理由は、インダクタンスを流れる電流は瞬間的に変化することができず、巻線のインダクタンスを充電するためにある時間が必要であるからである。もちろん、印加交流電圧に対応する巻線を流れる電流の連続する各交番時に同じ効果が反復される。
【００３９】
図３Ｂは、印加電圧の代表的な相における電圧ゼロ交差感知信号に対応する一連の割り込みパルスを示す。図３Ｂにおいて、印加交流電圧波形がゼロ点を通過する時、非常に短い時間、負への移行がある。この負への移行を、短い負方向のパルスとして示すが、このパルスはゼロ交差の後ほとんど直ちに高い論理レベルに復帰する。従って、波形２１１は、各ゼロ交差に対する低い論理レベルの負への移行部２１３を含み、正への移行部２１４を経て、波形２１１の高い論理レベルへ復帰した後、印加交流電圧の次のゼロ交差が生じる。従って、６０サイクルの交流電流の場合、毎秒１２０サイクルの、また５０サイクルの交流電流では１００Ｈｚの繰り返しレートを有する負のパルス列が発生する。これらの割り込みは、ＣＰＵ３５の電圧感知端子に表れる電圧Ｖsに応答してＣＰＵ３５内で生じる。
【００４０】
図３Ｃは、印加電圧の代表的な相における電流ゼロ交差感知信号に対応する一連の割り込みパルスを示す。図３Ｃに示す波形は、トリガーに対応するパルスの後縁部が電流がゼロである期間遅延している点を除き、図３Ｂの割り込み波形と非常によく似ているが、その理由は、両方のＳＣＲが、ゲート制御の終期までオフにされ、印加電圧が再びモータに印加されるからである。従って、電流ゼロ交差に対応する割り込み信号は通常、ゼロ交差が生じるまでは高い論理レベルを有し、このゼロ交差が起こると信号は低い論理レベルへ非常に急速に負への移行を行うが、トリガー制御信号が存在しない場合、ほとんど直ちに非常に急速な正への移行により通常の高い論理レベルの信号に復帰する。
【００４１】
しかしながら、トリガー制御信号が印加される場合、モータ巻線の端子で感知されるゼロ交差信号は、トリガー制御信号の終期までは低い論理レベルに留まる。図３Ｃは、図３Ａに示す波形に対応する印加交流電圧の３つの連続する交番の各々について１つの３つのトリガー制御期間が連続したものを示す。図３Ｃにおいて、高い論理レベル２１５は、モータ巻線の電流がゼロ交差する瞬間において負の移行２１７となり、正の移行２１８により通常の高レベル２１５へ復帰するまで低い論理レベル２１６へ降下する。トリガー制御信号がアクティブである期間に対応する低い論理レベルを、図３Ｃにおいて低いレベル２１９として示す。
【００４２】
図３Ｄは、アクティブ状態の間、トリガー制御信号がアクティブな期間の間の印加電圧及び電流のゼロ交差に対応する割り込み波形によく似たトリガー制御信号を示す。再び、高い論理レベルの２２０の後に、低い論理レベル２２１への負の移行２２２が続き、信号は、この低い論理レベルでトリガー制御信号の終期まで持続し、その後、正の移行２２３により、通常の高い論理レベル２２０に復帰する。図３Ｂと、図３Ｃを比較すると、これらの信号の負の移行が割り込みと、モータの力率を近似するに必要な情報を与えることがわかる。ゼロ交差の間の経過時間は、電圧ゼロ交差の早い時点を電流ゼロ交差の遅い時点から減算し、この時間インターバルから、平均交流印加電圧を、軽負荷の力率を合理的で効率の高い範囲内に戻すに必要な量へ減少させるに要する持続時間を計算することにより得られる。上述したように、図３Ｄに示すトリガー制御波形は、図２に示すオプトカップラ１３６内の抵抗１３９と、トライアック１３８とより成るＳＣＲゲート回路の開放を制御する。ＳＣＲゲート回路が開くと、ＳＣＲは遮断またはブロック状態に入る。
【００４３】
図４Ａは、三相系統の電圧波形に２５０と、電流波形２５１とを示すが、相３の電圧波形２５０の１サイクルは、その特定サイクルの電圧及び電流波形への力率コントローラの作用を示している。印加電圧のゼロ交差は、図４Ａの時点２５４と２５６とで起こり、同様に、電流波形のゼロ交差は、時点２５５と２５７とで起こる。電圧及び電流のゼロ交差による割り込み間の時間差を用いて、印加電圧波形の各交番時における制御期間の持続時間を計算する。相３の電圧波形２５０の正及び負の部分の制御領域（それぞれ、クリップ領域２５２及び２５３と呼ぶこともある）は、交流電圧が中断し、相３が接続されたモータ巻線から除去される時間を表わす。
【００４４】
再び、図４Ａから、相３で得られる電流波形２５１は、モータ巻線の電流と電圧の間の位相遅延の特定の大きさに応じて、トリガー制御またはクリップ領域２５２の終期と、印加交流電圧のゼロ交差の後に続く時点２５７のゼロ交差との間で、正弦特性を有することがわかる。この例において、図４Ｂは、図４Ａに示す特定の相３の電圧と電流の両方のゼロ交差感知信号を示す。相３の電圧感知信号２５８の後、電流感知信号２５９が続く。同様に、それに続く負の交番時に、相３の電圧感知信号２６０の後、その相３の電流感知信号２６１が続く。
【００４５】
図４Ｃは、図４Ｂに示すゼロ交差感知信号に対応する相３のトリガー制御信号を示す。トリガー制御信号のタイミングは、電流ゼロ交差信号の開始時に始まり、トリガー制御信号は、再び図４Ａで示す印加電圧波形の相３の正方向への移行時点２６３において高論理レベルに戻るまでのクリップ領域２５２の間継続する。同様に、相３の負方向の交番に対するトリガー制御信号を図４Ｃに示すが、負への移行点２６４の後のクリップ領域インターバルが終了すると移行時２６３において高い論理レベルに戻る。
【００４６】
図４Ｃにおいて簡単な関係が指摘されるように、電圧と電流のゼロ交差の間の時間、即ち対応する割り込み間の時間をΔＴ3で示し、電流のゼロ交差による割り込み後のクリップ領域の持続時間をΔΦ3で示す。ΔＴ3はモータ巻線にかかる負荷の力率に対応し、ΔΦ3はクリップ領域の持続時間、即ち、力率の測定を行った同じ交番部分の制御期間に対応する。これら２つの変数は、制御中のモータの種類により、簡単な係数により関連付けられることがわかる。
【００４７】
図５は、本発明の力率コントローラの主プログラムルーチンを示す簡単なフローチャートである。このフローチャートは、システムに電流が送られた時、あるいはシステムがリセットされた時に、プログラムがスタートするブロック３０２から始まる。フローチャートは、ブロック３０４へ進み、ＣＰＵがＣＰＵの全レジスタをセットアップし、相制御部分の全ＳＣＲを作動してモータに電流が送られるようにし、そしてプリセットタイマーの値をセットするルーチンが実行される。それと同時に、流れはブロック３０６へ進み、そこで、ルーチンがシステムへのスタートアップ遅延入力を読み取り、状態ＬＥＤを連続して点灯させる。上述したように、ブロック３０６で言及したスタートアップ遅延は、抵抗７１を制御回路のアースに接続するジャンパ７２によりセットされる遅延である。この遅延は、ジャンパが除去されると、３０秒のオーダーであり、ジャンパが定位置にある場合、その遅延は４５乃至６０秒の範囲に変更される。ブロック３０８において、ルーチンは、遅延が完全に実行されたことを確認するためのチェックを行なって、ブロック３１０へ進み、そこでルーチンは割り込みをセットし、状態ＬＥＤを点滅状態にセットして、ＣＰＵが力率コントローラの動作を制御していることを示す。
【００４８】
ブロック３１０の後、主プログラムルーチンはブロック３１２へ進み、ＣＰＵの主な動作は、ブロック３１２のウォッチドッグタイマーをクリアすることにより開始されるループで実行される。その後、ルーチンはブロック３１４へ進んで、アナログ−デジタルコンバータを、既に計算されているクリップの調整量につきチェックし、もしクリップの調整量が見つかれば、ＣＰＵは後述する適当な割り込み時で使用するためクリップの調整量を記憶させる。クリップの調整量は、トリガー制御信号の持続時間に対して行なう変更である。主なプログラムステップを実行した後、主プログラムルーチンはブロック３１４から判断ブロック３１６へ進み、そこで、システムの電流がオフになっているか否かをチェックし、もしその結果がイエスであれば、流れはブロック３１８へ進み、そこでルーチンが終了してシステムがオフとなる。
【００４９】
しかしながら、電源は依然としてオンである場合、流れはブロック３１２で示すステップへ復帰し、ウォッチドッグタイマーをクリアして、主プログラムルーチンがその主要機能を実行する。上述したように、主プログラムルーチンの動作時における任意の時点において割り込みが生じることがある。本発明の力率コントローラのＣＰＵは、これらの割り込みがブロック３１２、３１４で表される主プログラムループの間に起こるため、これらの割り込みをサービスするためにプログラムされている。主プログラムルーチンによりサービスされる割り込みは、後述する図６のフローチャートに記載されている。
【００５０】
図６は、本発明の力率コントローラに生じる割り込み処理ルーチンを示す。このルーチンは割り込みがあった時、ブロック３２０でスタートし、その後、ブロック３２２において、ルーチンはプログラムカウンタ及びアキュムレータを割り込みがサービスされた時にスタックに対してセーブし、流れは主プログラムへ戻る。図６の割り込みルーチンは、力率コントローラにとって本質的な３つの種類の割り込みをサービスすることができる。これら３つの種類の割り込みを、判断ブロック３２４、３２６、３２８で表わす。判断ブロック３２４は、ライン３の交流電圧が割り込みピンにより感知されるゼロ点で交差する時に生じる、この実施例における電圧ゼロ交差を表わす信号について割り込みの発生を表わす。割り込みがこの種類でない場合、流れは判断ブロック３２６へ進み、そこでルーチンは存在する割り込みがタイマー割り込み、即ち、図示の例では電源ライン周波数の１２８倍で動作するタイマーであるか否かを判断する。
【００５１】
このタイマーは、電源ライン周波数期間を１２８個の等しいスライスに分割することにより、ゼロ交差インターバルΔＴの測定、図２に示すトリガー発生器１３０おいてＣＰＵ１３２が発生するトリガー制御信号（例えば、図４Ｃの２６６）の持続時間ΔΦの計算に関連するタイミングを判断するために力率コントローラの動作の時間ベースを提供する。ブロック３２６においてサービスされる割り込みがタイマー割り込みでない場合、流れはブロック３２８へ進み、そこでルーチンはその割り込みがモータの電流のゼロ交差の発生に対応するものであるか否かをチェックする。このチェックの結果が否定的であれば、流れはブロック３３０へ進み、そこで割り込みルーチンがプログラムカウンタ及びアキュムレータへ制御を回復して、ブロック３３２において主プログラムへ復帰する。
【００５２】
判断ブロック３２４を参照して、存在する割り込みがライン３における交流電圧のゼロ交差を表わす場合、流れはイエスと書かれたパスを進んでパスに沿ってブロック３３４へ進み、そこで内部カウンタが０から、電流のゼロ交差を表わす時点の方へカウンタを開始して、印加交流電圧のライン３における電圧のゼロ交差と、電流のゼロ交差の間のインターバルΔＴを測定する。電流のゼロ交差が起こると、流れは割り込みルーチンにおいて点Ａとして表示された判断ブロック３２４の入口へ戻り、今起こったばかりの割り込みがライン３の電圧ゼロ交差であるか否かをチェックする。この特定の場合、流れは判断ブロック３２４から判断ブロック３２６へ進むが、その理由は今起こったばかりの割り込みがライン３の電圧ゼロ交差でなかったためである。
【００５３】
判断ブロック３２６において、ルーチンは、今起こったばかりの割り込みが内部タイマーにより惹き起こされたか否かをチェックし、その場合、その結果は否定的であるため、流れはブロック３２８へ進んで、今起こったばかりの割り込みが電圧ゼロ交差であるか否かをチェックする。この場合、結果は肯定的であり、流れはイエスと書かれたパスに沿って判断ブロック３５２、３６２、３６８の第２のレベルへ進む。判断ブロック３５２において、ルーチンは、電流のゼロ交差を表わす割り込みがライン３に生じたか否かをチェックする。その結果が肯定的であれば、流れはイエスと書かれたパスに沿ってブロック３５４へ進み、そこでルーチンが上述したように、ＣＰＵ１３２により発生されるトリガー制御信号（例えば、図４Ｃの２６６）の持続時間と同じであるクリップ領域の持続時間を計算する。
【００５４】
トリガー制御信号（例えば、図４Ｃの２６６）の持続時間ΔΦは、１対１の対応関係でクリップ領域の持続時間を決定する。トリガー制御信号は、各相制御部分のＳＣＲのゲート駆動回路を非作動状態にすることにより、それぞれの交番時においてＳＣＲを、クリップ領域の期間の間導通禁止または遮断状態にする。従って、クリップ領域は、モータ巻線への交流電圧が遮断される期間を表わす。交流電圧のこのクリップ領域の持続時間は、モータ巻線に印加される交流電圧の関連する相の電圧ゼロ交差に対するモータ巻線の電流の位相遅れに比例する。
【００５５】
例えば、２４０ボルトの交流三相で動作するモータでは、トリガーパルスの持続時間はゼロ交差インターバルΔtの持続時間と１対１の関係を有する。従って、この例では、電圧波形が中断される時間の長さは、トリガー制御信号により制御中の特定の相のゼロ交差間の経過時間に等しい。この１対１の関係は、トリガー制御信号の後縁部を進行または後退させるためにトリガー制御信号パルスのクリップ持続時間またはパルス幅ΔΦに加算されるクリップ調整量により変更することが可能である。このクリップ調整量について以下において説明する。同様に、４８０ボルト交流で動作する三相モータの別の例では、クリップ領域の持続時間は、ゼロ交差インターバルΔtを２で割算し、特定のタイプにつきクリップ調整量を加算してモータのトリガー制御信号の後縁部を進行または後退させることにより決定する。
【００５６】
クリップ領域の持続時間、即ち、トリガー制御信号のパルス幅ΔΦに対するクリップ調整量は、図１に示すＣＰＵ３５の指定ピンに接続されたトリガー発生器内のポテンショメータの設定から求められる。これらのポテンショメータの接続のためのＣＰＵ３５の指定ピンは、ＲＡ２とＲＡ３である。ポテンショメータは、＋５ボルトのＶccライン３８と、ライン４０の制御回路のアースとの間に接続された電圧分割器の下半分を形成する。ＣＰＵ３５のＲＡ２は、抵抗６５と、ポテンショメータ８１との接続点であるノード６４に接続されている。ポテンショメータ８１は、この実施例では２４０ボルトの交流モータのクリップ調整量の設定を可能にする。同様に、ＣＰＵ３５のＲＡ３は、抵抗６７と、ポテンショメータ８２との接続点を形成するノード６６に接続される。
【００５７】
ポテンショメータ８２は、４８０ボルトの交流モータのクリップ調整量の設定を可能にする。ポテンショメータ８２をその最大抵抗に設定すると、ゼロ交差インターバルΔtの持続時間にはさらに時間は加算されず、トリガー制御信号２６６のパルス幅が設定される。ポテンショメータ８２の抵抗を減少させると、ＣＰＵ３５のピンＲＡ３の電圧も減少するが、これは、トリガー制御信号の後縁部を進める、即ち、トリガー制御信号の幅を短縮する効果がある。ポテンショメータ８１がその最小抵抗値に設定されると、ピンＲＡ２の電圧がその最小値に設定される。ポテンショメータ８１の抵抗が増加すると、トリガー制御信号の後縁部のタイミングを遅らせる効果がある。即ち、トリガー制御信号のパルス幅を長くする。
【００５８】
上述した２４０ボルト及び４８０ボルトの交流三相モータの２つの例を引き続き参照して、これら２つのタイプのモータのそれぞれのトリガー制御信号のパルス幅に対するクリップ調整量を決定するための所定の設定について説明した。これら２つの例は、三相機械の各相または単相機械に送られる電力を制御するためのパルス幅の制御における多数の構成のただ２つの例を示すものにすぎないことがわかる。従って、この調整をクリップ調整と呼ぶか、または何か他の呼び方を用いるかには無関係に、これらの例は、トリガー制御信号のパルスの幅を任意特定の用途について決定する種々の方法を例示するものである。
【００５９】
図６のブロック３５６を参照して、ルーチンは、クリップ領域の持続時間を設定し、それを図１に示すＣＰＵ３５の外部のポテンショメータ８１、８２の設定に従って調整する。その後、流れは、ブロック３５８へ進み、そこで、ルーチンが相３のトリガー制御信号のパルス幅をブロック３５６で調整されるクリップ持続時間に設定する。次いで、流れはブロック３６０へ進むが、このブロックは、トリガー制御信号を相３制御部分（図１の２７）内のＳＣＲゲート駆動回路へ適用して、相制御部分２７によりライン３をクリップする。即ち、相制御部分２７内のゲート駆動回路を禁止することにより、ゲート駆動がトリガー制御信号の後縁部により回復されるまで、印加交流電圧の特定の交番に対応するＳＣＲをゼロ交差に続いて導通禁止状態にする。ブロック３６０から、流れは、ラインに沿って点Ａへ進み、このＡは、上述したように、ルーチンを判断ブロック３２４への入力へ復帰させる。
【００６０】
図６のブロック３５２を参照して、電流ゼロ交差が交流ライン３で生じない場合、流れはｎｏで示すバスに沿って、判断ブロック３６２へ進み、そこで電流ゼロ交差が関連する特定の相が相２であるか否かのチェックを行う。ブロック３６２のチェックの結果が肯定的である場合、流れはブロック３６４へ進み、そこで相２のクリップ持続時間がブロック３５６で決定したクリップ持続時間プラス調整量に等しい値に設定される。ブロック３５６で起こるクリップ持続時間の調整は、モータ巻線の各相のクリップ持続時間を決定するためであることを知ることが重要である。従って、ブロック３５６において、相３のクリップ持続時間が決定されると、割り込みルーチンが相３の電圧ゼロ交差と、電流ゼロ交差との間の時間インターバルを求めてブロック３５６においてその値を更新または再計算するまで同じ値が後続の相で使用される。
【００６１】
ブロック３６４を参照して、相２のクリップ持続時間がブロック３５６で計算したクリップ持続時間に等しい時間にセットされた後、流れはブロック３６６へ進み、そこで、トリガー発生器が相２のトリガー制御信号を出力し、ブロック３６０について上述したように相２の相制御部分の対応するＳＣＲを導通禁止状態にする。相２のトリガー制御信号を発生した後、流れは再び点Ａに進み、そこで入力判断ブロック３２４へ戻る。判断ブロック３６２を参照して、電流のゼロ交差が相２で起こらなかったと判定された場合、流れはｎｏで示すパスに沿って判断ブロック３６８へ進み、相１で電流のゼロ交差が起こったか否かをチェックする。
【００６２】
その結果が否定的であれば、流れはｎｏと示すパスに沿って点Ａへ進み、そこで判断ブロック３２４の入力へ戻る。しかしながら、ブロック３６８のチェックの結果が肯定的である場合、流れはブロック３７０へ進み、そこでルーチンが相１のクリップ持続時間をブロック３５６で求めたクリップ持続時間に等しい値に設定する。その後、ブロック３７２へ進んで、相１のトリガー制御信号がブロック３７０で求めた持続時間を有する信号として発生され、印加交流電圧の特定の交番に対応するＳＣＲを導通禁止状態にするため、トリガー制御信号のパルス幅の持続時間の間それぞれのモータ巻線への交流電圧の印加がブロックされる。それと共に、流れは、点Ａへ進み、再び判断ブロック３２４の入力へ戻って、次の割り込みを評価する。
【００６３】
受信した割り込みが内部タイマーによるものであるか否かを判断する判断ブロック３２６へ戻って、その結果が肯定的である場合、流れは、ブロック３３６へ進み、そこで、クリップ領域の持続時間、即ち、トリガー制御信号のパルス幅を構成する時間の増加するカウンタがクリップ持続時間に任意の調整量を加算した値に対応するリロード値に再ロードされる。タイマーが再ロードされた後、流れは、ブロック３３８へ進み、そこでルーチンはクリップ領域の終期に向かい必要に応じてカウントを増減させる。カウント進行時、割り込みルーチンは、何れのクリップ領域がカウント中であるかそしてカウント中のクリップ領域が終期に対応する０に到達したか否かをチェックする。従って、ルーチンは、判断ブロック３４０でスタートし、相３のクリップ領域のカウンタが０に到達したか否かをチェックし、その結果がイエスであれば、ブロック３４２によりカウントを中止して、トリガー制御信号パルスの後縁部に等価のクリップ領域の終期とする。その後、トリガー発生器は、その相のクリップ領域を終了させるため正の移行部を出力する。
【００６４】
その後、流れは点Ａへ進み、そこでルーチンがブロック３２４の入口へ戻る。相３のクリップ領域のカウンタが０に到達したか否かをチェックする判断ブロック３４０へ戻って、その答えが否定的である場合、流れは、判断ブロック３４４へ進み、処理中のクリップ領域が相２であるか否かをチェックし、もしそうであれば、カウンタが０に到達したか否かをチェックする。その答えが肯定的であれば、流れは３４６へ進んで、クリップ領域のカウントを０で停止し、クリップ発生器に相２のトリガー制御信号パルスの正に移行する後縁部を出力させてクリップ領域を終了する信号を送る。再び、流れは、点Ａへ進み、そして判断ブロック３２４へ戻る。
【００６５】
判断ブロック３４４へ戻って、処理中のクリップ領域が相２でないかカウントが０に到達していない場合、流れは判断ブロック３４８へ進む。ブロック３４８では、処理中の相が相１であるか否かそしてこの相のカウンタが０に到達したか否かをチェックする。その結果がnoであれば、流れは点Ａへ進み、ブロック３２４の入口へ戻って、割り込みルーチンの処理を継続する。しかしながら、判断ブロック３４８において、現在のクリップ領域が相１であると判定され、それが０に到達したと判定される場合、処理が yesのパスに沿ってブロック３５０へ進み、そこで、相１のクリップ領域の時間値をカウントするカウントダウンを停止し、トリガー発生器が正方向の後縁部を有する相１のクリップ領域を出力する。その後、流れが点Ａへ戻って、判断ブロック３２４の入口へ復帰し、その後の割り込みの処理を継続する。
【００６６】
【産業上の利用性】
本発明のエネルギー節約型力率コントローラ１０は、機械的負荷の変化する状態で作動される交流モータ、例えば、地下の油田からオイルを抽出するポンプユニットを駆動する単相及び三相交流誘導モータへ送られる電力を制御するためのものである。かかるポンプユニットは、各ポンプサイクルにつき２度、ポンプロッドと、それに対向する釣合い重りにより交番的な負荷を受ける。さらに、各サイクルのつき２度、２つの相反する負荷が平衡状態になり、従って、各サイクルについてポンプの駆動モータが無負荷状態となる。力率コントローラ１０は、ポンプ駆動モータへ送られる電力を継続的に調整することにより、常に変化する負荷により与えられるピーク最小値と、最大値との間で最適な効率及び経済性を維持するものである。
【００６７】
好ましい実施例につき詳細に説明したが、頭書の特許請求の範囲により定義される本発明の範囲から逸脱することなく、種々の変形例及び設計変更が可能であることを理解されたい。
【図面の簡単な説明】
【図１】図１は、本発明の三相力率コントローラの実施例を示すブロック図である。
【図２】図２は、本発明の代表的な相の力率コントローラの概略図である。
【図３Ａ】図３Ａは、モータ巻線に接続された電力の代表的な相の電圧及び電流波形を示す。
【図３Ｂ】図３Ｂは、印加電圧の代表的な相の電圧ゼロ交差感知信号に対応する割り込み波形を示す。
【図３Ｃ】図３Ｃは、印加電圧の代表的な相の電流ゼロ交差感知信号に対応する割り込み波形を示す。
【図３Ｄ】図３Ｄは、ＳＣＲゲート駆動回路に印加されるゼロ交差信号から抽出するトリガー制御信号の波形を示す。
【図４Ａ】図４Ａは、三相モータに結合された各相の電圧及び電流波形を示し、電圧及び電流波形の相の１つにおいて、それらの波形のクリップされた領域によりモータへ送られる電力が減少する態様を示す。
【図４Ｂ】図４Ｂは、図４Ａに示す電圧及び電流の特定の相の電流ゼロ交差感知信号に対応する波形を示す。
【図４Ｃ】図４Ｃは、第１及び第２のＳＣＲのゲート駆動回路に印加される、図４Ｂに示すゼロ交差の検知により生じるトリガー制御信号を示す。
【図５】図５は、本発明のトリガー発生器のＣＰＵを作動させるプログラムの主ルーチンのフローチャートを示す。
【図６】図６は、ゼロ交差情報を用いて本発明の力率コントローラによりモータへ送られる電力を制御するトリガー制御信号を発生させるための割り込みルーチンのフローチャートである。
【図１】
0004812214.tif 000002
【図２】
0004812214.tif 000003
【図３】
0004812214.tif 000004
【図４】
0004812214.tif 000005
【図５】
0004812214.tif 000006
【図６Ａ】
0004812214.tif 000007
【図６Ｂ】
0004812214.tif 000008