(57)【特許請求の範囲】
【請求項１】
下記ステップを含むＰ型電界効果トランジスタの製造方法
（１）シリコン・オン・インシュレータ基板を用意するステップ、
（２）前記シリコン・オン・インシュレータ基板の結晶Ｓｉ層を貫通して該シリコン・オン・インシュレータ基板の埋め込み絶縁層まで延びる少なくとも２つのシャロー・トレンチ分離を設け、該２つのシャロー・トレンチ分離の間の前記シリコン層上にＳｉＧｅエピタキシャル層を設け、次いで、前記ＳｉＧｅエピタキシャル層上にＳｉエピタキシャル層を設けるステップ、
（３）前記（２）のステップを行ったのち、前記結晶Ｓｉ層にドーパントを注入して、ｎ型にするステップ、
（４）前記（３）のステップを行ったのち、前記Ｓｉエピタキシャル層上にゲート誘電体層を配設するステップ、
（５）前記ゲート誘電体層上にゲート電極を配設し、該ゲート電極の側面及び上面に被覆層を設けるステップ、
（６）前記ゲート誘電体層、Ｓｉエピタキシャル層、ＳｉＧｅエピタキシャル層を通って、前記シリコン・オン・インシュレータ基板の絶縁層に達するまで、ソース／ドレインを形成するための凹部を形成するステップ、及び
（７）前記ソース／ドレインを形成するために、前記凹部内に横方向シーディングによりｐドープされたＳｉＧｅエピタキシャル層を形成するステップであって、形成されたＳｉＧｅエピタキシャル層の上面は、前記ゲート誘電体層と前記Ｓｉエピタキシャル層の界面よりも高い、ステップ。
【請求項２】
（８）前記ソース及びドレインのＳｉＧｅエピタキシャル層の上に、エピタキシャルＳｉ層を設けるステップをさらに含む、請求項１記載の方法。
【請求項３】
前記ステップ（２）において、少なくとも３つのシャロー・トレンチ分離を設け、該シャロー・トレンチ分離のうちの隣接する２つの間を前記Ｐ型電界効果トランジスタを形成する領域とし、他の隣接する２つの間がＮ型電界効果トランジスタを形成する領域とするステップをさらに含み、
前記ステップ（３）において、Ｎ型電界効果トランジスタを形成する領域の前記結晶Ｓｉ層にドーパントを注入してｐ型にするステップをさらに含み、前記ステップ（６）及び（７）を、前記Ｐ型電界効果トランジスタを形成する領域でのみ行い、
前記Ｐ型電界効果トランジスタをマスクして、前記Ｎ型電界効果トランジスタを形成する領域のソース及びドレイン領域にｎ型ドーパントを注入するステップをさらに含む、請求項１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子デバイスおよび電子システムに関する。より詳細には、本発明は、電界効果デバイス、および、ソース／ドレインとデバイス本体の間の金属学的接合（metallurgical junction）とほぼ重なる、ヘテロ接合のソース／ドレインを有するこのような構造を作製する方法に関する。
【背景技術】
【０００２】
今日の集積回路には膨大な数のデバイスが含まれる。より小型のデバイスは、性能を向上させ、信頼性を向上させるのに極めて重要である。ＭＯＳ（金属酸化膜半導体電界効果デバイス、一般に絶縁ゲート電界効果デバイスを意味する歴史的な意味をこめた名称）デバイスが、小型化するにつれて技術は複雑になり、デバイスのある世代から次の世代への期待される性能向上を維持するために新規な方法が必要になる。
【０００３】
シリコンＭＯＳの小型化は半導体産業の主要な挑戦課題である。従来の技法は、デバイス寸法がナノメートル領域にまで縮小するにつれて、いくつかの望ましくない物理的な効果を低減させることができなくなり始めている。たとえば、短チャネル効果（short-channel effect）を低減させるのにパンチ・スルー（punchthrough）防止、またはハロー注入（haloimplantation）が使用されていた。しかし、それらの急峻なドープ・プロファイルは、温度により拡散が促進されるために実現が困難であり、それらの高濃度ドープ・チャネルまたはポケット注入領域は、接合容量およびバンド間トンネル現象を増大させるだけではなく、チャネル内のキャリア移動度を低下させる。
【０００４】
バンド・ギャップ技術、すなわちＳｉと異なるエネルギ・バンドで処理することによってＳｉ中に新しい材料を導入する技術は、デバイス設計に大きな追加の自由度をもたらす。そのような新規な材料のうちで、ＳｉＧｅ合金は優れたメンバーの１つである。分子線エピタキシ（ＭＢＥ）または様々な種類の化学気相成長（ＣＶＤ）によって高品質の圧縮歪みＳｉＧｅ材料を成長させると、成熟したシリコン技術の中にバンド・ギャップ技術の概念を組み込むことが可能になる。
【０００５】
短チャネル効果を低減させる新規な方法は、ソース／本体接合部でエネルギ障壁を内蔵させることである。このヘテロ接合障壁の高さは印加バイアスによらないので、この障壁はドレイン誘導の障壁低下（ＤＩＢＬ：drain induced barrier lowering）に耐えることができる。ＳｉＧｅヘテロ接合によってもたらされるバンド・オフセットは、大抵は価電子帯にあり、ＰＦＥＴについてこのような効果を使用するのに極めて適している。（以下、用語ＰＦＥＴとＰＭＯＳ、および用語ＮＦＥＴとＮＭＯＳは、ほとんど同義で使用する。）
【０００６】
ヘテロ接合ＭＯＳＦＥＴ（ＨＪＭＯＳＦＥＴ）は、たとえばQ. Ouyangらの「高移動度ヘテロ接合トランジスタおよび方法（HighMobility Heterojunction Transistor and Method）」という名称の米国特許第６，３１９，７９９号、およびQ.Ouyangらのシミュレーション研究、「短チャネル効果が低減しドライブ電流が向上した新規なＳｉ／ＳｉＧｅヘテロ接合ｐＭＯＳＦＥＴ（A NovelSi/SiGe Heterojunction pMOSFET with Reduced Short-Channel Effects and EnhancedDrive Current）」（IEEE Transactions on Electron Devices、V. 47、p. 1943、(2000)）に開示されている。この参照文献は、ソースとドレインの間の価電子バンド・オフセットを維持するために、ＳｉＧｅ／Ｓｉヘテロ接合と金属学的ドーパント接合が比較的高い精度で互いに重なるか、もしくはｐドーパントがＳｉＧｅ領域中に含まれなければならないことを示している。このような高精度が実現されたときだけ、オフ状態のリークおよび短チャネル効果を低減させるために、このヘテロ接合を有効に使用することができる。これまでは、ヘテロ接合と金属学的接合の望まれる重なりを与える方法がなく、このような重なりを有する横型デバイス構造は開示されていなかった。
【特許文献１】米国特許第６，３１９，７９９号
【非特許文献１】Q. Ouyangら、「短チャネル効果が低減しドライブ電流が向上した新規なＳｉ／ＳｉＧｅヘテロ接合ｐＭＯＳＦＥＴ（ANovel Si/SiGe Heterojunction pMOSFET with Reduced Short-Channel Effects andEnhanced Drive Current）」、IEEE Transactions on Electron Devices、V. 47、(2000)、p.1943
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の別の目的は、任意の電界効果デバイスにおいて、ヘテロ接合と金属学的接合が最小の許容誤差で整列するヘテロ接合ソース／ドレインを処理する方法を教示することである。
【０００８】
本発明の別の目的は、ヘテロ接合と金属学的接合が最小の許容誤差で整列するヘテロ接合ソース／ドレインを備えるこのような電界効果デバイスを含むチップを備えるプロセッサを教示することである。
【課題を解決するための手段】
【０００９】
本発明では、ＰＭＯＳが埋め込みＳｉＧｅチャネル・デバイス、ＮＭＯＳが表面シリコン・チャネル・デバイスであるヘテロ接合ソース／ドレインＭＯＳＦＥＴデバイスを記述する。本発明の一実施形態によれば、デバイスのヘテロ接合と金属学的接合が狭い許容誤差でほぼ重なる。本発明の別の実施形態は、エピタキシャル成長によってヘテロ接合ソース／ドレインを形成することを含む方法に関する。この新しいヘテロ接合ソース／ドレインＭＯＳＦＥＴデバイスはシリコン・オン・インシュレータ（ＳＯＩ）中で、またはバルクＳｉ技術で実現することができる。このＳｉＧｅエピタキシャル・ソース／ドレインには、ＳｉとＳｉＧｅの間の格子定数不整合のために圧縮歪みがかかる。ＰＭＯＳ中の正孔電流は主として埋め込み圧縮歪みＳｉＧｅチャネルに閉じ込められるので、このような材料の高い正孔移動度のために、このＰＭＯＳデバイスもやはりＮＭＯＳデバイスと潜在的に同様な電流運搬能力を備え得る。高品質ＰＭＯＳは、プロセッサを構築するための優れたＣＭＯＳ回路能力をもたらす。
【００１０】
本発明のこれらおよび他の特徴は、以下に述べる詳細な説明および添付の図面から明らかになるであろう。
【発明を実施するための最良の形態】
【００１１】
図１にＳｉ系ヘテロ接合ソース／ドレイン電界デバイスの例示的な諸実施形態を概略的に示す。各実施形態は、デバイスの本体４０と共にヘテロ接合を形成する電界効果デバイス（ＦＥＴ）のソース１０およびドレイン１０の特徴を含む。すべてのＦＥＴのと同様に、このデバイスは（少なくとも１つの）ゲート５２を備える。最先端技術の導電性ゲート５２は、被覆層５１（Ｓｉ系技術では通常、酸化物およびＳｉＮ）によって保護される。このゲート５２は、ゲート誘電体５３によってデバイスの残りの部分と電気的に分離される。ＦＥＴに共通する特徴は、ゲート５２がこのゲート絶縁体５３にわたる容量性結合によってソース１０とドレイン１０の間のデバイス電流の流れを制御することである。絶縁体領域５４は、デバイスの分離に役立つ。一般に、分離は諸図に示すように、通常はＳｉＯ２製のシャロー・トレンチ５４によって実施される。
【００１２】
図１、図２、図３に示す材料は、広い分類区分でＳｉ系材料である。マイクロエレクトロニクス技術で、最も小型化が進んでいる材料はシリコン（Ｓｉ）である。Ｓｉ系材料は、Ｓｉと同じ基本的な技術内容の様々な合金である。マイクロエレクトロニクスに重要なこのようなＳｉ系材料の１つは、シリコンゲルマニウム（ＳｉＧｅ）合金である。ＳｉＧｅはＳｉより格子定数が大きく、Ｇｅ濃度が増大するにつれてますます増大する。したがって、ＳｉＧｅをＳｉ上にエピタキシャル成長または堆積させるとき、それに圧縮歪みがかかる。ＳｉＧｅのバンド・ギャップはＳｉより狭い。Ｇｅ含有量が多くなるほど、このＳｉＧｅのバンド・ギャップは狭くなる。Ｓｉ／ＳｉＧｅヘテロ構造では、バンド・ギャップ差はほとんど価電子帯内のみに入る。伝導帯ではバンドの不連続性はほとんど無視できる。デバイス本体とヘテロ接合関係にあるソース／ドレインを備えるＦＥＴは、デバイスの小型化にとって有利である。歪みＳｉＧｅ材からなるチャネルを設けることも、キャリア移動度（特に正孔の）にとって極めて有利である。このような有利性の理由およびそれらの詳細は、以下の刊行物、Q. Ouyangら、「短チャネル効果が低減しドライブ電流が向上した新規なＳｉ／ＳｉＧｅヘテロ接合ｐＭＯＳＦＥＴ（A NovelSi/SiGe Heterojunction pMOSFET with Reduced Short-Channel Effects and EnhancedDrive Current）」（IEEE Transactions on Electron Devices、V. 47、p. 1943、(2000)）、および参照により本明細書に組み込まれている、Q.Ouyangらの「高移動度ヘテロ接合トランジスタおよび方法（High Mobility Heterojunction Transistor andMethod）」という名称の米国特許第６，３１９，７９９号に出ている。
【００１３】
図１、図２、図３に示す代表的な実施形態では、このデバイスは本質的にＳｉからなる結晶本体４０を備える。ＳｉＧｅ層２０を本体４０上にエピタキシャルに配設する。「エピタキシャルに」、「エピタキシ」、「エピ」などの用語はそれらの通常の用法で用いられ、単結晶格子構造が界面全体にわたって及ぶことを意味する。一般に、単結晶材料は、当技術分野で周知のいくつかの方法のうちの１つでプラットフォームを形成し、その上に結晶特性を合致させて別の単結晶材料を堆積させる。このような技法としては、たとえば、分子線エピタキシ（ＭＢＥ）または様々な化学気相成長（ＣＶＤ）がある。ＳｉＧｅ層２０とＳｉ本体４０との格子定数の関係から、ＳｉＧｅ層２０に圧縮歪みがかかる。このような歪みは正孔移動度を大幅に高める。ＳｉＧｅ層２０の最上部にＳｉ層３０をエピタキシャルに堆積させる。このＳｉ層３０は、たとえば、１）電子型デバイス電流のチャネルとして、２）高品質のゲート誘電体５３（通常、ＳｉＯ２、おそらくＳｉＮとの混合材の形の）の成長を可能にする、もしくは３）ＳｉＧｅ層２０の汚れを最小にするための保護層としてなど、１つあるいは複数の目的に役立つ。
【００１４】
結晶Ｓｉ本体４０とＳｉＧｅソース／ドレイン１０の間の境界表面は、Ｓｉ本体とエピタキシャルな関係にあり、ヘテロ接合界面１１を形成する。ヘテロ接合という用語は、２種の異種材料が接触してその界面１１でエネルキ帯に大きな不連続があることを意味する。このデバイス中には、金属学的接合と称する別の重要な界面が存在する。これは図１〜３の諸実施形態中、破線６５で示す表面であり、そこでは本体４０とソース／ドレイン１０の間で導電型が変化する。本体４０とソース／ドレインとは導電型が異なる。ソース／ドレイン１０がｐ型の場合、本体はｎ型であり、この逆も同様であり、ソース／ドレイン１０がｎ型の場合、本体はｐ型である。ホウ素（Ｂ）などのｐ型、およびリン（Ｐ）やヒ素（Ａｓ）などのｎ型の、２種のドーパントが互いに相殺するところが、本体領域４０とソース／ドレイン領域１０の間の金属学的接合６５の位置である。ヘテロ接合ソース／ドレインの潜在的な利点が顕在化するためには、ヘテロ接合１１がほぼ金属学的接合と重なることが好ましい。すなわち、本発明の一態様は、ヘテロ接合１１と金属学的接合６５とを約１０ｎｍ未満の許容誤差、好ましくは約５ｎｍ未満の許容誤差で重ねて、図１〜３の諸実施形態の代表的なＦＥＴデバイスを製作する方法を提供することである。図１、２、３に金属学的接合がヘテロ接合１１の本体４０側に示してあるが、実際には、それをソース／ドレイン１０側にすることもできる。重要なことは、この２つが最小の許容誤差内で重なることである。
【００１５】
提示したすべての代表的な実施形態において、ソース／ドレイン１０中、ならびにＳｉＧｅエピタキシャル・チャネル層２０中のＧｅ濃度は、１５％〜５０％の範囲内、好ましくは２０％〜４０％である。ソース／ドレイン１０中のＳｉＧｅ厚は、所与のＧｅ濃度での臨界厚未満に留まっている。この臨界厚は、それを越えるとＳｉＧｅが緩和し欠陥および転位が形成される厚さであると定義される。ＳｉＧｅエピタキシャル層２０の厚さは、通常、約５ｎｍ〜１５ｎｍである。エピタキシャルＳｉ層３０の厚さも、通常、約５ｎｍ〜１５ｎｍである。図１に本体がバルクＳｉである実施形態を示す。このタイプのデバイスは、今日のマイクロエレクトロニクスにおいて最も一般的なデバイスである。図２、図３にＳｉ本体４０が絶縁材料５５の最上部に配設されている場合のヘテロ接合ソース／ドレインＦＥＴデバイスの例示的な実施形態を示す。このタイプの技術は、通常シリコン・オン・インシュレータ（ＳＯＩ）技術といわれる。この絶縁材料５５は、通常は、また好ましくはＳｉＯ２である。図２に本体４０が移動可能な電荷を収容できるのに十分な容積を備えるＳＯＩの実施形態を示す。このようなＳＯＩデバイスは、部分空乏化デバイス（partially depleted device）といわれる。図３に本体４０が移動可能な電荷を収容できるには不十分な容積を備えるＳＯＩの実施形態を示す。このようなＳＯＩデバイスは、完全空乏化デバイス（fullydepleted device）といわれる。図２、図３に示すデバイスの場合、ソース／ドレイン１０の直下に少なくとも薄い本体層が存在する。この本体材料は、シード材料として働き、その上にエピタキシャルＳｉＧｅのソース／ドレイン１０を成長させる。非常に薄い完全空乏化ＳＯＩデバイスについての代替実施形態では、横方向シーディング（seeding）からソース／ドレイン１０を横方向に成長させることもできる。この場合は、ソース／ドレイン１０が絶縁層５５に到るまで下に向かって全体的に浸透する。
【００１６】
図１にＳｉＧｅソース／ドレイン１０の最上部のＳｉキャップ層１５の代表的な実施形態の追加の特徴を示す。このようなＳｉキャップ層１５の目的は、主としてソース／ドレイン１０へのより良好な電気的接触を可能にすることである。Ｓｉキャップ層の厚さは、比較的幅広くとることができ、通常、約２ｎｍ〜約３０ｎｍである。Ｓｉキャップ層１５を通常、ＳｉＧｅソース／ドレイン１０上にエピタキシャルに形成し、続いてすぐＳｉＧｅをエピタキシャル成長させる。Ｓｉキャップ層１５は、図１にだけ示すが、当業者ならこれと他の同様な例示的な実施形態に含めることもできることを理解するはずである。
【００１７】
図３におけるような完全空乏化ＳＯＩデバイスのプロファイルは浅いので、ソース／ドレイン１０の直列抵抗を低減させるためにこのような構造中にいわゆる盛り上がったソース／ドレイン１０を設けることが有利である。ＦＥＴデバイスは、破線６０で示すように明瞭な表面平面を備える。この最上部表面平面はゲート誘電体５３とシリコン層３０の界面をほぼ通る。図３の完全空乏化ＳＯＩＦＥＴの場合、ソース１０およびドレイン１０はこの最上部表面平面より高く盛り上がり、その結果所望の利点をもたらす。
【００１８】
図１、図２、図３に示す代表的な諸実施形態では、Ｓｉ本体４０をｎ導電型とし、すなわちデバイスをＰＦＥＴとすることができる。これらのデバイスでは、正孔デバイス電流の流れが価電子帯内のヘテロ接合不連続の結果、ＳｉＧｅ層２０中に大部分閉じ込められる。ヘテロ接合１１は本体４０とソース／ドレイン１０の間にあることが望まれるが、それがデバイス電流の経路の障壁を形成する場合は不利になり得るので、ＳｉＧｅ層２０ではソース１０内のＳｉＧｅのＧｅ濃度とドレイン１０内のＳｉＧｅのＧｅ濃度がほぼ等しくなることが望ましい。Ｇｅ濃度がほぼ等しい場合、正孔はＳｉＧｅ層２０上のソース１０とドレイン１０の間を支障なく通過することができる。
【００１９】
代わりにＳｉ本体をｐ導電型とし、すなわちデバイスをＮＦＥＴとすることもできる。これらのデバイスでは、伝導帯内にヘテロ接合不連続がないので、電子デバイス電流の流れが、主としてＳｉ層３０中に閉じ込められる。
【００２０】
図４、図５に相補型のＳｉ系ヘテロ接合ソース／ドレイン電界デバイスの例示的な諸実施形態を示す。図４に２つの相補型構造のヘテロ接合ソース／ドレイン電界デバイス（ＣＭＯＳ）、すなわち、ｐ型ＭＯＳおよびｎ型ＭＯＳを示す。どちらの型のデバイスも同じ特徴を備える場合、ＣＭＯＳが得られる。すなわち、ＰＭＯＳおよびＮＭＯＳはどちらもヘテロ接合ソース／ドレインを備え、一方のデバイスはｎ導電型Ｓｉ本体４０を備え、第２デバイスはｐ導電型Ｓｉ本体４０’を備える。一実施形態では、このＰＭＯＳおよびＮＭＯＳはどちらも、約１０ｎｍ未満、好ましくは約５ｎｍ未満の許容誤差で重なるヘテロ接合および金属学的接合を備える。代わりに、ＰＭＯＳおよびＮＭＯＳはどちらもＳｉＧｅヘテロ接合ソース／ドレインを備えるが、ＰＭＯＳデバイスだけが約１０ｎｍ未満、好ましくは約５ｎｍ未満の、ヘテロ接合と金属学的接合の間の許容誤差でほぼ重なっているＣＭＯＳ構成を設けることもできる。
【００２１】
図５に、ＰＭＯＳデバイスだけが金属学的接合とほぼ重なるヘテロ接合ソース／ドレイン１０を備え、その許容誤差が約１０ｎｍ未満、好ましくは約５ｎｍ未満である別の代表的な実施形態を示す。しかしこの場合は、ＮＭＯＳデバイスは、ＳｉＧｅ層２０およびＳｉ層３０を備えるものの、ソース７０およびドレイン７０中にＳｉＧｅを含まない。ＮＭＯＳデバイスからＳｉＧｅソース／ドレイン１０を除くと利点が得られる。たとえば、圧縮歪みエピタキシャルＳｉＧｅソース／ドレインは、エピタキシャルＳｉＧｅの成長温度、通常は５００〜６００℃から冷却した後、シリコン本体中のゲート端近傍にいくらかの圧縮応力を引き起こす。これによってゲート端近傍のＳｉＧｅにさらに圧縮歪みがかかることさえある。この圧縮歪みの増加はＰＭＯＳにとって実際有利であり、その結果ｐチャネル内の正孔移動度がよりいっそう高くなる。しかし、ＮＭＯＳのＳｉ  ｎチャネル中の圧縮歪みは、バルク・シリコンに比べて電子移動度を低下させる。この影響はゲート長が短いほど顕著である。したがって、ＮＭＯＳがＳｉＧｅ層２０およびＳｉ層３０を有する、従来のソース／ドレイン７０を備える図５のこの代表的なＣＭＯＳの実施形態は、ヘテロ接合ソース／ドレイン１０を備えるＰＭＯＳデバイスの有利性のために性能が優れる。さらに別の代表的な実施形態では、ヘテロ接合ソース／ドレイン１０、および約１０ｎｍ未満、好ましくは約５ｎｍ未満の許容誤差でほぼ重なるヘテロ接合と金属学的接合を備えるＰＭＯＳデバイスを、従来の任意のＮＭＯＳデバイスと対にしてＣＭＯＳ構成を形成することができる。
【００２２】
ヘテロ接合ソース／ドレイン、およびほぼ重なるヘテロ接合と金属学的接合を備えるＰＦＥＴデバイスの１つの利点は、ｎ型Ｓｉ本体４０とｐ型ＳｉＧｅソース／ドレイン１０の間のｐｎ接合によるビルトイン・ポテンシャルに加えて、歪みＳｉＧｅ／Ｓｉ界面１１でのバンド・オフセットが、正孔に対するポテンシャル障壁をもたらし、それが、ドレイン・バイアスの変動によって変化せず、その結果ＰＦＥＴでドレイン誘導の障壁が低下しオフ状態リーク電流が大幅に低減できることである。
【００２３】
デバイスを結晶面および結晶軸方向に沿った方位に向けることにより、正孔移動度の増大に起因するＰＦＥＴにとっての利点をさらに増進させることができる。正孔の移動度は一般に（１１０）面上でより高く、電子の移動度は一般に（１００）面上でより高いので、ＣＭＯＳを、ＰＦＥＴが（１１０）面上にあり、ＮＦＥＴが（１００）面上にあるような混成結晶方位構成にすることができる。一般に、ＰＭＯＳデバイスとＮＭＯＳデバイスを共に、本質的に主結晶軸方向（１００）、（１１０）、（１１１）のどれかに向いているそれらの表面平面６０（図３）に一致する向きにするのが有利であり得る。さらに、典型的な（１００）ウェハ表面上に、＜１００＞方向または＜１１０＞方向、正孔および電子のキャリア移動度がより高くなる方向、あるいはその両方に沿って電流が流れるようにチャネルを配置することができる。局所応力はチャネル方向および結晶方位に依存することがある。
【００２４】
ＳｉＧｅソース／ドレインを備えるＰＦＥＴデバイスおよびＮＦＥＴデバイスのどちらにも共通する利点は、ここで再度挙げるように多数ある。デバイスの直列抵抗のうちでソース／ドレインによってもたらされるデバイスの直列抵抗の一部分は、Ｓｉ中に比べてＳｉＧｅ中のＢおよびＰの固溶度がより高いので、より低くなる。次に、ＳｉＧｅのバンド・ギャップがより低いので、接触抵抗をより低くすることができる。さらに、ＳＯＩの実施形態では、基板浮遊効果（floating body effect）も低減される。というのは、ドレイン近傍の衝突イオン化（impact ionization）によって生成されるホット・キャリア（hotcarrier）は、ＳｉＧｅ中でより狭いバンド・ギャップの障壁高さがより低いために、障壁を通過してソース内部にまで拡散することができるからである。この効果は、ＰＦＥＴおよびＮＦＥＴのどちらにも生じる。ソース／ドレイン降伏（ＢＤ）も大幅に向上させることができる。超薄層の完全空乏化ＳＯＩの場合、図３の盛り上がったＳｉＧｅソース／ドレインを使用することができる。ＳｉＧｅ中の歪みは、ソース／ドレインの厚さが臨界厚未満であれば維持される。
【００２５】
本発明の一態様では、ソース／ドレイン材料をエピタキシャル堆積させることによってＦＥＴのヘテロ接合ソース／ドレインの製作が実現される。このようなエピタキシャル堆積は、所望の材料純度で、結晶品質で、かつ、たとえば分子線エピタキシ（ＭＢＥ）または化学気相成長（ＣＶＤ）によって行う制御で実施することができる。
【００２６】
このようなエピタキシャル堆積によるソース／ドレインの製作方法は、Ｓｉ、ＳｉＧｅ材料系に限定されず、たとえば、ＩＩＩ−Ｖ族半導体のような幅広い種類のデバイスに適用できる。したがって、ソース／ドレインは、一般に、ＦＥＴデバイスの本体を形成する第２材料とヘテロ接合を形成する第１材料をエピタキシャル堆積させることによって形成される。図１、図２、図３のＳｉＧｅソース／ドレインＰＭＯＳの場合のようにそれが有利な場合には、ソースとドレインの間に、本質的に第１材料すなわちソース／ドレイン材料からなるチャネルを設けるステップをさらに含むこともできる。その代わりに、または第１材料チャネルと共に、ソースとドレインの間に、本質的に第２材料、すなわちデバイス本体と同じ材料製のチャネルを設ける製作ステップを実施することもできる。さらに、ＭＢＥまたはＣＶＤあるいはその両方でもたらされる精密制御により、本体にある導電型が付与され、ソース／ドレインに反対の導電型が付与されるように、ソース／ドレインをドープすることが可能になり、本体とソース／ドレインの間に金属学的接合を形成することが可能になり、さらにヘテロ接合および金属学的接合が狭い許容誤差で重なることが可能になる。最先端のＦＥＴ内のこのような狭い許容誤差は、約１０ｎｍ未満、好ましくは約５ｎｍ未満であることが望ましい。
【００２７】
図６〜１２にヘテロ接合ソース／ドレイン電界デバイスの例示的な実施形態の製作における諸処理ステップを示す。ＳｉＧｅヘテロ接合ソース／ドレイン電界デバイスのＣＭＯＳ処理は、当技術分野で周知のＣＭＯＳ処理の数多くの確立した諸ステップをたどって実施することができる。ヘテロ接合ソース／ドレインに特有の諸ステップのみを論じ、図６〜１２に示す。図６〜１２には、図２のような非完全空乏化ＳＯＩデバイス（non-fully depleted SOI device）の例示的な実施形態の諸処理ステップを示す。しかし、バルク・デバイスや完全空乏化ＳＯＩデバイスのような他の例示的な実施形態でも、ヘテロ接合ソース／ドレインに特有の諸ステップは同一である。
【００２８】
図６に絶縁材料５５上に配設され、ＳｉＧｅエピ層２０およびＳｉエピ層３０を既に堆積させたＳｉ本体４０中にシャロー・トレンチ５４分離を実施した後の製作を示す。分離およびエピ成長の順序は具体的な所望の処理シーケンスに適合するように選択することができる。シャロー・トレンチ５４分離の製作の前または後にエピ層２０およびＳ３０を成長させることができる。
【００２９】
図７に、当技術分野で周知のいくつかの処理ステップの実施後のプロセスを示す。ＣＭＯＳウェル注入および閾値調整注入がなされており、したがってＳｉ本体は、２種の導電型、ｎ型およびｐ型の４０、４０’になる。ゲート誘電体５３、一般に酸化物を成長させてある。ゲート５２を堆積させパターン形成し、ゲート・カバー／スペーサ５１を形成する。図８に、続いてＳｉＧｅ材料を堆積させるための空間を形成するように陥凹させたソース／ドレイン領域を示す。このような陥凹化／エッチングは、反応性イオン・エッチングまたは様々なウェット・エッチングあるいはその両方など、当技術分野で周知の技法を用いて実施することができる。
【００３０】
図９に、その場でｐドープされたＳｉＧｅ合金の陥凹ソース／ドレイン領域内への選択的エピタキシを示す。このｐドープ・エピはＰＭＯＳおよびＮＭＯＳのどちらにも浸入し、それによって両デバイス内に理想的なソース／ドレイン１０をもたらす。ＳｉＧｅのこのドープ堆積は、ドープ・プロファイルの十分な制御を可能にし、その結果ヘテロ接合と金属学的接合がほぼ重なるようになる。例示的な実施形態では、ソース／ドレインのこの選択的エピタキシは、約４００〜６５０℃、通常は約５５０℃の温度範囲内でＳｉＨ４、Ｓｉ２Ｈ４、またはＧｅＨ４の前駆体を用いた超高真空化学気相成長（ＵＨＶ−ＣＶＤ）によって実施される。金属学的接合の位置を制御するために、この皮膜に、エピタキシ中に追加されるＢ２Ｈ５を用いてその場でホウ素ドープを行うこともできる。
【００３１】
この図は、ＳｉＧｅソース／ドレイン１０の最上部にエピタキシャルＳｉキャップ層１５をもたらす代表的なキャッピング・ステップも示す。Ｓｉキャップ層１５のエピタキシは、ソース／ドレインのＳｉＧｅエピタキシの後に行う。このようなＳｉキャップ層はデバイスとの接触を良くすることができる。Ｓｉキャップ層の厚さは、比較的幅広くとることができ、通常、約２ｎｍ以上、約３０ｎｍ以下である。Ｓｉキャップ層１５は、図９にだけ示すが、これが他の同様な代表的な実施形態の製作シーケンスの一部であり得ることが当業者には理解されよう。
【００３２】
図１０にこのような好ましい実施形態の最終ステップを示す。ＰＭＯＳをマスクして（５７）、たとえばリンやヒ素などのｎ型種をＮＭＯＳソース／ドレイン領域に注入する（５８）。この注入量は、ｐドーパントを打ち消し、ＮＭＯＳのＳｉＧｅソース／ドレインをｎ型ＳｉＧｅ１０’材料に変換し、Ｓｉキャップ層を高濃度にｎドープされたＳｉキャップ層１５’に変換できるほど高い。この注入５８の活性化は、通常、金属学的接合の位置を比較的正確に制御可能な急速熱アニールで行う。例示的な実施形態では、急速熱アニールの条件は約１０５０〜１１００℃、１０秒間未満であり得る。あるいは、さらに短いアニール時間を実現するためにレーザ・アニールまたはフラッシュ・アニールを使用することもできる。
【００３３】
エピ堆積およびソース／ドレイン・ドープ・ステップに様々な変更を加えることもできる。その必要が生じた場合、ｐドープＳｉＧｅエピタキシの代わりにＰＭＯＳおよびＮＭＯＳデバイスのどちらにも、未ドープＳｉＧｅエピタキシ、ならびにソース／ドレインの注入および活性化を行うこともできる。状況によっては、ｎ型エピ堆積を使用することさえもできる。当業者には、このような諸ステップにさらに変更を加え得ることは明らかであろう。
【００３４】
図１１、図１２にヘテロ接合ソース／ドレイン電界デバイスの例示的な代替実施形態の製作における処理ステップを示す。先に述べたように、ＳｉＧｅヘテロ接合ソース／ドレインで主に利益を受けるのはＰＦＥＴデバイスであるので、図５を参照して論じたようにＳｉＧｅソース／ドレインから生じる歪みを避けるためにＮＦＥＴからヘテロ接合を完全になくすことができる。図１１に、図７〜１０に示すようにすべてのステップがソース／ドレイン陥凹化前に実施されており、ＮＭＯＳ中にＳｉＧｅエピ層２０およびＳｉエピ層３０があるという、処理の中間段階のデバイスを示す。しかし、ソース／ドレイン陥凹化およびＳｉＧｅソース／ドレイン・エピ・ステップはＰＭＯＳのみに実施される。これは、図１１の状況、すなわちＰＭＯＳがＳｉＧｅエピ・ソース／ドレイン１０を所定の位置に備え、ＮＭＯＳはソース／ドレインを備えていない状況をもたらす。図１２に示す次のステップは、図１０のものに類似している。ＰＭＯＳをマスクし（５７）、ＮＦＥＴのソース／ドレインを注入する（５８）。この実施形態と図１０の実施形態の違いは、この場合は、注入５８が単にＳｉ本体４０’に浸入し、それによって、Ｓｉ本体４０’とヘテロ接合構造が形成されていない通常のソース／ドレイン７０をもたらすことである。
【００３５】
図１３にヘテロ接合ソース／ドレイン・デバイスを有するチップを備えるプロセッサの象徴図を示す。このようなプロセッサ９００は、ヘテロ接合と金属学的接合が約１０ｎｍ未満、好ましくは約５ｎｍ未満の許容誤差で重なったＳｉＧｅヘテロ接合ソース／ドレインを備えた少なくとも１つの電界効果デバイスを有する、少なくとも１つのチップ９０１を備える。このプロセッサ９００は、ＳｉＧｅヘテロ接合ソース／ドレイン・デバイス１００から利益を受けることができるどんなプロセッサとすることもできる。これらのデバイスは、多数で、１つあるいは複数のチップ９０１上のプロセッサの一部を成す。代表的な実施形態では、これらのＳｉＧｅヘテロ接合ソース／ドレイン電界効果デバイス１００はＳＯＩ技術で製作される。ＳｉＧｅヘテロ接合ソース／ドレイン電界効果デバイスで製作された代表的な実施形態は、通常、コンピュータの中央演算コンプレクスに見られるディジタル・プロセッサ、ｐ型ＳｉＧｅヘテロ接合ソース／ドレイン電界効果デバイスの高キャリア移動度から大きな利益を受ける混成ディジタル／アナログ・プロセッサ、および一般に、メモリとプロセッサを接続しているモジュール、ルータ、レーダ・システム、高性能ビデオ・テレフォニ、ゲーム・モジュール他などの任意の通信プロセッサである。
【００３６】
上記の教示に照らして、本発明に多くの修正および変更を加えることは可能であり、当業者には明らかなはずである。本発明の範囲は、添付の特許請求の範囲によって規定される。
【図面の簡単な説明】
【００３７】
【図１】Ｓｉ系ヘテロ接合ソース／ドレイン電界デバイスの例示的な実施形態を示す図である。
【図２】Ｓｉ系ヘテロ接合ソース／ドレイン電界デバイスの例示的な実施形態を示す図である。
【図３】Ｓｉ系ヘテロ接合ソース／ドレイン電界デバイスの例示的な実施形態を示す図である。
【図４】相補型構造のＳｉ系ヘテロ接合ソース／ドレイン電界デバイスの例示的な実施形態を示す概略図である。
【図５】相補型構造のＳｉ系ヘテロ接合ソース／ドレイン電界デバイスの例示的な実施形態を示す概略図である。
【図６】ヘテロ接合ソース／ドレイン電界デバイスの例示的な実施形態の製作における諸処理ステップを示す図である。
【図７】ヘテロ接合ソース／ドレイン電界デバイスの例示的な実施形態の製作における諸処理ステップを示す図である。
【図８】ヘテロ接合ソース／ドレイン電界デバイスの例示的な実施形態の製作における諸処理ステップを示す図である。
【図９】ヘテロ接合ソース／ドレイン電界デバイスの例示的な実施形態の製作における諸処理ステップを示す図である。
【図１０】ヘテロ接合ソース／ドレイン電界デバイスの例示的な実施形態の製作における諸処理ステップを示す図である。
【図１１】ヘテロ接合ソース／ドレイン電界デバイスの代替の例示的実施形態の製作における諸処理ステップを示す図である。
【図１２】ヘテロ接合ソース／ドレイン電界デバイスの代替の例示的実施形態の製作における諸処理ステップを示す図である。
【図１３】ヘテロ接合ソース／ドレイン電界デバイスを含むチップを備えるプロセッサの象徴図である。
【符号の説明】
【００３８】
１０  ソース／ドレイン
１１  ヘテロ接合界面
１５  Ｓｉキャップ層
２０  ＳｉＧｅ層
３０  Ｓｉ層
４０  Ｓｉ結晶本体（ｐ導電型Ｓｉ本体）
４０’  ｐ導電型Ｓｉ本体
５１  被覆層
５２  ゲート
５３  ゲート誘電体
５４  絶縁体領域
５５  絶縁層
５７  マスキング・ステップ
５８  ｎ型種の注入ステップ
６０  ＦＥＴデバイスの表面
６５  金属学的接合
７０  ソース／ドレイン
１００  ＳｉＧｅヘテロ接合ソース／ドレイン・デバイス。
９００  プロセッサ
９０１  チップ
【図１】
0004812281.tif 000002
【図２】
0004812281.tif 000003
【図３】
0004812281.tif 000004
【図４】
0004812281.tif 000005
【図５】
0004812281.tif 000006
【図６】
0004812281.tif 000007
【図７】
0004812281.tif 000008
【図８】
0004812281.tif 000009
【図９】
0004812281.tif 000010
【図１０】
0004812281.tif 000011
【図１１】
0004812281.tif 000012
【図１２】
0004812281.tif 000013
【図１３】
0004812281.tif 000014