(57)【特許請求の範囲】
【請求項１】
電源安定化装置の出力端子に接続するディスチャージ装置であって、
前記電源安定化装置の入力電源電圧と前記出力端子から出力される出力電源電圧とを比較する比較手段と、
前記電源安定化装置の入力電源電圧と基準電圧との比較信号の取得手段と、
第１端子が前記電源安定化装置の出力端子に接続され、第２端子が接地され、その制御端子が前記比較手段及び前記取得手段に接続された制御素子と
を備え、
前記入力電源電圧が前記基準電圧よりも高く、かつ前記出力電源電圧以下になった場合には、前記比較手段が前記制御素子を制御して、前記出力電源電圧が前記入力電源電圧に一致するまで前記出力端子を接地させ、
前記入力電源電圧が前記基準電圧以下となった場合には、前記取得手段が前記制御素子を制御して、前記出力端子の電位が接地電位まで降下するように前記出力端子を接地させることを特徴とするディスチャージ装置。
【請求項２】
前記基準電圧は起動開始電圧であることを特徴とする請求項１に記載のディスチャージ装置。
【請求項３】
前記比較手段は、前記入力電源電圧を入力する第１のトランジスタと、前記出力電源電圧を入力する第２のトランジスタと、第３のトランジスタとを含み、
前記第１のトランジスタの素子出力端子は、前記第１のトランジスタの制御端子と第３のトランジスタの素子入力端子に接続され、前記第３のトランジスタの素子出力端子は第１定電流源を介して接地され、
前記第２のトランジスタの制御端子は前記第１のトランジスタの制御端子に接続され、
前記第２のトランジスタの素子出力端子は第２定電流源を介して接地され、
前記第３のトランジスタの制御端子には前記比較信号を入力させることを特徴とする請求項１又は２に記載のディスチャージ装置。
【請求項４】
請求項１〜３のいずれか１つに記載のディスチャージ装置を備え、前記電源安定化装置に入力電源電圧を供給する電圧源を更に備えたことを特徴とする直流電源システム。
【請求項５】
前記直流電源システムは、複数の電源安定化装置を備え、
前記比較手段は、前記複数の電源安定化装置の中で、出力電源電圧の最も高い電圧と入力電源電圧とを比較することを特徴とする請求項４に記載の直流電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源安定化装置の誤動作を防止するためのディスチャージ装置及び直流電源システムに関する。
【背景技術】
【０００２】
今日、電圧の安定化のためにシリーズレギュレータ（電源安定化装置）を利用することが多い。このようなシリーズレギュレータにおいては、入力電源電圧が起動開始電圧を超えた場合、出力端子から所定の電圧を出力する。この出力端子には、通常、安定化容量を設ける（例えば、特許文献１参照。）。そして、シリーズレギュレータの入力電源電圧が起動開始電圧より低下すると、シリーズレギュレータを停止状態にする。
【０００３】
また、シリーズレギュレータの入力電源電圧が出力電源電圧より低い場合であっても、シリーズレギュレータ起動開始電圧より高い場合には、シリーズレギュレータは動作状態である。出力側電源端子につながっている安定化容量に蓄積されている電荷をレギュレータの出力として、出力端子に接続されている各ブロックに供給する。
【特許文献１】特開２００４−１２９４８９号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上述したように、シリーズレギュレータの出力端子につながっている安定化容量のために、入力電源電圧が起動開始電圧より低下した場合にも、安定化容量にはまだ電圧が残留しているためレギュレータから出力電圧が供給される。このため、出力端子に接続されているブロックの停止状態を期待している時に動作状態となる可能性がある。
【０００５】
また、シリーズレギュレータの入力電源電圧が出力電源電圧より低く、かつシリーズレギュレータ起動開始電圧より高い状態では、シリーズレギュレータは動作状態であるので、出力側電源端子につながっている安定化容量には残留電荷が蓄積される。この残留電荷による負荷電流によって誤動作が起こす可能性がある。
【０００６】
本発明は、上記課題を解決するためになされたものであり、その目的は、電源安定化装置の誤動作を防止するためのディスチャージ装置及び直流電源システムを提供することにある。
【課題を解決するための手段】
【０００７】
本発明によれば、電源安定化装置の出力端子に接続するディスチャージ装置であって、前記電源安定化装置の入力電源電圧と出力電源電圧とを比較する比較手段と、前記電源安定化装置の入力電源電圧と基準電圧との比較信号の取得手段と、第１端子が前記電源安定化装置の出力端子に接続され、第２端子が接地され、その制御端子が前記比較手段及び前記取得手段に接続された制御素子とを備え、前記入力電源電圧が前記出力電源電圧以下になった場合には、前記比較手段が前記制御素子を制御して前記出力電源電圧を前記入力電源電圧に追従させ、前記入力電源電圧が前記基準電圧以下のなった場合には、前記取得手段が前記制御素子を制御して前記出力端子を接地させることを要旨とする。これにより、入力電源電圧が出力電源電圧より低くなり、かつ基準電圧より高い場合、出力電源電圧を入力電源電圧まで速やかに放電し、出力電源電圧が入力電源電圧を追随するように制御する。更に、入力電源電圧が基準電圧より低くなった場合、出力電源電圧を強制的に接地させることにより、誤動作を防止することができる。
【０００８】
本発明によれば、基準電圧は起動開始電圧であることを要旨とする。これにより、起動開始電圧以下の過渡期には、強制的に出力電源電圧を接地させ、誤動作を防止することができる。
【０００９】
本発明によれば、前記比較手段は、前記入力電源電圧を入力する第１のトランジスタと、前記出力電源電圧を入力する第２のトランジスタとを含み、前記第１のトランジスタの素子出力端子は、前記第１のトランジスタの制御端子と第３のトランジスタの素子入力端子に接続され、前記第３のトランジスタの素子出力端子は定電流源を介して接地され、前記第２のトランジスタの制御端子は前記第１のトランジスタの制御端子に接続され、前記第２のトランジスタの素子出力端子は定電流源を介して接地され、前記第３のトランジスタの制御端子には前記比較信号を入力させることを要旨とする。これにより、安定な制御を行なうことができる。
【００１０】
請求項４に記載の発明によれば、請求項１〜３のいずれか１つに記載のディスチャージ装置を備え、前記電源安定化装置に入力電源電圧を供給する電圧源を更に備えたことを要旨とする。これにより、誤動作を防止し、安定した直流電源システムを実現することができる。
【００１１】
請求項５に記載の発明によれば、前記直流電源システムは、複数の電源安定化装置を備え、前記比較手段は、前記複数の電源安定化装置の中で、出力電源電圧の最も高い電圧と入力電源電圧とを比較することを要旨とする。これにより、複数の電源安定化装置を用いる場合においても、一つのディスチャージ装置により安定した直流電源システムを実現することができる。
【発明の効果】
【００１２】
本発明によれば、電源安定化装置の入力電源電圧が低下した場合にも、蓄積電荷を積極的に放電し、電源安定化装置の誤動作を防止することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を具体化した一実施形態のディスチャージ回路ＤＣを、図１に従って説明する。このディスチャージ回路ＤＣは、電圧源に接続された電源安定化装置としてのシリーズレギュレータＳＲに適用される。
【００１４】
シリーズレギュレータＳＲの入力端子ＲＩＮには、電源から入力電源電圧Ｖ１が供給される。この場合、入力電圧の安定化のために、この入力端子にはキャパシタＣ１が接続され、このキャパシタＣ１にも入力電源電圧Ｖ１が供給される。
【００１５】
そして、シリーズレギュレータＳＲにおいて、入力電源電圧Ｖ１は出力電源電圧Ｖ２に変換され、出力端子ＲＯＵＴから出力される。この出力電源電圧Ｖ２は、安定化のためのキャパシタＣ２にも供給される。そして、出力電源電圧Ｖ２は各ブロック（Ａ、Ｂ）に供給される。ブロック（Ａ、Ｂ）は、出力電源電圧Ｖ２を電源として動作している機能回路ブロックである。
【００１６】
このシリーズレギュレータＳＲは、基準電圧としての所定の起動開始電圧以上の場合のみに動作する。このため、入力電圧を検知する入力電圧検出回路ＤＶを設け、この出力をシリーズレギュレータＳＲに供給する。この入力電圧検出回路の出力である信号Ａは、入力電源電圧Ｖ１がシリーズレギュレータＳＲの起動開始電圧以上の場合には「Ｈｉｇｈ」を出力し、起動開始電圧以下の場合には「Ｌｏｗ」を出力する。そして、シリーズレギュレータＳＲは、信号Ａが「Ｈｉｇｈ」の場合のみに動作する。なお、入力電圧検出回路は、信号Ｂが「Ｈｉｇｈ」の場合のみ、信号Ａは「Ｈｉｇｈ」を出力することができる。
【００１７】
更に、入力電圧検出回路ＤＶは信号Ｂを出力する。この信号Ｂは、入力電源電圧Ｖ１がこのシステムの最低動作電圧以上の場合には「Ｈｉｇｈ」を出力し、最低動作電圧以下の場合には「Ｌｏｗ」を出力する。
【００１８】
ディスチャージ回路ＤＣには、入力電圧検出回路ＤＶの信号（Ａ、Ｂ）が供給される。更に、シリーズレギュレータＳＲの出力端子ＲＯＵＴは、このディスチャージ回路ＤＣを介して接地される。
【００１９】
次に、図２を用いて、このディスチャージ回路ＤＣの回路構成を説明する。
ディスチャージ回路ＤＣは、入力電源電圧Ｖ１と出力電源電圧Ｖ２の比較手段としての電圧比較回路を備える。この電圧比較回路は、トランジスタＴｒ１とトランジスタＴｒ２とを含んで構成される。トランジスタ（Ｔｒ１、Ｔｒ２）にはｐｎｐ型バイポーラトランジスタを用いる。トランジスタＴｒ１の素子入力端子（エミッタ端子）には、抵抗Ｒ１を介して入力電源電圧Ｖ１が供給される。このトランジスタＴｒ１の素子出力端子（コレクタ端子）には、ｎ型ＭＯＳのトランジスタＴｒ３のドレイン端子が接続される。このトランジスタＴｒ３のゲート端子には信号Ａが入力される。トランジスタＴｒ３のソース端子は、定電流源ＣＳ１を介して接地される。
【００２０】
トランジスタＴｒ１のベース端子（制御端子）には、トランジスタＴｒ１のコレクタ端子を接続するとともに、トランジスタＴｒ２のベース端子に接続する。このトランジスタＴｒ２のエミッタ端子には、抵抗Ｒ２を介して出力電源電圧Ｖ２が供給される。更に、トランジスタＴｒ２のコレクタ端子は抵抗Ｒ３が接続され、更に定電流源ＣＳ２を介して接地される。
【００２１】
一方、ディスチャージ回路ＤＣに供給された信号Ａは、インバータＩＮＶを介してＮＡＮＤ素子Ｎ１に入力される。このＮＡＮＤ素子Ｎ１には、信号Ｂも入力される。従って、信号Ａが「Ｌｏｗ」かつ信号Ｂが「Ｈｉｇｈ」の場合のみ、このＮＡＮＤ素子Ｎ１の出力は「Ｌｏｗ」になる。
【００２２】
このＮＡＮＤ素子Ｎ１の出力はトランジスタＴｒ４に供給される。このトランジスタＴｒ４にはｐ型ＭＯＳトランジスタを用い、このソース端子には入力電源電圧Ｖ１が供給される。一方、トランジスタＴｒ４のドレイン端子は、抵抗Ｒ４を介して接地される。
【００２３】
そして、このトランジスタＴｒ２のコレクタ端子電圧は、トランジスタＴｒ４のドレイン端子に接続される。さらに、このドレイン端子は、トランジスタＴｒ１０のゲート端子（制御端子）に接続される。このトランジスタＴｒ１０にはｎ型ＭＯＳトランジスタを用いる。この場合、トランジスタＴｒ１０のドレイン端子（第１端子）は、シリーズレギュレータＳＲの出力端子に接続され、ソース端子（第２端子）は接地される。
【００２４】
次に、このディスチャージ回路ＤＣの動作を説明する。
シリーズレギュレータＳＲの入力電源電圧Ｖ１が起動開始電圧より高い場合、かつ入力電源電圧Ｖ１がこのシステムの最低動作電圧以上の場合、信号（Ａ，Ｂ）はいずれも「Ｈｉｇｈ」になる。そして、入力電源電圧Ｖ１が出力電源電圧Ｖ２より高い場合には、通常の動作モードとなる。この場合、トランジスタＴｒ３はオン状態になり、トランジスタＴｒ４はオフ状態になる。更に、入力電源電圧Ｖ１が出力電源電圧Ｖ２より高い場合には、トランジスタＴｒ２にはバイアス電流が流れないため、オフ状態となる。このため、トランジスタＴｒ１０はオフ状態になる。
【００２５】
一方、入力電源電圧Ｖ１が出力電源電圧Ｖ２より低くなった場合には、トランジスタＴ
ｒ２にバイアス電流が流れ、トランジスタＴｒ２はオン状態となり、定電流源ＣＳ２により抵抗Ｒ３に電圧が生じる。この抵抗Ｒ３の電圧はトランジスタＴｒ１０のゲート端子に供給され、トランジスタＴｒ１０をオン状態にする。これにより、トランジスタＴｒ１０は、強制的にキャパシタＣ２に蓄積された電荷を放電する。このトランジスタＴｒ１０のオン状態は、出力電源電圧Ｖ２が入力電源電圧Ｖ１に一致するまで継続される。そして、出力電源電圧Ｖ２と入力電源電圧Ｖ１とが一致した場合には、通常の動作モードになる。すなわち、トランジスタＴｒ２のバイアス電流が無くなりトランジスタＴｒ２はオフ状態となり、トランジスタＴｒ１０のゲート端子は、抵抗Ｒ４を介して接地される。この結果、トランジスタＴｒ１０はオフ状態になり、キャパシタＣ２に蓄積された電荷の放電を止める。このように、ディスチャージ回路ＤＣにより出力電源電圧Ｖ２が入力電源電圧Ｖ１になるまで速やかに放電し、出力電源電圧Ｖ２が入力電源電圧Ｖ１を追随するように制御する。これにより出力側電源端子につながっている安定化容量（キャパシタＣ２）の残留電圧を負荷電流に依らず、短時間で放電することができる。
【００２６】
また、シリーズレギュレータＳＲの入力電源電圧Ｖ１が起動開始電圧より低い場合、かつ入力電源電圧Ｖ１がこのシステムの最低動作電圧より高い場合、信号Ａは「Ｌｏｗ」、信号Ｂは「Ｈｉｇｈ」になる。この場合、トランジスタＴｒ４はオン状態になる。この場合、入力電源電圧Ｖ１がトランジスタＴｒ１０のゲート端子に供給され、トランジスタＴｒ１０がオン状態になる。そして、強制的に、トランジスタＴｒ１０は、キャパシタＣ２に蓄積された電荷をＧＮＤレベルになるまで放電する。
【００２７】
シリーズレギュレータＳＲの入力電源電圧Ｖ１が起動開始電圧より低い場合、かつ入力電源電圧Ｖ１がこのシステムの最低動作電圧より低い場合、信号（Ａ、Ｂ）はいずれも「Ｌｏｗ」になる。この場合には、ディスチャージ回路ＤＣは特に動作しない。
【００２８】
この結果、図３に示すように、入力電源電圧Ｖ１が降下し、出力電源電圧Ｖ２以下になった場合には、出力電源電圧Ｖ２は入力電源電圧Ｖ１に追従して降下する。更に、起動開始電圧より下がった場合には、出力電源電圧Ｖ２はＧＮＤレベルに降下することになる。
【００２９】
本実施形態によれば、以下のような効果を得ることができる。
○  上記実施形態によれば、シリーズレギュレータＳＲの入力電源電圧Ｖ１が出力電源電圧Ｖ２より低くなり、かつ起動開始電圧より高い場合、ディスチャージ回路ＤＣにより出力電源電圧Ｖ２を入力電源電圧Ｖ１まで速やかに放電し、出力電源電圧Ｖ２が入力電源電圧Ｖ１を追随するように、出力電源電圧Ｖ２を制御する。これにより出力側電源端子につながっているキャパシタＣ２の残留電圧を負荷電流に依らず、短時間で放電することができる。すなわち、出力側につながっている負荷容量の残留電圧を負荷電流に依って放電するのではなく、積極的にディスチャージ回路ＤＣで引き抜くことができるため、出力側の不安定期間を短縮することができる。更に、段階的に電荷を引き抜くため、大電流を生じるショートモードの発生を抑制することができる。
【００３０】
○  上記実施形態によれば、入力電源電圧Ｖ１が起動開始電圧より低下した場合、ディスチャージ回路ＤＣにより出力側電源をＧＮＤレベルまで速やかに放電する。これらの放電シーケンスによりシリーズレギュレータＳＲの出力を電源として動作しているブロックの誤動作を防止することができる。
【００３１】
なお、上記各実施形態は以下のように変更してもよい。
・  上記実施形態では、各トランジスタ（Ｔｒ１〜Ｔｒ１０）をバイポーラトランジスタやＭＯＳ型トランジスタを用いて構成したが、これに限定されるものではない。
【００３２】
・  上記実施形態では、一つのシリーズレギュレータＳＲに対して一つのディスチャー
ジ回路ＤＣを設けた。これに加えて、さらに複数のシリーズレギュレータ（ＳＲ１、ＳＲ２）を、ディスチャージ回路ＤＣに接続することも可能である。この場合、図４に示すように、このディスチャージ回路ＤＣを一番高い出力電圧のシリーズレギュレータＳＲ１に設ける。更に、具体的には、シリーズレギュレータＳＲ２に対して、制御素子としてのトランジスタＴｒ１１を設ける。ここで、レギュレータの起動開始電圧を入力電源電圧が下回った場合、トランジスタＴｒ１１はトランジスタＴｒ１０に連動して動作し、シリーズレギュレータＳＲ２の出力電源端子を同時に放電する。従って、シリーズレギュレータＳＲ２の出力電源電圧Ｖ３においても起動開始電圧より下がった場合には、図５に示すように、一つのディスチャージ回路ＤＣで、出力電源電圧Ｖ３を強制的にＧＮＤレベルに降下させることができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態の回路構成図。
【図２】本発明の実施形態の回路構成図。
【図３】本発明の実施形態の電圧・時間特性。
【図４】本発明の他の実施形態の回路構成図。
【図５】本発明の他の実施形態の電圧・時間特性
【符号の説明】
【００３４】
ＣＳ１，ＣＳ２…定電流源、ＤＣ…ディスチャージ装置としてのディスチャージ回路、ＳＲ…電源安定化装置としてのシリーズレギュレータ、Ｔｒ１…第１のトランジスタ、Ｔｒ２…第２のトランジスタ、Ｔｒ３…第３のトランジスタ、Ｔｒ４…取得手段としての第４のトランジスタ、Ｔｒ１０…制御素子としてのトランジスタ、Ｔｒ１１…制御素子としてのトランジスタ、Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗、Ｖ１…入力電源電圧、Ｖ２，Ｖ３…出力電源電圧。
【図１】
0004728741.tif 000002
【図２】
0004728741.tif 000003
【図３】
0004728741.tif 000004
【図４】
0004728741.tif 000005
【図５】
0004728741.tif 000006