(57)【特許請求の範囲】
【請求項１】
アンテナで受信した受信信号を増幅する増幅手段と、
予め定められた周波数の基準周波数信号を出力する基準周波数出力手段と、
この基準周波数出力手段により出力された基準周波数信号又はこの基準周波数信号の周波数を逓倍した信号を複数の分周比に分周し、この分周された複数の分周信号を出力する分周手段と、
入力信号を前記分周手段から出力された前記複数の分周信号の夫々に基づいた周波数に変換した信号を変換信号として出力する変換回路が複数個直列に接続され、初段の前記変換回路には前記増幅手段により増幅された受信信号が入力信号として供給される多段周波数変換手段と、
前記分周手段により分周された複数の分周信号のうち何れかの分周信号を基準信号として、前記多段周波数変換手段の最終段の変換回路から出力される変換信号を基に検波する検波手段と、を備え、
前記多段周波数変換手段の各変換回路は、受信する標準電波の周波数による切替設定に応じて、周波数を変換せずに入力信号を変換信号として出力する切替出力手段を有することを特徴とする電波受信装置。
【請求項２】
前記多段周波数変換手段の最終段は、前記分周手段から出力された分周信号と該最終段の前段から出力される変換信号とが同一周波数である場合、検波する検波手段を兼ね備えることを特徴とする請求項１に記載の電波受信装置。
【請求項３】
アンテナで受信した受信信号を増幅する増幅回路と、
予め定められた周波数の基準周波数信号を出力する基準周波数出力回路と、
この基準周波数出力回路により出力された基準周波数信号又はこの基準周波数信号の周波数を逓倍した信号を複数の分周比に分周し、この分周された複数の分周信号を出力する分周回路と、
入力信号を前記分周回路から出力された前記複数の分周信号の夫々に基づいた周波数に変換した信号を変換信号として出力する変換回路が複数個直列に接続され、初段の前記変換回路には前記増幅回路により増幅された受信信号が入力信号として供給される多段周波数変換回路と、
前記分周回路により分周された複数の分周信号のうち何れかの分周信号を基準信号として、前記多段周波数変換回路の最終段の変換回路から出力される変換信号を基に検波する検波回路と、を備え、
前記多段周波数変換回路の各変換回路は、受信する標準電波の周波数による切替設定に応じて、周波数を変換せずに入力信号を変換信号として出力する切替出力回路を有することを特徴とする電波受信回路。
【請求項４】
前記多段周波数変換回路の最終段は、前記分周回路から出力された分周信号と該最終段の前段から出力される変換信号とが同一周波数である場合、検波する検波回路を兼ね備えることを特徴とする請求項３に記載の電波受信回路。
【請求項５】
時刻情報を含む標準電波をアンテナで受信した受信信号を増幅する増幅手段と、
予め定められた周波数の基準周波数信号を出力する基準周波数出力手段と、
この基準周波数出力手段から出力される基準周波数信号又はこの基準周波数信号の周波数を逓倍した信号を複数の分周比に分周し、この分周された複数の分周信号を出力する分周手段と、
入力信号を前記分周手段から出力された前記複数の分周信号の夫々に基づいた周波数に変換した信号を変換信号として出力する変換回路が複数個直列に接続され、初段の前記変換回路には前記増幅手段により増幅された受信信号が入力信号として供給される多段周波数変換手段と、
前記分周手段により分周された複数の分周信号のうち何れかの分周信号を基準信号として、前記多段周波数変換手段の最終段の変換回路から出力される信号を基に検波し、検波信号として出力する検波手段と、
この検波手段から出力される検波信号に基づいて時刻情報を生成するタイムコード生成手段と、
前記基準周波数出力手段から出力される基準周波数信号を基に現在時刻を計時する計時手段と、
前記タイムコード生成手段により生成された時刻情報に基づいて前記計時手段により計時されている現在時刻を修正する時刻修正手段と、を備え、
前記多段周波数変換手段の各変換回路は、受信する標準電波の周波数による切替設定に応じて、周波数を変換せずに入力信号を変換信号として出力する切替出力手段を有することを特徴とする電波時計。
【請求項６】
前記多段周波数変換手段の最終段は、前記分周手段から出力された分周信号と該最終段の前段から出力される変換信号とが同一周波数である場合、検波する検波手段を兼ね備えることを特徴とする請求項５に記載の電波時計。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電波受信装置、電波受信回路及び電波時計に関する。
【背景技術】
【０００２】
現在、各国（例えば日本、ドイツ、イギリス、スイス等）において、時刻データ即ちタイムコード入りの長波標準電波が送出されている。日本では、２つの送信所（福島県及び佐賀県）より、長波標準電波のフォーマットを用いたタイムコードを振幅変調した４０ｋＨｚ及び６０ｋＨｚの長波標準電波が送出されている。このタイムコードは、正確な分の桁が更新される毎即ち１分毎に、１周期６０秒のフレームで送出されている。
【０００３】
近年では、このようなタイムコード入り標準電波を受信し、これにより現在時刻を修正する、いわゆる電波時計が実用化されている。電波時計は、内蔵しているアンテナを介して標準電波を受信し、受信信号の増幅・検波等を行うことでタイムコードを解読して現在時刻を修正する。また電波時計の中には、周波数が異なる複数の標準電波を受信可能な、いわゆるマルチバンド化された電波時計も知られている。
【０００４】
マルチバンド化された電波時計における電波受信装置は、受信信号を所定周波数の局部発振信号と合成して中間周波信号（ＩＦ信号）に変換し、この中間周波信号を基に検波するスーパーヘテロダイン方式が主流であるが、この場合、受信する標準電波の周波数に応じた周波数の局部発振信号が必要となる。
【０００５】
このための構成として、（１）受信する標準電波の周波数毎に、該周波数に応じた局部発振信号を出力する複数の局部発振回路を有する構成や、（２）局部発振回路を１つとし、この局部発振回路の発振周波数を受信周波数選択スイッチのＯＮ／ＯＦＦによって切り替える構成（例えば、特許文献１参照）、（３）局部発振回路を計時用の発振回路と兼用し、この計時用の発振回路から出力される３２．７６８ｋＨｚの基準周波数信号を受信する標準電波の周波数に応じた分周比で分周して局部発振信号とする構成（例えば、特許文献２参照）、等が知られている。
【特許文献１】特開２００２−８２１８７号公報
【特許文献２】特開平６−２１４０５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来のマルチバンド化された電波受信装置には次のような問題があった。即ち、（１）受信する標準電波の周波数に応じた複数の発振回路を設ける場合、電波受信装置の回路規模が大きくなり、コスト増大を招くとともに、受信可能な標準電波の周波数が制限されるという問題があった。また、（２）のように局部発振回路を有する場合、この局部発振回路は、例えばＶＣＯ（Voltage Controlled Oscillator）を有するＰＬＬ（Phase Locked Loop）回路によって構成されるが、ＰＬＬ回路には、電源投入から動作安定まで時間を要するとともに、基準周波数の設定によってはＶＣＯから出力される発振周波数が不安定になるという問題があった。
【０００７】
また、（３）計時用の基準周波数信号を分周して局部発振信号とする場合、分周信号が受信信号の周波数を中間周波数に変換するために必要な周波数と完全に一致せず、この周波数のずれにより正確な検波が行えなくなるという問題があった。
【０００８】
上記事情に鑑み、本発明は、周波数が異なる複数の電波の受信を、高安定且つ高精度に行えるようにすることを目的としている。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、請求項１に記載の発明は、
アンテナ（例えば、図２の受信アンテナ６２１）で受信した受信信号を増幅する増幅手段（例えば、図２のＲＦ増幅回路６２２）と、
予め定められた周波数の基準周波数信号を出力する基準周波数出力手段（例えば、図１の発振回路部９００）と、
この基準周波数出力手段により出力された基準周波数信号又はこの基準周波数信号の周波数を逓倍した信号を複数の分周比に分周し、この分周された複数の分周信号を出力する分周手段（例えば、図２の分周回路６２５）と、
入力信号を前記分周手段から出力された前記複数の分周信号の夫々に基づいた周波数に変換した信号を変換信号として出力する変換回路（例えば、図２の基本回路６２４）が複数個直列に接続され、初段の前記変換回路には前記増幅手段により増幅された受信信号が入力信号として供給される多段周波数変換手段（例えば、図２の多段周波数変換回路６２３）と、
前記分周手段により分周された複数の分周信号のうち何れかの分周信号を基準信号として、前記多段周波数変換手段の最終段の変換回路から出力される変換信号を基に検波する検波手段（例えば、図２の検波回路６２６）と、を備え、
前記多段周波数変換手段の各変換回路は、受信する標準電波の周波数による切替設定に応じて、周波数を変換せずに入力信号を変換信号として出力する切替出力手段（例えば、図１３（ａ）のスイッチＳＷ２，ＳＷ３、図１４（ａ）のスイッチＳＷ４，ＳＷ５）を有することを特徴とする電波受信装置（例えば、図２の電波受信装置６２０）である。
【００１１】
請求項２に記載の発明は、請求項１に記載の電波受信装置において、
前記多段周波数変換手段の最終段は、前記分周手段から出力された分周信号と該最終段の前段から出力される変換信号とが同一周波数である場合、検波する検波手段を兼ね備えることを特徴とする電波受信装置（例えば、図２の電波受信装置６２０）である。
【００１８】
請求項３に記載の発明は、
アンテナ（例えば、図２の受信アンテナ６２１）で受信した受信信号を増幅する増幅回路（例えば、図２のＲＦ増幅回路６２２）と、
予め定められた周波数の基準周波数信号を出力する基準周波数出力回路（例えば、図１の発振回路部９００）と、
この基準周波数出力回路により出力された基準周波数信号又はこの基準周波数信号の周波数を逓倍した信号を複数の分周比に分周し、この分周された複数の分周信号を出力する分周回路（例えば、図２の分周回路６２５）と、
入力信号を前記分周回路から出力された前記複数の分周信号の夫々に基づいた周波数に変換した信号を変換信号として出力する変換回路（例えば、図２の基本回路６２４）が複数個直列に接続され、初段の前記変換回路には前記増幅回路により増幅された受信信号が入力信号として供給される多段周波数変換回路（例えば、図２の多段周波数変換回路６２３）と、
前記分周回路により分周された複数の分周信号のうち何れかの分周信号を基準信号として、前記多段周波数変換回路の最終段の変換回路から出力される変換信号を基に検波する検波回路（例えば、図２の検波回路６２６）と、を備え、
前記多段周波数変換回路の各変換回路は、受信する標準電波の周波数による切替設定に応じて、周波数を変換せずに入力信号を変換信号として出力する切替出力回路（例えば、図１３（ａ）のスイッチＳＷ２，ＳＷ３、図１４（ａ）のスイッチＳＷ４，ＳＷ５）を有することを特徴とする電波受信回路（例えば、図２の電波受信装置６２０）である。
【００２０】
請求項４に記載の発明は、請求項３に記載の電波受信回路において、
前記多段周波数変換回路の最終段は、前記分周回路から出力された分周信号と該最終段の前段から出力される変換信号とが同一周波数である場合、検波する検波回路を兼ね備えることを特徴とする電波受信回路（例えば、図２の電波受信装置６２０）である。
【００２４】
請求項５に記載の発明は、
時刻情報を含む標準電波をアンテナで受信した受信信号を増幅する増幅手段（例えば、図２のＲＦ増幅回路６２２）と、
予め定められた周波数の基準周波数信号を出力する基準周波数出力手段（例えば、図１の発振回路部９００）と、
この基準周波数出力手段から出力される基準周波数信号又はこの基準周波数信号の周波数を逓倍した信号を複数の分周比に分周し、この分周された複数の分周信号を出力する分周手段（例えば、図２の分周回路６２５）と、
入力信号を前記分周手段から出力された前記複数の分周信号の夫々に基づいた周波数に変換した信号を変換信号として出力する変換回路（例えば、基本回路６２４）が複数個直列に接続され、初段の前記変換回路には前記増幅手段により増幅された受信信号が入力信号として供給される多段周波数変換手段（例えば、図２の多段周波数変換回路６２３）と、
前記分周手段により分周された複数の分周信号のうち何れかの分周信号を基準信号として、前記多段周波数変換手段の最終段の変換回路から出力される信号を基に検波し、検波信号として出力する検波手段（例えば、図２の検波回路６２６）と、
この検波手段から出力される検波信号に基づいて時刻情報を生成するタイムコード生成手段（例えば、図１のタイムコード生成部７００）と、
前記基準周波数出力手段から出力される基準周波数信号を基に現在時刻を計時する計時手段（例えば、図１の計時回路部８００）と、
前記タイムコード生成手段により生成された時刻情報に基づいて前記計時手段により計時されている現在時刻を修正する時刻修正手段（例えば、図１のＣＰＵ１００）と、を備え、
前記多段周波数変換手段の各変換回路は、受信する標準電波の周波数による切替設定に応じて、周波数を変換せずに入力信号を変換信号として出力する切替出力手段（例えば、図１３（ａ）のスイッチＳＷ２，ＳＷ３、図１４（ａ）のスイッチＳＷ４，ＳＷ５）を有することを特徴とする電波時計（例えば、図１の電波時計１）である。
【００２５】
請求項６に記載の発明は、請求項５に記載の電波時計において、
前記多段周波数変換手段の最終段は、前記分周手段から出力された分周信号と該最終段の前段から出力される変換信号とが同一周波数である場合、検波する検波手段を兼ね備えることを特徴とする電波時計（例えば、図１の電波時計１）である。
【発明の効果】
【００２８】
請求項１又は３に記載の発明によれば、アンテナで受信・増幅された受信信号が、変換回路により予め定められた周波数の基準周波数信号又はこの基準周波数信号の周波数を逓倍した信号を複数の分周比で分周された分周信号に基づいた周波数に変換され、この変換回路を複数個直列に接続した最終段の変換回路から出力された信号を基に検波が行われる。従って、従来のスーパーへテロダイン方式の電波受信装置で必要であった局部発振回路やＰＬＬ回路が不要となり、安定した受信が実現されるとともに、装置全体としての消費電力の低減が図れる。また、受信信号の周波数を分周信号に基づいた周波数に変換する処理を複数の変換回路で行うことにより、高精度な受信が実現される。更に、周波数を変換する各変換回路は簡単な回路素子で構成可能であるため、ＣＭＯＳを用いたＬＳＩ化によるチップサイズの縮小が図れる。
【００３０】
請求項２又は４に記載の発明によれば、アンテナで受信・増幅された受信信号が、変換回路により予め定められた周波数の基準周波数信号又はこの基準周波数信号の周波数を逓倍した信号を複数の分周比で分周された分周信号に基づいた周波数に変換され、この変換回路を複数個直列に接続した最終段の変換回路により検波が行われる。従って、従来のスーパーヘテロダイン方式の電波受信装置で必要であった局部発振回路やＰＬＬ回路が不要となり、安定した受信が実現されるとともに、装置全体としての消費電力の低減が図れる。また、受信信号の周波数を分周信号に基づいた周波数に変換する処理を複数の変換回路で行うことにより、高精度な受信が実現される。更に、周波数を変換する各変換回路は簡単な回路素子で構成可能であるため、ＣＭＯＳを用いたＬＳＩ化によるチップサイズの縮小が実現される。
【００３８】
請求項５に記載の発明によれば、電波時計において、アンテナで受信・増幅された受信信号が、予め定められた周波数の基準周波数信号又はこの基準周波数信号の周波数を逓倍した信号を複数の分周比で分周された分周信号に基づいた周波数に変換され、この変換回路を複数個直列に接続した最終段の変換回路から出力された信号を基に検波が行われる。ここで、基準周波数信号は現在時刻の計時に用いられる信号であり、従来のスーパーヘテロダイン方式の電波受信装置で必要であった局部発振回路やＰＬＬ回路は不要となる。このため、安定した受信が実現されるとともに、標準電波の受信にかかる消費電力の低減が図れる。また、受信信号の周波数を分周信号に基づいた周波数に変換する処理を複数の変換回路で行うことにより、高精度な受信が実現される。更に、周波数を変換する各変換回路は簡単な回路素子で構成可能であるため、ＣＭＯＳを用いたＬＳＩ化によるチップサイズの縮小が図れる。
【００３９】
請求項６に記載の発明によれば、電波時計において、アンテナで受信・増幅された受信信号が、変換回路により予め定められた周波数の基準周波数信号又はこの基準周波数信号の周波数を逓倍した信号を複数の分周比で分周された分周信号に基づいた周波数に変換され、この変換回路を複数個直列に接続した最終段の変換回路により検波が行われる。ここで、基準周波数信号は現在時刻の計時に用いられる信号であり、従来の電波受信装置で必要であった局部発振回路やＰＬＬ回路は不要となる。このため、安定した受信が実現されるとともに、装置全体としての消費電力の低減が図れる。また、受信信号の周波数を分周信号に基づいた周波数に変換する処理を複数の変換回路で行うことにより、高精度な受信が実現される。更に、周波数を変換する各変換回路は簡単な回路素子で構成可能であるため、ＣＭＯＳを用いたＬＳＩ化によるチップサイズの縮小が図れる。
【発明を実施するための最良の形態】
【００４２】
以下、図面を参照して、本発明に好適な実施形態を説明する。
【００４３】
［電波時計］
図１は、本実施形態における電波時計の構成を示すブロック図である。同図によれば、電波時計１は、ＣＰＵ（Central Processing Unit）１００と、入力部２００と、表示部
３００と、ＲＯＭ（Read Only Memory）４００と、ＲＡＭ（Random Access Memory）５００と、受信制御部６００と、タイムコード生成部７００と、計時回路部８００と、発振回路部９００とを備えている。発振回路部９００を除く各部はバスＢによって接続され、発振回路部９００は電波受信装置６２０及び計時回路部８００に接続されている。
【００４４】
ＣＰＵ１００は、所定のタイミング或いは入力部２００から入力された操作信号に応じてＲＯＭ４００に格納されているプログラムを読み出してＲＡＭ５００に展開し、該プログラムに基づいて電波時計１を構成する各部への指示やデータ転送等を行う。具体的には、例えば所定時間毎に受信制御部６００を制御して標準電波の受信処理を実行し、タイムコード生成部７００から入力された標準タイムコードに基づいて計時回路部８００で計時される現在時刻データを修正する。
【００４５】
入力部２００は、電波時計１の各種機能を実行させるためのスイッチ等で構成され、これらのスイッチが操作された場合には対応する操作信号をＣＰＵ１００に出力する。表示部３００は、小型液晶ディスプレイ等で構成され、ＣＰＵ１００から入力される表示信号に基づいて現在時刻等を表示する。
【００４６】
ＲＯＭ４００は、電波時計１にかかるシステムプログラムやアプリケーションプログラム、本実施形態を実現するためのプログラムやデータ等を記憶する。ＲＡＭ５００は、ＣＰＵ１００の作業領域として用いられ、ＲＯＭ４００から読み出されたプログラムやデータ等を一時的に格納する。
【００４７】
受信制御部６００は、電波受信装置６２０を備える。電波受信装置６２０は、受信アンテナで受信した長波標準電波の不要な周波数成分をカットして該当する周波数信号を取り出し、電気信号に変換してタイムコード生成部７００に出力する。
【００４８】
タイムコード生成部７００は、電波受信装置６２０から入力された電気信号をデジタル信号に変換し、標準時刻コードや積算コード、曜日コード等の時計機能に必要なデータを含む標準タイムコードを生成してＣＰＵ１００に出力する。
【００４９】
計時回路部８００は、発振回路部９００から入力される信号を計数して現在時刻を計時し、現在時刻データをＣＰＵ１００に出力する。発振回路部９００は水晶発振器等で構成され、３２．７６８ｋＨｚの基準周波数信号を出力する。
【００５０】
［電波受信装置］
図２は、本実施形態における電波受信装置６２０の概念構成を示すブロック図である。同図によれば、電波受信装置６２０は、受信アンテナ６２１と、ＲＦ増幅回路６２２と、多段周波数変換回路６２３と、分周回路６２５と、検波回路６２６と、ＡＧＣ回路６２７とを備えて構成される。
【００５１】
受信アンテナ６２１は、例えばバーアンテナによって構成され、時刻コードを含む所定周波数の標準電波を受信し、受信した標準電波を電気信号に変換して出力する。ＲＦ増幅回路６２２は、受信アンテナ６２１から入力された信号を、ＡＧＣ回路６２７から入力された制御信号ｈに応じて増幅或いは減衰して出力する。
【００５２】
多段周波数変換回路６２３は、直列接続されたｎ段から成る複数の基本回路６２４［１］，６２４［２］，・・，６２４［ｎ］（以下、包括的に「基本回路６２４」という）を有し、ＲＦ増幅回路６２２から入力される信号を、分周回路６２５から入力される信号ｇ１，ｇ２，・・，ｇｎ（以下、包括的に「信号ｇ」という）に基づいて、該信号ｇに基づいた周波数に順次変換することにより徐々に低い周波数に変換し、信号ａとして出力する。
【００５３】
図３に、基本回路６２４の回路構成を示す。基本回路６２４は、入力信号に分周回路６２５から入力された信号ｇ（分周信号）を乗算合成して周波数変換する回路（変換回路）であり、同図によれば、ミキサ６２４１と、フィルタ回路６２４２と、増幅器６２４３とを備えて構成される。
【００５４】
ミキサ６２４１は、基本回路６２４への入力信号と、分周回路６２５から入力される信号ｇとを乗算合成して出力する。
【００５５】
フィルタ回路６２４２は、ＬＰＦ（ローパスフィルタ）等で構成され、ミキサ６２４１から入力される信号に対して所定の低域範囲の周波数を通過させ、範囲外の周波数成分を遮断する。このフィルタ回路６２４２の通過帯域は、当該基本回路６２４における入力信号及び信号ｇの周波数に応じて決定される。具体的には、入力信号と信号ｇとの和周波数を遮断し、差周波数を通過させるよう、フィルタ回路６２４２が構成される。
【００５６】
増幅器６２４３は、フィルタ回路６２４２から入力される信号を、ＡＧＣ回路６２７から入力される制御信号ｉに応じて増幅或いは減衰して出力する。この増幅器６２４３の出力が、該基本回路６２４の出力信号となる。
【００５７】
多段周波数変換回路６２３は、このように構成される複数の基本回路６２４が多段に複数個直列接続されて成り、各基本回路６２４には前段の基本回路６２４の出力信号が入力信号として入力される。但し、初段の基本回路６２４［１］には、入力信号としてＲＦ増幅回路６２２からの出力信号が入力される。そして、最終段の基本回路６２４［ｎ］からの出力信号が、当該多段周波数変換回路６２３の出力信号ａとなる。
【００５８】
図２において、分周回路６２５は、発振回路部９００から入力される基準周波数信号を複数の比率で分周或いは逓倍し、それぞれを信号ｇ１，ｇ２，・・，ｇｎとして基本回路６２４［１］，６２４［２］，・・，６２４［ｎ］に出力するとともに、信号ｆとして検波回路６２６に出力する。
【００５９】
検波回路６２６は、分周回路６２５から入力される信号ｆを用いて多段周波数変換回路６２３から入力される信号ａを検波し、検波信号ｄとして出力する。この検波信号ｄはタイムコード生成部７００に入力され、現在時刻の修正等に利用される。
【００６０】
ＡＧＣ回路６２７は、多段周波数変換回路６２３から入力される信号ａの強弱に応じて、ＲＦ増幅回路６２２の増幅度を制御するための制御信号ｈ、及び、各基本回路６２４における増幅器６２４３の増幅度を制御するための制御信号ｉを生成して出力する。
［検波回路］
【００６１】
図４に、検波回路６２６の回路構成を示す。同図によれば、検波回路６２６は、多段周波数変換回路６２３から入力される信号ａを基に検波を行うものであり、１／２分周器６２６１と、論理ゲート６２６２と、ミキサ６２６３，６２６４と、ＬＰＦ６２６５，６２６６と、二乗回路６２６７，６２６８と、加算器６２６９とを備えて構成される。
【００６２】
１／２分周器６２６１は、分周回路６２５から入力される信号ｆを１／２分周し、信号ｅ１として出力する。ここで、１／２分周器６２６１に入力される信号ｆの周波数は信号ａの周波数の２倍に設定されており、従って、１／２分周器６２６１から出力される信号ｅ１は、信号ａの周波数と等しくなる。
【００６３】
論理ゲート６２６２は、信号ｆと１／２分周器６２６１から入力される信号ｅ１との排他的論理和（ＥＯＲ）を演算し、演算結果を信号ｅ２として出力する。従って、この信号ｅ２は、出力信号ｅ１の位相を９０度シフト（移相）させた信号となる。
【００６４】
ミキサ６２６３は、多段周波数変換回路６２３から入力される信号ａと、１／２分周器６２６１から入力される信号ｅ１とを乗算合成して出力する。ＬＰＦ６２６５は、ミキサ６２６３から入力される信号に対して所定の低域範囲の周波数を通過させ、範囲外の周波数成分を遮断し、信号ｂとして出力する。二乗回路６２６７は、ＬＰＦ６２６５から入力される信号ｂを二乗して出力する。
【００６５】
ミキサ６２６４は、多段周波数変換回路６２３から入力される信号ａと、論理ゲート６２６２から入力される信号ｅ２とを乗算合成して出力する。ＬＰＦ６２６６は、ミキサ６２６４から入力される信号に対して所定の低域範囲の周波数を通過させ、範囲外の周波数成分を遮断し、信号ｃとして出力する。二乗回路６２６８は、ＬＰＦ６２６６から入力される信号ｃを二乗して出力する。
【００６６】
加算器６２６９は、二乗回路６２６７から入力される信号と二乗回路６２６８から入力される信号を加算し、検波信号ｄとして出力する。
【００６７】
［受信動作］
次に、電波受信装置６２０における具体的な受信動作を説明する。
【００６８】
（Ａ）４０ｋＨｚの標準電波（日本）を受信する場合
４０ｋＨｚの標準電波を受信する場合、多段周波数変換回路６２３は、３段の基本回路６２４［１］，６２４［２］，６２４［３］から構成される。また、図５，６は、この場合の受信動作を説明するための周波数スペクトルの様子をイメージ的に示す図である。
【００６９】
先ず、多段周波数変換回路６２３における初段の基本回路６２４［１］には、ＲＦ増幅回路６２２から４０ｋＨｚの受信信号が、分周回路６２５から基準周波数信号である３２．７６８ｋＨｚの信号ｇ２が、それぞれ入力される。そして、図５（ａ）に示すように、ミキサ６２４１により、４０ｋＨｚの受信信号と３２．７６８ｋＨｚの信号ｇ２とが乗算合成され、双方の周波数の和である７２．７６８ｋＨｚの信号と、差である７．２３２ｋＨｚの信号とが生成される。
【００７０】
ここで、基本回路６２４［１］におけるフィルタ回路６２４２の遮断周波数を約８ｋＨｚ程度とすると、生成された信号のうち、７２．７６８ｋＨｚの信号はこのフィルタ回路６２４２により遮断され、７．２３２ｋＨｚの信号はフィルタ回路６２４２を通過し、増幅器６２４３を介して該基本回路６２４［１］の出力信号として出力される。
【００７１】
つまり、基本回路６２４［１］は、入力信号である４０ｋＨｚを通過帯域に含むＢＰＦ（バンドパスフィルタ）に等価であるといえる。またこの等価的なＢＰＦの帯域幅は、フィルタ回路６２４２の帯域幅に応じたものとなる。
【００７２】
次段の基本回路６２４［２］には、前段の基本回路６２４［１］から出力される７２３２Ｈｚの信号が、分周回路６２５から基準周波数信号である３２７６８Ｈｚを４分周した８１９２Ｈｚの信号ｇ４が、それぞれ入力される。そして、同図（ｂ）に示すように、７２３２Ｈｚの入力信号と８１９２Ｈｚの信号ｇ４とが乗算合成され、双方の周波数の和である１５４２４Ｈｚの信号と、差である９６０Ｈｚの信号とが生成される。
【００７３】
ここで、基本回路６２４［２］におけるフィルタ回路６２４２の遮断周波数を約１ｋＨｚ程度とすると、生成された信号のうち、１５４２４Ｈｚの信号はこのフィルタ回路６２４２により遮断され、９６０Ｈｚの信号はフィルタ回路６２４２を通過し、該基本回路６２４［２］の出力信号として出力される。
【００７４】
つまり、基本回路６２４［２］は、入力信号である７２３２Ｈｚを通過帯域に含むＢＰＦに等価であるといえる。またこの等価的なＢＰＦの通過帯域幅は、フィルタ回路６２４２の通過帯域幅に応じたものとなるが、基本回路６２４［２］におけるフィルタ回路６２４２の通過帯域幅は基本回路６２４［１］におけるフィルタ回路６２４２の通過帯域幅より狭いため、基本回路６２４［２］の等価的なＢＰＦの通過帯域幅は、基本回路６２４［１］の等価的なＢＰＦの通過帯域幅より狭くなる。
【００７５】
次いで、最終段の基本回路６２４［３］には、前段の基本回路６２４［３］から９６０Ｈｚの信号が、分周回路６２５から基準周波数信号である３２７６８Ｈｚを３２分周した１０２４Ｈｚの信号ｇ７が、それぞれ入力される。そして、同図（ｃ）に示すように、９６０Ｈｚの入力信号と１０２４Ｈｚの信号ｇ７とが乗算合成され、双方の周波数の和である１９８４Ｈｚの信号と、差である６４Ｈｚの信号とが生成される。
【００７６】
ここで、基本回路６２４［３］におけるフィルタ回路６２４２の遮断周波数を約７０Ｈｚ程度とすると、生成された信号のうち、１９８４Ｈｚの信号はこのフィルタ回路６２４２により遮断され、６４Ｈｚの信号はフィルタ回路６２４２を通過し、該基本回路６２４［３］の出力信号として出力される。この出力信号が多段周波数変換回路６２３の出力信号ａとして検波回路６２６に入力される。
【００７７】
つまり、基本回路６２４［３］は、入力信号である１０２４Ｈｚを通過帯域に含むＢＰＦに等価であるといえる。またこの等価的なＢＰＦの通過帯域幅は、フィルタ回路６２４２の通過帯域幅に応じたものとなるが、基本回路６２４［３］におけるフィルタ回路６２４２の通過帯域幅は基本回路６２４［２］におけるフィルタ回路６２４２の通過帯域幅よりも狭いため、基本回路６２４［３］の等価的なＢＰＦの通過帯域幅よりも狭くなる。
【００７８】
そして、検波回路６２６に、多段周波数変換回路６２３から６４Ｈｚの信号ａが、分周回路６２５から基準周波数信号である３２７６８Ｈｚを２５６分周した１２８Ｈｚの信号ｇ１１が信号ｆとして、それぞれ入力され、検波が行われる。即ち、図５（ｄ）に示すように、ミキサ６２６３，６２６４それぞれにより、６４Ｈｚの信号ａと、互いに９０度位相が異なる６４Ｈｚの信号ｅ１，ｅ２それぞれとが乗算合成され、双方の周波数の和である１２８Ｈｚの信号と、差の周波数である０Ｈｚの信号とが生成される。
【００７９】
ここで、ＬＰＦ６２６５，６２６６それぞれの遮断周波数を約５Ｈｚ程度とすると、生成された信号のうち、１２８Ｈｚの信号はＬＰＦ６２６５，６２６６により遮断され、０Ｈｚの信号がＬＰＦ６２６５，６２６６を通過し、二乗回路６２６７，６２６８により二乗され、更に加算されて検波信号ｄとして出力される。
【００８０】
つまり、検波回路６２６は、６４Ｈｚを通過帯域に含むＢＰＦに等価であるといえる。またこの等価的なＢＰＦの通過帯域幅は、フィルタ回路６２４２の通過帯域幅に応じたものととなるが、ＬＰＦ６２６５，６２６６の通過帯域幅は基本回路６２４［３］におけるフィルタ回路６２４２の通過帯域幅よりも狭いため、基本回路６２４［３］の等価的なＢＰＦの通過帯域幅よりも狭くなる。
【００８１】
従って、電波受信装置６２０全体としては４段のＢＰＦを直列接続したことと等価であり、図６に示すように、受信周波数である４０ｋＨｚを中心とする極めて狭帯域のＢＦＰとみなすことができる。また、多段周波数変換回路６２３では、各基本回路６２４において前段の基本回路６２４からの入力信号を信号ｇ（ｇ２，ｇ４，ｇ７）と乗算合成して周波数を低下させることにより、ＲＦ増幅回路６２２から入力される受信信号の周波数を徐々に低下させている。即ち、各基本回路６２４の等価的なＢＰＦの通過帯域幅が徐々に狭くなっており、このため、電波受信装置６２０全体を、受信信号の周波数を中心とする極めて狭帯域のＢＰＦとみなすことができる。
【００８２】
ところで、電波受信装置６２０における受信動作は、理想的には上述のようになるが、実際には、検波回路６２６に入力される信号ａと信号ｆとの周波数や位相が完全に一致しないため、検波信号ｄの波形にうねりが生じるおそれがある。しかし、本実施形態では、検波回路６２６において信号ａのＩ，Ｑ成分の二乗和を演算することにより、このずれによる検波信号ｄの波形のうねりを抑制し、正確な検波を実現することができる。
【００８３】
具体的に説明する。
図４において、検波回路６２６に入力される信号ａを、ａ＝Ａｓｉｎωｔ、とする。すると、１／２分周器６２６１から出力される信号ｅ１は、この信号ａと同一周波数の信号であり、ｅ１＝ｓｉｎ（ωｔ＋φ（ｔ））、とおける。ここで、φ（ｔ）は信号ａとの位相のずれである。従って、ミキサ６２６３の出力信号は、次式（１）で与えられる。
【数１】
0004631673.tif 000002
【００８４】
この信号がＬＰＦ６２６５を通過することによって高周波成分が遮断され、ＬＰＦ６２６５から出力される信号ｂは、ｂ＝Ａ／２・ｃｏｓφ（ｔ）、となる。
【００８５】
また、信号ｅ２は、信号ｅ１の位相を９０度シフトした信号であり、ｅ２＝ｃｏｓ（ωｔ＋φ（ｔ））、とおける。従って、ミキサ６２６４の出力信号は、次式（２）で与えられる。
【数２】
0004631673.tif 000003
【００８６】
この信号がＬＰＦ６２６６を通過することによって高周波成分が遮断され、ＬＰＦ６２６６から出力される信号ｃは、ｃ＝−Ａ／２・ｓｉｎφ（ｔ）、となる。
【００８７】
そして、信号ｂ，ｃが二乗回路６２６７，６２６８によってそれぞれ二乗され、加算器６２６９によって加算された信号が検波回路６２６から出力される検波信号ｄとなり、次式（３）で与えられる。
【数３】
0004631673.tif 000004
【００８８】
（Ｂ）７７．５ｋＨｚの標準電波（ドイツ）を受信する場合
また、７７．５ｋＨｚの標準電波を受信する場合、多段周波数変換回路６２３は、５段の基本回路６２４［１］，６２４［２］，・・，６２４［５］から構成される。図７〜９は、この場合の受信動作を説明するための周波数スペクトルの様子をイメージ的に示す図である。
【００８９】
先ず、初段の基本回路６２４［１］には、ＲＦ増幅回路６２２から７７．５ｋＨｚの受信信号が、分周回路６２５から基本周波数信号である３２．７６８ｋＨｚを２逓倍した６５．５３６ｋＨｚの信号ｇ１が、それぞれ入力される。そして、図７（ａ）に示すように、ミキサ６２４１により、７７．５ｋＨｚの受信信号と６５．５３６ｋＨｚの信号ｇ１とが乗算合成され、双方の周波数の差である１１．９６４ｋＨｚの信号が、フィルタ回路６２４２を通過して該基本回路６２４［１］の出力信号として出力される。このとき、基本回路６２４［１］は、等価的に、入力信号である７７．５ｋＨｚを通過帯域に含むＢＰＦとみなすことができる。
【００９０】
次段の基本回路６２４［２］には、前段の基本回路６２４［１］から１１９６４Ｈｚの信号が、分周回路６２５から基本周波数信号である３２７６８Ｈｚを４分周した８１９２Ｈｚの信号ｇ４が、それぞれ入力される。そして、同図（ｂ）に示すように、１１９６４Ｈｚの信号と８１９２Ｈｚの信号ｇ４とが乗算合成され、双方の周波数の差である３７７２Ｈｚの信号が、フィルタ回路６２４２を通過して該基本回路６２４［２］の出力信号として出力される。このとき、基本回路６２４［２］は、等価的に、入力信号である８１９２Ｈｚを通過帯域に含むＢＰＦとみなすことができ、その通過帯域幅は、基本回路６２４［１］の等価的なＢＰＦの通過帯域幅よりも狭くなっている。
【００９１】
その次段の基本回路６２４［３］には、前段の基本回路６２４［２］から３７７２Ｈｚの信号が、分周回路６２５から基本周波数である３２７６８Ｈｚを８分周した４０９６Ｈｚの信号ｇ５が、それぞれ入力される。そして、同図（ｃ）に示すように、３３７２Ｈｚの信号と４０９６Ｈｚの信号ｇ５とが乗算合成され、双方の周波数の差である３２４Ｈｚの信号が、フィルタ回路６２４２を通過して該基本回路６２４［３］の出力信号として出力される。このとき、基本回路６２４［３］は、等価的に、入力信号である３７７２Ｈｚを通過帯域に含むＢＰＦとみなすことができ、その通過帯域幅は、基本回路６２４［２］の等価的なＢＰＦの通過帯域幅よりも狭くなっている。
【００９２】
その次の基本回路６２４［４］には、前段の基本回路６２４［３］から３２４Ｈｚの信号が、分周回路６２５から基本周波数である３２７６８Ｈｚを１２８分周した２５６Ｈｚの信号ｇ９が、それぞれ入力される。そして、同図（ｄ）に示すように、３２４Ｈｚの信号と２５６Ｈｚの信号ｇ９とが乗算合成され、双方の周波数の差である６８Ｈｚの信号が、フィルタ回路６２４２を通過して該基本回路６２４［４］の出力信号として出力される。このとき、基本回路６２４［４］は、等価的に、入力信号である３２４Ｈｚを通過帯域に含むＢＰＦとみなすことができ、その通過帯域幅は、基本回路６２４［３］の等価的なＢＰＦの通過帯域幅よりも狭くなっている。
【００９３】
最終段の基本回路６２４［５］には、前段の基本回路６２４［４］から６８Ｈｚの信号が、分周回路６２５から基本周波数である３２７６８Ｈｚを５１２分周した６４Ｈｚの信号ｇ１１が、それぞれ入力される。そして、図８（ａ）に示すように、６８Ｈｚの信号と６４Ｈｚの信号ｇ１１とが乗算合成され、双方の周波数の差である４Ｈｚの信号が、フィルタ回路６２４２を通過して該基本回路６２４［５］の出力信号として出力される。この出力信号が、多段周波数変換回路６２３の出力信号ａとなる。このとき、基本回路６２４［５］は、等価的に、入力信号である６８Ｈｚを通過帯域に含むＢＰＦとみなすことができ、その通過帯域幅は、基本回路６２４［４］の等価的なＢＰＦの通過帯域よりも狭くなっている。
【００９４】
そして、検波回路６２６には、多段周波数変換回路６２３から４Ｈｚの信号ａが、分周回路６２５から基本周波数である３２７６８Ｈｚを８１８２分周した４Ｈｚの信号ｇ１５が信号ｆとして、それぞれ入力され、検波が行われる。即ち、同図（ｂ）に示すように、４Ｈｚの信号ａと４Ｈｚの信号ｆとが乗算合成され、双方の周波数の差である０Ｈｚの信号が生成される。この信号が、該検波回路６２６から出力される検波信号ｄとなる。このとき、検波回路６２６は、等価的に、入力信号である４Ｈｚを通過帯域に含むＢＰＦとみなすことができ、その通過帯域幅は、基本回路６２４［５］の等価的なＢＰＦの通過帯域幅よりも狭くなっている。
【００９５】
従って、電波受信装置６２０全体としては６段のＢＰＦを直列接続したことと等価であり、図９に示すように、受信周波数である７７．５ｋＨｚを中心とする極めて狭帯域のＢＰＦとみなすことができる。
【００９６】
尚ここで、最終段の基本回路６２４［５］から出力される信号ａの周波数が４Ｈｚと極めて低いため、多段周波数変換回路６２３を４段の基本回路６２４［１］，６２４［２］，・・，６２４［４］から成ることとしても良い。この場合、検波回路６２６には、多段周波数変換回路６２３から６８Ｈｚの信号ａが、分周回路６２５から６４Ｈｚの信号ｆが、それぞれ入力されて検波が行われ、双方の周波数の差である４Ｈｚの検波信号ｄが出力されるが、検波回路６２６を用いることにより信号の振幅成分のみが検出される為、検波即ち受信信号の再生には問題はない。
【００９７】
図１０は、各国で周波数が異なる標準電波を受信する場合の、多段周波数変換回路６２３の各基本回路６２４に分周回路６２５から入力される信号ｇの周波数と、当該基本回路６２４の出力信号との周波数とを示した表である。同図では、１）日本（４０ｋＨｚ）、２）日本（６０ｋＨｚ）、３）ドイツ（７７．５ｋＨｚ）、４）スイス（７０ｋＨｚ）、５）中国（６８．５ｋＨｚ）、のそれぞれの場合を示している。
【００９８】
例えば、２）日本（６０ｋＨｚ）の場合、多段周波数変換回路６２３は５段の基本回路６２４［１］，６２４［２］，・・，６２４［５］から成る。そして、初段の基本回路６２４［１］において、６０ｋＨｚの受信信号と６５．５３６ｋＨｚの信号ｇ１とが乗算合成され、差周波数である５５３６Ｈｚの信号に変換される。次いで、基本回路６２４［２］において、この５５３６Ｈｚの信号と８１９２Ｈｚの信号ｇ４とが乗算合成され、２６５６Ｈｚの信号に変換され、次段の基本回路６２４［３］において、この２６５６Ｈｚの信号と２０４８Ｈｚの信号ｇ６とが乗算合成され、６０８Ｈｚの信号に変換される。続いて、基本回路６２４［４］において、この６０８Ｈｚの信号と５１２Ｈｚの信号ｇ８とが乗算合成され、９６Ｈｚの信号に変換され、基本回路６２４［５］において、この９６Ｈｚの信号と１２８Ｈｚの信号ｇ１０とが乗算合成され、３２Ｈｚの信号に変換される。そして、検波回路６２６に３２Ｈｚの信号と信号ｆとして３２Ｈｚの信号ｇ１２とが入力され、検波が行われる。
【００９９】
次に、本実施形態における電波受信装置６２０の具体的な実施例を説明する。
【０１００】
［実施例１］
先ず、実施例１を説明する。
上述のように、多段周波数変換回路６２３は複数の基本回路６２４が直列接続されて構成され、これら各基本回路６２４は、受信する標準電波の周波数や該基本回路６２４が多段周波数変換回路６２３において何段目に位置するかによって、フィルタ回路６２４２に設定される通過帯域幅が異なる。そこで、実施例１では、各基本回路６２４を次のように構成する。
【０１０１】
図１１（ａ）は、実施例１における基本回路６２４Ａの回路構成を示す図である。同図によれば、基本回路６２４Ａは、ミキサ６２４１と、フィルタ回路６２４２Ａと、増幅器６２４３とを備えて構成される。フィルタ回路６２４２Ａは、直列接続された抵抗Ｒ１，Ｒ２と、コンデンサＣと、抵抗Ｒ２に並列接続されたスイッチＳＷ１とを有する。スイッチＳＷ１は、例えばＣＰＵ１００から入力される、当該フィルタ回路６２４２Ａの通過帯域幅の切り替えを指示する帯域幅切替信号に従ってオン／オフ（接続／非接続）が制御される。
【０１０２】
この基本回路６２４Ａでは、スイッチＳＷ１がオンの場合、ミキサ６２４１からフィルタ回路６２４２Ａに入力された信号は抵抗Ｒ１及びスイッチＳＷ１を通過して出力され、フィルタ回路６２４２Ａは抵抗Ｒ１及びコンデンサＣから成るＲＣフィルタとして機能する。一方、スイッチＳＷ１がオフの場合、フィルタ回路６２４２Ａに入力された信号は抵抗Ｒ１，Ｒ２を通過して出力され、フィルタ回路６２４２Ａは抵抗Ｒ１，Ｒ２及びコンデンサＣからなるＲＣフィルタとして機能する。つまり、入力される帯域幅切替信号によりスイッチＳＷ１のオン／オフが切り替えられることで、フィルタ回路６２４２Ａの時定数が変化、即ち通過帯域幅が切り替えられる。
【０１０３】
ここで、フィルタ回路６２４２Ａの通過域幅は、該基本回路６２４への入力信号と信号ｇとの和周波数を遮断し、且つ差周波数を通過させるよう設定されれば良い。このため、同一構成の複数の基本回路６２４Ａを直列接続して多段周波数変換回路６２３を構成し、例えばＣＰＵ１００から入力される帯域幅切替信号によって各基本回路６２４の通過帯域幅を設定するといった、ＬＳＩ化し易く且つ汎用的な電波受信装置６２０を実現することが可能となる。
【０１０４】
尚、フィルタ回路６２４２Ａを、２つの抵抗Ｒ１，Ｒ２ではなく、３つ以上の抵抗Ｒを有する構成としても良い。図１１（ｂ）は、３以上の抵抗Ｒを有する基本回路６２４Ａ−１の回路構成の一例を示す図である。同図（ｂ）によれば、基本回路６２４Ａ−１において、フィルタ回路６２４２Ａ−１は、抵抗Ｒ１と、互いに並列接続された抵抗Ｒ２ａ，Ｒ２ｂ，Ｒ２ｃ，・・と、コンデンサＣと、抵抗Ｒ２ａ，Ｒ２ｂ，Ｒ２ｃ，・・に並列接続されたスイッチＳＷ１と、抵抗Ｒ２ａ，Ｒ２ｂ，Ｒ２ｃ，・・それぞれに直列接続されたスイッチＳＷ１ａ，ＳＷ１ｂ，ＳＷ１ｃ，・・とを有して構成される。各スイッチＳＷ１ａ，ＳＷ１ｂ，ＳＷ１ｃ，・・は、例えばＣＰＵ１００から入力される切替制御信号によってオン／オフが制御される。これにより、フィルタ回路６２４２Ａ−１の通過帯域幅を３段階以上に切り替えて設定することが可能となる。
【０１０５】
［実施例２］
次に、実施例２を説明する。
実施例２は、電波受信装置６２０を、複数の異なる周波数の標準電波を受信可能な、いわゆるマルチバンド化した場合の実施例である。
【０１０６】
図１２は、実施例２における電波受信装置６２０Ｂの構成を示すブロック図である。同図によれば、電波受信装置６２０Ｂは、受信アンテナ６２１と、ＲＦ増幅回路６２２と、多段周波数変換回路６２３Ｂと、分周回路６２５Ｂと、検波回路６２６と、ＡＧＣ回路６２７とを示している。
ここで、図２で説明した「機能、構成」と同じ「機能、構成」と成るブロックについては、その説明を省略する。
【０１０７】
多段周波数変換回路６２３Ｂは、複数の直列接続されたＮ段の基本回路６２４［１］，６２４［２］，・・，６２４［Ｎ］から成る。そして、各基本回路６２４［１］，６２４［２］，・・，６２４［Ｎ］には、それぞれ、分周回路６２５Ｂから信号ｇ１，ｇ２，・・，ｇＮが入力されるとともに、例えばＣＰＵ１００から使用／不使用切替信号が入力される。
【０１０８】
分周回路６２５Ｂは、基本周波数信号を、それぞれ、２、１、１／２、１／４，・・，１／２（Ｎ−２）（Ｎは整数）、の分周比で分周した信号ｇ１，Ｎ２，・・，ｇＮ、及び、信号ｆを出力する。尚、より正確には、分周回路６２５Ｂは、基本周波数信号を一旦２逓倍した後に分周しているが、説明の簡明のため、基本周波数を分周することとして説明する。
【０１０９】
ここで、多段周波数変換回路６２３Ｂの段数Ｎは、基準周波数信号の周波数に応じたものとなる。即ち、例えば、基準周波数信号が３２．７６８ｋＨｚの場合、多段周波数変換回路６２３Ｂは直列接続された１６段の基本回路６２４［１］，６２４［２］，・・，６２４［１６］から成る。そして、分周回路６２５からは、図１０の表に示すように、この３２７６８Ｈｚを、それぞれ、２，１，１／２，１／４，・・・，１／８１８２，１／１６３８４の分周比で分周した、６５７６８，３２７６８，１６３８４，８１９２，・・，４，２Ｈｚの信号ｇ１，ｇ２，・・，ｇ１６が出力され、これらの信号ｇ１，ｇ２，・・，ｇ１６が、それぞれ、基本回路６２４［１］，６２４［２］，・・，６２４［１６］に入力される。
【０１１０】
また、使用／不使用切替信号とは、各基本回路６２４［１］，６２４［２］，・・，６２４［Ｎ］の使用／不使用を指定する信号である。基本回路６２４［１］，６２４［２］，・・，６２４［Ｎ］を「使用する」とは、該基本回路６２４において、前段からの入力信号に分周回路６２５から入力される信号ｇを乗算合成して周波数を低下させる、即ち周波数変換することを意味し、「不使用（使用しない）」とは、入力信号に対して周波数変換を行わずに出力することを意味する。多段周波数変換回路６２３Ｂを構成する各基本回路６２４［１］，６２４［２］，・・，６２４［Ｎ］が「使用」であるか「不使用」であるかは、受信する標準電波の周波数によって決まる。
【０１１１】
例えば、（Ａ）４０ｋＨｚの標準電波を受信する場合、図５，６を参照して説明したように、基準周波数信号である３２７６８Ｈｚの信号ｇ２、基準周波数信号を４分周した８１９２Ｈｚの信号ｇ４、及び、基準周波数信号を３２分周した１０２４Ｈｚの信号ｇ７のそれぞれが入力される合計３つの基本回路６２４［１］，６２４［２］，６２４［３］が「使用」され、これ以外の基本回路６２４［４］，６２４［５］，・・，６２４［Ｎ］は「不使用」となる。
【０１１２】
また、（Ｂ）７７．５ｋＨｚの標準電波を受信する場合、図７〜９を参照して説明したように、基準周波数信号を２倍した６５５３６Ｈｚの信号ｇ１、４分周した８１９２Ｈｚの信号ｇ４、８分周した４０９６Ｈｚの信号ｇ５、１２８分周した２５６Ｈｚの信号ｇ９、及び、５１２分周した６４Ｈｚの信号ｇ１１のそれぞれが入力される合計５つの基本回路６２４が「使用」され、これ以外の基本回路６２４は「不使用」とされる。
【０１１３】
図１３（ａ）は、実施例２における多段周波数変換回路６２３Ｂを構成する基本回路６２４［１］，６２４［２］，・・，６２４［Ｎ］のうちの一つの回路構成である基本回路６２４Ｂを示す図である。同図（ａ）によれば、基本回路６２４Ｂは、スイッチＳＷ２，ＳＷ３と、ミキサ６２４１と、フィルタ回路６２４２と、増幅器６２４３とを備えて構成される。
【０１１４】
スイッチＳＷ２は、ミキサ６２４１の前段に設けられ、入力される使用／不使用切替制御信号に従って、端子ａ，ｂの何れかに接続する。スイッチＳＷ３は、増幅器６２４３の後段に設けられ、入力される使用／不使用切替制御信号に従って、端子ａ，ｂの何れかに接続する。
【０１１５】
同図（ｂ）は、使用／不使用切替信号とスイッチＳＷ２，ＳＷ３の接続状態との関係を示す表である。同図（ｂ）によれば、切替信号が“使用”を指定する場合には、スイッチＳＷ２は端子ａに接続され、スイッチＳＷ３は端子ａに接続される。従って、入力信号はミキサ６２４１によって分周回路６２５から入力される信号ｇと乗算合成されて周波数変換され、フィルタ回路６２４２及び増幅器６２４３を通過して該基本回路６２４Ｂの出力信号として出力される。即ち、当該基本回路６２４は「使用」の状態となる。
【０１１６】
また、使用／不使用切替信号が“不使用”を指定する場合には、スイッチＳＷ２は端子ｂに接続され、スイッチＳＷ３は端子ｂに接続される。従って、入力信号は周波数変換されず、そのまま該基本回路６２４の出力信号として出力される。即ち、当該基本回路６２４は「不使用」の状態となる。
【０１１７】
このように、実施例２によれば、多段周波数変換回路６２３Ｂを同一構成の複数の基本回路６２４Ｂで構成し、外部から入力する使用／不使用切替信号によって各基本回路６２４Ｂの使用／不使用を切り替えることができる。従って、受信する標準電波の周波数に応じて使用／不使用切替信号を設定することにより、必要な基本回路６２４Ｂのみを使用し、他の基本回路６２４Ｂは使用しないといった、汎用的な電波受信装置６２０が実現される。
【０１１８】
［実施例３］
次に、実施例３を説明する。
実施例３は、上述した実施例２と同様に、電波受信装置６２０をマルチバンド化した場合の実施例であり、図１３（ａ）の基本回路６２４Ｂを図１４（ａ）に示す基本回路６２４Ｃに置き換えた点が実施例２と異なる。
【０１１９】
図１４（ａ）は、実施例３における基本回路６２４Ｃの回路構成を示す図である。同図（ａ）によれば、基本回路６２４Ｃは、ミキサ６２４１と、フィルタ回路６２４２Ｃと、増幅器６２４３と、スイッチＳＷ４とを備えて構成される。
【０１２０】
スイッチＳＷ４は、ミキサ６２４１と分周回路６２５との間に設けられ、入力される使用／不使用切替制御信号に従ってオン／オフが制御される。
【０１２１】
フィルタ回路６２４２Ｃは、直列接続された抵抗Ｒ１，Ｒ２、と、コンデンサＣと、抵抗Ｒ２に並列接続されたスイッチＳＷ５とを有する。ここで、スイッチＳＷ５は、入力される使用／不使用切替信号に従ってオン／オフが制御される。
【０１２２】
同図（ｂ）は、使用／不使用切替信号とスイッチＳＷ５の接続状態との関係を示す図である。同図（ｂ）によれば、使用／不使用切替信号が“使用”を指定する場合、スイッチＳＷ４はオンし、スイッチＳＷ５はオフする。従って、入力信号がミキサ６２４１によって分周回路６２５から入力される信号ｇと乗算合成されて周波数変換され、出力信号として出力される。またこのとき、フィルタ回路６２４２Ｃは抵抗Ｒ１，Ｒ２の各抵抗値及びコンデンサＣの容量値に応じた通過帯域幅を有するローパスフィルタとして機能する。即ち、当該基本回路６２４は「使用」の状態となる。
【０１２３】
また、使用／不使用切替信号が“不使用”を指定する場合、スイッチＳＷ４はオフし、スイッチＳＷ５はオンする。従って、分周回路６２５からの信号ｇがミキサ６２４１に入力されないので、入力信号は周波数変換されず、フィルタ回路６２４２Ｃを通過して出力信号として出力される。即ち、当該基本回路６２４は「不使用」の状態となる。尚このとき、フィルタ回路６２４２Ｃは抵抗Ｒ１及びコンデンサＣから成るＲＣフィルタとなるが、抵抗Ｒ１の抵抗値が極めて小さいため、実質的にはフィルタとして機能しない。
【０１２４】
このように、実施例３によれば、多段周波数変換回路６２３を同一構成の複数の基本回路６２４Ｃで構成し、外部から入力する使用／不使用切替信号によって各基本回路６２４Ｃの使用／不使用を切り替えることができる。従って、受信する標準電波の周波数に応じて使用／不使用切替信号を設定することにより、必要な基本回路６２４Ｃのみを使用し、他の基本回路６２４Ｃは使用しないといった、汎用的な電波受信装置６２０が実現される。
【０１２５】
［実施例４］
次に、実施例４を説明する。
【０１２６】
図１５は、実施例４における電波受信装置６２０Ｄの概略構成を示すブロック図である。同図によれば、電波受信装置６２０Ｄは、受信アンテナ６２１と、ＲＦ増幅回路６２２と、多段周波数変換回路６２３と、分周回路６２５Ｄと、検波回路６２６と、ＡＧＣ回路６２７と、スイッチ群６２８とを備えて構成される。
なお、図２で説明した「機能、構成」と同じ「機能、構成」と成るブロックについては、その説明を省略する。
【０１２７】
分周回路６２５Ｄは、入力される基本周波数信号を、それぞれ、２、１、１／２、１／４，・・，１／２（ｍ−２）（ｍは整数）、の分周比で分周した信号ｇ１，ｇ２，ｇ３，・・，ｇｍを出力する複数の出力端子ｔ１，ｔ２，ｔ３，・・，ｔｍを有する。
【０１２８】
スイッチ群６２８は、多段周波数変換回路６２３の基本回路６２４［１］，６２４［２］，・・，６２４［ｎ］それぞれと分周回路６２５との間に設けられた複数のスイッチＳ１，Ｓ２，・・，Ｓｎ、及び、検波回路６２６と分周回路６２５との間に設けられたスイッチＳｎ＋１から成る。これらスイッチＳ１，Ｓ２，・・，Ｓｎ＋１は、それぞれ、例えばＣＰＵ１００から入力される選択信号に従って、分周回路６２５の出力端子ｔ１，ｔ２，ｔ３，・・，ｔｍの何れかに接続される。
【０１２９】
上述のように、マルチバンド化した電波受信装置６２０の場合、受信する標準電波の周波数によって多段周波数変換回路６２３の各基本回路６２４に入力する信号ｇの周波数が異なる。このため、実施例４のように、各基本回路６２４及び検波回路６２６と分周回路６２５との間に設けられたスイッチ群６２８の各スイッチＳの接続を外部から入力する選択信号によって切り替えることで、各基本回路６２４［１］，６２４［２］，・・，６２４［ｎ］に入力する信号ｇの周波数を切り替えることができ、マルチバンド化した電波受信装置６２０の汎用的な装置構成が実現される。
【０１３０】
［実施例５］
次に、第５実施例を説明する。
上述のように、多段周波数変換回路６２３の各基本回路６２４では、分周信号ｇを基に入力信号を周波数変換（ダウンコンバート）しているが、この周波数変換に起因してイメージ信号が生じる問題がある。
【０１３１】
例えば、周波数ωの信号を受信する場合、周波数ω１の分周信号をローカル信号として周波数変換を行うと、図１７（ａ）に示すように、この受信したい周波数ωの信号（受信希望信号）に加え、周波数軸上で周波数ω１を中心として受信希望信号と対称な位置の周波数の信号（イメージ信号１）が受信される。
【０１３２】
次いで、周波数ω２の分周信号をローカル信号として更に周波数変換を行うと、同図（ｂ）に示すように、受信希望信号及びイメージ信号１それぞれについて周波数変換が行われる。即ち、受信希望信号についての周波数変換により、更に、周波数ω２を中心として受信希望信号と対称な位置の周波数の信号（イメージ信号２）が受信される。また、イメージ信号１についての周波数変換により、更に、周波数ω２ｉを中心として、イメージ信号１と対称な位置の周波数の信号（イメージ信号３）が受信される。尚、周波数ω２ｉは、周波数ω１を中心として周波数ω２と対称な位置の周波数である。
【０１３３】
つまり、２段の周波数変換により、１つの受信希望信号と３つのイメージ信号１〜３との合計４つの信号が受信される。従って、ｎ段の周波数変換を行った場合、受信希望信号に加え、更に（２ｎ−１）個のイメージ信号が受信されてしまうことになる。
【０１３４】
そこで、第５実施例では、このイメージ信号の除去のため、各基本回路６２４を次のように構成する。図１８は、実施例５における基本回路６２４Ｆの回路構成を示す図である。同図によれば、基本回路６２４Ｆは、移相器６２４４と、ミキサ６２４５ａ，６２４５ｂと、移相回路６２４６ａ，６２４６ｂと、加減算器６２４７と、フィルタ回路６２４８とを備えて構成される。
【０１３５】
移相器６２４４は、分周回路６２５から入力される信号ｇを９０度移相させ、信号ｇｉとして出力する。ミキサ６２４５ａは、基本回路６２４Ｆへの入力信号と信号ｇとを乗算合成し、信号ｆ１Ｉして出力する。ミキサ６２４５ｂは、入力信号と、移相器６２４４から入力される信号ｇｉとを乗算合成し、信号ｆ１Ｑとして出力する。
【０１３６】
移相回路６２４６ａは、ミキサ６２４５ａから入力される信号ｆ１Ｉを移相させ、信号ｆ２Ｉとして出力する。移相回路６２４６ｂは、ミキサ６２４５ｂから入力される信号ｆ１Ｑを移相させ、信号ｆ２Ｑとして出力する。ここで、移相回路６２４６ａ，６２４６ｂは、当該移相回路６２４６ａ，６２４６ｂそれぞれによる移相差（移相角度の差）が９０度（π／２）となるよう、構成されている。例えば、移相回路６２４６ａが信号ｆ１Ｉを「α」移相させる場合、移相回路６２４６ｂは、信号ｆ１Ｑを「α−π／２」移相させるように構成される。
【０１３７】
図１９に、移相回路６２４６ａ，６２４６ｂの回路構成を示す。同図に示すように、移相回路６２４６ａ，６２４６ｂは同一構成であり、直列接続された２段のＡＰＦ（All Pass Filter：オールパスフィルタ）６２４７から成る。ＡＰＦ６２４７は、位相のみを変化させるフィルタで、オペアンプＯＰと、抵抗Ｒ１，Ｒ２，Ｒ３と、コンデンサＣ１とを有する。抵抗Ｒ１，Ｒ２の値によりＡＰＦ６２４７の出力レベルが決まり、抵抗Ｒ３及びコンデンサＣ１の値によりＡＰＦ６２４７の移相量が決まる。１つのＡＰＦ６２４７では１８０度までの移相が可能であるため、ＡＰＦ６２４７を２段接続することにより、移相回路６２４６ａ，６２４６ｂは、３６０度までの移相が可能である。
【０１３８】
図１８において、加減算器６２４７は、移相回路６２４６ａから入力される信号ｆ２Ｉと移相回路６２４６ｂから入力される信号ｆ２Ｑとを、例えばＣＰＵ１００から入力される和差切替信号に応じて加算合成或いは減算合成し、信号ｆ３として出力する。
【０１３９】
フィルタ回路６２４８は、ＬＰＦ（Low Pass Filter：ローパスフィルタ）であり、加減算器６２４７から入力される信号ｆ３に対して所定の低域範囲の周波数を通過させ、範囲外の周波数成分を遮断する。このフィルタ回路６２４８は、直列接続された抵抗Ｒ４，Ｒ５と、コンデンサＣ２と、抵抗Ｒ４に並列接続されたスイッチＳＷ１とを有する。スイッチＳＷ１は、例えばＣＰＵ１００から入力される時定数切替信号に従ってオン／オフが制御される。スイッチＳＷ１のオン／オフが切り替えられることで、フィルタ回路６２４８の時定数が変化、即ち通過帯域幅が切り替えられる。このフィルタ回路６２４８からの出力信号が、基本回路６２４Ｆの出力信号となる。
【０１４０】
基本回路６２４Ｆでは、入力信号のＩ，Ｑ信号を生成し、生成したＱ信号をＩ信号に対して９０度移相させ、合成することでイメージ信号を除去している。図２０は、基本回路６２４Ｆによるイメージ信号除去の原理を説明するための図であり、縦方向を実軸（Ｉ成分）とし、斜め奥行き方向を虚軸（Ｑ成分）として、受信希望信号とイメージ信号との移相関係の概念を示している。また、実線は受信希望信号を示し、破線はイメージ信号を示している。
【０１４１】
同図（ａ）に示すように、受信希望信号及びイメージ信号それぞれは、そのＩ，Ｑ信号が互いに直交している。また、受信希望信号とイメージ信号とは、周波数軸上で分周信号ｇ（ローカル信号）の周波数を中心として対称な位置にあるため、受信希望信号及びイメージ信号それぞれのＩ信号は同相であり、受信希望信号及びイメージ信号それぞれのＱ信号は逆相となっている。
【０１４２】
そして、Ｑ信号を９０度移相させると、同図（ｂ）に示すように、受信希望信号及びイメージ信号それぞれのＱ信号が９０度移相して、受信希望信号のＩ，Ｑ信号は同相となり、イメージ信号のＩ，Ｑ信号は逆相となる。このため、移相したＩ，Ｑ信号を合成することで、イメージ信号成分がキャンセルされ、受信希望信号成分のみが取り出される。
【０１４３】
具体的には、基本回路６２４Ｆでは、ミキサ６２４５ａ，６２４５ｂにより、入力信号が互いに直交する信号（信号ｇ，ｇｉ）により周波数変換されるとともにＩ，Ｑ信号（信号ｆ１Ｉ，ｆ１Ｑ）が生成される。そして、移相回路６２４６ａ，６２４６ｂにより、生成されたＩ，Ｑ信号が移相され（信号ｆ２Ｉ，ｆ２Ｑ）、加減算器６２４７により加算／減算されることで、イメージ信号が除去されて受信希望信号のみが出力される。
【０１４４】
このように、実施例５によれば、各基本回路６２４Ｆが、入力信号のＩ，Ｑ信号それぞれを信号ｇで周波数変換した各信号を移相差が９０度となるように移相し、加算合成するように構成されることで、周波数変換によって生じるイメージ信号成分が除去される。
【０１４５】
［他の実施例］
更に、他の実施例として、上述した実施例１〜４を組み合わせることとしても良い。
【０１４６】
［作用・効果］
以上のように、本実施形態の電波時計１によれば、受信アンテナ６２１で受信された受信信号が、多段周波数変換回路６２３において、直列接続された各基本回路６２４により、基本周波数信号を所定の分周比で分周した信号ｇと乗算合成され、徐々に周波数が低下される。そして、検波回路６２６において、この周波数が低下された信号ａを基に検波が行われ、検波信号ｄが出力される。ここで、基本周波数信号として、発振回路部９００により生成される計時用の発振信号が用いられるため、従来のスーパーへテロダイン方式の電波受信装置で必要であった局部発振回路が不要となる。即ち、ＰＬＬ回路が不要となるため、電源変動や電源ＯＮ／ＯＦＦによる周波数の変動が生じない高安定な受信が実現されるとともに、装置全体としての消費電力が低減される。また、受信信号を分周信号ｇと乗算合成することで徐々に周波数を低下させる多段周波数変換により、高精度な受信が実現される。更に、多段回路であるが故に回路規模は増大するが、各基本回路６２４は単純な回路素子で構成可能であるため、ＬＳＩ化が可能であり、チップサイズの縮小が実現される。
【０１４７】
［変形例］
尚、本発明を適用可能な実施形態は、上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【０１４８】
（Ａ）上述した実施形態では、検波回路６２６が、多段周波数変換回路６２３から出力される信号ａを基に検波を行って検波信号ｄを出力することとしたが、多段周波数変換回路６２３の最終段の基本回路６２４がこの検波回路６２６を兼ねることとしても良い。
【０１４９】
図１６は、この場合の電波受信装置６２３Ｅの構成の一例を示すブロック図である。同図によれば、電波受信装置６２３Ｅは、直列接続された（ｎ＋１）段の基本回路６２４［１］，６２４［２］，・・，６２４［ｎ］，６２４［ｎ＋１］から成る多段周波数変換回路６２３Ｅを備えるとともに、検波回路６２６を備えない点が、図２に示した電波受信装置６２３の構成と異なる。
【０１５０】
多段周波数変換回路６２３の最終段の基本回路６２４［ｎ＋１］には、前段の基本回路６２４［ｎ］から信号ａが、分周回路６２５から基準周波数信号を所定の分周比で分周した信号であって、信号ａと同一周波数の信号ｆが、それぞれ入力される。そして、基本回路６２４［ｎ＋１］は、信号ａ及び信号ｆの差周波数の信号ｄを出力するがが、信号ａと信号ｆとは同一周波数であるので、この信号ｄは０Ｈｚとなる。つまり、多段周波数変換回路６２３からの出力信号ｄは、信号ａを検波した検波信号、即ち受信信号を再生した信号となる。
【０１５１】
（Ｂ）また、多段周波数変換回路６２３に検波回路６２６を含めた構成として、電波受信装置６２０を図２１に示すように構成しても良い。
【０１５２】
図２１は、この場合の電波受信装置６２０Ｇの構成の一例を示すブロック図である。この電波受信装置６２０Ｇは、上述した実施例５と同様の原理でイメージ信号を除去するものであり、受信アンテナ６２１と、ＲＦ増幅回路６２２と、多段周波数変換回路６２９Ｇと、分周回路６２５Ｇと、ＡＧＣ回路６２７と、スイッチ群６２８Ｇとを備えて構成される。尚、図２で説明した「機能、構成」と同じ「機能、構成」となるブロックについては、その説明を省略する。
【０１５３】
分周回路６２５Ｇは、入力される基準周波数信号を、それぞれ、２，１，１／２，１／４，・・・，１／２（ｍ−２）（ｍは整数）の分周比で分周し、分周した信号ｇ１，ｇ２，ｇ３，・・・，ｇｍを、それぞれ、出力端子ｔ１，ｔ２，ｔ３，・・・，ｔｍに出力する。
【０１５４】
スイッチ群６２８Ｇは、多段周波数変換回路６２９Ｇと分周回路６２５Ｇの間に設けられた複数のスイッチＳ１〜Ｓ３から成る。これらのスイッチＳ１〜Ｓ３は、それぞれ、例えばＣＰＵ１００から入力される選択信号に従って分周回路６２５Ｇの出力端子ｔ１，ｔ２，・・・，ｔｍの何れかに接続される。そして、スイッチＳ１〜Ｓ３それぞれが接続された出力端子ｔに出力された信号ｇが、信号ｋ１〜ｋ３として多段周波数変換回路６２９Ｇに入力される。
【０１５５】
多段周波数変換回路６２９Ｇは、ＲＦ増幅回路６２２からの入力信号を、スイッチ群６２８Ｇを介して分周回路６２５Ｇから入力される信号ｋ１〜ｋ３に基づいて徐々に低い周波数に変換し、信号ｄとして出力する。
【０１５６】
図２２に、多段周波数変換回路６２９Ｇの回路構成を示す。同図によれば、多段周波数変換回路６２９Ｇは、移相器６２９１ａ〜６２９１ｃと、ミキサ６２９２ａ〜６２９２ｌと、フィルタ６２９３ａ〜６２９３ｈと、加減算器６２９４ａ〜６２９４ｄと、加算器６２９５とを備えて構成される。
【０１５７】
ミキサ６２９２ａは、多段周波数変換回路６２９Ｇへの入力信号と信号ｋ１とを乗算合成し、信号ｆａ１Ｉとして出力する。フィルタ６２９３ａは、ＬＰＦであり、ミキサ６２９２ａから入力される信号ｆａ１Ｉに対して、入力信号と信号ｋ１との差周波数を含む低域範囲の周波数を通過させ、和周波数を含む範囲外の周波数成分を遮断して出力する。
【０１５８】
移相器６２９１ａは、入力される信号ｋ１を９０度移相させ、信号ｋ４として出力する。ミキサ６２９２ｂは、入力信号と移相器６２９１ａから入力される信号ｋ４とを乗算合成し、信号ｆａ１Ｑとして出力する。フィルタ６２９３ｂは、ＬＰＦであり、ミキサ６２９２ｂから入力される信号ｆａ１Ｑに対して、入力信号と信号ｋ１との差周波数を含む低域範囲の周波数を通過させ、和周波数を含む範囲外の周波数成分を遮断して出力する。
【０１５９】
ミキサ６２９２ｃは、フィルタ６２９３ａを介してミキサ６２９２ａから入力される信号ｆａ１Ｉと信号ｋ２とを乗算合成し、信号ｆｂ１Ｉとして出力する。フィルタ６２９３ｃは、ＬＰＦであり、ミキサ６２９２ｃから入力される信号ｆｂ１Ｉに対して、信号ｆａ１Ｉと信号ｋ２との差周波数を含む低域範囲の周波数を通過させ、和周波数を含む範囲外の周波数成分を遮断して出力する。
【０１６０】
移相器６２９１ｂは、入力される信号ｋ２を９０度移相させ、信号ｋ５として出力する。ミキサ６２９２ｄは、フィルタ６２９３ａを介してミキサ６２９２ａから入力される信号ｆａ１Ｉと、移相器６２９１ｂから入力される信号ｋ５とを乗算合成し、信号ｆｂ１Ｑとして出力する。フィルタ６２９３ｄは、ＬＰＦであり、ミキサ６２９２ｄから入力される信号ｆｂ１Ｑに対して、信号ｆａ１Ｉと信号ｋ２との差周波数を含む低域範囲の周波数を通過させ、和周波数を含む範囲外の周波数成分を遮断して出力する。
【０１６１】
ミキサ６２９２ｅは、フィルタ６２９３ｂを介してミキサ６２９２ｂから入力される信号ｆａ１Ｑと信号ｋ２とを乗算合成し、信号ｆｂ２Ｉとして出力する。フィルタ６２９３ｅは、ＬＰＦであり、ミキサ６２９２ｅから入力される信号ｆｂ２Ｉに対して、信号ｆａ１Ｑと信号ｋ２との差周波数を含む低域範囲の周波数を通過させ、和周波数を含む範囲外の周波数成分を遮断して出力する。
【０１６２】
ミキサ６２９２ｆは、フィルタ６２９３ｂを介してミキサ６２９２ｂから入力される信号ｆａ１Ｑと、移相器６２９１ｂから入力される信号ｋ５とを乗算合成し、信号ｆｂ２Ｑとして出力する。フィルタ６２９３ｆは、ＬＰＦであり、ミキサ６２９２ｆから入力される信号ｆｂ２Ｑに対して、信号ｆａ１Ｑと信号ｋ２との差周波数を含む低域範囲の周波数を通過させ、和周波数を含む範囲外の周波数成分を遮断して出力する。
【０１６３】
加減算器６２９４ａは、フィルタ６２９３ｃを介してミキサ６２９２ｃから入力される信号ｆｂ１Ｉと、フィルタ６２９３ｆを介してミキサ６２９２ｆから入力される信号ｆｂ２Ｑとを、入力される和差切替信号１に従って加算合成或いは減算合成して出力する。和差切替信号１は、加減算器６２９４ａの動作内容（加算／減算）を指定する信号であり、例えばＣＰＵ１００から入力される。そして、加減算器６２９４ａは、和差切替信号１により“加算”が指定された場合には、信号ｆｂ１Ｉと信号ｆｂ２Ｑとを加算合成し、信号ｆｄとして出力し、“減算”が指定された場合には、信号ｆｂ１Ｉと信号ｆｂ２Ｑとを減算合成し、信号ｆｃとして出力する。
【０１６４】
加減算器６２９４ｂは、フィルタ６２９３ｄを介してミキサ６２９２ｄから入力される信号ｆｂ１Ｑと、フィルタ６２９３ｅを介してミキサ６２９２ｅから入力される信号ｆｂ２Ｉとを、入力される和差切替信号２に従って加算合成或いは減算合成して出力する。和差切替信号２は、加減算器６２９４ｂの動作内容を指定する信号であり、例えばＣＰＵ１００から入力される。加減算器６２９４ｂは、和差切替信号２により“加算”が指定された場合には、信号ｆｂ１Ｑと信号ｆｂ２Ｉとを加算合成し、信号ｆｇとして出力し、“減算”が指定された場合には、信号ｆｂ１Ｑと信号ｆｂ２Ｉとを減算合成し、信号ｆｅとして出力する。
【０１６５】
ミキサ６２９２ｇは、加減算器６２９４ａからの入力信号と信号ｋ３とを乗算合成して出力する。詳細には、加減算器６２９４ａから信号ｆｃが入力された場合には、この信号ｆｃと信号ｋ３とを乗算合成し、信号ｆｃＩ３として出力し、信号ｆｄが入力された場合には、この信号ｆｄと信号ｋ３とを乗算合成し、信号ｆｄＩ３として出力する、
【０１６６】
移相器６２９１ｃは、入力される信号ｋ３を９０度移相させ、信号ｋ６として出力する。ミキサ６２９２ｈは、加減算器６２９４ｂからの入力信号と、移相器６２９１ｃから入力される信号ｋ６とを乗算合成して出力する。詳細には、加減算器６２９４ｂから信号ｆｅが入力された場合には、この信号ｆｅと信号ｋ６とを乗算合成し、信号ｆｅＱ３として出力し、信号ｆｇが入力された場合には、この信号ｆｇと信号ｋ６とを乗算合成し、信号ｆｇＱ３として出力する。
【０１６７】
ミキサ６２９２ｉは、加減算器６２９４ｂからの入力信号と信号ｋ３とを乗算合成して出力する。詳細には、加減算器６２９４ｂから信号ｆｅが入力された場合には、この信号ｆｅと信号ｋ３とを乗算合成し、信号ｆｅＩ３として出力し、信号ｆｇが入力された場合には、この信号ｆｇと信号ｋ３とを乗算合成し、信号ｆｇＩ３として出力する。
【０１６８】
ミキサ６２９２ｊは、加減算器６２９４ａからの入力信号と、移相器６２９１ｃから入力される信号ｋ６とを乗算合成して出力する。詳細には、加減算器６２９４ａから信号ｆｃが入力された場合には、この信号ｆｃと信号ｋ６とを乗算合成し、信号ｆｃＱ３として出力し、信号ｆｄが入力された場合には、この信号ｆｄと信号ｋ６とを乗算合成し、信号ｆｄＱ３として出力する。
【０１６９】
加減算器６２９４ｃは、ミキサ６２９２ｇ，６２９２ｈそれぞれからの入力信号を、入力される和差切替信号３に従って加算合成或いは減算合成して出力する。和差切替信号３は、加減算器６２９４ｃの動作内容を指定する信号であり、例えばＣＰＵ１００から入力される。加減算器６２９４ｃは、和差切替信号３により“加算”が指定された場合には、ミキサ６２９２ｇから入力される信号（信号ｆｃＩ３或いは信号ｆｄＩ３）と、ミキサ６２９２ｈから入力される信号（信号ｆｅＱ３或いは信号ｆｇＱ３）とを加算合成し、信号ｆｈとして出力し、“減算”が指定された場合には、ミキサ６２９２ｇから入力される信号（信号ｆｃＩ３或いは信号ｆｄＩ３）と、ミキサ６２９２ｈから入力される信号（信号ｆｅＱ３或いは信号ｆｇＱ３）とを減算合成し、信号ｆｈとして出力する。
【０１７０】
フィルタ６２９３ｇは、ＬＰＦであり、加減算器６２９４ｃから入力される信号ｆｈに対して、ミキサ６２９２ｇ，６２９２ｈそれぞれからの出力信号の差周波数を含む低域範囲の周波数を通過させ、和周波数を含む範囲外の周波数成分を遮断して出力する。
【０１７１】
加減算器６２９４ｄは、ミキサ６２９２ｉ，６２９２ｊそれぞれからの入力信号を、入力される和差切替信号４に従って加算合成或いは減算合成して出力する。和差切替信号４は、加減算器６２９４ｄの動作内容を指定する信号であり、例えばＣＰＵ１００から入力される。加減算器６２９４ｄは、和差切替信号４により“加算”が指定された場合には、ミキサ６２９２ｉから入力される信号（信号ｆｅＩ３或いは信号ｆｇＩ３）と、ミキサ６２９２ｊから入力される信号（信号ｆｃＱ３或いは信号ｆｄＱ３）とを加算合成し、信号ｆｉとして出力し、“減算”が指定された場合には、ミキサ６２９２ｉから入力される信号（信号ｆｅＩ３或いは信号ｆｇＩ３）と、ミキサ６２９２ｊから入力される信号（信号ｆｃＱ３或いは信号ｆｄＱ３）とを減算合成し、信号ｆｉとして出力する。
【０１７２】
フィルタ６２９３ｈは、ＬＰＦであり、加減算器６２９４ｄから入力される信号ｆｉに対して、ミキサ６２９２ｉ，６２９２ｊそれぞれからの出力信号の差周波数を含む低域範囲の周波数成分を通過させ、和周波数を含む範囲外の周波数成分を遮断して出力する。
【０１７３】
ミキサ６２９２ｋは、フィルタ６２９３ｇを介して加減算器６２９４ｃから入力される信号ｆｈを自乗して出力する。ミキサ６２９２ｌは、フィルタ６２９３ｈを介して加減算器６２９４ｄから入力される信号ｆｉを自乗して出力する。加算器６２９５は、ミキサ６２９２ｋ，６２９２ｌそれぞれからの入力信号を加算合成して出力する。この加算器６２９５から出力される信号が、多段周波数変換回路６２９Ｇの出力信号ｄとなる。
【０１７４】
続いて、多段周波数変換回路６２９Ｇの動作を具体的に説明する。先ず、多段周波数変換回路６２９Ｇへの入力信号ｆ（ω）が次式（４ａ）で与えられ、この入力信号を９０度移相した信号ｆ´（ω）が次式（４ｂ）で与えられることとする。
【数４】
0004631673.tif 000005
【０１７５】
また、信号ｋ１〜ｋ３がそれぞれ次式（５ａ）〜（５ｃ）で与えられ、この信号ｋ１〜ｋ３それぞれを９０度移相した信号ｋ４〜ｋ６が次式（６ａ）〜（６ｃ）で与えられることとする。
【数５】
0004631673.tif 000006
【０１７６】
多段周波数変換回路６２９Ｇでは、先ず、ミキサ６２９２ａ，６２９２ｂにより、入力信号ｆ（ω）に対する１段目の周波数変換が行われる。即ち、ミキサ６２９２ａにより、入力信号ｆ（ω）が信号ｋ１で周波数変換され、信号ｆａ１Ｉが生成される。この信号ｆａ１Ｉは、次式（７）で与えられる。
【数６】
0004631673.tif 000007
【０１７７】
また、ミキサ６２９２ｂにより、入力信号ｆ（ω）が信号ｋ４で周波数変換され、信号ｆａ１Ｑが生成される。この信号ｆａ１Ｑは、次式（８）で与えられる。
【数７】
0004631673.tif 000008
【０１７８】
従って、式（７），（８）によれば、この１段目の周波数変換により、周波数がそれぞれ「ω＋ω１」、「ω−ω１」の２つの信号が生成される。図２３は、この１段目の周波数変換により生成される２つの信号の関係の概念を示す図である。同図（ａ）は位相関係を示し、同図（ｂ）は周波数関係を示している。実線で示される周波数「ω−ω１」の信号が受信希望信号であり、破線で示される周波数「ω＋ω１」の信号がイメージ信号である。
【０１７９】
同図（ａ）では、同一の周波数軸上での、信号ｆａ１Ｉと信号ｆａ１Ｑとの位相関係を示している。同図（ａ）に示すように、信号ｆａ１Ｉと信号ｆａ１Ｑとは直交している。また、信号ｆａ１Ｉは受信希望信号及びイメージ信号それぞれのＩ信号であり、双方の信号は同相となっている。信号ｆａ１Ｑは受信希望信号及びイメージ信号それぞれのＱ信号であり、双方の信号は互いに逆相となっている。また、同図（ｂ）に示すように、受信希望信号とイメージ信号とは、周波数軸上において、信号ｋ１の周波数ω１を中心として対称の位置にある。
【０１８０】
次いで、ミキサ６２９２ｃ〜６２９２ｆにより２段目の周波数変換が行われる。即ち、ミキサ６２９２ｃにより、信号ｆａ１Ｉが信号ｋ２で周波数変換され、信号ｆｂ１Ｉが生成される。この信号ｆｂ１Ｉは、次式（９）で与えられる。
【数８】
0004631673.tif 000009
【０１８１】
また、ミキサ６２９２ｄにより、信号ｆａ１Ｉが信号ｋ５で周波数変換され、信号ｆｂ１Ｑが生成される。この信号ｆｂ１Ｑは、次式（１０）で与えられる。
【数９】
0004631673.tif 000010
【０１８２】
また、ミキサ６２９２ｅにより、信号ｆａ１Ｑが信号ｋ２で周波数変換され、信号ｆｂ２Ｉが生成される。この信号ｆｂ２Ｉは、次式（１１）で与えられる。
【数１０】
0004631673.tif 000011
【０１８３】
また、ミキサ６２９２ｆにより、信号ｆａ１Ｑが信号ｋ５で周波数変換され、信号ｆｂ２Ｑが生成される。この信号ｆｂ２Ｑは、次式（１２）で与えられる。
【数１１】
0004631673.tif 000012
【０１８４】
ここで、式（９）〜（１２）によれば、この２段目の周波数変換により、周波数がそれぞれ「ω＋ω１＋ω２」、「ω＋ω１−ω２」、「ω−ω１＋ω２」、「ω−ω１−ω２」の４つの信号が生成される。
【０１８５】
図２４，２５は、この２段目の周波数変換により生成される信号の関係の概念を示す図である。図２４，２５中、実線で示される周波数「ω−ω１−ω２」の信号が受信希望信号であり、破線、一点鎖線、二点鎖線で示される他の周波数「ω＋ω１＋ω２」、「ω−ω１＋ω２」、「ω＋ω１−ω２」の信号が、それぞれ、イメージ信号１〜３である。
【０１８６】
図２４は、各信号の移相関係を示している。同図中、上側は、同一の周波数軸上での信号ｆｂ１Ｉと信号ｆｂ１Ｑとの位相関係を示し、下側は、同一の周波数軸上での信号ｆｂ２Ｉと信号ｆｂ２Ｑとの位相関係を示している。同図に示すように、信号ｆｂ１Ｉと信号ｆｂ１Ｑ、信号ｆｂ２Ｉと信号ｆｂ２Ｑとは、それぞれ直交している。
【０１８７】
また、図２５は、各信号の周波数関係を示している。同図に示すように、周波数「ω＋ω１＋ω２」のイメージ信号１は、信号ｋ１の周波数ω１を中心として受信希望信号と対称の位置にあり、周波数「ω−ω１＋ω２」のイメージ信号２は、信号ｋ２の周波数ω２を中心として受信希望信号と対称の位置にあり、周波数「ω＋ω１−ω２」のイメージ信号３は、周波数ω１を中心として周波数ω２と対称の位置の周波数ω２ｉを中心として、イメージ信号１と対称の位置にある。
【０１８８】
そして、式（９）〜（１２）、及び、図２４によれば、各周波数の信号を次のように取り出せる。先ず、周波数「ω−ω１−ω２」の信号ｆ（ω−ω１−ω２）は、次のように取り出せる。即ち、信号ｆｂ１Ｉから信号ｆｂ２Ｑを減算する。また、信号ｆｂ１Ｑと信号ｆｂ２Ｉとを加算し、更にその位相を９０度遅らせる。そして、双方の信号を加算することで、他の周波数の信号成分をキャンセルする。従って、信号ｆ（ω−ω１−ω２）は、次式（１３）で表される。
【数１２】
0004631673.tif 000013
尚、上式（１３）において、関数Ｐ（ｆ）は、信号ｆの位相を９０度遅らせる関数である。
【０１８９】
また、周波数「ω＋ω１＋ω２」の信号ｆ（ω＋ω１＋ω２）は、次のように取り出せる。即ち、信号ｆｂ１Ｉから信号ｆｂ２Ｑを減算する。また、信号ｆｂ１Ｑと信号ｆｂ２Ｑとを加算し、更にその位相を９０度進ませる。そして、双方の信号を加算することで、他の周波数の信号成分をキャンセルする。従って、信号ｆ（ω＋ω１＋ω２）は次式（１４）で表される。
【数１３】
0004631673.tif 000014
【０１９０】
また、周波数「ω−ω１＋ω２」の信号ｆ（ω−ω１＋ω２）は、次のように取り出せる。即ち、信号ｆｂ１Ｉと信号ｆｂ２Ｑとを加算する。また、信号ｆｂ１Ｑから信号ｆｂ２Ｉを減算し、更にその位相を９０度進ませる。そして、双方の信号を加算することで、他の周波数の信号成分をキャンセルする。従って、信号ｆ（ω−ω１＋ω２）は次式（１５）で表される。
【数１４】
0004631673.tif 000015
【０１９１】
また、周波数「ω＋ω１−ω２」の信号ｆ（ω＋ω１−ω２）は、次のように取り出せる。即ち、信号ｆｂ１Ｉと信号ｆｂ２Ｑとを加算する。また、信号ｆｂ１Ｑから信号ｆｂ２Ｉを減算し、更にその位相を９０度遅らせる。そして、双方の信号を加算することで、他の周波数の信号をキャンセルする。従って、信号ｆ（ω＋ω１−ω２）は次式（１６）で表される。
【数１５】
0004631673.tif 000016
【０１９２】
これらの式（１３）〜（１６）から、加減算器６２９４ａ〜６２９４ｄそれぞれの動作内容（加算／減算）が、図２６に示すように決定される。つまり、式（１３）〜（１６）それぞれの前半項の加算／減算により加減算器６２９４ａの動作内容が決まり、後半項の加算／減算により加減算器６２９４ｂの動作内容が決まる。また、式（１３）〜（１６）それぞれの９０度の移相（進ませる／遅らせる）、及び、前半項と後半項との加算／減算により、加減算器６２９４ｃ，６２９４ｄそれぞれの動作内容が決まる。
【０１９３】
そして、この表に従えば、加減算器６２９４ａにより、信号ｆｂ１Ｉと信号ｆｂ２Ｑとを加算合成した信号ｆｄ、或いは、信号ｆｂ１Ｉから信号ｆｂ２Ｑを減算合成した信号ｆｃが生成される。この信号ｆｄは次式（１７）で与えられ、信号ｆｃは次式（１８）で与えられる。
【数１６】
0004631673.tif 000017
【数１７】
0004631673.tif 000018
【０１９４】
また、加減算器６２９４ｂにより、信号ｆｂ１Ｑと信号ｆｂ２Ｉとを加算合成した信号ｆｇ、或いは、信号ｆｂ１Ｑから信号ｆｂ２Ｉを減算合成した信号ｆｅが生成される。この信号ｆｇは次式（１９）で与えられ、信号ｆｅは次式（２０）で与えられる。
【数１８】
0004631673.tif 000019
【数１９】
0004631673.tif 000020
【０１９５】
続いて、ミキサ６２９２ｇ〜６２９２ｊにより３段目の周波数変換が行われる。即ち、ミキサ６２９２ｇにより、信号ｆｃを信号ｋ３で周波数変換した信号ｆｃＩ３、或いは、信号ｆｄを信号ｋ３で周波数変換した信号ｆｄＩ３が生成される。この信号ｆｃＩ３は次式（２１）で与えられ、信号ｆｄＩ３は次式（２２）で与えられる。
【数２０】
0004631673.tif 000021
【数２１】
0004631673.tif 000022
【０１９６】
また、ミキサ６２９２ｈにより、信号ｆｅを信号ｋ６で周波数変換した信号ｆｅＱ３、或いは、信号ｆｇを信号ｋ６で周波数変換した信号ｆｇＱ３が生成される。この信号ｆｅＱ３は次式（２０）で与えられ、信号ｆｇＱ３は次式（２４）で与えられる。
【数２２】
0004631673.tif 000023
【数２３】
0004631673.tif 000024
【０１９７】
また、ミキサ６２９２ｉにより、信号ｆｅを信号ｋ３で周波数変換した信号ｆｅＩ３、或いは、信号ｆｇを信号ｋ３で周波数変換した信号ｆｇＩ３が生成される。この信号ｆｅＩ３は次式（２５）で与えられ、信号ｆｇＩ３は次式（２６）で与えられる。
【数２４】
0004631673.tif 000025
【数２５】
0004631673.tif 000026
【０１９８】
また、ミキサ６２９２ｊにより、信号ｆｃを信号ｋ６で周波数変換した信号ｆｃＱ３、或いは、信号ｆｄを信号ｋ６で周波数変換した信号ｆｄＱ３が生成される。この信号ｆｃＱ３は次式（２７）で与えられ、信号ｆｄＱ３は次式（２８）で与えられる。
【数２６】
0004631673.tif 000027
【数２７】
0004631673.tif 000028
【０１９９】
次いで、加減算器６２９４ｃにより、信号ｆｃＩ３と信号ｆｇＱ３とを加算合成した信号ｆｈ１、或いは、信号ｆｃＩ３から信号ｆｇＱ３を減算合成した信号ｆｈ２、或いは、信号ｆｄＩ３と信号ｆｅＱ３とを加算合成した信号ｆｈ３、或いは、信号ｆｄＩ３から信号ｆｅＱ３を減算合成した信号ｆｈ４が生成される。この信号ｆｈ１は次式（２９ａ）で与えられ、信号ｆｈ２は次式（２９ｂ）で与えられ、信号ｆｈ３は次式（２９ｃ）で与えられ、信号ｆｈ４は次式（２９ｄ）で与えられる。
【数２８】
0004631673.tif 000029
【０２００】
また、加減算器６２９４ｄにより、信号ｆｃＱ３と信号ｆｇＩ３とを加算合成した信号ｆｉ１、或いは、信号ｆｃＱ３から信号ｆｇＩ３を減算合成した信号ｆｉ２、或いは、信号ｆｄＱ３と信号ｆｅＩ３とを加算合成した信号ｆｉ３、或いは、信号ｆｄＱ３から信号ｆｅＩ３を減算合成した信号ｆｉ４が生成される。この信号ｆｉ１は式（３０ａ）で与えられ、信号ｆｉ２は式（３０ｂ）で与えられ、信号ｆｉ３は式（３０ｃ）で与えられ、信号ｆｉ４は式（３０ｄ）で与えられる。
【数２９】
0004631673.tif 000030
【０２０１】
ここで、受信希望信号を取り出すため、加減算器６２９４ａ，６２９４ｄを減算合成させ、加減算器６２９４ｂ，６２９４ｃを加算合成させると、加減算器６２９４ａからは、式（１８）で与えられる信号ｆｃが出力され、加減算器６２９４ｂからは、式（１９）で与えられる信号ｆｇが出力される。そして、加減算器６２９４ｃからは、式（２９ａ）で与えられる信号ｆｈ１が出力され、加減算器６２９４ｄからは、式（３０ｂ）で与えられる信号ｆｉ２が出力される。
【０２０２】
そして、この式（２９ａ），（３０ｂ）によれば、次式（３１ａ）又は（３１ｂ）を満たす周波数ωが受信周波数となる。従って、受信周波数ωは次式（３２ａ）又は（３２ｂ）となる。
【数３０】
0004631673.tif 000031
【数３１】
0004631673.tif 000032
【０２０３】
また、加算器６２９５から出力される信号ｄは、次式（３３）で与えられる。
【数３２】
0004631673.tif 000033
【０２０４】
そして、この信号ｄは所定のＬＰＦ（不図示）を通過することで高周波成分が遮断され、最終的な出力信号ｄは、ｄ＝２、となり、信号レベルだけを取り出すことができる。
【０２０５】
尚、図２２の多段周波数変換回路６２９Ｇでは、周波数が異なる３つの分周信号ｋ１〜ｋ３を用いて３段の周波数変換を行うこととしたが、４段以上の周波数変換を行うこととしても良い。この場合、ミキサ６２９２ｇ〜６２９２ｊ、及び、加減算器６２９４ｃ，６２９４ｄを含む部分回路６２４Ｇを、行いたい周波数変換の段数に応じた段数だけ設け、各段それぞれに分周信号ｋを入力すれば良い。
【０２０６】
（Ｂ）また、上述した実施形態では、本発明を、標準電波を受信する電波時計に適用した場合を説明したが、これ以外の電波受信装置についても同様に適用可能である。
【０２０７】
（Ｃ）また、上述した実施形態では、基準周波数信号を周波数が３２．７６８ｋＨｚの信号としたが、他の周波数であっても同様に実現可能であるのは勿論である。
【図面の簡単な説明】
【０２０８】
【図１】実施形態における電波時計の構成図。
【図２】電波受信装置の構成図。
【図３】基本回路の構成図。
【図４】検波回路の構成図。
【図５】４０ｋＨｚの標準電波を受信する場合の受信動作の説明図。
【図６】４０ｋＨｚの標準電波を受信する場合の受信動作の説明図。
【図７】７７．５ｋＨｚの標準電波を受信する場合の受信動作の説明図。
【図８】７７．５ｋＨｚの標準電波を受信する場合の受信動作の説明図。
【図９】７７．５ｋＨｚの標準電波を受信する場合の受信動作の説明図。
【図１０】各周波数の標準電波を受信する場合の分周信号及び周波数変換（乗算合成）した信号の一覧表。
【図１１】実施例１における基本回路の構成図。
【図１２】実施例２における電波受信装置の構成図。
【図１３】実施例２における基本回路の構成図。
【図１４】実施例３における基本回路の構成図。
【図１５】実施例４における電波受信装置の構成図。
【図１６】変形例の電波受信装置の構成図。
【図１７】イメージ信号の説明図。
【図１８】実施例５における基本回路の構成図。
【図１９】移相回路の構成図。
【図２０】実施例５におけるイメージ信号除去の原理の説明図。
【図２１】変形例の電波受信装置の構成図。
【図２２】変形例の多段周波数変換回路の構成図。
【図２３】１段の周波数変換により生成される各信号の関係の概念図。
【図２４】２段の周波数変換により生成される各信号の移相関係の概念図。
【図２５】２段の周波数変換により生成される各信号の周波数関係の概念図。
【図２６】各加減算器の動作内容。
【符号の説明】
【０２０９】
１  電波時計
１００  ＣＰＵ
２００  入力部
３００  表示部
４００  ＲＯＭ
５００  ＲＡＭ
６００  受信制御部
６２０  電波受信装置
６２１  受信アンテナ
６２２  ＲＦ増幅回路
６２３  多段周波数変換回路
６２４  基本回路
６２４１  ミキサ
６２４２  フィルタ回路
６２４３  増幅器
６２５  分周回路
６２６  検波回路
６２６１  １／２分周器
６２６２  論理ゲート
６２６３，６２６４  ミキサ
６２６５，６２６６  ＬＰＦ
６２６７，６２６８  二乗回路
６２６９  加算器
６２７  ＡＧＣ回路
６２８  スイッチ群
７００  タイムコード生成部
８００  計時回路部
９００  発振回路部
【図１】
0004631673.tif 000034
【図２】
0004631673.tif 000035
【図３】
0004631673.tif 000036
【図４】
0004631673.tif 000037
【図５】
0004631673.tif 000038
【図６】
0004631673.tif 000039
【図７】
0004631673.tif 000040
【図８】
0004631673.tif 000041
【図９】
0004631673.tif 000042
【図１０】
0004631673.tif 000043
【図１１】
0004631673.tif 000044
【図１２】
0004631673.tif 000045
【図１３】
0004631673.tif 000046
【図１４】
0004631673.tif 000047
【図１５】
0004631673.tif 000048
【図１６】
0004631673.tif 000049
【図１７】
0004631673.tif 000050
【図１８】
0004631673.tif 000051
【図１９】
0004631673.tif 000052
【図２０】
0004631673.tif 000053
【図２１】
0004631673.tif 000054
【図２２】
0004631673.tif 000055
【図２３】
0004631673.tif 000056
【図２４】
0004631673.tif 000057
【図２５】
0004631673.tif 000058
【図２６】
0004631673.tif 000059