(57)【特許請求の範囲】
【請求項１】
走査信号線駆動回路およびデータ信号線駆動回路によって垂直配向モードで駆動される液晶表示パネルに用いられ、ＴＦＴ、走査信号線、データ信号線、および、補助容量電位の容量配線が形成されるＴＦＴ基板であって、
各画素において、
第１の電圧印加用電極が、前記容量配線に接続されるとともに、互いに基板面に沿って間隔を置いて複数配置されており、
隣接する前記第１の電圧印加用電極どうしの間の、前記基板面からの高さが前記第１の電圧印加用電極よりも高い位置に配置された第２の電圧印加用電極が、前記走査信号線の電圧により導通する前記ＴＦＴを介して前記データ信号線に接続されるとともに、前記基板面に沿って配置されており、
前記第２の電圧印加用電極の前記基板面側に、前記容量配線と接続されるとともに、前記第１の電圧印加用電極と接続された第３の電極が配置されており、
前記第２の電圧印加用電極は、前記第１の電圧印加用電極との間に液晶を介在させて液晶容量を形成するとともに、前記第３の電極との間に液晶を介在させずに補助容量を形成することを特徴とするＴＦＴ基板。
【請求項２】
前記第３の電極は、前記第２の電圧印加用電極の前記基板面側に、絶縁層を介して配置されていることを特徴とする請求の範囲第１項に記載のＴＦＴ基板。
【請求項３】
走査信号線駆動回路およびデータ信号線駆動回路によって垂直配向モードで駆動される液晶表示パネルに用いられ、ＴＦＴ、走査信号線、データ信号線、および、補助容量電位の容量配線が形成されるＴＦＴ基板であって、
各画素において、
第１の電圧印加用電極が、前記容量配線に接続されるとともに、互いに基板面に沿って間隔を置いて複数配置されており、
隣接する前記第１の電圧印加用電極どうしの間の、前記基板面からの高さが前記第１の電圧印加用電極よりも高い位置に配置された第２の電圧印加用電極が、前記走査信号線の電圧により導通する前記ＴＦＴを介して前記データ信号線に接続されるとともに、前記基板面に沿って配置され、前記第１の電圧印加用電極との間に液晶を介在させて液晶容量を形成しており、
前記第１の電圧印加用電極は、透明電極からなり、突起状の絶縁物と、前記絶縁物の周囲にある前記基板面とを覆うように設けられていることを特徴とするＴＦＴ基板。
【請求項４】
走査信号線駆動回路およびデータ信号線駆動回路によって垂直配向モードで駆動される液晶表示パネルに用いられ、ＴＦＴ、走査信号線、データ信号線、および、補助容量電位の容量配線が形成されるＴＦＴ基板であって、
各画素において、
第１の電圧印加用電極が、前記容量配線に接続されるとともに、互いに基板面に沿って間隔を置いて複数配置されており、
隣接する前記第１の電圧印加用電極どうしの間の、前記基板面からの高さが前記第１の電圧印加用電極よりも高い位置に配置された第２の電圧印加用電極が、前記走査信号線の電圧により導通する前記ＴＦＴを介して前記データ信号線に接続されるとともに、前記基板面に沿って配置され、前記第１の電圧印加用電極との間に液晶を介在させて液晶容量を形成しており、
上部に前記第２の電圧印加用電極を含む凸部が前記基板面上に複数並べられており、
前記凸部および前記第１の電圧印加用電極を覆う垂直配向膜が形成されており、
前記第１の電圧印加用電極は、透明電極からなり、隣接する２つの前記凸部の間にある前記基板面上に平面状に設けられていることを特徴とするＴＦＴ基板。
【請求項５】
請求の範囲第１項に記載のＴＦＴ基板の製造方法であって、
前記第１の電圧印加用電極、前記第３の電極、前記走査信号線、および、前記ＴＦＴのゲート電極を、同じ材料で同時に形成し、
前記第１の電圧印加用電極を形成した後に、前記第２の電圧印加用電極を、絶縁層を介在させて前記第１の電圧印加用電極よりも高い位置に、前記走査信号線と同じ材料で形成することを特徴とするＴＦＴ基板の製造方法。
【請求項６】
前記第２の電圧印加用電極と前記第３の電極との間の絶縁層の一部であって前記第３の電極に続いて形成する絶縁膜と、前記ＴＦＴのゲート絶縁膜とを、同じ材料で同時に形成することを特徴とする請求の範囲第５項に記載のＴＦＴ基板の製造方法。
【請求項７】
請求の範囲第１項ないし第４項のいずれか１項に記載のＴＦＴ基板を備えていることを特徴とする液晶表示パネル。
【請求項８】
前記液晶の層厚は２．８μｍ以上１０μｍ以下であることを特徴とする請求の範囲第７項に記載の液晶表示パネル。
【請求項９】
請求の範囲第７項または第８項に記載の液晶表示パネルを備えていることを特徴とする液晶表示装置。
【請求項１０】
前記ＴＦＴ基板が前記ＴＦＴ基板に対する対向電極を有しない対向基板と組み合わされて前記液晶表示パネルが構成されており、液晶がＭＶＡモードで駆動されることを特徴とする請求の範囲第９項に記載の液晶表示装置。
【請求項１１】
前記ＴＦＴ基板において、前記第１の電圧印加用電極と前記第２の電圧印加用電極とは、前記基板面に沿って互いに平行に延びた状態に設けられており、
前記対向基板には、液晶分子を配向制御する構造物が設けられていないことを特徴とする請求の範囲第１０項に記載の液晶表示装置。
【請求項１２】
前記第１の電圧印加用電極と前記第２の電圧印加用電極との間であって前記第２の電圧印加用電極よりも前記基板面側の領域に、液晶分子が応答するような、前記基板面に平行な横電界を生じないことを特徴とする請求の範囲第１０項または第１１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶に電圧を印加する電極の電界集中用パターンが、液晶層の厚み方向の上下で互い違いに並んだ構成を有する液晶表示装置に関するものである。
【背景技術】
【０００２】
従来から、広視野角特性を有するＭＶＡ(Multi-domain Vertical Alignment)駆動方式の液晶表示装置が提案されている。図５に、特許文献１に記載されたＭＶＡ駆動方式の液晶表示装置１３０における画素の平面図を示す。また、図６の（ａ）〜（ｃ）に、この画素のＩ−Ｉ断面図を示す。【０００３】
図５の画素の平面図は、ＴＦＴ基板とカラーフィルタ基板との両者を併せて示すものである。ＴＦＴ基板には、ゲートバスライン１０、ドレインバスライン１２、ＴＦＴ１４、および、画素電極１６を備えている。カラーフィルタ基板は、突起２０を備えている。【０００４】
ＴＦＴ１４はソース電極１２Ｓおよびドレイン電極１２Ｄを備えており、ソース電極１２Ｓは画素電極１６に接続されており、ドレイン電極１２Ｄはドレインバスライン１２に接続されている。また、ＴＦＴ１４のゲート電極はゲートバスライン１０に接続されている。【０００５】
画素電極１６には、画素領域に対して斜めとなるようにスリット１８が設けられている。スリット１８はＴＦＴ基板側の液晶の配向を制御する構造物となっている。また、画素電極１６には、スリット１８によって電気的に分離されないように接続部１６ａが設けられ、これによって一画素内の画素電極１６は電気的に接続されている。【０００６】
突起２０は、カラーフィルタ基板側の液晶の配向を制御する構造物となっており、ＴＦＴ基板のスリット１８とともに液晶の配向を制御する。突起２０は、レジストなどの絶縁体（誘電体）からなる。【０００７】
また、図６の（ａ）〜（ｃ）から分かるように、ＴＦＴ基板側は、ガラス基板２４上に画素電極１６が形成され、画素電極１６および画素電極１６に形成されたスリット１８を覆って配向膜（垂直配向膜）３２が形成された構成である。また、カラーフィルタ基板側は、ガラス基板２２上に画素電極１６に対向して全面に補助容量電極２６が形成されるとともに、補助容量電極２６上に突起２０が形成され、さらに補助容量電極２６および突起２０を覆って配向膜（垂直配向膜）２８が形成された構成である。また、ＴＦＴ基板とカラーフィルタ基板との間には液晶層ＬＣが設けられている。なお、図５の符号４０は、配向不良領域を表している。【０００８】
図６の（ａ）は、一対の基板の電極間に電圧が印加されていない場合の液晶の状態を示している。液晶分子は配向膜３２および２８に対して垂直に配向している。従って、突起２０表面に形成されている配向膜２８に対しても液晶分子は垂直に配向し、突起２０表面近傍の液晶分子はガラス基板２２に対して傾斜した状態となる。また、図示していないが、ガラス基板２２・２４の外側には一対の偏光板がクロスニコルの状態で配置され、よって電圧無印加の状態では黒表示となる。【０００９】
図６の（ｂ）は、一対の基板の電極間に電圧を印加した場合の等電位線を示している。電極１６と２６との間に電圧を印加すると、スリット１８や突起２０が形成された部分での電界の分布が他の部分とは異なるようになる。【００１０】
図６の（ｃ）は、一対の基板の電極間に電圧を印加した場合の液晶の状態を示している。液晶分子は図中矢印の方向に、すなわち電界の方向と垂直となる方向に電圧の大きさに応じて倒れていき、電圧印加の状態では白表示が得られることとなる。このとき、突起２０近傍の液晶分子は、突起２０が図５に示すように線状に設けられたものである場合、突起２０を境界として突起２０が設けられる方向に対してほぼ垂直な２方向に倒れる。同様に、スリット１８近傍の液晶分子も、スリット１８を境界としてスリット１８が設けられる方向に対してほぼ垂直な２方向に倒れる。【００１１】
このようにして、図６の（ａ）の２つの一点鎖線の間の領域（図５中に〔Ａ〕で示されている領域）では、液晶分子が同じ方向に倒れる、すなわち同じ方向に配向する領域が形成される。そして、図５に〔Ａ〕〜〔Ｄ〕で代表的に示すように、ＭＶＡ液晶表示装置１３０では、１つの画素中に４つの異なる配向方向の領域が形成されるため、広視野角という特性が得られる。【００１２】
特許文献２には液晶層の上下に互い違いに配置された櫛形電極を有する液晶表示装置が、また、特許文献３には液晶層の上下に互い違いに配置された櫛歯電極を有するＩＰＳ駆動方式の液晶表示装置が開示されている。
【特許文献１】日本国公開特許公報「特開２００１−８３５１７号公報（公開日：２００１年３月３０日）」
【特許文献２】日本国公開特許公報「特開平９−２４４０４６号公報（公開日：１９９７年９月１９日）」
【特許文献３】日本国公開特許公報「特開２０００−５６３２５号公報（公開日：２０００年２月２５日）」
【発明の開示】
【００１３】
しかしながら、特許文献１を初めとするＭＶＡ駆動方式の液晶表示装置では、一般に、ＴＦＴ基板において、ゲート電極層あるいは補助容量配線層、アモルファスシリコン層、ソース電極層、絶縁層、および、透明電極層の５層を要し、カラーフィルタ基板においてブラックマトリクスを除き、ＲＧＢの色層、透明電極、および、突起層の３層を要する。従って、層数が多く、製造プロセスが複雑になるという問題があった。
【００１４】
また、特許文献２や３の液晶表示装置でも、同様の問題が発生する。
【００１５】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、液晶に電圧を印加する電極の電界集中用パターンが、液晶層の厚み方向の上下で互い違いに並んだ構成を有する液晶表示装置に用いられるＴＦＴ基板であって、製造プロセスが簡略化されたＴＦＴ基板、およびそれを備える液晶表示パネルならびに液晶表示装置、ＴＦＴ基板の製造方法を実現することにある。
【００１６】
本発明のＴＦＴ基板は、上記課題を解決するために、走査信号線駆動回路およびデータ信号線駆動回路によって駆動される液晶表示パネルに用いられ、ＴＦＴ、走査信号線、および、データ信号線が形成されるＴＦＴ基板であって、各画素において、第１の電圧印加用電極が、互いに基板面に沿って間隔を置いて複数配置されており、隣接する前記第１の電圧印加用電極どうしの間の、前記基板面からの高さが前記第１の電圧印加用電極よりも高い位置に配置された第２の電圧印加用電極が、前記基板面に沿って配置されており、前記第２の電圧印加用電極の前記基板面側に、前記第１の電圧印加用電極と接続された第３の電極が配置されており、前記走査信号線の電圧により前記ＴＦＴが導通状態となると、前記データ信号線が前記第２の電圧印加用電極に接続されることにより、前記第１の電圧印加用電極と前記第２の電圧印加用電極との間に液晶への印加電圧が印加される状態であって、かつ、前記第１の電圧印加用電極と前記第３の電極との間には液晶への印加電圧が印加されない状態となることを特徴としている。
【００１７】
上記の発明によれば、各画素において、液晶に電圧を印加するための電極が、第１の電圧印加用電極および第２の電圧印加用電極として、ともにＴＦＴ基板上に配置される。第１の電圧印加用電極は基板面に沿って間隔を置いて複数配置されており、また、第２の電圧印加用電極は、隣接する前記第１の電圧印加用電極どうしの間の、基板面からの高さが前記第１の電圧印加用電極よりも高い位置に、そして、基板面に沿って配置されている。また、第１の電圧印加用電極に接続された第３の電極が、第２の電圧印加用電極の基板面側に配置されている。
【００１８】
そして、走査信号線の電圧によりＴＦＴが導通状態となると、データ信号線が第２の電圧印加用電極に接続されることにより、第１の電圧印加用電極と第２の電圧印加用電極との間に液晶への印加電圧が印加される状態であって、かつ、第１の電圧印加用電極と第３の電極との間には液晶への印加電圧が印加されない状態となる。
【００１９】
従って、第１の電圧印加用電極と第２の電圧印加用電極とは、走査信号線の電圧によりＴＦＴが導通状態となってデータ信号線が第２の電圧印加用電極に接続されることによって、互いの間に液晶へ印加する電圧を印加したときに、電界集中用電極として機能する。
【００２０】
ここで、電界集中用電極とは、第１の電圧印加用電極と第２の電圧印加用電極との間にセル厚方向に高低差がある電位差を生じる電極のことである。
【００２１】
また、第１の電圧印加用電極と第３の電極とは互いに接続されており、互いの間で液晶への電圧印加がなされない電極として機能する。
【００２２】
従って、ＴＦＴ基板は、第１の電圧印加用電極と、基板面から第２の電圧印加用電極までの絶縁層と、第２の電圧印加用電極とを形成し、さらに垂直配向膜を形成して負の誘電率異方性を有する液晶を充填するだけで、液晶層の厚み方向の上下間で液晶に電圧を印加する構成が実現可能となる。また、ＴＦＴ基板と対向して配置される基板に、電極を形成する必要がない。
【００２３】
以上により、液晶に電圧を印加する電極の電界集中用パターンが、液晶層の厚み方向の上下で互い違いに並んだ構成を有する液晶表示装置に用いられるＴＦＴ基板であって、製造プロセスが簡略化されたＴＦＴ基板を実現することができるという効果を奏する。
【００２４】
本発明のＴＦＴ基板は、上記課題を解決するために、前記第３の電極は、前記第２の電圧印加用電極の前記基板面側に、絶縁層を介して配置されていることを特徴としている。
【００２５】
上記の発明によれば、第１の電圧印加用電極と接続された第３の電極は、絶縁層を介して第２の電圧印加用電極との間に静電容量を形成するので、補助容量電極として機能する電極を設けることができるという効果を奏する。
【００２６】
本発明のＴＦＴ基板は、上記課題を解決するために、走査信号線駆動回路およびデータ信号線駆動回路によって駆動される液晶表示パネルに用いられ、ＴＦＴ、走査信号線、および、データ信号線が形成されるＴＦＴ基板であって、各画素において、第１の電圧印加用電極が、互いに基板面に沿って間隔を置いて複数配置されており、隣接する前記第１の電圧印加用電極どうしの間の、前記基板面からの高さが前記第１の電圧印加用電極よりも高い位置に配置された第２の電圧印加用電極が、前記基板面に沿って配置されており、前記走査信号線の電圧により前記ＴＦＴが導通状態となると、前記データ信号線が前記第２の電圧印加用電極に接続されることにより、前記第１の電圧印加用電極と前記第２の電圧印加用電極との間に液晶への印加電圧が印加される状態となり、前記第１の電圧印加用電極は、透明電極からなり、突起状の絶縁物と、前記絶縁物の周囲にある前記基板面とを覆うように設けられていることを特徴としている。
【００２７】
上記の発明によれば、各画素において、液晶に電圧を印加するための電極が、第１の電圧印加用電極および第２の電圧印加用電極として、ともにＴＦＴ基板上に配置される。第１の電圧印加用電極は基板面に沿って間隔を置いて複数配置されており、また、第２の電圧印加用電極は、隣接する前記第１の電圧印加用電極どうしの間の、基板面からの高さが前記第１の電圧印加用電極よりも高い位置に、そして、基板面に沿って配置されている。
【００２８】
そして、走査信号線の電圧によりＴＦＴが導通状態となると、データ信号線が第２の電圧印加用電極に接続されることにより、第１の電圧印加用電極と第２の電圧印加用電極との間に液晶への印加電圧が印加される状態となる。
【００２９】
従って、第１の電圧印加用電極と第２の電圧印加用電極とは、走査信号線の電圧によりＴＦＴが導通状態となってデータ信号線が第２の電圧印加用電極に接続されることによって、互いの間に液晶へ印加する電圧を印加したときに、電界集中用電極として機能する。
【００３０】
ここで、電界集中用電極とは、第１の電圧印加用電極と第２の電圧印加用電極との間にセル厚方向に高低差がある電位差を生じる電極のことである。
【００３１】
従って、ＴＦＴ基板は、第１の電圧印加用電極と、基板面から第２の電圧印加用電極までの絶縁層と、第２の電圧印加用電極とを形成し、さらに垂直配向膜を形成して負の誘電率異方性を有する液晶を充填するだけで、液晶層の厚み方向の上下間で液晶に電圧を印加する構成が実現可能となる。また、ＴＦＴ基板と対向して配置される基板に、電極を形成する必要がない。
【００３２】
以上により、液晶に電圧を印加する電極の電界集中用パターンが、液晶層の厚み方向の上下で互い違いに並んだ構成を有する液晶表示装置に用いられるＴＦＴ基板であって、製造プロセスが簡略化されたＴＦＴ基板を実現することができるという効果を奏する。
【００３３】
また、第１の電圧印加用電極と第２の電圧印加用電極との間に電界が形成されたときに、電気力線の通る範囲が、液晶分子が倒れるときのダイレクタ方向に広がり、表示に寄与する液晶分子が増加する。そして、透明電極を用いているために、基板の背面側からの光を遮らずに済む。従って、表示の明るさが格段に向上するという効果を奏する。
【００３４】
本発明のＴＦＴ基板は、上記課題を解決するために、走査信号線駆動回路およびデータ信号線駆動回路によって駆動される液晶表示パネルに用いられ、ＴＦＴ、走査信号線、および、データ信号線が形成されるＴＦＴ基板であって、各画素において、第１の電圧印加用電極が、互いに基板面に沿って間隔を置いて複数配置されており、隣接する前記第１の電圧印加用電極どうしの間の、前記基板面からの高さが前記第１の電圧印加用電極よりも高い位置に配置された第２の電圧印加用電極が、前記基板面に沿って配置されており、前記走査信号線の電圧により前記ＴＦＴが導通状態となると、前記データ信号線が前記第２の電圧印加用電極に接続されることにより、前記第１の電圧印加用電極と前記第２の電圧印加用電極との間に液晶への印加電圧が印加される状態となり、前記第１の電圧印加用電極は、透明電極からなり、隣接する前記第２の電圧印加用電極間にある前記基板面上に平面状に設けられていることを特徴としている。
【００３５】
上記の発明によれば、各画素において、液晶に電圧を印加するための電極が、第１の電圧印加用電極および第２の電圧印加用電極として、ともにＴＦＴ基板上に配置される。第１の電圧印加用電極は基板面に沿って間隔を置いて複数配置されており、また、第２の電圧印加用電極は、隣接する前記第１の電圧印加用電極どうしの間の、基板面からの高さが前記第１の電圧印加用電極よりも高い位置に、そして、基板面に沿って配置されている。
【００３６】
そして、走査信号線の電圧によりＴＦＴが導通状態となると、データ信号線が第２の電圧印加用電極に接続されることにより、第１の電圧印加用電極と第２の電圧印加用電極との間に液晶への印加電圧が印加される状態となる。
【００３７】
従って、第１の電圧印加用電極と第２の電圧印加用電極とは、走査信号線の電圧によりＴＦＴが導通状態となってデータ信号線が第２の電圧印加用電極に接続されることによって、互いの間に液晶へ印加する電圧を印加したときに、電界集中用電極として機能する。
【００３８】
ここで、電界集中用電極とは、第１の電圧印加用電極と第２の電圧印加用電極との間にセル厚方向に高低差がある電位差を生じる電極のことである。
【００３９】
従って、ＴＦＴ基板は、第１の電圧印加用電極と、基板面から第２の電圧印加用電極までの絶縁層と、第２の電圧印加用電極とを形成し、さらに垂直配向膜を形成して負の誘電率異方性を有する液晶を充填するだけで、液晶層の厚み方向の上下間で液晶に電圧を印加する構成が実現可能となる。また、ＴＦＴ基板と対向して配置される基板に、電極を形成する必要がない。
【００４０】
以上により、液晶に電圧を印加する電極の電界集中用パターンが、液晶層の厚み方向の上下で互い違いに並んだ構成を有する液晶表示装置に用いられるＴＦＴ基板であって、製造プロセスが簡略化されたＴＦＴ基板を実現することができるという効果を奏する。
【００４１】
また、第１の電圧印加用電極と第２の電圧印加用電極との間に電界が形成されたときに、電気力線の通る範囲が、液晶分子が倒れるときのダイレクタ方向に広がり、表示に寄与する液晶分子が増加する。そして、透明電極を用いているために、基板の背面側からの光を遮らずに済む。従って、表示の明るさが格段に向上するという効果を奏する。
【００４２】
本発明のＴＦＴ基板は、上記課題を解決するために、前記液晶は、垂直配向モードで駆動される液晶であることを特徴としている。
【００４３】
上記の発明によれば、第１の電圧印加用電極と第２の電圧印加用電極との間に形成される電界により、液晶分子の配向を良好に制御することができるという効果を奏する。
【００４４】
本発明のＴＦＴ基板は、上記課題を解決するために、前記液晶の層厚は２．８μｍ以上１０μｍ以下であることを特徴としている。
【００４５】
上記の発明によれば、液晶の厚みが、第１の電圧印加用電極および第２の電圧印加用電極を配置した状態で良好な表示を行うことができる厚みになるという効果を奏する。
【００４６】
本発明のＴＦＴ基板の製造方法は、上記課題を解決するために、前記第３の電極を備える前記ＴＦＴ基板の製造方法であって、前記第１の電圧印加用電極、前記第３の電極、前記走査信号線、および、前記ＴＦＴのゲート電極を、同じ材料で同時に形成し、前記第１の電圧印加用電極を形成した後に、前記第２の電圧印加用電極を、前記走査信号線と同じ材料で形成することを特徴としている。
【００４７】
上記の発明によれば、第１の電圧印加用電極、第３の電極、走査信号線、および、ＴＦＴのゲート電極を、同じ材料で同時に形成し、第１の電圧印加用電極を形成した後に、第２の電圧印加用電極を、走査信号線と同じ材料で形成するので、ＴＦＴ基板上の全体の層数の削減およびプロセスの簡略化を容易に行うことができるという効果を奏する。
【００４８】
本発明のＴＦＴ基板の製造方法は、上記課題を解決するために、前記第２の電圧印加用電極と前記第３の電極との間の絶縁層の一部であって前記第３の電極に続いて形成する絶縁膜と、前記ＴＦＴのゲート絶縁膜とを、同じ材料で同時に形成することを特徴としている。
【００４９】
上記の発明によれば、第３の電極に続いて形成する絶縁膜と、前記ＴＦＴのゲート絶縁膜とを、同じ材料で同時に形成するので、第３の電極を形成する場合にも、ＴＦＴ基板上の全体の層数の削減およびプロセスの簡略化を容易に行うことができるという効果を奏する。
【００５０】
本発明の液晶表示パネルは、上記課題を解決するために、前記ＴＦＴ基板を備えていることを特徴としている。
【００５１】
上記の発明によれば、液晶に電圧を印加する電極の電界集中用パターンが、液晶層の厚み方向の上下で互い違いに並んだ構成を有する液晶表示装置に用いられるＴＦＴ基板を備える液晶表示パネルであって、製造プロセスが簡略化された液晶表示パネルを実現することができるという効果を奏する。
【００５２】
本発明の液晶表示装置は、上記課題を解決するために、前記表示パネルを備えていることを特徴としている。
【００５３】
上記の発明によれば、液晶に電圧を印加する電極の電界集中用パターンが、液晶層の厚み方向の上下で互い違いに並んだ構成を有する液晶表示装置であって、製造プロセスが簡略化された液晶表示装置を実現することができるという効果を奏する。
【００５４】
本発明の液晶表示装置は、上記課題を解決するために、前記ＴＦＴ基板が前記ＴＦＴ基板に対する対向電極を有しない対向基板と組み合わされて前記液晶表示パネルが構成されており、液晶がＭＶＡモードで駆動されることを特徴としている。
【００５５】
上記の発明によれば、ＴＦＴ基板側で第１の電圧印加用電極と第２の電圧印加用電極との間に形成される、液晶層の厚み方向の上下間を結ぶ斜め方向電界を用いながら、液晶層をマルチドメイン化することにより、液晶をＭＶＡモードで駆動することができるので、対向基板に対向電極を設けずに液晶をＭＶＡモードで駆動することにより、対向基板側の構成が簡略化されたＭＶＡ駆動方式の液晶表示装置を実現することができるという効果を奏する。
【００５６】
本発明の液晶表示装置は、上記課題を解決するために、前記ＴＦＴ基板において、前記第１の電圧印加用電極と前記第２の電圧印加用電極とは、前記基板面に沿って互いに平行に延びた状態に設けられており、前記対向基板には、液晶を配向制御する構造物が設けられていないことを特徴としている。
【００５７】
上記の発明によれば、第１の電圧印加用電極と第２の電圧印加用電極とが基板面に沿って互いに平行に延びた状態に設けられているので、互いに隣接する第１の電圧印加用電極と第２の電圧印加用電極との間の斜め方向電界として、上記の延びる方向に沿って、方向と強さとが一様に分布する電界が得られる。従って、互いに隣接する第１の電圧印加用電極と第２の電圧印加用電極との間の領域で、液晶分子の倒れる向きが揃い、この領域で１つのドメインを構成することができる。さらに、少なくとも互いに隣接する領域どうしでは斜め方向電界が互いに対称に分布することにより液晶分子の倒れる方向が互いに反対になるので、異なるドメインを構成することができる。従って、液晶層を容易にマルチドメイン化することができ、対向基板において液晶を配向制御する構造物を省略することにより、非常に簡略化された構成のＭＶＡ駆動方式の液晶表示装置を実現することができるという効果を奏する。
【００５８】
本発明の液晶表示装置は、上記課題を解決するために、前記第１の電圧印加用電極と前記第２の電圧印加用電極との間であって前記第２の電圧印加用電極よりも前記基板面側の領域に、液晶分子が応答するような、前記基板面に平行な横電界を生じないことを特徴としている。
【００５９】
上記の発明によれば、第１の電圧印加用電極と第２の電圧印加用電極との間であって第２の電圧印加用電極よりも基板面側の領域、すなわち表示に寄与する液晶分子が存在している領域に、液晶分子が応答するような、基板面に平行な横電界を生じないようにするので、第１の電圧印加用電極と第２の電圧印加用電極との間に電圧を印加しているにも関わらず液晶分子が垂直配向するように応答してしまう部分が生じないようにすることができる。従って、ＭＶＡモードによる表示を高品位にすることができるという効果を奏する。
【００６０】
本発明の他の目的、特徴、および優れた点は、以下に示す記載によって十分分かるであろう。また、本発明の利点は、添付図面を参照した次の説明によって明白になるであろう。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施形態を示すものであり、画素の構成を示す平面図である。
【図２】図１の画素の断面図であり、（ａ）はＡ−Ｂ線断面を示し、（ｂ）はＣ−Ｄ線断面を示し、（ｃ）はＥ−Ｆ線断面を示している。
【図３】ＴＦＴ基板の製造方法を示すプロセスステップ図であり、（ａ）ないし（ｅ）はこの順でプロセスが進められることを示している。
【図４】図１の画素を備える液晶表示装置の構成を示すブロック図である。
【図５】従来技術を示すものであり、画素の構成を示す平面図である。
【図６】図５の画素の構成および動作を示す断面図であり、（ａ）は電圧無印加時の液晶の状態を示し、（ｂ）は液晶に電圧を印加した状態での等電位線を示し、（ｃ）は電圧印加時の液晶の状態を示している。
【図７】従来の画素構造の駆動原理を示す図であり、（ａ）は等価回路を示し、（ｂ）は駆動電位波形を示している。
【図８】本実施形態の画素構造の駆動原理を示す図であり、（ａ）は等価回路を示し、（ｂ）は駆動電位波形を示している。
【図９】本実施形態の構成において第１の電極配置を有する画素の液晶の応答を示す図であり、（ａ）は電圧無印加状態、（ｂ）は電圧印加状態を示している。
【図１０】本実施形態の構成において第２の電極配置を有する画素の液晶の応答を示す図であり、（ａ）は電圧無印加状態、（ｂ）は電圧印加状態を示している。
【図１１】本実施形態の構成において第３の電極配置を有する画素の液晶の応答を示す図であり、（ａ）は電圧無印加状態、（ｂ）は電圧印加状態を示している。
【符号の説明】
【００６２】
１            画素
２            ゲート電極
２ａ          容量電極（第１の電圧印加用電極）
２ｂ          容量電極（第３の電極）
３            絶縁膜、ゲート絶縁膜
６            透明絶縁膜
７            画素電極（第２の電圧印加用電極）
７ａ          ソース電極
７ｂ          ドレイン電極
５２          容量電極（第１の電圧印加用電極）
６１          容量電極（第１の電圧印加用電極）
４００        ゲートドライバ（走査信号線駆動回路）
３００        ソースドライバ（データ信号線駆動回路）
ＧＬ          ゲートライン（走査信号線）
ＳＬ          ソースライン（データ信号線）
【発明を実施するための最良の形態】
【００６３】
本発明の一実施形態について図１ないし図４、および、図７ないし図９に基づいて説明すると以下の通りである。【００６４】
図４は、液晶表示装置の構成を、その表示部の等価回路と共に示すブロック図である。この液晶表示装置は、データ信号線駆動回路としてのソースドライバ３００と、走査信号線駆動回路としてのゲートドライバ４００と、アクティブマトリクス形の表示部１００と、ソースドライバ３００およびゲートドライバ４００を制御するための表示制御回路２００と、階調電圧源６００とを備えている。【００６５】
上記液晶表示装置における表示部１００は、複数本（ｍ本）の走査信号線としてのゲートラインＧＬ１〜ＧＬｍと、それらのゲートラインＧＬ１〜ＧＬｍのそれぞれと交差する複数本（ｎ本）のデータ信号線としてのソースラインＳＬ１〜ＳＬｎと、それらのゲートラインＧＬ１〜ＧＬｍとソースラインＳＬ１〜ＳＬｎとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素形成部とを含む。これらの画素形成部はマトリクス状に配置されて画素アレイを構成し、各画素形成部は、対応する交差点を通過するゲートラインＧＬｊにゲート端子が接続されると共に当該交差点を通過するソースラインＳＬｉにソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極（第２の電圧印加用電極）と、上記複数の画素形成部に共通的に設けられた電極である容量電極（後述のように、第１の電圧印加用電極および第３の電極の２種類ある）と、上記複数の画素形成部に共通的に設けられ画素電極と第１の電圧印加用電極としての容量電極との間に配置された液晶層とからなる。そして、画素電極と、第１の電圧印加用電極としての容量電極とにより形成される液晶容量、および、画素電極と、第３の電極としての容量電極とにより形成される補助容量とにより、画素容量Ｃｐが構成される。第１の電圧印加用電極としての容量電極と、第３の電極としての容量電極とは、互いに接続されており、電圧Ｖｃｓが印加される。なお、上記補助容量は、画素容量に確実に電圧を保持すべく、液晶容量に並列に設けられているが、この補助容量を形成する代わりに、画素電極の下側に第３の電極を一体に束ねることにより画素電極自身の容量を大きくするようにしてもよい。【００６６】
各画素形成部における画素電極には、ソースドライバ３００およびゲートドライバ４００により、表示すべき画像に応じた電位が与えられる。これにより、画素電極と第１の電圧印加用電極としての容量電極との間の電位差に応じた電圧が液晶に印加され、この電圧印加によって液晶層に対する光の透過量が制御されることで画像表示が行われる。ただし、液晶層への電圧印加によって光の透過量を制御するためには偏光板が使用され、本液晶表示装置では、ノーマリブラックとなるように位相差板および偏光板が配置されているものとする。【００６７】
表示制御回路２００は、外部の信号源から、表示すべき画像を表すデジタルビデオ信号Ｄｖと、当該デジタルビデオ信号Ｄｖに対応する水平同期信号ＨＳＹおよび垂直同期信号ＶＳＹと、表示動作を制御するための制御信号Ｄｃとを受け取り、それらの信号Ｄｖ，ＨＳＹ，ＶＳＹ，Ｄｃに基づき、そのデジタルビデオ信号Ｄｖの表す画像を表示部１００に表示させるための信号として、ソーススタートパルス信号ＳＳＰと、ソースクロック信号ＳＣＫと、表示すべき画像を表すデジタル画像信号ＤＡ（デジタルビデオ信号Ｄｖに相当する信号）と、ゲートスタートパルス信号ＧＳＰと、ゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥとを生成し出力する。【００６８】
デジタルビデオ信号Ｄｖは、内部メモリで必要に応じてタイミング調整等が行われた後に、デジタル画像信号ＤＡとして表示制御回路２００から出力される。ソースクロック信号ＳＣＫは、ソースドライバ３００内のシフトレジスタの動作タイミングを決定する信号として生成される。ソーススタートパルス信号ＳＳＰは、水平同期信号ＨＳＹに基づいて１水平走査期間毎に所定期間だけハイレベル（Ｈレベル）となりシフトレジスタ内を転送される信号として生成される。ゲートスタートパルス信号ＧＳＰは、垂直同期信号ＶＳＹに基づき１フレーム期間（１垂直走査期間）毎に所定期間だけＨレベルとなる信号として生成される。ゲートクロック信号ＧＣＫは、水平同期信号ＨＳＹに基づいて生成される。ゲートドライバ出力制御信号ＧＯＥ（ＧＯＥ１〜ＧＯＥｑ）は、水平同期信号ＨＳＹおよび制御信号Ｄｃに基づいて生成される。【００６９】
上記のようにして表示制御回路２００において生成された信号のうち、デジタル画像信号ＤＡとソーススタートパルス信号ＳＳＰおよびソースクロック信号ＳＣＫとは、ソースドライバ３００に入力され、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫとゲートドライバ出力制御信号ＧＯＥとは、ゲートドライバ４００に入力される。【００７０】
ソースドライバ３００は、デジタル画像信号ＤＡとソーススタートパルス信号ＳＳＰおよびソースクロック信号ＳＣＫとに基づき、デジタル画像信号ＤＡの表す画像の各水平走査線における画素値に相当するアナログ電圧としてデータ信号Ｓ(１)〜Ｓ(ｎ)を１水平走査期間毎に順次生成し、これらのデータ信号Ｓ(１)〜Ｓ(ｎ)をソースラインＳＬ１〜ＳＬｎにそれぞれ印加する。アナログ電圧信号Ｓ（１）〜Ｓ（ｎ）として選択するための階調基準電圧には、階調電圧源６００によって生成された電圧Ｖ０〜Ｖｐが用いられる。また、階調電圧源６００は、容量電極に印加する電圧Ｖｃｓをも生成して出力する。【００７１】
ゲートドライバ４００は、ゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫと、ゲートドライバ出力制御信号ＧＯＥｒ（ｒ＝１，２，…，ｑ）とに基づき、各データ信号Ｓ（１）〜Ｓ（ｎ）を各画素形成部（の画素容量）に書き込むために、デジタル画像信号ＤＡの各フレーム期間（各垂直走査期間）においてゲートラインＧＬ１〜ＧＬｍをほぼ１水平走査期間ずつ順次選択する。【００７２】
次に、上記液晶表示装置の画素構成について詳細に説明する。【００７３】
図１に各画素形成部の画素１の平面図を、図２の（ａ）に図１のＡ−Ｂ線断面図を、図２の（ｂ）に図１のＣ−Ｄ線断面図を、図２の（ｃ）に図１のＥ−Ｆ線断面図を、それぞれ示す。【００７４】
図１に示すように、画素１は、互いに隣接する２本のゲートラインＧＬと、互いに隣接する２本のソースラインＳＬとに囲まれた矩形状の領域として設けられている。なお、以下に示すパターン形成は、ＴＦＴ基板上で行われている。また、第１の電圧印加用電極としての容量電極２ａと第３の電極としての容量電極２ｂとに、電圧Ｖｃｓを印加する容量配線Ｃｓが、ゲートラインＧＬと平行に、画素１の中央部を通るように設けられている。そして、容量配線Ｃｓは、画素１の矩形領域の周囲を、矩形領域取り囲み部分２によって取り囲むように各画素内で引き回されている。【００７５】
また、容量配線Ｃｓの矩形領域取り囲み部分２より内側では、当該矩形領域取り囲み部分２から、容量配線ＣｓはゲートラインＧＬおよびソースラインＳＬに対して斜め方向に線状に引き回されている。そして、この斜め部分は、ゲートラインＧＬと平行に画素１の中央部を通る容量配線Ｃｓに対する両側の領域で、互いに鏡像の関係となるように配置されている。容量配線Ｃｓの斜め部分は、図２の（ａ）に示すように、複数の容量電極（第１の電圧印加用電極）２ａと複数の容量電極（第３の電極）２ｂとからなる。複数の容量電極２ａは、互いにガラス基板３１面に沿って間隔を置いて配置されている。例えば、容量電極２ａの線幅は８μｍ、ピッチは６３μｍであり、上記間隔は５５μｍである。容量電極２ｂは、隣接する容量電極２ａどうしの間に配置されている。容量電極２ａ・２ｂの厚みは例えば０．４μｍである。【００７６】
容量電極２ａ・２ｂは、図２の（ｂ）に示すＴＦＴ１０のゲート電極２（ゲートラインＧＬ）と互いに同じ材料であるＴｉ／Ａｌ／ＴｉまたはＴｉＮ／Ａｌ／Ｔｉで形成されている。容量電極２ａ・２ｂ、ＴＦＴ１０のゲート電極２、および、ゲートラインＧＬは、同時に形成される。【００７７】
容量電極２ｂ上には絶縁膜３が、容量電極２ｂを覆うように形成されており、絶縁膜３上には、厚みを大きくすることのできる透明絶縁膜（ＪＡＳ）からなる絶縁膜６が形成されており、さらに、絶縁膜６上には、画素電極（第２の電圧印加用電極）７が形成されている。絶縁膜３の厚みは例えば０．３μｍであり、絶縁膜６の厚みは例えば１．９μｍである。この画素電極７は、絶縁膜３・６によって、ガラス基板３１面からの高さが容量電極２ａよりも高い位置に配置されている。このようにして、複数の画素電極７は互いにガラス基板３１面に沿って配置されている。画素電極７の線幅は例えば１１μｍであり、厚みは例えば０．１８μｍである。なお、容量電極２ｂを画素電極７の下に一体に束ねた場合には、画素電極７は、ガラス基板３１面から例えば絶縁膜６などの絶縁層のみを介して形成すればよい。【００７８】
絶縁膜３は、図２の（ｂ）に示すＴＦＴ１０のゲート絶縁膜（ゲートインシュレータ）３と同じ材料で形成されている。絶縁膜３とゲート絶縁膜３とは同時に形成される。また、ＴＦＴ１０においては、ゲート絶縁膜３上にアモルファスシリコンのｉ層（真性半導体層）からなるチャネル形成領域４が形成されている。チャネル形成領域４の端部上には、微結晶シリコンのｎ＋層からなるソース領域５ａとドレイン領域５ｂとが形成されている。チャネル形成領域４の厚みは例えば０．２３μｍであり、ソース領域５ａおよびドレイン領域５ｂの厚みは例えば０．０６μｍである。ソース領域５ａ上にはソース電極７ａが、ドレイン領域５ｂ上にはドレイン電極７ｂが、それぞれ形成されている。ソース領域５ａの外層部分およびドレイン領域５ｂの外層部分は、電極のオーミックコンタクト層として機能する。前記画素電極７は、ゲートラインＧＬと同じ材料のＴｉ／Ａｌ／ＴｉまたはＴｉＮ／Ａｌ／Ｔｉで形成されている。画素電極７と、ソース電極７ａと、ドレイン電極７ｂとは、同時に形成される。また、ＴＦＴ１０の設けられていないゲートラインＧＬ上には、図２の（ｂ）に示すように、絶縁膜３が形成されている。【００７９】
また、図１の領域３５は、容量配線ＣｓとソースラインＳＬとが交差する領域、および、容量配線Ｃｓと画素電極７とが交差する領域であって、交差配線のそれぞれよりも大きい一辺の矩形状領域として形成されている。この領域３５、および、容量配線Ｃｓの矩形領域取り囲み部分２と画素電極７とが重なる領域とは、図２の（ｃ）に示すように、容量配線Ｃｓ（あるいは矩形取り囲み部分２）の上に、絶縁膜３、ＴＦＴ１０のチャネル形成領域４に用いたｉ層とＴＦＴ１０のソース領域５ａおよびドレイン領域５ｂに用いたｎ＋層とからなる積層体４５、ソースラインＳＬ（あるいは画素電極７）がこの順で積層された構成となっている。【００８０】
ガラス基板３３を用いたカラーフィルタ基板（対向基板）には、各画素に対応するカラーレジスト（例えば、赤、緑、青等）からなるカラーフィルタ層３２ａおよびブラックマトリクス層３２ｂが、ガラス基板３１を用いたＴＦＴ基板に対向して配置されている。ブラックマトリクス層３２ｂは、図２の（ｂ）に示すようにＴＦＴ１０に対向する領域に設けられており、カラーフィルタ層３２ａは図２の（ａ）・（ｃ）に示すようにその他の箇所に対向する領域に設けられている。ＴＦＴ基板とカラーフィルタ基板との間には、例えばＶＡモードやＭＶＡモードなどの垂直配向モードで駆動される負の誘電率異方性を有する液晶が注入され、液晶層ＬＣが形成されている。液晶層ＬＣの厚みであるセル厚は、例えば３．４μｍである。セル厚は、２．８μｍ以上１０μｍ以下とするのが好ましい。【００８１】
ＴＦＴ基板およびカラーフィルタ基板には、この他に垂直配向膜５１が設けられる。図２においては、ＴＦＴ基板側の垂直配向膜５１は、画素電極７までが形成された状態のパターン面全体を覆うように形成されており、カラーフィルタ基板側の垂直配向膜５１は、カラーフィルタ３２ａおよびブラックマトリクス３２ｂを覆うように形成されている。【００８２】
次に、図３を用いて、本実施形態のＴＦＴ基板の製造プロセスについて説明する。【００８３】
ステップ１）では、図３の（ａ）に示すように、ガラス基板３１上に、ＴＦＴ１０のゲート電極２（ゲートラインＧＬ）と、容量電極２ａ・２ｂとを同時に形成する。このとき、容量配線Ｃｓも同時に形成される。ステップ２）では、図３の（ｂ）に示すように、ゲート電極２上にゲート絶縁膜３を、また、容量電極２ｂ上に絶縁膜３を、同時に形成する。ステップ３）では、図３の（ｃ）に示すように、ＴＦＴ１０のチャネル形成領域４となる層（４）と、ソース領域５ａおよびドレイン領域５ｂとなる層（５）との積層体４５を堆積させる。ステップ４）では、図３の（ｄ）に示すように、容量電極２ｂ上の絶縁膜３上に絶縁膜６を形成する。このとき、図示しない、ＴＦＴ１０が存在する箇所以外のゲートラインＧＬの絶縁膜３上にも同時に塗布法によって絶縁膜６が形成される。絶縁膜６の塗布にはスピンコーターやスリットコーターが用いられる。原料液の塗布後、感光させて不要パターン部分を現像により除去した後、残ったパターンをベーキングにより硬化させることにより絶縁膜６が形成される。ステップ５）では、図３の（ｅ）に示すように、まず、ＴＦＴ１０のソース領域５ａおよびドレイン領域５ｂとなる層（５）上にソース電極およびドレイン電極材料を堆積させる。次いで、堆積したソース電極およびドレイン電極材料にフォトレジストを塗布し、所定のパターンに露光および現像を行った後、フォトレジストをマスクとしてドライエッチングまたはウェットエッチングを行うことにより、ソース電極７ａおよびドレイン電極７ｂを同時に形成する。このとき、好ましくは、エッチングシフトの少ないドライエッチングを行う。このとき、ソースラインＳＬも同時に形成される。そして、ソース電極７ａおよびドレイン電極７ｂの形成により表面が露出したソース領域５ａおよびドレイン領域５ｂとなる層（５）に対してドライエッチングを行うことにより、ソース領域５ａおよびドレイン領域５ｂを形成する。また、画素電極７を、ゲートラインＧＬと同じ材料で形成する。これにより、ＴＦＴ１０および液晶層ＬＣ駆動用の積層構造が完成する。【００８４】
また、ＴＦＴ基板が完成した後、垂直配向膜を形成し、同じく垂直配向膜を形成したカラーフィルタ基板と貼り合わせ、間にネガ（ＶＡ用）液晶すなわち負の誘電率異方性を有する液晶を注入して、液晶表示パネルを組み立てる。液晶表示パネルとしては、画素１にアモルファスシリコンを用い、図４に示したような各ドライバをＩＣとして作成したものをパネル上に実装したものでもよいし、多結晶シリコンやＣＧシリコンなどを用いて、図４に示したような各ドライバを画素１とともに一体的に作成したものでもよい。【００８５】
以上のように、本実施形態によれば、液晶に電圧を印加するための電極が、容量電極２ａおよび画素電極７として、ともにＴＦＴ基板上に配置される。容量電極２ａは基板面に沿って間隔を置いて複数配置されており、また、画素電極７は、隣接する容量電極２ａどうしの間の、基板面からの高さが容量電極２ａよりも高い位置に、そして、基板面に沿って配置されている。従って、容量電極２ａと画素電極７とは、ゲートラインＧＬの電圧によりＴＦＴ１０が導通状態となってソースラインＳＬが画素電極７に接続されることによって、互いの間に液晶へ印加する電圧を印加したときに、電界集中用電極として機能する。このとき、画素１は、容量電極２ａと画素電極７との間には液晶への印加電圧が印加された状態であって、かつ、容量電極２ａと容量電極２ｂとの間には液晶への印加電圧が印加されない状態となる。【００８６】
従って、ＴＦＴ基板に容量電極２ａと、基板面から画素電極７までの絶縁層と、画素電極７と、垂直配向膜とを形成し、ＴＦＴ基板とカラーフィルタ基板との間に負の誘電率異方性を有する液晶を充填するだけで、液晶層ＬＣの厚み方向の上下間で液晶に電圧を印加する構成が実現可能となる。また、ＴＦＴ基板と対向して配置される基板（ここではカラーフィルタ基板）に、電極を形成する必要がない。【００８７】
以上により、液晶に電圧を印加する電極の電界集中用パターンが、液晶層の厚み方向の上下で互い違いに並んだ構成を有する液晶表示装置に用いられるＴＦＴ基板であって、製造プロセスが簡略化されたＴＦＴ基板を実現することができる。【００８８】
また、本実施形態によれば、画素電極７の基板面側に、絶縁層を介して、容量電極２ａと接続された容量電極２ｂが配置されている。これにより、容量電極２ｂは、絶縁層を介して画素電極７との間に静電容量を形成するので、補助容量電極として機能する電極を設けることができる。【００８９】
また、本実施形態によれば、容量電極２ａ、容量電極２ｂ、ゲートラインＧＬ、および、ＴＦＴ１０のゲート電極２を、同じ材料で同時に形成し、画素電極７をゲートラインＧＬと同じ材料で形成するので、ＴＦＴ基板上の全体の層数の削減およびプロセスの簡略化を容易に行うことができる。【００９０】
また、本実施形態によれば、画素電極７と容量電極２ｂとの間の絶縁層の一部であって容量電極２ｂに続いて形成する絶縁膜３と、ＴＦＴ１０のゲート絶縁膜３とを、同じ材料で同時に形成するので、容量電極２ｂを形成する場合にも、ＴＦＴ基板上の全体の層数の削減およびプロセスの簡略化を容易に行うことができる。【００９１】
次に、本実施形態の画素構造による表示パネルの駆動方法と、従来の画素構造による表示パネルの駆動方法との比較を行う。【００９２】
図７の（ａ）に、従来の画素構造の等価回路を示す。従来の画素構造では、ＴＦＴのドレイン電極に接続された画素電極が、電位Ｖｃｏｍの対向電極との間に液晶層を挟んで液晶容量Ｃｌｃを形成するとともに、補助容量電位ＶｃｓのＣｓバスラインとの間で補助容量Ｃｃｓを形成する。そして、この場合の各駆動電圧波形は図７の（ｂ）のようになる。図７の（ｂ）は、表示パネルをドット反転駆動（ゲート基板を省略することに有効な駆動）した場合の波形図であり、ソース電位Ｖｓは０〜８Ｖｒｍｓの矩形波、補助容量電位Ｖｃｓは０〜２．５ＶのＤＣ波、電位Ｖｃｏｍは０〜２．５ＶのＤＣ波、ゲート電位Ｖｇは−１０（Ｖｇｌ）Ｖ〜３５（Ｖｇｈ）Ｖの矩形波である。画素電極電位の保持周期は１フレーム期間（６０Ｈｚ）である。【００９３】
液晶容量Ｃｌｃは、液晶容量Ｃｌｃの保持電荷をＱ１としたとき、
Ｃｌｃ＝Ｑ１／│Ｖｓ−Ｖｃｏｍ│
であり、補助容量Ｃｃｓは、補助容量Ｃｃｓの保持電荷をＱ２としたとき、
Ｃｃｓ＝Ｑ２／│Ｖｓ−Ｖｃｓ│
である。ただし、液晶容量Ｃｌｃには、電圧印加により液晶層にカー効果が発生したときに付随容量が生じる。また、補助容量Ｃｃｓは液晶層にカー効果が発生している状態における液晶容量Ｃｌｃにとって補助となる容量である。【００９４】
図８の（ａ）に、本実施形態の画素構造の等価回路を示す。本実施形態の画素構造では、ＴＦＴのドレイン電極に接続された画素電極７が、補助容量電位ＶｃｓのＣｓバスライン（すなわち前述の容量配線Ｃｓ）に接続された容量電極２ａとの間に液晶容量Ｃｌｃを形成するとともに、同じくＣｓバスラインに接続された容量電極２ｂとの間で補助容量Ｃｃｓを形成する。画素容量Ｃｐ＝Ｃｌｃ＋Ｃｃｓである。そして、この場合の各駆動電圧波形は図８の（ｂ）のようになる。図８の（ｂ）は、表示パネルをドット反転駆動（ゲート基板を省略することに有効な駆動）した場合の波形図であり、ソース電位Ｖｓは０〜８Ｖｒｍｓの矩形波、補助容量電位Ｖｃｓは０〜２．５ＶのＤＣ波、ゲート電位Ｖｇは−１０（Ｖｇｌ）Ｖ〜３５（Ｖｇｈ）Ｖの矩形波である。画素電極電位の保持周期は１フレーム期間（６０Ｈｚ）である。【００９５】
液晶容量Ｃｌｃは、液晶容量Ｃｌｃの保持電荷をＱ１としたとき、
Ｃｌｃ＝Ｑ１／│Ｖｓ−容量電極２ａ（第１の電圧印加用電極）の電位│
であり、補助容量Ｃｃｓは、補助容量Ｃｃｓの保持電荷をＱ２としたとき、
Ｃｃｓ＝Ｑ２／│Ｖｓ−容量電極２ｂ（第３の電極）の電位│
である。ただし、液晶容量Ｃｌｃには、電圧印加により液晶層にカー効果が発生したときに付随容量が生じる。また、補助容量Ｃｃｓは液晶層にカー効果が発生している状態における液晶容量Ｃｌｃにとって補助となる容量である。【００９６】
次に、図９ないし図１１に、本実施形態に係る画素構造において、第１の電圧印加用電極の配置の違いによる液晶分子の応答の違いを示す。なお、図２と同じ符号の部材は、特に断らない限り図２と同じ機能を有するものとする。【００９７】
図９は、液晶層ＬＣが垂直配向モードで駆動される構成において、ガラス基板３１上に、上部に画素電極（第２の電圧印加用電極）７を含む凸部４６と、容量電極（第１の電圧印加用電極）２ａとが交互に並ぶように配置された画素構造を示している。図９の（ａ）は液晶層ＬＣに電圧が印加されていない状態を示し、図９の（ｂ）は液晶層ＬＣに電圧が印加された状態を示す。これは図２と同様の構成であり、凸部４６においては、ガラス基板３１の上面に容量電極２ｂが設けられているとともに、画素電極７と容量電極２ｂとの間に絶縁膜４７が設けられている。図９の（ａ）では、液晶層ＬＣの液晶分子４８…は、垂直配向膜５１・５１に従って垂直に配向している。【００９８】
液晶層ＬＣに電圧が印加された状態では、図９の（ｂ）に示すように、液晶分子４８…は、画素電極７と容量電極２ａとの間に形成される電界に応じて倒れる。このとき、画素電極７と容量電極２ａとの間隔が大きい場合には、電気力線が狭い領域に集中し、液晶分子４８…が電極周りでしか倒れない。なお、液晶層ＬＣにおいて画素電極７の上方領域と、当該上方領域と同じ高さにあるその他の領域とにおいては、形成される電界が小さいか、電界が形成されないために、液晶分子４８…は応答せず、表示に寄与しない。また、容量電極２ａと、その一方側に隣接する画素電極７との間の領域と、他方側に隣接する画素電極７との間の領域とでは、形成される斜め方向電界が互いに対称に分布しているので、液晶分子４８…の倒れる向きが互いに反対である。電界が大きくなるにつれ、液晶分子４８…は水平に近い角度に倒れていく。【００９９】
図１０は、図９の構成に鑑み、上部に画素電極（第２の電圧印加用電極）７を含む凸部５６と、透明電極からなる容量電極（第１の電圧印加用電極）５２で覆われてなる凸部５４とが交互に並ぶように配置された画素構造を示している。図１０の（ａ）は液晶層ＬＣに電圧が印加されていない状態を示し、図１０の（ｂ）は液晶層ＬＣに電圧が印加された状態を示す。【０１００】
凸部５６は、ガラス基板３１上に設けられた突起状の絶縁物５７と、絶縁物５７上に設けられた画素電極７と、絶縁物５７および画素電極７を上面および側面から覆うパッシベーション膜５０とからなる。パッシベーション膜５０は例えばＳｉＮx膜からなる。凸部５４は、ガラス基板３１の上面（すなわちＴＦＴ基板の上面）から所定の高さに達する突起状の絶縁物５３と、絶縁物５３および絶縁物５３の周囲にあるガラス基板３１の上面を覆うように設けられた容量電極５２とからなる。画素電極７は、ガラス基板３１の上面から見て容量電極５２よりも高い位置にある。容量電極５２は、ここでは、互いに隣接する２つの凸部５６・５６間のガラス基板３１の上面については、絶縁物５３が設けられている箇所を除いてほぼ全て覆っている。パッシベーション膜５０には、画素電極７を形成した後に容量電極５２をパターニングする場合に、画素電極７が容量電極５２のパターニングにより腐食するのを防止する機能がある。また、ＴＦＴ基板の垂直配向膜５１は凸部５６・５４を覆うように全面に形成されている。【０１０１】
また、容量電極５２は、コンタクト技術により容量配線Ｃｓに接続されている。これにより、図１０の（ｂ）に示すように、画素電極７と容量電極５２との間に液晶層ＬＣへの印加電圧が印加されることにより電界が形成されたときに、画素電極７と容量電極５２とは電界集中用電極として機能するが、図９の場合よりも電気力線の通る範囲が、液晶分子４８が倒れるときのダイレクタ方向に広がり、表示に寄与する液晶分子４８が増加する。また、第１の電圧印加用電極に透明電極を用いているために、ＴＦＴ基板の背面側からの光を遮らずに済む。従って、表示の明るさが格段に向上する。【０１０２】
図１１は、図９の構成に鑑み、図１０の凸部５４の代わりに、透明電極からなる容量電極（第１の電圧印加用電極）６１を、互いに隣接する２つの凸部５６・５６間にあるガラス基板３１の上面（すなわちＴＦＴ基板の上面）上に平面状に設けたものである。図１１の（ａ）は液晶層ＬＣに電圧が印加されていない状態を示し、図１１の（ｂ）は液晶層ＬＣに電圧が印加された状態を示す。【０１０３】
容量電極６１は、ここでは、互いに隣接する２つの凸部５６・５６間のガラス基板３１の上面をほぼ全て覆っている。画素電極７は、ガラス基板３１の上面から見て容量電極６１よりも高い位置にある。この構成によっても、図１１の（ｂ）に示すように、画素電極７と容量電極６１との間に電界が形成されたときに、画素電極７と容量電極６１とは電界集中用電極として機能するが、図９の場合よりも電気力線の通る範囲が、液晶分子４８が倒れるときのダイレクタ方向に広がり、表示に寄与する液晶分子４８が増加する。また、第１の電圧印加用電極に透明電極を用いているために、ＴＦＴ基板の背面側からの光を遮らずに済む。従って、表示の明るさが格段に向上する。【０１０４】
上述した図２、図９〜図１１に示した液晶表示装置は、ＴＦＴ基板が、ＴＦＴ基板に対する対向電極を有しない対向基板と組み合わされた液晶表示パネルを備えており、液晶がＭＶＡモードで駆動されるものである。これによれば、ＴＦＴ基板側で第１の電圧印加用電極と第２の電圧印加用電極との間に形成される、液晶層ＬＣの厚み方向の上下間を結ぶ斜め方向電界を用いながら、液晶層ＬＣをマルチドメイン化することにより、液晶をＭＶＡモードで駆動することができるので、対向基板に対向電極を設けずに液晶をＭＶＡモードで駆動することにより、対向基板側の構成が簡略化されたＭＶＡ駆動方式の液晶表示装置を実現することができる。【０１０５】
また、上記のマルチドメイン化を行うために、ＴＦＴ基板においては、第１の電圧印加用電極と第２の電圧印加用電極とが、図１に示すように基板面に沿って互いに平行に延びた状態に設けられている。【０１０６】
第１の電圧印加用電極と第２の電圧印加用電極とが基板面に沿って互いに平行に延びた状態に設けられていることにより、互いに隣接する第１の電圧印加用電極と第２の電圧印加用電極との間の斜め方向電界として、上記の延びる方向に沿って、方向と強さとが一様に分布する電界が得られる。従って、図９〜図１１を用いて説明したように、互いに隣接する第１の電圧印加用電極と第２の電圧印加用電極との間の領域で、液晶分子４８…の倒れる向きが揃い、この領域で１つのドメインを構成することができる。さらに、互いに隣接する領域どうしでは斜め方向電界が互いに対称に分布することにより液晶分子４８…の倒れる方向が互いに反対になるので、異なるドメインを構成することができる。従って、液晶層ＬＣを容易にマルチドメイン化することができる。例えば図１では、画素領域が容量配線Ｃｓに対して鏡像配置されているので、半分の領域どうしが異なる２種類のドメインを有することとなって合計４種類のドメインが形成されている。【０１０７】
そして、このように斜め方向電界によりドメインが形成できることから、図２、図９〜図１１に示すように、対向基板において液晶を配向制御する構造物を省略することにより、非常に簡略化された構成のＭＶＡ駆動方式の液晶表示装置を実現することができる。【０１０８】
また、このような各ドメインでは、特に、第１の電圧印加用電極と第２の電圧印加用電極との間であって第２の電圧印加用電極よりもＴＦＴ基板面側の領域に、液晶分子４８…が応答するような、基板面に平行な横電界を生じないようにすることが好ましい。当該領域、すなわち表示に寄与する液晶分子４８…が存在している領域に、液晶分子４８…が応答するような、基板面に平行な横電界を生じないようにすると、第１の電圧印加用電極と第２の電圧印加用電極との間に電圧を印加しているにも関わらず液晶分子４８…が垂直配向するように応答してしまう部分が生じないようにすることができる。従って、ＭＶＡモードによる表示を高品位にすることができる。【０１０９】
本発明のＴＦＴ基板は、以上のように、走査信号線駆動回路およびデータ信号線駆動回路によって駆動される液晶表示パネルに用いられ、ＴＦＴ、走査信号線、および、データ信号線が形成されるＴＦＴ基板であって、各画素において、第１の電圧印加用電極が、互いに基板面に沿って間隔を置いて複数配置されており、隣接する前記第１の電圧印加用電極どうしの間の、前記基板面からの高さが前記第１の電圧印加用電極よりも高い位置に配置された第２の電圧印加用電極が、前記基板面に沿って配置されており、前記第２の電圧印加用電極の前記基板面側に、前記第１の電圧印加用電極と接続された第３の電極が配置されており、前記走査信号線の電圧により前記ＴＦＴが導通状態となると、前記データ信号線が前記第２の電圧印加用電極に接続されることにより、前記第１の電圧印加用電極と前記第２の電圧印加用電極との間に液晶への印加電圧が印加される状態であって、かつ、前記第１の電圧印加用電極と前記第３の電極との間には液晶への印加電圧が印加されない状態となる。【０１１０】
以上により、液晶に電圧を印加する電極の電界集中用パターンが、液晶層の厚み方向の上下で互い違いに並んだ構成を有する液晶表示装置に用いられるＴＦＴ基板であって、製造プロセスが簡略化されたＴＦＴ基板を実現することができるという効果を奏する。【０１１１】
発明の詳細な説明の項においてなされた具体的な実施形態または実施例は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内において、いろいろと変更して実施することができるものである。
【産業上の利用可能性】
【０１１２】
本発明は、広視野角特性を有する液晶表示装置に好適に使用することができる。
【図１】
0004812839.tif 000002
【図２】
0004812839.tif 000003
【図３】
0004812839.tif 000004
【図４】
0004812839.tif 000005
【図５】
0004812839.tif 000006
【図６】
0004812839.tif 000007
【図７】
0004812839.tif 000008
【図８】
0004812839.tif 000009
【図９】
0004812839.tif 000010
【図１０】
0004812839.tif 000011
【図１１】
0004812839.tif 000012