(57)【特許請求の範囲】
【請求項１】
画素電極に接続するキャパシタを、基板に形成するキャパシタ形成工程と、
前記キャパシタを介して前記画素電極に接続するトランジスタを、前記基板に形成するトランジスタ形成工程とを具備しており、
前記トランジスタ形成工程は、
半導体層を形成する半導体層形成工程と、
前記半導体層のチャネル形成領域上に、ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜を介して前記チャネル形成領域に対応するように、ゲート電極を形成するゲート電極形成工程とを含み、
前記キャパシタ形成工程は、
下部電極を形成する下部電極形成工程と、
前記ゲート絶縁膜形成工程の実施後であって前記ゲート電極形成工程の実施前に、前記下部電極上に誘電体層を形成する誘電体膜形成工程と、
前記誘電体層上に上部電極を形成する上部電極形成工程とを含み、
前記ゲート絶縁膜形成工程の実施後であって前記誘電体膜形成工程の実施前に、前記ゲート絶縁膜を覆うと共に、前記キャパシタの端部であって前記下部電極の上方において前記ゲート絶縁膜を介して前記誘電体層に覆われる部分を含むように、保護層を導電性材料で形成する保護層形成工程を更に具備し、
前記誘電体膜形成工程においては、前記下部電極と前記保護層とを覆うように誘電体の膜を成膜後、前記キャパシタの端部において前記保護層の上層に位置するように当該成膜した前記誘電体の膜をエッチングによってパターン加工することで、前記誘電体層を形成し、
前記保護層は、前記誘電体膜形成工程において前記エッチングによって前記誘電体層を形成するときに、当該エッチングによって前記ゲート絶縁膜がダメージを受けることから保護する、
表示装置の製造方法。
【請求項２】
前記保護層形成工程と前記ゲート電極形成工程とにおいては、前記保護層と前記ゲート電極とを同じ材料で、それぞれ形成する、
請求項１に記載の表示装置の製造方法。
【請求項３】
前記トランジスタ形成工程および前記キャパシタ形成工程の実施前に、
前記トランジスタと接続する配線層を、前記基板に形成する配線層形成工程と、
前記配線層を被覆する層間絶縁膜を、前記基板に形成する層間絶縁膜形成工程と
をさらに具備し、
前記ゲート電極形成工程においては、前記層間絶縁膜にコンタクトホールを形成した後に、前記コンタクトホールを介して前記ゲート電極が前記配線層と接続するように、前記ゲート電極を形成する、
請求項１または２に記載の表示装置の製造方法。
【請求項４】
前記半導体層形成工程と前記下部電極形成工程とにおいては、前記半導体層と前記下部電極との両方の形成領域を覆うように、多結晶シリコン膜を形成した後に、当該多結晶シリコン膜をパターン加工することで、前記半導体層と前記下部電極とを形成する、
請求項１から３のいずれかに記載の表示装置の製造方法。
【請求項５】
前記ゲート絶縁膜形成工程と前記誘電体膜形成工程とにおいては、前記ゲート絶縁膜と前記誘電体層とを異なる材料によって、それぞれ形成する、
請求項１から４のいずれかに記載の表示装置の製造方法。
【請求項６】
前記ゲート電極形成工程と前記上部電極形成工程とにおいては、
前記ゲート電極と前記上部電極との両方の形成領域を覆うように多結晶シリコン膜を形成した後に、当該多結晶シリコン膜をパターン加工することによって、前記ゲート電極と前記上部電極とを形成する、
請求項１から５のいずれかに記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置およびその製造方法に関し、とくに、薄膜トランジスタが形成されているアクティブマトリクス方式の表示装置およびその製造方法に関するものである。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬ表示装置などの表示装置は、ＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）よりも、薄型、軽量、低消費電力といった利点を有し、携帯電話などの電子機器の表示装置など、さまざまな分野において利用されている。このような表示装置の駆動方式として、アクティブマトリクス方式が知られている。
【０００３】
アクティブマトリクス方式の表示装置においては、たとえば、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が、スイッチング素子として各画素に対応して形成されている。ＴＦＴは、アモルファスシリコンや多結晶シリコンなどを半導体層として用いて構成されている。このうち、多結晶シリコンを用いたＴＦＴは、アモルファスシリコンを用いたＴＦＴと比べて、高速に動作する利点を有する。また、多結晶シリコンを用いたＴＦＴは、小型化できるために、光透過率が向上して高い輝度の画像が得られる利点を有する（たとえば、特許文献１、特許文献２、特許文献３参照）。
【特許文献１】特開２００２−１０７７４５号公報
【特許文献２】特開２００２−１０８２４４号公報
【特許文献３】特開２０００−３３０１２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図６は、多結晶シリコンを用いたＴＦＴを有する液晶表示装置を示す構成図である。図６において、図６（ａ）は、液晶表示装置の画素部の断面図を示している。そして、図６（ｂ）は、図６（ａ）における第１基板側の表面の平面図を示している。
【０００５】
また、図７は、図６（ａ）のＴＦＴの部分断面図であり、図６（ａ）の紙面に対して垂直方向の面の断面を示している。
【０００６】
図６（ａ）に示すように、液晶表示装置は、第１基板１１と、第２基板２１と、液晶層３１とを有する。第１基板１１と第２基板２１とは間隔を隔てて互いが対向しており、第１基板１１と第２基板２１との間に挟まれて液晶層３１が配置されている。
【０００７】
図６（ａ）に示すように、第１基板１１には、ＴＦＴ１２とキャパシタ１３とが形成されている。また、図６（ｂ）に示すように、第１基板１１には、走査線２０１と信号線２０２とが互いに直交するように形成され、走査線２０１と信号線２０２とによって区切られる領域のそれぞれに画素電極１５が設けられている。
【０００８】
図７に示すように、ＴＦＴ１２は、半導体層１２１と、ゲート絶縁膜１２４と、ゲート電極１２５と、ソース電極１２６ａと、ドレイン電極１２６ｂとを有する。半導体層１２１は、多結晶シリコンにより形成されており、チャネル形成領域２２２を挟むように第１ソース・ドレイン領域２２４ａと第２ソース・ドレイン領域２２４ｂとが形成され、チャネル形成領域２２２と第１および第２のソース・ドレイン領域２２４ａ、２２４ｂとのそれぞれの間に第１ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域２２３ａと第２ＬＤＤ領域２２３ｂとが形成されている。ここで、ＴＦＴ１２は、ゲート電極１２５が第１配線層１０１を介して走査線２０１と接続し、ソース電極１２６ａが信号線２０２と接続し、ドレイン電極１２６ｂがキャパシタ１３を介して画素電極１５と接続しており、画素電極１５への電圧を制御するスイッチング素子として機能する。
【０００９】
キャパシタ１３は、下部電極１３１と上部電極１３３との間に誘電体層１３２が介在している。キャパシタ１３は、上部電極１３３が第２配線層１０２を介してＣＳ線（図示なし）と接続し、下部電極１３１が第３配線層１０３と第４配線層１０４とを介して画素電極１５と接続し、画素電極１５への印加電圧を保持する。
【００１０】
第２基板２１には、画素電極１５に対向する対向電極２２が設けられている。そして、第１基板１１と第２基板２１との間には、液晶層３１が配置され、画素電極１５と対向電極２２とに印加される電圧に基づいて液晶層３１の配向状態が変化し、画面の表示が行われる。
【００１１】
図８と図９とは、上記の液晶表示装置の各製造工程における断面図である。
【００１２】
まず、図８（ａ）に示すように、第１基板１１に第１配線層１０１を形成する。たとえば、多結晶シリコンとＷＳｉとの積層体を第１基板１１に堆積し、ＴＦＴ１２とキャパシタ１３の形成領域に対応するようにその積層体をパターン加工して第１配線層１０１を形成する。第１配線層１０１は、第１基板１１の液晶層３１側と反対側の面からの入射する光がＴＦＴ１２とキャパシタ１３とに入射することを防止するために、ＴＦＴ１２とキャパシタ１３の形成領域に対応するように形成される。
【００１３】
その後、第１配線層１０１を被覆するように、たとえば、シリコン酸化物を堆積し、第１層間絶縁膜５１を形成する。
【００１４】
そして、第１層間絶縁膜５１の上に、ＴＦＴ１２の半導体層１２１と、キャパシタ１３の下部電極１３１とを形成する。ここでは、第１層間絶縁膜５１の上に、多結晶シリコン膜を堆積後、その多結晶シリコン膜にシリコンをイオン注入しアモルファス化し、アニールすることにより所定のグレインサイズの多結晶シリコン膜を形成する。その後、多結晶シリコン膜をパターン加工することにより、ＴＦＴ１２の半導体層１２１とキャパシタ１３の下部電極１３１とを形成する。
【００１５】
つぎに、図８（ｂ）に示すように、半導体層１２１のチャネル形成領域２２２に対応するようにゲート絶縁膜１２４を形成する。ここでは、ＴＦＴ１２の半導体層１２１とキャパシタ１３の下部電極１３１とを含むように、シリコン酸化膜を第１基板１１の全面に成膜し、ゲート絶縁膜１２４を形成する。その後、ＴＦＴ１２のしきい値の調整のために、半導体層１２１にボロンをイオン注入する。
【００１６】
つぎに、図８（ｃ）に示すように、キャパシタ１３の形成領域に形成されたゲート絶縁膜１２４を除去し、キャパシタ１３の下部電極１３１の表面を露出させる。ここでは、ＴＦＴ１２のチャネル形成領域２２２に対応している部分のゲート絶縁膜１２４をレジストマスクで覆い、キャパシタ１３の形成領域に形成されたゲート絶縁膜１２４をウェットエッチングにより除去する。そして、露出された下部電極１３１にリンをイオン注入し、レジストマスクを除去する。
【００１７】
つぎに、図９（ａ）に示すように、キャパシタ１３の誘電体層１３２を形成する。ここでは、キャパシタ１３の下部電極１３１とＴＦＴ１２のゲート絶縁膜１２４とを覆うように、シリコン窒化膜を第１基板１１の全面に成膜する。その後、そのシリコン窒化膜をウェットエッチングによりパターン加工し、キャパシタ１３の誘電体層１３２を形成する。誘電体層１３２として、シリコン酸化膜よりも高い誘電率であるシリコン窒化膜を用いることにより、キャパシタ１３の占める面積を小さくすることができる。
【００１８】
つぎに、図９（ｂ）に示すように、ＴＦＴ１２のゲート電極１２５と第１配線層１０１とを接続するために、コンタクトホールＨ１を形成する。ここでは、第１層間絶縁膜５１とゲート絶縁膜１２４との一部分を、ウェットエッチングにより、第１配線層１０１の表面が露出するまで除去し、コンタクトホールＨ１を形成する。
【００１９】
つぎに、図９（ｃ）に示すように、ＴＦＴ１２のゲート電極１２５と、キャパシタ１３の上部電極１３３とを形成する。ここでは、ＴＦＴ１２のゲート電極１２５の形成領域と、キャパシタ１３の上部電極１３３の形成領域との両者を含むように、多結晶シリコン膜を第１基板１１の全面に成膜する。また、この時、コンタクトホールＨ１にも多結晶シリコン膜が埋め込まれるように形成する。そして、その多結晶シリコン膜にリンをイオン注入した後に、ウェットエッチングによりパターン加工し、ＴＦＴ１２のゲート電極１２５と、キャパシタ１３の上部電極１３３とをそれぞれ形成する。
【００２０】
そして、ＴＦＴ１２のゲート電極１２５を自己整合的なマスクとして用いて、半導体層１２１にリンをイオン注入する。そして、さらに、第１ＬＤＤ領域２２３ａと第２ＬＤＤ領域２２３ｂとの形成領域をレジストマスクで覆い、第１ソース・ドレイン領域２２４ａと第２ソース・ドレイン領域２２４ｂとの形成領域にヒ素をイオン注入する。このようにして、第１ＬＤＤ領域２２３ａと第２ＬＤＤ領域２２３ｂが、第１ソース・ドレイン領域２２４ａと第２ソース・ドレイン領域２２４ｂよりも、低い不純物濃度となるように形成し、図７に示すように、ＬＤＤ構造のＴＦＴ１２を形成する。
【００２１】
そして、図６に示すように、ＴＦＴ１２とキャパシタ１３とを被覆するようにして、ＰＳＧ（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜の第２層間絶縁膜５２を形成する。その後、アニールを行い、イオン注入された不純物を活性化させる。そして、図７に示すように、第１ソース・ドレイン領域２２４ａと第２ソース・ドレイン領域２２４ｂとにそれぞれソース電極１２６ａとドレイン電極１２６ｂとをアルミニウムにより形成する。
【００２２】
そして、第２層間絶縁膜５２に形成された各コンタクトホールに、第２配線層１０２と第３配線層１０３とを形成する。各コンタクトホールを埋め込むように第２層間絶縁膜５２に、アルミニウムを堆積した後に、パターン加工することによって、第２配線層１０２と第３配線層１０３とを形成する。ここでは、キャパシタ１３の上部電極１３３とＣＳ線とを接続するように第２配線層１０２を形成し、キャパシタ１３の下部電極１３１と画素電極１５とを接続するように第３配線層１０３を形成する。
【００２３】
そして、各配線層を被覆するようにして、たとえば、シリコン酸化膜の第３層間絶縁膜５３を第２層間絶縁膜５２の上に形成する。その後、第３配線層１０３の表面が露出するように第３層間絶縁膜５３にコンタクトホールを形成し、たとえば、アルミニウムをそのコンタクトホールに埋め込むようにして堆積して、第４配線層１０４を形成する。ここで、第４配線層１０４は、液晶層３１側からＴＦＴ１２とキャパシタ１２とに入射する光を遮光するように形成される。
【００２４】
そして、第４配線層１０４を覆うように、シリコン酸化物の第４層間絶縁膜５４を第３層間絶縁膜５３の上に形成する。そして、第４配線層１０４の表面が露出するように第４層間絶縁膜５４にコンタクトホールを形成し、そのコンタクトホールを埋め込むようにＩＴＯ膜を第４層間絶縁膜５４に成膜した後、そのＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）膜をパターン加工することによって、画素電極１５を形成する。
【００２５】
一方、第２基板２１においては、第１基板１１に形成された画素電極１５に対向するように、ＩＴＯにより対向電極２２を形成する。
【００２６】
そして、画素電極１５が形成された第１基板１１と、対向電極２２が形成された第２基板２１とを、画素電極１５と対向電極２２とが対向するように貼り合わせる。貼り合わせるに当たり、まず、第１基板１１と第２基板２１とのそれぞれに、ポリイミドの配向膜１６，２３を形成する。そして、それぞれの配向膜１６，２３をラビング処理し、所定のギャップを有するようにして接着して貼り合わせる。その後、第１基板１１と第２基板２１との間のギャップに液晶層３１を注入し、液晶層３１を配向させて液晶パネルを形成する。
【００２７】
その後、液晶パネルを駆動させる駆動回路や、偏光板、バックライトなどの周辺機器を実装して液晶表示装置を完成する。
【００２８】
上記の液晶表示装置においては、ＴＦＴ１２の半導体層１２１とキャパシタ１３の下部電極１３１のように、同工程で同じ層の上に形成された層を用いているため、製造工程を低減し、製造コストを低減できる利点を有する。
【００２９】
しかしながら、上記の液晶表示装置においては、キャパシタ１３の占有面積を小さくするために誘電体層１３２に高い誘電率のシリコン窒化膜を用いているため、そのシリコン窒化膜の堆積工程やエッチング工程にて、ＴＦＴ１２におけるシリコン酸化膜のゲート絶縁膜１２４がダメージを受ける場合がある。このため、上記の液晶表示装置のＴＦＴ１２は、適正に駆動することができず、製造歩留まりや装置の信頼性が低下する場合があった。そして、これに伴って、キャパシタ１３の占有面積を小さくすることができないために、遮光をするための層の面積が大きくなって光透過率が低下し、低い輝度の画像表示となり画像品質が低下する場合があった。また、誘電体層１３２やコンタクトホールを形成する場合、ドライエッチングでは装置起因によるエッチングレートのばらつきが大きいため、ウェットエッチングにより形成している。このため、微細な加工が困難となり、キャパシタ１３の占有面積を小さくすることができないために、前述のように、画像品質が低下する場合があった。
【００３０】
したがって、本発明の目的は、製造歩留まりや装置の信頼性を向上することができ、画像品質を向上することが可能な液晶表示装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００３１】
上記目的の達成のため、本発明の液晶表示装置は、画素領域に画素部が形成されている基板と、前記基板に形成され、前記画素部に接続しているトランジスタとを備え、前記トランジスタは、チャネル形成領域を挟むように第１および第２のソース・ドレイン領域が形成されている半導体層と、前記チャネル形成領域に対応するように形成されているゲート絶縁膜と、前記ゲート絶縁膜を介して前記チャネル形成領域に対応するように形成されているゲート電極とを有し、前記ゲート絶縁膜と前記ゲート電極との間には、前記ゲート絶縁膜を保護する導電性の保護層が形成されている。
【００３２】
上記の液晶表示装置によれば、トランジスタは、チャネル形成領域を挟むように第１および第２のソース・ドレイン領域が形成されている半導体層と、チャネル形成領域に対応するように形成されているゲート絶縁膜と、ゲート絶縁膜を介してチャネル形成領域に対応するように形成されているゲート電極とを有する。ここで、導電性の保護層が、ゲート絶縁膜とゲート電極との間に形成されており、ゲート絶縁膜を保護する。
【００３３】
上記目的の達成のため、本発明の液晶表示装置の製造方法は、画素領域に画素部が形成されている基板と、前記基板に形成され、前記画素部に接続しているトランジスタと、前記基板に形成され、前記画素部に接続しているキャパシタとを備える表示装置の製造方法であって、前記トランジスタを形成する工程は、前記基板に半導体層を形成する第１工程と、前記半導体層のチャネル形成領域に対応するようにゲート絶縁膜を形成する第２工程と、前記ゲート絶縁膜を介して前記チャネル形成領域に対応するようにゲート電極を形成する第３工程と、前記チャネル形成領域を挟むように第１および第２のソース・ドレイン領域を前記半導体層に形成する第４工程とを含み、前記キャパシタを形成する工程は、前記基板に第１電極を形成する第５工程と、前記第１電極に誘電体層を形成する第６工程と、前記誘電体層を介して前記第１電極に対応するように第２電極を形成する第７工程とを含み、前記第２工程の後であって前記第３工程と前記第６工程との前に、前記ゲート絶縁膜を保護する保護層を、前記ゲート絶縁膜と前記ゲート電極との間に対応するように導電性材料によって形成する第８工程を有する。
【００３４】
上記の液晶表示装置の製造方法によれば、トランジスタを形成する工程として、第１工程において、基板に半導体層を形成する。そして、第２工程において、半導体層のチャネル形成領域に対応するようにゲート絶縁膜を形成する。そして、第３工程において、ゲート絶縁膜を介してチャネル形成領域に対応するようにゲート電極を形成する。そして、第４工程において、チャネル形成領域を挟むように第１および第２のソース・ドレイン領域を半導体層に形成する。一方、キャパシタを形成する工程として、第５工程において、基板に第１電極を形成する。そして、第６工程において、第１電極に誘電体層を形成する。そして、第７工程において、誘電体層を介して第１電極に対応するように第２電極を形成する。ここで、第２工程の後であって第３工程と第６工程との前の第８工程において、ゲート絶縁膜を保護する保護層を、ゲート絶縁膜とゲート電極との間に対応するように導電性材料によって形成する。
【発明の効果】
【００３５】
本発明によれば、製造歩留まりや装置の信頼性を向上することができ、画像品質を向上することが可能な液晶表示装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の実施形態の一例について、図面を参照して説明する。
【００３７】
図１は、本実施形態の液晶表示装置を示す構成図である。図１において、図１（ａ）は、液晶表示装置の画素部の断面図を示している。そして、図１（ｂ）は、図１（ａ）における第１基板側の表面の平面図を示している。
【００３８】
また、図２は、図１（ａ）のＴＦＴの部分断面図であり、図１（ａ）の紙面に対して垂直方向の面の断面を示している。
【００３９】
図１（ａ）に示すように、本実施形態の液晶表示装置は、第１基板１１と、第２基板２１と、液晶層３１と有する。第１基板１１と第２基板２１とは間隔を隔てて互いが対向しており、第１基板１１と第２基板２１との間に挟まれて液晶層３１が配置されている。
【００４０】
第１基板１１は、石英ガラスなどの透明なガラス基板を用いている。第１基板１１には、ＴＦＴ１２とキャパシタ１３と画素電極１５と第１配向膜１６と第１配線層１０１と第２配線層１０２と第３配線層１０３と第４配線層１０４とが形成されている。また、図１（ｂ）に示すように、第１基板１１には、走査線２０１と信号線２０２とが互いに直交するように形成され、走査線２０１と信号線２０２とによって区切られる領域のそれぞれに画素電極１５が設けられている。
【００４１】
ＴＦＴ１２は、図２に示すように、トップゲート構造であり、半導体層１２１と、ゲート絶縁膜１２４と、保護層１２５ａと、ゲート電極１２５ｂと、ソース電極１２６ａと、ドレイン電極１２６ｂとを有する。ＴＦＴ１２は、ゲート電極１２５ｂが第１配線層１０１を介して走査線２０１と接続し、ソース電極１２６ａが信号線２０２と接続し、ドレイン電極１２６ｂがキャパシタ１３を介して画素電極１５と接続しており、画素電極１５への電圧を制御するスイッチング素子として機能する。
【００４２】
ＴＦＴ１２において、半導体層１２１は、たとえば、多結晶シリコンにより形成されており、チャネル形成領域２２２を挟むように第１ソース・ドレイン領域２２４ａと第２ソース・ドレイン領域２２４ｂとが形成され、チャネル形成領域２２２と第１および第２のソース・ドレイン領域２２４ａ、２２４ｂとのそれぞれの間に第１ＬＤＤ領域２２３ａと第２ＬＤＤ領域２２３ｂとが形成されている。
【００４３】
ゲート絶縁膜１２４は、チャネル形成領域２２２に対応するように、たとえば、シリコン酸化膜により形成されている。
【００４４】
保護層１２５ａは、ゲート絶縁膜１２４を保護するように、ゲート絶縁膜１２４とゲート電極１２５ｂとの間に、たとえば、導電性の多結晶シリコンにより形成されている。保護層１２５ａは、キャパシタ１３の誘電体層１３２を形成する際のエッチングなどにおいて、ＴＦＴ１２のゲート絶縁膜１２４がダメージを受けないように保護する。保護層１２５ａは、エッチングにより誘電体層１３２をパターン加工する際において、ゲート絶縁膜１２４を保護するため、誘電体層１３２とエッチング特性が異なることが好ましい。また、保護層１２５ａは、導電材料により形成され、ゲート電極１２５ｂと接続している。そして、保護層１２５ａは、後述するようにキャパシタ１３の誘電体層１３２と上部電極１３３との端部に対応するように形成されている。これにより、保護層１２５ａは、上部電極１３３との組み合わせにより、誘電体層１３２の端部を挟むように構成される。また、保護層１２５ａは、第１配線層１０１に接続するために延在して形成されているゲート電極と、第１配線層１０１に接続するためのコンタクトホールが形成されている第１層間絶縁膜５１との間に対応して形成されている。
【００４５】
ゲート電極１２５ｂは、ゲート絶縁膜１２４を介してチャネル形成領域２２２に対応するように、たとえば、たとえば、導電性の多結晶シリコンにより形成されている。ゲート電極１２５ｂは、第１層間絶縁膜５１に形成されるコンタクトホールに埋め込まれ、後述する第１配線層１０１に接続している。
【００４６】
ソース電極１２６ａとドレイン電極１２６ｂとは、たとえば、アルミニウムにより形成されている。ソース電極１２６ａは、半導体層１２１の第１ソース・ドレイン領域２２４ａに接続しており、ドレイン電極１２６ｂは、半導体層の第２ソース・ドレイン領域２２４ｂに接続している。
【００４７】
キャパシタ１３は、下部電極１３１と誘電体層１３２と上部電極１３３とを有する。キャパシタ１３は、下部電極１３１と上部電極１３３との間に誘電体層１３２が介在するように構成されている。キャパシタ１３は、上部電極１３３が第２配線層１０２を介してＣＳ線（図示なし）と接続し、下部電極１３１が第３配線層１０３と第４配線層１０４とを介して画素電極１５と接続し、画素電極１５への印加電圧を保持する。
【００４８】
キャパシタ１３において、下部電極１３１は、ＴＦＴ１２の半導体層１２１と同様に、多結晶シリコンにより形成されている。下部電極１３１は、ＴＦＴ１２の半導体層１２１と同工程で同じ層の上に形成された層を用いている。つまり、ＴＦＴ１２の半導体層１２１とキャパシタ１３の下部電極１３１との両方の形成領域を含むように多結晶シリコン膜を形成した後に、多結晶シリコン膜をパターン加工することにより、半導体層１２１と下部電極１３１とが形成されている。
【００４９】
誘電体層１３２は、ＴＦＴ１２のゲート絶縁膜１２４と異なり、シリコン酸化膜よりも誘電率が高い材料であるシリコン窒化膜により形成されている。このように、誘電体層１３２として、シリコン酸化膜よりも高い誘電率であるシリコン窒化膜を用いることにより、キャパシタ１３の占める面積を小さくすることができる。誘電体層１３２は、シリコン窒化膜に限らず、アルミ酸化膜、ハフニウム酸化膜などを好適に用いることができる。図３は、キャパシタ１３の端部を示す断面図である。図３に示すように、誘電体層１３２は、端部が保護層１２５ａよりも、第１基板１１の反対側である液晶層１９側、つまり、上層側になるように形成されている。そして、誘電体層１３２は、保護層１２５ａと上部電極１３３とにより、端部が挟まれている構造で形成されている。
【００５０】
上部電極１３３は、ＴＦＴ１２のゲート電極１２５ｂと同様に、多結晶シリコンにより形成されている。上部電極１３３は、ＴＦＴ１２のゲート電極１２５ｂと同工程で同じ層の上に形成された層を用いている。つまり、ＴＦＴ１２のゲート電極１２５ｂとキャパシタ１３の上部電極１３３との両方の形成領域を含むように多結晶シリコン膜を形成した後に、その多結晶シリコン膜をパターン加工することにより、ゲート電極１２５ｂと上部電極１３３とが形成されている。また、この際、上部電極１３３は、図３に示すように、端部が保護層１２５ａよりも、第１基板１１の反対側である液晶層１９側、つまり、上層側になるように形成される。そして、上部電極１３３は、保護層１２５ａとの組み合わせにより、誘電体層１３２の端部を挟むように構成される。
【００５１】
画素電極１５は、ＩＴＯにより形成され、前述のように、走査線２０１と信号線２０２とによって区切られる領域のそれぞれに画素電極１５がマトリクス状に配列されて設けられている。画素電極１５は、第４配線層１０４を覆っている第４層間絶縁膜５４に形成されたコンタクトホールを埋め込むように形成されている。画素電極１５は、後述の第４配線層１０４に接続されており、ＴＦＴ１２とキャパシタ１３とに接続している。
【００５２】
第１配向膜１６は、画素電極１５を覆うように、ポリイミドにより形成され、ラビング処理されて液晶層３１の配向方向を規定する。
【００５３】
第１配線層１０１は、たとえば、多結晶シリコンとＷＳｉとの積層体により、第１基板１１の液晶層３１側の面に形成されている。そして、第１配線層１０１は、ＴＦＴ１２のゲート電極１２５ｂと走査線２０１とを接続している。また、第１配線層１０１は、ＴＦＴ１２とキャパシタ１３の形成領域に対応するように延在して形成されており、第１配線層１０１は、第１基板１１の液晶層３１側と反対側の面からの入射する光がＴＦＴ１２とキャパシタ１３とに入射することを防止している。
【００５４】
第２配線層１０２は、たとえば、アルミニウムにより形成されている。第２配線層１０２は、ＴＦＴ１２とキャパシタ１３とを覆っている第２層間絶縁膜５２に形成されたコンタクトホールを埋め込むように形成されている。そして、第２配線層１０２は、キャパシタ１３の上部電極１３３とＣＳ線とを接続している。
【００５５】
第３配線層１０３は、アルミニウムにより形成されている。第３配線層１０３は、第２配線層１０２と同様に、第２層間絶縁膜５２に形成されたコンタクトホールを埋め込むように形成されている。そして、第３配線層１０３は、キャパシタ１３の下部電極１３１と画素電極１５とを接続している。
【００５６】
第４配線層１０４は、たとえば、アルミニウムにより形成されている。第４配線層１０４は、第２配線層１０２と第３配線層１０３とを覆っている第３層間絶縁膜５３に形成されたコンタクトホールを埋め込むように形成されている。第４配線層１０４は、ＴＦＴ１２とキャパシタ１２とに対応するように延在しており、液晶層３１側からＴＦＴ１２とキャパシタ１２とに入射する光を遮光する。
【００５７】
第２基板２１は、第１基板１１と同様に、石英ガラスなどの透明なガラス基板を用いている。そして、第２基板２１は、対向電極２２と第２配向膜２３とを有する。
【００５８】
対向電極２２は、画素電極１５に対向するようにＩＴＯによりベタ状に形成されている。
【００５９】
第２配向膜２３は、対向電極２２を覆うように、ポリイミドにより形成され、ラビング処理されて液晶層３１の配向方向を規定する。
【００６０】
液晶層３１は、たとえば、ツイストネマティック型であり、第１基板１１と第２基板２１との間に配置されている。液晶層３１は、画素電極１５と対向電極２２とに印加される電圧に基づいて液晶層３１の配向状態が変化し、画面の表示が行われる。
【００６１】
その他に、液晶表示装置は、液晶パネルを駆動させる駆動回路や、偏光板、バックライトなどの周辺機器が実装されている。
【００６２】
なお、本実施形態の表示装置において、第１基板１１は、本発明の基板に相当する。そして、本実施形態のＴＦＴ１２は、本発明のトランジスタに相当する。また、本実施形態の下部電極１３１は、本発明の第１電極に相当する。また、本実施形態の上部電極１３３は、本発明の第２電極に相当する。また、本実施形態の第１配線層１０１は、本発明の配線層に相当する。また、本実施形態の第１層間絶縁膜５１は、本発明の層間絶縁膜に相当する。
【００６３】
以下より、本実施形態の液晶表示装置の製造方法について説明する。
【００６４】
図４と図５とは、上記の液晶表示装置の各製造工程における断面図である。
【００６５】
まず、図４（ａ）に示すように、第１基板１１に第１配線層１０１を形成する。たとえば、５０ｎｍ程度の厚さの多結晶シリコンと２００ｎｍ程度の厚さのＷＳｉとの積層体を、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により第１基板１１に順次堆積し、ＴＦＴ１２とキャパシタ１３の形成領域に対応するようにその積層体をパターン加工して第１配線層１０１を形成する。第１配線層１０１は、第１基板１１の液晶層３１側と反対側の面からの入射する光がＴＦＴ１２とキャパシタ１３とに入射することを防止するために、ＴＦＴ１２とキャパシタ１３の形成領域に対応するように形成される。
【００６６】
その後、第１配線層１０１を被覆するように、たとえば、ＣＶＤ法により、６００ｎｍ程度の厚さのシリコン酸化物を堆積し、第１層間絶縁膜５１を形成する。
【００６７】
そして、第１層間絶縁膜５１の上に、ＴＦＴ１２の半導体層１２１と、キャパシタ１３の下部電極１３１とを形成する。ここでは、ＣＶＤ法により、第１層間絶縁膜５１の上に、７５ｎｍ程度の厚さの多結晶シリコン膜を堆積後、その多結晶シリコン膜にシリコンをイオン注入してアモルファス化し、アニールすることにより所定のグレインサイズの多結晶シリコン膜を形成する。その後、多結晶シリコン膜をパターン加工することにより、ＴＦＴ１２の半導体層１２１とキャパシタ１３の下部電極１３１とを形成する。
【００６８】
つぎに、図４（ｂ）に示すように、半導体層１２１のチャネル形成領域２２２に対応するようにゲート絶縁膜１２４を形成する。ここでは、ＴＦＴ１２の半導体層１２１とキャパシタ１３の下部電極１３１とを含むように、熱酸化法やＣＶＤ法により、８０ｎｍ程度の厚さのシリコン酸化膜を第１基板１１の全面に成膜し、ゲート絶縁膜１２４を形成する。その後、ＴＦＴ１２のしきい値の調整のために、半導体層１２１にボロンをイオン注入する。
【００６９】
つぎに、図４（ｃ）に示すように、ゲート絶縁膜１２４を覆うように保護層１２５ａを形成した後に、キャパシタ１３の形成領域に形成された保護層１２５ａとゲート絶縁膜１２４を除去し、キャパシタ１３の下部電極１３１の表面を露出させる。ここでは、ＣＶＤ法により、ＴＦＴ１２のゲート絶縁膜１２４とキャパシタ１３の下部電極１３１とを含むように、リンがドーピングされた多結晶シリコン膜を用いて保護層１２５ａを形成する。そして、さらに、第１基板１１の液晶層３１側と反対側の面に、ＣＶＤ法により、リンがドーピングされた多結晶シリコン膜の導電層（図示なし）を形成する。そして、保護層１２５ａの一部をレジストマスクで覆い、キャパシタ１３の形成領域に形成された保護層１２５ａとゲート絶縁膜１２４とをドライエッチングにより除去する。この時、キャパシタ１３の端部に保護層１２５ａが残るように、パターン加工する。第１基板１１の液晶層３１側と反対側の面に導電層が形成されているため、均一にドライエッチングをすることができる。そして、露出された下部電極１３１にリンをイオン注入し、レジストマスクを除去する。
【００７０】
つぎに、図５（ａ）に示すように、キャパシタ１３の誘電体層１３２を形成する。ここでは、キャパシタ１３の下部電極１３１と、ＴＦＴ１２の保護層１２５ａとゲート絶縁膜１２４とを覆うように、ＣＶＤ法により、シリコン窒化膜を第１基板１１の全面に成膜する。その後、そのシリコン窒化膜をウェットエッチングによりパターン加工し、キャパシタ１３の誘電体層１３２を形成する。この時、誘電体層１３２の端部が保護層１２５ａの上層側になるように、パターン加工する。この誘電体層１３２を形成する際においては、ゲート絶縁膜１２４は保護層１２５ａに覆われているため、シリコン窒化膜の堆積やウェットエッチングによりダメージを受けない。
【００７１】
つぎに、図５（ｂ）に示すように、ＴＦＴ１２のゲート電極１２５ｂと第１配線層１０１とを接続するために、コンタクトホールＨ１を形成する。ここでは、第１層間絶縁膜５１とゲート絶縁膜１２４と保護層１２５ａとの一部分を、ドライエッチングにより、第１配線層１０１の表面が露出するまで除去し、コンタクトホールＨ１を形成する。ここでも、上記同様に、ドライエッチングを用いるため、微細なコンタクトホールＨ１を形成することができる。
【００７２】
つぎに、図５（ｃ）に示すように、ＴＦＴ１２のゲート電極１２５ｂと、キャパシタ１３の上部電極１３３とを形成する。ここでは、ＴＦＴ１２のゲート電極１２５ｂの形成領域と、キャパシタ１３の上部電極１３３の形成領域との両者を含むように、ＣＶＤ法により、４５０ｎｍ程度の厚さの多結晶シリコン膜を第１基板１１の全面に成膜する。また、この時、コンタクトホールＨ１にも、この多結晶シリコン膜が埋め込まれるように形成する。そして、その多結晶シリコン膜にリンをイオン注入した後に、ウェットエッチングによりパターン加工し、ＴＦＴ１２のゲート電極１２５ｂと、キャパシタ１３の上部電極１３３とをそれぞれ形成する。この時、上部電極１３３の端部が保護層１２５ａの上層側になるようにパターン加工する。
【００７３】
そして、ＴＦＴ１２のゲート電極１２５ｂを自己整合的なマスクとして用いて、半導体層１２１にリンをイオン注入する。そして、さらに、第１ＬＤＤ領域２２３ａと第２ＬＤＤ領域２２３ｂとの形成領域をレジストマスクで覆い、第１ソース・ドレイン領域２２４ａと第２ソース・ドレイン領域２２４ｂとの形成領域にヒ素をイオン注入する。このようにして、第１ＬＤＤ領域２２３ａと第２ＬＤＤ領域２２３ｂが、第１ソース・ドレイン領域２２４ａと第２ソース・ドレイン領域２２４ｂよりも、低い不純物濃度となるように形成し、図２に示すように、ＬＤＤ構造のＴＦＴ１２を形成する。
【００７４】
そして、図１に示すように、ＴＦＴ１２とキャパシタ１３とを被覆するようにして、ＣＶＤ法により、ＰＳＧ膜の第２層間絶縁膜５２を６００ｎｍ程度の厚さで形成する。その後、アニールを行い、イオン注入された不純物を活性化させる。そして、図２に示すように、第１ソース・ドレイン領域２２４ａと第２ソース・ドレイン領域２２４ｂとにそれぞれソース電極１２６ａとドレイン電極１２６ｂとをアルミニウムにより形成する。
【００７５】
そして、第２層間絶縁膜５２に形成された各コンタクトホールに、第２配線層１０２と第３配線層１０３とを形成する。各コンタクトホールを埋め込むように第２層間絶縁膜５２に、スパッタリング法によってアルミニウムを堆積した後に、パターン加工することによって、第２配線層１０２と第３配線層１０３とを形成する。ここでは、キャパシタ１３の上部電極１３３とＣＳ線とを接続するように第２配線層１０２を形成し、キャパシタ１３の下部電極１３１と画素電極１５とを接続するように第３配線層１０３を形成する。
【００７６】
そして、各配線層を被覆するようにして、たとえば、ＣＶＤ法により、シリコン酸化膜の第３層間絶縁膜５３を５００ｎｍ程度の厚さで第２層間絶縁膜５２の上に形成する。その後、第３配線層１０３の表面が露出するように第３層間絶縁膜５３にコンタクトホールを形成し、たとえば、アルミニウムをそのコンタクトホールに埋め込むようにして堆積して、第４配線層１０４を形成する。ここで、第４配線層１０４は、液晶層３１側からＴＦＴ１２とキャパシタ１２とに入射する光を遮光するように形成される。
【００７７】
そして、第４配線層１０４を覆うようにＣＶＤ法により、シリコン酸化物の第４層間絶縁膜５４を第３層間絶縁膜５３の上に形成する。そして、第４配線層１０４の表面が露出するように第４層間絶縁膜５４にコンタクトホールを形成し、スパッタリング法により、そのコンタクトホールを埋め込むように、ＩＴＯ膜を第４層間絶縁膜５４に成膜した後、そのＩＴＯ膜をパターン加工することによって、画素電極１５を形成する。
【００７８】
一方、第２基板２１においては、第１基板１１に形成された画素電極１５に対向するように、ＩＴＯにより対向電極２２をベタ状に形成する。
【００７９】
そして、画素電極１５が形成された第１基板１１と、対向電極２２が形成された第２基板２１とを、画素電極１５と対向電極２２とが対向するように貼り合わせる。貼り合わせるに当たり、まず、第１基板１１と第２基板２１とのそれぞれに、ポリイミドの配向膜１６，２３を形成する。そして、それぞれの配向膜１６，２３をラビング処理し、所定のギャップを有するようにして接着して貼り合わせる。その後、第１基板１１と第２基板２１との間のギャップに液晶層３１を注入し、液晶層３１を配向させて液晶パネルを形成する。
【００８０】
その後、液晶パネルを駆動させる駆動回路や、偏光板、バックライトなどの周辺機器を実装して液晶表示装置を完成する。
【００８１】
以上のように、本実施形態は、ゲート絶縁膜１２４の形成工程の後であって、ゲート電極１２５ｂの形成工程と誘電体層１３２の形成工程との前に、誘電体層１３２を形成する際においてゲート絶縁膜１２４がダメージを受けないように保護する保護層１２５ａが、ゲート絶縁膜１２４とゲート電極１２５ｂとの間に対応するように形成される。そして、誘電体層１３２の端部が保護層１２５ａの上に対応して形成される。そして、上部電極１３３が誘電体層１３２を被覆し、その上部電極１３３の端部が保護層１２５ａの上に対応して形成される。このように、誘電体層１３２が形成される前に保護層１２５ａが形成されているため、ゲート絶縁膜１２４がダメージを受けず、製造歩留まりや装置の信頼性を向上することができる。そして、これに伴い、キャパシタ１３の誘電体層１３２に、ゲート絶縁膜１２４よりも高い誘電率の材料を用いることができるため、遮光するための層の占有面積が減り、画像品質を向上することができる。
【００８２】
そして、本実施形態は、半導体層１２１と下部電極１３１との両方の形成領域を含むように第１導電層として多結晶シリコン膜を形成し、その第１導電層をパターン加工することにより、半導体層１２１と下部電極１３１を形成している。このように半導体層１２１の形成工程と下部電極１３１の形成工程とを共通化しているため、製造工程が減少し、製造歩留まりや装置の信頼性を向上することができ、画像品質を向上することができる。
【００８３】
そして、本実施形態は、ゲート電極１２５ｂと上部電極１３３との両方の形成領域を含むように第２導電層として多結晶シリコン膜を形成した後に、その第２導電層をパターン加工することにより、ゲート電極１２５ｂと上部電極１３３とを形成している。このようにゲート電極１２５ｂの形成工程と上部電極１３３の形成工程とを共通化しているため、製造工程が減少し、製造歩留まりや装置の信頼性を向上することができ、画像品質を向上することができる。
【００８４】
そして、本実施形態は、第１配線層１０１とＴＦＴ１２とを接続させるコンタクトホールＨ１を第１層間絶縁膜５１に形成した後に、そのコンタクトホールＨ１にゲート電極１２５ｂを延在して埋め込むように形成し、ＴＦＴ１２と第１配線層とを接続する。ここで、保護層１２５ａが、そのコンタクトホールＨ１に延在して形成されるゲート電極１２５ｂと第１層間絶縁膜５１との間に対応するように形成されている。このように、本実施形態は、第１配線層１０１とＴＦＴ１２とを接続させるコンタクトホールＨ１を第１層間絶縁膜５１に形成する際に、保護層１２５ａが形成されているため、ゲート絶縁膜１２４がダメージを受けず、製造歩留まりや装置の信頼性を向上することができる。
【００８５】
なお、本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形形態を採用することができる。
【００８６】
たとえば、上記の実施形態においては、半導体層の形成工程と下部電極の形成工程とを共通化しているが、これに限らず、別工程にてそれぞれを形成してもよい。
【００８７】
たとえば、上記の実施形態においては、ゲート電極の形成工程と上部電極との形成工程とを共通化しているが、これに限らず、別工程にてそれぞれを形成してもよい。
【図面の簡単な説明】
【００８８】
【図１】図１は、本発明にかかる実施形態の液晶表示装置を示す構成図である。
【図２】図２は、本発明にかかる実施形態の液晶表示装置におけるＴＦＴの断面図である。
【図３】図３は、本発明にかかる実施形態の液晶表示装置におけるキャパシタの端部の断面図である。
【図４】図４は、本発明にかかる実施形態の液晶表示装置の各製造工程における断面図である。
【図５】図５は、本発明にかかる実施形態の液晶表示装置の各製造工程における断面図である。
【図６】図６は、多結晶シリコンを用いたＴＦＴを有する液晶表示装置を示す構成図である。
【図７】図７は、液晶表示装置におけるＴＦＴの断面図である。
【図８】図８は、液晶表示装置の各製造工程における断面図である。
【図９】図９は、液晶表示装置の各製造工程における断面図である。
【符号の説明】
【００８９】
１１：第１基板（基板）、１２：ＴＦＴ（トランジスタ）、１３：キャパシタ、１５：画素電極、１６：第１配向膜、２１：第２基板、２２：対向電極、２３：第２配向膜、３１：液晶層、５１：第１層間絶縁膜（層間絶縁膜）、５２：第２層間絶縁膜、５３：第３層間絶縁膜、５４：第４層間絶縁膜、１０１：第１配線層、１０２：第２配線層、１０３：第３配線層、１０４：第４配線層、１２１：半導体層、１２４：ゲート絶縁膜、１２５ａ：保護層、１２５ｂ：ゲート電極、１２６ａ：ソース電極、１２６ｂ：ドレイン電極、１３１：下部電極（第１電極）、１３２：誘電体層、１３３：上部電極（第２電極）、２０１：走査線、２０２：信号線、２２２：チャネル形成領域、２２４ａ：第１ソース・ドレイン領域、２２４ｂ：第２ソース・ドレイン領域、２２３ａ：第１ＬＤＤ領域、２２３ｂ：第２ＬＤＤ領域
【図１】
0004631300.tif 000002
【図２】
0004631300.tif 000003
【図３】
0004631300.tif 000004
【図４】
0004631300.tif 000005
【図５】
0004631300.tif 000006
【図６】
0004631300.tif 000007
【図７】
0004631300.tif 000008
【図８】
0004631300.tif 000009
【図９】
0004631300.tif 000010