(57)【特許請求の範囲】
【請求項１】
第１のトランジスタ、複数の第２のトランジスタ及び複数の第３のトランジスタを有し、前記第１のトランジスタ、前記複数の第２のトランジスタ及び前記複数の第３のトランジスタのソースが共通接続され、前記第１のトランジスタ及び前記複数の第２のトランジスタのドレインが共通接続され、前記複数の第３のトランジスタのドレインが共通接続されたトランジスタ群と、
前記第１のトランジスタのゲートに接続され、所望の第１の電圧を生成し前記第１のトランジスタのゲートに供給する第１の電圧生成部と、
前記第２のトランジスタのゲートに出力端子を接続するようにして、前記複数の第２のトランジスタのゲートにそれぞれ接続された複数の第１のスイッチング素子と、
前記第３のトランジスタのゲートに出力端子を接続するようにして、前記複数の第３のトランジスタのゲートにそれぞれ接続された複数の第２のスイッチング素子と、
前記複数の第１のスイッチング素子及び前記複数の第２のスイッチング素子がそれぞれ有する第１の入力端子に接続され、前記第１の電圧と同一又は異なる第２の電圧を生成する第２の電圧生成部と、
前記複数の第１のスイッチング素子及び前記複数の第２のスイッチング素子がそれぞれ有する第２の入力端子に接続され、前記共通接続された前記第１乃至第３のトランジスタのソースの電圧と前記第２の電圧との差電圧よりも、前記ソースの電圧との差電圧が小さい第３の電圧を生成する第３の電圧生成部と、
前記複数の第１のスイッチング素子及び前記複数の第２のスイッチング素子の接続状態を前記第１の入力端子側又は前記第２の入力端子側にそれぞれ切り換えることにより、前記複数の第２のトランジスタのゲート及び前記複数の第３のトランジスタのゲートに、前記第２の電圧又は前記第３の電圧を選択的にそれぞれ供給する制御部と
を備えることを特徴とする増幅回路。
【請求項２】
前記制御部は、
前記複数の第１のスイッチング素子及び前記複数の第２のスイッチング素子のうち、前記第１の入力端子側に切り換えられた前記第１のスイッチング素子及び前記第２のスイッチング素子に接続されている前記第２のトランジスタ及び前記第３のトランジスタのゲート幅の合計が、前記第１のトランジスタのゲート幅にほぼ等しくなるように、前記複数の第１のスイッチング素子及び前記複数の第２のスイッチング素子の接続状態をそれぞれ切り換えることを特徴とする請求項１記載の増幅回路。
【請求項３】
前記第１の電圧生成部及び前記第２の電圧生成部は、
前記第１の電圧及び／又は前記第２の電圧を必要に応じて変化させることを特徴とする請求項１記載の増幅回路。
【請求項４】
前記第１のトランジスタ、前記複数の第２のトランジスタ及び前記複数の第３のトランジスタのソースに接続され、入力電圧を電流に変換する変換部と、
前記複数の第３のトランジスタのドレインに接続された負荷と  をさらに備えることを特徴とする請求項１記載の増幅回路。
【請求項５】
前記第１乃至第３のトランジスタは、
略同一のゲート長を有することを特徴とする請求項１記載の増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅回路に関する。
【背景技術】
【０００２】
携帯電話機などの無線通信機は、制御信号に応じて利得（出力電圧／入力電圧）を適応的に変化させる可変利得増幅器を有する。この可変利得増幅器は、供給される制御信号に応じて利得を制御しながら、入力電圧を増幅することにより、所望の電圧レベルの出力電圧を生成する。
【０００３】
以下、可変利得増幅器に関する文献名を記載する。
【特許文献１】特開平９−３２１５７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、広い範囲の利得を高精度に制御することができる増幅回路を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様では、第１のトランジスタ、複数の第２のトランジスタ及び複数の第３のトランジスタを有し、前記第１のトランジスタ、前記複数の第２のトランジスタ及び前記複数の第３のトランジスタのソースが共通接続され、前記第１のトランジスタ及び前記複数の第２のトランジスタのドレインが共通接続され、前記複数の第３のトランジスタのドレインが共通接続されたトランジスタ群と、
前記第１のトランジスタのゲートに接続され、所望の第１の電圧を生成し前記第１のトランジスタのゲートに供給する第１の電圧生成部と、
前記第２のトランジスタのゲートに出力端子を接続するようにして、前記複数の第２のトランジスタのゲートにそれぞれ接続された複数の第１のスイッチング素子と、
前記第３のトランジスタのゲートに出力端子を接続するようにして、前記複数の第３のトランジスタのゲートにそれぞれ接続された複数の第２のスイッチング素子と、
前記複数の第１のスイッチング素子及び前記複数の第２のスイッチング素子がそれぞれ有する第１の入力端子に接続され、前記第１の電圧と同一又は異なる第２の電圧を生成する第２の電圧生成部と、
前記複数の第１のスイッチング素子及び前記複数の第２のスイッチング素子がそれぞれ有する第２の入力端子に接続され、前記共通接続された前記第１乃至第３のトランジスタのソースの電圧と前記第２の電圧との差電圧よりも、前記ソースの電圧との差電圧が小さい第３の電圧を生成する第３の電圧生成部と、
前記複数の第１のスイッチング素子及び前記複数の第２のスイッチング素子の接続状態を前記第１の入力端子側又は前記第２の入力端子側にそれぞれ切り換えることにより、前記複数の第２のトランジスタのゲート及び前記複数の第３のトランジスタのゲートに、前記第２の電圧又は前記第３の電圧を選択的にそれぞれ供給する制御部と
を備えることを特徴とする増幅回路が提供される。
【発明の効果】
【０００６】
本発明の増幅回路によれば、広い範囲の利得を高精度に制御することができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態について図面を参照して説明する。
【０００８】
図１に、本発明の実施の形態による可変利得増幅器１０の構成を示す。この可変利得増幅器１０は、利得を適応的に変化させながら、入力電圧Ｖｉｎを増幅することにより、所望の電圧レベルの出力電圧Ｖｏｕｔ＋を生成する。
【０００９】
可変利得増幅器１０は、利得を制御するための利得制御部２０を有する。この利得制御部２０は、利得を制御する方法として、供給される制御電圧Ｖｃｏｎｔ_ａｎａに応じて利得を連続的に変化させるアナログ利得制御方法と、利得を離散的に変化させるデジタル利得制御方法とを有する。
【００１０】
この場合、デジタル利得制御方法は、利得制御部２０が有するデジタル利得制御部３０によって行われる。
【００１１】
このように利得制御部２０は、利得制御方法としてアナログ利得制御方法又はデジタル利得制御方法を選択的に使用することにより、利得を連続的又は離散的に変化させる。
【００１２】
この利得制御部２０とグランドＧＮＤとの間には、相互コンダクタンス（ｇｍ）増幅器（以下、アンプと呼ぶ）４０が接続され、当該アンプ４０は、入力電圧Ｖｉｎを電流Ｉｓｉｇに変換する。
【００１３】
利得制御部２０は、この電流Ｉｓｉｇを分割するためのＮＭＯＳトランジスタ（以下、これをトランジスタと呼ぶ）Ｍ１、Ｍ２１〜Ｍ２ｎ及びＭ３１〜Ｍ３ｎを有し、当該トランジスタＭ１、Ｍ２１〜Ｍ２ｎ及びＭ３１〜Ｍ３ｎのうち、トランジスタＭ２１〜Ｍ２ｎ及びＭ３１〜Ｍ３ｎは、デジタル利得制御部３０に含まれる。
【００１４】
トランジスタＭ１、Ｍ２１〜Ｍ２ｎ及びＭ３１〜Ｍ３ｎのソースは共通接続されると共に、アンプ４０の一端に接続されている。トランジスタＭ１及びＭ２１〜Ｍ２ｎのドレインは共通接続されると共に、負荷Ｚ１の一端に接続されている。トランジスタＭ３１〜Ｍ３ｎのドレインは共通接続されると共に、負荷Ｚ２の一端に接続されている。負荷Ｚ１及びＺ２の他端は、電源電圧Ｖｄｄに接続されている。なお、負荷Ｚ１を設けることなく、トランジスタＭ１及びＭ２１〜Ｍ２ｎのドレインを電源電圧Ｖｄｄに直接接続しても良い。
【００１５】
トランジスタＭ１のゲートとグランドとの間には、可変電圧源５０が接続され、当該可変電圧源５０は、制御電圧Ｖｃｏｎｔ_ａｎａを変化させることによりアナログ制御電圧Ｖｂｉａｓ−Ｖｃｏｎｔ_ａｎａ／２を生成し、これをトランジスタＭ１のゲートに印加する。
【００１６】
トランジスタＭ２１〜Ｍ２ｎのゲートは、対応するスイッチＳＷ２１〜ＳＷ２ｎの出力端子にそれぞれ接続され、同様に、トランジスタＭ３１〜Ｍ３ｎのゲートは、対応するスイッチＳＷ３１〜ＳＷ３ｎの出力端子にそれぞれ接続されている。なお、これらスイッチＳＷ２１〜ＳＷ２ｎ及びＳＷ３１〜ＳＷ３ｎは、デジタル利得制御部３０に含まれる。
【００１７】
スイッチＳＷ２１〜ＳＷ２ｎ及びＳＷ３１〜ＳＷ３ｎの第１の入力端子ａとグランドＧＮＤとの間には、可変電圧源６０が接続され、当該可変電圧源６０は、制御電圧Ｖｃｏｎｔ_ａｎａを変化させることによりアナログ制御電圧Ｖｂｉａｓ＋Ｖｃｏｎｔ_ａｎａ／２を生成する。一方、スイッチＳＷ２１〜ＳＷ２ｎ及びＳＷ３１〜ＳＷ３ｎの第２の入力端子ｇは、グランドＧＮＤに接続されている。
【００１８】
スイッチＳＷ２１〜ＳＷ２ｎ及びＳＷ３１〜ＳＷ３ｎは、デジタル利得制御部３０が有するスイッチ制御部７０の制御に基づいてその接続状態を切り換える。
【００１９】
すなわち、スイッチＳＷ２１〜ＳＷ２ｎ及びＳＷ３１〜ＳＷ３ｎの接続状態が第１の入力端子ａ側に切り換えられた場合には、アナログ制御電圧Ｖｂｉａｓ＋Ｖｃｏｎｔ_ａｎａ／２がトランジスタＭ２１〜Ｍ２ｎ及びＭ３１〜Ｍ３ｎのゲートに印加され、その接続状態が第２の入力端子ｇ側に切り換えられた場合には、例えば０Ｖなど、アナログ制御電圧Ｖｂｉａｓ＋Ｖｃｏｎｔ_ａｎａ／２と比較して十分低い電圧（すなわち、共通接続されたトランジスタＭ１、Ｍ２１〜Ｍ２ｎ及びＭ３１〜Ｍ３ｎのソースの電圧との差が、アナログ制御電圧Ｖｂｉａｓ＋Ｖｃｏｎｔ_ａｎａ／２より小さい電圧）がトランジスタＭ２１〜Ｍ２ｎ及びＭ３１〜Ｍ３ｎのゲートに印加される。
【００２０】
トランジスタＭ２１〜Ｍ２ｎ及びＭ３１〜Ｍ３ｎのうち、アナログ制御電圧Ｖｂｉａｓ＋Ｖｃｏｎｔ_ａｎａ／２がゲートに印加されたトランジスタＭは、オン状態になり、当該トランジスタＭに電流が流れるのに対して、０Ｖがゲートに印加されたトランジスタＭは、オフ状態になり、当該トランジスタＭに電流は流れない。
【００２１】
ここで、トランジスタＭ１のゲート幅（チャネル幅）ＷをＷＭ１とする。また、スイッチＳＷ２１〜ＳＷ２ｎの接続状態が第１の入力端子ａ側に切り換えられることにより、トランジスタＭ２１〜Ｍ２ｎのうち、ゲートにアナログ制御電圧Ｖｂｉａｓ＋Ｖｃｏｎｔ_ａｎａ／２が印加され、電流が流れるトランジスタＭのゲート幅の合計をＷＭ２、ａとする。同様に、スイッチＳＷ３１〜ＳＷ３ｎの接続状態が第１の入力端子ａ側に切り換えられることにより、トランジスタＭ３１〜Ｍ３ｎのうち、ゲートにアナログ制御電圧Ｖｂｉａｓ＋Ｖｃｏｎｔ_ａｎａ／２が印加され、電流が流れるトランジスタＭのゲート幅の合計をＷＭ３，ａとする。なお、トランジスタＭ１、Ｍ２１〜Ｍ２ｎ及びＭ３１〜Ｍ３ｎのゲート長（チャネル長）Ｌは全て同一である。
【００２２】
この場合、スイッチ制御部７０は、次式
【数１】
0004719044.tif 000002
によって表される条件を満たしながら、スイッチＳＷ２１〜ＳＷ２ｎ及びＳＷ３１〜ＳＷ３ｎの接続状態を切り換える。すなわち、スイッチ制御部７０は、トランジスタＭ２１〜Ｍ２ｎ及びＭ３１〜Ｍ３ｎのうち、アナログ制御電圧Ｖｂｉａｓ＋Ｖｃｏｎｔ_ａｎａ／２がゲートに印加されるトランジスタＭのゲート幅の合計ＷＭ２、ａ＋ＷＭ３、ａが、トランジスタＭ１のゲート幅ＷＭ１にほぼ等しくなるように、スイッチＳＷ２１〜ＳＷ２ｎ及びＳＷ３１〜ＳＷ３ｎの接続状態を切り換える。
【００２３】
このようにして、入力電圧Ｖｉｎから得られた電流Ｉｓｉｇは、制御電圧Ｖｃｏｎｔ_ａｎａに応じて、まず電流Ｉａｎａ−と電流Ｉａｎａ＋とに分割される。このアナログ利得制御方法を行う回路部分における電流利得Ｇｃｏｎｔ_ａｎａは、次式
【数２】
0004719044.tif 000003
によって表される。ここで、ｋ'は、例えばチャネルの移動度やゲート絶縁膜の容量など、デバイスに起因する定数であり、Ｉｔａｉｌは、入力電圧Ｖｉｎが入力されていない場合における直流バイアス電流である。
【００２４】
すなわち、利得制御部２０は、制御電圧Ｖｃｏｎｔ_ａｎａを変化させ、電流Ｉｓｉｇを電流Ｉａｎａ−と電流Ｉａｎａ＋に分割する分割比を変化させることにより、電流利得Ｇｃｏｎｔ_ａｎａを制御する。
【００２５】
分割された電流Ｉａｎａ−と電流Ｉａｎａ＋とのうち、電流Ｉａｎａ＋は、デジタル利得制御部３０内において、さらに電流Ｉｄｉｇｉ−と電流Ｉｄｉｇｉ＋とに分割される。このデジタル利得制御部３０における電流利得Ｇｃｏｎｔ_ｄｉｇｉは、次式
【数３】
0004719044.tif 000004
によって表される。
【００２６】
このように、デジタル利得制御部３０における電流利得Ｇｃｏｎｔ_ｄｉｇｉは、ゲート幅Ｗの比によって決定されることから、当該電流利得Ｇｃｏｎｔ_ｄｉｇｉを制御する際、製造ばらつきによる影響を抑制することができ、アナログ利得制御方法と比較して正確に利得を変化させることができる。
【００２７】
従って、利得制御部２０における電流利得Ｇｃｏｎｔは、次式
【数４】
0004719044.tif 000005
によって表される。
【００２８】
電流Ｉｄｉｇｉ−と電流Ｉｄｉｇｉ＋とのうち、電流Ｉｄｉｇｉ−は、電流Ｉｏｕｔ−として負荷Ｚ１によって電圧に変換され、電流Ｉｄｉｇｉ＋は、電流Ｉｏｕｔ＋として負荷Ｚ２によって電圧に変換される。可変利得増幅器１０は、電流Ｉｏｕｔ＋を負荷Ｚ２によって電圧に変換することにより生成され、負荷Ｚ１の一端とトランジスタＭ３１〜Ｍ３ｎのドレインとの接続点に生成された電圧を、出力電圧Ｖｏｕｔ＋として外部に出力する。
【００２９】
ここで図２に、制御電圧Ｖｃｏｎｔ_ａｎａと、利得制御部２０における電流利得Ｇｃｏｎｔとの関係の一例を示す。この図２は、上述の（１）式によって表される条件を満たしながら、デジタル利得制御部３０における電流利得Ｇｃｏｎｔ_ｄｉｇｉの値を１／１６、１／８、１／４、１／２、１のうちのいずれかの値に選定することにより生成される。
【００３０】
この図２に示すように、利得制御方法としてアナログ利得制御方法を選択した場合には、制御電圧Ｖｃｏｎｔ_ａｎａを変化させれば、電流利得Ｇｃｏｎｔは、図中横方向に連続的に変化する。一方、利得制御方法としてデジタル利得制御方法を選択した場合には、電流利得Ｇｃｏｎｔ_ｄｉｇｉ（すなわち、オン状態にされたトランジスタＭ２１〜Ｍ２ｎのゲート幅の合計ＷＭ２、ａと、オン状態にされたトランジスタＭ３１〜Ｍ３ｎのゲート幅の合計ＷＭ３，ａとの比）を変化させれば、電流利得Ｇｃｏｎｔは、図中縦方向に離散的に変化する。
【００３１】
従って、例えば電流利得Ｇｃｏｎｔを大幅に小さくしようとする場合には、アナログ利得制御方法と比較して製造ばらつきによる影響が少ないデジタル利得制御方法を用いて、上述のゲート幅の比を変化させることにより、電流利得Ｇｃｏｎｔを正確に変化させた後、アナログ利得制御方法を用いて、制御電圧Ｖｃｏｎｔ_ａｎａを変化させることにより、電流利得Ｇｃｏｎｔの微調整を行う。これにより、電流利得Ｇｃｏｎｔを広い範囲にわたって正確に変化させることができる。
【００３２】
このように、アナログ利得制御方法とデジタル利得制御方法とを組み合わせて選択的に使用すれば、例えば図３に示すように、広い範囲の電流利得Ｇｃｏｎｔにおいて、利得変換感度Ｇｃｏｎｔ／Ｖｃｏｎｔ_ａｎａを小さくすることができ、従って電流利得Ｇｃｏｎｔを広い範囲にわたって高精度に制御することができる。
【００３３】
なお図４に、比較例として、アナログ利得制御方法のみを使用する可変利得増幅器１００の構成を示す。なお、図１に示された要素と同一のものには同一の符号を付して説明を省略する。この比較例による可変利得増幅器１００の利得制御部１１０は、実施の形態によるデジタル利得制御部３０に代えて、トランジスタＭ１０が接続された構成を有する。
【００３４】
ここで図５に、制御電圧Ｖｃｏｎｔと、利得制御部１１０における電流利得Ｇｃｏｎｔとの関係の一例を示し、図６に、利得制御部１１０における電流利得Ｇｃｏｎｔと、利得変換感度Ｇｃｏｎｔ／Ｖｃｏｎｔとの関係の一例を示す。
【００３５】
この図６に示すように、電流利得Ｇｃｏｎｔの値に応じて利得変換感度Ｇｃｏｎｔ／Ｖｃｏｎｔが大きく異なり、また電流利得Ｇｃｏｎｔが低い場合には、利得変換感度Ｇｃｏｎｔ／Ｖｃｏｎｔが非常に大きくなることから、この比較例による利得制御部１１０では、電流利得Ｇｃｏｎｔを精度良く制御することができない。これに対して、本実施の形態によれば、広い範囲の電流利得Ｇｃｏｎｔを高精度に制御することができる。
【００３６】
なお上述の実施の形態は一例であって、本発明を限定するものではない。例えばトランジスタＭ１、Ｍ２１〜Ｍ２ｎ及びＭ３１〜Ｍ３ｎをＮＭＯＳトランジスタではなく、ＰＭＯＳトランジスタによって形成することにより、可変利得増幅器１０（図１）に含まれる回路素子の正負を反転させても良い。また、可変利得増幅器１０（図１）と同様の構成を有する回路を別途設け、入力電圧Ｖｉｎを差動化し２つの入力電圧Ｖｉｎを入力するようにしても良い。また、可変電圧源５０及び６０のうち、いずれか一方の電圧源を定電圧源にしても良い。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態による可変利得増幅器の構成を示す回路図である。
【図２】制御電圧Ｖｃｏｎｔ_ａｎａと、同可変利得増幅器が有する利得制御部における電流利得Ｇｃｏｎｔとの関係の一例を示す説明図である。
【図３】同可変利得増幅器が有する利得制御部における電流利得Ｇｃｏｎｔと、利得変換感度Ｇｃｏｎｔ／Ｖｃｏｎｔ_ａｎａとの関係の一例を示す説明図である。
【図４】比較例による可変利得増幅器の構成を示す回路図である。
【図５】制御電圧Ｖｃｏｎｔと、同可変利得増幅器が有する利得制御部における電流利得Ｇｃｏｎｔとの関係の一例を示す説明図である。
【図６】同可変利得増幅器が有する利得制御部における電流利得Ｇｃｏｎｔと、利得変換感度Ｇｃｏｎｔ／Ｖｃｏｎｔとの関係の一例を示す説明図である。
【符号の説明】
【００３８】
１０  可変利得増幅器
２０  利得制御部
３０  デジタル利得制御部
４０  アンプ
５０、６０  可変電圧源
７０  スイッチ制御部
Ｍ１、Ｍ２１〜Ｍ２ｎ、Ｍ３１〜Ｍ３ｎ  トランジスタ
ＳＷ２１〜ＳＷ２ｎ、ＳＷ３１〜ＳＷ３ｎ  スイッチ
【図１】
0004719044.tif 000006
【図２】
0004719044.tif 000007
【図３】
0004719044.tif 000008
【図４】
0004719044.tif 000009
【図５】
0004719044.tif 000010
【図６】
0004719044.tif 000011