(57)【特許請求の範囲】
【請求項１】
二次元状に配置された複数の画素と、前記画素を駆動し画素から信号を外部に出力するための周辺回路とを有し、少なくとも一部の前記画素は、
入射光に応じた電荷を生成し蓄積する複数の光電変換部と、
前記光電変換部のそれぞれに対応して配置され、前記電荷を対応する前記光電変換部から受け取って蓄積する複数の電荷格納部と、
前記複数の電荷格納部から前記電荷を受け取って蓄積するフローティング拡散領域と、
前記複数の光電変換部から対応するそれぞれの前記電荷格納部に前記電荷を転送する第１の転送部と、
前記複数の電荷格納部から前記フローティング拡散領域に前記電荷を転送する第２の転送部と、
前記複数の光電変換部に前記入射光を導くマイクロレンズと、を有することを特徴とする固体撮像素子。
【請求項２】
前記少なくとも一部の画素は、さらに、
前記フローティング拡散領域に蓄積された前記電荷の量に対応する信号を出力する画素アンプ部と、
前記フローティング拡散領域に蓄積された電荷をリセットする第１のリセット部と、
信号を読み出す画素を選択し、前記選択された画素の前記画素アンプ部から信号を出力する選択スイッチと、を有することを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記画素アンプ部、前記第１のリセット部、及び、前記選択スイッチは、複数の画素に対して一つ配置されることを特徴とする請求項２に記載の固体撮像素子。
【請求項４】
同一の画素に配置される前記第１の転送部は、前記周辺回路によって同時に駆動され、
同一の画素に配置される前記第２の転送部は、前記周辺回路によって個別に駆動されることを特徴とする請求項１乃至請求項３のいずれかに記載の固体撮像素子。
【請求項５】
前記少なくとも一部の画素は、前記光電変換部が２個配置されることを特徴とする請求項１乃至請求項４のいずれかに記載の固体撮像素子。
【請求項６】
前記少なくとも一部の画素は、前記光電変換部が３個配置されることを特徴とする請求項１乃至請求項４のいずれかに記載の固体撮像素子。
【請求項７】
前記少なくとも一部の画素は、二次元状に配置され焦点検出信号を出力し、且つ、前記焦点検出信号とは異なるタイミングで画像信号を出力することを特徴とする請求項１乃至請求項６のいずれかに記載の固体撮像素子。
【請求項８】
前記少なくとも一部の画素は、前記光電変換部に蓄積された電荷をリセットする第２のリセット部を有することを特徴とする請求項１乃至請求項７に記載の固体撮像素子。
【請求項９】
前記電荷格納部は、前記光電変換部と前記フローティング拡散領域の間に配置され、
前記第１の転送部は、前記光電変換部と前記電荷格納部の間に配置されるゲート電極を有し、
前記第２の転送部は、前記電荷格納部と前記フローティング拡散領域の間に配置されるゲート電極を有し、
前記光電変換部と前記電荷格納部が配置される方向と、前記電荷格納部と前記フローティング拡散領域が配置される方向は、同一方向であることを特徴とする請求項１乃至請求項８のいずれかに記載の固体撮像素子。
【請求項１０】
請求項１乃至請求項９のいずれか一項記載の固体撮像素子と、
前記固体撮像素子から焦点検出信号を取得し、前記焦点検出信号から抽出される瞳分割像のパターンズレを検出して、焦点検出を行う焦点演算部と、
前記固体撮像素子から画像信号を読み出す撮像制御部と、を有することを特徴とする電子カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、焦点検出用の信号を出力する固体撮像素子及びこれを用いた電子カメラに関するものである。
【背景技術】
【０００２】
近年、ビデオカメラや電子スチルカメラが広く一般に普及している。これらのカメラには、ＣＣＤ型や増幅型の固体撮像素子が使用されている。固体撮像素子は、画素が二次元状に複数配置され、各画素に配置される光電変換部にて入射光に応じた電荷を生成し蓄積する。
増幅型の固体撮像素子は、画素の光電変換部にて生成・蓄積された信号電荷を画素に設けられた画素アンプ部に導き、信号電荷に対応した電気信号を画素から出力する。そして、増幅型の固体撮像素子には、画素アンプ部に接合型電界効果トランジスタを用いた固体撮像素子（特許文献１）や、画素アンプ部にＭＯＳトランジスタを用いたＣＭＯＳ型固体撮像素子などが提案されている。
【０００３】
特許文献１−２に開示されている従来の固体撮像素子では、１つの画素毎に光電変換部及び画素アンプ部と、それらの間において一時的に電荷を蓄積する電荷格納部とが設けられている。このような従来の固体撮像素子では、全画素を同時に露光した後、生成された信号電荷は、全画素同時に光電変換部から電荷格納部に転送されて蓄積される。そして、行ごとにフローティング拡散領域、又は制御電極をリセットし相関二重サンプリング処理を施して信号を出力する。このように、特許文献１−２に開示されている固体撮像素子は、相関二重サンプリングがなされた全画素同時露光が可能となる。
【０００４】
一方、焦点検出技術の一つとして瞳分割位相差方式が知られている。瞳分割位相差方式は、撮影レンズの通過光束を瞳分割して一対の分割像を形成し、そのパターンズレを検出することで、撮影レンズのデフォーカス量を検出するものである。
そして、瞳分割位相差方式を固体撮像素子に適用した提案がなされている。例えば特許文献３には、画像信号を生成する画素と、焦点検出用の信号を生成する画素を有する固体撮像素子が提案されている。焦点検出用画素は、二つの光電変換部を有している。また、焦点検出用画素は、隣接配置されないように設けられている。そして、焦点検出用信号を得る際には、二つの光電変換部のうちの一方の光電変換部の信号を当該画素の出力部から、他方の光電変換部の信号を隣接する画像信号用画素の出力部から同時に読み出す。このことにより、特許文献３に記載の固体撮像素子は、焦点検出用画素の２つの光電変換部における露光時間とタイミングを同一にすることが可能となっている。
【特許文献１】特開平１１−１７７０７６号公報
【特許文献２】特開２００４−１１１５９０号公報
【特許文献３】特開２００３−２４４７１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献３に提案された固体撮像素子は、同一行においては、露光のタイミングが同一であるものの、異なる行の間では焦点検出用信号の露光のタイミングが異なっていた。すなわち、有効画素の焦点検出における露光タイミングの同時性が無かった。
【０００６】
このため、１フレームにおいて、合焦の位置が変動してしまうという問題点があった。特に、速い動作の被写体を撮像する場合や、静止画を撮像する場合に顕著な問題を生じていた。したがって、瞳分割位相差方式を採用した固体撮像素子において、特許文献１−２に記載されたような全画素同時電子シャッターの動作をさせても、焦点の合わない画像が得られることがあった。
【０００７】
本発明は、このような問題点に鑑みてなされたものであり、１フレームでの焦点検出における露光タイミングの同時性が確保される固体撮像素子を提供する。
【課題を解決するための手段】
【０００８】
特許文献３の固体撮像素子は、各画素に配置される２つの光電変換部の信号を同時に出力できるので、同一行に接続される画素間においては、露光時間とそのタイミングを同一にすることができる。しかし、異なる行間においては、所謂ローリングシャッターであるため露光のタイミングがずれてしまっていた。このため、異なる行間では、焦点検出のタイミングがずれていた。
【０００９】
そこで、本発明の第１の態様による固体撮像素子は、二次元状に配置された複数の画素と、前記画素を駆動し画素から信号を外部に出力するための周辺回路とを有し、前記少なくとも一部の画素は、（１）入射光に応じた電荷を生成し蓄積する複数の光電変換部と、(２)前記光電変換部のそれぞれに対応して配置され、前記電荷を対応する前記光電変換部から受け取って蓄積する複数の電荷格納部と、(３)前記複数の電荷格納部から前記電荷を受け取って蓄積するフローティング拡散領域と、(４)前記複数の光電変換部から対応するそれぞれの前記電荷格納部に前記電荷を転送する第１の転送部と、(５)前記複数の電荷格納部から前記フローティング拡散領域に前記電荷を転送する第２の転送部と、(６)前記複数の光電変換部に前記入射光を導くマイクロレンズと、を有することを特徴とする。
【００１０】
入射光は、画素に配置される複数の光電変換部で信号電荷に変換される。それらの信号電荷は、それぞれの光電変換部に対応する電荷格納部に独立に転送され蓄積される。この構成により、行ごとに相関二重サンプリング処理をしつつ全画素同時露光を行うことが可能となる。さらに、この信号電荷を焦点検出用の信号として用いることが可能となる。したがって、１フレームの焦点検出信号の露光タイミングにおける同時性が確保される。よって、速い動作の被写体を撮像する場合や、静止画を撮像する場合においても、正しく焦点を合わせることが可能となる。
【００１１】
本発明の第２の態様による固体撮像素子は、前記第１の態様において、前記少なくとも一部の画素は、さらに、(７)前記フローティング拡散領域に蓄積された前記電荷の量に対応する信号を出力する画素アンプ部と、(８)前記フローティング拡散領域に蓄積された電荷をリセットする第１のリセット部と、(９)信号を読み出す画素を選択し、前記選択された画素の前記画素アンプ部から信号を出力する選択スイッチと、を有することを特徴とする。
【００１２】
本発明の第３の態様による固体撮像素子は、前記第２の態様において、前記画素アンプ部、前記第１のリセット部、及び、前記選択スイッチは、複数の画素に対して一つ配置されることを特徴とする。この構成により、画素アンプ部、第１のリセット部、及び、選択スイッチは、複数の画素にて共用されて、より微細化されることが可能となる。
【００１３】
本発明の第４の態様による固体撮像素子は、前記第１から第３のいずれかの態様において、同一の画素に配置される前記第１の転送部は、前記周辺回路によって同時に駆動され、同一の画素に配置される前記第２の転送部は、前前記周辺回路によって個別に駆動されることを特徴とする。
【００１４】
本発明の第５の態様による固体撮像素子は、前記第１から第４のいずれかの態様において、前記少なくとも一部の画素は、前記光電変換部が２個配置されることを特徴とする。
本発明の第６の態様による固体撮像素子は、前記第１から第４のいずれかの態様において、前記少なくとも一部の画素は、前記光電変換部が３個配置されることを特徴とする。
【００１５】
本発明の第７の態様による固体撮像素子は、前記第１から第６のいずれかの態様において、前記少なくとも一部の画素は、二次元状配置され焦点検出信号を出力し、且つ、前記焦点検出信号とは異なるタイミングで画像信号を出力することを特徴とする。この構成により、少なくとも一部の画素は、焦点を検出するための焦点検出信号のみならず、それとは異なるタイミングで画像を得るための画像信号をも出力するので、画像信号生成時に補間などの補正を行う必要がない。
【００１６】
本発明の第８の態様による固体撮像素子は、前記第１から第７の態様において、前記少なくとも一部の画素は、前記光電変換部に蓄積された電荷をリセットする第２のリセット部を有することを特徴とする。この構成により、光電変換部のリセットが容易になる。
【００１７】
本発明の第９の態様による固体撮像素子は、前記第１から第７の態様において、前記電荷格納部は前記光電変換部と前記フローティング拡散領域の間に配置され、前記第１の転送部は前記光電変換部と前記電荷格納部の間に配置されるゲート電極を有し、前記第２の転送部は前記電荷格納部と前記フローティング拡散領域の間に配置されるゲート電極を有し、前記光電変換部と前記電荷格納部が配置される方向と前記電荷格納部と前記フローティング拡散領域が配置される方向は同一方向であることを特徴とする。この構成により、光電変換部、電荷格納部、及び、フローティング拡散領域の配置方向が揃うので、製造が容易となる。
【００１８】
さらに、本発明の第１０の態様による電子カメラは、前記第１から第９のいずれかの態様の固体撮像素子と、前記固体撮像素子から前記焦点検出用の信号を取得し、前記焦点検出用の信号から抽出される瞳分割像のパターンズレを検出して、焦点検出を行う焦点演算部と、前記固体撮像素子から前記画像信号を読み出す撮像制御部とを有する。
【発明の効果】
【００１９】
本発明によれば、１フレームでの焦点検出における露光タイミングの同時性が確保される。これにより、速い被写体を確実に撮像ができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明による固体撮像素子及び電子カメラについて、図面を参照して説明する。
［第１の実施形態］
（電子カメラの構成）
図１は、本発明の第１の実施形態に係る電子カメラ１を示すブロック図である。電子カメラ１には、撮影レンズ２が装着される。この撮影レンズ２は、レンズ制御部２ａによって焦点や絞りが駆動される。この撮影レンズ２の像空間には、固体撮像素子３の撮像面が配置される。
固体撮像素子３は、撮像制御部４の指令によって駆動され、信号を出力する。固体撮像素子３から出力される信号は、画像用の信号、焦点検出用の信号のいずれかである。いずれにおいても信号は、信号処理部５、及びＡ／Ｄ変換部６を介して処理された後、メモリ７に一旦蓄積される。メモリ７は、バス８に接続される。バス８には、レンズ制御部２ａ、撮像制御部４、マイクロプロセッサ９、焦点演算部１０、記録部１１、画像圧縮部１２及び画像処理部１３なども接続される。上記マイクロプロセッサ９には、レリーズ釦などの操作部９ａが接続される。また、上記の記録部１１には記録媒体１１ａが着脱自在に装着される。
【００２１】
電子カメラ１内のマイクロプロセッサ９は、レリーズ釦の半押し操作に同期して撮像制御部４を駆動する。撮像制御部４は、固体撮像素子３に配置された画素から焦点検出用の信号を読み出し、メモリ７に蓄積する。
ここでは、後述するようにすべての有効画素は、焦点検出用の信号を生成する。また、すべての有効画素は、焦点検出用の信号とは異なるタイミングで画像用の信号を生成する。しかし、これに限らず、焦点検出用の信号を生成する画素は、固体撮像素子３に配置される画素のうち、少なくとも一部であれば良い。この場合において、その他の画素は、画像用の信号を出力する。
【００２２】
撮像制御部４の指令によって固体撮像素子３から焦点検出用の信号が出力されメモリ７に蓄積されると、焦点演算部１０は、この信号を用いて焦点検出演算処理を実施し、デフォーカス量を算出する。
ところで、後述するように、本実施形態の固体撮像素子３は、焦点検出信号を出力する画素に二つの光電変換部を有している。そして、この二つの光電変換部上には共通する一つのマイクロレンズが配置されている。この二つの光電変換部から出力される焦点検出信号が一対（一組）となり、デフォーカス量は、この一組の焦点検出信号によって以下のように算出される。
【００２３】
合焦被写体の一点から出た光束は、撮影レンズ２の射出瞳のそれぞれ異なる位置を通過した後、撮像面に点像を結ぶために再び集束する。そのため、合焦状態にある場合、上記二つの光電変換部は、被写体の同じ一点から出た瞳分割光束を受光する。したがって、各光電変換によって得られる一組の瞳分割像は、その像パターンが略一致し位相差は、ほぼゼロとなる。
【００２４】
一方、前ピン状態の被写体から出た光束は、撮影レンズ２の射出瞳の異なる箇所をそれぞれ通過した後、撮像面の手前で交差し、合焦位置とはずれて画素位置に到達する。この場合、一組の瞳分割像は、瞳分割方向にずれた位相差を示す。逆に後ピン状態の被写体像から出た光束は、撮影レンズ２の射出瞳の異なる箇所をそれぞれ通過した後、集束不足のまま合焦位置とはずれて画素位置に到達する。この場合、一組の瞳分割像は、前ピン状態と逆方向にずれた位相差を示す。
【００２５】
以上説明したように、撮影レンズ２の合焦状況に応じて瞳分割像の位相差が変化する。そこで、焦点演算部１０は、メモリ７内の焦点検出用信号を分配して、一組の瞳分割像の像パターンを求める。焦点演算部１０は、これらの像パターンについてパターンマッチング処理を実施して位相差（像ズレ）を検出する。そして、焦点演算部１０は、この位相差に基づいて、撮影レンズ２のデフォーカス量を検出する。
【００２６】
焦点演算部１０によって検出されたデフォーカス量は、レンズ制御部２ａに伝達される。レンズ制御部２ａは、このデフォーカス量に基づいて撮影レンズ２の焦点駆動を行い、撮影レンズ２を被写体に合焦させる。その後、電子カメラ１内のマイクロプロセッサ９は、レリーズ釦の全押し操作に同期して撮像制御部４を用いて、画像信号の読み出し動作を開始する。
【００２７】
撮像制御部４は、画素から画像用の信号を読み出し、メモリ７に蓄積する。その後、マイクロプロセッサ９は、操作部９ａの指令に基づき、必要に応じて画像処理部１３や画像圧縮部１２にて所望の処理を行い、記録部に処理後の信号を出力させ記録媒体１１ａに記録する。
【００２８】
（固体撮像素子の全体構成）
図２は、本実施形態に係る固体撮像素子３の概略構成を示す回路図である。固体撮像素子３は、マトリクス状に配置された複数の画素２０と、画素２０から信号を出力するための周辺回路とを有している。図において、画素数は、横に４行縦に４行の１６個の画素を示している。しかし、これに限られるものではない。なお、破線部の符号２０が画素の概略部を示すが、その具体的な回路構成や構造は、後述する。
本実施形態において各画素２０は、ダミーやオプチカルブラックなど画像のための光電変換を行わない画素を除き（即ち、所謂有効画素領域において）、同一の回路構成、平面構造の画素が配置されている。そして、これらの画素２０は、周辺回路の駆動信号に従って画像用の信号、及び、焦点検出用の信号のいずれかを出力する。又、すべての画素２０は、同時に光電変換部がリセットされて露光の時間とタイミングを同一にすることが可能となっている。
【００２９】
周辺回路は、垂直走査回路２１、水平走査回路２２、これらと接続されている駆動信号線２３、２４、画素からの信号を受け取る垂直信号線２５、垂直信号線２５と接続される定電流源２６及び相関二重サンプリング回路（ＣＤＳ）２７、相関二重サンプリング回路２７から出力される信号を受け取る水平信号線２８、出力アンプ２９等からなる。
垂直走査回路２１及び水平走査回路２２は、電子カメラ１の撮像制御部４からの指令に基づいて駆動信号を出力する。各画素２０は、垂直走査回路２１から出力される駆動信号を所定の駆動信号線２３から受け取って駆動され、画像用又は焦点検出用信号を垂直信号線２５に出力する。垂直走査回路２１から出力される駆動信号は複数あり、それに伴い駆動配線２３も複数ある。これらについては後述する。
画素から出力された信号は、相関二重サンプリング回路２７にて所定のノイズ除去が施される。そして、水平走査回路２２の駆動信号により水平信号線２８及び出力アンプ２９を介して外部に信号が出力される。
【００３０】
（画素構成）
図３は、本実施形態に係る固体撮像素子３の画素回路図である。画素２０は、入射光に応じた電荷を生成し蓄積する光電変換部としての２つの埋め込みフォトダイオード５１、５２と、各埋め込みフォトダイオード５１、５２から転送される電荷をそれぞれ独立に蓄積する二つの電荷格納部６１、６２と、各埋め込みフォトダイオード５１、５２からそれぞれに対応する電荷格納部６１、６２に電荷を転送する第１転送部６３、６４と、電荷格納部６１、６２から転送される電荷を個別に、又は、同時に蓄積するフローティング拡散領域（ＦＤ）６７と、各電荷格納部６１、６２からＦＤ６７に電荷を個別に、又は、同時に転送する第２転送部６５、６６と、ＦＤ６７の電荷量に応じた信号を出力する画素アンプ部としての増幅トランジスタ４８と、ＦＤ６７の電荷を排出する第１のリセット部としてのＦＤリセット部４９と、増幅トランジスタ４８の信号を画素から出力する選択スイッチ５０と、埋め込みフォトダイオード５１、５２で生成された電荷であって不要電荷を埋め込みフォトダイオード５１、５２から排出する第２のリセット部としてのＰＤリセット部６８を有している。
【００３１】
図３に示すように、埋め込みフォトダイオード５１、５２は、各画素２０に２個配置される。埋め込みフォトダイオード５１、５２の上面には一つのマイクロレンズが配置される。これにより、瞳分割された入射光が各埋め込みフォトダイオード５１、５２に導かれる。したがって、各埋め込みフォトダイオード５１、５２は、焦点検出用の信号を生成することが出来る。一方、二つの埋め込みフォトダイオード５１、５２の光電荷を合算して信号を出力すれば、固体撮像素子３は、画像用の信号を得ることが出来る。
また、それぞれの埋め込みフォトダイオード５１、５２に対応して電荷格納部６１、６２が配置される。電荷格納部６１、６２は、対応する埋め込みフォトダイオード５１、５２から電荷が転送されて電荷を一時的に蓄積する。これにより、相関二重サンプリングの処理を行いつつ、全画素の露光時間とそのタイミングを同一にすることが可能となる。
【００３２】
そして、埋め込みフォトダイオード５１、５２で生成される光電荷を焦点検出用の信号として使用するなら、相関二重サンプリングの処理を行いつつすべての画素で焦点検出の露光時間とタイミングを同一にすることが可能となる。よって、速い動作の被写体を撮像する場合や、静止画を撮像する場合においても、正しく焦点を合わせることが可能となる。また、埋め込みフォトダイオード５１、５２で生成される光電荷を画像用の信号として使用するなら、相関二重サンプリングの処理を行いつつすべての画素の画像信号の露光時間とタイミングを同一にすることが可能となる。
【００３３】
一方の第１転送部６３は、一方の埋め込みフォトダイオード５１に蓄積されている電荷を一方の電荷格納部６１に転送する。また、他方の第１転送部６４は、他方の埋め込みフォトダイオード５２に蓄積されている電荷を他方の電荷格納部６２に転送する。
第１転送部６３、６４は、後述するとおりＭＯＳトランジスタのゲート部として構成されている。画素内の二つの第１転送部は、そのゲート電極が共通に接続されており、垂直走査回路２１から駆動配線２３を介して駆動信号φＴＧＡが供給される。２個の第１転送部６３、６４は、この駆動信号φＴＧＡに従って所定のタイミングで同時にオンとされ、２個の埋め込みフォトダイオード５１、５２から電荷を同時に各々の電荷格納部６１、６２に転送する。ただし、同時にオンとされるなら、各々のゲート電極は、個別に駆動信号φＴＧＡを供給されても構わない。
【００３４】
第２転送部６５、６６も第１転送部と同様にＭＯＳトランジスタのゲート部である。しかし、２個の第２転送部６５、６６のゲート電極には、それぞれ個別の駆動信号が供給される。すなわち、一方の第２転送部６５のゲート電極は、垂直走査回路２１から駆動配線２３を介して駆動信号φＴＧＢが供給され、他方の第２転送部６６のゲート電極は、垂直走査回路２１から駆動配線２３を介して駆動信号φＴＧＣが供給される。２個の第２転送部６５、６６は、これらの駆動信号に従って所定のタイミングで個別にオンとされ、２個の電荷格納部６１、６２から電荷を個別のタイミングで、又は、同一のタイミングでＦＤ６７に転送する。
【００３５】
選択スイッチ５０は、ＭＯＳトランジスタのゲート部として構成されている。そのゲート電極は、垂直走査回路２１から駆動配線２３を介して駆動信号φＳが供給される。ＦＤリセット部４９は、ＭＯＳトランジスタのゲート部として構成されている。そのゲート電極は、垂直走査回路２１から駆動配線２３を介して駆動信号φＦＤＲが供給される。また、ＰＤリセット部６８もＭＯＳトランジスタのゲート部として構成されており、そのゲート電極は、垂直走査回路２１から駆動配線２３を介して駆動信号φＰＤＲが供給される。
なお、本実施形態において、有効画素はすべて同一の構造の画素とし、これらの画素は、焦点検出用の信号と画像用の信号を異なるタイミングで出力することが可能である。しかし、これに限らず、固体撮像素子３は、所定部に焦点検出エリアが設けられ、このエリアに図２の回路を有する画素が配置されて焦点検出用の信号を生成し、その他のエリアに光電変換部を一つ有する画素が配置されて画像用の信号を生成するよう構成されても構わない。
また、図３において、埋め込みフォトダイオード５１、５２の一方の端子、電荷格納部６１、６２の一方の端子、及び、ＦＤ６７の一方の端子は、接地としている。しかし、これに限らず所定の電圧が印加される（実際には、これらの電位は、以下に示す図５、図６から理解されるとおりＰ型ウエル３２の電位となる）。
【００３６】
図４は、本実施形態に係る固体撮像素子の画素平面図である。また、図５は、図４におけるＡ−Ａ’部の断面図である。ただし、図５においてマイクロレンズは省略されている。図６は、図４におけるＢ−Ｂ’部の断面図である。図４乃至図６において駆動配線は省略されており、配線は画素内の電気的接続関係のみ示されている。
【００３７】
図５及び図６に示されているように、Ｎ型のシリコン基板３１上にＰ型ウエル３２が設けられている。そして、Ｐ型ウエル３２にＮ型の電荷蓄積層５５が形成され、さらに電荷蓄積層５５の基板表面側にＰ型の空乏化防止層５６を設けることで、埋め込みフォトダイオード５１、５２が構成されている。なお、ここでは、埋め込みフォトダイオードの構造としたが、これに限られるものではなく、空乏化防止層５６を省略したフォトダイオードとしても構わない。
【００３８】
各画素２０は、２個の埋め込みフォトダイオード５１、５２を有している。そして、入射光を埋め込みフォトダイオード５１、５２に導く一つのマイクロレンズ５７が配置される。２個の埋め込みフォトダイオード５１、５２は、入射光側から見てマイクロレンズ５７の中心線ＸＸ’（直径を有する線）に対して線対称となるように配置されている。このため、マイクロレンズ５７から導かれる入射光は、瞳分割されて各埋め込みフォトダイオード５１、５２に入射される。
【００３９】
電荷格納部６１、６２と埋め込みフォトダイオード５１、５２との間には、薄いシリコン酸化膜３３を介して第１転送部６３、６４のゲート電極３５が配置される。そして、ゲート電極３５をゲートとし、電荷格納部６１、６２、及び、埋め込みフォトダイオード５１、５２の電荷蓄積層５５をソース又はドレインとするＭＯＳトランジスタが構成されている。
【００４０】
一方の第１転送部６３のゲート電極と他方の第１転送トランジスタ６４のゲート電極は、一体的に形成されており、互いに電気的に接続されている。このため、２つの第１転送部６３、６４は、駆動信号φＴＧＡにしたがって同時にオン、オフ状態とされる。よって、２つの埋め込みフォトダイオード５１、５２に蓄積されたそれぞれの電荷は、駆動信号φＴＧＡがハイになると、それぞれ対応する電荷格納部６１、６２に同時に転送される。
【００４１】
電荷格納部６１、６２は、Ｐ型ウエル３２に形成されたＮ型拡散層７５、７６を有している。そして、第１転送部６３、６４のゲート電極３５は、２つのＮ型拡散層７５、７６の上部に覆いかぶさるように配置される。電荷格納部６１、６２は、このようにゲート電極３５と、Ｎ型拡散層７５、７６によるＭＯＳキャパシタとして構成されている。
この構成により、ゲート電極３５にローの電圧を印加すると、Ｐ型ウエル３２の電位にピンニングされて電荷格納部６１、６２の表面の界面準位がホールで満たされる。暗電流の大きさは、界面準位の電子占有確率に大きく影響される。したがって、電荷格納部６１、６２の暗電流は、ゲート電極３５に上記のような電圧を印加して界面準位をホールで満たすことにより、大幅に低減することが可能となる。また、Ｎ型拡散層７５、７６は、ゲート電極３５によって遮光されるので、不要な光によるノイズが低減される。しかし、これに限らず、ゲート電極３５を埋め込みフォトダイオード５１、５２とＮ型拡散層７５、７６の間にのみ配置させても良い。
【００４２】
ＦＤ６７は、互いに分離してＰ型ウエル３２に形成された２つのＮ型拡散層３６、４１を有し、これらのＮ型拡散層３６、４１を配線４０で電気的に接続することで実質的に１つのフローティング拡散として構成されている。ＦＤ６７は、２つの電荷格納部６１、６２のいずれからも電荷が転送される。
【００４３】
一方の電荷格納部６１とＦＤ６７のＮ型拡散層３６との間には薄いシリコン酸化膜３３を介して第２転送部６５のゲート電極３７が形成される。また、他方の電荷格納部６２とＦＤ６７のＮ型拡散層３６との間には薄いシリコン酸化膜３３を介して第２転送部６６のゲート電極３８が形成される。そして、ゲート電極３７、３８をゲートとするとともに電荷格納部６１、６２及びＮ型拡散層３６をソース又はドレインとするＭＯＳトランジスタが構成されている。
【００４４】
一方の第２転送部６５のゲート電極３７と、他方の第２転送部６６のゲート電極３８は個別に形成されており、それぞれ個別の駆動信号φＴＧＢ、φＴＧＣが垂直走査回路２１から供給される。このため、各々の第２転送部６５、６６は、それぞれの駆動信号φＴＧＢ、φＴＧＣにしたがって個別に駆動される。よって、２個の第２転送部６５、６６は、異なるタイミングでオン状態にされることも、同時にオン状態にされることも可能となる。これらが異なるタイミングでオン状態にされるなら、２個の電荷格納部６１、６２に蓄積されている光電荷は、異なるタイミングで個別にＦＤ６７に転送される。また、これらが同時にオン状態にされるなら、２個の電荷格納部６１、６２に蓄積されている光電荷は、ＦＤ６７にて合算される。
【００４５】
また、Ｐ型ウエル３２には、Ｎ型拡散層４１、４２、４３、４４、７１が形成されている。Ｎ型拡散層４２、７１は、図示しない配線により電源ＶＤＤに接続されている。Ｎ型拡散層４２とＮ型拡散層４３の間には薄いシリコン酸化膜３３を介してゲート電極４６が配置され、増幅トランジスタ４８をなしている。増幅トランジスタ４８は、ゲート電極４６をゲートとするとともにＮ型拡散層４２、４３をソース又はドレインとするＭＯＳトランジスタとして構成されている。なお、ゲート電極４６は、配線４０によって、ＦＤ６７のＮ型拡散層３６、４１と電気的に接続されている。
【００４６】
Ｎ型拡散層４３とＮ型拡散層４４の間には薄いシリコン酸化膜３３を介して選択スイッチ５０のゲート電極４７が配置されている。そして、ゲート電極４７をゲートとするとともにＮ型拡散層４３、４４をソース又はドレインとするＭＯＳトランジスタが構成されている。
【００４７】
また、Ｎ型拡散層４１とＮ型拡散層４２の間には薄いシリコン酸化膜３３を介してＦＤリセット部４９のゲート電極４５が配置されている。そして、ゲート電極４５をゲートとするとともにＮ型拡散層４１、４２をソース又はドレインとするＭＯＳトランジスタが構成されている。
【００４８】
Ｎ型拡散層７１と各埋め込みフォトダイオード５１、５２との間には薄いシリコン酸化膜３３を介してＰＤリセット部６８の２つのゲート電極７２、７３が配置されている。そして、ゲート電極７２、７３をゲートとするとともにＮ型拡散層７１及び埋め込みフォトダイオード５１、５２の電荷蓄積層５５、５６をソース又はドレインとするＭＯＳトランジスタが構成されている。ゲート電極７２、７３は、配線７４によって電気的に接続されている。そして、駆動信号φＰＤＲが共通に供給される。したがって、ゲート電極７２、７３は、それぞれの埋め込みフォトダイオード５１、５２に個別に配置されるものの、その回路構成は、図３に示したように１個のＭＯＳトランジスタと等価となる。また、ここでは、２つのゲート電極が配線７４にて接続されているが、これに限らず、２つのゲート電極７２、７３は一体的に形成されても良い。
【００４９】
さらに、ＰＤリセットトランジスタ６８のゲート電極７２、７３は、全有効画素において共通の駆動配線２３に接続されている。すなわち、全有効画素のＰＤリセットトランジスタ６８は、同時に駆動するようになっている。
【００５０】
ＰＤリセットトランジスタ６８は、埋め込みフォトダイオード５１、５２で生成された電荷であって不要電荷を排出させる。この不要電荷には、強い光が入射されたときのオーバーフローによる電荷や、その他のノイズによる電荷がある。
不要電荷は、ＦＤ６７に転送してＦＤリセット部４９によって排出されても良い。このようにするなら、ＰＤリセット部６８は、配置されなくても良い。或いは、少なくとも一部(例えば焦点検出用画素)に配置されてもよい。
【００５１】
また、埋め込みフォトダイオード５１、５２、及び、各Ｎ型拡散層の周囲には、ＬＯＣＯＳによる厚いシリコン酸化膜３４が形成され、それぞれの間は分離されている。
（駆動手順）
図７は、本実施形態に係る固体撮像素子から信号を読み出す動作を説明するタイミングチャートであり、（ａ）は画像用信号を読み出す駆動信号、（ｂ）は焦点検出用信号を読み出す駆動信号を示す。
【００５２】
なお、第１転送部６３、６４、第２転送部６５、６６、増幅トランジスタ４８、ＦＤリセット部４９、選択スイッチ５０、ＰＤリセット部６８を構成しているトランジスタは、図５、図６で明らかであるように、いずれもＮＭＯＳトランジスタにて構成されている。したがって、これらは、ハイの駆動信号でオン状態とされ、ローの駆動信号でオフの状態とされる。
最初に、図７（ａ）を参照して画像用信号が読み出される動作を説明する。なお、Ｔ１の期間は、全有効画素が同時に駆動される期間である。即ち、Ｔ１の期間の駆動パルスは、全行において同一の駆動信号が垂直走査回路２１から出力される。また、Ｔ２は、第１行目が読み出される期間、Ｔ３は、第２行目が読み出される期間であり、選択された行のみ、本図の駆動信号が出力される。
まず、Ｔ１１の期間において、φＰＤＲはハイにされＰＤリセット部６８がオン状態とされる。この動作により、すべての有効画素の埋め込みフォトダイオード５１、５２に蓄積されている不要な電荷が電源ＶＤＤに排出される。即ち、埋め込みフォトダイオード５１、５２はリセットされる。そして、全有効画素の埋め込みフォトダイオード５１、５２は、Ｔ１１の終了時から露光を同時に開始する。
【００５３】
Ｔ１２の期間において、φＦＤＲはハイにされＦＤリセット部４９はオン状態とされる。また、Ｔ１３の期間において、φＦＤＲの立ち上がりと同時にφＴＧＢ、φＴＧＣがハイにされ、２つの第２転送部６５、６６は、同時にオン状態とされる。この動作により、ＦＤ６７及び電荷格納部６１、６２に蓄積されている電荷が電源ＶＤＤに排出される。即ち、全有効画素のＦＤ６７及び電荷格納部６１、６２はリセットされる。
【００５４】
Ｔ１４の期間において、φＴＧＡはハイにされ第１転送部６３、６４はオン状態とされる。この動作により、全有効画素の２つの埋め込みフォトダイオード５1、５２に蓄積されている電荷は、それぞれ対応する電荷格納部６１、６２に転送される。ここで、図に示されたＴ１５の期間（φＰＤＲをローにしてからφＴＧＡがハイにされる期間）が露光期間となる。Ｔ１５の期間は、全有効画素にて同一の期間であり同一のタイミングとなる。このため、全有効画素は、タイミングずれすることなく画像情報を獲得することが可能となる。
【００５５】
次いで、Ｔ１６の期間において、第１行目のφＳはハイにされ選択スイッチ５０がオン状態とされる。これにより、第１行目の画素が選択され、この期間の間、第１行目の画素から信号が垂直信号線２５に出力される。
【００５６】
Ｔ１７の期間において、第１行目のφＦＤＲはハイされＦＤリセット部４９がオン状態とされる。この動作により、ＦＤ６７はリセットされ、ダークレベルの電位となる。そして、φＦＤＲがローとなってからφＴＧＢがハイとなるまでの間（Ｔ１８の期間）において、第１行目の増幅トランジスタ４８は、ＦＤ６７のダークレベルに対応した信号を出力する。出力された信号は、垂直信号線２５を介してＣＤＳ回路２７に保存される。
【００５７】
Ｔ１９の期間において、φＴＧＢ、φＴＧＣはハイにされ２つの第２転送部６５、６６が同時にオン状態とされる。これにより、それぞれの電荷格納部６１、６２に蓄積されている電荷は、ＦＤ６７に転送されて合算される。なお、ＦＤ６７の電位は、これらの電荷とダークレベルとが重畳された電位となる。そして、この電位が垂直信号線２５を通してＣＤＳ回路２７に送られる。
ＣＤＳ回路２７は、この期間に送られた信号と先ほど保存したダークレベルに対応する信号との差を第１行目の画素の画素信号として出力する。そして、これらの第１行目の画素の画素信号は、水平走査回路２２の駆動信号によって水平信号線２８、出力アンプ２９を介して外部に出力される。外部に出力された信号は、信号処理部５（図１参照）などを介してメモリ７に送られ、一旦蓄積される。
【００５８】
同様に、Ｔ３の期間において第２行目の読み出しを行う。駆動信号は、Ｔ２と同様である。すべての行から画像信号が出力された後、画像処理部１３は、メモリ７から信号を受け取って、１フレームの画像を生成する。
【００５９】
以上の説明から理解されるように、各画素２０は、２つの埋め込みフォトダイオード５１、５２を有しているものの、通常どおりに画像用の信号を出力することが出来る。しかも、全有効画素の露光のタイミングを同一にした電子シャッターが可能となる。なお、勿論、一行ごとにリセットしたローリングシャッター動作を行うことも可能である。この場合には、Ｔ１の期間における駆動を各行毎に行えばよい。
次に図７（ｂ）を参照して焦点検出用の信号を読み出す動作を説明する。なお、Ｔ１の期間は、全有効画素を同時に駆動する期間である。即ち、Ｔ１の期間の駆動パルスは、全行において同一の駆動信号が垂直走査回路２１から出力される。また、Ｔ２は、第１行目が読み出される期間、Ｔ３は、第２行目が読み出される期間であり、選択された行のみ、本図の駆動信号が出力される。
まず、Ｔ２１の期間において、φＰＤＲはハイにされＰＤリセット部６８がオン状態とされる。この動作により、すべての有効画素の埋め込みフォトダイオード５１、５２に蓄積されている不要な電荷が電源ＶＤＤに排出される。即ち、埋め込みフォトダイオード５１、５２は、リセットされる。そして、全有効画素の埋め込みフォトダイオード５１、５２は、同時に露光を開始する。
【００６０】
Ｔ２２の期間において、φＦＤＲはハイにされＦＤリセット部４９がオン状態とされる。また、Ｔ２３の期間において、φＦＤＲの立ち上がりと同時にφＴＧＢ、φＴＧＣがハイにされ、２つの第２転送部６５、６６は、同時にオン状態とされる。この動作により、ＦＤ６７及び電荷格納部６１、６２に貯まっている電荷が電源ＶＤＤに排出される。即ち、全有効画素のＦＤ６７及び電荷格納部６１、６２は、リセットされる。
【００６１】
Ｔ２４の期間において、φＴＧＡはハイにされ第１転送部６３、６４がオン状態とされる。全有効画素の２つの埋め込みフォトダイオード５1、５２に蓄積されている電荷は、それぞれ対応する電荷格納部６１、６２に転送される。ここで、図に示されたＴ２５の期間（φＰＤＲをローにしてからφＴＧＡをハイにする期間）が露光期間となる。Ｔ２５の期間は、全有効画素にて同一の期間であり同一のタイミングとなる。このため、全有効画素は、タイミングずれすることなく焦点検出情報を獲得することが可能となる。なお、ここまでの期間（Ｔ１の期間）の動作は、画像信号を得るための駆動動作と同じである。
【００６２】
Ｔ２６の期間において、第１行目のφＳはハイにされ選択スイッチ５０がオン状態とされる。これにより、第１行目の画素が選択され、第１行目の画素から信号が垂直信号線２５に出力されるようになる。
【００６３】
Ｔ２７の期間において、第１行目のφＦＤＲはハイにされＦＤリセット部４９がオン状態とされる。この動作により、ＦＤ６７はリセットされ、ダークレベルの電位となる。そして、φＦＤＲがローとなってからφＴＧＢがハイになるまでの間（Ｔ２８の期間）において、第１行目の増幅トランジスタ４８は、ＦＤ６７のダークレベルに対応した信号を出力する。出力された信号は、垂直信号線２５を介してＣＤＳ回路２７に保存される。
【００６４】
Ｔ２９の期間において、φＴＧＢはハイにされて一方の第２転送部６５がオン状態とされる。これにより、一方の電荷格納部６１に蓄積されている電荷は、ＦＤ６７に転送される。なお、ＦＤ６７の電位は、この電荷とダークレベルとが重畳された電位となる。そして、増幅トランジスタ４８は、この電位に対応した信号を出力する。出力された信号は、垂直信号線２５を通してＣＤＳ回路２７に送られる。
ＣＤＳ回路２７は、この期間に送られた信号と先ほど保存したダークレベルに対応する信号との差を第１行目の画素における一方の瞳分割焦点検出信号として出力する。そして、これらの第１行目の画素における一方の瞳分割焦点検出信号は、水平走査回路２２の駆動信号によって水平信号線２８、出力アンプ２９を介して外部に出力される。出力された信号は、信号処理部５（図１参照）などを介してメモリ７に送られ、一旦蓄積される。
【００６５】
次いで、Ｔ３０の期間において、第１行目のφＦＤＲは再びハイにされＦＤリセット部４９がオン状態とされる。この動作により、ＦＤ６７が再びリセットされ、前回とは異なるダークレベルの電位となる。そして、φＦＤＲがローとなってからφＴＧＣがハイとなるまでの間（Ｔ３１の期間）において、第１行目の増幅トランジスタ４８は、ＦＤ６７のダークレベルに対応した信号を出力する。出力された信号は、垂直信号線２５を介してＣＤＳ回路２７に保存される。
【００６６】
Ｔ３２の期間において、φＴＧＣはハイにされて他方の第２転送部６６がオン状態とさる。これにより、他方の電荷格納部６２に蓄積されている電荷は、ＦＤ６７に転送される。なお、ＦＤ６７の電位は、この電荷とダークレベルとが重畳された電位となる。そして、増幅トランジスタ４８は、この電位に対応した信号を出力する。出力された信号は、垂直信号線２５を通してＣＤＳ回路２７に送られる。
ＣＤＳ回路２７は、この期間に送られた信号と先ほど保存したダークレベルに対応する信号との差を第１行目の画素における他方の瞳分割焦点検出信号として出力する。そして、これらの第１行目の画素における他方の瞳分割焦点検出信号は、水平走査回路２２の駆動信号によって水平信号線２８、出力アンプ２９を介して外部に出力される。外部に出力された信号は、信号処理部５（図１参照）などを介してメモリ７に送られ、一旦蓄積される。
【００６７】
同様に、Ｔ３の期間において第２行目の読み出しを行う。駆動信号は、Ｔ２と同様である。すべての行から画像信号が出力された後、焦点演算部１０は、メモリ７から信号を受け取って、周知の瞳分割位相差による焦点位置を算出する。
【００６８】
以上の説明から理解されるように、本固体撮像素子３は、画像用信号を得るときも、また、焦点検出信号を得るときも、全有効画素の露光のタイミングを同一にすることが可能となる。このため、例え速い動作の被写体を撮像する際においても、１フレーム内で焦点を合焦するタイミングがずれることが無く、良好に焦点を検出し、撮像することが可能となる。
【００６９】
また、画素２０は、固体撮像素子３のすべての有効画素領域に用いることができる。このようにすれば、焦点検出専用の画素を用いないので、画像信号は、補間などの補正をする必要がない。また、いずれの画素も焦点検出信号を出力することができるので、有効画素領域内の焦点検出領域を自由に設定することが可能となる。
【００７０】
［第１の実施形態の変形例］
図８は、本発明における第１の実施形態の変形例に係る固体撮像素子の画素断面図であり、図５に対応する。本変形例が第１の実施形態と異なる点は、第１の実施形態では第１転送部６３、６４のゲート電極３５が電荷格納部６１、６２のＮ型拡散層７５、７６を覆うように配置されているのに対し、本変形例では第１転送部６３、６４のゲート電極１０１は、埋め込みフォトダイオード５１、５２と電荷格納部６１、６２のＮ型拡散層７５、７６の間にのみ配置され、電荷格納部６１、６２のＮ型拡散層７５、７６を覆っていない点にある。
そして、電荷格納部６１、６２のＮ型拡散層７５、７６の上面には、シリコン酸化膜３３を介してＭＯＳキャパシタ用の電極１０２が配置されている（理解を容易にするため、図８は、図５と寸法の比率を一部変更している）。Ｎ型拡散層７５の上面に配置される電極１０２と、Ｎ型拡散層７６の上面に配置される電極１０２は、一体的に形成され、電気的に接続されている。
【００７１】
また、電極１０２は、第１転送部６３、６４のゲート電極１０１と電気的に接続されている。したがって、電極１０２に印加される駆動信号やその駆動手順は、第１の実施形態と同様である。しかし、これに限らず、電極１０２は個別に駆動信号が印加され、よりピンニングされる電位、タイミングで駆動されてもよい。
【００７２】
なお、埋め込みフォトダイオード５１、５２と電荷格納部６１、６２が配置される方向と、電荷格納部６１、６２とフローティング拡散領域３６が配置される方向は、同一方向である。このようにそれぞれを配置すれば、埋め込みフォトダイオード５１、５２の電荷蓄積層５５、及び、電荷格納部６１、６２のＮ型拡散層７５、７６が転送電極１０１、１０２の下に入り込む構造が容易に形成される。
埋め込みフォトダイオード５１、５２及び電荷格納部６１、６２のＮ型拡散層が転送電極１０１、１０２の下に入り込む構造は、完全転送するのに好ましい。したがって、残像が生じにくくなると言う効果がある。
以下、電極の下にＮ型拡散層が入り込む構造が容易に形成される点について、より詳細に説明する。
【００７３】
図９は、本変形例に係る固体撮像素子の製造工程の一部を示す画素断面図である。本断面図も図５に対応する部分を示している。なお、ここでは、図８に関連する構成についてのみ説明するが、周辺回路も所定のプロセスに従って形成される。
周知のシリコンプロセスに従い、Ｎ型のシリコン基板３１上に、Ｐ型ウエル３２、ＬＯＣＯＳによる厚いシリコン酸化膜３４（分離領域）、第１層のポリシリコンによる各ゲート電極７２、１０１、１０３が形成される。第１層のポリシリコンによるゲート電極７２、１０１、１０３は、熱酸化により表面にシリコン酸化膜が形成されている。
【００７４】
次いで、ゲート電極７２、１０１、１０３、分離領域の厚いシリコン酸化膜３４、及び、図示しないが必要に応じて所定の領域にレジストをパターニングして、これらをマスクとしてリンイオンが注入される。この状態を示したのが図９（ａ）である。リンイオンは、図に示したように、各ゲート電極７２、１０１、１０３の下に入り込むように斜め方向１０８から注入される。ここで、埋め込みフォトダイオード５１、５２と電荷格納部６１、６２が配置される方向と、電荷格納部６１、６２とフローティング拡散領域３６が配置される方向は、同一方向である。
したがって、斜め方向からのイオン注入を一回行えば、それぞれのゲート電極７２、１０１、１０３の下にイオンが入り、拡散領域が形成される。上記方向が異なるなら、ゲート電極下の拡散領域は、それぞれのゲート電極に対して斜め方向からのイオン注入を行なって形成される。したがって、本工程において、斜め方向からのイオン注入が複数回行われる。
【００７５】
本実施形態の固体撮像素子は、上記方向が同一であるので、一度の斜め方向からのイオン注入で良い。このため、製造が容易となる。なお、加速電圧は比較的に低くてよく、形成される拡散層１０４、１０５、１０６、１０７は、比較的浅くて構わない。
次いで、電荷格納部６１、６２のＮ型拡散層７５、７６の形成される領域が開口するようにレジスト１１０をパターニングしてリンイオンを注入し、電荷格納部６１、６２のＮ型拡散層７５、７６が形成される。この工程では、イオンは、通常通りの方向１１１から注入される。この工程により、荷格納部６１、６２のＮ型拡散層７５、７６は、電荷格納部として好適な濃度、深さに設定されることが可能となる。この状態を示したのが図９（ｂ）である。
同様に、埋め込みフォトダイオード５１、５２の電荷蓄積部５５、フローティング拡散領域６７のＮ型拡散層３６、ＰＤリセット部６８のＮ型拡散層７１を順次同様にレジストをパターニングしてリンイオンを注入し、これらを順次形成する。
【００７６】
そして、ＭＯＳキャパシタ用の電極１０２が電荷格納部６１、６２のＮ型拡散層７５、７６の表面を覆うように形成される。この電極１０２は、第１転送部のゲート電極１０１と電気的に接続されている。
これにより、埋め込みフォトダイオード５１、５２の電荷蓄積層５５、フローティング拡散領域６７のＮ型拡散層３６、ＰＤリセット部６８のＮ型拡散層７１は、それぞれ好適な濃度、深さに設定されることが可能となる。
【００７７】
ここでは、各ゲート電極の下に拡散層が入り込むようにＮ型拡散層１０４、１０５、１０６、１０７が同時にイオン注入され、次いで、各領域に好適な不純物濃度や深さとなるようにそれぞれの領域に個別にイオンが注入される。しかし、これに限らず、最終的に形成されるＮ型拡散層７１、５５、７５、３６の濃度や深さがほぼ同一ならば、斜め方向からのイオン注入を一回行うことによって、これらの領域が同時に形成されても良い。
なお、ＰＤリセット部６８は、埋め込みフォトダイオード５１、５２の電荷蓄積層５５を一定電位にリセットするために配置される。このため、Ｎ型拡散層７１は、ゲート電極７２の下に入り込むような構造を必要としない。したがって、斜め方向からイオンを注入する工程では、Ｎ型拡散層１０４は、形成されなくても構わない。
【００７８】
［第１の実施形態の別の変形例］
図１０は、第１の実施形態の別の変形例に係る固体撮像素子の画素平面図である。なお、図１０は簡略のため、第１転送部６３、６４のゲート電極３５における電荷格納部８１、８２上に配置される部分が省略されている。そして、各々のゲート電極３５は、内部配線８３で接続されているように描かれている。
【００７９】
この変形例の画素８０が第１の実施形態の画素２０と異なる点は、次の点のみである。即ち、第１の実施形態において埋め込みフォトダイオード５１、電荷格納部６１、及び、ＦＤ６７のＮ型拡散層３６は、同一方向に配置されている（埋め込みフォトダイオード５２、電荷格納部６２、及び、ＦＤ６７のＮ型拡散層３６も同様）が、本変形例において、埋め込みフォトダイオード５１、及び、電荷格納部８１が配置される方向と、電荷格納部８１、及び、ＦＤ６７のＮ型拡散層８６が配置される方向は、異なっている。そして、ＦＤ６７のＮ型拡散層８６は、二つの電荷格納部８１、８２の間に配置されている。
【００８０】
このようにＦＤ６７のＮ型拡散層８６を配置すれば、全画素の露光のタイミングの同時性が確保されるばかりではなく、ＦＤ６７の面積を低減することが可能となり、微細化される。
その他の点については、第１の実施形態と同様であるので説明は省略する。
【００８１】
［第２の実施形態］
（画素構成）
図１１は、本発明の第２の実施形態に係る固体撮像素子の画素回路図である。また、図１２は、第２の実施形態に係る固体撮像素子の画素平面図である。図１２において、第１転送部８７、８８、８９のゲート電極３５における電荷格納部上に配置される部分は省略され、各々のゲート電極３５は内部配線８３で接続されているように描かれている。なお、図２に対応する固体撮像素子の全体構成は、第１の実施形態と同様であるので、ここでは説明を省略する。
【００８２】
本実施形態の固体撮像素子が第１の実施形態に係る固体撮像素子と異なる点は、各画素９０に光電変換部である埋め込みフォトダイオード９１、９２、９３が３つ配置され、これに伴い、対応する電荷格納部９４、９５、９６も３つ配置されている点にある。また、後述するように、駆動配線、駆動信号もそれに伴い変更されている。その他の点（増幅トランジスタ４８、ＦＤリセット部４９、選択スイッチ５０、ＰＤリセット部６８など）に関しては、第１の実施形態と同様であり、ここでは説明を省略する。
画素９０は、入射光に応じた電荷を生成し蓄積する光電変換部としての３つの埋め込みフォトダイオード９１、９２、９３を有している。そして、各埋め込みフォトダイオード９１、９２、９３に対応して電荷をそれぞれ独立に蓄積する３つの電荷格納部９４、９５、９６が配置される。
各埋め込みフォトダイオード９１、９２、９３と電荷格納部９４、９５、９６との間には、第１転送部８７、８８、８９が配置される。各埋め込みフォトダイオード９１、９２、９３で生成し蓄積される電荷は、第１転送部８７、８８、８９がオン状態とされることにより、それぞれに対応する電荷格納部９４、９５、９６に転送される。
【００８３】
なお、３つの第１転送部８７、８８、８９のゲート電極３５は、共通に接続されている。これらのゲート電極３５には、垂直走査回路２１から駆動配線２３を介して駆動信号φＴＧＡが供給される。したがって、３つの第１転送部８７、８８、８９は、駆動信号φＴＧＡを受け取って同時にオン、オフ状態とされる。そして、駆動信号φＴＧＡがハイになると、埋め込みフォトダイオード９１、９２、９３に蓄積された電荷は、それぞれに対応する電荷格納部９４、９５、９６に同時に転送される。
また、画素９０にはフローティング拡散領域（ＦＤ）６７が配置され、電荷格納部９４、９５、９６から転送される電荷を個別に、又は、同時に蓄積する。各電荷格納部９４、９５、９６とＦＤ６７との間には、第２転送部９７、９８、９９が配置される。３つの第２転送部９７、９８、９９のゲート電極は、それぞれ電気的に分離されており、それぞれ個別の駆動信号φＴＧＢ、φＴＧＣ、φＴＧＤが垂直走査回路２１から供給される。このため、各々の第２転送部９７、９８、９９は、それぞれの駆動信号φＴＧＢ、φＴＧＣ、φＴＧＤにしたがって個別に駆動される。
【００８４】
よって、３個の第２転送部９７、９８、９９は、異なるタイミングでオン状態にされることも、同時にオン状態にされることも可能となる。これらが異なるタイミングでオン状態にされるなら、３個の電荷格納部９４、９５、９６に蓄積されている光電荷は、異なるタイミングで個別にＦＤ６７に転送される。また、これらが同時にオン状態にされるなら、３個の電荷格納部９４、９５、９６に蓄積されている光電荷は、ＦＤ６７にて合算される。
【００８５】
このように、各画素９０は、３個の埋め込みフォトダイオード９１、９２、９３を有している。そして、入射光を埋め込みフォトダイオード９１、９２、９３に導く一つのマイクロレンズ５７が配置される。３個の埋め込みフォトダイオード９１、９２、９３は、入射光側から見てマイクロレンズ５７の中心線ＸＸ’（直径を有する線）に対して線対称となるように配置されている。
【００８６】
そして、埋め込みフォトダイオードの一つは、入射光側から見てマイクロレンズ５７の中央部に配置される。この位置は、最も光が効率的に集光される位置であり、この位置に配置される光電変換部は、光電荷の生成が増大し、このため出力が増大する。なお、中央の埋め込みフォトダイオード９２は、瞳分割されない光が受光されるため、画像信号を得るために使用する。
また、両端の埋め込みフォトダイオード９１、９３は、中心線ＸＸ’に対して線対称の位置に配置される。このため、マイクロレンズ５７から導かれる入射光は、瞳分割されて各埋め込みフォトダイオード９１、９３に入射される。よって、これら二つの埋め込みフォトダイオード９１、９３から出力される信号を用いれば、焦点を検出することが可能となる。
【００８７】
このように、本実施形態の固体撮像素子は、中央の埋め込みフォトダイオード９２から出力される信号を画像用信号に用いることが出来る。また、本実施形態の固体撮像素子は、両端の埋め込みフォトダイオード９１、９３から出力される信号を瞳分割位相差方式の焦点検出信号に使用することができる。この場合、画像用信号と焦点検出信号とを別々のタイミングで生成しても良い。しかし、３つのフォトダイオード９１、９２、９３の露光のタイミングを同一にすれば、画像信号と焦点検出信号のタイミングの同一性も一致させることが可能となる。このため、本固体撮像素子は、速い動作の移動体を撮像するのにさらに好ましい。また、一度の露光で画像信号及び焦点検出信号が得られるので、撮像するスピードが向上する。
【００８８】
また、本固体撮像素子は、３つの埋め込みフォトダイオードの電荷を合算することも可能である。このように出力した信号を画像信号として用いれば、画像信号の出力は、さらに増大する。
【００８９】
（駆動手順）
本実施形態に係る固体撮像素子は、上記のように信号の読み出し駆動方式が多々ある。ここでは、場合分けして駆動方法を説明する。
先ず、中央の埋め込みフォトダイオード９２から画像信号を読み出す駆動手順を説明する。タイミングチャートは、φＴＧＢ及びφＴＧＤを除き図７（ａ）と同一となる。なお、φＴＧＢ及びφＴＧＤは、常にローにされる。或いは、ブルーミングを防止するため、φＴＧＢ及びφＴＧＤは、Ｔ１３の期間のみハイとされても良い。
次に、両端の埋め込みフォトダイオード９１、９３から焦点検出信号を読み出す駆動手順を説明する。タイミングチャートは、φＴＧＣ及びφＴＧＤを除き図７（ｂ）と同一となる。そして、φＴＧＤは本図のφＴＧＣに置き換えたものと同一となり、φＴＧＣは常にローにされる。或いは、ブルーミングを防止するため、φＴＧＣはＴ１３の期間のみハイとされても良い。
【００９０】
次に、すべての埋め込みフォトダイオード９１、９２、９３から画像信号を読み出す駆動手順を説明する。タイミングチャートは、φＴＧＤを除き図７（ａ）と同一となる。なお、φＴＧＤは、本図のφＴＧＢ及びφＴＧＣと同じになる。
さらに、画像信号と焦点検出信号を同じタイミングで同時露光して読み出す駆動手順を説明する。図１３は、この読み出し動作を説明するタイミングチャートである。なお、Ｔ１の期間は、全有効画素を同時に駆動する期間である。即ち、Ｔ１の期間の駆動パルスは、全行において同一の駆動信号が垂直走査回路２１から出力される。また、Ｔ２は、第１行目が読み出される期間、Ｔ３は、第２行目が読み出される期間であり、選択された行のみ、本図の駆動信号が出力される。
【００９１】
まず、Ｔ４１の期間において、φＰＤＲはハイにされＰＤリセット部６８がオン状態とされる。この動作により、すべての有効画素の埋め込みフォトダイオード９１、９２、９３に蓄積されている不要な電荷が電源ＶＤＤに排出される。即ち、埋め込みフォトダイオード９１、９２、９３は、リセットされる。そして、全有効画素の埋め込みフォトダイオード９１、９２、９３は、同時に露光を開始する。
【００９２】
Ｔ４２の期間において、φＦＤＲはハイにされＦＤリセット部４９がオン状態とされる。また、Ｔ４３の期間において、φＦＤＲの立ち上がりと同時にφＴＧＢ、φＴＧＣ、φＴＧＤがハイにされ、３つの第２転送部９７、９８、９９は、同時にオン状態とされる。この動作により、ＦＤ６７及び電荷格納部９４、９５、９６に蓄積されている電荷が電源ＶＤＤに排出される。即ち、全有効画素のＦＤ６７及び電荷格納部９４、９５、９６は、リセットされる。
【００９３】
Ｔ４４の期間において、φＴＧＡはハイにされ第１転送部８７、８８、８９がオン状態とされる。全有効画素の３つの埋め込みフォトダイオード９１、９２、９３に蓄積されている電荷は、それぞれ対応する電荷格納部９４、９５、９６に転送される。ここで、図に示されたＴ４５の期間（φＰＤＲをローにしてからφＴＧＡをハイにする期間）が露光期間となる。Ｔ４５の期間は、全有効画素にて同一の期間であり同一のタイミングとなる。このため、全有効画素のすべての埋め込みフォトダイオード９１、９２、９３は、タイミングずれすることなく同時期間の画像信号及び焦点検出信号を獲得することが可能となる。
【００９４】
Ｔ４６の期間において、第１行目のφＳはハイにされ選択スイッチ５０がオン状態とされる。これにより、第１行目の画素が選択され、第１行目の画素から信号が垂直信号線２５に出力されるようになる。
【００９５】
Ｔ４７の期間において、第１行目のφＦＤＲはハイにされＦＤリセット部４９がオン状態とされる。この動作により、ＦＤ６７はリセットされ、ダークレベルの電位となる。そして、φＦＤＲがローとなってからφＴＧＢがハイになるまでの間（Ｔ４８の期間）において、第１行目の増幅トランジスタ４８は、ＦＤ６７のダークレベルに対応した信号を出力する。出力された信号は、垂直信号線２５を介してＣＤＳ回路２７に保存される。
【００９６】
Ｔ４９の期間において、φＴＧＢはハイにされて対応する第２転送部９７がオン状態とされる。これにより、電荷格納部９４に蓄積されている電荷は、ＦＤ６７に転送される。なお、ＦＤ６７の電位は、この電荷とダークレベルとが重畳された電位となる。そして、増幅トランジスタ４８は、この電位に対応した信号を出力する。出力された信号は、垂直信号線２５を通してＣＤＳ回路２７に送られる。
ＣＤＳ回路２７は、この期間に出力された信号と先ほど保存したダークレベルに対応する信号との差を第１行目の画素における一方の瞳分割焦点検出信号として出力する。そして、これらの第１行目の画素における一方の瞳分割焦点検出信号は、水平走査回路２２の駆動信号によって水平信号線２８、出力アンプ２９を介して外部に出力される。出力された信号は、信号処理部５（図１参照）などを介してメモリ７に送られ、一旦蓄積される。
【００９７】
次いで、Ｔ５０の期間において、第１行目のφＦＤＲは再びハイにされＦＤリセット部４９がオン状態とされる。この動作により、ＦＤ６７が再びリセットされ、前回とは異なるダークレベルの電位となる。そして、φＦＤＲがローとなってからφＴＧＣがハイとなるまでの間（Ｔ５１の期間）において、第１行目の増幅トランジスタ４８は、ＦＤ６７のダークレベルに対応した信号を出力する。出力された信号は、垂直信号線２５を介してＣＤＳ回路２７に保存される。
【００９８】
Ｔ５２の期間において、φＴＧＣはハイにされて第２転送部９８がオン状態とさる。これにより、電荷格納部９５に蓄積されている電荷は、ＦＤ６７に転送される。なお、ＦＤ６７の電位は、この電荷とダークレベルとが重畳された電位となる。そして、増幅トランジスタ４８は、この電位に対応した信号を出力する。出力された信号は、垂直信号線２５を通してＣＤＳ回路２７に送られる。
ＣＤＳ回路２７は、この期間に出力された信号と先ほど保存したダークレベルに対応する信号との差を第１行目の画素における画像信号として出力する。そして、これらの第１行目の画素における画像信号は、水平走査回路２２の駆動信号によって水平信号線２８、出力アンプ２９を介して外部に出力される。外部に出力された信号は、信号処理部５などを介してメモリ７に送られ、一旦蓄積される。
【００９９】
次いで、Ｔ５３の期間において、第１行目のφＦＤＲは再びハイにされＦＤリセット部４９がオン状態とされる。この動作により、ＦＤ６７が再びリセットされ、前回とは異なるダークレベルの電位となる。そして、φＦＤＲがローとなってからφＴＧＣがハイとなるまでの間（Ｔ５４の期間）において、第１行目の増幅トランジスタ４８は、ＦＤ６７のダークレベルに対応した信号を出力する。出力された信号は、垂直信号線２５を介してＣＤＳ回路２７に保存される。
【０１００】
Ｔ５５の期間において、φＴＧＣはハイにされて第２転送部６６がオン状態とさる。これにより、電荷格納部９６に蓄積されている電荷は、ＦＤ６７に転送される。なお、ＦＤ６７の電位は、この電荷とダークレベルとが重畳された電位となる。そして、増幅トランジスタ４８は、この電位に対応した信号を出力する。出力された信号は、垂直信号線２５を通してＣＤＳ回路２７に送られる。
ＣＤＳ回路２７は、この期間に出力された信号と先ほど保存したダークレベルに対応する信号との差を第１行目の画素における他方の瞳分割焦点検出信号として出力する。そして、これらの第１行目の画素における他方の瞳分割焦点検出信号は、水平走査回路２２の駆動信号によって水平信号線２８、出力アンプ２９を介して外部に出力される。外部に出力された信号は、信号処理部５などを介してメモリ７に送られ、一旦蓄積される。同様に、Ｔ３の期間において第２行目の読み出しを行う。駆動信号は、Ｔ２と同様である。
すべての行から画像信号が出力された後、画像処理部１３は、メモリ７から信号を受け取って１フレームの画像を生成する。また、焦点演算部１０は、メモリ７から信号を受け取って、周知の瞳分割位相差による焦点位置を算出し、その焦点検出情報をマイクロプロセッサ９に伝達する。
マイクロプロセッサ９は、その情報に基づきレンズ制御部２ａにレンズを移動させるための情報を伝達する。或いは、マイクロプロセッサ９は、合焦していると判断したなら、画像処理部１３にて生成されている画像情報を圧縮、記録等の処理を行う伝達を画像処理部１３、画像圧縮部１２、記録部１１に伝達する。
【０１０１】
以上の説明から理解されるように、本固体撮像素子は、全有効画素の露光タイミングを同一にし、且つ、３つの埋め込みフォトダイオード９１、９２、９３から露光のタイミングが同一にされた画像信号及び焦点検出信号を得ることが可能となる。このため、速い動作の被写体を撮像する際においても、さらに良好に焦点を検出することが可能となる。
【０１０２】
［第３の実施形態］
図１４は、本発明の第３の実施形態に係る固体撮像素子の２画素分の平面図である。第１の実施形態に係る固体撮像素子と異なる点は、増幅トランジスタ４８、ＦＤリセット部４９、及び、選択スイッチ５０が２画素に１つ配置されている点にある。このようにすれば、２個の画素にて増幅トランジスタ４８、ＦＤリセット部４９、及び、選択スイッチ５０を共有することが可能となり、微細化すること、又は、開口率を向上させることが可能となる。
【０１０３】
ここでは、図に示されているように奇数行と偶数行において上下に隣接する２画素が一つの組になって、増幅トランジスタ４８、ＦＤリセット部４９、及び、選択スイッチ５０が共有されている。したがって、駆動手順は、実施形態１と同じで良い。
なお、ここでは、増幅トランジスタ４８、ＦＤリセット部４９、及び、選択スイッチ５０が２画素に１つ配置されている。しかし、これに限らず、増幅トランジスタ４８、ＦＤリセット部４９、及び、選択スイッチ５０は、複数の画素に１つ配置されてもよい。
【図面の簡単な説明】
【０１０４】
【図１】本発明の第１の実施形態に係る電子カメラ１を示すブロック図である。
【図２】第１の実施形態に係る固体撮像素子３の概略構成を示す回路図である。
【図３】第１の実施形態に係る固体撮像素子３の画素回路図である。
【図４】第１の実施形態に係る固体撮像素子３の画素平面図である。
【図５】図３におけるＡ−Ａ‘部の断面図である。
【図６】図４におけるＢ−Ｂ’部の断面図である。
【図７】第１の実施形態に係る固体撮像素子から信号を読み出す動作を説明するタイミングチャートである。
【図８】第１の実施形態の変形例に係る固体撮像素子の画素平面図である。
【図９】第１の実施形態の変形例に係る固体撮像素子の製造工程の一部を示す画素断面図である。
【図１０】第１の実施形態の別の変形例に係る固体撮像素子の画素平面図である。
【図１１】第２の実施形態に係る固体撮像素子の画素回路図である。
【図１２】本発明の第２の実施形態に係る固体撮像素子の画素平面図である。
【図１３】第２の実施形態に係る固体撮像素子から画像信号と焦点検出信号を同じタイミングで同時露光して読み出す動作を説明するタイミングチャートである。
【図１４】本発明の第３の実施形態に係る固体撮像素子の２画素分の平面図である。
【符号の説明】
【０１０５】
１  電子カメラ
３  固体撮像素子
２０  画素
２３，２４  駆動配線
２５  垂直信号線
２８  水平信号線
３１  Ｎ型シリコン基板
３２  Ｐ型ウエル
３６、４１、４２、４３、４４、７１、８６、１０４、１０５、１０６、１０７  Ｎ型拡散層
４０、８３、７４  内部配線
４８  増幅トランジスタ
４９  ＦＤリセット部
５０  選択スイッチ
５１、５２  埋め込みフォトダイオード
５５  電荷蓄積層
５６  空乏化防止層
５７  マイクロレンズ
６１、６２、８１、８２、９４、９５、９６  電荷格納部
６３、６４、８７、８８、８９  第１転送部
６５、６６、９７、９８、９９  第２転送部
６７  フローティング拡散領域
６８  ＰＤリセット部
１０２  ＭＯＳキャパシタ用電極
１１０  レジスト
【図１】
0004710660.tif 000002
【図２】
0004710660.tif 000003
【図３】
0004710660.tif 000004
【図４】
0004710660.tif 000005
【図５】
0004710660.tif 000006
【図６】
0004710660.tif 000007
【図７】
0004710660.tif 000008
【図８】
0004710660.tif 000009
【図９】
0004710660.tif 000010
【図１０】
0004710660.tif 000011
【図１１】
0004710660.tif 000012
【図１２】
0004710660.tif 000013
【図１３】
0004710660.tif 000014
【図１４】
0004710660.tif 000015