(57)【特許請求の範囲】
【請求項１】
支持基板と、前記支持基板上に形成され、一方極性の電極層と他方極性の電極層と前記二つの極性の電極層間に挟持され、ＢａｘＳｒ１−ｘＴｉＯ３（０＜ｘ＜１）から成る誘電体層とを備えた静電容量領域と、前記一方極性の電極層と接続された一方外部端子と、前記他方極性の電極層と接続された他方外部端子と、を備えた薄膜コンデンサ本体部を準備する工程と、
放電を伴う化学蒸着法により、３８０℃以上４００℃以下の温度範囲で前記静電容量領域を被覆するＳｉＯ２からなる保護層を形成する工程と、を含む薄膜コンデンサの製造方法。
【請求項２】
前記支持基板はサファイアからなり、その厚みが０．０５ｍｍ以上０．４０ｍｍ以下とされ、且つ、その表面には酸化物が形成されていることを特徴とする請求項１に記載の薄膜コンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、長期信頼性に優れた薄膜コンデンサとその製造方法、前記薄膜コンデンサを用いた配線基板に関するものである。
【背景技術】
【０００２】
近年においては、電子機器の小型化、薄型化に伴い、電子機器内に設置される電子部品への小型化の要求が強い。コンデンサにおいても、積層セラミックコンデンサ等の小型化が進み、寸法が１ｍｍ未満の小型化が実現されている。
【０００３】
一方、電子機器の小型化にも、使いやすい大きさの観点からは下限に達しつつあり、今後は、軽量化、薄型化、高機能化の要求が強くなっている。
【０００４】
電子部品の薄型化、高機能化に適したコンデンサとして、薄膜コンデンサがある。薄膜コンデンサの基本的な構成は、通常、素子を構成する薄膜に比べて十分に厚い支持基板と、その表面上に電極層と誘電体層を積層して成る容量素子と、その容量素子を外部環境から保護する保護層、及び外部との電気的な接続をとるための外部端子に大別することができる。このうち、支持基板は比較的外部からの衝撃や汚れ、高温、高湿環境等に対する耐久性に優れているが、容量素子はこれらの要因に対し耐久性に劣っているものが多い。そのため従来から、この容量素子を外部環境から保護するための保護層を形成することで容量素子を保護し、薄膜コンデンサとしての対環境耐性の向上を図ってきた。このように保護層を設けることが、電子部品としての信頼性を確保するためには必須である。保護層の材料としては、透湿性の低い無機物を用いることが望ましく、高機能を満たしながらも、長期信頼性を確保するという、高度な技術が要求されている（特許文献１〜４参照）。
【特許文献１】特開２００４−３２７８６６号公報
【特許文献２】特開２００３−２９８０２７号公報
【特許文献３】特開２００２−３２９７８８号公報
【特許文献４】特開２００１−２１７１４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
薄膜コンデンサでは、高機能化を満足するために、電極層や誘電体層等の形状を複雑化し、それらを積層させる必要があるため、段差部の数が増え、且つその高さも様々である。そのような段差部を含めて、保護層によって薄膜コンデンサを必要な領域にわたって被覆する必要がある。総合的に見た保護層の応力は０に近いものが望ましいが、凹凸がある場合は、段差部での応力分布等を考慮しなければならなければならず、クラックの発生、進展を抑制するためには保護層内の平均的な応力としては圧縮側にあることが望ましい。化学蒸着法（プラズマＣＶＤ法）においては、放電電力、圧力、ガス流量比等の条件を変化させて、形成膜内に圧縮の残留応力を持たせることは可能であるが、直下の層との密着性が確保できないため、形成後に膜の変位（膨れ）が発生し、時間経過とともに形成膜がはじけ飛んでしまう問題があった。
【０００６】
本発明は、上述の課題に鑑みて案出されたものであり、その目的は、保護層の内部に残留する応力値を適正な圧縮応力範囲内にするとともに直下の層との密着性を確保させた長期信頼性を確保する薄膜コンデンサとその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の薄膜コンデンサの製造方法は、支持基板と、前記支持基板上に形成され、一方極性の電極層と他方極性の電極層と前記二つの極性の電極層間に挟持され、ＢａｘＳｒ１−ｘＴｉＯ３（０＜ｘ＜１）から成る誘電体層とを備えた静電容量領域と、前記一方極性の電極層と接続された一方外部端子と、前記他方極性の電極層と接続された他方外部端子と、を備えた薄膜コンデンサ本体部を準備する工程と、放電を伴う化学蒸着法により、３８０℃以上４００℃以下の温度範囲で前記静電容量領域を被覆するＳｉＯ２からなる保護層を形成する工程と、を含むことを特徴とする。
【０００８】
また、本発明の薄膜コンデンサの製造方法は、前記支持基板はサファイアからなり、その厚みが０．０５ｍｍ以上０．４０ｍｍ以下とされ、且つ、その表面には酸化物が形成されていることを特徴とする。
【発明の効果】
【００１１】
本発明の薄膜コンデンサは、支持基板と、前記支持基板上に形成され、一方極性の電極層と他方極性の電極層と前記二つの極性の電極層間に挟持されて成る誘電体層とを備えた静電容量領域と、前記一方極性の電極層と接続された一方外部端子と、前記他方極性の電極層と接続された他方外部端子と、前記一方外部端子及び前記他方外部端子の一部を露出させた状態で、前記静電容量領域を被覆する保護層と、を備えた薄膜コンデンサであって、前記保護層は、シリカを主成分とするとともに、圧縮残留応力を１００ＭＰａ以上２１０ＭＰａ以下の範囲とした。これにより、電極層や誘電体層等が積層され、段差部を持った薄膜コンデンサ素子を保護層が被覆する際に、保護層が適正な圧縮応力と密着性とを持っているため、湿度等の外的要因から誘電体層を守ることができ、長期信頼性を確保することが可能となる。
【００１２】
段差部での応力分布等を考慮すると、本発明の範囲外である、保護層の残留応力範囲が引張応力および圧縮応力の１００ＭＰａより小さい範囲においては、保護層は全体として下地に対して収縮する方向に力が働き、保護層の強度が耐えられないとクラックが発生、進展するという問題がある。本発明の範囲である保護層の残留応力範囲が１００ＭＰａ以上２１０ＭＰａ以下の範囲においては、保護層は全体として下地に対して膨張する方向に力が働く。つまり、保護層の中央部では保護層と下地との界面が引き離される方向に力が働き、密着性は低くなるが、保護層の端部では保護層と下地との界面が押し付けられる方向に力が働き、密着性は強くなる。したがって、湿度の進入経路の一つである保護層端部の密着性が強くなるため、長期信頼性が確保できると考えられる。一方、本発明の範囲外である、保護層の残留応力範囲が２１０ＭＰａより大きな範囲においては、保護層は全体として下地に対して膨張する方向に力が働くが、その大きさが強いため、下地の誘電体層に大きな引張応力を発生させクラックを発生させるとか、保護層の強度が耐えられず保護層がはじけ飛ぶ等の問題が生じる。
【００１３】
適正な圧縮応力とは、膜欠陥となるクラックの進展を抑制できる応力値範囲を指す。適正な密着性とは、保護層形成後の室温状態における保護層の変位（膨れ）や欠損（はずれ）が発生しないことを指す。
【００１４】
また、保護層として、一方外部端子の一部を内部に露出させた一方開口部と、他方外部端子の一部を内部に露出させた他方開口部とを有するようにすれば、任意の位置に外部端子を形成することができ、設計の自由度が高くなる。
【００１５】
本発明の薄膜コンデンサの製造方法は、上記記載の薄膜コンデンサを製造するための方法であって、上述した適正な圧縮応力と密着性を兼ね備えた保護層は、プラズマＣＶＤ等の放電を伴う化学蒸着法により、３５０℃より高く４５０℃未満の温度範囲で形成することにより得ることができる。
【００１６】
本発明の配線基板は、基板の表面及び／又は内部に、上記記載の薄膜コンデンサを設けて成るものであり、長期信頼性を有する本発明の薄膜コンデンサを用いていることから、高信頼性の配線基板を得ることができる。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明の薄膜コンデンサの一例の断面構造図を示したものである。この図に示したものは、あくまでも本発明の一例示に過ぎず、これに限られるものではない。
【００１８】
支持基板１上に、一方極性の電極層である下部電極層２、誘電体層３、他方極性の電極層である上部電極層４が順次形成されている。なお、誘電体層３は、下部電極層２と上部電極層４との間に挟持されて静電容量領域が形成されている。そして、下部電極層２と電気的接続された一方外部端子５ａ、上部電極層４と電気的接続された他方外部端子５ｂが形成され、これらの一方外部端子５ａ、他方外部端子５ｂの一部がそれぞれ内部に露出するように、一方開口部６ａ、他方開口部６ｂを設けた保護層７が静電容量領域を被覆するように形成されている。
【００１９】
本発明に係る薄膜コンデンサでは、この保護層７は、シリカを主成分とするとともに、圧縮残留応力を１００ＭＰａ以上２１０ＭＰａ以下の範囲としたことを特徴とする。このような条件を満たすように形成された保護層７によれば、保護層７が段差部を被覆するだけでなく、保護層７の膜内平均応力値を適正な圧縮応力の範囲に制御することができ、膜内クラックの発生や進展を抑制することができる。さらに保護層７の下側と接する部位との密着性が良くなり、特に、保護層７端部の下側と接する、支持基板１、誘電体層３、外部端子５ａ、５ｂのそれぞれとの密着性がよくなり、保護層７の膨れ等の変位を食い止めることができる。
【００２０】
残留した圧縮応力が、１００ＭＰａよりも小さいときには、保護層にクラックが発生するという問題があり、２１０ＭＰａを超えると、保護層７と誘電体層３の密着性が高いと、誘電体層３に大きな引張応力を発生させ、誘電体層３にクラックを発生させて信頼性を損なうという問題がある。一方、保護層７と誘電体層３の密着性が低いと、保護層７に膨れが生じたり、保護層７の強度に耐えられない場合は、はじけ飛んでしまうという問題がある。上記範囲内にすることによって、湿度等の外的要因による経時的劣化から薄膜素子を守ることができ、さらに誘電体への弊害を与えることなく、薄膜コンデンサの長期信頼性を確保することができる。また、この残留応力の範囲としたときには、保護層７内の残留応力のバランスがよくなり、保護層７の中央部では保護層と下地との界面が引き離される方向に力が働き、密着性は低くなるが、湿度等の外的要因の進入経路の一つである保護層端部の密着性が強くなるため、長期信頼性を確保できる。
【００２１】
なお、膜の残留応力を評価する方法はいくつかあり、膜形成の工程途中に、膜形成前後の支持基板の反りを測定し、反りの変化量と材料定数から応力を算出する方法が一般的である。その具体的な方法については、実施例の欄において後述する。
【００２２】
その他、膜の残留応力を評価する方法として、ラマン分光法やカソードルミネッセンス法を用いて膜の残留応力を評価する方法があり、応力変化がピークシフト量に反映することを利用して、応力を算出することが可能である。この方法では、局所観察が可能であるので、製品サイズで応力を評価することができる。具体的な手順は、以下のとおりである。まず応力フリーの状態、例えば対象物質を粉末状にした状態、を測定し、応力ゼロの場合のピーク位置を求める。そして、応力未知のサンプルに既知の外部応力を印加した状態で測定し、ピーク位置を求める。既知の外部応力をいくつか変化させ、得られたピーク位置から算出するピークシフト量と既知の外部応力をプロットすることにより、応力変化とピークシフト量との相関係数が算出できる。そして、応力未知のサンプルを測定し、ピーク位置を求め、応力ゼロのピーク位置からのシフト量と相関係数から、応力を算出することができる。
【００２３】
以下、本発明の薄膜コンデンサの製造方法について、さらに詳しく説明する。
【００２４】
支持基板１としては、シリコン、アルミナ、サファイア等を用いることができる。その中でも、表面欠陥がなく、強度が高いという理由からサファイアを用いることが望ましい。支持基板１の材質としてサファイアを用いた場合、厚さの上限値は、基板のカットのしやすさや、基板の加工性を確保するため、０．４０ｍｍとすることが望ましく、厚さの下限値は、基板強度を維持するため、０．０５ｍｍとすることが望ましい。また、保護層７の密着性を向上させるために、支持基板１の表面状態は酸化物が形成されている状態としておくことが望ましい。
【００２５】
まず支持基板１上に、一方極性の電極層である下部電極層２を形成する。下部電極層２は、蒸着法、ＤＣスパッタ法、プラズマＣＶＤ法等の周知の薄膜形成法によって形成することができる。また、材質は、ＰｔやＡｕやＡｌやＮｉやＴｉ等を用いることができる。下部電極層２の膜厚の上限値は、生産効率を確保するため、２００ｎｍとすることが望ましい。さらに、膜厚の下限値は、コンデンサのＥＳＲ（等価直列抵抗）を確保するため、３０ｎｍとすることが望ましい。
【００２６】
上述の方法によって、支持基板１上に下部電極層２を形成した後、周知のフォトリソグラフィ技術を用いて、所定形状にパターン加工する。
【００２７】
次に、所定形状にパターン加工された下部電極層２に、誘電体層３を形成する。誘電体層３の材質としては、高誘電材料であるＢａＴｉＯ３、ＳｒＴｉＯ３、ＢａｘＳｒ１−ｘＴｉＯ３（０＜ｘ＜１）、ＰｂＺｒyＴｉ１−ｙＯ３（０＜ｙ＜１）等が好適に利用される。なお、このような誘電体層３は、ＲＦスパッタ法、プラズマＣＶＤ法、スプレードライ等の周知の薄膜形成法によって形成することができる。なお、誘電体層３として、Ｂａ０．５Ｓｒ０．５ＴｉＯ３を選択した場合、膜厚の上限値は、所定の容量を確保するため、０．５０μｍとすることが望ましく、膜厚の下限値は、長期信頼性を確保するため、０．１０μｍとすることが望ましい。
【００２８】
上述の方法によって、支持基板１及び下部電極層２上に誘電体層３を形成した後、周知のフォトリソグラフィ技術を用いて、所定形状にパターン加工する。
【００２９】
次に、誘電体層３の上面に、他方極性の電極層である上部電極層４を形成する。上部電極層４は、蒸着法、ＤＣスパッタ法、プラズマＣＶＤ法等の周知の薄膜形成法によって形成することができる。また、材質は、ＡｕやＰｔやＡｌやＮｉやＴｉやＣｕ等を用いることができる。上部電極層４の膜厚の上限値は、生産効率を確保し、残留応力を低減させるため、２．０μｍとすることが望ましい。さらに、膜厚の下限値は、コンデンサのＥＳＲを確保するため、２００ｎｍとすることが望ましい。
【００３０】
さらに、下部電極層２上の所定箇所に一方外部端子５ａ、上部電極層４の上の所定箇所に他方外部端子５ｂをそれぞれ形成する。例えば、後工程において、半田バンプを用いて配線基板等に表面実装する場合、一方外部端子５ａ、他方外部端子５ｂとして、Ｎｉ等からなる半田拡散防止層、Ａｕ等からなる半田密着層を順次ＤＣスパッタ法等により形成しておくと良い。これらの外部端子の層を形成した後、周知のフォトリソグラフィ技術を用いて、所定形状にパターン加工しておいても良い。
【００３１】
この後、これらを覆うようにシリカを主成分とする保護層７を、放電を伴う化学蒸着法（プラズマＣＶＤ法）によって形成する。例えば、ＲＦ放電によるＲＦプラズマＣＶＤ法を好適に用いることができ、Ｓｉ源となるガスとＯ源となるガスを所定量供給してやればよい。Ｓｉ源のガスとしては、例えば、ＴＥＯＳ（テトラエトキシシラン）等を用いることができ、Ｏ源のガスとしては、酸素等を用いることができる。なお、上述したように、本発明に係る保護層７は成膜後の圧縮残留応力の範囲が１００ＭＰａ以上２１０ＭＰａとなるようにする必要がある。このためには、成膜時の保護層７を３５０℃より高く４５０℃より小さい温度範囲で、プラズマＣＶＤ法により成膜を行なってやればよい。この温度範囲は、支持基板１に熱電対を取り付け、支持基板１の温度が、支持基板１を保持するホルダの表示温度と±５℃の範囲で一致するように設定した後、プラズマＣＶＤ法の成膜により、決定すればよい。
【００３２】
保護層７の膜厚の上限値は、生産効率を確保するため５．０μｍとすることが望ましい。さらに、膜厚の下限値は、膜の緻密性を確保するため０．５μｍとすることが望ましい。なお、Ｓｉ源のガスとしてＴＥＯＳ、Ｏ源のガスとして、酸素を選択した場合、ＴＥＯＳ：Ｏ２＝１：１１程度の混合比として、成膜を行なえばよい。
【００３３】
上述の方法によって、保護層７を形成した後、周知のフォトリソグラフィ技術を用いて、所定形状にパターン加工し、下部電極層２と電気的に接続した一方外部端子５ａの一部が内部に露出した一方開口部６ａ、上部電極層４と電気的に接続した他方外部端子５ｂの一部が内部に露出した他方開口部６ｂをそれぞれ設ける。なお、一方外部端子５ａ、他方外部端子５ｂを電極パッド形状とした場合、例えば、スクリーン印刷を用いて、半田ペーストを転写、リフローを行って半田バンプを形成し、配線基板等に表面実装することができる。あるいは、ワイヤボンディングによって、実装するようにしても良い。
【００３４】
以上のようにして、図１に記載された本発明の薄膜コンデンサを形成することができる。以上説明した本発明の薄膜コンデンサの製造方法を用いて作製された本発明の薄膜コンデンサは、保護層が適正な圧縮応力と密着性とを有し、湿度等の外的要因から誘電体層を守ることができ、長期信頼性を確保することが可能となる。
【００３５】
図２に本発明の薄膜コンデンサを表面に実装した本発明の配線基板の概断面図を示す。本発明の薄膜コンデンサ２２は、一方外部端子５ａ、他方外部端子５ｂにそれぞれ半田バンプ２３ａ、２３ｂが設けられている。そして、配線基板２０の表面に形成された表面電極２１ａ、２１ｂに、半田バンプ２３ａ、２３ｂを位置決めした後、リフローによって表面電極２１ａ、２１ｂと接合し、配線基板２０に実装される。このように配線基板２０の表面に、長期信頼性を有する本発明の薄膜コンデンサを用いていることから、高信頼性の配線基板２０となる。
【００３６】
なお、本発明の実施形態は上述の例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることはもちろんである。
【００３７】
例えば、上述の説明では、保護層７として、一方外部端子５ａの一部を内部に露出させた一方開口部６ａと、他方外部端子５ｂの一部を内部に露出させた他方開口部６ｂとを有する例によって説明した。このような構成にすれば、任意の位置に外部端子を形成することができ、設計の自由度が高くなるため望ましいが、これに限るものではなく、保護層７の端部から、一方外部端子５ａの一部と他方外部端子５ｂの一部を露出させた状態としても良い。
【００３８】
また、例えば、図１では、保護層７の下側と接する領域を持つ部位として、下部電極層２、誘電体層３、上部電極層４、外部端子５ａ、５ｂがあるが、これに限定されるものではなく、例えば、下部電極層２が保護層７と接する領域が無い場合も、全く同様にして本発明を適用することができる。
【００３９】
また、一方外部端子５ａ、他方外部端子５ｂに対して、半田バンプ２３ａ、２３ｂを形成して配線基板に実装する例について説明したが、これに限るものではなく、外部端子が上面になるように配線基板に対してダイボンディングし、それぞれの外部端子から配線基板にワイヤボンディングしても良いし、外部端子と配線基板とを電気的に接続する接続配線を半田付け等によって形成しても良い。
【００４０】
また、上述の説明では、支持基板１上に形成され、一方極性の下部電極層２と他方極性の上部電極層４との二つの極性の電極層間に挟持されて成る誘電体層３とを備えた静電容量領域が一つの場合について述べたが、支持基板１上に複数の静電容量領域が形成され、互いに直列／並列に接続されているものに対しても、本発明に係る保護層７を好適に適用することが可能である。
【実施例】
【００４１】
以下、本発明の実施例について説明する。なお、ここで挙げる例は、本発明の一例示に過ぎず、これに限定されるものではない。
【００４２】
図３に実施した薄膜コンデンサの断面構造図を示す。一方極性の電極層である下部電極層、他方極性の電極層である上部電極層、半田拡散防止層及び半田密着層の形成はＤＣスパッタ法を用い、誘電体層はＲＦスパッタ法を用いて作製した。
【００４３】
先ず、サファイアからなる支持基板３１上に、膜厚６０ｎｍのＰｔを形成し、下部電極層３２とした。その後、フォトリソグラフィ技術を用いて、下部電極層３２を所定形状にパターン加工した。
【００４４】
所定形状に加工された下部電極層３２に、ＲＦスパッタ法によって膜厚０．３μｍのＢａ０．５Ｓｒ０．５ＴｉＯ３からなる誘電体層３３を形成した。その後、フォトリソグラフィ技術を用いて、誘電体層３３に下部電極層３２が内面に露出した一方開口部３８ａに連通させる誘電体層側一方開口部３３ａと、後で形成する上部電極層３４を内面に露出させた他方開口部３８ｂに連通させる誘電体層側他方開口部３３ｂを形成した。
【００４５】
次に、誘電体層３３の上面及び誘電体層側他方開口部３３ｂの内面に、膜厚３００ｎｍのＡｕを形成した後、フォトリソグラフィ技術を用いて所定形状にパターン加工を行い、上部電極層３４を得た。図３に示すように、上部電極層３４は誘電体層３３の上面から誘電体層側他方開口部３３ｂの内部に連続して設けられている。
【００４６】
次に、誘電体層側一方開口部３３ａ及び誘電体層側他方開口部３３ｂの内部に露出した下部電極層３２及び上部電極層３４の上に、一方外部端子及び他方外部端子として、膜厚１．０μｍのＮｉからなる半田拡散防止層３５ａ、３５ｂと、膜厚０．１ｕｍのＡｕからなる半田密着層３６ａ、３６ｂを順次形成した。その後、フォトリソグラフィ技術を用いて、先ず、半田密着層３６ａ、３６ｂを直径１００μｍの形状に加工し、その後、半田拡散防止層３５ａ、３５ｂを直径２００μｍの形状に加工した。
【００４７】
この後、支持基板３１を平行平板型のプラズマＣＶＤ装置の反応槽に設置し、反応槽内を真空引きした後、基板温度をヒータ加熱により３８０℃に保持し、ＴＥＯＳ（テトラエトキシシラン）ガス２０ｓｃｃｍと酸素ガス２３４ｓｃｃｍとを導入し、圧力を８０Ｐａに維持して、ＲＦ放電電力２００Ｗで、０．２μｍ／分のレートで厚さ１．５μｍのＳｉＯ２（シリカ）を主成分とする保護層３７を形成した。
【００４８】
保護層３７形成後の支持基板３１には、支持基板３１の片面に保護層３７が形成されたため、大気中、室温において反りが発生した。この反り量を曲率半径ｒとして測定したところ、保護層３７の形成面側に凸形状で、ｒ＝２９ｍであった。この曲率半径より、残留応力値を算出できることが一般に知られている。応力値σは、支持基板３１のヤング率Ｅ、支持基板３１の厚さｂ、支持基板３１のポアソン比ν、保護層３７の厚さｄ、及び曲率半径ｒにより、σ＝Ｅ×ｂ＾２／（６×（１−ν）×ｒ×ｄ）で算出できる。サファイアからなる支持基板３１の物性値より、Ｅ＝４３１ＧＰａ、ν＝０．２９、支持基板３１の厚さｂ＝０．２５ｍｍ、及び保護層３７の厚さｄ＝１．５μｍから応力値σを求めたところ、保護層３７内にσ＝−１４５ＭＰａの平均圧縮応力が残留していることが分かった。
【００４９】
得られた保護層３７は、Ａｕからなる半田密着層３６ａ、３６ｂが露出するように、フォトリソグラフィ技術を用いて、直径１２０μｍ、深さ１．５μｍの一方開口部３８ａ、他方開口部３８ｂを形成した。
【００５０】
最後に、スクリーン印刷を用いて、一方開口部３８ａ、他方開口部３８ｂ内の外部端子を構成している半田密着層３６ａ、３６ｂの上に、Ｓｎが９６．５質量％、Ａｇが３．０質量％、Ｃｕが０．５質量％からなる鉛フリー半田ペーストを転写し、リフローを行い、半田バンプ３９ａ、３９ｂを形成し、図３に示す薄膜コンデンサを得た。
【００５１】
即ち、半田バンプ３９ａは、半田密着層３６ａと半田拡散防止層３５ａを介して、下部電極層３２と電気的接続されていて、また、半田バンプ３９ｂは、半田密着層３６ｂと半田拡散防止層３５ｂを介して、上部電極層３４と電気的接続されているようにした。
【００５２】
得られた薄膜コンデンサの有効電極面積は１．８９ｍｍ２であり、周波数１ｋＨｚでの静電容量は３３ｎＦであった。
【００５３】
また、保護層３７の形成温度条件と、長期信頼性の関係を調べるために、保護層３７を形成するときのプラズマＣＶＤ法の支持基板３１の温度を変更することで、それ以外は上述と同じ方法によって、比較用薄膜コンデンサを作製した。本発明の薄膜コンデンサ及び比較用薄膜コンデンサのシリカ形成温度条件として、３００℃から４８０℃までのものを作製した。
【００５４】
これら、本発明の薄膜コンデンサ及び比較用薄膜コンデンサを外観検査した後、高温高湿負荷試験を行った。高温高湿負荷試験は、槽内温度８５℃、槽内相対湿度８５％Ｒ．Ｈ．の試験槽内において、直流電圧２．５Ｖを連続的に負荷し、絶縁抵抗値の時間変化を比較観測した。
【００５５】
図４に示す線図は、上述のようにして作製した本発明の薄膜コンデンサ及び比較用薄膜コンデンサに対して、高温高湿負荷試験を行ったときの初期値に対する絶縁抵抗値の時間変化を示すものである。図４の縦軸には、試験投入前の絶縁抵抗値を１としての時間変化を示した。なお、シリカからなる保護層３７の形成温度条件の代表的なものとして３００℃、４００℃、４８０℃の３種類を選択して記載している。図４によれば、保護層３７の形成温度条件の違いにより、絶縁抵抗値の劣化率が異なるのが明らかである。具体的には、形成温度が３００℃、４８０℃の場合は、劣化率が大きく、４００℃の場合が最も良好な結果が得られており、保護層３７の形成温度条件は、高ければよい、低ければよいという傾向ではなく、ある範囲のものが良いことを示している。
【００５６】
保護層３７の形成温度条件と、長期信頼性の関係をより明確にするために、図４に示す絶縁抵抗値が初期値に対して１０％になった時点を薄膜コンデンサの故障発生時間と定義し、故障発生時間と保護層３７の形成温度条件との関係を、外観検査、及び保護層３７形成後の室温における支持基板反り量からの応力の結果と併せて表１に示す。また、故障発生時間と保護層３７の形成温度条件との関係を図５の線図に示す。
【表１】
0004711781.tif 000002
【００５７】
図５より、保護層３７の形成温度が本発明で規定された３５０℃から４５０℃の範囲のときには、故障は１０００時間を越えてからしか発生しておらず、良好な長期信頼性が得られている。それに対して、形成温度が３５０℃から４５０℃の本発明の範囲外のときには、故障時間が１０００時間を下回っていることがわかる。
【００５８】
また、表１によれば、保護層３７の形成温度条件Ｔが、本発明で規定された上限値を超えて高過ぎる、即ちＴ≧４５０℃の範囲にある場合、外観検査の結果から、保護層３７の下に形成されている誘電体層３３にクラックの発生が認められた。また、保護層３７形成後の室温における残留応力の測定結果も、２１１ＭＰａを超える圧縮応力値を示している。この結果より、保護層形成工程で応力がかかり過ぎて、誘電体層３３に過度の引張応力がかかることによってダメージが与えられているものと推測される。
【００５９】
また、保護層３７の形成温度条件Ｔが、本発明で規定された下限値を超えて低過ぎる、即ちＴ≦３５０℃の範囲にある場合、保護層３７内のクラックの発生や、保護層３７の一部欠損が認められた。この温度条件下では、室温における残留応力値が圧縮応力で１００ＭＰａを下回っている。この結果より、誘電体層３３へのダメージは少ないものの、保護層３７内のクラック進展を抑制するに必要な平均圧縮応力が不足しているものと推測される。つまり、段差部等の構造的に引張応力となり易い部位で圧縮応力が相殺されてしまいクラックの進展を止められない状態の保護層３７が形成されていると考えられる。また、一部欠損が認められていることより、保護層３７と下層との密着性が十分に確保できていないこともわかった。
【００６０】
以上のように、本発明の効果を確認することができた。
【図面の簡単な説明】
【００６１】
【図１】本発明の薄膜コンデンサの断面構造図である。
【図２】本発明の配線基板の断面構造図である。
【図３】本発明の薄膜コンデンサの実施形態の一例を示す断面構造図である。
【図４】本発明及び比較用の薄膜コンデンサに対して、高温高湿負荷試験を行ったときの初期値に対する絶縁抵抗値の時間変化を示した線図である。
【図５】保護層の形成温度条件と、高温高湿負荷試験における故障時間の関係を示す線図である。
【符号の説明】
【００６２】
１：支持基板
２：一方極性の電極層である下部電極層
３：誘電体層
４：他方極性の電極層である上部電極層
５ａ：一方外部端子
５ｂ：他方外部端子
６ａ：一方開口部
６ｂ：他方開口部
７：保護層
２０：配線基板
２１ａ、２１ｂ：表面電極
２２：薄膜コンデンサ
２３ａ、２３ｂ：半田バンプ
３１：支持基板
３２：下部電極層
３３：誘電体層
３３ａ：誘電体層側一方開口部
３３ｂ：誘電体層側他方開口部
３４：上部電極層
３５ａ、３５ｂ：半田拡散防止層
３６ａ、３６ｂ：半田密着層
３７：保護層
３８ａ：一方開口部
３８ｂ：他方開口部
３９ａ、３９ｂ：半田バンプ
【図１】
0004711781.tif 000003
【図２】
0004711781.tif 000004
【図３】
0004711781.tif 000005
【図４】
0004711781.tif 000006
【図５】
0004711781.tif 000007