(57)【特許請求の範囲】
【請求項１】
スイッチング電源を有し、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るＤＣ−ＤＣコンバータにおいて、
前記スイッチとして、定常時にオン／オフする主スイッチ及び従スイッチと、過渡応答時にオン／オフする前記主スイッチ及び前記従スイッチに対応して設けられた過渡応答時主スイッチ及び過渡応答時従スイッチを有し、前記過渡応答時主スイッチ及び前記過渡応答時従スイッチのそれぞれに内部損失抵抗を調節するための抵抗を直列接続し、
定常時には、前記主スイッチ及び前記従スイッチのみオン／オフすることにより前記スイッチング電源の動作を行い、前記ＤＣ−ＤＣコンバータの出力電圧をステップ状に変化させる場合には、前記主スイッチ及び前記従スイッチをオフにし、前記主スイッチに並列に設けた前記過渡応答時主スイッチ及び前記従スイッチに並列に設けた前記過渡応答時従スイッチをオン／オフするとともに前記オン時比率をステップ状に変化させることにより前記スイッチング電源の動作を行うことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
スイッチング電源を有し、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るＤＣ−ＤＣコンバータにおいて、
前記スイッチとして、定常時にオン／オフする主スイッチ及び従スイッチと、過渡応答時にオン／オフする前記主スイッチ及び前記従スイッチに対応して設けられた過渡応答時主スイッチ及び過渡応答時従スイッチを有し、さらに前記主スイッチ、前記従スイッチ及び前記リアクトルからなる主回路に対応して前記過渡応答時主スイッチ、前記過渡応答時従スイッチ及び過渡応答時リアクトルからなる従回路を前記主回路に並列に設け、前記過渡応答時主スイッチ及び前記過渡応答時従スイッチのそれぞれに内部損失抵抗を調節するための抵抗を直列接続するとともに前記過渡応答時リアクトルのインダクタンスを前記主回路に設けた前記リアクトルのインダクタンスより小さくし、
定常時には、前記主スイッチ及び前記従スイッチのみオン／オフすることにより前記スイッチング電源の動作を行い、前記ＤＣ−ＤＣコンバータの出力電圧をステップ状に変化させる場合には、前記主スイッチ及び前記従スイッチをオフにし、前記過渡応答時主スイッチ及び前記過渡応答時従スイッチをオン／オフするとともに前記オン時比率をステップ状に変化させることにより前記スイッチング電源の動作を行うことを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
スイッチング電源を有し、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るＤＣ−ＤＣコンバータにおいて、
前記スイッチとして、定常時にオン／オフする主スイッチ及び従スイッチと、過渡応答時にオン／オフする前記主スイッチ及び前記従スイッチに対応して設けられた過渡応答時主スイッチ及び過渡応答時従スイッチを有し、前記過渡応答時主スイッチ及び前記過渡応答時従スイッチのそれぞれに内部損失抵抗を調節するための抵抗を直列接続し、前記リアクトルは定常時には前記主スイッチ及び前記従スイッチの動作により前記リアクトルのインダクタンスが増加され、過渡応答時には前記過渡応答時主スイッチ及び前記過渡応答時従スイッチにより前記リアクトルのインダクタンスが減少するようにされ、
定常時には、前記主スイッチ及び前記従スイッチのみオン／オフすることにより前記スイッチング電源の動作を行い、前記ＤＣ−ＤＣコンバータの出力電圧をステップ状に変化させる場合には、前記主スイッチ及び前記従スイッチをオフにし、前記主スイッチに並列に設けた前記過渡応答時主スイッチ及び前記従スイッチに並列に設けた前記過渡応答時従スイッチをオン／オフするとともに前記オン時比率をステップ状に変化させることにより前記スイッチング電源の動作を行うことを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
前記出力コンデンサとして、機能スイッチにより制御される第１のコンデンサと、該第１のコンデンサに並列接続される第２のコンデンサとを設け、前記定常時には前記機能スイッチをオンして前記第１のコンデンサと前記第２のコンデンサの並列コンデンサを出力コンデンサとして機能させ、前記ＤＣ−ＤＣコンバータの出力電圧をステップ状に変化させる場合には前記機能スイッチをオフして前記第１のコンデンサを機能させずに前記第２のコンデンサのみ出力コンデンサとして機能させることを特徴とする請求項１ないし３のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記出力コンデンサとして、機能スイッチにより制御される第１のコンデンサと、該第１のコンデンサに直列接続される第２のコンデンサとを設け、前記ＤＣ−ＤＣコンバータの出力電圧をステップ状に変化させる場合には前記機能スイッチをオフして前記第１のコンデンサと前記第２のコンデンサの直列コンデンサを出力コンデンサとして機能させ、前記定常時には前記機能スイッチをオンして前記第１のコンデンサを機能させずに前記第２のコンデンサのみ出力コンデンサとして機能させることを特徴とする請求項１ないし３のいずれかに記載のＤＣ−ＤＣコンバータ。
【請求項６】
スイッチング電源を有し、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチの時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るＤＣ−ＤＣコンバータにおいて、該ＤＣ−ＤＣコンバータの等価回路を元にＤＣ−ＤＣコンバータの出力電圧が振動現象を生じることなく整定する条件を下記（１）式で求め、該（１）式から整定時間が最も短くなる条件を下記（２）式に求め、該（２）式において内部損失抵抗を設定することを特徴とするＤＣ−ＤＣコンバータ。
【数１】
0004775000.tif 000011
【数２】
0004775000.tif 000012
但し、R：内部損失抵抗，RLOAD：負荷抵抗，L：コイル等のインダクタンス，C：出力コンデンサの容量
【請求項７】
前記請求項１ないし５のいずれかに記載のＤＣ−ＤＣコンバータであって、該ＤＣ−ＤＣコンバータの等価回路を元にＤＣ−ＤＣコンバータの出力電圧が振動現象を生じることなく整定する条件を下記（１）式で求め、該（１）式から整定時間が最も短くなる条件を下記（２）式に求め、該（２）式において内部損失抵抗を設定することを特徴とする請求項１ないし５のいずれかに記載のＤＣ−ＤＣコンバータ。
【数３】
0004775000.tif 000013
【数４】
0004775000.tif 000014
但し、R：内部損失抵抗，RLOAD：負荷抵抗，L：コイル等のインダクタンス，C：出力コンデンサの容量
【請求項８】
スイッチング電源を有し、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチの時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るＤＣ−ＤＣコンバータにおいて、該ＤＣ−ＤＣコンバータの等価回路を元にＤＣ−ＤＣコンバータの出力電圧が振動現象を生じることなく整定する条件式から整定時間が最も短くなる条件を下記（２）式に求め、該（２）式が成り立つ場合の出力電圧の変化ΔVOUTを下記（３）式に求め、下記（３）式を満たす減衰定数αを下記（４）式により設定することを特徴とするＤＣ−ＤＣコンバータ。
【数５】
0004775000.tif 000015
但し、R：内部損失抵抗，RLOAD：負荷抵抗，L：コイル等のインダクタンス，C：出力コンデンサの容量
【数６】
0004775000.tif 000016
但し、ΔVIN1：入力電圧VIN1のステップ変化幅，R：内部損失抵抗，α：減衰定数
【数７】
0004775000.tif 000017
但し、α：減衰定数
【請求項９】
前記請求項１ないし５のいずれかに記載のＤＣ−ＤＣコンバータであって、該ＤＣ−ＤＣコンバータの等価回路を元にＤＣ−ＤＣコンバータの出力電圧が振動現象を生じることなく整定する条件式から整定時間が最も短くなる条件が下記（２）式に求め、該（２）式が成り立つ場合の出力電圧の変化ΔVOUTを下記（３）式に求め、下記（３）式を満たす減衰定数αを下記（４）式により設定することを特徴とする請求項１ないし５のいずれかに記載のＤＣ−ＤＣコンバータ。
【数８】
0004775000.tif 000018
但し、R：内部損失抵抗，RLOAD：負荷抵抗，L：コイル等のインダクタンス，C：出力コンデンサの容量
【数９】
0004775000.tif 000019
但し、ΔVIN1：入力電圧VIN1のステップ変化幅，R：内部損失抵抗，α：減衰定数
【数１０】
0004775000.tif 000020
但し、α：減衰定数
【請求項１０】
スイッチング電源を有し、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチの時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るＤＣ−ＤＣコンバータにおいて、該ＤＣ−ＤＣコンバータの等価回路を元にＤＣ−ＤＣコンバータの出力電圧が振動現象を生じることなく整定する条件式から整定時間が最も短くなる条件を下記（２）式に求め、該（２）式が成り立つことを条件に、オン時比率をDAとしたときステップ応答前の出力電圧VOUTAを下記（５）式に求め、またステップ動作時のオン時比率をDBとしたとき整定後の出力電圧VOUTBを下記（６）式に求め、下記（５）式または下記（６）式により出力電圧を設定することを特徴とするＤＣ−ＤＣコンバータ。
【数１１】
0004775000.tif 000021
但し、R：内部損失抵抗，RLOAD：負荷抵抗，L：コイル等のインダクタンス，C：出力コンデンサの容量
【数１２】
0004775000.tif 000022
但し、M(D=DA)：オン時比率DAにおける入出力電圧変換比率，VIN：コンバータ入力電圧，VIN1(D=DA)：オン時比率DAにおける等価回路入力電圧
【数１３】
0004775000.tif 000023
但し、M(D=DB)：オン時比率DBにおける入出力電圧変換比率，VIN：コンバータ入力電圧，VIN1(D=DB)：オン時比率DBにおける等価回路入力電圧
【請求項１１】
前記請求項１ないし９のいずれかに記載のＤＣ−ＤＣコンバータであって、該ＤＣ−ＤＣコンバータの等価回路を元にＤＣ−ＤＣコンバータの出力電圧が振動現象を生じることなく整定する条件式から整定時間が最も短くなる条件を下記（２）式に求め、該（２）式が成り立つことを条件に、オン時比率をDAとしたときステップ応答前の出力電圧VOUTAを下記（５）式に求め、またステップ動作時のオン時比率をDBとしたとき整定後の出力電圧VOUTBを下記（６）式に求め、下記（５）式または下記（６）式により出力電圧を設定することを特徴とする請求項１ないし９のいずれかに記載のＤＣ−ＤＣコンバータ。
【数１４】
0004775000.tif 000024
但し、R：内部損失抵抗，RLOAD：負荷抵抗，L：コイル等のインダクタンス，C：出力コンデンサの容量
【数１５】
0004775000.tif 000025
但し、M(D=DA)：オン時比率DAにおける入出力電圧変換比率，VIN：コンバータ入力電圧，VIN1(D=DA)：オン時比率DAにおける等価回路入力電圧
【数１６】
0004775000.tif 000026
但し、M(D=DB)：オン時比率DBにおける入出力電圧変換比率，VIN：コンバータ入力電圧，VIN1(D=DB)：オン時比率DBにおける等価回路入力電圧
【請求項１２】
前記（５）式と前記（６）式の差分を取ることで、下記（７）式を求め、コンバータの動作解析で通用される状態平均化法の適用により下記（７）式が前記（３）式の最終状態であるとして下記（８）式を求め、下記（８）式で出力電圧の変化を設定する請求項１０に記載のＤＣ−ＤＣコンバータ。
【数１７】
0004775000.tif 000027
但し、R：内部損失抵抗，RLOAD：負荷抵抗，M(D=DB)-M(D=DA)：オン時比率DBにおける入出力電圧変換比率とオン時比率DAにおける入出力電圧変換比率の差分，VIN：コンバータ入力電圧
【数１８】
0004775000.tif 000028
但し、ΔVOUT：出力電圧の変化，ΔM：M(D=DB)-M(D=DA)
【請求項１３】
前記（５）式と前記（６）式の差分を取ることで、下記（７）式を求め、コンバータの動作解析で通用される状態平均化法の適用により下記（７）式が前記（３）式の最終状態であるとして下記（８）式を求め、下記（８）式で出力電圧の変化を設定する請求項１１に記載のＤＣ−ＤＣコンバータ。
【数１９】
0004775000.tif 000029
但し、R：内部損失抵抗，RLOAD：負荷抵抗，M(D=DB)-M(D=DA)：オン時比率DBにおける入出力電圧変換比率とオン時比率DAにおける入出力電圧変換比率の差分，VIN：コンバータ入力電圧
【数２０】
0004775000.tif 000030
但し、ΔVOUT：出力電圧の変化，ΔM：M(D=DB)-M(D=DA)
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源を有し、スイッチのオン（導通）／オフ（遮断）で前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るＤＣ−ＤＣコンバータにおいて、過渡応答動作時の応答時間を短縮し、応答性を改善するＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
図２２は、従来の一般的なＤＣ−ＤＣコンバータの構成を示すブロック図である。図２２に示したＤＣ−ＤＣコンバータは、スイッチング電源により構成され、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るものであって、ＤＣ−ＤＣコンバータの具体例として、図２４は降圧型コンバータの第１の具体例、図２５は降圧型コンバータの第２の具体例、図２６は昇圧型コンバータの第１の具体例、図２７は昇圧型コンバータの第２の具体例、図２８は昇降圧型コンバータの第１の具体例、図２９は昇降圧型コンバータの第２の具体例、図３０はフライバック型コンバータの第１の具体例、図３１はフライバック型コンバータの第２の具体例、を示すものである。ここで従来の各種ＤＣ−ＤＣコンバータについて簡単に説明する。図２４に示した従来の降圧型コンバータは、主スイッチング素子S１(104)の導通時間をＴon、遮断時間をＴoff、入力電圧Ｖiとしたとき、出力電圧Ｖoは、Ｖo＝Ｔon／（Ｔon＋Ｔoff）×Ｖiで表され、入力電圧Ｖiが変動したときは、主スイッチング素子S１(104)のＴon、Ｔoffの割合を調整し、入力電圧Ｖｉの変化分を吸収して出力電圧Ｖoを一定に維持することができるＤＣ−ＤＣコンバータである。上式のＴon／（Ｔon＋Ｔoff）がオン時比率（もしくは単に時比率）Ｄである。Ｄを用いると上式はＶo＝Ｄ×Ｖiとなる。なお、従スイッチング素子Ｓ２(106)のオン・オフは主スイッチング素子Ｓ１(104)のオン・オフと逆になっている。また図２６に示した昇圧型コンバータは、Ｖo＝（（Ｔon+Ｔoff）／Ｔoff）×Ｖi＝（１／（１−Ｄ））×Ｖiで表され、主スイッチング素子S１(104)の導通中（Ｔon中）に、コイルに蓄えられたエネルギーを、主スイッチング素子S１(104)の遮断中（Ｔoff中）に、このエネルギーを入力電圧Ｖiに重畳するＤＣ−ＤＣコンバータである。なお、従スイッチング素子Ｓ２(106)のオン・オフは主スイッチング素子Ｓ１のオン・オフ(104)と逆になっている。また図２８に示した昇降圧型コンバータは、Ｖo＝−Ｔon／Ｔoff×Ｖi＝−（Ｄ／（１−Ｄ））×Ｖiで表され、主スイッチング素子S１(104)の導通中（Ｔon中）に、コイルに蓄えられたエネルギーを、主スイッチング素子S１(104)を遮断（Ｔoff）してもさらに同じ向きにコイルに電流を流そうとするコイルのエネルギーを利用したものであり、出力電圧Ｖoの大きさを入力電圧Ｖiより大きくすることも小さくすることもできるＤＣ−ＤＣコンバータである。なお、従スイッチング素子Ｓ２(106)のオン・オフは主スイッチング素子Ｓ１(104)のオン・オフと逆になっている。さらに図３０に示したフライバック型コンバータは、Ｖo＝（Ｎ2／Ｎ1）×（Ｔon／Ｔoff）×Ｖi＝（Ｎ2／Ｎ1）×（Ｄ／（１−Ｄ））×Ｖiで表され、主スイッチング素子S１(104)の導通中（Ｔon中）に、トランスの１次巻線Ｎ1にエネルギーが蓄えられ、主スイッチング素子S１(104)が遮断すると（Ｔoff）、トランスの２次巻線Ｎ2を通じてトランスに蓄えられたエネルギーを出力コンデンサに出力するＤＣ−ＤＣコンバータである。なお、従スイッチング素子Ｓ２(106)のオン・オフは主スイッチング素子Ｓ１(104)のオン・オフと逆になっている。それぞれのコンバータの第１の具体例と第２の具体例の違いは、主スイッチS1(104)のオフ時に動作する従スイッチS2(106)の代わりに、転流用のダイオードD1(107)を有するようにしたものであり、動作原理はどちらも同じである。そして一般的なコンバータ制御回路の具体例を図２３に示す。
【０００３】
図２２及び図２３に示すようにコンバータ制御回路200は、検出回路210、誤差増幅回路220、基準電圧源230、発振回路240および比較回路250で構成されており、検出回路210は、ＤＣ−ＤＣコンバータ100の出力電圧VOUTを検出し検出回路210の出力電圧Voを誤差増幅回路220に伝達する。誤差増幅回路220は、検出回路210の出力電圧Voと基準電圧VREF(230)との誤差を増幅して出力する。発振回路240は、三角波または鋸歯のキャリア信号VOSCを出力する。比較回路250は、誤差増幅回路220の出力電圧VEと三角波または鋸歯のキャリア信号VOSCとを比較し、制御信号VCONTを出力する。出力された制御信号VCONTを受けてＤＣ−ＤＣコンバータ100は半導体等のスイッチのオン，オフ比率（上記オン時比率Ｄ）を制御し、オン時比率Ｄにしたがって半導体等のスイッチをオン/オフする。このようにコンバータ制御回路200は、ＤＣ−ＤＣコンバータ100の出力電圧VOUTをフィードバックし、目標値との誤差に応じて半導体等のスイッチのオン，オフ比率（オン時比率Ｄ）を制御し出力電圧を目標値に制御する。
【０００４】
図２４ないし図３１に示した従来の各種ＤＣ−ＤＣコンバータは、このようなコンバータ制御回路200を含んでおり、基準電圧VREFを変化させて出力電圧を変化させる場合には、オーバーシュートが生じ、応答性を損なうという問題が指摘されている（特許文献１参照）。この問題に対して特許文献１に開示された従来のＤＣ−ＤＣコンバータでは、基準電圧VREFを変化させて出力電圧を変化させる場合の応答性の向上、特にオーバーシュートを低減し、高速で整定するための制御回路の構成、特に誤差増幅回路の回路構成について開示している。
【０００５】
ところで一般的なＤＣ−ＤＣコンバータおよび制御回路の周波数特性は図２１に示すような特性となっている。ＤＣ−ＤＣコンバータは、主な部品としてコイルおよび／またはコンデンサによって構成されるローパスフィルタの特性を示す。制御回路部の周波数帯域（図２１の利得Ａが０dB以上の領域）は、ＤＣ−ＤＣコンバータおよび制御回路を含む全体のループ利得が安定となるように調節して、一般にＤＣ−ＤＣコンバータよりも低い帯域（具体的には図２１の利得Ｋが０dB以上の領域内）に設定し、その帯域は数kHz以下である。よって、一般のＤＣ−ＤＣコンバータおよび制御回路を含む全体のループの周波数帯域も数kHz以下である。この帯域をｆとすると、ＤＣ−ＤＣコンバータを過渡応答させる場合の時定数Ｔは、Ｔ=１/(２πｆ)>10数μsとなる。
【特許文献１】特開２００２−７８３２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に開示された従来のＤＣ−ＤＣコンバータにあっては、オーバーシュートを抑制することにより整定時間を短縮化し、応答波形および応答時間の改善を図るようにしているが、上述したようにＤＣ−ＤＣコンバータおよび制御回路の周波数帯域により応答時間が制限されるため、それ以上の応答時間の短縮化を望むことはできない。
【０００７】
そこで本発明は、上記した課題を解決するため、ＤＣ−ＤＣコンバータおよび制御回路の周波数帯域によらず、高速で過渡応答して応答時間の短縮化を図るＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、スイッチング電源を有し、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るＤＣ−ＤＣコンバータにおいて、前記スイッチとして、定常時にオン／オフする主スイッチ及び従スイッチと、過渡応答時にオン／オフする前記主スイッチ及び前記従スイッチに対応して設けられた過渡応答時主スイッチ及び過渡応答時従スイッチを有し、前記過渡応答時主スイッチ及び前記過渡応答時従スイッチのそれぞれに内部損失抵抗を調節するための抵抗を直列接続し、定常時には、前記主スイッチ及び前記従スイッチのみオン／オフすることにより前記スイッチング電源の動作を行い、前記ＤＣ−ＤＣコンバータの出力電圧をステップ状に変化させる場合には、前記主スイッチ及び前記従スイッチをオフにし、前記主スイッチに並列に設けた前記過渡応答時主スイッチ及び前記従スイッチに並列に設けた前記過渡応答時従スイッチをオン／オフするとともに前記オン時比率をステップ状に変化させることにより前記スイッチング電源の動作を行うことを特徴とする
【発明の効果】
【０００９】
本発明によれば、ＤＣ−ＤＣコンバータにおいて、ＤＣ−ＤＣコンバータおよび制御回路の周波数帯域によらず、前記ＤＣ−ＤＣコンバータの出力電圧をステップ状に変化させる場合に高速で過渡応答でき、これにより応答時間を短縮化することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態を、図面を参照しながら説明する。
初めに本発明の実施形態に係るＤＣ−ＤＣコンバータの過渡応答について説明する。図１は本発明の実施形態に係るＤＣ−ＤＣコンバータをステップ動作させる時の等価回路を示しており、降圧型コンバータを例にしたものである。図１中のＲ(10)はＤＣ−ＤＣコンバータの内部損失抵抗を表している。（基準電圧VREFを変化させて）ＤＣ−ＤＣコンバータの出力電圧をステップ状に変化させる場合の動作は、図１の等価回路において、入力電圧VIN1をステップ状に変化させた場合の出力電圧VOUTの動作と等価である。ＤＣ−ＤＣコンバータの出力電圧が振動現象を生じることなく整定する条件は、図１の等価回路において内部損失抵抗Ｒが、
【００１１】
【数２１】
0004775000.tif 000002
【００１２】
を満たしていることである。ここでLはコイル（リアクトル）（２０）等のインダクタンス、Cは出力コンデンサ（３０）の容量、RLOADは負荷（４０）の負荷抵抗値でその値が一意に決められているものである。そして特に、整定時間が最も短くなる条件は、
【００１３】
【数２２】
0004775000.tif 000003
【００１４】
が成り立つ場合である。図１の等価回路において(２)式が成り立つ場合の出力電圧VOUTの変化ΔVOUTは、入力電圧VIN1のステップ変化幅をΔVIN1とすると、
【００１５】
【数２３】
0004775000.tif 000004
【００１６】
【数２４】
0004775000.tif 000005
【００１７】
で表される。(３)式及び(４)式におけるαを減衰定数と呼ぶ。図１６に(２)式〜(４)式で示される出力電圧VOUTのステップ応答波形の概略を示す。ＤＣ−ＤＣコンバータのステップ応答は、従来の一般的な各種コンバータを示した図２４〜図３１中のスイッチ104，106の時比率をステップ状に変化したときの応答に相当する。ステップ応答前の出力電圧をVOUTA、オン時比率をDAとすると、
【００１８】
【数２５】
0004775000.tif 000006
【００１９】
で表される。またステップ動作時のオン時比率をDB、整定後の出力電圧をVOUTBとすると、
【００２０】
【数２６】
0004775000.tif 000007
【００２１】
で表される。なお、M(D)はオン時比率Dの関数として示される入出力電圧変換比率であり、背景技術においても説明したように、従来の一般的な各種コンバータを示した図２４〜図３１の回路構成で各々異なる関数である。また、VINはＤＣ−ＤＣコンバータへの入力電圧を示しており、VINに上記M(D)を乗じたものがVIN1に相当するという関係にある。さらに(６)式に示した整定後の出力電圧VOUTBと(５)式に示したステップ応答前の出力電圧をVOUTAの差分を取ることにより、
【００２２】
【数２７】
0004775000.tif 000008
【００２３】
が得られる。ここで入出力電圧変換比率Mの変化量をΔM=M(D=DB)−M(D=DA)とすると、ステップ応答時の出力電圧波形は、コンバータの動作解析で通用される状態平均化法の考えに則り、(３)式の最終状態(t→∞)が(７)式であるとして、
【００２４】
【数２８】
0004775000.tif 000009
【００２５】
となる。以上の図１に示した等価回路の考察から(２)式、(４)式よりR(10),L(20),C(30)を調節することにより、ＤＣ−ＤＣコンバータをステップ状に変化させた場合の出力電圧波形は(８)式で示されるように変化し、オーバーシュートすることなく、最も短時間で整定することができる。特に過渡応答させる場合に、図２４に示した一般的な制御回路200を介さずに例えば過渡応答用ロジック(図示せず)を用いて直接時比率を変化させることにより、制御回路200の応答の遅れによる応答時間の増加を回避でき、出力電圧にオーバーシュートを生じることなく高速に整定することができる。
【００２６】
上記説明ではＤＣ−ＤＣコンバータをステップ動作させる時の等価回路をＤＣ−ＤＣコンバータの典型である降圧型コンバータを例にしたが、他のコンバータを例にした場合であっても入力電圧VIN1の加わり方が多少変わるだけでＤＣ−ＤＣコンバータをステップ動作させた時の等価回路の動作は上記したのと変わりはない。
【００２７】
内部損失抵抗Ｒおよび入出力電圧変換比率M(D)は従来の一般的な各種コンバータの例である図２４〜図３１中の回路構成に応じて図１７中の式で示すことができる。なお、図１７に示したM(D)およびＲを求める各式は、原田耕介、二宮保、顧文建  著「スイッチングコンバータの基礎」１９９２年２月２５日初版  コロナ社発行（以下、参考文献という）を参考にすれば当業者なら容易に求めることができる。そして図１７ではM(D)およびＲを求める各式について電流不連続モードおよび電流連続モードに分けて記載している。上記参考文献に記載されているように電流不連続モードは、コンバータにおいてリアクトルを流れる電流が零になる状態が存在する動作モードのことであり、また電流連続モードは、コンバータにおいてリアクトルを流れる電流がいかなる時刻においても零にならない動作モードのことである。図１７では、従来の一般的な各種コンバータを示した図２４〜図３１中の主スイッチS1(104)の損失抵抗をRS1、従スイッチS2(106)あるいは転流ダイオードD1(107)の損失抵抗RS2、コイル120の損失抵抗をRL、主スイッチS1(104)オンかつ従スイッチS2(106)または転流ダイオードD1(107)オフの時比率をＤ、主スイッチS1(104)オフかつ従スイッチS2(106)または転流ダイオードD1(107)オンの時比率をD2としている。また図３０、図３１中のトランス125の自己インダクタンスをＬ、相互インダクタンスをL2としている。
【００２８】
［実施の形態１］
次に本発明の実施形態に係るＤＣ−ＤＣコンバータの具体的な構成について説明する。図２、図５、図８、図１１に、過渡応答時にオーバーシュートを抑制し、ステップ動作するための本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの構成を示す。図２は本発明の第１の実施形態に係る降圧型コンバータの回路構成であり、図５は本発明の第１の実施形態に係る昇圧型コンバータの回路構成であり、図８は本発明の第１の実施形態に係る昇降圧型コンバータの回路構成であり、図１１は本発明の第１の実施形態に係るフライバック型コンバータの回路構成である。これら本発明の第１の実施形態に係る回路構成では、定常時にオン／オフする主スイッチS1(104)及び従スイッチS2(106)と、過渡応答時にオン／オフする主スイッチS1(104)及び従スイッチS2(106)に対応して設けられた過渡応答時主スイッチS11(４)及び過渡応答時従スイッチS12(６)を有し、過渡応答時主スイッチS11(４)及び過渡応答時従スイッチS12(６)のそれぞれに内部損失抵抗を調節するための抵抗R1(12)、R2(14)を直列接続し、定常時には、主スイッチS1(104)及び従スイッチS2(106)のみオン／オフすることによりスイッチング電源の動作を行い（過渡応答時主スイッチS11(４)及び過渡応答時従スイッチS12(６)はオフ）、過渡応答時には、主スイッチS1(104)及び従スイッチS2(106)をオフにし、主スイッチS1(104)に並列に設けた過渡応答時主スイッチS11(４)及び従スイッチS2(106)に並列に設けた過渡応答時従スイッチS12(６)をオン／オフするとともに時比率をステップ状に変化させることによりスイッチング電源の動作を行う。
【００２９】
本発明の第１の実施形態に係る図２、図５、図８、図１１中の調節用抵抗R1(12)、R2(14)は内部損失抵抗Ｒを調節して(２)式を満たす（成立させる）ための抵抗で、図１７中のRS1、RS2に相当する。図１７に従って本発明の第１の実施形態に係る調節用抵抗R1(12)、R2(14)を調節することによりオーバーシュートを生ずることなく高速で応答するための内部損失抵抗Ｒを設定することができる。定常時、内部損失抵抗Ｒが大きい場合には内部損失抵抗Ｒによる損失も大きくなるため、内部損失抵抗Ｒを小さくすることが必要である。この場合、過渡応答時主スイッチS11(４)、過渡応答時従スイッチS12(６)をオフし、スイッチに直列に抵抗を配置していない定常時主スイッチS1(104)、定常時従スイッチS2(106)をオン/オフすることにより定常時の内部損失抵抗Ｒを小さくすることができ、高速応答化に伴う定常時の効率の悪化を抑制することができる。
【００３０】
なお図２、図５、図８、図１１中の調節用抵抗R1(12)、R2(14)は、過渡応答時スイッチS11(４)、S12(６)の損失抵抗で代用しても良い。また過渡応答時スイッチS11(４)、S12(６)、第１のコイルL(22)、トランスT(25)の損失抵抗を含んでも良い。また図２、図５、図８、図１１中の定常時従スイッチS2(106)、過渡応答時従スイッチS12(６)は転流用のダイオードと置き換えても良い。
【００３１】
次に上述した本発明の第１の実施形態に係るＤＣ−ＤＣコンバータの構成においてさらに高速応答が可能な構成について説明する。図２、図５、図８、図１１に示した本発明の第１の実施形態に係るＤＣ−ＤＣコンバータにおいてＤＣ−ＤＣコンバータをステップ応答させる場合、(２)式、(６)式、図１７を用いてR(10),L(20),C(30)（図１参照）を調節し、さらに時比率Ｄをステップ状に変化させることにより、出力電圧波形は(８)式に従いオーバーシュートを生じることなく高速で整定する。この場合、応答時間は上記説明のとおり制御回路の応答時間に影響せず、L(20),C(30),RLOAD(40)（図１参照）で示される上記(４)式の減衰定数αで決まる。
【００３２】
例えば過渡応答時の出力電圧が、過渡変化前の出力電圧から過渡変化後の出力電圧目標値との差電圧の90％に達するまでの時間T1（図１６参照）を考えると、(８)式より、
【００３３】
【数２９】
0004775000.tif 000010
【００３４】
となる。上記(９)式より、T1=3.88972/αとなり、T1は減衰定数αに反比例する。よって、ＤＣ−ＤＣコンバータは減衰定数αを大きく設定することにより応答性が向上する。ここで、出力電圧の変化量が変化前と変化後の目標値の差電圧のｘ％に達した時の時間をTxとすると、αTxとｘの関係は図１８のグラフのように表される。一例として横軸に示した出力電圧変化割合が90％のとき、縦軸に示した目標値の差電圧のｘ％に達した時の時間Txをα倍した値は上記よりαT1=約3.9という値になる。以上より、ＤＣ−ＤＣコンバータのステップ応答時間は、上記(９)式から減衰定数αにより一意に定まる。減衰定数αを大きくする設定するには、(４)式より、ＬまたはＣを小さく設定すれば良いことが分る。
【００３５】
［実施の形態２］
次に減衰定数αを大きく設定するためにＬを小さくする具体的な回路構成について説明する。図３、図６、図９、図１２に、過渡応答時にオーバーシュートを抑制し、ステップ動作するための本発明の第２の実施形態に係るＤＣ−ＤＣコンバータの構成を示す。図３は本発明の第２の実施形態に係る降圧型コンバータの回路構成であり、図６は本発明の第２の実施形態に係る昇圧型コンバータの回路構成であり、図９は本発明の第２の実施形態に係る昇降圧型コンバータの回路構成であり、図１２は本発明の第２の実施形態に係るフライバック型コンバータの回路構成である。これら本発明の第２の実施形態に係る回路構成では、定常時にオン／オフする主スイッチS1(104)及び従スイッチS2(106)と、過渡応答時にオン／オフする主スイッチS1(104)及び従スイッチS2(106)に対応して設けられた過渡応答時主スイッチS11(４)及び過渡応答時従スイッチS12(６)を有し、さらに主スイッチS1(104)、従スイッチS2(106)及び第１のコイルL(22)およびトランスT(25)等のリアクトルからなる主回路に対応して過渡応答時主スイッチS11(４)、過渡応答時従スイッチS12(６)及び第２のコイルL1(24)および第１のトランスT1(27)等の過渡応答時リアクトルからなる従回路を主回路に並列に設け、過渡応答時主スイッチS11(４)及び過渡応答時従スイッチS12(６)のそれぞれに内部損失抵抗を調節するための抵抗R1(12)、R2(14)を直列接続するとともに第２のコイルL1(24)および第１のトランスT1(27)等の過渡応答時リアクトルのインダクタンスを主回路に設けた第１のコイルL(22)およびトランスT(25)等のリアクトルのインダクタンスより小さくし、定常時には、主スイッチS1(104)及び従スイッチS2(106)のみオン／オフすることによりスイッチング電源の動作を行い（過渡応答時主スイッチS11(４)及び過渡応答時従スイッチS12(６)はオフ）、過渡応答時には、主スイッチS1(104)及び従スイッチS2(106)をオフにし、過渡応答時主スイッチS11(４)及び過渡応答時従スイッチS12(６)をオン／オフするとともにオン時比率をステップ状に変化させることによりスイッチング電源の動作を行う。
【００３６】
本発明の第２の実施形態に係る図３、図６、図９、図１２中の調節用抵抗R1(12)、R2(14)は(２)式の内部損失抵抗Ｒを調節するための抵抗で、図１７中のRS1、RS2に相当する。図１７に従って本発明の第２の実施形態に係る調節用抵抗R1(12)、R2(14)を調節するとともに、第２のコイルL1(24)、第１のトランスT1(27)のインダクタンスを調節することによりオーバーシュートを生ずることなく高速で応答するための内部損失抵抗Ｒを設定することができる。また、第１のコイルL(22)およびトランスT(25)は定常時に使用するコイルおよびトランスである。第２のコイルL1(24)および第１のトランスT1(27)は過渡応答時に使用するコイルおよびトランスであり、第１のコイルL(22)およびトランスT(25)よりもインダクタンスを小さい値に設定する。これにより過渡応答時の減衰定数αを定常時よりも大きく設定することができ、応答時間の短縮化を図ることができる。
【００３７】
定常時、内部損失抵抗Ｒが大きい場合には内部損失抵抗Ｒによる損失も大きくなるため、内部損失抵抗Ｒを小さくすることが必要である。この場合、過渡応答時主スイッチS11(４)、過渡応答時従スイッチS12(６)をオフし、スイッチに直列に抵抗を配置していない主スイッチS1(104)、従スイッチS2(105)をオン/オフすることにより定常時の内部損失抵抗Ｒを小さくすることができ、高速応答化に伴う定常時の効率の悪化を抑制することができる。また、定常時に使用する第１のコイルL(22)、トランスT(25)はインダクタンスが大きいため、コイルの交流電流が小さくなり交流損失が低減される。また出力電圧のリプルを小さくすることができる。さらにインダクタンスが大きいとＤＣ−ＤＣコンバータのスイッチング周波数を低周波化することができるため、スイッチのスイッチング損失の低減を図ることができる。
【００３８】
過渡応答時には、インダクタンスの小さい第２のコイルL1(24)、第１のトランスT1(27)を使用するため、定常時よりもリプルが増加する傾向にあるが、これは過渡応答時に定常時よりもスイッチング周波数を高周波化することにより、リプルの増加を抑制することができる。
【００３９】
なお図３、図６、図９、図１２中の調節用抵抗R1(12)、R2(14)は、過渡応答時スイッチS11(４)、S12(６)、第２のコイルL1(24)、第１のトランスT1(27)の損失抵抗で代用しても良い。また過渡応答時スイッチS11(４)、S12(６)、第２のコイルL1(24)、第１のトランスT1(27)の損失抵抗を含んでも良い。また図３、図６、図９、図１２中の定常時従スイッチS2(106)、過渡応答時従スイッチS12(６)は転流用のダイオードと置き換えても良い。
【００４０】
［実施の形態３］
次に減衰定数αを大きく設定するためにＬを小さくする他の具体的な回路構成について説明する。図４、図７、図１０、図１３に、過渡応答時にオーバーシュートを抑制し、ステップ動作するための本発明の第３の実施形態に係るＤＣ−ＤＣコンバータの構成を示す。図４は本発明の第３の実施形態に係る降圧型コンバータの回路構成であり、図７は本発明の第３の実施形態に係る昇圧型コンバータの回路構成であり、図１０は本発明の第３の実施形態に係る昇降圧型コンバータの回路構成であり、図１３は本発明の第３の実施形態に係るフライバック型コンバータの回路構成である。これら本発明の第３の実施形態に係る回路構成では、定常時にオン／オフする主スイッチS1(104)及び従スイッチS2(106)と、過渡応答時にオン／オフする主スイッチS1(104)及び従スイッチS2(106)に対応して設けられた過渡応答時主スイッチS11(４)及び過渡応答時従スイッチS12(６)を有し、過渡応答時主スイッチS11(４)及び過渡応答時従スイッチS12(６)のそれぞれに内部損失抵抗を調節するための抵抗R1(12)、R2(14)を直列接続している。定常時には主スイッチS1(104)及び従スイッチS2(106)の動作により第２のコイルL1(24)や第３のコイルL2(26)のコイル、又は第１のトランスT1(27)や第２のトランスT2(29)のトランス等のリアクトルのインダクタンスが増加され、過渡応答時には前記過渡応答時主スイッチS11(４)及び前記過渡応答時従スイッチS12(６)の動作により第２のコイルL1(24)や第３のコイルL2(26)のコイル、又は第１のトランスT1(27)や第２のトランスT2(29)のトランス等のリアクトルのインダクタンスが減少するようにされる。定常時には、主スイッチS1(104)及び従スイッチS2(106)のみオン／オフすることによりスイッチング電源の動作を行い、過渡応答時には、主スイッチS1(104)及び従スイッチS2(106)をオフにし、主スイッチS1(104)に並列に設けた過渡応答時主スイッチS11(４)及び従スイッチS2(106)に並列に設けた過渡応答時従スイッチS12(６)をオン／オフするとともにオン時比率をステップ状に変化させることによりスイッチング電源の動作を行う。
【００４１】
図４、図７、図１０、図１３に示した本発明の第３の実施形態の動作および調節用抵抗R1、R2は、図３、図６、図９、図１２に示した本発明の第２の実施形態の動作および調節用抵抗R1(12)、R2(14)と同様である。図１７に従って本発明の第３の実施形態に係る調節用抵抗R1(12)、R2(14)を調節するとともに、第３のコイルL2(26)、第２のトランスT2(29)のインダクタンスを調節することによりオーバーシュートを生ずることなく高速で応答するための内部損失抵抗Ｒを設定する。ただし、定常時は第２のコイルL1(24)と第３のコイルL2(26)がチョークコイルとして、第１のトランスT1(27)と第２のトランスT2(29)がトランスとして動作し、過渡応答時には第３のコイルL2(26)のみがチョークコイルとして、第２のトランスT2(29)のみがトランスとして動作する。これにより、過渡応答時のコイルおよびトランスのインダクタンスを小さくし、過渡応答時の減衰定数αを大きくすることで応答時間を短縮化する。さらに本発明の第３の実施形態は、定常時に使用するコイルまたはトランスの一部を過渡応答時に使用することにより、本発明の第２の実施形態（図３、図６、図９、図１２）の場合よりもコイルおよびトランスの部品の増加を抑えることができる。
【００４２】
過渡応答時には、本発明の第２の実施形態（図３、図６、図９、図１２）と同様にスイッチング周波数を高周波化することにより、リプルの増加を抑制することができる。
なお図４、図７、図１０、図１３中の調節用抵抗R1(12)、R2(14)は、過渡応答時スイッチS11(４)、S12(６)の損失抵抗で代用しても良い。また過渡応答時スイッチS11(４)、S12(６)、第３のコイルL2(26)、第２のトランスT2(29)の損失抵抗を含んでも良い。また図４、図７、図１０、図１３中の定常時従スイッチS2(106)、過渡応答時従スイッチS12(６)は転流用のダイオードと置き換えても良い。
【００４３】
［実施の形態４］
次に減衰定数αを大きく設定するために出力コンデンサの容量を小さくする具体的な回路構成について説明する。図１４、図１５は、過渡応答時にオーバーシュートを抑制し、ステップ動作するための本発明の第４の実施形態に係るＤＣ−ＤＣコンバータの構成の一部を示す図である。図２〜図１３に示した本発明の第１〜第３の実施形態に係るＤＣ−ＤＣコンバータの出力コンデンサＣを図１４または図１５に示した本発明の第４の実施形態に係る出力コンデンサの回路構成に代えることにより、過渡応答時の出力コンデンサの容量を小さくする。
【００４４】
図１４では定常時に機能スイッチSC(８)をオンし、出力コンデンサとして第１の出力用コンデンサC2(34)と第２の出力用コンデンサC1(36)を並列に用いる。過渡応答時には機能スイッチSC(８)をオフし、第２の出力用コンデンサC1(36)のみを出力コンデンサとして用いることにより過渡応答時の出力コンデンサの容量を小さくし減衰定数αを大きくする。これにより応答時間を短縮する。
【００４５】
図１５では定常時に機能スイッチSC(８)をオンし、第２の出力用コンデンサC1(36)のみを出力コンデンサとして用いる。過渡応答時には機能スイッチSC(８)をオフし、出力コンデンサとして第１の出力用コンデンサC2(34)と第２の出力用コンデンサC1(36)を直列に用いることにより、過渡応答時の出力コンデンサの容量を小さくし減衰定数αを大きくする。これにより応答時間を短縮する。
【００４６】
図１９、図２０に出力電圧VOUTの過渡応答時の本発明と従来の比較の一例（シミュレーション結果）を示す。図１９は図４に示した本発明の第３の実施形態に係る降圧型コンバータに図１４に示した本発明の第４の実施形態に係る出力コンデンサを組み合わせた場合の応答波形であり、図２０は図２４に示した従来の降圧型コンバータの第１の具体例に係る応答波形を示す。図１９、図２０のいずれも、入力電圧VIN=3.6Ｖで、出力電圧VOUTを１Ｖから２Ｖにステップ応答した場合の波形である。また図１９は図４中の第２のコイル24のインダクタンスL1=1.5μH、第３のコイル26のインダクタンスL2=0.5μH、定常時の内部損失抵抗Ｒ=0.1Ω、過渡応答時の内部損失抵抗Ｒ=1Ωとしている。さらに図１４中の第２の出力用コンデンサ36の容量C1=2μF、第１の出力用コンデンサ34の容量C2=2.7μFとしている。図２０は図２４中のコイル120のインダクタンスＬ=2μＨ、出力コンデンサ130の容量Ｃ=4.7μＦ、内部損失抵抗Ｒ=0.1Ωとした場合である。図１９に示されるように本発明の第３及び第４の実施形態を組み合わせた降圧型コンバータの構成ではオーバーシュートを生じることなく約５μsで整定しているが、図２０に示されるように従来の降圧型コンバータの第１の具体例ではオーバーシュートを生じ、30μs経っても整定していないことがわかる。このように本発明の実施形態に係るＤＣ−ＤＣコンバータによれば応答時間が短縮化されることがわかる。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態に係るＤＣ−ＤＣコンバータをステップ動作させる時の等価回路を示す図である。
【図２】本発明の第１の実施形態に係る降圧型コンバータの回路構成を示す図である。
【図３】本発明の第２の実施形態に係る降圧型コンバータの回路構成を示す図である。
【図４】本発明の第３の実施形態に係る降圧型コンバータの回路構成を示す図である。
【図５】本発明の第１の実施形態に係る昇圧型コンバータの回路構成を示す図である。
【図６】本発明の第２の実施形態に係る昇圧型コンバータの回路構成を示す図である。
【図７】本発明の第３の実施形態に係る昇圧型コンバータの回路構成を示す図である。
【図８】本発明の第１の実施形態に係る昇降圧型コンバータの回路構成を示す図である。
【図９】本発明の第２の実施形態に係る昇降圧型コンバータの回路構成を示す図である。
【図１０】本発明の第３の実施形態に係る昇降圧型コンバータの回路構成を示す図である。
【図１１】本発明の第１の実施形態に係るフライバック型コンバータの回路構成を示す図である。
【図１２】本発明の第２の実施形態に係るフライバック型コンバータの回路構成を示す図である。
【図１３】本発明の第３の実施形態に係るフライバック型コンバータの回路構成を示す図である。
【図１４】本発明の第４の実施形態に係るＤＣ−ＤＣコンバータの第１の回路構成の一部を示す図である。
【図１５】本発明の第４の実施形態に係るＤＣ−ＤＣコンバータの第２の回路構成の一部を示す図である。
【図１６】本発明の実施形態に係るＤＣ−ＤＣコンバータのステップ応答波形を示す図である。
【図１７】各種コンバータの内部損失抵抗と電圧変換率の計算式を示す図である。
【図１８】本発明の実施形態に係る出力電圧変化の割合と応答時間に減衰定数α倍した関係を示すグラフである。
【図１９】本発明における出力電圧VOUTの過渡応答時の変化を示す波形図である。
【図２０】従来の出力電圧VOUTの過渡応答時の変化を示す波形図である。
【図２１】従来の一般的なＤＣ−ＤＣコンバータおよび制御回路の周波数特性を示す図である。
【図２２】従来の一般的なＤＣ−ＤＣコンバータの構成を示すブロック図である。
【図２３】従来の一般的な制御回路の具体例を示す図である。
【図２４】従来の降圧型コンバータの第１の具体例を示す図である。
【図２５】従来の降圧型コンバータの第２の具体例を示す図である。
【図２６】従来の昇圧型コンバータの第１の具体例を示す図である。
【図２７】従来の昇圧型コンバータの第２の具体例を示す図である。
【図２８】従来の昇降圧型コンバータの第１の具体例を示す図である。
【図２９】従来の昇降圧型コンバータの第２の具体例を示す図である。
【図３０】従来のフライバック型コンバータの第１の具体例を示す図である。
【図３１】従来のフライバック型コンバータの第２の具体例を示す図である。
【符号の説明】
【００４８】
２  駆動回路
４  過渡応答時主スイッチ
６  過渡応答時従スイッチ
８  機能スイッチ
１０  内部損失抵抗Ｒ
１２  第１のＲ調節用抵抗
１４  第２のＲ調節用抵抗
２０  コイル(リアクトル)
２２  第１のコイル(リアクトル)
２４  第２のコイル(リアクトル)
２５  トランス(リアクトル)
２６  第３のコイル(リアクトル)
２７  第１のトランス(リアクトル)
２９  第２のトランス(リアクトル)
３０  出力コンデンサ(リアクトル)
３２  出力用コンデンサ
３４  第１の出力用コンデンサ(C2)
３６  第２の出力用コンデンサ(C1)
１００  ＤＣ−ＤＣコンバータ
１０２  駆動回路
１０４  定常時主スイッチ
１０６  定常時従スイッチ
１０７  転流用ダイオード
１２０  コイル(リアクトル)
１２５  トランス(リアクトル)
１３０  出力コンデンサ
２００  制御回路
２１０  検出回路
２２０  誤差増幅回路
２３０  基準電圧
２４０  発振回路
２５０  比較回路
【図１】
0004775000.tif 000031
【図２】
0004775000.tif 000032
【図３】
0004775000.tif 000033
【図４】
0004775000.tif 000034
【図５】
0004775000.tif 000035
【図６】
0004775000.tif 000036
【図７】
0004775000.tif 000037
【図８】
0004775000.tif 000038
【図９】
0004775000.tif 000039
【図１０】
0004775000.tif 000040
【図１１】
0004775000.tif 000041
【図１２】
0004775000.tif 000042
【図１３】
0004775000.tif 000043
【図１４】
0004775000.tif 000044
【図１５】
0004775000.tif 000045
【図１７】
0004775000.tif 000046
【図２２】
0004775000.tif 000047
【図２３】
0004775000.tif 000048
【図２４】
0004775000.tif 000049
【図２５】
0004775000.tif 000050
【図２６】
0004775000.tif 000051
【図２７】
0004775000.tif 000052
【図２８】
0004775000.tif 000053
【図２９】
0004775000.tif 000054
【図３０】
0004775000.tif 000055
【図３１】
0004775000.tif 000056
【図１６】
0004775000.tif 000057
【図１８】
0004775000.tif 000058
【図１９】
0004775000.tif 000059
【図２０】
0004775000.tif 000060
【図２１】
0004775000.tif 000061