(57)【特許請求の範囲】
【請求項１】
入力信号と同一レベルの出力信号を出力するバッファ回路と、
そのバッファ回路に直列に接続され、入力信号のレベルを反転したレベルの出力信号を出力する反転回路と、
前記バッファ回路の入力端子と前記反転回路の出力端子との間に接続された抵抗と、
前記バッファ回路の入力端子と出力端子の間に接続されたコンデンサと、
前記バッファ回路および前記反転回路に電源を供給するための高電位側電源端子および低電位側電源端子と、
前記バッファ回路の入力端子と前記高電位側電源端子との間に接続され、当該入力端子と前記高電位側電源端子との間の電圧を第１クランプ電圧でクランプする高電位側クランプ回路と、
前記バッファ回路の入力端子と前記低電位側電源端子との間に接続され、当該入力端子と前記低電位側電源端子との間の電圧を第２クランプ電圧でクランプする低電位側クランプ回路と
を備えた発振回路であって、
前記第１クランプ電圧が正の温度特性を有すると共に前記第２クランプ電圧が負の温度特性を有するか、または、前記第１クランプ電圧が負の温度特性を有すると共に前記第２クランプ電圧が正の温度特性を有することにより、前記第１クランプ電圧と前記第２クランプ電圧は互いに相補的な温度特性を有することを特徴とする発振回路。
【請求項２】
請求項１に記載の発振回路において、
前記高電位側クランプ回路および前記低電位側クランプ回路は、前記バッファ回路の入力端子と前記低電位側電源端子との間に逆方向接続されたツェナーダイオードによって構成され、
前記第１クランプ電圧はツェナーダイオードのツェナー電圧であり、
前記第２クランプ電圧はツェナーダイオードの順方向電圧であることを特徴とする発振回路。
【請求項３】
請求項１に記載の発振回路において、
前記高電位側クランプ回路は、前記バッファ回路の入力端子と前記低電位側電源端子との間に逆方向接続されたツェナーダイオードによって構成され、
前記第１クランプ電圧は前記ツェナーダイオードのツェナー電圧であり、
前記低電位側クランプ回路は、前記バッファ回路の入力端子と前記低電位側電源端子との間に逆方向接続されたダイオードによって構成され、
前記第２クランプ電圧は前記ダイオードの順方向電圧であることを特徴とする発振回路。
【請求項４】
請求項１〜３のいずれか１項に記載の発振回路において、
前記バッファ回路は、直列に多段接続された偶数個のＣＭＯＳインバータによって構成され、
前記反転回路は、直列に多段接続された奇数個のＣＭＯＳインバータによって構成されていることを特徴とする発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発振回路に係り、詳しくは、バッファ回路と反転回路と抵抗およびコンデンサを用いるＣＲ発振回路に関するものである。
【背景技術】
【０００２】
従来より、第１の入力端子に入力される信号と第２の入力端子に入力される基準信号との電圧レベルを比較し、その比較結果に応じた電圧レベルの出力信号を出力する比較回路を用いて、前記出力信号の電圧レベルに基づいて比較処理を制御し、前記比較回路からの前記出力信号に基づく発振信号を出力する発振回路が開示されている（特許文献１参照）。
【０００３】
この特許文献１の技術では、電源から発振回路へ定常的に電流を供給する必要があるため、特に発振信号の周波数が低い場合（発振周期が大きい場合）には消費電流が増大するという欠点がある。
加えて、発振信号の周波数は比較回路（コンパレータ）の動作速度（スイッチングスピード）によって決定されるため、発振信号の周波数が高い場合（発振周期が小さい場合）には高速動作が可能な比較回路を用いる必要があり、高速な比較回路は構成が複雑で高コストであるため、発振回路のコストも増大するという欠点がある。
【０００４】
そこで、直列に接続された奇数個の反転回路と、上記直列に接続された奇数個の反転回路のうち、第一段の反転回路の入力部と最終段の反転回路の出力部とを接続する抵抗と、上記直列に接続された奇数個の反転回路のうち、上記第一段の反転回路の入力部と偶数段目の反転回路の出力部とを接続する第一の容量と、上記直列に接続された奇数個の反転回路のうち、上記第一段の反転回路の入力部と接地電位または電源電位とを接続する第二の容量と、上記直列に接続された奇数個の反転回路のうち、上記第一段の反転回路の入力部と上記電源電位とを逆方向に接続する第一の入力保護ダイオードと、上記直列に接続された奇数個の反転回路のうち、上記第一段の反転回路の入力部と上記接地電位とを逆方向に接続する第二の入力保護ダイオードとを有するＣＲ発振回路が開示されている（特許文献２参照）。
【０００５】
この特許文献２の技術では、各反転回路（インバータ）の出力レベルが切り替わるときにのみ電源から発振回路へ電流が供給されるため、各反転回路のオン抵抗を適切に調整すれば、発振信号の周波数が低い場合でも、特許文献１の技術に比べて消費電流を低減することができる。
また、反転回路は１段のＣＭＯＳ（Complementary MOS）インバータによって構成可能であり、比較回路に比べて非常に構成が簡単で低コストである上に、反転回路は比較回路に比べて動作速度が遙かに速いため、発振信号の周波数が高い場合でも、特許文献１の技術に比べてコストを低減することができる。
【特許文献１】特開２０００−９１８９０号公報（第１〜９頁  図１〜図３）
【特許文献２】特開平７−１３１３０１号公報（第１〜５頁  図１〜図５）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献２の技術では、第一段の反転回路の入力部（入力ゲート）と電源電位との間に逆方向接続された第一の入力保護ダイオードにより、当該入力部と電源電位との間の電圧が第一の入力保護ダイオードの順方向電圧でクランプされる。
そのため、第一段の反転回路の入力部の電位は、電源電位に第一の入力保護ダイオードの順方向電圧を加算した電圧値を上回ることがない。
【０００７】
また、第一段の反転回路の入力部と接地電位との間に逆方向接続された第二の入力保護ダイオードにより、当該入力部と接地電位との間の電圧が第二の入力保護ダイオードの順方向電圧でクランプされる。
そのため、第一段の反転回路の入力部の電位は、接地電位から第二の入力保護ダイオードの順方向電圧を減算した電圧値を下回ることがない。
従って、第一および第二の入力保護ダイオードを設けることにより、第一段の反転回路の入力部に耐電圧以上の電圧が印加されるのを防いで当該入力部を保護することができる。
【０００８】
しかし、特許文献２の技術には以下の問題がある。
［ａ］第一段の反転回路の入力部の電位の振幅は、電源電位に第一の入力保護ダイオードの順方向電圧を加算した電圧値と、第二の入力保護ダイオードの順方向電圧とを加算した電圧値になる。
ここで、ダイオードは負の温度特性を有するため、第一段の反転回路の入力部に第一および第二の入力保護ダイオードを接続すると、電源電位の温度依存性が無い場合には、発振回路の発振周期がダイオードの負の温度特性に依存し、周囲温度が高くなるほど発振周期が小さくなるため、温度特性が悪化する。
【０００９】
そこで、特許文献２の技術では、第一段の反転回路の入力部と接地電位または電源電位とを接続する第二の容量を付加し、当該入力部の電位の変化を２個の容量で分圧している。
これにより、第一段の反転回路の入力部に電源電位より高い電圧や接地電位より低い電圧が発生することが防止され、第一および第二の入力保護ダイオードの負の温度特性に発振周期が依存しなくなるため、周囲温度によって発振周期が変化し難くなるため、温度特性を良好にできる。
【００１０】
しかし、発振回路を１個の半導体チップ（ワンチップ）上に集積化したモノリシックＩＣ（Integrated Circuit）によって構成し、第一および第二の容量（コンデンサ）についても集積化した場合には、半導体チップ上におけるコンデンサの占有面積はトランジスタや抵抗に比較して非常に大きくなる。
そのため、特許文献２の発振回路をモノリシックＩＣによって構成した場合には、第二の容量の分だけ半導体チップの小型化が阻害されてコストが増大するという問題がある。
【００１１】
［ｂ］特許文献２の技術において、発振周期の精度を高めるには、第一および第二の容量の静電容量値を正確に設定する必要があり、特に２個の容量のペア性を取ることが要求される。
しかし、半導体チップ上におけるコンデンサの占有面積が大きいことから半導体チップに大きな応力がかかり、その応力のかかり具合が２個の容量で異なるため、トランジスタや抵抗に比較して２個の容量のペア性を取ることは困難である。
そのため、特許文献２の技術では、高精度な発振周期を得ることが難しいという問題がある。
【００１２】
本発明は上記問題を解決するためになされたものであって、その目的は、高精度で良好な温度特性の発振周期を得ることが可能な発振回路を低コストに提供することにある。
【課題を解決するための手段】
【００１３】
請求項１に記載の発明は、
入力信号と同一レベルの出力信号を出力するバッファ回路（Ｍ１）と、
そのバッファ回路に直列に接続され、入力信号のレベルを反転したレベルの出力信号を出力する反転回路（Ｍ２）と、
前記バッファ回路の入力端子と前記反転回路の出力端子との間に接続された抵抗（Ｒ１）と、
前記バッファ回路の入力端子と出力端子の間に接続されたコンデンサ（Ｃ１）と、
前記バッファ回路および前記反転回路に電源を供給するための高電位側電源端子（ＶDD）および低電位側電源端子（ＧＮＤ）と、
前記バッファ回路の入力端子と前記高電位側電源端子との間に接続され、当該入力端子と前記高電位側電源端子との間の電圧を第１クランプ電圧（Ｖｍ）でクランプする高電位側クランプ回路（３１）と、
前記バッファ回路の入力端子と前記低電位側電源端子との間に接続され、当該入力端子と前記低電位側電源端子との間の電圧を第２クランプ電圧（Ｖｎ）でクランプする低電位側クランプ回路（３２）と
を備えた発振回路（３０）であって、
前記第１クランプ電圧（Ｖｍ）が正の温度特性を有すると共に前記第２クランプ電圧（Ｖｎ）が負の温度特性を有するか、または、前記第１クランプ電圧（Ｖｍ）が負の温度特性を有すると共に前記第２クランプ電圧（Ｖｎ）が正の温度特性を有することにより、前記第１クランプ電圧（Ｖｍ）と前記第２クランプ電圧（Ｖｎ）は互いに相補的な温度特性を有することを技術的特徴とする。
【００１４】
請求項２に記載の発明は、
請求項１に記載の発振回路において、
前記高電位側クランプ回路（３１）および前記低電位側クランプ回路（３２）は、前記バッファ回路（Ｍ１）の入力端子と前記低電位側電源端子（ＧＮＤ）との間に逆方向接続されたツェナーダイオード（Ｄ１）によって構成され、
前記第１クランプ電圧（Ｖｍ）はツェナーダイオード（Ｄ１）のツェナー電圧（Ｖｚ）であり、
前記第２クランプ電圧（Ｖｎ）はツェナーダイオード（Ｄ１）の順方向電圧（ＶF）であることを技術的特徴とする。
【００１５】
請求項３に記載の発明は、
請求項１に記載の発振回路において、
前記高電位側クランプ回路（３１）は、前記バッファ回路（Ｍ１）の入力端子と前記低電位側電源端子（ＧＮＤ）との間に逆方向接続されたツェナーダイオード（Ｄ１）によって構成され、
前記第１クランプ電圧（Ｖｍ）は前記ツェナーダイオード（Ｄ１）のツェナー電圧（Ｖｚ）であり、
前記低電位側クランプ回路（３２）は、前記バッファ回路の入力端子と前記低電位側電源端子との間に逆方向接続されたダイオード（Ｄ２）によって構成され、
前記第２クランプ電圧（Ｖｎ）は前記ダイオード（Ｄ２）の順方向電圧（Ｖｘ）であることを技術的特徴とする。
【００１６】
請求項４に記載の発明は、
請求項１〜３のいずれか１項に記載の発振回路において、
前記バッファ回路（Ｍ１）は、直列に多段接続された偶数個のＣＭＯＳインバータによって構成され、
前記反転回路（Ｍ２）は、直列に多段接続された奇数個のＣＭＯＳインバータによって構成されていることを技術的特徴とする。
【発明の効果】
【００１７】
＜請求項１：第３実施形態に該当＞
請求項１の発明において、バッファ回路（Ｍ１）の出力レベルは、入力端子の電位が入力しきい値電圧（ＶTH）未満の場合にはローレベルになり、入力端子の電位が入力しきい値電圧以上の場合にはハイレベル（ＶDD）になると仮定する。
【００１８】
発振回路（３０）に電源が投入され、高電位側電源端子（ＶDD）および低電位側電源端子（ＧＮＤ）に直流電源が接続されると、発振回路は発振動作を開始する。
ここで、発振回路（３０）の電源投入時には、バッファ回路（Ｍ１）の出力レベルがローレベル、反転回路（Ｍ２）の出力レベルがハイレベル（ＶDD）になっていると仮定する。
すると、反転回路（Ｍ２）の出力端子から抵抗（Ｒ１）を介してコンデンサ（Ｃ１）が充電される。このコンデンサ（Ｃ１）の充電時の時定数（τ）は、コンデンサ（Ｃ１）の静電容量値と抵抗（Ｒ１）の抵抗値との乗算値（τ＝Ｃ１×Ｒ１）となる。
【００１９】
バッファ回路（Ｍ１）の入力端子（ノードＡ）の電位はコンデンサ（Ｃ１）が充電されるにつれて上昇する。
そして、バッファ回路（Ｍ１）の入力端子の電位が入力しきい値電圧（ＶTH）以上になると、バッファ回路（Ｍ１）の出力レベルはローレベルからハイレベルに切り替わる。このとき、コンデンサ（Ｃ１）の電荷は保持されるので、バッファ回路（Ｍ１）の入力端子の電位は高電位側電源電位（ＶDD）の分だけ引き上げられる。
【００２０】
そのため、高電位側クランプ回路（３１）が設けられていなければ、バッファ回路（Ｍ１）の入力端子の電位の最大値は、入力しきい値電圧（ＶTH）に高電位側電源電位（ＶDD）を加算した電位（ＶTH）＋ＶDD）となる。
しかし、高電位側クランプ回路（３１）が設けられているため、バッファ回路（Ｍ１）の入力端子の電位が第１クランプ電圧（Ｖｍ）でクランプされるので、バッファ回路（Ｍ１）の入力端子の電位の最大値は第１クランプ電圧（Ｖｍ）となる。
【００２１】
そして、バッファ回路（Ｍ１）の出力レベルがローレベルからハイレベルに切り替わると、反転回路（Ｍ２）の出力レベルはハイレベル（ＶDD）からローレベル（０Ｖ）に反転する。
すると、コンデンサ（Ｃ１）の電荷が抵抗（Ｒ１）を介して反転回路（Ｍ２）の出力端子へ流れて放電される。このコンデンサ（Ｃ１）の放電時の時定数は、充電時の時定数（τ＝Ｃ１×Ｒ１）と同じである。
【００２２】
バッファ回路（Ｍ１）の入力端子の電位はコンデンサ（Ｃ１）が放電されるにつれて下降する。
バッファ回路（Ｍ１）の入力端子の電位がバッファ回路（Ｍ１）の入力しきい値電圧（ＶTH）未満になると、バッファ回路（Ｍ１）の出力レベルはハイレベルからローレベルに切り替わる。このとき、コンデンサ（Ｃ１）の電荷は保持されるので、バッファ回路（Ｍ１）の入力端子の電位は高電位側電源電位（ＶDD）の分だけ引き下げられる。
【００２３】
そのため、低電位側クランプ回路（３２）が設けられていなければ、バッファ回路（Ｍ１）の入力端子の電位の最小値は、入力しきい値電圧（ＶTH）から高電位側電源電位（ＶDD）を減算した電圧値（ＶTH−ＶDD）となる。
しかし、低電位側クランプ回路（３２）が設けられているため、バッファ回路（Ｍ１）の入力端子の電位が第２クランプ電圧（Ｖｎ）でクランプされるので、バッファ回路（Ｍ１）の入力端子の電位の最小値は低電位側電源電位（０Ｖ）から第２クランプ電圧（Ｖｎ）を減算した電圧値（−Ｖｎ）となる。
【００２４】
以下、前記動作を繰り返すことにより、発振回路（３０）は発振動作を行い、反転回路（Ｍ２）の出力端子から発振信号を出力し、その発振信号の電位は高電位側電源電位（ＶDD）または低電位側電源電位（０Ｖ）となる。
【００２５】
このように、高電位側クランプ回路（３１）は、バッファ回路（Ｍ１）の入力端子と高電位側電源端子（ＶDD）との間の電圧を第１クランプ電圧（Ｖｍ）でクランプするため、バッファ回路（Ｍ１）の入力端子の電位は第１クランプ電圧（Ｖｍ）を上回ることがない。
また、低電位側クランプ回路（３２）は、バッファ回路（Ｍ１）の入力端子と低電位側電源端子（ＧＮＤ）との間の電圧を第２クランプ電圧（Ｖｎ）でクランプするため、バッファ回路（Ｍ１）の入力端子の電位は、低電位側電源電位（０Ｖ）から第２クランプ電圧（Ｖｎ）を減算した電圧値（−Ｖｎ）を下回ることがない。
【００２６】
従って、各クランプ回路（３１，３２）を設けることにより、バッファ回路（Ｍ１）の入力端子に耐電圧以上の電圧が印加されるのを防ぐことができる。
そして、バッファ回路（Ｍ１）の入力端子の電位の振幅は、各クランプ電圧の加算値（Ｖｍ＋Ｖｎ）となる。
【００２７】
ここで、第１クランプ電圧と第２クランプ電圧は互いに相補的な温度特性を有する。
例えば、第２クランプ電圧（Ｖｎ）が負の温度特性を有する場合、発振回路（３０）の発振周期（λ）は第２クランプ電圧の負の温度特性に依存する。
また、第１クランプ電圧（Ｖｍ）が正の温度特性を有する場合、発振回路の発振周期は第１クランプ電圧の正の温度特性に依存する。
そのため、発振回路（３０）の発振周期（λ）は、第２クランプ電圧（Ｖｎ）の負の温度特性と第１クランプ電圧（Ｖｍ）の正の温度特性との両方に依存することになり、負の温度特性と正の温度特性とがキャンセルし合うことから、結果として各クランプ電圧（Ｖｍ，Ｖｎ）の温度特性に依存しなくなる。
【００２８】
従って、請求項１の発明によれば、周囲温度によって発振周期（λ）が変化し難くなるため、発振回路（３０）の温度特性を良好にできる。
尚、各クランプ電圧（Ｖｍ，Ｖｎ）は、前記作用・効果が確実に得られるように、カット・アンド・トライで実験的に最適値を見つけて設定すればよい。
【００２９】
加えて、請求項１の発明では、１個のコンデンサ（Ｃ１）を設けるだけであるため、発振回路（３０）を１個の半導体チップ（ワンチップ）上に集積化したモノリシックＩＣによって構成し、コンデンサ（Ｃ１）についても集積化した場合でも、２個のコンデンサを設ける特許文献２の技術の前記［ａ］の問題を回避できる。
また、請求項１の発明では、１個のコンデンサ（Ｃ１）を設けるだけであるため、２個のコンデンサを設ける特許文献２の技術の前記［ｂ］の問題を回避できる。
従って、請求項１の発明によれば、特許文献２の技術に比べて、発振回路（３０）をモノリシックＩＣによって構成した場合に半導体チップを小型化してコストを削減することが可能になると共に、発振周期（λ）の精度を高めることができる。
【００３０】
ところで、請求項１の発明では、抵抗（Ｒ１）の抵抗値を調整することにより、時定数（τ＝Ｃ１×Ｒ１）を適宜な値に設定すると共に、発振回路（３０）の温度特性以外の各素子のバラツキを吸収して補正することができる。
【００３１】
＜請求項２：第１実施形態に該当＞
請求項２の発明では、バッファ回路（Ｍ１）の入力端子と高電位側電源端子（ＶDD）との間の電圧がツェナーダイオード（Ｄ１）のツェナー電圧（Ｖｚ）でクランプされる。
そのため、バッファ回路（Ｍ１）の入力端子の電位は、ツェナーダイオード（Ｄ１）のツェナー電圧（Ｖｚ）を上回ることがない。
【００３２】
また、バッファ回路（Ｍ１）の入力端子と低電位側電源端子（ＧＮＤ）の間の電圧がツェナーダイオード（Ｄ１）の順方向電圧（ＶF）でクランプされる。
そのため、バッファ回路（Ｍ１）の入力端子の電位は、低電位側電源電位（０Ｖ）から順方向電圧（ＶF）を減算した電圧値（−ＶF）を下回ることがない。
【００３３】
従って、ツェナーダイオード（Ｄ１）を設けることにより、バッファ回路（Ｍ１）の入力端子に耐電圧以上の電圧が印加されるのを防ぐことができる。
そして、バッファ回路（Ｍ１）の入力端子の電位の振幅は、ツェナーダイオード（Ｄ１）のツェナー電圧（Ｖｚ）と順方向電圧（ＶF）の加算値（Ｖｚ＋ＶF）となる。
【００３４】
ここで、ツェナーダイオード（Ｄ１）の順方向電圧（ＶF）は負の温度特性を有するため、発振回路（１０）の発振周期（λ）は順方向電圧（ＶF）の負の温度特性に依存する。
また、ツェナーダイオード（Ｄ１）のツェナー電圧（Ｖｚ）は正の温度特性を有するため、発振回路（１０）の発振周期（λ）はツェナー電圧（Ｖｚ）の正の温度特性に依存する。
【００３５】
そのため、発振回路（１０）の発振周期（λ）は、順方向電圧（ＶF）の負の温度特性とツェナー電圧（Ｖｚ）の正の温度特性との両方に依存することになり、負の温度特性と正の温度特性とがキャンセルし合うことから、結果として各電圧（ＶF，Ｖｚ）の温度特性に依存しなくなる。
【００３６】
従って、請求項２の発明によれば、周囲温度によって発振周期（λ）が変化し難くなるため、発振回路（１０）の温度特性を良好にできる。
そして、請求項２の発明によれば、１個のツェナーダイオードだけで高電位側クランプ回路および低電位側クランプ回路を構成できるため、請求項１の発明の前記作用・効果を更に高めることができる。
尚、ツェナーダイオード（Ｄ１）の順方向電圧（ＶF）およびツェナー電圧（Ｖｚ）は、前記作用・効果が確実に得られるように、カット・アンド・トライで実験的に最適値を見つけて設定すればよい。
【００３７】
＜請求項３：第２実施形態に該当＞
請求項３の発明において、ツェナーダイオード（Ｄ１）の順方向電圧（ＶF）よりもダイオード（Ｄ２）の順方向電圧（Ｖｘ）が低い電圧値に設定されていると仮定する（ＶF＞Ｖｘ）。
【００３８】
請求項３の発明でも、請求項２の発明と同様に、バッファ回路（Ｍ１）の入力端子と高電位側電源端子（ＶDD）との間の電圧がツェナーダイオード（Ｄ１）のツェナー電圧（Ｖｚ）でクランプされる。
そして、請求項３の発明では、バッファ回路（Ｍ１）の入力端子と低電位側電源端子（ＧＮＤ）の間の電圧がダイオード（Ｄ２）の順方向電圧（Ｖｘ）でクランプされる。
【００３９】
そのため、請求項３の発明において、バッファ回路（Ｍ１）の電位の振幅は、ツェナーダイオード（Ｄ１）のツェナー電圧（Ｖｚ）と、ダイオード（Ｄ２）の順方向電圧（Ｖｘ）の加算値（Ｖｚ＋Ｖｘ）となる。
そして、請求項３の発振回路（２０）の発振周期（λ）は、順方向電圧（Ｖｘ）の負の温度特性とツェナー電圧（Ｖｚ）の正の温度特性との両方に依存することになり、負の温度特性と正の温度特性とがキャンセルし合うことから、結果として各電圧（Ｖｘ，Ｖｚ）の温度特性に依存しなくなる。
【００４０】
このように、請求項３の発明によれば、請求項２の発明と同様の作用・効果が得られることに加え、発振信号の電位の最小値が低電位側電源電位（０Ｖ）からダイオード（Ｄ２）の順方向電圧（Ｖｘ）を減算した電圧値（−Ｖｘ）になるため、バッファ回路（Ｍ１）の入力端子の電位の最小値をツェナーダイオード（Ｄ１）の順方向電圧（ＶF）と無関係に設定できる上に、バッファ回路（Ｍ１）の入力端子の電位の最小値を請求項２の発明よりも低い電圧値に設定できる。
【００４１】
＜請求項４＞
請求項４の発明によれば、バッファ回路および反転回路を簡単な構成で低コストなＣＭＯＳインバータによって構成するため、請求項１〜３の発明の前記作用・効果を更に高めて発振回路の低コスト化を図ることができる。
【００４２】
＜用語の説明＞
上術した［課題を解決するための手段］［発明の効果］に記載した（  ）内の符号等は、後述する［発明を実施するための最良の形態］に記載した構成部材・構成要素の符号に対応したものである。
そして、［課題を解決するための手段］［発明の効果］に記載した構成部材・構成要素と、［発明を実施するための最良の形態］に記載した構成部材・構成要素との対応関係は以下のようになっている。
「高電位側電源端子」は、プラス側電源端子ＶDDに該当する。
「低電位側電源端子」は、接地端子ＧＮＤに該当する。
【発明を実施するための最良の形態】
【００４３】
以下、本発明を具体化した各実施形態について図面を参照しながら説明する。尚、各実施形態において、同一の構成部材および構成要素については符号を等しくすると共に、同一内容の箇所については重複説明を省略してある。
【００４４】
＜第１実施形態＞
図１は、第１実施形態の発振回路１０の回路図である。
発振回路１０は、バッファ回路Ｍ１、反転回路Ｍ２，Ｍ３、ツェナーダイオードＤ１、抵抗Ｒ１，Ｒ２、コンデンサＣ１、プラス側電源端子ＶDD、接地端子ＧＮＤ、出力端子ＯＵＴから構成されている。
【００４５】
バッファ回路Ｍ１は、直列に多段接続された偶数個の反転回路によって構成され、その出力端子（出力部）はコンデンサＣ１から抵抗Ｒ２を介して入力端子（入力部）に接続されている。そのため、バッファ回路Ｍ１は、入力端子に入力された入力信号と同一レベルの出力信号を出力端子から出力する。
【００４６】
バッファ回路Ｍ１および各反転回路Ｍ２，Ｍ３は直列に接続され、反転回路Ｍ２の出力端子は抵抗Ｒ１を介してコンデンサＣ１と抵抗Ｒ２の接続点のノードＡに接続され、反転回路Ｍ３の出力端子は出力端子ＯＵＴに接続されている。ここで、各反転回路Ｍ２，Ｍ３は、入力端子に入力された入力信号のレベルを反転したレベルの出力信号を出力端子から出力する。
【００４７】
バッファ回路Ｍ１を構成する各反転回路および各反転回路Ｍ２，Ｍ３は、１段のＣＭＯＳインバータによって構成され、プラス側電源端子ＶDDおよび接地端子ＧＮＤに接続されている。
プラス側電源端子ＶDDは直流電源（図示略）に接続されて電源電位ＶDDにされ、接地端子ＧＮＤは直流電源と共通接地されて接地電位（＝０Ｖ）になっている。
【００４８】
ツェナーダイオードＤ１のカソードはバッファ回路Ｍ１の入力端子に接続され、ツェナーダイオードＤ１のアノードは接地端子ＧＮＤに接続されている。つまり、ツェナーダイオードＤ１はバッファ回路Ｍ１の入力端子と接地端子ＧＮＤとの間に逆方向接続されている。
【００４９】
反転回路Ｍ３は、反転回路Ｍ２から出力される発振回路１０の発振信号をローインピーダンス化して出力端子ＯＵＴから出力するためのインピーダンス変換の機能をもつ。そのため、反転回路Ｍ３を設けることにより、発振回路１０の発振信号が、出力端子ＯＵＴに接続される外部回路（図示略）の入力インピーダンスの影響を受けるのを防止できる。
尚、反転回路Ｍ３は省いてもよい。
【００５０】
抵抗Ｒ２は、バッファ回路Ｍ１の入力端子を過電圧から保護するために設けられている。すなわち、バッファ回路Ｍ１を構成する各反転回路のうち、初段の反転回路を構成するＣＭＯＳインバータの各ＭＯＳトランジスタのゲートに過渡的な過電圧が印加されると、ゲート絶縁膜にダメージを与えてＭＯＳトランジスタの故障を引き起こすおそれがある。そこで、抵抗Ｒ２を当該ＭＯＳトランジスタのゲートに接続することにより、パッシブ型の一次ローパスフィルタを構成し、当該ゲートに過渡的な過電圧が印加されるのを防止している。
尚、抵抗Ｒ２は省いてもよい。
【００５１】
図２は、出力端子ＯＵＴおよびノードＡにおける電位の時間変化を示した特性図である。
ここで、「ＶTH」はバッファ回路Ｍ１の入力しきい値電圧、「Ｖｚ」はツェナーダイオードＤ１のツェナー電圧（降伏電圧）、「ＶF」はツェナーダイオードＤ１の順方向電圧である。
【００５２】
以下、図１および図２に従って、発振回路１０の動作を説明する。
尚、ノードＡに過渡的な過電圧が発生していない定常状態では、バッファ回路Ｍ１の入力端子の電位はノードＡの電位とほぼ同じである。
また、バッファ回路Ｍ１の出力レベルは、入力端子の電位が入力しきい値電圧ＶTH未満の場合にはローレベル（０Ｖ）になり、入力端子の電位が入力しきい値電圧ＶTH以上の場合にはハイレベル（ＶDD）になる。
【００５３】
発振回路１０に電源が投入され、プラス側電源端子ＶDDに直流電源が接続されて電源電位ＶDDになると、発振回路１０は発振動作を開始する。
ここで、発振回路１０の電源投入時には、出力端子ＯＵＴがローレベル（０Ｖ）になっており、バッファ回路Ｍ１の出力レベルがローレベル、反転回路Ｍ２の出力レベルがハイレベル（ＶDD）になっていると仮定する。
すると、反転回路Ｍ２の出力端子から抵抗Ｒ１を介してコンデンサＣ１が充電される。このコンデンサＣ１の充電時の時定数τは、コンデンサＣ１の静電容量値Ｃ１と抵抗Ｒ１の抵抗値Ｒ１との乗算値（τ＝Ｃ１×Ｒ１）となる。
【００５４】
ノードＡの電位はコンデンサＣ１が充電されるにつれて上昇する。
そして、ノードＡの電位がバッファ回路Ｍ１の入力しきい値電圧ＶTH以上になると、バッファ回路Ｍ１の出力レベルはローレベルからハイレベルに切り替わる。このとき、コンデンサＣ１の電荷は保持されるので、ノードＡの電位は電源電位ＶDD分だけ引き上げられる。
【００５５】
そのため、ツェナーダイオードＤ１が設けられていなければ、ノードＡの電位の最大値は、入力しきい値電圧ＶTHに電源電位ＶDDを加算した電位（ＶTH＋ＶDD）となる。
しかし、ツェナーダイオードＤ１が設けられているため、バッファ回路Ｍ１の入力端子の電位がツェナーダイオードＤ１によってツェナー電圧Ｖｚでクランプされるので、ノードＡの電位の最大値はツェナー電圧Ｖｚとなる。
【００５６】
そして、バッファ回路Ｍ１の出力レベルがローレベルからハイレベルに切り替わると、反転回路Ｍ２の出力レベルはハイレベル（ＶDD）からローレベル（０Ｖ）に反転する。
すると、コンデンサＣ１の電荷がノードＡから抵抗Ｒ１を介して反転回路Ｍ２の出力端子へ流れて放電される。このコンデンサＣ１の放電時の時定数は、充電時の時定数τ（＝Ｃ１×Ｒ１）と同じである。
【００５７】
ノードＡの電位はコンデンサＣ１が放電されるにつれて下降する。
ノードＡの電位がバッファ回路Ｍ１の入力しきい値電圧ＶTH未満になると、バッファ回路Ｍ１の出力レベルはハイレベルからローレベルに切り替わる。このとき、コンデンサＣ１の電荷は保持されるので、ノードＡの電位は電源電位ＶDD分だけ引き下げられる。
【００５８】
そのため、ツェナーダイオードＤ１が設けられていなければ、ノードＡの電位の最小値は、入力しきい値電圧ＶTHから電源電位ＶDDを減算した電圧値（ＶTH−ＶDD）となる。
しかし、ツェナーダイオードＤ１が設けられているため、バッファ回路Ｍ１の入力端子の電位がツェナーダイオードＤ１によって順方向電圧ＶFでクランプされるので、ノードＡの電位の最小値は接地電位から順方向電圧ＶFを減算した電圧値（−ＶF）となる。
【００５９】
以下、前記動作を繰り返すことにより、発振回路１０は発振動作を行い、出力端子ＯＵＴから発振信号を出力し、その発振信号の電位は電源電位ＶDDまたは接地電位となる。
ここで、発振信号の発振周期λは数式１によって表される。
【００６０】
λ＝−τ｛ｌｎ（ＶTH／Ｖｚ）｝＋ｌｎ｛（Ｖｚ−ＶTH）／Ｖｚ｝  ………（数式１）
【００６１】
［第１実施形態の作用・効果］
発振回路１０では、バッファ回路Ｍ１の入力端子と接地端子ＧＮＤとの間に逆方向接続されたツェナーダイオードＤ１により、当該入力端子とプラス側電源端子ＶDDとの間の電圧がツェナーダイオードＤ１のツェナー電圧Ｖｚでクランプされる。
そのため、バッファ回路Ｍ１の入力端子の電位は、ツェナーダイオードＤ１のツェナー電圧Ｖｚを上回ることがない。
【００６２】
また、バッファ回路Ｍ１の入力端子と接地端子ＧＮＤの間の電圧がツェナーダイオードＤ１の順方向電圧ＶFでクランプされる。
そのため、バッファ回路Ｍ１の入力端子の電位は、接地電位から順方向電圧ＶFを減算した電圧値（−ＶF）を下回ることがない。
【００６３】
従って、ツェナーダイオードＤ１を設けることにより、バッファ回路Ｍ１の入力端子に耐電圧以上の電圧が印加されるのを防ぎ、当該入力端子に接続されたＣＭＯＳインバータの各ＭＯＳトランジスタのゲート絶縁膜を保護することができる。
【００６４】
そして、ノードＡに過渡的な過電圧が発生していない定常状態では、バッファ回路Ｍ１の入力端子の電位はノードＡの電位とほぼ同じであるため、ノードＡの電位の振幅は、ツェナーダイオードＤ１のツェナー電圧Ｖｚと順方向電圧ＶFの加算値（Ｖｚ＋ＶF）となる。
【００６５】
ここで、ツェナーダイオードＤ１の順方向電圧ＶFは負の温度特性を有するため、発振回路１０の発振周期λは順方向電圧ＶFの負の温度特性に依存する。
また、ツェナーダイオードＤ１のツェナー電圧Ｖｚは正の温度特性を有するため、発振回路１０の発振周期λはツェナー電圧Ｖｚの正の温度特性に依存する。
【００６６】
そのため、発振回路１０の発振周期λは、順方向電圧ＶFの負の温度特性とツェナー電圧Ｖｚの正の温度特性との両方に依存することになり、負の温度特性と正の温度特性とがキャンセルし合うことから、結果として各電圧ＶF，Ｖｚの温度特性に依存しなくなる。
従って、第１実施形態によれば、周囲温度によって発振周期λが変化し難くなるため、発振回路１０の温度特性を良好にできる。
図３は、第１実施形態および特許文献２の従来の技術における発振周期の温度特性を示す特性図である。
【００６７】
尚、ツェナーダイオードＤ１の順方向電圧ＶFおよびツェナー電圧Ｖｚは、前記作用・効果が確実に得られるように、カット・アンド・トライで実験的に最適値を見つけて設定すればよい。
そして、複数個のツェナーダイオードを直列接続してツェナーダイオードＤ１を構成し、その直列接続するツェナーダイオードの個数を増減させることにより、順方向電圧ＶFおよびツェナー電圧Ｖｚを調整してもよい。
【００６８】
加えて、第１実施形態では、１個のコンデンサＣ１を設けるだけであるため、発振回路１０を１個の半導体チップ（ワンチップ）上に集積化したモノリシックＩＣによって構成し、コンデンサＣ１についても集積化した場合でも、２個のコンデンサを設ける特許文献２の技術の前記［ａ］の問題を回避できる。
また、第１実施形態では、１個のコンデンサＣ１を設けるだけであるため、２個のコンデンサを設ける特許文献２の技術の前記［ｂ］の問題を回避できる。
従って、第１実施形態によれば、特許文献２の技術に比べて、発振回路１０をモノリシックＩＣによって構成した場合に半導体チップを小型化してコストを削減することが可能になると共に、発振周期λの精度を高めることができる。
【００６９】
ところで、第１実施形態では、抵抗Ｒ１の抵抗値を調整することにより、時定数τ（＝Ｃ１×Ｒ１）を適宜な値に設定すると共に、発振回路１０の温度特性以外の各素子のバラツキを吸収して補正することができる。
尚、半導体チップ上に集積化された抵抗Ｒ１の抵抗値を調整するには、例えば、以下の方法などがある。
【００７０】
(A)レーザートリミング可能な薄膜抵抗によって抵抗Ｒ１を形成しておき、当該薄膜抵抗にレーザーを照射してカットすることで抵抗値を調整する方法。
(B)直列接続されたツェナーダイオードと抵抗から成る素子を複数個設けて各素子を並列接続しておき、ツェナーダイオードのＰＮ接合間に対して逆方向に過大な電力を印加すると破壊される性質を利用したツェナーザッピング技術により、前記各素子のうち適宜な素子のツェナーダイオードを破壊断線させることで並列接続された各素子全体の抵抗値を調整する方法。
(C)複数個の抵抗を並列接続しておき、各抵抗のうちの適宜な抵抗に過大電流を流して破壊断線させることで並列接続された各抵抗全体の抵抗値を調整する方法。
【００７１】
＜第２実施形態＞
図４は、第２実施形態の発振回路２０の回路図である。
発振回路２０は、バッファ回路Ｍ１、反転回路Ｍ２，Ｍ３、ツェナーダイオードＤ１、ダイオードＤ２、抵抗Ｒ１，Ｒ２、コンデンサＣ１、プラス側電源端子ＶDD、接地端子ＧＮＤ、出力端子ＯＵＴから構成されている。
第２実施形態の発振回路２０において、第１実施形態の発振回路１０と異なるのは、ツェナーダイオードＤ１と並列にダイオードＤ２が接続されている点だけである。ここで、ツェナーダイオードＤ１の順方向電圧ＶFよりもダイオードＤ２の順方向電圧Ｖｘは低い電圧値に設定されている（ＶF＞Ｖｘ）。
【００７２】
［第２実施形態の作用・効果］
第２実施形態でも、第１実施形態と同様に、バッファ回路Ｍ１の入力端子とプラス側電源端子ＶDDとの間の電圧がツェナーダイオードＤ１のツェナー電圧Ｖｚでクランプされる。
そして、第２実施形態では、バッファ回路Ｍ１の入力端子と接地端子ＧＮＤの間の電圧がダイオードＤ２の順方向電圧Ｖｘでクランプされる。
【００７３】
そのため、第２実施形態において、ノードＡの電位の振幅は、ツェナーダイオードＤ１のツェナー電圧Ｖｚと、ダイオードＤ２の順方向電圧Ｖｘの加算値（Ｖｚ＋Ｖｘ）となる。
そして、発振回路２０の発振周期λは、順方向電圧Ｖｘの負の温度特性とツェナー電圧Ｖｚの正の温度特性との両方に依存することになり、負の温度特性と正の温度特性とがキャンセルし合うことから、結果として各電圧Ｖｘ，Ｖｚの温度特性に依存しなくなる。
【００７４】
このように、第２実施形態によれば、第１実施形態と同様の作用・効果が得られることに加え、発振信号の電位の最小値が接地電位からダイオードＤ２の順方向電圧Ｖｘを減算した電圧値（−Ｖｘ）になるため、ノードＡの電位の最小値をツェナーダイオードＤ１の順方向電圧ＶFと無関係に設定できる上に、ノードＡの電位の最小値を第１実施形態よりも低い電圧値に設定できる。
【００７５】
＜第３実施形態＞
図５は、第３実施形態の発振回路３０の回路図である。
発振回路３０は、バッファ回路Ｍ１、反転回路Ｍ２，Ｍ３、抵抗Ｒ１，Ｒ２、コンデンサＣ１、プラス側電源端子ＶDD、接地端子ＧＮＤ、出力端子ＯＵＴ、高電位側クランプ回路３１、低電位側クランプ回路３２から構成されている。
第３実施形態の発振回路３０において、第１実施形態の発振回路１０と異なるのは以下の点である。
【００７６】
［３−１］ツェナーダイオードＤ１が省かれている。
［３−２］高電位側クランプ回路３１は、バッファ回路Ｍ１の入力端子とプラス側電源端子ＶDDとの間に接続され、当該入力端子とプラス側電源端子ＶDDとの間の電圧を所定の第１クランプ電圧Ｖｍでクランプし、クランプ電圧Ｖｍは正の温度特性を有する。そのため、バッファ回路Ｍ１の入力端子の電位は、クランプ電圧Ｖｍを上回ることがない。
すなわち、高電位側クランプ回路３１は、第１実施形態のツェナーダイオードＤ１と同様の機能を有し、クランプ電圧Ｖｍはツェナー電圧Ｖｚと同様に作用する。
【００７７】
［３−３］低電位側クランプ回路３２は、バッファ回路Ｍ１の入力端子と接地端子ＧＮＤとの間に接続され、当該入力端子と接地端子ＧＮＤとの間の電圧を所定の第２クランプ電圧Ｖｎでクランプし、クランプ電圧Ｖｎは負の温度特性を有する。そのため、バッファ回路Ｍ１の入力端子の電位は、接地電位からクランプ電圧Ｖｎを減算した電圧値（−Ｖｎ）を下回ることがない。
すなわち、低電位側クランプ回路３２は、第１実施形態のツェナーダイオードＤ１または第２実施形態のダイオードＤ２と同様の機能を有し、クランプ電圧Ｖｍは順方向電圧ＶF，Ｖｘと同様に作用する。
【００７８】
［第３実施形態の作用・効果］
第３実施形態によれば、各クランプ回路３１，３２を設けることにより、バッファ回路Ｍ１の入力端子に耐電圧以上の電圧が印加されるのを防ぎ、当該入力端子に接続されたＣＭＯＳインバータの各ＭＯＳトランジスタのゲート絶縁膜を保護することができる。
【００７９】
そして、ノードＡに過渡的な過電圧が発生していない定常状態では、バッファ回路Ｍ１の入力端子の電位はノードＡの電位とほぼ同じであるため、ノードＡの電位の振幅は、各クランプ電圧Ｖｍ，Ｖｎの加算値（Ｖｍ＋Ｖｎ）となる。
ここで、低電位側クランプ回路３２のクランプ電圧Ｖｎは負の温度特性を有するため、発振回路３０の発振周期λはクランプ電圧Ｖｎの負の温度特性に依存する。
また、高電位側クランプ回路３１のクランプ電圧Ｖｍは正の温度特性を有するため、発振回路３０の発振周期λはクランプ電圧Ｖｍの正の温度特性に依存する。
【００８０】
そのため、発振回路３０の発振周期λは、クランプ電圧Ｖｎの負の温度特性とクランプ電圧Ｖｍの正の温度特性との両方に依存することになり、負の温度特性と正の温度特性とがキャンセルし合うことから、結果として各クランプ電圧Ｖｍ，Ｖｎの温度特性に依存しなくなる。
【００８１】
従って、第３実施形態によれば、周囲温度によって発振周期λが変化し難くなるため、発振回路３０の温度特性を良好にすることが可能になり、第１実施形態と同様の作用・効果が得られる。
尚、各クランプ電圧Ｖｍ，Ｖｎは、前記作用・効果が確実に得られるように、カット・アンド・トライで実験的に最適値を見つけて設定すればよい。
【００８２】
＜第４実施形態＞
図６は、第４実施形態の発振回路４０の回路図である。
発振回路４０は、バッファ回路Ｍ１、反転回路Ｍ２，Ｍ３、ツェナーダイオードＤ１、抵抗Ｒ１、コンデンサＣ１、プラス側電源端子ＶDD、接地端子ＧＮＤ、出力端子ＯＵＴ、バッファ回路４１から構成されている。
第４実施形態の発振回路４０において、第１実施形態の発振回路１０と異なるのは、抵抗Ｒ２がバッファ回路４１に置き換えられている点だけである。
【００８３】
バッファ回路４１を用いることにより、ノードＡに発生した過渡的な過電圧がバッファ回路Ｍ１の入力端子に印加されるのを防止すると共に、ノードＡに過渡的な過電圧が発生した場合でも、バッファ回路Ｍ１の入力端子の電位をノードＡの電位と同一にすることが可能になるため、第１実施形態の前記作用・効果が更に確実に得られる。
【００８４】
＜第５実施形態＞
図７は、第５実施形態の発振回路５０の回路図である。
発振回路５０は、バッファ回路Ｍ１、反転回路Ｍ２，Ｍ３、ツェナーダイオードＤ１、抵抗Ｒ１，Ｒ２，Ｒａ，Ｒｂ、コンデンサＣ１、プラス側電源端子ＶDD、接地端子ＧＮＤ、出力端子ＯＵＴ、トランスファゲート５１，５２、調整用ロジック回路５３から構成されている。
第５実施形態の発振回路５０において、第１実施形態の発振回路１０と異なるのは以下の点である。
【００８５】
［５−１］バッファ回路Ｍ１の出力端子は、トランスファゲート５１から抵抗Ｒａを介してノードＡに接続されている。
［５−２］バッファ回路Ｍ１の出力端子は、トランスファゲート５２から抵抗Ｒｂを介してノードＡに接続されている。
［５−３］調整用ロジック回路５３は、各トランスファゲート５１，５２のオンオフ（導通・非導通）動作を制御することにより、バッファ回路Ｍ１の出力端子とノードＡとの間に抵抗Ｒａ，Ｒｂの少なくともいずれか一方を接続し、発振回路５０の時定数を調整する。
【００８６】
＜別の実施形態＞
本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよく、その場合でも、上記各実施形態と同等もしくはそれ以上の作用・効果を得ることができる。
【００８７】
［１］上記各実施形態では、バッファ回路Ｍ１と反転回路Ｍ３の間に１個の反転回路Ｍ２を接続しているが、反転回路Ｍ２を直列に多段接続された奇数個の反転回路に置き換えてもよい。つまり、上記各実施形態では、反転回路Ｍ２を１段のＣＭＯＳインバータによって構成しているが、反転回路Ｍ２を直列に多段接続された奇数個のＣＭＯＳインバータによって構成してもよい。
【００８８】
［２］上記各実施形態では、接地端子ＧＮＤを接地して接地電位（＝０Ｖ）にしているが、接地端子ＧＮＤを電源電位ＶDDより低い所定電位にしてもよい。この場合には、プラス側電源端子ＶDDが高電位側電源端子となって電源電位ＶDDが高電位側電源電位となり、接地端子ＧＮＤが低電位側電源端子となって接地電位が低電位側電源電位となる。
【００８９】
［３］第３実施形態では、高電位側クランプ回路３１のクランプ電圧Ｖｍが正の温度依存性を有し、低電位側クランプ回路３２のクランプ電圧Ｖｎが負の温度依存性を有するようにしている。
しかし、各クランプ電圧Ｖｍ，Ｖｎは互いに相補的な温度依存性を有すればよく、第３実施形態とは反対に、高電位側クランプ回路３１のクランプ電圧Ｖｍが負の温度依存性を有し、低電位側クランプ回路３２のクランプ電圧Ｖｎが正の温度依存性を有するようにしてもよい。
【図面の簡単な説明】
【００９０】
【図１】本発明を具体化した第１実施形態の発振回路１０の回路図。
【図２】本発明を具体化した各実施形態において、出力端子ＯＵＴおよびノードＡにおける電位の時間変化を示した特性図。
【図３】第１実施形態および特許文献２の従来の技術における発振周期の温度特性を示す特性図。
【図４】第２実施形態の発振回路２０の回路図。
【図５】第３実施形態の発振回路３０の回路図。
【図６】第４実施形態の発振回路４０の回路図。
【図７】第５実施形態の発振回路５０の回路図。
【符号の説明】
【００９１】
１０，２０，３０，４０，５０…発振回路
Ｍ１…バッファ回路
Ｍ２，Ｍ３…反転回路
Ｄ１…ツェナーダイオード
Ｄ２…ダイオード
Ｒ１，Ｒ２…抵抗
Ｃ１…コンデンサ
ＶDD…プラス側電源端子（高電位側電源端子）
ＧＮＤ…接地端子（低電位側電源端子）
ＯＵＴ…出力端子
３１…高電位側クランプ回路
３２…低電位側クランプ回路
ＶTH…バッファ回路Ｍ１の入力しきい値電圧
Ｖｚ…ツェナーダイオードＤ１のツェナー電圧
ＶF…ツェナーダイオードＤ１の順方向電圧
Ｖｘ…ダイオードＤ２の順方向電圧
Ｖｍ…第１クランプ電圧
Ｖｎ…第２クランプ電圧
【図１】
0004735300.tif 000002
【図２】
0004735300.tif 000003
【図３】
0004735300.tif 000004
【図４】
0004735300.tif 000005
【図５】
0004735300.tif 000006
【図６】
0004735300.tif 000007
【図７】
0004735300.tif 000008