(57)【特許請求の範囲】
【請求項１】
自身の外部にある各素子のうちいずれかと結線され得る入力端子と出力端子、前記入力端子から入力されるデータに各種演算のうちいずれかを行って前記出力端子から出力させる演算器、入出端子と出力端子の各々と結線させる外部の素子と前記演算器の演算内容とを指定するデータであるコンフィギュレーションデータを記憶するためのメモリ、及び前記メモリに記憶されるコンフィギュレーションデータを読み出し、読み出したコンフィギュレーションデータが指定する素子と前記両端子の各々を結線させると共にそのコンフィギュレーションデータが指定する演算内容の演算を前記演算器に行わせるデータ読出器をそれぞれ有する素子である各セルを集めたセル群と、
予め設定された一連の画像処理の処理対象となる１つの画像データを分割して得た各分割画像データを、前記セル群の中からデータの入力先として特定した一又は複数のセルへ順次入力する入力手段と、
前記セル群の第１のグループの各セルを前記一連の画像処理の最初の一又は複数の画像処理である前段画像処理を実行し得るように連携させると共に第１のグループと異なる第２のグループの各セルをその前段画像処理に後続する各種の画像処理である後段画像処理を実行し得るように連携させるためのコンフィギュレーションデータのセットを、後段画像処理の種別毎に記憶した記憶手段と、
予め設定された順序に従って前記記憶手段からセットを選択し、選択したセットを成すコンフィギュレーションデータの各々で前記セル群の各セルのメモリの記憶内容を書き換えていくことにより前記第１のグループの各セルの連携状態を維持したしたまま前記第２のグループの各セルの連携状態を順次切り替え、第１のグループの各セルによる前段画像処理と第２のグループの各セルによるそれらの連携状態毎に個別の後段画像処理とを前記セル群に並列して実行させるコンフィギュレーション制御手段と
を備えた画像処理装置。
【請求項２】
請求項１に記載の画像処理装置において、
前記入力手段は、
前記セル群の第１のグループの中の一又は複数のセルをデータの入力先として特定し、特定したセルへ各分割画像データを順次入力する
画像処理装置。
【請求項３】
請求項２に記載の画像処理装置において、
処理途中のデータを記憶するバッファと、
前記第１のグループの各セルにより前段画像処理が施された前段画像処理済みデータを前記バッファに記憶させる手段と、
前記バッファから前段画像処理済みデータを読み出し、読み出した画像処理済みデータを前記セル群の第２のグループの各セルの中からデータの入力先として特定した一又は複数のセルへ入力する手段
を更に備えた画像処理装置。
【請求項４】
請求項３に記載の画像処理装置において、
第１の連携状態となっている第２のグループの各セルにより後段画像処理が施された第１段階後段画像処理済みデータを前記バッファに記憶させる手段と、
前記第２のグループの各セルの連携状態が前記コンフィギュレーション制御手段によって第１の連携状態から第２の連携状態に切り替えられると、前記バッファから第１段階後段画像処理済みデータを読み出し、読み出した画像処理済みデータを当該第２の遷移状態となっている第２のグループの各セルの中からデータの入力先として特定した一又は複数のセルへ入力する手段
を更に備えた画像処理装置。
【請求項５】
請求項１乃至４に記載の画像処理装置において、
前記第１のグループの各セルにより実行される前段画像処理は、
前記入力手段から順次入力される分割画像データの色空間を変換する色空間変換画像処理を含む
画像処理装置。
【請求項６】
請求項５に記載の画像処理装置において、
前記第１のグループの各セルにより実行される前段画像処理は、
前記色空間変換画像処理の施された分割画像データをサブサンプリングするサブサンプリング処理を更に含む
画像処理装置。
【請求項７】
請求項１乃至６に記載の画像処理装置において、
前記セル群は、
隣接する複数のセル毎にグループ化されたセルアレイを形成している
画像処理装置。
【請求項８】
請求項１乃至７に記載の画像処理装置において、
前記セル群を成す各セルが有する演算器は、
加減算回路、乗算回路、否定論理積回路、排他的論理和回路、定数出力回路、比較回路、ディレイ回路、ビット演算回路、及びそれらのうちいずれかを選択する選択回路を有し、
前記コンフィギュレーションデータは、
前記選択回路に選択させる回路を指定する
画像処理装置。
【請求項９】
請求項１乃至８に記載の画像処理装置において、
前記セル群を成す各セルが有する入力端子の各々は、
自身の外部にあるセルその他の素子にそれぞれ繋がる入力線と、それらの入力線のうちのいずれかと接続されるスイッチを有し、
前記コンフィギュレーションデータは、
前記スイッチと接続させる入力線を指定する
画像処理装置。
【請求項１０】
請求項１乃至９に記載の画像処理装置において、
前記セル群を成す各セルが有する出力端子の各々は、
自身の外部にあるセルその他の素子にそれぞれ繋がる出力線と、それらの出力線のうちのいずれかと接続されるスイッチを有し、
前記コンフィギュレーションデータは、
前記スイッチと接続させる出力線を指定する
画像処理装置。
【請求項１１】
自身の外部にある各素子のうちいずれかと結線され得る入力端子と出力端子、前記入力端子から入力されるデータに各種演算のうちいずれかを行って前記出力端子から出力させる演算器、入出端子と出力端子の各々と結線させる外部の素子と前記演算器の演算内容とを指定するデータであるコンフィギュレーションデータを記憶するためのメモリ、及び前記メモリに記憶されるコンフィギュレーションデータを読み出し、読み出したコンフィギュレーションデータが指定する素子と前記両端子の各々を結線させると共にそのコンフィギュレーションデータが指定する演算内容の演算を前記演算器に行わせるデータ読出器をそれぞれ有する素子である各セルを集めたセル群と、予め設定された一連の画像処理の処理対象となる１つの画像データを分割して得た各分割画像データを、前記セル群の中からデータの入力先として特定した一又は複数のセルへ順次入力する入力手段と、前記セル群の第１のグループの各セルを前記一連の画像処理の最初の一又は複数の画像処理である前段画像処理を実行し得るように連携させると共に第１のグループと異なる第２のグループの各セルをその前段画像処理に後続する各種の画像処理である後段画像処理を実行し得るように連携させるためのコンフィギュレーションデータのセットを、後段画像処理の種別毎に記憶した記憶手段とを備えたコンピュータに、
予め設定された順序に従って前記記憶手段からセットを選択し、選択したセットを成すコンフィギュレーションデータの各々で前記セル群の各セルのメモリの記憶内容を順次書き換えることにより前記第１のグループの各セルの連携状態を維持したしたまま前記第２のグループの各セルの連携状態を切り替え、第１のグループの各セルによる前段画像処理と第２のグループの各セルによるそれらの連携状態毎に個別の後段画像処理とを前記セル群に並列して実行させるコンフィギュレーション制御機能
を実現させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合機に内蔵される画像処理装置に関し、特に、ダイナミックリコンフィギュラブルプロセッサを搭載した画像処理装置に関する。
【背景技術】
【０００２】
複合機が原稿をスキャンして得た画像データは、色変換、サブサンプリング、文字／イメージ分離、平滑化、エッジ強調、圧縮などといった各種画像処理を施した上で後段のデバイスへ出力される。これらの処理は高速であることが要求されるため、これまでの複合機は画像処理に特化した回路構成を持つＡＳＩＣ（Application Specific Integrated Circuit）を搭載するのが一般的であったが、最近では、このＡＳＩＣをダイナミックリコンフィギュラブルプロセッサで代用する試みが見られる。
【０００３】
リコンフィギュラブルプロセッサは、アレイ状に配置されたＡＬＵ（Arithmetic Logic Unit）などの演算回路と演算回路間を接続するスイッチとから構成される。リコンフィギュラブルプロセッサの演算回路は、加減算、ＮＡＮＤ、ＮＯＲなどといった各種演算が可能であり、それらのうちどの演算を選択するかはコンフィギュレーションレジスタと呼ばれるメモリの記憶内容により決定される。また、演算の入力信号をどこから得るか、あるいは演算の出力をどこに出力するかなどはスイッチの接続により決まり、スイッチの接続もコンフィギュレーションレジスタの記憶内容により決定される。よって、コンフィギュレーションレジスタの記憶内容を順次書き換えていくことにより、各演算回路間の連携を目的の処理に応じて遷移させていくことが可能である。そして、各種リコンフィギュラブルプロセッサの中でも処理の実行中でのコンフィギュレーションレジスタの書き換えを可能としたものを特に「ダイナミックリコンフィギュラブルプロセッサ」と呼ぶ（特許文献１乃至３）。
【０００４】
複合機に搭載されたリコンフィギュラブルプロセッサの利用者は、コンフィギュレーションレジスタの記憶内容の書き換えの手順を画像データに施す一連の各処理の流れにあわせて記述したプログラムを自ら作成し、そのプログラムをリコンフィギュラブルプロセッサに読み込ませることによりカスタマイズを行う。
【特許文献１】特開２００４−３３４４２９号公報
【特許文献２】特開２００５−２７７６７号公報
【特許文献３】特開２００５−４４３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、複合機に搭載されるリコンフィギュラブルプロセッサにはスキャナ等に原稿を光電変換させて得たラスタデータが画像処理対象として入力されるが、スキャナによる光電変換処理の処理速度はリコンフィギュラブルプロセッサによる画像処理の処理速度よりも高速であるため、この種の複合機の多くは、両者の処理速度の差を吸収するためのタイミング調整回路をリコンフィギュラマブルプロセッサの前段に備え付ける構成をとるのが一般的であった。このタイミング調整回路は、スキャナより入力される一又は複数枚分のラスタデータをバンドと呼ばれる副走査方向の所定の画素幅をもつ狭小なラスタデータに分割し、リコンフィギュラブルプロセッサによる画像処理の進捗に合わせて各バンドのラスタデータを同プロセッサへ１つずつ入力する役割を果たす。当然ながら、タイミング調整回路には、入力待ちのラスタデータを蓄積記憶しておくための比較的大容量のメモリを搭載させねばならず、これが画像形成装置の高コスト化を招く要因の１つとなっていた。
【０００６】
本発明は、このような背景の下に案出されたものであり、リコンフィギュラブルプロセッサの前段のタイミング調整回路に大容量のメモリを搭載させることなく、そのプロセッサを用いた円滑な画像処理を実現する仕組みを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の好適な態様である画像処理装置は、自身の外部にある各素子のうちいずれかと結線され得る入力端子と出力端子、前記入力端子から入力されるデータに各種演算のうちいずれかを行って前記出力端子から出力させる演算器、入出端子と出力端子の各々と結線させる外部の素子と前記演算器の演算内容とを指定するデータであるコンフィギュレーションデータを記憶するためのメモリ、及び前記メモリに記憶されるコンフィギュレーションデータを読み出し、読み出したコンフィギュレーションデータが指定する素子と前記両端子の各々を結線させると共にそのコンフィギュレーションデータが指定する演算内容の演算を前記演算器に行わせるデータ読出器をそれぞれ有する素子である各セルを集めたセル群と、予め設定された一連の画像処理の処理対象となる１つの画像データを分割して得た各分割画像データを、前記セル群の中からデータの入力先として特定した一又は複数のセルへ順次入力する入力手段と、前記セル群の第１のグループの各セルを前記一連の画像処理の最初の一又は複数の画像処理である前段画像処理を実行し得るように連携させると共に第１のグループと異なる第２のグループの各セルをその前段画像処理に後続する各種の画像処理である後段画像処理を実行し得るように連携させるためのコンフィギュレーションデータのセットを、後段画像処理の種別毎に記憶した記憶手段と、予め設定された順序に従って前記記憶手段からセットを選択し、選択したセットを成すコンフィギュレーションデータの各々で前記セル群の各セルのメモリの記憶内容を書き換えていくことにより前記第１のグループの各セルの連携状態を維持したしたまま前記第２のグループの各セルの連携状態を順次切り替え、第１のグループの各セルによる前段画像処理と第２のグループの各セルによるそれらの連携状態毎に個別の後段画像処理とを前記セル群に並列して実行させるコンフィギュレーション制御手段とを備える。
【０００８】
この態様において、前記入力手段は、前記セル群の第１のグループの中の一又は複数のセルをデータの入力先として特定し、特定したセルへ各分割画像データを順次入力するようにしてもよい。
【０００９】
また、処理途中のデータを記憶するバッファと、前記第１のグループの各セルにより前段画像処理が施された前段画像処理済みデータを前記バッファに記憶させる手段と、前記バッファから前段画像処理済みデータを読み出し、読み出した画像処理済みデータを前記セル群の第２のグループの各セルの中からデータの入力先として特定した一又は複数のセルへ入力する手段とを備えてもよい。
【００１０】
また、第１の連携状態となっている第２のグループの各セルにより後段画像処理が施された第１段階後段画像処理済みデータを前記バッファに記憶させる手段と、前記第２のグループの各セルの連携状態が前記コンフィギュレーション制御手段によって第１の連携状態から第２の連携状態に切り替えられると、前記バッファから第１段階後段画像処理済みデータを読み出し、読み出した画像処理済みデータを当該第２の遷移状態となっている第２のグループの各セルの中からデータの入力先として特定した一又は複数のセルへ入力する手段を更に備えてもよい。
【００１１】
また、前記第１のグループの各セルにより実行される前段画像処理は、前記入力手段から順次入力される分割画像データの色空間を変換する色空間変換画像処理を含んでもよい。
【００１２】
また、前記第１のグループの各セルにより実行される前段画像処理は、前記色空間変換画像処理の施された分割画像データをサブサンプリングするサブサンプリング処理を更に含んでもよい。
【００１３】
前記セル群は、隣接する複数のセル毎にグループ化されたセルアレイを形成していてもよい。
【００１４】
また、前記セル群を成す各セルが有する演算器は、加減算回路、乗算回路、否定論理積回路、排他的論理和回路、定数出力回路、比較回路、ディレイ回路、ビット演算回路、及びそれらのうちいずれかを選択する選択回路を有し、前記コンフィギュレーションデータは、前記選択回路に選択させる回路を指定するとよい。
【００１５】
また、前記セル群を成す各セルが有する入力端子の各々は、自身の外部にあるセルその他の素子にそれぞれ繋がる入力線と、それらの入力線のうちのいずれかと接続されるスイッチを有し、前記コンフィギュレーションデータは、前記スイッチと接続させる入力線を指定するようにするとよい。
【００１６】
前記セル群を成す各セルが有する出力端子の各々は、自身の外部にあるセルその他の素子にそれぞれ繋がる出力線と、それらの出力線のうちのいずれかと接続されるスイッチを有し、前記コンフィギュレーションデータは、前記スイッチと接続させる出力線を指定するようにするとよい。
【００１７】
本発明の別の好適な態様であるプログラムは、自身の外部にある各素子のうちいずれかと結線され得る入力端子と出力端子、前記入力端子から入力されるデータに各種演算のうちいずれかを行って前記出力端子から出力させる演算器、入出端子と出力端子の各々と結線させる外部の素子と前記演算器の演算内容とを指定するデータであるコンフィギュレーションデータを記憶するためのメモリ、及び前記メモリに記憶されるコンフィギュレーションデータを読み出し、読み出したコンフィギュレーションデータが指定する素子と前記両端子の各々を結線させると共にそのコンフィギュレーションデータが指定する演算内容の演算を前記演算器に行わせるデータ読出器をそれぞれ有する素子である各セルを集めたセル群と、予め設定された一連の画像処理の処理対象となる１つの画像データを分割して得た各分割画像データを、前記セル群の中からデータの入力先として特定した一又は複数のセルへ順次入力する入力手段と、前記セル群の第１のグループの各セルを前記一連の画像処理の最初の一又は複数の画像処理である前段画像処理を実行し得るように連携させると共に第１のグループと異なる第２のグループの各セルをその前段画像処理に後続する各種の画像処理である後段画像処理を実行し得るように連携させるためのコンフィギュレーションデータのセットを、後段画像処理の種別毎に記憶した記憶手段とを備えたコンピュータに、予め設定された順序に従って前記記憶手段からセットを選択し、選択したセットを成すコンフィギュレーションデータの各々で前記セル群の各セルのメモリの記憶内容を順次書き換えることにより前記第１のグループの各セルの連携状態を維持したしたまま前記第２のグループの各セルの連携状態を切り替え、第１のグループの各セルによる前段画像処理と第２のグループの各セルによるそれらの連携状態毎に個別の後段画像処理とを前記セル群に並列して実行させるコンフィギュレーション制御機能を実現させる。
【発明の効果】
【００１８】
本発明によると、コンフィギュラブルプロセッサの前段のタイミング調整回路に大容量のメモリを搭載させることなく、そのプロセッサを用いた円滑な画像処理を実行させることができる。
【発明を実施するための最良の形態】
【００１９】
（発明の実施の形態）
本願発明の実施形態について説明する。
本実施形態の特徴は、リコンフィギュラブルプロセッサの一部のセルのグループの連携状態を一連の画像処理の中の最初の一又は複数の画像処理を実行し得るように維持したまま、残りのセルのグループの連携状態をその後段の各画像処理に合わせて順次切り替えていくことにより、最初の画像処理の継続的な実行とその後段の各画像処理のシーケンシャルな実行とを１つのリコンフィギュラブルプロセッサに並列して行わせるようにした点である。
【００２０】
図１は、本実施形態にかかる画像処理装置のハードウェア概略構成を示す図である。この画像処理装置１は、複合機などの画像形成装置に内蔵され、スキャナなどの光学系デバイスに原稿を走査させて得た画像データに各種画像処理を順次施してから印字エンジンなどの画像形成デバイスへ出力する。
【００２１】
この画像処理装置１は、外部インターフェース１１、データパスプロセッサ１２、コンフィギュレーションメモリ１３、コントローラプロセッサ１４、ＤＲＡＭ（Dynamic Random Access Memory）インターフェース１５、ＰＣＩインターフェース１６、タイミング調整回路１７、及びＤＭＡＣ（Direct Memory Access Controller）１８を備える。これら各部はバスを介して接続され、ＤＭＡＣ１８による調停の下に各種データの遣り取りを行う。
【００２２】
各部の機能を説明すると、まず、ＰＣＩインターフェース１６は、図示しない制御部との間の各種データの遣り取りを司る。外部インターフェース１１は、原稿を光学系デバイスに走査させて得た１または複数ページ分のラスタデータを副走査方向の所定画素幅（この画素幅を「バンド」と呼ぶ）毎に分割して得たバンド画像データを順次入力する。また、この外部インターフェース１１は、各種画像処理を施したバンド画像データを自装置から印刷エンジンへ順次出力する。
データパスプロセッサ１２は、「セル」と呼ばれる回路素子をマトリクス状に並べたリコンフィギュラブルプロセッサである。
【００２３】
図２、図３は、データパスプロセッサ１２の構成の詳細を示す図である。データパスプロセッサ１２は、図２に示すように、連携して動作する６４個のセル３０を縦横に８列ずつ並べてなるセルアレイを有する。各セル３０の各々は、図示しないコンフィギュレーションバスを介してコンフィギュレーションメモリ１３と繋がっており、また、各セル３０同士は、図示しないデータバスを介して繋がっている。
【００２４】
図３に示すように、セル３０の各々は、演算器３１、選択器３２、演算結果保持メモリ３３、入力端子３４、出力端子３５、コンフィギュレーションレジスタ３６、読出器３７を備えてなる。演算器３１は、加減算回路、乗算回路、否定論理積回路、排他的論理和回路、マルチプレクサなどの各種演算回路を含んでいる。演算器３１は、入力端子３４から供給されるデータを選択器３２により選択された自身の演算回路へ導き、その演算回路の演算結果として得られたデータを演算結果保持メモリ３３へ供給する。演算結果保持メモリ３３は、複数のフリップフロップを有しており、演算器３１より供給されるデータを自身のフリッププロップに１クロックサイクルに渡って保持した後、出力端子３５へ供給する。入力端子３４は、自セル３０の他の各セル３０へとそれぞれ繋がる外部データバスのうち１つを選択して演算器３１の入力側と接続するスイッチを有している。また、出力端子３５は、自セル３０の他の各セル３０へとそれぞれ繋がる外部データバス、及び自身の演算結果保持メモリ３３の入力側へと繋がるフィードバックデータバスのうち１つを選択して演算結果保持メモリ３３の出力側と接続するスイッチを有している。この出力端子３５のスイッチがフィードバックデータバスと繋がっている間は演算結果保持メモリ３３へデータがフィードバックされるため、自セル３０の演算器３１による演算結果として得られたデータを複数サイクルクロックに渡って保持しておくことも可能である。
【００２５】
コンフィギュレーションレジスタ３６は、コンフィギュレーションバスが接続されており、コンフィギュレーションメモリ１３からこのコンフィギュレーションバスを介して伝送されてくるコンフィギュレーションデータを記憶する。
【００２６】
コンフィギュレーションデータは、演算器３１の演算内容と両端子のスイッチの接続内容とを指定するデータである。演算器３１の演算内容を指定するデータには、選択器３２に選択させる演算回路を指定するデータのほか、選択された回路が入力データに定数を作用させるもの（例えば、乗算回路）であった場合におけるその定数を指定するデータも含まれる。また、両端子のスイッチの接続内容を指定するデータには、入力端子３４へのデータの入力先となるセル３０を指するデータ、及び出力端子３５からのデータの出力先となるセル３０を指定するデータのほか、出力端子３５から演算結果保持メモリ３３へデータをフィードバックさせる場合におけるそのフィードバック回数を指定するデータを含む。
【００２７】
読出器３７は、コンフィギュレーションレジスタ３６に新たなコンフィギュレーションデータが書き込まれるたびにそのコンフィギュレーションデータを読み出し、読み出したコンフィギュレーションデータを基に演算器３１の演算内容と両端子のスイッチの接続内容を切り替える。
【００２８】
図１において、ＤＲＡＭインターフェース１５にはＤＲＡＭ２０が装着される。図に示すように、このＤＲＡＭインターフェース１５に装着されるＤＲＡＭ２０は、コンフィギュレーションカスタマイズプログラムをコンパイルして得られるコンフィギュレーションデータの各セットを記憶するデータセット記憶領域のほか、外部インターフェース１１から順次入力されるバンド画像データとそれらの各々についてデータパスプロセッサ１２のセルアレイが各種画像処理を実行した段階で得られる各画像処理済みのバンド画像データをそれぞれ記憶する処理別バッファ領域が確保される。
【００２９】
コンフィギュレーションカスタマイズプログラムは、セルアレイの各連携状態とその遷移の基本的順序のローテーションとをＣ言語などの高級言語により記したプログラムである。
図４、図５は、コンフィギュレーションカスタマイズプログラムの構造を示す図である。コンフィギュレーションカスタマイズプログラムは、図４に示すように、複数のセルアレイ連携状態制御プログラムを並べたものである。セルアレイ連携状態制御プログラムの各々は、図５に示すように、各セル３０の演算器３１の演算内容と両端子のスイッチの接続内容とを各セル３０毎に個別に定義したセル別制御プログラム群からなる。
【００３０】
コンフィギュレーションカスタマイズプログラムの作成は、図６に示すような手順で行なわれる。
まず、色変換→サブサンプリング→文字／イメージ分離→平滑化→エッジ強調→圧縮といったように、データパスプロセッサ１２を用いて画像データに施す各種画像処理とその処理の基本的な順序のローテーションとを確定する（Ｓ１０）。
【００３１】
次に、ステップ１０で特定した一連の画像処理を、光学系デバイスから外部インターフェース１１への画像データの供給の速度に追随し得るような比較的軽い処理負荷となる最初の一又は複数の画像処理（以下、この処理を「前段画像処理」と呼ぶ）と、その後に続く画像処理（以下、この処理を「後段画像処理」と呼ぶ）に分ける（Ｓ２０）。例えば、色変換→サブサンプリング→文字／イメージ分離→平滑化→エッジ強調→圧縮であれば、最初の色変換とサブサンプリングの２つの画像処理は、画像データの供給に追随し得るような軽い処理負荷であるため前段画像処理に、その後に続く、文字／イメージ分離、平滑化、エッジ強調、圧縮の４つの画像処理は、画像データの供給に追随し得ないような重い処理負荷となるため段画像処理に分けることが望ましい。
【００３２】
一連の画像処理を前段画像処理と後段画像処理に分けた後は、データパスプロセッサ１２を成す各セル３０を、前段画像処理を実行させるグループ（以下、「第１グループ」と呼ぶ）と、後段画像処理を実行させるグループ（以下、「第２グループ」と呼ぶ）とに分ける（Ｓ３０）。
続いて、画像処理を実現するために必要なセルアレイの連携状態、つまり、各セル３０の各々の演算器３１の演算内容と両端子のスイッチの接続内容とを特定し、その特定結果を基に連携状態毎のセル別制御プログラム群を個別に作成する（Ｓ４０）。
【００３３】
ここで、冒頭にも示したように、本実施形態の特徴は、リコンフィギュラブルプロセッサの一部のセル３０のグループの連携状態を一連の画像処理の最初の一又は複数の画像処理、つまり、前段画像処理を実行し得るように維持したまま、残りのセルのグループの連携状態をそれに後続する後段画像処理に合わせて順次切り替えていくことにより、前段画像処理の継続的な実行と後段画像処理のシーケンシャルな実行とを１つのリコンフィギュラブルプロセッサに並列して行わせるようにした点にある。
【００３４】
よって、例えば、色変換→サブサンプリング→文字／イメージ分離→平滑化→エッジ強調→圧縮の一連の処理のうち、色変換とサブサンプリングが前段画像処理に、文字／イメージ分離、平滑化、エッジ強調、及び圧縮が後段画像処理に分けられている場合、第１グループの各セル３０に色変換とサブサンプリングを、第２グループの各セル３０に文字／イメージ分離を夫々実行させ得るような連携状態を実現する第１のセル別制御プログラム群、第１グループの各セル３０に色変換とサブサンプリングを、第２グループの各セル３０に平滑化を夫々実行させ得るような連携状態を実現する第２のセル別制御プログラム群、第１グループの各セル３０に色変換とサブサンプリングを、第２グループの各セル３０にエッジ強調を実行させ得るような連携状態を実現する第３のセル別制御プログラム群、第１グループの各セル３０に色変換とサブサンプリングを、第２グループの各セル３０に圧縮を夫々実行させ得るような連携状態を実現する第４のセル別制御プログラム群の計４セットのセル別制御プログラム群を個別に作成する必要がある。要するに、前段画像処理と各種の後段画像処理の組み合わせと同じ数のセル別制御プログラム群が作成されるのである（図４参照）。
【００３５】
最後に、作成した各セル別制御プログラム群をコンパイルして得たコンフィギュレーションデータの各セットを、後段画像処理の基本的な順序に合わせてＤＲＡＭ２０のデータセット記憶領域に記憶させる（Ｓ５０）。
後に詳述するように、ＤＲＡＭ２０に記憶されたコンフィギュレーションデータのセットは、コントローラプロセッサ１４による制御の下にコンフィギュレーションメモリ１３を経由して各セル３０のコンフィギュレーションレジスタ３６へ書き込まれるようになっている。そして、各セル３０の演算器３１の演算内容と両端子のスイッチの接続内容はコンフィギュレーションレジスタ３６に書き込まれたコンフィギュレーションデータに応じて直ちに設定される。よって、各セットのコンフィギュレーションデータによって各セル３０のコンフィギュレーションレジスタ３６の記憶内容が書き換えられる都度、セルアレイの連携状態も遷移することになる。
【００３６】
図１の説明に戻り、コントローラプロセッサ１４は、図示しない自身のメモリに記憶されたコントローラ制御プログラムに従って動作する。このコントローラ制御プログラムは、ＤＲＡＭ２０のデータセット記憶領域に記憶されたコンフィギュレーションデータのセットを順に選択し、選択したセットのコンフィギュレーションデータの各々でセルアレイの各セル３０のメモリの記憶内容を順次書き換えていく機能であるコンフィギュレーション制御機能を実現する。
【００３７】
外部インターフェース１１は、光学系デバイスから供給されるバンド画像データをタイミング調整回路１７へ順次入力する。
【００３８】
タイミング調整回路１７は、コントローラプロセッサ１４の制御によるセルアレイの連携状態の遷移が行われていない間、光学系デバイスから外部インターフェース１１を介して供給されてくるバンド画像データをセルアレイの第１のグループのセル３０へそのまま供給する。一方、セルアレイの連携状態の遷移が行われている間は、光学系デバイスから供給されてくるバンド画像データを自身に内蔵するメモリに蓄積記憶し、セルアレイの連携状態の遷移が終わると、その蓄積記憶した分も含めたバンド画像データの供給を再開する。
【００３９】
このタイミング調整回路１７の振る舞いについて、図７を参照して更に説明する。図７は、システムクロック、外部インターフェース１１からタイミング調整回路１７へ供給されるバンド画像データの入力内容、セルアレイの連携状態の遷移期間、及びタイミング調整回路１７からセルアレイへ供給されるバンド画像データの入力内容を示すタイミングチャートである。図に示す「Ｎ−３」、「Ｎ−２」、「Ｎ−１」、「Ｎ」、「Ｎ＋１」は、各々が１ワード分に相当するバンド画像データの入力順を示している。図によると、外部インターフェース１１からタイミング調整回路１７へは２クロックあたり１ワードのデータが入力され得るようになっており、タイミング調整回路１７からセルアレイへは１クロックあたり１ワードのデータが入力され得るようになっていることが分かる。また、セルアレイの連携状態の遷移期間を示す信号は、ハイレベルとなっている時間長の間は、連携状態の遷移が行われており、ローレベルとなっている時間長の間は、連携状態の遷移が行われていないことを示す。
【００４０】
図に示すように、このタイミング調整回路１７は、セルアレイの連携状態の遷移が行われるまでの間は、外部インターフェース１１から供給されるバンド画像データをセルアレイへそのまま供給し、セルアレイの連携状態の遷移が行われている間は、外部インターフェース１１から供給されるバンド画像データを自身のメモリに蓄積記憶する。そして、セルアレイの連携状態の遷移が終わると、メモリに蓄積記憶しておいたバンド画像データのセルアレイへの供給を開始する。
【００４１】
図８は、本実施形態の特徴的な動作の実行に伴って遷移するセルアレイの連携状態とＤＲＡＭ２０の処理別バッファ領域の記憶内容の一例を示す図である。この例を参照し、本実施形態に特徴的な動作について説明する。なお、以降の説明において、光学系デバイスから外部インターフェース１１を経由してタイミング調整回路１７へ順次入力されるバンド画像データの各々を、その入力順に、第１バンド画像データ、第２バンド画像データ、第３バンド画像データ・・・と呼ぶ。
【００４２】
図に示す連携状態１では、セルアレイの第１グループのセル３０が前段画像処理である色変換とサブサンプリングを実行し得る連携状態となる一方、第２グループのセル３０が後段画像処理の最初の画像処理である文字／イメージ分離を実行し得る連携状態となる。
この連携状態１が実現されると、タイミング調整回路１７から第１グループのセル３０へのバンド画像データの入力が開始される。この第１グループの各セル３０のうちデータの入力先となる先頭セルは、コンフィギュレーションカスタマイズプログラムにより特定される。第１グループのセル３０はタイミング調整回路１７から入力されてくる各バンド画像データに色変換とサブサンプリングを施して処理別バッファ領域に記憶する。
【００４３】
色変換とサブサンプリングが済んだ第１バンド画像データは処理別バッファ領域に記憶された後に直ちに同領域から読み出され、第２グループのセル３０へ入力される。この第２グループの各セル３０のうちデータの入力先となる先頭セルは、コンフィギュレーションカスタマイズプログラムにより特定される。第２グループのセル３０は第１バンド画像データに文字／イメージ分離を施し、文字／イメージ分離の済んだ第１バンド画像データをその画像データがそれまで記憶されていた処理別バッファ領域に上書きする。
【００４４】
文字／イメージ分離の済んだ第１バンド画像データが処理別バッファ領域に記憶されると、セルアレイが連携状態２へと遷移する。この連携状態の遷移が成されている間、タイミング調整回路１７による画像データの供給は停止される。また、第１グループのセル３０は後続するバンド画像データへの処理を第２グループのセル３０と並列して実行しており、図の例では、セルアレイが連携状態２に切り替わる時点において色変換とサブサンプリングの済んだ第２バンド画像データまでが処理別バッファ領域に記憶されている。
【００４５】
図に示す連携状態２では、セルアレイの第１グループのセル３０は依然として前段画像処理である色変換とサブサンプリングを実行し得る連携状態のままである一方、第２グループのセル３０は２番目の後段画像処理である平滑化を実行し得る連携状態に切り替わる。
この連携状態２が実現されると、タイミング調整回路１７から第１グループのセル３０へのバンド画像データの入力が再開され、第１グループの各セル３０はタイミング調整回路１７から供給されてくるバンド画像データに色変換とサブサンプリングを施す処理を再開する。なお、第１のグループの各セル３０の演算結果保持メモリ３３の記憶内容はコンフィギュレーションメモリ１３の記憶内容の書き換えがあってもリセットされないため、それら各セル３０は各々の演算結果保持メモリ３３の記憶内容と前段のセル３０から供給されるデータとを用いて処理を円滑に再開することが可能である。
【００４６】
そして、文字／イメージ分離の済んだ第１バンド画像データは連携状態２への遷移後に処理別バッファ領域から直ちに読み出され、第２グループのセル３０へ入力される。この第２グループの各セル３０のうちデータの入力先となる先頭セルは、コンフィギュレーションカスタマイズプログラムにより特定される。
第２グループのセル３０は第１バンド画像データに平滑化を施し、平滑化の済んだ第１バンド画像データをその画像データがそれまで記憶されていた処理別バッファ領域に上書きする。
【００４７】
平滑化の済んだ第１バンド画像データが処理別バッファ領域に記憶されると、セルアレイが連携状態３へと遷移する。この連携状態の遷移が成されている間、タイミング調整回路１７による画像データの供給は再び停止される。また、第１グループのセル３０は後続するバンド画像データへの処理を第２グループのセル３０と並列して実行しており、図の例では、セルアレイが連携状態３に切り替わる時点において色変換とサブサンプリングが済んだ第３バンド画像データまでが処理別バッファ領域に記憶されている。
【００４８】
図に示す連携状態３では、セルアレイの第１グループのセル３０は依然として前段画像処理である色変換とサブサンプリングを実行し得る連携状態のままである一方、第２グループのセル３０は３番目の後段画像処理であるエッジ強調を実行し得る連携状態に切り替わる。
この連携状態３が実現されると、タイミング調整回路１７から第１グループのセル３０へのバンド画像データの入力が再開され、第１グループの各セル３０はタイミング調整回路１７から供給されてくるバンド画像データに色変換とサブサンプリングを施す処理を再開する。
【００４９】
そして、平滑化の済んだ第１バンド画像データは連携状態３への遷移後に処理別バッファ領域から直ちに読み出され、第２グループのセル３０へ入力される。この第２グループの各セル３０のうちデータの入力先となる先頭セルは、コンフィギュレーションカスタマイズプログラムにより特定される。
第２グループのセル３０は第１バンド画像データにエッジ強調を施し、エッジ強調の済んだ第１バンド画像データをその画像データがそれまで記憶されていた処理別バッファ領域に上書きする。
【００５０】
エッジ強調の済んだ第１バンド画像データが処理別バッファ領域に記憶されると、セルアレイが連携状態４へと遷移する。この連携状態の遷移が成されている間、タイミング調整回路１７による画像データの供給は再び停止される。また、第１グループのセル３０は後続するバンド画像データへの処理を第２グループのセル３０と並列して実行しており、図の例では、セルアレイが連携状態４に切り替わる時点において色変換とサブサンプリングが済んだ第４バンド画像データまでが処理別バッファ領域に記憶されている。
【００５１】
図に示す連携状態４では、セルアレイの第１グループのセル３０は依然として前段画像処理である色変換とサブサンプリングを実行し得る連携状態のままである一方、第２グループのセル３０は４番目の後段画像処理である圧縮を実行し得る連携状態に切り替わる。
この連携状態４が実現されると、タイミング調整回路１７から第１グループのセル３０へのバンド画像データの入力が再開され、第１グループの各セル３０はタイミング調整回路１７から供給されてくるバンド画像データに色変換とサブサンプリングを施す処理を再開する。
【００５２】
そして、エッジ強調の済んでいる第１バンド画像データは連携状態４への遷移後に処理別バッファ領域から直ちに読み出され、第２グループのセル３０へ入力される。この第２グループの各セル３０のうちデータの入力先となる先頭セルは、コンフィギュレーションカスタマイズプログラムにより予め指定されている。
第２グループのセル３０は第１バンド画像データに圧縮を施し、圧縮の済んだ第１バンド画像データは外部インターフェース１１から後段のデバイスへ出力される。
【００５３】
以降は、図８に示したような連携状態の遷移が繰り返され、第１グループのセル３０による前段画像処理と第２グループのセル３０によるシーケンシャルな後段画像処理とが引き続き並列して実行されていくことになる。つまり、第１グループは、自グループの各セル３０の連携状態を維持したまま、タイミング調整回路１７から供給される各バンド画像データに対して色変換とサブサンプリングを実行する一方、第２グループは、自グループの各セル３０の連携状態を、文字／イメージ分離→平滑化→エッジ強調→圧縮と順次切り替えながら、色変換とサブサンプリングの済んだ各バンド画像データに対してそれら一連の処理を実行する。
【００５４】
以上説明した本実施形態では、リコンフィギュラブルプロセッサのセル３０を連係状態を維持する第１グループと連係状態を切り替える第２グループとに分け、画像データに施すべき一連の画像処理のうち最初の画像処理を第１グループのセル３０にその連携状態を維持しながら実行させる一方、後続する残りの画像処理を第２グループのセル３０にその連携状態を切り替えながら実行させる。このため、光学系デバイスから外部インターフェース１１への画像データの供給の速度に追随し得るような処理負荷の比較的軽い画像処理をこの第１グループのセル３０に実行させるような各セル別制御プログラム群を組み込んで画像処理装置１を駆動させるようにすれば、光学系デバイスからのデータの供給と画像処理の間の速度差を吸収するタイミング調整回路１７が、ラスタデータ数枚分に及ぶ大容量のデータの蓄積を余儀なくされずに済む。よって、同回路１７に内蔵させるメモリの容量をセルアレイの連係状態が遷移する間に光学系デバイスから供給されるデータの蓄積に耐え得る得るだけの小容量に止め、装置の低コスト化が実現される。
【００５５】
（他の実施形態）
本願発明は、種々の変形実施が可能である。
上記実施形態におけるデータパスプロセッサ１２のセルアレイは６４個のセル３０を縦横にそれぞれ８個ずつ並べてなるものであったが、セル３０の個数及びその配列はこれに限定されるものでない。
【００５６】
また、上記実施形態において、セルアレイを成す各セル３０の演算器３１は、加減算回路、乗算回路、否定論理積回路、排他的論理和回路、マルチプレクサなどの各種演算回路を含んで構成されていたが、加算と減算を別回路として構成してもよいし、比較回路、ディレイ回路、ビット演算回路などを有してもよい。要するに、各種画像処理で用いられる主要な演算機能を有してさえいれば、その回路構成の如何は問わない。
【００５７】
上記実施形態においては、画像データに施すべき一連の画像処理の例として、色変換→サブサンプリング→文字／イメージ分離→平滑化→エッジ強調→圧縮を挙げ、これら各処理のうち、色変換とサブサンプリングを前段画像処理にするとの前提で動作説明を行った。これに対し、画像データに施すべき一連の画像処理の内容は、コンフィギュレーションカスタマイズプログラムの作成段階において確定されるものであり、画像データに施すべき一連の画像処理の各々を如何なる内容とするか、及びそれらの最初から何番目までの処理を前段画像処理とするかはユーザが任意に設定可能である。
【図面の簡単な説明】
【００５８】
【図１】画像処理装置のハードウェア概略構成を示す図である。
【図２】データパスプロセッサの構成図である。
【図３】データパスプロセッサの構成図である。
【図４】コンフィギュレーションカスタマイズプログラムの構造図である。
【図５】コンフィギュレーションカスタマイズプログラムの構造図である。
【図６】カスタマイズプログラムの作成手順を示す図である。
【図７】各種データの入力内容を示すタイミングチャートである。
【図８】セルアレイの連携状態と処理別バッファ領域の記憶内容を示す図である。
【符号の説明】
【００５９】
１１…外部インターフェース、１２…データパスプロセッサ、１３…コンフィギュレーションメモリ、１４…コントローラプロセッサ、１５…ＤＲＡＭインターフェース、１６…ＰＣＩインターフェース、１７…タイミング調整回路、１８…ＤＭＡＣ、２０…ＤＲＡＭ、３１…演算器、３２…選択器、３３…演算結果保持メモリ、３４…入力端子、３５…出力端子、３６…コンフィギュレーションレジスタ、３７…読出器
【図１】
0004735408.tif 000002
【図２】
0004735408.tif 000003
【図３】
0004735408.tif 000004
【図４】
0004735408.tif 000005
【図５】
0004735408.tif 000006
【図６】
0004735408.tif 000007
【図７】
0004735408.tif 000008
【図８】
0004735408.tif 000009