(57)【特許請求の範囲】
【請求項１】
タンク内の液体レベルを感知するために適用されるレーダゲージにおいて、
レーダ送信およびレベルサンプリングをそれぞれ制御する送信周波数およびサンプル周波数を受信してレベル出力を発生するレーダゲージ回路と、
第１および第２クロック周波数を発生し、第１および第２クロック周波数間の差である第１周波数分離を設定する制御入力を有するクロック発生源と、
前記クロック発生源に結合されて第１周波数分離の関数としての評価出力を発生する分離感知回路と、
前記評価出力を受信するとともに、前記第１周波数分離を測定する時間を提供するタイマと、前記制御入力にフィードバックされる前記第１の周波数分離を安定化するための、前記タイマの計時により得られた前記評価出力に基づく制御出力とを有し、さらに前記第１周波数分離の関数であるレベル出力を修正する修正回路を有する制御装置とを備えたレーダゲージ。
【請求項２】
前記第１および第２クロック周波数を分割して送信周波数およびサンプル周波数を発生し、該送信周波数およびサンプル周波数間の差である第２周波数分離を生成する分割回路と、
前記分割回路に結合され、前記第２周波数分離の関数であり前記制御装置に結合される第２評価出力を発生する分離感知回路とをさらに備え、
前記修正回路は前記第２周波数分離の関数であるレベル出力を修正する請求項１記載のレーダゲージ。
【請求項３】
前記分離感知回路が、
前記サンプル周波数の極性を感知し、該極性を表すさらなる評価出力を発生する回路をさらに備えた請求項２記載のレーダゲージ。
【請求項４】
前記クロック発生源が、
前記制御出力によって制御されて前記第２クロック周波数を発生する電圧制御発振器を備えた請求項１記載のレーダゲージ。
【請求項５】
前記制御装置が、前記制御出力を発生するデジタル／アナログ変換器を備えた請求項４記載のレーダゲージ。
【請求項６】
前記制御装置が、評価出力の時間間隔を測定するタイマを含む請求項１記載のレーダゲージ。
【請求項７】
前記レベル出力が、現在タイマ測定値の関数である現在距離計算値を含む請求項６記載のレーダゲージ。
【請求項８】
前記制御装置が、ある時間間隔における評価出力を計数するタイマ測定を実行するタイマを含む請求項１記載のレーダゲージ。
【請求項９】
前記レベル出力が、現在タイマ測定値の関数である現在距離計算値を含む請求項８記載のレーダゲージ。
【請求項１０】
前記レーダゲージ回路が、前記送信クロックおよびサンプルクロックによってそれぞれ制御される送信パルス発生器およびサンプルパルス発生器を含む請求項１記載のレーダゲージ。
【請求項１１】
前記レーダゲージが４−２０ｍＡアナログ電流で単独に付勢されるとともに、４−２０ｍＡアナログ電流で付勢される電圧調整器を含む請求項１記載のレーダゲージ。
【請求項１２】
タンク内の液面レベルを感知するために適用されるレーダゲージのクロック発生を安定化させる方法において、
制御入力で制御される第１周波数分離によって互いに分離される第１および第２クロック周波数を発生し、
前記第１周波数分離の関数としての第１評価出力を発生し、
前記評価出力の関数としての前記第１周波数分離を安定化させるため前記制御入力にフィードバックされる制御出力を発生し、
前記第１および第２クロック周波数間の差であって、前記安定化された第１周波数分離の関数であるレベル出力を発生し、該レベル出力が前記第１周波数分離の関数として修正される方法。
【請求項１３】
さらに、前記第１および第２クロック周波数を分割することにより互いに分離される送信周波数およびサンプル周波数間の差である第２周波数分離を発生し、
前記第２周波数分離の関数としての第２評価出力を発生し、
さらに前記第２評価出力の関数としての制御出力を発生し、
前記第２評価出力の関数としてのレベル出力を修正する請求項１２記載の方法。
【請求項１４】
さらに、サンプルクロックの極性を感知し、極性を表すさらなる評価出力を発生する請求項１２記載の方法。
【請求項１５】
さらに、発振器制御電圧が制御出力によって制御される電圧制御発振器内で第２クロック周波数を発生する請求項１２記載の方法。
【請求項１６】
さらに、デジタル／アナログ変換器内で発振器制御電圧を発生する請求項１５記載の方法。
【請求項１７】
タンク内の液体レベルを感知するために適用されるレーダゲージにおいて、
レベル出力を発生するため、レーダ送信およびレベルサンプリングをそれぞれ制御する送信周波数およびサンプル周波数を受信する手段と、
第１および第２クロック周波数間の差である第１周波数分離を発生し、クロック発生源が、該第１周波数分離を設定する制御入力を有する手段と、
前記第１および第２クロック周波数を分割し、前記送信周波数およびサンプル周波数間の差である第２周波数分離を発生する手段と、
前記第１および第２周波数分離を感知し、前記第１および第２周波数分離の関数である評価出力を発生する手段と、
前記評価出力の関数である第１周波数分離を安定化し、前記制御入力にフィードバックされる制御出力を制御する手段とを備えたレーダゲージ。
【請求項１８】
前記サンプルクロックの極性を感知し、該極性を表すさらなる評価出力を発生する手段をさらに備えた請求項１７記載のレーダゲージ。
【発明の詳細な説明】
【０００１】
発明の背景
プロセス貯蔵タンク内のレベル（液面高さ）測定にパルス経過時間型のレーダゲージが使用される。これらのゲージは貯蔵タンクの頂部に装着され、タンク内に貯蔵される製品の表面に向けてマイクロ波エネルギのパルスを送信する。そして、ゲージは前記表面で反射されるエネルギを受信し、パルスの経過時間に基づいて製品のレベルを計算する。
【０００２】
図２に、送信クロックおよびサンプルクロックを作る従来技術の回路１１０を示す。この種の回路はマックイーワン(McEwan)の米国特許５，５６３，６０５号に記載されている。この回路は、遅延制御ランプ(RAMP)１１８で制御される可変遅延発生器１１６の中で位相遅延を連続的に増大することによってサンプル・クロック１１４が発生されるので、ただ一つの発振器つまりシステムクロック１１２を必要とする利点を有する。位相遅延回路は繰り返し可能に設計でき、したがって、この回路設計を使用することで種々の周波数の変化による誤差は低減される。しかし、この回路は、深刻な位相ジッタつまりサンプル・クロックの不安定という欠点を有している。この欠点は、位相遅延発生器の一部に必要とされる高速比較器の性能の制限に起因する。
【０００３】
費用や複雑な回路を使わない、安定したレーダゲージの回路が必要とされている。
【０００４】
発明の概要
本発明では、制御装置が制御出力をクロック発生源にフィードバックする。このフィードバックにより、クロック発生源で発生された第１および第２クロック周波数間の第１周波数分離は安定化する。分離感知回路がクロック発生源に結合され、前記第１周波数分離の関数としての評価出力を発生する。評価出力は制御出力を制御する制御装置に結合される。レーダゲージ回路は第１周波数つまり送信周波数および第２周波数つまりサンプル周波数を受信し、送信およびサンプリング周波数の関数であるレーダ送信およびレベルサンプリングを制御する。レーダゲージ回路は、安定化され、かつ修正された周波数分離の関数としてのレベル出力を発生する。
【０００５】
図面の簡単な説明
図１はレーダレベルゲージの第１のブロック図を示す。
図２はレーダレベルゲージの従来技術を示す。
図３はレーダレベルゲージの具体的な設置環境を示す。
図４はレーダレベルゲージの分解図である。
図５は分割回路を有するレーダレベルゲージの第２のブロック図を示す。
図６は分割器を有するレーダレベルゲージの第３のブロック図を示す。
図７はレーダレベルゲージの第４のブロック図を示す。
図８はレーダレベルゲージ用評価回路の回路図を示す。
【０００６】
実施例の詳細な説明
図１に、タンク内の流体のレベルを感知するレーダゲージ回路（詳細は図７に関して後述）に使用することができるクロック制御回路１００を示す。図７のレーダゲージ回路は、レーダ送信およびレベルサンプリングをそれぞれ制御するライン１２６上の送信周波数およびライン１２８上のサンプル周波数を受信するのに好適である。図７においてレーダゲージ回路はレベル出力２０２を発生する。
【０００７】
図１において、クロック発生源はシステムクロック１０６およびＶＣＯ１０４からなる。クロック発生源はライン１０７上に第１クロック周波数を発生し、ライン１０５上に第２クロック周波数を発生する。第１クロック周波数と第２クロック周波数との差を第１周波数分離と呼ぶ。クロック発生源は、ＶＣＯ周波数の制御によって第１及び第２クロック周波数間の第１周波数分離をセットする制御入力１０９を有する。分離感知回路すなわち差分周波数検出器１１１がクロック発生源に結合され、第１周波数分離の関数である評価出力１１３を発生する。マイクロプロセッサシステムで構成できる制御装置１０２は評価出力１１３を受信する。制御装置は第１周波数分離を計測するタイマ１１５を有する。制御装置はＤ／Ａ変換器１０８を経由して制御入力１０９にフィードバックする制御出力１１６を発生する。このフィードバックは評価出力１１３を計時するというタイマ１１５の機能によって第１周波数分離を安定化する。制御回路１０２はさらに、第１周波数分離の関数であるレベル出力を修正する好ましくはソフトウェアからなる修正回路１１７を有する。
【０００８】
図１の回路１００はフィードバックループ中にマイクロプロセッサ１０２を使用し、ＶＣＯ１０４の周波数がシステムクロック１０６の周波数に対して固定された差分だけ偏倚されるように制御する。この回路中において、２つの発振器１０４、１０６間の差分周波数は正確に制御される。システムクロック１０６およびＶＣＯ１０４は共に時間の経過に伴って継続的にドリフトするので、これらを非常に正確なオフセット周波数に固定して維持するのは困難である。さらに、距離の測定はシステムクロック１０６およびサンプルクロック１２８が同位相のときに開始する。したがって、これら２つの発振器１０４，１０６が同位相であるときを検出する回路が使用される。Ｄ／Ａ変換器１０８の電圧は各測定中は固定される。これは、一般的に発振器が距離の測定中に正確な差分周波数からほんのわずかにドリフトされるにすぎないことを意味する。これによって、距離測定における安定性の向上がもたらされる。
【０００９】
図３は本発明のマイクロ波レーダレベルゲージが設けられたプロセスタンク１０を示す図である。プロセスタンク１０は液体１２で満たされ、その高さつまりレベルはレーダレベルゲージ１４で測定される。レーダレベルゲージ１４はタンク頂部にあるタンクポート１６に装着され、タンクに対して封止される。レーダレベルゲージ１４はポート１６を通り、導波管に沿ってマイクロ波エネルギを送信し、タンク内の液体のレベルの表示を与える液面１３からの反射エネルギを受信する。
【００１０】
レーダレベルゲージ１４は、電子回路ハウジング２０、ハウジング・フランジ間アダプタ２２、プロセス結合フランジ２４およびアンテナ２６を含む。レーダレベルゲージ１４はポート１６の周りにあってタンク１０の頂部に固定されるスタンドオフ・パイプ２８に装着される。スタンドオフ・パイプ２８にタンクフランジ３０が固定される。プロセス結合フランジ２４はボルトでタンクフランジ３０にしっかりと固定され、適当なガスケットで封止される。プロセス結合フランジ２４はアダプタ２２および電子回路ハウジング２０の双方を保持する。
【００１１】
図４はレーダレベルゲージ１４の分解斜視図である。電子回路ハウジング２０は壁３６で分離された端子区画３２および電子回路区画３４を含む。電子回路区画３４内の電子回路に対する外部電気結合部を提供する端子ブロック３８が端子区画３２内に装着される。外部電気結合部はレーダレベルゲージ１４をプロセス制御リンク、例えば、２線または４線プロセス制御ループつまりプロセス制御バスに結合するために使用される。レーダレベルゲージ１４はこれを介して電力および信号情報を受信し、レベル測定値およびその他のステータス情報を送信する。カバー４０が端子区画３２に螺着され、外部環境に対して端子区画を封止する。マイクロ波エネルギを送信し、かつその反射信号を受信するため、およびセンサ計算部を形成するために使用される電子回路が、電子回路区画３４内に装着されるプリント回路基板４２のスタック上に設けられる。この電子回路は工業上周知のものである。カバー４４が電子回路区画３４に螺着され、外部環境に対して電子回路区画を封止する。
【００１２】
プリント回路基板４２のスタックからなる電子回路は、同軸ケーブル（coax）結合部４６を通じてマイクロ波エネルギを提供する。この同軸ケーブル結合部は同軸−矩形導波管アダプタ４８に結合され、電子回路ハウジング２０内に配置される。同軸−矩形導波管アダプタ４８はハウジング・フランジアダプタ２２の立ち上がりボス５０にねじで固定される。マイクロ波エネルギをアンテナ２６へ送信し、さらにアンテナ２６から送信するための導波管開口５２がアダプタ２２を通過して延長されている。アダプタ２２は装着プレート５４を含み、このプレートはボルト５８で電子回路ハウジング２０の下部ハウジングフランジ５６に固定される。装着プレート６０がボルト６２によってプロセス装着フランジ２４に固定される。アンテナ２６はボルト６４でプロセス結合フランジ２４の下面に固定される。アンテナ２６は通常の設計のものであって、アダプタ２２内の導波管開口５２およびフランジ２４を貫通する開口７６と一列に並ぶ上端の中央孔を含む。より少ない要求に対する用途には他の型のハウジングおよび組立方法を使用することができる。
【００１３】
図５はタンク内の液面レベルを感知するために適用されるレーダゲージ１２０のブロック図である。レーダゲージ１２０は、レーダ送信１３０および液面レベル１２２のレベルサンプリングをそれぞれ制御するための送信周波数１２６およびサンプル周波数１２８を受信するのに好適なレーダゲージ回路１２４を含む。レーダゲージ回路１２４は周波数分離の変化のために制御装置１５４で修正されるレベル出力を発生する。クロック発生源１３４は第１クロック周波数１３６および第２クロック周波数１３８を発生するとともに、第１及び第２クロック周波数間の第１周波数分離１４２を設定する制御入力１４０を有する。分割回路１４６は第１及び第２クロック周波数１３６，１３８を分離し、送信およびサンプル周波数１２６，１２８を発生する。送信およびサンプリング周波数１２６，１２８は第２周波数分離１４８によって互いに分離される。分離感知回路１５０が分割回路１４６に結合され、第１及び第２周波数分離１４２、１４８の関数としての評価出力１５２を発生する。制御回路１５４は評価出力１５２を受信する。この制御回路１５４は制御入力１４０にフィードバックされ、評価出力１５２の関数としての第１周波数分離１４２を安定化する制御出力１５６を有する。制御装置はさらにライン１５３上の無修正レベル出力を受信し、周波数分離のための修正を行い、ライン１５５上に修正済みのレベル信号を供給する。
【００１４】
図６はレーダゲージの更なる実施例１６０のブロック図である。図６〜図８では、参照符号は図５で使用されたの同じものであって、図５のものと同様または対応する特徴を示すものを使用する。クロック発生源１３４はシステムクロック１６０、具体的にはゲージ回路１２４に対する他のクロック機能にも使用することができる水晶制御発振器を含む。クロック発生源１３４は、制御入力１４０の周波数制御電圧を受信し第２クロック周波数１３８を発生する電圧制御発振器（ＶＣＯ）１６２をさらに含む。分離感知回路１５０は、周波数１３６、１３８間の第１周波数差分を感知する第１周波数差分検出回路１６４を含む。分離感知回路１５０はまた周波数１２６，１２８間の第２周波数差分を感知する第２周波数差分検出器回路１６６を含む。分離感知回路１５０はさらにサンプルクロック１２８の極性を感知し、極性を表す更なる評価出力１７０を発生する送信サンプル極性検出器回路１６８を含む。
【００１５】
図６において、制御装置１５４は制御出力１５６を発生するデジタル／アナログ変換器１７２を含む。制御装置１５４はタイマ１７４を含む。タイマ１７４は評価出力１５２の時間間隔を測定することができる。タイマ１７４はまた周波数差分の現在値を計数し、この現在値をゲージ回路１２４に供給する。こうして、この周波数差分の現在値に基づいてレベル出力１３２が計算される。この現在値には現在測定が行われている間の第１および第２周波数１３６，１３８のドリフトが加味されている。ゲージ回路１２４はこの現在値に基づくレベル出力を計算し、出力は現在タイマ測定値の関数として安定化される。タイマ１７４はハードウェア、マイクロプロセッサ１７６上で走るソフトウェア、またはハードウェアおよびソフトウェアの組み合わせで構成できる。タイマ１７４は選択された時間間隔における評価出力カウントのタイマ測定を行うことができる。また、カウント数は選択でき、選択されたカウント数の時間間隔を測定できる。
【００１６】
図７に、レーダゲージ回路１２４の細部構造をさらに詳細に示す。ゲージ回路１２４は図示のように安定化クロック制御装置１８０から送信及びサンプルクロック１２６，１２８を受信する。安定化クロック制御装置１８０は図５に符号１３４，１４６，１５０，１５４で示す回路を含む。送信パルス発生器１８２は送信クロック１２６を受信し、パルス高周波マイクロ波回路である送信発振器１８４を制御する。送信発振器１８４はパワースプリッタ１８８を通じてアンテナ１８６に供給されるマイクロ波出力パルスを発生する。サンプルパルス発生器１９０はサンプルクロック１２８を受信し、受信発振器１９２を制御する。受信発振器１９２は参照波形をパルス受信器１９４に供給する。パルス受信器１９４はアンテナ１８６から戻りエコーをパワースプリッタ１８８を通して受信する。パルス受信器１９４は受信発振器１９２からの参照波形および戻りエコーを結合または混合し、低コスト、低周波数の電気受信増幅器１９８による処理のために十分に低い低周波数出力をライン１９６上に発生する。マイクロ波測定値を低周波数に切り換えるための、例えば符号１８２，１９０，１９４で示される低周波数回路を使用した構成は等価時間サンプリングと呼ばれる。例えば、インスツルメント・ソサイアティ・オブ・アメリカ誌（Instrument Society of America paper）(ISA#93-319(1993))に掲載されたヒューゴ・ラング(Hugo Lang)とウルフギャング・ルブケ(Wolfgang Lubke）による「プロセスアプリケーションにおいて液体および固体のレベルを測定するためマイクロ波パルスを用いたスマート送信機(Smart Transmitter using microwave pulses to measure the level of liquids and solid in process application)」から既知である。
【００１７】
レーダゲージ回路１２４は、送信クロック１２６およびサンプルクロック１２８でそれぞれ制御される送信パルス発生器１８２およびサンプルパルス発生器１９０を含む。受信増幅器１９８の出力はＡ／Ｄ変換器２０６に結合され、マイクロコントローラ２０８で使用するため、増幅信号がデジタル形式に変換される。マイクロコントローラ２０８はレベルを計算し、４−２０ｍＡ出力回路２１２に対するレベル出力をライン２１０上に供給する。出力回路２１２は、レーダレベルゲージを付勢する前記４−２０ｍＡ電流がレベルを表すアナログ値となるように制御する。マイクロコントローラ２０８ではメモリ２１４を使用し、さらにデジタルＩ／Ｏ回路２１６に結合されて、４−２０ｍＡループを介した２方向デジタル通信を提供する。デジタル通信はハート（ＨＡＲＴ）もしくはフィールドバス形式、またはその他の公知のデジタル形式により可能である。ブロックコンデンサ２１８がデジタルＩ／Ｏ回路および４−２０ｍＡループ間に挿入され、デジタルＩ／Ｏ回路を通じてアナログ電流が流れるのを阻止する。図７のレーダゲージは４−２０ｍＡアナログ電流２０２によって単独に付勢され、４−２０ｍＡアナログ電流によって付勢される電圧調節器２０４を含む。
【００１８】
図５〜図７の回路では、タンク内の液面レベルを感知するための周波数安定化が採用される。制御入力で制御される第１周波数分離によって互いに分離される第１及び第２クロック周波数が発生される。第１及び第２クロック周波数は分割され、第２周波数分離によって互いに分離された送信およびサンプル周波数を発生する。第１及び第２周波数分離の関数として評価出力が発生される。制御出力が発生され、評価出力の関数としての第１周波数分離を安定化する制御入力にフィードバックされる。安定化された第１周波数分離の関数としてレベル出力が発生される。
【００１９】
これらのプロセス実行のためのプログラムは、タンク内の液面レベル感知に適用されるレーダゲージ内のプロセッサで実行するための複数のシーケンス命令が格納されているコンピュータ読み出し可能媒体から制御装置１５４にロードされることができる。
【００２０】
図８には、回路１４６、１５０のような分割回路および分離感知回路の回路図を示す。システムクロック周波数２５０およびＶＣＯ周波数２５２が受信される。第１の２分周回路２５４はシステムクロック周波数を分周し、送信クロック周波数１２６を発生する。第２の２分周回路２５６はＶＣＯ周波数を受信しサンプルクロック周波数１２８を発生する。第１周波数差分回路２５８はシステムクロック周波数およびＶＣＯ周波数の双方を受信し、第１周波数差分出力２６０を発生する。第２周波数差分回路２６２は送信クロック周波数およびサンプルクロック周波数を受信して第２周波数差分出力２６４を発生する。極性検知回路２６６は第２周波数差分出力に対するサンプルクロックの極性を感知して、極性つまりサイン出力２６８を発生する。図８における各機能は図８に示すように配線された低コストタイプの７４７４クロックＤフリップフロップによって実現することができる。
【００２１】
サンプル極性検出器は、送信クロックの前縁が第２差分周波数検出器のＱ／出力をトグル（切替え）した後に、サンプルクロックの極性を保持するラッチとして接続されている。送信サンプル極性検出器の出力はマイクロプロセッサに結合されて、サンプルクロックが送信クロックより低周波数または高周波数のいずれであるかを指示する。極性検出器は、周波数差分の絶対値におけるあいまいさを解決する。
【００２２】
安定化を伴うレーダレベルゲージは低コストおよび低相ジッタという利点を有し、同時に全体の性能を改善している。
【００２３】
安定化により、改善された性能で低コストのパルスマイクロ波レーダ測定を行うことができる。この方法は、周波数を正確に発生又は制御する試みとは対照的に、このシステムに要求される二つの遮断クロック周波数間の差分を測定し、修正することを含む。
【００２４】
マイクロプロセッサ内のタイマは第１及び第２差分周波数検出器の出力を計数または計時する。これら計数または計時に基づき、マイクロプロセッサは送信周波数およびサンプル周波数間の周波数差分の絶対値を表すリアルタイムデータを計算する。それからマイクロプロセッサは、差分周波数を所望範囲に維持するためにＶＣＯに供給される制御電圧を調節するアルゴリズムを実行する。マイクロプロセッサ内の制御アルゴリズムは厳密に周波数差分を制御するのではなく、所望範囲内での制限された制御のみを維持するよう調節される。周波数差分を厳密に制御するよりもむしろ制限された制御を使用することは、周波数制御において、低電力で低分解能な要素を使用可能にすることができる。発振器のドリフトは、これを制御する低電力や低分解能回路には速すぎ、測定毎の周波数差分計数を幾分異ならせる。
【００２５】
さらに、距離が測定されている正確な時間における幾分変化する差分周波数を正確に計数するためのタイマが使用される。そして、マイクロプロセッサは差分周波数の実際の計数に基づく距離計算を調整する。タイマは、ハードウェアによるタイマ、マイクロプロセッサ内に設けられるソフトウェア、または両者の組み合わせであることができる。距離計算のためのマイクロプロセッサのアルゴリズムまたは式において、周波数差分項ΔＦはタイマによって測定されるリアルタイム変数であり、定数項または補償のためにまれに調節される項ではない。
【００２６】
周波数差分の正確な計数と周波数差分の制限された制御との組み合わせによって、測定期間中の周波数変動のための距離測定の正確な修正の結果による高い精度と組み合わせた相ジッタに起因する低ノイズでのレーダゲージの操作が可能となり、レーダゲージの全体性能が改善される。サンプルクロック上の速い相ジッタは不安定な等価時間測定とレベル出力１３２の不安定をもたらす。
【００２７】
本発明を好ましい実施例を参照して説明したが、当業者は、発明の範囲をはずれることがない形式や詳細の変更が可能であることを認めるであろう。
【図面の簡単な説明】
【図１】  レーダレベルゲージの第１のブロック図を示す。
【図２】  レーダレベルゲージの従来技術を示す。
【図５】  分割回路を有するレーダレベルゲージの第２のブロック図を示す。
【図６】  分割器を有するレーダレベルゲージの第３のブロック図を示す。
【図７】  レーダレベルゲージの第４のブロック図を示す。
【図８】  レーダレベルゲージ用評価回路の回路図を示す。
【符号の説明】
１２０……レーダゲージ、１２２……液面レベル、１２４……レーダゲージ回路、１２６……送信周波数、１２８……サンプル周波数、１３０……レーダ送信、１３２……レベル出力、１３４……クロック発生源、１３６……第１クロック周波数、１３８……第２クロック周波数、１４０……制御入力、１４２……第１周波数分離、１４６……分割回路、１４８……第２周波数分離、１５０……分離感知回路、１５２……評価出力、１５３、１５５……ライン、１５４……制御回路、１５６……制御出力
【図１】
0004651251.tif 000002
【図２】
0004651251.tif 000003
【図３】
0004651251.tif 000004
【図４】
0004651251.tif 000005
【図５】
0004651251.tif 000006
【図６】
0004651251.tif 000007
【図７】
0004651251.tif 000008
【図８】
0004651251.tif 000009