(57)【特許請求の範囲】
【請求項１】
配線パターンが形成された第１の絶縁基板に、素子を搭載する部分が開口したパターンを有する第２の絶縁基板が貼り合わされた配線基板と、
前記第２の絶縁基板の開口部にて前記第１の絶縁基板に搭載され、ボンディング・ワイヤにより前記第１の絶縁基板に電気的に接続されたベアチップＩＣと、
前記開口部に充填され、前記開口部に搭載された素子およびボンディング・ワイヤを封止するエポキシ系樹脂と、
を具備し、
前記第１の絶縁基板には、前記配線基板と他の部材とを電気的に接続する端子がはんだ付けされる端子孔が設けられ、
前記第２の絶縁基板には、前記第１の絶縁基板の前記端子孔に対応する位置に、該端子孔より広い幅で、かつ該第２の絶縁基板の表裏に貫通する貫通孔が設けられていることを特徴とする実装基板。
【請求項２】
前記第１の絶縁基板は単層または多層の回路基板であることを特徴とする請求項１に記載の実装基板。
【請求項３】
前記第１の絶縁基板と前記第２の絶縁基板は同種の材料でできていることを特徴とする請求項１または２に記載の実装基板。
【請求項４】
スイッチング素子を搭載したパワー回路基板と、前記スイッチング素子の制御用ＩＣを構成するベアチップＩＣを搭載した制御回路基板とが同一のケース内に収納された半導体装置であって、
前記制御回路基板は、配線パターンが形成された第１の絶縁基板に、素子を搭載する部分が開口したパターンを有する第２の絶縁基板が貼り合わされ、かつ前記ベアチップＩＣが前記第２の絶縁基板の開口部にて前記第１の絶縁基板に搭載されてボンディング・ワイヤにより前記第１の絶縁基板に電気的に接続され、さらに前記開口部に搭載された素子およびボンディング・ワイヤが前記開口部に充填されたエポキシ系樹脂により封止された基板であり、
前記第１の絶縁基板には、前記制御回路基板と少なくとも前記パワー回路基板とを電気的に接続する端子がはんだ付けされる端子孔が設けられ、
前記第２の絶縁基板には、前記第１の絶縁基板の前記端子孔に対応する位置に、該端子孔より広い幅で、かつ該第２の絶縁基板の表裏に貫通する貫通孔が設けられていることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、実装基板およびその実装基板を用いた半導体装置に関し、特にインバータ等の出力変換パワー回路とその駆動回路や制御回路などを内蔵したインテリジェント・パワー・モジュール（以下、ＩＰＭとする）に用いられる実装基板、およびＩＰＭを構成する半導体装置に関する。
【０００２】
【従来の技術】
一般に、ＩＰＭでは片面基板または多層基板でできた制御回路基板が用いられる。図５は従来の制御回路基板の構造を示す断面図である。図５に示すように、制御回路基板１はベアチップＩＣ１１や図示しない電子部品などを搭載しており、ＩＰＭケース１２内に収納される。その状態でＩＰＭケース１２内にはゲル状のシリコーン樹脂１３が充填され、ベアチップＩＣ１１、そのボンディング・ワイヤ１４および電子部品はシリコーン樹脂１３により封止される。なお、片面基板とは、基板表面にだけ回路パターンが形成されているものであり、また多層基板とは、基板の表面だけでなく、基板の裏面または基板の中にも回路パターンを設けたものである。
【０００３】
【発明が解決しようとする課題】
しかしながら、上述した従来の制御回路基板では、ベアチップＩＣやボンディング・ワイヤが露出しているため、その取り扱いに注意を要するという問題点がある。また、ベアチップＩＣや抵抗チップ等の電子部品がゲル中にあるため、ＴＨＢ試験や硫化水素試験やオイル試験などの環境試験に対して比較的弱いという問題点がある。そこで、ベアチップＩＣに代えて、ベアチップを樹脂等に封入したパッケージＩＣを用いることも考えられるが、その場合にはＩＣ自体が大型化し、大幅なコスト増となり、近接したリード端子をＡｇペーストなどで回路基板に接着する際のヒゲの発生により回路がショートし易いという問題点がある。
【０００４】
本発明は、上記問題点に鑑みてなされたものであって、ベアチップＩＣを搭載し、取り扱いが容易で環境試験にも強い実装基板、およびその実装基板を用いた半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる実装基板は、電子部品やベアチップＩＣを搭載する部分を凹部とし、その凹部に電子部品やベアチップＩＣを搭載してワイヤボンディングし、さらにその凹部をエポキシ系樹脂により封止したものである。この発明によれば、実装基板の凹部に電子部品やベアチップＩＣが搭載され、それらがボンディング・ワイヤとともにエポキシ系樹脂により封止される。また、実装基板には、他の部材が電気的に接続される端子がはんだ付けされる端子孔と、端子孔に対応する位置に、該端子孔より広い幅を有する貫通孔が設けられている。この発明によれば、実装基板の端子孔に対応する箇所に形成される凹部が、端子孔および貫通孔に差し込まれたリードピンをはんだ付けする際のはんだの受けとなる。
【０００６】
また、上記目的を達成するため、本発明にかかる半導体装置は、実装基板の凹部に電子部品やベアチップＩＣが搭載され、それら電子部品、ベアチップＩＣおよびボンディング・ワイヤが、前記凹部に充填されたエポキシ系樹脂により封止された構造の制御回路基板と、スイッチング素子を搭載したパワー回路基板とを同一のケース内に収納したものである。この発明によれば、制御回路基板の凹部に電子部品やベアチップＩＣが搭載され、それらがボンディング・ワイヤとともにエポキシ系樹脂により封止される。また、制御回路基板には、他の部材が電気的に接続される端子がはんだ付けされる端子孔と、端子孔に対応する位置に、該端子孔より広い幅を有する貫通孔が設けられている。この発明によれば、制御回路基板の端子孔に対応する箇所に形成される凹部が、端子孔および貫通孔に差し込まれたリードピンをはんだ付けする際のはんだの受けとなる。
【０００７】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。以下の実施の形態では、本発明にかかる実装基板を３相インバータ・モジュールの制御回路基板に適用した例について説明する。図１は、本発明にかかる実装基板を適用した３相インバータ・モジュールの制御回路基板を示す平面図であり、図２および図３はそれぞれ図１の切断線Ａ−ＡおよびＢ−Ｂにおける構造を示す断面図である。
【０００８】
図１〜図３に示すように、制御回路基板２は、第１の絶縁基板である下側基板２１上に、第２の絶縁基板である上側基板２６が貼り合わされて一体化された構成となっている。下側基板２１と上側基板２６との貼り合わせには、図示省略するが、たとえば多層基板の貼り合わせに用いられる基板貼り合わせ接着シートが用いられる。ここで、下側基板２１および上側基板２６は同種または同じ材料でできているのが好ましい。その理由は、制御回路基板２の熱膨張により基板に反りが発生するのをできるだけ抑えるためである。
【０００９】
下側基板２１は片面基板または多層基板でできている。上側基板２６には、抵抗チップやコンデンサチップなどの電子部品３１、またはベアチップＩＣ３２の実装箇所に対応する位置に、表裏に貫通する１または２以上の開口部２７が設けられている。また、上側基板２６には、下側基板２１の端子孔２２に対応する位置に、表裏に貫通する複数の孔２８が設けられている。開口部２７は電子部品３１やベアチップＩＣ３２を単独または２個以上を一つのグループとして包含する程度の大きさである。一方、端子孔２２に対応する貫通孔２８は１個の端子孔２２に対応しており、互いに他の貫通孔２８から独立している。つまり、隣り合う貫通孔２８どうしはつながっていない。
【００１０】
このような開口部２７および貫通孔２８を有する上側基板２６が下側基板２１に貼り合わされていることにより、制御回路基板２の、電子部品３１またはベアチップＩＣ３２の実装箇所に凹部が形成される。この凹部には面実装型の電子部品３１やベアチップＩＣ３２がはんだ付けにより実装される。ベアチップＩＣ３２はボンディング・ワイヤ３３により下側基板２１に電気的に接続される。そして、凹部内にエポキシ系樹脂４が充填され、それが固化することにより、電子部品３１、ベアチップＩＣ３２およびボンディング・ワイヤ３３はエポキシ系樹脂４中に封入される。したがって、この凹部の深さ、すなわち上側基板２６の厚さは、この凹部内に実装される電子部品３１、ベアチップＩＣ３２およびそのボンディング・ワイヤ３３のすべてがおさまる程度である。なお、平面上に樹脂をポッティングすると流れてしまうため、樹脂の流れ止めのため、および樹脂高さを保持するためのコーディング治具が必要となる。しかし、電子部品３１またはベアチップＩＣ３２の実装箇所の凹部の壁面がコーティング治具の役割を果たすため、コーティング治具を必要としない。また、端子孔２２に対応する箇所に形成される凹部は、端子孔２２および貫通孔２８に差し込まれたリードピンをはんだ付けする際のはんだの受けとなる。
【００１１】
図４は、本発明にかかる半導体装置を適用した３相インバータ・モジュールを示す分解斜視図である。このモジュールは、モータ制御のためのインバータ等のスイッチング素子を搭載したパワー回路基板５、およびそのスイッチング素子を制御するためのベアチップＩＣを搭載した制御回路基板２を、ピン形状の端子を有するコネクタ６とともに同一のケース７に収納して蓋体８で塞ぎ、ガイドピン９を取り付けたものである。制御回路基板２は、上述したように、開口部２７および貫通孔２８を有する上側基板２６を下側基板２１に貼り合わせたものである。パワー回路基板５は、セラミック等の絶縁基板の表面に回路パターンを形成したものであり、図には現われていない銅の薄板を介して銅ベース上に搭載されている。
【００１２】
パワー回路基板５は、ケース７の上面から突出する外部接続用のリードピン７１にボンディング・ワイヤにより電気的に接続されている。制御回路基板２は、ケース７内の、パワー回路基板５にボンディング・ワイヤにより電気的に接続された内部接続用のリードピン７２が、上述した一部の端子孔２２にはんだ付けされることにより、パワー回路基板５と電気的に接続される。コネクタ６は、蓋体８の上に突出する外部接続用のリードピン６１と、制御回路基板２の一部の端子孔２２にはんだ付けされる内部接続用のリードピン６２を有する。
【００１３】
上述した実施の形態によれば、制御回路基板２の凹部に電子部品３１やベアチップＩＣ３２が搭載され、それらがボンディング・ワイヤ３３とともにエポキシ系樹脂４により封止されるため、それら電子部品３１、ベアチップＩＣ３２およびボンディング・ワイヤ３３などが露出しないので、制御回路基板２の取り扱いがカード方式のように容易になるとともに、制御回路基板２の交換も容易におこなえる。
【００１４】
また、ＴＨＢ試験（高温高湿逆デバイス印加試験）や硫化水素試験やオイル試験などの環境試験による信頼性が向上するとともに、それによって硫化水素対策として金電極を用いた高価なチップ抵抗などの部品を用いる必要がないので、低コスト化および小型化が可能である。また、従来のようなシリコーン樹脂による封止が不要となるため、この制御回路基板２を用いたモジュールを薄型にすることができる。また、制御回路基板２の両面にシールド層を設けることが可能となり、そうすることによってノイズ耐量が向上するという効果が得られる。
【００１５】
なお、ＴＨＢ試験の条件は、特に限定しないが、たとえばＥＩＡＪ  Ｂ−１２２Ａ  条件  Ｃの規格に準拠し、保存温度８５±２℃、相対湿度８５±５％、印加電圧０．８×Ｖｍａｘ、試験時間１０００時間である。Ｖｍａｘは、ＩＣを搭載した基板であるので２０Ｖである。また、硫化水素試験の条件は、ＪＥＩＤＡ−３８を参考規格とし、温度６０℃、濃度３ｐｐｍ、湿度９５％、試験時間２０００時間である。
【００１６】
以上において本発明は、制御回路基板２の凹部を封止する樹脂はエポキシ系樹脂に限らず、エポキシ系樹脂と同様に、凹部内に充填されて固着する樹脂であればよい。また、下側基板２１の材料と上側基板２６の材料は、それらの熱膨張係数がほぼ同じか、または完全に同じであれば、必ずしも同種または同じ材料である必要はない。
【００１７】
【発明の効果】
本発明によれば、実装基板の凹部に電子部品やベアチップＩＣが搭載され、それらがボンディング・ワイヤとともにエポキシ系樹脂により封止されるため、実装基板の取り扱いおよび交換が容易となる。また、環境試験による信頼性が向上し、安価な部品を用いることができるので低コスト化が図れ、また小型化が可能となる。また、本発明によれば、シリコーン樹脂による封止が不要であるため、薄型のモジュールが得られる。また、実装基板の両面にシールド層を設けることによって、ノイズ耐量が向上するという効果が得られる。
【図面の簡単な説明】
【図１】本発明にかかる実装基板を適用した３相インバータ・モジュールの制御回路基板を示す平面図である。
【図２】図１のＡ−Ａにおける断面図である。
【図３】図１のＢ−Ｂにおける断面図である。
【図４】本発明にかかる半導体装置を適用した３相インバータ・モジュールを示す分解斜視図である。
【図５】従来のＩＰＭに内蔵される制御回路基板の構造を示す断面図である。
【符号の説明】
２  制御回路基板（実装基板）
４  エポキシ系樹脂
５  パワー回路基板
７  ケース
２１  下側基板（第１の絶縁基板）
２６  上側基板（第２の絶縁基板）
２７  開口部
３２  ベアチップＩＣ
３３  ボンディング・ワイヤ
【図１】
0004635393.tif 000002
【図２】
0004635393.tif 000003
【図３】
0004635393.tif 000004
【図４】
0004635393.tif 000005
【図５】
0004635393.tif 000006