(57)【特許請求の範囲】
【請求項１】
シリコン基板の上における撮像領域に形成された複数の光電変換部と、
前記シリコン基板の前記各光電変換部の周囲の少なくとも一部に形成された溝部である素子分離溝に埋め込まれたシリコン材料からなり、前記各光電変換部同士を互いに分離する素子分離領域と、
前記素子分離領域の上に形成されたポリシリコンゲート配線とを備え、
前記シリコン材料と前記ポリシリコンゲート配線とは、導電型が互いに異なっていることを特徴とする固体撮像装置。
【請求項２】
前記素子分離溝の底面及び側壁を覆う絶縁膜をさらに備えている請求項１に記載の固体撮像装置。
【請求項３】
前記シリコン基板の前記素子分離溝の底面及び側壁をなす領域に、該領域に不純物を添加して形成された不純物添加半導体層をさらに備えている請求項１に記載の固体撮像装置。
【請求項４】
前記撮像領域に形成されたＭＯＳ型トランジスタをさらに備えていることを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
前記シリコン材料は、非晶質シリコン又は多結晶シリコンからなる請求項１に記載の固体撮像装置。
【請求項６】
前記シリコン材料は、多孔質シリコンからなる請求項１に記載の固体撮像装置。
【請求項７】
請求項１から６のいずれか１項に記載の固体撮像装置を備えているカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に複数の画素を有する撮像領域が設けられた固体撮像装置、その製造方法及びカメラに関する。
【背景技術】
【０００２】
ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型の固体撮像装置は、各画素を構成するフォトダイオードに蓄積された信号を、ＭＯＳトランジスタを含む増幅回路によって読み出すイメージセンサである。このＣＭＯＳ型固体撮像装置は低電圧で動作すると共に低消費電力であり、さらに周辺回路とワンチップ化することができるという長所を有している。
【０００３】
このため、ＣＭＯＳ型固体撮像装置はパーソナルコンピュータ用小型カメラ及び携帯電話等の携帯機器に用いる撮像素子として注目されている。近年、ＣＭＯＳ型固体撮像装置は多画素化が求められており、一画素あたりのセルサイズは縮小化される傾向にある。
【０００４】
従来の固体撮像装置において、半導体基板の上に形成されたフォトダイオードと各半導体素子とをそれぞれ分離する素子分離用領域には一般的に熱酸化膜であるＬＯＣＯＳ（Local Oxidation of Silicon）が形成されている。しかし、ＬＯＣＯＳを用いた場合には、素子分離特性を満たすために素子分離領域の幅を広くする必要がある。さらに、ＬＯＣＯＳを形成する場合にはバーズビークが発生するため、素子分離領域が活性領域にはみ出すので、活性領域の幅をあらかじめ広く確保する必要がある。このため、一画素あたりの素子分離領域の占有面積及び活性領域の占有面積を大きくしなければならないので、一画素あたりのサイズを縮小することは困難である。
【０００５】
このような問題を解決する方法として、以下のような従来技術がある（特許文献１を参照。）。図１４は従来例に係る固体撮像装置のフォトダイオード部分の断面構成を示している。
【０００６】
図１４に示すように、Ｎ型シリコン基板５３の表面近傍には、Ｐ-型シリコン層５５と、Ｎ型シリコン層５４と、Ｐ+型シリコン層５６とからなるフォトダイオード６２が形成されている。
【０００７】
Ｎ型シリコン基板５３の表面近傍におけるフォトダイオード６２の周囲には、Ｎ型シリコン基板５３の最表面からＮ型シリコン層５４と同程度の深さにまで達する素子分離領域５２が設けられており、素子分離領域５２はシリコン酸化（ＳｉＯ2）膜６１に内壁が覆われたウエルにＳｉＯ2等の絶縁膜が埋め込まれたＳＴＩ（Shallow Trench Isolation）構造を有している。これにより、基板表面においてフォトダイオード６２は、周辺の他の素子から電気的に分離されている。
【０００８】
本従来例においては、素子分離領域５２をＳＴＩ構造により形成しているため、バーズビークは発生しないので、素子分離領域が受光領域５１にはみ出すことはない。従って、受光領域５１の面積がバーズビークにより減少しないため、受光領域５１の面積を大きく確保することができる。また、ＳＴＩ構造の素子分離領域５２は、素子分離に必要な絶縁材料の幅がＬＯＣＯＳ構造等と比べて狭いため、素子分離領域自体の面積を縮小できるので、フォトダイオードの感度を向上させることができる。
【特許文献１】特開２００４−３９８３２公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、前記従来例においては、素子分離領域にＳＴＩ構造を用いているため、シリコン基板の表面にエッチングによりウエルを形成し、ウエルの内壁に熱処理等によりＳｉＯ2膜を形成した後、ウエル内に絶縁膜を埋め込むというプロセスが必要である。
【００１０】
このようなＳＴＩ構造の素子分離領域を形成する場合には、絶縁膜であるＳｉＯ2をウエルに埋め込む際に素子分離領域の界面付近にシリコン欠陥が発生するという問題がある。また、シリコン基板とＳｉＯ2との熱膨張係数の違いにより、固体撮像装置を形成するプロセスの熱処理工程において応力誘起欠陥が発生するという問題もある。
【００１１】
このような欠陥が生じた場合には、光電変換された電荷以外に、応力に起因する電荷及びシリコンの欠陥に起因する電荷がフォトダイオードの信号電荷蓄積部に蓄積される。つまり、光が入射した際に発生する電荷以外に、光が受光領域に入射していない場合にも不要な電荷が発生し、発生した不要な電荷が信号蓄積部に蓄積されるため、画素間の特性ばらつき（ランダムノイズ）及び入射光がない場合に発生する白点である白キズの原因となり、フォトダイオードの感度が低下するという問題がある。
【００１２】
本発明は、前記従来の問題を解決し、応力に起因して発生する電荷に由来するランダムノイズ及び白キズの発生を防止して、感度低下のない高感度な固体撮像装置、その製造方法及びカメラを実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明の固体撮像装置は、素子分離領域を半導体基板と同じ熱膨張係数の材料により形成する構成とする。
【００１４】
具体的に本発明に係る固体撮像装置は、シリコン基板の上における撮像領域に形成された光電変換部と、シリコン基板の光電変換部の周囲の少なくとも一部に形成され、シリコン酸化物の熱膨張係数を超え且つシリコンの熱膨張係数以下の熱膨張係数を有する素子分離材料材料からなる素子分離領域を備えていることを特徴とする。
【００１５】
本発明の固体撮像装置によれば、シリコン酸化物の熱膨張係数を超え且つシリコンの熱膨張係数以下の熱膨張係数を有する素子分離材料材料からなる素子分離領域を備えているため、素子分離領域とシリコン基板との熱膨張係数はほぼ等しい。従って、固体撮像装置の製造工程における熱処理の際に各光電変換部に応力誘引欠陥が生じることを防止できるので、応力に起因する不要な電荷の発生が防止できると共に、不要な電荷が蓄積することによって生じるランダムノイズ及び白キズを低減することが可能となる。
【００１６】
本発明の固体撮像装置において、素子分離領域は、シリコン基板の光電変換部の周囲の少なくとも一部に形成された溝部である素子分離溝に埋め込まれた素子分離材料からなることが好ましい。このような構成とすることにより、シリコン基板の熱膨張係数とほぼ等しい熱膨張係数を有する素子分離領域を確実に形成することができる。
【００１７】
この場合において、素子分離溝の底面及び側壁を覆う絶縁膜をさらに備えていることが好ましい。このような構成とすることにより、埋め込み層の上部にポリシリコン配線を形成する際に、寄生容量を低減することができるため、高速な電荷の読み出しが可能となる。
【００１８】
また、シリコン基板の素子分離溝の底面及び側壁をなす領域に、該領域に不純物を添加して形成された不純物添加半導体層をさらに備えていることが好ましい。このような構成とすることにより、素子分離領域と回路素子との境界におおいて発生する電荷が、光電変換部に蓄積されることを確実に防止できる。
【００１９】
本発明の固体撮像装置において、素子分離材料は、シリコンであることが好ましい。このような構成とすることにより、熱処理の際に光電変換部に応力が加わることを確実に防止できる。
【００２０】
この場合において、撮像領域に形成されたＭＯＳ型トランジスタをさらに備え、シリコン層は、ＭＯＳ型トランジスタのソース領域及びドレイン領域と逆の導電型の不純物を含むことが好ましい。このような構成とすることにより、素子分離領域の上にゲート配線を設ける場合に、基板とゲート配線との間の寄生容量の値を小さくすることができるため、固体撮像装置を高速に動作させることが可能となる。
【００２１】
この場合において、シリコン層は、非晶質シリコン、多結晶シリコン又は多孔質シリコンからなることが好ましい。このような構成とすることにより、熱応力によるダメージを確実に低減できる。
【００２２】
本発明に係る固体撮像装置の製造方法は、シリコン基板の一部の領域をエッチングすることにより素子分離溝を形成する工程と、素子分離溝の底面及び側壁に不純物を注入する工程と、素子分離溝の底面及び側壁を覆う絶縁膜を形成する工程と、絶縁膜を形成した後、素子分離溝をシリコン層により埋め込む工程と、シリコン層の所定の領域に不純物を注入する工程とを備えている固体撮像装置の製造方法。
【００２３】
本発明の固体撮像装置の製造方法によれば、素子分離溝をシリコン層により埋め込む工程を備えているため、素子分離領域をシリコン基板と同じ材料により形成することができる。従って、素子分離領域の周辺において欠陥が発生することを防止できると共に、熱処理を行う際に光電変換部に加わる応力に由来する欠陥の発生を防止できる。その結果、ランダムノイズ及び白キズが少ない固体撮像装置を製造することができる。
【００２４】
この場合において、シリコン層を多孔質化する工程をさらに備えていることが好ましい。また、シリコン層を多孔質化する工程は、シリコン層の一部に電極を取り付ける工程と、シリコン層の電極を取り付けた領域を除く領域を溶液中に浸漬した後、シリコン層に電流を流す工程を含むことが好ましい。このような構成とすることにより、基板の上に形成された素子にダメージを与えることなく、誘電率が小さい多孔質膜からなる素子分離領域を形成することができる。
【００２５】
本発明に係るカメラは、本発明のの固体撮像装置を備えている。このような構成とすることにより、ランダムノイズ及び白キズの少ない固体撮像装置を備えており、高解像度の撮像が可能なカメラを実現することが可能となる。
【発明の効果】
【００２６】
本発明の固体撮像装置、その製造方法及びそれを用いたカメラによれば、素子分離用領域の電気的な分離特性を確保しつつ、画素サイズの微細化及び受光領域面積の増大を実現すると共に、ランダムノイズ及び白キズの少ない固体撮像装置、その製造方法及びカメラを実現することができる。
【発明を実施するための最良の形態】
【００２７】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る固体撮像装置及びその製造方法について、図面を参照しながら説明する。
【００２８】
図１は本実施形態のＣＭＯＳ型固体撮像装置の回路構成を示している。図１に示すように、複数の画素２６がマトリックス状に配列された撮像領域２７と、画素を選択するための垂直シフトレジスタ２８及び水平シフトレジスタ２９と、垂直シフトレジスタ２８及び水平シフトレジスタ２９に必要なパルスを供給するタイミング発生回路３０とが１つの基板の上に設けられている。
【００２９】
撮像領域２７に配置された各画素２６は、光電変換部であるフォトダイオード２１とこれに付随する半導体素子とからなり、光電変換部２１の出力部には転送用トランジスタ２２のソースが接続されている。転送用トランジスタ２２のドレインには、ドレインが電源３３に接続されたリセット用トランジスタ２３のソースと、ドレインが電源３３に接続されソースが選択用トランジスタ２５のドレインに接続された増幅用トランジスタ２４のゲートとが接続されている。
【００３０】
転送用トランジスタ２２のゲート、リセット用トランジスタ２３のゲート及び選択用トランジスタ２５のゲートは、それぞれ垂直シフトレジスタ２８からの出力パルス線３１、出力パルス線３２及び出力パルス線３４に接続され、選択用トランジスタ２５のソースは、水平シフトレジスタ２９からの出力パルス線３５に接続されている。
【００３１】
図２は本実施形態の固体撮像装置のフォトダイオード２１部分の断面構造を示す。図２に示すように、光電変換部であるフォトダイオード２は、ＰＮＰ型の構造を有し、Ｎ型シリコンからなる半導体基板１の最上面に設けられた薄いＰ+型表面層５と、Ｐ+型表面層５の下に順に設けられた電荷蓄積領域である、Ｎ型シリコンからなる第１半導体層４及びＰ-型シリコンからなる第２半導体層６とからなる。
【００３２】
フォトダイオード２に入射した光は、第１半導体層４とＰ+型表面層５又は第２半導体層６とのＰＮ接合界面に到達すると光電変換されて正孔と電子とを発生させる。このため、入射光量に応じた信号電荷（電子）が、第１半導体層４とＰ+型表面層５との間に生じる空乏層領域及び第１半導体層４と第２半導体層６との間に生じる空乏層領域に蓄積される。なお、最上面に設けられたＰ+型表面層５により、フォトダイオード２の表面においてランダムノイズに起因して発生する電荷を低減することができる。
【００３３】
フォトダイオード２は、半導体基板１の上面におけるフォトダイオード２の周りに設けられた素子分離領域３により、隣接する他のフォトダイオード２（図示せず）又は半導体素子（図示せず）から分離されている。素子分離領域３は、溝部に埋め込まれたシリコンからなる埋め込み層１４により形成されている。
【００３４】
また、素子分離領域３の溝部の側面及び底面を取り囲む薄いＰ+型シリコン層７と、Ｐ+型シリコン層７の下側に接するＰ型シリコン層８とが、電荷蓄積領域である第１半導体層４の側面に接して設けられている。さらに、Ｐ+型シリコン層７とＰ型シリコン層８とにより、Ｐ+型表面層５と第２半導体層６とは、電気的に接続されているため、第１半導体層４は他の素子及び基板から電気的に絶縁されており、電荷が漏洩することはない。
【００３５】
本実施形態に示すように埋め込み層１４にシリコンを用いた場合には、埋め込み層１４とシリコン基板１との熱膨張係数がほぼ同じであるため、固体撮像装置を製造する種々の工程において行われる熱処理の際に、フォトダイオード２に応力が加わることはない。従って、応力に由来する白キズの発生を低減することができる。
【００３６】
次に、本実施形態に係る固体撮像装置の製造方法について図面を参照しながら説明する。図３（ａ）から図３（ｄ）は、本実施形態の固体撮像装置の製造工程について工程順に断面構造を示している。
【００３７】
まず、図３（ａ）に示すように、シリコン基板１の上に厚さ１ｎｍ〜５０ｎｍ程度のシリコン酸化膜からなるパッド絶縁膜１０を形成する。パッド絶縁膜１０の上には、厚さ５０ｎｍ〜４００ｎｍのシリコン窒化膜等からなる耐酸化性膜１１を形成する。そして、耐酸化性膜１１の上に、所定の領域に開口を有するレジスト（図示せず）を形成する。
【００３８】
次に、レジストをマスクとしてエッチングを行うことにより、パッド絶縁膜１０と耐酸化性膜１１とを選択的に除去して半導体基板１の上面のうち所定の領域を露出させて、開口１２を形成し、その後レジストを除去する。なお、開口１２の幅は、０．１３μｍ〜３０．０μｍ程度に設定する。
【００３９】
続いて、図３（ｂ）に示すように、耐酸化性膜１１をマスクとして半導体基板１を選択的にエッチングする溝部形成工程により、開口１２に溝部１３を形成する。なお、溝部１３の深さは、１０ｎｍ〜８００ｎｍとする。さらに、シリコン基板１の上方から、Ｐ型不純物であるボロンを、注入エネルギーが２．０ＫｅＶ〜５０ＫｅＶで、ドーズ量が１×１０11／ｃｍ2 〜１×１０15／ｃｍ2 の注入条件で注入する。これにより、半導体基板１の表面における溝部１３の側面及び底面にＰ+型シリコン層７が形成される。なお、この注入条件は、界面準位間を伝わって暗電流を引き起こす電荷を束縛できるように調整する。
【００４０】
次に、シリコン膜堆積工程として図３（ｃ）に示すように、溝部１３にシリコンからなる埋め込み層１４を被覆性の優れた化学気相堆積法（ＣＶＤ）を用いて埋め込む。この場合、埋め込み層１４として非晶質又は多結晶のシリコン膜を埋め込む。このようにすることにより、埋め込み層１４を低温で成膜することができるため、半導体基板１への熱応力ダメージを低減することができる。また、不純物元素の熱拡散を低減できるので、素子分離領域３とシリコン基板１との境界にＰ+型シリコン層７を形成することが容易になる。従って、素子分離領域３とシリコン基板１との境界における電荷の発生を低減することが可能となり、その結果、ランダムノイズを低減できる。
【００４１】
続いて、図３（ｄ）に示すように、ウエットエッチングにより耐酸化性膜１１とパッド絶縁膜１０の一部とを除去して素子分離領域３を形成する。この場合に工程を２段階に別け、まずＣＭＰ研磨又はドライエッチングにより耐酸化性膜１１及びパッド絶縁膜１０の一部を除去した後、さらにウエットエッチングを行って残存する部分を除去してもよい。
【００４２】
その後、半導体基板１の所定の領域にイオン注入を行うことにより、フォトダイオード２及び半導体素子の活性領域（図示せず）を形成する。続いて、周知の方法により、ゲート絶縁膜、ゲート配線、層間絶縁膜、信号線及びパルス伝達線等を形成することにより本実施形態の固体撮像装置を製造することができる。
【００４３】
なお、本実施形態において不純物を含まないシリコンにより埋め込み層１４を形成したが例えば酸素（Ｏ）又は窒素（Ｎ）等元素からなる若干の不純物を含んでいても同様の効果が得られる。また、この場合には素子分離領域３の上に形成される配線と基板１との間の寄生容量を減少させるという効果も得られる。
【００４４】
また、固体撮像装置がＮチャネル型トランジスタのみで設計されている場合には、埋め込み層１４としてＰ型不純物を含む膜を用いることが好ましい。Ｎチャネル型トランジスタの場合には素子分離領域３の上に形成されるゲート配線がＮ型であるため、ゲート配線と基板１との寄生容量を低減することができる。同様にして、固体撮像装置がＰチャネル型トランジスタのみで設計されている場合は、埋め込み層１４としてＮ型不純物を含む膜を用いればよい。
【００４５】
なお、固体撮像装置がＮチャネル型トランジスタ及びＰチャネル型トランジスタの両方を含む場合には、Ｎチャネル型トランジスタ同士及びＮチャネル型トランジスタとフォトダイオードとの間の素子分離領域３にはＰ型不純物を含む膜を用い、Ｐチャネル型トランジスタ同士及びＰチャネル型トランジスタとフォトダイオードとの間の素子分離領域３にはＮ型不純物を含む膜を用いることが好ましい。また、Ｎチャネル型トランジスタとＰチャネル型トランジスタとの間の素子分離領域３には、素子分離領域３の上に形成されるゲート電極の導電型とは逆の導電型の膜を用いることが好ましい。
【００４６】
また、Ｎ型又はＰ型の不純物を含んだシリコン膜はＣＶＤ法により直接成膜してもよく、不純物を含まないシリコン膜を成膜した後に、イオン注入法によりＮ型又はＰ型不純物をシリコン膜に注入して形成してもよい。なお、不純物量は、１×１０18／ｃｍ3〜１×１０22／ｃｍ3とすることが好ましい。
【００４７】
なお、素子分離領域３をＮ型又はＰ型の不純物を含む膜を用いて形成した場合には、素子分離機能を向上するために素子分離領域３を接地しバイアスをかけることが望ましい。
【００４８】
本実施形態の固体撮像装置によれば、シリコン基板１に溝部１３を形成した後に、ＣＶＤ法を用いてシリコン膜を埋め込むことにより素子分離領域３を形成している。従って、シリコン基板１と素子分離領域３とは同一の材料で構成されているため、熱処理の際のストレスを低減することができるので素子分離領域３の境界部分に応力に由来する欠陥が発生しにくい。このため、欠陥が原因となって、フォトダイオードに暗電流や白キズが発生することを防止できる。
【００４９】
具体的には、素子分離領域としてＳＴＩを用いた従来の固体撮像装置においては、１００万画素あたり約１００００個の白キズが観測された。それに対し、素子分離領域としてシリコン膜を形成する本実施形態の固体撮像装置においては白キズ数は１００個以下であった。なお、白キズは入射光がない場合に１０ｍＶ以上の出力を示す画素とした。
【００５０】
また、溝部１３の側面及び底面には、Ｐ型不純物を含むＰ+型シリコン層７が設けられているため、溝部１３の形成によって生じた側壁の表面付近と、隣接して形成されている半導体素子の活性領域との間にエネルギー的な障壁が形成されている。従って、キャリアの移動が抑制され、溝部１３の形成によって生じた側壁の界面準位を伝わって半導体素子の活性領域の側に暗電流が流れることを防止することができる。なお、本実施形態において隣接する半導体素子の活性領域はＮ型であり、フォトダイオード２はＰＮＰ型又はＮＰ型である。
【００５１】
なお、図４に示すように素子分離領域３とフォトダイオード２との境界に絶縁膜９を設けてもよい。素子分離領域３をシリコン膜のみにより形成した場合にも十分な素子分離を実現することが可能であるが、薄い絶縁膜９をさらに設けることにより、素子分離領域３の上に設けられたゲート配線と半導体基板１とが電気的に絶縁されるので寄生容量を低減できる。また、電気的な素子分離特性も改善できる。その結果、ゲート配線に信号パルスが印加されるとき、遅延を低減できて高速に各画素に配置されているトランジスタを駆動することができる。
【００５２】
一方、絶縁膜９は非常に薄いため、熱膨張による応力の影響はごくわずかである。なお、絶縁膜９には酸化膜、窒化膜及び酸窒化膜等を用いることができ、ＣＶＤ法又は熱酸化法等により形成することができる。
【００５３】
このように素子分離領域３の一部に絶縁膜９を設けた場合には、絶縁膜９を設けない場合に比べて白キズが増加し、約３００個の白キズが観測された。しかし、ＳＴＩにより素子分離領域を形成した場合と比べて明らかに白キズは減少しており、熱処理に起因するストレスの発生を低減する効果が認められる。
【００５４】
なお、本実施形態において素子分離領域３を、シリコン膜により形成したが、熱膨張係数が酸化シリコン（ＳｉＯ2）を超えシリコン以下の材料、すなわち線熱膨張係数が５．５×１０-7／Ｋを超え０．０４１５×１０-4／Ｋ以下の材料により形成すれば同様の効果が得られる。
【００５５】
本実施形態においては、図１に示す各画素２６における素子分離領域３を形成する例について説明を行ったが、垂直シフトレジスタ２８、水平シフトレジスタ２９及びタイミング発生回路３０等からなる周辺回路領域３７における素子分離領域も同様の構造とすることができる。
【００５６】
図５（ａ）及び図５（ｂ）は、それぞれ撮像領域２７における素子分離領域３と周辺回路領域３７における素子分離領域３をいずれもシリコンからなる埋め込み層１４が埋め込まれた構造とした場合の図１のＶａ−Ｖａ線に沿った断面構造及びＶｂ−Ｖｂ線に沿った断面構造を示す。この場合、撮像領域２７と周辺回路領域３７とにおいて素子分離領域３が同一の構造を有しているため、素子分離領域３を形成する工程を短縮することが可能となる。
【００５７】
また、図６（ａ）及び図６（ｂ）は、それぞれ撮像領域２７における素子分離領域３を埋め込み層１４が埋め込まれた構造とし、周辺回路３７における素子分離領域３を通常のＳＴＩ構造２０とした場合の図１のＶａ−Ｖａ線に沿った断面構造及びＶｂ−Ｖｂ線に沿った断面構造を示す。この場合、周辺回路領域３７における素子分離領域は通常のＳＴＩ構造２０により形成されているため、高電圧動作及び高速動作が可能な周辺回路が形成できる。なお、周辺回路領域３７における素子分離領域はＬＯＣＯＳ構造としてもよい。
【００５８】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る固体撮像装置について図面を用いて説明する。図７は本実施形態の固体撮像装置のフォトダイオード部分の断面構造を示す。なお、図７において図２と同一の構成要素には同一の符号を付与しており説明を省略する。
【００５９】
本実施形態の固体撮像装置は、素子分離領域３を多孔質シリコン膜１５を埋め込むことにより形成している。これにより、シリコン基板１と素子分離領域３とは同一の材料で構成されているため、熱処理に起因するストレスを低減することができるので素子分離領域３の境界部分に応力に起因した欠陥が発生しにくい。このため、欠陥が原因となって、フォトダイオードに暗電流や白キズが発生するのを防止することができる。また、素子分離領域３の誘電率を小さくすることができるため、素子分離領域３の上にゲート配線を設ける場合において、ゲート配線と半導体基板１との間に生じる寄生容量を低減することができるので、高速の電荷読み出し動作が可能となる。
【００６０】
次に、本実施形態に係る固体撮像装置の製造方法について図面を参照しながら説明する。図８（ａ）から図８（ｄ）は本実施形態の固体撮像装置の製造工程について工程順に断面構造を示している。
【００６１】
まず、図８（ａ）に示すようにシリコン基板１の上に厚さ１ｎｍ〜５０ｎｍ程度のシリコン酸化膜からなるパッド絶縁膜１０を形成する。パッド絶縁膜１０の上には、厚さ５０ｎｍ〜４００ｎｍのシリコン窒化膜等からなる耐酸化性膜１１を形成する。そして、耐酸化性膜１１の上に、所定の領域に開口を有するレジスト（図示せず）を形成する。
【００６２】
次に、レジストをマスクとしてエッチングを行うことにより、パッド絶縁膜１０と耐酸化性膜１１とを選択的に除去して半導体基板１の上面のうち所定の領域を露出させて、開口１２を形成し、その後レジストを除去する。なお、開口１２の幅は、０．１３μｍ〜３０．０μｍ程度に設定する。
【００６３】
次に、図８（ｂ）に示すように耐酸化性膜１１をマスクとして、陽極化成を行い素子分離領域３である多孔質シリコン膜１５を形成する。
【００６４】
次に、図８（ｃ）に示すように、シリコン基板１の上方から、Ｐ型不純物であるボロンを、注入エネルギーが２．０ＫｅＶ〜５０ＫｅＶで、ドーズ量が１×１０11／ｃｍ2 〜１×１０15／ｃｍ2 の注入条件で注入する。これにより、多孔質シリコン膜１５の側面及び底面を取り囲むＰ+型シリコン層７及びフォトダイオード２の最表面のＰ+型表面層５が形成される。なお、この注入条件は、界面準位間を伝わって暗電流を引き起こす電荷を束縛できるように調整する。
【００６５】
続いて、図８（ｄ）に示すように、ウエットエッチングを行うことにより耐酸化性膜１１とパッド絶縁膜１０の一部とを除去する。この場合に、工程を２段階に別け、まずＣＭＰ研磨又はドライエッチングを行うことにより耐酸化性膜１１及びパッド絶縁膜１０の一部を除去した後、さらにウエットエッチングを行って残存する部分を除去してもよい。
【００６６】
その後、半導体基板１の所定の領域にイオン注入を行うことにより、フォトダイオード２及び半導体素子の活性領域（図示せず）を形成する。次に、周知の方法により、ゲート絶縁膜、ゲート配線、層間絶縁膜、信号線及びパルス伝達線を形成することにより本実施形態の半導体装置を製造することができる。
【００６７】
本実施形態においては、以下のような陽極化成を用いた多孔質膜形成工程によりＮ型の多孔質シリコン膜１５を形成している。
【００６８】
図９は本実施形態の多孔質膜形成工程において用いる陽極化成装置を示す。図９に示すように裏面に電極１０２が形成された半導体基板１がシリコンウエハ台１１５の上に設置され、半導体基板１の上には耐フッ酸性のフッ素ゴム製Ｏリング１１８を介して、フッ素樹脂製の反応槽１１１が設置されている。反応槽１１１には、エチルアルコールとフッ酸（５％溶液）との１対１溶液である反応溶液１１９が満たされている。
【００６９】
電極１０２には、導電線１１３を介在させて定電流源１１４の陽極が接続され、定電流源１１４の陰極は導電線１１３を介在させて反応槽１１１内の反応溶液１１９に浸されている白金製の電極１１２と接続されている。
【００７０】
反応槽１１１の上には１００Ｗのタングステンランプ１１７が設けられており、半導体基板１の表面に光を照射することができる。また、シリコン基板１が、タングステンランプ１１７により加熱するのを防ぐために、赤外カットフィルタ１１６がタングステンランプ１１７の下側に設けられている。また、半導体基板１の表面における陽極化成を行う部分に照射される光の強度は均一になるように設定されている。
【００７１】
なお、本実施形態において電極１１２には白金を用いたが、耐フッ酸性及び低抵抗性を満たすものであれば、他の材料を用いてもよい。また、フッ酸とエチルアルコールとが含まれていれば、多孔質シリコン膜１５を形成することができるため、反応溶液１１９の濃度は任意に変更してよい。
【００７２】
本装置を用いて、３０ｍＡ／ｃｍ2の陽極化成電流を３秒間流すことにより、半導体基板１の表面における光が照射された領域のみが多孔質化され多孔質シリコン膜１５が形成される。なお、半導体基板１の比抵抗及び電流密度により異なるが、２０μｍ／ｍｉｎ程度の速度で多孔質シリコン膜１５を高速に形成することができる。これは、陽極化成時に電流がイオン注入箇所に集中して流れるためである。
【００７３】
なお、多孔質シリコン膜１５の深さは、陽極化成電流、陽極化成時間及びタングステンランプ１１７の照射量によって調整でき、陽極化成電流は１ｍＡ／ｃｍ2〜５０ｍＡ／ｃｍ2の範囲、陽極化成時間は１秒〜３０分の範囲で変更可能である。
【００７４】
なお、陽極化成を行う際に、耐酸化性膜１１がマスクの役割を果たすため、所定の素子分離領域にのみ多孔質シリコン膜１５を形成することができる。
【００７５】
本実施形態の固体撮像装置によれば、シリコン基板１の表面に陽極化成法を用いて多孔質シリコン膜１５を形成することにより素子分離領域３を形成している。従って、シリコン基板１と素子分離領域３とは同一の材料で構成されているため、熱処理の際のストレスを低減することができるので欠陥が発生しにくい。従って、欠陥に起因する暗電流や白キズの発生を防止することができる。
【００７６】
また、素子分離領域３を多孔質化することにより素子分離領域３の誘電率を低くすることができるため、素子分離領域３の上にゲート配線を設ける場合において、ゲート配線とシリコン基板１との間に生じる寄生容量を低減することができるので、電荷読み出し動作を高速で行えるようになる。
【００７７】
なお、素子分離領域３の上に配置するゲート電極と半導体基板１との寄生容量の影響をさらに低減するために、多孔質シリコン膜１５の一部を酸化して絶縁膜を形成してもよい。酸化の方法としては例えば、酸素原子を含むガス中において炉あるいは抵抗加熱により加熱を行えばよい。
【００７８】
また、陽極化成を行った後に、槽内に塩化水素溶液を入れて、半導体基板１を陽極、溶液を陰極として電流を流すことにより酸化を行ってもよい。例えば、陽極化成終了後、反応槽１１１の溶液を１０％塩化水素溶液に入れ替え、電極に１〜６０分間１ｍＡ／ｃｍ2〜５０ｍＡ／ｃｍ2の電流を流すことにより１〜１０ｎｍ程度の厚さの酸化膜を形成することができる。
【００７９】
多孔質シリコン膜１５は非常に酸化されやすいため通常は酸化膜の厚さを制御することが困難であるが、このように同一槽で連続的に酸化工程まで行うことにより、酸化膜の厚さを制御することが可能である。
【００８０】
素子分離領域としてＳＴＩを用いる従来の固体撮像装置においては、１００万画素あたり約１００００個の白キズが観測された。それに対して、素子分離領域として多孔質シリコン膜を形成する本実施形態の固体撮像装置においては１０００個以下であった。一方、素子分離領域の一部を酸化して絶縁膜を形成した場合には、酸化膜を設けない場合に比べて白キズが増加し、約１１００個の白キズが観測された。しかし、ＳＴＩにより素子分離領域を形成した場合と比べて明らかに白キズは減少しており、熱処理に起因するストレスの発生を低減する効果が認められる。なお、入射光がない場合に１０ｍＶ以上を示す画素を白キズとした。
【００８１】
本実施形態に示した製造方法の他に、第１の実施形態と同様にして溝部１３を形成し、溝１３にシリコン膜を埋め込み、その後、本実施形態の装置を用いて陽極化成を行うことにより、図７に示す断面構造と同一の多孔質シリコン膜１５からなる素子分離領域３を形成することができる。この場合には、電流が流れる箇所が選択的に多孔質化されるため、溝部１３に埋め込まれたシリコン膜を陽極とし、反応溶液１１９を陰極として陽極化成を行う。なお、ホールと反応溶液１１９との反応で多孔質シリコン膜１５ができるため、タングステンランプ１１７によるホールの発生を必要としないので、タングステンランプ１１７を使用する必要はない。また、シリコン膜をＰ型の不純物を含む膜とすることにより多孔質シリコン膜１５をＰ型とすることもできる。
【００８２】
（第２の実施形態の一変形例）
以下に、本発明の第２の実施形態の一変形例に係る固体撮像装置について図面を参照しながら説明する。
【００８３】
本変形例における固体撮像装置は、図７における素子分離領域３がＰ型の多孔質シリコンにより形成されていることを特徴とする。
【００８４】
図１０（ａ）から図１０（ｄ）は、本変形例の固体撮像装置の製造工程について工程順に断面構造を示している。
【００８５】
まず、図１０（ａ）に示すように、所定の領域に開口を有するレジスト（図示せず）を形成し、そのレジストをマスクとしてイオン注入を行い、所定の位置にＰ型不純物を含むＰ型シリコン部１６を形成する。
【００８６】
次に、図１０（ｂ）に示すように、半導体基板１の表面におけるＰ型シリコン部１６の一部分に陽極化成用の電極を形成した後、陽極化成を行うことにより多孔質シリコン膜１５を形成する。
【００８７】
陽極化成は第２の実施形態と同様の手順により行う。本変形例においては、Ｐ型シリコン部１６を選択的に多孔質化するため、Ｐ型シリコン部１６を陽極として、反応溶液１１９を陰極として陽極化成を行う。なお、Ｐ型不純物を含むシリコン膜に対して陽極化成を行うため、ランプによるホールの発生を必要としないので、タングステンランプ１１７は使用する必要がない。このため、本変形例においてはターンアラウンドタイム（ＴＡＴ）が短いプロセスを実現することが可能である。
【００８８】
次に、図１０（ｃ）に示すように、シリコン基板１の上方から、Ｐ型不純物であるボロンを、注入エネルギーが２．０ＫｅＶ〜５０ＫｅＶで、ドーズ量が１×１０11／ｃｍ2 〜１×１０15／ｃｍ2 の注入条件で注入する。これにより、多孔質シリコン膜１５の側面及び底面を取り囲むＰ+型シリコン層７及びフォトダイオード２の最表面のＰ+型表面層５が形成される。なお、この注入条件は、界面準位間を伝わって暗電流を引き起こす電荷を束縛できるように調整する。
【００８９】
続いて、図１０（ｄ）に示すように、半導体基板１の所定の領域にイオン注入を行うことにより、フォトダイオード２及び半導体素子の活性領域（図示せず）を形成する。次に、周知の方法により、ゲート絶縁膜、ゲート配線、層間絶縁膜、信号線及びパルス伝達線を形成することにより本実施形態の半導体装置を製造することができる。
【００９０】
本変形例においては、素子分離領域３である多孔質シリコン膜１５はＰ型の導電型を有している。半導体素子がＮチャネル型トランジスタにより構成されている場合には、素子分離領域３の上に形成されるゲート配線はＮ型であるため、本変形例のように素子分離領域３をＰ型不純物を含む多孔質シリコンとすることにより、ゲート配線とシリコン基板１との間の容量を低減することができ、固体撮像装置を高速に動作させることができる。
【００９１】
なお、Ｎ型とＰ型の半導体素子が１枚の基板の上に混在している場合には、必要に応じて、第２の実施形態に示したＮ型の多孔質シリコン膜と本変形例に示したＰ型の多孔質シリコン膜とを混在させて形成すればよい。
【００９２】
また、第２の実施形態と同様に多孔質シリコン膜１５の一部を熱酸化又は電解槽において酸化することにより、酸化膜を形成してもよい。
【００９３】
（第３の実施形態）
以下に、本発明の第３の実施形態に係る固体撮像装置及びその製造方法について図面を参照しながら説明する。
【００９４】
図１１は本実施形態の固体撮像装置のフォトダイオード部分の断面構造を示す。なお、図１１において図２と同一の構成要素には同一の符号を付与しており説明を省略する。本実施形態においては、熱処理の際の応力を低減するために素子分離領域３をシリコン膜４１及び多孔質シリコン膜４２により形成しており、図１１に示すようにＵ字型の多孔質シリコン膜４２がシリコン膜４１の間に埋め込まれている。
【００９５】
図１２（ａ）から図１２（ｅ）は、本実施形態の固体撮像装置の製造工程について工程順に断面構造を示している。
【００９６】
まず、図１２（ａ）に示すようにシリコン基板１の上に厚さ１ｎｍ〜５０ｎｍ程度のシリコン酸化膜からなるパッド絶縁膜１０を形成する。パッド絶縁膜１０の上には、厚さ５０ｎｍ〜４００ｎｍのシリコン窒化膜等からなる耐酸化性膜１１を形成する。そして、耐酸化性膜１１の上に、所定の領域に開口を有するレジスト（図示せず）を形成する。
【００９７】
次に、レジストをマスクとしてエッチングを行うことにより、パッド絶縁膜１０と耐酸化性膜１１とを選択的に除去して半導体基板１の上面のうち所定の領域を露出させて、開口１２を形成し、その後レジストを除去する。なお、開口１２の幅は、０.１３μｍ〜３０．０μｍ程度に設定する。
【００９８】
続いて、図１２（ｂ）に示すように、耐酸化性膜１１をマスクとして半導体基板１を選択的にエッチングする溝部形成工程により、開口１２に溝部１３を形成する。なお、溝部１３の深さは、１０ｎｍ〜８００ｎｍとする。さらに、シリコン基板１の上方から、Ｐ型不純物であるボロンを、注入エネルギー２．０ＫｅＶ〜５０ＫｅＶで、ドーズ量１×１０11／ｃｍ2 〜１×１０15／ｃｍ2 の条件で注入する。これにより、半導体基板１の表面における溝部１３の側面及び底面にＰ+型シリコン層７が形成される。なお、この注入条件は、界面準位間を伝わって暗電流を引き起こす電荷を束縛できるように調整する。
【００９９】
次に、図１２（ｃ）に示すように、耐酸化性膜１１をマスクとしてＣＶＤ法により溝部１３にＮ型不純物を含むシリコン膜１７及びＰ型不純物を含むシリコン膜１８を繰り返し堆積して溝部１３を完全に埋め込む。
【０１００】
本実施形態においては、まず、ＣＶＤ法によりＮ型不純物を含むシリコン膜１７を１０ｎｍ〜１００ｎｍの厚さに堆積し、次に、Ｐ型不純物を含むシリコン膜１８を１０ｎｍ〜１００ｎｍの厚さに堆積し、さらに、Ｎ型不純物を含むシリコン膜１７を溝１３が完全に埋め込まれるまで堆積した。なお、堆積の順序は逆にしてもよい。また、本実施形態においてはシリコン膜として多結晶のシリコン膜を用い、３層堆積させたが４層以上堆積させてもよい。
【０１０１】
次に、図１２（ｄ）に示すように、耐酸化性膜１１をストッパとしてＣＭＰ研磨を行い、Ｐ型不純物を含むシリコン膜１８の一部を露出させる。その後、第２の実施形態と同様の陽極化成装置を用いて素子分離領域３の一部分を多孔質化する。このとき、電極は、溶液に浸していない半導体基板１の表面の素子分離領域３の一部分に形成する。このとき、タングステンランプ１１７を用いないで陽極化成を行うことにより、Ｐ型不純物を含むシリコン膜１８のみを選択的に多孔質化して多孔質シリコン膜４２となり、Ｎ型不純物を含むシリコン膜１７は多孔質化されずにシリコン膜４１として残る。
【０１０２】
その後、図１２（ｅ）に示すように、ウエットエッチングを行うことにより耐酸化性膜１１とパッド絶縁膜１０の一部とを除去する。
【０１０３】
次に、半導体基板１の所定の領域にイオン注入を行うことにより、フォトダイオード２及び半導体素子の活性領域（図示せず）を形成する。次に、周知の方法により、ゲート絶縁膜、ゲート配線、層間絶縁膜、信号線及びパルス伝達線を形成することにより本実施形態の半導体装置を製造することができる。
【０１０４】
本実施形態の固体撮像装置によれば、溝部１３に埋め込まれた一部が多孔質化されたシリコン膜により素子分離領域３が形成されているため、シリコン基板１と素子分離領域３とは同一の材料で構成されているので、熱処理の際のストレスを低減することができるので欠陥が発生しにくい。その結果、欠陥が原因となって、暗電流や白キズが発生するのを防止することができる。また、素子分離領域の一部が多孔質化されているため、素子分離領域の誘電率を小さくすることができるため、撮像装置の動作速度を向上させることもできる。
【０１０５】
具体的には、素子分離領域としてＳＴＩを用いた従来の固体撮像装置においては、１００万画素あたり約１００００個の白キズが観測された。それに対し、素子分離領域としてシリコン膜及び多孔質シリコン膜を形成する本実施形態の固体撮像装置においては白キズ数は５００個以下であった。なお、白キズは入射光がない場合に１０ｍＶ以上の出力を示す画素とした。
【０１０６】
（第４の実施形態）
以下に、本発明の第４の実施形態に係る固体撮像装置及びその製造方法について図面を参照しながら説明する。
【０１０７】
図１３は本実施形態に係るカメラの構成を模式的に示す。図１３に示すように、本実施形態のカメラモジュール８１は、本発明の第１の実施形態の固体撮像装置７１に光学系７２が取り付けられたセンサモジュール６２と、センサモジュール６２を駆動する駆動回路６３と、センサモジュール６２から出力された信号を処理するデジタルシグナルプロセッサ（ＤＳＰ）６８とにより構成されている。また、カメラモジュール８１には必要に応じて表示装置７８及び記録メディア７９が接続され、カメラシステム８２が形成されている。
【０１０８】
光学系７２を通して固体撮像装置７１に入射した光は、固体撮像装置７１によって電気的信号として出力され、ＤＳＰ６８の前処理部７４に一時的に蓄積される。複数のフォトダイオードがマトリックス状に配置された固体撮像装置７１の１行ごとにフォトダイオードの蓄積電荷を読み出すため、前処理部７４は、固体撮像装置７１の１行に設けられているフォトダイオードの数と同数のメモリを備えている。１行ごとに読み出されたフォトダイオードの蓄積電荷は画像処理回路７５により最終的にカラー画像に変換されて、さらに表示処理回路７６におい表示装置７８に表示するための信号に変換される。また、メディア制御回路７７が設けられており画像を記録メディア７９に保存できる。
【０１０９】
以上説明したように、本実施形態のカメラは、ランダムノイズ及び白キズの少ない固体撮像装置７１を備えているため、撮影された画像に入るノイズを大幅に低減することができるので、高解像度の撮像が可能となる。また、撮像素子からの信号に含まれるノイズが少ないため、ＤＳＰ６８におけるノイズリダクション等の信号処理にかかる負担を低減することができ、高速に動作するカメラを実現することが可能となる。
【０１１０】
なお、本実施形態においては、撮像装置として第１の実施形態のものを用いたが、本発明の他の実施形態又は変形例の撮像装置を用いても同様の効果が得られる。
【０１１１】
各実施形態においてＮ型のシリコン基板を用いる例を示したが、Ｐ型のシリコン基板を用いても同様の効果が得られる。
【産業上の利用可能性】
【０１１２】
本発明の固体撮像装置、その製造方法及びそれを用いたカメラは、応力に起因して発生する電荷に由来するランダムノイズ及び白キズの発生を防止して、感度低下のない高感度な固体撮像装置、その製造方法及びカメラを実現することができるという効果を有し、半導体基板上に複数の画素を有する撮像領域が設けられた固体撮像装置及びその製造方法並びにカメラ等に有用である。
【図面の簡単な説明】
【０１１３】
【図１】図１は本発明の第１の実施形態に係る固体撮像装置を示す回路図である。
【図２】図２は本発明の第１の実施形態に係る固体撮像装置におけるフォトダイオード部分を示す断面図である。
【図３】図３（ａ）〜（ｄ）は本発明の第１の実施形態に係る固体撮像装置におけるフォトダイオード部分の製造方法の各工程を示す断面図である。
【図４】図４は本発明の第１の実施形態に係る固体撮像装置の他の例におけるフォトダイオード部分を示す断面図である。
【図５】図５（ａ）及び（ｂ）は本発明の第１の実施形態に係る固体撮像装置の一例を示し、（ａ）は図１のＶａ−Ｖａ線における断面図であり、（ｂ）は図１のＶｂ−Ｖｂ線に沿った断面図である。
【図６】図６（ａ）及び（ｂ）は本発明の第１の実施形態係る固体撮像装置の他の例を示し、（ａ）は図１のＶａ−Ｖａ線における断面図であり、（ｂ）は図１のＶｂ−Ｖｂ線に沿った断面図である。
【図７】図７は本発明の第２の実施形態に係る固体撮像装置におけるフォトダイオード部分を示す断面図である。
【図８】図８（ａ）〜（ｄ）は本発明の第２の実施形態に係る固体撮像装置におけるフォトダイオード部分の製造方法の各工程を示す断面図である。
【図９】図９は本発明に係る固体撮像装置の製造工程で用いる陽極化成装置を示す模式図である。
【図１０】図１０（ａ）〜（ｄ）は本発明の第２の実施形態の一変形例に係る固体撮像装置におけるフォトダイオード部分の製造方法の各工程を示す断面図である。
【図１１】図１１は本発明の第３の実施形態に係る固体撮像装置におけるフォトダイオード部分を示す断面図である。
【図１２】図１２（ａ）〜（ｅ）は本発明の第３の実施形態に係る固体撮像装置におけるフォトダイオード部分の製造方法の各工程を示す断面図である。
【図１３】図１３は本発明の第４の実施形態に係るカメラの構成を示すブロック図である。
【図１４】図１４は従来例に係る固体撮像装置におけるフォトダイオード部分を示す断面図である。
【符号の説明】
【０１１４】
１  半導体基板
２  フォトダイオード
３  素子分離領域
４  第１半導体層
５  Ｐ+型表面層
６  第２半導体層
７  Ｐ+型シリコン層
８  Ｐ型シリコン層
９  絶縁膜
１０  パッド絶縁膜
１１  耐酸化性膜
１２  開口
１３  溝部
１４  埋め込み層
１５  多孔質シリコン膜
１６  Ｐ型シリコン部
１７  Ｎ型不純物を含むシリコン膜
１８  Ｐ型不純物を含むシリコン膜
２０  ＳＴＩ構造
２１  フォトダイオード
２２  転送用トランジスタ
２３  リセット用トランジスタ
２４  増幅用トランジスタ
２５  選択用トランジスタ
２６  画素
２７  撮像領域
２８  垂直シフトレジスタ
２９  水平シフトレジスタ
３０  タイミング発生回路
３１  出力パルス線
３２  出力パルス線
３３  電源
３４  出力パルス線
３７  周辺回路領域
４１  シリコン膜
４２  多孔質シリコン膜
５１  受光領域
５２  素子分離領域
５３  Ｎ型シリコン基板
５４  Ｎ型シリコン層
５５  Ｐ-型化シリコン層
５６  Ｐ+型シリコン層
５７  Ｐ+型チャネルストッパ層
５８  Ｐ型表面側ウエル
５９  Ｐ型ディープウエル
６０  Ｐ型プラグウエル
６１  酸化シリコン膜
１０２  電極
１１１  反応槽
１１２  電極
１１３  導電線
１１４  定電流源
１１５  シリコンウエハ台
１１６  赤外カットフィルタ
１１７  タングステンランプ
１１８  Ｏリング
１１９  反応溶液
【図１】
0004719149.tif 000002
【図２】
0004719149.tif 000003
【図３】
0004719149.tif 000004
【図４】
0004719149.tif 000005
【図５】
0004719149.tif 000006
【図６】
0004719149.tif 000007
【図７】
0004719149.tif 000008
【図８】
0004719149.tif 000009
【図９】
0004719149.tif 000010
【図１０】
0004719149.tif 000011
【図１１】
0004719149.tif 000012
【図１２】
0004719149.tif 000013
【図１３】
0004719149.tif 000014
【図１４】
0004719149.tif 000015