(57)【特許請求の範囲】
【請求項１】
複数ビットのデジタル信号を保持する信号保持手段と、
前記デジタル信号の各ビットに対応する複数の階調電流から、前記信号保持手段を介して出力される前記デジタル信号の各ビット値に応じて、前記階調電流の各々を選択的に合成し、負荷駆動電流として所定の負荷に供給する電流生成手段と、
を備え、
前記電流生成手段は、前記デジタル信号の各ビットに対応し、定電流源から供給される基準電流に対して、各々異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路部と、前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、を備え、
前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、前記基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続されるとともに、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備え、
前記基準電流トランジスタ及び前記階調電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴とする電流生成供給回路。
【請求項２】
前記電流生成供給回路は、前記負荷を特定の動作状態で駆動させるための特定電圧を、前記負荷に印加する特定状態設定手段を有し、
前記特定状態設定手段は、前記デジタル信号に応じて前記階調電流の各々が全て非選択となる状態を判定するデジタル値判定部と、
前記デジタル値判定部による判定結果に基づいて、前記負荷を最低階調状態で駆動させるための前記特定電圧を印加する特定電圧印加部と、
を備えていることを特徴とする請求項１記載の電流生成供給回路。
【請求項３】
前記デジタル値判定部は、前記デジタル信号を入力とし、該デジタル信号の各ビット値の論理和に基づいて、前記階調電流の選択状態を判定することを特徴とする請求項２記載の電流生成供給回路。
【請求項４】
前記複数の階調電流は、各々２ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる電流値に設定されていることを特徴とする請求項１乃至３のいずれかに記載の電流生成供給回路。
【請求項５】
前記電流生成手段は、複数の定電流源から供給され、各々異なる電流値を有する複数の基準電流を、前記複数の階調電流として用いることを特徴とする請求項１乃至４のいずれかに記載の電流生成供給回路。
【請求項６】
前記電流生成手段は、前記負荷駆動電流を前記負荷側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項１記載の電流生成供給回路。
【請求項７】
前記電流生成手段は、前記負荷駆動電流を前記負荷に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項１記載の電流生成供給回路。
【請求項８】
前記電流生成供給回路は、前記信号線の各々に対して２組設けられ、一方の前記電流生成供給回路において先に保持した前記複数ビットのデジタル信号に基づく前記負荷駆動電流を前記負荷に供給する動作期間中に、他方の前記電流生成供給回路において次の前記複数ビットのデジタル信号を保持する動作を、交互に順次繰り返し実行することを特徴とする請求項１乃至７のいずれかに記載の電流生成供給回路。
【請求項９】
前記負荷は、前記電流生成手段から供給される前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備え、前記特定状態設定手段は、前記発光素子を最低の輝度階調で発光動作させるための前記特定電圧を、前記発光素子に印加することを特徴とする請求項１乃至８のいずれかに記載の電流生成供給回路。
【請求項１０】
前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項９記載の電流生成供給回路。
【請求項１１】
少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく駆動電流を、前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記駆動電流を供給することにより、前記各表示画素を所定の輝度階調で発光させて、前記表示パネルに所望の画像情報を表示する表示装置において、
前記信号駆動手段は、少なくとも、
前記表示信号に基づく複数ビットのデジタル信号を保持する信号保持手段と、
前記デジタル信号の各ビットに対応する複数の階調電流から、前記信号保持手段を介して出力される前記デジタル信号の各ビット値に応じて、前記階調電流の各々を選択的に合成し、前記駆動電流として前記表示画素に供給する電流生成手段と、
を有する電流生成供給回路を複数具備し、
前記電流生成手段は、前記デジタル信号の各ビットに対応し、定電流源から供給される基準電流に対して、各々異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路部と、前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、を備え、
前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、前記基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続されるとともに、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備え、
前記表示画素は、前記駆動電流を保持する電流書込保持手段と、該保持された前記駆動電流に基づいて発光駆動電流を生成する発光駆動手段と、前記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を備え
前記基準電流トランジスタ及び前記階調電流トランジスタ、もしくは、前記駆動電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴とする表示装置。
【請求項１２】
前記信号駆動手段は、前記表示画素を特定の輝度階調で発光動作させるための特定電圧を、前記表示画素に印加する特定状態設定手段を有し、
前記特定状態設定手段は、前記デジタル信号に応じて前記階調電流の各々が全て非選択となる状態を判定するデジタル値判定部と、
前記デジタル値判定部による判定結果に基づいて、前記表示画素を最低の輝度階調で発光動作させるための前記特定電圧を印加する特定電圧印加部と、
を備えていることを特徴とする請求項１１記載の表示装置。
【請求項１３】
前記デジタル値判定部は、前記デジタル信号を入力とし、該デジタル信号の各ビット値の論理和に基づいて、前記階調電流の選択状態を判定することを特徴とする請求項１２記載の表示装置。
【請求項１４】
前記複数の階調電流は、各々２ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる電流値に設定されていることを特徴とする請求項１１乃至１３のいずれかに記載の表示装置。
【請求項１５】
前記表示画素は、前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴とする請求項１１乃至１４のいずれかに記載の表示装置。
【請求項１６】
前記電流生成手段は、前記駆動電流を前記表示画素側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項１１乃至１５のいずれかに記載の表示装置。
【請求項１７】
前記電流生成手段は、前記駆動電流を前記表示画素に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項１１乃至１５のいずれかに記載の表示装置。
【請求項１８】
前記信号駆動手段は、少なくとも、前記信号線の各々に対して２組の前記電流生成供給回路を備え、
一方の前記電流生成供給回路において先に保持した前記複数ビットのデジタル信号に基づく前記駆動電流を前記表示画素に供給する動作期間中に、他方の前記電流生成供給回路において次の前記複数ビットのデジタル信号を保持する動作を、交互に順次繰り返し実行することを特徴とする請求項１１乃至１７のいずれかに記載の表示装置。
【請求項１９】
前記発光素子は、有機エレクトロルミネッセント素子からなる発光素子であることを特徴とする請求項１１乃至１８のいずれかに記載の表示装置。
【請求項２０】
少なくとも、複数の走査線及び複数の信号線群が相互に直交するように配設され、該走査線及び該信号線群の交点に複数の表示画素がマトリクス状に配列された表示パネルと、
前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく複数ビットのデジタル信号を、前記各信号線群を介して前記各表示画素に供給する信号駆動手段と、を備え、
前記表示画素は、少なくとも、
発光駆動電流の電流値に応じて所定の輝度階調で発光動作する電流駆動型の発光素子と、
前記複数ビットのデジタル信号を保持する信号保持手段と、定電流源から供給される基準電流に基づいて、前記信号保持手段に保持された前記デジタル信号の値に応じた階調電流を生成して、前記発光駆動電流として前記発光素子に供給する電流生成手段と、を有する電流生成供給回路と、
を具備し、
前記電流生成手段は、前記デジタル信号の各ビットに対応し、前記基準電流に対して、各々異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路部と、
前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、を備え、
前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、前記基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続されるとともに、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備え
前記基準電流トランジスタ及び前記階調電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴とする表示装置。
【請求項２１】
前記表示画素は、前記発光素子を特定の輝度階調で発光動作させるための特定電圧を、前記発光素子に印加する特定状態設定手段を有し、
前記特定状態設定手段は、前記デジタル信号に応じて前記階調電流の各々が全て非選択となる状態を判定するデジタル値判定部と、
前記デジタル値判定部による判定結果に基づいて、前記発光素子を最低の輝度階調で発光動作させるための前記特定電圧を印加する特定電圧印加部と、
を備えていることを特徴とする請求項２０記載の表示装置。
【請求項２２】
前記デジタル値判定部は、前記デジタル信号を入力とし、該デジタル信号の各ビット値の論理和に基づいて、前記階調電流の選択状態を判定することを特徴とする請求項２１記載の表示装置。
【請求項２３】
前記複数の階調電流は、各々２ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる電流値に設定されていることを特徴とする請求項２０乃至２２のいずれかに記載の表示装置。
【請求項２４】
前記電流生成手段は、前記発光駆動電流を前記発光素子側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項２０乃至２３のいずれかに記載の表示装置。
【請求項２５】
前記電流生成手段は、前記発光駆動電流を前記発光素子に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴とする請求項２０乃至２３のいずれかに記載の表示装置。
【請求項２６】
前記発光素子は、有機エレクトロルミネッセント素子であることを特徴とする請求項２０乃至２５のいずれかに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流生成供給回路及びその制御方法並びに電流生成供給回路を備えた表示装置に関し、特に、画像表示信号に応じた電流を供給することにより所定の輝度階調で発光動作する電流駆動型（又は、電流指定型）の発光素子を備えた表示パネルに適用可能な電流生成供給回路及び該電流生成供給回路を備えた表示装置に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータや映像機器のモニタやディスプレイとして、液晶表示装置（ＬＣＤ）等の陰極線管（ＣＲＴ）に替わる表示装置や表示デバイスの普及が著しい。特に、液晶表示装置は、旧来の表示装置（ＣＲＴ）に比較して、薄型軽量化、省スペース化、低消費電力化等が可能であるため、急速に普及している。また、比較的小型の液晶表示装置は、近年普及が著しい携帯電話やデジタルカメラ、携帯情報端末（ＰＤＡ）等の表示デバイスとしても広く適用されている。
【０００３】
このような液晶表示装置に続く次世代の表示デバイス（ディスプレイ）として、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や発光ダイオード（ＬＥＤ）等のような自己発光型の光学要素（発光素子）を、マトリクス状に配列した表示パネルを備えた発光素子型のディスプレイ（表示装置）の本格的な実用化が期待されている。
このような発光素子型ディスプレイ（特に、アクティブマトリックス駆動方式を適用した発光素子型ディスプレイ）においては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化、低消費電力化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
【０００４】
このようなディスプレイの一例は、概略、行方向に配設された走査ラインと列方向に配設されたデータラインの各交点近傍に発光素子を含む表示画素が配列された表示パネルと、画像表示信号（表示データ）に応じた書込電流を生成して、データラインを介して各表示画素に供給するデータドライバと、所定のタイミングで走査信号を順次印加して特定の行の表示画素を選択状態にする走査ドライバと、を備え、各表示画素に供給された上記書込電流により、各発光素子が表示データに応じた所定の輝度階調で発光動作して、所望の画像情報が表示パネルに表示される。なお、発光素子型のディスプレイの具体例については、後述する発明の実施の形態において、詳しく説明する。
【０００５】
ここで、上記ディスプレイにおける表示駆動動作においては、複数の表示画素（発光素子）に対して、データドライバにより表示データに応じた電流値を有する個別の書込電流を生成し、走査ドライバにより選択された特定の行の表示画素に同時に供給して、各発光素子を所定の輝度階調で発光させる動作を、１画面分の各行について順次繰り返す電流指定型の駆動方式や、走査ドライバにより選択された特定の行の表示画素に対して、データドライバにより一定の電流値の駆動電流を、表示データに応じた個別の時間幅（信号幅）で供給して、各発光素子を所定の輝度階調で発光させる動作を、１画面分順次繰り返すパルス幅変調（ＰＷＭ）型の駆動方式等が知られている。
【０００６】
このようなディスプレイに適用されるデータドライバの具体的な構成としては、例えば、図３８に示すように、電流路の一端（ソース）側が各々異なる電流源ＥＣ１、ＥＣ２、ＥＣ３、・・・に個別に接続され、他端（ドレイン）側が接続接点Ｎｐに共通に接続された複数のスイッチングトランジスタＳＴ１、ＳＴ２、ＳＴ３、・・・と、電流路の一端（ソース）側及び制御端子（ゲート）が上記接続接点Ｎｐに共通に接続され、他端（ドレイン）側が第１の低電位電源Ｖｐ１に接続された第１の電流トランジスタＴｐ１と、電流路の一端（ソース）側が表示画素が接続されたデータラインＤＬに接続され、他端（ドレイン）側が第２の低電位電源Ｖｐ２に接続された第２の電流トランジスタＴｐ２と、を有する電流生成回路を備えた構成が知られている。
【０００７】
ここで、各電流源ＥＣ１、ＥＣ２、ＥＣ３、・・・は、各々個別に所定の電流値を有する基準電流Ｉｐ１、Ｉｐ２、ＩＰ３、・・・を生成するように構成されている。また、第２の電流トランジスタＴｐ２の制御端子（ゲート）は、第１の電流トランジスタＴｐ１の制御端子に接続されるとともに、接続接点Ｎｐに接続され、第１及び第２の電流トランジスタＴｐ１、Ｔｐ２により、いわゆる、カレントミラー回路を構成している。
【０００８】
このような電流生成回路を備えたデータドライバにおいて、表示データに対応した複数のデジタル入力信号Ｄｐ１、Ｄｐ２、Ｄｐ３、・・・が個別のスイッチングトランジスタＳＴ１、ＳＴ２、ＳＴ３、・・・の制御端子に印加されることにより、スイッチングトランジスタＳＴ１、ＳＴ２、ＳＴ３、・・・が選択的にオン動作して、第１の電流トランジスタＴｐ１に流れる電流（基準電流の合成電流）の電流値が制御される。
【０００９】
これにより、カレントミラー回路を構成する第２の電流トランジスタＴｐ２に流れる電流、すなわち、データラインＤＬを介して表示画素に供給される書込電流Ｉｐｘの電流値が制御され、表示データに応じた輝度階調で表示画素（発光素子）が発光動作する。ここで、図３８に示した構成においては、各電流源ＥＣ１、ＥＣ２、ＥＣ３、・・・測からスイッチングトランジスタＳＴ１、ＳＴ２、ＳＴ３、・・・及び第１の電流トランジスタＴｐ１を介して、所定の低電位電源Ｖｐ１に合成電流が流れるように構成されているため、データラインＤＬ側からデータドライバ（第２の電流トランジスタＴｐ２）方向に引き込まれるように書込電流Ｉｐｘが流れる。
【００１０】
なお、図３８に示したようなデータドライバ（定電流駆動回路）については、例えば、特許文献１等にその基本構成等が記載されている。また、図３８に示した従来技術においては、データドライバにより生成された書込電流を表示パネル（表示画素）側からデータドライバ側に、引き込む方向に供給する方式（以下、便宜的に「電流引込方式」と記す）について説明したが、データドライバにより生成された書込電流をデータドライバ側から表示パネル（表示画素）側に、流し込む方向に供給する方式（以下、便宜的に「電流印加方式」と記す）のものも知られている。
【００１１】
【特許文献１】特開２００２−２４４６１８号公報  （第５頁、図３）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述したような発光素子型ディスプレイにおいては、以下に示すような問題を有していた。
（１）すなわち、上述したようなデジタル駆動方式のデータドライバにおいては、表示データに対応する複数ビットのデジタル入力信号に基づいて、任意の基準電流を選択、合成することにより、書込電流を生成して出力する構成を有しているが、例えば、表示画素（発光素子）を黒表示動作（すなわち、最低階調で発光動作）させる場合には、複数のデジタル入力信号の全てを“０”状態（ローレベル）に設定することになり、スイッチングトランジスタが全てオフ状態（非選択状態）となる。
【００１３】
これにより、データラインＤＬが電気的にフローティング状態（ハイインピーダンス状態）となり、該黒表示動作直前の表示状態が、配線容量や画素容量により一旦保持され、電荷のリーク（リーク電流）により徐々に表示画素の電圧が低下して黒表示状態に移行するため、迅速な表示動作が行われず、電気的に不安定な状態が持続するとともに、表示状態の変化が視認されることになるため、表示画質の劣化が生じるという問題を有していた。
【００１４】
（２）また、周知の電界効果型トランジスタ（薄膜トランジスタ）においては、いわゆる、キンク（ｋｉｎｋ）現象によりしきい値電圧が低下して、特定の電圧範囲においてドレイン電流が増加し、電圧−電流特性が飽和特性を示さなくなることが知られている。そのため、例えば、上述したようなデータドライバを構成する電流生成回路（特に、カレントミラー回路を構成する第１及び第２の電流トランジスタ）において、周知の電界効果型トランジスタを適用した場合、上述したキンク現象により基準電流（合成電流）に対する書込電流の電流値が設計値通りに設定されなくなり、表示画素を所望の輝度階調で発光動作させることができず、表示画質の劣化を招くという問題を有している。なお、この電界効果型トランジスタにおけるキンク現象については、詳しく後述する。
【００１５】
そこで、本発明は、上述した課題に鑑み、デジタル駆動方式のデータドライバを用いて、発光素子を発光制御するディスプレイにおいて、通常の表示状態から黒表示状態に迅速に移行することができるとともに、表示データに対応した適切な電流値の書込電流を出力して、表示画質の改善を図ることができる電流生成供給回路及び該電流生成供給回路を備えた表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
請求項１記載の電流生成供給回路は、複数ビットのデジタル信号を保持する信号保持手段と、前記デジタル信号の各ビットに対応する複数の階調電流から、前記信号保持手段を介して出力される前記デジタル信号の各ビット値に応じて、前記階調電流の各々を選択的に合成し、負荷駆動電流として所定の負荷に供給する電流生成手段と、を備え、前記電流生成手段は、前記デジタル信号の各ビットに対応し、定電流源から供給される基準電流に対して、各々異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路部と、前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、を備え、前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、前記基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続されるとともに、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備え、前記基準電流トランジスタ及び前記階調電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴としている。
請求項２記載の電流生成供給回路は、請求項１記載の電流生成供給回路において、前記電流生成供給回路は、前記負荷を特定の動作状態で駆動させるための特定電圧を、前記負荷に印加する特定状態設定手段を有し、前記特定状態設定手段は、前記デジタル信号に応じて前記階調電流の各々が全て非選択となる状態を判定するデジタル値判定部と、前記デジタル値判定部による判定結果に基づいて、前記負荷を最低階調状態で駆動させるための前記特定電圧を印加する特定電圧印加部と、を備えていることを特徴とする。
【００１７】
請求項３記載の電流生成供給回路は、請求項２記載の電流生成供給回路において、前記デジタル値判定部は、前記デジタル信号を入力とし、該デジタル信号の各ビット値の論理和に基づいて、前記階調電流の選択状態を判定することを特徴としている。
請求項４記載の電流生成供給回路は、請求項１乃至３のいずれかに記載の電流生成供給回路において、前記複数の階調電流は、各々２ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる電流値に設定されていることを特徴としている。
請求項５記載の電流生成供給回路は、請求項１乃至４のいずれかに記載の電流生成供給回路において、前記電流生成手段は、複数の定電流源から供給され、各々異なる電流値を有する複数の基準電流を、前記複数の階調電流として用いることを特徴としている。
【００１８】
請求項６記載の電流生成供給回路は、請求項１記載の電流生成供給回路において、前記電流生成手段は、前記負荷駆動電流を前記負荷側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴としている。
請求項７記載の電流生成供給回路は、請求項１記載の電流生成供給回路において、前記電流生成手段は、前記負荷駆動電流を前記負荷に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴としている。
【００１９】
請求項８記載の電流生成供給回路は、請求項１乃至７のいずれかに記載の電流生成供給回路において、前記電流生成供給回路は、前記信号線の各々に対して２組設けられ、一方の前記電流生成供給回路において先に保持した前記複数ビットのデジタル信号に基づく前記負荷駆動電流を前記負荷に供給する動作期間中に、他方の前記電流生成供給回路において次の前記複数ビットのデジタル信号を保持する動作を、交互に順次繰り返し実行することを特徴としている。
【００２０】
請求項９記載の電流生成供給回路は、請求項１乃至８のいずれかに記載の電流生成供給回路において、前記負荷は、前記電流生成手段から供給される前記負荷駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備え、前記特定状態設定手段は、前記発光素子を最低の輝度階調で発光動作させるための前記特定電圧を、前記発光素子に印加することを特徴としている。
請求項１０記載の電流生成供給回路は、請求項９記載の電流生成供給回路において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴としている。
【００２１】
請求項１１記載の表示装置は、少なくとも、複数の走査線及び複数の信号線が相互に直交するように配設され、該走査線及び該信号線の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく駆動電流を、前記信号線を介して前記各表示画素に供給する信号駆動手段と、を備え、選択状態にある前記表示画素に対して、所定の電流値を有する前記駆動電流を供給することにより、前記各表示画素を所定の輝度階調で発光させて、前記表示パネルに所望の画像情報を表示する表示装置において、前記信号駆動手段は、少なくとも、前記表示信号に基づく複数ビットのデジタル信号を保持する信号保持手段と、前記デジタル信号の各ビットに対応する複数の階調電流から、前記信号保持手段を介して出力される前記デジタル信号の各ビット値に応じて、前記階調電流の各々を選択的に合成し、前記駆動電流として前記表示画素に供給する電流生成手段と、を有する電流生成供給回路を複数具備し、前記電流生成手段は、前記デジタル信号の各ビットに対応し、定電流源から供給される基準電流に対して、各々異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路部と、前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、を備え、前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、前記基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続されるとともに、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備え、前記表示画素は、前記駆動電流を保持する電流書込保持手段と、該保持された前記駆動電流に基づいて発光駆動電流を生成する発光駆動手段と、前記発光駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子と、を備え前記基準電流トランジスタ及び前記階調電流トランジスタ、もしくは、前記駆動電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴としている。
【００２２】
請求項１２記載の表示装置は、請求項１１記載の表示装置において、前記信号駆動手段は、前記表示画素を特定の輝度階調で発光動作させるための特定電圧を、前記表示画素に印加する特定状態設定手段を有し、前記特定状態設定手段は、前記デジタル信号に応じて前記階調電流の各々が全て非選択となる状態を判定するデジタル値判定部と、前記デジタル値判定部による判定結果に基づいて、前記表示画素を最低の輝度階調で発光動作させるための前記特定電圧を印加する特定電圧印加部と、を備えていることを特徴としている。
請求項１３記載の表示装置は、請求項１２記載の表示装置において、前記デジタル値判定部は、前記デジタル信号を入力とし、該デジタル信号の各ビット値の論理和に基づいて、前記階調電流の選択状態を判定することを特徴としている。
【００２３】
請求項１４記載の表示装置は、請求項１１乃至１３のいずれかに記載の表示装置において、前記複数の階調電流は、各々２ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる電流値に設定されていることを特徴としている。
【００２４】
請求項１５記載の表示装置は、請求項１１乃至１４のいずれかに記載の表示装置において、前記表示画素は、前記駆動電流の電流値に応じて、所定の輝度階調で発光動作する電流駆動型の発光素子を備えていることを特徴としている。
【００２５】
請求項１６記載の表示装置は、請求項１１乃至１５のいずれかに記載の表示装置において、前記電流生成手段は、前記駆動電流を前記表示画素側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴としている。
請求項３６記載の表示装置は、請求項２４乃至３４のいずれかに記載の表示装置において、前記電流生成手段は、前記駆動電流を前記表示画素に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴としている。
【００２６】
請求項１７記載の表示装置は、請求項１１乃至１７のいずれかに記載の表示装置において、前記信号駆動手段は、少なくとも、前記信号線の各々に対して２組の前記電流生成供給回路を備え、一方の前記電流生成供給回路において先に保持した前記複数ビットのデジタル信号に基づく前記駆動電流を前記表示画素に供給する動作期間中に、他方の前記電流生成供給回路において次の前記複数ビットのデジタル信号を保持する動作を、交互に順次繰り返し実行することを特徴としている。
請求項１９記載の表示装置は、請求項１１乃至１８のいずれかに記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子からなる発光素子であることを特徴としている。
【００２７】
請求項２０記載の表示装置は、少なくとも、複数の走査線及び複数の信号線群が相互に直交するように配設され、該走査線及び該信号線群の交点に複数の表示画素がマトリクス状に配列された表示パネルと、前記各表示画素を行単位で選択状態にするための走査信号を前記走査線に印加する走査駆動手段と、表示信号に基づく複数ビットのデジタル信号を、前記各信号線群を介して前記各表示画素に供給する信号駆動手段と、を備え、前記表示画素は、少なくとも、発光駆動電流の電流値に応じて所定の輝度階調で発光動作する電流駆動型の発光素子と、前記複数ビットのデジタル信号を保持する信号保持手段と、定電流源から供給される基準電流に基づいて、前記信号保持手段に保持された前記デジタル信号の値に応じた階調電流を生成して、前記発光駆動電流として前記発光素子に供給する電流生成手段と、を有する電流生成供給回路と、を具備し、前記電流生成手段は、前記デジタル信号の各ビットに対応し、前記基準電流に対して、各々異なる比率の電流値を有する前記複数の階調電流を生成するカレントミラー回路部と、前記複数の階調電流から、前記デジタル信号の各ビット値に応じて前記階調電流を選択するスイッチ回路部と、を備え、前記カレントミラー回路部は、前記定電流源に接続され、前記基準電流が流れる基準電流トランジスタと、前記基準電流トランジスタのゲート端子に、各ゲート端子が並列的に接続されるとともに、トランジスタサイズが各々異なる、前記階調電流が流れる複数の階調電流トランジスタと、を備え前記基準電流トランジスタ及び前記階調電流トランジスタは、半導体基板の一面側に絶縁膜を介して形成された半導体層に、チャネル領域と、該チャネル領域を挟んで形成されたソース領域及びドレイン領域と、該ソース領域及び該ドレイン領域の対向軸に対して垂直方向に、チャネル領域から突出して形成されたターミナル領域と、前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、前記ドレイン領域に電気的に接続されたドレイン電極と、前記ソース領域及び前記ターミナル領域に電気的に接続された単一のボディターミナル電極と、を備えたトランジスタ構造を有していることを特徴としている。
【００２８】
請求項２１記載の表示装置は、請求項２０記載の表示装置において、前記表示画素は、前記発光素子を特定の輝度階調で発光動作させるための特定電圧を、前記発光素子に印加する特定状態設定手段を有し、前記特定状態設定手段は、前記デジタル信号に応じて前記階調電流の各々が全て非選択となる状態を判定するデジタル値判定部と、前記デジタル値判定部による判定結果に基づいて、前記発光素子を最低の輝度階調で発光動作させるための前記特定電圧を印加する特定電圧印加部と、を備えていることを特徴としている。
請求項２２記載の表示装置は、請求項２１記載の表示装置において、前記デジタル値判定部は、前記デジタル信号を入力とし、該デジタル信号の各ビット値の論理和に基づいて、前記階調電圧の選択状態を判定することを特徴としている。
【００２９】
請求項２３記載の表示装置は、請求項２０乃至２２のいずれかに記載の表示装置において、前記複数の階調電流は、各々２ｎ（ｎ＝０、１、２、３、・・・）で規定される、異なる電流値に設定されていることを特徴としている。
【００３０】
請求項２４記載の表示装置は、請求項２０乃至２３のいずれかに記載の表示装置において、前記電流生成手段は、前記発光駆動電流を前記発光素子側から引き込む方向に流すように、前記合成電流の信号極性を設定することを特徴としている。
請求項２５記載の表示装置は、請求項２０乃至２３のいずれかに記載の表示装置において、前記電流生成手段は、前記発光駆動電流を前記発光素子に流し込む方向に流すように、前記合成電流の信号極性を設定することを特徴としている。
請求項２６記載の表示装置は、請求項２０乃至２５のいずれかに記載の表示装置において、前記発光素子は、有機エレクトロルミネッセント素子であることを特徴としている。
【００３１】
すなわち、本発明に係る電流生成供給回路は、有機ＥＬ素子や発光ダイオード等のように、電流値に応じて所定の駆動状態（発光輝度）で動作する負荷（表示画素、発光素子）に対して、所定の電流値を有する負荷駆動電流（書込電流、発光駆動電流）を個別に供給する電流駆動装置であって、複数ビットのデジタル信号を並列的に保持する信号ラッチ部（信号保持手段）と、上記複数ビットのデジタル信号に対応した電流値を有する負荷駆動電流を生成、出力する電流生成部（電流生成手段）と、を備え、上記電流生成部は、基準電流が流れる基準電流トランジスタと、基準電流トランジスタとカレントミラー回路をなし、デジタル信号の各ビットに対応してトランジスタサイズが各々異なり、基準電流に対して各々異なる比率の電流値を有する複数の階調電流を生成する複数の階調電流トランジスタを有するカレントミラー回路部と、複数の階調電流からデジタル信号の各ビット値に応じて階調電流を選択するスイッチ回路部とを備え、複数ビットのデジタル信号に応じて、特定の階調電流を選択して合成することにより、所定数段階の電流値を有する負荷駆動電流を比較的簡易な回路構成により生成することができ、上記電流生成部において、基準電流トランジスタ及び階調電流トランジスタとして、いわゆる、ボディターミナル構造を有する電界効果型トランジスタを適用することにより、特定の電圧範囲において略一定の電流値を示す飽和領域を有する電圧−電流特性を得ることができるので、信号ラッチ部に保持されたデジタル信号の信号レベルに適切に対応した電流値を有する負荷駆動電流を生成することができ、負荷を適切な駆動状態で動作させることができる。
さらに、上記電流生成供給回路は、負荷における通常の階調動作時には、電流生成部により信号ラッチ部に保持されたデジタル信号に応じて、予め規定された複数の階調電流から特定の階調電流を選択して合成（電流値を合算）し、上記負荷駆動電流として負荷に出力し、一方、負荷の特定動作時には、電流生成部による上記負荷駆動電流の供給を遮断するとともに特定電圧が負荷に直接印加されるように構成されている。
ここで、負荷の特定動作としては、負荷を最低階調で駆動させる状態であって、例えば、上記複数ビットのデジタル信号に応じて前記階調電流の各々が全て非選択となる状態を論理和演算に基づいて判別することにより、負荷への特定電圧の印加が制御される。
【００３２】
これにより、複数ビットのデジタル信号に応じた電流値を有する負荷駆動電流を供給することにより負荷を段階的に駆動制御する電流生成供給回路において、負荷を特定の動作状態で駆動する場合には、上記負荷駆動電流の供給を遮断すると同時に、負荷に特定電圧を印加するように構成されているので、上記負荷駆動電流の遮断に伴って負荷に印加される信号レベルがハイインピーダンス状態となって、負荷の動作状態が不安定化する問題を解消することができ、負荷を特定の動作状態に迅速に移行して良好に駆動することができる。
【００３３】
そして、本発明に係る表示装置においては、相互に直交する走査ライン（走査線）及びデータライン（信号線）の交点近傍に、発光素子を備えた表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、上述したような電流生成供給回路をデータドライバ（信号駆動手段）、もしくは、表示画素内の画素駆動回路に適用し、表示パネルの所定の行に配列された表示画素群の選択期間中に、上記信号ラッチ部に保持した複数ビットのデジタル信号（表示データ）に基づいて電流生成部において生成された特定の階調電流の合成電流を、書込電流又は発光駆動電流として、表示画素又は発光素子に供給する通常の階調表示動作を実行するように構成されている。
【００３４】
これにより、上記電流生成供給回路をデータドライバに適用した場合にあっては、基準電流トランジスタ及び階調電流トランジスタとして、いわゆる、ボディターミナル構造を有する電界効果型トランジスタを適用することにより、特定の電圧範囲において略一定の電流値を示す飽和領域を有する電圧−電流特性を得ることができるので、信号ラッチ部に保持されたデジタル信号の信号レベルに適切に対応した電流値を有する負荷駆動電流を生成することができ、表示画素又を適切な駆動状態で動作させることができる。
さらに、通常の階調表示動作時に、各データラインに対応して設けられた各書込電流生成回路（電流生成供給回路）により、表示データに応じた階調電流が生成、合成されて、適切な電流値を有する書込電流として各表示画素に供給され、一方、黒表示動作時には、各書込電流生成回路による書込電流の供給が遮断されるとともに、表示画素における最低輝度階調での発光動作に対応した所定の黒表示電圧が各データラインに印加されるので、良好な階調表示を実現しつつ、黒表示動作時においても、各データラインの信号レベルを特定の電圧に安定化させて迅速に黒表示状態に移行することができ、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【００３５】
また、上記電流生成供給回路を表示画素の画素駆動回路に適用した場合にあっては、基準電流トランジスタ及び階調電流トランジスタとして、いわゆる、ボディターミナル構造を有する電界効果型トランジスタを適用することにより、特定の電圧範囲において略一定の電流値を示す飽和領域を有する電圧−電流特性を得ることができるので、信号ラッチ部に保持されたデジタル信号の信号レベルに適切に対応した電流値を有する負荷駆動電流を生成することができ、発光素子を適切な駆動状態で動作させることができる。
さらに、通常の階調表示動作時に、各表示画素に設けられた画素駆動回路（電流生成供給回路）により、表示データに応じた階調電流が生成、合成されて、適切な電流値を有する発光駆動電流が発光素子に供給され、良好な輝度階調で発光動作が行われ、一方、黒表示動作時には、電流生成部による発光駆動電流の供給が遮断されるとともに、黒表示設定部（特定状態設定手段）により最低輝度階調での発光動作に対応した黒表示電圧が発光素子に印加されるので、良好な階調表示を実現しつつ、迅速に黒表示状態に移行することができ、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【００３６】
ここで、本発明に係る表示装置においては、表示画素が接続された各列のデータラインごとに２組の書込電流生成回路（電流生成供給回路）又はラッチ回路を備え、各行の表示画素群への書込動作に同期して、該２組の書込電流生成回路を交互に選択状態に設定して、例えば、奇数行目の表示画素に対しては、一方の書込電流生成回路又はラッチ回路から書込電流を供給し、偶数行目の表示画素群に対しては、他方の書込電流生成回路又はラッチ回路から書込電流を供給するように制御するものであってもよい。このような構成によれば、一方の書込電流生成回路又はラッチ回路から特定の行の表示画素に書込電流を供給する動作に並行して、他方の書込電流生成回路又はラッチ回路により次行の表示画素に供給する書込電流を生成するための表示データを取り込む動作を、２組の書込電流生成回路により交互に繰り返し実行することにより、各行の表示画素に対して連続的に書込電流を供給することができ、表示装置の画質の向上を図ることができる。
【発明の効果】
【００３７】
以上説明したように、本発明に係る電流生成供給回路及びその制御方法によれば、複数ビットのデジタル信号を並列的に保持する信号ラッチ部と、上記複数ビットのデジタル信号に対応した電流値を有する負荷駆動電流を生成、出力する電流生成部と、負荷における特定の動作時に、上記負荷駆動電流の供給に換えて、特定電圧を負荷に印加する特定状態設定部と、を備え、負荷における通常の階調動作時には、電流生成部により信号ラッチ部に保持されたデジタル信号に応じて、予め規定された複数の階調電流から特定の階調電流を選択して合成し、上記負荷駆動電流として負荷に出力し、一方、デジタル信号に応じて階調電流の各々が全て非選択となるような負荷の特定動作時には、特定電圧が負荷に直接印加されるように構成されているので、負荷駆動電流の遮断に伴って負荷に印加される信号レベルがハイインピーダンス状態となって、負荷の動作状態が不安定化する問題を解消することができ、負荷を特定の動作状態に迅速に移行して良好に駆動することができる。
【００３８】
また、電流生成部においては、例えば、複数の階調電流を流す各薄膜トランジスタのチャネル幅を各々所定の比率となるように形成し、あるいは、複数の電流発生源から個別に供給される複数の異なる電流値を有する基準電流（階調電流）を取り込み、複数ビットのデジタル信号に応じて、特定の階調電流を選択して合成することにより、所定数段階の電流値を有する負荷駆動電流を比較的簡易な回路構成により生成することができ、負荷を適正な駆動状態で動作させることができる。
【００３９】
さらに、上記電流生成供給回路において、少なくとも、負荷駆動電流の生成に直接関連する基準電流又は階調電流を流すトランジスタとして、いわゆる、ボディターミナル構造を有する電界効果型トランジスタを適用することにより、特定の電圧範囲において略一定の電流値を示す飽和領域を有する電圧−電流特性を得ることができるので、信号ラッチ部に保持されたデジタル信号の信号レベルに適切に対応した電流値を有する負荷駆動電流を生成することができ、負荷を適切な駆動状態で動作させることができる。
【００４０】
そして、本発明に係る表示装置によれば、上述したような電流生成供給回路をデータドライバ、もしくは、表示画素内の画素駆動回路に適用し、表示パネルの所定の行に配列された表示画素群の選択期間中に、上記信号ラッチ部に保持した複数ビットのデジタル信号（表示データ）に基づいて電流生成部において生成された特定の階調電流の合成電流を、書込電流又は発光駆動電流として、表示画素又は発光素子に供給する通常の階調表示動作と、上記書込電流又は発光駆動電流の供給を遮断するとともに、黒表示電圧（特定電圧）を表示画素又は発光素子に印加する黒表示動作と、を実行するように構成されているので、通常の階調表示動作時に、表示データに応じた適切な電流値を有する書込電流又は発光駆動電流が各表示画素又は各発光素子に供給されて、良好な輝度階調で発光動作が行われ、一方、黒表示動作時には、上記書込電流又は発光駆動電流の供給が遮断されるとともに、表示画素における最低輝度階調での発光動作に対応した所定の黒表示電圧が各表示画素又は各発光素子に印加されて迅速に黒表示状態に移行することができ、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明に係る電流生成供給回路及び電流生成供給回路を備えた表示装置について、実施の形態を示して詳しく説明する。
＜電流生成供給回路＞
まず、本発明に係る電流生成供給回路及びその制御方法について、図面を参照して説明する。
図１は、本発明に係る電流生成供給回路の一実施形態を示す概略構成図である。
【００４２】
図１に示すように、本実施形態に係る電流生成供給回路ＩＳＡは、電流値を指定するための複数ビット（本実施形態においては、４ビットの場合を示す）のデジタル信号ｄ０、ｄ１、ｄ２、ｄ３（ｄ０〜ｄ３）を個別に取り込んで保持（ラッチ）するラッチ回路ＬＣ０、ＬＣ１、ＬＣ２、ＬＣ３（ＬＣ０〜ＬＣ３）を備えた信号ラッチ部（信号保持手段）１０と、電流発生源（定電流源）ＩＲＡから供給される一定の電流値を有する基準電流Ｉrefを取り込み、上記信号ラッチ部１０（各ラッチ回路ＬＣ０〜ＬＣ３）から出力される出力信号ｄ１０、ｄ１１、ｄ１２、ｄ１３（ｄ１０〜ｄ１３）に基づいて、基準電流Ｉrefに対して所定比率の電流値を有する負荷駆動電流ＩＤを生成し、電流供給線ＣＬを介して図示を省略した負荷に出力する電流生成部（電流生成手段）２０Ａと、上記出力信号ｄ１０〜ｄ１３に基づいて、負荷を特定の動作状態で駆動させる場合にのみ、負荷（電流供給線ＣＬ）に対して特定の電圧（特定電圧）を印加する特定状態設定部（特定状態設定手段）３０Ａと、を有して構成されている。ここで、電流発生源ＩＲＡは、電流生成部２０Ａ方向に基準電流Ｉrefを流す（流し込む）ために、高電位電源に接続された電源接点＋Ｖに接続されている。
【００４３】
以下、上記各構成について、具体的に説明する。
図２は、本実施形態に係るラッチ回路の一具体例を示す回路構成図である。また、図３は、本実施形態に係る電流生成部の一具体例を示す回路構成図であり、図４は、本実施形態に係る電流生成部の他の具体例を示す回路構成図である。さらに、図５は、本実施形態に係る特定状態設定部に適用可能な論理回路を示す回路構成図である。ここでは、上述した電流生成供給回路の概略構成（図１）を適宜参照しながら説明する。
【００４４】
信号ラッチ部１０は、図１に示すように、デジタル信号ｄ０〜ｄ３のビット数（４ビット）に応じた数のラッチ回路ＬＣ０〜ＬＣ３が並列に設けられ、図示を省略したタイミングジェネレータやシフトレジスタ等から出力されるタイミング制御信号ＣＬＫに基づいて、各々個別に供給される上記デジタル信号ｄ０〜ｄ３を同時に取り込み、当該デジタル信号ｄ０〜ｄ３に基づく信号レベル（出力信号ｄ１０〜ｄ１３）を出力、保持する動作を実行する。
【００４５】
ここで、信号ラッチ部１０を構成する各ラッチ回路ＬＣ０〜ＬＣ３は、図２（ａ）に示すように、ｐチャネル型及びｎチャネル型の電界効果型トランジスタ（ＭＯＳＦＥＴ）を直列に接続した周知の相補型トランジスタ回路（ＣＭＯＳインバータ；以下、「ＣＭＯＳ」と記す）を複数備えた構成を適用することができる。
【００４６】
具体的には、図２（ａ）に示すように、ラッチ回路ＬＴＣ（ＬＣ０〜ＬＣ３）は、ｐチャネル型トランジスタＴｒ１及びｎチャネル型トランジスタＴｒ２からなるＣＭＯＳ１１と、ｐチャネル型トランジスタＴｒ３及びｎチャネル型トランジスタＴｒ４からなるＣＭＯＳ１２と、ｐチャネル型トランジスタＴｒ５及びｎチャネル型トランジスタＴｒ６からなるＣＭＯＳ１３と、ｐチャネル型トランジスタＴｒ７及びｎチャネル型トランジスタＴｒ８からなるＣＭＯＳ１４と、ｐチャネル型トランジスタＴｒ９及びｎチャネル型トランジスタＴｒ１０からなるＣＭＯＳ１５と、ｐチャネル型トランジスタＴｒ１１及びｎチャネル型トランジスタＴｒ１２からなるＣＭＯＳ１６と、を備えた構成を有している。
【００４７】
ＣＭＯＳ１１の入力接点（ラッチ回路ＬＴＣのクロック入力端子）ＣＫには、タイミング制御信号（クロック信号）ＣＬＫが入力され、その出力接点Ｎ１１はＣＭＯＳ１２の入力接点に接続されている。また、ＣＭＯＳ１３の入力端子には、上記タイミング制御信号ＣＬＫが入力され、その出力接点Ｎ１２はＣＭＯＳ１２の出力接点とともに、ＣＭＯＳ１４の入力接点に接続されている。ＣＭＯＳ１４の出力接点Ｎ１３は、ＣＭＯＳ１５及びＣＭＯＳ１６の入力接点に接続されるとともに、該出力接点Ｎ１３の信号レベルが反転出力信号として、ラッチ回路ＬＴＣの反転出力端子ＯＴ＊（明細書中では、便宜的に「ＯＴ＊」と記す；図２（ａ）の符号参照。以下、反転信号について同様に記載する）から出力される。一方、ＣＭＯＳ１５の出力接点Ｎ１５の信号レベルは、非反転出力信号として、ラッチ回路ＬＴＣの非反転出力端子ＯＴから出力される。
【００４８】
また、ＣＭＯＳ１１、ＣＭＯＳ１４、ＣＭＯＳ１５及びＣＭＯＳ１６を構成する各ｐチャネル型トランジスタＴｒ１、Ｔｒ７、Ｔｒ９及びＴｒ１１は、電流路の一端が高電位電源Ｖddに接続され、また、各ｎチャネル型トランジスタＴｒ２、Ｔｒ８、Ｔｒ１０及びＴｒ１２は、電流路の一端が低電位電源Ｖgnd（接地電位）に接続されている。ＣＭＯＳ１２のｐチャネル型トランジスタＴｒ３及びＣＭＯＳ１３のｎチャネル型トランジスタＴｒ６は、電流路の一端がラッチ回路ＬＴＣの信号入力端子ＩＮに接続されて、上記デジタル信号ｄ０〜ｄ３が入力され、また、ＣＭＯＳ１２のｎチャネル型トランジスタＴｒ４及びＣＭＯＳ１３のｐチャネル型トランジスタＴｒ５は、電流路の一端が上記ＣＭＯＳ１６の出力接点Ｎ１４に接続されている。
【００４９】
このような構成を有する信号ラッチ部１０においては、最初のタイミング制御信号ＣＬＫ（所定の信号幅を有するハイレベルのパルス信号）が印加されると、ＣＭＯＳ１２のｐチャネル型トランジスタＴｒ３側及びＣＭＯＳ１３のｎチャネル型トランジスタＴｒ６がオン動作して、当該タイミングにおけるデジタル信号ｄ０〜ｄ３が取り込まれ、ＣＭＯＳ１２及びＣＭＯＳ１３の共通の出力接点Ｎ１２の信号レベルがデジタル信号ｄ０〜ｄ３により規定される。これにより、出力接点Ｎ１２の信号レベル（デジタル信号ｄ０〜ｄ３の信号レベル）に基づいて、非反転出力端子ＯＴ及び反転出力端子ＯＴ＊、ＣＭＯＳ１６の出力接点Ｎ１４の各信号レベル（ハイレベル／ローレベル）が確定する。
【００５０】
ここで、上記タイミング制御信号ＣＬＫの印加後（すなわち、タイミング制御信号ＣＬＫがローレベル状態）においては、ＣＭＯＳ１２のｐチャネル型トランジスタＴｒ３側及びＣＭＯＳ１３のｎチャネル型トランジスタＴｒ６がオフ動作するが、ＣＭＯＳ１２のｎチャネル型トランジスタＴｒ４及びＣＭＯＳ１３のｐチャネル型トランジスタＴｒ５がオン動作して、ＣＭＯＳ１６の出力接点Ｎ１４の信号レベル（非反転出力信号（非反転出力端子ＯＴの信号レベル）と同等）が取り込まれて、ＣＭＯＳ１２及びＣＭＯＳ１３の共通の出力接点Ｎ１２の信号レベルが規定される。これにより、タイミング制御信号ＣＬＫの印加時と同等の信号レベルを有する非反転出力信号（非反転出力端子ＯＴの信号レベル）及び反転出力信号（反転出力端子ＯＴ＊の信号レベル）が継続して出力される。この出力信号の信号レベルは、次回のタイミング制御信号ＣＬＫの印加時における信号入力端子ＩＮの信号レベル（デジタル信号ｄ０〜ｄ３の信号レベル）が変化するまで、同一の出力状態が保持される。
【００５１】
なお、上述したラッチ回路ＬＴＣにおいては、入力信号として単一のタイミング制御信号ＣＬＫを単一の入力接点ＣＫに印加する構成のみを示したが、本発明はこれに限定されるものではなく、例えば、図２（ｂ）に示すように、図２（ａ）に示したＣＭＯＳ１１に替えて、ＣＭＯＳ１２の入力接点ＣＫ＊に、タイミング制御信号ＣＬＫの反転信号ＣＬＫ＊（明細書中では、便宜的に「ＣＬＫ＊」と記す；図２（ｂ）の符号参照）を直接印加するようにした構成を適用するものであってもよい。
【００５２】
また、電流生成部２０Ａは、例えば、図３に示すように、基準電流Ｉrefに対して、各々、異なる比率の電流値を有する複数の単位電流（以下、「階調電流」と記す）Ｉdsa、Ｉdsb、Ｉdsc、Ｉdsdを生成するカレントミラー回路部２１Ａと、上記複数の階調電流Ｉdsa〜Ｉdsdのうち、上記信号ラッチ部１０の各ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０〜ｄ１３（図２に示した非反転出力端子ＯＴの信号レベル）に基づいて、任意の階調電流を選択するスイッチ回路部２２Ａと、を備えている。
【００５３】
具体的には、図３に示すように、電流生成部２０Ａに適用されるカレントミラー回路部２１Ａは、基準電流Ｉrefが供給される電流入力接点ＩＮｉと低電位電源（接地電位）Ｖgndとの間に電流路（ソース−ドレイン端子）が接続されるとともに、制御端子（ゲート端子）が接点Ｎｇに接続されたｎチャネル型のトランジスタ（基準電流トランジスタ）Ｔｒ２１と、各接点Ｎａ、Ｎｂ、Ｎｃ、Ｎｄと低電位電源Ｖgndとの間に各電流路が接続されるとともに、制御端子が接点Ｎｇに共通に接続された複数（ラッチ回路ＬＣ０〜ＬＣ３に対応した４個）のｎチャネル型のトランジスタ（階調電流トランジスタ）Ｔｒ２２、Ｔｒ２３、Ｔｒ２４、Ｔｒ２５と、を備えた構成を有している。ここで、接点Ｎｇは、電流入力接点ＩＮｉに直接接続されているとともに、低電位電源Ｖgndとの間に容量Ｃ１が接続された構成を有している。
【００５４】
また、電流生成部２０Ａに適用されるスイッチ回路部２２Ａは、電流供給線ＣＬを介して負荷が接続される電流出力接点ＯＵＴｉと各接点Ｎａ、Ｎｂ、Ｎｃ、Ｎｄとの間に電流路が接続されるとともに、制御端子に上記各ラッチ回路ＬＣ０〜ＬＣ３から個別に出力される出力信号ｄ１０〜ｄ１３が並列的に印加される複数（４個）のｎチャネル型のトランジスタＴｒ２６、Ｔｒ２７、Ｔｒ２８、Ｔｒ２９と、を備えた構成を有している。
【００５５】
ここで、本実施形態に係る電流生成部２０Ａにおいては、特に、カレントミラー回路部２１Ａを構成する各階調電流トランジスタＴｒ２２〜Ｔｒ２５に流れる階調電流Ｉdsa〜Ｉdsdが、基準電流トランジスタＴｒ２１に流れる基準電流Ｉrefに対して、各々異なる所定の比率の電流値を有するように設定されている。具体的には、各階調電流トランジスタＴｒ２２〜Ｔｒ２５のトランジスタサイズが、各々異なる比率、例えば、各階調電流トランジスタＴｒ２２〜Ｔｒ２５のチャネル長を一定とした場合の各チャネル幅の比（Ｗ２：Ｗ３：Ｗ４：Ｗ５）が１：２：４：８になるように形成されている。
【００５６】
これにより、各階調電流トランジスタＴｒ２２〜Ｔｒ２５に流れる階調電流Ｉdsa〜Ｉdsdの電流値は、基準電流トランジスタＴｒ２１のチャネル幅をＷ１とすると、各々Ｉdsa＝（Ｗ２／Ｗ１）×Ｉref、Ｉdsb＝（Ｗ３／Ｗ１）×Ｉref、Ｉdsc＝（Ｗ３／Ｗ１）×Ｉref、Ｉdsd＝（Ｗ４／Ｗ１）×Ｉrefに設定される。すなわち、階調電流トランジスタＴｒ２２〜Ｔｒ２５のチャネル幅を、各々２ｎ（ｎ＝０、１、２、３、・・・；２ｎ＝１、２、４、８、・・・）に設定することにより、階調電流間の電流値を２ｎで規定される比率に設定することができる。
【００５７】
このように電流値が設定された各階調電流Ｉdsa〜Ｉdsdから、後述するように、複数ビットのデジタル信号ｄ０〜ｄ３（出力信号ｄ１０〜ｄ１３）に基づいて、任意の階調電流を選択して合成することにより、２ｎ段階の電流値を有する負荷駆動電流ＩＤが生成され、電流出力接点ＯＵＴｉに供給されることになる。すなわち、図１乃至図３に示したように、４ビットのデジタル信号ｄ０〜ｄ３を適用した場合、各階調電流トランジスタＴｒ２２〜Ｔｒ２５に接続されるトランジスタＴｒ２６〜Ｔｒ２９のオン状態に応じて、２４＝１６段階の異なる電流値を有する負荷駆動電流ＩＤが生成される。
【００５８】
このような構成を有する電流生成部２０Ａにおいては、上記ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０〜ｄ１３の信号レベルに応じて、スイッチ回路部２２Ａの特定のトランジスタがオン動作（トランジスタＴｒ２６〜Ｔｒ２９のいずれか１つ以上がオン動作する場合のほか、いずれのトランジスタＴｒ２６〜Ｔｒ２９もオフ動作する場合を含む）し、該オン動作したトランジスタに接続されたカレントミラー回路部２２Ａの階調電流トランジスタ（Ｔｒ２２〜Ｔｒ２５のいずれか１つ以上）に、基準電流トランジスタＴｒ２１に流れる基準電流Ｉrefに対して、所定比率（ａ×２ｎ倍；ａは基準電流トランジスタＴｒ２１のチャネル幅Ｗ１により規定される定数）の電流値を有する階調電流Ｉdsa〜Ｉdsdが流れ、上述したように、電流出力接点ＯＵＴｉにおいて、これらの階調電流の合成値となる電流値を有する負荷駆動電流ＩＤが、図示を省略した負荷側から、電流出力接点ＯＵＴｉ、オン状態にあるトランジスタ（Ｔｒ２６〜Ｔｒ２９のいずれか）及び階調電流トランジスタ（Ｔｒ２２〜Ｔｒ２５のいずれか）を介して低電位電源Ｖgndに流れる。
【００５９】
したがって、本実施形態に係る電流生成供給回路ＩＳＡにおいては、タイミング制御信号ＣＬＫにより規定されるタイミングで、信号ラッチ部２１Ａに入力される複数ビットのデジタル信号ｄ０〜ｄ３に応じて、電流生成部２２Ａにより所定の電流値を有するアナログ電流からなる負荷駆動電流ＩＤが生成されて、負荷に供給されることになる（本実施形態においては、上述したように、負荷側から電流生成供給回路方向に負荷駆動電流が引き込まれる）。
すなわち、電流生成供給回路ＩＳＡに信号レベルが変動しない一定の基準電流を流すのみで、複数ビットのデジタル信号に応じた所望の電流値を有する負荷駆動電流を生成することができる構成を有しているので、生成される負荷駆動電流が微小な場合であっても、基準電流が供給される信号線に付加された寄生容量（配線容量）への充放電動作を排除して、電流生成供給回路の動作速度を向上させることができる。
【００６０】
なお、本実施形態においては、電流生成部として、カレントミラー回路構成（カレントミラー回路部２１Ａ）を備え、各階調電流トランジスタにより、基準電流トランジスタに流れる基準電流Ｉrefに対して各々異なる所定の比率の電流値を有する階調電流を選択的に合成して、負荷駆動電流ＩＤを生成する構成について説明したが、本発明はこれに限定されるものではなく、例えば、図４に示すような回路構成を有するものであってもよい。
【００６１】
すなわち、図４に示すように、各々異なる電流値を有する基準電流Ｉｒ１、Ｉｒ２、Ｉｒ３、Ｉｒ４が個別に供給（引き抜くように供給）される複数の電流入力接点ＩＮ１、ＩＮ２、ＩＮ３、ＩＮ４（ＩＮ１〜ＩＮ４）と電流出力接点ＯＵＴｉとの間に電流路が接続されるとともに、制御端子に上記各ラッチ回路ＬＣ０〜ＬＣ３から個別に出力される出力信号ｄ１０〜ｄ１３が並列的に印加される４個のｎチャネル型のトランジスタＴｒ３１、Ｔｒ３２、Ｔｒ３３、Ｔｒ３４（Ｔｒ３１〜Ｔｒ３４）を備えた構成を適用することもできる。
【００６２】
ここで、各電流入力接点ＩＮ１〜ＩＮ４には、図示を省略した個別の電流発生源が接続される。また、各電流発生源により生成、供給される基準電流Ｉｒ１、Ｉｒ２、Ｉｒ３、Ｉｒ４は、例えば、図３に示したカレントミラー回路構成を適用した場合と同様に、各々異なる比率（例えば、Ｉｒ１：Ｉｒ２：Ｉｒ３：Ｉｒ４＝１：２：４：８）の電流値を有するように設定されているものであってもよい。
このような構成を有する電流生成部においても、上述した実施形態と同様に、ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０〜ｄ１３の信号レベルに応じて、トランジスタＴｒ３１〜Ｔｒ３４の特定のトランジスタがオン動作して、該オン動作したトランジスタに流れる基準電流の合成電流が、電流出力接点ＯＵＴｉを介して負荷駆動電流ＩＤとして供給される。
【００６３】
また、特定状態設定部３０Ａは、図１に示すように、上記ラッチ回路ＬＣ０〜ＬＣ３の各々から出力される出力信号ｄ１０〜ｄ１３を入力信号とする否定論理和演算回路（デジタル値判定部；以下、「ＮＯＲ回路」と略記する）３１と、該ＮＯＲ回路３１からの出力端が制御端子（ゲート）に、電流路の一端側が特定電圧Ｖbkを印加する電圧源に、他端側が電流供給線ＣＬ（図示を省略した負荷）に、各々接続されたｎチャネル型の電界効果型トランジスタからなる特定電圧印加トランジスタ（特定電圧印加部）ＴＮ３２と、を備えた構成を有している。
【００６４】
ここで、ＮＯＲ回路３１は、例えば、図５に示すように、高電位電源Ｖddと出力接点Ｎoutとの間に、複数のｐチャネル型の電界効果型トランジスタＴｒ４１〜Ｔｒ４４を直列に接続した直列回路と、低電位電源（接地電位）Ｖgndと出力接点Ｎoutとの間に、複数のｎチャネル型の電界効果型トランジスタＴｒ４５〜Ｔｒ４８を並列に接続した並列回路と、を備え、各ｐチャネル型及びｎチャネル型の電界効果型トランジスタＴｒ４１〜Ｔｒ４４、Ｔｒ４５〜Ｔｒ４８の制御端子に、各ラッチ回路ＬＣ０〜ＬＣ３からの出力信号ｄ１０〜ｄ１３を個別に印加するようにした周知の回路構成により実現することができる。
【００６５】
このような構成を有する特定状態設定部３０Ａにおいては、ＮＯＲ回路３１により、上記ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０〜ｄ１３の信号レベルが全て“０”となる特定の状態であるか否かが判別され、該特定状態においてのみ、特定電圧印加トランジスタＴＮ３２がオン動作して、電流供給線ＣＬを介して負荷に特定電圧Ｖbkが印加される。
【００６６】
したがって、複数ビットのデジタル信号により負荷を段階的に駆動制御する電流生成供給回路において、全てのデジタル信号（出力信号ｄ１０〜ｄ１３）を“０”に設定して、負荷を特定の動作状態で駆動する場合であっても、負荷に接続された電流供給線ＣＬの信号レベルが、特定状態設定部３０Ａにより速やかに特定電圧Ｖbkに設定される。これにより、電流生成部２０Ａにおいて電流出力が遮断されることにより、電流供給線ＣＬの信号レベルがハイインピーダンス状態となって、負荷の動作状態が不安定化する問題を解消することができ、負荷を特定の動作状態で良好に駆動することができる。
【００６７】
なお、後述するように、上記複数ビットのデジタル信号としては、表示装置に所望の画像情報を表示するための表示データ（表示信号）を適用することでき、この場合において、電流生成供給回路により生成、出力される負荷駆動電流は、表示パネルを構成する各表示画素に供給される書込電流、又は、各表示画素の発光素子に供給される発光駆動電流に対応する。詳しくは、後述する。
【００６８】
次に、本発明に係る電流生成供給回路の他の実施形態について、図面を参照して説明する。
図６は、本発明に係る電流生成供給回路の他の実施形態を示す概略構成図である。また、図７は、本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図であり、図８は、本実施形態に係る電流生成供給回路に適用される電流生成部の他の具体例を示す回路構成図である。さらに、図９は、本実施形態に係る特定状態設定部に適用可能な論理回路を示す回路構成図である。ここで、上述した実施形態と同等の構成については、同一の符号を付して、その説明を簡略化する。
【００６９】
上述した実施形態においては、電流生成供給回路ＩＳＡに接続された負荷側から、電流生成供給回路ＩＳＡ方向に負荷駆動電流ＩＤを引き込むように構成した場合（便宜的に、「電流シンク方式」と記す）について示したが、本実施形態においては、電流生成供給回路ＩＳＢ側から負荷方向に負荷駆動電流を流し込む構成（便宜的に、「電流印加方式」と記す）を有している。
具体的には、図６に示すように、本実施形態に係る電流生成供給回路ＩＳＢは、上述した実施形態と同等の構成を有する信号ラッチ部１０と、ラッチ回路ＬＣ０〜ＬＣ３の反転出力端子に接続された電流生成部２０Ｂと、ラッチ回路ＬＣ０〜ＬＣ３の非反転出力端子に接続された特定状態設定部３０Ｂと、を有して構成されている。ここで、電流生成部２０Ｂに接続された電流発生源ＩＲＢは、電流生成部２０Ｂ側から電流発生源ＩＲＢ方向に基準電流Ｉrefを流すように、低電位電源Ｖgndに接続されている。
【００７０】
信号ラッチ部１０は、複数のデジタル信号ｄ０〜ｄ３に対応してラッチ回路ＬＣ０〜ＬＣ３が個別に設けられた構成を有し、各ラッチ回路ＬＣ０〜ＬＣ３の反転出力信号ｄ１０＊〜ｄ１３＊（図２に示した反転出力端子ＯＴ＊の信号レベルであって、明細書中では、便宜的に「ｄ１０＊〜ｄ１３＊」と記す；図６の符号参照）が電流生成部２０Ｂに出力されるように接続されている。
本実施形態に係る電流生成部２０Ｂは、図７に示すように、概略、上述した実施形態（図３参照）と同様に、トランジスタＴｒ５１〜Ｔｒ５５からなるカレントミラー回路部２１Ｂ、及び、トランジスタＴｒ５６〜Ｔｒ５９からなるスイッチ回路部２２Ｂと、を備え、各ラッチ回路ＬＣ０〜ＬＣ３からの出力信号ｄ１０＊〜ｄ１３＊に基づいて、基準電流Ｉrefに対して、所定比率の電流値を有する複数の階調電流Ｉdsi、Ｉdsj、Ｉdsk、Ｉdslを任意に選択、合成して生成される負荷駆動電流ＩＤを負荷に供給するように構成されている。
【００７１】
具体的には、カレントミラー回路部２１Ｂ及びスイッチ回路部２２Ｂを構成する全てのトランジスタＴｒ５１〜Ｔｒ５９がｐチャネル型から構成されている。基準電流トランジスタＴｒ５１は、電流入力接点ＩＮｉと電源接点＋Ｖとの間に接続され、制御端子が接点Ｎｇを介して電流入力接点ＩＮｉに接続されるとともに、容量Ｃ１を介して電源接点＋Ｖに接続されている。また、階調電流トランジスタＴｒ５２〜Ｔｒ５５は、各々、接点Ｎｉ、Ｎｊ、Ｎｋ、Ｎｌと電源接点＋Ｖとの間に接続されるとともに、制御端子が接点Ｎｈに共通に接続され、スイッチング用のトランジスタＴｒ５６〜Ｔｒ５９は、各々、上記接点Ｎｉ、Ｎｊ、Ｎｋ、Ｎｌと電流出力接点ＯＵＴｉとの間に接続されるとともに、制御端子に各々、ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０＊〜ｄ１３＊が並列的に印加されるように構成されている。
【００７２】
ここで、本実施形態においても、カレントミラー回路部２１Ｂを構成する各階調電流トランジスタＴｒ５２〜Ｔｒ５５のトランジスタサイズ（すなわち、チャネル長を一定とした場合のチャネル幅）が、基準電流トランジスタを基準として、所定の比率になるように形成され、各電流路に流れる階調電流Ｉdsi〜Ｉdslが、基準電流Ｉrefに対して、各々異なる所定の比率の電流値を有するように設定されている。
【００７３】
これにより、電流生成部２０Ｂにおいても、信号ラッチ部２０Ｂ（ラッチ回路ＬＣ０〜ＬＣ３）から出力される出力信号ｄ１０＊〜ｄ１３＊の信号レベルに応じて、スイッチ回路部２２Ｂの特定のトランジスタＴｒ３６〜Ｔｒ３９がオン動作して、階調電流トランジスタＴｒ３２〜Ｔｒ３５を介して基準電流Ｉrefの所定比率倍の電流値を有する階調電流Ｉdsi〜Ｉdslが流れ、これらの合成電流が電流出力接点ＯＵＴｉを介して負荷駆動電流ＩＤとして図示を省略した負荷に供給される（本実施形態においては、電流生成供給回路側から負荷方向に負荷駆動電流が流れ込む）。
【００７４】
なお、本実施形態においても、電流生成部として、図７に示したようなカレントミラー回路構成（カレントミラー回路部２１Ｂ）を適用することなく、例えば、図８に示すような回路構成を有するものであってもよい。すなわち、図８に示す電流生成部２０Ｂ′は、各々異なる電流値を有する基準電流Ｉｒ１、Ｉｒ２、Ｉｒ３、Ｉｒ４が個別に供給（流し込むように供給）される複数の電流入力接点ＩＮ１〜ＩＮ４と電流出力接点ＯＵＴｉとの間に電流路が接続されるとともに、制御端子に上記各ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０＊〜ｄ１３＊が並列的に印加される４個のｐチャネル型トランジスタＴｒ６１〜Ｔｒ６４を備えた構成を有している。
ここで、各電流入力接点ＩＮ１〜ＩＮ４には、図示を省略した個別の電流発生源が接続され、各電流発生源により基準電流Ｉｒ１、Ｉｒ２、Ｉｒ３、Ｉｒ４が、例えば、図７に示したカレントミラー回路構成を適用した場合と同様に、各々異なる比率の電流値を有するように設定されているものであってもよい。
【００７５】
また、特定状態設定部３０Ｂは、図６に示すように、上記ラッチ回路ＬＣ０〜ＬＣ３の各々から出力される出力信号ｄ１０〜ｄ１３を入力信号とする論理和演算回路（デジタル値判定部；以下、「ＯＲ回路」と略記する）３３と、該ＯＲ回路３３からの出力端が制御端子に、電流路の一端側が特定電圧Ｖbkを印加する電圧源に、他端側が電流供給線ＣＬ（図示を省略した負荷）に、各々接続されたｐチャネル型の電界効果型トランジスタからなる特定電圧印加トランジスタ（特定電圧印加部）ＴＰ３４と、を備えた構成を有している。
ここで、ＯＲ回路３３は、例えば、図９（ａ）に示すように、各ラッチ回路ＬＣ０〜ＬＣ３からの出力信号ｄ１０、ｄ１１及びｄ１２、ｄ１３が個別に入力される２組の２入力ＮＯＲ回路３３ａ、３３ｂと、該２入力ＮＯＲ回路３３ａ、３３ｂからの論理出力を入力とする否定論理積回路（以下、「ＮＡＮＤ回路」と略記する）３３ｃと、を備えた周知の回路構成により実現することができる。
【００７６】
２入力ＮＯＲ回路３３ａ、３３ｂは、具体的には、図９（ｂ）に示すように、各々、高電位電源Ｖddと出力接点Ｎota又はＮotbとの間に直列に接続されたｐチャネル型トランジスタＴｒ７１ａ、Ｔｒ７２ａ及びＴｒ７１ｂ、Ｔｒ７２ｂと、低電位電源Ｖgndと出力接点Ｎota又はＮotbとの間に並列に接続されたｎチャネル型トランジスタＴｒ７３ａ、Ｔｒ７４ａ及びＴｒ７３ｂ、Ｔｒ７４ｂと、を備え、各ｐチャネル型及びｎチャネル型トランジスタＴｒ７１ａ〜Ｔｒ７４ａ及びＴｒ７１４ｂ〜Ｔｒ７４ｂの制御端子に、各ラッチ回路ＬＣ０〜ＬＣ３の出力信号ｄ１０〜ｄ１３が個別に印加された周知の回路構成を適用することができる。
【００７７】
また、ＮＡＮＤ回路３３ｃは、具体的には、図９（ｂ）に示すように、高電位電源Ｖddと出力接点Ｎotcとの間に並列に接続されたｐチャネル型トランジスタＴｒ７５、Ｔｒ７６と、低電位電源Ｖgndと出力接点Ｎotcとの間に並列に接続されたｎチャネル型トランジスタＴｒ７７、Ｔｒ７８と、を備え、各ｐチャネル型及びｎチャネル型トランジスタＴｒ７５、Ｔｒ７６及びＴｒ７７、Ｔｒ７８の制御端子に、上記各２入力ＮＯＲ回路３３ａ、３３ｂの論理出力（出力接点Ｎota、Ｎotbの信号レベル）が個別に印加された周知の回路構成を適用することができる。
【００７８】
このような構成を有する特定状態設定部３０Ｂにおいても、ＯＲ回路３３により、上記ラッチ回路ＬＣ０〜ＬＣ３から出力される出力信号ｄ１０〜ｄ１３の信号レベルが全て“０”となる特定の状態であるか否かが判別され、該特定状態においてのみ、特定電圧印加トランジスタＴＰ３４がオン動作して、電流供給線ＣＬを介して負荷に特定電圧Ｖbkが印加される。
【００７９】
そして、上述したような構成及び機能を有する電流生成供給回路ＩＳＡ、ＩＳＢは、表示装置の駆動制御装置（データドライバ）、もしくは、表示装置（表示パネル）の表示画素を構成する画素駆動回路に良好に適用することができる。以下に、本発明に係る電流生成供給回路を備えた表示装置について、具体的に説明する。
＜第１の実施形態＞
まず、本発明に係る電流生成供給回路を表示装置の駆動制御装置（データドライバ）に適用した場合の実施形態について、図面を参照して説明する。
【００８０】
＜表示装置＞
図１０は、本発明に係る電流生成供給回路を適用可能な表示装置の第１の実施形態を示す概略ブロック図であり、図１１は、本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。また、図１２は、本実施形態に係る表示装置の他の構成例を示す概略ブロック図である。ここでは、表示パネルとしてアクティブマトリクス方式に対応した表示画素を備えた構成について説明する。また、本実施形態においては、電流シンク方式を採用した構成について説明する。
【００８１】
図１０、図１１に示すように、本実施形態に係る表示装置１００Ａは、概略、複数の表示画素がマトリクス状に配列された表示パネル１１０Ａと、表示パネル１１０Ａの行方向に配列された表示画素群ごとに、共通に接続された走査ライン（走査線）ＳＬに接続された走査ドライバ（走査駆動手段）１２０Ａと、表示パネル１１０Ａの列方向に配列された表示画素群ごとに、共通に接続されたデータライン（信号線）ＤＬに接続されたデータドライバ（信号駆動手段）１３０Ａと、上記走査ラインＳＬに並行して配設され、表示パネル１１０Ａの行方向に配列された表示画素群ごとに、共通に接続された電源ラインＶＬに接続された電源ドライバ１４０と、走査ドライバ１２０Ａ及びデータドライバ１３０Ａ、電源ドライバ１４０の動作状態を制御する各種制御信号を生成、出力するシステムコントローラ１５０と、表示装置１００Ａの外部から供給される映像信号に基づいて、表示データやタイミング信号等を生成する表示信号生成回路１６０と、を備えて構成されている。
【００８２】
以下、上記各構成について具体的に説明する。
（表示パネル）
表示パネル１１０Ａは、具体的には、図１１に示すように、相互に並列に配設された複数の走査ラインＳＬ及び電源ラインＶＬと、該走査ラインＳＬ及び電源ラインＶＬに対して、直交するように配設された複数のデータラインＤＬと、これらの直交するラインの各交点近傍に配列された複数の表示画素（図１１中、後述する画素駆動回路ＤＣｘ及び有機ＥＬ素子ＯＥＬからなる構成）と、を備えた構成を有している。
【００８３】
表示画素は、例えば、走査ドライバ１２０から走査ラインＳＬを介して印加される走査信号Ｖsel、及び、データドライバ１３０ＡからデータラインＤＬを介して供給される書込電流（駆動電流）Ｉpix、電源ドライバ１４０から電源ラインＶＬを介して印加される電源電圧Ｖscに基づいて、各表示画素における書込電流Ｉpixの書込動作及び発光動作を制御する画素駆動回路ＤＣｘと、該画素駆動回路ＤＣｘから供給される発光駆動電流の電流値に応じて発光輝度が制御される、周知の有機ＥＬ素子（発光素子）ＯＥＬと、を有して構成されている。なお、本実施形態においては、電流駆動型の発光素子として有機ＥＬ素子ＯＥＬを適用した場合について示すが、発光ダイオード等の他の発光素子を適用するものであってもよい。
【００８４】
ここで、画素駆動回路ＤＣｘは、概略、走査信号Ｖselに基づいて各表示画素の選択／非選択状態を制御し、選択状態において表示データに応じた書込電流Ｉpixを取り込んで電圧レベルとして保持し、非選択状態において上記保持した電圧レベルに応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光させる動作を維持する機能を有している。なお、画素駆動回路ＤＣｘに適用可能な回路構成例については後述する。
【００８５】
（走査ドライバ）
走査ドライバ１２０Ａは、システムコントローラ１５０から供給される走査制御信号に基づいて、所定のタイミングで各走査ラインＳＬに選択レベル（例えば、ハイレベル）の走査信号Ｖselを順次印加することにより、各行ごとの表示画素群を選択状態とし、データドライバ１３０Ａにより表示データに基づく書込電流Ｉpixを各データラインＤＬに供給して、各表示画素に所定の書込電流を書き込むように制御する。
【００８６】
走査ドライバ１２０Ａは、具体的には、図１１に示すように、シフトレジスタとバッファからなるシフトブロックＳＢを、各走査ラインＳＬごとに対応させて複数段備え、システムコントローラ１５０から供給される走査制御信号（走査スタート信号ＳＳＴＲ、走査クロック信号ＳＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０Ａの上方から下方に順次シフトしつつ出力されたシフト信号が、バッファを介して所定の電圧レベル（選択レベル）を有する走査信号Ｖselとして各走査ラインＳＬに印加される。
【００８７】
（データドライバ）
データドライバ１３０Ａは、システムコントローラ１５０から供給されるデータ制御信号（サンプリングスタート信号ＳＴＲ、シフトクロック信号ＳＦＣ等）に基づいて、表示信号生成回路１６０から供給される複数ビットのデジタル信号からなる表示データを取り込んで保持し、当該表示データに対応する電流値を有する書込電流Ｉpixを生成して、各データラインＤＬに同時並行的に供給するように制御する。すなわち、本実施形態に係るデータドライバ１３０Ａにおいては、上述した本発明に係る電流生成供給回路（図１参照）を良好に適用することができる。データドライバ１３０Ａの具体的な回路構成例やその駆動制御動作については後述する。
【００８８】
（電源ドライバ）
電源ドライバ１４０は、システムコントローラ１５０から供給される電源制御信号に基づいて、走査ドライバ１２０Ａにより各行ごとの表示画素群が選択状態に設定されるタイミングに同期して、電源ラインＶＬに選択レベルの電源電圧Ｖsc（例えば、接地電位以下に設定されたローレベル）を印加することにより、例えば、電源ラインＶＬから表示画素（画素駆動回路ＤＣｘ）を介してデータドライバ１３０Ａ方向に、表示データに基づく所定の書込電流Ｉpixを引き込み、一方、走査ドライバ１２０により各行ごとの表示画素群が非選択状態に設定されるタイミングに同期して、電源ラインＶＬに非選択レベル（例えば、ハイレベル）の電源電圧Ｖscを印加することにより、例えば、電源ラインＶＬから表示画素（画素駆動回路ＤＣｘ）を介して有機ＥＬ素子ＯＥＬ方向に、上記書込電流Ｉpixと同等の発光駆動電流を流すように制御する。
【００８９】
電源ドライバ１４０は、具体的には、図１１に示すように、概略、上述した走査ドライバ１２０Ａと同様に、シフトレジスタとバッファからなるシフトブロックＳＢを、各電源ラインＶＬごとに対応させて複数段備え、システムコントローラ１５０から供給され、上記走査制御信号に同期する電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）に基づいて、シフトレジスタにより表示パネル１１０Ａの上方から下方に順次シフトしつつ出力されたシフト信号が、バッファを介して所定の電圧レベル（例えば、走査ドライバ１２０による選択状態においてはローレベル、非選択状態においてはハイレベル）を有する電源電圧Ｖscとして各電源ラインＶＬに印加される。
【００９０】
（システムコントローラ）
システムコントローラ１５０は、後述する表示信号生成回路１６０から供給されるタイミング信号に基づいて、少なくとも、走査ドライバ１２０Ａ及びデータドライバ１３０Ａ、電源ドライバ１４０の各々に対して、走査制御信号及びデータ制御信号（上述した走査スタート信号ＳＳＴＲや走査クロック信号ＳＣＬＫ、サンプリングスタート信号ＳＴＲやシフトクロック信号ＳＦＣ等）、電源制御信号（電源スタート信号ＶＳＴＲ、電源クロック信号ＶＣＬＫ等）を生成して出力することにより、各ドライバを所定のタイミングで動作させて、表示パネル１１０Ａに走査信号Ｖsel及び書込電流Ｉpix、電源電圧Ｖscを出力させ、画素駆動回路ＤＣｘにおける所定の制御動作を連続的に実行させて、映像信号に基づく所定の画像情報を表示パネル１１０Ａに表示させる制御を行う。
【００９１】
（表示信号生成回路）
表示信号生成回路１６０は、例えば、表示装置１００Ａの外部から供給される映像信号から輝度階調信号成分を抽出し、表示パネル１１０Ａの１行分ごとに、該輝度階調信号成分を、複数ビットのデジタル信号からなる表示データとしてデータドライバ１３０Ａに供給する。ここで、上記映像信号が、テレビ放送信号（コンポジット映像信号）のように、画像情報の表示タイミングを規定するタイミング信号成分を含む場合には、表示信号生成回路１６０は、上記輝度階調信号成分を抽出する機能のほか、タイミング信号成分を抽出してシステムコントローラ１５０に供給する機能を有するものであってもよい。この場合においては、上記システムコントローラ１５０は、表示信号生成回路１６０から供給されるタイミング信号に基づいて、走査ドライバ１２０やデータドライバ１３０Ａ、電源ドライバ１４０に対して供給する上記走査制御信号及びデータ制御信号、電源制御信号を生成する。
【００９２】
なお、本実施形態においては、表示パネル１１０Ａの周辺に付設されるドライバとして、図１０及び図１１に示したように、走査ドライバ１２０Ａ及び電源ドライバ１４０を個別に配置した構成について説明したが、本発明はこれに限定されるものではない。例えば、上述したように、走査ドライバ１２０Ａ及び電源ドライバ１４０は、タイミングが同期する同等の制御信号（走査制御信号及び電源制御信号）に基づいて動作するので、例えば、図１２に示すように、走査ドライバ１２０Ｂに、走査信号Ｖselの生成、出力タイミングに同期して電源電圧Ｖscを供給する機能を有するように構成したものであってもよい。このような構成によれば、周辺回路の構成を簡素化、省スペース化することができる。
【００９３】
また、図１０乃至図１２に示した表示装置の構成は、表示パネルを構成する各表示画素に設けられる画素駆動回路が後述するように（図１３参照）、走査信号Ｖselとともに電源電圧Ｖscの信号レベルを適宜設定制御することにより、所定の駆動制御動作を実現する回路構成を有する場合に対応したものであるが、本発明はこれに限定されるものではなく、後述するように（図１８参照）、例えば、画素駆動回路が高電位電源に直接接続されて、定常的に一定の電圧レベルが印加される回路構成を有するものであってもよく、この場合、図１０及び図１１に示した表示装置において電源ドライバ１４０を有していない構成を適用することもできる。
【００９４】
（画素駆動回路の構成例）
次いで、上述した表示装置（表示パネル）の各表示画素に適用される画素駆動回路について簡単に説明する。
図１３は、本実施形態に係る表示装置に適用可能な画素駆動回路の一実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すにすぎず、同等の動作機能を有する他の回路構成を有するものであってもよいことはいうまでもない。
【００９５】
図１３に示すように、本実施例に係る画素駆動回路ＤＣｘは、例えば、相互に直交するように配設された走査ラインＳＬとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬに、ソース端子が走査ラインＳＬに平行に配設された電源ラインＶＬに、ドレイン端子が接点Ｎxaに各々接続されたｎチャネル型トランジスタＴｒ８１と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎxbに各々接続されたｎチャネル型トランジスタＴｒ８２と、ゲート端子が接点Ｎxaに、ソース端子及びドレイン端子が電源ラインＶＬ及び接点Ｎxbに各々接続されたｎチャネル型トランジスタＴｒ８３と、接点Ｎxa及び接点Ｎxb間に接続されたコンデンサＣｘと、を備えた構成を有している。
【００９６】
また、このような画素駆動回路ＤＣｘから供給される発光駆動電流により発光輝度が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｘの接点Ｎxbに、また、カソード端子が接地電位Ｖgndに各々接続された構成を有している。ここで、コンデンサＣｘは、ｎチャネル型トランジスタＴｒ８３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【００９７】
このような構成を有する画素駆動回路ＤＣｘにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、書込動作期間において、走査ラインＳＬに対して、ハイレベル（選択レベル）の走査信号Ｖselを印加するとともに、電源ラインＶＬに対して、ローレベルの電源電圧Ｖscを印加する。また、このタイミングに同期して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるために必要な所定の書込電流Ｉpix（上述した負荷駆動電流ＩＤに相当する）をデータラインＤＬに供給する。ここでは、書込電流Ｉpixとして、負極性の電流を供給し、画素駆動回路ＤＣｘ側からデータラインＤＬを介してデータドライバ１３０Ａ方向に当該電流を引き込むように設定する。
【００９８】
これにより、画素駆動回路ＤＣｘを構成するｎチャネル型トランジスタＴｒ８１及びＴｒ８２がオン動作して、ローレベルの電源電圧Ｖscが接点Ｎxa（すなわち、ｎチャネル型トランジスタＴｒ８３のゲート端子及びコンデンサＣｘの一端側）に印加されるとともに、書込電流Ｉpixの引き込み動作によりｎチャネル型トランジスタＴｒ８２を介してローレベルの電源電圧Ｖscよりも低電位の電圧レベルが接点Ｎxb（すなわち、ｎチャネル型トランジスタＴｒ８３のソース端子及びコンデンサＣｘの他端側）に印加される。
【００９９】
このように、接点Ｎxa及びＮxb間（ｎチャネル型トランジスタＴｒ８３のゲート−ソース間）に電位差が生じることにより、ｎチャネル型トランジスタＴｒ８３がオン動作して、電源ラインＶＬからｎチャネル型トランジスタＴｒ８３、接点Ｎxb、薄膜トランジスタＴｒ８２を介して、データラインＤＬ方向に書込電流Ｉpixに対応した書込動作電流が流れる（後述する図１２参照）。
このとき、コンデンサＣｘには、接点Ｎxa及びＮxb間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。また、このとき、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎxb）に印加される電位は、カソード端子の電位（接地電位）よりも低くなり、有機ＥＬ素子ＯＥＬに逆バイアス電圧が印加されることになるため、有機ＥＬ素子ＯＥＬには発光駆動電流が流れず、発光動作は行われない。
【０１００】
次いで、発光動作期間においては、走査ラインＳＬに対して、ローレベル（非選択レベル）の走査信号Ｖselを印加するとともに、電源ラインＶＬに対して、ハイレベルの電源電圧Ｖscを印加する。また、このタイミングに同期して、書込電流Ｉpix（すなわち、書込制御電流）の引き込み動作を停止する。
これにより、ｎチャネル型トランジスタＴｒ８１及びＴｒ８２がオフ動作して、接点Ｎxaへの電源電圧Ｖscの印加が遮断されるとともに、接点Ｎxbへの書込電流Ｉpixの引き込み動作に起因する電圧レベルの印加が遮断されるので、コンデンサＣｘは、上述した書込動作において蓄積された電荷を保持する。
【０１０１】
このように、コンデンサＣｘが書込動作時の充電電圧を保持することにより、接点Ｎxa及びＮxb間（ｎチャネル型トランジスタのＴｒ８３のゲート−ソース間）の電位差が保持されることになり、ｎチャネル型トランジスタＴｒ８３はオン状態を維持する。また、電源ラインＶＬには、接地電位よりも高い電圧レベルを有する電源電圧Ｖscが印加されるので、有機ＥＬ素子ＯＥＬのアノード端子（接点Ｎxb）に印加される電位は、カソード端子の電位（接地電位）よりも高くなる。
【０１０２】
したがって、電源ラインＶＬからｎチャネル型トランジスタＴｒ８３、接点Ｎxbを介して、有機ＥＬ素子ＯＥＬに順バイアス方向に発光駆動電流が流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。ここで、コンデンサＣｘ１により保持される電位差（充電電圧）は、上記書込動作時においてｎチャネル型トランジスタＴｒ８３に書込動作電流を流す際の電位差に相当するので、有機ＥＬ素子ＯＥＬに流れる発光駆動電流は、上記書込動作電流と同等の電流値を有することになる。これにより、発光動作期間においては、書込動作期間に書き込まれた所定の発光状態（輝度階調）に対応する電圧成分に基づいて、発光駆動電流が継続的に供給されることになり、有機ＥＬ素子ＯＥＬは所望の輝度階調で発光する動作を継続する（後述する図１２参照）。このように、本実施例に係る画素駆動回路においては、ｎチャネル型トランジスタＴｒ８３は、発光駆動用トランジスタとしての機能を有していることになる。
【０１０３】
（データドライバの構成例）
次いで、上述した表示装置に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置に適用されるデータドライバは、概略、図１に示した電流生成供給回路を基本構成とする書込電流生成回路が、各データラインに２組設けられ、所定の動作タイミングで各組の書込電流生成回路が、相補的かつ連続的に表示データの取り込み、保持、書込電流の生成、供給（引き込み）動作を実行するように構成されている。ここで、本構成例においては、書込電流生成回路群に対して、単一の電流発生源から一定の電流値を有する正の基準電流が供給される。
【０１０４】
図１４は、本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す概略構成図である。図１５は、本実施例に係るデータドライバに適用される書込電流生成回路の一具体例を示す構成図であり、図１６は、本実施例に係るデータドライバに適用される反転ラッチ回路及び選択設定回路の一具体例を示す回路構成図である。ここでは、上述した電流生成供給回路の構成と対応付けながら説明する。
【０１０５】
具体的には、本実施例に係るデータドライバ１３０Ａは、例えば、図１０に示すように、システムコントローラ１５０からデータ制御信号として供給されるシフトクロック信号ＳＦＣに基づいて、非反転クロック信号ＣＫ１及び反転クロック信号ＣＫ２を生成する反転ラッチ回路１３１と、非反転クロック信号ＣＫ１及び反転クロック信号ＣＫ２に基づいて、サンプリングスタート信号ＳＴＲをシフトしつつ、所定のタイミングでシフト信号ＳＲ１、ＳＲ２、・・・（上述したタイミング制御信号ＣＬＫに相当する）を順次出力するシフトレジスタ回路１３２と、該シフトレジスタ回路１３２からのシフト信号ＳＲ１、ＳＲ２、・・・の入力タイミングに基づいて、表示信号生成回路１６０から順次供給される１行分の表示データＤ０〜Ｄｋ（ここでは、便宜的にｋ＝３とする；上述したデジタル信号ｄ０〜ｄ３に相当する）を順次取り込み、各表示画素における発光輝度に対応した書込電流Ｉpixを生成して、各データラインＤＬ１、ＤＬ２、・・・を介して供給する（引き込む）２組の書込電流生成回路群１３３Ａ及び１３３Ｂと、システムコントローラ１５０からデータ制御信号として供給される切換制御信号ＳＥＬに基づいて、上記書込電流生成回路群１３３Ａ及び１３３Ｂのいずれか一方を選択的に動作させるための選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ及び反転信号ＳＬｂ）を出力する選択設定回路１３４と、を備えて構成されている。
ここで、２組の書込電流生成回路群１３２Ａ及び１３３Ｂには、少なくとも、表示信号生成回路１６０から供給される表示データＤ０〜Ｄｋ、及び、電流発生源ＩＲ（上述した電流発生源ＩＲＡに相当する）から定常的に供給される一定の電流値を有する基準電流Ｉrefが共通に入力されるように構成されている。
【０１０６】
２組の書込電流生成回路群１３２Ａ及び１３３Ｂは、各々複数の書込電流生成回路ＩＬＡ１、ＩＬＡ２、・・・及びＩＬＢ１、ＩＬＢ２、・・・を備えた構成を有し、各書込電流生成回路ＩＬＡ１、ＩＬＡ２、・・・及びＩＬＢ１、ＩＬＢ２、・・・（図１に示した電流生成供給回路ＩＳＡに相当する；以下、「書込電流生成回路ＩＳｘ」と総称する）は、図１５に示すように、上述した電流生成供給回路（図１参照）に示した構成と同等の信号ラッチ部１０ｘ及び電流生成部２０ｘ、特定状態設定部３０ｘに加え、切換制御信号ＳＥＬに基づいて、各書込電流生成回路ＩＳｘの動作状態を選択的に設定する動作設定回路４０ｘを備えた構成を有している。ここで、信号ラッチ部１０ｘ及び電流生成部２０ｘ、特定状態設定部３０ｘは、各々図１乃至図５に示した信号ラッチ部１０、電流生成部２０Ａ、特定状態設定部３０Ａに相当するので、その具体的な説明を省略する。
【０１０７】
動作設定回路４０ｘは、例えば、図１５に示すように、データラインＤＬ（上述した電流供給線ＣＬに相当する）に電流路が設けられ、制御端子に選択設定回路１３４からの選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）が印加されるｎチャネル型トランジスタＴＮ４１と、選択設定信号を反転処理するインバータ４２と、該インバータ４２の反転出力及びシフトレジスタ回路１３２からのシフト信号ＳＲ（ＳＲ１、ＳＲ２、・・・）を入力とするＮＡＮＤ回路４３と、該ＮＡＮＤ回路４３の論理出力を反転処理するインバータ４４と、該インバータ４４の反転出力をさらに反転処理するインバータ４５と、を備えた構成を有している。
【０１０８】
このような構成を有する書込電流生成回路ＩＳｘにおいては、選択設定回路１３４からハイレベルの選択設定信号（書込電流生成回路を選択状態に設定する制御信号）が入力されると、動作設定回路４０ｘに設けられたｎチャネル型トランジスタＴＮ４１がオン動作して、電流生成部２０ｘの電流出力接点ＯＵＴｉが、ｎチャネル型トランジスタＴＮ４１を介してデータラインＤＬに接続される。このとき同時に、インバータ４２及びＮＡＮＤ回路４３、インバータ４４、４５により、シフト信号ＳＲの出力タイミングに関わらず信号ラッチ部１０ｘの入力接点ＣＫにはローレベルのタイミング制御信号が、また、入力接点ＣＫ＊にはハイレベルのタイミング制御信号が定常的に入力されて、表示データＤ０〜Ｄ３が取り込まれ、電流生成部２０ｘにより表示データＤ０〜Ｄ３に応じた書込電流Ｉpixが生成される。
【０１０９】
また、表示データＤ０〜Ｄ３を全て“０”に設定して、表示画素を特定の状態で発光動作（例えば、黒表示動作）させる場合には、電流生成部２０ｘにおける書込電流Ｉpixの出力が遮断されるとともに、特定状態設定部３０ｘにより電流生成部２０ｘの電流出力接点ＯＵＴｉ（特定状態設定部の接続接点）に黒表示動作に対応した特定電圧（黒表示電圧）Ｖbkが印加される。
これにより、黒表示状態を除く通常の階調表示動作においては、表示データＤ０〜Ｄ３に基づいて生成された書込電流ＩpixがデータラインＤＬを介して表示画素に供給され、黒表示動作においては、上記書込電流Ｉpixの供給を遮断しつつ、データラインＤＬに所定の黒表示電圧Ｖbkが印加される。
【０１１０】
一方、選択設定回路１３４からローレベルの選択設定信号（書込電流生成回路を非選択状態に設定する制御信号）が入力されると、ｎチャネル型トランジスタＴＮ４１がオフ動作して、電流生成部２０ｘの電流出力接点ＯＵＴｉがデータラインＤＬから切り離される。また、このとき同時に、インバータ４２及びＮＡＮＤ回路４３、インバータ４４、４５により、シフト信号ＳＲの出力タイミングに対応して信号ラッチ部１０ｘの入力接点ＣＫ及び入力接点ＣＫ＊に、相補的な信号レベルを有するタイミング制御信号が入力されて、表示データＤ０〜Ｄ３の取り込み、保持、書込電流Ｉpixの生成動作が実行される。
【０１１１】
これにより、表示データＤ０〜Ｄ３に基づいて書込電流Ｉpixが生成されるものの、データラインＤＬには供給されない状態となり、実質的に、書込電流生成回路が非選択状態に設定される。すなわち、後述する選択設定回路１３４により、２組の書込電流生成回路群１３３Ａ及び１３３Ｂに入力する選択設定信号（切換制御信号ＳＥＬの非反転信号ＳＬａ及び反転信号ＳＬｂ）の信号レベルを適宜設定することにより、２組の書込電流生成回路群１３３Ａ及び１３３Ｂのいずれか一方を選択状態とし、他方を非選択状態に設定することができる。
【０１１２】
また、反転ラッチ回路１３１及び選択設定回路１３４は、概略、同等の回路構成を有し、例えば、図１６（ａ）、（ｂ）に示すように、周知のインバータ回路（例えば、図２に示したような相補型トランジスタ回路）を複数備えた構成を適用することができる。
具体的には、反転ラッチ回路１３１及び選択設定回路１３４は、インバータＩＮＶ１の入力接点（反転ラッチ回路１３１又は選択設定回路１３４の入力端子）ＩＮｓには、シフトクロック信号ＳＦＣ又は切換制御信号ＳＥＬが入力され、インバータＩＮＶ１の出力接点はインバータＩＮＶ２の入力接点に接続されている。インバータＩＮＶ２の出力接点はインバータＩＮＶ４の入力接点に接続されている。また、インバータＩＮＶ３の入力端子には、上記シフトクロック信号ＳＦＣ又は切換制御信号ＳＥＬが入力され、その出力接点はインバータＩＮＶ５の入力接点に接続されている。また、インバータＩＮＶ４の出力接点はインバータＩＮＶ５及びインバータＩＮＶ６の入力接点に接続されているとともに、インバータＩＮＶ５の出力接点はインバータＩＮＶ４及びインバータＩＮＶ７の入力接点に接続されている。そして、インバータＩＮＶ６の出力接点は反転ラッチ回路１３１又は選択設定回路１３４の非反転出力端子ＯＵＴｓに接続され、インバータＩＮＶ７の出力接点は反転ラッチ回路１３１又は選択設定回路１３４の反転出力端子ＯＵＴｓ＊に接続されている。
【０１１３】
このような構成を有する反転ラッチ回路１３１及び選択設定回路１３４においては、シフトクロック信号ＳＦＣ又は切換制御信号ＳＥＬが印加されると、当該信号レベルがインバータＩＮＶ４及びＩＮＶ５により保持されて、該信号レベルの非反転信号及び反転信号が、各々非反転出力端子ＯＵＴｓ及び反転出力端子ＯＵＴｓ＊から出力され、シフトレジスタ回路に対して非反転クロック信号ＣＫ１及び反転クロック信号ＣＫ２として、また、書込電流生成回路群１３３Ａ（各書込電流生成回路ＩＬＡ１、ＩＬＡ２、・・・）及び書込電流生成回路群１３３Ｂ（各書込電流生成回路ＩＬＢ１、ＩＬＢ２、・・・）に対して非反転信号ＳＬａ及び反転信号ＳＬｂとして供給される。
【０１１４】
（表示装置の駆動制御方法）
次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図１７は、本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートであり、図１８は、本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。ここでは、図１４及び図１５に示したデータドライバの構成に加え、図１乃至図３に示した電流生成供給回路の構成も適宜参照しながら説明する。
【０１１５】
まず、データドライバ１３０Ａにおける制御動作は、上述した書込電流生成回路群を構成する各書込電流生成回路ＩＳｘに設けられた信号ラッチ部１０ｘに、表示信号生成回路１６０から供給される表示データＤ０〜Ｄ３を取り込み、一定期間保持する信号保持動作と、該信号保持動作により取り込まれた表示データＤ０〜Ｄ３の保持信号Ｄ１０〜Ｄ１３に基づいて、書込電流生成回路ＩＳｘに設けられた電流生成部２０ｘにより、上記表示データＤ０〜Ｄ３に対応する書込電流Ｉpixを生成して各データラインＤＬ１、ＤＬ２、・・・を介して各表示画素に供給する電流生成供給動作と、を順次実行するとともに、該一連の動作を、選択設定回路１３４により２組の書込電流生成回路群のうち、一方の書込電流生成回路群により上記電流生成供給動作を行いつつ、他方の書込電流生成回路群により上記信号保持動作を同時並行的に行う動作を、交互に繰り返し実行することにより実現される。
特に、本実施形態に係るデータドライバにおいては、上記信号保持動作及び電流生成供給動作に加え、例えば、表示パネルを構成する前表示画素を最低輝度階調で一斉に発光動作させる黒表示動作を実行する場合等に、全データラインＤＬ１、ＤＬ２、・・・への書込電流Ｉpixの供給を遮断するとともに、特定の黒表示電圧Ｖbkを全データラインＤＬ１、ＤＬ２、・・・に印加するように制御される。
【０１１６】
信号保持動作においては、図１７に示すように、まず、選択設定回路１３４により一方の書込電流生成回路群が選択状態に設定された後、シフトレジスタ回路１３２から順次出力されるシフト信号ＳＲ１、ＳＲ２、・・・に基づいて、該書込電流生成回路群の各書込電流生成回路ＩＳｘに設けられた信号ラッチ部１０ｘにより、各列の表示画素（すなわち、各データラインＤＬ１、ＤＬ２、・・・）に対応して切り替わる表示データＤ０〜Ｄ３を順次取り込む動作が１行分連続的に実行され、該表示データＤ０〜Ｄ３が取り込まれた書込電流生成回路ＩＳｘの信号ラッチ部１０ｘから順に、一定期間（次の切換制御信号ＳＥＬに基づいて選択設定回路１３４により、一方の書込電流生成回路群が非選択状態に、また、他方の書込電流生成回路群が選択状態に設定されるまでの期間）、信号ラッチ部１０ｘからの出力信号である保持信号Ｄ１０〜Ｄ１３が電流生成部２０ｘに出力される。
【０１１７】
また、電流生成供給動作においては、図１７に示すように、上記保持信号Ｄ１０〜Ｄ１３に基づいて、電流生成部２０ｘに設けられた複数のスイッチトランジスタ（図３に示したトランジスタＴｒ２６〜Ｔ２９）のオン／オフ状態が制御され、オン動作したスイッチトランジスタに接続された階調電流トランジスタ（図３に示したトランジスタＴｒ２２〜Ｔ２５）に流れる階調電流の合成電流が、書込電流Ｉpixとして各データラインＤＬ１、ＤＬ２・・・を介して順次供給される。
【０１１８】
ここで、書込電流Ｉpixは、例えば、全てのデータラインＤＬ１、ＤＬ２、・・・に対して、少なくとも一定期間、並列的（すなわち、同時並行的）に供給されるように設定される。また、本実施形態においては、上述したように、単一の基準電流Ｉrefに対して予めトランジスタサイズにより規定された所定比率（例えば、ａ×２ｎ；ｎ＝０、１、２、３、・・・）の電流値を有する複数の階調電流を生成し、上記保持信号に基づくスイッチトランジスタのオン／オフ動作により、所定の階調電流を選択して合成し、負極性の書込電流Ｉpixを生成して、データラインＤＬ１、ＤＬ２、・・・側からデータドライバ１３０Ａ方向に引き込むように書込電流Ｉpixを流す。
【０１１９】
さらに、黒表示動作においては、図１７に示すように、表示データＤ０〜Ｄ３が黒表示状態（保持信号Ｄ１０〜Ｄ１３が全て“０”）に設定されることにより、電流生成部２０ｘに設けられたいずれのスイッチトランジスタ（図３に示したトランジスタＴｒ２６〜Ｔ２９）もオフ動作して階調電流が遮断され、書込電流Ｉpixの供給が停止される。このとき同時に、特定状態設定部３０ｘに設けられたＮＯＲ回路３１より表示データの黒表示状態（保持信号Ｄ１０〜Ｄ１３が全て“０”となる状態）が判別され、特定電圧印加トランジスタＴＮ３２がオン動作して黒表示（最低輝度階調での発光動作）に対応した電圧Ｖbkが各データラインＤＬ１、ＤＬ２、・・・に順次印加される。
【０１２０】
また、表示パネル１１０Ａ（表示画素）における制御動作は、図１８に示すように、表示パネル１１０Ａ一画面に所望の画像情報を表示する一走査期間Ｔscを１サイクルとして、該一走査期間Ｔsc内に、特定の走査ラインに接続された表示画素群を選択して、データドライバ１３０Ａから供給される表示データＤ０〜Ｄ３に対応する書込電流Ｉpixを書き込み、信号電圧として保持する書込動作期間Ｔseと、該保持された信号電圧に基づいて、上記表示データに応じた発光駆動電流を有機ＥＬ素子ＯＥＬに供給して、所定の輝度階調で発光動作させる発光動作期間Ｔnseと、を設定（Ｔsc＝Ｔse＋Ｔnse）し、各動作期間において、上述した画素駆動回路ＤＣｘと同等の駆動制御を実行する。ここで、各行ごとに設定される書込動作期間Ｔseは、相互に時間的な重なりが生じないように設定される。また、書込動作期間Ｔseは、少なくとも、上記データドライバ１３０Ａにおける電流生成供給動作において、各データラインＤＬ１、ＤＬ２、・・・へ書込電流Ｉpixを並列的に供給する一定期間を含む期間に設定される。
【０１２１】
すなわち、表示画素への書込動作期間Ｔseにおいては、図１８に示すように、特定の行（ｉ行目）の表示画素に対して、走査ドライバ１２０及び電源ドライバ１４０により走査ラインＳＬ及び電源ラインＶＬを所定の信号レベルに走査することにより、データドライバ１３０Ａにより各データラインＤＬ１、ＤＬ２、・・・に並列的に供給された書込電流Ｉpixを電圧成分として一斉に保持する動作を実行し、その後の発光動作期間Ｔnseにおいては、上記書込動作期間Ｔseに保持された電圧成分に基づく発光駆動電流を有機ＥＬ素子ＯＥＬに継続的に供給することにより、表示データに対応する輝度階調で発光動作が継続される。
【０１２２】
このような一連の駆動制御動作を、図１８に示すように、表示パネル１１０Ａを構成する全ての行の表示画素群について順次繰り返し実行することにより、表示パネル１画面分の表示データが書き込まれて、各表示画素が所定の輝度階調で発光し、所望の画像情報が表示される。ここで、本実施形態においては、各行の表示画素群への書込動作に同期して、データドライバ１３０Ａに設けられた２組の書込電流生成回路群が交互に選択状態に設定され、例えば、奇数行目の表示画素群に対しては、一方の書込電流生成回路群１３３Ａから書込電流Ｉpixが供給され、偶数行目の表示画素群に対しては、他方の書込電流生成回路群１３３Ｂから書込電流Ｉpixが供給されるように制御される。
【０１２３】
したがって、本実施形態に係るデータドライバ１３０Ａ及び表示装置１００Ａにおいて、通常の階調表示動作時には、各データラインＤＬ１、ＤＬ２、・・・に対応して設けられた各書込電流生成回路ＩＳｘにより、表示データＤ０〜Ｄ３に応じた階調電流が生成されて合成され、適切な電流値を有する書込電流Ｉpixとして各表示画素に供給され、一方、黒表示動作時には、各書込電流生成回路ＩＳｘによる書込電流Ｉpixの供給が遮断されるとともに、表示画素における最低輝度階調での発光動作に対応した所定の黒表示電圧が各データラインＤＬ１、ＤＬ２、・・・に印加されるので、良好な階調表示を実現しつつ、黒表示動作時においても、各データラインＤＬ１、ＤＬ２、・・・の信号レベルを特定の電圧に安定化させて迅速に黒表示状態に移行することができ、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【０１２４】
また、データドライバ１３０Ａ（書込電流生成回路ＩＳｘ）において、カレントミラー回路構成を適用するとともに、該カレントミラー回路を構成する複数の階調電流トランジスタのチャネル幅を、基準電流トランジスタに対して、各々所定の比率（例えば、２ｎ倍）になるように設定することにより、単一の電流発生源から供給される単一の基準電流に対して、上記比率により規定される電流値を有する複数の階調電流を流すことができ、表示データ（複数ビットのデジタル信号）Ｄ０〜Ｄ３により、これらを適宜合成することにより、２ｎ段階の電流値を有する書込電流Ｉpixを生成することができるので、表示データに対応した適切な電流値を有するアナログ電流からなる書込電流を、比較的簡易な回路構成により生成することができ、表示画素を適正な輝度階調で発光動作させることができる。
【０１２５】
なお、本実施形態においては、表示パネルに配設された各データラインに対して、２組の書込電流生成回路を備えたデータドライバを適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、各データラインに対して単一の書込電流生成回路を備え、時系列的に表示データの取り込み、保持、書込電流の生成、供給動作を実行するデータドライバを適用するものであってもよい。
【０１２６】
また、本実施形態においては、データドライバ及び表示画素（画素駆動回路）として、電流シンク方式に対応した構成を示したが、本発明はこれに限定されるものではなく、図６及び図７に示したように、データドライバから表示画素方向に書込電流を流し込むように供給する電流印加方式の回路構成を適用することもできる。以下、上述した表示装置（表示パネル）の他の例として、電流印加方式を適用した場合について説明する。
【０１２７】
電流印加方式を適用した表示装置は、概略、上述した第１の実施形態（図１０乃至図１２）と同様の表示パネル、走査ドライバ、データドライバ、システムコントローラ及び表示信号生成回路を備えた構成を有しているが、表示パネルを構成する各表示画素（画素駆動回路）及びデータドライバが以下に示すように異なる構成を有している。
（画素駆動回路）
図１９は、本実施形態に適用される画素駆動回路の一実施例を示す回路構成図である。なお、ここで示す画素駆動回路は、本発明に係る表示装置に適用可能なごく一例を示すにすぎず、同等の動作機能を有する他の回路構成を有するものであってもよいことはいうまでもない。
【０１２８】
図１９に示すように、本実施例に係る画素駆動回路ＤＣｙは、走査ラインＳＬとデータラインＤＬとの交点近傍に、ゲート端子が走査ラインＳＬに、ソース端子が走査ラインＳＬに、ソース端子及びドレイン端子が電源接点＋Ｖ及び接点Ｎyaに各々接続されたｐチャネル型トランジスタＴｒ９１と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子がデータラインＤＬ及び接点Ｎyaに各々接続されたｎチャネル型トランジスタＴｒ９２と、ゲート端子が接点Ｎybに、ソース端子及びドレイン端子が接点Ｎya及び接点Ｎycに各々接続されたｐチャネル型トランジスタＴｒ９３と、ゲート端子が走査ラインＳＬに、ソース端子及びドレイン端子が接点Ｎyb及び接点Ｎycに各々接続されたｎチャネル型トランジスタＴｒ９４と、接点Ｎya及び接点Ｎyb間に接続されたコンデンサＣｙと、を備えた構成を有している。ここで、電源接点＋Ｖは、図示を省略した電源ラインを介して、上述した実施形態に示した電源ドライバ、もしくは、直接高電位電源に接続され、一定の高電位電圧が印加される。
【０１２９】
また、このような画素駆動回路ＤＣｙから供給される発光駆動電流により発光輝度が制御される有機ＥＬ素子ＯＥＬは、アノード端子が上記画素駆動回路ＤＣｙの接点Ｎycに、また、カソード端子が接地電位Ｖgndに各々接続された構成を有している。ここで、コンデンサＣｙは、ｐチャネル型トランジスタＴｒ９３のゲート−ソース間に形成される寄生容量であってもよいし、その寄生容量に加えてゲート−ソース間にさらに、容量素子を別個に付加するようにしたものであってもよい。
【０１３０】
このような構成を有する画素駆動回路ＤＣｙにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、書込動作期間において、走査ラインＳＬに対して、例えば、ハイレベル（選択レベル）の走査信号Ｖselを印加するとともに、このタイミングに同期して、有機ＥＬ素子ＯＥＬを所定の輝度階調で発光動作させるための書込電流ＩpixをデータラインＤＬに供給する。ここでは、書込電流Ｉpixとして、正極性の電流を供給し、データドライバ１３０Ｂ側からデータラインＤＬを介して画素駆動回路ＤＣｙ方向に当該電流が流し込まれる（印加する）ように設定する。
【０１３１】
これにより、画素駆動回路ＤＣｙを構成するｎチャネル型トランジスタＴｒ９２及びＴｒ９４がオン動作するとともに、ｐチャネル型トランジスタＴｒ９１がオフ動作して、データラインＤＬに供給された書込電流Ｉpixに対応する正の電位が接点Ｎyaに印加される。また、接点Ｎyb及び接点Ｎyc間が短絡して同電位となり、ｐチャネル型トランジスタＴｒ９３のゲート−ソース間、及び、ソース−ドレイン間が同電位に制御される。これにより、コンデンサＣｙ（接点Ｎya及び接点Ｎyb間）には、書込電流に応じた電位差が生じ、該電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。
【０１３２】
次いで、発光動作期間において、走査ラインＳＬに対して、ローレベル（非選択レベル）の走査信号Ｖselを印加するとともに、このタイミングに同期して、書込電流Ｉpixの供給を遮断する。これにより、ｎチャネル型トランジスタＴｒ９２及びＴｒ９４がオフ動作してデータラインＤＬ及び接点Ｎya間、並びに、接点Ｎyb及び接点Ｎyc間が電気的に遮断されることにより、コンデンサＣｙは、上述した書込動作において蓄積された電荷を保持する。
【０１３３】
このように、コンデンサＣｙが書込動作時の充電電圧を保持することにより、接点Ｎyb及び接点Ｎyc間（ｐチャネル型トランジスタのＴｒ９３のゲート−ソース間）の電位差が保持されることになり、ｐチャネル型トランジスタＴｒ９３はオン動作する。また、上記走査信号Ｖsel（ローレベル）の印加により、ｐチャネル型トランジスタＴｒ９１が同時にオン動作するので、電源接点＋Ｖ（高電位電源）からｐチャネル型トランジスタＴｒ９１及びＴｒ９３を介して、有機ＥＬ素子ＯＥＬに書込電流Ｉpixに応じた発光駆動電流が流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。このように、本実施例に係る画素駆動回路においては、ｐチャネル型トランジスタＴｒ９３は、発光駆動用トランジスタとしての機能を有していることになる。
【０１３４】
（データドライバ）
次いで、本実施形態に適用されるデータドライバの構成について説明する。
本実施形態に係る表示装置に適用されるデータドライバは、概略、図６に示した電流生成供給回路を基本構成とする書込電流生成回路が、各データラインに２組設けられ、所定の動作タイミングで各組の書込電流生成回路が、相補的かつ連続的に表示データの取り込み、保持、書込電流の生成、供給（流し込む；印加する）動作を実行するように構成されている。ここで、本構成例においては、書込電流生成回路群に対して、単一の電流発生源から一定の電流値を有する負の基準電流が供給される。
【０１３５】
図２０は、本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す概略構成図であり、図２１は、本実施例に係るデータドライバに適用される書込電流生成回路の一具体例を示す構成図である。ここでは、上述した電流生成供給回路の構成と対応付けながら説明する。また、上述した第１の実施形態と同等の構成については、その説明を簡略化又は省略する。
【０１３６】
具体的には、本実施例に係るデータドライバ１３０Ｂは、例えば、図２０に示すように、上述した第１の実施形態と同等の構成を有する反転ラッチ回路１３１と、シフトレジスタ回路１３２と、該シフトレジスタ回路１３２からのシフト信号ＳＲ１、ＳＲ２、・・・の入力タイミングに基づいて、１行分の表示データＤ０〜Ｄ３を順次取り込み、所定の書込電流Ｉpixを生成して、各データラインＤＬ１、ＤＬ２、・・・を介して供給する（流し込む；印加する）書込電流生成回路群１３３Ｃ及び１３３Ｄと、切換制御信号ＳＥＬに基づいて、上記書込電流生成回路群１３３Ｃ及び１３３Ｄのいずれか一方を選択的に動作させる選択設定回路１３４と、を備えて構成されている。
ここで、２組の書込電流生成回路群１３２Ｃ及び１３３Ｄには、少なくとも、表示データＤ０〜Ｄ３が共通に入力されるとともに、電流発生源ＩＲにより定常的に一定の電流値を有する基準電流Ｉrefが共通に引き抜かれるように構成されている。
【０１３７】
２組の書込電流生成回路群１３２Ｃ及び１３３Ｄは、各々複数の書込電流生成回路ＩＬＣ１、ＩＬＣ２、・・・及びＩＬＤ１、ＩＬＤ２、・・・を備えた構成を有し、各書込電流生成回路ＩＬＣ１、ＩＬＣ２、・・・及びＩＬＤ１、ＩＬＤ２、・・・（図６に示した電流生成供給回路ＩＳＢに相当する；以下、「書込電流生成回路ＩＳｙ」と総称する）は、図２１に示すように、上述した電流生成供給回路（図６参照）に示した構成と同等の信号ラッチ部１０ｙ及び電流生成部２０ｙ、特定状態設定部３０ｙに加え、切換制御信号ＳＥＬに基づいて、各書込電流生成回路ＩＳｙの動作状態を選択的に設定する動作設定回路４０ｙを備えた構成を有している。ここで、信号ラッチ部１０ｙ及び電流生成部２０ｙ、特定状態設定部３０ｙは、各々図６乃至図９に示した信号ラッチ部１０、電流生成部２０Ｂ、特定状態設定部３０Ｂに相当するので、その具体的な説明を省略する。
【０１３８】
動作設定回路４０ｙは、例えば、図２１に示すように、データラインＤＬに電流路が設けられ、制御端子に選択設定回路１３４からの選択設定信号（非反転信号ＳＬａ又は反転信号ＳＬｂ）の反転信号が印加されるｎチャネル型トランジスタＴＰ１０１と、上記選択設定信号を反転処理するインバータ１０２と、該インバータ１０２の反転出力及びシフトレジスタ回路１３２からのシフト信号ＳＲを入力とするＮＡＮＤ回路１０３と、該ＮＡＮＤ回路１０３の論理出力を反転処理するインバータ１０４と、該インバータ１０４の反転出力をさらに反転処理するインバータ１０５と、を備えた構成を有している。
【０１３９】
このような構成を有する書込電流生成回路ＩＬｙにおいては、選択設定回路１３４からハイレベルの選択設定信号が入力されると、動作設定回路４０ｙに設けられたｐチャネル型トランジスタＴＰ１０１がオン動作して、電流生成部２０ｙの電流出力接点ＯＵＴｉが、ｐチャネル型トランジスタＴＰ１０１を介してデータラインＤＬに接続される。このとき同時に、インバータ１０２及びＮＡＮＤ回路１０３、インバータ１０４、１０５により、シフト信号ＳＲの出力タイミングに関わらず信号ラッチ部１０ｙの入力接点ＣＫにはローレベルのタイミング制御信号が、また、入力接点ＣＫ＊にはハイレベルのタイミング制御信号が定常的に入力されて、表示データＤ０〜Ｄ３が取り込まれ、電流生成部２０ｙにより表示データＤ０〜Ｄ３に応じた書込電流Ｉpixが生成される。
【０１４０】
また、表示データＤ０〜Ｄ３を全て“０”に設定して、表示画素を黒表示動作させる場合には、電流生成部２０ｙにおける書込電流Ｉpixの出力が遮断されるとともに、特定状態設定部３０ｙにより電流生成部２０ｙの電流出力接点ＯＵＴｉに黒表示動作に対応した特定電圧（黒表示電圧）Ｖbkが印加される。
これにより、黒表示状態を除く通常の階調表示動作においては、表示データＤ０〜Ｄ３に基づいて生成された書込電流ＩpixがデータラインＤＬを介して表示画素に供給され、黒表示動作においては、上記書込電流Ｉpixの供給を遮断しつつ、データラインＤＬに所定の黒表示電圧Ｖbkが印加される（書込電流生成回路の選択状態）。
【０１４１】
一方、選択設定回路１３４からローレベルの選択設定信号が入力されると、ｐチャネル型トランジスタＴＰ１０１がオフ動作して、電流生成部２０ｙの電流出力接点ＯＵＴｉがデータラインＤＬから切り離される。また、このとき同時に、インバータ１０２及びＮＡＮＤ回路１０３、インバータ１０４、１０５により、シフト信号ＳＲの出力タイミングに対応して信号ラッチ部１０ｙの入力接点ＣＫ及び入力接点ＣＫ＊に、相補的な信号レベルを有するタイミング制御信号が入力されて、表示データＤ０〜Ｄ３の取り込み、保持、書込電流Ｉpixの生成動作が実行される。
これにより、上述した実施形態と同様に、表示データＤ０〜Ｄ３に基づいて書込電流Ｉpixが生成されるものの、データラインＤＬには供給されない状態となり、実質的に、書込電流生成回路が非選択状態に設定される。
【０１４２】
このようなデータドライバ１３０Ｂにおける制御動作は、上述した実施形態において示した表示装置の駆動制御方法（図１７及び図１８参照）と同様に、信号保持動作においては、シフトレジスタ回路１３２から順次出力されるシフト信号ＳＲ１、ＳＲ２、・・・に基づいて、選択状態に設定された書込電流生成回路群の各書込電流生成回路ＩＳｙに設けられた信号ラッチ回路１０ｙにより、各列ごとの表示データＤ０〜Ｄ３が順次取り込まれ、表示データＤ０〜Ｄ３の反転信号に相当する保持信号Ｄ１０＊〜Ｄ１３＊が電流生成部２０ｙに出力される。
【０１４３】
また、電流生成供給動作においては、保持信号Ｄ１０＊〜Ｄ１３＊に基づいて、予め規定された電流値を有する複数の階調電流から、所定の階調電流を選択して合成し、正極性の書込電流Ｉpixを生成して、データドライバ１３０Ｂ側から各データラインＤＬ１、ＤＬ２、・・・を介して、表示画素方向に流し込むように順次供給する。
【０１４４】
さらに、黒表示動作においては、表示データＤ０〜Ｄ３が黒表示状態（保持信号Ｄ１０〜Ｄ１３が全て“０”）に設定されることにより、電流生成部２０ｙにおける階調電流及び書込電流Ｉpixの生成、供給が停止されるとともに、特定状態設定部３０ｙにおいて黒表示状態が判別され、黒表示（最低輝度階調での発光動作）に対応した電圧Ｖbkが各データラインＤＬ１、ＤＬ２、・・・に順次印加される。
【０１４５】
したがって、本実施形態に係るデータドライバ１３０Ｂを適用した表示装置においても、各データラインＤＬ１、ＤＬ２、・・・に対応して設けられた各書込電流生成回路ＩＳｙにより表示データＤ０〜Ｄ３に応じた階調電流を生成、合成することにより、適切な電流値を有する書込電流Ｉpixとして各表示画素に供給して良好な階調表示動作を実現することができ、一方、黒表示動作時には、各書込電流生成回路ＩＳｙによる書込電流Ｉpixの供給を遮断するとともに、所定の黒表示電圧を各データラインＤＬ１、ＤＬ２、・・・に印加することにより、迅速に黒表示状態に移行して表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【０１４６】
＜第２の実施形態＞
次に、本発明に係る電流生成供給回路を、表示装置（表示パネル）を構成する各表示画素に設けられた画素駆動回路に適用した場合の実施形態について、図面を参照して説明する。
図２２は、本発明に係る電流生成供給回路を適用可能な表示装置（表示パネル）の第２の実施形態を示す概略構成図である。また、図２３は、本実施形態に係る表示装置に適用される画素駆動回路の一実施例を示す回路構成図であり、図２４は、本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す回路構成図である。ここでは、図１乃至図３に示した構成を有する電流生成供給回路を、各画素駆動回路に適用した場合について説明する。また、上述した第１の実施形態と同等の構成については、同一の符号を付して、その説明を簡略化又は省略する。
【０１４７】
図２２に示すように、本実施形態に係る表示装置１００Ｃは、上述した第１の実施形態と同様に、概略、表示パネル１１０Ｃ、走査ドライバ１２０Ｃ、データドライバ１３０Ｃ、及び、図示を省略したシステムコントローラ１５０、表示信号生成回路１６０を備えた構成を有しているが、表示パネル１１０Ｃを構成する各表示画素（画素駆動回路ＤＣｚ）及びデータドライバ１３０Ｃが以下に示すように異なる構成を有している。
【０１４８】
本実施形態に適用される表示パネル１１０Ｃは、具体的には、図２２に示すように、並列に配設された複数の走査ラインＳＬと、該走査ラインＳＬに対して、直交するように複数本ずつ（本実施形態においては４本）を一組として配設された複数組のデータライン群ＤＬｚと、これらの走査ラインＳＬとデータライン群ＤＬｚとの各交点近傍に配列された複数の表示画素（図２２中、後述する画素駆動回路ＤＣｚ及び有機ＥＬ素子ＯＥＬからなる構成）と、該複数の表示画素に一定の電流値を有する基準電流Ｉpixを定常的に供給する単一の電流発生源ＩＲと、を備えた構成を有している。
【０１４９】
ここで、各表示画素は、図２２に示すように、走査ドライバ１２０Ｃから走査ラインＳＬを介して印加される走査信号Ｖsel、及び、データドライバ１３０Ｃからデータライン群ＤＬｚを介して供給される階調データＤＰ０〜ＤＰｋ（デジタル信号；本実施形態では、ｋ＝３とする）に基づいて、発光駆動電流を生成する画素駆動回路ＤＣｚと、該画素駆動回路ＤＣｚにより供給される発光駆動電流の電流値に応じて所定の輝度階調で発光動作する有機ＥＬ素子ＯＥＬと、を備えた構成を有している。
【０１５０】
画素駆動回路ＤＣｚは、具体的には、図２３に示すように、走査ドライバ１２０Ｃからの走査信号Ｖselの印加タイミングに基づいて、データドライバ１３０Ｃから各データライン群ＤＬｚを介して供給される１行分の階調データＤＰ０〜ＤＰ３を同時かつ個別に取り込み、当該階調データＤＰ０〜ＤＰ３に対応する出力信号（保持信号）ＤＰ１０〜ＤＰ１３を所定期間、出力保持する信号ラッチ部１０ｚ（上述した信号ラッチ部１０に相当する）と、電流発生源ＩＲから各表示画素（画素駆動回路ＤＣｚ）に供給される基準電流Ｉrefに基づいて生成される複数の階調電流のうち、上記出力信号ＤＰ１０〜ＤＰ１３により選択される特定の階調電流を合成して、各表示画素における輝度階調に対応した発光駆動電流を生成して、有機ＥＬ素子ＯＥＬに供給する電流生成部２０ｚ（上述した電流生成部２０Ａに相当する）と、有機ＥＬ素子ＯＥＬを黒表示動作（最低輝度階調で発光動作）させる場合に、有機ＥＬ素子ＯＥＬに対して所定の黒表示電圧Ｖbkを印加する黒表示設定部（特定状態設定手段）３０ｚと、を備えて構成されている。
【０１５１】
すなわち、画素駆動回路ＤＣｚは、本発明に係る電流生成供給回路（図１参照）と同等の構成を有している。ここで、図示を省略するが、電流ラッチ部１０ｚは、図１に示した構成と同様に、各階調データＤＰ０〜ＤＰ３に対応して複数（４個）のラッチ回路を備えた構成を有している。また、本実施形態においては、後述するように、電流生成部２０ｚにより負極性の発光駆動電流が生成され、有機ＥＬ素子側から電流生成部２０ｚ方向に該発光駆動電流が流れるため、有機ＥＬ素子ＯＥＬのアノード端子が所定の高電位電源に接続された電源接点＋Ｖに接続されるとともに、カソード端子が電流生成部２０ｚの電流出力接点ＯＵＴｉに接続されている。
【０１５２】
このような構成を有する画素駆動回路ＤＣｚにおける有機ＥＬ素子ＯＥＬの駆動制御動作は、まず、走査ラインＳＬに対して、例えば、ハイレベル（選択レベル）の走査信号Ｖselを印加するとともに、このタイミングに同期して、後述するデータドライバ１３０Ｃにより、表示信号生成回路１６０から供給される表示データＤ０〜Ｄ３に対応する複数ビットのデジタル信号からなる階調データＤＰ０〜ＤＰ３を、データライン群ＤＬｚに供給する。これにより、画素駆動回路ＤＣｚを構成する信号ラッチ部１０ｚの各信号入力接点ＩＮ０〜ＩＮ３から階調データＤＰ０〜ＤＰ３が同時かつ個別に取り込み保持され、上述した実施形態（図２参照）と同様に、各階調データＤＰ０〜ＤＰ３に基づく出力信号（保持信号）ＤＰ１０〜ＤＰ１３が電流生成部２０ｚに出力される。
【０１５３】
電流生成部２０ｚは、上述した実施形態（図３参照）と同様に、基準電流Ｉrefに基づいて生成される所定の比率の電流値を有する複数の階調電流から、上記保持信号ＤＰ１０〜ＤＰ１３の信号レベルに応じて、特定の階調電流のみを選択して合成して得られる発光駆動電流を、電流出力接点ＯＵＴｉを介して有機ＥＬ素子ＯＥＬに供給する（本実施形態においては、有機ＥＬ素子ＯＥＬ側から画素駆動回路ＤＣｚ方向に引き込むように発光駆動電流が流れる）。これにより、有機ＥＬ素子ＯＥＬに表示データＤ０〜Ｄ３（階調データＤＰ０〜ＤＰ３）に応じた発光駆動電流が順バイアス方向に流れ、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。
また、表示データＤ０〜Ｄ３が黒表示状態（階調データＤＰ０〜ＤＰ３又は出力信号ＤＰ１０〜ＤＰ１３が全て“０”）にある場合には、上記複数の階調電流のいずれも選択されず、有機ＥＬ素子ＯＥＬに発光駆動電流が供給されない。
【０１５４】
黒表示設定部３０ｚは、図２３に示すように、電流ラッチ部１０ｚから出力される出力信号ＤＰ１０〜ＤＰ１３の信号レベルに基づいて、表示データＤ０〜Ｄ３（階調データＤＰ０〜ＤＰ３）が黒表示状態にある場合にのみ、有機ＥＬ素子ＯＥＬを最低輝度階調で発光動作させるために必要な電圧（具体的には、電源接点＋Ｖに接続された高電位電源の電圧レベルと黒表示電圧Ｖbkとの電位差）を印加する。これにより、表示データＤ０〜Ｄ３が黒表示状態（出力信号ＤＰ１０〜ＤＰ１３が全て“０”）にある場合に、上記電流生成部２０ｚにより発光駆動電流の供給が遮断されるタイミングに同期して、有機ＥＬ素子ＯＥＬのカソード端子に所定の黒表示電圧が印加され、高電位電源の電圧レベルと黒表示電圧Ｖbkとの電位差に基づいて微小な電流が発光駆動電流として流れることにより、有機ＥＬ素子ＯＥＬが最適輝度階調で発光する。
【０１５５】
また、データドライバ１３０Ｃは、例えば、図２４に示すように、上述した実施形態（図１４参照）と同様に、シフトクロック信号ＳＦＣに基づいて、サンプリングスタート信号ＳＴＲをシフトしつつ、所定のタイミングでシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・を順次出力するシフトレジスタ回路１３２と、該シフトレジスタ回路１３２からのシフト信号ＳＲ１、ＳＲ２、・・・の入力タイミングに基づいて、図示を省略した表示信号生成回路１６０から供給される複数ビットの表示データＤ０〜Ｄ３を同時かつ個別に順次取り込み、保持する複数のラッチ部ＬＤ１、ＬＤ２、ＬＤ３、・・・からなるラッチ回路部１３５と、図示を省略したシステムコントローラ１５０から出力される出力イネーブル信号ＷＥに基づいて、該ラッチ回路部１３５に保持された１行分の表示データＤ０〜Ｄ３を、各データライン群ＤＬｚを介して階調データＤＰ０〜ＤＰ３として、上述した各行の表示画素に一括して供給する動作を行う複数のスイッチＳＷ１、ＳＷ２、ＳＷ３、・・・からなる出力回路１３６と、を備えた構成を適用することができる。
【０１５６】
なお、本実施形態においては、データドライバの構成として、表示パネルに配設された各データライン群ごとに唯一のラッチ回路（ラッチ回路部）を備えた構成について示したが、本発明はこれに限定されるものではなく、上述した実施形態に示したように、各データライン群ごとに２組のラッチ回路（ラッチ回路部）を備え、一方のラッチ回路部にｉ行目の表示データＤ０〜Ｄ３を取り込み、保持する動作中に、他方のラッチ回路部に先に保持した（ｉ−１）行目の表示データを階調データＤＰ０〜ＤＰ３として供給する動作を、２組のラッチ回路部で交互に繰り返し、連続的に階調データＤＰ０〜ＤＰ３を各行の表示画素に供給するようにしてもよい。
【０１５７】
（表示装置の駆動制御方法）
次に、上述した構成を有する表示装置の動作について、図面を参照して説明する。
図２５は、本実施形態に係る表示装置（データドライバ及び表示パネル）における制御動作の一例を示すタイミングチャートである。また、図２６は、本実施形態に係る表示装置に適用される画素駆動回路の他の実施例を示す回路構成図である。
【０１５８】
まず、データドライバ１３０Ｃにおける制御動作は、図２５に示すように、上述したラッチ回路部１３５を構成する各ラッチ部ＬＤ１、ＬＤ２、ＬＤ３、・・・に、表示信号生成回路１６０から時系列的に供給される各列ごとの表示データＤ０〜Ｄ３を順次取り込み、保持する表示データ保持動作と、該表示データ保持動作により取り込まれた表示データＤ０〜Ｄ３を、出力回路１３６の各スイッチＳＷ１、ＳＷ２、ＳＷ３、・・・を介して、階調データＤＰ０〜ＤＰ３として各データライン群ＤＬｚに一括して供給する階調データ供給動作と、を設定することにより実行される。
【０１５９】
ここで、表示データ保持動作においては、シフトレジスタ回路１３２から順次出力されるシフト信号ＳＲ１、ＳＲ２、ＳＲ３、・・・に基づいて、上記各ラッチ部ＬＤ１、ＬＤ２、ＬＤ３、・・・に、各列の表示画素に対応して切り替わる表示データＤ０〜Ｄ３を順次取り込み、保持する動作が１行分連続的に実行される。
また、階調データ供給動作においては、システムコントローラ１５０から出力される出力イネーブル信号ＷＥに基づいて、上記各ラッチ部ＬＤ１、ＬＤ２、ＬＤ３、・・・に保持された表示データＤ０〜Ｄ３を階調データＤＰ０〜ＤＰ３として、各スイッチＳＷ１、ＳＷ２、ＳＷ３、・・・を介してデータライン群ＤＬｚに一括して供給する。ここで、階調データ供給動作（出力イネーブル信号ＷＥ）は、表示パネル１１０Ｃにおいて、特定の行の表示画素を選択する走査信号Ｖselの印加タイミングに同期するように設定される。すなわち、本実施形態においては、複数ビットのデジタル信号からなる表示データＤ０〜Ｄ３に基づく階調データ（デジタル信号）ＤＰ０〜ＤＰ３がデータドライバ１３０Ｃから表示パネル１１０Ｃに配設された各データライン群ＤＬｚを介して、直接表示画素（画素駆動回路ＤＣｚ）に供給される。
【０１６０】
また、表示パネル１１０Ｃ（表示画素）における制御動作は、図２５に示すように、走査ドライバ１２０Ｃにより特定の行（ｉ行目）の走査ラインＳＬに走査信号Ｖselを印加することにより、上記階調データ供給動作によりデータドライバ１３０Ｃから各データライン群ＤＬｚに供給された階調データＤＰ０〜ＤＰ３を、各表示画素（画素駆動回路ＤＣｚ）に設けられた上記信号ラッチ部１０ｚに取り込み保持し、該階調データＤＰ０〜ＤＰ３に基づく出力信号（保持信号）ＤＰ１０〜ＤＰ１３を電流生成部２０ｚ及び黒表示設定部３０ｚに出力する。
【０１６１】
そして、黒表示動作以外の動作状態（表示データＤ０〜Ｄ３が全て“０”でない状態）においては、電流生成部２０ｚにより、基準電流Ｉref及び該出力信号ＤＰ１０〜ＤＰ１３に基づいて、表示データＤ０〜Ｄ３（階調データＤＰ０〜ＤＰ３）に応じた発光駆動電流が生成され、有機ＥＬ素子ＯＥＬに供給される。これにより、有機ＥＬ素子ＯＥＬが所定の輝度階調で発光する。一方、表示データＤ０〜Ｄ３が黒表示状態においては、電流生成部２０ｚにおける発光駆動電流の供給が遮断されるとともに、黒表示設定部３０ｚにより、有機ＥＬ素子ＯＥＬに所定の黒表示電圧Ｖbkが印加されることにより、予め設定された微小電流が有機ＥＬ素子ＯＥＬに流れて、最適輝度階調で発光動作が行われる。
以上の一連の制御動作は、表示パネル１１０Ｃを構成する全ての行について、順次実行され、各行の有機ＥＬ素子ＯＥＬの発光動作（発光駆動電流の供給動作）は、次回の走査信号Ｖselが印加されるまで、画素駆動回路ＤＣｚにより継続的に保持される。
【０１６２】
したがって、本実施形態に係る表示装置１００Ｃにおいて、通常の階調表示動作時には、各表示画素に設けられた画素駆動回路ＤＣｚ（電流生成部２０ｚ）により表示データＤ０〜Ｄ３に応じた階調電流が生成、合成されて、適切な電流値を有する発光駆動電流が発光素子に供給され、良好な輝度階調で発光動作が行われ、一方、黒表示動作時には、画素駆動回路ＤＣｚに設けられた電流生成部２０ｚによる発光駆動電流の供給が遮断されるとともに、黒表示設定部３０ｚにより最低輝度階調での発光動作に対応した黒表示電圧が発光素子に印加されて、黒表示動作が行われるので、良好な階調表示を実現しつつ、迅速に黒表示状態に移行することができ、表示装置における表示応答特性並びに表示画質の向上を図ることができる。
【０１６３】
また、本実施形態に係る表示装置においては、表示パネル１１０Ｃに配設される各データライン群ＤＬｚを介して、表示データＤ０〜Ｄ３に対応する複数ビットのデジタル信号からなる階調データＤＰ０〜ＤＰ３が表示画素に直接供給され、また、各表示画素に設けられた画素駆動回路ＤＣｚにおいて予め規定された電流値を有する複数の階調電流から、表示データＤ０〜Ｄ３に応じた特定の階調電流を選択して合成することによりアナログ信号からなる発光駆動電流を生成するように構成されているので、従来技術に多用されているような、データラインを介して表示画素にアナログ信号からなる書込電流を供給する構成に比較して、信号レベルの劣化や外部ノイズ等の影響を受けにくくして信号対ノイズ特性（Ｓ／Ｎ比）を改善することができる。よって、表示データに対応した適切な電流値を有するアナログ電流からなる発光駆動電流を、比較的簡易な回路構成により生成することができ、表示画素（発光素子）を適正な輝度階調で発光動作させて表示画質の向上を図ることができる。
【０１６４】
なお、上述した実施形態においては、表示画素として、画素駆動回路ＤＣｚにより生成された発光駆動電流を有機ＥＬ素子ＯＥＬ側から引き込む方向に流す電流シンク方式に対応した構成を示したが、本発明はこれに限定されるものではなく、上述した図６乃至図９に示した構成を適用して、図２６に示すように、画素駆動回路ＤＣｚ′により生成された発光駆動電流を、電流生成部２０ｚ′から有機ＥＬ素子ＯＥＬ方向に流し込むように供給する電流印加方式に対応した構成を適用することもできる。なお、この場合、上述した実施例に示したような表示装置の構成（図２２参照）において、電流発生源の他端側（＋Ｖ接続側）を低電位電源（接地電位）に接続して、基準電流Ｉrefを表示パネル（表示画素）側から該低電位電源方向に引き込むように設定される。
【０１６５】
また、上述した各実施形態においては、表示データとして４ビットのデジタル信号を適用し、２４＝１６階調の表示動作を行う場合について説明したが、本発明はこれに限定されるものではなく、より多階調の画像表示に適用することができることはいうまでもない。
また、上述した実施形態においては、本発明に係る電流生成供給回路を表示装置のデータドライバ又は画素駆動回路に適用した場合についてのみ説明したが、本発明はこのような適用例に限定されるものではなく、例えば、発光ダイオードを多数配列して形成されるプリンタヘッドの駆動回路のように、所定の電流値を有する電流を供給することにより、該電流値に応じた所定の駆動状態で動作する機能素子を多数備えたデバイスの駆動回路に良好に適用することもできる。
【０１６６】
（電界効果型トランジスタの構造）
次に、本発明に係る電流生成供給回路、及び、表示装置の表示パネルに設けられた画素駆動回路に適用可能な電界効果型トランジスタ（薄膜トランジスタ）の構造について説明する。
図２７は、本発明に係る電流生成供給回路及び表示装置に適用されるｎチャネル型トランジスタの電圧−電流特性を示す図であり、図２８は、本発明に係る電流生成供給回路及び表示装置に適用されるｐチャネル型トランジスタの電圧−電流特性を示す図である。
【０１６７】
上述した各実施形態においては、データドライバ１３０Ａ、１３０Ｂを構成する書込電流生成回路ＩＬＡ１、ＩＬＡ２、・・・、ＩＬＢ１、ＩＬＢ２、・・・、及びＩＬＣ１、ＩＬＣ２、・・・、ＩＬＤ１、ＩＬＤ２、・・・、又は、表示パネル１１０Ａ〜１１０Ｃを構成する画素駆動回路ＤＣｘ〜ＤＣｚに、本発明に係る電流生成供給回路ＩＳＡ、ＩＳＢ（図１、図６参照）を適用する場合において、電流生成部２０Ａ、２０Ｂとして、図３、図４又は図７、図８に示したように、周知のｎチャネル型もしくはｐチャネル型の電界効果型トランジスタを用いた回路構成について説明した。
【０１６８】
ここで、上記ｎチャネル型及びｐチャネル型のトランジスタ固有の電圧−電流特性について、図２７（ａ）及び図２８（ａ）に示すような基本回路を用いて検証すると、図２７（ｂ）及び図２８（ｂ）中、破線で示すように、本来、ソース−ドレイン間電圧Ｖds、−Ｖdsが特定の電圧領域で、ドレイン電流（ソース−ドレイン間電流）Ｉds、−Ｉdsが飽和傾向を示すことが理想的であるにもかかわらず、図２７（ｂ）及び図２８（ｂ）中、実線で示すように、印加電圧（ソース−ドレイン間電圧Ｖds、−Ｖds）の絶対値の増大に伴って、一旦飽和傾向を示したドレイン電流Ｉds、−Ｉdsの絶対値が次第に増加する傾向を示す。
【０１６９】
これは、例えば、近年、高速化や低消費電力化、高集積化等の利点を有することから、研究開発が盛んに進められているＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）構造の半導体層を有する電界効果型トランジスタ等において検証されているように、電界が集中する素子分離領域近傍で衝突イオン化が誘発され、これにより生成されたキャリヤ（ｎチャネル型トランジスタでは正孔、ｐチャネル型トランジスタでは電子）がチャネル領域（ボディ領域）に注入、蓄積されること（基板浮遊効果）により、しきい値電圧が低下して、ドレイン電流が増加するキンク（ｋｉｎｋ）現象によるものと考えられている。
【０１７０】
そのため、このようなキンク現象によるドレイン電流の増加（キンク電流の発生）により、ドレイン電流（電圧−電流特性）の良好な飽和特性が得られなくなり、例えば、図３又は図７に示したようなカレントミラー回路等において、基準電流に対する階調電流の電流値の比率が所望の設計値（上述した実施形態に係る電流生成供給回路においては、トランジスタのチャネル幅の比）通りに設定されなくなるため、負荷を所望の駆動状態で動作させることができなくなる。そのため、各表示画素を表示データに基づいた適切な輝度階調で発光動作させることができず、表示画質の劣化を招く可能性がある。
【０１７１】
また、同様の問題点は、表示画素を構成する画素駆動回路ＤＣｘ、ＤＣｙとして、図１３又は図１９に示したようなｎチャネル型及びｐチャネル型の電界効果型トランジスタを適用した回路構成においても言及することができる。以下、図１９に示した画素駆動回路における場合について詳しく説明する。
図２９は、発光駆動用トランジスタ（ｐチャネル型トランジスタ）における電圧−電流特性と、書込動作時と発光動作時おけるドレイン電流（発光駆動電流）の電流値との関係を示す図である。ここでは、図１９に示した画素駆動回路を適宜参照しながら説明する。
【０１７２】
すなわち、上述したように、図１９に示した画素駆動回路ＤＣｙにおいて、書込動作時には、走査ラインＳＬにハイレベルの走査信号Ｖselが印加されることにより、ｐチャネル型トランジスタＴｒ９１がオフ動作し、ｎチャネル型トランジスタＴｒ９２及びＴｒ９４がオン動作するので、書込電流Ｉpixはｎチャネル型トランジスタＴｒ９２及びｐチャネル型トランジスタＴｒ９３を介して、有機ＥＬ素子ＯＥＬに流れ込む。このとき、ｎチャネル型トランジスタＴｒ９４がオン状態にあるので、ｐチャネル型トランジスタＴｒ９３のゲート−ソース間（接点Ｎya−Ｎyb間）の電圧及びソース−ドレイン間（接点Ｎya−Ｎyc間）の電圧は同一となり、このときの電圧−電流特性曲線上での動作点は、例えば、図２９（ａ）中の飽和特性を示す領域内のＡＣｗとなる。
【０１７３】
一方、発光動作時には、走査ラインＳＬにローレベルの走査信号Ｖselが印加されることにより、ｐチャネル型トランジスタＴｒ９１がオン動作し、ｎチャネル型トランジスタＴｒ９２及びＴｒ９４がオフ動作するので、電源端子＋Ｖに接続された高電位電源（図示を省略）からｐチャネル型トランジスタＴｒ９１及びＴｒ９３を介して、発光駆動電流が有機ＥＬ素子ＯＥＬに流れ込む。このとき、ｎチャネル型トランジスタＴｒ９４はオフ状態にあるので、ｐチャネル型トランジスタＴｒ９３のゲート電圧（接点Ｎybの電位）はフローティング状態となるが、上記書込動作時にコンデンサＣｙに蓄積された電荷により、ｐチャネル型トランジスタＴｒ９３のゲート−ソース間電圧は、走査信号Ｖsel切り替え直前の書込動作時の電位が保持される。したがって、このときの電圧−電流特性曲線上での動作点は、図２９（ｂ）に示すように、上記動作点ＡＣｗよりも、飽和領域内を低電圧方向（図２９（ｂ）においては、右方向）に移動した動作点ＡＣｈとなる。ここで、動作点ＡＣｗから動作点ＡＣｈへの遷移は、ソース−ドレイン間電圧−Ｖdsの値に関わらず略一定のドレイン電流−Ｉdsが流れる飽和領域内での変化であることから、有機ＥＬ素子ＯＥＬに流れ込む電流（発光駆動電流）は、理想的には、上記書込動作時に設定、保持された電流（書込電流Ｉpix）と略同等の電流値に制御されることになる。
【０１７４】
しかしながら、上述した場合と同様に、図１９に示したような回路構成を有する画素駆動回路においては、ｎチャネル型のトランジスタ（ｐチャネル型トランジスタＴｒ９３）の固有の電圧−電流特性は、図２８（ｂ）に示したように、ソース−ドレイン間電圧−Ｖdsの絶対値が増大するにしたがって、ドレイン電流−Ｉdsの絶対値が次第に増加するキンク現象が発生することにより、有機ＥＬ素子ＯＥＬに流れ込む電流（発光駆動電流）が書込動作時に設定した電流（書込電流Ｉpix）とは異なる値となってしまう。このために、各表示画素を表示データに基づいた適切な輝度階調で発光動作させることができなくなってしまう。なお、ここでは、図１９に示した画素駆動回路についてキンク現象の影響を説明したが、図１３に示した回路構成を有する場合であっても、図２７（ｂ）に示したように、同等の問題が生じる。
【０１７５】
そこで、本発明においては、上述したようなキンク現象を抑制するために、少なくとも、電流生成供給回路において基準電流や階調電流を流すトランジスタ、並びに、画素駆動回路において発光駆動電流を流す駆動制御用のトランジスタ（図１９に示したトランジスタＴｒ９３、又は、図１３に示したトランジスタＴｒ８３）に、ＳＯＩ電界効果型トランジスタのボディ領域とソース領域を電気的に接続（短絡）した、いわゆる、ボディターミナル構造のトランジスタを適用した構成を有している。
【０１７６】
以下、具体的に説明する。なお、以下の説明では、ボディターミナル構造を有するｐチャネル型のトランジスタについて詳しく説明し、ｎチャネル型のトランジスタについては説明を適宜簡略化又は省略する。
図３０は、ボディターミナル構造を有するｐチャネル型のトランジスタ（ＭＯＳＴ）の平面構成を示す概略図であり、図３０（ａ）は、半導体基板上に形成された活性層の平面構造を表し、図３０（ｂ）は、活性層上に電極を形成した状態における平面構造を表す。図３１は、ボディターミナル構造を有するｐチャネル型のトランジスタの断面構成を示す概略図であり、図３１（ａ）、（ｂ）は、図３０（ｂ）に示した平面構造の断面構造を示し、図３１（ｃ）、（ｄ）は、ボディターミナル構造を有するｐチャネル型トランジスタ及びｎチャネル型トランジスタを示す回路記号である。なお、ここで示すボディターミナル構造を有する電界効果型トランジスタは、本発明に係る電流生成供給回路又は表示装置に適用可能な一例を示すものにすぎず、同等の素子特性を有する他のトランジスタ構造を有するものであってもよいことはいうまでもない。
【０１７７】
ボディターミナル構造を有するｐチャネル型トランジスタは、概略、図３０（ａ）及び図３１（ａ）、（ｂ）に示すように、シリコン等のｎ型半導体基板subの一面側に絶縁膜insＳを介して形成されたｎ型半導体層（活性層Ｒac）に、チャネル領域（ボディ領域）Ｒchnを挟んでソース領域（ｐ＋）ＲＳ及びドレイン領域（ｐ＋）ＲＤが離間して形成されるとともに、ソース領域ＲＳ及びドレイン領域ＲＤの対向軸（図３０（ａ）の左右方向）に対して垂直方向（図３０（ａ）の上下方向）に、チャネル領域Ｒchnから突出するようにターミナル領域（ｎ＋）ＲＴが接合形成された構成を有している。そして、このような活性層Ｒac上には、図３０（ｂ）及び図３１（ａ）、（ｂ）に示すように、チャネル領域chn上にゲート絶縁膜insＧを介して形成されたゲート電極ＥＧと、ドレイン領域ＲＤにオーミック接続されたドレイン電極ＥＤと、ソース領域ＲＳ及びターミナル領域ＲＴにオーミック接続された単一のボディターミナル電極ＥＢと、が形成されている。このようなボディターミナル構造を有するｐチャネル型トランジスタは、図３１（ｃ）に示すような回路記号により表記される。
【０１７８】
なお、図示を省略するが、ボディターミナル構造を有するｎチャネル型トランジスタは、図３０及び図３１（ａ）、（ｂ）に示した構成と略同等であって、ｐ型半導体層からなる活性層に、チャネル領域を挟んでソース領域（ｎ＋）及びドレイン領域（ｎ＋）が形成されるとともに、チャネル領域から突出するようにターミナル領域（ｐ＋）が接合形成された構成を有している。ゲート電極、ドレイン電極及びボディターミナル電極の構造は、上記ｐチャネル型トランジスタの場合と同一である。このようなボディターミナル構造を有するｎチャネル型トランジスタは、図３１（ｄ）に示すような回路記号により表記される。
【０１７９】
図３２は、ボディターミナル構造を有するｎチャネル型トランジスタの電圧−電流特性を示す図であり、図３３は、ボディターミナル構造を有するｐチャネル型トランジスタの電圧−電流特性を示す図である。また、図３４は、図３に示した電流生成部のカレントミラー回路部に、上述したボディターミナル構造を有するｎチャネル型トランジスタを適用した一具体例を示す回路構成図であり、図３５は、図７に示した電流生成部のカレントミラー回路部に、上述したボディターミナル構造を有するｐチャネル型トランジスタを適用した一具体例を示す回路構成図である。さらに、図３６は、図１３に示した画素駆動回路の発光駆動用トランジスタに、上述したボディターミナル構造を有するｎチャネル型トランジスタを適用した一具体例を示す回路構成図であり、図３７は、図１９に示した画素駆動回路の発光駆動用トランジスタに、上述したボディターミナル構造を有するｐチャネル型トランジスタを適用した一具体例を示す回路構成図である。ここで、上述した実施形態と同等の構成については、同一の符号を付してその説明を省略する。
【０１８０】
このようなボディターミナル構造を有するｎチャネル型及びｐチャネル型トランジスタにおける固有の電圧−電流特性について、図３２（ａ）及び図３３（ａ）に示すような基本回路を用いて検証すると、図３２（ｂ）及び図３３（ｂ）に示すように、ソース−ドレイン間電圧Ｖds、−Ｖdsが特定の電圧領域では、ドレイン電流Ｉds、−Ｉdsが良好な飽和傾向を示す。
【０１８１】
これは、上述したチャネル領域Ｒchnとドレイン領域ＲＤの境界近傍で生じた電子−正孔対のうち、少数キャリヤ（ｐチャネル型トランジスタでは電子、ｎチャネル型トランジスタでは正孔）がボディターミナル電極ＥＢを介してソース領域ＲＳに流れ込み、チャネル領域Ｒchnへの蓄積が抑制され、電界効果型トランジスタのしきい値電圧の低下が緩和されるため、キンク現象が抑制される（キンク電流の発生が抑制される）ことによる。
【０１８２】
したがって、このような電圧−電流特性を有する電界効果型トランジスタを、例えば、図３４乃至図３７に示すように、上述した各実施形態において図３、図７に示した電流生成部２０Ａ、２０Ｂのカレントミラー回路部２１Ａ、２１Ｂや、図１３、図１９に示した画素駆動回路ＤＣｘ、ＤＣｙの発光駆動用トランジスタ（Ｔｒ８３、Ｔｒ９３）に適用して、本発明に係る電流生成供給回路や、表示装置のデータドライバや表示パネルに組み込むことにより、表示データや階調データに基づいて保持される電流に対応した適切な電流値を有する書込電流や発光駆動電流を生成することができるので、各表示画素を表示データに基づいた適切な輝度動作させることができ、表示画質の向上を図ることができる。
【０１８３】
なお、上述した一連の説明においては、ボディターミナル構造を有する電界効果型トランジスタの適用対象として、図３及び図７に示した電流生成部を構成するカレントミラー回路の基準電流トランジスタ及び階調電流トランジスタ、あるいは、図１３及び図１９に示した画素駆動回路の発光駆動用トランジスタのみを示したが、本発明はこれに限定されるものではなく、例えば、上記図１３及び図１９に示した画素駆動回路と同等の機能を有しつつ、他の回路構成を有する画素駆動回路にも良好に適用することができることはいうまでもない。
【図面の簡単な説明】
【０１８４】
【図１】本発明に係る電流生成供給回路の一実施形態を示す概略構成図である。
【図２】本実施形態に係るラッチ回路の一具体例を示す回路構成図である。
【図３】本実施形態に係る電流生成部の一具体例を示す回路構成図である。
【図４】本実施形態に係る電流生成部の他の具体例を示す回路構成図である。
【図５】本実施形態に係る特定状態設定部に適用可能な論理回路を示す回路構成図である。
【図６】本発明に係る電流生成供給回路の他の実施形態を示す概略構成図である。
【図７】本実施形態に係る電流生成供給回路に適用される電流生成部の一具体例を示す回路構成図である。
【図８】本実施形態に係る電流生成供給回路に適用される電流生成部の他の具体例を示す回路構成図である。
【図９】本実施形態に係る特定状態設定部に適用可能な論理回路を示す回路構成図である。
【図１０】本発明に係る電流生成供給回路を適用可能な表示装置の第１の実施形態を示す概略ブロック図である。
【図１１】本実施形態に係る表示装置に適用される表示パネルの一例を示す概略構成図である。
【図１２】本実施形態に係る表示装置の他の構成例を示す概略ブロック図である。
【図１３】本実施形態に係る表示装置に適用可能な画素駆動回路の一実施例を示す回路構成図である。
【図１４】本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す概略構成図である。
【図１５】本実施例に係るデータドライバに適用される書込電流生成回路の一具体例を示す構成図である。
【図１６】本実施例に係るデータドライバに適用される反転ラッチ回路及び選択設定回路の一具体例を示す回路構成図である。
【図１７】本実施形態に係るデータドライバにおける制御動作の一例を示すタイミングチャートである。
【図１８】本実施形態に係る表示パネル（表示画素）における制御動作の一例を示すタイミングチャートである。
【図１９】本実施形態に適用される画素駆動回路の一実施例を示す回路構成図である。
【図２０】本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す概略構成図である。
【図２１】本実施例に係るデータドライバに適用される書込電流生成回路の一具体例を示す構成図である。
【図２２】本発明に係る電流生成供給回路を適用可能な表示装置（表示パネル）の第２の実施形態を示す概略構成図である。
【図２３】本実施形態に係る表示装置に適用される画素駆動回路の一実施例を示す回路構成図である。
【図２４】本実施形態に係る表示装置に適用されるデータドライバの一実施例を示す回路構成図である。
【図２５】本実施形態に係る表示装置（データドライバ及び表示パネル）における制御動作の一例を示すタイミングチャートである。
【図２６】本実施形態に係る表示装置に適用される画素駆動回路の他の実施例を示す回路構成図である。
【図２７】本発明に係る電流生成供給回路及び表示装置に適用されるｎチャネル型トランジスタの電圧−電流特性を示す図である。
【図２８】本発明に係る電流生成供給回路及び表示装置に適用されるｐチャネル型トランジスタの電圧−電流特性を示す図である。
【図２９】発光駆動用トランジスタ（ｐチャネル型トランジスタ）における電圧−電流特性と、書込動作時と発光動作時おけるドレイン電流（発光駆動電流）の電流値との関係を示す図である。
【図３０】ボディターミナル構造を有するｐチャネル型のトランジスタ（ＭＯＳＴ）の平面構成を示す概略図である。
【図３１】ボディターミナル構造を有するｐチャネル型のトランジスタの断面構成を示す概略図である。
【図３２】ボディターミナル構造を有するｎチャネル型トランジスタの電圧−電流特性を示す図である。
【図３３】ボディターミナル構造を有するｐチャネル型トランジスタの電圧−電流特性を示す図である。
【図３４】電流生成部のカレントミラー回路部に、ボディターミナル構造を有するｎチャネル型トランジスタを適用した一具体例を示す回路構成図である。
【図３５】電流生成部のカレントミラー回路部に、ボディターミナル構造を有するｐチャネル型トランジスタを適用した一具体例を示す回路構成図である。
【図３６】画素駆動回路の発光駆動用トランジスタに、ボディターミナル構造を有するｎチャネル型トランジスタを適用した一具体例を示す回路構成図である。
【図３７】画素駆動回路の発光駆動用トランジスタに、ボディターミナル構造を有するｐチャネル型トランジスタを適用した一具体例を示す回路構成図である。
【図３８】従来技術におけるデータドライバの一例を示す回路構成図である。
【符号の説明】
【０１８５】
ＩＳＡ、ＩＳＢ  電流生成供給回路
１０  信号ラッチ部
２０Ａ、２０Ｂ  電流生成部
２１Ａ、２１Ｂ  カレントミラー回路部
２２Ａ、２２Ｂ  スイッチ回路部
３０Ａ、３０Ｂ  特定状態設定部
ＬＣ０〜ＬＣ３  ラッチ回路
ＩＲＡ、ＩＲＢ  電流発生源
１００Ａ〜１００Ｃ  表示装置
１１０Ａ〜１１０Ｃ  表示パネル
１２０Ａ〜１２０Ｃ  走査ドライバ
１３０Ａ〜１３０Ｃ  データドライバ
１４０  電源ドライバ
１５０  システムコントローラ
１６０  表示信号生成回路
ＤＣｘ〜ＤＣｚ  画素駆動回路
ＯＥＬ  有機ＥＬ素子
【図１】
0004811434.tif 000002
【図２】
0004811434.tif 000003
【図３】
0004811434.tif 000004
【図４】
0004811434.tif 000005
【図５】
0004811434.tif 000006
【図６】
0004811434.tif 000007
【図７】
0004811434.tif 000008
【図８】
0004811434.tif 000009
【図９】
0004811434.tif 000010
【図１０】
0004811434.tif 000011
【図１１】
0004811434.tif 000012
【図１２】
0004811434.tif 000013
【図１３】
0004811434.tif 000014
【図１４】
0004811434.tif 000015
【図１５】
0004811434.tif 000016
【図１６】
0004811434.tif 000017
【図１７】
0004811434.tif 000018
【図１８】
0004811434.tif 000019
【図１９】
0004811434.tif 000020
【図２０】
0004811434.tif 000021
【図２１】
0004811434.tif 000022
【図２２】
0004811434.tif 000023
【図２３】
0004811434.tif 000024
【図２４】
0004811434.tif 000025
【図２５】
0004811434.tif 000026
【図２６】
0004811434.tif 000027
【図２７】
0004811434.tif 000028
【図２８】
0004811434.tif 000029
【図２９】
0004811434.tif 000030
【図３０】
0004811434.tif 000031
【図３１】
0004811434.tif 000032
【図３２】
0004811434.tif 000033
【図３３】
0004811434.tif 000034
【図３４】
0004811434.tif 000035
【図３５】
0004811434.tif 000036
【図３６】
0004811434.tif 000037
【図３７】
0004811434.tif 000038
【図３８】
0004811434.tif 000039