(57)【特許請求の範囲】
【請求項１】
入力信号に対応する出力信号を出力するバッファー回路であって、
出力インピーダンスを一定に維持し、前記入力信号の入力電圧と略同一の出力電圧の前記出力信号を出力する出力回路と、
前記出力回路の両端にそれぞれ直列に接続され、前記入力電圧又は前記出力電圧の大きさに応じた供給電圧を前記出力回路の前記両端にそれぞれ与えることにより、前記出力回路における消費電力を低減して前記出力回路を保護する第１トランジスタ及び第２トランジスタと、
前記第１トランジスタにベース電圧を供給して前記第１トランジスタを制御する第１ベース電圧制御ユニットと、
前記第２トランジスタにベース電圧を供給して前記第２トランジスタを制御する第２ベース電圧制御ユニットと
を備え、
前記第１ベース電圧制御ユニットは、
前記入力電圧が第１基準値より小さい場合には、予め定められた一定の電圧を、ベース電圧として前記第１トランジスタに供給し、
前記入力電圧が前記第１基準値以上である場合には、前記入力電圧より予め定められた第１所定電圧が降圧された、前記予め定められた一定の電圧より大きい電圧を、ベース電圧として前記第１トランジスタに供給し、
前記第１ベース電圧制御ユニットは、
ベース電極に前記入力信号が供給されるｐｎｐ型トランジスタである第７トランジスタと、
カソードが前記第７トランジスタのエミッタ電極に接続された第５ダイオードと、
正の電源電圧を電圧降下させて前記第５ダイオードのアノードに供給する第１電圧降下回路と、
前記正の電源電圧と前記第１電圧降下回路との間に接続され、前記第１電圧降下回路、前記第５ダイオード、及び前記第７トランジスタに一定の電流を流す第３定電流源と、
ベース電極に前記入力信号が供給されるｎｐｎ型トランジスタである第８トランジスタと、
アノードが前記第８トランジスタのエミッタ電極に接続された第６ダイオードと、
前記第６ダイオードのカソードに接続され、前記入力電圧より予め定められ前記第１所定電圧が降圧された、前記予め定められた一定の電圧より大きい電圧をベース電圧として前記第１トランジスタに供給する第２電圧降下回路と、
前記第２電圧降下回路と負の電源電圧との間に接続され、前記第８トランジスタ、前記第６ダイオード、及び前記第２電圧降下回路に一定の電流を流す第４定電流源と、
を有する、
バッファー回路。
【請求項２】
前記第２ベース電圧制御ユニットは、
前記入力電圧が第２基準値より大きい場合には、予め定められた一定の電圧をベース電圧として前記第２トランジスタに供給し、
前記入力電圧が前記第２基準値以下である場合には、前記入力電圧より予め定められた第２所定電圧が昇圧された、前記予め定められた一定の電圧より小さい電圧をベース電圧として前記第２トランジスタに供給する、
請求項１に記載のバッファー回路。
【請求項３】
入力信号に対応する出力信号を出力するバッファー回路であって、
出力インピーダンスを一定に維持し、前記入力信号の入力電圧と略同一の出力電圧の前記出力信号を出力する出力回路と、
前記出力回路の両端にそれぞれ直列に接続され、前記入力電圧又は前記出力電圧の大きさに応じた供給電圧を前記出力回路の前記両端にそれぞれ与えることにより、前記出力回路における消費電力を低減して前記出力回路を保護する第１トランジスタ及び第２トランジスタと、
前記第１トランジスタにベース電圧を供給して前記第１トランジスタを制御する第１ベース電圧制御ユニットと、
前記第２トランジスタにベース電圧を供給して前記第２トランジスタを制御する第２ベース電圧制御ユニットと
を備え、
前記第１ベース電圧制御ユニットは、
前記入力電圧が第１基準値より小さい場合には、予め定められた一定の電圧を、ベース電圧として前記第１トランジスタに供給し、
前記入力電圧が前記第１基準値以上である場合には、前記入力電圧より予め定められた第１所定電圧が降圧された、前記予め定められた一定の電圧より大きい電圧を、ベース電圧として前記第１トランジスタに供給し、
前記第２ベース電圧制御ユニットは、
前記入力電圧が第２基準値より大きい場合には、予め定められた一定の電圧をベース電圧として前記第２トランジスタに供給し、
前記入力電圧が前記第２基準値以下である場合には、前記入力電圧より予め定められた第２所定電圧が昇圧された、前記予め定められた一定の電圧より小さい電圧をベース電圧として前記第２トランジスタに供給し、
前記第２ベース電圧制御ユニットは、
ベース電極に前記入力信号が供給されるｎｐｎ型トランジスタである第９トランジスタと、
アノードが前記第９トランジスタのエミッタ電極に接続された第７ダイオードと、
負の電源電圧を電圧上昇させて前記第７ダイオードのカソードに供給する第３電圧降下回路と、
前記負の電源電圧と前記第３電圧降下回路との間に接続され、前記第３電圧降下回路、前記第７ダイオード、及び前記第９トランジスタに一定の電流を流す第５定電流源と、
ベース電極に前記入力信号が供給されるｐｎｐ型トランジスタである第１０トランジスタと、
カソードが前記第１０トランジスタのエミッタ電極に接続された第８ダイオードと、
前記第８ダイオードのアノードに接続され、前記入力電圧より予め定められ前記第２所定電圧が昇圧された、前記予め定められた一定の電圧より小さい電圧をベース電圧として前記第２トランジスタに供給する第４電圧降下回路と、
前記第４電圧降下回路と正の電源電圧との間の接続され、前記第１０トランジスタ、前記第８ダイオード、及び前記第４電圧降下回路に一定の電流を流す第６定電流源と、
を有する、
バッファー回路。
【請求項４】
前記入力信号を入力する入力回路をさらに備え、
前記入力回路は、
前記入力信号が入力される入力端子と、
ベース電極が前記入力端子に接続され、コレクタ電極が正の電源電圧に接続されたｎｐｎ型トランジスタである第３トランジスタと、
アノードが前記第３トランジスタのエミッタ電極に接続された第１ダイオードと、
前記第１ダイオードのカソードに接続され、前記第３トランジスタ及び前記第１ダイオードに一定の電流を流す第１定電流源と、
ベース電極が前記入力端子に接続され、コレクタ電極が負の電源電圧に接続されたｐｎｐ型トランジスタである第４トランジスタと、
カソードが前記第４トランジスタのエミッタ電極に接続された第２ダイオードと、
前記第２ダイオードのアノードに接続され、前記第４トランジスタ及び前記第２ダイオードに一定の電流を流す第２定電流源と
を有する、
請求項１から請求項３までの何れか一項に記載のバッファー回路。
【請求項５】
前記出力回路は、
前記出力信号を出力する出力端子と、
ベース電極が前記第１ダイオードのカソードに接続され、コレクタ電極が前記第１トランジスタのエミッタ電極に接続された、ｐｎｐ型トランジスタである第５トランジスタと、
アノードが前記出力端子に接続され、カソードが前記第５トランジスタのエミッタ電極に接続された第３ダイオードと、
ベース電極が前記第２ダイオードのアノードに接続され、コレクタ電極が前記第２トランジスタのエミッタ電極に接続されたｎｐｎ型トランジスタである第６トランジスタと、
アノードが前記第６トランジスタのエミッタ電極に接続され、カソードが前記出力端子に接続された第４ダイオードと
をさらに有する請求項４に記載のバッファー回路。
【請求項６】
前記第１トランジスタは、ｐｎｐ型トランジスタであり、コレクタ電極が負の電源電圧に接続され、エミッタ電極が前記出力回路に接続され、
前記第２トランジスタは、ｎｐｎ型トランジスタであり、コレクタ電極が正の電源電圧に接続され、エミッタ電極が前記出力回路に接続される、
請求項１から請求項５までの何れか一項に記載のバッファー回路。
【請求項７】
請求項１から請求項６までの何れか一項に記載のバッファー回路を有し、試験信号を半導体デバイスに供給するドライバ回路であって、
前記出力回路は、出力インピーダンスを一定に維持し、前記試験信号の入力電圧と略同一の出力電圧の試験信号を前記半導体デバイスに供給する、
ドライバ回路。
【請求項８】
半導体デバイスを試験する半導体試験装置であって、
前記半導体デバイスに入力する試験信号を発生するパターン発生部と、
請求項７に記載のドライバ回路と、
前記半導体デバイスから出力された試験信号を閾値電圧と比較するコンパレータ回路と、
前記コンパレータ回路の比較結果に基づいて、前記半導体デバイスの良否を判定する判定部と
を備え、
前記ドライバ回路は、前記試験信号を前記半導体デバイスに供給する、
半導体試験装置。
【請求項９】
出力インピーダンスを一定に維持し、入力信号の入力電圧と略同一の出力電圧の出力信号を出力する出力回路と、
前記出力回路の両端にそれぞれ直列に接続され、前記入力電圧又は前記出力電圧の大きさに応じた供給電圧を前記出力回路の前記両端にそれぞれ与えることにより、前記出力回路における消費電力を低減して前記出力回路を保護する第１トランジスタ及び第２トランジスタと、
前記第１トランジスタにベース電圧を供給して前記第１トランジスタを制御する第１ベース電圧制御ユニットと、
前記第２トランジスタにベース電圧を供給して前記第２トランジスタを制御する第２ベース電圧制御ユニットと
を備え、
前記第１ベース電圧制御ユニットは、
前記入力電圧が第１基準値より小さい場合には、予め定められた一定の電圧を、ベース電圧として前記第１トランジスタに供給し、
前記入力電圧が前記第１基準値以上である場合には、前記入力電圧より予め定められた第１所定電圧が降圧された、前記予め定められた一定の電圧より大きい電圧を、ベース電圧として前記第１トランジスタに供給し、
前記第１ベース電圧制御ユニットは、
ベース電極に前記入力信号が供給されるｐｎｐ型トランジスタである第７トランジスタと、
カソードが前記第７トランジスタのエミッタ電極に接続された第５ダイオードと、
正の電源電圧を電圧降下させて前記第５ダイオードのアノードに供給する第１電圧降下回路と、
前記正の電源電圧と前記第１電圧降下回路との間に接続され、前記第１電圧降下回路、前記第５ダイオード、及び前記第７トランジスタに一定の電流を流す第３定電流源と、
ベース電極に前記入力信号が供給されるｎｐｎ型トランジスタである第８トランジスタと、
アノードが前記第８トランジスタのエミッタ電極に接続された第６ダイオードと、
前記第６ダイオードのカソードに接続され、前記入力電圧より予め定められ前記第１所定電圧が降圧された、前記予め定められた一定の電圧より大きい電圧をベース電圧として前記第１トランジスタに供給する第２電圧降下回路と、
前記第２電圧降下回路と負の電源電圧との間に接続され、前記第８トランジスタ、前記第６ダイオード、及び前記第２電圧降下回路に一定の電流を流す第４定電流源と、
を有する、
半導体集積回路。
【請求項１０】
出力インピーダンスを一定に維持し、入力信号の入力電圧と略同一の出力電圧の出力信号を出力する出力回路と、
前記出力回路の両端にそれぞれ直列に接続され、前記入力電圧又は前記出力電圧の大きさに応じた供給電圧を前記出力回路の前記両端にそれぞれ与えることにより、前記出力回路における消費電力を低減して前記出力回路を保護する第１トランジスタ及び第２トランジスタと、
前記第１トランジスタにベース電圧を供給して前記第１トランジスタを制御する第１ベース電圧制御ユニットと、
前記第２トランジスタにベース電圧を供給して前記第２トランジスタを制御する第２ベース電圧制御ユニットと
を備え、
前記第１ベース電圧制御ユニットは、
前記入力電圧が第１基準値より小さい場合には、予め定められた一定の電圧を、ベース電圧として前記第１トランジスタに供給し、
前記入力電圧が前記第１基準値以上である場合には、前記入力電圧より予め定められた第１所定電圧が降圧された、前記予め定められた一定の電圧より大きい電圧を、ベース電圧として前記第１トランジスタに供給し、
前記第２ベース電圧制御ユニットは、
前記入力電圧が第２基準値より大きい場合には、予め定められた一定の電圧をベース電圧として前記第２トランジスタに供給し、
前記入力電圧が前記第２基準値以下である場合には、前記入力電圧より予め定められた第２所定電圧が昇圧された、前記予め定められた一定の電圧より小さい電圧をベース電圧として前記第２トランジスタに供給し、
前記第２ベース電圧制御ユニットは、
ベース電極に前記入力信号が供給されるｎｐｎ型トランジスタである第９トランジスタと、
アノードが前記第９トランジスタのエミッタ電極に接続された第７ダイオードと、
負の電源電圧を電圧上昇させて前記第７ダイオードのカソードに供給する第３電圧降下回路と、
前記負の電源電圧と前記第３電圧降下回路との間に接続され、前記第３電圧降下回路、前記第７ダイオード、及び前記第９トランジスタに一定の電流を流す第５定電流源と、
ベース電極に前記入力信号が供給されるｐｎｐ型トランジスタである第１０トランジスタと、
カソードが前記第１０トランジスタのエミッタ電極に接続された第８ダイオードと、
前記第８ダイオードのアノードに接続され、前記入力電圧より予め定められ前記第２所定電圧が昇圧された、前記予め定められた一定の電圧より小さい電圧をベース電圧として前記第２トランジスタに供給する第４電圧降下回路と、
前記第４電圧降下回路と正の電源電圧との間に接続され、前記第１０トランジスタ、前記第８ダイオード、及び前記第４電圧降下回路に一定の電流を流す第６定電流源と、
を有する、
半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッファー回路、ドライバ回路、半導体試験装置、及び半導体集積回路に関する。特に本発明は、電圧振幅の大きい入力信号及び出力信号に対応可能なバッファー回路及びドライバ回路、並びに当該ドライバを備える半導体試験装置及び半導体集積回路に関する。【０００２】
文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
特願２００３−４１０１１５      出願日  平成１５年１２月９日
【背景技術】
【０００３】
図１は、従来のバッファー回路１００の構成を示す。バッファー回路１００は、入力端子１０１、トランジスタ１０２、ショットキーダイオード１０４、定電流源１０６、定電流源１０８、ショットキーダイオード１１０、トランジスタ１１２、トランジスタ１１４、ショットキーダイオード１１６、ショットキーダイオード１１８、トランジスタ１２０、及び出力端子１２２を備える。【０００４】
トランジスタ１０２は、ｎｐｎ型トランジスタであり、ベース電極が入力端子１０１に接続され、コレクタ電極が正の電源電圧（Ｖｃｃ）に接続され、エミッタ電極がショットキーダイオード１０４のアノードに接続される。ショットキーダイオード１０４は、アノードがトランジスタ１０２のエミッタ電極に接続され、カソードがトランジスタ１２０のベース電極及び定電流源１０６に接続される。定電流源１０６は、ショットキーダイオード１０４のカソードと負の電源電圧（Ｖｅｅ）との間に接続され、正の電源電圧と負の電源電圧との間で、トランジスタ１０２及びショットキーダイオード１０４に一定の電流を流す。【０００５】
トランジスタ１１２は、ｐｎｐ型トランジスタであり、ベース電極が入力端子１０１に接続され、コレクタ電極が負の電源電圧に接続され、エミッタ電極がショットキーダイオード１１０のカソードに接続される。ショットキーダイオード１１０は、アノードが定電流源に接続され、カソードがトランジスタ１１２のエミッタ電極に接続される。定電流源１０８は、正の電源電圧とショットキーダイオード１１０のアノードとの間に接続され、正の電源電圧と負の電源電圧との間で、ショットキーダイオード１１０及びトランジスタ１１２に一定の電流を流す。【０００６】
トランジスタ１１４は、ｎｐｎ型トランジスタであり、ベース電極が定電流源１０８及びショットキーダイオード１１０のアノードに接続され、コレクタ電極が正の電源電圧に接続され、エミッタ電極がショットキーダイオード１１６に接続される。ショットキーダイオード１１６は、アノードがトランジスタ１１４のエミッタ電極に接続され、カソードが出力端子１２２に接続される。ショットキーダイオード１１８は、アノードが出力端子１２２に接続され、カソードがトランジスタ１２０のエミッタ電極に接続される。トランジスタ１２０は、ｐｎｐ型トランジスタであり、ベース電極が定電流源１０６及びショットキーダイオード１０４のカソードに接続され、エミッタ電極がショットキーダイオード１１８のカソードに接続され、コレクタ電極が負の電源電圧に接続される。なお、定電流源１０６と定電流源１０８とは、略同一の電流を流す。これにより、トランジスタ１１４、ショットキーダイオード１１６、トランジスタ１１８、及びトランジスタ１２０には、常に一定の電流が流れる。【０００７】
以上のような構成のバッファー回路１００において、正の電源電圧が＋１９Ｖ、負の電源電圧が−６．５Ｖ、入力信号（ｉｎｐｕｔ）及び出力信号（ｏｕｔｐｕｔ）の電圧範囲が−３Ｖから＋１５Ｖである場合、トランジスタによる降下電圧を０．８Ｖ、ショットキーダイオードによる降下電圧を０．５Ｖとすると、トランジスタ１１４のベース電圧の範囲は−１．７Ｖから＋１６．３Ｖとなり、トランジスタ１２０のベース電圧の範囲は−４．３Ｖから＋１３．７Ｖとなる。【０００８】
図２は、従来のバッファー回路２００の構成を示す。バッファー回路２００は、入力端子２０１、トランジスタ２０２、ショットキーダイオード２０４、抵抗２０６、ショットキーダイオード２０８、定電流源２１０、定電流源２１２、ショットキーダイオード２１４、抵抗２１６、ショットキーダイオード２１８、トランジスタ２２０、トランジスタ２２２、トランジスタ２２４、ショットキーダイオード２２６、ショットキーダイオード２２８、トランジスタ２３０、トランジスタ２３２、及び出力端子２３４を備える。【０００９】
トランジスタ２０２は、ｎｐｎ型トランジスタであり、ベース電極が入力端子２０１に接続され、コレクタ電極が正の電源電圧（Ｖｃｃ）に接続され、エミッタ電極がショットキーダイオード２０４のアノードに接続される。ショットキーダイオード２０４は、アノードがトランジスタ２０２のエミッタ電極に接続され、カソードがトランジスタ２３０のベース電極及び抵抗２０６に接続される。抵抗２０６は、ショットキーダイオード２０４のカソードとショットキーダイオード２０８のアノードとの間に接続される。ショットキーダイオード２０８は、アノードが抵抗２０６に接続され、カソードがトランジスタ２３２のベース電極及び定電流源２１０に接続される。定電流源２１０は、ショットキーダイオード２０８のカソードと負の電源電圧（Ｖｅｅ）との間に接続され、正の電源電圧と負の電源電圧との間で、トランジスタ２０２、ショットキーダイオード２０４、抵抗２０６、及びショットキーダイオード２０８に一定の電流を流す。【００１０】
トランジスタ２２０は、ｐｎｐ型トランジスタであり、ベース電極が入力端子２０１に接続され、コレクタ電極が負の電源電圧に接続され、エミッタ電極がショットキーダイオード２１８のカソードに接続される。ショットキーダイオード２１８は、カソードがトランジスタ２２０のエミッタ電極に接続され、アノードがトランジスタ２２４のベース電極及び抵抗２１６に接続される。抵抗２１６は、ショットキーダイオード２１４のカソードとショットキーダイオード２１８のアノードとの間に接続される。ショットキーダイオード２１４は、カソードが抵抗２１６に接続され、アノードがトランジスタ２２２のベース電極及び定電流源２１２に接続される。定電流源２１２は、ショットキーダイオード２１４のアノードと正の電源電圧との間に接続され、正の電源電圧と負の電源電圧との間で、ショットキーダイオード２１４、抵抗２１６、ショットキーダイオード２１８、及びトランジスタ２２０に一定の電流を流す。【００１１】
トランジスタ２２２は、ｎｐｎ型トランジスタであり、ベース電極が定電流源２１２及びショットキーダイオード２１４のアノードに接続され、コレクタ電極が正の電源電圧に接続され、エミッタ電極がトランジスタ２２４のコレクタ電極に接続される。トランジスタ２２４は、ｎｐｎ型トランジスタであり、ベース電極が抵抗２１６及びショットキーダイオード２１８のアノードに接続され、コレクタ電極がトランジスタ２２２のエミッタ電極に接続され、エミッタ電極がショットキーダイオード２２６のアノードに接続される。ショットキーダイオード２２６は、アノードがトランジスタ２２４のエミッタ電極に接続され、カソードが出力端子２３４及びショットキーダイオード２２８のアノードに接続される。ショットキーダイオード２２８は、アノードがショットキーダイオード２２６のカソード及び出力端子２３４に接続され、カソードがトランジスタ２３０のエミッタ電極に接続される。トランジスタ２３０は、ｐｎｐ型トランジスタであり、ベース電極がショットキーダイオード２０４のカソード及び抵抗２０６に接続され、エミッタ電極がショットキーダイオード２２８のカソードに接続され、コレクタ電極がトランジスタ２３２のエミッタ電極に接続される。トランジスタ２３２は、ｐｎｐ型トランジスタであり、ベース電極がショットキーダイオード２０８のカソード及び定電流源２１０に接続され、エミッタ電極がトランジスタ２３０のコレクタ電極に接続され、コレクタ電極が負の電源電圧に接続される。なお、定電流源２１０と定電流源２１２とは、略同一の電流を流す。これにより、トランジスタ２２２、トランジスタ２２４、ショットキーダイオード２２６、ショットキーダイオード２２８、トランジスタ２３０、及びトランジスタ２３２には、常に一定の電流を流れる。【００１２】
以上のような構成のバッファー回路２００において、正の電源電圧が＋１９Ｖ、負の電源電圧が−６．５Ｖ、入力信号（ｉｎｐｕｔ）及び出力信号（ｏｕｔｐｕｔ）の電圧範囲が−３Ｖから＋１５Ｖである場合、トランジスタによる降下電圧を０．８Ｖ、ショットキーダイオードによる降下電圧を０．５Ｖとすると、トランジスタ２２４のベース電圧の範囲は−１．７Ｖから＋１６．３Ｖとなり、トランジスタ２３０のベース電圧の範囲は−４．３Ｖから＋１３．７Ｖとなり、トランジスタ２２２のベース電圧の範囲は−０．９Ｖから＋１７．１Ｖとなり、トランジスタ２３２のベース電圧の範囲は−５．１Ｖから＋１２．９Ｖとなる。【００１３】
現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
近年の半導体デバイスの高速化に伴い、半導体試験装置において半導体デバイスの試験信号を供給するドライバ回路に用いられるバッファー回路の高速化が要求されている。また、バッファー回路のチップ化が進むことで、高速化に加え、バッファー回路に用いられるトランジスタのベース電圧の高耐圧化を実現することが困難になっている。【００１５】
図１に示したバッファー回路１００では、入力信号の電圧振幅がそのままトランジスタ１１４及び１２０のベース電圧に追加されるため、入力信号の電圧振幅を大きくすることができない。そのため、電圧振幅の大きい出力信号を出力することができない。また、図２に示したバッファー回路２００では、トラッキング回路を追加したことにより、トランジスタ２２４及び２３０のコレクタ−エミッタ間電圧を一定に維持することができるが、入力信号の電圧振幅がそのままトランジスタ２２２及び２３２のベース電圧に追加されるため、入力信号の電圧振幅を大きくすることができない。そのため、電圧振幅の大きい出力信号を出力することができない。【００１６】
そこで本発明は、上記の課題を解決することができるバッファー回路、ドライバ回路、半導体試験装置、及び半導体集積回路を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【００１７】
本発明の第１の形態によると、入力信号に対応する出力信号を出力するバッファー回路であって、出力インピーダンスを一定に維持し、入力信号の入力電圧と略同一の出力電圧の出力信号を出力する出力回路と、出力回路の両端にそれぞれ直列に接続され、入力電圧又は出力電圧の大きさに応じた供給電圧を出力回路の両端にそれぞれ与えることにより、出力回路における消費電力を低減して出力回路を保護する第１トランジスタ及び第２トランジスタと、第１トランジスタにベース電圧を供給して第１トランジスタを制御する第１ベース電圧制御ユニットと、第２トランジスタにベース電圧を供給した第２トランジスタを制御する第２ベース電圧制御ユニットとを備える。第１ベース電圧制御ユニットは、入力電圧が第１基準値より小さい場合には、予め定められた一定の電圧をベース電圧として第１トランジスタに供給し、入力電圧が第１基準値以上である場合には、入力電圧より予め定められた第１所定電圧が降圧された、予め定められた一定の電圧より大きい電圧をベース電圧として第１トランジスタに供給する。【００１８】
第２ベース電圧制御ユニットは、入力電圧が第２基準値より大きい場合には、予め定められた一定の電圧をベース電圧として第２トランジスタに供給し、入力電圧が第２基準値以下である場合には、入力電圧より予め定められた第２所定電圧が昇圧された、予め定められた一定の電圧より小さい電圧をベース電圧として第２トランジスタに供給してもよい。【００１９】
入力信号を入力する入力回路をさらに備え、入力回路は、入力信号が入力される入力端子と、ベース電極が入力端子に接続され、コレクタ電極が正の電源電圧に接続されたｎｐｎ型トランジスタである第３トランジスタと、アノードが第３トランジスタのエミッタ電極に接続された第１ダイオードと、第１ダイオードのカソードに接続され、第３トランジスタ及び第１ダイオードに一定の電流を流す第１定電流源と、ベース電極が入力端子に接続され、コレクタ電極が負の電源電圧に接続されたｐｎｐ型トランジスタである第４トランジスタと、カソードが第４トランジスタのエミッタ電極に接続された第２ダイオードと、第２ダイオードのアノードに接続され、第４トランジスタ及び第２ダイオードに一定の電流を流す第２定電流源とを有してもよい。【００２０】
出力回路は、出力信号を出力する出力端子と、ベース電極が第１ダイオードのカソードに接続され、コレクタ電極が第１トランジスタのエミッタ電極に接続された、ｐｎｐ型トランジスタである第５トランジスタと、アノードが出力端子に接続され、カソードが第５トランジスタのエミッタ電極に接続された第３ダイオードと、
ベース電極が第２ダイオードのアノードに接続され、コレクタ電極が第２トランジスタのエミッタ電極に接続されたｎｐｎ型トランジスタである第６トランジスタと、アノードが第６トランジスタのエミッタ電極に接続され、カソードが出力端子に接続された第４ダイオードとをさらに有してもよい。【００２１】
第１トランジスタは、ｐｎｐ型トランジスタであり、コレクタ電極が負の電源電圧に接続され、エミッタ電極が出力回路に接続され、第２トランジスタは、ｎｐｎ型トランジスタであり、コレクタ電極が正の電源電圧に接続され、エミッタ電極が出力回路に接続されてもよい。【００２２】
第１ベース電圧制御ユニットは、入力電圧が第１基準値より小さい場合に、予め定められた一定の電圧をベース電圧として第１トランジスタに供給する第１定電圧源を有してもよい。【００２３】
第１ベース電圧制御ユニットは、ベース電極に入力信号が供給されるｐｎｐ型トランジスタである第７トランジスタと、カソードが第７トランジスタのエミッタ電極に接続された第５ダイオードと、正の電源電圧を電圧降下させて第５ダイオードのアノードに供給する第１電圧降下回路と、正の電源電圧と第１電圧降下回路との間に接続され、第１電圧降下回路、第５ダイオード、及び第７トランジスタに一定の電流を流す第３定電流源と、ベース電極に入力信号が供給されるｎｐｎ型トランジスタである第８トランジスタと、アノードが第８トランジスタのエミッタ電極に接続された第６ダイオードと、第６ダイオードのカソードに接続され、入力電圧より予め定められ第１所定電圧が降圧された、予め定められた一定の電圧より大きい電圧をベース電圧として第１トランジスタに供給する第２電圧降下回路と、第２電圧降下回路と負の電源電圧との間の接続され、第８トランジスタ、第６ダイオード、及び第２電圧降下回路に一定の電流を流す第４定電流源とを有してもよい。【００２４】
第２ベース電圧制御ユニットは、入力電圧が第２基準値より大きい場合に、予め定められた一定の電圧をベース電圧として第２トランジスタに供給する第２定電圧源を有してもよい。【００２５】
第２ベース電圧制御ユニットは、ベース電極に入力信号が供給されるｎｐｎ型トランジスタである第９トランジスタと、アノードが第９トランジスタのエミッタ電極に接続された第７ダイオードと、負の電源電圧を電圧上昇させて第７ダイオードのカソードに供給する第３電圧降下回路と、負の電源電圧と第３電圧降下回路との間に接続され、第３電圧降下回路、第７ダイオード、及び第９トランジスタに一定の電流を流す第５定電流源と、ベース電極に入力信号が供給されるｐｎｐ型トランジスタである第１０トランジスタと、カソードが第１０トランジスタのエミッタ電極に接続された第８ダイオードと、第８ダイオードのアノードに接続され、入力電圧より予め定められ第２所定電圧が昇圧された、予め定められた一定の電圧より小さい電圧をベース電圧として第２トランジスタに供給する第４電圧降下回路と、第４電圧降下回路と正の電源電圧との間の接続され、第１０トランジスタ、第８ダイオード、及び第４電圧降下回路に一定の電流を流す第６定電流源とを有してもよい。【００２６】
本発明の第２の形態によると、入力信号に対応する出力信号を出力するバッファー回路であって、出力インピーダンスを一定に維持し、入力信号の入力電圧と略同一の出力電圧の出力信号を出力する出力回路と、出力回路の両端にそれぞれ直列に接続され、入力電圧又は出力電圧の大きさに応じた供給電圧を出力回路の両端にそれぞれ与えることにより、出力回路における消費電力を低減して出力回路を保護する第１トランジスタ及び第２トランジスタと、第１トランジスタにベース電圧を供給して第１トランジスタを制御する第１ベース電圧制御ユニットと、第２トランジスタにベース電圧を供給した第２トランジスタを制御する第２ベース電圧制御ユニットとを備える。第２ベース電圧制御ユニットは、入力電圧が第２基準値より大きい場合には、予め定められた一定の電圧をベース電圧として第２トランジスタに供給し、入力電圧が第２基準値以下である場合には、入力電圧より予め定められた第２所定電圧が昇圧された、予め定められた一定の電圧より小さい電圧をベース電圧として第２トランジスタに供給する。【００２７】
本発明の第３の形態によると、試験信号を半導体デバイスに供給するドライバ回路であって、出力インピーダンスを一定に維持し、試験信号の入力電圧と略同一の出力電圧の試験信号を半導体デバイスに供給する出力回路と、出力回路の両端にそれぞれ直列に接続され、入力電圧又は出力電圧の大きさに応じた供給電圧を出力回路の両端にそれぞれ与えることにより、出力回路における消費電力を低減して出力回路を保護する第１トランジスタ及び第２トランジスタと、第１トランジスタにベース電圧を供給して第１トランジスタを制御する第１ベース電圧制御ユニットと、第２トランジスタにベース電圧を供給した第２トランジスタを制御する第２ベース電圧制御ユニットとを備える。第１ベース電圧制御ユニットは、入力電圧が第１基準値より小さい場合には、予め定められた一定の電圧をベース電圧として第１トランジスタに供給し、入力電圧が第１基準値以上である場合には、入力電圧より予め定められた第１所定電圧が降圧された、予め定められた一定の電圧より大きい電圧をベース電圧として第１トランジスタに供給する。【００２８】
本発明の第４の形態によると、半導体デバイスを試験する半導体試験装置であって、半導体デバイスに入力する試験信号を発生するパターン発生部と、試験信号を半導体デバイスに供給するドライバ回路と、半導体デバイスから出力された試験信号を閾値電圧と比較するコンパレータ回路と、コンパレータ回路の比較結果に基づいて、半導体デバイスの良否を判定する判定部とを備える。ドライバ回路は、出力インピーダンスを一定に維持し、試験信号の入力電圧と略同一の出力電圧の試験信号を半導体デバイスに供給する出力回路と、出力回路の両端にそれぞれ直列に接続され、入力電圧又は出力電圧の大きさに応じた供給電圧を出力回路の両端にそれぞれ与えることにより、出力回路における消費電力を低減して出力回路を保護する第１トランジスタ及び第２トランジスタと、第１トランジスタにベース電圧を供給して第１トランジスタを制御する第１ベース電圧制御ユニットと、第２トランジスタにベース電圧を供給した第２トランジスタを制御する第２ベース電圧制御ユニットとを有する。第１ベース電圧制御ユニットは、入力電圧が第１基準値より小さい場合には、予め定められた一定の電圧をベース電圧として第１トランジスタに供給し、入力電圧が第１基準値以上である場合には、入力電圧より予め定められた第１所定電圧が降圧された、予め定められた一定の電圧より大きい電圧をベース電圧として第１トランジスタに供給する。【００２９】
本発明の第５の形態によると、出力インピーダンスを一定に維持し、入力信号の入力電圧と略同一の出力電圧の出力信号を出力する出力回路と、出力回路の両端にそれぞれ直列に接続され、入力電圧又は出力電圧の大きさに応じた供給電圧を出力回路の両端にそれぞれ与えることにより、出力回路における消費電力を低減して出力回路を保護する第１トランジスタ及び第２トランジスタと、第１トランジスタにベース電圧を供給して第１トランジスタを制御する第１ベース電圧制御ユニットと、第２トランジスタにベース電圧を供給した第２トランジスタを制御する第２ベース電圧制御ユニットとを備える。第１ベース電圧制御ユニットは、入力電圧が第１基準値より小さい場合には、予め定められた一定の電圧をベース電圧として第１トランジスタに供給し、入力電圧が第１基準値以上である場合には、入力電圧より予め定められた第１所定電圧が降圧された、予め定められた一定の電圧より大きい電圧をベース電圧として第１トランジスタに供給する。【００３０】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた発明となりうる。
【発明の効果】
【００３１】
本発明によれば、電圧振幅の大きい入力信号及び出力信号に対応可能なバッファー回路及びドライバ回路、並びに当該ドライバを備える半導体試験装置及び半導体集積回路を提供できる。
【図面の簡単な説明】
【００３２】
【図１】従来のバッファー回路１００の構成を示す図である。
【図２】従来のバッファー回路２００の構成を示す図である。
【図３】半導体試験装置３００の構成の一例を示す図である。
【図４】ドライバ回路３０６の構成の一例を示す図である。
【図５】第１制御回路４２０の構成の一例を示す図である。
【図６】第２制御回路４２２の構成の一例を示す図である。
【図７】トランジスタ４３４のベース電圧の推移の一例を示す図である。
【図８】トランジスタ４２４のベース電圧の推移の一例を示す図である。
【符号の説明】
【００３３】
３００  半導体試験装置                  ３０２  パターン発生部
３０４  波形整形部                      ３０６  ドライバ回路
３０８  判定部                          ３１０  コンパレータ回路
３１２  半導体デバイス                  ４００  入力端子
４０１  トランジスタ                    ４０２  ショットキーダイオード
４０４  定電流源                        ４０６  定電流源
４０８  ショットキーダイオード          ４１０  トランジスタ
４１２  トランジスタ                    ４１４  トランジスタ
４１６  トランジスタ                    ４１８  トランジスタ
４２０  第１制御回路                    ４２２  第２制御回路
４２４  トランジスタ                    ４２６  トランジスタ
４２８  ショットキーダイオード          ４３０  ショットキーダイオード
４３２  トランジスタ                    ４３４  トランジスタ
４３６  出力端子                        ４５０  入力回路
４５２  出力回路                        ４５４  第１ベース電圧制御ユニット
４５６  第２ベース電圧制御ユニット      ５００  入力端子
５０２  定電流源                        ５０４  トランジスタ
５０６  ショットキーダイオード          ５０８  トランジスタ
５１０  トランジスタ                    ５１２  トランジスタ
５１４  トランジスタ                    ５１６  ショットキーダイオード
５１８  トランジスタ                    ５２０  トランジスタ
５２２  定電流源                        ５２４  ショットキーダイオード
５２６  定電圧源                        ５２８  出力端子
５３０  出力端子                        ６００  入力端子
６０２  定電流源                        ６０４  トランジスタ
６０６  ショットキーダイオード          ６０８  トランジスタ
６１０  トランジスタ                    ６１２  トランジスタ
６１４  トランジスタ                    ６１６  ショットキーダイオード
６１８  トランジスタ                    ６２０  トランジスタ
６２２  定電流源                        ６２４  ショットキーダイオード
６２６  定電圧源                        ６２８  出力端子
６３０  出力端子
【発明を実施するための最良の形態】
【００３４】
以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。【００３５】
図３は、本発明の一実施形態に係る半導体試験装置３００の構成の一例を示す。半導体試験装置３００は、半導体試験装置３００は、パターン発生部３０２、波形整形部３０４、ドライバ回路３０６、判定部３０８、及びコンパレータ回路３１０を備える。パターン発生部３０２は、半導体デバイス（ＤＵＴ）３１２に入力する試験信号を発生し、波形整形部３０４に供給する。また、パターン発生部３０２は、半導体デバイス３１２に入力する試験信号に対応する期待値信号を発生し、判定部３０８に供給する。そして、波形整形部３０４は、パターン発生部３０２から供給された試験信号を整形する。そして、ドライバ回路３０６は、波形整形部３０４によって整形された試験信号を半導体デバイス３１２に供給する。次に、コンパレータ回路３１０は、半導体デバイス３１２から出力された試験信号を閾値電圧と比較し、比較結果を判定部３０８に供給する。判定部３０８は、パターン発生部３０２から供給された期待値信号と、コンパレータ回路から供給された比較結果とを比較して、半導体デバイス３１２の良否を判定する。【００３６】
本実施形態に係る半導体試験装置３００によれば、ドライバ回路３０６がトラッキング回路を有することによって、試験信号の電圧振幅を大きくすることができる。そのため、様々な特性の半導体デバイス３１２の試験に対応することができる。【００３７】
図４は、本実施形態に係るドライバ回路３０６の構成の一例を示す。ドライバ回路３０６は、入力端子４００、トランジスタ４０１、ショットキーダイオード４０２、定電流源４０４、定電流源４０６、ショットキーダイオード４０８、トランジスタ４１０、トランジスタ４１２、トランジスタ４１４、トランジスタ４１６、トランジスタ４１８、第１制御回路４２０、第２制御回路４２２、トランジスタ４２４、トランジスタ４２６、ショットキーダイオード４２８、ショットキーダイオード４３０、トランジスタ４３２、トランジスタ４３４、及び出力端子４３６を備える。なお、ドライバ回路３０６は、本発明に係るバッファー回路の一例である。また、ショットキーダイオードは、本発明に係るダイオードの一例であり、本発明に係るダイオードは、ショットキーダイオード以外のダイオードであってもよい。【００３８】
なお、入力回路４５０は、入力端子４００、トランジスタ４０１、ショットキーダイオード４０２、定電流源４０４、トランジスタ４１０、ショットキーダイオード４０８、及び定電流源４０６を有する。また、第１ベース電圧制御ユニット４５４は、トランジスタ４１２、トランジスタ４１４、及び第１制御回路４２０を有する。また、第２ベース電圧制御ユニット４５６は、トランジスタ４１６、トランジスタ４１８、及び第２制御回路４２２を有する。また、出力回路４５２は、トランジスタ４２６、ショットキーダイオード４２８、ショットキーダイオード４３０、トランジスタ４３２、及び出力端子４３６を有し、出力インピーダンスを一定に維持し、入力端子４００から入力された入力信号（ｉｎｐｕｔ）の入力電圧と略同一の出力電圧の出力信号（ｏｕｔｐｕｔ）を出力端子４３６から出力する。なお、入力回路４５０、出力回路４５２、第１ベース電圧制御ユニット４５４、及び第２ベース電圧制御ユニット４５６は、図４に示した回路構成以外の回路構成であってもよい。【００３９】
トランジスタ４３４及び４２４は、トランジスタ４３２及び４２６にそれぞれ直列に接続され、入力電圧又は出力電圧の大きさに応じた供給電圧をトランジスタ４３２及び４２６にそれぞれ与えることにより、トランジスタ４３２及び４２６のそれぞれにおける消費電力を低減してトランジスタ４３２及び４２６を保護する。なお、トランジスタ４３２及び４２６は、本発明に係る出力回路の両端の一例である。【００４０】
第１制御回路４２０は、入力電圧が第１基準値より小さい場合には、予め定められた一定の電圧をベース電圧としてトランジスタ４３４に供給し、入力電圧が第１基準値以上である場合には、入力電圧より予め定められた第１所定電圧が降圧された、予め定められた一定の電圧より大きい電圧をベース電圧としてトランジスタ４３４に供給する。また、第２制御回路４２２は、入力電圧が第２基準値より大きい場合には、予め定められた一定の電圧をベース電圧としてトランジスタ４２４に供給し、入力電圧が第２基準値以下である場合には、入力電圧から予め定められた第２所定電圧を昇圧した、予め定められた一定の電圧より小さい電圧をベース電圧としてトランジスタ４２４に供給する。【００４１】
以下、具体的な回路構成を説明する。トランジスタ４０１は、ｎｐｎ型トランジスタであり、ベース電極が入力端子４００に接続され、コレクタ電極がトランジスタ４１２のエミッタ電極に接続されトランジスタ４１２を介して正の電源電圧（Ｖｃｃ）に接続され、エミッタ電極がショットキーダイオード４０２のアノードに接続される。ショットキーダイオード４０２は、アノードがトランジスタ４０１のエミッタ電極に接続され、カソードがトランジスタ４１６のコレクタ電極に接続されトランジスタ４１６を介して定電流源４０４に接続される。定電流源４０４は、トランジスタ４１６を介してショットキーダイオード４０２のカソードに接続され、ショットキーダイオード４０２と負の電源電圧（Ｖｅｅ）との間に接続されて正の電源電圧と負の電源電圧との間で、トランジスタ４１２、トランジスタ４０１、ショットキーダイオード４０２、及びトランジスタ４１６に一定の電流を流す。【００４２】
トランジスタ４１０は、ｐｎｐ型トランジスタであり、ベース電極が入力端子４００に接続され、コレクタ電極がトランジスタ４１８のエミッタ電極に接続されトランジスタ４１８を介して負の電源電圧に接続され、エミッタ電極がショットキーダイオード４０８のカソードに接続される。ショットキーダイオード４０８は、カソードがトランジスタ４１０のエミッタ電極に接続され、カソードがトランジスタ４１４のコレクタ電極に接続されトランジスタ４１４を介して定電流源４０６に接続される。定電流源４０６は、トランジスタ４１４を介してショットキーダイオード４０８のアノードに接続され、ショットキーダイオード４０８と正の電源電圧との間に接続されて正の電源電圧と負の電源電圧との間で、トランジスタ４１４、ショットキーダイオード４０８、トランジスタ４１０、及びトランジスタ４１８に一定の電流を流す。【００４３】
また、トランジスタ４１２は、ｎｐｎ型トランジスタであり、ベース電極が第２制御回路４２２の出力端子（ｏｕｔ２）に接続され、コレクタ電極が正の電源電圧に接続され、エミッタ電極がトランジスタ４０１のコレクタ電極に接続される。トランジスタ４１４は、ｐｎｐ型トランジスタであり、ベース電極が第２制御回路４２２の出力端子（ｏｕｔ２）が供給され、エミッタ電極が定電流源４０６に接続され、コレクタ電極がショットキーダイオード４０８のアノード、トランジスタ４２６のベース電極、及び第２制御回路４２２の入力端子（ｉｎ）に接続される。トランジスタ４１６は、ｎｐｎ型トランジスタであり、ベース電極が第１制御回路４２０の出力端子（ｏｕｔ１）が供給され、コレクタ電極がショットキーダイオード４０２カソード及びトランジスタ４３２のベース電極に接続され、エミッタ電極が定電流源４０４に接続される。トランジスタ４１８は、ｐｎｐ型トランジスタであり、ベース電極が第１制御回路４２０の出力端子（ｏｕｔ１）が供給され、エミッタ電極がトランジスタ４１０のコレクタ電極に接続され、コレクタ電極が負の電源電圧に接続される。【００４４】
また、トランジスタ４３２は、ｐｎｐ型トランジスタであり、ベース電極がショットキーダイオード４０２のカソード及びトランジスタ４１６のコレクタ電極に接続され、コレクタ電極がトランジスタ４３４のエミッタ電極に接続され、エミッタ電極がショットキーダイオード４３０のカソードに接続される。ショットキーダイオード４３０は、アノードが出力端子４３６及びショットキーダイオード４２８のカソードに接続され、カソードがトランジスタ４３２のエミッタ電極に接続される。トランジスタ４２６は、ｎｐｎ型トランジスタであり、ベース電極がショットキーダイオード４０８のアノード及びトランジスタ４１４のコレクタ電極に接続され、コレクタ電極がトランジスタ４２４のエミッタ電極に接続され、エミッタ電極がショットキーダイオード４２８のアノードに接続される。ショットキーダイオード４２８は、アノードがトランジスタ４２６のエミッタ電極に接続され、カソードが出力端子４３６及びショットキーダイオード４３０のアノードに接続される。【００４５】
また、トランジスタ４３４は、ｐｎｐ型トランジスタであり、ベース電極が第１制御回路４２０の出力端子（ｏｕｔ２）が供給され、コレクタ電極が負の電源電圧に接続され、エミッタ電極がトランジスタ４３２のコレクタ電極に接続される。トランジスタ４２４は、ｎｐｎ型トランジスタであり、ベース電極が第２制御回路４２２の出力端子（ｏｕｔ１）に接続され、コレクタ電極が正の電源電圧に接続され、エミッタ電極がトランジスタ４２６のコレクタ電極に接続される。【００４６】
なお、定電流源４０４と定電流源４０６とは、略同一の電流を流す。これにより、トランジスタ４２４、トランジスタ４２６、ショットキーダイオード４２８、ショットキーダイオード４３０、トランジスタ４３２、及びトランジスタ４３４には、常に一定の電流を流れ、ドライバ回路３０６の出力インピーダンスが一定に維持される。また、トランジスタ４２４、４２６、４３２、及び４３４の間でベース電圧が分散されることにより、トランジスタ４２４、４２６、４３２、及び４３４の許容耐圧を確保しつつ、電圧振幅の大きい入力信号及び出力信号に対応することができる。【００４７】
図５は、本実施形態に係る第１制御回路４２０の構成の一例を示す。第１制御回路４２０は、入力端子（ｉｎ）５００、定電流源５０２、少なくとも１つのトランジスタ５０４、ショットキーダイオード５０６、トランジスタ５０８、トランジスタ５１０、トランジスタ５１２、トランジスタ５１４、ショットキーダイオード５１６、少なくとも１つのトランジスタ５１８、トランジスタ５２０、定電流源５２２、ショットキーダイオード５２４、定電圧源５２６、出力端子（ｏｕｔ１）５２８、及び出力端子（ｏｕｔ２）５３０を有する。【００４８】
なお、第１制御回路４２０は、本発明に係る第１制御回路の一例であり、本発明に係る第１制御回路は、第１制御回路４２０以外の回路構成によって実現されてもよい。また、少なくとも１つのトランジスタ５０４及び少なくとも１つのトランジスタ５１８は、本発明に係る電圧降下回路の一例であり、本発明に係る電圧降下回路は、トランジスタ以外の素子によって構成された回路であってもよい。【００４９】
トランジスタ５０８は、ｐｎｐ型トランジスタであり、ベース電極が入力端子５００に接続され、エミッタ電極がショットキーダイオード５０６のカソードに接続され、コレクタ電極がトランジスタ５１０のエミッタ電極に接続される。トランジスタ５０８のベース電極には、ドライバ回路３０６の入力端子４００から入力され、トランジスタ４０１及びショットキーダイオード４０２によって入力電圧より降圧された入力信号が供給される。ショットキーダイオード５０６は、カソードがトランジスタ５０８のエミッタ電極に接続され、アノードが最後段のトランジスタ５０４に接続される。少なくとも１つのトランジスタ５０４は、正の電源電圧（Ｖｃｃ）を電圧降下させてショットキーダイオード５０６のアノードに供給する。少なくとも１つのトランジスタ５０４は、ｎｐｎ型トランジスタであり、定電流源５０２とショットキーダイオード５０６のアノードとの間に直列に接続される。最前段のトランジスタ５０４は、ベース電極及びコレクタ電極が定電流源５０２に接続され、エミッタ電極が後段のトランジスタ５０４のベース電極及びコレクタ電極に接続される。最後段のトランジスタ５０４は、ベース電極及びコレクタ電極が前段のトランジスタ５０４のエミッタ電極に接続され、エミッタ電極がショットキーダイオード５０６のアノードに接続される。トランジスタ５１０は、ベース電極が出力端子５２８、最後段のトランジスタ５１８のエミッタ電極、ショットキーダイオード５２４のカソード、並びにトランジスタ５２０のベース電極及びコレクタ電極に接続され、エミッタ電極がトランジスタ５０８のコレクタ電極に接続され、コレクタ電極が負の電源電圧（Ｖｅｅ）に接続される。なお、本実施形態においては、１１段のトランジスタ５０４が直列に接続されているが、トランジスタ５０４の段数を変更することにより、電圧降下量を自由に調整できることは明らかである。【００５０】
定電流源５０２は、正の電源電圧と少なくとも１つのトランジスタ５０４との間に接続され、正の電源電圧と負の電源電圧の間で、少なくとも１つのトランジスタ５０４、ショットキーダイオード５０６、トランジスタ５０８、及びトランジスタ５１０に一定の電流を流す。【００５１】
また、トランジスタ５１４は、ｎｐｎ型トランジスタであり、ベース電極が入力端子５００に接続され、エミッタ電極がショットキーダイオード５１６のアノードに接続され、コレクタ電極がトランジスタ５１２のエミッタ電極に接続される。トランジスタ５１４のベース電極には、ドライバ回路３０６の入力端子４００から入力され、トランジスタ４０１及びショットキーダイオード４０２によって入力電圧より降圧された入力信号が供給される。ショットキーダイオード５１６は、アノードがトランジスタ５１４のエミッタ電極に接続され、カソードが最前段のトランジスタ５１８のベース電極及びコレクタ電極に接続される。少なくとも１つのトランジスタ５１８は、出力端子５３０を介して、ドライバ回路３０６の入力端子４００から入力された入力信号の入力電圧より予め定められ第１所定電圧が降圧された、予め定められた一定の電圧より大きい電圧を、ベース電圧としてトランジスタ４３４に供給する。少なくとも１つのトランジスタ５１８は、ｎｐｎ型トランジスタであり、ショットキーダイオード５１６のカソードと定電流源５２２との間に直列に接続される。最前段のトランジスタ５１８は、ベース電極及びコレクタ電極がショットキーダイオード５１６のカソードに接続され、エミッタ電極が後段のトランジスタ５１８のベース電極及びコレクタ電極に接続される。最後段のトランジスタ５１８は、ベース電極及びコレクタ電極が前段のトランジスタ５１８のエミッタ電極に接続され、エミッタ電極にトランジスタ５１０のベース電極、トランジスタ５２０のベース電極及びコレクタ電極、ショットキーダイオード５２４のカソード、並びに出力端子５２８が接続される。なお、本実施形態においては、１３段のトランジスタ５１８が直列に接続されているが、トランジスタ５１８の段数を変更することにより、第１所定電圧を自由に調整できることは明らかである。【００５２】
トランジスタ５２０は、ベース電極及びコレクタ電極がトランジスタ５１０のベース電極、最後段のトランジスタ５１８のエミッタ電極、ショットキーダイオード５２４のカソード、及び出力端子５２８に接続され、エミッタ電極が出力端子５３０及び定電流源５２２に接続される。定電流源５２２は、少なくとも１つのトランジスタ５１８と負の電源電圧との間の接続され、トランジスタ５１２、トランジスタ５１４、ショットキーダイオード５１６、少なくとも１つのトランジスタ５１８、及びトランジスタ５２０に一定の電流を流す。【００５３】
また、定電圧源５２６は、入力端子４００から入力された入力信号の入力電圧が第１基準値より小さい場合に、予め定められた一定の電圧を出力端子５３０から出力し、ベース電圧としてトランジスタ４３４に供給する。本実施形態においては、定電圧源５２６は、ショットキーダイオード５２４のアノードに接続され、定電圧源５２６が発生する電圧からショットキーダイオード５２４による降下電圧、及びトランジスタ５２０による降下電圧が降圧された一定の電圧を出力端子５３０から出力する。また、定電圧源５２６は、定電圧源５２６が発生する電圧からショットキーダイオード５２４による降下電圧が降圧され電圧を出力端子５２８から出力する。ここで、入力電圧が第１基準値より小さい場合にトランジスタ４３４のベース電圧として出力する一定の電圧は、トランジスタ４０１、ショットキーダイオード４０２、ショットキーダイオード４０８、トランジスタ４１０、トランジスタ４２６、ショットキーダイオード４２８、ショットキーダイオード４３０、トランジスタ４３２等の基本バッファー回路の高周波特性が損なわれない値であることが好ましい。【００５４】
図６は、本実施形態に係る第２制御回路４２２の構成の一例を示す。第２制御回路４２２は、入力端子（ｉｎ）６００、定電流源６０２、少なくとも１つのトランジスタ６０４、ショットキーダイオード６０６、トランジスタ６０８、トランジスタ６１０、トランジスタ６１２、トランジスタ６１４、ショットキーダイオード６１６、少なくとも１つのトランジスタ６１８、トランジスタ６２０、定電流源６２２、ショットキーダイオード６２４、定電圧源６２６、出力端子（ｏｕｔ１）６３０、及び出力端子（ｏｕｔ２）６２８を有する。【００５５】
なお、第２制御回路４２２は、本発明に係る第２制御回路の一例であり、本発明に係る第２制御回路は、第２制御回路４２２以外の回路構成によって実現されてもよい。また、少なくとも１つのトランジスタ６０４及び少なくとも１つのトランジスタ６１８は、本発明に係る電圧降下回路の一例であり、本発明に係る電圧降下回路は、トランジスタ以外の素子によって構成された回路であってもよい。【００５６】
トランジスタ６０８は、ｎｐｎ型トランジスタであり、ベース電極が入力端子６００に接続され、エミッタ電極がショットキーダイオード６０６のアノードに接続され、コレクタ電極がトランジスタ６１０のエミッタ電極に接続される。トランジスタ６０８のベース電極には、ドライバ回路３０６の入力端子４００から入力され、トランジスタ４１０及びショットキーダイオード４０８によって入力電圧より昇圧された入力信号が供給される。ショットキーダイオード６０６は、アノードがトランジスタ６０８のエミッタ電極に接続され、カソードが最後段のトランジスタ６０４に接続される。少なくとも１つのトランジスタ６０４は、ｎｐｎ型トランジスタであり、定電流源６０２とショットキーダイオード６０６のカソードとの間に直列に接続される。最後段のトランジスタ６０４は、ベース電極及びコレクタ電極がショットキーダイオード６０６のカソードに接続され、エミッタ電極が後段のトランジスタ６０４のベース電極及びコレクタ電極に接続される。最前段のトランジスタ６０４は、ベース電極及びコレクタ電極が前段のトランジスタ６０４のエミッタ電極に接続され、エミッタ電極が定電流源６０２に接続される。トランジスタ６１０は、ベース電極が出力端子６２８、最後段のトランジスタ６１８のベース電極及びコレクタ電極、ショットキーダイオード６２４のアノード、並びにトランジスタ６２０のエミッタ電極に接続され、エミッタ電極がトランジスタ６０８のコレクタ電極に接続され、コレクタ電極が正の電源電圧（Ｖｃｃ）に接続される。なお、本実施形態においては、１１段のトランジスタ６０４が直列に接続されているが、トランジスタ６０４の段数を変更することにより、電圧上層量を自由に調整できることは明らかである。【００５７】
定電流源６０２は、負の電源電圧（Ｖｅｅ）と少なくとも１つのトランジスタ６０４との間に接続され、正の電源電圧と負の電源電圧の間で、少なくとも１つのトランジスタ６０４、ショットキーダイオード６０６、トランジスタ６０８、及びトランジスタ６１０に一定の電流を流す。【００５８】
また、トランジスタ６１４は、ｐｎｐ型トランジスタであり、ベース電極が入力端子６００に接続され、エミッタ電極がショットキーダイオード６１６のカソードに接続され、コレクタ電極がトランジスタ６１２のエミッタ電極に接続される。トランジスタ６１４のベース電極には、ドライバ回路３０６の入力端子４００から入力され、トランジスタ４１０及びショットキーダイオード４０８によって入力電圧より昇圧された入力信号が供給される。ショットキーダイオード６１６は、カソードがトランジスタ６１４のエミッタ電極に接続され、アノードが最前段のトランジスタ６１８のエミッタ電極に接続される。少なくとも１つのトランジスタ６１８は、出力端子６３０を介して、ドライバ回路３０６の入力端子４００から入力された入力信号の入力電圧より予め定められ第２所定電圧が昇圧された、予め定められた一定の電圧より小さい電圧を、ベース電圧としてトランジスタ４２４に供給する。少なくとも１つのトランジスタ６１８は、ｎｐｎ型トランジスタであり、ショットキーダイオード６１６のアノードと定電流源６２２との間に直列に接続される。最前段のトランジスタ６１８は、エミッタ電極がショットキーダイオード６１６のアノードに接続され、ベース電極及びコレクタ電極が後段のトランジスタ６１８のエミッタ電極に接続される。最後段のトランジスタ６１８は、エミッタ電極が前段のトランジスタ６１８のベース電極及びコレクタ電極に接続され、ベース電極及びコレクタ電極がトランジスタ６１０のベース電極、トランジスタ６２０のエミッタ電極、ショットキーダイオード６２４のアノード、並びに出力端子６２８に接続される。なお、本実施形態においては、１３段のトランジスタ６１８が直列に接続されているが、トランジスタ６１８の段数を変更することにより、第２所定電圧を自由に調整できることは明らかである。【００５９】
トランジスタ６２０は、エミッタ電極がトランジスタ６１０のベース電極、最後段のトランジスタ６１８のベース電極及びコレクタ電極、ショットキーダイオード６２４のアノード、及び出力端子６２８に接続され、ベース電極及びコレクタ電極が出力端子６３０及び定電流源６２２に接続される。定電流源６２２は、少なくとも１つのトランジスタ６１８と正の電源電圧との間の接続され、トランジスタ６１２、トランジスタ６１４、ショットキーダイオード６１６、少なくとも１つのトランジスタ６１８、及びトランジスタ６２０に一定の電流を流す。【００６０】
また、定電圧源６２６は、入力端子４００から入力された入力信号の入力電圧が第２基準値より大きい場合に、予め定められた一定の電圧を出力端子６３０から出力し、ベース電圧としてトランジスタ４３４に供給する。本実施形態においては、定電圧源６２６は、ショットキーダイオード６２４のカソードに接続され、定電圧源６２６が発生する電圧からショットキーダイオード６２４による上昇電圧、及びトランジスタ６２０による上昇電圧が昇圧された一定の電圧を出力端子６３０から出力する。また、定電圧源６２６は、定電圧源６２６が発生する電圧からショットキーダイオード６２４による上昇電圧が昇圧された電圧を出力端子６２８から出力する。【００６１】
図７は、本実施形態に係るトランジスタ４３４のベース電圧の推移の一例を示す。図７において、横軸は、入力端子４００から入力される入力信号の入力電圧であり、縦軸は、第１制御回路４２０の出力端子（ｏｕｔ２）５３０から出力され、トランジスタ４３４に供給されるトランジスタ４３４のベース電圧である。なお、図４から図６に示したドライバ回路３０６において、正の電源電圧が＋１９Ｖ、負の電源電圧が−６．５Ｖ、入力信号（ｉｎｐｕｔ）及び出力信号（ｏｕｔｐｕｔ）の電圧範囲が−３Ｖから＋１５Ｖ、トランジスタによる降下電圧を０．８Ｖ、ショットキーダイオードによる降下電圧を０．５Ｖ、定電圧源５２６の電位を−４．１Ｖとする。【００６２】
入力信号の入力電圧が第１基準値である＋８．４Ｖより小さい場合には、第１制御回路４２０からトランジスタ４３４へ供給されるベース電圧は、予め定められた一定の電圧である−５．４Ｖとなる。また、入力信号の入力電圧が第１基準値である＋８．４Ｖ以上である場合には、予め定められた一定の電圧である−５．４Ｖより大きい電圧が、第１制御回路４２０からトランジスタ４３４へ供給されるベース電圧となる。このように、定電圧源５２６を設け、入力信号の入力電圧が第１基準値より小さい範囲においてトランジスタ４３４のベース電圧を一定にすることで、第１制御回路４２０が入力電圧の変動に追従して動作する必要がなく、その結果ドライバ回路３０６が高速に動作することができる。また、入力電圧が第１基準値よりも小さい場合には、定電圧源５２６から一定値のベース電圧をトランジスタ４３４に供給し、入力電圧が第１基準値以上の場合には、少なくとも１つのトランジスタ５１８によって入力電圧を降圧してベース電圧をトランジスタ４３４に供給することにより、入力信号の電圧振幅がそのままトランジスタ４３４のベースコレクタ間電圧に追加されることがないので、トランジスタ４３４の許容耐圧を確保しつつ、入力信号及び出力信号の電圧振幅を大きくすることができる。【００６３】
図８は、本実施形態に係るトランジスタ４２４のベース電圧の推移の一例を示す。図８において、横軸は、入力端子４００から入力される入力信号の入力電圧であり、縦軸は、第２制御回路４２２の出力端子（ｏｕｔ１）６３０から出力され、トランジスタ４２４に供給されるトランジスタ４２４のベース電圧である。なお、図４から図６に示したドライバ回路３０６において、正の電源電圧が＋１９Ｖ、負の電源電圧が−６．５Ｖ、入力信号（ｉｎｐｕｔ）及び出力信号（ｏｕｔｐｕｔ）の電圧範囲が−３Ｖから＋１５Ｖ、トランジスタによる降下電圧を０．８Ｖ、ショットキーダイオードによる降下電圧を０．５Ｖ、定電圧源６２６の電位を＋１６．６Ｖとする。【００６４】
入力信号の入力電圧が第２基準値である＋４．１Ｖより大きい場合には、第２制御回路４２２からトランジスタ４２４へ供給されるベース電圧は、予め定められた一定の電圧である＋１７．９Ｖとなる。また、入力信号の入力電圧が第２基準値である＋４．１Ｖ以下である場合には、予め定められた一定の電圧である＋１７．９Ｖより小さい電圧が、第２制御回路４２２からトランジスタ４２４へ供給されるベース電圧となる。このように、定電圧源６２６を設け、入力信号の入力電圧が第２基準値より大きい範囲においてトランジスタ４２４のベース電圧を一定にすることで、第２制御回路４２２が入力電圧の変動に追従して動作する必要がない。また、入力電圧が第２基準値よりも大きい場合には、定電圧源６２６から一定値のベース電圧をトランジスタ４２４に供給し、入力電圧が第２基準値以下の場合には、少なくとも１つのトランジスタ６１８によって入力電圧を昇圧してベース電圧をトランジスタ４２４に供給することにより、入力信号の電圧振幅がそのままトランジスタ４２４のベースコレクタ間電圧に追加されることがないので、トランジスタ４２４の許容耐圧を確保しつつ、入力信号及び出力信号の電圧振幅を大きくすることができる。【００６５】
なお、図４から図８に示した構成及び条件のドライバ回路３０６において、図４に示すように、トランジスタ４１２及び４１４のベース電圧の範囲は＋１０Ｖから＋１７．１Ｖとなり、トランジスタ４１６及び４１８のベース電圧の範囲は−４．６Ｖから＋２Ｖとなり、トランジスタ４２４のベース電圧の範囲は＋１０．８Ｖから＋１７．９Ｖとなり、トランジスタ４２６のベース電圧の範囲は−１．７Ｖから＋１６．３Ｖとなり、トランジスタ４３２のベース電圧の範囲は−４．３Ｖから＋１３．７Ｖとなり、トランジスタ４３４のベース電圧の範囲は−５．４Ｖから＋１．２Ｖとなる。このように、第１制御回路４２０及び第２制御回路４２２を含むトラッキング回路を設けることにより、トランジスタ４２４、４２６、４３２、及び４３４の間でベース電圧を分散させることができるので、入力電圧及び出力電圧の電圧振幅を大きくすることができる。したがって、本実施形態に係るドライバ回路３０６は、電圧振幅の大きい入力信号及び出力信号に適切に対応して動作することができる。【００６６】
以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。【００６７】
また、本発明に係る半導体集積回路は、図４から図８を参照して説明したドライバ回路３０６と同一の構成及び機能を備えるＳＯＣ（Ｓｙｓｔｅｍ  Ｏｎ  Ｃｈｉｐ）であってもよい。即ち、本発明に係る半導体集積回路は、出力インピーダンスを一定に維持し、入力信号の入力電圧と略同一の出力電圧の出力信号を出力する出力回路４５２と、出力回路４５２の両端にそれぞれ直列に接続され、入力電圧又は出力電圧の大きさに応じた供給電圧を出力回路４５２の両端にそれぞれ与えることにより、出力回路４５２における消費電力を低減して出力回路４５２を保護する第１トランジスタ４３４及び第２トランジスタ４２４と、第１トランジスタ４３４にベース電圧を供給して第１トランジスタ４３４を制御する第１ベース電圧制御ユニット４５４と、第２トランジスタ４２４にベース電圧を供給した第２トランジスタ４２４を制御する第２ベース電圧制御ユニット４５６とを備える。
【図１】
0004806567.tif 000002
【図２】
0004806567.tif 000003
【図３】
0004806567.tif 000004
【図４】
0004806567.tif 000005
【図５】
0004806567.tif 000006
【図６】
0004806567.tif 000007
【図７】
0004806567.tif 000008
【図８】
0004806567.tif 000009