(57)【特許請求の範囲】
【請求項１】
並列接続され主電流に応じたセンス電流が流れるセンスセルを有する複数の電力用半導体素子を同期させてオンオフ駆動する半導体電力変換装置において、少なくとも２個の上記電力用半導体素子の上記センス電流の合算値に応じたセンス電圧を発生する電圧発生回路と、上記センス電圧に応じて上記各電力用半導体素子の過電流保護動作を行う過電流保護回路と、上記各電力用半導体素子を駆動するためのゲート駆動回路とを備え、
上記各電力用半導体素子のセンスセルと上記電圧発生回路との間に、インピーダンス素子を挿入したことを特徴とする半導体電力変換装置の過電流保護装置。
【請求項２】
上記インピーダンス素子は特定の周波数帯でのみ高インピーダンスとなる特性を有することを特徴とする請求項１記載の半導体電力変換装置の過電流保護装置。
【請求項３】
上記センスセルと電圧発生回路を電気的に接続するためのセンス配線と、上記各電力用半導体素子の基準電位と上記電圧発生回路の基準電位を電気的に接続するための基準電位配線を、同一の磁性体に巻回したことを特徴とする請求項１または請求項２記載の半導体電力変換装置の過電流保護装置。
【請求項４】
上記センスセルと電圧発生回路を電気的に接続するためのセンス配線のうち、少なくとも２個のセンス配線を、同一の磁性体に巻回したことを特徴とする請求項１または請求項２記載の半導体電力変換装置の過電流保護装置。
【請求項５】
上記センス電圧が予め定められた所定電圧より大きくなった時、上記各電力用半導体素子を非導通状態にすることを特徴とする請求項１〜請求項４のいずれか１項記載の半導体電力変換装置の過電流保護装置。
【請求項６】
上記センス電圧が予め定められた所定電圧より大きくなった時、上記各電力用半導体素子のゲート駆動回路の出力電圧を低下させることを特徴とする請求項１〜請求項４のいずれか１項記載の半導体電力変換装置の過電流保護装置。
【請求項７】
並列接続され主電流に応じたセンス電流が流れるセンスセルを有する複数の電力用半導体素子を同期させてオンオフ駆動する半導体電力変換装置において、少なくとも２個の上記電力用半導体素子の上記センス電流の合算値に応じたセンス電圧を発生する電圧発生回路と、上記センス電圧に応じて上記各電力用半導体素子の過電流保護動作を行う過電流保護回路と、上記各電力用半導体素子を駆動するためのゲート駆動回路とを備え、
上記センスセルと電圧発生回路を電気的に接続するためのセンス配線と、上記各電力用半導体素子の基準電位と上記電圧発生回路の基準電位を電気的に接続するための基準電位配線を、同一の磁性体に巻回したことを特徴とする半導体電力変換装置の過電流保護装置。
【請求項８】
並列接続され主電流に応じたセンス電流が流れるセンスセルを有する複数の電力用半導体素子を同期させてオンオフ駆動する半導体電力変換装置において、少なくとも２個の上記電力用半導体素子の上記センス電流の合算値に応じたセンス電圧を発生する電圧発生回路と、上記センス電圧に応じて上記各電力用半導体素子の過電流保護動作を行う過電流保護回路と、上記各電力用半導体素子を駆動するためのゲート駆動回路とを備え、
上記センスセルと電圧発生回路を電気的に接続するためのセンス配線のうち、少なくとも２個のセンス配線を、同一の磁性体に巻回したことを特徴とする半導体電力変換装置の過電流保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の半導体素子が並列接続して構成される半導体電力変換装置の過電流保護装置に関するものである。
【背景技術】
【０００２】
ＩＧＢＴ（Insulated GateBipolar Transistor）に代表される電力用半導体素子を使用した半導体電力変換装置では、ＩＧＢＴをスイッチング動作させ、その通電比率を制御することで、その電力フローを調整している。このような半導体電力変換装置に過電流が流れた場合、ＩＧＢＴの温度が上昇し、ＩＧＢＴが破壊に至る場合がある。ＩＧＢＴの破壊を防止するために、ＩＧＢＴに流れる電流を検出し、ＩＧＢＴの破壊に至る前にＩＧＢＴの動作を停止するか、もしくは、ＩＧＢＴの通電電流を制限するような過電流保護装置が多数提案されている。
【０００３】
例えば、特許第３３１１４９８号公報（特許文献１）に開示されたものは、主電流に比例したセンス電流が流れる半導体素子と、上記センス電流が流れる第３抵抗素子とを設け、上記第３抵抗素子に生じるセンス電圧を基準電圧と比較すると共に、上記センス電圧が上記基準電圧を超えた時に、半導体素子をオフさせるようにしている。
【０００４】
また、特許第３０６７４４８号公報（特許文献２）に開示されたものは、電流検出用の絶縁ゲート型スイッチング素子を流れる電流を検出する検出抵抗手段と、この検出抵抗手段における降下電圧により上記絶縁ゲート型スイッチング素子のゲート電圧を制御可能なゲート制御用素子とを有する半導体装置において、上記ゲート制御用素子の動作に基づく上記ゲート電圧の変化速度を緩和するゲート制御緩和手段を設け、ゲート電圧の変化速度を緩和して、上記絶縁ゲート型スイッチング素子の電流制限動作における主電流の急激な変動を防止することにより、上記ゲート制御用素子を通じて所定の電流制限値に対応したゲート電圧に制御するようにしている。
【０００５】
更に、特開２００６−２３８６３５号公報（特許文献３）に開示されたものは、一方の電力制御用半導体モジュールにおいて発生される保護アラーム信号を他方の電力制御用半導体モジュールに送信し、他方の電力制御用半導体モジュールにおいて受信された上記保護アラーム信号に基づいて、他方の電力制御用半導体モジュールの駆動制御動作を停止させることにより、両方の電力制御用半導体モジュールの駆動制御動作を確実に停止させ、電力用半導体装置の安全性を確保するようにしている。
【０００６】
【特許文献１】特許第３３１１４９８号公報（第８頁、第１図）
【特許文献２】特許第３０６７４４８号公報（第７頁、第１図）
【特許文献３】特開２００６−２３８６３５号公報（第１５頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した特許文献１においては、ＩＧＢＴに過電流が流れた際に、ＩＧＢＴのゲート電圧をゼロにし、ＩＧＢＴをオフさせるための具体的な防止手段が開示されている。しかし、この防止手段はＩＧＢＴが１素子の場合であり、複数のＩＧＢＴが並列接続された場合については記載されていない。
【０００８】
また、上述した特許文献２においては、ＩＧＢＴに過電流が流れた際に、ＩＧＢＴのゲート電圧を制限し、ＩＧＢＴを通過するコレクタ電流を制限するための具体的な防止手段が開示されている。しかし、この防止手段もＩＧＢＴが１素子の場合であり、複数のＩＧＢＴが並列接続された場合については記載されていない。
【０００９】
さらに、上述した特許文献３においては、一方のＩＰＭ（インテリジェント・パワー・モジュール）又はスイッチング素子の保護回路が動作して当該ＩＰＭ又はスイッチング素子の動作を遮断したときに、他方のＩＰＭ又はスイッチング素子の動作を遮断する手段が開示されている。しかし、この手段は、ＩＰＭと同数のゲート駆動回路及び保護回路が必要となるため、高コストになるという問題点があった。また、ＩＰＭ毎にゲート駆動回路を設けた場合には、ゲート駆動回路の応答バラツキのため、各スイッチング素子のスイッチングタイミングがずれ、スイッチング時の過渡電流の不均衡が発生するという問題点があった。
【００１０】
この発明は、上記のような問題点を解消するためになされたもので、ＩＧＢＴモジュールの電流を高精度に検出することができ、ＩＧＢＴの過電流による破壊を確実に防止することができる半導体電力変換装置の過電流保護装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係る半導体電力変換装置の過電流保護装置は、並列接続され主電流に応じたセンス電流が流れるセンスセルを有する複数の電力用半導体素子を同期させてオンオフ駆動する半導体電力変換装置において、少なくとも２個の上記電力用半導体素子の上記センス電流の合算値に応じたセンス電圧を発生する電圧発生回路と、上記センス電圧に応じて上記各電力用半導体素子の過電流保護動作を行う過電流保護回路と、上記各電力用半導体素子を駆動するためのゲート駆動回路とを備え、上記各電力用半導体素子のセンスセルと上記電圧発生回路との間に、インピーダンス素子を挿入したものである。
【発明の効果】
【００１２】
この発明に係る半導体電力変換装置の過電流保護装置は上記のように構成されているため、ＩＧＢＴモジュールの電流を高精度に検出することができ、ＩＧＢＴの過電流による破壊を確実に防止することができる。
【発明を実施するための最良の形態】
【００１３】
実施の形態１．
以下、この発明の実施の形態１を図にもとづいて説明する。図１は、実施の形態１による半導体電力変換装置の過電流保護装置の構成を示す回路図である。ここでは２個のＩＧＢＴ素子１、２が並列接続されたＩＧＢＴモジュールを例示している。
【００１４】
ＩＧＢＴ素子１、２は、それぞれ多数のＩＧＢＴセルを並列接続して構成したもので、ＩＧＢＴ素子を流れる電流を検出するために、一部のＩＧＢＴセルを電流検出用セル１１、１２とし、その端子をセル端子Ｓ１、Ｓ２としてＩＧＢＴ素子のコレクタ端子から流入する電流の一部を分流して流出するようにしている。
電流検出用セル１１、１２はその他のＩＧＢＴセルとほぼ同じ特性となるため、電流検出用セル１１にはＩＧＢＴ素子１にほぼ比例したセンス電流が、電流検出用セル１２にはＩＧＢＴ素子２にほぼ比例したセンス電流が流れる特性を有している。
【００１５】
ＩＧＢＴ素子１のコレクタＣ１とＩＧＢＴ素子２のコレクタＣ２は、電流容量の大きな電気配線によって接続されており、コレクタ端子Ｃによって外部回路と接続されている。ＩＧＢＴ素子１のエミッタＥ１とＩＧＢＴ素子２のエミッタＥ２も同様に、電流容量の大きな電気配線によって接続されており、エミッタ端子Ｅによって外部回路と接続されている。
【００１６】
ＩＧＢＴ素子の制御端子としてのゲート端子Ｇ１、Ｇ２は、抵抗２１と抵抗２２を介して電気的に接続され、抵抗２１と抵抗２２の接続点から、抵抗２０を介してゲート駆動回路５０の出力端子に電気的に接続されている。制御エミッタ端子ＥＥ１とＥＥ２は制御配線によって電気的に接続され、制御配線のほぼ中点で基準電位Vocに電気的に接続されている。ＩＧＢＴ素子１の電流検出用端子としてのセンス端子Ｓ１と、ＩＧＢＴ素子２の電流検出用端子としてのセンス端子Ｓ２間には抵抗３１、３２が接続されており、抵抗３１と３２の接続点と基準電位Voc間には、電圧発生手段としてのセンス抵抗３０が接続されている。
【００１７】
過電流保護回路４０は、センス抵抗３０に発生したセンス電圧と、予め定められた基準電圧Vocとを比較する過電流判定手段としてのコンパレータ４１と、ＩＧＢＴ素子が過電流状態と判定された場合にＩＧＢＴ素子１とＩＧＢＴ素子２をオフさせる過電流保護手段としての論理回路４２により構成されている。ゲート駆動回路５０は、論理回路４２から出力されるゲート駆動信号sig２によりＮＯＴ回路５３を経てＭＯＳＦＥＴ５１とＭＯＳＦＥＴ５２をＯＮ／ＯＦＦ制御することで、抵抗２０と抵抗２１を介してゲート端子Ｇ１にゲート電圧を印加すると共に、抵抗２０と抵抗２２を介してゲート端子Ｇ２にゲート電圧を印加するようにされている。
【００１８】
次に、この実施の形態における過電流保護の基本動作について説明する。電流検出用セル１１には、通常、ＩＧＢＴ素子１にほぼ比例したセンス電流Is1が抵抗３１と抵抗３０、制御エミッタ端子ＥＥ１を流れる。同様に、電流検出用セル１２には、通常、ＩＧＢＴ素子２にほぼ比例したセンス電流Is2が抵抗３２と抵抗３０、制御エミッタ端子ＥＥ２を流れる。その結果、センス抵抗３０の両端には、センス電流Is1とセンス電流Is2を通じて、ＩＧＢＴ素子１とＩＧＢＴ素子２の電流合算値にほぼ比例したセンス電圧Vsが発生する。
【００１９】
コンパレータ４１は、センス抵抗３０に発生するセンス電圧Vsと、予め定められた基準電圧Vocとを比較して、前者が後者を超えるときには過電流状態と判断し、Highを出力する。論理回路４２は、図示しない上位ＣＰＵより入力されるゲート指令信号sig1とコンパレータ４１の出力に応じて、ゲート駆動信号sig2を生成する。ゲート指令信号sig1がLowまたは、コンパレータ４１の出力がhighとなると、ゲート駆動信号sig2はLowとなり、ＩＧＢＴ素子をオフ動作させる。
【００２０】
このように、過電流保護回路４０は、センス電流Is1とIs2を通じて、ＩＧＢＴ素子の電流Ic1とIc2の合算値に対応した電圧と所定の基準電圧Vocとを比較することによって過電流を検出するようにしているため、ＩＧＢＴモジュールの電流を高精度に検出することが可能となり、ＩＧＢＴ素子の過電流破壊を確実に防止することが可能となる。
【００２１】
実施の形態２．
次に、この発明の実施の形態２を図にもとづいて説明する。図２は、実施の形態２による半導体電力変換装置の過電流保護装置の構成を示す回路図である。図２において、図１と同一または相当部分には同一符号を付して説明を省略する。
【００２２】
図２において、３３、３４は特定の周波数帯でのみインピーダンスが大きくなるインピーダンス素子、例えばチップフェライトビーズで、ＩＧＢＴ素子１の電流検出用端子としてのセンス端子Ｓ１と、ＩＧＢＴ素子２の電流検出用端子としてのセンス端子Ｓ２間に接続されており、インピーダンス素子３３と３４の接続点と基準電位Voc間には、電圧発生手段としてのセンス抵抗３０が接続されている。
【００２３】
また、ＩＧＢＴ素子１とＩＧＢＴ素子２を並列接続するための配線に、無視できないほどの配線インピーダンスが存在する。図２において、７１〜７６は各配線の配線インピーダンスを示すもので、７１はコレクタＣ１とコレクタ端子Ｃ間の配線インピーダンスZc1、７２はコレクタＣ２とコレクタ端子Ｃ間の配線インピーダンスZc2、７３はエミッタＥ１とエミッタ端子Ｅ間の配線インピーダンスZe1、７４はエミッタＥ２とエミッタ端子Ｅ間の配線インピーダンスZe2、７５は制御エミッタＥＥ１と基準電位Voc間の配線インピーダンスZee1、７６は制御エミッタＥＥ２と基準電位Voc間の配線インピーダンスZee2である。
【００２４】
次に、並列接続配線の配線インピーダンスによって発生する問題点について説明する。配線インピーダンス７５を流れる電流をIee1、配線インピーダンス７６を流れる電流をIee2とすると、制御配線には、（式１）で表される電流が流れる。
Iee＝（Ze1×Ie1−Ze2×Ie2）／（Zee1＋Zee2）・・（式１）
【００２５】
ＩＧＢＴ素子１のエミッタ電位Ve1、ＩＧＢＴ素子２のエミッタ電位Ve2は、（式２）（式３）となる。
Ve1＝Zee1×Iee
＝Zee1／（Zee1＋Zee2）×（Ze1×Ie1−Ze2×Ie2）・・（式２）
Ve2＝−Zee2×Iee
＝−Zee2／（Zee1＋Zee2）×（Ze1×Ie1−Ze2×Ie2）・・（式３）
【００２６】
このように、ＩＧＢＴ素子を並列接続した場合、ＩＧＢＴ素子の電流アンバランスや、配線インピーダンスのアンバランスが存在すると、ＩＧＢＴ素子１のエミッタ電位Ve1と、ＩＧＢＴ素子２のエミッタ電位Ve2には電位差が発生することになる。
ＩＧＢＴ素子のゲート−エミッタ間はＭＯＳ（MetalOxide Silicon）構造となっているため、ゲート−エミッタ間には大きな浮遊容量が存在し、エミッタ電位が変動した場合、ゲート電位もエミッタ電位に連動して変動する。
【００２７】
エミッタ電位が変動する前のゲート−エミッタ間電圧をVge0とすると、ＩＧＢＴ素子１のゲート電位Vg1、ＩＧＢＴ素子２のゲート電位Vg2は、（式４）（式５）となる。
Vg1＝Vge0＋Ve1＋１／τ×∫（Vcc−Ve1）dt・・（式４）
Vg2＝Vge0＋Ve2＋１／τ×∫（Vcc−Ve2）dt・・（式５）
ここで、τはＩＧＢＴ素子のゲート−エミッタ間容量や、ゲート抵抗２０、２１、２２によって決まるパラメータであり、これらの値が大きいほどτも大きくなる。このように、ＩＧＢＴ素子のエミッタ電位Ve1、Ve2が変動した場合、ＩＧＢＴ素子のゲート電位Vg1、Vg2はエミッタ電位に連動して変動し、τとエミッタ電位変動の周波数の比によって決まる時定数で、ゲート電位Vg1とVg2は等しくなる。
【００２８】
一方、ＩＧＢＴ素子１のセンス電位Vs1、ＩＧＢＴ素子２のセンス電位Vs2は、ＩＧＢＴ素子１のセンス電流をIs1、ＩＧＢＴ素子２のセンス電流をIs2とすると、（式６）（式７）となる。
Vs1＝Zs1×Is1＋Zs0×（Is1＋Is2）・・（式６）
Vs2＝Zs2×Is2＋Zs0×（Is1＋Is2）・・（式７）
これは、ＩＧＢＴ素子のエミッタ電位Ve1、Ve2が変動しても、ＩＧＢＴ素子のセンス電位Vs1、Vs2はほとんど変動しないことを表している。
【００２９】
ＩＧＢＴ素子１のエミッタ電位Ve1が高周波で変動した場合、ＩＧＢＴ素子１のゲート電位Vg1はエミッタ電位にほぼ連動して変動するが、ＩＧＢＴ素子１のセンス電位Vs1はほとんど変動しないため、ゲート−センス間電圧Vgs1は変動し、ゲート−エミッタ間電圧Vge1とゲート−センス間電圧Vgs1に電位差が発生する。
【００３０】
同様に、ＩＧＢＴ素子２のゲート−エミッタ間電圧Vge2とゲート−センス間電圧Vgs2にも電位差が発生する。例えば、Iee＞0となり、Ve1＞0、Ve2＜0となった場合、ＩＧＢＴ素子１のゲート−センス間電圧Vgs1は、ＩＧＢＴ素子１のゲート−エミッタ間電圧Vge1よりも大きくなるため、ＩＧＢＴ素子１の電流に対するセンス電流Is1の分流比は増加する。同様に、ＩＧＢＴ素子２のゲート−センス間電圧Vgs2は、ＩＧＢＴ素子２のゲート−エミッタ間電圧Vge2よりも小さくなるため、ＩＧＢＴ素子２の電流に対するセンス電流Is2の分流比は減少する。
【００３１】
このように、ＩＧＢＴ素子に印加されるゲート−エミッタ間電圧Vgeとゲート−センス間電圧Vgsに差があると、電流検出用セルを流れるセンス電流とＩＧＢＴ素子の電流との比例関係が崩れ、ＩＧＢＴ素子の電流を正確に検出できなくなる。
【００３２】
図３に、ＩＧＢＴ素子１とＩＧＢＴ素子２のエミッタ電位差Vee1−Vee2と、センス電流Is1、Is2、Is1＋Is2の関係を示す。エミッタ電位差Vee1−Vee2に対し、センス電流Is1、Is2は２次関数的に変化するため、ＩＧＢＴ素子の電流合算値が同じであったとしても、エミッタ電位差Vee1−Vee2の絶対値が大きくなるほど、センス電流合算値Is1＋Is2、すなわち、センス電圧Vsは増加する。
【００３３】
このように、ＩＧＢＴ素子１とＩＧＢＴ素子２の接続配線に無視できないほどの配線インピーダンスが存在する場合、ＩＧＢＴ素子１のエミッタ電位Ve1とＩＧＢＴ素子２のエミッタ電位Ve2に差が発生し、センス電流とＩＧＢＴ素子の電流との比例関係は崩れるため、正確な電流値を検出できなくなり、過電流保護回路が誤検知してしまう可能性があった。
【００３４】
この実施の形態では、特定の周波数帯でのみ高インピーダンスとなるインピーダンス素子として、例えばチップフェライトビーズ３３、３４をＩＧＢＴ素子１のセンス端子Ｓ１と、ＩＧＢＴ素子２のセンス端子Ｓ２間に接続することによって、上記問題点を解決している。
【００３５】
図４に、センス−エミッタ間インピーダンスZseと、ＩＧＢＴ素子の電流に対するセンス電流の分流比（以下、センス分流比と称す）、センス電圧との関係を示す。センス−エミッタ間インピーダンスZseが比較的小さい領域（Zse＜Zse0）では、センス分流比はほぼ一定となるため、センス電圧VsはZseにほぼ比例する。しかし、センス−エミッタ間インピーダンスZseが大きくなる領域（Rs＞Rs0）ではセンス分流比は低下し、センス電圧VsはZseに応じて上昇するものの、飽和する傾向となる。
【００３６】
このように、電流検出用セルのセンス電流は、センス−エミッタ間インピーダンスZseが小さい領域では定電流源として動作するが、センス−エミッタ間インピーダンスZseが大きくなるとセンス電流が低下するという特性を有している。
【００３７】
この実施の形態では、特定の周波数帯でのみ高インピーダンスとなるインピーダンス素子３３、３４を、ＩＧＢＴ素子１の電流検出用端子としてのセンス端子Ｓ１と、ＩＧＢＴ素子２の電流検出用端子としてのセンス端子Ｓ２間に接続し、インピーダンス素子３３と３４の接続点にセンス抵抗３０を接続している。高インピーダンスとなる周波数帯と、エミッタ電位変動が発生する周波数を一致させることで、特定の周波数帯でのセンス分流比を低下させ、エミッタ電位変動によって発生するセンス電流合算値の増加を相殺することが可能となる。
【００３８】
このように、各々の電力用半導体素子のセンスセルと電圧発生回路の間に、特定の周波数帯でのみ高インピーダンスとなるインピーダンス素子を挿入することで、ＩＧＢＴ素子の電流アンバランスや、配線インピーダンスのアンバランスによって発生するエミッタ電位変動が生じた場合においても、ＩＧＢＴモジュールの電流を高精度に検出することが可能となり、ＩＧＢＴ素子の過電流破壊を確実に防止することが可能となる。
【００３９】
実施の形態３．
次に、この発明の実施の形態３を図にもとづいて説明する。図５は、実施の形態３による半導体電力変換装置の過電流保護装置の構成を示す回路図である。図５において、図２と同一または相当部分には同一符号を付して説明を省略する。図５において、３６はＩＧＢＴ素子１のセンス配線と制御エミッタ配線を、３７はＩＧＢＴ素子２のセンス配線と制御エミッタ配線をそれぞれ同一の磁性体に巻回して構成した例えばコモンモードチョークコイルである。
【００４０】
このような構成にすることで、ＩＧＢＴ素子の制御エミッタ配線に電圧が発生した場合、コモンモードチョークコイル３６、３７を介して、センス配線にも同等の電圧が発生する。このため、ＩＧＢＴ素子１のセンス電位Vs1、ＩＧＢＴ素子２のセンス電位Vs2は、(式８)(式９)で表される。
Vs1＝Zs1×Is1＋Zs0×（Is1＋Is2）＋ｋ×Ve1・・（式８）
Vs2＝Zs2×Is2＋Zs0×（Is1＋Is2）＋ｋ×Ve2・・（式９）
【００４１】
ここでｋは、コモンモードチョークコイル３６、３７の巻線間の結合係数や、制御エミッタ配線の配線インピーダンスZee1、Zee2とコモンモードチョークコイルのディファレンシャルインピーダンスの比率によって決まる定数である。(式８)(式９)では、ＩＧＢＴ素子のエミッタ電位Ve1、Ve2が変動した場合、ＩＧＢＴ素子のセンス電位Vs1、Vs2も同じ極性に変動することを表している。
【００４２】
このように、各々の電力用半導体素子のセンス配線と制御エミッタ配線を同一の磁性体に巻回することで、ＩＧＢＴ素子の電流アンバランスや、配線インピーダンスのアンバランスによって発生するエミッタ電位変動が生じた場合においても、ＩＧＢＴ素子に印加されるゲート−エミッタ間電圧Vgeとゲート−センス間電圧Vgsをほぼ一致させることができるので、電流検出用セルを流れるセンス電流とＩＧＢＴ素子の電流との比例関係を保つことが可能となり、ＩＧＢＴ素子の過電流破壊を確実に防止することが可能となる。
【００４３】
実施の形態４．
次に、この発明の実施の形態４を図にもとづいて説明する。図６は、実施の形態４による半導体電力変換装置の過電流保護装置の構成を示す回路図である。図６において、図５と同一または相当部分には同一符号を付して説明を省略する。図６において、３８はＩＧＢＴ素子１のセンス配線とＩＧＢＴ素子２のセンス配線を、同一の磁性体に巻回したコモンモードチョークコイルである。コモンモードチョークコイル３８は、ＩＧＢＴ素子１のセンス電流Is1とＩＧＢＴ素子２のセンス電流Is2が同位相で流れる時は低インピーダンス、Is1とIs2が逆位相で流れる時は高インピーダンスとなるように構成されている。
【００４４】
ＩＧＢＴ素子の電流アンバランスや、配線インピーダンスのアンバランスによって発生するエミッタ電位変動が生じた場合は、センス電流Is1とセンス電流Is2が逆位相で変動するため、センス−エミッタ間は高インピーダンスとなってセンス分流比は低下し、エミッタ電位変動によって発生するセンス電流合算値の増加を相殺することが可能となる。
【００４５】
また、コモンモードチョークコイル３８は、ＩＧＢＴ素子１のセンス電流Is1とＩＧＢＴ素子２のセンス電流Is2が同位相で流れる時は低インピーダンスとなるため、センス分流比は低下することなく、ＩＧＢＴモジュールの電流を高精度に検出することができる。
【００４６】
このように、各々の電力用半導体素子のセンス配線を同一の磁性体に巻回することで、ＩＧＢＴ素子の電流アンバランスや、配線インピーダンスのアンバランスによって発生するエミッタ電位変動が生じた場合においても、ＩＧＢＴ素子に印加されるゲート−エミッタ間電圧Vgeとゲート−センス間電圧Vgsをほぼ一致させることができるので、電流検出用セルを流れるセンス電流とＩＧＢＴ素子の電流の比例関係を保つことが可能となり、ＩＧＢＴ素子の過電流破壊を確実に防止することが可能となる。
【００４７】
実施の形態５．
次に、この発明の実施の形態５を図にもとづいて説明する。図７は、実施の形態５による半導体電力変換装置の過電流保護装置の構成を示す回路図である。図７において、図１と同一または相当部分には同一符号を付して説明を省略する。図７において、６０は過電流抑制回路で、センス抵抗３０に発生するセンス電圧Vsに基づいて動作するトランジスタ６１と、トランジスタ６１のコレクタ電流を制限するための抵抗６２とから構成され、抵抗６２を抵抗２０の一端に接続している。
【００４８】
次に、この実施の形態の動作について説明する。実施の形態１と同様に、センス抵抗３０にはＩＧＢＴ素子１とＩＧＢＴ素子２の電流合算値にほぼ比例したセンス電圧が発生する。センス電圧がトランジスタ６１の動作閾値電圧以上となると、トランジスタ６１がオンし、ＩＧＢＴ素子１とＩＧＢＴ素子２のゲートに印加される電圧は、電源電圧Vccを抵抗２０と抵抗６２とで分圧した値となり、ＩＧＢＴ素子１とＩＧＢＴ素子２のゲート電圧が低下し、ＩＧＢＴ素子１とＩＧＢＴ素子２を流れるコレクタ電流を低減し、ＩＧＢＴ素子１とＩＧＢＴ素子２をオフにすることが可能となる。
【００４９】
このように、過電流抑制回路６０は、センス電流Is1とセンス電流Is2を通じて、ＩＧＢＴ素子の電流Ic1とIc2の合算値に基づいてゲート電圧を抑制する結果、ＩＧＢＴモジュールの電流を高精度に検出することが可能となり、ＩＧＢＴ素子の過電流破壊を確実に防止することが可能となる。
【図面の簡単な説明】
【００５０】
【図１】この発明の実施の形態１による半導体電力変換装置の過電流保護装置の構成を示す回路図である。
【図２】この発明の実施の形態２による半導体電力変換装置の過電流保護装置の構成を示す回路図である。
【図３】実施の形態２による半導体電力変換装置の特性を示すグラフである。
【図４】実施の形態２による半導体電力変換装置の特性を示すグラフである。
【図５】この発明の実施の形態３による半導体電力変換装置の過電流保護装置の構成を示す回路図である。
【図６】この発明の実施の形態４による半導体電力変換装置の過電流保護装置の構成を示す回路図である。
【図７】この発明の実施の形態５による半導体電力変換装置の過電流保護装置の構成を示す回路図である。
【符号の説明】
【００５１】
１、２  ＩＧＢＴ素子、  １１、１２  電流検出用セル、  ２０、２１、２２  ゲート抵抗、  ３１、３２  抵抗、  ３３、３４  チップフェライトビーズ、  ３６、３７、３８  コモンモードチョークコイル、  ４０  過電流保護回路、  ４１  コンパレータ、
４２  論理回路、  ５０  ゲート駆動回路、  ５１、５２  ＭＯＳＦＥＴ、  ５３  ＮＯＴ回路、  ６０  過電流抑制回路、  ６１  トランジスタ、  ６２  抵抗、  ７１〜７６  配線インピーダンス。
【図１】
0004712024.tif 000002
【図２】
0004712024.tif 000003
【図３】
0004712024.tif 000004
【図４】
0004712024.tif 000005
【図５】
0004712024.tif 000006
【図６】
0004712024.tif 000007
【図７】
0004712024.tif 000008