(57)【特許請求の範囲】
【請求項１】
複数の走査線と該走査線と交差するように配置された複数の信号線とを含むカラー表示パネルの前記信号線に対応して複数の外部端子から電圧信号を出力する駆動回路を備え、
前記駆動回路は所定のタイミング信号に従って各色ごとに時分割で前記外部端子から前記電圧信号を出力し、
前記外部端子は複数のグループに分割され、
前記時分割による電圧信号の出力タイミングは前記グループ間で相違可能にされ、
表示モードを設定するためのレジスタを備え、前記レジスタに第１の値が設定された場合には前記時分割による電圧信号の出力タイミングが前記グループ間で同一とされ、前記レジスタに第２の値が設定された場合には前記時分割による電圧信号の出力タイミングが前記グループ間で互いに相違され、かつ相違される出力タイミングが周期的に変化するように制御されていることを特徴とする表示制御駆動装置。
【請求項２】
前記カラー表示パネルの表示領域の一部に表示を行なう機能を備え、該機能が有効化された場合に、表示が行なわれるべき領域の走査期間において前記走査線の選択タイミングを与える同期信号の周期が伸ばされて、前記時分割による電圧信号の出力タイミングが前記グループ間で互いに相違されることを特徴とする請求項１に記載の表示制御駆動装置。
【請求項３】
前記外部端子は２つのグループに分割され、前記２つのグループのうちひとつは前記カラー表示パネルの中心線の一方の側に配置されている前記信号線に前記電圧信号を供給するための前記外部端子を含み、前記２つのグループのうち他のひとつは前記中心線の他方の側に配置されている前記信号線に前記電圧信号を供給するための前記外部端子を含むことを特徴とする請求項１〜２のいずれかに記載の表示制御駆動装置。
【請求項４】
前記駆動回路の前段に表示されるべき画像データを保持するラッチ回路が設けられ、該ラッチ回路から前記駆動回路へ転送される画像データが、互いにタイミングが異なるクロック信号に同期して転送されることにより前記時分割による電圧信号の出力タイミングが前記グループ間でずれるようにされていることを特徴とする請求項１〜３のいずれかに記載の表示制御駆動装置。
【請求項５】
前記カラー表示パネルの１水平期間に対応した信号に応じて、複数水平期間ごとに前記出力順序が変化するように構成されていることを特徴とする請求項１〜４のいずれかに記載の表示制御駆動装置。
【請求項６】
前記カラー表示パネルの１画面の表示期間を示すフレーム周期信号に応じて、１フレーム周期または複数フレーム周期ごとに前記出力順序が変化するように構成されていることを特徴とする請求項１〜４のいずれかに記載の表示制御駆動装置。
【請求項７】
前記カラー表示パネルはカラー液晶パネルであり、前記出力順序は液晶パネルの画素を交流駆動するための周期を与えるべく生成される交流化信号に応じて周期的に変化するように構成されていることを特徴とする請求項１〜６のいずれかに記載の表示制御駆動装置。
【請求項８】
前記レジスタに設定される表示モードの１つは前記カラー表示パネルの表示領域の一部に表示を行なうモードであり、前記レジスタに該表示モードを指定する値が設定された場合に、前記表示領域の一部以外の領域の走査期間中は１水平期間を示す信号の周期が短縮され、前記表示領域の一部の走査期間中は１水平期間を示す信号の周期が伸ばされ、前記所定のタイミング信号は前記１水平期間を示す信号に応じて生成されることを特徴とする請求項１に記載の表示制御駆動装置。
【請求項９】
請求項１〜８のいずれかに記載の表示制御駆動装置と、複数の走査線と該走査線と交差するように配置された複数の信号線とを含み前記表示制御駆動装置の前記駆動回路から出力される前記電圧信号を入力端子に受け表示を行なうカラー表示パネルとを備えた表示システムであって、
前記カラー表示パネルは、
前記複数の走査線を順次駆動する走査線駆動回路と、前記入力端子と前記複数の信号線との間に設けられ前記駆動回路から出力される前記電圧信号を前記複数の信号線のいずれかに選択的に供給するスイッチ手段とを備え、前記走査線駆動装置のタイミング制御信号および前記スイッチ手段のタイミング制御信号が前記表示制御駆動装置から前記カラー表示パネルに供給されることを特徴とする表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、表示パネルを駆動する表示制御駆動装置さらには半導体集積回路化された表示制御駆動装置の駆動信号の出力方式に適用して有効な技術に関し、例えばＬＴＰＳ（低温ポリシリコン）液晶パネルを駆動する液晶表示制御駆動装置およびそれを用いた液晶表示システムに利用して有効な技術に関する。
【背景技術】
【０００２】
近年、携帯電話器やＰＤＡ（パーソナル・デジタル・アシスタンツ）などの携帯用電子機器の表示装置としては、一般に複数の表示画素がマトリックス状に２次元配列されたドットマトリックス型液晶パネルが用いられており、機器内部にはこの液晶パネルの表示制御を行なう半導体集積回路化された表示制御装置（液晶コントローラ）や液晶パネルを駆動する液晶ドライバもしくはドライバを内蔵した表示制御駆動装置（液晶コントローラドライバ）が搭載されている。
【０００３】
液晶ドライバは、ソース線への印加タイミングを与えるべく入力されたライン出力信号に同期して液晶パネルの駆動信号を出力する。従来の液晶ドライバにおいては、全ての出力端子から同一のタイミングで駆動信号が出力されるため、液晶パネルを駆動するための電流が集中し、瞬間的に大電流が流れ、この大電流によって電源ラインや信号ラインにスパイク状のノイズが発生したり、電源電圧が低下したりするという課題がある。
【０００４】
一般に、電子機器は、電波環境が複雑化するにつれ、機器単体だけでなく、構成されるシステムでのＥＭＩ（電気磁気障害）を考慮する必要があるが、上記従来の液晶ドライバを用いた液晶ディスプレイ装置においては、液晶パネルのソース線を同時に駆動するため、瞬間的に大電流が流れて電源ラインや信号ラインにスパイク状のノイズが発生することによって、ＥＭＩが生じるおそれがある。このＥＭＩの低減を図るためにも、液晶パネルを駆動するための電流が集中するのを防止する必要がある。そこで、複数のソース出力を例えば右半分と左半分のように２のグループに分割して、それぞれ出力タイミングをずらすことによって電流の集中を回避して、ＥＭＩの発生を抑制するようにしたソースドライバに関する発明が提案されている（特許文献１）。
【０００５】
一方、近年、液晶パネルには低温ポリシリコンを使用したＬＴＰＳ液晶パネルと呼ばれるものがある。液晶パネルはガラス基板を使用するため製造プロセスにおいて高温の工程を用いることができない。ＬＴＰＳ液晶パネルは、アモルファスシリコンをレーザーアニール等により多結晶化してポリシリコンに変質させたもので、アモルファスシリコンに比べてトランジスタの高速動作が可能であるという利点がある。
【０００６】
ところで、カラー液晶パネルはＲ（赤），Ｇ（緑），Ｂ（青）の３原色の画素を備えており、各画素には画素電極と該画素電極を充放電するＴＦＴ（薄膜トランジスタ）からなるスイッチ素子が設けられ、同一列の画素のスイッチ素子のソースは画像信号を伝達する共通の配線（ソース線あるいはデータ線と呼ばれる）に接続されている。
【０００７】
従来のカラー液晶パネルはソース線毎に外部端子が設けられているため、パネルの大きさすなわち表示ドット数が大きくなるほど外部端子数が多くなる。液晶パネルはこのパネルを駆動する半導体集積回路化された表示制御駆動装置に比べると大きいため、パネルの大型化に伴って外部端子数が増加してもそれほど問題はないが、半導体集積回路化される表示制御駆動装置は外部端子数の増加によってチップ面積およびパッケージの容積が大きくなるため、できるだけ外部端子数は少なくしたいという要望がある。
【０００８】
ＬＴＰＳ液晶パネルは、トランジスタが高速動作可能であるため、液晶パネル側にトランジスタからなるセレクタを設けて３色の画素の信号を共通の外部端子から時分割で入力させるように構成することができる。このように３色の画素の信号を共通の外部端子から時分割で入力させるようにした液晶コントローラドライバに関する発明としては、例えば特許文献２に開示されているものがある。
【特許文献１】特開２００３−２３３３５８号公報
【特許文献２】特開２００４−０２９５４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前記特許文献１に記載の発明においては、グループ化した単位でソース線を駆動する場合、例えば右半分のソース線を駆動したのち左半分のソース線を駆動するというように、タイミングはずれるものの分割したソース線間の駆動順序は固定されたままである。そのため、ＥＭＩ対策としてはある程度の効果が得られるものの、グループ化したソース線間の駆動順序が同じままであると、ソース線に印加された電圧はゲート線の信号によってオン、オフされるＴＦＴ（薄膜トランジスタ）を介して画素電極に印加されるため、ゲート線の電圧が立ち下がることによってソース線の電圧が画素電極に印加されなくなる。その結果、左右のソース線で実効電圧が僅かではあるがずれてしまい、それによって液晶パネルの表示画質が低下するおそれがある。
【００１０】
また、前記特許文献２に記載のＬＴＰＳ液晶パネル用のドライバにおいては、同一ラインの同一色の画素の駆動信号は同一のタイミングで変化させるようにしている。そのため、ピーク電流によるＥＭＩの発生が充分に抑制されていないという課題がある。そこで、ＬＴＰＳ液晶パネル用のドライバに特許文献１に記載の発明を適用し、同一ラインの同一色の画素の駆動信号を複数のグループに分けグループごとにタイミングをずらして駆動する方式が考えられる。
【００１１】
しかしながら、ＬＴＰＳ液晶パネル用のドライバにおいて、３色の画素の信号を共通の外部端子から時分割で入力させるようにする場合、１水平期間を３分割して各期間ごとに別の画素の信号を入力すると、各画素電極を充電するのに割り当てられる時間が１／３に減少する。その上、さらに各色の画素の駆動信号を複数のグループに分けてタイミングをずらして駆動すると、各画素電極を充電するのに割り当てられる時間がさらに減少する。そのため、液晶表示制御駆動装置側のドライバないしはアンプの駆動力を高くする必要があり、ピーク電流を有効に減らすことができないという課題がある。
【００１２】
この発明の目的は、ピーク電流を減らしてＥＭＩの発生を抑制することができる表示制御駆動装置（液晶コントローラドライバ、液晶駆動用半導体集積回路）を提供することにある。
【００１３】
この発明の他の目的は、ピーク電流を減らして電源供給能力を下げコストダウンを図ることができる表示制御駆動装置を提供することにある。
【００１４】
この発明のさらに他の目的は、ピーク電流を減らしてＥＭＩの発生を抑制しつつ高画質の表示駆動を行なうことができる表示モードを有する使い勝手の良い表示制御駆動装置を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、表示画像データを受けてカラー液晶パネルの信号線に印加されるべき画像信号を生成し、１ラインの同一色の画素の駆動信号をまとめて出力する液晶表示制御駆動装置において、同一色の画素の画像信号を複数のグループに分ける。そして、実質的なフレーム周期を落とすことができる期間においては、１水平期間に対応した周期を有するラインクロックの周期を延ばし、画像信号の出力タイミングを上記グループごとに僅かずつずらすとともに、各グループの出力順序を周期的に変化させるようにしたものである。
【００１６】
上記した手段によれば、画像信号の出力タイミングが各グループごとに僅かずつずれているため、電流が集中して表示パネルに流れるのを防止することができ、それによってＥＭＩを低減させることができる。また、１水平期間を示すラインクロックの周期を延ばして、画像信号の出力タイミングを上記グループごとに僅かずつずらすため、各画素電極を充電するのに割り当てられる時間が減少することがないので、液晶表示制御駆動装置側のドライバないしはアンプの駆動力を高くする必要もなく、ピーク電流を減らすことができる。その結果、ＥＭＩの発生を抑制することができるとともに、内部電源回路の電源供給能力を下げコストダウンを図ることができる。
【００１７】
さらに、各グループの出力順序が周期的に変化されることによって、平均すると各画素電極に画像信号が印加される時間が同じになり、それによって実効電圧が均一になり表示画質の低下を回避することができるようになる。これにより、ＥＭＩ対策のため表示パネルの複数の信号線（ソース線）を複数のグループに分けてグループ間で時間差をおいて駆動するようにした場合においても表示画質を低下させることのない表示制御駆動装置（液晶コントローラドライバ）を得ることができる。
【００１８】
ここで、上記実質的なフレーム周期を落とすことができる期間としては、例えば表示画面の一部の領域に表示（以下、パーシャル表示と称する）を行なうことで消費電力を低減させるような制御が可能なモードを有する液晶表示制御駆動装置におけるパーシャル表示モード設定期間がある。
【００１９】
また、望ましくは、グループ化した画像信号の出力順序を周期的に変化させる切替え回路を設け、該切替え回路の制御信号は液晶パネルの画素を交流駆動するための周期を与える交流化信号に基づいて生成し、該交流化信号の周期に応じて各グループの出力アンプの出力順序を変化させるようにする。交流化信号は液晶ドライバに必ず必要とされる信号である。そのため、切替え回路の制御信号を交流化信号に基づいて生成することによって、入力信号数や端子数を増加させたりシステム構成を大きく変更したりすることなく液晶パネルに流れる電流の集中を回避してＥＭＩの発生を抑制することができ、かつ高画質の表示駆動を行なうことができる液晶表示制御駆動装置を得ることができる。
【００２０】
さらに、同一ライン、同一色の画像信号を複数のグループに分け、画像信号の出力タイミングを各グループのごとに僅かずつずらすとともに、各グループ出力順序を周期的に変化させ、かつこのような時間差出力制御の機能を、有効にしたり無効にしたり設定するためのレジスタを設けるようにする。
【００２１】
液晶パネルを使用するシステムによってはライン出力タイミングの周期が短く画素電極の充電時間が十分に取れないものがあり、そのような液晶パネルは時間差出力制御の機能を有効にすると表示画質が低下するおそれがある。上記した手段によれば、使用する液晶パネルの特性に応じて時間差出力制御の機能を発現させたりその機能が発現しないようにしたりすることができる使い勝手の良い液晶表示制御駆動装置を得ることができる。出力アンプを複数のグループに分ける方法としては左右に２分してグループ化する方法が望ましいが、奇数番目の出力アンプと偶数番目の出力アンプをそれぞれグループ化する方法であってもよい。
【発明の効果】
【００２２】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本出願の発明に従うと、ピーク電流を減らしてＥＭＩの発生を抑制しつつ高画質の表示駆動を行なうことができる表示制御駆動装置（液晶コントローラドライバ、液晶駆動用半導体集積回路）を実現することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明を適用した液晶コントローラドライバ２００の一実施例を示す。特に制限されるものでないが、図１に示されている各回路ブロックは、公知の半導体製造技術により単結晶シリコンのような１個の半導体チップ上に半導体集積回路として構成される。
【００２４】
この実施例の液晶コントローラドライバ２００は、外部からの発振信号もしくは外部端子に接続された振動子からの発振信号に基づいてチップ内部の基準クロック信号ＣＫ０を生成する発振回路２０１、生成された基準クロック信号ＣＫ０に基づいてチップ内部の各種タイミング制御信号や周期や位相の異なる複数のクロック信号を発生するタイミング制御回路２１０を備える。
【００２５】
また、液晶コントローラドライバ２００は、外部のマイクロプロセッサもしくはマイクロコンピュータ（以下、マイコンと略す）からの指令に基づいてチップ内部全体を制御する制御部２２０、システムバスを介してマイコンとの間でレジスタへの設定データや画像データなどのデータの送受信を行なうシステム・インタフェース２０３を備える。さらに、液晶コントローラドライバ２００は、外部の不揮発性メモリ（ＥＥＰＲＯＭ）に対してシリアルにデータの書き込みや読み出しを行なうための制御信号ＳＣＳやクロック信号ＳＣＬ等を生成するＥＥＰＲＯＭ制御回路２０５を備えている。
【００２６】
また、この実施例の液晶コントローラドライバ２００には、表示データをビットマップ方式で記憶する表示メモリとしての表示ＲＡＭ（Random Access Memory）２３０、該表示ＲＡＭ２３０に対するアドレスを生成するアドレスカウンタ２３１を備える。さらに、表示ＲＡＭ２３０へ書き込むライトデータを保持するライトデータラッチ回路２３２、表示ＲＡＭ２３０から読み出されたデータを保持するリードデータラッチ回路２３３を備える。ライトデータラッチ回路２３２と前記システム・インタフェース２０３との間には、システム・インタフェース２０３に入力された１２ビットあるいは１６ビット、１８ビットのようなライトデータを一旦保持し、表示ＲＡＭ２３０のリード・ライト単位に適した２４ビットのようなデータとして表示ＲＡＭ２３０へ渡すバッファ用ラッチ回路２３４が設けられている。
【００２７】
前記制御部２２０には、この液晶コントローラドライバ２００の動作モードなどチップ全体の動作状態を制御するためのコントロールレジスタ２２２や、該コントロールレジスタ２２２の参照のためのインデックス情報を記憶するインデックスレジスタ２２１などが設けられている。コントロールレジスタ２２２には、図４のモードレジスタ２２２ａが含まれる。そして、外部のマイコンがインデックスレジスタ２２１に書込みを行なうことで実行するインストラクションを指定すると、制御部２２０が指定されたインストラクションに対応した制御信号を生成し出力する制御方式を採用している。制御部２２０の制御方式として、外部のマイコンからコマンドコードを受けると、このコマンドをデコードして制御信号を生成する方式を採用しても良い。
【００２８】
このように構成された制御部２２０による制御によって、液晶コントローラドライバ２００は、マイコンからの指令およびデータに基づいて液晶パネルに表示を行なう際に、表示データを表示ＲＡＭ２３０に順次書き込んでいく描画処理を行う。これと共に、表示ＲＡＭ２３０から周期的に表示データを読み出す読出し処理を行なって液晶パネルのソース線に印加する電圧信号（画像信号，ソース線駆動信号）を生成して出力する。表示ＲＡＭ２３０の後段には、表示のために読み出された画像データをラッチする第１ラッチ回路２４１、液晶の劣化を防止する交流駆動のためのデータに変換するＭ交流化回路２４２、第２ラッチ回路２４３、画像データに応じて液晶パネルのソース線に印加すべき電圧信号を生成して出力するソース線駆動回路２４４などが設けられている。
【００２９】
さらに、この実施例の液晶コントローラドライバ２００には、カラー表示や階調表示に適した波形信号を生成するのに必要な階調電圧を生成する階調電圧生成回路２４５、液晶パネルのγ特性に合わせた階調電圧を設定するγ調整回路２４６、外部の液晶パネルの動作を制御するのに必要な制御信号やクロック信号を生成するパネルインタフェース回路２４７等が設けられている。ソース線駆動回路２４４は、上記階調電圧生成回路２４５から供給される複数の階調電圧の中から表示画像データに応じた電圧を選択して液晶パネルのソース線に印加される電圧信号Ｓ１〜Ｓ２４０を出力する。
【００３０】
なお、この実施例の液晶コントローラドライバ２００は、液晶パネルの構成に応じてソース線駆動回路２４４から各画素のＲＧＢの駆動信号を共通の端子から時分割で出力するように構成されている。これとともに、液晶パネルに対していずれの色の画素駆動信号を出力しているかまた出力している期間を示すＲＧＢ指定信号ＭＰ＿Ｒ，ＭＰ＿Ｇ，ＭＰ＿Ｂとおよびそれらの反転信号／ＭＰ＿Ｒ，／ＭＰ＿Ｇ，／ＭＰ＿Ｂと１ラインの期間に相当するクロックＬＣＫ等を前記パネルインタフェース回路２４７により生成して出力するように構成されている。
【００３１】
また、液晶コントローラドライバ２００は、外部から供給される例えば３．３Ｖや２．５Ｖのような電圧IOVCCに基づいて１．５Ｖのような内部回路の動作に必要な内部電源電圧Ｖｄｄを生成する電圧レギュレータ２５１、該レギュレータに必要な基準電圧を生成する基準電圧生成回路２５２、階調電圧生成回路２４５やパネルインタフェース回路２４７に必要な電圧を生成する液晶駆動レベル発生回路２５３等が設けられている。
【００３２】
この実施例の液晶コントローラドライバ２００により駆動する液晶パネルは、表示画素がマトリックス状に配列されたドットマトリックス方式のカラー低温ポリシリコン（ＬＴＰＳ）ＴＦＴ液晶パネルであり、１画素は赤、青、緑の３ドットで構成されている。図２にＬＴＰＳ液晶パネルの概略構成が示されている。
【００３３】
液晶パネル１００は、特に制限されるものでないが、この実施例では、各ライン（行）毎に赤色（Ｒ），緑色（Ｇ），青色（Ｂ）の各色の画素が順に繰返し配置され、列方向には同一色の画素が並ぶように配置されている。各画素は、ＴＦＴからなるスイッチ素子ＳＷと、画素電極ＥＬとから構成され、画素電極と液晶を挟んで対抗する共通電極との間に形成される画素容量に対して画像信号に応じた電荷が蓄積される。
【００３４】
図２において、ＧＬ１〜ＧＬ３２０は同一ラインの画素のスイッチ素子のゲートが共通に接続されたゲート線で、各ゲート線は１フレーム周期に１回ずつ選択レベルにされ、選択レベルのゲート線に接続されているスイッチ素子がオン状態にされ、その他すべてオフ状態にされる。また、ＳＬ１〜ＳＬ７２０は同一列の画素のスイッチ素子のソースが共通に接続されたソース線で、このソース線を介して各画素に画像信号が伝達され画素電極に画像信号に応じた電荷が充電される。
【００３５】
この実施例の液晶パネル１００には、ソース線ＳＬ１〜ＳＬ７２０の数の１／３の数のセグメント端子Ｔ１〜Ｔ２４０が設けられ、各セグメント端子Ｔ１〜Ｔ２４０にはそれぞれ３個で１組のＲＧＢ選択用スイッチ素子Ｑ１〜Ｑ３，Ｑ４〜Ｑ６，……，Ｑ７１８〜Ｑ７２０を介してＲＧＢの各画素列に対応した３本のソース線群ＳＬ１〜ＳＬ３，ＳＬ４〜ＳＬ６，……，ＳＬ７１８〜ＳＬ７２０の中の１つが接続可能に構成されている。
【００３６】
ＲＧＢ選択用スイッチ素子Ｑ１〜Ｑ３，Ｑ４〜Ｑ６，……，Ｑ７１８〜Ｑ７２０は、液晶コントローラドライバ２００のパネルインタフェース回路２４７から出力されるＲＧＢ指定信号ＭＰ＿Ｒ，ＭＰ＿Ｇ，ＭＰ＿Ｂとそれらの反転信号／ＭＰ＿Ｒ，／ＭＰ＿Ｇ，／ＭＰ＿Ｂによって順次オン、オフ制御される。ＲＧＢ指定信号が差動の信号であるのは、選択用スイッチ素子Ｑ１〜Ｑ３，Ｑ４〜Ｑ６，……，Ｑ７１８〜Ｑ７２０として、それぞれＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴを並列に結合したトランスミッションゲートを使用しているためである。図２においては、紙面の都合で、一方のＭＯＳＦＥＴと一方の信号のみが示されている。
【００３７】
また、この実施例の液晶パネル１００には、ゲート線ＧＬ１〜ＧＬ３２０に対応してこれらを駆動するゲートドライバＤＲＶ１〜ＤＲＶ３２０がそれぞれ設けられているとともに、ゲート線ＧＬ１〜ＧＬ３２０と直交する方向に沿ってシフトレジスタ１２０が設けられている。さらに、液晶パネル１００には、液晶コントローラドライバ２００から供給される１フレーム期間を示す信号ＦＬＭやシフトレジスタＳＦＲのシフト方向を示す制御信号ＵＤ等に基づいてパネル内部の制御信号を生成する制御回路１１０が設けられている。
【００３８】
上記シフトレジスタ１２０を構成する各段のフリップフロップの出力は、上記ゲートドライバＤＲＶ１〜ＤＲＶ３２０の入力端子に供給されており、シフトレジスタ１２０が液晶コントローラドライバ２００から出力されるイネーブル信号ＧＥＮが有意なレベルにされると前記ラインクロックＬＣＫ１によって１フレーム周期をかけて"１"を一巡させる。これにより、各ゲート線が１フレーム周期に１回ずつ選択レベルにされる。
【００３９】
また、１本のゲート線が選択レベルにされている１水平期間にＲＧＢ指定信号ＭＰ＿Ｒ，ＭＰ＿Ｇ，ＭＰ＿Ｂが順にハイレベルに変化される。すると、液晶コントローラドライバ２００から供給される画像信号がスイッチ素子Ｑ１〜Ｑ７２０により３本一組のソース線の中から１本のソース線に画像信号が伝達される。また、液晶コントローラドライバ２００からは、図３に示すように、ラインクロックＬＣＫ１に同期して１水平期間内にＲＧＢの各画像信号Ｓ１〜Ｓ２４０がそれぞれ時分割で出力される。これにより、液晶パネルでは、ＲＧＢの各画素順に選択ゲート線に接続されている画素の電極に画像信号が印加されて画素容量が充電されるようになる。
【００４０】
さらに、本実施例の液晶コントローラドライバ２００においては、コントロールレジスタ２２２内に、ラインクロックＬＣＫ１の周期を伸ばして実質的なフレーム周期を遅くしても良い表示モードを設定するためのモードレジスタ２２２ａが設けられている。この実施例では、かかるモードの例として表示画面（液晶パネル）の一部の領域に表示を行なうパーシャル表示を想定している。
【００４１】
図４には、上記モードレジスタ２２２ａに「１」が設定された場合に、ラインクロックの周期を伸ばすとともに、ソース線駆動回路２４４から出力される画像信号Ｓ１〜Ｓ２４０の出力タイミングを変化させるための具体的な回路の一例が示されている。
【００４２】
図４において、２１１は発振回路２０１により生成された基準クロック信号ＣＫ０を分周する分周回路、２１２は分周回路２１１により分周されたクロックの中から所定の周波数のクロックを選択するセレクタである。２１３は遅延回路や論理ゲート回路などから成り上記セレクタ２１２により選択されたクロックに基づいてラインクロックＬＣＫ０や画像信号Ｓ１〜Ｓ２４０の出力タイミングを与えるクロックＣＫ１，ＣＫ２を生成するパルス生成回路である。また、２１４はクロックＣＫ１，ＣＫ２を適宜選択してソース線駆動回路２４４の前段のラッチ回路２４３へ供給するクロック選択切替回路、２１５はラインクロックＬＣＫ０を分周して上記クロック選択切替回路２１４の制御信号ＳＣＳを生成する分周回路であり、これらの回路は図１のタイミング発生回２１０内に設けられている。
【００４３】
クロックＣＫ２はクロックＣＫ１よりも位相が少し遅れている信号である。図４には示されていないが、分周回路２１１により分周されたクロックをさらに分周してフレーム同期信号ＦＬＭを生成する回路や分周回路２１１等により取り出されたクロックに基づいて表示ＲＡＭ２３０やラッチ回路２４１、Ｍ交流化回路２４２などに対するタイミング信号を生成する回路が設けられている。
【００４４】
この実施例では、モードレジスタ２２２ａにフレーム周期を伸ばしても良い表示モードが設定されていると、該レジスタの出力をイネーブル信号ＥＮとして、クロック選択切替回路２１４が分周回路２１５からの制御信号ＳＣＳにより所定の周期でクロックＣＫ１，ＣＫ２をスルーまたは交差させてラッチ回路２４３へ供給する。所定の周期は分周回路２１５の分周比によって決定される。図４の実施例のように分周回路２１５がシリーズに接続された３個のフリップフロップからなる場合、所定の周期はラインクロックＬＣＫ０の４周期に相当する時間となる。
【００４５】
ラッチ回路２４３は２４０個の画像データを保持可能であり、そのうち半数ずつデータ出力タイミングを変えられるように構成されている。具体的には、モードレジスタ２２２ａが通常モードに設定されている場合、イネーブル信号ＥＮがロウレベルとされ、クロック選択切替回路２１４はクロックＣＫ１をラッチ回路２４３の２つのグループに共通に供給する。これにより、ラッチ回路２４３は２４０個の画像データを同時にソース線駆動回路２４４へ出力し、ソース線駆動回路２４４の出力信号は２４０本同時に変化することとなる。
【００４６】
一方、モードレジスタ２２２ａにフレーム周期を伸ばしても良い表示モードが設定されると、イネーブル信号ＥＮがハイレベルにされ、クロック選択切替回路２１４が所定の周期でクロックＣＫ１，ＣＫ２をスルーまたは交差させてラッチ回路２４３へ供給する。これにより、ラッチ回路２４３は、２４０個の画像データのうち半数（左側半分Ｓ１〜Ｓ１２０）を先ずクロックＣＫ１に同期して出力し、続いて残りの半数の画像データ（右側半分Ｓ１２１〜Ｓ２４０）をクロックＣＫ２に同期して出力する。これをラインクロックＬＣＫ０の４周期の間続けるつまり４ライン分の画像データ（２４０×３×４）を出力すると、クロックＣＫ１，ＣＫ２が交差されてラッチ回路２４３へ供給される。
【００４７】
すると、ラッチ回路２４３は、左右の画像データの出力順を逆にして、先ず２４０個の画像データのうち右側半分（Ｓ１２１〜Ｓ２４０）をクロックＣＫ１に同期して出力し、続いて左側半分の画像データ（Ｓ１〜Ｓ１２０）をクロックＣＫ２に同期して出力する。これをラインクロックＬＣＫ０の４周期の間続けると再びデータの出力順を入れ替えて半数ずつ出力する。そして、ラッチ回路２４３から出力された画像データに応じた駆動信号がソース線駆動回路２４４により生成されて出力されるため、ソース線駆動信号の出力タイミングも半数ずつずれることになる。
【００４８】
このように、画像データの出力タイミングを半数ずつずらすとともに、クロックＣＫ１，ＣＫ２に同期して液晶パネル側のＲＧＢ選択用スイッチＱ１〜Ｑ７２０の制御パルスＭＰ＿Ｒ，ＭＰ＿Ｇ，ＭＰ＿Ｂを順に出力することによって、図５のように、ソース線ＳＬ〜ＳＬ１２０の立ち上げタイミングを半数ずつずらすことができる。これによって、液晶パネル全体に流れる電流のピークを抑えることができる。さらに、分周回路２１５からの信号と交流化信号Ｍとを組み合わせて、クロック選択切替回路２１４における切替えタイミングを制御するように構成してもよい。これにより、表示領域の所定の部分のみが遅延したソース信号で駆動されるのを回避して、タイミングをずらすことによる画質の低下を防止することができる。
【００４９】
なお、フレーム周期を伸ばしても良いモードでのみ出力タイミングをずらしているのは、通常のモードでは、１水平期間の周期が短いため、クロックＣＫ１とＣＫ２の時間のずれを大きくすると画素の充電時間が充分にとれなくなるためである。以下、その理由を説明する。前述したように、ソース線駆動信号は、液晶パネル側において、ラインごとにＲＧＢ選択用スイッチＱ１〜Ｑ７２０を介して各ソース線ＳＬ１〜ＳＬ７２０に順次取り込まれる。そして、ソース線の電圧が画素電極に印加されるのは、パネルの信号入力端子Ｔ１〜Ｔ２４０とソース線Ｓ１〜Ｓ７２０とがＲＧＢ選択用スイッチＱ１〜Ｑ７２０により接続されゲートドライバＤＲＶ１〜ＤＲＶ３２０によって画素のスイッチがオン状態にされている期間だけである。
【００５０】
したがって、ＲＧＢ選択用スイッチＱ１〜Ｑ７２０がオフされるとソース線への駆動信号の印加が終了し、画素のスイッチがオフされると画素容量の充電が終了する。つまり、ソース線駆動信号の出力タイミングを半数だけ遅らせると、ＲＧＢ選択用スイッチＱ１〜Ｑ７２０の切替えとゲート線のレベル変化は１ラインごとに同時であるため、充電時間が短くなることにより表示画質が低下するおそれがある。一方、画素の充電時間を充分に確保するため、クロックＣＫ１とＣＫ２の時間のずれを小さくするとピーク電流を充分に抑えることができない。
【００５１】
そこで、本実施例では、フレーム周期を伸ばしても良いモードでのみ出力タイミングをずらすようにしている。ただし、１ラインの半分の画素同士で充電時間の差異が生じるのは回避できないので、数１０フレームわたるような長い時間では、画面の右半分と左半分とで実効電圧が異なって表示画質が低下するおそれがある。しかるに、本実施例では、ラインクロックＬＣＫ０の４周期ごとに半数のデータの出力順を入れ替えるようにしているため、複数フレームにわたるような長い時間においては各画素に印加される実効電圧が平均化され表示画質の低下を抑えることができる。ところで、ラッチ回路２４３が前段の交流化回路２４２から出力される画像データをラッチするタイミングは、表示モードのいかんにかかわらず２４０個同時であり、そのラッチタイミング与える信号はパルス生成回路２１３において１水平期間を示す信号（ラインクロックＬＣＫ０）に同期して生成される。
【００５２】
さらに、本実施例の液晶コントローラドライバは、モードレジスタ２２２ａに、低消費電力化のため図６に示すような表示領域ＦＬＤの一部の領域ＰＤＴに表示を行なうパーシャル表示モードが設定されていると、図７に示されているように、走査ラインがパーシャル表示開始位置ＰＳＰに来るまではラインクロックＬＣＫ０の周波数を高める。つまり、セレクタ２１２を切り替えて分周回路２１１から周波数の高いクロックφ１をパルス生成回路２１３へ供給させてラインクロックＬＣＫ０を生成させる。そして、走査ラインがパーシャル表示開始位置ＰＳＰに来ると、セレクタ２１２を切り替えて分周回路２１１から周波数の低いクロックφ３をパルス生成回路２１３へ供給させてラインクロックＬＣＫ０の周波数を低くする。つまり、ラインクロックＬＣＫ０の周期を長くするようになっている。
【００５３】
そして、走査ラインがパーシャル表示終了位置ＰＥＰに来ると、セレクタ２１２を切り替えて分周回路２１１から再び周波数の高いクロックφ１をパルス生成回路２１３へ供給させてラインクロックＬＣＫ０の周波数を高くする。なお、通常モードでは、セレクタ２１２によりφ１とφ３の中間の周波数のクロックφ２が選択されてパルス生成回路２１３へ供給され続け、図７の期間Ｔ１のように、１フレーム周期の間ずっと同一周波数のラインクロックＬＣＫ０が生成される。これにより、パーシャル表示モードの１フレームの期間と通常モードの１フレームの期間はほぼ同じ長さにされる。
【００５４】
ここで、パーシャル表示開始位置ＰＳＰと終了位置ＰＥＰは、モード開始前に予め所定のレジスタに設定しておくようにすることができる。図６において、ＢＰはバックポーチ、ＦＰはフロントポーチであり、フレーム周期はバックポーチＢＰと表示領域ＦＬＤとフロントポーチＦＰの長さによって変えることができる。また、パーシャル表示の際には、パネル上のゲートドライバによるゲート選択時間も伸ばす必要があるため、シフトレジスタ１２０に供給されるラインクロックＬＣＫ１の周期もタイミング発生回路２１０内のラインクロックＬＣＫ０の周期と同様に伸ばされる。また、パーシャル表示の際のラインクロックＬＣＫ０，ＬＣＫ１の周期を設定するため、例えばコントロールレジスタ２２２内にラインクロックＬＣＫ０を生成する分周器（図示略）の分周比を設定できるように構成される。
【００５５】
図８には、本発明に係る液晶表示制御駆動装置（液晶コントローラドライバ）を備えた携帯電話器の全体構成を示すブロック図が示されている。
この実施例の携帯電話器は、表示部としての液晶パネル１００、送受信用のアンテナ１２０、音声出力用のスピーカ１３０、音声入力用のマイクロホン１４０、ＣＣＤ（チャージ・カップルド・デバイス）やＭＯＳセンサなどからなる固体撮像素子１５０を備える。また、前記固体撮像素子１５０からの画像信号を処理するＤＳＰなどからなる画像信号処理回路２６０、本発明に係る液晶コントロールドライバ２００、スピーカ１３０やマイクロホン１４０の信号の入出力を行なう音声インタフェース２６１、アンテナ１２０との間の信号の入出力を行なう高周波インタフェース２６２を備える。さらに、音声信号や送受信信号に係る信号処理等を行なうベースバンド部２７０、ＭＰＥＧ方式等に従った動画処理等マルチメディア処理機能や解像度調整機能、ジャヴァ高速処理機能等を有するマイクロプロセッサなどからなる動画処理回路（アプリケーションプロセッサ）２８０、電源用ＩＣ２８１およびデータ記憶用のメモリ２８２等を備えなる。アプリケーションプロセッサ２８０は、固体撮像素子１５０からの画像信号の他、高周波インタフェース２６２を介して他の携帯電話器から受信した動画データも処理する機能を有する。
【００５６】
一点鎖線Ａで囲まれた部分のＩＣや部品はプリント配線基板のような１枚の基板上に搭載される。これまで液晶コントロールドライバ２００は同じ基板上に実装されることが多かったが、最近では携帯電話などの携帯端末の小型・薄型化のため、液晶コントロールドライバ２００及び電源用ＩＣ２８１は液晶パネル１００のガラス上にＣＯＧ（Chip on Glass）実装されることが増えている。画像信号処理回路２６０と液晶コントロールドライバ２００とベースバンド部２７０とアプリケーションプロセッサ２８０およびメモリ２８２はシステムバス２９１を介して接続され、液晶コントロールドライバ２００とアプリケーションプロセッサ２８０およびメモリ２８２はさらに表示データバス２９２に接続されている。
【００５７】
なお、上記ベースバンド部２７０は、例えばＤＳＰなどからなり音声信号処理を行なう音声信号処理回路２７１、カスタム機能（ユーザ論理）を提供するＡＳＩＣ２７２、ベースバンド信号の生成や表示制御、システム全体の制御等を行なうデータ処理装置としてのマイクロプロセッサもしくはマイコン２７３等により構成される。
【００５８】
所定のブロック単位で一括消去可能なフラッシュメモリ２８３は、表示制御を含む携帯電話器システム全体の制御プログラムや制御データが記憶される。メモリ２８２は、さまざまな画像処理を行った画像データ等が保存されるフレームバッファ等として用いられ，通常ＳＲＡＭやＳＤＲＡＭが用いられる。液晶コントローラドライバ２００に接続されたＥＥＰＲＯＭには、使用する液晶パネルのγ特性、フレーム周波数などの仕様が格納される。
【００５９】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、実質的なフレーム周波数を下げることができる表示モードの例として、液晶パネルの表示画面の一部に表示を行なうパーシャル表示モードをあげたが、それに限定されるものでなく、表示画面の全体に表示を行なう場合であってもシステムによってはフレーム周波数を下げることができる場合があれば、そのような場合にも適用することができる。
【００６０】
また、前記実施例では、画素データを保持するラッチ回路２４３からソース線駆動回路２４４へデータを転送するタイミングを１ラインの半分ずつずらすようにした場合を説明したが、回路形式によってはソース線駆動回路２４４から液晶パネルへ出力するタイミングを１ラインの半分ずつずらすように構成することも可能である。
【００６１】
さらに、前記実施例では、１ラインの同一色の右半分と左半分のソース線に対応した画像データの転送タイミングをずらすようにしたが、１ラインのうち同一色の奇数番目のソース線のデータと偶数番目のソース線のデータとに分けてタイミングをずらすように構成することも可能である。さらに、実施例では、同一色のソース線を２つのグループに分けて出力タイミングをずらすようにしているが、周期的に余裕があれば、３つ以上のグループに分けて出力タイミングをずらすようにしてもよい。
【００６２】
また、前記実施例では、ラインクロックＬＣＫ０を分周してクロック選択切替回路２１４の制御信号ＳＣＳを生成する分周回路２１５を設けて複数ラインごとにタイミングを遅くするグループを切り替えているが、分周回路２１５にフレーム周期を示す信号（ＦＬＭ等）を入れて複数フレームごとにタイミングを遅くするグループを切り替えてもよい。また、前記実施例では、ラッチ回路２４３へ供給する出力タイミングを与えるクロックＣＫ１，ＣＫ２を切り替えて、画像データの転送タイミングをずらすようにしているが、ラッチ回路２４３の出力側にソース線の半分の数の遅延回路を設けて、該遅延回路を通過させる画像データを、制御信号ＳＣＳで切り替えるように構成しても良い。この場合、クロックＣＫ１，ＣＫ２は不要となる。
【００６３】
さらに、前記実施例では、実質的なフレーム周波数を下げることができる表示モードを設定するためのレジスタを設けて、このレジスタへの設定が行なわれた場合に出力タイミングをずらすようにしているが、モードレジスタの代わりにフレーム周期を監視する回路を液晶コントローラドライバ内に設ける。そして、実質的なフレーム周波数を下がったとみなせるような場合に自動的に出力タイミングをずらすように構成することも可能である。また、フレーム周期の長さに応じて出力タイミングをずらすグループの数を変えるようにしても良い。つまり、フレーム周期が長いほどグループの数を多くすることができる。
【産業上の利用可能性】
【００６４】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＬＴＰＳカラー液晶パネルを駆動する液晶コントローラドライバに適用したものについて説明したが、本発明はそれに限定されるものでなく、ＬＴＰＳ以外の液晶パネルや有機ＥＬ表示パネルを駆動する液晶コントローラドライバにも適用することができる。また、本発明の液晶コントローラドライバは、携帯電話機用液晶ディスプレイを駆動する場合は勿論のこと、ノートパソコンやＰＤＡの液晶モニタを駆動する液晶コントローラドライバにも適用することができる。
【図面の簡単な説明】
【００６５】
【図１】本発明を適用した液晶コントローラドライバの概略構成を示すブロック図である。
【図２】本発明を適用した液晶コントローラドライバにより駆動されるＬＴＰＳ液晶パネルの構成例を示す回路構成図である。
【図３】本発明を適用した液晶コントローラドライバから出力される通常モードでのソース線駆動信号の出力タイミングを示すタイミングチャートである。
【図４】本発明を適用した液晶コントローラドライバにおけるタイミング発生回路内の要部の回路構成例を示すブロック図である。
【図５】本発明を適用した液晶コントローラドライバから出力される実質的なフレーム周期が遅いモードでのソース線駆動信号の出力タイミングを示すタイミングチャートである。
【図６】実施例の液晶コントロールドライバを適用したシステムにおいてパーシャル表示を行なう場合の表示画面と表示エリアとの関係を示す説明図である。
【図７】実施例の液晶ドライバにおいて、パーシャル表示モードでのゲートイネーブル信号とラインクロックとの関係を示すタイミングチャートである。
【図８】本発明の液晶コントローラドライバを使用した携帯電話機のシステム構成例を示すブロック図である。
【符号の説明】
【００６６】
１００  液晶パネル
２００  液晶表示制御駆動装置（液晶コントローラドライバＩＣ）
２０１  発振回路
２１０  タイミング発生回路
２１１  分周回路
２１４  クロック選択切替回路
２２０  制御部
２２２  コントロールレジスタ
２２２ａ  モードレジスタ
２３０  表示ＲＡＭ
２４１，２４３  表示画像データラッチ回路
２４４  ソース線駆動回路
２４５  階調電圧生成回路
Ｓ１〜Ｓ２４０  ソース線駆動信号
ＳＬ１〜ＳＬ２４０  液晶パネルのソース線
ＣＫ０  基準クロック信号
ＬＣＫ０，ＬＣＫ１  １水平期間を示すラインクロック
ＦＬＭ  １フレーム期間を示すクロック
【図１】
0004822406.tif 000002
【図２】
0004822406.tif 000003
【図３】
0004822406.tif 000004
【図４】
0004822406.tif 000005
【図５】
0004822406.tif 000006
【図６】
0004822406.tif 000007
【図７】
0004822406.tif 000008
【図８】
0004822406.tif 000009