(57)【特許請求の範囲】
【請求項１】
複数行の走査線と複数列のデータ線との交差に対応して設けられ、各々は、前記走査線が選択されたときの、前記データ線にサンプリングされたデータ信号に応じた階調となる複数の画素と、
前記複数行の走査線を所定の順番で選択する走査線駆動回路と、
前記複数行の走査線のうち一の走査線を選択する期間を、第１期間および第２期間とに分割するとともに、前記複数列のデータ線をそれぞれ２ｍ列毎で構成する複数のブロックに分け、前記第１期間において、前記各ブロックに属するデータ線のうち奇数列または偶数列の一方のデータ線をｍ（ｍは２以上の整数）列ずつ選択し、前記第２期間において、前記各ブロックに属するデータ線のうち奇数列または偶数列の他方のデータ線を前記ｍ列ずつ選択し、前記一の走査線の次の走査線を選択する期間の第１期間において、前記各ブロックに属するデータ線のうち奇数列または偶数列の他方のデータ線を前記ｍ列ずつ選択し、前記第２期間のいて、前記各ブロックに属するデータ線のうち奇数列または偶数列の一方のデータ線を前記ｍ列ずつ選択して、ｍ本の画像信号線に供給されたデータ信号を、それぞれ選択したｍ列のデータ線にサンプリングするデータ線駆動回路と、
を具備することを特徴とする電気光学装置。
【請求項２】
前記データ線駆動回路は、一の垂直走査期間にわたる前記各第１期間と前記各第２期間のそれぞれにおける前記各ブロックに属するデータ線のうちの奇数列または偶数列のデータ線のｍ列ずつの選択と、前記一の垂直走査期間の次の垂直走査期間にわたる前記各第１期間と前記各第２期間のそれぞれにおける前記各ブロックに属するデータ線のうちの奇数列または偶数列のデータ線のｍ列ずつの選択とを入れ替える
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記走査線駆動回路は、前記複数行の走査線を、当該走査線の配列方向に沿って少なくとも第１群および第２群に分ける一方、垂直走査期間を少なくとも第１および第２フィールドに分け、前記第１および第２フィールドのそれぞれにおいて、前記第１および第２群に属する走査線を交互に、かつ、所定の方向に向かって順番に選択する
ことを特徴とする請求項１に記載の電気光学装置。
【請求項４】
前記データ線駆動回路は、前記第１フィールドにおいて、前記データ信号の電圧を、所定の電位を基準にして高位側または低位側の一方とし、前記第２フィールドにおいて、前記データ信号の電圧を高位側または低位側の他方とする
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
請求項１乃至４のいずれかに記載の電気光学装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、いわゆる相展開したデータ信号をサンプリングしたときに生じる表示品位の
低下を目立たなくする技術に関する。
【背景技術】
【０００２】
近年では、液晶などの表示パネルを用いて小型縮小画像を形成するとともに、この小型
縮小画像を光学系によって拡大投射するプロジェクタが普及しつつある。プロジェクタは
、それ自体で画像を作成する機能はなく、パソコンやテレビチューナなどの上位装置から
画像データ（または画像信号）の供給を受ける。この画像データは、画素の階調（明るさ
）を指定するものであって、マトリクス状に配列する画素を垂直および水平走査した形式
で供給されるので、プロジェクタに用いられる表示パネルについても、この形式に準じて
駆動するのが適切である。このため、プロジェクタに用いられる表示パネルでは、走査線
を１行ずつ所定の順番に選択するとともに、１行の走査線が選択される期間において１列
ずつデータ線を順番に選択して、選択したデータ線に対して、画像データを液晶の駆動に
適するように変換したデータ信号を供給する、という点順次方式で駆動するのが一般的で
あった。
【０００３】
一方、最近では、ハイビジョンなどのように表示画像の高精細化が進行している。表示
画像の高精細化は、走査線の行数およびデータ線の列数を増加させることによって達成す
ることができるが、フレーム周波数は固定であるので、走査線行数の増加によって１水平
走査期間が短縮し、さらに、点順次方式では、データ線列数の増加によって、データ線の
選択期間も短縮する。このため、点順次方式では、高精細化が進行するにつれてデータ線
にデータ信号を供給する時間を充分に確保できなくなって、画素への書き込みが不十分と
なり始めた。
そこで、書き込み不足を解消する目的で、相展開駆動という方式が考え出された（特許
文献１参照）。この相展開駆動は、データ線を予め定められた列毎に、例えば３列毎（特
許文献１では６列毎）にまとめ、１水平走査期間において３列ずつ所定の順番で選択する
とともに、選択した３列のデータ線に、時間軸に対し３倍に伸長したデータ信号をそれぞ
れに供給する、という方式である。この相展開駆動方式では、データ線にデータ信号を供
給する時間を、点順次方式と比較して、この例では３倍確保することができるので、高精
細化に適している、と考えられた。
【特許文献１】特開２０００−１１２４３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、このような相展開駆動方式では、同時に選択する３列毎の周期で画素の階調
が微妙に異なってしまう、という縦スジ状のムラが発生して、表示品位の低下が目立つよ
うになった。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、相展開駆
動方式を採用する場合において、表示品位の低下を目立たなくした電気光学装置、その駆
動方法、駆動回路および電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明にあっては、複数行の走査線と複数列のデータ線との
交差に対応して設けられ、各々は、前記走査線が選択されたときの、前記データ線にサン
プリングされたデータ信号に応じた階調となる複数の画素を備えた電気光学装置の駆動方
法であって、前記複数行の走査線を所定の順番で選択し、前記走査線の１行を選択する期
間を、第１期間および第２期間に分割するとともに、前記第１期間にわたって、奇数列ま
たは偶数列の一方のデータ線をｍ（ｍは２以上の整数）列ずつ選択し、前記第２期間にわ
たって、奇数列または偶数列の他方のデータ線を前記ｍ列ずつ選択し、ｍ本の画像信号線
に供給されたデータ信号を、それぞれ選択したｍ列のデータ線にサンプリングすることを
特徴とする。本発明によれば、データ信号が同時にサンプリングされるｍ列のデータ線が
奇数列、偶数列に分散するので、表示品位の低下を目立たなくすることが可能となる。
【０００６】
本発明において、前記複数列のデータ線を２ｍ列毎にブロック化し、前記第１および第
２期間のそれぞれにおいて前記ブロックを順番に指定し、前記第１期間において、指定し
たブロックに属するデータ線のうち奇数列または偶数列の一方のデータ線をｍ列選択し、
前記第２期間において、指定したブロックに属するデータ線のうち奇数列または偶数列の
他方のデータ線をｍ列選択しても良い。
また、本発明において、第１に、一の走査線を選択した期間の第１期間で奇数列のデー
タ線をｍ列ずつ選択し、その第２期間で偶数列のデータ線を前記ｍ列ずつ選択し、当該一
の走査線の次の走査線を選択する期間の第１期間で偶数列のデータ線をｍ列ずつ選択し、
その第２期間で奇数列のデータ線を前記ｍ列ずつ選択する方法、第２に、一の垂直走査期
間にわたって前記各第１期間に奇数列のデータ線をｍ列ずつ選択し、前記各第２期間に偶
数列のデータ線を前記ｍ列ずつ選択し、当該一の垂直走査期間の次の垂直走査期間にわた
って前記各第１期間に偶数列のデータ線をｍ列ずつ選択し、前記各第２期間に奇数列のデ
ータ線を前記ｍ列ずつ選択する方法、または、第３に、一の垂直走査期間において、奇数
行の走査線を選択した期間のうちの第１期間で奇数列のデータ線をｍ列ずつ選択し、その
第２期間で偶数列のデータ線を前記ｍ列ずつ選択するとともに、当該奇数行の走査線の次
の偶数行の走査線を選択した期間のうちの第１期間で偶数列のデータ線をｍ列ずつ選択し
、その第２期間で奇数列のデータ線を前記ｍ列ずつ選択し、当該一の垂直走査期間の次の
垂直走査期間において、奇数行の走査線を選択した期間のうちの第１期間で偶数列のデー
タ線をｍ列ずつ選択し、その第２期間で奇数列のデータ線を前記ｍ列ずつ選択するととも
に、当該奇数行の走査線の次の偶数行の走査線を選択した期間のうちの第１期間で奇数列
のデータ線をｍ列ずつ選択し、その第２期間で偶数列のデータ線を前記ｍ列ずつ選択する
方法としても良い。
【０００７】
また、本発明において、一の垂直走査期間において、奇数行の走査線を選択した期間の
うちの第１期間で奇数列のデータ線をｍ列ずつ選択し、その第２期間で偶数列のデータ線
を前記ｍ列ずつ選択するとともに、当該奇数行の走査線の次の偶数行の走査線を選択した
期間のうちの第１期間で偶数列のデータ線をｍ列ずつ選択し、その第２期間で奇数列のデ
ータ線を前記ｍ列ずつ選択し、当該一の垂直走査期間の次の垂直走査期間において、奇数
行の走査線を選択した期間のうちの第１期間で偶数列のデータ線をｍ列ずつ選択し、その
第２期間で奇数列のデータ線を前記ｍ列ずつ選択するとともに、当該奇数行の走査線の次
の偶数行の走査線を選択した期間のうちの第１期間で奇数列のデータ線をｍ列ずつ選択し
、その第２期間で偶数列のデータ線を前記ｍ列ずつ選択して、いわゆる領域走査駆動方式
を併用しても良い。
領域走査駆動方式を併用する場合、前記複数の走査線を、当該走査線の配列方向に沿っ
て少なくとも第１群および第２群に分ける一方、垂直走査期間を少なくとも第１および第
２フィールドに分け、前記第１および第２フィールドのそれぞれにおいて、前記第１およ
び第２群に属する走査線を交互に、かつ、所定の方向に向かって順番に選択する方法が好
ましく、また、前記第１フィールドにおいて、前記データ信号の電圧を、所定の電位を基
準にして高位側または低位側の一方とし、前記第２フィールドにおいて、前記データ信号
の電圧を高位側または低位側の他方とする方法が好ましい。
さらに、領域走査駆動方式を併用する場合、一の垂直走査期間において、前記第１群に
属する一の走査線を選択した期間のうちの第１期間で奇数列のデータ線をｍ列ずつ選択し
、その第２期間で偶数列のデータ線を前記ｍ列ずつ選択し、前記第２群に属する一の走査
線を選択した期間のうちの第１期間で奇数列のデータ線をｍ列ずつ選択し、その第２期間
で偶数列のデータ線を前記ｍ列ずつ選択し、前記第１群に属する一の走査線の次の走査線
を選択した期間のうちの第１期間で偶数列のデータ線をｍ列ずつ選択し、その第２期間で
奇数列のデータ線を前記ｍ列ずつ選択し、前記第２群に属する一の走査線の次の走査線を
選択した期間のうちの第１期間に偶数列のデータ線をｍ列ずつ選択し、その第２期間で奇
数列のデータ線を前記ｍ列ずつ選択し、当該一の垂直走査期間の次の垂直走査期間におい
て、前記第１群に属する一の走査線を選択した期間のうちの第１期間で偶数列のデータ線
をｍ列ずつ選択し、その第２期間で奇数列のデータ線を前記ｍ列ずつ選択し、前記第２群
に属する一の走査線を選択した期間のうちの第１期間で偶数列のデータ線をｍ列ずつ選択
し、その第２期間で奇数列のデータ線を前記ｍ列ずつ選択し、前記第１群に属する一の走
査線の次の走査線を選択した期間のうちの第１期間で奇数列のデータ線をｍ列ずつ選択し
、その第２期間で偶数列のデータ線を前記ｍ列ずつ選択し、前記第２群に属する一の走査
線の次の走査線を選択した期間のうちの第１期間で奇数列のデータ線をｍ列ずつ選択し、
その第２期間で偶数列のデータ線を前記ｍ列ずつ選択するのが望ましい。
【０００８】
また、本発明は、複数行の走査線と複数列のデータ線との交差に対応して設けられ、各々は、前記走査線が選択されたときの、前記データ線にサンプリングされたデータ信号に応じた階調となる複数の画素を備えた電気光学装置の駆動方法であって、前記複数行の走査線を所定の順番で選択し、前記複数列のデータ線を２列毎にブロック化するとともに、前記走査線の１行の選択期間を第１期間および第２期間とに分割し、前記第１期間にわたって奇数または偶数の一方のブロックを順番に選択し、選択したブロックに属する２列のデータ線を選択し、前記第２期間にわたって奇数または偶数の他方のブロックを順番に選択し、選択したブロックに属する２列のデータ線を選択し、２本の画像信号線に供給されたデータ信号を、それぞれ選択した２列のデータ線にサンプリングしても良い。
なお、本発明は、電気光学装置の駆動方法のほか、駆動回路や電気光学装置としても、さらには、電気光学装置を有する電子機器としても概念することが可能である。
本発明の電気光学装置の一態様は、複数行の走査線と複数列のデータ線との交差に対応して設けられ、各々は、前記走査線が選択されたときの、前記データ線にサンプリングされたデータ信号に応じた階調となる複数の画素と、前記複数行の走査線を所定の順番で選択する走査線駆動回路と、前記複数行の走査線のうち一の走査線を選択する期間を、第１期間および第２期間とに分割するとともに、前記複数列のデータ線をそれぞれ２ｍ列毎で構成する複数のブロックに分け、前記第１期間において、前記各ブロックに属するデータ線のうち奇数列または偶数列の一方のデータ線をｍ（ｍは２以上の整数）列ずつ選択し、前記第２期間において、前記各ブロックに属するデータ線のうち奇数列または偶数列の他方のデータ線を前記ｍ列ずつ選択し、前記一の走査線の次の走査線を選択する期間の第１期間において、前記各ブロックに属するデータ線のうち奇数列または偶数列の他方のデータ線を前記ｍ列ずつ選択し、前記第２期間のいて、前記各ブロックに属するデータ線のうち奇数列または偶数列の一方のデータ線を前記ｍ列ずつ選択して、ｍ本の画像信号線に供給されたデータ信号を、それぞれ選択したｍ列のデータ線にサンプリングするデータ線駆動回路と、を具備することを特徴とする。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態について図面を参照して説明する。
【００１０】
＜第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置の全体構成を示すブロック図である
。この図に示されるように、電気光学装置１は、表示パネル１０と処理回路２０とに大別
される。このうち、処理回路２０は、表示パネル１０の動作等を制御する回路であって、
プリント基板に実装された回路モジュールであり、表示パネル１０とは、ＦＰＣ（Flexib
le Printed Circuit）基板等によって接続されている。
【００１１】
処理回路２０は、さらに、走査制御回路５２、ラインメモリ３１０、Ｓ／Ｐ変換回路３
２０、Ｄ／Ａ変換回路群３３０および極性反転回路３４０に分けられる。
上位装置（図示省略）から供給される画像データＶinの１行分を格納した後、走査制御
回路５２による指示にしたがって読み出し、画像データＶoutとして出力するものである
。ここで、画像データＶin（Ｖout）は、画素の階調（明るさ）を指定するディジタルデ
ータである。
Ｓ／Ｐ変換回路３２０は、ラインメモリ３１０から読み出された画像データＶoutを、
走査制御回路５２による指示にしたがって、時間軸に３倍に伸長（相展開、シリアル−パ
ラレル変換ともいう）するとともに、同指示にしたがってチャネルｃｈ１〜ｃｈ３に分配
して画像データＶd1〜Ｖd3として出力するものである。
なお、本実施形態においてＳ／Ｐ変換回路３２０は、プリチャージ制御信号ＮrgがＨレ
ベルとなってプリチャージが指定された場合、ラインメモリ３１０からの読み出しとは無
関係に、例えば黒色に相当する画像データＶd1〜Ｖd3を出力する。
【００１２】
Ｄ／Ａ変換回路群３３０は、チャネル毎に設けられたＤ／Ａ変換器の集合体であって、
画像データＶd1〜Ｖd3を、階調値に応じたアナログ電圧に変換するものである。
なお、本実施形態では、画像データＶinを相展開した後にアナログ変換する構成とする
が、相展開前にアナログ変換しても良いのはもちろんである。
【００１３】
極性反転回路３４０は、Ｄ／Ａ変換された３チャネルのアナログ信号を、極性指示信号
Ｐolによって正極性が指示された場合には、当該アナログ信号の電圧を、電圧Ｖcを基準
として高位側電圧に変換する一方、負極性が指示された場合には、電圧Ｖcを基準として
低位側電圧に変換して、それぞれデータ信号Ｖid1〜Ｖid3として出力するものである。
なお、このデータ信号Ｖid1〜Ｖid3は、表示パネル１０における画像信号線に供給され
る。また、電圧Ｖcは、データ信号の振幅中心電位であり、画素への書込極性の基準であ
って、電源電圧（Ｖdd−Ｇnd）のほぼ中間電圧である（後述する図８および図９参照）。
換言すれば、本実施形態では、データ信号について、電圧Ｖcよりも高位側を正極性とし
、低位側を負極性としている。また、電圧については、特に説明のない限り、電源の接地
電位Ｇndを基準とする。
【００１４】
なお、極性反転回路３４０によりデータ信号の極性を反転する理由は、画素の交流駆動
のためである。ここで、フレームの期間（垂直走査期間）において画素をどのように反転
させるかについては、（ａ）走査線毎、（ｂ）データ線毎、（ｃ）画素毎、（ｄ）面（フ
レーム）毎など様々な態様があるが、本実施形態にあっては（ｄ）フレーム毎の極性反転
であるとする。ただし、本発明をこれに限定する趣旨ではない。
【００１５】
走査制御回路５２は、表示パネル１０の走査を制御する第１の機能と、ラインメモリ３
１０に記憶された１行分の画像データＶinの読み出しを上記走査に合わせて制御する第２
の機能と、上述したＳ／Ｐ変換回路３２０に対し、表示パネル１０の水平走査に同期する
ように相展開を制御する第３の機能と、を主に有する。
ここで、第１の機能について詳述すると、走査制御回路５２は、画像データＶinの供給
に同期させて転送開始パルスＤＸ１、ＤＸ２およびクロック信号ＣＬＸを生成し、表示パ
ネル１０の水平走査を制御するとともに、転送開始パルスＤＹおよびクロック信号ＣＬＹ
を生成して、表示パネル１０の垂直走査を制御する。また、走査制御回路５２は、水平走
査期間の開始時においてデータ線をプリチャージするためのプリチャージ制御信号Ｎrgを
水平走査に同期して出力する。なお、上述したように、本実施形態では、フレーム毎の極
性反転としているので、走査制御回路５２は、極性指示信号Ｐolの論理レベルを１フレー
ムの期間毎に反転させて出力する。
次に、第２の機能について説明すると、走査制御回路５２は、１行の走査線を選択する
水平走査期間を、詳述するように前半期間と後半期間とに分けるが、本実施形態では、当
該水平走査期間において選択する走査線に対応する行のうち、前半期間では奇数列の画素
に対応する画像データを順番に読み出す一方、後半期間では偶数列の画素に対応する画像
データを順番に読み出す構成となっている。
続いて、第３の機能について説明すると、走査制御回路５２は、Ｓ／Ｐ変換回路３２０
による相展開を制御するとともに、この相展開に同期するように４系統のイネーブル信号
Ｅnb1〜Ｅnb4を出力する。
【００１６】
一方、表示パネル１０は、素子基板と共通電極が形成された対向基板とを一定の間隙を
もってシール材によって貼り合わせるとともに、この間隙に例えばＴＮ型の液晶を封止し
た構成となっており、当該液晶の電気光学変化によって所定の画像を形成するものである
。
【００１７】
図２は、表示パネル１０の詳細構成を示すブロック図である。
この図に示されるように、表示パネル１０の表示領域１００においては、８６４行の走
査線１１２が図においてＸ（水平）方向に延在する一方、１１５２列のデータ線１１４が
図においてＹ（垂直）方向に延在している。そして、これらの走査線１１２とデータ線１
１４との交差部に対応するように画素１１０がそれぞれ設けられている。したがって、本
実施形態において、画素１１０は、表示領域１００において縦８６４行×横１１５２列の
マトリクス状に配列することになる。
なお、本実施形態において、１１５２列のデータ線１１４は、図において左から順番に
６列毎にブロック化されている。そこで説明の便宜上、１、２、３、…、１９２番目のブ
ロックを、それぞれＢ１、Ｂ２、Ｂ３、…、Ｂ１９２と表記する。
【００１８】
図３は、表示パネル１０における画素１１０の詳細な構成を示す図であり、ｐ行および
これに隣接する（ｐ＋１）行と、ｑ列およびこれに隣接する（ｑ＋１）列との交差に対応
する２×２の計４画素分の構成を示している。ここで、ｐ、（ｐ＋１）は、画素１１０が
配列する行を一般的に示す場合の記号であって、１以上８６４以下の整数であり、ｑ、（
ｑ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上１１５
２以下の整数である。
【００１９】
図３に示されるように、画素１１０においては、ｎチャネル型のＴＦＴ（薄膜トランジ
スタ）１１６のソースがデータ線１１４に接続されるとともに、そのドレインが画素電極
１１８に接続される一方、ゲートが走査線１１２に接続されている。
一方、素子基板に形成された画素電極１１８に対向するように共通電極１０８が全画素
に対して共通に設けられる。そして、これらの画素電極１１８と共通電極１０８との間に
液晶１０５が挟持されている。このため、画素毎に、画素電極１１８、共通電極１０８お
よび液晶１０５からなる液晶容量１２０が構成されることになる。
共通電極１０８には、時間的に一定の電圧ＬＣcomが印加されるが、この電圧（電位）
は、本実施形態では、基準電圧Ｖcと同一である。ただし、後述する理由により、基準電
圧Ｖcよりも若干低位側に設定される場合がある。
ここで、液晶容量１２０は、保持された電圧実効値に応じて単位時間における平均的な
透過光量が変化する構成となっている。詳細には、液晶容量１２０は、保持電圧の実効値
が小さくなるにつれて、透過光量が多くなるノーマリーホワイトモードとなるように設定
されている。
【００２０】
なお、画素毎に、蓄積容量１０９が設けられている。この蓄積容量１０９は、液晶容量
１２０と電気的に並列となるように、ＴＦＴ１１６のドレイン（画素電極１１８）と、一
定の電位、例えば共通電極１０８の印加電圧ＬＣcomと同一電圧に保たれた容量線１０７
との間に電気的に介挿されている。この例では、容量線１０７は、電圧ＬＣcomに保たれ
ているが、例えば接地電位Ｇndに保たれても良い。
【００２１】
説明を図２に戻すと、画素１１０が配列する表示領域１００の周辺には、走査線駆動回
路１３０や、シフトレジスタ群１４０、データ線選択回路１５０、サンプリング回路１６
０などの周辺回路が設けられている。
このうち、走査線駆動回路１３０は、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４を、そ
れぞれ１、２、３、…、８６４行目の走査線１１２に供給するものである。走査線駆動回
路１３０の詳細については、本発明と直接関連しないので省略するが、本実施形態では図
６に示されるように、各フレームの期間の最初に供給されるとともにクロック信号ＣＬＹ
の１周期に相当するパルス幅（Ｈレベル）の転送開始パルスＤＹを、当該クロック信号Ｃ
ＬＹのレベルが遷移するタイミングで取り込むとともに、その後ろ半分をクロック信号Ｃ
ＬＹの半周期の幅に狭めて、これを走査信号Ｇ１とするとともに、この走査信号Ｇ１を、
クロック信号ＣＬＹの半周期ずつ順次遅延させて、走査信号Ｇ２、Ｇ３、…、Ｇ８６４と
して出力する構成となっている。ここで、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４がそ
れぞれＨレベルとなる期間（クロック信号ＣＬＹの半周期に相当する期間）が水平走査期
間Ｈであり、Ｈレベルとなった走査信号が供給される走査線が選択された状態となる。
【００２２】
次に、シフトレジスタ群１４０の構成について図４を参照して説明する。
この図に示されるように、シフトレジスタ群１４０は、第１シフトレジスタ１４２およ
び第２シフトレジスタ１４４を有する。
このうち、第１シフトレジスタ１４２は、本実施形態においてブロック総数である「１
９２」の半分の「９６」段であり、図７に示されるように、水平走査期間Ｈのうち、第１
期間Ｓub1の最初に供給される転送開始パルスＤＸ１を、１段目が当該クロック信号ＣＬ
Ｘのレベルが遷移するタイミングで取り込んで、これをシフト信号Ｓ１とするとともに、
このシフト信号Ｓ１を、２、３、…、９６段目がクロック信号ＣＬＸの半周期ずつ順次遅
延させて、奇数のシフト信号Ｓ３、Ｓ５、…、Ｓ１９１として出力する構成となっている
。
ここで、転送開始パルスＤＸ１は、クロック信号ＣＬＸの１周期に相当するパルス幅を
有するので、シフト信号Ｓ１、Ｓ３、Ｓ５、…、Ｓ１９１のパルス幅は、隣接するもの同
士で互いパルス幅がクロック信号ＣＬＸの半周期ずつ重複することになる。
【００２３】
また、第２シフトレジスタ１４４は、第１シフトレジスタ１４２と同様に「９６｝段で
あり、図７に示されるように、水平走査期間Ｈのうち、第２期間Ｓub2の最初に供給され
る転送開始パルスＤＸ２を、１段目が当該クロック信号ＣＬＸのレベルが遷移するタイミ
ングで取り込んで、これをシフト信号Ｓ２とするとともに、このシフト信号Ｓ２を、２、
３、…、９６段目がクロック信号ＣＬＸの半周期ずつ順次遅延させて、偶数のシフト信号
Ｓ４、Ｓ６、…、Ｓ１９２として出力する構成となっている。
なお、転送開始パルスＤＸ２についても、転送開始パルスＤＸ１と同様に、クロック信
号ＣＬＸの１周期に相当するパルス幅を有するので、シフト信号Ｓ２、Ｓ４、Ｓ６、…、
Ｓ１９２のパルス幅は、隣接するもの同士で互いパルス幅がクロック信号ＣＬＸの半周期
ずつ重複することになる。
【００２４】
続いて、データ線選択回路１５０の構成について図５を参照して説明する。
この図に示されるように、シフト信号Ｓ１、Ｓ２、Ｓ３、Ｓ４、…、Ｓ１９１、Ｓ１９
２の供給経路は、２分割されている。詳細には、第１シフトレジスタ１４２の第１段から
出力されるシフト信号Ｓ１と、第２シフトレジスタ１４４における第１段から出力される
シフト信号Ｓ２とは、ブロックＢ１、Ｂ２に対応するように、それぞれ２分割される。一
般的にいえば、第１シフトレジスタ１４２および第２シフトレジスタ１４４における第ｊ
段（ｊは、１以上９６以下の整数）から出力されるシフト信号Ｓ（２ｊ−１）、Ｓ（２ｊ
）は、いずれもブロックＢ（２ｊ−１）、Ｂ（２ｊ）に対応するようにそれぞれ２分割さ
れる。換言すれば、ブロックＢ（２ｊ−１）には、シフト信号Ｓ（２ｊ−１）、Ｓ（２ｊ
）が対応し、ブロックＢ（２ｊ）には、同様にシフト信号Ｓ（２ｊ−１）、Ｓ（２ｊ）が
対応する。
【００２５】
シフト信号の分割経路には、それぞれＮＡＮＤ回路１５１２、１５１４およびＮＯＴ回
路１５１６、１５１８の１群が設けられる。このうち、ＮＡＮＤ回路１５１２は、一方の
入力端に供給された分割シフト信号と他方の入力端に供給されたイネーブル信号Ｅnb1〜
Ｅnb4のいずれかとの否定論理積信号を出力し、ＮＡＮＤ回路１５１４は、ＮＡＮＤ回路
１５１２による否定論理積信号と、プリチャージ制御信号ＮrgをＮＯＴ回路１５２０で論
理反転した信号との否定論理積信号を出力し、ＮＯＴ回路１５１６は、ＮＡＮＤ回路１５
１４による否定論理積信号を論理反転し、ＮＯＴ回路１５１８は、ＮＯＴ回路１５１６に
よる論理反転信号を再反転する。
【００２６】
ここで、奇数ブロックＢ（２ｊ−１）において、シフト信号Ｓ（２ｊ−１）を処理した
１群の最終出力であるＮＯＴ回路１５１８の出力信号をサンプリング信号Ｒ（４ｊ−３）
と表記し、シフト信号Ｓ（２ｊ）を処理した１群の最終出力であるＮＯＴ回路１５１８の
出力信号をサンプリング信号Ｒ（４ｊ−２）と表記する。同様に、偶数ブロックＢ（２ｊ
）において、シフト信号Ｓ（２ｊ−１）を処理した１群の最終出力であるＮＯＴ回路１５
１８の出力信号をサンプリング信号Ｒ（４ｊ−１）と表記し、シフト信号Ｓ（２ｊ）を処
理した１群の最終出力であるＮＯＴ回路１５１８の出力信号をサンプリング信号Ｒ（４ｊ
）と表記する。
例えば、奇数ブロックＢ３は、３＝２×２−１であるので、ｊ＝２となり、２段目によ
るシフト信号Ｓ３、Ｓ４がブロックＢ３の１群回路に供給されて、サンプリング信号Ｒ５
（＝４×２−３）、Ｒ６（＝４×２−２）が対応し、また、偶数ブロックＢ１９２は、１
９２＝２×９６であるので、ｊ＝９６となり、９６段目によるシフト信号Ｓ１９１、Ｓ１
９２がブロックＢ１９２の１群回路に供給されて、サンプリング信号Ｒ３８３（＝４×９
６−１）、Ｒ３８４（＝４×９６）が対応することになる。
【００２７】
なお、第１シフトレジスタ１４２から出力されるシフト信号Ｓ１、Ｓ３、Ｓ５、…、Ｓ
１９１が供給されるＮＡＮＤ回路１５１２の他方の入力端には、次のようなイネーブル信
号が供給される。
すなわち、第１シフトレジスタ１４２における第ｊ段から出力されるシフト信号Ｓ（２
ｊ−１）は、ブロックＢ（２ｊ−１）、Ｂ（２ｊ）に対応するように２経路に供給される
が、ｊが奇数（１、３、５、…、９５）であれば、ブロックＢ（２ｊ−１）に対応するＮ
ＡＮＤ回路１５１２の他方の入力端には、イネーブル信号Ｅnb1が供給され、ブロックＢ
（２ｊ）に対応するＮＡＮＤ回路１５１２の他方の入力端には、イネーブル信号Ｅnb2が
供給される一方、ｊが偶数（２、４、６、…、９６）であれば、ブロックＢ（２ｊ−１）
に対応するＮＡＮＤ回路１５１２の他方の入力端には、イネーブル信号Ｅnb3が供給され
、ブロックＢ（２ｊ）に対応するＮＡＮＤ回路１５１２の他方の入力端には、イネーブル
信号Ｅnb4が供給される。
【００２８】
一方、第２シフトレジスタ１４４から出力されるシフト信号Ｓ２、Ｓ４、Ｓ６、…、Ｓ
１９２が供給されるＮＡＮＤ回路１５１２の他方の入力端には、次のようなイネーブル信
号が供給される。
すなわち、第２シフトレジスタ１４４における第ｊ段から出力されるシフト信号Ｓ（２
ｊ）は、ｊが奇数（１、３、５、…、９５）であれば、ブロックＢ（２ｊ−１）に対応す
るＮＡＮＤ回路１５１２の他方の入力端には、イネーブル信号Ｅnb1が供給され、ブロッ
クＢ（２ｊ）に対応するＮＡＮＤ回路１５１２の他方の入力端には、イネーブル信号Ｅnb
2が供給される一方、ｊが偶数（２、４、６、…、９６）であれば、ブロックＢ（２ｊ−
１）に対応するＮＡＮＤ回路１５１２の他方の入力端には、イネーブル信号Ｅnb3が供給
され、ブロックＢ（２ｊ）に対応するＮＡＮＤ回路１５１２の他方の入力端には、イネー
ブル信号Ｅnb4が供給される。
【００２９】
イネーブル信号Ｅnb1〜Ｅnb4は、図７に示されるように、いずれもクロック信号ＣＬＸ
と同一周波数であって、当該クロック信号ＣＬＸの１／４周期よりも幅の短いパルス（Ｈ
レベル）を連続させた信号であり、互いに位相が９０度ずつシフトした関係にある。詳細
には、水平走査期間Ｈの第１期間Ｓub1および第２期間Ｓub2において、イネーブル信号Ｅ
nb1→Ｅnb2→Ｅnb3→Ｅnb4（→Ｅnb1）の順番でパルスが出力されるとともに、クロック
信号ＣＬＸが立ち下がるタイミングを挟むようにイネーブル信号Ｅnb1、Ｅnb2のパルスが
それぞれ出力され、クロック信号ＣＬＸが立ち上がるタイミングを挟むようにイネーブル
信号Ｅnb3、Ｅnb4のパルスがそれぞれ出力される。
【００３０】
次に、サンプリング回路１６０の構成について説明する。
図５に示されるように、サンプリング回路１６０は、データ線１１４にドレインが接続
されたｎチャネル型のＴＦＴ１６５の集合体である。
ここで、ＴＦＴ１６５のソースは、次のような関係でデータ信号Ｖid1〜Ｖid3が供給さ
れる３本の画像信号線１６２のいずれかに接続されている。すなわち、図において左から
数えてｑ列目のデータ線１１４の一端にドレインが接続されたＴＦＴ１６５は、ｑを６で
割った余りが「１」または「２」であるならば、そのソースが、データ信号Ｖid1が供給
される画像信号線１６２に接続され、同様に、ｑを６で割った余りが「３」または「４」
であるデータ線１１４にドレインが接続されたＴＦＴ１６５は、そのソースが、データ信
号Ｖid2が供給される画像信号線１６２に接続され、ｑを６で割った余りが「５」または
「０」であるデータ線１１４にドレインが接続されたＴＦＴ１６５のソースは、データ信
号Ｖid3が供給される画像信号線１６２に接続されている。
例えば、図５において１１列目のデータ線１１４にドレインが接続されたＴＦＴ１６５
のソースは、「１１」を６で割った余りが「５」であるから、データ信号Ｖid3が供給さ
れる画像信号線１６２に接続されている。
【００３１】
一方、ＴＦＴ１６５のゲートには、次のような関係でサンプリング信号が供給される。
すなわち、奇数ブロックＢ（２ｊ−１）には、サンプリング信号Ｒ（４ｊ−３）、Ｒ（
４ｊ−２）が供給されるが、当該ブロックＢ（２ｊ−１）に属する６列のデータ線１１４
のうち、奇数列のデータ線にドレインが接続されたＴＦＴ１６５には、奇数番号であるサ
ンプリング信号Ｒ（４ｊ−３）が共通に供給され、偶数列のデータ線にドレインが接続さ
れたＴＦＴ１６５には、偶数番号であるサンプリング信号Ｒ（４ｊ−２）が共通に供給さ
れる。
また、偶数ブロックＢ（２ｊ）には、サンプリング信号Ｒ（４ｊ−１）、Ｒ（４ｊ）が
供給されるが、当該ブロックＢ（２ｊ）に属する６列のデータ線１１４のうち、奇数列の
データ線にドレインが接続されたＴＦＴ１６５には、奇数番号であるサンプリング信号Ｒ
（４ｊ−１）が共通に供給され、偶数列のデータ線にドレインが接続されたＴＦＴ１６５
には、偶数番号であるサンプリング信号Ｒ（４ｊ）が共通に供給される。
例えば、奇数ブロックＢ３（＝２×２−１）は、ｊ＝２であるので、サンプリング信号
Ｒ５（＝４×２−３）、Ｒ６（＝４×２−２）が供給されるが、当該ブロックＢ３に属す
る１３、１４、１５、１６、１７、１８列目のデータ線のうち、奇数の１３、１５、１７
列目のデータ線にドレインが接続されたＴＦＴ１６５のゲートには、サンプリング信号Ｒ
３が共通に供給される一方、偶数の１４、１６、１８列目のデータ線にドレインが接続さ
れたＴＦＴ１６５のゲートには、サンプリング信号Ｒ４が共通に供給される。
【００３２】
このようなサンプリング回路１６０において、あるブロックに供給される２つのサンプ
リング信号のうち、奇数番号のサンプリング信号がＨレベルになると、奇数列のＴＦＴ１
６５が同時にオンして、当該ブロックに属する６列のデータ線１１４のうち、奇数列のデ
ータ線にデータ信号Ｖid1〜Ｖid3がサンプリングされる一方、偶数番号のサンプリング信
号がＨレベルになると、偶数列のＴＦＴ１６５が同時にオンして、偶数列のデータ線にデ
ータ信号Ｖid1〜Ｖid3がサンプリングされる構成となっている。
このことは、あるブロックに供給される２つのサンプリング信号のいずれかがＨレベル
になったときに、当該ブロックが指定された状態となり、このうち、奇数番号のサンプリ
ング信号がＨレベルになった場合に、奇数列のデータ線１１４を選択し、偶数番号のサン
プリング信号がＨレベルになった場合に偶数列のデータ線１１４を選択して、いずれの場
合においても選択したデータ線にデータ信号をサンプリングする、ということと同義であ
る。
したがって、シフトレジスタ群１４０、データ線選択回路１５０およびサンプリング回
路１６０によって、データ線駆動回路が構成されることになる。
なお、走査線駆動回路１３０や、シフトレジスタ群１４０、データ線選択回路１５０、
サンプリング回路１６０の構成素子は、表示領域１００におけるＴＦＴ１１６と共通の製
造プロセスで形成されて、装置全体の小型化や低コスト化に寄与している。
【００３３】
次に、実施形態に係る電気光学装置１の動作について説明する。
本実施形態において、走査制御回路５２は、１フレームの期間の最初に走査線駆動回路
１３０に転送開始パルスＤＹを供給する。この供給によって、図６に示されるように、走
査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ８６４が順次排他的に水平走査期間Ｈ毎にＨレベルにな
る。
このうち、走査信号Ｇ１がＨレベルになる水平走査期間Ｈについて説明する。なお、こ
のフレームの期間においては、すべての画素について正極性の書き込みが行われるものと
する。
まず、走査制御回路５２は、図７に示されるように、水平走査期間Ｈの最初にプリチャ
ージ制御信号ＮrgをＨレベルとする。これにより、Ｓ／Ｐ変換回路３２０は、ラインメモ
リ３１０からの読み出しとは無関係に３つのチャネルに、黒色の階調を指定する画像デー
タＶd1〜Ｖd3を出力するので、３本の画像信号線１６２には、正極性であって黒色に相当
する電圧のデータ信号Ｖid1〜Ｖid3が供給される。一方、プリチャージ制御信号ＮrgがＨ
レベルになると、データ線選択回路１５０におけるＮＡＮＤ回路１５１４の他方の入力端
がＬレベルになるので、ＮＡＮＤ回路１５１４の出力信号が強制的にＨレベルになる。こ
のため、サンプリング信号Ｒ１、Ｒ２、Ｒ３、Ｒ４、…、Ｒ３８４がすべてＨレベルにな
る。
これにより、すべてのＴＦＴ１６５がオンする結果、１〜１１５２列目のすべてのデー
タ線１１４は、正極性であって黒色に相当する電圧にプリチャージされて、書込前の初期
状態が揃えられることになる。
この後、プリチャージ制御信号ＮrgはＬレベルとなるので、各サンプリング信号の論理
レベルは、シフト信号とイネーブル信号とによって規定されることになる。
【００３４】
走査制御回路５２は、水平走査期間Ｈのうち第１期間Ｓub1の開始時において転送開始
パルスＤＸ１を供給するので、第１シフトレジスタ１４２によるシフト信号Ｓ１、Ｓ３、
Ｓ５、…、Ｓ１９１は、当該転送開始パルスＤＸ１をクロック信号ＣＬＸの半周期ずつ順
次遅延させた関係となる。また、走査制御回路５２は、クロック信号が立ち下がるタイミ
ングの前後でイネーブル信号Ｅnb1、Ｅnb2のパルスが出力され、クロック信号が立ち上が
るタイミングの前後でイネーブル信号Ｅnb3、Ｅnb4のパルスが出力される。
さらに、第１期間Ｓub1において、ｊが奇数である奇数ブロックＢ（２ｊ−１）へのサ
ンプリング信号（４ｊ−３）は、第１シフトレジスタ１４２によるシフト信号Ｓ（２ｊ−
１）のパルスをイネーブル信号Ｅnb1のパルスで抜き出したものとなり、ｊが奇数である
偶数ブロックＢ（２ｊ）へのサンプリング信号（４ｊ−１）は、同シフト信号Ｓ（２ｊ−
１）のパルスをイネーブル信号Ｅnb2のパルスで抜き出したものとなり、また、ｊが偶数
である奇数ブロックＢ（２ｊ−１）へのサンプリング信号（４ｊ−３）は、シフト信号Ｓ
（２ｊ−１）のパルスをイネーブル信号Ｅnb3のパルスで抜き出したものとなり、ｊが偶
数である偶数ブロックＢ（２ｊ）へのサンプリング信号（４ｊ−１）は、同シフト信号Ｓ
（２ｊ−１）のパルスをイネーブル信号Ｅnb4のパルスで抜き出したものとなる。
また、第１期間Ｓub1において、第２シフトレジスタ１４４には、転送開始パルスＤＸ
２が未だ供給されないので、シフト動作が実行されず、このため、シフト信号Ｓ２、Ｓ４
、Ｓ６、…、Ｓ１９２はＬレベルである。
したがって、第１期間Ｓub1において転送開始パルスＤＸ１が供給されてからクロック
信号ＣＬＸが少なくとも９８周期分出力されると、当該第１期間Ｓub1にわたって、奇数
番号のサンプリング信号Ｒ１、Ｒ３、Ｒ５、Ｒ７、…、Ｒ３８３が順次排他的にＨレベル
となる。
【００３５】
一方、走査信号Ｇ１がＨレベルとなる前に、１行目であって１、２、３、４、…、１１
５２列目の画素１１０に対応する画像データＶinが上位装置から順番に供給されて、ライ
ンメモリ３１０に格納される。
ここで、走査制御回路５２は、走査信号Ｇ１がＨレベルとなる水平走査期間Ｈのうち、
第１期間Ｓnb1においてサンプリング信号Ｒ１がＨレベルとなる直前（厳密にいえば、サ
ンプリング信号Ｒ１がＨレベルとなる期間は、シフト信号Ｓ１がＨレベルとなる期間のう
ち、イネーブル信号Ｅnb1がＨレベルとなる期間であるので、イネーブル信号Ｅnb1をＨレ
ベルとする直前）において、図８に示されるように、１行目であって奇数列の画素に対応
する画像データをラインメモリ３１０から読み出す動作を開始する。すなわち、第１期間
Ｓub1では、１行目であって１、３、５、７、９、…、１１５１列の画素１１０に対応す
る画像データＶoutが順番に読み出される。
読み出された画像データＶoutは、サンプリング信号Ｒ１がＨレベルとなる期間にあわ
せて、Ｓ／Ｐ変換回路３２０によって時間軸に３倍に伸長されるとともに、１、３、５列
目に対応する画像データが、それぞれ画像データＶd1、Ｖd2、Ｖd3の順に分配される。分
配された画像データＶd1、Ｖd2、Ｖd3は、それぞれＤ／Ａ変換回路群３３０によってアナ
ログ信号に変換され、さらに、それぞれ極性反転回路３４０によって正極性の信号とされ
、データ信号Ｖid1、Ｖid2、Ｖid3として出力される。
これによって、データ信号Ｖid1は、１行１列の画素１１０の階調に応じた正極性電圧
となる。同様に、データ信号Ｖid2、Ｖid3は、それぞれ１行３列、１行５列の画素１１０
の階調に応じた正極性電圧となる。なお、これ以前のデータ信号Ｖid1、Ｖid2、Ｖid3は
、それぞれプリチャージ電圧である。
【００３６】
サンプリング信号Ｒ１がＨレベルであれば、ブロックＢ１に属する１〜６列のうち、奇
数列の１、３、５列目に対応するＴＦＴ１６５がオンするので、１列目のデータ線１１４
には１行１列の画素１１０の階調に応じた正極性電圧のデータ信号Ｖid1がサンプリング
され、同様に、３および５列目のデータ線１１４には、１行３列および１行５列の画素１
１０の階調に応じた正極性電圧のデータ信号Ｖid2およびＶid3がサンプリングされる。
走査信号Ｇ１がＨレベルであるので、１行目の走査線１１２にゲートが接続されたすべ
てのＴＦＴ１１６がオンである。このため、１列目のデータ線１１４にサンプリングされ
たデータ信号Ｖid1は、１行目の走査線１１２と１列目のデータ線１１４との交差に対応
する１行１列の画素電極１１８に印加されることになる。３および５列目のデータ線１１
４にサンプリングされたデータ信号Ｖid2およびＶid3についても、それぞれ同様にして１
行３列および１行５列の画素電極１１８に印加されることになる。
【００３７】
第１期間Ｓub1において、サンプリング信号Ｒ１の次にはサンプリング信号Ｒ３がＨレ
ベルとなる。このサンプリング信号Ｒ３がＨレベルとなる期間にあわせて、１行目であっ
て７、９、１１列目の画素１１０に対応する画像データＶoutが時間軸に３倍に伸長され
るとともに、それぞれ画像データＶd1、Ｖd2、Ｖd3に分配され、正極性のアナログ信号に
変換されて、データ信号Ｖid1、Ｖid2、Ｖid3として出力される。これによって、データ
信号Ｖid1は、１行７列の画素１１０の階調に応じた正極性電圧となる。同様に、データ
信号Ｖid2およびＶid3は、それぞれ１行９列および１行１１列の画素１１０の階調に応じ
た正極性電圧となる。
サンプリング信号Ｒ３がＨレベルであれば、ブロックＢ２に属する１〜６列のうち、奇
数列の７、９、１１列目に対応するＴＦＴ１６５がオンするので、７列目のデータ線１１
４には１行７列の画素１１０の階調に応じた正極性電圧のデータ信号Ｖid1がサンプリン
グされ、同様に、９および１１列目のデータ線１１４には、１行９列および１行１１列の
画素１１０の階調に応じた正極性電圧のデータ信号Ｖid2およびＶid3がサンプリングされ
る。このため、７列目のデータ線１１４にサンプリングされたデータ信号Ｖid1は、１行
７列の画素電極１１８に印加されることになる。９および１１列目のデータ線１１４にサ
ンプリングされたデータ信号Ｖid2およびＶid3についても、それぞれ同様にして１行９列
および１行１１列の画素電極１１８に印加されることになる。
【００３８】
以下同様に、第１期間Ｓub1において、奇数番号のサンプリング信号Ｒ５、Ｒ７、Ｒ９
、…、Ｒ３８３が順番にＨレベルになって、ブロックＢ３、Ｂ４、Ｂ５、…、Ｂ１９２が
指定されるとともに指定ブロックの奇数列のデータ線１１４に、それぞれデータ信号Ｖid
1、Ｖid2、Ｖid3がサンプリングされて、画素電極への書き込みが行われることとなる。
【００３９】
次に、水平走査期間Ｈのうち、第２期間Ｓub2の動作について説明する。
走査制御回路５２は、第２期間Ｓub2の開始時において、転送開始パルスＤＸ２を供給
する。このため、第２シフトレジスタ１４４によるシフト信号Ｓ２、Ｓ４、Ｓ６、…、Ｓ
１９２は、当該転送開始パルスＤＸ２をクロック信号ＣＬＸの半周期ずつ順次遅延させた
関係となる。また、第２期間Ｓub2におけるイネーブル信号Ｅnb1、Ｅnb2、Ｅnb3およびＥ
nb4は、第１期間Ｓub1と同様に出力される。
さらに、第２期間Ｓub2において、ｊが奇数である奇数ブロックＢ（２ｊ−１）へのサ
ンプリング信号（４ｊ−２）は、第２シフトレジスタ１４４によるシフト信号Ｓ（２ｊ）
のパルスをイネーブル信号Ｅnb1のパルスで抜き出したものとなり、ｊが奇数である偶数
ブロックＢ（２ｊ）へのサンプリング信号（４ｊ）は、同シフト信号Ｓ（２ｊ）のパルス
をイネーブル信号Ｅnb2のパルスで抜き出したものとなり、また、ｊが偶数である奇数ブ
ロックＢ（２ｊ−１）へのサンプリング信号（４ｊ−２）は、シフト信号Ｓ（２ｊ）のパ
ルスをイネーブル信号Ｅnb3のパルスで抜き出したものとなり、ｊが偶数である偶数ブロ
ックＢ（２ｊ）へのサンプリング信号（４ｊ）は、同シフト信号Ｓ（２ｊ）のパルスをイ
ネーブル信号Ｅnb4のパルスで抜き出したものとなる。
また、第２期間Ｓub2において、第１シフトレジスタ１４２は、すでに転送開始パルス
ＤＸ１の転送を完了しているので、シフト動作が実行されず、このため、シフト信号Ｓ１
、Ｓ３、Ｓ５、…、Ｓ１９１はＬレベルである。
したがって、第２期間Ｓub2において転送開始パルスＤＸ２が供給されてからクロック
信号ＣＬＸが少なくとも９８周期分出力されると、当該第２期間Ｓub2にわたって、偶数
番号のサンプリング信号Ｒ２、Ｒ４、Ｒ６、Ｒ８、…、Ｒ３８４が順次排他的にＨレベル
となる。
【００４０】
一方、走査制御回路５２は、第２期間Ｓnb2においてサンプリング信号Ｒ２がＨレベル
となる直前（厳密にいえば、サンプリング信号Ｒ２がＨレベルとなる期間は、シフト信号
Ｓ２がＨレベルとなる期間のうち、イネーブル信号Ｅnb1がＨレベルとなる期間であるの
で、イネーブル信号Ｅnb1をＨレベルとする直前）において、図９に示されるように、１
行目であって偶数列の画素１１０に対応する画像データをラインメモリ３１０から読み出
す動作を開始する。すなわち、第２期間Ｓub2では、１行目であって２、４、６、８、１
０、…、１１５２列の画素１１０に対応する画像データＶoutが順番に読み出される。
読み出された画像データＶoutは、サンプリング信号Ｒ２がＨレベルとなる期間にあわ
せて、Ｓ／Ｐ変換回路３２０によって時間軸に３倍に伸長されるとともに、２、４、６列
目に対応する画像データが、それぞれ画像データＶd1、Ｖd2、Ｖd3の順に分配されて、そ
れぞれＤ／Ａ変換回路群３３０によってアナログ信号に変換され、さらに、それぞれ極性
反転回路３４０によって正極性の信号とされ、データ信号Ｖid1、Ｖid2、Ｖid 3として出
力される。
サンプリング信号Ｒ２がＨレベルであれば、ブロックＢ１に属する１〜６列のうち、偶
数列の２、４、６列目に対応するＴＦＴ１６５がオンするので、２列目のデータ線１１４
には１行２列の画素１１０の階調に応じた正極性電圧のデータ信号Ｖid1がサンプリング
され、同様に、４および６列目のデータ線１１４には、１行４列および１行６列の画素１
１０の階調に応じた正極性電圧のデータ信号Ｖid2およびＶid3がサンプリングされる。第
２期間Ｓub2においては、第１期間Ｓub1から継続して走査信号Ｇ１がＨレベルであるので
、２列目のデータ線１１４にサンプリングされたデータ信号Ｖid1は、１行目の走査線１
１２と２列目のデータ線１１４との交差に対応する１行２列の画素電極１１８に印加され
ることになる。４および６列目のデータ線１１４にサンプリングされたデータ信号Ｖid2
およびＶid3についても、それぞれ同様にして１行４列および１行６列の画素電極１１８
に印加されることになる。
【００４１】
以下同様に、第２期間Ｓub2において、偶数番号のサンプリング信号Ｒ４、Ｒ６、Ｒ８
、Ｒ１０、…、Ｒ３８４が順番にＨレベルになると、ブロックＢ２、Ｂ３、Ｂ４、Ｂ５、
…、Ｂ１９２が指定されるとともに指定ブロックの偶数列のデータ線１１４に、それぞれ
データ信号Ｖid1、Ｖid2、Ｖid3がサンプリングされて、画素電極への書き込みが行われ
る。
以上については走査信号Ｇ１がＨレベルとなる水平走査期間の動作であるが、走査信号
Ｇ２、Ｇ３、…、Ｇ８６４がＨレベルとなる各水平走査期間についても、選択された走査
線１１２に対応する行について同様な動作が実行されることになる。これにより、このフ
レームにおいては、１〜８６４行目の画素のすべてにわたって階調に応じた正極性電圧の
書き込みが完了することになる。
なお、次のフレームにおいても、１〜８６４行目において同様な書き込みが実行される
が、本実施形態では、上述したようにフレーム毎の極性反転であるので、すべての画素に
対して階調に応じた負極性電圧の書き込みが実行されることになる。
【００４２】
ここで、データ信号Ｖid1（〜Ｖid3）の電圧について説明すると、第１期間Ｓub1にお
いては図８に示されるように、第２期間Ｓub2においては図９に示されるように、それぞ
れＳ／Ｐ変換回路３２０による相展開動作に同期するとともに、極性指示信号Ｐolで指定
された極性に変換されて出力される。
データ信号Ｖid1の電圧は、正極性書込が指定されていれば、白色に相当する電圧Ｖwp
から黒色に相当する電圧Ｖbpまでの範囲で、一方、負極性書込が指定されていれば、白色
に相当する電圧Ｖwmから黒色に相当する電圧Ｖbmまでの範囲で、それぞれ極性の基準電圧
Ｖcから画素の階調に応じた分だけ偏位させた電圧（図において正極性であれば↑で、負
極性であれば↓でそれぞれ示されている）となる。ここで、正極性の電圧Ｖwp（およびＶ
bp）、負極性の電圧Ｖwm（およびＶbm）は、それぞれ電圧Ｖcを中心に互いに対称の関係
にある。
また、走査信号やサンプリング信号の論理レベルのうち、Ｈレベルは電源電圧Ｖddであ
り、Ｌレベルは本実施形態における電圧の基準であって接地電位Ｇndである。また、図８
および図９におけるデータ信号の電圧の縦スケールは、他の論理信号である電圧波形と比
較して拡大してある。
【００４３】
本実施形態によれば、図１０に示されるように、ある走査線の１行が選択される水平走
査期間Ｈにおいて、第１期間Ｓub1では、ブロックＢ１、Ｂ２、Ｂ３、…、Ｂ１９２が指
定されるとともに、指定されたブロックの奇数列に対して階調に応じた電圧の書き込みが
行われる一方、第２期間Ｓub2では、ブロックＢ１、Ｂ２、Ｂ３、…、Ｂ１９２が指定さ
れるとともに、指定されたブロックの偶数列に対して階調に応じた電圧の書き込みが行わ
れる。このため、本実施形態では、表示領域１００の画面全体でみれば、図１１に示され
るように、書き込み後に、列の左および右で隣接する画素において書き込みが行われる画
素（図１１において第１期間Ｓub1に書き込みが行われていることから「１」と表記）と
、書き込み後に、列の左および右で隣接する画素において全く書き込みが行われない画素
（図１１において第２期間Ｓub2に書き込みが行われていることから「２」と表記）とが
、１列ずつ交互に現れる。  
一方、従来の技術において３相展開の場合、図３０に示されるように、ある走査線の１
行が選択される水平走査期間Ｈにおいて、ブロックＢ１、Ｂ２、Ｂ３、…、Ｂ１９２が指
定されるとともに、指定されたブロックの３列に対して階調に応じた電圧の書き込みが行
われるのみである。このため、従来の技術によれば、図３１に示されるように、書き込み
後に、列の右で隣接する画素において書き込みが行われる画素（図において「ｂ」と表記
）が、書き込み後に、列で隣接する画素において書き込みが行われない画素（図において
「ａ」と表記）に対して、相展開数である「３」列の周期で現れる。なお、図３１におい
て、最終の１１５２列は、便宜上「ｂ」と表記しているが、厳密には、列の右で隣接する
画素が存在しないので「ａ」である。
【００４４】
書き込み後に、隣接する画素において書き込みが行われる画素では、書き込んだ電圧が
、隣接する画素の書き込みにより変動するなどの影響が考えられるので、書き込み後に隣
接する画素で書き込みが行われる画素と、書き込みが行われない画素とでは、同じ階調を
表示させようとしても微妙な階調差が発生する場合がある。
この場合に、従来の技術では、当該階調差が、相展開数である「３」列の周期で現れる
ので視認されやすいが、本実施形態では、奇数列と偶数列とで１列毎の交互に現れて分散
するので、相展開駆動方式に伴う階調差を視認しにくくすることが可能となる。
なお、本実施形態において、１列目だけは、列の左で隣接する画素が存在しないので、
書き込み後による影響が、他の奇数列の３、５、…、１１５１列（書き込み後に、左およ
び右の双方で隣接する画素において書き込みが行われる画素）と異なる場合も考えられる
。この場合には、当該１列目をダミー領域として遮光しても良い。
【００４５】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。上述した第１実施形態では、階調差が
奇数列と偶数列とで１列毎の交互に現れるので、従来の技術と比較すれば、当該階調差が
視認しにくい、とはいえる。ただし、書き込み後に隣接する画素において書き込みが行わ
れる画素と、書き込みが行われない画素とがそれぞれ同一列に揃うので、線状の縞として
視認される可能性が少なからず存在する。
そこで、第２実施形態では、例えば図１３に示されるように、奇数（１、３、５、…、
８６３）行の走査線を選択する水平走査期間Ｈにおいては、第１実施形態と同様に、第１
期間Ｓub1では、ブロックＢ１、Ｂ２、Ｂ３、…、Ｂ１９２を指定するとともに、指定し
たブロックの奇数列に対して階調に応じた電圧を書き込み、第２期間Ｓub2では、ブロッ
クＢ１、Ｂ２、Ｂ３、…、Ｂ１９２を指定するとともに、指定したブロックの偶数列に対
して階調に応じた電圧を書き込む一方、偶数（２、４、６、…、８６４）行の走査線を選
択する水平走査期間Ｈにおいては、反対に、第１期間Ｓub1では、指定したブロックの偶
数列に対して階調に応じた電圧を書き込み、第２期間Ｓub2では、指定したブロックの奇
数列に対して階調に応じた電圧を書き込む構成としたものである。
これにより、第２実施形態では、表示領域１００の画面全体でみれば、図１４に示され
るように、書き込み後に列の左および右で隣接する画素に書き込みが行われる画素（「１
」と表記）と、書き込み後に列の左および右で隣接する画素で全く書き込みが行われない
画素（「２」と表記）とが、列方向のみならず、行方向にも交互に現れる。
このため、第２実施形態によれば、第１実施形態よりも相展開駆動方式に伴う階調の差
を一層目立たなくさせることが可能となる。
【００４６】
なお、第２実施形態において偶数行の走査線を選択する水平走査期間において、走査制
御回路５２は、図１２に示されるように、第１期間Ｓub1では転送開始パルスＤＸ２を出
力し、第２期間Ｓub2において転送開始パルスＤＸ１を出力する。これにより、第１期間
Ｓub1では、指定したブロックの偶数列に対して電圧の書き込みが行われ、第２期間Ｓub2
では、指定したブロックの奇数列に対して電圧を書き込みが行われることになる。
また、第２実施形態では、奇数行と偶数行とを上述の例と入れ替えても良いのはもちろ
んである。
【００４７】
＜第３実施形態＞
次に、本発明の第３実施形態について説明する。
この第３実施形態では、例えば図１５（ａ）に示されるように、あるｎフレーム（便宜
的に奇数フレームとする）において、１行の走査線を選択する水平走査期間Ｈにおいては
、第１実施形態と同様に、第１期間Ｓub1では、順番に指定したブロックの奇数列に対し
て階調に応じた電圧を書き込み、第２期間Ｓu b2では、順番に指定したブロックの偶数列
に対して階調に応じた電圧を書き込んだ場合、図１５（ｂ）に示されるように、次の（ｎ
＋１）フレーム（偶数フレーム）において１行の走査線を選択する水平走査期間Ｈにおい
ては、第１実施形態と反対に、第１期間Ｓub1では、順番に指定したブロックの偶数列に
対して階調に応じた電圧を書き込み、第２期間Ｓub2では、順番に指定したブロックの奇
数列に対して階調に応じた電圧を書き込む構成としたものである。
これにより、第３実施形態では、表示領域１００の画面全体が、奇数フレームにおいて
は図１６（ａ）に示されるように、偶数フレームにおいては図１６（ｂ）に示されるよう
に、それぞれ、書き込み後に列の左および右で隣接する画素に書き込みが行われる画素（
「１」と表記）と、行われない画素（「２」と表記）とが、時間的に交互に現れるので、
２フレームを単位周期としてみたときに各画素における階調の差が平均化される。
したがって、第３実施形態によれば、第１実施形態よりも相展開駆動方式に伴う階調の
差を、なお一層目立たなくさせることが可能となる。
なお、第３実施形態では、奇数フレームと偶数フレームとを上述の例と入れ替えても良
いのはもちろんである。
【００４８】
＜第４実施形態＞
次に、本発明の第４実施形態について説明する。この第４実施形態は、第２実施形態に
対し、第３実施形態における時間変化の考え方を適用したものである。
詳細には、第４実施形態では、図１７に示されるように奇数フレームにわたって、奇数
行の走査線を選択する水平走査期間Ｈのうち、第１期間Ｓub1では、順番に指定したブロ
ックの奇数列に対して電圧を書き込み、第２期間Ｓub2では、順番に指定したブロックの
偶数列に対して電圧を書き込み、続く偶数行の走査線を選択する水平走査期間Ｈのうち、
第１期間Ｓub1では、指定したブロックの偶数列に対して電圧を書き込み、第２期間Ｓub2
では、指定したブロックの奇数列に対して電圧を書き込む場合、続く偶数フレームにわた
って図１８に示されるように、奇数行の走査線を選択する水平走査期間Ｈのうち、第１期
間Ｓub1では、順番に指定したブロックの偶数列に対して電圧を書き込み、第２期間Ｓub2
では、順番に指定したブロックの奇数列に対して電圧を書き込み、続く偶数行の走査線を
選択する水平走査期間Ｈのうち、第１期間Ｓub1では、指定したブロックの奇数列に対し
て電圧を書き込み、第２期間Ｓub2では、指定したブロックの偶数列に対して電圧を書き
込む構成としたものである。
これにより、第４実施形態では、表示領域１００の画面全体が、奇数フレームにおいて
は図１９（ａ）に示されるように、偶数フレームにおいては図１９（ｂ）に示されるよう
に、それぞれ、書き込み後に列の左および右で隣接する画素に書き込みが行われる画素（
「１」と表記）と、行われない画素（「２」と表記）とが、同一フレームでは行および列
毎に交互に、かつ、時間的に隣接するフレーム毎に交互に入れ替えられて現れるので、２
フレームを単位周期としてみたときに各画素における階調の差が平均化される。
したがって、第４実施形態によれば、第２、第３実施形態よりも相展開駆動方式に伴う
階調の差を、なお一層目立たなくさせることが可能となる。
なお、第４実施形態では、奇数行と偶数行とを上述の例と入れ替えても良いし、奇数フ
レームと偶数フレームとを上述の例と入れ替えても良い。
【００４９】
＜第５実施形態＞
続いて、本発明の第５実施形態について説明する。
この第５実施形態は、駆動方式として例えば特開２００４−１７７９３０号公報に記載
されているような領域走査駆動方式を採用した場合に、第４実施形態における時間変化の
考え方を適用したものである。
領域走査駆動方式については上記公報に詳細な内容が記載されているので、詳述は避け
るが、簡単に説明すると、表示領域１００を１〜４３２行目の走査線に対応する上領域（
第１領域）と４３３〜８６４行目の走査線に対応する下領域（第２領域）とに論理的に分
割する一方、図２０に示されるように、１フレームを第１および第２フィールドに分割し
て、各フィールドにおいて、１、４３３、２、４３４、３、４３５、…、４３２、８６４
行目という順番で、すなわち、上領域と下領域とを交互に、かつ、各領域においてそれぞ
れ下方向に向かった順番で、走査線を選択するという駆動方式である。
なお、ここでいう表示領域を論理的に分割するとは、物理的に切断して分割するという
意味ではなく、表示領域でみたときに区別しないが、走査の順番でみたときに区別する必
要のために便宜的に分離した、という意味である。
【００５０】
さらに、領域走査駆動方式では、例えば第１フィールドにおいて上領域に属する画素に
ついては正極性の電圧を書き込み、下領域に属する画素については負極性の電圧を書き込
んだ場合に、第２フィールドにおいて上領域に属する画素については負極性の電圧を書き
込み、下領域に属する画素については正極性の電圧を書き込む。これによって、書き込み
後においてデータ線にサンプリングされる電圧の極性の比率が、書き込みに係る走査線行
に依らずに、正極性と負極性とでほぼ５０％ずつとなるので、走査線行の位置によってデ
ータ線の電圧極性の偏りがなくなって、表示品位が均等化される、というものである。
なお、この領域走査駆動方式では、第１および第２フィールドのそれぞれにおいてデー
タ信号を供給するので、図１におけるラインメモリ３１０は、上位装置から供給される画
像データＶinを１フレーム分記憶するフレームメモリに置き換わる。
【００５１】
さて、第５実施形態では、図２１に示されるように、奇数フレームおいて、上領域の奇
数行の走査線を選択する水平走査期間Ｈのうち、第１期間Ｓub1では、順番に指定したブ
ロックの奇数列に対して電圧を書き込み、第２期間Ｓub2では、順番に指定したブロック
の偶数列に対して電圧を書き込んだ場合、次に選択される走査線は、下領域の奇数行の走
査線となる。このため、当該下領域の奇数行の走査線を選択する水平走査期間Ｈでは、上
領域の奇数行の走査線を選択した水平走査期間と同様に、第１期間Ｓub1では、順番に指
定したブロックの奇数列に対して電圧を書き込み、第２期間Ｓub2では、指定したブロッ
クの偶数列に対して電圧を書き込むことになる。
当該下領域の奇数行の走査線の次に選択される走査線は、上領域の上記奇数行に続く偶
数の走査線となる。このため、当該上領域の偶数行の走査線を選択する水平走査期間Ｈで
は、上領域の偶数行の走査線を選択した水平走査期間と反対に、第１期間Ｓub1では、順
番に指定したブロックの偶数列に対して電圧を書き込み、第２期間Ｓub2では、指定した
ブロックの奇数列に対して電圧を書き込むことになる。
当該上領域の偶数行の走査線の次に選択される走査線は、下領域の上記奇数行に続く偶
数の走査線となる。このため、当該下領域の偶数行の走査線を選択する水平走査期間Ｈで
は、下領域の奇数行の走査線を選択した水平走査期間と反対に、第１期間Ｓub1では、順
番に指定したブロックの偶数列に対して電圧を書き込み、第２期間Ｓub2では、指定した
ブロックの奇数列に対して電圧を書き込むことになる。
なお、続く偶数フレームでは、図２２に示されるように、また第４実施形態と同様に、
各行の第１期間Ｓub1および第２期間Ｓub2において、奇数列および偶数列の関係が、上記
奇数フレームの関係と入れ替えられる。
【００５２】
これにより、第５実施形態では、表示領域１００の画面全体が、奇数フレームにおいて
は図２３（ａ）に示されるように、偶数フレームにおいては図２３（ｂ）に示されるよう
に、「１」と表記された画素と「２」と表記された画素とが、同一フレームでは行および
列毎に交互に、かつ、時間的に隣接するフレーム毎に交互に入れ替えられて現れるので、
２フレームを単位周期としてみたときに各画素における階調の差が平均化される。
したがって、第５実施形態によれば、上記領域走査駆動方式の効果を享受した上で、相
展開駆動方式に伴う階調の差を、なお一層目立たなくさせることが可能となる。
【００５３】
＜シフトレジスタ群の別構成＞
次に、シフトレジスタ群１４０の別構成について説明する。
図４に示したシフトレジスタ群１４０においては、走査制御回路５２が、第１シフトレ
ジスタ１４２に転送開始パルスＤＸ１を、第２シフトレジスタ１４４に対して転送開始パ
ルスＤＸ２を、それぞれ第１期間Ｓub1または第２期間Ｓub2の開始時を区別して供給する
構成とした。詳細には、走査制御回路５２は、第１期間Ｓub1または第２期間Ｓub2におい
て奇数列のデータ線にデータ信号をサンプリングする場合には、その期間の開始時に転送
開始パルスＤＸ１を出力し、第１期間Ｓub1または第２期間Ｓub2において偶数列のデータ
線にデータ信号をサンプリングする場合には、その期間の開始時に転送開始パルスＤＸ２
を出力する構成とした。
【００５４】
この構成に限られず、シフトレジスタ群１４０については、図２４に示されるような構
成としても良い。
図において、別構成に係るシフトレジスタ群１４０は、奇数列を先に選択すべきことを
示す信号Ｓel（偶数列を先に選択すべきことを示す／Ｓel）に応じて、転送開始パルスＤ
Ｘを互いに排他的に第１シフトレジスタ１４２または第２シフトレジスタ１４４に供給す
る構成としたものである。
詳細には、クロックドインバータ１４６、１４８は、いずれも転送開始パルスＤＸを入
力し、このうち、クロックドインバータ１４６は、信号ＳelがＨレベルである場合のみ反
転動作を実行し、信号ＳelがＬレベルである場合では、出力がハイインピーダンス状態と
なり、また、クロックドインバータ１４８は、信号Ｓelの論理反転の関係にある信号／Ｓ
elがＨレベルである場合のみ反転動作を実行し、信号／ＳelがＬレベルである場合では、
出力がハイインピーダンス状態となるものである。
なお、インバータ１４７、１４８は、単なる論理反転回路である。
【００５５】
また、図２４に示される別構成に係るシフトレジスタ群１４０を適用する場合、走査制
御回路５２は、第１期間Ｓub1および第２期間Ｓub2の各開始時において、図２５および図
２６に示されるように、転送開始パルスＤＸを出力する。
さらに、走査制御回路５２は、第１期間Ｓub1において奇数列のデータ線にデータ信号
をサンプリングさせるとともに、第２期間Ｓub2において偶数列のデータ線にデータ信号
をサンプリングさせる場合（奇数列先）には、図２５に示されるように第１期間Ｓub1に
おいて信号ＳelをＨレベルとし、第２期間Ｓub2において信号ＳelをＬレベルとする一方
、第１期間Ｓub1において偶数列のデータ線にデータ信号をサンプリングさせるとともに
、第２期間Ｓub2において奇数列のデータ線にデータ信号をサンプリングさせる場合（偶
数列先）には、図２６に示されるように第１期間Ｓub1において信号ＳelをＬレベルとし
、第２期間Ｓub2において信号ＳelをＨレベルとする。
このため、奇数列先の場合に転送開始パルスＤＸは、第１期間Ｓub1では第１シフトレ
ジスタ１４２のみに供給され、第２期間Ｓub2では第２シフトレジスタ１４４のみに供給
されるので、結局、シフト信号およびサンプリング信号は、図２５に示されるように、図
７と同一波形となる。一方、偶数列先の場合に転送開始パルスＤＸは、第１期間Ｓub1で
は第２シフトレジスタ１４４のみに供給され、第２期間Ｓub2では第１シフトレジスタ１
４２のみに供給されるので、同様に、シフト信号およびサンプリング信号は、図２６に示
されるように、図１２と同一波形となる。
【００５６】
なお、上述した第１乃至第５実施形態ではいずれも、同時に書き込むデータ線数である
相展開数ｍを「３」として、これに対応して画像信号線１６２の本数も「３」としたが、
「２」以上であれば良い。
【００５７】
＜変形例＞
次に、本発明の変形例について説明する。
上述した第１乃至第５実施形態では、第１期間Ｓub1において奇数列または偶数列の一
方に電圧を書き込み、第２期間Ｓub2において奇数列または偶数列の他方に電圧を書き込
んで、書き込み後に隣接する画素に書き込みが行われる画素と、行われない画素とを交互
に現れる構成としたが、同様な効果は、図２７に示されるような変形例でも得られる。
すなわち、変形例では、同図に示されるように、相展開数を「２」に設定するとともに
、第１期間Ｓub1では、２列おきに順番にデータ線を選択してデータ信号をサンプリング
して画素に当該データ信号の電圧を書き込み、第２期間Ｓub2では、第１期間Ｓub1におい
て選択しなかったデータ線を２列おきに選択してデータ信号をサンプリングして画素に当
該データ信号の電圧を書き込む、という構成としたものである。
なお、この変形例では、相展開数が「２」であるので、１ブロックに属するデータ線数
は「４」となる。
【００５８】
このため、変形例では、表示領域１００の画面全体でみれば、図２８に示されるように
、書き込み後に、列の左または右のいずれかで隣接する画素に書き込みが行われる画素（
「１」と表記）と、書き込み後に、列の左右で隣接する画素に書き込みが全く行われない
画素（「２」と表記）とが、２列ずつ交互に現れるので、相展開駆動方式に伴う階調の差
を目立たなくさせることが可能となる。
なお、変形例において、第２乃至第５実施形態のいずれかの考え方を適用しても良いの
はもちろんである。
【００５９】
上述した説明では、データ信号をサンプリングする直前期間にて、すべてのデータ線１
１４をプリチャージする構成としたが、しなくても構わない。
また、処理回路２０は、ディジタルの画像データＶinを処理するものとしたが、アナロ
グの画像信号を入力して相展開する構成としても良い。
【００６０】
また、各実施形態等では、共通電極１０８に印加される電圧ＬＣcomを、極性反転の基
準である電位ＶＣと一致させていたが、ＴＦＴがｎチャネル型である場合、当該ＴＦＴの
ゲート・ドレイン間の寄生容量に起因して、オンからオフ時にドレイン（画素電極１１８
）の電位が低下する現象（プッシュダウン、突き抜け、フィールドスルーなどとも呼ばれ
る）が発生する。液晶の劣化を防止するため、画素容量では交流駆動が原則であるので、
共通電極１０８に対して高位側（正極性）と低位側（負極性）とで交互書き込みをするが
、電圧ＬＣco mを電圧ＶＣに一致させた状態で、交互書き込みをすると、プッシュダウン
のために、画素容量の電圧実効値は、負極性書込の方が正極性書込よりも大きくなってし
まう。このため、同一階調で正極性・負極性書込をしても画素容量の電圧実効値が互いに
等しくなるように、共通電極１０８の電圧ＬＣcomは、データ信号の振幅基準である電圧
ＶＣよりも若干低めに設定する場合がある。
【００６１】
また、実施形態等では、図２でみたときに、垂直走査方向が下方向であり、水平走査方
向が右方向であったが、後述するプロジェクタや回転可能な表示装置とする場合に対処す
るために、走査方向を切替可能な構成としても良い。
さらに画素容量の電圧実効値が小さい場合に白色表示を行うノーマリーホワイトモード
ではなく、黒色表示を行うノーマリーブラックモードとしても良い。
【００６２】
また、実施形態等については、液晶装置について説明したが、本発明では、画像データ
（映像信号）を相展開して、複数本のデータ線に同時サンプリングさせる構成であれば、
例えばＥＬ（Electronic Luminescence）素子、電子放出素子、電気泳動素子、デジタル
ミラー素子などを用いた装置や、プラズマディスプレイなどにも適用可能である。
【００６３】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器の一例として、上述した
表示パネル１０をライトバルブとして用いたプロジェクタについて説明する。
図２９は、このプロジェクタの構成を示す平面図である。この図に示されるように、プ
ロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１
０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配
置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（
赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００
Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と
比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレン
ズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる
。
【００６４】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態
における表示パネル１０と同様であり、処理回路（図２９では省略）から供給されるＲ、
Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。すなわち、このプロ
ジェクタ２１００では、表示パネル１０を含む電気光学装置１が、Ｒ、Ｇ、Ｂの各色に対
応して３組設けられた構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイク
ロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム
２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。
したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４
によってカラー画像が投射されることとなる。
【００６５】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２
１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設
ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックミ
ラー２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像は
そのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライ
トバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構
成となっている。
【００６６】
電子機器としては、図２９を参照して説明した他にも、テレビジョンや、ビューファイ
ンダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電
子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディ
ジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そし
て、これらの各種の電子機器に対して上述した電気光学装置が適用可能なのは言うまでも
ない。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１実施形態に係る電気光学装置の全体構成を示す図である。
【図２】同電気光学装置における表示パネルの構成を示す図である。
【図３】同表示パネルにおける画素の構成を示す図である。
【図４】同表示パネルにおけるシフトレジスタ群の構成を示す図である。
【図５】同表示パネルにおけるデータ線選択回路の構成を示す図である。
【図６】同電気光学装置の垂直走査の動作を説明するための図である。
【図７】同電気光学装置の水平走査の動作を説明するための図である。
【図８】同電気光学装置のデータ信号の書込動作を説明するための図である。
【図９】同電気光学装置のデータ信号の書込動作を説明するための図である。
【図１０】同電気光学装置の書込を説明するための図である。
【図１１】同電気光学装置の書込状態を示す図である。
【図１２】第２実施形態に係る水平走査の動作を説明するための図である。
【図１３】第２実施形態に係る書込を説明するための図である。
【図１４】第２実施形態に係る書込状態を示す図である。
【図１５】第３実施形態に係る書込を説明するための図である。
【図１６】第３実施形態に係る書込状態を示す図である。
【図１７】第４実施形態に係る書込を説明するための図である。
【図１８】第４実施形態に係る書込を説明するための図である。
【図１９】第４実施形態に係る書込状態を示す図である。
【図２０】本発明の第５実施形態に係る垂直走査の動作を示す図である。
【図２１】第５実施形態に係る書込を説明するための図である。
【図２２】第５実施形態に係る書込を説明するための図である。
【図２３】第５実施形態に係る書込状態を示す図である。
【図２４】別構成に係るシフトレジスタ群の構成を示す図である。
【図２５】同シフトレジスタ群を用いたときの水平走査の動作を示す図である。
【図２６】同シフトレジスタ群を用いたときの水平走査の動作を示す図である。
【図２７】変形例に係る書込を説明するための図である。
【図２８】変形例に係る書込状態を示す図である。
【図２９】同電気光学装置を適用したプロジェクタの構成を示す図である。
【図３０】従来の技術に係る書込を説明するための図である。
【図３１】従来の技術に係る書込状態を示す図である。
【符号の説明】
【００６８】
１…電気光学装置、１０…表示パネル、２０…処理回路、１００…表示領域、１０５…液
晶、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素
電極、１２０…液晶容量、１３０…走査線駆動回路、１４０…シフトレジスタ群、１４２
…第１シフトレジスタ、１４４…第２シフトレジスタ、１５０…データ線選択回路、１６
０…サンプリング回路、１６２…画像信号線、１６５…ＴＦＴ、１６１２…ＮＡＮＤ回路
、１６１４…ＮＯＲ回路、１６１６、１６１８…ＮＯＴ回路、２１００…プロジェクタ
【図１】
0004735328.tif 000002
【図２】
0004735328.tif 000003
【図３】
0004735328.tif 000004
【図４】
0004735328.tif 000005
【図５】
0004735328.tif 000006
【図６】
0004735328.tif 000007
【図７】
0004735328.tif 000008
【図８】
0004735328.tif 000009
【図９】
0004735328.tif 000010
【図１０】
0004735328.tif 000011
【図１１】
0004735328.tif 000012
【図１２】
0004735328.tif 000013
【図１３】
0004735328.tif 000014
【図１４】
0004735328.tif 000015
【図１５】
0004735328.tif 000016
【図１６】
0004735328.tif 000017
【図１７】
0004735328.tif 000018
【図１８】
0004735328.tif 000019
【図１９】
0004735328.tif 000020
【図２０】
0004735328.tif 000021
【図２１】
0004735328.tif 000022
【図２２】
0004735328.tif 000023
【図２３】
0004735328.tif 000024
【図２４】
0004735328.tif 000025
【図２５】
0004735328.tif 000026
【図２６】
0004735328.tif 000027
【図２７】
0004735328.tif 000028
【図２８】
0004735328.tif 000029
【図２９】
0004735328.tif 000030
【図３０】
0004735328.tif 000031
【図３１】
0004735328.tif 000032