(57)【特許請求の範囲】
【請求項１】
第１ゲート線及び第２ゲート線と、
前記第１ゲート線及び前記第２ゲート線と絶縁交差するデータ線と、
前記第１ゲート線と前記データ線の交差領域に位置する第１薄膜トランジスタと、前記第１薄膜トランジスタに連結されて切開パターンを有する第１画素電極と、少なくとも一部が前記切開パターンと重なっている延長電極とを含む第１画素と、
前記第２ゲート線と前記データ線の交差領域に位置する第２薄膜トランジスタと、前記第２薄膜トランジスタに連結され、前記第１画素の前記延長電極と同一のデータ電圧が印加される第２画素電極とを含む第２画素とを有し、
前記第１画素と第２画素に互いに異なる極性のデータ電圧が印加され、
前記延長電極の幅は前記切開パターンの幅より小さいことを特徴とする液晶表示装置。
【請求項２】
前記第２薄膜トランジスタと同一のゲートオン電圧およびデータ電圧の印加を受ける第３薄膜トランジスタをさらに有し、
前記延長電極の一部は、前記第３薄膜トランジスタに含まれていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記延長電極は、前記第２薄膜トランジスタのドレイン電極と一体であることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記延長電極は、前記第２画素電極と連結されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記延長電極は、前記データ線と同一の層に形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記延長電極は、前記第２画素電極と同一の層に形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項７】
前記第１画素と前記第２画素は、前記データ線の延長方向に隣接して配置されることを特徴とする請求項１に記載の液晶表示装置。
【請求項８】
前記第１画素電極は第１ゲート線に連結されており、前記第２画素電極は前記第２ゲート線に連結されていることを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
少なくとも１つのゲート線と、
前記ゲート線と絶縁交差する第１データ線及び第２データ線と、
前記ゲート線と前記第１データ線の交差領域に位置する第１薄膜トランジスタと、前記第１薄膜トランジスタに連結されて切開パターンを有する第１画素電極と、少なくとも一部が前記切開パターンと重なっている延長電極とを含む第１画素と、
前記ゲート線と前記第２データ線の交差領域に位置する第２薄膜トランジスタと、前記第２薄膜トランジスタに連結されて前記第１画素の前記延長電極と同一のデータ電圧が印加される第２画素電極とを含む第２画素とを有し、
前記第１画素と第２画素に互いに異なる極性のデータ電圧が印加され、
前記延長電極の幅は前記切開パターンの幅より小さく、
前記第１画素と前記第２画素は、前記ゲート線の延長方向に配置されていることを特徴とする液晶表示装置。
【請求項１０】
前記第１画素は前段データ線に連結されており、前記第２画素は後段データ線に連結されていることを特徴とする請求項９に記載の液晶表示装置。
【請求項１１】
前記第１画素電極は「Ｌ」字形状であることを特徴とする請求項１に記載の液晶表示装置。
【請求項１２】
前記データ線は、前記第１画素電極の縁に対応するように形成されることを特徴とする請求項１１に記載の液晶表示装置。
【請求項１３】
前記データ線は、直線形状であることを特徴とする請求項１１に記載の液晶表示装置。
【請求項１４】
前記第１画素には、データ線の延長方向に隣接する画素およびゲート線の延長方向に隣接する画素とは互いに異なる極性のデータ電圧が印加されることを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
前記切開パターンは、前記ゲート線の延長方向と鋭角をなすことを特徴とする請求項１に記載の液晶表示装置。
【請求項１６】
前記切開パターンは、前記ゲート線の延長方向と４５度の角度をなすことを特徴とする請求項１５に記載の液晶表示装置。
【請求項１７】
前記第１画素電極は「Ｌ」字形状であり、
前記切開パターンは前記第１画素電極の縁に平行に形成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項１８】
前記第１画素電極は、前記切開パターンを中心として実質的に面積が同一であり、互いに電気的に連結されている第１部分領域と第２部分領域とに分けられていることを特徴とする請求項１７に記載の液晶表示装置。
【請求項１９】
前記第１部分領域と前記第２部分領域の幅はそれぞれ６０μｍ以上であることを特徴とする請求項１８に記載の液晶表示装置。
【請求項２０】
前記切開パターンの幅は８μｍ以下であることを特徴とする請求項１に記載の液晶表示装置。
【請求項２１】
第１ゲート線及び第２ゲート線と、
前記第１ゲート線及び前記第２ゲート線と絶縁交差するデータ線と、
前記第１ゲート線と前記データ線の交差領域に位置し、第１極性のデータ電圧が印加される第１薄膜トランジスタと、
前記第２ゲート線と前記データ線の交差領域に位置し、前記第１極性と異なる第２極性の電圧が印加される第２薄膜トランジスタと、
前記第１薄膜トランジスタに連結されて、互いに離隔した空間を設ける第１領域および第２領域を有する画素電極と、
前記第２薄膜トランジスタに電気的に連結されて、前記第１領域と前記第２領域との間に位置する延長電極とを有し、
前記延長電極の幅は、前記第１領域と前記第２領域との間の幅より小さいことを特徴とする液晶表示装置。
【請求項２２】
前記第１薄膜トランジスタと第２薄膜トランジスタは、前記データ線の延長方向に配置されて、前記第１薄膜トランジスタは第１ゲート線に連結され、前記第２薄膜トランジスタは第２ゲート線に連結されていることを特徴とする請求項２１に記載の液晶表示装置。
【請求項２３】
少なくとも１つのゲート線と、
第１データ線及び第２データ線を含む複数のデータ線と、
前記ゲート線と前記第１データ線の交差領域に位置し、第１極性のデータ電圧が印加される第１薄膜トランジスタと、
前記ゲート線と前記第２データ線の交差領域に位置し、前記第１極性と異なる第２極性のデータ電圧が印加される第２薄膜トランジスタと、
前記第１薄膜トランジスタに連結されて、互いに離隔した空間を設ける第１領域および第２領域を有する画素電極と、
前記第２薄膜トランジスタに電気的に連結されて、前記第１領域および前記第２領域の間に位置する延長電極とを有し、
前記第１薄膜トランジスタと第２薄膜トランジスタは、前記ゲート線の延長方向に配置されて、前記第１薄膜トランジスタは第１データ線に連結され、前記第２薄膜トランジスタは第２データ線に連結されており、
前記延長電極の幅は、前記第１領域と前記第２領域との間の幅より小さいことを特徴とする液晶表示装置。
【請求項２４】
前記画素電極は「Ｌ」字形状であり、前記データ線は直線形状であることを特徴とする請求項２３に記載の液晶表示装置。
【請求項２５】
前記画素電極は、ドットインバージョン（ｄｏｔ  ｉｎｖｅｒｓｉｏｎ）されることを特徴とする請求項２４に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、より詳しくは、ラテラルフィールドを強化させることによって応答速度や開口率を増加させることのできる液晶表示装置に関するものである。
【背景技術】
【０００２】
液晶表示装置は、薄膜トランジスタが形成されている薄膜トランジスタ基板と、カラーフィルタ層が形成されているカラーフィルタ基板、そしてこれらの間に液晶層が位置している液晶表示パネルを含む。液晶表示パネルは非発光素子であるため、薄膜トランジスタ基板の後面には光を供給するためのバックライトユニットが位置することができる。バックライトユニットから供給された光は液晶層の配列状態に応じて透過量が調節される。
【０００３】
近年、テレビのようなディスプレイ装置に液晶表示装置が適用されている。これはＣＲＴ、ＰＤＰなどと比較して、液晶表示装置の視野角、色再現性、輝度などの特性が大きく向上したことを示すが、液晶表示装置の応答速度は依然として改善が要求されている。
ＰＶＡ（ｐａｔｔｅｒｎｅｄ  ｖｅｒｔｉｃａｌｌｙ  ａｌｉｇｎｅｄ）モードは視野角を改善するためのモードであって、ＶＡ（ｖｅｒｔｉｃａｌｌｙ  ａｌｉｇｎｅｄ）モードのうちの画素電極と共通電極にそれぞれ切開パターンを形成したものを指す。これら切開パターンによって形成されるフリンジフィールド（ｆｒｉｎｇｅ  ｆｉｅｌｄ）を利用して液晶分子が横になる方向を調節することによって視野角が向上される。
【０００４】
しかしながら、ＰＶＡモードでは、切開パターンから離隔された部分ではフリンジフィールドが弱化されて液晶の挙動が遅延するという問題がある。また、このような液晶挙動の遅延によって画素電極の大きさが制限されて、開口率を増加させることに問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は上記従来の液晶表示装置における問題点に鑑みてなされたものであって、本発明の目的は、ラテラルフィールドを強化させることによって応答速度や開口率を増加させることのできる液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明による液晶表示装置は、第１ゲート線及び第２ゲート線と、
前記第１ゲート線及び前記第２ゲート線と絶縁交差するデータ線と、前記第１ゲート線と前記データ線の交差領域に位置する第１薄膜トランジスタと、前記第１薄膜トランジスタに連結されて切開パターンを有する第１画素電極と、少なくとも一部が前記切開パターンと重なっている延長電極とを含む第１画素と、前記第２ゲート線と前記データ線の交差領域に位置する第２薄膜トランジスタと、前記第２薄膜トランジスタに連結され、前記第１画素の前記延長電極と同一のデータ電圧が印加される第２画素電極とを含む第２画素とを有し、前記第１画素と第２画素に互いに異なる極性のデータ電圧が印加され、前記延長電極の幅は前記切開パターンの幅より小さいことを特徴とする。
【０００７】
前記第２薄膜トランジスタと同一のゲートオン電圧およびデータ電圧の印加を受ける第３薄膜トランジスタをさらに有し、前記延長電極の一部は前記第３薄膜トランジスタに含まれているのが好ましい。
前記延長電極は、前記第２薄膜トランジスタのドレイン電極と一体であるのが好ましい。
前記延長電極は、前記第２画素電極と連結されているのが好ましい。
前記延長電極は、前記データ線と同一の層に形成されるのが好ましい。
前記延長電極は、前記第２画素電極と同一の層に形成されるのが好ましい。
前記第１画素と前記第２画素は前記データ線の延長方向に隣接して配置されるのが好ましい。
前記第１画素電極は第１ゲート線に連結されており、前記第２画素電極は前記第１ゲート線に連結されているのが好ましい。
また、上記目的を達成するためになされた本発明による液晶表示装置は、少なくとも１つのゲート線と、前記ゲート線と絶縁交差する第１データ線及び第２データ線と、前記ゲート線と前記第１データ線の交差領域に位置する第１薄膜トランジスタと、前記第１薄膜トランジスタに連結されて切開パターンを有する第１画素電極と、少なくとも一部が前記切開パターンと重なっている延長電極とを含む第１画素と、前記ゲート線と前記第２データ線の交差領域に位置する第２薄膜トランジスタと、前記第１画素の前記延長電極と同一のデータ電圧が印加される第２画素電極とを含む第２画素とを有し、前記第１画素と第２画素に互いに異なる極性のデータ電圧が印加され、前記延長電極の幅は前記切開パターンの幅より小さく、前記第１画素と前記第２画素は、前記ゲート線の延長方向に配置されていることを特徴とする。
前記第１画素は前段データ線に連結されており、前記第２画素は後段データ線に連結されているのが好ましい。
前記第１画素電極は「Ｌ」字形状であるのが好ましい。
前記データ線は、前記第１画素電極の縁に対応するように形成されるのが好ましい。
前記データ線は直線形状であるのが好ましい。
前記第１画素には、データ線の延長方向に隣接する画素およびゲート線の延長方向に隣接する画素とは互いに異なる極性のデータ電圧が印加されるのが好ましい。
前記切開パターンは、前記ゲート線の延長方向と鋭角をなすのが好ましい。
前記切開パターンは、前記ゲート線の延長方向と４５度の角度をなすのが好ましい。
前記第１画素電極は「Ｌ」字形状であり、前記切開パターンは前記第１画素電極の縁に平行に形成されるのが好ましい。
前記第１画素電極は、前記切開パターンを中心として実質的に面積が同一であり、互いに電気的に連結されている第１部分領域と第２部分領域とに分けられているのが好ましい。
前記第１部分領域と前記第２部分領域の幅はそれぞれ６０μｍ以上であるのが好ましい。
前記切開パターンの幅は８μｍ以下であるのが好ましい。
【０００８】
また、上記目的を達成するためになされた本発明による液晶表示装置は、第１ゲート線及び第２ゲート線と、前記第１ゲート線及び前記第２ゲート線と絶縁交差するデータ線と、前記第１ゲート線と前記データ線の交差領域に位置し、第１極性のデータ電圧が印加される第１薄膜トランジスタと、前記第２ゲート線と前記データ線の交差領域に位置し、前記第１極性と異なる第２極性の電圧が印加される第２薄膜トランジスタと、前記第１薄膜トランジスタに連結されて、互いに離隔した空間を設ける第１領域および第２領域を有する画素電極と、前記第２薄膜トランジスタに電気的に連結されて、前記第１領域と前記第２領域との間に位置する延長電極とを有し、前記延長電極の幅は、前記第１領域と前記第２領域との間の幅より小さいことを特徴とする。
【０００９】
前記第１薄膜トランジスタと第２薄膜トランジスタは、前記データ線の延長方向に配置されて、前記第１薄膜トランジスタは第１ゲート線に連結され、前記第２薄膜トランジスタは第２ゲート線に連結されているのが好ましい。
【００１０】
また、上記目的を達成するためになされた本発明による液晶表示装置は、少なくとも１つのゲート線と、第１データ線及び第２データ線を含む複数のデータ線と、前記ゲート線と前記第１データ線の交差領域に位置し、第１極性のデータ電圧が印加される第１薄膜トランジスタと、前記ゲート線と前記第２データ線の交差領域に位置し、前記第１極性と異なる第２極性のデータ電圧が印加される第２薄膜トランジスタと、前記第１薄膜トランジスタに連結されて、互いに離隔した空間を設ける第１領域および第２領域を有する画素電極と、前記第２薄膜トランジスタに電気的に連結されて、前記第１領域および前記第２領域の間に位置する延長電極とを有し、前記第１薄膜トランジスタと第２薄膜トランジスタは、前記ゲート線の延長方向に配置されて、前記第１薄膜トランジスタは第１データ線に連結され、前記第２薄膜トランジスタは第２データ線に連結されており、前記延長電極の幅は、前記第１領域と前記第２領域との間の幅より小さいことを特徴とする。
前記画素電極は「Ｌ」字形状であり、前記データ線は直線形状であるのが好ましい。
前記画素電極は、ドットインバージョン（ｄｏｔ  ｉｎｖｅｒｓｉｏｎ）されるのが好ましい。
【発明の効果】
【００１１】
本発明に係る液晶表示装置によれば、ラテラルフィールドを強化させることによって応答速度や開口率を増加させることのできるという効果がある。
【発明を実施するための最良の形態】
【００１２】
次に、本発明に係る液晶表示装置を実施するための最良の形態の具体例を図面を参照しながら説明する。
【００１３】
詳細な説明に先立ち、いろいろな実施形態において同一の構成要素には同一の符号を付与した。同一の構成要素については第１の実施形態で代表的に説明し、他の実施形態では説明を省略するものとした。
【００１４】
図１は本発明の第１の実施形態による液晶表示装置のブロック図である。
本発明の第１の実施形態による液晶表示装置１は、液晶表示パネル３００およびこれに連結されたゲート駆動部４００とデータ駆動部５００、ゲート駆動部４００に連結された駆動電圧生成部７００とデータ駆動部５００に連結された階調電圧生成部８００、そしてこれらを制御する信号制御部６００を含む。
【００１５】
このうちの液晶表示パネル３００を図２乃至図４を参照して説明すると次の通りである。
図２は、本発明の第１の実施形態による薄膜トランジスタ基板の配置図であり、図３は図２のＩＩＩ−ＩＩＩ線に沿った断面図であり、図４は図２のＩＶ−ＩＶ線に沿った液晶表示パネルの断面図である。
【００１６】
図２乃至図４を参照すると、液晶表示パネル３００は、互いに対向する薄膜トランジスタ基板１００とカラーフィルタ基板２００、そして両基板（１００、２００）の間に位置する液晶層２５０を含む。
まず、薄膜トランジスタ基板１００を見ると、第１絶縁基板１１１上にゲート配線（１２１、１２２）が形成されている。ゲート配線（１２１、１２２）は金属単一層または多重層であることができる。ゲート配線（１２１、１２２）は横方向にのびているゲート線１２１およびゲート線１２１に連結されている薄膜トランジスタＴ１、Ｔ２のゲート電極１２２を含む。
【００１７】
図示されていないが、ゲート配線（１２１、１２２）は画素電極１５１と重畳されて保存容量を形成する共通電極線をさらに含むことができ、共通電極線はゲート線１２１と平行に配置されることができる。
第１絶縁基板１１１上には窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１３１がゲート配線（１２１、１２２）を覆っている。
ゲート電極１２２のゲート絶縁膜１３１の上部には非晶質シリコンなどの半導体からなる半導体層１３２が形成されており、半導体層１３２の上部にはシリサイドまたはｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質で形成された抵抗接触層１３３が形成されている。抵抗接触層１３３は３部分に分けられている。
【００１８】
抵抗接触層１３３およびゲート絶縁膜１３１の上にはデータ配線（１４１、１４２、１４３、１７１）が形成されている。データ配線（１４１、１４２、１４３、１７１）も金属層からなる単一層または多重層であることができる。データ配線（１４１、１４２、１４３、１７１）は、縦方向に形成されゲート線１２１と交差して画素Ｐを定義するデータ線１４１、データ線１４１の分枝であり抵抗接触層１３３の上部まで延長されているソース電極１４２、ソース電極１４２と分離されており一側の抵抗接触層１３３の上部に形成されているドレイン電極１４３、そしてソース電極１４２と分離されており他側の抵抗接触層１３３の上部に形成されている延長電極１７１を含む。前段画素Ｐに連結されている延長電極１７１は隣接した後段画素Ｐの画素電極切開パターン１５２に沿って延長されている。延長電極１７１の幅ｄ１は画素電極切開パターン１５２の幅ｄ２より多少小さく形成されている。
【００１９】
このようなゲート電極１２２、ソース電極１４２、ドレイン電極１４３、そして延長電極１７１の構造によって、一つの画素Ｐには駆動薄膜トランジスタＴ１と追加の薄膜トランジスタＴ２がそれぞれ一つずつ形成されている。駆動薄膜トランジスタＴ１と追加の薄膜トランジスタＴ２は同一のゲート電極１２２とソース電極１４２を含む。これによって、駆動薄膜トランジスタＴ１と追加の薄膜トランジスタＴ２には同一のゲートオン電圧とデータ電圧が印加され、ドレイン電極１４３と延長電極１７１に加えられるデータ電圧は実質的に同一になる。
【００２０】
したがって、後段画素Ｐの延長電極１７１には前段画素Ｐのデータ電圧が印加され、延長電極１７１とこれを囲んでいる画素電極１５１には互いに異なる極性のデータ電圧が印加される。
データ配線（１４１、１４２、１４３、１７１）およびこれらが覆っていない半導体層１３２の上部には窒化ケイ素、ＰＥＣＶＤ方法等によって蒸着されたａ−Ｓｉ：Ｃ：Ｏ膜またはａ−Ｓｉ：Ｏ：Ｆ膜、およびアクリル系有機絶縁膜などからなる保護膜１３４が形成されている。保護膜１３４にはドレイン電極１４３を露出させる接触孔１６１が形成されている。
【００２１】
保護膜１３４の上部には画素電極１５１が形成されている。画素電極１５１は通常ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）などの透明な導電物質からなる。
画素電極１５１には画素電極切開パターン１５２が形成されている。画素電極切開パターン１５２は後述する共通電極切開パターン２２２と共に液晶層２５０を複数のドメインに分割するために形成されているものである。画素電極切開パターン１５２はゲート線１２１と約４５度の角度をなしている。
【００２２】
画素電極１５１は画素電極切開パターン１５２を中心に第１部分領域Ａと第２部分領域Ｂとに分けられる。第１部分領域Ａと第２部分領域Ｂは電気的に互いに連結されて、同一のデータ電圧の印加を受ける。第１部分領域Ａは共通電極切開パターン２２２を中心に第１ドメインａおよび第２ドメインｂに分けられ、第２部分領域Ｂも共通電極切開パターン２２２によって第３ドメインｃと第４ドメインｄに分けられる。ここで、第１ドメインａおよび第４ドメインｄはデータ線１４１に隣接し、一方、第２ドメインｂと第３ドメインｃは画素電極切開パターン１５２および延長電極１７１に隣接するようになる。
後述では、第３ドメインｃと第４ドメインｄを中心に説明し、これは第１ドメインａと第２ドメインｂに同様に適用することができる。
【００２３】
カラーフィルタ基板２００を見ると、第２絶縁基板２１１上（図４上では下に）に共通電極２２１が形成されている。共通電極２２１はＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）などの透明な導電物質からなる。共通電極２２１は薄膜トランジスタ基板の画素電極１５１と共に電圧が印加され、液晶層２５０に電界（電場）がかかる。
【００２４】
共通電極２２１には共通電極切開パターン２２２が形成されている。共通電極切開パターン２２２は画素電極１５１の画素電極切開パターン１５２と共に液晶層２５０を複数のドメインに分割する役割を果たす。図示していないが、カラーフィルタ基板２００はブラックマトリックス、カラーフィルタ、オーバーコート層などをさらに含むことができる。共通電極切開パターン２２２の幅ｄ５は約１０μｍ程度であることができる。
薄膜トランジスタ基板１００とカラーフィルタ基板２００の間に液晶層２５０が位置する。液晶層２５０はＶＡ（ｖｅｒｔｉｃａｌｌｙ  ａｌｉｇｎｅｄ）モードであって、液晶分子は電圧が加えられない状態では長さ方向が垂直をなしている。電圧が加えられると、液晶分子は誘電率異方性が負であるため電場に対して垂直方向に配列される。
【００２５】
しかし、画素電極切開パターン１５２と共通電極切開パターン２２２が形成されていなければ、液晶分子は配列される方位角が決定されず多様な方向に無秩序に配列されるようになり、配向方向が異なる境界面で回位線（ｄｉｓｃｌｉｎａｔｉｏｎ  ｌｉｎｅ）が生じる。画素電極切開パターン１５２と共通電極切開パターン２２２は液晶層２５０に電圧がかかる時にフリンジフィールドを形成して、液晶配向の方位角を決定する。また、液晶層２５０は画素電極切開パターン１５２と共通電極切開パターン２２２の配置によって多重領域に分けられる。
【００２６】
液晶層２５０に印加される電場にはフリンジフィールドの他にラテラル（ｌａｔｅｒａｌ）フィールドがある。
図４に示すように、フリンジフィールドは切開パターン（１５２、２２２）が形成されている部分で両基板（１００、２００）の間に形成され、切開パターン（１５２、２２２）の幅ｄ２、ｄ５が大きくなるほど強くなる。
ラテラルフィールドは画素電極切開パターン１５２の下部に位置した延長電極１７１と周辺の画素電極１５１の間に水平方向に形成され、延長電極１７１と画素電極１５１との間の電圧差が大きくなるほど強くなる。
【００２７】
このようなフリンジフィールドとラテラルフィールドが強いほど液晶の応答速度は速くなる。また、フリンジフィールドとラテラルフィールドが強いほど画素電極１５１の大きさを増加させても所望の応答速度を得ることができる。
本発明で、延長電極１７１には周辺の画素電極１５１と異なる極性のデータ電圧が印加されるので、電圧差は非常に大きくなりラテラルフィールドが強く形成される。
【００２８】
本発明による延長電極１７１による効果は次の通りである。
第一に、強化されたラテラルフィールドによって液晶層２５０の応答速度が速くなる。
第二に、強化されたラテラルフィールドだけ画素電極切開パターン１５２の幅ｄ２を減少させて開口率を向上させることができる。延長電極１７１を用いて画素電極切開パターンの幅ｄ２を通常の約１０μｍから約８μｍ以下に減らすことができ、約７μｍとするのが好ましい。第三に、強化されたラテラルフィールドだけ画素電極１５１の大きさを増加させて開口率を増加させることができる。
【００２９】
以上の延長電極１７１による効果において応答速度の増加と開口率の増加は互いに相反する。例えば、開口率を増加させるために画素電極１５１の大きさを増加させると、電場はそれだけ弱くなって応答速度は低下する。一方、延長電極１７１を用いて応答速度と開口率を全て改善させることができるのは勿論である。
【００３０】
ラテラルフィールドによる応答速度改善効果を実験を通じて求めた。
液晶の応答速度Ｔｒはライジングタイム（ｒｉｓｉｎｇ  ｔｉｍｅ、Ｔｏｎ）とフォーリングタイム（ｆａｌｌｉｎｇ  ｔｉｍｅ、Ｔｏｆｆ）を合わせて定める。ノーマリブラックモード（ｎｏｒｍａｌｌｙ  ｂｌａｃｋ  ｍｏｄｅ）で、ライジングタイムは１０％透過率から９０％透過率になる時間と定義され、フォーリングタイムは反対に９０％透過率から１０％透過率になる時間と定義される。フォーリングタイムは液晶表示装置に拘わらず約６ｍｓである反面、ライジングタイムは液晶表示装置に大きく影響を及ぼす。液晶の応答速度が遅ければ動画像にじみ（ｍｏｔｉｏｎ  ｂｌｕｒ）現象が発生して、ディスプレイ品質が低下する。
【００３１】
一方、動画像実現のために、６０Ｈｚ駆動で液晶の応答速度は通常１６ｍｓを基準とする。したがって、ライジングタイムが１０ｍｓ程度であれば動画像を実現することに無理がない。
実験ではこれによってライジングタイムが１０ｍｓ以下になる最大のドメイン幅を求めた。実験条件を見れば、ブラック電圧Ｖｂは１．２５Ｖであり、プレチルト電圧（ｐｒｅｔｉｌｔ  ｖｏｌｔａｇｅ、Ｖｐｒｅｔｉｌｔ）は２．５Ｖ、２．７Ｖの２種類に変更した。プレチルト電圧は液晶の応答速度を増加させるためにデータ電圧印加前に加えられる電圧であり、２．７Ｖまではディスプレイ品質に影響を及ぼさないと知られている。
【００３２】
以下の表１に実験結果を整理したものを示す。
【表１】
0004785689.tif 000002
【００３３】
表１を参照すると、プレチルト電圧が２．５Ｖである場合、ラテラルフィールドを適用すればドメインの幅を２５μｍから３２μｍに増加させても１０ｍｓ以下のライジングタイムを得ることができるのが分かる。また、プレチルト電圧が２．７Ｖである場合、ラテラルフィールドを適用すればドメインの幅を３０μｍから３６μｍに増加させても１０ｍｓ以下のライジングタイムを得ることができるのが分かる。
【００３４】
表１の結果を図４を参照して説明すると次の通りである。
各ドメインの中間部分はフリンジフィールドが弱く作用するか或いは作用しない。したがって、各ドメインの中間部分に位置する液晶層２５０は周辺の液晶層２５０の動きに連動して動くようになるので、応答速度が遅くなる。しかし、第３ドメインｃの場合、ラテラルフィールドの影響で直接電場の影響が及ぶ液晶層２５０の範囲が増加して、応答速度が増加される。また、第３ドメインｃの幅ｄ３を増加させても所望の応答速度を得ることができる。
【００３５】
表１の結果から第３ドメインｃの幅を最大３６μｍまで増加させることができるのが分かる。反面、ラテラルフィールドが適用されない第４ドメインｄの幅ｄ４は増加しない。
実施形態とは異なり、第３ドメインｃの幅を増加させずにライジングタイムのみを改善させることができるのは勿論である。
【００３６】
駆動電圧生成部７００は、薄膜トランジスタをターンオンさせるゲートオン電圧Ｖｏｎと、ターンオフさせるゲートオフ電圧Ｖｏｆｆ、そして共通電極層２５１に印加される共通電圧Ｖｃｏｍなどを生成する。
階調電圧生成部８００は液晶表示装置１の輝度と関連する複数の階調電圧（ｇｒａｙ  ｓｃａｌｅ  ｖｏｌｔａｇｅ）を生成する。
ゲート駆動部４００はスキャン駆動部（ｓｃａｎ  ｄｒｉｖｅｒ）とも言い、ゲート線１２１に連結されて、駆動電圧生成部７００からのゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆの組み合わせからなるゲート信号をゲート線１２１に印加する。
【００３７】
データ駆動部５００はソース駆動部（ｓｏｕｒｃｅ  ｄｒｉｖｅｒ）とも言い、階調電圧生成部８００から階調電圧が印加され、信号制御部６００の制御によって階調電圧を選択して、データ線１４１にデータ電圧Ｖｄを印加する。
信号制御部６００は、ゲート駆動部４００、データ駆動部５００、駆動電圧生成部７００、および階調電圧生成部８００などの動作を制御する制御信号を生成して、各ゲート駆動部４００、データ駆動部５００、駆動電圧生成部７００に供給する。
【００３８】
以下、液晶表示装置１の動作について詳しく説明する。
信号制御部６００には外部のグラフィック制御器（ｇｒａｐｈｉｃ  ｃｏｎｔｒｏｌｌｅｒ）からＲＧＢ階調信号Ｒ、Ｇ、Ｂおよびその表示を制御する制御入力信号（ｉｎｐｕｔ  ｃｏｎｔｒｏｌ  ｓｉｇｎａｌ）、例えば、垂直同期信号（ｖｅｒｔｉｃａｌ  ｓｙｎｃｈｒｏｎｉｚｉｎｇ  ｓｉｇｎａｌ：Ｖｓｙｎｃ）と水平同期信号（ｈｏｒｉｚｏｎｔａｌ  ｓｙｎｃｈｒｏｎｉｚｉｎｇ  ｓｉｇｎａｌ：Ｈｓｙｎｃ）、メインクロック（ｍａｉｎ  ｃｌｏｃｋ：ＣＬＫ）、データイネーブル信号（ｄａｔａ  ｅｎａｂｌｅ  ｓｉｇｎａｌ：ＤＥ）などが提供される。信号制御部６００は制御入力信号に基づいてゲート制御信号、データ制御信号および電圧選択制御信号（ｖｏｌｔａｇｅ  ｓｅｌｅｃｔｉｏｎ  ｃｏｎｔｒｏｌ  ｓｉｇｎａｌ：ＶＳＣ）を生成し、外部からの階調信号Ｒ、Ｇ、Ｂを液晶表示パネル３００の動作条件に合うように適切に変換した後、ゲート制御信号をゲート駆動部４００と駆動電圧生成部７００に送信し、データ制御信号と処理した階調信号Ｒ’、Ｇ’、Ｂ’はデータ駆動部５００に送信し、電圧選択制御信号ＶＳＣを階調電圧生成部８００に送信する。
【００３９】
ゲート制御信号は、ゲートオンパルス（ゲート信号のハイ区間）の出力開始を指示する垂直同期開始信号（ｖｅｒｔｉｃａｌ  ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ  ｓｔａｒｔ  ｓｉｇｎａｌ：ＳＴＶ）、ゲートオンパルスの出力時期を制御するゲートクロック信号（ｇａｔｅ  ｃｌｏｃｋ  ｓｉｇｎａｌ：ＣＰＶ）およびゲートオンパルスの幅を限定するゲートオンイネーブル信号（ｇａｔｅ  ｏｎ  ｅｎａｂｌｅ  ｓｉｇｎａｌ：ＯＥ）などを含む。このうちのゲートオンイネーブル信号ＯＥとゲートクロック信号ＣＰＶは駆動電圧生成部７００に供給される。
【００４０】
データ制御信号は、階調信号の入力開始を指示する水平同期開始信号（ｈｏｒｉｚｏｎｔａｌ  ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ  ｓｔａｒｔ  ｓｉｇｎａｌ：ＳＴＨ）、データ線１４１に該当データ電圧Ｖｄを印加することを指示するロード信号（ｌｏａｄ  ｓｉｇｎａｌ、ＬＯＡＤまたはＴＰ）、データ電圧の極性を反転させる反転制御信号ＲＶＳおよびデータクロック信号ＨＣＬＫなどを含む。
【００４１】
まず、階調電圧生成部８００は電圧選択制御信号ＶＳＣによって決定された電圧値を有する階調電圧をデータ駆動部５００に供給する。
ゲート駆動部４００は信号制御部６００からのゲート制御信号によってゲートオン電圧Ｖｏｎを順次にゲート線１２１に印加して、ゲート線１２１に連結された薄膜トランジスタＴをターンオンさせる。これと同時に、データ駆動部５００は信号制御部６００からのデータ制御信号によって、ターンオンされた薄膜トランジスタに連結されている画素１７０に対する階調信号Ｒ’、Ｇ’、Ｂ’に対応する階調電圧生成部８００からのアナログデータ電圧Ｖｄをデータ信号として該当データ線１４１に供給する。
【００４２】
データ線１４１に供給されたデータ信号はターンオンされた薄膜トランジスタを通じて該当画素１７０に印加される。このような方式で１フレーム（ｆｒａｍｅ）の間に全てのゲート線１２１に対して順次にゲートオン電圧Ｖｏｎを印加して、全ての画素１７０にデータ信号を印加する。１フレームが終わって駆動電圧生成部７００とデータ駆動部５００に反転制御信号ＲＶＳが供給されると、次のフレームの全てのデータ信号の極性が変わる。
【００４３】
ここで、フレームごとにデータ信号の極性が変わるインバージョンを図５（ａ）及び（ｂ）を参照して説明する。
第１の実施形態では、画素電極切開パターン１５２の間を通って行く延長電極１７１は前段画素Ｐのデータ電圧が印加され、延長電極１７１とこれを囲んでいる画素電極１５１は互いに異なる極性のデータ電圧が印加されなければならない。したがって、上下方向、即ち、データ線の延長方向に隣接した画素Ｐの間には互いに異なる極性のデータ電圧が印加されなければならない。
【００４４】
図５（ａ）はドットインバージョン（ｄｏｔ  ｉｎｖｅｒｓｉｏｎ）方式を示したものであって、上下方向だけでなく左右方向に隣接した画素Ｐの間に互いに異なる極性のデータ電圧が印加される。その後のフレームでは全ての画素Ｐの極性が変わるのは勿論である。
図５（ｂ）はラインインバージョン（ｌｉｎｅ  ｉｎｖｅｒｓｉｏｎ）方式を示したものであって、上下方向に隣接した画素の間には互いに異なる極性のデータ電圧が印加されるが、左右方向、即ち、ゲート線の延長方向に隣接した画素Ｐの間には同じ極性のデータ電圧が印加される。
【００４５】
ラインインバージョン方式を例に上げて延長電極１７１の作用を説明すると次の通りである。
Ｎ番目のゲート線１２１にゲートオン電圧が印加されると、これに連結された駆動薄膜トランジスタＴ１と追加の薄膜トランジスタＴ２が同時にターンオンされる。駆動薄膜トランジスタＴ１のターンオンによって、これに連結された画素電極１５１には正極性または負極性データ電圧が充電され、追加の薄膜トランジスタＴ２のターンオンによって、これに連結されており後段画素Ｐに延長されている延長電極１７１にも正極性または負極性データ電圧が充電される。
【００４６】
１ゲートタイムが過ぎて、次の段であるＮ＋１番目のゲート線１２１にゲートオン電圧が印加されると、これに連結された画素電極１５１にデータ電圧が印加される。このとき、画素電極１５１に印加されるデータ電圧はラインインバージョンによって、予め充電されている延長電極１７１と反対極性を有するようになる。
例えば、共通電圧が６Ｖであり、画素Ｐに正極性データ電圧として１２Ｖが印加され負極性データ電圧として０Ｖが印加されるとすれば、Ｎ＋１番目のゲート線１２１に連結された画素電極１５１と画素電極１５１の間を通って行く延長電極１７１の間には１２Ｖの電圧差が発生する。このように大きい電圧差によってラテラルフィールドが強化されて、応答速度が増加し画素電極１５１の大きさを増加させることができる。
【００４７】
図６は、本発明の第２の実施形態による薄膜トランジスタ基板の配置図である。第２の実施形態では、画素電極切開パターン１５２の間を通って行く延長電極１７２は前段画素Ｐのドレイン電極１４３と一体をなしている。これによって、延長電極１７２の構成が第１の実施形態に比べて簡単になり、第１の実施形態と類似したラテラルフィールド強化効果を得ることができる。
【００４８】
図７は、本発明の第３の実施形態による薄膜トランジスタ基板の配置図であり、図８は図７のＶＩＩＩ−ＶＩＩＩ線に沿った断面図である。
延長電極１７３はデータ線１４１と同一の層に設けられている。延長電極１７３は薄膜トランジスタに直接連結されておらず、前段画素Ｐの画素電極１５１とラテラル接触孔１６２を通じて連結されている。これによって、延長電極１７３には前段画素電極１５１と同一のデータ電圧が印加され、ラテラルフィールド強化効果を得ることができる。
【００４９】
図９は、本発明の第４の実施形態による薄膜トランジスタ基板の配置図であり、図１０は図９のＸ−Ｘ線に沿った液晶表示パネルの断面図である。
延長電極１７４は画素電極１５１と同一の層に設けられている。延長電極１７４は前段画素Ｐの画素電極１５１と直接連結されている。これによって、延長電極１７３には前段画素電極１５１と同一のデータ電圧が印加され、ラテラルフィールド強化効果を得ることができる。
【００５０】
図１１は、本発明の第５の実施形態による薄膜トランジスタ基板の配置図である。
延長電極１７５は画素電極１５１と同一の層に設けられている。延長電極１７５は後段画素Ｐの画素電極１５１と直接連結されている。これによって、延長電極１７５には後段画素電極１５１のデータ電圧が印加され、ラテラルフィールド強化効果を得ることができる。
【００５１】
以上の第２の実施形態乃至第５の実施形態で、液晶表示装置のインバージョン方式はドットインバージョンまたはラインインバージョンを含む。
【００５２】
図１２は、本発明の第６の実施形態による薄膜トランジスタ基板の配置図であり、図１３（ａ）、（ｂ）、（ｃ）は本発明の第６の実施形態による液晶表示装置のインバージョン方式を示した図面である。
画素電極切開パターン１５２の間を通って行く延長電極１７６には左右方向、即ち、ゲート線１２１の延長方向に隣接した画素Ｐと同一なデータ電圧が印加される。さらに具体的には、前段データ線に連結されている画素Ｐに延長されている延長電極１７６には後段データ線からデータ電圧が印加される。このために、一つの画素には駆動トランジスタＴ４とラテラルトランジスタＴ５が形成されている。
【００５３】
第６の実施形態ではデータ線１４１の延長方向に隣接した画素Ｐの間に互いに異なる極性のデータ電圧が印加されなければならない。第６の実施形態でフレームごとにデータ信号の極性が変わるインバージョンを図１３（ａ）〜（ｃ）を参照して説明する。
【００５４】
図１３（ａ）はドットインバージョン方式を示したものであって、上下方向だけでなく左右方向に隣接した画素Ｐの間に互いに異なる極性のデータ電圧が印加される。その後のフレームでは全ての画素Ｐの極性が変わるのは勿論である。
図１３（ｂ）はコラムインバージョン（ｃｏｌｕｍｎ  ｉｎｖｅｒｓｉｏｎ）を示したものであって、左右方向に隣接した画素Ｐの間には互いに異なる極性のデータ電圧が印加されるが、上下方向、即ち、データ線の延長方向に隣接した画素Ｐの間には同じ極性のデータ電圧が印加される。
図１３（ｃ）は２−ドットインバージョンを示したものであって、左右方向に隣接した画素Ｐの間には互いに異なる極性のデータ電圧が印加される。反面、上下方向、即ち、データ線１４１の延長方向に隣接した画素Ｐには二つずつ対をなして異なる極性のデータ電圧が印加される。
【００５５】
図１４は、本発明の第７の実施形態による薄膜トランジスタ基板の配置図であり、図１５は図１４のＸＶ−ＸＶ線に沿った液晶表示パネルの断面図である。
画素電極１５１は第１の実施形態乃至第６の実施形態とは異なり「Ｌ」字形状であり（Ｚ−セル構造）、データ線１４１は画素電極１５１の縁に沿って形成されている。延長電極１７７は前段画素に連結されており画素電極切開パターン１５２の間を通って行く。
【００５６】
第７の実施形態では画素電極１５１の縁、画素電極切開パターン１５２、そして共通電極切開パターン２２２が互いに平行になっている。このような構造で、データ線１４１と画素電極１５１の間に形成されるラテラルフィールドの方向が液晶層２５０の挙動方向と一致する。これによって、データ線１４１隣接部のテクスチャー（ｔｅｘｔｕｒｅ）制御力が改善されて開口率と応答速度が向上する。
第７の実施形態ではデータ線１４１と隣接した画素電極１５１の間にもラテラルフィールドが形成される。データ線１４１に印加されるデータ電圧の極性は変わり続けるので、データ線１４１には共通電圧と同一の電圧が印加されるとみることができる。したがって、データ線１４１と画素電極１５１の間の電圧差は大きくない。
【００５７】
例えば、共通電圧が６Ｖであり、画素に正極性データ電圧として１２Ｖが印加され負極性データ電圧として０Ｖが印加されるとすれば、極性が異なる延長電極１７７と画素電極１５１の間には約１２Ｖの電圧差が発生する反面、データ線１４１と画素電極１５１の間には約６Ｖの電圧差が発生するといえる。これによって、データ線１４１と画素電極１５１の間には延長電極１７７と画素電極１５１の間より弱いラテラルフィールドが形成され、第４ドメインの幅ｄ７は第３ドメインの幅ｄ６より狭くなる。
第７の実施形態のためのインバージョンは図５（ａ）及び（ｂ）のようなドットインバージョン方式またはラインインバージョン方式が可能である。
【００５８】
図１６は、本発明の第８の実施形態による薄膜トランジスタ基板の配置図であり、図１７は図１６のＸＶＩＩ−ＸＶＩＩ線に沿った液晶表示パネルの断面図である。
画素電極１５１は第７の実施形態のように「Ｌ」字形状であるが、データ線１４１は画素電極１５１の縁に沿って形成されず、直線形状に形成されている。延長電極１７７は前段画素に連結されており、画素電極切開パターン１５２の間を通って行く。
【００５９】
第８の実施形態ではデータ線１４１と画素電極１５１の間のラテラルフィールドは形成されない。反面、ゲート線１２１の延長方向に隣接した画素電極１５１の間にラテラルフィールドが形成される。このとき、ゲート線１２１の延長方向に隣接した画素電極１５１の間には互いに異なる極性のデータ電圧が印加される。このような構造で、隣接した画素電極１５１の間のラテラルフィールドは延長電極１７７と画素電極１５１の間のラテラルフィールドと実質的に同一の大きさで形成される。
例えば、共通電圧が６Ｖであり、画素に正極性データ電圧として１２Ｖが印加され負極性データ電圧として０Ｖが印加されるとすれば、極性が異なる延長電極１７７と画素電極１５１の間には約１２Ｖの電圧差が発生し、また極性が異なる隣接した画素電極１５１の間にも約１２Ｖの電圧差が発生する。したがって、第３ドメインｃの幅ｄ８および第４ドメインｄの幅ｄ９を全て最大３６μｍまで増加させることができ、各部分領域Ａ、Ｂの幅を６０μｍ以上または７０μｍ以上に増加させることができる。
【００６０】
第８の実施形態では延長電極１７８と隣接した画素電極１５１に互いに異なる極性のデータ電圧を印加するためにラインインバージョンが行われなければならない。また、ゲート線１２１の延長方向に隣接した画素電極１５１の間に互いに異なる極性のデータ電圧が印加されるためにはコラムインバージョンが行われなければならない。したがって、第８の実施形態を実現するためにはドットインバージョンが行われなければならない。
一方、図示していないが、データ線１４１と画素電極１５１の間の干渉を減少させるために保護層１３４は厚さが大きい有機膜を含むことができる。
【００６１】
図１８は、本発明の第９の実施形態による薄膜トランジスタ基板の配置図である。画素電極１５１は第７の実施形態のように「Ｌ」字形状である。データ線１４１の一部は画素電極１５１の縁に沿って形成されず直線形状に形成されており、残りの部分は画素電極１５１の縁に沿って形成されている。
【００６２】
本発明によって画素電極の大きさを増加させると多様な画素大きさの液晶表示装置にＰＶＡモード、特にＺ−セル構造を適用することができる。画素の大きさは液晶表示パネルの大きさと解像度によって決定される。本発明によれば各ドメインの幅を最大３６μｍまで増加させることができるので、相対的に大きい画素を有する液晶表示装置にＺ−セル構造を適用させることができる。
【００６３】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１の実施形態による液晶表示装置のブロック図である。
【図２】本発明の第１の実施形態による薄膜トランジスタ基板の配置図である。
【図３】図２のＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】図２のＩＶ−ＩＶ線に沿った液晶表示パネルの断面図である。
【図５】本発明の第１の実施形態による液晶表示装置のインバージョン方式を示した図面であり、（ａ）はドットインバージョン方式を示したものであり、（ｂ）はラインインバージョン方式を示したものである。
【図６】本発明の第２の実施形態による薄膜トランジスタ基板の配置図である。
【図７】本発明の第３の実施形態による薄膜トランジスタ基板の配置図である。
【図８】図７のＶＩＩＩ−ＶＩＩＩ線に沿った断面図である。
【図９】本発明の第４の実施形態による薄膜トランジスタ基板の配置図である。
【図１０】図９のＸ−Ｘ線に沿った液晶表示パネルの断面図である。
【図１１】本発明の第５の実施形態による薄膜トランジスタ基板の配置図である。
【図１２】本発明の第６の実施形態による薄膜トランジスタ基板の配置図である。
【図１３】本発明の第６の実施形態による液晶表示装置のインバージョン方式を示した図面であり、（ａ）はドットインバージョン方式を示したものであり、（ｂ）はコラムインバージョンを示したものであり、（ｃ）は２−ドットインバージョンを示したものである。
【図１４】本発明の第７の実施形態による薄膜トランジスタ基板の配置図である。
【図１５】図１４のＸＶ−ＸＶ線に沿った液晶表示パネルの断面図である。
【図１６】本発明の第８の実施形態による薄膜トランジスタ基板の配置図である。
【図１７】図１６のＸＶＩＩ−ＸＶＩＩ線に沿った液晶表示パネルの断面図である。
【図１８】本発明の第９の実施形態による薄膜トランジスタ基板の配置図である。
【符号の説明】
【００６５】
１        液晶表示装置
１００      薄膜トランジスタ基板
１１１      第１絶縁基板
１２１      ゲート線
１２２      ゲート電極
１３１      ゲート絶縁膜
１３２      半導体層
１３３      抵抗接触層
１３４      保護膜
１４１      データ線
１４２      ソース電極
１４３      ドレイン電極
１５１      画素電極
１５２      画素電極切開パターン
１６１      接触孔
１７１      延長電極
２００      カラーフィルタ基板
２１１      第２絶縁基板
２２１      共通電極
２２２      共通電極切開パターン
２５０      液晶層
３００      液晶表示パネル
４００      ゲート駆動部
５００      データ駆動部
６００      信号制御部
７００      駆動電圧生成部
８００      階調電圧生成部
【図１】
0004785689.tif 000003
【図２】
0004785689.tif 000004
【図３】
0004785689.tif 000005
【図４】
0004785689.tif 000006
【図５】
0004785689.tif 000007
【図６】
0004785689.tif 000008
【図７】
0004785689.tif 000009
【図８】
0004785689.tif 000010
【図９】
0004785689.tif 000011
【図１０】
0004785689.tif 000012
【図１１】
0004785689.tif 000013
【図１２】
0004785689.tif 000014
【図１３】
0004785689.tif 000015
【図１４】
0004785689.tif 000016
【図１５】
0004785689.tif 000017
【図１６】
0004785689.tif 000018
【図１７】
0004785689.tif 000019
【図１８】
0004785689.tif 000020