(57)【特許請求の範囲】
【請求項１】
マイクロプロセッサとメモリとの間で、メモリコントローラを介してデータの受渡しを行う情報処理装置において、
前記マイクロプロセッサと前記メモリコントローラとの間を接続するシステムバスに電源を供給する電源回路と、
前記マイクロプロセッサから出力されるバススピード選択信号で設定されるバス速度に応じた周波数のクロックパルスを、前記マイクロプロセッサと前記メモリコントローラとに共通に供給するクロック発生器と、
前記マイクロプロセッサから出力される前記バススピード選択信号を受信し、このバススピード選択信号に含まれるバス速度に対応したビット情報をデコードしてバス速度を取得し、このバス速度から前記システムバスに供給される電源電圧を決定するデコード回路と、
前記システムバスに供給される電源電圧が前記デコード回路で決定された値となるように前記電源回路の出力値を変更させる電圧可変手段と、
を具備したことを特徴とする情報処理装置。
【請求項２】
前記デコード回路は、前記クロックパルスの周波数が前回の設定より高く設定されるバススピード選択信号を受信した場合は前記システムバスに供給される電源電圧として前回より高い値を選択し、前記クロックパルスの周波数が前回の設定より低く設定されるバススピード選択信号を受信した場合は前記システムバスに供給される電源電圧として前回より低い値を選択することを特徴とする請求項１記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＯＳ（Point Of Sales）端末等の情報処理装置に関する。
【背景技術】
【０００２】
ＰＯＳ端末は、客の購買情報を処理することに特化した情報処理装置である。近年では、しばしば、汎用性のあるパーソナルコンピュータを利用して、ＰＯＳ端末が構成される。
【０００３】
パーソナルコンピュータ等のコンピュータシステムは、主としてその中枢を担うマイクロプロセッサと、プログラムが格納されるメインメモリとを搭載している。マイクロプロセッサとメインメモリとは、ノースブリッジ等と称されるメモリコントローラを介して接続されている。マイクロプロセッサとメモリコントローラとの間、及びメモリコントローラとメインメモリとの間は、システムバスで接続されている（例えば、特許文献１参照）。
【０００４】
この種のコンピュータシステムは、マイクロプロセッサの処理速度を高めることにより、性能が向上する。ただし、マイクロプロセッサは、メモリコントローラを介してメインメモリから必要なデータを読み出す。このため、マイクロプロセッサのみ処理速度が速くなっても、メモリコントローラがメモリからデータを読み出す速度が遅いと、データが読み出されるまでマイクロプロセッサは処理を待つこととなる。そこで、性能の向上には、マイクロプロセッサだけでなくメモリコントローラの高速化も必要となる。
【０００５】
マイクロプロセッサとメモリコントローラとの高速化を図るためには、各々に共通の動作周波数を高めればよい。しかし、動作周波数を高めると、メモリコントローラとマイクロプロセッサとの間で授受される信号は減衰する。信号が減衰すると、受信側は信号を受取ることができずにエラーとなるおそれがある。信号の減衰は、システムバスの電圧を上げることで改善することができる。
【特許文献１】特表２００６−５０５０４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、コンピュータシステムを主体とした情報処理装置の場合、その性能の向上を図るためには、メモリコントローラとマイクロプロセッサとを結ぶシステムバスの電圧を上げる必要がある。しかし、システムバスに供給される電圧の値は常に一定である。このため、性能の向上を図るためにシステムバスへの供給電圧の値を上げると、常に高い電圧がシステムバスに供給されるためシステム全体の消費電力が大幅に増大し、発熱量が増加する。発熱量が増加する場合には、放熱のための仕組みが必要となり、システムの大型化及び高コスト化を招く。また、放熱のための仕組みが不十分であった場合には、高温環境で使用した場合に、マイクロプロセッサやメモリコントローラ等のＩＣ部品の熱暴走あるいは熱的破壊が起こる可能性もある。
【０００７】
それに加え、システムバスの電圧を上げると、信号の振幅が大きくなるので、基板からの放射ノイズが大きくなる。機器から放射されるノイズのレベルについては、法により規定されているため、規定をオーバーする場合は設計時に対策が必要となり、さらなるコストアップの懸念がある。
【０００８】
このような問題は、システムバスに供給される電圧を可変とし、高速処理を必要としないときには供給電圧を低下させて、無駄な放熱や放射ノイズを抑制することで解決できる。
【０００９】
本発明はこのような事情に基づいてなされたもので、その目的とするところは、システムバスに供給される電圧を可変にすることで、無駄な発熱や放射ノイズの抑制を図ることができる情報処理装置を提供しようとするものである。
【課題を解決するための手段】
【００１０】
本発明は、マイクロプロセッサとメモリとの間で、メモリコントローラを介してデータの受渡しを行う情報処理装置において、マイクロプロセッサとメモリコントローラとの間を接続するシステムバスに電源を供給する電源回路と、マイクロプロセッサから出力されるバススピード選択信号で設定されるバス速度に応じた周波数のクロックパルスを、マイクロプロセッサとメモリコントローラとに共通に供給するクロック発生器と、マイクロプロセッサから出力される前記バススピード選択信号を受信し、このバススピード選択信号に含まれるバス速度に対応したビット情報をデコードしてバス速度を取得し、このバス速度からシステムバスに供給される電源電圧を決定するデコード回路と、システムバスに供給される電源電圧がデコード回路で決定された値となるように電源回路の出力値を変更させる電圧可変手段とを備える。
【発明の効果】
【００１１】
かかる手段を講じた本発明によれば、システムバスに供給される電圧を可変にすることができ、無駄な発熱や放射ノイズの抑制を図ることができる情報処理装置を提供できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための最良の形態について、図面を用いて説明する。  
本実施の形態における情報処理装置１の要部構成を、図１のブロック図で示す。図示するように、情報処理装置１は、マイクロプロセッサ１１、メインメモリ１２、メモリコントローラ１３、Ｉ／Ｏ（Input/Output）コントローラ１４、クロック発生器１５、電源回路１６及びデコード回路１７で構成されている。
【００１３】
マイクロプロセッサ１１とメモリコントローラ１３との間、メモリコントローラ１３とメインメモリ１２との間、メモリコントローラ１３とＩ／Ｏコントローラ１４との間、及びマイクロプロセッサ１１とクロック発生器１５との間は、それぞれシステムバス２１，２２，２３，２４で接続されている。各システムバス２１〜２４のうち、マイクロプロセッサ１１とメモリコントローラ１３とを結ぶシステムバス２１には、フロントサイド・バス（Front Side Bus）を用いている。マイクロプロセッサ１１とクロック発生器１５とを結ぶシステムバス２４は、デコード回路１７にも接続されている。
【００１４】
ＣＰＵ（Central Processing Unit）を主体に構成されるマイクロプロセッサ１１は、情報処理装置１の中枢を担う。ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）で構成されるメインメモリ１２は、プログラムやデータを記憶する。
【００１５】
ノースブリッジ等と称されるメモリコントローラ１３は、マイクロプロセッサ１１からの指令により、メインメモリ１２からデータを読み出したり、データを書き込んだりする。また、メモリコントローラ１３は、表示器２を接続している。
【００１６】
サウスブリッジ等と称されるＩ／Ｏコントローラ１４は、メモリコントローラ１３を介してマイクロプロセッサ１１に接続されている。Ｉ／Ｏコントローラ１４は、マイクロプロセッサ１１の制御により、ハードディスク等の補助記憶装置や、キーボード，マウス，プリンタ等の入出力デバイスと、データを授受する。
【００１７】
クロック発生器１５は、マイクロプロセッサ１１とメモリコントローラ１３とに対してクロックパルスＣＬＫを供給する。電源回路１６は、システムバス２１〜２４を含む各部に電源電圧を供給する（電源供給手段）。デコード回路１７については、後述する。
【００１８】
かかる構成の情報処理装置１は、動作モードとしてアクティブモードとスリープモードとがある。アクティブモードは、処理実行中のモードである。スリープモードは、処理休止中のモードである。
【００１９】
マイクロプロセッサ１１は、立ち上がり時や動作モードの変更時等に、フロントサイド・バス２１の速度を設定するためのバススピード選択信号ＢＳＥＬを、システムバス２４を介してクロック発生器１５に出力する。一般的なバス速度としては、６８ＭＨｚ、１００ＭＨｚ、１３３ＭＨｚ、４００ＭＨｚ、５３３ＭＨｚなどがある。
【００２０】
クロック発生器１５は、バススピード選択信号ＢＳＥＬで設定されるバス速度に応じた周波数のクロックパルスＣＬＫを生成する。そして、このクロックパルスＣＬＫを、マイクロプロセッサ１１とメモリコントローラ１３に供給する。上記クロックパルスＣＬＫを受信したマイクロプロセッサ１１及びメモリコントローラ１３は、バス速度の数倍の動作周波数で動作する。
【００２１】
例えば、バススピード選択信号ＢＳＥＬによって設定されるバス速度が１３３ＭＨｚであり、倍率が２３．０倍とすると、
１３３ＭＨｚ×２３．０＝３０６６．９９ＭＨｚ
＝３．０６ＧＨｚ
となる。すなわち、マイクロプロセッサ１１及びメモリコントローラ１３は、３．０６ＧＨｚの動作周波数で動作する。
【００２２】
デコード回路１７の機能について、図２の流れ図を用いて説明する。デコード回路１７は、マイクロプロセッサ１１から出力されるバススピード選択信号ＢＳＥＬを待機している（Ｐ１）。バススピード選択信号ＢＳＥＬを受信すると、デコード回路１７は、バススピード選択信号ＢＳＥＬの値をデコードする（Ｐ２）。バススピード選択信号ＢＳＥＬは、バス速度に対応した数ビットの情報を含む。デコード回路１７は、バススピード選択信号ＢＳＥＬに含まれる数ビットの情報をデコードすることで、フロントサイド・バス２１のバス速度を取得する。バス速度は、マイクロプロセッサ１１またはメモリコントローラ１３の動作周波数に関わる（動作周波数取得手段）。
【００２３】
バススピード選択信号ＢＳＥＬからバス速度が得られると、デコード回路１７は、そのバス速度からフロントサイド・バス２１用の電源電圧を決定する（Ｐ３）。  
例えば、バス速度が２００ＭＨｚのときには電源電圧として１．２Ｖを選択し、バス速度が１３３ＭＨｚのときには１．０５Ｖを選択する。バス速度２００ＭＨｚとバス速度１３３ＭＨｚとを比較すると、前者（２００ＭＨｚ）の方が後者（１３３ＭＨｚ）よりもマイクロプロセッサ１１またはメモリコントローラ１３の動作周波数が高速となる。すなわち、デコード回路１７は、マイクロプロセッサ１１またはメモリコントローラ１３の動作周波数が高く設定されるバススピード選択信号ＢＳＥＬが入力された場合は、フロントサイド・バス２１用の電源電圧として高い値を選択し、動作周波数が低く設定されるバススピード選択信号ＢＳＥＬが入力された場合は、低い値を選択する。
【００２４】
こうして、フロントサイド・バス２１用の電源電圧を決定したならば、デコード回路１７は、フロントサイド・バス２１の電源電圧が決定された値となるように、電源回路１６の出力電圧値を変更させる（Ｐ４：電圧可変手段）。
【００２５】
このように、本実施の形態においては、マイクロプロセッサ１１またはメモリコントローラ１３の動作周波数が高いとき、すなわち高速処理が要求されているときには高い値となり、動作周波数が低いとき、すなわち高速処理が要求されていないときには低い値となるように、フロントサイド・バス２１に対して供給される電源の電圧を可変している。
【００２６】
したがって、動作周波数が高いときには、メモリコントローラ１３とマイクロプロセッサ１１との間で授受される信号の減衰が抑制されるので、安定に動作することができる。その一方で、動作周波数が低いときには、フロントサイド・バス２１に対して供給される電源の電圧が低電圧となるので、消費電力を低減せしめることができる。その結果、無駄な発熱や放射ノイズが抑制されるので、放熱のための仕組みや放射ノイズを抑制する仕組みにかかるコストを低減できるとともに、システムの小型化を図ることができる。さらには、高温環境で使用した場合でも、マイクロプロセッサ１１やメモリコントローラ１３等のＩＣ部品の熱暴走あるいは熱的破壊が起こる可能性をきわめて少なくすることができる。
【００２７】
なお、この発明は前記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。
【００２８】
例えば前記実施の形態では、マイクロプロセッサ１１またはメモリコントローラ１３の動作周波数に関する情報を、マイクロプロセッサから出力されるバススピード選択信号を出コードすることによって取得したが、当該情報を取得する手段はこれに限定されるものではない。例えば、クロック発生器１５から発生されるクロックパルスＣＬＫの周波数を検出し、その周波数からマイクロプロセッサ１１またはメモリコントローラ１３の動作周波数を取得して、フロントサイド・バス２１に対して供給される電源電圧を可変するようにしてもよい。
【００２９】
この他、前記実施形態に開示されている複数の構成要素の適宜な組合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を組合わせてもよい。  
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。  
［付記１］
マイクロプロセッサとメモリとの間で、メモリコントローラを介してデータの受渡しを行う情報処理装置において、
前記マイクロプロセッサと前記メモリコントローラとの間を接続するシステムバスに電源を供給する電源供給手段と、
前記マイクロプロセッサまたは前記メモリコントローラの動作周波数に関する情報を取得する動作周波数取得手段と、
この動作周波数取得手段により得られた情報に基づく動作周波数に応じて、前記電源供給手段により前記システムバスに供給される電源の電圧を可変させる電圧可変手段と、
を具備したことを特徴とする情報処理装置。
［付記２］
前記電圧可変手段は、前記動作周波数が低下した場合に、前記システムバスに供給される電源の電圧を低下させることを特徴とする請求項１記載の情報処理装置。
［付記３］
マイクロプロセッサとメモリとの間で、メモリコントローラを介してデータの受渡しを行う情報処理装置において、
前記マイクロプロセッサと前記メモリコントローラとの間を接続するシステムバスに電源を供給する電源回路と、
前記マイクロプロセッサから出力されるバススピード選択信号に応じた周波数のクロックパルスを、前記マイクロプロセッサと前記メモリコントローラとに共通に供給するクロック発生器と、
前記バススピード選択信号をデコードし、そのデコードされた値から前記電源回路より前記システムバスに供給される電源の電圧を可変させるデコード回路と、
を具備したことを特徴とする情報処理装置。
［付記４］
前記デコード回路は、前記クロックパルスの周波数を低下せしめるバススピード選択信号が入力された場合に、前記システムバスに供給される電源の電圧を低下させることを特徴とする請求項３記載の情報処理装置。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施の形態である情報処理装置の要部構成を示すブロック図。
【図２】同実施の形態の情報処理装置に設けられるデコード回路の機能説明に用いられる流れ図。
【符号の説明】
【００３１】
１…情報処理装置、２…表示器、１１…マイクロプロセッサ、１２…メインメモリ、１３…メモリコントローラ、１４…Ｉ／Ｏコントローラ、１５…クロック発生器、１６…電源回路、１７…デコード回路、２１〜２４…システムバス。
【図１】
0004806696.tif 000002
【図２】
0004806696.tif 000003