(57)【特許請求の範囲】
【請求項１】
昇圧型スイッチングレギュレータの制御回路であって、
一端が接地されたスイッチングトランジスタと、
前記スイッチングトランジスタの他端が接続される第１端子と、
前記第１端子にその一端が接続されるべきインダクタの他端が接続される第２端子と、
入力電圧が印加される第３端子と、
前記第２端子と前記第３端子間に設けられた補助トランジスタと、
時間とともに増加する第１ソフトスタート電圧を生成する第１ソフトスタート回路と、
前記第１ソフトスタート電圧より遅れて増加する第２ソフトスタート電圧を生成する第２ソフトスタート回路と、
前記昇圧型スイッチングレギュレータの出力電圧と前記第１ソフトスタート電圧の誤差電圧にもとづき、前記補助トランジスタの制御端子の電圧を制御する誤差増幅器と、
前記昇圧型スイッチングレギュレータの出力電圧と、前記第２ソフトスタート電圧を所定電圧だけシフトした電圧が入力され、２つの電圧が近づくようデューティ比の制御されるパルス幅変調信号を生成するパルス幅変調器と、
前記パルス幅変調信号にもとづき、前記スイッチングトランジスタを駆動するドライバ回路と、
を備えることを特徴とする制御回路。
【請求項２】
前記第２ソフトスタート回路は、前記第１ソフトスタート回路から出力される前記第１ソフトスタート電圧を所定レベルだけ低電圧側にシフトするレベルシフト回路を含むことを特徴とする請求項１に記載の制御回路。
【請求項３】
前記スイッチングトランジスタはＮチャンネルＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であり、前記補助トランジスタはＰチャンネルＭＯＳＦＥＴであることを特徴とする請求項１または２に記載の制御回路。
【請求項４】
１つの半導体基板上に一体集積化されることを特徴とする請求項１または２に記載の制御回路。
【請求項５】
請求項１または２に記載の制御回路と、
前記制御回路の前記第１端子および前記第２端子間に設けられるインダクタと、
前記第１端子にアノードが接続される整流ダイオードと、
前記整流ダイオードのカソードと接地間に接続される出力キャパシタと、
を備え、前記整流ダイオードのカソードと前記出力キャパシタの接続点の電圧を出力電圧として出力することを特徴とする昇圧型スイッチングレギュレータ。
【請求項６】
電池と、
前記電池の電圧を昇圧する請求項５に記載の昇圧型スイッチングレギュレータと、
前記昇圧型スイッチングレギュレータにより駆動される発光素子と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータに関し、特に昇圧型スイッチングレギュレータの起動時の制御方式に関する。
【背景技術】
【０００２】
近年の携帯電話、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、ノート型パーソナルコンピュータなどのさまざまな電子機器は、液晶のバックライトとして設けられた発光ダイオード（以下、ＬＥＤという）やマイクロプロセッサ、あるいはその他のアナログ、デジタル回路などの異なる電源電圧で動作する多くのデバイスが搭載されている。
【０００３】
一方で、こうした電子機器にはリチウムイオン電池などの電池が電源として搭載される。リチウムイオン電池から出力される電圧を、異なる電源電圧で動作するデバイスに供給するために、電池電圧を昇圧または降圧するスイッチングレギュレータなどのＤＣ／ＤＣコンバータが用いられる。
【０００４】
昇圧型あるいは降圧型のスイッチングレギュレータは、整流用のダイオードを用いる方式（以下、ダイオード整流方式という）と、ダイオードの代わりに、同期整流用トランジスタを用いる方式（以下、同期整流方式という）が存在する。前者の場合、負荷に流れる負荷電流が小さいときに高効率が得られるという利点を有するが、制御回路の外部に、インダクタ、キャパシタに加えてダイオードが必要となるため、回路面積が大きくなる。後者の場合、負荷に供給する電流が小さいときの効率は、前者に比べて劣るが、ダイオードの代わりにトランジスタを用いるため、ＬＳＩの内部に集積化することができ、周辺部品を含めた回路面積としては小型化が可能となる。
【０００５】
ここでダイオード整流方式、あるいは同期整流方式の昇圧型スイッチングレギュレータは、電池電圧などが入力される入力端子から、昇圧後の電圧（以下、出力電圧という）を出力する出力端子との間には、同期整流用トランジスタおよびインダクタが直列に接続される。同期整流用トランジスタにＰチャンネルＭＯＳＦＥＴを用い、かつそのバックゲートをソース（またはドレイン）と接続した場合には、同期整流用トランジスタをオフして昇圧動作を停止した状態においても、バックゲートとドレイン（またはソース）間のボディダイオード（寄生ダイオード）およびインダクタを介して負荷に電流が流れてしまうという問題があった。
【０００６】
【特許文献１】特開２００４−３２８７５号公報
【特許文献２】特開２００２−２５２９７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
昇圧動作停止時に同期整流用トランジスタおよびインダクタを介して負荷に流れる電流を防止するために、この電流経路上にスイッチ素子として直流防止用トランジスタを設ける方法が考えられる。しかしながら、この直流防止用トランジスタを急激にオンすると、突入電流が流れてしまうという問題がある。
【０００８】
本発明はかかる課題に鑑みてなされたものであり、その目的は、起動時の突入電流を抑制した昇圧型スイッチングレギュレータの提供にある。
【課題を解決するための手段】
【０００９】
本発明のある態様は、昇圧型スイッチングレギュレータの制御回路に関する。この制御回路は、一端が接地されたスイッチングトランジスタと、スイッチングトランジスタの他端が接続される第１端子と、第１端子にその一端が接続されるべきインダクタの他端が接続される第２端子と、入力電圧が印加される第３端子と、第２端子と第３端子間に設けられた補助トランジスタと、時間とともに増加する第１ソフトスタート電圧を生成する第１ソフトスタート回路と、第１ソフトスタート電圧より遅れて増加する第２ソフトスタート電圧を生成する第２ソフトスタート回路と、昇圧型スイッチングレギュレータの出力電圧と第１ソフトスタート電圧の誤差電圧にもとづき、補助トランジスタの制御端子の電圧を制御する誤差増幅器と、昇圧型スイッチングレギュレータの出力電圧と、第２ソフトスタート電圧を所定電圧だけシフトした電圧が入力され、２つの電圧が近づくようデューティ比の制御されるパルス幅変調信号を生成するパルス幅変調器と、パルス幅変調信号にもとづき、前記スイッチングトランジスタを駆動するドライバ回路と、を備える。
【００１０】
補助トランジスタを昇圧停止時における直流防止用のスイッチとして用い、さらにその制御端子の電圧を制御する誤差増幅器とともにリニアレギュレータを構成する。ここで、制御端子とはＭＯＳＥＴのゲート、バイポーラトランジスタのベースに相当する端子をいう。この態様によれば、昇圧型スイッチングレギュレータの起動時に、第１ソフトスタート電圧にもとづいてリニアレギュレータにより出力電圧を緩やかに立ち上げ、その後、第２ソフトスタート電圧にもとづいて、昇圧された出力電圧を緩やかに立ち上がることができ、突入電流の発生を抑制することができる。
【００１１】
第２ソフトスタート回路は、第１ソフトスタート回路から出力される第１ソフトスタート電圧を所定レベルだけ低電圧側にシフトするレベルシフト回路を含んでもよい。
ソフトスタート電圧を生成するためには、キャパシタを用いた時定数回路や、Ｄ／Ａコンバータなどが必要とされるため、第１ソフトスタート電圧と第２ソフトスタート電圧をひとつのソフトスタート回路を用いて生成することにより回路面積を削減できる。
【００１２】
スイッチングトランジスタはＮチャンネルＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であり、補助トランジスタはＰチャンネルＭＯＳＦＥＴであってもよい。
【００１３】
制御回路は、１つの半導体基板上に一体集積化されてもよい。なお、ここでの集積化とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００１４】
本発明の別の態様は、昇圧型スイッチングレギュレータである。この昇圧型スイッチングレギュレータは、上述の制御回路と、制御回路の第１端子および第２端子間に設けられるインダクタと、第１端子にアノードが接続される整流ダイオードと、整流ダイオードのカソードと接地間に接続される出力キャパシタと、を備え、整流ダイオードのカソードと出力キャパシタの接続点の電圧を出力電圧として出力する。
【００１５】
この態様によると、補助トランジスタによりインダクタおよび整流ダイオードを介して流れる電流を遮断することができる。また、起動時において、出力キャパシタに突入電流が流れ込むのを防止することができる。
【００１６】
本発明のさらに別の態様は、電子機器である。この電子機器は、電池と、電池の電圧を昇圧する上述の昇圧型スイッチングレギュレータと、昇圧型スイッチングレギュレータにより駆動される発光素子と、を備える。
【００１７】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１８】
本発明に係る昇圧型スイッチングレギュレータの制御回路によれば、直流防止用トランジスタを設けずに昇降圧動作の停止時に流れる電流を遮断可能することができる。
【発明を実施するための最良の形態】
【００１９】
図１は、実施の形態に係る昇圧型スイッチングレギュレータ２００の構成を示す回路図である。昇圧型スイッチングレギュレータ２００は、制御回路１００、インダクタＬ１、出力キャパシタＣｏ、整流ダイオードＤ１、第１抵抗Ｒ１、第２抵抗Ｒ２を含むダイオード整流方式のスイッチングレギュレータである。
【００２０】
本実施の形態に係る昇圧型スイッチングレギュレータ２００は、入力電圧Ｖｉｎを所定の昇圧率で昇圧し、出力端子２０４から出力電圧Ｖｏｕｔを出力する。
はじめに制御回路１００の構成について説明する。制御回路１００は、入出力端子として、第１端子１０２、第２端子１０４、第３端子１０６、電圧帰還端子１０８、接地端子１１０、スタンバイ端子１１２を備える。また、その内部にスイッチングトランジスタＭ１、補助トランジスタＭ２、ドライバ回路１０、パルス幅変調器１２、ソフトスタート回路２０、誤差増幅器２２、レベルシフト回路２４を含む。
【００２１】
接地端子１１０は、外部の接地電位と接続される。スイッチングトランジスタＭ１は、ＮチャンネルＭＯＳＦＥＴであって、ソースが接地端子１１０を介して接地されている。第１端子１０２は、スイッチングトランジスタＭ１のドレインが接続される。この第１端子１０２には、外部にインダクタＬ１の一端が接続される。第２端子１０４は、第１端子１０２にその一端が接続されるべきインダクタＬ１の他端が接続される。第３端子１０６は、外部から入力電圧Ｖｉｎが印加される。
【００２２】
補助トランジスタＭ２は、ドレインが第２端子１０４に、ソースが第３端子１０６に接続される。電圧帰還端子１０８には、昇圧型スイッチングレギュレータ２００の出力電圧Ｖｏｕｔが第１抵抗Ｒ１および第２抵抗Ｒ２によって分圧された帰還電圧Ｖｏｕｔ’が帰還される。帰還電圧Ｖｏｕｔ’は、Ｖｏｕｔ’＝Ｖｏｕｔ×Ｒ１／（Ｒ１＋Ｒ２）で与えられる。帰還電圧Ｖｏｕｔ’は、誤差増幅器２２およびパルス幅変調器１２へと入力される。
【００２３】
ソフトスタート回路２０は、時間とともに増加する第１ソフトスタート電圧Ｖｓｓ１を生成する。このソフトスタート回路２０には、スタンバイ端子１１２を介してスタンバイ信号ＳＴＢが入力されており、スタンバイ信号ＳＴＢがローレベルからハイレベルに変化すると、第１ソフトスタート電圧Ｖｓｓ１を０Ｖから所定の最大電圧Ｖｍａｘまで緩やかに上昇させる。
【００２４】
誤差増幅器２２の反転入力端子には、第１ソフトスタート電圧Ｖｓｓ１が入力され、非反転入力端子には、帰還電圧Ｖｏｕｔ’が入力される。誤差増幅器２２は、第１ソフトスタート電圧Ｖｓｓ１と帰還電圧Ｖｏｕｔ’の誤差を増幅した誤差電圧Ｖｅｒｒ１を、補助トランジスタＭ２の補助トランジスタＭ２の制御端子であるゲートに出力する。この誤差増幅器２２と、補助トランジスタＭ２は、リニアレギュレータを構成するため、帰還電圧Ｖｏｕｔ’は第１ソフトスタート電圧Ｖｓｓ１に近づくように帰還がかかり、出力電圧Ｖｏｕｔは、Ｖｓｓ１×（Ｒ１＋Ｒ２）／Ｒ１を目標値として安定化される。
【００２５】
レベルシフト回路２４は、ソフトスタート回路２０から出力される第１ソフトスタート電圧Ｖｓｓ１を所定レベルΔＶだけ低電圧側にレベルシフトした第２ソフトスタート電圧Ｖｓｓ２を生成する。第２ソフトスタート電圧Ｖｓｓ２は、パルス幅変調器１２へと入力される。この第２ソフトスタート電圧Ｖｓｓ２は、第１ソフトスタート電圧Ｖｓｓ１よりも時間的に遅れて増加することになる。
【００２６】
パルス幅変調器１２には、帰還電圧Ｖｏｕｔ’、第２ソフトスタート電圧Ｖｓｓ２が入力される。誤差増幅器１８の反転入力端子には帰還電圧Ｖｏｕｔ’が入力され、非反転入力端子には第２ソフトスタート電圧Ｖｓｓ２が入力される。誤差増幅器１８は、帰還電圧Ｖｏｕｔ’と第２ソフトスタート電圧Ｖｓｓ２の誤差を増幅し、誤差電圧Ｖｅｒｒ２をＰＷＭコンパレータ１４の非反転入力端子に出力する。オシレータ１６は三角波またはのこぎり波状の周期電圧Ｖｏｓｃを生成し、ＰＷＭコンパレータ１４の反転入力端子に出力する。ＰＷＭコンパレータ１４は、誤差電圧Ｖｅｒｒ２と、周期電圧Ｖｏｓｃを比較し、Ｖｏｓｃ＞Ｖｅｒｒ２のときローレベル、Ｖｏｓｃ＜Ｖｅｒｒ２のときハイレベルとなるパルス幅変調信号（以下、ＰＷＭ信号という）Ｖｐｗｍを出力する。このＰＷＭ信号Ｖｐｗｍのデューティ比は、帰還電圧Ｖｏｕｔ’が第２ソフトスタート電圧Ｖｓｓ２に近づくように調節される。
【００２７】
ドライバ回路１０は、パルス幅変調器１２から出力されるＰＷＭ信号Ｖｐｗｍにもとづき、スイッチングトランジスタＭ１を駆動する。スイッチングトランジスタＭ１のオン時間は、ＰＷＭ信号Ｖｐｗｍのデューティ比によって制御される。
【００２８】
このように構成される制御回路１００には、以下のようにしてインダクタＬ１、整流ダイオードＤ１、出力キャパシタＣｏが接続される。インダクタＬ１は、制御回路１００の第１端子１０２および第２端子１０４間に設けられる。整流ダイオードＤ１は、第１端子１０２にアノードが接続される。出力キャパシタＣｏは、整流ダイオードＤ１のカソードと接地間に接続される。整流ダイオードＤ１のカソードと出力キャパシタＣｏの接続点の電圧が昇圧型スイッチングレギュレータ２００の出力電圧Ｖｏｕｔとして負荷に供給される。
【００２９】
以上のように構成された昇圧型スイッチングレギュレータ２００の動作について説明する。図２（ａ）〜（ｃ）は、図１の昇圧型スイッチングレギュレータ２００の起動時におけるタイムチャートである。同図は、説明を簡潔にするため、縦軸および横軸を適宜拡大、縮小して示している。図２（ａ）は、制御回路１００に外部から入力されるスタンバイ信号ＳＴＢを示している。図２（ｂ）は、第１ソフトスタート電圧Ｖｓｓ１、第２ソフトスタート電圧Ｖｓｓ２を示す。図２（ｃ）は、昇圧型スイッチングレギュレータ２００の出力電圧Ｖｏｕｔを示す。
【００３０】
時刻Ｔ０から時刻Ｔ１の期間において、スタンバイ信号ＳＴＢはローレベルであり、昇圧型スイッチングレギュレータ２００は休止状態となっている。この間、第１ソフトスタート電圧Ｖｓｓ１は０Ｖであり、第２ソフトスタート電圧Ｖｓｓ２も０Ｖとなっている。第１ソフトスタート電圧Ｖｓｓ１が０Ｖのとき、誤差増幅器２２から出力される誤差電圧Ｖｅｒｒ１、すなわち補助トランジスタＭ２のゲート電圧は、電源電圧付近まで上昇しているため、補助トランジスタＭ２はフルオフの状態となっている。補助トランジスタＭ２がフルオフすることにより、第３端子１０６から補助トランジスタＭ２、インダクタＬ１、整流ダイオードＤ１を経て出力端子２０４に至る電流経路は遮断される。
【００３１】
また時刻Ｔ０から時刻Ｔ１の間、第２ソフトスタート電圧Ｖｓｓ２も０Ｖであるため、ＰＷＭ変調信号Ｖｐｗｍのデューティ比は０％となり、スイッチングトランジスタＭ１のスイッチング動作は停止している。
【００３２】
時刻Ｔ１にスタンバイ信号ＳＴＢがハイレベルとなると、ソフトスタート回路２０は第１ソフトスタート電圧Ｖｓｓ１を０Ｖから時間とともに緩やかに上昇させる。その結果、補助トランジスタＭ２はフルオフの状態から徐々にオンの状態へと変化していき、出力電圧Ｖｏｕｔは、第１ソフトスタート電圧Ｖｓｓ１の上昇にともない、Ｖｏｕｔ＝Ｖｓｓ１×（Ｒ１＋Ｒ２）／Ｒ１を満たすようにして上昇していく。時刻Ｔ２に、補助トランジスタＭ２がフルオンの状態となり、出力電圧Ｖｏｕｔが第３端子１０６に入力される入力電圧Ｖｉｎ付近まで上昇すると、出力電圧Ｖｏｕｔはそれ以上には上昇しなくなる。
【００３３】
また、上述のように第２ソフトスタート電圧Ｖｓｓ２は、第１ソフトスタート電圧Ｖｓｓ１をΔＶだけ低電圧側にレベルシフトした電圧であるから、時刻Ｔ１から所定の遅延時間τ経過後の時刻Ｔ１’に上昇を開始する。昇圧型スイッチングレギュレータ２００のパルス幅変調器１２は、帰還電圧Ｖｏｕｔ’が第２ソフトスタート電圧Ｖｓｓ２に等しくなるように、ＰＷＭ信号Ｖｐｗｍのデューティ比を調節する。ところが、時刻Ｔ１’から時刻Ｔ２までの期間は、Ｖｓｓ２×（Ｒ１＋Ｒ２）／Ｒ１で与えられる昇圧型スイッチングレギュレータの出力電圧の目標値が入力電圧Ｖｉｎよりも低いため、昇圧動作は行われない。
【００３４】
時刻Ｔ３に、第２ソフトスタート電圧Ｖｓｓ２により規定される昇圧型スイッチングレギュレータの出力電圧の目標値が入力電圧Ｖｉｎを超えると、パルス幅変調器１２から出力されるＰＷＭ信号Ｖｐｗｍのデューティ比が時間とともに大きくなり、ドライバ回路１０によってスイッチングトランジスタＭ１が駆動され、出力電圧ＶｏｕｔがＶｓｓ２×（Ｒ１＋Ｒ２）／Ｒ１で与えられる目標電圧に近づくように昇圧動作が制御される。その結果、第２ソフトスタート電圧Ｖｓｓ２の上昇にともない、出力電圧Ｖｏｕｔが徐々に上昇していく。やがて時刻Ｔ４に第２ソフトスタート電圧Ｖｓｓ２がＶｒｅｆ＝Ｖｍａｘ−ΔＶで与えられる目標基準電圧に達すると、ソフトスタート動作が完了し、出力電圧Ｖｏｕｔが安定化される。
【００３５】
以上、本実施の形態に係る昇圧型スイッチングレギュレータ２００の構成および動作について説明した。本実施の形態に係る昇圧型スイッチングレギュレータ２００によれば、昇圧動作の開始前において、補助トランジスタＭ２を直流防止用スイッチとして用いることにより、インダクタＬ１および整流ダイオードＤ１を介して電流が負荷に流れ、または出力端子２０４に入力電圧Ｖｉｎが現れるのを防止することができる。
【００３６】
さらに、昇圧型スイッチングレギュレータ２００の起動中においては、この補助トランジスタＭ２および誤差増幅器２２をリニアレギュレータとして機能させることにより、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ付近まで上昇するまでの間、出力電圧Ｖｏｕｔを緩やかに立ち上げることができる。すなわち、従来の昇圧型スイッチングレギュレータでは、入力電圧Ｖｉｎを与えた時点で、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎまで上昇してしまったが、本実施の形態に係る昇圧型スイッチングレギュレータ２００によれば、出力電圧Ｖｏｕｔを０Ｖから緩やかに立ち上げることができるようになる。
【００３７】
さらに、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ付近まで上昇すると、補助トランジスタＭ２はフルオンした状態となり、第２端子１０４には、入力電圧Ｖｉｎに近い電圧が現れる。その後、昇圧型スイッチングレギュレータ２００によって第２端子１０４に現れる入力電圧Ｖｉｎが昇圧されるが、このとき誤差増幅器１８に入力される第２ソフトスタート電圧Ｖｓｓ２は、時間とともに上昇するため、出力電圧Ｖｏｕｔも時間とともに緩やかに立ち上げることができる。こうして、出力電圧Ｖｏｕｔを０Ｖから所定の目標電圧まで緩やかに立ち上げることにより、起動時の突入電流を抑制することができる。
【００３８】
図３は、図１の昇圧型スイッチングレギュレータ２００を搭載した電子機器３００の構成を示すブロック図である。電子機器３００は、携帯電話端末やデジタルスチルカメラ、ＣＤプレイヤなど電池駆動型の小型情報機器であって、電池３１０、発光素子３２０、昇圧型スイッチングレギュレータ２００を含む。電池３１０はたとえばリチウムイオン電池であって、３〜４Ｖ程度の電池電圧Ｖｂａｔを出力する。電池電圧Ｖｂａｔは、昇圧型スイッチングレギュレータ２００の入力端子２０２に入力される。この入力端子２０２は、図１の第３端子１０６に対応し、電池電圧Ｖｂａｔは図１の入力電圧Ｖｉｎに対応する。昇圧型スイッチングレギュレータ２００は、電池電圧Ｖｂａｔを入力電圧Ｖｉｎとして昇圧動作を行い、出力端子２０４に接続された発光素子３２０に出力電圧Ｖｏｕｔを供給する。
【００３９】
発光素子３２０はたとえば液晶のバックライトや、カメラのフラッシュ、あるいは照明用として設けられるＬＥＤであって、アノードが昇圧型スイッチングレギュレータ２００の出力端子２０４に接続される。カソードには発光素子３２０の発光輝度を制御するための定電流回路３３０が接続される。発光素子３２０は、定電流回路３３０により生成される定電流によって発光輝度が制御される。図１の昇圧型スイッチングレギュレータ２００は、このような電子機器３００において好適に使用することができる。
【００４０】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００４１】
実施の形態においては、ソフトスタート回路２０およびレベルシフト回路２４によって第１ソフトスタート電圧Ｖｓｓ１、第２ソフトスタート電圧Ｖｓｓ２を生成したがこれには限定されず、第１ソフトスタート電圧Ｖｓｓ１、第２ソフトスタート電圧Ｖｓｓ２を生成するために２つのソフトスタート回路を用いてもよい。この場合、第１ソフトスタート電圧Ｖｓｓ１、第２ソフトスタート電圧Ｖｓｓ２を独立に制御することができるため、より柔軟なソフトスタートを行うことができる。
【００４２】
実施の形態では、制御回路１００がひとつのＬＳＩに一体集積化される場合について説明したが、これには限定されず、一部の構成要素がＬＳＩの外部にディスクリート素子あるいはチップ部品として設けられ、あるいは複数のＬＳＩにより構成されてもよい。
【００４３】
また、本実施の形態において、ハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【図面の簡単な説明】
【００４４】
【図１】実施の形態に係る昇圧型スイッチングレギュレータの構成を示す回路図である。
【図２】図２（ａ）〜（ｃ）は、図１の昇圧型スイッチングレギュレータの起動時におけるタイムチャートである。
【図３】図１の昇圧型スイッチングレギュレータを搭載した電子機器の構成を示すブロック図である。
【符号の説明】
【００４５】
１００  制御回路、  １０２  第１端子、  １０４  第２端子、  １０６  第３端子、  １０８  電圧帰還端子、  １１０  接地端子、  １１２  スタンバイ端子、  ２００  昇圧型スイッチングレギュレータ、  ２０２  入力端子、  ２０４  出力端子、  ３００  電子機器、  ３１０  電池、  ３２０  発光素子、  Ｍ１  スイッチングトランジスタ、  Ｍ２  補助トランジスタ、  Ｒ１  第１抵抗、  Ｒ２  第２抵抗、  １０  ドライバ回路、  １２  パルス幅変調器、  １４  ＰＷＭコンパレータ、  １６  オシレータ、  １８  誤差増幅器、  ２０  ソフトスタート回路、  ２２  誤差増幅器、  ２４  レベルシフト回路、  Ｌ１  インダクタ、  Ｄ１  整流ダイオード、  Ｃｏ  出力キャパシタ、  Ｖｓｓ１  第１ソフトスタート電圧、  Ｖｓｓ２  第２ソフトスタート電圧。
【図１】
0004728718.tif 000002
【図２】
0004728718.tif 000003
【図３】
0004728718.tif 000004