(57)【特許請求の範囲】
【請求項１】
無線によるデータ通信を行う無線装置であって、
クロック信号を動作元として時刻情報を発生する時刻発生手段と、
前記時刻発生手段からの時刻情報を通信相手と送受信することで両者の時刻を同期させるための同期時刻情報を出力する時刻同期手段と、
前記時刻発生手段からの時刻情報と受信した同期時刻情報との誤差値を算出して得られる時刻補正幅の履歴情報を記憶する記憶手段と、
前記記憶手段に記憶された履歴情報に基づいて前記クロック信号の周波数偏差を算出する周波数偏差算出手段と、
前記周波数偏差算出手段からの周波数偏差に基づいてクロック周波数を補正する発振周波数補正手段と
を備え、
前記発振周波数補正手段は、前記クロック信号の周期を前記周波数偏差算出手段からの周波数偏差で割った時間を１周期とする補正パターンを生成する補正パターン生成回路と、クロック源であるＰＬＬのループフィルタと電圧制御発振器との間に設けられて、前記補正パターン生成回路からの補正パターンを前記ループフィルタの出力と合成した出力を前記電圧制御発振器に供給することでクロック周波数を補正する電圧合成回路とを有する
ことを特徴とする無線装置。
【請求項２】
請求項１に記載の無線装置において、
前記記憶手段は、不揮発性メモリでなる
ことを特徴とする無線装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、無線によるデータ通信を行う無線装置に関するものである。
【背景技術】
【０００２】
一般的に、無線装置は、特定の周波数でデータを変調して送信し、これと同じ周波数にて復調して受信データを抽出する。従って、送受信間で周波数に誤差が生じると、通信品質の低下に繋がる。
【０００３】
一方、各無線装置は、通常、水晶振動子にて低周期の電源クロックを発生させ、これをＰＬＬ（Phase Looked Loop：位相ロックループ）で所望の周波数まで高める。しかし、水晶振動子は、部品ばらつき、温度変化によってその振動周波数が変化する。ＰＬＬはあくまで逓倍するだけなので、水晶振動子の周波数誤差は改善されない。
【０００４】
したがって、高品質の無線装置を構成するためには部品ばらつきや温度変化の少ない振動子を選択する必要があり、装置コストの上昇となる課題がある。
【０００５】
また、制御端末からの同期信号に基づいて周波数誤差を検出して無線品質を向上させるものがある（例えば、特許公報１参照）。
【０００６】
【特許文献１】特開２００１−１４８６８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の周波数補正方法を無線装置に適用する場合、１パケット内の信号から周波数誤差を検出するために、高速な検出回路が必要であった。または、周波数誤差を検出できる長さにまでパケット長を長くする必要があった。特許文献１では、同期フェーズを２つに分割し、連続して信号を流し続けなくとも誤差を検出できるようにしているが、検出できるだけのパケット長が必要な点は変わらない。
【０００８】
この発明は上記のような問題点を解決するためになされたもので、時刻同期を用いた無線データ通信によって高速な検出回路なく高精度に周波数偏差を検出して補正することができる無線装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係る無線装置は、無線によるデータ通信を行う無線装置であって、クロック信号を動作元として時刻情報を発生する時刻発生手段と、前記時刻発生手段からの時刻情報を通信相手と送受信することで両者の時刻を同期させるための同期時刻情報を出力する時刻同期手段と、前記時刻発生手段からの時刻情報と受信した同期時刻情報との誤差値を算出して得られる時刻補正幅の履歴情報を記憶する記憶手段と、前記記憶手段に記憶された履歴情報に基づいて前記クロック信号の周波数偏差を算出する周波数偏差算出手段と、前記周波数偏差算出手段からの周波数偏差に基づいてクロック周波数を補正する発振周波数補正手段とを備え、前記発振周波数補正手段は、前記クロック信号の周期を前記周波数偏差算出手段からの周波数偏差で割った時間を１周期とする補正パターンを生成する補正パターン生成回路と、クロック源であるＰＬＬのループフィルタと電圧制御発振器との間に設けられて、前記補正パターン生成回路からの補正パターンを前記ループフィルタの出力と合成した出力を前記電圧制御発振器に供給することでクロック周波数を補正する電圧合成回路とを有することを特徴とする。
【発明の効果】
【００１０】
この発明によれば、時刻補正幅の履歴情報に基づいてクロック信号の周波数偏差を算出しその周波数偏差に基づいてクロック周波数を補正するようにしたので、高速な検出回路なく高精度に周波数偏差を検出して補正することができる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
図１は、この発明の実施の形態１に係る無線装置の構成を示すブロック図である。図１に示される無線装置は、データパケットを無線信号として送出または無線信号を受信し受信パケットとして転送する無線チップ１０１と、装置のディジタル回路へクロック信号ｆｂを供給する発信回路１０２と、発信回路１０２からのクロック信号ｆｂ及び後述する補正パターン生成回路１０９からの補正パターンに基づいて無線チップ１０１へ供給する高速クロックｆｒを発生するＰＬＬ１０３と、クロック信号ｆｂを動作元として装置内部で使用するローカル時刻情報を生成する時計１０４と、時計１０４の時刻情報を無線チップ１０１経由で通信相手と送受信することで両者の時刻を同期させるための同期時刻情報を出力する時刻同期手段１０５と、自身の時計１０４からのローカル時刻情報と受信した同期時刻情報との誤差値を算出して時刻補正幅を得る差分抽出回路１０６と、差分抽出回路１０６からの誤差値としての時刻補正幅の履歴を記憶するＲＡＭ１０７と、ＲＡＭ１０７からの履歴情報に基づいて周波数偏差を算出する微分回路１０８と、微分回路１０８からの周波数偏差に基づいてＰＬＬ１０３の周波数を補正するための補正パターンを生成する補正パターン生成回路１０９とを備えている。
【００１２】
ここで、時刻同期手段１０５は、一例として、図２に示す構成を有する。すなわち、時刻同期手段１０５は、ＣＰＵ２０１と、無線監視制御部２０２及びタイマ２０３を有し、後述するようにして時刻同期情報を得る。まず、時刻の送信時に、ＣＰＵ２０１の制御に基づいて予め定まった送信時刻で時計１０４よりアラームを発生し、ＣＰＵ２０１は、そのアラームを検出して時計１０４の時刻をデータパケットとして無線チップ１０１へ出力する。時計１０４のアラーム発生はタイマ２０３にも伝えられ、ここで、無線監視制御部２０２は、時間計測を開始し、ＣＰＵ２０１が無線チップ１０１へデータ送信したことを検出して時間計測を終了する。無線監視制御部２０２は、これを、ＣＰＵ２０１の送信遅延として、加算器によりデータパケットに時間計測値を合成させ、無線チップ１０１によって受信側へ時刻情報とともに送出される。
【００１３】
次に、受信時に、無線チップ１０１が受けたデータパケットは、ＣＰＵ２０１へ送られる。本データ受信を検出してタイマ２０３が時間計測を開始する。ＣＰＵ２０１は、データパケットから時刻情報および送信遅延情報を抽出し時計１０４へ送る。時計１０４への情報送信を検出しタイマ２０３が時間計測を終了する。これを、受信遅延情報として、時計１０４へ送る。時計１０４は、ＣＰＵ２０１からの時刻情報および送信遅延情報、タイマ２０３からの受信遅延情報を全て加算した値を新たな時刻情報として補正設定する。また、ＣＰＵ２０１は、新たな時刻情報を同期時刻情報として出力する。
【００１４】
上記のようにして、時刻同期手段１０５にて新たな時刻情報である同期時刻情報が得られ、時計１０４の変更前時刻と時刻同期手段１０５による同期時刻情報との差分が差分抽出回路１０６にて得られ、誤差値として、時計１０４およびＲＡＭ１０７に送信される。ＲＡＭ１０７は、時刻情報もしくは前回の同期からの経過時間と差分抽出回路１０６にて出力された誤差値を履歴情報として記憶する。このＲＡＭ１０７は、少なくとも２段以上のバッファとし、複数の履歴情報を記憶するものとする。なお、ＲＡＭ１０７は、不揮発性メモリを使うこともできる。この場合、電源ＯＦＦ時に履歴情報が残るため、再起動時に情報を利用することができる。
【００１５】
ＲＡＭ１０７に２つ以上の履歴情報が記憶された時、微分回路１０８によって誤差値が経過時間で微分される。すなわち、微分回路１０８から単位時間あたりの誤差時間が出力される。時計１０４の時刻誤差は発信回路１０２の周波数偏差によって発生するので、微分回路１０８から出力された値は、発信回路１０２の周波数偏差と等しい。微分回路１０８からの周波数偏差情報は、補正パターン生成回路１０９に送られ、補正パターン生成回路１０９は、微分回路１０８からの周波数偏差情報に基づいてＰＬＬ１０３の周波数を補正するための補正パターンを生成する。
【００１６】
ここで、ＰＬＬ１０３は、図３に示す構成を有する。一般的なＰＬＬ回路は、位相比較器３０１、ループフィルタ３０２、ＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）３０４、Ｎ分周器３０５で構成される。発信回路１０４からのクロック信号ｆｂは、ＶＣＯ３０４で生成された高速クロックｆｒをＮ分周器で分周したｆｒ／Ｎと位相比較器３０１で比較される。位相比較器３０１は、それらの位相が異なると差分に値するパルス出力が発生し、ループフィルタ３０２で差分に値する電圧レベルへと変換される。ＶＣＯ３０４は、この電圧レベルによって高速クロックｆｒの周波数を変化させることで位相を近づける。これを繰り返すことで、ｆｂとｆｒ／Ｎは位相および周波数の合致した信号となる。すなわち、高速クロックｆｒはクロック信号ｆｂのＮ倍のクロックとして出力される。
【００１７】
本実施の形態１におけるＰＬＬ１０３は、ループフィルタ３０２とＶＣＯ３０４との間に、補正パターンとループフィルタ出力３０２の電圧を合成する電圧合成回路３０３を新たに追加している。補正パターンは、図４に示すように、クロック信号ｆｂの周期を周波数偏差で割った時間を１周期とする信号で、クロック信号ｆｂが、送信側のクロックに対し周波数偏差ｘ（ｐｐｍ）だけ遅い場合、ｆｒ／Ｎがｘ（ｐｐｍ）だけ早い周波数の場合にループフィルタ３０２が出力する電圧を相殺するようなパターンとなっている。すなわち、ｆｒ／Ｎが送信側のクロックと等しい時に、ＶＣＯ３０４のクロック出力ｆｒが安定する。
【００１８】
すなわち、本実施の形態１において、クロック信号の周期を微分回路１０８からの周波数偏差で割った時間を１周期とする補正パターンを生成する補正パターン生成回路１０９と、クロック源であるＰＬＬ１０３のループフィルタ３０２と電圧制御発振器３０４との間に設けられて、補正パターン生成回路１０９からの補正パターンをループフィルタ３０２の出力と合成した出力を電圧制御発振器３０４に供給することでクロック周波数を補正する電圧合成回路３０３とにより、微分回路１０８からの周波数偏差に基づいてクロック周波数を補正する発振周波数補正手段を構成している。
【００１９】
以上のように、同期時刻情報とローカル時刻情報との差分で与えられる誤差値（時刻補正幅）の履歴情報を記憶し、これを元に発信回路１０２の周波数偏差を導き、偏差を縮小する方向にＰＬＬ１０３から出力される高速クロックｆｒを補正することにより、時刻同期の送受信者間は無線動作用クロックの周波数が一致し、高品質な通信を実現できる。
【００２０】
また、周波数偏差を、パケット長に比べて長い時間単位である時刻同期間隔に対する時刻誤差から求めているため、高速な計測ロジックを用意することなく、低コストに実現できる。
【００２１】
さらに、履歴情報を不揮発性メモリに記憶することで、電源再起動時にもすみやかに周波数補正することができるため、例えば出荷試験等で、基準クロックをもつ試験装置と時刻同期することで出荷時の周波数ばらつきを自動的に校正することができる。
【００２２】
実施の形態２．
上述した実施の形態１では、時刻補正幅の履歴情報を用いて自身のＰＬＬ周波数を補正する無線装置について説明したが、実施の形態２では、発信回路１０２の周波数を補正する方法について説明する。
【００２３】
図５は、この発明の実施の形態２に係る無線装置の構成を示すブロック図である。図５に示す実施の形態２に係る無線装置の構成において、図１に示す実施の形態１の構成と同一部分は同一符号を付してその説明は省略する。図１に示す実施の形態１の構成との違いは、補正パターン生成回路１０９の代わりに、容量調整回路１１０を設けた点である。この容量調整回路１１０は、微分回路１０８からの周波数偏差に基づいて発信回路１０２のキャパシタンスを調整するようになされている。発信回路１０２には、クロック源となる水晶振動子が用いられ、容量調整回路１１０からの容量調整によって水晶振動子のキャパシタンスを調整することで発信周波数を変化するようになされており、周波数が補正される。
【００２４】
なお、実施の形態１では、源発信は誤差が生じたままでＰＬＬを補正していたので、時刻同期誤差はクロック発信源に対する絶対誤差として検出していた。これに対し、実施の形態２では、源発信を補正するため、次回の時刻同期における誤差は補正結果に対する相対誤差として検出される。従って、容量調整回路１１０は、入力である周波数偏差を調整増分あるいは減分として調整するものである。
【００２５】
以上のように、実施の形態２における無線装置によれば、クロック発信源の周波数を補正するので、無線チップ１０１だけでなく時計１０４についても装置間で一致させることができる。
【図面の簡単な説明】
【００２６】
【図１】この発明の実施の形態１に係る無線装置の構成を示すブロック図である。
【図２】図１に示される時刻同期手段１０５の構成例を示すブロック図である。
【図３】図１に示されるＰＬＬ１０３の内部構成を示すブロック図である。
【図４】図３に示されるＰＬＬ１０３の各部入出力の波形を示すタイミング図である。
【図５】この発明の実施の形態２に係る無線装置の構成を示すブロック図である。
【符号の説明】
【００２７】
１０１  無線チップ、１０２  発信回路、１０３  ＰＬＬ、１０４  時計、１０５  時刻同期手段、１０６  差分抽出回路、１０７  ＲＡＭ、１０８  微分回路、１０９  補正パターン生成回路、１１０  容量調整回路。
【図１】
0004699250.tif 000002
【図２】
0004699250.tif 000003
【図３】
0004699250.tif 000004
【図４】
0004699250.tif 000005
【図５】
0004699250.tif 000006