(57)【特許請求の範囲】
【請求項１】
行列状に２次元配置された複数の画素で構成される第１の画素群と、該第１の画素群を構成する複数の画素のそれぞれに対して行方向および列方向に半画素分ずれた状態で行列状に２次元配置された複数の画素で構成される第２の画素群とを有し、上記第１の画素群に係るフレームレートと上記第２の画素群に係るフレームレートを、それぞれ異なるフレームレートに設定可能なイメージセンサと、
上記イメージセンサの上記第１の画素群を構成する各画素の電荷蓄積時間を第１の時間とし、上記イメージセンサの上記第２の画素群を構成する各画素の電荷蓄積時間を上記第１の時間とは異なる第２の時間とする制御部と、
上記イメージセンサの上記第１の画素群から得られる第１の画像信号と上記イメージセンサの上記第２の画素群から得られる第２の画像信号とを合成して出力画像信号とする合成部と
を備え、
上記制御部は、上記イメージセンサの上記第１の画素群に係るフレームレートと、上記イメージセンサの上記第２の画素群に係るフレームレートを、それぞれ、ユーザ操作に応じて異なるフレームレートに設定するようにして、各フレームにおける上記第１の画素群の電荷蓄積時間と上記第２の画素群の電荷蓄積時間を異なるものとする
撮像装置。
【請求項２】
上記イメージセンサの上記第１の画素群および上記第２の画素群に、それぞれ個別に、カラーマトリックスが形成されている
請求項１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えばＣＭＯＳイメージセンサ等で構成される撮像装置に関する。詳しくは、この発明は、第１、第２の画素群が行方向および列方向に半画素分ずれた状態で配置されたイメージセンサを用い、第１、第２の画素群の電荷蓄積時間が異なるように制御し、この第１、第２の画素群から得られる画像信号を合成して出力画像信号とすることによって、画像に最適な感度およびダイナミックレンジを容易に得ることができる撮像装置に係るものである。
【背景技術】
【０００２】
図９は、従来のＣＭＯＳイメージセンサ３００の構成を示している。このイメージセンサ３００は、画素アレイ部３０１と、Ｖデコーダ（垂直走査回路）３０２と、Ｈデコーダ（水平走査回路）３０３と、ＣＤＳ(Correlated Double Sampling：相関二重サンプリング)回路３０４と、水平選択用トランジスタ３０５と、水平信号線３０６と、垂直信号線３０７と、垂直選択線３０８とを有している。
【０００３】
画素アレイ部３０１は複数の画素３０９が行列状に２次元配置された構成となっている。各画素３０９は正方形または長方形を一単位としており、各画素３０９を縦、横に等間隔に展開することで画素アレイ部３０１が形成されている。各画素３０９に、後述する画素回路が設けられている。各画素３０９にはカラーフィルタが設定されており、例えば２×２ＲＧＢＧにより構成されるベイヤー配列のカラーマトリックスが形成されている。ここで、Ｒは赤色フィルタ、Ｇは緑色フィルタ、Ｂは青色フィルタを示している。
【０００４】
Ｖデコーダ３０２は、垂直選択線３０８を通じて、画素アレイ部３０１の各画素３０９を行単位で選択する。この場合、最下端から一行ずつ順番に選択され、行毎に一括して画素信号の読み出しが行われる。
【０００５】
ＣＤＳ回路３０４は、画素アレイ部３０１から行単位で読み出される各画素信号に対して相関二重サンプリングの処理を行ってリセット雑音を低減する。この場合、画素信号のリセット期間に続く０レベル期間の電位がクランプパルスＣＬＰで所定電位にクランプされ、その後に画素信号の信号期間がサンプルホールドパルスＳ／Ｈでサンプルホールドされて、リセット雑音を低減した画素信号が得られる。
【０００６】
Ｈデコーダ３０３は、ＣＤＳ回路３０４から出力される一行分の画素信号を、左端から順次画素単位で選択する。水平選択用トランジスタ３０５は水平出力回路を構成している。この場合、Ｈデコーダ３０３で選択された位置のトランジスタ３０５がオンとなり、ＣＤＳ回路３０４でサンプルホールドされた画素信号が水平信号線３０６に出力される。
【０００７】
このように水平信号線３０６に順次出力される画素信号は画像信号を構成する。この画像信号は後段のアンプ（図示せず）にて増幅された後にセンサ外部に出力される。
【０００８】
各画素３０９の画素回路を説明する。この画素回路は、図９に示すように、フォトダイオードＰＤ、転送トランジスタＴ１、リセットトランジスタＴ２、増幅トランジスタＴ３および選択トランジスタＴ４によって構成されている。フォトダイオードＰＤは、光電変換と電荷蓄積の機能を備えている。このフォトダイオードＰＤは、そのアノードが接地され、入射光をその光量に応じた量の電荷に光電変換し、その光電変換によって生成された電荷を蓄積する。
【０００９】
転送トランジスタＴ１は、フォトダイオードＰＤのカソードとフローティングディフュージョン部ＦＤとの間に接続され、そのゲートに供給される転送パルスＴＲＳに基づいて、フォトダイオードＰＤで生成された電荷をフローティングディフュージョン部ＦＤに転送する。リセットトランジスタＴ２は、電源とフローティングディフュージョン部ＦＤとの間に接続され、そのゲートに供給されるリセットパルスＲＳＴに基づいて、フローティングディフュージョン部ＦＤの電位を電源電位にリセットする。
【００１０】
フローティングディフュージョン部ＦＤには、増幅トランジスタＴ３のゲートが接続されている。この増幅トランジスタＴ３は、選択トランジスタＴ４を介して、垂直信号線３０７に接続されている。画素選択信号ＳＥＬに基づいて選択トランジスタＴ４がオンすると、増幅トランジスタＴ３はフローティングディフュージョン部ＦＤの電位を増幅してその電位に応じた電圧を垂直信号線３０７に出力する。
【００１１】
なお、上述したリセットパルスＲＳＴおよび転送パルスＴＲＳは、画素選択信号ＳＥＬと同様に、Ｖデコーダ３０２から供給される。図１０は、上述した画素選択信号ＳＥＬ、リセットパルスＲＳＴ、転送パルスＴＲＳ、クランプパルスＣＬＰ、サンプルホールドパルスＳ／Ｈのタイミング、および垂直信号線３０７に得られる信号ＳＩＧの波形例を示している。
【００１２】
また、ＣＭＯＳイメージセンサ１００には、センサの露光時間（電荷蓄積時間）を制御するために電子シャッターの機能が備えられている。これは、画素選択行に先行して、画素選択信号ＳＥＬをオフ（ローレベル）のままで、画素のリセットと電荷転送のみを行う操作をＶデコーダ３０２により掃引するものである。図１１Ａ，Ｂは、例えば、ｎ行目の画素に着目した場合の操作を示している。
【００１３】
電子シャッター行の操作期間では、画素選択信号ＳＥＬ_nはオフのままでリセットパルスＲＳＴ_nと転送パルスＴＲＳ_nのみ動作させ、垂直信号線に画素信号を送ることなく、フォトダイオードＰＤの電荷のフローティングディフュージョン部ＦＤへの掃きだし動作のみを行う。それから、一定時間Ｔｃの後に、読み出し行の選択期間となり、図１０と同様の操作で、画素信号の読み出しが行われる。ここで、各画素３０９の電荷蓄積時間は、シャッター行から読み出し行までの期間Ｔｃに相当する。つまり、シャッター行から読み出し行までの間隔を変更することにより、随時、センサの露光時間（電荷蓄積時間）を変更することが可能になる。
【００１４】
電荷蓄積時間Ｔｃが長い場合、光強度と画像信号の出力レベルの関係は、例えば図１２のａ線に示すようになり、低照度では傾きが急峻で感度が高いが、高照度では信号が飽和し、ダイナミックレンジＤａは狭いものとなる。一方、電荷蓄積時間Ｔｃが短い場合、光強度と画像信号の出力レベルの関係は、例えば図１２のｂ線に示すようになり、低照度では信号がノイズに埋もれてしまうが、高照度でも信号は飽和しないので、ダイナミックレンジＤｂは広いものとなる。
【００１５】
特許文献１には、低照度では傾きが急峻で、かつ広ダイナミックレンジを実現し得る撮像装置が提案されている。この特許文献１には、面積が小さく感度が低い低感度画素（Ｒ画素）と、面積が大きく感度が高い高感度画素（Ｓ画素）を備えており、低感度画素からから得られる画像信号と高感度画素から得られる画像信号とを合成することで、広ダイナミックレンジを実現することが記載されている。
【００１６】
【特許文献１】特開２００５−２８６１０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
特許文献１に記載される発明では、低感度画素と高感度画素の面積比が固定されていることから、画像に応じて感度やダイナミックレンジを調整するといったことはできない。そのため、ダイナミックレンジを広くとる必要のない画像では、通常のセンサに比べて感度が悪くなる。
【００１８】
この発明の目的は、画像に最適な感度およびダイナミックレンジを容易に得ることができる撮像装置を提供することにある。
【課題を解決するための手段】
【００１９】
この発明の概念は、
行列状に２次元配置された複数の画素で構成される第１の画素群と、該第１の画素群を構成する複数の画素のそれぞれに対して行方向および列方向に半画素分ずれた状態で行列状に２次元配置された複数の画素で構成される第２の画素群とを有し、上記第１の画素群に係るフレームレートと上記第２の画素群に係るフレームレートを、それぞれ異なるフレームレートに設定可能なイメージセンサと、
上記イメージセンサの上記第１の画素群を構成する各画素の電荷蓄積時間を第１の時間とし、上記イメージセンサの上記第２の画素群を構成する各画素の電荷蓄積時間を上記第１の時間とは異なる第２の時間とする制御部と、
上記イメージセンサの上記第１の画素群から得られる第１の画像信号と上記イメージセンサの上記第２の画素群から得られる第２の画像信号とを合成して出力画像信号とする合成部と
を備え、
上記制御部は、上記イメージセンサの上記第１の画素群に係るフレームレートと、上記イメージセンサの上記第２の画素群に係るフレームレートを、それぞれ、ユーザ操作に応じて異なるフレームレートに設定するようにして、各フレームにおける上記第１の画素群の電荷蓄積時間と上記第２の画素群の電荷蓄積時間を異なるものとする
撮像装置にある。
【００２０】
この発明において、イメージセンサの第１の画素群を構成する各画素の電荷蓄積時間は第１の時間とされる。そのため、この第１の画素群に係る感度およびダイナミックレンジはこの第１の時間に対応したものとなる。また、イメージセンサの第２の画素群を構成する各画素の電荷蓄積時間は第２の時間とされる。そのため、この第２の画素群に係る感度およびダイナミックレンジはこの第２の時間に対応したものとなる。
【００２１】
第１の時間および第２の時間を異なるものとする方法として以下の方法がある。例えば、第１の画素群および第２の画素群に係るフレームレートは同じとされ、各フレームにおける第１の画素群および第２の画素群の電荷蓄積時間が異なるものとされる。また例えば、第１の画素群および第２の画素群に係るフレームレートが異なるものとされる。
【００２２】
イメージセンサの第１の画素群から得られる第１の画像信号とイメージセンサの第２の画素群から得られる第２の画像信号とが合成されて出力画像信号とされる。この出力画像信号は、第１、第２の画素群に係る感度およびダイナミックレンジが合成されて得られた感度およびダイナミックレンジに基づいたものとなる。
【００２３】
第１、第２の時間を変化させることで、それぞれ第１、第２の画素群に係る感度およびダイナミックレンジ、従ってそれらを合成した感度およびダイナミックレンジを調整でき、画像に最適な感度およびダイナミックレンジを容易に得ることができる。
【００２４】
例えば、カラーの場合、イメージセンサの第１の画素群および第２の画素群には、それぞれ個別に、カラーマトリックス（例えばベイヤー配列）が形成される。これにより、独立した２つのカラーイメージセンサが一箇所の受光エリアに重ね合わされたものとみなすことができ、従って第１、第２の画素群から得られる画像信号の合成を簡単に行い得る。
【発明の効果】
【００２５】
この発明によれば、第１、第２の画素群が行方向および列方向に半画素分ずれた状態で配置されたイメージセンサを用い、第１、第２の画素群の電荷蓄積時間が異なるように制御し、この第１、第２の画素群から得られる画像信号を合成して出力画像信号とするものであり、画像に最適な感度およびダイナミックレンジを容易に得ることができる。
【発明を実施するための最良の形態】
【００２６】
この発明の実施の形態について説明する。図１は、実施の形態としての撮像装置１００の構成を示している。
【００２７】
この撮像装置１０は、マイクロコンピュータを備え、装置全体の動作を制御する制御部１１を有している。この制御部１１には、ユーザインタフェースとしての操作部１２が接続されている。ユーザは、この操作部１２により種々の操作および設定を行うことができる。
【００２８】
また、撮像装置１０は、撮像レンズ、絞り等の結像光学系１３と、ＣＭＯＳイメージセンサ１００と、駆動部１４と、合成部１５とを有している。イメージセンサ１００は、電荷蓄積時間を異にする第１、第２の画素群を画素アレイ部に持ち、これら第１、第２の画素群から得られる第１、第２の画像信号ＨＬ１，ＨＬ２を出力する。このイメージセンサ１００の詳細は後述する。駆動部１４は、イメージセンサ１００に必要なタイミング信号を供給し、当該イメージセンサ１００の駆動制御を行う。合成部１５はイメージセンサ１００から出力される第１、第２の画像信号ＨＬ１，ＨＬ２を合成して出力画像信号を得る。
【００２９】
また、撮像装置１０は、Ａ／Ｄコンバータ１６と、画像信号処理部１７と、記録部１８と、ディスプレイ１９とを有している。Ａ／Ｄコンバータ１６は、合成部１５で得られる出力画像信号をアナログ信号からデジタル信号に変換する。画像信号処理部１７は、Ａ／Ｄコンバータ１６で得られるデジタルの画像信号を処理し、記録部１８に記録信号として供給し、ディスプレイ１９に表示信号として供給する。
【００３０】
記録部１８は、画像信号処理部１７から供給される記録信号を、光ディスク、磁気ディスク、半導体メモリ等の記録メディアに記録する。ディスプレイ１９は、例えばＬＣＤ(Liquid Crystal Display)等で構成され、画像信号処理部１７から供給される表示信号による画像を表示する。
【００３１】
次に、ＣＭＯＳイメージセンサ１００の詳細を説明する。図２は、ＣＭＯＳイメージセンサ１００の構成を示している。このイメージセンサ１００は、画素アレイ部１０１と、Ｖデコーダ（垂直走査回路）１０２-1，１０２-2と、Ｈデコーダ（水平走査回路）１０３-1，１０３-2と、ＣＤＳ回路１０４-1，１０４-2と、水平選択用トランジスタ１０５-1，１０５-2と、水平信号線１０６-1，１０６-2と、垂直信号線１０７-1，１０７-2と、垂直選択線１０８-1，１０８-2とを有している。
【００３２】
画素アレイ部１０１は、行列状に２次元配置された複数の画素１０９-1で構成される第１の画素群と、同様に行列状に２次元配置された複数の画素１０９-2で構成される第２の画素群とを有している。この画素アレイ部１０１の各画素１０９-1，１０９-2は、従来周知のイメージセンサで用いられる正方画素の構成を斜め４５度傾けた配置とされている。
【００３３】
この場合、隣接する行、列に配置される画素は、その中心位置が半画素分ずれた構成となる。すなわち、第２の画素群を構成する複数の画素１０９-2は、第１の画素群を構成する複数の画素１０９-1のそれぞれに対して行方向および列方向に半画素分ずれた状態となっている。各画素１０９-1，１０９-2に、後述する画素回路が設けられている。
【００３４】
各画素１０９-1，１０９-2にはカラーフィルタが設定されている。第１の画素群および第２の画素群には、それぞれ個別に、例えば２×２ＲＧＢＧにより構成されるベイヤー配列のカラーマトリックスが形成されている。ここで、Ｒは赤色フィルタ、Ｇは緑色フィルタ、Ｂは青色フィルタを示している。図２には、第１の画素群に係るベイヤー配列をベイヤー配列１として示し、第２の画素群に係るベイヤー配列をベイヤー配列２として示している。図示のように第１、第２の画素群の２×２のカラーマトリックスはオーバーラップして形成される。
【００３５】
Ｖデコーダ１０２-1は、垂直選択線１０８-1を通じて、画素アレイ部１０１の第１の画素群の各画素１０９-1を行単位で選択する。この場合、最下端から一行ずつ順番に選択され、行毎に一括して画素信号の読み出しが行われる。
【００３６】
ＣＤＳ回路１０４-1は、画素アレイ部１０１の第１の画素群から行単位で読み出される各画素信号に対して相関二重サンプリングの処理を行ってリセット雑音を低減する。この場合、画素信号のリセット期間に続く０レベル期間の電位がクランプパルスＣＬＰで所定電位にクランプされ、その後に画素信号の信号期間がサンプルホールドパルスＳ／Ｈでサンプルホールドされて、リセット雑音を低減した画素信号が得られる。
【００３７】
Ｈデコーダ１０３-1は、ＣＤＳ回路１０４-1から出力される一行分の画素信号を、左端から順次画素単位で選択する。水平選択用トランジスタ１０５-1は水平出力回路を構成している。この場合、Ｈデコーダ１０３-1で選択された位置のトランジスタ１０５-1がオンとなり、ＣＤＳ回路１０４-1でサンプルホールドされた画素信号が水平信号線１０６-1に出力される。
【００３８】
このように水平信号線１０６-1に順次出力される画素信号は第１の画像信号ＨＬ１を構成する。この第１の画素群から得られる第１の画像信号ＨＬ１は後段のアンプ（図示せず）にて増幅された後にセンサ外部に出力される。
【００３９】
また、Ｖデコーダ１０２-2は、垂直選択線１０８-2を通じて、画素アレイ部１０１の第２の画素群の各画素１０９-2を行単位で選択する。この場合、最下端から一行ずつ順番に選択され、行毎に一括して画素信号の読み出しが行われる。
【００４０】
ＣＤＳ回路１０４-2は、画素アレイ部１０１の第２の画素群から行単位で読み出される各画素信号に対して相関二重サンプリングの処理を行ってリセット雑音を低減する。Ｈデコーダ１０３-2は、ＣＤＳ回路１０４-2から出力される一行分の画素信号を、左端から順次画素単位で選択する。水平選択用トランジスタ１０５-2は水平出力回路を構成している。この場合、Ｈデコーダ１０３-2で選択された位置のトランジスタ１０５-2がオンとなり、ＣＤＳ回路１０４-2でサンプルホールドされた画素信号が水平信号線１０６-2に出力される。
【００４１】
このように水平信号線１０６-2に順次出力される画素信号は第２の画像信号ＨＬ２を構成する。この第２の画素群から得られる第２の画像信号ＨＬ２は後段のアンプ（図示せず）にて増幅された後にセンサ外部に出力される。
【００４２】
各画素１０９-1，１０９-2の画素回路を説明する。図３は、画素回路を示している。
【００４３】
この画素回路は、フォトダイオードＰＤ、転送トランジスタＴ１、リセットトランジスタＴ２、増幅トランジスタＴ３および選択トランジスタＴ４によって構成されている。フォトダイオードＰＤは、光電変換と電荷蓄積の機能を備えている。このフォトダイオードＰＤは、そのアノードが接地され、入射光をその光量に応じた量の電荷に光電変換し、その光電変換によって生成された電荷を蓄積する。
【００４４】
転送トランジスタＴ１は、フォトダイオードＰＤのカソードとフローティングディフュージョン部ＦＤとの間に接続され、そのゲートに供給される転送パルスＴＲＳに基づいて、フォトダイオードＰＤで生成された電荷をフローティングディフュージョン部ＦＤに転送する。リセットトランジスタＴ２は、電源とフローティングディフュージョン部ＦＤとの間に接続され、そのゲートに供給されるリセットパルスＲＳＴに基づいて、フローティングディフュージョン部ＦＤの電位を電源電位にリセットする。
【００４５】
フローティングディフュージョン部ＦＤには、増幅トランジスタＴ３のゲートが接続されている。この増幅トランジスタＴ３は、選択トランジスタＴ４を介して、垂直信号線１０７-1，１０７-2に接続されている。画素選択信号ＳＥＬに基づいて選択トランジスタＴ４がオンすると、増幅トランジスタＴ３はフローティングディフュージョン部ＦＤの電位を増幅してその電位に応じた電圧を垂直信号線１０７-1，１０７-2に出力する。
【００４６】
なお、上述したリセットパルスＲＳＴおよび転送パルスＴＲＳは、画素選択信号ＳＥＬと同様に、Ｖデコーダ１０２-1，１０２-2から供給される。
【００４７】
各画素１０９-1，１０９-2における、画素選択信号ＳＥＬ、リセットパルスＲＳＴ、転送パルスＴＲＳ、クランプパルスＣＬＰ、サンプルホールドパルスＳ／Ｈのタイミング、および垂直信号線１０７-1，１０７-2に得られる信号ＳＩＧの波形は、上述の図１０に示すものと同様である。
【００４８】
この場合、各画素１０９-1，１０９-2の電荷蓄積時間は、シャッター行選択期間の転送パルスＴＲＳから読み出し行選択期間の転送パルスＴＲＳまでの時間Ｔｃである（図１１参照）。本実施の形態においては、第１の画素群を構成する各画素の電荷蓄積時間を第１の時間Ｔc1として、第２の画素群を構成する各画素の電荷蓄積時間を第２の時間Ｔc2とするとき、これらの時間Ｔc1，Ｔc2は互いに異なるように設定され、例えばＴc1＞Ｔc2とされている。ユーザは、これらの時間Ｔc1，Ｔc2を、上述した操作部１２を操作することで任意に設定できる。
【００４９】
上述したように、ＣＭＯＳイメージセンサ１００は、あたかも独立した２つのカラーイメージセンサが一箇所の受光エリアに重ね合わされたものとみなすことができる。なお、これら２つのカラーイメージセンサは行方向および列方向に半画素分ずれているが、画素サイズが小さくなり、画素数が多くなれば、このずれを無視することが可能となる。
【００５０】
図１に示す撮像装置１０の動作を説明する。
【００５１】
イメージセンサ１００の撮像面に結像光学系１３によって被写体像が結像される。そして、このイメージセンサ１００から上述したように画素アレイ部１０１の第１、第２の画素群に係る第１、第２の画像信号ＨＬ１，ＨＬ２が得られ、これら第１、第２の画像信号ＨＬ１，ＨＬ２は合成部１５に供給される。この合成部１５では、第１、第２の画像信号ＨＬ１，ＨＬ２が合成されて出力画像信号が得られる。
【００５２】
この出力画像信号は、Ａ／Ｄコンバータ１６でアナログ信号からデジタル信号に変換された後、画像信号処理部１７に供給される。この画像信号処理部１７では、デジタルの画像信号の処理が行われる。そして、この画像信号処理部１７から記録部１８に画像信号を処理して得られた記録信号が供給され、この記録信号が記録メディアに記録される。また、この画像信号処理部１７からディスプレイ１９に画像信号を処理して得られた表示信号が供給され、このディスプレイ１９に画像が表示される。
【００５３】
図１に示す撮像装置１０においては、イメージセンサ１００の第１の画素群を構成する各画素１０９-1の電荷蓄積時間である第１の時間Ｔc1と、このイメージセンサ１００の第２の画素群を構成する各画素１０９-2の電荷蓄積時間である第２の時間Ｔc2とが異なるように設定され、例えばＴc1＞Ｔc2とされている。
【００５４】
このように第１の時間Ｔc1が大きく設定されるため、イメージセンサ１００の第１の画素群に係る光強度と画像信号レベルとの関係は、例えば図４のａ線に示すようになり、低照度では傾きが急峻で感度が高いが、高照度では信号が飽和し、ダイナミックレンジＤ１は狭いものとなる。
【００５５】
一方、第２の時間Ｔc2が小さく設定されるため、イメージセンサ１００の第２の画素群に係る光強度と画像信号レベルとの関係は、例えば図４のｂ線に示すようになり、低照度では信号がノイズに埋もれてしまうが、高照度でも信号は飽和しないので、ダイナミックレンジＤ２は広いものとなる。
【００５６】
そのため、合成部１５で得られる出力画像信号に係る光強度と画像信号レベルとの関係は、例えば図５のｃ線に示すように、図４のａ線、ｂ線を合成したものとなり、低照度では傾きが急峻で感度が高く、かつ高照度でも信号が飽和せず、ダイナミックレンジＤ３は広いものとなる。なお、図５には、図４のａ線、ｂ線に対応した線を破線で示している。
【００５７】
図１に示す撮像装置１０によれば、ユーザは操作部１２を操作して、第１、第２の時間Ｔc1，Ｔc2を任意に設定できる。これにより、第１、第２の画素群に係る感度およびダイナミックレンジ、従ってそれらを合成した感度およびダイナミックレンジを調整でき、画像に最適な感度およびダイナミックレンジを容易に得ることができる。
【００５８】
例えば、線形性を犠牲にしてもダイナミックレンジをより広くしたいときは、上述の図５に示す状態に比べて、例えば図６のａ線、ｂ線に示すように、第１の時間Ｔc1を長くして第１の画素群に係る感度を上げると共に、第２の時間Ｔc2を短くして第２の画素群に係る感度を下げることで、図６のｃ線に示すように、合成後のダイナミックレンジは広くなる。
【００５９】
また例えば、ダイナミックレンジは程々でよいが、線形性をより高めたいときは、上述の図５に示す状態に比べて、例えば図７のａ線、ｂ線に示すように、第１の時間Ｔc1を短くして第１の画素群に係る感度を下げると共に、第２の時間Ｔc2を長くして第２の画素群に係る感度を上げることで、図７のｃ線に示すように、合成後の線形性は高まる。
【００６０】
また、図１に示す撮像装置１０によれば、イメージセンサ１００の第１の画素群および第２の画素群には、それぞれ個別に、ベイヤー配列のカラーマトリックスが形成されており、上述したように独立した２つのカラーイメージセンサが一箇所の受光エリアに重ね合わされたものとみなすことができ、従って第１、第２の画素群から得られる画像信号ＨＬ１，ＨＬ２の合成を簡単に行うことができる。
【００６１】
なお、上述実施の形態においては、第１、第２の画素群に係る電荷蓄積時間である第１、第２の時間Ｔc1，Ｔc2は、シャッター行選択期間の転送パルスＴＲＳから読み出し行選択期間の転送パルスＴＲＳまでの時間、所謂電子シャッター時間であって（図１１参照）、シャッター行から読み出し行までの間隔を変更することで、第１、第２の時間Ｔc1，Ｔc2を種々に設定できるものを示した。つまり、この実施の形態では、第１、第２の画素群に係るフレームレートは同じであり、各フレームにおける第１、第２の画素群の電荷蓄積時間Ｔc1，Ｔc2が異なるものを示した。しかし、第１、第２の画素群に係る電荷蓄積時間を異ならせるために、第１、第２の画素群に係るフレームレートが異なるようにする方法も採用できる。この場合、フレームレートを変更することで、第１、第２の画素群に係る電荷蓄積時間を種々に設定できる。
【００６２】
また、上述実施の形態においては、第１、第２の画素群に、それぞれ個別に、ベイヤー配列のカラーマトリックスが形成されているものを示した。しかし、第１、第２の画素群に形成されるカラーマトリックスは図２に示すベイヤー配列の繰り返しに限定されるものではなく、例えば図８に示すものなど、他の組み合わせも考えられる。
【００６３】
また、上述実施の形態において、イメージセンサ１００は、画素アレイ部１０１の第１、第２の画素群にそれぞれ対応してＶデコーダ１０２-1，１０２-2、Ｈデコーダ１０３-1，１０３-2等を備えているが、画素アレイ部１０１の第１、第２の画素群に対して共通のＶデコーダ、Ｈデコーダ等を備える構成であってもよい。その場合、水平信号線には第１、第２の画素群に係る画素信号が交互に出力されるので、連続した第１、第２の画素群に係る２個の画素信号を合成していくことで、合成された出力画像信号を得ることができる。
【００６４】
また、上述実施の形態においては、イメージセンサがＣＭＯＳイメージセンサ１００であるものを示したが、この発明は、イメージセンサとしてその他の固体撮像素子を用いるものにも同様に適用できる。
【産業上の利用可能性】
【００６５】
この発明は、画像に最適な感度およびダイナミックレンジを容易に得ることができるものであり、例えばＣＭＯＳイメージセンサ等で構成される撮像装置に適用できる。
【図面の簡単な説明】
【００６６】
【図１】実施の形態としての撮像装置の構成を示すブロック図である。
【図２】ＣＭＯＳイメージセンサの構成を示す図である。
【図３】画素回路を示す接続図である。
【図４】光強度と画像信号レベルとの関係を示す図である。
【図５】光強度と画像信号レベルとの関係を示す図である。
【図６】光強度と画像信号レベルとの関係を示す図である。
【図７】光強度と画像信号レベルとの関係を示す図である。
【図８】ＣＭＯＳイメージセンサの他の構成を示す図である。
【図９】従来のＣＭＯＳイメージセンサの構成を示す図である。
【図１０】画素回路の各信号を示す図である。
【図１１】電子シャッターの操作を説明するための図である。
【図１２】光強度と画像信号レベルとの関係を示す図である。
【符号の説明】
【００６７】
１０・・・撮像装置、１１・・・制御部、１２・・・操作部、１３・・・結像光学系、１４・・・駆動部、１５・・・合成部、１６・・・Ａ／Ｄコンバータ、１７・・・画像信号処理部、１８・・・記録部、１９・・・ディスプレイ、１００・・・ＣＭＯＳイメージセンサ、１０１・・・画素アレイ部、１０２-1，１０２-2・・・Ｖデコーダ、１０３-1，１０３-2・・・Ｈデコーダ、１０４-1，１０４-2・・・ＣＤＳ回路、１０５-1，１０５-2・・・水平選択用トランジスタ、１０６-1，１０６-2・・・水平信号線、１０７-1，１０７-2・・・垂直信号線、１０８-1，１０８-2・・・垂直選択線、１０９-1，１０９-2・・・画素
【図１】
0004735964.tif 000002
【図２】
0004735964.tif 000003
【図３】
0004735964.tif 000004
【図４】
0004735964.tif 000005
【図５】
0004735964.tif 000006
【図６】
0004735964.tif 000007
【図７】
0004735964.tif 000008
【図８】
0004735964.tif 000009
【図９】
0004735964.tif 000010
【図１０】
0004735964.tif 000011
【図１１】
0004735964.tif 000012
【図１２】
0004735964.tif 000013