(57)【特許請求の範囲】
【請求項１】
基板と、前記基板の上に形成され、シリコンからなるシリコンバッファ層と、前記シリコンバッファ層の上に形成され、シリコンと少なくともゲルマニウムを含み前記シリコンに対する前記ゲルマニウムの成分の組成比が厚み方向に変化する組成比傾斜ベース層と、を有する真性ベース領域と、
前記基板の上に前記シリコンバッファ層と並んで形成され、シリコンからなる外部ベース形成層を有する外部ベース領域と、
を備え、
前記外部ベース形成層および前記シリコンバッファ層の厚みが共に、４０ｎｍ以上でありかつ前記外部ベース形成層の表面がシリサイド化されているバイポーラトランジスタ。
【請求項２】
基板と、前記基板の上に形成され、シリコンからなるシリコンバッファ層と、前記シリコンバッファ層の上に形成され、シリコンと少なくともゲルマニウムを含み前記シリコンに対する前記ゲルマニウムの成分の組成比が厚み方向に変化する組成比傾斜ベース層と、を有する真性ベース領域と、
前記基板の上に前記シリコンバッファ層と並んで形成され、シリコンからなる外部ベース形成層を有する外部ベース領域と、
を備え、
前記外部ベース形成層の厚みが、前記シリコンバッファ層の厚みにほぼ等しくかつ前記外部ベース形成層の表面がシリサイド化されているバイポーラトランジスタ。
【請求項３】
前記組成比傾斜ベース層は、シリコンとゲルマニウムからなるシリコン・ゲルマニウム傾斜ベース層である請求項１または２記載のバイポーラトランジスタ。
【請求項４】
前記シリコンバッファ層は単結晶であり、前記第外部ベース形成層は多結晶である請求項１または２記載のバイポーラトランジスタ。
【請求項５】
基板にマスキング層を形成することにより活性領域を含む領域を囲み、前記活性領域を含む領域のうちの活性領域においては、シリコン層とシリコン・ゲルマニウム層とを有し、前記シリコン・ゲルマニウム層が前記シリコン層の上に形成されるようにエピタキシャルベース層を形成し、前記活性領域を含む領域のうちの素子分離領域においては、前記エピタキシャルベース層と同時に、シリコン層とシリコン・ゲルマニウム層とを有するようにポリベース層を非選択成長により形成し、その後、前記ポリベース層のうちの前記シリコン・ゲルマニウム層をエッチングにより除去することによって外部ベース形成層としての前記シリコン層の表面を露出させ、前記露出部にシリサイド層を形成するバイポーラトランジスタの製造方法。
【請求項６】
前記エッチングは、硝酸と水とフッ酸の混合液からなるエッチャントを用いたウェットエッチングである請求項５記載のバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャル成長によりベース層を形成したヘテロバイポーラトランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
バイポーラトランジスタの開発において、エピタキシャル成長を用いてベース層に、バンドギャップが異なった材料を導入することにより、デバイス高速化の実現を図ったヘテロバイポーラトランジスタ（ＨＢＴ）の開発が精力的に行われている。
【０００３】
ＳｉＧｅ（シリコン・ゲルマニウム）材料やＳｉＧｅＣ（シリコン・ゲルマニウム・カーボン）材料等のIV族半導体材料をベース層に用いるＨＢＴは、Ｓｉ基板上にデバイスを形成でき、ＣＭＯＳ回路との集積による高機能化、大面積基板利用による低コスト化等の利点を発揮でき、高速デバイスとして有望視されている。
【０００４】
従来のヘテロ接合にＳｉＧｅを用いたＨＢＴ（以下、ＳｉＧｅＨＢＴという。）の代表的な構成例を、図２３を参照して説明する。なおここでは、ＳｉＧｅ材料をベース層に用いたＨＢＴが例示されているが、ＳｉＧｅＣ材料をベース層に用いたＨＢＴであっても同一の構成を有する。
【０００５】
ＳｉＧｅＨＢＴは大別して、ダブルポリシリコン構造とシングルポリシリコン構造とに区分され、図２３（ａ）は、ダブルポリシリコン構造のＳｉＧｅＨＢＴの代表的な模式断面図であり、図２３（ｂ）は、シングルポリシリコン構造のそれの代表的な模式断面図である。
【０００６】
最初に、図２３（ａ）を参照してダブルポリシリコン構造のＳｉＧｅＨＢＴを説明する。
【０００７】
素子分離領域１０１およびコレクタ領域１０２を配置したＳｉ基板上に、外部ベース領域に相当するポリシリコン層１０３が予め形成されている。そして、ポリシリコン層１０３に対してエッチングによりパターンニング処理が行われ、ポリシリコン層１０３を除去したＨＢＴ形成領域に真性ベース領域に相当するエピタキシャルＳｉＧｅ層１０４が選択的にエピタキシャル成長する。
【０００８】
このような構成においては、ポリシリコン層１０３とエピタキシャルＳｉＧｅ層１０４とを同時に成膜することも連続的に成膜することも不可能なため、エピタキシャルＳｉＧｅ層１０４とポリシリコン層１０３との界面１０５における自然酸化膜の形成は避け難く、かつその界面１０５にボイドが発生する可能性もある。このため、ダブルポリシリコン構造のＳｉＧｅＨＢＴは、ポリシリコン層１０３とエピタキシャルＳｉＧｅ層１０４との間の接触抵抗を増大させ、かつその接触抵抗値の製品間バラツキも顕著化させるという不具合を内在している。更に、製造プロセスが複雑であり、選択成長におけるプロセスウィンドウが狭い等の問題もあり、このような観点からダブルポリシリコン構造のＳｉＧｅＨＢＴは、量産に不向きなデバイスと言える。
【０００９】
次に、図２３（ｂ）を参照してシングルポリシリコン構造のＳｉＧｅＨＢＴを説明する。
【００１０】
非選択成長方法を用いて、コレクタ領域１０２の真上のＳｉ基板上には、真性ベース領域に相当するエピタキシャルＳｉＧｅ層１０６がエピタキシャル成長すると同時に、素子分離領域１０１の上には、外部ベース領域に相当するポリＳｉＧｅ層１０７が成長する。なおその後、ポリＳｉＧｅ層１０７の表面にはシリサイド層１０８が形成される。
【００１１】
こうした構成によれば、ポリＳｉＧｅ層１０７とエピタキシャルＳｉＧｅ層１０６とを同時に成膜可能なため、エピタキシャルＳｉＧｅ層１０７とポリＳｉＧｅ層１０７の界面では自然酸化膜やボイドは形成されることなく、両者間の接触抵抗の増加を根本的に解消可能である。また、ダブルポリシリコン構造に比べて、シングルポリシリコン構造のＳｉＧｅＨＢＴの製造工程は簡素である。更には、選択成長に比べて非選択成長のプロセスウィンドウが広い。
【００１２】
このようなことから総合的に判断して、シングルポリシリコン構造のＳｉＧｅＨＢＴは量産に向いていると言える。
【００１３】
なお、ＳｉＧｅＨＢＴの技術を開示した公知資料として、例えば下記特許文献１がある。
【特許文献１】国際公開ＷＯ０１／８８９９４号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところで、従来のシングルポリシリコン構造のＳｉＧｅＨＢＴでは、真性ベース領域に相当するエピタキシャルＳｉＧｅ層１０６と外部ベース領域に相当するポリＳｉＧｅ層１０７とが同時に同一の製造プロセスにより形成されるため、外部ベース領域中に存在するＧｅ組成プロファイルは、必然的に真性ベース領域中に存在するＧｅ組成プロファイルに一致することになる。
【００１５】
しかしながら、真性ベース領域において最適化されたＧｅ組成プロファイルが、必ずしも外部ベース領域のＧｅ組成プロファイルとして適しているとは言えず、以下に述べる不具合が生じると本願発明者は考えている。
【００１６】
図２４には、従来のＳｉＧｅＨＢＴのベース層の積層構造が図示され、図２５には、ベース層の各層において、そこに含有されるＧｅ組成プロファイルの変化が示されている。
【００１７】
ここで、Ｓｉ基板の上から順番に、Ｓｉバッファ層１０９と、ノンドープＳｉＧｅスペーサ層１１０と、BドープＳｉＧｅ傾斜ベース層１１１と、Ｓｉキャップ層１１２とが積層され、これらの層１０９、１１０、１１１、１１２をまとめて「真性ベース領域１０６」といい、これらの層１０９、１１０、１１１、１１２が、図２３（ｂ）に示された単結晶のエピタキシャルＳｉＧｅ層１０６に相当する。
【００１８】
同様に、Ｓｉ基板の上から順番に、外部ベース形成層としての第１の層１１３（Ｓｉバッファ層１０９と同時に形成される層）と、ノンドープＳｉＧｅスペーサ層１１０と同時に形成される第２の層１１４、BドープＳｉＧｅ傾斜ベース層１１１と同時に形成される第３の層１１５、Ｓｉキャップ層１１２と同時に形成される第４の層１１６が積層され、これらの層１１３、１１４、１１５、１１６をまとめて「外部ベース領域１０７」といい、これらの層１１３、１１４、１１５、１１６が、図２３（ｂ）に示された多結晶のポリＳｉＧｅ層１０７に相当する。
【００１９】
こうした真性ベース領域１０６に対応する積層構造のＧｅ組成プロファイルは、デバイス特性の向上を図るための適正化が行われ、例えばＳｉＧｅ傾斜ベース層１１１においてはＧｅ含有率をエミッタ側からコレクタ側に向けて徐々に増加させた傾斜組成ベース構造が採用され、これによってベース層内部に電界が形成され、キャリア（電子）をこの電界により加速して電子のベース層走行時間の短縮が図られ、ひいては良好な高周波特性（デバイスの高速化）が得られる。
【００２０】
加えて近年、ＳｉＧｅＨＢＴの更なる高速化のため、真性ベース領域１０６の厚みを薄膜化（例えば、Ｓｉキャップ層１１２の厚みの薄膜化）することにより電子のベース層走行時間を短縮することが検討されつつある。
【００２１】
ここで、図２６において、真性ベース領域１０６のＳｉキャップ層１１２の厚みを横軸にとり、ベース抵抗および最大利得周波数ｆｍａｘを縦軸にとって、Ｓｉキャップ層１１２の厚みの変化に対するベース抵抗および最大利得周波数ｆｍａｘの測定データの変化の様子が図示されている。
【００２２】
なお、縦軸の数値（ベース抵抗および最大利得周波数ｆｍａｘの数値）は、Ｓｉキャップ１１２の厚みが３０ｎｍにおけるそれぞれの数値により規格化し整理された相対値である。
【００２３】
図２６によると、デバイスの高速化を目論んでＳｉキャップ層１１２の厚みを薄膜化したにもかかわらず、その厚みが１０ｎｍ以下においてベース抵抗が急激に増大し、これにより最大利得周波数ｆｍａｘが大幅に減少するという意外な結果が得られた。
【００２４】
このようなベース抵抗の増大の要因として、真性ベース領域１０６のＳｉキャップ層１１２の薄膜化と共に外部ベース領域１０７のシリコンからなる第４の層１１６が薄膜化されたことにより、外部ベース領域の第４の層１１６の表面をシリサイド化するシリサイド形成工程の際に、その下層の第３の層（ＳｉＧｅ層）１１５に含有されるＧｅ原子がシリサイド層形成を阻害してシリサイド層１０８を高抵抗化させている可能性がある。
【００２５】
すなわち、外部ベース領域１０７の第４の層１１６が薄膜化するに従ってこの第４の層１１６の表面近傍のＧｅ濃度が増加し、シリサイド形成が阻害され、これによりシリサイド層１０８を高抵抗化させたものと推察できる。
【００２６】
なお、こうした現象は、特にコバルト（Ｃｏ）を用いたシリサイド形成において顕在化するという報告が、IEEE Electron Device Letters vol.23 No.8 (2002) p464−466においてなされている。
【００２７】
また、Ｒｉｍ等は、ＳｉＧｅ材料を用いたＭＯＳＦＥＴでも同様に、Ｇｅ原子に基づくシリサイド層高抵抗化が発生して、この対応策を2002 Symposium on VLSI Technology Digest 10−4において述べている。
【００２８】
Ｒｉｍ等の報告によれば、シリサイド形成直前のＳｉＧｅ層の上に「raised source/drain（ＲＤＳ）」と称されるＳｉ層を選択成長することによりシリサイド層を低抵抗化できるという知見が示された。
【００２９】
また、Jagannathan等は、シングルポリシリコン構造のＳｉＧｅＨＢＴの製造方法において、真性ベース領域に相当するエピタキシャルＳｉＧｅ層と外部ベース領域に相当するポリＳｉＧｅ層とを同時形成させた後、真性ベース領域をマスキングして、外部ベース領域に相当するポリＳｉＧｅ層に「raised extrinsic base」と称される層を選択成長により形成することを、IEEE Electron Device Letters Vol.23 (2002) P.258−260において述べている。このJagannathan等の報告では、シリサイド層の抵抗に言及してないものの、このような「raised extrinsic base」の効果によりＧｅ原子によるシリサイド層のシリサイド化阻害は改善されているものと推認できる。
【００３０】
しかし、これらの対策方法はいずれも、別途の選択成長という新たな工程を追加する必要があり、ＳｉＧｅＨＢＴの製造工程の複雑化や製造コストの増大を招いてしまう。
【００３１】
本発明は、トランジスタ動作の更なる高速化を図るため、トランジスタ製造工程の複雑化を招くことなく、Ｇｅ原子によってもたらされるシリサイド抵抗の高抵抗化を確実に防止しつつ外部ベース領域にシリサイド層を均一に形成できるシングルポリシリコン構造のＳｉＧｅＨＢＴおよびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００３２】
そして、この目的を達成するために、本発明に係るバイポーラトランジスタは、基板と、前記基板の上に形成され、シリコンからなるシリコンバッファ層と、前記シリコンバッファ層の上に形成され、シリコンと少なくともゲルマニウムを含み前記シリコンに対する前記ゲルマニウムの成分の組成比が厚み方向に変化する組成比傾斜ベース層と、を有する真性ベース領域と、前記基板の上に前記シリコンバッファ層と並んで形成され、シリコンからなる外部ベース形成層を有する外部ベース領域と、を備え、前記外部ベース形成層および前記シリコンバッファ層の厚みが共に、４０ｎｍ以上でありかつ前記外部ベース形成層の表面がシリサイド化されるというものである。
【００３３】
また、本発明に係るバイポーラトランジスタは、基板と、前記基板の上に形成され、シリコンからなるシリコンバッファ層と、前記シリコンバッファ層の上に形成され、シリコンと少なくともゲルマニウムを含み前記シリコンに対する前記ゲルマニウムの成分の組成比が厚み方向に変化する組成比傾斜ベース層と、を有する真性ベース領域と、前記基板の上に前記シリコンバッファ層と並んで形成され、シリコンからなる外部ベース形成層を有する外部ベース領域と、を備え、前記外部ベース形成層の厚みが、前記シリコンバッファ層の厚みにほぼ等しくかつ前記外部ベース形成層の表面がシリサイド化されるというものである。
【００３４】
このような構成によれば、前記外部ベース形成層を所定の厚膜に形成したうえで、前記外部ベース形成層にシリサイド層を形成可能なため、シリサイド層を外部ベース形成層に均一に形成できる。また、前記外部ベース形成層の下層にゲルマニウムを含んだ層が存在しないため、シリサイド層の前記外部ベース形成層への形成においてＧｅ原子によってシリサイド化が阻害されることなく、シリサイド抵抗の高抵抗化を確実に防止できる。
【００３５】
なおここで、前記組成比傾斜ベース層は、シリコンとゲルマニウムからなるシリコン・ゲルマニウム傾斜ベース層であっても良い。
また、前記シリコンバッファ層は単結晶であり、前記第外部ベース形成層は多結晶であっても良い。
【００３６】
また、本発明に係るバイポーラトランジスタの製造方法は、基板にマスキング層を形成することにより活性領域を含む領域を囲み、前記活性領域を含む領域のうちの活性領域においては、シリコン層とシリコン・ゲルマニウム層とを有し、前記シリコン・ゲルマニウム層が前記シリコン層の上に形成されるようにエピタキシャルベース層を形成し、前記活性領域を含む領域のうちの素子分離領域においては、前記エピタキシャルベース層と同時に、シリコン層とシリコン・ゲルマニウム層とを有するようにポリベース層を非選択成長により形成し、その後、前記ポリベース層のうちの前記シリコン・ゲルマニウム層をエッチングにより除去することによって外部ベース形成層としての前記シリコン層の表面を露出させ、前記露出部にシリサイド層を形成するものである。
【００３７】
こうした製造方法によれば、シリコンからなる前記外部ベース形成層に積層された前記シリコン・ゲルマニウム層をエッチングにより除去したうえで、前記外部ベース形成層にシリサイド層を形成するという工程を採用したため、シリサイド層の前記外部ベース形成層への形成においてＧｅ原子によってシリサイド化が阻害されることなく、シリサイド抵抗の高抵抗化を確実に防止できる。
【００３８】
前記エッチングは望ましくは、硝酸と水とフッ酸の混合液からなるエッチャントを用いたウェットエッチングである。
【００３９】
また、本発明に係るバイポーラトランジスタは、基板と、前記基板の上に形成され、シリコンからなるシリコンバッファ層と、前記シリコンバッファ層の上に形成され、シリコンと少なくともゲルマニウムを含み前記シリコンに対する前記ゲルマニウムの成分の組成比が厚み方向に変化する組成比傾斜ベース層と、を有する真性ベース領域と、前記基板の上に前記シリコンバッファ層と並んで形成され、シリコンからなる第１の外部ベース形成層と、前記第１の外部ベース形成層の上に前記組成比傾斜ベース層と共に形成され、ゲルマニウムを含有する第２の外部ベース形成層と、前記第２の外部ベース形成層の上に形成されるシリコンからなる第３の外部ベース形成層と、を有する外部ベース領域と、を備え、前記第２の外部ベース形成層のゲルマニウムの含有量が、前記組成比傾斜ベース層のゲルマニウムの含有量よりも少なくかつ前記第３の外部ベース形成層の表面がシリサイド化されるというものである。
【００４０】
このような構成によれば、前記第２の外部ベース形成層のゲルマニウム含有層を前記シリコン・ゲルマニウム傾斜ベース層のゲルマニウム含有量よりも少なくできたため、第２の外部ベース形成層の上のシリコン層にシリサイド層を形成する際に、Ｇｅ原子によってシリサイド化が阻害されることなく、シリサイド抵抗の高抵抗化を確実に防止できる。
【００４１】
なお、前記組成比傾斜ベース層は単結晶であり、前記第２の外部ベース形成層は多結晶であっても良い。
【００４２】
また、本発明に係るバイポーラトランジスタの製造方法は、基板にマスキング層を形成することにより活性領域を含む領域を囲み、前記活性領域を含む領域のうちの活性領域においては、第１の気相成長法により第１のシリコン層を形成すると共に、前記活性領域を含む領域のうちの素子分離領域においては、第２のシリコン層を形成し、続いて、塩素を含む反応性ガスを添加した第２の気相成長法により、前記第１のシリコン層の上に単結晶の第１のシリコン・ゲルマニウム層を形成すると共に、前記第２のシリコン層の上に多結晶の第２のシリコン・ゲルマニウム層を形成し、前記第２のシリコン・ゲルマニウム層の上に形成した外部ベース形成層としての第３のシリコン層の表面にシリサイド層を形成するというものである。なおここで、前記第２のシリコン・ゲルマニウム層のゲルマニウム含有量が、前記第１のシリコン・ゲルマニウム層のゲルマニウムの含有量よりも少なくなるように両者の厚みが調整される。
【００４３】
このような製法方法によれば、シリコンとゲルマニウムからなる多結晶の前記第２のシリコン・ゲルマニウム層を、塩素を含む反応性ガスを添加しつつ気相成長により形成したため、前記外部ベース形成層の成長は、塩素を含む反応性ガスのエッチング作用を受けることにより抑制される。このため、前記第２のシリコン・ゲルマニウム層のゲルマニウム含有層を前記第１のシリコン・ゲルマニウム層のゲルマニウム含有量よりも少なくできて、前記第２のシリコン・ゲルマニウム層の上の前記第３のシリコン層にシリサイド層を形成する際に、Ｇｅ原子によってシリサイド化が阻害されることなく、シリサイド抵抗の高抵抗化を確実に防止できる。
【００４４】
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
【発明の効果】
【００４５】
本発明によれば、トランジスタ動作の更なる高速化を図るために、トランジスタ製造工程の複雑化を招くことなく、Ｇｅ原子によってもたらされるシリサイド抵抗の高抵抗化を確実に防止しつつ外部ベース領域にシリサイド層を均一に形成できるシングルポリシリコン構造のＳｉＧｅＨＢＴおよびその製造方法が得られる。
【発明を実施するための最良の形態】
【００４６】
以下、本発明の実施の形態について、図面を参照しつつ説明する。
【００４７】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るＳｉＧｅＨＢＴの構成を示す断面図である。
【００４８】
図１に示すように、Ｐ型のＳｉ基板１には、その表面に対して砒素イオンを注入して深さ約１μｍのＮ型のサブコレクタ領域２が設けられている。また、Ｓｉ基板１およびサブコレクタ領域２を覆うようにして、Ｓｉ基板１およびサブコレクタ領域２の上にＮ型不純物をドーピングしながらＳｉ単結晶層３が約０．５μｍの厚みにエピタキシャル成長している。
【００４９】
また、素子分離領域として、シリコン酸化層の埋め込まれたシャロートレンチ４が、Ｓｉ単結晶層３の表面からＳｉ基板１に至るように設けられると共に、このシャロートレンチ４よりもさらに下方に延びて、ノンドープポリシリコン層６およびこれを取り囲むシリコン酸化層７により構成されるディープトレンチ５が、Ｓｉ基板１の内部に設けられている。
【００５０】
そして、ディープトレンチ５によってＨＢＴ形成領域が取り囲まれ、このディープトレンチ５により囲まれるＳｉ基板１の内部領域には、上記のサブコレクタ領域２が形成されている。
【００５１】
また、シャロートレンチ４によって取り囲まれた領域が、活性領域としてのコレクタ領域に相当し、かつシャロートレンチ４により分離されたＳｉ単結晶層３の表面に対して燐イオンを注入してＮ+型のコレクタ引き出し層８が形成されている。
【００５２】
なお、各トレンチ４、５の深さは、それぞれ約０．３μｍ、約２μｍである。
【００５３】
Ｓｉ単結晶層３の直上には真性ベース領域１１がエピタキシャル成長により形成され、シリコン酸化層からなるシャロートレンチ４の直上には外部ベース領域１２が非選択成長により形成されている。
【００５４】
なお、これらの真性ベース領域１１および外部ベース領域１２の構成および機能は、図２を参照して後ほど詳しく説明する。
【００５５】
この真性ベース領域１１の上に、真性ベース領域１１の最上層のＳｉキャップ層１１２（図２参照）の表面の一部が露出するように開口部１２１を設けたシリコン酸化層１３が形成されている。そして、この開口部１２１を通してＳｉキャップ層１１２の表面に接触しつつ約３００ｎｍの厚みでかつ約１〜５×１０20ｃｍ-3のＮ型不純物（燐）の濃度に調整されたＮ+型のポリシリコンからなるエミッタ電極１６が形成されている。更には、このエミッタ電極１６の側面にシリコン酸化層からなるサイドウォール１８が配置され、これによりエミッタ電極１６とベース層とが絶縁される。
【００５６】
また、Ｓｉ基板１の全面に層間絶縁層２０が堆積され、この層間絶縁層２０には、その表面から外部ベース領域１２およびエミッタ電極１６並びにコレクタ引き出し層８に到達するように延びるコンタクトホールが形成されている。そして、このコンタクトホールに埋め込まれたタングステン（Ｗ）プラグ２１の一端は、層間絶縁層２０の上に配置された金属配線２２に電気的に接続する一方、その他端は、外部ベース領域１２およびエミッタ電極１６並びにコレクタ引き出し層８に電気的に接続している。
【００５７】
なお、Ｗプラグ２１に接触する外部ベース領域１２の表面およびエミッタ電極１６の表面並びにコレクタ引き出し層８の表面には、Ｃｏ（コバルト）シリサイド層１９が形成され、これによりタングステンプラグ２１と、これらの層８、１２やエミッタ電極１６との接触抵抗の低減が図られている。
【００５８】
このようにして、Ｓｉ基板１と、サブコレクタ領域２と、Ｓｉ単結晶層３と、シャロートレンチ４と、ディープトレンチ５と、コレクタ引き出し層８と、真性ベース領域１１と、外部ベース領域１２と、シリコン酸化層１３と、エミッタ電極１６と、サイドウォール１８と、層間絶縁層２０と、Ｗプラグ２１と、金属配線２２と、によりＳｉＧｅＨＢＴ１２０が構成されている。
【００５９】
ここで、図２を参照して真性ベース領域１１の構成と外部ベース領域１２の構成を詳しく説明する。
【００６０】
図２は、ＳｉＧｅＨＢＴのベース層（真性ベース領域１１と外部ベース領域１２）の構成を説明する断面図であるが、ベース層以外の構成は、点線を付して略記している。なおここでは、ＳｉＧｅ材料を例に説明しているが、ＳｉＧｅＣ材料を用いることも可能である。
【００６１】
図２に示すように、真性ベース領域１１は、Ｓｉ基板１の上に基板側から順番に気相成長法（エピタキシャル成長法）により、シリコンからなる単結晶のＳｉバッファ層１０９と、シリコンとゲルマニウムからなる単結晶のノンドープＳｉＧｅスペーサ層１１０と、シリコンとゲルマニウムからなる単結晶のＢドープＳｉＧｅ傾斜ベース層１１１と、シリコンからなる単結晶のＳｉキャップ層１１２とを積層して構成されている。
【００６２】
また、外部ベース領域１２は、非選択成長により、Ｓｉ基板１の上に単結晶のＳｉバッファ層１０９と並んでこれとほぼ同じ厚みに形成されるシリコンからなる多結晶の外部ベース形成層１１３と、この表面をシリサイド化したＣｏシリサイド層１９と、によって構成されている。
【００６３】
ここで、真性ベース領域１１の最下層のＳｉバッファ層１０９はデバイスとしての機能を果たすものではなく、単にその上層のノンドープＳｉＧｅスペーサ層１１０の結晶成長の安定化ためのものであり、その厚みは、従来から１０ｎｍ〜２０ｎｍ程度で充分に機能を果たすと考えられていた。しかし、外部ベース形成層１１３の表面をシリサイド化するに充分な厚みに外部ベース形成層１１３の膜厚を調整する必要があり、これにより、外部ベース形成層１１３と同時に成長する単結晶のＳｉバッファ層１０９も、必然的に同様の厚みに調整されることになる。
【００６４】
すなわち、外部ベース形成層１１３の厚みは、少なくとも４０ｎｍ以上に調整され、これによって始めて、外部ベース形成層１１３の表面に均一に所定厚みのＣｏシリサイド層１９を安定に形成することが可能になる。より詳しくは、外部ベース形成層１１３の厚みｔをパラメータとして（ｔ＝２０ｎｍ、４０ｎｍ、６０ｎｍ）、外部ベース形成層１１３に形成したＣｏシリサイド層１９の成膜状態を実験したところ、外部ベース形成層１１３の厚みが薄いと、均一なＣｏシリサイド層１９が形成されず、その厚さが少なくとも４０ｎｍ以上、より望ましくは６０ｎｍ以上において、均一なＣｏシリサイド層１９が得られることが判明した。
【００６５】
よって、外部ベース形成層１１３の厚みを、４０ｎｍ以上、望ましくは６０ｎｍ以上に設定する必要があり、これに伴ってＳｉバッファ層１０９の厚みも、４０ｎｍ以上、望ましくは６０ｎｍ以上に設定する必要がある。
【００６６】
なおここで、外部ベース形成層に形成したＣｏシリサイド層の成膜状態の実験例として、５０ｎｍの厚みのＣＶＤ酸化膜を形成したＳｉ基板上に、外部ベース形成層に相当するＳｉバッファ層（以下便宜上、外部ベース形成層という。）を、２０ｎｍ、４０ｎｍおよび６０ｎｍの厚みに成長させたものをそれぞれ準備して、この層の表面をＣｏシリサイド化させた。
【００６７】
図２７は、外部ベース形成層（２０ｎｍ、４０ｎｍおよび６０ｎｍ）の表面をＣｏシリサイド化した後、それのＳＥＭ断面写真の様子を模式的に描いた図である。また、図２８は、横軸に外部ベース形成層の厚みをとり、縦軸にＣｏシリサイド層のシート抵抗をとって、両者の相関を示した図である。
【００６８】
図２７によれば、２０ｎｍの厚みの外部ベース形成層では、その表面をＣｏシリサイド化した後のＣｏシリサイド層は、アイランド状の不均一なもの（下層のＣＶＤ酸化膜の一部が露出）になっている。このため、図２８に示すように、この条件（外部ベース形成層の厚み：２０ｎｍ）におけるＣｏシリサイド層のシート抵抗は測定不能（over range）な状況にある。
【００６９】
一方、図２７に示すように、４０ｎｍの厚みの外部ベース形成層においては、その表面をＣｏシリサイド化した後のＣｏシリサイド層によって下層のＣＶＤ酸化膜を全面被覆できていることが分かり、更には、６０ｎｍの厚みの外部ベース形成層においては、その表面をＣｏシリサイド化した後のＣｏシリサイド層の平坦性を向上させていることが分かる。併せて、図２８に示すように、外部ベース形成層の厚みが増すにつれて、Ｃｏシリサイド層のシート抵抗が減少し、そこの膜質を改善できていることが分かる。
【００７０】
以上に説明した図２７および図２８から理解されるとおり、外部ベース形成層の厚みを、４０ｎｍ以上、望ましくは６０ｎｍ以上に設定する必要性を裏付ける実験結果が得られたと言える。
【００７１】
もっとも、Ｓｉバッファ層１０９の厚みが１２０ｎｍを超えると、コレクタ抵抗が増加し好ましくない。このため、外部ベース形成層１１３およびＳｉバッファ層１０９の望ましい厚みの範囲は、４０ｎｍ以上、１２０ｎｍ以下、より望ましくは６０ｎｍ以上、１２０ｎｍ以下である。
【００７２】
また、Ｇｅ含有率３０％であって厚み２０ｎｍのノンドープＳｉＧｅスペーサ層１１０は、Ｓｉバッファ層１０９の上に積層して設けられ、これにより、ボロン（上層のＢドープＳｉＧｅ傾斜ベース層１１１に含有）のＳｉバッファ層１０９への拡散によって発生するＳｉバッファ層１０９におけるポテンシャル障壁の形成が抑制されている。
【００７３】
また、ノンドープＳｉＧｅスペーサ層１１０の上には、シリコンに対するゲルマニウムの成分の組成比が厚み方向に変化するＢドープＳｉＧｅ傾斜ベース層１１１（組成比傾斜ベース層）、より詳しくはＧｅ含有率が３０％から減少しその上端においてＧｅ含有率が０％になっているＢドープＳｉＧｅ傾斜ベース層１１１が設けられ、これによってベース層にバンドギャップの傾きを形成して電子を加速できる。このＢドープＳｉＧｅ傾斜ベース層１１１の厚みは１２ｎｍで、Ｂドープ傾斜ベース層１１１の内部には、ｉｎ−ｓｉｔｅドーピングにより３×１０19ｃｍ-3の濃度になるようにボロン（Ｐ型不純物）が添加されている。
【００７４】
更に、Ｂドープ傾斜ベース層１１１の上には、Ｓｉキャップ層１１２が設けられ、これによりエミッタ電極１６に含有する燐（Ｎ型不純物）のＢドープ傾斜ベース層１１１への拡散を抑制してトランジスタの特性の安定化が図られている。
【００７５】
なお、外部ベース領域１２のＣｏシリサイド層１９が外部ベース形成層１１３に形成され、これによりＳｉキャップ層１１２の厚みの多寡にシリサイド抵抗値が影響されることが無くなり、Ｓｉキャップ層１１２を薄膜化（例えば５ｎｍ〜１０ｎｍ程度）させてＨＢＴ動作の更なる高速化が図り得る。
【００７６】
以上に説明したＳｉＧｅＨＢＴによれば、外部ベース形成層１１３を所定の厚膜（例えば、４０ｎｍ以上）に形成したうえで、外部ベース形成層１１３にＣｏシリサイド層１９を形成可能なため、Ｃｏシリサイド層１９を外部ベース形成層１１３に均一に形成できる。また、外部ベース形成層１１３の下層にゲルマニウムを含んだ層が存在しないため、Ｃｏシリサイド層１９の外部ベース形成層１１３への形成においてＧｅ原子によってシリサイド化が阻害されることなく、シリサイド抵抗の高抵抗化を確実に防止できる。
【００７７】
また、Ｓｉキャップ層１１２の厚みの多寡にＣｏシリサイド層１９の抵抗が影響されなくなり、これによりＳｉキャップ層１１２を薄くして真性ベース領域１１のトータル厚みを薄膜化して電子のベース走行時間の短縮を容易に図り得る。
【００７８】
次に、このように構成されたＳｉＧｅＨＢＴ１２０の製造方法を、図面を参照しつつ詳しく説明する。
【００７９】
図３〜図１４は、第１の実施の形態に係るＳｉＧｅＨＢＴの製造工程を説明する断面図である。なお、図１は、ＳｉＧｅＨＢＴの製造工程において完成したＳｉＧｅＨＢＴの断面を示す図である。
【００８０】
最初に、図３に示す工程において、Ｐ型のＳｉ基板１の上部の表面にフォトリソグラフィーを用いてＮ型のサブコレクタ２を形成する領域を開口したレジストをマスクに、砒素イオンを注入して、ＨＢＴ形成領域に深さ約１μｍのＮ型のサブコレクタ２が不純物濃度１×１０20ｃｍ-3となるように形成される。
【００８１】
続いて、Ｓｉ基板１の上部にＮ型不純物をドープピングしながら約０．５μｍの厚みにＳｉ単結晶層３が不純物濃度１×１０17ｃｍ-3となるようにエピタキシャル成長する。
【００８２】
次に、図４に示す工程において、素子分離として、シリコン酸化膜が埋め込まれたシャロートレンチ４と、ノンドープポリシリコン膜６およびこれを取り囲むシリコン酸化膜７により構成されるディープトレンチ５とが形成され、これにより活性領域が区画されている。なお、各トレンチ４、５の深さは、それぞれ約０．３μｍ、約２μｍである。
【００８３】
次に、図５に示す工程において、コレクタ引出し層形成領域を開口したレジストをマスクに、燐イオンを注入し、Ｎ+型のコレクタ引出し層８を不純物濃度５×１０19ｃｍ-3となるように形成する。
【００８４】
次に、図6に示す工程において、約５０ｎｍのシリコン酸化膜９が減圧ＣＶＤ法により堆積され、続いて約１００ｎｍのポリシリコン膜１０が減圧ＣＶＤ法により堆積される。
【００８５】
次に、図7に示す工程において、フォトリソグラフィーを用いてＨＢＴ形成領域を開口したコレクタ開口１２２を形成するように、レジストをマスクにして、ポリシリコン膜１０をドライエッチング法によりその下層のシリコン酸化膜９の表面が露出するまで除去した後、コレクタに燐プロファイルを形成するために燐イオンを注入して、Ｓｉ単結晶層３の内部に所望の燐プロファイルが形成される。
【００８６】
続いて、露出したシリコン酸化膜９の領域に対して同様のコレクタ開口１２２を形成するように、フッ酸等のエッチャントを用いてウェットエッチング法によりシリコン酸化膜９をＮ型のＳｉ単結晶層３の表面が露出するまで除去する。こうして、Ｓｉ基板１の上に、コレクタ開口１２２を有するマスキング層としてのシリコン酸化膜９によって囲まれた活性領域を含む領域が形成される
次に、図８に示す工程において、化学的気相成長法により約１００ｎｍのトータル厚みに、単結晶のエピタキシャルＳｉＧｅ層１１’（エピタキシャルベース層）が、上記の活性領域を含む領域のうちのＳｉ単結晶層３（活性領域）の上に形成され、同時に非選択成長により、多結晶のポリＳｉＧｅ層１２’（ポリベース層）が、上記の活性領域を含む領域のうちのシャロートレンチ４（素子分離領域）の上に形成される（なお、ポリＳｉＧｅ層１２’は、ポリシリコン膜１０の上にも積層されることになる。）。
【００８７】
ここで、エピタキシャルＳｉＧｅ層１１’およびポリＳｉＧｅ層１２’においては、その成長過程において不純物濃度３×１０19ｃｍ-3となるようにボロンがドーピングされ、この部分がＰ型の半導体になっている。こうしてエピタキシャルＳｉＧｅ層１１’により構成された真性ベース領域１１が形成される。
【００８８】
なお、図８のＡ領域の拡大図に示すように、エピタキシャルＳｉＧｅ層１１’は詳しくは、単結晶のＳｉバッファ層１０９と、単結晶のノンドープＳｉＧｅスペーサ層１１０と、単結晶のBドープＳｉＧｅ傾斜ベース層１１１と、単結晶のＳｉキャップ層１１２と、によって構成される多層構造を有し、図８のＢ領域の拡大図に示すように、ポリＳｉＧｅ層１２’は詳しくは、Ｓｉバッファ層１０９と同時に形成される多結晶の外部ベース形成層１１３と、ノンドープＳｉＧｅスペーサ層１１０と同時に形成される多結晶の第２の層１１４と、BドープＳｉＧｅ傾斜ベース層１１１と同時に形成される多結晶の第３の層１１５と、Ｓｉキャップ層１１２と同時に形成される多結晶の第４の層１１６と、によって構成される多層構造を有している。
【００８９】
次に、図９に示す工程において、約３０ｎｍの厚みにシリコン酸化膜１３が減圧ＣＶＤ法により堆積され、その後、連続的に約５０ｎｍの厚みにポリシリコン膜１４が減圧ＣＶＤ法により堆積される。
【００９０】
続いて、フォトリソグラフィーを用いてＳｉＧｅＨＢＴ１２０のエミッタ領域を開口したレジストをマスクにして、ポリシリコン膜１４をドライエッチング法によりその下層のシリコン酸化膜１３の表面が露出するまで除去する。その後、露出したシリコン酸化膜１３の領域に対してシリコン酸化膜１３をフッ酸等のエッチャントを用いてウェットエッチング法によりその下層の真性ベース領域１１の表面が露出するまで除去して、これにより、ベース層とエミッタ層との開口部１２１における真性ベース領域１１のみを露出させ、それ以外の領域をシリコン酸化膜１３で覆うことができる。
【００９１】
次に、図１０に示す工程において、約３００ｎｍの厚みでかつ不純物濃度が１〜５×１０20ｃｍ-3になるよう、Ｎ+型のポリシリコン層１５が上記の開口部１２１の真性ベース領域１１に接触しながら減圧ＣＶＤ法により堆積される。
【００９２】
続いて、フォトリソグラフィーにより所定の領域を開口したレジスト１３０をマスクにして、ポリシリコン膜１５を異方性ドライエッチング法により除去して、これによりポリシリコン膜１５からなるエミッタ電極１６が形成される。
【００９３】
続いて、シリコン酸化膜１３が、このレジスト１３０をマスクにしてフッ酸等のエッチャントを用いてウェットエッチングにより除去される。
【００９４】
そして、このレジスト１３０をエミッタ電極１６の上に残した状態で、真性ベース領域１１の内部の不純物濃度を一定に保ちながらポリＳｉＧｅ層１２’の抵抗を低減するため、図中に矢印で示すように（注入角度０°）、ポリＳｉＧｅ層１２’の不純物濃度が１×１０20ｃｍ-3になるように、不純物（ボロン）イオンがポリＳｉＧｅ層１２’（正確には真性ベース領域１１のレジスト３０に覆われていない部分とポリＳｉＧｅ層１２’）に追加的注入される。なおその後、レジスト１３０は、適宜の方法により除去される。
【００９５】
次に、図１１に示す工程において、フォトリソグラフィーにより所定の領域を開口したレジストをマスクにして、ポリＳｉＧｅ層１２’のうちの外部ベース領域１２を残して  ポリＳｉＧｅ層１２’およびポリシリコン膜１０をドライエッチングにより除去し、その下層のシリコン酸化膜９の表面を露出される。こうして、Ｓｉ基板１の上に、ポリＳｉＧｅ層１２’により構成される外部ベース領域１２が形成される。
【００９６】
次に、図１２に示す工程において、約３０〜１００ｎｍの厚みにシリコン酸化膜９’を減圧ＣＶＤ法により堆積した後、約９００℃の温度で、かつ１０〜１５秒程度の期間、熱処理が施される。
【００９７】
次に、図１３に示す工程において、シリコン酸化膜９’およびその下層のシリコン酸化膜９に対して異方性エッチングによりエッチバック処理が行われ、これによりエミッタ電極１６の側面にサイドウォール１８が形成される。なお、この状態で、エミッタ電極１６の表面および外部ベース領域１２の表面、コレクタ引出し層８の表面にはいずれも、シリコン表面が露出された状態にある。
【００９８】
次に、図１４に示す工程において、ＳｉＧｅＨＢＴの一連の製造工程のうち、従来の製造工程と相違する外部ベース領域１２のエッチング処理が行われる。ここでは、外部ベース領域１２および真性ベース領域１１の積層構造を示した部分拡大断面図を用いて、この製造工程を詳しく説明する。
【００９９】
図１４（ａ）は、外部ベース領域１２をエッチング処理する前のＳｉＧｅＨＢＴの断面図であり、図１４（ｂ）は、外部ベース領域１２をエッチング処理した後のＳｉＧｅＨＢＴの断面図である。
【０１００】
すなわち、外部ベース領域１２を、Ｓｉ基板１の側から順に、外部ベース形成層（Ｓｉ層）１１３と、第２の層（ＳｉＧｅ層）１１４と、第３の層（ＳｉＧｅ層）１１５と、第４の層（Ｓｉ層）１１６と、に分けて図示している。なお、真性ベース領域１１を、Ｓｉ基板１の側から順に、Ｓｉバッファ層１０９と、ノンドープＳｉＧｅスペーサ層１１０と、BドープＳｉＧｅ傾斜ベース層１１１と、Ｓｉキャップ層１１２と、に分けて図示している。
【０１０１】
なお、これらの層以外のものは、点線を付して略記している。
【０１０２】
この前段階の工程（図１３）において、外部ベース領域１２の表面は露出されている一方、真性ベース領域１１の表面はエミッタ電極１６によって被覆されている。
【０１０３】
この状態において、硝酸（ＨＮＯ3）と、水（Ｈ2Ｏ）と、フッ酸（ＨＦ）との混合液をエッチャントとして用いて外部ベース領域１２に対するウェットエッチング処理が行われる。特に、ＨＮＯ3：Ｈ2Ｏ：ＨＦ=４０：２０：５の混合比からなるエッチャントを用いてことが望ましい。
【０１０４】
このような混合比のエッチャントを使用すれば、ＳｉとＳｉＧｅとの選択エッチング特性に優れ、具体的には、Ｓｉのエッチング速度は１．８ｎｍ／ｍｉｎ、ＳｉＧｅ(Ｇｅ組成３０％)のエッチング速度は２２．５ｎｍ／ｍｉｎであり、要するにＳｉＧｅのエッチング速度はＳｉのエッチング速度よりも約１３倍速い。
【０１０５】
従って、外部ベース領域１２の第３の層（ＳｉＧｅ層）１１５と第２の層（ＳｉＧｅ層）１１４は共に、上記エッチャントを用いて速やかにエッチングにより除去されるものの、この第２の層１１４をエッチングにより除去した時点で、その下層の外部ベース形成層（Ｓｉ層）１１３のエッチング速度は急速に低下し、外部ベース形成層１１３のエッチングは進行し難くなる。
【０１０６】
よって、エッチング時間を適切に設定することによって外部ベース領域１２のうちの第３の層１１５と、第２の層１１４とを速やかにエッチングにより除去できると共に、外部ベース領域１２のうちの外部ベース形成層１１３のみを制御性良く残存させることが可能になる。
【０１０７】
こうして、図１４（ｂ）に示すように、外部ベース領域１２のうちの外部ベース形成層１１３のみを残存させたＳｉＧｅＨＢＴが得られる。
【０１０８】
次に、図１に示す工程において、コバルト（Ｃｏ）をスパッタリング法により外部ベース領域１２の表面およびエミッタ電極１６の表面並びにコレクタ引出し層８の表面に堆積し、これらをアニール処理した後に、Ｃｏ未反応層が除去される。続いて、再度のアニール処理が実施されることにより外部ベース領域１２の表面およびエミッタ電極１６の表面並びにコレクタ引出し層８の表面にＣｏシリサイド層１９が形成される。
【０１０９】
その後、Ｓｉ基板１の全面を覆うように層間絶縁膜２０が堆積された後に、この層間絶縁膜２０にはその厚み方向に貫通するように、エミッタ電極１６および外部ベース領域１２並びにコレクタ引出し層８の表面の各Ｃｏシリサイド層１９に到達する３個のコンタクトホールが形成される。
【０１１０】
そして、各コンタクトホール内にタングステン（Ｗ）を埋め込むことによりＷプラグ２１が形成される。その後、アルミニウム合金膜をスパッタリングにより層間絶縁膜２０の上に堆積し、所定領域を開口したレジストをマスクにして、このアルミニウム合金膜をパターニングすることにより、上記の各Ｗプラグ２１に接続して、層間絶縁膜２０の上に延びる金属配線２２が形成される。こうして図１に示すＳｉＧｅＨＢＴ１２０が得られる。
【０１１１】
こうした第１の実施の形態の製造方法によれば、外部ベース領域１２のうちのＧｅ原子を含有する層が事前にエッチングにより除去されたうえで、Ｃｏシリサイド層１９が、Ｇｅ原子を含有しないシリコンからなる外部ベース形成層１１３の上に形成される。このため、Ｇｅ原子によるシリサイド形成の阻害に起因して発生するベース抵抗の増加を確実に防止できる。
【０１１２】
（第２の実施の形態）
図１５は、本発明の第２の実施の形態に係るＳｉＧｅＨＢＴの構成を示す断面図であり、図１６は、このＳｉＧｅＨＢＴのベース層（真性ベース領域１１と外部ベース領域１２）の構成を説明する断面図であるが、ベース層以外の構成は、点線を付して略記している。
【０１１３】
図１５に示すＳｉＧｅＨＢＴ１３０の構成は、その外部ベース領域１２の構成を除いて、第１の実施の形態に係るＳｉＧｅＨＢＴ１２０の構成（図１）と同じであるため、ここでは、両者に共通する構成の説明は省略し、図２を参照しつつ外部ベース領域１２の構成を説明する。
【０１１４】
図１６によれば、外部ベース領域１２は、Ｓｉ基板１の上に基板側から順番に、気相成長法により、Ｓｉ基板１の上に単結晶のＳｉバッファ層１０９と並んでこれとほぼ同じ厚みでかつＳｉバッファ層と同時に形成されるシリコンからなる多結晶の外部ベース形成層としての第１の層１１３と、単結晶のノンドープＳｉＧｅスペーサ層１１０と同時にこれの約１／１０の厚みに形成されるシリコンとゲルマニウムからなる外部ベース形成層としての多結晶の第２の層１１４と、単結晶のＢドープＳｉＧｅ傾斜ベース層１１１と同時にこれの約１／１０の厚みに形成されるシリコンとゲルマニウムからなる外部ベース形成層としての多結晶の第３の層１１５と、単結晶のＳｉキャップ層１１２と同時に形成されるシリコンからなる外部ベース形成層としての多結晶の第４の層１１６と、この第４の層１１６の表面をシリサイド化したＣｏシリサイド層１９と、によって構成されている。
【０１１５】
なお、第４の層１１６は、その表面にＣｏシリサイド層１９を形成するに必要な厚み（例えば、６０ｎｍ）に調整されている。
【０１１６】
なお、第２の層１１４と第３の層１１５の厚みは、後ほど説明するように塩素を含む反応性ガスを添加しつつ成長を行うことにより制御可能である。
【０１１７】
以上に説明したＳｉＧｅＨＢＴ１３０によれば、外部ベース領域１２を構成するＧｅ原子を含有する層（具体的には第２の層１１４と第３の層１１５）の厚みが薄膜化されたため、外部ベース領域１２に含有するＧｅ原子の含有量を少なくでき、これによって第４の層１１６の表面にＣｏシリサイド層１９を形成する際に、Ｇｅ原子によってもたらされるシリサイド化の阻害要因を適切に排除できてＣｏシリサイド層１９の高抵抗化を確実に防止できる。
【０１１８】
次に、このように構成されたＳｉＧｅＨＢＴ１３０の製造方法を、図面を参照しつつ詳しく説明する。
【０１１９】
図１７〜図２２は、第２の実施の形態に係るＳｉＧｅＨＢＴの製造工程を説明する断面図である。なお、図１５は、ＳｉＧｅＨＢＴの製造工程において完成したＳｉＧｅＨＢＴの断面を示す図である。
【０１２０】
なおここで、第１の実施の形態１における図３〜図７に示す製造工程の内容は、第２の実施の形態の製造工程においても同じため、これらの製造工程に関連する図示およびその説明は省略している。
【０１２１】
図１７に示す工程において、ＳｉＧｅＨＢＴの一連の製造工程のうち、従来の製造工程と相違するように外部ベース領域１２が形成される。ここでは、図１７に示すように、外部ベース領域１２および真性ベース領域１１の積層構造を示す拡大断面図を用いてその製造工程を詳しく説明する。なお、図１７においてベース層以外の構成は、点線を付して略記している。
【０１２２】
Ｓｉ基板１に堆積したＳｉ単結晶層３の上には、単結晶のＳｉバッファ層１０９が非選択成長条件によりエピタキシャル成長する。具体的には、減圧化学的気相成長法（ＬＰＣＶＤ）により原料ガスとしてＳｉＨ4ガス等を用いて、８０Ｔｏｒｒの成長圧力条件かつ６５０℃の温度条件のもとでＳｉバッファ層１０９の成長が実行される。
【０１２３】
この際、真性ベース領域１１におけるＳｉバッファ層１０９の成長と同時に、シリコン酸化膜により構成されたシャロートレンチ４の上にはシリコンからなる外部ベース形成層としての多結晶の第１の層１１３が成長する。
【０１２４】
続いて、単結晶のＳｉバッファ層１０９の上には、ノンドープＳｉＧｅスペーサ層１１０とBドープＳｉＧｅ傾斜ベース層１１１とが、非選択成長条件から選択成長条件に切り替えたうえで、選択成長条件によりエピタキシャル成長する。具体的には、原料ガス（ＳｉＨ4ガス、Ｓｉ2Ｈ6ガス、ＧｅＨ4ガス）と共に、ＨＣｌガス、Ｃｌ2ガス、ＳｉＨ2Ｃｌ2ガス等のエッチング性質を有するガスを適量添加して、２０Ｔｏｒｒの成長圧力条件かつ７５０℃の温度条件のもとでノンドープＳｉＧｅスペーサ層１１０とBドープＳｉＧｅ傾斜ベース層１１１の成長が実行される。
【０１２５】
このような選択成長条件においては、単結晶のＳｉバッファ層１０９の上には、単結晶のＳｉＧｅ層は速やかに成長可能である一方、多結晶の第１の層１１３の上に成長しようとするシリコンとゲルマニウムを含んだ多結晶のＳｉＧｅ層は、塩素系ガスのエッチング作用によりその核形成が防止されて成長し難い。
【０１２６】
このため、外部ベース領域１２の第１の層１１３の上にもＳｉＧｅ層１１４、１１５（外部ベース形成層としての第２および第３の層）が僅かに成長可能であるものの、これらの層１１４、１１５の成長膜厚は、塩素系ガスに起因するエッチング作用によってノンドープＳｉＧｅスペーサ層１１０やBドープＳｉＧｅ傾斜ベース層１１１の成長膜厚の約１／１０になる。
【０１２７】
なお引き続き、真性ベース領域１１の単結晶のＳｉキャップ層１１２が、選択成長条件から非選択成長条件に切り替えたうえで、再び非選択成長条件によりエピタキシャル成長する。具体的には、原料ガスとしてＳｉＨ4ガス等を用いて、８０Ｔｏｒｒの成長圧力条件かつ６５０℃の温度条件のもとで、Ｓｉキャップ層１１２の成長が実行され、同時に、シリコンからなる外部ベース形成層としての多結晶の第４の層１１６が形成される。
【０１２８】
なお、図１８〜図２２および図１５に示す製造工程の内容は、第１の実施の形態におけて説明したものと重複するため、これらの製造工程の説明は省略する。
【０１２９】
こうした第２の実施の形態の製造方法によれば、外部ベース領域１２に内在するＳｉＧｅ層の厚みを、塩素を含む反応性ガスのエッチング作用により真性ベース領域１１に内在するＳｉＧｅ層の厚みの約１／１０に制御できたため、外部ベース領域１２に含まれるＧｅ含有量は、真性ベース領域１１に含まれるＧｅ含有量と比べて約１／１０以下となって、これにより、外部ベース領域１２を殆どＳｉ材料のみにより構成することができる。
【０１３０】
よって、Ｃｏシリサイド層１９（図１５参照）が、Ｇｅ原子を殆んど含有しない外部ベース形成層としての第４の層に形成され、これによりＧｅ原子によるシリサイド形成の阻害に起因して発生するベース抵抗の増加を確実に防止できる。
【０１３１】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【０１３２】
本発明に係るバイポーラトランジスタおよびその製造方法によれば、シリサイド形成の阻害要因を無くしてベース抵抗の増加を防止することが可能であり、トランジスタの高性能化を実現でき、情報処理端末等に内蔵されるデバイスとして有用である。
【図面の簡単な説明】
【０１３３】
【図１】本発明の第１の実施の形態に係るＳｉＧｅＨＢＴの断面図である。
【図２】本発明の第１の実施の形態に係るＳｉＧｅＨＢＴのベース層の構成を説明する断面図である。
【図３】第１の実施の形態に係るＳｉＧｅＨＢＴの製造工程の一段階を示す断面図である。
【図４】図３に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図５】図４に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図６】図５に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図７】図６に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図８】図７に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図９】図８に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図１０】図９に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図１１】図１０に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図１２】図１１に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図１３】図１２に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図１４】図１３に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図１５】本発明の第２の実施の形態に係るＳｉＧｅＨＢＴの断面図である。
【図１６】本発明の第２の実施の形態に係るＳｉＧｅＨＢＴのベース層の構成を説明する断面図である。
【図１７】第２の実施の形態に係るＳｉＧｅＨＢＴの製造工程の一段階を示す断面図である。
【図１８】図１７に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図１９】図１８に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図２０】図１９に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図２１】図２０に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図２２】図２１に続く製造工程の段階におけるＳｉＧｅＨＢＴの断面図である。
【図２３】従来のＳｉＧｅＨＢＴの断面図である。
【図２４】従来のＳｉＧｅＨＢＴのベース層の構成を説明する断面図である。
【図２５】ＳｉＧｅＨＢＴのベース層におけるＧｅ原子の組成プロファイルを説明する図である。
【図２６】従来のＳｉＧｅＨＢＴにおいて、ベース抵抗とｆｍａｘについてＳｉキャップ膜厚依存性の測定データを示す図である。
【図２７】外部ベース形成層（２０ｎｍ、４０ｎｍおよび６０ｎｍ）の表面をＣｏシリサイド化した後、それのＳＥＭ断面写真の様子を模式的に描いた図である。
【図２８】横軸に外部ベース形成層の厚みをとり、縦軸にＣｏシリサイド層のシート抵抗をとって、両者の相関を示した図である。
【符号の説明】
【０１３４】
１  Ｓｉ基板
２  サブコレクタ領域
３  Ｓｉ単結晶層
４  シャロートレンチ
５  ディープトレンチ
６  ノンドープポリシリコン層
７、９、９’、１３   シリコン酸化膜
８  コレクタ引き出し層
１０、１４  ポリシリコン膜
１１  真性ベース領域
１１’  エピタキシャルＳｉＧｅ層
１２  外部ベース領域
１２’  ポリＳｉＧｅ層
１５  ポリシリコン層
１６  エミッタ電極
１８  サイドウォール
１９  Ｃｏシリサイド層
２０  層間絶縁膜
２１  Ｗプラグ
２２  金属配線
１０９   Ｓｉバッファ層
１１０   ノンドープＳｉＧｅスペーサ層
１１１   ＢドープＳｉＧｅ傾斜ベース層
１１２   Ｓｉキャップ層
１１３   外部ベース形成層
１１４   第２の層
１１５   第３の層
１１６   第４の層
１２１   開口部
１２２   コレクタ開口
１３０   レジスト
【図１】
0004711827.tif 000002
【図２】
0004711827.tif 000003
【図３】
0004711827.tif 000004
【図４】
0004711827.tif 000005
【図５】
0004711827.tif 000006
【図６】
0004711827.tif 000007
【図７】
0004711827.tif 000008
【図８】
0004711827.tif 000009
【図９】
0004711827.tif 000010
【図１０】
0004711827.tif 000011
【図１１】
0004711827.tif 000012
【図１２】
0004711827.tif 000013
【図１３】
0004711827.tif 000014
【図１４】
0004711827.tif 000015
【図１５】
0004711827.tif 000016
【図１６】
0004711827.tif 000017
【図１７】
0004711827.tif 000018
【図１８】
0004711827.tif 000019
【図１９】
0004711827.tif 000020
【図２０】
0004711827.tif 000021
【図２１】
0004711827.tif 000022
【図２２】
0004711827.tif 000023
【図２３】
0004711827.tif 000024
【図２４】
0004711827.tif 000025
【図２５】
0004711827.tif 000026
【図２６】
0004711827.tif 000027
【図２７】
0004711827.tif 000028
【図２８】
0004711827.tif 000029