(57)【特許請求の範囲】
【請求項１】
上下方向および左右方向にマトリックス状に配列された複数の画素を含む複数の画素群領域により区画された表示領域を有し、前記画素群領域内に位置する複数の前記画素には互いに異なる番号が割り当てられており、かつ隣り合う前記画素群領域の互いに対応する位置に存在する前記画素には異なる番号が割り当てられている液晶表示装置に用いられる液晶階調表示回路であって、
フレーム信号をカウントするフレームカウンタと、
該フレームカウンタによりカウントされたカウント値をデコードし、前記画素群領域内に位置する複数の前記画素のうち上下の前記画素に対して最も位相差が大きくなるように、前記画素群領域内に位置する複数の前記画素にそれぞれ割り当てられた番号に対応する時間的間引きパルスをそれぞれ生成する間引きパルス生成部と、
ラインクロックをカウントするラインカウンタと、
該ラインカウンタによりカウントされたカウント値およびシフトクロックに基づいて、前記間引きパルス生成部により生成された前記時間的間引きパルスを、該時間的間引きパルスに対応する番号が示す前記画素に対して割り当てることにより、複数の前記画素群領域内に位置する複数の前記画素に対して前記時間的間引きパルスを割り当てるパルス割当部と、を備えた液晶階調表示回路。
【請求項２】
液晶表示パネルと、
該液晶表示パネルに設けられた、請求項１に記載の液晶階調表示回路と、を備えた液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はフレーム間引き方式によって階調表示を実現する液晶階調表示回路ならびにこの液晶階調表示回路を備えた液晶表示装置に関するものである。
【０００２】
【従来の技術】
液晶表示装置を駆動するために、フレーム間引き方式による階調制御方法が提案されているが（特開平１１−１３３９３１号参照）、この技術を図６により説明する。
【０００３】
同図は液晶表示装置を示すブロック図であり、階調数は４であり、３フレームを１サイクルとして階調表示を実現する。
【０００４】
カウンタ部６１はスタートデータ保持部６１１とロード部６１２とカウンタ６１３Ａとからなり、スタートデータ保持部６１１は前フレームのスタートデータを保持し、ロード部６１２はフレーム信号が入力されると、前フレームのスタートデータに１加算した値をカウンタ６１３Ａにロードする。
【０００５】
カウンタ６１３Ａは、画素クロック信号をカウントして、カウント値をマルチプレクサ部６２に出力し、間引きパルス出力部６３は中間レベルの間引きパルスを出力する。
【０００６】
また、マルチプレクサ６２１には、（１／３）および（２／３）の間引きパルスを入力して、カウント値が示す間引きパルスにおけるデータを選択する。選択部６４はマルチプレクサ部６２が出力するデータと、レベル出力部６５が出力するデータとを入力し、間引きパルスのデータを選択する。
【０００７】
上記構成のフレーム間引き方式による階調制御方法によれば、時間的かつ座標的なフレーム間引き方式を簡単な回路構成によって実現される。
【０００８】
【発明が解決しようとする課題】
しかしながら、前述したようなフレーム間引き方式による階調制御方法においては、階調パターンを制御することで、つぎのような課題があり、この課題を図７と図８により説明する。
【０００９】
図７は４×４のマトリックスにて示す画素群であり、各画素と間引きパターンとの関係を示し、１フレーム目、２フレーム目、３フレーム目の順にて、その変化をあらわす。各画素の数値はカウンタ６１３Ａでカウントされた値である。それぞれの値に応じて間引きパルスのデータが割り当てられる。
【００１０】
たとえば、（１／３）階調の間引きパルスが［１，０，０］であれば、カウント値１に対するデータが点灯表示であるため、その画素は点灯し、カウント値２，３に対するデータが非点灯表示であるため、それらの画素は非点灯となる。
【００１１】
同図に示すように、カウント値が左から右方向に順に画素に割り当てられ、かつフレーム毎に左方向に１ドットずつずれていくことで、階調パターンが連続的に変化している。
【００１２】
図８はマトリックス状の画素群における点灯画素と非点灯画素の分布をあらわし、さらにフレーム周期との関係も示す。〇印は点灯画素であり、×印は非点灯画素であって、全面を（１／３）階調で表示する場合のオンＯＮ（点灯）／オフＯＦＦ（非点灯）データを示す。そして、図７に示すように各画素に対するカウント値の割り合いで制御をおこなったことで、点灯画素（図中○）のパターンが左上方に連続的に変化し、その結果、階調表示が不良になる。
【００１３】
とくに７５Ｈｚ〜１００Ｈｚのような低いフレーム周波数にて駆動させた場合には、かかる点灯画素パターンの流れによって著しく表示品位を劣化させていた。
【００１４】
したがって本発明は上記事情に鑑みて完成されたものであり、その目的は上記のような点灯画素パターンの流れが生じないようにして、表示品位を高めた高性能な液晶階調表示回路を提供することにある。
【００１５】
本発明の他の目的は、このような高性能な液晶階調表示回路を備えた液晶表示装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記課題を解決するために、本発明の液晶階調表示回路は、上下方向および左右方向にマトリックス状に配列された複数の画素を含む複数の画素群領域により区画された表示領域を有し、前記画素群領域内に位置する複数の前記画素には互いに異なる番号が割り当てられており、かつ隣り合う前記画素群領域の互いに対応する位置に存在する前記画素には異なる番号が割り当てられている液晶表示装置に用いられる液晶階調表示回路であって、フレーム信号をカウントするフレームカウンタと、該フレームカウンタによりカウントされたカウント値をデコードし、前記画素群領域内に位置する複数の前記画素のうち上下の前記画素に対して最も位相差が大きくなるように、前記画素群領域内に位置する複数の前記画素にそれぞれ割り当てられた番号に対応する時間的間引きパルスをそれぞれ生成する間引きパルス生成部と、ラインクロックをカウントするラインカウンタと、該ラインカウンタによりカウントされたカウント値およびシフトクロックに基づいて、前記間引きパルス生成部により生成された前記時間的間引きパルスを、該時間的間引きパルスに対応する番号が示す前記画素に対して割り当てることにより、複数の前記画素群領域内に位置する複数の前記画素に対して前記時間的間引きパルスを割り当てるパルス割当部と、を備える。
【００１７】
本発明の液晶表示装置は、一方向に配列された電極パターンと配向膜とが順次積層された一方基板と、他方向に配列された電極パターンと配向膜とが順次積層された他方基板とを液晶層を介して対向配置させ、双方の電極パターンを交差させて方形状の表示領域をなした液晶表示パネルに対し、本発明の液晶階調表示回路を配設したことを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の液晶階調表示回路を図１〜図５により詳述する。
図１は本発明による液晶階調表示装置の実施例を示すブロック図であり、図２は間引きパルス生成部にて生成された（５／１６）階調の時間的間引きパルスのタイミング図であり、図３は各画素と間引きパルスとの関係を示す。また、図４は各小領域の関係を示し、さらに図５は小領域における点灯画素とフレーム周期との関係を示すブロック図である。
【００１９】
図１に示すブロック図によれば、１６フレームを１サイクルとして１６階調を実現する場合であって、１１はフレームカウンタであり、フレーム信号をカウントし、４ビットのカウント値を出力する。１２は間引きパルス生成部であり、フレームカウンタ１１のカウント値をデコードして、各階調の時間的間引きパルスを生成する。１３はラインカウンタであり、ラインクロックをカウントする４ビットの１６進カウンタである。１４は階調発生回路部であり、１階調回路１４１、２階調回路１４２、３階調回路１４３、〜７階調回路１４７、８階調回路１４８で構成され、ラインカウンタのカウンタ値とシフトクロックにより時間的間引きパルスに座標的な間引きを加える。
【００２０】
また、１６階調に対し８つの階調回路しか存在しないが、（15／16）は（1／16）の反転、（14／16）は（2／16）の反転、（13／16）は（3／16）の反転．．．．と等しいので、このように倍に増大されることで、８つの階調回路でもって１６階調を生成することができる。そして、階調選択部１５は画像データに応じて各階調を選択し出力する。
【００２１】
つぎに図２〜図５にて本発明の動作を説明する。本例では（5／16）階調を生成する場合であるが、他の階調も同じように生成する。
【００２２】
図２は間引きパルス生成部１２で生成された（5／16）階調の時間的間引きパルスのタイミング例であり、階調発生回路部１４では各階調に対して１６種類の時間的間引きパルスＰ０，Ｐ１，Ｐ２，Ｐ３．．．．．．Ｐ１２，Ｐ１３，Ｐ１４，Ｐ１５が生成される。この１６種類の時間的間引きパルスは５階調回路１４５に送られ、各画素にそれぞれ割り当てられる。
【００２３】
図３は各画素と間引きパルスとの関係を表す説明図である。
【００２４】
たとえば、液晶パネルの表示領域を１６×１６のマトリックス状に区分した場合、各領域をなす１６個の画素に対し、０〜１５までの番号が割り当てられている。
【００２５】
ちなみに、モノクロ表示のＶＧＡサイズの表示領域を有する液晶パネルにおいては、横に４０個、縦に３０個の計１２００個の領域が配列される。
【００２６】
上記のような割り当て番号はそれぞれ加えられる時間的間引きパルスの番号に相当し、０はＰ０、１はＰ１、２はＰ２．．．．１４はＰ１４、１５はＰ１５を示す。たとえば左上隅の画素には「０」にて表示されていることで、図２における間引きパルスＰ０が印加される。
【００２７】
さらに、図３から明らかなとおり、各領域は小領域３１、小領域３２，小領域３３、小領域３４の４種類の小領域に分割される。それぞれの小領域の関係を図４に示す。
【００２８】
図４に示すように、４つの小領域３１，３２，３３，３４は小領域３１を基本として構成される。小領域３２については、小領域３１をさらに４つの微少領域３１ａに分割し、それぞれの微少領域３１ａにおいて画素の番号を対角に入れ換えることで得られる。
【００２９】
また、小領域３３については、小領域３１の４つの微少領域３１ｂを対角に入れ換えることで得られる。さらに小領域３４では、小領域３２の微少領域３２ａを対角に入れ換えることで得られる。
【００３０】
このように小領域３１を基本として、さらに３つの小領域３２，３３，３４を構成するに当たっては、図４に示すとおり各微少領域は上下の画素を１セットとして構成される。すなわち、番号０が割り当てられた画素の下（あるいは上）の画素には番号８が、番号１が割り当てられた画素の上（あるいは下）の画素には番号９が割り当てられ、かくして上下の画素にもっとも位相差が大きくなるように時間的間引きパルスを割り当てることでもって、ちらつきを低減させている。
【００３１】
そして、このような画素の割り当てはラインカウンタ１３のカウント値とシフトクロックによっておこなう。本例では、ラインカウンタ１３のカウント値に応じて、出力する間引きパルスを選択する方法を用いている。
【００３２】
以上の構成でもって、一方向に流れるフリッカが図５に示すように解消される。同図は小領域３１における点灯画素とフレーム周期の関係を表す説明図である。なお、同図では４フレームを示すが、実際には１６フレームでもって１周期をなす。
【００３３】
図５に示すように、画素パターンに連続性がなくなることで、点灯画素のパターンが連続的に変化しなくなり、一方向に流れるフリッカが解消されている。
【００３４】
かくして本発明の液晶階調表示回路によれば、フレームカウンタ１１において階調パターンが連続的に変化しないように制御すべくフレーム信号をカウントさせたことで、画像に連続性がなくなり、これにより、フリッカが生じなくなる。
【００３５】
つぎに本発明の液晶階調表示回路を搭載した液晶表示装置を説明する。
図９は本発明の液晶表示装置Ａの概略平面図である。なお、同図には従来周知のような駆動用ドライバや液晶駆動用電圧発生回路などを配設するが、これらの配設は省略する。
【００３６】
液晶表示装置Ａによれば、前記一方基板であるガラス製の走査用基板１と、前記他方基板であるガラス製の信号用基板２とをシール部３でもって貼り合わせた構造であり、シール部３にて囲まれる領域内に液晶層が封入されている。シール部３はエポキシ系、アクリル系、シリコーン系などの熱硬化型樹脂からなる。
【００３７】
このような貼り合わせた構造を作製するには、走査側基板１と信号側基板２とをシール剤を介して接着し、さらに位置合わせすることで空間を設け、そして、このシール剤を加熱し、硬化させることで、シール部３となす。しかも、走査側基板１と信号側基板２との間には樹脂球状体から成る非導電性のスペーサが多く分散され、これによって両基板間隔を一定にして、その内部に液晶層が封入されている。
【００３８】
上記信号用基板２の上には前記他方向に配列された電極パターンとしての複数の信号電極４が平行に配列され、その配列パターンがシール部３の外側にまで延在している。同様に走査用基板１上にも前記一方向に配列された電極パターンとしての複数の走査電極５が平行に配列され、その配列パターンがシール部３の外側にまで延在している。これら信号電極４と走査電極５は交差するように配置され、これら交差する領域が方形状の表示領域６となる。信号電極４および走査電極５はインジウムスズオキサイド：ＩＴＯ(Indium Tin Oxide)などから構成する。さらに信号電極４上および走査電極５上にはポリイミド系樹脂の配向膜を被覆している。
【００３９】
そして、本例においては、表示領域６とシール部３との間にＩＴＯなどからなるダミーパターン７を形成し、表示領域６の外周全体にわたってダミーパターン７を配列形成している。なお、これらダミーパターン７は信号電極４および走査電極５と電気的に接続されていない。
【００４０】
上記構成の液晶表示装置Ａにおいては、表示領域６とシール部３との間にて、表示領域６の外周全体にわたってダミーパターン７を配列形成したことで、ダミーパターン７と信号電極４とが対向し、また、ダミーパターン７と走査電極５とが対向することで、それらの対向間隔が表示領域６におけるセルギャップとほぼ等しくなり、これにより、装置全体でのセルギャップを全面にわたって均一化し、これにより、コントラストを一様にし、色ムラが発生しないようにしている。
【００４１】
なお、本発明は上記実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更や改良等はなんら差し支えない。たとえば、１階調と５階調の回路を共通化したり、あるいは全階調回路を一つにまとめることで、画素への番号づけの方法をそろえ、これにより、間引きパルスによってのみ階調を表現してもよい。
【００４２】
【発明の効果】
以上のとおり、本発明の液晶階調表示回路によれば、上下方向および左右方向にマトリックス状に配列された複数の画素を含む複数の画素群領域により区画された表示領域を有し、前記画素群領域内に位置する複数の前記画素には互いに異なる番号が割り当てられており、かつ隣り合う前記画素群領域の互いに対応する位置に存在する前記画素には異なる番号が割り当てられている液晶表示装置に用いられる液晶階調表示回路であって、フレーム信号をカウントするフレームカウンタと、該フレームカウンタによりカウントされたカウント値をデコードし、前記画素群領域内に位置する複数の前記画素のうち上下の前記画素に対して最も位相差が大きくなるように、前記画素群領域内に位置する複数の前記画素にそれぞれ割り当てられた番号に対応する時間的間引きパルスをそれぞれ生成する間引きパルス生成部と、ラインクロックをカウントするラインカウンタと、該ラインカウンタによりカウントされたカウント値およびシフトクロックに基づいて、前記間引きパルス生成部により生成された前記時間的間引きパルスを、該時間的間引きパルスに対応する番号が示す前記画素に対して割り当てることにより、複数の前記画素群領域内に位置する複数の前記画素に対して前記時間的間引きパルスを割り当てるパルス割当部と、を備えているので、点灯画素パターンの流れが生じなくなり、これにより、表示品位を高めた高性能な液晶階調表示回路が提供できた。
【００４３】
また、本発明の液晶表示装置によれば、液晶表示パネルと、この液晶表示パネルに設けられた、本発明の液晶階調表示回路とを備えているので、階調パターンの連続的な変化によって生じる一方向に流れるフリッカを解消し、これにより、良好な階調表示が得られ、その結果、高品質かつ高性能な液晶表示装置が提供できた。
【図面の簡単な説明】
【図１】本発明の液晶階調表示回路の実施形態を示すブロック図である。
【図２】間引きパルス生成部にて生成された（５／１６）階調の時間的間引きパルスのタイミング図である。
【図３】各画素と間引きパルスとの関係を示す説明図である。
【図４】４種類の各小領域の関係を示す説明図である。
【図５】小領域における点灯画素とフレーム周期との関係を示すブロック図である。
【図６】従来のフレーム間引き方式による液晶階調表示回路を示すブロック図である。
【図７】従来の液晶階調表示回路における各画素と間引きパターン中のデータとの関係を示す説明図である。
【図８】従来の液晶階調表示回路における点灯画素とフレーム周期の関係を示す説明図である。
【図９】本発明の液晶表示装置の概略平面図である。
【符号の説明】
Ａ                        液晶表示装置
１                        走査用基板
２                        信号用基板
４                        信号電極
５                        走査電極
１１                      フレームカウンタ
１２                      間引きパルス生成部
１３                      ラインカウンタ
１４                      階調発生回路部
１５                      階調選択部
６１                      カウンタ部
６１１                    スタートデータ保持部
６１２                    ロード部
６１３Ａ                  カウンタ
６２                      マルチプレクサ部
６３                      間引きパルス出力部
６４                      選択部
【図１】
0004812151.tif 000002
【図２】
0004812151.tif 000003
【図３】
0004812151.tif 000004
【図４】
0004812151.tif 000005
【図５】
0004812151.tif 000006
【図６】
0004812151.tif 000007
【図７】
0004812151.tif 000008
【図８】
0004812151.tif 000009
【図９】
0004812151.tif 000010