(57)【特許請求の範囲】
【請求項１】
絶縁基板上に設けられた複数の画素から構成される表示部と、
前記画素に表示信号電圧を書込むための信号線と、多結晶Ｓｉを用いたＴＦＴを構成素子とする走査選択手段を含む表示信号電圧書込み手段と、
デジタル表示信号データから前記表示信号電圧を生成するための信号電圧生成手段とを有する画像表示装置であって、
前記信号電圧生成手段は、ＤＡ変換手段と、前記ＤＡ変換手段の出力に接続されたバッファ回路とを含み、
前記ＤＡ変換手段は多結晶Ｓｉを用いたＴＦＴを構成素子とする回路で前記絶縁基板上に形成され、前記バッファ回路は単結晶Ｓｉを用いたＭＯＳトランジスタを構成素子とする回路で半導体基板上に形成されており、
前記走査選択手段は多結晶Ｓｉを用いたＴＦＴを構成素子とする回路で前記絶縁基板上に形成され、前記走査選択手段には前記バッファ回路の出力信号が入力され、
前記走査選択手段の電源電圧生成手段を前記絶縁基板上に、前記バッファ回路の電源電圧生成手段を前記半導体基板上にそれぞれ個別に設けたことを特徴とする画像表示装置。
【請求項２】
請求項１記載の画像表示装置において、
前記バッファ回路は、負帰還を有する差動増幅回路を含むことを特徴とする画像表示装置。
【請求項３】
請求項１記載の画像表示装置において、
前記画素は、表示信号電圧に応じて液晶素子の光学特性を変調することにより画像を表示することを特徴とする画像表示装置。
【請求項４】
請求項１記載の画像表示装置において、
前記画素は、表示信号電圧に応じて発光素子の発光特性を変調することにより画像を表示することを特徴とする画像表示装置。
【請求項５】
請求項４記載の画像表示装置において、
前記発光素子は、前記画素内に設けられた有機発光ダイオードであることを特徴とする画像表示装置。
【請求項６】
請求項１記載の画像表示装置において、
前記表示信号電圧書込み手段は、水平方向画素列の走査選択手段と、垂直方向画素行の走査選択手段とを含むことを特徴とする画像表示装置。
【請求項７】
請求項１記載の画像表示装置において、
前記表示信号電圧書込み手段は、ＣＰＵまたはグラフィックコントローラからの命令信号を受けるインタフェース手段を含み、前記インタフェース手段を前記絶縁基板上に有することを特徴とする画像表示装置。
【請求項８】
請求項１記載の画像表示装置において、
前記信号電圧生成手段は表示信号データ記憶手段を含み、前記表示信号データ記憶手段を前記絶縁基板上に有することを特徴とする画像表示装置。
【請求項９】
請求項１記載の画像表示装置において、
前記半導体基板は、ＦＰＣ上に実装されていることを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は周辺回路をガラス基板上に集積可能な画像表示装置に係り、特に高精度表示に好適な画像表示装置に関する。
【背景技術】
【０００２】
以下に、従来の技術に関して図６〜図９を用いて説明する。
図６は、第１の従来例を示す画像表示装置の構成図である。表示領域２００内には画素２０１がマトリクス状に設けられており、画素２０１には信号線２０２及びゲート線２０３がそれぞれ接続されている。実際には画素２０１は表示領域２００内に多数個設けられているが、図６には図面の簡略化のために１画素のみを示す。画素２０１は、アモルファスＳｉ−ＴＦＴ（Thin Film Transistor）で形成された画素スイッチ２０４と液晶素子２０５によって構成されている。これらの表示領域２００は、ガラス基板２０６上に設けられている。ゲート線２０３の一端は、このガラス基板２０６に接して配置されたゲートドライバＬＳＩ２０７内に設けられたシフトレジスタ回路（Ｓ／Ｒ）２０８に接続されている。また信号線２０２の一端は、このガラス基板２０６に接して配置された液晶ドライバＬＳＩ２０９内に設けられたバッファ回路２１０に接続されている。バッファ回路２１０は、デジタル／アナログ変換回路（以下、「ＤＡ変換回路」と記載する）２１１、ラッチ回路２１２、シフトレジスタ回路２１３に順に接続され、シフトレジスタ回路２１３はインタフェース回路（Ｉ／Ｆ）２１４、信号線ｓを介して不図示の外部端子に接続されている。
【０００３】
次に、図６に示した第１の従来例の動作について述べる。外部端子より、信号線ｓとインタフェース回路２１４を介して液晶ドライバＬＳＩ２０９に入力された画像データは、シフトレジスタ回路２１３を経由して、各列毎に設けられたラッチ回路２１２に書込まれる。ラッチ回路２１２は書込まれた画像データを行毎にＤＡ変換回路２１１に入力する。ＤＡ変換回路（Ｄ／Ａ）２１１が出力した画像信号電圧はバッファ回路２１０を経て、ガラス基板２０６に設けられた信号線２０２に書込まれる。このときゲートドライバＬＳＩ２０７内に設けられたシフトレジスタ回路２０８は、所定のゲート線２０３を介して、画像信号電圧を書込むべき画素行の画素スイッチ２０４をオン状態に切り替える。これにより選択された画素の液晶素子２０５に対して、所定の画像信号電圧の書込みがなされる。この後、液晶素子２０５は、書込まれた画像信号電圧に応じた光学特性を現し、これによって表示領域２００は所定の画像を表示する。
【０００４】
このような従来技術は、一般のアモルファスＳｉ−ＴＦＴディスプレイにおいて、現時点において最も一般的な製品に用いられているものであり、例えば、非特許文献１に開示されている。
【０００５】
上記第１の従来例に対して、近年では以下のような技術が研究開発されている。第１の従来例では、ガラス基板２０６上にアモルファスＳｉ−ＴＦＴを設けるために、画素スイッチ２０４以外の回路素子を同一基板上に集積するには周辺ＬＳＩチップを実装しなければならないので、コスト上昇が伴った。
【０００６】
これに対して、下記第２の従来例ではガラス基板２０６上に多結晶Ｓｉ−ＴＦＴを設けるために、画素スイッチ２０４に加えて従来はゲートドライバＬＳＩ２０７や液晶ドライバＬＳＩ２０９に集積していた周辺駆動回路までも、同一ガラス基板２０６上に集積が可能になった。
【０００７】
図７は、第２の従来例を示す画像表示装置の構成図である。表示領域２００内には画素２０１がマトリクス状に設けられており、画素２０１には信号線２０２及びゲート線２０３がそれぞれ接続されている。実際には画素２０１は表示領域２００内に多数設けられているが、図７には図面の簡略化のために１画素のみを示す。画素２０１は、多結晶Ｓｉ−ＴＦＴで形成された画素スイッチ２０４Ｐと液晶素子２０５によって構成されている。これらの表示領域２００は、ガラス基板２０６上に設けられている。ゲート線２０３の一端は、このガラス基板２０６に共通に設けられたシフトレジスタ回路２０８Ｐに接続されている。但し、ここでシフトレジスタ回路２０８Ｐもまた、多結晶Ｓｉ−ＴＦＴで形成されている。また信号線２０２の一端は、このガラス基板２０６に共通に設けられたバッファ回路２１０Ｐに接続されている。バッファ回路２１０Ｐは、ＤＡ変換回路２１１Ｐ、ラッチ回路２１２Ｐ、シフトレジスタ回路２１３Ｐに順に接続され、シフトレジスタ回路２１３Ｐはガラス基板２０６の外部に、単結晶Ｓｉ−ＬＳＩとして設けられたインタフェース回路２１４と、信号線ｓを介して不図示の外部端子に接続されている。なお、ここでバッファ回路２１０Ｐ、ＤＡ変換回路２１１Ｐ、ラッチ回路２１２Ｐ、シフトレジスタ回路２１３Ｐは、いずれも多結晶Ｓｉ−ＴＦＴで形成されている。
【０００８】
次に、図７に示した第２の従来例の動作について述べる。外部端子から信号線ｓを経由して入力された画像データは、単結晶Ｓｉ−ＬＳＩとして設けられたインタフェース回路２１４を介してガラス基板２０６に入力され、シフトレジスタ回路２１３Ｐを経由して、各列毎に設けられたラッチ回路２１２Ｐに書込まれる。ラッチ回路２１２Ｐは、書込まれた画像データを行毎にＤＡ変換回路２１１Ｐに入力する。ＤＡ変換回路２１１Ｐが出力した画像信号電圧は、バッファ回路２１０Ｐを経て信号線２０２に書込まれる。このときシフトレジスタ回路２０８Ｐは、所定のゲート線２０３を介して、画像信号電圧を書込むべき画素行の画素スイッチ２０４Ｐをオン状態に切り替える。これにより選択された画素の液晶素子２０５に対して、所定の画像信号電圧の書込みが行われる。この後、液晶素子２０５は書込まれた画像信号電圧に応じた光学特性を現し、これによって表示領域２００は所定の画像を表示する。
【０００９】
この第２の従来例は、第１の従来例と比較してゲートドライバＬＳＩ２０７や液晶ドライバＬＳＩ２０９のような周辺ＬＳＩを削減できると共に、ガラス基板２０６の出力端子数をも削減できるという長所を有するため、近年精力的に研究開発が行われている。このような従来例としては、例えば特許文献１に詳しく記載されている。
【００１０】
上記第２の従来例は、液晶ディスプレイの周辺ＬＳＩの機能を、多結晶Ｓｉ−ＴＦＴを用いて液晶ディスプレイと同一のガラス基板２０６上に形成することにより、周辺ＬＳＩの削減を目指したものであると言える。
【００１１】
更に、この考え方の延長として、最近は以下の第３の従来例に示す技術が研究されている。上記第２の従来例では、ガラス基板２０６上に周辺駆動ＬＳＩを集積した。これに対して下記第３の従来例では、多結晶Ｓｉ−ＴＦＴを用いて周辺システムまでも同一ガラス基板２０６上に集積することを目指している。
【００１２】
図８は、第３の従来例を示す画像表示装置の構成図である。表示領域２００内には画素２０１がマトリクス状に設けられており、画素２０１には信号線２０２及びゲート線２０３がそれぞれ接続されている。実際には画素２０１は表示領域２００内に多数設けられているが、図８には図面の簡略化のために１画素のみを示す。画素２０１は多結晶Ｓｉ−ＴＦＴで形成された画素スイッチ２０４Ｐと液晶素子２０５によって構成されている。これらの表示領域２００は、ガラス基板２０６に設けられている。ゲート線２０３の一端は、このガラス基板２０６上に共通に設けられたシフトレジスタ回路２０８Ｐに接続されている。但し、ここでシフトレジスタ回路２０８Ｐもまた、多結晶Ｓｉ−ＴＦＴで形成されている。信号線２０２の一端は、ガラス基板２０６に設けられたドライバ回路（ＤＲＶ）２２０に接続されている。ここでドライバ回路２２０には、第２の従来例におけるバッファ回路２１０Ｐ、ＤＡ変換回路２１１Ｐ、ラッチ回路２１２Ｐ、シフトレジスタ回路２１３Ｐを含み、第１の従来例における液晶ドライバＬＳＩ２０９に対応するものである。ドライバ回路２２０は、更にタイミングコントローラ（Ｔ−ＣＴＬ）２２１を介してフレームメモリ（ＦＭＥＭ）２２２、ＣＰＵ２２３に接続されており、これらの他に電源電圧生成回路２２４が、ドライバ回路２２０、タイミングコントローラ２２１、フレームメモリ２２２、ＣＰＵ２２３と同様に、多結晶Ｓｉ−ＴＦＴを用いてガラス基板２０６上に形成されている。
【００１３】
次に、図８に示した第３の従来例の動作について述べる。ＣＰＵ２２３の制御によりフレームメモリ２２２から読み出された画像データは、タイミングコントローラ２２１を介してドライバ回路２２０に書込まれる。ドライバ回路２２０は、この画像データを画像信号電圧に変換して所定のタイミングで信号線２０２に書込む。このときタイミングコントローラ２２１は同時にシフトレジスタ回路２０８Ｐを制御する。シフトレジスタ回路２０８Ｐは所定のゲート線２０３を介して、画像信号電圧を書込むべき画素行の画素スイッチ２０４Ｐをオン状態に切り替える。これにより、選択された画素２０１の液晶素子２０５に対して所定の画像信号電圧の書込みが行われる。この後、液晶素子２０５は書込まれた画像信号電圧に応じた光学特性を現し、これによって表示領域２００は所定の画像を表示する。
【００１４】
この第３の従来例のような技術は、第２の従来例と比較して更にタイミングコントローラ２２１、フレームメモリ２２２、ＣＰＵ２２３、電源電圧生成回路２２４のような周辺実装システムをも削減できるという長所を有し、一般にシステムインディスプレイ技術と称されている。このような従来例は、例えば、非特許文献２に開示されている。
【００１５】
上記の各従来例は、多結晶Ｓｉ−ＴＦＴをガラス基板上に形成することの利点を、周辺ＬＳＩや周辺実装システムの削減に用いたものであるが、これらとは別の多結晶Ｓｉ−ＴＦＴ利用技術を、次の第４の従来例で説明する。第４の従来例は、比較的画素数の少ないデジタルスチルカメラ等のビューファインダなどに用いられている技術であり、第１の従来例における液晶ドライバＬＳＩを簡略化するための技術である。
【００１６】
図９は、第４の従来例を示す画像表示装置の構成図である。表示領域２００内には画素２０１がマトリクス状に設けられ、画素２０１には信号線２０２及びゲート線２０３がそれぞれ接続されている。実際には、画素２０１は表示領域２００内に多数設けられているが、図９には図面の簡略化のために１画素のみを示す。画素２０１は多結晶Ｓｉ−ＴＦＴで形成された画素スイッチ２０４Ｐと液晶素子２０５によって構成されている。これらの表示領域２００は、ガラス基板２０６上に設けられている。ゲート線２０３の一端は、このガラス基板２０６に共通に設けられたシフトレジスタ回路２０８Ｐに接続されている。但しここでシフトレジスタ回路２０８Ｐもまた、多結晶Ｓｉ−ＴＦＴで形成されている。信号線２０２の一端は、やはりこのガラス基板２０６に多結晶Ｓｉ−ＴＦＴを用いて形成されたシフトレジスタ回路２１３Ｐに接続されている。シフトレジスタ回路２１３Ｐは、ガラス基板２０６の外部に、単結晶Ｓｉを用いてそれぞれ形成されたバッファ回路２１０、ＤＡ変換回路２１１、インタフェース回路２１４、信号線Ｓを介して不図示の外部端子に接続されている。
【００１７】
次に、図９に示した第４の従来例の動作について述べる。外部端子より、信号線ｓ及びインタフェース回路２１４を介してＤＡ変換回路２１１に入力された画像データは、画像信号電圧に変換され、バッファ回路２１０を経由して、ガラス基板２０６に設けられたシフトレジスタ回路２１３Ｐに入力される。シフトレジスタ回路２１３Ｐは、この画像信号電圧を各列毎に設けられた信号線２０２に書込む。このときシフトレジスタ回路２０８Ｐは、所定のゲート線２０３を介して、画像信号電圧を書込むべき画素行の画素スイッチ２０４Ｐをオン状態に切り替える。これにより選択された画素の液晶素子２０５に対して、所定の画像信号電圧の書込みが行われる。この後液晶素子２０５は、書込まれた画像信号電圧に応じた光学特性を現し、これによって表示領域２００は所定の画像を表示する。
【００１８】
このような従来技術は、前述のように第１の従来例における液晶ドライバＬＳＩを簡略化することを目的とした第２の従来例とは別の技術であるが、特に画素数の少ないディスプレイで用いられる技術である。このような従来例は、例えば、非特許文献３に開示されている。
【００１９】
【特許文献１】特開２００２−３２８６５９号公報
【００２０】
【非特許文献１】松本正一編著、「液晶ディスプレイ技術」、産業図書、１９９６年、ｐ．６８−７０
【非特許文献２】ダイジェスト・オブ・テクニカル・ペーパーズ、「システム・オン・フォー・モバイル・ディスプレイズ」、ＡＭ−ＬＣＤ、（Digest of Technical Papers, AM-LCD '01,“System on Panel for Mobile Displays”, ｐ.5-8）
【非特許文献３】三洋電機株式会社、三洋半導体ニューズ、Ｎｏ.Ｎ７６３５、「ＡＬＰ２４９ＦＸＸ−ＬＣＤモジュール、」
【発明の開示】
【発明が解決しようとする課題】
【００２１】
前述のように多結晶Ｓｉ−ＴＦＴ技術は基本的に、第１の従来例に示したアモルファスＳｉ−ＴＦＴ技術に対して、第２の従来例や第３の従来例のように、周辺駆動ＬＳＩや周辺実装システムをガラス基板上に取り込むという考え方の下に開発されてきている。
【００２２】
しかしながら、このように多結晶Ｓｉ−ＴＦＴで全てのＬＳＩを置き換えるという従来の考え方には、重大な問題点があるということに我々は気がついた。
【００２３】
多結晶Ｓｉ−ＴＦＴで全てのＬＳＩを置き換えるためには、ガラス基板上に取り込む回路は全て多結晶Ｓｉ−ＴＦＴ技術を用いて形成されなければならないが、多結晶Ｓｉ−ＴＦＴにはチャネル内に結晶粒界が存在するため、トランジスタの特性には必ずばらつきが生じてしまう。このようなトランジスタの特性ばらつきは、デジタル回路やスイッチのみで構成可能な回路には問題を生じないが、アナログ回路では特性のばらつきを生じさせてしまう。この際にここで問題になるのは、バッファ回路２１０Ｐのばらつきである。バッファ回路２１０Ｐのばらつきは、表示画像に縦縞状の固定パタンノイズを生成してしまうため、高精度な画像表示を行う際には、これが致命的な問題となってしまう。
【００２４】
この点を考慮すると、第２の従来例、あるいは第３の従来例の技術で、例えば８ビット表示のような高精度な画像表示を実現するのは困難であることが判る。また、第１の従来例、あるいは第４の従来例の技術の延長では、シフトレジスタ回路以外の、高速動作が要求されるＤＡ変換回路を始めとする周辺回路をガラス基板上に集積化することはできなかった。
【００２５】
そこで、本発明の目的は、例えば８ビット表示のような高精度な画像表示を実現しつつ、ＤＡ変換回路を始めとする周辺回路をガラス基板上に集積化した画像表示装置を提供することにある。
【課題を解決するための手段】
【００２６】
本発明に係る画像表示装置の代表的手段の一例を示せば、次の通りである。即ち、本発明は、絶縁基板上に設けられた複数の画素から構成された表示部と、画素に表示信号電圧を書込むための信号線と、多結晶Ｓｉを用いたＴＦＴを構成素子とする走査選択手段を含む表示信号電圧書込み手段と、デジタル表示信号データから表示信号電圧を生成するための信号電圧生成手段とを有する画像表示装置であって、前記信号電圧生成手段はＤＡ変換手段と、このＤＡ変換手段の出力に接続されたバッファ回路とを含み、前記ＤＡ変換手段は多結晶Ｓｉを用いたＴＦＴを構成素子とする回路で前記絶縁基板上に形成され、前記バッファ回路は単結晶Ｓｉを用いたＭＯＳトランジスタを構成素子とする回路で半導体基板上に形成されおり、前記走査選択手段は多結晶Ｓｉを用いたＴＦＴを構成素子とする回路で前記絶縁基板上に形成され、前記走査選択手段には前記バッファ回路の出力信号が入力され、前記走査選択手段の電源電圧生成手段を前記絶縁基板上に、前記バッファ回路の電源電圧生成手段を前記半導体基板上にそれぞれ個別に設けたことを特徴とするものである。
【００２７】
前記バッファ回路は、単結晶シリコンを用いたＭＯＳトランジスタを構成素子とすれば好適である。更に、このバッファ回路に負帰還を有する差動増幅回路を含めてもよい。
【００２８】
このようにＤＡ変換手段を絶縁基板上に形成しながらも、特性のばらつきに敏感なバッファ回路を、あくまでも前記表示部や周辺回路が設けられる絶縁基板（例えば、ガラス基板）の外の半導体基板上に形成するという考え方は、前述した第２の従来例や第３の従来例の技術が目指すこれまでの考え方とは、全く発想を転換したものである。
【発明の効果】
【００２９】
本発明によれば、ＤＡ変換手段を画素部と同じ絶縁基板上に形成し、かつ、バッファ回路を半導体基板上に形成することにより、高精度表示が可能でかつ低価格な画像表示装置を提供することができる。
【発明を実施するための最良の形態】
【００３０】
本発明に係る実施の形態について、以下添付図面を参照しながら詳細に説明する。
【００３１】
＜第１実施形態＞
本発明に係る画像表示装置の第１実施形態の全体構成およびその動作に関して述べる。図１は本発明の第１実施形態例を示す図であり、携帯端末に適用した場合の構成図である。表示領域１００内には画素１がマトリクス状に設けられ、画素１には信号線２及びゲート線３がそれぞれ接続されている。実際には画素１は表示領域１００内に多数設けられているが、図１では図面の簡略化のため１画素のみを示す。
【００３２】
画素１は、多結晶Ｓｉ−ＴＦＴで形成された画素スイッチ４と液晶素子５によって構成されている。これらの表示領域１００は、ガラス基板６上に設けられている。ゲート線３の一端は、このガラス基板６上に設けられた垂直シフトレジスタ回路（Ｖ−Ｓ／Ｒ）８に接続されている。但し、ここで垂直シフトレジスタ回路８もまた、多結晶Ｓｉ−ＴＦＴで形成されている。また信号線２の一端は、このガラス基板６上に設けられた水平シフトレジスタ回路（Ｈ−Ｓ／Ｒ）１３に接続されている。水平シフトレジスタ回路１３の入力端子はＲＧＢ（赤緑青）用の３チャネルに分かれて、ガラス基板６の外部に接続されたＦＰＣ（Flexible Plastic Cable）７上に実装されている３個のバッファ回路１０Ｒ，１０Ｇ，１０Ｂに、それぞれ接続されている。
【００３３】
これら３個のバッファ回路１０Ｒ，１０Ｇ，１０Ｂの入力端子は再度ガラス基板６上に入り、それぞれＤＡ変換回路１１Ｒ，１１Ｇ，１１Ｂを経由して、直並列（シリアル／パラレル）変換回路（Ｓ／Ｐ）１５に接続され、更にインタフェース回路１４に接続されている。なお、ここで３個のバッファ回路１０Ｒ，１０Ｇ，１０Ｂはそれぞれ単結晶Ｓｉ基板上に形成されたＭＯＳトランジスタで構成されたＩＣ回路である。一方、ＤＡ変換回路１１Ｒ，１１Ｇ，１１Ｂ、直並列変換回路１５及びインタフェース回路１４は、それぞれガラス基板６上に多結晶Ｓｉ−ＴＦＴで形成されている。
【００３４】
インタフェース回路１４にはガラス基板６の外部に設けられたグラフィックコントローラ（ＧＲＰ−ＣＴＬ）２０からＦＰＣ７内のデータ信号線ｓ１及びコマンド信号線ｓ２を介してデータ（data）及び命令（command）がシリアルに入力され、グラフィックコントローラ２０はシステムバス２８を介して、フレームメモリ２２、ＣＰＵ２３、スイッチ及びタッチパネルからなる入力手段（ＩＮＰＴ）２５、無線信号処理回路（ＲＦ）２６に接続されている。また、携帯端末３０内には他に二次電池を含む電源回路２４が搭載されており、各回路に所定の電源を供給している。グラフィックコントローラ２０、フレームメモリ２２、ＣＰＵ２３、入力手段２５、無線信号処理回路２６、電源回路２４は、単結晶Ｓｉ基板上に形成されたＭＯＳトランジスタで構成されたＩＣ回路を用いて実現されている。
【００３５】
次に、図１に示した第１の実施形態例の動作について述べる。
入力手段２５より所定の命令がＣＰＵ２３に入力されると、この命令に応じてＣＰＵ２３は無線信号処理回路２６、フレームメモリ２２、電源回路２４を操作し、合わせて必要な命令及び表示データをグラフィックコントローラ２０に転送する。グラフィックコントローラ２０は、ここで所定の命令及び表示データをガラス基板６上に設けられたインタフェース回路１４に入力する。インタフェース回路１４は、これらの信号を多結晶Ｓｉ−ＴＦＴ回路に向けた所定の電圧に変換すると共に、ガラス基板６上に設けられた各回路にタイミングクロックを転送し、かつ直並列変換回路１５に表示データを転送する。直並列変換回路１５は転送された表示データをＲＧＢ（赤緑青）の３つの並列信号に分解した後、これらの表示データをＤＡ変換回路１１Ｒ，１１Ｇ，１１Ｂに順次入力する。
【００３６】
次に、ＤＡ変換回路１１Ｒ，１１Ｇ，１１Ｂは、入力されたデジタル表示データを順にアナログ画像信号電圧に変換し、この画像信号電圧をガラス基板６の外部に接続されたＦＰＣ７上に実装されている３個のバッファ回路１０Ｒ，１０Ｇ，１０Ｂにそれぞれ入力する。
【００３７】
バッファ回路１０Ｒ，１０Ｇ，１０Ｂは、入力された画像信号電圧に対してインピーダンス変換を行った後、画像信号電圧を再びガラス基板６上の水平シフトレジスタ回路１３に順次入力し、水平シフトレジスタ回路１３は画像信号電圧を順に信号線２に走査書込みする。このとき、垂直シフトレジスタ回路８は所定のゲート線３を介して、画像信号電圧を書込むべき画素行の画素スイッチ４をオン状態に切り替える。これにより選択された画素の液晶素子５に対して、所定の画像信号電圧の書込みが行われる。この後、液晶素子５は書込まれた画像信号電圧に応じた光学特性を現し、これによって表示領域１００は所定の画像を表示する。
【００３８】
３個のバッファ回路１０Ｒ，１０Ｇ，１０Ｂは、それぞれ単結晶Ｓｉ基板上に形成されたＭＯＳトランジスタで構成されるＩＣ回路であることを述べたが、ここで各バッファ回路の構成を図２に示す。
【００３９】
図２は単一のバッファ回路１０の基本回路構成であり、１対の差動入力対を有するオペアンプ３１に対して、負帰還をかけたボルテージフォロア回路として実現されている。なお、オペアンプ３１の回路構成はよく知られた一般的なものであるため、ここでは詳しい内容は省略する。
【００４０】
本実施形態例においては上記のように、バッファ回路１０を、１０Ｒ，１０Ｇ，１０Ｂと３個独立に設けたために、ＲＧＢによる色バランスの調整が容易であるという利点がある。また、バッファ回路をＦＰＣ７上に設けたために、携帯端末３０の内部素子実装が簡便になるという利点を有している。
【００４１】
以上、述べた本実施形態例は、本発明の主旨を損なわない範囲で種々の変更が可能である。例えば、本実施形態例ではＴＦＴ基板としてガラス基板を用いたが、これを石英基板や透明プラスチック基板等の他の透明絶縁基板に変更することも可能であるし、また液晶素子５に反射型の構造を採用すれば、不透明基板を用いることも可能である。
【００４２】
本実施形態例においては、３個のバッファ回路１０Ｒ，１０Ｇ，１０Ｂを全てガラス基板６の外部に接続されたＦＰＣ７上に実装している。しかしながら３個のバッファ回路１０Ｒ，１０Ｇ，１０Ｂの実装形態はこれに限らず、例えば直接ガラス基板６上にＣＯＧ（Chip On Glass）実装することや、一般の回路基板上、或いは他のＩＣチップ上やパッケージ内に実装することも可能であることは明らかである。
【００４３】
また、本実施形態例の説明では、画素数やパネルサイズ等に関しては敢えて言及していない。これは本発明が特にこれらのスペックないしフォーマットに制限されるものではないためである。また、本実施形態例では表示信号を２５６階調（８ｂｉｔ）としたが、これ以上の階調も可能であるし、逆に階調精度を下げることは容易であるし、画像信号電圧の精度向上を図ることは、本発明の得意とするところである。
【００４４】
以上の種々の変更等は、本実施形態例に限らず以下のその他の実施形態例においても、基本的に同様に適用可能である。
【００４５】
＜第２実施形態＞
本発明に係る画像表示装置の第２実施形態に関して述べる。図３は本発明の第２実施形態例を示す図であり、液晶表示パネルに適用した場合の構成図である。表示領域１００内には画素１がマトリクス状に設けられ、画素１には信号線２及びゲート線３がそれぞれ接続されている。実際には画素１は、表示領域１００内に多数設けられているが、図３では図面の簡略化のため１画素のみを示す。
【００４６】
画素１は、多結晶Ｓｉ−ＴＦＴで形成された画素スイッチ４と液晶素子５によって構成されている。これらの表示領域１００はガラス基板６上に設けられている。ゲート線３の一端は、このガラス基板６上に設けられた垂直シフトレジスタ回路８に接続されている。但し、ここで垂直シフトレジスタ回路８もまた、多結晶Ｓｉ−ＴＦＴで形成されている。
【００４７】
信号線２の一端は、このガラス基板６上に設けられた水平シフトレジスタ回路１３に接続されている。水平シフトレジスタ回路１３の入力端子は、ガラス基板６の外部に接続されたＦＰＣ７上に実装されているバッファ回路１０に接続されている。更に、バッファ回路１０の入力端子は、再度ガラス基板６上に入り、ＤＡ変換回路１１を経由して、インタフェース回路１４に接続されている。ここでバッファ回路１０は、単結晶Ｓｉ基板上に形成されたＭＯＳトランジスタで構成されたＩＣ回路であり、同一のＦＰＣ実装ＩＣ３４には更にバッファ回路電源生成回路３２が設けられている。
【００４８】
ＤＡ変換回路１１とインタフェース回路１４は、それぞれガラス基板６上に多結晶Ｓｉ−ＴＦＴで形成されている。インタフェース回路１４にはガラス基板６の外部より、ＦＰＣ７上のデータ信号線ｓ１及びコマンド信号線ｓ２を介してデータ及び命令が入力される。なお、ガラス基板６上には更に、多結晶Ｓｉ−ＴＦＴで形成された負電圧及び高電圧電源生成回路３３が設けられている。
【００４９】
次に、図３に示した第２実施形態例の動作について述べる。
外部より、ＦＰＣ７内の信号線ｓ１，ｓ２を介して所定の命令及び表示データがガラス基板６上に設けられたインタフェース回路１４に入力されると、インタフェース回路１４はこれらの信号を多結晶Ｓｉ−ＴＦＴ回路に向けた所定の電圧に変換すると共に、ガラス基板６上に設けられた各回路にタイミングクロックを転送し、表示データをＤＡ変換回路１１に順次入力する。
【００５０】
次に、ＤＡ変換回路１１は入力されたデジタル表示データを、順にアナログ画像信号電圧に変換し、この画像信号電圧をガラス基板６の外部に接続されたＦＰＣ７上に実装されているＦＰＣ実装ＩＣ３４上のバッファ回路１０に入力する。バッファ回路１０は入力された画像信号電圧に対してインピーダンス変換を行った後、画像信号電圧を再びガラス基板６上の水平シフトレジスタ回路１３に順次入力する。水平シフトレジスタ回路１３は、画像信号電圧を順に信号線２に走査書込みする。このとき垂直シフトレジスタ回路８は、所定のゲート線３を介して、画像信号電圧を書込むべき画素行の画素スイッチ４をオン状態に切り替える。これにより、選択された画素の液晶素子５に対して、所定の画像信号電圧の書込みが行われる。この後液晶素子５は、書込まれた画像信号電圧に応じた光学特性を現し、これによって表示領域１００は所定の画像を表示する。
【００５１】
本実施形態例において、バッファ回路１０はＦＰＣ実装ＩＣ３４に設けられたバッファ回路電源生成回路３２の出力電源によって動作する。一方、水平シフトレジスタ回路１３及び垂直シフトレジスタ回路８は、ガラス基板６上に設けられた負電圧及び高電圧電源生成回路３３によって動作する。これによって本実施形態例では、液晶表示パネルの外部に実装する電源回路２４の負担を軽減することができる。
【００５２】
ここで、ＦＰＣ７上の実装ＩＣ３４に単結晶Ｓｉ−ＭＯＳトランジスタを用いたバッファ回路電源生成回路３２を設け、ガラス基板６上に多結晶Ｓｉ−ＴＦＴを用いた負電圧及び高電圧電源生成回路３３を設けたことには、以下の理由がある。バッファ回路１０は、液晶素子５に対して、所定の画像信号電圧を精度良く書込む必要があるため、高精度かつ大きな電流供給能力を有する電源が必要である。このため、バッファ回路電源生成回路３２は単結晶Ｓｉ−ＭＯＳトランジスタを用いて設けることが好ましい。また、水平シフトレジスタ回路１３及び垂直シフトレジスタ回路８には画像信号電圧をオンオフするための、比較的大きな電圧振幅と負電圧が必要である。このため、負電圧及び高電圧電源生成回路３３は耐圧が大きく、基板が絶縁されている多結晶Ｓｉ−ＴＦＴを用いて設けることが好ましいからである。
【００５３】
＜第３実施形態＞
本発明に係る画像表示装置の第３実施形態に関して述べる。図４は、本発明に係る画像表示装置の第３実施形態例を示す液晶表示パネルの構成図である。本実施形態例は、静止画用フレームメモリ（ＳＴ−ＦＭＥＭ）４１が、ガラス基板６上に多結晶Ｓｉ−ＴＦＴで形成されている点が、前述した第２実施形態例と相違する。ここで、静止画用フレームメモリ４１は一般に良く知られているＳＲＡＭ構成を採用しているため、その構造に関しては説明を省略するが、以下にこの部分の動作についてのみ詳しく説明する。
【００５４】
外部より、ＦＰＣ７上の信号線ｓ１，ｓ２を介して所定の命令及び表示データがガラス基板６上に設けられたインタフェース回路１４に入力されると、インタフェース回路１４はこれらの信号を多結晶Ｓｉ−ＴＦＴ回路に向けた所定の電圧に変換すると共に、ガラス基板６上に設けられた各回路にタイミングクロックを転送し、表示データをＤＡ変換回路１１に順次入力する。但し、この際に表示データを記憶せよとの命令が入力された場合は、インタフェース回路１４は表示データをＤＡ変換回路１１ではなく、静止画用フレームメモリ４１に入力し、静止画用フレームメモリ４１はこの表示データを静止画像として内部に記憶する。
【００５５】
ここで静止画用フレームメモリ４１に記憶された表示データは、このままでは表示に用いられることはない。しかしながらこの後、外部装置が省エネルギーのためにスリープモードに入った際に、以下の手順で表示に用いられることになる。
【００５６】
外部装置が省エネルギーのためにスリープモードに入った場合には、液晶表示パネルには基本的には外部から所定の命令及び表示データが入力されなくなる。その代わりこれに先立って、外部からは、静止画用フレームメモリ４１を用いた静止画表示の命令がインタフェース回路１４に入力される。これを受けて静止画用フレームメモリ４１は、表示データをＤＡ変換回路１１に繰り返し入力し始める。この後の画像表示に関しては、静止画用フレームメモリ４１を用いない場合と同じである。
【００５７】
即ち、ＤＡ変換回路１１は入力されたデジタル表示データを、順にアナログ画像信号電圧に変換し、この画像信号電圧をガラス基板６の外部に接続されたＦＰＣ７上に実装されているＦＰＣ実装ＩＣ３４のバッファ回路１０に入力する。バッファ回路１０は入力された画像信号電圧に対してインピーダンス変換を行った後、画像信号電圧を再びガラス基板６上の水平シフトレジスタ回路１３に順次入力し、水平シフトレジスタ回路１３は画像信号電圧を順に信号線２に走査書込みする。このとき垂直シフトレジスタ回路８は、所定のゲート線３を介して、画像信号電圧を書込むべき画素行の画素スイッチ４をオン状態に切り替える。これにより、選択された画素の液晶素子５に対して、所定の画像信号電圧の書込みが行われる。この後、液晶素子５は書込まれた画像信号電圧に応じた光学特性を現し、これによって表示領域１００は所定の画像を表示する。
【００５８】
本実施形態例においては、静止画用フレームメモリ４１を用いることによって、外部装置が省エネルギーのためにスリープモードに入った場合にも静止画像表示が可能であるという利点を有する。このとき液晶表示パネルは、ＦＰＣ実装ＩＣ３４に設けられたバッファ回路電源生成回路３２の出力電源と、ガラス基板６上に設けられた負電圧及び高電圧電源生成回路３３の出力電源のみによって動作が可能であるように構成されている。但し、このとき省エネルギーの観点からは、液晶素子５は反射モードの表示を行うことが望ましい。
【００５９】
＜第４実施形態＞
本発明に係る画像表示装置の第４実施形態に関して述べる。図５は、本発明の第４実施形態例を示す携帯端末の構成図である。本実施形態例の全体構成及びその動作は、バッファ回路１０をＲＧＢの３チャネルに分割するための直並列変換回路１５を有さない他は、基本的には既に述べた第１実施形態例の携帯端末の全体構成及び動作とほぼ同様であるので、ここでは省略する。
【００６０】
本実施形態例と第１実施形態例との相違点は、その画素構造とその動作であり、以下では特にこれに関して説明する。
表示領域１００内には画素１Ｅがマトリクス状に設けられ、画素１Ｅには信号線２及びゲート線３がそれぞれ接続されている。実際には画素１Ｅは表示領域１００内に多数設けられているが、図５では図面の簡略化のために１画素のみを記載してある。画素１Ｅは、多結晶Ｓｉ−ＴＦＴで形成された画素スイッチ４と、有機発光素子５２と、更に有機発光素子５２を駆動するための駆動ＴＦＴ５１とから構成されている。これらの表示領域１００は、ガラス基板６上に設けられている。
【００６１】
次に、図５に示した本実施形態例の動作について述べる。
垂直シフトレジスタ回路８が、所定のゲート線３を介して、画像信号電圧を書込むべき画素行の画素スイッチ４をオン状態に切り替える。これにより選択された画素１Ｅの駆動ＴＦＴ５１のゲート容量に対して、所定の画像信号電圧の書込みが行われる。この後、駆動ＴＦＴ５１は書込まれた画像信号電圧に応じた駆動電流を有機発光素子５２に入力し、次の画像信号電圧が書込まれるまでの期間、有機発光素子５２を所定の輝度で点灯し、これによって表示領域１００は所定の画像を表示する。
【００６２】
本実施形態例では、液晶素子に代えて有機発光素子５２を有するため、特に動画像に関しては高品質の表示能力を有する携帯端末を実現することができる。有機発光素子は、液晶素子よりもはるかに応答速度が速いためである。これによって、デジタル地上波放送で動画を受信表示するのに好適な表示品質を有する携帯端末を提供することが可能となる。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１実施形態例を示す携帯端末の構成図。
【図２】第１実施形態例における単一のバッファ回路の基本回路構成図。
【図３】本発明の第２実施形態例を示す液晶表示パネルの構成図。
【図４】本発明の第３実施形態例を示す液晶表示パネルの構成図。
【図５】本発明の第４実施形態例を示す携帯端末の構成図。
【図６】第１の従来例を示す画像表示装置の構成図。
【図７】第２の従来例を示す画像表示装置の構成図。
【図８】第３の従来例を示す画像表示装置の構成図。
【図９】第４の従来例を示す画像表示装置の構成図。
【符号の説明】
【００６４】
１，１Ｅ…画素、２…信号線、３…ゲート線、４…画素スイッチ、５…液晶素子、６…ガラス基板、７…ＦＰＣ、８…垂直シフトレジスタ回路、１０，１０Ｒ，１０Ｇ，１０Ｂ…バッファ回路、１１，１１Ｒ，１１Ｇ，１１Ｂ…ＤＡ変換回路（Ｄ／Ａ）、１３…水平シフトレジスタ回路（Ｈ−Ｓ／Ｒ）、１４…インタフェース回路、１５…直並列（シリアル／パラレル）変換回路（Ｓ／Ｐ）、２０…グラフィックコントローラ（ＧＲＰ−ＣＴＬ）、２２…フレームメモリ（ＦＭＥＭ）、２３…ＣＰＵ、２４…電源回路、２５…入力手段（ＩＮＰＴ）、２６…無線信号処理回路、３０…携帯端末、３１…オペアンプ、３２…バッファ回路電源生成回路、３３…負電圧及び高電圧電源生成回路、３４…ＦＰＣ実装ＩＣ、４１…静止画用フレームメモリ（ＳＴ−ＦＭＥＭ）、１００，２００…表示領域、２０１…画素、２０２…信号線、２０３…ゲート線、２０４，２０４Ｐ…画素スイッチ、２０５…液晶素子、２０６…ガラス基板、２０７…ゲートドライバＬＳＩ、２０８，２０８Ｐ…シフトレジスタ回路（Ｓ／Ｒ）、２０９…液晶ドライバＬＳＩ、２１０，２１０Ｐ…バッファ回路、２１１，２１１Ｐ…デジタル／アナログ変換回路（Ｄ／Ａ）、２１２，２１２Ｐ…ラッチ回路、２１３，２１３Ｐ…シフトレジスタ回路、２１４…インタフェース回路（Ｉ／Ｆ）、２２０…ドライバ回路（ＤＲＶ）、２２１…タイミングコントローラ（Ｔ−ＣＴＬ）、２２２…フレームメモリ、２２３…ＣＰＵ、２２４…電源電圧生成回路、ｓ…信号線、ｓ１…データ信号線、ｓ２…コマンド信号線。
【図１】
0004651926.tif 000002
【図２】
0004651926.tif 000003
【図３】
0004651926.tif 000004
【図４】
0004651926.tif 000005
【図５】
0004651926.tif 000006
【図６】
0004651926.tif 000007
【図７】
0004651926.tif 000008
【図８】
0004651926.tif 000009
【図９】
0004651926.tif 000010