(57)【特許請求の範囲】
【請求項１】
絶縁膜材料を有する組成物を噴出して、開口部を有する第１の絶縁膜を形成し、
導電膜材料を有する組成物を噴出することによって、前記開口部に導電膜を形成し、
前記第１の絶縁膜及び前記導電膜を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜上に半導体膜を形成し、
前記開口部の深さと、前記導電膜の高さは揃っていることを特徴とする薄膜トランジスタの作製方法。
【請求項２】
絶縁膜材料を有する組成物を噴出して、開口部を有する第１の絶縁膜を形成し、
導電膜材料を有する組成物を噴出することによって、前記開口部に導電膜を形成し、
前記第１の絶縁膜及び前記導電膜を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜上に半導体膜を形成し、
前記第２の絶縁膜及び前記半導体膜を同時にパターニングし、
前記開口部の深さと、前記導電膜の高さは揃っていることを特徴とする薄膜トランジスタの作製方法。
【請求項３】
絶縁膜材料を有する組成物を噴出して、開口部を有する第１の絶縁膜を形成し、
導電膜材料を有する組成物を噴出することによって、前記開口部に導電膜を形成し、
前記第１の絶縁膜及び前記導電膜を覆って第２の絶縁膜を形成し、
前記第２の絶縁膜上に半導体膜を形成し、
前記第２の絶縁膜及び前記半導体膜を同時にパターニングし、
前記開口部の深さと、前記導電膜の高さは揃い、前記第２の絶縁膜の端部は、前記半導体膜の端部を越えないように設けられていることを特徴とする薄膜トランジスタの作製方法。
【請求項４】
請求項１乃至３のいずれか一において、
前記絶縁膜材料を有する組成物と、前記導電膜材料を有する組成物とを同時に噴出することによって、前記開口部を有する第１の絶縁膜、及び前記開口部に導電膜を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項５】
請求項１乃至３のいずれか一において、
前記絶縁膜材料を有する組成物を噴出し、前記開口部を有する第１の絶縁膜を形成した後であって、前記導電膜材料を有する組成物を噴出する前に、前記開口部を有する第１の絶縁膜を加熱することを特徴とする薄膜トランジスタの作製方法。
【請求項６】
請求項１乃至５のいずれか一において、
前記開口部に形成された導電膜は、ゲート電極であることを特徴とする薄膜トランジスタの作製方法。
【請求項７】
請求項１乃至６のいずれか一において、
前記組成物を噴出する手段は、インクジェット法であることを特徴とする薄膜トランジスタの作製方法。
【請求項８】
請求項１乃至７のいずれか一において、
前記第１の絶縁膜の表面と、前記導電膜の表面とが同一平面となるように、前記開口部に導電膜を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項９】
絶縁膜材料を有する組成物を噴出して、複数の開口部を有する絶縁膜を形成し、
導電膜材料を有する組成物を噴出することによって、前記複数の開口部にそれぞれ第１及び第２のゲート電極を形成し、
前記絶縁膜、前記第１及び第２のゲート電極を覆ってゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１及び第２の半導体膜を形成し、
前記ゲート絶縁膜、前記第１及び第２の半導体膜を同時にパターニングし、
前記第１及び第２の半導体膜上にそれぞれソース電極及びドレイン電極を形成し、
前記第１の半導体膜上に形成された前記ソース電極又は前記ドレイン電極と、前記第２のゲート電極とを電気的に接続させる薄膜トランジスタの作製方法であって、
前記複数の開口部の深さと、前記第１及び第２のゲート電極の高さは揃っていることを特徴とする薄膜トランジスタの作製方法。
【請求項１０】
絶縁膜材料を有する組成物を噴出して、複数の開口部を有する絶縁膜を形成し、
導電膜材料を有する組成物を噴出することによって、前記複数の開口部にそれぞれ第１及び第２のゲート電極を形成し、
前記絶縁膜、前記第１及び第２のゲート電極を覆ってゲート絶縁膜を形成し、
前記ゲート絶縁膜上に第１及び第２の半導体膜を形成し、
前記第１及び第２の半導体膜をパターニングし、
前記第１及び第２の半導体膜上に、それぞれソース電極及びドレイン電極を形成し、
前記ソース電極及び前記ドレイン電極を用いて前記ゲート絶縁膜をエッチングし、
エッチングされた前記ゲート絶縁膜の開口部に導電膜を形成することにより、前記第１の半導体膜上に形成された前記ソース電極又は前記ドレイン電極と、前記第２のゲート電極とを電気的に接続させる薄膜トランジスタの作製方法であって、
前記複数の開口部の深さと、前記第１及び第２のゲート電極の高さは揃っていることを特徴とする薄膜トランジスタの作製方法。
【請求項１１】
請求項９又は１０において、
前記絶縁膜の表面と、前記第１及び第２のゲート電極の表面とが同一平面となるように、前記複数の開口部にそれぞれ前記第１及び第２のゲート電極を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項１２】
請求項９乃至１１のいずれか一において、
前記第１及び第２のゲート電極が形成される複数の開口部の幅がそれぞれ５μｍ〜２０μｍであって、
前記複数の開口部の深さがそれぞれ１．５μｍ〜２．５μｍとなるように前記絶縁膜を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項１３】
請求項１乃至１２のいずれか一において、
前記導電膜材料を有する組成物を噴出する量は、０．１ｐｌ〜４０ｐｌであることを特徴とする薄膜トランジスタの作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、選択的にパターンを形成可能な方法を用いた配線の作製方法、薄膜トランジスタの作製方法、及び表示装置の作製方法に関する。特に、本発明は、選択的にパターンを形成可能な方法としてインクジェット法に代表される液滴吐出法を用い、大面積ガラス基板上に形成したトランジスタ等の能動素子を有する表示装置及びその作製方法に関する。また本発明は、選択的にパターン形成可能な方法を用いて形成された配線、薄膜トランジスタ、及び表示装置に関する。
【背景技術】
【０００２】
従来、ガラス基板上の薄膜トランジスタ（以下「ＴＦＴ」ともいう。）によって構成される、所謂アクティブマトリクス駆動方式の液晶表示パネルは、半導体集積回路の製造技術と同様に、フォトマスクを使った光露光工程により、各種薄膜をパターニングすることにより製造されてきた。
【０００３】
これまで、一枚のマザーガラス基板から複数の液晶表示パネルを切り出して、大量生産を効率良く行う生産技術が採用されてきた。マザーガラス基板のサイズは、１９９０年初頭における第１世代の３００×４００ｍｍから、２０００年には第４世代となり６８０×８８０ｍｍ若しくは７３０×９２０ｍｍへと大型化して、一枚の基板から多数の表示パネルが取れるように生産技術が進歩してきた。
【０００４】
ガラス基板若しくは表示パネルのサイズが小さい場合には、露光装置により比較的簡便にパターニング処理を行うことが可能であったが、基板サイズが大型化するにつれ、１回の露光処理で表示パネルの全面を同時に処理することが不可能となっていた。その結果、フォトレジストが塗布された領域を複数に分割して、所定のブロック領域毎に露光処理を行い、順次それを繰り返して基板全面の露光を行う方法などが開発されてきた（例えば、特許文献１参照。）。
【特許文献１】特開平１１−３２６９５１号公報
【０００５】
また液滴吐出技術は活字、画像の描画に使われてきたが、半導体分野におけるパターン形成などへ応用する試みが始まっている。例えば、液滴を所定の膜形成領域に吐出する方法、いわゆるインクジェット法による導電膜配線等の膜パターンの形成方法を改善する方法が提案されている（特許文献１参照）。特許文献１によると、インクジェット法により膜パターンを形成するとき、厚膜化を達成し、細線化の要請も満たし、導電膜とした場合に断線や短絡等の問題を生じない形成方法が開示されている。
【特許文献２】特開２００３−１３３６９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ガラス基板のサイズは、第５世代で１０００×１２００ｍｍ若しくは１１００×１３００ｍｍへとさらに大型化し、第６世代では１５００×１８００ｍｍ、第７世代では２０００×２２００ｍｍ、若しくはそれ以上の畳６畳分（２７００×３６００ｍｍ）サイズが想定されるにつけ、従来のパターニング方法のみによるプロセスでは、生産性良く、低コストで表示パネルを製造することが困難となってきた。すなわち、つなぎ露光により多数回の露光処理を行えば処理時間は増大し、基板の大型化に対応することが困難となってきた。
【０００７】
そればかりでなく、基板の全面に各種の被膜を形成し、僅かな領域を残してエッチング除去する工法では、材料コストを浪費し、重金属等を含む多量の廃液を処理することが要求されてしまうという問題点が内在していた。
【０００８】
また上記特許文献２のように、配線を厚膜化するにつれ、配線を覆う薄膜の段切れが問題となってきた。さらに上記文献によると配線幅は５０μｍ程度であり、現状の高精細の表示装置に用いられている薄膜トランジスタの配線幅にとって不十分であった。また配線が微細化されるにつれて、配線抵抗による信号遅延が問題となってきた。
【０００９】
そこで本発明は、材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な液晶表示装置及びその製造技術を提供することを目的としている。また本発明は上記特許文献２とは異なる方法により配線の細線化を行う手段を提供し、配線を覆う薄膜の段切れ防止、及び配線抵抗による信号遅延を解消することも課題とする。
【課題を解決するための手段】
【００１０】
上記課題を鑑み、本発明は「選択的にパターンを形成可能な方法」により、導電膜を絶縁膜が有する開口部に形成し、導電膜と絶縁膜の表面が平坦性を有する構造を特徴とする。
すなわち本発明の構造は、絶縁膜の側面に接して導電膜が設けられている。
開口部とは、絶縁膜の上面を基準にした凹部と、絶縁膜の下面を基準にした凸部とを有すると表現することができる。平坦性を有するとは、絶縁膜の高さと、導電膜の高さとを揃えるように形成することを指し、作製工程上の多少のずれは含まれる。また、導電膜及び絶縁膜を覆って形成する薄膜が段切れしない程度の平坦性を有すればよい。そのため、絶縁膜と導電膜とは、略同一平面を有している。このような本発明の構造は、絶縁膜に導電膜が嵌設している、と表現することができる。
【００１１】
このような本発明により、導電膜及び絶縁膜を覆って形成する薄膜の段切れを防止することができる。また、開口部の幅を制御することにより、配線の微細化を達成することができる。さらに、開口部の深さを制御することにより、配線の厚膜化を達成することができる。
【００１２】
具体的な本発明の薄膜トランジスタの作製方法は、凹部及び凸部、つまり開口部を有する第１の絶縁膜を形成し、導電膜材料を有する液滴を噴出することにより、凹部に導電膜を形成し、第１の絶縁膜及び導電膜を覆って第２の絶縁膜を形成し、第２の絶縁膜上に半導体膜を形成し、第１の絶縁膜及び導電膜の表面は平坦となるように形成することを特徴とする。
【００１３】
また上記工程において、つまり開口部の幅が５μｍ〜１００μｍであって、凹部と凸部との高低差、つまり開口部の深さが１μｍ〜１０μｍとなるように形成することを特徴とする。
【００１４】
例えば、ゲート電極が半導体膜の下方に形成されるボトムゲート型の薄膜トランジスタの場合、凹部及び凸部、開口部を有する絶縁膜を形成し、導電膜材料を有する液滴を噴出することにより、凹部に第１及び第２のゲート電極を形成し、絶縁膜、第１及び第２のゲート電極を覆ってゲート絶縁膜を形成し、ゲート絶縁膜上に第１及び第２の半導体膜を形成し、ゲート絶縁膜、第１及び第２の半導体膜を同時にパターニングし、第１及び第２の半導体膜上にそれぞれソース電極及びドレイン電極を形成し、第１の半導体膜上に形成されたソース電極又はドレイン電極と、第２のゲート電極とを接続し、第１の絶縁膜及びゲート電極の表面は平坦となるように形成することを特徴とする。
【００１５】
また上記工程において、ゲート電極を形成する領域における、開口部の幅が５μｍ〜２０μｍであって、凹部と凸部との高低差、つまり開口部の深さが１．５μｍ〜２．５μｍとなるように形成することを特徴とする。
【００１６】
本発明において、薄膜トランジスタの構造はボトムゲート型に限定されない。ゲート電極が半導体膜の上方に形成されるトップゲート型の薄膜トランジスタの場合、凹部及び凸部、つまり開口部を有する絶縁膜を形成し、導電膜材料を有する液滴を噴出することにより、凹部にソース電極及びドレイン電極を形成し、絶縁膜、ソース電極及びドレイン電極を覆って絶縁膜を形成し、絶縁膜上に半導体膜を形成し、半導体膜上にゲート絶縁膜を介してゲート電極を形成し、第１の絶縁膜、ソース電極及びドレイン電極の表面は平坦となるように形成することを特徴とする。
【００１７】
また上記工程において、ソース電極及びドレイン電極を形成する領域における、開口部の幅が１０μｍ〜４０μｍであって、凹部と凸部との高低差、つまり開口部の深さが１．５μｍ〜２．５μｍとなるように形成することを特徴とする。
【００１８】
また本発明において、導電膜材料を有する液滴を噴出する液滴量は、０．１ｐｌ〜４０ｐｌとすることを特徴とする。
【００１９】
以上のような薄膜トランジスタを用いて、テレビジョン装置を代表とする表示装置、携帯電話機、その他の電子機器を作製することができる。また表示装置には、発光素子を有する発光装置、又は液晶素子を有する液晶表示装置が含まれる。
【００２０】
このように形成される本発明の薄膜トランジスタの構造は、第１の絶縁膜に嵌設するように設けられた導電膜と、第１の絶縁膜及び導電膜を覆って設けられた第２の絶縁膜と、第２の絶縁膜上に設けられた半導体膜とを有し、絶縁膜と、導電膜とは略同一平面を有していることを特徴とする。
【００２１】
また本発明の薄膜トランジスタは、凹部及び凸部、つまり開口部を有する第１の絶縁膜と、凹部、つまり開口部に設けられた導電膜と、第１の絶縁膜及び導電膜を覆って設けられた第２の絶縁膜と、第２の絶縁膜上に設けられた半導体膜とを有し、導電膜の高さは、凸部の高さと揃っていることを特徴とする。
【００２２】
また上記構造において、開口部の幅が５μｍ〜１００μｍの場合、導電膜の線幅は５μｍ〜１００μｍとなっている。
【００２３】
ボトムゲート型の薄膜トランジスタの場合、絶縁膜に嵌設するように設けられたゲート電極と、絶縁膜及びゲート電極を覆って設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた半導体膜とを有し、絶縁膜と、ゲート電極とは略同一平面を有していることを特徴とする。
【００２４】
また本発明は、凹部及び凸部、つまり開口部を有する絶縁膜と、凹部、つまり開口部に設けられたゲート電極と、絶縁膜及びゲート電極を覆って設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた半導体膜とを有し、ゲート電極の高さは、凸部の高さと揃っていることを特徴とする。
【００２５】
また上記構造において、ゲート電極を形成する領域における、開口部の幅が５μｍ〜２０μｍの場合、ゲート電極の線幅は５μｍ〜２０μｍとなっている。
【００２６】
トップゲート型の薄膜トランジスタの場合、第１の絶縁膜に嵌設するように設けられたソース電極及びドレイン電極と、絶縁膜、ソース電極及びドレイン電極を覆って設けられた第２の絶縁膜と、第２の絶縁膜上に設けられた半導体膜とを有し、絶縁膜と、ソース電極及びドレイン電極とは略同一平面を有していることを特徴とする。
【００２７】
また本発明は、凹部及び凸部、つまり開口部を有する絶縁膜と、凹部、つまり開口部に設けられたソース電極及びドレイン電極と、絶縁膜及びソース電極及びドレイン電極を覆って設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた半導体膜とを有し、ソース電極及びドレイン電極の高さは、凸部の高さと揃っていることを特徴とする。
【００２８】
また上記構造において、ソース電極及びドレイン電極を形成する領域における、開口部の幅が１０μｍ〜４０μｍの場合、ソース電極及びドレイン電極の線幅は１０μｍ〜４０μｍとなっている。
【００２９】
このような薄膜トランジスタにおいて、開口部の深さは１μｍ〜１０μｍ、例えば１．５μｍ〜２．５μｍとすることができ、導電膜の厚膜化を達成することができる。
【００３０】
以上のような薄膜トランジスタを有する、テレビジョン装置を代表とする表示装置、携帯電話機、その他の電子機器を得ることができる。表示装置には、発光素子を有する発光装置、又は液晶素子を有する液晶表示装置が含まれる。
【００３１】
選択的にパターンを形成可能な方法としては、導電膜や絶縁膜などの材料が混入された組成物の液滴（ドットとも表記する）を選択的に吐出（滴下又は噴出）する液滴吐出法を用いることができる。液滴吐出法は、その方式によっては、インクジェット法とも呼ばれる。
【００３２】
このとき、組成物はドット状に吐出したり、ドットが連なった柱状に吐出することがある。また組成物がドット状又は柱状に吐出されることを単に吐出と表記する。すなわち、複数のドットが連続して吐出されるため、ドットとして認識されず線状に吐出されることもあるが、合わせて吐出と表記する。
【００３３】
導電体としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、ビスマス（Ｂｉ）、鉛（Ｐｂ）、インジウム（Ｉｎ）、錫（Ｓｎ）、亜鉛（Ｚｎ）、チタン（Ｔｉ）、若しくはアルミニウム（Ａｌ）、これらからなる合金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いることができる。特に低抵抗な銀、銅を用いるとよい。
【００３４】
また透明導電膜として、インジウム錫酸化物（ＩＴＯ）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（indium zinc oxide）、酸化インジウムに２〜２０％のｆ酸化珪素（ＳｉＯ2）を混合した導電材料（通常「ＩＴＯ−ＳｉＯｘ」と称されるが、ここでは便宜的に「ＩＴＳＯ」又は「ＮＩＴＯ」と呼ぶ。）、有機インジウム、有機スズ等を用いることもできる。
【００３５】
なおこのような導電体を混合して用いることもできる。
【００３６】
組成物中において導電体等の材料が効率よく分散するため、微粒子となる導電体の表面を有機物、又は導電物によりコーティングするとよい。また表面を覆う物質は、積層構造を有してもよい。表面を覆う物質は導電性を有すると好ましいが、たとえ絶縁性の材料を有しても加熱処理等により絶縁性の材料を除去すればよい。特に銅を用いる場合、半導体膜中等に銅が拡散することを防止するため、銅微粒子の表面をニッケル（Ｎｉ）又はニッケルボロン（ＮｉＢ）等の材料で覆うとよい。
【００３７】
また選択的にパターンを形成可能な方法を用いて、絶縁膜の開口部に形成する導電膜以外のパターンは、選択的にパターンを形成可能な方法により形成しなくともよい。一方、全てのパターンを、選択的にパターンを形成可能な方法により形成しても構わない。本発明は、薄膜トランジスタの一工程において絶縁膜間にパターンを形成すれば、本発明の効果を奏することができるからである。
【００３８】
また本発明に係る表示装置である液晶表示装置は、液晶を挟持する二つの基板のうち、一方の基板上に形成された少なくとも一の導電体の周囲には、樹脂、つまり絶縁体が形成されていることを特徴としている。
【００３９】
ここで導電体とは、アクティブマトリクス型液晶表示装置の画素部分や周辺回路部分に用いられるＴＦＴ等の半導体素子に代表される能動素子や、回路に含まれるゲート電極、ゲート配線、容量配線、ソース電極、ドレイン電極、ソース配線、ドレイン配線、画素電極等のあらゆる導電体を指す。
【００４０】
また、導電体の材料としては、導電体の用途、機能、面積等に応じて種々の材料を選択することができるが、代表的なものとして、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、クロム（Ｃｒ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、モリブデン（Ｍｏ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、鉄（Ｆｅ）、チタン（Ｔｉ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、アンチモン鉛、酸化スズ・アンチモン、フッ素ドープ酸化亜鉛、炭素（Ｃ）、グラファイト、グラッシーカーボン、リチウム（Ｌｉ）、ベリリウム（Ｂｅ）、ナトリウム（Ｎａ）、マグネシウム（Ｍｇ）、カリウム（Ｋ）、カルシウム（Ｃａ）、スカンジウム（Ｓｃ）、マンガン（Ｍｎ）、ジルコニウム（Ｚｒ）、ガリウム（Ｇａ）、ニオブ（Ｎｂ）、ナトリウム−カリウム合金、マグネシウム／銅混合物、マグネシウム／銀混合物、マグネシウム／アルミニウム混合物、マグネシウム／インジウム混合物、アルミニウム／酸化アルミニウム混合物、リチウム／アルミニウム混合物等、ハロゲン化銀の微粒子等、又は分散性ナノ粒子、あるいは、透明導電膜として用いられる酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化インジウムに２〜２０％の酸化亜鉛を混合した酸化インジウム亜鉛（ＩＺＯ）、有機インジウム、有機スズ、窒化チタン等を用いることができる。
【００４１】
また、特に透明導電膜として用いられる材料に対しては、珪素（Ｓｉ）又は酸化珪素（ＳｉＯｘ）を、上記導電材料に含有させて用いてもよい。例えば、ＩＴＯに酸化珪素を含有させた導電材料（ＩＴＳＯ）を用いることができる。また、上記導電材料からなる層を積層させて所望の導電膜を形成してもよい。
【００４２】
なお、該導電体としては、上記金属材料等は勿論のこと、ポリシリコンのような半導体材料も含まれるものとする。なお、パッシブ型液晶表示装置の場合には、格子状（縞状）に配置される電極や、配線等も導電体に含まれるものとする。
【００４３】
なおこのような導電体を混合して用いることもできる。
【００４４】
また、樹脂としては、代表的には、ポリイミド、アクリル、又はシリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料等の透明感光性樹脂が挙げられるが、上記導電体のパターンを固定しうる材料であれば、これらに限定されるものではない。また、バックライトを備えた液晶表示ディスプレイのように、光を透過させる必要がある液晶表示装置（透過型液晶表示装置や半透過型液晶表示装置）においては、該樹脂は透光性が優れた材料を用いるのが望ましいが、外光１９１を利用した反射型液晶表示装置の場合には、必ずしも透明である必要はない。なお、該樹脂として、カラーフィルタ機能を備えた材料を用いてもよい。例えば、樹脂に、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の顔料、染料等を混ぜた材料を用いることができる。
【００４５】
なお、上述したシリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料は、シロキサンと呼ばれ、耐熱性平坦化膜又は耐熱性層間膜（ＨＲＩＬ；Ｈｅａｔ  Ｒｅｓｉｓｔａｎｔ  Ｉｎｔｅｒｌａｙｅｒ）の一種である。以後、耐熱性平坦化膜、耐熱性層間膜、耐熱性樹脂又はＨＲＩＬと言うときは、シロキサンを含むものとする。
【００４６】
また、液晶を挟持する二つの基板とは、アクティブマトリクス型液晶表示装置の場合には、ＴＦＴ等の能動素子が形成された素子基板と、対向基板とを指す。また、パッシブ型液晶表示装置の場合には、格子状の電極が形成された基板と、対向基板を指す。
【００４７】
また、本発明に係る液晶表示装置は、液晶を挟持する二つの基板のうち、一方の基板上に形成された少なくとも一の導電体の周囲には、樹脂が形成されており、導電体は、３ｄ遷移元素若しくはその酸化物、窒化物又は酸窒化物を含む層に接して形成されていることを特徴としている。ここで、３ｄ遷移元素としては、Ｔｉ（チタン）、Ｓｃ（スカンジウム）、Ｖ（バナジウム）、Ｃｒ（クロム）、Ｍｎ（マンガン）、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）、Ｃｕ（銅）、Ｚｎ（亜鉛）が挙げられる。
【００４８】
また、本発明に係る液晶表示装置は、能動素子を有する基板と、対向基板との間に液晶が挟持され、能動素子を有する基板上に形成された少なくとも一の導電体の周囲には、樹脂が形成されており、能動素子のチャネル領域となる半導体膜上には、ポリイミド、アクリル、又はシロキサンからなるチャネル保護膜が形成されていることを特徴としている。なお、該導電体は、３ｄ遷移元素若しくはその酸化物、窒化物又は酸窒化物を含む層に接して形成してもよい。
【００４９】
また、本発明に係る液晶表示装置の作製方法は、基板上に、ゲート電極層をパターン形成するための樹脂を形成し、樹脂の間、つまり樹脂に設けられた開口部に、第１の導電材料を含む組成物を吐出することによりゲート電極層を形成し、ゲート電極層上にゲート絶縁膜を形成し、ゲート絶縁膜上に半導体膜を形成し、半導体膜上に不純物元素を含む半導体膜を形成し、不純物元素を含む半導体膜上に、第２の導電材料を含む組成物を吐出することによりソース電極層及びドレイン電極層を形成することによって作製された能動素子を有する基板と、対向基板との間に液晶を挟持させることを特徴としている。
【００５０】
ここで、ゲート電極層は、ゲート電極部とゲート配線部（走査線とも呼ばれる。）からなり、これらは同一層（同一レイヤー）で作製しても、異なる層で作製しても良い。また、ソース、ドレイン電極層についても、ソース、ドレイン電極部とソース、ドレイン配線部（２ｎｄ配線又は信号線とも呼ばれる。）からなり、これらについても、同一レイヤーで作製しても、異なる層で作製しても良い。また、ソース、ドレイン電極又は２ｎｄ配線と画素電極とが、同一レイヤーとなるように作製しても良い。また、ソース、ドレイン電極層についても、ゲート電極層と同様に、パターン形成するための樹脂を形成した後に、樹脂の間、つまり樹脂に設けられた開口部に、第２の導電材料を含む組成物を吐出することにより形成しても良い。
【００５１】
なお、ゲート電極層、ソース、ドレイン電極層とも、その周囲に形成する樹脂は、予め形成しておくのが望ましいが、導電材料と樹脂とを液滴吐出法を用いて同時に、又は適宜時間差を設けて形成しても良い。また、第１及び第２の導電材料は、上記導電材料から適宜採用することができるが、その種類はそれぞれ同じでも異なっていても良い。また、その周囲に設ける樹脂（第１の樹脂、第２の樹脂）についても、それぞれ同じでも異なっていても良い。
【００５２】
なお、上記導電材料を形成する際に用いる液滴吐出法としては、代表的にはインクジェット法が挙げられるが、これに限定されるものではなく、形成する材料の性質に応じて、オフセット印刷法や、スクリーン印刷法等を採用しても構わない。
【００５３】
また、導電材料を形成する前に、上記３ｄ遷移元素若しくはその酸化物、窒化物又は酸窒化物を含む層を形成しておいてもよい。該層は、導電材料の形成前であれば、該導電材料の周囲の樹脂を設ける前に形成しても、設けた後に形成しても良い。
【発明の効果】
【００５４】
絶縁膜に形成された開口部に導電膜を形成することにより、導電膜と絶縁膜の表面を平坦化することができる。その結果、導電膜及び絶縁膜を覆って形成する薄膜の段切れを防止することができる。また、開口部の幅を制御することにより、配線の微細化を達成することができる。さらに、開口部の深さを制御することにより、配線の厚膜化を達成することができる。
【００５５】
また選択的にパターンを形成可能な方法により配線やマスク等のパターンを形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特に選択的にパターンを形成可能な方法によりパターンを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【００５６】
また本発明に係る液晶表示装置は、液晶を挟持する二つの基板のうち、一方の基板上に形成された少なくとも一の導電体の周囲には、樹脂が形成されている構成を有していることにより、該導電体を液滴吐出法によって樹脂の間、つまり樹脂に設けられた開口部に吐出することによって簡単に形成することができ、導電材料も節約することができる。また、液滴吐出法を用いた場合に起こりやすい導電材料を含む組成物の液だれ現象を防止することができるため、良好な導電体のパターンを形成することができ、電極や配線間の短絡を防止することができる。また、液滴吐出法のみで導電材料を吐出した場合、導電材料を含む組成物は主に液状であるため、膜厚を大きくすることが困難とされているが、樹脂の膜厚を制御すれば、液滴吐出法を用いた場合であっても、所望の膜厚の導電体を形成することができる。
【００５７】
また、導電体が、３ｄ遷移元素若しくはその酸化物、窒化物又は酸窒化物を含む層に接して形成されていることにより、導電体と、該層が形成された基板や、他の薄膜との密着性を向上させることができるため、導電体の剥がれを防止することができ、良好な導電パターンを形成することができる。
【００５８】
また、主にアクティブマトリクス型液晶表示装置において用いられるＴＦＴのチャネル領域に設けられるチャネル保護膜として、ポリイミド、アクリル、又はシロキサン等の耐熱性樹脂を用いた構成とすることにより、チャネル保護膜を液滴吐出法によって簡単に形成することができるため、従来のようにパターニングの際にレジストマスクを設ける必要がなく、工程を簡略化することができる。また、チャネル保護膜を設けることにより、チャネル領域の損傷を確実に防止することができ、移動度の高い安定した能動素子を提供することができる。また、該チャネル保護膜を、２層構造、又はそれ以上の多層構造とすることも、上記効果を確保する上で有効である。
【００５９】
また、導電体の周囲に形成される樹脂に顔料等を混ぜたものを採用し、カラーフィルタ機能を持たせることにより、ＴＦＴ素子基板上や、対向基板上に別途カラーフィルタを設ける必要がなく、工程を簡略化することができる。
【００６０】
また、本発明に係る液晶表示装置の作製方法は、基板上に、ゲート電極層をパターン形成するための樹脂を形成し、樹脂の間、つまり樹脂に設けられた開口部に、第１の導電材料を含む組成物を吐出することによりゲート電極層を形成するという構成を有しているため、該導電体を液滴吐出法によって樹脂の間、つまり樹脂に設けられた開口部に吐出することによって簡単に形成することができ、導電材料も節約することができる。また、液滴吐出法を用いた場合に起こりやすい導電材料を含む組成物の液だれ現象を防止することができるため、良好な導電体のパターンを形成することができ、電極や配線間の短絡を防止することができる。また、液滴吐出法のみで導電材料を吐出した場合、導電材料を含む組成物は主に液状であるため、膜厚を大きくすることが困難とされているが、樹脂の膜厚を制御すれば、液滴吐出法を用いた場合であっても、所望の膜厚の導電体を形成することができる。なお、ソース、ドレイン電極や信号線、画素電極等を上記方法によって作製した場合にも、同様の効果を得ることができる。
【００６１】
また、樹脂を形成する前又は形成した後に、３ｄ遷移元素若しくはその酸化物、窒化物又は酸窒化物を含む層を形成することにより、導電体と、該層が形成された基板や、他の薄膜との密着性を向上させることができるため、導電体の剥がれを防止することができ、良好な導電パターンを形成することができる。
【００６２】
また、導電体の周囲に形成される樹脂に顔料等を混ぜたものを採用し、カラーフィルタ機能を持たせることにより、ＴＦＴ素子基板上や、対向基板上に別途カラーフィルタを設ける必要がなく、工程を簡略化することができる。
【００６３】
上述したとおり、本発明を用いることで、液滴吐出法によって工程を簡略化し、材料コストの削減を図ることができ、かつ、スループット、歩留まりの高い液晶表示装置を提供することができる。特に、ガラス基板のサイズが、第６世代（１５００×１８００ｍｍ）、第７世代（２０００×２２００ｍｍ）、若しくはそれ以上の畳６畳分（２７００×３６００ｍｍ）サイズと拡大して行っても、生産性良く、低コストで表示パネルを製造することができる。また、導電材料としての重金属等を含む多量の廃液を処理する必要がなく、環境への配慮という観点からも、本発明は有意である。
【発明を実施するための最良の形態】
【００６４】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００６５】
またＴＦＴはゲート、ソース、ドレインの３端子を有するが、ソース端子（ソース電極）、ドレイン端子（ドレイン電極）に関しては、トランジスタの構造上、明確に区別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極のうち一方を第１の電極、他方を第２の電極とも表記する。
【００６６】
（実施の形態１）
本実施の形態では、薄膜トランジスタの作製方法の一例について説明する。
【００６７】
まず図１（Ａ）に示すように、絶縁表面を有する基板１００を用意する。基板１００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板、バルク半導体膜等を用いることができる。また、ポリエチレン-テレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。特に、半導体膜を結晶化するための加熱工程を要しない非晶質半導体膜を有する薄膜トランジスタを形成する場合、可撓性を有する合成樹脂からなる基板を用いやすい。
【００６８】
また基板の平坦性を高めるため、化学的又は機械的ポリッシング法、いわゆるＣＭＰ（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により、表面研磨してから用いると好ましい。ＣＭＰの研磨剤（スラリー）には、例えば、塩化シリコンガスを熱分解して得られるフュームドシリカ粒子をＫＯＨ添加水溶液に分散したものを用いることができる。
【００６９】
基板１００上に、下地膜１０１を形成する。下地膜は単層構造又は積層構造を有してもよい。下地膜は、基板中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。そのため、アルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素、窒化珪素、窒化酸化珪素、酸化チタン、窒化チタンなどの絶縁膜を用いて下地膜を形成することができる。またチタン等の導電膜を用いて下地膜を形成することもできる。この場合、導電膜は、作製工程における加熱処理等により、酸化される。特に、下地膜の材料は、ゲート電極材料と密着性の高いものを選択するとよい。例えば、ゲート電極にＡｇを用いる場合、酸化チタン（ＴｉＯｘ）からなる下地膜を形成すると好ましい。酸化チタンは、下地膜機能と、密着性向上機能とを併せ持っている。その他の下地膜の材料は、３ｄ遷移元素（Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ）、及びそれらの酸化物、窒化物、酸窒化物を用いることができる。
【００７０】
また下地膜は、不純物が半導体膜へ拡散することが防止できれば、必ずしも設ける必要はない。そのため本実施の形態で示すように、ゲート電極上にゲート絶縁膜を介して半導体膜を形成する場合、ゲート絶縁膜が半導体膜へ不純物の拡散を防止する機能を果たすことができるため、下地膜を設ける必要はない。さらに、基板材料により下地膜を設けると好ましい場合がある。ガラス基板、ステンレス基板又はプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効である。一方、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも下地膜を設ける必要はない。
【００７１】
次いで、下地膜上に絶縁膜１０２を形成する。絶縁膜は、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。無機材料としては、酸化珪素、又は窒化珪素を用いることができる。絶縁膜は、プラズマＣＶＤ法、減圧ＣＶＤ法、液滴吐出法、スピンコーティング法又はディップ法を用いて形成することができる。粘性の高い原料を用いて形成する場合、液滴吐出法、スピンコーティング法、又はディップ法を用いると好ましい。
【００７２】
絶縁膜１０２は、絶縁膜の上面を基準にすると凹部と表現できる領域（以下、凹部と表記する）２０と、絶縁膜の下面を基準にすると凸部と表現できる領域（以下、凸部と表記する）２１とを有している。凹部と凸部は、絶縁膜形成後、所望のマスクを形成し、ドライエッチング法又はウェットエッチング法により開口部（溝）を形成し、凹部及び凸部とすることができる。すなわち、凹部と、凸部とにより、開口部を表すことができる。また選択的に、絶縁膜を凸部２１となる領域に形成してもよい。凹部と凸部の間隔、つまり開口部の幅は、５μｍ〜１００μｍとなるように形成する。特に、液滴吐出法のみでは微細化が難しくなる幅５μｍ〜５０μｍの配線を形成する場合、開口部の幅を５μｍ〜５０μｍとし、該開口部にむかって液滴吐出法により配線を滴下することで、微細化した配線を形成することができる。そのため、微細な配線を得るために、開口部の幅が５μｍ〜５０μｍと細くなるにつれ、本発明は顕著な効果を奏する。
【００７３】
また、凹部と凸部の高低差、つまり開口部の深さは、１μｍ〜１０μｍとなるように形成する。特に、開口部を深くする場合、駆動用回路からの信号を各半導体素子へ入力するための走査線、引き回し配線等の配線を形成するとよい。液滴吐出法のみで形成する配線と比較して、深さ１μｍ〜１０μｍの開口部を形成し、該開口部にむかって液滴吐出法により配線を形成すると、１μｍ〜１０μｍの厚い配線を形成することができるため、配線抵抗やそれに起因する発熱、信号遅延を防止することができ好ましい。
【００７４】
本実施の形態では、ドライエッチングにより所望の領域に開口部を形成し、凹部と凸部を有する絶縁膜を形成する。また、ゲート電極を形成する領域の開口部は、幅５μｍ〜２０μｍとし、走査線を形成する領域の開口部は、幅１０μｍ〜４０μｍ、外部端子へ引き回す配線（図示しない）を形成する領域の開口部は、幅２０μｍ〜１００μｍとなるように形成する。この場合、ゲート電極の幅（チャネル長）が５μｍ〜２０μｍとなっている。また開口部の深さは、１．５μｍ〜２．５μｍとなるように形成する。
【００７５】
このような線幅５μｍ〜１００μｍの配線を形成する場合、液滴量は０．１ｐｌ〜４０ｐｌとし、開口部の深さを満たすように複数回滴下するとよい。
【００７６】
図１（Ｂ）に示すように、絶縁膜１０２の開口部に走査線及びゲート電極として機能する導電膜（それぞれ、走査線、及びゲート電極と表記する）を形成する。
【００７７】
導電膜は、単層構造及び積層構造のいずれを有してもよい。積層構造を有する場合、例えば下層側の第１の導電膜として、液滴吐出法によりＡｇを含む液滴を滴下し、上層側の第２の導電膜として液滴吐出法やスパッタリング法によりＣｕを形成してもよい。Ｃｕのように低抵抗材料を形成することにより、配線抵抗が低減し、配線抵抗に伴う発熱や信号遅延を防止することができる。
【００７８】
また積層構造のゲート電極を形成する手段として、メッキ法を用いてもよい。例えば、電気メッキ法又は無電解メッキ法により、液滴吐出法により形成された第１の導電膜の周りに第２の導電膜を形成してもよい。具体的には電気メッキ処理を行い、液滴吐出法により形成されたＡｇの周りに、Ｃｕを形成することができる。また電流を流す必要のない無電解メッキ処理を行い、液滴吐出法により形成されたＡｇの周りに、Ｃｕを形成してもよい。例えば、図４９に示すように、Ｃｕ１３１０の周りをＡｇ１３１１で覆った粒子（図４９（Ａ））において、Ｃｕ１３１０とＡｇ１３１１の間にＮｉ又はＮｉＢからなるバッファ層１３１２を設けた粒子構造が挙げられる（図４９（Ｂ））。Ｃｕのように低抵抗材料をＡｇの周りに形成する結果、配線抵抗の低減、配線抵抗に伴う発熱や信号遅延を防止することができる。
【００７９】
このとき、基板を金属の溶けた水溶液に浸けることにより、メッキ処理を行うことができる。また大型マザーガラス基板を用いる場合、該基板上に金属の溶けた水溶液を流すことによりメッキ処理を行うことができる。この場合、メッキ処理を行う装置の大型化を防止することができる。
【００８０】
具体的には、まず、Ａｇを含む組成物を液滴吐出法で吐出形成する。この際、線幅が数μｍ〜十数μｍと比較的細い場合に、ゲート配線のような太い配線を形成したい場合には、重ねて吐出形成する必要がある。しかし、Ａｇを形成した後、Ｃｕを含むメッキ液にＡｇが形成された基板を浸す、又は基板上にメッキ液を直接流すことによって、線幅を太くすることができる。特に、吐出形成後の組成物は凹凸が多いため、メッキしやすい。また、Ａｇは高価であるので、Ｃｕメッキを行うことにより、コスト削減にもつながる。なお、本実施の形態の方法で配線を形成する際の導電材料は、この種類に限定されるものではない。
【００８１】
なお、Ｃｕメッキを行った後、導電膜の表面は凹凸が多いため、ＮｉＢ等のバッファ層を設け平滑化を行い、その後、絶縁膜等を形成するのが望ましい。
【００８２】
このように積層構造を用いると、第１の導電膜を微細化して形成する場合、第２の導電膜により配線抵抗を低下することができるため好ましい。またＣｕのように拡散性の高い導電体を形成する場合、拡散を防止するためＣｕを覆うようにバリア膜を形成するとよい。
【００８３】
本実施の形態では、液滴吐出法を用いて、ノズル１０４より、溶媒中に走査線及びゲート電極の材料となる導電体が混入した液滴を滴下して、走査線１０３ａ、及びゲート電極１０３ｂを形成する。なお本実施の形態において、半導体膜等に対するノズルの大きさは、模式的なものであり、実際とは異なる場合がある。また、図１において、走査線及びゲート電極の側面はテーパを有してもよい。この場合、絶縁膜の開口部の側面がテーパを有するように形成すればよい。
【００８４】
そして、溶媒としてテトラデカンを用い、走査線及びゲート電極の材料となる導電体として、Ａｇ2Ｏの微粒子が分散している液滴を滴下する。このようなＡｇ2Ｏは絶縁体であるが、焼成することにより還元され、導電体であるＡｇとなる。
【００８５】
ノズル１０４の径や、液滴の量は、導電体の体積、つまり絶縁膜の凹部、その他液滴の材質である粘性等に基づき設定することができる。
【００８６】
その後、液滴中の溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。具体的には、所定の温度、例えば２００℃〜３００℃で加熱すればよく、好ましくは酸素を有する雰囲気で加熱処理を行う。このときゲート電極表面に凹凸が生じないように加熱温度を設定する。特に本実施の形態のように銀（Ａｇ）を有する液滴を用いる場合、酸素及び窒素を有する雰囲気で加熱処理を行うとよい。例えば、酸素の組成比は、１０〜２５％となるように設定する。すると、液滴の溶媒中に含まれる接着剤等の熱硬化性樹脂などの有機物が分解されるため、有機物を含まない銀（Ａｇ）を得ることができる。その結果、ゲート電極表面の平坦性を高め、比抵抗値を低くすることができる。
【００８７】
またゲート電極は、銀（Ａｇ）以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成することもできる。また導電膜は、液滴吐出法以外に、スパッタリング法、又はプラズマＣＶＤ法により形成することができる。スパッタリング法、又はプラズマＣＶＤ法により形成する導電膜として、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いることができる。
【００８８】
このとき、導電膜の高さと、絶縁膜の凸部の高さを揃えると好ましい。すなわち、絶縁膜及びゲート電極の表面が平坦となると好ましい。そのため、導電体の高さが絶縁膜の凸部の高さより高い場合、平坦化処理を行うとよい。平坦化手段として、ＣＭＰ法を用いて、平坦性が確保できるように表面研磨することができる。またエッチバックにより、導電膜の表面をエッチングし、平坦化してもよい。
【００８９】
また別の平坦化手段として、導電膜の加熱処理前に、気体を噴きつける手段を用いて、導電膜を平坦化することができる。気体を噴きつける手段としては、例えば、基板等の不純物除去に使われているエアナイフを用いることができる。また気体としては、大気、酸素、又は窒素を用いることができる。その結果、導電膜表面に形成されたミクロな凹凸まで平坦化することができる。その後、加熱を行う。
【００９０】
さらに別の手段として、導電膜の加熱処理前に、加圧により導電膜を平坦化することができる。例えば、ホットプレスの原理を利用し、加熱された板を基板上に配置し、加圧しながらプレスする。
【００９１】
一方、加熱処理により、導電膜の体積が収縮し、導電膜の高さが絶縁膜の凸部の高さより低くなる場合、再度、液滴を滴下すればよい。
【００９２】
また絶縁膜１０２と、走査線１０３ａ、及びゲート電極１０３ｂを形成する工程は、液滴吐出法により形成することができる。液滴吐出法による詳細の作製工程は、下記実施の形態で示す。
【００９３】
図１（Ｃ）に示すように、ゲート電極を覆ってゲート絶縁膜１０６として機能する絶縁膜を形成する。
【００９４】
ゲート絶縁膜は、積層構造又は単層構造を有することができる。ゲート絶縁膜としては、酸化珪素、窒化珪素又は窒化酸化珪素等の無機材料からなる絶縁体、又はポリシラザン、ポリビニルアルコール等の有機材料からなる絶縁体を用いることができる。
【００９５】
また本実施の形態のように、銀（Ａｇ）をゲート電極として用いる場合、ゲート絶縁膜には窒化珪素膜を用いると好ましい。酸素を有する絶縁膜を用いると、銀（Ａｇ）と反応し、酸化銀が形成されゲート電極表面が荒れる恐れがあるからである。
【００９６】
ゲート絶縁膜は、プラズマＣＶＤ法、減圧ＣＶＤ法、液滴吐出法、スピンコーティング法又はディップ法を用いて形成することができる。粘性の高い原料を用いて形成する場合、液滴吐出法、スピンコーティング法、又はディップ法を用いると好ましい。
【００９７】
このとき、絶縁膜１０２と、走査線１０３ａ、及びゲート電極１０３ｂとの表面が揃い、平坦化されているため、段切れすることなくゲート絶縁膜を形成することができる。特に、スピンコーティング法、又はディップ法を用いてゲートを形成する場合、表面が平坦化されている本実施の形態の構造は好適である。
【００９８】
図１（Ｄ）に示すように、ゲート絶縁膜上に半導体膜１０８を形成する。半導体膜は、プラズマＣＶＤ法、スパッタリング法、液滴吐出法等により形成することができる。半導体膜の膜厚は２５〜２００ｎｍ（好ましくは３０〜６０ｎｍ）とする。また半導体膜の材料は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【００９９】
また半導体膜は、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有してもよい。特に、０．５ｎｍ〜２０ｎｍの結晶を粒観察することができる微結晶状態はいわゆるマイクロクリスタル（μｃ）と呼ばれている。
【０１００】
ＳＡＳは、非晶質構造と結晶構造（単結晶、多結晶を含む）との中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体である。また短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。そして少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また未結合手（ダングリングボンド）の中和剤として、ＳＡＳは水素或いはハロゲンを１原子％、又はそれ以上含んでいる。
【０１０１】
ＳＡＳは、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種又は複数種の希ガス元素で希釈して用いることによりＳＡＳの形成を容易なものとすることができる。このとき希釈率が１０倍〜１０００倍の範囲となるように、珪化物気体を希釈すると好ましい。またＳｉ2Ｈ6及びＧｅＦ4を用い、ヘリウムガスで希釈する方法を用いてＳＡＳを形成することができる。グロー放電分解による被膜の反応生成は減圧下で行うと好ましく、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えばよい。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すればよい。基板加熱温度は３００度以下が好ましく、１００〜２５０度の基板加熱温度が推奨される。
【０１０２】
また結晶性半導体膜は、非晶質半導体膜を加熱又はレーザー照射により結晶化して形成することができる。また、直接、結晶性半導体膜を形成してもよい。この場合、ＧｅＦ4、又はＦ2等のフッ素系ガスと、ＳｉＨ4、又はＳｉ2Ｈ6等のシラン系ガスとを用い、熱又はプラズマを利用して直接、結晶性半導体膜を形成することができる。
【０１０３】
本実施の形態では、半導体膜１０８として、プラズマＣＶＤ法を用いて、珪素を主成分とする非晶質半導体膜（非晶質珪素膜、アモルファスシリコンとも表記する）を形成する。
【０１０４】
次いで、一導電型を有する半導体膜を形成する。なお一導電型を有する半導体膜を形成すると、半導体膜と電極とのコンタクト抵抗が低くなり好ましいが、必要に応じて設ければよい。一導電型を有する半導体膜は、プラズマＣＶＤ法、スパッタリング法、液滴吐出法等を用いて形成することができる。本実施の形態では、プラズマＣＶＤ法によりＮ型を有する半導体膜１０７を形成する。
【０１０５】
半導体膜１０８と、Ｎ型を有する半導体膜１０７とをプラズマＣＶＤ法により形成する場合、半導体膜と、Ｎ型を有する半導体膜、さらにゲート絶縁膜を連続形成することができる。具体的には、プラズマＣＶＤ装置の処理室内への原料ガスの供給を変化させることにより大気開放することなく、連続形成することができる。その結果、半導体膜と、Ｎ型を有する半導体膜、さらにゲート絶縁膜の各々の界面への不純物付着を防止することができる。
【０１０６】
その後、図示しないがマスクを用いて半導体膜１０８、Ｎ型を有する半導体膜１０７、及びゲート絶縁膜１０６を所望の形状にパターニングする。そのため、所望箇所にマスクを形成し、該マスクを用いてドライエッチング又はウェットエッチングによりパターニングする。マスクは、液滴吐出法又はフォトリソグラフィー法により形成することができる。なお、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となるため液滴吐出法を用いてマスクを形成すると好ましい。さらに液滴吐出法によりマスクを形成すると、フォトリソグラフィー工程の簡略化を行うことができる。すなわち、フォトマスク形成、露光等が不要となり、設備投資コストの削減を達成でき、製造時間を短縮することができる。
【０１０７】
マスク材料として、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性又は非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ポリビニルアルコール、レジスト又はベンゾシクロブテン）を用いることができる。例えばポリイミドを用いて液滴吐出法によりマスクを形成する場合、所望箇所に液滴吐出法によりポリイミドを吐出した後、焼成するため１５０〜３００℃で加熱処理を行うとよい。
【０１０８】
パターニング後、マスクを除去するため、プラズマ処理を行う。なお、マスクは除去せずに絶縁膜として機能させることもできる。
【０１０９】
このように同時にパターニングするため、半導体膜１０８、Ｎ型を有する半導体膜１０７、及びゲート絶縁膜１０６の端部が一致する構造となる。すなわち、半導体膜１０８、Ｎ型を有する半導体膜１０７、及びゲート絶縁膜１０６のそれぞれの端部は、互いの端部を越えないように設けられている。
【０１１０】
図２（Ａ）に示すように、信号線及び電源線１０９ａ、ソース電極及びドレイン電極１０９ｂとして機能する導電膜を形成する。信号線及び電源線１０９ａ、ソース電極及びドレイン電極１０９ｂの線幅は、５μｍ〜１００μｍとなるように形成する。導電膜は、単層構造及び積層構造のいずれを有してもよい。積層構造については、ゲート電極について説明した記載を参照することができる。
【０１１１】
導電膜として、金、銀、銅、アルミニウム、チタン、モリブデン、タングステンもしくはシリコンの元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。また導電膜は液滴吐出法を用いて形成することができる。
【０１１２】
また導電膜は、銀（Ａｇ）以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成することもできる。また導電膜は、液滴吐出法以外に、スパッタリング法、プラズマＣＶＤ法により形成することができる。スパッタリング法、プラズマＣＶＤ法により形成する導電膜として、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いることができる。
【０１１３】
本実施の形態では、液滴吐出法により銀（Ａｇ）を有する液滴を用いて形成する。具体的には、図１（Ｂ）に示したゲート電極と同様にノズル１０４から信号線、電源線、ソース電極及びドレイン電極を形成すればよい。このとき、ソース電極及びドレイン電極の線幅は１０μｍ〜４０μｍとし、信号線又は電源線の線幅は幅５μｍ〜４０μｍとし、外部端子へ引き回す配線（図示しない）の線幅は２０μｍ〜１００μｍとなるように形成する。またこのように液滴吐出法により線幅５μｍ〜１００μｍの配線を形成する場合、液滴量は０．１ｐｌ〜４０ｐｌとする。このとき、ノズルに送られる制御用信号（例えばパルス電圧印加）によって、液滴量を制御することができる。例えば、線幅５μｍとする場合、ノズル１０４からの液滴量は、０．１ｐｌとなるように制御すればよい。但し、配線の被形成面と液滴との接触角でも配線幅は制御することができる。
【０１１４】
本実施の形態において、信号線、電源線、ソース電極及びドレイン電極、を形成する場合であっても、ゲート電極等と同様に、絶縁膜に開口部を形成し、該開口部間に信号線、電源線、ソース電極及びドレイン電極を形成してもよい。
【０１１５】
このとき、信号線及び電源線１０９ａ下には、走査線１０３ａが形成されており、直接信号線及び電源線１０９ａを形成すると、ショートしてしまう。そのため、信号線及び電源線と走査線との交差部に、絶縁膜１１２を形成し、ショートを防止する。該絶縁膜は、上記絶縁膜１０２と同様に形成することができる。本実施の形態では、液滴吐出法によりポリイミドを滴下して形成する。
【０１１６】
その後、液滴の溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。
【０１１７】
さらに、信号線、電源線、ソース電極及びドレイン電極の被形成面上の撥液性を高めるため、撥液処理を行ってもよい。撥液処理としては、フッ素系のシランカップリング剤等を塗布する方法がある。別の撥液処理として、ＣＨＦ3、Ｏ2混合ガス等を用いたプラズマ処理を行ってもよい。
【０１１８】
その後、ソース電極及びドレイン電極をマスクとして、Ｎ型を有する半導体膜１０７をエッチングする。Ｎ型を有する半導体膜が、ソース電極及びドレイン電極を短絡することを防止するためである。このとき、半導体膜１０８が多少エッチングされることがある。
【０１１９】
以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタ１１０、１１１が完成する。このとき薄膜トランジスタ１１０、１１１において、薄膜トランジスタ１１０のソース電極又はドレイン電極１０９ｂと、薄膜トランジスタ１１１のゲート電極は、接続配線を介すことなく直接接続している。
【０１２０】
なお本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられた、所謂ボトムゲート型の薄膜トランジスタである。より詳細には、半導体膜が多少エッチングされている、所謂チャネルエッチ型である。
【０１２１】
以上のように、平坦性を有するように、絶縁膜の開口部に、液滴吐出法を用いて導電膜等を形成することを特徴とする。その結果、導電膜及び絶縁膜を覆って形成する薄膜の段切れを防止することができる。また、開口部の幅を制御することにより、配線の微細化を達成することができる。さらに、開口部の深さを制御することにより、配線の厚膜化を達成することができる。
【０１２２】
また本実施の形態で示した薄膜トランジスタは、少なくとも液滴吐出法により導電膜又はマスクを形成することを特徴とする。そのため、導電膜又はマスクを形成する一工程に液滴吐出法を用いれば、その他の導電膜やマスクを形成する工程は液滴吐出法以外を用いてもよい。一工程に液滴吐出法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特に液滴吐出法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【０１２３】
（実施の形態２）
本実施の形態では、上記薄膜トランジスタを、表示装置、例えば発光装置の画素部に用いる場合を説明する。
【０１２４】
薄膜トランジスタ１１０はスイッチングとして機能し、薄膜トランジスタ１１１は電界発光層の発光輝度を制御する駆動用として機能する。すなわちスイッチングとして機能する薄膜トランジスタ（スイッチング用ＴＦＴ）のソース電極又はドレイン電極と、駆動用として機能する薄膜トランジスタ（駆動用ＴＦＴ）のゲート電極が接続している。
【０１２５】
なお本実施の形態の薄膜トランジスタは、チャネルエッチ型であり、このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。
【０１２６】
図２（Ｂ）に示すように、層間絶縁膜１１３として機能する絶縁膜、及び補助配線、並びに接続配線として機能する導電膜１１４を形成する。補助配線として機能する導電膜は、信号線、電源線、ソース電極及びドレイン電極上に形成する。その結果、配線抵抗の低減、配線抵抗に伴う発熱や信号遅延を防止することができる。特に、信号線、電源線、ソース電極及びドレイン電極の微細化に伴い、配線抵抗等の問題が顕著化してくるため、補助配線を設けると好適である。また接続配線は、薄膜トランジスタ１１１のソース電極又はドレイン電極と、画素電極との接続を確保する。特に、層間絶縁膜１１３により平坦化されているため、画素電極の段切れを防止することができる。その結果、電界発光層に印加される電圧を均一にすることができる。
【０１２７】
層間絶縁膜１１３は、絶縁膜１０２と同様の材料から選択して形成することができる。導電膜１１４は、走査線及びゲート電極と同様の材料から選択して形成することができる。また層間絶縁膜１１３と、導電膜１１４の作製工程は、絶縁膜１０２と、走査線及びゲート電極の作製工程を参照すればよい。例えば、層間絶縁膜形成後、所望のマスクを形成し、ドライエッチング法又はウェットエッチング法により開口部（溝）を形成し、開口部に導電膜１１４を形成することができる。
【０１２８】
層間絶縁膜１１３と、導電膜１１４を形成する工程は、液滴吐出法により形成することができる。例えば、液滴吐出法により、導電膜１１４を柱状に形成し、その後液滴吐出法により層間絶縁膜１１３を形成することができる。また層間絶縁膜をスピンコーティング法等により形成することもできる。その他の液滴吐出法による詳細の作製工程は、下記実施の形態で示す。
【０１２９】
図３（Ａ）に示すように、薄膜トランジスタ１１１のソース電極又はドレイン電極と接続するように画素電極１１５を形成する。
【０１３０】
画素電極は透光性又は非透光性を有する材料から形成する。例えば、透光性を有する場合、ＩＴＯ等を用いることができ、非透光性を有する場合、金属膜を用いることができる。具体的な透光性を有する材料として、インジウム錫酸化物（ＩＴＯ）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ2）を混合したＩＴＳＯ、有機インジウム、有機スズ等を用いることもできる。また非透光性を有する材料として、銀（Ａｇ）以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。本実施の形態では、ＩＴＳＯを用いて画素電極を形成する。
【０１３１】
画素電極は、スパッタリング法又は液滴吐出法により形成することができる。スパッタリング法を用いる場合、メタルマスクを用いて、選択的に画素電極を形成する。一方、液滴吐出法を用いる場合、描画する領域を設定することにより、選択的に画素電極を形成することができる。そのため、メタルマスクを不要とすることができる。
【０１３２】
以上のような画素電極まで設けられた状態のＴＦＴ基板をモジュール用ＴＦＴ基板と表記する。
【０１３３】
本実施の形態では、画素電極１１５が、層間絶縁膜１１３上に形成される構造を説明したが、その他の構造でもよい。例えば、層間絶縁膜を形成しない構造をとることができる。具体的には、薄膜トランジスタ１１０、１１１を形成後、薄膜トランジスタ１１１のソース電極又はドレイン電極上に、画素電極を形成してもよい。また別の構造は、絶縁膜１０２上に画素電極を形成後、薄膜トランジスタ１１０、１１１を形成してもよい。このように、層間絶縁膜を形成しない構造は、半導体素子の薄膜化を達成することができる。また層間絶縁膜に起因する工程不良や動作不良を削減することができる。
【０１３４】
図４には、画素電極まで形成した構造の上面図を示す。図１〜図３における断面図は、図４におけるＡ−Ｂの断面に相当する。絶縁膜１０２と同一レイヤーに走査線１０３ａ及びゲート電極が設けられている。走査線１０３ａの線幅Ｗ１は、スイッチング用ＴＦＴのゲート電極の線幅Ｗ２より大きく形成すると好ましい。ゲート電極Ｗ２の線幅が５μｍ〜２０μｍであるとき、走査線の線幅Ｗ１は２倍程度である１０μｍ〜４０μｍとする。そのため、液滴吐出法により形成する場合、ノズルの径を変えたり、印加パルスの波形を変えると好ましい。また、同一径のノズルで、同一印加パルス波形を用いる場合、複数回に渡って描画し、走査線の線幅Ｗ１を太くすることができる。
【０１３５】
そして、ゲート絶縁膜を介して半導体膜等が設けられている。走査線と、信号線及び電源線１０９ａとの交差部に絶縁膜１１２が設けられ、ソース電極及びドレイン電極と、信号線及び電源線が同一レイヤーに設けられている。ソース電極及びドレイン電極は、半導体膜を覆うように設けられている。また、ソース電極及びドレイン電極の端部は、ゲート電極の端部と重なるように設けられている。これらゲート電極、半導体膜、ソース電極及びドレイン電極を有する薄膜トランジスタ１１０、１１１、具体的にはスイッチング用ＴＦＴ１１０及び駆動用ＴＦＴ１１１が完成する。薄膜トランジスタ１１１のソース電極と接続するように画素電極１１５が設けられている。そして画素電極上に設けられる電界発光層から光が射出する。
【０１３６】
本実施の形態において、駆動用ＴＦＴは非晶質半導体膜を有するため、駆動用ＴＦＴのチャネル幅（Ｗ３）が大きくなるように設計するとよい。
【０１３７】
このような画素構造において、信号線からビデオ信号が入力され、薄膜トランジスタ１１０、１１１を介して電界発光層へ電流が供給される。電界発光層は、電流に応じた輝度で発光する。
【０１３８】
なお図４において、ビデオ信号を保持する容量を設けていないが、薄膜トランジスタのゲート容量などでまかなうことが可能である。特に、非晶質半導体を用いて薄膜トランジスタを形成しているため、薄膜トランジスタのゲート容量でまかなうことができる。
【０１３９】
駆動用ＴＦＴは電流駆動型の素子であるため、画素内のＴＦＴの特性バラツキ、特にＶｔｈバラツキが少ない場合アナログ駆動を用いるとよい。特に、本実施の形態のように、非晶質半導体膜を有するＴＦＴは、特性バラツキが低いため、アナログ駆動を用いると好適である。一方デジタル駆動でも、駆動用ＴＦＴを飽和領域（｜Ｖｇｓ−Ｖｔｈ｜＜｜Ｖｄｓ｜を満たす領域）で動作させることで、一定の電流値を発光素子に供給することができる。
【０１４０】
図３（Ｂ）に示すように、画素電極１１５の端部を覆うように、隔壁又は土手として機能する絶縁膜１１８を形成する。絶縁膜１１８には、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性又は非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン）、シロキサン、ポリシラザン、及びそれらの積層構造を用いることができる。有機材料として、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。例えば、有機材料としてポジ型の感光性アクリルを用いた場合、露光処理により感光性有機樹脂をエッチングすると上端部に曲率を有する開口部を形成することができる。そのため、後に形成する電界発光層等の段切れを防止することができる。
【０１４１】
絶縁膜１１８を形成後、大気圧下又は減圧下で加熱処理を行うと好ましい。加熱温度は、１００℃〜４５０℃、好ましくは２５０℃〜３５０℃で行うとよい。その結果、絶縁膜１１８中又はその表面に吸着している水分を除去することができる。
【０１４２】
なお、画素電極にＩＴＳＯを用いる場合、層間絶縁膜上に窒化珪素膜（図示しない）を形成した後、画素電極１１５を形成すると好ましい。このとき、ＩＴＳＯと窒化珪素膜とは接するように形成する。ＩＴＳＯと窒化珪素膜とにより、電界発光層からの光取り出し効率が向上することがわかっている。
【０１４３】
絶縁膜１１８の開口部に、電界発光層１１９を形成する。絶縁膜１１８に対する加熱処理の後、電界発光層を真空蒸着法又は液滴吐出法で形成することが好ましい。このとき、大気に曝すことなく連続して、絶縁膜の加熱処理から電界発光層の形成までを行うとよい。さらに、これらの工程を減圧下で行うと好ましい。特に液滴吐出法により電界発光層を形成する場合、電界発光層を形成する前に、絶縁膜１１８、特に絶縁膜の開口部に対してプラズマ処理を行ってもよい。プラズマ処理の結果、撥液性又は親液性を制御することができるため、溶媒の選択によって、優先的に絶縁膜の開口部に電界発光層を形成することができるからである。
【０１４４】
電界発光層の材料は、有機材料（低分子又は高分子を含む）、又は有機材料と無機材料の複合材料として用いることができる。また電界発光層は、液滴吐出法、塗布法又は蒸着法により形成することができる。高分子材料は、液滴吐出法又は塗布法が好ましく、低分子材料は蒸着法、特に真空蒸着法が好ましい。本実施の形態では、電界発光層として、低分子材料を真空蒸着法により形成する。
【０１４５】
なお電界発光層が形成する分子励起子の種類としては、一重項励起状態と三重項励起状態が可能である。基底状態は通常一重項状態であり、一重項励起状態からの発光は蛍光と呼ばれる。また、三重項励起状態からの発光は燐光と呼ばれる。電界発光層からの発光とは、どちらの励起状態が寄与する場合も含まれる。さらに、蛍光と燐光を組み合わせて用いてもよく、各ＲＧＢの発光特性（発光輝度や寿命等）により蛍光及び燐光のいずれかを選択することができる。
【０１４６】
詳細な電界発光層は、画素電極１１５側から順に、ＨＩＬ（ホール注入層）、ＨＴＬ（ホール輸送層）、ＥＭＬ（発光層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）の順に積層されている。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとることができる。
【０１４７】
具体的には、ＨＩＬとしてＣｕＰｃやＰＥＤＯＴ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬとしてＢＣＰやＡｌｑ3、ＥＩＬとしてＢＣＰ：ＬｉやＣａＦ2をそれぞれ用いる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応したドーパント（Ｒの場合ＤＣＭ等、Ｇの場合ＤＭＱＤ等）をドープしたＡｌｑ3を用いればよい。
【０１４８】
なお、電界発光層は上記材料に限定されない。例えば、ＣｕＰｃやＰＥＤＯＴの代わりに酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物とα−ＮＰＤやルブレンを共蒸着して形成し、ホール注入性を向上させることもできる。また電子注入層にベンゾオキサゾール誘導体（ＢｚＯＳと示す）を用いてもよい。
【０１４９】
本実施の形態において、電界発光層１１９として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成することができる。液滴吐出法を用いる場合、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、蒸着マスクを用いずに形成することができる。
【０１５０】
さらに各ＲＧＢの電界発光層を形成する場合、カラーフィルターを用いて、高精細な表示を行うこともできる。カラーフィルターにより、各ＲＧＢの発光スペクトルにおけるブロードなピークを鋭くなるように補正できるからである。
【０１５１】
以上、各ＲＧＢの電界発光層を形成する場合を説明したが、単色の発光を示す電界発光層を形成してもよい。この場合であってカラーフィルターや色変換層を組み合わせることによりフルカラー表示を行うことができる。例えば、白色又は橙色の発光を示す電界発光層を形成する場合、カラーフィルターやカラーフィルターと色変換層とを組み合わせたものを設けることによりフルカラー表示を行うことができる。カラーフィルターや色変換層は、例えば第２の基板（封止基板とも表記する）に形成し、基板へ張り合わせればよい。カラーフィルター、及び色変換層のいずれも液滴吐出法により形成することができる。
【０１５２】
もちろん単色の発光を示す電界発光層を形成して単色表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示を行うことができる。エリアカラータイプは、パッシブマトリクス型の構造が適しており、主に文字や記号を表示することができる。
【０１５３】
その後図３（Ｂ）に示すように、電界発光層１１９及び絶縁膜１１８を覆うように発光素子の第２の電極１２０を形成する。
【０１５４】
画素電極（便宜上第１の電極と表記する）１１５及び第２の電極１２０の材料は、仕事関数を考慮して選択する必要がある。そして第１の電極及び第２の電極は、画素構造により、いずれも陽極、又は陰極となりうる。本実施の形態では、第１の電極が接続される薄膜トランジスタ１１１の極性がＮチャネル型であるため、第１の電極を陰極、第２の電極を陽極とすると好ましい。また薄膜トランジスタの極性がｐチャネル型である場合、第１の電極を陽極、第２の電極を陰極とすると好ましい。
【０１５５】
以下に、陽極及び陰極に用いる電極材料について説明する。
【０１５６】
陽極として用いる電極材料としては、仕事関数の大きい（仕事関数４．０eV以上）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体例な材料としては、ＩＴＯ、酸化インジウムに２〜２０%の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ、ＩＴＳＯ、金、白金、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、又は金属材料の窒化物（例えば、窒化チタン等）を用いることができる。
【０１５７】
一方、陰極として用いる電極材料としては、仕事関数の小さい（仕事関数３．８eV以下）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。具体的な材料としては、元素周期律の１族又は２族に属する元素、すなわちリチウムやセシウム等のアルカリ金属、及びマグネシウム、カルシウム、ストロンチウム等、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ2）の他、希土類金属を含む遷移金属を用いて形成することができる。
【０１５８】
また、本実施の形態において陰極材料を透光性とする必要がある場合、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ、ＩＺＯ、ＩＴＳＯ又はその他の透明導電膜（合金を含む）との積層により形成することができる。
【０１５９】
第１の電極又は第２の電極として用いられる陽極材料又は陰極材料を、透光性、又は非透光性とすることにより、電界発光層からの光の射出方向を選択することができる。例えば、第１の電極及び第２の電極を、透光性を有する材料で形成する場合、電界発光層からの光が基板側１７０及び封止基板側１７１へ射出する両面発光型の表示を行うことができる。このとき、光の出射方向とならない側に設けられた非透光性の電極に、反射性の高い導電膜を用いることにより光を有効利用することができる。
【０１６０】
これら第１の電極及び第２の電極は蒸着法、スパッタリング法、又は液滴吐出法等により形成することができる。
【０１６１】
またスパッタリング法により、第２の電極として、例えばＩＴＯ、ＩＴＳＯ、又はそれらの積層体を形成する場合、スパッタリング時、電界発光層にダメージが入る恐れがある。スパッタリングによるダメージを低減するため、酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物が電界発光層の最上面に形成されると好ましい。そのため、ＨＩＬ等として機能する酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）又は酸化チタン（ＴｉＯｘ）等の酸化物を電界発光層の最上面に形成し、第１の電極側から順に、ＥＩＬ（電子注入層）、ＥＴＬ（電子輸送層）、ＥＭＬ（発光層）、ＨＴＬ（ホール輸送層）、ＨＩＬ（ホール注入層）、第２の電極の順に積層すると好適である。すなわち、このように有機材料と無機材料とが混在した電界発光層を形成してもよい。
【０１６２】
特に本実施の形態では、薄膜トランジスタ１１１の極性がＮチャネル型であるため、電子の移動方向を考慮すると、第１の電極を陰極、ＥＩＬ（電子注入層）、ＥＴＬ（電子輸送層）、ＥＭＬ（発光層）、ＨＴＬ（ホール輸送層）、ＨＩＬ（ホール注入層）、第２の電極を陽極とすると好ましい。
【０１６３】
また本実施の形態において、層間絶縁膜を形成するため高い平坦性を有し、電界発光層へ均一に電圧を印加することができ好ましい。
【０１６４】
その後、第２の電極上に保護膜として、スパッタリング法やＣＶＤ法により、窒素を含む絶縁膜、窒素を含む炭素膜（ＣＮｘ）、ＤＬＣ等を形成してもよい。特に、第２の電極にＩＴＳＯを用いる場合、保護膜として窒化珪素膜を形成すると好ましい。またこれら無機材料からなる保護膜上に、スチレンポリマー等の有機材料から成る保護膜を積層してもよい。その結果、水分や酸素の侵入を防止することができる。
【０１６５】
以上のように、平坦性を有するように、絶縁膜の開口部に、液滴吐出法を用いて導電膜等を形成することを特徴とする。その結果、導電膜及び絶縁膜を覆って形成する薄膜の段切れを防止することができる。また、開口部の幅を制御することにより、配線の微細化を達成することができる。さらに、開口部の深さを制御することにより、配線の厚膜化を達成することができる。
【０１６６】
また本実施の形態で示した表示装置の画素部が有する薄膜トランジスタは、少なくとも液滴吐出法により導電膜又はマスクを形成することを特徴とする。そのため、導電膜又はマスクを形成する一工程に液滴吐出法を用いれば、その他の導電膜やマスクを形成する工程は液滴吐出法以外を用いてもよい。一工程に液滴吐出法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特に液滴吐出法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【０１６７】
（実施の形態３）
本実施の形態では、上記実施の形態と異なる方法により薄膜トランジスタを作製する例を説明する。具体的には、チャネル形成領域となる半導体膜上に絶縁膜が設けられた構造が異なり、その他の薄膜トランジスタの構造は上記実施の形態と同様であるため説明を省略する。
【０１６８】
図１０（Ａ）に示すように、上記実施の形態と同様に、基板１００上に下地膜１０１を形成し、下地膜１０１上に絶縁膜１０２を形成し、さらに走査線１０３ａ、及びゲート電極を形成し、絶縁膜、走査線、及びゲート電極を覆うようにゲート絶縁膜を形成する。その後、ゲート絶縁膜を介して半導体膜を形成する。このとき、絶縁膜１０２と、走査線１０３ａ、及びゲート電極１０３ｂとの表面が揃い、平坦化されているため、段切れすることなくゲート絶縁膜を形成することができる。
【０１６９】
その後、チャネル形成領域となる半導体膜上に、保護膜として機能する絶縁膜１４０を形成する。絶縁膜１４０は、酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いることができる。そして絶縁膜１４０は、液滴吐出法、プラズマＣＶＤ法、又はスパッタリング法等により形成することができる。プラズマＣＶＤ法等により全面に絶縁膜を形成するとき、フォトリソグラフィー工程により所望の形状にパターニングする。フォトリソグラフィー工程として、例えば、レジスト等のマスク材を塗布し、ゲート電極をマスクとして、裏面から露光することにより、所望の形状のマスクを形成し、該マスクを用いて絶縁膜をパターニングすることができる。このように、プラズマＣＶＤ法により絶縁膜１４０を形成する場合、半導体膜、保護膜として機能する絶縁膜、さらにゲート絶縁膜を連続形成することができる。
【０１７０】
また液滴吐出法により絶縁膜１４０を形成する場合、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となり好ましい。さらに液滴吐出法により絶縁膜を形成すると、フォトリソグラフィー工程の省略を行うことができる。その結果、フォトマスクが不要となり、設備投資コストの削減、コストの削減を達成することができる。さらにフォトリソグラフィー工程を省略できるため、製造時間を短縮することができる。そのため本実施の形態では、液滴吐出法を用いてポリイミド又はポリビニルアルコール等を滴下して絶縁膜１４０を形成する。
【０１７１】
その後、絶縁膜１４０を介して、半導体膜上に一導電型を有する半導体膜を形成する。上記実施の形態と同様に、ｎ型を有する半導体膜を形成する。
【０１７２】
上記実施の形態と同様に、ソース電極及びドレイン電極と同一レイヤーにおいて信号線及び電源線１０９ａを形成する。信号線及び電源線と走査線との交差部に、絶縁膜１１２を形成し、ショートを防止する。該絶縁膜は、上記絶縁膜１０２と同様に形成することができる。本実施の形態では、液滴吐出法によりポリイミドを滴下して形成する。
【０１７３】
その後、ソース電極及びドレイン電極をマスクとして、Ｎ型を有する半導体膜をエッチングする。Ｎ型を有する半導体膜が、ソース電極及びドレイン電極を短絡することを防止するためである。このとき、絶縁膜１４０により、半導体膜がエッチングされることを防止できる。
【０１７４】
以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタ１１０、１１１が完成する。このとき薄膜トランジスタ１１０、１１１において、薄膜トランジスタ１１０のソース電極又はドレイン電極１０９ｂと、薄膜トランジスタ１１１のゲート電極は、接続配線を介すことなく直接接続している構造は、上記実施の形態と同様である。特に表示装置の画素部にこれら薄膜トランジスタを形成する場合、薄膜トランジスタ１１０はスイッチングとして機能し、薄膜トランジスタ１１１は電界発光層の発光輝度を制御する駆動用として機能する。
【０１７５】
本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられた、所謂ボトムゲート型の薄膜トランジスタである。より詳細には、半導体膜上に保護膜が設けられている、所謂チャネル保護型である。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。
【０１７６】
その後、上記実施の形態と同様に、層間絶縁膜１１３及び導電膜１１４、画素電極１１５を形成する。このようにして、画素電極まで設けられたモジュール用ＴＦＴ基板が完成する。
【０１７７】
次いで、上記実施の形態と異なり、画素電極１１５の端部を覆うように樹脂１４１を形成する。樹脂１４１はブラックマトリクスとして機能させるため、黒色を有し、例えばクロムを有する樹脂から形成する。樹脂１４１は、フォトリソグラフィー法によりパターニングして形成したり、液滴吐出法により形成することができる。本実施の形態では、液滴吐出法により、樹脂の材料が混在する液滴を吐出して樹脂１４１を形成する。このとき、樹脂１４１を画素電極の周囲をアライメント用のマーカーとして、描画することができる。
【０１７８】
その後、樹脂１４１上に、土手又は隔壁として機能する絶縁膜１１８を形成する。絶縁膜１１８の材料や作製工程は、上記実施の形態を参照すればよい。絶縁膜１１８を液滴吐出法により形成する場合、樹脂１４１をアライメント用のマーカーとして、描画することができる。
【０１７９】
次いで、上記実施の形態と同様に、電界発光層１１９、第２の電極１２０を形成する。
【０１８０】
また土手又は隔壁として機能できるような高さに、樹脂１４１を形成する場合、絶縁膜１１８は形成する必要はない。
【０１８１】
またチャネル保護型の薄膜トランジスタに代えて、上記実施の形態で示したチャネルエッチ型の薄膜トランジスタとしてもよい。もちろん、上記実施の形態と同様に、樹脂１４１を形成することなく絶縁膜１１８、電界発光層１１９、第２の電極１２０を形成してもよい。すなわち、本実施の形態は上記実施の形態と自由に組み合わせることができる。
【０１８２】
以上のように、平坦性を有するように、絶縁膜の開口部に、液滴吐出法を用いて導電膜等を形成することを特徴とする。その結果、導電膜及び絶縁膜を覆って形成する薄膜の段切れを防止することができる。また、開口部の幅を制御することにより、配線の微細化を達成することができる。さらに、開口部の深さを制御することにより、配線の厚膜化を達成することができる。
【０１８３】
また本実施の形態で示した薄膜トランジスタは、少なくとも液滴吐出法により導電膜又はマスクを形成することを特徴とする。そのため、導電膜又はマスクを形成する一工程に液滴吐出法を用いれば、その他の導電膜やマスクを形成する工程は液滴吐出法以外を用いてもよい。一工程に液滴吐出法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特に液滴吐出法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【０１８４】
（実施の形態４）
本実施の形態では、上記実施の形態と異なる方法により薄膜トランジスタを作製する例を説明する。具体的には、半導体膜とゲート絶縁膜とを同時にパターニングすることなく薄膜トランジスタを形成する点が異なり、その他の薄膜トランジスタの構造及び工程は上記実施の形態と同様であるため説明を省略する。
【０１８５】
図１１（Ａ）に示すように、上記実施の形態と同様に、基板１００上に下地膜１０１を形成し、絶縁膜１０２及び走査線１０３ａ、並びにゲート電極を形成し、絶縁膜、走査線、及びゲート電極を覆うようにゲート絶縁膜を形成する。このとき、絶縁膜１０２と、走査線１０３ａ、及びゲート電極１０３ｂとの表面が揃い、平坦化されているため、段切れすることなくゲート絶縁膜を形成することができる。ゲート絶縁膜を介して半導体膜、及びＮ型を有する半導体膜を形成する。その後、所望の形状に半導体膜、及びＮ型を有する半導体膜をパターニングする。このときゲート絶縁膜はエッチングしないように制御する。
【０１８６】
その後、信号線及び電源線１０９ａ、ソース電極並びにドレイン電極を同一レイヤーに形成する。本実施の形態は、上記実施の形態と異なり半導体膜及びＮ型を有する半導体膜と同時にゲート絶縁膜をエッチングしないため、走査線と、信号線又は電源線との交差部には、ゲート絶縁膜が形成されている。そのため、絶縁膜１１２を形成する必要がない。
【０１８７】
その後、ソース電極及びドレイン電極をマスクとして、Ｎ型を有する半導体膜をエッチングする。Ｎ型を有する半導体膜が、ソース電極及びドレイン電極を短絡することを防止するためである。このとき、半導体膜１０８が多少エッチングされることがある。
【０１８８】
以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタ１１０、１１１が完成する。特に表示装置の画素部にこれら薄膜トランジスタを形成する場合、薄膜トランジスタ１１０はスイッチングとして機能し、薄膜トランジスタ１１１は電界発光層の発光輝度を制御する駆動用として機能する。
【０１８９】
本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられた、所謂ボトムゲート型の薄膜トランジスタである。より詳細には、半導体膜が多少エッチングされている、所謂チャネルエッチ型である。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。
【０１９０】
チャネルエッチ型の薄膜トランジスタに代えて、上記実施の形態で示したチャネル保護型の薄膜トランジスタとしてもよい。すなわち、本実施の形態は上記実施の形態と自由に組み合わせることができる。
【０１９１】
図１１（Ｂ）に示すように、上記実施の形態と同様に、層間絶縁膜１１３及び導電膜１１４を形成する。このとき薄膜トランジスタ１１０、１１１において、薄膜トランジスタ１１０のソース電極又はドレイン電極１０９ｂと、薄膜トランジスタ１１１のゲート電極とを接続するため、ゲート絶縁膜に開口部を形成する。薄膜トランジスタ１１０のソース電極又はドレイン電極１０９ｂと、薄膜トランジスタ１１１のゲート電極とを接続するための接続配線として、開口部には導電膜１１４を形成する。またソース電極又はドレイン電極を形成することにより、接続配線を介すことなく、薄膜トランジスタ１１０のソース電極又はドレイン電極１０９ｂと、薄膜トランジスタ１１１のゲート電極と接続してもよい。
【０１９２】
その後、上記実施の形態と同様に、画素電極１１５を形成する。このようにして、画素電極まで設けられたモジュール用ＴＦＴ基板が完成する。
【０１９３】
その後、土手又は隔壁として機能する絶縁膜１１８、電界発光層１１９、第２の電極１２０を形成する。絶縁膜、電界発光層、及び第２の電極の材料や作製工程は、上記実施の形態を参照すればよい。
【０１９４】
また、上記実施の形態で示したように、ブラックマトリクスとして機能する樹脂を形成してもよい。すなわち、本実施の形態は上記実施の形態と自由に組み合わせることができる。
【０１９５】
以上のように、平坦性を有するように、絶縁膜の開口部に、液滴吐出法を用いて導電膜等を形成することを特徴とする。その結果、導電膜及び絶縁膜を覆って形成する薄膜の段切れを防止することができる。また、開口部の幅を制御することにより、配線の微細化を達成することができる。さらに、開口部の深さを制御することにより、配線の厚膜化を達成することができる。
【０１９６】
また本実施の形態で示した薄膜トランジスタは、少なくとも液滴吐出法により導電膜又はマスクを形成することを特徴とする。そのため、導電膜又はマスクを形成する一工程に液滴吐出法を用いれば、その他の導電膜やマスクを形成する工程は液滴吐出法以外を用いてもよい。一工程に液滴吐出法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特に液滴吐出法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【０１９７】
（実施の形態５）
本実施の形態では、上記実施の形態と異なる方法により薄膜トランジスタを作製する例を説明する。具体的には、半導体膜の下側に、ゲート電極、及びソース電極並びにドレイン電極を設ける構造が異なり、その他の薄膜トランジスタの構造及び作製工程は上記実施の形態と同様であるため説明を省略する。
【０１９８】
図１２（Ａ）に示すように、上記実施の形態と同様に、基板１００上に下地膜１０１を形成し、絶縁膜１０２を形成する。上記実施の形態と異なり、絶縁膜１０２間には信号線及び電源線１０９ａ、及びソース電極並びにドレイン電極１０９ｂとして機能する導電膜１０９を形成する。
【０１９９】
本実施の形態では、ドライエッチングにより所望の領域に開口部を形成し、凹部と凸部を有する絶縁膜を形成する。また、ソース電極及びドレイン電極を形成する領域の開口部は、幅１０μｍ〜４０μｍとし、信号線又は電源線を形成する領域の開口部は、幅５μｍ〜４０μｍ、外部端子へ引き回す配線（図示しない）を形成する領域の開口部は、幅２０μｍ〜１００μｍとなるように形成する。また開口部の深さは、１．５μｍ〜２．５μｍとなるように形成する。
【０２００】
このような線幅５μｍ〜１００μｍの配線を形成する場合、液滴量は０．１ｐｌ〜４０ｐｌとし、開口部の深さを満たすように複数回滴下するとよい。
【０２０１】
上記実施の形態と同様に、導電膜１０９の高さと、絶縁膜の凸部の高さを揃えると好ましい。そのため、導電膜１０９の高さが絶縁膜の凸部の高さより高い場合、平坦化処理を行うとよい。
【０２０２】
一方、加熱処理により、導電膜の体積が収縮し、導電膜１０９の高さが絶縁膜の凸部の高さより低くなる場合、再度、液滴を滴下すればよい。
【０２０３】
その後、絶縁膜１０２及び導電膜１０９を覆うように絶縁膜１３６を形成すると好ましい。絶縁膜１３６は、酸化珪素又は窒化珪素から形成することができる。特に本実施の形態のように、導電膜１０９に銀（Ａｇ）を用いる場合、酸素を有する絶縁膜を用いると、銀（Ａｇ）と反応し、酸化銀が形成されゲート電極表面が荒れる恐れがあるため、絶縁膜１３６は窒化珪素から形成するとよい。
【０２０４】
次いで、半導体膜１０８を形成し、所望の形状にパターニング後、半導体膜を覆うようにゲート絶縁膜１０６を形成する。半導体膜、及びゲート絶縁膜の材料及び作製工程は、上記実施の形態を参照することができる。
【０２０５】
図１２（Ｂ）に示すように、絶縁膜１３６及びゲート絶縁膜１０６をエッチングして開口部を形成する。開口部には、ゲート電極１０３ｂとして機能する導電膜を形成する。ゲート電極と同一レイヤーに走査線１０３ａとして機能する導電膜を形成する。これら導電膜１０３は、上記実施の形態を参照して形成することができる。
【０２０６】
このとき、ゲート電極の線幅は５μｍ〜２０μｍとし、走査線の線幅は幅１０μｍ〜４０μｍとし、外部端子へ引き回す配線（図示しない）の線幅は２０μｍ〜１００μｍとなるように形成する。この場合、ゲート電極の幅（チャネル長）が５μｍ〜２０μｍとなっている。またこのように液滴吐出法により線幅５μｍ〜１００μｍの配線を形成する場合、液滴量は０．１ｐｌ〜４０ｐｌとする。このとき、ノズルに送られる制御用信号（例えばパルス電圧印加）によって、液滴量を制御することができる。例えば、線幅５μｍとする場合、ノズル１０４からの液滴量は、０．１ｐｌとなるように制御すればよい。但し、配線の被形成面と液滴との接触角でも配線幅は制御することができる。
【０２０７】
本実施の形態において、ゲート電極、及び走査線を形成する場合であっても、ソース電極及びドレイン電極等と同様に、絶縁膜に開口部を形成し、該開口部間にゲート電極、及び走査線を形成してもよい。
【０２０８】
以上のように、ゲート電極まで設けられた薄膜トランジスタ１１０、１１１が完成する。このとき薄膜トランジスタ１１０、１１１において、薄膜トランジスタ１１０のソース電極又はドレイン電極１０９ｂと、薄膜トランジスタ１１１のゲート電極は、接続配線を介すことなく、薄膜トランジスタ１１１が有するゲート電極により接続している。特に表示装置の画素部にこれら薄膜トランジスタを形成する場合、薄膜トランジスタ１１０はスイッチングとして機能し、薄膜トランジスタ１１１は電界発光層の発光輝度を制御する駆動用として機能する。
【０２０９】
本実施の形態の薄膜トランジスタは、半導体膜より上方にゲート電極が設けられた、所謂トップゲート型の薄膜トランジスタである。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。
【０２１０】
また別の開口部には、画素電極１１５を形成する。画素電極１１５は、上記実施の形態を参照して形成することができる。本実施の形態では、上記実施の形態と異なり、層間絶縁膜１１３及び導電膜１１４を形成しない。そのため、半導体素子を薄膜化することができる。
【０２１１】
トップゲート型の薄膜トランジスタに代えて、図２１に示すように、上記実施の形態で示したボトムゲート型の薄膜トランジスタとしてもよい。図２１においてチャネルエッチ型の薄膜トランジスタを用いてＴＦＴ基板を形成している。すなわち、本実施の形態は上記実施の形態と自由に組み合わせることができる。
【０２１２】
このようにして、画素電極まで設けられたモジュール用ＴＦＴ基板が完成する。
【０２１３】
図１２（Ｃ）に示すように、土手又は隔壁として機能する絶縁膜１１８、電界発光層１１９、及び第２の電極１２０を形成する。絶縁膜、電界発光層、及び第２の電極は、上記実施の形態を参照して形成することができる。特に本実施の形態のように、銀（Ａｇ）をゲート電極として用いる場合、ゲート電極を覆って、窒化珪素からなる絶縁膜（図示しない）を形成すると好ましい。酸素を有する絶縁膜と銀（Ａｇ）を有するゲート電極とが接すると、銀（Ａｇ）と反応し、酸化銀が形成されゲート電極表面が荒れる恐れがあるからである。
【０２１４】
また、上記実施の形態で示したように、ブラックマトリクスとして機能する樹脂を、絶縁膜１１８の下方に形成してもよい。すなわち、本実施の形態は上記実施の形態と自由に組み合わせることができる。
【０２１５】
以上のように、平坦性を有するように、絶縁膜の開口部に、液滴吐出法を用いて導電膜等を形成することを特徴とする。その結果、導電膜及び絶縁膜を覆って形成する薄膜の段切れを防止することができる。また、開口部の幅を制御することにより、配線の微細化を達成することができる。さらに、開口部の深さを制御することにより、配線の厚膜化を達成することができる。
【０２１６】
また本実施の形態で示した薄膜トランジスタは、少なくとも液滴吐出法により導電膜又はマスクを形成することを特徴とする。そのため、導電膜又はマスクを形成する一工程に液滴吐出法を用いれば、その他の導電膜やマスクを形成する工程は液滴吐出法以外を用いてもよい。一工程に液滴吐出法を用いれば、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特に液滴吐出法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【０２１７】
（実施の形態６）
本実施の形態では、カラーフィルターを設けたモジュール用ＴＦＴ基板について説明する。
【０２１８】
図１３（Ａ）に示すように、例えば実施の形態１に基づき、薄膜トランジスタ１１０、１１１を形成する。このような薄膜トランジスタが複数設けられた基板をＴＦＴ基板と表記する。
【０２１９】
本実施の形態では、絶縁膜１０２の開口部であって、電界発光層の下方にカラーフィルター１３５を形成する。カラーフィルターは、各ＲＧＢ色を有する有機材料から形成される。またカラーフィルターは、液滴吐出法、又はフォトリソグラフィー法により形成することができる。本実施の形態では、導電膜１０３を液滴吐出法で形成するとき、カラーフィルターの材料が混入された液滴を吐出してカラーフィルターを形成する。
【０２２０】
さらに各ＲＧＢの電界発光層を形成する場合、カラーフィルターにより、各ＲＧＢの発光スペクトルにおけるブロードなピークを鋭くなるように補正することができる。
【０２２１】
その後、上記実施の形態と同様に、画素電極１１５を形成し、モジュール用ＴＦＴ基板が完成する。次いで、電界発光層、及び第２の電極を、上記実施の形態を参照して形成することができる。
【０２２２】
図１３（Ｂ）は、カラーフィルター１３５を層間絶縁膜１１３の開口部に形成する構造が、図１３（Ａ）と異なっている。またさらに、薄膜トランジスタ１１０のソース電極又はドレイン電極と、薄膜トランジスタ１１１のゲート電極とを接続するように、補助配線として機能する導電膜１１４を形成している構造が図１３（Ａ）と異なっている。接続領域上に導電膜１１４を形成することにより、コンタクト不良を低減することができる。
【０２２３】
チャネルエッチ型の薄膜トランジスタに代えて、上記実施の形態３乃至５で示したチャネル保護型、又はトップゲート型の薄膜トランジスタとしてもよい。また、上記実施の形態で示したように、ブラックマトリクスとして機能する樹脂を、土手又は隔壁として機能する絶縁膜の下方に形成してもよい。またさらに、層間絶縁膜１１３及び導電膜１１４を形成せずに、土手又は隔壁として機能する絶縁膜を形成してもよい。その結果、半導体素子の薄膜化を達成することができる。
【０２２４】
以上のように、本実施の形態は上記実施の形態と自由に組み合わせることができる。
【０２２５】
（実施の形態７）
本実施の形態では、上記実施の形態に示したモジュール用基板を封止する構造の一例について説明する。
【０２２６】
図１４（Ａ）は、封止されたモジュール用基板の断面図を示しており、シール剤１５３により、基板１００と対向基板１５１とが張り合わせられている。シール剤は、熱硬化樹脂又は紫外線硬化樹脂からなり、圧力を加えながら加熱したり、紫外線を照射して第１の基板と第２の基板とを接着、固定させる。例えば、シール剤としてエポキシ系樹脂を用いることができる。シール剤には、スペーサが混入されており、基板１００と対向基板１５１との間隔、いわゆるギャップを保持している。スペーサとしては、球状又は柱状の形状を有しているものが使用され、本実施の形態では、円柱状のスペーサを使用し、円の直径がギャップとなる。対向基板には、乾燥剤１５２を設けてもよい。乾燥剤により、水分や酸素の侵入を防止することができる。またさらに、対向基板にカラーフィルターを形成してもよい。カラーフィルターにより、各ＲＧＢの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるからである。電界発光層からの光が基板側１７０及び封止基板側１７１へ射出する両面発光型の表示を行う場合、両基板へカラーフィルターを設けてもよい。
【０２２７】
対向基板１５１で封止すると、第２の電極１２０との間に空間が形成される。空間には、不活性ガス、例えば窒素ガスを充填したり、吸水性の高い材料を形成して、さらに水分や酸素の侵入の防止を高めることができる。また透光性を有し、吸水性の高い樹脂を形成してもよい。透光性を有する樹脂により、発光素子からの光が第２の基板側へ出射される場合であっても、透過光を低減することなく形成することができる。
【０２２８】
本実施の形態において、上記実施の形態で示したように、非晶質半導体膜を用いて薄膜トランジスタを形成しており、動作速度を考慮すると、信号線駆動回路又は走査線駆動回路は、ＩＣチップ１６２により形成する。このような駆動回路は、ＴＡＢ方式により実装される場合と、画素部の周辺にＣＯＧ方式により実装される。また、ＳＡＳを用いて薄膜トランジスタを形成する場合、走査線駆動回路のみを基板上に一体形成し信号線駆動回路を別途ドライバＩＣとして実装することができる。
【０２２９】
次に、信号線駆動回路６０５及び走査線駆動回路６０４ａ、６０４ｂの実装について、図２２を用いて具体的に説明する。
【０２３０】
図２２（Ａ）に示すように、画素部６０３の周辺に信号線駆動回路６０５、及び走査線駆動回路６０４ａ、６０４ｂを実装する。図２２（Ａ）では、信号線駆動回路６０５、及び走査線駆動回路６０４ａ、６０４ｂ等として、ＣＯＧ方式により、基板１００上にＩＣチップ１６２を実装する。そして、ＦＰＣ（フレキシブルプリントサーキット）１６１を介して、ＩＣチップと外部回路とを接続する。
【０２３１】
また、図２２（Ｂ）に示すように、ＳＡＳや結晶性半導体でＴＦＴを形成する場合、画素部６０３と走査線駆動回路６０４等を基板上に一体形成し、信号線駆動回路６０５等を別途ＩＣチップとして実装する場合がある。図２２（Ｂ）において、信号線駆動回路６０５として、ＣＯＧ方式により、基板１００上にＩＣチップ１６２を実装する。そして、ＦＰＣ１６１を介して、ＩＣチップと外部回路とを接続する。
【０２３２】
またさらに図２２（Ｃ）に示すように、ＣＯＧ方式に代えて、ＴＡＢ方式により信号線駆動回路６０５等を実装する場合がある。そして、ＦＰＣ１６１を介して、ＩＣチップと外部回路とを接続する。図２２（Ｃ）において、信号線駆動回路をＴＡＢ方式により実装しているが、走査線駆動回路をＴＡＢ方式により実装してもよい。
【０２３３】
ＩＣチップをＴＡＢ方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。
【０２３４】
ＩＣチップは、シリコンウェハを用いて形成するが、ICチップの代わりにガラス基板上にＩＣを形成したＩＣ（以下、ドライバＩＣと表記する）を設けてもよい。ＩＣチップは、円形のシリコンウェハからＩＣチップを取り出すため、母体基板形状に制約がある。一方ドライバＩＣは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバＩＣの形状寸法は自由に設定することができる。例えば、ドライバＩＣの長辺の長さを１５〜８０ｍｍとして形成すると、ＩＣチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。
【０２３５】
ドライバＩＣは、基板上に形成された結晶質半導体を用いて形成することができ、結晶質半導体は連続発振型のレーザー光を照射することで形成するとよい。連続発振型のレーザー光を照射して得られる半導体膜は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体膜を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバＩＣに好適である。
【０２３６】
本実施の形態では、ＩＣチップ１６２により形成される信号線駆動回路は、ＴＡＢ方式によりＦＰＣ１６１上に設置され、異方性導電膜１６０を介して薄膜トランジスタ１１０、１１１と接続する。また加圧や加熱により異方性導電膜を接着するときに、基板のフレキシブル性や加熱による軟化のため、クラックが生じないように注意する。このようにして接続されたＩＣチップから、ビデオ信号やクロック信号を受け取る。
【０２３７】
図５０を用いて、ドライバＩＣをＣＯＧで実装する断面構成を説明する。図５０（Ａ）はＴＦＴ基板１２００に、ドライバＩＣ１０６０が異方性導電材を用いて実装された構造を示す。ＴＦＴ基板１２００上には画素領域１０１１、信号線側入力端子１０４０（走査線入力端子１１０３であっても同様である。）を有している。対向基板１２２９はシール材１２２６でＴＦＴ基板１２００と接着されており、その間に液晶層１０２３が形成されている。また発光装置の場合、電界発光層が形成されている。
【０２３８】
信号線側入力端子１０４０には、ＦＰＣ１８１２が異方性導電材で接着されている。異方性導電材は樹脂１８１５と表面にＡｕなどがメッキされた数十〜数百μｍ径の導電性粒子１８１４から成り、導電性粒子１８１４により信号線側入力端子１０４０とＦＰＣ１８１２に形成された配線１８１３とが電気的に接続される。ドライバＩＣ１０６０も、異方性導電材でＴＦＴ基板１２００に接着され、樹脂１８１１中に混入された導電性粒子１８１０により、ドライバＩＣ１０６０に設けられた入出力端子１８０９と信号線側入力端子１０４０と電気的に接続される。
【０２３９】
また、図５０（Ｂ）で示すように、ＴＦＴ基板１２００にドライバＩＣ１０６０を接着材１８１６で固定して、Ａｕワイヤ１８１７によりドライバＩＣの入出力端子と引出線または接続配線とを接続しても良い。そして封止樹脂１８１８で封止する。なお、ドライバＩＣの実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法を用いることができる。
【０２４０】
ドライバＩＣの厚さは、対向基板と同じ厚さとすることで、両者の間の高さはほぼ同じものとなり、表示装置全体としての薄型化に寄与する。また、それぞれの基板を同じ材質のもので作製することにより、この表示装置に温度変化が生じても熱応力が発生することなく、ＴＦＴで作製された回路の特性を損なうことはない。その他にも、本実施形態で示すようにＩＣチップよりも長尺のドライバＩＣで駆動回路を実装することにより、１つの画素領域に対して、実装されるドライバＩＣの個数を減らすことができる。
【０２４１】
以上のようにして、表示装置の画素部が形成されたパネル（表示パネル）に駆動回路を組み入れることができる。
【０２４２】
図１４（Ｂ）には、図１４（Ａ）と異なり、対向基板を用いずに封止する場合を示す。その他の構造は同様であるため、説明を省略する。
【０２４３】
図１４（Ｂ）には、第２の電極１２０を覆って、保護膜１５５が設けられている。第２の保護膜として、エポキシ樹脂、ウレタン樹脂、又はシリコーン樹脂等の有機材料を用いることができる。また第２の保護膜は、液滴吐出法によりポリマー材料を滴下して形成してもよい。本実施の形態では、ディスペンサを用いてエポキシ樹脂を吐出し、乾燥させる。さらに保護膜上に、対向基板を設けてもよい。
【０２４４】
このように対向基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。
【０２４５】
図１８（Ａ）には、図１４に示す封止された発光装置の上面からみた外観を示し、ＦＰＣを介してコントロール回路６０１ａ及び電源回路６０２が実装されている。図１８（Ａ）におけるＤ−Ｄ’の断面図が図１４に相当しており、基板１００上には、上記実施の形態で示したように発光素子が各画素に設けられた画素部６０３が設けられている。もちろん、発光素子に代えて液晶素子を設けてもよい。画素部６０３が有する薄膜トランジスタは、上記実施の形態のよう形成することができる。
【０２４６】
図１８において画素部６０３が有する画素を選択する走査線駆動回路６０４と、選択された画素にビデオ信号を供給する信号線駆動回路６０５とはＩＣチップを用いて形成され、ＴＡＢ方式により実装されている。実装するＩＣの長辺、短辺の長さやその個数は、本実施の形態に限定されない。また上述のように、走査線駆動回路や信号線駆動回路は、薄膜トランジスタの結晶状態によって画素部と一体形成することができる。例えば、走査線駆動回路が有するバッファ回路を同一基板上に一体形成することができる。
【０２４７】
プリント基板６０７にはコントロール回路６０１ａ、電源回路６０２、映像信号処理回路６０９ａ、ビデオＲＡＭ６１０ａ、オーディオ用回路６１１ａが設けられている。電源回路６０２から出力された電源電圧、また、コントロール回路６０１ａ、映像信号処理回路６０９ａ、ビデオＲＡＭ６１０ａ、オーディオ用回路６１１ａからの各種信号はＦＰＣ１６１を介して走査線駆動回路６０４、信号線駆動回路６０５に供給され、さらに画素部６０３へ供給される。
【０２４８】
またプリント基板６０７の電源電圧及び各種信号は、複数の入力端子が配置されたインターフェース（Ｉ／Ｆ）部６０８を介して供給される。映像信号処理回路６０９ａは、インターフェース（Ｉ／Ｆ）部６０８から信号が入力される。さらに映像信号処理回路６０９ａはビデオＲＡＭ６１０ａと相互に信号のやりとりを行う。
【０２４９】
本実施の形態ではプリント基板６０７がＦＰＣ１６１を用いて実装されているが、必ずしもこの構造に限定されない。ＣＯＧ(Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ)方式を用い、コントロール回路６０１ａ、電源回路６０２を直接基板上に実装させるようにしてもよい。また信号線駆動回路や走査線駆動回路等のＩＣチップの実装方法は、本実施の形態に限定されず、基板上に形成されたＩＣチップをワイヤボンディング法により、画素部の配線と接続してもよい。
【０２５０】
また、プリント基板６０７において、引き回しの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント基板６０７にコンデンサ、バッファ等の各種素子を設けて、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐようにしてもよい。
【０２５１】
コントランスを高めるため、モジュールの少なくとも画素部に偏光板、又は円偏光板を備えるとよい。例えば、Ｅ−Ｅ’の断面に相当する図１８（Ｂ）に示すように、封止基板側から表示を認識する場合、封止基板６５０から順に、１／４λ板６５１、１／２λ板６５２、偏光板６５３を設けるとよい。さらに偏光板上に反射防止膜６５４を設けてもよい。
【０２５２】
このようなモジュールを電子機器の筐体に設置し、商品として完成することができる。筐体内には、モジュールの発熱を防ぐため、ヒートシンク等を設けるとよい。
【０２５３】
（実施の形態８）
本実施の形態では、絶縁膜及び導電膜等の形成方法について説明する。なお本実施の形態に用いる図面において、半導体膜等に対するノズルの大きさは、模式的なものであり、実際とは異なる場合がある。
【０２５４】
図５（Ａ）に示すように、絶縁膜１０２を形成後、所望の領域に開口部１３０を形成する。上記実施の形態と同様に、ゲート電極を形成する領域の開口部は、幅５μｍ〜２０μｍとし、走査線を形成する領域の開口部は、幅１０μｍ〜４０μｍ、外部端子へ引き回す配線（図示しない）を形成する領域の開口部は、幅２０μｍ〜１００μｍとなるように形成する。この場合、ゲート電極の幅（チャネル長）が５μｍ〜２０μｍとなっている。また開口部の深さは、共通して１．５μｍ〜２．５μｍとなるように形成する。
【０２５５】
図５（Ｂ）は、図５（Ａ）におけるＣ−Ｄに対する断面図を示しており、基板１００上に下地膜１０１を形成し、下地膜上に絶縁膜１０２を形成する。絶縁膜１０２に対して、ドライエッチング法又はウェットエッチング法により開口部１３０を形成する。
【０２５６】
次いで図５（Ｃ）に示すように、ノズル１０４から導電膜材料を有する液滴を吐出しながら走査して、走査線１０３ａ、及びゲート電極１０３ｂを形成する。
【０２５７】
また図５（Ｄ）に示すように、開口部上にノズル１０４がくると、制御用信号をオンとし、吐出するように制御する。このように、所望の位置にノズルがくると、制御用信号をオンとすることで選択的にパターンを形成することが可能となる。
【０２５８】
すなわち、図５では、絶縁膜に開口部を形成後、液滴吐出法により、開口部に走査線及びゲート電極等の導電膜を形成することを特徴とする。
【０２５９】
図５では、ゲート電極１０３ｂに着目して説明したが、引き回し配線や走査線に対して作製工程を用いてもよい。
【０２６０】
次に、図５と異なり、液滴吐出法により、絶縁膜と導電膜を同時に形成する場合を説明する。
【０２６１】
図６（Ａ）に示すように、絶縁膜材料を有する液滴、及び導電膜材料を有する液滴を、同時にノズル１０４から吐出する。そのため、ノズル１０４は、絶縁膜材料及び導電膜材料を有する液滴を滴下するように設計する。このとき、所望の領域にノズルがくると、各制御信号がオンとなるように設定し、選択的に各パターンを形成することが可能となる。例えば図６（Ｂ）に示すように、一つのヘッドに設けられた複数のノズルにおいて、絶縁膜材料を有するノズル１０４ａ、導電膜材料を有するノズル１０４ｂを設ける。そして所望の領域にノズルがくると、各制御信号がオンとなるように設定する。なお図６（Ｂ）は図６（Ａ）におけるＥ−Ｆに対する断面図を示している。
【０２６２】
また図７（Ａ）及び図７（Ｂ）に示すように、二つのヘッドを設置し、各ヘッドが有するノズル１０４ａ、１０４ｂにおいて、絶縁膜材料を有するノズル及び導電膜材料を有するノズル専用とする。なお図７（Ｂ）は図７（Ａ）におけるＣ−Ｄに対する断面図を示している。この場合であっても、所望の領域にノズルがくると、各制御信号がオンとなるように設定する。
【０２６３】
このように専用のノズルを設置することにより、各材料を設ける領域を自由に設定することができる。
【０２６４】
また隣り合う異種パターンを同時に形成するため、パターン同士が支え合い、パターンのくずれを防止することができる。そのため、配線を形成についてみると、液滴吐出法のみから配線を形成する場合と比較し、厚膜化した配線を簡便に形成することが可能となる。
【０２６５】
図６及び図７では、ゲート電極１０３ｂに着目して説明したが、引き回し配線や走査線に対して作製工程を用いるとよい。引き回し配線や走査線は、ゲート電極と比較して配線幅が広いため、ノズルからの液滴量を多くすると、スループットを向上することができる。
【０２６６】
次に、図５乃至図７と異なり、液滴吐出法により、絶縁膜及び導電膜を別に形成する場合を説明する。別に形成する場合、絶縁膜及び導電膜のいずれを先に形成してもよいが、本実施の形態では、絶縁膜を先に形成する。その結果、微細な導電膜を先に形成する場合と比較し、導電膜パターンのくずれを防止することが期待できる。
【０２６７】
図８（Ａ）に示すように、下地膜１０１を形成した基板１００に対して、ノズル１０４から絶縁膜材料を有する液滴を選択的に吐出する。このとき、所望の領域にノズルがくると、各制御信号がオンとなるように設定する。なお図８（Ｂ）は図８（Ａ）におけるＣ−Ｄに対する断面図を示している。
【０２６８】
絶縁膜を形成した後、液滴中の溶媒を除去する焼成のため加熱処理を行う。具体的には、２００℃〜３００℃で加熱する。これを本焼成と表記する。また、上記加熱処理では、ある程度の溶媒を除去し、液滴着弾直後と比較し、絶縁膜の形状を硬化できればよいため、１００℃〜２００℃といった低温で加熱してもよい。これを仮焼成と表記する。またさらに、加熱することなく自然放置し、乾燥させるだけでも構わない。そして、後に形成される導電膜に対する加熱と同時に本焼成を行えばよい。
【０２６９】
その後、図８（Ｃ）に示すように、ノズル１０４から導電膜材料を有する液滴を吐出する。このとき、所望の領域にノズルがくると、各制御信号がオンとなるように設定する。なお図８（Ｃ）は図８（Ｄ）におけるＣ−Ｄに対する断面図を示している。
【０２７０】
導電膜を形成した後、液滴中の溶媒を除去する焼成のため加熱処理を行う。具体的には、２００℃〜３００℃で加熱する。これを本焼成と表記する。この導電膜の本焼成と同時に、絶縁膜の本焼成を行うことができる。また導電膜に対する加熱処理は、酸素を有する雰囲気で行うと好ましい。特に、銀（Ａｇ）を有する液滴を用いる場合、酸素及び窒素を有する雰囲気で加熱処理を行うとよいことは上述の通りである。その結果、ゲート電極表面の平坦性を高め、比抵抗値を低くすることができる。
【０２７１】
また絶縁膜又は導電膜を形成する前に、着弾精度を高めたり、選択的なパターン形成を簡便にするため、撥液処理又は親液処理を行ってもよい。例えば、空気、酸素又は窒素を処理ガスとして用いたプラズマ処理を行うことにより撥液処理又は親液処理を行うことができる。
【０２７２】
撥液処理及び親液処理のいずれを行うかは、液滴の溶媒によって決定することができる。特に、開口部に導電膜を形成する場合であって、導電膜を有する液滴の溶媒がアルコール系であるとき、絶縁膜表面に撥液処理を行い、開口部（開口部の側面を含む）に親液処理を行うと好ましい。その結果、精度よく、簡便に、液滴吐出法により導電膜を形成することができる。
【０２７３】
また、絶縁膜材料を有する液滴に対して撥液性を示す液滴を用いて、導電膜を薄く形成することにより、着弾精度を高めたり、選択的なパターン形成を簡便にすることができる。具体的には、絶縁膜材料を有する液滴に対して撥液性を示す液滴を用い、導電膜を形成する領域に選択的に薄く吐出し、撥液性領域を形成する。また、導電膜を形成するパターンの始点にのみ、選択的に形成するだけでもよい。また、絶縁膜材料を有する液滴に対して撥液性を示す液滴は、導電膜材料を有する液滴とする。
【０２７４】
その後、絶縁膜材料を有する液滴を吐出すると、撥液性領域を除いて絶縁膜が形成される。そのため、絶縁膜は、導電膜を形成する領域に開口部を有するように形成されるため、絶縁膜の選択的な形成が簡便なものとなる。また、絶縁膜材料を有する液滴が、多少ずれ滴下した場合であっても、液滴は撥液性領域に滴下しにくく、液滴は撥液性領域外に凝集する。その結果、多少のずれを修正することができ、着弾精度が高まる。その後、開口部に導電膜材料を有する液滴を吐出することにより、導電膜を形成することができる。上述のように絶縁膜と導電膜を形成する間に、加熱工程を設けてもよい。
【０２７５】
このような撥液性領域は、導電膜形成領域ではなく、絶縁膜形成領域に設けてもよい。特に、後に設けるパターン形成領域に対して、該パターンを薄く形成するとよい。またさらに、上記プラズマ処理と合わせて用いてもよい。
【０２７６】
図８では、ゲート電極１０３ｂに着目して説明したが、引き回し配線や走査線に対して作製工程を用いるとよい。
【０２７７】
次に、液滴吐出法により、層間絶縁膜１１３、導電膜１１４を形成する場合を説明する。
【０２７８】
図９（Ａ）に示すように、信号線及び電源線１０９ａを形成した状態で、ノズル１０４から層間絶縁膜材料を有する液滴を選択的に吐出する。このとき、所望の領域にノズルがくると、各制御信号がオンとなるように設定する。なお図９（Ｂ）は図９（Ａ）におけるＧ−Ｈに対する断面図を示している。
【０２７９】
層間絶縁膜を形成した後、液滴中の溶媒を除去する焼成のため加熱処理を行う。具体的には、２００℃〜３００℃で本焼成を行う。また、上記加熱処理では、ある程度の溶媒を除去し、液滴着弾直後と比較し、絶縁膜の形状を硬化できればよいため、１００℃〜２００℃といった低温で仮焼成するだけでもよい。またさらに、加熱することなく自然放置し、乾燥させるだけでも構わない。そして、後に形成される導電膜に対する加熱と同時に本焼成を行えばよい。
【０２８０】
その後、図９（Ｃ）に示すように、ノズル１０４から導電膜材料を有する液滴を吐出する。このとき、所望の領域にノズルがくると、各制御信号がオンとなるように設定する。なお図９（Ｄ）は図９（Ｃ）におけるＧ−Ｈに対する断面図を示している。
【０２８１】
導電膜１１４を形成した後、液滴中の溶媒を除去する焼成のため加熱処理を行う。具体的には、２００℃〜３００℃で加熱する。これを本焼成と表記する。このとき同時に、絶縁膜の本焼成を行うことができる。また導電膜に対する加熱処理は、酸素を有する雰囲気で行うと好ましい。特に、銀（Ａｇ）を有する液滴を用いる場合、酸素及び窒素を有する雰囲気で加熱処理を行うとよいことは上述の通りである。その結果、ゲート電極表面の平坦性を高め、比抵抗値を低くすることができる。
【０２８２】
図９において、図５に示したように、層間絶縁膜１１３に対してドライエッチング法又はウェットエッチング法により開口部を形成し、液滴吐出法により導電膜材料を有する液滴を吐出してもよい。
【０２８３】
図９において、図６及び図７に示したように、液滴吐出法により、層間絶縁膜１１３と導電膜１１４を同時に形成してもよい。
【０２８４】
以上、図５乃至図９において、例えば幅５μｍ〜１００μｍの開口部に配線を形成する場合、液滴量は０．１ｐｌ〜４０ｐｌとし、開口部の深さを満たすように複数回滴下するとよい。このとき、ノズルに送られる制御用信号（例えばパルス電圧印加）によって、液滴量を制御することができる。
【０２８５】
次に、液滴吐出法により、ブラックマトリクス及び絶縁膜１１８を形成する場合を説明する。なお、薄膜トランジスタの構造は、実施の形態２を参照することができる。
【０２８６】
図１５（Ａ）に示すように、画素電極１１５を形成した状態で、ノズル１０４からブラックマトリクス材料を有する液滴を選択的に吐出する。このとき、画素電極の周囲をアライメント用のマーカーとして、描画することができる。このとき、所望の領域にノズルがくると、各制御信号がオンとなるように設定する。なお図１５（Ｂ）は図１５（Ａ）におけるＩ−Ｊに対する断面図を示している。
【０２８７】
ブラックマトリクスを形成した後、液滴中の溶媒を除去する焼成のため加熱処理を行ってもよい。また、上記加熱処理では、ある程度の溶媒を除去し、液滴着弾直後と比較し、絶縁膜の形状を硬化できればよいため、低温で仮焼成するだけでもよい。またさらに、加熱することなく自然放置し、乾燥させるだけでも構わない。そして、後に形成される絶縁膜と同時に加熱処理を行えばよい。
【０２８８】
その後、図１５（Ｃ）に示すように、ノズル１０４から絶縁膜材料を有する液滴を吐出する。絶縁膜１１８を液滴吐出法により形成する場合、樹脂１４１をアライメント用のマーカーとして、描画することができる。このとき、所望の領域にノズルがくると、各制御信号がオンとなるように設定する。なお図１５（Ｄ）は図１５（Ｃ）におけるＩ−Ｊに対する断面図を示している。
【０２８９】
絶縁膜１１８を形成した後、液滴中の溶媒を除去する焼成のため加熱処理を行う。このとき同時に、ブラックマトリクスの加熱処理を行うことができる。
【０２９０】
以上のように、薄膜トランジスタの工程において、液滴吐出法を用いることができる。また液滴吐出法により配線等のパターンを形成すると、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。特に液滴吐出法によりパターンを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。その結果、設備投資コストの削減、コストの削減、製造時間を短縮することができる。
【０２９１】
（実施の形態９）
本実施の形態では、上記実施の形態で示した薄膜トランジスタを有し、発光装置の画素回路、及びその動作について説明する。
【０２９２】
図１６（Ａ）に示す画素は、列方向に信号線４１０及び電源線４１１、４１２、行方向に走査線４１４が配置される。また、スイッチング用ＴＦＴ４０１、駆動用ＴＦＴ４０３、電流制御用ＴＦＴ４０４、容量素子４０２及び発光素子４０５を有する。
【０２９３】
図１６（Ｃ）に示す画素は、ＴＦＴ４０３のゲート電極が、行方向に配置された電源線４１２に接続される点が異なっており、それ以外は図１６（Ａ）に示す画素と同じ構造である。つまり、図１６（Ａ）（Ｃ）に示す両画素は、同じ等価回路図を示す。しかしながら、行方向に電源線４１２が配置される場合（図１６（Ａ））と、列方向に電源線４１２が配置される場合（図１６（Ｃ））とでは、各電源線は異なるレイヤーの導電膜で形成される。ここでは、駆動用ＴＦＴ４０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図１６（Ａ）（Ｃ）として分けて記載する。
【０２９４】
図１６（Ａ）（Ｃ）に示す画素の特徴として、画素内にＴＦＴ４０３、４０４が直列に接続されており、ＴＦＴ４０３のチャネル長Ｌ(４０３)、チャネル幅Ｗ(４０３)、ＴＦＴ４０４のチャネル長Ｌ(４０４)、チャネル幅Ｗ(4０４)は、Ｌ(４０３)／Ｗ(４０３)：Ｌ(４０４)／Ｗ(４０４)＝５〜６０００：１を満たすように設定するとよい。
【０２９５】
なお、ＴＦＴ４０３は、飽和領域で動作し発光素子４０５に流れる電流値を制御する役目を有し、ＴＦＴ４０４は線形領域で動作し発光素子４０５に対する電流の供給を制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましく、本実施の形態ではｎチャネル型ＴＦＴとして形成する。またＴＦＴ４０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。上記構造を有する本発明は、ＴＦＴ４０４が線形領域で動作するために、ＴＦＴ４０４のＶｇｓの僅かな変動は、発光素子４０５の電流値に影響を及ぼさない。つまり、発光素子４０５の電流値は、飽和領域で動作するＴＦＴ４０３により決定することができる。上記構造により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
【０２９６】
図１６（Ａ）〜（Ｄ）に示す画素において、ＴＦＴ４０１は、画素に対するビデオ信号の入力を制御するものであり、ＴＦＴ４０１がオンとなると、画素内にビデオ信号が入力される。すると、容量素子４０２にそのビデオ信号の電圧が保持される。なお図１６（Ａ）（Ｃ）には、容量素子４０２を設けた構造を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などでまかなうことが可能な場合には、容量素子４０２を設けなくてもよい。
【０２９７】
図１６（Ｂ）に示す画素は、ＴＦＴ４０６と走査線４１６を追加している以外は、図１６（Ａ）に示す画素構造と同じである。同様に、図１６（Ｄ）に示す画素は、ＴＦＴ４０６と走査線４１６を追加している以外は、図１６（Ｃ）に示す画素構造と同じである。
【０２９８】
ＴＦＴ４０６は、新たに配置された走査線４１６によりオン又はオフが制御される。ＴＦＴ４０６がオンとなると、容量素子４０２に保持された電荷は放電し、ＴＦＴ４０４がオフとなる。つまり、ＴＦＴ４０６の配置により、強制的に発光素子４０５に電流が流れない状態を作ることができる。そのためＴＦＴ４０６を消去用ＴＦＴと呼ぶことができる。従って、図１６（Ｂ）（Ｄ）の構造は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、デューティ比を向上することが可能となる。
【０２９９】
図１６（Ｅ）に示す画素は、上記実施の形態で示した薄膜トランジスタを有する画素の等価回路に相当し、列方向に信号線４１０、電源線４１１、行方向に走査線４１４が配置される。また、スイッチング用ＴＦＴ４０１、駆動用ＴＦＴ４０３、容量素子４０２及び発光素子４０５を有する。図１６（Ｆ）に示す画素は、ＴＦＴ４０６と走査線４１５を追加している以外は、図１６（Ｅ）に示す画素構造と同じである。なお、図１６（Ｆ）の構造も、ＴＦＴ４０６の配置により、デューティ比を向上することが可能となる。
【０３００】
特に、上記実施の形態のように非晶質半導体等を有する薄膜トランジスタを形成する場合、駆動用ＴＦＴの半導体膜を大きくすると好ましい。この場合、開口率が低下してしまう恐れがある。そのため、ＴＦＴの数が少ない図１６（Ｅ）又は図１６（Ｆ）に示す構造を用いるとよい。
【０３０１】
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にＴＦＴが設けられているため低電圧駆動でき、有利であると考えられている。一方、一列毎にＴＦＴが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。
【０３０２】
以上のように、多様な画素回路を採用することができる。
【０３０３】
（実施の形態１０）
本実施の形態では、上記実施の形態におけるパターン形成に用いることができる液滴吐出装置について説明する。図１７において、大型な基板１００上において、１つのパネルが形成される領域８３０を点線で示す。
【０３０４】
図１７には、配線等のパターンの形成に用いる液滴吐出装置の一態様を示す。液滴吐出手段８０５は、ヘッド８０３を有し、ヘッド８０３は複数のノズル２０４を有する。本実施の形態では、十個のノズルが設けられたヘッドを三つ（８０３ａ、８０３ｂ、８０３ｃ）有する場合で説明するが、ノズルの数や、ヘッドの数は処理面積や工程等により設定することができる。
【０３０５】
ヘッド８０３は、制御手段８０７に接続され、制御手段がコンピュータ８１０により制御することにより、予め設定されたパターンを描画することができる。描画するタイミングは、例えば、ステージ８３１上に固定された基板１００等に形成されたマーカー８１１を基準点として行えばよい。また、基板１００の縁を基準点として行ってもよい。これら基準点をＣＣＤなどの撮像手段８０４で検出し、画像処理手段８０９にてデジタル信号に変換させる。デジタル変化された信号をコンピュータ８１０で認識して、制御信号を発生させて制御手段８０７に送る。このようにパターンを描画するとき、パターン形成面と、ノズルの先端との間隔は、０．１ｃｍ〜５ｃｍ、好ましくは０．１ｃｍ〜２ｃｍ、さらに好ましくは０．１ｍｍ前後とするとよい。このように間隔を短くすることにより、液滴の着弾精度が向上する。
【０３０６】
このとき、基板１００上に形成されるパターンの情報は記憶媒体８０８に格納されており、この情報を基にして制御手段８０７に制御信号を送り、各ヘッド８０３ａ、８０３ｂ、８０３ｃを個別に制御することができる。すなわち、ヘッド８０３ａ、８０３ｂ、８０３ｃが有する各ノズルから異なる材料を有する液滴を吐出することができる。例えばヘッド８０３ａ、８０３ｂが有するノズルは絶縁膜材料を有する液滴を吐出し、ヘッド８０３ｃが有するノズルは導電膜材料を有する液滴を吐出することができる。
【０３０７】
さらにヘッド８０３が有する各ノズルを個別に制御することもできる。ノズルを個別に制御することができるため、特定のノズルから異なる材料を有する液滴を吐出することができる。例えば同一ヘッド８０３ａに、導電膜材料を有する液滴を吐出するノズルと、絶縁膜材料を有する液滴を吐出するノズルとを設けることができる。
【０３０８】
また層間絶縁膜の形成工程のように大面積に対して液滴吐出処理を行う場合、層間絶縁膜材料を有する液滴を全ノズルから吐出させるとよい。さらに、複数のヘッドが有する全ノズルから、層間絶縁膜材料を有する液滴を吐出するとよい。その結果、スループットを向上させることができる。もちろん、層間絶縁膜形成工程において、一つのノズルから層間絶縁膜材料を有する液滴を吐出し、複数走査することにより大面積に対して液滴吐出処理を行ってもよい。
【０３０９】
そしてヘッド８０３をジグザグ状に移動又は往復移動させ、大型マザーガラスに対するパターン形成を行うことができる。このとき、ヘッドと基板を相対的に複数回走査させればよい。ヘッドを基板に対して走査するとき、進行方向に対してヘッドを斜めに傾けるとよい。
【０３１０】
ヘッド８０３の幅は、大型マザーガラスから複数のパネルを形成する場合、ヘッドの幅は１つのパネルの幅と同程度とすると好ましい。１つのパネルが形成される領域８３０に対して一回の走査でパターン形成することができ、高いスループットが期待できるからである。
【０３１１】
またヘッドの幅は、パネルの幅より小さくしてもよい。このとき、複数の幅の小さなヘッドを直列に配置し、１つのパネルの幅と同程度としてもよい。複数の幅の小さなヘッドを直列に配置することにより、ヘッドの幅が大きくなるにつれて懸念されるヘッドのたわみの発生を防止することができる。もちろん、幅の小さなヘッドを複数回走査することにより、パターン形成を行ってもよい。
【０３１２】
このような液滴吐出法により組成物の液滴を吐出する工程は、減圧下で行うと好ましい。組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が蒸発し、組成物の乾燥と焼成の工程を省略することができるからである。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また組成物を滴下する工程は、窒素雰囲気中や有機ガス雰囲気中で行ってもよい。
【０３１３】
また液滴吐出法として、ピエゾ方式を用いることができる。ピエゾ方式は、液滴の制御性に優れインク選択の自由度の高いことからインクジェットプリンターでも利用されている。なお、ピエゾ方式には、ＭＬＰ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｐｉｅｚｏ）タイプとＭＬＣｈｉｐ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｈｙｐｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｐｉｅｚｏ  Ｓｅｇｍｅｎｔｓ）タイプがある。また組成物の溶媒によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出す、いわゆるサーマル方式を用いた液滴吐出法でもよい。
【０３１４】
（実施の形態１１）
本発明に係る薄膜トランジスタや、それを有する表示装置は、図４２に示す液滴吐出システムによって形成するのがよい。まず、ＣＡＤ、ＣＡＭ、ＣＡＥ等の回路設計ツール１１００によって、回路設計が行われ、所望の薄膜及びアライメント用のマーカーの配置箇所を決定する。
【０３１５】
次に、設計された薄膜及びアライメント用のマーカーの配置箇所を含む薄膜パターンのデータ１１０１は、記録媒体又はＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）等の情報網を介して、液滴吐出装置を制御するコンピュータ１００２に入力される。そして、薄膜パターンのデータ１１０１に基づいて、液滴吐出手段１００３が有するノズル（筒状の、先の細い穴から液体や気体を噴出させる装置）のうち、該薄膜を構成する材料を含む組成物を貯蔵し、又は該組成物を貯蔵するタンクと接続されている最適な吐出口径を有するノズルが決定され、続いて、液滴吐出手段１００３の走査経路（移動経路）が決定される。なお、予め最適なノズルが決まっている場合は、該ノズルの移動経路のみを設定すればよい。
【０３１６】
次に、該薄膜が形成される基板１００４上にフォトリソグラフィー技術やレーザー光を用いて、アライメント用のマーカー１０１７を形成する。そして、アライメント用のマーカーが形成された基板を液滴吐出装置内のステージ１０１６に設置し、該装置に具備された撮像手段１００５によりアライメント用のマーカーの位置を検出し、画像処理装置１００６を介して、コンピュータ１００２に位置情報１００７として入力される。コンピュータ１００２では、ＣＡＤ等により設計された薄膜パターンのデータ１１０１と、撮像手段１００５によって得られるアライメント用のマーカーの位置情報１００７とを照らし合わせて、基板１００４と液滴吐出手段１００３との位置合わせを行う。
【０３１７】
その後、コントローラ１００８によって制御された液滴吐出手段１００３又はＸＹθステージ１０１６が、決定された走査経路に従って移動し（矢印方向）、液滴吐出手段１００３から組成物を吐出することにより、所望の薄膜パターン１１０９が形成される。なお、組成物の吐出量は、吐出口の径を選択することにより、適宜調整することができるが、吐出口の移動速度、吐出口と基板との間隔、組成物の吐出速度、吐出空間の雰囲気、該空間の温度、湿度等のあらゆる条件によって微妙に異なってくるため、これらの条件も制御できるようにすることが望ましい。これらは、予め実験、評価によって最適な条件を求めておき、組成物の材料毎にデータベース（１１１９）化しておくのがよい。
【０３１８】
ここで、薄膜パターンデータとしては、例えば、液晶表示装置、発光装置等に用いられるモジュール用ＴＦＴ基板の回路図等が挙げられる。図４２中の円内の回路図は、このようなモジュール用ＴＦＴ基板に用いられる導電膜を模式的に示したものである。１１２１は所謂ゲート配線、１１２２はソース信号線（２ｎｄ配線）、１１２３は画素電極又は正孔注入電極若しくは電子注入電極を指す。また、１１２０は基板、１１２４はアライメント用のマーカーを示している。当然、薄膜パターン１１０９は、薄膜パターン情報におけるゲート配線１１２１に対応するものである。
【０３１９】
また、液滴吐出手段１００３は、ここでは、ノズル１１１０、１１１１、１１１２が一体化された構成となっているが、これに限定されるものではない。また、各ノズルは、それぞれ複数の吐出口１０１３、１１１４、１１１５を有している。上記薄膜パターン１１０９は、ノズル１１１０のうち、所定の吐出口１０１３を選択することによって形成されたものである。
【０３２０】
なお、液滴吐出手段１００３は、あらゆる線幅の薄膜パターンの作製に対応できるように、また、タクトタイムを向上させるため、吐出口径、吐出量、又はノズルピッチの異なる複数のノズルを備えておくのが望ましい。また、吐出口の間隔はできる限り狭い方が望ましい。また、一辺が１ｍ以上から６畳程度の大面積の基板に対して、スループットの高い吐出を行うために、１ｍ以上の長さを有するノズルを備えておくことが望ましい。また、伸縮機能を備え、吐出口の間隔を自由に制御することができるようにしてもよい。また、高解像度、即ち、滑らかなパターンを描画するために、ノズル又はヘッドが斜めに傾くようにしておくのが望ましい。これによって、矩形状など、大面積の描画が可能となる。
【０３２１】
また、ヘッドのノズルピッチを変えたものを一つのヘッドに平行に備え付けてもよい。この場合、吐出口径は同じでもよいし、異ならせてもよい。
【０３２２】
また、上記のように、複数のノズルを用いた液滴吐出装置となる場合には、使用していないノズルを収納するための、待機場所を設けておく必要がある。この待機場所には、またガス供給手段とシャワーヘッドを設けることにより、組成物の溶媒と同じ気体の雰囲気下に置換することができるため、乾燥をある程度防止することができる。さらに、清浄な空気を供給し、作業領域の埃を低減するクリーンユニット等を備え付けてもよい。
【０３２３】
ただし、ノズルの仕様上、吐出口の間隔が狭くできないときには、ノズルピッチが表示装置における画素の整数倍となるように設計するとよい。これによってノズルをずらして組成物を吐出することができる。
【０３２４】
また、撮像手段１００５としては、ＣＣＤ（電荷結合素子）のような光の強弱を電気信号に変換する能動素子を用いたカメラを用いればよい。
【０３２５】
上述した方法は、基板１００４を載せたステージ１０１６を固定し、液滴吐出手段１００３を決定された経路に従って走査させることによって、薄膜パターン１１０９を形成するものである。それに対して、液滴吐出手段１００３を固定し、薄膜パターンのデータ１１０１に基づいて決定された経路に従って、ステージ１０１６をＸＹθ方向に搬送させることによって、薄膜パターン１１０９を形成してもよい。この際、液滴吐出手段１００３が複数のノズルを有している場合には、該薄膜を構成する材料を含む組成物を貯蔵し、又は該組成物を貯蔵するタンクと接続されている最適な吐出口径を有するノズルを決定する必要がある。
【０３２６】
また、上述した方法は、ノズル１１１０の所定の一つの吐出口のみを用いて薄膜パターン１１０９を吐出形成するものであるが、形成する薄膜の線幅や膜厚に応じて、複数の吐出口を用いて組成物を吐出してもよい。
【０３２７】
また、複数のノズルを用い、冗長機能を持たせてもよい。例えば、最初にノズル１０１２（又は１１１１）から組成物が吐出されるが、ノズル１１１０からも、同一の組成物が吐出されるよう吐出条件を制御することにより、前方のノズル１１２において吐出口詰まり等の支障を来しても、後方のノズル１１１０から組成物を吐出することができるため、少なくとも配線の断線等を防止することが可能となる。
【０３２８】
また、吐出口径の異なる複数のノズルから組成物を吐出するように吐出条件を制御することにより、平坦な薄膜を、より短縮されたタクトタイムで形成することができる。この方法は、特にＬＣＤにおける画素電極のように、組成物の吐出面積が大きく、かつ平坦性が要求されるような薄膜の形成に特に適している。
【０３２９】
さらに、吐出口径の異なる複数のノズルから組成物を吐出するように吐出条件を制御することにより、配線の線幅が異なるパターンを一度に形成することができる。
【０３３０】
さらに、吐出口径の異なる複数のノズルから組成物を吐出するように吐出条件を制御することにより、絶縁膜の一部に設けられたアスペクト比が高い開孔部に、組成物を充填させることができる。この方法によれば、ボイド（絶縁膜と配線の間に生じる虫食い状の孔）が生じることなく、平坦化された配線を形成することができる。
【０３３１】
薄膜や配線の形成に用いられる液滴吐出システムにおいて、上記のごとく、薄膜パターンを示すデータを入力する入力手段と、前記データに基づいて、前記薄膜を構成する材料を含む組成物を吐出するためのノズルの移動経路を設定する設定手段と、基板上に形成されたアライメント用のマーカーを検出するための撮像手段と、前記ノズルの移動経路を制御する制御手段とを有する構成とすることにより、液滴吐出時におけるノズル又は基板の移動経路を的確に制御する必要がある。液滴吐出システムを制御するコンピュータに組成物吐出条件制御プログラムを読み込ませることにより、吐出する組成物やそのパターンに応じて、ノズル又は基板移動速度、組成物の吐出量・噴射距離・噴射速度、吐出環境の雰囲気・温度・湿度、基板加熱温度などの諸条件も的確に制御することができる。
【０３３２】
これによって、所望の太さ、厚さ、形状を有する薄膜や配線を、短いタクトタイム、高スループットの下で、所望の箇所に精度良く作製することができ、ひいては、それらの薄膜や配線を用いて作製したＴＦＴのような能動素子、該能動素子を用いて作製した液晶ディスプレイ（ＬＣＤ）、有機ＥＬディスプレイのような発光装置、ＬＳＩ等の製造歩留まりを向上させることができる。特に、本発明を用いることにより、任意の場所に薄膜や配線のパターンを形成でき、形成するパターンの太さ、厚さ、形状も調整できるので、大面積の能動素子基板等も、低コストで歩留まり良く製造することができる。
【０３３３】
（実施の形態１２）
本実施の形態では、図４３〜４８を用いて、上述の液滴吐出システムを用いた実施形態について説明する。
【０３３４】
図４３（Ａ）（Ｂ）は、連続的吐出用ノズル１２０４と、断続的吐出用ノズル１２０９を用い、ゲート電極層を作製する方法を示したものである。まず、連続的吐出用ノズル１２０４を用いて、ゲート配線、容量配線等の比較的太い配線を形成する。ここで、基板１２０１上には、第１の絶縁層１０２８が形成されているため、その間隙に導電材料を含む組成物が吐出されるように、基板が搭載されたステージ１０２０又はノズルの移動経路を制御する。例えば、ステージ１０２０が矢印方向に移動するように制御する。連続的吐出用ノズル１２０４を用いることにより、配線部１２０５をヌードル状に形成することができ、タクトタイムを短縮することができる。なお、両ノズルから吐出される導電材料は同じでも異なっていても良い。
【０３３５】
図４３（Ｂ）に示すように、配線部１２０５を形成した後に、断続的吐出用ノズル１２０９を用い、電極部１２０８を形成する。このとき例えば、ステージ１０２０は、矢印方向に移動するように制御する。なお、電極部１２０８を形成する前に、配線部１２０５に対しＵＶ光１２１０を照射しておくことにより、クロスライン（電極部）を吐出形成しやすくなる。
【０３３６】
図４４は、断続的吐出口１２３２ａと連続的吐出口１２３２ｂとを複合化させたノズル１２３１を用いて、配線部１２０６と電極部１２０８を同時に形成する方法を示したものである。なお、ここでは、可動ノズルとし、矢印方向にノズル１２３１が移動するよう示すが、ステージ１０２０が移動するようにしても良い。
【０３３７】
図４５は、複合化された連続的吐出用ノズル１２２２と、断続的吐出用ノズル１２２５を用い、ゲート電極層と第１の絶縁層を同時に形成する方法を示したものである。ここで、ノズル１２２２ａからは、配線部を構成する導電材料を含む組成物が吐出され、ノズル１２２２ｂからは第１の絶縁層を構成する樹脂が吐出される。また、断続的吐出用ノズル１２２５からは、配線部を構成する導電材料と同一又は異なる導電材料を含む組成物が吐出され、電極部が形成される。なお、ここでは、可動ノズルとし、矢印方向にノズル１２２２、１２２５が移動するよう示すが、ステージ１０２０が移動するようにしても良い。
【０３３８】
図４６（Ａ）（Ｂ）は、一の固定ノズル１２３３を用いて、配線部１２０６と電極部１２０８を形成する方法を示したものである。まず、ステージを一定方向（矢印方向）に搬送し連続的吐出により配線部１２０６を吐出形成する。次に図４６（Ｂ）に示すように、ステージを矢印のように回転させ、ステージを一定方向（矢印方向）に搬送し、断続的吐出により電極部１２０８を形成する。このように、固定ノズル１２３３は、連続的吐出と断続的吐出ができるように設計しておく必要がある。
【０３３９】
図４７（Ａ）（Ｂ）は、層間絶縁膜又は平坦化膜（第３の絶縁層）を、コンタクトホール部を除いて連続的吐出用ノズル１２１１により形成し、断続的吐出用ノズル１２１４でコンタクトホール部に導電体を形成する方法を示したものである。連続的吐出用ノズル１２１１を用いて、コンタクトホール部を除いて絶縁層を形成する場合、コンタクトホール部の箇所に相当する吐出口が閉じるように、制御する必要がある。なお、ここでは、可動ノズルとし、矢印方向にノズル１２１１、１２１４が移動するよう示すが、ステージ１０２０が移動するようにしても良い。
【０３４０】
また、コンタクトホール部に導電体を形成する他の方法として、図４８（Ｃ）に示すように、開孔部検出手段１２１６、ＣＰＵ１２１７、コントローラ１２１８を用いてコンタクトホールを検出し、その位置情報をもとにノズル１０１９を制御し、導電材料を吐出してもよい。また、同じ原理を用いて、配線部や電極部の断線部をリペアしてもよい。
【０３４１】
コンタクトホールに導電体を形成した後、連続的吐出又は断続的吐出により画素電極を形成する（図４８（Ｄ））。なお、ここでは、可動ノズルとし、矢印方向にノズル１０２１が移動するよう示すが、ステージ１０２０が移動するようにしても良い。
【０３４２】
このように、連続的吐出又は断続的吐出が可能なノズル、又はそれらを組み合わせたノズルを用い、それらを制御することにより、吐出する組成物の異同、吐出するタイミングの異同を問わず、短縮されたタクトタイムで所望のパターンを形成することができる。また、基板が大面積となる場合には、それらのノズルを、基板上の複数の箇所で可動できるように設計することで、より短縮されたタクトタイムで所望のパターンを形成することができる。なお、本実施の形態は、他の実施形態と自由に組み合わせることができる。
【０３４３】
（実施の形態１３）
図３９は、本発明を用いたアクティブマトリクス型液晶表示装置の画素部の上面図である。薄膜トランジスタ１２３０のゲート電極１０１４は走査線１２０２に接続されており、ソース電極１２１９は信号線１２２１に接続されており、ドレイン電極１２２０は画素電極１２２４に接続されている。図２３、２４は、図３９のＣ−Ｄ断面から見た工程図であり、薄膜トランジスタ１２３０としてチャネル保護型ＴＦＴを用いた場合を示す。
【０３４４】
まず、基板１０００上の少なくともゲート電極層が形成される部分に、下地前処理を行う。ここでは、チタン（Ｔｉ）膜を１〜５ｎｍ（１０〜５０Å）成膜した後、窒素雰囲気下２３０℃で焼成し、酸化チタン膜１００１を得たが（図２３（Ａ））、膜厚や焼成条件はこれに限定されるものではない。また、Ｔｉ以外にも、Ｓｃ（スカンジウム）、Ｖ（バナジウム）、Ｃｒ（クロム）、Ｍｎ（マンガン）、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）、Ｃｕ（銅）、Ｚｎ（亜鉛）等の所謂３ｄ遷移元素や、Ｗ（タングステン）、Ａｌ（アルミニウム）、Ｔａ（タンタル）、Ｚｒ（ジルコニウム）、Ｈｆ（ハフニウム）、Ｉｒ（イリジウム）、Ｎｂ（ニオブ）、Ｐｄ（パラジウム）、Ｐｔ（白金）の酸化物、窒化物、酸窒化物を用いることもできる。これらの金属を直接形成した場合には、ゲート電極層が形成される部分以外を除去又は酸化、窒化、酸窒化することにより絶縁化する必要があるが、例えば、これらの金属の酸化物、窒化物、酸窒化物をスプレー等によって、直接基板全面に又は選択的に形成しても良い。なお、酸化チタンは、光触媒物質としても知られる材料であるが、他にも、チタン酸ストロンチウム（ＳｒＴｉＯ3）、セレン化カドミウム（ＣｄＳｅ）、タンタル酸カリウム（ＫＴａＯ3）、硫化カドミウム（ＣｄＳ）、酸化ジルコニウム（ＺｒＯ2）、酸化ニオブ（Ｎｂ2Ｏ5）、酸化亜鉛（ＺｎＯ）、酸化鉄（Ｆｅ2Ｏ3）、酸化タングステン（ＷＯ3）等の光触媒物質を形成してもよい。また、これらの金属を主成分とする材料以外にも、ポリイミド、アクリル、シロキサン等の耐熱性樹脂を形成したり、プラズマ処理（好適には大気圧プラズマ）を施したりしてもよい。これらの下地前処理によって、基板１００とゲート電極層との密着性を高めることができる。また、特に酸化チタンを形成した場合には、光の透過率を向上させることができる。なお、上記下地前処理は省略することもできるが、基板と導電膜との密着性を向上させるため、できるだけ行うことが望ましい。
【０３４５】
次に、基板１０００上に、又は前記下地前処理を行った場合には該処理が施された部分の上方に、ゲート配線１１０３、ゲート電極１１０４、容量配線１１０５をパターン形成するための第１の絶縁層（樹脂パターン）１１０２を形成する（図２３（Ａ））。ここでは、感光性ポリイミド、感光性アクリル、感光性シロキサン等の透明感光性樹脂をスピンコート法、ディップ法、スプレー法等によって基板全面に塗布し、焼成工程により固化させた後、露光、現像工程を経て、絶縁層１１０２を形成する。なお、透明感光性樹脂としては、上記材料に限定されるものではないが、導電材料を形成した後の、乾燥、焼成温度に耐え得るよう耐熱性を兼ねているのが望ましい。
【０３４６】
また、感光性を有しない透明樹脂を用いる場合であっても、該透明樹脂を予め基板全面に塗布した後、フォトレジストを形成し、露光、現像工程を経て、第１の絶縁層１１０２を形成してもよい。また、第１の絶縁層１１０２中を光が通過しない構造の場合、例えば、ＴＦＴの上方から入射する外光を利用した反射型液晶表示装置の場合には、樹脂は透明でなくともよい。例えば、フォトレジストを基板全面に形成した後、露光、現像工程を経て、第１の絶縁層１１０２を形成しても良い。なお、フォトレジストとしては、ネガ型（現像後、露光部分がパターンとして残る）、ポジ型（現像後、非露光部分がパターンとして残る）ともに用いることが可能である。なお、これら絶縁層１１０２に変えて、パターン形成可能な透明又は不透明の無機膜を用いることも可能である。
【０３４７】
次に、第１の絶縁層１１０２の間隙に第１の導電材料を含む組成物を吐出することにより、ゲート配線１１０３、ゲート電極１１０４、容量配線１１０５（以下、これらを総称して「ゲート電極層」ということがある。）を形成する（図２３（Ｂ））。ゲート電極層は、該組成物を吐出した後、該組成物に対し１００℃、３分間の乾燥を行い、さらに窒素又は酸素雰囲気下において、２００〜３５０℃で１５分間〜３０分間の焼成を行うことにより形成するが、この条件に限定されるものではない。
【０３４８】
また、第１の導電材料としては、導電膜の機能に応じて種々の材料を選択することができるが、代表的なものとして、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、クロム（Ｃｒ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、モリブデン（Ｍｏ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、鉄（Ｆｅ）、チタン（Ｔｉ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、アンチモン鉛、酸化スズ・アンチモン、フッ素ドープ酸化亜鉛、炭素、グラファイト、グラッシーカーボン、リチウム、ベリリウム、ナトリウム、マグネシウム、カリウム、カルシウム、スカンジウム、マンガン、ジルコニウム、ガリウム、ニオブ、ナトリウム、ナトリウム−カリウム合金、マグネシウム／銅混合物、マグネシウム／銀混合物、マグネシウム／アルミニウム混合物、マグネシウム／インジウム混合物、アルミニウム／酸化アルミニウム混合物、リチウム／アルミニウム混合物等、ハロゲン化銀の微粒子等、又は分散性ナノ粒子、あるいは、透明導電膜として用いられる酸化インジウムスズ（ＩＴＯ）、ＩＴＳＯ、酸化亜鉛（ＺｎＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化インジウムに２〜２０％の酸化亜鉛を混合した酸化インジウム亜鉛（ＩＺＯ）、有機インジウム、有機スズ、窒化チタン等を用いることができる。
【０３４９】
なお、ここでは、ゲート配線１１０３、ゲート電極１１０４、容量配線１１０５ともに同材料で形成したが、これらの線幅や長さに応じて適宜材料を異ならせても良い。例えば、ゲート配線１１０３や容量配線１１０５（図３９の１２０２、１２０４にそれぞれ対応する。）のような比較的面積の大きな領域は、ＣｕやＡｌのような安価な材料を用い、ゲート電極１１０４は低抵抗のＡｇを用いることができる。
【０３５０】
なお、ここでは、第１の絶縁層１１０２を形成した後に、ゲート電極層を埋め込むように形成したが、液滴吐出法を用いて、第１の絶縁層１１０２とゲート電極層とを同時に形成しても良い。あるいは、第１の絶縁層１１０２を構成する組成物を吐出し、それが乾燥、固化する前に（又は仮焼成を行った後に）、ゲート電極層を構成する組成物を吐出し、最後に両者を乾燥、焼成させても良い。この場合、露光、現像工程を削減することができるため、工程の大幅な短縮を図ることができる。なお、両者を同時に形成する場合は、図４５に示すように、吐出口径や材料の種類の異なる複数のノズルから同時に吐出するという方法を用いることができる。
【０３５１】
また、ここでは、酸化チタン膜１００１を形成した後に、第１の絶縁層１１０２を形成したが、図５６に示すように、第１の絶縁層１１０２を形成した後に、チタン膜１０９２を形成し、液滴吐出手段に用いるノズル１０９１を用いて、ゲート電極層を形成した後に、チタン膜１０９２をエッチング除去（図５６（Ａ））、又はチタン膜１０９２のゲート電極層以外の部分を酸化させ、絶縁化しても良い（図５６（Ｂ））。ここで、図５６（Ｂ）の場合、チタン膜１０９２を焼成させて酸化チタン膜１１９４を形成すると同時に、ゲート電極層の焼成も行うことができ、ゲート電極層を平坦化、平滑化することができる。なお、この方法は、他の導電膜を形成する場合にも採用することができる。
【０３５２】
ここで、以上述べた液滴吐出手段に用いるノズルの径は、０．１〜５０μｍ（好適には０．６〜２６μｍ、）に設定し、ノズルから吐出される組成物の吐出量は０．００００１ｐｌ〜５０ｐｌ（好適には０．０００１〜４０ｐｌ）に設定する。この吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズル吐出口との距離は、所望の箇所に滴下するために、できる限り近づけておくことが好ましく、好適には０．１〜２ｍｍ程度に設定する。なお、ノズル径を変えずとも、圧電素子に印可されるパルス電圧を変えることによって吐出量を制御することもできる。これらの吐出条件は、線幅が約１０μｍ以下となるように設定しておくのが望ましい。
【０３５３】
なお、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好ましい。より好ましくは、低抵抗な銀又は銅を用いるとよい。但し、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いればよい。ここで、銅を配線として用いる場合のバリア膜としては、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化チタン、窒化タンタル（ＴａＮ：Ｔａｎｔａｌｕｍ  Ｎｉｔｒｉｄｅ）など窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良い。
【０３５４】
なお、液滴吐出法に用いる組成物の粘度は３００ｍＰａ・ｓ以下、好ましくは５０ｍＰａ・ｓ以下が好適であり、これは、乾燥を防止し、吐出口から組成物を円滑に吐出できるようにするためである。なお、用いる溶媒や用途に合わせて、組成物の粘度、表面張力等は適宜調整するとよい。一例として、ＩＴＯ、ＩＴＳＯ、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は５〜５０ｍＰａ・ｓ（好ましい状態は１５〜２０ｍＰａ・ｓ）、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０〜２０ｍＰａ・ｓである。
【０３５５】
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電材料の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．５〜１０μｍである。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ粒子は約７ｎｍと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることが好ましい。
【０３５６】
また、一導電材料の周囲を他の導電材料で覆った粒子を含む組成物を吐出形成して、ゲート電極層を形成してもよい。この際、両導電材料の間にバッファ層を設けておくのが望ましい。例えば、図４９に示すように、Ｃｕ１３１０の周りをＡｇ１３１１で覆った粒子（図４９（Ａ））において、Ｃｕ１３１０とＡｇ１３１１の間にＮｉ又はＮｉＢ（ニッケルボロン）からなるバッファ層１３１２を設けた粒子構造が挙げられる（図４９（Ｂ））。
【０３５７】
なお、導電材料を含む組成物の焼成工程において、分圧比で１０〜３０％の酸素を混合させたガスを積極的に用いることにより、ゲート電極層を構成する導電膜の抵抗率を下げ、かつ、該導電膜の薄膜化、平滑化を図ることができる。ここで、上記焼成の前後における導電膜の変化の様子を簡単に説明する。Ａｇのような導電材料を含む組成物（ナノペーストとも呼ばれる。）は、導電材料を有機溶剤に分散又は溶解させたものであるが、他にも分散剤や、バインダーと呼ばれる熱硬化性樹脂が含まれている。特にバインダーに関しては、焼成時にクラックや不均一な焼きムラが発生するのを防止する働きを持つ。そして、乾燥又は焼成工程により、有機溶剤の蒸発、分散剤の分解除去及びバインダーによる硬化収縮が同時に進行することにより、ナノ粒子同士が融合し、ナノペーストが硬化する。この際、ナノ粒子は、数十〜百数十ｎｍまで成長し、近接する成長粒子同士で融着、及び互いに連鎖することにより、金属連鎖体を形成する。一方、残った有機成分の殆ど（約８０〜９０％）は、金属連鎖体の外部に押し出され、結果として、金属連鎖体を含む導電膜と、その外側を覆う有機成分からなる膜が形成される。そして、有機成分からなる膜は、ナノペーストを窒素及び酸素を含む雰囲気下で焼成する際に、気体中に含まれる酸素と、有機成分からなる膜中に含まれる炭素や水素などとが反応することにより、除去することができる。また、焼成雰囲気下に酸素が含まれていない場合には、別途、酸素プラズマ処理等によって有機成分からなる膜を除去することができる。このように、ナノペーストを窒素及び酸素を含む雰囲気下で焼成、又は乾燥後酸素プラズマで処理することによって、有機成分からなる膜は除去されるため、残存した金属連鎖体を含む導電膜の平滑化、薄膜化、低抵抗化を図ることができる。なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理（乾燥又は焼成）時間を短縮することもできる。
【０３５８】
また、上記乾燥及び焼成工程に加えて、さらに表面を平滑化、平坦化するための処理を行ってもよい。該処理の代表的なものを図３８に示す。図３８（Ａ）は、プレス機構１３００によって導電膜の平坦化を行うものであり、ヒーター１３０１で加熱しながら行うのが望ましい。図３８（Ｂ）は、微細ブラシ１３０３を備えたローラー１３０２内に、基板を載せたステージ１３０４を矢印方向に搬送させることによって平坦化を行うものであるが、ローラー自体を移動させても良い。図３８（Ｃ）は、ＣＭＰ法の模式図であるが、研磨用パッド１３０８内にスラリー（１３０７）と呼ばれる研磨溶剤を供給し、ウエハキャリア１３０６の回転とプラテンと呼ばれる回転台の回転による加圧と、研磨用パッドの研磨によって平坦化を行うものである。金属用には、酸性溶液にアルミナの微粉末を混ぜたもの、絶縁物には、アルカリ性のコロイド状シリカを混ぜたものが主に用いられる。また、図示しないが、エッチバック法やリフロー法等も採用することができる。また、上記平坦化処理は、導電膜のみならず、特に液滴吐出法で形成された絶縁膜、半導体膜等に用いることも有効である。
【０３５９】
なお、基板としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。この場合、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）など（ｘ、ｙ＝１、２・・・）、基板側から不純物などの拡散を防止するための下地絶縁膜を形成しておいてもよい。また、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。
【０３６０】
次に、ゲート電極層上にゲート絶縁膜１１０６を形成する（図２３（Ｃ））。ゲート絶縁膜はプラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することが好ましい。積層する場合には、例えば、基板側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのがよい。
【０３６１】
次に、ゲート絶縁膜１１０６上に、半導体膜１１０７を形成する（図２３（Ｃ））。半導体膜としては、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれも、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とする半導体膜を用いることができる。また、半導体膜は、プラズマＣＶＤ法等によって形成することができる。なお、半導体膜の膜厚は、１０〜１００ｎｍとするのが望ましい。
【０３６２】
ここで、上記セミアモルファス半導体のうち、ＳＡＳ（セミアモルファスシリコン）の作製方法について簡単に説明する。ＳＡＳは、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでＳＡＳの形成を容易なものとすることができる。希釈率は１０倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の反応生成は減圧下で行うが、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えば良い。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すれば良い。基板加熱温度は３００度以下が好ましく、１００〜２００度の基板加熱温度が推奨される。
【０３６３】
また、珪化物気体中に、ＣＨ4、Ｃ2Ｈ6などの炭化物気体、ＧｅＨ4、ＧｅＦ4などのゲルマニウム化気体を混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
【０３６４】
また、ＳＡＳは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示す。これは、アモルファス半導体を成膜するときよりも高い電力のグロー放電を行うため酸素が半導体膜中に混入しやすいためである。そこで、ＴＦＴのチャネル形成領域を設ける第１の半導体膜に対しては、ｐ型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ2Ｈ6、ＢＦ3などの不純物気体を１ｐｐｍ〜１０００ｐｐｍの割合で珪化物気体に混入させると良い。例えば、ｐ型を付与する不純物元素としてボロンを用いる場合、該ボロンの濃度を１×１０14〜６×１０16ａｔｏｍｓ／ｃｍ3とすると良い。なお、上記ＳＡＳでチャネル形成領域を構成することにより１〜１０ｃｍ2／Ｖ・ｓｅｃの電界効果移動度を得ることができる。
【０３６５】
また、結晶性半導体膜は、アモルファス半導体膜をニッケル等の触媒を含む溶液で処理した後、５００〜７５０℃の熱結晶化工程によって結晶質シリコン半導体膜を得、さらにレーザー結晶化を行って結晶性の改善を施すことによって得ることができる。
【０３６６】
また、ジシラン（Ｓｉ2Ｈ6）とフッ化ゲルマニウム（ＧｅＦ4）の原料ガスとして、ＬＰＣＶＤ（減圧ＣＶＤ）法によって、多結晶半導体膜を直接形成することによっても、結晶性半導体膜を得ることができる。ガス流量比は、Ｓｉ2Ｈ6／ＧｅＦ4＝２０／０．９、成膜温度は４００〜５００℃、キャリアガスとしてＨｅ又はＡｒを用いたが、これに限定されるものではない。
【０３６７】
次に、半導体膜１１０７のチャネル領域となる部分の上方に、チャネル保護膜１１０８を形成する（図２３（Ｃ））。チャネル保護膜１１０８は、液滴吐出法で選択的に形成するのが望ましく、吐出する組成物としては、シロキサン等の耐熱性樹脂、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミド、ベンゾイミダゾール又はポリビニルアルコール等の耐エッチング性、絶縁性を有するものを選択する。好適には、シロキサン、ポリイミドを用いると良い。また、チャネル領域をオーバーエッチングから保護するために、チャネル保護膜１１０８の厚さは１００ｎｍ以上、好ましくは２００ｎｍ以上の厚さとするのが望ましい。
【０３６８】
なお、図示しないが、チャネル保護膜を窒化珪素膜等、ＣＶＤ法、スパッタ法等の薄膜形成法によって形成される膜と、液滴吐出法で形成される上記有機樹脂との積層構造としても良い。例えば、半導体膜１１０７を形成した後に、窒化珪素膜を、ＣＶＤ法、スパッタ法等により全面に成膜した後、半導体膜１１０７のチャネル領域となる部分の上方で、かつ、窒化珪素膜上に、チャネル保護膜（有機樹脂）を液滴吐出法によって形成する。該有機樹脂は、チャネル領域を保護する機能と、窒化珪素膜をパターニングする際のマスクとして機能するため、吐出する組成物としては、シロキサン等の耐熱性樹脂、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミド、ベンゾイミダゾール又はポリビニルアルコール等の耐エッチング性、絶縁性を有するものを選択する。好適には、シロキサン、ポリイミドを用いると良い。また、チャネル領域をオーバーエッチングから保護するために、窒化珪素膜と有機樹脂の膜厚は、合計で１００ｎｍ以上、好ましくは２００ｎｍ以上の厚さとするのが望ましい。その後、有機樹脂をマスクとして、窒化珪素膜をエッチング除去し、積層構造のチャネル保護膜を形成する。ここでは、プラズマエッチングを採用し、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用してもよい。チャネル保護膜を２層とすることにより、チャネル保護膜としての機能を高め、チャネル領域の損傷を確実に防止することができ、移動度の高い安定した能動素子を提供することができる。また、３層以上の構成としてもよい。また、下層は窒化珪素膜に限らず、他の珪素を含む絶縁膜を用いてもよい。また、チャネル保護膜１１０８のように、液滴吐出法で形成可能な膜を選択的に積層させて形成してもよい。
【０３６９】
次に、半導体膜１１０７上に、ｎ型半導体膜１１０９を形成する。ここで、ｎ型の不純物元素としては、砒素（Ａｓ）、燐（Ｐ）を用いることができる。例えば、ｎ型の半導体膜を形成する場合、ＳｉＨ4、Ｈ2、ＰＨ3（フォスフィン）の混合ガスを、プラズマＣＶＤ法を用いてグロー放電分解することによって、ｎ型（ｎ＋）のシリコン膜を形成することができる。また、ｎ型半導体膜１１０９の代わりに、硼素（Ｂ）のようなｐ型不純物元素を含む半導体膜を用いてもよい。
【０３７０】
次に、半導体膜１１０７及びｎ型半導体膜１１０９上にレジストマスク１１１０を設け、エッチングすることにより、島状半導体膜１１２７、島状ｎ型半導体膜１１２８を形成する（図２３（Ｄ））。エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用してもよい。
【０３７１】
次に、ゲート絶縁膜１１０６、島状ｎ型半導体膜１１０９上に、ソース電極１１１２及びドレイン電極１１１３をパターン形成するための第２の絶縁層１１１１を形成する（図２３（Ｅ））。第２の絶縁層１１１１としては、第１の絶縁層１１０２と同様の材料、方法を用いて作製することができる。
【０３７２】
次に、第２の絶縁層１１１１の間隙に、第２の導電材料を含む組成物を吐出することにより、ソース電極１１１２及びドレイン電極１１１３を形成する（図２３（Ｅ））。第２の導電材料、導電粒子構造、吐出条件、乾燥、焼成条件等としては、上記第１の導電材料において示したものの中から適宜採用することができる。なお、第１及び第２の導電材料や粒子構造は同じでもよいし、異なっていてもよい。
【０３７３】
なお、ここでは、第２の絶縁層１１１１を形成した後に、ソース電極１１１２及びドレイン電極１１１３を埋め込むように形成したが、液滴吐出法を用いて、第２の絶縁層１１１１とソース電極１１１２及びドレイン電極１１１３とを同時に形成しても良い。あるいは、第２の絶縁層１１１１を構成する組成物を吐出し、それが乾燥、固化する前に（又は仮焼成を行った後に）、ゲート電極層を構成する組成物を吐出し、最後に両者を乾燥、焼成させても良い。この場合、露光、現像工程を削減することができるため、工程の大幅な短縮を図ることができる。なお、両者を同時に形成する場合は、図４５に示すように、吐出口径や材料の種類の異なる複数のノズルから同時に吐出するという方法を用いることができる。
【０３７４】
なお、図示しないが、第２の導電材料を含む組成物を吐出する前に、ゲート絶縁膜１１０６、島状ｎ型半導体膜１１２８上に、これらの膜と、ソース電極１１１２及びドレイン電極１１１３との密着性を向上させるための下地前処理を行ってもよい。これは、ゲート電極層を形成する際の下地前処理と同様の方法を採用することができる。
【０３７５】
次に、第２の絶縁層１１１１をＯ2アッシング、エッチング又は大気圧プラズマ等によって除去し、さらに、ソース電極１１１２及びドレイン電極１１１３をマスクとして、島状ｎ型半導体膜１１２８をエッチングし、ソース領域１１１４、ドレイン領域１１１５を形成する（図２４（Ｆ））。ここでは、プラズマエッチングを採用し、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、ＣＦ4とＯ2の混合ガスを用いるのがよい。ここで、チャネル領域上にはチャネル保護膜１１０８が形成されていることにより、島状ｎ型半導体膜１１２８をエッチングする際にチャネル領域がオーバーエッチングによる損傷を受けることがないため、安定した特性と高移動度を有するＴＦＴを得ることができる。
【０３７６】
次に、ソース電極１１１２及びドレイン電極１１１３上に、ＵＶ光１１３４を照射することにより、電極表面の改質を行う（図２４（Ｆ））。これによって、該電極に交差して形成されるソース配線１１１７、ドレイン配線１１１８との密着性を高めることができる。なお、密着性を高めることができれば、ＵＶ光照射以外の処理を行っても良い。例えば、上述した下地前処理を、導通を確保できる材料を用いて行っても良い。なお、該電極表面改質処理は省略することも可能である。また、該ＵＶ光照射は、ゲート電極層形成時に行うこともできる。
【０３７７】
次に、ソース配線１１１７、ドレイン配線１１１８をパターン形成するための、第３の絶縁層１１１６を形成する（図２４（Ｇ））。第３の絶縁層１１１６としては、第１の絶縁層１１０２と同様の材料、方法を用いて作製することができる。なお、第３の絶縁層１１１６は、平坦化膜又は層間絶縁膜としても機能するものである。
【０３７８】
次に、第３の絶縁層１１１６の間隙に、第３の導電材料を含む組成物を吐出することにより、ソース配線１１１７、ドレイン配線１１１８を形成する（図２４（Ｇ））。第３の導電材料、導電粒子構造、吐出条件、乾燥、焼成条件等としては、上記第１の導電材料において示したものの中から適宜採用することができ、導電材料や粒子構造は、第１及び第２のものと同じでもよいし、異なっていてもよい。
【０３７９】
なお、ここでは、第３の絶縁層１１１６を形成した後に、ソース配線１１１７、ドレイン配線１１１８を埋め込むように形成したが、液滴吐出法を用いて、第３の絶縁層１１１６とソース配線１１１７、ドレイン配線１１１８とを同時に形成しても良い。あるいは、第３の絶縁層１１１６を構成する組成物を吐出し、それが乾燥、固化する前に（又は仮焼成を行った後に）、ゲート電極層を構成する組成物を吐出し、最後に両者を乾燥、焼成させても良い。この場合、露光、現像工程を削減することができるため、工程の大幅な短縮を図ることができる。なお、両者を同時に形成する場合は、図４５に示すように、吐出口径や材料の種類の異なる複数のノズルから同時に吐出するという方法を用いることができる。
【０３８０】
次に、ドレイン配線１１１８（又はソース配線１１１７）上に、画素電極１１２６を形成し、ＴＦＴ基板が完成する（図２４（Ｇ））。画素電極としては、上記導電材料を用いることができるが、透過型液晶表示装置（図２７（Ａ）参照）の場合には、透明導電膜として用いられる酸化インジウムスズ（ＩＴＯ）、ＩＴＳＯ、酸化亜鉛（ＺｎＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化インジウムに２〜２０％の酸化亜鉛を混合した酸化インジウム亜鉛（ＩＺＯ）、有機インジウム、有機スズ等を用い、反射型液晶表示装置の場合には、Ａｌや、マグネシウム／銀混合物、マグネシウム／アルミニウム混合物、マグネシウム／インジウム混合物、アルミニウム／酸化アルミニウム混合物、リチウム／アルミニウム混合物等の反射性導電材料を用いるのが望ましい。また、半透過型液晶表示装置（図２７（Ｂ）参照）の場合には、これらを組み合わせて、透光性画素電極１１５３、反射性画素電極１１５２として用いることができる。画素電極１１２６は、液滴吐出法によって選択的に形成しても良いし、従来通りスパッタ法等で形成した後にパターニング形成しても良い。また、図示しないが、画素電極１１２６を形成する前に、上述した下地前処理やＵＶ光照射を行って、ソース、ドレイン電極や層間絶縁膜（第３の絶縁層１１１６）との密着性を向上させても良い。
【０３８１】
次に、ブラックマトリクス１１２０、カラーフィルタ１１２１、透明樹脂１１２２、対向電極１１２３、配向膜１１２４が形成された対向基板１１１９を用意し、対向基板１１１９と、配向膜１１２９が形成されたＴＦＴ基板とで液晶層１１２５を挟持するように貼り合わせる（図２４（Ｈ））。また、ブラックマトリクス１１２０、カラーフィルタ１１２１は、スピンコート法、ディップ法、重ね合わせ法等によって形成することができるが、液滴吐出法によって形成してもよい。この際、両者を同時に液滴吐出法で形成することも可能であるし、一方を液滴吐出法又は従来のパターニング工程を経て選択的に形成した後に、他方を液滴吐出法で埋め込み形成することも可能である。このように、液滴吐出法を積極的に用いることにより、フォトリソグラフィー工程を省略することができ、従来、遮光膜（ブラックマトリクス）とＲＧＢカラーフィルタを形成するために、４回のフォトリソグラフィー工程を必要としていたのに比べ、工程を大幅に削減することができる。なお、フルカラー表示のディスプレイとしない場合には、カラーフィルタを設ける必要はない。
【０３８２】
透明樹脂１１２２は、スピンコート法やディップ法等によって塗布形成し、対向電極は、液滴吐出法やスパッタ法等によって形成することができる。また、両基板上に形成される配向膜も、液滴吐出法を用いて形成することができる。
【０３８３】
なお、液晶層１１２５は、両基板をシール剤を介して貼り合わせた後、貼り合わせた基板（セル）に設けた液晶注入口のある一辺を液晶に浸けて、毛細管現象によりセル内部に注入するディップ法（吸い上げ法）や、図４１に示すように、ステージ１３２０に配置された、シール剤１３２８とバリア層１３２９が設けられた一方の基板１３２１に、ノズル（ディスペンサ）１３２６から液晶を滴下し、他方の基板１３３０を矢印で示すように貼り合わせる、所謂液晶滴下法を用いて形成することができる。特に、液晶滴下法は、基板サイズが大面積化した場合に有効な手段である。なお、図４１におけるバリア層１３２９は、液晶分子１３２７とシール剤１３２８との化学反応を防止するために設けられるものである。両基板を貼り合わせる場合には、予め両基板に形成されたアライメント用のマーカー１３２２又は１３３１を撮像手段１３２３で検出し、ＣＰＵ１３２４、コントローラ１３２５を介して、両基板が配置されたステージを制御することにより行う。
【０３８４】
図２７は、上記工程を経て完成した液晶パネルにバックライト（光源）ユニット１１４１を据え付けた状態を示す図である。バックライトユニット１１４１は、蛍光１０９０を発する冷陰極管（蛍光ランプ）１１４２、蛍光を効率よく導光板１１４４に導くためのランプリフレクター１１４３、蛍光が全反射しながら液晶パネル全面に光を導くための導光板１１４４、明度のムラを低減するための拡散板１１４５、導光板１１４４の下に漏れた光を再利用するための反射板１１４６から構成されている。また、液晶パネルとバックライトユニットの間及びその対向側には偏光板１１４０が設けられている。
【０３８５】
図２７（Ａ）は、透過型液晶表示パネルを示す図である。バックライトユニット１１４１は、ＴＦＴ基板の下側に備え付けてあるため、ＴＦＴのチャネル領域に光が当たらないように、ゲート電極１１０４を反射性のある材料で作製する必要がある。一方、バックライトユニット１１４１がＴＦＴ基板の上側に備え付けてある場合（図示せず）、ブラックマトリクス１１２０が存在するため、ＴＦＴのチャネル領域に光が当たることはない。
【０３８６】
図２７（Ｂ）は、半透過型液晶表示パネルを示しており、反射型と透過型の機能を兼ね備えている。ここで、画素電極１１５３は透光性を有しており、バックライトユニット１１４１からの蛍光を透過させることができる。また、画素電極１１５２は、反射性を有しており、外光１１９１からの光を反射させることができる。なお、冷陰極管は、薄型化のため、図２７に示すように横に設けられているが（サイドライト方式）、冷陰極管が、液晶パネルの下部又は上部に位置するように設け、光量を増加させることもできる。
【０３８７】
本実施形態で説明した液晶表示装置は、ゲート電極層、ソース電極、ドレイン電極、ソース配線、ドレイン配線を形成するにあたり、それらの周囲に絶縁層を形成し、該絶縁層の間に導電体を液滴吐出法を用いて埋め込み形成する方法を用いたことにより、これらの電極や配線を所望のパターンに精度良く形成することができ、また、導電材料も節約することができる。また、液滴吐出法を用いた場合に起こりやすい導電材料を含む組成物の液だれ現象を防止することができるため、良好な導電体のパターンを形成することができ、電極や配線間の短絡を防止することができる。また、液滴吐出法のみで導電材料を吐出した場合、導電材料を含む組成物は主に液状であるため、膜厚を大きくすることが困難とされているが、樹脂の膜厚を制御すれば、液滴吐出法を用いた場合であっても、所望の膜厚の電極や配線を形成することができる。
【０３８８】
したがって、本発明を用いることで、液滴吐出法によって工程を簡略化し、材料コストの削減を図ることができ、かつ、スループット、歩留まりの高い液晶表示装置を提供することができる。特に、ガラス基板のサイズが、第６世代（１５００×１８００ｍｍ）、第７世代（２０００×２２００ｍｍ）、若しくはそれ以上の畳６畳分（２７００×３６００ｍｍ）サイズと拡大して行っても、生産性良く、低コストで表示パネルを製造することができる。また、導電材料としての重金属等を含む多量の廃液を処理する必要がなく、環境への配慮という観点からも、本発明は有意である。
【０３８９】
なお、本実施形態では、ゲート電極層、ソース電極、ドレイン電極、ソース配線、ドレイン配線を形成するにあたり、それらの周囲に絶縁層を形成し、該絶縁層の間に導電体を液滴吐出法を用いて埋め込む方法を用いたが、それらすべてに適用しなくともよい。例えば、ゲート電極層は埋め込み法を用い、ソース電極、ドレイン電極、ソース配線、ドレイン配線は、液滴吐出法によって選択的に吐出形成しても良い。あるいは、スパッタ法等で形成した後にパターニング形成しても良い。
【０３９０】
また、ソース電極とソース配線、ドレイン電極とドレイン配線は、それぞれ同一レイヤーで形成しても良い。この場合、第２又は第３の絶縁層の一方は不要となる。また、ソース電極（配線）又はドレイン電極（配線）は、画素電極を兼ねるように形成しても良い。なお、層間絶縁膜又は平坦化膜を形成しない場合には、画素電極を予めゲート絶縁膜上に作製しておき、その後、ソース、ドレイン電極又はソース、ドレイン配線と接続しても良い。
【０３９１】
（実施の形態１４）
図２５は、図３９のＣ−Ｄ断面から見た工程図であり、薄膜トランジスタ１２３０としてチャネルエッチ型ＴＦＴを用いた場合を示す。まず、チャネル保護膜を形成する工程が不要である点を除き、ソース電極１１１２、ドレイン電極１１１３を形成するまでの工程は、上記実施形態と同様に行うことができる（図２５（Ａ）〜（Ｃ））。
【０３９２】
その後、第２の絶縁層１１１１をＯ2アッシング、エッチング又は大気圧プラズマ等によって除去し、さらに、ソース電極１１１２及びドレイン電極１１１３をマスクとして、島状ｎ型半導体膜１１２８をエッチングし、ソース、ドレイン領域を形成する（図２５（Ｄ））。ここでは、プラズマエッチングを採用し、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、ＣＦ4とＯ2の混合ガスを用いるのがよい。なお、ｎ型半導体膜と、半導体膜が、同じ半導体材料を用いている場合には、島状ｎ型半導体膜１１２８をエッチングする際に島状半導体膜１１２７もエッチング除去されてしまうので、エッチレートや時間には注意する必要がある。
【０３９３】
以後、ソース電極１１１２及びドレイン電極１１１３上に、ソース配線１１１７、ドレイン配線１１１８をパターン形成する工程、画素電極を形成する工程も、実施形態１と同様に行うことができる（図２５（Ｄ））。また、図示しないが、液晶滴下又は注入工程、基板貼り合わせ工程、バックライトユニット取り付け工程等も、実施形態１３と同様に行うことができる。なお、ソース電極とソース配線、ドレイン電極とドレイン配線は、それぞれ同一レイヤーで形成しても良い。この場合、第２又は第３の絶縁層の一方は不要となる。また、ソース電極（配線）又はドレイン電極（配線）は、画素電極を兼ねるように形成しても良い。
【０３９４】
（実施の形態１５）
図２６は、図３９のＣ−Ｄ断面から見た工程図であり、薄膜トランジスタ１２３０としてチャネルエッチ型とチャネル保護型の混合型のＴＦＴを用いた場合を示す。まず、チャネル保護膜を形成する工程が不要である点を除き、ｎ型半導体膜１１０９を形成するまでの工程は、上記実施形態と同様に行うことができる（図２６（Ａ））。
【０３９５】
その後、半導体膜１１０７のソース、ドレイン領域となる部分に、メタルマスク１１３０、１１３１を形成する（図２６（Ａ））。メタルマスク１１３０、１１３１は、ｎ型半導体膜１１０９、半導体膜１１０７をエッチングする際のマスクとして機能するだけでなく、ソース、ドレイン電極としても機能する。メタルマスク１１３０、１１３１に用いられる導電材料としては、ゲート電極層等と同様のものを採用することができるが、耐エッチング性の高いものを用いるのが望ましい。また、液滴吐出法を用いて選択的に形成するのが望ましい。
【０３９６】
次に、メタルマスク１１３０、１１３１をマスクとして、ｎ型半導体膜１１０９をエッチングし、ソース、ドレイン領域を形成する（図２６（Ｂ））。ここでは、プラズマエッチングを採用し、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、ＣＦ4とＯ2の混合ガスを用いるのがよい。なお、ｎ型半導体膜と、半導体膜が、同じ半導体材料を用いている場合には、島状ｎ型半導体膜１１２８をエッチングする際に島状半導体膜１１２７もエッチング除去されてしまうので、エッチレートや時間には注意する必要がある。ただし、図２６（Ｂ）に示すように、半導体膜１１０７の一部がエッチングされていても、チャネル領域の半導体膜の厚さが５ｎｍ（５０Å）以上、好ましくは１０ｎｍ（１００Å）以上、さらに好ましくは５０ｎｍ（５００Å）以上であれば、ＴＦＴの機能上問題は生じない。
【０３９７】
次に、半導体膜１１０７のチャネル領域となる部分の上方に、絶縁膜１１３２を形成する（図２６（Ｂ））。絶縁膜１１３２は、チャネル保護膜として機能するため、シロキサン等の耐熱性樹脂、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミド、ベンゾイミダゾール又はポリビニルアルコール等の耐エッチング性、絶縁性を有する材料を選択し、液滴吐出法を用いて選択的に形成するのが望ましい。好適には、シロキサン、ポリイミドを用いると良い。また、チャネル領域をオーバーエッチングから保護するために、絶縁膜１１３２の厚さは１００ｎｍ以上、好ましくは２００ｎｍ以上の厚さとするのが望ましい。したがって、図２６のように、絶縁膜１１３２は、メタルマスク１１３０、１１３１上に乗り上げるように形成しても良い。絶縁膜１１３２の膜厚を１００ｎｍ以上とすることにより、チャネル保護膜としての機能を高め、チャネル領域の損傷を確実に防止することができ、移動度の高い安定した能動素子を提供することができる。また、絶縁膜１１３２を、積層構造とすることも上記効果を確保する上で有効である。例えば、上記実施形態でも示したように、窒化珪素と有機樹脂からなる構成を採用することができる。
【０３９８】
次に、メタルマスク１１３０、１１３１及び絶縁膜１１３２をマスクとして半導体膜１１０７をエッチングし、島状半導体膜１１２７を形成する（図２６（Ｃ））。ここでは、プラズマエッチングを採用し、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、ＣＦ4とＯ2の混合ガスを用いるのがよい。なお、島状半導体膜のうちチャネル領域の上方には、絶縁膜１１３２（チャネル保護膜に相当する）が形成されているため、上記エッチング工程において、オーバーエッチングによる損傷を受けることがない。これによって、安定した特性と高移動度を有するチャネル保護型（チャネルストッパー型）ＴＦＴを、レジストマスクを一切用いることなく作製することができる。
【０３９９】
次に、ゲート絶縁膜１１０６上であって、かつ、少なくとも島状半導体膜１１２７の側面に、ステップカバレッジを向上させるための絶縁体１１３３（エッジカバー等とも呼ばれる。）を形成する（図２６（Ｃ））。さらに、メタルマスク１１３０、１１３１に接してソース電極１１１２、ドレイン電極１１１３を形成する。この際、ソース、ドレイン電極下にはエッジカバーが存在するため、配線を良好なカバレッジで滑らかに形成することができ、断線等を防止することができる。
【０４００】
以後、ソース電極１１１２及びドレイン電極１１１３上に、ソース配線１１１７、ドレイン配線１１１８をパターン形成する工程、画素電極を形成する工程も、上記実施形態と同様に行うことができる（図２６（Ｄ））。また、図示しないが、液晶滴下又は注入工程、基板貼り合わせ工程、バックライトユニット取り付け工程等も、上記実施形態と同様に行うことができる。なお、ソース電極とソース配線、ドレイン電極とドレイン配線は、それぞれ同一レイヤーで形成しても良い。この場合、第２又は第３の絶縁層の一方は不要となる。また、ソース電極（配線）又はドレイン電極（配線）は、画素電極を兼ねるように形成しても良い。
【０４０１】
上述したとおり、本発明は、ソース、ドレイン電極を兼ねたメタルマスク１１３０、１１３１を形成した後に、チャネル領域となる部分をチャネル保護膜として機能する絶縁膜１１３２で覆い、島状半導体膜を形成しているため、レジストマスクを設ける必要がなく、工程を簡略化することができる。このように、本実施形態は、メタルマスクを用いてｎ型半導体膜を除去し、ソース領域及びドレイン領域を形成するというチャネルエッチ型特有の方法と、その後、チャネル領域が除去されるのを防ぐためにチャネル保護膜を形成するというチャネル保護型特有の方法とを混合させた、新たなタイプの能動素子の形成手段を有することを特徴としている。そして、上記構成を備えていることにより、レジストマスクを全く用いることなく、メタルマスクのみで能動素子を作製することができる。その結果、工程の簡略化、材料の節約によるコストの大幅な低減を図ることができ、大面積の基板を用いて能動素子を作製する場合にも、低いコスト、高スループット、高歩留まり、短縮されたタクトタイムで、安定性の高い能動素子を作製することができる。
【０４０２】
（実施の形態１６）
本実施の形態では、図２８を用いて、層間絶縁膜又は平坦化膜として、カラーフィルタ機能を兼ねた絶縁層を形成する場合について説明する。まず、ソース、ドレイン電極を形成する工程までは、上記実施形態と同様に行うことができる（図２８（Ａ））。
【０４０３】
その後、感光性ポリイミド、感光性アクリル、感光性シロキサン等、上記実施形態の第１の絶縁層の材料として示したものに、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の顔料又は染料を混ぜたものを用いて、ソース配線１１１７、ドレイン配線１１１８をパターン形成するための第３の絶縁層１１６０、１１６１を形成する（図２８（Ａ））。これにより、第３の絶縁層１１６０、１１６１は、層間絶縁膜又は平坦化膜としての機能に加え、カラーフィルタとしての機能をも有することができる。なお、第３の絶縁層１１１６は、顔料又は染料が混ざっていない樹脂を用いても良いし、Ｃｒ（クロム）等を混ぜてブラックマトリクス機能を持たせたものとしても良い。また、非感光性樹脂（ポリイミド等）を用いてブラックマトリクス機能を持たせてもよい。第３の絶縁層１１１６にブラックマトリクス機能を持たせた場合、図２８（Ｂ）に示すブラックマトリクス１１２０は省略することができる。
【０４０４】
次に、第３の絶縁層１１１６、１１６０、１１６１の間隙に、第３の導電材料を含む組成物を吐出することにより、ソース配線１１１７、ドレイン配線１１１８を形成する（図２８（Ａ））。第３の導電材料、導電粒子構造、吐出条件、乾燥、焼成条件等としては、上記第１の導電材料において示したものの中から適宜採用することができ、導電材料や粒子構造は、第１及び第２のものと同じでもよいし、異なっていてもよい。
【０４０５】
なお、ここでは、第３の絶縁層１１１６、１１６０、１１６１を形成した後に、ソース配線１１１７、ドレイン配線１１１８を埋め込むように形成したが、液滴吐出法を用いて、第３の絶縁層１１１６とソース配線１１１７、ドレイン配線１１１８とを同時に形成しても良い。あるいは、第３の絶縁層１１１６を構成する組成物を吐出し、それが乾燥、固化する前に（又は仮焼成を行った後に）、ゲート電極層を構成する組成物を吐出し、最後に両者を乾燥、焼成させても良い。この場合、露光、現像工程を削減することができるため、工程の大幅な短縮を図ることができる。なお、両者を同時に形成する場合は、図４５に示すように、吐出口径や材料の種類の異なる複数のノズルから同時に吐出するという方法を用いることができる。
【０４０６】
以後、画素電極を形成する工程、液晶滴下又は注入工程、基板貼り合わせ工程、バックライトユニット取り付け工程等も、実施形態１３と同様に行うことができる（図２８（Ｂ））。なお、ソース電極とソース配線、ドレイン電極とドレイン配線は、それぞれ同一レイヤーで形成しても良い。この場合、第２又は第３の絶縁層の一方は不要となる。また、ソース電極（配線）又はドレイン電極（配線）は、画素電極を兼ねるように形成しても良い。また、本実施の形態は、他の実施形態と自由に組み合わせることができる。
【０４０７】
（実施の形態１７）
本実施の形態では、図２９を用いて、第１の絶縁層として、カラーフィルタ機能を兼ねた絶縁層を形成する場合について説明する。まず、下地前処理工程までは、上記実施形態と同様に行うことができる（図２９（Ａ））。なお、下地前処理は省略することもできる。
【０４０８】
次に、基板１００上に、又は前記下地前処理を行った場合には該処理が施された部分の上方に、ゲート配線１１０３、ゲート電極１１０４、容量配線１１０５をパターン形成するための第１の絶縁層（樹脂パターン）を形成する。この際、少なくとも光が透過する部分の第１の絶縁層の材料に、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の顔料又は染料を混ぜたものを用いて、第１の絶縁層１１６２、１１６３を形成する（図２９（Ａ））。これにより、第１の絶縁層１１６２、１１６３は、ゲート電極層をパターン形成するための隔壁（土手、バンクともいう。）の機能に加え、カラーフィルタとしての機能をも有することができる。なお、第１の絶縁層１１０２は、顔料又は染料が混ざっていない樹脂を用いても良いし、Ｃｒ（クロム）等を混ぜてブラックマトリクス機能を持たせたものとしても良い。また、非感光性樹脂（ポリイミド等）を用いてブラックマトリクス機能を持たせてもよい。第１の絶縁層１１０２にブラックマトリクス機能を持たせた場合、図２９（Ｃ）に示すブラックマトリクス１１２０は省略することができる。
【０４０９】
以後、ＴＦＴ基板作製工程、画素電極を形成する工程、液晶滴下又は注入工程、基板貼り合わせ工程、バックライトユニット取り付け工程等も、上記実施形態と同様に行うことができる（図２９（Ｂ）、（Ｃ））。なお、ソース電極とソース配線、ドレイン電極とドレイン配線は、それぞれ同一レイヤーで形成しても良い。この場合、第２又は第３の絶縁層の一方は不要となる。また、ソース電極（配線）又はドレイン電極（配線）は、画素電極を兼ねるように形成しても良い。また、本実施の形態は、他の実施形態と自由に組み合わせることができる。
【０４１０】
（実施の形態１８）
本実施の形態では、図３０〜３２を参照して、本発明を用いたＴＦＴ基板と画素電極とを接続する方法について説明する。
【０４１１】
第１の方法は、図３０（Ａ）に示すように、本発明を用いて作製したＴＦＴ上に、平坦化膜１１７０を液滴吐出法によって選択的に形成し、平坦化膜１１７０が形成されていない領域に、ソース電極、ドレイン電極と接続されるソース配線１１７１、ドレイン配線１１７２を液滴吐出法によって形成する方法である。なお、画素ＴＦＴにおけるソース又はドレイン配線は、図３０（Ａ）に示すように、画素電極を兼ねることもできる。勿論、画素電極を別途形成し、ソース又はドレイン配線と接続してもよい。なお、ソース、ドレイン電極、ソース、ドレイン配線は、すべて同じ導電材料を用いて形成してもよいし、異なる導電材料を用いて形成してもよい。
【０４１２】
この方法は、平坦化膜中にコンタクトホールを形成するという概念を用いていないが、外見上コンタクトホールが形成されているように見えるので、ルーズコンタクト等と呼ばれる。なお、平坦化膜としては、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを含む絶縁膜で形成することが好ましい。
【０４１３】
ＴＦＴ基板上には、配向膜１７３を形成しラビング処理を行う。配向膜１１７３は、液滴吐出法を用いて選択的に形成するのが望ましい。
【０４１４】
第２の方法は、図３０（Ｂ）に示すように、本発明を用いて作製したＴＦＴのソース、ドレイン電極上に、柱状の導電体１１７４（ピラー、プラグ等とも呼ばれる。）を、液滴吐出法によって形成する方法である。ピラーの導電材料は、上述したゲート電極層等と同様のものを用いることができる。さらに、柱状の導電体１１７４上に、平坦化膜１１７５を液滴吐出法等によって形成する。平坦化膜としては、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを含む絶縁膜を、液滴吐出法で選択的に形成することが好ましい。
【０４１５】
なお、ピラー上に平坦化膜が形成されている場合には、エッチバック法により、平坦化膜、ピラーの表面をエッチングし、図３０（Ｂ）中図のように、表面が平坦なピラーを得ることができる。さらに、平坦化膜上に、ソース電極、ドレイン電極と接続されるソース配線、ドレイン配線を液滴吐出法によって形成する。その後、画素電極を形成し、ソース又はドレイン配線と接続する。なお、ソース、ドレイン電極、ピラー、ソース、ドレイン配線は、すべて同じ導電材料を用いて形成してもよいし、異なる導電材料を用いて形成してもよい。
【０４１６】
ＴＦＴ基板上には、配向膜１１７８を形成しラビング処理を行う。配向膜１１７３は、液滴吐出法を用いて選択的に形成するのが望ましい。
【０４１７】
第３の方法は、図３１に示すように、本発明を用いて作製したＴＦＴのソース、ドレイン電極上に、平坦化膜１１８０の材質に対して撥液性を有する柱状の絶縁体１１７９（ピラー絶縁体ともいう。）を液滴吐出法によって形成し、その周囲に平坦化膜１１８０を形成する方法である。ピラー絶縁体の材料は、ＰＶＡ（ポリビニルアルコール）等の水溶性有機樹脂にＣＦ4プラズマ等を施し、撥液性を持たせたものを用いることができる。平坦化膜としては、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを含む絶縁膜を、液滴吐出法で選択的に形成することが好ましい。ピラー絶縁体１１７９の周囲に平坦化膜１１８０を形成した後、ピラー絶縁体１１７９は水洗処理や、エッチング等によって簡単に除去することができる。この際、エッチングによって除去する際には、コンタクトホール形状が逆テーパー状となるのを防ぐために、異方性エッチングとするのが望ましい。ここで、ＰＶＡ等のピラー絶縁体は絶縁性を有しているため、コンタクトホールの側壁にその一部が残存しても、特に問題は生じない。
【０４１８】
その後、さらに、平坦化膜上に、コンタクトホールを介してソース電極、ドレイン電極と接続されるソース配線、ドレイン配線１１８２、１１８３を液滴吐出法によって形成する。なお、画素ＴＦＴにおけるソース又はドレイン配線は、図３１（Ｃ）に示すように、画素電極を兼ねることもできる。勿論、画素電極を別途形成し、ソース又はドレイン配線と接続してもよい。なお、ソース、ドレイン電極、ソース、ドレイン配線は、すべて同じ導電材料を用いて形成してもよいし、異なる導電材料を用いて形成してもよい。なお、上記ピラー絶縁体の除去工程によって、コンタクトホール形状が逆テーパー状となってしまった場合には、ソース、ドレイン配線を形成するにあたり、導電材料を含む組成物をピラー上に液滴吐出法で積層させることによって、コンタクトホールを埋めるように形成すればよい。
【０４１９】
ＴＦＴ基板上には、配向膜１１８４を形成しラビング処理を行う。配向膜１１７３は、液滴吐出法を用いて選択的に形成するのが望ましい。
【０４２０】
第４の方法は、図３２に示すように、本発明を用いて作製したＴＦＴのソース、ドレイン電極上に、平坦化膜１１８９の材質に対して撥液性材料１１８６を液滴吐出法、スピン塗布法、スプレー法等によって形成し、コンタクトホールを形成したい箇所に、ＰＶＡやポリイミド等からなるマスク１１８７を形成し、ＰＶＡ等をマスクとして撥液性材料１１８６を除去し、残存した撥液性材料の周囲に平坦化膜１１８９を形成するという方法である。撥液性材料１１８６の材料としては、ＦＡＳ（フルオロアルキルシラン）等のフッ素系シランカップリング剤を用いることができる。ＰＶＡやポリイミド等のマスク１１８７は液滴吐出法で選択的に吐出すればよい。また、撥液性材料１１８６は、Ｏ2アッシングや大気圧プラズマによって除去することができる。また、マスク１１８７は、ＰＶＡの場合は水洗処理によって、ポリイミドの場合には、Ｎ３００剥離液によって簡単に除去することができる。
【０４２１】
コンタクトホールが形成される箇所に撥液性材料１１８６を残した状態で、平坦化膜１１７０を液滴吐出法やスピン塗布法等によって形成する（図３２（Ｂ））。この際、コンタクトホールが形成される箇所には、撥液性材料１１８６が存在するので、その上方に平坦化膜が形成されることはない。また、コンタクトホール形状が逆テーパーとなる虞も生じない。平坦化膜としては、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨX結晶手を含む絶縁膜を、液滴吐出法で選択的に形成することが好ましい。平坦化膜１１８９を形成した後、撥液性材料１１８２は、Ｏ2アッシングや大気圧プラズマによって除去する。
【０４２２】
なお、ここでは、ＴＦＴを保護するためのパッシベーション膜１１８５を設けているので、撥液性材料１１８２を除去する際と同時、又は除去した後に、エッチングして、ソース、ドレイン電極表面を露出させる。パッシベーション膜１１８５は、ＴＦＴを不純物等の拡散から保護するために、できるだけ形成しておくのが望ましい。
【０４２３】
その後、さらに、平坦化膜上に、コンタクトホールを介してソース電極、ドレイン電極と接続されるソース配線、ドレイン配線１１９０を液滴吐出法によって形成する。さらに、画素電極１１９２を形成し、ソース又はドレイン配線と接続する。なお、ソース、ドレイン電極、ソース、ドレイン配線は、すべて同じ導電材料を用いて形成してもよいし、異なる導電材料を用いて形成してもよい。
【０４２４】
ＴＦＴ基板上には、配向膜１１９３を形成しラビング処理を行う。配向膜１１７３は、液滴吐出法を用いて選択的に形成するのが望ましい。
【０４２５】
なお、上記第１第４の方法について、図３０〜３２では図示しないが、基板とゲート電極層との間に、前処理によってＴｉＯｘ膜等を設け、密着性を高めてもよい。これは、ソース、ドレイン配線、ピラー、画素電極、導電体１１７２、１１７３等を形成する場合にも採用できる。前処理は、上記実施形態に示したものを採用すればよい。
【０４２６】
上記第１乃至第４の方法を経て、ＴＦＴ基板を作製した後の液晶滴下又は注入工程、基板貼り合わせ工程、バックライトユニット取り付け工程等は、上記実施形態と同様に行うことができる。また、本実施の形態は、他の実施形態と自由に組み合わせることができる。
【０４２７】
（実施の形態１９）
本実施の形態では、図３３〜３５を参照して、本発明を用いたアクティブマトリクス型ＬＣＤパネルの作製方法について説明する。ここで、図３３〜３５は、図３９のＡ−Ｂ及びＣ−Ｄ断面から見た工程図である。
【０４２８】
まず、基板１６００上に、酸化チタン１６０１を形成した後、第１の絶縁層１６０２を形成し、第１の絶縁層１６０２の間隙に、駆動回路部１６５７に設けられる駆動回路ＴＦＴ１６５２、１６５３のゲート電極層１６０３ａ、１６０３ｂ、画素部１６５８に設けられる画素ＴＦＴ１６５４のゲート電極層１６０４、保持容量部１６５５の容量電極１６０５、端子部１６５１のＦＰＣと接続される配線１６０６を形成する（図３３（Ａ））。
【０４２９】
次に、ゲート絶縁膜１６０７を形成し、半導体膜１６０８を形成した後、チャネル保護膜１６０９を形成する（図３３（Ｂ））。
【０４３０】
次に、ｎ型半導体膜を基板全面に形成した後、ｎチャネル型ＴＦＴ１６５２、１６５４及び保持容量１６５５が形成される領域上に設けられたフォトレジスト１６１１をマスクとしてエッチングを行い、島状ｎ型半導体膜１６１２を形成する（図３３（Ｃ））。なお、フォトレジスト１６１１は、液滴吐出法で選択的に形成するのが望ましい。
【０４３１】
次に、フォトレジスト１６１１を残した状態で、ｐ型半導体膜を基板全面に形成した後、ｐチャネル型ＴＦＴ１６５３が形成される領域上に設けられたフォトレジスト１６１４をマスクとしてエッチングを行い、島状ｐ型半導体膜１６１５及び島状半導体膜を形成する（図３４（Ｄ））。なお、フォトレジストも、液滴吐出法で選択的に形成するのが望ましい。なお、保持容量部にはｎ型半導体膜を形成せずに、ｐ型半導体膜を形成しても良い。
【０４３２】
次に、フォトレジスト１６１１、１６１４をＯ2アッシング、大気圧プラズマ等によって除去し、第２の絶縁層１６１６を形成した後に、第２の絶縁層１６１６の間隙に、ソース、ドレイン電極１６１７〜１６２１、及び保持容量部の対向電極１６２２を形成する（図３４（Ｅ））。
【０４３３】
次に、第２の絶縁層１６１６を除去した後、チャネルエッチングを行い、ソース、ドレイン領域を形成する。さらに、第３の絶縁層１６２６を形成した後に、第３の絶縁層１６２６の間隙に、ソース、ドレイン配線１６２７〜１６３１、及び容量配線１６３２を形成する（以上、図３４（Ｆ））。
【０４３４】
次に、第３の絶縁層１６２６をマスクとして、端子部に形成されている第１の絶縁層１６０２及びゲート絶縁膜１６０７をエッチング除去し、ＦＰＣと接続される部分の配線１６０６を露出させる（図３５（Ｇ））。プラズマエッチングを採用し、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、ＣＦ4とＯ2の混合ガスを用いるのがよい。また、Ｏ2アッシングを用いてもよい。また、これらの方法を組み合わせて、第１の絶縁層１６０２及びゲート絶縁膜１６０７を別々に除去しても構わない。なお、配線１６０６が露出すれば、第１の絶縁層１６０２は除去しなくても構わない。その後、画素ＴＦＴのソース配線又はドレイン配線と接続するように、画素電極１６３３を形成する（図３５（Ｇ））。
【０４３５】
その後、ＴＦＴ基板と対向基板１６３６との間に液晶層１６３５を挟持させ、シール材１６４０で貼り合わせた状態を示している。ＴＦＴ基板上には柱状のスペーサ１６３９を形成する。柱状のスペーサ１６３９は画素電極上に形成されるコンタクト部のくぼみに合わせて形成するとよい。柱状スペーサ１６３９は用いる液晶材料にも依存するが、３〜１０μｍの高さで形成するのが望ましい。コンタクト部では、コンタクトホールに対応した凹部が形成されるので、この部分に合わせてスペーサを形成することにより液晶の配向の乱れを防ぐことができる。
【０４３６】
ＴＦＴ基板上には、配向膜１６３４を形成しラビング処理を行う。対向基板１６３６には透明導電膜１６３７、配向膜１６３８を形成する。その後、ＴＦＴ基板および対向基板１６３６をシール材により貼り合わせて液晶を注入し、液晶層１６３５を形成する。以上のようにして、アクティブマトリクス駆動の液晶表示装置を完成させることができる。なお、液晶層１６３５は、図４１に示すように、液晶を滴下することによって形成してもよい。特に大面積のアクティブマトリクス基板を用いて液晶表示装置を作製する場合には、有効な手段である。
【０４３７】
なお、配向膜１６３４、１６３８や、柱状スペーサ１６３９は、液滴吐出法を用いて選択的に形成してもよい。特に大面積のアクティブマトリクス基板を用いて液晶表示装置を作製する場合には、有効な手段である。
【０４３８】
次に、端子部について説明する。図３３、３４からも分かるように、端子部には、ゲート絶縁膜が残存しているため、ゲート電極層と同時に形成された配線１６０６とＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ）１６４３とを接続するためのコンタクトホールを開孔、又はゲート絶縁膜１６０７を除去する必要がある。ここでは、上述したように、第３の絶縁層１６２６をマスクとして、第１の絶縁層１６０２及びゲート絶縁膜１６０７をエッチング除去した。さらに、配線１６０６と、ＦＰＣ１６２８とを、異方性導電膜１６４２により公知の手法で端子電極１６４１と貼り付けることにより、配線１６０６とＦＰＣ１６４３とを接続することができる。なお、端子電極１６４１は、透明導電膜を用いて形成するのが望ましい。
【０４３９】
コンタクトホールを開孔するための他の方法として、コンタクトホールを開孔したい箇所の周囲を液滴吐出法で吐出形成された導電体で覆い、該導電体をマスクとして、コンタクトホールを形成することもできる。そしてさらに、該コンタクトホール中に該導電体と同一又は異なる導電体を液滴吐出法によって吐出し、導電体を埋め込むことにより、ゲート絶縁膜上にプラグ状の導電体を形成することができる。さらに、プラグ状の導電体とＦＰＣ１６４３とを、異方性導電膜１６４２により公知の手法で端子電極１６４１と貼り付けることにより、配線１６０６とＦＰＣ１６４３とを接続することができる。この際、ＦＰＣ部のコンタクトホール開孔は、ＴＦＴ作製時に行ってもよいし、ソース、ドレイン配線を形成すると同時に、プラグ状の導電体を形成することによって行ってもよい。液滴吐出法の利点の一つとして、所望の箇所に選択的に組成物を吐出できるという点があるため、一工程で従来の複数の工程を兼ねることができるようにするのが望ましい。
【０４４０】
なお、島状半導体膜や、島状ｎ型半導体膜をエッチングにより形成する際に、ゲート絶縁膜も同時に除去することにより、ＦＰＣ接続時のコンタクトホール開孔は不要となる。ただし、ＴＦＴ部以外のゲート絶縁膜はすべて除去されることになるため、保持容量部や、走査線と信号線の交差部等には、別途液滴吐出法等によって絶縁物を形成しておく必要がある。
【０４４１】
また、ゲート絶縁膜を形成する際に、線状プラズマ法を用いて、ＦＰＣ接続領域となる基板の周辺部を除いてゲート絶縁膜を形成しても良い。
【０４４２】
以上の工程を経て、本発明によって作製されたＴＦＴを用いたアクティブマトリクス型ＬＣＤパネルが完成する。該ＴＦＴは、上記実施の形態の方法を用いて作製することができる。また、ここでは、一画素につき１トランジスタの構成としたが、２以上のトランジスタを用いて、マルチゲート構造としてもよい。また、ＴＦＴの極性は、ｎ型でもｐ型でも採用することができる。また、ｎ型ＴＦＴとｐ型ＴＦＴからなるＣＭＯＳ構造としてもよい。ＣＭＯＳ構造とする場合、各ＴＦＴを接続する配線は、上記平坦化膜を選択的に形成した後、開孔部に導電材料を含む組成物を液滴吐出法で吐出することで形成することができる。
【０４４３】
なお、本実施の形態は、他の実施形態と自由に組み合わせることができる。
【０４４４】
（実施の形態２０）
本実施の形態では、図３６、３７を参照して、本発明を用いたアクティブマトリクス型ＬＣＤパネルの他の作製方法について説明する。ここで、図３６〜３７は、図３９のＡ−Ｂ及びＣ−Ｄ断面から見た工程図である。まず、チャネル保護膜を形成し、島状半導体膜１６６１を形成する工程までは、他の実施形態と同様に行うことができる（図３６（Ａ））。
【０４４５】
次に、島状半導体膜１６６１を形成する際のフォトレジスト１６６０を除去した後、ｎチャネル型ＴＦＴ１６５２、１６５４の島状半導体膜上に、ｎ型不純物を含むドーパント源１６６２を、ｐチャネル型ＴＦＴ１６５３の島状半導体膜上に、ｐ型不純物を含むドーパント源１６６３を液滴吐出法等を用いて選択的に形成する（図３６（Ｂ））。
【０４４６】
次に、基板に対してレーザー１６６４を照射する（レーザードーピングという。）を行うことにより、ドーパント源１６６２、１６６３を島状半導体膜１６６１中に導入し、ソース、ドレイン領域１６６５〜１６７０を形成する（図３６（Ｃ））。ここで、レーザー１６６４としては、エキシマ、Ｎｄ：ＹＡＧ、ＣＯ2、ルビー、アレキサンドライト等を用いることができる。特に、エキシマレーザーの場合、紫外域の短波長、短パルス光を発するため、半導体基板への侵入深さが小さく熱作用時間も短いため、ごく浅いドーピング層の形成に適している。また、ドーパント源としては、ここでは、液滴吐出法で形成した固体状又は液体状のものを採用したが、ガスを用いて行っても良い。この場合、ｎ型、ｐ型毎に雰囲気を変える必要がある。固体状又は液体状のドーパント源を採用した場合、一度のレーザー照射で不純物領域を形成することができるというメリットがある。また、レーザードーピング法を用いることにより、チャネルエッチング工程を省略することができ、工程を大幅に簡略化することができる。
【０４４７】
次に、第２の絶縁層１６１６を形成した後に、第２の絶縁層１６１６の間隙に、ソース、ドレイン電極１６１７〜１６２１、及び保持容量部の対向電極１６２２を形成する（図３６（Ｄ）、図３７（Ｅ））。
【０４４８】
次に、第３の絶縁層１６２６をマスクとして、端子部に形成されている第１の絶縁層１６０２及びゲート絶縁膜１６０７をエッチング除去し、ＦＰＣと接続される部分の配線１６０６を露出させる（図３７（Ｇ））。プラズマエッチングを採用し、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、ＣＦ4とＯ2の混合ガスを用いるのがよい。また、Ｏ2アッシングを用いてもよい。また、これらの方法を組み合わせて、第１の絶縁層１６０２及びゲート絶縁膜１６０７を別々に除去しても構わない。その後、画素ＴＦＴのソース配線又はドレイン配線と接続するように、画素電極１６３３を形成する（図３７（Ｇ））。
【０４４９】
その後、ＴＦＴ基板と対向基板１６３６との間に液晶層１６３５を挟持させ、シール材１６４０で貼り合わせた状態を示している。ＴＦＴ基板上には柱状のスペーサ１６３９を形成する。柱状のスペーサ１６３９は画素電極上に形成されるコンタクト部のくぼみに合わせて形成するとよい。柱状スペーサ１６３９は用いる液晶材料にも依存するが、３〜１０μｍの高さで形成するのが望ましい。コンタクト部では、コンタクトホールに対応した凹部が形成されるので、この部分に合わせてスペーサを形成することにより液晶の配向の乱れを防ぐことができる。
【０４５０】
ＴＦＴ基板上には、配向膜１６３４を形成しラビング処理を行う。対向基板１６３６には透明導電膜１６３７、配向膜１６３８を形成する。その後、ＴＦＴ基板および対向基板１６３６をシール材により貼り合わせて液晶を注入し、液晶層１６３５を形成する。以上のようにして、アクティブマトリクス駆動の液晶表示装置を完成させることができる。なお、液晶層１６３５は、図４１に示すように、液晶を滴下することによって形成してもよい。特に大面積のアクティブマトリクス基板を用いて液晶表示装置を作製する場合には、有効な手段である。
【０４５１】
なお、配向膜１６３４、１６３８や、柱状スペーサ１６３９は、液滴吐出法を用いて選択的に形成してもよい。特に大面積のアクティブマトリクス基板を用いて液晶表示装置を作製する場合には、有効な手段である。
【０４５２】
なお、端子部については、実施の形態１９と同様に形成することができる。
【０４５３】
以上の工程を経て、本発明によって作製されたＴＦＴを用いたアクティブマトリクス型ＬＣＤパネルが完成する。該ＴＦＴは、上記実施の形態の方法を用いて作製することができる。また、ここでは、一画素につき１トランジスタの構成としたが、２以上のトランジスタを用いて、マルチゲート構造としてもよい。また、ＴＦＴの極性は、ｎ型でもｐ型でも採用することができる。また、ｎ型ＴＦＴとｐ型ＴＦＴからなるＣＭＯＳ構造としてもよい。ＣＭＯＳ構造とする場合、各ＴＦＴを接続する配線は、上記平坦化膜を選択的に形成した後、開孔部に導電材料を含む組成物を液滴吐出法で吐出することで形成することができる。
【０４５４】
なお、本実施の形態は、他の実施形態と自由に組み合わせることができる。
【０４５５】
（実施の形態２１）
本実施の形態では、上記実施の形態において作製された液晶表示パネルを用いた液晶テレビ受像機について説明する。図５５は液晶テレビ受像機の主要な構成を示すブロック図を示している。液晶表示パネルには、（１）画素部１４０１のみが形成されて走査線側駆動回路１４０３と信号線側駆動回路１４０２とがＴＡＢ方式により実装される場合、（２）画素部１４０１とその周辺に走査線側駆動回路１４０３と信号線側駆動回路１４０２とがＣＯＧ方式により実装される場合、（３）ＳＡＳでＴＦＴを形成し、画素部１４０１と走査線側駆動回路１４０３を基板上に一体形成し信号線側駆動回路１４０２を別途ドライバＩＣとして実装する場合などがあるが、どのような形態としても良い。
【０４５６】
その他の外部回路の構成として、映像信号の入力側では、チューナ１４０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路１４０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路１４０７などからなっている。コントロール回路１４０７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路１４０８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。
【０４５７】
チューナ１４０４で受信した信号のうち、音声信号は、音声信号増幅回路１４０９に送られ、その出力は音声信号処理回路１４１０を経てスピーカ１４１３に供給される。制御回路１４１１は受信局（受信周波数）や音量の制御情報を入力部１４１２から受け、チューナ１４０４や音声信号処理回路１４１０に信号を送出する。
【０４５８】
（実施の形態２２）
本実施の形態では、上記実施の形態のＬＣＤパネルをモジュール化した状態を、図４０を参照して説明する。
【０４５９】
図４０（Ａ）で示すモジュールは、画素部１７０１の周辺に駆動回路が形成されたドライバＩＣは、ＣＯＧ(Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ)方式で実装している。勿論、ドライバＩＣは、ＴＡＢ(Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ)方式で実装してもよい。
【０４６０】
基板１７００は対向基板１７０３とシール材１７０２によって固着されている。画素部１７０１は、上記実施の形態で示すように液晶を表示媒体として利用したものであってもよいし、発光素子を表示媒体として利用するものであってもよい。ドライバＩＣ１７０５ａ、１７０５ｂ及びドライバＩＣ１７０７ａ、１７０７ｂ、１７０７ｃは、単結晶の半導体又は多結晶の半導体を用いて形成した集積回路を利用することができる。ドライバＩＣ１７０５ａ、１７０５ｂ及びドライバＩＣ１７０７ａ、１７０７ｂ、１７０７ｃには、ＦＰＣ１７０４ａ、１７０４ｂ、１７０４ｃまたはＦＰＣ１７０６ａ、１７０６ｂを介して信号や電源が供給される。
【０４６１】
図４０（Ｂ）で示すモジュールは、ゲートドライバー１７１２を基板１７００上に一体形成し、ＦＰＣ１７１０と接続したものである。ゲートドライバー１７１２は、移動度の高いセミアモルファスシリコン（ＳＡＳ）を用いて作製するのが望ましい。また、ソースドライバー１７０９は、多結晶シリコンを用いて別途形成し、スティック状に分断したものを貼り付け、ＦＰＣ１７１１と接続した。なお、ゲートドライバー１７１２も、多結晶シリコンを用いて別途形成し、スティック状に分断したものを用いてもよい。このように、ドライバー（駆動回路）部を、基板上に一体形成又はスティック状にして形成することにより、ＩＣチップを多数貼り付ける方法に比べて工程を簡略化でき、また、基板スペースを有効利用することができる。
【０４６２】
（実施の形態２３）
本実施の形態では、走査線側入力端子部と信号線側入力端子部とに保護ダイオードを設けた一態様について図５１を参照して説明する。図５１（Ａ）において画素１０２２にはＴＦＴ１２６０が設けられている。このＴＦＴは上記実施の形態と同様な構成を有している。
【０４６３】
信号線側入力端子部には、保護ダイオード１２６１と１２６２が設けられている。この保護ダイオードは、ＴＦＴと同様な工程で作製され、ゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして動作させている。図５１（Ａ）で示す上面図の等価回路図を図５１（Ｂ）に示している。
【０４６４】
保護ダイオード１２６１は、ゲート電極層１２５０、半導体層１２５１、チャネル保護用の絶縁層１２５２、配線層１２５３から成っている。ＴＦＴ１２６２も同様な構造である。この保護ダイオードと接続する共通電位線１２５４、１２５５はゲート電極層と同じ層で形成している。従って、配線層１２５３と電気的に接続するには、ゲート絶縁層にコンタクトホールを形成する必要がある。
【０４６５】
ゲート絶縁層へのコンタクトホールは、液滴吐出法によりマスク層を形成し、エッチング加工すれば良い。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。
【０４６６】
保護ダイオード１２６１若しくは１２６２は、ＴＦＴ１２６０におけるソース及びドレイン配線層１２１９と同じ層で形成され、それに接続している信号配線層１２５６とソース又はドレイン側が接続する構造となっている。
【０４６７】
走査信号線側の入力端子部も同様な構成である。このように、本発明によれば、入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを挿入する位置は、本実施の形態のみに限定されず、駆動回路と画素との間に設けることもできる。また、本実施の形態は、他の実施形態と自由に組み合わせることができる。
【０４６８】
（実施の形態２４）
本実施の形態では、半導体層をＳＡＳで形成することによって、走査線側の駆動回路を基板１００上に形成する場合について説明する。
【０４６９】
図５２は、１〜１５ｃｍ2／Ｖ・ｓｅｃの電界効果移動度が得られるＳＡＳを使ったｎチャネル型のＴＦＴで構成する走査線側駆動回路のブロック図を示している。
【０４７０】
図５２において１５００で示すブロックが１段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはｎ個のパルス出力回路により構成される。１５０１はバッファ回路であり、その先に画素５０２が接続さる。
【０４７１】
図５３は、パルス出力回路１５００の具体的な構成を示したものであり、ｎチャネル型のＴＦＴ１６０１〜１６１２で回路が構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を８μｍとすると、チャネル幅は１０〜８０μｍの範囲で設定することができる。
【０４７２】
また、バッファ回路１５０１の具体的な構成を図５４に示す。バッファ回路も同様にｎチャネル型のＴＦＴ１６２０〜１６３６で構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を１０μｍとすると、チャネル幅は１０〜１８００μｍの範囲で設定することとなる。
【０４７３】
なお、本実施の形態は、他の実施形態と自由に組み合わせることができる。
【０４７４】
（実施の形態２５）
上記実施の形態で示したモジュールを搭載した電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、大型画面を有する大型テレビ等に上記実施の形態で示した液滴吐出法を用いることが望ましい。それら電子機器の具体例を図１９に示す。
【０４７５】
図１９（Ａ）は大型のＥＬテレビジョン装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ信号入力端子２００５等を含む。表示部２００３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子を有し、上記実施の形態で示した液滴吐出法より形成されたＴＦＴを有する。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０４７６】
コントランスを高めるため、少なくとも画素部に偏光板、又は円偏光板を備えるとよい。例えば、封止基板上へ波長板として１／４λ板、１／２λ板、偏光板の順に設けるとよい。さらに偏光板上に反射防止膜を設けてもよい。
【０４７７】
図１９（Ｂ）はＥＬテレビジョン装置の主要な構造を示すブロック図を示している。表示パネルには、上記実施の形態で示すような構造として画素部６０３が形成されている。
【０４７８】
外部回路の構造として、映像信号の入力側では、チューナ９０４で受信した信号のうち、映像信号を増幅する映像信号増幅回路９０５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路９０６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路９０７などからなっている。コントロール回路９０７から、信号線駆動回路６０５とに走査線駆動回路６０４ａ、６０４ｂそれぞれ信号が出力する。デジタル駆動する場合には、コントロール回路と信号線駆動回路との間に信号分割回路９０８を設け、入力デジタル信号をｍ個に分割して供給する構造としてもよい。
【０４７９】
図１９（Ｂ）のように、二つの走査線駆動回路６０４ａ、６０４ｂを設けると、表示パネルが大型化するにつれ生じる走査線の信号遅延や信号なまりを防止することができ好ましい。また走査線駆動回路は二つに限定されず、一つの走査線駆動回路であっても、二つ以上の走査線駆動回路を設けてもよい。また同様に、一つ又は二つ以上の信号線駆動回路を設けてもよい。
【０４８０】
チューナ９０４で受信した信号のうち、音声信号は、音声信号増幅回路９０９に送られ、その出力は音声信号処理回路９１０を経てスピーカー９１３に供給される。制御回路９１１は受信局（受信周波数）や音量の制御情報を入力部９１２から受け、チューナ９０４や音声信号処理回路９１０に信号を送出する。
【０４８１】
このような外部回路を組みこんだ表示部を、筐体２００１に組みこんで、テレビジョン装置を完成させることができる。その他付属設備としてスピーカー２００４、ビデオ信号入力端子２００５や操作スイッチなどが備えられている。このように、本発明によりＥＬテレビジョン装置を完成させることができる。
【０４８２】
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。また、液晶素子を有するテレビジョン装置を形成することもできる。
【０４８３】
図２０（Ａ）は携帯端末のうちの携帯電話機であり、本体２１０１、筐体２１０２、表示部２１０３、音声入力部２１０４、音声出力部２１０５、操作キー２１０６、アンテナ２１０７等を含む。表示部２１０３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示した液滴吐出法より形成されたＴＦＴを有する。またさらに表示部２１０３を大型マザーガラス基板から多面取り形成することにより、携帯電話機のコストを低減することができる。
【０４８４】
図２０（Ｂ）はシート型の携帯電話機であり、本体２３０１、表示部２３０３、音声入力部２３０４、音声出力部２３０５、スイッチ２３０６、外部接続ポート２３０７等を含む。外部接続ポート２３０７を介して、別途用意したイヤホン２３０８を接続することができる。表示部２３０３には、センサを備えたタッチパネル式の表示画面が用いられており、表示部２３０３に表示されたタッチパネル式操作キー２３０９に触れることで、一連の操作を行うことができる。表示部２３０３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示した液滴吐出法より形成されたＴＦＴを有する。またさらに表示部２３０３を大型マザーガラス基板から多面取り形成することにより、シート型の携帯電話機のコストを低減することができる。
【０４８５】
図２０（Ｃ）は携帯書籍（電子書籍）であり、本体３１０１、表示部３１０２、３１０３、記憶媒体３１０４、操作スイッチ３１０５、アンテナ３１０６等を含む。表示部３１０２、３１０３は、画素部及び駆動回路部を有するモジュールが設けられている。画素部は、発光素子又は液晶素子を有し、上記実施の形態で示した液滴吐出法より形成されたＴＦＴを有する。またさらに表示部２３０３を大型マザーガラス基板から多面取り形成することにより、シート型の携帯電話機のコストを低減することができる。
【０４８６】
このように小型の電子機器であっても、本発明を用いて表示部を形成することにより、大型マザーガラス基板から多面取り形成することができ、コストを低減することができる。
【図面の簡単な説明】
【０４８７】
【図１】本発明の薄膜トランジスタの作製工程を示した図である。
【図２】本発明の薄膜トランジスタの作製工程を示した図である。
【図３】本発明の表示装置の作製工程を示した図である。
【図４】本発明の薄膜トランジスタの上面図である。
【図５】本発明の薄膜トランジスタの作製工程を示した図である。
【図６】本発明の薄膜トランジスタの作製工程を示した図である。
【図７】本発明の薄膜トランジスタの作製工程を示した図である。
【図８】本発明の薄膜トランジスタの作製工程を示した図である。
【図９】本発明の薄膜トランジスタの作製工程を示した図である。
【図１０】本発明の表示装置の作製工程を示した図である。
【図１１】本発明の表示装置の作製工程を示した図である。
【図１２】本発明の表示装置の作製工程を示した図である。
【図１３】本発明の薄膜トランジスタの作製工程を示した図である。
【図１４】本発明の表示装置の作製工程を示した図である。
【図１５】本発明の薄膜トランジスタの作製工程を示した図である。
【図１６】本発明の表示装置の画素回路を示した図である。
【図１７】本発明の液滴吐出装置を示した図である。
【図１８】本発明の電源回路を搭載したモジュールを示した図である。
【図１９】本発明のテレビジョン装置を示した図である。
【図２０】本発明の電子機器を示した図である。
【図２１】本発明の表示装置の作製工程を示した図である。
【図２２】本発明における駆動回路の実装工程を示した図である。
【図２３】本発明を用いた能動素子（チャネル保護型）の作製工程図である。
【図２４】本発明を用いた能動素子（チャネル保護型）の作製工程図である。
【図２５】本発明を用いた能動素子（チャネルエッチ型）の作製工程図である。
【図２６】本発明を用いた能動素子（チャネル保護・エッチ混合型）の作製工程図である。
【図２７】本発明を用いた液晶表示装置の完成図である。
【図２８】本発明のカラーフィルタ機能を備えた層間絶縁膜を有する液晶表示装置の工程図である。
【図２９】本発明のカラーフィルタ機能を備えた透明樹脂を有する液晶表示装置の工程図である。
【図３０】本発明のＦＴと画素電極間のコンタクト方法の説明図である。
【図３１】本発明のＴＦＴと画素電極間のコンタクト方法の説明図である。
【図３２】本発明のＴＦＴと画素電極間のコンタクト方法の説明図である。
【図３３】本発明を用いた液晶表示装置の作製工程図（駆動回路ＣＭＯＳ）である。
【図３４】本発明を用いた液晶表示装置の作製工程図（駆動回路ＣＭＯＳ）である。
【図３５】本発明を用いた液晶表示装置の作製工程図（駆動回路ＣＭＯＳ）である。
【図３６】本発明を用いた液晶表示装置の作製工程図（レーザードーピング）である。
【図３７】本発明を用いた液晶表示装置の作製工程図（レーザードーピング）である。
【図３８】本発明の導電層の平坦化処理法を説明する図である。
【図３９】本発明の画素領域の上面図である。
【図４０】本発明の液晶モジュールの説明図である。
【図４１】本発明の液晶滴下法の説明図である。
【図４２】本発明の液滴吐出システムの説明図である。
【図４３】本発明である連続的吐出と断続的吐出を組み合わせた同材料の吐出方法の説明図である。
【図４４】本発明である複合化ノズルを用いた吐出方法の説明図である。
【図４５】本発明である異材料を連続的に吐出する方法の説明図である。
【図４６】本発明である基板ステージを回転させて導電層を吐出形成する実施形態の説明図である。
【図４７】本発明である連続的吐出と断続的吐出を組み合わせた異材料の吐出方法の説明図
【図４８】本発明である連続的吐出と断続的吐出を組み合わせた異材料の吐出方法の説明図である。
【図４９】本発明の導電粒子の構造の説明図である。
【図５０】本発明を用いた液晶表示パネルの駆動回路部の実装方法を説明する図である。
【図５１】本発明を用いた液晶表示パネルの保護回路部を含む上面図である。
【図５２】本発明を用いた液晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図である。
【図５３】本発明を用いた液晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図（シフトレジスタ回路）である。
【図５４】本発明を用いた液晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を説明する図（バッファ回路）である。
【図５５】本発明を用いた液晶テレビ受像機の主要な構成を示すブロック図である。
【図５６】本発明であるチタン膜又は酸化チタン膜を形成する方法を示す図である。
【図１】
0004712361.tif 000002
【図２】
0004712361.tif 000003
【図３】
0004712361.tif 000004
【図４】
0004712361.tif 000005
【図５】
0004712361.tif 000006
【図６】
0004712361.tif 000007
【図７】
0004712361.tif 000008
【図８】
0004712361.tif 000009
【図９】
0004712361.tif 000010
【図１０】
0004712361.tif 000011
【図１１】
0004712361.tif 000012
【図１２】
0004712361.tif 000013
【図１３】
0004712361.tif 000014
【図１４】
0004712361.tif 000015
【図１５】
0004712361.tif 000016
【図１６】
0004712361.tif 000017
【図１７】
0004712361.tif 000018
【図１８】
0004712361.tif 000019
【図１９】
0004712361.tif 000020
【図２０】
0004712361.tif 000021
【図２１】
0004712361.tif 000022
【図２２】
0004712361.tif 000023
【図２３】
0004712361.tif 000024
【図２４】
0004712361.tif 000025
【図２５】
0004712361.tif 000026
【図２６】
0004712361.tif 000027
【図２７】
0004712361.tif 000028
【図２８】
0004712361.tif 000029
【図２９】
0004712361.tif 000030
【図３０】
0004712361.tif 000031
【図３１】
0004712361.tif 000032
【図３２】
0004712361.tif 000033
【図３３】
0004712361.tif 000034
【図３４】
0004712361.tif 000035
【図３５】
0004712361.tif 000036
【図３６】
0004712361.tif 000037
【図３７】
0004712361.tif 000038
【図３８】
0004712361.tif 000039
【図３９】
0004712361.tif 000040
【図４０】
0004712361.tif 000041
【図４１】
0004712361.tif 000042
【図４２】
0004712361.tif 000043
【図４３】
0004712361.tif 000044
【図４４】
0004712361.tif 000045
【図４５】
0004712361.tif 000046
【図４６】
0004712361.tif 000047
【図４７】
0004712361.tif 000048
【図４８】
0004712361.tif 000049
【図４９】
0004712361.tif 000050
【図５０】
0004712361.tif 000051
【図５１】
0004712361.tif 000052
【図５２】
0004712361.tif 000053
【図５３】
0004712361.tif 000054
【図５４】
0004712361.tif 000055
【図５５】
0004712361.tif 000056
【図５６】
0004712361.tif 000057