(57)【特許請求の範囲】
【請求項１】
ピクセル構造の製造方法であって、
第１のフォトマスクを用いてソース／ドレインを基板の上側に形成する工程と、
第２のフォトマスクを２度用いて透明導電層およびチャネル層をそれぞれ前記基板の上側に形成する工程であって、該透明導電層の一部は前記ソース／ドレインを覆い、それらと電気的に接続されており、該透明導電層のパターンおよび該チャネル層のパターンは相補的なパターンである、工程と、
誘電体層を前記基板の上側に形成し、前記透明導電層および前記チャネル層を覆う工程と、
第３のフォトマスクを用いてゲートを前記誘電体層上に形成する工程と、
を包含する、方法。
【請求項２】
前記透明導電層およびチャネル層を形成する工程は、
透明導電材料層を前記基板の上側に形成し、前記ソース／ドレインを覆う小工程と、
前記第２のフォトマスクを用いて第１のタイプのパターンフォトレジスト層を前記透明導電材料層の上側に形成する小工程と、
前記第１のタイプのパターンフォトレジスト層をマスクとして用いて、前記透明導電材料層の一部を除去し、透明導電層を形成する小工程と、
前記第１のタイプのパターンフォトレジスト層を除去する小工程と、
チャネル材料層を前記基板の上側に形成する小工程と、
前記第２のフォトマスクを用いて第２のタイプのパターンフォトレジスト層を前記チャネル材料層の上側に形成する小工程であって、前記第１のタイプのパターンフォトレジスト層および該第２のタイプのパターンフォトレジスト層は異なるタイプである、小工程と、
前記第２のタイプのパターンフォトレジスト層をマスクとして用いて、前記チャネル材料層の一部を除去し、前記チャネル層を形成する小工程と、
前記第２のタイプのパターンフォトレジスト層を除去する小工程と、
をさらに包含する、請求項１の方法。
【請求項３】
前記第１のタイプのパターンフォトレジスト層と前記第２のタイプのパターンフォトレジスト層は、いずれか一方がポジティブフォトレジストであり、他方がネガティブフォトレジストである、請求項２の方法。
【請求項４】
前記透明導電層およびチャネル層を形成する工程は、
チャネル材料層を前記基板の上側に形成し、前記ソース／ドレインを覆う工程と、
前記第２のフォトマスクを用いて第２のタイプのパターンフォトレジスト層を前記チャネル材料層の上側に形成する工程と、
前記第２のタイプのパターンフォトレジスト層をマスクとして用いて、前記チャネル材料層の一部を除去し、前記チャネル層を形成する工程と、
前記第２のタイプのパターンフォトレジスト層を除去する工程と、
透明導電材料層を前記基板の上側に形成する工程と、
前記第２のフォトマスクを用いて第１のタイプのパターンフォトレジスト層を前記透明導電材料層の上側に形成する工程であって、該第１のタイプのパターンフォトレジスト層および前記第２のタイプのパターンフォトレジスト層は異なるタイプである、工程と、
前記第１のタイプのパターンフォトレジスト層をマスクとして用いて、前記透明導電材料層の一部を除去し、透明導電層を形成する工程と、
前記第１のタイプのパターンフォトレジスト層を除去する工程と、
を包含する、請求項１の方法。
【請求項５】
前記第１のタイプのパターンフォトレジスト層と前記第２のタイプのパターンフォトレジスト層は、いずれか一方がポジティブフォトレジストであり、他方がネガティブフォトレジストである、請求項４の方法。
【請求項６】
前記ソース／ドレインを形成する工程の後に、前記第１のフォトマスクを用いてオーミックコンタクト層を該ソース／ドレインの上側に形成する工程をさらに包含する、請求項１の方法。
【請求項７】
前記ゲートを形成した後に、
前記第１のフォトマスクを用いてパターンフォトレジスト層を前記誘電体層および前記ゲートの上側に形成する工程と、
前記パターンフォトレジスト層をマスクとして用いて、前記誘電体層の一部を除去し、パターン誘電体層を形成する工程であって、該パターン誘電体層は該透明導電層の一部を曝露する、工程と、
前記パターンフォトレジスト層を除去する工程と、
をさらに包含する、請求項１の方法。
【請求項８】
前記ゲートを形成した後に、
フォトレジスト層を前記誘電体層および前記ゲートの上側に形成する工程であって、該ゲートおよび前記ソース／ドレインは部分的に重複する、工程と、
前記ソース／ドレインおよび前記ゲートをマスクとして用いて、前記フォトレジスト層をパターニングし、パターンフォトレジスト層を形成する工程と、
前記パターンフォトレジスト層をマスクとして用いて、前記誘電体層の一部を除去し、パターン誘電体層を形成する工程であって、該パターン誘電体層は前記透明導電層の一部を曝露する、工程と、
前記パターンフォトレジスト層を除去する工程と、
をさらに包含する、請求項１の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。より特定的には、本発明は、ピクセル構造の製造方法に関する。
【背景技術】
【０００２】
映像通信技術の著しい進歩に伴い、携帯電話、ノートパソコン、デジタルカメラおよび携帯情報端末を含むあらゆる種類の電気製品における表示画面として、異なる表示装置が多数用いられてきた。今日では、液晶ディスプレイ（ＬＣＤ）および有機発光ダイオード（ＯＬＥＤ）ディスプレイが、その軽量で、簡素化された本体と、低い消費電力のため、様々なタイプの表示装置の中で最も普及した２つの主流製品となった。液晶ディスプレイまたは有機発光ダイオード（ＯＬＥＤ）ディスプレイを製造する方法は、半導体プロセスでピクセルアレイを基板上に形成することを含む。ピクセルアレイ内の種々のピクセルの表示色を調節することにより、表示装置は、色彩に富んだ高画質の画像を生成することができる。
【０００３】
図１Ａ〜図１Ｅは、従来のピクセル構造を製造する工程を示す概略断面図である。図１Ａに示すように、第１のフォトマスク２１０を用いてソース１１０およびドレイン１２０を基板５０上に形成する。次いで、図１Ｂに示すように、第２のフォトマスク２２０を用いてチャネル層１３０を基板５０上ならびにソース１１０およびドレイン１２０の一部の上に形成する。図１Ｃに示すように、第１の誘電体層１４０を基板５０の上側に形成し、ソース１１０、ドレイン１２０およびチャネル層１３０を覆う。次いで、第３のマスク２３０を用いて、ゲート１５０を第１の誘電体層１４０上に形成する。図１Ｄに示すように、第２の誘電体層１６０を第１の誘電体層１４０およびゲート１５０上に形成する。その後、第４のフォトマスク２４０を用いて、ドレイン１２０の一部を曝露するコンタクト窓１７０を、第１の誘電体層１４０および第２の誘電体層１６０に形成する。図１Ｅに示すように、第５のフォトマスク２５０を用いて透明導電層１８０を第２の誘電体層１６０上に形成する。透明導電層１８０の一部がコンタクト窓１７０をふさぐため、透明導電層１８０はドレイン１２０と電気的に接続される。この工程までで、ピクセル構造１００を作製する処理が完了する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従って、ピクセル構造１００を製作するための主な費用は、フォトマスクの作製にかかる。従来の技術では、ピクセル構造１００を製造する処理において５つの異なるフォトマスクを用いるため、製作費を低減することはほぼ不可能である。さらにまた、より多くの装置を収容するために基板のサイズを大きくするにつれて、ピクセル構造１００を形成するために、より大型のフォトマスクを設置しなければならない。結果的に、ピクセル構造１００を製作する費用がまたさらに増加する。
【０００５】
従って、本発明の少なくとも１つの目的は、製作費を下げることができるピクセル構造の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
このおよび他の利点を得るため、ならびに本明細書中において具体的および概括的に説明される本発明の目的に従って、本発明は、ピクセル構造を製造する方法を提供する。この方法は、第１のフォトマスクを用いてソース／ドレインを基板上に形成する工程と、透明導電層がソース／ドレインの一部を覆い、それらと電気的に接続され、さらにまた、透明導電層のパターンおよびチャネル層のパターンが相補的なパターンとなるように、第２のフォトマスクを用いて透明導電層およびチャネル層を基板の上側に形成する工程と、誘電体層を基板の上側に形成し、透明導電層およびチャネル層を覆う工程と、第３のフォトマスクを用いてゲートを誘電体層上に形成する工程を含む。
【０００７】
本発明の１つの実施形態では、透明導電層およびチャネル層を形成する工程が、透明導電材料層を基板の上側に形成し、ソース／ドレインを覆う小工程と、第２のフォトマスクを用いて第１のタイプのパターンフォトレジスト層を透明導電材料層上に形成する小工程と、第１のタイプのパターンフォトレジスト層をマスクとして用いて、透明導電層の一部を除去し、透明層を形成する小工程と、第１のタイプのパターンフォトレジスト層を除去する小工程と、チャネル材料層を基板の上側に形成する小工程と、第２のタイプのパターンフォトレジスト層および第１のタイプのパターンフォトレジスト層が異なるタイプとなるように、第２のフォトマスクを用いて第２のタイプのパターンフォトレジスト層をチャネル材料層の上側に形成する小工程と、第２のタイプのパターンフォトレジスト層をマスクとして用いて、チャネル材料層の一部を除去し、チャネル層を形成する小工程と、第２のタイプのパターンフォトレジスト層を除去する小工程を含む。
【０００８】
本発明の１つの実施形態では、第１のタイプのパターンフォトレジスト層はポジティブフォトレジストから作製され、第２のタイプのパターンフォトレジスト層はネガティブフォトレジストから作製される。
【０００９】
本発明の１つの実施形態では、第１のタイプのパターンフォトレジスト層はネガティブフォトレジストから作製され、第２のタイプのパターンフォトレジスト層はポジティブフォトレジストから作製される。
【００１０】
本発明の１つの実施形態では、透明導電層およびチャネル層を形成する工程は、チャネル材料層を基板の上側に形成し、ソース／ドレインを覆う小工程と、第２のフォトマスクを用いて第２のタイプのパターンフォトレジスト層をチャネル材料層の上側に形成する小工程と、第２のタイプのパターンフォトレジスト層をマスクとして用いて、チャネル材料層の一部を除去し、チャネル層を形成する小工程と、第２のタイプのパターンフォトレジスト層を除去する小工程と、透明導電材料層を基板の上側に形成する小工程と、第１のタイプのパターンフォトレジスト層および第２のタイプのパターンフォトレジスト層が異なるタイプとなるように、第２のフォトマスクを用いて第１のタイプのパターンフォトレジスト層を透明導電材料層の上側に形成する小工程と、第１のタイプのパターンフォトレジスト層をマスクとして用いて、透明導電層の一部を除去し、透明層を形成する小工程と、第１のタイプのパターンフォトレジスト層を除去する小工程を含む。
【００１１】
本発明の１つの実施形態では、第１のタイプのパターンフォトレジスト層はポジティブフォトレジストから作製され、第２のタイプのパターンフォトレジスト層はネガティブフォトレジストから作製される。
【００１２】
本発明の１つの実施形態では、第１のタイプのパターンフォトレジスト層はネガティブフォトレジストから作製され、第２のタイプのパターンフォトレジスト層はポジティブフォトレジストから作製される。
【００１３】
本発明の１つの実施形態では、ソース／ドレインを形成する工程の後に、第１のフォトマスクを用いてオーミックコンタクト層をソース／ドレインの上側に形成する工程をさらに含む。
【００１４】
本発明の１つの実施形態では、ゲートを形成する工程の後に、第１のフォトマスクを用いてパターンフォトレジスト層を誘電体層およびゲートの上側に形成する工程と、パターンフォトレジスト層をマスクとして用いて誘電体層の一部を除去し、パターン誘電体層が透明導電層の一部を曝露するように、パターン誘電体層を形成する工程と、パターンフォトレジスト層を除去する工程をさらに含む。
【００１５】
本発明の１つの実施形態では、ゲートを形成する工程の後に、フォトレジスト層を誘電体層およびゲートの上側に形成する工程であって、ゲートおよびソース／ドレインが部分的に重複する工程と、ソース／ドレインおよびゲートをマスクとして用いて、フォトマスク層をパターニングし、パターンフォトマスク層を形成する工程と、パターンフォトマスク層をマスクとして用いて、誘電体層の一部を除去し、パターン誘電体層が透明導電層の一部を曝露するように、パターン誘電体層を形成する工程と、パターンフォトレジスト層を除去する工程をさらに含む。
【００１６】
端的に言えば、ピクセル構造を作製するために５つのフォトマスクを用いる必要がある従来技術と比較して、本発明では、必要とされるフォトマスクは３つだけである。それゆえ、全体的な製作費を大きく低減することができる。
【００１７】
上記の一般的な説明および下記の詳細な説明はともに例示であり、請求項に記載される発明をさらに説明するものであることを理解されたい。
【００１８】
添付の図面は、さらなる理解をはかるために組み入れられており、本明細書の一部を構成するものとして組み込んでいる。これらの図面は、本発明の実施形態を例示し、下記の説明とともに、本発明の原理を説明するものである。
【発明を実施するための最良の形態】
【００１９】
次に、添付の図面に例示する本発明の好適な実施形態について詳述する。図面および本説明において用いられる同一の参照番号は、可能な限り、同一または同様の部位を示す。
【００２０】
図２Ａ〜図２Ｍは、本発明の１つの実施形態によるピクセル構造を作製するための工程を示す概略断面図である。図２Ａに示すように、導電層５１０を基板６０上に形成する。導電層５１０は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、窒化モリブデン（ＭｏＮ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、クロム（Ｃｒ）、窒化クロム（ＣｒＮ）または上記の組み合わせからなる群から選択された材料を用いて作製することができる。本実施形態では、導電層５１０を、好ましくは５００Å〜２０００Åの厚さを有するアルミニウムおよび３００Å〜１０００Åの厚さを有するチタンまたは窒化チタン層を有するチタン／アルミニウム／窒化チタン３層積層構造とすることができる。次いで、フォトレジスト層５２０を導電層５１０上に形成する。その後、第１のフォトマスク４１０をマスクとして用いて、フォトレジスト層５２０を露光する。
【００２１】
図２Ｂに示すように、フォトレジスト層５２０を現像してパターンフォトレジスト層５２２を形成する。本実施形態では、フォトレジスト層５２０をネガティブフォトレジスト層とし、フォトレジスト層５２０の曝露部分が現像処理後に除去されないようにすることができる。次いで、図２Ｃに示すように、パターンフォトレジスト層５２２をエッチングマスクとして用いて、エッチング処理を行って導電層５１０の一部を除去し、ソース３１０およびドレイン３２０を形成する。その後、図２Ｄに示すように、剥離処理を行ってパターンフォトレジスト層５２２を除去する。これにより、第１のフォトマスク４１０を用いてソース３１０およびドレイン３２０を基板６０上に形成する工程が完了する（図２Ａ〜図２Ｄ）。
【００２２】
ソース３１０およびドレイン３２０の電気特性を向上させるために、図２Ｅに示すように、第１のフォトマスク４１０を用いて、オーミックコンタクト層３３０をソース３１０およびドレイン３２０の上に形成する。オーミックコンタクト層３３０を形成する工程は上述した方法と非常に類似しているため、詳細な説明は省略する。本実施形態では、オーミックコンタクト層３３０を、好ましい厚さが５００Å〜４０００Åである高ドープアモルファスシリコン層（ｎ＋α−Ｓｉ）とすることができる。さらにまた、本発明では、他の処理を用いてオーミックコンタクト層３３０を形成することも可能である。例えば、（図２Ａに示すように）導電層５１０を形成した後、オーミックコンタクト材料層（図示せず）を導電層５１０の上側に形成する。次いで、フォトレジスト層５２０をオーミックコンタクト材料層の上側に形成する。その後、フォトレジスト層５２０の曝露処理および現像処理を続けて行い、パターンフォトレジスト層５２２を形成する。その後、エッチング処理を行って導電層５１０の一部を除去し、ソース３１０およびドレイン３２０を形成する。最後に、（図２Ｅに示すように）剥離処理を実施してパターンフォトレジスト層５２２を除去する。
【００２３】
図２Ｆに示すように、透明導電材料層５３０を基板６０の上側に形成し、ソース３１０およびドレイン３２０を覆う。透明導電材料層５３０は、インジウムスズ酸化物（ＩＴＯ）またはインジウム亜鉛酸化物（ＩＺＯ）を用いて作製され、好ましくは、５００Å〜３０００Åの厚さを有する。次いで、第２のフォトマスク４２０を用いて、第１のタイプのパターンフォトレジスト層５４０を透明導電材料層５３０の上に形成する。第１のタイプのパターンフォトレジスト層５４０は、ポジティブフォトレジスト層とすることができる。その後、図２Ｇに示すように、第１のタイプのパターンフォトレジスト層５４０をマスクとして用いて、透明導電材料層５３０の一部を除去し、透明導電層３４０を形成する。透明導電層３４０は、ソース３１０およびドレイン３２０の一部を覆い、それらと電気的に接続される。次に、図２Ｈに示すように、剥離処理を実施して第１のタイプのパターンフォトレジスト層５４０を除去し、これにより、（図２Ｆ〜図２Ｈに示す）第２のフォトマスク４２０を用いて透明導電層３４０を基板６０の上側に形成する工程を完了する。
【００２４】
図２Ｉに示すように、チャネル材料層５５０を基板６０の上側に形成し、ソース３１０、ドレイン３２０および透明導電層３４０を覆う。チャネル材料層５５０は、好ましい厚さが５００Å〜４０００Åであるアモルファスシリコン（α−Ｓｉ）層とすることができる。次いで、第２のフォトマスク４２０を用いて、第２のタイプのパターンフォトレジスト層５６０をチャネル材料層５５０の上に形成する。第２のタイプのパターンフォトレジスト層５６０は、ネガティブフォトレジスト層とすることができる。その後、図２Ｊに示すように、第２のタイプのパターンフォトレジスト層５６０をマスクとして用いて、チャネル材料層５５０の一部を除去し、チャネル層３５０を形成する。チャネル層３５０は、ソース３１０およびドレイン３２０の一部を覆う。さらにまた、チャネル層３５０のパターンおよび透明導電層３４０のパターンは相補的なパターンである。次に、図２Ｋに示すように、剥離処理を実施して第２のタイプのパターンフォトレジスト層５６０を除去し、これにより、（図２Ｉ〜図２Ｋに示す）第２のフォトマスク４２０を用いてチャネル層３５０を基板６０の上側に形成する工程を完了する。
【００２５】
本発明では、透明導電層３４０およびチャネル層３５０を作製する順序は固定されていない。換言すれば、まず、図２Ｉ〜図２Ｋに示すチャネル層３５０を形成する工程を実施し、続いて、図２Ｆ〜図２Ｈに示す透明導電層３４０を形成する工程を実施することができる。また、第１のタイプのパターンフォトレジスト層５４０および第２のタイプのパターンフォトレジスト層５６０を置き換えることができる。すなわち、第１のタイプのパターンフォトレジスト層５４０をネガティブフォトレジスト層とし、第２のタイプのパターンフォトレジスト層５６０をポジティブフォトレジスト層とすることができる。本実施形態では、第２のフォトマスク４２０の透明および不透明領域をそれに応じて調節する必要があることは明らかである。本技術に精通した者であれば適切な構成を得ることが可能であるため、工程の詳細な説明は省略する。
【００２６】
図２Ｌに示すように、誘電体層３６０を基板６０の上側に形成する。誘電体層３６０は、窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｘ）または酸窒化シリコン（ＳｉＯｘＮｙ）を用いて作製される。さらに、誘電体層３６０は、好ましくは、１５００Å〜４０００Åの厚さを有し、プラズマ強化化学蒸着（ＰＥＣＶＤ）処理により、好ましくは、３００℃を越えない成長温度で形成される。
【００２７】
図２Ｍに示すように、第３のフォトマスク４３０を用いて、ゲート３７０を誘電体層３６０の上に形成する。ゲート３７０を誘電体層３６０の上に形成する工程は図２Ａ〜図２Ｄに示す工程と類似しているため、ここでは詳細な説明を繰り返さない。ゲート３７０は、アルミニウム、モリブデン、窒化モリブデン、チタン、窒化チタン、クロム、窒化クロムまたは上記の組み合わせからなる群から選択された材料を用いて作製される。本実施形態では、ゲート３７０を、窒化チタン/アルミニウム/チタン/窒化チタン４層積層構造とすることもできる。アルミニウム層は、好ましくは、５００Å〜２０００Åの厚さを有し、チタンまたは窒化チタン層は、好ましくは、３００Å〜１０００Åの厚さを有する。
【００２８】
上記の工程を完了した後、本発明のピクセル構造３００が完全に形成される。本発明は、第１のフォトマスク４１０、第２のフォトマスク４２０および第３のフォトマスク４３０を含むフォトマスクを３つだけ用いてピクセル構造３００を形成するため、製作費を大きく節約することができる。さらに、本発明では、第２のフォトマスク４２０を２度用いて、ポジティブおよびネガティブフォトレジストにフォトリソグラフィー処理を行い、それぞれ、透明導電層３４０およびチャネル層３５０を形成する。これにより、必要なフォトマスクの数が低減される。
【００２９】
ピクセル構造３００により良好な透明度を与えるために、誘電体層３６０の透明導電層３４０の上方にあたる部分を除去することが可能である。図３Ａ〜図３Ｃは、本発明の１つの実施形態による誘電体層を除去する工程を示す概略断面図である。図３Ａは、図２Ｍからの流れの続きである。図３Ａに示すように、第１のフォトマスク４１０を用いて、パターンフォトレジスト層５７０を誘電体層３６０およびゲート３７０の上に形成する。図３Ｂに示すように、パターンフォトレジスト層５７０をマスクとして用いてエッチング処理を行い、誘電体層３６０の一部を除去し、パターン誘電体層３６２を形成する。パターン誘電体層３６２は、透明導電層３４０の一部を曝露する。
【００３０】
本実施形態の上記エッチング処理では、選択比が高いドライエッチング処理を用いることで、ゲート３７０がエッチング処理で除去されることを防ぐことができる。より詳細には、気体状のエッチング剤を、六フッ化硫黄（ＳｉＦ６）／四フッ化炭素（ＣＦ４）／窒素（Ｎ２）／酸素（Ｏ２）を含む群とすることができる。さらにまた、加工圧力が１〜５ｍＴｏｒｒであるとき、誘電体層３６０とゲート３７０間のエッチング選択比を２．０〜３．０とすることで、確実に、ゲート３７０がエッチング処理で損傷することがなくなる。図３Ｃに示すように、剥離処理を実施してパターンフォトレジスト層５７０を除去することにより、（図３Ａ〜図３Ｃに示すように）パターン誘電体層３６２をピクセル構造３００ａ上に形成する工程を完了する。
【００３１】
上述した誘電体層３６０を除去する処理は、第１のフォトマスク４１０を選択比が高いエッチング処理とともに用いることで達成される。さらなるフォトマスクを用いる必要がないため、ピクセル構造３００aを製作する費用を低減することができる。さらに、本発明は、透明導電層３４０の一部の上方にある誘電体層３６０の除去を上述した方法に限定しない。誘電体層を除去する他の方法を下記の実施形態で提供する。
【００３２】
図４Ａ〜４Ｄは、本発明の他の実施形態による誘電体層を除去する工程を示す概略断面図である。図４Ａは、図２Ｍの工程の続きである。図４Ａに示すように、フォトレジスト層５８０を誘電体層３６０およびゲート３７０の上に形成する。次いで、ソース３１０、ドレイン３２０およびゲート３７０をマスクとして用いて、フォトレジスト層５８０を基板６０の裏側から露光する。この処理技術は、しばしば、裏面露光技術と呼ばれる。曝露の質および効果を改善するために、本実施形態の露光光源は、好ましくは、１００〜４５０ｎｍの波長を有する。さらにまた、対応するフォトレジスト層５８０は、高感度フォトレジストを用いて作製される。また、ソース３１０、ドレイン３２０およびゲート３７０の最下層は、窒化チタンを用いて作製することができる。この窒化チタン層は、反射防止層として、露光処理における定常波現象を低減し、曝露効果を改善する役割を果たす。ソース３１０およびドレイン３２０はゲート３７０と部分的に重複してもよく、それら２つの重複範囲は、好ましくは、約１．５μｍである。
【００３３】
図４Ｂに示すように、フォトレジスト層５８０を現像し、パターンフォトレジスト層５８２を形成する。本実施形態では、フォトレジスト層５８０はポジティブフォトレジストであるため、フォトレジスト層５８０の一部が光に曝露されることなく、現像処理の後に除去されることはない。また、パターンフォトレジスト層５８２の形成角θは、好ましくは、４５°〜８０°の範囲である。次いで、図４Ｃに示すように、パターンフォトレジスト層５８２をマスクとして用いてエッチング処理を行い、誘電体層３６０の一部を除去し、パターン誘電体層３６４を形成する。パターン誘電体層３６４は、透明導電層３４０の一部を曝露する。次に、図４Ｄに示すように、剥離処理を実施してパターンフォトレジスト層５８２を除去することにより、(図４Ａ〜図４Ｄに示す)パターン誘電体層３６４をピクセル構造３００ｂ上に形成する工程を完了する。
【００３４】
上述した誘電体層３６０を除去する処理では、ソース３１０、ドレイン３２０およびゲート３７０を、裏面曝露処理においてマスクとして用いている。さらなるフォトマスクを用いる必要がないため、ピクセル構造３００ｂの製作費を低減することができる。さらに、フォトマスクを３つしか用いない方法を用いて端子構造を形成することができる。この端子構造を下記においてより詳細に説明する。
【００３５】
図５Ａは、本発明の１つの実施形態による端子構造を示す図である。図５Ｂは、図５ＡのＡ−Ａ’線に沿った断面図である。図５Ａおよび図５Ｂに示すように、本発明における端子構造６００は、主に、導電配線６１０、透明導電線６２０およびアモルファスシリコン層６３０を含む。導電配線６１０および透明導電線６２０は電気的に接続され、電気信号の伝送に適している。導電線６１０は、（図２Ａ〜図２Ｄに示す）ソース３１０およびドレイン３２０を形成するための処理と同じ処理で作製することができる。透明導電線６２０は、（図２Ｆ〜図２Ｈに示す）透明導電層３４０を形成する処理と同じ処理で作製することができる。アモルファスシリコン層６３０は、（図２Ｉ〜図２Ｋに示す）チャネル層３５０を形成する処理と同じ処理で作製することができる。
【００３６】
要約すると、本発明におけるピクセル構造の製造方法は、少なくとも以下の利点を有する：
１．５つのフォトマスクを用いてピクセル構造を作製する従来の技術と比較して、本発明ではフォトマスクを３つしか用いない。そのため、ピクセル構造の製作費を著しく低減することができる。
２．本発明におけるピクセル構造の作製方法は、既存の製造処理と両立することができるため、さらなる設備を確保する必要がない。
【００３７】
本発明の範囲または精神から逸脱することなく、本発明の構成に種々の修正および変更が可能であることは当業者には明らかである。上記に鑑みて、本発明は、本発明の修正および変更が請求の範囲およびその等価物に該当する場合、それらを包含するものとする。
【図面の簡単な説明】
【００３８】
【図１Ａ】従来のピクセル構造を作製する方法の工程を示す概略断面図である。
【図１Ｂ】従来のピクセル構造を作製する方法の工程を示す概略断面図である。
【図１Ｃ】従来のピクセル構造を作製する方法の工程を示す概略断面図である。
【図１Ｄ】従来のピクセル構造を作製する方法の工程を示す概略断面図である。
【図１Ｅ】従来のピクセル構造を作製する方法の工程を示す概略断面図である。
【図２Ａ】本発明の１つの実施形態によるピクセル構造を作製する工程を示す概略断面図である。
【図２Ｂ】本発明の１つの実施形態によるピクセル構造を作製する工程を示す概略断面図である。
【図２Ｃ】本発明の１つの実施形態によるピクセル構造を作製する工程を示す概略断面図である。
【図２Ｄ】本発明の１つの実施形態によるピクセル構造を作製する工程を示す概略断面図である。
【図２Ｅ】本発明の１つの実施形態によるピクセル構造を作製する工程を示す概略断面図である。
【図２Ｆ】本発明の１つの実施形態によるピクセル構造を作製する工程を示す概略断面図である。
【図２Ｇ】本発明の１つの実施形態によるピクセル構造を作製する工程を示す概略断面図である。
【図２Ｈ】本発明の１つの実施形態によるピクセル構造を作製する工程を示す概略断面図である。
【図２Ｉ】本発明の１つの実施形態によるピクセル構造を作製する工程を示す概略断面図である。
【図２Ｊ】本発明の１つの実施形態によるピクセル構造を作製する工程を示す概略断面図である。
【図２Ｋ】本発明の１つの実施形態によるピクセル構造を作製する工程を示す概略断面図である。
【図２Ｌ】本発明の１つの実施形態によるピクセル構造を作製する工程を示す概略断面図である。
【図２Ｍ】本発明の１つの実施形態によるピクセル構造を作製する工程を示す概略断面図である。
【図３Ａ】本発明の１つの実施形態による誘電体層を除去する工程を示す概略断面図である。
【図３Ｂ】本発明の１つの実施形態による誘電体層を除去する工程を示す概略断面図である。
【図３Ｃ】本発明の１つの実施形態による誘電体層を除去する工程を示す概略断面図である。
【図４Ａ】本発明の他の実施形態による誘電体層を除去する工程を示す概略断面図である。
【図４Ｂ】本発明の他の実施形態による誘電体層を除去する工程を示す概略断面図である。
【図４Ｃ】本発明の他の実施形態による誘電体層を除去する工程を示す概略断面図である。
【図４Ｄ】本発明の他の実施形態による誘電体層を除去する工程を示す概略断面図である。
【図５Ａ】図５Ａは、本発明の１つの実施形態による端子構造を示す図である。
【図５Ｂ】図５Ｂは、図５ＡのＡ−Ａ’線に沿った断面図である。
【符号の説明】
【００３９】
５０   基板
６０   基板
１００ ピクセル構造
１１０ ソース
１２０ ドレイン
１３０ チャネル層
１４０ 誘電体層
１５０ ゲート
１６０ 誘電体層
１７０ コンタクト窓
１８０ 透明導電層
２１０ フォトマスク
２２０ フォトマスク
２３０ マスク
２４０ フォトマスク
２５０ フォトマスク
３００ ピクセル構造
３００ａ      ピクセル構造
３００ｂ      ピクセル構造
３１０ ソース
３２０ ドレイン
３３０ オーミックコンタクト層
３５０ チャネル層
３６０ 誘電体層
３６２ パターン誘電体層
３６４ パターン誘電体層
３７０ ゲート
４１０ 第１のフォトマスク
４２０ 第２のフォトマスク
４３０ 第３のフォトマスク
５１０ 導電層
５２０ フォトレジスト層
５２２ パターンフォトレジスト層
５３０ 透明導電材料層
５４０ 第１のタイプのパターンフォトレジスト層
５５０ チャネル材料層
５６０ 第２のタイプのパターンフォトレジスト層
５７０ パターンフォトレジスト層
５８０ フォトレジスト層
５８２ パターンフォトレジスト層
６００ 端子構造
６１０ 導電配線
６２０ 透明導電線
６３０ アモルファスシリコン層
【図１Ａ】
0004727550.tif 000002
【図１Ｂ】
0004727550.tif 000003
【図１Ｃ】
0004727550.tif 000004
【図１Ｄ】
0004727550.tif 000005
【図１Ｅ】
0004727550.tif 000006
【図２Ａ】
0004727550.tif 000007
【図２Ｂ】
0004727550.tif 000008
【図２Ｃ】
0004727550.tif 000009
【図２Ｄ】
0004727550.tif 000010
【図２Ｅ】
0004727550.tif 000011
【図２Ｆ】
0004727550.tif 000012
【図２Ｇ】
0004727550.tif 000013
【図２Ｈ】
0004727550.tif 000014
【図２Ｉ】
0004727550.tif 000015
【図２Ｊ】
0004727550.tif 000016
【図２Ｋ】
0004727550.tif 000017
【図２Ｌ】
0004727550.tif 000018
【図２Ｍ】
0004727550.tif 000019
【図３Ａ】
0004727550.tif 000020
【図３Ｂ】
0004727550.tif 000021
【図３Ｃ】
0004727550.tif 000022
【図４Ａ】
0004727550.tif 000023
【図４Ｂ】
0004727550.tif 000024
【図４Ｃ】
0004727550.tif 000025
【図４Ｄ】
0004727550.tif 000026
【図５Ａ】
0004727550.tif 000027
【図５Ｂ】
0004727550.tif 000028