(57)【特許請求の範囲】
【請求項１】
基板（Ｓ）と、構成素子（Ｃ）と、バンプ（Ｂ）とを有する回路構成体であって、
前記基板（Ｓ）は製造後に、フリップチップ技術でバンプ（Ｂ）により取り付けられた構成素子（Ｃ）を上に有する形式の回路構成体の製造方法において、
狂いの少ない複数のセラミックグリーンシートにスルーコンタクト部（Ｄ）に対する開口部を形成し、
前記狂いの少ない複数のセラミックグリーンシートをその間に配置された導体路と共に基板（Ｓ）にまとめ、
該基板（Ｓ）を焼成し、
前記スルーコンタクト部（Ｄ）の上に、第１の金属化部（Ｍ１）を大面積の接続面として析出し、
前記基板と前記第１の金属化部（Ｍ１）の接続面とをチップ側で、露光により構造化可能な層（Ｐ２）により被着し、このとき前記開口部は当該露光により構造化可能な層（Ｐ２）内に配置されるようにし、
フォトリソプロセスにより、溶融パッド（ＬＰ）と、該溶融パッドを前記スルーコンタクト部（Ｄ）と接続する導体路とを、前記露光により構造化可能な層（Ｐ２）を相応に除去し、その個所で第１の金属化部（Ｍ１）が露出されるようにして定め、
前記溶融パッドの層厚を電解めっきおよび/または無電解めっきでの金属析出によって増大し、
前記バンプ（Ｂ）を７５μｍ以下の間隔を以て、電解めっきで、または無電解メッキで前記溶融パッド（ＬＰ）上に析出し、
ただし、前記セラミックグリーンシートとしてＬＴＴＣセラミックシートを使用し、該セラミックシートでは焼成収縮が０．１％より少ない誤差であり、
前記バンプの上にフリップチップ技術で、前記構成素子（Ｃ）をＳＡＷ構成素子としてハンダ付けし、
前記構成素子（Ｃ）を保護層（ＳＳ）によって覆い、
該保護層は、前記構成素子の上に載置された１つまたは複数のシート、または金属析出によって形成された保護層のうちから選択される、
ことを特徴とする製造方法。
【請求項２】
前記フォトリソプロセスの際に、全面に絶縁層（Ｐ１）を被着し、画像どおりに露光し、続いて現像する、請求項１記載の方法。
【請求項３】
前記絶縁層（Ｐ１）を画像どおりに露光するため、レーザ光により走査する、請求項２記載の方法。
【請求項４】
前記絶縁層（Ｐ１）はポリイミド、ポリベンゾオキサゾール（ＰＢＯ）またはベンゾシクロブテン（ＢＣＢ）から選択される、請求項２または３記載の方法。
【請求項５】
前記溶融パッド（ＬＰ）の上に形成された前記バンプ（Ｂ）に電気構成素子（Ｃ）、とりわけ表面波構成素子を、基板に向いた側の表面波構造体（Ｌ）を以てハンダ付け可能な金属化部の上に載置し、ハンダ付けする、請求項１から４までのいずれか１項記載の方法。
【発明の詳細な説明】
【０００１】
フリップチップ技術によって、表面波構成素子を簡単に支持体、例えば基板に固定し、接続することができるようになった。構成素子はここでは機械的に保護されて配置され、全体構成の大きさはさらに低減することができる。このために圧電基板の表面には溶融可能な接点が設けられている。この圧電基板には表面波構成素子が金属化部の形態で実現されている。例えばＨＴＣＣセラミックからなるセラミック多層基板であるベースプレートには相応する対向接点が設けられている。この溶解パッドはスルーコンタクト部を介してベースプレートに配置されるか、または金属導体路を介してこれと接続されている。このようにしてベースプレートの裏面で電気接続を行うことができる。下方を指す金属化部により表面波基板がベースプレートに取り付けられ、溶融突起部（バンプ）によって溶融パッドと溶融接点とがチップ上で接続される。
【０００２】
チップ上の構成素子構造はベースプレートから間隔をおいたままであり、チップとベースプレートとの間に形成された中間空間で機械的に保護される。構成素子構造を、ベースプレートにチップを取り付ける前にカバーによって保護し、このカバーを例えば集積方法によって、露光により構造化可能な２層の材料から形成することができる。これにより構成素子構造が環境の影響に対して良好に保護される。構成素子をさらに封印するために、チップを例えばシートまたは層により保護することができる。このシートまたは層は縁部領域でベースプレートと密に終端している。金属層または金属部分層によって、付加的に表面波構成素子の高周波シールドを行うことができる。
【０００３】
フリップチップ技術で取り付けられる表面波構成素子がますます小型化するにつれ、ベースプレートおよび使用される組み立て技術に対する要求も増大している。例えば単位面積当たりに比較的多数のバンプ接続が必要であり、このことは従来の安価な方法ではしばしば実現不可能である。バンプおよび導体路をベースプレートに取り付けることは従来、安価にプリント法によって行われていた。これによりバンプ間隔は最小で２５０μｍまで、バンプ直径ないし導体路幅は最小で８０μｍまで形成可能である。さらに小さな構造をプリントすべき場合には、構造体をベースプレート上で正確に調整することがもはや不可能である。この問題は、ベースプレートのスルーコンタクト部がすでにセラミックグリーンシートの段階で形成されることによりさらに困難となる。焼成によってグリーンシートは最終的な固体セラミックに移行する。従来使用されているＨＴＣＣセラミックにより、ここではとりわけ面積の収縮が付随して発生し、これは０．２％以上のエラーとなる。このことは、プリントすべきバンプおよび導体路の確実な調整を不可能にする。
【０００４】
本発明の課題は、フリップチップ技術で取り付けるべき構成素子、とりわけ表面波構成素子に対する基板ないしベースプレートを提供し、この基板ないしベースプレートが小型化がさらに進んでも構成素子の確実な調整を可能にするよう構成することである。さらなる課題は、このような基板の製造方法を提供することである。
【０００５】
この課題は本発明により、請求項１の構成を有する基板によって解決される。本発明の有利な構成並びに基板の製造方法は後続の請求項に記載されている。
【０００６】
本発明は、フリップチップ取付けされた構成素子に対する基板として狂いの少ないセラミックを使用し、場合により必要な導体路およびアンダーバンプ金属化部（溶融パッド）をフォトリソプロセスによって加算的または減算的方法で基板に、多層金属化部の形態で形成し、その上にバンプを取り付けることを提案する。
【０００７】
このような基板によって、２５０μｍのバンプ間隔および８０μｍのバンプおよび導体路直径に対する下側限界を格段に下回ることができ、これにより簡単に構成素子のさらなる小型化が可能となる。本発明により例えば５×５ｍｍ２の外寸の構成素子を製造することができる。本発明によりフォトリソグラフィックに形成されるアンダーバンプ金属化部上でのバンプの形成は擬似的に自己調整されて行うことができるから、比較的後でのフリップチップ取付けに対するバンプを１００μｍ以下の間隔で形成することができる。さらに本発明により、処理ステップ全体を比較的に高い調整精度で実行することができる。これにより構成素子を高い信頼性と低い歩留まりで製造することができる。
【０００８】
本発明で使用される狂いの少ないセラミックは焼成の際に０．１％以下の誤差の収縮を示す。これにより許容公差限界の枠内で金属化部を基板上で、焼成前に取り付けられたスルーコンタクト部に対して相対的に確実に調整することができる。とりわけ狂いの少ないセラミックは例えば選択された非後収縮ＬＴＣＣセラミック（Low Temperature Cofired Ceramic）である。
【０００９】
従来の例えばグリーンシートの打抜によって形成されたスルーコンタクト部は通常は１５０μｍの直径を有する。精度の高い方法では直径１００μｍ、さらには８０μｍのスルーコンタクト部が形成される。しかし本発明の基板は７５μｍ以下のバンプ直径を有することができるから、バンプを定めるための溶融パッドを直接、基板上に形成するのではなく、これを多層構造で実現し、この多層構造が少なくとも絶縁層を基板の上で、少なくとも導電層を絶縁層の上で包囲すると有利である。このような多層金属化部では簡単に任意の配線パターンおよび溶融パッド幾何形状が実現される。スルーコンタクト部を接触接続するための大面積の接続面は絶縁層により覆うことができ、この絶縁層の上には面積の小さな溶融パッドをアンダーバンプ金属化部として、小さな間隔をもって形成することができる。このようにしてセラミック基板に起因する不精度を補償し、比較的小さなバンプ寸法とバンプ間隔を得ることができる。
【００１０】
多層金属化部に対する絶縁層は有利には露光により構造化可能であり、とりわけ有利には感光性のフォトレジストとして作製される。この露光により構造化可能な絶縁層に適するベースポリマーは耐熱性に対して公知のポリイミド、ポリベンゾオキサゾール（ＰＢＯ）またはベンゾシクロブテン（ＢＣＢ）とすることができる。これらのポリマーは負に作用するホトレジスト（被照射領域が濡れ、非溶解性であり、その熱的および化学的耐性が高まる）として、または正のレジスト（その溶解性が照射によりとして高まる）として調整することができる。
【００１１】
加算的方法では、金属化部がホトレジストまたは露光により構造化可能な絶縁層によってまず定義される。このためにまず基本金属化部を例えばスパッタリングまたは蒸着により取り付けることができる。続いてこれが構造化されたレジスト層またはホトレジスト層により覆われ、この層の中で金属化すべき領域が露出される。基本金属化部を厚くするために、露出された領域に金属化部が溶液から析出される。このためには無電解めっき法も電解めっき法も適し、有利にはこれらの組合せを適用することができる。多層金属化部は例えば付着層または核形成層、急速に成長する導電層、およびその上に通常は金属からなるパッシブ層を含み、この金属は耐酸化性であるか、または薄い酸化層を設けることにより固有パッシブ特性を示す。このような金属化に対しては本発明の対象ではない一連の方法が公知である。
【００１２】
同じように可能な減算的方法では金属化が蒸着またはスパッタリングによりまず全面に所望の層厚で被着され、それから初めて例えば構造化されたレジスト層をエッチングマスクとするエッチングによって構造化される。
【００１３】
金属化部を露光により構造化可能な層で正確に定義することは、相応に調整されたホトマスクにより実行可能な画像どおりの露光によって行われる。しかし露光により構造化可能な層の露光をスキャナのレーザ光によって実行することも可能である。この露光は基板上のオリエンテーションマスクによって自己調整的に実行することができる。
【００１４】
本発明の実施形態では、１つまたは複数のスルーコンタクト部を調整マスクとして自己調整的に走査するレーザ露光のために使用することができる。このことは、金属構造体が基板の上ですでに前もって存在するスルーコンタクト部に対して相対的に正確に位置決めされることを保証する。
【００１５】
以下本発明を実施例と添付図面に基づき詳細に説明する。
【００１６】
図面は、例えば表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
【００１７】
図面は本発明をよりよく理解するためのものであり、構成素子を縮尺通りには示していない。
【００１８】
ＬＴＣＣ材料からなるセラミックグリーンシートには例えば打ち抜きにより、外部接続に対して必要なスルーコンタクト部Ｄが設けられる。シートは焼成され、このときシートは０．１％以下の正確に定義された側方収縮を有する。図１は、スルーコンタクト部Ｄの設けられた基板をこの状態で示す。
【００１９】
基板Ｓには次に第１の露光により構造化可能な層Ｐ１が全面で被着され、画像どおりに露光され、第１の金属化層が定義される。後で絶縁層としても用いられる露光により構造化可能な層Ｐ１は現像後に、第１の金属化部Ｍ１に対して設けられた個所で除去される。図２は、すでに露光により構造化された層Ｐ１を備える構成を示す。
【００２０】
金属化のためにここでは無電解めっきでの金属析出によって、および有利には電解めっきによって、第１の光構造化可能層Ｐ１により覆われていない領域に薄い金属化層Ｍ１が析出される。すなわち所要の導電路および溶融パッドの領域である。適切な析出条件によって第１の金属化層Ｍ１の厚さ、および金属選択と共にその電流導電性が決められる。
【００２１】
次にこの構成上の全面に第２の露光により構造化可能な層Ｐ２が被着される。露光による構造化によって第１の金属化層Ｍ１で、バンプを収容するための溶融パッド、すなわちアンダーバンプ金属化部である面が露出される。図４は、溶融パッドＬＰとして設けられた第１の金属化層Ｍ１の領域が露出された後の構成を示す。
【００２２】
次に溶融パッドＬＰの上にはバンプＢが形成される。これは有利にはハンダとして適する金属または金属合金、例えば鉛／スズ合金を電解めっきで析出することにより行われる。電解めっきによる析出の際には第２の露光により構造化可能な層Ｐ２がマスクとして用いられるから、バンプを形成するためのこの方法は自己調整的である。５０から１００μｍのバンプ寸法に対しては、バンプを形成するためのステンシル印刷も適する。バンプの間隔は７５μｍ以下が有利である。図５はバンプＢを形成した後の構成を示す。付加的にこの方法段階で、さらに基板Ｓの裏面にＳＭＤ金属化部Ｔを形成することもできる。このＳＭＤ金属化部により基板Ｓを後で配線板にハンダ付けすることができる。
【００２３】
このようにして予め作製された基板に電気構成素子、例えば表面波構成素子がフリップチップ技術でハンダ付けされる。このために上側に導電構造体Ｌの形態の構成素子構造（基板に向いた側の構成素子構造体Ｌ）を有する圧電チップＣがバンプＢに載置される。このためにチップＣは（下を指す）表面にハンダ付け可能な金属化部を有し、この金属化部が構成素子構造Ｌに対する接続金属部となる。バンプＢを溶融することによりハンダ付けが実行される。図６には、この段階においてチップＣの上に実現された表面波構成素子を有する構成が示されている。付加的に図６は、本出願人によりＰＲＯＴＥＣと称される保護カバーを示している。この保護カバーはカバーキャップと同じように構成素子構造体Ｌの上に載置される。有利にはカバーは、構成素子構造体Ｌを包囲するフレームＲからなる。このフレームも同時にカバー層Ａに対する覆いであり、かつ間隔素子である。このようにして構成素子構造体ＬはカバーＡとチップＣとの間の中空空間Ｈに確実に収容される。
【００２４】
ＰＲＯＴＥＣカバーによりすでに構成素子構造体Ｌは環境の影響に対して十分に保護されているが、チップＣをさらに付加的に保護層ＳＳにより覆うことができる。この保護層はチップＣの裏面にあり、縁部で最上位の基板層Ｐ２と密に終端している。保護層ＳＳは場合により構成素子の上にある多層のシートとすることができる。しかし保護層を構成素子の上で金属析出によって形成し、場合により縁部領域で構造化することも可能である。チップＣの縁部領域と基板Ｓの表面との間の下側部分Ｕが流動可能な充填物質により満たされる場合には、保護層ＳＳが層として、例えば金属の蒸着またはスパッタリングにより簡単に被着される。
【００２５】
図７は、完成した保護層ＳＳを有する構成素子を示す。これまでの方法ステップ全体は面積の大きな基板に複数のチップを１つの作業工程で取り付けるときに有利に利用することができるから、次に個々の構成素子への個別化を行うことができる。図７は、このような個別化された構成素子を示す。この構成素子は環境の影響に対して、とりわけ機械的作用、湿気、ほこりまたは化学粒子に対して保護されている。構成素子の全体寸法はチップの表面よりも僅かに大きいだけである。従ってスペースを非常に節約することができ、出願人によりＣＳＳＰ（Chip Size SAW Package）と称される。
【００２６】
１つの実施例だけに基づいて説明したが、本発明のこの実施例に限定されるものではない。基板Ｓに対して１つの多層構造を選択し、この多層構造において図示のグリーンシートの複数が場合により導体路構造を間に挟んだ構成で１つの比較的厚い多層基板にまとめることができる。基板表面での金属化部の構造も図示の形状を満たす必要はない。任意の構造および厚さの別の金属化層を形成することもできる。さらにこれを溶融パッドの良好な調整に用いることができ、この溶融パッドの上に最終的に自己調整的なバンプが形成される。表面波チップは１つまたは複数のＰＲＯＴＥＣカバーを有することができる。しかしこのカバーなしで基板に取り付けることもできる。他の構成素子をこのようにして処理し、取付け、保護することもできる。これは例えばＩＣまたはパッシブ構成素子である。保護層ＳＳは単層または多層とすることができる。ここでは１つまたは複数のこの層が金属層を含むことができる。さらに構成素子全体を保護層ＳＳの上方でさらに充填樹脂により覆うか、またはプラスチックを射出することもできる。これは構成素子のさらなる保護に用いられる。
【図面の簡単な説明】
【図１】  表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
【図２】  表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
【図３】  表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
【図４】  表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
【図５】  表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
【図６】  表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
【図７】  表面波構成素子が実装された本発明の基板の製造における種々の方法ステップを断面で概略的に示すものである。
【図１】
0004727904.tif 000002
【図２】
0004727904.tif 000003
【図３】
0004727904.tif 000004
【図４】
0004727904.tif 000005
【図５】
0004727904.tif 000006
【図６】
0004727904.tif 000007
【図７】
0004727904.tif 000008