(57)【特許請求の範囲】
【請求項１】
（Ａ）基体上に形成されたゲート電極、
（Ｂ）ゲート電極上に形成されたゲート絶縁膜、
（Ｃ）ゲート絶縁膜上に形成されたソース／ドレイン電極、及び、
（Ｄ）ソース／ドレイン電極間であって、ゲート絶縁膜上に形成された有機半導体材料層から成るチャネル形成領域、
を備えた電界効果型トランジスタであって、
少なくともチャネル形成領域の上には保護層が形成されており、
保護層は、チャネル形成領域側から、少なくとも、第１層、及び、第１層よりも水分を吸収し難い、若しくは、水分を透過し難い第２層の積層構造を有し、
保護層を貫通し、ゲート電極に接続されたコンタクトホール、及び、ソース／ドレイン電極に接続されたコンタクトホールを備え、
コンタクトホールとチャネル形成領域との間には第１層が存在し、以て、コンタクトホールを経由して侵入した水分がチャネル形成領域に到達することが第１層によって阻止されることを特徴とする電界効果型トランジスタ。
【請求項２】
（Ａ）基体上に形成されたゲート電極、
（Ｂ）ゲート電極上に形成されたゲート絶縁膜、
（Ｃ）ゲート絶縁膜上に形成された有機半導体材料層から成るチャネル形成領域、及び、
（Ｄ）有機半導体材料層上に形成されたソース／ドレイン電極、
を備えた電界効果型トランジスタであって、
少なくともチャネル形成領域の上には保護層が形成されており、
保護層は、チャネル形成領域側から、少なくとも、第１層、及び、第１層よりも水分を吸収し難い、若しくは、水分を透過し難い第２層の積層構造を有し、
保護層を貫通し、ゲート電極に接続されたコンタクトホール、及び、ソース／ドレイン電極に接続されたコンタクトホールを備え、
コンタクトホールとチャネル形成領域との間には第１層が存在し、以て、コンタクトホールを経由して侵入した水分がチャネル形成領域に到達することが第１層によって阻止されることを特徴とする電界効果型トランジスタ。
【請求項３】
前記保護層は、チャネル形成領域側から、第１層及び第２層の２層積層構造を有することを特徴とする請求項１又は請求項２に記載の電界効果型トランジスタ。
【請求項４】
前記保護層は、チャネル形成領域側から、第１層、第２層、及び、第１層よりも水分を吸収し難い、若しくは、水分を透過し難い第３層の３層積層構造を有することを特徴とする請求項１又は請求項２に記載の電界効果型トランジスタ。
【請求項５】
前記第１層は、無機材料から成ることを特徴とする請求項１又は請求項２に記載の電界効果型トランジスタ。
【請求項６】
前記第１層はＳｉＯX系材料から成ることを特徴とする請求項５に記載の電界効果型トランジスタ。
【請求項７】
前記第１層はＡｌ2Ｏ3から成ることを特徴とする請求項５に記載の電界効果型トランジスタ。
【請求項８】
前記第２層は、無機材料又は有機材料から成ることを特徴とする請求項１又は請求項２に記載の電界効果型トランジスタ。
【請求項９】
前記第２層はＳｉＮxから成ることを特徴とする請求項８に記載の電界効果型トランジスタ。
【請求項１０】
前記第２層はエポキシ系樹脂から成ることを特徴とする請求項８に記載の電界効果型トランジスタ。
【請求項１１】
（ａ）基体上にゲート電極を形成する工程と、
（ｂ）ゲート電極上にゲート絶縁膜を形成する工程と、
（ｃ）ゲート絶縁膜上にソース／ドレイン電極を形成する工程と、
（ｄ）ソース／ドレイン電極間であって、ゲート絶縁膜上に有機半導体材料層から成るチャネル形成領域を形成する工程と、
（ｅ）少なくともチャネル形成領域の上に保護層を形成する工程、
を具備した電界効果型トランジスタの製造方法であって、
保護層は、チャネル形成領域側から、少なくとも、第１層、及び、第１層よりも水分を吸収し難い、若しくは、水分を透過し難い第２層の積層構造を有し、
前記工程（ｅ）の後、保護層を貫通し、ゲート電極に接続されたコンタクトホール、及び、ソース／ドレイン電極に接続されたコンタクトホールを形成する工程を備え、
コンタクトホールとチャネル形成領域との間には第１層が存在し、以て、コンタクトホールを経由して侵入した水分がチャネル形成領域に到達することが第１層によって阻止されることを特徴とする電界効果型トランジスタの製造方法。
【請求項１２】
（ａ）基体上にゲート電極を形成する工程と、
（ｂ）ゲート電極上にゲート絶縁膜を形成する工程と、
（ｃ）ゲート絶縁膜上に有機半導体材料層を形成する工程と、
（ｄ）有機半導体材料層上にソース／ドレイン電極を形成し、該ソース／ドレイン電極の間に位置する該有機半導体材料層の部分から成るチャネル形成領域を得る工程と、
（ｅ）少なくともチャネル形成領域の上に保護層を形成する工程、
を具備した電界効果型トランジスタの製造方法であって、
保護層は、チャネル形成領域側から、少なくとも、第１層、及び、第１層よりも水分を吸収し難い、若しくは、水分を透過し難い第２層の積層構造を有し、
前記工程（ｅ）の後、保護層を貫通し、ゲート電極に接続されたコンタクトホール、及び、ソース／ドレイン電極に接続されたコンタクトホールを形成する工程を備え、
コンタクトホールとチャネル形成領域との間には第１層が存在し、以て、コンタクトホールを経由して侵入した水分がチャネル形成領域に到達することが第１層によって阻止されることを特徴とする電界効果型トランジスタの製造方法。
【請求項１３】
前記保護層は、チャネル形成領域側から、第１層及び第２層の２層積層構造を有することを特徴とする請求項１１又は請求項１２に記載の電界効果型トランジスタの製造方法。
【請求項１４】
前記保護層は、チャネル形成領域側から、第１層、第２層、及び、第１層よりも水分を吸収し難い、若しくは、水分を透過し難い第３層の３層積層構造を有することを特徴とする請求項１１又は請求項１２に記載の電界効果型トランジスタの製造方法。
【請求項１５】
前記第１層は、無機材料から成ることを特徴とする請求項１１又は請求項１２に記載の電界効果型トランジスタの製造方法。
【請求項１６】
前記第１層はＳｉＯX系材料から成ることを特徴とする請求項１５に記載の電界効果型トランジスタの製造方法。
【請求項１７】
前記第１層はＡｌ2Ｏ3から成ることを特徴とする請求項１５に記載の電界効果型トランジスタの製造方法。
【請求項１８】
前記第２層は、無機材料又は有機材料から成ることを特徴とする請求項１１又は請求項１２に記載の電界効果型トランジスタの製造方法。
【請求項１９】
前記第２層はＳｉＮxから成ることを特徴とする請求項１８に記載の電界効果型トランジスタの製造方法。
【請求項２０】
前記第２層はエポキシ系樹脂から成ることを特徴とする請求項１８に記載の電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタ及びその製造方法、より詳しくは、チャネル形成領域が有機半導体材料層から構成された電界効果型トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
現在、多くの電子機器に用いられているシリコン系ＭＯＳ型電界効果トランジスタは、シリコン半導体基板にＳｉから成るチャネル形成領域が形成され、チャネル形成領域の上方にＳｉＯ2から成るゲート絶縁膜を介して例えば金（Ａｕ）層／チタン（Ｔｉ）層の積層構造を有するゲート電極が配置された構成となっている。このようなＭＯＳ型電界効果トランジスタの製造には、非常に高価な半導体装置の製造装置が使用されており、半導体装置の製造コストの低減が強く望まれている。そこで、近年、スピンコート法、印刷技術、スプレー法等の真空技術を用いないプロセスにより形成が可能な有機半導体材料をチャネル形成領域に用いた所謂有機トランジスタの研究開発が注目を集めている。このような有機トランジスタは、例えば、特開平１０−２７０７１２や特開２０００−２６９５１５から公知である。
【０００３】
【特許文献１】特開平１０−２７０７１２
【特許文献２】特開２０００−２６９５１５
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、映像デバイスをはじめとして、多くの電子機器に組み込まれることが要求されているが故に、有機トランジスタには長時間の安定動作が必要とされる。しかしながら、チャネル形成領域を構成する有機半導体材料の中には、大気中の水蒸気（水分）の存在に起因して特性が変化若しくは劣化してしまうものがある。
【０００５】
シリコン系ＭＯＳ型電界効果トランジスタにあっては、所謂パッシベーション膜として、下からＳｉＯ2層、ＳｉＮ層の多層構成が屡々用いられている。しかしながら、本発明者が調べた限りでは、有機トランジスタにおいて、このような多層のパッシベーション膜は使用されていない。
【０００６】
従って、本発明の目的は、大気中の水蒸気（水分）の存在に起因して特性が変化若しくは劣化することを抑制し得る構造を有する電界効果型トランジスタ、及び、係る電界効果型トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するための本発明の第１の態様に係る電界効果型トランジスタは、
（Ａ）基体上に形成されたゲート電極、
（Ｂ）ゲート電極上に形成されたゲート絶縁膜、
（Ｃ）ゲート絶縁膜上に形成されたソース／ドレイン電極、及び、
（Ｄ）ソース／ドレイン電極間であって、ゲート絶縁膜上に形成された有機半導体材料層から成るチャネル形成領域、
を備えた電界効果型トランジスタであって、
少なくともチャネル形成領域の上には保護層が形成されており、
該保護層は、少なくとも、吸湿性を有する層、及び、耐湿性を有する層の積層構造を有することを特徴とする。
【０００８】
上記の目的を達成するための本発明の第２の態様に係る電界効果型トランジスタは、
（Ａ）基体上に形成されたゲート電極、
（Ｂ）ゲート電極上に形成されたゲート絶縁膜、
（Ｃ）ゲート絶縁膜上に形成された有機半導体材料層から成るチャネル形成領域、及び、
（Ｄ）有機半導体材料層上に形成されたソース／ドレイン電極、
を備えた電界効果型トランジスタであって、
少なくともチャネル形成領域の上には保護層が形成されており、
該保護層は、少なくとも、吸湿性を有する層、及び、耐湿性を有する層の積層構造を有することを特徴とする。
【０００９】
上記の目的を達成するための本発明の第１の態様に係る電界効果型トランジスタの製造方法は、
（ａ）基体上にゲート電極を形成する工程と、
（ｂ）ゲート電極上にゲート絶縁膜を形成する工程と、
（ｃ）ゲート絶縁膜上にソース／ドレイン電極を形成する工程と、
（ｄ）ソース／ドレイン電極間であって、ゲート絶縁膜上に有機半導体材料層から成るチャネル形成領域を形成する工程と、
（ｅ）少なくともチャネル形成領域の上に保護層を形成する工程、
を具備した電界効果型トランジスタの製造方法であって、
該保護層は、少なくとも、吸湿性を有する層、及び、耐湿性を有する層の積層構造を有することを特徴とする。
【００１０】
上記の目的を達成するための本発明の第２の態様に係る電界効果型トランジスタの製造方法は、
（ａ）基体上にゲート電極を形成する工程と、
（ｂ）ゲート電極上にゲート絶縁膜を形成する工程と、
（ｃ）ゲート絶縁膜上に有機半導体材料層を形成する工程と、
（ｄ）有機半導体材料層上にソース／ドレイン電極を形成し、該ソース／ドレイン電極の間に位置する該有機半導体材料層の部分から成るチャネル形成領域を得る工程と、
（ｅ）少なくともチャネル形成領域の上に保護層を形成する工程、
を具備した電界効果型トランジスタの製造方法であって、
該保護層は、少なくとも、吸湿性を有する層、及び、耐湿性を有する層の積層構造を有することを特徴とする。
【００１１】
本発明の第１の態様若しくは第２の態様に係る電界効果型トランジスタ、あるいは又、本発明の第１の態様若しくは第２の態様に係る電界効果型トランジスタの製造方法（以下、これらを総称して、単に、本発明と呼ぶ）において、「吸湿性」及び「耐湿性」は相対的な概念であり、同一の境に置かれたとき、吸湿性を有する層の方が耐湿性を有する層よりも水分（水蒸気）をより多く吸収するという意味で、「吸湿性を有する層」及び「耐湿性を有する層」という用語を使用する。即ち、「吸湿性を有する層」とは、「耐湿性を有する層」よりも水分（水蒸気）を吸収し易い層（易水分吸収層）、あるいは、水分（水蒸気）を透過し易い層（易水分透過層）を意味する。言い換えれば、「耐湿性を有する層」とは、「吸湿性を有する層」よりも水分（水蒸気）を吸収し難い層（難水分吸収層）、あるいは、水分（水蒸気）を透過し難い層（難水分透過層）を意味する。
【００１２】
本発明において、保護層は、チャネル形成領域側から、吸湿性を有する層、及び、耐湿性を有する層の２層積層構造を有する構成とすることが好ましく、あるいは又、チャネル形成領域側から、耐湿性を有する層、吸湿性を有する層、及び、耐湿性を有する層（この耐湿性を有する層を構成する材料は、下層に位置する耐湿性を有する層を構成する材料と同じであってもよいし、異なっていてもよい）の３層積層構造を有する構成とすることが好ましく、あるいは又、吸湿性を有する層、耐湿性を有する層、及び、この耐湿性を有する層を構成する材料とは異なる材料から構成された耐湿性を有する層の３層積層構造を有する構成とすることが好ましい。
【００１３】
本発明において、吸湿性を有する層を、無機材料から構成することができ、具体的には、吸湿性を有する層を、ＳｉＯX系材料やＡｌ2Ｏ3といった無機材料から構成することができる。吸湿性を有する層の形成方法は、吸湿性を有する層を構成する材料に依存するが、真空蒸着法やスパッタリング法に例示される物理的気相成長法（ＰＶＤ法）；各種の化学的気相成長法（ＣＶＤ法）；スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法といった各種コーティング法；スタンプ法；リフトオフ法；シャドウマスク法；及び、スプレー法の内のいずれかを挙げることができる。
【００１４】
尚、ＳｉＯX系材料として、二酸化シリコン（ＳｉＯ2）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率ＳｉＯX系材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。
【００１５】
また、本発明において、耐湿性を有する層を、無機材料又は有機材料から構成することができ、具体的には、耐湿性を有する層を、ＳｉＮxといった無機材料から構成することもできるし、低吸収性（耐湿性）のエポキシ系樹脂（ジクロペンタ系エポキシ樹脂の一種であるＤＣＰＤや、オクソクレゾールノボラック系エポキシ樹脂）といった有機材料から構成することもできる。あるいは又、耐湿性を有する層を、無機材料と有機材料の混合材料から構成することもでき、具体的には、無機材料としてＳｉＮxを挙げることができ、有機材料として前述のエポキシ系樹脂を挙げることができる。耐湿性を有する層の形成方法は、耐湿性を有する層を構成する材料に依存するが、真空蒸着法やスパッタリング法に例示されるＰＶＤ法；各種のＣＶＤ法；スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；上述した各種コーティング法；スタンプ法；リフトオフ法；シャドウマスク法；及び、スプレー法の内のいずれかを挙げることができる。
【００１６】
本発明において、有機半導体材料層を構成する有機半導体材料として、２，３，６，７−ジベンゾアントラセン（ペンタセンとも呼ばれる）、Ｃ9Ｓ9（ベンゾ［１，２−ｃ；３，４−ｃ’；５，６−ｃ”］トリス［１，２］ジチオール−１，４，７−トリチオン）、Ｃ24Ｈ14Ｓ6（アルファ−セキシチオフェン）、銅フタロシアニンで代表されるフタロシアニン、フラーレン（Ｃ60）、テトラチオテトラセン（Ｃ18Ｈ8Ｓ4）、テトラセレノテトラセン（Ｃ18Ｈ8Ｓｅ4）、テトラテルルテトラセン（Ｃ18Ｈ8Ｔｅ4）、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］を挙げることができる。尚、ポリ（３，４−エチレンジオキシチオフェン）の構造式（１）、ポリスチレンスルホン酸の構造式（２）を図５に示す。
【００１７】
あるいは又、有機半導体材料として、例えば、以下に例示する複素環式共役系導電性高分子及び含ヘテロ原子共役系導電性高分子を用いることができる。尚、構造式中、「Ｒ」，「Ｒ’」はアルキル基（ＣnＨ2n+1）を意味する。
【００１８】
［複素環式共役系導電性高分子］
ポリピロール［図５の構造式（３）参照］
ポリフラン［図５の構造式（４）参照］
ポリチオフェン［図５の構造式（５）参照］
ポリセレノフェン［図５の構造式（６）参照］
ポリテルロフェン［図５の構造式（７）参照］
ポリ（３−アルキルチオフェン）［図５の構造式（８）参照］
ポリ（３−チオフェン−β−エタンスルホン酸）［図５の構造式（９）参照］
ポリ（Ｎ−アルキルピロール）［図６の構造式（１０）参照］
ポリ（３−アルキルピロール）［図６の構造式（１１）参照］
ポリ（３，４−ジアルキルピロール）［図６の構造式（１２）参照］
ポリ（２，２’−チエニルピロール）［図６の構造式（１３）参照］
【００１９】
［含ヘテロ原子共役系導電性高分子］
ポリアニリン［図６の構造式（１４）参照］
ポリ（ジベンゾチオフェンスルフィド）［図６の構造式（１５）参照］
【００２０】
あるいは又、有機半導体材料として、共役結合を有する有機半導体分子であって、分子の両端にチオール基（ＳＨ）、アミノ基（−ＮＨ2）、イソシアノ基（−ＮＣ）、チオアセトキシル基（−ＳＣＯＣＨ3）又はカルボキシ基（−ＣＯＯＨ）を有する材料であることが望ましく、より具体的には、有機半導体材料として、以下の材料を例示することができる。
【００２１】
４，４’−ビフェニルジチオール［図７の構造式（１６）参照］
４，４’−ジイソシアノビフェニル［図７の構造式（１７）参照］
４，４’−ジイソシアノ−ｐ−テルフェニル［図７の構造式（１８）参照］
２，５−ビス（５’−チオアセチル−２’−チオフェニル）チオフェン［図７の構造式（１９）参照］
【００２２】
有機半導体材料層の形成方法として、有機半導体材料層を構成する材料にも依るが、真空蒸着法やスパッタリング法に例示されるＰＶＤ法；各種のＣＶＤ）；スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；上述した各種コーティング法；スタンプ法；リフトオフ法；シャドウマスク法；及び、スプレー法の内のいずれかを挙げることができる。
【００２３】
ゲート絶縁膜を構成する材料として、ＳｉＯ2、ＳｉＮ、ＳｉＯＮ、スピン・オン・グラス（ＳＯＧ）、金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）やポリビニルフェノール（ＰＶＰ）、ポリビニルアルコール（ＰＶＡ）にて例示される有機系絶縁材料を挙げることができるし、これらの組み合わせを用いることもできる。また、ゲート絶縁膜の形成方法として、真空蒸着法やスパッタリング法に例示されるＰＶＤ法；各種のＣＶＤ法；スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；上述した各種コーティング法；浸漬法；キャスティング法；及び、スプレー法の内のいずれかを挙げることができる。
【００２４】
あるいは又、ゲート絶縁膜を、ゲート電極の表面を酸化あるいは窒化することによって形成することができるし、ゲート電極の表面に酸化膜や窒化膜を成膜することで得ることもできる。ゲート電極の表面を酸化する方法として、ゲート電極を構成する材料にも依るが、Ｏ2プラズマを用いた酸化法、陽極酸化法を例示することができる。また、ゲート電極の表面を窒化する方法として、ゲート電極を構成する材料にも依るが、Ｎ2プラズマを用いた窒化法を例示することができる。あるいは又、例えば、Ａｕ電極に対しては、一端をメルカプト基で修飾された直鎖状炭化水素のように、ゲート電極と化学的に結合を形成し得る官能基を有する絶縁性分子によって、浸漬法等の方法で自己組織的にゲート電極表面を被覆することで、ゲート電極の表面に絶縁膜を形成することもできる。
【００２５】
ゲート電極やソース／ドレイン電極を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、ゲート電極やソース／ドレイン電極を構成する材料として、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料を挙げることもできるし、上述した各種の導電性高分子を挙げることもできる。ゲート電極やソース／ドレイン電極の形成方法として、これらを構成する材料にも依るが、真空蒸着法やスパッタリング法に例示されるＰＶＤ法；ＭＯＣＶＤ法を含む各種のＣＶＤ法；スピンコート法；スクリーン印刷法やインクジェット印刷法といった印刷法；上述した各種コーティング法；リフトオフ法；シャドウマスク法；電解メッキ法や無電解メッキ法あるいはこれらの組合せといったメッキ法；及び、スプレー法の内のいずれかと、必要に応じてパターニング技術との組合せを挙げることができる。
【００２６】
基体として、各種ガラス基板や、表面に絶縁層が形成された各種ガラス基板、石英基板、表面に絶縁層が形成された石英基板、表面に絶縁層が形成されたシリコン基板を挙げることができる。更には、基体として、ポリエーテルスルホン（ＰＥＳ）やポリイミド、ポリカーボネート、ポリエチレンテレフタレート（ＰＥＴ）に例示される高分子材料から構成されたプラスチック・フィルムやプラスチック・シート、プラスチック基板を挙げることができ、このような可撓性を有する高分子材料から構成された基体を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への電界効果型トランジスタの組込みあるいは一体化が可能となる。
【発明の効果】
【００２７】
本発明にあっては、少なくともチャネル形成領域の上に形成された保護層は、少なくとも、吸湿性を有する層、及び、耐湿性を有する層の積層構造を有するので、大気中の水分（水蒸気）が電界効果型トランジスタの内部（より具体的には、チャネル形成領域）へ侵入することは、耐湿性を有する層によって阻止される。また、万が一、大気中の水分（水蒸気）が電界効果型トランジスタの内部に侵入したとしても、即ち、例えばコンタクトホール等を経由して大気中の水分（水蒸気）が電界効果型トランジスタの内部に侵入したとしても、水分（水蒸気）がチャネル形成領域に到達することは、吸湿性を有する層によって阻止される。従って、本発明の電界効果型トランジスタあるいはその製造方法によって得られた電界効果型トランジスタは、大気中の水分（水蒸気）の存在に起因して特性が変化若しくは劣化してしまうことが抑制され、長時間の安定動作を達成することができる。
【発明を実施するための最良の形態】
【００２８】
以下、図面を参照して、実施例に基づき本発明を説明する。
【実施例１】
【００２９】
実施例１は、本発明の第１の態様に係る電界効果型トランジスタ（以下、ＦＥＴと略称する）、及び、その製造方法に関する。
【００３０】
実施例１のＦＥＴは、図３の（Ｃ）に模式的な一部断面図を示すように、所謂ボトムゲート型のＦＥＴ（より具体的には、薄膜トランジスタ，ＴＦＴ）であり、且つ、ボトムコンタクト型のＴＦＴであり、
（Ａ）基体１１上に形成されたゲート電極１２、
（Ｂ）ゲート電極１２上に形成されたゲート絶縁膜１３、
（Ｃ）ゲート絶縁膜１３上に形成されたソース／ドレイン電極１４、及び、
（Ｄ）ソース／ドレイン電極１４間であって、ゲート絶縁膜１３上に形成された有機半導体材料層１５から成るチャネル形成領域１６、
を備えている。
【００３１】
そして、少なくともチャネル形成領域１６の上（より具体的には、全面）には保護層が形成されており、この保護層は、チャネル形成領域側から、吸湿性を有する層（以下、便宜上、吸湿層１７と呼ぶ）、及び、耐湿性を有する層（以下、便宜上、耐湿層１８と呼ぶ）の２層積層構造を有する。
【００３２】
ここで、実施例１のＦＥＴにおいて、基体１１はポリエーテルスルホン（ＰＥＳ）から成り、ゲート電極１２及びソース／ドレイン電極１４は金（Ａｕ）層から成り、ゲート絶縁膜１３はＳｉＯ2から成り、有機半導体材料層１５は、２，３，６，７−ジベンゾアントラセン（ペンタセンとも呼ばれる）から成る。また、吸湿層１７はＳｉＯX系材料（より具体的には、酸化シリコン，ＳｉＯX）から成り、耐湿層１８は窒化シリコン（ＳｉＮx）から成る。
【００３３】
以下、支持体等の模式的な一部断面図である図１の（Ａ）〜（Ｄ）、図２の（Ａ）〜（Ｃ）、図３の（Ａ）〜（Ｃ）を参照して、実施例１のＦＥＴの製造方法を説明する。
【００３４】
［工程−１００］
先ず、基体上にゲート電極を形成する。具体的には、シリコン基板から成る支持体１０に接着されたポリエーテルスルホン（ＰＥＳ）から成る基体１１上に、レジスト層２１に基づきゲート電極形成用のパターンを形成する（図１の（Ａ）参照）。
【００３５】
次いで、密着層としてのＴｉ層、ゲート電極１２としてのＡｕ層を、基体１１及びレジスト層２１上に真空蒸着法によって形成する（図１の（Ｂ）参照）。図面においては、密着層の図示を省略した。蒸着を行う際、基体１１が接着されている支持体１０は温度を調整することができる支持体ホルダー（図示せず）に載置されており、蒸着中の支持体温度の上昇を抑制することができるので、基体１１の変形を最小限に抑えた成膜を行うことができる。
【００３６】
その後、リフトオフ法によりレジスト層２１を除去することで、ゲート電極１２を得ることができる（図１の（Ｃ）参照）。
【００３７】
［工程−１１０］
次に、ゲート電極１２上を含む基体１１上にゲート絶縁膜１３を形成する（図１の（Ｄ）参照）。具体的には、ＳｉＯ2から成るゲート絶縁膜１３を、スパッタリング法に基づき、ゲート電極１２及び基体１１上に形成する。ゲート絶縁膜１３の成膜を行う際、ゲート電極１２の一部をハードマスクで覆うことによって、ゲート電極１２の取出部をフォトリソグラフィ・プロセス無しで形成することができる。また、ゲート絶縁膜１３の成膜時、基体１１が接着されている支持体１０は温度を調整することができる支持体ホルダー（図示せず）に載置されており、ＳｉＯ2の成膜中の支持体温度の上昇を抑制することができるので、基体１１の変形を最小限に抑えた成膜を行うことができる。
【００３８】
［工程−１２０］
次に、ゲート絶縁膜１３上にソース／ドレイン電極１４を形成する。具体的には、全面に、レジスト層２２に基づきソース／ドレイン電極形成用のパターンを形成する（図２の（Ａ）参照）。
【００３９】
次いで、密着層としてのＴｉ層、ソース／ドレイン電極１４としてのＡｕ層を、ゲート絶縁膜１３及びレジスト層２２上に真空蒸着法によって形成する（図２の（Ｂ）参照）。図面においては、密着層の図示を省略した。蒸着を行う際、基体１１が接着されている支持体１０は温度を調整することができる支持体ホルダー（図示せず）に載置されており、蒸着中の支持体温度の上昇を抑制することができるので、基体１１の変形を最小限に抑えた成膜を行うことができる。
【００４０】
その後、リフトオフ法によりレジスト層２２を除去することで、ソース／ドレイン電極１４を得ることができる（図２の（Ｃ）参照）。
【００４１】
［工程−１３０］
次に、ソース／ドレイン電極１４間であって、ゲート絶縁膜１３上に有機半導体材料層１５から成るチャネル形成領域１６を形成する。具体的には、ゲート電極１２の一部及びソース／ドレイン電極１４をハードマスクで覆った状態で、真空蒸着法に基づき、有機半導体材料であるペンタセンをゲート絶縁膜１３上に形成する（図３の（Ａ）参照）。これによって、ゲート電極１２及びソース／ドレイン電極１４の取出部をフォトリソグラフィ・プロセス無しで形成することができる。ペンタセンの蒸着を行う際、基体１１が接着されている支持体１０は温度を調整することができる支持体ホルダー（図示せず）に載置されており、蒸着中の支持体温度を所望の温度に確実に制御することができるので、グレイサイズが大きく、結晶性の良い有機半導体材料層１５を形成することができる。ペンタセン薄膜の形成条件を以下の表１に例示する。
【００４２】
［表１］
［成膜可能な条件］
支持体温度：０〜２００゜Ｃ
成膜速度  ：０．０１ｎｍ／秒〜１ｎｍ／秒
圧力      ：１０-5Ｐａ〜１０-3Ｐａ
［典型的な成膜条件］
支持体温度：６０゜Ｃ
成膜速度  ：０．０５ｎｍ／秒
圧力      ：１×１０-4Ｐａ
【００４３】
［工程−１４０］
次いで、少なくともチャネル形成領域１６の上に保護層を形成する。具体的には、全面にＳｉＯXから成る吸湿層１７をスパッタリング法にて成膜した後、吸湿層１７上にＳｉＮxから成る耐湿層１８をスパッタリング法にて成膜する。こうして、図３の（Ｂ）に示す構造を得ることができる。ここで、ＳｉＯXから成る吸湿層１７の成膜時、適切なＲＦパワー、スパッタリングチャンバーに導入するアルゴンガスと酸素ガスの流量比、成膜圧力を適切に選択することで、有機半導体材料層１５に対するダメージが低く、且つ、高抵抗の吸湿層１７を形成することができる。また、ＳｉＮxから成る耐湿層１８の成膜時、適切なＲＦパワー、スパッタリングチャンバーに導入するアルゴンガスと窒素ガスの流量比、成膜圧力を適切に選択することで、有機半導体材料層１５に対するダメージが低く、且つ、高抵抗の吸湿層１７を形成することができる。尚、これらの保護層の成膜を行う際に、ゲート電極１２及びソース／ドレイン電極１４の一部をハードマスクで覆えば、ゲート電極１２及びソース／ドレイン電極１４の取出部をフォトリソグラフィ・プロセス無しで形成することができる。ＳｉＯXから成る吸湿層１７の成膜条件を以下の表２に例示し、ＳｉＮxから成る耐湿層１８の成膜条件を以下の表３に例示する。
【００４４】
［表２］
［スパッタリング法によるＳｉＯXから成る吸湿層１７の成膜条件］
支持体温度  ：２５゜Ｃ
成膜速度    ：０．２ｎｍ／秒
圧力        ：０．５Ｐａ
プロセスガス：Ａｒ／Ｏ2＝３０／１０ｓｃｃｍ
ＲＦパワー  ：６００Ｗ
【００４５】
［表３］
［ＳｉＮxから成る耐湿層１８の成膜条件］
支持体温度  ：２５゜Ｃ
成膜速度    ：０．０３ｎｍ／秒
圧力        ：０．５Ｐａ
プロセスガス：Ａｒ／Ｎ2＝４０／５ｓｃｃｍ
ＲＦパワー  ：１００Ｗ
【００４６】
［工程−１５０］
その後、ゲート電極１２及びソース／ドレイン電極１４の上方の吸湿層１７及び耐湿層１８の部分に開口部を形成し、これらの開口部内を含む耐湿層１８上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線１９Ａ、及びソース／ドレイン電極１４に接続された配線１９Ｂ，１９Ｃを形成することができる（図３の（Ｃ））。こうして、実施例１のＦＥＴを得ることができる。
【００４７】
こうして得られたＦＥＴにおいては、耐湿性を有する層１８によってチャネル形成領域１６が覆われているため、水分（水蒸気）がチャネル形成領域１６に直接吸着されることがない。また、開口部や他の部位から侵入してきた水分（水蒸気）は吸湿性を有する層１７に捕捉される。従って、水分（水蒸気）がチャネル形成領域へ直接吸着されることがなく、結果として、長期間に亙り安定したＦＥＴ動作を達成することが可能となる。
【実施例２】
【００４８】
実施例２は、本発明の第２の態様に係るＦＥＴ及びその製造方法に関する。
【００４９】
実施例２のＦＥＴは、図４の（Ｃ）に模式的な一部断面図を示すように、所謂ボトムゲート型のＴＦＴであり、且つ、トップコンタクト型のＴＦＴであり、
（Ａ）基体１１上に形成されたゲート電極１２、
（Ｂ）ゲート電極１２上に形成されたゲート絶縁膜１３、
（Ｃ）ゲート絶縁膜１３上に形成された有機半導体材料層１５から成るチャネル形成領域１６、及び、
（Ｄ）有機半導体材料層１５上に形成されたソース／ドレイン電極１４、
を備えている。
【００５０】
そして、少なくともチャネル形成領域１６の上（より具体的には、全面）には保護層が形成されており、この保護層は、実施例１と同様に、チャネル形成領域側から、吸湿性を有する層（吸湿層１７）、及び、耐湿性を有する層（耐湿層１８）の２層積層構造を有する。
【００５１】
ここで、実施例２のＦＥＴにおいても、基体１１はポリエーテルスルホン（ＰＥＳ）から成り、ゲート電極１２及びソース／ドレイン電極１４は金（Ａｕ）層から成り、ゲート絶縁膜１３はＳｉＯ2から成り、有機半導体材料層１５は、２，３，６，７−ジベンゾアントラセンから成る。また、吸湿層１７はＳｉＯX系材料（より具体的には、酸化シリコン，ＳｉＯX）から成り、耐湿層１８は窒化シリコン（ＳｉＮx）から成る。
【００５２】
以下、支持体等の模式的な一部断面図である図４の（Ａ）〜（Ｃ）を参照して、実施例２のＦＥＴの製造方法を説明する。
【００５３】
［工程−２００］
先ず、実施例１の［工程−１００］と同様の方法で、基体１１上にゲート電極１２を形成する。次いで、実施例１の［工程−１１０］と同様の方法で、ゲート電極１２上を含む基体１１上にゲート絶縁膜１３を形成する。
【００５４】
［工程−２１０］
その後、実施例１の［工程−１３０］と同様の方法で、ゲート絶縁膜１３上に有機半導体材料層１５を形成する（図４の（Ａ）参照）。具体的には、ゲート電極１２の一部をハードマスクで覆った状態で、真空蒸着法に基づき、有機半導体材料であるペンタセンをゲート絶縁膜１３上に形成する。ペンタセン薄膜の形成条件は表１と同様とすればよい。
【００５５】
［工程−２２０］
次いで、有機半導体材料層１５上にソース／ドレイン電極１４を形成する（図４の（Ｂ）参照）。具体的には、密着層としてのＴｉ層、ソース／ドレイン電極１４としてのＡｕ層を有機半導体材料層１５上に真空蒸着法によって形成する。尚、Ｔｉ層及びＡｕ層の成膜を行う際、有機半導体材料層１５の一部をハードマスクで覆うことによって、フォトリソグラフィ・プロセス無しでソース／ドレイン電極１４を形成することができるし、有機半導体材料層１５に損傷が発生することを確実に防止することができる。図面においては、密着層の図示を省略した。こうして、ソース／ドレイン電極１４の間に位置する有機半導体材料層１５の部分から成るチャネル形成領域１６を得ることができる。蒸着を行う際、基体１１が接着されている支持体１０は温度を調整することができる支持体ホルダー（図示せず）に載置されており、蒸着中の支持体温度の上昇を抑制することができるので、基体１１の変形を最小限に抑えた成膜を行うことができる。
【００５６】
［工程−２３０］
次いで、少なくともチャネル形成領域１６の上に保護層を形成する。具体的には、全面にＳｉＯXから成る吸湿層１７をスパッタリング法にて成膜した後、吸湿層１７上にＳｉＮxから成る耐湿層１８をスパッタリング法にて成膜する。こうして、図４の（Ｃ）に示す構造を得ることができる。
【００５７】
［工程−２４０］
その後、ゲート電極１２及びソース／ドレイン電極１４の上方の吸湿層１７及び耐湿層１８の部分に開口部を形成し、これらの開口部内を含む耐湿層１８上に配線材料層を形成し、この配線材料層をパターニングすることで、ゲート電極１２に接続された配線１９Ａ、及びソース／ドレイン電極１４に接続された配線１９Ｂ，１９Ｃを形成することができる。こうして、実施例２のＦＥＴを得ることができる。
【００５８】
こうして得られたＦＥＴにおいては、耐湿性を有する層１８によってチャネル形成領域１６が覆われているため、水分（水蒸気）がチャネル形成領域１６に直接吸着されることがない。また、開口部や他の部位から侵入してきた水分（水蒸気）は吸湿性を有する層１７に捕捉される。従って、水分（水蒸気）がチャネル形成領域へ直接吸着されることがなく、結果として、長期間に亙り安定したＦＥＴ動作を達成することが可能となる。
【００５９】
以上、本発明を、好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例１及び実施例２においては、保護層を２層構成としたが、その代わりに、チャネル形成領域側から、例えばＳｉＮxから成る耐湿性を有する層、例えばＳｉＯX系材料から成る吸湿性を有する層、及び、例えばＳｉＮxから成る耐湿性を有する層の３層積層構造を有する構成とすることもできるし、例えばＳｉＯX系材料から成る吸湿性を有する層、例えばＳｉＮxから成る耐湿性を有する層、及び、例えばエポキシ系樹脂から成る耐湿性を有する層の３層積層構造を有する構成とすることもできる。また、吸湿性を有する層を、例えばスパッタリング法にて成膜されたＡｌ2Ｏ3から構成することもできる。一方、耐湿性を有する層を、スピンコート法にて成膜されたエポキシ系樹脂層から構成することもできる。
【００６０】
有機半導体材料層の形成を、真空蒸着法のみならず、スパッタリング法、化学的気相成長法、スピンコート法、印刷法、又は、スプレー法にて行うこともできる。例えば、有機半導体材料層をＰＥＤＯＴ／ＰＳＳからスピンコート法に基づき形成する場合の条件として、７０００ｒｐｍ、３０秒の条件を例示することができる。
【００６１】
本発明のＦＥＴを、ディスプレイ装置や各種の電子機器に適用、使用する場合、基体に多数のＦＥＴを集積したモノリシック集積回路としてもよいし、各ＦＥＴを切断して個別化し、ディスクリート部品として使用してもよい。
【図面の簡単な説明】
【００６２】
【図１】図１の（Ａ）〜（Ｄ）は、実施例１の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。
【図２】図２の（Ａ）〜（Ｃ）は、図１の（Ｄ）に引き続き、実施例１の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。
【図３】図３の（Ａ）〜（Ｃ）は、図２の（Ｃ）に引き続き、実施例１の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。
【図４】図４の（Ａ）〜（Ｃ）は、実施例２の電界効果型トランジスタの製造方法を説明するための支持体等の模式的な一部断面図である。
【図５】図５は、本発明における使用に適した高分子材料の構造式を例示したものである。
【図６】図６は、本発明における使用に適した高分子材料の構造式を例示したものである。
【図７】図７は、本発明における使用に適した高分子材料の構造式を例示したものである。
【符号の説明】
【００６３】
１０・・・支持体、１１・・・基体、１２・・・ゲート電極、１３・・・ゲート絶縁膜、１４・・・ソース／ドレイン電極、１５・・・有機半導体材料層、１６・・・チャネル形成領域、１７・・・吸湿層（吸湿性を有する層）、１８・・・耐湿層（耐湿性を有する層）、１９Ａ，１９Ｂ，１９Ｃ・・・配線、２１，２２・・・レジスト層
【図１】
0004710224.tif 000002
【図２】
0004710224.tif 000003
【図３】
0004710224.tif 000004
【図４】
0004710224.tif 000005
【図５】
0004710224.tif 000006
【図６】
0004710224.tif 000007
【図７】
0004710224.tif 000008