(57)【特許請求の範囲】
【請求項１】
基板上にマトリクス状に配置され、薄膜トランジスタを有する複数の画素部と、
前記基板上にマトリクス状に配置され、下部電極と、透光性の上部電極と、前記下部電極と前記上部電極との間に設けられた光電変換層と、を有する複数のセンサ部と、
を有する表示装置であって、
前記上部電極上には、絶縁膜を介して画素電極が設けられ、
前記画素電極は、前記画素部が有する前記薄膜トランジスタのソース領域またはドレイン領域の一方と電気的に接続され、
前記画素電極は、透光性電極及び当該透光性電極上に選択的に設けられた反射電極からなり、
前記上部電極と、前記透光性電極は、前記上部電極と前記透光性電極との間に備えられた前記絶縁膜を介して一部が重なることを特徴とする表示装置。
【請求項２】
請求項１に記載の前記薄膜トランジスタは、トップゲート型の薄膜トランジスタであることを特徴とする表示装置。
【請求項３】
請求項１に記載の前記薄膜トランジスタは、ボトムゲート型の薄膜トランジスタであることを特徴とする表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一に記載の前記基板と前記薄膜トランジスタの間には、遮光膜が設けられていることを特徴とする表示装置。
【請求項５】
基板上にマトリクス状に配置され、第１の薄膜トランジスタを有する複数の画素部と、
前記基板上にマトリクス状に配置され、第２の薄膜トランジスタと、前記第２の薄膜トランジスタに電気的に接続した下部電極と、透光性の上部電極と、前記下部電極と前記上部電極との間に設けられた光電変換層と、を有する複数のセンサ部と、
を有する表示装置であって、
前記上部電極上には、絶縁膜を介して画素電極が設けられ、
前記画素電極は、前記画素部が有する前記第１の薄膜トランジスタのソース領域またはドレイン領域の一方と電気的に接続され、
前記上部電極と、前記画素電極は、前記上部電極と前記画素電極との間に備えられた前記絶縁膜を介して一部が重なり、
前記画素電極は、反射領域と透光領域とを有し、前記上部電極の一部は前記透光領域と重なっていることを特徴とする表示装置。
【請求項６】
請求項５に記載の前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタは、トップゲート型の薄膜トランジスタであることを特徴とする表示装置。
【請求項７】
請求項５に記載の前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタは、ボトムゲート型の薄膜トランジスタであることを特徴とする表示装置。
【請求項８】
請求項５乃至請求項７のいずれか一に記載の前記基板と前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタとの間には、遮光膜が設けられていることを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
【０００２】
本発明は、画像認識機能と、画像の表示機能とを併せ持つ装置に関する。特に、マトリクス状に配置された複数の薄膜トランジスタ（ＴＦＴ）によって構成されるアクティブマトリクス型の表示機能装置を有する装置に関する。
【０００３】
【従来の技術】
近年、パソコン等の情報機器が広く普及し、様々な情報を電子情報としてパソコンなどに読み込みたいという要求が高くなっている。そのため、紙などに印刷されたものを読み取るための手段として、スキャナが注目されている。
しかしながら、このスキャナは、周辺機器として独立しており、操作が難しこと、置き場所に困るなどの問題点があった。
【０００４】
そのような状況において、カラースキャナとタッチ式パネルを一体化した液晶パネルが実用化されている。簡単にその構成を説明する。まず、液晶パネルがあり、その上に、ラインセンサを用いたカラースキャナが配置されている。スキャナを使用するときは、画面の上に原稿を置き、ラインセンサをスキャンさせて読み取らせている。このために大きな面積と容積を必要としていた。
【０００５】
また最近、ポリシリコンＴＦＴと呼ばれる多結晶シリコンを用いたＴＦＴ技術が鋭意研究されている。その成果として、ポリシリコンＴＦＴによって、シフトレジスタ回路等を有する駆動回路を作製することが可能になり、画素部と、画素部を駆動する周辺駆動回路とを同一基板上に集積したアクティブマトリクス型の液晶パネルが実用化に至っている。そのため、液晶パネルが小型化、軽量化され、パーソナルコンピュータ、ビデオカメラやデジタルカメラ等の各種情報機器、携帯機器の表示部に用いられている。加えて、有機ＥＬなど自己発光型の表示デバイスも開発が進んでいる。
【０００６】
【発明が解決しようとする課題】
最近では、ノート型パソコンよりも携帯性に優れ、安価なポケットサイズの小型携帯用情報処理端末装置（モバイルコンピュータ）が人気を博しており、その表示部にはアクティブマトリクス型液晶パネルが主として用いられている。このような情報処理端末装置は表示部からタッチペン方式でデータを入力可能となっているが、紙面上の文字・図画情報や、映像情報を入力するには、前述の様にスキャナーやデジタルカメラ等の画像を読み込むための周辺機器と接続することが必要である。そのため、情報処理端末装置の携帯性が損なわれている。また、使用者に周辺機器を購入するための経済的な負担をかけている。
【０００７】
また、アクティブマトリクス型液晶表示装置は、ＴＶ会議システム、ＴＶ電話、インターネット用端末等の表示部にも用いられている。これらシステムや端末では、対話者や使用者の映像を撮影するカメラ（ＣＣＤカメラ）を備えているが、表示部と読み取り部（センサ部）は個別に製造され、モジュール化されているため、製造コストが高いものとなっていた。
【０００８】
加えて、携帯情報端末装置は携帯性が一番の特徴である。そのため、できるだけその容積を少なくすることが望まれている。この容積を少なくするために、部品の小型化など様々な改良が加えられているが、電源となる電池部分は実際にその装置を使用する時間の長さを犠牲にできないという制限から小型化しにくいのが現状となっている。そのため、電池の改良だけでなく、端末装置自身の電力消費を抑えることで、電池部品の容積を小さくし、一定の使用時間を確保することが望まれていた。
この電力消費の大部分が液晶表示装置で必要とされる光源のためであることが指摘されている。
【０００９】
そこで本発明の目的は、上述の問題を鑑みてなされたものであり、画素マトリクス、イメージセンサ、およびそれらを駆動するための周辺回路を有する、すなわち、画像認識機能と表示機能とを兼ね備え、インテリジェント化された新規な画像認識装置一体型表示装置を提供することにある。
【００１０】
更に本発明の目的は、イメージセンサの構造・製造プロセスを、アクティブ素子の構造・製造プロセスと整合性を持たせることにより、インテリジェント化された新規な半導体装置を安価に作製することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明は、画像を表示するための表示用画素マトリクス部の半導体装置および周辺駆動回路半導体装置と、画像情報を取り込む為のセンサー部とを同一パネル内に設ける構成とした。この場合、センサ部は表示用のアクティブ素子が設けられた基板上に設けることで、様々な効果を有することになる。一方、表示パネルを構成する対向基板側に設けることでも、達成できる。
【００１２】
また、画像表示のための表示用装置は画面の最小単位である画素において、光を反射するための電極部と透過するための電極部の両方を有する構成とした。本発明の構成は、以下に記す通りである。
【００１３】
本発明のある実施形態によると、
アクティブ素子を有しマトリクス状に配置された複数の画素部と、前記画素部の電極として反射性材料と透光性材料とを使用したアクティブマトリクス基板と、前記アクティブマトリクス基板上にマトリクス状に配置された複数のセンサ部と、を有する表示装置であって、前記センサ部は、光電変換素子を有しており、外部の画像を読み取る際には、前記透光性材料を通過した光を利用して情報を読みとる構成とすることで、上記目的が達成される。  加えてこのときのアクティブ素子はＴＯＰ（トップ）ゲート型のＴＦＴあるいはボトムゲート型のＴＦＴで構成とすることで、おのおのその実施形態に応じて上記目的が達成される。
【００１４】
また、ある実施形態によると、
アクティブ素子を有しマトリクス状に配置された複数の画素部と、前記画素部の電極として反射性材料と透光性材料とを使用したアクティブマトリクス基板と、表示パネルを構成する対向基板上にマトリクス状に配置された複数のセンサ部と、を有する表示装置であって、前記センサ部は、光電変換素子を有しており、外部の画像を読み取る際には、前記透光性材料を通過した光を利用して情報を読みとる構成とすることで、上記目的が達成される。
加えて、上記構成において対向基板上にはカラーフィルターが設けられている構成とすることで、上記目的が達成される。
【００１５】
また、ある実施形態によると、
アクティブ素子を有しマトリクス状に配置された複数の画素部と、前記画素部の電極として反射性材料と透光性材料とを使用したアクティブマトリクス基板と、前記アクティブマトリクス基板上にマトリクス状に配置された複数のセンサ部と、を有する表示装置であって、前記センサ部は、光電変換素子を有しており、前記光電変換素子の少なくとも一部は前記アクティブ素子と重畳するように延長されている構成とすることで、上記目的が達成される。
【００１６】
また、ある実施形態によると、
アクティブ素子を有しマトリクス状に配置された複数の画素部を有するアクティブマトリクス基板と、前記アクティブマトリクス基板上にマトリクス状に配置された複数のセンサ部と、を有する表示装置であって、前記画素に設けられた画素容量部はセンサ部に設けられた画像認識用の容量部を兼用することで、上記目的が達成される。さらにまたこの様な構成に対し画素部の電極として反射性材料と透光性材料とを使用することで、上記目的が達成される。
さらにまた、画素部の電極として反射性材料と透光性材料とを使用し、これら材料はセンサー部に設けられた画像認識用の容量部を構成する電極の少なくとも一部を兼ねた構成とすることで、上記目的が達成される。
【００１７】
以下に本発明の装置の代表的な実施形態を図面等を参照しながら示す。なお、本発明の画像認識装置一体型表示装置は、以下に示す実施形態に限定されるわけではない。
【００１８】
図１を参照する。図１には、本発明の画像認識装置一体型表示装置に適用しうる回路構成の一例を示している。説明の便宜上、図１においては、２×２（縦×横）画素の半導体装置の回路構成が示されているが、実際は多くの画素が実際の基板上に形成されている。例えば、ＶＧＡ規格の表示装置の場合その画素数は６４０×４８０であり、ＳＶＧＡ規格のそれは８００×６００となる。周辺駆動回路は、簡単にブロックで示した。
【００１９】
１０１は画素ＴＦＴ、１０２は液晶、１０３は補助容量、１０４はセンサＴＦＴ、１０５はフォトダイオードＰＤ、１０６は補助容量、１０７は信号増幅用ＴＦＴ、１０８はリセットＴＦＴ、１０９および１１０はアナログスイッチである。また、１２０はバイアスＴＦＴ、１２１は転送ＴＦＴ、１２２はサンプルホールド容量、１２３は放電ＴＦＴ、１２４は最終バッファ用増幅ＴＦＴ、１２５は最終バッファ用バイアスＴＦＴである。これら１０１〜１０８によって構成される回路をマトリクス回路と呼ぶことにする。
【００２０】
また、１０１および１０３を画素部Ａ、１０４、１０５、１０６、１０７および１０８をセンサ部Ｂとする。１１１はセンサ出力信号線であり、１１２は画像入力信号線である。１１３および１１４は固定電位線である。また、１１５は画素ソース信号線側駆動回路、１１６は画素ゲイト信号線側駆動回路、１１７はセンサ水平駆動回路、１１８はセンサ垂直駆動回路である。
【００２１】
本発明の画像認識装置一体型表示装置は、画像を表示する場合には、画像入力信号線から入力される画像信号（階調電圧）を、画素ソース信号線側駆動回路１１５および画素ゲイト信号線側駆動回路１１６によって画素ＴＦＴに供給し、画素ＴＦＴに接続された画素電極と対向電極とに挟まれた液晶を駆動し、画像を表示することができる。図１においては、画素ソース信号線側駆動回路１１５および画素ゲイト信号線側駆動回路１１６は、アナログ画像信号を扱うアナログ駆動回路が示されているが、これに限定されるわけではない。つまり、デジタル映像信号を取り扱うＤ／Ａ変換回路を搭載したデジタル駆動回路を用いても良い。
【００２２】
また、本発明の画像認識装置一体型表示装置は、入射する外部の画像情報（光信号）を光電変換素子であるフォトダイオードＰＤ１０５で読み取り、電気信号に変換し、センサ水平駆動回路１１７およびセンサ垂直駆動回路１１８によって映像が取り込まれる。この映像信号は、センサ出力信号線１１１より他の周辺回路（メモリ、ＣＰＵなど）に取り込まれる。
【００２３】
図２および図３には、本発明の画像認識装置一体型表示装置を構成部品に分解した様子を示している。図２および図３においては、各構成部品間の間隔は、説明の便宜上、大きく示されている。また、図２および図３においては、本発明の半導体装置をＴＮ（ツイストネマチック）モードのノーマリホワイト（電圧が印加されていない時、白表示）として用いている。また、ＳＴＮモード、ＥＣＢモード、ＦＬＣやＡＦＬＣ液晶またはいわゆるＶ字液晶を利用した複屈折モード等他のモードの液晶表示方法を用いることもできる。また、ノーマリブラック（電圧が印加されていない時、黒表示）で用いるようにしても良い。
【００２４】
図２を参照する。図２には、本発明の半導体装置を画像表示モードで用いた場合の様子が示されている。２０１はアクティブマトリクス基板であり、図１で説明したマトリクス回路２０１−１、画素ソース信号線側駆動回路２０１−２、画素ゲート信号線側駆動回路２０１−３、センサ水平駆動回路２０１−４、センサ垂直駆動回路２０１−５、および他の周辺回路２０１−６を有している。なお、アクティブマトリクス基板の上面には、配向膜などが形成されているが、ここでは図示しない。
【００２５】
概略図のため実際に指示できないのが、２０２で示唆される領域には液晶材料が存在している。２０３は対向基板であり、透明電極および配向膜（共に図示せず）を有している。２０４および２０５は偏光板であり、お互いクロスニコルとなるように配置されている。２０６はバックライトである。また、２０７は使用者（の目）を模式的に示したものであり、使用者が本発明の半導体装置を上部から観察している様子を示したものである。なお、偏光板に傷やほこりが付くのを防ぐために、上側偏光板２０７の上部には、ガラス基板やプラスチック基板などが設けられる（図示せず）。
【００２６】
このアクティブマトリクス基板２０１には表示用の画素電極が設けられている。この画素の部分を図４に示す。通常この画素電極は透光性のＩＴＯなどが使用されるが、本発明においては透光性の材料とアルミなどの反射性の材料とを用いて、画素の中で部分的に光を通す部分と光を反射する部分とを設けてある。
【００２７】
この光を通す部分の画素内でのレイアウトは任意に決めることができるが、本発明の画像認識装置一体型表示装置の必要とする特性にあわせてその位置、面積割合などを変更できる。一例として示した図４は２×２画素の例である。図４では表示用の反射電極３０２とそれを挟むように表示用の透過電極３０５とセンサー用の窓３０３を配置している。このような配置によりセンサー用の光透過窓３０３は反射電極３０２と画素を取り囲むように形成されたＢＭ３０４で囲まれるので、画像読み取り時にはセンサーへの光が他の領域から回り込むことがないので、情報の読み取りの誤りを少なくできる。
【００２８】
本発明の半導体装置が画像表示モードで用いられている場合、供給される映像信号（内蔵のメモリなどに記憶されている信号でもよいし、外部から供給される信号でもよい）に基づいて画素ＴＦＴに階調電圧を供給し、液晶２０２を駆動する。なお、カラーフィルタを用いてカラー表示を行うこともできる。加えて、バックライト２０６を点灯せずに表示させた場合、反射電極３０２による反射型表示パネルとして使用でき、消費電力を減らすことができる。また、使用する状況が暗く反射型モードでは十分に見えないときには、バックライトを点灯し透過用電極３０５で表示を行うことができ、必要に応じてパネルの消費電力を調整することができる。
【００２９】
次に、図３を参照する。図３には、本発明の画像認識装置一体型表示装置を画像読み取りモードで用いた場合の様子が示されている。本発明装置を構成する構成部品については、図２の説明を参照されたい。なお、３０１は画像読み取り対象物であり、例えば名刺や写真のようなものである。また、図３においては、画像読み取り対象物３０１は偏光板（あるいは図示されていないがガラス基板やプラスチック基板）と間隔をおいて示されているが、密着させるように配置するのが好ましい。
【００３０】
本発明の画像認識装置一体型表示装置が画像読み取りモードで用いられている場合、画素ＴＦＴには電圧は印加されず、全ての画素による表示が白表示となるようにする。こうすることによって、画像読み取り対象物３０１の表面にバックライト２０６の光を表示用の透過電極３０５を通して照射する。画像読み取り対象物（原稿）３０１の表面に照射された光は、画像読み取り対象物３０１の表面で反射する。
【００３１】
この時、この反射光は、画像読み取り対象物３０１の画像情報を有している。
この反射光が、ガラス基板（図示せず）、偏光板、対向基板、液晶を通過し、画素部分のセンサー透過窓３０３を通し、ちょうどその窓に位置あわせされているアクティブマトリクス基板のアクティブマトリクス回路のセンサ部ＢにあるフォトダイオードＰＤによって検知され、電気信号に変換される。
【００３２】
電気信号に変換された画像情報は、前述のようにセンサ出力信号線から取り出され、メモリ（同一基板上に形成されていても良いし、外部に配置されていても良い）に記憶される。このようにして、画像読み取り対象物３０１の画像が取り込まれる。
【００３３】
また、名刺や写真を本発明の画像認識装置一体型表示装置に密着させた場合について説明したが、景色や人物像などをデジタルカメラ感覚で撮像し、その画像を取り込むこともできる。この場合にはバックライト２０６を点灯することなく画像を認識することになる。
【００３４】
なお、センサ部Ｂによって電気信号に変換された画像を、画素部Ａによって表示することによって、ほぼリアルタイムで表示することもできる。また、画素部Ａにおいては、画像認識装置一体型表示装置の外部からのデータを表示することが可能な構成としてもよい。
【００３５】
次に、本発明の画像認識装置一体型表示装置を構成するアクティブマトリクス基板の断面構造について説明する。図５を参照する。この画像認識装置一体型表示装置のアクティブマトリクス基板は、図２に示すように、１画素内に画素部Ａとセンサ部Ｂとを有している。
【００３６】
図５においては、画素ＴＦＴとセンサＴＦＴとが示されている。基板４００上には、画素ＴＦＴの遮光膜４０４が設けられており、裏面から入射する光から画素ＴＦＴを保護する構造としている。また、図のように、センサ部Ｂ側のセンサＴＦＴに遮光膜４０５を設ける構成としてもよい。また、センサ部ＢのリセットＴＦＴあるいは信号増幅用ＴＦＴ（共に図示せず）にも遮光膜（図示せず）を設ける構成にしてもよい。また、これらの遮光膜は、基板４００の裏面側に直接設ける構成としてもよい。
【００３７】
この遮光膜４０４、４０５上に下地膜４０１を形成した後、表示部Ａの画素ＴＦＴ、センサ部ＢのセンサＴＦＴ、信号増幅用ＴＦＴならびにリセットＴＦＴ、および駆動回路や周辺回路を構成するＴＦＴを同時に作製する。なお、ここでは、基板４００の裏面とは、ＴＦＴが形成されていない基板面のことを指している。また、これらＴＦＴの構成は、トップゲート型ＴＦＴであってもボトムゲート型ＴＦＴであっても構わない。図５においては、トップゲート型ＴＦＴの場合を例にとって示している。
【００３８】
そして、センサＴＦＴの電極４１９と接続する下部電極４２０を設ける。この下部電極４２０は、フォトダイオード（光電変換素子）の下部電極をなし、画素ＴＦＴの上部以外の画素領域に形成する。この下部電極４２０に光電変換層４２１を設け、さらにその上に上部電極４２２を設けることで、フォトダイオードを完成させる。なお、上部電極４２２には、透光性電極を用いる。
【００３９】
一方、画素部の画素ＴＦＴは、電極４１６と接続する画素透光性電極４２４を設ける。またこの電極に接して反射電極４２５を形成する。図５では反射電極は透光性電極４２４の上に積層して設けたが、透光性電極４２４をパターニングして、一部で反射電極４２５と接し、反射電極だけの部分と透光性電極だけの部分を有する構造とすることでも、本発明の範囲を超えるものではない。
【００４０】
この画素透光性電極４２４はセンサ部Ｂおよび配線を覆う構成としてもよく、前述のように任意に反射電極と透光性電極の位置を配置することができる。図５では説明のために画素部Ａとセンサ部Ｂとの大きさが実際とは異なる。この大きさは前述のように画像認識装置一体型表示装置の仕様に応じて変更される設計事項である。
また、配線を覆う構成とした場合には、配線と画素電極との間に存在する絶縁膜を誘電体として、表示画素容量が形成される。
【００４１】
本発明の装置に適用可能なアクティブ素子の製造プロセスは、光電変換素子であるフォトセンサの作製工程が追加されたこと以外、従来の表示に装置の作製工程と概略同じである。このフォトセンサの構成としてはＰＩＮ、ＰＩ、ＮＩ等の異なる導電型を積層あるいは接触させることで構成したものや、ショットキ−またはヘテロ接合など異なる材料を積層あるいは接触させることで構成したものあるいは半導体材料自身の光敏感性などを利用することができる。
【００４２】
よって、従来の製造プロセスを用いることができるので、容易に、且つ、安価に作製することができる。また、本発明により作製した装置は、センサ機能を搭載しても、従来のパネルと形状及び大きさは変化しない。そのため、小型化、軽量化することができる。
【００４３】
【実施例】
以下に、本発明の半導体装置のある実施形態を説明するが、本発明が以下の実施例に限定されるわけではない。
【００４４】
（実施例１）
本実施例においては、本発明一実施形態について、図６および図７を用いて断面形状から製造工程を説明する。なお、以下の説明では、画素ＴＦＴとセンサＴＦＴとを代表的に取り挙げるが、リセットＴＦＴ、信号増幅用ＴＦＴ、アナログスイッチ、駆動回路、および周辺回路を構成するＰチャネル型ＴＦＴおよびＮチャネル型ＴＦＴも同時に作製され得る。また、画素透光性電極と画素反射電極とセンサ窓との配置関係は図４の様な平面配置関係となるように実施した。
【００４５】
図６を参照する。まず、透明基板４００全面に下地膜４０１を形成する。透明基板４００としては、透明性を有するガラス基板や石英基板を用いることができる。下地膜４０１として、プラズマＣＶＤ法によって、酸化珪素膜を１５０ｎｍの厚さに形成した。本実施例では、この下地膜形成工程前に、画素ＴＦＴを裏面からの光から保護するための遮光膜４０４、センサＴＦＴを裏面からの光から保護するための遮光膜４０５を設けた。この遮光膜はＴａ、Ｗ、Ｃｒなどの金属材料あるいはその化合物やＳｉ、シリサイドあるいはそれらと金属の積層物でも構わない。
【００４６】
次に、プラズマＣＶＤ法によって非晶質珪素膜を３０〜１００ｎｍ好ましくは３０ｎｍの厚さに成膜し、その後エキシマレーザ光を照射して、多結晶珪素膜を形成した。なお、非晶質珪素膜の結晶化方法として、ＳＰＣと呼ばれる熱結晶化法、赤外線を照射するＲＴＡ法、熱結晶化とレーザアニールとの用いる方法等を用いてさらにこれらを組み合わせてもよい。
【００４７】
次に、多結晶珪素膜をパターニングして、画素ＴＦＴのソース領域、ドレイン領域、チャネル形成領域を構成する島状の半導体層４０２、およびセンサＴＦＴのソース領域、ドレイン領域、チャネル形成領域を構成する島状の半導体層４０３を形成する。そして、これら半導体層を覆うゲート絶縁膜４０６を形成する。ゲート絶縁膜４０６はシラン（ＳｉＨ２）とＮ２Ｏを原料ガスに用いて、プラズマＣＶＤ法で１００ｎｍの厚さに形成する（図６（Ａ））。
【００４８】
次に、導電膜を形成する。ここでは、導電膜材料として、アルミニウムを用いたが、Ｔａ、Ｗ、ＴａＮ、ＷＮ、チタン、または、シリコンを主成分とする膜、もしくは、それらの積層膜であってもよい。本実施例では、スパッタ法でアルミニウム膜を２００〜５００ｎｍの厚さ、代表的には３００ｎｍに形成する。ヒロックやウィスカーの発生を抑制するために、アルミニウム膜にはスカンジウム（Ｓｃ）やチタン（Ｔｉ）やイットリウム（Ｙ）を０．０４〜１．０重量％含有させる。
【００４９】
次に、レジストマスクを形成し、前記アルミニウム膜をパターニングして、電極パターンを形成し、画素ＴＦＴゲート電極４０７、センサＴＦＴゲート電極４０８を形成する。
【００５０】
次に、公知の方法手段によりオフセット構造を形成する。又は公知の方法手段により、ＬＤＤ構造を形成してもよい。このようにして不純物領域（ソース・ドレイン領域）４０９、４１０、４１２、４１３、およびチャネル領域４１１、４１４が形成される（図６（Ｂ））。なお、図６においては、説明の便宜上、Ｎチャネル型ＴＦＴであるセンサＴＦＴと画素ＴＦＴとだけが示されているが、Ｐチャネル型ＴＦＴも作製される。不純物元素としてはＮチャネル型ならばＰ（リン）またはＡｓ（砒素）、Ｐ型ならばＢ（ボロン）またはＧａ（ガリウム）を用いれば良い。
【００５１】
そして、第１の層間絶縁膜４１５を形成し、不純物領域４０９、４１０、４１２、４１３に達するコンタクトホールを形成する。しかる後、金属膜を形成し、パターニングして、電極４１６〜４１９を形成する。このとき、複数のＴＦＴを接続する配線が同時に形成される。
【００５２】
本実施例では、第１の層間絶縁膜４１５を厚さ５００ｎｍの窒化珪素膜で形成する。第１の層間絶縁膜として、窒化珪素膜の他に、酸化珪素膜、窒化珪素膜を用いることができる。また、これらの絶縁膜の多層膜としても良い。
【００５３】
また、電極および配線の出発膜となる金属膜として、本実施例では、スパッタ法で、チタン膜、アルミニウム膜、チタン膜でなる積層膜を形成する。これらの膜厚はそれぞれ１００ｎｍ、３００ｎｍ、１００ｎｍとする。以上のプロセスを経て、画素ＴＦＴとセンサＴＦＴが同時に完成する（図６（Ｃ））。
【００５４】
次に、第１の層間絶縁膜４１５とセンサＴＦＴのドレイン電極４１９に接して金属膜を形成する。金属膜を成膜し、パターニングして、光電変換素子の下部電極４２０を形成する。本実施例では、この金属膜にスパッタ法によるアルミニウムを用いたが、その他の金属を用いることができる。例えば、チタン膜、アルミニウム膜、チタン膜でなる積層膜を用いてもよい。本実施例ではＴＦＴ用の配線４１９とセンサ用の電極４２０とを別の工程で作製したが、同一工程で形成することでも構わない。
【００５５】
この場合４１９を形成するマスクパターンを変更する事で容易にセンサ電極４２０も形成することができる。むしろ、同時に作成した方が、工程数削減によるコスト低減、歩留まり向上が図られ都合がよい。加えて、液晶表示の場合アクティブマトリクス基板の凹凸が激しいと液晶配向乱れなどを引き起こす原因となるので、４１９と４２０は同時に形成されるほうがより好ましい。
【００５６】
図７を参照する。次に、光電変換層として機能する、水素を含有する非晶質珪素膜（以下、ａ−Ｓｉ：Ｈ膜と表記する）を基板全面に成膜し、パターニングをし、光電変換層４２１を作製する（図７（Ａ））。
【００５７】
次に、基板全面に透明導電膜を形成する。本実施例では透明導電膜として厚さ２００ｎｍのＩＴＯをスパッタ法で成膜する。透明導電膜をパターニングし、上部電極４２２を形成する（図７（Ａ））。
【００５８】
そして、第２の層間絶縁膜４２３を形成する。第２の層間絶縁膜を構成する絶縁被膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂膜を形成すると平坦な表面を得ることができるため、好ましい。あるいは積層構造とし、第２の層間絶縁膜の上層は上記の樹脂膜、下層は酸化珪素、窒化珪素、酸化窒化珪素等の無機絶縁材料の単層、多層膜を成膜してもよい。本実施例では、絶縁被膜として厚さ０．７μｍのポリイミド膜を基板全面に形成した（図７（Ｂ））。
【００５９】
更に、第２の層間絶縁膜４２３にドレイン電極４１６に達するコンタクトホールを形成する。再度、基板全面に酸化亜鉛を主成分とした透光性膜を成膜し、パターニングして、画素ＴＦＴに接続された画素透光性電極４２４を形成する。次にこの上面に反射電極材料としてアルミニウムを全面に厚さ２００nm形成、所定のマスクパターンによりエッチングして画素反射電極４３０を形成する。この透光性電極と反射電極とは接触することや酸溶液によるエッチング時に反応することがある。これらを防ぐために、電極材料の組み合わせは注意が必要である。本実施例ではＺｎＯ−Ａｌとしたが、ＩＴＯ−Ｔｉ、ＩＴＯと亜鉛の混合物とＡｌ、Ｔｉ、Ｃｒまたはこれらの混合物あるいは積層体との組み合わせなどが考えられる。
【００６０】
以上の工程を経て、図７（Ｃ）、アクティブマトリクス基板が完成する。
【００６１】
そして、このアクティブマトリクス基板と、対向基板とをシール材とで貼り合わせ、液晶を封入して画像認識装置一体型表示装置が完成する。この対向基板は、透過性基板上に透明導電膜、配向膜を形成して構成される。これ以外にも必要に応じてブラックマスクやカラーフィルタを設けることができる。
【００６２】
このようにして作製した、センサ部と画素部とが同一基板上に形成されたアクティブマトリクス基板４００と液晶パネルを組むためカラーフィルター５０２付きの対向基板５００を張り合わせ、液晶パネルを形成する。この概略図を図１１（Ａ）に示す。このような構成とすることで、かさばらず、携帯性に優れた画像認識装置一体型表示装置を実現できる。画像の表示並びに画像の認識の方法は前述の通りである。
【００６３】
特に使用する場所に応じて、表示装置を反射型モードと透過型モードで使い分けることができ、消費電力を抑えかつ、画像の認識の際には画素電極の透光性電極を通過したバックライト５０１からの光により原稿を読みとることができるという特徴を持つ。これにより画像認識装置一体型表示装置を組み込んだＰＤＡ（携帯用個人端末）を非常に小さな容積に抑えることができ、かつ名刺、写真あるいはデジカメのような情報の読み取り機能を実現することができた。
【００６４】
また、偏光板５１１と対向基板との間に光学的効果を付加するシート５１２を設けることができ、このシートとして光ファイバープレートを設けた場合より多くの光を利用でき、レンズアレイシートを設けた場合、センサ上で原稿からの光を結像出来読み取り誤差をさらに少なくすることができる。
【００６５】
本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。
（実施例２）
本発明の画像認識装置一体型表示装置に適用できるＴＦＴ素子の作成例として図８〜図１０を用いて説明する。ここでは、画素部の画素ＴＦＴおよび保持容量と、表示領域の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【００６６】
図８（Ａ）において、基板６０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的異方性を有しないプラスチック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。
【００６７】
そして、基板６０１のＴＦＴを形成する表面に、基板６０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜６０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜６０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜６０２ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。
【００６８】
酸化窒化シリコン膜は従来の平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコン膜６０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。一方、酸化窒化水素化シリコン膜６０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することもできる。
【００６９】
このようにして作製した酸化窒化シリコン膜６０２ａは、密度が９．２８×１０22/cm3であり、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃におけるエッチング速度が約６３nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
【００７０】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質構造を有する半導体層６０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。例えば、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成する。非晶質構造を有する半導体膜には、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【００７１】
また、下地膜６０２と非晶質半導体層６０３ａとは両者を連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜６０２ａと酸化窒化水素化シリコン膜６０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜６０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００７２】
そして、結晶化の工程を行い非晶質半導体層６０３ａから結晶質半導体層６０３ｂを作製する。その方法としてレーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用することが好ましい。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。
【００７３】
或いは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層６０３ｂを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atom％以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。
【００７４】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして図８（Ｂ）に示すように結晶質半導体層６０３ｂを得ることができる。
【００７５】
そして、結晶質半導体層６０３ｂ上にフォトマスク１（ＰＭ１）を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、島状半導体層６０４〜６０８を形成しする。ドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
【００７６】
このような島状半導体層に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する不純物元素を１×１０16〜５×１０17atoms／cm3程度の濃度で島状半導体層の全面に添加しても良い。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。
【００７７】
その方法として、イオン注入法やイオンドープ法を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスとして用いホウ素（Ｂ）を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。
【００７８】
ゲート絶縁膜６０９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜から形成すると良い。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い（図８（Ｃ））。
【００７９】
図８（Ｄ）に示すように、ゲート絶縁膜６０９上にゲート電極を形成するための耐熱性導電層を形成する。耐熱性導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。このような耐熱性導電性材料を用い、例えば、導電性の窒化物金属膜から成る導電層（Ａ）６１０と金属膜から成る導電層（Ｂ）６１１とを積層した構造とすると良い。導電層（Ｂ）６１１はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）６１０は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成する。
【００８０】
また、導電層（Ａ）６１０はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）６１１は低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
【００８１】
導電層（Ａ）６１０は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）６１１は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。Ｗをゲート電極とする場合には、Ｗをターゲットとしたスパッタ法で、アルゴン（Ａｒ）ガスと窒素（Ｎ2）ガスを導入して導電層（Ａ）６１１を窒化タングステン（ＷＮ）で５０nmの厚さに形成し、導電層（Ｂ）６１０をＷで２５０nmの厚さに形成する。
【００８２】
その他の方法として、Ｗ膜は６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００８３】
一方、導電層（Ａ）６１０にＴａＮ膜を、導電層（Ｂ）６１１にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて形成し、Ｔａ膜はスパッタガスにＡｒを用いる。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。
【００８４】
α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得られた。尚、図示しないが、導電層（Ａ）６１０の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）６１０または導電層（Ｂ）６１１が微量に含有するアルカリ金属元素がゲート絶縁膜６０９に拡散するのを防ぐことができる。いずれにしても、導電層（Ｂ）６１１は抵抗率を１０〜５０μΩcmの範囲ですることが好ましい。
【００８５】
次に、フォトマスク２（ＰＭ２）を用い、フォトリソグラフィーの技術を使用してレジストマスク６１２〜６１７を形成し、導電層（Ａ）６１０と導電層（Ｂ）６１１とを一括でエッチングしてゲート電極６１８〜６２２と容量配線６２３を形成する。ゲート電極６１８〜６２２と容量配線６２３は、導電層（Ａ）から成る６１８ａ〜６２２ａと、導電層（Ｂ）から成る６１８ｂ〜６２２ｂとが一体として形成されている（図９（Ａ））。
【００８６】
導電層（Ａ）および導電層（Ｂ）をエッチングする方法は実施者が適宣選択すれば良いが、前述のようにＷを主成分とする材料で形成されている場合には、高速でかつ精度良くエッチングを実施するために高密度プラズマを用いたドライエッチング法を適用することが望ましい。
【００８７】
高密度プラズマを得る手法の一つとして、誘導結合プラズマ（Inductively Coupled Plasma：ＩＣＰ）エッチング装置を用いると良い。ＩＣＰエッチング装置を用いたＷのエッチング法は、エッチングガスにＣＦ4とＣｌ2の２種のガスを反応室に導入し、圧力０．５〜１．５Ｐａ（好ましくは１Ｐａ）とし、誘導結合部に２００〜１０００Ｗの高周波（１３．５６ＭＨｚ）電力を印加する。この時、基板が置かれたステージには２０Ｗの高周波電力が印加され、自己バイアスで負電位に帯電することにより、正イオンが加速されて異方性のエッチングを行うことができる。ＩＣＰエッチング装置を使用することにより、Ｗなどの硬い金属膜も２〜５nm／秒のエッチング速度を得ることができる。
【００８８】
また、残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増しオーバーエッチングをすると良い。しかし、この時に下地とのエッチングの選択比に注意する必要がある。例えば、Ｗ膜に対する酸化窒化シリコン膜（ゲート絶縁膜６０９）の選択比は２．５〜３であるので、このようなオーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされて実質的に薄くなった。
【００８９】
そして、ｎチャネル型ＴＦＴにＬＤＤ領域を形成するために、ｎ型を付与する不純物元素添加の工程（ｎ-ドープ工程）を行った。ここではゲート電極６１８〜６２２をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。ｎ型を付与する不純物元素として添加するリン（Ｐ）の濃度は１×１０16〜５×１０19atoms／cm3の濃度範囲で添加する。このようにして、図９（Ｂ）に示すように島状半導体層に低濃度ｎ型不純物領域６２４〜６２９を形成する。
【００９０】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する高濃度ｎ型不純物領域の形成を行った（ｎ+ドープ工程）。まず、フォトマスク３（ＰＭ３）を用い、レジストのマスク６３０〜６３４を形成し、ｎ型を付与する不純物元素を添加して高濃度ｎ型不純物領域６３５〜６４０を形成した。ｎ型を付与する不純物元素にはリン（Ｐ）を用い、その濃度が１×１０20〜１×１０21atoms／cm3の濃度範囲となるようにフォスフィン（ＰＨ3）を用いたイオンドープ法で行った（図９（Ｃ））。
【００９１】
そして、ｐチャネル型ＴＦＴを形成する島状半導体層６０４、６０６にソース領域およびドレイン領域とする高濃度ｐ型不純物領域６４４、６４５を形成する。ここでは、ゲート電極６１８、６２０をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に高濃度ｐ型不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体膜６０５、６０７、６０８は、フォトマスク４（ＰＭ４）を用いてレジストマスク６４１〜６４３を形成し全面を被覆しておく。
【００９２】
高濃度ｐ型不純物領域６４４、６４５はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする（図９（Ｄ））。この高濃度ｐ型不純物領域６４４、６４５には、前工程においてリン（Ｐ）が添加されていて、高濃度ｐ型不純物領域６４４ａ、６４５ａには１×１０20〜１×１０21atoms／cm3の濃度で、高濃度ｐ型不純物領域６４４ｂ、６４５ｂには１×１０16〜５×１０19atoms／cm3の濃度で含有しているが、この工程で添加するボロン（Ｂ）の濃度を１．５から３倍となるようにすることにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能する上で何ら問題はなかった。
【００９３】
その後、図１０（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から保護絶縁膜６４６を形成する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても保護絶縁膜６４６は無機絶縁物材料から形成する。保護絶縁膜６４６の膜厚は１００〜２００ｎｍとする。
【００９４】
ここで、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl  Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。
【００９５】
この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００９６】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板６０１に耐熱温度が低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい（図１０（Ｂ））。
【００９７】
活性化の工程の後、さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体膜を水素化する工程を行った。この工程は熱的に励起された水素により島状半導体膜にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００９８】
活性化および水素化の工程が終了したら、有機絶縁物材料からなる層間絶縁膜１４７を１．０〜２．０μｍの平均厚を有して形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンで３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃で６０秒の予備加熱を行い、さらにクリーンオーブンで２５０℃で６０分焼成して形成することができる。
【００９９】
このように、層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、保護絶縁膜６４６として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いる必要がある。
【０１００】
その後、フォトマスク５（ＰＭ５）を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体膜に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る層間絶縁膜をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として保護絶縁膜６４６をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜をエッチングすることにより、良好にコンタクトホールを形成することができる。
【０１０１】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、フォトマスク６（ＰＭ６）によりレジストマスクパターンを形成し、エッチングによってソース配線６４８〜６５２とドレイン配線６５３〜６５８を形成する。ここで、ドレイン配線６５７は画素電極として機能するものである。図示していないが、本実施例ではこの電極を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成して配線とした。
【０１０２】
この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。また、このような熱処理により保護絶縁膜６４６や、下地膜６０２にに存在する水素を島状半導体膜６０４〜６０８に拡散させ水素化をすることもできる。いずれにしても、島状半導体膜６０４〜６０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良かった（図１０（Ｃ））。
【０１０３】
こうして６枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ７００、第１のｎチャネル型ＴＦＴ７０１、第２のｐチャネル型ＴＦＴ７０２、第２のｎチャネル型ＴＦＴ７０３、画素部には画素ＴＦＴ７０４、保持容量７０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１０４】
駆動回路の第１のｐチャネル型ＴＦＴ７００には、島状半導体膜６０４にチャネル形成領域７０６、高濃度ｐ型不純物領域から成るソース領域７０７ａ、７０７ｂ、ドレイン領域７０８ａ，７０８ｂを有したシングルドレインの構造を有している。第１のｎチャネル型ＴＦＴ７０１には、島状半導体膜６０５にチャネル形成領域７０９、ゲート電極６１９と重ならないＬＤＤ領域７１０、ソース領域７１２、ドレイン領域７１１を有している。このＬＤＤ領域のチャネル長方向の長さは１．０〜４．０μｍ、好ましくは２．０〜３．０μｍとした。ｎチャネル型ＴＦＴにおけるＬＤＤ領域の長さをこのようにすることにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。
【０１０５】
駆動回路の第２のｐチャネル型ＴＦＴ７０２は同様に、島状半導体膜６０６にチャネル形成領域７１３、高濃度ｐ型不純物領域から成るソース領域７１４ａ、７１４ｂ、ドレイン領域７１５ａ，７１５ｂを有したシングルドレインの構造を有している。第２のｎチャネル型ＴＦＴ７０３には、島状半導体膜６０７にチャネル形成領域７１６、ＬＤＤ領域７１７、７１８、ソース領域７２０、ドレイン領域７１９が形成されている。このＴＦＴのＬＤＤの長さも１．０〜４．０μｍとして形成した。画素ＴＦＴ７０４には、島状半導体膜６０８にチャネル形成領域７２１、７２２、ＬＤＤ領域７２３〜７２５、ソースまたはドレイン領域７２６〜７２８を有している。ＬＤＤ領域のチャネル長方向の長さは０．５〜４．０μｍ、好ましくは１．５〜２．５μｍである。
【０１０６】
さらに、容量配線６２３と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ７０４のドレイン領域７２８に接続する半導体層７２９とから保持容量７０５が形成されている。図１０（Ｃ）では画素ＴＦＴ７０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【０１０７】
次に画素透光性電極６７０としてＺｎＯをスパッタ法により厚さ１００nmに形成しエッチング加工して所定の電極とする。本実施例ではアクティブマトリクス基板上にはセンサを設けないので、センサ用の窓を設けることはなく、画素電極を反射電極と透光性電極とで構成する。後で対向基板と張り合わせ、表示パネルとした際に平面的な配置として、各画素に対応してセンサを配置できるように画素電極パターンを設計した。
【０１０８】
対向側の基板として、アクティブマトリクス側基板と同じ材料のガラスを使用する。この基板上に実施例１と同様の製造方法にてセンサ部をあらかじめ設計された配置で形成する。このセンサを駆動する回路に関しては前述の多結晶シリコンＴＦＴの製造工程を適用し、センサと同一基板に形成してもよい、また、マトリクス配線とセンサ素子のみ形成し、駆動回路は外付けのＩＣで行うことも可能であるが、本発明の目的の一つである携帯性という点だけで考えると、駆動回路も基板上に作り込んだ方が、より小さな容積を実現しやすくなる。本実施例では同一基板上に駆動回路とセンサとを設けた。（図１１（Ｂ）５０３）
【０１０９】
この基板のもう一方の面に公知の技術を用い、あらかじめ設計された場所にアクリル系樹脂で構成されたカラーフィルター５０２をＲＧＢで形成する。このカラーフィルターはセンサ部５０３の上に設けることも可能である。
【０１１０】
このようにして形成された、対向基板５００とアクティブマトリクス基板６０１とを重ね合わせ、図１１（Ｂ）のような画像認識装置一体型表示装置を実現した。実施例１と比較して、本実施例２では原稿とセンサ部との距離が短いために情報の読み取り誤差（いわゆるぼけ）が少ないという点で有利である。また、偏光板５１１と対向基板との間に光学的効果を付加するシート５１２を設けることができ、このシートとして光ファイバープレートを設けた場合より多くの光を利用でき、レンズアレイシートを設けた場合、センサ上で原稿からの光を結像出来読み取り誤差をさらに少なくすることができる。
【０１１１】
本実施例では対向基板にカラーフィルターとセンサ部とを設けたが、いわゆるモノクロ表示の場合カラーフィルターは不要となるが、原稿とより近い位置にセンサを設けることについては本実施例と同様の効果を持つ。
【０１１２】
特に使用する場所に応じて、表示装置を反射型モードと透過型モードで使い分けることができ、消費電力を抑えかつ、画像の認識の際には画素電極の透光性電極を通過したバックライト５０１からの光により原稿を読みとることができるという特徴を持つ。これにより画像認識装置一体型表示装置を組み込んだＰＤＡ（携帯用個人端末）を非常に小さな容積に抑えることができ、かつ名刺、写真あるいはデジカメのような情報の読み取り機能を実現することができた。
【０１１３】
（実施例３）
本実施例は図１２に記載されているアクティブマトリクス基板を図１１（Ａ）に記載の本発明装置の基板として使用することで実現される。実施例１とはセンサ素子とスイッチング用のアクティブ素子との基板に対する位置関係が反転している。このＴＦＴ素子はＴＯＰゲート構造を採用している。
【０１１４】
実施例１においては必要に応じてＴＦＴ素子の下側に遮光層４０５，４０６を形成していたが、本実施例においてはセンサ素子自身がこの遮光層を兼ねる構成としている。これにより、工程の短縮化が図られ、透過モードでの表示の際に必要なバックライト光によるＴＦＴ素子の誤動作（クロストーク）を防止することができた。
【０１１５】
本実施例においては、センサ素子の全部がＴＦＴ素子の遮光層となるように延長されていたが、少なくとも一部が延長され、ＴＦＴ素子のクロストークを抑える機能を有していれば、同様の効果を得ることができる。
【０１１６】
本実施例に適用可能な半導体装置の作成は実施例１あるいは実施例２に記載の工程に従って作製することができる。
【０１１７】
（実施例４）
【０１１８】
本実施例は図１３に記載されているアクティブマトリクス基板を図１１（Ａ）に記載の本発明の画像認識装置一体型表示装置の基板として使用することで実現される。実施例１とはセンサ素子とスイッチング用のアクティブ素子構造が異なりボトムゲート型のＴＦＴを使用している。
【０１１９】
実施例１においては必要に応じてＴＦＴ素子の下側に遮光層４０５，４０６を形成していたが、本実施例においてはＴＦＴ素子のゲート電極８０８自身がこの遮光層を兼ねる構成としている。これにより、特別に遮光層を設ける工程の短縮化が図られ、透過モードでの表示の際に必要なバックライト光によるＴＦＴ素子の誤動作（クロストーク）を防止することができた。
【０１２０】
（実施例５）
【０１２１】
本実施例では図１４を参照し説明する。図１４には、本発明の画像認識装置一体型表示装置に適用しうる回路構成の一例を示している。説明の便宜上、図１４においては、２×２（縦×横）画素の半導体装置の回路構成が示されているが、実際は多くの画素が実際の基板上に形成されている。例えば、ＶＧＡ規格の表示装置の場合その画素数は６４０×４８０であり、ＳＶＧＡ規格のそれは８００×６００となる。周辺駆動回路は、簡単にブロックで示した。
【０１２２】
１０１は画素ＴＦＴ、１０２は液晶、１０３は補助容量、１０４はセンサＴＦＴ、１０５はフォトダイオードＰＤ、１０６は補助容量、１０７は信号増幅用ＴＦＴ、１０８はリセットＴＦＴ、１０９および１１０はアナログスイッチである。また、１２０はバイアスＴＦＴ、１２１は転送ＴＦＴ、１２２はサンプルホールド容量、１２３は放電ＴＦＴ、１２４は最終バッファ用増幅ＴＦＴ、１２５は最終バッファ用バイアスＴＦＴである。これら１０１〜１０８によって構成される回路をマトリクス回路と呼ぶことにする。また、１０１および１０３を画素部Ａ、１０４、１０５、１０６、１０７および１０８をセンサ部Ｂとする。１１１はセンサ出力信号線であり、１１２は画像入力信号線である。１１４は固定電位線である。また、１１５は画素ソース信号線側駆動回路、１１６は画素ゲート信号線側駆動回路、１１７はセンサ水平駆動回路、１１８はセンサ垂直駆動回路である。
【０１２３】
本発明の画像認識装置一体型表示装置は、画像を表示する場合には、画像入力信号線から入力される画像信号（階調電圧）を、画素ソース信号線側駆動回路１１５および画素ゲート信号線側駆動回路１１６によって画素ＴＦＴに供給し、画素ＴＦＴに接続された画素電極と対向電極とに挟まれた液晶を駆動し、画像を表示することができる。
【０１２４】
この図１４は図１と比較して、各画素に設けられている補助容量１０３とセンサに設けられている補助容量１０６とが同じ固定電位線１１４に接続されていることが特徴である。すなわち図５に記載された断面図においてセンサの上部透明電極４２２と画素の反射電極４２５あるいは画素透光性電極４２４とが重なり合っている構成とすることと、この間に設けられている層間絶縁膜４２３が誘電体であることにより、この部分で積極的にコンデンサーを実現できる。これが、図１４で示すところの補助容量１０３並びに１０６とすることができる。
【０１２５】
この構成とすることにより、基板内で容量の面積を半分にすることができる。
すなわち、表示の際に必要な補助容量１０３と画像読み取りの際に必要な補助容量１０６とは結局の所同時に使用されることがないため、本実施例のように兼用する事ができる。これにより、基板の有効利用や製造工程の短縮を実現できる。
【０１２６】
図１４においては、画素ソース信号線側駆動回路１１５および画素ゲート信号線側駆動回路１１６は、アナログ画像信号を扱うアナログ駆動回路が示されているが、これに限定されるわけではない。つまり、デジタル映像信号を取り扱うＤ／Ａ変換回路を搭載したデジタル駆動回路を用いても良い。
【０１２７】
また、本発明の画像認識装置一体型表示装置は、入射する外部の画像情報（光信号）を光電変換素子であるフォトダイオードＰＤ１０５で読み取り、電気信号に変換し、センサ水平駆動回路１１７およびセンサ垂直駆動回路１１８によって映像が取り込まれる。この映像信号は、センサ出力信号線１１１より他の周辺回路（メモリ、ＣＰＵなど）に取り込まれる。また、補助容量だけでなく、表示用の駆動回路と画像認識用の駆動回路とを兼用することも可能となる。
【０１２８】
本実施例の半導体装置の製造方法については、実施例１を参照して容易に実現することができる。
【０１２９】
【発明の効果】
【０１３０】
本発明の半導体装置の製造プロセスは、光電変換素子の作製工程の追加以外、従来の表示装置と同じである。よって、従来の製造プロセスを用いることができるので、容易に、且つ、安価に作製することができる。また、本発明により作製した半導体装置は、センサ機能を搭載しても、従来のパネルと基板形状及び大きさは変化しない。そのため、小型化、軽量化することができる。
【０１３１】
また、センサセルの受光面積は、表示セルの画素面積の概略同程度であり、単結晶ＣＣＤと比較して大きいため、本発明のセンサは高感度とすることができる。さらに、本発明の半導体装置のイメージセンサで消費される電力もＣＣＤ構造に比較すれば小さいものとすることができる。
【０１３２】
表示装置の構成を反射モードと透過モードを実現できるようにしているために、装置全体の消費電力を抑えることができ、特に携帯端末においては容積の減少を容易に実現できる上で大きな特徴となる。
【０１３３】
特に使用する場所に応じて、表示装置を反射型モードと透過型モードで使い分けることができ、消費電力を抑えかつ、画像の認識の際には画素電極の透光性電極を通過したバックライト５０１からの光により原稿を読みとることができるという特徴を持つ。これにより画像認識装置一体型表示装置を組み込んだＰＤＡ（携帯用個人端末）を非常に小さな容積に抑えることができ、かつ名刺、写真あるいはデジカメのような情報の読み取り機能を実現することができた
【図面の簡単な説明】
【図１】  本発明の画像認識装置一体型表示装置のある実施形態の回路図である。
【図２】  本発明の画像認識装置一体型表示装置の分解図である。
【図３】  本発明の画像認識装置一体型表示装置の分解図である。
【図４】  本発明の画像認識装置一体型表示装置の画素付近の概略配置図である。
【図５】  本発明の画像認識装置一体型表示装置のある実施形態のアクティブマトリクス基板の断面図である。
【図６】  本発明の画像認識装置一体型表示装置の一作製方法を示す図である。
【図７】  本発明の画像認識装置一体型表示装置の一作製方法を示す図である。
【図８】  本発明の画像認識装置一体型表示装置の一作製方法を示す図である。
【図９】  本発明の画像認識装置一体型表示装置の一作製方法を示す図である。
【図１０】  本発明の画像認識装置一体型表示装置の一作製方法を示す図である。
【図１１】  本発明の画像認識装置一体型表示装置の概略の構成を示す断面図である。
【図１２】  本発明の画像認識装置一体型表示装置のある実施形態のアクティブマトリクス基板の断面図である。
【図１３】  本発明の画像認識装置一体型表示装置のある実施形態のアクティブマトリクス基板の断面図である。
【図１４】  本発明の画像認識装置一体型表示装置のある実施形態の回路図である。
【図１】
0004651785.tif 000002
【図２】
0004651785.tif 000003
【図３】
0004651785.tif 000004
【図４】
0004651785.tif 000005
【図５】
0004651785.tif 000006
【図６】
0004651785.tif 000007
【図７】
0004651785.tif 000008
【図８】
0004651785.tif 000009
【図９】
0004651785.tif 000010
【図１０】
0004651785.tif 000011
【図１１】
0004651785.tif 000012
【図１２】
0004651785.tif 000013
【図１３】
0004651785.tif 000014
【図１４】
0004651785.tif 000015