(57)【特許請求の範囲】
【請求項１】
基板上に複数のゲート電極層を形成し、
絶縁材料の粘度及び表面張力を調節することにより、複数の前記ゲート電極層の上部を露出し、且つ間を充填するように、前記絶縁材料を塗布して絶縁層を形成し、
前記絶縁層上及び複数の前記ゲート電極層の上部に接するゲート絶縁層を形成し、
前記ゲート電極と一部重なるように、前記ゲート絶縁層上に半導体領域を形成し、
前記半導体領域上にソース電極層及びドレイン電極層を形成することを特徴とする半導体装置の作製方法。
【請求項２】
基板上に複数のゲート電極層を形成し、
前記ゲート電極層の間に絶縁材料を選択的に吐出して絶縁層を形成し、
前記絶縁層上及び複数の前記ゲート電極層上に接するゲート絶縁層を形成し、
前記ゲート電極と一部重なるように、前記ゲート絶縁層上に半導体領域を形成し、
前記半導体領域上にソース電極層及びドレイン電極層を形成することを特徴とする半導体装置の作製方法。
【請求項３】
請求項２において、
前記絶縁層は、前記ゲート電極層の側部を覆うように形成することを特徴とする半導体装置の作製方法。
【請求項４】
基板上にソース電極層及びドレイン電極層を形成し、
絶縁材料の粘度及び表面張力を調節することにより、前記ソース電極層及び前記ドレイン電極層の上部を露出し、且つ間を充填するように、前記絶縁材料を塗布して絶縁層を形成し、
前記絶縁層及び前記ソース電極層及び前記ドレイン電極層の上部に接する半導体領域を形成し、
前記半導体領域上にゲート絶縁層を形成し、
前記半導体領域と一部重なるように、前記ゲート絶縁層上にゲート電極層を形成することを特徴とする半導体装置の作製方法。
【請求項５】
基板上にソース電極層及びドレイン電極層を形成し、
前記ソース電極層及びドレイン電極層の間に絶縁材料を選択的に吐出して絶縁層を形成し、
前記絶縁層及び前記ソース電極層及び前記ドレイン電極層上に接する半導体領域を形成し、
前記半導体領域上にゲート絶縁層を形成し、
前記半導体領域と一部重なるように、前記ゲート絶縁層上にゲート電極層を形成することを特徴とする半導体装置の作製方法。
【請求項６】
請求項５において、
前記絶縁層は、前記ソース電極層及び前記ドレイン電極層の側部を覆うように形成することを特徴とする半導体装置の作製方法。
【請求項７】
基板上にゲート電極層、ゲート配線層及び接続配線層を形成し、
絶縁材料の粘度及び表面張力を調節することにより、前記ゲート電極層、前記ゲート配線層及び前記接続配線層の上部を露出し、且つそれぞれの間を充填するように、前記絶縁材料を塗布して絶縁層を形成し、
前記絶縁層上と前記ゲート電極層、前記ゲート配線層及び前記接続配線層の上部とに接するゲート絶縁層を形成し、
前記ゲート電極と一部重なるように、前記ゲート絶縁層上に半導体領域を形成し、
前記接続配線層と前記ゲート絶縁層とが重畳する領域に撥液表面を形成する溶液を吐出することにより、前記ゲート絶縁層上に第１のマスクパターンを形成し、
前記ゲート絶縁膜上に、前記第１のマスクパターンの領域を除いて、第２のマスクパターンを形成し、
前記第１のマスクパターンを除去することにより、前記ゲート絶縁層を露出した後、前記ゲート絶縁層を前記第２のマスクパターンを用いてエッチングして第１のコンタクトホールを形成し、
前記第２のマスクパターンを除去し、
前記半導体領域上、前記ゲート絶縁層上、及び前記第１のコンタクトホールに、ソース電極層及びドレイン電極層を形成し、
前記ゲート絶縁層上と前記ソース電極層及びドレイン電極層上とに保護層を形成し、
前記接続配線層並びに前記ゲート配線層と前記ゲート絶縁層とが重畳する領域に撥液表面を形成する溶液を吐出することにより、前記保護層上に第３のマスクパターンを形成し、
前記保護層上に、前記第３のマスクパターンを除いて、層間絶縁膜を形成し、
前記第３のマスクパターンを除去した後、前記層間絶縁膜をマスクとして、前記保護層及び前記ゲート絶縁層の一部をエッチングすることにより、前記ゲート配線層を露出して接続領域を形成し、且つ前記接続配線を露出して第２のコンタクトホールを形成することを特徴とする半導体装置の作製方法。
【請求項８】
基板上にゲート電極層、ゲート配線層及び接続配線層を形成し、
前記ゲート電極層、前記ゲート配線層及び前記接続配線層の間に絶縁材料を選択的に吐出して絶縁層を形成し、
前記絶縁層上と前記ゲート電極層、前記ゲート配線層及び前記接続配線層の上部とに接するゲート絶縁層を形成し、
前記ゲート電極と一部重なるように、前記ゲート絶縁層上に半導体領域を形成し、
前記接続配線層と前記ゲート絶縁層とが重畳する領域に撥液表面を形成する溶液を吐出することにより、前記ゲート絶縁層上に第１のマスクパターンを形成し、
前記ゲート絶縁膜上に、前記第１のマスクパターンの領域を除いて、第２のマスクパターンを形成し、
前記第１のマスクパターンを除去することにより、前記ゲート絶縁層を露出した後、前記ゲート絶縁層を前記第２のマスクパターンを用いてエッチングして第１のコンタクトホールを形成し、
前記第２のマスクパターンを除去し、
前記半導体領域上、前記ゲート絶縁層上、及び前記第１のコンタクトホールに、ソース電極層及びドレイン電極層を形成し、
前記ゲート絶縁層上と前記ソース電極層及びドレイン電極層上とに保護層を形成し、
前記接続配線層並びに前記ゲート配線層と前記ゲート絶縁層とが重畳する領域に撥液表面を形成する溶液を吐出することにより、前記保護層上に第３のマスクパターンを形成し、
前記保護層上に、前記第３のマスクパターンを除いて、層間絶縁膜を形成し、
前記第３のマスクパターンを除去した後、前記層間絶縁膜をマスクとして、前記保護層及び前記ゲート絶縁層の一部をエッチングすることにより、前記ゲート配線層を露出して接続領域を形成し、且つ前記接続配線を露出して第２のコンタクトホールを形成することを特徴とする半導体装置の作製方法。
【請求項９】
請求項８において、
前記絶縁層は、前記ソース電極層及びドレイン電極層の側部を覆うように形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インクジェット法に代表される液滴吐出法を用いて形成した半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
従来、ガラス基板上の薄膜トランジスタ（以下「ＴＦＴ」ともいう。）に代表される半導体素子によって構成される所謂アクティブマトリクス駆動方式の表示パネル、又は半導体集積回路は、フォトマスクを使った光露光工程（以下、フォトリソグラフィー工程と示す。）により、各種薄膜をパターニングすることにより製造されている。
【０００３】
フォトリソグラフィー工程は、レジストを基板全面に塗布形成しプリベークを行った後、フォトマスクを介して紫外線等を照射し、現像によってレジストパターンを形成する。この後、該レジストパターンをマスクパターンとして膜パターンとなるべき部分に存在する薄膜（半導体材料、絶縁体材料、又は導電体材料で形成される膜）をエッチング除去して薄膜をパターニングして、膜パターンを形成し、半導体素子を形成している。
【０００４】
一方、液晶ディスプレイの画素の駆動素子としてボトムゲートＴＦＴが用いられている。ボトムゲートＴＦＴにおいては、ゲート電極を重畳するゲート絶縁層において、ゲート電極の両端部付近における電界集中が生じるのを防ぐため、ゲート電極の両端部に傾斜部（テーパ部）を設けている。また、ゲート電極上に設けられるゲート絶縁層の段差被覆性を高めるため、同様にゲート電極にテーパ部を設けている（特許文献１参照。）。
【特許文献１】特開平１０−１７０９６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、テーパ部を有するゲート電極を形成するためには、フォトリソグラフィ工程を必要とすると共に、エッチング、洗浄、乾燥の工程を複数回繰り返す必要性がある。このため、半導体装置の形成工程において、ゲート電極の材料及びレジストの材料の大部分が無駄になると共に、レジストマスクパターンを形成するための工程数、さらにはゲート電極を形成するための工程数が多く、スループットが低下するという問題がある。
【０００６】
また、フォトリソグラフィー工程に用いられる露光装置は、大面積基板を一度に露光処理することが困難である。このため、大面積基板を用いた半導体装置の作製方法においては、複数の露光回数を必要とし、隣り合うパターンとの不整合が生じることにより、歩留まりが低下するという問題がある。
【０００７】
本発明は、このような状況に鑑みなされたものであり、少ない工程数で、且つ材料の利用効率を高めた手法で半導体装置を作製する方法を提供することを目標とする。
【０００８】
また、耐圧が高く、ゲート絶縁層の段差被覆性が高い半導体装置の作製方法、さらには、それを有する液晶テレビジョン、ＥＬテレビジョンについて提供する。
【課題を解決するための手段】
【０００９】
本発明は、基板上に複数の導電層を形成し、該導電層の間を充填する絶縁層を形成することを要旨とする。
【００１０】
また、本発明は、基板上に複数の導電層を形成し、該導電層の間を充填する第１の絶縁層を形成し、複数の導電層及び該導電層を充填する絶縁層上に第２の絶縁層を形成することを要旨とする。
【００１１】
また、本発明は、基板上に複数の導電層を形成し、該導電層の間を充填する第１の絶縁層を形成し、複数の導電層の一部及び該導電層に隣接する絶縁層の一部上に第２の絶縁層を形成することを要旨とする。
【００１２】
また、本発明は、基板上に複数の第１の導電層を形成した後、該第１の導電層の間を充填するように第１の絶縁層を形成し、第１の絶縁層及び複数の第１の導電層上に第２の絶縁層を形成し、第２の絶縁層上に半導体領域及び第２の導電層を形成することを特徴とする。
【００１３】
また、本発明は、基板上に複数の第１の導電層を形成し、複数の第１の導電層の側部を覆う第１の絶縁層を形成し、第１の絶縁層及び複数の第１の導電層上に第２の絶縁層を形成し、第２の絶縁層上に半導体領域及び第２の導電層を形成することを特徴とする。
【００１４】
また、本発明は、基板上に複数の第１の導電層を形成し、複数の第１の導電層の間に絶縁材料を液滴吐出法により吐出して第１の絶縁層を形成し、第１の絶縁層及び複数の第１の導電層上に第２の絶縁層を形成し、第２の絶縁層上に半導体領域及び第２の導電層を形成することを特徴とする。
【００１５】
なお、第１の導電層はゲート電極として機能し、第２の絶縁層はゲート絶縁層として機能し、第２の導電層はソース電極及びドレイン電極として機能する、いわゆるボトムゲートＴＦＴを構成する。このとき、半導体領域と第２の導電層の間にソース領域及びドレイン領域が形成されていても良い。
【００１６】
また、第１の導電層はソース電極及びドレイン電極として機能し、第２の絶縁層はゲート絶縁層として機能し、第２の導電層はゲート電極として機能する、いわゆるトップゲートＴＦＴを構成する。このとき、第２の導電層と半導体領域の間にソース領域及びドレイン領域が形成されていてもよい。
【００１７】
また、本発明は、基板上に複数の第１の導電層を形成し、複数の第１の導電層の間に絶縁材料を液滴吐出法により吐出して第１の絶縁層を形成し、第１の絶縁層の一部及び複数の第１の導電層の一部上に第２の絶縁層を形成し、第２の絶縁層及び第１の導電層上に半導体領域を形成することを特徴とする。
【００１８】
なお、第１の導電層はゲート電極、ソース電極及びドレイン電極として機能し、第２の絶縁層はゲート絶縁層として機能する、いわゆるボトムゲートＴＦＴのコプレナー型ＴＦＴを構成する。このとき、半導体領域とソース電極及びドレイン電極の間に、それぞれソース領域及びドレイン領域が形成されていても良い。
【００１９】
また、本発明は、絶縁表面上に形成される複数の第１の導電層と、複数の第１の導電層の間に形成される第１の絶縁層と、複数の第１の導電層及び前記第１の絶縁層の表面に接して形成される第２の絶縁層と、第２の絶縁層上に形成される半導体領域と、半導体領域上に設けられる第２の導電層とを有し、半導体領域は前記第１の導電層、前記第１の絶縁層、及び第２の絶縁層を重畳する第１の領域と、前記第１の導電層、及び第２の絶縁層を重畳する第２の領域とを有することを特徴とする。
【００２０】
なお、第１の絶縁層の厚さより第１の導電層の厚さが厚いとき、第１の絶縁層の厚さｂと、第１の導電層の厚さaの比ｂ／ａ（ｂ＜ａ）は、０．７以上１以下である。
【００２１】
また、第１の絶縁層の厚さより第１の導電層の厚さが薄いとき、第１の導電層の厚さより厚い第１の絶縁層の厚さ（第１の絶縁層と第１の導電層との厚さ差）ｂ−ａは、第２の絶縁層の厚さｃよりも薄い。即ち、０＜ｂ―ａ＜ｃ（ｂ＞ａ）の関係をみたす。
【００２２】
また、第１の絶縁層は、第１の導電層の側面に沿って盛り上がっていてもよい。即ち、第１の絶縁層は、絶縁表面に対して凹状である。
【００２３】
一方、第１の導電層に接する第１の絶縁層の領域は、第１の導電層の側面に対して窪んでいてもよい。即ち、第１の絶縁層は、絶縁表面対して凸状である。
【００２４】
また、絶縁表面に対して前記第１の導電層の接触角は、７０度以上１３５度以下である。
【００２５】
本発明において、半導体装置としては、半導体素子で構成された集積回路、表示装置、無線タグ、ＩＣタグ等が挙げられる。表示装置としては、代表的には液晶表示装置、発光表示装置、ＤＭＤ（Digital Micromirror Device；デジタルマイクロミラーデバイス）、ＰＤＰ（Plasma Display Panel；プラズマディスプレイパネル）、ＦＥＤ（Field Emission Display；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の表示装置があげられる。なお、ＴＦＴは、順スタガ型ＴＦＴ、逆スタガ型ＴＦＴ（チャネルエッチ型ＴＦＴ又はチャネル保護型ＴＦＴ）、ボトムゲートＴＦＴのコプレナー型ＴＦＴである。
【００２６】
なお、本発明において、表示装置とは、表示素子を用いたデバイス、即ち画像表示デバイスを指す。また、表示パネルにコネクター、例えばフレキシブルプリント配線（ＦＰＣ：Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ
Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式によりＩＣ（集積回路）やＣＰＵが直接実装されたモジュールも全て表示装置に含むものとする。
【００２７】
さらに、本発明は、上記半導体装置により構成される液晶テレビジョン又はＥＬテレビジョンである。
【発明の効果】
【００２８】
本発明のように、複数の導電層の間を絶縁層で充填することで、その上に形成されるゲート絶縁層の凹凸が減少し、段差被覆性が高まる。このため、導電性の両端部上での段切れを防止することが可能であり、該導電層及びゲート絶縁層を有する半導体装置の歩留まりを向上させることができる。
【００２９】
また、本発明の半導体装置は、ゲート絶縁層の膜厚の均一性を高めることが可能であるため、ゲート絶縁層の耐圧を高めることが可能であり、半導体装置の信頼性を高めることができる。
【００３０】
また、テーパ部を有するゲート電極を形成せずとも、段差被覆性が高く、また耐圧の高いゲート絶縁層を形成することが可能であるため、多種多様なプロセスに適用することができる。
【００３１】
さらに、複数の導電層の間を充填する絶縁層を、液滴吐出法を用いて形成することによって、それらの層の材料を含む液滴の吐出口であるノズルと、基板との相対的な位置を変化させて所定の場所に液滴を吐出できる。また、ノズル径、液滴の吐出量、及びノズルと吐出物が形成される基板との移動速度の相対的な関係によって、形成するパターンの厚さや太さを調整できる。このため、一辺が１〜２ｍを越えるような大面積の基板上においても、所望の箇所に絶縁層を精度良く吐出形成することができる。また、フォトリソグラフィー工程を用いずとも、所定の場所に絶縁層を形成することが可能であるため、工程数の削減、及びスループットの増加、並びにコスト削減が可能である。
【００３２】
さらには、上記の作製工程により形成された半導体装置を有する液晶テレビジョン並びにＥＬテレビジョンを、低コストで、かつスループットや歩留まりを高く作製することができる。
【発明を実施するための最良の形態】
【００３３】
以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。
【００３４】
（実施の形態１）
本実施の形態においては、複数の導電層の間を充填する絶縁層の高さが、導電層の高さよりも低い半導体装置の及びその作製工程を図１、図４、図７（Ａ）、及び図３９（Ａ）を用いて説明する。本実施の形態では、半導体装置としてボトムゲートＴＦＴにおいて、チャネルエッチ型ＴＦＴを用いて説明する。
【００３５】
図１（Ａ）に示すように、基板１０１上に複数の第１の導電層１０２、１０３を形成し、第１の導電層の間を充填するように第１の絶縁層１０４〜１０６を形成する。
【００３６】
基板１０１としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板、シリコンウェハ、金属板等を用いることができる。この場合、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）など、基板側から不純物などの拡散を防止するための絶縁層を形成しておくことが望ましい。また、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁層を形成した基板なども用いることができる。また、基板１０１がガラス基板の場合、３２０ｍｍ×４００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍのような大面積基板を用いることができる。ここでは、基板１０１としてガラス基板を用いる。
【００３７】
なお、基板１０１にプラスチック基板を用いる場合、ＰＣ（ポリカーボネート）、ＰＥＳ（ポリエーテルスルホン）、ＰＥＴ（ポリエチレンテレフタレート）もしくはＰＥＮ（ポリエチレンナフタレート）等のガラス転移点が比較的高いものを用いる。
【００３８】
第１の導電層１０２、１０３としては、導電性を有する材料を用い、液滴吐出法、印刷法、電界メッキ法、ＰＶＤ法（Physical Vapor Deposition）、ＣＶＤ法（Chemical Vapor Deposition）、蒸着法等の作製方法により形成する。なお、ＰＶＤ法（Physical Vapor
Deposition）、ＣＶＤ法（Chemical Vapor Deposition）、蒸着法等を用いる場合は、上記成膜方法により成膜した後、所望の形状にエッチングする。なお、ここでは、調整された組成物の液滴を微細な孔から吐出して、所定の形状のパターンを形成する方法を液滴吐出法という。
【００３９】
導電性を有する材料としては、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の金属、または、透明導電層として用いられる酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化珪素を含む酸化インジウムスズ、若しくは有機インジウム、有機スズ、窒化チタン（ＴｉＮ：Titanium Nitride）等適宜用いる。また、これらの材料からなる導電層を積層して、第１の導電層１０２、１０３を形成してもよい。
【００４０】
また、液滴吐出法で第１の導電層を形成する場合、吐出口から吐出する組成物は、導電体を溶媒に溶解又は分散させたものを用いる。導電体としては、上記導電性を有する材料の金属、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。
【００４１】
なお、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好ましい。より好ましくは、低抵抗且つ安価な銀又は銅を用いるとよい。但し、銅を用いる場合には、不純物対策のため、合わせてバリア層を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いればよい。
【００４２】
ここで、銅を配線として用いる場合のバリア層としては、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化チタン、窒化タンタルなど窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良い。
【００４３】
なお、液滴吐出法に用いる組成物の粘度は５〜２０ｍＰａ・ｓが好適であり、これは、乾燥が起こることを防止し、吐出口から組成物を円滑に吐出できるようにするためである。また、表面張力は４０ｍＮ／ｍ以下が好ましい。なお、用いる溶媒や用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ＩＴＯ、ＺｎＯ、ＩＺＯ、ＧＺＯ、酸化珪素を含む酸化インジウムスズ、有機インジウム、有機スズ等を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜５０ｍＰａ・ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０〜２０ｍＰａ・ｓである。
【００４４】
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．５〜１０μｍである。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約７ｎｍと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることが好ましい。
【００４５】
組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くすることができるためである。溶液の吐出後は、溶液の材料により、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜１２０分間で行うもので、その目的、温度と時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、溶液中の溶媒を揮発させる、又は化学的に分散剤を除去し、周囲の樹脂が硬化収縮することで、融合と融着を加速する。雰囲気は、酸素雰囲気、窒素雰囲気又は空気で行う。但し、金属元素を溶解又は分散している溶媒が除去されやすい酸素雰囲気下で行うことが好適であるが、加熱温度、雰囲気、時間により該導電層には、有機物で形成されるバインダーが残存する。
【００４６】
本実施の形態では、第１の導電層１０２、１０３は、数ｎｍの銀粒子が分散された溶液（以下「Ａｇペースト」という。）を選択的に吐出し、乾燥焼成して、銀を主成分とする導電層を形成する。なお、第１の導電層は、導電体である微粒子が３次元に不規則に重なり合って形成されている。即ち、３次元凝集体粒子で構成されている。このため、表面は微細な凹凸を有する。また、Ａｇペーストの温度及びその加熱時間により、微粒子が溶融し微粒子の集合体となる。このときの集合体の大きさは、Ａｇペーストの温度及びその加熱時間により増大するため、表面の高低差が大きい層となる。なお、微粒子が溶融した領域は、多結晶構造となる場合もある。
【００４７】
第１の絶縁層１０４〜１０６は、液滴吐出法、インクジェット法、スピンコート法、ロールコート法、スロットコート法等によって絶縁性材料を複数の第１の導電層１０２、１０３の間に充填して形成する。形成方法として、液滴吐出法、インクジェット法等を用いる場合は、第１の絶縁層の材料を所定の場所に吐出する。また、スピンコート法、ロールコート法、スロットコート法等を用いる場合は、第１の材料の粘度、表面張力等と適宜調節して、第１の導電層の一部（上部）を露出するように形成する。
【００４８】
第１の絶縁層１０４〜１０６の材料の代表例としては、ポリイミド、アクリル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、珪素樹脂、フラン樹脂、ジアリルフタレート樹脂が挙げられる。また、無機酸化物の微粒子が分散された溶液、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、シリケート系ＳＯＧ（Spin on Glass）、アルコキシシリケート系ＳＯＧ、ポリシラザン系ＳＯＧ、ポリメチルシロキサンに代表される、Ｓｉ−ＣＨ3結合を有するＳｉＯ2を用いることもできる。
【００４９】
ここで、第１の絶縁層１０４〜１０６の形状について図４及び図７（Ａ）を用いて説明する。図７（Ａ）に示すように、本実施の形態の第１の絶縁層１０４及び１０５の厚さｂは、第１の導電層１０２の厚さａより薄い。代表的には、第１の絶縁層１０４及び１０５の厚さｂと第１の導電層１０２の厚さａとの比ｂ／ａ（ｂ＜ａ）が、０．７以上１以下であることが好ましい。第１の絶縁層１０４及び１０５の厚さｂと導電層１０２の厚さａの比が上記の範囲にある場合、後に形成される第２の絶縁層の凹凸が少なく、膜厚の均一性が向上すると共に、段差被覆性が高まる。このため、耐圧が高く、リーク電流の少ない半導体装置を歩留まり高く作製することができる。
【００５０】
次に、第１の導電層１０２に接する第１の絶縁層１０４、１０５の形状について図４を用いて説明する。図１の第１の絶縁層１０４、１０５をそれぞれ、図４（Ａ）では４０１、４０２と示し、図４（Ｂ）では４１１、４１２と示す。
【００５１】
図４（Ａ）に示すように、第１の絶縁層４０１、４０２は、第１の導電層１０２の側面に沿って盛り上がってもよい。つまり、第１の導電層１０２に接していない第１の絶縁層の第２の領域４０４よりも、第１の導電層１０２に接している第１の絶縁層の第１の領域４０３が盛り上がっている。即ち、第１の絶縁層４０１、４０２は、基板１０１表面に対して凹状である。このような形状な第１の絶縁層４０１、４０２は、比較的粘度の低い絶縁材料を用いることで、形成することができる。
【００５２】
一方、図４（Ｂ）に示すように、第１の導電層１０２に接する第１の絶縁層４１１、４１２の領域は、第１の導電層１０２の側面に対して窪んでいてもよい。つまり、第１の導電層１０２に接していない第１の絶縁層の第２の領域４１４よりも、第１の導電層１０２に接している第１の絶縁層の第１の領域４１３が窪んでいる。即ち、第１の絶縁層４１１、４１２は、基板１０１側に対して凸状である。このような形状な第１の絶縁層４１１、４１２は、比較的粘度の高い絶縁材料を用いることで、形成することができる。
【００５３】
次に、図１（Ｂ）に示すように、第１の導電層１０２、１０３及び第１の絶縁層１０４〜１０６上にゲート絶縁層として機能する第２の絶縁層１２１、第１の半導体層１２２、導電性を有する第２の半導体層１２３を形成する。
【００５４】
第２の絶縁層１２１はプラズマＣＶＤ法またはスパッタリング法などの薄膜形成法を用い、窒化シリコン、酸化シリコン、その他の珪素を含む絶縁層の単層又は積層構造で形成する。また、第２の絶縁層をゲート電極に接する側から、窒化珪素層（窒化酸化珪素層）、酸化珪素層、及び窒化珪素層（窒化酸化珪素層）の積層構造とすることが好ましい。この構造では、ゲート電極が、窒化珪素層と接しているため、酸化による劣化を防止することができる。
【００５５】
また、第２の絶縁層１２１を、液滴吐出法、塗布法、ゾルゲル法等を用いて絶縁性を有する溶液を用いて形成することができる。絶縁性を有する溶液の代表例としては、無機酸化物の微粒子が分散された溶液、ポリイミド、ポリアミド、ポリエステル、アクリル、ＰＳＧ（リンシリケートガラス）、ＢＰＳＧ（リンボロンシリケートガラス）、シリケート系ＳＯＧ（Spin on Glass）、アルコキシシリケート系ＳＯＧ、ポリシラザン系ＳＯＧ、ポリメチルシロキサンに代表される、Ｓｉ−ＣＨ3結合を有するＳｉＯ2を適宜用いることができる。
【００５６】
第１の半導体層１２２としては、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体（ＳＡＳとも表記する）、非晶質半導体中に０．５ｎｍ〜２０ｎｍの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの状態を有する層で形成する。特に、０．５ｎｍ〜２０ｎｍの結晶を粒観察することができる微結晶状態はいわゆるマイクロクリスタル（μｃ）と呼ばれている。いずれも、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とする厚さは、１０〜６０ｎｍの半導体層を用いることができる。
【００５７】
ＳＡＳは、非晶質構造と結晶構造（単結晶、多結晶を含む）との中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体である。また短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。そして少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また未結合手（ダングリングボンド）の中和剤として、ＳＡＳは水素或いはハロゲンを１原子％、又はそれ以上含んでいる。
【００５８】
ＳＡＳは、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。珪化物気体を水素又はフッ素、若しくは水素又はフッ素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種又は複数種の希ガス元素とで希釈して用いることにより、ＳＡＳの形成を容易なものとすることができる。このとき希釈率が１０倍〜１０００倍の範囲となるように、珪化物気体を希釈すると好ましい。またＳｉ2Ｈ6及びＧｅＦ4を用い、ヘリウムガスで希釈する方法を用いてＳＡＳを形成することができる。グロー放電分解による被膜の反応生成は減圧下で行うと好ましく、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えばよい。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すればよい。基板加熱温度は３００度以下が好ましく、１００〜２５０度の基板加熱温度が推奨される。
【００５９】
また、結晶性半導体層は、非晶質半導体層を又はＳＡＳを、加熱又はレーザ照射により結晶化して形成することができる。また、直接、結晶性半導体層を形成してもよい。この場合、ＧｅＦ4、又はＦ2等のフッ素系ガスと、ＳｉＨ4、又はＳｉ2Ｈ6等のシラン系ガス
とを用い、熱又はプラズマを利用して直接、結晶性半導体層を形成することができる。
【００６０】
第２の半導体層１２３は導電性を有する。ｎチャネル型のＴＦＴを形成する場合には、１５属の元素、代表的にはリンまたはヒ素を添加する。また、ｐチャネルＴＦＴを形成する場合には、１３属の元素、代表的にはボロンを添加する。第２の半導体層は、珪化物気体にボロン、リン、ヒ素のような１３属又は１５属の元素を有する気体を加えたプラズマＣＶＤ法で形成する。また、半導体層を形成したのち、１３属または１５属の元素を有する溶液を半導体層上に塗布しレーザビームを照射して導電性を有する第２の半導体層を形成することができる。レーザビームとしては、公知のパルス発振のレーザ又は連続発振のレーザから照射されるレーザビームを適宜用いる。
【００６１】
次に、図１（Ｃ）に示すように、第２の半導体層１２３上に第１のマスクパターン１３１〜１３４を形成する。第１のマスクパターンは、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にもち、脂肪族部分が少なく高極性のヘテロ原子基を含む高分子を液滴吐出法により吐出して形成することが好ましい。そのような高分子物質の代表例としてはポリイミド又はポリベンゾイミダゾールなどが挙げられる。ポリイミドを用いる場合には、ポリイミドを含む溶液を、吐出口から第２の半導体層１２３上に吐出し、２００℃で３０分焼成して形成することができる。
【００６２】
また、第１のマスクパターンは、撥液表面を有するマスクパターンを予め形成して、撥液表面で覆われていない領域に高分子材料を塗布又は吐出して形成することができる。
【００６３】
次に、第１のマスクパターン１３１〜１３４を用いて第２の半導体層１２３をエッチングし、第１の半導体領域（ソース領域及びドレイン領域、コンタクト層ともいう。）１３５〜１３８を形成する。この後、第１のマスクパターンを除去する。
【００６４】
第２の半導体層は、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を
用いてエッチングすることができる。
【００６５】
次に、図１（Ｄ）に示すように、基板上に、第２のマスクパターン１４１、１４２を形成する。第２のマスクパターンは、第１のマスクパターンと同様の材料を用いて形成することができる。
【００６６】
次に、第２のマスクパターン１４１、１４２をマスクとして、第１の半導体層１２２をエッチングして、第２の半導体領域（チャネル形成領域）１４３、１４４を形成する。第１の半導体層のエッチング条件は、第２の半導体層のエッチング条件を適用することができる。この後、第２のマスクパターンを、剥離液を用いた処理又は酸素を用いたアッシング処理等により除去する。
【００６７】
このときの第２の半導体領域１４３及び第１の導電層１０２近傍の拡大図を図３９（Ａ）に示す。
【００６８】
図３９（Ａ）は、第１の導電層１０２及びその外側を充填する第１の絶縁層１０４、１０５、第２の絶縁層１２１、第２の半導体領域１４３が形成されている領域を示す。第２の半導体領域１４３は、第１の導電層１０２及び第２の絶縁層１２１を重畳する領域１６１と、第１の導電層１０２、第１の絶縁層１０４、１０５、及び第２の絶縁層１２１を重畳する領域１６２とを有する。
【００６９】
即ち、本発明のＴＦＴのゲート絶縁層は、一層の絶縁層で形成されている領域と、二層の絶縁層で形成されている領域とを有する。
【００７０】
なお、図１（Ｄ）に示すように、第２の半導体領域１４３、１４４を、有機半導体材料を用い、印刷法、スプレー法、スピン塗布法、液滴吐出法などで形成することができる。この場合、上記エッチング工程が必要ないため、工程数を削減することが可能である。本発明に用いる有機半導体材料としては、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表的には、ポリチオフェン、ポリ（３−アルキルチオフェン）、ポリチオフェン誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。
【００７１】
その他にも本発明に用いることができる有機半導体材料としては、可溶性の前駆体を成膜した後で処理することにより第１の半導体領域を形成することができる材料がある。なお、このような前駆体を経由する有機半導体材料としては、ポリチエニレンビニレン、ポリ（２，５−チエニレンビニレン）、ポリアセチレン、ポリアセチレン誘導体、ポリアリレンビニレンなどがある。
【００７２】
前駆体を有機半導体に変換する際には、加熱処理だけではなく塩化水素ガスなどの反応触媒を添加することがなされる。また、これらの可溶性有機半導体材料を溶解させる代表的な溶媒としては、トルエン、キシレン、クロロベンゼン、ジクロロベンゼン、アニソール、クロロフォルム、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、シクロヘキサノン、２−ブタノン、ジオキサン、ジメチルホルムアミド（ＤＭＦ）または、ＴＨＦ（テトラヒドロフラン）などを適用することができる。
【００７３】
なお、第２の半導体領域１４３、１４４に有機半導体を用いた場合、第１の半導体領域１３５〜１３８の代わりに、ポリアセチレン、ポリアニリン、ＰＥＤＯＴ(poly-ethylenedioxythiophen)、ＰＳＳ（poly-styrenesulphonate）のような有機導電性材料で形成される導電層を形成することができる。導電層は、コンタクト層、又はソース領域及びドレイン領域として機能する。
【００７４】
また、第１の半導体領域１３５〜１３８の代わりに、金属元素で形成される導電層を用いることができる。この場合、多くの有機半導体材料が電荷を輸送する材料がキャリアとして正孔を輸送するｐ型半導体であることからその半導体層とオーミック接触を取るために仕事関数の大きい金属を用いることが望ましい。
【００７５】
具体的には、金や白金、クロム、パラジウム、アルミニウム、インジウム、モリブデン、ニッケル等の金属又は合金等が望ましい。これらの金属又は合金材料を用いた導電性ペーストを用いて印刷法やロールコーター法、液滴吐出法で形成することができる。
【００７６】
さらには、有機半導体材料で形成される第２の半導体領域、有機導電性材料で形成される導電層、及び金属元素で形成される導電層を積層してもよい。
【００７７】
なお、第２の半導体領域がＳＡＳで形成されている場合、本実施の形態のように、ソース領域及びドレイン領域がゲート電極を覆っている構造のほかに、ソース領域及びドレイン領域の端部とゲート電極の端部が一致しているいわゆるセルフアライン構造とすることができる。さらには、ソース領域及びドレイン領域がゲート電極を覆わず、一定の距離を隔てて形成されている構造とすることができる。この構造の場合、オフ電流を低減することができるため、該ＴＦＴを表示装置のスイッチング素子として用いた場合、コントラストを向上させることができる。さらに、第２の半導体領が域複数のゲート電極を覆ういわゆるマルチゲート構造のＴＦＴとしても良い。この場合も、オフ電流を低減を高めることができる。
【００７８】
次に、図１（Ｅ）に示すように、第１の半導体領域１３５〜１３８上にソース電極及びドレイン電極１５１〜１５４を、導電材料を用いて形成する。ソース電極及びドレイン電極は、第１の導電層と同様の材料及び形成方法を用いて形成することができる。ここでは、数ｎｍの銀粒子が分散された溶液Ａｇペーストを選択的に吐出し、乾燥させて、ソース電極及びドレイン電極１５１〜１５４を形成する。
【００７９】
次に、ソース電極及びドレイン電極１５１〜１５４上に、パッシベーション層を形成することが好ましい。パッシベーション層は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒化炭素（ＣＮ）、その他の絶縁性材料を用いて形成することができる。
【００８０】
以上の工程により、耐圧が高く、リーク電流が抑制されたチャネルエッチ型ＴＦＴを歩留まり高く形成することができる。
【００８１】
（実施の形態２）
本実施の形態では、実施の形態１において、第１の絶縁層の厚さが第１の導電層の厚さよ
りも厚い半導体装置の作製工程について図２、図７（Ｂ）、及び図３９（Ｂ）を用いて形成する。本実施の形態では、半導体装置としてボトムゲートＴＦＴにおいて、チャネルエッチ型ＴＦＴを用いて説明する。
【００８２】
図２（Ａ）に示すように、実施の形態１と同様に基板１０１上に第１の導電層１０２、１０３を形成する。次に、第１の絶縁層２０４〜２０６を形成する。第１の絶縁層２０４〜２０６の厚さは第１の導電層１０２、１０３の厚さよりも厚く、第１の導電層側部及び上部の一部を覆っている。
【００８３】
第１の絶縁層２０４〜２０６は、実施の形態１の第１の絶縁層１０４〜１０６と同様の材料及び形成方法により形成することができる。
【００８４】
次に、図２（Ｂ）に示すように、実施の形態１と同様に第２の絶縁層２２１、第１の半導体層１２２、導電性を有する第２の半導体層１２３を順次形成する。なお、第２の絶縁層２２１は実施の形態１の第２の絶縁層１２１と同様の材料及び形成方法を用いて形成することができる。
【００８５】
ここで、第１の絶縁層２０４〜２０６と、第２の絶縁層２２１の厚さについて図７（Ｂ）を用いて説明する。図７（Ｂ）に示すように、第１の絶縁層の厚さｂは、第１の導電層の厚さａよりも厚い。このため、第１の絶縁層は、第１の導電層の側面及び上部の一部を覆っている。第１の導電層の厚さより厚い第１の絶縁層の厚さ、即ち第１の絶縁層と第１の導電層との厚さ差ｂ−ａは、第２の絶縁層の厚さｃよりも薄いことが好ましい。即ち、０＜厚さ差（ｂ−ａ）＜ｃ（ｂ＞ａ）の関係をみたすことが好ましい。第１の絶縁層２０４〜２０６の厚さ、第１の導電層の厚さ、及び第２の絶縁層の厚さが上記の範囲にある場合、第２の絶縁層は凹凸が少なく、膜厚の均一性が向上すると共に、段差被覆性が向上する。このため、耐圧が高く、リーク電流の少ない半導体装置を歩留まり高く作製することができる。
【００８６】
この後、図２（Ｃ）〜図２（Ｅ）に示すように、実施の形態１と同様の工程により、ソース領域及びドレイン領域として機能する第１の半導体領域１３５〜１３８、チャネル形成領域として機能する第２の半導体領域１４３、１４４、ソース電極及びドレイン電極１５１〜１５４を形成することができる。
【００８７】
ここで、第２の半導体領域１４３及び第１の導電層１０２近傍の拡大図を図３９（Ｂ）に示す。
【００８８】
図３９（Ｂ）は、第１の導電層１０２及びその外側を充填する第１の絶縁層２０４、２０５、第２の絶縁層２２１、第２の半導体領域１４３が形成されている。第２の半導体領域１４３は、第１の導電層１０２及び第２の絶縁層２２１を重畳する領域２６１と、第１の導電層１０２と、第１の絶縁層２０４、２０５と、第２の絶縁層２２１とを重畳する領域２６２とを有する。
【００８９】
即ち、本発明のＴＦＴのゲート絶縁層は、一層の絶縁層で形成されている領域と、二層の絶縁層で形成されている領域とを有する。また、本実施の形態のＴＦＴの第２の半導体領域（チャネル形成領域）は、基板表面に対して凹状である。
【００９０】
以上の工程により、耐圧が高く、リーク電流が抑制されたチャネルエッチ型ＴＦＴを歩留まり高く形成することができる。
【００９１】
（実施の形態３）
ここでは、実施の形態１又は実施の形態２において、本発明に適用できる第１の導電層
１０２、１０３の形状について、図３を用いて説明する。本実施の形態では、実施の形態２を用いて説明する。なお、実施の形態１を適宜用いることが可能である。
【００９２】
図３（Ａ）に示すように、端部において基板１０１との接触角θ1が７０〜９０度の傾
斜部（テーパ）を有する導電層、即ち断面が台形状である導電層３０１をした後、第１の絶縁層２０４、２０５を形成する。従来、接触角θ1が７０度以上の膜パターン上に膜を成膜する場合、接触角が大きくなるほど膜の段差被覆性が低下し、段切れが起きるという問題があった。しかし、第１の絶縁層２０４、２０５を形成することにより、後に形成される膜の段切れを防止することが可能であり、且つ膜厚の均一性を高めることができる。このような形状の導電層３０１は、公知のフォトリソグラフィー工程により形成したマスクパターンを用い、ドライエッチング法により膜をエッチングすることにより形成することができる。
【００９３】
図３（Ｂ）に示すように、下方端部において基板１０１との接触角θ2が９０度であり、且つ上方端部において傾斜部又は曲率部３１２を有する導電層３１１を形成する。次に、第１の絶縁層２０４、２０５を形成する。図３（Ｂ）においては、曲率部３１２を有する導電層を示す。従来、接触角θが９０度の膜パターン上に膜を成膜する場合、膜の段差被覆性が低下し、段切れが起きるという問題があった。しかし、第１の絶縁層２０４、２０５を形成することにより、後に形成される膜の段切れを防止することが可能であり、且つ膜厚の均一性を高めることができる。このような形状の導電層は、液滴吐出法、インクジェット法等により液滴を吐出し、乾燥及び焼成を施すことで形成することができる。
【００９４】
図３（Ｃ）に示すように、下方端部において基板１０１との接触角θ3が９０度であり、且つ上方端部においての角度θ4も９０度である導電層、即ち断面が矩形状である導電層３２１を形成する。次に、第１の絶縁層２０４、２０５を形成する。従来、矩形状の膜パターン上に膜を成膜する場合、膜の段差被覆性が低下し、段切れが起きるという問題があった。しかし、第１の絶縁層２０４、２０５を形成することにより、後に形成される膜の段切れを防止することが可能であり、且つ膜厚の均一性を高めることができる。このこうな形状の導電層３２１は、公知のフォトリソグラフィー工程により形成したマスクパターンを用い、ドライエッチング法により膜をエッチングすることにより形成することができる。また、印刷法、電界メッキ法等を用いることができる。
【００９５】
図３（Ｄ）に示すように、端部において基板１０１との接触角θ5が９０度以上１３５度以下、即ち逆テーパ部を有する導電層３３１を形成する。次に、第１の絶縁層２０４、２０５を形成する。従来、接触角θが９０度以上の膜パターン上に膜を成膜する場合、下方端部は上方端部に覆われていて、下方端部付近に成膜することが困難で、膜の段差被覆性が低下し、段切れが起きるという問題があった。しかし、第１の絶縁層２０４、２０５を形成することにより、後に形成される膜の段切れを防止することが可能であり、且つ膜厚の均一性を高めることができる。
【００９６】
図３（Ｅ）に示すように、導電層側面において窪んでいる、即ち凹部３４２を有する導電層３４１を形成する。次に、第１の絶縁層２０４、２０５を形成する。従来、窪みを有する膜パターン上に膜を成膜する場合、膜パターンの凹凸が激しく、膜厚の均一性が低く、段切れが生じていた。しかし、第１の絶縁層２０４、２０５を形成することにより、後に形成される膜の段切れを防止することが可能であり、且つ膜厚の均一性を高めることができる。このような形状の導電層は、公知のフォトリソグラフィ工程によって形成したマスクパターンを用いて、ウェットエッチング法により膜をエッチングすることで形成することができる。
【００９７】
本発明は、上記に示すように様々な形状の導電層を用いたＴＦＴを形成することが可能であり、作製方法の適用範囲を広げることが可能である。
【００９８】
（実施の形態４）
本実施の形態では、本発明のボトムゲートＴＦＴにおいて、チャネル保護型ＴＦＴの作製
工程を図５を用いて説明する。なお、実施の形態１を用いて第１の絶縁層を形成するがこれに限定されず、実施の形態２を用いることができる。また、第１の導電層は、実施の形態３に示される第１の導電層を適宜用いることができる。
【００９９】
図５（Ａ）に示すように、実施の形態１を用いて基板１０１上に第１の導電層１０２、１０３を形成し、第１の導電層の間を充填するように第１の絶縁層１０４〜１０６を形成する。
【０１００】
次に、図５（Ｂ）に示すように、第１の導電層１０２、１０３及び第１の絶縁層１０４〜１０６上にゲート絶縁層として機能する第２の絶縁層１２１、第１の半導体層１２２を形成する。次に、第１の半導体層１２２上であって、且つ第１の導電層１０２、１０３に重畳する領域に保護層５０１、５０２を形成する。保護層５０１、５０２の形成方法及び材料は、実施の形態１に示す第１のマスクパターン１３１〜１３４と同様のものを用いることができる。
【０１０１】
次に、第２の半導体層（導電性を有する半導体層）５２３を形成する。なお、第２の半導体層５２３は、実施の形態１の第２の半導体層１２３と同様の材料及び作製方法により形成することができる。
【０１０２】
次に、図５（Ｃ）に示すように、第１のマスクパターン５３１、５３２を形成する。第１のマスクパターン５３１、５３２は、実施の形態１の第２のマスクパターン１４１、１４２と同様の材料及び形成方法に形成する。
【０１０３】
次に、第１のマスクパターンを用いて、第１の半導体層および第２の半導体層をエッチングし、第１の半導体領域５３３、５３４及び第２の半導体領域５４３、５４４を形成する。この後、第１のマスクパターンを除去する。
【０１０４】
次に、図５（Ｄ）に示すように、第１の半導体領域５３３、５３４上にソース電極及びドレイン電極５５１〜５５４を形成する。
【０１０５】
次に、ソース電極及びドレイン電極５５１〜５５４をマスクとして、第１の半導体領域５３３、５３４の露出部をエッチングして分断してソース領域及びドレイン領域５３５〜５３８を形成する。この工程により、保護層５０１、５０２が露出される。
【０１０６】
なお、ソース領域及びドレイン領域の形成方法は、本実施の形態に限られず実施の形態１に示される第１の半導体領域の作製工程を用いても良い。また、本実施の形態のソース領域及びドレイン領域の形成工程を実施の形態１に適用しても良い。
【０１０７】
以上の工程により、耐圧が高く、リーク電流が抑制されたチャネル保護型ＴＦＴを歩留まり高く形成することができる。
【０１０８】
（実施の形態５）
本実施の形態においては、本発明のトップゲートＴＦＴの中でも順スタガ型ＴＦＴの作製工程について図６を用いて説明する。なお、実施の形態１を用いて第１の絶縁層を形成するがこれに限定されず、実施の形態２を用いることができる。また、第１の導電層は、実施の形態３に示される第１の導電層を適宜用いることができる。
【０１０９】
図６（Ａ）に示すように、基板１０１上にソース電極及びドレイン電極として機能する第１の導電層６０１、６０２を形成する。この材料及び作製方法は、実施の形態１の第１の導電層１０２、１０３と同様のものを適宜用いることができる。次に、第１の導電層上に導電性を有する第１の半導体層６０３を形成する。第１の半導体層６０３は、実施の形態１の第２の半導体層１２３と同様の材料及び作製方法を適宜用いる。次に、第１の半導体層６０３上に第１のマスクパターン６０４、６０５を形成する。第１のマスクパターンは、ソース領域及びドレイン領域を形成するためのマスクとして用いるため、実施の形態１の第１のマスクパターン１３１〜１３４と同様の材料及び形成工程を適宜用いる。
【０１１０】
次に、図６（Ｂ）に示すように、第１のマスクパターンを用いて第１の半導体層をエッチングして、第１の半導体領域６１１、６１２を形成する。第１の半導体領域は、ソース領域及びドレイン領域として機能する。なお、第１の半導体領域として、実施の形態１の第１の半導体領域１３５〜１３８と同様の材料及び作製方法を適宜用いることができる。
【０１１１】
次に、積層された第１の導電層６０１、６０２及び第１の半導体領域の間に第１の絶縁層６１３〜６１５を形成する。第１の絶縁層６１３〜６１５は、実施の形態１の第１の絶縁層１０４〜１０６と同様の材料及び作製工程を適宜用いる。
【０１１２】
次に、図６（Ｃ）に示すように、第１の絶縁層６１３〜６１５、第１の導電層６０１、６０２、第１の半導体領域６１１、６１２上に、第２の半導体層６２１を形成する。第２の半導体層６２１は、実施の形態１の第１の半導体層１２２と同様の材料及び作製方法を適宜用いる。
【０１１３】
次に、第２の半導体層６２１上に第２の膜パターン６２２を形成する。第２の膜パターンは、チャネル形成領域を形成するためのマスクであり、実施の形態１の第２のマスクパターン１４１、１４２と同様の材料及び作製工程を適宜用いる。
【０１１４】
次に、図６（Ｄ）に示すように、第２の膜パターン６２２を用いて第２の半導体膜６２１をエッチングして第２の半導体領域６３１を形成する。第２の半導体領域はチャネル形成領域として機能する。
【０１１５】
次に、第２の絶縁層６３２、第２の導電層６３３を形成する。第２の絶縁層６３２はゲート絶縁層として機能するため、実施の形態１の第２の絶縁層１２１と同様の材料及び形成工程により形成する。また、第２の導電層６３３はゲート電極として機能するため、実施の形態１の第１の導電層１０２、１０３と同様の材料及び方法で形成する。
【０１１６】
以上の工程により、耐圧が高く、リーク電流が抑制された順スタガ型ＴＦＴを歩留まり高く形成することができる。
【０１１７】
（実施の形態６）
本実施の形態では、ＴＦＴのコンタクトホールの形成方法を図３８を用いて説明する。
【０１１８】
実施の形態５に従って、図３８（Ａ）に示すような順スタガ型ＴＦＴを形成する。ここでは、基板１０１上に、第１の導電層６０１、６０２、第１の絶縁層６１３〜６１５、導電性を有する第１の半導体領域６１１、６１２、第２の半導体領域６３１、第２の絶縁層６３２、第２の導電層６３３を有する。この後、ＴＦＴを覆うように保護層７１５を成膜する。なお、第１の半導体領域はソース領域及びドレイン領域として機能し、第２の半導体領域はチャネル形成領域として機能して機能する。
【０１１９】
次に、図３８（Ｂ）に示すように、第１の導電層６０１、６０２と第２の絶縁層６３２、保護層７１５、第１の半導体領域、及び第２の半導体領域が重畳する領域に、撥液表面を形成する溶液を吐出して、第１のマスクパターン７５１を形成する。
【０１２０】
撥液表面を有する領域とは、液体に対する表面の接触角が高い領域である。この表面上では液体は、はじかれ半球状になる。一方、親液表面を有する領域は、液体に対する表面の接触角が低い領域である。この表面上では、液体は塗れ広がる。
【０１２１】
このため、接触角の異なる二つの領域が接している場合、相対的に接触角の高い領域が撥液表面を有する領域となり、接触角の低い方の領域が親液表面を有する領域となる。この二つの領域に溶液を塗布又は吐出した場合、溶液は、親液表面を有する領域表面に塗れ広がり、撥液表面を有する領域との界面ではじかれ半球状になる。
【０１２２】
なお、表面が凹凸を有する場合、撥液表面を有する領域では、さらに接触角が高まる。即ち、撥液性が高まる。一方、親液表面を有する領域では、さらに接触角が低くなる。即ち、親液性が高まる。このため、凹凸を有する各表面上に組成物を有する溶液を塗布又は吐出し、焼成することにより、各々の領域の端部が均一な層を形成することができる。
【０１２３】
ここでは、撥液表面を形成する材料を塗布又は吐出して、撥液表面を有する領域を形成する。撥液表面を形成する溶液の材料の一例としては、Ｒｎ−Ｓｉ−Ｘ(4-n)（ｎ＝１、２、３）の化学式で表されるシランカップリング剤を用いる。ここで、Ｒは、アルキル基などの比較的不活性な基を含む物である。また、Ｘはハロゲン、メトキシ基、エトキシ基又はアセトキシ基など、基質表面の水酸基あるいは吸着水との縮合により結合可能な加水分解基からなる。
【０１２４】
また、シランカップリング剤の代表例として、Ｒにフルオロアルキル基を有するフッ素系シランカップリング剤（フルオロアルキルシラン（ＦＡＳ））を用いることにより、より撥液性を高めることができる。ＦＡＳのＲは、（ＣＦ3）（ＣＦ2）x（ＣＨ2）y（ｘ：０以上１０以下の整数、ｙ：０以上４以下の整数）で表される構造を持ち、複数個のＲ又はＸがＳｉに結合している場合には、Ｒ又はＸはそれぞれすべて同じでも良いし、異なっていてもよい。代表的なＦＡＳとしては、ヘプタデカフルオロテトラヒドロデシルトリエトキシシラン、ヘプタデカフルオロテトラヒドロデシルトリクロロシラン、トリデカフルオロテトラヒドロオクチルトリクロロシラン、トリフルオロプロピルトリメトキシシラン等のフルオロアルキルシランが挙げられる。
【０１２５】
撥水表面を形成する溶液の溶媒としては、ｎーペンタン、ｎ−ヘキサン、ｎ−ヘプタン、ｎ−オクタン、ｎ−デカン、ジシクロペンタン、ベンゼン、トルエン、キシレン、デュレン、インデン、テトラヒドロナフタレン、デカヒドロナフタレン、スクワランなどの炭化水素系溶媒、又はテトラヒドロフランなどがあげられる。
【０１２６】
また、撥液表面を形成する溶液の材料の一例として、フッ素炭素鎖を有する材料（フッ素系樹脂）を用いることができる。フッ素系樹脂として、ポリテトラフルオロエチレン（ＰＴＦＥ；四フッ化エチレン樹脂）、パーフルオロアルコキシアルカン（ＰＦＡ；四フッ化エチレンパーフルオロアルキルビニルエーテル共重合樹脂）、パーフルオロエチレンプロピレンコーポリマー（ＰＦＥＰ；四フッ化エチレン−六フッ化プロピレン共重合樹脂）、エチレン−テトラフルオロエチレンコポリマー（ＥＴＦＥ；四フッ化エチレン−エチレン共重合樹脂）、ポリビニリデンフルオライド（ＰＶＤＦ；フッ化ビニリデン樹脂）、ポリクロロトリフルオロエチレン（ＰＣＴＦＥ；三フッ化塩化エチレン樹脂）、エチレン−クロロトリフルオロエチレンコポリマー（ＥＣＴＦＥ；三フッ化塩化エチレン−エチレン共重合樹脂）、ポリテトラフルオロエチレン−パーフルオロジオキソールコポリマー（ＴＦＥ／ＰＤＤ）、ポリビニルフルオライド（ＰＶＦ；フッ化ビニル樹脂）等を用いることができる。
【０１２７】
続いて、撥液表面を形成する溶液が付着した表面をエタノール洗浄すると、極めて薄い撥液表面を形成することができる。
【０１２８】
また、マスクパターンとして撥液表面を形成しない（すなわち、親液表面を形成する）有機物を用い、後にＣＦ4プラズマ等による処理を行って、撥液表面を形成してもよい。例えば、有機物としてポリビニルアルコール（ＰＶＡ）のような水溶性樹脂を、Ｈ2Ｏ等の溶媒に混合した材料を用いることができる。また、ＰＶＡと他の水溶性樹脂を組み合わせて使用してもよい。さらには、マスクパターンが撥液表面を有する場合であっても、該プラズマ処理等を行うことによって、撥液性をより向上させることができる。
【０１２９】
また、誘電体が設けられた電極を用意し、誘電体が空気、酸素又は窒素を用いたプラズマに曝されるようにプラズマを発生させてプラズマ処理を行うことができる。この場合、誘電体は電極表面全体を覆う必要はない。誘電体として、フッ素系樹脂を用いることができる。フッ素系樹脂を用いる場合、被形成面にＣＦ2結合が形成されることにより表面改
質が行われ、撥液性を示すようになる。また、プラズマ処理を行う。
【０１３０】
次に、親液表面を形成する溶液を吐出して第２のマスクパターン７５２を形成する。親液性を有する溶液の代表例としては、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポリエーテル、ポリウレタン、ポリアミド（ナイロン）、フラン樹脂、ジアリルフタレート樹脂等の有機樹脂、シロキサン、ポリシラザンを用いることができる。また、水、アルコール系、エーテル系、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、Ｎ−メチルピロリドン、ヘキサメチルホスファミド、クロロホルム、塩化メチレン等の極性溶媒を用いた溶液を用いることもできる。第２のマスクパターンの形成方法としては、液滴吐出法、インクジェット法、スピンコート法、ロールコート法、スロットコート法等を適用することができる。
【０１３１】
第１のマスクパターン７５１は撥液表面を有するため、第２のマスクパターン７５２は、第１のマスクパターンの外縁、即ち第１のマスクパターンが形成されていない領域に形成される。
【０１３２】
なお、上記の工程に代えて、第１のマスクパターンの溶媒を乾燥した後、第２の溶液を塗布して、第２のマスクパターンを形成してもよい。これらの工程により、極めて薄い撥液表面を形成することができる。
【０１３３】
次に、図３８（Ｃ）に示すように、第２のマスクパターン７５２をマスクとして、第１のマスクパターン７５１、保護層７１５及び第２の絶縁層６３２をエッチングし、第２の半導体領域６３１の一部を露出する。
【０１３４】
次に、図３８（Ｄ）に示すように、第２のマスクパターン７５２を除去した後、第３の導電層７６４を形成する。第３の導電層７６４は、ソース配線層及びドレイン配線層として機能する。
【０１３５】
なお、図３８（Ｅ）に示すように、第２のマスクパターン７５２を除去せず層間絶縁層として用い、第３の導電層７６４を形成することもできる。
【０１３６】
以上の工程により、フォトマスクを用いずともコンタクトホールを形成することができる。
【０１３７】
（実施の形態７）
本実施の形態では、上記実施の形態における膜パターン形成に用いることができる液滴吐出
装置について説明する。図８において、基板１９００上において、１つのパネル１９３０が形成される領域を破線で示す。
【０１３８】
図８には、配線等のパターンの形成に用いる液滴吐出装置の一態様を示す。液滴吐出手段１９０５は、ヘッドを有し、ヘッドは複数のノズルを有する。本実施の形態では、十個のノズルが設けられたヘッドを三つ（１９０３ａ、１９０３ｂ、１９０３ｃ）有する場合で説明するが、ノズルの数や、ヘッドの数は処理面積や工程等により設定することができる。
【０１３９】
ヘッドは、制御手段１９０７に接続され、制御手段がコンピュータ１９１０により制御することにより、予め設定されたパターンを描画することができる。描画するタイミングは、例えば、ステージ１９３１上に固定された基板１９００等に形成されたマーカー１９１１を基準点として行えばよい。また、基板１９００の縁を基準点として行ってもよい。これら基準点をＣＣＤなどの撮像手段１９０４で検出し、画像処理手段１９０９にてデジタル信号に変換させる。デジタル変化された信号をコンピュータ１９１０で認識して、制御信号を発生させて制御手段１９０７に送る。このようにパターンを描画するとき、パターン形成面と、ノズルの先端との間隔は、０．１ｃｍ〜５ｃｍ、好ましくは０．１ｃｍ〜２ｃｍ、さらに好ましくは０．１ｃｍ前後とするとよい。このように間隔を短くすることにより、液滴の着弾精度が向上する。
【０１４０】
このとき、基板１９００上に形成されるパターンの情報は記憶媒体１９０８に格納されており、この情報を基にして制御手段１９０７に制御信号を送り、各ヘッド１９０３ａ、１９０３ｂ、１９０３ｃを個別に制御することができる。すなわち、ヘッド１９０３ａ、１９０３ｂ、１９０３ｃが有する各ノズルから、異なる組成物を吐出することができる。例えばヘッド１９０３ａ、１９０３ｂが有するノズルは、絶縁層材料を有する組成物を吐出し、ヘッド１９０３ｃが有するノズルは導電層材料を有する組成物を吐出することができる。
【０１４１】
さらに、ヘッドが有する各ノズルを個別に制御することもできる。ノズルを個別に制御することができるため、特定のノズルから異なる組成物を吐出することができる。例えば同一ヘッド１９０３ａに、導電層材料を有する組成物を吐出するノズルと、絶縁層材料を有する組成物を吐出するノズルとを設けることができる。
【０１４２】
なお、ノズルは組成物が充填されたタンクと接続されている。
【０１４３】
また、層間絶縁層の形成工程のように大面積に対して液滴吐出処理を行う場合、層間絶縁層材料を有する組成物を全ノズルから吐出させるとよい。さらに、複数のヘッドが有する全ノズルから、層間絶縁層材料を有する組成物を吐出するとよい。その結果、スループットを向上させることができる。もちろん、層間絶縁層形成工程において、一つのノズルから層間絶縁層材料を有する組成物を吐出し、複数回走査することにより大面積に対して液滴吐出処理を行ってもよい。
【０１４４】
そしてヘッドをジグザグ又は往復させ、大型マザーガラスに対するパターン形成を行うことができる。このとき、ヘッドと基板とを相対的に複数回走査させればよい。ヘッドを基板に対して走査するとき、進行方向に対してヘッドを斜めに傾けるとよい。
【０１４５】
ヘッドの幅は、大型マザーガラスから複数のパネルを形成する場合、ヘッドの幅は１つのパネルの幅と同程度とすると好ましい。１つのパネル１９３０が形成される領域に対して一回の走査でパターン形成することができ、高いスループットが期待できるからである。
【０１４６】
また、ヘッドの幅は、パネルの幅より小さくしてもよい。このとき、複数の幅の小さなヘッドを直列に配置し、１つのパネルの幅と同程度としてもよい。複数の幅の小さなヘッドを直列に配置することにより、ヘッドの幅が大きくなるにつれて懸念されるヘッドのたわみの発生を防止することができる。もちろん、幅の小さなヘッドを複数回走査することにより、パターン形成を行ってもよい。
【０１４７】
このような液滴吐出法により組成物の液滴を吐出する工程は、減圧下で行うと好ましい。組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が蒸発し、組成物の乾燥と焼成の工程を省略することができるからである。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また溶液を滴下する工程は、窒素雰囲気中や有機ガス雰囲気中で行ってもよい。
【０１４８】
また、液滴吐出法として、ピエゾ方式を用いることができる。ピエゾ方式は、液滴の制御性に優れインク選択の自由度の高いことからインクジェットプリンターでも利用されている。なお、ピエゾ方式には、ベンダー型、（代表的にはＭＬＰ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｐｉｅｚｏ）タイプ）と、ピストン型（代表的にはＭＬＣｈｉｐ（Ｍｕｌｔｉ  Ｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｈｙｐｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｐｉｅｚｏ  Ｓｅｇｍｅｎｔｓ）タイプ）、サイドウォール型、ルーフウォール型がある。また溶液の溶媒によっては、発熱体を発熱させ気泡を生じさせ溶液を押し出すサーマル方式を用いた液滴吐出法でもよい。
【実施例１】
【０１４９】
次に、アクティブマトリクス基板及びそれを有する表示パネルの作製方法について図１７〜図２３を用いて説明する。本実施例では、表示パネルとして液晶表示パネルを用いて説明する。図１７〜１９は、画素部及び接続端子部の縦断面構造を模式的に示したものであり、Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図２０〜２３に示す。また、本実施例においては、実施の形態１を用いて第１の絶縁層を形成するがこれに限定されず、実施の形態２を用いることができる。また、ゲート配線層、ゲート電極層、及び接続導電層は、実施の形態３に示される第１の導電層を適宜用いることができる。
【０１５０】
図１７（Ａ）に示すように、基板８００表面を４００度で酸化して厚さ１００ｎｍの絶縁層８０１を形成する。この絶縁層は、後に形成する導電層のエッチングストッパーの機能を果たす。次に、絶縁層８０１上に第１の導電層を形成し、第１の導電層上に液滴吐出法により第１のマスクパターンを形成する。基板には、旭硝子社製ＡＮ１００ガラス基板を用い、第１の導電層には、タングステンターゲット及びアルゴンガスを用いてスパッタリング法により厚さ１００ｎｍのタングステン層を形成する。第１のマスクパターンには、ポリイミドを液滴吐出法により吐出し、２００度３０分加熱して焼成する。第１のマスクパターンは、後に形成されるゲート配線層、ゲート電極層及び接続導電層上に吐出する。
【０１５１】
次に、第１のマスクパターンを用いて第１の導電層の一部をエッチングして、ゲート配線層８０３、ゲート電極層８０４、及び接続導電層８０５を形成する。ここでは、７０〜９０度のテーパ部を有する第１の導電層を形成する。この後、第１のマスクパターンを、剥離液を用いて剥離する。なお、図１７（Ａ）は縦断面構造を模式的に示し、第１のマスクパターンを除去した後のＡ−Ｂ及びＣ−Ｄに対応する平面構造を図２０に示すので同時に参照する。
【０１５２】
次に、ゲート配線層８０３、ゲート電極層８０４、及び接続導電層８０５の間を充填するように、第１の絶縁層８０６〜８０９を形成する。ここでは、ポリイミドを液滴吐出法により吐出して、第１の絶縁層を形成する。
【０１５３】
次に、図１７（Ｂ）に示すように、プラズマＣＶＤ法によりゲート絶縁層８１４を形成する。ゲート絶縁層８１４としては、４００度で加熱したチャンバーでＳｉＨ4とＮ2Ｏ（流量比ＳｉＨ4：Ｎ2Ｏ＝１:２００）を用いたプラズマＣＶＤ法により、厚さ１１０ｎｍの酸化窒化珪素層（Ｈ:１.８％, Ｎ:２.６％, Ｏ:６３.９％, Ｓｉ:３１.７％）を形成する。
【０１５４】
この工程により、膜厚の均一性が高く、且つ段差被覆性の高いゲート絶縁層を形成することができる。
【０１５５】
次に、第１の半導体層８１５及びｎ型を呈する第２の半導体層８１６を形成する。第１の半導体層８１５としては、プラズマＣＶＤ法により厚さ１５０ｎｍのアモルファスシリコン層を形成する。次に、アモルファスシリコン層の表面の酸化層を除去した後、第２の半導体層８１６として、シランガスとフォスフィンガスを用いて厚さ５０ｎｍのセミアモルファスシリコン層を形成する。
【０１５６】
次に、第２の半導体層８１６上に第２のマスクパターン８１７、８１８を形成する。第２のマスクパターンは、ポリイミドを液滴吐出法により第２の半導体層上に吐出し、２００度３０分加熱して形成する。第２のマスクパターン８１７、８１８は、後の第１の半導体領域が形成される領域上に吐出する。
【０１５７】
次に、図１７（Ｃ）に示すように、第２のマスクパターンを用いて第２の半導体層８１６をエッチングして第１の半導体領域（ソース領域及びドレイン領域、コンタクト層）８２１、８２２を形成する。第２の半導体層を、流量比がＣＦ4：Ｏ2＝１０:９の混合ガス
を用いてエッチングする。この後、第２のマスクパターン８１７、８１８を剥離液を用いて剥離する。
【０１５８】
次に、第１の半導体領域８２１、８２２及びその間に形成されている第１の半導体層８１５を覆う第３のマスクパターン８２３を形成する。第３のマスクパターンは、第２のマスクパターンと同様の材料及び手法により形成する。第３のマスクパターンを用いて、第１の半導体層８１５をエッチングして、図１７（Ｄ）に示すような第２の半導体領域８３１を形成すると共にゲート絶縁層８１４を露出する。第１の半導体層を、流量比がＣＦ4
：Ｏ2＝１０:９の混合ガスを用いてエッチングした後、酸素を用いたアッシングを行う。この後、第３のマスクパターン８２３を剥離液を用いて剥離する。なお、図１７（Ｄ）の縦断面構造Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図２１に示すので同時に参照する。
【０１５９】
次に、図１７（Ｅ）に示すように、第４のマスクパターン８３２を形成する。第４のマスクパターンは、液滴吐出法によりゲート絶縁層８１４と接続導電層８０５とが重畳する領域に、撥液表面を形成する溶液を吐出する。ここでは、撥液表面を形成する溶液として、フッ素系シランカップリング剤をアルコール溶媒に溶解した溶液を用いる。第４のマスクパターン８３２は、後のドレイン電極と接続導電層８１３とが接続する領域にコンタクトホールを形成するために用いる第５のマスクパターンを形成するための保護層である。
【０１６０】
次に、第５のマスクパターン８３３を形成する。第５のマスクパターンは、第１のコンタクトホールを形成するためのマスクであり、ポリイミドを液滴吐出法により吐出し、２００度で３０分加熱して形成する。このとき、第４のマスクパターン８３２は撥液性であり、第５のマスクパターン８３３は親液性であるため、第４のマスクパターンが形成される領域には、第５のマスクパターン８３３は形成されない。
【０１６１】
次に、酸素アッシングにより第４のマスクパターン８３２を除去してゲート絶縁層８１４の一部を露出する。次に、第５のマスクパターン８３３を用いて、露出されたゲート絶縁層の一部をエッチングする。ゲート絶縁層は、ＣＨＦ3を用いてエッチングする。この後、酸素アッシング及び剥離液を用いたエッチングにより第５のマスクパターンを剥離する。
【０１６２】
次に、図１８（Ａ）に示すように、第２の導電層８４１、８４２を液滴吐出法で形成する。第２の導電層は、後のソース配線層及びドレイン配線層となる。ここでは、第２の導電層８４１は第１の半導体領域８２１と接続するように形成し、第２の導電層８４２は、第１の半導体領域８２２及び接続導電層８０５に接続するように形成する。第２の導電層８４１、８４２は、Ａｇ(銀)粒子が分散された溶液を吐出し、１００度３０分加熱して乾燥した後、酸素濃度１０％の雰囲気中で２３０度１時間加熱して焼成する。なお、図１８（Ａ）の縦断面構造Ａ−Ｂ及びＣ−Ｄに対応する平面構造を図２２に示すので同時に参照する。
【０１６３】
次に、保護層８４３を形成する。保護層は、シリコンターゲット、及びスパッタリングガスとしてアルゴン並びに窒素（流量比Ａｒ：Ｎ2＝１：１）を用いたスパッタリング法
により、厚さ１００ｎｍの窒化珪素層を形成する。
【０１６４】
次に、図１８（Ｂ）に示すように、保護層８４３と接続導電層８０５とが重畳する領域、及びゲート配線層並びにソース配線層が接続端子と接続する領域と保護層８４３とが重畳する領域に第６のマスクパターン８５１、８５２を形成した後、層間絶縁層８５３を形成する。第６のマスクパターンは、後に形成する層間絶縁層を形成するために用いるマスクである。第６のマスクパターンとして、撥液表面を形成する溶液（フッ素系シランカップリング剤を溶媒に溶解した溶液）を吐出し、層間絶縁層８５３として、液滴吐出法によりポリイミドを吐出した後、２００度３０分の加熱及び３００℃１時間の加熱により、吐出した両方を焼成する。
【０１６５】
なお、層間絶縁層８５３の材料として、ポリイミド、アクリル、ポリアミドや、シロキサン等の耐熱性有機樹脂の他、無機材料、低誘電率（ｌｏｗ−ｋ）材料、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。
【０１６６】
次に、図１８（Ｃ）に示すように、ＣＦ4、Ｏ2、及びＨｅの混合ガス（流量比ＣＦ4：
Ｏ2：Ｈｅ=８：１２：７）を用いて第６のマスクパターン８５１、８５２をエッチングした後、保護層８４３及びゲート絶縁層８１４の一部をエッチングして、第２のコンタクトホールを形成する。このエッチング工程において、ゲート配線層並びにソース配線層が接続端子と接続する領域の保護層８４３及びゲート絶縁層８１４もエッチングする。
【０１６７】
次に、第３の導電層８６１を形成した後、第７のマスクパターン８６２を形成する。第３の導電層は、スパッタリング法により厚さ１１０ｎｍの酸化珪素を含むインジウム錫酸化物（ＩＴＯ）を形成し、後に画素電極を形成する領域に第８のマスクパターンであるポリイミドを液滴吐出法により滴下し、２００度で３０分加熱する。
【０１６８】
本実施例では、透過型の液晶表示パネルを作製するため、画素電極を、酸化珪素を含むＩＴＯで形成したが、これに代わって酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化珪素を含む酸化インジウムスズなどを含む溶液により所定のパターンを形成し、焼成によって画素電極を形成しても良い。また、反射型の液晶表示パネルを作製する場合には、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした溶液を用いることができる。
【０１６９】
次に、図１８（Ｄ）に示すように、第７のマスクパターンを用いて第３の導電層８６１をエッチングして第１の画素電極８７１を形成する。このエッチング工程において、ゲート配線層並びにソース配線層が接続端子と接続する領域に形成された第３の導電層もエッチングする。この後、第７のマスクパターンを、剥離液を用いて剥離する。なお、図１８（Ｄ）のＡ−Ｂ及びＣ−Ｄに対応する平面図を図２３に示す。
【０１７０】
第１の画素電極８７１は、第２のコンタクトホールにおいて、接続導電層８０５と接続している。接続導電層８０５は、第２の導電層８４２と接続しているため、第１の画素電極８７１と第２の導電層８４２とは、電気的に接続している。本実施例においては、第２の導電層８４２は銀（Ａｇ）で形成されており、第１の画素電極８７１は酸化珪素を含むＩＴＯで形成されているが、これらが直接接続していないため銀が酸化されず、コンタクト抵抗を高めずとも、ドレイン配線層と画素電極とを電気的に接続することができる。
【０１７１】
また、第１の画素電極８７１を形成する他の方法としては、選択的に導電材料を含む溶液を液滴吐出法で滴下して、エッチング工程無しに画素電極を形成することができる。さらには、撥液表面を形成する溶液をマスクパターンとして後に画素電極が形成されない領域に形成した後、導電性を有する溶液を吐出して、画素電極を形成することができる。この場合、マスクパターンは、酸素を用いたアッシングで除去することができる。また、マスクパターンを除去せず、残存させておいてもよい。
【０１７２】
以上の工程により、アクティブマトリクス基板を形成することができる。
【０１７３】
次に、図１９（Ａ）に示すように、第１の画素電極８７１を覆うように印刷法やスピンコート法により、絶縁層を形成し、ラビングを行って配向膜８７２を形成する。なお、配向膜８７２は、斜方蒸着法により形成することもできる。
【０１７４】
次に、画素を形成した周辺の領域に液滴吐出法により閉ループ状のシール材８７３を形成する。ディスペンサ式（滴下式）により、シール材８７３で形成された閉ループ内側に、液晶材料を滴下する。
【０１７５】
ここで、図２５を用いて、液晶材料を滴下する工程を示す。図２５（Ａ）は、ディスペンサ２７０１によって液晶材料を滴下する工程の斜視図であり、図２５（Ｂ）は、図２５（Ａ）のＡ―Ｂにおける断面図である。
【０１７６】
シール材２７０２で囲まれた画素部２７０３を覆うように液晶材料２７０４を液晶ディスペンサ２７０１から滴下、または、吐出させている。液晶ディスペンサ２７０１を移動させてもよいし、液晶ディスペンサ２７０１を固定し、基板２７００を移動させることによって液晶層を形成することができる。また、複数の液晶ディスペンサ２７０１を設置して、同時に複数の画素部に液晶材料を滴下してもよい。
【０１７７】
図２５（Ｂ）に示すように、シール材２７０２で囲まれた領域のみに選択的に液晶材料２７０４を滴下、または吐出させることができる。
【０１７８】
また、ここでは画素部に液晶材料を滴下したが、対向基板側に液晶材料を滴下した後、画素部を有する基板を張り合わせても良い。
【０１７９】
次に、図１９（Ｂ）に示すように、真空中で、配向膜８８３及び第２の画素電極（対向電極）８８２が設けられた対向基板８８１と基板８００とを貼り合わせ、紫外線硬化を行って、液晶材料が充填された液晶層８８４を形成する。
【０１８０】
シール材８７３には、フィラーが混入されていてもよく、さらに、対向基板８８１にはカラーフィルタや遮蔽層（ブラックマトリクス）などが形成されていても良い。また、液晶層８８４を形成する方法として、ディスペンサ式（滴下式）の代わりに、対向基板を貼り合わせてから毛細管現象を用いて液晶材料を注入するディップ式(汲み上げ式)を用いることができる。
【０１８１】
次に、図１９（Ｃ）に示すように、ゲート配線層８０３、ソース配線層（図示しない）それぞれの端部上に絶縁層が形成されている場合、該絶縁層を除去した後、異方性導電層８８５を介して接続端子（ゲート配線層に接続される接続端子８８６、ソース配線層に接続される接続端子は図示せず。）を貼り付ける。さらに、各配線層と接続端子との接続部を封止樹脂で封止することが好ましい。この構造により、断面部からの水分が画素部に侵入し、劣化することを防ぐことができる。以上の工程により、液晶表示パネルを形成することができる。
【０１８２】
以上の工程により液晶表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線（ゲート配線）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン又はソース配線層とを接続することにより、ダイオードとして動作させることができる。
【０１８３】
なお、実施の形態１乃至実施の形態７のいずれをも本実施例に適用することができる。
【実施例２】
【０１８４】
本実施例では、表示パネルとして発光表示パネルの作製方法について図２７〜図３４を用いて説明する。図２７〜図３０は、画素部及び接続端子部の縦断面構造を模式的に示したものであり、Ｃ−Ｄ、及びＥ−Ｆに対応する平面構造を図３１〜図３４に示す。なお、図２７〜３０のＡ−Ｂは、接続端子部を表し、図２７〜３４のＣ−Ｄ、及びＥ−Ｆは、画素部の各画素においてスイッチングＴＦＴ、駆動用ＴＦＴ、及び発光素子が設けられる領域を示す。また、本実施例においては、実施の形態１を用いて第１の絶縁層を形成するがこれに限定されず、実施の形態２を用いることができる。また、第１の導電層は、実施の形態３に示される第１の導電層を適宜用いることができる。
【０１８５】
図２７（Ａ）に示すように、実施例１と同様に基板２００１表面を４００度で酸化して厚さ１００ｎｍの絶縁層２００２を形成する。次に、第１の導電層２００３〜２００６を形成する。本実施例では、液滴吐出法により、Ａｇペーストを吐出し、乾燥及び焼成して、次に第１の導電層２００３〜２００６を形成する。なお、第１の導電層２００３はゲート配線層、第１の導電層２００４、２００６はゲート電極層、第１の導電層２００５は容量電極層としてそれぞれ機能する。
【０１８６】
次に、ゲート配線層２００３、ゲート電極層２００４、２００６、及び容量電極層２００５の間を充填するように、第１の絶縁層２００７〜２０１２を形成する。ここでは、ポリイミドを液滴吐出法により吐出して、第１の絶縁層を形成する。
【０１８７】
次に、図２８（Ｂ）に示すように、実施例１と同様にプラズマＣＶＤ法によりゲート絶縁層２０２１、第１の半導体層２０２２及びｎ型を呈する第２の半導体層２０２３を形成する。第２の半導体層上に第１のマスクパターン２０２４〜２０２７を、後の第１の半導体領域が形成される領域上に形成する。第１のマスクパターンは、実施例１の第２のマスクパターン８１７、８１８と同様に形成することができる。
【０１８８】
この工程により、膜厚の均一性が高く、且つ段差被覆性の高いゲート絶縁層２０２１を形成することができる。
【０１８９】
次に、実施例１と同様に、第１のマスクパターンを用いて第２の半導体層２０２３をエッチングして、図２７（Ｃ）に示すように、第１の半導体領域２０３１〜２０３４を形成する。この後、第１のマスクパターンを剥離液を用いて剥離する。
【０１９０】
次に、第１の半導体領域２０３１〜２０３４及びその間に形成されている第１の半導体層２０２２を覆う第２のマスクパターン２０３５、２０３６を形成する。次に、第２のマスクパターンを用いて、第１の半導体層２０２２をエッチングして、図２８（Ａ）に示すような第２の半導体領域２０４１、２０４２を形成すると共にゲート絶縁層２０２１の一部を露出する。この後、第２のマスクパターン２０３５、２０３６を、剥離液を用いて剥離する。なお、このときの縦断面構造Ｃ−Ｄ及びＥ−Ｆに対応する平面構造を図３１に示すので同時に参照する。
【０１９１】
次に、実施例１と同様に、第３のマスクパターン２０４３、２０４４を形成する。第３のマスクパターンは、ゲート絶縁層２０２１と容量電極層２００５とが重畳する領域と、ゲート絶縁層２０２１及びゲート配線層２００３が重畳する領域とに、液滴吐出法により撥液表面を形成する溶液を吐出する。次に、第４のマスクパターン２０４５、２０４６を形成する。第４のマスクパターンは、第１のコンタクトホールを形成するために用いるマスクであり、ポリイミドを液滴吐出法により吐出し、２００度で３０分加熱して形成する。このとき、第３のマスクパターン２０４３、２０４４は撥液性であり、第４のマスクパターン２０４５、２０４６は親液性であるため、第３のマスクパターンが形成される領域には、第４のマスクパターン２０４５、２０４６は形成されない。
【０１９２】
次に、酸素アッシングにより第３のマスクパターン２０４３、２０４４を除去してゲート絶縁層２０２１の一部を露出する。次に、第４のマスクパターン２０４５、２０４６を用いて、露出されたゲート絶縁層２０２１を実施例１と同様にエッチングする。この後、酸素アッシング及び剥離液を用いたエッチングにより第４のマスクパターンを剥離する。
【０１９３】
次に、図２８（Ｃ）に示すように、第２の導電層２０５１〜２０５４を液滴吐出法で形成する。第２の導電層は、後のソース配線層及びドレイン配線層となる。ここでは、第２の導電層２０５１は第１の半導体領域２０３１と接続され、第２の導電層２０５２は第１の半導体領域２０３２と容量電極層２００５に接続され、第２の導電層２０５３は第１の半導体領域２０３３と接続され、第２の導電層２０５４は第１の半導体領域２０３４と接続されるように形成する。なお、図２８（Ｃ）のＣ−Ｄ及びＥ−Ｆに対応する平面図を図３２に示す。なお図３２に示すように、第２の導電層２０５３は電源線及び容量配線として機能する。
【０１９４】
以上の工程により、スイッチング用ＴＦＴ２０６０ａ、駆動用ＴＦＴ２０６０ｃ、容量素子２０６０ｂ、及びそれらを有するアクティブマトリクス基板を形成することができる。
【０１９５】
次に、図２９（Ａ）に示すように、第３の導電層を形成したのち、第５のマスクパターンを用いて所望の形状にエッチングして、駆動用ＴＦＴ２０６０ｃの第２の導電層２０５４に接続される第１の画素電極２０５５を形成する。第３の導電層は、実施例１と同様に厚さ１１０ｎｍの酸化珪素を含むインジウム錫酸化物（ＩＴＯ）を形成し、所望の形状にエッチングして第１の画素電極２０５５を形成する。このエッチング工程において、ゲート配線層並びにソース配線層が接続端子と接続する領域に形成された第３の導電層をエッチングしてもよい。
【０１９６】
また、画素電極を形成する他の方法としては、選択的に導電材料を含む溶液を液滴吐出法で滴下して、エッチング工程無しに画素電極を形成することができる。さらには、撥液表面を形成する溶液をマスクパターンとして後に画素電極が形成されない領域に形成した後、導電性を有する溶液を吐出して、画素電極を形成することができる。この場合、マスクパターンは、酸素を用いたアッシングで除去することができる。また、マスクパターンを除去せず、残存させておいてもよい。
【０１９７】
また、画素電極の材料としてこれに代わって酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化珪素を含む酸化インジウムスズを用いてもよい。
【０１９８】
また、本実施例では、発光した光を基板２００１側に放射させる構造、即ち透過型の発光表示パネルのため、画素電極を透光性を有する導電層で形成したが、発光した光を基板２００１とは反対側に放射させる構造、即ち反射型の発光表示パネルを作製する場合には、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした溶液を用いることができる。
【０１９９】
この後、第５のマスクパターンを、剥離液を用いて剥離する。なお、図２９（Ａ）のＣ−Ｄ及びＥ−Ｆに対応する平面図を図３３に示す。
【０２００】
次に、全面に窒化珪素若しくは窒化酸化珪素の保護層２０６１と、絶縁体層２０６２を形成する。絶縁体層２０６２は、次に、スピンコート法やディップ法により全面に絶縁層を形成した後、エッチング加工によって図２９（Ｂ）に示すように開孔を形成する。このエッチングは、絶縁体層の下層にある保護層もエッチングすることで、第１の画素電極２０５５が露出するように加工する。また、液滴吐出法により絶縁体層２０６２を形成すれば、エッチング加工は必ずしも必要ない。
【０２０１】
絶縁体層２０６２は、第１の画素電極２０５５に対応して画素が形成される位置の周りに形成される。この絶縁体層２０６２は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド(polyimide)、芳香族ポリアミド、ポリベンゾイミダゾール(polybenzimidazole)などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素に結合する水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて絶縁層を形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。また、層間絶縁層を着色顔料を含む絶縁層、レジスト等で形成することができる。この場合、層間絶縁層は、遮光層として機能するため後に形成される表示装置のコントラストが向上する。なお、図２９（Ｂ）のＣ−Ｄ及びＥ−Ｆに対応する平面図を図３４に示す。
【０２０２】
次に、図３０（Ａ）に示すように、蒸着法またはスピンコート法、インクジェット等の塗布法により発光物質を含む層２０７３を形成した後、第２の画素電極２０７４を形成して発光素子２０７５を形成する。この発光素子２０７５は駆動用ＴＦＴ２０６０ｃと接続された構造となる。この後、発光素子２０７５を封止するために保護積層（図示しない。）を形成する。保護積層は、第１の無機絶縁層と、応力緩和層と、第２の無機絶縁層との積層からなっている。
【０２０３】
なお、発光物質を含む層２０７３を形成する前に、大気圧中で２００℃の熱処理を行い絶縁体層２０６２中若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃、好ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずに発光物質を含む層２０７３を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。
【０２０４】
また、第１の画素電極２０５５の表面を酸素プラズマに晒したり、紫外線光を照射して、表面処理を加えても良い。
【０２０５】
発光物質を含む層２０７３は、有機化合物又は無機化合物を含む電荷注入輸送物質及び発光材料で形成し、その分子数から低分子系有機化合物、デンドリマー、オリゴマー等に代表される中分子系有機化合物、高分子系有機化合物から選ばれた一種又は複数種の層を含み、電子注入輸送性又は正孔注入輸送性の無機化合物と組み合わせても良い。
【０２０６】
電荷注入輸送物質のうち、特に電子輸送性の高い物質としては、例えばトリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ3）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ3）、ビス（１０−ヒドロキシベンゾ［h］−キノリナト）ベリリウム（略称：ＢｅＢｑ2）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等が挙げられる。
【０２０７】
また、正孔輸送性の高い物質としては、例えば４，４'−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４'−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４'，４''−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４'，４''−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物が挙げられる。
【０２０８】
また、電荷注入輸送物質のうち、特に電子注入性の高い物質としては、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ2）等のようなアルカリ金属又はアルカリ土類金属の化合物が挙げられる。また、この他、Ａｌｑ3のような電子輸送性の高い物質とマグネシウム（Ｍｇ）のようなアルカリ土類金属との混合物であってもよい。
【０２０９】
電荷注入輸送物質のうち、正孔注入性の高い物質としては、例えば、モリブデン酸化物（ＭｏＯx）やバナジウム酸化物（ＶＯx）、ルテニウム酸化物（ＲｕＯx）、タングステン酸化物（ＷＯx）、マンガン酸化物（ＭｎＯx）等の金属酸化物が挙げられる。また、この他、フタロシアニン（略称：Ｈ2Ｐｃ）や銅フタロシアニン（ＣｕＰｃ）等のフタロシアニン系の化合物が挙げられる。
【０２１０】
発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルター（着色層）を設けた構成とすることで、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。フィルター（着色層）を設けることで、従来必要であるとされていた円偏光版などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部（表示画面）を見た場合に起こる色調の変化を低減することができる。
【０２１１】
発光層を形成する発光材料には様々な材料がある。低分子系有機発光材料では、４−ジシアノメチレン−２−メチル−６−［２−（１，１，７，７−テトラメチルジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−［２−(１,１,７,７−テトラメチルジュロリジル−９−イル）エテニル］ −４Ｈ−ピラン、ペリフランテン、２,５−ジシアノ−１,４−ビス［２−(１０−メトキシ−１,１,７,７−テトラメチルジュロリジル−９−イル）エテニル］ベンゼン、Ｎ,Ｎ'−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス(８−キノリノラト)アルミニウム（略称：Ａｌｑ3）、９,９'−ビアントリル、９,１０−ジフェニルアントラセン（略称：ＤＰＡ）や９,１０−ビス(２−ナフチル)アントラセン（略称：ＤＮＡ）等を用いるこ
とができる。また、この他の物質でもよい。
【０２１２】
一方、高分子系有機発光材料は低分子系に比べて物理的強度が高く、発光素子の耐久性を高く作成できる。また塗布により形成することが可能であるので、素子の作製が比較的容易である。高分子系有機発光材料を用いた発光素子の構造は、低分子系有機発光材料を用いたときと基本的には同じであり、陰極、発光物質を含む層、及び陽極の構造となる。しかし、高分子系有機発光材料を用いた発光物質を含む層を形成する際には、低分子系有機発光材料を用いたときのような積層構造を形成させることは難しく、多くの場合２層構造となる。具体的には、陰極、発光層、正孔輸送層、及び陽極という構造である。
【０２１３】
発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。
【０２１４】
ポリパラフェニレンビニレン系発光材料には、ポリ（パラフェニレンビニレン） [ＰＰＶ] の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） [ＲＯ−ＰＰＶ]、ポリ（２−（２'−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）[ＭＥＨ−ＰＰＶ]、ポリ（２−（ジアルコキシフェニル）−１,４−フェニレンビニレン）[ＲＯＰｈ−ＰＰＶ]等が挙げられる。ポリパラフェニレン系発光材料には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）[ＲＯ−ＰＰＰ]、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系発光材料には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系発光材料には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。
【０２１５】
なお、正孔輸送性の高分子系有機発光材料を、陽極と発光性の高分子系有機発光材料の間に挟んで形成すると、陽極からの正孔注入性を向上させることができる。一般にアクセプター材料と共に水に溶解させたものをスピンコート法などで塗布する。また、有機溶媒には不溶であるため、上述した発光性の発光材料との積層が可能である。正孔輸送性の高分子系有機発光材料としては、ＰＥＤＯＴとアクセプター材料としてのショウノウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡＮＩ］とアクセプター材料としてのポリスチレンスルホン酸［ＰＳＳ］の混合物等が挙げられる。
【０２１６】
また、発光層は単色又は白色の発光を呈する構成とすることができる。白色発光材料を用いる場合には、画素の光放射側に特定の波長の光を透過するフィルター（着色層）を設けた構成としてカラー表示を可能にすることができる。
【０２１７】
白色に発光する発光層を形成するには、例えば、Ａｌｑ3、部分的に赤色発光色素であるナイルレッドをドープしたＡｌｑ3、ｐ−ＥｔＴＡＺ、ＴＰＤ（芳香族ジアミン）を蒸着法により順次積層することで白色を得ることができる。また、スピンコートを用いた塗布法により発光層を形成する場合には、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ（エチレンジオキシチオフェン）及びポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ及びＰＳＳ）を全面に塗布、焼成し、その後、発光層として作用する発光中心色素（１，１，４，４−テトラフェニル−１，３−ブタジエン（ＴＰＢ）、４−ジシアノメチレン−２−メチル−６−（ｐ−ジメチルアミノ−スチリル）−４Ｈ−ピラン（ＤＣＭ１）、ナイルレッド、クマリン６など）ドープしたポリビニルカルバゾール（ＰＶＫ）溶液を全面に塗布、焼成して発光層を形成する。
【０２１８】
発光層は単層で形成することもでき、ホール輸送性のポリビニルカルバゾール（ＰＶＫ）に電子輸送性の１，３，４−オキサジアゾール誘導体（ＰＢＤ）を分散させてもよい。また、３０wt%のＰＢＤを電子輸送剤として分散し、４種類の色素（ＴＰＢ、クマリン６、ＤＣＭ１、ナイルレッド）を適当量分散することで白色発光が得られる。ここで示した白色発光が得られる発光素子の他にも、発光層の材料を適宜選択することによって、赤色発光、緑色発光、または青色発光が得られる発光素子を作製することができる。
【０２１９】
さらに、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。
【０２２０】
三重項励起発光材料の一例としては、金属錯体をドーパントとして用いたものがあり、第三遷移系列元素である白金を中心金属とする金属錯体、イリジウムを中心金属とする金属錯体などが知られている。三重項励起発光材料としては、これらの化合物に限られることはなく、上記構造を有し、且つ中心金属に周期表の８〜１０属に属する元素を有する化合物を用いることも可能である。
【０２２１】
以上に掲げる発光物質を含む層を形成する物質は一例であり、正孔注入輸送層、正孔輸送層、電子注入輸送層、電子輸送層、発光層、電子ブロック層、正孔ブロック層などの機能性の各層を適宜積層することで発光素子を形成することができる。また、これらの各層を合わせた混合層又は混合接合を形成しても良い。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。
【０２２２】
上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光装置の信頼性を向上させることができる。
【０２２３】
次に、図３０（Ｂ）に示すように、シール材２０８１を形成し、封止基板２０８２を用いて封止する。その後、ゲート配線層２００３、ソース配線層（図示しない）それぞれの端部に、異方性導電層２０８３を介して接続端子（ゲート配線層に接続される接続端子２０８４、ソース配線層に接続される接続端子は図示せず。）を貼り付ける。さらに、各配線層と接続端子との接続部を封止樹脂２０８５で封止することが好ましい。この構造により、断面部からの水分が発光素子に侵入し、劣化することを防ぐことができる。
【０２２４】
以上の工程により、発光表示パネルを作製することができる。なお、静電破壊防止のための保護回路、代表的にはダイオードなどを、接続端子とソース配線層（ゲート配線層）の間または画素部に設けてもよい。この場合、上記したＴＦＴと同様の工程で作製し、画素部のゲート配線層とダイオードのドレイン配線層又はソース配線層とを接続することにより、ダイオードとして動作させることができる。
【０２２５】
なお、実施の形態２乃至実施の形態１０のいずれをも本実施例に適用することができる。また、表示パネルとして実施例１及び実施例２において、液晶表示パネル及び発光表示パネルを例に挙げて説明したが、これに限られるものではなく、ＤＭＤ（Digital Micromirror Device；デジタルマイクロミラーデバイス）、ＰＤＰ（Plasma Display Panel；プラズマディスプレイパネル）、ＦＥＤ（Field Emission Display；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等のアクティブ型表示パネルに、本発明を適宜適用することができる。
【実施例３】
【０２２６】
上記実施例において適用可能な発光素子の形態を、図３６を用いて説明する。
【０２２７】
図３６（Ａ）は第１の画素電極１１を透光性の酸化物導電性材料で形成した例であり、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成している。その上に正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層した発光物質を含む層１６を設けている。第２の画素電極１７は、ＬｉＦやＭｇＡｇなどアルカリ金属又はアルカリ土類金属を含む第１の電極層３３とアルミニウムなどの金属材料で形成する第２の電極層３４で形成している。この構造の画素は、図中に矢印で示したように第１の画素電極１１側から光を放射することが可能となる。
【０２２８】
図３６（Ｂ）は第２の画素電極１７から光を放射する例を示し、第１の画素電極１１はアルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３５と、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２で形成している。その上に正孔注入層若しくは正孔輸送層４１、発光層４２、電子輸送層若しくは電子注入層４３を積層した発光物質を含む層１６を設けている。第２の画素電極１７は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第２の電極１７から光を放射することが可能となる。
【０２２９】
なお、図３６（Ａ）または図３６（Ｂ）の構造を有する発光素子において、両方向、即ち第１の電極及び第２の電極から光を放射する場合には、第１の画素電極１１に、透光性を有し且つ仕事関数の大きい導電層を用い、第２の画素電極１７に、透光性を有し且つ仕事関数の小さい導電層を用いる。代表的には、第１の画素電極１１を、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成し、第２の画素電極１７を、それぞれ１００ｎｍ以下の厚さのＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成すればよい。
【０２３０】
図３６（Ｃ）は第１の画素電極１１から光を放射する例を示し、かつ、発光物質を含む層を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第２の画素電極１７は、発光物質を含む層１６側から酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成する第２の電極層３２、アルミニウム、チタンなどの金属、又は該金属と化学量論的組成比以下の濃度で窒素を含む金属材料で形成する第１の電極層３５で形成している。第１の画素電極１１は、ＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成するが、いずれの層も１００ｎｍ以下の厚さとして光を透過可能な状態としておくことで、第１の画素電極１１から光を放射することが可能となる。
【０２３１】
図３６（Ｄ）は第２の画素電極１７から光を放射する例を示し、かつ、発光物質を含む層１６を電子輸送層若しくは電子注入層４３、発光層４２、正孔注入層若しくは正孔輸送層４１の順に積層した構成を示している。第１の画素電極１１は図３５（Ａ）の第２の画素電極１７と同様な構成とし、膜厚は発光物質を含む層で発光した光を反射可能な程度に厚く形成している。第２の画素電極１７は、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で構成している。この構造において、正孔注入層４１を無機物である金属酸化物（代表的には酸化モリブデン若しくは酸化バナジウム）で形成することにより、第２の電極層１７を形成する際に導入される酸素が供給されて正孔注入性が向上し、駆動電圧を低下させることができる。
【０２３２】
なお、図３６（Ｃ）または図３６（Ｄ）の構造を有する発光素子において、両方向、即ち第１の画素電極及び第２の画素電極から光を放射する場合には、第１の画素電極１１に、透光性を有し且つ仕事関数の小さい導電層を用い、第２の画素電極１７に、透光性を有し且つ仕事関数の大きい導電層を用いる。代表的には、第１の画素電極１１を、それぞれ１００ｎｍ以下の厚さのＬｉＦやＣａＦなどのアルカリ金属又はアルカリ土類金属を含む第３の電極層３３とアルミニウムなどの金属材料で形成する第４の電極層３４で形成し、第２の画素電極１７を、酸化珪素を１〜１５原子％の濃度で含む酸化物導電性材料で形成すればよい。
【実施例４】
【０２３３】
上記実施例で示す発光表示パネルの画素回路、及びその動作構成について、図３７を用いて説明する。発光表示パネルの動作構成は、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が電圧で規定されるのものと、電流で規定されるのものとがある。ビデオ信号が電圧によって規定されるものには、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が電流によって規定されるものには、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。本実施例では、ＣＶＣＶ動作をする画素を図３７（Ａ）及び（Ｂ）用いて説明する。また、ＣＶＣＣ動作をする画素を図３７（Ｃ）〜（Ｆ）を用いて説明する。
【０２３４】
図３７（Ａ）及び（Ｂ）に示す画素は、列方向に信号線３７１０及び電源線３７１１、行方向に走査線３７１４が配置される。また、スイッチング用ＴＦＴ３７０１、駆動用ＴＦＴ３７０３、容量素子３７０２及び発光素子３７０５を有する。
【０２３５】
なお、スイッチング用ＴＦＴ３７０１及び駆動用ＴＦＴ３７０３は、オンしているときは線形領域で動作する。また駆動用ＴＦＴ３７０３は発光素子３７０５に電圧を印加するか否かを制御する役目を有する。両ＴＦＴは同じ導電型を有していると作製工程上好ましく、本実施例ではｎチャネル型ＴＦＴとして形成する。また駆動用ＴＦＴ３７０３には、エンハンスメント型だけでなく、ディプリーション型のＴＦＴを用いてもよい。また、駆動用ＴＦＴ３７０３のチャネル幅Ｗとチャネルと長Ｌの比（Ｗ／Ｌ）は、ＴＦＴの移動度にもよるが１〜１０００であることが好ましい。Ｗ／Ｌが大きいほど、ＴＦＴの電気特性が向上する。
【０２３６】
図３７（Ａ）、（Ｂ）に示す画素において、ＴＦＴ３７０１は、画素に対するビデオ信号の入力を制御するものであり、ＴＦＴ３７０１がオンとなると、画素内にビデオ信号が入力される。すると、容量素子３７０２にそのビデオ信号の電圧が保持される。
【０２３７】
図３７（Ａ）において、電源線３７１１がＶｓｓで発光素子３７０５の対向電極がＶｄｄの場合、即ち図３６（Ｃ）及び（Ｄ）の場合、発光素子の対向電極は陽極であり、駆動用ＴＦＴ３７０３に接続される電極は陰極である。この場合、駆動用ＴＦＴ３７０３の特性バラツキによる輝度ムラを抑制することが可能である。
【０２３８】
図３７（Ａ）において、電源線３７１１がＶｄｄで発光素子３７０５の対向電極がＶｓｓの場合、即ち図３６（Ａ）及び（Ｂ）の場合、発光素子の対向電極は陰極であり、駆動用ＴＦＴ３７０３に接続される電極は陽極である。この場合、Ｖｄｄより電圧の高いビデオ信号を信号線３７１０に入力することにより、容量素子３７０２にそのビデオ信号の電圧が保持され、駆動用ＴＦＴ３７０３が線形領域で動作するので、ＴＦＴのバラツキによる輝度ムラを改善することが可能である。
【０２３９】
図３７（Ｂ）に示す画素は、ＴＦＴ３７０６と走査線３７１５を追加している以外は、図３７（Ａ）に示す画素構成と同じである。
【０２４０】
ＴＦＴ３７０６は、新たに配置された走査線３７１５によりオン又はオフが制御される。ＴＦＴ３７０６がオンとなると、容量素子３７０２に保持された電荷は放電し、ＴＦＴ３７０３がオフとなる。つまり、ＴＦＴ３７０６の配置により、強制的に発光素子３７０５に電流が流れない状態を作ることができる。そのためＴＦＴ３７０６を消去用ＴＦＴと呼ぶことができる。従って、図３７（Ｂ）の構成は、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができるため、発光のデューティ比を向上することが可能となる。
【０２４１】
上記動作構成を有する画素において、発光素子３７０５の電流値は、線形領域で動作する駆動用ＴＦＴ３７０３により決定することができる。上記構成により、ＴＦＴの特性のバラツキを抑制することが可能であり、ＴＦＴ特性のバラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
【０２４２】
次に、ＣＶＣＣ動作をする画素を図３７（Ｃ）〜（Ｆ）を用いて説明する。図３７（Ｃ）に示す画素は、図３７（Ａ）に示す画素構成に、電源線７１２、電流制御用ＴＦＴ３７０４が設けられている。
【０２４３】
図３７（Ｅ）に示す画素は、駆動用ＴＦＴ３７０３のゲート電極が、行方向に配置された電源線３７１２に接続される点が異なっており、それ以外は図３７（Ｃ）に示す画素と同じ構成である。つまり、図３７（Ｃ）、（Ｅ）に示す両画素は、同じ等価回路図を示す。しかしながら、列方向に電源線３７１２が配置される場合（図３７（Ｃ））と、行方向に電源線３７１２が配置される場合（図３７（Ｅ））とでは、各電源線は異なるレイヤーの導電層で形成される。ここでは、駆動用ＴＦＴ３７０３のゲート電極が接続される配線に注目し、これらを作製するレイヤーが異なることを表すために、図３７（Ｃ）、（Ｅ）として分けて記載する。
【０２４４】
なお、スイッチング用ＴＦＴ３７０１は線形領域で動作し、駆動用ＴＦＴ  ３７０３は飽和領域で動作する。また駆動用ＴＦＴ３７０３は発光素子３７０５に流れる電流値を制御する役目を有し、ＴＦＴ３７０４は飽和領域で動作し発光素子３７０５に対する電流の供給を制御する役目を有する。
【０２４５】
図３７（Ｄ）及び（Ｆ）示す画素はそれぞれ、図３７（Ｃ）及び（Ｅ）に示す画素に、消去用ＴＦＴ３７０６と走査線３７１５を追加している以外は、図３７（Ｃ）及び（Ｅ）に示す画素構成と同じである。
【０２４６】
なお、図３７（Ａ）及び（Ｂ）に示される画素でも、ＣＶＣＣ動作をすることは可能である。また、図３７（Ｃ）〜（Ｆ）に示される動作構成を有する画素は、図３７（Ａ）及び（Ｂ）と同様に、発光素子の電流の流れる方向によって、Ｖｄｄ及びＶｓｓを適宜変えることが可能である。
【０２４７】
上記構成を有する画素は、ＴＦＴ３７０４が線形領域で動作するために、ＴＦＴ３７０４のＶｇｓの僅かな変動は、発光素子３７０５の電流値に影響を及ぼさない。つまり、発光素子３７０５の電流値は、飽和領域で動作する駆動用ＴＦＴ３７０３により決定することができる。上記構成により、ＴＦＴの特性バラツキに起因した発光素子の輝度ムラを改善して、画質を向上させた表示装置を提供することができる。
【０２４８】
特に、非晶質半導体等を有する薄膜トランジスタを形成する場合、駆動用ＴＦＴの半導体層の面積を大きくすると、ＴＦＴのバラツキの低減が可能であるため好ましい。このため、図３７（Ａ）及び図３７（Ｂ）に示す画素は、ＴＦＴの数が少ないため開口率を増加させることが可能である。
【０２４９】
なお、容量素子３７０２を設けた構成を示したが、本発明はこれに限定されず、ビデオ信号を保持する容量がゲート容量などで、まかなうことが可能な場合には、容量素子３７０２を設けなくてもよい。
【０２５０】
また、非晶質半導体層で形成される薄膜トランジスタは、しきい値がシフトしやすいため、しきい値を補正する回路を画素内又は画素周辺に設けることが好ましい。
【０２５１】
このようなアクティブマトリクス型の発光装置は、画素密度が増えた場合、各画素にＴＦＴが設けられているため低電圧駆動でき、有利であると考えられている。一方、一列毎にＴＦＴが設けられるパッシブマトリクス型の発光装置を形成することもできる。パッシブマトリクス型の発光装置は、各画素にＴＦＴが設けられていないため、高開口率となる。
【０２５２】
また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
【０２５３】
以上のように、多様な画素回路を採用することができる。
【実施例５】
【０２５４】
本実施例では、上記実施例に示した表示パネルへの駆動回路（信号線駆動回路１４０２及び走査線駆動回路１４０３ａ、１４０３ｂ）の実装について、図９を用いて説明する。
【０２５５】
図９（Ａ）に示すように、画素部１４０１の周辺に信号線駆動回路１４０２、及び走査線駆動回路１４０３ａ、１４０３ｂを実装する。図９（Ａ）では、信号線駆動回路１４０２、及び走査線駆動回路１４０３ａ、１４０３ｂ等として、ＣＯＧ方式により、基板１４００上にＩＣチップ１４０５を実装する。そして、ＦＰＣ（フレキシブルプリントサーキット）１４０６を介して、ＩＣチップと外部回路とを接続する。
【０２５６】
また、図９（Ｂ）に示すように、ＳＡＳや結晶性半導体でＴＦＴを形成する場合、画素部１４０１と走査線駆動回路１４０３ａ、１４０３ｂ等を基板上に一体形成し、信号線駆動回路１４０２等を別途ＩＣチップとして実装する場合がある。図９（Ｂ）において、信号線駆動回路１４０２として、ＣＯＧ方式により、基板１４００上にＩＣチップ１４０５を実装する。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する。
【０２５７】
さらに、図９（Ｃ）に示すように、ＣＯＧ方式に代えて、ＴＡＢ方式により信号線駆動回路１４０２等を実装する場合がある。そして、ＦＰＣ１４０６を介して、ＩＣチップと外部回路とを接続する。図９（Ｃ）において、信号線駆動回路をＴＡＢ方式により実装しているが、走査線駆動回路をＴＡＢ方式により実装してもよい。
【０２５８】
ＩＣチップをＴＡＢ方式により実装すると、基板に対して画素部を大きく設けることができ、狭額縁化を達成することができる。
【０２５９】
ＩＣチップは、シリコンウェハを用いて形成するが、ＩＣチップの代わりにガラス基板上にＩＣを形成したＩＣ（以下、ドライバＩＣと表記する）を設けてもよい。ＩＣチップは、円形のシリコンウェハからＩＣチップを取り出すため、母体基板形状に制約がある。一方ドライバＩＣは、母体基板がガラスであり、形状に制約がないため、生産性を高めることができる。そのため、ドライバＩＣの形状寸法は自由に設定することができる。例えば、ドライバＩＣの長辺の長さを１５〜８０ｍｍとして形成すると、ＩＣチップを実装する場合と比較し、必要な数を減らすことができる。その結果、接続端子数を低減することができ、製造上の歩留まりを向上させることができる。
【０２６０】
ドライバＩＣは、基板上に形成された結晶質半導体を用いて形成することができ、結晶質半導体は連続発振型のレーザ光を照射することで形成するとよい。連続発振型のレーザ光を照射して得られる半導体層は、結晶欠陥が少なく、大粒径の結晶粒を有する。その結果、このような半導体層を有するトランジスタは、移動度や応答速度が良好となり、高速駆動が可能となり、ドライバＩＣに好適である。
【実施例６】
【０２６１】
本実施例では、上記実施例に示した表示パネルへの駆動回路（信号線駆動回路１４０２及び走査線駆動回路１４０３ａ、１４０３ｂ）の実装方法について、図１０を用いて説明する。この実装方法としては、異方性導電材を用いた接続方法やワイヤボンディング方式等を採用すればよく、その一例について図１０を用いて説明する。なお、本実施例では、信号線駆動回路１４０２及び走査線駆動回路１４０３ａ、１４０３ｂにドライバＩＣを用いた例を示す。ドライバＩＣの代わりに、適宜ＩＣチップを用いることができる。
【０２６２】
図１０（Ａ）はアクティブマトリクス基板１７０１に、ドライバＩＣ１７０３が異方性導電材を用いて実装された例を示す。アクティブマトリクス基板１７０１上には、ソース配線又はゲート配線等の各配線（図示しない。）と該配線の取り出し電極である電極パット１７０２ａ、１７０２ｂが形成されている。
【０２６３】
ドライバＩＣ１７０３表面には、接続端子１７０４ａ、１７０４ｂが設けられ、その周辺部には保護絶縁層１７０５が形成される。
【０２６４】
アクティブマトリクス基板１７０１上には、ドライバＩＣ１７０３が異方性導電接着剤１７０６で固定されており、接続端子１７０４ａ、１７０４ｂと電極パット１７０２ａ、１７０２ｂはそれぞれ、異方性導電接着剤中に含まれる導電性粒子１７０７で電気的に接続されている。異方性導電接着剤は、導電性粒子（粒径が数〜数百μｍ程度）を分散、含有する接着性樹脂であり、エポキシ樹脂、フェノール樹脂等が挙げられる。また、導電性粒子（粒径が数〜数百μｍ程度）は、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素の合金粒子で形成される。また、これらの元素の多層構造を有する粒子でも良い。さらには、樹脂粒子に金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素の合金がコーティングされた粒子でもよい。
【０２６５】
また、異方性導電接着剤の代わりに、ベースフィルム上にフィルム状に形成された異方性導電フィルムを転写して用いても良い。異方性導電フィルムも、異方性導電接着剤と同様の導電性粒子が分散されている。異方性導電接着剤１７０６中に混入された導電性粒子１７０７の大きさと密度を適したものとすることにより、このような形態でドライバＩＣをアクティブマトリクス基板に実装することができる。本実装方法は、図９（Ａ）及び図９（Ｂ）のドライバＩＣの実装方法に適している。
【０２６６】
図１０（Ｂ）は有機樹脂の収縮力を用いた実装方法の例であり、ドライバＩＣの接続端子表面にＴａやＴｉなどでバッファ層１７１１ａ、１７１１ｂを形成し、その上に無電解メッキ法などによりＡｕを約２０μｍ形成しバンプ１７１２ａ、１７１２ｂとする。ドライバＩＣとアクティブマトリクス基板との間に光硬化性絶縁樹脂１７１３を介在させ、光硬化して電極間を圧接して実装することができる。本実装方法は、図９（Ａ）及び図９（Ｂ）のドライバＩＣの実装方法に適している。
【０２６７】
また、図１０（Ｃ）で示すように、アクティブマトリクス基板１７０１にドライバＩＣ１７０３を接着剤１７２１で固定して、ワイヤ１７２２ａ、１７２２ｂによりＣＰＵの接続端子１７０４ａ、１７０４ｂとアクティブマトリクス基板上の電極パット１７０２ａ、１７０２ｂとを接続しても良い。そして有機樹脂１７２３で封止する。本実装方法は、図９（Ａ）及び図９（Ｂ）のドライバＩＣの実装方法に適している。
【０２６８】
また、図１０（Ｄ）で示すように、ＦＰＣ（Flexible printed circuit）１７３１上の配線１７３２と、導電性粒子１７０７を含有する異方性導電接着剤１７０６を介してドライバＩＣ１７０３を設けてもよい。この構成は、携帯端末等の筐体の大きさが限られた電子機器に用いる場合に大変有効である。本実装方法は、図９（Ｃ）のドライバＩＣの実装方法に適している。
【０２６９】
なお、ドライバＩＣの実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法、半田バンプを用いたリフロー処理を用いることができる。なお、リフロー処理を行う場合は、ドライバＩＣ又はアクティブマトリクス基板に用いられる基板が耐熱性の高いプラスチック、代表的にはポリイミド基板、ＨＴ基板（新日鐵化学社製）、極性基のついたノルボルネン樹脂からなるＡＲＴＯＮ（ＪＳＲ製）等を用いることが好ましい。
【実施例７】
【０２７０】
実施例６に示される発光表示パネルにおいて、半導体層をＳＡＳで形成することによって、図９（Ｂ）及び図９（Ｃ）に示すように、走査線側の駆動回路を基板１４００上に形成した場合の、駆動回路について説明する。
【０２７１】
図１４は、１〜１５ｃｍ2／Ｖ・ｓｅｃの電界効果移動度が得られるＳＡＳを使ったｎチャネル型のＴＦＴで構成する走査線側駆動回路のブロック図を示している。
【０２７２】
図１４において、１５００で示すブロックが１段分のサンプリングパルスを出力するパルス出力回路に相当し、シフトレジスタはｎ個のパルス出力回路により構成される。バッファ回路１５０１、１５０２の先に画素が接続される。
【０２７３】
図１５は、パルス出力回路１５００の具体的な構成を示したものであり、ｎチャネル型のＴＦＴ３６０１〜３６１３で回路が構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を８μｍとすると、チャネル幅は１０〜８０μｍの範囲で設定することができる。
【０２７４】
また、バッファ回路１５０１の具体的な構成を図１６に示す。バッファ回路も同様にｎチャネル型のＴＦＴ３６２１〜３６３６で構成されている。このとき、ＳＡＳを使ったｎチャネル型のＴＦＴの動作特性を考慮して、ＴＦＴのサイズを決定すれば良い。例えば、チャネル長を１０μｍとすると、チャネル幅は１０〜１８００μｍの範囲で設定することとなる。
【実施例８】
【０２７５】
本実施例では、表示モジュールについて説明する。ここでは、表示モジュールの一例として、液晶モジュールを、図２６を用いて示す。
【０２７６】
アクティブマトリクス基板１６０１と対向基板１６０２とが、シール材１６００により固着され、それらの間には画素部１６０３と液晶層１６０４とが設けられ表示領域を形成している。
【０２７７】
着色層１６０５は、カラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。アクティブマトリクス基板１６０１と対向基板１６０２との外側には、偏光板１６０６、１６０７が配設されている。また、偏光板１６０６の表面には、保護層１６１６が形成されており、外部からの衝撃を緩和している。
【０２７８】
アクティブマトリクス基板１６０１に設けられた接続端子１６０８には、ＦＰＣ１６０９を介して配線基板１６１０が接続されている。ＦＰＣには画素駆動回路（ＩＣチップ、ドライバＩＣ等）１６１１が設けられ、配線基板１６１０には、コントロール回路や電源回路などの外部回路１６１２が組み込まれている。
【０２７９】
冷陰極管１６１３、反射板１６１４、及び光学フィルム１６１５はバックライトユニットであり、これらが光源となって液晶表示パネルへ光を投射する。液晶パネル、光源、配線基板、ＦＰＣ等は、ベゼル１６１７で保持及び保護されている。
【０２８０】
なお、実施の形態１乃至実施の形態９のいずれをも本実施例に適用することができる。
【実施例９】
【０２８１】
本実施例では、表示モジュールの一例として、発光表示モジュールの断面図を、図３５を用いて示す。
【０２８２】
図３５（Ａ）は、アクティブマトリクス基板１２０１と対向基板１２０２とが、シール材１２００により固着された発光表示モジュールの断面を示しており、これらの間には画素部１２０３とが設けられた表示領域を形成している。
【０２８３】
対向基板１２０２と、画素部１２０３との間には、空間１２０４が形成される。空間には、不活性ガス、例えば窒素ガスを充填したり、吸水性の高い材料を有する透光性樹脂を形成して、さらに水分や酸素の侵入の防止を高めることができる。透光性を有する樹脂により、発光素子からの光が対向基板側へ出射される場合であっても、透過率を低減することなく形成することができる。
【０２８４】
また、コントランスを高めるため、モジュールの少なくとも画素部に偏光板、又は円偏光板（偏光板、１／４λ板及び１／２λ板）を備えるとよい。対向基板１２０２側から表示を認識する場合、対向基板１２０２から順に、１／４λ板及び１／２λ板１２０５、偏光板１２０６を設けるとよい。さらに偏光板上に反射防止層を設けてもよい。
【０２８５】
また、対向基板１２０２及びアクティブマトリクス基板１２０１の両方から表示を認識する場合、アクティブマトリクス基板の表面にも同様に、１／４λ板及び１／２λ板、偏光板を設けるとよい。
【０２８６】
アクティブマトリクス基板１２０１に設けられた接続端子１２０８には、ＦＰＣ１２０９を介して配線基板１２１０が接続されている。ＦＰＣ又は接続配線には画素駆動回路（ＩＣチップ、ドライバＩＣ等）１２１１が設けられ、配線基板１２１０には、コントロール回路や電源回路などの外部回路１２１２が組み込まれている。
【０２８７】
また、図３５（Ｂ）に示すように、画素部１２０３と偏光板の間、又は画素部と円偏光板の間に着色層１２０７を設けることができる。この場合、画素部に白色発光が可能な発光素子を設け、ＲＧＢを示す着色層を別途設けることでフルカラー表示することができる。また、画素部に青色発光が可能な発光素子を設け、色変換層などを別途設けることによってフルカラー表示することができる。また、各画素部、赤色、緑色、青色の発光を示す発光素子を形成し、且つ着色層を用いることもできる。このような表示モジュールは、各ＲＢＧの色純度が高く、高精細な表示が可能となる。
【０２８８】
図３５（Ｃ）においては、図３５（Ａ）と異なり、対向基板を用いずフィルム又は樹脂等の保護層１２２１を用いてアクティブマトリクス基板及び発光素子を封止する場合を示す。画素部１２０３の第２の画素電極を覆って、保護層１２２１が設けられている。第２の保護層として、エポキシ樹脂、ウレタン樹脂、又はシリコーン樹脂等の有機材料を用いることができる。また第２の保護層は、液滴吐出法によりポリマー材料を滴下して形成してもよい。本実施の形態では、ディスペンサを用いてエポキシ樹脂を吐出し、乾燥させる。さらに保護層上に、対向基板を設けてもよい。その他の構成は、図３５（Ａ）と同様である。
【０２８９】
このように対向基板を用いず封止すると、表示装置の軽量化、小型化、薄膜化を向上させることができる。
【０２９０】
本実施例のモジュールは、配線基板１２１０がＦＰＣ１２０９を用いて実装されているが、必ずしもこの構成に限定されない。ＣＯＧ(Chip on Glass)方式を用い、画素駆動回
路１２１１、外部回路１２１２を直接基板上に実装させるようにしてもよい。
【０２９１】
なお、実施の形態１乃至実施の形態９のいずれをも本実施例に適用することができる。また、表示モジュールとして液晶表示モジュール及び発光表示モジュールの例を示したが、これに限られるものではなく、ＤＭＤ（Digital Micromirror Device；デジタルマイクロミラーデバイス）、ＰＤＰ（Plasma Display Panel；プラズマディスプレイパネル）、ＦＥＤ（Field Emission Display；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の表示モジュールに適宜適用することができる。
【実施例１０】
【０２９２】
本実施例では、上記実施例で示す表示パネルの乾燥剤について、図２４を用いて説明する。
【０２９３】
図２４（Ａ）は、表示パネルの表面図であり、図２４（Ｂ）は、図２４（Ａ）の（Ａ）−（Ｂ）における断面図、図２４（Ｃ）は図２４（Ａ）の（Ｃ）−（Ｄ）における断面図を示す。
【０２９４】
図２４（Ａ）に示すように、アクティブマトリクス基板１８００と対向基板１８０１とが、シール材１８０２によって封止されている。アクティブマトリクス基板と対向基板との間には、画素領域が設けられている。画素領域には、ソース配線１８０５及びゲート配線１８０６が交差する領域において、画素１８０７が形成されている。画素領域とシール材１８０２との間には、乾燥剤１８０４が設けられている。また、画素領域において、ゲート配線又はソース配線、上に乾燥剤１８１４が設けられている。なお、ここは、ゲート配線上に乾燥剤１８１４を設けているが、ゲート配線及びソース配線上に設けることもできる。
【０２９５】
乾燥剤１８０４としては、酸化カルシウム（ＣａＯ）や酸化バリウム（ＢａＯ）等のようなアルカリ土類金属の酸化物のような化学吸着によって水（Ｈ2Ｏ）を吸着する物質を用いるのが好ましい。但し、これに限らずゼオライトやシリカゲル等の物理吸着によって水を吸着する物質を用いても構わない。
【０２９６】
また、乾燥剤を、透湿性の高い樹脂に粒状の物質として含まれた状態で基板に固定することができる。ここで、透湿性の高い樹脂としては、例えば、エステルアクリレート、エーテルアクリレート、エステルウレタンアクリレート、エーテルウレタンアクリレート、ブタジエンウレタンアクリレート、特殊ウレタンアクリレート、エポキシアクリレート、アミノ樹脂アクリレート、アクリル樹脂アクリレート等のアクリル樹脂を用いることができる。この他、ビスフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、フェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリシジルアミン系樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。また、この他の物質を用いても構わない。また、例えばシロキサン等の無機物等を用いてもよい。
【０２９７】
さらに、吸水性を有する物質としては、化学吸着によって水を吸着することのできる分子を有機溶媒中に混合した溶液を固化させたもの等を用いることができる。
【０２９８】
なお、上記のような透湿性の高い樹脂若しくは無機物としては、シール材として用いる物質よりも透湿性の高い物質を選択することが好ましい。
【０２９９】
以上のような、本発明の発光装置では、外部から発光装置内部に混入した水を、当該水が発光素子が形成された領域に至る前に吸水することができる。その結果、水に起因した画素に設けられた素子、代表的には発光素子の劣化を抑制することができる。
【０３００】
図２４（Ｂ）に示すように、表示パネルの周辺部において、乾燥剤１８０４はシール材１８０２と画素領域１８０３の間に設けられている。また、対向基板又はアクティブマトリクス基板に凹部を設け、そこに乾燥剤１８０４を設けることにより、表示パネルを薄型化することが可能となる。
【０３０１】
また、図２４（Ｃ）に示すように、画素１８０７においては、表示素子を駆動する半導体素子の一部である半導体領域１８１１、ゲート配線１８０６、ソース配線１８０５、及び画素電極１８１２が形成されている。表示パネルの画素部において、乾燥剤１８０４は、対向基板においてゲート配線１８０６と重畳する領域に設けられている。ソース配線と比較して、ゲート配線の幅は２〜４倍であるため、非表示領域であるゲート配線１８０６上に乾燥剤１８１４を設けることにより、開口率を低下せず、かつ表示素子への水分の侵入及びそれに起因する劣化を抑制することができる。また、対向基板に凹部を設け、そこに乾燥剤を設けることにより、表示パネルを薄型化することが可能である。
【実施例１１】
【０３０２】
本発明により、オフ電流を低減することが可能で、信頼性の高い半導体素子を高集積した回路、代表的には、信号線駆動回路、コントローラ、ＣＰＵ、音声処理回路のコンバータ、電源回路、送受信回路、メモリ、音声処理回路のアンプ等の半導体装置を形成することができる。さらには、ＭＰＵ（マイクロコンピュータ）、メモリ、Ｉ／Ｏインターフェースなどひとつのシステム（機能回路）を構成する回路がモノリシックに搭載され、高速化、高信頼性、低消費電力化が可能なシステムオンチップを、低コストで形成することができる。
【実施例１２】
【０３０３】
上記実施例に示される半導体装置を筺体に組み込むことによって様々な電子機器を作製することができる。電子機器としては、テレビジョン装置、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。ここでは、これらの電子機器の代表例としてテレビジョン装置を及びそのブロック図をそれぞれ図１１及び図１２に、デジタルカメラを図１３に示す。
【０３０４】
図１１は、アナログのテレビジョン放送を受信するテレビジョン装置の一般的な構成を示す図である。図１１において、アンテナ１１０１で受信されたテレビ放送用の電波は、チューナ１１０２に入力される。チューナ１１０２は、アンテナ１１０１より入力された高周波テレビ信号を希望受信周波数に応じて制御された局部発振周波数の信号と混合することにより、中間周波数（ＩＦ）信号を生成して出力する。
【０３０５】
チューナ１１０２により取り出されたＩＦ信号は、中間周波数増幅器（ＩＦアンプ）１１０３により必要な電圧まで増幅された後、映像検波回路１１０４によって映像検波されると共に、音声検波回路１１０５によって音声検波される。映像検波回路１１０４により出力された映像信号は、映像系処理回路１１０６により、輝度信号と色信号とに分離され、さらに所定の映像信号処理が施されて映像信号となり、本発明の半導体装置である表示装置、代表的には液晶表示装置、発光表示装置、ＤＭＤ（Digital Micromirror Device；デジタルマイクロミラーデバイス）、ＰＤＰ（Plasma Display Panel；プラズマディスプレイパネル）、ＦＥＤ（Field Emission Display；フィールドエミッションディスプレイ）、電気泳動表示装置（電子ペーパー）等の映像系出力部１１０８に出力される。なお、表示装置に液晶表示装置を用いたものは、液晶テレビジョンとなり、発光表示装置を用いたものはＥＬテレビジョンとなる。また、他の表示装置を用いた場合も同様である。
【０３０６】
また、音声検波回路１１０５により出力された信号は、音声系処理回路１１０７により、ＦＭ復調などの処理が施されて音声信号となり、適宜増幅されてスピーカ等の音声系出力部１１０９に出力される。
【０３０７】
なお、本発明を用いたテレビジョン装置は、ＶＨＦ帯やＵＨＦ帯などの地上波放送、ケーブル放送、又はＢＳ放送などのアナログ放送に対応するものに限らず、地上波デジタル放送、ケーブルデジタル放送、又はＢＳデジタル放送に対応するものであっても良い。
【０３０８】
図１２はテレビジョン装置を前面方向から見た斜視図であり、筐体１１５１、表示部１１５２、スピーカ部１１５３、操作部１１５４、ビデオ入力端子１１５５等を含む。また、図１１に示すような構成となっている。
【０３０９】
表示部１１５２は、図１１の映像系出力部１１０８の一例であり、ここで映像を表示する。
【０３１０】
スピーカ部１１５３は、図１１の音声系出力部の一例であり、ここで音声を出力する。
【０３１１】
操作部１１５４は、電源スイッチ、ボリュームスイッチ、選局スイッチ、チューナースイッチ、選択スイッチ等が設けられており、該ボタンの押下によりテレビジョン装置の電源のＯＮ／ＯＦＦ、映像の選択、音声の調整、及びチューナの選択等を行う。なお、図示していないが、リモートコントローラ型操作部によって、上記の選択を行うことも可能である。
【０３１２】
ビデオ入力端子１１５５は、ＶＴＲ、ＤＶＤ、ゲーム機等の外部からの映像信号をテレビジョン装置に入力する端子である。
【０３１３】
本実施例で示されるテレビジョン装置を壁掛け用テレビジョン装置の場合、本体背面に壁掛け用の部位が設けられている。
【０３１４】
テレビジョン装置の表示部に本発明の半導体装置の一例である表示装置を用いることにより、コントラストが高く、高精細なテレビジョン装置を、低コストで、スループットや歩留まり高く作製することができる。また、テレビジョン装置の映像検波回路、映像処理回路、音声検波回路、音声処理回路を制御するＣＰＵに本発明の半導体装置を用いることにより、低コストで、スループットや歩留まり高くテレビジョン装置を作製することができる。このため、壁掛けテレビジョン装置、鉄道の駅や空港などにおける情報表示板や、街頭における広告表示板など特に大面積の表示媒体として様々な用途に適用することができる。
【０３１５】
図１３（Ａ）及び図１３（Ｂ）は、デジタルカメラの一例を示す図である。図１３(Ａ)は、デジタルカメラの前面方向から見た斜視図、図１３（Ｂ）は、後面方向から見た斜視図である。図１３（Ａ）において、デジタルカメラには、リリースボタン１３０１、メインスイッチ１３０２、ファインダー窓１３０３、フラッシュ１３０４、レンズ１３０５、鏡胴１３０６、筺体１３０７が備えられている。
【０３１６】
また、図１３（Ｂ）において、ファインダー接眼窓１３１１、モニター１３１２、操作ボタン１３１３が備えられている。
【０３１７】
リリースボタン１３０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
【０３１８】
メインスイッチ１３０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。
【０３１９】
ファインダー窓１３０３は、デジタルカメラの前面のレンズ１３０５の上部に配置されており、図１３（Ｂ）に示すファインダー接眼窓１３１１から撮影する範囲やピントの位置を確認するための装置である。
【０３２０】
フラッシュ１３０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。
【０３２１】
レンズ１３０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Charge Coupled Device）等の撮像
素子が設けられている。
【０３２２】
鏡胴１３０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ１３０５を手前に移動させる。また、携帯時は、レンズ１３０５を沈胴させてコンパクトにする。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体１３０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
【０３２３】
ファインダー接眼窓１３１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
【０３２４】
操作ボタン１３１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
【０３２５】
本発明の半導体装置の一実施例である表示装置をモニターに用いることにより、コントラストが高く、高精細なデジタルカメラを、低コストで、スループットや歩留まり高く作製することが可能である。また、各種機能ボタン、メインスイッチ、リレーズボタン等の操作入力を受けて関連した処理を行うＣＰＵ、自動焦点動作及び自動焦点調整動作を行う回路、ストロボ発光の駆動制御、ＣＣＤの駆動を制御するタイミング制御回路、ＣＣＤ等の撮像素子によって光電変換された信号から画像信号を生成する撮像回路、撮像回路で生成された画像信号をデジタル信号に変換するＡ／Ｄ変換回路、メモリへの画像データの書き込み及び画像データの読み出しを行うメモリインターフェース等の各回路を制御するＣＰＵ等に本発明の半導体装置を用いることにより、低コストで、スループットや歩留まり高くデジタルカメラを作製することが可能である。
【図面の簡単な説明】
【０３２６】
【図１】本発明に係る半導体装置の作製工程を説明する断面図。
【図２】本発明に係る半導体装置の作製工程を説明する断面図。
【図３】本発明に係る半導体装置の第１の導電層の構造を説明する断面図。
【図４】本発明に係る半導体装置の第１の絶縁層の構造を説明する断面図。
【図５】本発明に係る半導体装置の作製工程を説明する断面図。
【図６】本発明に係る半導体装置の作製工程を説明する断面図。
【図７】本発明に係る半導体装置の構造を説明する断面図。
【図８】本発明に適用することのできる液滴吐出装置の構成を説明する図。
【図９】本発明に係る表示装置の駆動回路の実装方法を説明する上面図。
【図１０】本発明に係る表示装置の駆動回路の実装方法を説明する断面図。
【図１１】電子機器の構成を説明するブロック図。
【図１２】電子機器の一例を説明する図。
【図１３】電子機器の一例を説明する図。
【図１４】本発明に係る液晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を示す図。
【図１５】本発明に係る液晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を示す図（シフトレジスタ回路）。
【図１６】本発明に係る液晶表示パネルにおいて走査線側駆動回路をＴＦＴで形成する場合の回路構成を示す図（バッファ回路）。
【図１７】本発明に係る半導体装置の作製工程を説明する断面図。
【図１８】本発明に係る半導体装置の作製工程を説明する断面図。
【図１９】本発明に係る半導体装置の作製工程を説明する断面図。
【図２０】本発明に係る半導体装置の作製工程を説明する上面図。
【図２１】本発明に係る半導体装置の作製工程を説明する上面図。
【図２２】本発明に係る半導体装置の作製工程を説明する上面図。
【図２３】本発明に係る半導体装置の作製工程を説明する上面図。
【図２４】本発明の発光表示パネルの構成を説明する上面図及び断面図
【図２５】本発明に適用することのできる液晶滴下方法を説明する図。
【図２６】本発明に係る液晶表示モジュールの構成を説明する図。
【図２７】本発明に係る半導体装置の作製工程を説明する断面図。
【図２８】本発明に係る半導体装置の作製工程を説明する断面図。
【図２９】本発明に係る半導体装置の作製工程を説明する断面図。
【図３０】本発明に係る半導体装置の作製工程を説明する断面図。
【図３１】本発明に係る半導体装置の作製工程を説明する上面図。
【図３２】本発明に係る半導体装置の作製工程を説明する上面図。
【図３３】本発明に係る半導体装置の作製工程を説明する上面図。
【図３４】本発明に係る半導体装置の作製工程を説明する上面図。
【図３５】本発明に係る発光表示モジュールの構成を説明する図。
【図３６】本発明に適用可能な発光素子の形態を説明する図。
【図３７】本発明の発光表示パネルに適用できる画素の構成を説明する断面図。
【図３８】本発明に係る半導体装置の構造を説明する表面図。
【図３９】本発明に係る半導体装置の構造を説明する断面図。
【図１】
0004785396.tif 000002
【図２】
0004785396.tif 000003
【図３】
0004785396.tif 000004
【図４】
0004785396.tif 000005
【図５】
0004785396.tif 000006
【図６】
0004785396.tif 000007
【図７】
0004785396.tif 000008
【図８】
0004785396.tif 000009
【図９】
0004785396.tif 000010
【図１０】
0004785396.tif 000011
【図１１】
0004785396.tif 000012
【図１２】
0004785396.tif 000013
【図１３】
0004785396.tif 000014
【図１４】
0004785396.tif 000015
【図１５】
0004785396.tif 000016
【図１６】
0004785396.tif 000017
【図１７】
0004785396.tif 000018
【図１８】
0004785396.tif 000019
【図１９】
0004785396.tif 000020
【図２０】
0004785396.tif 000021
【図２１】
0004785396.tif 000022
【図２２】
0004785396.tif 000023
【図２３】
0004785396.tif 000024
【図２４】
0004785396.tif 000025
【図２５】
0004785396.tif 000026
【図２６】
0004785396.tif 000027
【図２７】
0004785396.tif 000028
【図２８】
0004785396.tif 000029
【図２９】
0004785396.tif 000030
【図３０】
0004785396.tif 000031
【図３１】
0004785396.tif 000032
【図３２】
0004785396.tif 000033
【図３３】
0004785396.tif 000034
【図３４】
0004785396.tif 000035
【図３５】
0004785396.tif 000036
【図３６】
0004785396.tif 000037
【図３７】
0004785396.tif 000038
【図３８】
0004785396.tif 000039
【図３９】
0004785396.tif 000040