(57)【特許請求の範囲】
【請求項１】
孔および溝よりなる群から選ばれた構造が形成されているシリコン単結晶と、
前記構造に形成されている半導体層とを備え、
前記構造は、前記シリコン単結晶の主面と異なる斜面を有しており、
前記斜面には、前記シリコン単結晶の（１１１）面が現れており、
前記半導体層は、前記斜面上に形成されており、かつ
前記半導体層は、式ＩｎxＧａyＡｌzＮ（式中、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される窒化物の結晶からなる、光半導体素子。
【請求項２】
前記構造は前記シリコン単結晶のエッチングにより形成されたものであり、かつ
前記斜面には前記エッチングによるファセット面が現れている、請求項１に記載の光半導体素子。
【請求項３】
前記シリコン単結晶の主表面には（００１）面が現れている、請求項１または２に記載の光半導体素子。
【請求項４】
前記半導体層はｐｎ接合を有し、かつ
前記半導体層は発光素子または光検知素子として動作するものである、請求項１〜３のいずれか１項に記載の光半導体素子。
【請求項５】
前記半導体層のファセット面と前記シリコン単結晶の主表面とのなす角度は０〜１０°であり、かつ
前記半導体層のファセット面を光の窓として利用する、請求項１〜４のいずれか１項に記載の光半導体素子。
【請求項６】
前記構造は、前記シリコン単結晶に複数形成されており、それぞれの構造に前記半導体層が形成されている、請求項１〜５のいずれか１項に記載の光半導体素子。
【請求項７】
シリコン単結晶およびその上に形成された窒化物半導体を備える光半導体素子の製造方法であって、
前記シリコン単結晶において、前記シリコン単結晶の主表面に前記シリコン単結晶の（１１１）面を露出させる工程、および
前記露出させられた結晶面上に、式ＩｎxＧａyＡｌzＮ（式中、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される窒化物半導体の結晶をエピタキシャル成長させる工程
を備え、前記シリコン単結晶の主表面には（００１）面が現れており、かつ前記露出させられた結晶面は（１１１）面であることを特徴とする、光半導体素子の製造方法。
【請求項８】
前記露出工程は、前記シリコン単結晶をマスク材料で部分的に覆う工程、および前記マスク材料で覆われていない前記シリコン単結晶の部分をエッチングする工程を備える、請求項７に記載の光半導体素子の製造方法。
【請求項９】
前記露出させられた結晶面は前記エッチングにより現れたファセット面である、請求項８に記載の光半導体素子の製造方法。
【請求項１０】
前記マスク材料で覆われていない前記シリコン単結晶の部分は、方形の表面を有する領域であり、
前記方形の一辺は、前記シリコン単結晶の＜１１０＞軸に平行であり、かつ
前記エッチング工程において孔が形成される、請求項８または９に記載の光半導体素子の製造方法。
【請求項１１】
前記マスク材料で覆われていない前記シリコン単結晶の部分は、円形の表面を有する領域であり、かつ
前記エッチング工程において正方形を開口とするピラミッド形状の孔が形成される、請求項８または９に記載の光半導体素子の製造方法。
【請求項１２】
前記マスク材料で覆われていない前記半導体シリコン単結晶の部分は、帯状の表面を有する領域であり、
前記帯状の表面の幅方向は、前記シリコン単結晶の＜１１０＞軸に平行であり、かつ
前記エッチング工程において溝が形成される、請求項８または９に記載の光半導体素子の製造方法。
【請求項１３】
前記マスクで覆われていない前記シリコン単結晶の部分は、互いに隔てられて複数設けられる、請求項８〜１２のいずれか１項に記載の製造方法。
【請求項１４】
前記マスクで覆われていない複数の部分は、マトリクス状またはストライプ状に配置される、請求項１３に記載の光半導体素子の製造方法。
【請求項１５】
前記マスクで覆われていない前記複数の部分をエッチングし、それぞれの部分で露出させられた結晶面上に異なる窒化物半導体の結晶を成長させて、異なる半導体素子を製造する、請求項１３または１４に記載の光半導体素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般式ＩｎxＧａyＡｌzＮ（式中、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される化合物半導体を使用した半導体素子およびその製造方法に関し、特に発光ダイオ−ド等の発光素子を複数個シリコン基板上に形成した集積型光半導体素子およびその製造方法に関する。
【０００２】
【従来の技術】
式ＩｎxＧａyＡｌzＮ（式中、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系半導体は、紫外線から黄色領域にわたる発光素子や光検知器などの光デバイスに用いられている。この材料による青色発光ダイオードあるいは緑色発光ダイオードを用いるフラットパネルディスプレイは、あらかじめ個別に作製された素子を他の適当な構造物上に複数個を並べることによって作製されている。発光ダイオ−ド、レ−ザダイオ−ド、あるいは紫外線検出器などは、通常、サファイヤ基板上に形成された上記化合物半導体からなる、組成が異なる（ｘ、ｙ、ｚの値が異なる）複数の薄膜の積層構造を有している。これまで実用化された素子はすべて個別素子である。そのような個別素子は、たとえば、大きなサファイヤ基板上に作製したダイオ−ドを所要の大きさに切断し、電極を設けるなどのプロセスを経て得られる。これまで上記一般式を有する化合物半導体がサファイヤ基板上に形成されてきたのは、適当な基板が他に見つからなかったためである。
【０００３】
シリコンを用いた半導体集積回路は単一基板上に複数の素子をモノリシックに集積して搭載し、その特性を向上させていることは周知の事実である。シリコン基板上に化合物半導体を結晶成長させ、光素子を作製することができると、光通信等の光技術の高度化に貢献することが期待されている。このような技術の確立の試みは古くから行われているが成功した実例は見あたらない。その主な理由は、光半導体として多用される化合物半導体とシリコンは、格子定数や物性が大きく異なり、シリコン基板上で実用に耐えうる良質な化合物半導体結晶を得る方法が見出されていないことである。たとえば、シリコン基板上に成長させたＧａＡｓはクラックが入り素子作製に適さない。
【０００４】
式ＩｎxＧａyＡｌzＮ（式中、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系半導体に関し、基板の主表面を適当なマスクで部分的に覆い、マスクで覆われていない基板の微小な領域に選択的にクラックを含まない良質な結晶を作製することができる。臨界膜厚（通常は０．５ミクロン程度）以上の厚さで窒化物半導体層を形成する場合、微小領域の大きさが１００ミクロンないし２００ミクロン以下であれば、クラックが発生しにくいが、それを超えるとクラックが発生する。また、上記式で表される化合物半導体の結晶成長において、緩衝層を使用すれば、基板との格子定数の整合などの制約条件が大幅に緩和され、得られる結晶の品質が向上する。たとえば、格子欠陥密度が１ないし２桁減少する。このように格子欠陥の少ない窒化物系半導体からなる微細なダイオードを単一基板上に並べることができれば、集積型のダイオードアレイを実現することが可能になる。しかし、そのようなダイオード配列を実現した例は無い。微細で良質な単結晶の配列を単一基板上に作製する方法は見出されていない。
【０００５】
【発明が解決しようとする課題】
本発明の一つの目的は、シリコン基板上に形成された良質の窒化物結晶からなる半導体素子を提供することである。
【０００６】
本発明のもう一つの目的は、シリコン基板上に良質の窒化物半導体結晶を形成できる新規な方法を提供することである。
【０００７】
本発明のさらなる目的は、結晶方位と大きさの定まった窒化物半導体単結晶をシリコン基板上に選択的にエピタキシャル成長させることができる方法を提供することである。
【０００８】
本発明のさらなる目的は、複数の窒化物半導体素子がシリコン基板上に配列された、光素子として利用可能なダイオードアレイを提供することである。
【０００９】
本発明のさらなる目的は、所定のパターンで複数の窒化物半導体素子がシリコン基板上に配列した装置の製造方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明により半導体素子が提供され、該素子は、孔および溝よりなる群から選ばれた構造が形成されているシリコン単結晶と、該構造に形成されている半導体層とを備える。そこにおいて、該構造は、シリコン単結晶の主面と異なる斜面を有しており、該斜面には、主表面に現れる結晶面と異なる結晶面が現れており、半導体層は、該斜面上に形成されており、かつ式ＩｎxＧａyＡｌzＮ（式中、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される窒化物の結晶からなる。
【００１１】
本発明による素子において、孔または溝はシリコン単結晶のエッチングにより形成されたものとすることができる。典型的に、孔または溝の斜面にはエッチングによるファセット面が現れている。
【００１２】
本発明の好ましい態様において、シリコン単結晶の主表面には（００１）面が現れており、かつ該斜面にはシリコン単結晶の（１１１）面が現れている。窒化物の結晶のｃ軸は、該斜面に略垂直に配向していることが好ましい。
【００１３】
本発明による素子において、シリコン単結晶に形成された孔は角錐状とすることができる。好ましくは、方形の開口を有する角錐状の孔を形成することができ、かつ該方形の一辺は、シリコン単結晶の＜１１０＞軸に略平行であることが好ましい。
【００１４】
本発明による素子において、シリコン単結晶に形成された溝はＶ字形状とすることができる。Ｖ字形状の溝（Ｖ溝）の開口の幅方向は、シリコン単結晶の＜１１０＞軸に略平行であることが好ましい。
【００１５】
本発明による素子において、シリコン単結晶は、平坦な底面を有する孔または溝を有してもよい。そのような孔または溝の斜面に半導体層を設けることができる。
【００１６】
典型的に、半導体層はｐｎ接合を有し、かつ半導体層は発光素子または光検知素子として動作するものである。また、本発明による素子は、半導体層に接合する金属層を備えることができる。典型的に、金属層に接合する半導体層は光検知素子として動作することができる。
【００１７】
本発明による素子において、半導体層のファセット面とシリコン単結晶の主表面とのなす角度は０〜１０°とすることができる。そのようなファセット面は、光の窓として利用することができる。
【００１８】
本発明において、孔または溝は、シリコン単結晶に複数形成することができ、それぞれの孔または溝に半導体層を形成することができる。
【００１９】
本発明により、シリコン単結晶およびその上に形成された窒化物半導体を備える半導体素子の製造方法が提供され、該製造方法は、シリコン単結晶において、シリコン単結晶の主表面に現れる結晶面とは異なる結晶面を露出させる工程、および露出させられた結晶面上に、式ＩｎxＧａyＡｌzＮ（式中、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される窒化物半導体の結晶をエピタキシャル成長させる工程を備える。
【００２０】
本発明による製造方法において、露出工程は、シリコン単結晶をマスク材料で部分的に覆う工程、および該マスク材料で覆われていないシリコン単結晶の部分をエッチングする工程を備える。典型的に、露出させられた結晶面はエッチングにより現れたファセット面である。
【００２１】
本発明の好ましい態様において、シリコン単結晶の主表面には（００１）面が現れており、かつ露出させられた結晶面は（１１１）面である。
【００２２】
該マスク材料で覆われていないシリコン単結晶の部分は、方形の表面を有する領域とすることができる。該方形の一辺は、シリコン単結晶の＜１１０＞軸に平行であることが好ましい。この場合、エッチング工程において孔を形成することができる。
【００２３】
該マスク材料で覆われていないシリコン単結晶の部分は、円形の表面を有する領域とすることができ、エッチング工程において孔を形成することができる。
【００２４】
該マスク材料で覆われていない半導体シリコン単結晶の部分は、帯状の表面を有する領域としてもよい。帯状の表面の幅方向は、シリコン単結晶の＜１１０＞軸に平行であることが好ましい。この場合、エッチング工程において溝を形成することができる。
【００２５】
本発明による製造方法において、マスクで覆われていないシリコン単結晶の部分は、互いに隔てられて複数設けることができる。たとえば、マスクで覆われていない複数の部分は、マトリクス状またはストライプ状に配置される。マスクで覆われていない複数の部分をエッチングし、それぞれの部分で露出させられた結晶面上に異なる窒化物半導体の結晶を成長させて、異なる半導体素子を製造することができる。
【００２６】
本発明による製造方法において、マスク材料は、エッチングならびに窒化物半導体の成長温度および成長雰囲気に耐える材料であることが好ましい。さらに、該マスク材料は、その上での窒化物半導体結晶の成長が阻害されるような材料であることが好ましい。たとえば、該マスク材料は、タングステンを含む高融点金属類、タングステン化合物を含む高融点金属の化合物類、ならびにシリコン窒化物およびシリコン酸化物を含む無機絶縁材料よりなる群から選ばれる。
【００２７】
【発明の実施の形態】
図１に本発明による半導体素子の一例を示す。半導体素子１０は、シリコン単結晶基板１１、その上の形成された窒化物半導体層１２を有する。典型的に、半導体素子１０は一対の電極１３ａおよび１３ｂを有する。電極１３ａは層１２上に形成され、電極１３ｂは基板１１の裏面に形成されている。半導体層１２は、基板１１に形成された孔または溝の構造１４内に設けられている。構造１４が孔である場合、該孔は図２に示すような角錐形とすることができる。図２に示す孔２４ａは、方形、好ましくは正方形の開口２５を有する。一方、構造１４が溝である場合、該溝は図３に示すようなＶ溝とすることができる。いずれの場合でも、構造１４は、基板１１の主面１１ａと異なる斜面１１ｂを有する。典型的に、半導体層１２は一対の斜面１１ｂ上に形成されている。斜面１１ｂには、基板１１の主表面１１ａに現れている結晶面と異なる結晶面が現れている。たとえば、主表面１１ａに現れる結晶面が（００１）面のとき、斜面１１ｂに現れる好ましい結晶面は（１１１）面である。
【００２８】
図４に本発明による半導体素子のもう一つの例を示す。半導体素子４０は、シリコン単結晶基板４１、その上の形成された窒化物半導体層４２を有する。半導体層４２上に電極４３ａが形成され、基板４１の裏面に電極４３ｂが形成されている。半導体層４２は、基板４１に形成された孔または溝の構造４４内に設けられている。構造４４は、底部に平らな部分（テラス部）を有する。構造４４が孔である場合、該孔は、たとえば、図５に示すような角錐台とすることができる。図５に示す孔５４は、方形、好ましくは正方形の開口５５を有する。一方、構造４４が溝である場合、該溝は図６に示すように底部に平坦な面を有するものとすることができる。いずれの場合でも、構造４４は、基板４１の主面４１ａと異なる斜面４１ｂを有する。半導体層４２は斜面４１ｂ上に形成されている。斜面４１ｂには、基板４１の主表面４１ａに現れている結晶面と異なる結晶面が現れている。たとえば、主表面４１ａに現れる結晶面が（００１）面のとき、斜面４１ｂに現れる好ましい結晶面は（１１１）面である。
【００２９】
本発明による素子は、たとえば、図７に示すようなプロセスを使用して製造することができる。シリコン単結晶基板７１を準備し（図７（ａ））、その主表面７１ａをマスク材料７２で覆う（図７（ｂ））。マスク材料７２は、スパッタリング、ＣＶＤ等によって形成できる。次いで、リソグラフィー法を用いてマスク材料７２をパターニングし、開口７３を形成する（図７（ｃ））。次いでエッチング等により、基板７１に孔または溝７４を形成する（図７（ｄ））。このとき、孔または溝７４を構成する面７５に、基板７１の主表面７１ａに現れる結晶面とは異なる結晶面を露出させる。たとえば、主表面７１ａに現れる結晶面が（００１）面であるとき、面７５に（１１１）面を露出させることが好ましい。次いで、面７５に露出させた結晶面上で、窒化物半導体の結晶をエピタキシャル成長させ、半導体層７６を得る（図７（ｅ））。
【００３０】
素子のための電極は、たとえば図８に示すように形成することができる。図８（ａ）に示すようなシリコン単結晶基板８１上にマスク材料８２を有する構造物に対し、エッチングを行いマスク材料８２を除去する（図８（ｂ））。次いで、基板８１上に形成された窒化物半導体層８６上に電極８３を形成する（図８（ｃ））。さらに基板８１の裏面に電極８４を形成する（図８（ｄ））。
【００３１】
また、図９に示すように電極を形成してもよい。シリコン単結晶基板９１がマスク材料９２で覆われた状態（図９（ａ））のまま、基板９１上に形成された窒化物半導体層９６上に電極９３を形成する（図９（ｂ））。次いで、電極９３をマスク材料９２と異なるマスク材料９７で覆う（図９（ｃ））。たとえば、マスク材料９２を窒化シリコン、酸化シリコン等の無機材料とし、マスク材料９７をレジスト樹脂等の有機材料とすることができる。そして、先にマスク材料９２を選択的に除去した後、電極を損傷しない試薬または処理を使用してマスク材料９７を除去し、電極を９３を露出させる（図９（ｄ））。次いで、基板９１の裏面に電極９４を形成する（図９（ｅ））。
【００３２】
図８および図９に示すプロセスでは、マスク材料を除去したが、これを部分的に残して、他の工程、たとえば、電極用絶縁分離窒化物半導体素子の近くに回路を形成する工程に使用してもよい。
【００３３】
本発明において、窒化物半導体層は、ＩｎxＧａyＡｌzＮ（式中、ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される窒化物の結晶からなる。半導体層の組成は、必要とする素子の機能に応じて適宜変えることができる。窒化物半導体層は、発光ダイオード、ダブルヘテロ接合レーザ、特に量子井戸レーザを含む半導体レーザ等の発光素子、光検知素子などを含む種々の素子を形成することができる。
【００３４】
本発明により、１つ孔または溝に窒化物半導体層が形成されたデバイスを提供してもよいし、互いに離れた複数の孔または溝にそれぞれ窒化物半導体層が形成されたデバイスを提供してもよい。たとえば、シリコン単結晶上に複数の孔または溝を形成した後、それぞれの孔または溝に窒化物半導体層を形成してもよい。
図１０および１１は、そのような例を示している。図１０に示す装置１００において、シリコン単結晶１０１には、複数の孔１０４がマトリクス状に配置され、それぞれの孔１０４に窒化物半導体層１０２および電極１０３が配置されている。図１１に示す装置１１０において、シリコン単結晶１１１には、複数の溝１１４がストライプ状に配置され、それぞれの溝１１４に窒化物半導体層１１２および電極１１３が配置されている。
【００３５】
半導体基板上にダイオードの配列を作製する方法として、一様な化合物半導体薄膜を作製し、そこにダイオードをリソグラフィーなどの方法によって分離する方法があった。これに対し、本発明による方法では、基板上に最初から分離された形でダイオードの配列を作製する。
【００３６】
上述したように、本発明では、まず、シリコン基板に主表面（基板面）とは異なる面を形成し、該面上に選択成長により化合物半導体薄膜および素子を形成する。異なる面を形成する工程では、たとえば、シリコン基板上にマスク材料としてシリコン窒化膜あるいはシリコン酸化膜を堆積させ、次いで、該膜に、リソグラフィにより、円形、矩形、あるいは帯状の開口部を形成する。そして、開口部を介して、エッチング等の処理により、たとえば、シリコン基板に、直径１５０μｍ以下の円形の開口を有する孔、あるいは１辺が１５０μｍ以下の矩形の開口を有する孔、あるいは幅が１５０μｍ以下の溝をあける。次いで、形成された孔または溝に、選択的に窒化物半導体をエピタキシャル成長させることによりダイオードを作製することができる。また、孔または溝を形成する場合、角錐形の孔やＶ溝を形成できる他、底部に基板面と略平行な面を有する孔または溝を形成できる。典型的には、形成された孔または溝の斜面に窒化物半導体をエピタキシャル成長させることによりダイオードを作製する。ダイオードの大きさおよび配列は、孔あるいは溝の大きさと配列の形態により決定できる。基板上に選択的に窒化物半導体結晶を形成することにより、得られる結晶品質の低下を防ぎ、ダイオードの内部量子効率を上げることができる。
【００３７】
本発明において、（１１１）面以外の結晶面が主表面に現れるシリコン基板を用いることができる。この場合、孔または溝に形成される窒化物半導体結晶のｃ軸をシリコン基板の主面と異なる方向に配向させることができる。これによって、上記式で表される結晶のｃ面以外のファセット面（一般的には（１−１０１）面）がシリコン基板の主表面側に現れる。ｃ面側に電極を形成すれば、ｃ面以外のファセット面を光の窓として利用することができ、光素子において外部量子効率をあげることができる。一方、（１１１）面が主表面に現れるシリコン基板を用いる場合、上記式で表される化合物半導体のｃ面は、シリコン基板の主表面側に配向し、この面を光の窓として利用できる。
【００３８】
本発明では、特に（００１）面が主表面に配向するシリコン基板を好ましく用いることができる。それ以外でも、（０１１）面、（ｎ１１）面（但し、ｎは１を除く整数）が主表面に配向するシリコン基板を好ましく使用し得る。さらに、シリコン基板の主表面は、これらの結晶面に対し、オフ角度を有していてもよい。以下、（００１）面が主表面に配向するシリコン基板を用いてダイオードを調製する例により、本発明をさらに詳細に説明する。
【００３９】
ダイオードの製造において、図１２に示すように、（００１）面が主表面１３１ａに現れるシリコン基板１３１上にスパッタリングあるいはＣＶＤ法により窒化シリコン膜または二酸化シリコン膜１３２を堆積させる。この膜は、窒化物半導体の選択成長におけるマスク材料として用いられる。マスク材料は、窒化物半導体の結晶成長の温度（通常は１０００℃程度）および雰囲気に耐えうるものであればほかの材料でもよい。たとえば、タングステンおよびその化合物などの高融点材料を用いることもできる。膜の厚さは通常１μｍ以下で十分である。次に、この膜に、フォトリソグラフィーあるいは電子線リソグラフィーなどのリソグラフィー法を使用して、マスク材料に、目的とするダイオードに応じた大きさおよび形を有する孔あるいは溝をあける。たとえば、一辺が２０μｍの正方形の孔をあける。正方形の辺の方向は、シリコン基板の＜１１０＞軸方向にあわせる。この方向あわせは、得るべき窒化物単結晶の結晶方位、およびエッチングにより形成されるファセット面と密接な関係があり重要な要素である。しかし、マスク材料にあけた孔が円形であれば、このような方向について特に留意する必要はない。
【００４０】
次に、薬品によるシリコンのエッチングを行う。このエッチングにより、シリコン１３１の（１１１）面をファセットとして露出させる。ファセットを得るため、通常はウエットエッチングが用いられる。このエッチングにより、図１２に示すように、四つ傾斜面１４１で規定される角錐形の孔１４４が形成される。孔１４４の開口は正方形である。いずれの傾斜面１４１にも、ファセットである（１１１）面が現れている。なお、マスク材料に円形の孔をあけた場合でも、正方形を開口とするピラミッド状の孔が同様に得られる。（００１）面と（１１１）面とのなす角度は１２５．３°である。したがって、シリコン主表面１３１ａと傾斜面１４１とがなす角度は、ほぼ１２３．５°である。
【００４１】
次に、孔１４４の傾斜面１４１上で、窒化物半導体結晶の選択的エピタキシャル成長を行う。そのために、まず、シリコン基板を洗浄し表面の清浄化を行う。このプロセスは、シリコン集積回路作製技術で使われる通常の方法でよい。次にこの基板を窒化物半導体の結晶成長炉に導入する。結晶成長には、選択成長の可能な有機金属気相成長法を用いる。原料としてトリメチルガリウム、トリメチルインジウム、トリメチルアルミニウム、アンモニアなどが用いられ、成長温度は通常約８００℃〜１２００℃である。式ＩｎxＧａyＡｌzＮで表される化合物半導体の組成、すなわち、ｘ、ｙ、ｚの値は上記原料の供給割合で制御する。ｐ型あるいはｎ型半導体とする場合は、ＭｇあるいはＳｉを添加するためにそれぞれの別の原料を用意する。
【００４２】
シリコン基板上に窒化物半導体結晶を成長させる過程は、典型的なヘテロエピタキシャル成長であり、初期の成長形態の制御が結果を左右する。すなわち、窒物半導体の原料として供給されるアンモニアがシリコンと反応して清浄表面にシリコン窒化膜ができると、窒化物半導体結晶を得ることはできない。シリコン窒化膜ができる前に窒化物半導体結晶ができるようにタイミングを計る必要がある。通常はアンモニアを供給する前にトリメチルアルミニウムを供給すると、アルミニウムの強い反応性によりシリコン基板の最表面がアルミニウムで覆われその後の窒化物半導体単結晶の成長がスムースに行われる。本発明の実現にはこの技術がきわめて重要である。
【００４３】
窒化物半導体結晶は通常は六方晶系であるため、（１１１）面上では六角錐台形状の単結晶を成長させることができる。六角錐台は、窒化物半導体の六つの（１−１０１）ファセット面を側面とし、（０００１）面すなわちｃ面を頂面とする。六角錐台の側面は、結晶の対称性からシリコンの（１１１）面とは６２°の角度を有し、したがって、シリコンの（００１）面とは７．３°の角度を有する。シリコン基板に形成された溝または孔の底は、窒化物半導体で埋め尽くされ、底には、六角錐の形は現れない。二つあるいは四つのシリコン（１１１）ファセット面上にできた窒化物半導体の六角錐台が、底で合体するためである。
【００４４】
最終的に、図１３に示すようなダイオード１４０が得られ、そこにおいて、溝または孔には、窒化物単結晶からなる半導体層１４３が埋め込まれている。半導体層１４３を構成する単結晶の大きさは最初に作製した溝または穴の大きさによって決定される。シリコン単結晶基板１３１の（１１１）面が現れる傾斜面１４１上には、アルミニウムを含む初期堆積層１５２、ｎ型窒化物半導体層１５３、活性層１５４、およびｐ型窒化物半導体層１５５が形成されている。また、ｐ型窒化物半導体層１５５上には上部電極１６４が形成され、基板１３１の裏面には下部電極１６５が形成されている。
【００４５】
図１４は、マスク材料１３２で部分的に覆われた基板１３１上に選択的に窒化物単結晶からなる半導体層１４３が形成された様子を拡大して示している。基板１３１の主表面１３１ａには（００１）面が現れている一方、傾斜面１４１には（１１１）面が現れている。（００１）面と（１１１）面とがなす角度は１２５．３°であり、したがって、主表面１３１ａと傾斜面１４１とがなす角度は１２５．３°である。半導体層１４３のファセット面１６０と傾斜面１４１とがなす角度は６２°である。ファセット面１６０は、窒化物単結晶の（１−１０１）面である。ファセット面１６０と主表面１３１ａとがなす角度は７．３°である。このようにファセット面１６０は、主表面１３１ａと平行に近い。したがって、ダイオード１４０の発光は、ファセット面１６０を通じて効率よく観測することができる。半導体層１４３を構成する窒化物単結晶のもう一つのファセット面１６１は（０００１）面である。ファセット面１６１は、成長した窒化物単結晶の頂部に位置する。六方晶系窒化物単結晶のｃ軸は、シリコン単結晶の（１１１）面に垂直に配向しやすく、したがって、（１１１）面上に窒化物単結晶は成長しやすい。図１４に示すように、窒化物単結晶のｃ軸は、傾斜面１４１に略垂直に配向するようになる。
【００４６】
図１５は、主表面に（００１）面が現れるシリコン単結晶基板１８１を使用したもう一つの具体例を示している。この場合、基板１８１をマスク材料１８２で部分的に覆い、エッチングにより、底部に平坦な面１８１ｂを有する孔または溝１８４を形成する。底面１８１ｂは、基板１８１の主表面１８１ａに略平行である。底面１８１ｂにはシリコン単結晶の（００１）面が露出している。孔または溝１８４は、底面１８１ｂおよびそれに続く側面１９１によって画定される。側面１９１は、主表面１８１ａに垂直ではない傾斜面である。側面１９１には（１１１）面が現れている。以下、この具体例の製造プロセスを説明する。
【００４７】
図１６を参照して、まず、シリコン基板１８１の上にスパッタリングあるいはＣＶＤ法により第１の二酸化シリコン膜１８２’を堆積させる（図１６（ａ））。次に、この膜に、フォトリソグラフィーあるいは電子線リソグラフィーなどの方法で、目的とする大きさおよび形の孔または溝１９４をあける（図１６（ｂ））。たとえば、１００μｍと５００μｍの辺を有する長方形の孔をあける。長方形の長辺または短辺（溝の幅）の方向を、シリコン基板の＜１１０＞軸にあわせる。この方向あわせは、得るべき窒化物単結晶の結晶方位あるいはファセット面と密接な関係があり重要な要素である。続いて、例えばリアクティブイオンエッチング等のドライエッチング方法を用いて、基板１８１に深さ２０μｍの垂直な溝１８４’を形成する（図１６（ｃ））。次に、第１の二酸化シリコン膜１８２’を除去し（図１６（ｄ））、溝１８４’を形成したシリコン基板１８１上にスパッタリングあるいはＣＶＤ法により第２の二酸化シリコン膜１８２を堆積させる（図１６（ｅ））。続いて同様にフォトリソグラフィーあるいは電子線リソグラフィーなどの方法を用いて、溝１８４’の周辺の二酸化シリコン膜１８２をエッチングする（図１６（ｆ））。次いで、薬品によるシリコンのウェットエッチングを行い、シリコンの（１１１）ファセット面が現れる側面１９１を形成し、溝１８４を得る（図１６（ｇ））。
【００４８】
窒化物単結晶の品質は、シリコン基板上に得られた（１１１）ファセット面上への成長初期過程に左右される。前述のように、成長初期にトリメチルアルミニウムを供給し、アルミニウムの化合物でシリコン表面を覆い、その後直ちに、トリメチルガリウム並びにアンモニアを供給し、窒素化合物半導体の結晶成長を行わなければならない。特に、成長初期にトリメチルアルミニウムの供給量を相対的に大きく保ち、５０ｎｍ程度の厚さまでトリメチルアルミニウムの供給を止めない方がよい結果が得られる。サファイア上への窒化物半導体の結晶成長では、低温（６００℃程度）で形成したＡｌＮあるいはＧａＮ膜が緩衝層として有効に働くが、シリコン上への結晶成長では１０００℃以上の高温でアルミニウム化合物層を形成するのが有効である。
【００４９】
最終的に得られる半導体素子を図１７に示す。半導体素子２００において、溝または孔１８４の傾斜面１９１に、窒化物単結晶からなる半導体層１９３が形成されている。半導体層１９３を構成する単結晶の大きさは、溝または孔１８４の傾斜面１９１の大きさに応じて決まってくる。（１１１）面が現れる傾斜面１９１上には、アルミニウムを含む初期堆積層２０２、ｎ型窒化物半導体層２０３、活性層２０４、およびｐ型窒化物半導体層２０５が順に堆積されている。また、ｐ型窒化物半導体層２０５上には上部電極２１４が形成され、基板１８１の裏面には下部電極２１５が形成されている。
【００５０】
選択的エピタキシャル成長を実施する際、通常シリコン酸化膜あるいはシリコン窒化膜のマスク材料上には窒化物半導体の結晶成長は起こらないが、アルミニウムの供給量が多すぎるとマスク材料上に多結晶の析出が起こることがある。このようなことが起こる条件は成長条件（成長時間、温度、雰囲気ガス）によって決まってくるが、おおむねアルミニウムを供給する時間を短くすれば防ぐことができる。実験では４分以上の供給があるとそのような析出が見られた。
【００５１】
シリコン上に窒化物半導体をエピタキシャル成長する場合、シリコンと窒素化合物の格子定数差が大きいことはすでに述べた。この格子定数不整合の影響は成長初期に形成するアルミニウムを多く含む窒化物半導体の堆積層の厚さを一定以上に保つことによって補償される。すなわち、最初に積層させるアルミニウムを多く含む結晶が事実上の緩衝層になる。多くの場合、成長初期では、シリコンの（１１１）ファセット面上に形成される小さな六角錐結晶（大きさは数ｎｍ）が成長核として形成され、その後それらが合体して、大きな単結晶が得られる。大きな単結晶となった後は、格子定数の不整合はその後の結果に大きな作用を及ぼさない。
【００５２】
結晶成長は通常８００℃〜１２００℃の範囲の高温で行われる。シリコンと窒化物半導体の熱膨張係数には差があるため、結晶調製の後、室温まで試料の温度を下げると応力が発生するようになる。すなわち、シリコンの熱膨張係数は窒化物半導体の熱膨張係数より大きいため、得られた窒化物半導体単結晶には引っ張りの応力が働く。１０５０℃で成長する場合、マスクにあけた孔の大きさが１５０μｍを越えると、結晶にクラックが入ることが認められた。従って、おおむね、得られるダイオードの大きさは１５０μｍ以下の小さなものとなり得る。
【００５３】
ｐｎ接合を形成する場合の注意点について説明する。まず、シリコンと窒化物半導体との格子定数の不整合が原因となって、窒化物半導体のシリコン基板に近い部分は一般にｎ型で抵抗が低い。このため、伝導型として、最初にｐ型を作製するのは困難である場合が多い。まず、ｎ型層を形成し、後からｐ型層を形成するのがよい。ｎ型窒化物半導体層を形成したあとｐ型窒化物半導体を成長させる場合、結晶のｃ面が現れると、ｃ軸方向の成長速度は一般的に（１−１０１）ファセット面方向の成長速度より速い。このために、選択的成長の条件を整えると広い（０００１）ファセット面すなわちｃ面を得ることができる。ｃ面の面積は、成長温度が高いか、あるいはトリメチルガリウムなどのＩＩＩ族原料の供給量が少ないと広くなる傾向にある。このような条件を勘案し、所要の広さのｃ面を得た後、導電型を変更すると良質の接合面が得られる。ｐ型半導体の結晶成長時には、（１−１０１）ファセット面にもｐ型の薄い層ができ、ここにもｐｎ接合ができるが、（１−１０１）ファセット面上ではｃ面上よりｐ型層は薄く、結果に大きな影響はない。このｐ型層を厚くする必要がある場合には、リソグラフィによって改めて成長領域を限定し、再成長を行えばよい。
【００５４】
次に電極について説明する。本発明によるダイオードのｐｎ接合面は窒化物半導体結晶のｃ面に平行になる。すなわち、ダイオードを流れる電流は多くの場合、ｃ面に垂直である。ダイオードは二つの電極を必要とする。シリコン基板上に形成した窒化物半導体とシリコンとの間には、作製原理上、電極としての金属を挿入することはできないが、シリコン基板としてｎ型の低抵抗材料を用いれば基板そのものを下部電極として利用できる。たとえば、上述したようにシリコン基板の裏面に電極をつけることができる。多くのダイオードをシリコン基板上に並べた場合、基板裏面に作製した電極を共通の下部電極として用いることができる。一方、あらかじめ、集積回路技術を用い、低抵抗シリコン領域を基板中に形成し、該領域上に窒化物半導体結晶を成長させてもよい。この方法により、１５０μｍ以下の大きさの各ダイオードに対してそれぞれ低抵抗シリコンからなる下部電極を得ることができる。上部電極は、得られた結晶の（０００１）面上にリソグラフィーを用いて金属を堆積することにより形成することができる。電極には、光デバイスに多用されるＩＴＯ等の透明電極材料を用いることも可能である。この場合、窒化物半導体の最表面層はきわめて不純物濃度の高いものにする必要がある。シリコン基板と窒化物半導体との接合はヘテロ接合であり電子親和力の違いから電気的な障壁が存在する。この詳細は理解されてない部分があるが、窒化物半導体をｎ型とすることでこの障壁の影響を取り除くことができる。一般に、窒化物半導体のヘテロ界面には格子欠陥が多く存在し、ｎ型ド−ピングを行わなくてもｎ型となる場合が多く、下部電極をｎ型とすることで構造上の利点とすることが出きる。
【００５５】
次に、本発明による素子の外部量子効率について説明する。図１４に示すように、窒化物半導体のｃ面１６１は、シリコン基板の主表面１３１ａ（上記例では（００１）面が現れている）に平行ではなく、所定の角度（上記例では１２５．３°）で配置される。光の入射および放射に有効な結晶面には、窒化物半導体単結晶の（１−１０１）面１６０を使用することができ、これはシリコン基板の主表面に対して大きな角度を有しない（上記例では７．３°）。従って、ｃ面１６１上に上部電極を形成した場合、光の窓として、表側に顕著に現れた単結晶の（１−１０１）ファセット面１６０をそのまま有効に使うことができる。これにより、素子の外部量子効率を大きくすることができ、この点は本発明による半導体素子の大きな特長である。
【００５６】
ダイオードを発光素子として用いる場合、このダイオードは紫外線から可視光領域で動作するため、シリコン基板側に放射される自然放出光は、通常、シリコン基板に吸収される。しかし、発光のための活性層をダイオードに設けることにより、光の放射方向を（１−１０１）面方向に増強することが可能である。たとえば、窒化物半導体単結晶の構造として、まずｐ型層を成長させ、ついで活性層、ｎ型層を成長させる。この場合、活性層の組成として、一般式ＩｎxＧａyＡｌzＮで表される化合物半導体のｙ値が幾分大きいものを用いると、この層の光の屈折率が高いため、光は、この活性層で発生するとともに、活性層は光導波路としての役割を有し、結果として光は（１−１０１）ファセット面の方向に導波される。この方法により光の取り出し効率を向上させることができる。
【００５７】
ダイオードを光検知器として利用する場合にも、図１４に示すような（１−１０１）ファセット面１６０が光の窓として働き、活性層は導波路としての役割を有し、収集効率が向上する。
【００５８】
ダイオードを複数並べた集積型ダイオード配列とする場合、その駆動回路あるいは信号処理のための電気回路は別途制作する必要がある。そのような駆動回路または電気回路は、ダイオードとともに、シリコン基板に作りこむことができる。窒化物半導体素子のほかに、必要に応じてシリコン基板上には様々な構造を形成することができる。図１８および図１９は、基板上に電極パッドを形成した構造を示している。素子１８０の表面は絶縁膜１８１で覆われている。絶縁膜１８１上には、引き出し電極１８２およびそれに接続される電極パッド１８３が配置されている。引き出し線１８２は、半導体層１４３上に形成された上部電極１６４に接続されている。その他の構造は、図１３に示すと同様である。絶縁膜１８１は、電極を除く素子を全面的に覆ってもよいし、引出し電極１８２および電極パッド１８３が配置される部分にのみ設けてもよい。素子端面を絶縁膜１８１で覆うことにより、端面コートの機能も付与することができ、素子の信頼性を高めることができる。素子を全面的に覆う絶縁膜１８１は、透光性材料からなることが好ましい。さらに、電極１６４および引出し電極１８２を透光性にすることにより、光取出し効率を向上させることが好ましい。電極を透光性にするため、薄い金属層を形成するか、ＩＴＯ等の透光性導電材料を使用することができる。
【００５９】
ダイオードの特性波長（発光ダイオードの波長など）は、主として活性層の組成によって決定できる。得られるダイオードの位置は、マスクに形成される孔または溝の位置で決定できるため、孔または溝の位置の異なる複数のマスクを用いた結晶成長を繰り返し行うことにより、特性波長の異なるダイオードの配列を作製することができる。この方法により、たとえば、赤、緑、青に特性波長を有する３種類のダイオードを交互にならべるとフルカラーディスプレイあるいはカラー識別イメージセンサーを実現することが可能である。
【００６０】
個々のダイオードの大きさは、マスクにあけられた孔または溝の大きさ（径または幅）によって決まるが、実験によれば、そのような大きさは、０．５μｍ〜１５０μｍの範囲で自由に選択できる。また、孔または溝の深さは０．５μｍ〜５０μｍとすることができる。従って、上記ディスプレイあるいはイメージセンサーとして、従来技術を遙かに上回る高精細なものが実現できる。なお、一般に本発明における孔または溝の径または幅は、その深さよりかなり大きいが、図面では、構造の理解を容易にするため、径または幅に対し、深さを誇張して描いている。
【００６１】
また、シリコン基板として（１１１）面を有するものを用いると、マスク上の孔にはウエットエッチング施すことなく基板表面に（１１１）面が露出している。この場合、孔または溝を形成し、そこに設けた窒化物半導体のｃ面は、シリコン基板の（１１１）面と平行になる。ダイオードとしてｃ面を光の窓とする面発光レーザを作製すれば、レーザダイオードの配列が得られる。
【００６２】
【発明の効果】
本発明によれば、シリコン基板上に良質の窒化物結晶からなる半導体素子を形成ことができる。本発明によれば、シリコン基板上に、複数の窒化物半導体素子を同時に作製することができ、特性のそろった素子の配列を得ることができる。本発明によれば、０．５μｍ〜１５０μｍの比較的小さなサイズのダイオードについて、高密度の配列を得ることができる。また、選択的エピタキシャル成長を複数回行うことにより、特性波長の異なる光素子を並べることができる。これらにより、高精細なディスプレイ、イメージセンサーなどのオプトエレクトロニクスデバイスが作製可能となり、本発明の工業的価値は極めて高い。
【図面の簡単な説明】
【図１】  本発明による半導体素子の一例を示す概略断面図である。
【図２】  図１に示す半導体素子に関し、シリコン単結晶に形成される孔を示す斜視図である。
【図３】  図１に示す半導体素子に関し、シリコン単結晶に形成される溝を示す斜視図である。
【図４】  本発明による半導体素子のもう一つの例を示す概略断面図である。
【図５】  図４に示す半導体素子に関し、シリコン単結晶に形成される孔を示す斜視図である。
【図６】  図５に示す半導体素子に関し、シリコン単結晶に形成される溝を示す斜視図である。
【図７】  （ａ）〜（ｅ）は、本発明による半導体素子の製造方法の一例を示す概略断面図である。
【図８】  （ａ）〜（ｄ）は、半導体素子の電極を形成するためのプロセスを示す概略断面図である。
【図９】  （ａ）〜（ｅ）は、半導体素子の電極を形成するための他のプロセスを示す概略断面図である。
【図１０】  本発明による半導体素子がマトリクス状に配列された装置を示す平面図である。
【図１１】  本発明による半導体素子がストライプ状に配列された装置を示す平面図である。
【図１２】  シリコン基板上にマスク材料を堆積し、孔をあけた後、ウエットエッチングによりシリコン基板表面に（１１１）ファセット面を露出させた構造を示す斜視図である。
【図１３】  図１２に示す構造物に窒化物半導体単結晶を選択的にエピタキシャル成長させて得られる素子を示す概略断面図である。
【図１４】  シリコン基板上の（１１１）ファセット面と、窒化物半導体単結晶の（０００１）ファセット面ならびに（１−１０１）ファセット面との関係を示す図である。
【図１５】  シリコン基板上にマスク材料を堆積し、孔をあけた後、エッチングによりシリコン基板に（１１１）ファセット面および（００１）面のテラスを露出させた構造を示す斜視図である。
【図１６】  （ａ）〜（ｇ）は、図１５に示す構造物を得るためのプロセスを示す概略断面図である。
【図１７】  図１５に示す構造物に窒化物半導体単結晶を選択的にエピタキシャル成長させて得られる素子を示す概略断面図である。
【図１８】  本発明のよる半導体素子の他の例を示す概略断面図である。
【図１９】  図１８に示す素子の斜視図である。
【符号の説明】
１１，４１，１３１，１８１  シリコン基板、１１ａ，４１ａ，１３１ａ，１８１ａ  シリコン基板の主表面、１１ｂ，４１ｂ，１４１，１９１  傾斜面、１２，４２，１４３  窒化物半導体単結晶層、１３ａ，４３ａ，１６４，２１４  上部電極、１３ｂ，４３ｂ，１６５，２１５  下部電極、７２，９２，１３２，１８２  マスク材料、１５２  アルミニウムを含む初期堆積層、１５３  ｎ型窒化物半導体層、１５４  活性層、１５５  ｐ型窒化物半導体層、１６０  窒化物半導体の（１−１０１）ファセット面、１６１  窒化物半導体の（０００１）ファセット面。
【図１】
0004651161.tif 000002
【図２】
0004651161.tif 000003
【図３】
0004651161.tif 000004
【図４】
0004651161.tif 000005
【図５】
0004651161.tif 000006
【図６】
0004651161.tif 000007
【図７】
0004651161.tif 000008
【図８】
0004651161.tif 000009
【図９】
0004651161.tif 000010
【図１０】
0004651161.tif 000011
【図１１】
0004651161.tif 000012
【図１２】
0004651161.tif 000013
【図１３】
0004651161.tif 000014
【図１４】
0004651161.tif 000015
【図１５】
0004651161.tif 000016
【図１６】
0004651161.tif 000017
【図１７】
0004651161.tif 000018
【図１８】
0004651161.tif 000019
【図１９】
0004651161.tif 000020