(57)【特許請求の範囲】
【請求項１】
正および負の電源接続部、出力ノードおよび検出要素への接続部を含む条件化回路を有する検出要素を備え、オフセット信号の補償を行うことができる、センサの過剰な負のオフセットを検出するための装置において、
正および負の入力端および出力端を有する第１比較器と、
前記第１比較器の正の入力端に接続されかつオフセットおよび利得回路によって補償されたセンサ信号、および前記第１比較器の負の入力端に接続されかつセンサが適切に機能しているときに得ることができない状態を反映する第１基準電圧であって、前記補償された信号は、第２の比較器の負の入力端に接続された抵抗に接続された、前記補償されたセンサ信号および前記基準電圧と、
前記第１比較器の出力に接続された入力を有する制御可能なスイッチとを備え、
前記第２比較器の正の入力端が第２基準電圧に接続され、フィードバック抵抗器が前記第２比較器の出力端と前記第２比較器の負の入力端との間に接続されている、センサの過剰な負のオフセットを検出するための装置。
【請求項２】
前記検出要素がピエゾ抵抗性抵抗器を含む、請求項１記載の装置。
【請求項３】
前記検出要素がフルホイートストーンブリッジを含む、請求項１記載の装置。
【請求項４】
前記検出要素が圧力に応答自在であり、絶対ゼロ圧力を表示する出力を提供するように前記第１基準電圧が選択されている、請求項１記載の装置。
【請求項５】
前記制御自在なスイッチがＦＥＴである、請求項１記載の装置。
【請求項６】
センサの状態に応答自在なセンサ信号の過剰な負のオフセットを検出するための方法であって、
利得およびオフセットに関し、信号を補償する工程と、
補償されたセンサ信号とセンサが適切に機能しているときに得ることのできない状態を反映するように選択された基準電圧とを比較する工程と、
補償された信号が前記得ることができない状態を認めないとき、補償された信号を選択された障害レベルまでドライブする工程とを備えた、方法。
【請求項７】
前記状態に応答自在なセンサが圧力に応答自在であり、前記基準電圧は、絶対ゼロの検出された圧力を示すように選択される、請求項６記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、センサ信号、特に信号が条件化されたセンサ信号の過剰な負のオフセットシフトを検出することに、一般に関する。
【０００２】
【従来の技術】
センサ出力を解釈するシステム（以下、本明細書では単にシステムと称する）は、下記の場合の一方または双方により、センサの出力オフセット（最小刺激入力でのセンサ出力）が許容できる量よりも大きく、負方向にシフトした場合、これを検出できないことが多い。
【０００３】
１．シフトされたセンサ出力がシステムの入力レンジから外れた場合
２．センサが出力を所定レベルよりも低くクランプし、実際の負のオフセットシフトをマスクした場合
【０００４】
【発明が解決しようとする課題】
本発明の目的は、従来技術の上記問題を克服したセンサを提供することにある。本発明の別の目的は、負のオフセットシフトを感度良く検出し、センサの障害を表示するシステムによりセンサ出力を発生するための方法および装置を提供することにある。更に別の目的は、センサ自体のドリフトまたは関連する回路の補償のドリフトのいずれかに起因する、オフセットシフトを検出する、かかる方法および装置を提供することにある。本発明の別の目的は、ピエゾ抵抗性ホイートストーンセンサ出力の負のオフセットシフトを検出可能に検出し、障害を表示するシステムによりセンサ出力を発生するための方法および装置を提供することにある。
【０００５】
【課題を解決するための手段】
本発明を要約すれば、障害状態を判断するため、信号条件化回路内のオフセット補償信号は不感刺激入力条件に基づく基準電圧と比較される。障害状態が生じた場合、システムが障害であると判断した出力レベルまで出力信号をドライブする。センサの電子部品はオフセットおよび利得補償を行う信号条件化回路を有するＡＳＩＣ（アプリケーション特定集積回路）に結合された検出要素を含む。
【０００６】
障害状態の比較に先立ち、利得を補償する必要はないが、ＡＳＩＣの公差によるオフセットと利得の補償された信号（ＡＳＩＣ利得の変化はオフセットに影響を与え得る）双方に基づいて比較を行うことにより、より優れた負のオフセットドリフト検出感度を得ることができる。
【０００７】
図面を参照した詳細な説明である、本発明の好ましい実施例の次の説明から、本発明の新規かつ改良された装置および方法の上記以外の目的、利点および細部が明らかとなる。
【０００８】
【発明の実施の形態】
図１には、一実施例を示す簡略化された回路図が示されている。本発明を実施した、圧力刺激を検出するのに使用するある種の検出要素として、フルホイートストーンブリッジ１０が示されている。このブリッジ１０はハーフブリッジ内のピエゾ抵抗性抵抗器Ｒ１、Ｒ２と、他方のハーフブリッジ内の抵抗器Ｒ３、Ｒ４とを含む。フルホイートストーンブリッジは２つのハーフブリッジが並列接続されたものであり、このブリッジは電源ＶBRGとアースＲＴＮとの間に接続されており、第１出力端ＩＮＰと第２出力端ＩＮＭとを有する。これら出力端ＩＮＰ、ＩＮＭはオフセットと利得補償を行う信号条件化回路を有するＡＳＩＣへの入力端として働く。図１に示されるように、ＡＳＩＣの入力端ＩＮＰ、ＩＮＭは、粗調節部１２ａと、オフセット微調節部１２ｂと、アナログアース１２ｃとを有する従来のオフセット補償部分１２に接続されている。このオフセット補償部分１２の出力端１４は利得粗設定部１６ａと、利得微設定部１６ｂと、アナログアース１６ｃとを有する従来の利得補償部分１６に接続されている。
【０００９】
利得補償部分１６の出力端ＶXは選択された基準電圧ＶREF1に接続されており、比較器Ｑ１の出力端は制御可能なスイッチＦＥＴ  Ｍ１に接続されている。補償された信号ＶXは抵抗器Ｒ５にも送られ、次に抵抗器Ｒ５は増幅器Ｑ２への負の入力端にも直列に接続されている。増幅器Ｑ２の正の入力端は所定の基準電圧ＶREF2に接続されており、増幅器の出力信号はフィードバック抵抗器Ｒ６を介して増幅器の負の入力端にフィードバックされるようになっている。スイッチＭ１の出力端は増幅器Ｑ２の負の入力端に接続されている。
【００１０】
図示された回路では、最小入力刺激で、補償により信号ＶXはアナログアース電圧に等しくなる。ＶXの電圧とＶREF1の電圧との比較によって障害状態を判断する。基準電圧ＶREF1は（図示された回路における）アナログ電圧に公差項デルタΔを加えた値に等しい。図示された回路において、電圧ＶXがスレッショルド値ＶREF1を越えた場合、Ｑ１の出力は論理「１」となり、これによって制御可能なスイッチＦＥＴ  Ｍ１がオンとなる。次に、このオンにより増幅器Ｑ２への負の入力端をプルダウンし、よってＱ２はセンサ出力を高電源レール電圧ＶPWRまでドライブさせる。厄介な障害のレポートをすることなく検出感度を最大にするには、公差項デルタΔをできるだけ小さくしなければならない。１つの特定の実施例について示したが、本発明は初期のオフセット補正された信号と電源レール電圧との間の基準電圧とオフセット補正された信号との電圧比較を可能にするのに、電源レール内の十分大きい、オフセットのトリミング後の電圧にアクセスする、センサ条件化回路に関するものである。
【００１１】
図２におけるプロットライン「ａ」は、刺激に応答自在なセンサの最大刺激感度を示し、一方、プロットライン「ｃ」は、最小刺激感度を示す。ライン「ｄ」は実際の最小刺激を示す。ゼロ刺激時における、最大刺激オフセットの出力は「ｅ」として示されており、最小刺激出力における出力は「ｆ」として示されている。出力「ｇ」および「ｈ」は、厄介な障害を防止すると共に、製造公差に起因して必要とされる最大および最小検出スレッショルドを得るように選択された、最大および最小過剰オフセットシフト検出スレッショルドを示す。
【００１２】
これまでの説明に従って製造された回路の一例は、０．７０Ｖｐｗｒに等しいアナログアース電圧を使用する。出力ステージの反転入力信号として働く、一部が条件化された信号は、ゼロ刺激時においてオフセットおよび利得補償後のアナログアースに公称上等しくなる。｛０．７０Ｖｐｗｒ−０．０５Ｖｐｗｒ／出力ステージ電圧利得｝よりも大きい信号スレッショルドを出力ステージの反転入力端に有する障害検出回路は、センサ較正の後でゼロ刺激時の公称出力よりも公称上５％低い信号の検出を行う。代表的な応用例は、５．０Ｖに等しいＶｐｗｒおよび−１．５Ｖ／Ｖの出力ステージの電圧利得を前提とした場合、３．６６７Ｖの障害スレッショルドに１０ｍＶの製造公差を加えた値に設定できる。
【００１３】
オフセットおよび利得の補償によって、電子回路のふるまいの内部レンジを定めることができ、この結果、条件化信号の既知の傾きおよびオフセットが得られ、圧力検出の応用例と組み合わせて、得ることのできない圧力である、絶対ゼロ圧力を示すための基準電圧を選択する。
【００１４】
出力は所定の要素、例えば電源電圧および外部負荷ドライブ能力によって制限されているので、出力前で電圧ＶXとＶREF1との比較を行うことに留意すべきである。
【００１５】
本発明によって検出できる障害として、検出要素の電気的パラメータ、例えば０．０５Ｖｐｗｒ／出力ステージ電圧利得を検出することに関連する補償だけでなく、条件化電子回路における障害も挙げることができる。
【００１６】
本発明は、圧力の他の種々の刺激、例えば加速度に応答自在なセンサと共に使用でき、更に本発明は、特許請求の範囲内にある上記実施例のすべての変形例および均等物を含むことが理解できよう。
【図面の簡単な説明】
【図１】所定の信号条件化電子回路が示されているＡＳＩＣおよび過剰な負のオフセットシフトを検出する回路に結合されたホイートストーンブリッジ検出要素の略図であり、このフルホイートストーンブリッジ検出要素の出力信号はＡＳＩＣへの入力信号であり、ＡＳＩＣは入力刺激に対し特定の出力関係を有する出力信号を発生するよう、オフセット補償および利得補償を行うようになっている。
【図２】出力と刺激（例えば圧力）との関係を示すグラフであり、出力変化と刺激との関係だけでなく、過剰負オフセットシフト検出回路の変化も示す。
【符号の説明】
１０  ホイートストーンブリッジ
１２  オフセット補償部分
１２ａ  オフセット粗調節部
１２ｂ  オフセット微調節部
１２ｃ  アナログアース
１４  出力
１６  利得補償部分
１６ａ  利得粗設定部
１６ｂ  利得微設定部
１６ｃ  アナログアース
Ｒ１〜Ｒ６  抵抗器
Ｑ１  比較器
Ｑ２  増幅器
【図１】
0004711248.tif 000002
【図２】
0004711248.tif 000003