(57)【特許請求の範囲】
【請求項１】
半絶縁性のＧａＡｓ基板上にＧａを溶媒としてＧａＡｓを過飽和に溶かして結晶成長させる液相エピタキシャル成長法によりＡｌＧａＡｓバッファ層を形成する工程と、上記ＡｌＧａＡｓバッファ層上に気相法によりｎ型ＧａＡｓチャネル層を形成する工程とを備えた電界効果トランジスタの製造方法において、
上記ＡｌＧａＡｓバッファ層を、還元雰囲気中、成長温度８５０℃以上の条件下で、上記ＧａＡｓチャネル層との間でバンド間障壁を形成するようＡｌＡｓ混晶比０．３５以上に形成することを特徴とする電界効果トランジスタの製造方法。
【請求項２】
上記ＡｌＧａＡｓバッファ層の上記ＡｌＡｓ混晶比が０．４になるよう形成し、かつ上記ｎ型ＧａＡｓチャネル層のｎ型ドーパント濃度が５×１０17ｃｍ-3になるよう形成することを特徴とする請求項１に記載の電界効果トランジスタの製造方法。
【請求項３】
上記ｎ型ＧａＡｓチャネル層上に、気相法により無添加のＧａＡｓ耐圧層、ｎ型ＧａＡｓコンタクト層を順次形成することを特徴とする請求項１又は２に記載の電界効果トランジスタの製造方法。
【請求項４】
上記気相法は、有機金属気相法であることを特徴とする請求項１〜３のいずれかに記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上に化合物半導体結晶を成長させた化合物半導体ウェハ及びそれを用いた電界効果トランジスタに関するものである。
【０００２】
【従来の技術】
ＧａＡｓを代表とする化合物半導体を用いた高周波用デバイスは、歪みが小さく効率の良いＧＨｚ以上の高周波特性を実現できることから、携帯電話を始めとする多くの通信機器における増幅器などに広く使用されている。そのなかでも電界効果トランジスタ（ＦＥＴ）は最も普及しており、携帯電話用高出力トランジスタ等に使用されている。
【０００３】
ＧａＡｓ系ＦＥＴ用エピタキシャルウェハの断面構造の典型例を図４に示す。従来の化合物半導体ウェハ４０は、半絶縁性基板４１上に、有機金属気相法（ＭＯＶＰＥ法：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｖａｐｏｕｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）により、すべての化合物半導体層４２をそれぞれ成長させて作製される。具体的には、基板４１上に、バッファ層４３、チャネル層４４、耐圧層４５、コンタクト層４６をそれぞれ成長させる。
【０００４】
コンタクト層４６は、ｎ型ドーパント（ＧａＡｓ中のＳｉなど）を高濃度（例えば３×１０18ｃｍ-3）に添加した低抵抗の層で、電極との接触抵抗を下げる働きをする。耐圧層４５は、ドーピングが低濃度（例えば５×１０16ｃｍ-3以下）、あるいは無添加の層（例えばＧａＡｓやＡｌＧａＡｓ）で、ゲート耐圧を高くするために使用される。チャネル層４４は文字通りトランジスタのチャネルとなる層で、例えばｎ型のＧａＡｓやＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｏｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）構造チャネルが使用される。バッファ層４３は、チャネルからの漏れ電流を防止するのが目的で、ＧａＡｓ系ＦＥＴの場合は無添加のＡｌＧａＡｓが最も良く用いられる。
【０００５】
図５は、図４に示した化合物半導体ウェハ４０を用いたＦＥＴの断面模式図である。ＦＥＴ５０では、通常はソース電極５１を接地し、ドレイン電極５２に正の電圧を印加、ゲート電極５３にかける電圧で、出力となるドレイン電流ＩDを制御する。
【０００６】
ＦＥＴ５０の特性（例えば、光照射なし）は、図６に実線で示される電流電圧特性に代表されるが、このとき、温度変化、入力周波数、印加電圧などによらず、同一の特性を示すのが理想で、それにより歪みのない良好な高周波特性が得られる。
【０００７】
これらの特性に大きな影響を与えるのがバッファ層４３の性能である。バッファ層４３は、上述のようにチャネル下の漏れ電流を防ぐのが主目的であり（漏れ電流は高周波特性を歪ませる）、そのため一般にチャネルを構成する材料よりバンド間エネルギーの大きな材料を使用する。例えば、ＧａＡｓチャネルの場合にＡｌＧａＡｓを使用する。このＧａＡｓ／ＡｌＧａＡｓのバンド間障壁で、漏れ電流を抑制するようにしている。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の化合物半導体ウェハ４０では、すべての化合物半導体層４２を、ＭＯＶＰＥ法で成長させているので熱平衡状態を保つことが難しい。このため、バッファ層４３中に深い準位となる点欠陥などが形成され、その準位を介して充放電がおこり、これが電流電圧特性を歪ませるという問題がある。
【０００９】
図６中の点線で示す電流電圧特性は、ＡｌＡｓ混晶比が０．３５のＡｌＧａＡｓをバッファ層４３に用いたＦＥＴ５０のもので、ＦＥＴ５０に白色光を当てたときの特性を示す。当てないとき（実線）に比べ明らかに出力信号が歪んでいる。
【００１０】
バッファ層４３のＡｌ混晶比を０．１５まで下げるとこの歪みはなくなるが、今度はバンドＧａＡｓ／ＡｌＧａＡｓエネルギー障壁が小さくなり、漏れ電流を生じてしまう。
【００１１】
さらに、結晶を８００℃以上で加熱すると、ＡｌＡｓ混晶比に関係なく、この歪みはさらに大きくなる（この熱処理は、イオン打ち込みにより活性層を形成する場合の活性化熱処理である。）という問題がある。これは結晶中の欠陥が熱処理により増加したためと考えられる。
【００１２】
そこで、本発明の目的は、電流電圧特性の歪みが小さく、かつ熱処理をしても電流電圧特性の歪みの悪化が起きない化合物半導体ウェハ及びそれを用いた電界効果トランジスタを提供することにある。
【００１３】
【課題を解決するための手段】
本発明は上記目的を達成するために創案されたものであり、半絶縁性のＧａＡｓ基板上にＧａを溶媒としてＧａＡｓを過飽和に溶かして結晶成長させる液相エピタキシャル成長法によりＡｌＧａＡｓバッファ層を形成する工程と、上記ＡｌＧａＡｓバッファ層上に気相法によりｎ型ＧａＡｓチャネル層を形成する工程とを備えた電界効果トランジスタの製造方法において、上記ＡｌＧａＡｓバッファ層を、還元雰囲気中、成長温度８５０℃以上の条件下で、上記ＧａＡｓチャネル層との間でバンド間障壁を形成するようＡｌＡｓ混晶比０．３５以上に形成することを特徴とする。
【００１４】
上記電界効果トランジスタの製造方法において、上記ＡｌＧａＡｓバッファ層の上記ＡｌＡｓ混晶比が０．４になるよう形成し、かつ上記ｎ型ＧａＡｓチャネル層のｎ型ドーパント濃度が５×１０17ｃｍ-3になるよう形成してもよい。
【００１５】
上記電界効果トランジスタの製造方法において、上記ｎ型ＧａＡｓチャネル層上に、気相法により無添加のＧａＡｓ耐圧層、ｎ型ＧａＡｓコンタクト層を順次形成してもよい。
【００１６】
上記電界効果トランジスタの製造方法において、上記気相法は、有機金属気相法としてもよい。
【００１７】
【発明の実施の形態】
以下、本発明の好適実施の形態を添付図面にしたがって説明する。
【００１８】
図１は本発明の好適実施の形態である化合物半導体ウェハ１を示す断面図である。
【００１９】
図１に示すように、本発明に係る化合物半導体ウェハ１は、半絶縁性基板２上に複数の化合物半導体層３をそれぞれエピタキシャル成長させて作製されるものであり、主として電界効果トランジスタ（ＦＥＴ）に用いられるものである。具体的には、半絶縁性基板２上に、バッファ層４を液相エピタキシャル法（ＬＰＥ法：Ｌｉｑｕｉｄ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ）でエピタキシャル成長させ、そのバッファ層４上に、ＭＯＶＰＥ法により、チャネル層５、耐圧層６、コンタクト層７を順次エピタキシャル成長させる。
【００２０】
半絶縁性基板２としては、例えば、無添加のＧａＡｓを使用している。バッファ層４は、チャネルからの漏れ電流を防止するものであり、例えば、ＡｌＡｓ混晶比０．４のＡｌＧａＡｓ層を用い、その厚さが０．５μｍとなるように成長させている。バッファ層４は、例えば、Ｈ2 などの還元雰囲気中で、かつ８５０℃以上の十分高温で成長させるようにするとよい。チャネル層５は、ＦＥＴの電流通路となるものであり、例えば、ｎ型のＧａＡｓを用い、その濃度は５×１０17ｃｍ-3である。耐圧層６は、ＦＥＴのゲート耐圧を高くするものであり、例えば、無添加のＧａＡｓを使用している。コンタクト層７は、電極との接触抵抗を下げる働きをする低抵抗の層であり、例えば、ＧａＡｓ中にＳｉなどのｎ型ドーパントを３×１０18ｃｍ-3添加したものを使用している。
【００２１】
ＧａＡｓを半絶縁性基板２として用いる場合のバッファ層４の材料としては、上述したＡｌＧａＡｓの他、例えば、ｐ型や無添加のＧａＡｓ、あるいはＡｌＧａＡｓＰ等を用いてもよい。また、ＩｎＰを半絶縁性基板２として用いる場合のバッファ層４の材料としては、例えば、ＩｎＧａＡｓ、ｐ型や無添加のＩｎＰ、ＩｎＧａＡｓＰ等を用いてもよい。
【００２２】
本実施の形態においては、気相法としてＭＯＶＰＥ法を用いた例で説明するが、例えば、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）、有機金属分子線エピタキシー（ＭＯＭＢＥ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）などの気相法を用いてもよい。
【００２３】
本発明に係る化合物半導体ウェハ１は、バッファ層４をＬＰＥ法を用いて成長させて作製する点に特徴がある。しかるのち、薄層の制御が必要なチャネル層５以上の層を気相法で成長させる。
【００２４】
バッファ層４の材料として用いられるＡｌＧａＡｓ、ＧａＡｓ、ＩｎＧａＡｓなどで、深い準位となる点欠陥の原因となる主なものは、酸素、およびＡｓに起因した欠陥である。ＬＰＥ法以外の結晶成長法の場合は、Ａｓが化学量論的な量より多めに入る。これをここでは過剰Ａｓと呼ぶ。これが原因となって点欠陥が形成される。
【００２５】
ＧａＡｓ中で深い準位として有名なＥＬ２も過剰Ａｓによる準位である。この過剰Ａｓは熱処理によりその形態を変える。例えばＥＬ２は８００℃以上の熱処理で発生する事が知られている。ＬＰＥ法は、Ｇａ（またはＩｎ）を溶媒として、そこにＧａＡｓを過飽和に溶かして成長させるものなので、結晶はむしろＧａ過剰になり、過剰Ａｓは存在しない。また、還元雰囲気（Ｈ2 ）でかつ十分高温（８５０℃以上）で成長させると、Ａｌを材料に用いても酸素の混入は極めて少ない。
【００２６】
また、ＬＰＥ法は、ほぼ熱平衡状態で結晶成長が行われるので、気相法などの他の結晶成長法と比較すると、結晶の構造的安定性が非常に高いという利点もある。
【００２７】
このように、本発明に係る化合物半導体ウェハ１は、チャネルからの漏れ電流を防止するバッファ層４をＬＰＥ法で成長させているので、バッファ層４中に欠陥が形成されず、しかもバッファ層４の構造的安定性が非常に高い。このため、バッファ層４でチャネルからの漏れ電流の発生を確実に防ぐことができ、電流電圧特性の歪みが小さい。また、漏れ電流が発生しないので、良好な高周波特性が得られる。
【００２８】
次に、化合物半導体ウェハ１を用いたＦＥＴを説明する。
【００２９】
図２は、図１に示した化合物半導体ウェハ１を用いたＦＥＴの断面模式図である。
【００３０】
図２に示すようにＦＥＴ２０は、図１で説明した化合物半導体ウェハ１から作製される。化合物半導体ウェハ１は、熱処理した場合と熱処理しない場合の電流電圧特性を比較するため、２枚作製した。１枚は熱処理を行わずにＦＥＴ２０を作製し、もう１枚は８００℃×３０分、アルシン（ＡｓＨ3 ）ガス雰囲気中で熱処理した後、ＦＥＴ２０を作製した。
【００３１】
まず、化合物半導体ウェハ１のコンタクト層７の一部をエッチングし、耐圧層６の一部を露出させる。分離されたコンタクト層７の上面に、ソース電極２１、ドレイン電極２２を形成する。ソース電極２１、ドレイン電極２２には、ＡｕＧｅ／Ｎｉ／Ａｕを用い、Ｎ2 中で５００℃×５分熱処理し、オーミック電極を形成した。
【００３２】
露出した耐圧層６上面の一部をエッチングし、ゲート電極２３を形成する。ゲート電極２３にはＴｉ／Ｐｔ／Ａｕを用いた。ゲート長は１．０μｍ、ゲート幅は２００μｍである。
【００３３】
このＦＥＴ２０では、ソース電極２１を接地２４し、ドレイン電極２２に正のドレイン電圧ＶDS を印加、ゲート電極２３にかけるゲート電圧ＶGS で、出力となるドレイン電流ＩDを制御する。
【００３４】
また、本発明に係るＦＥＴ２０との比較のために、ＭＯＶＰＥ法によりすべての化合物半導体層を成長させて作製した従来の化合物半導体ウェハ４０を用いて、図５で説明したＦＥＴ５０を同様にして作製した。化合物半導体ウェハ４０も、熱処理した場合と熱処理しない場合の電流電圧特性を比較するため、２枚作製した。１枚は熱処理を行わずにＦＥＴ５０を作製し、もう１枚は８００℃×３０分、アルシン（ＡｓＨ3 ）ガス雰囲気中で熱処理した後、ＦＥＴ５０を作製した。
【００３５】
本発明に係るＦＥＴ２０と従来のＦＥＴ５０の電流電圧特性を測定した。具体的には、ＦＥＴに白色光（顕微鏡のライト）をあて、電流電圧特性の変化を調べた。測定には暗箱中のパラメータアナライザＨＰ４１４５Ｂを用い、３端子の電流−電圧特性を測定した。
【００３６】
図３は、光照射時におけるＦＥＴ２０の電流電圧特性と従来のＦＥＴ５０の電流電圧特性を、横軸をドレイン−ソース間電圧ＶDS［Ｖ］にとり、縦軸をドレイン電流ＩD ［ｍＡ］にとって示した図である。図では、ゲート−ソース間電圧ＶGSを０，−０．０５，−０．１０，−０．１５，−０．３０Ｖと変化させた場合のＦＥＴ２０の電流電圧特性曲線を実線で、ＦＥＴ５０の電流電圧特性曲線を点線でそれぞれ表している。
【００３７】
図３に示すように、本発明に係るＦＥＴ２０は、光照射されても、８００℃の熱処理したウェハ１を用いた場合と熱処理しないウェハ１を用いた場合共に、電流電圧特性に変化は見られなかった。これにより、本発明に係る化合物半導体ウェハ１とＦＥＴ２０は、熱処理をしても電流電圧特性の歪みの悪化が起きないことがわかる。
【００３８】
一方、従来のＦＥＴ５０は、熱処理しないウェハ４０を用いた場合にも、光照射による電流電圧特性の変化が認められ、電流電圧特性の歪みの悪化が起きたことがわかる。８００℃の熱処理したウェハ４０を用いた場合（図示せず）、電流電圧特性の変化はさらに大きくなった。
【００３９】
なお、本発明は、ＬＰＥ法で成長可能で、バッファ層に使用できる材料であれば、いかなる材料にも適用できる。例えば、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＧａＳｂなどである。
【００４０】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のごとき優れた効果を発揮する。
【００４１】
（１）電流電圧特性の歪みが小さい。
【００４２】
（２）熱処理をしても電流電圧特性の歪みの悪化が起きない。
【００４３】
（３）良好な高周波特性が得られる。
【図面の簡単な説明】
【図１】本発明の好適実施の形態を示す断面図である。
【図２】図１に示した化合物半導体ウェハを用いた電界効果トランジスタの断面模式図である。
【図３】光照射時における図２に示した電界効果トランジスタの電流電圧特性（実線）と従来の電界効果トランジスタの電流電圧特性（点線）を示す図である。
【図４】従来の化合物半導体ウェハの断面図である。
【図５】図４に示した従来の化合物半導体ウェハを用いた電界効果トランジスタの断面模式図である。
【図６】図５に示した従来の電界効果トランジスタの電流電圧特性（実線：光照射なし、点線：光照射あり）を示す図である。
【符号の説明】
１  化合物半導体ウェハ
２  半絶縁性基板
３  化合物半導体層
４  バッファ層
５  チャネル層
６  耐圧層
７  コンタクト層
【図１】
0004752163.tif 000002
【図２】
0004752163.tif 000003
【図３】
0004752163.tif 000004
【図４】
0004752163.tif 000005
【図５】
0004752163.tif 000006
【図６】
0004752163.tif 000007