(57)【特許請求の範囲】
【請求項１】
直流電源からの直流電力を交流電力に変換する複数の単相インバータの交流側を直列に接続して成る単相多重変換器をリアクトルを介して負荷に接続し、上記複数の単相インバータの各発生電圧の総和により出力電圧が疑似正弦波となるように制御する制御装置を備えて、上記負荷に電力供給する電力変換装置において、
上記複数の単相インバータは、最大の直流電源電圧を有して基準の交流電圧の半周期に対して１パルスの電圧を出力する１つの第１の単相インバータと、上記最大直流電源電圧以下の直流電源電圧を有する、その他の第２の単相インバータとで構成され、
上記制御装置は、上記第２の単相インバータを駆動制御することで上記単相多重変換器の出力電流を上記負荷に応じて決定される目標電流に追従させる電流制御手段を備え、
該電流制御手段は、上記目標電流に対して設定された正常時のヒステリシス幅の外側に更に補正用のヒステリシス幅を有するヒステリシスコンパレータ回路を備え、上記単相多重変換器の出力電流が上記正常時のヒステリシス幅の範囲内で増減するように上記第２の単相インバータへの制御信号を生成し、該出力電流が上記正常時のヒステリシス幅を超えて変化した場合に、該出力電流が上記正常時のヒステリシス幅の範囲内に戻るように上記第２の単相インバータへの制御信号を補正することを特徴とする電力変換装置。
【請求項２】
上記第２の単相インバータの直流電源電圧の総和Ｖと上記第１の単相インバータの直流電源電圧Ｖｍとの比Ｖ／Ｖｍを、０．５〜１．０の範囲で設定することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
上記制御装置を、演算処理能力を有するＣＰＵと、該ＣＰＵとは別にアナログ回路およびディジタル信号処理回路から成り上記ヒステリシスコンパレータを含む外部回路とで構成し、上記目標電流の基となる基準電流信号を上記ＣＰＵから出力し、上記電流制御手段は、上記外部回路を用いて電流制御することを特徴とする請求項１または２に記載の電力変換装置。
【請求項４】
上記ヒステリシスコンパレータ回路のヒステリシス幅は、上記第２の単相インバータの出力電圧振幅値、および該第２の単相インバータを構成するスイッチング素子の最大スイッチング周波数に基づいて決定されることを特徴とする請求項１〜３のいずれか１項に記載の電力変換装置。
【請求項５】
上記第１の単相インバータの出力電圧は、上記基準の交流電圧波形に内接し、その大きさが常に該交流電圧以下となるように決定されることを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
【請求項６】
上記第１の単相インバータの出力電圧は、上記基準の交流電圧波形に外接し、その大きさが常に該交流電圧以上となるように決定されることを特徴とする請求項１〜４のいずれか１項に記載の電力変換装置。
【請求項７】
上記第１の単相インバータの直流電源電圧を可変として該直流電源電圧を調整し、上記第２の単相インバータの直流電源における該第２の単相インバータを介した充放電がバランスするように、該第２の単相インバータが駆動制御されることを特徴とする請求項１〜６のいずれか１項に記載の電力変換装置。
【請求項８】
上記第２の単相インバータは１個であることを特徴とする請求項１〜７のいずれか１項に記載の電力変換装置。
【請求項９】
上記単相多重変換器を上記リアクトルを介して交流電源と上記負荷との間に並列に接続し、上記負荷が発生する高調波を相殺する高調波補償電流を出力するアクティブフィルタとして動作させることを特徴とする請求項１〜８のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、負荷機器に対して高調波補償電流を発生して電源側へ流出する高調波電流を抑制するアクティブフィルタなど、出力電流制御を行う電力変換装置に関するものである。
【背景技術】
【０００２】
アクティブフィルタは、高調波電流を発生している負荷機器の直近で高調波電流を相殺する高周波補償電流を発生するものである。従来のアクティブフィルタは、負荷電流を検出して、この負荷電流を基本波電流と高調波電流に分離し、高調波電流のみを取り出してこれと１８０度位相の異なる高調波補償電流を発生させる。そして、この高調波補償電流を負荷の接続点に注入することにより、負荷電流の高調波電流は相殺され、電源電流は高調波を含まない正弦波となる。このようなアクティブフィルタは、電力用の電流発生源として低損失である高周波ＰＷＭインバータが用いられていた（例えば、非特許文献１参照）。
【０００３】
【非特許文献１】「パワーエレクトロクス入門」（改訂２版）オーム社  山村昌監修、大野栄一編著、２６４頁−２６９頁
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のアクティブフィルタは、以上のように高周波ＰＷＭインバータが用いられており、このため電源側へ流出する高調波電流を抑制するためにリアクトルなど大きなフィルタ回路を必要とし、アクティブフィルタの装置構成の小型化が困難であった。
【０００５】
この発明は、上記のような問題点を解消するために成されたものであって、高速、高精度な電流制御が可能で、出力側のフィルタ回路が格段と低減され小型化の促進された電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る電力変換装置は、直流電源からの直流電力を交流電力に変換する複数の単相インバータの交流側を直列に接続して成る単相多重変換器をリアクトルを介して負荷に接続し、上記複数の単相インバータの各発生電圧の総和により出力電圧が疑似正弦波となるように制御する制御装置を備えて、上記負荷に電力供給する。上記複数の単相インバータは、最大の直流電源電圧を有して基準の交流電圧の半周期に対して１パルスの電圧を出力する１つの第１の単相インバータと、上記最大直流電源電圧以下の直流電源電圧を有する、その他の第２の単相インバータとで構成される。そして、上記制御装置は、上記第２の単相インバータを駆動制御することで上記単相多重変換器の出力電流を上記負荷に応じて決定される目標電流に追従させる電流制御手段を備え、該電流制御手段は、上記目標電流に対して設定された正常時のヒステリシス幅の外側に更に補正用のヒステリシス幅を有するヒステリシスコンパレータ回路を備え、上記単相多重変換器の出力電流が上記正常時のヒステリシス幅の範囲内で増減するように上記第２の単相インバータへの制御信号を生成し、該出力電流が上記正常時のヒステリシス幅を超えて変化した場合に、該出力電流が上記正常時のヒステリシス幅の範囲内に戻るように上記第２の単相インバータへの制御信号を補正するものである。
【発明の効果】
【０００７】
この発明に係る電力変換装置によると、各単相インバータの発生電圧の総和により出力電圧が制御されると共に、出力電流が目標電流に追従制御されるため、大きなフィルタ回路を必要とせず、小型化、簡略化が促進されて、しかも高速、高精度な電流制御が可能な電力変換装置が得られる。また、直流電源電圧が最大である第１の単相インバータを１パルス／半周期で駆動させるため、スイッチング損失やノイズの発生を低減できると共に、ドライバ回路も安価な構成で実現できる。さらに第２の単相インバータを用いた電流制御を、ヒステリシスコンパレータ回路を用いて行うので、信頼性の高い電流制御が良好な制御応答にて得られる。
【発明を実施するための最良の形態】
【０００８】
実施の形態１．
以下、この発明の実施の形態１による電力変換装置をアクティブフィルタについて説明する。
図１は、この発明の実施の形態１による電力変換装置３の主回路構成を示した図であり、より具体的には、交流電源としての単相の電源１と単相の負荷２との間に並列に接続される電力変換装置３をアクティブフィルタに用いたものである。
図に示すように、電力変換装置３は、複数個（この場合２個）の単相インバータ４１、４２を直列に接続した単相多重変換器としての単相多重インバータ４で構成され、連系リアクトル６を備えて電源１に対して並列に接続される。
【０００９】
単相多重インバータ４内の単相インバータ（第１の単相インバータ４２、第２の単相インバータ４１）は、ダイオードを逆並列に接続した複数個のＩＧＢＴ（Insulated Gate Bipolar Transistor）等の自己消弧型半導体スイッチング素子から成る例えばフルブリッジインバータで構成される。自己消弧型半導体スイッチング素子はＩＧＢＴ以外にも、ＧＣＴ、ＧＴＯ、トランジスタ、ＭＯＳＦＥＴ等でも、また自己消弧機能がないサイリスタ等でも強制転流動作が可能であればよい。
第１、第２の単相インバータ４２、４１はそれぞれ独立した直流電源としての例えばコンデンサ５２、５１を備え、図示された極性に充電された直流電圧を任意の期間で出力することができる。
【００１０】
第２の単相インバータ４１の直流電圧をＶ１とした場合、スイッチング素子のオンオフの組み合わせによって｛−Ｖ１、０、Ｖ１｝の電圧を第２の単相インバータ４１の出力端子間に印加することができる。また、第１の単相インバータ４２のコンデンサ電圧をＶ２とした場合、スイッチング素子のオンオフの組み合わせによって｛−Ｖ２、０、Ｖ２｝の電圧を第１の単相インバータ４２の出力端子間に印加することができる。なお、直流電源としてコンデンサ５１、５２以外にも、直流電力を貯蔵できるものを用いることができる。
ここで、第１の単相インバータ４２は直流電圧が最大であり、第１、第２の単相インバータ４２、４１の各コンデンサ５２、５１に充電される電圧Ｖ２、Ｖ１の比（Ｖ１／Ｖ２）は０．５〜１の範囲で任意に設定することができる。なお、Ｖ１とＶ２の合計値は電源１の電圧波高値より大きくなくてはならない。
【００１１】
このような単相インバータ４１、４２の交流側を直列に接続して単相多重インバータ４が構成される。したがって、単相多重インバータ４の出力端子には各単相インバータ４１、４２の出力電圧の合計値を印加することができ、その出力電圧は、各単相インバータ４の出力の組み合わせによって決まる。具体的には、単相多重インバータ４の出力電圧は｛−（Ｖ１＋Ｖ２）、−Ｖ２、−Ｖ１、０、Ｖ１、Ｖ２、（Ｖ１＋Ｖ２）｝となる。このため、後述する制御装置を備えて、各単相インバータ４１、４２の出力電圧を適宜選択することにより、スイッチングする電圧幅を小さくすることができ、小さなフィルタ回路（連系リアクトル６）でも滑らかな交流波形が出力できる。
【００１２】
このような電力変換装置３では、複数の単相インバータ４１、４２が直列に接続されており、出力電圧の組み合わせによって、各コンデンサ５１、５２での充放電電力の収支が異なるものであるが、各コンデンサ５１、５２の電圧は次のように制御される。直流電圧が最大である第１の単相インバータ４２のコンデンサ５２は、電圧Ｖ２が一定になるように電源側から有効電力が供給される。第２の単相インバータ４１のコンデンサ５１については、絶縁型のＤＣＤＣコンバータ回路７を介して第１の単相インバータ４２のコンデンサ５２から電力供給され、上述した所定の電圧比（Ｖ１／Ｖ２）となるように電圧Ｖ１が制御される。なお、絶縁型のＤＣＤＣコンバータ７については、高周波トランスを用いたフライバックコンバータ、フォワードコンバータ、プッシュプルコンバータ等で構成される。
【００１３】
単相インバータ４１、４２内の各スイッチング素子には、図示しないゲート駆動回路が個別に設けられ、制御装置となるインバータ駆動回路からの信号を受けてスイッチング素子のゲートに電圧を印加するためのパルス電圧を作成する。ゲート駆動回路の構成としては、制御回路とパワー回路の絶縁が必要であるため、パルストランス回路やフォトカプラを用いた回路が用いられる。
【００１４】
次に、アクティブフィルタの基本原理を図２に基づいて説明する。図２は、アクティブフィルタが出力する補償電流と電源電流、負荷電流との波形を示す図である。
ところで、一般的な家電製品等は、内蔵の電気回路に直流電源を供給する必要があることから、交流電源から供給される交流電圧を内部で直流電圧に整流して電源を供給している。電力変換手段として、ダイオードを用いた整流回路が多く用いられているが、電圧脈動（リプル）の少ない直流電圧を得るために、電圧平滑用のコンデンサが付加されている。
このようなコンデンサインプット型の整流回路が負荷として電源に接続された場合、大きなピーク電流を持つ高調波成分を含有した電流が電源側に流出する。高調波成分を含んだ電流は送電線インピーダンスによる電圧降下を引き起こし、電源電圧ひずみの原因となり、例えば、大容量の場合は進相コンデンサの焼損、小容量の場合はブレーカ誤動作などの障害の原因ともなる。
【００１５】
アクティブフィルタは、電源に高調波電流を流出させないために、電源１と負荷２との間に単相多重インバータ４を接続するものである（図１参照）。図２に示すように、負荷２が発生する負荷電流ｉＬに含まれる高調波成分電流を打ち消すような高調波補償電流（インバータ電流ｉＣ）を単相多重インバータ４から発生させ、高調波成分を含有した電流が電源側に流出することを抑制し、電源電流ｉＳを高調波成分の無い正弦波電流とすることができる。
【００１６】
次に、電力変換装置３の電圧制御および電流制御について、以下に説明する。
図３に、単相多重インバータ４の出力電圧波形および第１、第２の単相インバータ４２、４１の出力電圧波形を示す。図に示すように、第１の単相インバータ４２は、電源電圧の半周期に対して１パルスの電圧を出力し、第２の単相インバータ４１は、出力電圧をきめ細かく調整する。第１、第２の単相インバータ４２、４１の出力電圧の総和である単相多重インバータ４の出力電圧は、電源電圧とほぼ同等で疑似正弦波となる。
【００１７】
この実施の形態では、電力変換装置３をアクティブフィルタとして用いるため、高精度の電流制御が必要であり、ここでは、電源電流ｉＳが高調波成分の無い正弦波電流となるように単相多重インバータ４から出力する高調波補償電流（インバータ電流ｉＣ）を制御する。この場合、インバータ電流ｉＣを目標電流に追従する制御を直接行うのではなく、電源電流ｉＳが正弦波電流となるように電力変換装置３を制御するが、負荷電流ＩＬに基づいてインバータ電流ｉＣの目標電流を演算し、インバータ電流ｉＣを該目標電流に追従させる制御と同等の制御が達成できる。
【００１８】
図４に、電源電流波形を示す。電源電流ｉＳを正弦波にするためには、目標とする電流波形に対して、図に示すように目標電流が中心となるように閾値上限と閾値下限と設定しておき、電源電流ｉＳが閾値上限と閾値下限との範囲内で増減するように、第２の単相インバータ４１の出力電圧をきめ細かく調整する。このように、第２の単相インバータ４１は、電源電流ｉＳが力率１の正弦波となるようにスイッチング制御され、単相多重インバータ４の出力電圧は、第１の単相インバータ４２と第２の単相インバータ４１との出力電圧の和によって、電源電圧とほぼ同等の正弦波になるように制御される。
ここで、電源電流ｉＳの変化量ΔＩは次式に示すように、連系リアクトル６のインダクタンスＬと、連系リアクトル６の両端に印加される電圧ΔＶ、電圧印加時間ΔＴから決まる。
ΔＩ＝（ΔＶ／Ｌ）ΔＴ
【００１９】
ΔＴは、第２の単相インバータ４１のスイッチング周波数に起因するもので、主として第２の単相インバータ４１を構成する半導体スイッチング素子の性能から決定される。ΔＴを一定と仮定した場合、ΔＩは電流制御精度の指標となり、ΔＩが小さい程、電流制御精度が良いと判断できる。これを実現するためには、上記の式からΔＶを小さくするか、連系リアクトル６のインダクタンスＬを大きくする必要がある。
この実施の形態では、ΔＶは第２の単相インバータ４１の出力電圧から決まるため、一般的なＰＷＭインバータに比べてΔＶを小さくすることができる。したがって、同じ電流精度を得るために必要なリアクトル６のインダクタンスＬは一般的なＰＷＭインバータに比べて小さくすることが可能となる。
【００２０】
次に、第１の単相インバータ４２の出力電圧発生タイミングを図５に基づいて示す。第１の単相インバータ４２は電源電圧の大きさが、Ｖ２／２を超えたときに｛＋Ｖ２｝或いは｛−Ｖ２｝の電圧を出力する。第１の単相インバータ４２は、電源電圧の半周期に対して１パルスの電圧を出力すればよいため、スイッチング損失の低減が可能であり、発生ノイズも低減することができる。なお、ここでは閾値をＶ２／２としたが、これに限るものではない。
【００２１】
図５に示すように、電源電圧１周期の中で、第１の単相インバータ４２の出力電圧に応じて、次のような領域Ａ〜Ｄを設定する。
電源電圧が正のとき、第１の単相インバータ４２の出力電圧が電源電圧より小さい領域をＡとし、第１の単相インバータ４２の出力電圧が電源電圧より大きい領域をＢとする。
また電源電圧が負のとき、第１の単相インバータ４２の出力電圧の大きさが電源電圧より小さい領域をＣとし、第１の単相インバータ４２の出力電圧の大きさが電源電圧より大きい領域をＤとする。
【００２２】
ここで、単相多重インバータ４の出力電圧は、第１の単相インバータ４２と第２の単相インバータ４１との出力電圧の和によって正弦波になるように制御するため、第１の単相インバータ４２が｛＋Ｖ２｝、｛０｝、｛−Ｖ２｝のどのレベルを出力しているかによって、第２の単相インバータ４１の出力電圧極性を切り替える。即ち、図３に示すように、第２の単相インバータ４１は領域がＡおよびＤでは出力電圧極性を正とし、｛０、＋Ｖ１｝を交互に出力する。また、領域がＢおよびＣでは出力電圧極性を負とし、｛０、−Ｖ１｝を交互に出力する。
上述したように電源電流ｉＳが閾値上限と閾値下限との範囲内で増減するように、第２の単相インバータ４１の出力電圧をきめ細かく調整するものであるが、このとき、第２の単相インバータ４１は、領域Ａ〜Ｄに対応した出力電圧極性で、オンオフ制御する。
【００２３】
図６に、上記領域Ａおよび領域Ｄにおける、電源電流波形と第２の単相インバータ４１のオンオフタイミングを示す。
第２の単相インバータ４１の出力電圧が｛０｝のとき、単相多重インバータ４の出力電圧は電源電圧より小さく、電源電流ｉＳは増加する。電源電流ｉＳが閾値上限Ａまで達すると、第２の単相インバータ４１の出力電圧を｛＋Ｖ１｝として単相多重インバータ４の出力電圧を電源電圧より大きくし、電源電流ｉＳを減少させる。電源電流ｉＳが減少して閾値下限Ｂに達するまで、第２の単相インバータ４１は｛＋Ｖ１｝を出力する。電源電流ｉＳが閾値下限Ｂに達すると再び第２の単相インバータ４１の出力電圧を｛０｝とすることで、電源電流ｉＳが閾値上限と閾値下限との範囲内で増減を繰り返す。
【００２４】
図７に、上記領域Ｂおよび領域Ｃにおける、電源電流波形と第２の単相インバータ４１のオンオフタイミングを示す。
第２の単相インバータ４１の出力電圧が｛−Ｖ１｝のとき、単相多重インバータ４の出力電圧は電源電圧より小さく、電源電流ｉＳは増加する。電源電流ｉＳが閾値上限Ａまで達すると、第２の単相インバータ４１の出力電圧を｛０｝として単相多重インバータ４の出力電圧を電源電圧より大きくし、電源電流ｉＳを減少させる。電源電流ｉＳが減少して閾値下限Ｂに達するまで、第２の単相インバータ４１は｛０｝を出力する。電源電流ｉＳが閾値下限Ｂに達すると再び第２の単相インバータ４１の出力電圧を｛−Ｖ１｝とすることで、電源電流ｉＳが閾値上限Ａと閾値下限Ｂとの範囲内で増減を繰り返す。
【００２５】
このように、電源電流ｉＳの目標値（正弦波電流）に対して、一定幅の閾値を持たせ、その範囲内で電源電流ｉＳが増減するように、第２の単相インバータ４１を用いて制御することで、電源１に高調波電流を流出させないアクティブフィルタ（電力変換装置３）を実現することができる。
なお、閾値上限Ａと閾値下限Ｂとの幅である閾値幅の設定については、電源電流ｉＳのリプルが許容される範囲内となるように設定する。電流リプルを小さくするには、閾値幅を小さく設定すれば良いが、第２の単相インバータ４１のスイッチング素子の周波数が高くなる。このように、電流制御精度とスイッチング周波数との関係は、トレードオフの関係となることから、閾値幅は、第２の単相インバータ４１の出力電圧振幅値、および第２の単相インバータ４１を構成するスイッチング素子の許容される最大スイッチング周波数に基づいて決定される。
【００２６】
以上のように制御される電力変換装置３の制御装置であるインバータ駆動回路の構成を図８に示す。
インバータ駆動回路は、マイコン等で構成されるＣＰＵ（Central Processing Unit）８と、ＣＰＵとは別にアナログ回路およびディジタル信号処理回路から成る外部回路１０とで構成される。外部回路１０は、上記領域Ａ〜Ｄの判定を行う領域判定回路１１および電源電圧の極性を判定する極性判定回路１４、電源電流ｉＳの目標電流と実際の電流との比較を行う電流比較回路１５〜１８、また電流比較回路１５〜１８によって得られたスイッチングタイミング、領域判定信号１２、１３および極性判定信号１４ａに基づいて、各単相インバータ４１、４２を駆動するゲート駆動信号を生成するゲート信号作成回路２０にて構成される。
【００２７】
ＣＰＵ８はＤＡコンバータを有して、電源電圧のアナログ信号が端子９ａから出力され、第１の単相インバータ４２の直流電圧値Ｖ２が端子９ｂから出力される。さらに、ＣＰＵ８内部で演算された電源電流ｉＳの目標値が端子９ｃから出力される。
極性判定回路１４は電源電圧が正のときＨ信号が出力され、負のときにＬ信号が出力される。領域判定回路１１は、電源電圧の１周期を上述した領域Ａ〜Ｄに分類するための判定回路であり、出力である領域判定信号１２は、電源電圧がＶ２／２より大きいときＨが出力され、電源電圧がＶ２／２より小さいときＬが出力される。また、領域判定信号１３は領域ＡおよびＣのときＨが出力され、ＢおよびＤのときＬが出力される。
【００２８】
ＣＰＵ８の端子９ｃから出力された電源電流ｉＳの目標値、即ち目標電流は低域通過フィルタ１５を通して、電源周波数成分のみの正弦波電流信号となる。この信号はオフセット回路１６ａによって閾値上限Ａとなる。また、オフセット回路１６ｂによって、閾値下限Ｂとなる。オフセット回路１６ａ、１６ｂによって作成された信号と実際の電流をヒステリシスコンパレータ回路１７ａ、１７ｂにて比較する。それぞれのコンパレータ信号は、フリップフロップ回路１８のセット端子（Ｓ）、リセット端子（Ｒ）に入力されラッチされる。以上のラッチ信号と極性判定出力１４ａおよび領域判定信号１２、１３に基づいて、ゲート信号作成回路２０にて各単相インバータ４１、４２のゲート駆動タイミングを決定しゲート駆動信号を生成する。
【００２９】
極性判定信号１４ａおよび領域判定信号１２、１３に基づいて生成される第１の単相インバータ４２のゲート駆動信号、また第１の単相インバータ４２の出力電圧のタイミングチャートを図９に示す。
ゲート駆動信号の２ＵＰ、２ＵＮ、２ＶＰ、２ＶＮはそれぞれ図１に示した第１の単相インバータ４２の半導体スイッチング素子に対応している。ここで、２ＵＰ＝Ｌ、２ＵＮ＝Ｈ、２ＶＰ＝Ｌ、２ＶＮ＝Ｈのとき第１の単相インバータ４２の出力は｛０｝となる。また、２ＵＰ＝Ｌ、２ＵＮ＝Ｈ、２ＶＰ＝Ｈ、２ＶＮ＝Ｌのとき第１の単相インバータ４２の出力は｛＋Ｖ２｝となる。更に、２ＵＰ＝Ｈ、２ＵＮ＝Ｌ、２ＶＰ＝Ｌ、２ＶＮ＝Ｈのとき第１の単相インバータ４２の出力は｛−Ｖ２｝となる。
【００３０】
また、フリップフロップ回路１８からの出力信号、極性判定出力１４ａおよび領域判定信号１３に基づいて生成される各回路１ａ〜１ｄ、２ａ〜２ｄの出力信号、第２の単相インバータ４１の出力極性判定信号、ゲート駆動信号、また第２の単相インバータ４１の出力電圧のタイミングチャートを図１０に示す。
ゲート駆動信号の１ＵＰ、１ＵＮ、１ＶＰ、１ＶＮはそれぞれ図１に示した第２の単相インバータ４１の半導体スイッチング素子に対応している。ここで、１ＵＰ＝Ｌ、１ＵＮ＝Ｈ、１ＶＰ＝Ｌ、１ＶＮ＝Ｈのとき第２の単相インバータ４１の出力は｛０｝となる。また、１ＵＰ＝Ｌ、１ＵＮ＝Ｈ、１ＶＰ＝Ｈ、１ＶＮ＝Ｌのとき第２の単相インバータ４１の出力は｛＋Ｖ１｝となる。更に、１ＵＰ＝Ｈ、１ＵＮ＝Ｌ、１ＶＰ＝Ｌ、１ＶＮ＝Ｈのとき第２の単相インバータ４１の出力は｛−Ｖ１｝となる。
なお、図８で示したように、ゲート信号作成回路２０は短絡防止時間作成回路を備え、各単相インバータ４１、４２のアーム短絡を防止するために出力のタイミングを短絡防止時間分ずらせている。
【００３１】
この実施の形態では、複数の単相インバータ４１、４２を直列接続して構成する電力変換装置３をアクティブフィルタに用い、各単相インバータ４１、４２の出力電圧を適宜選択して、各発生電圧の総和による出力電圧が疑似正弦波となるように制御して、電源電流が目標電流になるように電流制御する。このため、スイッチングする電圧幅を小さくすることができ、小さなフィルタ回路（連系リアクトル６）でも滑らかな交流波形が出力できる。このようにリアクトル６を格段と小型化でき、アクティブフィルタの装置構成の小型化が促進できる。
【００３２】
また、直流電圧が最大である第１の単相インバータ４２を、電源電圧の半周期に対して１パルスの電圧を出力するように駆動制御し、その他の第２の単相インバータ４１を用いて電流制御させる。このように直流電圧が最大となる第１の単相インバータ４２は１パルス／半周期での駆動ができるため、スイッチング損失やノイズの発生を低減できる。従って、放熱対策部品やノイズ対策部品を簡略化できる。また、高周波でのスイッチングが不要であるので、スイッチング素子を駆動するドライバ回路も安価な構成で実現できる。
【００３３】
また、第２の単相インバータ４１の直流電源電圧Ｖ１と第１の単相インバータ４２の直流電源電圧Ｖ２との比Ｖ１／Ｖ２を、０．５〜１．０の範囲で設定するため、第１の単相インバータ４２の半周期に１パルスの出力電圧の発生タイミングを変化させても、各単相インバータ４１、４２の発生電圧の合計が電源電圧以上となり、第２の単相インバータ４１を細かく制御することで所望の出力電圧波形が得られる。
【００３４】
また、インバータ駆動回路は、ＣＰＵ８とＣＰＵとは別の外部回路１０とで構成する。電流制御においては、ＣＰＵ８では目標電流のみを演算し、ＣＰＵ以外の外部回路１０によって電流制御される。このため、ＣＰＵ８内部で電流制御を行う必要がなく、ＣＰＵ８の負担を軽減させることができ、安価なＣＰＵ８でも対応可能で制御装置のコスト低減が図れる。
【００３５】
また、外部回路１０内にヒステリシスコンパレータ回路１７ａ、１７ｂを備えて、電源電流が上述した閾値幅となるヒステリシス幅の範囲内で増減するように第２の単相インバータ４１への制御信号を生成する。このようにヒステリシスコンパレータ回路１７ａ、１７ｂを用いて電流比較を行うため、電流制御ゲインを無限大とすることができ、良好な電流制御応答が得られる。なお、電流制御を仮にＣＰＵ８内で行うとすると、ＣＰＵ８内で演算した目標電流に対して、ＡＤコンバータを介して実際の電源電流をＣＰＵ８内に取り込み、ＣＰＵ８内部で電流比較して、スイッチングパターンを決定する。この場合、ＣＰＵ８の処理能力が悪いと、電流制御ゲインに限界があるため、目標電流に対して追従できない等、電流制御応答が問題となる。
【００３６】
また、ヒステリシスコンパレータ回路１７ａ、１７ｂのヒステリシス幅は、第２の単相インバータ４１の出力電圧振幅値、および第２の単相インバータ４１を構成するスイッチング素子の最大スイッチング周波数に基づいて決定されるため、信頼性の高い電流制御が得られる。
【００３７】
なお、上記実施の形態では、電流制御に用いる第２の単相インバータ４１は１台であり、構造が簡略化でき、制御も容易である。この第２の単相インバータ４１は複数台でもよく、その場合、第２の単相インバータ４１の直流電圧の総和Ｖと第１の単相インバータ４２の直流電圧Ｖ２との比Ｖ／Ｖ２を、０．５〜１．０の範囲で設定する。また、その場合、電流制御は、複数の第２の単相インバータ４１の出力を組み合わせて制御する。
【００３８】
実施の形態２．
上記実施の形態１では、第１の単相インバータ４２の出力電圧は、電源電圧と閾値（Ｖ２／２）との大小関係で出力タイミングを決定していたが、実施の形態２では、第１の単相インバータ４２の出力電圧が、電源電圧に内接して、その大きさが常に電源電圧以下となるように出力タイミングを決定する。
図１１に電源電圧波形および第１の単相インバータ４２の出力電圧波形を示す。
この実施の形態では、第１の単相インバータ４２の出力電圧の大きさが常に電源電圧以下となるようにすることで、図１２に示すように、第２の単相インバータ４１の出力電圧を電源電圧と同極性、即ち半周期内で変化させない。したがって、実施の形態１で示した領域判定回路１１が不要となり、インバータ駆動回路を簡略化することができる。
【００３９】
実施の形態３．
この実施の形態３では、第１の単相インバータ４２の出力電圧が、電源電圧に外接して、その大きさが常に電源電圧以上となるように出力タイミングを決定する。図１３に電源電圧波形および第１の単相インバータ４２の出力電圧波形を示す。
この実施の形態では、第１の単相インバータ４２の出力電圧の大きさが常に電源電圧以上となるようにすることで、図１４に示すように、第２の単相インバータ４１の出力電圧を電源電圧と逆極性、即ち半周期内で変化させない。したがって、上記実施の形態２と同様に領域判定回路１１が不要となり、インバータ駆動回路を簡略化することができる。
【００４０】
実施の形態４．
上記実施の形態１で示したインバータ駆動回路における電流制御は、上記領域Ａ〜Ｄの領域判定と、電源電流ｉＳの目標電流と実際の電流との比較を行う電流比較とによって、電源電流ｉＳの目標値（正弦波電流）に対して一定幅の閾値を持たせ、その範囲内で電源電流ｉＳが増減するように第２の単相インバータ４１を用いて制御していた。しかし、負荷２に流れる電流の電流変化率が大きい場合、第２の単相インバータ４１の出力切り替えポイントで、閾値を外れる可能性がある。
この実施の形態４では、正常時の閾値幅の外側に更に補正用の閾値幅を備え、電源電流ｉＳが正常時の閾値幅を超えて変化した場合に補正可能とする。
【００４１】
図１５に、上記領域Ａおよび領域Ｄにおける、電源電流波形と第２の単相インバータ４１のオンオフタイミングを示す。目標電流が中心となるように、上記実施の形態１で示したものと同様の閾値上限Ａ、閾値下限Ｂを設定し、さらにその外側に所定の幅で閾値上限Ｃ、閾値下限Ｄを設定する。
第２の単相インバータ４１の出力電圧が｛０｝のとき、単相多重インバータ４の出力電圧は電源電圧より小さく、電源電流ｉＳは増加する。電源電流ｉＳが閾値上限Ａまで達すると、第２の単相インバータ４１の出力電圧を｛＋Ｖ１｝として単相多重インバータ４の出力電圧を電源電圧より大きくし、電源電流ｉＳを減少させる。電源電流ｉＳが減少して閾値下限Ｂに達するまで、第２の単相インバータ４１は｛＋Ｖ１｝を出力する。電源電流ｉＳが閾値下限Ｂに達すると再び第２の単相インバータ４１の出力電圧を｛０｝とするが、ここで、電源電流ｉＳが増加方向に変化しないとする。そして、さらに電源電流ｉＳが減少して閾値下限Ｄに達したときに、第２の単相インバータ４１は｛−Ｖ１｝を出力することで、強制的に電源電流ｉＳを増加させる。電源電流ｉＳが増加すれば、以後は、閾値上限Ａおよび閾値下限Ｂの範囲内で増減を繰り返すように、第２の単相インバータ４１の出力電圧を｛０｝、｛＋Ｖ１｝と交互に切り替えることで、電源電流ｉＳの制御を行う。
【００４２】
図１６に、上記領域Ｂおよび領域Ｃにおける、電源電流波形と第２の単相インバータ４１のオンオフタイミングを示す。
第２の単相インバータ４１の出力電圧が｛−Ｖ１｝のとき、単相多重インバータ４の出力電圧は電源電圧より小さく、電源電流ｉＳは増加する。電源電流ｉＳが閾値上限Ａまで達すると、第２の単相インバータ４１の出力電圧を｛０｝として単相多重インバータ４の出力電圧を電源電圧より大きくし、電源電流ｉＳを減少させる。電源電流ｉＳが減少して閾値下限Ｂに達するまで、第２の単相インバータ４１は｛０｝を出力する。電源電流ｉＳが閾値下限Ｂに達すると再び第２の単相インバータ４１の出力電圧を｛−Ｖ１｝とし、電源電流ｉＳを増加させる。次いで、電源電流ｉＳが増加方向で、閾値上限Ａに達すると、第２の単相インバータ４１の出力電圧を｛０｝とするが、ここで、電源電流ｉＳが減少方向に変化しないとする。そして、さらに電源電流ｉＳが増加して閾値上限Ｃに達したときに、第２の単相インバータ４１は｛＋Ｖ１｝を出力することで、強制的に電源電流ｉＳを減少させる。電源電流ｉＳが減少すれば、以後は、閾値上限Ａおよび閾値下限Ｂの範囲内で増減を繰り返すように、第２の単相インバータ４１の出力電圧を｛−Ｖ１｝、｛０｝と交互に切り替えることで、電源電流ｉＳの制御を行う。
【００４３】
このように、電源電流ｉＳの目標値（正弦波電流）に対して、一定幅の閾値（閾値上限Ａおよび閾値下限Ｂ）を持たせ、その範囲内で電源電流ｉＳが増減するように電流制御を行うが、もし、閾値を外れた場合に、外側に設定した補正用の閾値（閾値上限Ｃおよび閾値下限Ｄ）を用いて補正することで、電源電流ｉＳを元の正常時の閾値範囲内に戻すことができる。なお、２種の閾値幅は、第２の単相インバータ４１の出力電圧振幅値、および第２の単相インバータ４１を構成するスイッチング素子の最大スイッチング周波数に基づいて決定される。
【００４４】
以上のように制御される電力変換装置３の制御装置であるインバータ駆動回路の構成を図１７に示す。
インバータ駆動回路は、マイコン等で構成されるＣＰＵ８と、ＣＰＵとは別にアナログ回路およびディジタル信号処理回路から成る外部回路１０ａとで構成される。外部回路１０ａは、上記領域Ａ〜Ｄの判定を行う領域判定回路１１および電源電圧の極性を判定する極性判定回路１４、電源電流ｉＳの目標電流と実際の電流との比較を行う電流比較回路１５〜１８ｃ、また電流比較回路１５〜１８ｃによって得られたスイッチングタイミング、領域判定信号１２、１３および極性判定信号１４ａに基づいて、各単相インバータ４１、４２を駆動するゲート駆動信号を生成するゲート信号作成回路２０ａにて構成される。
【００４５】
ＣＰＵ８は上記実施の形態１で示したインバータ駆動回路内のＣＰＵ８と同様であり、ＣＰＵ８の端子９ｃから出力された目標電流は低域通過フィルタを通して、電源周波数成分のみの正弦波電流信号となる。この信号はオフセット回路１６ａによって閾値上限Ａとなり、オフセット回路１６ｂによって閾値下限Ｂとなる。更に、オフセット回路１６ｃによって閾値上限Ｃ、オフセット回路１６ｄによって閾値下限Ｄが設定される。オフセット回路１６ａ、１６ｂ、１６ｃ、１６ｄによって作成された信号と実際の電源電流ｉＳを、２組のヒステリシスコンパレータ回路１７ａ，１７ｂ、１７ｃ，１７ｄにて比較する。ヒステリシスコンパレータ回路１７ａ、１７ｂの出力信号は、フリップフロップ回路１８ｂのセット端子（Ｓ）、リセット端子（Ｒ）に入力されラッチされる。以上のラッチ信号、極性判定信号１２、１３および領域判定信号１４ａに基づいて、各単相インバータ４１、４２のゲート駆動タイミングを決定してゲート駆動信号を生成する。
【００４６】
また、コンパレータ１７ｃの出力信号は、フリップフロップ回路１８ａのセット端子（Ｓ）に入力され、電源電流ｉＳが閾値上限Ａを超えて閾値上限Ｃまで達したときに信号を出力する。また、コンパレータ１７ｄの出力信号は、フリップフロップ回路１８ｃのセット端子（Ｓ）に入力され、電源電流ｉＳが閾値下限Ｂを超えて閾値下限Ｄまで達したときに信号を出力する。
【００４７】
フリップフロップ回路１８ａ〜１８ｃからの出力信号、極性判定出力１４ａおよび領域判定信号１３に基づいて生成される各回路５ａ〜５ｈ、６ａ〜６ｈ、７ａ、７ｂの出力信号、第２の単相インバータ４１の出力極性判定信号（８ａ、８ｂ出力）、ゲート駆動信号、また第２の単相インバータ４１の出力電圧のタイミングチャートを図１８に示す。
【００４８】
この実施の形態では、上記実施の形態１と同様の効果を有すると共に、第２の単相インバータ４１を用いた電流制御において、正常時の閾値幅の外側に更に補正用の閾値幅を備え、電源電流ｉＳが閾値上限Ａまたは、閾値下限Ｂを超えた場合に第２の単相インバータ４１の出力電圧の切り替えにより補正を行うことにより、通常の閾値の範囲内に戻すことができる。
【００４９】
実施の形態５．
上記実施の形態１では、第１、第２の単相インバータ４２、４１の直流電圧比を所定の電圧比になるように設定し、ＤＣＤＣコンバータ回路７を設けて電圧比が一定となるように制御していた。この実施の形態では、図１９に示すように、ＤＣＤＣコンバータ回路を省略した回路構成で、第２の単相インバータ４１の直流電圧を一定に維持する方法について説明する。
上記実施の形態１では、第１の単相インバータ４２の直流電圧Ｖ２は、電源１から有効電力を供給して所定の電圧を保持するように制御していたが、この実施の形態では、第１の単相インバータ４２の直流電圧Ｖ２を可変とすることにより、第１の単相インバータ４２の出力電圧実効値を変化させ、出力電力を調整する。
【００５０】
具体的には、第２の単相インバータ４１の直流電圧Ｖ１を監視しておき、その電圧が所定の電圧となるように、直流電圧Ｖ２の大きさを調整する。第２の単相インバータ４１が扱う電力は、アクティブフィルタとして必要な電力から、第１の単相インバータ４２の電力を差し引いたものである。このため、直流電圧Ｖ２の大きさを調整して第１の単相インバータ４２の出力電力を調整し、第２の単相インバータ４１を介したコンデンサ５１の充放電がバランスするように第２の単相インバータ４１が扱う電力を調整して、第２の単相インバータ４１が駆動制御される。なお、直流電圧Ｖ２の調整手段は、電源１から有効電力を供給する際のＶ２の目標電圧を変化させることで実現できる。
【００５１】
この実施の形態では、第１の単相インバータ４２の直流電圧Ｖ２を可変として、第２の単相インバータ４１を介したコンデンサ５１の充放電がバランスするように第２の単相インバータ４１を駆動制御するため、第２の単相インバータ４１は平均出力電力が０となり、外部から電力供給する必要がなく、ＤＣＤＣコンバータ回路を省略できる。
【００５２】
実施の形態６．
上記各実施の形態１〜５では、アクティブフィルタとして用いる電力変換装置３について示したが、この実施の形態では、直流電源からの直流電力を交流電力へ電力変換し電力系統に連系するための系統連系インバータ４１として動作させる電力変換装置３０について以下に示す。図２０は、この実施の形態６による電力変換装置３０の構成を示す回路図である。
電力変換装置３０は、上記実施の形態１で示した電力変換装置３と同様に、第１の単相インバータ４２と第２の単相インバータ４１とを直列に接続した単相多重インバータ４で構成され、連系リアクトル２５を備えて負荷２４（この場合、電力系統）に接続される。コンデンサ２３は高調波除去用のフィルタとして作用させる。２１は電流センサ、２２は電圧センサ、２６は制御装置としてのインバータ駆動回路、２７はＣＰＵ、２８は外部回路である。
【００５３】
この場合、第１の単相インバータ４２は、出力電圧指令である交流電圧の半周期に対して１パルスの電圧を出力し、第２の単相インバータ４１は、出力電圧をきめ細かく調整して、第１、第２の単相インバータ４２、４１の出力電圧の総和である単相多重インバータ４の出力電圧は、ほぼ正弦波となる。
【００５４】
系統連系インバータに適用する電力変換装置３０の直流エネルギー源は、鉛蓄バッテリ、燃料電池、太陽電池、リチウムイオン電池、ニッケル水素電池、電気二重層コンデンサ等を使用することができ、ここでは図示していないＤＣＤＣコンバータを介して電力変換装置３０の直流電源（コンデンサ５２）に電力供給する。
系統連系インバータでは交流電流を力率１の正弦波とする必要があるため高精度の電流制御が必要となる。
この実施の形態では、上記実施の形態１と同様に、制御装置２６が電流制御手段を備えて第２の単相インバータ４１を用いて電流制御する。この場合、単相多重インバータ４から出力するインバータ電流ｉＬを目標電流に追従するように直接制御するが、それ以外の電流制御方式については、上記実施の形態１で説明した制御と同様である。
【００５５】
仮に、系統連系インバータに一般的な単相フルブリッジ回路で構成されたＰＷＭインバータを用いた場合、系統と連系して交流電流を力率１の正弦波に制御するためには、ＰＷＭインバータと系統間に大きな連系用のリアクトルが必要となり装置が大型化する。また、ＰＷＭインバータの直流電圧は系統電圧の最大値以上に設定する必要があるため、スイッチング損失も増大し、電力変換装置の効率低下の原因となるものであった。
この実施の形態では、上記実施の形態１と同様に、スイッチングする電圧幅を小さくすることができ、小さなフィルタ回路（連系リアクトル２５）でも滑らかな交流波形が出力できると共に、交流電流を目標電流に精度良く追従させることが可能となる。
【００５６】
また、単相多重インバータ４は電圧型インバータであるので、出力電流の大きさ、方向に係わらず一定の電圧を発生する電圧源として動作する。従って、電圧に対して電流の方向が逆になるように目標電流を設定した場合、単相多重インバータ４は交流側から直流側へ電力を整流するコンバータとして動作させることができる。一般的に、双方向の電力変換装置を用いて、直流側から交流側への電力が供給されることをインバータ動作、逆に、交流側から直流側へ電力が供給されることをコンバータ動作という。
なお、ここでは、負荷２４を電力系統とした場合について説明したが、これに限らず、高精度な電流制御が必要な負荷２４に対しても適用することができる。
【００５７】
実施の形態７．
次に、この発明の実施の形態７による電力変換装置を説明する。図２１は、この発明の実施の形態７による電力変換装置を３相回路へ適用した装置構成図を示す。
図２１に示すように、電力変換装置は、1台の３相３レベルインバータ６０と単相２重インバータ４３ａ〜４３ｃとの組み合わせにより構成され、図示しないリアクトルを介して３相負荷６５に電力供給される。各相は３相３レベルインバータ６０の１相分と単相２重インバータ４３ａ（４３ｂ、４３ｃ）とが交流側を直列に接続され、即ち、３コの単相インバータを直列接続したものの特別な例と考えられる。
３相３レベルインバータ６０を構成する直流回路は、直流電源６１ａの負側端子を直流電源６１ｂの正側端子に接続して、これらの直流電源６１ａ、６１ｂを直列に接続することにより構成する。
【００５８】
次に３相３レベルインバータ６０を構成するスイッチング回路の内、１相分の回路構成について説明する。直流電源６１ａの正側端子および直流電源６１ｂの負側端子との間には、ダイオードを逆並列に接続した複数個のＩＧＢＴ（Insulated Gate Bipolar Transistor）等の自己消弧型半導体スイッチング素子６２ａ〜６２ｄの直列回路を接続する。そして、スイッチング素子６２ｂおよび６２ｃの接続点より交流出力端子６６を導出する。
また、スイッチング素子６２ａ、６２ｂの接続点をダイオード６３ａのカソードに接続し、該アノードを介して直流電圧６１ａ、６１ｂの接続点（中間電位点６４）に接続すると共に、スイッチング素子６２ｃ、６２ｄの接続点をダイオード６３ｂのアノードに接続し、該カソードを介して中間電位点６４に接続する。
他の２相についても同様の構成で並列に接続され、３相３レベルインバータ６０を構成する。
【００５９】
次に３相３レベルインバータ６０の１相分のスイッチング動作について説明する。直流電圧６１ａ、６１ｂの電圧をＶとした場合、スイッチング素子６２ａ、６２ｂがオン、スイッチング素子６２ｃ、６２ｄがオフの場合、中間電位点６４と出力端子６６の間には直流電源６１ａの電圧が印加される。
スイッチング素子６２ｂ、６２ｃがオン、スイッチング素子６２ａ、６２ｄがオフの場合、中間電位点６４と出力端子６６の間は同電位となる。スイッチング素子６２ｃ、６２ｄがオン、スイッチング素子６２ａ、６２ｂがオフの場合、中間電位点６４と出力端子６６の間には直流電源６１ｂの電圧が印加される。
従って、スイッチングモードの切替によって、出力端子６６には中間電位点６４を基準として｛＋Ｖ、０、−Ｖ｝の３レベルの電圧を出力できる。
ここでは、１相分の回路について説明したが、他の２相についても同様の動作で３レベルの電圧を出力することができる。また、３相回路における線間電圧は相電圧の差となるので、｛＋２Ｖ、＋Ｖ、０、−Ｖ、−２Ｖ｝の５レベルとなる。
なお、ここでは一般的にＮＰＣインバータ（Neutral Point Clamped Inverter）と呼ばれる３レベルインバータを適用したが、２レベルインバータは勿論、その他の回路構成の多レベルインバータを適用しても良い。
【００６０】
電力系統および電鉄等の用途においては、直流入力電圧が高いことから、スイッチング素子の耐圧およびスイッチング周波数に限界があり、限られたスイッチングで、出力電圧をより正弦波に近づけるため、このような多レベルインバータが多く適用されている。更に負荷が、誘導電動機や同期電動機に代表されるモータの場合、用途によっては低トルクリプル、ひいては速度制御の高性能化が要求されることから、モータの励磁電流およびトルク電流を制御するベクトル制御が用いられている。
図２１にベクトル制御を適用したモータを３相負荷６５として設定した場合の制御装置３１のブロック図を示す。制御装置３１はモータの位置（回転角）指令または速度指令を演算するＣＰＵ３２、ＣＰＵ３２から入力されるモータの位置（回転角）指令または速度指令に、検出器６８から入力されるそれらの実際値が追従するように、フィードバック制御を行って制御信号を出力する制御回路３３、電流制御回路３４およびゲート信号作成回路３５を備える。制御回路３３は位置制御回路および速度制御回路を備え、さらにベクトル制御を実現するため電流マイナーループも有して、３相の内２相についてインバータ出力電流の目標電流ｉａ＊、ｉｂ＊を出力する。電流制御回路３４では、電流センサ６７ａ、６７ｂからの各インバータ出力電流ｉａ、ｉｂがそれぞれ目標電流ｉａ＊、ｉｂ＊に追従するように、各相の電圧指令を生成し、ゲート信号作成回路３５にて、各インバータ６０、４１、４２を駆動するためのゲート駆動信号を生成する。
【００６１】
ベクトル制御では高精度の電流制御が必要であることから、高応答の制御電流源が必要になる。このため、従来では、電圧型インバータの高い電圧応答性を利用して、電圧指令を操作して出力電流を目標電流に追従させる電流調整型のＰＷＭ（Pulse Width Modulation）制御が用いられていた。ＰＷＭ制御により、制御性能は向上するが、高い直流電圧を高周波でスイッチングするので、スイッチング損失に起因して冷却装置が大型化する。また、３相負荷６５としてモータを接続した場合、電力変換装置とモータ間の配線ケーブルの配線インダクタンス（Ｌ）や浮遊容量（Ｃ）が存在し、電力変換装置のスイッチングに伴う高い電圧変化がＬＣ共振によりサージ電圧を発生させる。その結果、モータ端子に高い電圧を印加してしまい、モータの絶縁劣化の原因となる。対策として、巻線の絶縁強化や出力リアクトルによる電圧立ち上がりの時間変化率（ｄＶ／ｄｔ）の抑制およびサージ抑制フィルタ等が必要となり、コストアップとなっていた。
【００６２】
この実施の形態では、３相３レベルインバータ６０の出力端子と負荷との間に、各相、２個の単相インバータ４１、４２を直接に挿入した構成とし、３相３レベルインバータ６０と組み合わせると、各相では直列に３個の単相インバータが接続されて、各発生電圧の総和で各相の出力電圧が制御される。このため、負荷６５に印加される電圧をより正弦波状に波形成形でき、高精度な電流制御が可能となる。
また、負荷６５に印加される電圧の変化を小さくすることができるので、配線ケーブルに存在する配線インダクタンスや浮遊容量の影響で発生するサージ電圧が抑制でき、モータの絶縁劣化を防止できる。
【図面の簡単な説明】
【００６３】
【図１】この発明の実施の形態１による電力変換装置の主回路構成を示す図である。
【図２】この発明の実施の形態１によるアクティブフィルタの動作を説明する波形図である。
【図３】この発明の実施の形態１による単相多重インバータおよび各単相インバータの出力電圧波形を示す図である。
【図４】この発明の実施の形態１による電源電流波形を示す図である。
【図５】この発明の実施の形態１による第１の単相インバータの出力電圧発生タイミングを示す図である。
【図６】この発明の実施の形態１による電源電流波形と第２の単相インバータのオンオフタイミングを示す図である。
【図７】この発明の実施の形態１による電源電流波形と第２の単相インバータのオンオフタイミングを示す図である。
【図８】この発明の実施の形態１によるインバータ駆動回路を示す回路図である。
【図９】この発明の実施の形態１による第１の単相インバータを駆動するための信号のタイミングチャートである。
【図１０】この発明の実施の形態１による第２の単相インバータを駆動するための信号のタイミングチャートである。
【図１１】この発明の実施の形態２による電源電圧波形および第１の単相インバータの出力電圧波形を示す図である。
【図１２】この発明の実施の形態２による単相多重インバータおよび各単相インバータの出力電圧波形を示す図である。
【図１３】この発明の実施の形態３による電源電圧波形および第１の単相インバータの出力電圧波形を示す図である。
【図１４】この発明の実施の形態３による単相多重インバータおよび各単相インバータの出力電圧波形を示す図である。
【図１５】この発明の実施の形態４による電源電流波形と第２の単相インバータのオンオフタイミングを示す図である。
【図１６】この発明の実施の形態４による電源電流波形と第２の単相インバータのオンオフタイミングを示す図である。
【図１７】この発明の実施の形態４によるインバータ駆動回路を示す回路図である。
【図１８】この発明の実施の形態４による第２の単相インバータを駆動するための信号のタイミングチャートである。
【図１９】この発明の実施の形態５による電力変換装置の主回路構成を示す図である。
【図２０】この発明の実施の形態６による電力変換装置の構成を示す図である。
【図２１】この発明の実施の形態７による電力変換装置の構成を示す図である。
【符号の説明】
【００６４】
１  電源、２  負荷、３  電力変換装置、
４  単相多重変換器としての単相多重インバータ、６  連系リアクトル、
７  ＤＣＤＣコンバータ、８  ＣＰＵ、１０，１０ａ  外部回路、
１７ａ〜１７ｄ  ヒステリシスコンパレータ回路、２０，２０ａ  ゲート信号作成回路、
２４  負荷、２５  連系リアクトル、２６  制御装置としてのインバータ駆動回路、
２７  ＣＰＵ、２８  外部回路、３０  電力変換装置、３１  制御装置、３２  ＣＰＵ、
３４  電流制御回路、３５  ゲート信号作成回路、４１  第２の単相インバータ、
４２  第１の単相インバータ、５１，５２  直流電源としてのコンデンサ、
６０  ３相３レベルインバータ、６５  ３相負荷。
【図１】
0004811917.tif 000002
【図２】
0004811917.tif 000003
【図３】
0004811917.tif 000004
【図４】
0004811917.tif 000005
【図５】
0004811917.tif 000006
【図６】
0004811917.tif 000007
【図７】
0004811917.tif 000008
【図８】
0004811917.tif 000009
【図９】
0004811917.tif 000010
【図１０】
0004811917.tif 000011
【図１１】
0004811917.tif 000012
【図１２】
0004811917.tif 000013
【図１３】
0004811917.tif 000014
【図１４】
0004811917.tif 000015
【図１５】
0004811917.tif 000016
【図１６】
0004811917.tif 000017
【図１７】
0004811917.tif 000018
【図１８】
0004811917.tif 000019
【図１９】
0004811917.tif 000020
【図２０】
0004811917.tif 000021
【図２１】
0004811917.tif 000022