(57)【特許請求の範囲】
【請求項１】
遊技動作を全体的に制御する主制御ＣＰＵが主制御基板に設けられている一方、該主制御ＣＰＵからの制御信号に基づいて、遊技動作を行なう複数の作動部を作動制御するサブ制御ＣＰＵが、該主制御基板とは異なるサブ制御基板に設けられていると共に、該サブ制御ＣＰＵにリセット端子が設けられており、該リセット端子に対して外部からの信号が入力されることにより該サブ制御ＣＰＵが初期化処理を行い該サブ制御ＣＰＵに接続された記憶領域の記憶内容を消去するパチンコ機において、
所定のリセット条件に基づいて前記リセット端子に対してリセット信号を出力することにより前記サブ制御ＣＰＵに前記初期化処理を開始させるリセット手段と、
前記サブ制御ＣＰＵとは別体とされ、且つ、複数の判別用入力端子を備えた電子回路により構成されており、該複数の判別用入力端子の電圧レベルを確認することにより前記所定のリセット条件が成立しているか否かを判定し、該所定のリセット条件が成立している場合には、該サブ制御ＣＰＵに設けられたリセット条件入力端子の入力電圧レベルを第一の電圧レベルから第二の電圧レベルへと変更する一方、該所定のリセット条件が成立していない場合には、該リセット条件入力端子の入力電圧レベルを該第一のレベルに維持するリセット条件通知手段と、
前記初期化処理において、前記リセット条件入力端子の入力電圧レベルが前記第一の電圧レベルと前記第二の電圧レベルの何れであるかを確認することにより、該初期化処理が前記リセット信号の入力により開始された正規の初期化処理であるか否かを判定するノイズリセット判定手段と、
該ノイズリセット判定手段において前記初期化処理が前記正規の初期化処理であると判定された場合には、前記記憶領域の記憶内容を消去する一方、該ノイズリセット判定手段において該初期化処理が該正規の初期化処理でないと判定された場合には、該記憶領域の記憶内容を保持する情報保持手段と、
前記記憶領域の記憶内容の消去が行われた後において、前記リセット条件入力端子の入力電圧レベルを前記第二の電圧レベルから前記第一の電圧レベルに復帰させる復元手段とを備えたパチンコ機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技動作を全体的に制御する主制御基板と、主制御基板とは別個に構成されて、主に遊技演出に関する動作を制御するサブ制御基板とを備えたパチンコ機に関するものである。
【背景技術】
【０００２】
従来から、パチンコ機は、遊技球の各入賞口への入賞の検出やそれに伴う賞球の払い出し、大当たり遊技における大入賞口の開閉作動などの遊技動作に関わる制御や、図柄表示装置における表示演出、音や光による演出などの遊技演出に関する制御など、多くの作動部を同時に制御することが必要とされている。特に近年では、図柄表示装置において行なわれる表示演出に代表されるように、遊技演出に関する制御は複雑化、高度化する一方である。
【０００３】
そこで、近年のパチンコ機においては、遊技動作を制御する主制御基板の負荷を軽減するために、図柄表示装置や音、光などの遊技演出に関する作動部の制御を行なうサブ制御基板を主制御基板とは別に設けて、主制御基板からのコマンドに基づいて、サブ制御基板が遊技演出に関する制御処理を行なうようにされたパチンコ機が多い。例えば、特許文献１に記載のものが、それである。
【０００４】
これらのサブ制御基板は、主制御基板に対して制御情報を送信することは無く、主制御基板からのコマンドを一方的に受信するようにされている。そして、例えばパチンコ機の電源が切られることによってサブ制御基板への給電が停止された場合には、サブ制御ＣＰＵの初期化処理の際に制御情報が記憶された記憶領域の内容も初期化されて、主制御基板から新たなコマンドを待機するようになっている。
【０００５】
ところで、前述の如き演出内容の高度化に伴って、サブ制御基板に用いられるサブ制御ＣＰＵとしては、高い作動周波数を有する高度なものが採用されている。しかし、そのように高い作動周波数を有するＣＰＵは、静電気や電波等のノイズによるリセットの発生するおそれが高い。
【０００６】
そして、ノイズによるリセット（サブ制御ＣＰＵのシステムが停止に陥った状態）が生じた場合にも、一瞬の些細なノイズの混入であるにも関わらず、電源が遮断された場合と同様に、サブ制御ＣＰＵの初期化処理が開始されてしまい、サブ制御基板の記憶領域の記憶内容が初期化されてしまう。このようなノイズリセットが生ずると、例えば主制御基板からの次のコマンドを受信するまで、図柄表示装置に何も表示されなくなるなどの不都合が生じる。特に、かかるリセットはサブ制御基板単体で生じるものであることから、主制御基板等他の基板の作動は継続しており、特に大当たり遊技中にノイズリセットが生じて、図柄表示装置に何も表示されないような状態となっては、遊技者は遊技状態を把握できず、遊技者に大きな不利益を与えてしまうおそれもある。
【０００７】
【特許文献１】特開２００２−１７７５０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ここにおいて、本発明は上述の如き事情を背景として為されたものであって、その解決課題とするところは、遊技動作を全体的に制御する主制御基板とは別個に演出作動を制御するサブ制御基板が設けられたパチンコ機において、サブ制御基板単体にノイズ等に起因するリセットが発生した場合でも、演出作動を停止することを回避し得る、新規な構造のパチンコ機を提供することにある。
【課題を解決するための手段】
【０００９】
以下、前述の如き課題を解決するために為された本発明の態様を記載する。なお、以下に記載の各態様において採用される構成要素は、可能な限り任意の組み合わせで採用可能である。また、本発明の態様乃至は技術的特徴は、以下に記載のものに限定されることなく、明細書全体および図面の記載、或いはそれらの記載から当業者が把握することの出来る発明思想に基づいて認識されるものであることが理解されるべきである。
【００１０】
（本発明の態様１）
すなわち、本発明の態様１は、遊技動作を全体的に制御する主制御ＣＰＵが主制御基板に設けられている一方、該主制御ＣＰＵからの制御信号に基づいて、遊技動作を行なう複数の作動部を作動制御するサブ制御ＣＰＵが、該主制御基板とは異なるサブ制御基板に設けられていると共に、該サブ制御ＣＰＵにリセット端子が設けられており、該リセット端子に対して外部からの信号が入力されることにより該サブ制御ＣＰＵが初期化処理を行い該サブ制御ＣＰＵに接続された記憶領域の記憶内容を消去するパチンコ機において、所定のリセット条件に基づいて前記リセット端子に対してリセット信号を出力することにより前記サブ制御ＣＰＵに前記初期化処理を開始させるリセット手段と、前記サブ制御ＣＰＵとは別体とされ、且つ、複数の判別用入力端子を備えた電子回路により構成されており、該複数の判別用入力端子の電圧レベルを確認することにより前記所定のリセット条件が成立しているか否かを判定し、該所定のリセット条件が成立している場合には、該サブ制御ＣＰＵに設けられたリセット条件入力端子の入力電圧レベルを第一の電圧レベルから第二の電圧レベルへと変更する一方、該所定のリセット条件が成立していない場合には、該リセット条件入力端子の入力電圧レベルを該第一のレベルに維持するリセット条件通知手段と、前記初期化処理において、前記リセット条件入力端子の入力電圧レベルが前記第一の電圧レベルと前記第二の電圧レベルの何れであるかを確認することにより、該初期化処理が前記リセット信号の入力により開始された正規の初期化処理であるか否かを判定するノイズリセット判定手段と、該ノイズリセット判定手段において前記初期化処理が前記正規の初期化処理であると判定された場合には、前記記憶領域の記憶内容を消去する一方、該ノイズリセット判定手段において該初期化処理が該正規の初期化処理でないと判定された場合には、該記憶領域の記憶内容を保持する情報保持手段と、前記記憶領域の記憶内容の消去が行われた後において、前記リセット条件入力端子の入力電圧レベルを前記第二の電圧レベルから前記第一の電圧レベルに復帰させる復元手段とを備えたことを、特徴とする。
【００１１】
本態様に従う構造とされたパチンコ機においては、情報保持手段を設けたことによって、所定のリセット条件が成立したことに起因してサブ制御ＣＰＵの初期化処理が開始される場合には記憶領域の記憶内容を消去する一方、所定のリセット条件ではないノイズ等が原因でサブ制御ＣＰＵの初期化処理が開始された場合には、記憶領域の内容を消去することなく保持するようにされている。これにより、静電気や電波などのノイズリセットによってサブ制御ＣＰＵが初期化される場合には、ノイズリセット前の記憶内容を維持してノイズリセット前の状態に復帰することが可能となり、記憶内容が失われることに起因して演出作動が停止するようなことを防ぐことが出来る。
【００１２】
なお、本態様におけるサブ制御基板を複数設けて、制御対象となる演出作動を複数のサブ制御ＣＰＵに分担して行なわせることも可能である。例えば、サブ制御基板として、図柄表示装置を制御する図柄制御基板、音による演出を制御する音制御基板、光による演出を制御する光制御基板の３つのサブ制御基板を設けると共に、それら３つのサブ制御基板を統括するサブ制御基板として、主制御基板からの制御信号に基づいてそれら３つのサブ制御基板を制御する統合サブ基板を設ける等しても良い。このようにすれば、主制御基板は統合サブ基板に対して演出作動に関する基本的な制御情報を送信するのみで足り、細かな制御は統合サブ基板に行なわせることが出来て、主制御基板の負荷を軽減することが出来る。
【００１３】
なお、本態様におけるノイズリセットとは、サブ制御ＣＰＵの初期化処理が開始されるきっかけとなるものの内で、予め予定した所定のリセット条件とは異なるものを広く含むものである。従って、例えば、電波や静電気がサブ制御ＣＰＵに影響を及ぼすことによって開始されるサブ制御ＣＰＵの初期化処理のみならず、制御プログラムのエラー等が原因で開始される初期化処理も、本態様におけるノイズリセットに含むものである。
【００１５】
本態様に従う構造とされたパチンコ機においては、リセット条件の成否をサブ制御ＣＰＵに設けられた入力端子の入力電圧レベルを変更することによってハードウェア的に通知することが出来る。これにより、信頼性の高い作動を行なうことが出来る。また、リセット条件の通知に係る処理をハードウェア的に行なうことによって、サブ制御ＣＰＵの負荷を軽減することも可能となる。
【００１６】
なお、本態様におけるリセット条件入力端子は、好ましくは一つとされて、複数のリセット条件を総合した最終的な結果がリセット条件入力端子への入力電圧レベルとして反映されていることが好ましいが、必ずしも一つに限定されるものではない。従って、例えば、リセット条件入力端子を複数設けると共に、複数のリセット条件毎に各リセット条件入力端子を１つずつ割り当てて、サブ制御ＣＰＵがそれら複数のリセット条件入力端子の入力電圧レベルを１つずつ確認するようにしても良い。
【００１７】
（本発明の態様２）
本発明の態様２は、前記態様１に係るパチンコ機において、前記リセット条件として、サブ制御基板へ電源電圧の供給が開始されたことを含むことを、特徴とする。
【００１８】
本態様に従う構造とされたパチンコ機においては、サブ制御基板に電源電圧が供給され始めた場合にはサブ制御ＣＰＵの初期化処理が行なわれて、かかる初期化処理においてサブ制御基板の記憶内容が消去される。これにより、パチンコ機の電源が遮断されて、再び電源が投入された際には、それまでに記憶されたサブ制御基板の記憶内容を消去して新たな遊技制御を開始することが出来る。
【００１９】
（本発明の態様３）
本発明の態様３は、前記態様１又は２に係るパチンコ機において、前記リセット条件として、所定のリセット信号を受信したことを含むことを、特徴とする。
【００２０】
本態様に従う構造とされたパチンコ機においては、例えばサブ制御基板の記憶内容を消去したいタイミングでリセット信号をサブ制御基板に送信することによって、所望のタイミングでサブ制御基板の記憶内容を初期化することが出来る。
【００２１】
なお、本態様は、前記態様２と組み合わせて好適に採用される。即ち、リセット条件として、電源電圧の供給開始とリセット信号の受信の２つを条件とすることによって、パチンコ機の電源を投入した場合に加えて、所望のタイミングでリセット信号を送信することによって、サブ制御基板を電源投入時の状態に初期化することが出来る。
【発明の効果】
【００２２】
上述の説明から明らかなように、本発明に従う構造とされたパチンコ機においては、静電気や電波などのノイズリセットによってサブ制御ＣＰＵ単体での初期化処理が開始された場合には、ノイズリセット前の記憶領域の記憶内容を用いてノイズリセット前の状態に復帰することによって、演出作動が停止することを回避して、遊技者に不安を与えるようなことを回避することが出来る。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を更に具体的に明らかにするために、本発明の実施形態について、図面を参照しつつ、詳細に説明する。
【００２４】
先ず、図１に、本発明の一実施形態としてのパチンコ機１０を示す。パチンコ機１０において機体の外郭をなす外枠１２の開口前面側には、各種の遊技用構成部材をセットする縦長方形の中枠１４が開閉および着脱自在に組み付けられている。中枠１４の前面側には、中枠１４に対して着脱自在に組み付けられた遊技盤１６を透視保護するためのガラス板が保持されたガラス枠１８と、上皿２０を備えた皿板２２が、それぞれ、開閉可能な状態で組み付けられており、これら外枠１２、中枠１４、ガラス枠１８、および皿板２２を含んでパチンコ機１０が構成されている。そして、ガラス枠１８の適当な複数箇所には、電飾用のランプとしてのＬＥＤ２１、２１が設けられている。また、上皿２０には、音による演出を行なうための複数のスピーカ２５、２５が設けられている。更に、上皿２０の下方には、下皿２４が設けられており、かかる下皿２４の右方には、発射ハンドル２６が設けられている。そして、遊技者が発射ハンドル２６に対して回動操作可能に装着された発射レバー２８を回動操作することにより、上皿２０に貯留された遊技球が球送り機構（図示せず）を介して発射装置（図示せず）に送られた後、遊技盤１６に形成された遊技領域３０に向けて発射されるようになっている。
【００２５】
遊技盤１６は、表面に合成樹脂製のシートが被着された遊技板を備えており、かかる遊技板の表面側に固定されたガイドレール３２で囲まれた略円形の遊技領域３０の略中央には、図柄表示装置としての液晶表示器３４が取り付けられている。そして、かかる液晶表示器３４に変動図柄としての左特別図柄３６ａ，中特別図柄３６ｂおよび右特別図柄３６ｃが、それぞれ変動および停止表示されるようになっている。
【００２６】
これら三つの特別図柄３６ａ，３６ｂ，３６ｃは、本実施形態においては、何れも、「０」〜「９」までの数字図柄によって構成されており、液晶表示器３４の上側から下側に「０」→「９」「０」・・・のループ状にスクロール表示されるようになっている。また、本実施形態では、これら三つの特別図柄３６ａ，３６ｂ，３６ｃは、一斉に変動表示が開始されるようになっている一方、左特別図柄３６ａ，右特別図柄３６ｃ，中特別図柄３６ｂの順番で停止表示されるようになっている。なお、本実施形態における変動表示とは、特別図柄の図柄が確定していないように認識される表示状態をいい、例えば、特別図柄がスクロール表示されている状態等をいう。そして、これら左特別図柄３６ａ，中特別図柄３６ｂ、右特別図柄３６ｃの図柄が確定して認識される状態が停止図柄とされている。また、本実施形態における停止表示とは、特別図柄の停止図柄が確定したように認識される表示状態をいい、例えば、特別図柄のスクロール表示が終了して、停止図柄で止まっている状態等をいう。
【００２７】
また、液晶表示器３４の下方には、始動口３８が設けられており、かかる始動口３８内には、入球した遊技球を遊技盤１６の裏側に排出する球通路上において近接スイッチによって構成された始動入球検出手段としての始動口スイッチ４０（図３参照）が配設されている。そして、始動口３８に遊技球が入球すると、始動口スイッチ４０が遊技球の通過を検出して始動信号としての電気信号（検出信号）を出力するようにされており、かかる始動信号に基づいて判定が行われた後、判定の結果に基づいて決定された内容による複数の特別図柄３６ａ，３６ｂ，３６ｃの変動表示が開始されるようになっている。
【００２８】
一方、液晶表示器３４の上方には、保留ＬＥＤ４２が複数（本実施形態では４つ）設けられている。保留ＬＥＤ４２は、特別図柄３６ａ，３６ｂ，３６ｃが変動表示されている最中に遊技球が始動口３８に入球する毎に１つ点灯せしめられるようになっており、特別図柄３６ａ，３６ｂ，３６ｃの変動表示が所定回数（本実施形態では最大４回）保留されていることを遊技者に報知するようになっている。
【００２９】
更にまた、始動口３８の下方には、可変入賞口としての大入賞口４４が設けられている。かかる大入賞口４４の入口には、液晶表示器３４において特別図柄３６ａ，３６ｂ，３６ｃの図柄が揃って停止表示された場合、即ち、大当たりが発生した場合に開閉する扉４６が配設されている。扉４６は、通常の遊技状態では閉状態に維持されて遊技者に不利な状態とされる一方、大当たりが発生した場合には開閉動作せしめられて遊技者に有利な大当たり状態とされるようになっている。
【００３０】
図２に、パチンコ機１０の背面を示す。パチンコ機１０の背面には、遊技動作を制御する主制御基板５６（図３参照）を収納する主制御基板収納ケース４８、液晶表示器３４の作動を制御する表示制御基板６０（図３参照）を収納する表示制御基板収納ケース５０、スピーカ２５の作動を制御する音制御基板６２（図３参照）やＬＥＤ２１の作動を制御する光制御基板６４（図３参照）、および主制御基板５６からの信号に基づいてパチンコ機１０の演出作動を統括的に制御する演出制御基板５８（図３参照）を収納する演出制御基板収納ケース５２、外部から電力を得ると共に、各制御基板や駆動装置へ電力を分配して供給する電源ユニット５４等が取り付けられている。
【００３１】
このようなパチンコ機１０は、遊技者が上皿２０に遊技球を投入して発射レバー２８を回動操作することによって、遊技球が遊技領域３０内に発射されて、遊技領域３０に打ち付けられた障害釘（図示せず）に当たりながら落下するようになっている。
【００３２】
ここにおいて、遊技球が始動口３８内に入球すると、液晶表示器３４において、三つの特別図柄３６ａ，３６ｂ，３６ｃの変動表示が開始される。そして、変動表示の開始から所定時間が経過すると、左特別図柄３６ａおよび右特別図柄３６ｃが当該順序で仮停止し、左特別図柄３６ａおよび右特別図柄３６ｃの図柄組合せに応じてリーチ状態の有無が報知される。なお、リーチ状態とは、左特別図柄３６ａおよび右特別図柄３６ｃが同じ図柄で停止された状態をいう。また、かかる仮停止では左特別図柄３６ａおよび右特別図柄３６ｃは液晶表示器３４内で揺れるように表示されており、再度変動表示される可能性が残っていることが視覚的に表現される。
【００３３】
さらに所定時間が経過すると、左特別図柄３６ａおよび右特別図柄３６ｃに続いて中特別図柄３６ｂが仮停止せしめられる。そして、左特別図柄３６ａ、右特別図柄３６ｃ、および中特別図柄３６ｂが１本の水平なラインに沿って静止した停止図柄とされる。これら三つの特別図柄３６ａ，３６ｂ，３６ｃの停止図柄の図柄組合せによって、大当たり状態またははずれ状態が遊技者に報知される。
【００３４】
大当たり図柄となる特定の図柄組合せは、本実施形態においては、三つの特別図柄３６ａ，３６ｂ，３６ｃが全て同じ図柄で揃う組合せとされている。他方、それ以外の図柄組合せがはずれ図柄とされている。更に、はずれ図柄は、左特別図柄３６ａおよび右特別図柄３６ｃが同一で中特別図柄３６ｂが相違する図柄組合せがリーチはずれ図柄とされており、左特別図柄３６ａ及び右特別図柄３６ｃが相違する図柄組合せが完全はずれ図柄とされる。なお、始動口３８への入球をきっかけとする始動信号の判定結果が、大当たり図柄とされる判定結果を大当たりと称し、完全はずれ図柄とされる判定結果を完全はずれ、リーチはずれ図柄とされる判定結果をリーチはずれと称する。
【００３５】
そして、三つの特別図柄３６ａ，３６ｂ，３６ｃが大当たり図柄で停止されることによって、大当たり遊技が開始される。大当たり遊技は、大入賞口４４の扉４６を開放することによって大入賞口４４への遊技球の入賞を許容するものであり、遊技者は、通常の遊技状態、即ち、大当たりが発生していない遊技状態で得ることが出来る賞球よりも多くの賞球を得ることが出来る。かかる扉４６は、所定個数（例えば１０個）の遊技球が入賞する個数条件または所定時間（例えば２７秒）が経過する時間条件が満足されるまで開放状態に保持される。
【００３６】
このような扉４６の一回の開放動作は大当たりラウンド（以下、適宜に「Ｒ」とする）と称されており、上記条件が満足された場合には、扉４６が閉状態とされて、所定のラウンド間インターバル（本実施形態においては２秒）が経過した後に、次の大当たりラウンドが開始されるようになっている。なお、一回の大当たり遊技において行なわれる大当たりラウンドの回数は予め定められており、本実施形態においては、一回の大当たり遊技において１５回の大当たりラウンドが行なわれるようになっている。
【００３７】
次に、図３に、パチンコ機１０の回路構成を示す。主制御基板５６は、始動口３８へ入賞した遊技球の当たり判定や、大当たり遊技の制御を行なう等、遊技の主要な動作を制御する回路である。そして、主制御基板５６には、パチンコ機１０の演出作動を統括的に制御する演出制御基板５８が接続されており、かかる演出制御基板５８に対して、液晶表示器３４の作動を制御する表示制御基板６０、スピーカ２５の作動を制御する音制御基板６２、ＬＥＤ２１の作動を制御する光制御基板６４が接続されている。そして、これら液晶表示器３４、スピーカ２５、ＬＥＤ２１を含んで遊技動作を行なう作動部が構成されている。また、表示制御基板６０、音制御基板６２、光制御基板６４と、これらを統括する演出制御基板５８によってサブ制御基板が構成されており、これらのサブ制御基板によってパチンコ機１０の演出作動を制御することによって、主制御基板５６の負荷が軽減されている。
【００３８】
主制御基板５６には、遊技動作を全体的に制御する主制御ＣＰＵ６６と、制御プログラムや各種制御処理に必要なデータ等が記憶された主制御ＲＯＭ６８と、各種処理データ等を記憶する主制御ＲＡＭ７０と、入力回路７２と、出力回路７４が設けられており、これらはバスにより相互に接続されている。なお、入力回路７２は、外部から入力されたアナログ信号等をデジタル信号に変換して出力する回路である。出力回路７４は、主制御ＣＰＵ６６によって生成された各種データをシリアルデータ等に変換して出力する回路である。なお、主制御ＣＰＵ６６はシールド等によるノイズ対策がなされており、静電気等のノイズによって不意にリセットが生じることの無いようにされている。
【００３９】
主制御基板５６の入力回路７２には、始動口３８に設けられて、始動口３８への入球を検出する始動口スイッチ４０、大入賞口４４に設けられて、大入賞口４４への入球数を検出するカウントスイッチ７５が接続されている。また、主制御基板５６の出力回路７４には、大入賞口４４の入口を塞いでいる扉４６を開閉駆動するための扉開閉用ソレノイド７７を駆動するソレノイド駆動回路７９，保留ＬＥＤ４２を発光制御する保留ＬＥＤ制御回路８３、主制御基板５６からの信号に基づいて演出作動を制御する演出制御基板５８等が接続されている。
【００４０】
演出制御基板５８は、前述の主制御基板５６と略同様にして、演出制御基板５８の全体を制御するサブ制御ＣＰＵとしての演出制御ＣＰＵ７６と、演出作動に関する制御プログラムや各種制御処理に必要なデータ等が記憶された演出制御ＲＯＭ７８、各種処理データを記憶する記憶領域を構成する演出制御ＲＡＭ８０、および入力回路８２、出力回路８４がバスにより相互に接続されて構成されている。
【００４１】
演出制御基板５８の入力回路８２には、主制御基板５６が接続されている。一方、出力回路８４には、表示制御基板６０、音制御基板６２、光制御基板６４が接続されている。これにより、演出制御基板５８は、主制御基板５６から受信した制御信号に対応する制御信号を表示制御基板６０、音制御基板６２、光制御基板６４のそれぞれに送信することによって、パチンコ機１０の演出作動を統括的に制御することが出来るようになっている。なお、パチンコ機１０への電源投入時には、演出制御基板５８の方が主制御基板５６よりも先に立ち上がって、主制御基板５６からのコマンドを受信可能な状態とされるようになっている。
【００４２】
表示制御基板６０は、前述の演出制御基板５８と略同様にして、表示制御基板６０の全体を制御するサブ制御ＣＰＵとしての表示制御ＣＰＵ８６と、表示制御ＣＰＵ８６の作動を制御するための制御プログラムや、演出制御基板５８から受信した制御信号に対応する画像データを選択するための選択テーブル等の制御データ等が記憶された表示制御ＲＯＭ８８と、各種処理データなどを記憶する記憶領域を構成する表示制御ＲＡＭ９０と、ＶＤＰ９２、入力回路９４、出力回路９６がバスにより相互に接続されて構成されている。なお、ＶＤＰ９２には図示しないＶＲＯＭおよびＶＲＡＭが接続されており、ＶＤＰ９２は、表示制御ＣＰＵ８６からの制御信号に基づいて、ＶＲＯＭに記憶された画像データを読み出し、ＶＲＡＭを作業領域として表示信号を生成するようになっている。
【００４３】
また、表示制御基板６０の入力回路９４には、演出制御基板５８が接続されている。一方、出力回路９６には、受信した表示信号に応じた映像を液晶表示器３４に表示する液晶表示回路９８が接続されている。そして、ＶＤＰ９２が生成した表示信号を、出力回路９６を介して液晶表示回路９８に出力するようになっており、表示信号を受信した液晶表示回路９８は、表示信号に応じた映像を液晶表示器３４に表示するようになっている。
【００４４】
音制御基板６２は、前述の演出制御基板５８と略同様にして、音制御基板６２の全体を制御するサブ制御ＣＰＵとしての音制御ＣＰＵ１００と、音制御ＣＰＵ１００の作動を制御するための制御プログラムや、演出制御基板５８から受信した制御信号に対応する音声データを選択するための選択テーブル等の制御データ等が記憶された音制御ＲＯＭ１０２と、各種処理データ等を記憶する記憶領域を構成する音制御ＲＡＭ１０４と、入力回路１０６、出力回路１０８がバスにより相互に接続されて構成されている。
【００４５】
また、音制御基板６２の入力回路１０６には、演出制御基板５８が接続されている。一方、出力回路１０８には、スピーカ回路１１０が接続されている。スピーカ回路１１０は、音制御ＣＰＵ１００からの音信号に基づいて、パチンコ機１０の各所に設けられたスピーカ２５、２５から音声を出力するものである。
【００４６】
光制御基板６４は、前述の演出制御基板５８と略同様にして、光制御基板６４の全体を制御するサブ制御ＣＰＵとしての光制御ＣＰＵ１１２と、光制御ＣＰＵ１１２の作動を制御するための制御プログラムや、演出制御基板５８から受信した制御信号に対応する点灯パターンを選択するための選択テーブル等の制御データ等が記憶された光制御ＲＯＭ１１４と、各種処理データ等を記憶する記憶領域を構成する光制御ＲＡＭ１１６と、入力回路１１８、出力回路１２０がバスにより相互に接続されて構成されている。
【００４７】
また、光制御基板６４の入力回路１１８には、演出制御基板５８が接続されている。一方、出力回路１２０には、ＬＥＤ回路１２２が接続されている。ＬＥＤ回路１２２は、光制御ＣＰＵ１１２からの光信号に基づいて、パチンコ機１０の各所に設けられたランプとしてのＬＥＤ２１，２１の点滅作動を制御するものである。
【００４８】
次に、図４に、演出制御基板５８におけるノイズリセット判定手段を構成する回路図を示す。演出制御基板５８には、演出制御ＣＰＵ７６と、演出制御基板５８に電源が投入されたことを演出制御ＣＰＵ７６に通知する電源監視用ＩＣ１２４と、演出制御ＣＰＵ７６の作動状態を監視すると共に、表示制御基板６０、音制御基板６２、光制御基板６４に対してサブリセット信号を送信するクロック監視用ＩＣ１２６が設けられている。
【００４９】
演出制御ＣＰＵ７６には、初期化処理を開始するリセット信号を受信するためのＲＥＳＥＴ入力端子、リセット条件入力端子としての「入力ポート１」、２つの出力端子「出力ポート１」と「出力ポート２」を備えている。なお、演出制御ＣＰＵ７６のＲＥＳＥＴ端子の入力経路から分岐して接続されているコンデンサ１２７は、ＲＥＳＥＴ端子への入力信号を安定化するためのものである。
【００５０】
なお、以下の説明において、端子の入力状態を" Ｈ" にするとは、当該端子の入力電圧をスレッショルド値以上の高電圧状態に設定することを示し、端子の入力状態を" Ｌ" にするとは、当該端子の入力電圧をスレッショルド値より低い低電圧状態に設定することを示す。
【００５１】
【表１】
0004811640.tif 000002
【００５２】
電源監視用ＩＣ１２４は、演出制御基板５８に電源が投入されたことを通知するための回路である。表１に、電源監視用ＩＣ１２４の真理値表を示す。なお、表１に示す真理値表は、本発明に必要な部分のみを図示している。また、表１中の" Ｘ" はＤｏｎ' ｔ  Ｃａｒｅ（トリガに影響を及ぼさない状態）を示す。電源監視用ＩＣ１２４は、Ｍ端子とＮ端子が" Ｌ" に設定された状態でＣＬＲ端子に" Ｈ" が設定された場合には、その他のＣＫ，Ｇ１，Ｇ２，１Ｄの状態に関わらず、１Ｑ端子が" Ｌ" に設定される。また、ＣＬＲ、Ｇ１，Ｇ２、Ｍ、Ｎが" Ｌ" 、且つ１Ｄが" Ｈ" に設定された状態でＣＫ端子に立ち上がりのトリガ（表１中、※１）が入力された場合には、１Ｑ端子が" Ｈ" に設定されるようになっている。なお、このような作動特性を有するＩＣとしては、例えば、東芝株式会社製のＴＣ７４ＨＣ１７３ＡＦ等が好適に採用され得る。
【００５３】
そして、本実施形態における演出制御基板５８においては、電源監視用ＩＣ１２４の１Ｄ端子には電源電圧が印加されており、演出制御基板５８に電源が供給されている状態では常に" Ｈ" の状態となるようにされている。また、Ｇ１，Ｇ２，Ｍ，Ｎ端子は常に" Ｌ" の状態とされている。従って、電源監視用ＩＣ１２４は、上述の真理値表に基づき、ＣＫ端子に降圧電源が印加された場合には１Ｑ端子が" Ｈ" の状態に設定されて、演出制御ＣＰＵ７６の「入力ポート１」に" Ｈ" が設定される。一方、演出制御ＣＰＵ７６の「出力ポート１」に" Ｈ" が設定されて、ＣＬＥＡＲ端子が" Ｈ" の状態に設定された場合には、１Ｑ端子が" Ｌ" の状態に設定されることとなる。
【００５４】
なお、電源監視用ＩＣ１２４のＣＫ端子への入力径路上には、２つのインバータが直接に接続されてなる遅延回路１２８が設けられている。遅延回路１２８は、電源監視用ＩＣ１２４がＶｃｃ入力によって立ち上がるよりも前に降圧電源の入力が電源監視用ＩＣ１２４へ到達することを防ぐために、降圧電源のＣＫ端子への入力を遅らせるためのものである。
【００５５】
一方、クロック監視用ＩＣ１２６は、ＣＫ１端子及びＣＫ２端子に入力されるクロックパルス信号を監視する回路であり、予め設定された監視時間内にクロックパルス信号が入力されない場合には、ＲＥＳＥＴ端子電圧が" Ｌ" に設定されるものである。かかるクロックパルス入力監視に関する時間は、ＣＴＷ端子、ＣＴＰ端子に印加される電圧レベルを調節することによって調節可能とされている。また、ＩＮＨ端子を" Ｈ" に設定することによって、クロックパルスの監視を一時的に停止することが出来る。このような作動特性を有するＩＣとしては、例えば、富士通株式会社製のＭＢ３７９３−４２ＰＮＦ等が好適に採用され得る。
【００５６】
そして、本実施形態においては、演出制御ＣＰＵ７６の「出力ポート２」が分岐せしめられてクロック監視用ＩＣ１２６のＣＫ１端子とＣＫ２端子の両方に接続されており、演出制御ＣＰＵ７６の「出力ポート２」から定期的に出力されるクロックパルス信号がクロック監視用ＩＣ１２６のＣＫ１端子とＣＫ２端子に同時に入力されるようになっている。これにより、演出制御ＣＰＵ７６の作動に何らかの異常が発生して、クロックパルス出力が行なわれなくなった場合には、クロック監視用ＩＣ１２６はＲＥＳＥＴ信号を出力することによって、演出制御ＣＰＵ７６をリセットすると共に、かかるＲＥＳＥＴ信号をサブリセット信号として、表示制御基板６０、音制御基板６２、光制御基板６４に送信するようになっている。なお、サブリセット信号は、通常時は" Ｈ" とされており、信号送信時に" Ｌ" とされる。
【００５７】
次に、演出制御ＣＰＵ７６が行なう処理について、図５に基づいて説明する。先ず、演出制御ＣＰＵ７６は、電源投入時やリセット時には、Ｓ１において、演出制御処理に用いる各レジスタの初期化処理を行なう。続いて、演出制御ＣＰＵ７６は、Ｓ２において、当該初期化処理が電源投入によるものか、或いはノイズ等に起因するものであるか否かを判定するノイズリセット判定処理を実行する。
【００５８】
かかるノイズリセット判定処理について、図６に基づいて説明する。先ず、演出制御ＣＰＵ７６は、Ｓ１０において、「入力ポート１」の状態が" Ｈ" であるか否かを判定する。「入力ポート１」の状態が" Ｈ" である場合（Ｓ１０：ＹＥＳ）には、演出制御ＣＰＵ７６は、Ｓ１１において、演出制御ＲＡＭ８０に記憶された演出制御に関する情報を初期化した後に、Ｓ１２以降の処理を行なう。一方、「入力ポート１」の状態が" Ｈ" でない場合（Ｓ１０：ＮＯ）には、演出制御ＣＰＵ７６は、演出制御ＲＡＭ８０を初期化することなく、リセットが開始される前の状態を維持して、Ｓ１２以降の処理を行なう。続いて、演出制御ＣＰＵ７６は、Ｓ１２において、「出力ポート１」の状態を" Ｈ" に設定することによって、電源監視用ＩＣ１２４のＣＬＥＡＲ端子を" Ｈ" に設定する。これにより、電源監視用ＩＣ１２４の１Ｑ端子が" Ｌ" に設定されて、演出制御ＣＰＵ７６の「入力ポート１」の状態が" Ｌ" に戻されることとなる。以上の処理を行なった後に、演出制御ＣＰＵ７６は、ノイズリセット判定処理を終了する。
【００５９】
図５において、かかるノイズリセット処理（Ｓ２）を終了した演出制御ＣＰＵ７６は、初期化処理を完了して、Ｓ３において、主制御基板５６から制御信号としてのコマンドを受信したか否かを判定し、コマンドを受信している場合（Ｓ３：ＹＥＳ）には、Ｓ４において、受信したコマンドに対して予め設定された処理を行なった後に、Ｓ５以降の処理を実行する一方、コマンドを受信していない場合（Ｓ３：ＮＯ）には、Ｓ５以降の処理を実行する。そして、演出制御ＣＰＵ７６は、Ｓ５において、表示制御基板６０、音制御基板６２、光制御基板６４の作動を制御するための各種制御処理を実行する。
【００６０】
また、演出制御ＣＰＵ７６は、このようなコマンド処理（Ｓ４）及び演出制御処理（Ｓ５）を行なうと共に、クロック監視用ＩＣ１２６に所定周期でクロックパルスを送信するためのクロックパルス出力処理を行なう。かかるクロックパルス出力処理は、例えば図７に示すように、演出制御ＣＰＵ７６にタイマを設けて、コマンド処理（Ｓ４）や演出制御処理（Ｓ５）とは異なるタイミングの所定周期（Ｓ１５）毎に実行される。
【００６１】
図８に、クロックパルス出力処理（Ｓ１６）の内容を示す。先ず、演出制御ＣＰＵ７６は、Ｓ２０において、「出力ポート２」の状態が" Ｈ" か否かを判定する。「出力ポート２」の状態が" Ｈ" である場合（Ｓ２０：ＹＥＳ）には、演出制御ＣＰＵ７６は、Ｓ２１において、「出力ポート２」の状態を" Ｌ" に設定する。一方、「出力ポート２」の状態が" Ｌ" である場合（Ｓ２０：ＮＯ）には、演出制御ＣＰＵ７６は、「出力ポート２」の状態を" Ｈ" に設定する。要するに、クロックパルス出力処理（Ｓ１６）が行なわれる度に、「出力ポート２」の状態が" Ｈ" と"
Ｌ" に交互に切り換えられるようになっている。
【００６２】
なお、クロックパルス出力処理は、クロック監視用ＩＣ１２６に設定された監視時間よりも短い周期で実行されるのであれば、演出制御ＣＰＵ７６が行なう処理の適宜の位置で実行することが可能である。従って、例えば、前述のようにコマンド処理（Ｓ４）や演出制御処理（Ｓ５）とは別途に設けたタイマ処理中で行なうクロックパルス出力処理によって「出力ポート２」の状態を" Ｈ" に設定する一方、「出力ポート２」を" Ｌ" に設定するためのクロックパルス出力処理を、コマンド処理（Ｓ４）や演出制御処理（Ｓ５）の処理中で実行することなども可能である。例えば、演出制御処理（Ｓ５）の処理中にクロックパルス処理を行なうようにすれば、プログラムエラー等に起因する異常によって演出制御処理（Ｓ５）が途中で停止して、クロックパルス出力処理が実行されないようなことを検出することが可能となる。
【００６３】
続いて、図９に、このような構造とされた演出制御基板５８の電源投入時の作動シーケンスを示す。先ず、パチンコ機１０に電源が投入されると、演出制御基板５８への降圧電源入力が" Ｈ" の状態とされると共に、演出制御基板５８に設けられた各電子部品への電圧の供給が開始されて、電源監視用ＩＣ１２４の１Ｄ入力が"
Ｈ" の状態とされる。そして、降圧電源は遅延回路１２８によって１Ｄ入力よりもやや遅れて電源監視用ＩＣ１２４のＣＫ端子に入力されることによって、ＣＫ入力は１Ｄ入力よりもやや遅れて" Ｈ" の状態とされる。これにより、１Ｄ入力が" Ｈ" にされた状態でＣＫ端子に立ち上がりのトリガが入力されることによって、１Ｑ出力が" Ｈ" の状態に設定されることとなる（表１参照）。
【００６４】
一方、演出制御基板５８への電源投入によってクロック監視用ＩＣ１２６に電源が投入される。これにより、クロック監視用ＩＣ１２６のリセット出力が演出制御ＣＰＵ７６のＲＥＳＥＴ端子に入力されて、演出制御ＣＰＵ７６のリセット処理が開始される。ここにおいて、１Ｑ出力が" Ｈ" の状態に設定されていることによって、演出制御ＣＰＵ７６のリセット条件入力端子としての「入力ポート１」の状態が" Ｈ" とされていることから、演出制御ＣＰＵ７６は、電源投入による初期化処理の際には、演出制御ＲＡＭ８０を初期化する（図６中、Ｓ１１）。そして、演出制御ＣＰＵ７６は、「入力ポート１」の状態を判定した後に、「出力ポート１」の状態を" Ｈ" に設定する。これにより、電源監視用ＩＣ１２４のＣＬＥＡＲ端子が" Ｈ" の状態に設定されて、１Ｑ出力が" Ｌ" の状態に戻されることとなる（図６中、Ｓ１２）。
【００６５】
すなわち、パチンコ機１０に電源が投入されて、降圧電源が入力された場合には、演出制御ＣＰＵ７６の「入力ポート１」が" Ｈ" に設定されるようになっていることから、演出制御ＣＰＵ７６は、初期化処理の際に演出制御ＲＡＭ８０の内容を初期化するようにされている。
【００６６】
なお、電源が遮断された場合には、演出制御基板５８に設けられた各電子部品への電圧の供給が何れも遮断されることによって、全ての入力が" Ｌ" の状態とされる。
【００６７】
次に、図１０に、静電気や電波などによるノイズに起因して、演出制御基板５８の単体にリセットが生じた場合の作動シーケンスを示す。先ず、静電気などのノイズによって演出制御ＣＰＵ７６にリセットが生じた場合には、パチンコ機１０の電源はＯＮの状態であることから、降圧電源は" Ｈ" の状態が継続されている。また、電源監視用ＩＣ１２４の１Ｄ端子は電源電圧が分岐されて、電源電圧と等しい状態とされることから、１Ｄ入力も" Ｈ" の状態とされる。また、降圧電源が" Ｈ"
の状態であることから、ＣＫ入力も" Ｈ" の状態が維持されており、１Ｑ出力を"
Ｈ" にするＣＫ入力の立ち上がりトリガが発生しないことから、１Ｑ出力は" Ｌ"
の状態が維持されている。そして、１Ｑ出力が" Ｌ" の状態に設定されていることによって、演出制御ＣＰＵ７６の「入力ポート１」は" Ｌ" の状態とされていることから、演出制御ＣＰＵ７６は、ノイズリセットによる初期化処理の際には、演出制御ＲＡＭ８０を初期化することなく、リセット前の状態を保持する（図６中、Ｓ１０）。なお、ノイズリセットの場合も電源投入時と同様に、初期化処理において「出力ポート１」の状態を" Ｈ" に設定することとなるが、ノイズリセットの場合には、既に電源監視用ＩＣ１２４の１Ｑ出力が" Ｌ" であることから変化は無い。
【００６８】
すなわち、静電気や電波などによるノイズ等に起因して演出制御基板５８の演出制御ＣＰＵ７６に単体のリセットが生じた場合には、演出制御ＣＰＵ７６の「入力ポート１」が" Ｌ" の状態とされていることから、演出制御ＣＰＵ７６は、初期化処理の際に演出制御ＲＡＭ８０の内容を初期化することなく、リセット前の状態を維持するようにされている。
【００６９】
なお、再びノイズ等により演出制御ＣＰＵ７６単体にリセットが生じた場合には、同様に、１Ｑ出力の状態が" Ｌ" であることから、演出制御ＣＰＵ７６の初期化処理の際に演出制御ＲＡＭ８０の内容が初期化されることは無く、リセット前の状態が維持される。
【００７０】
以上のように、本実施形態における演出制御基板５８においては、電源監視用ＩＣ１２４を含んで、リセット条件入力端子としての「入力ポート１」の入力電圧レベルを変更するリセット条件通知手段が構成されている。そして、かかるリセット条件通知手段と、「入力ポート１」の入力電圧レベルに基づいてノイズリセットか否かを判定するＳ１０を含んで、ノイズリセット判定手段が構成されている。また、Ｓ１０、Ｓ１１を含んで、ノイズリセットの場合には記憶領域を構成する演出制御ＲＡＭ８０の内容を保持する情報保持手段が構成されている。
【００７１】
このような構造とされた演出制御基板５８によれば、電源が投入されたことが所定のリセット条件とされている。そして、電源が投入されたことによって演出制御基板５８の初期化処理が行なわれる場合には、演出制御ＲＡＭ８０の内容を初期化する一方、ノイズ等に起因して演出制御基板５８単体での初期化処理が行なわれる場合には、演出制御ＲＡＭ８０の内容を初期化することなく、リセット前の状態を保持して、リセット前の状態に戻ることが出来る。
【００７２】
次に、図１１に、表示制御基板６０におけるノイズリセット判定手段を構成する回路図を示す。表示制御基板６０には、表示制御ＣＰＵ８６と、表示制御基板６０に電源が投入されたことを表示制御ＣＰＵ８６に通知する電源監視用ＩＣ１２４と、表示制御ＣＰＵ８６の作動状態を監視するクロック監視用ＩＣ１２６が設けられている。なお、表示制御基板６０における電源監視用ＩＣ１２４とクロック監視用ＩＣ１２６は、前述の演出制御基板５８における電源監視用ＩＣおよびクロック監視用ＩＣと同一のものであることから、その作動特性等の説明は省略する。
【００７３】
さらに、表示制御ＣＰＵ８６についても、前述の演出制御ＣＰＵ７６と略同様の構造を有するものである。即ち、表示制御ＣＰＵ８６は、演出制御ＣＰＵ７６と同様のＲＥＳＥＴ入力端子と、リセット条件入力端子としての「入力ポート１」と、「出力ポート１」、「出力ポート２」を備えている。加えて、表示制御ＣＰＵ８６は、ＶＤＰ９２にリセット信号を送信するための「出力ポート３」を備えている。なお、表示制御ＣＰＵ８６のＲＥＳＥＴ端子の入力経路から分岐して接続されているコンデンサ１２７は、ＲＥＳＥＴ端子への入力信号を安定化するためのものである。
【００７４】
さらに、本実施形態における表示制御基板６０における電源監視用ＩＣ１２４の各端子は、演出制御基板５８における接続と略同様の接続とされている。具体的には、１Ｄ端子はＶｃｃ端子から分岐した電源電圧が印加される。また、ＣＬＥＡＲ端子が表示制御ＣＰＵ８６の「出力ポート１」に接続されており、１Ｑ端子が表示制御ＣＰＵ８６の「入力ポート１」に接続されている。また、Ｇ１，Ｇ２、Ｍ，Ｎ端子は常に" Ｌ" の状態とされている。
【００７５】
そして、特に表示制御基板６０においては、電源監視用ＩＣ１２４のＣＫ端子に対して、降圧電源入力とサブリセット信号が入力ＯＲ回路１３０を介して接続されている。これにより、降圧電源入力とサブリセット信号入力の論理和がＣＫ端子に入力されるようになっており、例えば、何らかの異常で降圧電源入力が不安定となっている状態においてサブリセット信号が送信された場合に、サブリセット信号のトリガが電源監視用ＩＣ１２４に入力されるようになっている。
【００７６】
一方、表示制御基板６０におけるクロック監視用ＩＣ１２６についても、前述の演出制御基板５８と略同様の接続がなされている。具体的には、ＣＫ１端子とＣＫ２端子の両方には、表示制御ＣＰＵ８６の「出力ポート２」が分岐して接続されている。また、ＣＴＷ，ＣＴＰ端子に所定の電圧が印加されることによって、クロックパルスの監視時間が設定されている。
【００７７】
そして、特に表示制御基板６０においては、クロック監視用ＩＣ１２６のＩＮＨ端子に対して、サブリセット信号が反転回路１３２によって反転されて入力されるようになっている。これにより、演出制御基板５８にリセットが発生して、サブリセット信号が" Ｌ" の状態とされている間（サブリセット信号は、初期化処理がなされている間が" Ｌ" とされる）は、ＩＮＨ端子が" Ｈ" とされて、クロックパルス信号の監視を一時的に停止するようにされている。
【００７８】
また、演出制御基板５８から送信されるサブリセット信号と、クロック監視用ＩＣ１２６のＲＥＳＥＴ出力端子は、リセット入力ＡＮＤ回路１３４に接続されている。これにより、パチンコ機１０に電源が投入された場合において、サブリセット信号としての演出制御基板５８のクロック監視用ＩＣ１２６からのＲＥＳＥＴ信号と、表示制御基板６０のクロック監視用ＩＣ１２６からのＲＥＳＥＴ信号の２つが表示制御ＣＰＵ８６に入力されて、表示制御ＣＰＵ８６が続けてリセットされることを防止している。
【００７９】
そして、電源投入時に演出制御基板５８から送信されるサブリセット信号と表示制御基板６０に設けられたクロック監視用ＩＣ１２６のＲＥＳＥＴ出力信号とのリセット入力ＡＮＤ回路１３４による論理積の信号と、表示制御ＣＰＵ８６の「出力ポート３」からの信号が、ＶＤＰリセット出力ＡＮＤ回路１３６に接続されている。これにより、サブリセット信号および電源投入によるクロック監視用ＩＣ１２６からのリセット信号が表示制御ＣＰＵ８６の初期化が完了しない内にＶＤＰ９２にリセット信号として送信されることを防止して、表示制御ＣＰＵ８６の初期化処理が完了してから、「出力ポート３」の出力を" Ｈ" にして初めてＶＤＰ９２のリセット信号が送信されるようにされている。
【００８０】
次に、図１２に、表示制御ＣＰＵ８６が初期化時に行なうノイズリセット判定処理を示す。なお、表示制御ＣＰＵ８６が行なう全体的な処理（図５参照）や、クロックパルスの出力処理（図７、図８参照）についても、前述の演出制御基板５８が行なう処理と略同じものであることから、図５、図７、図８を参照することによって、詳細な説明は省略する。
【００８１】
ノイズリセット判定処理において、表示制御ＣＰＵ８６は、Ｓ２５において、「入力ポート１」の状態が" Ｈ" であるか否かを判定する。「入力ポート１」の状態が" Ｈ" である場合（Ｓ２５：ＹＥＳ）には、表示制御ＣＰＵ８６は、Ｓ２６において、表示制御ＲＡＭ９０に記憶された表示制御に関する情報を初期化した後に、Ｓ２７以降の処理を行なう。一方、「入力ポート１」の状態が" Ｈ" でない場合（Ｓ２５：ＮＯ）には、表示制御ＣＰＵ８６は、表示制御ＲＡＭ９０を初期化することなく、リセットが開始される前の状態を維持して、Ｓ２７以降の処理を行なう。続いて、表示制御ＣＰＵ８６は、Ｓ２７において、「出力ポート１」の状態を" Ｈ" に設定することによって、電源監視用ＩＣ１２４のＣＬＥＡＲ端子を" Ｈ" に設定する。これにより、電源監視用ＩＣ１２４の１Ｑ端子の状態が" Ｌ" に設定されて、表示制御ＣＰＵ８６の「入力ポート１」の状態が" Ｌ" に戻されることとなる。そして、表示制御ＣＰＵ８６は、Ｓ２８において、「出力ポート３」に" Ｈ" を設定する。これにより、ＶＤＰ９２に対してＶＤＰリセット信号が送信される。以上の処理を行なった後に、表示制御ＣＰＵ８６は、ノイズリセット判定処理を終了する。
【００８２】
続いて、図１３に、このような構造とされた表示制御基板６０の電源投入時の作動シーケンスを示す。先ず、パチンコ機１０に電源が投入されると、表示制御基板６０への降圧電源入力が" Ｈ" の状態とされると共に、表示制御基板６０に設けられた各電子部品への電圧の供給が開始されて、電源監視用ＩＣ１２４の１Ｄ入力が" Ｈ" の状態とされる。そして、降圧電源のトリガが入力ＯＲ回路１３０によって１Ｄ入力よりもやや遅れてＣＫ入力として電源監視用ＩＣ１２４のＣＫ端子に入力される。これにより、１Ｄ入力が" Ｈ" にされた状態でＣＫ端子に立ち上がりのトリガが入力されることによって、１Ｑ出力が" Ｈ" の状態に設定されることとなる（表１参照）。
【００８３】
一方、表示制御基板６０への電源投入によってクロック監視用ＩＣ１２６に電源が投入される。これにより、クロック監視用ＩＣ１２６のリセット出力が表示制御ＣＰＵ８６のＲＥＳＥＴ端子に入力されて、表示制御ＣＰＵ８６のリセット処理が開始される。ここにおいて、１Ｑ出力が" Ｈ" の状態に設定されていることによって、表示制御ＣＰＵ８６のリセット条件入力端子としての「入力ポート１」の状態が" Ｈ" とされていることから、表示制御ＣＰＵ８６は、電源投入による初期化処理の際には、表示制御ＲＡＭ９０を初期化する（図１２中、Ｓ２６）。そして、表示制御ＣＰＵ８６は、「入力ポート１」の状態を判定した後に、「出力ポート１」の状態を" Ｈ" に設定する。これにより、電源監視用ＩＣ１２４のＣＬＥＡＲ端子が" Ｈ" の状態に設定されて、１Ｑ出力が" Ｌ" の状態に戻されることとなる（図１２中、Ｓ２７）。なお、パチンコ機１０に電源が投入されることによって、演出制御基板５８の初期化処理も同時に行なわれていることから、降圧電源の入力に続いてサブリセット信号のトリガが降圧電源に遅れて発生することとなるが、ＣＫ端子は降圧電源入力によって既に" Ｈ" の状態とされていることから、何等影響を及ぼさない。
【００８４】
このように、パチンコ機１０に電源が投入されて、降圧電源が入力された場合には、表示制御ＣＰＵ８６の「入力ポート１」が" Ｈ" に設定されるようになっていることから、表示制御ＣＰＵ８６は、初期化処理の際に表示制御ＲＡＭ９０の内容を初期化するようにされている。
【００８５】
なお、電源が遮断された場合には、表示制御基板６０に設けられた各電子部品への電圧の供給が何れも遮断されることによって、全ての入力が" Ｌ" の状態とされる。
【００８６】
次に、図１４に、演出制御基板５８からサブリセット信号を受信した場合の表示制御基板６０の作動シーケンスを示す。先ず、サブリセット信号が入力される時点では、既にパチンコ機１０の電源が投入されていることから、降圧電源及び１Ｄ入力は何れも" Ｈ" の状態とされている。そして、サブリセット信号は、入力ＯＲ回路１３０によって降圧電源との論理和として電源監視用ＩＣ１２４のＣＫ端子に入力されることから、降圧電源が何等かの原因で" Ｌ" となった状態でサブリセット信号のトリガが入力された場合にのみ、ＣＫ端子に有効に入力されることとなる。そして、サブリセット信号が、入力ＯＲ回路１３０によってやや遅延してＣＫ端子に立ち上がりトリガとして入力されることによって、１Ｑ出力が" Ｈ" の状態に設定されることとなる（表１参照）。
【００８７】
そして、１Ｑ出力が" Ｈ" の状態に設定されることによって、表示制御ＣＰＵ８６のリセット条件入力端子としての「入力ポート１」の状態が" Ｈ" とされていることから、表示制御ＣＰＵ８６は、サブリセット信号による初期化処理の際には、表示制御ＲＡＭ９０を初期化する（図１２中、Ｓ２６）。そして、表示制御ＣＰＵ８６は、「入力ポート１」の状態を判定した後に、「出力ポート１」の状態を" Ｈ" に設定する。これにより、電源監視用ＩＣ１２４のＣＬＥＡＲ端子が" Ｈ" の状態に設定されて、１Ｑ出力が" Ｌ" の状態に戻されることとなる（図１２中、Ｓ２７）。
【００８８】
このように、表示制御基板６０は、演出制御基板５８からサブリセット信号を受信した場合にも、表示制御ＣＰＵ８６の「入力ポート１」が" Ｈ" に設定されるようになっていることから、表示制御ＣＰＵ８６は、初期化処理の際に表示制御ＲＡＭ９０の内容を初期化するようにされている。かかるサブリセット信号は、演出制御基板５８のリセット時に送信されるものであるから、本実施形態においては、演出制御基板５８がリセットされた場合には、表示制御基板６０も併せてリセットされるようになっている。
【００８９】
なお、再びサブリセット信号を受信した場合には、同様に、サブリセット信号に併せてＣＫ入力及び１Ｑ出力が" Ｈ" にされて、「入力ポート１」が" Ｈ" とされることから、表示制御ＲＡＭ９０の内容が初期化されることとなる。
【００９０】
次に、図１５に、静電気や電波などによるノイズに起因して、表示制御基板６０の表示制御ＣＰＵ８６単体にリセットが生じた場合の作動シーケンスを示す。先ず、静電気などのノイズによって表示制御ＣＰＵ８６にリセットが生じた場合には、パチンコ機１０の電源はＯＮの状態であることから、降圧電源は" Ｈ" の状態が継続されている。また、電源監視用ＩＣ１２４の１Ｄ端子は電源電圧が分岐されて、電源電圧と等しい状態とされることから、１Ｄ入力も" Ｈ" の状態とされている。そして、表示制御基板６０単体のリセットであることから、演出制御基板５８にはリセットが発生しておらず、サブリセット信号も" Ｈ" の状態が維持されている。また、降圧電源が" Ｈ" の状態であることから、ＣＫ入力も" Ｈ" の状態が維持されており、１Ｑ出力を" Ｈ" にするＣＫ入力の立ち上がりトリガが発生しないことから、１Ｑ出力は" Ｌ" の状態が維持されている。
【００９１】
そして、１Ｑ出力が" Ｌ" の状態に設定されていることによって、表示制御ＣＰＵ８６の「入力ポート１」は" Ｌ" の状態とされている。これにより、表示制御ＣＰＵ８６は、ノイズリセットによる初期化処理の際には、表示制御ＲＡＭ９０を初期化することなく、リセット前の状態を保持する（図１２中、Ｓ２５）。なお、ノイズリセットの場合も電源投入時と同様に、初期化処理において「出力ポート１」の状態を" Ｈ" に設定することとなるが、ノイズリセットの場合には、既に電源監視用ＩＣ１２４の１Ｑ出力が" Ｌ" であることから変化は無い。
【００９２】
すなわち、表示制御基板６０の表示制御ＣＰＵ８６にノイズ等に起因する単独のリセットが生じた場合には、表示制御ＣＰＵ８６の「入力ポート１」が" Ｌ" の状態とされていることから、表示制御ＣＰＵ８６は、初期化処理の際に表示制御ＲＡＭ９０の内容を初期化することなく、リセット前の状態を維持するようにされている。
【００９３】
なお、再びノイズ等による表示制御基板６０単体のリセットが生じた場合には、同様に、１Ｑ出力の状態が" Ｌ" であることから、表示制御ＣＰＵ８６の初期化処理の際に表示制御ＲＡＭ９０の内容が初期化されることは無く、リセット前の状態が維持される。
【００９４】
以上のように、本実施形態における表示制御基板６０においては、電源監視用ＩＣ１２４を含んで、リセット条件入力端子としての「入力ポート１」の入力電圧レベルを変更するリセット条件通知手段が構成されている。そして、かかるリセット条件通知手段と、「入力ポート１」の入力電圧レベルに基づいてノイズリセットか否かを判定するＳ２５を含んで、ノイズリセット判定手段が構成されている。また、Ｓ２５、Ｓ２６を含んで、ノイズリセットの場合には記憶領域を構成する表示制御ＲＡＭ９０の内容を保持する情報保持手段が構成されている。
【００９５】
このような構造とされた表示制御基板６０によれば、電源が投入された場合、およびサブリセット信号を受信した場合がリセット条件とされている。そして、電源が投入されたことによって表示制御基板６０の初期化処理が行なわれる場合、および、演出制御基板５８にリセットが発生して、サブリセット信号を受信した場合には、表示制御ＲＡＭ９０の内容を初期化する一方、ノイズ等に起因して表示制御基板６０単体での初期化処理が行なわれる場合には、表示制御ＲＡＭ９０の内容を初期化することなく、リセット前の状態を保持して、リセット前の状態に戻ることが出来る。
【００９６】
また、本実施形態のパチンコ機１０においては、音制御基板６２および光制御基板６４についても、上述の表示制御基板６０と略同様の構造とされており、図１１に示す回路構成によって、図１３乃至図１５に示す作動を行うようにされている。これら音制御基板６２および光制御基板６４の作動は上述の表示制御基板６０と略同様の作動であることから、図１１乃至図１５および上述の説明を参照することによって、詳細な説明は省略するが、これにより、音制御基板６２および光制御基板６４についても、電源投入時および演出制御基板５８からのサブリセット信号受信時には、各基板に備えられたＲＡＭ１０４，１１６の内容を初期化する一方、ノイズ等に起因して音制御基板６２および光制御基板６４単体での初期化処理が行われる場合には、各ＲＡＭ１０４，１１６の内容を初期化することなく、リセット前の状態を保持して、リセット前の状態に戻ることが出来る。
【００９７】
このような構造とされたパチンコ機１０においては、演出制御基板５８、表示制御基板６０、音制御基板６２、光制御基板６４のそれぞれにノイズリセット判定手段および情報保持手段を設けたことによって、ノイズ等に起因する単独のリセットが生じた場合には、各基板に設けられたＲＡＭ８０，９０，１０４，１１６の内容を初期化することなく、リセット前の状態を保持することによって、リセット前の状態に復帰することが可能となる。これにより、ノイズリセットに起因して演出が停止してしまうようなことを防ぐことが出来て、遊技者に不安を与えるようなことも防ぐことが出来る。
【００９８】
特に本実施形態においては、ＣＰＵのリセットがノイズに起因するものか否かを判定するノイズリセット判定手段を、電源監視用ＩＣ１２４を含む電子回路によってハードウェア的に構成したことによって、ＣＰＵの負荷を軽減すると共に、信頼性の高い作動を行うことが可能とされているのである。
【００９９】
また、特に本実施形態においては、表示制御基板６０、音制御基板６２、光制御基板６４を統括的に制御する演出制御基板５８にリセットが生じた場合には、演出制御基板５８から送信されるサブリセット信号に基づいて、これら各基板６０，６２，６４もリセットされるようになっている。これにより、演出制御基板５８と、表示制御基板６０、音制御基板６２、光制御基板６４の作動内容の整合性を確保することが出来て、より安定した作動を行うことも可能とされている。
【０１００】
以上、本発明の一実施形態について詳述してきたが、これはあくまでも例示であって、本発明は、かかる実施形態における具体的な記載によって、何等、限定的に解釈されるものではない。
【０１０１】
例えば、前述の実施形態においては、クロック監視用ＩＣ１２６によって、ＣＰＵから送信されるクロックパルス信号を監視するようにされていたが、かかるクロックパルスの監視等は必ずしも必要ではない。
【０１０２】
また、ノイズリセットによって、ＲＡＭの情報を保持した状態で復帰する場合には、ＲＡＭに記憶された記憶内容の正当性をチェックするチェック処理を行い、チェック処理の結果が正しかった場合にのみＲＡＭに保持された内容を用いる一方、ノイズリセットの場合であっても、チェック処理の結果が正しくなかった場合には、電源投入時と同様にＲＡＭに保持された内容を初期化するなどしても良い。このようなチェック処理としては、例えば、ＲＡＭ内において保持の対象となる情報に対応するチェックサムを生成したり、保持の対象となる情報を複数の保存領域にコピーして記憶しておいて、復帰時にかかる複数の保存領域の記憶内容の多数決によって、保存対象情報の正当性をチェックする等、各種の手法が適宜に採用可能である。
【０１０３】
更にまた、前述の基板構成はあくまでも一例であって、必ずしも前述の実施形態に限定されることはない。従って、例えば、前述の演出制御基板５８と光制御基板６４を一つの基板に構成すると共に、表示制御基板６０と音制御基板６２を一つの基板に一体的に構成すること等も可能である。このようにすれば、互いの基板に単独でリセットが生じることに起因して液晶表示器３４によって行われる表示演出の内容とスピーカ２５から発せられる音の整合性を損なうことも回避することが出来る。
【０１０４】
その他、一々列挙はしないが、本発明は、当業者の知識に基づいて種々なる変更，修正，改良等を加えた態様において実施され得るものであり、また、そのような実施態様が、本発明の趣旨を逸脱しない限り、何れも、本発明の範囲内に含まれるものであることは、言うまでもない。
【図面の簡単な説明】
【０１０５】
【図１】本発明の一実施形態としてのパチンコ機を示す正面図である。
【図２】図１に示したパチンコ機の背面図である。
【図３】図１に示したパチンコ機の制御基板の構成を示すブロック図である。
【図４】図３に示した演出制御基板の回路構成を説明するための説明図である。
【図５】図３に示した演出制御ＣＰＵが実行する演出制御処理を示すフローチャートである。
【図６】図３に示した演出制御ＣＰＵが実行するノイズリセット判定処理を示すフローチャートである。
【図７】図３に示した演出制御ＣＰＵが実行するクロックパルス出力処理のためのタイマ処理を示すフローチャートである。
【図８】図３に示した演出制御ＣＰＵが実行するクロックパルス出力処理を示すフローチャートである。
【図９】図３に示した演出制御基板の電源投入時の作動内容を説明するための説明図である。
【図１０】図９に示した演出制御基板のノイズリセット時の作動内容を説明するための説明図である。
【図１１】図３に示した表示制御基板の回路構成を説明するための説明図である。
【図１２】図３に示した表示制御ＣＰＵが実行するノイズリセット判定処理を示すフローチャートである。
【図１３】図３に示した表示制御基板の電源投入時の作動内容を説明するための説明図である。
【図１４】図３に示した表示制御基板のサブリセット信号入力時の作動内容を説明するための説明図である。
【図１５】図３に示した表示制御基板のノイズリセット信号入力時の作動内容を説明するための説明図である。
【符号の説明】
【０１０６】
１０  パチンコ機
４８  主制御基板収納ケース
５０  表示制御基板収納ケース
５２  演出制御基板収納ケース
５４  電源ユニット
５６  主制御基板
５８  演出制御基板
６０  表示制御基板
６２  音制御基板
６４  光制御基板
１２４  電源監視用ＩＣ
１２６  クロック監視用ＩＣ
【図１】
0004811640.tif 000003
【図２】
0004811640.tif 000004
【図３】
0004811640.tif 000005
【図４】
0004811640.tif 000006
【図５】
0004811640.tif 000007
【図６】
0004811640.tif 000008
【図７】
0004811640.tif 000009
【図８】
0004811640.tif 000010
【図９】
0004811640.tif 000011
【図１０】
0004811640.tif 000012
【図１１】
0004811640.tif 000013
【図１２】
0004811640.tif 000014
【図１３】
0004811640.tif 000015
【図１４】
0004811640.tif 000016
【図１５】
0004811640.tif 000017