(57)【特許請求の範囲】
【請求項１】
表示装置の１フレーム分の画面を第１フィールドと第２フィールドで構成する表示装置の駆動方法であって、
外部信号源から連続して入力する連続する複数フレームの映像データをそれぞれ複数のフレームメモリに格納し、最初のフレームメモリに格納した映像データを前記外部信号源から入力する画素クロック信号を２ｍ逓倍（ｍは１以上の整数）した２ｍ倍速クロック信号で読み出して第１フィールドの表示データとし、
連続する２つのフレームの映像データを画素毎に比較して、
後続フレームの前記画素が先行フレームの画素よりも高輝度の場合は白を表示するデータを、
低輝度の場合は黒を表示するデータを、
同一輝度の場合は白又は黒を表示するデータを第２フィールドの表示データとして表示部に供給することを特徴とする表示装置の駆動方法。
【請求項２】
表示装置の１フレーム分の画面を第１フィールドと第２フィールドで構成する表示装置の駆動方法であって、
外部信号源から連続して入力する連続する複数フレームの映像データをそれぞれ複数のフレームメモリに格納し、最初のフレームメモリに格納した映像データを前記外部信号源から入力する画素クロック信号を２ｍ逓倍（ｍは１以上の整数）した２ｍ倍速クロック信号で読み出して第１フィールドの表示データとし、
連続する２つのフレームの映像データを、１画素を構成し所定の色を表示するドット毎に比較して、
後続フレームの前記ドットが先行フレームのドットよりも高輝度の場合は前記所定の色を表示するデータを、
低輝度の場合は黒を表示するデータを、
同一輝度の場合は前記所定の色又は黒を表示するデータを第２フィールドの表示データとして表示部に供給することを特徴とする表示装置の駆動方法。
【請求項３】
映像信号線と走査信号線とをマトリクス配列し、前記映像信号線と前記走査信号線の交差部に画素を有する表示部と、前記映像信号線に表示データを供給する映像信号線駆動回路および前記走査信号線に走査信号を供給する走査信号線駆動回路とを前記表示部の周辺に有する表示パネルと、
外部信号源から入力する映像データとタイミング信号に基づいて前記表示パネルに映像を表示するための表示データを生成する入力データ処理回路および前記映像信号線駆動回路に前記表示データを出力する出力データ処理回路を有するタイミングコントローラを備えた表示制御回路とを具備する表示装置であって、
前記表示制御回路に、前記入力データ処理回路から出力される複数フレーム分の映像データを格納するメモリと、
前記外部信号源から入力する入力クロック信号を逓倍して前記メモリの読出しのための２ｍ逓倍（ｍは２以上の整数）クロック信号を生成するクロックシンセサイザと、
前記メモリに格納されたｎ番目のフレームとｎ＋１番目のフレームとの間の映像データを画素毎に比較して白を表示するデータまたは黒を表示するデータの表示を指示する表示指令信号を前記出力データ処理回路に出力する明るさ比較回路とを具備し、
前記メモリに格納されたｎ番目のフレームの映像データを、フレームを構成する第１フィールド及び第２フィールドのうちの第１フィールドの表示データとし、
前記ｎ＋１番目のフレームの前記画素が前記ｎ番目のフレームの画素よりも高輝度の場合は白を表示するデータを、低輝度の場合は黒を表示するデータを、同一輝度の場合は白又は黒を表示するデータを第２フィールドの表示データとして前記映像信号線駆動回路に出力することを特徴とする表示装置。
【請求項４】
映像信号線と走査信号線とをマトリクス配列し、前記映像信号線と前記走査信号線の交差部に画素を有する表示部と、前記映像信号線に表示データを供給する映像信号線駆動回路および前記走査信号線に走査信号を供給する走査信号線駆動回路とを前記表示部の周辺に有する表示パネルと、
外部信号源から入力する映像データとタイミング信号に基づいて前記表示パネルに映像を表示するための表示データを生成する入力データ処理回路および前記映像信号線駆動回路に前記表示データを出力する出力データ処理回路を有するタイミングコントローラを備えた表示制御回路とを具備する表示装置であって、
前記表示制御回路に、前記入力データ処理回路から出力される複数フレーム分の映像データを格納するメモリと、
前記外部信号源から入力する入力クロック信号を逓倍して前記メモリの読出しのための２ｍ逓倍（ｍは２以上の整数）クロック信号を生成するクロックシンセサイザと、
前記メモリに格納されたｎ番目のフレームとｎ＋１番目のフレームとの間の映像データを、１画素を構成し所定の色を表示するドット毎に比較して、前記所定の色を表示するデータまたは黒を表示するデータの表示を指示する表示指令信号を前記出力データ処理回路に出力する明るさ比較回路とを具備し、
前記メモリに格納されたｎ番目のフレームの映像データを、フレームを構成する第１フィールド及び第２フィールドのうちの第１フィールドの表示データとし、
前記ｎ＋１番目のフレームの前記ドットが前記ｎ番目のフレームのドットよりも高輝度の場合は所定の色を表示するデータを、低輝度の場合は黒を表示するデータを、同一輝度の場合は所定の色又は黒を表示するデータを第２フィールドの表示データとして前記映像信号線駆動回路に出力することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特に高輝度で動画表示特性に優れた表示装置の駆動方法及び表示装置に関する。
【背景技術】
【０００２】
コンピュータやその他の情報機器の高精細度カラーモニター、あるいはテレビ受像機の表示デバイスとして液晶表示装置やプラズマ表示装置、電界放出型表示装置あるいは有機発光表示装置などの平板型表示装置が広く用いられている。平板型表示装置の中には、その画素の発光特性に起因して、所謂ホールド型表示装置と呼ばれるものがある。液晶表示装置やプラズマ表示装置はホールド型画像表示装置の典型である。例えば、液晶表示装置は次のような構成および動作で映像を表示する。
【０００３】
図９は一般的なアクティブ・マトリクス型液晶表示装置の構成と駆動システムの概要を説明するブロック図である。この種の液晶表示装置は、液晶表示パネルＰＮＬと、この液晶表示パネルＰＮＬの周辺に表示信号線ＤＬ（映像信号線、データ線、ドレイン信号線、ドレイン線、または単に信号線とも言う）を駆動する駆動回路（ＩＣチップ等で構成）すなわち表示信号駆動回路（以下、ドレインドライバとも称する）ＤＲ、表示走査線ＧＬ（ゲート信号線、ゲート線、または単に走査線とも言う）を駆動する駆動回路（ＩＣチップ等で構成）すなわち表示走査線駆動回路（以下、ゲートドライバとも称する）ＧＲを有し、これらドレインドライバＤＲとゲートドライバＧＲに映像を表示するための表示データＤＡＴＡｉｎや制御信号（ドットクロックＣＬを含む各種クロック信号、表示タイミング信号ＤＴＭＧ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、等）、階調電圧などを供給する表示制御手段である表示制御回路ＣＲＬ、電源回路ＰＷＵを備えている。表示制御回路ＣＲＬには表示を制御するための各種の表示タイミング信号を生成するタイミングコントローラＴｃｏｎが設けられている。ゲート線ＧＬとドレイン線ＤＬの交差部に画素ＰＸが配置されている。
【０００４】
コンピュータ、パソコン、あるいはテレビ受像回路などの外部信号源（本体）からの入力表示データＤＡＴＡｉｎとドットクロックＤＣＬＫ、表示タイミング信号ＤＴＭＧ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣなどの各種電圧信号は表示制御装置ＣＲＬに入力する。表示制御回路ＣＲＬには、タイミングントローラＴｃｏｎの外に図示しない階調基準電圧生成部、などが備えられており、外部からの入力表示データＤＡＴＡｉｎと各種電圧信号を液晶表示パネルＰＮＬでの表示に適合した形式の出力データ（表示データ）ＤＡＴＡｏｕｔに変換する。ドレインドライバＤＲとゲートドライバＧＲに対する表示データＤＡＴＡｏｕｔと各種のクロック信号ＣＬは図示したように供給される。この構成では、ドレインドライバＤＤＲの前段のキャリー出力ＣＲＹは、そのまま次段のドレインドライバのキャリー入力に与えられる。参照符号ＤＢは表示データＤＡＴＡｏｕｔのデータバスを示す。
【０００５】
このような構成の液晶表示装置は薄形、低消費電力といった特徴により、ブラウン管（ＣＲＴ）ディスプレイから置き換わりが進んでいる。この置き換わりがさらに進んだ背景には液晶表示装置の画質向上の技術革新がある。特に、最近はテレビ映像に代表される動画表示への要求が強く、液晶材料や駆動方法による改善がなされている。
【０００６】
しかし、ＣＲＴが電子の走査によるインパルス型発光であるのに対して、前記したように、液晶表示装置は線状ランプ（蛍光灯）等を照明光源としたバックライトシステム等を用いたホールド型発光のため、完全な動画表示が困難とされてきた。すなわち、液晶表示装置で動画表示を行った場合、そのホールド特性のために、所謂動画像輪郭劣化（一般には“ぼやけ(Blurring)”または“動画ぼやけ（Motion Picture Blurring）”と称する）が発生し、映像品質が劣化する。これは、液晶表示装置に限らず、例えばプラズ・マディスプレイ等においても同様である。
【０００７】
図１０は液晶表示装置等のホールド特性を有する表示装置で動画を表示した場合の動画像輪郭劣化発生のメカニズムを説明する模式図である。同図（ａ）は液晶表示装置ＬＣＤの背景画面の一部に矢印方向Ａに移動する黒の表示を行った場合を示し、（ｂ）はその黒／白の境界部分の拡大図、（ｃ）は動画像輪郭劣化発生原因の説明図、（ｄ）は動画像輪郭劣化状態を示す（ｂ）と同様の拡大図を示す。図中、単位四角は画素を示す。
【０００８】
図１０の（ｂ）の黒／白の境界部分の一行を時系列に表示した（ｃ）のように、表示画像の矢印Ａ方向への移動に伴い、視線は図中に右下斜めに引いた矢印Ｂのように移動する。１フレームの表示の移動中にもその間に表示される画素の輝度が保持（ホールド）される。輝度は画素の輝度を積分したものであるため、同図（ｄ）に示したような動画像輪郭劣化が発生する。
【０００９】
上記した液晶表示装置等のホールド型表示装置では、１フレームの期間中にわたって映像を表示する、所謂“ホールド型”の表示がなされるが、ＣＲＴでは一瞬だけ映像を表示し、残りの期間は黒になっている、所謂“インパルス型”の表示がなされる。ホールド型表示装置で動画を表示した場合に映像がぼやける原因はこの影響が強く、インパルス型の表示をすることができればホールド型表示装置でも動画をぼやけなく精細に表示することが可能となる。
【００１０】
この課題を克服する手法として，液晶表示パネル（液晶セルとも称する）の液晶層を構成する液晶材料の改良あるいは表示モードの改良と、光源に直下型バックライトを用いる方法が特許文献１報告されている。液晶表示パネルの背面に光源を直接設置する、所謂直下型バックライトを用いるものでは、液晶表示パネルの主面の直下（背面）に複数の線状ランプ（冷陰極蛍光ランプ等）や発光ダイオードアレイを前記ゲート線と平行な方向に配列し、線状ランプの各点灯開始時間のタイミングを表示画面の上から下へとずらし、かつ画像表示信号の走査周期に同期させるバックライトのブリンキングと称する照明方法である。また、投写型の画像表示装置において、各色の階調表示の間に白信号または黒信号を挿入して表示のダイナミックレンジを広げる試みが特許文献２に開示されている。
【００１１】
【特許文献１】特開平１１−１０９９２１号公報
【特許文献２】特開２００１−３４３９４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記した光源の点灯時間を制御する方式の液晶表示装置は、言い換えるとフレーム間に黒画像（黒信号とも言う）を挿入するもので、ある程度の動画像輪郭劣化の発生を回避して動画表示特性を向上させることができるが、その結果として走査の一周期中に占める発光時間が短くなり、照明光の輝度効率が低下して充分な輝度を得られず、黒画像の挿入率に比例して画像全体が暗くなってしまう。
【００１３】
本発明の目的は、ホールド型の表示装置に動画を表示する際の動画像輪郭劣化を映像信号の処理によって解消し、高輝度でかつ高品質の動画表示を得ることにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の駆動方法は、外部信号源から連続して入力する連続する複数フレームの映像データをそれぞれ複数のフレームメモリに格納し、最初のフレームメモリに格納した映像データを前記外部信号源から入力する画素クロック信号を２ｍ逓倍（ｍは１以上の整数）した前記２ｍ倍速クロック信号で読み出して第１フィールドの表示データとし、
連続する２つのフレームの映像信号を表示単位毎に比較して、後続フレームの表示単位が先行フレームの表示単位よりも高輝度の場合は第１の表示データを、逆の場合は第２の表示データを第２フィールドの表示データとして表示部に供給する。
【００１５】
さらに、上記と同様に、最初のフレームメモリに格納した映像データを前記２ｍ倍速クロック信号で読み出して第１フィールドの表示データとし、後続フレームの表示単位が所定値より高輝度の場合は第１の表示データを、逆の場合は第２の表示データを第２フィールドの表示データとして表示部に供給する。
【００１６】
また、本発明の表示装置の実施形態では、表示制御回路ＣＲＬに２フレーム以上のフレームメモリ（または２フレーム以上の容量を持つメモリ）と外部信号源（本体）から入力する入力クロック信号を２倍（または２倍及び４倍）の周波数に逓倍するクロックシンセサイザを設ける。例えば、本体から入力する入力映像データ（第１ｎフレームのデータ）を同じく本体から入力するクロック信号でフレームメモリの一つに第１映像データとして格納し、次に入力する映像データ（第ｎ＋１フレームのデータ）を第２映像データとして他のフレームメモリに格納する。第１映像データを入力クロック信号周波数の２倍の周波数のクロック（２倍速クロック）信号で第１フィールドの表示信号として読出して各ドレインドライバに供給する。各ドレインドライバへの出力も２倍速クロック信号を用いる。
【００１７】
次に、フレームメモリに格納された第２映像データを第１映像データとを各表示単位毎に比較し、第２映像データの方が第１映像データより明るい場合は第１の表示データを、暗い場合は第２の表示データを第２フィールドの表示データとして各ドレインドライバに供給する。第２映像データと第１映像データが同じである場合、または両者の明るさにそれほど変化がない場合は、第２映像データの内容（明るいか、暗いか）に従って第１の表示データ、または第２の表示データの何れかを選択して第２フィールドの表示データとして各ドレインドライバに供給する。このときの第１の表示データまたは第２の表示データの選択の分岐点は、第２映像データの明るさが黒表示と白表示の１／２の明るさが一例である。
【００１８】
なお、クロックシンセサイザに代えて、４倍（または２倍と４倍）またはそれ以上（８等）のクロック信号を発生する手段を別途に設けてもよい。また、第１映像データ（ｎフレーム）と第２映像データ（ｎ＋１フレーム）の比較後、上記黒表示データ又は白表示データを第２フィールドの表示データとすることに代えて、第２映像データを所定値（基準値）と比較して、基準値より明るい（輝度が高い、または階調が高い）場合は第１の表示データを、基準値より暗い（輝度が低い、または階調が低い）場合は第２の表示データを第２フィールドの表示データとすることもできる。所定値は任意に設定可能とすることもできる。
【００１９】
さらに、上記第１映像データと第２映像データの比較結果に±α分（αは任意）の階調データを加算する方法としてもよい。この階調α分を「＋」するか、「−」するかの判断は第１映像データとの比較の程度に従う。これは、所謂オーバードライブ動作である。
【００２０】
また、第２フィールドの表示データを第１の表示データとするか第２の表示データとするかを上記のように第２映像データを第１映像データとの比較結果によらず、第２映像データの値だけで判断する構成とすることもできる。そして、上記の各処理を画素毎、または赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色で単独に行うこともできる。つまり、赤を表示するドット、緑を表示するドット、青を表示するドットより構成される１画素を表示単位とした場合、上記の第１の表示データは白を表示するデータとなり、上記第２の表示データは黒を表示するデータとなる。また、１画素を構成する上記３つのドットのそれぞれを１つの表示単位とした場合、赤を表示するドットにおいては上記第１の表示データは赤を表示するデータとなり、緑を表示するドットにおいては上記第１の表示データは緑を表示するデータとなり、青を表示するドットにおいては上記第１の表示データは青を表示するデータとなる。尚、上記の各ドットにおいて、上記第２の表示データは、黒を表示するデータである。
【００２１】
このように、表示装置に表示する１フレームを２つのフィールドで構成し、第１フィールドでは映像信号を表示データとし、第２フィールドでは次に入力した映像信号の内容に応じた第１の表示データ又は第２の表示データの表示データとすることにより、あるいは次に入力した映像信号を所定値と比較した結果で第１の表示データ又は第２の表示データの表示データとすることにより、あるいは次に入力した映像信号を所定値と比較した結果に任意の階調値を加算または減算することにより、第２フィールドの表示データとすることで、表示画面の明るさを損なうことなく動画像輪郭劣化、所謂「動画ぼやけ」のない高輝度、かつ高品質の映像表示を実現することができる。
【００２２】
なお、本発明は、上記の構成および後述する実施例に開示された構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能である。
【発明の効果】
【００２３】
本発明によれば、特に映像が移動する動画表示における動画像輪郭劣化の発生を回避して動画表示特性を向上させることができ、高品質かつ高輝度の表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。
【実施例１】
【００２５】
図１は本発明の実施例１を説明する表示装置の全体構成の模式図であり、液晶表示装置に本発明を適用した例を示す。本実施例の液晶表示装置は液晶表示パネルＰＮＬと表示制御回路ＣＲＬおよび電源回路ＰＷＵからなり、次のように構成される。図１中、液晶表示パネルＰＮＬは薄膜トランジスタ型液晶表示パネルＴＦＴ−ＬＣＤであり、その周辺の一つ（または、平行する２辺）に複数のドレインドライバＤＲ１，ＤＲ２，・・・ＤＲｎが配置され、ドレインドライバの配置辺に隣接する他の周辺の一つ（または、平行する２辺）には複数のゲートドライバＧＲ１，ＧＲ２，・・・ＧＲｍが配置されている。
【００２６】
各ゲートドライバはゲート線ＧＬに接続して走査信号を供給し、各ドレインドライバはドレイン線ＤＬに接続して表示信号を供給する。液晶表示パネルＰＮＬのドレイン線ＤＬとゲート線ＧＬの各交差部には薄膜トランジスタ回路で構成される画素ＰＸが形成されている。図では、詳細は構成を示していないが、各画素は、赤を表示するドットと緑を表示するドットと青を表示するドットとから構成されている。尚、図では、画素が１本のドレイン線に接続されるように記載されているが、上記３つのドットは、１本のゲート線に沿って隣接して設けられ、それぞれのドットは別々のドレイン線に接続されている。但し、各ドットの配置は任意であり、デルタ配置と呼ばれるように、各ドットを三角形の各頂点に配置するような構成であっても全く問題ない。
【００２７】
この液晶表示パネルＰＮＬ（ＴＦＴ−ＬＣＤ）には表示制御回路ＣＲＬが接続されている。表示制御回路ＣＲＬはタイミングコントローラＴｃｏｎを有し、前記した各クロック信号などの表示のための各種タイミング信号を生成する。また、このタイミングコントローラＴｃｏｎには、入力データ処理回路ＩＤＰ、出力データ処理回路ＤＯＰを備え、入力表示データＤＡＴＡｉｎと各種タイミング信号に基づいて表示のためのデータ（出力データＤＡＴｏｕｔ）を生成する。本実施例では、タイミングコントローラＴｃｏｎに３個のラインバッファＬｂ１，Ｌｂ２，Ｌｂ３を備えている。
【００２８】
表示制御回路ＣＲＬには、本体から入力するクロック信号ＤＣＬＫの周波数を２倍に逓倍して２倍速クロック２×ＤＣＬＫを生成する２倍速クロックシンセサイザＤＳＮと、３つのフレームメモリｆｍ１，ｆｍ２，ｆｍ３を備えている。ラインバッファＬｂ１，Ｌｂ２，Ｌｂ３は入力データ処理回路ＩＤＰで処理された表示データの１ライン分（１走査線分の表示データ）を一時的に保持し、これをフレームメモリバスｆｍ１Ｂｕｓ，ｆｍ２Ｂｕｓ，ｆｍ３Ｂｕｓを通してフレームメモリｆｍ１，ｆｍ２，ｆｍ３にそれぞれ与える。入力データ処理回路ＩＤＰからメモリクロックＭＣＬＫ（＝２×ＤＣＬＫ）がラインバッファＬｂ１，Ｌｂ２，Ｌｂ３とフレームメモリｆｍ１，ｆｍ２，ｆｍ３に与えられる。
【００２９】
表示制御回路ＣＲＬには、本体から入力表示データＤＡＴＡｉｎ（Ｒ，Ｇ，Ｂ）、ドットクロック信号ＤＣＬＫ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、表示タイミング信号ＤＴＭＧが入力する。また、表示制御回路ＣＲＬから液晶表示パネルＴＦＴ−ＬＣＤに対してクロック信号ＣＬ１，ＣＬ２，ＣＬ３、フレーム開始信号ＦＬＭ、ライン開始信号ＳＴＨが出力される。そして、液晶表示パネルへの表示データはフレーム単位で転送される。以下では、１フレーム分を２つのフィールド（第１フィールドと第２フィールド）で構成する場合を説明する。
【００３０】
また、図２と図３はアクティブ・マトリクス型液晶表示装置の駆動方法を説明するための基本タイミング図で、図２は水平方向動作タイミングを、図３は垂直方向動作タイミング図を示す。また、図４は本発明の第１実施形態の駆動方法を説明するためのタイミング図である。図２、図３および図４を参照して図１に示した本実施形態の駆動方法を説明する。なお、以下での説明はタイミングコントローラＴｃｏｎを基準とした動作説明である。
【００３１】
図２の（入力）は本体からタイミングコントローラＴｃｏｎに入力する水平方向動作のための各種信号、（出力）はタイミングコントローラＴｃｏｎから液晶表示パネルに出力される水平方向動作のための各種信号を示す。また図３の（入力）は本体からタイミングコントローラＴｃｏｎに入力する垂直方向動作のための各種信号、（出力）はタイミングコントローラＴｃｏｎから液晶表示パネルに出力される垂直方向動作のための各種信号を示す。
【００３２】
図２と図３において、（入力）のクロックＤＣＬＫはドットクロック信号（画素クロック信号）、ＨＳＹＮＣは水平同期信号、ＣＬ２はドレインドライバへの書き込みクロック信号（＝ＤＣＬＫ）、ＣＬ３はゲート・ドライバ・シフトクロック信号を示す。この動作タイミングは前記図８に示した液晶表示装置の構成における基本動作タイミングである。水平方向動作では、タイミングコントローラＴｃｏｎはクロック信号ＤＣＬＫ、水平同期信号ＨＳＹＮＣ、ディスプレイタイミング信号ＤＴＭＧ、入力表示データＤＡＴＡｉｎに基づいてクロック信号ＣＬ１，ＣＬ２，ＣＬ３、ライン開始信号ＳＴＨ、および出力表示データＤＡＴＡｏｕｔを液晶表示パネルに出力する。
【００３３】
同様に、垂直方向動作では、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、ディスプレイタイミング信号ＤＴＭＧ、入力表示データＤＡＴＡｉｎ、フレームパルスＦＬＭ、クロック信号ＣＬ３を液晶表示パネルに出力する。なお、ここでは、１フレームは６０Ｈｚとする。したがって、１フィールドは１２０Ｈｚとなる。
【００３４】
本実施例では、図４に示したように、タイミングコントローラＴｃｏｎに３つのフレームメモリｆｍ１，ｆｍ２，ｆｍ３を有し、入力表示データＤＡＴＡｉｎは入力データ処理回路ＩＤＰで所要の処理を経てフレームメモリｆｍ１，ｆｍ２，ｆｍ３に順に格納される。フレームメモリへの１回／１画素分の格納（書き込み）時間は入力表示データＤＡＴＡｉｎのクロック信号の周波数と同じである。以下の説明の前提条件として、フレームメモリｆｍ２にｎ＋１フレーム目の表示データ（映像データ）、ｆｍ３にｎフレーム目の表示データが格納されているものとする。したがって、今の時点でフレームメモリｆｍ１にｎ＋２フレーム目の表示データが格納される。
【００３５】
上記のタイミングと同時に、２倍速クロックシンセサイザＤＳＮで生成された入力表示データのクロック信号ＤＣＬＫの周波数の２倍の周波数のクロック信号（２倍速クロック信号）２×ＤＣＬＫを基準（１画素分）読み出しタイミングとしてフレームメモリｆｍ３に格納されている表示データ（ｎフレーム目の表示データ）を読み出しする。読み出したｎフレーム目の表示データは第１フィールドの表示データとなる。２倍速クロック信号で読み出しているので、第１フィールド分（１２０Ｈｚ）でフレームメモリｆｍ３に格納されている表示データの全てが読み出され、出力データ処理回路ＤＰＯで所要の処理を施され、液晶表示パネルＴＦＴ−ＬＣＤのドレインドライバＤＲに出力（転送）されて画面上に映像情報が表示される。続いて、第２フィールドの表示動作となる。
【００３６】
第２フィールドの表示動作では、フレームメモリｆｍ３とフレームメモリｆｍ２に格納されている表示データ（ｎフレーム目とｎ＋１フレーム目の表示データ）を同時に２倍速クロック信号２×ＤＣＬＫで読み出す。ここで、フレームメモリｆｍ２に格納されていた表示データを比較基準データとし、フレームメモリｆｍ３に格納されていた表示データを比較データとする。この比較基準データであるフレームメモリｆｍ２に格納されていた表示データの内容（１画素単位）をフレームメモリｆｍ３に格納されていた表示データを比較する。
【００３７】
フレームメモリｆｍ２に格納されていた表示データがフレームメモリｆｍ３に格納されていた表示データより暗い表示データの場合には、黒表示データを該当する画素アドレスの表示データとして出力データ処理回路ＤＯＰを経て液晶表示パネルのドレインドライバに送る。また、明るい表示データの場合には、白表示データを該当する画素アドレスの表示データとして液晶表示パネルのドレインドライバに送る。この処理を液晶表示パネルの全表示画素（１画面分）について実行する。第２フィールドも２倍速クロック信号を基準として動作（フレームメモリの読み出しと各ドレインドライバへの転送処理）しているので、この黒表示／白表示の処理は第２フィールド内で完了する。
【００３８】
次の映像フレーム（ｎ＋３フレーム）入力では、フレームメモリｆｍ３に入力表示データが格納され、フレームメモリｆｍ２が第１フィールドの表示データ及び第２フィールドでの比較データとなり、フレームメモリｆｍ１に格納されている表示データが第２フィールドでの比較基準データとなる。上記と同様に、第１フィールドで映像データを表示し、第２フィールドで黒表示データまたは白表示データの表示となる。以下、この処理を繰り返す。
【００３９】
実際の回路構成では、フレームメモリｆｍ１〜ｆｍ３にはＳＤＲＡＭまたはＤＤＲ対応ＤＲＡＭが採用できる。この場合では、基準クロック信号（メモリクロック信号とも称する）もＳＤＲＡＭに送る。したがって、書き込み（格納）処理においても、２倍速周波数クロック信号を使用する。各処理毎に、このメモリクロック信号の周波数を変更することは通常は有り得ない。よって、書き込み処理では、タイミングコントローラＴｃｏｎ内のラインバッファＬｂ１，Ｌｂ２，Ｌｂ３に一旦表示データを保持して、フレームメモリにアクセス（書き込み処理、格納処理）を行う。読み出し処理でも、このラインバッファＬｂ１，Ｌｂ２，Ｌｂ３を経由して処理してもよい。
【００４０】
本実施例により、ホールド型の液晶表示装置に動画を表示する際の動画像輪郭劣化が解消され、高輝度でかつ高品質の動画表示を得ることができる。
【実施例２】
【００４１】
図５は本発明の実施例２を説明する表示装置の全体構成の模式図である。本実施例も実施例１と同様に液晶表示装置に本発明を適用した例である。本実施例の液晶表示装置も液晶表示パネルＰＮＬと表示制御回路ＣＲＬおよび電源回路ＰＷＵからなる。本実施形態では、タイミングコントローラＴｃｏｎ内に２個のラインバッファＬｂ１，Ｌｂ２を備える。そして、表示制御回路ＣＲＬに２つのフレームメモリｆｍ１，ｆｍ２、および４倍速クロックシンセサイザＱＳＮを備えている。
【００４２】
４倍速クロックシンセサイザＱＳＮはクロック信号ＤＣＬＫの４倍速クロック信号４×ＤＣＬＫと２倍速クロック信号２×ＤＣＬＫを生成する。また、フレームメモリｆｍ１，ｆｍ２にはＤＤＲ対応のＤＲＡＭを用い、４倍速クロック信号に適用した高速アクセスが可能な構成としている。なお、２倍速クロック信号２×ＤＣＬＫはドレインドライバへの出力基準クロックとなる。他の構成は図１と同様であるので、繰り返しの説明は省略する。
【００４３】
また、図６は本発明の実施例２の駆動方法を説明するためのタイミング図であり、（入力）は本体からタイミングコントローラＴｃｏｎに入力する水平方向動作のための各種信号、（内部）はタイミングコントローラＴｃｏｎでの内部信号処理に係る各種信号、（出力）はタイミングコントローラＴｃｏｎから液晶表示パネルに出力される水平方向動作のための各種信号を示す。以下、図５の動作を図６のタイミング図を参照して説明する。本体からの入力表示データＤＡＴＡｉｎは入力データ処理回路ＩＤＰで所要の処理が施され、ラインバッファＬｂ２，Ｌｂ１を経由してフレームメモリｆｍ２，ｆｍ１に順に格納される。ここでの前提条件として、フレームメモリｆｍ２にｎフレーム目の映像データ（表示データ）が格納されるものとする。したがって、フレームメモリｆｍ１にはｎ＋１フレーム目の表示データが格納される。なお、ラインバッファとフレームメモリの間はメモリバスｆｍ１Ｂｕｓ，ｆｍ２Ｂｕｓで接続されている。
【００４４】
このタイミングと同時に、フレームメモリｆｍ２に格納されているデータが４倍速クロック信号４×ＤＣＬＫを用いて読み出され、ラインバッファＬｂ２に一旦保持される。このラインバッファＬｂ２に一旦保持されたデータが第１フィールドの表示データとなる。ラインバッファＬｂ２に保持されたデータは２倍速クロック信号２×ＤＣＬＫで読み出され、出力処理回路ＤＯＰを通して液晶表示パネルのドレインドライバに転送される。第１フィールド分（１２０Ｈｚに当たる）でフレームメモリｆｍ２に格納されている全ての表示データが読み出され、液晶表示パネルに表示される。続いて、第２フィールドの動作となる。
【００４５】
第２フィールドの動作では、フレームメモリｆｍ２，ｆｍ１が同時に４倍速クロック信号４×ＤＣＬＫを用いて読み出される。ここでは、フレームメモリｆｍ１に格納されている表示データが比較基準データ、フレームメモリｆｍ２に格納されている表示データが比較データとなる。フレームメモリｆｍ１に格納されている表示データの内容（１画素単位）とフレームメモリｆｍ２に格納されている表示データの内容（１画素単位、同じ画面内表示アドレス）を比較する。フレームメモリｆｍ１に格納されている表示データがフレームメモリｆｍ２に格納されている表示データより暗い場合は黒表示データを、明るい場合は白表示データを該当するアドレスの表示データとして出力処理回路ＤＯＰを通してドレインドライバに転送する。
【００４６】
この処理を液晶表示パネルの全表示画素（１画面分）実行する。第２フィールドも２倍速クロック基準で動作（フレームメモリの読み出しと各ドレインドライバへの転送処理）しているので、この黒表示／白表示の処理は第２フィールド内で完了する。次の映像フレーム（ｎ＋２フレーム）では、フレームメモリｆｍ２にｎ＋２フレームの表示データが格納され、フレームメモリｆｍ１に格納されているデータが第１フィールドの表示データ及び第２フィールドでの比較データとなり、フレームメモリｆｍ２に格納されているデータが比較基準データとなる。以下、この処理を繰り返す。
【００４７】
本実施例によっても、ホールド型の液晶表示装置に動画を表示する際の動画像輪郭劣化が解消され、高輝度でかつ高品質の動画表示を得ることができる。
【００４８】
なお、上記した各実施例では、１つのフレームメモリの格納容量を映像の１フレーム分としたが、ＤＤＲのような高速メモリを使用すれば、１個の大容量メモリで複数フレーム分のメモリを構成でき、さらに高速、例えば８倍速のクロック信号周波数での処理も可能である。この場合、図１および図５のフレームメモリｆｍ１〜ｆｍ３、あるいはｆｍ１とｆｍ２を１個の大容量メモリで置き換えた構成となる。
【実施例３】
【００４９】
図７は本発明の実施例３を説明する表示装置の全体構成の模式図である。図７の構成において、比較回路ＣＯＭＰの機能以外は図１と同様なので、繰り返しの説明はしない。本実施例では、フレームメモリｆｍ１〜ｆｍ３に格納されたｎフレームの映像データを第１フィールドの表示データとして液晶表示パネルに供給した後、前記した実施例１における比較回路ＣＯＭＰがフレームメモリｆｍ１〜ｆｍ３に格納されたｎ＋１フレームの画素の明るさ（輝度、または階調）を所定値ＢＳと比較し、比較結果が所定値ＢＳより高い（明るい、高輝度、高階調）の場合は白表示データ、逆の場合は黒表示データとして第２フィールドの表示を行う。所定値ＢＳは表示装置の表示能力（ダイナミックレンジ）の１／２が適当であるが、所望により他の値とすることもでき、さらにこの所定値ＢＳを外部から任意に設定するように構成することもできる。
【実施例４】
【００５０】
また、本発明の実施例４として、図７における比較回路ＣＯＭＰでの比較結果に応じて所定の階調値を当該ｎ＋１フレームの画素の階調値に加算または減算するようにしてもよい。の場合も、所定値ＢＳとして±する階調値を任意に設定するように構成することもできる。
【００５１】
また、図７に示した実施例および実施例４を図５で説明した実施例２に適用することもできる。また、上述の実施例では、赤を表示するドット、緑を表示するドット、青を表示するドットより構成される１画素に焦点を当てているため、所定の輝度に基づき、第２フィールドを白表示或いは黒表示することが記載されている。しかし、１画素を構成する上記３つのドットのそれぞれにおいて、所定の輝度に基づき、赤を表示するドットにおいては赤表示或いは黒表示を行い、緑を表示するドットにおいては緑表示或いは黒表示を行い、青を表示するドットにおいては青表示或いは黒表示を行うようにすることも可能である。また、ここで示す白表示、或いは赤、緑、青の表示は、各画素或いはドットが表示できる最大の輝度に限定されるものではなく、最大輝度よりも低い輝度であってもよい。同様に、黒表示は、各画素或いはドットが表示できる最小の輝度に限定されるものではなく、最小輝度よりも高い輝度であってもよい。
【００５２】
図８は本発明を適用した表示装置の一例である液晶表示装置の構成を示す模式断面図である。本例の液晶表示装置は、ガラスを好適とする第１基板ＳＵＢ１と第２基板ＳＵＢ２で液晶層ＬＣを挟持した液晶表示パネルＰＮＬとバックライトＢＬで構成されている。第１基板ＳＵＢ１は、所謂アクティブ基板（薄膜トランジスタ基板、ＴＦＴ基板とも称する）であり、その内面にはドレイン線、ゲート線、画素が形成され、周辺外側にドレインドライバＤＲやゲートドライバが搭載されている。ゲートドライバは他の辺に搭載されているので図示されない。第１基板ＳＵＢ１と第２基板ＳＵＢ２の各表面に偏光板ＰＯＬ１、ＰＯＬ２を積層している。液晶表示パネルＰＮＬとバックライトＢＬの間には光学シートＯＰＳが介在されている。この光学シートＯＰＳは拡散シートＳＣとプリズムシートＰＲＺを図示の如く重ねたものとして示しているが、このような構成に限るものではない。
【００５３】
バックライトＢＬは導光体ＧＬＢと冷陰極蛍光管ＣＦＬから構成されたサイドエッジ型と称するものである。バックライトＢＬの背面にはインターフェース基板ＰＣＢが設置されている。このインターフェース基板ＰＣＢには前記した各実施例で説明したタイミングコントローラＴｃｏｎ、２倍速クロックシンセサイザＤＳＮ（または、４倍速クロックシンセサイザＱＳＮ）、フレームメモリｆｍ（ｆｍ１〜ｆｍ３、またはｆｍ１とｆｍ２）が搭載されて、フレキシブルプリント基板ＦＰＣでドレインドライバＤＲやゲートドライバＧＲ（ゲートドライバＧＲは図示せず）に接続している。
【００５４】
以下、オーバードライブ駆動に関する説明を行う。オーバードライブ駆動とは、１フレーム前の表示データ信号と現在の表示データ信号を、各Ｒ、Ｇ、Ｂ毎に比較して、階調変化分を越える輝度データを信号線駆動回路に入力し変化量を大きくすることにより液晶の応答速度を向上させるものである。
【００５５】
図１１は、本発明の実施例４を説明する回路図であり、オーバードライブ駆動を行うための構成を示すものである。パソコン等の画像信号出力装置からは、例えば、２４ビットのＲＧＢデータが供給される。このデータは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）を表示する１ドットのデータであり、Ｒ、Ｇ、Ｂのそれぞれは８ビットからなる。
【００５６】
図１１において、あるフレーム期間に供給されたデータは、オーバードライブ駆動のための比較器ＣＰに入力されるとともに第１のフレームメモリＦｍ１にも入力される。また、上記の動作に併せ、既に第２のフレームメモリＦｍ２に記憶されていた１フレーム前のデータを読み出して比較器に供給することで、比較器は、あるフレーム期間に供給されたデータと１フレーム前のデータとを比較する。更に、比較結果を元に、演算部ＯＤはオーバードライブ演算を行い、演算結果をＲＧＢ２４ドットとして出力する。ここで出力されたＲＧＢ２４ドットのデータは、上述した入力表示データＤＡＴＡｉｎとして、図１等で示される表示制御回路ＣＲＬに入力される。
【００５７】
また、上記の次のフレームでは、画像信号出力装置より供給される表示データは第２のフレームメモリに記憶され、上記で記憶された１つ前のフレームの表示データが比較器に供給される。以降は、上記工程を繰り返してオーバードライブ駆動の処理を行う。
【００５８】
上記フレームメモリは、３２ビット構成のＤＲＡＭ等のメモリを使用するのが一般的であった。尚、上記比較器、演算器の内部構造、タイミング等についての詳細は述べないが、特に制限されるものではない。また、パソコン等の画像信号出力装置からは、１ドットごとにシリアルに表示データが供給されるものであっても、例えば２ドットごとにパラレルに入力されるものであってもよい。また、表示データ供給のためのバス幅を狭めるために、差動信号で供給されるものであってもよい。
【実施例５】
【００５９】
図１２は、本発明の実施例５を説明する回路図であり、オーバードライブ駆動を行うための別の構成を示す。パソコン等の画像データ出力装置からは、図１１の構成と同様に、あるフレームのＲＧＢ２４ビットの表示データが供給される。供給された表示データは、オーバードライブ駆動のための比較器ＣＰに入力されるとともに、シリアルパラレル変換回路Ｓ／Ｐへ入力される。シリアルパラレル変換回路では、１ドットごとにシリアルで入力されるＲＧＢ２４ビットの表示データを、２ドットのパラレルデータとして出力する。出力されたデータは、ＲＧＢ−ＹＵＶ変換回路ＲＴＹに入力される。
【００６０】
ＲＧＢ−ＹＵＶ変換回路では、ＲＧＢデータで入力された信号をＹＵＶデータへと変換する。ＹＵＶデータとは、輝度を示す信号（Ｙ）と、色差を示す信号（Ｕ、Ｖ）とからなる表示データである。ＲＧＢ−ＹＵＶ変換回路は、パラレルに入力される２ドット分のＲＧＢデータに基づき、それぞれのドットの輝度と２ドット間の色差を求め、ＹＵＶデータとして出力する。その際、ＲＧＢ−ＹＵＶ変換回路は、１６ビットよりなる２つのＹＵＶデータを出力する。ＲＧＢ−ＹＵＶ変換回路から出力された２つのＹＵＶ１６ビットデータは、フレームメモリＦｍに入力され、記憶される。
【００６１】
上記の動作とともに、既にフレームメモリに記憶されていた１つ前のフレームに関するＹＵＶデータが読み出される。フレームメモリからは、２つのＹＵＶ１６ビット信号が並列に読み出され、ＹＵＶ−ＲＧＢ変換回路ＹＴＲへ供給される。ＹＵＶ−ＲＧＢ変換回路では、先に述べたＲＧＢ−ＹＵＶ変換回路とは逆に、入力された２つのＹＵＶ１６ビットデータを、２つのＲＧＢ２４ビットデータへと変換する。変換された２つのＲＧＢ２４ビットデータは、パラレルシリアル変換回路Ｐ／Ｓに入力され、１ドット分のシリアルなＲＧＢ２４ビットデータへ変換された後、比較器ＣＰに入力される。
【００６２】
比較器では、入力される現在のフレームの表示データと、フレームメモリより読み出された１フレーム前の表示データとを比較し、演算部ＯＤにてオーバードライブ演算を行い、演算結果をＲＧＢ２４ドットとして出力する。出力されたＲＧＢ２４ドットのデータは、上述した入力表示データＤＡＴＡｉｎとして、図１等で示される表示制御回路ＣＲＬに入力される。比較器への入力以降の動作は、図１１と同様である。
【００６３】
図１２の構成では、２つのＹＵＶ１６ビットデータが３２ビット構成のフレームメモリに供給される。そのため、図１１の構成に比べ、２ドット分のデータを一括してフレームメモリに書き込み、或いは読み出すことが可能となる。つまり、フレームメモリへの書き込み、読み出しを交互に時分割で行うことが可能となり、図１１の構成では、２つ必要であったフレームメモリを１つにすることが可能となり、フレームメモリの利用効率を高めることが出来、低コストの構成を実現することが可能となる。
【００６４】
もちろん、ＲＧＢ−ＹＵＶ変換回路とフレームメモリとの間にパラレルシリアル変換回路を設け、フレームメモリとＹＵＶ−ＲＧＢ変換回路との間にシリアルパラレル変換回路を設けることで、３２ビット構成ではなく、２個の１６ビット構成のメモリへと切り替えることが可能となる。この場合、図１１の如く、２つのフレームメモリを交互に動作させる必要があるが、図１１の場合に比べ、低コスト化が可能となる。また、画像信号出力装置が２ドット分のＲＧＢデータを出力する場合、図１２のシリアルパラレル変換回路を、現在のフレームの表示データが比較器に直接供給されるパスに移し変えることで同様の処理を行うことが可能となる。
【実施例６】
【００６５】
図１３は本発明の実施例６を説明する回路図である。上述の画像信号出力装置は、パソコン等、ＲＧＢの表示データを出力するものを想定しているが、テレビ等はＹＵＶデータを直接出力する。つまり、画像信号出力装置から出力される１６ビットのＹＵＶデータを、オーバードライブ駆動のための比較器ＣＰに供給するとともに、１６ビット構成の第１のフレームメモリＦｍ１にも供給する。併せて、第２のフレームメモリＦｍ２に記憶されていた１フレーム前のフレームデータを読み出して比較器に供給する。比較器は現在のフレームデータと１つ前のフレームデータとを比較し、演算回路ＯＤは比較結果を基に、オーバードライブ処理を行う。
【００６６】
この比較器と演算回路とは、図１１、１２とは異なり、ＹＵＶデータに基づいて処理を行う。そして、演算回路は演算結果を１６ビットのＹＵＶデータとして出力する。出力されたＹＵＶデータは、シリアルパラレル変換回路Ｓ／Ｐにより、パラレルデータへ変換され、ＹＵＶ−ＲＧＢ変換回路ＹＴＲへ入力される。ＹＵＶ−ＲＧＢ変換回路は入力されたデータを、２ドット分パラレルなＲＧＢ２４ビットデータとして出力する。
【００６７】
図１３では、その後、２ドット分のＲＧＢ２４ビットデータはパラレルシリアル変換回路Ｐ／Ｓに入力され、ドットごとのシリアルデータとして、図１等で示される表示制御回路ＣＲＬに入力表示データＤＡＴＡｉｎとして供給されるように示されているが、２ドット分のパラレルデータとしても問題ない。通常、ＲＧＢをＹＵＶへ変換し、更にＲＧＢへの逆変換を行う場合、元のデータと逆変換後のデータとは必ずしも一致しない。しかし、図１３の構成では、入力されるデータ自体がＹＵＶであるため、基データと復元後データとの不一致を排除でき、かつ、Ｙ（輝度）情報に着目したオーバードライブ処理が容易に行える。
【００６８】
尚、ＹＵＶへの変換、逆変換については、種々の方法が知られており、上記の構成については、ＹＵＶ４２２と呼ばれる変換・逆変換を想定しているが、特に制限されるわけではない。また、変換回路については、シフト回路（１／２ｎ化）と加算回路とで実現する方法や、ＤＳＰを使用する方法等があるが、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【００６９】
図１４は、本発明の実施例６の表示装置の全体構成を説明する模式図であり、図１１から図１３で示したＹＵＶ変換を図１に対して適用した構成である。外部から表示制御回路ＣＲＬに供給されるＲＧＢ２４ビットの表示データは入力データ処理回路ＩＤＰに入力され、その後、ＲＧＢ−ＹＵＶ変換回路ＲＴＹを介してラインバッファに供給される。この際、２４ビットのＲＧＢデータは１６ビットのＹＵＶデータへと変更されてラインバッファに供給される。ラインバッファのデータはフレームメモリに記憶されるが、先に述べたように、図１の構成に対してフレームメモリの容量を低減することが可能となる。
【００７０】
更に、フレームメモリから読み出されたＹＵＶデータは再度ラインバッファに取り込まれ、比較回路ＣＯＭＰに供給され、図１で示した比較を行う。比較自体は、図１で示したものと変わりないが、輝度信号を有するＹＵＶデータ同士を比較するため、図１よりも処理が容易となる。また、ラインバッファのＹＵＶデータは、出力データ処理回路ＤＯＰにも供給されるが、出力データ処理回路の後段にはＹＵＶ−ＲＧＢ変換回路ＹＴＧが設けられており、表示パネルにはＲＧＢ信号が供給されるようになる。
【００７１】
図１４の構成では、ＹＵＶ−ＲＧＢ変換を行う際、出力データ処理回路より出力される黒データ或いは白データについては変換を行わないようにする必要がある。しかし、各ラインバッファと比較回路との間にＹＵＶ−ＲＧＢ変換回路を３つ設け、比較をＲＧＢで行う構成にしてもよく、或いは、各ラインバッファと出力データ処理回路との間に３つのＹＵＶ−ＲＧＢ変換回路を設ける構成にしてもよい。
【００７２】
尚、図示はしないが、図１４の構成を図５或いは図７の構成に適用することも可能である。また、外部から入力される信号がＹＵＶの場合は、入力データ処理回路とラインバッファとの間にＲＧＢ−ＹＵＶ変換回路を設ける必要が無くなり、表示パネルの直前でＹＵＶをＲＧＢへと変換すれば良くなる。とは言え、比較の前段でＲＧＢへと変換して、比較をＲＧＢで行う構成であってもよい。何れの方法を採用したとしても、図１、図５、図７の構成に比べ、フレームメモリの容量を低減することが可能となり、低コスト化が実現できる。
【００７３】
この液晶表示装置を前記した各実施形態で説明した方法で駆動することにより、高輝度でかつ高品質の動画表示を動画像輪郭劣化なく、低コストで表示させることができる。
【００７４】
上記の液晶表示装置では、バックライトとしてサイドエッジ型を用いたものを例としたが、本発明はこれに限るものではなく、液晶表示パネルの背面に複数の線状光源を直接配置した、所謂直下型のバックライトを用いた液晶表示装置にも同様に適用できる。さらに、本発明は、液晶表示装置に限らず、ホールド型の表示装置であれば、どのような表示装置にも適用できる。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施例１を説明する表示装置の全体構成の模式図である。
【図２】アクティブ・マトリクス型液晶表示装置の駆動方法を説明するための水平方向動作タイミング基本タイミング図である。
【図３】アクティブ・マトリクス型液晶表示装置の駆動方法を説明するための垂直方向動作タイミング基本タイミング図である。
【図４】本発明の実施例１の駆動方法を説明するためのタイミング図である。
【図５】本発明の実施例２を説明する表示装置の全体構成の模式図である。
【図６】本発明の実施例２の駆動方法を説明するためのタイミング図である。
【図７】本発明の実施例３を説明する表示装置の全体構成の模式図である。
【図８】本発明を適用した表示装置の一例である液晶表示装置の構成を示す模式断面図である。
【図９】一般的なアクティブ・マトリクス型液晶表示装置の構成と駆動システムの概要を説明するブロック図である。
【図１０】液晶表示装置等のホールド特性を有する表示装置で動画を表示した場合の動画像輪郭劣化発生のメカニズムを説明する模式図である。
【図１１】本発明の実施例４を説明する回路図である。
【図１２】本発明の実施例５を説明する回路図である。
【図１３】本発明の実施例６を説明する回路図である。
【図１４】本発明の実施例７を説明する表示装置の全体構成の模式図である。
【符号の説明】
【００７６】
ＰＮＬ・・・液晶表示パネル、ＣＲＬ・・・表示制御回路、ＰＷＵ・・・電源回路、ＤＲ１，ＤＲ２，・・・ＤＲｎ・・・ドレインドライバ、ＧＲ１，ＧＲ２，・・・ＧＲｍ・・・・ゲートドライバ、ＤＬ・・・ドレイン線、ＧＬ・・・ゲートドライバ、ＰＸ・・・画素、Ｔｃｏｎ・・・タイミングコントローラ、ＩＤＰ・・・入力データ処理回路、ＤＯＰ・・・出力データ処理回路、Ｌｂ１，Ｌｂ２，Ｌｂ３・・・ラインバッファ、ＤＳＮ・・・２倍速クロックシンセサイザ、ｆｍ１，ｆｍ２，ｆｍ３・・・フレームメモリ、ｆｍ１Ｂｕｓ，ｆｍ２Ｂｕｓ，ｆｍ３Ｂｕｓ・・・フレームメモリバス、ＣＯＭＰ・・・比較回路。
【図１】
0004719429.tif 000002
【図２】
0004719429.tif 000003
【図３】
0004719429.tif 000004
【図４】
0004719429.tif 000005
【図５】
0004719429.tif 000006
【図６】
0004719429.tif 000007
【図７】
0004719429.tif 000008
【図８】
0004719429.tif 000009
【図９】
0004719429.tif 000010
【図１０】
0004719429.tif 000011
【図１１】
0004719429.tif 000012
【図１２】
0004719429.tif 000013
【図１３】
0004719429.tif 000014
【図１４】
0004719429.tif 000015