(57)【特許請求の範囲】
【請求項１】
窒化物系化合物半導体からなる高電子移動度トランジスタにおいて、少なくとも電子走
行層と電子供給層から成るヘテロ接合構造と、前記電子供給層上に形成されたソース電極
、ドレイン電極及びゲート電極とを有し、
前記電子走行層と前記電子供給層の間に前記電子供給層よりもバンドギャップエネルギ
ーの大きな窒化物系化合物半導体からなる中間層を有し、
かつ、前記電子走行層にはｐ型不純物がドーピングされ、前記中間層と前記電子走行層
との界面近傍においては、前記不純物の濃度の最高点が存在しないことを特徴とする高電
子移動度トランジスタ。
【請求項２】
窒化物系化合物半導体からなる高電子移動度トランジスタにおいて、少なくとも電子走
行層と電子供給層から成るヘテロ接合構造と、前記電子供給層上に形成されたソース電極
、ドレイン電極及びゲート電極とを有し、
前記電子走行層と前記電子供給層の間に前記電子供給層よりもバンドギャップエネルギ
ーの大きな窒化物系化合物半導体からなる中間層を有し、
かつ、前記電子走行層にはｐ型不純物がドーピングされ、前記不純物の濃度は、前記中
間層と前記電子走行層との界面近傍に向かって漸減することを特徴とする高電子移動度ト
ランジスタ。
【請求項３】
前記電子走行層はＧａＮ、前記電子供給層はＡｌＧａＮ、前記中間層はＡｌｘＧａ1-ｘ
Ｎ(０＜ｘ≦１)により形成され、
前記不純物は、Ｍｇ、Ｃ、Ｚｎ、Ｂｅ、Ｃｄからなる群のうちの少なくとも一つである
ことを特徴とする請求項１又は請求項２記載の高電子移動度トランジスタ。
【請求項４】
前記電子走行層は、異なる不純物がドーピングされた複数の層を有していることを特徴
とする請求項３記載の高電子移動度トランジスタ。
【請求項５】
少なくとも前記ゲート電極の下に相当する部分の前記電子供給層の厚さは、１ｎｍ以上
１０ｎｍ以下であることを特徴とする請求項３又は請求項４記載の高電子移動度トランジ
スタ。
【請求項６】
前記ゲート電極の前記電子供給層側は、Ｐｔ、Ｍｏ、Ｐｄ、Ｎｉからなる群のうちの少
なくとも一つの材料で形成されていることを特徴とする請求項３〜５記載の高電子移動度
トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物系化合物半導体からなる高電子移動度トランジスタに関するものである。
【背景技術】
【０００２】
ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ，ＡｌＩｎＧａＮなどの窒化物系化合物半導体材料は、ＧａＡｓ系等のIII−Ｖ族化合物半導体材料に比べてバンドギャップエネルギーが大きいので、これらの材料を用いた電子デバイスは耐熱温度が高く高温動作に優れている。そして近年は特にＧａＮを用いたＦＥＴ等の電子デバイスを電源デバイスとして応用することが期待されている。
【０００３】
図５に従来技術に係る窒化物系化合物半導体を用いたＦＥＴの一である高電子移動度トランジスタを示した。この高電子移動度トランジスタにおいては、例えばサファイア基板のような基板１の上に、ＧａＮから成るバッファ層２、アンドープＧａＮからなる電子走行層３、および前記電子走行層３に比べて薄いアンドープＡｌaＧａ1-aＮ（０＜ａ＜１）からなる電子供給層４を順次積層して成る層構造（ヘテロ接合構造）が形成されている。そして、電子供給層４の上には、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている（特許文献１参照）。なお、特許文献１の図には記載されていないが、ソース電極Ｓ及びドレイン電極Ｄと電子供給層４の間のコンタクト抵抗を低くするためにｎ型不純物が高濃度にドーピングされたｎ−ＧａＮコンタクト領域５が設けられている。
【０００４】
ここで、電子走行層３と電子供給層４両層のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガス６が形成される。
【０００５】
そしてさらに、図６のように図５に示した高電子移動度トランジスタにおいて、電子供給層４と電子走行層３の間にＡｌＮからなる中間層７が配置されている高電子移動度トランジスタもある。これは、電子走行層３と前記電子供給層４の間にバンドギャップエネルギーが電子供給層４よりも大きな窒化物系化合物半導体からなる中間層７を配置することにより、より高密度の２次元電子ガス６が形成され、電子走行層３の抵抗を下げることが可能となっている。
【０００６】
２次元電子ガス６の働きにより、ソース電極Ｓとドレイン電極Ｄを作動すると、電子走行層３に供給された電子が２次元電子ガス６中で高速走行してドレイン電極Ｄへと移動する。このとき、ゲート電極Ｇに加える電圧を変化させると、当該ゲート電極Ｇの直下の空乏層の厚さが変化するので、ソース電極Ｓとドレイン電極Ｄ間の電子走行層３を走行する電子の制御を行なうことができる。
【０００７】
【特許文献１】特開２００３−１７９０８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図５，６に示した高電子移動度トランジスタのノーマリーオフを実現するためには、電子走行層３中の電子を補償しなければならない。そこで、電子走行層３にはｐ型不純物としてＭｇをドーピングする。これにより、ノーマリーオフの特性を実現できる。
しかしながら、電子走行層３にＭｇをドーピングすることにより、電子走行層３を走行する電子が散乱され、電子の移動度が低下する。これは、いわゆる不純物による電子の散乱によるものである。
【０００９】
さらに、特にｐ型不純物としてＭｇの原料を供給してドーピングする際は、電子走行層３を例えば、有機金属気層成長(ＭＯＣＶＤ：Ｍｅｔａｌ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などにより結晶成長中に、メモリー効果や熱拡散のため、ドーピング濃度の制御が難しい。すなわち、原料の供給を停止しても直ちにそれ以降に成長された電子走行層３のドーピング濃度が低下しないという問題がある。そのため、不純物が制御よく電子走行層３にドーピングされないため、電子走行層３が必要以上に高抵抗化してしまう。
【００１０】
以上の理由より、ソース−ドレイン間の抵抗が高くなる。これにより、トランジスタ駆動時のソース−ドレイン間の電流を確保することができず、大電流用途には不向きであるという問題があった。そこで、本発明が解決しようとする課題は、ノーマリーオフの特性の実現ができ、ソース−ドレイン間の抵抗が低い高電子移動度トランジスタの実現を目的とする。
【課題を解決するための手段】
【００１１】
請求項１に係る発明は、窒化物系化合物半導体からなる高電子移動度トランジスタにお
いて、少なくとも電子走行層と電子供給層から成るヘテロ接合構造と、前記電子供給層上
に形成されたソース電極、ドレイン電極及びゲート電極とを有し、
前記電子走行層と前記電子供給層の間に前記電子供給層よりもバンドギャップエネルギ
ーの大きな窒化物系化合物半導体からなる中間層を有し、
かつ、前記電子走行層にはｐ型不純物がドーピングされ、前記中間層と前記電子走行層
との界面近傍においては、前記不純物の濃度の最高点が存在しないことを特徴とする。
【００１２】
請求項２に係る発明は、窒化物系化合物半導体からなる高電子移動度トランジスタにお
いて、少なくとも電子走行層と電子供給層から成るヘテロ接合構造と、前記電子供給層上
に形成されたソース電極、ドレイン電極及びゲート電極とを有し、
前記電子走行層と前記電子供給層の間に前記電子供給層よりもバンドギャップエネルギ
ーの大きな窒化物系化合物半導体からなる中間層を有し、
かつ、前記電子走行層にはｐ型不純物がドーピングされ、前記不純物の濃度は、前記中
間層と前記電子走行層との界面近傍に向かって漸減することを特徴とする。
【００１３】
請求項３に係る発明は、請求項１又は請求項２記載の高電子移動度トランジスタにおいて、前記電子走行層はＧａＮ、前記電子供給層はＡｌＧａＮ、前記中間層はＡｌｘＧａ1-ｘＮ(０＜ｘ≦１)により形成され、
前記不純物は、Ｍｇ、Ｃ、Ｚｎ、Ｂｅ、Ｃｄからなる群のうちの少なくとも一つであることを特徴とする。
【００１４】
請求項４に係る発明は、請求項３記載の高電子移動度トランジスタにおいて、前記電子走行層は、異なる不純物がドーピングされた複数の層を有していることを特徴とする。
【００１５】
請求項５に係る発明は、請求項３又は請求項４記載の高電子移動度トランジスタにおいて、少なくとも前記ゲート電極の下に相当する部分の前記電子供給層の厚さは、１ｎｍ以上１０ｎｍ以下であることを特徴とする。
【００１６】
請求項６に係る発明は、請求項３〜５記載の高電子移動度トランジスタにおいて、前記ゲート電極の前記電子供給層側は、Ｐｔ、Ｍｏ、Ｐｄ、Ｎｉからなる群のうちの少なくとも一つの材料で形成されていることを特徴とする。
【００１７】
請求項７に係る発明は、請求項１〜６記載の高電子移動度トランジスタにおいて、前記中間層と前記電子走行層との界面近傍の前記電子走行層における不純物の濃度は、１×１０17／ｃｍ３以下であることを特徴とする。
【発明の効果】
【００１８】
本発明に係る高電子移動度トランジスタによれば、電子走行層を走行する電子が散乱を受けにくいので、ソース−ドレイン間の抵抗が低い高電子移動度トランジスタの実現が可能である。
【発明を実施するための最良の形態】
【００１９】
以下、図面に基づいて本発明の実施の形態を詳細に説明する。図１は、本発明に係る高電子移動度トランジスタの一実施形態の断面図である。
例えばサファイア基板のような基板１の上にバッファ層２が形成され、電子走行層３とその電子走行層３に比べて薄い電子供給層４を順次積層したヘテロ接合構造がバッファ層２上に形成されている。そして、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている。また電子走行層３と電子供給層４の間には中間層７が配置されている。
【００２０】
ここで、バッファ層２、電子走行層３、電子供給層４は窒化物系化合物半導体から構成され、電子供給層４を構成する窒化物系化合物半導体のバンドギャップエネルギーは、電子供走行層３を構成する窒化物系化合物半導体のバンドギャップエネルギーよりも大きい。
【００２１】
バンドギャップエネルギーが互いに異なる窒化物系化合物半導体では、それぞれ格子定数が異なるため、電子走行層３と電子供給層４両層のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガス６が形成される。
【００２２】
２次元電子ガス６の働きにより、ソース電極Ｓとドレイン電極Ｄを駆動すると、電子走行層３に供給された電子が２次元電子ガス６中で高速走行してドレイン電極Ｄへと移動する。このとき、ゲート電極Ｇに加える電圧を変化させると、当該ゲート電極Ｇの直下の空乏層の厚さが変化するので、ソース電極Ｓとドレイン電極Ｄ間の電子走行層３を走行する電子の制御を行なうことができる。
【００２３】
本発明に係る高電子移動度トランジスタは、電子走行層３と電子供給層４の間に中間層７が配置されている。この中間層７のバンドギャップエネルギーの大きさは、電子供給層４のバンドギャップエネルギーよりも大きい。これにより、中間層７と電子走行層３両層のヘテロ接合界面における結晶歪みに基づくピエゾ圧電効果の大きさは、中間層７がない電子走行層３と電子供給層４両層のヘテロ接合界面における結晶歪みに基づくピエゾ圧電効果の大きさよりも大きくなる。
【００２４】
そのため、中間層７と電子走行層３両層のヘテロ接合界面の直下の２次元電子ガス６の濃度は、中間層７が配置されていない電子走行層３と電子供給層４両層のヘテロ接合界面の直下の２次元電子ガス６の濃度よりも大きくなる。
【００２５】
本発明に係る高電子移動度トランジスタでは、ノーマリーオフの特性を実現するために、電子走行層３中の電子を補償している。そのために電子走行層３に不純物をドーピングする。
【００２６】
なお、図１に示したように電子走行層３にドーピングされた不純物の濃度は、中間層７と電子走行層３との界面近傍においては、その最高点が存在しない。また、電子走行層３にドーピングされる不純物の濃度は、中間層７と電子走行層３との界面近傍に向かって漸減するようにしている。ここで、界面近傍とは電子走行層３と電子供給層４から成るヘテロ接合構造の界面直下の所定の厚さを有する電子走行層３のうち、本発明に係る高電子移動度トランジスタを駆動したときに電子が走行する部分を意味する。また言い換えると、界面近傍とは、電子走行層３と電子供給層４から成るヘテロ接合構造におけるエネルギーバンドの曲がりにより、電子が閉じ込められる領域の電子走行層３を意味する。
【００２７】
電子走行層３を走行する電子は中間層７との界面近傍を走行する。そのため、電子走行層３にドーピングされた不純物の濃度が、中間層７と電子走行層３との界面近傍において、その最高点が存在しない場合は、電子走行層３中を走行する電子は当該不純物によって散乱されにくい。
【００２８】
電子走行層３、電子供給層４及び中間層７の具体的な窒化物系化合物半導体としてＧａＮ、ＡｌＧａＮ、ＡｌＮを例示することができる。かかる窒化物系化合物半導体は上記の要件を満たすためである。
【００２９】
かかる具体的な窒化物系化合物半導体を用いた場合、電子走行層３中の電子を補償するために、電子走行層３にはｐ型不純物をドーピングする。ｐ型不純物としてＭｇ、Ｃ、Ｚｎ、Ｂｅ、Ｃｄからなる群のうちの少なくとも一つを挙げることができる。なお、ドーピングされる不純物は図１に示したように、中間層７と電子走行層３との界面近傍においては、不純物の濃度の最高点が存在しないようにする。また、不純物の濃度は、中間層７と電子走行層３との界面近傍に向かって漸減するようにする。
【００３０】
なお、ｐ型不純物としてＭｇ、Ｃ、Ｚｎ、Ｂｅ、Ｃｄからなる群のうちの少なくとも一つをドーピングする際は、これらの群から複数の不純物を選択し、選択した複数の不純物を電子走行層３中へドーピングしても良い。
【００３１】
また、電子走行層３を異なる不純物をドーピングした複数の層で形成しても良い。前記不純物としてはＭｇ、Ｃ、Ｚｎ、Ｂｅ、Ｃｄからなる群のうちの少なくとも一つが選択される。
この場合、ドーピングされた不純物が完全に同じでなければ異なる不純物をドーピングした層とみなす。例えば、Ｍｇをドーピングした層とＭｇとＣをドーピングした層は、異なる不純物をドーピングした層である。
【００３２】
ここで、電子供給層４を構成する半導体層の厚さを薄くすると、その部分のピンチオフ電圧ＶTが上昇する。そのため、ゲート電極に電圧を加えていない状態においては、その部分の２次元電子ガス６が消失して空乏化する。これにより、ゲート電極Ｇに電圧を加えない状態では、ソース電極Ｓとドレイン電極Ｄ間に電流が流れないいわゆるノーマリーオフの動作をする高電子移動度トランジスタの実現が可能となる。
【００３３】
電子供給層４を構成する半導体層は、その全層を薄くすることは必ずしも必要でない。すなわち、図３に示したように、電子供給層４を構成する半導体層の厚さの薄い部分が、少なくともゲート直下に相当する部分８であっても、オフ電圧ＶTを上昇させるという目的を達成できる。そして、そのゲート直下に相当する部分８の半導体層の厚さは、ゲート直下に相当する部分８以外の電子供給層を構成する半導体層の厚さよりも薄い。
【００３４】
オフ電圧ＶTを上昇させるための、具体的なゲート直下に相当する部分８の電子供給層４を構成する半導体層の厚さ、又は、電子供給層４を構成する半導体層の全層を薄くする場合の当該電子供給層４の厚さは、電子供給層４がＡｌｙＧａ1-ｙＮ（０＜ｙ＜１）、電子走行層３がＧａＮの場合は、ｄ＝１〜１０ｎｍの範囲であることが望ましい。
【００３５】
電子供給層４を上記範囲に設定した場合、電子供給層４と接触する部分のゲート電極の材料をＰｔ、Ｍｏ、Ｐｄ、Ｎｉからなる群のうちの少なくとも一つを用いることによりピンチオフ電圧ＶTを正にすることができ、ノーマリーオフの動作をする高電子移動度トランジスタの実現が可能となる。なお、電子供給層４を上記範囲に設定した場合でなくとも、電子供給層と接触する部分のゲート電極の材料をＰｔ、Ｍｏ、Ｐｄ、Ｎｉからなる群のうちの少なくとも一つを用いることができるのはもちろんである。
【実施例１】
【００３６】
本発明に係る高電子移動度トランジスタの実施例を図１に示した。この高電子移動度トランジスタは、サファイア基板のような基板１の上に厚さ５０ｎｍのＧａＮ層からなるバッファ層２が形成され、厚さ４００ｎｍのＧａＮ層からなる電子走行層３、厚さ５ｎｍのアンドープＡｌ0.2Ｇａ0.8Ｎ層からなる電子供給層４を順次積層したヘテロ接合構造がバッファ層２上に形成されている。そして、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている。また、ＧａＮ層からなる電子走行層３とＡｌ0.2Ｇａ0.8Ｎ層からなる電子供給層４の間には、厚さ１ｎｍのＡｌＮからなる中間層７が配置されている。
【００３７】
本実施例において、Ａｌ0.2Ｇａ0.8Ｎ層からなる電子供給層４のバンドギャップエネルギーよりもバンドギャップエネルギーの大きいＡｌＮからなる中間層７が配置されているので、中間層７と電子走行層３の結晶歪みの差を大きくすることができる。そのため、両者の接合界面の直下の２次元電子ガス６の濃度を高くすることができる。
【００３８】
以上の構成からなる高電子移動度トランジスタは、２次元電子ガス６の働きにより、ソース電極Ｓとドレイン電極Ｄを作動すると、電子走行層３に供給された電子が２次元電子ガス６中で高速走行してドレイン電極Ｄへと移動する。このとき、ゲート電極Ｇに加える電圧を変化させると、当該ゲート電極Ｇの直下の空乏層の厚さが変化するので、ソース電極Ｓとドレイン電極Ｄ間を走行する電子の制御を行なうことができる。
【００３９】
ここで以下説明するように、電子走行層３中の電子を補償するために、電子走行層３にはｐ型不純物としてＭｇがドーピングされている。
なお、ドーピングされる不純物は、図１に示したように、電子走行層３中を走行する電子が当該不純物によって散乱されにくいように、中間層７と電子走行層３との界面近傍において、その濃度の最高点が存在しない。図１の場合では、電子走行層３にドーピングされる不純物の濃度が、中間層７側以外における電子走行層３から、中間層７側に向かって漸減するようにする。なお、この実施例の場合では、電子走行層３の中間部に不純物濃度の高い層を有するようにＭｇがドーピングされる。
【００４０】
図１に示した高電子移動度トランジスタは以下の工程により製造することができる。
まず、サファイア基板１の上に、アンモニア（１２Ｌ／ｍｉｎ）、ＴＭＧａ（１００ｃｍ3／ｍｉｎ）を用い、ＭＯＣＶＤ法により真空度を１００ｈＰａ、成長温度１１００℃で厚さ５０ｎｍのＧａＮ層（バッファ層２）を成膜し、更にその上に、ＴＭＧａ（１００ｃｍ3／ｍｉｎ）、アンモニア（１２Ｌ／ｍｉｎ）を用い、成長温度１０５０℃で厚さ４００ｎｍのＧａＮ層（電子走行層３）を成膜し、ＴＭＡｌ（５０ｃｍ3／ｍｉｎ）、アンモニア（１２Ｌ／ｍｉｎ）を用い、成長温度１０５０℃で厚さ１ｎｍのアンドープＡｌＮ層（中間層７）そして、更にその上に、ＴＭＡｌ（５０ｃｍ3／ｍｉｎ）ＴＭＧａ（１００ｃｍ3／ｍｉｎ）、アンモニア（１２Ｌ／ｍｉｎ）を用い、成長温度１０５０℃で厚さ５ｎｍのアンドープＡｌ0.2Ｇａ0.8Ｎ層（キャリア濃度は１×１０16  ／ｃｍ3）（電子供給層４）を成膜して図２に示した層構造Ａ0をエピタキシャル成長した。
【００４１】
電子走行層３の成膜の際には、電子走行層３の膜厚が約１００ｎｍの位置まで達したら、ｐ型不純物としてのＭｇの原料であるビスシクロペンタジエニルマグネシウム（５０ｃｍ3／ｍｉｎ））を６０秒だけ供給する。不純物が供給されている間に、電子走行層３の一部となるＧａＮ層が２０ｎｍ成長される。これにより、電子走行層３の一部のみにＭｇがドーピングされる。
【００４２】
電子走行層３にドーピングされたＭｇは、図１に示したように電子走行層３の中間部であるバッファ層２から約１００ｎｍの位置に一つの不純物濃度プロファイルにおける最高点（不純物濃度は１×１０18／ｃｍ3）を有するようにする。
このようにすることで、中間層７側における電子走行層３にドーピングされた不純物であるＭｇは、中間層７と電子走行層３との界面近傍においては、その濃度の最高点が存在しなくなる。
【００４３】
そして、不純物の濃度はそのピークから中間層３側へ向かって漸減している。なお、中間層７との境界付近の電子走行層３における不純物濃度は１×１０17  ／ｃｍ3である。中間層７との境界付近における電子走行層３における不純物濃度は、１×１０17  ／ｃｍ3以下であれば電子走行層３を走行する電子が散乱を受けにくく、好ましくは１×１０16  ／ｃｍ３以下が良い。さらに、この不純物濃度を実現するためには、前記のピークの位置が中間層７から１００ｎｍ以上離れていなければならない。
【００４４】
そして、図２で示した層構造Ａ0にパターニングを行って、リフトオフ法により、ソース電極Ｓとドレイン電極Ｄを形成すべき箇所を開口してＡｌ0.2Ｇａ0.8Ｎ層（電子供給層４）の表面を表出させ、そこに、Ａｌ／Ｔｉ／Ａｕ（厚さは５０ｎｍ／５０ｎｍ／１００ｎｍ）を蒸着してソース電極Ｓとドレイン電極Ｄを形成した。次に、ゲートとなる部分に開口部を設け、リフトオフ法により、Ｐｔ／Ａｕ（厚さは１００ｎｍ／２００ｎｍ）を蒸着してゲート電極Ｇを形成し、図１に示した電界効果トランジスタが完成する。
【実施例２】
【００４５】
実施例２に係る高電子移動度トランジスタを図３に示した。
本実施例２に係る高電子移動度トランジスタは、図１に示した実施例１に係る高電子移動度トランジスタにおいて、ゲート直下に相当する部分８の電子供給層４を構成する半導体層の厚さが他の部分の電子供給層４を構成する半導体層の厚さの３０ｎｍよりも薄く、５ｎｍとなっている。ゲート直下に相当する部分８の電子供給層４を構成する半導体層の厚さが５ｎｍなので、ゲート電極Ｇに電圧を加えない状態では、その部分の電子走行層３は空乏化する。なお、その他の形態は図１に示した実施例１に係る高電子移動度トランジスタと共通する。
【００４６】
図３に示した高電子移動度トランジスタは以下のようにして製造することができる。
まず、図２（ａ）に示したような実施例１に係る高電子移動度トランジスタを製造するのに使用された層構造Ａ0のエピタキシャル成長を行う。
【００４７】
層構造Ａ0のエピタキシャル成長が終了した後、Ａ0の全面にＳｉＯ2膜１０を形成し、ゲート直下に相当する部分８に相当する電子供給層４にＳｉＯ2膜１０の開口を設け、その部分の電子供給層４を露出させる（図２（ｂ）の層構造Ａ1を参照）。
そして、塩素系、塩化物系又はメタン系のエッチングガスを用いたドライエッチング装置を用い、露出した３０ｎｍ厚の電子供給層４のうち深さ２５ｎｍをエッチングする（図２（ｃ）の層構造Ａ2を参照）。
【００４８】
これにより、ゲート直下に相当する部分８の電子供給層４の半導体層の厚さが５ｎｍとなり、ゲート直下に相当する部分８以外の他の部分の電子供給層を構成する半導体層の厚さである３０ｎｍよりも薄くなる。
【００４９】
エッチング終了後、ＥＢ蒸着法により、コンタクト層５上にＡｌ／Ｔｉ／Ａｕ（厚さは５０ｎｍ／５０ｎｍ／１００ｎｍ）からなるソース電極Ｓとドレイン電極Ｄ、およびＰｔ／Ａｕ（厚さは１００ｎｍ／２００ｎｍ）からなるゲート電極Ｇを形成することにより、図３で示した高電子移動度トランジスタが得られる。
【実施例３】
【００５０】
本実施例３に係る高電子移動度トランジスタは、実施例１に係る高電子移動度トランジスタの電子走行層３に、ｐ型不純物としてＭｇとＣがドーピングされている。すなわち、実施例１における図１に示した高電子移動度トランジスタを製造する工程の電子走行層３の成膜の際には、電子走行層３の膜厚がバッファ層２から約１００ｎｍの位置まで達したら、ｐ型不純物としてのＭｇの原料であるビスシクロペンタジエニルマグネシウム（５０ｃｍ3／ｍｉｎ））及び四臭化炭素（５０ｃｍ3／ｍｉｎ））を６０秒だけ供給する。不純物が供給されている間に、電子走行層３の一部となるＧａＮ層が２０ｎｍ成長される。これにより、電子走行層３の一部のみにＭｇおよびＣがドーピングされる。
【００５１】
このようにして得られた実施例３に係るトランジスタは、ｐ型不純物として、Ｍｇ以外にＣも含まれているので、電子走行層３のさらなる高抵抗化が可能であり、リーク電流を著しく少なくすることができるようになる。
【実施例４】
【００５２】
本実施例３に係る高電子移動度トランジスタは、実施例１に係る高電子移動度トランジスタと電子走行層３の部分が異なる。すなわち、本実施例３に係る高電子移動度トランジスタは、厚さ５００ｎｍの電子走行層３がバッファ層２上の厚さ４００ｎｍの第一の階層３ａ、及び、第一の階層３ａ上の厚さ１００ｎｍの第二の階層３ｂに階層化されている。そして、第一の階層３ａにはＭｇがドーピングされ、第二の階層３ｂにはＣがドーピングされている。こういったドーピングを行なうためには、図１に示した高電子移動度トランジスタを製造する工程の電子走行層３の成膜において、第一の階層３ａの成膜時にはｐ型不純物としてのＭｇの原料であるビスシクロペンタジエニルマグネシウム（５０ｃｍ3／ｍｉｎ））を第一の階層３ａ全層に渡ってドーピングする。そして、第二の階層３ｂの成膜開始時にのみ、四臭化炭素（５０ｃｍ3／ｍｉｎ））を６０秒だけ供給する。Ｃが供給されている間に、電子走行層３の一部となるＧａＮ層が２０ｎｍ成長される。
【００５３】
以上の工程を含んで製造された本実施例４に係る高電子移動度トランジスタは第一の階層３ａの全層に渡ってＭｇが１×１０18／ｃｍ3の濃度でドーピングされている。しかし、第二の階層３ｂでは、中間層７側に向かうに連れて漸減し、中間層７との境界付近の電子走行層３におけるＭｇの濃度は好ましい条件である１×１０16  ／ｃｍ３以下となる。なお、第二の階層３ｂにはＣがドーピングされているので、第二の階層３ｂにおけるＭｇ濃度の低下を補うことができる。また、Ｃのドーピングは第二の階層３ｂの成膜時の初期段階のみ行なわれているので、Ｃの濃度は、中間層７と電子走行層３との界面近傍に向かって漸減し、中間層７との境界付近の電子走行層３におけるＣの濃度は１×１０16  ／ｃｍ３以下になる。
【００５４】
以上のように、本実施例４に係る高電子移動度トランジスタは、第一の階層３ａと第二の階層３ｂに階層化された電子走行層３のそれぞれに種類の異なる不純物がドーピングされている。特に第一の階層３ａに、メモリー効果や熱拡散しやすい不純物をドーピングすることにより、その不純物がドーピングされた領域と中間層７との距離を離すことができるようので、不純物の拡散の影響を抑えることができる。この場合も、中間層７側における電子走行層３にドーピングされた不純物は、中間層７と電子走行層３との界面近傍においては、その濃度の最高点が存在しないので、電子走行層３を走行する電子が不純物によって散乱されにくい。
【００５５】
図１に示した高電子移動度トランジスタは、ソース−ドレイン間の抵抗を下げることができる。具体的には、オン抵抗は図６に示した従来の構造の電界効果トランジスタ（但し、比較のためコンタクト領域５はない）と比較して、１／１０に低減した。なお、図３，４に示した高電子移動度トランジスタも同様であった。さらに、実施例３、４に係る高電子移動度トランジスタでは、ゲート電極Ｇに電圧を加えていない状態のリーク電流は１μＡ／ｍｍであり、図６に示した従来の構造の電界効果トランジスタ（但し、比較のためコンタクト領域５はない）の１／１０００に低減した。
【００５６】
本実施例における高電子移動度トランジスタは、図１に示したようにソース電極Ｓ，ドレイン電極Ｄが電子供給層４上に直接形成されていたが、図６に示した高電子移動度トランジスタのように、ソース電極Ｓ及びドレイン電極Ｄと電子供給層４の間のコンタクト抵抗を低くするためにｎ型不純物が高濃度にドーピングされたｎ−ＧａＮコンタクト領域５を設けてもよい。これにより、ソース−ドレイン間の抵抗を一層下げることができる。また、基板１にはフリースタンディングのＧａＮ基板を用いる場合、およびＳｉ基板を用いる場合、およびＳｉＣ基板を用いる場合も適用できる。
【図面の簡単な説明】
【００５７】
【図１】本発明に係る高電子移動度トランジスタの実施の形態を示す断面図である。
【図２】本発明に係る高電子移動度トランジスタを製造中の層構造であり、（ａ）はＡ0、（ｂ）はＡ1、（ｃ）はＡ2の断面図である。
【図３】本発明に係る高電子移動度トランジスタの別の実施の形態を示す断面図である。
【図４】本発明に係る高電子移動度トランジスタのさらに別の実施の形態を示す断面図である。
【図５】従来技術に係る高電子移動度トランジスタの一を示す断面図である。
【図６】従来技術に係る高電子移動度トランジスタの他の一を示す断面図である。
【符号の説明】
【００５８】
１  基板
２  バッファ層
３  電子走行層
４  電子供給層
５  コンタクト領域
６  ２次元電子ガス
７  中間層
８  ゲート直下に相当する部分
１０  ＳｉＯ2膜
【図１】
0004728582.tif 000002
【図２】
0004728582.tif 000003
【図３】
0004728582.tif 000004
【図４】
0004728582.tif 000005
【図５】
0004728582.tif 000006
【図６】
0004728582.tif 000007