(57)【特許請求の範囲】
【請求項１】
外部信号に応じたスイッチングによりドライブ制御信号を生成する第１のスイッチング素子と、
前記ドライブ制御信号が第１の抵抗を介して１次側に印加され、絶縁されたドライブ制御信号を２次側に出力するドライブ用絶縁トランスと、
前記絶縁されたドライブ制御信号に応じてアナログ信号入力をチョッピングし、チョッピングアナログ信号を生成する第２のスイッチング素子と、
前記チョッピングアナログ信号が１次側に印加され、絶縁されたチョッピングアナログ信号を２次側に出力するアナログ信号絶縁トランスと
を備えたアナログ絶縁マルチプレクサにおいて、
前記ドライブ用絶縁トランスの一次側に、前記第１の抵抗と並列に第２の抵抗の片側を接続し、前記第２の抵抗の反対側にダイオードのカソード側を接続し、前記ダイオードのアノード側にコンデンサの片側を接続し、前記コンデンサの反対側を接地することで、前記第２の抵抗、前記ダイオード、および前記コンデンサからなる直列回路を設け、前記コンデンサを充電するために前記コンデンサの前記片側を第３の抵抗経由で電源に接続することによって、前記第１のスイッチング素子がオフからオンとなったときに、前記ドライブ用絶縁トランスのドライブ電圧を直ちに一定電圧とし、その後、所定の時定数で前記ドライブ電圧を上昇させることを特徴とするアナログ絶縁マルチプレクサ。
【請求項２】
請求項１に記載のアナログ絶縁マルチプレクサにおいて、
前記ダイオードは、２個以上のダイオードを直列接続して構成されることを特徴とするアナログ絶縁マルチプレクサ。
【請求項３】
請求項１に記載のアナログ絶縁マルチプレクサにおいて、
前記第２の抵抗と前記コンデンサとの間に直列に挿入された前記ダイオードに代えて、前記外部信号に応じてスイッチングする前記第１のスイッチング素子と同様にスイッチングする第３のスイッチング素子を挿入したことを特徴とするアナログ絶縁マルチプレクサ。
【請求項４】
請求項１ないし３のいずれか１項に記載のアナログ絶縁マルチプレクサにおいて、
前記スイッチング素子は、電界効果トランジスタであることを特徴とするアナログ絶縁マルチプレクサ。
【請求項５】
請求項１ないし３のいずれか１項に記載のアナログ絶縁マルチプレクサにおいて、
前記スイッチング素子は、トランジスタであることを特徴とするアナログ絶縁マルチプレクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号源のグランドの影響を除去してアナログ信号を収集するために用いられるアナログ絶縁マルチプレクサに関する。
【背景技術】
【０００２】
信号源のグランドの影響を除去し、かつ低コストにアナログ信号を収集するために、アナログ信号の各点をグランドと絶縁したアナログ絶縁マルチプレクサを用いたアナログ信号収集装置が従来から用いられている。【０００３】
図６は、従来のアナログ絶縁マルチプレクサを実装したアナログ信号収集装置の構成図である。また、図７は、従来のアナログ絶縁マルチプレクサの回路構成図である。図７に示すアナログ絶縁マルチプレクサにおいて、アナログ信号をグランドと絶縁して入力するために、アナログ信号をＦＥＴスイッチＦＥＴ２（第２のスイッチング素子に相当）でチョッパしたものをアナログ信号絶縁トランスＴ２の１次側に加える必要がある。【０００４】
従って、ＦＥＴスイッチＦＥＴ２をドライブするために、ドライブ用絶縁トランスＴ１の１次側を別のＦＥＴスイッチＦＥＴ１（第１のスイッチング素子に相当）により電流の入り切りを制御する方法がとられていた（例えば、特許文献１参照）。特許文献１には、アナログ信号絶縁トランスＴ２の１次側のＦＥＴスイッチＦＥＴ２の各種構成が示されているとともに、ドライブ用絶縁トランスＴ１をパルス駆動することが示されている。【０００５】
また、ドライブ用絶縁トランスＴ１をドライブする回路としては、ダイオードおよびコイルを組み合わせることによって、ドライブ時間をデータに応じて減らしてサグを減らす方法が提案されている（例えば、特許文献２参照）。【０００６】
【特許文献１】特公昭６０-１０４４９号公報
【特許文献２】特開昭６３-１５８９１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来技術には次のような課題がある。従来のアナログ絶縁マルチプレクサでは、ドライブ用絶縁トランスは、一定のパルス電圧をドライブする方法である。そのため、トランスを小型化しようとするとサグが大きくなる、あるいは高温時にトランスが磁気飽和を起こすことにより、正常にアナログデータを収集できない場合がある。【０００８】
図８は、従来のアナログ絶縁マルチプレクサにおけるドライブ用絶縁トランスＴ１の２次側電圧Ｖ２の時間波形を示した図である。トランス小型化によって、ドライブ開始時には、ＦＥＴスイッチＦＥＴ２のスレショルド電圧Ｖｔｈを超える十分な電圧を有する。しかしながら、ドライブ後半では、サグによって電圧が低下してＶｔｈを超えることができず、ＦＥＴスイッチＦＥＴ２がオンできなくなってしまう。【０００９】
また、データに応じてドライブ時間を制御するなどのドライブ時間を短くする方法は、アナログマルチプレクサにおいては、ドライブパルスが一定間隔で行なわれる場合が多く、適用が難しい。そして、ドライブ時間を短くすると、マルチプレクサから出力されるアナログ信号のパルス幅が狭くなるため、接続される増幅器の応答時間が不足して十分セトリングされない、あるいは後段のサンプルホールドが応答できないといった問題が起こる。【００１０】
本発明は上述のような課題を解決するためになされたもので、小型あるいは超小型のトランスを用いた場合でも磁気飽和を起こさず、使用温度範囲の広いアナログ絶縁マルチプレクサを得ることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係るアナログ絶縁マルチプレクサは、外部信号に応じたスイッチングによりドライブ制御信号を生成する第１のスイッチング素子と、ドライブ制御信号が第１の抵抗を介して１次側に印加され、絶縁されたドライブ制御信号を２次側に出力するドライブ用絶縁トランスと、絶縁されたドライブ制御信号に応じてアナログ信号入力をチョッピングし、チョッピングアナログ信号を生成する第２のスイッチング素子と、チョッピングアナログ信号が１次側に印加され、絶縁されたチョッピングアナログ信号を２次側に出力するアナログ信号絶縁トランスとを備えたアナログ絶縁マルチプレクサにおいて、ドライブ用絶縁トランスの一次側に、第１の抵抗と並列に第２の抵抗の片側を接続し、第２の抵抗の反対側にダイオードのカソード側を接続し、ダイオードのアノード側にコンデンサの片側を接続し、コンデンサの反対側を接地することで、第２の抵抗、ダイオード、およびコンデンサからなる直列回路を設け、コンデンサを充電するためにコンデンサの片側を第３の抵抗経由で電源に接続することによって、第１のスイッチング素子がオフからオンとなったときに、ドライブ用絶縁トランスのドライブ電圧を直ちに一定電圧とし、その後、所定の時定数でドライブ電圧を上昇させるものである。
【発明の効果】
【００１２】
本発明によれば、抵抗およびコンデンサの直列回路を含む２次側出力調整回路を備え、この２次側出力調整回路の素子値を所望の値に設計することにより、ドライブ用絶縁トランスの２次側の電圧波形を所望の形状近づけることができ、小型あるいは超小型のトランスを用いた場合でも磁気飽和を起こさず、使用温度範囲の広いアナログ絶縁マルチプレクサを得ることができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１におけるアナログ絶縁マルチプレクサの構成図である。
【図２】本発明の実施の形態１におけるドライブ用絶縁トランスの２次側電圧の時間波形を示した図である。
【図３】本発明の実施の形態２におけるアナログ絶縁マルチプレクサの構成図である。
【図４】本発明の実施の形態３におけるアナログ絶縁マルチプレクサの構成図である。
【図５】本発明の実施の形態４におけるアナログ絶縁マルチプレクサの構成図である。
【図６】従来のアナログ絶縁マルチプレクサを実装したアナログ信号収集装置の構成図である。
【図７】従来のアナログ絶縁マルチプレクサの回路構成図である。
【図８】従来のアナログ絶縁マルチプレクサにおけるドライブ用絶縁トランスの２次側電圧の時間波形を示した図である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明のアナログ絶縁マルチプレクサの好適な実施の形態につき図面を用いて説明する。
本発明のアナログ絶縁マルチプレクサは、２次側出力調整回路を備えることにより、アナログ信号入力をチョッピングするためのドライブ用絶縁トランスの２次側電圧を、外部からの制御信号のＯＮ／ＯＦＦ期間に応じてスレショルド電圧を超える十分な期間を確保するとともに、バックスイングの収束を速くさせることを可能にするものである。【００１５】
実施の形態１．
図１は、本発明の実施の形態１におけるアナログ絶縁マルチプレクサの構成図である。図１におけるアナログ絶縁マルチプレクサは、ドライブ用絶縁トランスＴ１、アナログ信号絶縁トランスＴ２、電界効果トランジスタＦＥＴ１、ＦＥＴ２、抵抗Ｒ１〜Ｒ３、ダイオードＤ１、およびコンデンサＣ１で構成される。【００１６】
ここで、電界効果トランジスタＦＥＴ１は、第１のスイッチング素子に相当し、電界効果トランジスタＦＥＴ２は、第２のスイッチング素子に相当する。また、抵抗Ｒ１〜Ｒ３は、それぞれ第１の抵抗〜第３の抵抗に相当する。なお、以下においては、スイッチング素子として電界効果トランジスタを用いる場合を説明するが、トランジスタ等の他のスイッチング素子を適用することも可能である。【００１７】
次に、本実施の形態１におけるアナログ絶縁マルチプレクサの動作について説明する。ディジタル素子から出力された外部からの制御信号は、信号ラインＬ１からＦＥＴ１のゲートに加えられる。そして、ＦＥＴ１は、この外部からの制御信号のＯＮ／ＯＦＦ期間に応じてスイッチング動作を行ない、その結果として、信号ラインＬ２にドライブ制御信号が得られる。【００１８】
ＦＥＴ１がＯＮとなった瞬間は、コンデンサＣ１には電源電圧Ｖｃが充電されており、ＦＥＴ１のＯＮ直後の十分短い時間内において、コンデンサＣ１は、電圧Ｖｃの電池と考えられる。また、ドライブ用絶縁トランスＴ１の１次巻線は、ＦＥＴ１がＯＮとなった直後の過渡状態ではインピーダンスが大きく、電流はほとんど流れない。したがって、ドライブ用絶縁トランスＴ１に接続される信号ラインＬ２の電圧ＶL2は、ＦＥＴ１のＯＮ直後において、下式（１）で与えられる。【００１９】
【数１】
0004651711.tif 000002
【００２０】
図２は、本発明の実施の形態１におけるドライブ用絶縁トランスＴ１の２次側電圧Ｖ２の時間波形を示した図である。図２に示すように、ＦＥＴ１がＯＮとなった時刻ｔ１におけるＶ２の値をＶｓとすると、電圧Ｖｓ＝ＶL2であり、Ｒ１とＲ２の値を調整することで、ＦＥＴ２のスレショルド電圧Ｖｔｈを超える電圧に設定可能である。【００２１】
次に、ＦＥＴ１がＯＮとなり、時間が経つにつれ、Ｖｃに充電されているコンデンサＣ１からＲ２およびＲ１経由で放電電流が流れ、信号ラインＬ２の電圧が徐々に上昇する。この放電電流の時定数τは、下式（２）で与えられ、Ｃ１の容量および（Ｒ１＋Ｒ２）により時定数を変更できる。【００２２】
【数２】
0004651711.tif 000003
【００２３】
信号ラインＬ２の電圧とほぼ同様の電圧が、ドライブ用絶縁トランスＴ１の２次側の電圧として現れ、図２に示す波形となる。すなわち、抵抗Ｒ１、Ｒ２の抵抗値およびコンデンサＣ１の容量値を、上式（１）（２）に基づいて適切に設計することにより、従来技術で問題となるサグの影響が少なく、外部からの制御信号のＯＮ期間に応じた十分な時間Ｔｄｒｖに渡ってＶ２をＶｔｈ以上に保つことが可能となる。【００２４】
この結果、Ｔｄｒｖの期間、ＦＥＴ２がＯＮとなり、その期間、アナログ信号Ｖａがアナログ信号絶縁トランスＴ２を経由して２次側の信号ラインＬ３に、Ｖａの振幅に応じた出力として得られる。【００２５】
外部からの制御信号に応じてＦＥＴ１がＯＮからＯＦＦとなる（図２における時刻ｔ２に相当）と、ドライブ用絶縁トランスＴ１の１次側に流れる電流が遮断されるため、ドライブ用絶縁トランスＴ１のもつインダクタンスにより逆起電力が発生する。【００２６】
この逆起電力により、信号ラインＬ２の電圧がＶｃの電圧より上昇し、ダイオードＤ１が逆バイアスとなってＤ１がＯＦＦ（このときはＤ１がない状態と等価）となる。したがって、信号ラインＬ２からコンデンサＣ１が切り離された状態となり、Ｃ１が接続されている場合に比べて、バックスイングの収束を速くすることができる。【００２７】
以上のように、実施の形態１によれば、ドライブ用絶縁トランスの１次側に２次側出力調整回路を備えることにより、ドライブ用絶縁トランスの２次側の電圧波形を外部の制御信号に応じた所望の形状に近づけることができる。この結果、ドライブ用絶縁トランスとして小型あるいは超小型のトランスを用いた場合にも、磁気飽和を起こさず、使用温度範囲の広いアナログ絶縁マルチプレクサを得ることができる。【００２８】
実施の形態２.
図３は、本発明の実施の形態２におけるアナログ絶縁マルチプレクサの構成図である。本実施の形態２における図３の構成は、先の実施の形態１における図１の構成と比較すると、２次側出力調整回路１０の内部構成が異なっている。具体的には、ダイオードの数が、図１においてはＤ１の１つだけであったが、図３においてはＤ１、Ｄ２の２つで構成されている。【００２９】
基本的な動作は、先の実施の形態１と同様である。すなわち、ＦＥＴ１がＯＮとなった瞬間は、コンデンサＣ１には電源電圧Ｖｃが充電されており、ＦＥＴ１のＯＮ直後の十分短い時間内において、コンデンサＣ１は、電圧Ｖｃの電池と考えられる点は、実施の形態１と同じである。【００３０】
そして、本実施の形態２では、ダイオードＤ１およびＤ２が直列に接続されているため、Ｄ１およびＤ２が同一の電圧降下があるとすれば２ＶD1が逆バイアス電圧となる。そして、ドライブ用絶縁トランスＴ１に接続される信号ラインＬ２の電圧ＶL2は、ＦＥＴ１のＯＮ直後において、下式（３）で与えられる。【００３１】
【数３】
0004651711.tif 000004
【００３２】
すなわち、本実施の形態２においても、Ｒ１とＲ２の値を調整することで、Ｖｓの値をＦＥＴ２のスレショルド電圧Ｖｔｈを超える電圧に設定可能である。特に、本実施の形態２では、先の実施の形態１に比べてＶD1だけ過渡時のＶL2電圧が下がるので、Ｒ２の値を小さくすることができ、設計の自由度が得られる。【００３３】
以上のように、実施の形態２によれば、２次側出力調整回路のダイオードを２個以上直列接続することによっても、先の実施の形態１と同様の効果を得ることができる。さらに、ダイオードの数を増やすことにより、抵抗値の設計自由度を増大させることができる。【００３４】
実施の形態３．
図４は、本発明の実施の形態３におけるアナログ絶縁マルチプレクサの構成図である。本実施の形態３における図４の構成は、先の実施の形態１における図１の構成と比較すると、２次側出力調整回路１０の内部構成が異なっている。具体的には、図１におけるダイオードＤ１の代わりに、第３のスイッチング素子に相当するＦＥＴ３、抵抗Ｒ６、コンデンサＣ２を備えている。２次側出力調整回路１０以外の基本的な構成は、図１と同様である。【００３５】
図４において、ディジタル素子から出力された外部からの制御信号は、信号ラインＬ１からＦＥＴ１およびＦＥＴ３のゲートに加えられ、この制御信号が「Ｈ」のときには、ＦＥＴ１およびＦＥＴ３の両方がＯＮとなる。ＦＥＴ３がＯＮとなると、コンデンサＣ１が接続され、Ｃ１と（Ｒ１＋Ｒ２）の時定数回路となる点は、先の実施の形態１と同様である。【００３６】
すなわち、ＦＥＴ１がＯＮとなった瞬間は、コンデンサＣ１には電源電圧Ｖｃが充電されており、ＦＥＴ１のＯＮ直後の十分短い時間内において、コンデンサＣ１は、電圧Ｖｃの電池と考えられる。【００３７】
また、ドライブ用絶縁トランスＴ１の１次巻線は、ＦＥＴ１がＯＮとなった直後の過渡状態では、インピーダンスが大きく電流はほとんど流れない。したがって、ドライブ用絶縁トランスＴ１に接続される信号ラインＬ２の電圧ＶL 2は、ＦＥＴ１のＯＮ直後において実施の形態１で述べた式（１）で与えられる。【００３８】
ＦＥＴ１が外部からの制御信号に従ってＯＦＦとなると、同時にＦＥＴ３もＯＦＦとなり、信号ラインＬ２からコンデンサＣ１が切り離される。この結果、バックスイングの収束を速くすることができる。ＦＥＴ１がＯＮ直後の動作およびＯＦＦ後の動作とも、実施の形態１と同様であり、図２に示した波形図がそのまま適用できる。【００３９】
以上のように、実施の形態３によれば、２次側出力調整回路において、ダイオードの代わりに第３のスイッチング素子を用いることによっても、先の実施の形態１と同様の効果を得ることができる。さらに、第３のスイッチング素子を用いてダイオードを不要とすることにより、ダイオードによる順方向電圧ドロップ分を考慮せずに、２次側出力調整回路内の素子値を設計できる。【００４０】
実施の形態４．
図５は、本発明の実施の形態４におけるアナログ絶縁マルチプレクサの構成図である。本実施の形態４における図５の構成は、先の実施の形態１における図１の構成と比較すると、２次側出力調整回路１０の内部構成が異なっている。具体的には、図１におけるダイオードＤ１、抵抗Ｒ３を不要とする代わりに、第４の抵抗に相当する抵抗Ｒ４を備えている。２次側出力調整回路１０以外の基本的な構成は、図１と同様である。【００４１】
図５において、ディジタル素子から出力された外部からの制御信号は、信号ラインＬ１からＦＥＴ１のゲートに加えられ、この制御信号が「Ｈ」のときには、ＦＥＴ１がＯＮとなる。ＦＥＴ１がＯＮとなると、コンデンサＣ１が接続され、Ｃ１と（Ｒ１＋Ｒ２）の時定数回路となる点は、先の実施の形態１と同様である。【００４２】
ディジタル素子がＯＮ時の動作波形は、図２と同様である。一方、ディジタル素子がＯＦＦとなったときは、トランスの１次巻線に抵抗Ｒ４およびＲ２経由でＣ１が接続された状態となる。【００４３】
トランスのバックスイングを早く収束させる上では、実施の形態１〜３のようにディジタル素子がＯＦＦとなったときに、Ｃ１を切り離した方がよい。しかしながら、Ｃ１とトランス１次巻線との間にある程度以上の抵抗値をもたせることでもバックスイング整定効果がある。【００４４】
そこで、本実施の形態４における２次側出力調整回路１０は、図５に示すように、ドライブ用絶縁トランスＴ１の１次側に第４の抵抗に相当する抵抗Ｒ４をさらに挿入した構成となっている。すなわち、トランス１次巻線とＣ１との間に抵抗Ｒ２に加えて、第４の抵抗である抵抗Ｒ４を加えたことにより、ディジタル素子がＯＦＦとなったときのバックスイングを抑える。【００４５】
以上のように、実施の形態４によれば、２次側出力調整回路において、ダイオードあるいは第３のスイッチング素子をなくす代わりに、第４の抵抗を用いることによっても、外部からの制御信号のＯＮ期間に対しては、先の実施の形態１と同様の効果を得ることができる。さらに、外部からの制御信号のＯＦＦ期間に対しては、ダイオードあるいは第３のスイッチング素子を用いた場合に比べるとバックスイングの収束性は劣るものの、回路構成を簡易にした上でバックスイングを抑制できる。
【図１】
0004651711.tif 000005
【図２】
0004651711.tif 000006
【図３】
0004651711.tif 000007
【図４】
0004651711.tif 000008
【図５】
0004651711.tif 000009
【図６】
0004651711.tif 000010
【図７】
0004651711.tif 000011
【図８】
0004651711.tif 000012