(57)【特許請求の範囲】
【請求項１】
ソース領域、ドレイン領域、および前記ソース領域と前記ドレイン領域との間のチャネル形成領域を有する結晶性シリコン膜と、
前記結晶性シリコン膜上の層間絶縁膜と、
前記層間絶縁膜上の１５族に属する不純物元素を含有したシリコン膜と、
前記１５族に属する不純物元素を含有したシリコン膜上の導電層と、を有し、
前記結晶性シリコン膜は、結晶化を助長する金属元素を添加した非晶質シリコン膜を結晶成長させたものであり、
前記１５族に属する不純物元素を含有したシリコン膜は前記層間絶縁膜に設けられたコンタクトホールにおいて前記ソース領域または前記ドレイン領域と接し、かつ前記１５族に属する不純物元素を含有したシリコン膜には前記結晶化を助長する金属元素が偏析していることを特徴とする半導体装置。
【請求項２】
ソース領域、ドレイン領域、および前記ソース領域と前記ドレイン領域との間のチャネル形成領域を有する結晶性シリコン膜と、
前記結晶性シリコン膜上の保護絶縁膜と、
前記保護絶縁膜上の層間絶縁膜と、
前記層間絶縁膜上の１５族に属する不純物元素を含有したシリコン膜と、
前記１５族に属する不純物元素を含有したシリコン膜上の導電層と、を有し、
前記結晶性シリコン膜は、結晶化を助長する金属元素を添加した非晶質シリコン膜を結晶成長させたものであり、
前記１５族に属する不純物元素を含有したシリコン膜は前記保護絶縁膜および前記層間絶縁膜に設けられたコンタクトホールにおいて前記ソース領域または前記ドレイン領域と接し、かつ前記１５族に属する不純物元素を含有したシリコン膜には前記結晶化を助長する金属元素が偏析していることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記結晶化を助長する金属元素はＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅ、Ｐｂ、Ｉｎから選ばれた一種類または複数種類の元素であることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記１５族に属する不純物元素はリンであることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項３のいずれか一において、
前記１５族に属する不純物元素はリンであり、リン濃度は１×１０１９ａｔｏｍｓ／ｃｍ３以上であることを特徴とする半導体装置。
【請求項６】
非晶質シリコン膜を形成し、
前記非晶質シリコン膜に結晶化を助長する金属元素を添加し、前記非晶質シリコン膜を結晶成長させ結晶性シリコン膜を形成し、
前記結晶性シリコン膜の選択された領域に不純物元素を添加してソース領域およびドレイン領域を形成し、
前記ソース領域および前記ドレイン領域が形成された前記結晶性シリコン膜上に層間絶縁膜を形成し、
前記層間絶縁膜に前記ソース領域または前記ドレイン領域に達するコンタクトホールを形成し、
前記コンタクトホールおよび前記層間絶縁膜上に１５族に属する不純物元素を含有したシリコン膜を形成し、
熱アニールにより前記結晶性シリコン膜中に含まれる前記結晶化を助長する金属元素を、前記１５族に属する不純物元素を含有したシリコン膜にゲッタリングし、
前記１５族に属する不純物元素を含有したシリコン膜上に導電層を形成することを特徴とする半導体装置の作製方法。
【請求項７】
非晶質シリコン膜を形成し、
前記非晶質シリコン膜に結晶化を助長する金属元素を添加し、前記非晶質シリコン膜を結晶成長させ結晶性シリコン膜を形成し、
前記結晶性シリコン膜の選択された領域に不純物元素を添加してソース領域およびドレイン領域を形成し、
前記ソース領域および前記ドレイン領域が形成された前記結晶性シリコン膜上に保護絶縁膜を形成し、
前記保護絶縁膜上に層間絶縁膜を形成し、
前記保護絶縁膜および前記層間絶縁膜に前記ソース領域または前記ドレイン領域に達するコンタクトホールを形成し、
前記コンタクトホールおよび前記層間絶縁膜上に１５族に属する不純物元素を含有したシリコン膜を形成し、
熱アニールにより前記結晶性シリコン膜中に含まれる前記結晶化を助長する金属元素を、前記１５族に属する不純物元素を含有したシリコン膜にゲッタリングし、
前記１５族に属する不純物元素を含有したシリコン膜上に導電層を形成することを特徴とする半導体装置の作製方法。
【請求項８】
非晶質シリコン膜を形成し、
前記非晶質シリコン膜に結晶化を助長する金属元素を添加し、前記非晶質シリコン膜を結晶成長させ結晶性シリコン膜を形成し、
前記結晶性シリコン膜の選択された領域に不純物元素を添加してソース領域およびドレイン領域を形成し、
前記ソース領域および前記ドレイン領域が形成された前記結晶性シリコン膜上に保護絶縁膜を形成し、
前記保護絶縁膜上に層間絶縁膜を形成し、
前記保護絶縁膜および前記層間絶縁膜に前記ソース領域または前記ドレイン領域に達するコンタクトホールを形成し、
前記コンタクトホールおよび前記層間絶縁膜上に１５族に属する不純物元素を含有したシリコン膜を形成し、
熱アニールにより前記結晶性シリコン膜中に含まれる前記結晶化を助長する金属元素を、前記１５族に属する不純物元素を含有したシリコン膜にゲッタリングし、
前記１５族に属する不純物元素を含有したシリコン膜上に導電層を形成し、
前記導電層をパターニングした後、パターニングされた前記導電層を用いてセルフアラインで前記１５族に属する不純物元素を含有したシリコン膜をパターニングし、パターニングされた前記導電層と前記１５族に属する不純物元素を含有したシリコン膜とでなる配線を形成することを特徴とする半導体装置の作製方法。
【請求項９】
請求項６乃至請求項８のいずれか一において、
前記熱アニールは、前記結晶化を助長する金属元素のゲッタリングを進行させると共に、前記ソース領域および前記ドレイン領域に添加された不純物元素を活性化させることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項６乃至請求項９のいずれか一において、
前記結晶化を助長する金属元素はＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕ、Ｇｅ、Ｐｂ、Ｉｎから選ばれた一種類または複数種類の元素である半導体装置の作製方法。
【請求項１１】
請求項６乃至請求項１０のいずれか一において、
前記１５族に属する不純物元素はリンであることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項６乃至請求項１０のいずれか一において、
前記１５族に属する不純物元素はリンであり、リン濃度は１×１０１９ａｔｏｍｓ／ｃｍ３以上であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、非晶質シリコン膜の結晶化を助長する金属元素を効果的に除去する方法を用いた薄膜トランジスタ（以下TFTという）で構成された回路を有する半導体装置の作製方法に関する。例えば、画素部と駆動回路を同一の基板に設けたアクティブマトリクス型の液晶表示装置に代表される電気光学装置およびそのような電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、TFTとしての単体素子のみならずTFTを用いて形成される電気光学装置、そのような電気光学装置を部品として搭載した電子機器、半導体回路は全て半導体装置である。
【０００３】
【従来の技術】
各種集積回路に利用されているものとして、半導体薄膜を用いたTFTがある。半導体薄膜には非晶質シリコン膜や結晶性シリコン膜があるが、非晶質シリコン膜は形成が容易であるため生産性に優れているもののTFTの電気的特性が低いため動作速度が遅く、周辺の駆動回路を一体化したアクティブマトリクス型液晶表示装置に利用したり、各種集積回路を構成したりすることができない。そのため、より特性の良い結晶性シリコン膜が用いられる。
【０００４】
結晶性シリコン膜を作製する方法として、熱アニール法とレーザーアニール法がある。しかし、熱アニール法は600℃以上の高温プロセスが必要とされるために安価で大面積化が可能なガラス基板に適用できず、かつ処理時間が長いという問題点がある。また、レーザーアニール法は基板に熱的ダメージを与えることがないプロセスを実現できるものの結晶性の均一性や再現性さらには結晶化度など満足できるものが得られないという問題点がある。このような問題点を解決するための１つの手段として、所定の金属元素を用いて結晶化を助長させる方法がある。
【０００５】
上記の方法には、熱アニールを用いつつ結晶化温度をガラス基板に適用可能な600℃以下に低温化した技術として本出願人により特開平７−１３０６５２号公報などに開示されている方法がある。この方法は、非晶質シリコン膜にNiに代表される金属元素を導入して熱アニールする方法で、良好な結晶性を有する結晶性シリコン膜が得られている。
【０００６】
【発明が解決しようとする課題】
所定の金属元素を用いて結晶化を助長する方法を用いた場合、結晶化はこの金属元素の拡散、移動に伴って進行するため、結晶化を助長する金属元素が結晶性シリコン膜中に残留する。その結果、結晶性シリコン膜表面近傍に析出して接合リークを生じさせる他、深い準位を形成してキャリアの再結合、生成中心となるためTFTの電気的特性の安定性や信頼性を損なうという問題が生じる。そのため、この金属元素を除去あるいは低減させる技術としてゲッタリングによる種々の技術が開発されている。
【０００７】
ゲッタリングの方法には、例えば、非晶質シリコン膜を金属元素により結晶化させて結晶性シリコン膜とさせた後デバイス領域となる場所を酸化膜などのマスク層で覆い、デバイス領域以外にゲッタリングに効果的なPなどの15族元素を高濃度にドーピングしてゲッタリングを促す領域（以下、ゲッタリングサイトと示す）とする方法や、同様にデバイス領域となる場所をマスキングし、その上にPなどの15族元素を高濃度含んだシリコン膜を形成しゲッタリングサイトとする方法がある。しかし、これらの方法はマスク層となる膜の形成、パターニング工程を必要とするため、マスク数が増加し製造コストの増加を招くとともに生産性が低下する。
【０００８】
また別な方法として、例えばデバイスのソース、ドレイン領域をゲッタリングサイトとする方法がある。この方法では、ゲッタリングのためのパターニングが不要であるためマスク数を削減できるが、ゲッタリングサイトが容積的に限られてしまうためややゲッタリング効率が落ち、また、p-ch TFTにもドナーとなるＰなどの15族元素をドーピングするため、アクセプターとなるイオンを過剰にドーピングしなけらばならず、製造コストの増加及び生産性の低下の原因となる。
【０００９】
本明細書で開示する発明は、非晶質シリコン膜の結晶化を助長する金属元素を利用して得られる結晶性シリコン膜を用いて作製されるTFTにおいて、その特性に当該金属元素の悪影響が及ぶことを抑制するとともに、製造コストの低下と生産性の増加が得られる技術を提供することを課題とする。
【００１０】
【課題を解決するための手段】
本明細書で開示する発明の一つは、
絶縁表面上にソース領域、ドレイン領域および前記ソース領域と前記ドレイン領域との間に挟まれるチャネル形成領域を有する結晶性シリコン膜と、
前記結晶性シリコン膜上にゲート絶縁膜と、
前記ゲート絶縁膜上にゲート電極と、
前記ゲート電極上に層間絶縁膜と、
前記層間絶縁膜上にリンを含有したシリコン膜と、
前記周期表の１５族に属する不純物元素を含有したシリコン膜上に導電層とを有する半導体装置において、
前記周期表の１５族に属する不純物元素を含有するシリコン膜は前記層間絶縁膜につくられたコンタクトホールで結晶性シリコン膜のソース領域またはドレイン領域と接し、
かつ前記周期表の１５族に属する不純物元素を含有するシリコン膜は前記結晶性シリコン膜の形成に要した金属元素が偏析していることを特徴とする半導体装置である。
【００１１】
他の発明の構成は、
絶縁表面上にゲート電極と、
前記ゲート電極上にゲート絶縁膜と、
前記ゲート絶縁膜上にソース領域及びドレイン領域と前記ソース領域と前記ドレイン領域との間に挟まれるチャネル形成領域を有する結晶性シリコン膜と、
前記結晶性シリコン膜上に保護絶縁膜と、
前記保護絶縁膜上に層間絶縁膜と、
前記層間絶縁膜上に周期表の１５族に属する不純物元素を含有したシリコン膜と、
前記周期表の１５族に属する不純物元素を含有したシリコン膜上に導電層とを有する半導体装置において、
前記周期表の１５族に属する不純物元素を含有するシリコン膜は前記層間絶縁膜につくられたコンタクトホールで結晶性シリコン膜のソース領域またはドレイン領域と接し、
かつ前記周期表の１５族に属する不純物元素を含有するシリコン膜は前記結晶性シリコン膜の形成に要した金属元素が偏析していることを特徴とする半導体装置である。
【００１２】
他の発明の構成は、
絶縁表面上に非晶質シリコン膜を形成する第１の工程と、
前記非晶質シリコン膜の結晶化を助長する金属元素を添加し前記非晶質シリコン膜を結晶成長させ結晶性シリコン膜を形成する第２の工程と、
前記結晶性シリコン膜上にゲート絶縁膜を形成する第３の工程と、
前記ゲート絶縁膜上にゲート電極を形成する第４の工程と、
前記結晶性シリコン膜の選択された領域に不純物元素を添加してソース領域およびドレイン領域を形成する第５の工程と、
前記ゲート電極上に層間絶縁膜を形成する第６の工程と、
前記層間絶縁膜にソース領域またはドレイン領域に達するコンタクトホールを形成する第７の工程と、
前記コンタクトホール及び前記層間絶縁膜上に周期表の１５族に属する不純物元素を含有したシリコン膜を形成する第８の工程と、
熱アニールにより前記結晶性シリコン膜中に含まれる前記金属元素のゲッタリングを行う第９の工程と
前記周期表の１５族に属する不純物元素を含有したシリコン膜上に導電膜を形成する第１０の工程と、
を有する半導体装置の作製方法である。
【００１３】
他の発明の構成は、
前記絶縁表面上にゲート電極を形成する第１の工程と、
前記ゲート電極上にゲート絶縁膜を形成する第２の工程と、
前記ゲート絶縁膜上に非晶質シリコン膜を形成する第３の工程と、
前記非晶質シリコン膜の結晶化を助長する金属元素を添加し前記非晶質シリコン膜を結晶成長させ結晶性シリコン膜を形成する第４の工程と、
前記結晶性シリコン膜上に保護絶縁膜を形成する第５の工程と、
前記結晶性シリコン膜の選択された領域に不純物元素を添加してソース領域およびドレイン領域を形成する第６の工程と、
前記保護絶縁膜上に層間絶縁膜を形成する第７の工程と、
前記保護絶縁膜及び前記層間絶縁膜にソース領域またはドレイン領域に達するコンタクトホールを形成する第８の工程と、
前記ソース領域またはドレイン領域に達するコンタクトホール及び前記層間絶縁膜上に周期表の１５族に属する不純物元素を含有したシリコン膜を形成する第９の工程と、
熱アニールより前記結晶性シリコン膜中に含まれる前記金属元素のゲッタリングを行う第１０の工程と
前記周期表の１５族に属する不純物元素を含有したシリコン膜上に導電膜を形成する第１１の工程と、
を有する半導体装置の作製方法である。
【００１４】
上記４つの発明の構成において、周期表の１５族に属する不純物元素を含有したシリコン膜は、ソース領域またはドレイン領域に達するコンタクトホールを通じて熱アニールにより非晶質シリコン膜の結晶化を助長する金属元素のゲッタリングサイトとして機能する。
【００１５】
上記４つの発明の構成において、非晶質シリコン膜の結晶化を助長する金属元素としてNiを用いることが好ましいことが本出願人による発明で判明している。一般に、非晶質シリコン膜の結晶化を助長する金属元素としてFe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au、Ge、Pb、Inから選ばれた一種類または複数種類の元素を用いることができる。
【００１６】
上記４つの発明の構成において、周期表の１５族に属する不純物元素は、非晶質シリコン膜の結晶化を助長する金属元素をゲッタリングするための元素である。非晶質シリコン膜の結晶化を助長する金属元素としてニッケル（Ni）を選択し、ゲッタリング元素としてリン（P）を選択した場合、ゲッタリングを効果的に行うことができる。
【００１７】
また、周期表の１５族に属する不純物元素としてリンを選択した場合、このリンを含有したシリコン膜中のリン濃度は1×1019atoms／cm3以上である。p-chＴＦＴにおいては、半導体層の不純物領域と前記シリコン膜とはＰＮ接合を形成するが、前記不純物領域および前記シリコン中に含まれる不純物元素濃度が高いため、また、多結晶珪素膜中に内在する多数の結晶欠陥のために、半導体層の不純物領域とこのリンを含有したシリコン膜が接するコンタクトホール部でトンネル接合が形成され、十分低いコンタクト抵抗を得ることが出来る。
【００１８】
結晶化を助長するための金属元素の導入は、イオン注入法、溶液を用いた拡散法、固体を用いた拡散法、スパッタ法やCVD法で成膜した膜から拡散させる方法、プラズマ処理法、ガス吸着法などの方法を用いることができる。また、ゲッタリング元素であるリンを含んだシリコン膜には、プラズマCVD（P-CVD）装置、減圧CVD（LP-CVD）装置、スパッタ装置などで成膜されるものが適用できる。
【００１９】
また、上記４つの発明の構成において、熱アニールは非晶質シリコン膜の結晶化を助長する金属元素のゲッタリングを進行させると同時に、ソース、ドレイン領域を形成するためにドーピングされた不純物元素を活性化させることができ、ゲッタリングの進行及び不純物元素の活性化に要する熱処理工程を一括で行える。
【００２０】
また、上記４つの発明の構成において、リンを含有したシリコン膜はリンを含有したシリコン膜上に導電膜を形成した後、導電膜によりセルフアラインでパターニングして、配線として機能させる。
【００２１】
【発明の実施の形態】
図１に発明の具体的な構成例を示す。
すなわち、基板１０１上に下地絶縁膜１０２が形成され、
下地絶縁膜１０２上に結晶性シリコン膜１０３が形成され、
チャネル形成領域１０３ａ、ソース領域またはドレイン領域１０３ｂを有する結晶性シリコン膜１０３、および下地絶縁膜１０２上にゲート絶縁膜１０４が形成され、
ゲート絶縁膜１０４上にゲート電極１０５が形成され、
ゲート電極１０５およびゲート絶縁膜１０４上に層間絶縁膜１０７が形成され、
層間絶縁膜１０７およびゲート絶縁膜１０４に結晶性シリコン膜のソース領域またはドレイン領域１０３ｂに達するコンタクトホールが形成され、
ソース領域またはドレイン領域に達するコンタクトホール及び層間絶縁膜１０７上に周期表の１５族に属する不純物元素を含むシリコン膜１０６が形成され、周期表の１５族に属する不純物元素を含むシリコン膜１０６上に導電膜１０８が形成され、
最終的に周期表の１５族に属する不純物元素を含むシリコン膜１０６を下層にもつソース電極あるいはドレイン電極１０９が形成される構成となっている。
なお、本明細書において、基板表面と基板上に形成された絶縁膜の表面とを絶縁表面と称することとする。
【００２２】
結晶性シリコン膜は下地絶縁膜１０２上に非晶質シリコン膜を形成し、結晶化を助長する金属元素を前記非晶質シリコン膜中に導入し熱アニールすることによって形成される。そのため、結晶性シリコン膜には結晶化を助長した金属元素が含まれている。また、シリコン膜１０６に含まれる周期表の１５族に属する不純物元素は、熱アニールにより結晶化を助長した金属元素をゲッタリングする作用を持つ。
【００２３】
そこで、周期表の１５族に属する不純物元素を含むシリコン膜１０６を形成後に熱アニールを行うと、結晶性シリコン膜のソース領域又はドレイン領域１０３ｂに達するコンタクトホール（以下、それぞれソースコンタクト、ドレインコンタクトと示す）を通して、結晶化を助長する金属元素はシリコン膜１０６中のゲッタリング作用のあるリンにより、効果的に結晶性シリコン膜から除去される。また、周期表の１５族に属する不純物元素を含むシリコン膜１０６形成後に熱アニールを行うことにより、基板全体にシリコン膜１０６が存在するため基板全体がゲッタリングサイトとなり、ソース、ドレイン領域をゲッタリングサイトとする方法と比較してゲッタリング効率が高くなる。その後、周期表の１５族に属する不純物元素を含むシリコン膜１０６は導電膜１０８と共にソース電極またはドレイン電極１０９として機能する。
【００２４】
本構成の特徴はソースコンタクト及びドレインコンタクトに接して周期表の１５族に属する不純物元素を含有したシリコン膜を形成しこれをゲッタリングサイトとするため、従来用いられてきた酸化膜などのマスク層の形成工程やパターニング工程が不要となることにある。それにより、製造コストの低下や生産性の向上を図ることができる。
【００２５】
なお、本構成は一例であり、この構成のみに限定されるものではなく、ソースコンタクト及びドレインコンタクトを通じて周期表の１５族に属する不純物元素を含有したシリコン膜をゲッタリングサイトにし、非晶質シリコン膜の結晶化を助長した金属元素をゲッタリングするということが本発明の意図するところである。
【００２６】
【実施例】
［実施例１］
本実施例では、TFTの活性層とする結晶性シリコン膜の作製方法として特開平７−１３０６５２号公報で開示されている金属元素を用いる結晶化法を応用し、CMOS回路を形成するのに必要なnチャネル型TFT（n-ch TFT）とpチャネル型TFT（p-ch TFT）を同一基板上に作製する方法について、工程に従って図２〜図５を用いて説明する
【００２７】
図２（A）で示すように、基板２０１上に下地絶縁膜２０２ａ、２０２ｂを成膜して下地絶縁層を形成する。基板２０１にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いる。このようなガラス基板は熱処理時の温度により数ppm〜数十ppm程度収縮するため、ガラス歪み点よりも10〜20℃低い温度であらかじめ熱処理しておいても良い。また、このようなガラス基板には微量にナトリウムなどのアルカリ金属元素といった不純物元素が含まれ、このような元素が活性層内に侵入してTFTの電気的特性に影響を及ぼすことがあるため、このような元素に対するブロッキング層として下地絶縁膜２０２ａ、２０２ｂを設ける。下地絶縁膜としては、窒化シリコン膜、酸化シリコン膜が適用されるが、窒化シリコン膜は不純物元素のブロッキング効果が高いという利点があるがトラップ準位が多いという欠点があり、酸化シリコン膜はバンドギャップが広く絶縁性が高くトラップ準位が低いという利点があるが不純物元素のブロッキング性が低い。そのため、窒化シリコン膜を基板側、酸化シリコン膜を活性層側に設けることによって両者の利点を活かした下地絶縁層を形成することができる。ここでは例えば、下地絶縁膜２０２ａに窒素成分の高い酸化窒化シリコン膜を、下地絶縁膜２０２ｂに酸素成分の高い酸化窒化シリコン膜を配置する構成にする。下地絶縁膜２０２ａはSiH4、NH3、N2Oから10〜100nm（好ましくは20〜60nm）の厚さで形成し、下地絶縁膜２０２ｂはSiH4、N2Oから10〜200nm（好ましくは20〜100nm）の厚さで形成する。
【００２８】
なお、本実施例では、ガラス基板を用いているため下地絶縁膜を形成しているが、石英基板やセラミック基板もしくは金属基板を用いてもよい。なお、半導体膜に不純物元素が拡散することのない基板を用いる場合には、下地絶縁膜を形成する必要はない。
【００２９】
これらの膜は従来の平行平板型のプラズマCVD法を用いて形成する。酸化窒化シリコン膜２０２ａはSiH4を10SCCM、NH3を100SCCM、N2Oを20SCCM反応室に導入し、基板温度400℃、反応圧力0.3Torr、放電電力密度0.41W/cm2、放電周波数60MHzという条件で成膜した。この酸化窒化シリコン膜２０２ａを成膜した後、ゴミ対策など膜を安定して供給するためにチャンバーをクリーニングしてもよい。その間、酸化窒化シリコン膜２０２ａを成膜した基板はチャンバー外に出されるため、クリーンルーム環境の影響をうけ、汚染元素であるリンや炭素が２０２ａ表面に付着することがある。そこで、N2Oプラズマ処理を行い２０２ａ表面に付着したリンや炭素を効果的に除去してもよい。これにより、汚染元素の活性層への移動に伴うTFTの電気的特性の変動を低減させることができる。一方、酸化窒化シリコン膜２０２ｂはSiH4を4SCCM、N2Oを400SCCM反応室に導入し、基板温度400℃、反応圧力0.3Torr、放電電力密度0.41W/cm2、放電周波数60MHzという条件で成膜した。
【００３０】
ここで成膜した酸化窒化シリコン膜２０２ａは、密度が9.28×1022/cm3であり、フッ化水素アンモニウム（NH4HF2）を7.13％とフッ化アンモニウム（NH4F）を15.4％含む混合溶液（ステラケミファ社製、商品名LAL500）の20℃におけるエッチング速度が63nm/minと遅く、緻密で硬い膜である。このような膜を下地絶縁膜として用いることにより、アルカリ金属が活性層へ拡散するのを防ぐことができる。
【００３１】
そしてプラズマCVD法やスパッタ法など公知の方法で非晶質シリコン膜２０３ａを25〜80 nm（好ましくは30〜60nm）の厚さで成膜して、非晶質半導体層を形成する。ここでは例えば、非晶質シリコン膜を55 nmの厚さで形成した。また、下地膜２０２ｂと非晶質シリコン膜２０３ａは両者を連続して成膜しても良い。例えば前述のように酸化窒化シリコン膜２０２ａと酸化窒化シリコン膜２０２ｂをプラズマCVD法で成膜後、反応ガスをSiH4、N2OからSiH4とH2あるいはSiH4のみに切り替えれば一旦大気雰囲気に晒すことなく連続成膜できる。その結果、酸化窒化シリコン膜２０２ｂの表面汚染を防ぐことが可能となり、作製するTFTの特性ばらつきやVthの変動を低減させることができる。
【００３２】
そして金属元素による結晶化を行うため、重量換算で10 ppmの金属元素を含む水溶液をスピンコート法で塗布して金属元素を含有する層２０４を形成する。金属元素にはFe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au、Ge、Pb、Inなどを用いる。この金属元素を含有する層２０４は、スピンコート法の他にスパッタ法や真空蒸着法によって上記金属元素の層を1〜5 nmの厚さに形成しても良い。
【００３３】
そして、図２（B）に示す結晶化の工程では、まず400〜500℃で1時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を5 atomic％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中550〜600℃で1〜8時間の熱アニールを行う。以上の工程により結晶性シリコン膜２０３ｂを得ることができる。しかし、ここまでの工程で熱アニールによって作製された結晶性シリコン膜２０３ｂは、透過型電子顕微鏡などで微視的に観察すると複数の結晶粒から成り、その結晶粒の大きさとその配置は一様ではなくランダムなものである。また、ラマン分光法からスペクトルや、光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがある。
【００３４】
このような結晶性シリコン膜２０３ｂの結晶性をより高めるために、レーザーアニール法をこの段階で実施すると有効である。レーザーアニール法では結晶性シリコン膜２０３ｂを一旦溶融状態にしてから再結晶化させるため、上記目的を達成することができる。例えば、XeClエキシマレーザー（波長308 nm）を用い、光学系で線状ビームを形成して、発振周波数5〜50Hz、エネルギー密度100〜500 mJ／cm2として線状ビームのオーバーラップ割合を80〜98％として照射する。このようにして、結晶性シリコン膜２０３ｂの結晶性をより高めることができる。
【００３５】
そして、結晶性シリコン膜２０３ｂ上にフォトレジストパターンを形成し、ドライエッチングによって結晶性シリコン膜を島状に分割して島状半導体層２０５ａ、２０６を形成し活性層とする。ドライエッチングにはCF4とO2の混合ガスを用いた。その後、プラズマCVD法や減圧CVD法、またはスパッタ法により50〜130 nmの厚さの酸化シリコン膜によるマスク層２０７を形成する。ここでは、減圧CVD法によって、SiH4を40SCCM、NO2を400SCCM反応室に導入し、基板温度400℃、反応圧力2Torrという条件で130nmの厚さに形成した。
【００３６】
そしてフォトレジストマスク２０８を設け、n-ch TFTを形成する島状半導体層２０５ａにVthを制御する目的で1×1016〜5×1017 atoms／cm3程度の濃度でp型を付与する不純物元素を添加する。半導体に対してp型を付与する不純物元素には、ホウ素（B）、アルミニウム（Al）、ガリウム（Ga）など周期律表第13族の元素が知られている。ここではイオンドープ法でジボラン（B2H6）を用いホウ素（B）を添加した。ホウ素（B）添加は必ずしも必要でなく省略しても差し支えないが、ホウ素（B）を添加した半導体層２０５ｂはn-ch TFTのしきい値電圧を所定の範囲内に収めるために形成することができた。
【００３７】
n-ch TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層２０５ｂに選択的に添加する。半導体に対してn型を付与する不純物元素には、リン（P）、砒素（As）、アンチモン（Sb）など周期律表第１５族の元素が知られている。フォトレジストマスク２０９を形成し、ここではリン（P）を添加すべく、フォスフィン（PH3）を用いたイオンドープ法を適用した。形成される不純物領域２１０におけるリン（P）濃度は2×1016〜5×1019 atoms／cm3の範囲とする。本明細書中では、不純物領域２１０に含まれるn型を付与する不純物元素の濃度を（n-）と表す。
【００３８】
次に、マスク層２０７を純水で希釈したフッ酸などのエッチング液により除去する。そして、図３（B）と図３（C）で島状半導体層２０５ｂに添加した不純物元素を活性化させる工程を行う。活性化は窒素雰囲気中500〜600℃で1〜4時間の熱アニールや、レーザーアニールなどの方法により行うことができる。また、両方の方法を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、KrFエキシマレーザー光（波長248 nm）を用い、線状ビームを形成して、発振周波数5〜50 Hz、エネルギー密度100〜500 mJ／cm2として線状ビームのオーバーラップ割合を80〜98％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００３９】
次に、ゲート絶縁膜２１１をプラズマCVD法により40〜150 nmの厚さでシリコンを含む絶縁膜で形成する。まず、ゲート絶縁膜の成膜に先立って、プラズマクリーニング処理を行う。プラズマクリーニング処理は、H2を200 SCCM導入し、反応圧力0.15 Torr、放電電力密度0.2 W／cm2、放電周波数60 MHzという条件でプラズマを生成して2分間処理する。あるいは、H2を100 SCCM、酸素を100 SCCM導入し、反応圧力0.3 Torrで同様にプラズマを生成して処理してもよい。基板温度は300〜450℃好ましくは400℃とする。これにより、島状半導体層２０５ｂ、２０６の表面に吸着しているボロンやリン、及び有機物などの汚染物質を取り除くことができる。また、酸素やN2Oを同時に導入することにより、被堆積表面の最表面およびその近傍が酸化され、ゲート絶縁膜との界面準位密度を低減させるなどの好ましい作用がある。ゲート絶縁膜２１１の成膜はこのプラズマクリーニング処理と連続して、前述の酸化窒化シリコン膜２０２ｂと同様に、SiH4を4SCCM、N2Oを400SCCM反応室に導入し、基板温度400℃、反応圧力0.3Torr、放電電力密度0.41W/cm2、放電周波数60MHzという条件で成膜した。
【００４０】
ゲート絶縁膜２１１上には、ゲート電極を形成するために導電層を成膜する。この導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造とすることもできる。本実施例では、導電性の窒化物金属膜から成る導電層（A）２１２と金属膜から成る導電層（B）２１３とを積層させた。導電層（B）２１３はタンタル（Ta）、チタン（Ti）、モリブデン（Mo）、タングステン（W）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはMo−W合金膜、Mo−Ta合金膜）で形成すれば良く、導電層（A）２１２は窒化タンタル（TaN）、窒化タングステン（WN）、窒化チタン（TiN）膜、窒化モリブデン（MoN）などで形成する。また、導電層（A）２１２はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（B）２１３は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては30 ppm以下とすると良かった。例えば、タングステン（W）は酸素濃度を30 ppm以下とすることで20μΩcm以下の比抵抗値を実現することができた。
【００４１】
導電層（A）２１２は10〜50 nm（好ましくは20〜30 nm）とし、導電層（B）２１３は200〜400 nm（好ましくは250〜350 nm）とすれば良い。本実施例では、導電層（A）２１２に30 nmの厚さのTaN膜を、導電層（B）２１３には350 nmのTa膜を用い、いずれもスパッタ法で形成した。TaN膜はTaをターゲットとしてスパッタガスにArと窒素との混合ガスを用いて成膜した。TaはスパッタガスにArを用いた。また、これらのスパッタガス中に適量のXeやKrを加えておくと、膜の内部応力を緩和して膜の剥離を防止することができる。α相のTa膜の抵抗率は20μΩcm程度でありゲート電極に使用するのに適しているが、β相のTa膜の抵抗率は180μΩcm程度でありゲート電極とするには不向きであった。TaN膜はα相に近い結晶構造を持つので、この上にTa膜を形成すればα相のTa膜が容易に得ることができる。尚、図示しないが、導電層（A）２１２の下に2〜20 nm程度の厚さでリン（P）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（A）または導電層（B）が微量に含有するアルカリ金属元素がゲート絶縁膜２１１に拡散するのを防ぐことができる。いずれにしても、導電層（B）は抵抗率を10〜500μΩcmの範囲ですることが好ましい。
【００４２】
次に、フォトレジストマスク２１４を形成し、導電層（A）２１２と導電層（B）２１３とを一括でエッチングしてゲート電極２１５、２１６を形成する。例えば、ドライエッチング法によりCF4とO2の混合ガス、またはCl2を用いて1〜20 Paの反応圧力で行うことができる。ゲート電極２１５、２１６は、導電層（A）から成る２１５ａ、２１６ａと、導電層（B）から成る２１５ｂ、２１６ｂとが一体として形成されている。この時、n-ch TFTのゲート電極２１６は不純物領域２１０の一部と、ゲート絶縁膜２１１を介して重なるように形成する。また、ゲート電極は導電層（B）のみで形成することも可能である（図３（Ｄ））。
【００４３】
次いで、p-ch TFTのソース領域およびドレイン領域とする不純物領域２１８を形成する。ここでは、ゲート電極２１５をマスクとしてp型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する（図４（Ａ））。このとき、n-ch TFTを形成する島状半導体層はフォトレジストマスク２１７で被覆しておく。そして、不純物領域２１８はジボラン（B2H6）を用いたイオンドープ法で形成する。この領域のボロン（B）濃度は3×1020〜3×1021 atoms／cm3となるようにする。本明細書中では、ここで形成された不純物領域２１８に含まれるp型を付与する不純物元素の濃度を（p+）と表す。
【００４４】
次に、n-ch TFTのソース領域またはドレイン領域を形成する不純物領域２１９の形成を行った。ここでは、フォスフィン（PH3）を用いたイオンドープ法で行い、この領域のリン（P）濃度を1×1020〜1×1021 atoms／cm3とした。本明細書中では、ここで形成された不純物領域２１９に含まれるn型を付与する不純物元素の濃度を（n+）と表す。不純物領域２１８にも同時にリン（P）が添加されるが、既に前の工程で添加されたボロン（B）濃度と比較して不純物領域２１８に添加されたリン（P）濃度はその1／2〜1／3程度なのでp型の導電性が確保され、TFTの特性に何ら影響を与えることはなかった（図４（Ｂ））。
【００４５】
その後、酸化窒化シリコン膜を成膜して層間絶縁層２２０を形成する（図４（Ｃ））。つまり、SiH4を27 SCCM、N2Oを900 SCCM反応室に導入し、基板温度を400℃、反応圧力1.2 Torr、放電電力密度0.14 W／cm2、放電周波数13.56 MHzで、500〜1500nm（好ましくは600〜800 nm）の厚さで形成する。
【００４６】
そして、層間絶縁層２２０にTFTのソース領域またはドレイン領域に達するコンタクトホールを形成し、周期表の１５族に属する不純物元素を含有したシリコン膜を成膜する。ここでは、周期表の１５族に属する不純物元素としてリンを選択し、リンを1×1019 atoms／cm3以上含んだシリコン膜を成膜して、ゲッタリング層２２１を形成する。形成法には、プラズマCVD法、減圧CVD法、スパッタ法のいずれを用いても良いし、非晶質シリコン膜、微結晶シリコン膜、結晶性シリコン膜のいずれでもよい。また、p-ch TFTでは半導体層とのコンタクト部で半導体層の不純物領域とゲッタリング層２２１が接することによりpn接合が形成される。しかし、コンタクト部での半導体層の不純物領域の不純物濃度が高いことから、ゲッタリング層２２１に含有させるリン濃度を高めることによりトンネル接合となり低いコンタクト抵抗が得られる。そのため、コンタクト部で支障が生じるということはない（図４（Ｄ））。
【００４７】
その後、熱活性化を行う。熱活性化条件は、400〜800℃（好ましくは500〜600℃）で行う。この熱活性化により、ゲッタリング層２２１がソースコンタクト及びドレインコンタクトを通じてゲッタリングサイトとして機能し、半導体層２０５、２０６に残留する結晶化を助長した金属元素をゲッタリングし半導体層中の金属元素濃度を検出限界以下あるいはTFTの電気的特性に影響を及ぼさない程度に低減することができる。このゲッタリング層２２１は基板表面全体に存在するため、基板表面全体がゲッタリングサイトとして機能し、高いゲッタリング効率を得ることができる。また、この熱活性化工程は、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する役割も担う。熱活性化工程は具体的にはファーネスアニール炉を用いれば良い。
【００４８】
活性化の工程の後、さらに、3〜100％の水素を含む雰囲気中で、300〜500℃で1〜12時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００４９】
その後、図５の（A）にあるように第２の導電層２２２を形成する。この第２の導電層は、ヒロックや酸化防止などのために積層膜としても良い。そして、図５の(B)のように、第２の導電層２２２をソース配線２２３、２２６、ドレイン配線２２４、２２５の一部として機能させるためにパターニングした後、これをマスクとしてセルフアラインでゲッタリング層２２１をエッチングし、第２の導電層２２２と共にゲッタリング層２２１もソース配線２２３、２２６、ドレイン配線２２４、２２５の一部として機能させる。
【００５０】
次に、パッシベーション膜２２７として、窒化シリコン膜または酸化窒化シリコン膜を50〜500 nm（代表的には100〜300 nm）の厚さで形成する。この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られる。例えば、3〜100％の水素を含む雰囲気中で、300〜500℃で1〜12時間の熱アニールを行うと良い。
【００５１】
こうして基板２０１上に、n-ch TFT２３６とp-ch TFT２３５とを完成させることができた。p-ch TFT２３５には、島状半導体層２０６にチャネル形成領域２２９、ソース領域２２８、ドレイン領域２３０を有している。n-ch TFT２３６には、島状半導体層２０５にチャネル形成領域２３３、ゲート電極２１６と重なるLDD領域２３２（以降、このようなLDD領域をLovと記す）、ソース領域２３４、ドレイン領域２３１を有している。このLov領域のチャネル長方向の長さは、チャネル長3〜8μmに対して、0.5〜3.0μm（好ましくは1.0〜1.5μm）とした。本実施例ではそれぞれのTFTをシングルゲート構造としたが、ダブルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００５２】
上記の工程を経て、CMOS回路を形成するのに必要なn-ch TFTとp-ch TFTを同一基板上に作製することができる。
【００５３】
［実施例２］
逆スタガー構造のTFTを作製する際に本発明のゲッタリング法を適用した実施例について図６〜図９を用いて説明する。
【００５４】
まず、基板３０１としてガラス基板、例えばコーニング社の＃1737基板を用意した。そして、基板３０１上にゲート電極３０２を形成した。ここでは、スパッタ法を用いて、タンタル（Ta）膜を200 nmの厚さに形成した。また、ゲート電極３０２を、窒化タンタル（TaN）膜（膜厚50 nm）とTa膜（膜厚250 nm）の2層構造としても良い。Ta膜はスパッタ法でArガスを用い、Taをターゲットとして形成するが、ArガスにXeガスを加えた混合ガスでスパッタすると内部応力の絶対値を2×108 Pa以下にすることができる（図６（A））。
【００５５】
そして、ゲート絶縁膜３０３、非晶質半導体層として非晶質シリコン膜３０４を順次大気開放しないで連続形成した。ゲート絶縁膜３０３は、プラズマCVD法を用い窒素リッチな酸化窒化シリコン膜３０３ａを25 nmの厚さに形成し、その上に３０３ａよりも酸素リッチな酸化窒化シリコン膜３０３ｂを125 nmの厚さに形成する。また、非晶質シリコン膜３０４もプラズマCVD法を用い、20〜100 nm、好ましくは40〜75 nmの厚さで形成した。そして、実施例１で説明した結晶化と同様にして結晶化を助長する金属元素を用いることによって行う。まず、スピンコート法、スパッタ法や真空蒸着法などにより金属元素を含有する層３０５を形成する（図６（B））。
【００５６】
その後、ファーネスアニール炉を用い450〜550℃で1時間の熱アニールを行うことによって、非晶質シリコン膜３０４から水素を放出させ、残存する水素量を5 atomic％以下とさせる。そして、ファーネスアニール炉を用い、窒素雰囲気中550〜600℃で1〜8時間の熱アニールを行い、結晶性シリコン膜３０６を得ることができる（図６（C））。ここで、実施例１と同様、局所的に残存している非晶質領域を低減させるためレーザーアニール法を行うと有効に作用し結晶性を高めることができる。
【００５７】
次に、こうして形成された結晶性シリコン膜３０６に密接してチャネル保護絶縁膜とするための酸化窒化シリコン膜３０７を200 nm形成した。その後、裏面からの露光を用いたパターニング法により、酸化窒化シリコン３０７に接したレジストマスク３０８を形成する。ここでは、ゲート電極３０２がマスクとなり、自己整合的にレジストマスク３０８を形成することができる。これは図示したようにレジストマスクの大きさは、光の回り込みによって、わずかにゲート電極の幅より小さくなった（図６（D））。
【００５８】
このレジストマスク３０８を用いて酸化窒化シリコン膜３０７をエッチングして、チャネル保護絶縁膜３０９を形成した後、レジストマスク３０８は除去した。この工程により、チャネル保護絶縁膜３０９と接する領域以外の結晶性シリコン膜３０６の表面を露呈させた。このチャネル保護絶縁膜３０９は、後の不純物添加の工程でチャネル領域に不純物が添加されることを防ぐ役目を果すと共に、結晶性シリコン膜の界面準位密度を低減する効果があった（図７（A））。
【００５９】
次いで、フォトマスクを用いたパターニングによって、n-ch TFTの一部とp-ch TFTの領域を覆うレジストマスク３１０を形成し、結晶性シリコン膜３０６の表面が露呈している領域にn型を付与する不純物元素を添加する工程を行った。そして、n+領域３１１ａを形成した。ここではイオンドープ法でフォスフィン（PH3）を用い、ドーズ量5×1014 atoms／cm2、加速電圧10 kVとしてリン（P）を添加した。また、上記レジストマスク３１０のパターンは実施者が適宣設定することによりn+領域の幅が決定され、所望の幅を有するn-型領域、およびチャネル形成領域を形成することを可能としている（図７（B））。
【００６０】
レジストマスク３１０を除去した後、保護絶縁膜３１２を形成した。この膜も酸化窒化シリコン膜３０７と同様な条件で50 nmの厚さに形成した（図７（C））。次いで、保護絶縁膜３１２が表面に設けられた結晶性シリコン膜にn型を付与する不純物元素を添加する工程を行い、n-型領域３１３を形成した。但し、保護絶縁膜３１２を介してその下の結晶性シリコン膜に不純物を添加するために、保護絶縁膜３１２の厚さを考慮に入れ、適宣条件を設定する必要があった。ここでは、ドーズ量3×1013 atoms／cm2、加速電圧60 kVとした。こうして形成されるn-領域３１３はLDD領域として機能させる（図７（D））。
【００６１】
次いで、n-ch TFTを覆うレジストマスク３１５を形成し、p-ch TFTが形成される領域にp型を付与する不純物元素を添加する工程を行った。ここでは、イオンドープ法でジボラン（B2H6）を用い、ボロン（B）を添加した。ドーズ量は4×1015 atoms／cm2、加速電圧30 kVとしてp+領域を形成した（図８（A））。その後、チャネル保護絶縁膜３０９と保護絶縁膜３１２をそのまま残し、公知のパターニング技術により結晶性シリコン膜を所望の形状にエッチングした（図８（B））。
【００６２】
以上の工程を経て、n-ch TFTのソース領域３１６、ドレイン領域３１７、LDD領域３１８、３１９、チャネル形成領域３２０が形成され、p-ch TFTのソース領域３２２、ドレイン領域３２３、チャネル形成領域３２１が形成された。次いで、n-ch TFTおよびp-ch TFTを覆って第１の層間絶縁膜３２５を100〜500 nmの厚さで形成した。（図８（C））。そして、さらに第２の層間絶縁膜３２６も100〜500 nmの厚さに形成した（図８（D））。
【００６３】
第１の層間絶縁膜３２５と第２の層間絶縁膜３２６はその後、所定のレジストマスクを形成して、エッチング処理によりそれぞれのTFTのソース領域と、ドレイン領域に達するコンタクトホールを形成した。そして、実施例１と同様、周期表の１５族に属する不純物元素としてリンを選択し、リンを1×1019 atoms／cm3以上含んだシリコン膜を成膜し、ゲッタリング層３２７を形成する。形成法には、プラズマCVD法、減圧CVD法、スパッタ法のいずれを用いても良いし、非晶質シリコン膜、微結晶シリコン膜、結晶性シリコン膜のいずれでも良い。その後、実施例１と同様に熱活性化を行い結晶性シリコン膜３０６中に残存する金属元素を高効率でゲッタリングする。熱活性化条件は、400〜800℃（好ましくは500〜600℃）で行う。また、この熱活性化工程は、それぞれの濃度で添加されたn型またはp型を付与する不純物元素を活性化する役割を担い、ゲッタリング層３２７を非晶質シリコン膜、微結晶シリコン膜として形成していた場合、ゲッタリング層３２７は結晶性シリコン膜となる。活性化の工程の後、さらに、3〜100％の水素を含む雰囲気中で、300〜500℃で1〜12時間の熱処理を行い、島状半導体層を水素化する工程を半導体層のダングリングボンドを終端するために加えても良い。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い（図９（A））。
【００６４】
その後、第２の導電層を形成する。この第２の導電層はヒロックや酸化防止などのために積層膜として用いても良い。そして、第２の導電層をソース配線３２８、３３０、ドレイン配線３２９の一部として機能させるためにパターニングした後、これをマスクとしてセルフアラインでゲッタリング層３２７をエッチングし、第２の導電層と共にゲッタリング層３２７もソース配線３２８、３３０、ドレイン配線３２９の一部として機能させる（図９（B））。
【００６５】
さらに、パッシベーション膜３３１を形成する工程を行った。パッシベーション膜はプラズマCVD法でSiH4、N2O、NH3から形成される酸化窒化シリコン膜、またはSiH4、N2、NH3から作製される窒化シリコン膜で形成する。まず、膜の形成に先立ってN2O、N2、NH3等を導入してプラズマ水素化処理を実施した。ここでプラズマ化されることにより気相中で生成された水素は第２の層間絶縁膜中にも供給され、基板を200〜500℃に加熱しておけば、水素を第１の層間絶縁膜やさらにその下層側にも拡散させることができ、２回目の水素化の工程とすることができた。パッシベーション膜の作製条件は特に限定されるものではないが、緻密な膜とすることが望ましい。最後に３回目の水素化の工程を水素または窒素を含む雰囲気中で300〜550℃の熱アニールを1〜12時間行った。このとき水素は、パッシベーション膜３３１から第２の層間絶縁膜３２６へ、第２の層間絶縁膜３２６から第１の層間絶縁膜３２５へ、そして第１の層間絶縁膜３２５から結晶性シリコン膜へと水素が拡散して結晶性シリコン膜の水素化を効果的に実現させることができる。水素は膜中から気相中へも放出されるが、パッシベーション膜を緻密な膜で形成しておけばある程度それを防止できたし、雰囲気中に水素を供給しておけばそれを補うこともできた。
【００６６】
以上の工程により、p-ch TFTとn-ch TFTを同一基板上に逆スタガー型の構造で形成することができる。
【００６７】
［実施例３］
画素部の画素TFTと画素部の周辺に設けられる駆動回路のTFTを同一基板上に作製する方法について図１０〜１４を用いて説明する。但し、説明の簡略化のため駆動回路においてはシフトレジスタ回路、バッファ回路などの基本回路であるCMOS回路とサンプリング回路を形成するn-ch TFTとを図示することにする。
【００６８】
図１０（A）に示すように、４０１の絶縁性基板上に下地絶縁膜を形成する。４０１には、例えばコーニング社の１７３７ガラス基板を用いる。このガラス基板上には、基板からの不純物拡散防止のために、SiH4、N2O、NH3から作製される酸化窒化シリコン膜４０２ａを50nm、SiH4、N2Oから形成される酸化窒化シリコン膜４０２ｂを100 nm成膜して下地絶縁膜４０２を形成した。
【００６９】
次に、25〜80 nm（好ましくは30〜60 nm）の厚さで非晶質半導体層として非晶質シリコン膜４０３ａを、プラズマCVD法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマCVD法で非晶質シリコン膜を55 nmの厚さに形成した。また、下地膜４０２と非晶質シリコン膜４０３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜４０２を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するTFTの特性バラツキやVthの変動を低減させることができる。
【００７０】
そして、実施例１と同様、金属元素を用いて結晶化するため、重量換算で10 ppmの金属元素を含む水溶液をスピンコート法で塗布して金属元素を含有する層（特に図示していない）を非晶質シリコン膜４０３ａ上に形成した。金属元素にはFe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Au、Ge、Pb、Inなどを用いる。結晶化の工程では、まず400〜500℃で1時間程度の熱アニールを行い、非晶質シリコン膜の含有水素量を5 atomic％以下にする。これにより、膜表面の荒れを防ぐことができる。プラズマCVD法にて非晶質シリコン膜を形成する場合、反応ガスにSiH4とArを用いて成膜時の基板温度を300〜400℃にして形成すると、非晶質シリコン膜の含有水素濃度を5atomic%以下にすることもできるため、このような場合には脱水素処理は不要となる。そして、ファーネスアニール炉を用い、窒素雰囲気中550〜600℃で1〜8時間の熱アニールを行う以上の工程までで結晶性シリコン膜を得ることができる。この状態で表面に残存する金属元素の濃度は3×1010〜2×1011 atoms／cm2であった。その後、結晶化率を高めるためにレーザーアニール法を併用しても良い。こうして、結晶性シリコン膜からなる結晶性半導体層４０３ｂを形成した。（図１０（B））。
【００７１】
こうして形成された結晶性シリコン膜を島状にパターニングし、ドライエッチングによりCMOS回路のp-ch TFTの活性層４０４、n-ch TFTの活性層４０５、サンプリング回路を形成するn-ch TFTの活性層４０６、画素部TFTの活性層４０７を形成した。その後、プラズマCVD法や減圧CVD法、またはスパッタ法により50〜100 nmの厚さの酸化シリコン膜によるマスク層４０８を形成する。例えば、減圧CVD法でSiH4とO2との混合ガスを用い、266 Paにおいて400℃に加熱して酸化シリコン膜を形成する（図１０（C））。
【００７２】
そしてチャネルドープ工程を行う。まず、フォトレジストマスク４０９を設け、n-ch TFTを形成する島状半導体層４０５〜４０７の全面にVthを制御する目的で1×1016〜5×1017atoms／cm3程度の濃度でp型を付与する不純物元素としてボロン（B）を添加した。ボロン（B）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（B）添加は必ずしも必要でないが、ボロン（B）を添加した半導体層４１０〜４１２はn-ch TFTのVthを所定の範囲内に収めるために形成することが好ましかった。（図１０（D））。
【００７３】
駆動回路のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物元素を島状半導体層４１０、４１１に選択的に添加する。そのため、あらかじめフォトレジストマスク４１３〜４１６を形成した。ここではリン（P）を添加すべく、フォスフィン（PH3）を用いたイオンドープ法を適用した。形成されたn-不純物領域４１７、４１８のリン（P）濃度は1×1017〜5×1018 atoms／cm3とする。また、不純物領域４１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（P）を添加した。（図１１（A））
【００７４】
次に、マスク層４０８をフッ酸などにより除去して、図１０（D）と図１１（A）の工程で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中500〜600℃で1〜4時間の熱アニールや、レーザーアニールの方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、KrFエキシマレーザー光（波長248 nm）を用い、線状ビームを形成して、発振周波数5〜50 Hz、エネルギー密度100〜500 mJ／cm2として線状ビームのオーバーラップ割合を80〜98％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００７５】
そして、ゲート絶縁膜４２０をプラズマCVD法で50〜150 nmの厚さで形成する。ゲート絶縁膜の成膜前に例えば水素などを用いてプラズマクリーニングを行うとゲート絶縁膜４２０と島状半導体層４０４、４１０〜４１２との界面が清浄に保たれ、TFTの電気的特性に影響を及ぼす界面準位密度を低減させることができる。酸素やN2Oを加えても島状半導体層４０４、４１０〜４１２の最表面やその近傍を酸化させることによって界面準位密度をより低減させることができる。そして、プラズマクリーニングと連続してゲート絶縁膜４２０を成膜する（図１１（B））。
【００７６】
次に、ゲート電極を形成するために第１の導電層を成膜する。本実施例では導電性の窒化物金属膜から成る導電層（A）４２１と金属膜から成る導電層（B）４２２とを積層させた。ここでは、Taをターゲットとしたスパッタ法で導電層（B）４２２をタンタル（Ta）で250 nmの厚さに形成し、導電層（A）４２１は窒化タンタル（TaN）で50 nmの厚さに形成した（図１１（C））。
【００７７】
次に、フォトレジストマスク４２３〜４２７を形成し、導電層（A）４２１と導電層（B）４２２とを一括でエッチングしてゲート電極４２８〜４３１と容量配線４３２を形成する。ゲート電極４２８〜４３１と容量配線４３２は、導電層（A）から成る４２８ａ〜４３２ａと、導電層（B）から成る４２８ｂ〜４３２ｂとが一体として形成されている。この時、駆動回路に形成するゲート電極４２９、４３０は不純物領域４１７、４１８の一部と、ゲート絶縁膜４２０を介して重なるように形成する（図１１（D））。
【００７８】
次いで、駆動回路のpチャネル型TFTのソース領域およびドレイン領域を形成するために、p型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極４２８をマスクとして、自己整合的に不純物領域を形成する。nチャネル型TFTが形成される領域はフォトレジストマスク４３３で被覆しておく。そして、ジボラン（B2H6）を用いたイオンドープ法でp+不純物領域４３４を1×1021 atoms／cm3の濃度で形成した（図１２（A））。
【００７９】
次に、nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク４３５〜４３７を形成し、n型を付与する不純物元素を添加して不純物領域４３８〜４４１を形成した。これは、フォスフィン（PH3）を用いたイオンドープ法で行い、n+不純物領域４３８〜４４１の（P）濃度を5×1020 atoms／cm3とした（図１２（B））。
【００８０】
そして、画素部のnチャネル型TFTのLDD領域を形成するために、n型を付与する不純物添加の工程を行った。ここではゲート電極４３１をマスクとして自己整合的にn型を付与する不純物元素をイオンドープ法で添加した。添加するリン（P）の濃度は5×1016 atoms／cm3とし、図１１（A）および図１２（A）と図１２（B）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的にはn--不純物領域４４３、４４４のみが形成される。また、不純物領域４４２にはすでに前工程で添加されたボロン（B）が含まれているが、それに比してかなりの低濃度でリン（P）が添加されるので、添加されたPの影響は考えなくて良く、TFTの特性に何ら影響を与えることはなかった（図１２（C））。
【００８１】
次に、ゲート配線とする第２の導電層を形成する。この第２の導電層は低抵抗材料であるアルミニウム（Al）や銅（Cu）を主成分とする導電層（D）で形成する。いずれにしても、第２の導電層の抵抗率は0.1〜10μΩcm程度とする。さらに、チタン（Ti）やタンタル（Ta）、タングステン（W）、モリブデン（Mo）から成る導電層（E）を積層形成すると良い。本実施例では、チタン（Ti）を0.1〜2重量％含むアルミニウム（Al）膜を導電層（D）４４５とし、チタン（Ti）膜を導電層（E）４４６として形成した。導電層（D）４４５は200〜400 nm（好ましくは250〜350 nm）とすれば良く、導電層（E）４４６は50〜200 nm（好ましくは100〜150 nm）で形成すれば良い（図１２（D））。
【００８２】
そして、ゲート電極に接続するゲート配線を形成するために導電層（E）４４６と導電層（D）４４５とをエッチング処理して、ゲート配線４４７、４４８と容量配線４４９を形成した。エッチング処理は最初にSiCl4とCl2とBCl3との混合ガスを用いたドライエッチング法で導電層（E）の表面から導電層（D）の途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層（D）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた（図１３（A））。
【００８３】
第１の層間絶縁膜４５０は酸化窒化シリコン膜を500〜1500 nmの厚さで形成した。その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、実施例１、２と同様、リンを1×1019 atoms／cm3以上含むシリコン膜を成膜して、ゲッタリング層４５１を形成した。形成法には、プラズマCVD法、減圧CVD法、スパッタ法のいずれを用いても良いし、非晶質シリコン膜、微結晶シリコン膜、結晶性シリコン膜のいずれでも良い。その後、熱活性化を行い、ソースコンタクト及びドレインコンタクトを通じて島状半導体層  ４０４、４１０〜４１２中に残存する金属元素をゲッタリングする。熱活性化条件は、400〜800℃（好ましくは500〜600℃）で行う。この熱活性化工程により、同時にｎ型またはｐ型を付与する不純物元素を活性化することができる。そして次に島状半導体層  ４０４、４１０〜４１２中のダングリングボンドを終端させる水素化工程を加えても良い（図１３（B））。
【００８４】
その後、ソース、ドレイン配線の一部を担う第３の導電層を形成する。この第３の導電層はヒロックや酸化防止のために積層膜としても良い。この導電層をソース配線４５２〜４５５、ドレイン配線４５６〜４５９の一部として機能させるためにパターニングした後、これをマスクとしてセルフアラインでゲッタリング層４５１をエッチングし、第３の導電層と共にゲッタリング層４５１もソース配線４５２〜４５５、ドレイン配線４５６〜４５９の一部として機能させる。
【００８５】
次に、パッシベーション膜４６０として、窒化シリコン膜、酸化シリコン膜、または酸化窒化シリコン膜を50〜500 nm代表的には100〜300 nm）の厚さで形成する。いずれにしてもパッシベーション膜は緻密な膜となるように形成して外部からの水分を遮断し、また、この後行う２回目の水素化の工程においてキャップ層としての機能を付加させておく。例えば、パッシベーション膜４６０を緻密な窒化シリコン膜で200 nmの厚さに形成し、この状態で水素化処理を行うとTFTの特性向上に対して好ましい結果が得られる。これは、3〜100％の水素を含む雰囲気中、或いは窒素雰囲気中で、300〜500℃で1〜12時間の熱処理を行うと良い。勿論、水素化処理はこのような方法の他に、前述の窒化シリコン膜を成膜する前に行うあるいはプラズマ水素化法を用いても同様の効果が得られる。さらに、このプラズマ水素化と、上述の水素化を併用しても良い。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜４６０に開口部を形成しておいても良い。（図１３（C））
【００８６】
その後、有機樹脂からなる第２の層間絶縁膜４６１を1.0〜1.5μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、BCB（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、300℃で焼成して形成した。そして、第２の層間絶縁膜４６１にドレイン配線４５９に達するコンタクトホールを形成し、画素電極４６２、４６３を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム、スズ（ITO）膜を100 nmの厚さにスパッタ法で形成した。（図１４）
【００８７】
以上のような工程を経て、ここでは画素部の画素TFTと、画素部の周辺に設けられる駆動回路のTFTを同一基板上に作製することができる。
【００８８】
駆動回路のCMOS回路のpチャネル型TFT５０１には、島状半導体層４０４にチャネル形成領域５０６、ソース領域５０７、ドレイン領域５０８を有している。同じくCMOS回路のnチャネル型TFT５０２には、島状半導体層４１０にチャネル形成領域５０９、ゲート電極４２９と重なるLDD領域（Lov）５１０、ソース領域５１１、ドレイン領域５１２を有している。このLov領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.0〜1.5μmとした。サンプリング回路のnチャネル型TFT５０３には、島状半導体層４１１にチャネル形成領域５１３、Lov領域とLoff領域（ゲート電極と重ならないLDD領域であり、以降Loff領域と記す）５１４、５１５、ソース領域またはドレイン領域５１６、５１７とが形成され、このLoff領域のチャネル長方向の長さは0.3〜2.0μm、好ましくは0.5〜1.5μmである。画素TFT５０４には、島状半導体層４１２にチャネル形成領域５１８、５１９、Loff領域５２０〜５２３、ソースまたはドレイン領域５２４〜５２６を有している。Loff領域のチャネル長方向の長さは0.5〜3.0μm、好ましくは1.5〜2.5μmである。さらに、容量配線４３２、４４９と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素TFT５０４のドレイン領域５２６に接続し、n型を付与する不純物元素が添加された半導体層５２７とから保持容量５０５が形成されている。図１４では画素TFT５０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００８９】
［実施例４］
実施例１〜３で用いた非晶質シリコン膜の結晶化を助長する金属元素の別な添加方法について図１５を用いて説明する。
【００９０】
まず、図１５（A）にあるように、実施例１〜３と同様に基板６０１上に下地絶縁膜６０２、非晶質シリコン膜６０３を形成する。次に、酸化シリコン膜から成るマスク絶縁膜６０４を形成し、金属元素を選択的に添加するための開口部６０５を形成する。
【００９１】
この状態で酸素雰囲気中でUV光を照射して非晶質シリコン膜６０３上に薄い酸化膜を形成する。次にNiを100ppm含有したニッケル酢酸溶液をスピンコート法により塗布し、開口部６０５で露出した非晶質シリコン膜６０３の表面にごく薄いNi含有層６０６を形成することができる（図１５（A））。
【００９２】
そして、窒素雰囲気中で600℃、8hrsの熱アニールを行い、非晶質シリコン膜６０３を結晶化する。結晶化はNiが選択的に添加されるマスク絶縁膜６０４の開口部６０５から開始し、Niが添加されたこの領域から膜面と平行な方向（横方向）に進行する。これによって結晶化した領域を横成長領域という。非晶質シリコン膜６０３には、Ni添加領域６０７、横成長領域（結晶性シリコン膜）６０８、横成長が及ばなかった領域（非晶質シリコン膜）６０９が存在する。TFTの活性層とする場合、横成長領域６０８の部分を島状にパターニングして残すことにより適用する。
【００９３】
以上のようにして結晶性シリコン膜を得た。その後は、実施例１〜３と同様にしてTFTに適用することができる。
【００９４】
［実施例５］
実施例３で作製したような基板をアクティブマトリクス基板というが、本実施例では、このアクティブマトリクス基板からアクティブマトリクス型液晶表示装置を作製する工程及びその回路配置の例について図１６、１７を用いて説明する。アクティブマトリクス基板の作製方法については既に実施例３で説明したため、ここでは省略する。
【００９５】
図１６に示したように、図１４の状態のアクティブマトリクス基板に対し、配向膜７０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板７０２には、遮光膜７０３、透明導電膜７０４および配向膜７０５を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素部と、CMOS回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料７０６を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図１６に示すアクティブマトリクス型液晶表示装置が完成する。
【００９６】
図１７に、図１６で示したようなアクティブマトリクス基板の回路配置について簡略化して示した。８０１は画素部を示し、ゲート配線８０６とソース配線８０７がマトリクス状に交差している。その周辺の８０２、８０３はそれぞれ走査信号駆動回路、画像信号駆動回路を示している。
【００９７】
ここで示した回路配置は一例であり、これに限定するものではなく、実施者が適宣設定すれば良い。
【００９８】
［実施例６］
本発明を実施して作製されたアクティブマトリクス基板は様々な電気光学装置、例えば、有機EL表示装置（電界を加えることで発光が得られる有機化合物を含む膜を含む発光装置）、液晶表示装置にも適用可能である。そして、そのような電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピューター、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステムなどが上げられる。それらの一例を図１８〜２０に示す。
【００９９】
図１８（A）はパーソナルコンピューターであり、マイクロプロセッサやメモリーなどを備えた本体１００１、画像入力部１００２、表示装置１００３、キーボード１００４で構成される。本発明の液晶表示装置や有機EL表示装置は表示装置１００３に適用できる。
【０１００】
図１８（B）はビデオカメラであり、本体１１０１、表示装置１１０２、音声入力部１１０３、操作スイッチ１１０４、バッテリー１１０５、受像部１１０６で構成される。本発明液晶表示装置や有機EL表示装置は表示装置１１０２に適用することができる。
【０１０１】
図１８（C）は携帯情報端末であり、本体１２０１、画像入力部１２０２、受像部１２０３、操作スイッチ１２０４、表示装置１２０５で構成される。本発明液晶表示装置や有機EL表示装置は表示装置１２０５に適用することができる。
【０１０２】
図１８（D）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体１３０１、表示装置１３０２、スピーカー部１３０３、記録媒体１３０４、操作スイッチ１３０５で構成される。尚、記録媒体にはDVD（Digital  Versatile  Disc）やコンパクトディスク（CD）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明液晶表示装置や有機EL表示装置は表示装置１３０２に好適に利用することができる。
【０１０３】
図１９（A）はデジタルカメラであり、本体１４０１、表示装置１４０２、接眼部１４０３、操作スイッチ１４０４、受像部（図示しない）で構成される。本発明液晶表示装置や有機EL表示装置は表示装置１４０２に適用することができる。
【０１０４】
図１９（B）は携帯電話であり、本体１５０１、音声出力部１５０２、音声入力部１５０３、表示部１５０４、操作スイッチ１５０５、アンテナ１５０６等を含む。本願発明を音声出力部１５０２、音声入力部１５０３、表示部１５０４やその他の信号制御回路に適用することができる。
【０１０５】
図１９（C）はディスプレイであり、本体１６０１、支持台１６０２、表示部１６０３等を含む。本発明は表示部１６０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角10インチ以上（特に30インチ以上）のディスプレイには有利である。
【０１０６】
図２０（A）はフロント型プロジェクターであり、光源光学系および表示装置２００１、スクリーン２００２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。図２０（B）はリア型プロジェクターであり、本体２１０１、光源光学系および表示装置２１０２、ミラー２１０３、スクリーン２１０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１０７】
なお、図２０（C）に、図２０（A）および図２０（B）における光源光学系および表示装置２００１、２１０２の構造の一例を示す。光源光学系および表示装置２００１、２１０２は光源光学系２２０１、ミラー２２０２、２２０４〜２２０６、ダイクロイックミラー２２０３、ビームスプリッター２２０７、液晶表示装置２２０８、位相差板２２０９、投射光学系２２１０で構成される。投射光学系２２１０は複数の光学レンズで構成される。図２０（C）では液晶表示装置２２０８を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図２０（C）中、矢印で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、IRフィルムなどを設けても良い。また、図２０（D）は図２０（C）における光源光学系２２０１の構造の一例を示した図である。本実施例では、光源光学系２２０１はリフレクター２３０１、光源２３０２、レンズアレイ２３０３、２３０４、偏光変換素子２３０５、集光レンズ２３０６で構成される。尚、図２０（D）に示した光源光学系は一例であって図示した構成に限定されるものではない。
【０１０８】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などに適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態１〜３の結晶化技術を用い、実施例１〜６のどのような組み合わせから成る構成を用いても実現することができる。
【０１０９】
【発明の効果】
ソースコンタクト及びドレインコンタクト部にリンを含有したシリコン膜を形成し、これをゲッタリングサイトとすることによって、非晶質シリコン膜の結晶化を助長した金属元素を効果的に除去または低減しTFTの電気的特性の安定性や信頼性を向上することができると共に、従来ゲッタリングに要した酸化膜などのマスク層の形成工程及び酸化膜のパターニング工程を省くことができるため、生産性の向上につながる。また、ドーピングによるゲッタリングでは、ドーピングに付随してデバイス領域の結晶構造が損傷を受けるとともにp-ch TFTでソース、ドレイン抵抗を低下させるためにさらなるドーピング工程を要するが、本発明による方法ではこういった損傷を被ることなく良好にゲッタリングを行うことが可能となる。
【図面の簡単な説明】
【図１】  本発明の構成例を示す図。
【図２】  n-ch、p-ch  TFTを同一基板上に作製する工程を示す図。
【図３】  n-ch、p-ch  TFTを同一基板上に作製する工程を示す図。
【図４】  n-ch、p-ch  TFTを同一基板上に作製する工程を示す図。
【図５】  n-ch、p-ch  TFTを同一基板上に作製する工程を示す図。
【図６】  逆スタガー型のn-ch、p-ch  TFTを同一基板上に作製する工程を示す図。
【図７】  逆スタガー型のn-ch、p-ch  TFTを同一基板上に作製する工程を示す図。
【図８】  逆スタガー型のn-ch、p-ch  TFTを同一基板上に作製する工程を示す図。
【図９】  逆スタガー型のn-ch、p-ch  TFTを同一基板上に作製する工程を示す図。
【図１０】  画素TFT、駆動回路のTFTを同一基板上に作製する工程を示す図。
【図１１】  画素TFT、駆動回路のTFTを同一基板上に作製する工程を示す図。
【図１２】  画素TFT、駆動回路のTFTを同一基板上に作製する工程を示す図。
【図１３】  画素TFT、駆動回路のTFTを同一基板上に作製する工程を示す図。
【図１４】  画素TFT、駆動回路のTFTを同一基板上に作製する工程を示す図。
【図１５】  結晶化を促進する金属元素の添加法を示す図。
【図１６】  アクティブマトリクス型液晶表示装置の構造を示す図。
【図１７】  アクティブマトリクス型液晶表示装置の回路配置を示す図。
【図１８】  半導体装置の一例を示す図
【図１９】  半導体装置の一例を示す図
【図２０】  プロジェクターの一例を示す図
【図１】
0004785258.tif 000002
【図２】
0004785258.tif 000003
【図３】
0004785258.tif 000004
【図４】
0004785258.tif 000005
【図５】
0004785258.tif 000006
【図６】
0004785258.tif 000007
【図７】
0004785258.tif 000008
【図８】
0004785258.tif 000009
【図９】
0004785258.tif 000010
【図１０】
0004785258.tif 000011
【図１１】
0004785258.tif 000012
【図１２】
0004785258.tif 000013
【図１３】
0004785258.tif 000014
【図１４】
0004785258.tif 000015
【図１５】
0004785258.tif 000016
【図１６】
0004785258.tif 000017
【図１７】
0004785258.tif 000018
【図１８】
0004785258.tif 000019
【図１９】
0004785258.tif 000020
【図２０】
0004785258.tif 000021