(57)【特許請求の範囲】
【請求項１】
一定周波数のクロックから周波数が周期的に変動するスペクトラム拡散クロックを生成するスペクトラム拡散クロックジェネレータにおいて、
入力されたクロックを単位遅延量だけ遅延して出力する遅延セルが複数直列に接続された遅延回路と、
前記遅延回路上の複数の入カポートから該遅延回路にクロックを入力する複数のクロック入力回路と、
モード切替信号に応じて、第１のモードでは、前記遅延回路の、クロック伝搬の上流側から該遅延回路の途中の第１ポイントまで伝搬してきたクロックを該第１ポイントの直近の下流の遅延セルに伝え、第２のモードでは、該第１ポイントまで伝搬してきたクロックを、該遅延回路の途中をバイパスして、該遅延回路の、該第１ポイントよりクロック伝搬の下流側の第２ポイントの遅延セルに入力するバイパス回路とを備え、
前記複数のクロック入力回路から、前記クロックの周期ごとに、前記第１のモードでは、前記第１のポイントより上流側、前記第１のポイントと前記第２のポイントとの間、および、前記第２のポイントより下流側のそれぞれの入力ポートからクロックを入力するものを、前記第２のモードでは、前記第１のポイントより上流側および前記第２のポイントより下流側のみの入力ポートからクロックを入力するものを、所定の順番に選択することにより、前記遅延回路の最終段から、前記スペクトラム拡散クロックを出力することを特徴とするスペクトラム拡散クロックジェネレータ。
【請求項２】
前記第１のモードおよび前記第２のモードが、該第１のモードと該第２のモードとの双方で、前記遅延回路の、前記第１ポイントよりも上流側の入カポートのうちの少なくとも１つの入力ポートを兼用して、周波数の周期的な変動幅が互いに異なるスペクトラム拡散クロックを生成するモードであることを特徴とする請求項１記載のスペクトラム拡散クロックジェネレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一定周波数のクロックから周波数が周期的に変動するスペクトラム拡散クロックを生成するスペクトラム拡散クロックジェネレータに関する。
【背景技術】
【０００２】
近年、電子機器の益々の高速化および高密度化に伴い、その電子機器から放射される電磁波ノイズ（ＥＭＩ（Ｅｌｅｃｔｒｏ  Ｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズ）も増大する傾向にある。
【０００３】
ここで、電磁波ノイズを抑制する手段として、スペクトラム拡散クロックジェネレータ（ＳＳＣＧ：Ｓｐｅｃｔｒｕｍ  Ｓｐｒｅａｄ  Ｃｌｏｃｋ  Ｇｅｎｅｒａｔｏｒ）が知られている（例えば、非特許文献１参照）。スペクトラム拡散とは、水晶振動子等で生成される基本クロックの周波数を、予め定められたプロファイル（周波数変調プロファイルと称する）で周期的に変動させることをいい、スペクトラム拡散クロックジェネレータでは、この周波数拡散によって電磁波ノイズが有する周波数が分散されるため、電磁波ノイズのピークレベルを小さく抑えることができる。
【０００４】
スペクトラム拡散クロックジェネレータの方式としては、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路を用いるアナログ方式によるものと、遅延回路（ディレイライン）を用いるデジタル方式によるものとがある。
【０００５】
図３は、従来の、デジタル方式によるスペクトラム拡散クロックジェネレータの回路構成を示す図である。
【０００６】
図３に示すスペクトラム拡散クロックジェネレータ１００は、一定周波数のクロックＣＬＫから周波数が周期的に変動するスペクトラム拡散クロック（変調ＣＬＫと称する）を生成するスペクトラム拡散クロックジェネレータである。
【０００７】
このスペクトラム拡散クロックジェネレータ１００には、入力されたクロックＣＬＫを単位遅延量（ｄｔ）だけ遅延して出力する遅延セル（単位遅延素子）１１が複数直列に接続された遅延回路１０が備えられている。複数の遅延セル１１は、それぞれ、２つの２入力ＮＡＮＤゲート１１＿１，１１＿２から構成されている。尚、２入力ＮＡＮＤゲート１１＿１，１１＿２の空きピンは‘Ｈ’レベルに固定されている。
【０００８】
また、このスペクトラム拡散クロックジェネレータ１００には、遅延回路１０上の８つの入力ポートからその遅延回路１０にクロックＣＬＫを入力する８つのクロック入力回路２０＿０，２０＿１，…，２０＿７が備えられている。
【０００９】
さらに、スペクトラム拡散クロックジェネレータ１００には、このスペクトラム拡散クロックジェネレータ１００から変調ＣＬＫを出力するための２入力ＮＡＮＤゲート３０が備えられている。
【００１０】
このスペクトラム拡散クロックジェネレータ１００では、クロックＣＬＫを遅延回路１０に入力するにあたり、その遅延回路１０の入り口であるクロック入力回路２０＿０，２０＿１，…，２０＿７が順に選択される。詳細には、クロック入力回路２０＿０，２０＿１，…，２０＿７は、それぞれ、２入力ＮＡＮＤゲートで構成されており、これら２入力ＮＡＮＤゲートの一方にはクロックＣＬＫが共通に入力される。また、これら２入力ＮＡＮＤゲートの他方には、選択信号ＳＥＬ０〜７が入力される。これらの選択信号ＳＥＬ０〜７は順次‘Ｈ’レベルとなり、これによりクロック入力回路２０＿０，２０＿１，…，２０＿７が順次選択されることとなる。
【００１１】
図４は、図３に示すスペクトラム拡散クロックジェネレータの、クロックＣＬＫのサイクルに伴って選択される遅延回路の入り口およびそれに伴って増減する遅延時間と変調ＣＬＫの周期を示す図、図５は、変調ＣＬＫの波形を示す図である。
【００１２】
図４には、クロックＣＬＫのサイクル（ｃｙｃｌｅ）と、選択信号ＳＥＬ０〜７に対応する遅延回路１０の入り口と、その入り口に入力されたクロックＣＬＫが出口に到達するまでの遅延時間と、変調ＣＬＫの周期とが示されている。
【００１３】
このスペクトラム拡散クロックジェネレータ１００では、クロックＣＬＫのサイクルに同期して、図４に示すようにして遅延回路１０の入り口が選択されてクロックＣＬＫが入力される。具体的には、クロック入力回路２０＿０，２０＿１，…，２０＿７，２０＿７，２０＿６，…，２０＿０の順に選択されて、クロックＣＬＫが遅延回路１０に入力されることとなる。ここで、遅延回路１０を構成する、クロック入力回路２０＿０，２０＿１間における遅延セル１１の個数は１個であり、クロック入力回路２０＿１，２０＿２間における遅延セル１１の個数は２個である。また、クロック入力回路２０＿２，２０＿３間における遅延セル１１の個数は３個であり、クロック入力回路２０＿３，２０＿４間における遅延セル１１の個数は４個である。さらに、クロック入力回路２０＿４，２０＿５間における遅延セル１１の個数は３個であり、クロック入力回路２０＿５，２０＿６間における遅延セル１１の個数は２個、クロック入力回路２０＿６，２０＿７間における遅延セル１１の個数は１個である。
【００１４】
このように、選択された入り口それぞれに対応して遅延セル１１の個数が異なるため、図４に示す順で遅延回路１０の入り口が選択されると、この図４に示すように、入力されたクロックＣＬＫが出口に到達するまでの遅延時間が変化する。これにより、変調ＣＬＫの周期が増減し、その変調ＣＬＫの波形は、図５に示すように、周期が僅かに増減した波形になる。このようにして、クロックＣＬＫの周波数を周期的に増減させることにより、電磁波ノイズが有する周波数を分散して、電磁波ノイズのピークレベルを小さく抑えることができる。
【非特許文献１】富士通株式会社；ＦＵＪＩＴＳＵ  ＥＬＥＣＴＲＯＮＩＣ  ＤＶＩＣＥＳ  ＮＥＷＳ（ＦＩＮＤ  Ｖｏｌ．２１，Ｎｏ．４，２００３）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ここで、クロックＣＬＫの周期の増減する度合い（図４、図５では±０〜±４ｄｔ）を、周期に対する比として変調度（変調の深さ）と称する。変調度が深いと、一般には、ノイズ低減の効果は大きいものの、一方で、最短となるクロックＣＬＫの周期が短くなるため、そのクロックＣＬＫで動作する回路に高速な動作が要求される。このため、変調度はノイズ低減の効果と回路の正常動作の双方を睨みつつ、回路ごとに適切な値を選択することが多い。
【００１６】
デジタル方式によるスペクトラム拡散クロックジェネレータにおいて、異なる変調度を実現するためには、以下に説明するスペクトラム拡散クロックジェネレータが採用される。
【００１７】
図６は、従来の、図３とは異なるスペクトラム拡散クロックジェネレータの回路構成を示す図である。
【００１８】
図６に示すスペクトラム拡散クロックジェネレータ２００は、図３に示すスペクトラム拡散クロックジェネレータ１００と比較し、クロック入力回路２０＿６，２０＿７が削減されている点が異なっている。また、クロック入力回路２０＿３，２０＿４間における遅延セル１１の個数が４個から２個に変更されている点と，クロック入力回路２０＿４，２０＿５間における遅延セル１１の個数が３個から１個に変更されている点が異なっている。
【００１９】
図７は、図６に示すスペクトラム拡散クロックジェネレータの、クロックＣＬＫのサイクルに伴って選択される遅延回路の入り口およびそれに伴って増減する遅延時間と変調ＣＬＫの周期を示す図である。
【００２０】
このスペクトラム拡散クロックジェネレータ２００では、クロックＣＬＫを遅延回路１０に入力するにあたり、クロック入力回路２０＿０，２０＿１，…，２０＿５，２０＿５，２０＿４，…，２０＿０の順に選択される。このようにすることにより、前述したスペクトラム拡散クロックジェネレータ１００では、図４，図５に示すように、±４ｄｔの変調度であったものが、このスペクトラム拡散クロックジェネレータ２００では、図７に示すように、±３ｄｔの変調度に減少する。
【００２１】
さて、図３に示すスペクトラム拡散クロックジェネレータ１００が持つ深い変調度と図６に示すスペクトラム拡散クロックジェネレータ２００が持つ浅い変調度とを両立させる（遅延セル１１を兼用する）ためには、深い変調度の時と浅い変調度の時とで、遅延回路１０にクロックＣＬＫを入力するための入り口であるクロック入力回路を、以下に示すようにして切り替えて使用すればよい。
【００２２】
図８は、深い変調度と浅い変調度とに応じてクロック入力回路の切替えが行なわれるスペクトラム拡散クロックジェネレータの回路構成を示す図である。
【００２３】
図８に示すスペクトラム拡散クロックジェネレータ３００には、２入力ＮＡＮＤゲートが用いられたクロック入力回路２０＿０，２０＿１，２０＿２，２０＿３と、３入力ＮＡＮＤゲートが用いられたクロック入力回路４０＿１，４０＿２，４０＿３，４０＿４，４０＿５，４０＿６とが備えられている。また、深い変調度（ｄｅｅｐ）用のモード信号ＭＯＤＥ＿０と浅い変調度（ｓｈａｌｌｏｗ）用のモード信号ＭＯＤＥ＿１とを生成するためのインバータ４１，４２が備えられている。
【００２４】
このスペクトラム拡散クロックジェネレータ３００において、深い変調度を実現するためには、モード信号ＭＯＤＥ＿０を‘Ｈ’レベルにする。次いで、クロック入力回路２０＿０，２０＿１，２０＿２，２０＿３，４０＿３，４０＿４，４０＿５，４０＿６の順に選択する。これにより、前述した図３に示すスペクトラム拡散クロックジェネレータ１００が実現されることとなる。一方、浅い変調度を実現するためには、モード信号ＭＯＤＥ＿１を‘Ｈ’レベルにして、クロック入力回路２０＿０，２０＿１，２０＿２，２０＿３，４０＿１，４０＿２の順に選択する。これにより、前述した図６に示すスペクトラム拡散クロックジェネレータ２００が実現されることとなる。このようにして、遅延セル１１を兼用して深い変調度と浅い変調度を両立させることができる。
【００２５】
しかし、このスペクトラム拡散クロックジェネレータ３００では、２入力ＮＡＮＤゲートが用いられたクロック入力回路２０＿０，２０＿１，２０＿２，２０＿３、および３入力ＮＡＮＤゲートが用いられたクロック入力回路４０＿１，４０＿２，４０＿３，４０＿４，４０＿５，４０＿６が必要である。このため、回路構成が複雑で素子数も多いという問題がある。
【００２６】
また、ここでは、簡単のため、２通りの変調度の例について説明したが、一般には３〜５通り以上の変調度を選択することが可能なスペクトラム拡散クロックジェネレータが要求される。さらに、ここでは、遅延セル１１の段数を１６段に簡略化した例で説明したが、実用的には数百段の遅延セル１１を用いて遅延回路１０が構成される。従って、実際に複数の変調度に対応するためには、回路構成の複雑化および回路規模の増大化を招いてしまうという問題を抱えている。
【００２７】
本発明は、上記事情に鑑み、簡単な回路構成で回路規模の増大を抑えたまま、複数の変調度に対応することができるスペクトラム拡散クロックジェネレータを提供することを目的とする。
【課題を解決するための手段】
【００２８】
上記目的を達成する本発明のスペクトラム拡散クロックジェネレータは、一定周波数のクロックから周波数が周期的に変動するスペクトラム拡散クロックを生成するスペクトラム拡散クロックジェネレータにおいて、
入力されたクロックを単位遅延量だけ遅延して出力する遅延セルが複数直列に接続された遅延回路と、
上記遅延回路上の複数の入力ポートからその遅延回路にクロックを入力する複数のクロック入力回路と、
モード切替信号に応じて、第１のモードでは、上記遅延回路の、クロック伝搬の上流側からその遅延回路の途中の第１ポイントまで伝搬してきたクロックをその第１ポイントの直近の下流の遅延セルに伝え、第２のモードでは、その第１ポイントまで伝搬してきたクロックを、その遅延回路の途中をバイパスして、その遅延回路の、その第１ポイントよりクロック伝搬の下流側の第２ポイントの遅延セルに入力するバイパス回路とを備えたことを特徴とする。
【００２９】
本発明は、以下の観点に着目して考案されたものである。具体的な例を挙げて説明する。例えば、前述した図３に示す深い変調度を実現するスペクトラム拡散クロックジェネレータ１００のクロック入力回路２０＿５，２０＿６，２０＿７間における遅延セル１１の個数と、前述した図６に示す浅い変調度を実現するスペクトラム拡散クロックジェネレータ２００のクロック入力回路２０＿３，２０＿４，２０＿５間における遅延セル１１の個数とに着目する。図３に示すクロック入力回路２０＿５，２０＿６，２０＿７と、図６に示すクロック入力回路２０＿３，２０＿４，２０＿５とにおいて、クロックＣＬＫが遅延回路１０の出口までに経由する遅延セル１１の数は異なるものの、それら図３，図６に示すクロック入力回路相互間の関係は同じである。即ち、それらクロック入力回路間における遅延セル１１の個数は同じ（ここでは３個）である。そこで、後述する実施形態に示すように、図３に示す深い変調度を実現するスペクトラム拡散クロックジェネレータ１００のクロック入力回路２０＿２とクロック入力回路２０＿５との間に、本発明にいうバイパス回路を設け、深い変調度を実現するスペクトラム拡散クロックジェネレータ１００を用いても、出口までの遅延セル１１の数が、図６に示す浅い変調度を実現するスペクトラム拡散クロックジェネレータ２００を用いた場合と同じになるように、クロックＣＬＫをバイパスさせる。このように、遅延回路１０の途中にバイパス回路を設け、浅い変調度の場合はバイパス回路の機能を有効にして、クロックＣＬＫが経由する遅延セル１１の数を減らすことにより、従来の、図８に示すスペクトラム拡散クロックジェネレータ３００における３入力ＮＡＮＤゲートを用いたクロック入力回路を必要とすることもなく、簡単な回路構成で回路規模の増大を抑えたまま、複数の変調度に対応することができるスペクトラム拡散クロックジェネレータを提供することができる。
【００３０】
ここで、上記第１のモードおよび上記第２のモードが、その第１のモードとその第２のモードとの双方で、上記遅延回路の、上記第１ポイントよりも上流側の入力ポートのうちの少なくとも１つの入力ポートを兼用して、周波数の周期的な変動幅が互いに異なるスペクトラム拡散クロックを生成するモードであることが好ましい。
【００３１】
このようにすると、簡単な回路構成で回路規模の増大を抑えたまま複数の変調度に対応することができるとともに、それら複数の変調度を自在に調整することができる。
【発明の効果】
【００３２】
本発明のスペクトラム拡散クロックジェネレータによれば、簡単な回路構成で回路規模の増大を抑えたまま、複数の変調度に対応することができる。
【発明を実施するための最良の形態】
【００３３】
以下、図面を参照して本発明の実施の形態を説明する。
【００３４】
図１は、本発明の一実施形態のスペクトラム拡散クロックジェネレータの回路構成を示す図である。
【００３５】
尚、前述した図３に示すスペクトラム拡散クロックジェネレータ１００の構成要素と同じ構成要素には同一の符号を付し、異なる点について説明する。
【００３６】
図１に示すスペクトラム拡散クロックジェネレータ１は、図３に示すスペクトラム拡散クロックジェネレータ１００と比較し、２入力ＮＡＮＤゲート２およびインバータ３からなるバイパス回路４が追加されている点が異なっている。
【００３７】
このバイパス回路４は、モード切替信号Ｍｏｄｅに応じて、深い変調度（ｄｅｅｐ）用のモードである第１のモードでは、遅延回路１０の、クロックＣＬＫの伝搬の上流側からその遅延回路１０の途中の第１ポイントＰ１まで伝搬してきたクロックＣＬＫをその第１ポイントＰ１の直近の下流の遅延セル１１に伝える。一方、浅い変調度（ｓｈａｌｌｏｗ）用のモードである第２のモードでは、第１ポイントＰ１まで伝搬してきたクロックＣＬＫを、遅延回路１０の途中をバイパスして、その遅延回路１０の、第１ポイントＰ１よりクロックＣＬＫの伝搬の下流側の第２ポイントＰ２の遅延セル１１に入力する。
【００３８】
ここで、第１のモードおよび第２のモードは、第１のモードと第２のモードとの双方で、遅延回路１０の、第１ポイントＰ１よりも上流側の入力ポートであるクロック入力回路２０＿５，２０＿６，２０＿７を兼用して、周波数の周期的な変動幅が互いに異なるスペクトラム拡散クロックである変調ＣＬＫを生成するモードである。
【００３９】
このように構成されたスペクトラム拡散クロックジェネレータ１において、深い変調度を実現するために第１のモードに設定する。具体的には、モード切替信号Ｍｏｄｅを‘Ｌ’レベル（論理０）にする。すると、バイパス回路４を構成する２入力ＮＡＮＤゲート２およびインバータ３の双方に‘Ｌ’が入力される。これにより、２入力ＮＡＮＤゲート２およびインバータ３の双方から‘Ｈ’レベルが出力される。従って、前述した図３に示すスペクトラム拡散クロックジェネレータ１００の回路構成となり、深い変調度（±４ｄｔ）を実現することができる。
【００４０】
一方、浅い変調度を実現するには第２のモードに設定する。具体的には、モード切替信号Ｍｏｄｅを‘Ｈ’レベル（論理１）にする。すると、バイパス回路４を構成する２入力ＮＡＮＤゲート２の一方およびインバータ３に‘Ｈ’が入力される。これにより、インバータ３からは‘Ｌ’レベルが出力され、この‘Ｌ’レベルが第１ポイントＰ１の遅延セル１１に入力される。従って、第１ポイントＰ１の遅延セル１１よりも下流側の遅延セル１１へのクロックＣＬＫの伝搬は停止する。また、２入力ＮＡＮＤゲート２の一方には‘Ｈ’レベルが入力されるとともに、その２入力ＮＡＮＤゲート２の他方には第１ポイントＰ１の遅延セル１１からのクロックＣＬＫが入力される。このため、第１ポイントＰ１の遅延セル１１からのクロックＣＬＫは、第２ポイントＰ２の遅延セル１１にバイパスして入力されることとなり、従って前述した図６に示すスペクトラム拡散クロックジェネレータ２００の回路構成となり、浅い変調度（±３ｄｔ）を実現することができる。このように、本実施形態のスペクトラム拡散クロックジェネレータ１では、２入力ＮＡＮＤゲート２およびインバータ３からなる簡単なバイパス回路４を設けるだけで、浅い変調度を実現するための等価的に短い遅延回路１０を実現することができる。
【００４１】
図２は、図１に示すスペクトラム拡散クロックジェネレータの、クロックＣＬＫのサイクルに伴って選択される遅延回路の入り口およびそれに伴って増減する遅延時間と変調ＣＬＫの周期を示す図である。
【００４２】
図２には、クロックＣＬＫのサイクル（ｃｙｃｌｅ）と、選択信号ＳＥＬ０〜７に対応する遅延回路の入り口と、その入り口に入力されたクロックＣＬＫが出口に到達するまでの遅延時間と、変調ＣＬＫの周期とが示されている。
【００４３】
本実施形態のスペクトラム拡散クロックジェネレータ１では、変調度の違いにより、遅延回路１０の、選択する入り口の順番が変更される。即ち、選択されるクロック入力回路２０＿０，２０＿１，…，２０＿７の順番が入れ替わる。このことは、選択されるクロック入力回路２０＿０，２０＿１，…，２０＿７の順番を決めているカウンタ（図示せず）の動作が変わることとなる。具体的には、図４に示す深い変調度を実現するスペクトラム拡散クロックジェネレータ１００における選択順の動作と図２に示す選択順の動作との双方の動作を、モード切替信号Ｍｏｄｅのレベルにより切り替えて、いわば「中抜け」動作する変則カウンタが必要とされる。このような変則カウンタは、単純に図４に示す選択順の動作だけを行なうカウンタよりも、一般に複雑な構成になるものの、その違いは僅かである。
【００４４】
例えば、実用的な例として、数百段の遅延セルを連ね、１００サイクル程度の周期で動作するスペクトラム拡散クロックジェネレータの場合、７ビットのカウンタで動作を制御することができる。モード切替信号Ｍｏｄｅにより動作を切り替えるとしても、７ビットの変則カウンタであるから、せいぜい数十ゲートの追加で実現することができる。一方で、数百段もの遅延セルを連ねた遅延回路の入り口が共通化されることにより回路構成が単純化されて回路規模が減少することと比べれば、上記カウンタの回路規模の増加の方がはるかに小さいことは明らかである。
【００４５】
尚、本実施形態のスペクトラム拡散クロックジェネレータ１では、バイパス回路４を遅延回路１０の中の１ヶ所にのみ設置し、２通りの長さの遅延回路１０を実現して２種類の変調度に対応する場合の例で説明したが、バイパス回路をさらに多く設置すれば、さらに多くの変調度に対応することができる。その場合、回路規模の増加は僅かであり、さらに効率の良い遅延回路を得ることができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の一実施形態のスペクトラム拡散クロックジェネレータの回路構成を示す図である。
【図２】図１に示すスペクトラム拡散クロックジェネレータの、クロックＣＬＫのサイクルに伴って選択される遅延回路の入り口およびそれに伴って増減する遅延時間と変調ＣＬＫの周期を示す図である。
【図３】従来の、デジタル方式によるスペクトラム拡散クロックジェネレータの回路構成を示す図である。
【図４】図３に示すスペクトラム拡散クロックジェネレータの、クロックＣＬＫのサイクルに伴って選択される遅延回路の入り口およびそれに伴って増減する遅延時間と変調ＣＬＫの周期を示す図である。
【図５】変調ＣＬＫの波形を示す図である。
【図６】従来の、図３とは異なるスペクトラム拡散クロックジェネレータの回路構成を示す図である。
【図７】図６に示すスペクトラム拡散クロックジェネレータの、クロックＣＬＫのサイクルに伴って選択される遅延回路の入り口およびそれに伴って増減する遅延時間と変調ＣＬＫの周期を示す図である。
【図８】深い変調度と浅い変調度とに応じてクロック入力回路の切替えが行なわれるスペクトラム拡散クロックジェネレータの回路構成を示す図である。
【符号の説明】
【００４７】
１，１００，２００，３００  スペクトラム拡散クロックジェネレータ
２，１１＿１，１１＿２，３０  ２入力ＮＡＮＤゲート
３，４１，４２  インバータ
４  バイパス回路
１０  遅延回路
１１  遅延セル
２０＿０，２０＿１，…，２０＿７  クロック入力回路
４０＿１，４０＿２，…，４０＿６  ３入力ＮＡＮＤゲート
【図１】
0004728152.tif 000002
【図２】
0004728152.tif 000003
【図３】
0004728152.tif 000004
【図４】
0004728152.tif 000005
【図５】
0004728152.tif 000006
【図６】
0004728152.tif 000007
【図７】
0004728152.tif 000008
【図８】
0004728152.tif 000009