(57)【特許請求の範囲】
【請求項１】
直流電源に直列に接続された少なくとも２つの主スイッチング素子と、
該主スイッチング素子に並列に且つ前記直流電源に直列に接続された少なくとも２つのコンデンサ又は２つの副スイッチング素子とを有する発振回路と、
前記主スイッチング素子の接続点と前記２つのコンデンサ又は２つの副スイッチング素子との接続点との間に接続されたトランスの１次巻線と、
前記トランスの２次巻線の一端及び他端と負荷との間にそれぞれ接続された第１の制御用スイッチング素子と第２の制御用スイッチング素子との出力回路と、
前記発振回路を構成する各スイッチング素子のオン・オフにより前記トランスの２次巻線に発生する交流電圧の極性を検出して検出信号を発生する極性検出回路と、
該極性検出回路の検出信号により前記第１の制御用スイッチング素子と第２の制御用スイッチング素子をオン・オフ制御する駆動回路と、
前記出力回路中に接続されたチョークコイルと、
前記負荷に対して並列に接続されたフィルタコンデンサと、
外部入力信号の電圧と前記負荷の印加電圧との電位差信号を出力する出力誤差増幅器と、
該出力誤差増幅器から出力される電位差信号によりパルス幅又はパルス密度が変化するパルス変調信号を形成するパルス変調回路と、
該パルス変調回路のパルス変調信号の電圧レベル及び前記極性検出回路の検出信号の電圧レベルが共に第１の電圧レベルのときに前記第１の制御用スイッチング素子をオン駆動し、前記パルス変調回路のパルス変調信号の電圧レベル及び前記極性検出回路の検出信号の電圧レベルが共に第２の電圧レベルのときに前記第２の制御用スイッチング素子をオン駆動する信号切換回路とを備え、
前記第１及び第２の制御用スイッチング素子を交互にオン・オフすることにより、前記トランスの２次巻線から前記チョークコイル及び前記フィルタコンデンサを介して前記負荷に前記外部入力信号と相似な電圧波形を有する交流電力を供給することを特徴とする電力変換装置。
【請求項２】
直流電源に対して並列に接続された２組の主スイッチング素子とトランスの１次巻線との直列回路を有し且つ２つの前記１次巻線の一端同士が接続された発振回路と、
前記トランスの２次巻線の一端及び他端と負荷との間にそれぞれ接続された第１の制御用スイッチング素子と第２の制御用スイッチング素子との出力回路と、
前記発振回路を構成する各スイッチング素子のオン・オフにより前記トランスの２次巻線に発生する交流電圧の極性を検出して検出信号を発生する極性検出回路と、
該極性検出回路の検出信号により前記第１の制御用スイッチング素子と第２の制御用スイッチング素子をオン・オフ制御する駆動回路と、
前記出力回路中に接続されたチョークコイルと、
前記負荷に対して並列に接続されたフィルタコンデンサと、
外部入力信号の電圧と前記負荷の印加電圧との電位差信号を出力する出力誤差増幅器と、
該出力誤差増幅器から出力される電位差信号によりパルス幅又はパルス密度が変化するパルス変調信号を形成するパルス変調回路と、
該パルス変調回路のパルス変調信号の電圧レベル及び前記極性検出回路の検出信号の電圧レベルが共に第１の電圧レベルのときに前記第１の制御用スイッチング素子をオン駆動し、前記パルス変調回路のパルス変調信号の電圧レベル及び前記極性検出回路の検出信号の電圧レベルが共に第２の電圧レベルのときに前記第２の制御用スイッチング素子をオン駆動する信号切換回路とを備え、
前記第１及び第２の制御用スイッチング素子を交互にオン・オフすることにより、前記トランスの２次巻線から前記チョークコイル及び前記フィルタコンデンサを介して前記負荷に前記外部入力信号と相似な電圧波形を有する交流電力を供給することを特徴とする電力変換装置。
【請求項３】
直流電源に直列に接続された少なくとも２つの主スイッチング素子と、
該主スイッチング素子に並列に且つ前記直流電源に直列に接続された少なくとも２つのコンデンサ又は２つの副スイッチング素子とを有する発振回路と、
前記主スイッチング素子の接続点と前記２つのコンデンサ又は２つの副スイッチング素子との接続点との間に接続されたトランスの１次巻線と、
前記トランスの２次巻線の一端及び他端と負荷との間にそれぞれ接続された第１の制御用スイッチング素子と第２の制御用スイッチング素子との出力回路と、
前記発振回路を構成する各スイッチング素子のオン・オフにより前記トランスの２次巻線に発生する交流電圧の極性を検出して検出信号を発生する極性検出回路と、
該極性検出回路の検出信号により前記第１の制御用スイッチング素子と第２の制御用スイッチング素子をオン・オフ制御する駆動回路と、
前記出力回路中に接続されたチョークコイルと、
前記負荷に対して並列に接続されたフィルタコンデンサと、
外部入力信号の電圧と前記負荷の印加電圧との電位差信号を出力する出力誤差増幅器と、
該出力誤差増幅器から出力される電位差信号によりパルス幅又はパルス密度が変化するパルス変調信号を形成するパルス変調回路と、
該パルス変調回路のパルス変調信号の電圧レベルが第１の電圧レベルで且つ前記極性検出回路の検出信号の電圧レベルが第２の電圧レベルのときに前記第１の制御用スイッチング素子をオン駆動し、前記パルス変調回路のパルス変調信号の電圧レベルが第２の電圧レベルで且つ前記極性検出回路の検出信号の電圧レベルが第１の電圧レベルのときに前記第２の制御用スイッチング素子をオン駆動する信号切換回路とを備え、
前記第１及び第２の制御用スイッチング素子を交互にオン・オフすることにより、前記トランスの２次巻線から前記チョークコイル及び前記フィルタコンデンサを介して前記負荷に前記外部入力信号と相似な電圧波形を有する交流電力を供給することを特徴とする電力変換装置。
【請求項４】
直流電源に対して並列に接続された２組の主スイッチング素子とトランスの１次巻線との直列回路を有し且つ２つの前記１次巻線の一端同士が接続された発振回路と、
前記トランスの２次巻線の一端及び他端と負荷との間にそれぞれ接続された第１の制御用スイッチング素子と第２の制御用スイッチング素子との出力回路と、
前記発振回路を構成する各スイッチング素子のオン・オフにより前記トランスの２次巻線に発生する交流電圧の極性を検出して検出信号を発生する極性検出回路と、
該極性検出回路の検出信号により前記第１の制御用スイッチング素子と第２の制御用スイッチング素子をオン・オフ制御する駆動回路と、
前記出力回路中に接続されたチョークコイルと、
前記負荷に対して並列に接続されたフィルタコンデンサと、
外部入力信号の電圧と前記負荷の印加電圧との電位差信号を出力する出力誤差増幅器と、
該出力誤差増幅器から出力される電位差信号によりパルス幅又はパルス密度が変化するパルス変調信号を形成するパルス変調回路と、
該パルス変調回路のパルス変調信号の電圧レベルが第１の電圧レベルで且つ前記極性検出回路の検出信号の電圧レベルが第２の電圧レベルのときに前記第１の制御用スイッチング素子をオン駆動し、前記パルス変調回路のパルス変調信号の電圧レベルが第２の電圧レベルで且つ前記極性検出回路の検出信号の電圧レベルが第１の電圧レベルのときに前記第２の制御用スイッチング素子をオン駆動する信号切換回路とを備え、
前記第１及び第２の制御用スイッチング素子を交互にオン・オフすることにより、前記トランスの２次巻線から前記チョークコイル及び前記フィルタコンデンサを介して前記負荷に前記外部入力信号と相似な電圧波形を有する交流電力を供給することを特徴とする電力変換装置。
【請求項５】
前記パルス変調回路のパルス変調信号の電圧レベルの反転時に前記第１又は第２の制御用スイッチング素子をオフからオンに切り換え、前記極性検出回路の検出信号の電圧レベルの反転時に前記第１又は第２の制御用スイッチング素子をオンからオフに切り換える請求項１〜４に記載の電力変換装置。
【請求項６】
チョークコイルは、トランスの漏洩インダクタンスである請求項１〜５の何れか１項に記載の電力変換装置。
【請求項７】
各主スイッチング素子は、５０％のデューティ比で交互にオン・オフ駆動される請求項１〜６の何れか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅器等の電力変換装置、特に音響機器においてスピーカ等の負荷を駆動する電力変換装置に関する。
【背景技術】
【０００２】
スピーカ等を負荷とする音響機器では、例えばＣＤ（コンパクトディスク）等の光学的ディスクに記録された音声信号を増幅してスピーカ等の負荷に信号電力を供給する手段として、近年Ｄ級増幅器（デジタルアンプ）が実用化されており、交流電源からＤ級増幅器に電力を供給する手段としてスイッチング電源を用いた電力変換装置が広く知られている。このＤ級増幅器とスイッチング電源による電力変換装置は、従来から使用されている低周波用トランスとアナログ増幅器による電力変換装置と比較して電力変換効率に優れ、小型で且つ大きな信号電力を得ることが可能になった。
【０００３】
Ｄ級増幅器及びスイッチング電源を用いた従来の電力変換装置の一例を図１０に示す。即ち、図１０に示す従来の電力変換装置のスイッチング電源部は、商用交流電源(1a)に接続された整流ブリッジ回路(1b)及び入力平滑コンデンサ(3)から成る直流電源(1)と、入力平滑コンデンサ(3)の上端と下端との間に直列に接続されたトランス(9)の１次巻線(9a)及び主スイッチング素子としての主ＭＯＳ-ＦＥＴ(4)と、アノードがトランス(9)の２次巻線(9b)の上端に接続された正側出力整流ダイオード(26)と、正側出力整流ダイオード(26)のカソードと接地されたトランス(9)の中間タップ(9e)との間に接続された正側出力平滑コンデンサ(27)と、カソードがトランス(9)の２次巻線(9b)の下端に接続された負側出力整流ダイオード(28)と、負側出力整流ダイオード(28)のアノードと接地されたトランス(9)の中間タップ(9e)との間に接続された負側出力平滑コンデンサ(29)と、正側出力平滑コンデンサ(27)の上端と負側出力平滑コンデンサ(29)の下端との間に直列に接続された電圧検出用抵抗(30,31)と、電圧検出用抵抗(30,31)の接続点の電圧ＶAと基準電源(32)の基準電圧ＶRとの誤差電圧信号を出力する誤差増幅器(33)と、誤差増幅器(33)の誤差電圧信号を発光部(34a)及び受光部(34b)を介して主制御回路(6)の帰還信号入力端子(FB)に伝達するフォトカプラ(34)と、フォトカプラ(34)を介して帰還信号入力端子(FB)に入力される誤差増幅器(33)の誤差信号に基づいて主ＭＯＳ-ＦＥＴ(4)をオン・オフ駆動する駆動パルス信号を発生する主制御回路(6)と、主制御回路(6)の電源入力端子(VCC)に駆動用の直流電圧ＶCCを供給する補助電源(7)とを備えている。
【０００４】
上記構成のスイッチング電源部の出力側には、下記の構成を有する電力増幅部が２組並列に接続され、それぞれの電力増幅部は、正側出力平滑コンデンサ(27)の上端と負側出力平滑コンデンサ(29)の下端との間に直列に且つ電圧検出用抵抗(30,31)と並列にそれぞれ接続された第１及び第２の制御用スイッチング素子としての第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)と、一端が第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)の接続点に接続されたチョークコイル(13,38)と、上端がチョークコイル(13,38)の他端に接続され且つ下端が第２の制御用ＭＯＳ-ＦＥＴ(11,36)のソースに接続されたフィルタコンデンサ(14,39)と、フィルタコンデンサ(14,39)に並列に接続された負荷としてのスピーカ(15,40)と、フィルタコンデンサ(14,39)の上端と２次側の接地端子との間に接続された出力分圧抵抗(16,17;41,42)と、外部入力信号ＶIN1,ＶIN2の電圧と出力分圧抵抗(16,17;41,42)の分圧点の電圧ＶO1,ＶO2との電位差信号を出力する出力誤差増幅器(18,43)と、出力誤差増幅器(18,43)の出力信号によりパルス幅が変化するＰＷＭ（パルス幅変調）信号を発生するパルス変調回路としてのＰＷＭ変調回路(19,44)と、ＰＷＭ変調回路(19,44)のＰＷＭ信号にデッドタイムを付加する負側及び正側デッドタイム形成回路(20,21;45,46)と、正側デッドタイム形成回路(21,46)の出力信号の反転信号を出力する反転器(22,47)と、反転器(22,47)の出力信号の電圧レベルを第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)の接続点の電位分だけ高い方へ移動するレベルシフト回路(23,48)と、負側デッドタイム形成回路(20,45)の出力信号により第２の制御用ＭＯＳ-ＦＥＴ(11,36)をオン・オフ駆動する負側駆動回路(24,49)と、レベルシフト回路(23,48)の出力信号により第１の制御用ＭＯＳ-ＦＥＴ(10,35)をオン・オフ駆動する正側駆動回路(25,50)とを備えている。チョークコイル(13,38)及びフィルタコンデンサ(14,39)は、可聴周波数の帯域の正弦波信号のみを通過させる低域フィルタ回路を構成する。また、図１０では、例えば図示しないマイクロフォン或いはＣＤプレーヤー等から出力される音声出力信号を外部入力信号ＶIN1,ＶIN2として、それぞれ出力誤差増幅器(18,43)の非反転入力端子(+)に入力する。
【０００５】
図１０に示す従来の電力変換装置の動作は以下の通りである。商用交流電源(1a)の交流電圧Ｅは、整流ブリッジ回路(1b)により全波整流され、入力平滑コンデンサ(3)により平滑化されて直流電圧に変換される。主制御回路(6)から主ＭＯＳ-ＦＥＴ(4)のゲートに駆動パルス信号を付与して主ＭＯＳ-ＦＥＴ(4)をオン・オフ駆動すると、入力平滑コンデンサ(3)の直流電圧が断続的にトランス(9)の１次巻線(9a)に印加され、１次巻線(9a)の両端に矩形波の交流電圧が発生する。これにより、トランス(9)の２次巻線(9b)の両端に矩形波の交流電圧が誘起され、この矩形波の交流電圧は、正側出力整流ダイオード(26)と正側出力平滑コンデンサ(27)及び負側出力整流ダイオード(28)と負側出力平滑コンデンサ(29)から成る２組の整流平滑回路により、正及び負の直流電圧に変換される。即ち、正側出力平滑コンデンサ(27)の両端に発生する直流電圧を正極性とすれば、負側出力平滑コンデンサ(29)の両端には負極性の直流電圧が発生する。正側出力平滑コンデンサ(27)の上端と負側出力平滑コンデンサ(29)の下端との間に発生する電圧は、電圧検出用抵抗(30,31)により検出され、電圧検出用抵抗(30,31)の接続点に発生する検出電圧ＶAと基準電源(32)の基準電圧ＶRとの誤差電圧信号が誤差増幅器(33)から出力される。この誤差電圧信号によりフォトカプラ(34)の発光部(34a)が駆動され、同受光部(34b)を介して主制御回路(6)の帰還信号入力端子(FB)に伝達され、この誤差電圧信号に基づいて主制御回路(6)から主ＭＯＳ-ＦＥＴ(4)のゲートに付与する駆動パルス信号のデューティ比が制御される。これにより、正側出力平滑コンデンサ(27)及び負側出力平滑コンデンサ(29)のそれぞれの両端に安定化された正及び負の直流電圧が発生し、各電力増幅部を構成する第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)にそれぞれ印加される。
【０００６】
それぞれの電力増幅部では、第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)を交互にオン・オフすることにより、チョークコイル(13,38)及びフィルタコンデンサ(14,39)を介してスピーカ(15,40)に交流電圧が印加される。スピーカ(15,40)に印加された交流電圧は出力分圧抵抗(16,17;41,42)により分圧され、その分圧点に発生する電圧ＶO1,ＶO2が出力誤差増幅器(18,43)の反転入力端子(-)に入力される。出力誤差増幅器(18,43)は、非反転入力端子(+)に入力される外部入力信号ＶIN1,ＶIN2の電圧と反転入力端子(-)に入力される出力分圧抵抗(16,17;41,42)の分圧点の電圧ＶO1,ＶO2との電位差信号を出力し、この電位差信号に比例してパルス幅が変化するＰＷＭ（パルス幅変調）信号がＰＷＭ変調回路(19,44)から出力される。これにより、外部入力信号ＶIN1,ＶIN2の振幅に比例したパルス幅のＰＷＭ信号がＰＷＭ変調回路(19,44)から出力される。ＰＷＭ変調回路(19,44)のＰＷＭ信号は負側及び正側デッドタイム形成回路(20,21;45,46)にそれぞれ入力され、デッドタイム、即ち第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)が共にオフとなる期間が付加される。負側デッドタイム形成回路(20,45)によりデッドタイムが付加されたＰＷＭ信号は、負側駆動回路(24,49)を介して第２の制御用ＭＯＳ-ＦＥＴ(11,36)のゲートに付与され、第２の制御用ＭＯＳ-ＦＥＴ(11,36)がオン・オフ駆動される。一方、正側デッドタイム形成回路(21,46)によりデッドタイムが付加されたＰＷＭ信号は、反転器(22,47)、レベルシフト回路(23,48)及び正側駆動回路(25,50)を介して第１の制御用ＭＯＳ-ＦＥＴ(10,35)のゲートに付与され、第１の制御用ＭＯＳ-ＦＥＴ(10,35)がオン・オフ駆動される。これにより、マイクロフォン或いはＣＤプレーヤー等からの外部入力信号ＶIN1,ＶIN2に基づいてパルス幅が変化するＰＷＭ信号により、第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)が交互にオン・オフ駆動され、第１の制御用ＭＯＳ-ＦＥＴ(10,35)と第２の制御用ＭＯＳ-ＦＥＴ(11,36)との接続点からパルス幅変調された交流パルス信号ＶP1,ＶP2が発生する。第１の制御用ＭＯＳ-ＦＥＴ(10,35)と第２の制御用ＭＯＳ-ＦＥＴ(11,36)との接続点に発生した交流パルス信号ＶP1,ＶP2は、チョークコイル(13,38)及びフィルタコンデンサ(14,39)で構成された低域フィルタ回路により可聴周波数以上の高調波信号が除去されて外部入力信号ＶIN1,ＶIN2に比例する交流信号に変換され、スピーカ(15,40)が駆動される。
【０００７】
また、例えば下記の特許文献１には、直流電圧をインバータによりパルス交流電圧に変換し且つ半波整流器を介してスイッチに供給し、音声等のオーディオ信号を２値状態変調器によりパルス信号に変換し、このパルス信号によりスイッチをオン・オフしてパルス交流電圧をパルス密度変調し、フィルタによりスイッチの出力信号の帯域を制限して電力増幅されたオーディオ信号に復調し、出力端子を介して負荷に供給する電力増幅器が開示されている。この電力増幅器では、インバータの出力電圧を一旦直流電圧に変換する必要がないため、平滑コンデンサが不要となり、電力変換効率が高くなると共に、インバータの出力電圧の変化を正弦波状に変化させるので、ノイズの発生が少ない利点がある。
【０００８】
【特許文献１】特開平８−２３２４１号公報（第１２頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図１０に示す従来の電力変換装置では、商用交流電源(1a)の交流電圧Ｅをスイッチング電源部の主ＭＯＳ-ＦＥＴ(4)のオン・オフによって、トランス(9)を介して正負の直流電圧に変換し、正負の直流電圧を再度電力増幅部の各制御用ＭＯＳ-ＦＥＴ(10,11;35,36)のオン・オフにより、マイクロフォン或いはＣＤプレーヤー等から入力される外部入力信号ＶIN1,ＶIN2に同期してパルス幅変調された数百kHzの交流パルス信号ＶP1,ＶP2に変換した後に、低域フィルタ回路を介してスピーカ(15,40)に外部入力信号ＶIN1,ＶIN2と相似な波形の交流信号を供給し、増幅された音声信号を再現する。したがって、二段階に亘る高周波スイッチング動作を必要とするため、スイッチングノイズが増加すると共に、スイッチング電源部の出力段に接続された正側出力整流ダイオード(26)及び負側出力整流ダイオード(28)の発熱により電力損失が発生し、電力変換効率が低下する欠点があった。また、トランス(9)の２次巻線(9b)に正側出力整流ダイオード(26)と正側出力平滑コンデンサ(27)及び負側出力整流ダイオード(28)と負側出力平滑コンデンサ(29)から成る２組の整流平滑回路を接続して正及び負の直流電圧を得るため、回路構成が複雑となる欠点があった。
【００１０】
上記の特許文献１では、インバータから出力されるパルス交流電圧を直接スイッチによりオン・オフするため、平滑コンデンサは不要になるが、半波整流器は必要であるため、図１０の場合と同様に電力変換効率が低下する欠点があった。また、オーディオ信号に復調するためにチョークコイルとコンデンサから成るフィルタをスイッチの出力側とスピーカ等の負荷との間に挿入する必要があるため、回路構成の簡素化が制限される欠点があった。
【００１１】
そこで、本発明では、回路構成が簡素で且つ電力変換効率を向上することが可能な電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明による電力変換装置は、直流電源(1)に直列に接続された少なくとも２つの主スイッチング素子(4,5)と、主スイッチング素子(4,5)に並列に且つ直流電源(1)に直列に接続された少なくとも２つのコンデンサ(3a,3b)又は２つの副スイッチング素子(4a,5a)とを有する発振回路(2)と、主スイッチング素子(4,5)の接続点と２つのコンデンサ(3a,3b)又は２つの副スイッチング素子(4a,5a)との接続点との間に接続されたトランス(9)の１次巻線(9a)と、トランス(9)の２次巻線(9b,9c)の一端及び他端と負荷(15,40)との間にそれぞれ接続された第１の制御用スイッチング素子(10,35)と第２の制御用スイッチング素子(11,36)との出力回路(12,37)と、発振回路(2)を構成する各スイッチング素子(4,5,4a,5a)のオン・オフによりトランス(9)の２次巻線(9b,9c)に発生する交流電圧の極性を検出して検出信号を発生する極性検出回路(51)と、極性検出回路(51)の検出信号により第１の制御用スイッチング素子(10,35)と第２の制御用スイッチング素子(11,36)をオン・オフ制御する駆動回路(24,25;49,50)と、出力回路(12,37)中に接続されたチョークコイル(13,38)と、負荷(15,40)に対して並列に接続されたフィルタコンデンサ(14,39)と、外部入力信号の電圧(ＶIN1,ＶIN2)と負荷(15,40)の印加電圧(ＶO1,ＶO2)との電位差信号を出力する出力誤差増幅器(18,43)と、出力誤差増幅器(18,43)から出力される電位差信号によりパルス幅又はパルス密度が変化するパルス変調信号を形成するパルス変調回路(19,44)と、パルス変調回路(19,44)のパルス変調信号の電圧レベル及び極性検出回路(51)の検出信号の電圧レベルが共に第１の電圧レベルのときに第１の制御用スイッチング素子(10,35)をオン駆動し、パルス変調回路(19,44)のパルス変調信号の電圧レベル及び極性検出回路(51)の検出信号の電圧レベルが共に第２の電圧レベルのときに第２の制御用スイッチング素子(11,36)をオン駆動する信号切換回路(60,65)とを備え、第１及び第２の制御用スイッチング素子(10,35;11,36)を交互にオン・オフすることにより、トランス(9)の２次巻線(9b,9c)からチョークコイル(13,38)及びフィルタコンデンサ(14,39)を介して負荷(15,40)に外部入力信号と相似な電圧波形を有する交流電力を供給する。
また、本発明の他の電力変換装置は、直流電源(1)に対して並列に接続された２組の主スイッチング素子(4,5)とトランス(9)の１次巻線(9a)との直列回路を有し且つ２つの１次巻線(9a)の一端同士が接続された発振回路(2)と、トランス(9)の２次巻線(9b,9c)の一端及び他端と負荷(15,40)との間にそれぞれ接続された第１の制御用スイッチング素子(10,35)と第２の制御用スイッチング素子(11,36)との出力回路(12,37)と、発振回路(2)を構成する各スイッチング素子(4,5)のオン・オフによりトランス(9)の２次巻線(9b,9c)に発生する交流電圧の極性を検出して検出信号を発生する極性検出回路(51)と、極性検出回路(51)の検出信号により第１の制御用スイッチング素子(10,35)と第２の制御用スイッチング素子(11,36)をオン・オフ制御する駆動回路(24,25;49,50)と、出力回路(12,37)中に接続されたチョークコイル(13,38)と、負荷(15,40)に対して並列に接続されたフィルタコンデンサ(14,39)と、外部入力信号の電圧(ＶIN1,ＶIN2)と負荷(15,40)の印加電圧(ＶO1,ＶO2)との電位差信号を出力する出力誤差増幅器(18,43)と、出力誤差増幅器(18,43)から出力される電位差信号によりパルス幅又はパルス密度が変化するパルス変調信号を形成するパルス変調回路(19,44)と、パルス変調回路(19,44)のパルス変調信号の電圧レベル及び極性検出回路(51)の検出信号の電圧レベルが共に第１の電圧レベルのときに第１の制御用スイッチング素子(10,35)をオン駆動し、パルス変調回路(19,44)のパルス変調信号の電圧レベル及び極性検出回路(51)の検出信号の電圧レベルが共に第２の電圧レベルのときに第２の制御用スイッチング素子(11,36)をオン駆動する信号切換回路(60,65)とを備え、第１及び第２の制御用スイッチング素子(10,35;11,36)を交互にオン・オフすることにより、トランス(9)の２次巻線(9b,9c)からチョークコイル(13,38)及びフィルタコンデンサ(14,39)を介して負荷(15,40)に外部入力信号と相似な電圧波形を有する交流電力を供給する。
また、本発明の更なる他の電力変換装置は、直流電源(1)に直列に接続された少なくとも２つの主スイッチング素子(4,5)と、主スイッチング素子(4,5)に並列に且つ直流電源(1)に直列に接続された少なくとも２つのコンデンサ(3a,3b)又は２つの副スイッチング素子(4a,5a)とを有する発振回路(2)と、主スイッチング素子(4,5)の接続点と２つのコンデンサ(3a,3b)又は２つの副スイッチング素子(4a,5a)との接続点との間に接続されたトランス(9)の１次巻線(9a)と、トランス(9)の２次巻線(9b,9c)の一端及び他端と負荷(15,40)との間にそれぞれ接続された第１の制御用スイッチング素子(10,35)と第２の制御用スイッチング素子(11,36)との出力回路(12,37)と、発振回路(2)を構成する各スイッチング素子(4,5)のオン・オフによりトランス(9)の２次巻線(9b,9c)に発生する交流電圧の極性を検出して検出信号を発生する極性検出回路(51)と、極性検出回路(51)の検出信号により第１の制御用スイッチング素子(10,35)と第２の制御用スイッチング素子(11,36)をオン・オフ制御する駆動回路(24,25,49,50)と、出力回路(12,37)中に接続されたチョークコイル(13,38)と、負荷(15,40)に対して並列に接続されたフィルタコンデンサ(14,39)と、外部入力信号の電圧(ＶIN1,ＶIN2)と負荷(15,40)の印加電圧(ＶO1,ＶO2)との電位差信号を出力する出力誤差増幅器(18,43)と、出力誤差増幅器(18,43)から出力される電位差信号によりパルス幅又はパルス密度が変化するパルス変調信号を形成するパルス変調回路(19,44)と、パルス変調回路(19,44)のパルス変調信号の電圧レベルが第１の電圧レベルで且つ極性検出回路(51)の検出信号の電圧レベルが第２の電圧レベルのときに第１の制御用スイッチング素子(10,35)をオン駆動し、パルス変調回路(19,44)のパルス変調信号の電圧レベルが第２の電圧レベルで且つ極性検出回路(51)の検出信号の電圧レベルが第１の電圧レベルのときに第２の制御用スイッチング素子(11,36)をオン駆動する信号切換回路(60,65)とを備え、第１及び第２の制御用スイッチング素子(10,35;11,36)を交互にオン・オフすることにより、トランス(9)の２次巻線(9b,9c)からチョークコイル(13,38)及びフィルタコンデンサ(14,39)を介して負荷(15,40)に外部入力信号と相似な電圧波形を有する交流電力を供給する。
また、本発明の更なる他の電力変換装置は、直流電源(1)に対して並列に接続された２組の主スイッチング素子(4,5)とトランス(9)の１次巻線(9a)との直列回路を有し且つ２つの１次巻線(9a)の一端同士が接続された発振回路(2)と、トランス(9)の２次巻線(9b,9c)の一端及び他端と負荷(15,40)との間にそれぞれ接続された第１の制御用スイッチング素子(10,35)と第２の制御用スイッチング素子(11,36)との出力回路(12,37)と、発振回路(2)を構成する各スイッチング素子(4,5)のオン・オフによりトランス(9)の２次巻線(9b,9c)に発生する交流電圧の極性を検出して検出信号を発生する極性検出回路(51)と、極性検出回路(51)の検出信号により第１の制御用スイッチング素子(10,35)と第２の制御用スイッチング素子(11,36)をオン・オフ制御する駆動回路(24,25;49,50)と、出力回路(12,37)中に接続されたチョークコイル(13,38)と、負荷(15,40)に対して並列に接続されたフィルタコンデンサ(14,39)と、外部入力信号の電圧(ＶIN1,ＶIN2)と負荷(15,40)の印加電圧(ＶO1,ＶO2)との電位差信号を出力する出力誤差増幅器(18,43)と、出力誤差増幅器(18,43)から出力される電位差信号によりパルス幅又はパルス密度が変化するパルス変調信号を形成するパルス変調回路(19,44)と、パルス変調回路(19,44)のパルス変調信号の電圧レベルが第１の電圧レベルで且つ極性検出回路(51)の検出信号の電圧レベルが第２の電圧レベルのときに第１の制御用スイッチング素子(10,35)をオン駆動し、パルス変調回路(19,44)のパルス変調信号の電圧レベルが第２の電圧レベルで且つ極性検出回路(51)の検出信号の電圧レベルが第１の電圧レベルのときに第２の制御用スイッチング素子(11,36)をオン駆動する信号切換回路(60,65)とを備え、第１及び第２の制御用スイッチング素子(10,35;11,36)を交互にオン・オフすることにより、トランス(9)の２次巻線(9b,9c)からチョークコイル(13,38)及びフィルタコンデンサ(14,39)を介して負荷(15,40)に外部入力信号と相似な電圧波形を有する交流電力を供給する。
【００１３】
発振回路(2)を構成する各スイッチング素子(4,5,4a,5a)のオン・オフにより、トランス(9)の２次巻線(9b,9c)に交流電圧が直接誘起されるので、トランス(9)の２次巻線(9b,9c)にインバータ回路（直流−交流変換回路）を設ける必要がなく、回路構成の簡素化を図ることができる。また、トランス(9)の２次巻線(9b,9c)に発生する交流電圧の極性を極性検出回路(51)により検出して、極性検出回路(51)から出力される検出信号により駆動回路(25,24;50,49)を介して第１の制御用スイッチング素子(10,35)と第２の制御用スイッチング素子(11,36)をオン・オフ制御することにより、２次巻線(9b,9c)から負荷(15,40)に供給される交流電力を効率よく制御できるので、電力変換効率を向上することが可能となる。
【発明の効果】
【００１４】
本発明では、スイッチング電源部のトランスの２次巻線にインバータ回路を設ける必要がなく、回路構成の簡素化を図ることができるので、低廉な電力変換装置の実現が可能となる。また、トランスの２次巻線に発生する交流電圧に同期して第１及び第２の制御用スイッチング素子をオン・オフ制御することにより、２次巻線から負荷に供給される交流電力を効率よく制御できるので、簡素な回路構成で高効率の電力変換装置を実現することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明による電力変換装置の実施の形態を図１〜図９に基づいて説明する。但し、これらの図面では、図１０に示す箇所と実質的に同一の部分には同一の符号を付し、その説明を省略する。
【００１６】
本発明の実施の形態の電力変換装置は、図１に示すように、商用交流電源(1a)に接続された整流ブリッジ回路(1b)から成る直流電源(1)に直列に接続された２つの主スイッチング素子としての第１及び第２の主ＭＯＳ-ＦＥＴ(4,5)と、第１及び第２の主ＭＯＳ-ＦＥＴ(4,5)に並列に且つ直流電源(1)に直列に接続された２つのコンデンサ(3a,3b)とを有する発振回路(2)と、第１及び第２の主ＭＯＳ-ＦＥＴ(4,5)の接続点と２つのコンデンサ(3a,3b)の接続点との間に接続されたトランス(9)の１次巻線(9a)と、第１及び第２の主ＭＯＳ-ＦＥＴ(4,5)を交互にオン・オフ駆動する駆動パルス信号を発生する主制御回路(6)と、主制御回路(6)の電源入力端子(VCC)に駆動用の直流電圧ＶCCを供給する補助電源(7)とを備え、第１及び第２の主ＭＯＳ-ＦＥＴ(4,5)を交互にオン・オフ駆動してトランス(9)の第１及び第２の２次巻線(9b,9c)から矩形波の交流電圧を発生するスイッチング電源部を有する。なお、本実施の形態では、主制御回路(6)の帰還信号入力端子(FB)に接続されたデューティ比制御用抵抗(8)の抵抗値を適宜選択することによって、第１及び第２の主ＭＯＳ-ＦＥＴ(4,5)を５０％のデューティ比で交互にオン・オフ駆動する。
【００１７】
スイッチング電源部の出力側には、下記の構成を有する電力増幅部が２組設けられ、それぞれの電力増幅部は、トランス(9)の第１及び第２の２次巻線(9b,9c)の各々の上端及び下端と負荷としてのスピーカ(15,40)との間にそれぞれ接続された第１の制御用スイッチング素子としての第１の制御用ＭＯＳ-ＦＥＴ(10,35)と第２の制御用スイッチング素子としての第２の制御用ＭＯＳ-ＦＥＴ(11,36)との出力回路としての電力制御回路(12,37)と、トランス(9)の第１及び第２の２次巻線(9b,9c)と第１の制御用ＭＯＳ-ＦＥＴ(10,35)との間に接続されたチョークコイル(13,38)と、スピーカ(15,40)に対して並列に接続されたフィルタコンデンサ(14,39)と、発振回路(2)内の第１及び第２の主ＭＯＳ-ＦＥＴ(4,5)のオン・オフによりトランス(9)の検出用２次巻線(9d)に発生する交流電圧の極性を検出して検出信号を発生する極性検出回路(51)と、極性検出回路(51)の出力信号に同期する三角波信号を発生する三角波発振回路(55)と、フィルタコンデンサ(14,39)の上端と２次側接地端子との間に接続された出力分圧抵抗(16,17;41,42)と、外部入力信号ＶIN1,ＶIN2の電圧と出力分圧抵抗(16,17;41,42)の分圧点の電圧ＶO1,ＶO2との電位差信号を発生する出力誤差増幅器(18,43)と、出力誤差増幅器(18,43)の電位差信号の電圧と三角波発振回路(55)の三角波信号の電圧との比較出力によりパルス幅が変化するＰＷＭ（パルス幅変調）信号を発生するパルス変調回路としてのＰＷＭ変調回路(19,44)と、ＰＷＭ変調回路(19,44)のＰＷＭ信号の電圧レベル及び極性検出回路(51)の検出信号の電圧レベルが共に高い電圧(Ｈ)レベルのときに第１の制御用ＭＯＳ-ＦＥＴ(10,35)をオン駆動し、ＰＷＭ変調回路(19,44)のＰＷＭ信号の電圧レベル及び極性検出回路(51)の検出信号の電圧レベルが共に低い電圧(Ｌ)レベルのときに第２の制御用ＭＯＳ-ＦＥＴ(11,36)をオン駆動する出力信号を発生する信号切換回路(60,65)と、信号切換回路(60,65)の出力信号の電圧レベルを第１の制御用ＭＯＳ-ＦＥＴ(10,35)のソース電位分だけ高い方へ移動するレベルシフト回路(23,48)と、信号切換回路(60,65)の出力信号により第２の制御用ＭＯＳ-ＦＥＴ(11,36)をオン・オフ駆動する負側駆動回路(24,49)と、レベルシフト回路(23,48)の出力信号により第１の制御用ＭＯＳ-ＦＥＴ(10,35)をオン・オフ駆動する正側駆動回路(25,50)とを備え、第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)を交互にオン・オフすることにより、トランス(9)の各２次巻線(9b,9c)からチョークコイル(13,38)及びフィルタコンデンサ(14,39)を介してスピーカ(15,40)に外部入力信号ＶIN1,ＶIN2と相似な電圧波形を有する交流電力を供給する。第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)のドレイン−ソース間には、それぞれ逆並列に第１及び第２の寄生ダイオード(10a,11a;35a,36a)が接続される。チョークコイル(13,38)及びフィルタコンデンサ(14,39)は、可聴周波数帯域の正弦波信号のみを通過させる低域フィルタ回路を構成する。また、本実施の形態では、例えば図示しないマイクロフォン或いはＣＤプレーヤー等から出力される音声出力信号を外部入力信号ＶIN1,ＶIN2として、それぞれ出力誤差増幅器(18,43)の非反転入力端子(+)に入力する。
【００１８】
図２に示すように、極性検出回路(51)は、アノードがトランス(9)の検出用２次巻線(9d)の上端に接続されたダイオード(52)と、一端がダイオード(52)のカソードに接続され且つ他端が検出用２次巻線(9d)の下端に接続された抵抗(53)と、ダイオード(52)のカソードと抵抗(53)との接続点に接続されたバッファ（緩衝）増幅器(54)とから構成される。即ち、トランス(9)の検出用２次巻線(9d)の上端の電圧が正で下端が負のときは、ダイオード(52)が順方向にバイアスされて抵抗(53)の両端に正極性の電圧が発生するため、バッファ増幅器(54)から高い電圧(Ｈ)レベルの検出信号が発生する。前記とは逆に、トランス(9)の検出用２次巻線(9d)の上端の電圧が負で下端が正のときは、ダイオード(52)が逆方向にバイアスされて抵抗(53)の両端に負極性の電圧が発生するため、バッファ増幅器(54)から低い電圧(Ｌ)レベルの検出信号が発生する。三角波発振回路(55)は、極性検出回路(51)内のバッファ増幅器(54)に接続されたバッファ増幅器(56)と、一端がバッファ増幅器(56)に接続された積分抵抗(57)と、積分抵抗(57)の他端と２次側接地端子との間に接続された積分コンデンサ(58)とから構成される。即ち、極性検出回路(51)からバッファ増幅器(56)に高い電圧(Ｈ)レベルの検出信号が入力されたときは、積分抵抗(57)を介して積分コンデンサ(58)が充電されるため、図３(Ｂ)に示すように積分コンデンサ(58)の両端に右上がりの電圧が発生する。前記とは逆に、極性検出回路(51)からバッファ増幅器(56)に低い電圧(Ｌ)レベルの検出信号が入力されたときは、積分抵抗(57)を介して積分コンデンサ(58)が放電されるため、図３(Ｂ)に示すように積分コンデンサ(58)の両端に右下がりの電圧が発生する。これにより、図３(Ｂ)に示すように、三角波発振回路(55)から極性検出回路(51)の出力信号に同期する三角波信号が発生する。ＰＷＭ変調回路(19)は、非反転入力端子(+)が出力誤差増幅器(18)の出力端子に接続され且つ反転入力端子(-)が三角波発振回路(55)の積分抵抗(57)と積分コンデンサ(58)との接続点に接続されたＰＷＭコンパレータ(59)から成り、図３(Ｂ)の太い破線で示す出力誤差増幅器(18)の出力信号の電圧ＶIN1−ＶO1と図３(Ｂ)の太い実線で示す三角波発振回路(55)の三角波信号の電圧とを比較して、図３(Ｃ)に示すように外部入力信号ＶIN1の振幅に比例してパルス幅が変化するＰＷＭ信号を発生する。信号切換回路(60)は、一方の入力端子がＰＷＭコンパレータ(59)の出力端子に接続され且つ他方の入力端子が極性検出回路(51)のバッファ増幅器(54)に接続されてレベルシフト回路(23)に出力信号を送出する正側ＡＮＤゲート(61)と、一方の入力端子が反転器(62)を介してＰＷＭコンパレータ(59)の出力端子に接続され且つ他方の入力端子が反転器(63)を介して極性検出回路(51)のバッファ増幅器(54)に接続されて負側駆動回路(24)に出力信号を送出する負側ＡＮＤゲート(64)とから構成される。このため、ＰＷＭコンパレータ(59)及び極性検出回路(51)の出力信号の電圧レベルが共に高い電圧(Ｈ)レベルのときは、図３(Ｄ)に示すように正側ＡＮＤゲート(61)から高い電圧(Ｈ)レベルの出力信号が発生し、レベルシフト回路(23)及び正側駆動回路(25)を介して第１の制御用ＭＯＳ-ＦＥＴ(10)をオンする。また、ＰＷＭコンパレータ(59)及び極性検出回路(51)の出力信号の電圧レベルが共に低い電圧(Ｌ)レベルのときは、図３(Ｅ)に示すように負側ＡＮＤゲート(64)から高い電圧(Ｈ)レベルの出力信号が発生し、負側駆動回路(24)を介して第２の制御用ＭＯＳ-ＦＥＴ(11)をオンする。詳細な図示は省略するが、レベルシフト回路(23,48)は昇圧コンデンサを有するチャージポンプ回路又はブートストラップ回路等で構成され、負側及び正側駆動回路(24,25;49,50)は複数のトランジスタ等から構成される。なお、図示及び説明は省略するが、トランス(9)の第２の２次巻線(9c)側に設けられたＰＷＭ変調回路(44)及び信号切換回路(65)も図２と同様の回路構成を有し、前記と同様の動作が行われる。
【００１９】
次に、図１に示す実施の形態の電力変換装置の動作について説明する。商用交流電源(1a)の交流電圧Ｅは、整流ブリッジ回路(1b)により全波整流され、２つのコンデンサ(3a,3b)により平滑化されて直流電圧に変換される。主制御回路(6)から第１及び第２の主ＭＯＳ-ＦＥＴ(4,5)の各ゲートに駆動パルス信号を付与して第１及び第２の主ＭＯＳ-ＦＥＴ(4,5)を５０％のデューティ比で交互にオン・オフ駆動すると、トランス(9)の１次巻線(9a)に矩形波の交流電圧が印加される。ここで、第１の主ＭＯＳ-ＦＥＴ(4)がオフで且つ第２の主ＭＯＳ-ＦＥＴ(5)がオンのときは、コンデンサ(3a)の電圧によって、コンデンサ(3a)→第２の主ＭＯＳ-ＦＥＴ(5)→トランス(9)の１次巻線(9a)→コンデンサ(3a)の経路で電流が流れ、トランス(9)の１次巻線(9a)にコンデンサ(3a)の電圧が印加される。また、第１の主ＭＯＳ-ＦＥＴ(4)がオンで且つ第２の主ＭＯＳ-ＦＥＴ(5)がオフのときは、コンデンサ(3b)の電圧によって、コンデンサ(3b)→トランス(9)の１次巻線(9a)→第１の主ＭＯＳ-ＦＥＴ(4)→コンデンサ(3b)の経路で電流が流れ、コンデンサ(3b)の電圧がトランス(9)の１次巻線(9a)に先程とは逆方向に印加される。これにより、トランス(9)の第１及び第２の２次巻線(9b,9c)に１次巻線(9a)と各２次巻線(9b,9c)との巻数比で決まる矩形波の交流電圧が誘起される。これと同時に、図３(Ａ)に示すように、トランス(9)の検出用２次巻線(2d)に前記と同様の矩形波の交流電圧が誘起される。
【００２０】
トランス(9)の第１及び第２の２次巻線(9b,9c)に誘起された矩形波の交流電圧の極性に同期して第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)を交互にオン・オフ駆動すると、チョークコイル(13,38)及びフィルタコンデンサ(14,39)を介してスピーカ(15,40)に交流電圧が印加される。スピーカ(15,40)に印加された交流電圧は出力分圧抵抗(16,17;41,42)により分圧され、その分圧点に発生する電圧ＶO1,ＶO2が出力誤差増幅器(18,43)の反転入力端子(-)に入力される。出力誤差増幅器(18,43)は、非反転入力端子(+)に入力される外部入力信号ＶIN1,ＶIN2の電圧と反転入力端子(-)に入力される出力分圧抵抗(16,17;41,42)の分圧点の電圧ＶO1,ＶO2との電位差信号を出力する。
【００２１】
一方、トランス(9)の検出用２次巻線(2d)に誘起された矩形波の交流電圧は、極性検出回路(51)に入力され、検出用２次巻線(9d)の上端の電圧が正で下端が負のときは極性検出回路(51)から高い電圧(Ｈ)レベルの検出信号が出力され、検出用２次巻線(9d)の上端の電圧が負で下端が正のときは極性検出回路(51)から低い電圧(Ｌ)レベルの検出信号が出力される。極性検出回路(51)の検出信号は三角波発振回路(55)に入力され、図３(Ｂ)の太い実線で示すように極性検出回路(51)の出力信号に同期する三角波信号が三角波発振回路(55)から出力される。三角波発振回路(55)の三角波信号は、ＰＷＭ変調回路(19,44)を構成するＰＷＭコンパレータ(59)の反転入力端子(-)に入力され、非反転入力端子(+)に入力される図３(Ｂ)の太い破線で示す出力誤差増幅器(18,43)の出力信号と比較されて、図３(Ｃ)に示すように外部入力信号ＶIN1,ＶIN2の振幅に比例してパルス幅が変化するＰＷＭ信号がＰＷＭ変調回路(19,44)から出力される。ＰＷＭ変調回路(19,44)のＰＷＭ信号は、極性検出回路(51)の検出信号と共に信号切換回路(60,65)に入力され、トランス(9)の第１及び第２の２次巻線(9b,9c)の交流電圧の極性に同期して信号切換回路(60,65)から第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)の各ゲートに選択的に駆動パルス信号が付与される。即ち、極性検出回路(51)の検出信号の電圧レベル及びＰＷＭ変調回路(19,44)のＰＷＭ信号の電圧レベルが共に高い電圧(Ｈ)レベルのときは、信号切換回路(60,65)の正側ＡＮＤゲート(61)からレベルシフト回路(23,48)に図３(Ｄ)に示す出力信号が送出され、正側駆動回路(25,50)を介して第１の制御用ＭＯＳ-ＦＥＴ(10,35)がオン駆動される。第１の制御用ＭＯＳ-ＦＥＴ(10,35)がオンすると、トランス(9)の２次巻線(9b,9c)→チョークコイル(13,38)→第１の制御用ＭＯＳ-ＦＥＴ(10,35)→フィルタコンデンサ(14,39)及びスピーカ(15,40)→第２の寄生ダイオード(11a,36a)→トランス(9)の２次巻線(9b,9c)の経路で電流が流れる。前記とは逆に、極性検出回路(51)の検出信号の電圧レベル及びＰＷＭ変調回路(19,44)のＰＷＭ信号の電圧レベルが共に低い電圧(Ｌ)レベルのときは、信号切換回路(60,65)の負側ＡＮＤゲート(64)から負側駆動回路(24,49)に図３(Ｅ)に示す出力信号が送出され、第２の制御用ＭＯＳ-ＦＥＴ(11,36)がオン駆動される。第２の制御用ＭＯＳ-ＦＥＴ(11,36)がオンすると、トランス(9)の２次巻線(9b,9c)→第２の制御用ＭＯＳ-ＦＥＴ(11,36)→フィルタコンデンサ(14,39)及びスピーカ(15,40)→第１の寄生ダイオード(10a,35a)→チョークコイル(13,38)→トランス(9)の２次巻線(9b,9c)の経路で電流が流れる。また、極性検出回路(51)の検出信号の電圧レベル及びＰＷＭ変調回路(19,44)のＰＷＭ信号の電圧レベルの何れか一方が低い電圧(Ｌ)レベルのときは、図３(Ｄ)及び(Ｅ)に示すように、信号切換回路(60,65)の正側ＡＮＤゲート(61)及び負側ＡＮＤゲート(64)からは何も出力されず、第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)が共にオフとなる。したがって、チョークコイル(13,38)及びフィルタコンデンサ(14,39)から成る低域フィルタ回路が無い場合の第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)の出力波形は、図３(Ｆ)に示すような交流パルス波形となる。実際には、第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)を交互にオン・オフ駆動して得られる交流パルス信号は、チョークコイル(13,38)及びフィルタコンデンサ(14,39)から成る低域フィルタ回路により、可聴周波数以上の高調波信号が除去されて外部入力信号ＶIN1,ＶIN2に比例する交流信号に変換され、スピーカ(15,40)が駆動される。
【００２２】
本実施の形態では、発振回路(2)を構成する第１及び第２の主ＭＯＳ-ＦＥＴ(4,5)のオン・オフにより、トランス(9)の第１及び第２の２次巻線(9b,9c)に交流電圧が直接誘起されるので、トランス(9)の各２次巻線(9b,9c)にインバータ回路（直流−交流変換回路）を設ける必要がなく、回路構成の簡素化を図ることができる。また、トランス(9)の各２次巻線(9b,9c)に発生する交流電圧の極性を極性検出回路(51)により検出すると共に、ＰＷＭ変調回路(19,44)により外部入力信号ＶIN1,ＶIN2の電圧とスピーカ(15,40)の印加電圧との電位差信号に比例してパルス幅が変化するＰＷＭ信号を形成する。ＰＷＭ変調回路(19,44)のＰＷＭ信号は、極性検出回路(51)の検出信号と共に信号切換回路(60,65)に入力され、トランス(9)の各２次巻線(9b,9c)の交流電圧の極性に同期して信号切換回路(60,65)から正側及び負側駆動回路(25,24;50,49)を介して第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)の各ゲートに交互に駆動パルス信号が付与される。これにより、第１の制御用ＭＯＳ-ＦＥＴ(10,35)と第２の制御用ＭＯＳ-ＦＥＴ(11,36)が外部入力信号ＶIN1,ＶIN2に基づいてパルス幅変調されたＰＷＭ信号により交互にオン・オフ駆動され、トランス(9)の各２次巻線(9b,9c)からチョークコイル(13,38)及びフィルタコンデンサ(14,39)を介して外部入力信号ＶIN1,ＶIN2と相似な電圧波形を有する交流電力がスピーカ(15,40)に供給される。したがって、順方向電圧降下が比較的大きい整流器等を使用せずに外部入力信号ＶIN1,ＶIN2に比例した交流信号でスピーカ(15,40)を駆動できるので、電力増幅部での電力損失を低減することが可能となる。よって、順方向電圧降下が比較的小さいＭＯＳ-ＦＥＴで電力制御回路(12,37)を構成することにより、トランス(9)の各２次巻線(9b,9c)からスピーカ(15,40)に供給される交流電力を効率よく制御できるので、電力変換効率を向上することが可能となる。更に、出力誤差増幅器(18,43)から出力される外部入力信号ＶIN1,ＶIN2の電圧とスピーカ(15,40)に供給される交流信号の電圧との電位差信号によりパルス幅が変化するＰＷＭ信号を形成するため、例えば商用交流電源(1)の交流電圧Ｅの上昇に伴ってトランス(9)の第１及び第２の２次巻線(9b,9c)に発生する電圧が上昇すると、出力誤差増幅器(18,43)の出力電圧が減少してスピーカ(15,40)に印加される電圧が低下する。したがって、トランス(9)の第１及び第２の２次巻線(9b,9c)に発生する電圧が変化しても、スピーカ(15,40)に印加される電圧を外部入力信号ＶIN1,ＶIN2の振幅に追従させることができるので、トランス(9)の各２次巻線(9b,9c)に発生する電圧を安定化する手段が不要となる利点がある。
【００２３】
図１に示す実施の形態では、第１及び第２の主ＭＯＳ-ＦＥＴ(4,5)と２つのコンデンサ(3a,3b)によりハーフブリッジ型の発振回路(2)を構成したが、本発明の電力変換装置では、５０％のデューティ比の矩形波の交流電圧をトランス(9)の２次側に発生できればよいので、図４に示すように、整流ブリッジ回路(1b)の整流出力側に入力平滑コンデンサ(3)を接続し、２つのコンデンサ(3a,3b)の代わりに第１及び第２の副ＭＯＳ-ＦＥＴ(4a,5a)を接続してフルブリッジ型の発振回路(2)を構成してもよい。又は、図５に示すように、整流ブリッジ回路(1b)の整流出力側に入力平滑コンデンサ(3)を接続し、第１の主ＭＯＳ-ＦＥＴ(4)とトランス(9)の第１の１次巻線(9a)との直列回路及び第２の主ＭＯＳ-ＦＥＴ(5)とトランス(9)の第２の１次巻線(9f)との直列回路を入力平滑コンデンサ(3)に対して並列に接続すると共に、２つの１次巻線(9a,9f)の一端同士を接続してプッシュプル型の発振回路(2)を構成してもよい。図４及び図５に示す何れの実施の形態の場合でも、得られる作用及び効果は図１に示す実施の形態と略同様である。
【００２４】
また、図６に示すように、図２に示す三角波発振回路(55)内のバッファ増幅器(56)を反転器(66)に変更してもよい。図６に示す回路の場合、極性検出回路(51)から三角波発振回路(55)に高い電圧(Ｈ)レベルの検出信号が入力されたときは三角波発振回路(55)から図７(Ｂ)に示す右下がりの電圧が発生し、極性検出回路(51)から三角波発振回路(55)に低い電圧(Ｌ)レベルの検出信号が入力されたときは三角波発振回路(55)から図７(Ｂ)に示す右上がりの電圧が発生する。即ち、図２に示す三角波発振回路(55)から出力される三角波信号（図３(Ｂ)）とは逆位相の三角波信号（図７(Ｂ)）が図６に示す三角波発振回路(55)から出力される。これにより、図７(Ｃ)に示すＰＷＭ変調回路(19)の出力信号電圧の立ち上がりに同期して図７(Ｄ)に示す正側ＡＮＤゲート(61)の出力信号の電圧レベルが低い電圧(Ｌ)レベルから高い電圧(Ｈ)レベルに切り換えられ、図７(Ｃ)に示すＰＷＭ変調回路(19)の出力信号電圧の立ち下がりに同期して図７(Ｅ)に示す負側ＡＮＤゲート(64)の出力信号の電圧レベルが低い電圧(Ｌ)レベルから高い電圧(Ｈ)レベルに切り換えられる。同様に、図７(Ａ)に示すトランス(9)の検出用２次巻線(9d)の出力電圧の正から負への立ち下がりに同期して図７(Ｄ)に示す正側ＡＮＤゲート(61)の出力信号の電圧レベルが高い電圧(Ｈ)レベルから低い電圧(Ｌ)レベルに切り換えられ、図７(Ａ)に示すトランス(9)の検出用２次巻線(9d)の出力電圧の負から正への立ち上がりに同期して図７(Ｅ)に示す負側ＡＮＤゲート(64)の出力信号の電圧レベルが高い電圧(Ｈ)レベルから低い電圧(Ｌ)レベルに切り換えられる。このため、ＰＷＭ変調回路(19)の出力信号の電圧レベルの反転時に第１又は第２の制御用ＭＯＳ-ＦＥＴ(10,11)をオフからオンに切り換え、極性検出回路(51)の検出信号の電圧レベルの反転時に第１又は第２の制御用ＭＯＳ-ＦＥＴ(10,11)をオンからオフに切り換えることができる。したがって、図６に示す実施の形態では、第１又は第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)がオンからオフに切り換わるときにトランス(9)の各２次巻線(9b,9c,9d)の電圧の極性が反転するので、第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)のドレインからソースに印加される逆方向の電圧が発生しない。このため、第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)のターンオフ時に各制御用ＭＯＳ-ＦＥＴ(10,11;35,36)のドレイン端子に発生するサージ電圧を抑制できると共に、スイッチングノイズを低減することが可能となる。また、第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)のドレイン−ソース間に印加される逆方向の電圧が発生しないので、各制御用ＭＯＳ-ＦＥＴ(10,11;35,36)の寄生ダイオード(10a,11a;35a,36a)の１次降伏により発生する電力損失を抑制して電力変換効率を向上することができる。
【００２５】
また、図８に示すように、図２に示す信号切換回路(60)内の反転器(63)の接続位置を極性検出回路(51)内のバッファ増幅器(54)と信号切換回路(60)内の正側ＡＮＤゲート(61)の他方の入力端子との間に変更してもよい。図８に示す回路の場合、図９(Ｃ)に示すＰＷＭ変調回路(19)の出力信号電圧の立ち上がりに同期して図９(Ｄ)に示す正側ＡＮＤゲート(61)の出力信号の電圧レベルが低い電圧(Ｌ)レベルから高い電圧(Ｈ)レベルに切り換えられ、図９(Ｃ)に示すＰＷＭ変調回路(19)の出力信号電圧の立ち下がりに同期して図９(Ｅ)に示す負側ＡＮＤゲート(64)の出力信号の電圧レベルが低い電圧(Ｌ)レベルから高い電圧(Ｈ)レベルに切り換えられる。同様に、図９(Ａ)に示すトランス(9)の検出用２次巻線(9d)の出力電圧の負から正への立ち上がりに同期して図９(Ｄ)に示す正側ＡＮＤゲート(61)の出力信号の電圧レベルが高い電圧(Ｈ)レベルから低い電圧(Ｌ)レベルに切り換えられ、図９(Ａ)に示すトランス(9)の検出用２次巻線(9d)の出力電圧の正から負への立ち下がりに同期して図９(Ｅ)に示す負側ＡＮＤゲート(64)の出力信号の電圧レベルが高い電圧(Ｈ)レベルから低い電圧(Ｌ)レベルに切り換えられる。このため、ＰＷＭ変調回路(19)の出力信号の電圧レベルの反転時に第１又は第２の制御用ＭＯＳ-ＦＥＴ(10,11)をオフからオンに切り換え、極性検出回路(51)の検出信号の電圧レベルの反転時に第１又は第２の制御用ＭＯＳ-ＦＥＴ(10,11)をオンからオフに切り換えることができる。したがって、図８に示す実施の形態でも、第１又は第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)がオンからオフに切り換わるときにトランス(9)の各２次巻線(9b,9c,9d)の電圧の極性が反転するので、第１及び第２の制御用ＭＯＳ-ＦＥＴ(10,11;35,36)のドレインからソースに印加される逆方向の電圧が発生しない。よって、図８に示す実施の形態においても、図６に示す実施の形態と同様の作用及び効果が得られる。
【００２６】
本発明の実施態様は前記の各実施の形態に限定されず、更に種々の変更が可能である。例えば、上記の各実施の形態では、外部入力信号ＶIN1,ＶIN2の振幅に比例して出力するパルス信号のパルス幅を変化させるＰＷＭ変調回路(19,44)を使用したが、ΔΣ（デルタシグマ）変調器を用いてパルス密度変調（ＰＤＭ）を行ってもよい。また、トランス(9)の１次巻線(9a)と各２次巻線(9b,9c,9d)との磁気結合を疎結合とすることにより発生する漏洩インダクタンスを低域フィルタ回路を構成するチョークコイル(13,38)の代わりに使用してもよい。この場合は、別付けのチョークコイル(13,38)が不要となり、トランス(9)の漏洩インダクタンスとフィルタコンデンサ(14,39)により低域フィルタ回路を構成できるので、部品点数及び製造コストの低減と小型化が可能となる。また、上記の各実施の形態では、トランス(9)の第１及び第２の２次巻線(9b,9c)と第１の制御用ＭＯＳ-ＦＥＴ(10,35)との間にチョークコイル(13,38)を接続したが、チョークコイル(13,38)の接続位置はこれに限定されず、第１の制御用ＭＯＳ-ＦＥＴ(10,35)とフィルタコンデンサ(14,39)との間、トランス(9)の第１及び第２の２次巻線(9b,9c)と第２の制御用ＭＯＳ-ＦＥＴ(11,36)との間又は第２の制御用ＭＯＳ-ＦＥＴ(11,36)とフィルタコンデンサ(14,39)との間にチョークコイル(13,38)を接続してもよい。
【産業上の利用可能性】
【００２７】
本発明は、ステレオやラジオ等の音響機器、或いは携帯電話（ＰＨＳなど）等の通信機器で使用される低周波電力増幅器等に良好に適用できる。
【図面の簡単な説明】
【００２８】
【図１】本発明による電力変換装置の第１の実施の形態を示す電気回路図
【図２】図１の極性検出回路、三角波発振回路、ＰＷＭ変調回路及び信号切換回路の詳細を示す電気回路図
【図３】図１の回路動作時における各部の電圧を示す波形図
【図４】本発明による電力変換装置の第２の実施の形態を示す電気回路図
【図５】本発明による電力変換装置の第３の実施の形態を示す電気回路図
【図６】本発明による電力変換装置の第４の実施の形態を示す電気回路図
【図７】図６の回路動作時における各部の電圧を示す波形図
【図８】本発明による電力変換装置の第５の実施の形態を示す電気回路図
【図９】図８の回路動作時における各部の電圧を示す波形図
【図１０】従来の電力変換装置を示す電気回路図
【符号の説明】
【００２９】
(1)・・直流電源、  (1a)・・商用交流電源、  (1b)・・整流ブリッジ回路、  (2)・・発振回路、  (3)・・入力平滑コンデンサ、  (3a,3b)・・コンデンサ、  (4)・・第１の主ＭＯＳ-ＦＥＴ（主スイッチング素子）、  (5)・・第２の主ＭＯＳ-ＦＥＴ（主スイッチング素子）、  (4a)・・第１の副ＭＯＳ-ＦＥＴ（副スイッチング素子）、  (5a)・・第２の副ＭＯＳ-ＦＥＴ（副スイッチング素子）、  (6)・・主制御回路、  (7)・・補助電源、  (8)・・デューティ比制御用抵抗、  (9)・・トランス、  (9a)・・１次巻線、  (9b)・・第１の２次巻線、  (9c)・・第２の２次巻線、  (9d)・・検出用２次巻線、  (9e)・・中間タップ、  (9f)・・第２の１次巻線、  (10,35)・・第１の制御用ＭＯＳ-ＦＥＴ（第１の制御用スイッチング素子）、  (10a,35a)・・第１の寄生ダイオード、  (11,36)・・第２の制御用ＭＯＳ-ＦＥＴ（第２の制御用スイッチング素子）、  (11a,36a)・・第２の寄生ダイオード、  (12,37)・・電力制御回路（出力回路）、  (13,38)・・チョークコイル、  (14,39)・・フィルタコンデンサ、  (15,40)・・スピーカ（負荷）、  (16,17;41,42)・・出力分圧抵抗、  (18,43)・・出力誤差増幅器、  (19,44)・・ＰＷＭ変調回路（パルス変調回路）、  (20,45)・・負側デッドタイム形成回路、  (21,46)・・正側デッドタイム形成回路、  (22,47)・・反転器、  (23,48)・・レベルシフト回路、  (24,49)・・負側駆動回路、  (25,50)・・正側駆動回路、  (26)・・正側出力整流ダイオード、  (27)・・正側出力平滑コンデンサ、  (28)・・負側出力整流ダイオード、  (29)・・負側出力平滑コンデンサ、  (30,31)・・電圧検出用抵抗、  (32)・・基準電源、  (33)・・誤差増幅器、  (34)・・フォトカプラ、  (34a)・・発光部、  (34b)・・受光部、  (51)・・極性検出回路、  (52)・・ダイオード、  (53)・・抵抗、  (54,56)・・バッファ増幅器、  (55)・・三角波発振回路、  (57)・・積分抵抗、  (58)・・積分コンデンサ、  (59)・・ＰＷＭコンパレータ、  (60,65)・・信号切換回路、  (61)・・正側ＡＮＤゲート、  (62,63,66)・・反転器、  (64)・・負側ＡＮＤゲート
【図１】
0004735826.tif 000002
【図２】
0004735826.tif 000003
【図３】
0004735826.tif 000004
【図４】
0004735826.tif 000005
【図５】
0004735826.tif 000006
【図６】
0004735826.tif 000007
【図７】
0004735826.tif 000008
【図８】
0004735826.tif 000009
【図９】
0004735826.tif 000010
【図１０】
0004735826.tif 000011