(57)【特許請求の範囲】
【請求項１】
スキャン電極とサステイン電極とを含むプラズマディスプレイパネルの駆動方法であって、
第１サブフィールドのリセット期間に第１リセット信号を前記スキャン電極に供給する第１段階と、
第２サブフィールドのリセット期間に第２リセット信号を前記スキャン電極に供給する第２段階と、を含み、
前記第１リセット信号は、電圧が漸進的に高くなるセットアップ信号と、電圧が漸進的に低くなる第１セットダウン信号と、を含み、
前記第２リセット信号は、電圧が漸進的に高くなるセットアップ信号を含まず、電圧が漸進的に低くなる第２セットダウン信号を含み、
前記第２セットダウン信号の下限電圧は、前記第１セットダウン信号の下限電圧より低いことを特徴とする、プラズマディスプレイパネルの駆動方法。
【請求項２】
前記第１及び第２セットダウン信号は、
前記電圧が漸進的に低くなるランプ波形であることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記第２セットダウン信号の傾きは、前記第１セットダウン信号の傾きより大きいことを特徴とする、請求項１又は２に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記第１サブフィールドのアドレス期間の間、前記スキャン電極にスキャン電圧を供給すると共に、アドレス電極にデータ電圧を供給する段階と、
前記第１サブフィールドのサステイン期間の間、前記スキャン電極とサステイン電極に交互にサステイン電圧を供給する段階と、
前記第２サブフィールドのアドレス期間の間、前記スキャン電極にスキャン電圧を供給すると共に、前記アドレス電極にデータ電圧を供給する段階と、
前記第２サブフィールドのサステイン期間の間、前記スキャン電極と前記サステイン電極に交互にサステイン電圧を供給する段階と、
をさらに含むことを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第２サブフィールドの前記アドレス期間に前記スキャン電極に供給されるスキャン電圧は、前記第１サブフィールドの前記アドレス期間に前記スキャン電極に供給されるスキャン電圧より低いことを特徴とする、請求項４に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記第１サブフィールドにおいて、前記スキャン電極に前記第１セットダウン信号が供給される間、前記サステイン電極に第１バイアス電圧を供給する段階と、
前記第１サブフィールドのアドレス期間の間、前記サステイン電極に前記第１バイアス電圧より低い第２バイアス電圧を供給する段階と、
前記第２サブフィールドにおいて、前記スキャン電極に前記第２セットダウン信号が供給される間、前記サステイン電極に前記第１バイアス電圧より低い第３バイアス電圧を供給する段階と、
前記第２サブフィールドのアドレス期間の間、前記サステイン電極に前記第２バイアス電圧より高い第４バイアス電圧を供給する段階と、
をさらに含むことを特徴とする、請求項１又は４に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
スキャン電極とサステイン電極とを含むプラズマディスプレイパネルの駆動装置であって、
第１サブフィールドのリセット期間に第１リセット信号を前記スキャン電極に供給する第１初期化駆動部と、
第２サブフィールドのリセット期間に第２リセット信号を前記スキャン電極に供給する第２初期化駆動部と、を備え、
前記第１リセット信号は、電圧が漸進的に高くなるセットアップ信号と、電圧が漸進的に低くなる第１セットダウン信号と、を含み、
前記第２リセット信号は、電圧が漸進的に高くなるセットアップ信号を含まず、電圧が漸進的に低くなる第２セットダウン信号を含み、
前記第２セットダウン信号の下限電圧は、前記第１セットダウン信号の下限電圧より低いことを特徴とする、プラズマディスプレイパネルの駆動装置。
【請求項８】
前記第１及び第２セットダウン信号は、
前記電圧が漸進的に低くなるランプ波形であることを特徴とする、請求項７に記載のプラズマディスプレイパネルの駆動装置。
【請求項９】
前記第２セットダウン信号の傾きは、前記第１セットダウン信号の傾きより大きいことを特徴とする、請求項７又は８に記載のプラズマディスプレイパネルの駆動装置。
【請求項１０】
前記第１サブフィールドのアドレス期間の間、前記スキャン電極にスキャン電圧を供給すると共にアドレス電極にデータ電圧を供給して、前記第２サブフィールドのアドレス期間の間、前記スキャン電極にスキャン電圧を供給すると共に前記アドレス電極にデータ電圧を供給するアドレス駆動部と、
前記第１サブフィールドと前記第２サブフィールドのそれぞれにおいて、サステイン期間の間、前記スキャン電極とサステイン電極に交互にサステイン電圧を供給するサステイン駆動部と、
をさらに備えることを特徴とする、請求項７に記載のプラズマディスプレイパネルの駆動装置。
【請求項１１】
前記サステイン駆動部は、
前記第１サブフィールドと前記第２サブフィールドにおいて、前記リセット期間の一部期間と前記アドレス期間の間、前記サステイン電極にバイアス電圧を供給することを特徴とする、請求項１０に記載のプラズマディスプレイパネルの駆動装置。
【請求項１２】
前記サステイン駆動部は、
前記第１サブフィールドにおいて、前記スキャン電極に前記第１セットダウン信号が供給される間、前記サステイン電極に第１バイアス電圧を供給し、
前記第１サブフィールドのアドレス期間の間、前記サステイン電極に前記第１バイアス電圧より低い第２バイアス電圧を供給し、
前記第２サブフィールドにおいて、前記スキャン電極に前記第２セットダウン信号が供給される間、前記サステイン電極に前記第１バイアス電圧より低い第３バイアス電圧を供給し、
前記第２サブフィールドのアドレス期間の間、前記サステイン電極に前記第２バイアス電圧より高い第４バイアス電圧を供給することを特徴とする、請求項１０又は１１に記載のプラズマディスプレイパネルの駆動装置。
【請求項１３】
前記第２サブフィールドの前記アドレス期間に前記スキャン電極に供給されるスキャン電圧は、前記第１サブフィールドの前記アドレス期間に前記スキャン電極に供給されるスキャン電圧より低いことを特徴とする、請求項１０に記載のプラズマディスプレイパネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルに関し、特に、駆動マージンを大きくして、コントラストを向上させることができるプラズマディスプレイパネルの駆動方法及び駆動装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ：以下、「ＰＤＰ」と称する）は、Ｈｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅ等の不活性混合ガスが放電する時に発生する紫外線が蛍光体を発光させることによって画像を表示するようになる。このようなＰＤＰは、薄膜化と大型化が容易だけではなく、最近の技術開発によって画質が向上している。
【０００３】
図１を参照すれば、従来の３電極交流面放電型ＰＤＰは、スキャン電極Ｙ１〜Ｙｎ及びサステイン電極Ｚと、スキャン電極Ｙ１〜Ｙｎ及びサステイン電極Ｚと直交するアドレス電極Ｘ１〜Ｘｍを備える。
【０００４】
スキャン電極Ｙ１〜Ｙｎと、サステイン電極Ｚと、アドレス電極Ｘ１〜Ｘｍとの交差部には、Ｒ、Ｇ及びＢの何れか一つを表示するためのセル１が形成される。スキャン電極Ｙ１〜Ｙｎ及びサステイン電極Ｚは、図示しない上部基板上に形成される。上部基板には、図示しない誘電体層とＭｇＯ保護層が積層される。アドレス電極Ｘ１〜Ｘｍは、図示しない下部基板上に形成される。下部基板上には、水平で隣接したセルの間に光学的、電気的混信を防止するための隔壁が形成される。下部基板と隔壁の表面には、真空紫外線によって励起されて可視光を放出する蛍光体が形成される。上部基板と下部基板との間の放電空間には、Ｈｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅ等の放電に必要な混合ガスが注入される。
【０００５】
ＰＤＰは、画像の階調を具現するために、一つのフレームを発光回数が異なる複数のサブフィールドに分けて時分割駆動する。各サブフィールドは、全画面を初期化させるためのリセット期間と、走査ラインを選択し、選択された走査ラインでセルを選択するためのアドレス期間と、放電回数によって階調を具現するサステイン期間とに分けられる。例えば、２５６階調で画像を表示しようとする場合に、図２のように、１／６０秒に該当するフレーム期間（１６.６７ｍｓ）は８個のサブフィールドＳＦ１〜ＳＦ８に分けられる。８個のサブフィールドＳＦ１〜ＳＦ８のそれぞれは、上述したように、リセット期間と、アドレス期間と、サステイン期間とに分けられる。各サブフィールドのリセット期間とアドレス期間は、各サブフィールド毎に同一である反面、サステイン期間とそれに割り当てられるサステインパルスの数は、各サブフィールドにおいて２n（ｎ＝０、１、２、３、４、５、６、７）の割合で増加する。
【０００６】
図３は、ＰＤＰに適用される駆動波形の一例を示す。
【０００７】
図３を参照すれば、従来のＰＤＰ駆動方法は、各サブフィールドＳＦｎ、ＳＦｎ＋１毎に上昇ランプ波形Ｒａｍｐ−ｕｐを用いてセットアップ放電を起こし、下降ランプ波形Ｒａｍｐ−ｄｎを用いてセットダウン放電を起こしてセルを初期化させる。
【０００８】
各サブフィールドＳＦｎ、ＳＦｎ＋１のリセット期間には、全てのスキャン電極Ｙに上昇ランプ波形Ｒａｍｐ−ｕｐが同時に供給される。これと同時に、サステイン電極Ｚとアドレス電極Ｘには０［Ｖ］が供給される。上昇ランプ波形Ｒａｍｐ−ｕｐによって全画面のセル内で、スキャン電極Ｙとアドレス電極Ｘとの間と、スキャン電極Ｙとサステイン電極Ｚとの間には、光が殆ど発生されないセットアップ放電（Ｓｅｔ−ｕｐ  ｄｉｓｃｈａｒｇｅ）が起きる。このセットアップ放電によって、アドレス電極Ｘとサステイン電極Ｚ上には、正極性（＋）の壁電荷が蓄積され、スキャン電極Ｙ上には、負極性（−）の壁電荷が蓄積される。
【０００９】
上昇ランプ波形Ｒａｍｐ−ｕｐに続き、上昇ランプ波形Ｒａｍｐ−ｕｐのセットアップ電圧Ｖｓｅｔｕｐより低いサステイン電圧Ｖｓから落ち始め、負極性の特定電圧まで落ちる下降ランプ波形Ｒａｍｐ−ｄｎが、スキャン電極Ｙに同時に供給される。これと同時に、サステイン電極Ｚには、第１Ｚバイアス電圧Ｖｚ１が供給され、アドレス電極Ｘには、０［Ｖ］が供給される。第１Ｚバイアス電圧Ｖｚ１は、サステイン電圧Ｖｓで決定される。下降ランプ波形Ｒａｍｐ−ｄｎが供給されると、スキャン電極Ｙとサステイン電極Ｚとの間に、セットダウン放電（Ｓｅｔ−ｄｏｗｎ  ｄｉｓｃｈａｒｇｅ）が起きる。このセットダウン放電によってセットアップ放電時に発生された壁電荷の中でアドレス放電に不要の過度壁電荷が消去される。
【００１０】
各サブフィールドＳＦｎ、ＳＦｎ＋１のアドレス期間には、負極性の書き込み電圧−ＶｗのスキャンパルスＳｃｐがスキャン電極Ｙに順次的に供給されると共に、そのスキャンパルスＳｃｐに同期される正極性データ電圧ＶｄのデータパルスＤｐがアドレス電極Ｘに供給される。スキャンパルスＳｃｐは、サステイン電圧Ｖｓより低い正極性の書き込み電圧＋Ｖｗと負極性の書き込み電圧−Ｖｗとの間でスイングされる。スキャンパルスＳｃｐとデータパルスＤｐの電圧と、リセット期間に生成された壁電圧が加わりながらデータパルスＤｐが供給されるセル内には、アドレス放電が発生される。このアドレス期間の間、サステイン電極Ｚには、第１Ｚバイアス電圧Ｖｚ１より低い第２Ｚバイアス電圧Ｖｚ２が供給される。
【００１１】
各サブフィールドＳＦｎ、ＳＦｎ＋１のサステイン期間には、スキャン電極Ｙとサステイン電極Ｚに、サステイン電圧ＶｓのサステインパルスＳｕｓｐが交互に供給される。アドレス放電によって選択されたセルは、セル内の壁電圧とサステイン電圧Ｖｓが加わりながら毎サステインパルスＳｕｓｐが供給される度に、スキャン電極Ｙとサステイン電極Ｚとの間にサステイン放電、すなわち、表示放電が発生される。このサステイン期間とサステインパルスＳｕｓｐの数はサブフィールドに付与された輝度加重値によって変わる。
【００１２】
サステイン放電が完了した後、セル内の残留電荷を消去するための消去信号がスキャン電極Ｙやサステイン電極Ｚに供給される。
【００１３】
図３のような駆動波形は、セットダウン放電が完了される時点ｔ１において、下降ランプ波形Ｒａｍｐ−ｄｎのセットダウン電圧がスキャンパルスＳｃｐの負極性の書き込み電圧−ＶｗよりΔＶ程の高い電位に固定される。下降ランプ波形Ｒａｍｐ−ｄｎは、セットアップ放電によって過度に蓄積されたアドレス電極Ｘ上の正極性の壁電荷を減らす役割をするため、下降ランプ波形Ｒａｍｐ−ｄｎのセットダウン電圧が負極性の書き込み電圧−Ｖｗより高い電位で止まると、それ程アドレス電極Ｘ上にさらに多い正極性の壁電荷が残留することができる。このため、図３の駆動波形は、アドレス放電に必要な電圧Ｖｄ、−Ｖｗを低めることができるため、ＰＤＰを低電圧に駆動することができるという長所がある。図３において、アドレス期間の間、サステイン電極Ｚに印加される電圧をＶｚ２電位まで低める理由は、セットダウン放電時にセットダウン電圧がΔＶ程高くなると、サステイン電極Ｚ上に要らない過度に残留する正極性の壁電荷量を補償するためである。
【００１４】
図４は、ＰＤＰに適用される駆動波形の他の例を示す。
【００１５】
図４を参照すれば、ｎ番目のサブフィールドＳＦｎは、セットアップ放電とセットダウン放電によってセルを初期化させ、ｎ＋１番目のサブフィールドＳＦｎ＋１は、セットアップ放電無しに、セットダウン放電によってセルを初期化させる。
【００１６】
ｎ番目のサブフィールドＳＦｎとｎ＋１番目のサブフィールドＳＦｎ＋１のそれぞれにおいて、アドレス期間とサステイン期間は、図３のそれと実質的に同一である。
【００１７】
ｎ番目のサブフィールドＳＦｎのリセット期間では、上昇ランプ波形Ｒａｍｐ−ｕｐを用いてセットアップ放電を起こした後に、下降ランプ波形Ｒａｍｐ−ｄｎを用いてセットダウン放電を起こしてセルを初期化させる。これに比べて、ｎ＋１番目のサブフィールドＳＦｎ＋１は、スキャン電極Ｙの最後のサステインパルスと繋がれた下降ランプ波形Ｒａｍｐ−ｄｎをスキャン電極Ｙに印加してセルを初期化させる。このｎ＋１番目のサブフィールドＳＦｎ＋１は、ｎ番目のサブフィールドＳＦｎの初期化と異なり、セットアップ放電無しにサステイン放電が起きた後に、セットダウン放電が起きる。よって、ｎ番目のサブフィールドＳＦｎのアドレス前の初期状態と、ｎ＋１番目のサブフィールドＳＦｎ＋１のアドレス前の初期状態が異なるため駆動マージンの小さい問題点がある。
【００１８】
一方、図４の駆動波形は、ｎ＋１番目のサブフィールドＳＦｎ＋１においてセットアップ放電がないことによって、セットアップ放電によるブラック輝度レベルの上昇を低めることができるため、コントラスト特性の良い利点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明は、上述したような従来の問題点を解決しようと案出されたことで、一つのフレーム期間を、セットアップ放電が起きる少なくとも一つ以上のサブフィールドと、セットアップ放電が起きない少なくとも一つ以上のサブフィールドとに時分割して映像を表示することにおいて、駆動マージンを大きくして、コントラストを向上させることができるＰＤＰの駆動方法及び駆動装置を提供する。
【課題を解決するための手段】
【００２０】
発明１に係るＰＤＰの駆動方法は、第１サブフィールドにおいて、セットアップ信号を用いたセットアップ放電でセル内に壁電荷を形成し、第１セットダウン信号を用いたセットダウン放電で壁電荷を消去してセルを初期化する第１段階と、第２サブフィールドにおいて、第１セットダウン信号と異なる第２セットダウン信号を用いて発生されるセットダウン放電で壁電荷を消去してセルを初期化する第２段階とを含む。
【００２１】
発明２に係るＰＤＰの駆動方法は、発明１に記載の方法において、第１及び第２セットダウン信号は、電圧が漸進的に低くなるランプ波形であることを特徴とする。
【００２２】
発明３に係るＰＤＰの駆動方法は、発明１又は２に記載の方法において、第２セットダウン信号の下限電圧は、第１セットダウン信号の下限電圧より絶対値が大きいことを特徴とする。
【００２３】
発明４に係るＰＤＰの駆動方法は、発明１乃至３に記載の方法において、第２セットダウン信号の傾きは、第１セットダウン信号の傾きより大きいことを特徴とする。
【００２４】
発明５に係るＰＤＰの駆動方法は、発明１に記載の方法において、第１段階は、第１サブフィールドのリセット期間の間、スキャン電極にセットアップ信号と第１セットダウン信号を供給する段階を含む。
【００２５】
発明６に係るＰＤＰの駆動方法は、発明１又は５に記載の方法において、第２段階は、第２サブフィールドのリセット期間の間、スキャン電極に第２セットダウン信号を供給する段階を含む。
【００２６】
発明７に係るＰＤＰの駆動方法は、発明１、５又は６に記載の方法において、第１サブフィールドのアドレス期間の間、スキャン電極にスキャン電圧を供給すると共にアドレス電極にデータ電圧を供給する段階と、第１サブフィールドのサステイン期間の間、スキャン電極とサステイン電極に交互にサステイン電圧を供給する段階と、第２サブフィールドのアドレス期間の間、スキャン電極にスキャン電圧を供給すると共にアドレス電極にデータ電圧を供給する段階と、第２サブフィールドのサステイン期間の間、スキャン電極とサステイン電極に交互にサステイン電圧を供給する段階とをさらに含む。
【００２７】
発明８に係るＰＤＰの駆動方法は、発明１、５乃至７に記載の方法において、第１サブフィールドにおいて、スキャン電極に第１セットダウン信号が供給される間、サステイン電極に第１バイアス電圧を供給する段階と、第１サブフィールドのアドレス期間の間、サステイン電極に第１バイアス電圧より低い第２バイアス電圧を供給する段階と、第２サブフィールドにおいて、スキャン電極に第２セットダウン信号が供給される間、サステイン電極に第１バイアス電圧より低い第３バイアス電圧を供給する段階と、第２サブフィールドのアドレス期間の間、サステイン電極に第２バイアス電圧より高い第４バイアス電圧を供給する段階とをさらに含む。
【００２８】
発明９に係るＰＤＰの駆動装置は、第１サブフィールドにおいて、セットアップ信号を用いたセットアップ放電でセル内に壁電荷を形成し、第１セットダウン信号を用いたセットダウン放電で壁電荷を消去してセルを初期化する第１初期化駆動部と、第２サブフィールドにおいて、第１セットダウン信号と異なる第２セットダウン信号を用いて発生されるセットダウン放電で壁電荷を消去してセルを初期化する第２初期化駆動部とを備える。
【００２９】
発明１０に係るＰＤＰの駆動装置は、発明９に記載の装置において、第１及び第２セットダウン信号は、電圧が漸進的に低くなるランプ波形であることを特徴とする。
【００３０】
発明１１に係るＰＤＰの駆動装置は、発明９又は１０に記載の装置において、第２セットダウン信号の下限電圧は、第１セットダウン信号の下限電圧より絶対値が大きいことを特徴とする。
【００３１】
発明１２に係るＰＤＰの駆動装置は、発明９乃至１１に記載の装置において、第２セットダウン信号の傾きは、第１セットダウン信号の傾きより大きいことを特徴とする。
【００３２】
発明１３に係るＰＤＰの駆動装置は、発明９に記載の装置において、第１初期化駆動部は、第１サブフィールドのリセット期間の間、スキャン電極にセットアップ信号と第１セットダウン信号を供給することを特徴とする。
【００３３】
発明１４に係るＰＤＰの駆動装置は、発明９又は１３に記載の装置において、第２初期化駆動部は、第２サブフィールドのリセット期間の間、スキャン電極に第２セットダウン信号を供給する段階を含む。
【００３４】
発明１５に係るＰＤＰの駆動装置は、発明９、１３又は１４に記載の装置において、第１サブフィールドのアドレス期間の間、スキャン電極にスキャン電圧を供給すると共にアドレス電極にデータ電圧を供給し、第２サブフィールドのアドレス期間の間、スキャン電極にスキャン電圧を供給すると共にアドレス電極にデータ電圧を供給するアドレス駆動部と、第１サブフィールドと第２サブフィールドのそれぞれにおいて、サステイン期間の間、スキャン電極とサステイン電極に交互にサステイン電圧を供給するサステイン駆動部とをさらに備える。
【００３５】
発明１６に係るＰＤＰの駆動装置は、発明１５に記載の装置において、サステイン駆動部は、第１サブフィールドと第２サブフィールドにおいて、リセット期間の一部期間とアドレス期間の間、サステイン電極にバイアス電圧を供給することを特徴とする。
【００３６】
発明１７に係るＰＤＰの駆動装置は、発明１５又は１６に記載の装置において、サステイン駆動部は、第１サブフィールドにおいて、スキャン電極に第１セットダウン信号が供給される間、サステイン電極に第１バイアス電圧を供給し、第１サブフィールドのアドレス期間の間、サステイン電極に第１バイアス電圧より低い第２バイアス電圧を供給し、第２サブフィールドにおいて、スキャン電極に第２セットダウン信号が供給される間、サステイン電極に第１バイアス電圧より低い第３バイアス電圧を供給し、第２サブフィールドのアドレス期間の間、サステイン電極に第２バイアス電圧より高い第４バイアス電圧を供給することを特徴とする。
【発明の効果】
【００３７】
本発明によるＰＤＰの駆動方法及び駆動装置は、各サブフィールドの初期化を一様にすることで駆動マージンを大きくして、少なくとも一つ以上のサブフィールドにおいてセットアップ放電を除去することで、コントラストを向上させることができる。
【発明を実施するための最良の形態】
【００３８】
以下、図５〜図８を参照して、本発明の望ましい実施形態について説明する。
【００３９】
図５を参照すれば、本発明の実施形態に係るＰＤＰの駆動方法は、初期化とアドレスに必要な駆動電圧をサブフィールドによって異なるようにする。
【００４０】
ｎ番目のサブフィールドＳＦｎのリセット期間には、スキャン電極Ｙにセットアップ電圧Ｖｓｅｔｕｐの上昇ランプ波形Ｒａｍｐ−ｕｐが供給される。これと同時に、サステイン電極Ｚとアドレス電極Ｘには、０［Ｖ］が供給される。上昇ランプ波形Ｒａｍｐ−ｕｐによって全画面のセル内でスキャン電極Ｙとアドレス電極Ｘとの間と、スキャン電極Ｙとサステイン電極Ｚとの間には、光が殆ど発生されないセットアップ放電が起きる。このセットアップ放電によってアドレス電極Ｘとサステイン電極Ｚ上には、正極性（＋）の壁電荷が蓄積されるようになり、スキャン電極Ｙ上には、負極性（−）の壁電荷が蓄積されるようになる。上昇ランプ波形Ｒａｍｐ−ｕｐに続き、サステイン電圧Ｖｓから第１負極性電圧−Ｖｙ１１まで電圧が漸進的に低くなる下降ランプ波形Ｒａｍｐ−ｄｎ（ＳＬＰ１）がスキャン電極Ｙに供給される。この下降ランプ波形Ｒａｍｐ−ｄｎ（ＳＬＰ１）と同時に、サステイン電極Ｚには第１Ｚバイアス電圧Ｖｚ１１が供給され、アドレス電極Ｘには０［Ｖ］が供給される。第１Ｚバイアス電圧Ｖｚ１１はサステイン電圧Ｖｓで決定される。下降ランプ波形Ｒａｍｐ−ｄｎが供給される時、スキャン電極Ｙとサステイン電極Ｚとの間にセットダウン放電が起きる。このセットダウン放電によってセットアップ放電時に発生された壁電荷の中でアドレス放電に不要の過度壁電荷が消去される。
【００４１】
ｎ番目のサブフィールドＳＦｎのアドレス期間には、第１負極性電圧−Ｖｙ１１より絶対値が大きい第２負極性電圧−Ｖｙ１２のスキャンパルスＳｃｐがスキャン電極Ｙに順次的に供給されると共に、そのスキャンパルスＳｃｐに同期される正極性データ電圧ＶｄのデータパルスＤｐがアドレス電極Ｘに供給される。スキャンパルスＳｃｐとデータパルスＤｐの電圧とリセット期間に生成された壁電圧が加わりながらデータパルスＤｐが供給されるセル内には、アドレス放電が発生される。このアドレス期間の間、サステイン電極Ｚには、第１Ｚバイアス電圧Ｖｚ１１より低い第２Ｚバイアス電圧Ｖｚ１２が供給される。
【００４２】
ｎ番目のサブフィールドＳＦｎのサステイン期間には、スキャン電極Ｙとサステイン電極Ｚにサステイン電圧ＶｓのサステインパルスＳｕｓｐが交互に供給される。アドレス放電によって選択されたセルは、セル内の壁電圧とサステイン電圧Ｖｓが加わりながら、毎サステインパルスＳｕｓｐが供給される度にスキャン電極Ｙとサステイン電極Ｚとの間にサステイン放電が発生される。
【００４３】
ｎ＋１番目のサブフィールドＳＦｎ＋１のリセット期間には、スキャン電極Ｙにサステイン電圧Ｖｓが一定時間供給された後、そのサステイン電圧Ｖｓから第３負極性電圧−Ｖｙ２１まで電圧が漸進的に低くなる下降ランプ波形Ｒａｍｐ−ｄｎ（ＳＬＰ２）がスキャン電極Ｙに印加される。この時、セル内には、サステイン電圧Ｖｓが一定時間以上供給されながら、サステイン放電が起きた後、下降ランプ波形Ｒａｍｐ−ｄｎ（ＳＬＰ２）によってセットダウン放電が起きる。このセットダウン放電によってサステイン放電の時に発生された壁電荷の中でアドレス放電に不要の過度壁電荷が消去される。
【００４４】
サステイン電極Ｙ上の電圧が低くなる下降ランプ波形Ｒａｍｐ−ｄｎ（ＳＬＰ２）の期間の間、サステイン電極Ｚには、第３Ｚバイアス電圧Ｖｚ２１が供給される。ｎ番目のサブフィールドＳＦｎとｎ＋１番目のサブフィールドＳＦｎ＋１において、アドレス初期条件が同一になるように、第３Ｚバイアス電圧Ｖｚ２１は、第１バイアス電圧Ｖｚ１１より低くする。
【００４５】
第３負極性電圧−Ｖｙ２１の絶対値は、ｎ番目のサブフィールドＳＦｎのセットダウン放電時より、ｎ＋１番目のサブフィールドＳＦｎ＋１において、セル内の過度壁電荷がさらに多く消去されるように第１負極性電圧−Ｖｙ１１よりさらに大きい。また、下降ランプ波形 Ｒａｍｐ−ｄｎ（ＳＬＰ２）の傾きは、ｎ番目のサブフィールドＳＦｎのセットダウン放電時より、ｎ＋１番目のサブフィールドＳＦｎ＋１において、セル内の過度壁電荷がさらに多く消去されるようにｎ番目のサブフィールドＳＦｎの下降ランプ波形Ｒａｍｐ−ｄｎ（ＳＬＰ１）の傾きよりさらに大きくなることができる。
【００４６】
ｎ＋１番目のサブフィールドＳＦｎ＋１のアドレス期間には、第２負極性電圧−Ｖｙ１２と第３負極性電圧−Ｖｙ２１より絶対値が大きい第４負極性電圧−Ｖｙ２２のスキャンパルスＳｃｐが、スキャン電極Ｙに順次的に供給されると共に、そのスキャンパルスＳｃｐに同期される正極性のデータ電圧ＶｄのデータパルスＤｐがアドレス電極Ｘに供給される。スキャンパルスＳｃｐとデータパルスＤｐの電圧と、リセット期間に生成された壁電圧が加わりながらデータパルスＤｐが供給されるセル内には、アドレス放電が発生される。ｎ番目のサブフィールドＳＦｎとｎ＋１番目のサブフィールドＳＦｎ＋１において、アドレス初期条件が同一になるように、このアドレス期間の間、サステイン電極Ｚには、第２Ｚバイアス電圧Ｖｚ１２より高い第４Ｚバイアス電圧Ｖｚ２２が供給される。
【００４７】
ｎ＋１番目のサブフィールドＳＦｎ＋１のサステイン期間には、スキャン電極Ｙとサステイン電極Ｚにサステイン電圧ＶｓのサステインパルスＳｕｓｐが交互に供給される。アドレス放電によって選択されたセルは、セル内の壁電圧とサステイン電圧Ｖｓが加わりながら毎サステインパルスＳｕｓｐが供給される度にスキャン電極Ｙとサステイン電極Ｚとの間にサステイン放電が発生される。
【００４８】
ｎ番目のサブフィールドＳＦｎとｎ＋１番目のサブフィールドＳＦｎ＋１の駆動電圧条件を要約すると、下記の数式１〜４のようになる。
【００４９】
（数１）
｜−Ｖｙ１１｜  ＜  ｜−Ｖｙ２１｜        
【００５０】
（数２）
｜−Ｖｙ１２｜  ＜  ｜−Ｖｙ２２｜
【００５１】
（数３）
Ｖｚ１１ > Ｖｚ２１
【００５２】
（数４）
Ｖｚ１２ < Ｖｚ２２
【００５３】
上記のような駆動電圧条件が満足する場合、ｎ番目のサブフィールドＳＦｎとｎ＋１番目のサブフィールドＳＦｎ＋１において、アドレス初期条件が同一になってアドレス駆動マージンが大きくなり、アドレス放電が安定的に起きることができる。
【００５４】
これを、図５及び図６を結付して詳細に説明する。
【００５５】
ｎ番目のサブフィールドＳＦｎの初期化は、図５のように、セットアップ電圧Ｖｓｅｔｕｐまで電圧が上昇する上昇ランプ波形Ｒａｍｐ−ｕｐを用いたセットアップ放電に続き、第１負極性電圧−Ｖｙ１１まで電圧が低くなる下降ランプ波形Ｒａｍｐ−ｄｎを用いたセットダウン放電からなる。セットアップ放電時に形成される壁電荷分布をよく見ると、スキャン電極Ｙとサステイン電極Ｚとの間の書き込み放電と、スキャン電極Ｙとアドレス電極Ｚとの間の書き込み放電によって、スキャン電極Ｙ上には負極性の壁電荷が蓄積され、サステイン電極Ｚとアドレス電極Ｘ上には正極性の壁電荷が蓄積する。セットダウン放電時には、スキャン電極Ｙとサステイン電極Ｚとの間の消去放電と、スキャン電極Ｙとアドレス電極Ｚとの間の消去放電によって、各電極上の過度壁電荷が消去される。
【００５６】
これに比べて、ｎ＋１番目のサブフィールドＳＦｎ＋１の初期化は、図７のように、サステイン電圧Ｖｓｅｔｕｐの最後のサステインパルスを用いたサステイン放電に続き、第３負極性電圧−Ｖｙ２１まで電圧が低くなる下降ランプ波形Ｒａｍｐ−ｄｎを用いたセットダウン放電からなる。サステイン放電時に形成される壁電荷分布をよく見ると、スキャン電極Ｙとサステイン電極Ｚとの間の書き込み放電と、スキャン電極Ｙとアドレス電極Ｚとの間の書き込み放電によって、スキャン電極Ｙ上には負極性の壁電荷が蓄積され、サステイン電極Ｚとアドレス電極Ｘ上には正極性の壁電荷が蓄積する。このサステイン放電時に蓄積する壁電荷は、図６及び図７の比較から分かるように、セットアップ放電時に蓄積する壁電荷より多い。ｎ＋１番目のサブフィールドＳＦｎ＋１のセットダウン放電時には、ｎ番目のサブフィールドＳＦｎのセットダウン放電時のセットダウン電圧よりさらに低い電圧、すなわち、第３負極性電圧−Ｖｙ２１まで低くなったり、傾きがさらに大きい下降ランプ波形Ｒａｍｐ−ｄｎ（ＳＬＰ２）によって消去放電がさらに大きく起きるため、各電極Ｘ、Ｙ、Ｚ上の壁電荷が、ｎ番目のサブフィールドＳＦｎのセットダウン放電時よりさらに多く消去される。
【００５７】
結果的に、本発明によるＰＤＰの駆動方法は、セットアップ放電の有無によってセットダウン放電を異にして、セットアップ放電のあるサブフィールドと、セットアップ放電のないサブフィールドとの初期化条件を同一にしてアドレス駆動マージン大きくすることができる。
【００５８】
図８は、本発明の実施形態に係るＰＤＰの駆動装置を示す。
【００５９】
図８を参照すれば、本発明の実施形態によるＰＤＰの駆動装置は、ＰＤＰのアドレス電極Ｘ１〜Ｘｍにデータを供給するためのデータ駆動部７２と、スキャン電極Ｙ１〜Ｙｎを駆動するためのスキャン駆動部７３と、共通電極であるサステイン電極Ｚを駆動するためのサステイン駆動部７４と、各駆動部７２、７３、７４を制御するためのタイミングコントローラー７１と、各駆動部７２、７３、７４に必要な駆動電圧を供給するための駆動電圧発生部７５とを備える。
【００６０】
データ駆動部７２には、図示しない逆ガンマ補正回路と、誤差拡散回路等によって、逆ガンマ補正及び誤差拡散された後、サブフィールドマッピング回路によって各サブフィールドにマッピングされたデータが供給される。このデータ駆動部７２は、タイミングコントローラー７１からのタイミング制御信号ＣＴＲＸに応答して、データをサンプリングしてラーチした後、そのデータをアドレス電極Ｘ１〜Ｘｍに供給する。
【００６１】
スキャン駆動部７３は、タイミングコントローラー７１の制御下にｎ番目のサブフィールドＳＦｎのリセット期間の間、上昇ランプ波形Ｒａｍｐ−ｕｐと下降ランプ波形Ｒａｍｐ−ｄｎをスキャン電極Ｙ１〜Ｙｎに供給し、ｎ＋１番目のサブフィールドＳＦｎ＋１のリセット期間の間、サステイン電圧Ｖｓと下降ランプ波形Ｒａｍｐ−ｄｎをスキャン電極Ｙ１〜Ｙｎに供給する。そして、スキャン駆動部７３は、タイミングコントローラー７１の制御下に各サブフィールドＳＦｎ、ＳＦｎ＋１のアドレス期間の間、スキャン電圧−ＶyのスキャンパルスＳｃｐをスキャン電極Ｙ１〜Ｙｎに順次的に供給し、サステイン期間の間、サステインパルスＳｕｓｐをスキャン電極Ｙ１〜Ｙｎに供給する。
【００６２】
サステイン駆動部７４は、タイミングコントローラー７１の制御下にｎ番目のサブフィールドＳＦｎにおいて、下降ランプ波形Ｒａｍｐ−ｄｎ（ＳＬＰ１）が発生される期間とアドレス期間の間、第１Ｚバイアス電圧Ｖｚ１１と第２Ｚバイアス電圧Ｖｚ１２をサステイン電極Ｚに供給し、ｎ＋１番目のサブフィールドＳＦｎ＋１において、下降ランプ波形Ｒａｍｐ−ｄｎ（ＳＬＰ２）が発生される期間とアドレス期間の間、第３Ｚバイアス電圧Ｖｚ２１と第４Ｚバイアス電圧Ｖｚ２２をサステイン電極Ｚに供給する。そして、サステイン駆動部７４は、タイミングコントローラー７１の制御下に各サブフィールドＳＦｎ、ＳＦｎ＋１のサステイン期間の間、スキャン駆動部７３と交互に動作してサステインパルスＳｕｓｐをサステイン電極Ｚに供給する。
【００６３】
タイミングコントローラー７１は、垂直／水平の同期信号とクロック信号の入力を受け、駆動部７２、７３、７４の動作タイミングと同期化を制御するためのタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを発生し、そのタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを該当する駆動部７２、７３、７４に供給することによって、駆動部７２、７３、７４を制御する。データ制御信号ＣＴＲＸには、データをサンプリングするためのサンプリングクロック、ラーチ制御信号、エネルギー回収回路と駆動スイッチ素子のオン／オフタイムを制御するためのスイッチ制御信号が含まれる。スキャン制御信号ＣＴＲＹには、スキャン駆動部７３内のエネルギー回収回路と、駆動スイッチ素子のオン／オフタイムを制御するためのスイッチ制御信号が含まれる。サステイン制御信号ＣＴＲＺには、サステイン駆動部７４内のエネルギー回収回路と、駆動スイッチ素子のオン／オフタイムを制御するためのスイッチ制御信号が含まれる。
【００６４】
駆動電圧発生部７５は、セットアップ電圧Ｖｓｅｔｕｐ、スキャン電極Ｙの負極性電圧−Ｖｙ１１、−Ｖｙ１２、−Ｖy２１、−Ｖy２２と、サステイン電圧Ｖｓと、データ電圧Ｖｄと、Ｚバイアス電圧Ｖｚ１１、Ｖｚ１２、Ｖｚ２１、Ｖｚ２２等を発生する。このような駆動電圧は、放電ガスの組成や放電セルの構造、又は、ＰＤＰの周辺温度によって変わる。
【００６５】
一方、本発明によるＰＤＰの駆動方法及び駆動装置は、入力映像の平均画像レベル（Ａｖｅｒａｇｅ  Ｐｉｃｔｕｒｅ  Ｌｅｖｅｌ）やデータロード（Ｌｏａｄ）、又は、周辺温度によってスキャン電極Ｙの負極性電圧−Ｖｙ１１、−Ｖｙ１２、−Ｖy２１、−Ｖy２２と、Ｚバイアス電圧Ｖｚ１１、Ｖｚ１２、Ｖｚ２１、Ｖｚ２２を異なるようにすることができる。
【図面の簡単な説明】
【００６６】
【図１】従来の３電極交流面放電型プラズマディスプレイパネルの電極配置を概略的に示す図。
【図２】２５６階調を具現するための８ビットデフォルトコードのフレーム構成を示す図。
【図３】従来のＰＤＰを駆動するための駆動波形を示す波形図。
【図４】従来のＰＤＰを駆動するための駆動波形を示す波形図。
【図５】本発明の実施形態に係るプラズマディスプレイパネルの駆動方法を示す波形図。
【図６】図４の初期化波形を用いたセルの初期化時に壁電荷分布の変化を示す図。
【図７】図５の初期化波形を用いたセルの初期化時に壁電荷分布の変化を示す図。
【図８】本発明の実施形態に係るプラズマディスプレイパネルの駆動装置を示すブロック図。
【図１】
0004719462.tif 000002
【図６】
0004719462.tif 000003
【図７】
0004719462.tif 000004
【図２】
0004719462.tif 000005
【図３】
0004719462.tif 000006
【図４】
0004719462.tif 000007
【図５】
0004719462.tif 000008
【図８】
0004719462.tif 000009