(57)【特許請求の範囲】
【請求項１】
被写界を捉える撮像面を有する撮像手段、
前記撮像面を第１期間に１回の割合で露光する露光手段、
前記露光手段の露光処理によって前記撮像面で生成された被写界像を前記第１期間のＮ倍（Ｎ：２以上の整数）である第２期間に１画面の割合で前記撮像手段から読み出す読み出し手段、
前記読み出し手段によって読み出された被写界像から抽出エリアに属する部分被写界像を抽出する抽出手段、
前記抽出手段によって抽出された部分被写界像に基づく動画像を再現する再現手段、
前記読み出し手段が読み出し処理を実行する毎に前記抽出エリアを前記被写界像が格納されるメモリ上の予め決められた位置である基準位置に設定する位置設定手段、および
前記抽出手段が抽出処理を実行する毎に前記抽出エリアを前記撮像面の動きを相殺する方向に移動させる移動手段を備える、電子カメラ。
【請求項２】
前記読み出し手段が読み出し処理を実行する毎に状態情報を特定値に設定する第１情報設定手段、および
前記状態情報が前記特定値を示すか否かを前記抽出手段が抽出処理を実行する毎に判別する判別手段をさらに備え、
前記位置設定手段は前記判別手段の判別結果が肯定的であるとき設定処理を実行する、請求項１記載の電子カメラ。
【請求項３】
前記位置設定手段が設定処理を実行する毎に前記状態情報を前記特定値と異なる数値に設定する設定手段をさらに備え、
前記移動手段は前記判別手段の判別結果が否定的であるとき移動処理を実行する、請求項２記載の電子カメラ。
【請求項４】
前記抽出手段は前記第２期間よりも短い第３期間毎に抽出処理を実行する、請求項１ないし３のいずれかに記載の電子カメラ。
【請求項５】
前記第３期間は前記第１期間と異なる、請求項４記載の電子カメラ。
【請求項６】
前記抽出手段は、前記被写界像を前記メモリに書き込むメモリ書き込み手段、および前記部分被写界像を前記メモリから読み出すメモリ読み出し手段を含み、
前記位置設定手段は前記抽出エリアを前記メモリ上の基準位置に設定し、
前記移動手段は前記抽出エリアを前記メモリ上で移動させる、請求項１ないし５のいずれかに記載の電子カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子カメラに関し、特にたとえば露光動作の繰り返しによって得られる複数の被写界像に基づく動画像を再現する、電子カメラに関する。
【背景技術】
【０００２】
従来のこの種のカメラの一例が、特許文献１に開示されている。この従来技術によれば、被写界のリアルタイム動画像をＬＣＤモニタに表示するとき、被写界を表す画像データは撮像装置によって１／１５秒毎に作成される。作成された画像データは、ＳＤＲＡＭに一旦書き込まれた後、１／３０秒毎に読み出される。つまり、各フレームの画像データはＳＤＲＡＭから２回ずつ読み出される。ＬＣＤモニタには、こうして読み出された画像データに基づくリアルタイム動画像が表示される。
【特許文献１】特開２０００−１２５１６８号公報［H04N 5/225, 5/907, 7/24］
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、従来技術では、撮像装置から出力される画像データのフレームレートがＳＤＲＡＭから読み出される画像データのフレームレートよりも低いため、ＬＣＤモニタに再現される動画像の動きが不自然になるという問題がある。
【０００４】
ここで、撮像装置から出力される画像データのフレームレートを２倍にすると、滑らかに動く動画像を再現させることができる。しかしながら、フレームレートの上昇によって、消費電力が増大するという問題が生じる。
【０００５】
それゆえに、この発明の主たる目的は、消費電力を削減でき、かつ再生画像の品質を向上させることができる、電子カメラを提供することである。
【課題を解決するための手段】
【０００６】
請求項１の発明に従う電子カメラ(10)は、被写界を捉える撮像面を有する撮像手段(14)、撮像面を第１期間に１回の割合で露光する露光手段(18)、露光手段の露光処理によって撮像面で生成された被写界像を第１期間のＮ倍（Ｎ：２以上の整数）である第２期間に１画面の割合で撮像手段から読み出す読み出し手段(S35)、読み出し手段によって読み出された被写界像から抽出エリアに属する部分被写界像を抽出する抽出手段(20, 24, 26, 28)、抽出手段によって抽出された部分被写界像に基づく動画像を再現する再現手段(30)、読み出し手段が読み出し処理を実行する毎に抽出エリアを基準位置に設定する位置設定手段(S83)、および抽出手段が抽出処理を実行する毎に抽出エリアを撮像面の動き方向と逆方向に移動させる移動手段(S89)を備える。
【０００７】
撮像手段は、被写界を捉える撮像面を有する。撮像面は、第１期間に１回の割合で露光手段によって露光される。読み出し手段は、露光手段の露光処理によって撮像面で生成された被写界像を、第１期間のＮ倍（Ｎ：２以上の整数）である第２期間に１画面の割合で撮像手段から読み出す。
【０００８】
抽出手段は、読み出し手段によって読み出された電荷に基づく被写界像から、抽出エリアに属する部分被写界像を抽出する。抽出手段によって抽出された部分被写界像に基づく動画像は、再現手段によって再現される。
【０００９】
ここで、抽出エリアは、読み出し手段が読み出し処理を実行する毎に、位置設定手段によって基準位置に設定される。抽出エリアはまた、抽出手段が抽出処理を実行する毎に、移動手段によって撮像面の動き方向と逆方向に移動される。
【００１０】
撮像面で生成された被写界像の読み出し周期を露光周期のＮ倍とすることによって、消費電力の削減が可能となる。また、読み出し処理が実行される毎に抽出エリアを基準位置に設定する一方、抽出処理が実行される毎に抽出エリアを撮像面の動き方向と逆方向に移動させることによって、再現される動画像は、読み出し周期の長期化に拘わらず、滑らかな動きを有する。
【００１１】
請求項２の発明に従う電子カメラは、請求項１に従属し、読み出し手段が読み出し処理を実行する毎に状態情報を特定値に設定する第１情報設定手段(S17)、および状態情報が特定値を示すか否かを抽出手段が抽出処理を実行する毎に判別する判別手段(S79)をさらに備え、位置設定手段は判別手段の判別結果が肯定的であるとき設定処理を実行する。
【００１２】
請求項３の発明に従う電子カメラは、請求項２に従属し、位置設定手段が設定処理を実行する毎に状態情報を特定値と異なる数値に設定する設定手段(S85)をさらに備え、移動手段は判別手段の判別結果が否定的であるとき移動処理を実行する。
【００１３】
これによって、読み出し処理および抽出処理の各々の実行タイミングに関係なく、動画像の品質を向上させることができる。
【００１４】
請求項４の発明に従う電子カメラは、請求項１ないし３のいずれかに従属し、抽出手段は第２期間よりも短い第３期間毎に抽出処理を実行する。このようなときに、同じ被写界像から部分被写界像を２回以上抽出する必要性が生じる。抽出エリアは、１回目の抽出処理に関連して基準位置に設定され、２回目の抽出処理に関連して基準位置と異なる位置に設定される。
【００１５】
請求項５の発明に従う電子カメラは、請求項４に従属し、第３期間は第１期間と異なる。
【００１６】
請求項６の発明に従う電子カメラは、請求項１ないし５のいずれかに従属し、抽出手段は、被写界像をメモリ(26)に書き込むメモリ書き込み手段(20, 24)、および部分被写界像をメモリから読み出すメモリ読み出し手段(24, 28)を含み、位置設定手段は抽出エリアをメモリ上の基準位置に設定し、移動手段は抽出エリアをメモリ上で移動させる。メモリを設けることで、読み出し処理の実行周期と抽出処理の実行周期との相違に起因する処理の破綻を回避することができる。
【発明の効果】
【００１７】
この発明によれば、撮像面で生成された被写界像の読み出し周期を露光周期のＮ倍とすることによって、消費電力の削減が可能となる。また、読み出し処理が実行される毎に抽出エリアを基準位置に設定する一方、抽出処理が実行される毎に抽出エリアを撮像面の動き方向と逆方向に移動させることによって、再現される動画像は、読み出し周期の長期化に拘わらず、滑らかな動きを有する。
【００１８】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【発明を実施するための最良の形態】
【００１９】
図１を参照して、この実施例のディジタルカメラ１０は、光学レンズ１２を含む。被写界の光学像は、光学レンズ１２を通してイメージセンサ１４の撮像面に照射される。イメージセンサ１４はインターライン転送型のＣＣＤイメージャであり、図２に示すように複数の受光素子１４ｐ，１４ｐ，…、複数の垂直転送レジスタ１４ｖ，１４ｖ，…、および１つの水平転送レジスタ１４ｈによって形成される。また、撮像面は原色フィルタ１４ｆによって覆われ、各々の受光素子１４ｐで生成される電荷はＲ(Red)，Ｇ(Green)およびＢ(Blue)のいずれか１つの色情報を有する。
【００２０】
キー入力装置４０の操作によってカメラモードが選択されると、スルー画像処理つまり被写界のリアルタイム動画像をＬＣＤモニタ３０に表示する処理が実行される。まずＴＧ／ＳＧ１８（Timing Generator / Signal Generator）が、ＮＴＳＣ方式を考慮した周期で、垂直同期信号Ｖｓｙｎｃ１および水平同期信号Ｈｓｙｎｃ１を発生する。垂直同期信号Ｖｓｙｎｃ１は、図７（Ａ）に示すように、１／５９．９４秒（＝１フィールド期間）に１回の割合で生成される。ＴＧ／ＳＧ１８はまた、垂直同期信号Ｖｓｙｎｃ１が発生する毎に撮像面にプリ露光を施す。これによって、被写界を表す電荷つまり生画像信号が、撮像面で生成される。
【００２１】
ＣＰＵ３２は、プリ露光によって生成された電荷が２フィールドに１回の割合で間引き読み出しを施されるように、ＴＧ／ＳＧ１８の設定を繰り返し変更する。ＴＧ／ＳＧ１８は、或るタイミングで発生した垂直同期信号Ｖｓｙｎｃ１に応答して電荷の間引き読み出しを実行し、次に発生した垂直同期信号Ｖｓｙｎｃ１に応答して間引き読み出しを中断する。プリ露光および間引き読み出しは、図４に示す要領で実行される。このように２フィールド期間かけてイメージセンサ１４から出力される低解像度の生画像信号が１フレーム画像に相当し、これによって２９．９７ｆｐｓのフレームレートが確保される。
【００２２】
イメージセンサ１４から出力された各フレームの生画像信号は、ＣＤＳ／ＡＧＣ／ＡＤ回路１６によってノイズ除去，レベル調整およびＡ／Ｄ変換の一連の処理を施され、これによってディジタル信号である生画像データが得られる。なお、ＣＤＳ／ＡＧＣ／ＡＤ回路１６は、ＴＧ／ＳＧ１８からのタイミング信号に応答してこれらの処理を実行する。
【００２３】
信号処理回路２０は、ＣＤＳ／ＡＧＣ／ＡＤ回路１６から出力された各フレームの生画像データに白バランス調整，色分離，ＹＵＶ変換などの処理を施し、ＹＵＶ形式の画像データを生成する。生成された画像データは、メモリ制御回路２４によってＳＤＲＡＭ２６に書き込まれる。
【００２４】
ＣＰＵ３２は、間引き読み出しが実行されるフィールドでＨレベルとなり、間引き読み出しが中断されるフィールドでＬレベルとなるゲートパルス（図７（Ｂ）参照）を、メモリ制御回路２４に与える。メモリ制御回路２４は、ゲートパルスがＨレベルを示すときにデータ書き込みを実行する一方、ゲートパルスがＬレベルを示すときにデータ書き込みを中断する。この結果、被写界を表す画像データがＳＤＲＡＭ２６に取り込まれる。
【００２５】
ＳＤＲＡＭ２６は、図５に示すようにバンク２６ａ（バンクＡ），バンク２６ｂ（バンクＢ）およびワークエリア２６ｃを有する。ＣＰＵ３２は、ゲートパルスの立ち上がりに応答して、書き込みバンクをバンクＡおよびＢの間で変更する。書き込みバンクは、図７（Ｄ）に示す要領で指定される。信号処理回路２０から出力された各フレームの画像データは、こうして指定された書き込みバンクに書き込まれる。
【００２６】
動き検出回路２２は、信号処理回路２０から出力された被写界を表す画像データに基づいて、パン／チルトや手振れに起因する撮像面の動きを示す動きベクトルを検出する。ＣＰＵ３２は、ゲートパルスの立ち上がりに応答して動き検出回路２２から動きベクトルを取り込み、後述する抽出エリアＳＰ（図６参照）の移動時に参照する補正ベクトル（移動ベクトル）を取り込まれた動きベクトルに基づいて算出する。
【００２７】
補正ベクトルの方向は検出された動きベクトルの方向と逆であり、補正ベクトルの長さは検出された動きベクトルの長さの３／５である。算出された補正ベクトルは、レジスタ３２ｒに設定される。
【００２８】
ＳＧ３４は、ＰＡＬ方式に対応するべく、垂直同期信号Ｖｓｙｎｃ２を１／５０秒に１回の割合で生成する。垂直同期信号Ｖｓｙｎｃ２は、図７（Ｃ）に示す要領で周期的に発生する。ＣＰＵ３２は、ゲートパルスが立ち上がった後の最初の垂直同期信号Ｖｓｙｎｃ２に応答して、読み出しバンクをバンクＡおよびＢの間で変更する。読み出しバンクは、書き込みバンクを追従するべく、図７（Ｅ）に示す要領で変更される。
【００２９】
ＣＰＵ３２はまた、ゲートパルスが立ち上がった後の最初の垂直同期信号Ｖｓｙｎｃ２に応答して抽出エリアＳＰをバンクＡおよびＢの各々の基準位置（中央）に割り当てる。ＣＰＵ３２はさらに、ゲートパルスが立ち上がった後の２回目以降の垂直同期信号Ｖｓｙｎｃ２に応答して抽出エリアＳＰをレジスタ３２ｒに設定された補正ベクトルに従って移動させる。したがって、抽出エリアＳＰの位置は、図７（Ｆ）に示す要領で変化する。
【００３０】
ビデオエンコーダ２８は、垂直同期信号Ｖｓｙｎｃ２が発生する毎にメモリ制御回路２４を通してＳＤＲＡＭ２６にアクセスし、読み出しバンク上の抽出エリアＳＰに属する部分画像データをインタレース走査態様で読み出す。読み出される部分画像データのフィールド識別情報は、図７（Ｇ）に示す要領で変化する。
【００３１】
ビデオエンコーダ２８は、読み出された部分画像データに拡大ズーム処理を施し、拡大された部分画像データをＰＡＬ方式に従うコンポジットビデオ信号に変換する。変換されたコンポジットビデオ信号は、ＬＣＤモニタ３０に与えられる。この結果、抽出エリアＳＵＢに属する部分被写界のスルー画像がモニタ画面に表示される。
【００３２】
なお、補正ベクトルの長さを規定する“３／５”という数値は、被写界の撮像周期（＝１／２９．９７秒）と表示画像の更新周期（＝１／５０秒）との比率を示す。
【００３３】
バンクＡへのアクセス動作は図７（Ｈ）に示す要領で実行され、バンクＢへのアクセス動作は図７（Ｉ）に示す要領で実行される。被写界の撮像周期が表示画像の更新周期の整数倍と異なることから、数フィールドに１フィールドの割合でコマ落ちが発生する。ただし、読み出し動作はフレーム単位ではなくフィールド単位で実行されるため、コマ落ちに起因して再現動画像の動きが不自然になることはない。
【００３４】
静止物Ｘを捉えたイメージセンサ１４の撮像面が左下方向に動くと、バンクＡおよびＢに書き込まれる連続２フレームの画像データは、図８（Ａ）に示すように変化する。このとき、バンクＡおよびＢの各々に割り当てられる抽出エリアＳＰは、図８（Ｂ）に示すように変位する。つまり、抽出エリアＳＰは、同じフレームからの２フィールド目の読み出しに対応して、撮像面１４ｆの動きを相殺する方向に移動する。この結果、ＬＣＤモニタ３０に表示される静止物Ｘは、図８（Ｃ）に示すように右上方向に滑らかに動く。
【００３５】
キー入力装置４０によって記録操作が行われると、ＣＰＵ３２は、その後に最初に発生した垂直同期信号Ｖｓｙｎｃ１に応答して電荷の読み出し動作が中断され、２回目に発生した垂直同期信号Ｖｓｙｎｃ１に応答して全画素読み出しが実行されるように、ＴＧ／ＳＧ１８の設定を変更する。ＴＧ／ＳＧ１８は、最初の垂直同期信号Ｖｓｙｎｃ１に応答して撮像面に本露光を施し、これによって生成された全ての電荷を次に発生した垂直同期信号Ｖｓｙｎｃ１に応答して読み出す。
【００３６】
イメージセンサ１４からは、高解像度の生画像信号が読み出される。読み出された生画像信号は、ＣＤＳ／ＡＧＣ／ＡＤ回路１６によって生画像データに変換され、信号処理回路２０によってＹＵＶ形式の画像データに変換される。
【００３７】
記録操作が行われたとき、ＣＰＵ３２は、記録処理を実行するべく、ＳＤＲＡＭ２６のワークエリア２６ｃ（図５参照）を画像データの書き込み先として指定し、ＪＰＥＧエンコーダ４２に圧縮命令を発行する。
【００３８】
信号処理回路２０から出力された高解像度の画像データは、メモリ制御回路２４によってＳＤＲＡＭ２６のワークエリア２６ｃに書き込まれる。ＪＰＥＧコーデック４２は、メモリ制御回路２４を通してワークエリア２６ｃから画像データを読み出し、読み出された画像データをＪＰＥＧ方式で圧縮する。これによって得られたＪＰＥＧデータは、メモリ制御回路２４を通してワークエリア２６ｃに書き込まれる。
【００３９】
ワークエリア２６ｃに格納されたＪＰＥＧデータはその後、Ｉ／Ｆ３６を通して記録媒体３８に記録される。なお、記録媒体３８は着脱自在の媒体であり、スロット（図示せず）に装着されたときにＩ／Ｆ回路３６を通してアクセス可能となる。
【００４０】
ＴＧ／ＳＧ１８は、イメージセンサ１４の駆動に関連して、図３に示すように構成される。Ｈカウンタ１８ａは、図示しない発振器からの画素クロックに応答してインクリメントされる。Ｈカウンタ１８ａのカウント値は、コンパレータ１８ｂに与えられ、水平画素数に相当する基準値と比較される。コンパレータ１８ｂは、与えられたカウント値が基準値と異なるとき出力レベルを“Ｌ”とし、与えられたカウント値が基準値と一致するとき出力レベルを“Ｈ”とする。Ｈカウンタ１８ａは、コンパレータ１８ｂの出力の立ち上がりに応答してリセットされる。
【００４１】
したがって、Ｈカウンタ１８ｂのカウント値は、現時点で注目する画素の水平アドレスを示すこととなる。また、コンパレータ１８ｂから出力されるパルスは、水平同期信号Ｈｓｙｎｃ１に相当する。
【００４２】
Ｖカウンタ１８ｃは、コンパレータ１８ｂの出力の立ち上がりに応答してインクリメントされる。Ｖカウンタ１８ｃのカウント値は、コンパレータ１８ｄに与えられ、垂直画素数に相当する基準値と比較される。コンパレータ１８ｄは、与えられたカウント値が基準値と異なるとき出力レベルを“Ｌ”とし、与えられたカウント値が基準値と一致するとき出力レベルを“Ｈ”とする。Ｖカウンタ１８ｃは、コンパレータ１８ｄの出力の立ち上がりに応答してリセットされる。
【００４３】
したがって、Ｖカウンタ１８ｃのカウント値は、現時点で注目する画素の垂直アドレスを示すこととなる。また、コンパレータ１８ｄから出力されるパルスは、垂直同期信号Ｖｓｙｎｃ１に相当する。
【００４４】
デコーダ１８ｅは、Ｈカウンタ１８ａおよびＶカウンタ１８ｃの各々のカウント値に基づいて電荷掃き捨てパルスを繰り返し出力し、各フィールドにおいて指定期間だけ電荷掃き捨てパルスの出力を中断する。受光素子１４ｐで生成された電荷は、電荷掃き捨てパルスが出力されたときドレインに掃き捨てられる。電荷掃き捨てパルスの出力が中断されると、電荷は受光素子１４ｐに蓄積される。
【００４５】
デコーダ１８ｆは、Ｈカウンタ１８ａおよびＶカウンタ１８ｃの各々のカウント値に基づいて、垂直転送パルスを繰り返し出力する。垂直転送パルスは、読み出しパルス成分を間欠的に含む。電荷は、読み出しパルス成分が現れたときに受光素子１４ｐから垂直転送レジスタ１４ｖに読み出される。読み出された電荷は、垂直転送パルスを形成する転送パルス成分によって垂直方向に転送される。
【００４６】
デコーダ１８ｇは、Ｈカウンタ１８ａおよびＶカウンタ１８ｃの各々のカウント値に基づいて、水平転送パルスを繰り返し出力する。垂直転送によって水平転送レジスタ１４ｈに達した電荷は、この水平転送パルスによって水平方向に転送される。
【００４７】
スルー画像処理が実行されるときは、“間引き読み出し”がデコーダ１８ｆに設定される。デコーダ１８ｈは、読み出しパルス成分を間引き読み出し用の一部の受光素子１４ｐ，１４ｐ，…にのみ印加する。また、デコーダ１８ｆおよび１８ｇの各々は、１フィールド毎にオン状態およびオフ状態の間で切り換えられる。垂直転送パルスおよび水平転送パルスの出力動作は、オン状態のとき実行される一方、オフ状態のとき中断される。この結果、２フィールドに１回の間引き読み出しが実現され、省電力化が図られる。
【００４８】
記録操作が行われたときは、“全画素読み出し”がデコーダ１８ｆに設定される。デコーダ１８ｆは、読み出しパルス成分を全ての受光素子１４ｐ，１４ｐ，…に与える。また、デコーダ１８ｆおよび１８ｇの各々は、本露光が実行されるフィールドでオフされ、本露光が実行されたフィールドの次のフィールドでオンされる。この結果、不必要な転送パルスの出力に起因する無駄な電力消費を抑えつつ、的確な全画素読み出しが実現される。
【００４９】
スルー画像表示に関連して、ＣＰＵ３２は、図９に示すメインタスク，図１０に示すセンサ読み出し制御タスク，図１１に示すメモリ書込制御タスク，図１２に示す動き検出タスク，および図１３に示すメモリ読出制御タスクを並列的に実行する。なお、これらのタスクに対応する制御プログラムは、フラッシュメモリ４４に記憶される。
【００５０】
図９を参照して、ステップＳ１ではセンサ読み出し制御タスク，メモリ書き込み制御タスク，動き検出タスクおよびメモリ読み出し制御タスクを起動する。この結果、スルー画像処理が実行され、スルー画像がＬＣＤモニタ３０から出力される。記録操作が行われると、ステップＳ３でＹＥＳと判断し、ステップＳ５でセンサ読み出し制御タスク，メモリ書き込み制御タスク，動き検出タスクおよびメモリ読み出し制御タスクを停止する。これによって、スルー画像の出力が中断される。
【００５１】
ステップＳ７では垂直同期信号Ｖｓｙｎｃ１が発生したか否かを判別し、ＹＥＳであればステップＳ９でデコーダ１８ｆおよび１８ｇをオフする。ステップＳ９の処理によって、垂直転送パルスおよび水平転送パルスの出力が中断される。ステップＳ１１では、垂直同期信号Ｖｓｙｎｃ１が再度発生したか否かを判別する。
【００５２】
ここでＹＥＳであれば、ステップＳ１３で“全画素読み出し”をデコーダ１８ｆに設定し、ステップＳ１５でデコーダ１８ｆおよび１８ｇをオンする。この結果、本露光によって生成された全ての電荷によって形成される高解像度の生画像信号が、イメージセンサ１４から出力される。ステップＳ１７ではこうして出力された生画像信号に記録処理を施し、その後にステップＳ１に戻る。
【００５３】
図１０を参照して、ステップＳ２１ではフラグＦｃｈを“０”に設定し、ステップＳ２３では“間引き読み出し”をデコーダ１８ｆに設定する。垂直同期信号Ｖｓｙｎｃ１が発生するとステップＳ２５でＹＥＳと判断し、フラグＦｃｈの状態をステップＳ２７で判別する。
【００５４】
フラグＦｃｈが“０”であれば、ステップＳ２７でＹＥＳと判断し、ステップＳ２９でデコーダ１８ｆおよび１８ｇの各々をオフする。ステップＳ３１ではゲートパルスをＬレベルに設定し、ステップＳ３３ではフラグＦｃｈを“１”に設定する。ステップＳ３３の処理が完了すると、ステップＳ２５に戻る。
【００５５】
フラグＦｃｈが“１”であれば、ステップＳ２７でＮＯと判断し、ステップＳ３５でデコーダ１８ｆおよび１８ｇの各々をオンする。ステップＳ３７ではゲートパルスをＨレベルに設定し、ステップＳ３９ではフラグＦｃｈを“０”に設定する。ステップＳ３３の処理が完了すると、ステップＳ２５に戻る。
【００５６】
これによって、２フィールドに１回の間引き読み出し処理が実現され、かつメモリ制御回路２４に与えられるゲートパルスが１フィールド毎にＨレベルとＬレベルとの間で切り換えられる。ゲートパルスがＨレベルを示すフィールドは、間引き読み出し処理が実行されるフィールドと一致する。
【００５７】
図１１を参照して、ステップＳ４１ではフラグＦｒｄを“０”に設定し、ステップＳ４３ではゲートパルスが立ち上がったか否かを判別する。ここでＹＥＳであれば、ステップＳ４５でバンクＡを現フレームの書き込みバンクとして指定する。ステップＳ４７ではゲートパルスが立ち上がったか否かを再度判別し、ＹＥＳであればステップＳ４９でバンクＢを現フレームの書き込みバンクとして指定する。
【００５８】
被写界を表す画像データは、ゲートパルスがＨレベルを示すときに信号処理回路２０から出力される。したがって、被写界を表す１フレーム目の画像データは、ステップＳ４５の処理によってバンクＡに書き込まれ、被写界を表す２フレーム目の画像データは、ステップＳ４９の処理によってバンクＢに書き込まれる。
【００５９】
ステップＳ４９の処理が完了すると、ステップＳ５１でフラグＦｒｄを“１”に設定し、フラグＦｍｖを“０”に設定する。フラグＦｒｄはバンクＡまたはＢからの画像データの読み出しを許可／禁止するためのフラグであり、“０”が“禁止”を意味する一方、“１”が“許可”を意味する。フラグＦｍｖはバンクＡおよびＢの各々に割り当てられた抽出エリアＳＰの移動を許可／禁止するためのフラグであり、“０”が“禁止”を意味する一方、“１”が“許可”を意味する。
【００６０】
ステップＳ４７でＹＥＳと判断された時点では、１フレーム目の画像データのバンクＡへの書き込みが完了している。ステップＳ５１では、この１フレーム目の画像データの読み出しを許可するべく、フラグＦｒｄが“１”に設定される。ステップＳ５１ではまた、抽出エリアＳＰの移動を禁止するべく、つまり抽出エリアＳＰを基準位置に設定するべく、フラグＦｍｖが“０”に設定される。
【００６１】
ステップＳ５３ではゲートパルスが立ち上がったか否かを判別し、ＹＥＳであればステップＳ５５で書き込みバンクを変更する。バンクＡが前フレームの書き込みバンクであれば、バンクＢが現フレームの書き込みバンクとして指定される。バンクＢが前フレームの書き込みバンクであれば、バンクＡが現フレームの書き込みバンクとして指定される。ステップＳ５５の処理が完了すると、抽出エリアＳＰを基準位置に設定するべくステップＳ５７でフラグＦｍｖを“０”に設定し、その後ステップＳ５３に戻る。被写界を表す３フレーム目以降の画像データは、ステップＳ５５の処理によって、バンクＡまたはＢに交互に書き込まれる。
【００６２】
図１２を参照して、ステップＳ６１ではレジスタ３２ｒをクリアし、ステップＳ６３ではゲートパルスが立ち上がったか否かを判別する。ステップＳ６３でＹＥＳと判別されると、ステップＳ６５で動き検出回路２２から動きベクトルを取り込む。ステップＳ６７では、抽出エリアＳＰの補正ベクトルを取り込まれた動きベクトルに基づいて算出し、ステップＳ６９では算出された補正ベクトルをレジスタ３２ｒに設定する。ステップＳ６９の処理が完了すると、ステップＳ６３に戻る。ステップＳ６７で算出された補正ベクトルは、ステップＳ６５で取り込まれた動きベクトルの向きと逆の向きを有し、かつステップＳ６５で取り込まれた動きベクトルの長さの“３／５”の長さを有する。
【００６３】
図１３を参照して、ステップＳ７１ではバンクＢを読み出しバンクとして指定し、ステップＳ７３ではフラグＦｒｄが“１”を示すか否かを判別する。図１１に示すステップＳ５１の処理によってフラグＦｒｄが“１”に変更されると、画像データの読み出しが許可されたとみなし、ステップＳ７５でビデオエンコーダ２８を起動する。ステップＳ７７では、垂直同期信号Ｖｓｙｎｃ２が発生したか否かを判別し、ＹＥＳであればフラグＦｍｖの状態をステップＳ７９で判別する。
【００６４】
フラグＦｍｖが“０”を示していれば、ステップＳ８１で読み出しバンクを変更する。バンクＡが前フレームの読み出しバンクであれば、バンクＢが現フレームの読み出しバンクとして指定される。バンクＢが前フレームの読み出しバンクであれば、バンクＡが現フレームの読み出しバンクとして指定される。ステップＳ７１でバンクＢが読み出しバンクとして指定されるため、１回目のステップＳ８１の処理では、バンクＡが現フレームの読み出しバンクとして指定される。
【００６５】
ステップＳ８３では、抽出エリアＳＰを基準位置に設定する。ビデオエンコーダ２８は、読み出しバンク上の抽出エリアＳＰに属する１フィールド相当の部分画像データをインタレース走査態様で読み出す。この結果、対応する部分被写界像がＬＣＤモニタ３０から出力される。
【００６６】
ステップＳ８３の処理が完了すると、ステップＳ８５でフラグＦｍｖを“１”に設定してからステップＳ７７に戻る。フラグＦｍｖを“１”に設定することで、次フィールド以降での抽出エリアＳＰの移動が許可される。
【００６７】
ステップＳ７９でＮＯと判断されるとステップＳ８７に進み、レジスタ３２ｒに設定された補正ベクトルを読み出す。ステップＳ８９では、バンクＡおよびＢの各々に割り当てられた抽出エリアＳＰを読み出された補正ベクトルに従って移動させる。抽出エリアＳＰは、撮像面の動き方向と逆方向に移動する。この結果、ＬＣＤモニタ３０から出力される動画像が滑らかに動く。ステップＳ８９の処理が完了すると、ステップＳ７７に戻る。
【００６８】
以上の説明から分かるように、被写界像は、２フィールドに１回の間引き読み出し処理によってイメージセンサ１４から繰り返し出力され、ＳＤＲＡＭ２６に形成されたバンクＡおよびＢに交互に書き込まれる。ビデオエンコーダ２８は、抽出エリアＳＰに属する１フィールドの部分被写界像をバンクＡまたはＢから抽出し、ＬＣＤモニタ３０は、抽出された部分被写界像に基づく動画像を再現する。フラグＦｍｖは、間引き読み出し処理が実行される毎に、ＣＰＵ３２によって特定値つまり“０”に設定される(S57)。フラグＦｍｖが“０”を示すか否かは、ビデオエンコーダ２８が１フィールド相当の抽出処理を実行する毎に、ＣＰＵ３２によって判別される(S79)。
【００６９】
この判別結果が肯定的であれば、抽出エリアＳＰは、ＣＰＵ３２によって基準位置に設定される(S83)。ＣＰＵ３２はまた、抽出エリアＳＰが基準位置に設定される毎に、フラグＦｍｖを“１”に設定する(S85)。判別結果が否定的であれば、抽出エリアＳＰは、ＣＰＵ３２によって撮像面の動き方向と逆方向に移動される(S89)。
【００７０】
このように、間引き読み出し処理は２フィールドに１回の割合で実行されるため、消費電力を削減することができる。
【００７１】
また、抽出エリアＳＰは、注目する間引き読み出し処理の後に１回目の抽出処理を実行するとき基準位置に設定され、注目する間引き読み出し処理の後に２回目以降の抽出処理を実行するとき撮像面の動き方向と逆方向に移動した位置に設定される。つまり、抽出エリアＳＰは、同一の被写界像に注目するとき、基準位置を起点として撮像面の動き方向と逆方向に移動する。これによって、撮像面の動きに起因する再現動画像の品質の劣化を抑制できる。
【００７２】
さらに、フラグＦｍｖは、間引き読み出し処理が実行される毎に“０”に設定され、抽出エリアＳＰが基準位置に設定される毎に“１”に設定される。フラグＦｍｖが示す値は、抽出処理が実行される毎に判別される。これによって、間引読み出し処理および抽出処理の各々の実行タイミングに関らず、上述の品質劣化を抑制することができる。
【００７３】
なお、この実施例では、撮像面の垂直方向一方端に設けられた単一の水平転送レジスタを用いて電荷を１つの経路から出力するようにしているが、複数の水平転送レジスタを設け、複数の経路から電荷を出力するようにしてもよい。また、この実施例では、ＰＡＬ方式に適合するビデオデンコーダを用いているが、これに代えてＮＴＳＣ方式に適合するビデオエンコーダを用いるようにしてもよい。
【００７４】
さらに、この実施例では、２フィールドに１回の割合で間引き読み出し処理を実行するようにしているが、３フィールド以上のフィールド数に１回の割合で間引き読み出し処理を実行するようにしてもよい。
【図面の簡単な説明】
【００７５】
【図１】この発明の一実施例の構成を示すブロック図である。
【図２】図１実施例に適用されるイメージセンサの構成の一例を示す図解図である。
【図３】図１実施例に適用されるＮＴＳＣ用ＴＧ／ＳＧの構成の一例を示すブロック図である。
【図４】図２に示すイメージセンサの動作の一例を示す図解図である。
【図５】図１実施例に適用されるＳＤＲＡＭのマッピング状態の一例を示す図解図である。
【図６】図２実施例を形成するバンクＡおよびＢの各々における抽出エリアの割り当て状態の一例を示す図解図である。
【図７】（Ａ）は撮像系で用いられる垂直同期信号Ｖｓｙｎｃ１の出力タイミングの一例を示す図解図であり、（Ｂ）はデータ書き込みを制御するゲートパルスの変化の一例を示す図解図であり、（Ｃ）は表示系で用いられる垂直同期信号Ｖｓｙｎｃ２の出力タイミングの一例を示す図解図であり、（Ｄ）は書き込みバンクの変化の一例を示す図解図であり、（Ｅ）は読み出しバンクの変化の一例を示す図解図であり、（Ｆ）は抽出エリアの位置の変化の一例を示す図解図であり、（Ｇ）は再生フィールドの変化の一例を示す図解図であり、（Ｈ）はバンクＡに対するアクセス動作の一例を示す図解図であり、そして（Ｉ）はバンクＢに対するアクセス動作の一例を示す図解図である。
【図８】（Ａ）はＳＤＲＡＭへの画像データの書き込み動作の一部を示す図解図であり、（Ｂ）はＳＤＲＡＭに格納された画像データの読み出し動作の一部を示す図解図であり、そして（Ｃ）はＳＤＲＡＭから読み出された画像データの表示動作の一部を示す図解図である。
【図９】図１実施例に適用されるＣＰＵの動作の一部を示すフロー図である。
【図１０】図１実施例に適用されるＣＰＵの動作の他の一部を示すフロー図である。
【図１１】図１実施例に適用されるＣＰＵの動作のその他の一部を示すフロー図である。
【図１２】図１実施例に適用されるＣＰＵの動作のさらにその他の一部を示すフロー図である。
【図１３】図１実施例に適用されるＣＰＵの動作の他の一部を示すフロー図である。
【符号の説明】
【００７６】
１０  …ディジタルビデオカメラ  
１４  …イメージセンサ
２０  …信号処理回路
２２  …動き検出回路
２６  …ＳＤＲＡＭ
２８  …ビデオエンコーダ
４２  …ＪＰＥＧエンコーダ
４４  …フラッシュメモリ
【図１】
0004703378.tif 000002
【図２】
0004703378.tif 000003
【図３】
0004703378.tif 000004
【図４】
0004703378.tif 000005
【図５】
0004703378.tif 000006
【図６】
0004703378.tif 000007
【図７】
0004703378.tif 000008
【図８】
0004703378.tif 000009
【図９】
0004703378.tif 000010
【図１０】
0004703378.tif 000011
【図１１】
0004703378.tif 000012
【図１２】
0004703378.tif 000013
【図１３】
0004703378.tif 000014