(57)【特許請求の範囲】
【請求項１】
Ｎ本のデータラインとＭ本の選択ラインとを有し、
上記データラインと上記選択ラインの交差点に画像点又は画素が配置され、
上記Ｎ本のデータラインは、Ｎ’本のデータラインをそれぞれ有するＰ個のブロックに分類され（Ｎ＝Ｐ×Ｎ’）、
各ブロックは、Ｐ個のデータ信号のうち１つを並列して受信し、該１つのデータ信号を該ブロックの上記Ｎ’本のデータラインにデマルチプレクスする、マトリクスディスプレイ上にデータを表示する方法であって、
上記ブロックの上記Ｎ’本のデータラインの走査は、上記選択ラインに従って交互に、１番目からＮ’番目まで及びＮ’番目から１番目まで行なわれることを特徴とする方法。
【請求項２】
１番目からＮ’番目までの次にＮ’番目から１番目まで行なわれる上記走査は、２つの連続する選択ラインに対して行なわれ、
上記走査は、第１の選択ラインについては第１の方向において行われ、後続の選択ラインについては第２の方向において行われることを特徴とする請求項１記載の方法。
【請求項３】
１番目からＮ’番目までの次にＮ’番目から１番目まで行なわれる上記走査は、４つの連続する選択ラインに対して行なわれ、
前記走査は、２つの連続する選択ラインについては第１の方向において行なわれ、他の２つの後続の選択ラインについては第２の方向において行なわれることを特徴とする請求項１記載の方法。
【請求項４】
走査の方向の転換を決定するラインカウンタに関連付けられる少なくとも１つのプログラマブル論理回路から構成されることを特徴とする請求項１乃至３のうちいずれか一項記載の方法を実施する回路。
【発明の詳細な説明】
【０００１】
本発明は、マトリクスディスプレイにデータを表示する処理方法に係り、特にＮ本のデータラインとＭ本の選択ラインを有し、それらの交差点に画像点又は画素が配置され、上記Ｎ本のデータラインはＮ’本のデータラインをそれぞれ有するＰ個のブロックに分類されることに係る。
【０００２】
マトリクスディスプレイのうち、直視モード又は投射モードで使用される液晶スクリーンが特に公知である。一般的にこれらのスクリーンは、以下に基準ラインと呼ぶ選択ラインと、以下に基準列と呼ぶデータラインを有し、上記ラインの交差点に画像点又は画素が配置される第１基板と、バック電極を含む第２基板から構成され、上記２つの基板の間に液晶が挿入される。画像点は特に、トランジスタのような切替え回路を介して選択ライン及びデータラインに接続される画素電極から構成される。選択ライン及びデータラインは、一般的に「駆動器」と呼ばれる周辺の制御回路にそれぞれ接続される。ライン駆動器は、ラインを次々と走査して切替え回路と接続する。つまり、各ラインのトランジスタをオンにする。一方、列駆動器は、各データラインにキューを与える。つまり、列駆動器は選択された画素の電極を充電し、更に上記電極とバック電極の間に置かれる液晶の光学特性を変更する。従ってスクリーン上に画像が形成される。
【０００３】
マトリクスディスプレイが限られた本数のラインと列を有する場合、各列はスクリーンの列起動器に、列自体の接続ラインによって接続される。
【０００４】
高品位スクリーンの場合、列駆動器の出力とスクリーン列の間でマルチプレクシングの原理が使用されて、セルの入力のトラックの個数を減少させる。本発明の出願人によって、１９９６年１月１１日に出願された仏国特許出願第９６００２５９号には、図１に示されるようなマトリクスディスプレイの列制御回路が開示される。この場合、列は、Ｎ’本の列、この実施例では９本の列Ｃ１乃至Ｃ９を有するＰ個のブロック１に分けられる。各ブロックはトランジスタ３を含み、トランジスタの一つの電極は列に接続され、もう一つの電極はブロック内のもう一つのトランジスタの同様の電極に接続され、これらの電極は供にビデオ入力ＤＢ１に接続される。第１のブロックはＤＢ１に、第２のブロックはＤＢ２に、最後のブロックはＤＢＰに接続する。トランジスタ３のゲートはデマルチプレキシング信号ＤＷ１乃至ＤＷ９をそれぞれ有する。各ブロックは同様の構造を有する。
【０００５】
図２は、ビデオ信号ＤＢ１乃至ＤＢＰを受信する、同じブロック１内の連続する列から読取られた電圧を示す刻時図である。上記の１９９６年１月１１日に出願された仏国特許出願第９６００２５９号に説明されているが、上記時計図を作成する際には、列−ライン−列結合（図１に符号２で示す）からもたらされたＤＣ電圧誤り及びＡＣ電圧誤りが、同特許に説明される補償回路によって完全に補正されたと想定される。各刻時図は、例えばＤＢ１に接続されたブロックの所与の列（１乃至９）のライン時間を示す。３２μｓのライン時間の場合、信号は下記の通りに分割することができる。
１  マトリクスの全ての列を予め充電する（４μｓ）
２  予めした充電を安定化させる（０．５μｓ）
３  ブロックＤＢの９本の列に対してビデオをサンプリングする（９×２μｓ）
４  列と画素の間で等化させる（７．５μｓ）
５  ラインの選択をやめる（２μｓ）
図２は、ＤＢＰに接続したブロック内の列がサンプリングされる順序によって変化する列の電圧を示す。上記電圧は、液晶セルの端子に亘るＲＭＳ電圧であって、上記液晶セルの電極は列及び対向側の電極ＣＥである。液晶の誘電率は、その端子に印加される電圧関数として変化するので、同じブロック内の、信号ＤＢｉを受信する列は、同じ充電容量を示さない。サンプリングされるトランジスタのゲートと信号ＤＢｉを受信する同じブロック内の列の間の結合は、列がサンプリングされる順序の関数として増加し、信号ＤＢｉを受信する、ブロック内のサンプリングされた第１の列と最後の列の間に数十ｍＶのＤＣ誤りをもたらす。
【０００６】
本発明は、上記欠点を補修可能にする、データをマトリクスディスプレイに表示する処理方法を提案することを目的とする。
【０００７】
本発明は更に、Ｎ本のデータラインとＭ本の選択ラインを有し、それらの交差点に画像点又は画素が配置され、上記Ｎ本のデータラインはＮ’本のデータラインをそれぞれ有するＰ個のブロック（Ｎ＝Ｐ×Ｎ’）に分類され、各ブロックは、Ｐ個のデータ信号のうちの一つを並列して受信し、Ｎ’本のラインにデマルチプレクスする、マトリクスディスプレイにデータを表示する処理方法を提供することであり、上記マトリクスディスプレイは、ブロックのＮ’本のデータラインの走査が、選択ラインに従って、１番目からＮ’番目又はＮ’番目から１番目に交互に行なわれることを特徴とする。
【０００８】
本発明の実施例では、１番目からＮ’番目への次にＮ’番目から１番目への走査が、一本おき毎の選択ラインに行なわれる。
【０００９】
本発明の更なる実施例では、全ての列において同じ連続的なレベルを得ることが可能になり、１番目からＮ’番目への次にＮ’番目から１番目への走査が、４つの連続する選択ラインに対して行なわれる。２つの連続する選択ラインに対して前者の方向の走査が行なわれ、他の２つの連続する選択ラインに対して後者の方向の走査が行なわれる。
【００１０】
本発明は更に、上記処理方法を実施する回路に係る。上記回路は、走査の方向の転換を決めるラインカウンタを具備した少なくとも一つのプログラマブル論理回路から構成される。
【００１１】
本発明の他の特性及び利点は、図を参照して、以下の説明を読むことによって明らかになる。
【００１２】
説明を容易にするために、図における同じ構成素子に同じ符号を付ける。
【００１３】
本発明による処理方法は、図１に示されるような種類のマトリクスディスプレイに主に適用される。このディスプレイは、Ｎ本のデータライン又は列と、Ｍ本の選択ラインを有し、それらの交差点には画像点又は画素（図示しない）が配置される。Ｎ本の列は、Ｎ’本の列をそれぞれ有するＰ個のブロック１に分類され、図１では、例としてブロックは９本の列を有する。ビデオディスプレイに使用されるスクリーンでは、列制御回路は、９本の隣接した列をそれぞれ含む８０個のブロックを通常有し、約５００ｋＨｚのサンプリング周波数で動作する。図１に示されるように、各ブロック１は、Ｐ個又は８０個のデータ信号の一つを並列して受信し、Ｎ’本又は９本の列に、信号ＤＷ１乃至ＮＷ９によってデマルチプレクスされる。
【００１４】
本発明では、サンプリングされるトランジスタのゲートと列の間の結合によって引き起こされ、選択ラインＬ１に対して列がサンプリングされる順序の関数として変化する、同じブロック内における列の間のＤＣ誤りを阻止するために、標本化パルスＤＷ１からＤＷ９を与えることによって、各ブロック１は、ラインＣ１からＣ９へ連続して走査され、図２に示されるような信号が各列Ｃ１乃至Ｃ９において得られる。次に、図２を参照して導入部において説明したようなＤＣ誤りを減少するように、ＤＷ９からＤＷ１への標本化パルスを与えて、次のラインＬ２に対して各ブロックが、列Ｃ９から列Ｃ１に走査される。
【００１５】
本発明の更なる実施例は、全ての列において同等の連続したレベルを得られるようにし、下の表に従って、４つのラインの一本おき毎のラインに標本化パルスの到着を転換させることによって、走査が転換される。
【００１６】
【表１】
0004727038.tif 000002
セルがマーキングされることを防ぐために、画像点において一つのフレームから別のフレームへ転換されるビデオデータとは異なり、上記表においては、信号ＤＷｊの走査方向は、所与の選択ラインに対して一つのフレームから別のフレームに保持され、そこから発生するＡＣ誤りが阻止されることを明記する。
【００１７】
本発明は更に、上記処理方法を実施可能にする回路に係る。上記回路は、走査方向の転換を決めるラインカウンタを具備した少なくとも一つのプログラマブル論理回路から構成される。
【００１８】
図３に、１番目からＮ’番目の後にＮ’番目から１番目の方向で、２ライン毎にデマルチプレクス信号ＤＷ１乃至ＤＷＮ’を受信する各ブロックの走査を発生させる回路を示す。上記回路は、本実施例ではラインカウンタ（１１）の出力におけるアドレスのランク２のビットに従って、セルへビデオデータ（ＤＢ）を送信する順序と、所与の信号ＤＢ（ｉ＝１乃至Ｐ）を受信するブロック内の信号ＤＷ（ｊ＝１乃至Ｎ’）の走査方向を制御するプログラマブル論理回路ＥＰＬＤ１０に基づいている。つまり、ラインカウンタ１１の出力におけるランク２のビットがゼロ（ｘｘｘｘｘｘ００又はｘｘｘｘｘｘ０１）と同等である場合、ワードＤＷｊは１番目からＮ’番目に向けて読取られ、ラインメモリ１３に記憶されたＰ個のビデオデータは、下記の表のＤＷの順序で、セルの上流側にあるＤ／Ａ制御回路１４、即ちデジタル／アナログ変換器に転送される。
【００１９】
【表２】
0004727038.tif 000003
上記の場合でなければワードＤＷｊはＮ’番目から１番目に向けて読取られ、Ｐ個のビデオデータは下記の表に示される順序でＤ／Ａ制御回路１４に転送される。
【００２０】
【表３】
0004727038.tif 000004
更に詳細に説明すると、ラインクロックＣＬによって制御されるラインカウンタ１１の出力における「プリセット（preset）」信号は、モジューロＮ’のカウンタ１５とＤＷのカウンタ１６にそれぞれ送られる。モジューロＮ’のカウンタ１５は、データクロックＣＤによって制御され、下記の通りに動作する。
【００２１】
プリセット＝０の場合、ビデオデータはそのまま転送される。
【００２２】
プリセット≠０の場合、（Ｎ’＋１−）の順にビデオ信号は転送される。
【００２３】
同様に、ＤＷのカウンタ１６もＤＷクロックＤＷＣによって制御され、下記の通りに動作する。
【００２４】
プリセット＝０の場合、ワードは通常の順序で転送される。
【００２５】
プリセット≠０の場合、ワードは転換された順序で転送される。
【００２６】
カウンタＤＷの出力における上記キューはレベルシフト回路１７に送信され、モジューロＮ’カウンタ１５に戻る。
【００２７】
当業者には、上記が一つの特定の実施例であって、本発明の請求項の範囲から外れることなく、上記を変更可能であることが明らかになるであろう。
【図面の簡単な説明】
【図１】  本発明を実施するために使用される、列がグループに分類されたマトリクスディスプレイを略式に示す図である。
【図２】  ライン時間における、９本の列を有するブロックＤＢ内の奇数列を示す刻時図である。
【図３】  本発明の方法を実施するために用いられる回路を略式に示す図である。
【図１】
0004727038.tif 000005
【図２】
0004727038.tif 000006
【図３】
0004727038.tif 000007