(57)【特許請求の範囲】
【請求項１】
基板の表面の上にＩＴＯからなる第１の導電膜および金属からなる第２の導電膜を続けて成膜する第１の工程と、
前記第１の導電膜および前記第２の導電膜をエッチングして、前記基板の表面に、前記第１の導電膜のみを残す第１の領域と、前記第１の導電膜および前記第２の導電膜を残す第２の領域と、前記第１の導電膜および前記第２の導電膜の何れも残さない第３の領域とを形成する第２の工程とを有する表示装置の製造方法であって、
第２の工程は、前記第２の導電膜の上の、前記第１の領域および第２の領域に、それぞれの領域で厚さが異なり、かつ、前記第２の領域の方が厚い第１のエッチングレジストを形成する工程と、
前記第１のエッチングレジストをマスクにして、前記第３の領域にある前記第２の導電膜および前記第１の導電膜を除去し、前記第１の領域および前記第２の領域において、前記第１の導電膜が前記第２の導電膜より後退した状態とする工程と、
前記第１のエッチングレジストのうちの、前記第１の領域にあるレジストのみを除去する工程と、
前記第１の領域にあるレジストを除去した後、前記第２の導電膜の上に残った前記第１のエッチングレジストを加熱融解させて、前記第２の導電膜の上の前記第２の領域と、前記第２の領域と前記第３の領域の境界部分に露出した第２の導電膜および第１の導電膜の側面を覆う第２のエッチングレジストを形成する工程と、
前記第２のエッチングレジストをマスクにして、前記第１の領域にある前記第２の導電膜を除去する工程と、
前記第２のエッチングレジストを除去する工程とを有することを特徴とする表示装置の製造方法。
【請求項２】
前記第１のエッチングレジストのうちの、前記第１の領域にあるレジストのみを除去する工程は、アッシングで行うことを特徴とする請求項１に記載の表示装置の製造方法。
【請求項３】
前記第２の導電膜は、アルミニウムまたはアルミニウムを含む複数層の金属膜であることを特徴とする請求項１または請求項２に記載の表示装置の製造方法。
【請求項４】
前記第１の工程および前記第２の工程は、基板の表面に、前記ＩＴＯ膜からなる複数の対向電極と、前記アルミニウムまたはアルミニウムを含む複数層の金属膜からなる複数本の走査信号線および複数の対向電極を電気的に接続する導電層を形成する工程であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の製造方法および表示装置に関し、特に、横電界駆動方式の液晶表示装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
従来、一対の基板の間に液晶材料を封入した液晶表示パネルを備える液晶表示装置には、ＴＮ方式やＶＡ方式などの縦電界駆動方式のものと、ＩＰＳ方式などの横電界駆動方式のものがある。
【０００３】
前記横電界駆動方式の液晶表示装置は、液晶表示パネルに用いられる一対の基板のうちの一方の基板に、液晶材料に加える電界を制御する画素電極および対向電極が設けられている。このとき、画素電極と対向電極は、たとえば、同じ層にくし歯形状の画素電極と対向電極を向かい合わせに配置する場合と、絶縁層を介して異なる層に平面で見て重なるように配置する場合がある。
【０００４】
画素電極と対向電極を一方の基板に配置するときに、絶縁層を介して異なる層に平面で見て重なるように配置する場合、一般的には、ガラス基板と画素電極の間に対向電極を配置する。このとき、対向電極は、平坦な板状の電極にし、画素電極は、対向電極と平面で見て重なる領域に複数本のスリットを設けたくし歯形状の電極にする。
【０００５】
このように、絶縁層を介して異なる層に平面で見て重なるように画素電極と対向電極を配置する基板は、たとえば、以下のような手順で製造される。
【０００６】
まず、ガラス基板の表面に、たとえば、対向電極、走査信号線、複数の対向電極を電気的に接続する共通信号線などを形成する。次に、対向電極、走査信号線などの上に第１の絶縁層を形成し、第１の絶縁層の上に、半導電層、映像信号線、ドレイン電極、ソース電極などを形成する。次に、映像信号線などの上に、第２の絶縁層を形成し、第２の絶縁層にスルーホールを形成した後、スルーホールにおいてソース電極と電気的に接続されるくし歯形状の画素電極を形成する。
【０００７】
また、従来の製造方法では、ガラス基板の表面に対向電極や走査信号線を形成するときに、たとえば、ガラス基板の表面にＩＴＯ膜を成膜し、ＩＴＯ膜をパターニングして対向電極を形成した後、その表面にアルミニウムまたはアルミニウムを含む複数層の金属膜を成膜し、金属膜をパターニングして走査信号線などを形成するのが一般的であった。
【０００８】
しかしながら、近年、製造プロセスの効率化や製造コストの低減のために、ＩＴＯ膜と金属膜を続けて成膜し、金属膜とＩＴＯ膜を一括してパターニングし、対向電極や走査信号線を形成する方法が提案されている。以下、図９を参照しながら、金属膜とＩＴＯ膜を一括してパターニングし、対向電極や走査信号線を形成する方法の手順を簡単に説明する。
【０００９】
金属膜とＩＴＯ膜を一括してパターニングする場合、たとえば、まず、図９の（ａ）に示すように、ガラス基板ＳＵＢの表面にＩＴＯ膜５および金属膜６を続けて成膜した後、前記金属膜６の上にエッチングレジスト７を形成する。このとき、エッチングレジスト７は、ＩＴＯ膜５のみを残す第１の領域ＡＲ１と、ＩＴＯ膜５および金属膜６を残す第２の領域ＡＲ２に形成する。またこのとき、エッチングレジスト７は、第１の領域ＡＲ１と第２の領域ＡＲ２で厚さを変え、かつ、前記第２の領域ＡＲ２の方が厚くなるように形成する。このようなエッチングレジストを形成するには、たとえば、レジストを露光するときに、ハーフ露光と呼ばれる露光方法を用い、第１の領域と第２の領域の露光時間または露光量を変え、第１の領域のエッチングレジストの厚さが、第２の領域のエッチングレジストの厚さの半分程度になるようにする。
【００１０】
次に、エッチングレジストをマスクにして、図９の（ｂ）に示すように、第１の領域ＡＲ１、第２の領域ＡＲ２以外の第３の領域ＡＲ３にある金属膜５およびＩＴＯ膜６を除去する。
【００１１】
次に、第１の領域ＡＲ１と第２の領域ＡＲ２で厚さが異なるエッチングレジスト７を、たとえば、前記第１の領域ＡＲ１のエッチングレジスト７が無くなるまでアッシングして、図９の（ｃ）に示すように、第２の領域ＡＲ２のみ、すなわち金属膜６およびＩＴＯ膜５を残す領域のみにエッチングレジスト７が残っている状態にする。
【００１２】
次に、第２の領域ＡＲ２のみに残っているエッチングレジスト７をマスクにして、図９の（ｄ）に示すように、第１の領域ＡＲ１の金属膜６を除去すると、対向電極ＣＴ、走査信号線ＧＬ、共通信号線ＣＬが形成される。
【００１３】
このような手順で対向電極ＣＴや走査信号線ＧＬなどを形成すれば、エッチングレジスト７を形成する（露光、現像する）工程、剥離する工程はそれぞれ１回で済むので、対向電極ＣＴや走査信号線ＧＬを効率よく形成することができる。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、たとえば、図９の（ａ）から（ｄ）に示したような手順で対向電極ＣＴや走査信号線ＧＬを形成する場合、たとえば、走査信号線ＧＬの側面や、走査信号線ＧＬの近くにある共通信号線ＣＬの走査信号線ＧＬと対向する側面は、図９の（ａ）の状態から（ｂ）の状態にするときと、（ｃ）の状態から（ｄ）の状態にするときに２回エッチングされる。そのため、走査信号線ＧＬや共通信号線ＣＬが、たとえば、図１０に示すように、最初に金属膜６の上に形成されたエッチングレジストの第２の領域ＡＲ２の幅に比べて、細くなってしまうという問題があった。
【００１５】
このような走査信号線ＧＬや共通信号線ＣＬの細りを防ぐには、たとえば、２回のエッチングによる金属膜６の後退量を考慮して、エッチングレジスト７の第２の領域ＡＲ２の幅を広くすればよいと考えられる。
【００１６】
しかしながら、そのようにすると、走査信号線ＧＬとして残す領域に形成するレジスト７と、共通信号線ＣＬとして残す領域に形成するレジスト７の間隔が狭くなり、２つのレジストの間の第３の領域ＡＲ３が狭くなり、エッチング不良で走査信号線ＧＬと共通信号線ＣＬを分離できないことがあるという別の問題が生じる。
【００１７】
また、前記走査信号線ＧＬなどが形成された基板（ＴＦＴ基板）において、たとえば、走査信号が入力される端部、すなわち、ドライバＩＣ、またはドライバＩＣが実装されたＴＣＰなどと接続される端子部は、複数本の走査信号線が非常に密に並んでいる。そのため、金属膜とＩＴＯ膜を一括してパターニングする場合、走査信号線の細りを防ぐとともに、エッチング不良による走査信号線間の短絡を防ぐことが難しいという問題があった。
【００１８】
本発明の目的は、金属膜とＩＴＯ膜を一括してパターニングする表示装置の製造方法において、走査信号線の細りを防ぐことが可能な技術を提供することにある。
【００１９】
本発明の他の目的は、金属膜とＩＴＯ膜を一括してパターニングする表示装置の製造方法において、走査信号線間の短絡を防ぐことが可能な技術を提供することにある。
【００２０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００２１】
本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。
【００２２】
（１）基板の表面の上に第１の導電膜および第２の導電膜を続けて成膜する第１の工程と、前記第１の導電膜および前記第２の導電膜をエッチングして、前記基板の表面に、前記第１の導電膜のみが積層された第１の領域と、前記第１の導電膜および前記第２の導電膜が積層された第２の領域と、前記第１の導電膜および前記第２の導電膜が存在しない第３の領域とを形成する第２の工程とを有する表示装置の製造方法であって、第２の工程は、前記第２の導電膜の上の、前記第１の領域および第２の領域に、それぞれの領域で厚さが異なり、かつ、前記第２の領域の方が厚い第１のエッチングレジストを形成する工程と、前記第１のエッチングレジストをマスクにして、前記第３の領域にある前記第２の導電膜および前記第１の導電膜を除去する工程と、前記第１のエッチングレジストのうちの、前記第１の領域にあるレジストのみを除去する工程と、前記第１の領域にあるレジストを除去した後、前記第２の導電膜の上に残った前記第1のエッチングレジストを加熱融解させて、前記第２の導電膜の上の前記第２の領域と、前記第２の領域と前記第３の領域の境界部分に露出した第２の導電膜および第１の導電膜を覆う第２のエッチングレジストを形成する工程と、前記第２のエッチングレジストをマスクにして、前記第１の領域にある前記第２の導電膜を除去する工程と、前記第２のエッチングレジストを除去する工程とを有する表示装置の製造方法。
【００２３】
（２）前記（１）の表示装置の製造方法において、前記第１のエッチングレジストのうちの、前記第１の領域にあるレジストのみを除去する工程は、アッシングで行う表示装置の製造方法。
【００２４】
（３）前記（１）または（２）の表示装置の製造方法において、前記第１の導電膜は透明な導電膜であり、前記第２の導電膜は１層または複数層の金属膜である表示装置の製造方法。
【００２５】
（４）前記（１）乃至（３）のいずれかの表示装置の製造方法において、前記第１の導電膜はＩＴＯ膜であり、前記第２の導電膜はアルミニウムまたはアルミニウムを含む複数層の金属膜であり、前記第１の工程および前記第２の工程は、基板の表面に、前記ＩＴＯ膜からなる複数の対向電極と、前記アルミニウムまたはまたはアルミニウムを含む複数層の金属膜からなる複数本の走査信号線および複数の対向電極を電気的に接続する導電層を形成する工程である表示装置の製造方法。
【００２６】
（５）基板の表面の上に複数本の走査信号線と、絶縁層を介して前記複数本の映像信号線と立体的に交差する複数本の映像信号線と、２本の隣接する走査信号線と２本の隣接する映像信号線で囲まれた画素領域に対して配置されるＴＦＴ素子および画素電極と、前記画素電極と前記基板の表面の間に配置され、かつ、前記基板を平面でみたときに前記画素電極と重なる領域および重ならない領域がある対向電極を有する表示パネルを備える表示装置であって、前記走査信号線と前記基板の表面の間には、前記走査信号線と接しており、かつ、前記対向電極と同じ導電材料からなる導電層を有し、前記導電層は、前記走査信号線と接する面の外周が、前記走査信号線の外周よりも内側にある表示装置。
【００２７】
（６）前記（５）の表示装置において、前記表示パネルは、一対の基板の間に液晶材料を封入した液晶表示パネルである表示装置。
【発明の効果】
【００２８】
本発明の表示装置の製造方法は、基板の表面の上に第１の導電膜および第２の導電膜を続けて成膜する第１の工程と、前記第１の導電膜および前記第２の導電膜をエッチングして、前記基板の表面に、前記第１の導電膜のみが積層された第１の領域と、前記第１の導電膜および前記第２の導電膜が積層された第２の領域と、前記第１の導電膜および前記第２の導電膜が存在しない第３の領域とを形成する第２の工程を有する製造方法である。このとき、第２の工程は、前記第２の導電膜の上の、前記第１の領域および第２の領域に、それぞれの領域で厚さが異なり、かつ、前記第２の領域の方が厚い第１のエッチングレジストを形成する工程と、前記第１のエッチングレジストをマスクにして、前記第３の領域にある前記第２の導電膜および前記第１の導電膜を除去する工程と、前記第１のエッチングレジストのうち、前記第１の領域にあるレジストのみを除去する工程と、前記第１の領域にあるレジストを除去した後、前記第２の導電膜の上に残ったレジストを加熱融解させて、前記第２の導電膜の上の前記第２の領域と、前記第２の領域と前記第３の領域の境界部分に露出した第２の導電膜および第１の導電膜を覆う第２のエッチングレジストを形成する工程と、前記第２のエッチングレジストをマスクにして、前記第１の領域にある前記第２の導電膜を除去する工程と、前記第２のエッチングレジストを除去する工程とを有する。このようにすることで、第２の領域に残す第２の導電膜の、第２の領域と第３の領域の境界の側面がエッチングされる回数を１回にすることができるので、第２の領域に残る第２の導電膜の細りを防ぐことができる。
【００２９】
また、第２の領域に残す第２の導電膜の、第２の領域と第３の領域の境界の側面がエッチングされる回数を１回にするため、エッチングレジストの幅を広げることなく第２の導電膜の細りを防げる。そのため、第２の導電膜のエッチング不良による短絡を防ぐこともできる。
【００３０】
また、本発明の表示装置の製造方法において、前記第１のエッチングレジストのうち、前記第１の領域にあるレジストのみを除去する工程は、たとえば、アッシングで行えばよい。
【００３１】
また、本発明の表示装置の製造方法は、たとえば、横電界駆動型の液晶表示パネルにおいて、対向電極と走査信号線を一括して形成する場合に適用して望ましい製造方法である。この場合、前記第１の導電膜は前記対向電極の形成に用いる透明な導電膜であり、前記第２の導電膜は走査信号線などの形成に用いる１層または複数層の金属膜である。
【００３２】
また、前記第１の導電膜が前記対向電極の形成に用いる透明な導電膜の場合、その導電膜は、たとえば、ＩＴＯ膜である。また、前記第２の導電膜が走査信号線などの形成に用いる金属膜の場合、その金属膜は、たとえば、アルミニウムまたはアルミニウムを含む複数層の金属膜である。またこのとき、前記第２の導電膜は、走査信号線の他に、たとえば、複数の対向電極を電気的に接続する共通信号線や、対向電極にコモン電位の電圧を加えるバスラインなどの導電層としても用いられる。
【００３３】
また、横電界駆動型の液晶表示パネルは、一対の基板のうちの一方の基板の表面の上に、複数本の走査信号線と、絶縁層を介して前記複数本の映像信号線と立体的に交差する複数本の映像信号線と、２本の隣接する走査信号線と２本の隣接する映像信号線で囲まれた画素領域に対して配置されるＴＦＴ素子および画素電極と、前記画素電極と前記基板の表面の間に配置され、かつ、前記基板を平面でみたときに前記画素電極と重なる領域および重ならない領域がある対向電極を有する。このとき、対向電極と走査信号線を一括して形成すると、前記走査信号線と前記基板の表面の間には、前記走査信号線と接しており、かつ、前記対向電極と同じ導電材料からなる導電層が介在する。そして、本発明の表示装置の製造方法を適用すると、走査信号線の側面がエッチングされる回数は１回になるので、前記導電層は、前記走査信号線と接する面の外周が、前記走査信号線の外周よりも内側になる。
【００３４】
なお、本発明の表示装置の製造方法は、横電界駆動方式の液晶表示パネルに限らず、前記第１の領域から第３の領域を形成するものであれば適用できることはもちろんである。
【発明を実施するための最良の形態】
【００３５】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００３６】
図１乃至図５は、本発明が適用される表示パネルの一構成例を示す模式図である。
図１は、液晶表示パネルを観察者側からみた模式平面図である。図２は、図１のＡ−Ａ'線における模式断面図である。図３は、液晶表示パネルのＴＦＴ基板における表示領域の１画素の構成例を示す模式平面図である。図４は、図３のＢ−Ｂ'線における模式断面図である。図５は、図３のＣ−Ｃ'線における模式断面図である。
【００３７】
本発明は、複数本の走査信号線と、絶縁層を介して前記複数本の走査信号線と立体的に交差する複数本の映像信号線と、２本の隣接する走査信号線および２本の隣接する映像信号線で囲まれる画素領域に対して配置されるＴＦＴ素子および画素電極と、前記画素電極と前記基板の表面の間に配置され、かつ、前記基板を平面でみたときに前記画素電極と重なる領域および重ならない領域がある対向電極とを有する基板が用いられた表示パネル（表示装置）の製造方法に関するものである。このような基板が用いられた表示パネルには、たとえば、一対の基板の間に液晶材料が封入された液晶表示パネルがある。
【００３８】
液晶表示パネルは、たとえば、図１および図２に示すように、一対の基板１，２の間に液晶材料３を封入した表示パネルである。このとき、一対の基板１，２は、表示領域ＤＡの外側に環状に配置されたシール材４で接着されており、液晶材料３は、一対の基板１，２およびシール材４で囲まれた空間に封入されている。
【００３９】
一対の基板１，２のうち、観察者側からみた外形寸法が大きい方の基板１は、一般に、ＴＦＴ基板と呼ばれる。図１および図２では省略しているが、ＴＦＴ基板１は、ガラス基板などの透明な基板の表面の上に、複数本の走査信号線と、絶縁層を介して前記複数本の走査信号線と立体的に交差する複数本の映像信号線が形成されている。そして、２本の隣接する走査信号線と２本の隣接する映像信号線で囲まれた領域が１つの画素領域に相当し、各画素領域に対してＴＦＴ素子や画素電極などが配置されている。また、ＴＦＴ基板１と対をなす他方の基板２は、一般に、対向基板と呼ばれる。
【００４０】
前記液晶表示パネルが、たとえば、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式のような横電界駆動方式の場合、ＴＦＴ基板１の画素電極と対向する対向電極（共通電極とも呼ばれる）は、ＴＦＴ基板１側に設けられる。また、横電界駆動方式の液晶表示パネルには、たとえば、画素電極と対向電極がＴＦＴ基板１の同じ層に配置されているものと、絶縁層を介して異なる層に配置されているものがある。本発明の製造方法は、横電界駆動方式の中でも、画素電極と対向電極が絶縁層を介して異なる層に配置されているものに適用することが望ましい。
【００４１】
次に、画素電極と対向電極が絶縁層を介して異なる層に配置されている横電界駆動方式の液晶表示パネルの表示領域ＤＡの１画素の構成例について、図３乃至図５を参照して簡単に説明する。
【００４２】
本発明は、液晶表示パネルの中でも、特に、ＴＦＴ基板１の１画素の構成が、図３乃至図５に示すような構成の横電界方式の液晶表示パネルに適用することが望ましい。このとき、ＴＦＴ基板１は、たとえば、図３乃至図５に示すように、ガラス基板ＳＵＢの表面に、ｘ方向に延在する複数本の走査信号線ＧＬが設けられており、走査信号線ＧＬの上には、第１の絶縁層ＰＡＳ１を介してｙ方向に延在し、複数本の走査信号線ＧＬと立体的に交差する複数本の映像信号線ＤＬが設けられている。そして、２本の隣接する走査信号線ＧＬと２本の隣接する映像信号線ＤＬによって囲まれた領域が１つの画素領域に相当する。
【００４３】
また、ガラス基板ＳＵＢの表面には、たとえば、画素領域毎に、平板状の対向電極ＣＴが設けられている。このとき、ｘ方向に並んだ各画素領域の対向電極ＣＴは、走査信号線ＧＬと並行した共通信号線ＣＬによって電気的に接続されている。また、走査信号線ＧＬからみて、共通信号線ＣＬが設けられている方向と反対側には、対向電極ＣＴと電気的に接続されている共通接続パッドＣＰが設けられている。またこのとき、走査信号線ＧＬは、ガラス基板ＳＵＢとの間に、たとえば、対向電極ＣＴの形成に用いられるＩＴＯ膜などの透明な導電層５が介在している。
【００４４】
また、第１の絶縁層ＰＡＳ１の上には、映像信号線ＤＬの他に、半導電層、ドレイン電極ＳＤ１、およびソース電極ＳＤ２が設けられている。このとき、導電層は、たとえば、アモルファスシリコン（ａ−Ｓｉ）を用いて形成されており、各画素領域に対して配置されるＴＦＴ素子のチャネル層ＳＣとしての機能を持つものの他に、たとえば、走査信号線ＧＬと映像信号線ＤＬが立体的に交差する領域における走査信号線ＧＬと映像信号線ＤＬの短絡を防ぐもの（図示しない）がある。このとき、ＴＦＴ素子のチャネル層ＳＣとしての機能を持つ半導電層は、映像信号線ＤＬに接続しているドレイン電極ＳＤ１とソース電極ＳＤ２の両方が接続されている。
【００４５】
また、映像信号線ＤＬなどが形成された面（層）の上には、第２の絶縁層ＰＡＳ２を介して画素電極ＰＸが設けられている。画素電極ＰＸは、画素領域毎に独立した電極であり、第２の絶縁層ＰＡＳ２に設けられた開口部（スルーホール）ＴＨ１においてソース電極ＳＤ２と電気的に接続されている。また、対向電極ＣＴと画素電極ＰＸが、図３乃至図５に示したように、第１の絶縁層ＰＡＳ１および第２の絶縁層ＰＡＳ２を介して積層配置されている場合、画素電極ＰＸは、スリットＳＬが設けられたくし歯形状の電極になっている。
【００４６】
また、第２の絶縁層ＰＡＳ２の上には、画素電極ＰＸの他に、たとえば、走査信号線ＧＬを挟んで上下に配置された２つの対向電極ＣＴを電気的に接続するためのブリッジ配線ＢＲが設けられている。このとき、ブリッジ配線ＢＲは、走査信号線ＧＬを挟んで配置された共通信号線ＣＬおよび共通接続パッドＣＰとスルーホールＴＨ２，ＴＨ３によって接続される。
【００４７】
また、第２の絶縁層ＰＡＳ２の上には、画素電極ＰＸおよびブリッジ配線ＢＲを覆うように配向膜ＯＲＩが設けられている。なお、図示は省略するが、対向基板２は、ＴＦＴ基板１の配向膜ＯＲＩが設けられた面に対向するように配置される。
【００４８】
以下、１画素の構成が、図３乃至図５に示したような構成のＴＦＴ基板１の製造方法について説明する。
【実施例】
【００４９】
図６は、本発明による一実施例の表示パネルの製造方法を説明するための模式図である。なお、図６には、本発明の特徴である対向電極と走査信号線や共通信号線を形成する工程を、（ａ）から（ｅ）までの５つの手順にわけて示している。
【００５０】
本実施例では、図３乃至図５に示したような構成のＴＦＴ基板１の製造方法のうち、対向電極ＣＴと、走査信号線ＧＬや共通信号線ＣＬなどを形成する工程について説明する。このとき、対向電極ＣＴと、走査信号線ＧＬや共通信号線ＣＬは、ガラス基板ＳＵＢの表面に連続して成膜したＩＴＯ膜および金属膜を、一括してパターニングし、対向電極ＣＴと、走査信号線ＧＬや共通信号線ＣＬを形成する。
【００５１】
金属膜とＩＴＯ膜を一括してパターニングする場合、たとえば、まず、図６の（ａ）に示すように、ガラス基板の表面にＩＴＯ膜５および金属膜６を続けて成膜した後、前記金属膜６の上に第１のエッチングレジスト７Ａを形成する。このとき、第１のエッチングレジスト７Ａは、ＩＴＯ膜５のみを残す第１の領域ＡＲ１と、ＩＴＯ膜５および金属膜６を残す第２の領域ＡＲ２に形成する。またこのとき、第１のエッチングレジスト７Ａは、第１の領域ＡＲ１と第２の領域ＡＲ２で厚さを変え、かつ、前記第２の領域ＡＲ２の方が厚くなるように形成する。このような第１のエッチングレジスト７Ａを形成するには、たとえば、レジストを露光するときに、ハーフ露光と呼ばれる露光方法を用い、第１の領域ＡＲ１と第２の領域ＡＲ２の露光時間または露光量を変え、第１の領域ＡＲ１における第１のエッチングレジスト７Ａの厚さが、第２の領域ＡＲ２における第１のエッチングレジスト７Ａの厚さの半分程度になるようにする。
【００５２】
次に、第１のエッチングレジスト７をマスクにして、図６の（ｂ）に示すように、第１の領域ＡＲ１、第２の領域ＡＲ２以外の第３の領域ＡＲ３にある金属膜６およびＩＴＯ膜５を除去する。このとき、第１の領域ＡＲ１および第２の領域ＡＲ２に残る金属膜６およびＩＴＯ膜５は、たとえば、ＩＴＯ膜５の方が後退量が大きい。
【００５３】
次に、第１の領域ＡＲ１と第２の領域ＡＲ２で厚さが異なる第１のエッチングレジスト７を、たとえば、前記第１の領域ＡＲ１のエッチングレジストが無くなるまでアッシングして、図６の（ｃ）に示すように、第２の領域ＡＲ２のみ、すなわち金属膜６およびＩＴＯ膜５を残す領域のみに第１のエッチングレジスト７Ａが残っている状態にする。
【００５４】
次に、第２の領域ＡＲ２のみに残った第１のエッチングレジスト７Ａを加熱溶融させて、たとえば、図６の（ｄ）に示すように、前記第２の領域ＡＲ２と、第２の領域ＡＲ２と前記第３の領域ＡＲ３の境界部分に露出した金属膜６およびＩＴＯ膜５の側面を覆う第２のエッチングレジスト７Ｂを形成する。
【００５５】
次に、第２のエッチングレジスト７Ｂをマスクにして、図６の（ｅ）に示すように、第１の領域に残っている金属膜６を除去すると、対向電極ＣＴ、走査信号線ＧＬ、共通信号線ＣＬが形成される。その後、第２のエッチングレジスト７Ｂを除去し、第１の絶縁層ＰＡＳ１などを形成する工程は、従来のものと同じ手順でよいので、説明は省略する。
【００５６】
このような手順で対向電極ＣＴや走査信号線ＧＬなどを形成すれば、エッチングレジストを形成する工程、剥離する工程はそれぞれ１回で済むので、対向電極ＣＴや走査信号線ＧＬを効率よく形成することができる。
【００５７】
図７は、本実施例の製造方法の作用効果を説明するための模式図である。
【００５８】
本実施例のように金属膜６とＩＴＯ膜５を一括してパターニングする場合、金属膜６をエッチングする工程は２回ある。しかしながら、本実施例の製造方法の場合、１回目のエッチングで第３の領域ＡＲ３の金属膜６およびＩＴＯ膜５が除去した後、第２の領域ＡＲ２と第３の領域ＡＲ３の境界部分に露出している金属膜６およびＩＴＯ膜５を第２のエッチングレジスト７Ｂで覆ってから、第１の領域の金属膜６を除去する２回目のエッチングを行う。そのため、第２の領域ＡＲ２と第３の領域ＡＲ３の境界部分に露出している金属膜６の側面がエッチングされるのは１回だけであり、図７に示すように、第２の領域ＡＲ２に残る走査信号線ＧＬや共通信号線ＣＬの後退量を小さくでき、配線の細りを防ぐことができる。
【００５９】
また、第２の領域ＡＲ２と第３の領域ＡＲ３の境界部分に露出している金属膜６の側面がエッチングを１回だけにすることができるので、たとえば、走査信号線ＧＬとガラス基板ＳＵＢの間に介在するＩＴＯ膜５の外周は、走査信号線ＧＬの外周よりも内側になる。
【００６０】
また、本実施例の製造方法では、たとえば、走査信号線ＧＬを形成する第２の領域ＡＲ２と共通信号線ＣＬを形成する第２の領域ＡＲ２の幅を広げることなく、走査信号線ＧＬおよび共通信号線ＣＬの細りを防ぐことができる。そのため、２つの第２の領域ＡＲ２の間にある第３の領域ＡＲ３が狭くて起こるエッチング不良で走査信号線ＧＬと共通信号線ＣＬが短絡するのを防ぐこともできる。
【００６１】
図８は、本実施例の製造方法の別の効果を説明するための模式図である。
【００６２】
本実施例の製造方法を説明するにあたって、図６および図７では、表示領域（画素領域）の対向電極ＣＴと、走査信号線ＧＬおよび走査信号線ＧＬの近くに並行した共通信号線ＣＬが形成される部分を例に挙げている。しかしながら、１つの画素領域が図３乃至図５に示したような構成のＴＦＴ基板１の場合、表示領域の外側でも、走査信号線ＧＬとガラス基板ＳＵＢの間にＩＴＯ膜５が介在している。
【００６３】
つまり、たとえば、図８に示すように、各走査信号線ＧＬに走査信号を入力する端子部ＧＰのように、走査信号線ＧＬが密に並んでいる箇所でも、走査信号線ＧＬとガラス基板ＳＵＢの間にＩＴＯ膜５が介在している。そのため、従来の図９の（ａ）から（ｄ）に示したような手順で金属膜６およびＩＴＯ膜５を一括してパターニングした場合、各走査信号線ＧＬの端子部ＧＰの側面は２回エッチングされるので、たとえば、各走査信号線ＧＬの端子部ＧＰが細くなってドライバＩＣまたはドライバＩＣが実装されたＴＣＰなどとの接続不良が生じることがあった。  
【００６４】
一方、本実施例の製造方法を適用すれば、各走査信号線ＧＬの端子部ＧＰの側面がエッチングされるのは１回だけなので、各走査信号線ＧＬの端子部ＧＰの細りを防ぐことができ、ドライバＩＣまたはドライバＩＣが実装されたＴＣＰなどとの接続不良を低減することができる。
【００６５】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【図面の簡単な説明】
【００６６】
【図１】液晶表示パネルを観察者側からみた模式平面図である。
【図２】図１のＡ−Ａ'線における模式断面図である。
【図３】液晶表示パネルのＴＦＴ基板における表示領域の１画素の構成例を示す模式平面図である。
【図４】図３のＢ−Ｂ'線における模式断面図である。
【図５】図３のＣ−Ｃ'線における模式断面図である。
【図６】本発明による一実施例の表示パネルの製造方法を説明するための模式図である。
【図７】本実施例の製造方法の作用効果を説明するための模式図である。
【図８】本実施例の製造方法の別の効果を説明するための模式図である。
【図９】従来の金属膜とＩＴＯ膜を一括してパターニングする手順を説明するための模式断面図である。
【図１０】従来の一括パターニングによる問題点を説明するための模式断面図である。
【符号の説明】
【００６７】
１…ＴＦＴ基板
ＳＵＢ…ガラス基板
ＧＬ…走査信号線
ＣＬ…共通信号線
ＣＰ…共通接続パッド
ＣＴ…対向電極
ＰＡＳ１…第１の絶縁層
ＤＬ…映像信号線
ＳＣ…ＴＦＴ素子のチャネル層（半導電層）
ＳＤ１…ドレイン電極
ＳＤ２…ソース電極
ＰＡＳ２…第２の絶縁層
ＰＸ…画素電極
ＳＬ…スリット
ＢＲ…ブリッジ配線
ＯＲＩ…配向膜
ＴＨ１，ＴＨ２，ＴＨ３…スルーホール
２…対向基板
３…液晶材料
４…シール材
５…導電層（ＩＴＯ膜）
６…金属膜
７…エッチングレジスト
７Ａ…第１のエッチングレジスト
７Ｂ…第２のエッチングレジスト
【図１】
0004842709.tif 000002
【図２】
0004842709.tif 000003
【図３】
0004842709.tif 000004
【図４】
0004842709.tif 000005
【図５】
0004842709.tif 000006
【図６】
0004842709.tif 000007
【図７】
0004842709.tif 000008
【図８】
0004842709.tif 000009
【図９】
0004842709.tif 000010
【図１０】
0004842709.tif 000011