(57)【特許請求の範囲】
【請求項１】
入力されたＲ，Ｇ，Ｂの画素信号と選択信号とに応じて、前記選択信号が第１の論理値を示す場合に第１の輝度信号を生成し、前記選択信号が第２の論理値を示す場合に第２の輝度信号を生成する処理と、
前記選択信号が前記第１の論理値を示す場合に、前記生成した第１の輝度信号と前記Ｒ，Ｇ，Ｂの画素信号のうちのＢ信号との差分に所定の係数を乗算して色差信号であるＵ信号を生成する処理と、
前記選択信号が前記第２の論理値を示す場合に、前記生成した第２の輝度信号と前記Ｂ信号との差分に所定の係数を乗算して色差信号であるＰｂ信号を生成する処理と、
前記選択信号が前記第１の論理値を示す場合に、前記生成した第１の輝度信号と前記Ｒ信号との差分に所定の係数を乗算して色差信号であるＶ信号を生成する処理と、
前記選択信号が前記第２の論理値を示す場合に、前記生成した第２の輝度信号と前記Ｒ信号との差分に所定の係数を乗算して色差信号であるＰｒ信号を生成する処理と、
を行う第１の信号生成回路と、
前記第１の信号生成回路から入力された前記Ｕ信号に第１の係数を乗算して色差信号であるＣｂ信号を生成する処理と、
前記選択信号が前記第１の論理値を示す場合に、前記生成したＣｂ信号を選択して出力し、当該選択信号が前記第２の論理値を示す場合に、前記第１の信号生成回路から入力された前記Ｐｒ信号を選択して出力する処理と、
前記第１の信号生成回路から入力された前記Ｖ信号に第２の係数を乗算して色差信号であるＣｒ信号を生成する処理と、
前記選択信号が前記第１の論理値を示す場合に、前記生成したＣｒ信号を選択して出力し、当該選択信号が前記第２の論理値を示す場合に、前記第１の信号生成回路から入力された前記Ｐｒ信号を選択して出力する処理と、
を行う第２の信号生成回路と、
前記第１の信号生成回路から入力された第１の輝度信号、前記Ｕ信号及び前記Ｖ信号によりコンポジット信号を生成する第３の信号生成回路と、
を有する画像処理装置。
【請求項２】
前記第１の信号生成回路は、
前記選択信号に基づいて、複数の異なる係数を選択し、Ｒ，Ｇ，Ｂの画素信号の各々に当該選択した対応する係数を乗算し、各々の乗算結果を加算して前記第１の輝度信号あるいは第２の輝度信号を生成する輝度信号生成回路と、
前記選択信号に基づいて、複数の異なる係数を選択し、前記生成した第１の輝度信号と前記Ｂ信号との差分に当該選択した対応する係数を乗算し、各々の乗算結果を加算して前記Ｕ信号あるいはＰｂ信号を生成する第１の色差信号生成回路と、
前記選択信号に基づいて、複数の異なる係数を選択し、前記生成した第２の輝度信号と前記Ｂ信号との差分に当該選択した係数を乗算し、各々の乗算結果を加算して前記Ｖ信号あるいはＰｒ信号を生成する第２の色差信号生成回路と、
を有する請求項１に記載の信号生成回路。
【請求項３】
前記輝度信号生成回路は、
前記選択信号が第１の論理値を示す場合に第３の係数を選択し、第２の論理値を示す場合に第４の係数を選択する第１の選択回路と、
前記選択信号が第１の論理値を示す場合に第５の係数を選択し、第２の論理値を示す場合に第６の係数を選択する第２の選択回路と、
前記選択信号が第１の論理値を示す場合に第７の係数を選択し、第２の論理値を示す場合に第８の係数を選択する第３の選択回路と、
前記Ｒ，Ｇ，Ｂの画素信号のうち、Ｒ信号と前記第１の選択回路が選択した前記第３の係数あるいは前記第４の係数とを乗算する第１の乗算回路と、
前記Ｒ，Ｇ，Ｂの画素信号のうち、Ｇ信号と前記第２の選択回路が選択した前記第５の係数あるいは前記第６の係数とを乗算する第２の乗算回路と、
前記Ｒ，Ｇ，Ｂの画素信号のうち、Ｂ信号と前記第３の選択回路が選択した前記第７の係数あるいは前記第８の係数とを乗算する第３の乗算回路と、
前記第１の乗算回路が乗算した結果と、前記第２の乗算回路が乗算した結果とを加算する第１の加算回路と、
前記第１の加算回路が加算した結果と、前記第３の乗算回路が乗算した結果とを加算し、当該加算結果を第１の輝度信号あるいは第２の輝度信号として出力する第２の加算回路と、
を有する請求項２に記載の画像処理装置。
【請求項４】
前記第１の色差信号生成回路は、
前記Ｂ信号から、前記輝度信号生成回路から入力された前記第１の輝度信号あるいは第２の輝度信号を減算する第１の減算回路と、
前記選択信号が第１の論理値を示す場合に第９の係数を選択し、第２の論理値を示す場合に第１０の係数を選択する第４の選択回路と、
前記第１の減算回路が減算した結果と、前記第４の選択回路が選択した前記第９の係数あるいは前記第１０の係数とを乗算し、当該乗算結果を前記Ｕ信号あるいはＰｂ信号として出力する第４の乗算回路と、
を有する請求項３に記載の画像処理装置。
【請求項５】
前記第２の色差信号生成回路は、
前記Ｒ信号から、前記輝度信号生成回路から入力された前記第１の輝度信号あるいは第２の輝度信号を減算する第２の減算回路と、
前記選択信号が第１の論理値を示す場合に第１１の係数を選択し、第２の論理値を示す場合に第１２の係数を選択する第５の選択回路と、
前記第２の減算回路が減算した結果と、前記第５の選択回路が選択した前記第１１の係数あるいは前記第１２の係数とを乗算し、当該乗算結果を前記Ｖ信号あるいはＰｒ信号として出力する第５の乗算回路と、
を有する請求項４に記載の画像処理装置。
【請求項６】
前記第２の信号生成回路は、
前記第１の信号生成回路から入力された前記Ｕ信号と、前記第１の係数とを乗算する第６の乗算回路と、
前記選択信号が第１の論理値を示す場合に前記第６の乗算回路の乗算結果を選択して前記Ｃｂ信号として出力し、第２の論理値を示す場合に前記第１の信号生成回路から入力された前記Ｐｂ信号を選択して出力する第６の選択回路と、
前記第１の信号生成回路から入力された前記Ｖ信号と、前記第２の係数とを乗算する第７の乗算回路と、
前記選択信号が第１の論理値を示す場合に前記第７の乗算回路の乗算結果を選択して前記Ｃｒ信号として出力し、第２の論理値を示す場合に前記第１の信号生成回路から入力された前記Ｐｒ信号を選択して出力する第７の選択回路と、
を有する請求項５に記載の画像処理装置。
【請求項７】
データバスと、
前記データバスに接続され、選択信号を生成する演算処理回路と、
レンダリング処理を行い、Ｒ，Ｇ，Ｂの画素信号を出力する第１の画像処理回路と、
前記演算処理回路および前記第１の画像処理回路の少なくとも一方が生成した画素信号を用いて表示用の輝度信号および色差信号を生成する第２の画像処理回路と、
を有し、
前記第２の画像処理回路は、
前記Ｒ，Ｇ，Ｂの画素信号と前記選択信号とに応じて、前記選択信号が第１の論理値を示す場合に第１の輝度信号を生成し、前記選択信号が第２の論理値を示す場合に第２の輝度信号を生成する処理と、
前記選択信号が前記第１の論理値を示す場合に、前記生成した第１の輝度信号と前記Ｒ，Ｇ，Ｂの画素信号のうちのＢ信号との差分に所定の係数を乗算して色差信号であるＵ信号を生成する処理と、
前記選択信号が前記第２の論理値を示す場合に、前記生成した第２の輝度信号と前記Ｂ信号との差分に所定の係数を乗算して色差信号であるＰｂ信号を生成する処理と、
前記選択信号が前記第１の論理値を示す場合に、前記生成した第１の輝度信号と前記Ｒ信号との差分に所定の係数を乗算して色差信号であるＶ信号を生成する処理と、
前記選択信号が前記第２の論理値を示す場合に、前記生成した第２の輝度信号と前記Ｒ信号との差分に所定の係数を乗算して色差信号であるＰｒ信号を生成する処理と、
を行う第１の信号生成回路と、
前記第１の信号生成回路から入力された前記Ｕ信号に第１の係数を乗算して色差信号であるＣｂ信号を生成する処理と、
前記選択信号が前記第１の論理値を示す場合に、前記生成したＣｂ信号を選択して出力し、当該選択信号が前記第２の論理値を示す場合に、前記第１の信号生成回路から入力された前記Ｐｂ信号を選択して出力する処理と、
前記第１の信号生成回路から入力された前記Ｖ信号に第２の係数を乗算して色差信号であるＣｒ信号を生成する処理と、
前記選択信号が前記第１の論理値を示す場合に、前記生成したＣｒ信号を選択して出力し、当該選択信号が前記第２の論理値を示す場合に、前記第１の信号生成回路から入力された前記Ｐｒ信号を選択して出力する処理と、
を行う第２の信号生成回路と、
前記第１の信号生成回路から入力された第１の輝度信号、前記Ｕ信号及び前記Ｖ信号によりコンポジット信号を生成する第３の信号生成回路と、
を有する画像処理システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｒ（赤），Ｇ（緑），Ｂ（青）信号を用いてＹ（輝度）、Ｃｂ，Ｃｒ，Ｐｂ，Ｐｒ（色差）信号を生成する回路に特徴を有する画像処理装置および画像処理システムに関する。
【０００２】
【従来の技術】
画像処理回路では、レンダリング処理などで生成されたＲ，Ｇ，Ｂ信号をエンコードしてディスプレイ出力用のＹ（輝度）、Ｃｂ，Ｃｒ，Ｐｂ，Ｐｒ（色差）信号を生成する。
【０００３】
図７は、従来の画像処理システム１０１の構成図である。
図７に示すように、画像処理システム１０１は、データバス１２０を介してＣＰＵ(Central Processing Unit) １１０、ＲＯＭ(Read Only Memory)／ＲＡＭ(Random Access Memory)１１１、Ｉ／Ｆ回路１１２およびグラフィックＬＳＩ１１４が接続されている。
Ｉ／Ｆ回路１１２にはＤＶＤドライブ１１３が接続されている。
また、グラフィックＬＳＩ１１４にはデジタルビデオエンコーダ１１５が接続されており、デジタルビデオエンコーダ１１５にはＤＡＣ１１６が接続されている。
【０００４】
画像処理システム１０１では、例えば、ＤＶＤドライブ１１３においてＤＶＤから再生されたそれぞれ８ビットのＲ，Ｇ，Ｂの画素信号、あるいはＣＰＵ１１０で生成されたそれぞれ８ビットのＲ，Ｇ，Ｂの画素信号が、グラフィックＬＳＩ１１４に出力される。
グラフィックＬＳＩ１１４では、入力したＲ，Ｇ，Ｂの画素信号を用いてレンダリング処理を行い、それによって生成したＲ，Ｇ，Ｂの画素信号をデジタルビデオエンコーダ１１５に出力する。
【０００５】
デジタルビデオエンコーダ１１５では、Ｒ，Ｇ，Ｂの画素信号を用いて、下記式に基づいて、Ｙ，Ｕ，Ｖ信号、Ｙ，Ｃｂ，Ｃｒ信号、並びにＹ，Ｐｂ，Ｐｒ信号を生成する。
下記式において、ＲはＲ信号が示す値であり、ＧはＧ信号が示す値であり、ＢはＢ信号が示す値であり、ＹはＹ信号が示す値、ＵはＵ信号が示す値、ＶはＶ信号が示す値、ＣｂはＣｂ信号が示す値、ＣｒはＣｒ信号が示す値、ＰｂはＰｂ信号が示す値、ＰｒはＰｒ信号が示す値である。
【０００６】
【数１】
〔ＲＧＢ→ＹＵＶ〕
Ｙ＝０．２９９Ｒ＋０．５８７Ｇ＋０．１１４Ｂ        …（１）
Ｕ＝０．４９３（Ｂ−Ｙ）                            …（２）
Ｖ＝０．８７７（Ｒ−Ｙ）                            …（３）
【０００７】
【数２】
〔ＲＧＢ→ＹＣｂＣｒ〕
Ｙ＝０．２９９Ｒ＋０．５８７Ｇ＋０．１１４Ｂ        …（４）
Ｃｒ＝０．７１３（Ｒ−Ｙ）                          …（５）
Ｃｂ＝０．５６４（Ｂ−Ｙ）                          …（６）
【０００８】
【数３】
〔ＲＧＢ→ＹＰｂＰｒ〕
Ｙ＝０．２１２６Ｒ＋０．７１５２Ｇ＋０．０７２２Ｂ  …（７）
Ｐｒ＝０．６３５（Ｒ−Ｙ）                          …（８）
Ｐｂ＝０．５３８９（Ｂ−Ｙ）                        …（９）
【０００９】
図８は、図７に示すデジタルビデオエンコーダ１１５の構成図である。
図８に示すように、デジタルビデオエンコーダ１１５は、信号生成回路２００，２０１，２０３の３つの信号生成回路を有する。
信号生成回路２００は、グラフィックＬＳＩ１１４から入力したＲ，Ｇ，Ｂの画素信号を入力し、上記式（１）〜（３）に基づいて演算を行って、Ｙ，Ｕ，Ｖの３つの信号を生成し、これをＤＡＣ１１６に出力する。
信号生成回路２０１は、グラフィックＬＳＩ１１４から入力したＲ，Ｇ，Ｂの画素信号を入力し、上記式（４）〜（６）に基づいて演算を行って、Ｙ，Ｃｂ，Ｃｒの３つの信号を生成し、これをＤＡＣ１１６に出力する。
信号生成回路２０２は、グラフィックＬＳＩ１１４から入力したＲ，Ｇ，Ｂの画素信号を入力し、上記式（７）〜（９）に基づいて演算を行って、Ｙ，Ｐｂ，Ｐｒの３つの信号を生成し、これをＤＡＣ１１６に出力する。
【００１０】
【発明が解決しようとする課題】
しかしながら、上述した図７に示す従来の画像処理システム１０１では、図８に示すようにデジタルビデオエンコーダ１１５が、Ｙ，Ｕ，Ｖ信号、Ｙ，Ｃｂ，Ｃｒ信号、並びにＹ，Ｐｂ，Ｐｒ信号を独立して生成するための３つの信号生成回路を用いるため、回路が大規模化してしまうという問題がある。
【００１１】
本発明は上述した従来技術に鑑みてなされ、小規模化を図れる画像処理装置および画像処理システムを提供することを目的とする。
【００１２】
【課題を解決するための手段】
第１の発明の画像処理装置は、入力されたＲ，Ｇ，Ｂの画素信号と選択信号とに応じて、前記選択信号が第１の論理値を示す場合に第１の輝度信号を生成し、前記選択信号が第２の論理値を示す場合に第２の輝度信号を生成する処理と、前記選択信号が前記第１の論理値を示す場合に、前記生成した第１の輝度信号と前記Ｒ，Ｇ，Ｂの画素信号のうちのＢ信号との差分に所定の係数を乗算して色差信号であるＵ信号を生成する処理と、前記選択信号が前記第２の論理値を示す場合に、前記生成した第２の輝度信号と前記Ｂ信号との差分に所定の係数を乗算して色差信号であるＰｂ信号を生成する処理と、前記選択信号が前記第１の論理値を示す場合に、前記生成した第１の輝度信号と前記Ｒ信号との差分に所定の係数を乗算して色差信号であるＶ信号を生成する処理と、前記選択信号が前記第２の論理値を示す場合に、前記生成した第２の輝度信号と前記Ｒ信号との差分に所定の係数を乗算して色差信号であるＰｒ信号を生成する処理と、を行う第１の信号生成回路と、前記第１の信号生成回路から入力された前記Ｕ信号に第１の係数を乗算して色差信号であるＣｂ信号を生成する処理と、前記選択信号が前記第１の論理値を示す場合に、前記生成したＣｂ信号を選択して出力し、当該選択信号が前記第２の論理値を示す場合に、前記第１の信号生成回路から入力された前記Ｐｒ信号を選択して出力する処理と、前記第１の信号生成回路から入力された前記Ｖ信号に第２の係数を乗算して色差信号であるＣｒ信号を生成する処理と、前記選択信号が前記第１の論理値を示す場合に、前記生成したＣｒ信号を選択して出力し、当該選択信号が前記第２の論理値を示す場合に、前記第１の信号生成回路から入力された前記Ｐｒ信号を選択して出力する処理と、を行う第２の信号生成回路と、前記第１の信号生成回路から入力された第１の輝度信号、前記Ｕ信号及び前記Ｖ信号によりコンポジット信号を生成する第３の信号生成回路と、を有する。
【００１３】
第２の発明の画像処理システムは、データバスと、前記データバスに接続され、選択信号を生成する演算処理回路と、レンダリング処理を行い、Ｒ，Ｇ，Ｂの画素信号を出力する第１の画像処理回路と、前記演算処理回路および前記第１の画像処理回路の少なくとも一方が生成した画素信号を用いて表示用の輝度信号および色差信号を生成する第２の画像処理回路と、を有し、前記第２の画像処理回路は、前記Ｒ，Ｇ，Ｂの画素信号と前記選択信号とに応じて、前記選択信号が第１の論理値を示す場合に第１の輝度信号を生成し、前記選択信号が第２の論理値を示す場合に第２の輝度信号を生成する処理と、前記選択信号が前記第１の論理値を示す場合に、前記生成した第１の輝度信号と前記Ｒ，Ｇ，Ｂの画素信号のうちのＢ信号との差分に所定の係数を乗算して色差信号であるＵ信号を生成する処理と、前記選択信号が前記第２の論理値を示す場合に、前記生成した第２の輝度信号と前記Ｂ信号との差分に所定の係数を乗算して色差信号であるＰｂ信号を生成する処理と、前記選択信号が前記第１の論理値を示す場合に、前記生成した第１の輝度信号と前記Ｒ信号との差分に所定の係数を乗算して色差信号であるＶ信号を生成する処理と、前記選択信号が前記第２の論理値を示す場合に、前記生成した第２の輝度信号と前記Ｒ信号との差分に所定の係数を乗算して色差信号であるＰｒ信号を生成する処理と、を行う第１の信号生成回路と、前記第１の信号生成回路から入力された前記Ｕ信号に第１の係数を乗算して色差信号であるＣｂ信号を生成する処理と、前記選択信号が前記第１の論理値を示す場合に、前記生成したＣｂ信号を選択して出力し、当該選択信号が前記第２の論理値を示す場合に、前記第１の信号生成回路から入力された前記Ｐｂ信号を選択して出力する処理と、前記第１の信号生成回路から入力された前記Ｖ信号に第２の係数を乗算して色差信号であるＣｒ信号を生成する処理と、前記選択信号が前記第１の論理値を示す場合に、前記生成したＣｒ信号を選択して出力し、当該選択信号が前記第２の論理値を示す場合に、前記第１の信号生成回路から入力された前記Ｐｒ信号を選択して出力する処理と、を行う第２の信号生成回路と、前記第１の信号生成回路から入力された第１の輝度信号、前記Ｕ信号及び前記Ｖ信号によりコンポジット信号を生成する第３の信号生成回路と、を有する。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態に係わる画像処理装置を、添付図面を参照して説明する。
図１は、本実施形態の画像処理システム１の構成図である。
図１に示すように、画像処理システム１は、データバス２０を介してＣＰＵ(Central Processing Unit) １０、ＲＯＭ(Read Only Memory)／ＲＡＭ(Random Access Memory)１１、Ｉ／Ｆ回路１２およびグラフィックＬＳＩ１４が接続されている。
また、Ｉ／Ｆ回路１２には、ＤＶＤドライブ１３が接続されている。
また、グラフィックＬＳＩ１４は、デジタルビデオエンコーダ１５に接続されている。
デジタルビデオエンコーダ１５は、ＤＡＣ(Digital Analog Converter)１６に接続されている。
ここで、デジタルビデオエンコーダ１５が本発明の画像処理装置および第２の画像処理回路に対応している。
まが、ＣＰＵ１０が本発明の演算処理回路に対応し、グラフィックＬＳＩ１４が本発明の第１の画像処理回路に対応し、データバス２０が本発明のデータバスに対応している。
【００２３】
ＣＰＵ１０は、画像処理システム１の各構成要素の処理を統括して制御する。
ＣＰＵ１０は、デジタルビデオエンコーダ１５においてＹ，Ｃｒ，Ｃｂ信号およびコンポジット信号Ｃｏｍｐを生成する場合に、第１の論理値を示す選択信号ＳＥＬを生成し、これをデジタルビデオエンコーダ１５に出力する。
また、ＣＰＵ１０は、デジタルビデオエンコーダ１５においてＹ，Ｐｒ，Ｐｂ信号を生成する場合に、第２の論理値を示す選択信号ＳＥＬを生成し、これをデジタルビデオエンコーダ１５に出力する。
【００２４】
ＲＯＭ／ＲＡＭ１１は、画像処理システム１の処理に用いられるプログラムやデータを記憶する。
【００２５】
Ｉ／Ｆ回路１２は、データバス２０とＤＶＤドライブ１３との間で画素信号などのデータおよび信号を入出力する。
【００２６】
ＤＶＤドライブ１３は、ＤＶＤの再生および記録を行う。
【００２７】
グラフィックＬＳＩ１４は、データバス２０を介してＤＶＤドライブ１３あるいはＣＰＵ１０から入力したＲ，Ｇ，Ｂの画素信号を用いてレンダリング処理を行い、その処理結果であるＲ，Ｇ，Ｂの画素信号をデジタルビデオエンコーダ１５に出力する。
【００２８】
デジタルビデオエンコーダ１５は、ＣＰＵ１０およびグラフィックＬＳＩ１４の少なくとも一方が生成したＲ，Ｇ，Ｂの画素信号を用いて、Ｙ，Ｐｂ，Ｐｒ信号とＹ，Ｃｂ，Ｃｒ信号とを選択的に生成すると共に、コンポジット信号Ｃｏｍｐを生成する。
具体的には、デジタルビデオエンコーダ１５は、下記式に基づいて、Ｙ，Ｕ，Ｖ信号、Ｙ，Ｃｂ，Ｃｒ信号およびＹ，Ｐｂ，Ｐｒ信号を生成する。
下記式において、ＲはＲ信号が示す値であり、ＧはＧ信号が示す値であり、ＢはＢ信号が示す値であり、ＹはＹ信号が示す値、ＵはＵ信号が示す値、ＶはＶ信号が示す値、ＣｂはＣｂ信号が示す値、ＣｒはＣｒ信号が示す値、ＰｂはＰｂ信号が示す値、ＰｒはＰｒ信号が示す値である。
ここで、Ｙ信号が本発明の輝度信号に対応し、ＰｂおよびＶ信号が本発明の第１の色差信号に対応し、Ｐｒ信号およびＵ信号が本発明の第２の色差信号に対応し、Ｃｂが本発明の第３の色差信号に対応し、Ｃｒが本発明の第４の色差信号に対応している。
【００２９】
【数４】
〔ＲＧＢ→ＹＵＶ〕
Ｙ＝０．２９９Ｒ＋０．５８７Ｇ＋０．１１４Ｂ        …（１）
Ｕ＝０．４９３（Ｂ−Ｙ）                            …（２）
Ｖ＝０．８７７（Ｒ−Ｙ）                            …（３）
【００３０】
【数５】
〔ＲＧＢ→ＹＣｂＣｒ〕
Ｙ＝０．２９９Ｒ＋０．５８７Ｇ＋０．１１４Ｂ        …（４）
Ｃｒ＝０．７１３（Ｒ−Ｙ）                          …（５）
Ｃｂ＝０．５６４（Ｂ−Ｙ）                          …（６）
【００３１】
【数６】
〔ＲＧＢ→ＹＰｂＰｒ〕
Ｙ＝０．２１２６Ｒ＋０．７１５２Ｇ＋０．０７２２Ｂ  …（７）
Ｐｒ＝０．６３５（Ｒ−Ｙ）                          …（８）
Ｐｂ＝０．５３８９（Ｂ−Ｙ）                        …（９）
【００３２】
図２は、デジタルビデオエンコーダ１５の構成図である。
図２に示すように、デジタルビデオエンコーダ１５は、信号生成回路３０、信号生成回路３１、信号生成回路３２および係数設定回路３３を有する。
ここで、信号生成回路３０が本発明の第１の信号生成回路に対応し、信号生成回路３１が本発明の第２の信号生成回路に対応し、信号生成回路３２が本発明の第３の信号生成回路に対応している。
以下、各信号生成回路について詳細に説明する。
図３は、信号生成回路３０の構成図である。
図３に示すように、信号生成回路３０は、Ｙ信号生成回路４５、色差信号生成回路４６および色差信号生成回路４７を有する。
【００３３】
図４は、Ｙ信号生成回路４５の構成図である。
図４に示すように、Ｙ信号生成回路４５は、選択回路４０、乗算回路４１、加算回路７０および加算回路７１を有する。
選択回路４０は、図２に示す係数設定回路３３から係数Ａｒ１およびＡｒ２を入力し、ＣＰＵ１０が生成した選択信号ＳＥＬが第１の論理値（例えば、論理値「１」）を示す場合に係数Ａｒ１を選択して係数Ｓ４０として乗算回路４１に出力し、選択信号ＳＥＬが第２の論理値（例えば、論理値「０」）を示す場合に係数Ａｒ２を選択して係数Ｓ４０として乗算回路４１に出力する。
ここで、係数Ａｒ１は、上記式（１），（４）のＲの係数０．２９９である。また、係数Ａｒ２は、上記式（７）のＲの係数０．２１２６である。
【００３４】
乗算回路４１は、Ｒ信号が示す値と係数Ｓ４０とを乗算し、その乗算結果Ｓ４１を加算回路７０に出力する。
【００３５】
選択回路５０は、図２に示す係数設定回路３３から係数Ａｇ１およびＡｇ２を入力し、ＣＰＵ１０が生成した選択信号ＳＥＬが第１の論理値を示す場合に係数Ａｇ１を選択して係数Ｓ５０として乗算回路５１に出力し、選択信号ＳＥＬが第２の論理値を示す場合に係数Ａｇ２を選択して係数Ｓ５０として乗算回路５１に出力する。
ここで、係数Ａｇ１は、上記式（１），（４）のＧの係数０．５８７である。また、係数Ａｇ２は、上記式（７）のＧの係数０．７１５２である。
【００３６】
乗算回路５１は、Ｇ信号が示す値と係数Ｓ５０とを乗算し、その乗算結果Ｓ５１を加算回路７０に出力する。
【００３７】
選択回路６０は、図２に示す係数設定回路３３から係数Ａｂ１およびＡｂ２を入力し、ＣＰＵ１０が生成した選択信号ＳＥＬが第１の論理値を示す場合に係数Ａｂ１を選択して係数Ｓ６０として乗算回路６１に出力し、選択信号ＳＥＬが第２の論理値を示す場合に係数Ａｂ２を選択して係数Ｓ６０として乗算回路６１に出力する。
ここで、係数Ａｂ１は、上記式（１），（４）のＢの係数０．１１４である。また、係数Ａｂ２は、上記式（７）のＢの係数０．０７２２である。
【００３８】
乗算回路６１は、Ｂ信号が示す値と係数Ｓ６０とを乗算し、その乗算結果Ｓ６１を加算回路７１に出力する。
【００３９】
加算回路７０は、乗算回路４１の乗算結果Ｓ４１と乗算回路５１の乗算結果Ｓ５１とを加算し、その加算結果Ｓ７０を加算回路７１に出力する。
加算回路７１は、加算結果Ｓ７０と乗算回路６１の乗算結果Ｓ６１とを加算し、その加算結果をＹ信号として図１に示すＤＡＣ１６および図３に示す色差信号生成回路４６および４７に出力する。
【００４０】
図５（Ａ）は、図３に示す色差信号生成回路４６の構成図である。
図５（Ａ）に示すように、色差信号生成回路４６は、減算回路８０、選択回路８１および乗算回路８２を有する。
減算回路８０は、グラフィックＬＳＩ１４から入力したＢ信号から、図３および図４に示すＹ信号生成回路４５から入力したＹ信号を減算して（Ｂ−Ｙ）信号を生成し、これを乗算回路８２に出力する。
選択回路８１は、係数設定回路３３から係数ＡＵおよびＡＰｂを入力し、ＣＰＵ１０が生成した選択信号ＳＥＬが第１の論理値を示す場合に係数ＡＵを係数Ｓ８１として乗算回路８２に出力し、選択信号ＳＥＬが第２の論理値を示す場合に係数ＡＰｂを係数Ｓ８１として乗算回路８２に出力する。
乗算回路８２は、減算回路８０から入力した（Ｂ−Ｙ）信号と、選択回路８１から入力した係数Ｓ８１とを乗算し、乗算結果を図２に示す信号生成回路３１および信号生成回路３２に出力する。
ここで、選択信号ＳＥＬが第１の論理値を示す場合に乗算回路８２の乗算結果はＵ信号となり、選択信号ＳＥＬが第２の論理値を示す場合に乗算回路８２の乗算結果はＰｂ信号となる。
【００４１】
図５（Ｂ）は、図３に示す色差信号生成回路４７の構成図である。
図５（Ｂ）に示すように、色差信号生成回路４７は、減算回路９０、選択回路９１および乗算回路９２を有する。
減算回路９０は、グラフィックＬＳＩ１４から入力したＲ信号から、図３および図４に示すＹ信号生成回路４５から入力したＹ信号を減算して（Ｒ−Ｙ）信号を生成し、これを乗算回路９２に出力する。
選択回路９１は、係数設定回路３３から係数ＡＶおよびＡＰｒを入力し、ＣＰＵ１０が生成した選択信号ＳＥＬが第１の論理値を示す場合に係数ＡＶを係数Ｓ９１として乗算回路９２に出力し、選択信号ＳＥＬが第２の論理値を示す場合に係数ＡＰｒを係数Ｓ９１として乗算回路９２に出力する。
乗算回路９２は、減算回路９０から入力した（Ｒ−Ｙ）信号と、選択回路９１から入力した係数Ｓ９１とを乗算し、乗算結果を図２に示す信号生成回路３１および信号生成回路３２に出力する。
ここで、選択信号ＳＥＬが第１の論理値を示す場合に乗算回路９２の乗算結果はＶ信号となり、選択信号ＳＥＬが第２の論理値を示す場合に乗算回路９２の乗算結果はＰｒ信号となる。
【００４２】
図６は、図２に示す信号生成回路３１の構成図である。
図６に示すように、信号生成回路３１は、乗算回路３００、選択回路３０１、乗算回路３０２および選択回路３０３を有する。
乗算回路３００は、図２に示す信号生成回路３０から入力したＵ信号またはＰｂ信号に、係数（ＡＣｂ／ＡＵ）を乗算し、その乗算結果を選択回路３０１に出力する。ここで、係数ＡＵは、前述した式（２）の（Ｂ−Ｙ）の係数０．４９３であり、係数ＡＣｂは前述した式（６）の（Ｂ−Ｙ）の係数０．５６４である。
乗算回路３００は、前述した選択信号ＳＥＬが第１の論理値を示す場合に信号生成回路３０からＵ信号を入力し、選択信号ＳＥＬが第２の論理値を示す場合に信号生成回路３０からＰｂ信号を入力する。
このとき、選択信号ＳＥＬが第１の論理値を示す場合に、乗算回路３００の乗算結果がＣｂ信号になる。
選択回路３０１は、選択信号ＳＥＬが第１の論理値を示す場合に、乗算回路３００から入力したＣｂ信号を選択して出力する。
選択回路３０１は、選択信号ＳＥＬが第２の論理値を示す場合に、信号生成回路３０から入力したＰｂ信号を選択して出力する。
【００４３】
乗算回路３０２は、図２に示す信号生成回路３０から入力したＶ信号またはＰｒ信号に、係数（ＡＣｒ／ＡＶ）を乗算し、その乗算結果を選択回路３０３に出力する。ここで、係数ＡＶは、前述した式（３）の（Ｒ−Ｙ）の係数０．８７７であり、係数ＡＣｒは前述した式（５）の（Ｒ−Ｙ）の係数０．７１３である。
乗算回路３０２は、前述した選択信号ＳＥＬが第１の論理値を示す場合に信号生成回路３０からＶ信号を入力し、選択信号ＳＥＬが第２の論理値を示す場合に信号生成回路３０からＰｒ信号を入力する。
このとき、選択信号ＳＥＬが第１の論理値を示す場合に、乗算回路３００の乗算結果がＣｒ信号になる。
選択回路３０３は、選択信号ＳＥＬが第１の論理値を示す場合に、乗算回路３０２から入力したＣｒ信号を選択して出力する。
選択回路３０３は、選択信号ＳＥＬが第２の論理値を示す場合に、信号生成回路３０から入力したＰｒ信号を選択して出力する。
【００４４】
信号生成回路３２は、信号生成回路３０から入力したＹ信号、Ｕ信号およびＶ信号を周波数インタリーブによって多重化してコンポジット信号Ｃｏｍｐを生成し、これを出力する。
【００４５】
また、図２に示す係数設定回路３３は、信号生成回路３０，３１の処理に用いられる種々の係数を記憶している。
【００４６】
以下、図２〜図６を参照してデジタルビデオエンコーダ１５の動作例を説明する。
〔第１の動作例〕
以下、ＣＰＵ１０において、論理値「１」の選択信号ＳＥＬが生成され、当該選択信号ＳＥＬに基づいて、デジタルビデオエンコーダ１５が、Ｙ，Ｃｒ，Ｃｂ信号およびコンポジット信号Ｃｏｍｐを生成する場合の動作例を説明する。
【００４７】
図１に示すグラフィックＬＳＩ１４で生成されたＲ，Ｇ，Ｂ信号が図１および図２に示すデジタルビデオエンコーダ１５の信号生成回路３０に入力される。
当該Ｒ，Ｇ，Ｂ信号は、図３に示す信号生成回路３０のＹ信号生成回路４５、色差信号生成回路４６および色差信号生成回路４７に入力される。
そして、信号生成回路３０に内蔵された図４に示すＹ信号生成回路４５において、第１の論理値を示す選択信号ＳＥＬに基づいて、選択回路４０，５０，６０が係数Ａｒ１，Ａｇ１，Ａｂ１をそれぞれ選択する。
そして、乗算回路４１において、Ｒ信号と係数Ａｒ１とが乗算され、その乗算結果Ｓ４１が加算回路７０に出力される。
また、乗算回路５１において、Ｇ信号と係数Ａｇ１とが乗算され、その乗算結果Ｓ５１が加算回路７０に出力される。
また、乗算回路６１において、Ｂ信号と係数Ａｂ１とが乗算され、その乗算結果Ｓ６１が加算回路７１に出力される。
【００４８】
そして、加算回路７０において、乗算結果Ｓ４１とＳ５１とが加算され、その加算結果Ｓ７０が加算回路７１に出力される。
そして、加算回路７１において、加算結果Ｓ７０と乗算結果Ｓ６１とが加算され、その加算結果がＹ信号としてＤＡＣ１６、図２に示す信号生成回路３１、信号生成回路３２、並びに図３に示す色差信号生成回路４６，４７に出力される。
【００４９】
そして、図５（Ａ）に示す色差信号生成回路４６において以下の処理が行われる。
選択回路８１において、選択信号ＳＥＬに基づいて、係数ＡＵが選択され、係数Ｓ８１として乗算回路８２に出力される。
減算回路８０において、Ｂ信号からＹ信号が減算され、その減算結果（Ｂ−Ｙ）が乗算回路８２に出力される。
そして、乗算回路８２において、減算結果（Ｂ−Ｙ）と係数Ｓ８１とが乗算され、その乗算結果であるＵ信号が図２に示す信号生成回路３１に出力される。
【００５０】
また、上述した色差信号生成回路４６の処理と並行して図５（Ｂ）に示す色差信号生成回路４７において以下の処理が行われる。
選択回路９１において、選択信号ＳＥＬに基づいて、係数ＡＶが選択され、係数Ｓ９１として乗算回路９２に出力される。
減算回路９０において、Ｒ信号からＹ信号が減算され、その減算結果（Ｒ−Ｙ）が乗算回路９２に出力される。
そして、乗算回路９２において、減算結果（Ｒ−Ｙ）と係数Ｓ９１とが乗算され、その乗算結果であるＶ信号が図２に示す信号生成回路３１に出力される。
【００５１】
そして、信号生成回路３２において、Ｙ信号、Ｕ信号およびＶ信号を用いて多重化が行われてコンポジット信号Ｃｏｍｐが生成および出力される。
【００５２】
また、信号生成回路３２の処理と並行して図６に示す信号生成回路３１において以下の処理が行われる。乗算回路３００において、係数ＡＣｂ／ＡＵとＵ信号とが乗算されてＣｂ信号が生成され、選択回路３０１に出力される。
そして、選択回路３０１において、選択信号ＳＥＬに基づいて、Ｃｂ信号が選択および出力される。
【００５３】
乗算回路３０２において、係数ＡＣｒ／ＡＶとＶ信号と乗算されてＣｒ信号が生成され、選択回路３０３に出力される。
そして、選択回路３０３において、選択信号ＳＥＬに基づいて、Ｃｒ信号が選択および出力される。
【００５４】
上述したように、ＣＰＵ１０において第１の論理値を示す選択信号ＳＥＬが生成された場合には、デジタルビデオエンコーダ１５において、Ｙ，Ｃｒ，Ｃｂ信号およびコンポジット信号Ｃｏｍｐが生成される。
【００５５】
〔第２の動作例〕
以下、ＣＰＵ１０において、論理値「０」の選択信号ＳＥＬが生成され、当該選択信号ＳＥＬに基づいて、デジタルビデオエンコーダ１５が、Ｙ，Ｐｒ，Ｐｂ信号およびコンポジット信号Ｃｏｍｐを生成する場合の動作例を説明する。
【００５６】
図１に示すグラフィックＬＳＩ１４で生成されたＲ，Ｇ，Ｂ信号が図１および図２に示すデジタルビデオエンコーダ１５の信号生成回路３０に入力される。
当該Ｒ，Ｇ，Ｂ信号は、図３に示す信号生成回路３０のＹ信号生成回路４５、色差信号生成回路４６および色差信号生成回路４７に入力される。
そして、信号生成回路３０に内蔵された図４に示すＹ信号生成回路４５において、第２の論理値を示す選択信号ＳＥＬに基づいて、選択回路４０，５０，６０が係数Ａｒ２，Ａｇ２，Ａｂ２をそれぞれ選択する。
そして、乗算回路４１において、Ｒ信号と係数Ａｒ２とが乗算され、その乗算結果Ｓ４１が加算回路７０に出力される。
また、乗算回路５１において、Ｇ信号と係数Ａｇ２とが乗算され、その乗算結果Ｓ５１が加算回路７０に出力される。
また、乗算回路６１において、Ｂ信号と係数Ａｂ２とが乗算され、その乗算結果Ｓ６１が加算回路７１に出力される。
【００５７】
そして、加算回路７０において、乗算結果Ｓ４１とＳ５１とが加算され、その加算結果Ｓ７０が加算回路７１に出力される。
そして、加算回路７１において、加算結果Ｓ７０と乗算結果Ｓ６１とが加算され、その加算結果がＹ信号としてＤＡＣ１６、図２に示す信号生成回路３１、信号生成回路３２、並びに図３に示す色差信号生成回路４６，４７に出力される。
【００５８】
そして、図５（Ａ）に示す色差信号生成回路４６において以下の処理が行われる。
選択回路８１において、選択信号ＳＥＬに基づいて、係数ＡＰｂが選択され、係数Ｓ８１として乗算回路８２に出力される。
減算回路８０において、Ｂ信号からＹ信号が減算され、その減算結果（Ｂ−Ｙ）が乗算回路８２に出力される。
そして、乗算回路８２において、減算結果（Ｂ−Ｙ）と係数Ｓ８１とが乗算され、その乗算結果であるＰｂ信号が図２に示す信号生成回路３１に出力される。
【００５９】
また、上述した色差信号生成回路４６の処理と並行して図５（Ｂ）に示す色差信号生成回路４７において以下の処理が行われる。
選択回路９１において、選択信号ＳＥＬに基づいて、係数ＡＰｒが選択され、係数Ｓ９１として乗算回路９２に出力される。
減算回路９０において、Ｒ信号からＹ信号が減算され、その減算結果（Ｒ−Ｙ）が乗算回路９２に出力される。
そして、乗算回路９２において、減算結果（Ｒ−Ｙ）と係数Ｓ９１とが乗算され、その乗算結果であるＰｒ信号が図２に示す信号生成回路３１に出力される。
【００６０】
そして、図６に示す信号生成回路３１の選択回路３０１，３０３において、第２の論理値を示す選択信号ＳＥＬに基づいて、それぞれＰｒ，Ｐｂ信号が選択および出力される。
【００６１】
上述したように、ＣＰＵ１０において第２の論理値の選択信号ＳＥＬが生成された場合には、デジタルビデオエンコーダ１５において、Ｙ，Ｐｒ，Ｐｂ信号が生成される。
【００６２】
以下、図１に示す画像処理システム１の全体動作を説明する。
デジタルビデオエンコーダ１５においてＹ，Ｃｒ，Ｃｂ信号またはコンポジット信号Ｃｏｍｐを生成する場合に、ＣＰＵ１０において第１の論理値を示す選択信号ＳＥＬが生成され、これがデジタルビデオエンコーダ１５に出力される。
そして、ＣＰＵ１０およびグラフィックＬＳＩ１４の少なくとも一方でＲ，Ｇ，Ｂ信号が生成され、これがデジタルビデオエンコーダ１５に出力される。
そして、デジタルビデオエンコーダ１５において、前述したように、選択信号ＳＥＬに基づいて、Ｙ，Ｃｒ，Ｃｂ信号またはコンポジット信号Ｃｏｍｐが生成され、これらがＤＡＣ１６に出力される。
そして、ＤＡＣ１６において、Ｙ，Ｃｒ，Ｃｂ信号またはコンポジット信号Ｃｏｍｐがアナログ変換された後に、ディスプレイなどに出力される。
【００６３】
一方、デジタルビデオエンコーダ１５においてＹ，Ｐｒ，Ｐｂ信号を生成する場合に、ＣＰＵ１０において第２の論理値を示す選択信号ＳＥＬが生成され、これがデジタルビデオエンコーダ１５に出力される。
そして、ＣＰＵ１０およびグラフィックＬＳＩ１４の少なくとも一方でＲ，Ｇ，Ｂ信号が生成され、これがデジタルビデオエンコーダ１５に出力される。
そして、デジタルビデオエンコーダ１５において、前述したように、第２の論理値を示す選択信号ＳＥＬに基づいて、Ｙ，Ｐｒ，Ｐｂ信号が生成され、これらがＤＡＣ１６に出力される。
そして、ＤＡＣ１６において、Ｙ，Ｐｒ，Ｐｂ信号がアナログ変換された後に、ディスプレイなどに出力される。
【００６４】
以上説明したように、画像処理システム１によれば、デジタルビデオエンコーダ１５において、図２〜図６を用いて説明したように、信号生成回路３１において、Ｕ，Ｖ信号に所定の係数を乗算してＣｂ，Ｃｒ信号を生成することから、図７および図８に示す従来の画像処理システム１０１に比べて、回路規模を縮小できる。
【００６５】
本発明は上述した実施形態には限定されない。
例えば、上述した実施形態では、コンポジット信号Ｃｏｍｐを生成する信号生成回路３２を設けた場合を例示したが、本発明では、信号生成回路３２は必ずしも必要ない。
また、上述した式（１）〜（９）の係数は特に限定されない。
【００６６】
【発明の効果】
以上説明したように、本発明によれば、小規模化を図れる画像処理装置および画像処理システムを提供することができる。
【図面の簡単な説明】
【図１】図１は、本発明の実施形態に係わる画像処理システムの構成図である。
【図２】図２は、図１に示すデジタルビデオエンコーダの構成図である。
【図３】図３は、図２に示す信号生成回路（ＲＧＢ→ＹＵＶ，ＲＧＢ→ＹＰｂＰｒ）の構成図である。
【図４】図４は、図３に示すＹ信号生成回路の構成図である。
【図５】  図５（Ａ）は図３に示す色差信号生成回路（Ｐｂ，Ｕ生成）の構成図、図５（Ｂ）は図３に示す色差信号生成回路（Ｐｒ，Ｖ生成）の構成図である。
【図６】図６は、図２に示す信号生成回路（ＵＶ→ＣｂＣｒ）の構成図である。
【図７】図７は、従来の画像処理装置の構成図である。
【図８】図８は、図７に示すデジタルビデオエンコーダの構成図である。
【符号の説明】
１…画像処理システム、１０…ＣＰＵ、１１…ＲＯＭ／ＲＡＭ、１２…Ｉ／Ｆ回路、１３…ＤＶＤドライブ、１４…グラフィックＬＳＩ、１５…デジタルビデオエンコーダ、１６…ＤＡＣ、２０…データバス、３０，３１，３２…信号生成回路、３３…係数設定回路、４５…Ｙ信号生成回路、４６，４７…色差信号生成回路、４０，５０，６０，８１，９１，３０１，３０３…選択回路、４１，５１，６１，８２，９２，３００，３０２…乗算回路、７０，７１…加算回路、８０，９０…減算回路
【図１】
0004774616.tif 000002
【図２】
0004774616.tif 000003
【図３】
0004774616.tif 000004
【図４】
0004774616.tif 000005
【図５】
0004774616.tif 000006
【図６】
0004774616.tif 000007
【図７】
0004774616.tif 000008
【図８】
0004774616.tif 000009