(57)【特許請求の範囲】
【請求項１】
電源遮断に対応してＶＣＭドライバに対して一定期間ブレーキ動作を行わせる第１ステップと、
上記第１ステップの後にランプ端に向けてＶＣＭドライバを駆動する第２ステップとを備え、
上記第１ステップにおいて、
上記電源遮断に対応してディスク回転用モータで発生した逆起電圧を整流して形成された動作電圧が制御回路の下限動作電圧以上で第１電圧以上のときには上記ＶＣＭドライバにおいてリバースブレーキ動作を行わせ、上記第１電圧以下のときにはリバースブレーキを停止させ、
上記リバースブレーキの停止により上記動作電圧が制御回路の下限動作電圧以上で第１電圧以上の第２電圧に回復すると上記リバースブレーキ動作を行わせるという動作を繰り返し、
上記第２ステップにおいて、
リトラクト制御電圧とＶＣＭの逆起電圧に対応した検出電圧により上記ＶＣＭドライバを動作させ、
上記ＶＣＭの逆起電圧が電圧ゼロと見做される第３電圧以下になると、上記ＶＣＭコイルの逆起電圧に対応した検出電圧の帰還経路を遮断して駆動電圧指示に基づく開ループ動作によるＶＣＭドライバの駆動を行う磁気ディスク制御方法。
【請求項２】
上側パワースイッチ素子及び下側パワースイッチ素子とスピンドル出力プリドライバ部からなり磁気ディスクを回転させる多相ＤＣモータを駆動する出力段と、
ヘッドアームに取り付けられた磁気ヘッドの上記磁気ディスクの記録面に対する位置制御を行うボイスコイルモータを駆動するＶＣＭドライバと、
上記スピンドル出力プリドライバ部及びＶＣＭドライバに対してそれぞれのモータ回転制御を行う制御回路部とを備え、
上記制御回路部は、
上記多相ＤＣモータで発生した逆起電圧を整流して動作電圧を生成する整流回路と、
上記電源遮断を検出して一定期間を計測するタイマ回路と、
上記動作電圧が下限動作電圧以上の第１電圧より高いこと及び上記第１電圧より高い第２電圧を検出する第１電圧検出手段とを有し、
上記タイマ回路に応答して電源遮断時から一定期間、上記第１電圧検手段の出力信号に対応して上記動作電圧が上記第１電圧以上のときには上記ＶＣＭドライバにリバースブレーキ動作を行わせ、上記第１電圧以下のときには上記リバースブレーキ動作を停止させる動作を繰り返して行い、
上記一定期間経過後に上記タイマ回路に応答して、リトラクト制御電圧とＶＣＭコイルの逆起電圧に対応した検出電圧により上記ＶＣＭドライバを動作させるリトラクト制御回路を含み、
リトラクト制御回路は、
上記リバースブレーキを停止させたときには、ＶＣＭドライバに対してショートブレーキ動作を行わせ、
上記動作電圧が第１電圧以上のときには上記ＶＣＭドライバを動作させ、
上記動作電圧が上記第１電圧よりも小さくなると上記ＶＣＭドライバの動作を停止させ、
上記ＶＣＭドライバの動作を停止により上記動作電圧が上記制御回路部の下限動作電圧以上で第１電圧以上の第２電圧に回復すると上記ＶＣＭドライバの動作を行わせるという動作を繰り返し、
上記ＶＣＭの逆起電圧が電圧ゼロと見做される第３電圧以下であることを検出する第２電圧検出手段を更に有し、この第２電圧検出手段の検出出力により上記ＶＣＭコイルの逆起電圧に対応した検出電圧の帰還経路を遮断して駆動電圧指示に基づく開ループ動作によるＶＣＭドライバを動作させる磁気ディスク制御装置。
【請求項３】
請求項２において、
上記第２電圧検出手段は、上記リトラクト制御電圧とＶＣＭコイルの逆起電圧に対応した検出電圧との差分に対応した制御電圧の変化を監視する回路を含む磁気ディスク制御装置。
【請求項４】
請求項１において、
上記第１ステップに入る前に電源遮断時のキックバック電圧をマスクする時間を設けると共に、
上記第２ステップにおいて、上記ＶＣＭの逆起電圧が電圧ゼロと見做されると、上記ＶＣＭコイルの逆起電圧に対応した検出電圧の帰還経路を遮断して駆動電圧指示に基づく開ループ動作によるＶＣＭの駆動を行う磁気ディスク制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リトラクト制御方法及び磁気ディスク制御装置に関し、例えば、ハードディスクメモリ装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
電源遮断時に多相ＤＣモータコイルに発生する逆起電力により発生する交流電圧を整流した動作電圧で動作して、ＶＣＭドライバに対して磁気ヘッドをアンロードの位置に移動させるために、ボイスコイルモータに反転トルクが発生する方向に駆動するような電圧を印加するためのリバースブレーキ動作とボイスコイルの両端に回路の接地電位を与えるＧＮＤブレーキ動作を実施可能に構成され、動作電圧が制御回路の動作下限電圧以上の所定電圧に達するとＧＮＤブレーキに切り替える動作を複数回行うリトラクト制御回路を備えるものが特開２００５−２６９８０８により提案されている。また、電源遮断時のリトラクト制御方法として予めランプの位置の届くような制御電圧を設定するために負荷の摩擦をある程度予見することで、その負荷のアップ分を制御電圧にフィードバックする方法が特開２００４−７９１０８により提供されている。ランプに衝突することをあらかじめ知ることでヘッドの速度制御を行うことで対応することが特開２００１−５２４５８より提案されている。
【特許文献１】特開２００５−２６９８０８公報
【特許文献２】特開２００４−７９１０８公報
【特許文献３】特開２００１−５２４５８公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１〜３では、設定された速度制御を行いつつ安定的にヘッドをランプ位置に戻すことが難しい。仮にヘッドをランプ位置に戻すことができたとしても、ランプ位置検出機能がなく引き続きＶＣＭドライバを間欠的に動作させる速度制御を行うものであるために異常音を発生させてしまうという問題を有する。
【０００４】
この発明の目的は、設定された速度制御を行いつつ安定的にヘッドをランプ位置に戻すリトラクト制御方法及び磁気ディスク制御装置を提供することにある。この発明の他の目的は、リトラクト時での異常音の発生を防止したリトラクト制御方法及び磁気ディスク制御装置を提供する。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。電源遮断に対応してＶＣＭドライバに対して一定期間ブレーキ動作を行わせる第１ステップと上記第１ステップの後にランプ端に向けてＶＣＭドライバを駆動する第２ステップとを有する。上記第１ステップでは、上記電源遮断に対応してディスク回転用モータで発生した逆起電圧を整流して形成された動作電圧が制御回路の下限動作電圧以上の第１電圧以上のときには上記ＶＣＭドライバにおいてリバースブレーキ動作を行わせ、上記動作電圧が上記第１電圧よりも小さく上記下限動作電圧を含んだ第２電圧以下になると上記リバースブレーキを停止させ、上記リバースブレーキの停止により上記動作電圧が上記第１電圧に回復すると上記リバースブレーキ動作を行わせるという動作を繰り返す。上記第２ステップでは、リトラクト制御電圧とＶＣＭコイルの逆起電圧に対応した検出電圧との差分に対応した制御電圧により上記ＶＣＭドライバを動作させる。
【０００６】
本願において開示される発明のうち他の代表的なものの概要を簡単に説明すれば、下記の通りである。上側パワースイッチ素子及び下側パワースイッチ素子とスピンドル出力プリドライバ部からなる出力段で磁気ディスクを回転させる多相ＤＣモータを駆動する。ＶＣＭドライバによりヘッドアームに取り付けられた磁気ヘッドの上記磁気ディスクの記録面に対する位置制御を行うボイスコイルモータを駆動する。制御回路部は、上記スピンドル出力プリドライバ部及びＶＣＭドライバに対してそれぞれのモータ回転制御を行う。上記制御回路部は、上記多相ＤＣモータで発生した逆起電圧を整流して動作電圧を生成する整流回路と、上記電源遮断を検出して一定期間を計測するタイマ回路と、上記動作電圧が下限動作電圧以上の第１電圧より高いこと及び上記第１電圧よりも小さく上記下限動作電圧を含んだ第２電圧より低いことを検出する第１電圧検出手段とを有する。上記制御回路部に含まれるリトラクト制御回路は、上記タイマ回路に応答して電源遮断時から一定期間、上記第１電圧検手段の出力信号に対応して上記動作電圧が上記第１電圧以上のときには上記ＶＣＭドライバにリバースブレーキ動作を行わせる。上記第２電圧以下のときには上記リバースブレーキ動作を停止させる動作を繰り返して行わせる。上記一定期間経過後に上記タイマ回路に応答して、駆動電圧とＶＣＭコイルの逆起電圧に対応した検出電圧との差分に対応した制御電圧により上記ＶＣＭドライバを動作させる。
【発明の効果】
【０００７】
設定された速度制御を行いつつ安定的にヘッドをランプ位置に戻すことができる。ヘッドがランプ位置に戻るとＶＣＭドライバがリトラクト制御電圧に従って動作して異常音を発生させない。
【発明を実施するための最良の形態】
【０００８】
図２には、この発明に係る磁気ディスク制御装置（以下、ＨＤＤという）の一実施例の全体構成図が示されている。電源端子ＶＭＶＣＭは、スピンドルドライバ部ＳＰＤＲＶ、及びＶＣＭドライバＤＲＶ１，ＤＲＶ２及び昇圧回路ＢＯＳＴに対して動作電圧ＶＭＶＣＭを供給し、制御回路部ＣＯＮＴはさらに電源電圧ＶＭＶＣＭをレギュレートされた電圧で動作される。通常動作時には上記動作電圧ＶＭＶＣＭは電源のパワースイッチＰＳＷを介して電圧Ｖccが供給される。これに対して、ＨＤＤ動作中に電源スイッチＰＳＷが誤ってオフ状態にされたとき、あるいはＨＤＤユニットそのものが保守点検等のためにサーバー等のシステムから抜き取られた場合等のように、ＨＤＤのスピンドルモータが回転駆動中に予期しない電源遮断等の緊急時が発生した場合、回転しているモータコイルでの逆起電力により発生した交流電圧を整流して上記制御回路部ＣＯＮＴの動作電圧ＶＭＶＣＭとして用いる。ＶＭＶＣＭは、説明及び理解を容易にするために電源端子及び電源電圧の両方に用いている。
【０００９】
上記制御回路部ＣＯＮＴは、特に制限されないが、上記回転しているモータコイルでの逆起電力により発生した交流電圧の整流動作を制御する同期整流制御回路とスピンドルモータＳＰＭの回転を停止させるブレーキ制御回路と、ＶＣＭドライバを制御して磁気ヘッドをリトラクト位置に退避させるリトラクト制御回路及びスピンドルモータＳＰＭとＶＣＭドライバの動作を制御する制御ロジック（シーケンサ）及びタイマ回路ＴＭとを備えている。上記電源端子ＶＭＶＣＭの動作電圧ＶＭＶＣＭは、上記昇圧回路ＢＯＳＴにより昇圧電圧Ｖbst とされる。上記昇圧回路ＢＯＳＴはチャージポンプ回路からなり、キャパシタＣ１に昇圧電圧Ｖbst を蓄える。動作電圧ＶＭＶＣＭに対して上記スピンドルドライバＳＰＤＲＶやＶＣＭドライバＤＲＶ１，ＤＲＶ２の駆動ＭＯＳＦＥＴのしきい値電圧Ｖthより高くされた昇圧電圧（Ｖbst ≧ＶＭＶＣＭ＋Ｖth）を形成する。
【００１０】
スピンドルドライバＳＰＤＲＶは、上側パワーＭＯＳと、下側パワーＭＯＳと、Ｕ相，Ｖ相及びＷ相のプリドライバから構成される。上記上側パワーＭＯＳと下側パワーＭＯＳは、共にＮチャネル型とされ、プリドライバの動作電圧として上記昇圧電圧Ｖbst を用いることにより、上側パワーＭＯＳがオン状態にされるときのゲート電圧が、ドレインに供給される上記動作電圧ＶＭＶＣＭに対して、しきい値電圧Ｖth以上に高くされるから、出力端子Ｕ，Ｖ，Ｗのそれぞれにはレベル損失なく上記動作電圧ＶＭＶＣＭがそのまま伝えられる。
【００１１】
電源が遮断状態では、上記スピンドルドライバＳＰＤＲＶで駆動されるＮチャネルＭＯＳからなるパワースイッチＭＯＳがオフ状態にされて、スピンドルドライバ及びＶＣＭドライバの出力段のパワーに動作電圧ＶＭＶＣＭを供給する電源端子ＶＭＶＣＭは、パワースイッチＰＳＷのオフ状態により電源Ｖccから切り離される。スピンドルモータＳＰＭのコイルでのＢ−ＥＭＦ（逆起電力）で発生した交流電圧は整流されてキャパシタＣ２に保持され、かかる整流電圧ＶＭＶＣＭで昇圧回路ＢＯＳＴも動作させる。昇圧電圧Ｖbst は例えば電源端子ＶＭＶＣＭの整流電圧ＶＭＶＣＭ＋５Ｖに昇圧される。昇圧電圧Ｖbst は、前記のようにＭＯＳＦＥＴのしきい値電圧Ｖth以上に昇圧されているため、スピンドルドライバＳＰＤＲＶ及びＶＣＭドライバＤＲＶ１，ＤＲＶ２で駆動される上側のＮチャネルＭＯＳＭ１、Ｍ３を電圧ロスなくオン状態にすることができる。
【００１２】
リトラクト動作中は、同期整流制御回路にてスピンドルドライバＳＰＤＲＶを同期整流動作させることにより、スピンドルモータコイルでのＢ−ＥＭＦから動作電圧ＶＭＶＣＭを生成する。制御回路部ＣＯＮＴは、メモリなどの記憶回路を内蔵しており、後述するようなリトラクト指示値Ｖcmnd、同期整流／ブレーキ切り替えタイミングなどの電源遮断後に必要な各種設定値を電源遮断前にコントローラより受け取りメモリに記憶しておき、電源遮断後にはリトラクト制御回路や同期整流制御回路＆ブレーキ制御回路に適切な指示を与える制御ロジックを有する。リトラクト制御回路は上記制御ロジックの指示により、ＶＣＭドライバＤＲＶ１，ＤＲＶ２を制御する各種信号を生成する。同期整流制御回路＆ブレーキ制御回路は制御ロジックの指示により、同期整流動作時およびブレーキ動作時のスピンドルドライバＳＰＤＲＶを制御する各種信号を生成する。制御ロジックは、タイマ回路を含んでいる。
【００１３】
図１には、前記図２の制御回路部ＣＯＮＴに含まれるリトラクト制御回路の一実施例の詳細なブロック図が示されている。例えば、ＶＣＭのＢ−ＥＭＦは、全ての駆動ＭＯＳＦＥＴＭ１〜Ｍ４をオフ状態にし、ＶＣＭコイルの両端が接続される端子ＶＣＭＰ，ＶＣＭＮの電圧をセンスアンプＳＡによりセンスして電圧Ｖbemfとして検出される。この時、サンプル／ホールド回路Ｓ／Ｈにより上記センスアンプＳＡの出力電圧Ｖbemfはサンプルホールドされる。アナログ指示値（リトラクト制御電圧）Ｖcmndと上記サンプルホールドされた電圧Ｖbemfとの差は、エラーアンプＥＡにより増幅され、駆動電圧ＶＣＴＬを生成し、ＶＣＭドライバＤＲＶ１，ＤＲＶ２の入力電圧を形成してＶcmnd＝Ｖbemfになるように制御される。つまり、以上のような閉ループでのアンロード制御が実施される。
【００１４】
電源遮断時において、上記ヘッドがどのような移動動作をしているか不定である。したがって、電源直後に上記のような閉ループでのアンロード制御が直ちに行われることの保証はない。そこで、制御ロジックＬＯＧＣにより、上記閉ループでのアンロード制御に従って磁気ヘッドの移動制御が可能となるようまずヘッドを減速させ、又は停止したと見做される状態にする。この際ヘッドの移動距離が短いことが必須で、減速中にヘッドがランプに到着したり、ヘッド端に衝突することは避けなければならない。このようにヘッドを実質的に閉ループ制御可能な状態とするため、電源直後にはブレーキ動作が実施される。電圧比較回路ＶＣ３は、駆動電圧ＶＣＴＬと基準電圧Ｖref とを比較して上記駆動電圧ＶＣＴＬの極性を検出し、その極性判定の出力信号ＤＲＶＤＩＲによりオンする駆動トランジスタを決定する。例えば、上記電圧比較回路ＶＣ３の出力信号ＤＲＶＤＩＲが正の場合、ＶＣＭドライバＤＲＶ１，ＤＲＶ２を構成する駆動ＭＯＳＦＥＴＭ３、Ｍ２をオンさせるような動作状態とし、駆動ＭＯＳＦＥＴＭ１、Ｍ４オフさせるような動作状態にする。上記ＶＣＭコイルに流れている電流Ｉvcm とは逆方向の電流を流してリバースブレーキ動作を行われる。
【００１５】
クランプ回路ＶＭＶＣＭＣＬＰは、動作は次のように行う。上記のようにヘッドを減速させるためブレーキ電流によりＶＣＭドライバＤＲＶ１，ＤＲＶ２の動作電圧ＶＭＶＣＭが低下する。この動作電圧ＶＭＶＣＭが下がり過ぎてリトラクト回路自体が動作不能となることが考えられる。この時、制御ロジックＬＯＧＣの動作電圧よりＶＭＶＣＭが下がり過ぎるとリトラクトが全く制御不能となり、ヘッドが破損することが考えられる。これを避けるためＶＣＭドライバＤＲＶ１，ＤＲＶ２の動作電圧ＶＭＶＣＭが一定電圧Ｖclamp になれば、上記ブレーキ電流をカットオフさせるように動作する。この結果、ＶＣＭドライバＤＲＶ１，ＤＲＶ２の動作電圧ＶＭＶＣＭは上記一定電圧Ｖclamp 以下には下がることはなく、スピンドルドライバＳＰＤＲＶの逆起電圧を整流された電圧で動作電圧ＶＭＶＣＭが回復すれば、再度上記リバースブレーキ動作に入る。これを上記制御ロジックＬＯＧＣに含まれるタイマ回路ＴＭの設定時間に従い一定時間行って、上記ヘッドが実質的に閉ループ制御可能な状態にする。この後に、上記閉ループでのアンロード制御が実施される。
【００１６】
電圧比較回路ＶＣ１，ＶＣ２は、後述するようにヘッドのランプ端到達を検出するために用いられる。電圧比較回路ＶＣ４は、前記ＶＣＭコイルで発生した逆起電圧の極性判定信号ＤＥＴＤＩＲを形成する。
【００１７】
図３には、図２のリバースブレーキ動作を説明するための回路図である。逆起電圧Ｂ−ＥＭＦが逆極性になった場合、ＶＣＭドライバＤＲＶ１，ＤＲＶ２における駆動ＭＯＳＦＥＴＭ１及びＭ４がオン状態で逆起電圧Ｖbemfv が逆極性のためコイルＬvcm に流れる電流Ｉvcm は、逆起電圧Ｖbemfv が正極性に比較すると大きな電流となる。いわゆるこれがリバースブレーキ電流となるのである。このブレーキ電流Ｉvcm を供給する電源としては、スピンドルモータコイルのインダクタス成分Ｌspn で発生する逆起電圧Vbemfsとなる。この逆起電圧Vbemfsからはコイルの抵抗成分Ｒspn のため直流的に電圧降下が生じる。このため上記動作電圧ＶＭＶＣＭの電圧も低下し、リトラクト制御電圧をコントロールする制御回路で誤動作を起こすことが考えられる。このため動作電圧ＶＭＶＣＭが低下した場合、クランプ回路ＶＭＶＣＭＣＬＰの電圧比較回路ＶＣ５で検出し、ＭＯＳＦＥＴＭ５をオン状態にして、上記駆動ＭＯＳＦＥＴＭ１を強制的にオフ状態にさせる。上記駆動ＭＯＳＦＥＴＭ１は、プリドライバＰＶＤにより駆動される。
【００１８】
図４には、上記図３のショートブレーキ動作状態を説明するための回路図である。前記図３において、ＭＯＳＦＥＴＭ５がオン状態になると、図４に示したようにＭＯＳＦＥＴＭ１がオフ状態となり、ＭＯＳＦＥＴＭ４だけがオン状態となる。このため、ＭＯＳＦＥＴＭ４のオン状態と、オフ状態のＭＯＳＦＥＴＭ２のボディーダイオードＤ２を通して電流Ｉvcm が流れてショートブレーキ状態になる。上記のようなＭＯＳＦＥＴＭ１のオフ状態により動作電圧ＶＭＶＣＭからＶＣＭドライバＤＲＶ１に供給される電流が停止されて、図３に示したようスピンドルモータの逆起電圧Ｖbemfs からの供給電流により動作電圧ＶＭＶＣＭが上昇することになる。電圧比較回路ＶＣ５は、ヒステリシス特性を持っており、上記検出電圧Ｖth＋ΔＶだけ高くなると、上記ＭＯＳＦＥＴＭ５がオフ状態にされて、再度ＭＯＳＦＥＴＭ１がオン状態となってリバースブレーキ状態に復帰される。この制御がタイマ回路により一定時間続けられてヘッドが停止状態又は停止状態と見做される状態にされる。
【００１９】
上記ブレーキ動作が終了すると、前記のように閉ループによるリトラクト動作が実施される。上記閉ループによるＶＣＭ動作制御は、上記閉ループによる動作制御期間と、ＶＣＭの回転速度を検知するために全ての駆動ＭＯＳＦＥＴＭ１〜Ｍ４をオフ状態にし、ＶＣＭコイルの両端が接続される端子ＶＣＭＰ，ＶＣＭＮの電圧をセンスアンプＳＡによりセンスして電圧Ｖbemfとして検出してサンプル／ホールド回路Ｓ／Ｈの保持値を更新させる期間が交互に設けられて、ヘッドの移動速度がエラーアンプＥＡに与えられたリトラクト制御電圧Ｖcmndに従って制御されたものとなり、前記電源遮断等の緊急時においても、ヘッドがディスク外周部に設けられたスロープ状のランプに対して一定の低速度で退避させることが可能になる。
【００２０】
図５には、ランプ終端検出回路の一実施例の回路図が示されている。リトラクト動作中にヘッドがランプに到達すると、ヘッドはランプの端に達して停止することでボイスコイルモータの逆起電圧はゼロになる。そのためセンスアンプＳＡの出力信号もゼロになる。このとき、エラーアンプＥＡの働きにより、Ｖcmnd×Ｇerr(＝Ｉgerr) の電流がＶＣＴＬ端子に出力される。これにより、ＶＣＴＬ端子は急速に充放電される。そして、ＶＣＴＬ端子がＶthp orＶthn を超えたところでクランプ回路が動作し、上記電流Ｉgerrは全て電流Ｉcpp またはIcpnとなる。この電流をカレントミラー回路で折り返した電流と負荷抵抗ＲLpまたはＲLnの積で電圧が発生する。この電圧は、後段のインバータ回路（ＱＰ２、ＱＮ３）又は（ＱＰ５、ＱＮ５）を動作させる。インバータ回路（ＱＰ２、ＱＮ３）の出力信号ＣompPのロウレベル、又はインバータ回路（ＱＰ５、ＱＮ５）の出力信号ＣompNのロウレベルによりクランプ状態になったこと、即ち、ランプ端に達したことを判別することができる。前記図１の電圧比較回路ＶＣ１，ＶＣ２は、上記出力信号ＣompP、ＣompNを形成する回路に対応している。
【００２１】
上記出力信号ＣompP又はＣompNのロウレベルにより、スイッチＳＷ２をオフ状態にして開ループ状態とし、スイッチＳＷ１をオン状態にしてエラーエンプＥＡをボルテージフォロワ動作させて上記クランプ制御電圧Ｖcmndに対応した電圧でＶＣＭドライバを駆動して、ヘッドを上記ランプ端に押しつけるという動作を行わせる。この開ループ動作では、前記閉ループ動作のようにＶＣＭドライバを間欠的に動作させるもので無いから異常音の発生を防止することができる。磁気ディスク装置において、リトラクト動作での制御電圧Ｖcmndの極性は、モータ駆動の自由度をもとせるため、制御電圧Ｖcmndがいずれの極性のシステムにも適合できるよう上記２通りのリトラクト制御動作にも適用できるようにされている。なお、以上のようなＶＣＭでのリトラクト制御動作終了後、スピンドルモータ側でも、磁気ディスクの回転を停止させるために上記ドライバＭＯＳＦＥＴの制御によってブレーキ動作が行われるものである。
【００２２】
図６には、この発明に係るリトラクト制御動作を説明するためのフローチャート図が示されている。ステップ（１）において、磁気ディスク装置が動作中に予期しないで電源遮断状態になると、リトラクト動作に入る。ステップ（２）において、ブレーキ動作の設定時間終了を判断し、設定時間中ならステップ（３）によりリバースブレーキ動作に入る。ステップ（４）では、例えば、前記クランプ回路ＶＭＶＣＭＣＬＰの動作によってＶＭＶＣＭ＞Ｖclamp の判定を行う。もしも、ＶＭＶＣＭ＞Ｖclamp （＝ＹＥＳ）ならステップ（３）でのリバースブレーキ動作を継続する。ＶＭＶＣＭ＜Ｖclamp （Ｎｏ）ならステップ（５）のショートブレーキ動作に入る。ステップ（６）で前記クランプ回路ＶＭＶＣＭＣＬＰの動作によってＶＭＶＣＭ＞Ｖclamp の判定を行う。ＶＭＶＣＭ＜Ｖclamp （Ｎｏ）ならステップ（５）のショートブレーキ動作を継続する。ＶＭＶＣＭ＞Ｖclamp （＝ＹＥＳ）ならステップ（２）での設定時間内であるならステップ（３）でのリバースブレーキ動作に復帰する。
【００２３】
上記のような動作をステップ（２）での設定時間内の間行う。上記設定時間が終了すると、ステップ（７）においてリトラクト動作のために設定時間終了の判定を行う。設定時間内のときにはステップ（８）において、クローズド制御によるリトラクト動作を行う。ステップ（９）でランプエンド検出が行われないときには、上記ステップ（７）に戻り、ステップ（８）でのクローズド制御によるリトラクト動作を継続する。上記ステップ（９）でのランプエンド検出か、上記ステップ（７）での設定時間終了によりステップ（１０）でのオープン制御に入り、ステップ（１１）でリトラクト動作終了となる。
【００２４】
前記図１のようなクランプ回路ＶＭＶＣＭＣＬＰが存在する場合、前記ステップ（７）〜（９）でのクローズド制御中において、ＶＭＶＣＭ＜Ｖclamp になるとクランプ回路ＶＭＶＣＭＣＬＰが動作して、強制的にＶＣＭドライバＤＲＶ１，ＤＲＶ２の電源側の駆動ＭＯＳＦＥＴＭ１、Ｍ３を強制的にオフ状態にするので、クローズド制御動作が中断されてスピンドルモータでの逆起電圧による動作電圧ＶＭＶＣＭの回復動作が行われる。そして、ＶＭＶＣＭ＞Ｖclamp になると上記クローズド制御によるリトラクト動作が再度実施されるものである。ステップ（７）の設定時間は、もしも何等の理由によりランプエンド検出信号が形成されないときに機能して、ランプエンドに移動したと見做して上記オープン制御に切り替えるものである。これにより、間欠的に動作することにより異常音を発生させるクローズド制御時間を短い時間に制約することにより、ユーザーにおいて耳障りな異常音として認識されるのを防止することができる。
【００２５】
図７には、この発明が適用される磁気ディスク装置の一実施例の概略構成図が示されている。ハードディスク記憶装置（ＨＤＤ）は、スピンドルモータによって高速回転しているディスク上にヘッドよりデータを書き込み、読み出す。記憶位置（ヘッドの位置）を可変するヘッドアクチュエータであるＶＣＭ（Ｖoice  Ｃoil Ｍotor）を用い、ディスク上に予め記憶されたサーボ情報を信号処理ＩＣで読み出し、マイコンを含むコントローラによって上記ＶＣＭを駆動する電流指令を発行し、それをＤＡＣ（デジタル／アナログ変換回路）を含むモータ駆動回路ＤＲＶ１，ＤＲＶ２によって上記ＶＣＭを駆動する帰還制御が行われる。電源遮断等の緊急時でのリトラクト動作において、ハードディスクの回転速度により浮上しているヘッドがハードディスクの記録面に接触してしまうのを回避するためにディスク外周部に設けられたスロープ状のランプへ格納させる必要がある。このとき、ランプへの衝突を防ぐ為にヘッドを一定の低速度で安定的に確実に退避させる必要がある。本願発明の適用によって、電源遮断直前の磁気ヘッドの速度、移動方向によらないで高精度で安定的なリトラクト動作制御してＨＤＤ装置としての信頼性を確保することができる。同図のモータ駆動回路は、特に制限されないが、前記図２の回路及びＤＡＣを含んで１つの半導体基板上に形成される。
【００２６】
図８には、この発明に係るリトラクト制御動作を説明するためのタイムチャート図が示されている。磁気ディスク装置が動作中に予期しないで電源遮断状態になると、リトラクト動作に入る。まず、逆起電圧を検出するために電源遮断後のノイズによる誤動作を回避するための無動作期間を設定し、次にブレーキモードであるステップ（１）に入る。次にステップ（２）において、閉ループ制御あるいは開ループ制御が行われる。ステップ（２）でランプエンド検出が行われるか、上記ステップ（２）での設定時間終了によりステップ（３）での開ループ制御に入り、ステップ（４）でリトラクト動作終了となる。
【００２７】
前記リトラクト動作するための制御電圧設定のコマンドであるＶcmndやタイマ回路ＴＭでの時間設定もプログラマブルに設定可能である。それはモータの種類や負荷の状態で設定可能であるようにするためである。この制御電圧Ｖcmndがプログラマブルであるため、例えば図５に示したランプエンド検出である負荷抵抗ＲLp、ＲLnもプログラマブルであることも可能である。すなわち、ボイスコイルモータの逆起電圧はゼロになり、Ｖcmnd×Ｇerr(＝Ｉgeer) の電流がＶＣＴＬ端子に出力されが、Ｖcmnd電圧で負荷抵抗ＲLp、ＲLnの電圧ドロップが異なり、ランプ端に達したことを判別する時間の誤差が出ることも考えられる。このためランプ終端検出負荷である抵抗ＲLp、ＲLnの抵抗値はＶcmndによってプルグラマブルに変化させることもできる。
【００２８】
リトラクト動作のシーケンスとしてまずリバースブレーキに始まり、クローズド制御を実施してランプ終端に達したという信号が検出できれば、このクローズド制御を終了し次のオープンループ制御を行う。上記ランプエンド検出ができれば、次の制御はヘッドがランプ終端に達していようが、達していないにかかわらず、オープン制御を行う。ヘッドがランプ終端に達しているのであれば、リトラクト制御終了させることも可能である。このときヘッドがランプ終端に達しているかが、問題となるがこれに対しては、同様に逆起電圧をモニターしているのでランプ終端検出と逆起電圧がゼロになっていることでランプ終端に達していると判断でリトラクト制御終了させることもできる。また、上記第１ステップに入る前の電源遮断時においてキックバック電圧が発生し、制御が正しく行われない場合が発生することが考えられる。このため上記第１ステップに入る前マスク時間を一定時間設けること事もできる。
【００２９】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、クランプ回路ＶＭＶＣＭＣＬＰ、ランプ終端検出回路の回路構成は、種々実施形態をとることができる。この発明は、リトラクト制御方法及び磁気ディスク制御装置に広く利用することができる。
【図面の簡単な説明】
【００３０】
【図１】図２の制御回路部ＣＯＮＴに含まれるリトラクト制御回路の一実施例を示す詳細なブロック図である。
【図２】この発明に係る磁気ディスク制御装置の一実施例を示す全体構成図である。
【図３】図２のリバースブレーキ動作を説明するための回路図である。
【図４】図３のショートブレーキ動作状態を説明するための回路図である。
【図５】この発明に係るランプ終端検出回路の一実施例を示す回路図である。
【図６】この発明に係るリトラクト制御動作を説明するためのフローチャート図である。
【図７】この発明が適用される磁気ディスク装置の一実施例を示す概略構成図である。
【図８】この発明に係るリトラクト制御動作を説明するためのタイムチャート図である。
【符号の説明】
【００３１】
ＥＡ…エラーアンプ、ＬＯＧＣ…制御ロジック、ＴＭ…タイマ回路、ＶＣ１〜ＶＣ５…電圧比較回路、ＶＭＶＣＭＣＬＰ…クランプ回路、Ｓ／Ｈ…サンプル／ホールド回路、ＤＲＶ１，２…ＶＣＭドライバ、ＳＡ…センスアンプ、ＢＯＳＴ…昇圧回路、ＳＰＭ…スピンドルモータ、ＣＯＮＴ…制御回路、ＰＶＤ…プリドライバ、ＱＰ１〜ＱＰ５…ＰチャネルＭＯＳＦＥＴ、ＱＮ１〜ＱＮ５…ＮチャネルＭＯＳＦＥＴ、Ｍ１〜Ｍ４…駆動ＭＯＳＦＥＴ、Ｃ１，Ｃ２…キャパシタ、ＲLp、ＲLn…抵抗。
【図１】
0004811859.tif 000002
【図２】
0004811859.tif 000003
【図３】
0004811859.tif 000004
【図４】
0004811859.tif 000005
【図５】
0004811859.tif 000006
【図６】
0004811859.tif 000007
【図７】
0004811859.tif 000008
【図８】
0004811859.tif 000009