(57)【特許請求の範囲】
【請求項１】
透明基板上に一方向に延設された複数本の走査線と、前記走査線と直交する方向に延設された複数本の信号線と、前記走査線と信号線とで囲まれる画素領域に配設された透明電極と、前記透明電極に対応して設けられた薄膜トランジスタとを備えるアクティブマトリクス型液晶表示装置において、前記薄膜トランジスタは、前記走査線と前記信号線との交差部に配設され、前記走査線上に形成されたゲート絶縁膜及び半導体層からなるアイランドと、前記アイランド上にわたって延長される前記信号線の一部で形成されるドレイン電極と、前記信号線と同一層の導電膜で形成されて前記ドレイン電極とは微細な間隙を保って前記アイランド上に延長されるソース電極とを備え、前記走査線と前記信号線との交差部に該当しない部分の前記信号線の幅寸法は前記交差部の幅寸法より相対的に太く形成されていることを特徴とするアクティブマトリクス型液晶表示装置。
【請求項２】
前記ソース電極は前記透明電極の周辺に沿って延長される遮光部を備えており、前記遮光部の長さ方向の一部に前記透明電極とのコンタクトホールを備えていることを特徴とする請求項１に記載のアクティブマトリクス型液晶表示装置。
【請求項３】
前記遮光部の長さ方向の一部の幅寸法を拡大した拡幅部を備えており、前記拡幅部に前記コンタクトホールを配設していることを特徴とする請求項２に記載のアクティブマトリクス型液晶表示装置。
【請求項４】
前記遮光部の長さ方向の幅寸法はほぼ均等であり、当該長さ方向の一部に前記コンタクトホールを配設していることを特徴とする請求項２に記載のアクティブマトリクス型液晶表示装置。
【請求項５】
透明基板上に一方向に延びる複数本の走査線を形成する工程と、前記走査線上にゲート絶縁膜、半導体層、オーミック層を積層したアイランドを形成する工程と、前記アイランド上の領域をドレイン電極として前記走査線と直交する方向に延びる複数の信号線を形成すると同時に、前記アイランド上において前記ドレイン電極と微細な間隙をおいて対峙されるソース電極を形成する工程と、全面に層間絶縁膜を形成しかつ前記ソース電極の一部を露呈するコンタクトホールを開口する工程と、前記走査線と信号線とで囲まれる画素領域に透明電極を形成しかつ前記コンタクトホールにより前記ソース電極に電気接続する工程とを含み、前記信号線を形成する工程は前記走査線との交差部の幅寸法より当該交差部に該当しない部分の幅寸法を太く形成する工程を含むことを特徴とするアクティブマトリクス型液晶表示装置の製造方法。
【請求項６】
前記ドレイン電極を含む信号線及びソース電極は、全面に導電膜を成膜した後、１回のフォトリソグラフィ工程で同時に形成することを特徴とする請求項５に記載のアクティブマトリクス型液晶表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアクティブマトリクス型液晶表示装置に関し、特に開口率を向上して高い輝度での表示を可能にするとともに、製造工程が煩雑化することがないアクティブマトリクス型液晶表示装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
アクティブマトリクス型液晶表示装置において、高い輝度での表示を行うために、通常、透過型の液晶表示装置等ではバックライト輝度を上げるという手法が採用されている。しかしながら、この手法では、多くの電力を使用して輝度を調節するようになっているため、多くの電力を消費することとなり、表示装置において重要な要素の一つとなっている省電力に関して十分とは言えない。また輝度を向上させるために、透過型の液晶表示装置では透過率を向上させるという手法が採用されている。しかしながら、この手法は、透過率低下に寄与するカラーフィルターの透過率を向上させることに等しく、透過率の向上を実現するためにはカラーフィルター膜中の顔料含有率を減少させたり、顔料含有率はそのままで膜厚を薄くするなどが行われているが、色度が変化するため、バックライト等の色調整が必要となり、材料に対する負荷が非常に大きい。このような理由から、パネル透過率の向上には、ＴＦＴ基板における開口部の開口率を向上させることが中心に行われ、配線幅、トランジスタサイズを小さくするなどして開口部の画素表示面積を向上させるという手法が採用されている。
【０００３】
すなわち、図９は従来の透過型の液晶表示装置の薄膜トランジスタ（ＴＦＴ）基板におけるレイアウト図であり、透明基板上に走査線（ゲートライン）５０２と信号線（ドレインライン）５０３とが直交してマトリクス配置されており、これら走査線５０２と信号線５０３とで囲まれる領域を画素領域５０４とする。この画素領域５０４内の一隅部において走査線５０２の一部でゲート電極５０５を形成し、その上に半導体層からなるアイランド５０６を形成し、その上にドレイン電極５１１とソース電極５１２を形成してＴＦＴ素子５１４を形成する。ソース電極５１２はコンタクトホール５１６により画素領域５０４内に設けた透明電極（ＩＴＯ）５１７に接続し、ドレイン電極５１１は信号線５０３と一体に形成している。そして、図外の対向電極に設けたブラックマトリクス（ＢＭ）によって前記走査線５０２、信号線５０３及びＴＦＴ素子５１４の領域を覆い、ＢＭ以外の領域を開口部とする。
【０００４】
ここで、同図に鎖線Ｘで示すように前記ＴＦＴ基板において理論的に区画される画素領域を最大開口領域とし、同図に鎖線Ｙで示すように実際に透明電極５１７によって表示を行う領域を開口部とすると、液晶表示装置の開口率は、最大開口領域Ｘに対する開口部Ｙの占める面積割合で定義することができる。したがって、表示する画素領域のサイズを変えずに開口率を大きくするためには、ＢＭによって遮光される走査線や信号線等の配線の配線幅を小さくすることが考えられるが、これでは配線抵抗が大きくなり、液晶表示動作の高速化を図る上で好ましくない。また、画素サイズを変えずにＴＦＴ素子やコンタクトホールのサイズを小さくした場合には、ＴＦＴ素子の特性が変化してしまい、好適な表示を行うことが難しくなる。このため、単純に配線やＴＦＴ素子のサイズを小さくして開口率を増大することが難しいという問題がある。
【０００５】
一方、高精細化に伴って画素サイズが小さくなると、最大開口領域に対する配線やＴＦＴ素子の占める割合が大きくなり、開口率への影響が大きくなる。すなわち、高精細化されることは最大開口領域Ｘがより小さくなることと同義である。ところが、配線やＴＦＴ素子等が占める面積は既に縮小の限界にまで近づいているため、結果として開口部Ｙの面積だけが小さくなり、最大開口領域Ｘに対する開口部Ｙの占める割合である開口率が減少することになる。この場合においても、高精細化つまり最大開口領域Ｘの小面積化に伴い、配線やＴＦＴ素子、さらにコンタクトホールのサイズを小さくすれば開口率は同等となるが、配線抵抗、トランジスタ性能等の特性に影響を与えるのは前述の通りである。
【０００６】
このような開口率を改善するものとして、特開平８−２６２４９５号公報に記載の技術がある。この技術は、走査線（ゲートライン）と信号線（ドレインライン）との交差領域内にＴＦＴ素子を配列した技術であり、このようにすることで、最大開口部内にＴＦＴ素子を配置する必要がなくなり、開口率を向上することが可能である。しかしながら、この公報の技術は、信号線と交差する領域の走査線上にアモルファスシリコン等の半導体層を形成し、この半導体層上にソース電極とドレイン電極を形成してＴＦＴ素子を形成した後、ＴＦＴ素子を覆うように信号線を形成し、当該信号線にドレイン電極を電気接続した構成がとられている。そのため、ソース電極及びドレイン電極を形成するためのフォトリソグラフィ工程と、信号線を形成するためのフォトリソグラフィ工程とで２つの工程が必要であり、従来のようにソース電極及びドレイン電極と同時に信号線を製造していた工程に比較してフォトリソグラフィ工程が一つ増えてしまい、製造工程の煩雑化を生じる原因になっている。
【０００７】
本発明の主な目的の一つは、アクティブマトリクス型表示装置において開口率を向上するとともに製造工程が煩雑化することを防止したアクティブマトリクス型表示装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、透明基板上に一方向に延設された複数本の走査線と、走査線と直交する方向に延設された複数本の信号線と、走査線と信号線とで囲まれる画素領域に配設された透明電極と、透明電極に対応して設けられたＴＦＴ素子とを備えるアクティブマトリクス型液晶表示装置において、ＴＦＴ素子は走査線と信号線との交差部に配設され、走査線上に形成されたゲート絶縁膜及び半導体層からなるアイランドと、アイランド上にわたって延長される信号線の一部で形成されるドレイン電極と、信号線と同一層の導電膜で形成されてドレイン電極とは微細な間隙を保ってアイランド上に延長されるソース電極とを備え、走査線と信号線との交差部に該当しない部分の信号線の幅寸法は交差部に該当する部分の幅寸法より相対的に太く形成されていることを特徴とする。
【０００９】
ここで、本発明においては、ソース電極は透明電極の周辺に沿って延長される遮光部を備えており、遮光部の長さ方向の一部に透明電極とのコンタクトホールを備えている構成とする。この場合、遮光部の長さ方向の一部の幅寸法を拡大した拡幅部を備え、この拡幅部にコンタクトホールを配設している構成とする。あるいは長さ方向の一部の幅寸法を拡大することなく均等な幅寸法の部分にコンタクトホールを配設してもよい。
【００１０】
本発明の液晶表示装置の製造方法は、透明基板上に一方向に延びる複数本の走査線を形成する工程と、後工程で形成される信号線との交差部にゲート絶縁膜、半導体層、オーミック層を積層したアイランドを形成する工程と、アイランド上の領域をドレイン電極として走査線と直交する方向に延びる複数の信号線を形成すると同時に、アイランド上においてドレイン電極と微細な間隙をおいて対峙されるソース電極を形成する工程と、全面に層間絶縁膜を形成しかつソース電極の一部を露呈するコンタクトホールを開口する工程と、走査線と信号線とで囲まれる画素領域に透明電極を形成しかつ当該透明電極をコンタクトホールによりソース電極に電気接続する工程とを含み、さらに信号線を形成する工程は走査線との交差部に該当する部分の幅寸法より当該交差部に該当しない部分の幅寸法を太く形成する工程を含むことを特徴とする。特に、ドレイン電極を含む信号線及びソース電極は、全面に導電膜を成膜した後、１回のフォトリソグラフィ工程で同時に形成することを特徴としている。
【００１１】
本発明によれば、ＴＦＴ素子のアイランドは走査線と信号線との交差部に形成されるため、ＴＦＴ素子が走査線と信号線とで囲まれる画素領域内に配設されることはなく、画素領域にはソース電極と透明電極とを電気接続するためのコンタクトホールが配置されるのみであり、画素領域の面積、すなわち透明電極の面積がＴＦＴ素子によって低減されることが防止され、開口率を向上することが可能になる。また、走査線と信号線との交差部に該当しない部分の信号線の幅寸法は交差部の幅寸法より相対的に太く形成されているので、信号線の低抵抗化を図ることができる。
【００１２】
また、本発明によれば、ドレイン電極としての信号線とソース電極とを同一の導電膜に対する一つのフォトリソグラフィ工程で同時に形成することが可能であり、従来技術として示した前記公報の技術のソース電極及びドレイン電極とは別の工程で信号線を形成する技術に比較してフォトリソグラフィ工程を１工程だけ低減することが可能であり、製造工程の簡略化が実現できる。
【００１３】
【発明の実施の形態】
次に、本発明の実施形態を図面を参照して説明する。図１は本発明の一実施形態としてのＴＦＴ基板１０のレイアウト図であり、図２は当該ＴＦＴ基板１０を用いて構成したアクティブマトリクス基板、すなわち液晶表示装置１の図１のＡＡ線に対応する箇所の概略断面図である。ＴＦＴ基板１０において、透明なガラス板１０１の表面には行方向に沿ってＴｉ等の金属膜からなる複数本の走査線（ゲートライン）１０２が所要の間隔で配列形成されている。また、前記走査線１０２と直交する列方向に沿ってＣｒ等の金属膜からなる複数の信号線（ドレインライン）１０３が所要の間隔で配列形成されており、これら走査線１０２と信号線１０３とで囲まれた矩形の領域がそれぞれ画素領域１０４として区画されている。
【００１４】
図３に要部の拡大図を、図４に図３のＢＢ線断面図をそれぞれ示すように、前記走査線１０２と信号線１０３との交差部では、前記走査線１０２の幅は部分的に若干細くされてゲート電極１０５として構成され、このゲート電極１０５の領域上において当該幅寸法よりも若干幅広にゲート絶縁膜１０７とアモルファスシリコン１０８及びオーミック層１０９が積層された所要パターンのアイランド１０６が形成されている。すなわち、走査線１０２上にゲート絶縁膜１０７とアモルファスシリコン１０８が積層され、さらにこのアモルファスシリコン１０８上にｎ+ アモルファスシリコンからなるソース、ドレインの各オーミック層１０９が微小間隔おいて対峙した状態に形成されている。そして、一方のオーミック層１０９上に前記信号線１０３が延長配置されてドレイン電極１１１として構成され、他方のオーミック層１０９上にはソース電極１１２が延長配置され、これら全体が層間絶縁膜１１３で被覆され、これによりＴＦＴ素子１１４が形成されている。前記ソース電極１１２はドレイン電極１１１、すなわち信号線１０３と同層の金属膜で形成されており、その他端部は前記画素領域１０４に沿ってコの字型に延長された遮光部１１５として構成され、また前記層間絶縁膜１１３の一部に設けられたコンタクトホール１１６において、前記画素領域１０４に設けられた透明電極（ＩＴＯ）１１７に電気接続されている。その上で、全面に配向膜１１８が形成され、前記ＴＦＴ基板１０が形成されている。
【００１５】
また、図２に示したように、前記ＴＦＴ基板１０に対向される対向基板２０には、透明なガラス板２０１の表面上にカラーフィルタ２０２、ブラックマトリクス２０３、配向膜２０４が形成されており、図外のスペーサにより前記ＴＦＴ基板１０と対向基板２０との間に微小の間隙が構成され、当該間隙内に液晶３０が充填される。さらに、前記ＴＦＴ基板１０と対向基板２０の各表面には偏光板１１９，２０５が配設されており、これによりアクティブマトリクス型液晶表示装置１が構成されている。
【００１６】
以上のアクティブマトリクス基板のうち、ＴＦＴ基板１０の製造方法について説明する。図５は図４に対応する箇所の断面工程図である。先ず、図５（ａ）のように、透明なガラス板１０１上にＴｉをスパッタ法により成膜し、第１のフォトリソグラフィ工程により選択エッチングを行って走査線（ゲートライン）１０２を形成する。
【００１７】
次いで、図５（ｂ）のように、ゲート絶縁膜１０７としてのＳｉＮ膜、アモルファスシリコン膜１０８、ｎ+ アモルファスシリコン膜１０９を順次ＣＶＤ法により成膜した後、第２のフォトリソグラフィ工程により選択エッチングを行ってＴＦＴ素子のアイラインド１０６を形成する。さらに、第３のフォトリソグラフィ工程によりｎ+ アモルファスシリコン膜１０９を選択エッチングし、ソース・ドレインの各オーミック層を形成する。なお、第２のフォトリソグラフィ工程におけるエッチングマスクとしてチャンネル部のマスク膜厚をソース・ドレイン領域のマスク膜厚よりも薄く形成しておくことにより、第２のフォトリソグラフィ工程のみで前記アイランドの選択エッチングと共に、前記ｎ+ アモルファスシリコン膜１０９をチャンネル部においてエッチング分離し、ソース・ドレインの各オーミック層１０９を形成することが可能である。
【００１８】
次いで、図５（ｃ）のように、全面にＣｒ膜をスパッタ法により成膜し、第４のフォトリソグラフィ工程で選択エッチングを行って信号線１０３（ドレインライン）を形成し、信号線１０３の一部でドレイン電極１１１を形成し、かつ同時にソース電極１１２を形成する。これにより、前記アイランド１０６のオーミック層１０９上に信号線１０３の一部で構成されるドレイン電極１１１と前記ソース電極１１２が配設され、ＴＦＴ素子１１４が形成される。前記ソース電極１１２は、図３に示したように、画素領域１０４の周辺に沿ってコ字状に延長形成された遮光部１１５を有しており、前記アイランド１０６上から延びるソース電極１１２と遮光部１１５との接続部分１２０はコンタクトホール１１６を形成するために若干幅寸法を増大させている。
【００１９】
次いで、図５（ｄ）のように、全面にＳｉＮ膜をＣＶＤ法により形成して層間絶縁膜１１３を形成した後、第５のフォトリソグラフィ工程により前記層間絶縁膜１１３にソース電極１１２の一部を露出するコンタクトホール１１６を開口する。続いて、全面にＩＴＯ膜をスパッタ法により形成し、第６のフォトリソグラフィ工程により当該ＩＴＯ膜を選択エッチングして前記画素領域にＩＴＯの透明電極１１７を形成する。この透明電極１１７は前記コンタクトホール１１６により前記ソース電極１１２に電気接続される。しかる後、詳細は省略するが図２に示したように全面に配向膜１１８を形成し、また、前記ガラス板１０１の表面に偏光板１１９を配設することによりＴＦＴ基板１０が完成される。
【００２０】
かかる構成においては、ＴＦＴ素子１１４のアイランド１０６は走査線１０２と信号線１０３との交差部において、走査線１０２の幅寸法にほぼ等しい領域内に形成される。そのため、ＴＦＴ素子１１４が走査線１０２と信号線１０３とで囲まれる画素領域１０４内に配設されることはなく、画素領域１０４にはソース電極１１２と透明電極１１７とを電気接続するためのコンタクトホール１１６が配置されるのみであり、画素領域１０４の面積、すなわち透明電極１１７の面積がＴＦＴ素子１１４によって低減されることが防止され、開口率を向上することが可能になる。
【００２１】
図６を参照すると、同図は画素領域の１辺の長さ（画素サイズ）を１００〜４００μｍの間で変化させたときの開口率の変化を示したものである。ここで、画素サイズの変化に対して、ＴＦＴ素子のサイズ、配線幅及びコンタクトホールの寸法は変わらないと仮定している。本発明の構造を用いることにより、画素サイズが小さくなっても開口率低下を低減することができ、画素サイズがより小さくなるほど開口率低下の低減への寄与は大きいことが分かる。
【００２２】
また、本発明における前記した製造方法では、ドレイン電極１１１としての信号線１０３とソース電極１１２とを同一の金属膜を選択エッチングした一つのフォトリソグラフィ工程、すなわち前記実施形態の場合には第４のフォトリソグラフィ工程で同時に形成することが可能である。そのため、従来技術として示した前記公報の技術のようにソース電極及びドレイン電極とは別の工程で信号線を形成する技術に比較してフォトリソグラフィ工程を１工程だけ低減することが可能であり、製造工程の簡略化が実現できる。
【００２３】
ここで本発明の他の実施形態について説明する。図７は前記実施形態の図３に対応する図であり、前記実施形態と同一部分には同一符号を付してある。前記実施形態ではソース電極１１２にコンタクトホール１１６を形成する部分１２０を幅広に形成しているが、この実施形態ではこの幅広の部分は設けてはおらず、その代わりにコンタクトホール１１６は平面形状が偏平に近い形状として所要の面積を確保している。このように、ソース電極１１２の一部を画素領域１０４の内方に向けて突出していないため、画素領域１０４の面積をさらに大きくして開口率を向上することが可能である。
【００２４】
また、図８に示すように、走査線１０２と信号線１０３との交差部において信号線１０３の一部の幅寸法を低減し、この低減した部分をアイランド１０６上に延設してドレイン電極１１１として構成する。このようにすることで、信号線１０３の長さ方向の大部分における幅寸法を増大することができ、信号線１０３の低抵抗化を図ることが可能になる。
【００２５】
【発明の効果】
以上説明したように本発明は、ＴＦＴ素子のアイランドは走査線と信号線との交差部に形成されるため、ＴＦＴ素子が走査線と信号線とで囲まれる画素領域内に配設されることはなく、画素領域にはソース電極と透明電極とを電気接続するためのコンタクトホールが配置されるのみであり、画素領域の面積、すなわち透明電極の面積がＴＦＴ素子によって低減されることが防止され、開口率を向上することが可能になる。また、本発明によれば、走査線と信号線との交差部に該当しない部分の信号線の幅寸法は交差部の幅寸法より相対的に太く形成されているので、信号線の低抵抗化を図ることができる。さらに、ドレイン電極としての信号線とソース電極とを同一の導電膜に対する一つのフォトリソグラフィ工程で同時に形成することが可能であり、従来技術として示した前記公報の技術のソース電極及びドレイン電極とは別の工程で信号線を形成する技術に比較してフォトリソグラフィ工程を１工程だけ低減することが可能であり、製造工程の簡略化が実現できる。
【図面の簡単な説明】
【図１】本発明にかかるＴＦＴ基板のレイアウト図である。
【図２】本発明の液晶表示装置の図１のＡＡ線に沿う箇所の断面図である。
【図３】図１の要部の拡大図である。
【図４】図３のＢＢ線に沿う箇所の断面図である。
【図５】本発明にかかるＴＦＴ基板の製造方法を工程順に示す断面図である。
【図６】本発明と従来技術における画素サイズと開口率との関係を示す図である。
【図７】本発明の他の実施形態の要部の拡大平面図である。
【図８】本発明の更に他の実施形態の要部の拡大平面図である。
【図９】従来のＴＦＴ基板のレイアウト図である。
【符号の説明】
１  アクティブマトリクス型液晶表示装置
１０  ＴＦＴ基板
２０  対向基板
１０１  ガラス板
１０２  走査線（ゲートライン）
１０３  信号線（ドレインライン）
１０４  画素領域
１０５  ゲート電極
１０６  アイランド
１０７  ゲート絶縁膜
１０８  アモルファスシリコン
１０９  オーミック層
１１１  ドレイン電極
１１２  ソース電極
１１３  層間絶縁膜
１１４  ＴＦＴ素子
１１６  コンタクトホール
１１７  透明電極（ＩＴＯ）
１１８  配向膜
１１９  偏光板
２０１  ガラス板
２０２  カラーフィルタ
２０３  ブラックマトリクス
２０４  配向膜
２０５  偏光板
【図１】
0004728507.tif 000002
【図２】
0004728507.tif 000003
【図３】
0004728507.tif 000004
【図４】
0004728507.tif 000005
【図５】
0004728507.tif 000006
【図６】
0004728507.tif 000007
【図７】
0004728507.tif 000008
【図８】
0004728507.tif 000009
【図９】
0004728507.tif 000010