(57)【特許請求の範囲】
【請求項１】
マトリクス状に配列された複数の画素と、前記画素で発生した電荷を受けて垂直方向に転送する複数の垂直電荷転送素子と、前記垂直電荷転送素子から転送される電荷を受けて水平方向に転送する水平電荷転送素子と、前記水平電荷転送素子から転送される電荷を電気信号に変換する出力回路とを具備する固体撮像素子と、
補正信号を記憶する記憶手段と、
前記画素で発生した電荷を前記垂直電荷転送素子に読み出し、前記垂直電荷転送素子から水平ライン単位で電荷を前記水平電荷転送素子に転送して前記出力回路から第１の信号として出力する第１の読み出し動作と、前記画素から前記垂直電荷転送素子への電荷読み出しを行わずに前記垂直電荷転送素子を動作させ、複数の水平ライン分の電荷を前記垂直電荷転送素子から前記水平電荷転送素子に転送して前記出力回路から第２の信号として出力する第２の読み出し動作とを一つの動作期間として複数回繰り返すように制御するとともに、前記動作期間ごとに前記第２の読み出し動作で得られる前記第２の信号と前記記憶手段に記憶されている前記補正信号とを加算し、加算された信号を新たな補正信号として前記記憶手段に記憶するように制御する制御手段と、を備え、
前記制御手段は、前記動作期間ごとに前記第２の読み出し動作で得られる前記第２の信号と前記記憶手段に記憶されている前記補正信号とを加算する際に、前記第２の信号と前記補正信号との間で重み付けを行うことを特徴とする固体撮像装置。
【請求項２】
前記第１の読み出し動作で得られる前記第１の信号から、前記記憶手段に記憶されている前記補正信号を減算する減算手段を備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記制御手段は、前記記憶手段に記憶されている前記補正信号に第１の係数を乗算するように制御し、前記減算手段は、前記第１の信号から前記第１の係数を乗算した前記補正信号を減算することを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記制御手段は、前記記憶手段に記憶されている前記補正信号に第２の係数を乗算した信号と前記第２の信号とを加算するように制御することで重み付けを行うことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
【請求項５】
マトリクス状に配列された複数の画素と、前記画素で発生した電荷を受けて垂直方向に転送する複数の垂直電荷転送素子と、前記垂直電荷転送素子から転送される電荷を受けて水平方向に転送する水平電荷転送素子と、前記水平電荷転送素子から転送される電荷を電気信号に変換する出力回路とを具備する固体撮像素子における補正方法であって、
前記画素で発生した電荷を前記垂直電荷転送素子に読み出し、前記垂直電荷転送素子から水平ライン単位で電荷を前記水平電荷転送素子に転送して前記出力回路から第１の信号として出力する第１の読み出し動作と、前記画素から前記垂直電荷転送素子への電荷読み出しを行わずに前記垂直電荷転送素子を動作させ、複数の水平ライン分の電荷を前記垂直電荷転送素子から前記水平電荷転送素子に転送して前記出力回路から第２の信号として出力する第２の読み出し動作とを一つの動作期間として複数回繰り返すように制御するとともに、前記動作期間ごとに前記第２の読み出し動作で得られる前記第２の信号と記憶手段に記憶されている補正信号とを加算し、加算された信号を新たな補正信号として前記記憶手段に記憶するように制御し、
前記動作期間ごとに前記第２の読み出し動作で得られる前記第２の信号と前記記憶手段に記憶されている前記補正信号とを加算する際に、前記第２の信号と前記補正信号との間で重み付けを行うことを特徴とする固体撮像素子における補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＣＤ等の固体撮像素子を使用した固体撮像装置及び固体撮像素子における補正方法に関し、特に垂直ＣＣＤの欠陥による白線やスミアによる画質の劣化を改善するものである。
【背景技術】
【０００２】
一般に、ＣＣＤ（charge coupled device）等の固体撮像素子を使用した固体撮像装置においては、垂直転送レジスタの欠陥による白線等が画質上の問題となっている。特に、この白線は発生しているレベルが非常に小さいにもかかわらず、固定した縦線となることから画面上で非常に目立ちやすいという不都合があった。一方で、この白線はレベルが非常に小さいことによりノイズに埋もれて検出が難しく、補正することが非常に困難であった。
【０００３】
また、ＣＣＤを使用した固体撮像装置においては、ＣＣＤ特有の現象として、強烈な光が入射したときに発生するスミアによる画質劣化も問題となっている。
【０００４】
これら画質の劣化は、ＣＣＤの特性改善に依存しているが、最近では小型化による単位画素サイズの縮小と高感度化により、このＣＣＤの特性改善が困難になりつつある。
【０００５】
これらを補正する方法としては、特許文献１には、白線やスミアがその発生原理から垂直方向にほぼ同レベルで生じることに着目して、有効画素領域外の遮光された蓄積画素領域である垂直ＯＢ画素（オプティカルブラック：光学的黒）の出力レベルを除去基準信号とし、これを有効画面の画素出力信号から減じる方法が開示されている。特許文献１に開示されたものにおいては、複数ライン（その実施例では１２ライン）からなる垂直ＯＢの信号を加算平均（縦方向１２画素毎に関する平均）して得たライン情報（１ライン画素に対応する平均値データ）を除去基準信号とすることで、この基準信号に含まれるランダム性ノイズの影響を低減し、画像補正に起因して却って新たな固定パターンノイズが発生することが無いように配慮している。
【０００６】
また、特許文献２には、電荷を発生させる光電変換部がなく、垂直ＣＣＤのみで画素を構成しているダミー画素を用いて同様の補正を行う方法が開示されている。
【０００７】
【特許文献１】特開平７−６７０３８号公報
【特許文献２】特開２０００−５０１６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、これら従来例においては、実際にＣＣＤに設けられている垂直ＯＢラインやダミー画素ラインを用いているので、ランダム性ノイズの影響を低減するために垂直ＯＢラインやダミー画素ラインの数を増やすと、ＣＣＤのチップ面積も増えるという問題がある。
【０００９】
また、近年、ＣＣＤの画素数が増加し、ＬＣＤ等の表示装置に合わせて垂直方向の画素を間引いて出力する固体撮像装置があり、その場合、間引かれた分だけ垂直ＯＢラインやダミー画素ラインが減少することになるので、それを補うためには、さらに多くの垂直ＯＢラインやダミー画素ライン必要になってしまうという問題がある。
【００１０】
さらに、垂直方向の画素を間引いて出力する固体撮像装置においては、間引かずにすべての画素を読む場合には、設けられているすべての垂直ＯＢラインやダミー画素ラインを読み出さなければならないため、フレームレートが落ちてしまうという問題もある。
【００１１】
本発明は上記のような点に鑑みてなされたものであり、垂直ＯＢラインやダミー画素ラインの数を増やすことなく、白線やスミアの補正を行うことを目的とする。
【課題を解決するための手段】
【００１２】
本発明の固体撮像装置は、マトリクス状に配列された複数の画素と、前記画素で発生した電荷を受けて垂直方向に転送する複数の垂直電荷転送素子と、前記垂直電荷転送素子から転送される電荷を受けて水平方向に転送する水平電荷転送素子と、前記水平電荷転送素子から転送される電荷を電気信号に変換する出力回路とを具備する固体撮像素子と、補正信号を記憶する記憶手段と、前記画素で発生した電荷を前記垂直電荷転送素子に読み出し、前記垂直電荷転送素子から水平ライン単位で電荷を前記水平電荷転送素子に転送して前記出力回路から第１の信号として出力する第１の読み出し動作と、前記画素から前記垂直電荷転送素子への電荷読み出しを行わずに前記垂直電荷転送素子を動作させ、複数の水平ライン分の電荷を前記垂直電荷転送素子から前記水平電荷転送素子に転送して前記出力回路から第２の信号として出力する第２の読み出し動作とを一つの動作期間として複数回繰り返すように制御するとともに、前記動作期間ごとに前記第２の読み出し動作で得られる前記第２の信号と前記記憶手段に記憶されている前記補正信号とを加算し、加算された信号を新たな補正信号として前記記憶手段に記憶するように制御する制御手段と、を備え、前記制御手段は、前記動作期間ごとに前記第２の読み出し動作で得られる前記第２の信号と前記記憶手段に記憶されている前記補正信号とを加算する際に、前記第２の信号と前記補正信号との間で重み付けを行う点に特徴を有する。
また、本発明の固体撮像装置の他の特徴とするところは、前記第１の読み出し動作で得られる前記第１の信号から、前記記憶手段に記憶されている前記補正信号を減算する減算手段を備える点にある。
また、本発明の固体撮像装置の他の特徴とするところは、前記制御手段は、前記記憶手段に記憶されている前記補正信号に第１の係数を乗算するように制御し、前記減算手段は、前記第１の信号から前記第１の係数を乗算した前記補正信号を減算する点にある。
また、本発明の固体撮像装置の他の特徴とするところは、前記制御手段は、前記記憶手段に記憶されている前記補正信号に第２の係数を乗算した信号と前記第２の信号とを加算するように制御することで重み付けを行う点にある。
本発明の固体撮像素子における補正方法は、マトリクス状に配列された複数の画素と、前記画素で発生した電荷を受けて垂直方向に転送する複数の垂直電荷転送素子と、前記垂直電荷転送素子から転送される電荷を受けて水平方向に転送する水平電荷転送素子と、前記水平電荷転送素子から転送される電荷を電気信号に変換する出力回路とを具備する固体撮像素子における補正方法であって、前記画素で発生した電荷を前記垂直電荷転送素子に読み出し、前記垂直電荷転送素子から水平ライン単位で電荷を前記水平電荷転送素子に転送して前記出力回路から第１の信号として出力する第１の読み出し動作と、前記画素から前記垂直電荷転送素子への電荷読み出しを行わずに前記垂直電荷転送素子を動作させ、複数の水平ライン分の電荷を前記垂直電荷転送素子から前記水平電荷転送素子に転送して前記出力回路から第２の信号として出力する第２の読み出し動作とを一つの動作期間として複数回繰り返すように制御するとともに、前記動作期間ごとに前記第２の読み出し動作で得られる前記第２の信号と記憶手段に記憶されている補正信号とを加算し、加算された信号を新たな補正信号として前記記憶手段に記憶するように制御し、前記動作期間ごとに前記第２の読み出し動作で得られる前記第２の信号と前記記憶手段に記憶されている前記補正信号とを加算する際に、前記第２の信号と前記補正信号との間で重み付けを行う点に特徴を有する。
【発明の効果】
【００１３】
本発明によれば、画素で発生した電荷を垂直電荷転送素子に読み出し、垂直電荷転送素子から水平ライン単位で電荷を水平電荷転送素子に転送して出力回路から第１の信号として出力する第１の読み出し動作と、画素から垂直電荷転送素子への電荷読み出しを行わずに垂直電荷転送素子を動作させ、複数の水平ライン分の電荷を垂直電荷転送素子から水平電荷転送素子に転送して前記出力回路から第２の信号として出力する第２の読み出し動作とを一つの動作期間として複数回繰り返すように制御するとともに、動作期間ごとに第２の読み出し動作で得られる第２の信号と記憶手段に記憶されている補正信号とを加算し、加算された信号を新たな補正信号とすることにより、各フィールドにおける白線やスミアの補正を行うことができる。これにより、ランダム性ノイズ低減のために垂直ＯＢラインやダミー画素ラインの数を増やす必要がないので、チップ面積の増大を避けることができる。また、カラ転送期間は固体撮像素子が持つ画素数に関係なく設定することができるので、補正信号を作成する水平所定ラインの加算数を変化させることで、ランダム性ノイズ低減の効果を簡単に調整することもできる。さらに、補正に必要な加算ライン数を分割して、複数フィールドにわたるカラ転送ラインを加算して補正信号を作成するようにしたので、フレームレートが落ちてしまうという問題も避けることができる。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照して、本発明の好適な実施形態について説明する。本実施形態においては、固体撮像素子の電荷転送素子はＣＣＤを用いるものとする。図１は本実施形態におけるインターライン型の固体撮像素子の概略構成図であり、複数の画素がマトリクス状に配列されている。図１において、１０１は複数の感光画素、１０２は感光画素を遮光したＯＢ画素（便宜的にグレーで示す）、１０３は感光画素のないダミー画素（便宜的に点線で示す）である。
【００１５】
１０４は垂直ＣＣＤ（ＶＣＣＤ）であり、画素のそれぞれに蓄積された信号電荷を読み出して垂直方向に転送する。１０５は水平ＣＣＤ（ＨＣＣＤ）であり、垂直ＣＣＤ１０４から転送されてきた信号電荷を水平方向に転送する。１０６は水平ＣＣＤ１０５から転送されてきた信号電荷を電気信号に変換して出力する出力部、１０７は信号出力端子である。
【００１６】
感光画素１０１で光電変換された信号電荷は、読み出しパルスにより垂直ＣＣＤ１０４に送られ、四相駆動パルスφＶ１、φＶ２、φＶ３、及びφＶ４により水平ＣＣＤ１０５の方向へ順に転送される。水平ＣＣＤ１０５は、垂直ＣＣＤ１０４から転送されてきた水平一列分の信号電荷を二相駆動パルスφＨ１及びφＨ２により出力部１０６に転送する。出力部１０６は、水平ＣＣＤ１０５から転送されてきた信号電荷を電気信号に変換して、信号出力端子１０７から出力する。
【００１７】
図１に示す固体撮像素子においては、水平２ライン分のダミー画素１０３、水平１ライン分の下部ＯＢ画素１０２、水平１０ライン分の感光画素１０１、水平１ライン分の上部ＯＢ画素１０２の信号を出力することができる。
【００１８】
図２に固体撮像装置の構成を示す。１１１はレンズ・シャッタ・絞りからなる光学系、１１２は固体撮像素子、１１３は光学系１１１及び固体撮像素子１１２の駆動回路、１１４はアナログ信号をデジタル信号に変換するＡＤ変換器、１１５は光学系１１１、固体撮像素子１１２、及びＡＤ変換器１１４を動作させるタイミング発生回路、１１６は補正信号を記憶するラインメモリ回路、１１７は乗算器１２４、１２５の係数を設定する係数設定回路、１１８は信号処理回路、１１９は画像記録装置、１２０は画像表示装置、１２１は固体撮像装置全体を制御する同期制御回路、１２２は加算器、１２３は減算器、１２４は第１の乗算器、１２５は第２の乗算器である。
【００１９】
図３に固体撮像装置の処理動作のタイミングチャートを示す。ＶＤは垂直同期信号、ＨＤは水平同期信号、φＶ１は画素から垂直ＣＣＤ１０４への読み出しパルスが加わる垂直ＣＣＤの転送パルス、１３１、１４１、１５１は画素から垂直ＣＣＤ１０４への読み出しパルス、Ｖoutは固体撮像素子の出力信号である。
【００２０】
また、１３２は第１フィールド期間、１４２は第２フィールド期間、１５２は第３フィールド期間である。そして、１３３、１４３、１５３は水平２ライン分のダミー画素信号出力期間、１３４、１４４、１５４は水平１ライン分のＯＢ画素信号出力期間、１３５、１４５、１５５は画像信号を出力している感光画素信号出力期間、１３６、１４６、１５６は水平１ライン分のＯＢ画素信号出力期間である。
【００２１】
本実施形態においては、固体撮像素子が持つ画素の信号を出力した後にも、固体撮像素子を駆動し続ける動作を水平４ライン分行っており、１３７、１４７、１５７のような水平４ライン分のカラ転送期間が設けられている。このカラ転送期間１３７、１４７、１５７においては、画素の信号電荷は転送されないが、ダミー画素１０３と同様に垂直ＣＣＤ１０４が動作しているため、白線やスミアによって発生する信号電荷は転送され、これを補正信号の作成に用いることができる。
【００２２】
以下、本実施形態の固体撮像装置における処理動作について説明する。第１フィールド期間１３２に入ったタイミングで、ラインメモリ回路１１６には、後述するようにして作成された水平８ライン加算相当のカラ転送ラインの信号が補正信号として記憶されているものとする。この補正信号には、カラ転送ラインにのっている白線やスミアによって発生する信号が含まれている。
【００２３】
第１フィールド期間１３２に入ったタイミングで、ラインメモリ回路１１６の入力を無効にするとともに、係数設定回路１１７により第２の乗算器１２５の係数を１／８に設定する。そして、読み出しパルス１３１後に、固体撮像素子から出力される感光画素ライン１３５の信号から、１／８の係数が乗算されたラインメモリ回路１１６の補正信号を減算器１２３を用いて減算する。これにより、白線やスミアの信号が除去されることになる。
【００２４】
感光画素ライン１３５の信号が出力された後、水平４ライン分のカラ転送ライン１３７の信号が出力される前に、ラインメモリ回路１１６の入力を有効にするとともに、第１の乗算器１２４の係数を４／８に設定する。
【００２５】
次に、固体撮像素子から出力されるカラ転送ライン１３７の１ライン目の信号と４／８の係数が乗算されたラインメモリ回路１１６の信号とを加算器１２２を用いて加算し、再び、ラインメモリ回路１１６に記憶させる。この場合に、第１の乗算器１２４の係数が４／８に設定されているので、カラ転送ライン１３７の１ライン目の信号と水平４ライン加算相当のカラ転送ラインの信号とが加算され、水平５ライン加算相当のカラ転送ラインの信号がラインメモリ回路１１６に記憶される。
【００２６】
続いて、カラ転送ライン１３７の２ライン目、３ライン目、４ライン目の信号が加算されるときには、第１の乗算器１２４の係数を１に設定しておくことで、それぞれ、水平６ライン加算相当、水平７ライン加算相当、水平８ライン加算相当のカラ転送ラインの信号を加算することができる。
【００２７】
このようにして、第１フィールド期間１３２終了時点で、ラインメモリ回路１１６には、水平８ライン加算相当のカラ転送ラインの信号が補正信号として記憶されることになる。
【００２８】
次に、第２フィールド期間１４２に入ったタイミングで、ラインメモリ回路１１６の入力を無効にするとともに、係数設定回路１１７により第２の乗算器１２５の係数を１／８に設定する。そして、読み出しパルス１４１後に、固体撮像素子から出力される感光画素ライン１４５の信号から、１／８の係数が乗算されたラインメモリ回路１１６の補正信号を減算することにより、白線やスミアの信号が除去される。
【００２９】
感光画素ライン１４５の信号が出力された後、水平４ライン分のカラ転送ライン１４７の信号が出力される前に、ラインメモリ回路１１６の入力を有効にするとともに、第１の乗算器１２４の係数を４／８に設定する。
【００３０】
次に、固体撮像素子から出力されるカラ転送ライン１４７の１ライン目の信号と４／８の係数が乗算されたラインメモリ回路１１６の信号とを加算し、水平５ライン加算相当のカラ転送ラインの信号がラインメモリ回路１１６に記憶される。
【００３１】
続いて、カラ転送ライン１４７の２ライン目、３ライン目、４ライン目の信号が加算されるときには、第１の乗算器１２４の係数を１に設定しておくことで、最終的に、水平８ライン加算相当のカラ転送ラインの信号を加算することができる。
【００３２】
このようにした動作を繰り返すことで、各フィールドにおける白線やスミアの補正と補正信号の作成を行うことができる。
【００３３】
以上述べたように、カラ転送期間を設け、そのカラ転送ラインの信号を加算して補正信号を作成することにより、白線やスミアの補正を行うことができる。これにより、ランダム性ノイズ低減のために垂直ＯＢラインやダミー画素ラインの数を増やす必要がないので、ＣＣＤのチップ面積の増大を避けることができる。また、カラ転送期間は固体撮像素子が持つ画素数に関係なく設定することができるので、補正信号を作成するカラ転送ラインの加算数を変化させることで、ランダム性ノイズ低減の効果を簡単に調整することもできる。
【００３４】
さらに、補正に必要な加算ライン数を分割して、複数フィールドにわたるカラ転送ラインを加算して補正信号を作成するようにしたので、フレームレート落ちてしまうという問題も避けることができる。
【００３５】
以上、本発明を実施形態と共に説明したが、本発明は実施形態にのみ限定されるものではなく、本発明の範囲内で変更等が可能である。
【図面の簡単な説明】
【００３６】
【図１】固体撮像素子の概略構成を示す図である。
【図２】固体撮像装置の概略構成を示すブロック図である。
【図３】固体撮像装置の処理動作のタイミングチャートである。
【符号の説明】
【００３７】
１０１      感光画素
１０２      ＯＢ画素
１０３      ダミー画素
１０４      垂直ＣＣＤ
１０５      水平ＣＣＤ
１０６      出力部
１０７      信号出力端子
１１１      光学系
１１２      固体撮像素子
１１３      駆動回路
１１４      ＡＤ変換器
１１５      タイミング発生回路
１１６      ラインメモリ回路
１１７      係数設定回路
１１８      信号処理回路
１１９      画像記録装置
１２０      画像表示装置
１２１      同期制御回路
１２２      加算器
１２３      減算器
１２４      第１の乗算器
１２５      第２の乗算器
【図１】
0004630562.tif 000002
【図２】
0004630562.tif 000003
【図３】
0004630562.tif 000004