(57)【特許請求の範囲】
【請求項１】
電圧変換用のインダクタと、前記インダクタに流す電流を制御する駆動用スイッチング素子と、前記駆動用スイッチング素子と相補的にオン、オフされる整流用スイッチング素子と、前記駆動用スイッチング素子および前記整流用スイッチング素子の制御信号を生成するスイッチング制御回路とを備えたＤＣ−ＤＣコンバータであって、
前記スイッチング制御回路は、
出力側からのフィードバック電圧と参照電圧との電位差に応じた電圧を出力する誤差アンプと、
前記誤差アンプの出力を受けＰＷＭ制御で前記駆動用スイッチング素子および前記整流用スイッチング素子を制御するＰＷＭ制御パルスを生成するＰＷＭ制御パルス生成回路と、
前記駆動用スイッチング素子の最小オン時間に相当するパルス幅を有する最小オン時間パルスを生成する最小オン時間パルス生成回路と、
前記ＰＷＭ制御パルスが前記最小オン時間パルスのパルス幅よりも狭くなるような軽負荷時に前記整流用スイッチング素子の制御信号による前記整流用スイッチング素子のオン状態からオフ状態への切り換わりタイミングを前記誤差アンプの出力に応じて遅らせるオフタイミング遅延回路と、
前記インダクタに前記駆動用スイッチング素子のオン時とは逆の方向の電流が流れることを検出する逆流検出回路と、
所定の周波数の三角波を生成する波形生成回路と、を備え、
前記ＰＷＭ制御パルス生成回路は前記波形生成回路により生成された第１の三角波と前記誤差アンプの出力とを比較してＰＷＭ制御パルスを生成するＰＷＭコンパレータを含んでなり、
前記オフタイミング遅延回路は前記波形生成回路により生成された前記第１の三角波と時間軸に対して対称な波形を有する第２の三角波と前記誤差アンプの出力とを比較してオフタイミングを規定する信号を生成する第２のコンパレータを含んでなり、
前記逆流検出回路が逆方向の電流を検出したことに基いて前記オフタイミング遅延回路もしくはその出力を有効化するように構成されていることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
電圧変換用のインダクタと、前記インダクタに流す電流を制御する駆動用スイッチング素子と、前記駆動用スイッチング素子と相補的にオン、オフされる整流用スイッチング素子と、前記駆動用スイッチング素子および前記整流用スイッチング素子の制御信号を生成するスイッチング制御回路とを備えたＤＣ−ＤＣコンバータであって、
前記スイッチング制御回路は、
出力側からのフィードバック電圧と参照電圧との電位差に応じた電圧を出力する誤差アンプと、
前記誤差アンプの出力を受けＰＷＭ制御で前記駆動用スイッチング素子および前記整流用スイッチング素子を制御するＰＷＭ制御パルスを生成するＰＷＭ制御パルス生成回路と、
前記駆動用スイッチング素子の最小オン時間に相当するパルス幅を有する最小オン時間パルスを生成する最小オン時間パルス生成回路と、
前記ＰＷＭ制御パルスが前記最小オン時間パルスのパルス幅よりも狭くなるような軽負荷時に前記整流用スイッチング素子の制御信号による前記整流用スイッチング素子のオン状態からオフ状態への切り換わりタイミングを前記誤差アンプの出力に応じて遅らせるオフタイミング遅延回路と、
前記インダクタに前記駆動用スイッチング素子のオン時とは逆の方向の電流が流れることを検出する逆流検出回路と、
所定の周波数の三角波を生成する波形生成回路と、を備え、
前記ＰＷＭ制御パルス生成回路は、前記波形生成回路により生成された三角波と前記誤差アンプの出力とを比較してＰＷＭ制御パルスを生成するＰＷＭコンパレータを含んでなり、
前記オフタイミング遅延回路は、前記誤差アンプの出力に応じた電流を流す電流源と該電流源により充電される容量素子とを有し前記最小オン時間パルス生成回路により生成された最小オン時間パルスをリセット信号とするタイマ回路および該タイマ回路の出力電位と所定の参照電圧とを比較してオフタイミングを規定する信号を生成する第２のコンパレータを含んでなり、
前記逆流検出回路が逆方向の電流を検出したことに基いて前記オフタイミング遅延回路もしくはその出力を有効化するように構成されていることを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
前記駆動用スイッチング素子は入力直流電圧が印加される直流電圧入力端子と前記インダクタの一方の端子との間に接続され、前記整流用スイッチング素子は前記インダクタの一方の端子と接地点との間に接続され、前記インダクタの他方の端子と接地点との間に平滑容量が接続され、前記入力直流電圧を降圧した電圧を出力する請求項１または２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
請求項１〜３のいずれか１つに記載された構成を有する前記スイッチング制御回路が半導体チップ上に半導体集積回路として形成されていることを特徴とする電源制御用半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を変換するＤＣ−ＤＣコンバータおよびその電源制御用半導体集積回路に関し、特に軽負荷時にスイッチング周波数を変化させることなく電力効率を向上させることができる同期整流型のスイッチング・レギュレータに適用して有効な技術に関する。
【背景技術】
【０００２】
入力直流電圧を変換して異なる電位の直流電圧を出力する回路としてスイッチング・レギュレータがある。スイッチング・レギュレータには、電池などの直流電源から供給される直流電源電圧をインダクタ（コイル）に印加して電流を流しコイルにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にコイルの電流を整流する整流用スイッチング素子を備え、駆動用スイッチング素子と整流用スイッチング素子と相補的にオン、オフさせることで、ダイオード整流型のスイッチング・レギュレータに比べて電力効率を高めた同期整流型のスイッチング・レギュレータがある。
【０００３】
同期整流型のスイッチング・レギュレータにおいては、軽負荷時における電力効率が低下するという問題点があり、かかる問題点を解決するため従来より種々の発明が提案されている（例えば特許文献１）。また、同様な問題は、トランスを使用した絶縁型のスイッチング・レギュレータにおいても存在し、かかる問題点を解決するための発明も種々提案されている（例えば特許文献２）。
【特許文献１】特開２０００−０９２８２４号公報
【特許文献２】特開平０５−０２２９３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
同期整流型のスイッチング・レギュレータにおいては、負荷が重い場合は電流連続モードでＰＷＭ制御を行ない、負荷が軽くなると整流用スイッチング素子に逆方向の電流が流れて電力効率が下がるのを防止するため、逆方向の電流が流れようとする間は整流用スイッチング素子をオフにする電流不連続モードでＰＷＭ制御を行なう技術がある。図１１はかかる制御を適用した場合の各スイッチング素子のオン、オフタイミングと、インダクタ電流の変化を示したもので、図１１（Ａ）は負荷が重い場合、図１１（Ｂ）は負荷が軽い場合、図１１（Ｃ）は負荷がさらに軽い場合を示している。
【０００５】
電流不連続モードでＰＷＭ制御を行なった場合、負荷が軽いほど駆動用スイッチング素子のオン時間が短くなってインダクタ電流が減るため、スイッチのオン抵抗による損失やインダクタでの損失が低減し電力効率が高くなる。負荷がさらに軽くなり駆動用スイッチング素子のオン時間が回路の特性で決まるような最小オン時間よりも短くなると、インダクタ電流を減らすことができなくなるため、図１０（Ａ）のようにクロック周波数を下げるＰＦＭ制御や図１０（Ｂ）のようにクロックをスキップするＰＤＭ制御などが行なわれている。
【０００６】
このような制御を行なった場合には、図９（Ａ）のように、ＰＦＭ制御またはＰＤＭ制御が行なわれる軽負荷時におけるスイッチング素子のオン時間が一定のままとなる。その結果、図９（Ｂ）のように、ＰＦＭ制御またはＰＤＭ制御の期間の平均スイッチング周波数が変化（低下）するため、ＥＭＩフィルタの設計が複雑化するなど，ノイズ対策が難しく、またリップルが大きくなる、可聴領域まで低下すると異音が出るなどの課題がある。
【０００７】
本発明は上記のような課題に着目してなされたもので、その目的とするところは、同期整流型のＤＣ−ＤＣコンバータにおいて、駆動用スイッチング素子のオン時間が回路の特性や制御方式で決まるような最小オン時間よりも短くてよいような軽負荷時にも、スイッチング周波数を変化させないで電力効率を改善できるような制御技術を提供できるようにすることにある。
【課題を解決するための手段】
【０００８】
本発明は、上記目的を達成するため、直流電源から供給される直流入力電圧をインダクタ（コイル）に印加して電流を流しインダクタにエネルギーを蓄積させる駆動用スイッチング素子と、該駆動用スイッチング素子がオフされているエネルギー放出期間にインダクタの電流を整流する整流用スイッチング素子を備えた同期整流型のＤＣ−ＤＣコンバータにおいて、前記駆動用スイッチング素子のオン時間が予め決められている最小オン時間よりも短くてよいような軽負荷時に、整流用スイッチング素子をオフさせるタイミングをＤＣ−ＤＣコンバータの出力からインダクタにエネルギーを蓄積させるように遅くして、整流用スイッチング素子のオン時間を、負荷が軽くなるほど長くなるように制御するように構成したものである。
【０００９】
より具体的には、電圧変換用のインダクタと、前記インダクタに流す電流を制御する駆動用スイッチング素子と、前記駆動用スイッチング素子と相補的にオン、オフされる整流用スイッチング素子と、前記駆動用スイッチング素子および前記整流用スイッチング素子の制御信号を生成するスイッチング制御回路とを備えたＤＣ−ＤＣコンバータにおいて、
前記スイッチング制御回路は、
出力側からのフィードバック電圧と参照電圧との電位差に応じた電圧を出力する誤差アンプと、前記誤差アンプの出力を受けＰＷＭ制御で前記駆動用スイッチング素子および前記整流用スイッチング素子を制御するＰＷＭ制御パルスを生成するＰＷＭ制御パルス生成回路と、前記駆動用スイッチング素子の最小オン時間に相当するパルス幅を有する最小オン時間パルスを生成する最小オン時間パルス生成回路と、前記ＰＷＭ制御パルスが前記最小オン時間パルスのパルス幅よりも狭くなるような軽負荷時に前記整流用スイッチング素子の制御信号による前記整流用スイッチング素子のオン状態からオフ状態への切り換わりタイミングを前記誤差アンプの出力に応じて遅らせるオフタイミング遅延回路と、前記インダクタに前記駆動用スイッチング素子のオン時とは逆の方向の電流が流れることを検出する逆流検出回路と、所定の周波数の三角波を生成する波形生成回路と、を備え、
前記ＰＷＭ制御パルス生成回路は前記波形生成回路により生成された第１の三角波と前記誤差アンプの出力とを比較してＰＷＭ制御パルスを生成するＰＷＭコンパレータを含んでなり、前記オフタイミング遅延回路は前記波形生成回路により生成された前記第１の三角波と時間軸に対して対称な波形を有する第２の三角波と前記誤差アンプの出力とを比較してオフタイミングを規定する信号を生成する第２のコンパレータを含んでなり、
前記逆流検出回路が逆方向の電流を検出したことに基いて前記オフタイミング遅延回路もしくはその出力を有効化するように構成した。
【００１０】
ここで、駆動用スイッチング素子の最小オン時間とは、該スイッチング素子の特性やこれをオン、オフ駆動する回路の駆動力によって決まる狭義の最小オン時間の他、適用する制御方式における制約から決まる最小オン時間を含む広義の最小オン時間を意味する。
【００１１】
上記のような構成を有するＤＣ−ＤＣコンバータによれば、軽負荷時にも、スイッチング周波数を変化（低下）させずに電力効率を改善できるため、スイッチング周波数の変化によるＥＭＩフィルタの設計の複雑化や、リップルが大きくなる、可聴領域まで低下すると異音が出るなどの問題を解決することができるようになる。
【００１２】
また、電流不連続モードでスイッチング素子の制御を行なうＤＣ−ＤＣコンバータにおいては、逆流検出回路は整流用スイッチング素子のオフタイミングを検出するのに従来より使用されているので、逆流検出回路の出力によりオフタイミング遅延回路を制御することにより、回路の規模を大幅に増加させることなく、所望の機能を有する制御回路を実現することができる。
【００１３】
さらに、ＰＷＭ制御方式のＤＣ−ＤＣコンバータにおいては、三角波を生成する波形生成回路は一般的に使用されているので、この波形生成回路を利用してオフタイミング遅延回路に必要な第２の三角波を生成するように構成することにより、回路の規模を大幅に増加させることなく、所望の機能を有する制御回路を実現することができる。
【００１４】
本出願の他の発明は、電圧変換用のインダクタと、前記インダクタに流す電流を制御する駆動用スイッチング素子と、前記駆動用スイッチング素子と相補的にオン、オフされる整流用スイッチング素子と、前記駆動用スイッチング素子および前記整流用スイッチング素子の制御信号を生成するスイッチング制御回路とを備えたＤＣ−ＤＣコンバータにおいて、
前記スイッチング制御回路は、
出力側からのフィードバック電圧と参照電圧との電位差に応じた電圧を出力する誤差アンプと、前記誤差アンプの出力を受けＰＷＭ制御で前記駆動用スイッチング素子および前記整流用スイッチング素子を制御するＰＷＭ制御パルスを生成するＰＷＭ制御パルス生成回路と、前記駆動用スイッチング素子の最小オン時間に相当するパルス幅を有する最小オン時間パルスを生成する最小オン時間パルス生成回路と、
前記ＰＷＭ制御パルスが前記最小オン時間パルスのパルス幅よりも狭くなるような軽負荷時に前記整流用スイッチング素子の制御信号による前記整流用スイッチング素子のオン状態からオフ状態への切り換わりタイミングを前記誤差アンプの出力に応じて遅らせるオフタイミング遅延回路と、前記インダクタに前記駆動用スイッチング素子のオン時とは逆の方向の電流が流れることを検出する逆流検出回路と、所定の周波数の三角波を生成する波形生成回路と、を備え、
前記ＰＷＭ制御パルス生成回路は、前記波形生成回路により生成された三角波と前記誤差アンプの出力とを比較してＰＷＭ制御パルスを生成するＰＷＭコンパレータを含んでなり、
前記オフタイミング遅延回路は、前記誤差アンプの出力に応じた電流を流す電流源と該電流源により充電される容量素子とを有し前記最小オン時間パルス生成回路により生成された最小オン時間パルスをリセット信号とするタイマ回路および該タイマ回路の出力電位と所定の参照電圧とを比較してオフタイミングを規定する信号を生成する第２のコンパレータを含んでなるように構成し、
前記逆流検出回路が逆方向の電流を検出したことに基いて前記オフタイミング遅延回路もしくはその出力を有効化するように構成した。これにより、出力電圧に応じてより正確に整流用スイッチング素子のオフタイミングを決定できるようになる。
【発明の効果】
【００１５】
本発明に従うと、同期整流型のＤＣ−ＤＣコンバータにおいて、駆動用スイッチング素子のオン時間が回路の特性や制御方式で決まるような最小オン時間よりも短くてよいような軽負荷時にも、スイッチング周波数を変化させないで電力効率を改善でき、それによって、スイッチング周波数の変化によるＥＭＩフィルタの設計の複雑化や、リップルが大きくなる、可聴領域まで低下すると異音が出るなどの問題を解決できるという効果がある。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
【００１７】
図１は、本発明を適用した降圧型のスイッチング・レギュレータの第１の実施形態を示す。
【００１８】
この実施形態のスイッチング・レギュレータは、インダクタとしてのコイルＬ１、直流入力電圧Ｖｉｎが印加される電圧入力端子ＩＮと上記コイルＬ１の一方の端子との間に接続されコイルＬ１に向かって駆動電流を流し込むＮチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）からなる駆動用スイッチトランジスタＳＷ１、ＮチャネルＭＯＳＦＥＴからなる整流用スイッチトランジスタＳＷ２、これらのスイッチトランジスタＳＷ１，ＳＷ２をオン、オフ制御するスイッチング制御回路２０、上記コイルＬ１の他方の端子と接地点との間に接続された平滑用コンデンサＣ１を備える。符号１０で示されているのは、負荷となる回路もしくは装置である。
【００１９】
この実施形態のスイッチング・レギュレータにおいては、トランジスタＳＷ１とＳＷ２を相補的にオン、オフさせるようなＰＷＭ駆動パルスがスイッチング制御回路２０により生成されるようになっており、定常状態では、駆動用トランジスタＳＷ１がオンされるとコイルＬ１に直流入力電圧Ｖｉｎが印加されて出力端子へ向かう電流が流されて平滑用コンデンサＣ１が充電され、駆動用トランジスタＳＷ１がオフされると代わって整流用トランジスタＳＷ２がオンされ、このオンされたトランジスタＳＷ２を通してコイルＬ１に電流が流される。そして、ＳＷ１の制御端子（ゲート端子）に入力される駆動パルスのパルス幅が出力電圧に応じて制御されることで、直流入力電圧Ｖｉｎよりも低い直流出力電圧Ｖoutが発生される。
【００２０】
スイッチング制御回路２０は、出力電圧Ｖoutが反転入力端子に入力され非反転入力端子に参照電圧Ｖref1が印加された誤差アンプ２１と、発振回路などからなり所定の周波数の鋸波（三角波）や駆動用トランジスタＳＷ１の最小オン時間に相当するパルス幅を有するパルス信号Ｐminを生成する波形生成回路２２と、上記誤差アンプ２１の出力Ｖerrorと波形生成回路２２から供給される鋸波ＴＷ１とを入力としそれらの電位差に応じたパルス幅を有し前記トランジスタＳＷ１，ＳＷ２のゲート端子に印加されるＰＷＭ駆動パルスＰpwmを生成するＰＷＭコンパレータ２３が設けられている。
【００２１】
ＰＷＭコンパレータ２３は、出力電圧Ｖoutが下がるとトランジスタＳＷ１をオン、オフさせるＰＷＭ駆動パルスＰpwmのパルス幅を広げ、逆に出力電圧Ｖoutが上がるとＰＷＭ駆動パルスＰpwmのパルス幅を狭めるように動作する。つまり、出力電圧Ｖoutのレベルに応じてＰＷＭ駆動パルスＰpwmのデューティ比が変化し、出力電圧Ｖoutが下がるとトランジスタＳＷ１のオン時間を長くし、出力電圧Ｖoutが上がるとトランジスタＳＷ１のオン時間を短くする。このようにして、図１のスイッチング制御回路２０はＰＷＭ方式で出力電圧Ｖoutを一定に保つフィードバック制御を行なう。
【００２２】
さらに、制御回路２０には、前記整流用トランジスタＳＷ２のドレイン電圧およびソース電圧を入力としそれらの電位差に基づいて逆方向の電流が流れているか判定する逆流検出用コンパレータ２４と、上記誤差アンプ２１の出力Ｖerrorと波形生成回路２２から供給される鋸波ＴＷ２とを入力とするコンパレータ２５が設けられている。コンパレータ２５に入力される鋸波ＴＷ２とＰＷＭコンパレータ２３に入力される鋸波ＴＷ１とは、図３（ａ），（ｂ）に示されているように上下対称な波形とされる。
【００２３】
また、制御回路２０には、ＰＷＭコンパレータ２３から出力されるＰＷＭ駆動パルスＰpwmと波形生成回路２２から出力されるパルス信号Ｐminを入力とするＯＲゲート回路Ｇ１と、該ＯＲゲート回路Ｇ１の出力を受けて駆動用トランジスタＳＷ１のゲート駆動信号（スイッチ制御信号Ｓ１）を生成するドライバ回路ＤＲＶ１と、コンパレータ２５の出力と逆流検出用コンパレータ２４の出力を入力とするＡＮＤゲート回路Ｇ２と、ＡＮＤゲート回路Ｇ２の出力とＯＲゲート回路Ｇ１の出力を入力とするＮＯＲゲート回路Ｇ３と、該ＮＯＲゲート回路Ｇ３の出力を受けて整流用トランジスタＳＷ２のゲート駆動信号（スイッチ制御信号Ｓ２）を生成するドライバ回路ＤＲＶ２が設けられている。
【００２４】
スイッチング・レギュレータを構成する素子のうち、コイルＬ１および平滑容量Ｃ１以外の素子は半導体チップ上に形成されて制御回路２０は半導体集積回路（ＩＣ）として構成され、コイルＬ１はこのＩＣに設けられている外部端子に外付け素子として接続されるようになっている。
【００２５】
次に、上記のような構成を有するスイッチング・レギュレータの動作を、図３の波形図を参照しながら説明する。
【００２６】
負荷が大きい状態では、図１１を用いて説明した従来のスイッチング・レギュレータと同様な動作をする。従って、負荷が大きい状態での動作の説明は省略する。
【００２７】
図３（Ａ）は、図１１の（Ｂ）と同程度の負荷の場合（ＰＷＭコンパレータ２３の出力パルスがスイッチング素子の最小オン時間よりも広い場合）の各ノードの電位や信号、電流の変化の様子を示している。このとき、誤差アンプ２１の出力Ｖerrorは、波形生成回路２２からＰＷＭコンパレータ２３へ入力される鋸波ＴＷ１と交差するようなレベルにある。
【００２８】
そのため、鋸波ＴＷ１が出力Ｖerrorを下から上へ横切るタイミングｔ１で駆動用トランジスタＳＷ１の制御信号Ｓ１はロウレベルに変化してＳＷ１がオフし、制御信号Ｓ２がハイレベルに変化して整流用トランジスタＳＷ２がオンして、コイルに流れる順方向の電流はＳＷ２から供給されるようになる（図３の期間Ｔ１）。そして、逆流検出用コンパレータ２４の出力がロウレベルからハイレベルに変化するタイミングｔ２で整流用トランジスタＳＷ２の制御信号Ｓ２はロウレベルに変化してＳＷ２がオフする。このとき、駆動用トランジスタＳＷ１もオフされているため、コイルのインダクタ電流がゼロになる（図３の期間Ｔ２）。
【００２９】
その後、鋸波ＴＷ１が出力Ｖerrorを上から下へ横切るタイミングｔ３で駆動用トランジスタＳＷ１の制御信号Ｓ１はハイレベルに変化してＳＷ１がオンして、電圧入力端子ＩＮからコイルに順方向の電流が流されるようになる（図３の期間Ｔ３）。
【００３０】
図３（Ｂ）は、図１０の従来技術でＰＦＭ制御やＰＤＭ制御を行なう程度の負荷の場合（ＰＷＭコンパレータ２３の出力パルスがスイッチング素子の最小オン時間よりも狭い場合）の各ノードの電位や信号、電流の変化の様子を示している。このとき、誤差アンプ２１の出力Ｖerrorは、波形生成回路２２からＰＷＭコンパレータ２３へ入力される鋸波ＴＷ１の最小レベルよりもさらに低く、コンパレータ２５に入力される鋸波ＴＷ２と交差するようなレベルにある。
【００３１】
そのため、ＰＷＭコンパレータ２３の出力はロウレベルに貼り付き、駆動用トランジスタＳＷ１はスイッチング素子の最小オン時間パルスＰminのパルス期間だけオンされ、その短い期間だけ電圧入力端子ＩＮからコイルに順方向の電流が流される（図３の期間Ｔ４）。そして、駆動用トランジスタＳＷ１の制御信号Ｓ１がロウレベルに変化するタイミングｔ５で制御信号Ｓ２がハイレベルに変化して整流用トランジスタＳＷ２がオンして、コイルに流れる順方向の電流はＳＷ２から供給されるようになる（図３の期間Ｔ５）。
【００３２】
その後、コイル電流がゼロになるタイミングｔ６で逆流検出用コンパレータ２４の出力がロウレベルからハイレベルに変化しても整流用トランジスタＳＷ２はオフされず、コイルからＳＷ２を通して接地点へ逆方向電流が流れる（図３の期間Ｔ６）。そして、鋸波ＴＷ２が出力Ｖerrorを上から下へ横切るタイミングｔ７でコンパレータ２５の出力がハイレベルに変化してＳＷ２がオフする。このとき、次の最小オン時間パルスＰminが出力されるタイミングｔ８まで駆動用トランジスタＳＷ１もオフされているため、コイルの電流がゼロになる（図３の期間Ｔ７）。
【００３３】
図４に、図３の期間Ｔ４からＴ７までにおける制御信号Ｓ１，Ｓ２とコイルの電流の変化の様子を拡大して示す。図４に示されているように、期間Ｔ４ではＳＷ１がオン、ＳＷ２がオフされているため、電圧入力端子からコイルに正のエネルギーが蓄積され、期間Ｔ５ではＳＷ１がオフ、ＳＷ２がオンされるため、コイルに蓄積されていた正のエネルギーが負荷側へ放出される。また、期間Ｔ６ではＳＷ１がオフ、ＳＷ２がオンされているため、出力側から接地点へ向かって電流が流れることでコイルに出力側からエネルギーが蓄積され、タイミングｔ７でＳＷ２がオフ（ＳＷ１もオフ）されるため、期間Ｔ７’ではコイルに蓄積されていた出力側からのエネルギーが放出され、駆動用トランジスタＳＷ１の基体に寄生するボディダイオードを通して電圧入力端子側へ電流が流れることで放出されたエネルギーが回生されるようになる。これによって、駆動用トランジスタＳＷ１のスイッチング周波数を変化させることなく軽負荷時における電力効率を向上させることができる。
【００３４】
図１０（Ａ）のようにクロック周波数を下げるＰＦＭ制御や図１０（Ｂ）のようにクロックをスキップするＰＤＭ制御を行なった場合には、図９（Ａ）のように、軽負荷時におけるスイッチング素子のオン時間が一定のままになるが、本実施形態を適用すると、図８（Ａ）のように整流用スイッチング素子のオン時間は負荷が軽くなるほど長くなる。その結果、従来回路では図９（Ｂ）のように、ＰＦＭ制御またはＰＤＭ制御では平均スイッチング周波数が変化していたものが、本実施形態では、図８（Ｂ）のように、平均スイッチング周波数が変化しなくなり、これによってＥＭＩフィルタの設計が簡素化できるなどノイズ対策が容易になり、またリップルが抑えられる、可聴領域まで低下することがないなどの利点が生まれる。
【００３５】
図２には、本発明を適用した降圧型のスイッチング・レギュレータの第２の実施形態が示されている。
【００３６】
この実施形態のスイッチング・レギュレータは、制御回路２０において、コンパレータ２５の反転入力端子への入力として、第１の実施形態における鋸波ＴＷ２の代わりに参照電圧Ｖref2を与えるとともに、軽負荷時の整流用トランジスタＳＷ２のオン時間を決定するタイマ回路２６を設け、このタイマ回路２６の出力をコンパレータ２５の非反転入力端子へ入力するようにしたものである。
【００３７】
タイマ回路２６は、誤差アンプ２１の出力によって電流値が制御されるようにした定電流源Ｉ１と、該定電流源Ｉ１と直列に接続された容量Ｃ２と、該容量Ｃ２の充電電荷をリセットするためのリセット用トランジスタＱ１とからなり、このトランジスタＱ１は波形生成回路２２から出力される最小オン時間パルスＰminによってオン、オフ動作されるように構成されている。定電流源Ｉ１は、誤差アンプ２１の出力レベルが高いほどすなわち負荷が小さいほど小さな電流が流れるように制御される。
【００３８】
図２のスイッチング・レギュレータの動作を、図５のタイミングチャートを参照しながら説明する。図５は、図３と同様に（Ａ）は負荷が少し小さい場合を、（Ｂ）は負荷が極端に小さい場合を示す。図５においては、（ｂ）にタイマ回路２６の内部ノードＮａの電位Ｖａとコンパレータ２５の参照電圧Ｖref2との関係が示されている。
【００３９】
この実施形態のタイマ回路２６の定電流源Ｉ１は負荷が小さいほど小さな電流を流すように構成されているため、タイマ回路２６の内部ノードＮａの電位Ｖａの変化の傾きは負荷が小さいほど緩やかになる。これによって、負荷が極端に軽い場合には、図５（Ｂ）のように、ノードＮａの電位Ｖａが参照電圧Ｖref2よりも高くなって整流用トランジスタＳＷ２がオフするタイミングｔ７が後ろにずらされ、コイルに逆方向電流が流れて負のエネルギーが蓄積される期間Ｔ６が確保されるようになる。なお、充電された容量Ｃ２の電荷は、最小オン時間パルスＰminによってタイミングｔ８でリセット用トランジスタＱ１がオンされることでリセットされるため、タイマ回路２６の内部ノードの電位Ｖａはタイミングｔ８で接地電位まで急速に立ち下がり、パルスＰminがロウレベルになると再び容量Ｃ２の充電が開始される（タイミングｔ９）。
【００４０】
なお、以上の実施形態においては、最小オン時間パルスＰminは、該パルスによってオン、オフされるスイッチング素子としての駆動用トランジスタＳＷ１の特性とこのパルスを生成する回路（ドライバ）の駆動力との関係で、パルスによってオンされるトランジスタＳＷ１のオン抵抗が増大しない範囲で最も短いパルス幅を有するパルスと定義できる。
【００４１】
ただし、駆動用トランジスタＳＷ１に流れる電流を検出し、この検出信号と誤差アンプ２１の出力とに基いて駆動用トランジスタＳＷ１のオフタイミングを決定するように制御するモード（電流モード）を適用したスイッチング・レギュレータにおいては、駆動用トランジスタＳＷ１をオンした直後に寄生容量を充電する電流が流れることで、上記電流検出信号にパルス状のノイズが発生し、それによってトランジスタＳＷ１が誤ったタイミングでオフされるのを回避するという観点から、最小オン時間パルスのパルス幅が決定されることがある。そして、このパルス幅は、スイッチトランジスタの特性とドライバの駆動力との関係で決まる前記最小オン時間パルスのパルス幅よりも長くなることがある。本発明における最小オン時間パルスには、上記のような電流モードのスイッチング・レギュレータにおける最小オン時間パルス等が含まれる。
【００４２】
図６および図７には、本発明を適用して有効なスイッチング・レギュレータの他の構成例が示されている。このうち、図６は昇圧型のレギュレータ（ブーストコンバータ）を、図７は負電圧型のレギュレータ（バックブーストコンバータ）を示す。
【００４３】
図６の昇圧型レギュレータは、整流用トランジスタＳＷ２をオフした状態で駆動用トランジスタＳＷ１をオンさせてコイルＬ１に電流を流してエネルギーを蓄積した後、駆動用トランジスタＳＷ１をオフし整流用トランジスタＳＷ２をオンさせてコイルＬ１のエネルギーを出力端子側へ放出させることで、昇圧した出力電圧を発生させるように動作する。
【００４４】
一方、図７の負電圧型レギュレータは、整流用トランジスタＳＷ２をオフした状態で駆動用トランジスタＳＷ１をオンさせてコイルＬ１に電流を流してエネルギーを蓄積した後、駆動用トランジスタＳＷ１をオフし整流用トランジスタＳＷ２をオンさせてコイルＬ１のエネルギーを接地点側へ放出させることで、出力端子に負の出力電圧を発生させるように動作する。
【００４５】
図６および図７のいずれのコンバータも、トランジスタＳＷ１，ＳＷ２をオン、オフ制御する制御回路２０を図１や図２の実施形態の制御回路２０と同様な構成とすることで、駆動用トランジスタＳＷ１のスイッチング周波数を変化させることなく軽負荷時における電力効率を向上させることができ、ＥＭＩフィルタの設計の複雑化や、リップルが大きくなる、可聴領域まで低下すると異音が出るなどの問題を解決できるという前記実施形態と同様な効果が得られる。
【００４６】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではない。例えば、前記実施形態の制御回路では、ＰＷＭコンパレータ２３やコンパレータ２５に供給する波形信号として鋸歯を使用しているが、立ち上がりと立ち下がりのそれぞれに傾斜を有する狭義の三角波を使用してもよい。本出願の特許請求の範囲における三角波は、上記のような狭義の三角波のみでなく鋸歯を含んでいる。
【００４７】
また、前記実施形態の制御回路では、波形生成回路２２に発振回路を内蔵させているが、制御回路２０全体を半導体集積回路として構成する場合、チップ外部の発振器からのクロック信号を波形生成回路２２に供給して所望の波形を有する信号を生成させるように構成することも可能である。同様に、誤差アンプ２１やコンパレータ２５に供給される参照電圧Ｖref1，Ｖref2についても、チップ内部で生成しても良いしチップ外部から与えるように構成しても良い。
【００４８】
さらに、前記実施形態のスイッチング・レギュレータにおいては、出力電圧が直接誤差アンプ２１にフィードバック電圧として入力されているが、出力端子と接地点との間に直列抵抗を設け、この直列抵抗で分圧された電圧を誤差アンプ２１に入力させるように構成してもよい。
【００４９】
また、前記第２の実施形態では、誤差アンプ２１の出力によって制御される定電流源を有するタイマ回路２６を設けて、軽負荷時における整流用トランジスタＳＷ２のオン時間を制御するようにしているが、誤差アンプ２１の出力に応じて整流用トランジスタＳＷ２のオン時間を制御するものであれば、実施形態のようなタイマ回路２６に限定されるものでなくどのような回路であってもよい。
【産業上の利用可能性】
【００５０】
以上の説明では、本発明を非絶縁型のスイッチング・レギュレータに適用した例を説明したが、本発明にそれに限定されるものではなく、トランスを使用した絶縁型のスイッチング・レギュレータにおける整流用スイッチング素子を制御する回路に適用することができる。
【図面の簡単な説明】
【００５１】
【図１】図１は本発明を適用したスイッチング・レギュレータの第１実施形態を示す回路構成図である。
【図２】図２は本発明を適用したスイッチング・レギュレータの第２実施形態を示す回路構成図である。
【図３】図３は第１実施形態のスイッチング・レギュレータの各部の信号や電位の変化の様子を示すタイミングチャートである。
【図４】図４は図３の一部を拡大して示すタイミングチャートである。
【図５】図５は第２実施形態のスイッチング・レギュレータの各部の信号や電位の変化の様子を示すタイミングチャートである。
【図６】図６は、本発明を適用して有効な昇圧型のレギュレータの一例を示す回路構成図である。
【図７】図７は、本発明を適用して有効な負電圧型のレギュレータの一例を示す回路構成図である。
【図８】図８（Ａ）は、本発明を適用したレギュレータにおける負荷の大きさとスイッチング素子のオン時間との関係を示すグラフ、は従来回路のもの、図８（Ｂ）は本発明を適用したレギュレータにおける負荷の大きさと平均スイッチング周波数との関係を示すグラフである。
【図９】図９（Ａ）は、従来のレギュレータにおける負荷の大きさとスイッチング素子のオン時間との関係を示すグラフ、図９（Ｂ）は従来のレギュレータにおける負荷の大きさと平均スイッチング周波数との関係を示すグラフである。
【図１０】図１０（Ａ）は軽負荷時にＰＦＭ制御を行なった場合の信号およびコイル電流の変化の様子を示すタイミングチャート、図１０（Ｂ）は軽負荷時にＰＤＭ制御を行なった場合のオン、オフ制御信号およびコイル電流の変化の様子を示すタイミングチャートである。
【図１１】図１１は、従来のスイッチング・レギュレータにおいて、負荷を大、中、小としたときのオン、オフ制御信号およびコイルの電流の変化の様子を示すタイミングチャートである。
【符号の説明】
【００５２】
１０  負荷
２０  スイッチング制御回路
２１  誤差アンプ
２２  波形生成回路
２３  ＰＷＭコンパレータ
２４  逆流検出用コンパレータ
２５  コンパレータ
２６  タイマ回路
Ｌ１  コイル（インダクタ）
Ｃ１  平滑容量
ＳＷ１  コイル駆動用スイッチトランジスタ（駆動用スイッチング素子）
ＳＷ２  同期整流用スイッチトランジスタ（整流用スイッチング素子）
ＤＲＶ１，ＤＲＶ２  ドライバ
【図１】
0004720821.tif 000002
【図２】
0004720821.tif 000003
【図３】
0004720821.tif 000004
【図４】
0004720821.tif 000005
【図５】
0004720821.tif 000006
【図６】
0004720821.tif 000007
【図７】
0004720821.tif 000008
【図８】
0004720821.tif 000009
【図９】
0004720821.tif 000010
【図１０】
0004720821.tif 000011
【図１１】
0004720821.tif 000012