(57)【特許請求の範囲】
【請求項１】
外部信号によりオン／オフする第１のスイッチング素子と、該第１のスイッチング素子の状態に従い負荷に対してエネルギを供給するインダクタと、整流ダイオード、平滑コンデンサとで構成される高効率電源回路であって、
前記整流ダイオードと並列に接続され、前記第１のスイッチング素子と同期して両方向にオン／オフ制御を行う第２のスイッチング素子と、前記整流ダイオードならびに前記第２のスイッチング素子による電圧降下を検出して前記インダクタに流れる電流の方向を検出して前記第２のスイッチング素子をオン／オフするインバータ構成のＮｃｈディプレッショントランジスタを用いたコンパレータとを具備したことを特徴とする高効率電源回路。
【請求項２】
前記第２のスイッチング素子のオン／オフを制御するための信号を出力するロジック回路を具備したことを特徴とする請求項１記載の高効率電源回路。
【請求項３】
請求項１または２に記載の高効率電源回路を組み込んだことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にパーソナルコンピュータなどのポータブルな電子機器に用いて好適なＤＣ／ＤＣコンバータなどの高効率電源回路とそれを組み込んだ電子機器に関する。
【背景技術】
【０００２】
パーソナルコンピュータなどのポータブルな電子機器では、電源回路としてＤＣ−ＤＣコンバータが用いられる。ＤＣ−ＤＣコンバータを用いた電源回路としては、例えば、実開平４−１０１２８６号公報（特許文献１）に開示されたものがある。
【０００３】
特許文献１に開示された発明は、軽負荷時にも効率よく電力供給が可能な高効率電源回路に関するものであり、図２の如き構成を有している。
【０００４】
従来のＤＣ−ＤＣコンバータを用いた電源回路は、外部信号によりオン／オフする第１のスイッチング素子と、第１のスイッチング素子の状態に従い負荷に対してエネルギを供給するインダクタと、整流ダイオード、平滑コンデンサで構成されるＤＣ−ＤＣコンバータにおいて、整流ダイオードと並列に接続され、第１のスイッチング素子と同期して両方向にオン／オフ制御を行う第２のスイッチング素子と、整流ダイオードならびに第２のスイッチング素子による電圧降下を検出してインダクタに流れる電流の方向を検出して第２のスイッチング素子をオン／オフする信号を出力するコンパレータを有する。
【０００５】
上述した構成中、コンパレータにてインダクタに流れる電流の方向を検知し、そのコンパレータの出力により、第２のスイッチング素子のオン／オフをコントロールすることにより、軽負荷時にも高効率の電源を実現している。このことにより、軽負荷時にも効率が低下せず、また、インダクタ容量を大きくせずに済むという効果を有している。
【０００６】
（動作の説明）
以下、図面を使用して上記特許文献１に開示された発明の動作について説明する。図２は特許文献１に開示された発明の回路図である。
【０００７】
図２において、１１は外部の信号によりオン／オフするバイポーラもしくはＭＯＳトランジスタで構成されるスイッチング素子、１２はエネルギを蓄積するコイルあるいは電圧の大きさを変換するチョークなどのインダクタ素子、１３は平滑コンデンサである。
【０００８】
１４はスイッチング素子１１とは別の、スイッチング素子１１と同期して両方向スイッチング制御を行うスイッチング素子である。１５はコンパレータであり、スイッチング素子１４の電圧降下を検出して、インダクタ１２に流れる電流の方向を検知し、その方向によりスイッチング素子１４をオン／オフする。なお、１６，１７は寄生ダイオードである。
【０００９】
以下、動作をさらに詳細に説明する。
図２において、先ず、スイッチング素子１１がオンになると、スイッチング素子１４がオンであった場合（どういう動作モードの場合にオンになっているかは後述する）、スイッチング素子１１→スイッチング素子１４→ＧＮＤの経路でＩOn1で示す電流が流れる。
【００１０】
スイッチング素子１４には、コンパレータ１５の出力でオンになるような信号（ハイレベルの信号）が与えられるが、電流Ｉonが流れることにより、スイッチング素子１４の両端に若干の電圧降下が生じ、図中ａで示す点が（＋）、ｂで示す点が（−）の極性になる。そうなると、コンパレータ１５の出力はローレベルに切り替わり、スイッチング素子１４はオフする。
【００１１】
電流がスイッチング素子１４に流れなくなってもコンパレータ１５の出力はローレベルになっている。スイッチング素子１４がオフすると、電源側から負荷側に電流Ｉon2が流れ始める。
【００１２】
次に、スイッチング素子１１がオフすると、インダクタ１２に蓄積されたエネルギが放出され電流Ｉoff1が流れる。このときスイッチング素子１４はオフしているが、スイッチング素子１４の寄生ダイオード１７を通して先ず流れる。
【００１３】
このとき、ａ点が（−）、ｂ点が（＋）となるため、コンパレータ１５の出力はハイレベルになり、スイッチング素子１４はオンする。このときのスイッチング素子１４での電圧降下はかなり小さくなり、ダイオードを使用していた従来の方式に比べて、効率が改善されることになる。インダクタ１２に蓄えられたエネルギが完全に放出されないうちにスイッチング素子１１がオンすると、この動作説明の冒頭で説明した状態から同じ動作を繰り返す。
【００１４】
次に、スイッチング素子１１がオフして、インダクタ１２に蓄積されたエネルギが完全に放出されても、まだスイッチング素子１１がオンしない場合、つまり負荷が軽い場合、コンデンサ１３に蓄積されたエネルギが、インダクタ１２を通してＧＮＤ側に電流Ｉoff2が流れる。このとき、ａ点が（＋）、ｂ点が（−）になるため、スイッチング素子１４にはローレベルの信号が与えられ、スイッチング素子１４は直ちにオフする。
【００１５】
従って、この電流が流れなくなるため、負荷側から電源側に電力が戻る動作モードが存在しなくなる。すなわち、軽負荷時にも電源効率が低下しないことになる。実際には、Ｉoff2なる電流が流れてはじめてコンパレータ１５がスイッチング素子１４をオフするため、この間、ほんの僅かの電力がインダクタ１２に蓄積されて、Ｉoff3なる電流の経路で電源側に電力が戻るが、戻る電力が極僅かであり、更にこのモードで損失される電力は更に小さいため、実使用上は問題にならない。
【００１６】
特許文献１に開示された発明は、上述したように、軽負荷時にも効率が低下せず、また、インダクタ容量を大きくせずに済むためのコスト低減にも寄与する。
【００１７】
【特許文献１】実開平４−１０１２８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
特許文献１に開示されたものはスイッチング素子１４をすばやくオン／オフすることが必要であり、コンパレータの高速な応答が重要である。しかしながら、一般的に高速なコンパレータは消費電流が大きく、最も軽負荷時すなわち無負荷時においては、コンパレータの消費電流も効率低下の要因となり無視できなくなるため、十分な高速化と低電力消費化が両立しにくい、という問題があった。
【００１９】
本発明の目的は、上記事情に鑑みてなされたものであり、特許文献１に開示されたものに比較して、さらに消費電力が少なく、より軽負荷時の効率向上が可能な高効率電源回路を提供することである。
【課題を解決するための手段】
【００２０】
本発明は、上記目的を達成するために、外部信号によりオン／オフする第１のスイッチング素子と、該第１のスイッチング素子の状態に従い負荷に対してエネルギを供給するインダクタと、整流ダイオード、平滑コンデンサとで構成される高効率電源回路であって、前記整流ダイオードと並列に接続され、前記第１のスイッチング素子と同期して両方向にオン／オフ制御を行う第２のスイッチング素子と、前記整流ダイオードならびに前記第２のスイッチング素子による電圧降下を検出して前記インダクタに流れる電流の方向を検出して前記第２のスイッチング素子をオン／オフするインバータ構成のＮｃｈディプレッショントランジスタとからなるコンパレータを具備すること、さらに前記第２のスイッチング素子のオン／オフを制御するための信号を出力するロジック回路を具備することを特徴としている。
【発明の効果】
【００２１】
本発明によれば、上記従来例よりもさらに消費電力が少なく、より軽負荷時の効率向上が可能な高効率電源回路および該電源回路を組み込んだ電子機器を実現できる。
【発明を実施するための最良の形態】
【００２２】
（本発明の概要）
本発明は、外部信号によりオン／オフする第１のスイッチング素子と、第１のスイッチング素子の状態に従い負荷に対してエネルギを供給するインダクタと、整流ダイオード、平滑コンデンサで構成されるＤＣ−ＤＣコンバータに関し、特に、上記整流ダイオードと並列に接続され、第１のスイッチング素子と同期して両方向にオン／オフ制御を行う第２のスイッチング素子と、上記整流ダイオードならびに第２のスイッチング素子による電圧降下を検出してインダクタに流れる電流の方向を検出して第２のスイッチング素子のオン／オフを制御する信号を出力するインバータ接続されたＮｃｈディプレッショントランジスタを設けた点を特徴とするものである。該Ｎｃｈディプレッショントランジスタが上記従来例におけるコンパレータの機能を実現している。また、第２のスイッチング素子のオン／オフを外部から制御するためのロジック回路も設けられる。
【００２３】
この構成中、Ｎｃｈディプレッショントランジスタと負荷回路とで形成されるインバータ方式のコンパレータは“Ｌ”出力は高速に応答でき、すなわち第２のスイッチング素子を高速にオフできる。
そして、負荷回路の電流を制御して消費電流を低減できるが、そのトレードオフとしてコンパレータの“Ｈ”出力立ち上がり時間が遅く、すなわち第２のスイッチング素子のオンが高速に出来ない。そこで、外部から制御するためのロジック回路も併設して第２のスイッチング素子のオン／オフをコントロールすることにより、軽負荷時にも高効率の電源を実現している。
【００２４】
本発明は、上記の如き構成を採用することにより、従来のコンパレータを用いた構成が有する軽負荷時にも効率が低下せず、インダクタ容量を大きくせずに済むという効果に加えて、さらなる消費電力の低減を図っての軽負荷時の効率向上が可能である。
【００２５】
（実施例）
以下、図面を使用して本発明の実施例について詳細に説明する。図１は本発明の実施例を示す回路図である。なお、図１において、従来の電源回路である図２と同じ構成に対しては同じ参照符号を付与している。
【００２６】
図１において、１１は外部の信号によりオン／オフするバイポーラもしくはＭＯＳトランジスタで構成されるスイッチング素子、１２はエネルギを蓄積するコイルあるいは電圧の大きさを変換するチョークなどのインダクタ素子、１３は平滑コンデンサである。１４はスイッチング素子１１とは別の、スイッチング素子１１と同期して両方向スイッチング制御を行うスイッチング素子である。
【００２７】
２５はゼロ以下の閾値Ｖｔｈを有するＮｃｈディプレッショントランジスタであり、スイッチング素子１４の電圧降下を検出して、インダクタ１２に流れる電流の方向を検知し、その方向によりスイッチング素子１４をオン／オフする。なお、１６，１７は寄生ダイオードである。２６は抵抗Ｒ１であり、Ｎｃｈディプレッショントランジスタ２５と直列接続されインバータを構成している。
また、スイッチング素子１４のオン／オフを制御するための信号を外部から印加するためのロジック回路２７を設けるとともに、該ロジック回路２７の出力によってオン／オフが制御されるＰｃｈトランジスタ２８とＮｃｈトランジスタ２９の直列接続回路を設けて、外部からスイッチング素子１４のオン／オフのタイミングを自由に制御できる構成である。
【００２８】
以下、本発明の実施例の動作について詳細に説明する。この動作は基本的には図２で説明した従来例の動作と類似しており、コンパレータをインバータ構成のＮｃｈディプレッショントランジスタに変えた点、ロジック回路を設けた点によって生じる差異があるだけである。
【００２９】
図１において、先ず、スイッチング素子１１をオン、かつ、Ｎｃｈトランジスタ２９をオンすることによりスイッチング素子１４をオフさせると、電源側から負荷側に電流Ｉon2が流れ始める。
【００３０】
次に、スイッチング素子１１をオフ、かつ、Ｐｃｈトランジスタ２８をオンすることによりスイッチング素子１４をオンさせると、インダクタ１２に蓄積されたエネルギが放出され電流Ｉoff1が流れる。次にＰｃｈトランジスタ２８をオフすることによりスイッチング素子１４をオフさせ、また、Ｎｃｈトランジスタ２９もオフさせたままにする。
【００３１】
このときスイッチング素子１４はＮｃｈディプレッショントランジスタと抵抗で構成されるインバータ方式のコンパレータによってのみ制御されているが、ａ点が（−）、ｂ点が（＋）となるため、インバータ構成のＮｃｈディプレッショントランジスタ２５の出力もハイレベルを維持しており、スイッチング素子１４はオンし続ける。このときのスイッチング素子１４での電圧降下はかなり小さくなり、ダイオードだけを使用していた従来の方式に比べて、効率が改善されることになる。インダクタ１２に蓄えられたエネルギが完全に放出されないうちにスイッチング素子１１がオンすると、この動作説明の冒頭で説明した状態から同じ動作を繰り返す。
【００３２】
次に、スイッチング素子１１がオフして、インダクタ１２に蓄積されたエネルギが完全に放出されても、まだスイッチング素子１１がオンしない場合、つまり負荷が軽い場合、コンデンサ１３に蓄積されたエネルギが、インダクタ１２を通してＧＮＤ側に電流Ｉoff2が流れる。このとき、ａ点が（＋）、ｂ点が（−）になるため、インバータ構成のＮｃｈディプレッショントランジスタ２５の出力はローレベルになり、該ローレベルの信号がスイッチング素子１４に与えられ、スイッチング素子１４は直ちにオフする。
【００３３】
従って、この電流が流れなくなるため、負荷側から電源側に電力が戻る動作モードが存在しなくなる。すなわち、軽負荷時にも電源効率が低下しないことになる。実際には、Ｉoff2なる電流が流れてはじめてインバータ構成のＮｃｈディプレッショントランジスタ２５の出力によりスイッチング素子１４をオフするため、この間、ほんの僅かの電力がインダクタ１２に蓄積されて、Ｉoff3なる電流の経路で電源側に電力が戻るが、インバータ構成を有するＮｃｈディプレッショントランジスタ２５を用いたことで出力の切り替えが高速であるため、更にこのモードで損失される電力は更に小さくなる。
【００３４】
また、本実施例では、コンパレータの構成をＮｃｈディプレッションと抵抗で実現しているが、負荷回路としての抵抗の変わりに定電流源を使用することも可能である。
【００３５】
本発明の高効率電源回路は、上述したように、低電力消費かつ高速のため、例えばパーソナルコンピュータなどポータブルな電子機器に組み込んだ場合に特に有効である。
【図面の簡単な説明】
【００３６】
【図１】本発明に係る高効率電源回路の実施例を説明するための図である。
【図２】従来の高効率電源回路の例を示す図である。
【符号の説明】
【００３７】
１１（Ｓ１），１４（Ｓ２）：スイッチング素子
１２：インダクタ素子（チョークコイル）
１３（Ｃ）：平滑コンデンサ
１５：コンパレータ
１６（Ｄ１），１７（Ｄ２）：寄生ダイオード
２５：Ｎｃｈディプレッショントランジスタ
２６：抵抗
２７：ロジック回路
２８：Ｎｃｈトランジスタ
２９：Ｐｃｈトランジスタ
【図１】
0004783652.tif 000002
【図２】
0004783652.tif 000003