(57)【特許請求の範囲】
【請求項１】
ソース電極と、ドレイン電極と、ゲート電極と、を有する薄膜トランジスタと、前記薄膜トランジスタで駆動する第１の電極と第２の電極とで挟まれた発光層と、保持容量と、スイッチングトランジスタと、を含む発光素子において、
前記薄膜トランジスタの活性層がＩｎとＧａとＺｎを含む非晶質の酸化物からなり、
前記非晶質酸化物は、電子キャリア濃度が１０１８／ｃｍ３未満であり、かつ電子数の増加とともに、電子移動度が大きくなる特性を有しており、
前記薄膜トランジスタは、ゲート電圧無印加時のドレイン・ソース端子間の電流が１０マイクロアンペア未満であり、
前記ドレイン電極に前記発光層の一部が電気的に接続され、
少なくとも前記ソース、ドレイン及びゲート電極と、前記第１の電極と、前記第１の電極と前記ドレイン電極とを接続する電極と、前記保持容量と、前記スイッチングトランジスタのソース、ドレイン及びゲート電極と、が透明であることを特徴とする発光素子。
【請求項２】
前記第２の電極も透明であることを特徴とする請求項１記載の発光素子。
【請求項３】
信号線と前記ソース電極とを接続するソース接続線も透明であることを特徴とする請求項１又は２記載の発光素子。
【請求項４】
走査線と前記ゲート電極とを接続するゲート接続線も透明であることを特徴とする請求項１から３のいずれか１項記載の発光素子。
【請求項５】
前記ソース、ドレイン及びゲート電極と、前記第２の電極及び前記第１の電極が、少なくともＩｎとＧａとＺｎの元素の内一つを含み、かつ電子キャリア濃度が１０１８／ｃｍ３以上であり、かつ少なくとも一部が非晶質の酸化物であることを特徴とする請求項１記載の発光素子。
【請求項６】
前記保持容量と、前記スイッチングトランジスタのソース、ドレイン及びゲート電極が、少なくともＩｎとＧａとＺｎの元素の内一つを含み、かつ電子キャリア濃度が１０１８／ｃｍ３以上であり、かつ少なくとも一部が非晶質の酸化物であることを特徴とする請求項４記載の発光素子。
【請求項７】
前記ソース、ドレイン及びゲート電極が透明導電性酸化物であることを特徴とする請求項１から６のいずれか１項記載の発光素子。
【請求項８】
前記第１の電極が透明導電性酸化物であることを特徴とする請求項１から７のいずれか１項記載の発光素子。
【請求項９】
前記第２の電極が透明導電性酸化物であることを特徴とする請求項１から８のいずれか１項記載の発光素子。
【請求項１０】
前記保持容量の電極が透明導電性酸化物であることを特徴とする請求項６記載の発光素子。
【請求項１１】
前記発光層が有機ＥＬ素子であることを特徴とする請求項１から１０のいずれか１項記載の発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物を用いた発光素子に関し、特に、有機ＥＬ素子や無機ＥＬ素子に関する。
【０００２】
また、発光素子はトップエミッションもしくはボトムエミッション型又は、両面発光型に関する。また、これら有機ＥＬ素子や無機ＥＬ素子を用いた画像表示素子に関する。
【背景技術】
【０００３】
ＩＴＯは、透明電極として透過型の液晶デバイスなどに用いられているが、ＩＴＯの主原料であるＩｎ2Ｏ3は希少金属であり、今後も継続的に所望の供給ができるかどうかが懸念されている。
【０００４】
そこで、Ｉｎ2Ｏ3の含有量を低く抑え、低抵抗かつ光学吸収端が紫外域にあり、青色透過性に優れた新規な透明導電体材料の製造方法及び電極材が、例えば、特許文献１に開示されている。
【０００５】
また、ＩＴＯに代替し得る材料の研究開発が盛んに行われており、例えば、酸化亜鉛膜（ＺｎＯ）、亜鉛−インジウム系酸化物のものが、特許文献２に開示されている。
【０００６】
また、亜鉛−インジウム系酸化物に所定量のガリウムなどを加えた酸化物のものが、特許文献３に開示されている。
【０００７】
また、近年では、電極のみならず、たとえばトランジスタのチャネル層をも透明な膜で形成しようとする試みもある。
【０００８】
例えば、特許文献４に開示されるように、ＺｎＯを主成分として用いた透明伝導性酸化物多結晶薄膜をチャネル層に用いたＴＦＴの開発が活発に行われている。
【０００９】
上記の薄膜は、低温で成膜でき、かつ可視光に透明であるため、プラスチック板やフィルムなどの基板上にフレキシブルな透明ＴＦＴを形成することが可能であるとされている。
【００１０】
また、近年では有機ＥＬの発光素子の研究開発が活発であるが、この有機ＥＬをディスプレイに応用する場合にはアクティブマトリックス型で駆動されるのが主流である。
【００１１】
このアクティブマトリックス駆動には通常アモルファスシリコン又はポリシリコンを用いたＴＦＴが利用されている。
【特許文献１】特開２０００−０４４２３６号公報
【特許文献２】特開平７−２３５２１９号公報
【特許文献３】特開２０００−０４４２３６号公報
【特許文献４】特開２００２−７６３５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、ＺｎＯを主成分とした伝導性透明酸化物では、酸素欠陥が入りやすく、キャリア電子が多数発生し電気伝導度を小さくすることが難しい。
【００１３】
このために、ゲート電圧無印加時でも、ソース端子とドレイン端子間に大きな電流が流れてしまい、ＴＦＴのノーマリーオフ動作を実現できない。
【００１４】
また、トランジスタのオン・オフ比を大きくすることも難しい。
【００１５】
また、特許文献３に記載されているような非晶質酸化物膜（ＺxＭyＩｎzＯ(x+3y/2+3z/2)（式中、ＭはＡｌ及びＧａのうち少なくとも一つの元素であり、比率x／yが０．２〜１２の範囲であり、比率ｚ／ｙ０．４〜１．４の範囲にある））をＴＦＴのチャネル層に用いたのでは、該非晶質膜の電子キャリア濃度は１０18／ｃｍ3超である。
【００１６】
そのため、ノーマリーオフ型のＴＦＴチャネル層としては好ましくない。
【００１７】
従来、このような透明なアモルファス酸化物膜で、電子キャリア濃度が１０18／ｃｍ3未満の膜を得ることはできていなかった。
【００１８】
また、従来のアモルファスシリコンやポリシリコンでは可視光域に、光感度があるため、ＴＦＴのチャネル部を遮光する必要があった。
【００１９】
そのため、高解像度の画質を得るために画素数を上げた場合、開口効率が極端に下がり、高輝度ディスプレイは期待できないという課題があった。
【００２０】
そこで、本発明は、電子キャリア濃度が１０18／ｃｍ3未満の酸化物を用いた透明ＴＦＴを有し、透明電極のみならず少なくとも画素部の配線電極にも透明電極を使用することでプロセスが簡素化できるようにすることを目的とする。それにより、コストダウンが容易となる。
【００２１】
また、本発明は、プラスチック基板のような軽量で割れ難い基板、又は可撓性のある基板を用いた発光素子を提供することも目的とする。
【００２２】
さらに、本発明は、電子キャリア濃度が１０18／ｃｍ3未満の酸化物を用いた透明ＴＦＴを有し、電極の端部が順テーパーとなるよう配置された発光素子を提供することも目的とする。(ここでいう電極の端部が順テーパーとは、電極の上端部から下地に向けて下ろした垂線よりも電極の下端部が長い向きにテーパーとなっていることをいう。)
また、本発明は、電子キャリア濃度が１０18／ｃｍ3未満の酸化物を用いた透明ＴＦＴを有し、電極の端部が順テーパーとなるよう配置された透明電極若しくは透明配線電極を有した発光素子を提供することも目的とする。(ここでいう電極の端部が順テーパーとは、電極の上端部から下地に向けて下ろした垂線よりも電極の下端部が長い向きにテーパーとなっていることをいう。)
なお、上記においては、透明酸化物膜をＴＦＴのチャネル層を使用する場合に主眼をおいて説明したが、本発明はこのようにチャネル層に使用する場合に限定されるものではない。
【課題を解決するための手段】
【００２３】
本発明は、上記課題を解決するための手段として、ソース電極と、ドレイン電極と、ゲート電極と、を有する薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  ＴＦＴ）と、前記薄膜トランジスタで駆動する第１の電極と第２の電極とで挟まれた発光層と、保持容量と、スイッチングトランジスタと、を含む発光素子において、前記薄膜トランジスタの活性層がＩｎとＧａとＺｎを含む非晶質の酸化物からなり、前記非晶質酸化物は、電子キャリア濃度が１０１８／ｃｍ３未満であり、かつ電子数の増加とともに、電子移動度が大きくなる特性を有しており、前記薄膜トランジスタは、ゲート電圧無印加時のドレイン・ソース端子間の電流が１０マイクロアンペア未満であり、前記ドレイン電極に前記発光層の一部が電気的に接続され、少なくとも前記ソース、ドレイン及びゲート電極と、前記第１の電極と、前記第１の電極と前記ドレイン電極とを接続する電極と、前記保持容量と、前記スイッチングトランジスタのソース、ドレイン及びゲート電極と、が透明であることを特徴とする。
【発明の効果】
【００２８】
本発明によれば、少なくとも上部電極以外の電極について透明導電性物質を用いるので、有機ＥＬ発光層などの自発光素子を用いてディスプレイを作製する際に、両面で発光するディスプレイを作製することができる。
【発明を実施するための最良の形態】
【００２９】
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【００３０】
（１）まず、本発明者らが作製することに成功した電子キャリア濃度が１０18／ｃｍ3未満の透明酸化物膜について詳述する（その後、本発明自体の具体的形態について、（２）として後述する。）。
【００３１】
上記透明酸化物膜とは具体的には、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み構成され、結晶状態における組成は、ＩｎＧａＯ３（ＺｎＯ）ｍ  （ｍは６未満の自然数）で表され、電子キャリア濃度が１０１８／ｃｍ３未満である。結晶状態はアモルファスである。
【００３２】
または、Ｉｎ−Ｇａ−Ｚｎ−Ｍｇ−Ｏを含み構成され、結晶状態の組成がＩｎＧａＯ3(Ｚｎ1-xＭｇxＯ)m (ｍは６未満の自然数)、０＜ｘ≦１で表され、電子キャリア濃度が１０18／ｃｍ3未満である。結晶状態はアモルファスである。
【００３３】
なお、これらの膜において、電子移動度が１ｃｍ2／（Ｖ・秒）超にすることも好ましい形態である。
【００３４】
上記膜をチャネル層に用いれば、トランジスタオフ時のゲート電流が０．１マイクロアンペア未満のノーマリーオフで、オン・オフ比が１０3超のトランジスタ特性を持ち、かつ可視光に透明でフレキシブルにできる。
【００３５】
なお、上記透明膜は、伝導電子数の増加とともに、電子移動度が大きくなることを特徴とする。
【００３６】
透明膜を形成する基板としては、ガラス基板、プラスチック基板又はプラスチックフィルムなどを用いることができる。
【００３７】
上記透明酸化物膜をチャネル層に利用する際には、Ａｌ2Ｏ3、Ｙ2Ｏ3若しくはＨｆＯ2の１種又はそれらの化合物を少なくとも二種以上含む混晶化合物をゲート絶縁膜を用いトランジスタを形成することも好ましい形態である。
【００３８】
また、電気抵抗を高めるための不純物イオンを意図的に添加せず、酸素ガスを含む雰囲気中で成膜することも好ましい形態である。
【００３９】
本発明者らは、この半絶縁性酸化物アモルファス薄膜が伝導電子数の増加とともに電子移動度が大きくなるという特異な特性を見出した。
【００４０】
この特性を持つ半絶縁性酸化物アモルファス薄膜を用いてＴＦＴを作成し、オン・オフ比、ピンチオフ状態での飽和電流、スイッチ速度などのトランジスタ特性がさらに向上することを見出した。
【００４１】
透明半絶縁性アモルファスシリコン酸化物薄膜を膜トランジスタのチャネル層として用いると、電子移動度が１ｃｍ2／（Ｖ・秒）超、電子キャリア濃度が１０18／ｃｍ3未満で、オフ時（ゲート電圧無印加時）のドレイン・ソース端子間の電流を１０マイクロアンペア未満にすることができる。
【００４２】
さらに好ましくは、電子移動度が５ｃｍ2／（Ｖ・秒）超、電子キャリア濃度が１０16／ｃｍで、０．１マイクロアンペア未満にすることができる。
【００４３】
また、該薄膜を用いれば、電子移動度が１ｃｍ2／（Ｖ・秒）超、好ましくは５ｃｍ2／（Ｖ・秒）超の時は、ピンチオフ後の飽和電流を１０マイクロアンペア超にでき、オン・オフ比を１０3超とすることができる。
【００４４】
ＴＦＴでは、ピンチオフ状態では、ゲート端子に高電圧が印加され、チャネル中には高密度の電子が存在している。
【００４５】
したがって、本実施の形態によれば、電子移動度が増加した分だけ、より飽和電流値を大きくすることができる。
【００４６】
この結果、オン・オフ比の増大、飽和電流の増大、スイッチング速度の増大など、ほとんど全てのトランジスタ特性が向上する。
【００４７】
なお、通常の化合物中では、電子数が増大すると、電子間の衝突により、電子移動度は減少する。
【００４８】
なお、上記ＴＦＴの構造としては、半導体チャネル層の上にゲート絶縁膜とゲート端子とを順に形成するスタガ（トップゲート）構造のものが用いることができる。また、ゲート端子の上にゲート絶縁膜と半導体チャネル層を順に形成する逆スタガ（ボトムゲート）構造のものなども用いることができる。
【００４９】
（膜組成について）
結晶状態における組成がＩｎＧａＯ3(ＺｎＯ)m(ｍは６未満の自然数)で表される透明アモルファス酸化物薄膜は、ｍの値が６未満の場合は、８００℃以上の高温までアモルファス状態が安定に保たれる。
【００５０】
しかし、ｍの値が大きくなるにつれ、すなわち、ＩｎＧａＯ3に対するＺｎＯの比が増大して、ＺｎＯ組成に近づくにつれ結晶化しやすくなる。
【００５１】
したがって、アモルファスＴＦＴのチャネル層としては、ｍの値が６未満であることが好ましい。
【００５２】
成膜方法は、ＩｎＧａＯ3(ＺｎＯ)m組成を有する多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。
【００５３】
気相成膜法の中でも、スパッタ法、パルスレーザー蒸着法が適している。さらに、量産性の観点からスパッタ法が最も適している。
【００５４】
しかしながら、通常の条件で該アモルファス膜を作成すると、主として酸素欠損が生じ、これまで、電子キャリア濃度を１０18／ｃｍ3未満、電気伝導度にして、１０Ｓ／ｃｍ以下にすることができなかった。
【００５５】
そうした薄膜を用いた場合、ノーマリーオフのトランジスタを構成することができない。
【００５６】
本発明者らは、パルスレーザー蒸着法で作成したＩｎ−Ｇａ−Ｚｎ−Ｏから構成され、結晶状態における組成がＩｎＧａＯ3(ＺｎＯ)m(ｍは６未満の自然数)で表される透明アモルファス酸化物薄膜を酸素分圧を４．５Ｐａ超の高い雰囲気中で成膜することにより、図１に示すように、電子キャリア濃度を１０18／ｃｍ3未満に低下させることができた。
【００５７】
この場合、基板の温度は意図的に加温しない状態で、ほぼ室温に維持されている。プラスチックフィルムを基板として使用できるために、基板温度は１００℃未満に保つことが好ましい。
【００５８】
酸素分圧をさらに大きくすると、電子キャリア数をさらに低下させることができる。
【００５９】
例えば、図１に示すように、基板温度２５℃、酸素分圧６Ｐａで成膜したＩｎＧａＯ3(ＺｎＯ)4薄膜では、さらに、電子キャリア数を１０16／ｃｍ3（電気伝導：約１０-4Ｓ／ｃｍ）に低下させることができた。
【００６０】
得られた薄膜は、図３に示すように、電子移動度が１ｃｍ2／（Ｖ・秒）超であった。
【００６１】
しかし、パルスレーザー蒸着法では、酸素分圧を６．５Ｐａ以上にすると、堆積した膜の表面が凸凹となり、ＴＦＴのチャネル層として用いることができない。
【００６２】
すなわち、酸素分圧４．５Ｐａ超６．５Ｐａ未満の雰囲気でパルスレーザー蒸着法で作製されるほうがよい。
【００６３】
この方法で作製されれば、Ｉｎ−Ｇａ−Ｚｎ−Ｏから構成され、結晶状態における組成ＩｎＧａＯ3（ＺｎＯ）m（ｍは６未満の自然数）で表される透明アモルファス酸化物薄膜を用いて、ノーマリーオフのトランジスタを作製することができる。
【００６４】
すなわち、パルスレーザー蒸着法で膜を作製する場合の酸素分圧としては、４．５Ｐａ以上６．５Ｐａ未満、より好適には５Ｐａ以上６．５Ｐａ未満である。
【００６５】
また、該薄膜の電子移動度は、１ｃｍ2／Ｖ・秒超が得られ、オン・オフ比を１０3超に大きくすることができた。
【００６６】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏから構成され、結晶状態における組成がＩｎＧａＯ3(ＺｎＯ)m(ｍは６未満の自然数)で表される透明アモルファス酸化物薄膜を、図２に示すように、電気伝導度を１０Ｓ／ｃｍ未満に低下させることができる。これは、アルゴンガスも用いたスパッタ蒸着法で酸素分圧を３×１０-2Ｐａ超の高い雰囲気中で成膜することにより、作成することができる。
【００６７】
この場合、基板の温度は意図的に加温しない状態で、ほぼ室温に維持されている。
【００６８】
プラスチックフィルムを基板として使用できるために、基板温度は１００℃未満に保つことが好ましい。
【００６９】
酸素分圧をさらに大きくすることにより、電子キャリア数を低下させることができた。
【００７０】
例えば、図２に示すように、基板温度２５℃、酸素分圧１０-1Ｐａで成膜したＩｎＧａＯ3(ＺｎＯ)4薄膜では、さらに、電気伝導を約１０-10Ｓ／ｃｍに低下させることができた。
【００７１】
また、酸素分圧１０-1Ｐａ超で成膜したＩｎＧａＯ3(ＺｎＯ)4薄膜は、電気抵抗が高すぎて測定できなかった。
【００７２】
電気抵抗が１０-2Ｓ／ｃｍ超の薄膜では、電子移動度が１ｃｍ2／（Ｖ・秒）超であった。
【００７３】
電気抵抗が１０-2Ｓ／ｃｍ以下の薄膜では、電気抵抗が高すぎて、電子移動度は測定できなかったが、その値は、測定できた電気抵抗と電子移動度の関係を外挿して１ｃｍ2／（Ｖ・秒）超と推定される。
【００７４】
すなわち、酸素分圧３×１０-1Ｐａ超のアルゴンガス雰囲気で、スパッタ蒸着法で作製されるほうがよい。望ましくは５×１０-1Ｐａ超のアルゴンガス雰囲気で、スパッタ蒸着法で作製されるほうがよい。
【００７５】
この方法で作製されれば、Ｉｎ−Ｇａ−Ｚｎ−Ｏから構成され、結晶状態における組成ＩｎＧａＯ3 (ＺｎＯ)m(ｍは６未満の自然数)で表される透明アモルファス酸化物薄膜を用いて、ノーマリーオフのトランジスタを作製できる。さらに、オン・オフ比を１０3超とすることもできる。
【００７６】
パルスレーザー蒸着法およびスパッタ法で作成された薄膜では、図３に示すように、キャリア電子密度の増加とともに、電子移動度が増加する。
【００７７】
同様に、ターゲットとして、多結晶ＩｎＧａＯ3(Ｚｎ1-xＭｇxO)m(ｍは６未満の自然数、０＜x≦１を用いれば、１Ｐａ未満の酸素分圧下でも、高抵抗アモルファスＩｎＧａＯ3(Ｚｎ1-xＭｇxO)m膜を得ることができた。
【００７８】
例えば、図４に示すように、Ｚｎを８０ａｔ％のＭｇで置換したターゲットを使用した場合、酸素分圧０．８Ｐａの雰囲気でパルスレーザー堆積法で得られた膜のキャリア電子密度を１０16／ｃｍ3未満とすることができる（電気抵抗値は、約１０-2Ｓ／ｃｍである。）。
【００７９】
こうした膜の電子移動度は、Ｍｇ無添加膜に比べて低下するが、その程度は少なく、室温での電子移動度は約５ｃｍ2／（Ｖ・秒）でアモルファスシリコンに比べて１桁程度大きな値を示す。
【００８０】
同じ条件で成膜した場合、Ｍｇ含有量の増加に対して、電気伝導度と電子移動度は共に低下するので、Ｍｇの含有量は好ましくは、２０％超８５％未満（ｘにして、０．２＜ｘ＜０．８５）である。
【００８１】
上記のとおり、酸素分圧を制御することにより、酸素欠陥を低減でき、その結果、特定の不純物イオンを添加することなしに、電子キャリア濃度を減少できる。
【００８２】
また、アモルファス状態では、多結晶状態とは異なり、本質的に粒子界面が存在しないために、高電子移動度のアモルファス薄膜を得ることができる。
【００８３】
さらに、特定の不純物を添加せずに伝導電子数を減少できるので、不純物による散乱がなく電子移動度を高く保つことができる。
【００８４】
上記した透明膜を用いた薄膜トランジスタにおいて、Ａｌ2Ｏ3，Ｙ2Ｏ3、ＨｆＯ2又はそれらの化合物を少なくとも二つ以上含む混晶化合物をゲート絶縁膜とすることが好ましい。
【００８５】
ゲート絶縁薄膜とチャネル層薄膜との界面に欠陥が存在すると、電子移動度の低下及びトランジスタ特性にヒステリシスが生じる。
【００８６】
また、ゲート絶縁膜の種類によりリーク電流が大きく異なる。
【００８７】
このために、チャネル層に適合したゲート絶縁膜を選定する必要がある。Ａｌ2Ｏ3膜を用いればリーク電流を低減できる。
【００８８】
また、Ｙ2Ｏ3膜を用いればヒステリシスを小さくできる。
【００８９】
さらに、高誘電率のＨｆＯ2膜を用いれば、電子移動度を大きくすることができる。
【００９０】
また、これらの膜の混晶を用いて、リーク電流、ヒステリシスが小さく、電子移動度の大きなＴＦＴを形成できる。
【００９１】
また、ゲート絶縁膜形成プロセス及びチャネル層形成プロセスは、室温で行うことができるので、ＴＦＴ構造としてスタガ構造及び逆スタガ構造いずれをも形成することができる。
【００９２】
薄膜トランジスタ（Thin Film Transistor, ＴＦＴ）は、ゲート端子、ソース端子、及びドレイン端子を備えた３端子素子で、セラミックス、ガラス、又はプラスチックなどの絶縁基板上に成膜した半導体薄膜を、電子又はホールが移動するチャネル層として用いる。
【００９３】
この薄膜トランジスタはゲート端子に電圧を印加して、チャンネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクティブ素子である。
【００９４】
なお、本発明では、活性層の組成としてＩｎＧａＯ3(ＺｎＯ)m(ｍは６未満の自然数)やＩｎＧａＯ3(Ｚｎ1-xＭｇxＯ)m(ｍは６未満の自然数、０＜ｘ≦１)に限定されるものではない。電子キャリア濃度が１０18／ｃｍ3未満であること、特にオン・オフ比が１０3超であり電子移動度が１ｃｍ2／（Ｖ・秒）超のトランジスタを構成できれば、Ｉｎ:Ｇａ:（Ｚｎ＋Ｍｇ）の比率は整数１：１：ｍでなくても構わない。
【００９５】
（２）次に、本発明の実施の形態を具体的に説明する。
【００９６】
本実施の形態は、上記透明膜を用いた発光素子に関する。
【００９７】
具体的には、上記透明膜である半導体を用いた  ＴＦＴにより駆動される発光素子に関するものであり、特に有機ＥＬを駆動して発光させる光源やディスプレイに関するものである。
【００９８】
これにより、軽量で割れにくいプラスチック等の基板でも発光素子を提供できる。
【００９９】
本発明の基本的構成をまず図７を用いて説明する。
【０１００】
図７において、７００は基板、７０１は本発明特有の半導体材料からなる活性層、７０２は第一透明電極、７０３は絶縁層、７０４は第二透明電極（ゲート電極）、７０５は本発明の駆動トランジスタ、７０６は保持容量である。
【０１０１】
また、７０７は走査線、７０８は平坦化膜、７０９は第１の電極としての下部透明電極、７１０は素子分離膜、７１１は有機層、７１２はホール輸送層、７１３は発光層、７１４は電子輸送層、７１５は第２の電極としての上部電極、７１６は保護層、７１７はカバーガラス、７１８はスイッチングトランジスタ、７１９は半導体層、７２０は第４透明電極、７２１は第５透明電極である。
【０１０２】
ここで、この図では有機ＥＬ素子の構成例を示しているが、無機ＥＬでも同様な構成が可能である。
【０１０３】
まず、本実施の形態の半導体層（活性層）７０１には第一透明電極７０２（ソース電極兼保持容量７０６の電極）と第三透明電極７１６（ドレイン電極）が直接接合されている。
【０１０４】
半導体層７０１は、絶縁層７０３を介して第二透明電極７０４（ゲート電極）で制御される。
【０１０５】
発光部である有機層７１１（有機ＥＬ層）は下部透明電極７０９を介して第三透明電極７１６（ドレイン電極）へコンタクトホールを介して接続されている。
【０１０６】
下部透明電極７０９とＴＦＴ部分の間には平坦化膜７０８があり、電気的に絶縁されている。
【０１０７】
この平坦化膜７０８は単層である必要はない。
【０１０８】
有機層７１１（有機ＥＬ層）は、ホール輸送層７１２、発光層７１３及び電子輸送層７１４から構成されているが、この構成に何ら限定されるものではない。
【０１０９】
有機層７１１（有機ＥＬ層）の上部には上部電極７１５があり、ＴＦＴがＯＮ状態の時には有機層７１１（有機ＥＬ層）には電圧が印加されて発光に至る。
【０１１０】
上部電極７１５は、発光素子がボトムエミッションとして使用する場合には、金属電極を使用し両面発光をさせるには、透明電極を使用してもよい。その発光素子の目的によって変更することができる。
【０１１１】
また、ＴＦＴをＯＮ／ＯＦＦする走査線７０７は、発光部の下に位置するので本発明の透明電極にする必要がある。
【０１１２】
走査線７０７、第一透明電極７０２、第二透明電極７０４、第三透明電極７１６、下部透明電極７０９、さらに必要に応じて上部電極７１５は、ＩｎとＧａとＺｎの内少なくとも１原子以上を含むように酸素流量等の堆積条件を調整した。電子キャリア濃度が１０18／ｃｍ3以上となるようにもした。
【０１１３】
さらに、少なくとも一部が非晶質の酸化物であるようにした。
【０１１４】
また、走査線７０７、第一透明電極７０２、第二透明電極７０４、第三透明電極７１６、下部透明電極７０９は、電極の端部が電極の上端部から下地に向けて下ろした垂線よりも電極の下端部が長い向きにテーパーとなっている。
【０１１５】
また、必要に応じて上部電極７１５も電極の端部が電極の上端部から下地に向けて下ろした垂線よりも電極の下端部が長い向きにテーパーとなるようにした。
【０１１６】
本実施形態のＩｎ−Ｇａ−Ｚｎ−Ｏ系の活性層を用いることにより、電圧、電流ともに有機ＥＬ素子に十分な駆動力が得られるため、発光素子として有用である。
【０１１７】
図７ではＴＦＴ層上部に発光層を用いた例を示しているが、逆でも機能を果たす上で問題なければ構わない。
【０１１８】
この場合、発光層に隣接する下部電極は見かけ上は上部にあることになるが、機能上ドレイン電極と接続されていれば同じことである。
【０１１９】
特に、無機ＥＬではプロセス耐性が有機ＥＬと比較して強いので、逆の場合もありえる。
【０１２０】
図８は本発明の発光素子の画素部の平面を示す模式図である。
【０１２１】
図８において、９０１は駆動トランジスタ、９０２はスイッチングトランジスタ、９０３は保持容量、９０４は共通電極線、９０５は走査線である。
【０１２２】
図８において、駆動トランジスタ９０１、スイッチングトランジスタ９０２、保持容量９０３は透明である。
【０１２３】
これにより、画素部の電極が透明になり、発光層における発光が画素部を透過できるようになった。
【０１２４】
次に、ディスプレイ応用の構成例を図９を用いて説明する。
【０１２５】
図９において、８１は有機層８４を駆動するトランジスタ１であり、８２は画素を選択するトランジスタ２である。
【０１２６】
また、コンデンサー８３は選択された状態を保持するためのものであり、共通電極線８７とトランジスタ２のソース部分との間に電荷を蓄え、トランジスタ１のゲートの信号を保持している。
【０１２７】
画素選択は走査電極線８５と信号電極線８６により決定される。画像信号がドライバー回路（不図示）から走査電極線８５を通してゲート電極へパルス信号で印加されると同時に、別のドライバー回路（不図示）から信号電極８６を通してパルス信号でトランジスタ８２へと印加されて画素が選択される。
【０１２８】
そのとき、トランジスタ８２がＯＮとなり信号電極線８６とトランジスタ８２のソースの間にあるコンデンサー８３に電荷が蓄積される。
【０１２９】
これによりトランジスタ８１のゲート電圧が所望の電圧に保持されトランジスタ８１はＯＮになる。
【０１３０】
この状態は次の信号を受け取るまで保持される。
【０１３１】
トランジスタ８１がＯＮである状態の間、有機層８４には電圧、電流が供給され続け発光が維持されることになる。
【０１３２】
この図９の例では１画素にトランジスタ２個、コンデンサー１個の構成であるが、性能を向上させるためにさらに多くのトランジスタ等を組み込んでも構わない。
【０１３３】
トランジスタ部分に、低温で形成でき透明のＴＦＴであるＩｎ−Ｇａ−Ｚｎ−Ｏ系のＴＦＴを用いることと、画素部の発光面側に位置する電極が全て透明電極とすることにより、高輝度な発光素子が得られることが重要である。
【０１３４】
以下、各構成要素について詳しく説明する。
【０１３５】
１．基板
一般的に発光素子にはガラス基板が用いられているが、本発明に用いる基板としては、基本的には平坦性があれば構わない。
【０１３６】
本発明で用いているＴＦＴは低温で形成可能であるので、一般的にはアクティブマトリックスでは使用が困難であるプラスチック基板が使用可能である。
【０１３７】
これにより軽量で壊れにくい発光素子が得られるが、ある程度ならば曲げることも可能になる。
【０１３８】
これ以外にもＳｉのような半導体基板やセラミックス基板も利用可能である。また平坦であれば金属基板上に絶縁層を設けた基板も利用可能である。
【０１３９】
２．トランジスタ
活性層に関しては詳しく上記したようにＩｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を用いる。
【０１４０】
この組成にＭｇなどを置換もしくは添加することが可能であるが、所望の特性すなわち電子キャリア濃度が１０18／ｃｍ3未満であり、電子移動度が１ｃｍ2／（Ｖ・秒）超であれば構わない。
【０１４１】
活性層の形成には前述通りスパッタ法やパルスレーザー蒸着法が適しているが、生産性に有利な各種スパッタリング法がより好ましい。
【０１４２】
また、この活性層と基板の間には適宜バッファー層を挿入することも有効である。
【０１４３】
ゲート絶縁膜には前述したＡｌ2Ｏ3，Ｙ2Ｏ3、又はＨｆＯ2の1種、又はそれらの化合物を少なくとも二種以上含む混晶化合物が好ましいが、その限りではない。
【０１４４】
３．平坦化膜
下部電極の下地となる平坦化膜にはゲート絶縁層の素材をそのまま用いることが可能である。
【０１４５】
平坦化のためにそれ以外の絶縁層も形成可能であり、例えばポリイミド膜をスピンコートさせたり、酸化シリコンをプラズマＣＶＤ法やＰＥＣＶＤ法、ＬＰＣＶＤ法、もしくはアルコキシド等の塗布焼成でも形成可能である。
【０１４６】
平坦化膜にはソースやドレインを接続するためのコンタクトホールを形成することが適宜必要になる。
【０１４７】
４．透明電極層
第一透明電極層、第二透明電極層、第三透明電極層、下部透明電極層、必要に応じて上部電極及び発光面側に位置する走査線（走査電極）、信号線は、ＩｎとＧａとＺｎの内少なくとも１原子以上を含むように酸素流量等の堆積条件を調整した。電子キャリア濃度が１０18／ｃｍ3以上となるようにもした。さらに、少なくとも一部が非晶質の酸化物にした。
【０１４８】
また、電極の端部が、電極の上端部から下地に向けて下ろした垂線よりも長い向きに電極の下端部がテーパーとなっていることにより、段差による他の電極切れ（いわゆる段切れ現象）やリークパスを抑えることが可能となった。
【０１４９】
段差による他の電極切れ（いわゆる段切れ現象）は、電極が厚い場合に、電極の厚さから発生すると思われる。また、リークパスは隣接する絶縁層のカバーレッジの悪さから発生すると思われる。
【０１５０】
テーパーの角度については、電極の厚さと隣接する堆積膜（絶縁層、平坦化膜、保護膜等々）の厚さや素材によって決められるもので、一概には表せないが、金属電極使用時よりもテーパー面を長くするような角度にすべきである。
【０１５１】
発光層が有機ＥＬに代表される電流注入型のものの場合には、その構成により好ましい電極がある。
【０１５２】
例えば、下部透明電極に接続される発光層が陽極の場合には仕事関数の大きな透明電極であることが好ましい。
【０１５３】
例としては、電子キャリア濃度が１０18／ｃｍ3以上のＩＴＯや導電性ＺｎＯ、Ｉｎ−Ｚｎ−Ｏなどが挙げられる。また、電子キャリア濃度が１０18／ｃｍ3以上のＩｎ−Ｇａ−Ｚｎ−Ｏ系も利用可能である。
【０１５４】
この場合には、ＴＦＴの場合とは異なりキャリア濃度は多いほど、例えば１０19／ｃｍ3以上が好ましい。
【０１５５】
５．発光層
発光層としてはＩｎ−Ｇａ−Ｚｎ−Ｏ系のＴＦＴで駆動できるものであれば限定されるものではないが、特に有機ＥＬが好都合である。
【０１５６】
本発明に用いる有機層７１１は、一般的には、
ホール輸送層／発光層＋電子輸送層（電子輸送機能を有する発光層の意味）
ホール輸送層／発光層／電子輸送層
ホール注入層／ホール輸送層／発光層／電子輸送層
ホール注入層／ホール輸送層／発光層／電子輸送層／電子注入層
などの複数層の構成となっている。
【０１５７】
この他電子障壁層や付着改善層なども挿入する場合がある。
【０１５８】
代表して、ホール輸送層７１２／発光層７１３／電子輸送層７１４を図７に記載したが、何ら限定するものではない。
【０１５９】
発光層部分には蛍光と燐光を用いる場合があるが発光効率から燐光を用いるのが有効である。
【０１６０】
燐光材料としてはイリジウム錯体が有用である。
【０１６１】
また、用いる分子としては低分子系、高分子系双方利用であり、低分子系では一般的に蒸着で、高分子系はインクジェットや印刷で形成可能である。
【０１６２】
例としては、低分子系ではアミン錯体、アントラセン類、希土類錯体、貴金属錯体、高分子系としてはπ共役系と色素含有ポリマーが挙げられる。
【０１６３】
電子注入層としてはアルカリ金属やアルカリ土類金属及びそれらの化合物やアルカリ金属をドープした有機層などが挙げられる。また電子輸送層としてはアルミ錯体やオキサジアゾール、トリアゾール類、フェナントロリン類などが挙げられる。
【０１６４】
ホール注入層としてはアリールアミン類、フタロシアニン類、ルイス酸ドープ有機層が挙げられ、ホール輸送層としてはアリールアミン類が挙げられる。
【０１６５】
６．上部電極
上部電極は両面発光タイプかボトムエミッションタイプか、及び陰極や陽極かで好ましい材料が異なってくる。
【０１６６】
両面発光タイプでは透明であることが必要であり、本発明のＩｎとＧａとＺｎの内少なくとも１原子以上を含み、かつ電子キャリア濃度が１０18／ｃｍ3以上となるよう酸素流量等の堆積条件を調整した。さらに、少なくとも一部が非晶質の酸化物である。そのような導電性物質としては、ＺｎＯ、Ｉｎ−Ｚｎ−Ｏ又はＩＴＯなどが挙げられる。
【０１６７】
また、電子キャリア濃度が１０18／ｃｍ3以上のＩｎ−Ｇａ−Ｚｎ−Ｏ系も利用可能である。
【０１６８】
また、アルカリ金属やアルカリ土類金属をドープした合金を数１０ｎｍ以下に形成して、その上部に本発明の透明電極を形成することにより上部電極とすることができる。
【０１６９】
ボトムエミッションタイプの場合には透明である必要がないので陽極の場合には仕事関数の大きなＡｕ合金やＰｔ合金等が、陰極の場合にはＡｇ添加Ｍｇ、Ｌｉ添加Ａｌ、シリサイド、ホウ化物、窒化物などが利用可能である。
【０１７０】
また、上部電極は、電極の端部が、電極の上端部から下地に向けて下ろした垂線よりも長い向きに電極の下端部がテーパーとなっている必要は必ずしもなく、必要に応じてテーパー形状とする。
【０１７１】
７．その他電極線
発光面に位置しない走査電極線や信号電極線等の電極線としては、ＡｌやＣｒ、Ｗなどの金属やＡｌ合金、ＷＳｉ等のシリサイドなどが利用可能である。
【０１７２】
また、電極の端部が、電極の上端部から下地に向けて下ろした垂線よりも長い向きに電極の下端部がテーパーとなっている必要は必ずしもないが、電極の厚さが厚い場合にはテーパー形状をとる。
【０１７３】
発光素子の作製について（例）
以下にドレイン電極と下部電極を配線を介して接続し、有機ＥＬを用いた場合の発光素子の作製例を説明する。
【０１７４】
（トランジスタ形成）
パルスレーザー蒸着法により、ＩｎＧａＯ3(ＺｎＯ)4組成を有する多結晶焼結体をターゲットとして、ガラス基板上にＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物半導体薄膜を酸素分圧は６Ｐａ、室温で６０ｎｍ堆積させる。
【０１７５】
その上に、チャンバー内酸素分圧を１Ｐａ未満にして、パルスレーザー堆積法により電気伝導度の大きなＩｎＧａＯ3(ＺｎＯ)4それぞれ１０ｎｍ積層する。
【０１７６】
その上にソース、ドレイン電極としてＩｎ-Ｚｎ-Ｏをスパッタ法により１５０ｎｍ形成する。
【０１７７】
さらにゲート絶縁膜としてＹ2Ｏ3膜を、ゲート電極としてＩｎ-Ｚｎ-Ｏをスパッタ法によりそれぞれ１５０ｎｍ、１５０ｎｍ成膜する。
【０１７８】
上記一連のプロセスにおいてフォトリゾグラフィー法とリフトオフ法により各々の層を所望のサイズに形成しておく。
【０１７９】
この際、電極端部が電極の上端部から下地に向けて下ろした垂線よりも電極の下端部が長い向きにテーパーとなるようフォトリゾグラフィー法のレジスト条件及びリフトオフ条件をあらかじめつかんでおく。
【０１８０】
さらに絶縁層を同様の方法で成膜するが、その際もドレイン電極用のコンタクトホールを形成しておく。
【０１８１】
（下部電極層形成）
その後にＩＴＯをスパッタリング法により３５０ｎｍ形成して下部電極とするが、この際にドレイン電極と下部電極をコンタクトホールを介して接合する。
【０１８２】
（有機ＥＬ発光層）
次に抵抗蒸発法により４，４’−ビス[Ｎ，Ｎ−ジアミノ]−４”−フェニルートリフェニルアミンをホール注入層として５５ｎｍ形成する。
【０１８３】
ホール注入層上にホール輸送層である４，４’−ビス[Ｎ−(１−ナフチル)−Ｎ−フェニルアミノ]ビフェニル膜を２０ｎｍを形成する。
【０１８４】
ホール輸送層上に発光層として４，４’−ビス（２，２−ジフェニルビニル膜を４５ｎｍを形成し、発光層上に電子輸送層としてトリス（８−キノリノール）アルミニウム膜を２５ｎｍ成膜し、全体で有機ＥＬ発光層とする。
【０１８５】
（上部電極）
最後に２元蒸着法によりＡｌとＡｇの合金を５０ｎｍ、Ａｌを５０ｎｍ成膜して上部電極とする。
【０１８６】
上記した素子にプローブを当てて駆動すると、基板裏側から、即ちボトムエミッションタイプで青色の発光が得られる。
【０１８７】
なお、酸素欠損量を制御して所望の電子キャリア濃度を達成できていることが重要である。
【０１８８】
上記においては、透明酸化物膜の酸素量（酸素欠損量）の制御を成膜時に酸素を所定濃度含む雰囲気中で行うことで制御しているが、成膜後酸化物膜を酸素を含む雰囲気中で後処理して酸素欠損量を制御することも好ましい。
【０１８９】
効率的に酸素欠損量を制御するには、酸素を含む雰囲気中の温度を０℃以上３００℃以下、好ましくは、２５℃以上、２５０℃以下、さらに好ましくは１００℃以上２００℃以下で行うのがよい。
【０１９０】
成膜時にも酸素を含む雰囲気中で行い、かつ成膜後の後処理でも酸素を含む雰囲気中で後処理してもよい。
【０１９１】
また、所定の電子キャリア濃度（１０18／ｃｍ3未満）を得られるのであれば、成膜時には酸素分圧制御は行わないで、成膜後の後処理を酸素を含む雰囲気中で行ってもよい。
【０１９２】
なお、電子キャリア濃度の下限としては、得られる酸化物膜をどのような素子や回路あるいは装置に用いるかにもよるが、例えば１０14／ｃｍ3以上である。
【０１９３】
なお、上記の実施形態では、画素として駆動トランジスタの他に保持容量と、スイッチングトランジスタを含む構成を記載しているが、これに限定されず、駆動トランジスタのみの構成でも構わない。
【０１９４】
以上では、Ｉｎ−Ｇａ−Ｚｎを含み構成されるアモルファス酸化物を例示して説明しているが、本発明には、Ｓｎ、Ｉｎ、Ｚｎの少なくとも１種類の元素を含み構成されるアモルファス酸化物に適用できる。
【０１９５】
さらに、アモルファス酸化物の構成元素の少なくとも一部にＳｎを選択する場合、Ｓｎを、Ｓｎ1-xＭ４x（０＜ｘ＜１、Ｍ４は、Ｓｎより原子番号の小さい４族元素のＳｉ、Ｇｅ又はＺｒから選ばれる。）に置換することもできる。
【０１９６】
また、アモルファス酸化物の構成元素の少なくとも一部にＩｎを選択する場合、ＩｎをＩｎ1-yＭ３y（０＜ｙ＜１、Ｍ３はＬｕ又はＩｎより原子番号の小さい３族元素のＢ、Ａｌ、Ｇａ又はＹから選ばれる。）に置換することもできる。
【０１９７】
また、アモルファス酸化物の構成元素の少なくとも一部にＺｎを選択する場合、Ｚｎを、Ｚｎ1-zＭ２z（０＜ｚ＜１、Ｍ２は、Ｚｎより原子番号の小さい２族元素のＭｇ又はＣａから選ばれる。）に置換することもできる。
【０１９８】
適用できるアモルファス材料は、具体的にはＳｎ−Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｚｎ−Ｇａ−Ｍｇ酸化物、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｚｎ−Ｇａ酸化物、Ｓｎ−Ｉｎ−Ｚｎ酸化物等である。
【０１９９】
もちろん、構成材料の組成比は必ずしも１：１である必要は無い。
【０２００】
なお、ＺｎやＳｎは、単独ではアモルファスを形成し難い場合があるが、Ｉｎを含ませることによりアモルファス層が形成され易くなる。
【０２０１】
例えば、Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約２０原子％以上含まれる組成にするのがよい。
【０２０２】
Ｓｎ−Ｉｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約８０原子％以上含まれる組成にするのがよい。
【０２０３】
Ｓｎ−Ｉｎ−Ｚｎ系の場合は、酸素を除く原子数割合が、Ｉｎが約１５原子％以上含まれる組成にするのがよい。
【０２０４】
また、アモルファスとは、測定対象薄膜に、入射角度０．５度程度の低入射角によるＸ線回折を行った場合に明瞭な回折ピークが検出されない（即ちハローパターンが観測される）ことで確認できる。
【０２０５】
なお、本発明は、上記した材料を電界効果型トランジスタのチャネル層に用いる場合に、当該チャネル層が微結晶状態の構成材料を含むことを除外するものではない。
【実施例１】
【０２０６】
次に実施例により発光素子を作製する例について詳しく説明する。
【０２０７】
まず、上記の実施形態に適用できる透明膜の製造方法について説明する。
【０２０８】
（アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜の作製）
ＫｒＦエキシマレーザーを用いたパルスレーザー蒸着法により、ＩｎＧａＯ3(ＺｎＯ)4組成を有する多結晶焼結体をターゲットにして、ガラス基板（コーニング社製１７３７）上にＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物半導体薄膜を堆積させた。
【０２０９】
チャンバー内酸素分圧は６．１Ｐａ、基板温度は２３℃である。
【０２１０】
薄膜のすれすれ入射Ｘ線回折（薄膜法、入射角０．５度）を行ったところ、明瞭な回折ピークは認めらなかったことから、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ系薄膜はアモルファスであるといえる。
【０２１１】
さらに、Ｘ線反射率測定を行い、パターンの解析を行った結果、薄膜の平均二乗粗さ（Ｒｒｍｓ）は約０．５ｎｍであり、膜厚は約１２５ｎｍであることが分かった。
【０２１２】
蛍光Ｘ線（ＸＲＦ）分析の結果、薄膜の金属組成比はＩｎ:Ｇａ:Ｚｎ＝０．９８:１．０２:４であった。
【０２１３】
電気伝導度は、約１０-2Ｓ／ｃｍ未満であった。
【０２１４】
電子キャリア濃度は約１０16／ｃｍ3以下、電子移動度は約５ｃｍ2／（Ｖ・秒）と推定される。
【０２１５】
光吸収スペクトルの解析から、作製したアモルファス薄膜の禁制帯エネルギー幅は約３．２ｅＶであった。
【０２１６】
以上のことから、作製したＩｎ−Ｇａ−Ｚｎ−Ｏ系薄膜は、結晶のＩｎＧａＯ3(ＺｎＯ)4の組成に近いアモルファス層であり、酸素欠損が少なく、電気伝導度が小さな透明な平坦薄膜であることが分かった。
【０２１７】
（ＭＩＳＦＥＴ素子の作製）
図５に示すトップゲート型ＭＩＳＦＥＴ素子を作製した。
【０２１８】
まず、ガラス基板（１）上に上記のアモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ薄膜の作製法により、チャンネル層（２）として用いる厚さ１２０ｎｍの半絶縁性アモルファスＩｎＧａＯ3(ＺｎＯ)4膜を形成した。
【０２１９】
さらにその上に、チャンバー内酸素分圧を１Ｐａ未満にして、パルスレーザー堆積法により電気伝導度の大きなＩｎＧａＯ3(ＺｎＯ)4及び金膜をそれぞれ３０ｎｍ積層し、フォトリゾグラフィー法とリフトオフ法により、ドレイン端子（５）及びソース端子（６）を形成した。
【０２２０】
最後にゲート絶縁膜（３）として用いるＹ2Ｏ3膜を電子ビーム蒸着法により成膜し（厚み：１００ｎｍ、比誘電率：約１５、リーク電流密度：０．５ＭＶ／ｃｍ印加時に１０-3Ａ/ｃｍ2）、その上に金を成膜し、フォトリソグラフィー法とリフトオフ法により、ゲート端子（４）を形成した。
【０２２１】
（ＭＩＳＦＥＴ素子の特性評価）
図６に、室温下で測定したＭＩＳＦＥＴ素子の電流−電圧特性を示す。
【０２２２】
ドレイン電圧ＶDSの増加に伴い、ドレイン電流ＩDSが増加したことからチャネルがｎ型半導体であることが分かる。
【０２２３】
これは、アモルファスＩｎ−Ｇａ−Ｚｎ−Ｏ系半導体がｎ型であるということ矛盾しない。
【０２２４】
ＩDSはＶDS＝６Ｖ程度で飽和（ピンチオフ）する典型的な半導体トランジスタの挙動を示した。
【０２２５】
利得特性を調べたところ、ＶDS＝４Ｖ印加時におけるゲート電圧ＶGSの閾値は約−０．５Ｖであった。
【０２２６】
また、ＶG＝１０Ｖ時には、ＩDS＝３．１×１０-5Ａの電流が流れた。
【０２２７】
これはゲートバイアスにより絶縁体のＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス半導体薄膜内にキャリアを誘起できたことに対応する。トランジスタのオン・オフ比は、１０3超であった。
【０２２８】
また、出力特性から電界効果移動度を算出したところ、飽和領域において約６．５ｃｍ2(Ｖｓ)-1の電界効果移動度が得られた。
【０２２９】
作製した素子に可視光を照射して同様の測定を行ったが、トランジスタ特性の変化は認められなかった。
【０２３０】
このことから、トランジスタ領域を光から遮断する必要がなく、ボトムエミッションタイプでも開口部として利用できることが分かる。
【０２３１】
上記方法とほぼ同じ方法でＭＩＳＦＥＴ素子を形成する。
【０２３２】
ただし、電極及び画素部の走査線は全て所望のパルスレーザー堆積法により透明電極（ここではＩＴＯ使用）を使用し、電極端部は本発明のテーパー形状を形成できるよう、フォトリゾグラフィー法のレジスト条件及びリフトオフ条件を使用した。
【０２３３】
また、絶縁層は、駆動トランジスタ部のゲート絶縁層と保持容量部の絶縁層を兼用してもよく、又は所望の異なる絶縁層を用いてもよい。本実施例では、同一の絶縁層を用いた。
【０２３４】
また、ＭＩＳＦＥＴ素子形成した後、平坦化膜をパルスレーザー堆積法により４００ｎｍ成膜する。この際、ドレイン端子と下部電極を接合させるためのコンタクトホールを形成しておく。
【０２３５】
次に再び、パルスレーザー堆積法により透明電極（ここではＩＴＯ使用）を４２０ｎｍ形成し、下部電極とする。
【０２３６】
この下部電極はコンタクトホールを介してドレイン電極と接続されている。
【０２３７】
次に、抵抗蒸発法によりホール注入層として４，４’−ビス[Ｎ，Ｎ−ジアミノ]−４”−フェニルートリフェニルアミンを５５ｎｍ成膜する。
【０２３８】
ホール注入層上にホール輸送層である４，４’−ビス[Ｎ−(１−ナフチル)−Ｎ−フェニルアミノ]ビフェニル膜を２０ｎｍ成膜する。
【０２３９】
次に、発光層として４，４’−ビス（２，２−ジフェニルビニル膜を２５ｎｍ、さらにその上に電子輸送層としてトリス（８−キノリノール）アルミニウム膜を１５ｎｍ形成して全体で有機ＥＬ発光層とする。
【０２４０】
最後に抵抗加熱蒸着法によりＡｌとＬｉの合金を５０ｎｍ形成し、その上Ａｌを２００ｎｍ成膜して上部電極とする。
【０２４１】
上記した素子にプローブを当てて駆動すると、基板下面から、即ちボトムエミッションタイプで青色の発光が得られた。
【０２４２】
また同様の方法で、複数の画素を有する発光素子を作成し駆動した。
【０２４３】
高輝度のきれいな青色の発光が得られた。
【実施例２】
【０２４４】
次に両面発光タイプの発光素子を作製する例について説明する。
【０２４５】
上記方法とほぼ同じ方法でＭＩＳＦＥＴ素子を形成する。
【０２４６】
ただし上部電極は抵抗加熱蒸着法によりマグネシウム銀合金を６ｎｍ形成し、パルスレーザー堆積法により透明電極（ここではＩＴＯ使用）を２０ｎｍ形成し、上部透明電極とする。
【０２４７】
全体で両面発光する有機ＥＬ発光層とする。
【０２４８】
上記した素子にプローブを当てて駆動すると、両面から、即ち高輝度の青色の発光が得られる。
【０２４９】
[比較例１]
前記実施例1と同様な方法で、複数の画素を有する発光素子を、本発明の一つである電極端部のテーパー形状をあえて形成しない方法で作成した。
【０２５０】
ゲート電極とドレイン電極、ソース電極がほぼリーク状態になり、ＯＮ状態となり有機層は発光しつづけ、ＯＦＦ状態にできない部分が数箇所あり、画質としては、実施例１に比べ若干劣っていた。
【０２５１】
また、上記の説明では、Ｉｎ−Ｇａ−Ｚｎを含み構成される。
【産業上の利用可能性】
【０２５２】
本発明に係る発光素子は、プラスチックフィルムをはじめとするフレキシブル素材に半導体の薄膜を形成し、フレキシブル・ディスプレイをはじめ、ＩＣカードやＩＤタグなどに幅広く応用できる。
【図面の簡単な説明】
【０２５３】
【図１】パルスレーザー蒸着法で成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜のキャリア電子密度と成膜中の酸素分圧の関係を示すグラフである。
【図２】アルゴンガスを用いたスパッタ法で成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜の電気伝導度と成膜中の酸素分圧の関係を示すグラフである。
【図３】パルスレーザー蒸着法で成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス膜のキャリア電子密度と電子移動度の関係を示すグラフである。
【図４】酸素分圧０．８Ｐａの雰囲気でパルスレーザー蒸着法で成膜したＩｎＧａＯ3（Ｚｎ1-xＭｇxＯ）のｘ＝０．８の値に対するキャリア電子密度と成膜中の酸素分圧の関係を示すグラフである。
【図５】実施例１で作製したトップゲート型ＭＩＳＦＥＴ素子構造を示す模式図である。
【図６】実施例１で作製したトップゲート型ＭＩＳＦＥＴ素子の電流−電圧特性を示すグラフである。
【図７】本発明の発光素子の断面を示す模式図である。
【図８】本発明の発光素子の画素部の平面を示す模式図である。
【図９】本発明の発光素子のディスプレイとして用いる場合の回路図である。
【符号の説明】
【０２５４】
７００  基板
７０１  半導体層（活性層）
７０２  第一透明電極
７０３  絶縁層
７０４  第二透明電極
７０５  駆動トランジスタ
７０６  保持容量
７０７  走査線
７０８  平坦化膜
７０９  下部透明電極
７１０  素子分離膜
７１１  有機層（有機ＥＬ層）
７１２  ホール輸送層
７１３  発光層
７１４  電子輸送層
７１５  上部電極
７１６  第三透明電極
７１７  カバーガラス
７１８  スイッチングトランジスタ
７１９  半導体層
７２０  第４透明電極
７２１  第５透明電極
７２２  第６透明電極
７２３  保護層
８１    トランジスタ１
８２    トランジスタ２
８３    コンデンサー（保持容量）
８４    有機層（有機ＥＬ層）
８５    走査電極線
８６    信号電極線
８７    共通電極線
９０１  駆動トランジスタ
９０２  スイッチングトランジスタ
９０３  保持容量
９０４  共通電極線
９０５  走査線
９０６  信号線
【図１】
0004732080.tif 000002
【図２】
0004732080.tif 000003
【図３】
0004732080.tif 000004
【図４】
0004732080.tif 000005
【図５】
0004732080.tif 000006
【図６】
0004732080.tif 000007
【図７】
0004732080.tif 000008
【図８】
0004732080.tif 000009
【図９】
0004732080.tif 000010