(57)【特許請求の範囲】
【請求項１】
一定の電位を発生し、該一定の電位に相当する中間レベルとグランドレベルの２つの収束状態を有する定電位発生回路と、
前記定電位発生回路の出力を一時的に電源電圧レベルに接続するスイッチ回路と、
前記定電位発生回路の出力する定電位に応じて内部電圧を発生する増幅回路と、
該増幅回路の動作基準端子と前記内部電圧の出力端子の電圧比を規定するフィードバック回路と、
前記定電位発生回路の出力を検出し、該出力が所定値以下の時には前記スイッチ回路を導通させ、前記出力が前記所定値以上の時には前記スイッチ回路を遮断する信号を発生する定電位レベル検出回路と、を備え、
前記定電位レベル検出回路は、
入力と出力が互いに接続された第１および第２のインバータを有するフリップ・フロップ回路と、
前記第１インバータの出力ノードをドレイン側とし、グランドをソース側として直列接続される２個の以上のＮチャンネル・トランジスタと、
前記第２インバータの出力ノードをドレインとし、グランドをソースとして接続される設定用Ｎチャンネル・トランジスタと、を備え、
前記定電位発生回路の出力が、前記２個以上のＮチャンネル・トランジスタのグランド側の１個を除く残りのゲートに接続され、
内部電圧発生停止信号が前記設定用Ｎチャンネル・トランジスタのゲートに印加され、
内部電圧発生停止信号の反転信号が、前記２個以上のＮチャンネル・トランジスタのグランド側の１個のゲートに印加され、
前記第１インバータの出力ノードの信号の反転信号が、前記スイッチ回路に接続されることを特徴とする内部電圧発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置内に設けられ、外部電源から所定の電圧の内部電源を発生させる内部電圧発生回路に関し、特に半導体記憶装置内に設けられ、定電位からフィードバック回路を有する増幅回路で内部電圧を発生する内部電圧発生回路に関する。
【０００２】
【従来の技術】
近年、半導体装置、特に半導体記憶装置では、微細化が進み、デバイス内のトランジスタの耐電圧を低下させると共に高速化及び低消費電力化の目的で、内部動作電圧の低電圧化が進められている。そのため、外部から供給される電源電圧をデバイス内で一旦降圧して内部電圧を発生させる必要があり、この内部電圧を発生する回路が内部電圧発生回路である。回路の安定動作の点からも正確な内部電圧を発生させる必要があるが、製造上のばらつきなどのために調整無しで要求されるレベルの内部電圧を発生させるのは難しく、デバイス毎に補正回路を設けてデバイス毎に内部電圧を正確に調整している。
【０００３】
図１は、一般的な内部電源発生回路の構成を示す図である。
図１に示すように、内部電源発生回路では、温度補償レベル発生回路（定電位レベル発生回路）１２で所定の電位レベルＦＶＬを発生し、それを増幅器（アンプ）１４に反転入力端子に入力する。アンプ１４の出力は所定の電圧であり、これがＰチャンネル・トランジスタ１５のゲートに入力され、Ｐチャンネル・トランジスタ１５のドレイン（ノードＢ）から内部電圧が出力される。出力される内部電圧は、アンプ１４の出力からＰチャンネル・トランジスタ１５のゲートとドレイン間の電圧を減じた値である。
【０００４】
温度補償レベル発生回路１２は、よく知られた回路であり、詳しい説明は省略するが、温度上昇に応じて抵抗値は上昇するがトランジスタのゲートとソース間の電圧は逆に減少することを利用して温度にかかわらず一定の電位ＦＶＬを出力する回路である。しかし、この温度補償レベル発生回路１２は、中間レベルとグランドレベルの２つの収束点を有するので、デバイスの電源投入時にＰチャンネル・トランジスタ１３を一時的にオン状態にして温度補償レベル発生回路１２の出力を電源の高電位側に接続し、中間レベルに向かって収束を開始した後Ｐチャンネル・トランジスタ１３をオフ状態にする。参照番号１１は、Ｐチャンネル・トランジスタ１３のゲートに印加する信号を生成する起動信号発生回路である。この回路もよく知られているので、ここでは詳しい説明を省略する。デバイスの他の部分でも起動信号を使用するので、起動信号発生回路１１の発生する起動信号は内部電圧発生回路以外の部分にも供給される。
【０００５】
内部電圧発生回路の出力とグランドの間に複数の抵抗１８−１〜１８−１５及び１９が直列に接続されている。また、アンプ１４の非反転入力端子（ノードＡ）は、内部電圧発生回路の出力及び各抵抗の接続ノードにトランスファーゲート２０−１〜２０−１６を介して接続されている。選択回路１６のヒューズＦ１〜Ｆ４をそれぞれ切断するかしないかで４ビットの選択信号が設定でき、１６個の状態を選択できる。デコーダ１７は４ビットの選択信号をデコードして１６本の出力のうち１つをＨにする。この出力は、直接及びインバータ２１−１〜２１−１６を介してトランスファーゲート２０−１〜２０−１６に印加され、トランスファーゲート２０−１〜２０−１６の１個をオンさせる。
【０００６】
抵抗１８−１〜１８−１５は同じ抵抗値ｒ、抵抗１９の抵抗値をＲとすると、ｎ（１〜１６）番目のトランスファーゲートが導通すると、アンプ１４の非反転入力端子の電圧をVA、内部電圧をVBとすると、VA/VB=(R+(16-n)r)/(R+15r) である。例えば、１番目のトランスファーゲートが導通するとVA/VB=１であり、１６番目のトランスファーゲートが導通するとVA/VB=R/(R+15r) である。これにより、内部電圧はアンプ１４の増幅（又は減衰）の基準となる非反転入力端子にフィードバックされ、しかも非反転入力端子の電圧ＶＡと内部電圧の比が１６通りに設定できるので、内部電圧を所望の値に調整できる。すなわち補正点が１６ある。
【０００７】
【発明が解決しようとする課題】
この場合、デバイスのばらつきの範囲を考慮して調整可能な範囲を決定し、必要な精度を考慮して１段階の調整幅を決定する。そのため出力電圧の精度を高めるためには、１段階の調整幅を小さくすることが必要である。図１の例では、選択信号は４ビットであり１６通りの設定が可能であるが、４個のヒューズＦ１〜Ｆ４、４ビットから１６本の信号線のいずれかを選択するデコーダ１７、及びインバータとトランスファーゲートと抵抗の組が１６組必要である。このように、図１の内部電圧発生回路では、調整可能な範囲が同じであれば、１段階の調整幅を小さくすると、すなわち補正点を増加させると、それに応じてデコーダ１７の規模が増大し、インバータとトランスファーゲートと抵抗の組数が増加する。そのため、補正点を増加させると、回路面積が大きくなるという問題があった。
【０００８】
また、図１の内部電圧発生回路では、温度補償レベル発生回路１２の出力と電源の間に接続されたＰチャンネル・トランジスタ１３のゲートに起動信号を印加している。起動信号発生回路１１は外部電源の変化を検出して起動信号を発生させるので、過負荷などにより温度補償レベル発生回路１２の出力が一時的に低下してグランドレベルに収束するようになっても、起動信号が発生されない場合が生じる。この場合、温度補償レベル発生回路１２の出力はグランドレベルに収束するので、所望の内部電圧が発生されなくなるという問題があった。この場合、内部電圧が発生されないので、デバイスは正常に動作しなくなる。
【０００９】
本発明は、このような問題を解決するもので、補正点が多くて高精度の出力電圧が得られる回路面積の小さな内部電圧発生回路の実現と、温度補償レベル発生回路の出力が一時的に低下しても内部電圧が再び確実に発生される内部電圧発生回路の実現を目的とする。
【００１０】
【課題を解決するための手段】
上記目的を実現するため、本発明の内部電圧発生回路は、フィードバック回路を構成する直列に接続される抵抗の少なくとも一部は抵抗値の異なるものを使用し、抵抗値の異なる抵抗に並列にトランスファーゲートを設ける。この構成はデコード機能も有するので、デコーダが削除でき、インバータとトランスファーゲートと抵抗の組数を減らすことができるので、補正点を減らさずに回路面積を小さくできる。
【００１１】
また、本発明の内部電圧発生回路は、温度補償レベル発生回路（定電位レベル発生回路）の出力変化を検出し、出力が所定値以下の時には、出力と電源の間のスイッチ回路を導通させ、出力が所定値以上の時にはスイッチ回路を遮断する検出信号を発生する定電位レベル検出回路を設け、この検出信号を起動信号の代わりに使用する。これにより、定電位レベル発生回路の出力が一時的に低下しても内部電圧が再び確実に発生される。
【００１２】
【発明の実施の形態】
図２は、本発明の第１実施例の内部電圧発生回路の構成を示す図である。
図１の一般の内部電圧発生回路と異なるのは、起動信号発生回路１１の代わりに定電位レベル検出回路３０が設けられている点と、フィードバック回路の構成である。まず、フィードバック回路について説明する。
【００１３】
図示のように、抵抗３４−１〜３４−５と３５が、この回路の出力ノードＢとグランドの間の直列に接続されている。抵抗３４−１と３４−２は異なり、例えば抵抗３４−１の抵抗値をｒとすると、抵抗３４−２の抵抗値は２ｒである。より具体的には抵抗３４−１の抵抗値は２５ｋΩであり、抵抗３４−２の抵抗値は５０ｋΩである。また、抵抗３４−３〜３４−５の抵抗値は同じであり、例えば２００ｋΩである。更に、抵抗３５の抵抗値は１．４ＭΩである。これらの値は、調整範囲や１段階の調整幅などから決定される。
【００１４】
トランスファーゲート３６−１と３６−２が抵抗３４−１と３４−２に並列に設けられている。電源間に直列に接続した抵抗３１Ａとヒューズ３２Ａの接続ノードが、２個のインバータを介して、トランスファーゲート３６−１の一方のゲートに、更にインバータを介してトランスファーゲート３６−１の他方のゲートに接続されている。これにより、トランスファーゲート３６−１は、ヒューズ３２Ａが切断されていなければオフ（非導通状態）になり、ヒューズ３２Ａが切断されていればオン（導通状態）になる。同様に、トランスファーゲート３６−２は、ヒューズ３２Ｂが切断されていなければオフになり、ヒューズ３２Ｂが切断されていればオンになる。
【００１５】
アンプ１４の非反転入力端子（ノードＡ）は、トランスファーゲート３６−３〜３６−６を介して、抵抗３４−２と３４−３の接続ノード〜抵抗３４−５と３５の接続ノードにそれぞれ接続されている。電源間に直列に接続した抵抗３１Ｃとヒューズ３２Ｃの接続ノード及び抵抗３１Ｄとヒューズ３２Ｄの接続ノードが、デコーダ３３に接続される。ヒューズ３２Ｃと３２Ｄの切断状態により２ビットの選択信号が設定でき、デコーダ３３はこの選択信号をデコードして４本の出力のいずれかをＨにする。４本の出力は、それぞれトランスファーゲート３６−３〜３６−６の一方のゲートに接続されると共に、インバータ３７−３〜３７−６を介してトランスファーゲート３６−３〜３６−６の他方のゲートに接続される。これにより、トランスファーゲート３６−３〜３６−６の１つがオンし、他はオフする。例えば、ヒューズ３２Ｃと３２Ｄが切断されていなければ、トランスファーゲート３６−３がオンし、ヒューズ３２Ｃが切断され３２Ｄが切断されていなければ、トランスファーゲート３６−４がオンし、ヒューズ３２Ｃが切断されず３２Ｄが切断されていれければ、トランスファーゲート３６−５がオンし、ヒューズ３２Ｃと３２Ｄぼ両方が切断されていれば、トランスファーゲート３６−６がオンする。
【００１６】
抵抗３４−１の抵抗値ｒ１と３４−２の抵抗値ｒ２は異なるので、ノードＢと抵抗３４−２と３４−３の接続ノードＣの間の抵抗は、トランスファーゲート３６−１と３６−２の状態により、抵抗値ゼロ、ｒ１、ｒ２、ｒ１＋ｒ２のいずれかになる。また、トランスファーゲート３６−３〜３６−６のいずれをオンにするかで４つの状態が取り得るので、合計で１６通りの補正点が取り得る。
【００１７】
以上のように、第１実施例では図１の場合と同様に１６通りの補正点が取り得るが、抵抗、トランスファーゲート及びインバータの組数は１６から６に減少し、更にデコーダも４ビットをデコードするものから２ビットをデコードするものに変わっているので、回路面積を小さくできる。
なお、トランスファーゲートの代わりにＮチャンネルトランジスタ又はＰチャンネルトランジスタを使用することも、別のスイッチ素子を使用することも可能である。
【００１８】
次に、定電位レベル検出回路３０について説明する。この回路は２個のインバータを接続したラッチ回路（フリップ・フロップ）を有する。一方のインバータの出力ノードをドレインとし、グランドをソースとし、ゲートに温度補償レベル発生回路（定電位レベル発生回路）１２の出力ＦＶＬが印加されるＮチャンネル・トランジスタ９１、９２が接続されている。このＮチャンネル・トランジスタは、出力ＦＶＬが低い時にはオフしラッチ回路の出力はＨになるので、定電位レベル検出信号ＩＳＦはＬになり、Ｐチャンネル・トランジスタ１３はオン状態になり、出力ＦＶＬを電源の高電位側に接続する。この状態で出力ＦＶＬが上昇し、中間レベルに収束するようになると、Ｎチャンネル・トランジスタ９１、９２はオンし、ラッチ回路の状態が反転してＩＳＦはＨになり、Ｐチャンネル・トランジスタ１３はオフする。
【００１９】
ここで、Ｎチャンネル・トランジスタ９２に並列にスイッチが設けられており、これを導通するかしないかで出力ノードとグランドの間に直列に接続するＮチャンネル・トランジスタの個数を変更できる。これにより、ラッチ回路の状態が反転する出力ＦＶＬのレベル、すなわちＰチャンネル・トランジスタ１３をオン状態からオフ状態に切り替える出力ＦＶＬのレベルが調整できる。なお、直列に接続するＮチャンネル・トランジスタの個数は３個以上でもよい。
【００２０】
以上のように、第１実施例の定電位レベル検出回路３０では、温度補償レベル発生回路（定電位レベル発生回路）１２の出力ＦＶＬのレベルに応じて、Ｐチャンネル・トランジスタ１３の状態を制御しているので、出力ＦＶＬが低下した時にはＰチャンネル・トランジスタ１３がオンして出力ＦＶＬを高電位にし、温度補償レベル発生回路１２を確実に中間レベルに収束させる。従って、内部電圧が確実に発生される。
【００２１】
半導体装置では、外部電源は供給されているが、内部電圧発生回路は停止する特殊なモードを搭載しているものもある。この場合、内部電圧発生回路が停止するため、ＶＦＣはＧＮＤレベルになり、ＦＶＬもＧＮＤレベルに時間をかけて落ち着く。この状態から、内部電圧発生状態に復帰するとＶＦＣは急激に上昇するが、ＦＶＬが上昇するのに時間がかかる。これを解決するために、内部電圧発生回路停止状態時にあらかじめ、Ｐチャンネルトランジスタ１３がオンするようにＩＳＦを“Ｌ”の状態にしておくことにより、ＶＦＣが起ち上がるのと同時にＦＶＬも起ち上がることができ、内部電圧発生回路停止状態からのスムーズな復帰をおこなうことができる。そのため、このような特殊なモードを有する場合には、図３に示すように、Ｎチャンネル・トランジスタ９２のソースとグランドの間に直列にＮチャンネル・トランジスタ９３を接続し、そのゲートに内部電圧発生停止信号（内部電圧発生停止時“Ｈ”）を印加するようにする。
【００２２】
図４は、本発明の第２実施例の内部電圧発生回路の構成を示す図である。第２実施例の回路の第１実施例の回路と異なる点は、定電位レベル検出回路４０とフィードバック回路である。
第１実施例の定電位レベル検出回路３０及び図３の回路は、起動信号を必要としない回路であるが、元々起動信号が存在するチップにこの内部電圧発生回路を組み込む場合、起動信号に応じても動作することが望ましい。第２実施例の定電位レベル検出回路４０では、図４の回路において、Ｎチャンネル・トランジスタ９１のゲートに起動信号ＩＳを印加するようにすると共に、外部電源の高電位側と定電位レベル検出回路４０の出力ノード（Ｎチャンネル・トランジスタ９１のドレイン）の間にＰチャンネル・トランジスタ９４を設け、そのゲートに起動信号ＩＳを印加する。これにより、起動信号によってもＰチャンネル・トランジスタ１３がオンする。
【００２３】
フィードバック回路では、５個の抵抗値の異なる抵抗５１−１〜５１−４及び５２を直列に接続し、抵抗５１−１〜５１−４に並列にトランスファーゲート５２−１〜５２−４を設ける。これにより、第１実施例に比べて、抵抗とトランスファーゲートとインバータの組数は更に減少し、デコーダも削除できる。但し、この場合は、ノードＡがそのまま抵抗５１−２と５１−３の接続ノードに接続されているため、補正点は若干減少する場合がある。
【００２４】
なお、図５に示すようなフィードバック回路を使用することも可能である。この場合には、抵抗値の異なる抵抗６１−１〜６１−４及び６２が、ノードＢとグランドの間に直列に接続され、抵抗６１−１〜６１−４に並列にトランスファーゲート６３−１〜６３−４が設けられる。ノードＡは抵抗６１−４と６２の接続ノードに接続される。この場合の抵抗とトランスファーゲートとインバータの組数は第２実施例と同じであり、デコーダもない。また、補正点は１６点である。
このように、補正点の個数を維持したまま、回路面積を大幅に低減できる。
【００２５】
【発明の効果】
以上説明したように、本発明によれば、補正点が多くて高精度の出力電圧が得られる回路面積の小さな内部電圧発生回路が実現されると共に、温度補償レベル発生回路（定電位発生回路）の出力が一時的に低下しても再び内部電圧が確実に発生される内部電圧発生回路が実現される。
【図面の簡単な説明】
【図１】一般の内部電圧発生回路の構成を示す図である。
【図２】本発明の第１実施例の内部電圧発生回路の構成を示す図である。
【図３】定電位レベル検出回路の変形例を示す図である。
【図４】本発明の第２実施例の内部電圧発生回路の構成を示す図である。
【図５】フィードバック回路の変形例を示す図である。
【符号の説明】
１２…定電位レベル発生回路（温度補償レベル発生回路）
１３…Ｐチャンネルトランジスタ
１４…アンプ
１５…出力用Ｐチャンネルトランジスタ
３２Ａ〜３２Ｄ…ヒューズ
３３…デコーダ
３４−１〜３４−５，３５…抵抗
３６−１〜３４−６…トランスファーゲート
【図１】
0004767386.tif 000002
【図２】
0004767386.tif 000003
【図３】
0004767386.tif 000004
【図４】
0004767386.tif 000005
【図５】
0004767386.tif 000006