(57)【特許請求の範囲】
【請求項１】
ヘッド部と、発熱素子とを搭載するヘッドと、
記憶媒体の所定の目的位置に、前記ヘッドを移動するアクチュエータと、
前記記憶媒体から読み出されたリード信号を増幅するリードアンプと、前記ヘッドと前
記記憶媒体との間のスペースを制御するため、前記発熱素子を所定の電力量で駆動するヒータ駆動回路を少なくとも有するヘッドＩＣとを有し、
前記ヒータ駆動回路は、
前記発熱素子に与えられる電力量を測定する測定回路と、
前記指定電力量と前記測定電力量との誤差を求める誤差算出回路と、
前記誤差をパルス幅に変調するパルス幅変調回路と、
前記パルス幅変調回路のパルスにより動作し、前記ヒータに電力を供するためのスイッチと、
前記パルス幅変調回路の出力に接続され、前記パルス波形をなまらすための波形なまらせ回路と、を有し、
前記波形なまらせ回路は、前記ヒータ駆動回路のヒータオン時に、所定期間、前記パルス波形をなまらす動作を停止する、
ことを特徴とする記憶装置。
【請求項２】
ヘッド部と、発熱素子とを搭載するヘッドと、
記憶媒体の所定の目的位置に、前記ヘッドを移動するアクチュエータと、
前記記憶媒体から読み出されたリード信号を増幅するリードアンプと、前記ヘッドと前
記記憶媒体との間のスペースを制御するため、前記発熱素子を所定の電力量で駆動するヒータ駆動回路を少なくとも有するヘッドＩＣとを有し、
前記ヒータ駆動回路は、
前記発熱素子に与えられる電力量を測定する測定回路と、
前記指定電力量と前記測定電力量との誤差を求める誤差算出回路と、
前記誤差をパルス幅に変調するパルス幅変調回路と、
前記パルス幅変調回路のパルスにより動作し、前記ヒータに電力を供するためのスイッチと、
前記スイッチに接続された電力源と、
前記電力源の電力量を前記測定電力量に応じて、段階的に変化する電力量制御回路と、を有する、
ことを特徴とする記憶装置。
【請求項３】
ヘッド部と、発熱素子とを搭載するヘッドと、
記憶媒体の所定の目的位置に、前記ヘッドを移動するアクチュエータと、
前記記憶媒体から読み出されたリード信号を増幅するリードアンプと、前記ヘッドと前
記記憶媒体との間のスペースを制御するため、前記発熱素子を所定の電力量で駆動するヒータ駆動回路を少なくとも有するヘッドＩＣとを有し、
前記ヒータ駆動回路は、
前記発熱素子に与えられる電力量を測定する測定回路と、
前記指定電力量と前記測定電力量との誤差を求める誤差算出回路と、
前記誤差をパルス幅に変調するパルス幅変調回路と、
前記パルス幅変調回路のパルスにより動作し、前記ヒータに電力を供するためのスイッチとを有し、
前記ヒータ駆動回路は、前記記憶媒体のセクタの開始に対応して、動作を許可される、
ことを特徴とする記憶装置。
【請求項４】
記憶媒体から読み出されたリード信号を増幅するリードアンプと、
ヘッドに搭載された発熱素子を所定の電力量で駆動するヒータ駆動回路を少なくとも有し、
前記ヒータ駆動回路は、
前記発熱素子に与えられる電力量を測定する測定回路と、
前記指定電力量と前記測定電力量との誤差を求める誤差算出回路と、
前記誤差をパルス幅に変調するパルス幅変調回路と、前記パルス幅変調回路のパルスにより動作し、前記ヒータに電力を供するためのスイッチと、
前記パルス幅変調回路の出力に接続され、前記パルス波形をなまらすための波形なまらせ回路と、を有し、
前記波形なまらせ回路は、前記ヒータ駆動回路のヒータオン時に、所定期間、前記パルス波形をなまらす動作を停止する、
ことを特徴とするヘッドＩＣ。
【請求項５】
前記スイッチに接続された電力源と、
前記電力源の電力量を前記測定電力量に応じて、段階的に変化する電力量制御回路とを
、更に有する、
ことを特徴とする請求項４のヘッドＩＣ。
【請求項６】
前記ヒータ駆動回路は、前記記憶媒体のセクタの開始に対応して、動作を許可される、
ことを特徴とする請求項４のヘッドＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記憶媒体とヘッドに搭載されたヘッド部との間のスペーシングを制御するための発熱素子を駆動するための記憶装置のヘッドＩＣ及びそれを用いた記憶装置に関する。
【背景技術】
【０００２】
近年、情報処理の高度化に伴い、データの信頼性確保が重要な要素を占めている。特に、記憶装置では、媒体にデータが記録できているかどうかが、一番重要な機能である。磁気ディスク装置は、磁気記憶媒体に、データから生成されるライト電流の反転に応じて、磁気データが保存される。そして，このデータは、リードヘッド（特に、磁気抵抗効果を用いたＭＲヘッド）によって読み取られ，磁気データから電気信号データに変換され，コントローラに送られる。
【０００３】
磁気ディスク装置がライト動作に移る時は、まず、コントローラからのライトゲート信号によって，リードチャネルがライトモードになり，ライトヘッドにデータに依存したライト電流が流れる。
【０００４】
低温時などは、このライトヘッドは、書き込む前は、温度が低く，書き込みが始まると，ライト電流の印加によって温度が上昇する。これは，ライトヘッドの磁極に、過渡的に温度ストレスが加わり、結果として、ライト磁極は熱膨張し、磁極は媒体方向に突き出す事になる。これを、一般的にはＰＴＰ（Pole Tip Protrusion）という。
【０００５】
そして，この時の現象として，書き始めでは、磁極が突き出してなく，ライト電流の印加時間に合わせて、徐々に磁極が突き出してくることから、ライトヘッドとリードヘッドからなる磁気ヘッドの磁気スペーシングは、書き始めで比較的大きく、書き込みの進行に伴い、磁気スペーシングが小さくなる。
【０００６】
このため、書き始めは、書き終わりよりもライト能力が低い。これは、オーバーライト性能劣化として見えてくる。即ち、書き始め（先頭）ほど，トラックに書き込まれた以前のデータを書き消す能力が低く，リード時に、前のデータがノイズとして見え，その結果、エラーレートが悪化する。
【０００７】
又、除々に、ライトヘッドが突き出してくると，磁気ヘッドが、媒体に近づいて、ライトされるため，一般的には、オーバーライト性能は良くなっていく傾向がある。殊に、磁気ディスク装置が、低温環境下で使用される場合には、この書き始めと書き終わりの温度差が大きくなり、書き込みの先頭ライトの性能は、著しく低下する。
【０００８】
更に，近年では、トラック密度や記録密度の向上に伴い、磁気ヘッドの磁気スペーシングの低減が必須となっている（例えば、１０ナノメーター程度が要求される）。このため、磁気記憶媒体と磁気ヘッド素子との磁気スペーシングを、一定にするのが困難になってきている。例えば、磁気ヘッドは、磁気ディスクの回転による風圧を利用して、浮上するため、高度（気圧）や環境温度などの環境条件は、磁気スペーシングを変化させ、磁気スペーシングのバラツキを生む。また、ヘッド毎のバラツキやシリンダの位置、ライト電流の設定値等も、磁気スペーシングのバラツキを生む原因となる。これらは、時に、ライト性能の低下および信号品質の低下を引き起こし、時には、媒体接触から素子劣化や、最悪素子破壊などの問題を引き起こす。
【０００９】
このオーバーライト特性を改善するため、ライト開始からある一定時間、ライト電流を増加させ、オーバーライトの改善を図る方法が提案されている（例えば、特許文献１、特許文献２）。この方法は、ライト開始直後のヘッド突き出し時間を早めるだけのものであり、ライト電流の最大値の制限や、ライト素子の許容最大電流値の制限から、先頭のセクタにおけるオーバーライト不足によるエラーレート劣化を解消することは、困難である。
【００１０】
このため、従来、磁気ヘッド内部にヒータを設け、ヒータによる発熱により、磁気ヘッドの突き出し量を制御する方法が提案されている（例えば、特許文献３）。
【００１１】
更に、他の従来技術では、磁気ヘッド内にヒータを設け、ヒータを用いて、磁気スペーシングの調整が必要な時点で、例えば、ライト直前に、ヒートパワーを印加するとともに、一時的にヒートパワーを増加し、突き出し応答時間を短縮する方法が提案されている（例えば、特許文献４、特許文献５）。
【００１２】
このような、従来のヒータの駆動回路は、図１４に示すように、リニアー制御型の回路が使用されている（例えば、特許文献６参照）。図１４に示すように、ヘッドに設けられたヒータ（抵抗体）１００に、電流源から電圧調整抵抗１１６、トランジスタ１１８を介し、電流を流す。
【００１３】
又、設定された電力量をヒータ１００に供給するため、ヒータ１００の電流と電圧とモニターし、電力に換算する電力計算部１１２と、設定されたデジタル値の電力値をアナログの電力量に変換するデジタル／アナログ変換器（ＤＡＣ）１１０と、電力計算部１１２の電力量と変換された設定電力量との誤差を演算する差動アンプ１１４とを設け、誤差によりトランジスタ１１８を制御する。即ち、フィードバック制御により、ヒータ１００の供給電力量を設定電力量にリニアー制御する。
【特許文献１】特開２００４−２８１０１２号公報（図２）
【特許文献２】米国特許第６，７９８，５９８号公報（図２）
【特許文献３】特開平５−０２０６３５号公報（図１、図３、図５）
【特許文献４】特開２００４−３４２１５１号公報（図７）
【特許文献５】米国特許公開２００５／００５７８４１号公報（図７）
【特許文献６】特開２００７−２６５６５号公報（図２）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
一方、記憶装置では、近年の高密度化や高速化に伴い、消費電力が大きくなりつつあり、消費電力の低減が求められている。しかしながら、従来技術では、トランジスタ１１８をリニアー制御するため、変換効率が低い。例えば、磁気ヘッドに設けたヒータの使用環境では、使用頻度の高い３ｍＷ〜１２ｍＷが設定され、ヒータ抵抗を５０Ωとすると、ヒータにかかる電圧は、約０．５Ｖ〜０．９Ｖである。
【００１５】
通常、記憶装置では、電源電圧に、３．３Ｖを用いることから、ヒータ駆動回路は、電源電圧３．３Ｖの入力に対し、０．５Ｖ〜０．９Ｖの出力となり、入出力間電圧差が大きく、電力効率が低いという問題がある。即ち、余分な電力を消費する。
【００１６】
又、リニアー駆動のため、トランジスタは、アナログ系のものが必要となり、比較的大電流を流すため、耐圧の高いトランジスタが必要となる。この耐圧の高いトランジスタは、比較的大きな面積を有するため、回路規模が増大し、コストアップが避けられない。特に、近年のワンチップ化により、ヘッドＩＣに、ヒータ駆動回路を収容する場合には、他の新規回路を追加できないという問題もある。
【００１７】
従って、本発明の目的は、記憶媒体とヘッドに搭載されたヘッド部との間のスペーシングを制御する発熱素子を、電力効率を向上して、駆動するためのヒータ駆動回路を有するヘッドＩＣ及び記憶装置を提供することにある。
【００１８】
又、本発明の他の目的は、記憶媒体とヘッドに搭載されたヘッド部との間のスペーシングを制御するためのヒータ駆動回路の回路規模を小さくするためのヘッドＩＣ及び記憶装置を提供することにある。
【００１９】
更に、本発明の他の目的は、記憶媒体とヘッドに搭載されたヘッド部との間のスペーシングを制御する発熱素子を駆動するためのヒータ駆動回路を収容しても、駆動によるリード／ライト信号への影響を防止するためのヘッドＩＣ及び記憶装置を提供することにある。
【課題を解決するための手段】
【００２０】
この目的の達成のため、本発明の記憶装置は、ヘッド部と、発熱素子とを搭載するヘッドと、記憶媒体の所定の目的位置に、前記ヘッドを移動するアクチュエータと、前記記憶媒体から読み出されたリード信号を増幅するリードアンプと、前記ヘッドと前記記憶媒体との間のスペースを制御するため、前記発熱素子を所定の電力量で駆動するヒータ駆動回路を少なくとも有するヘッドＩＣとを有し、前記ヒータ駆動回路は、前記発熱素子に与えられる電力量を測定する測定回路と、前記指定電力量と前記測定電力量との誤差を求める誤差算出回路と、前記誤差をパルス幅に変調するパルス幅変調回路と、前記パルス幅変調回路のパルスにより動作し、前記ヒータに電力を供するためのスイッチと、前記パルス幅変調回路の出力に接続され、前記パルス波形をなまらすための波形なまらせ回路と、を有し、前記波形なまらせ回路は、前記ヒータ駆動回路のヒータオン時に、所定期間、前記パルス波形をなまらす動作を停止する。
又、本発明の記憶装置は、ヘッド部と、発熱素子とを搭載するヘッドと、記憶媒体の所定の目的位置に、前記ヘッドを移動するアクチュエータと、前記記憶媒体から読み出されたリード信号を増幅するリードアンプと、前記ヘッドと前記記憶媒体との間のスペースを制御するため、前記発熱素子を所定の電力量で駆動するヒータ駆動回路を少なくとも有するヘッドＩＣとを有し、前記ヒータ駆動回路は、前記発熱素子に与えられる電力量を測定する測定回路と、前記指定電力量と前記測定電力量との誤差を求める誤差算出回路と、前記誤差をパルス幅に変調するパルス幅変調回路と、前記パルス幅変調回路のパルスにより動作し、前記ヒータに電力を供するためのスイッチと、前記スイッチに接続された電力源と、前記電力源の電力量を前記測定電力量に応じて、段階的に変化する電力量制御回路と、を有する。
又、本発明の記憶装置は、ヘッド部と、発熱素子とを搭載するヘッドと、記憶媒体の所定の目的位置に、前記ヘッドを移動するアクチュエータと、前記記憶媒体から読み出されたリード信号を増幅するリードアンプと、前記ヘッドと前記記憶媒体との間のスペースを制御するため、前記発熱素子を所定の電力量で駆動するヒータ駆動回路を少なくとも有するヘッドＩＣとを有し、前記ヒータ駆動回路は、前記発熱素子に与えられる電力量を測定する測定回路と、前記指定電力量と前記測定電力量との誤差を求める誤差算出回路と、前記誤差をパルス幅に変調するパルス幅変調回路と、前記パルス幅変調回路のパルスにより動作し、前記ヒータに電力を供するためのスイッチとを有し、前記ヒータ駆動回路は、前記記憶媒体のセクタの開始に対応して、動作を許可される。
【００２１】
又、本発明のヘッドＩＣは、記憶媒体から読み出されたリード信号を増幅するリードアンプと、ヘッドに搭載された発熱素子を所定の電力量で駆動するヒータ駆動回路を少なくとも有し、前記ヒータ駆動回路は、前記発熱素子に与えられる電力量を測定する測定回路と、前記指定電力量と前記測定電力量との誤差を求める誤差算出回路と、前記誤差をパルス幅に変調するパルス幅変調回路と、前記パルス幅変調回路のパルスにより動作し、前記ヒータに電力を供するためのスイッチと、前記パルス幅変調回路の出力に接続され、前記パルス波形をなまらすための波形なまらせ回路と、を有し、前記波形なまらせ回路は、前記ヒータ駆動回路のヒータオン時に、所定期間、前記パルス波形をなまらす動作を停止する。
【００２４】
更に、本発明では、好ましくは、前記スイッチに接続された電力源と、前記電力源の電力量を前記測定電力量に応じて、段階的に変化する電力量制御回路とを、更に有する。
【００２５】
更に、本発明では、好ましくは、前記ヒータ駆動回路は、前記記憶媒体のセクタの開始に対応して、動作を許可される。
【００２６】
更に、本発明では、好ましくは、前記電力源が、電流源である。
【００２７】
更に、本発明では、好ましくは、前記電力源が、電圧源である。
【００２８】
更に、本発明では、好ましくは、前記電力源は、複数の電力源で構成され、前記電力量制御回路は、前記測定電力により前記複数の電力源を選択する選択回路で構成された。
【００２９】
更に、本発明では、好ましくは、前記ヘッドＩＣは、前記アクチュエータに設けられた。
【００３０】
更に、本発明では、好ましくは、前記ヘッドＩＣからリード信号を受け、前記ヘッドＩＣにライト信号を送信し、且つ前記ヒータ駆動回路に、ヒータオン信号と設定電力量を送信する制御回路を更に有する。
【発明の効果】
【００３１】
ヒータ駆動回路を、ＰＷＭ回路とスイッチで構成したので、所定のパルス周期に対し、パルス幅を調整して、電力量を制御できるため、低消費電力で、ヒータを加熱制御できる。又、ヒータ駆動回路が、ロジック系の回路で占められるため、トランジスタのサイズが小さくなり、回路規模を小さくできる。このため、ヘッドＩＣに、他の機能回路を搭載しやすくなり、ヘッドＩＣの多機能化に有効である。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施の形態を、記憶装置の構成、第１の実施の形態、第２の実施の形態、第３の実施の形態、第４の実施の形態、第５の実施の形態、他の実施の形態の順で説明するが、本発明は、この実施の形態に限られない。
【００３３】
（記憶装置）
図１は、本発明の記憶装置の一実施の形態の構成図、図２は、図１の磁気ヘッドの詳細構成図である。図１は、記憶装置として、磁気ディスク装置を例に示す。図１に示すように、磁気ディスクドライブ機構１０では、磁気記憶媒体である磁気ディスク４が、スピンドルモータ５の回転軸２に設けられている。スピンドルモータ５は、磁気ディスク４を回転する。アクチュエータ１は、アーム、サスペンションの先端に磁気ヘッド３を備え、磁気ヘッド３を磁気ディスク４の半径方向に移動する。
【００３４】
アクチュエータ１は、回転軸を中心に、アームを回転させるためのボイスコイルモータ（ＶＣＭ）を備えている。図では、磁気ディスク装置に、２枚の磁気ディスク４が搭載され、４つの磁気ヘッド３が、同一のアクチュエータ１で同時に駆動される。
【００３５】
磁気ヘッド３は、リード素子と、ライト素子とからなる。磁気ヘッド３は、スライダに、磁気抵抗（ＭＲ）素子を含むリード素子を積層し、その上にライトコイルを含むライト素子を積層して、構成される。
【００３６】
又、磁気ディスクドライブ機構１０のアクチュエータ１の側面には、図３で説明するプリアンプＩＣ（ヘッドＩＣ）２０が設けられている。尚、プリアンプＩＣは、アクチュエータではなく、サスペンションにそれぞれ設けても良い。
【００３７】
更に、制御プリント板（制御回路部）２０には、ハードディスクコントローラ６、ＭＰＵ７、クロック源８，９、バッファ回路３０、リード／ライトチャネル回路３２、サーボ回路３４が設けられている。
【００３８】
リード／ライト（Ｒ／Ｗ）チャネル回路３２は、プリアンプＩＣ２０に接続され、磁気ヘッド３の読み取り及び書込みを制御し、且つライト信号を磁気ヘッド３に供給するライト回路と、磁気ヘッド３からリード信号を受け、復調するリード回路とを有する。サーボ回路３４は、スピンドルモータ５を駆動するスピンドルモータ駆動回路と、リード／ライトチャネル回路３２からのリード信号のサーボ信号を基に検出された現在位置と、目標位置との誤差に応じて、ボイスコイルモータ（ＶＣＭ）を駆動するモータ駆動回路とを有する。
【００３９】
ハードディスクコントローラ（ＨＤＣ）６は、インターフェイス３６でホストと通信し、且つサーボ信号のセクタ番号を基準にして，１周内の位置を判断し，データの記録・再生を行う。バッファ用ランダムアクセスメモリ（ＲＡＭ）３０は、リードデータやライトデータを一時格納する。ＨＤＣ６は、ＵＳＢ，ＡＴＡやＳＣＳＩ等のインターフェイス３６で、ホストと通信する。
【００４０】
マイクロコントローラ（ＭＰＵ）７は、ＨＤＣ６からのコマンドを解析し、ＨＤＣ６を介して、各種の処理を行う。このため、ＭＰＵ７は、各種のプログラムを格納するリードオンリーメモリ（ＲＯＭ）と、ランダムアクセスメモリ（ＲＡＭ）を有する。
【００４１】
この磁気ディスク４には、外周から内周に渡り、各トラックにサーボ信号（位置信号）が、円周方向に等間隔に配置される。尚、各トラックは、複数のセクタで構成され、位置信号は，サーボマークＳｅｒｖｏ  Ｍａｒｋと、トラック番号Ｇｒａｙ  Ｃｏｄｅと、インデックスＩｎｄｅｘと、オフセット情報（サーボバースト）ＰｏｓＡ，ＰｏｓＢ，ＰｏｓＣ，ＰｏｓＤとからなる。
【００４２】
一枚又は複数の磁気ディスク４が、スピンドルモータ５の回転軸に重ねて搭載される。      
【００４３】
図２に示すように、磁気ヘッド３は、スライダ３−３上に、リード素子３−２（ＴＭＲ等の磁気抵抗素子）と、ライト素子（電磁誘導素子）３−１とを設けて、構成される。このスライダ３−３は、図示しないサスペンションによって把持されている。
【００４４】
サスペンションは、機械的に、キャリッジアームに固定され、キャリッジアームは、アクチュエータ１に保持されている。キャリッジアームの反対側には、ボイスコイルモータを構成するコイルが取り付けられ、コイルの対向面に、磁石が配置される。キャリッジアームに支持されたサスペンション上の磁気ヘッドは、スピンドルモータ５により回転する媒体４に対し、コントローラから指示された任意のトラック（シリンダという）に合わせて移動し、指定されたデータフォーマットに則ってデータを読み書きする。
【００４５】
ヘッドスライダ３−３は、ディスク４の回転によって発生する空気流により、滑走している。ディスク４の表面と対するスライダ３−３の表面において、エアベアリングが形成され、そこから発生する負圧力とサスペンション３−４のジンバル部３−５とのバネ力によって、浮上姿勢を保っている。  
【００４６】
このヘッド部３−１，３−２に近い箇所に、ヒータ３−４を設ける。ここでは、ライト素子３−１のライトコイルの近傍に、絶縁層を介して抵抗体３−４を設ける。これにより、ライトコイル３−１と同様の突き出しＡを起こさせる事が出来る。
【００４７】
このリード素子３−２の下端と、磁気ディスク４面との間隔が、元の磁気スペーシングであり、突き出しＡのリード素子３−２の下端と磁気ディスク４の面との間隔が、突き出し後の磁気スペーシングである。
【００４８】
図３は、図１のプリアンプＩＣ（ヘッドＩＣ）２０のブロック図である。図３に示すように、プリアンプＩＣ２０は、リード素子３−２からのリード信号を増幅して、リードチャネル回路３２に出力するリードアンプ２２と、リードチャネル回路３２からのライト信号を増幅して、ライトコイル３−１に供給するライトドライバ２４と、リードチャネル回路３２からの設定電力量を受け、磁気ヘッド３の発熱素子３−４を駆動するヒータ駆動回路２６と、リードアンプ２２、ライトドライバ２４、ヒータ駆動回路２６の設定を行うロジック回路２８を有する。
【００４９】
更に、ロジック回路２８は、リード素子３−２の出力から媒体への接触を検出する回路や、複数のヘッドから１つのヘッドを選択するヘッド切り替え回路等を有する。
【００５０】
（第１の実施の形態）
図４は、本発明のヒータ駆動回路の第１の実施の形態の構成図、図５は、図４の電流波形の説明図である。
【００５１】
図４に示すように、ヒータ駆動回路２６は、ヒータ３−４の両端の電圧を検出する電圧検出回路６６と、電流源４０の電流と検出電圧を掛け算し、電力量を出力する乗算回路４２と、乗算回路４２の電力量を平均化し、平均電力を出力する積分器４４とを有する。
【００５２】
更に、ヒータ駆動回路２６は、リードチャネル回路３２からの設定電力値を、アナログ変換するデジタル／アナログ変換器（ＤＡＣ）４６と、設定電力量と検出電力量との誤差を出力する誤差アンプ４８と、所定の周期で、誤差アンプ４８の誤差量に応じたパルス幅のスイッチ信号を生成するパルス幅変調回路（ＰＷＭ）５０と、オン／オフのスイッチ信号により動作して、電流源４０の電流Ｉを、ヒータ３−４に供給するスイッチＳＷ０と有する。
【００５３】
このスイッチＳＷ０は、トランジスタで構成され、電圧検出回路６６、乗算回路４２、積分器４４、ＤＡＣ４６、誤差アンプ４８が、フィードバックループを構成する。
【００５４】
リードチャネル回路３２は、装置の温度等の環境条件や、リード特性、ライト特性に応じて、設定電力量を変更する。又、複数の磁気ヘッドで、１つのヒータ駆動回路を利用する場合には、指定した磁気ヘッドの特性に対応する設定電力量を指定する。
【００５５】
図５に示すように、ヒータ３−４を駆動する電流波形は、電流源４０の電流値が、最大電流となり、そして、ＰＷＭ回路５０が、出力電力に合わせて、ＰＷＭ波のオンデユーテイ比を調整する。このオン／オフのスイッチ信号でスイッチＳＷ０を動作すると、ヒータ３−４には、電力誤差量に応じた幅の駆動電流が供給される。
【００５６】
オン／オフ制御のため、例えば、ヒータの加熱量を半分にしたければ、所定のパルス周期に対し、パルス幅を半分に設定すればよく、消費電力効率が向上する。即ち、低消費電力で、ヒータを加熱制御できる。
【００５７】
例えば、従来のリニアー回路では、設定電力量が、最小３ｍｗの場合には、電流Ｉｍｉｎ＝１３ｍＡ，電圧Ｖｉｎ＝３．３Ｖ，Ｉｏｕｔ＝５．６ｍＡ，Ｖｏｕｔ＝０．５３Ｖであり、効率が１０％以下であり、４３ｍＷ必要としたが、ＰＷＭ方式の駆動回路では、同じ３ｍＷの出力を得るのに、３．８ｍｗですみ、変換効率を７０〜８０％に向上できる。
【００５８】
このＰＷＭ回路５０は、基本的に、ロジック回路であり、２値の出力を生成する構成であり、スイッチＳＷ０も２値駆動のトランジスタであるから、ヒータ駆動回路２６の半数が、ロジック系の回路で占められる。このため、トランジスタのサイズが小さくなり、回路規模を小さくできる。
【００５９】
特に、ヘッドＩＣ２０は、磁気ディスクドライブ機構１０側に、他の回路と独立して、取り付けられるため、大きさが限られる。このため、ヒータ駆動回路２６の回路規模が小さくなれば、ヘッドＩＣ２０に、他の機能回路を搭載しやすくなり、ヘッドＩＣ２０の多機能化に有効である。
【００６０】
（第２の実施の形態）
図６は、本発明の駆動回路の第２の実施の形態の構成図、図７は、図６の電流波形の説明図である。
【００６１】
図６において、図４で示したものと同一のものは、同一の記号で示してある。図４と同様に、ヒータ駆動回路２６は、電圧検出回路６６と、乗算回路４２と、積分器４４と、デジタル／アナログ変換器（ＤＡＣ）４６と、誤差アンプ４８と、パルス幅変調回路（ＰＷＭ）５０と、スイッチＳＷ０と有する。
【００６２】
更に、ＰＷＭ回路５０の出力側に、電流波形なまらせ回路５２を設ける。この電流波形なまらせ回路５２は、ＰＷＭ回路５０の方形のＰＷＭ波形をなまらせるものであり、例えば、コンデンサで構成される。又、スイッチＳＷ０は、トランジスタで構成され、電圧検出回路６６、乗算回路４２、積分器４４、ＤＡＣ４６、誤差アンプ４８が、フィードバックループを構成する。
【００６３】
図７に示すように、ヒータ３−４を駆動する駆動電流は、電流源４０の電流値が、最大電流となり、そして、ＰＷＭ回路５０が、出力電力に合わせて、ＰＷＭ波のオンデユーテイ比を調整する。ＰＷＭ回路５０のＰＷＭ波は、電流波形なまらせ回路５２で、パルス形状のＰＷＭ波をなまらせる。このため、スイッチＳＷ０に与えられるスイッチ信号の波形は、ほぼ台形形状となり、スイッチＳＷ０のスイッチ信号による動作により、ヒータ３−４には、電力誤差量に応じた幅の台形の駆動電流が供給される。
【００６４】
ＰＷＭ方式は、スイッチングによるノイズが発生することが、知られている。ＰＷＭ方式のヒータ駆動回路２６を、ヘッドＩＣ２０に搭載すると、リード信号やライト信号にノイズがのり、リード／ライト性能を低下させるおそれがある。ＰＷＭのスイッチングによる急激な電圧・電流変化に伴って発生するノイズを低減するためには、スイッチング時間を短くしないように、電流の時間微分値（ｄｉ／ｄｔ）を大きくする。このため、ＰＷＭ回路５０の出力波形をなまらせる。
【００６５】
しかも、コンデンサを設けるだけで良く、簡単に回路規模を拡大しないで、ノイズを低減できる。
【００６６】
この実施の形態でも、ＰＷＭ方式のため、低消費電力で、ヒータを加熱制御できる。又、ヒータ駆動回路２６が、ロジック系の回路で占められるため、トランジスタのサイズが小さくなり、回路規模を小さくできる。ヒータ駆動回路２６の回路規模が小さくなれば、ヘッドＩＣ２０に、他の機能回路を搭載しやすくなり、ヘッドＩＣ２０の多機能化に有効である。
【００６７】
（第３の実施の形態）
図８は、本発明の駆動回路の第３の実施の形態の構成図、図９は、図８の電流波形の説明図である。
【００６８】
図８において、図４及び図６で示したものと同一のものは、同一の記号で示してある。図４及び図６と同様に、ヒータ駆動回路２６は、電圧検出回路６６と、乗算回路４２と、積分器４４と、デジタル／アナログ変換器（ＤＡＣ）４６と、誤差アンプ４８と、パルス幅変調回路（ＰＷＭ）５０と、スイッチＳＷ０と有する。
【００６９】
又、図６と同様に、ＰＷＭ回路５０の出力側に、電流波形なまらせ回路５２を設ける。この電流波形なまらせ回路５２は、ＰＷＭ回路５０の方形のＰＷＭ波形をなまらせるものであり、例えば、コンデンサで構成される。又、スイッチＳＷ０は、トランジスタで構成され、電圧検出回路６６、乗算回路４２、積分器４４、ＤＡＣ４６、誤差アンプ４８が、フィードバックループを構成する。
【００７０】
更に、図６の実施の形態において、ノイズの発生を抑えるため、単純に電流波形をなまらせると、ヒータオンの時に、発熱が遅くなり、ヘッドの突き出し量が安定するまでの時間が長くなる。図８に示すように、これを解消するため、ヒータオン時のみ、電流波形なまらせ器５２をオフする。例えば、電流波形なまらせ器５２に、ＰＷＭ回路５０の出力端とコンデンサとの間に、スイッチを設け、リードチャネル回路３２からのヒータオンの立ち上がりで、スイッチを所定時間オフに変更する。
【００７１】
更に、突き出し時間を短縮するため、ヒータオン時だけ電流を増加する。このままだと、ノイズが発生しやすくなるため、平均電力が、設定電力量に近づくと、階段状に電流を減少して、急激な電流変化により発生するノイズを低減する。
【００７２】
図８に示すように、電流源４０−１の他に、複数（ここでは、３つ）の電流源４０−２，４０−３，４０−４を設ける。この３つの電流源４０−２，４０−３，４０−４は、スイッチＳ１，Ｓ２，Ｓ３により、電流源４０−１の出力側に接続される。
【００７３】
更に、３つの比較器５８−１，５８−２，５８−３を設ける。３つの比較器５８−１，５８−２，５８−３の各々は、積分器４４からの平均電力と、各々閾値Ｗ１，Ｗ２，Ｗ３（Ｗ１＞Ｗ２＞Ｗ３）と大小比較して、比較出力により、スイッチＳ１，Ｓ２，Ｓ３のオン、オフ制御する。
【００７４】
この構成の動作を、図９を参照して、説明する。リードチャネル回路３２からのヒータオン信号により、スイッチＳ１，Ｓ２，Ｓ３がオンとなり、電流なまらせ回路５２は、オフとなる。従って、４つの電流源４０−１，４０−２，４０−３，４０−４の出力電流の和の電流Ｉ４が、スイッチＳＷ０に供給される。このため、図９に示すように、ヒータオン時には、和の電流Ｉ４が、スイッチＳＷ０から、ヒータ３−４に供給される。
【００７５】
これにより、積分器４４からの検出平均電力量は上昇する。第３の比較器５８−３は、平均電力量と閾値Ｗ３とを比較し、平均電力量が、閾値Ｗ３以上となると、スイッチＳ３をオフする。これにより、第４の電流源４０−４からの電流供給は、遮断され、３つの電流源４０−１，４０−２，４０−３の出力電流の和の電流Ｉ３が、スイッチＳＷ０に供給される。このため、図９に示すように、電流Ｉ４は、電流Ｉ３に変化し、スイッチＳＷ０から、ヒータ３−４に供給される。
【００７６】
更に、積分器４４からの検出平均電力量は上昇し、第２の比較器５８−２は、平均電力量と閾値Ｗ２とを比較し、平均電力量が、閾値Ｗ２以上となると、スイッチＳ２をオフする。これにより、第３の電流源４０−３からの電流供給も、遮断され、２つの電流源４０−１，４０−２の出力電流の和の電流Ｉ２が、スイッチＳＷ０に供給される。このため、図９に示すように、電流Ｉ３は、電流Ｉ２に変化し、スイッチＳＷ０から、ヒータ３−４に供給される。
【００７７】
更に、積分器４４からの検出平均電力量は上昇し、第１の比較器５８−１は、平均電力量と閾値Ｗ１とを比較し、平均電力量が、閾値Ｗ１以上となると、スイッチＳ１をオフする。これにより、第２の電流源４０−２からの電流供給も、遮断され、１つの電流源４０−１の電流Ｉ１が、スイッチＳＷ０に供給される。このため、図９に示すように、電流Ｉ２は、電流Ｉ１に変化し、スイッチＳＷ０から、ヒータ３−４に供給される。
【００７８】
これとともに、第１の比較器５８−１の出力により、電流なまらせ器５２にオンを指示する。従って、電流なまらせ器５２のスイッチがオンし、ＰＷＭ回路５０のＰＷＭ波形をなまらせる。又、第１の比較器５８−１の出力を、フリップフロップ回路５６で保持し、スイッチＳ１〜Ｓ３のオフ状態をホールドする。
【００７９】
このようにして、ヒータオン時だけ電流を増加し、平均電力が、設定電力量に近づくと、階段状に電流を減少して、急激な電流変化により発生するノイズを低減する。
【００８０】
このため、ヒータオン時の突き出し時間を短縮するとともに、階段状の変化により、ノイズを低減し、更に、平均電力になると、ＰＷＭ回路５０の出力波形をなまらせ、ノイズを低減する。
【００８１】
この実施の形態でも、ＰＷＭ方式のため、低消費電力で、ヒータを加熱制御できる。又、ヒータ駆動回路２６が、ロジック系の回路で占められるため、トランジスタのサイズが小さくなり、回路規模を小さくできる。ヒータ駆動回路２６の回路規模が小さくなれば、ヘッドＩＣ２０に、他の機能回路を搭載しやすくなり、ヘッドＩＣ２０の多機能化に有効である。
【００８２】
更に、図８において、比較器５８−１のみを設け、電流なまらせ器５２のオン、オフを制御することにより、ヒータ３−４に供給される最大電流値は、変化しないが、立ち上がり時の電流波形のなまりがなくなるため、突き上げ時間の短縮に有効である。
【００８３】
（第４の実施の形態）
図１０は、本発明の駆動回路の第４の実施の形態の構成図、図１１は、図１０の電流波形の説明図である。
【００８４】
図１０において、図４で示したものと同一のものは、同一の記号で示してある。図１０では、図４の電流源の代わりに、電圧源６２を用いている。図４では、電流源を作成する必要がある。電流源は、電流を作る段階で、電力を消費する。一方、電圧源６２は、装置の基準電圧を分圧すればよいため、電圧のみで制御することにより、より消費電力を削減できる。
【００８５】
ヒータ駆動回路２６は、電圧源６２と、ヒータ３−４に供給される電流を検出する電流検出回路６４と、電圧源６２の電圧と、検出された電流とを乗算して、電力を計算する乗算回路６０とを有する。図４と同様に、ヒータ駆動回路２６は、更に、積分器４４と、デジタル／アナログ変換器（ＤＡＣ）４６と、誤差アンプ４８と、パルス幅変調回路（ＰＷＭ）５０と、スイッチＳＷ０と有する。
【００８６】
このスイッチＳＷ０は、トランジスタで構成され、電圧検出回路６６、乗算回路４２、積分器４４、ＤＡＣ４６、誤差アンプ４８が、フィードバックループを構成する。
【００８７】
図１１に示すように、ヒータ３−４を駆動する電圧波形は、電圧源６２の電圧値が、最大電圧となり、そして、ＰＷＭ回路５０が、出力電力に合わせて、ＰＷＭ波のオンデユーテイ比を調整する。このオン／オフのスイッチ信号でスイッチＳＷ０を動作すると、ヒータ３−４には、電力誤差量に応じた幅の駆動電圧が供給される。
【００８８】
図４の実施の形態と同様に、消費電力効率が向上し、低消費電力で、ヒータを加熱制御できる。しかも、電圧源６０を用いているので、更に消費電力を低減できる。図４と同様に、ヒータ駆動回路２６の半数が、ロジック系の回路で占められる。このため、トランジスタのサイズが小さくなり、回路規模を小さくできる。
【００８９】
又、図６の第２の実施の形態と同様に、ＰＷＭ回路５０の出力側に、波形なまらせ回路５２を設けても良い。図６と同様に、波形なまらせ回路５２は、ＰＷＭ回路５０の方形のＰＷＭ波形をほぼ台形形状になまらせ、スイッチＳＷ０のスイッチ信号による動作により、ヒータ３−４には、電力誤差量に応じた幅の台形の駆動電圧が供給される。これにより、ＰＷＭノイズを低減できる。
【００９０】
更に、図８の第３の実施の形態と同様に、突き出し時間短縮機構を設けることもできる。
【００９１】
（第５の実施の形態）
図１２は、本発明の駆動回路の第５の実施の形態の構成図、図１３は、図１２の動作説明図である。
【００９２】
図１２において、図１０で示したものと同一のものは、同一の記号で示してある。図１０と同様に、ヒータ駆動回路２６は、電圧源６２と、電流検出回路６４と、乗算回路６０と、積分器４４と、デジタル／アナログ変換器（ＤＡＣ）４６と、誤差アンプ４８と、パルス幅変調回路（ＰＷＭ）５０と、スイッチＳＷ０と有する。
【００９３】
このＰＷＭ回路５０は、セクタ信号検出パルスＳＣＴ期間のみ、イネーブルになるように、制御される。
【００９４】
図１３に示すように、図１の磁気ディスク４のセクタフォーマットは、ギャップＧ１，プリアンブル（ペイロードＰＬＤ，シンクバイトＴＲＮ／ＳＢ）と、論理ブロックアドレスＬＢＡ，データ領域、チエックコード（ブロックＣＲＣ，ＥＣＣ）、パッドＰＡＤ、ギャップＧ２からなる。プリアンブル（ペイロードＰＬＤ，シンクバイトＴＲＮ／ＳＢ）と、論理ブロックアドレスＬＢＡ，データ領域、チエックコード（ブロックＣＲＣ，ＥＣＣ）、パッドＰＡＤは、リードゲートＲＧ，ライトゲートＷＧで、リード／ライトされる。
【００９５】
一方、ギャップＧ１，Ｇ２は、磁気ディスク４の回転変動を考慮して、セクタ間に設けられ、通常、リード／ライトの対象外である。セクタパルスは、ギャップＧ１に対応して、セクタの開始を示すため、発行される。
【００９６】
従って、セクタパルスに同期して、ＰＷＭ回路５０をイネーブルとすると、ＰＷＭノイズは、リード／ライト動作に影響を及ぼさない。この場合、ＰＷＭのパルス周期を、セクタパルスによるイネーブル期間に、合わせる。例えば、５４００ｒｐｍの磁気ディスクでは、アウター側で、１トラックに、５１２セクタ存在する。ヘッドの突き出しに要する時間は、９０μｓ〜１００μｓであるから、５セクタ分で、突き出しが完了する。
【００９７】
このように、実際のトラックのサーボ領域やデータ領域を避けて、ヒータをＰＷＭ駆動することにより、ＰＷＭノイズによるリード／ライト動作への影響を防止できる。
【００９８】
（他の実施の形態）
安全装置として、ヒータの暴走を防止するため、一定時間で必ず一度オフのパルスが入るように、最大デユーテイを決定しておくと良い。何らかの原因で、フィードバックが不良となり、ＰＷＭパルスが、オン状態を持続し続け、発熱が、ヘッドの限界を超えることを防止できる。
【００９９】
又、前述の実施の形態では、２枚の磁気ディスクを搭載した磁気ディスク装置で説明したが、１枚、又は３枚以上の磁気ディスクを搭載した装置にも適用できる。同様に、磁気ヘッドの形態は、図２のものに限らず、他の分離型磁気ヘッドの形態にも適用できる。
【０１００】
又、磁気ディスク装置だけでなく、光磁気記憶装置の磁気ヘッドや、光磁気記憶装置や光記憶装置の光学ヘッドのスペーシング制御用のヒータ駆動回路に適用できる。更に、ヒータ駆動回路を、ヘッドＩＣに搭載せずに、制御回路側に搭載することもできる。
【０１０１】
（付記１）ヘッド部と、発熱素子とを搭載するヘッドと、記憶媒体の所定の目的位置に、前記ヘッドを移動するアクチュエータと、前記記憶媒体から読み出されたリード信号を増幅するリードアンプと、前記ヘッドと前記記憶媒体との間のスペースを制御するため、前記発熱素子を所定の電力量で駆動するヒータ駆動回路を少なくとも有するヘッドＩＣとを有し、前記ヒータ駆動回路は、前記発熱素子に与えられる電力量を測定する測定回路と、前記指定電力量と前記測定電力量との誤差を求める誤差算出回路と、前記誤差をパルス幅に変調するパルス幅変調回路と、前記パルス幅変調回路のパルスにより動作し、前記ヒータに電力を供するためのスイッチとを有することを特徴とする記憶装置。
【０１０２】
（付記２）前記パルス幅変調回路の出力に接続され、前記パルス波形をなまらすための波形なまらせ回路を更に有することを特徴とする付記１の記憶装置。
【０１０３】
（付記３）前記波形なまらせ回路は、前記ヒータ駆動回路のヒータオン時に、所定期間、前記パルス波形をなまらす動作を停止することを特徴とする付記２の記憶装置。
【０１０４】
（付記４）前記スイッチに接続された電力源と、前記電力源の電力量を前記測定電力量に応じて、段階的に変化する電力量制御回路とを、更に有することを特徴とする付記１の記憶装置。
【０１０５】
（付記５）前記ヒータ駆動回路は、前記記憶媒体のセクタの開始に対応して、動作を許可されることを特徴とする付記１の記憶装置。
【０１０６】
（付記６）前記電力源が、電流源であることを特徴とする付記１の記憶装置。
【０１０７】
（付記７）前記電力源が、電圧源であることを特徴とする付記１の記憶装置。
【０１０８】
（付記８）前記電力源は、複数の電力源で構成され、前記電力量制御回路は、前記測定電力により前記複数の電力源を選択する選択回路で構成されたことを特徴とする付記４の記憶装置。
【０１０９】
（付記９）前記ヘッドＩＣは、前記アクチュエータに設けられたことを特徴とする付記１の記憶装置。
【０１１０】
（付記１０）前記ヘッドＩＣからリード信号を受け、前記ヘッドＩＣにライト信号を送信し、且つ前記ヒータ駆動回路に、ヒータオン信号と設定電力量を送信する制御回路を更に有することを特徴とする付記１の記憶装置。
【０１１１】
（付記１１）記憶媒体から読み出されたリード信号を増幅するリードアンプと、ヘッドに搭載された発熱素子を所定の電力量で駆動するヒータ駆動回路を少なくとも有し、前記ヒータ駆動回路は、前記発熱素子に与えられる電力量を測定する測定回路と、前記指定電力量と前記測定電力量との誤差を求める誤差算出回路と、前記誤差をパルス幅に変調するパルス幅変調回路と、前記パルス幅変調回路のパルスにより動作し、前記ヒータに電力を供するためのスイッチとを有することを特徴とするヘッドＩＣ。
【０１１２】
（付記１２）前記パルス幅変調回路の出力に接続され、前記パルス波形をなまらすための波形なまらせ回路を更に有することを特徴とする付記１１のヘッドＩＣ。
【０１１３】
（付記１３）前記波形なまらせ回路は、前記ヒータ駆動回路のヒータオン時に、所定期間、前記パルス波形をなまらす動作を停止することを特徴とする付記１２のヘッドＩＣ。
【０１１４】
（付記１４）前記スイッチに接続された電力源と、前記電力源の電力量を前記測定電力量に応じて、段階的に変化する電力量制御回路とを、更に有することを特徴とする付記１１のヘッドＩＣ。
【０１１５】
（付記１５）前記ヒータ駆動回路は、前記記憶媒体のセクタの開始に対応して、動作を許可されることを特徴とする付記１１のヘッドＩＣ。
【０１１６】
（付記１６）前記電力源が、電流源であることを特徴とする付記１１のヘッドＩＣ。
【０１１７】
（付記１７）前記電力源が、電圧源であることを特徴とする付記１１のヘッドＩＣ。
【０１１８】
（付記１８）前記電力源は、複数の電力源で構成され、前記電力量制御回路は、前記測定電力により前記複数の電力源を選択する選択回路で構成されたことを特徴とする付記１４のヘッドＩＣ。
【０１１９】
（付記１９）前記ヘッドＩＣは、前記磁気ヘッドを駆動するアクチュエータに設けられたことを特徴とする付記１１のヘッドＩＣ。
【０１２０】
（付記２０）前記ヘッドＩＣからリード信号を受け、前記ヘッドＩＣにライト信号を送信し、且つ前記ヒータ駆動回路に、ヒータオン信号と設定電力量を送信する制御回路に接続されることを特徴とする付記１１のヘッドＩＣ。
【産業上の利用可能性】
【０１２１】
磁気ヘッドの発熱素子を駆動するヒータ駆動回路を、ＰＷＭ回路とスイッチで構成したので、所定のパルス周期に対し、パルス幅を調整して、電力量を制御できるため、低消費電力で、ヒータを加熱制御できる。又、ヒータ駆動回路が、ロジック系の回路で占められるため、トランジスタのサイズが小さくなり、回路規模を小さくできる。このため、ヘッドＩＣに、他の機能回路を搭載しやすくなり、ヘッドＩＣの多機能化に有効である。
【図面の簡単な説明】
【０１２２】
【図１】本発明の一実施の形態の記憶装置の構成図である。
【図２】図１の磁気ヘッドの構成図である。
【図３】図１のプリアンプＩＣの構成図である。
【図４】本発明の第１の実施の形態のヒータ駆動回路の構成図である。
【図５】図４の電流波形の説明図である。
【図６】本発明の第２の実施の形態のヒータ駆動回路の構成図である。
【図７】図６の電流波形の説明図である。
【図８】本発明の第３の実施の形態のヒータ駆動回路の構成図である。
【図９】図８の電流波形の説明図である。
【図１０】本発明の第４の実施の形態のヒータ駆動回路の構成図である。
【図１１】図１０の電圧波形の説明図である。
【図１２】本発明の第５の実施の形態のヒータ駆動回路の構成図である。
【図１３】図１２の動作説明図である。
【図１４】従来技術の磁気ヘッドの突き出し量制御のためのヒータ駆動回路の説明図である。
【符号の説明】
【０１２３】
１  アクチュエータ
３  磁気ヘッド
４  磁気ディスク
５  スピンドルモータ
６  ＨＤＣ
７  ＭＰＵ
２０  プリアンプＩＣ（ヘッドＩＣ）
２２  リードアンプ
２４  ライトドライバ
２６  ヒータ駆動回路
２８  ロジック回路
３２  リード／ライトチャネル回路
３−１  ライト素子
３−２  リード素子
３−３  スライダ
３−４  発熱素子
ＳＷ０  スイッチ
４０,４０−１〜４０−４  電流源
４２  電力量測定回路
４４  積分器
４８  誤差アンプ
５０  ＰＷＭ回路
５２  波形なまらせ回路
５８−１〜５８−３  選択回路
６２  電圧源
【図１】
0004840780.tif 000002
【図２】
0004840780.tif 000003
【図３】
0004840780.tif 000004
【図４】
0004840780.tif 000005
【図５】
0004840780.tif 000006
【図６】
0004840780.tif 000007
【図７】
0004840780.tif 000008
【図８】
0004840780.tif 000009
【図９】
0004840780.tif 000010
【図１０】
0004840780.tif 000011
【図１１】
0004840780.tif 000012
【図１２】
0004840780.tif 000013
【図１３】
0004840780.tif 000014
【図１４】
0004840780.tif 000015