(57)【特許請求の範囲】
【請求項１】
駆動電流の大きさに応じた光量で発光する電気光学素子を備えた単位回路であって、
電源電位を供給する電源線と、
第１電極と第２電極とを備え、前記第１電極が第１のノードに接続され、前記第２電極が前記電源線に接続される第１容量素子と、
第３電極と第４電極とを備え、前記第３電極が第２のノードに接続され、前記第４電極が前記電源線に接続される第２容量素子と、
第５電極と第６電極とを備え、前記第５電極が前記第１のノードに接続され、前記第６電極が前記第２のノードに接続される第３容量素子と、
ゲートが前記第２のノードに接続され、ソースが前記電源線に接続され、前記駆動電流を出力する駆動トランジスタと、
ソース及びドレインの一方がデータ線に接続され、前記ソース及びドレインの他方が前記第１のノードに接続され、書込期間においてオン状態となり、前記データ線を介して供給されるデータ電位を前記第１のノードに供給する第１スイッチング素子と、
ソース及びドレインの一方が前記駆動トランジスタのゲートに接続され、前記ソース及びドレインの他方が前記駆動トランジスタのドレインに接続された第２スイッチング素子と、
ソース及びドレインの一方が、初期化期間に初期化電位を供給する電位線に接続され、前記ソース及びドレインの他方が前記第１のノードに接続された第３スイッチング素子と、
ソース及びドレインの一方が前記電位線に接続され、前記ソース及びドレインの他方が前記第２スイッチング素子のソース及びドレインの他方に接続された第４スイッチング素子と、
前記駆動トランジスタと前記電気光学素子とを結ぶ電気的な経路に設けられた発光制御スイッチング素子と、
を備え、
前記初期化期間において、前記第２スイッチング素子はオン状態であるとともに、前記発光制御スイッチング素子はオフ状態である、
ことを特徴とする単位回路。
【請求項２】
前記第４スイッチング素子のソース及びドレインの一方は、前記第３スイッチング素子のソース及びドレインの一方と接続されている、
ことを特徴とする請求項１に記載の単位回路。
【請求項３】
前記駆動トランジスタの閾値電圧を補償する補償期間において、前記第２スイッチング素子はオン状態であるとともに、前記発光制御スイッチング素子はオフ状態であり、前記補償期間は、前記書込期間が設定される水平走査期間とは別の水平走査期間に設定される
ことを特徴とする請求項１または２に記載の単位回路。
【請求項４】
前記第２スイッチング素子のゲートと前記第３スイッチング素子のゲートには同じ信号が供給されることを特徴とする請求項１乃至３のうちいずれか１項に記載の単位回路。
【請求項５】
前記第２スイッチング素子のゲートと前記第３スイッチング素子のゲートには異なる信号が供給されることを特徴とする請求項１乃至３のうちいずれか１項に記載の単位回路。
【請求項６】
前記第１容量素子、前記第２容量素子、及び前記第３容量素子の各容量値を等しく設定したことを特徴とする請求項１乃至５のうちいずれか１項に記載の単位回路。
【請求項７】
請求項１乃至６のうちいずれか１項に記載の単位回路における前記第１スイッチング素子のゲートに接続される第１制御線を含む複数の制御線から構成される走査線が一の方向に複数延在し、
前記一の方向と交差する方向に複数のデータ線が延在し、
前記複数の走査線と前記複数のデータ線との各交差に対応する位置に、請求項１乃至６のうちいずれか１項に記載の単位回路が、マトリクス状に配置される
ことを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を具備することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード（以下「ＯＬＥＤ（Organic  Light  Emitting  Diode）」という）素子など電気光学素子を備えた単位回路、電気光学装置、及び電子機器に関する。
【背景技術】
【０００２】
近年、有機発光ダイオードを用いた表示装置が普及しつつある。この表示装置は、複数の画素を備える。各画素には、有機発光ダイオードとこれを駆動するトランジスタなどが形成される。表示装置を面内において均一で安定した表示を得るためには各画素の有機発光ダイオードを同一光量で発光させる必要がある。しかし、トランジスタの特性にはばらつきがあるため、画素毎の表示むらが発生するといった問題があった。この問題を解決するために、特許文献１には、駆動トランジスタの閾値電圧の誤差を補償する構成が開示されている。
【０００３】
図１４は、特許文献１に開示された構成を示す回路図である。この構成においては、第１に、トランジスタＴrAを介して駆動トランジスタＴdrをダイオード接続し、これによって駆動トランジスタＴdrのゲート（ノードＺ２）をその閾値電圧Ｖthに応じた電位（Ｖel−Ｖth）に設定する。この電位は容量素子Ｃxに保持される。第２に、トランジスタＴrBを介してデータ線Ｌと容量素子ＣyのノードＺ１とを電気的に接続することで、ノードＺ１の電位（駆動トランジスタＴdrのゲートの電位）をデータ線Ｌの電位Ｖdataに応じて変化させる。以上の動作によって、駆動トランジスタＴdrのゲートの電位はノードＺ１の電位の変化量に応じたレベルだけ変動し、この変動後の電位に応じた電流Ｉel（閾値電圧Ｖthに依存しない電流）の供給によってＯＬＥＤ素子Ｅが駆動される。
【特許文献１】特開２００４−１３３２４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、従来の構成では、トランジスタＴrBのドレイン・ソース間の容量などによってデータ線ＬとノードＺ１が容量カップリングし、また、素子の配置などに起因して、データ線ＬとノードＺ２が容量カップリングする。このため、寄生容量Ｃ４や寄生容量Ｃ５によってデータ線Ｌの電位が変動すると、駆動トランジスタＴdrのゲート電位が変動するといった問題があった。また、このような容量カップリングによるクロストークは、一つの単位回路だけでなく、隣接する単位回路のデータ線との間でも問題となる。
さらに、従来の構成では、１水平走査期間内で閾値電圧の補償とデータの書き込みとを実行していたため、閾値電圧の補償に十分な時間をとれず、これに時間をかけるとデータを正確に書き込むことができないといった問題があった。
本発明は、クロストークを防止すること、あるいは、駆動トランジスタの閾値電圧を正確に補償し、確実にデータ電圧の書き込みを行うことを解決課題の一つとする。
【課題を解決するための手段】
【０００５】
本発明に係る単位回路は、駆動電流の大きさに応じた光量で発光する電気光学素子を備えた単位回路であって、第１電極と第２電極とを備え、前記第１電極が第１のノードに電気的に接続され、前記第２電極に固定の電位が供給される第１容量素子と、第３電極と第４電極とを備え、前記第３電極が第２のノードに電気的に接続され、前記第４電極に固定の電位が供給される第２容量素子と、第５電極と第６電極とを備え、前記第５電極が前記第１のノードに電気的に接続され、前記第６電極が前記第２のノードに接続される第３容量素子と、ゲートが前記第２のノードと電気的に接続され、前記駆動電流を出力する駆動トランジスタと、書込期間においてオン状態となり、データ線を介して供給されるデータ電位を前記第１のノードに供給する第１スイッチング素子と、初期化期間において前記第３容量素子に蓄積された電荷を放電させる初期化手段と、前記駆動トランジスタのゲートとドレインとの間に設けられた第２スイッチング素子と、を備える。
上述した単位回路において、前記初期化手段は、前記初期化期間において前記第３容量素子に蓄積された電荷を放電させるとともに、前記第２のノードに初期化電位を供給することが好ましい。
また、本発明に係る単位回路は、駆動電流の大きさに応じた光量で発光する電気光学素子を備えた単位回路であって、第１電極と第２電極とを備え、前記第１電極が第１のノードに電気的に接続され、前記第２電極に固定の電位が供給される第１容量素子と、第３電極と第４電極とを備え、前記第３電極が第２のノードに電気的に接続され、前記第４電極に固定の電位が供給される第２容量素子と、第５電極と第６電極とを備え、前記第５電極が前記第１のノードに電気的に接続され、前記第６電極が前記第２のノードに接続される第３容量素子と、ゲートが前記第２のノードと電気的に接続され、前記駆動電流を出力する駆動トランジスタと、データ線と前記第１のノードとの間に設けられた第１スイッチング素子と、前記駆動トランジスタのゲートとドレインとの間に設けられた第２スイッチング素子と、前記初期化電位を供給する電位線と前記第１のノードとの間に設けられた第３スイッチング素子と、前記電位線と前記第２のノードとの間に設けられた第４スイッチング素子と、を備える。
上述した単位回路において、前記第４スイッチング素子は、前記電位線と前記第２スイッチング素子との間に設けられ、且つ前記第２スイッチング素子と前記第３スイッチング素子との間に設けられてなることが好ましい。
上述した単位回路において、前記第４スイッチング素子は、前記電位線と前記第２スイッチング素子との間に設けられ、且つ前記第２スイッチング素子と前記第１のノードとの間に設けられてなることが好ましい。
本発明に係る単位回路は、駆動電流の大きさに応じた光量で発光する電気光学素子を備えたものであって、第１電極（例えば、図２に示す電極Ｅa1）と第２電極（例えば、図２に示す電極Ｅa2）とを備え、前記第１電極が第１のノードに電気的に接続され、前記第２電極に固定の電位が供給される第１容量素子と、第３電極（例えば、図２に示す電極Ｅb1）と第４電極（例えば、図２に示す電極Ｅb2）とを備え、前記第３電極が第２のノードに電気的に接続され、前記第４電極に固定の電位が供給される第２容量素子と、第５電極（例えば、図２に示す電極Ｅc1）と第６電極（例えば、図２に示す電極Ｅc1）とを備え、前記第５電極が前記第１のノードに電気的に接続され、前記第６電極が前記第２のノードに接続される第３容量素子と、ゲートが前記第２のノードと電気的に接続され、前記駆動電流を出力する駆動トランジスタと、書込期間においてオン状態となり、データ線を介して供給されるデータ電位を前記第１のノードに供給する第１スイッチング素子（例えば、図２に示すトランジスタＴr1）と、初期化期間において前記第３容量素子に蓄積された電荷を放電させる初期化手段（例えば、図２に示すトランジスタＴr2〜Ｔr4）と、補償期間において前記駆動トランジスタのソースとドレインとを電気的に接続する補償手段（例えば、図２に示すトランジスタＴr3）とを備える。
【０００６】
この単位回路によれば、第１容量素子、第２容量素子及び第３容量素子がパイ型に接続されている。このため、電位を保持すべきノードと画素電源Vel間に容量を接続することにより、データ線の電位が変動してもクロストークの影響を受け難くすることができる。また、補償期間と書込期間とを１水平走査期間内で完了させる必要は必ずしもないので、複数の水平走査期間に亘って補償動作を実行することが可能となる。これにより、正確に閾値電圧を補償することができるとともにデータを確実に書き込むことが可能となる。
【０００７】
上述した単位回路において、前記初期化手段は、前記初期化期間において前記第３容量素子に蓄積された電荷を放電させるとともに、前記第２のノードに初期化電位を供給することが好ましい。これにより、第２のノードの電位を初期化電位に設定できるので、確実に閾値電圧の補償を実行できる。すなわち、初期化電位は駆動トランジスタのゲート・ソース間の電圧を閾値電圧以上とできるように定めることが好ましい。
【０００８】
また、初期化手段に具体的な態様としては、前記初期化電位を供給する電位線と前記第１のノードとの間に設けられた第２スイッチング素子（例えば、図２に示すトランジスタＴr2）と、一方の入力端子が前記第２のノードに電気的に接続された第３スイッチング素子（例えば、図３に示すトランジスタＴr3）と、前記電位線と前記第３スイッチング素子の他方の入力端子との間に設けられた第４スイッチング素子（例えば、図４に示すトランジスタＴr4）とを備えることが好ましい。この場合、第２〜第４スイッチング素子をオン状態とすれば、第３容量素子の第５電極と第６電極とを短絡して蓄積された電荷を放電することができ、しかも駆動トランジスタのゲート（第２のノード）の電位を初期化電位に設定することができる。
【０００９】
また、初期化手段に具体的な他の態様としては、一方の入力端子が前記初期化電位を供給する電位線と電気的に接続された第２スイッチング素子と、一方の入力端子が前記第２のノードに電気的に接続された第３スイッチング素子と、前記第２スイッチング素子の他方の入力端子と前記第３スイッチング素子の他方の入力端子との間に設けられた第４スイッチング素子とを備えることが好ましい。この場合にも、第３容量素子の第５電極と第６電極とを短絡して蓄積された電荷を放電すると同時に、駆動トランジスタのゲート（第２のノード）の電位を初期化電位に設定することができる。
【００１０】
さらに、前記初期化手段の前記第３スイッチング素子は、その他方の入力端子が前記駆動トランジスタのドレインと電気的に接続されており、前記補償期間においてオン状態となり、前記補償手段と兼用されることが好ましい。この場合には、第３スイッチング素子をオン状態とすることで駆動トランジスタをダイオード接続することができる。
【００１１】
また、上述した単位回路において、電源電位を供給する電源線を備え、前記駆動トランジスタのソース、前記第１容量素子の前記第２電極、及び前記第２容量素子の前記第４電極が前記電源線と電気的に接続されることが好ましい。この場合には、一本の電源線で駆動トランジスタの電源を供給し、第１容量素子及び第２容量素子の電位を固定するので、構成を簡素化できる。
【００１２】
また、上述した単位回路において、前記駆動トランジスタと前記電気光学素子とを結ぶ電気的な経路に設けられ、前記駆動期間においてオン状態となり、前記初期化期間、前記補償期間、前記書込期間においてオフ状態となる発光制御スイッチング素子（例えば、図２に示す発光制御トランジスタＴel）を備えることが好ましい。この場合には、駆動期間以外に駆動電流が電気光学素子に供給されないので、正確に低階調を表現することができ、本来、黒を表示すべきところが灰色がかって見える黒浮きを防止することができる。
【００１３】
また、上述した単位回路において、前記第１容量素子、前記第２容量素子、及び前記第３容量素子の各容量値を等しく設定することが好ましい。この場合には、合成容量の大きさを最大にできるので、データ線からのクロストークの影響をより一層防止することができる。
【００１４】
また、本発明に係る電気光学装置は、複数のデータ線と複数の単位回路とを含み、前記複数の単位回路の各々は、駆動電流の大きさに応じた光量で発光する電気光学素子と、第１電極と第２電極とを備え、前記第１電極が第１のノードに電気的に接続され、前記第２電極に固定の電位が供給される第１容量素子と、第３電極と第４電極とを備え、前記第３電極が第２のノードに電気的に接続され、前記第４電極に固定の電位が供給される第２容量素子と、第５電極と第６電極とを備え、前記第５電極が前記第１のノードに電気的に接続され、前記第６電極が前記第２のノードに接続される第３容量素子と、ゲートが前記第２のノードと電気的に接続され、前記駆動電流を出力する駆動トランジスタと、書込期間においてオン状態となり、データ線を介して供給されるデータ電位を前記第１のノードに供給する第１スイッチング素子と、初期化期間において前記第３容量素子に蓄積された電荷を放電させる初期化手段と、前記駆動トランジスタのゲートとドレインとの間に設けられた第２スイッチング素子と、を備える。
また、本発明に係る電気光学装置は、複数のデータ線と複数の単位回路とを含み、前記複数の単位回路の各々は、駆動電流の大きさに応じた光量で発光する電気光学素子と、第１電極と第２電極とを備え、前記第１電極が第１のノードに電気的に接続され、前記第２電極に固定の電位が供給される第１容量素子と、第３電極と第４電極とを備え、前記第３極が第２のノードに電気的に接続され、前記第４極に固定の電位が供給される第２容量素子と、第５電極と第５電極とを備え、前記第５電極が前記第１のノードに電気的に接続され、前記第６電極が前記第２のノードに接続される第３容量素子と、ゲートが前記第２のノードと電気的に接続され、前記駆動電流を出力する駆動トランジスタと、書込期間においてオン状態となり、データ線を介して供給されるデータ電位を前記第１のノードに供給する第１スイッチング素子と、初期化期間において前記第３容量素子に蓄積された電荷を放電させる初期化手段と、補償期間において前記駆動トランジスタのソースとドレインとを電気的に接続する補償手段とを備える。
【００１５】
この発明によれば、第１容量素子、第２容量素子及び第３容量素子がパイ型に接続されている。このため、電位を保持すべきノードと画素電源Vel間に容量を接続することにより、データ線の電位が変動してもクロストークの影響を受け難くすることができる。また、補償期間と書込期間とを１水平走査期間内で完了させる必要は必ずしもないので、複数の水平走査期間に亘って補償動作を実行することが可能となる。これにより、正確に閾値電圧を補償することができるとともにデータを確実に書き込むことが可能となる。電気光学装置の典型例は、電気エネルギの付与によって輝度や透過率といった光学的な性状が変化する電気光学素子を被駆動素子として採用した装置（例えば発光素子を電気光学素子として採用した発光装置）である。
【００１６】
本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、本発明の電子装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電子装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）、液晶装置の背面側に配置されてこれを照明する装置（バックライト）、あるいは、スキャナなどの画像読取装置に搭載されて原稿を照明する装置など各種の照明装置など、様々な用途に本発明の電子装置を適用することができる。
【発明を実施するための最良の形態】
【００１７】
＜１．実施形態＞
図１は、本発明の実施形態に係る電子装置の構成を示すブロック図である。同図に例示された電子装置Ｄは、画像を表示する手段として各種の電子機器に搭載される電気光学装置（発光装置）であり、複数の単位回路（画素回路）Ｕが面状に配列された素子アレイ部１０と、各単位回路Ｕを駆動するための走査線駆動回路２２及びデータ線駆動回路２４とを含む。なお、走査線駆動回路２２及びデータ線駆動回路２４は、素子アレイ部１０とともに基板上に形成されたトランジスタによって構成されてもよいしＩＣチップの形態で実装されてもよい。
【００１８】
図１に示すように、素子アレイ部１０には、Ｘ方向に延在するｍ本の走査線１２と、Ｘ方向に直交するＹ方向に延在するｎ本のデータ線１４とが形成される（ｍ及びｎはともに自然数）。各単位回路Ｕは、走査線１２とデータ線１４との交差に対応する各位置に配置される。したがって、これらの単位回路Ｕは縦ｍ行×横ｎ列のマトリクス状に配列する。各単位回路Ｕには、電源線１７を介して高位側の高電源電位Ｖelが供給される。
【００１９】
走査線駆動回路２２は、複数の走査線１２の各々を順番に選択するための回路である。データ線駆動回路２４は、走査線駆動回路２２が選択する走査線１２に接続された１行分（ｎ個）の単位回路Ｕの各々に対応するデータ信号Ｘ[1]〜Ｘ[n]を生成して各データ線１４に出力する。第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）の走査線１２が選択される期間（後述するデータ書込期間Ｐ2）にて第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１４に供給されるデータ信号Ｘ[j]は、第ｉ行に属する第ｊ列目の単位回路Ｕに指定された階調に応じた電位となる。各単位回路Ｕの階調は、外部から供給される階調データによって指定される。
【００２０】
次に、図２を参照して、各単位回路Ｕの具体的な構成を説明する。同図においては、第ｉ行の第ｊ列目に位置するひとつの単位回路Ｕのみが図示されているが、その他の単位回路Ｕも同様の構成である。同図に示すように、単位回路Ｕは、電源線１７と低電源電位ＶＣＴとの間に介在する電気光学素子Ｅを含む。電気光学素子Ｅは、これに供給される駆動電流Ｉelに応じた階調（輝度）となる電流駆動型の被駆動素子である。本実施形態における電気光学素子Ｅは、有機ＥＬ（ElectroLuminescent）材料からなる発光層を陽極と陰極との間に介在させたＯＬＥＤ素子（発光素子）である。
【００２１】
図２に示すように、図１において便宜的に１本の配線として図示された走査線１２は、実際には４本の配線（第１制御線１２１・第２制御線１２２・第３制御線１２３・第４制御線１２４）を含む。各配線には走査線駆動回路２２から所定の信号が供給される。さらに詳述すると、第ｉ行目の走査線１２を構成する第１制御線１２１には走査信号ＧWRT[i]が供給される。同様に、第２制御線１２２には初期化信号ＧPRE[i]が供給され、第３制御線１２３には補償制御信号ＧINI[i]が供給され、第４制御線１２４には発光制御信号ＧEL[i]が供給される。なお、各信号の具体的な波形やこれに応じた単位回路Ｕの動作については後述する。
【００２２】
図２に示すように、電源線１７から電気光学素子Ｅの陽極に至る経路上にはｐチャネル型の駆動トランジスタＴdrが介挿される。駆動トランジスタＴdrのソース（Ｓ）は電源線１７に接続される。この駆動トランジスタＴdrは、ソース（Ｓ）とドレイン（Ｄ）との導通状態（ソース−ドレイン間の抵抗値）がゲートの電位（以下「ゲート電位」という）Ｖgに応じて変化することで当該ゲート電位Ｖgに応じた駆動電流Ｉelを生成する手段である。すなわち、電気光学素子Ｅは、駆動トランジスタＴdrの導通状態に応じて駆動される。
【００２３】
駆動トランジスタＴdrのドレインと電気光学素子Ｅの陽極との間には両者の電気的な接続を制御するｎチャネル型のトランジスタ（以下「発光制御トランジスタ」という）Ｔelが介在する。この発光制御トランジスタＴelのゲートは第４制御線１２４に接続される。したがって、発光制御信号ＧEL[i]がハイレベルに遷移すると発光制御トランジスタＴelがオン状態に変化して電気光学素子Ｅに対する駆動電流Ｉelの供給が可能となる。これに対し、発光制御信号ＧEL[i]がローレベルである場合には発光制御トランジスタＴelがオフ状態を維持するから、駆動電流Ｉelの経路が遮断されて電気光学素子Ｅは消灯する。
【００２４】
図２に示すように、本実施形態の単位回路Ｕは、３個の容量素子（Ｃ１・Ｃ２・Ｃ３）と、ｎチャネル型の４個のトランジスタ（Ｔr1・Ｔr2・Ｔr3・Ｔr4）とを含む。第１容量素子Ｃ１は、電極Ｅa1と電極Ｅa2との間隙に誘電体が介挿された素子であり、その容量値はＣh1である。同様に、第２容量素子Ｃ２は、電極Ｅb1と電極Ｅb2との間隙に誘電体が介挿された素子であり、その容量値はＣh2である。第３容量素子Ｃ３は、電極Ｅc1と電極Ｅc2との間隙に誘電体が介挿された素子であり、その容量値はＣcである。第１容量素子Ｃ１の電極Ｅa2及び第２容量素子Ｃ２の電極Ｅb2は電源線１７に接続される。一方、第１容量素子Ｃ１の電極Ｅa1は第３容量素子Ｃ３の電極Ｅc1に接続され、第２容量素子Ｃ２の電極Ｅb1は第３容量素子Ｃ３の電極Ｅc2に接続される。
【００２５】
トランジスタＴr1は、ノードＺ１（第３容量素子Ｃ３の電極Ｅc1）とデータ線１４との間に介在して両者の電気的な接続を制御するスイッチング素子である。トランジスタＴr1のゲートは第１制御線１２１と接続され、走査信号ＧWRT[i]が供給される。また、トランジスタＴr4は、初期化電位ＶSTが供給される電位線（図示略）と駆動トランジスタＴdrのドレインとの間に設けられ両者の電気的な接続を制御するスイッチング素子である。トランジスタＴr4のゲートは第２制御線１２２と接続され、走査信号ＧWRT[i]が供給される。トランジスタＴr2は、ノードＺ１と初期化電位ＶSTが供給される電位線との間に設けられ両者の電気的な接続を制御するスイッチング素子である。トランジスタＴr2のゲートは第３制御線１２３と接続され、補償制御信号ＧINI[i]が供給される。トランジスタＴr3は、ノードＺ２（第３容量素子Ｃ３の電極Ｅc2）と駆動トランジスタＴdrのドレインとの間に設けられ両者の電気的な接続を制御するスイッチング素子である。トランジスタＴr3のゲートは第３制御線１２３と接続され、補償制御信号ＧINI[i]が供給される。
【００２６】
次に、図３を参照して、電子装置Ｄで利用される各信号の具体的な波形を説明する。同図に示すように、走査信号ＧWRT[1]〜ＧWRT[m]は各フレーム期間Ｆ内の所定の期間（以下「データ書込期間」という）Ｐ2ごとに順番にハイレベルとなる信号である。すなわち、走査信号ＧWRT[i]は、ひとつのフレーム期間Ｆのうち第ｉ番目のデータ書込期間Ｐ2にてハイレベルを維持するとともにそれ以外の期間にてローレベルを維持する。走査信号ＧWRT[i]のハイレベルへの遷移は第ｉ行の選択を意味する。
【００２７】
図３に示すように、走査信号ＧWRT[i]のハイレベルとなる水平走査期間１Ｈより以前の補償期間Ｐ2（この例では、直前の水平走査期間１Ｈ及びその前の水平走査期間１Ｈ）において、補償制御信号ＧINI[i]がハイレベルとなる。補償期間Ｐ2では駆動トランジスタＴdrの閾値電圧Ｖthが第２容量素子Ｃ２に充電される。なお、この例では、補償期間Ｐ2の開始前の所定の期間に初期化期間Ｐ0が割り当てられる。データ書込期間Ｐ2は、外部から供給される階調データによって単位回路Ｕに指定される階調に応じた電圧Ｖdataを第２容量素子Ｃ２に保持させるための期間である。駆動期間Ｐ3においては、第２容量素子Ｃ２に保持された電圧に基づいて電気光学素子Ｅが駆動される。以下、図４ないし図６を参照しながら、第ｉ行に属する第ｊ列目の単位回路Ｕの動作の詳細を初期化期間Ｐ0、補償期間Ｐ1、データ書込期間Ｐ2、及び駆動期間Ｐ3とに区分して説明する。
【００２８】
（Ａ）初期化期間Ｐ0
図４に初期化信号ＧPRE[i]がハイレベルとなる初期化期間Ｐ0における単位回路Ｕの様子を示す。この状態では、初期化信号ＧPRE[i]及び補償制御信号ＧINI[i]がハイレベルとなるので、トランジスタＴr2、トランジスタＴr3、及びトランジスタＴr4がオン状態となる。このため、第３容量素子Ｃ３の電極Ｅc1及び電極Ｅc2に蓄積された電荷が放電され、それらの電位が初期化電位ＶSTに設定される。また、初期化期間Ｐ0では、走査信号ＧWRT[i]及び発光制御信号ＧEL[i]がローレベルとなり、トランジスタＴr1及び発光制御トランジスタＴelがオフ状態となる。
【００２９】
（Ｂ）補償期間Ｐ1
図５に補償期間Ｐ1における単位回路Ｕの様子を示す。この状態では、初期化信号ＧPRE[i]がハイレベルからローレベルに遷移する一方、補償制御信号ＧINI[i]がハイレベルとなる。このため、トランジスタＴr4がオン状態からオフ状態へ遷移し、トランジスタＴr2及びＴr3がオン状態を維持する。このとき、第３容量素子Ｃ３の電極Ｅc1の電位は初期化電位ＶSTに固定される。また、駆動トランジスタＴdrがダイオード接続される。駆動トランジスタＴdrのソースからドレインに電流が流れ込む。これによって、駆動トランジスタＴdrのゲート・ソース間電圧は閾値電圧Ｖthに漸近するので、駆動トランジスタＴdrのゲート電位Ｖgは「Ｖel−Ｖth」に収束する。第２容量素子Ｃ２は閾値電圧Ｖthを保持する。補償期間Ｐ1の時間が短いと、ゲート電位Ｖgを「Ｖel−Ｖth」に収束させることができない。本実施形態では、データ書込期間Ｐ2と補償期間Ｐ0とを独立して設定することができるので、両者を１水平走査期間１Ｈに設ける必要はない。このため、補償期間Ｐ1をデータ書込期間Ｐ2が設定される水平走査期間と別の水平走査期間に設けることができる。この例では、図３に示すように２個の水平走査期間に跨って補償期間Ｐ1を設ける。この結果、閾値電圧Ｖthの補償を十分行うことが可能となる。
【００３０】
なお、初期化電位ＶSTは、「Ｖel−Ｖth」より低い電位に設定されている。このため、補償動作を開始する時点で駆動トランジスタＴdrのゲート電位Ｖgは十分低いので、電気光学素子Ｅに電流を流してゲート電位Ｖgを下げる必要がない。このため、補償期間Ｐ1では、ローレベルの発光制御信号ＧEL[i]によって発光制御トランジスタＴelがオフ状態を維持し、電気光学素子Ｅに対する駆動電流Ｉelの供給が遮断される。仮に、ゲート電位Ｖgを下げるために電気光学素子Ｅに駆動電流Ｉelを流すと、本来、黒を表示すべき場合に灰色がかった表示となり、画質が劣化するが、本実施形態によれば初期化電位ＶSTを供給するので、表示品質を向上させることができる。
【００３１】
（Ｃ）データ書込期間Ｐ2
図６に走査信号ＧWRT[i]がハイレベルであるデータ書込期間Ｐ2における単位回路Ｕの様子を示す。データ書込期間Ｐ2では、トランジスタＴr1がオン状態となる一方、トランジスタＴr2〜Ｔr4、及び発光制御トランジスタＴelがオフ状態となる。この状態で、第３容量素子Ｃ３の電極Ｅc1はデータ線１４に電気的に接続される。このとき、データ線１４にはデータ信号Ｘ[j]として、電位（ＶST−α・Ｖdata）が供給される。したがって、第３容量素子Ｃ３の電極Ｅc1の電位は、初期化電位ＶSTから電位（ＶST−α・Ｖdata）に変化する。この変化分をΔＶ１とすれば、ΔＶ１は以下の式（１）で与えられる。
ΔＶ１＝−α・Ｖdata……（１）
但し、αは係数であり、α＝（Ｃc＋Ｃh2）／Ｃh2である。
第３容量素子Ｃ３はカップリング容量として機能するので、駆動トランジスタＴdrのゲート電位Ｖgは、ΔＶ１を第３容量素子Ｃ３と第２容量素子Ｃ２で分圧した電圧だけ変化する。この変化分をΔＶ２とすれば、ΔＶ２は以下の式（１）で与えられる。
ΔＶ２＝ΔＶ１・Ｃh2／（Ｃc＋Ｃh2）
＝−Ｖdata……（２）
さらに、初期化期間Ｐ0の終了時点のゲート電位Ｖgは、Ｖg＝Ｖel−Ｖthであるから、データ書込期間Ｐ2が終了した時点におけるゲート電位Ｖgは、以下に示す式（３）で与えられる。
Ｖg＝Ｖel−Ｖth＋ΔＶ２
＝Ｖel−Ｖth−Ｖdata……（３）
【００３２】
（Ｄ）駆動期間Ｐ3
図６に駆動期間Ｐ3における単位回路Ｕの様子を示す。この状態では、走査信号ＧWRT[i]、初期化信号ＧPRE[i]、及び補償制御信号ＧINI[i]がローレベルになる。したがって、トランジスタＴr1がオフ状態となり、第３容量素子の電極Ｅa1がデータ線１４から電気的に分離される。また、トランジスタＴr2〜Ｔr4がオフ状態となる。一方、駆動期間Ｐ3では発光制御信号ＧEL[i]がハイレベルになり、トランジスタＴelがオン状態に変化して駆動トランジスタＴdrからゲート電位Ｖgに応じた大きさの駆動電流Ｉelが電気光学素子Ｅに供給される。駆動トランジスタＴdrが飽和領域にて動作すると仮定すると、駆動電流Ｉelは以下の式（４）で表現される電流値となる。式（４）における「β」は駆動トランジスタＴdrの利得係数である。
Ｉel＝（β／２）（Ｖgs−Ｖth）２……（４）
【００３３】
駆動トランジスタＴdrのソースは電源線１７に接続されているから、式（４）における電圧Ｖgsはゲート電位Ｖgと高電源電位Ｖelとの差分値（Ｖgs＝Ｖel−Ｖg）である。駆動期間Ｐ3においてゲート電位Ｖgが式（３）で与えられることを考慮すると、式（４）は式（５）に変形される。
Ｉel＝（β／２）｛Ｖel−（Ｖel−Ｖth−Ｖdata）−Ｖth｝２
＝（β／２）（Ｖdata）２  ……（５）
式(2)から理解されるように、駆動電流Ｉelは電位Ｖdataによって決定され、駆動トランジスタＴdrの閾値電圧Ｖthには依存しない。したがって、各単位回路Ｕにおける駆動トランジスタＴdrの閾値電圧Ｖthのバラツキを補償して各電気光学素子Ｅの階調（輝度）のムラを抑制することができる。
【００３４】
以上に説明したように、本実施形態においては、補償期間Ｐ1とデータ書込期間Ｐ2とを異なる水平走査期間１Ｈに配置することができる。これにより、補償期間Ｐ1及びデータ書込期間Ｐ2の時間を長くすることができるので、正確に閾値電圧Ｖthを補償するとともに電圧Ｖdataを十分書き込むことができる。この結果、輝度ムラを無くすとともに表示階調の精度を向上させることが可能となる。
【００３５】
次に、データ線１４と単位回路Ｕのノード間のクロストークが、どの程度影響するかについて説明する。まず、比較例として、図１４に示す従来の単位回路について検討する。図１４において寄生容量Ｃ４は、データ線ＬとノードＺ１との間に付随し、その容量値はＣaである。また、寄生容量Ｃ５は、データ線ＬとノードＺ２との間に付随し、その容量値はＣbである。ここで、データ線１４の電位の変動振幅をＶampとして、第４容量Ｃ４による駆動トランジスタＴdrのゲート電位の変動電圧をΔＶaとすると、変動電圧ΔＶaは、Ｃa、Ｃc、Ｃh1＋Ｃh2の容量比により分圧される。したがって、変動電圧ΔＶaは、以下に示す式（６）で与えられる。
【数１】
0004736954.tif 000002
【００３６】
Ｃaが、Ｃc、Ｃh1、及びＣh2と比較して非常に小さいとすると、式（６）は以下に示す式（７）に変形することができる。
【数２】
0004736954.tif 000003
【００３７】
同様に、第５容量Ｃ５による駆動トランジスタＴdrのゲート電位の変動電圧をΔＶbとすると、変動電圧ΔＶbは、Ｃb、Ｃh1＋Ｃh2の容量比により分圧される。したがって、変動電圧ΔＶbは、以下に示す式（８）で与えられる。
【数３】
0004736954.tif 000004
【００３８】
Ｃbが、Ｃh1及びＣh2と比較して非常に小さいとすると、式（８）は以下に示す式（９）に変形することができる。
【数４】
0004736954.tif 000005
【００３９】
ここで、駆動トランジスタＴdrのゲート電位Ｖgの変動電位をΔＶgとすると、変動電位ΔＶgは以下に示す式（１０）で与えられる。
【数５】
0004736954.tif 000006
【００４０】
次に、図２に示す本実施形態ついて検討する。第４容量Ｃ４による駆動トランジスタＴdrのゲート電位の変動電圧をΔＶa’とすると、変動電圧ΔＶaは、Ｃa、Ｃc、Ｃh1＋Ｃh2の容量比により分圧される。したがって、変動電圧ΔＶa’は、以下に示す式（１１）で与えられる。
【数６】
0004736954.tif 000007
【００４１】
ＣaがＣh1と比較して非常に小さいとすると、式（１１）は以下に示す式（１２）に変形することができる。
【数７】
0004736954.tif 000008
【００４２】
同様に、第５容量Ｃ５による駆動トランジスタＴdrのゲート電位の変動電圧をΔＶb’とすると、変動電圧ΔＶb’は、Ｃb、Ｃc、Ｃh1、及びＣh2の容量比により分圧される。したがって、変動電圧ΔＶb’は、以下に示す式（１３）で与えられる。
【数８】
0004736954.tif 000009
【００４３】
ここで、駆動トランジスタＴdrのゲート電位Ｖgの変動電位をΔＶg’とすると、変動電位ΔＶg’は以下に示す式（１４）で与えられる。
【数９】
0004736954.tif 000010
【００４４】
次に、クロストークの比較を行う。Ｃc＝Ｃh1＝Ｃh2＝Ｃとすると式（１０）及び式（１４）は、以下に示す式（１５）及び式（１６）に変形され、さらに単位回路Ｕにおける構成要素の配置によって大略Ｃa＝４Ｃbであるので、式（１５）及び式（１６）は式（１７）及び（１８）に変形することができる。
【数１０】
0004736954.tif 000011
【００４５】
式（１７）と式（１８）を比較すると、図１４に示す単位回路と比較して図２に示す本実施形態の単位回路Ｕは、クロストークの影響を約１／３に低減できることが分かる。これにより、データ線１４の電位が変動してもクロストークの影響を受け難い単位回路Ｕを提供することができる。
このように、第１〜第３容量素子Ｃ１〜Ｃ３をパイ型に接続して、第１容量素子Ｃ１及び第２容量素子Ｃ２をノードＺ１及びノードＺ２に設けることによって、トランジスタＴr1のソース・ドレイン間の容量Ｃdsによって発生するクロストークを低減することができる。さらに、第１容量素子Ｃ１の容量値Ｃh1、第２容量素子Ｃ２の容量値Ｃh2、及び第３容量素子Ｃ３の容量値Ｃcを等しく設定することによって、ノードＺ１及びノードＺ２の各合成容量の大きさを最大にすることができる。これによって、クロストークの影響をより一層低減することができる。
また、上述したクロストークは、ある単位回路Ｕとこれにデータ電位を供給するデータ線１４との間を問題としたが、当該単位回路Ｕと隣接する単位回路Ｕのデータ線１４との間にも同様の問題があるが、本実施形態の単位回路Ｕを採用することによって、隣接する単位回路Ｕのデータ線１４からのクロストークも同様に低減することができる。
【００４６】
＜２．単位回路Ｕの態様＞
次に、上述した実施形態の単位回路Ｕの各種の態様について説明する。
（１）変形例１
図８に単位回路Ｕ１を示す。この単位回路Ｕ１では、トランジスタＴr2とトランジスタＴr3の各ゲートに異なる信号が供給される。この例では、第２制御線１２３に第２補償制御信号ＧINI2[i]が供給され、第５制御線１２５には第１補償制御信号ＧINI1[i]が供給される。単位回路Ｕ１の動作は、初期化期間Ｐ0、補償期間Ｐ1、データ書込期間Ｐ2、及び駆動期間Ｐ3では、上述した実施形態と同様であり、第１補償制御信号ＧINI1[i]及び第２補償制御信号ＧINI2[i]として、上述した補償制御信号ＧINIが供給される（図３参照）。
【００４７】
電気光学装置Ｄの出荷前には各種の検査を行うが、この検査の一つとして第１容量素子Ｃ１と第３容量素子Ｃ３との短絡を検査する。検査期間において、走査信号ＧWRT[i]、第１補償制御信号ＧINI1[i]及び初期化信号ＧPRE[i]はハイレベルとなり、発光制御信号ＧEL[i]及び第２補償制御信号ＧINI2[i]はローレベルとなる。これにより、トランジスタＴr1、トランジスタＴr3、及びトランジスタＴr4がオン状態となる。仮に、第１容量素子Ｃ１の電極Ｅa1及び電極Ｅa2が短絡していれば、データ線１４の電位が高電源電位Ｖelとなる。また、仮に第３容量素子Ｃ３の電極Ｅc1及び電極Ｅc2が短絡していれば、データ線１４の電位が初期化電位ＶSTとなる。したがって、データ線１４の電位を測定することによって第１容量素子Ｃ１及び第３容量素子Ｃ３の短絡を検出することができる。このように単位回路Ｕ１によれば検査を容易に実行することが可能となる。
【００４８】
（２）変形例２
図９に単位回路Ｕ２を示す。この単位回路Ｕ２は、初期化電位ＶSTを供給する電源線とトランジスタＴr4の一方の入力端子との間にトランジスタＴr2を設けた点を除いて、図２に示す実施形態の単位回路Ｕと同様に構成されている。この単位回路Ｕ２においても、実施形態と同様の信号を第１〜第４制御線１２１〜１２４に供給することにより、初期化期間Ｐ0において第３容量素子Ｃ３の電荷を放電させ、補償期間Ｐ１において閾値電圧Ｖthを第２容量素子Ｃ２に保持させ、データ書込期間Ｐ2において第３容量素子Ｃ３をカップリング容量として作用させてデータ電位に応じた電位を駆動トランジスタＴdrのゲートに印加して保持させることができる。そして、駆動期間Ｐ3において、閾値電圧Ｖthを補償した大きさの駆動電流Ｉelを電気光学素子Ｅに供給することができる。
【００４９】
（３）変形例３
図１０に単位回路Ｕ１を示す。この単位回路Ｕ１では、トランジスタＴr2とトランジスタＴr3の各ゲートに異なる信号が供給される。この例では、第２制御線１２３に第２補償制御信号ＧINI2[i]が供給され、第５制御線１２５には第１補償制御信号ＧINI1[i]が供給される。単位回路Ｕ１の動作は、初期化期間Ｐ0、補償期間Ｐ1、データ書込期間Ｐ2、及び駆動期間Ｐ3では、上述した実施形態と同様であり、第１補償制御信号ＧINI1[i]及び第２補償制御信号ＧINI2[i]として、上述した補償制御信号ＧINIが供給される（図３参照）。
そして、検査期間においては、まず、走査信号ＧWRT[i]をハイレベルとし、発光制御信号ＧEL[i]、第１補償制御信号ＧINI1[i]、第２補償制御信号ＧINI2[i]及び初期化信号ＧPRE[i]をローレベルとする。これにより、トランジスタＴr1がオン状態となり、トランジスタＴr2、トランジスタＴr3、及びトランジスタＴr4がオフ状態となる。仮に、第１容量素子Ｃ１の電極Ｅa1及び電極Ｅa2が短絡していれば、データ線１４の電位が高電源電位Ｖelとなる。したがって、データ線１４の電位を測定することによって第１容量素子Ｃ１の短絡を検出することができる。
【００５０】
次に、第３容量素子Ｃ３の短絡を検査する。第１に、走査信号ＧWRT[i]及び発光制御信号ＧEL[i]をローレベルとし、第１補償制御信号ＧINI1[i]、第２補償制御信号ＧINI2[i]及び初期化信号ＧPRE[i]をハイレベルとする。これにより、トランジスタＴr1及び発光制御トランジスタＴelがオフ状態となり、トランジスタＴr2、トランジスタＴr3、及びトランジスタＴr4がオン状態となる。このとき、第３容量素子Ｃ３の電極Ｅc1及び電極Ｅc2の電位は、初期化電位ＶSTとなる。
第２に、走査信号ＧWRT[i]及び第１補償制御信号ＧINI1[i]をハイレベルとし、発光制御信号ＧEL[i]、第２補償制御信号ＧINI2[i]及び初期化信号ＧPRE[i]をローレベルとする。これにより、トランジスタＴr1及びトランジスタＴr3がオン状態となり、発光制御トランジスタＴel、トランジスタＴr2、及びトランジスタＴr4がオフ状態となる。仮に、第３容量素子Ｃ３が短絡していれば、電極Ｅc1の電位は「Ｖel−Ｖth」に収束し、短絡していなければ初期化電位ＶSTとなる。したがって、データ線１４の電位を検出することによって第１容量素子Ｃ１の短絡を検出することができる。
【００５１】
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
単位回路Ｕの具体的な構成は以上の例示に限定されない。例えば、単位回路Ｕを構成する各トランジスタの導電型は適宜に変更される。また、発光制御トランジスタＴelは適宜に省略される。
また、上述した実施形態において、電気光学素子ＥとしてＯＬＥＤ素子を例示したが、本発明の電子装置に採用される電気光学素子（被駆動素子）はこれに限定されない。例えば、ＯＬＥＤ素子に代えて、無機ＥＬ素子や、フィールド・エミッション（ＦＥ）素子、表面導電型エミッション（ＳＥ：Surface-conduction  Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic  electron  Surface  emitting）素子、ＬＥＤ（Light  Emitting  Diode）素子といった様々な自発光素子、さらには液晶素子や電気泳動素子やエレクトロクロミック素子など様々な電気光学素子を利用することができる。また、本発明は、バイオチップなどのセンシング装置にも適用される。
【００５２】
＜３．応用例＞
次に、本発明に係る電子装置（電気光学装置）を利用した電子機器について説明する。図１１ないし図１３には、以上に説明した何れかの形態に係る電子装置Ｄを表示装置として採用した電子機器の形態が図示されている。
【００５３】
図１１は、以上の各形態に係る電子装置Ｄを採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電子装置Ｄと、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。電子装置ＤはＯＬＥＤ素子を電気光学素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。
【００５４】
図１２に、以上の各形態に係る電子装置Ｄを適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２と、各種の画像を表示する電子装置Ｄとを備える。スクロールボタン３００２を操作することによって、電子装置Ｄに表示される画面がスクロールされる。
【００５５】
図１３に、以上の各形態に係る電子装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２と、各種の画像を表示する電子装置Ｄとを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が電子装置Ｄに表示される。
【００５６】
なお、本発明に係る電子装置が適用される電子機器としては、図１１から図１３に示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電子装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の電子装置は利用され得る。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施形態に係る電子装置の構成を示すブロック図である。
【図２】ひとつの単位回路Ｕの構成を示す回路図である。
【図３】電子装置の動作を説明するためのタイミングチャートである。
【図４】初期化期間における単位回路の様子を示す回路図である。
【図５】補償期間における単位回路の様子を示す回路図である。
【図６】データ書込期間における単位回路の様子を示す回路図である。
【図７】駆動期間における単位回路の様子を示す回路図である。
【図８】変形例１に係る単位回路Ｕ１の構成を示す回路図である。
【図９】変形例２に係る単位回路Ｕ２の構成を示す回路図である。
【図１０】変形例３に係る単位回路Ｕ３の構成を示す回路図である。
【図１１】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１２】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１３】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１４】従来の単位回路の構成を示す回路図である。
【符号の説明】
【００５８】
Ｄ……電子装置、Ｕ，Ｕ１〜Ｕ３……単位回路、Ｅ……電気光学素子、１０……素子アレイ部、１２……走査線、１２１……第１制御線、１２２……第２制御線、１２３……第３制御線、１２４……第４制御線、１２５……第５制御線、１４……データ線、１７……電源線、２２……走査線駆動回路、２４……データ線駆動回路、Ｃ１……第１容量素子、Ｃ２……第２容量素子、Ｃ３……第３容量素子、Ｅa1，Ｅa2，Ｅb1，Ｅb2，Ｅc1，Ｅc2……電極、Ｔdr……駆動トランジスタ、Ｔel……発光制御トランジスタ、Ｔr1，Ｔr2，Ｔr3，Ｔr4……トランジスタ、Ｐ0……初期化期間、Ｐ1……補償期間、Ｐ2……データ書込期間、Ｐ3……駆動期間。
【図１】
0004736954.tif 000012
【図２】
0004736954.tif 000013
【図３】
0004736954.tif 000014
【図４】
0004736954.tif 000015
【図５】
0004736954.tif 000016
【図６】
0004736954.tif 000017
【図７】
0004736954.tif 000018
【図８】
0004736954.tif 000019
【図９】
0004736954.tif 000020
【図１０】
0004736954.tif 000021
【図１１】
0004736954.tif 000022
【図１２】
0004736954.tif 000023
【図１３】
0004736954.tif 000024
【図１４】
0004736954.tif 000025