(57)【特許請求の範囲】
【請求項１】
半導体スイッチング装置及びショットキー装置が形成されたダイを備え、
前記半導体スイッチング装置は複数のトレンチを含み、各々のトレンチは一対の対向する側壁及び底部壁を含み、各々のトレンチは前記ダイの内部において前記ダイの最上面からドリフト領域まで延伸するものであり、第１の導電型のベース領域が前記ダイに形成されかつ前記トレンチの側壁に隣接して配置しており、ゲート絶縁層が各ベース領域に隣接するトレンチの各側壁上に備えられ、導電ゲート材料が前記トレンチ内に含まれかつ前記ゲート絶縁層によって前記ベース領域から絶縁され、前記ベース領域の導電型に反対の第２の導電型のソース領域がそれぞれ各トレンチの側壁に備えられかつそれぞれが前記ダイの最上面からベース領域に形成される各チャネル領域まで延伸するものであり：
前記ショットキー装置は、前記ダイの最上面に配置されかつその最上面の一部にショットキー接触するショットキーバリアを含み、
第１のコンタクトが前記ショットキーバリア及び前記第２の導電型のソース領域に接触するものであり、
さらにターミネーション構造を含み、前記ターミネーション構造は前記ベース領域の下方の深さにまで前記ダイに形成されたディプレッションから成り、第１の絶縁層が前記ディプレッションの主面全体に形成され、導電層が前記絶縁層全体に形成され、第２の絶縁層が前記導電層全体に形成され、ターミネーションコンタクトが前記第２の絶縁層全体に形成され、前記ターミネーションコンタクトが前記第２の絶縁層を介して前記導電層に電気的に接触し、
前記ショットキー装置はさらにメサを備え、メサの両側にそれぞれ一のトレンチを有し、前記メサの両側に配置するトレンチのそれぞれはベース領域に隣接しており、トレンチの側壁及び底部に絶縁層を有しかつトレンチ内には導電材料を備え、前記ショットキーバリアは前記メサの両側のトレンチ内に延び、前記ショットキーバリアはトレンチ内の導電材料上を覆い、さらに前記メサの両側のトレンチに隣接するベース領域上を覆っている、半導体装置。
【請求項２】
前記第１のコンタクトの反対側に前記ダイの主面に接触する第２のコンタクトを備えた請求項１に記載の半導体装置。
【請求項３】
前記半導体スイッチング装置はＭＯＳＦＥＴである請求項１に記載の半導体装置。
【請求項４】
前記ショットキーバリアがTiSi2を備えた請求項１に記載の半導体装置。
【請求項５】
前記ショットキー装置が前記ダイに形成されたメサの主面全体に配置された請求項１に記載の半導体装置。
【請求項６】
前記第２の導電型のソース領域の各ペア間に配置されかつ前記第１のコンタクトに接触する前記ベース領域と同じ導電型の高導電性領域を備えた請求項１に記載の半導体装置。
【請求項７】
前記高導電性領域が前記ダイのリセスの底部に位置している請求項６に記載の半導体装置。
【請求項８】
前記トレンチのそれぞれがその底部に厚い酸化層を含む請求項１に記載の半導体装置。
【請求項９】
半導体スイッチング装置及びショットキー装置を有する半導体装置の製造方法であって、
一の導電型の半導体ダイを備える段階と；
前記半導体ダイにターミネーション構造となるディプレッションを形成する段階と；
前記ターミネーション構造となるディプレッションを形成後に前記半導体ダイに、横方向に離隔した他の導電型のベース領域を形成する段階であって、各ベース領域は前記一の導電型の領域によって互いに離隔しており、各ベース領域は深くに形成されかつ前記一の導電型の前記領域に隣接してより高濃度にドープされる段階と；
半導体スイッチング装置用のゲートトレンチとして作用する、ベース領域を貫通する離隔したトレンチを形成する段階と；
前記トレンチに隣接する前記ベース領域にソース領域を形成する段階と；
前記の各ベース領域間に前記一の導電型の前記領域の各々の上全体にショットキーバリアを形成する段階と；
前記ショットキーバリアと前記ソース領域とに接触する共通の第１のコンタクトを形成する段階と；を順に行い、
前記ショットキー装置はさらにメサを備え、メサの両側にそれぞれ一のトレンチを有し、前記メサの両側に配置するトレンチのそれぞれはベース領域に隣接しており、トレンチの側壁及び底部に絶縁層を有しかつトレンチ内には導電材料を備え、前記ショットキーバリアは前記メサの両側のトレンチ内に延び、前記ショットキーバリアはトレンチ内の導電材料上を覆い、さらに前記メサの両側のトレンチに隣接するベース領域上を覆っている、請求項１に記載の半導体装置を製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体装置に関し、特に、共通のダイ上にショットキー装置とＭＯＳＦＥＴの両方を含むパワー半導体装置に関するものである。
【背景技術】
【０００２】
パワー製品における主要な要素は出力損失（ロス）である。パワー製品における出力損失は、パワー回路内におけるパワーＭＯＳＦＥＴのようなパワースイッチング装置による出力損失に因るところが大きい。例えば、パワーＭＯＳＦＥＴのボディダイオードに関わる出力損失は、パワー回路の全出力損失に寄与する要素である。
【０００３】
現在のパワー製品の高周波数及び大電流の要請は出力損失の低減を必要とする。ＭＯＳＦＥＴのボディダイオードからの出力損失を防止するために、ボディダイオードと並列に、ＭＯＳＦＥＴのボディダイオードによる伝導を防止するためにボディダイオードよりも低い電圧でオンにするショットキー装置を用いることは公知である。ＭＯＳＦＥＴとショットキー装置の両方をパッケージングした装置が、パワー製品における使用のために開発された。しかしながら、このようなパーケージは比較的大きく、望まない過度的な挙動を示す。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来装置の欠点を克服するために、本発明による装置は、共通のダイにショットキー装置及びＭＯＳＦＥＴの両方を形成して含む。結果として本発明の装置はより小型となり、パワー損失が少なくて済む。
【課題を解決するための手段】
【０００５】
本発明による半導体装置は、共通のダイにショットキー装置及びＭＯＳＦＥＴの両方を形成して含む。トレンチ型ＭＯＳＦＥＴは、それぞれがゲート構造を支持する複数のトレンチを含む。ショットキー装置は、ダイの最上面に配置されかつその面の一部にショットキー接触しているショットキーバリアを含む。本発明の態様によっては、ショットキー装置は、ＭＯＳＦＥＴ装置のトレンチ群間にそれぞれが配置された複数のショットキー領域を含む。本発明による装置においては、共通のコンタクトは、ＭＯＳＦＥＴのソース領域及びショットキー装置のショットキーバリアに接触する。
【０００６】
本発明の第１の実施形態では、各ショットキー領域はダイに形成された少なくとも一のメサ上に配置されかつそのメサにショットキー接触したショットキーバリアを含む。メサは、それぞれが側壁上に酸化物層を含み、導電材料を有するトレンチのいずれかの側部のトレンチに隣接する。本発明の第１の実施形態による装置では、ショットキーバリアはメサ上に延びかつ各トレンチ内の導電材料に接触する。
【０００７】
本発明の第２の実施形態では、ショットキー装置の各ショットキー領域におけるショットキーバリアは、少なくとも一のメサに隣接するトレンチ内の導電材料に接触せず、メサノ一部に接触するだけである。
【０００８】
本発明の第３の実施形態では、ショットキー装置における各ショットキー領域は、ダイの最上面の一部を覆って形成されたショットキーバリアを含む。本発明の第３の実施形態による装置では、ショットキートレンチでないものは使用されない。
【発明を実施するための最良の形態】
【０００９】
本発明の他の特徴及び利点は、添付図面を参照して本発明の以下の詳細な説明から明らかである。
【００１０】
図１に示すように、本発明による半導体装置は、共通ダイに形成されたショットキー装置と電界効果トランジスタを含み、これによって集積型ＦＥＴ及びショットキー装置を形成している。本発明による半導体装置における電界効果トランジスタはトレンチ型ＭＯＳＦＥＴである。従来技術で公知のように、トレンチ型ＭＯＳＦＥＴは複数のゲート構造を含む。各ゲート構造はダイの本体に形成されたトレンチであり、側壁上にゲート酸化物層を含み、ゲート電極として作用する導電ゲート材料を有する。典型的なＭＯＳＦＥＴは、並んで形成された多くのゲート構造を含んでもよい。
【００１１】
本発明によるショットキー装置は多くのショットキー領域１２を含む。本発明の一の態様では、ＭＯＳＦＥＴのゲート構造を、各ショットキー領域１２が図１に図示したようにゲート構造１４の群に隣接するようにグループで配置されている。ゲート構造１４の群は、公知の手法で（図示されていない）ゲートランナーによってゲートコンタクト６に接続されており、それによってそれらがＭＯＳＦＥＴを活性化する（アクティブになる）ように調和して作動する。
【００１２】
本発明を概説するために、ショットキー領域１２やゲート構造１４の群の相対寸法及び数を誇張している点に注意されたい。当業者であれば、ショットキー領域１２やゲート構造１４の群の相対寸法及び数が設計事項であり、典型的な用途において数１０万又はそれ以上の範囲がある。
【００１３】
図２に示したように、本発明の第１の実施形態による半導体装置１０は、少なくとも一のショットキー領域１２と、共通ダイ８に形成されたゲート構造１４の群を含む電界効果装置とを含む。ダイ８は、一の導電型の高濃度基板１６と、その一の導電型の低濃度基板１８とを基板１６の主面に形成されて含んでもよい。本発明の精神を逸脱することなく、他の高濃度基板を基板１６は赤リンでドープされてもよい。
【００１４】
本発明の第１の実施形態による半導体装置１０の電界効果装置は、公知のトレンチ型装置のゲート構造と類似する複数のゲート構造を含む。本発明の一の態様では、ゲート構造１４の各群を図２に図示したようにショットキー領域１２に隣接して配置された。
【００１５】
各トレンチ１２はエピタキシャル層１８に形成され、トレンチの側壁上には適厚のゲート酸化物２２を含み、任意で、その底部に厚い酸化物層２４を含み、トレンチ２０においてゲート電極として作用するポリシリコンのじょうな導電材料２６を含む。
【００１６】
半導体装置１０における電界効果装置もベース領域２８及びソース領域３０を含む。ベース領域２８を、エピタキシャル層１８のドーパントと反対の導電型のドーパントと同じカウンタードーピングによってエピタキシャル層１８に形成している。
【００１７】
ソース領域３０はエピタキシャル層１８と同じ導電型の高濃度ドープ領域である。各ソース領域３０は、ダイ８の最上面からベース領域２８内の所定の深さまで延び、トレンチ２０の側壁に隣接して配置されている。
【００１８】
各トレンチ２０は、ダイの最上面からベース領域２８の下方のある深さまで延びている。ゲート酸化物２２に隣接するベース領域２８におけるエリアは、ゲート構造に隣接してベース領域２８にチャネル領域を形成するために、隣接する導電材料２６に適当な電圧を印加することによって反転させる（反対にする）。チャネル領域はソース領域３０を、ベース領域２８の下方のエピタキシャル層２８の領域（以下、“ドリフト領域”という）に電気的に接触させ、これによって２つの間の導電性を確保する。
【００１９】
本発明の第１の実施形態による半導体装置１０では、ディプレッション３２をトレンチ２０の各ペア間に形成している。また、ベース領域２８と同じ導電型の高濃度領域３４を底部に形成し、ソース領域３０を各ディプレッション３２の反対側の側壁に位置づけている。本発明の位置の態様では、Ti又はTiSi2の層を、シート抵抗を低減するために各ディプレッション３２の側壁及び底部面に形成する。
【００２０】
本発明の第１の実施形態では、各ショットキー領域１２はショットキーバリア４０を含む。ショットキーバリア層４０は好適にはTiSi2から成るが、本発明の精神を逸脱することなく他の適当なバリア材料を用いてもよい。ショットキーバリア４０は、その側部に配置された２つのトレンチ３８を有するメサ３６上に形成されている。各トレンチ３８の側壁はゲート酸化物２２と並び、各トレンチの底部は任意に厚い酸化物層２４を含む。本発明の第１の実施形態では、ショットキーバリア４０がメサ上に形成され、メサ、メサ３６の側壁の一部及び各トレンチ３８内の導電材料２６の最上面にショットキー接触している。ショットキーバリア４０をメサ３６の側壁まで延長することは、ショットキーアクティブエリアを増大するという利点がある。本発明の第１の実施形態の半導体装置におけるショットキー領域１２は１個のメサ３６に制限されないことに留意されたい。
【００２１】
本発明の他の側面では、半導体装置１０は、ダイの最上面に拡がっている（延びている）接触層４２を含み、ショットキーバリア４０とソース領域３０とに（ディプレッション３２の側壁上に配置したTiSi2層を介して）電気的に接触している。従って、接触層４２は、本発明による半導体装置において電界効果装置用のソースコンタクト及びショットキー装置用のショットキーコンタクトの両方として作用する。接触層４２は、好適にはＴＥＯＳのような低温度酸化物から成る絶縁プラグ４４によってトレンチ２０内で導電材料２６から絶縁されていることに留意されたい。本発明の好適な実施形態では、接触層４２はAl、AlSi、又はAlSiCuから成る。
【００２２】
半導体装置１０はまた、アクティブエリア（ショットキー装置及び電界効果装置を含むエリア）を囲繞する（図１を参照されたい）ターミネーション構造４８を含む。ターミネーション構造４８は、ディープ（深い）ディプレッション５０の底部及び側壁に配置された電界酸化物層５２と、電界酸化物層５３上に配置したポリシリコン層５４とを含む。ディープディプレッション５０は半導体装置１０においてアクティブ領域の周りに形成され、ベース領域２８の下方のある深さまで、好適にはトレンチ２０及び３８の深さの下方まで延びている。ターミネーション構造４８はさらに、ポリシリコン層５４上に配置したＴＥＯＳ等であってもよい低温度酸化物層５６と、低温度酸化物層５６上に配置しかつ低温度酸化物層５６においてアクセスホール５７を介してポリシリコン層５４に電気的に接触するターミネーションコンタクト５８とを含む。装置１０はターミネーション構造４８に制限されないが、従来型の電界プレートのような従来型のターミネーション構造を含んでもよい。
【００２３】
また、半導体装置１０は、電界効果装置用のドレインコンタクト及びショットキー装置用の第２のコンタクトとして作用する底部コンタクト４６を含む。底部コンタクト４６は、トリメタル（３種類の金属）構造のような適当な導電構造を含んでもよい。
【００２４】
装置１０の製造方法を以下に記載する。
【００２５】
図３に示したように、ダイ８から開始し、パッド酸化物の薄層６０（例えば、230Å）をダイ８の主面上に形成する。次いで、Si3N4の比較的厚めの層６２（例えば、1200Å）をパッド酸化物の薄層６０上に堆積する。次いで、フォトレジスト層６４をSi3N4の比較的厚めの層６２上に堆積し、スルーフォトリソグラフィディープディプレッション５０をダイ８内に画定する。
【００２６】
次に図４に示したように、フォトレジスト層６４を除去し、電界酸化物層６６をディープディプレッション５０の側部及び底部に成長させる。次いで、フォトレジスト層６８を堆積して、フォトリソグラフィを介してフォトレジスト層６８を処理してダイ８の最上面の選択された一部の上にウィンドウ７０を備える。次に、ダイ８の導電型と反対の導電型のドーパント原子を、ウィンドウ７０、Si3N4層６２、及びパッド酸化物６０を介してダイ８の最上面に注入し、所望の深さまで拡散ドライブで移動され、横方向に離隔したベース領域２８を形成する。拡散ドライブの前に、フォトレジスト層６８を除去する。
【００２７】
次いで、図５に示したように、トレンチ２０，３８を、例えば、フォトリソグラフィ及びエッチングにいおってダイ８においてベース領域２８下方のある深さまで形成する。次いで、後者のフォトリソグラフィ処理で残ったフォトレジスト材料を除去し、各トレンチの底部上の厚い酸化物層２４及び側部上のゲート酸化物層２２は以下のように形成する。
【００２８】
最初に、犠牲酸化物層をトレンチ２０、３８の側部及び底部に成長させ、除去する。次いで、パッド酸化物層をトレンチ２０、３８の側部及び底部に成長させ、その後、パッド酸化物層の上にSi3N4層を堆積する。次いで、各トレンチ２０、３８の底部におけるSi3N4をドライエッチングによって除去し、さらに各トレンチ２０、３８の底部を酸化して各トレンチ２０、３８に厚い酸化物２４を形成する。次いで、Si3N4の残留部をトレンチ２０、３８の側部から除去し、ゲート酸化物層２２をトレンチ２０、３８の側部上に成長させる。
【００２９】
その後、ポリシリコン層を堆積して、トレンチ２０、３８を充填する。次いで、ポリシリコン層をエッチングして、ポリシリコンで少なくとも部分的に充填された各トレンチ２０、３８を残し、電界酸化物層５２上にポリシリコン層５４を残す。各トレンチ２０、３８に残るポリシリコンは先述のように導電材料２６を構成する。次いで、各導電材料２６の最上面を図５に示した点線によって示したように酸化してもよい。
【００３０】
図６に示したように、Si3N4６２の残留をウェットエッチングによって除去し、フォトレジスト層７２を堆積する。次いで、フォトレジスト層７２をエッチングして、これによってダイ８の最上面上の一エリア７４を露出する。エリア７４は後で述べるように電界効果装置用のアクティブ領域のサイトとなる。次いで、（ベース層２８と反対で）エピタキシャル層１８と同じ導電型のソースドーパントをエリア７４に注入して、ベース領域２８においてカウンタードープされた領域７６を形成する。フォトレジスト層７２の一部をソースドーパントの注入中に隣接するメサ３６及びトレンチ３８上に残す。次いで、フォトレジスト層７２を除去し（除去を点線で示す）、ＴＥＯＳ５６を構造の全表面上に堆積する。
【００３１】
図７に示したように、フォトリソグラフィを実施することによって、ディプレッション３２をダイ８においてカウンタードープ領域７６の下方の深さまで形成し、トレンチ２０，３８の最上面に（ＴＥＯＳ５６から形成された）絶縁プラグ４４を残す。好適には、絶縁プラグ４４をエッチングして側壁がテーパを有するようにする。次いで、残りのフォトレジストを除去し、ソースドーパントを拡散ドライブステップでドライブしてソース領域３０を形成する。次いで、ベース領域２８と同じ導電型のドーパントを各ディプレッション３２の底部に注入し、ドライブして高導電領域３４を形成する。
【００３２】
図２に示したように、メサ３６とこれに隣接するトレンチ３８上の絶縁プラグ４４をフォトリソグラフィを介して除去する。次いで、フォトリソグラフィ段階で残ったフォトレジストを除去し、チタン層を堆積して、チタンシリサイドバリアを高速熱アニーリング（ＲＴＡ）によって形成する。次いで、反応しなかったチタンを絶縁プラグ４４及びＴＥＯＳ層５６の最上面から除去し、ＡＬ層を堆積し、焼結して接触層４２を形成する。装置１０を得るために、バックコンタクト４６及びゲートコンタクト６（図１）を従来公知の手法によって形成する。
【００３３】
図８に示したように、本発明の第の実施形態による装置７８は、装置７８のショットキー領域１２がショットキーバリア８０を含むことを除いては装置１０の全ての点で類似する。ここで、ショットキーバリア８０はショットキーバリア４０と似ておらず、メサ３６の最上面にだけ接触し、トレンチ３８の側壁及びトレンチ３８内のポリシリコンまでは延びていないものである。
【００３４】
第２の実施形態による装置７８を製造する方法、第１の実施形態による装置１０を製造する方法より少ないマスク段階を有し、以下のさらなる段階と組み合わせて図３−図５を参照して以上の方法によって実施される。
【００３５】
図９に示したように、装置１０（第１の実施形態）の製造について上述した方法とは異なり、導電材料２６（すなわち、トレンチ２０内のポリシリコンの堆積）の形成後に、Si3N4層を除去しない。Si3N4層を除去することなく、（点線で示した）ＴＥＯＳ層５６を堆積し、緻密化（デンシファイ）する。次いで、フォトリソグラフィの実施によって、Si3N4６２を露出して絶縁プラグ４４が残るまで、ＴＥＯＳ５６を除去する（点線によって除去された部分を示す）。装置１０（第１の実施形態）の処理と同様に、ＴＥＯＳ層５６をターミネーションエリアに残すことに留意されたい。
【００３６】
図１０に示したように、ウェットエッチングによって残ったSi3N4を除去し、（点線で示した）第２のＴＥＯＳ層８２を堆積する。次いで、第２のＴＥＯＳ層８２の異方性エッチングによって、絶縁スペーサー８４を絶縁プラグ４４の側壁上に形成する。後者のエッチング段階を、ダイ８の少なくとも最上面を露出するまで続ける。
【００３７】
次いで、ソースマスク３３を用いて、所定の角度でソースドーパントを注入する。次いで、適当なエッチング法を用いてダイ８の最上面にディプレッション３２を形成する。
【００３８】
図８に示したように、ベース領域２８のそれと同じ導電型のドーパント原子を、各リセス３２の底部で存在しているソースマスク３３を介して注入し、その後、ソースドーパントと共にドライブされ、高導電領域３４とソース領域３０のそれぞれを形成する。次いで、ソースマスク３３を除去し、クリーニング段階後、Ti層を堆積し、シリサイド化及び適当なエッチングを行って、メサ３６の最上面にショットキーバリアを形成し、ディプレッション３２の面にはTiSi2を形成する。次いで、コンタクト４２及び底部コンタクト４６を、装置１０について上述したのと同じ手法で形成する。
【００３９】
図１１に示したように、本発明の第３の実施形態による装置８６は、装置８６のショットキー１２が２個の横方向に離隔したトレンチに隣接したメサの上方又はメサ上には形成されないことを除いて、装置１０（第１の実施形態）及び装置７８（第２の実施形態）で記載した特徴の全てを含む。また、装置８６におけるショットキー領域１２は、カウンタードープされていないエピタキシャル層１８における所定の領域の最上面に形成されたショットキーバリア層４０を含む。装置８６のショットキー領域１２近傍のベース領域２８は深くに形成され、、電界効果応力を低減し、絶縁破壊電圧を増大するために、ベース領域２８の残り部と比較してより高濃度にドープされている（領域９２）ことに留意されたい。カウンタードープ領域９０は互いに横方向に離隔され、それぞれは横方向エッジに、エピタキシャル層１８のより深くに延びかつカウンタードープ領域９０の残り部に対してより高濃度にドープされた領域９２を含むことに留意されたい。
【００４０】
本発明の第３の実施形態による装置８６は、以下のプロセスに従って製造する。
【００４１】
図１２に示したように、酸化物層をダイ８の最上面の上（上方）に形成する。次いで、フォトリソグラフィ及びエッチングによって、酸化物層の一部を除去して酸化物層にウィンドウ８９を開口し、酸化物層８８（実線）及び酸化物層９２ａ（点線）を形成し、ウィンドウ８９エリアにおいてエピタキシャル層１８の最上面の一部を露出する。ウィンドウ８９を介して注入して、エピタキシャル層１８にカウンタードープ領域９２を形成する。次いで、酸化物層８８上にフォトレジスト層を形成し、酸化物層９２ａを除去して、エピタキシャル層１８の最上面の一部を露出する。（フォトリソグラフィ及びエッチングによって除去されていない）酸化物層８８をマスクカウンタードープ領域９０として用いて、エピタキシャル層１８に形成する。その後、ソースドーパントを、酸化物層８８をマスクとして用いてカウンタードープ領域９０に注入する。ソースドーパントをカウンタードープ領域９０の深さより浅い深さまで注入することに留意されたい。また、カウンタードープ領域９０を図１２に示したようにカウンタードープ領域９２と合体することに留意されたい。領域９２は領域９０より深くまでエピタキシャル層１８に延び、ドライブステップによって横方向には酸化物層８８の下方のエリアまで延びている。
【００４２】
図１３に示したように、好適には、カウンタードープ領域９０及びソースドーパントを含む領域は拡散ドライブでドライブし、ベース領域２８及びソース領域３０を形成する。次いで、トレンチ２０をフォトリソグラフィによって形成し、図１３に示したような構造を得る。
【００４３】
図１４に示したように、酸化物層９４を、各トレンチ２０の側壁及び底部を含む図１３に示した構造上に形成する。装置１０（第１の実施形態）及び装置７８（第２の実施形態）と同様な厚い酸化物底部を有するトレンチ２０を得るために、プロセスを変形してもよいことに留意されたい。酸化物層９４を形成した後、ポリシリコン層を堆積し、次いで、ゲート電極として作用するポリシリコン（導電材料２６）を部分的に充填した各トレンチ２０を残すのに十分エッチングする。
【００４４】
図１５に示したように、次いで酸化物８８の層の残り部を除去し、次いで、ＴＥＯＳ層９６（点線で図示）を図１４で示した構造の上に堆積する。次いで、（垂直点線で示した）開口９８をＴＥＯＳ層９６に形成し、エピタキシャル層１８の最上面の一部を露出する。その部分をエッチングしてディプレッション３２を形成する。その後、ベース領域２８と同じ導電型のドーパントを各ディプレッション３２の底部に注入し、拡散ドライブでドライブし高濃度導電領域３４を形成する。次いで、絶縁プラグ４４を、例えばフォトリソグラフィによってＴＥＯＳ層９６の選択された部分の除去（除去された部分を点線で示す）によって形成する。
【００４５】
図１１に示したように、例えば、スパッタリングによって図１５で示した構造上にTi層を堆積し、次いで、アニーリングして、横方向に離隔したベース領域２８間のエピタキシャル層１８のその領域全体にショットキーバリア４０のためにバリア材料として作用するTiSi2を形成する。TiSi2は各ディプレッション３２の側部及び底部に拡がっていてもよいことに留意されたい。次いで、過剰のTiSi2を絶縁プラグ４４の最上部から除去し、接触層４２をスパッタリングする。次いで、ダイ８の底部に底部コンタクト４６を堆積し、本発明の第３の実施形態による装置８６を形成する。
【００４６】
本発明について特定の実施形態、多くの他の変形及び変更によって説明してきたが、他の使用も当業者には明らかである。従って、本発明は明細書における特定の開示によって限定されず、特許請求の範囲だけに限定される。
【図面の簡単な説明】
【００４７】
【図１】本発明による半導体装置におけるショットキー領域の配置を概略的に図示する本発明による半導体装置の平面図である。
【図２】本発明の第１の実施形態による装置の一部の断面図である。
【図３】本発明の第１の実施形態による装置を得るために実施される処理段階を示す図である。
【図４】本発明の第１の実施形態による装置を得るために実施される処理段階を示す図である。
【図５】本発明の第１の実施形態による装置を得るために実施される処理段階を示す図である。
【図６】本発明の第１の実施形態による装置を得るために実施される処理段階を示す図である。
【図７】本発明の第１の実施形態による装置を得るために実施される処理段階を示す図である。
【図８】本発明の第２の実施形態による装置の一部の断面図である。
【図９】本発明の第２の実施形態による装置を得るために実施される処理段階を示す図である。
【図１０】本発明の第２の実施形態による装置を得るために実施される処理段階を示す図である。
【図１１】本発明の第３の実施形態による装置の一部の断面図である。
【図１２】本発明の第３の実施形態による装置を得るために実施される処理段階を示す図である。
【図１３】本発明の第３の実施形態による装置を得るために実施される処理段階を示す図である。
【図１４】本発明の第３の実施形態による装置を得るために実施される処理段階を示す図である。
【図１５】本発明の第３の実施形態による装置を得るために実施される処理段階を示す図である。
【符号の説明】
【００４８】
８  ダイ
１０  半導体装置
１２  ショットキー領域
１４  ゲート構造
１６  高濃度基板
１８  低濃度基板
２０  トレンチ
２２  ゲート酸化物
２４  酸化物層
２６  導電材料
２８  ベース領域
３２  ディプレッション
３６  メサ
３８  トレンチ
４２  コンタクト
４４  絶縁プラグ
５０  ディープディプレッション
６４  フォトレジスト層
７０  ウィンドウ
９０  カウンタードープ領域
９２  高濃度にドープされた領域
【図１】
0004843204.tif 000002
【図２】
0004843204.tif 000003
【図３】
0004843204.tif 000004
【図４】
0004843204.tif 000005
【図５】
0004843204.tif 000006
【図６】
0004843204.tif 000007
【図７】
0004843204.tif 000008
【図８】
0004843204.tif 000009
【図９】
0004843204.tif 000010
【図１０】
0004843204.tif 000011
【図１１】
0004843204.tif 000012
【図１２】
0004843204.tif 000013
【図１３】
0004843204.tif 000014
【図１４】
0004843204.tif 000015
【図１５】
0004843204.tif 000016