(57)【特許請求の範囲】
【請求項１】
複数の画素と、
あるフレーム期間において前記複数の画素の一が有する画素電極に与える第１の信号電圧の電位を記憶する第１の記憶手段と、
前記フレーム期間の次のフレーム期間において前記画素電極に与える第２の信号電圧の電位を記憶する第２の記憶手段と、
前記第１の信号電圧の電位と前記第２の信号電圧の電位との電位差を比較する手段とを有し、
前記比較された電位差の大きい前記画素から順次、前記画素電極に前記第２の信号電圧が入力されることを特徴とする表示装置。
【請求項２】
複数の画素と、
あるフレーム期間において、前記複数の画素の一が有する画素電極に与える第１の信号電圧の電位を記憶する第１の記憶手段と、
前記フレーム期間の次のフレーム期間において、前記画素電極に与える第２の信号電圧の電位を記憶する第２の記憶手段と、
前記第１の信号電圧の電位から前記第２の信号電圧の電位へと変化するときの表示素子の応答時間を演算する手段とを有し、
前記演算された前記応答時間の長い前記画素から順次、前記画素電極に前記第２の信号電圧が入力されることを特徴とする表示装置。
【請求項３】
請求項２において、
前記表示素子は、液晶を有することを特徴とする表示装置。
【請求項４】
請求項１又は請求項２において、
前記複数の画素はそれぞれ、複数の信号線と複数の走査線によって制御され、
前記複数の信号線を制御する駆動回路はアドレスデコーダを有し、
前記複数の走査線を制御する駆動回路はアドレスデコーダを有することを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一に記載の表示装置と、操作スイッチとを具備したことを特徴とする電子機器。
【請求項６】
複数の画素を有し、
あるフレーム期間において前記複数の画素の一が有する画素電極に与える第１の信号電圧の電位を記憶し、
前記フレーム期間の次のフレーム期間において前記画素電極に与える第２の信号電圧の電位を記憶し、
前記第１の信号電圧の電位と前記第２の信号電圧の電位との電位差を比較し、
前記比較された電位差の大きい前記画素から順次選択し、前記画素電極に前記第２の信号電圧を入力することを特徴とする表示装置の駆動方法。
【請求項７】
複数の画素を有し、
あるフレーム期間において前記複数の画素の一が有する画素電極に与える第１の信号電圧の電位を記憶し、
前記フレーム期間の次のフレーム期間において前記画素電極に与える第２の信号電圧の電位を記憶し、
前記第１の信号電圧の電位から前記第２の信号電圧の電位へと変化するときの表示素子の応答時間を演算し、
前記演算された前記応答時間の長い前記画素から順次選択し、前記画素電極に前記第２の信号電圧を入力することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置及びその駆動方法に関する。液晶表示装置とは、基板間に狭持された液晶層に印加した電圧により、液晶層を通過する光の偏光状態、散乱状態又は波長特性が変わることを利用して、明暗の表示を行うものである。
【０００２】
本明細書において、薄膜トランジスタ（ＴＦＴ）とは半導体層、ゲート電極、ソース電極及びドレイン電極を有する半導体素子を示す。
【０００３】
【従来の技術】
液晶表示装置は、軽量、低消費電力の点で携帯用途、パーソナルコンピュータ用途に広く用いられている。
【０００４】
液晶表示装置において、三原色である赤、緑、青の光源を順次点灯させて、カラー表示を行うフィールドシーケンシャル方式が注目されている。フィールドシーケンシャル方式は、カラーフィルターが不用となるため、高精細な表示が期待される。
【０００５】
フィールドシーケンシャル方式には、光源を順次、発光色を変えて連続的に点灯する方式が提案されている（月刊  ＦＰＤ  Intelligence  プレスジャーナル  1999.2  ｐ66-69）。この方式においては、光源の発光色が切り替わるときに、画面全体を黒レベルにして、それぞれの画素において、光源の混色を防止する必要がある。
【０００６】
また、フィールドシーケンシャル方式には、液晶の応答が画面内で完了したのちに光源を点灯させる方式（小林駿介編著  カラー液晶ディスプレイ  産業図書日本  ｐ127）が提案されている。この方式は、光源が間欠的に点灯するので、光源が非点灯のときに、完全な黒が達成できる。このため、ＣＲＴ（cathode ray tube）の駆動方式であるインパルス方式が液晶表示装置においても達成でき、液晶表示装置に特有の残像を防止する手段として期待されている。
【０００７】
【発明が解決しようとする課題】
発明が解決しようとする課題を以下に示す。
【０００８】
なお、本明細書において、画素部に設けられたＴＦＴを画素ＴＦＴという。
【０００９】
また本明細書において、画素部にはＳ１〜Ｓｍのアドレスを有する信号線と、Ｇ１〜Ｇｎのアドレスを有する走査線と、信号線と走査線の交点近傍に配置された画素が設けられている。各画素は画素ＴＦＴを有し、画素ＴＦＴはそのゲート電極が走査線に接続されており、そのソース電極が信号線に接続されている。各画素のアドレスは画素ＴＦＴのソース電極が接続されている信号線のアドレスと、ゲート電極が接続されている走査線のアドレスとで示される。例えば、画素ＴＦＴがｉ列目の信号線とｊ行目の走査線に接続されているときは、この画素ＴＦＴを有する画素のアドレスは（ｉ，ｊ）となる。
【００１０】
また、画素ＴＦＴのドレイン電極と接続して画素電極が設けられており、画素電極と対向して対向電極がある。画素電極と対向電極との間には配向膜を介して液晶が挟まれており、画素電極と対向電極との電位差に応じて液晶がスイッチングをする。
【００１１】
また、点順次駆動において、１行目の走査線を選択してからｎ行目の走査線を選択するまでにかかる時間を「走査線の走査期間」という。また、半導体層を活性化するために、走査線に所定の電位例えば、＋８Ｖ〜＋１１Ｖの電位を与えることを「走査線を選択する」という。走査線を選択する期間を「走査線選択期間」という。
【００１２】
すなわち、「走査線の走査期間」とは１行目の走査線の選択を始めてからｎ行目の走査線の選択が終わるまでにかかる時間である。また、「走査線を選択する」とは、走査線に接続されている画素ＴＦＴにゲートパルスを与えて、走査線に接続されている画素ＴＦＴのソースおよびドレイン間を導通状態にすることである。また、走査線の選択期間とは１行の走査線を選択する期間であり、走査線の選択期間をｎ倍にしたものが「走査線の走査期間」である。
【００１３】
また、信号線を選択するとは、信号線に信号電圧を与え、さらに信号線に接続した画素ＴＦＴに信号線の電位を与えることをいう。
【００１４】
また、（１，１）のアドレスを有する画素ＴＦＴの画素電極に画像表示に必要な電位を与えることから始まり、一つの単色の画像を形成するまでの期間を「サブフレーム期間」という。また、（１，１）のアドレスを有する画素ＴＦＴの画素電極に画像表示に必要な電位を与えることから始まり、一つのカラー表示された画像を形成するまでの期間を「フレーム期間」という。
【００１５】
フィールドシーケンシャル方式では、カラー表示された画像が形成されるフレーム期間は赤色の画像を形成するサブフレーム期間と、青色の画像を形成するサブフレーム期間と、緑色の画像を形成するサブフレーム期間とからなる。
【００１６】
光源を間欠的に点灯するフィールドシーケンシャル方式の、タイミングチャートを図７に示す。フィールドシーケンシャル方式において１フレーム期間の周期（Ｔ）は１６．６ｍｓｅｃ、サブフレーム期間の周期（Ｔ／３）は５．５ｍｓｅｃである。
【００１７】
点順次駆動では、一本の走査線を選択して、ソースドライバーのシフトレジスターにより順次信号線を選択していくことで、選択された走査線に接続した画素ＴＦＴの画素電極に信号線の電位を付与する。サブフレーム期間は待機期間３０１、走査線選択期間３０２、液晶応答期間３０３、光源の点灯期間３０４の四つに分けられる。待機期間は１フレーム期間が始まってから画素ＴＦＴに接続した走査線が選択されるまでの期間である。液晶応答期間は液晶が画素電極の電位に応じて応答する期間である。走査線選択期間を走査線の本数ｎで乗じたものが走査線の走査期間３０８である。
【００１８】
走査線選択期間３０２に走査線が選択されて、走査線に接続した画素ＴＦＴの画素電極に順次、所望の階調に応じて信号線の電位を与える。液晶応答期間３０３に、液晶の光学応答が終了する。光源の点灯期間３０４に、光源が間欠的に点灯し、第１の発光色３０５、第２の発光色３０６、第３の発光色３０７が順次、液晶表示装置に入射する。例えば、第１の発光色として赤色、第２の発光色として緑色、第３の発光色として青色を用いることができる。しかし、このように、間欠的に光源を点灯させたときに、一行目の走査線に接続した画素ＴＦＴと、ｎ行目の走査線に接続した画素ＴＦＴとで液晶応答期間３０３が、当然、異なる。そこで、液晶の応答に時間がかかるときや、走査線の走査期間３０８が長いときは、液晶の応答が完了してから光源を点灯させようとすると光源の点灯期間３０４が短くなり明るさが低下する。
【００１９】
つまり、フィールドシーケンシャル方式で、重要な要素の一つとして挙げられるのが、液晶の応答時間である。液晶の応答時間が早いほど、光源の点灯期間を長くして、明るい表示をすることができる。
【００２０】
さらに、フィールドシーケンシャル方式で、重要な要素として挙げられるのが走査線の走査期間である。走査線が１行〜ｎ行まであるとすると、走査期間が長くなると、走査線がｎ行目に近づくにつれて、画素電極に信号線の電位を与えてから光源が点灯するまでの時間が短くなり、液晶が応答しきらないうちに、光源が点灯することになる。階調レベルは光源が点灯しているときに液晶の示す明るさの積分値で決まるため、液晶が応答しきらないうちに、光源が点灯すると、画面を表示するときの階調レベルが変わってしまう。逆に、液晶が応答してから光源を点灯させるとなると、光源の点灯期間が短くなり、表示が暗くなる。
【００２１】
また、走査線数が多いＸＧＡ（横１０２４画素×縦７６８画素）、ＳＸＧＡ（横１２８０画素×縦１０２４画素）の液晶表示装置では、走査線の走査期間がサブフレーム期間に占める割合が無視できない。ＳＸＧＡの液晶表示装置において点順次駆動をするときに、１画素への信号の書き込み時間を０．７５〜１．５ｎｓｅｃとしても、走査線の走査期間は１〜２ｍｓｅｃと見積もられた。よって、サブフレーム期間（５．５ｍｓｅｃ）から走査線の走査期間を除くと、３．５〜４．５ｍｓｅｃの時間しか残されていず、この時間で液晶を所望の明るさを示すまで応答させ、次いで光源を点灯させるとすると、光源の点灯時間はかなり短くなり、明るい表示が困難になる。
【００２２】
本明細書では、フィールドシーケンシャル方式による液晶表示装置の駆動にさいし、液晶の光学応答をより速く終了させることを課題とする。また、走査線の走査期間を短縮し、待機期間３０１がサブフレーム期間に占める割合を減少することを課題とする。
【００２３】
すなわち、本明細書ではフィールドシーケンシャル方式において、待機期間３０１と液晶応答期間３０３の和を短縮し、光源の点灯期間３０４を長くし、明るい表示をすることを課題とする。
【００２４】
【課題を解決する手段】
本発明は、第１のサブフレーム期間において第１の信号電圧の電位を有する画素電極が第２のサブフレーム期間において第２の信号電圧の電位を有するときに、第１の信号電圧から第２の信号電圧へと電圧値が変化するときの液晶の応答時間を演算し、第２のサブフレーム期間において演算した液晶の応答時間の長い画素から順に、画素の画素電極に第２の信号電圧の電位を与えることを特徴とする。
【００２５】
本発明は、その回路構成に第１のサブフレーム期間において画素電極に与える第１の信号電圧の電位を記憶する第１の手段と、第２のサブフレーム期間において画素電極に与える第２の信号電圧の電位を記憶する第２の手段と、第１の信号電圧から第２の信号電圧へと電圧値が変わるときの液晶の応答時間を演算する第３の手段と、演算した液晶の応答時間の長い画素の順に、画素の画素電極に第２の信号電圧を与える第４の手段とを有する。
【００２６】
フィールドシーケンシャル方式においては、単色の画像を形成する期間であるサブフレーム期間と、サブフレーム期間を連続的に三つ組み合わせてカラー化された画像を形成する期間であるフレーム期間とからなる。上記構成はこのフィールドシーケンシャル方式に適用できる。また、上記サブフレーム期間をフレーム期間と置き換えることで本発明を、フィールドシーケンシャル方式に限らず、液晶表示装置及びその駆動方法に広く適用することも可能である。
【００２７】
点順次駆動では、一行列目の走査線に接続した画素ＴＦＴに接続した画素電極からｎ行目の走査線に接続した画素ＴＦＴを有する画素へと、順次画素を選択する。このため、ｎ行目の走査線に接続した画素において液晶の応答時間が長いと、フィールドシーケンシャル方式において、光源が点灯するまでに液晶が応答しきらないときがあった。しかし、本発明によれば、第１のサブフレーム期間から第２のサブフレーム期間へと画像が変わり、液晶が応答するときに、液晶の応答時間がかかる画素を優先的に選択するため、図７のフィールドシーケンシャル方式のタイミングチャートにおいて、液晶の応答期間３０３が長い画素では待機期間３０１が短くなり、待機期間３０１と液晶応答期間３０３の和を短縮できる。すなわち、光源の点灯期間３０４を長くでき、明るい表示が可能となる。
【００２８】
また、本発明は、同一の信号線に接続した同一の階調を表示する複数の画素の画素電極に同時に、同一の信号電圧の電位を与えることを特徴とする。複数の画素を同時に選択することにより、走査線の走査時間を短縮することができる。
【００２９】
また、本発明は、信号線及び第１の走査線に接続した第１の画素ＴＦＴに接続して設けられた第１の画素電極と、信号線及び第２の走査線に接続した第２の画素ＴＦＴに接続して設けられた第２の画素電極とに、第１の信号電圧の電位を与える第１段階を有する。
【００３０】
そして、信号線及び第２の走査線を選択し第２の画素電極に第１の信号電圧との絶対値の差が０Ｖより大きく０．５Ｖより小さい第２の信号電圧の電位を与える第２段階を有する。
【００３１】
このようにして、第１段階で、第２の画素ＴＦＴのドレイン電極に接続した第２の画素電極に第１の信号電圧の電位を与えてあらかじめ液晶を応答させておく。第２の画素電極は、第１の画素電極と近似した階調を表示する画素電極とする。近似した階調とは目安として第１の画素電極に与える電圧の絶対値に対し、０Ｖより大きく０．５Ｖより小さい電圧の絶対値により表示される階調をいう。そして、第２段階で、第２の画素電極に、第２の信号電圧を与えて、正規の階調を表示するように液晶を応答させる。こうして液晶をあらかじめ応答させておくことで、第２の画素電極に第２の信号電圧の電位を与えたときに、表示画像の階調に応答するまでの応答時間を短縮できる。
【００３２】
もちろん液晶の焼付きを防止するために、同時に信号線の信号を書き込む第１の画素ＴＦＴと第２の画素ＴＦＴとは、あらかじめ極性が同じ電圧を書き込む予定の画素ＴＦＴとしても良い。
【００３３】
以上に示した各発明は液晶表示装置およびその駆動方法として広く用いることができるが、特に光源が間欠的に点灯するフィールドシーケンシャル方式において有効である。光源が間欠的に点灯するため、画素ＴＦＴに信号電圧を書き込む順序がランダムであっても、信号電圧を画素ＴＦＴに書き込む間は光源が非点灯のため、このランダムな書き込みがユーザーには視認されないためである。
【００３４】
また上記発明を組み合わせて用いることも可能であれば、フィールドシーケンシャル方式だけでなく、公知の液晶の駆動方式に広く応用することも可能である。
【００３５】
【発明の実施の形態】
[実施形態１]
本発明の回路構成を図１を用いて説明する。図１は本実施形態の画素と駆動回路とを示す。図１はｍ列×ｎ行にマトリクス状に配置された画素を有する画素部において、ｉ番目の列、及びｊ番目の行に配置されている画素のアドレスを（ｉ、ｊ）（ｉは１以上ｎ以下の整数、ｊは１以上ｍ以下の整数）と記載している。
【００３６】
１フレーム期間は第１のサブフレーム期間〜第３のサブフレーム期間からなる。第１のサブフレーム期間〜第３のサブフレーム期間の映像信号１３０、及び映像信号を入力する画素のアドレスはスイッチング回路１３１の指定に応じて第１の手段または第２の手段に入力される。
【００３７】
なお、映像信号１３０はアナログ信号でもデジタル信号でもよい。ただし、映像信号を精度良く記憶するためには、映像信号１３０がアナログ信号である場合は、第１の手段または第２の手段に映像信号を入力する前に、アナログデジタルコンバーター（ＡＤコンバーター）を用いてデジタル信号に変換するとよい。
【００３８】
第１のサブフレーム期間において画素電極に与える第１の信号電圧の電位を記憶する第１の手段がある。第１の手段をその機能から第１の記憶手段１０１と称する。かつ、第２のサブフレーム期間において画素電極に与える第２の信号電圧の電位を記憶する第２の手段がある。第２の手段をその機能から第２の記憶手段１０２と称する。
【００３９】
そして、同一の画素ＴＦＴにおいて、第１の信号電圧から第２の信号電圧へと電圧値が変わるときの液晶の応答時間を演算する第３の手段がある。第３の手段をその機能から比較演算手段１０３と称する。液晶の応答時間の演算は、液晶の回転粘性係数、弾性定数、誘電率異方性等の物性定数から応答時間の理論値を計算すると良い。また、液晶の応答時間と駆動電圧の関係を事前に比較演算手段に入力し、そのデータを参照しても良い。そして、演算された液晶の応答時間に従って、第２のサブフレーム期間で画素ＴＦＴに信号線の信号を書き込む順序を決定する。
【００４０】
まず、第１の信号電圧から第２の信号電圧へと信号電圧が変化するときの、液晶の応答時間を演算する。全ての画素においてその演算を行ったときの液晶の応答時間が、（２、２）のアドレスの画素で一番長く、（２、１）、（１、1）、（１、２）のアドレスの画素の順に応答時間が短くなるとする。つまり、４個の画素のうち（１、２）のアドレスの画素が第１の信号電圧から第２の信号電圧へと信号電圧が変わるときの液晶の応答時間が一番短いとする。この場合は、第２のサブフレーム期間の画像を表示するときに、画素ＴＦＴに信号線の信号を書き込む順序は、（２、２）、（２、１）、（１、1）、（１、２）のアドレスの順にする。つまり、液晶の応答時間の長い画素の画素ＴＦＴから順に、第２のサブフレーム期間において、信号線の信号を書き込むことにする。便宜的に、４個の画素で説明をしたが、ｎ×ｍ個の画素においても同じで、第１の信号電圧から第２の信号電圧へと信号電圧が変化するときの、液晶の応答時間が長い画素の画素ＴＦＴから順に信号線の信号を書き込むようにする。複数の画素において液晶の応答時間が同じであるときは、駆動回路の負担を低減するために、画素が近接する順に画素ＴＦＴに信号線の信号を書き込む。
【００４１】
そして、第１のサブフレーム期間の間に、比較演算データ記憶手段１０４に、第２のサブフレーム期間において画素ＴＦＴに信号線の信号を書き込む順序を記憶する。
【００４２】
そして、演算した液晶の応答時間の長い画素の順に、画素の画素電極に第２の信号電圧を与える第４の手段がある。本実施形態では、第４の手段は、Ｘアドレスデコーダー１０６、Ｘアドレスデコーダーに接続した映像信号出力手段１０８とを有するＸアドレス書き込み制御手段１１０と、Ｙアドレスデコーダー１０５、Ｙアドレスデコーダーに接続したレベルシフタ−１０７とを有するＹアドレス書き込み制御手段１０９とからなる。
【００４３】
第４の手段のうち、Ｘアドレスデコーダー１０６と映像信号出力手段１０８とを有するＸアドレス書き込み制御手段１１０は、比較演算データ記憶手段１０４から出力されるＸアドレスデータに基づいて、画素ＴＦＴに接続した信号線を選択する機能がある。また、Ｙアドレスデコーダー１０５とレベルシフタ−１０７とを有するＹアドレス書き込み制御手段１０９は、比較演算データ記憶手段１０４から出力されるＹアドレスデータに基づいて、画素ＴＦＴに接続した走査線を選択する機能がある。
【００４４】
比較演算データ記憶手段１０４から出力されるＹアドレスデータに基づいて、Ｙアドレスデコーダー１０５により、信号線の信号を書き込む画素ＴＦＴの走査線のアドレスが指定される。ＳＸＧＡ（横１２８０×縦１０２４）の画素数のときは、Ｙアドレスデコーダーの入力端子を画素数に合わせて１０本にすれば２10の走査線を任意に選択できる。Ｙアドレスデコーダーの出力端子のうち、Ｙアドレスデータにより指定されたＹアドレスを有する出力端子から、出力パルスが出力される。そして、レベルシフタ−１０７により、出力パルスの電圧が増幅されて、指定されたＹアドレスを有する走査線にゲートパルスが出力される。
【００４５】
また、Ｘアドレスデコーダー１０６により信号電圧の電位を与える信号線が指定される。ＳＸＧＡ（横１２８０×縦１０２４）の画素数のときは、Ｘアドレスデコーダーの入力端子を画素数に合わせて１１本にすれば良い。Ｘアドレスデコーダー１０６によって指定されたＸアドレスの出力端子から出力パルスが出力して、映像信号出力手段１０８に入力する。そして、指定されたＸアドレスの信号線に映像信号（信号電圧）を入力し、信号線に信号電圧を与える。映像信号１１９に関しては、外部回路（比較演算データ記憶手段１０４）により映像信号が画素ＴＦＴに書き込まれる順序が決定されて、映像信号出力手段１０８に入力する。
【００４６】
なお、映像信号出力手段に入力された映像信号がデジタル信号である場合は、デジタルアナログコンバーター（ＤＡコンバーター）を映像信号出力手段に内蔵してアナログ信号に変換する。
【００４７】
こうして、比較演算データ記憶手段１０４によって記憶された順序に従って、画素ＴＦＴ１１８に順次信号線の信号を書き込み、第２のサブフレーム期間の画像を形成する。
【００４８】
図２を用いて、回路の動作を説明する。第１のサブフレーム期間〜第３のサブフレーム期間において表示された画像を合わせることで、カラー表示された画像が第１のフレーム期間９１６において表示される。準備期間９１２には、まず、第１の記憶手段に第１のサブフレーム期間の画素ＴＦＴのアドレスとその画素ＴＦＴに書き込む第１の信号電圧を記憶させる第１の期間９００がある。次に、比較演算手段において、第１のサブフレーム期間の画像を形成するときに、それぞれの画素における液晶の応答時間を算出する第２の期間９０１がある。最後に、比較演算手段のデータを比較演算データ記憶手段に移動する第３の期間９０２がある。
【００４９】
第１のサブフレーム期間９１３においては、信号線の信号を画素ＴＦＴに書き込む期間９０３がある。次に、書き込まれた第１の信号電圧に応じて液晶が応答する液晶応答期間９０４がある。そして、光源が点灯する光源の点灯期間９０５がある。第１のサブフレーム期間において光源が発光する第１の発光色は加法混色の三原色のうち例えば赤色とすることが可能である。
【００５０】
第１のサブフレーム期間９１３において、並列して、第２のサブフレーム期間の画像を形成するために、画素ＴＦＴに第２の信号電圧を書き込む順序を決定する。第１の記憶手段にはすでに第１のサブフレーム期間のそれぞれのＸアドレス、Ｙアドレスの画素における第１の信号電圧を記憶しているため、第４の期間９０６において、第２の記憶手段に第２のサブフレーム期間のそれぞれのＸアドレス、Ｙアドレスの画素における第２の信号電圧を記憶する。次に、第５の期間９０７において、比較演算手段において、第１の信号電圧から、第２の信号電圧へと信号電圧が変わるときの液晶の応答時間を演算し、その演算結果から画素を選択する順序を決定する。そして、第６の期間９０８において、比較演算手段のデータを比較演算データ記憶手段に移動する。
【００５１】
次いで、第２のサブフレーム期間９１４において、比較演算データ記憶手段の画素データを画素に書き込む。第２のサブフレーム期間はの画素データの書き込み期間９０９、液晶応答期間９１０、光源が点灯する期間９１１がある。光源が発光する第２の発光色は例えば緑色とすることが可能である。
【００５２】
第２のサブフレーム期間に準じた回路動作で、第３のサブフレーム期間の画像を形成する。第３のサブフレーム期間９１５において、光源が発光する第３の発光色は例えば青色とすることが可能である。こうして第１フレーム期間においてカラー表示する画像が形成される。以上の操作を連続して繰り返すことにより、カラー化された画像からなる動画表示ができる。
【００５３】
つまり、図７のフィールドシーケンシャル方式のタイミングチャートを用いて説明すると、本発明により、液晶の応答期間３０３の長い画素は待機期間３０１を短くできるため、従来に比べて、待機期間３０１と液晶応答期間３０３との和を短くすることができる。これにより光源の点灯期間３０４を長くすることができる。また、光源が間欠的に点灯するフィールドシーケンシャル方式のカラー表示の方法と本実施形態を組み合わせて用いているためと、画素を選択する順番がランダムであっても、液晶が応答する期間は光源が非点灯のためこのランダムな書き込みがユーザーに認識されないですむ。
【００５４】
図３に、Ｙアドレス書き込み制御手段１０９のタイミングチャートを示す。レベルシフタ−とＹアドレスデコーダーとを有する駆動回路をＹアドレス書き込み制御手段と称する。Ｙアドレス書き込み制御手段は画素ＴＦＴに接続した走査線を選択する手段である。
【００５５】
Ｙアドレス書き込み制御手段のタイミングチャートを説明すると、まず、複数のＹアドレスデータ１１１がＹアドレスデコーダーの入力端子に入力する。例えば、走査線が１０２４本あるときは、この１０２４本の走査線のいずれか一つを選択するためにＸアドレスデータは１０個あり、それぞれのＸアドレスデータは「０」または「１」の情報を有する。そして、Ｙアドレスデータが指定したＹアドレスを有するＹアドレスデコーダーの出力端子から、出力パルス１１２が出力される。出力パルス１１２はレベルシフタ−により電圧値が増幅されて、ゲートパルス１１７に変換される。そして、ゲートパルスは指定されたＹアドレスの走査線に出力される。こうして液晶の応答時間が長くかかる画素の画素ＴＦＴに接続した走査線が優先的に選択される。第１のサブフレーム期間において、第１の信号電圧を書き込む画素ＴＦＴの順序に従って、出力パルス１１２〜１１６が指定されたＹアドレスに順次出力される。出力パルスはシフトレジスターによりゲートパルス１１７〜１２１に変換され、走査線が選択される。第２のサブフレーム期間１３３では、第１のサブフレーム期間１３２と同様に、出力パルスがゲートパルスに変換され、始めに、液晶の応答時間が長くかかる画素の画素ＴＦＴに接続した走査線が選択される。以降、これに準じたタイミングで画像の形成を繰り返す。
【００５６】
例えば、ＶＧＡ（横６４０画素×縦４８０画素）の表示装置であって、液晶の応答時間の遅い画素は、順に、（１、５）、（６、２）、（１５０、４）…（６０、３）、（２００、３００）であったとする。つまり、（１、５）の画素で液晶の応答時間が一番長く、（２００、３００）の画素で液晶の応答時間が一番短いとする。この場合は、Ｇ５のアドレスを有する走査線へとゲートパルス１１７が出力され、Ｇ２のアドレスを有する走査線へとゲートパルス１１８が出力され、Ｇ４のアドレスを有する走査線へとゲートパルス１１９が出力される。そして、Ｇ３のアドレスを有する走査線へとゲートパルス１２０が出力され、最後にＧ３００のアドレスを有する走査線へとゲートパルス１２１が出力される。
【００５７】
図４に、Ｘアドレス書き込み制御手段１１０のタイミングチャートを示す。Ｘアドレスデコーダーと映像信号出力回路からなる駆動回路をＸアドレス書き込み制御手段と称する。Ｘアドレス書き込み制御手段は画素ＴＦＴに接続した信号線を選択する手段である。
【００５８】
Ｘアドレス書き込み制御手段のタイミングチャートを説明すると、まず、信号線を選択する順序を示すＸアドレスデータ１２２がＸアドレスデコーダーの入力端子に入力される。例えば信号線が１２４０本あるときは、この１２４０本の信号線のいずれか一つを選択するためにはＹアドレスデータは１１個あり、それぞれのＹアドレスデータは「０」または「１」の情報を有する。そして、出力パルス１２３〜１２７が、Ｘアドレスデコーダーの出力端子のうち、Ｘアドレスデータ１２２により指定されたＸアドレスの出力端子から、出力される。指定されたＸアドレスの信号線に映像信号１２９が入力されて、信号線に信号電圧の電位を与える。第２のサブフレーム期間においても第１のサブフレーム期間と同様に、液晶の応答時間が一番長い画素の画素ＴＦＴに接続した信号線を優先的に選択する。
以降、これに準じたタイミングで画像の形成を繰り返す。
【００５９】
例えば、ＶＧＡ（横６４０画素×縦４８０画素）の表示装置であって、液晶の応答時間の遅い画素は、順に、（１、５）、（６、２）、（１５０、４）…（６０、３）、（２００、３００）であったとする。つまり、（１、５）の画素で液晶の応答時間が一番長く、（２００、３００）の画素で液晶の応答時間が一番短いとする。この場合は、Ｓ１のアドレスを有する信号線で出力パルス１２３が出力された後に、Ｓ６のアドレスを有する信号線で出力パルス１２４が出力され、Ｓ１５０のアドレスを有する信号線で出力パルス１２５が出力される。そして、Ｓ６０のアドレスを有する信号線に出力パルス１２６が出力され、最後にＳ２００のアドレスを有する信号線に出力パルス１２７が出力される。
【００６０】
なお、ＸアドレスデコーダーとＹアドレスデコーダーとから出力される出力パルスのパルス幅はそれぞれ同じである。ｍ列×ｎ行にマトリクス状に配置された画素を有する画素部においてＸアドレスデコーダーとＹアドレスデコーダーとから出力される出力パルスの数はそれぞれｍ×ｎ個であり、応答時間の長い画素から順に画素毎にデータが書き込まれる。
【００６１】
[実施形態２]
本発明の実施の形態を図５に示す。図５において特徴的なことは、複数のアドレスデコーダーつまり、第１のＹアドレスデコーダー及び第２のＹアドレスデコーダーを設けていることである。図５はｉ番目の列、及びｊ番目の行に配置されている画素のアドレスを（ｉ、ｊ）（ｉは１以上ｎ以下の整数、ｊは１以上ｍ以下の整数）と記載している。
【００６２】
まず、記憶手段２０１に第１のサブフレーム期間のＸアドレス、Ｙアドレスにおける映像信号（信号電圧）２００のデータを記憶する。Ｙアドレスは信号線のアドレスを示す。Ｘアドレスは走査線のアドレスを示す。
【００６３】
すなわち、記憶手段２０１に映像信号と、映像信号が入力される画素のアドレスが記憶される。
【００６４】
そして、同一の信号線に接続した同一の階調を表示する画素を検出する第１の手段は、同一のＸアドレスの信号線に接続した複数の画素ＴＦＴ２１０において、同じ信号電圧で表示をする画素の画素ＴＦＴに、同時に信号線の信号を書き込むようにプログラムが組まれている。本実施形態では、第１の手段をその機能から比較手段２０２と称する。例えば、第１フレーム期間において、Ｘアドレスが１の信号線に接続した画素ＴＦＴのうち、Ｙアドレスが１、１０及びｎの画素が同じ信号電圧で表示を行うとき、（１、１）、（１、１０）及び（１、ｎ）のアドレスの画素ＴＦＴが比較手段により検出される。本実施形態では、説明を簡便にするため、最大二つの画素ＴＦＴに同時に同一の信号電圧を書き込むこととする。また、（１、1）のアドレスの画素ＴＦＴと同時に、信号線の信号を書き込む画素ＴＦＴは、残り二つの画素（（１、１０）と（１、ｎ））のうち、Ｙアドレスがより大きい（１、ｎ）のアドレスの画素ＴＦＴとする。点順次駆動において、Ｙアドレスの値が大きな画素ＴＦＴほど、画素ＴＦＴに信号線の信号を書き込む時間が遅くなりフィールドシーケンシャル方式において、図７の待機時間３０１が長くなる傾向があるため、Ｙアドレスの値が大きな画素ＴＦＴを優先的に選択する方がよいためである。もちろん、二つの画素ＴＦＴに同時に信号線の信号を書き込むだけでなく、３つの画素ＴＦＴに同時に信号線の信号を書き込むことも、駆動回路の設計を変更することで可能となる。
【００６５】
次に、比較データ記憶手段２０３に、比較手段２０２で決定した、画素に信号線の信号を書き込む順序を記憶させる。
【００６６】
複数の画素ＴＦＴの画素電極に同時に信号電圧の電位を与える第２の手段がある。第２の手段は、本実施形態において、Ｘアドレスデコーダー２０４、映像信号出力手段２０５、第１のＹアドレスデコーダー２０６及び第２のＹアドレスデコーダー２０８、第１のレベルシフタ−２０７及び第２のレベルシフタ−２０９からなる。
【００６７】
Ｘアドレスデコーダー２０４は比較データ記憶手段から出力されるＸアドレスデータに基づいて、信号線のアドレスを選択する手段である。第１のＹアドレスデコーダー２０６及び第２のＹアドレスデコーダー２０８は比較データ記憶手段から出力されるＹアドレスデータに基づいて、走査線のアドレスを選択する手段である。
【００６８】
Ｘアドレスデコーダー２０４は、比較データ記憶手段２０３から出力されたＸアドレスデータをもとに、Ｘアドレスデコーダーの指定されたＸアドレスの出力端子に出力パルスを出力する。図示してはいないが、ＳＸＧＡの画素数である液晶表示手段のときは、Ｘアドレスデコーダーの入力端子は１１本であり、出力端子は１２８０本である。Ｘアドレスデコーダーより信号電圧の電位を与える信号線のＸアドレスが指定される。ここでＸアドレスとして１を指定することとする。
【００６９】
映像信号出力手段２０５は、Ｘアドレスデータが指定したＸアドレスの信号線に映像信号を供給する。映像信号２１１は、外部回路（比較データ記憶手段２０３）により、映像信号の順序が決定され、その順序に従って映像信号出力手段に入力される。
【００７０】
第１のＹアドレスデコーダー２０６は、比較データ記憶手段２０３から出力されたＹアドレスデータをもとに、指定されたＹアドレスの出力端子から出力パルスを出力する。図示してはいないが、ＳＸＧＡの画素数である液晶表示手段のときは、Ｙアドレスデコーダーの入力端子は１０本であり、出力端子は１０２４本である。第１のＹアドレスデコーダーのＹアドレスが１である出力端子から、出力パルスが出力されるとする。第２のＹアドレスデコーダー２０８のＹアドレスがｎである出力端子から出力パルスが出力されるとする。
【００７１】
第１のＹアドレスデコーダーに接続した第１のレベルシフタ−２０７及び第２のＹアドレスデコーダーに接続した第２のレベルシフタ−２０９は出力パルスの電圧を増幅して、ゲート電圧を有するゲートパルスにする。
【００７２】
第１のＹアドレスデコーダー、第２のＹアドレスデコーダー、Ｘアドレスデコーダーにより指定されたアドレスの走査線及び信号線が選択されることにより、画素ＴＦＴ２１０のうち、（１、１）及び（１、ｎ）のアドレスを有する画素ＴＦＴが選択され、信号線の信号が書き込まれる。こうして、順次画素ＴＦＴのアドレスを指定して、画素ＴＦＴに信号線の信号を書き込む。本実施形態では、最大２つの画素ＴＦＴに同時に信号線の信号を書き込むことができるため、画素ＴＦＴに信号線の信号を与える時間の総和、つまり、走査線の走査時間を短縮することができる。
【００７３】
図２を用いて、回路の動作を説明する。準備期間９１２において、記憶手段に第１フレーム期間のＸアドレス、Ｙアドレスにおける信号電圧のデータを入力する第１の期間９００がある。そして、比較手段において、同一の信号線に接続した画素ＴＦＴおいて、同じ信号電圧を書き込む画素ＴＦＴを検出して、それらの画素ＴＦＴのＹアドレスを確認する第２の期間９０１がある。比較手段で決定した画素ＴＦＴに信号線の信号を与える順序を比較データ記憶手段に書き込む第３の期間９０２がある。
【００７４】
第１のサブフレーム期間においては、画素ＴＦＴに画像を表示するために信号線の信号を画素ＴＦＴに書き込む期間９０３がある。次に、液晶が書き込まれた第１の信号電圧に応じて応答する液晶応答期間９０４がある。そして、光源が点灯する期間９０５がある。第１のサブフレーム期間において光源が発光する第１の発光色は加法混色の三原色のうち例えば赤色とすることが可能である。
【００７５】
第１のサブフレーム期間において、並列に、第２のサブフレーム期間のＸアドレス、Ｙアドレスにおける信号電圧のデータを入力する第４の期間９０６、第２のサブフレーム期間において同時に信号線の信号を書き込む画素ＴＦＴのアドレスを比較手段で検出する第５の期間９０７、比較手段で決定した信号線の信号の書き込みの順序を比較データ記憶手段に書き込む第６の期間９０８がある。
【００７６】
以降、同様にして、第２のサブフレーム期間において、画素ＴＦＴに信号線の信号を与える動作から始め、光源が点灯することにより単色の画像が形成される。光源が発光する第２の発光色は緑色とすることが可能である。第２のサブフレーム期間において、並列に、第３のサブフレーム期間の画像を形成するために、画素ＴＦＴに信号電圧を書き込む順序を決定する、第４の期間〜第６の期間に準じた回路の動作がある。そして、第３のサブフレーム期間の光源の点灯期間に単色の画像が表示される。光源が発光する第３の発光色は青色とすることが可能である。このようにして第１フレーム期間においてカラー化された画像が形成される。以降、順次、同様の操作を繰り返して、動画表示をする。
【００７７】
同一の信号線に接続した同一の階調を表示する複数の画素ＴＦＴに同時に、信号線の信号を書き込むことにより、走査線の走査時間を短縮した駆動方法で、動画表示の画像が形成される。
【００７８】
図５においては、走査線の両端に接続した駆動回路に内蔵して、第１のＹアドレスデコーダーと第２のＹアドレスデコーダーを設けたため、同時に同一の信号電圧の電位を持たせる画素の数は最大二つであった。しかし、本発明の実施形態はこれに限定されない。回路構成を変更することにより、同一の信号配線に接続した画素ＴＦＴのうち、同一の信号電圧の電位を与える画素ＴＦＴを三つ以上選択することもできる。このときは、図５において、第１のＹアドレスデコーダー２０６、第２のＹアドレスデコーダー２０８を設ける代わりに、複数の走査線を選択可能な回路（走査線選択回路と称する）を、比較データ記憶手段２０３と第１のレベルシフタ−２０７の間に設けて、走査線選択回路により、三つ以上の走査線を同時に選択すれば良い。このときは、第２のレベルシフター２０９は当然必要ない。
【００７９】
本実施形態によれば、点順次駆動において、画素に所定の信号電圧の電位を与えるのに必要な走査線の走査時間を短縮することができる。例えば、図７のタイミングチャートを用いて説明すると、待機期間３０１及び液晶応答期間３０３の和を短縮することができる。また、実施形態１に比べて、図１の応答時間を演算する比較演算手段１０２が不要になるため、回路でされる処理が容易になり、回路構成が簡便になる。
【００８０】
図４を用いて本実施形態の回路のタイミングチャートを説明する。Ｘアドレスデコーダー及び映像信号出力手段を合わせて、本明細書では、Ｘアドレス書き込み制御手段と称する。Ｘアドレス書き込み制御手段は画素ＴＦＴに接続した走査線を選択する手段である。Ｘアドレスデータ１２２はそれぞれ「０」または「１」の情報を有する。走査線の本数が１０２４本であった場合は、１０個のＸアドレスデータが同時にＸアドレスデコーダーに入力される。Ｘアドレスデータ１２２に基づいて、Ｘアドレスデコーダーの出力端子のうち、指定されたＸアドレスの出力端子から、出力パルス１２３が出力される。本実施形態では、実施形態１と異なり、基本的に信号線の1列目〜ｍ列目まで、順次出力パルスを出力すれば良い。出力パルス１２３が出力されると同時に、映像信号パルス１２９が、指定されたＸアドレスの信号線に出力される。以上の動作によりＸアドレスデータが指定したＸアドレスの信号線に信号が与えられる。
【００８１】
第１のＹアドレスデコーダー及び第１のレベルシフターを合わせて、本明細書では、第１のＹアドレス書き込み制御手段と称する。第２のＹアドレスデコーダー及び第２のレベルシフターを合わせて、本明細書では、第２のＹアドレス書き込み制御手段と称する。第１のＹアドレス書き込み制御手段及び第２のＹアドレス書き込み制御手段は画素ＴＦＴに接続した信号線を選択する手段である。第１のＹアドレスデコーダー、第２のＹアドレスデコーダーから出力される出力パルスの電圧を第１のレベルシフタ−又は第２のレベルシフターにより増幅する点は実施形態１と同じのため、図６を用いて、第１のＹアドレスデコーダー及び第２のＹアドレスデコーダーの動作を説明する。
【００８２】
Ｙアドレスデータは「０」または「１」の情報を有する。Ｙアドレスデータに基づいて、出力パルスが出力されるＹアドレスデコーダーの端子のアドレスが決まる。例えば、信号線が１２４０本あるときは、この１２４０本の信号線のいずれか一つを選択するためにはＹアドレスデータは１１個あり、それぞれのＹアドレスデータは「０」または「１」の情報を有する。
【００８３】
第１のサブフレーム期間において、Ｙアドレスデータ２１２に基づいて、第１のＹアドレスデコーダーの指定されたＹアドレスの出力端子から、出力パルス２１３が出力する。本実施形態では、まず、一行列目の第１の走査線を選択するため、Ｙアドレスが１である出力端子から出力パルスが出力する。なお、第１のＹアドレスデコーダー２２３から出力される出力パルス２１３〜２１７の総数は、走査線がｎ行、信号線がｍ列あったときに、回路動作からｍ×ｎ個以下になる。
【００８４】
そして、第１の走査線に接続した第１の画素ＴＦＴと同一の信号線の信号を書き込む第２の画素ＴＦＴがあるのならば、第２の画素ＴＦＴが接続した第２の走査線のＹアドレスを選択するために、第２のＹアドレスデコーダーの第２の走査線のアドレスに対応した出力端子から出力パルス２１８が出力される。第２のＹアドレスデコーダー２２４から出力される出力パルス２１８〜２２０は、異なる走査線に接続された画素ＴＦＴであって信号線の信号を同時に書き込む画素ＴＦＴがあったときのみ出力される。
【００８５】
以降、同様に、信号線の信号を同時に書き込む画素ＴＦＴが二つあるときは、第１のＹアドレスデコーダー及び第２のＹアドレスデコーダーから同時に出力パルスが出て、走査線を選択する。
【００８６】
なお、Ｘアドレスデコーダー、第１のＹアドレスデコーダー、第２のＹアドレスデコーダーから出力される出力パルスのパルス幅はそれぞれ同じである。
【００８７】
本実施形態の方法によれば、全ての画素に信号を書き込むのに必要な時間を短縮できる。
【００８８】
[実施形態３]
本発明の実施形態を図５を用いて説明する。本実施形態において特徴的なことは、同一の信号線に接続した複数の画素ＴＦＴつまり、第１の画素ＴＦＴと第２の画素ＴＦＴに同時に第１の信号電圧を書き込むことである。実施形態２との違いは、第２の画素ＴＦＴに第１の信号電圧を印可してあらかじめ液晶を応答させた後に、さらに、第２の信号電圧を書き込むことである。このように二度に分けて液晶を応答させることで、第２の信号電圧を第２の画素ＴＦＴに書き込んだ後、液晶が応答する時間を短縮することができる。第１の信号電圧の絶対値と第２の信号電圧の絶対値との差は０Ｖより大きく０．５Ｖより小さいとする。また、以降、近似した階調とは、液晶に印可する第１の信号電圧と第２の信号電圧との差が０Ｖより大きく０．５Ｖより小さい範囲で表示できる階調をいう。
【００８９】
まず、記憶手段２０１に第１のサブフレーム期間のＸアドレス、Ｙアドレスにおける映像信号（信号電圧）２００を記憶する。
【００９０】
そして、比較手段２０２で、一つの画面の画像を表示するときに、同一の信号線に接続した複数の画素ＴＦＴのうち、第１の信号電圧の電位を与える第１の画素電極を有する第１の画素ＴＦＴと、第１の信号電圧の絶対値との差が０Ｖより大きく、０．５Ｖより小さい絶対値の第２の信号電圧の電位を与える第２の画素電極を有する第２の画素ＴＦＴとを検出する。そして、第１の画素電極及び第２の画素電極に第１の信号電圧の電位を与え、その後、第２の画素電極に第２の信号電圧の電位を与えるようにプログラムを組む。第２の画素ＴＦＴは表示したい画像に応じて、複数のときもあれば、単数のときもある。
【００９１】
実施形態２に比べ本実施形態の駆動方法では、信号線に接続した画素ＴＦＴのうち、第１の画素ＴＦＴと同一の信号電圧を書き込む画素がなかったとしても、信号線及び第１の走査線に接続した第１の画素ＴＦＴを有する第１の画素と、該信号線及び第２の走査線に接続した第２の画素ＴＦＴを有する第２の画素とが近似した階調レベルを表示するときは、第１の画素ＴＦＴと、第２の画素とに第１の信号電圧を書き込む第１段階を有する。本実施形態においては、第１段階において、同時に同一の信号線の信号を書き込む画素は最大で２つとする。かつ、点順次駆動において、Ｘアドレスの値が大きな走査線に接続した画素ほど、画素に所定の信号電圧の電位を与える時間が遅くなり、図７の待機時間３０１が長くなる傾向があるため、Ｘアドレスの値がより大きな走査線に接続した画素を優先的に選択することとする。
【００９２】
次に、本実施形態の駆動方法の第２段階として、第１の走査線から第２の走査線まで順次走査線を選択して、画素に信号線の信号を書き込む。もちろん、第１の走査線から第２の走査線を選択する間に、同一の信号線に接続した二つの画素ＴＦＴが近似した階調を示すときには、これら二つの画素ＴＦＴに同時に信号線の信号を書きこんでも良い。
【００９３】
その後、本実施形態の駆動方法の第３段階として、第１の信号電圧を書き込んだ第２の画素ＴＦＴに再度、正規の階調レベルの第２の信号電圧を書き込む。第２の信号電圧は第１の信号電圧の絶対値との差が０Ｖより大きく０．５Ｖより小さい。
【００９４】
こうして、画素に信号線の信号を書き込む順序を比較手段２０２で決定する。つまり、比較手段は第１段階〜第３段階の動作をするようにプログラムが組まれている。
【００９５】
つまり、本実施形態の駆動方法の特徴は、第１の画素と近似した階調レベルを表示する第２の画素に、あらかじめ第１の画素ＴＦＴと同時に信号線の信号を書き込んで液晶を応答させておく。これにより、再度第２の信号電圧を第２の画素ＴＦＴに書き込むまでの時間に、液晶が近似した階調レベルまで応答しているので、第２の信号電圧を書き込んだ後、所定の階調（第２の信号電圧により決められる階調）に液晶が応答するまでの応答時間が短縮される。
【００９６】
次に、比較データ記憶手段２０３に、比較手段２０２で決定した、信号線の信号を書き込む画素ＴＦＴの順序を記憶させる。
【００９７】
Ｘアドレスデコーダー２０４により信号線のアドレスを指定し、映像信号出力手段２０５により、指定した信号線のＸアドレスに映像信号２１１を供給する。映像信号は選択する画素の順序に従って映像信号出力手段に入力される。
【００９８】
出力されたＹアドレスデータをもとに、第１のＹアドレスデコーダー２０６により、指定されたＹアドレスデコーダーの出力端子に出力パルスを出力する。第１のレベルシフタ−２０７は、第１のＹアドレスデコーダーから出力される出力パルスの電圧値を増幅して、第１の走査線をゲート電位にする。
【００９９】
第２のＹアドレスデコーダー２０８及び第２のレベルシフタ−２０９により、第２の走査線がゲート電位になる。
【０１００】
こうして信号線と第１の走査線に接続した第１の画素ＴＦＴ及び、信号線と第２の走査線に接続した第２の画素ＴＦＴに同時に、同一の信号電圧の電位が与えられる。
【０１０１】
本実施形態の回路の動作は実施形態２で図２を用いて説明したものとほぼ同じである。異なる点は、第２の期間９０１において、比較手段において、第１のサブフレーム期間の画像を形成するときに、同一の信号線に接続した近似した階調を表示する画素のアドレスを検出することである。
【０１０２】
もちろん、回路構成を変更することにより、同一信号配線に接続した、同一又は近似する階調レベルを表示する画素ＴＦＴを同時に三つ以上選択することもできる。
【０１０３】
本実施形態によれば、近似した階調レベルを示す画素の液晶をあらかじめ応答させることにより、図７のフィールドシーケンシャル方式のタイミングチャートにおいて液晶の応答時間３０３と待機時間３０１の和を短縮することができる。
【０１０４】
本実施形態は実施形態１〜実施形態２と組み合わせて用いることも可能である。応答時間のかかる画素の画素ＴＦＴに優先的に信号線の信号を書き込むこともできるし、同一又は、近似した階調を示す画素の画素ＴＦＴに同時に信号線の信号を書き込むことも可能である。
【０１０５】
【実施例】
［実施例１］
本発明の実施例を図８〜図１１を用いて説明する。ここでは、画素部の画素ＴＦＴおよび保持容量と、表示領域の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。本実施例で作製した駆動回路のＴＦＴは、半導体層の移動度が高く、フィールドシーケンシャル方式における高速の画素データの書き込みに適している。
【０１０６】
まず、図８（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板４００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜４０１を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜４０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜４０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では下地膜４０１を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【０１０７】
島状半導体膜４０２〜４０６は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体膜４０２〜４０６の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【０１０８】
レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザー、Ａｒレーザー、ＫｒレーザーやＹＡＧレーザー、ＹＶＯ4レーザー、ＹＬＦレーザー、ＹＡｌＯ3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ｔｉ：サファイアレーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状又は楕円形状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【０１０９】
なお、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザーを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:ＹＶＯ4レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用する。
【０１１０】
さらに、出力１０Ｗの連続発振のＹＶＯ4レーザーから射出されたレーザー光を非線形光学素子により高調波に変換したり、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法を利用してもよい。好ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレーザー光に対して相対的に基板を移動させて照射する。
【０１１１】
次いで、島状半導体膜４０２〜４０６を覆うゲート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０ｎｍの厚さの酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Silicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【０１１２】
そして、ゲート絶縁膜４０７上にゲート電極を形成するための第１の導電膜４０８と第２の導電膜４０９とを形成する。本実施例では、第１の導電膜４０８をＴａＮで５０〜１００ｎｍの厚さに形成し、第２の導電膜４０９をＷで１００〜３００ｎｍの厚さに形成する。
【０１１３】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【０１１４】
なお、本実施例では、第１の導電膜４０８をＴａＮ、第２の導電膜４０９をＷとしたが、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の組み合わせとしては、第１の導電膜をタンタル（Ｔａ）で形成し、第２の導電膜をＷとする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をＡｌとする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をＣｕとする組み合わせなどがある。
【０１１５】
次に、レジストによるマスク４１０〜４１５を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスを混合し、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。エッチングガスを適宜選択することによりＷ膜及びＴａＮ膜とも同程度にエッチングされる。
【０１１６】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー部の角度が１５〜４５°のテーパー形状となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層４１７〜４２２（第１の導電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２２ｂ）を形成する。４１６はゲート絶縁膜であり、第１の形状の導電層４１７〜４２２で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【０１１７】
そして、第１のドーピング処理を行い、ｎ型を付与する不純物元素を添加する。（図８（Ｂ））ドーピングの方法はイオンドープ法若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層４１７〜４２０がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域４２３〜４２６が形成される。第１の不純物領域４２３〜４２６には１×１０20〜１×１０21/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【０１１８】
次に、図８（Ｃ）に示すように第２のエッチング処理を行う。ＩＣＰエッチング法を用い、反応性ガスをチャンバーに導入して、コイル型の電極に所定のＲＦ電力(13.56MHz)を供給し、プラズマを生成して行う。基板側（試料ステージ）には低めのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。Ｗ膜を異方性エッチングして第２の形状の導電層４２７〜４３２を得る。
【０１１９】
さらに、図８（Ｃ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13/cm2のドーズ量で行い、図８（Ｂ）で島状半導体膜に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層４２７〜４３０を不純物元素に対するマスクとして用い、第１の導電層４２７ａ〜４３０ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第１の導電層４２７ａ〜４３０ａと重なる第２の不純物領域４３３〜４３７を形成する。ｎ型を付与する不純物元素は、第２の不純物領域で１×１０17〜１×１０18 /cm3の濃度となるようにする。
【０１２０】
図９（Ａ）のように、ゲート絶縁膜４１６をエッチングすることで同時に第１の導電層であるＴａＮがエッチングされて後退するので第３の形状の導電層４３８〜４４３（第１の導電層４３８ａ〜４４３ａと第２の導電層４３８ｂ〜４４３ｂ）を形成する。４４４はゲート絶縁膜であり第３の形状の導電層４３８〜４４３で覆われない領域はさらに２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【０１２１】
図９（Ａ）において、第１の導電層４３８ａ〜４４１ａと重なる第３の不純物領域４４５〜４４９と、第３の不純物領域の外側にある第４の不純物領域４５０〜４５４が形成される。これにより第３の不純物領域及び第４の不純物領域におけるｎ型を付与する不純物元素の濃度は第２の不純物領域におけるｎ型を付与する不純物元素の濃度とほぼ等しくなる。
【０１２２】
そして、図９（Ｂ）に示すように、ｐチャネル型ＴＦＴを形成する島状半導体膜４０３、４０６に一導電型とは逆の導電型の第４の不純物領域４５８〜４６１を形成する。第３の形状の導電層４３９、４４１を不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体膜４０２、４０４、４０５はレジストマスク４５５〜４５７で全面を被覆しておく。不純物領域４５８〜４６１にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により、そのいずれの領域においても不純物濃度を２×１０20〜２×１０21/cm3となるようにする。
【０１２３】
以上の工程により、それぞれの島状半導体膜に不純物領域が形成される。島状半導体膜と重なる導電層（ゲート電極を形成する導電層）４３８〜４４１がＴＦＴのゲート電極として機能する。また、４４２はソース配線、４４３は駆動回路内の配線として機能する。
【０１２４】
こうして導電型の制御を目的として図９（Ｃ）に示すように、それぞれの島状半導体膜に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。ただし、４３８〜４４３に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【０１２５】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体膜を水素化する工程を行う。この工程は熱的に励起された水素により半導体膜のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１２６】
そして、図１０のように、第１の層間絶縁膜４７２を酸化窒化シリコン膜で１００〜２００ｎｍの厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜４７３としてアクリル樹脂膜又はポリイミド樹脂膜を１．８μｍの厚さで形成する。次いで、コンタクトホールを形成するためのエッチング工程を行う。
【０１２７】
次に、導電性の金属膜をスパッタ法や真空蒸着法で形成する。これは、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体膜のソース領域またはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成し、さらにＴｉ膜または窒化チタン（ＴｉＮ）膜を１００〜２００nmの厚さで形成して３層構造とした。
【０１２８】
そして、駆動回路部において島状半導体膜のソース領域とコンタクトを形成するソース配線４７４〜４７６、ドレイン領域とコンタクトを形成するドレイン配線４７７〜４７９を形成する。
【０１２９】
また、画素部においては、接続電極４８０、ゲート配線４８１、ドレイン電極４８２、電極４９２を形成する。
【０１３０】
接続電極４８０は、ソース配線４８３と第１の半導体膜４８４と電気的に接続する。図示してはいないが、ゲート配線４８１はゲート電極を形成する導電層４８５とコンタクトホールにより電気的に接続する。ドレイン電極４８２は第１の半導体膜４８４のドレイン領域と電気的に接続する。電極４９２は第２の半導体膜４９３と電気的に接続し、第２の半導体膜４９３を保持容量５０５の電極として機能させる。
【０１３１】
その後、透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理およびエッチング処理により画素電極４９１を形成する。画素電極４９１は、第２の層間絶縁膜４７３上に形成され、画素ＴＦＴのドレイン電極４８２、電極４９２と重なる部分を設け、接続構造を形成している。
【０１３２】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安定性にも優れているので、ドレイン電極４８２の端面で接触するＡｌとの腐蝕反応を防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【０１３３】
このようにして、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。
【０１３４】
以上のようにして、ｎチャネル型ＴＦＴ５０１、ｐチャネル型ＴＦＴ５０２、ｎチャネル型ＴＦＴ５０３を有する駆動回路部と、画素ＴＦＴ５０４、保持容量５０５とを有する画素部を同一基板上に形成することができる。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【０１３５】
駆動回路部のｎチャネル型ＴＦＴ５０１はチャネル形成領域４６２、ゲート電極を形成する導電層４３８と重なる第３の不純物領域４４５（ＧＯＬＤ領域）、ゲート電極の外側に形成される第４の不純物領域４５０（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域４２３を有している。ｐチャネル型ＴＦＴ５０２にはチャネル形成領域４６３、ゲート電極を形成する導電層４３９と重なる第５の不純物領域４４６、ソース領域またはドレイン領域として機能する第６の不純物領域４５１を有している。ｎチャネル型ＴＦＴ５０３にはチャネル形成領域４６４、ゲート電極を形成する導電層４４０と重なる第３の不純物領域４４７（ＧＯＬＤ領域）、ゲート電極の外側に形成される第４の不純物領域４５２（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域４２５を有している。
【０１３６】
画素部の画素ＴＦＴ５０４にはチャネル形成領域４６５、ゲート電極を形成する導電層４８５と重なる第３の不純物領域４４８（ＧＯＬＤ領域）、ゲート電極の外側に形成される第４の不純物領域４５３（ＬＤＤ領域）とソース領域またはドレイン領域として機能する第１の不純物領域４２６を有している。また、保持容量５０５の一方の電極として機能する半導体膜４９３にはｐ型を付与する不純物元素が添加されている。ゲート電極を形成する導電層４８５とその間の絶縁層（ゲート絶縁膜と同じ層）とで保持容量を形成している。
【０１３７】
図１１の上面図を鎖線Ａ―Ａ’、鎖線Ｂ―Ｂ’ で切断した断面が、図１０の鎖線Ａ―Ａ’、鎖線Ｂ―Ｂ’で切断された断面に対応する。図１１の８０１〜８０５はコンタクトホールである。
【０１３８】
本実施例のドレイン電極を反射性を有する導電体膜として、かつ、画素電極としての機能を持たせることで、反射型の液晶表示装置のアクティブマトリクス基板を作製することも可能である。
【０１３９】
[実施例２]
本実施例では、フィールドシーケンシャル方式に用いる液晶表示装置の作製方法を例示する。図１２はＴＦＴ素子をスイッチング素子として用いた液晶表示装置を示す。
【０１４０】
対向基板の基板５０８には遮光膜（図示しない）が形成されている。遮光膜はクロム（Ｃｒ）等を用いることができる。遮光膜の膜厚は１００ｎｍ〜２００ｎｍが望ましい。遮光膜は液晶の配向不良が生じる領域に設けて、液晶の配向不良によるコントラストの低下を抑える。
【０１４１】
遮光膜上に透明導電膜５１０が形成されている。透明導電膜は酸化インジウム錫（ＩＴＯ）膜を用いることができる。可視光の透過率を高く保つために、ＩＴＯ膜の膜厚は１００ｎｍ〜１２０ｎｍが望ましい。
【０１４２】
アクティブマトリクス基板と対向基板には配向膜５１１〜５１２が形成されている。配向膜の膜厚は３０ｎｍ〜８０ｎｍが良い。配向膜は例えば、日産化学社製のＳＥ７７９２を用いることができる。プレチルトの高い配向膜を用いると、アクティブマトリクス方式により液晶表示装置を駆動するときにディスクリネーションの発生を抑えることができる。
【０１４３】
配向膜５１１〜５１２をラビングする。
【０１４４】
図示してはいないが、スペーサを画素内に散布若しくはパターニングにより設けて、セルギャップの均一性を向上することも可能である。本実施例では、液晶の高速応答化を図るために、スペーサを１．０μmの高さにして、液晶を駆動するときの電界強度を強くした。
【０１４５】
シール剤５１３により対向基板とアクティブマトリクス基板が貼り合わせる。対向基板とアクティブマトリクス基板とは、これらの基板に形成された配向膜のラビング方向が直交するように貼り合わせられる。シール剤はＵＶ硬化型のシール剤で三井東圧社製のＸＮＲ５６１０−１Ｈ１を用いる。シール剤中に、シリカ系のスペーサである触媒化学社製の真絲球を入れる。真絲球の径は１．０μｍとする。シール剤が硬化した後に、対向基板とアクティブマトリクス基板を分断する。
【０１４６】
液晶材料５１４を注入をする。液晶材料は、低粘度の材料が高速応答という点で望ましい。本実施例では、配向制御が容易なネマチック液晶を用いて、カイラル材を添加してＴＮ（Twisted  Nematic）配向を行わせる。もちろん高速応答が可能な強誘電性液晶、反強誘電性液晶を用いても良い。本発明では強誘電性液晶、反強誘電性液晶ともアナログ階調による表示が可能な液晶を選択することが望ましい。強誘電性液晶、反強誘電性液晶に、高分子樹脂を添加して光照射により強誘電性液晶又は反強誘電性液晶と高分子樹脂の混合系を硬化した材料を用いることも可能である。この高分子材料を強誘電性液晶や反強誘電性液晶に高分子樹脂を添加して配向をさせる方式は、高分子安定化方式といわれている。
【０１４７】
液晶材料が注入されたことを確認し、ＵＶ硬化型の封止剤で注入口を封止する。
【０１４８】
次いで公知の技術により偏光板（図示せず）を貼りつける。以上の工程で液晶表示装置が完成する。
【０１４９】
［実施例３］
上記各実施例１乃至２のいずれか一を実施して形成された液晶表示装置は様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を適用できる。
【０１５０】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１３、図１４に示す。
【０１５１】
図１３（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用することができる。
【０１５２】
図１３（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２に適用することができる。
【０１５３】
図１３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５に適用できる。
【０１５４】
図１３（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２に適用することができる。
【０１５５】
図１３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２に適用することができる。
【０１５６】
図１３（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２に適用することができる。
【０１５７】
図１４（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を表示部２９０４に適用することができる。
【０１５８】
図１４（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３に適用することができる。
【０１５９】
図１４（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。
【０１６０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜２のどのような組み合わせからなる構成を用いても実現することができる
【０１６１】
【発明の効果】
本発明を実施することにより、フィールドシーケンシャル方式の液晶の応答時間、画素データの書き込み時間を短縮することができる。これによって、光源の点灯時間が長い明るい表示が得られる。
【図面の簡単な説明】
【図１】  本発明による液晶表示装置の駆動方法の回路構成の一例を示す図。
【図２】  本発明による液晶表示装置の駆動方法のタイミングチャートの一例を示す図。
【図３】  本発明による液晶表示装置の駆動方法のタイミングチャートの一例を示す図。
【図４】  本発明による液晶表示装置の駆動方法のタイミングチャートの一例を示す図。
【図５】  本発明による液晶表示装置の駆動方法の回路構成の一例を示す図。
【図６】  本発明による液晶表示装置の駆動方法のタイミングチャートの一例を示す図。
【図７】  フィールドシーケンシャル方式でカラー表示をするときのタイミングチャートの一例を示す図。
【図８】  アクティブマトリクス基板の作製方法を示す断面図（実施例１）。
【図９】  アクティブマトリクス基板の作製方法を示す断面図（実施例１）。
【図１０】  アクティブマトリクス基板の作製方法を示す断面図（実施例１）。
【図１１】  アクティブマトリクス基板の画素部を示す上面図（実施例１）。
【図１２】  液晶表示装置の断面図（実施例２）。
【図１３】  電子機器の一例を示す図（実施例３）。
【図１４】  電子機器の一例を示す図（実施例３）。
【図１】
0004776836.tif 000002
【図２】
0004776836.tif 000003
【図３】
0004776836.tif 000004
【図４】
0004776836.tif 000005
【図５】
0004776836.tif 000006
【図６】
0004776836.tif 000007
【図７】
0004776836.tif 000008
【図８】
0004776836.tif 000009
【図９】
0004776836.tif 000010
【図１０】
0004776836.tif 000011
【図１１】
0004776836.tif 000012
【図１２】
0004776836.tif 000013
【図１３】
0004776836.tif 000014
【図１４】
0004776836.tif 000015