(57)【特許請求の範囲】
【請求項１】
半導体ウエハの相互接続構造上に金属層を堆積するための方法であって、
（ａ）誘電層によって被覆された金属導体を含む相互接続構造を設けるステップと、
（ｂ）前記誘電層をパターニングして前記金属導体を露出させる開口を形成するステップと、
（ｃ）前記開口の壁および底部にライナ層を堆積するステップと、
（ｄ）前記ライナ層をスパッタ・エッチングして前記金属導体を露出させ、前記ライナ層を前記開口の前記壁の前記ライナ層上に少なくとも部分的に再堆積させるステップと、
（ｅ）前記半導体ウエハを大気に露呈するステップと、
（ｆ）前記開口の前記壁および前記露出された前記金属導体上に少なくとも１つの追加層を堆積し、前記再堆積したライナ層を覆うステップと、
（ｇ）前記少なくとも１つの追加層上に銅シード層を堆積するステップと、
（ｈ）前記開口に銅を充填するステップとを上記記載の順序で行う方法。
【請求項２】
前記ライナ層が、ＴａＮ、Ｔａ、ＴｉおよびＷから成る群から選択される、請求項１に記載の方法。
【請求項３】
前記開口がバイアまたはトレンチである、請求項１に記載の方法。
【請求項４】
前記金属導体が、銅、タングステン、およびアルミニウムから成る群から選択される、請求項１に記載の方法。
【請求項５】
前記スパッタ・エッチングのためのガスが、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｎ２、Ｈ２、ＮＨ３、Ｎ２Ｈ２、またはそれらの混合物から成る群から選択される、請求項１に記載の方法。
【請求項６】
前記スパッタ・エッチングのステップにおいて、前記スパッタ・エッチングが前記金属導体の上面上で停止する、請求項１に記載の方法。
【請求項７】
前記スパッタ・エッチングのステップにおいて、前記スパッタ・エッチングが、前記金属導体を少なくとも部分的にスパッタ・エッチングした後に停止する、請求項１に記載の方法。
【請求項８】
前記追加層が、ＴａＮ、Ｔａ、Ｔｉ、ＷおよびＣｕから成る群から選択される、請求項１に記載の方法。
【請求項９】
半導体ウエハの相互接続構造上に金属層を堆積するための方法であって、
（ａ）キャッピング層および誘電層によって被覆された金属導体を含む相互接続構造を設けるステップと、
（ｂ）前記誘電層およびキャッピング層をパターニングして前記金属導体を露出させる開口を形成するステップと、
（ｃ）前記開口の壁および底部にライナ層を堆積するステップと、
（ｄ）前記ライナ層をスパッタ・エッチングして前記金属導体を露出させ、前記スパッタ・エッチングしたライナ層を前記開口の前記壁の前記ライナ層上に少なくとも部分的に再堆積させるステップと、
（ｅ）前記半導体ウエハを大気に露呈するステップと、
（ｆ）前記開口の前記壁および前記露出された前記金属導体上に少なくとも１つの追加層を堆積し、前記再堆積したライナ層を覆うステップと、
（ｇ）前記少なくとも１つの追加層上に銅シード層を堆積するステップと、
（ｈ）前記開口に銅を充填するステップと上記記載の順序で行う方法。
【請求項１０】
前記キャッピング層が、窒化シリコン、炭化シリコン、酸炭化シリコン、水素化炭化シリコン、二酸化シリコン、有機シリケート・ガラス、および他の低ｋ誘電材料から成る群から選択される、請求項９に記載の方法。
【請求項１１】
前記キャッピング層が前記誘電層よりも厚さが薄い、請求項９に記載の方法。
【請求項１２】
前記ライナ層が、ＴａＮ、Ｔａ、ＴｉおよびＷから成る群から選択される、請求項９に記載の方法。
【請求項１３】
前記開口がバイアまたはトレンチである、請求項９に記載の方法。
【請求項１４】
前記金属導体が、銅、タングステン、およびアルミニウムから成る群から選択される、請求項９に記載の方法。
【請求項１５】
前記スパッタ・エッチングのためのガスが、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｎ２、Ｈ２、ＮＨ３、Ｎ２Ｈ２、またはそれらの混合物から成る群から選択される、請求項９に記載の方法。
【請求項１６】
前記スパッタ・エッチングのステップにおいて、前記スパッタ・エッチングが前記金属導体の上面上で停止する、請求項９に記載の方法。
【請求項１７】
前記スパッタ・エッチングのステップにおいて、前記スパッタ・エッチングが、前記金属導体を少なくとも部分的にスパッタ・エッチングした後に停止する、請求項９に記載の方法。
【請求項１８】
前記追加層が、ＴａＮ、Ｔａ、Ｔｉ、ＷおよびＣｕから成る群から選択される、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、本願と同一日に出願された、「AMethod for Depositing a Metal Layer on a Semiconductor Interconnect StructureHaving a Capping Layer」と題する米国特許出願連続番号第１０／３１８，６０６号に関連する。
【０００２】
本発明は、半導体処理に関し、更に具体的には、銅を用いた最新の相互接続構造を組み込んだ半導体ウエハの処理に関する。
【背景技術】
【０００３】
銅を用いた最新の相互接続構造には、機能性能に関して、多数の技術的課題がある。これらの中で重要なのは、熱サイクル下での安定した低接触抵抗ならびにエレクトロマイグレーションおよび応力移動下での高い信頼性を達成することである。
【０００４】
エレクトロマイグレーションは、電流が通ることに応答した銅等の導体内でのイオン移動であり、究極的には、導体の開路（断線）故障につながる恐れがある。
【０００５】
特に銅金属線および相互接続においてエレクトロマイグレーションを防止または抑制するために、様々な従来技術の手法が開発されている。例えば、Hsiao等の米国特許番号第６，１９１，０２９号は、金属相互接続を製造するための方法を開示する。その開示は、引用により本願にも含まれるものとする。この方法は、トレンチ内にバリア金属層を堆積し、銅等の導電金属を堆積してトレンチを充填し、銅の一部をエッチングにより除去してトレンチ内にくぼみを形成し、くぼみに上部バリア層および誘電材料を充填することを含む。銅の上のコンフォーマルな上部バリア層により、エレクトロマイグレーション抵抗が向上する。
【０００６】
Chenの米国特許番号第６，２００，８９０号は、金属相互接続を製造するための方法を開示する。その開示は引用により本願にも含まれるものとする。この方法は、銅ワイヤ形成後に誘電層の一部をエッチングにより除去して、誘電層の表面から銅ワイヤが突出するようにし、次いで突出した銅ワイヤの上に上部バリア層を形成してエレクトロマイグレーションおよび電流漏れを防ぐことを含む。
【０００７】
Nogami等の米国特許番号第６，２１４，７３１号は、金属相互接続を製造するためのプロセスを開示する。その開示は引用により本願にも含まれるものとする。このプロセスは、トレンチ内にバリア金属層を堆積し、バリア金属層をシランで処理してシリコン層を形成し、シリコン層上に銅を堆積してトレンチを充填し、これによって銅およびシリコンが反応してバリア金属層と堆積した銅との間に銅シリサイド層を形成することを含む。銅シリサイド層によって、界面欠陥密度およびエレクトロマイグレーション抵抗が向上する。
【特許文献１】米国特許６，１９１，０２９号
【特許文献２】米国特許６，２００，８９０号
【特許文献３】米国特許６，２１４，７３１号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
エレクトロマイグレーションの既知の問題に対処するために様々な従来技術の方法が存在するにもかかわらず、従来技術では、従来用いられている金属層堆積ステップによってエレクトロマイグレーションの問題のためになされた貢献は評価されていないようである。これらの課題を実現できないことは、有機誘電膜の使用により特に深刻になっている。例えば、有機誘電体においてトレンチおよびバイア等の相互接続構造により観察される側壁およびアンダーカット・プロファイルは、それ自体、金属充填の前にかかるトレンチおよびバイアの高品質のライナおよびシード層範囲を達成する際に前例のない困難を呈する。有機誘電膜の別の問題は、いわゆる時間依存絶縁破壊（ＴＤＤＢ：time dependent dielectric breakdown）であり、例えば銅が、不完全な側壁層を貫通し、誘電材料を汚染する。従って、エレクトロマイグレーション抵抗が向上し、応力移動が軽減し、ＴＤＤＢを回避する金属相互接続、特に銅相互接続を製造するための方法に対する要望は存在し続けている。
【０００９】
現在既知の金属バリア方式は、とりわけ、パターニングした誘電体のアルゴン・スパッタ洗浄を含む。逆に、本出願人に既知のエレクトロマイグレーションおよびＴＤＤＢの問題に対する全ての既存の解決策は、金属層の堆積または一連の金属層を伴い、順次的な金属層堆積間にスパッタリング・ステップは考えられない。実際、堆積ツールの製造業者は、遮蔽の短絡に関する懸念のため、また、金属材料がスパッタ・チャンバのドームを覆い、充分に接着せず、最終的に以降のウエハ上に剥がれ落ち、過剰な異物による歩留まり損失を引き起こすので、金属層上のアルゴン・スパッタリングに対して反対している。
【課題を解決するための手段】
【００１０】
本発明の第１の態様によれば、半導体ウエハのための相互接続構造上に金属層を堆積するための方法が提供される。この方法は、
（ａ）誘電層によって被覆された金属導体を含む相互接続構造を設けるステップと、
（ｂ）誘電層をパターニングして金属導体を露出させる開口を形成するステップと、
（ｃ）開口の壁および底部にライナ層を堆積するステップと、
（ｄ）ライナ層をスパッタ・エッチングして金属導体を露出させ、ライナ層を開口の側壁に少なくとも部分的に再堆積させるステップと、
（ｅ）開口の壁に少なくとも１つの追加層を堆積し、再堆積したライナ層を覆うステップと、
を有する。
【００１１】
本発明の第２の態様によれば、半導体ウエハのための相互接続構造上に金属層を堆積するための方法が提供される。この方法は、
（ａ）キャッピング層および誘電層によって被覆された金属導体を含む相互接続構造を設けるステップと、
（ｂ）誘電層およびキャッピング層をパターニングして金属導体を露出させる開口を形成するステップと、
（ｃ）開口の壁および底部にライナ層を堆積するステップと、
（ｄ）ライナ層をスパッタ・エッチングして金属導体を露出させ、ライナ層を開口の側壁に少なくとも部分的に再堆積させるステップと、
（ｅ）開口の壁に少なくとも１つの追加層を堆積し、再堆積したライナ層を覆うステップと、
を有する。
【００１２】
新規であり、本発明の特徴的な要素であると考えられる本発明の機構については、特許請求の範囲に具体的に述べる。図面は、例示の目的のためのみのものであり、一定の縮尺通りではない。しかしながら、本発明自体は、構成および動作方法の双方について、添付図面と関連付けて以下に取り上げる詳細な説明を参照することにより、最も良く理解することができる。
【発明を実施するための最良の形態】
【００１３】
図面を更に詳細に参照し、具体的に図１から図４を参照すると、本発明に従ったプロセスの第１の実施形態が示されている。最初に図１を参照すると、２つのレベルの半導体ウエハ１０が示されている。第１のレベルは、レベル間誘電体（ＩＬＤ）層１２を含む。明確さのため、下にあるシリコンは図示しない。次のレベルでは、従来の技法を用いて、ＩＬＤ１２の上にＩＬＤ１８が堆積されている。
【００１４】
ＩＬＤ１２、１８には、どんな誘電材料も用いることができる。しかしながら、現在のサブ・ミクロン高密度集積回路の要求では、ＩＬＤ１２、１８が好ましくは有機誘電層を構成し、更に好適には低比誘電率（ｋ）有機誘電層すなわち約３．０以下と一般に規定される低誘電率を有する有機誘電材料を構成することが必要である。かかる低ｋ有機誘電材料の１つの好適な例は、ＳｉＬＫ（Dow Chemicalから入手可能なポリ（アリーレン・エーテル））である。ＩＬＤ１２、１８の組成は、有機低ｋ誘電体に限定されない。むしろ、それらは、ＩＬＤとして有用であるとして当業者に既知のどんな誘電体で構成することも可能である。金属導電線１４は、銅、タングステン、またはアルミニウムを含むことができる。金属導電線１４が第１の金属レベルである場合はタングステンが好ましく、以降のレベルでは銅が好ましい。
【００１５】
ここで図２を参照すると、好ましくは従来のリソグラフィおよびエッチング技法を用いて（例えば反応性イオン・エッチング（ＲＩＥ））、ＩＬＤ１８上およびこれを貫通して開口２０を含む回路パターンがパターニングされている。回路パターンは、例えば、金属導電線１４に対する金属導電相互接続を形成するためのトレンチ２０ａおよびバイア２０ｂ等の相互接続構造を含む。図示する相互接続構造は、二重ダマシン構造であるが、この特定の構造は本発明に必須ではない。回路パターンは、製造される多レベル半導体集積回路の所定の設計要件に応じて、かかる半導体ウエハ内に従来の方法で設計された、ライン（トレンチ構造）、バイア（相互接続）、およびパッド等の他の構造およびＦＥＴ等のデバイス等、いかなる所望のパターンも含むことができる。超大規模集積回路（ＶＬＳＩ）技術では、サブ・ミクロン寸法の個々のフィーチャを有する集積および相互接続回路要素の５または６（またはこれ以上である可能性もある）レベルのパターンを含み得る。
【００１６】
また、図２に示されるように、回路開口２０にライナ層（または複数の層）２４を堆積する。好ましくは、ＴａＮ、Ｔａ、Ｔｉ、Ｔｉ（Ｓｉ）Ｎ、またはＷのライナ層２４を、従来の方法で（例えば化学的気層体積（ＣＶＤ）、プラズマ気相堆積（ＰＶＤ）または他のプロセスによって）堆積する。
【００１７】
本発明に従って、スパッタ・エッチ（図２に示すようなアルゴン・スパッタ・エッチとして例示する）を利用して、金属導電線１４の上のライナ層２４を除去する。例示の目的のためにアルゴンを示すが、これは限定ではなく、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｎ2、Ｈ2、ＮＨ3、Ｎ2Ｈ2、またはそれらの混合物等のいずれかの純粋ガスを、スパッタ・エッチ・プロセスに用いることができる。必要ならば、金属導電線１４もスパッタ・エッチして、図３に示すように金属導電線１４をエッチ・バックすることも可能である。金属導電線をエッチ・バックすることは、任意選択的なステップである。本発明者は、ライナ層２４をアルゴン・スパッタ・エッチした場合、図３に示すように、ライナ層２４の一部が、回路パターン２０、更に具体的にはバイア２０ｂの側壁上に再堆積される（２２）ことを発見した。かかる再堆積は、回路パターン２０、具体的にはバイア２０ｂの底部近傍に多少の余分な材料を提供し（Ｃｕがバイア／トレンチ金属である場合、余分なＣｕ拡散バリア材料として特に有用である）、後に生じる恐れがあるエレクトロマイグレーションおよびＴＤＤＢの問題を緩和する。
【００１８】
堆積プロセスの通常の結果として、ＩＬＤ１８の上およびトレンチ２０ａ内のライナ層２４の水平部分は、バイア２０ｂの底部におけるライナ層２４の水平部分よりも通常はるかに厚い。従って、スパッタ・エッチングの後、ＩＬＤ１８の上およびトレンチ２０ａ内のライナ層２４の水平部分は、いくぶん薄くなるものの部分的に残る場合があり、または完全にエッチングにより除去される場合がある。図３は、ライナ層２４のかかる水平部分が部分的に残っていることを示す。
【００１９】
スパッタ・エッチングは、真空チャンバにおいて電気的にバイアスされた２つの電極間にウエハを保持し、次いで真空チャンバ内に適切なガスを供給してウエハの表面に衝撃を与えるプラズマを生成するプロセスである。イオン化ガス粒子によって、ウエハの表面をエッチングする。スパッタ・エッチングの間にＡｒガスを用いて、本発明者は、アルゴン・スパッタ・エッチングの好適な動作条件は以下の通りであることを見出した。すなわち、ガス流量２０ｓｃｃｍアルゴン、温度２０℃、上部電極のバイアス４００ＫＨｚおよび７５０Ｗ、テーブル・バイアス１３．５６ＭＨｚおよび４００Ｗ、プロセス圧力約０．６ｍＴｏｒｒである。これらの動作条件は、おおよそのものであり、当業者によって認められるように、スパッタ・エッチ・チャンバの製造業者に応じて変動する。
【００２０】
ここで図４を参照すると、ウエハをスパッタ・エッチ・チャンバから取り出して堆積チャンバに戻した後、回路開口２０に追加層（または複数の層）２６を堆積することができる。好ましくは、ＴａＮ、Ｔａ、Ｔｉ、Ｔｉ（Ｓｉ）Ｎ、Ｗ、またはＣｕの追加層２６を、従来の方法で（例えば化学的気層体積（ＣＶＤ）、プラズマ気相堆積（ＰＶＤ）または他のプロセスによって）堆積する。銅が金属導電線１４の材料となる場合、追加層２６の上に銅シード層（図示せず）を堆積することも可能である。好適な実施形態では、ライナ層２４はＴａＮであり、追加層２６はＴａであり、その後に銅シード層がある。
【００２１】
追加層２６の堆積の前に、任意選択的な気中シーケンスを行って、半導体ウエハ１０を大気または大気の分圧に露呈することも可能である。更に、気中シーケンスは、スパッタ・エッチングの前または後のいずれかに行うことも可能である。これは、従来のクラスタ・プロセスにおいて、ウエハを大気に露呈することなく真空内で堆積ツール間を移動させるのとは対照的である。かかる気中は、ライナ層２４と追加層２６との間の接着を増すために望ましい場合がある。
【００２２】
次いで、充填冶金２８を従来の方法で堆積して、その後に化学機械的研磨等の平坦化プロセスを行い、その結果、図４に示す構造が得られる。充填冶金２８が銅である場合、ウエハを堆積チャンバから取り出し、銅充填冶金２８を従来の方法でめっきする。充填冶金２８がＷまたはＡｌである場合、ＷまたはＡｌを同一の堆積チャンバで堆積するか、または、もっと従来の慣習に合わせて、ＷまたはＡｌ充填冶金２８を処理するために特別に構成したチャンバに移動させる。
【００２３】
ここで図５から８を参照すると、本発明によるプロセスの第２の実施形態が示されている。図５は、ＩＬＤ１２と１８との間にキャッピング層１６がある以外は、様々な層に使用可能な材料を含めて、先に説明した図１と同一である。キャッピング層１６は、半導体ウエハ１０の次レベルの処理の間、金属導体線１４を、酸化、湿度、および汚染から保護する。従って、キャッピング層１６は、導体線１４のＩＬＤ１８内への望ましくない拡散を防ぐように機能する。キャッピング層１６は、窒化シリコン、炭化シリコン、酸炭化シリコン、水素化炭化シリコン、二酸化シリコン、有機シリケート・ガラス、および他の低ｋ誘電体等、いずれかの適切なキャッピング材料から成るものとすることができる。
【００２４】
図６に示すように、キャッピング層１６はＩＬＤ１２および導電線１４を覆う。しかしながら、キャッピング層１６は、金属線１４のみを覆いＩＬＤ１２は覆わない選択的な金属キャップ（例えばＣｏＷＰ、Ｔａ、またはＷ）から成る場合もある。
【００２５】
ここで図６を参照すると、好ましくは図２に関連して説明したような従来のリソグラフィおよびエッチング技法を用いて、ＩＬＤ１８およびキャッピング層１６上およびこれらを貫通して、回路パターン２０がパターニングされて、トレンチ２０ａおよびバイア２０ｂが形成されている。回路パターン２０は、金属導電線１４を露出させている。
【００２６】
図７を参照すると、ＴａＮ、Ｔａ、Ｔｉ、Ｔｉ（Ｓｉ）Ｎ、またはＷのライナ層２４が、従来の方法で堆積されている。ここで、先に述べたガス（またはそれらの混合物）の１つを再び用いて、半導体ウエハ１０’にスパッタ・エッチングを行う。例示の目的のためにアルゴン・スパッタ・エッチングを示すが、これは限定ではない。動作パラメータは、先に論じたものと同様である。本発明のこの実施形態では、ライナ層２４にスパッタ・エッチングを行い、この結果、図７に示す構造が得られる。この場合も、必要であれば、ライナ層２４を超えてスパッタ・エッチングを継続して、金属導体線１４をエッチ・バックすることも可能である。ライナ層２４は、バイア２０ｂの側壁上に再堆積される（２２）。
【００２７】
この場合も、堆積プロセスの結果として、ＩＬＤ１８の上およびトレンチ２０ａ内のライナ層２４の水平部分は、バイア２０ｂの底部におけるライナ層２４の水平部分よりも通常はるかに厚い。従って、スパッタ・エッチングの後、ＩＬＤ１８の上およびトレンチ２０ａ内のライナ層２４の水平部分は、いくぶん薄くなるものの部分的に残る場合があり、または完全にエッチングにより除去される場合がある。図７は、ライナ層２４のかかる水平部分が部分的に残っていることを示す。
【００２８】
その後、図８に示すように、ＴａＮ、Ｔａ、Ｔｉ、Ｔｉ（Ｓｉ）Ｎ、Ｗ、またはＣｕの追加層２６を、従来の方法で堆積する。次いで、ウエハを堆積チャンバから取り出し、その後、充填冶金２８を堆積する。これは、好ましくはめっきした銅であるが、ＷまたはＡｌも許容可能である。充填冶金２８として銅を用いる場合、通常、先の銅シード層が堆積される。次いで、化学機械的研磨または他の同様のプロセスによって半導体ウエハ１０’を平坦化して、図８に示す構造を得る。
【００２９】
この場合も、追加層２６の堆積の前に任意選択的な気中シーケンスを行って、ウエハ１０を大気または大気の分圧に露呈することが可能である。更に、これは、スパッタ・エッチング・ステップの前または後のいずれかに行うことができる。
【００３０】
本発明の精神から逸脱することなく、ここに記載した実施形態以外の本発明の他の変形も可能であることは、当業者には明らかであろう。従って、かかる変形は、特許請求の範囲によってのみ限定される本発明の範囲内にあると考えられる。
【図面の簡単な説明】
【００３１】
【図１】金属層を堆積するための本発明に従ったプロセスの第１の実施形態を示す半導体ウエハの断面図である。
【図２】金属層を堆積するための本発明に従ったプロセスの第１の実施形態を示す半導体ウエハの断面図である。
【図３】金属層を堆積するための本発明に従ったプロセスの第１の実施形態を示す半導体ウエハの断面図である。
【図４】金属層を堆積するための本発明に従ったプロセスの第１の実施形態を示す半導体ウエハの断面図である。
【図５】金属層を堆積するための本発明に従ったプロセスの第２の実施形態を示す半導体ウエハの断面図である。
【図６】金属層を堆積するための本発明に従ったプロセスの第２の実施形態を示す半導体ウエハの断面図である。
【図７】金属層を堆積するための本発明に従ったプロセスの第２の実施形態を示す半導体ウエハの断面図である。
【図８】金属層を堆積するための本発明に従ったプロセスの第２の実施形態を示す半導体ウエハの断面図である。
【図１】
0004767541.tif 000002
【図２】
0004767541.tif 000003
【図３】
0004767541.tif 000004
【図４】
0004767541.tif 000005
【図５】
0004767541.tif 000006
【図６】
0004767541.tif 000007
【図７】
0004767541.tif 000008
【図８】
0004767541.tif 000009