(57)【特許請求の範囲】
【請求項１】
位相変調器と、比較的高電力な電圧制御発振器を有する位相同期回路とを備える送信器であって、
上記位相変調器は、少なくとも２つの位相成分の間でランダムに補間をすることによって、位相変調信号を得て、前記位相同期回路に出力するように構成されており、
上記位相変調器は、
基準周波数源と、
上記基準周波数源から上記少なくとも２つの位相成分を得るための手段と、
直角に関連する信号成分の複素対を構成する変調器と、
上記直角に関連する信号成分の複素対をランダム化し、２ビットのアドレスを有するパルスの２つのストリームを生成する複素シグマ／デルタ変調器と、
上記２ビットのアドレスに基づいて上記位相同期回路に出力される上記少なくとも２つの位相成分のいずれかを選択する位相選択手段であって、前記２ビットのアドレスは、平均出力位相が要求される値に等しくなることを可能とするような速度で当該位相選択手段に印加される、位相選択手段と、
を備える、ことを特徴とする送信器。
【請求項２】
位相変調器と、比較的高電力な電圧制御発振器、及び、入力が上記位相変調器の出力に結合された位相感応検知器を含む位相同期回路とを備える送信器であって、
上記位相変調器は、少なくとも２つの位相成分の間でランダムに補間をすることによって、位相変調信号を得て、前記位相同期回路に出力するように構成されており、
上記位相変調器は、
基準周波数源と、
上記基準周波数源から上記少なくとも２つの位相成分を得るための手段と、
直角に関連する信号成分の複素対を構成する変調器と、
上記直角に関連する信号成分の複素対をランダム化し、２ビットのアドレスを有するパルスの２つのストリームを生成する複素シグマ／デルタ変調器と、
上記２ビットのアドレスに基づいて上記位相同期回路に出力される上記少なくとも２つの位相成分のいずれかを選択する位相選択手段であって、前記２ビットのアドレスは、平均出力位相が要求される値に等しくなることを可能とするような速度で当該位相選択手段に印加される、位相選択手段と、
を備える、ことを特徴とする送信器。
【請求項３】
上記少なくとも２つの位相成分を得るための手段は、４つの直角位相成分を得ることを特徴とする請求項２記載の送信器。
【請求項４】
上記変調器は、ＧＭＳＫ変調器であることを特徴とする請求項３記載の送信器。
【請求項５】
ノイズのスペクトルを偏移させ、同調オフセットを与えるための手段が、上記変調器及び上記複素シグマ／デルタ変調器に結合される、ことを特徴とする請求項３又は４記載の送信器。
【請求項６】
上記位相感応検知器は、上記電圧制御発振器から得られる位相比較周波数と上記位相変調器から得られる位相変調信号を比較する、ことを特徴とする請求項２乃至５のうちいずれか一項記載の送信器。
【請求項７】
広帯域の位相ノイズをフィルタ除去する時間連続的なアナログ低域通過フィルタが、上記位相感応検知器に結合され、上記低域通過フィルタの出力は、上記電圧制御発振器に結合された出力を有する積分器に印加される、ことを特徴とする請求項６記載の送信器。
【請求項８】
上記位相比較周波数は、上記電圧制御発振器の周波数を分周することで得られることを特徴とする請求項６又は７記載の送信器。
【請求項９】
請求項１又は２記載の送信器の集積可能なコンポーネントと、集積可能でないコンポーネントを接続する手段とを有する集積回路。
【発明の詳細な説明】
【０００１】
本発明は、限定的でないが特に、ＧＳＭ（Global  System  for  Mobile  Communications）のような規格に準拠する、或いは、基づいて動作するセルラ電話機に適用する送信器に関する。説明の便宜上、本発明はＧＳＭ９００規格を参照して説明する。
【０００２】
送信器は、送受信器の送信部でもよく、本明細書及び特許請求の範囲において「送信器」の用語はスタンドアローン送信器及び送受信器の送信部を網羅するものとする。
【０００３】
添付の図面の図１及び図２は、ＧＳＭ９００のための送信器のノイズ及び変調仕様と、変調のためのスペクトルテンプレートとを夫々示す図である。図１は、＋３３ｄＢｍの搬送波電力レベルを基準とする１Ｈｚ帯域幅における望ましくないノイズの許容レベルを示す。ＧＳＭ受信帯域、Ｒｘ帯域、が９３５ＭＨｚ乃至９６０ＭＨｚの間の領域ではノイズは、−１６２ｄＢｃ以下になり、又、Ｒｘ帯域が９２５ＭＨｚ乃至９３５ＭＨｚの間の領域ではノイズは、−１５０ｄＢｃ以下に保たれなくてはならない。このような低いノイズレベルは、特に完全に集積された送信器を用いては実現することが容易でない。
【０００４】
図２は、変調スペクトル及び零周波数によって示す搬送波の近傍にある位相ノイズの限界を示すスペクトルテンプレートを示す図である。４００ｋＨｚ乃至１８００ｋＨｚの間、及び、−４００ｋＨｚ乃至−１８００ｋＨｚの間では、テンプレートと位相ノイズの低部分との間で、例えば、１０ｄＢの余裕を有することが好ましい。この要求を満たすためには、送信器のＶＣＯ（電圧制御発振器）の出力における変調に対する位相軌道における誤りは、１４８ビットの任意のデータに対して５°ｒｍｓよりも実質的に少なく、最大でも２０°でなくてはならない。
【０００５】
本発明は、所定の送信器のノイズ及び変調仕様を実現し、集積され得ることが可能な送信器の設計を提供することを目的とする。
【０００６】
本発明による送信器は、位相変調器と、比較的高電力な電圧制御発振器（ＶＣＯ）を含む位相同期回路とを有する送信器であって、この位相変調器は、基準周波数源と、上記基準周波数源から得られる少なくとも２つの位相成分間のランダムな補間によって位相変調信号を得る手段とを有する。
【０００７】
本発明の送信器は、更に、位相変調器と、比較的高電力な電圧制御発振器、及び、入力が上記位相変調器の出力に結合された位相感応検知器を含む位相同期回路とを有し、この位相変調器は基準周波数源と、この基準周波数源によって生成される基準周波数の少なくとも２つの位相成分を得るための手段と、少なくとも２つの位相成分間のランダムな補間によって位相変調信号を得るために変調器によって制御される位相選択手段とを有する。
【０００８】
本発明の実施例は、出力が同じ振幅を夫々有する４つの直角位相成分に分割される固定周波数の安定した基準発振器を使用する。単極の、４通りに選択できるタップセレクタは、位相同期回路（ＰＬＬ）に伝送するために４つの直角位相成分のうちいずれかの一つを選択する。要求される瞬間的な位相を得るために、タップセレクタは、本質的に補間処理中に４つの直角位相成分間でランダムに、且つ、速く切換えられるよう形成される。速く切換えることで、全てのノイズは、望ましい周波数の帯域外に偏移され、ループのフィルタリングによって除去される。切換は、タップセレクタの平均位置が要求される位相値に対応し、量子化ノイズにおけるエネルギーがＰＬＬの帯域幅外で高周波数に変換されるよう複素の、２ビットの、ビットストリーム変調器の制御下で動作される。
【０００９】
このアーキテクチャは、搬送波に近い低レベルのノイズを生成し、集積回路の様々な処理に対して耐性を有する。このアーキテクチャは、ＩＦ搬送波に変調を加えるのに、簡単で、柔軟性があり、容易に実現可能な方法である。
【００１０】
本発明は、添付図面を参照して、例によって以下に説明する。
【００１１】
図３に示す送信器１０は、位相変調器１２を有し、この位相変調器１２は、適当な位相変調及び全ての所望の周波数オフセットが与えられた中間周波数（ＩＦ）搬送波を提供し、変調されたＩＦ搬送波は、本質的に位相同期回路（ＰＬＬ）である送信回路１４に与えられる。
【００１２】
送信回路１４をまず参照するに、この回路は８８０乃至９１５ＭＨｚのＧＳＭ送信帯域において出力信号を生成する高電力な送信器のＶＣＯ１６を有する。ＶＣＯ１６の出力は、電力増幅器１８に結合され、この電力増幅器はアンテナ２０を含む信号伝搬器に結合される。
【００１３】
ＶＣＯ１６の広帯域の同調は、出力信号の周波数を位相比較周波数にミックスダウンすることを含む。ＶＣＯ１６の出力は、ミクサ２２の一方の入力に結合され、ミクサ２２の他方の入力は外部の同調ＶＣＯ２４に結合される。送信器が送受信器の一部である場合、ＶＣＯ２４は、受信器（図示せず）の局部発振器の周波数を生成するために使用されてもよい。ミックスすることによって得られる生成物は、差周波数を通過させる低域通過フィルタ２６に与えられる。差周波数は、任意には分周器２８を用いて位相比較器３０の一方の入力３２に結合される。位相変調器１２からの変調されたＩＦ搬送波は、位相比較器３０の他方の入力３４に結合される。位相比較器３０は、位相感応検知器として機能し、入力３２及び３４上の信号間の位相差を表わす信号は低域通過フィルタ３６を用いて積分器３８及び４０に印加される。積分器３８及び４０は、要求通りＶＣＯ１６の周波数を発生させるために使用される出力電圧を与える。
【００１４】
動作において、位相同期回路（ＰＬＬ）の役割は、位相変調器１２から入力された変調されたＩＦ搬送波上に存在する位相変調を再生し、ＶＣＯ１６に可能な限り正確に伝送することである。こうすることで、位相同期回路は、変調の帯域幅外にあるＩＦ搬送波上の全ての望ましくないノイズを取除く同調可能な、狭帯域フィルタとしても機能する。ＧＳＭの場合、ＧＳＭのための変調帯域幅は、２００ｋＨｚのチャネル間隔を越えて４００ｋＨｚに近い値にまで広がる。従って、ループの帯域幅は、変調のひずみを回避するためにこの４００ｋＨｚといった値よりもかなり低くても、又、位相ノイズを効果的に減衰するためにはかなり高くてもならない。スプリアス放出においてＧＳＭ仕様を満たすためには、ループは、２０ＭＨｚのオーダの大きい周波数オフセットにおいて全ての位相ノイズの非常に強い減衰を提供し続けなくてはならない。更に、ループのＶＣＯ自体が２０ＭＨｚのオフセットで非常に低レベルの位相ノイズ（即ち、−１６２ｄＢｃ／Ｈｚ）を生成しなくてはならず、この理由により、ループのＶＣＯは比較的高い出力電力を有しなくてならない。
【００１５】
ＰＬＬの設計は、夫々によい動作限界が与えられた５°のｒｍｓ．相軌道誤り要求と、スペクトルテンプレート要求とを送信器の出力が通過するよう最適なループダイナミック（即ち、ループ帯域幅）を決定することが主な事柄である。送信回路１４は、ＶＣＯ１６に対して一方が内部にあり他方が外部にある２つの積分器を使用し、実質的にループの帯域幅内にある周波数に対して二次のループを形成する。外部のループ積分器の周りにある正方向の路は、ループの伝送機能に開ループの遮断周波数である１８０ｋＨｚの直ぐ下の周波数で第１のオーダに戻させることでループの安定性を確実にする。ループ中の余分な低域フィルタ３６は、広帯域位相ノイズに要求される強いフィルタリングを提供する時間連続的な、アナログフィルタである。このアナログフィルタは２度であり、閉ループの帯域幅である約４００ｋＨｚを越える三次の特性をループに与える。
【００１６】
任意に分周器２８が存在する場合、送信器の出力は位相比較周波数の倍数にミックスダウンされる。これは、ループの増加された周波数の利得によってオフセット同調能力が増加するといった利点を提供し得る。しかしながら、増加された周波数の利得は、位相変調器１２の出力において位相量子化が低レベルであることを要求し、これを実現するのは容易となり得るが困難ともなり得る。分周器の比Ｎが増加すると、実現され得るオフセット同調能力と、ＶＣＯ１６の出力上に現われる位相ノイズのレベルとの間にトレードオフが生ずる。変調のために正しい相軌道を維持するためには、位相変調器１２中のＧＭＳＫ変調ブロック５０中で生成される瞬間的な位相偏移もＮで分周されなくてはならない。ＶＣＯ１６の出力における周波数変換のために分周器２８のみを使用する極端な場合は、ミクサ２２及び外部のＶＣＯ２４を除去するといった点で有利であるが、システムの一つ以上の他の性能パラメータを傷つけないよう気を付けなければならない。
【００１７】
位相変調器１２を参照するに、その動作の基本的な原理は、本例では、ｆｒｅｆ＝５２ＭＨｚを有する安定した基準発振器４２の正弦波出力を取り、アナログ位相分割器４４を使用して例えば、（図示するように）０°、９０°、−９０°、及び、１８０°、又は、４５°、１３５°、−１３５°、及び、−４５°の４つの対応する出力位相を得ることである。４つの対応する出力位相は、タップセレクタ４６の対応するタップに印加され、このタップセレクタ４６は、位相比較器３０の入力３４に印加される変調されたＩＦ搬送波を提供するために制御される。
【００１８】
ＩＦ搬送波が正確な位相で変調されることを確実にするために、位相はタップセレクタ４４における利用可能な４つの位相間で補間されることで得られ、このときタップ間でランダムに、又、非常に速く切換えることで位相間で補間される。ランダムな処理は、平均出力位相が要求する値に等しく、ノイズのスペクトルが低周波数で可能な限り低いエネルギーを含むことを確実にしなくてはならない。
【００１９】
タップセレクタ４６に４つの位相間で補間するよう動作させる信号は、ガウスの最小シフトキーイング（ＧＭＳＫ）変調ブロック５０の入力４８に印加される入力データ信号から得られる。ＧＭＳＫブロック５０の最終段では、瞬間的な位相偏移の余弦及び正弦を取ることでＩ及びＱ信号成分の一つの複素対が構成される。Ｉ及びＱ信号成分は、周波数ｆclock＝ｆrefでクロックされる複素シグマ／デルタ変調器５２に供給される。複素シグマ／デルタ変調器５２は、Ｉ及びＱ成分をランダム化し、値が＋１又は−１のパルスの２つのストリームを発生し、このストリームのシーケンスは、正しい平均値、並びに、要求されたスペクトルの形状を有する。これらパルスの２つの流れは、タップセレクタ４６の瞬間的な位置を決定する２ビットのアドレスとして使用される。結果として、変調はＰＬＬのフィルタリング動作によって容易に取除ける量子化ノイズと併せてタップセレクタの出力においてＩＦ搬送波上に現われる。
【００２０】
位相の比較は、通常ＩＦにおいて行なわれ、周波数オフセットが全く無い場合、このＩＦは基準周波数に等しい。しかしながら、周波数オフセットは、ＰＬＬと関連する同調ＶＣＯ２４の設定を変化させることを全く必要とすること無く位相変調器１２に与えられ得る。周波数オフセットを与えることは、例えば、同調ＶＣＯにおいて必要とされる幾つかの周波数段階を減少し得る。同調オフセットは、要求される周波数オフセットに等しい傾斜の位相ランプを追加することでＧＭＳＫ変調器の入力５４に数値的に与えられてもよい。同調オフセットは、シグマ／デルタ変調器５２の入力５６に与えられてもよい。オフセットは、正又は負でもよく、その結果は単にシグマ／デルタ変調器５２を通じて伝搬され、タップセレクタ４６を正又は負の方向のいずれかの方向に平均して回転させる。従って、ＩＦは対応するオフセットによって基準周波数から離れる一方で変調の相軌道に全く影響を与えない。送信回路１４は、（ループ中に分周器２８が欠如していると推測して）単に出力ＶＣＯ１６の周波数において同一の偏移を行ない、新しいＩＦにおいて位相の比較を実施する。
【００２１】
同一の周波数オフセットをＧＭＳＫ変調器５０及び複素シグマ／デルタ変調器５２に与える利点は、量子化ノイズのスペクトルが変調の周波数偏移と全く同じ周波数偏移を行う点である。結果として、同調オフセットが与えられると信号対ノイズ比は増加せず、同調オフセットにおける限界がシグマ／デルタ変調器内の数値処理の正確さ（例えば、単語の長さ及び不動点の算術）、及び、メインＶＣＯ１６の同調能力によって大きく決定される。同調オフセットはさほど重要でないが、選択された基準周波数、特に、負の周波数偏移に対して注意を払わなくてはならない。ＰＬＬ中で画像フィルタリングにおいて問題が生じる前に５２ＭＨｚの基準に対して最大−５０ＭＨｚの偏移に耐えることが可能である。しかしながら、正の周波数偏移に対して、理論的には、基準周波数によって課される制限はない。
【００２２】
図４は、位相補間処理を例示し、複素シグマ／デルタ変調器５２の出力におけるＩ及びＱ値の信号点配置、及び、タップセレクタ４６の出力における対応する位相の信号点配置を示す図である。これら位相値は、径が例えば、０．７の円上にあり、複素シグマ／デルタ変調器５２への入力においてＩ及びＱ値がスケールされる係数に対応する。これが位相の平均又は「補間された」値を決定するＩ及びＱ成分の平均値、Ｉａｖ及びＱａｖである。複素ベクトルの大きさがこのシステムにおいて取るに足らないものであって、いずれにしてもタップセレクタ４６によって除外される一方で、ベクトルの振幅に関する情報は複素シグマ／デルタ変調器５２の出力にまだ存在することに注意すべきである。従って、振幅成分を組込む一定でない包絡線変調スキームが使用されなくてはならない場合、この変調スキームは、変調器の直前のスケールするブロックの中に挿入され得、変調器の出力における適当なフィルタリングの後もまだ回復可能である。
【００２３】
位相変調器１２において使用されるようなタイプの複素シグマ／デルタ変調器は、純粋なディジタル素子である。しかしながら、説明のため、シグマ／デルタ変調器を図５に示すような同等のアナログ式として考える方が便利であり、このとき図５は、複素のクロス結合され、時間連続する、低域通過シグマ／デルタ変調器の実施例を詳細に示す図である。直角に関連する信号Ｉ及びＱは、夫々入力端子６０及び６１に印加される。各入力端子６０及び６１は、四次のシグマ／デルタ変調器６２及び６４に結合される。各変調器６２及び６４は、４つの直列に接続されたトランスコンダクタンス−コンデンサ積分器６６、６８、７０、７２、及び、６７、６９、７１、７３を構成する回路フィルタを有する。各変調器の全ての４つの積分器は、ジャイレータ７４、７６、７８、及び、８０を用いてクロス結合される。各段は、ＩＦ帯域において対応する周波数で共振するよう設定され得、周波数はｇｍ／Ｃ比に従って決定される。しかしながら、これらを全て同じ周波数で設定することが通常である。この周波数が零の場合、クロス結合されたジャイレータは余分なものとなる。Ｃの値は、ノイズ要求によって設定され、コンダクタンスｇｍは、そのＣの値に対して所望の中心周波数を提供するよう設定される。これらの段をクロス結合することは、各コンデンサの場所において、要求される周波数における偏移及びジャイレータの特性アドミタンスによって決定される値を有する負のサセプタンスを得る効果を有する。各４つの段６６、６８、７０、７２、及び、６７、６９、７１、７３の出力は、対応する加算段８２及び８３において組合わされる。段の出力は、アナログ信号が夫々出力８８及び８９上にｆｃｌｏｃｋで１ビットの信号を与えるようオーバーサンプルされる、対応する１−ビットの量子化素子８４及び８６に与えられる。高いオーバーサンプル比を選択することで、つまり、平均され得るサンプルの数が高いほど、量子化ノイズが分散される周波数範囲も広くなり、このノイズを取除くＰＬＬの役割もより容易になる。
【００２４】
量子化素子８４及び８６の出力も帰還され、必要であれば、スケーラ９０及び９２によって大きさに基づいてスケールされ、加算段９４及び９６中で対応する入力端子６０及び６１上の信号と組合わされる。帰還回路は、関心周波数帯域において量子化素子８４及び８６によって生成される量子化ノイズの平均値が可能な限り小さいことを確実にする。
【００２５】
送信器を実施するとき、ＧＭＳＫ変調ブロック５０及び複素シグマ／デルタ変調器５２は夫々ディジタルコンポーネントであり、従って、物理的不完全性が全くない。これらは、汎用ディジタル信号プロセッサ（ＤＳＰ）及び専用ハードウェアコプロセッサにおいて動作するソフトウェアと組み合わせて実施され得る。従って、これらは非常に多様性があり、ＧＳＭと関連するＧＭＳＫ以外の他の変調スキームと協動し得る。ＰＬＬの全ての構成部品が非常に簡単なアナログコンポーネントであるように、基準発振器４２、位相分割器４４、及び、タップセレクタ４６も非常に簡単なアナログコンポーネントである。
【００２６】
本発明は、位相分割器４４が４つの位相成分を得ることを参照して説明されたが、位相補間が制限される場合、又は、特に相回転の方向が幾つかの他の手段によって決定され得る場合、４つ以上の成分を得るために２つの位相成分だけを使用することも可能である。
【００２７】
本明細書及び特許請求の範囲において、素子は単数形で表わされているが、同じ素子が複数個存在することを除外するものではない。更に、「有する、含む」などの用語は、記載されていない他の素子及び段階を除外するものではない。
【００２８】
本開示を読んで、他の変更態様が当業者に明らかである。この変更態様は、設計、製造、及び、集積可能な送信器及びそのコンポーネント部品の使用において既知の他の特徴を含み得、本願で既に説明された特徴以外又はその特徴に加えて使用され得る。
【００２９】
本発明は、特に、セルラ電話機のような携帯電話機のための無線送信器に適用可能である。
【図面の簡単な説明】
【図１】  ＧＳＭ９００のための送信器ノイズ及び変調仕様を示すグラフである。
【図２】  変調のためのテンプレートを示す図である。
【図３】  本発明に従って形成される送信器の実施例のブロック図である。
【図４】  Ｉ及びＱ信号のシグマ／デルタ変調器を使用して４つの位相値を含む位相補間を示す図である。
【図５】  図３に示す送信器において使用されるディジタル式に実施される複素シグマ／デルタ変調器５２の概念を示すことに適した、複素シグマ／デルタ変調器のブロック図である。
【図１】
0004665121.tif 000002
【図２】
0004665121.tif 000003
【図３】
0004665121.tif 000004
【図４】
0004665121.tif 000005
【図５】
0004665121.tif 000006