(57)【特許請求の範囲】
【請求項１】
出力電圧を出力する出力回路と、
前記出力電圧を分圧し、分圧電圧を出力する分圧回路と、
定電圧を出力する基準電圧回路と、
前記分圧電圧と前記定電圧とを比較し、前記出力電圧を調節するエラーアンプ回路と、
ゲート及びソースが接地端子に設けられ、ドレインが前記基準電圧回路の出力端子に設けられるＮＭＯＳトランジスタで構成され、前記出力回路の温度が一定値を超えると、熱リークによってインピーダンスが小さくなる第一温度検出回路と、
ゲート及びソースが電源端子に設けられ、ドレインが前記エラーアンプ回路の出力端子に設けられるＰＭＯＳトランジスタで構成され、前記出力回路の温度が一定値を超えると、熱リークによってインピーダンスが小さくなる第二温度検出回路と、
を備えることを特徴とするボルテージレギュレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ボルテージ・レギュレータに関するものである。
【０００２】
【従来の技術】
従来のボルテージ・レギュレータを図を用いて説明する。
【０００３】
図２は従来のボルテージ・レギュレータの構成例を示す回路ブロック図である。
【０００４】
ボルテージ・レギュレータ２０１は入力電圧端子１０２、ＧＮＤ端子１０３、出力電圧端子１０４の外部端子を備えており、また一定の電圧を出力できる基準電圧回路１０５と、出力電圧端子１０４の電圧を適当な比率で分圧できる分圧回路１０６と、２つの入力電圧を比較して出力電圧を調節できるエラーアンプ回路１０７とインピーダンスが調節できる出力回路１０８とで図２のように構成される。
【０００５】
エラーアンプ回路１０７が分圧回路１０６からの入力電圧を基準電圧回路１０５と同等に保つように出力回路１０８にインピーダンスを調節させるため、ボルテージ・レギュレータ２０１は入力電圧が変動しても出力電圧端子１０４を一定電圧に保つことができる。
【０００６】
図２では分圧回路１０６を抵抗体で構成し、出力回路１０８をエンハンス型PMOSトランジスタで構成している。出力電圧端子１０４にはＣＰＵやマイコンなど、用途に応じてさまざまな外部負荷が接続される。ボルテージ・レギュレータ２０１は、出力回路１０８で下記（１）式の損失を発生する。
【０００７】
【式１】
0004732617.tif 000002
【０００８】
ここで、  Ｐｔ：損失（Ｗ）、Ｖｉｎ：入力電圧（Ｖ）、Ｖｏｕｔ：出力電圧（Ｖ）、
Ｉｏｕｔ：出力電流（Ａ）  である。
【０００９】
損失は入力電圧が高く、出力電流が大きい（外部負荷のインピーダンスが低い）場合に大きくなる。通常はボルテージ・レギュレータが実装されているプラスチック・パッケージなどに許容損失を定めており、許容損失を超えないようにユーザーが使用条件を設定している。損失はその多くが熱として発生する。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来のボルテージ・レギュレータでは、誤って許容損失を超えて使用した場合、発熱により特性が悪化したり、破壊したりしてしまうという課題があった。このため、誤って許容損失を超えて使用した場合に対する放熱対策や安全対策がユーザーに求められるという課題があった。
【0011】
【課題を解決するための手段】
本発明では、ボルテージレギュレータにおいて、出力電圧を出力する出力回路と、前記出力電圧を分圧し、分圧電圧を出力する分圧回路と、定電圧を出力する基準電圧回路と、前記分圧電圧と前記定電圧とを比較し、前記出力電圧を調節するエラーアンプ回路と、前記基準電圧回路の出力端子と接地端子との間に設けられ、通常、オフすることによってインピーダンスを大きくし、前記出力回路の温度が一定値を超えると、熱リークによってインピーダンスを小さくする第一温度検出回路と、電源端子と前記エラーアンプ回路の出力端子との間に設けられ、前記第一温度検出回路と同様の機能を持つ第二温度検出回路と、の一方または両方と、を備えることを特徴とするボルテージレギュレータを提供する。
【００１２】
【発明の実施の形態】
本発明のボルテージ・レギュレータでは、損失が大きくなった場合には、出力電圧を低下させるように働く損失検出回路を設けた。損失検出回路が働くと、出力電圧が下がり出力電流を減らすため、損失が小さくなる。結果として、ボルテージ・レギュレータに自動過損失保護機能が加わり、使用条件を誤っても特性が悪化したり、破壊したりすることのない、安全性の高いボルテージ・レギュレータを実現できた。
【００１３】
本発明では、基準電圧発生回路の出力を一方の入力とするエラーアンプ回路と、前記エラーアンプ回路の出力により制御される出力回路と、
前記出力回路と直列に接続され分圧電圧が前記エラーアンプ回路の他方に入力される分圧回路と、前記エラーアンプの前記一方の入力とＧＮＤ端子間に接続された第１の損失検出回路と、
前記出力回路の入力電圧端子と前記エラーアンプ回路の出力端子間に接続された第２の損失検出回路とからなるボルテージ・レギュレータを形成した。
【００１４】
ここで、損失検出回路として、エンハンス型ＰＭＯＳトランジスタのゲートとソースをショートした温度検出回路、またはエンハンスメントＮＭＯＳトランジスタのゲートとソースをショートした温度検出回路を使用することもできる。
【００１５】
【実施例】
以下に、本発明の実施例を図面に基づいて説明する。
【００１６】
図１は本発明のボルテージ・レギュレータの構成例を示す回路ブロック図である。
【００１７】
ボルテージ・レギュレータ１０１には基準電圧回路１０５で発生した基準電圧を入力するエラーアンプ回路１０７の入力端子とＧＮＤ端子１０３との間に損失検出回路１０９が設けられている。また、エラーアンプ回路１０７の出力端子と入力電圧端子１０２との間に損失検出回路１１０が設けられている。その他は図２と同様である。
【００１８】
一定電圧を出力しているボルテージ・レギュレータ１０１において、損失検出回路１０９および損失検出回路１１０は出力回路１０８の損失を監視し、損失が一定値を超た時だけインピーダンスが小さくなるように設定されてる。損失検出回路１０９のインピーダンスが小さくなると、基準電圧がプルダウンされてＧＮＤ端子１０３の電位に近づくので、エラーアンプ回路１０７の出力電圧が上昇し、出力電圧端子１０４の出力電圧を低下させる方向にフィードバックをかける。また、損失検出回路１１０のインピーダンスが小さくなると、エラーアンプ回路１０７の出力がプルアップされて入力電圧端子１０２の電位に近づくので、やはり出力電圧端子１０４の出力電圧が低下する。ここで、出力電流は下記の式で表されるので、出力電圧が低下すると出力電流は減少する。前記（１）式より、出力電流が減少すると損失が小さくなる。
【００１９】
【式２】
0004732617.tif 000003
【００２０】
ここで、  Ｖｏｕｔ：出力電圧（Ｖ）、Ｉｏｕｔ：出力電流（Ａ）、
Ｒｏｕｔ：外部負荷（Ω）  である。
【００２１】
また、損失検出回路１０９および損失検出回路１１０は出力回路１０８の損失を監視し、損失が一定値より小さくなるとインピーダンスが十分大きくなるように設定されている。したがって、損失が小さくなると本発明のボルテージ・レギュレータ１０１は再び一定電圧を出力できる状態に復帰する。以上のように、本発明のボルテージ・レギュレータ１０１は過損失に対する自動保護機能が付加されたため、使用条件を誤っても特性が悪化したり、破壊したりすることのない、安全性の高いボルテージ・レギュレータを実現できた。
【００２２】
ここで、損失検出回路１０９および損失検出回路１１０は検出する損失量を用途に応じて自由に設定できる。また、損失検出回路１０９および損失検出回路１１０はどちらか片方だけを設けても上記効果が得られる。また、損失検出回路は、損失を検出して出力電圧を降下させられる構成であれば、いかなる場所に設けても、いかなる回路構成であってもかまわない。
【００２３】
図３は本発明のボルテージ・レギュレータの他の構成例を示す回路ブロック図である。
【００２４】
ボルテージ・レギュレータ３０１には基準電圧回路１０５のかわりに特公平４−６５５４６に示されるような基準電圧回路３０５が設けられている。基準電圧回路３０５はデプレッション型ＮＭＯＳトランジスタとエンハンス型ＮＭＯＳトランジスタとをシリーズに配置して定電圧を出力している。基準電圧回路３０５はデプレッション型ＮＭＯＳトランジスタおよびエンハンス型ＮＭＯＳトランジスタのベース端子を、それぞれのソース端子とショートしているが、ベース端子の電位は、例えばデプレッション型ＮＭＯＳトランジスタのベース端子をＧＮＤ端子１０３の電位にショートするなど、他の電位にすることも可能である。また、損失検出回路１０９の一例として温度検出回路３０９が設けられている。温度検出回路３０９はエンハンス型ＮＭＯＳトランジスタを使用し、ゲートとソースをショートしてＯＦＦになるように設定している。また、損失検出回路１１０の一例として温度検出回路３１０が設けられている。温度検出回路３１０はエンハンス型ＰＭＯＳトランジスタを使用し、やはりゲートとソースをショートしてＯＦＦになるように設定している。その他は図1と同様である。
【００２５】
温度検出回路３０９および温度検出回路３１０は通常はＯＦＦでありインピーダンスが十分に大きいが、出力回路１０８の損失で発生する発熱を監視し、温度が一定値を超えた時だけ、熱リークによりインピーダンスが小さくなるように設定されている。したがって、温度検出回路３０９および温度検出回路３１０は損失検出回路１０９および損失検出回路１１０と同様の機能を有するので、ボルテージ・レギュレータ３０１はボルテージ・レギュレータ１０１と同様の効果が得られる。
【００２６】
温度検出回路３０９および温度検出回路３１０はトランジスタの大きさや不純物のドーズ量など、トランジスタの特性を調節することで、インピーダンスが小さくなる温度を容易に調節できる。これにより、所望の温度に達すると出力電圧が低下し、過熱に対する自動保護機能が付加されたため、使用条件を誤っても特性が悪化したり、破壊したりすることのない、安全性の高いボルテージ・レギュレータを実現できた。
【００２７】
また、基準電圧回路３０５のような回路を使用すると、基準電圧回路３０５内のエンハンス型ＮＭＯＳトランジスタと温度検出回路３０９のエンハンス型ＮＭＯＳトランジスタとが同一種類のトランジスタで構成される場合があるが、双方のトランジスタサイズを調節して、温度検出回路３０９のエンハンス型ＮＭＯＳトランジスタの方がよりはやく熱リークが起こるようにしておけば、容易に過熱保護動作が実現できる。また、基準電圧回路３０５はデプレッション型ＮＭＯＳトランジスタのサイズでインピーダンスが決定されるが、実用的にはインピーダンスが高く、多くても数μＡ程度の電流が流れているに過ぎない。したがって、温度を検出するにあたって、温度検出回路３０９は基準電圧回路３０５より低いインピーダンスになれば良く、エンハンス型ＮＭＯＳトランジスタの熱リーク特性を調節すれば容易に実現できる。
【００２８】
もちろん、温度検出回路３０９および温度検出回路３１０は検出する温度を用途に応じて自由に設定できる。また、温度検出回路３０９および温度検出回路３１０はどちらか片方だけを設けても上記効果が得られる。また、温度検出回路は、損失を検出して出力電圧を低下させられる構成であれば、いかなる場所に設けても、いかなる回路構成であってもかまわない。例えば、温度検出回路３０９および温度検出回路３１０のかわりに、電流が流れない逆バイアス方向のダイオードをそれぞれ配置して、ダイオードの熱リーク特性を利用しても良いし、温度センサーを付加しても良い。
【００２９】
図４は本発明のボルテージ・レギュレータの他の構成例を示す回路ブロック図である。
【００３０】
ボルテージ・レギュレータ４０１には新たに外部端子であるＯＮ／ＯＦＦ端子４０１とロジック回路４０２とが設けられている。ロジック回路４０２はヒステリシスを有するインバータとインバータとで構成されている。また、温度検出回路３０９のかわりに温度検出回路４０９が設けられている。温度検出回路４０９はゲートをロジック回路４０２のヒステリシスを有するインバータの出力に接続しており、それ以外は温度検出回路３０９と同様である。また、温度検出回路３１０のかわりに温度検出回路４１０が設けられている。温度検出回路４１０はゲートをロジック回路４０２のインバータの出力に接続しており、それ以外は温度検出回路３１０と同様である。その他は図３と同様である。
【００３１】
すなわち、ボルテージ・レギュレータ４０１はボルテージ・レギュレータ３０１にＯＮ／ＯＦＦ機能を追加している。ＯＮ／ＯＦＦ端子４０１を入力電圧端子１０２の電位（以下Ｈｉとする）にすると、温度検出回路４０９のゲートはＧＮＤ端子１０３の電位（以下Ｌｏとする）になり温度検出回路４０９のエンハンス型ＮＭＯＳトランジスタがＯＦＦしてインピーダンスが高くなる。また、温度検出回路４１０のゲートはＨｉになり温度検出回路４１０のエンハンス型ＰＭＯＳトランジスタがＯＦＦしてインピーダンスが高くなる。このため、レギュレータはＯＮして一定電圧出力する。一方、ＯＮ／ＯＦＦ端子４０１をＬｏにすると、温度検出回路４０９のゲートはＨｉになり温度検出回路４０９のエンハンス型ＮＭＯＳトランジスタがＯＮしてインピーダンスが低くなる。また、温度検出回路４１０のゲートはＬｏになり温度検出回路４１０のエンハンス型ＰＭＯＳトランジスタがＯＮしてインピーダンスが低くなる。このため、レギュレータはＯＦＦする。
【００３２】
ここで、レギュレータがＯＮしている間は温度検出回路４０９および温度検出回路４１０はインピーダンスが十分に高く、温度検出回路３０９および温度検出回路３１０とまったく同様の状態である。もちろん熱リーク特性も同様であるため、ボルテージ・レギュレータ４０１はボルテージ・レギュレータ３０１と同様の効果が得られる。
【００３３】
このように、本発明はＯＮ／ＯＦＦ機能の回路構成を利用することで、回路を増やすことなく過熱に対する自動保護機能が付加されたため、コストを上げずにかつ、使用条件を誤っても特性が悪化したり、破壊したりすることのない、安全性の高いボルテージ・レギュレータを実現できた。
【００３４】
また、本発明は損失を検出する保護方式なので、ボルテージ・レギュレータへの入力電圧に応じて出力できる電流量が異なってくる。すなわち（１）式より、入出力電圧差が小さい領域で使用した場合には、一定の損失に達するまでにより多くの電流を出力することができる。この点で本発明は、例えば単に一定の過電流のみを検出する保護方式などとは明らかに異なり、より実用的である。
【００３５】
また、実施例はＣＭＯＳトランジスタ回路で記載しているが、バイポーラトランジスタ回路やその他の回路形式でも適用できることは明らかであり、実施例に何ら限定されるものではない。
【0036】
【発明の効果】
本発明では、出力回路の温度が一定値を超えると、出力電圧が低くなるので、ボルテージレギュレータの安全性が高くなる。
【図面の簡単な説明】
【図１】本発明のボルテージ・レギュレータの構成例を示す回路ブロック図である。
【図２】従来のボルテージ・レギュレータの構成例を示す回路ブロック図である。
【図３】本発明のボルテージ・レギュレータの他の構成例を示す回路ブロック図である。
【図４】本発明のボルテージ・レギュレータの他の構成例を示す回路ブロック図である。
【符号の説明】
１０１、２０１、３０１、４０１  ボルテージ・レギュレータ
１０２  入力電圧端子
１０３  ＧＮＤ端子
１０４  出力電圧端子
１０５、３０５  基準電圧回路
１０６  分圧回路
１０７  エラーアンプ回路
１０８  出力回路
１０９、１１０  損失検出回路
３０９、３１０、４０９、４１０  温度検出回路
４０１  ＯＮ／ＯＦＦ端子
４０２  ロジック回路
【図１】
0004732617.tif 000004
【図２】
0004732617.tif 000005
【図３】
0004732617.tif 000006
【図４】
0004732617.tif 000007