(57)【特許請求の範囲】
【請求項１】
ホスト機器と接続するための第１のインターフェイス部と、
第１の半導体メモリ部と、
それぞれが第２の半導体メモリ部を有する１以上の第２の半導体記憶装置が接続可能な第２のインターフェイス部とを有する第１の半導体記憶装置であって、
前記第１の半導体メモリ部および前記１以上の前記第２の半導体メモリ部を、ひとつのリニアアドレスで管理可能である制御部を有し、
前記１以上の前記第２の半導体記憶装置を、その筐体内に収納可能であることを特徴とする半導体記憶装置。
【請求項２】
前記第１の半導体メモリ部と前記１以上の前記第２の半導体メモリ部とを、ひとつのリニアアドレスで管理する管理モード、または、それぞれ独立したリニアアドレスで管理する管理モードの、いずれかの前記管理モードを選択するモード選択手段を有し、
前記制御部は、前記モード選択手段の選択に基づいて、前記第１の半導体メモリ部と前記第２の半導体メモリ部とを、管理することを特徴とする請求項１に記載の半導体記憶装置。
【請求項３】
前記第１のインターフェイス部と前記第２のインターフェイス部とが、それぞれ、ＵＳＢ規格、ＳＤ規格、またはeSATA規格のいずれかの規格のインターフェイス部であることを特徴とする請求項２に記載の半導体記憶装置。
【請求項４】
前記第１の半導体メモリ部および前記第２の半導体メモリ部がNAND型フラッシュメモリであり、
前記第１のインターフェイス部がＵＳＢ規格のインターフェイス部であり、
前記第２のインターフェイス部がＳＤ規格のインターフェイス部であることを特徴とする請求項３に記載の半導体記憶装置。
【請求項５】
前記第１の半導体メモリ部および前記第２の半導体メモリ部がNAND型フラッシュメモリであり、
前記第１のインターフェイス部がＵＳＢ規格のインターフェイス部であり、
前記第２のインターフェイス部がＳＤ規格のインターフェイス部であることを特徴とする請求項２に記載の半導体記憶装置。
【請求項６】
前記第１のインターフェイス部と前記第２のインターフェイス部とが、それぞれ、ＵＳＢ規格、ＳＤ規格、またはeSATA規格のいずれかの規格のインターフェイス部であることを特徴とする請求項１に記載の半導体記憶装置。
【請求項７】
前記第１の半導体メモリ部および前記第２の半導体メモリ部がNAND型フラッシュメモリであり、
前記第１のインターフェイス部がＵＳＢ規格のインターフェイス部であり、
前記第２のインターフェイス部がＳＤ規格のインターフェイス部であることを特徴とする請求項６に記載の半導体記憶装置。
【請求項８】
前記第１の半導体メモリ部および前記第２の半導体メモリ部がNAND型フラッシュメモリであり、
前記第１のインターフェイス部がＵＳＢ規格のインターフェイス部であり、
前記第２のインターフェイス部がＳＤ規格のインターフェイス部であることを特徴とする請求項１に記載の半導体記憶装置。
【請求項９】
ホスト機器と接続するための第１のインターフェイス部と、
第１の半導体メモリ部と、
それぞれが第２の半導体メモリ部を有する１以上の第２の半導体記憶装置が接続可能な第２のインターフェイス部とを有する第１の半導体記憶装置であって、
前記第１の半導体メモリ部および前記１以上の前記第２の半導体メモリ部を、ひとつのリニアアドレスで管理可能である制御部を有し、
前記第１の半導体メモリ部および前記第２の半導体メモリ部がNAND型フラッシュメモリであり、
前記第１のインターフェイス部がＵＳＢ規格のインターフェイス部であり、
前記第２のインターフェイス部がＳＤ規格のインターフェイス部であることを特徴とする半導体記憶装置。
【請求項１０】
前記第１の半導体メモリ部と前記１以上の前記第２の半導体メモリ部とを、ひとつのリニアアドレスで管理する管理モード、または、それぞれ独立したリニアアドレスで管理する管理モードの、いずれかの前記管理モードを選択するモード選択手段を有し、
前記制御部は、前記モード選択手段の選択に基づいて、前記第１の半導体メモリ部と前記第２の半導体メモリ部とを、管理することを特徴とする請求項９に記載の半導体記憶装置。
【請求項１１】
前記第１のインターフェイス部と前記第２のインターフェイス部とが、それぞれ、ＵＳＢ規格、ＳＤ規格、またはeSATA規格のいずれかの規格のインターフェイス部であることを特徴とする請求項１０に記載の半導体記憶装置。
【請求項１２】
前記第１のインターフェイス部と前記第２のインターフェイス部とが、それぞれ、ＵＳＢ規格、ＳＤ規格、またはeSATA規格のいずれかの規格のインターフェイス部であることを特徴とする請求項９に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置に関し、特に、第２の半導体記憶装置を接続することで記憶容量を増加することができる半導体記憶装置に関する。
【背景技術】
【０００２】
近年、半導体記憶装置、特に、不揮発性の記憶媒体であるフラッシュメモリに記憶を行う半導体記憶装置の開発が行われ、パーソナルコンピュータ、携帯電話またはデジタルカメラ等のホスト機器の補助記憶装置として普及している。ホスト機器が扱うデータが大容量化したことに伴い、フラッシュメモリの大容量化および高密度化も進んでいる。その中でも、近年、ＮＡＮＤ型フラッシュメモリが、特に多く用いられている。
【０００３】
ＮＡＮＤ型フラッシュメモリは、電荷蓄積層にチャネルから絶縁膜を介して注入した電荷をデジタルビットの情報として用い、その電荷量に応じた電界効果トランジスタのコンダクタンス変化を測定し、情報を読み出す。ＮＡＮＤ型フラッシュメモリは、ＤＲＡＭと異なりデータ破壊を伴わずに複数回読み出すことが可能である。
【０００４】
このＮＡＮＤ型フラッシュメモリを使用した可搬性に優れた小型の半導体記憶装置は、パーソナルコンピュータ（以下、「ＰＣ」ともいう。）等で多く利用されているＵＳＢメモリ装置（以下、「ＵＳＢメモリ」という。）と、携帯電話およびデジタルカメラで多く利用されているメモリカードの２つに大別できる。
【０００５】
これまで、ＵＳＢメモリ等に保存するデータは、比較的、容量の小さな静止画または音楽データなどが主であった。このため、ユーザは、例えば１ＧＢの容量の半導体記憶装置を用いれば、所望のデータを問題なく保存することができた。しかし、近年、PC等でもデジタルテレビ放送が受信できるようになった。ここで、１時間のデジタルテレビ番組を、ＤＶＤ−Ｖｉｄｅｏと同等の画質で録画した場合、そのデータは約２ＧＢ程度の容量になる。そして、ユーザが、所望の場所でデジタルテレビ番組を視聴するために、可搬性に優れた小型の半導体記憶装置にデータを保存し、半導体記憶装置を持ち運ぶ場合も増加している。しかし、ユーザが高画質の動画データを保存しようとした場合等に、半導体記憶装置の記憶できる容量が不足して保存できないことがあった。
【０００６】
一方、ＮＡＮＤ型フラッシュメモリにおいては、回路配線幅の微細化および多値記憶方式により、１チップの記憶容量は、１〜数年で２倍のペースで増加している。このため、記憶容量が２〜４倍もある新型のメモリカード等が登場すると、旧型のメモリカード等は製品寿命を全うしていないにも関わらず使用されなくなっていた。
【０００７】
ここで、登録実用新案第実３１００８９５号公報には、ＵＳＢメモリおよび各種メモリカードを１つのＵＳＢインターフェイス部を介してホスト機器に接続するメモリーカードリーダライタ装置が開示されている。
【０００８】
しかし、このメモリーカードリーダライタ装置においては、複数のメモリカードをひとつの装置に接続することはできるが、接続された複数のメモリカードは、それぞれが別個のメモリとして扱われるため、個々のメモリの容量を超えるような大容量の１個のデータを保存することができない。また、このメモリーカードリーダライタ装置は筐体が大きく、持ち運びなどは大変不便なものになる。すなわち、このメモリーカードリーダライタ装置は、文字通り、ホスト機器が特定のメモリカード等のインターフェイスを有していない場合に、そのメモリカードからのデータをリードし、メモリカードにデータをライトするための単なる接続インターフェイス装置である。
【特許文献１】登録実用新案第３１００８９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、記憶容量を増加することができる半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本願発明の一態様によれば、ホスト機器と接続するための第１のインターフェイス部と、第１の半導体メモリ部と、それぞれが第２の半導体メモリ部を有する１以上の第２の半導体記憶装置が接続可能な第２のインターフェイス部とを有する第１の半導体記憶装置であって、第１の半導体メモリ部および１以上の第２の半導体メモリ部を、ひとつのリニアアドレスで管理可能である制御部を有し、前記１以上の前記第２の半導体記憶装置を、その筐体内に収納可能であることを特徴とする半導体記憶装置が提供される。
また願発明の別の一態様によれば、ホスト機器と接続するための第１のインターフェイス部と、
第１の半導体メモリ部と、それぞれが第２の半導体メモリ部を有する１以上の第２の半導体記憶装置が接続可能な第２のインターフェイス部とを有する第１の半導体記憶装置であって、前記第１の半導体メモリ部および前記１以上の前記第２の半導体メモリ部を、ひとつのリニアアドレスで管理可能である制御部を有し、前記第１の半導体メモリ部および前記第２の半導体メモリ部がNAND型フラッシュメモリであり、前記第１のインターフェイス部がＵＳＢ規格のインターフェイス部であり、前記第２のインターフェイス部がＳＤ規格のインターフェイス部であることを特徴とする半導体記憶装置が提供される。
【発明の効果】
【００１１】
本発明は、記憶容量を増加することができる半導体記憶装置を提供するものである。
【発明を実施するための最良の形態】
【００１２】
＜実施の形態＞  
以下、図面を参照して、本発明の実施の形態を説明する。図１は本実施の形態の半導体記憶装置であるＵＳＢメモリ１の使用形態を説明するための説明図であり、図２は本実施の形態の半導体記憶装置であるＵＳＢメモリ１の構成を示すブロック図である。
【００１３】
図１に示すように、本実施の形態の第１の半導体記憶装置であるＵＳＢメモリ１は、ＵＳＢインターフェイス部１４を、ホスト機器２であるＰＣのＵＳＢコネクタ２Ａに挿入して用いる。なお、図１は、ＵＳＢメモリ１を説明するために、ホスト機器２に対して、ＵＳＢメモリ１を大きく表示している。実際のＵＳＢメモリの大きさは、例えば、幅２ｃｍ、長さ７ｃｍ、厚さ１ｃｍ程度である。
【００１４】
ここで、USBメモリとは、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）規格のインターフェイス部（以下、「ＵＳＢバス」ともいう。）を介して、ホスト機器２がデータのリードライトを行うことのできる半導体記憶装置である。ＵＳＢ規格には、USB Mass Storage Class（USBマスストレージクラス）という補助記憶装置をホスト機器２に接続するための仕様があり、このクラスに対応した機器およびオペレーティングシステムであれば、ホスト機器２にドライバをインストールする必要がなく、標準機能のみでＵＳＢバスを介して接続された機器を記憶装置として認識することができる。この仕組みを用いた半導体記憶装置が、ＵＳＢメモリ１である。
【００１５】
そして、第１の半導体記憶装置であるＵＳＢメモリ１は、第２の半導体記憶装置であるmicroＳＤカードを４枚、その筐体内に収納可能である。すなわち、ＵＳＢメモリ１は小型メモリカード３Ａ〜３Ｄが収納可能な内部空間３Ａ１〜３Ｄ１を有する。microＳＤカードの大きさは、幅１１ｍｍ、長さ１５ｍｍ、厚さ１．０ｍｍである。なお、以下、小型メモリカード３Ａ〜３Ｄのそれぞれを指すときは、小型メモリカード３という。
【００１６】
ここで、ＵＳＢメモリ１の筐体内に小型メモリカード３が収納可能とは、小型メモリカード３が挿入されているＵＳＢメモリ１の外寸と、挿入されていないＵＳＢメモリ１の外寸が同じことを意味する。言い換えれば、ＵＳＢメモリ１には、１以上の小型メモリカード３用の挿入口であるスロット２９があり、ＵＳＢメモリ１内に１以上の小型メモリカード３が物理的に収まる構成になっている。
【００１７】
また、ＳＤ規格とは、ＳＤアソシエーション（SD Association、 SDA）で規定されたNAND型フラッシュメモリを用いた半導体記憶装置に関する規格であり、メモリカードのデファクトスタンダードといえる規格であるため、幅広く使用されている。このため、ＵＳＢメモリ１と組み合わせるメモリカードはＳＤ規格のメモリカード、すなわち、ＳＤ規格のインターフェイス部を介してリードライトを行うメモリカードが特に好ましい。
【００１８】
なお、ＳＤ規格は、技術進歩に伴い、種々のクラスが規定されているが、ＵＳＢメモリ１と組み合わせるには、いずれのクラスのメモリカードであってもよい。しかし、小型かつ大容量であることから、microＳＤ規格またはmicroＳＤHC規格のメモリカードが特に好ましい。
【００１９】
次に、図２を用いて、本実施の形態の第１の半導体記憶装置であるＵＳＢメモリ１の構成を説明する。ＵＳＢメモリ１は、第１のインターフェイス部であるＵＳＢインターフェイス部１４と、制御部であるコントローラ１９と、第１の半導体メモリ部であるＮＡＮＤメモリ部１０と、外部から切り換えが可能なモード選択手段であるスイッチ１２と、第２のインターフェイス部である小型メモリカード用インターフェイス部２８とを有している。４枚の第２の半導体記憶装置である小型メモリカード３は、それぞれが、第２の半導体メモリ部３ａ〜３ｄを有する。ここで、第２の半導体メモリ部３ａ〜３ｄも、NAND型フラッシュメモリである。
【００２０】
ＵＳＢインターフェイス部１４は、ＵＳＢ規格のインターフェイス部１４であり、電源端子としてのＶＤＤ端子１８と、グランド端子１５と、ＤＡＴＡ＋端子１６と、ＤＡＴＡ−端子１７とを有している。
【００２１】
プロセッサモジュール１３は、ＵＳＢメモリ１全体の制御部であるコントローラ１９と、ワーク・バッファメモリとして使用されるＳＲＡＭ２２と、制御プログラムが格納されているＲＯＭ２０と、ＵＳＢインターフェイス部１４と通信するＵＳＢＩＯインターフェイス部２３と、ＮＡＮＤメモリ部１０とのインターフェイス部をなすメモリインターフェイス部２４と、スイッチ１２の状態により後述するメモリ管理モードを確認し管理するモード管理手段２７と、論理メモリマップを管理しモード管理手段２７の結果を基に小型メモリカード３へアクセスするアドレスを算出するアドレス管理手段２１と、小型メモリカード３の管理情報を格納するメモリカード管理手段２６とを有している。
【００２２】
モード管理手段２７は、モード選択手段であるスイッチ１２の状態によってメモリ管理モードを切り換える手段でもある。本実施の形態のＵＳＢメモリ１は、モード１とモード２の２種類のメモリ管理モードを切り換えて使用することが可能である。
【００２３】
メモリ管理モードがモード１の場合は、コントローラ１９は、ＵＳＢメモリ１内部の第１の半導体メモリ部であるＮＡＮＤメモリ部１０と、スロット２９に挿入された小型メモリカード３の第２の半導体メモリ部３ａ〜３ｄを、それぞれ別々のメモリとして独立したリニアアドレスで管理し、それぞれ別のメモリとしてアクセスする。つまり、ＵＳＢメモリ１が、小型メモリカード３のリーダライタのように動作する。
【００２４】
なお、スロット２９に挿入された小型メモリカード３とは、小型メモリカード用インターフェイス部２８を介してＵＳＢメモリ１のコントローラ１９が制御可能な状態の小型メモリカード３である。
【００２５】
これに対して、メモリ管理モードがモード２の場合は、コントローラ１９は、スロット２９に挿入された小型メモリカード３のそれぞれの第２の半導体メモリ部３ａ〜３ｄを、ＵＳＢメモリ１内部の第１の半導体メモリ部であるＮＡＮＤメモリ部１０の増設メモリと考え、全体を１つのメモリとして、連続したひとつのリニアアドレスで管理する。
【００２６】
アドレス管理手段２１は、メモリ管理モードがモード２の場合に、利用する論理メモリマップを管理する手段である。また、メモリ管理モードがモード２の場合には、アドレス管理手段２１は、ホスト機器２から送付されたアドレス値が、第１の半導体メモリ部のアドレスなのか、第２の半導体メモリ部なのかを論理メモリマップを基に判別し、送付されたアドレス値を各メモリへのアドレス値に変換する。
【００２７】
メモリカード管理手段２６は、メモリ管理モードがモード２の場合には、小型メモリカード３のＭｅｄｉａ ＩＤ（以下、「ＭＩＤ」という。）情報を管理する。アドレス管理手段２１が論理メモリマップを管理しているが、スロット２９に挿入されていた小型メモリカードが別の小型メモリカードと入れ替えられた場合等には論理メモリマップを更新しなければならない。このため、メモリカード管理手段２６は、メモリ管理モードのモード２で利用されている小型メモリカード３を管理する。また、メモリカード管理手段２６はＵＳＢメモリ１に電源が投入された直後に、ＵＳＢメモリ１と接続されている小型メモリカード３からＭＩＤを取得し、メモリカード管理手段２６に保存されている情報と一致しているかを確認し、結果を保存する。
【００２８】
第１の半導体メモリ部であるＮＡＮＤメモリ部１０は、ユーザのデータを保存するデータエリア３１と、データエリア３１等に記憶されているデータを管理するための情報を保存するファイルシステム管理情報エリア３０とに分かれている。
【００２９】
スイッチ１２は、メモリ管理モードをユーザが選択するためのモード選択手段であり、コントローラ１９は、モード選択手段の設定に従いモード切り換えが可能である。そして、モード管理手段２７はスイッチ１２の情報を基にメモリ管理モードを確認する。
【００３０】
次に、図３を用いて、本実施の形態の第１の半導体記憶装置であるＵＳＢメモリ１のメモリマップについて説明する。図３はＵＳＢメモリ１の論理メモリマップの一例である。図３では、ＵＳＢメモリ１の第１の半導体メモリ部であるＮＡＮＤメモリ部１０の容量が１ＧＢであり、第２の半導体メモリ部３ａ〜３ｄの容量がいずれも２５６ＭＢである４枚の小型メモリカード１〜４（３Ａ〜３Ｄ）のが、ＵＳＢメモリ１に接続されている場合のメモリマップを示している。
【００３１】
メモリ管理モードがモード１の場合は、これらの第１の半導体メモリ部であるＮＡＮＤメモリ部１０と４つの第２の半導体メモリ部３ａ〜３ｄが、それぞれ別々のメモリ部として管理される。すなわち、制御部であるコントローラ１９は、第１の半導体メモリ部および第２の半導体メモリ部を、それぞれ独立した別のリニアアドレスで管理する。このため、ユーザが、例えば、ＵＳＢメモリ１に、１．２ＧＢの容量のデータを保存しようとしても、最大容量のＮＡＮＤメモリ部１０でも１ＧＢであるため、容量が足りず保存することはできない。
【００３２】
これに対して、メモリ管理モードがモード２の場合は、図３（Ｂ）に示すように、ＵＳＢメモリ１は、挿入された小型メモリカード３の第２の半導体メモリ部３ａ〜３ｄを、第１の半導体メモリ部であるＮＡＮＤメモリ部１０の増設メモリとして管理する。すなわち、制御部であるコントローラ１９は、第１の半導体メモリ部ＮＡＮＤメモリ部１０と第２の半導体メモリ部３ａ〜３ｄとを、連続したアドレス、すなわち、ひとつのリニアアドレスで管理する。このため、ＵＳＢメモリ１は、あたかも容量が２ＧＢのメモリ部を有するＵＳＢメモリであるかのように動作する。このため、ユーザは、ＵＳＢメモリ１に、１．２ＧＢの容量のデータを保存できる。
【００３３】
ここで、例えば、ホスト機器２が、ＵＳＢメモリ１のアドレス値「０ｘ５０００＿００００」にアクセスした場合を考える。メモリ管理モードがモード１の場合には、ＮＡＮＤメモリ部１０の容量が１ＧＢであるため、そのアドレス値は「０ｘ００００＿００００」から「０ｘ３ＦＦＦ＿ＦＦＦＦ」の範囲である。そのため、ホスト機器２が、「０ｘ５０００＿００００」のアドレス値にアクセスするとエラーとなる。
【００３４】
これに対して、メモリ管理モードがモード２の場合は、アドレス管理手段２１が、第２の半導体メモリ部３ａ〜３ｄを、第１の半導体メモリ部であるＮＡＮＤメモリ部１０の増設メモリとして管理するため、ＵＳＢメモリ１の全容量は２ＧＢとなり、そのアドレス値は「０ｘ００００＿００００」から「０ｘ７ＦＦＦ＿ＦＦＦＦ」の範囲に拡大される。そのため、ホスト機器２は、ＵＳＢメモリ１のアドレス値「０ｘ５０００＿００００」にアクセスが可能となる。
【００３５】
次に、図４を用いて、本実施の形態の第１の半導体記憶装置であるＵＳＢメモリ１の初期化の流れについて説明する。図４は、ＵＳＢメモリ１の初期化の流れを説明するためのフローチャートである。
【００３６】
以下、図４に従い、説明する。  
＜ステップＳ１１＞  
ＵＳＢメモリ１が、ＵＳＢインターフェイス部１４と、ＵＳＢコネクタ２Ａを介して、ホスト機器２に接続されると、ＵＳＢメモリ１に、ホスト機器２から電力が供給される。
【００３７】
＜ステップＳ１２＞  
電力が供給されると、ＵＳＢメモリ１の制御部であるコントローラ１９は、スロット２９に小型メモリカード３が挿入されているかどうかを確認する。小型メモリカード３がスロット２９に挿入されていない場合（Ｎｏ）は、コントローラ１９は、内部のＮＡＮＤメモリ部１０のみをアクセス可能状態とすることで、ＵＳＢメモリ１の初期化は完了する。
【００３８】
小型メモリカード３が挿入されている場合（Ｙｅｓ）には、コントローラ１９は、ステップＳ１３の処理を開始する。なお、挿入されているすべての小型メモリカード３には、ＵＳＢメモリ１を介してホスト機器２から電力が供給されている。
【００３９】
＜ステップＳ１３＞  
最初に、コントローラ１９は、スロット２９に挿入されている小型メモリカード３の枚数を確認する。すなわち、ＵＳＢメモリ１は最大４枚の小型メモリカード３がスロット２９に挿入可能な構造および機能を有しているが、４枚の小型メモリカード３をスロット２９に挿入されている必要はない。ユーザは必要に応じて１〜４枚の小型メモリカード３をスロット２９に挿入してＵＳＢメモリ１を使用可能である。なお、１〜３枚の小型メモリカード３が挿入されているスロット２９は、４個のスロットのいずれでも差し支えない。
【００４０】
＜ステップＳ１４＞  
次に、コントローラ１９は、スロット２９に挿入されている小型メモリカード３の初期化処理を実施する。
【００４１】
＜ステップＳ１５＞  
小型メモリカード３の初期化処理後に、コントローラ１９は、スロット２９に挿入されている、１以上のそれぞれの小型メモリカード３の容量を確認する。すなわち、コントローラ１９は、それぞれの第２の半導体メモリ部の容量を確認する。もちろん、それぞれの第２の半導体メモリ部の容量は同一でなくともよいし、ＮＡＮＤメモリ部１０より大容量であってもよい。
【００４２】
＜ステップＳ１６＞  
次に、コントローラ１９はモード管理手段２７により、スイッチ１２の状態を確認する。すなわち、ユーザが選択した現在のメモリ管理モードがモード１か、モード２かを確認する。前述のように、メモリ管理モードがモード１においては、ＵＳＢメモリ１は、小型メモリカード３のリーダライタとして動作するのに対して、モード２では小型メモリカード３の、第２の半導体メモリ部がＵＳＢメモリ１の第１の半導体メモリ部であるＮＡＮＤメモリ部１０と一体となって１つのメモリ部として動作する。
【００４３】
モード管理手段２７が確認した結果がモード１の場合、ホスト機器２はそれぞれの半導体メモリ部毎にアクセスを行うため、コントローラ１９が行う初期化処理は、これで完了する。
【００４４】
モード管理手段２７が確認した結果がモード２の場合には、コントローラ１９は、ステップＳ１７以降の処理を行う。
【００４５】
＜ステップＳ１７＞  
コントローラ１９は、メモリカード管理手段２６によりスロット２９に挿入されているすべての小型メモリカード３のＭＩＤ値を取得する。
【００４６】
＜ステップＳ１８＞  
次に、メモリカード管理手段２６は、スロット２９に挿入されているとしてすでに登録されている小型メモリカード３のＭＩＤ値と、実際にスロット２９に挿入されている小型メモリカード３のＭＩＤ値を比較する。
【００４７】
＜ステップＳ１９＞  
メモリカード管理手段２６が比較した結果、スロット２９に挿入されているすべての小型メモリカード３のＭＩＤ値が、登録されているＭＩＤ値と一致した場合は、前回アクセスされたときと同じ小型メモリカード３が同じスロット２９に接続されていることを意味する。この場合には、メモリカード管理手段２６が管理している情報を更新する必要がない。従って、コントローラ１９は、すでにアドレス管理手段２１で保存されている論理メモリマップを利用して、メモリ部へのアクセスが可能であるため、コントローラ１９が行う初期化処理は、これで完了する。
【００４８】
これに対して、メモリカード管理手段２６が比較した結果、スロット２９に挿入されている小型メモリカード３のＭＩＤ値のうちひとつでも、登録されているＭＩＤ値と不一致があった場合には、コントローラ１９はステップＳ２０の処理を行う。
【００４９】
＜ステップＳ２０＞  
メモリカード管理手段２６は、前回アクセスしたときに登録されていたが、今回はスロット２９に挿入されていない、言い換えれば、スロット２９から排出された小型メモリカード３があるかを、MＩＤ情報を基に確認する。スロット２９から排出された小型メモリカード３がない場合（Ｎｏ）には、コントローラ１９は、アドレス管理手段２１にすでに保存されている論理メモリマップを利用して、それぞれのメモリ部へアクセスが可能であるため、コントローラ１９が行う初期化処理は、これで完了する。
【００５０】
スロット２９から排出された小型メモリカード３がある場合（Ｙｅｓ）には、コントローラ１９はステップＳ２１の処理を行う。
【００５１】
＜ステップＳ２１＞  
メモリカード管理手段２６は、前回アクセスしたときに登録されていたが、今回はスロット２９に挿入されていない排出された小型メモリカード３のＭＩＤ情報を削除する。
【００５２】
＜ステップＳ２２＞  
次に、メモリカード管理手段２６は、ＭＩＤ情報がステップＳ２１で削除された小型メモリカード３に割り当てられていた論理アドレス値を論理メモリマップからクリアし、ファイルシステム管理情報エリア３０に記憶されているファイルシステム管理情報から、排出された小型メモリカード３の管理情報を削除する。
【００５３】
＜ステップＳ２３＞  
次に、メモリカード管理手段２６は、ステップＳ２２でＭＩＤ情報が削除された後の論理メモリマップの論理アドレス値が連続していない場合、論理アドレス値が連続するようにファイルシステム管理情報を書き換え更新する。
【００５４】
＜ステップＳ２４＞  
次に、メモリカード管理手段２６は、新たにスロット２９に挿入された小型メモリカード３があるかをＭＩＤ情報を基に確認する。新規なＭＩＤ情報がない場合には、コントローラ１９が行う初期化処理は、これで完了する。
【００５５】
追加された小型メモリカード３がある場合には、メモリカード管理手段２６は、その小型メモリカード３を使用するためステップＳ２５の処理を行う。
【００５６】
なお、追加された小型メモリカード３にデータが記憶されていた場合には、メモリカード管理手段２６は、そのデータを消去しても良いかをホスト機器２に問い合わせる。消去不可のデータが記憶されている小型メモリカード３は、メモリ管理モードがモード１で管理される。これに対して、消去可のデータが記憶されている小型メモリカード３に対してはメモリカード管理手段２６は、そのデータを消去する。なお、複数のメモリカード３が挿入されたＵＳＢメモリ１では、それぞれのメモリカード３を、それぞれのメモリカード３の状態等に応じたメモリ管理モードで管理することができる。
【００５７】
＜ステップＳ２５＞  
メモリカード管理手段２６は、新たに追加された小型メモリカード３のＭＩＤ情報を新規に登録し、ＭＩＤ情報を更新する。
【００５８】
＜ステップＳ２６＞  
さらに、メモリカード管理手段２６は、新規ＭＩＤ値を有する小型メモリカード３の容量分の論理アドレス値を論理メモリマップに割り当て、論理メモリマップを更新する。
【００５９】
なお、以上の説明において、複数の削除するＭＩＤおよび追加するＭＩＤがあった場合は、それぞれを複数回繰り返す。
【００６０】
＜ステップＳ２７＞  
最後に、メモリカード管理手段２６は、管理するすべてのメモリ部の容量合計値を算出し、コントローラ１９が行う初期化処理は、完了する。
【００６１】
次に図５を用いて、本実施の形態の第１の半導体記憶装置であるＵＳＢメモリ１から、ホスト機器２がデータを読み出す、すなわちリードする場合の処理の流れについて説明する。図５は、ホスト機器５が、ＵＳＢメモリ１からデータを読み出す場合の処理の流れを説明するためのフローチャートである。
【００６２】
以下、メモリ管理モードがモード２の場合について、図５に従い、説明する。  
＜ステップＳ３１＞  
ホスト機器２からのリードコマンドが、コントローラ１９により受信される。
【００６３】
＜ステップＳ３２＞  
コントローラ１９は、リードコマンドにおいて指定されたアドレス値（以下、「アドレス」という。）を確認する。次に、コントローラ１９は、その指定されたアドレスが、どのメモリにあたるかを確認するため、アドレス管理手段２１に指定されたアドレスを送信する。アドレス管理手段２１は論理アドレスマップを基に、指定されたアドレスがどのメモリ部にあたるかを判別し、コントローラ１９に送信する。コントローラ１９は、アドレス管理手段２１からの情報に基づき、指定されたアドレスに応じた以下の処理を行う。
【００６４】
＜ステップＳ３３＞  
指定されたアドレスが、「０ｘ００００＿００００」から「０ｘ３ＦＦＦ＿ＦＦＦＦ」の場合には、そのアドレスは、ＵＳＢメモリ１の第１の半導体メモリ部であるＮＡＮＤメモリ部１０のアドレスであるため、アドレス管理手段２１はＮＡＮＤメモリ部１０のアドレスへ変換する。
【００６５】
＜ステップＳ３３＞  
コントローラ１９は、第１の半導体メモリ部であるＮＡＮＤメモリ部１０より、データを読み出す。
【００６６】
＜ステップＳ３５＞  
指定されたアドレスが、「０ｘ４０００＿００００」から「０ｘ４ＦＦＦ＿ＦＦＦＦ」の場合には、そのアドレスは、小型メモリカード３Ａの第２の半導体メモリ部３ａのアドレスであるため、アドレス管理手段２１は小型メモリカード１（３Ａ）のアドレスへ変換する。変換には、例えば、アドレス境界からのオフセット値を算出する。
【００６７】
＜ステップＳ３６＞  
コントローラ１９は、第２の半導体メモリ部３ａより、データを読み出す。
【００６８】
＜ステップＳ３７＞  
指定されたアドレスが、「０ｘ５０００＿００００」から「０ｘ５ＦＦＦ＿ＦＦＦＦ」の場合には、そのアドレスは、小型メモリカード３Ｂの第２の半導体メモリ部３ｂのアドレスであるため、アドレス管理手段２１は小型メモリカード２（３Ｂ）のアドレスへ変換する。変換には、例えば、アドレス境界からのオフセット値を算出する。
【００６９】
＜ステップＳ３８＞  
コントローラ１９は、第２の半導体メモリ部３ｂより、データを読み出す。
【００７０】
＜ステップＳ３９＞  
指定されたアドレスが、「０ｘ６０００＿００００」から「０ｘ６ＦＦＦ＿ＦＦＦＦ」の場合には、そのアドレスは、小型メモリカード３Ｃの第２の半導体メモリ部３ｃのアドレスであるため、アドレス管理手段２１は小型メモリカード３（３Ｃ）のアドレスへ変換する。例えば、アドレス境界からのオフセット値を算出する。
【００７１】
＜ステップＳ４０＞  
コントローラ１９は、第２の半導体メモリ部３ｃより、データを読み出す。
【００７２】
＜ステップＳ４１＞  
指定されたアドレスが、「０ｘ７０００＿００００」から「０ｘ７ＦＦＦ＿ＦＦＦＦ」の場合には、そのアドレスは、小型メモリカード３Ｄの第２の半導体メモリ部３ｄのアドレスであるため、アドレス管理手段２１は小型メモリカード４（３Ｄ）のアドレスへ変換する。例えば、アドレス境界からのオフセット値を算出する。
【００７３】
＜ステップＳ４２＞  
コントローラ１９は、第２の半導体メモリ部３ｄより、データを読み出す。
【００７４】
＜ステップＳ４３＞  
コントローラ１９は、読み出したデータをホスト機器２に送信する。
【００７５】
なお、メモリ管理モードがモード１の場合は、通常のリーダライタ装置と同様に、ホスト機器２はアクセスする、それぞれのメモリ部に対してコマンドを送信し、ＮＡＮＤメモリ部１０または、それぞれの小型メモリカード３の第２の半導体メモリ部３ａ〜３ｄから、それぞれ別々にデータを読み出す。
【００７６】
また、ホスト機器２は、複数のメモリ部に対して並列書き込み処理を行ってもよい。この場合の、論理メモリマップは、図３に示した論理メモリマップとは異なっていてもよい。
【００７７】
以上の説明のように、本実施の形態の第１の半導体記憶装置であるＵＳＢメモリ１は、小型メモリカード３に個別にアクセスできるだけでなく、ＵＳＢメモリ１に挿入された小型メモリカード３をＵＳＢメモリ１の内蔵メモリの増設メモリとして用いることができるために、ＵＳＢメモリ１の記憶容量を増加することができる。
【００７８】
すなわち、ＵＳＢメモリ１自体が、第１の半導体メモリ部であるＮＡＮＤメモリ部１０を有する第１の半導体記憶装置であり、単体でホスト機器２の補助記憶装置として用いることができると同時に、ＮＡＮＤメモリ部１０の容量が不足した場合には、小型メモリカード３をＵＳＢメモリ１のスロット２９に挿入することで、より大容量の半導体記憶装置として使用できる。
【００７９】
すなわち、ＵＳＢメモリ１は、後述のように、ＮＡＮＤメモリ部１０と、ホスト機器５とのデータの入出力のための第１のインターフェイス部と、リードライト制御等を行う制御部とを有しており、ホスト機器５と接続され補助記憶装置として動作可能な装置である。小型メモリカード３も、第２のインターフェイス部を有するホスト機器５であれば直接接続することで、ホスト機器５の補助記憶装置として動作可能な半導体記憶装置である。このため、小型メモリカード３は、メモリ部のみから構成されている、いわゆる増設メモリ基板等と異なり、ユーザが容易にＵＳＢメモリ１に挿入できる。また、ユーザが一時的にＵＳＢメモリ１の容量を増加したいときに、例えば携帯電話に使用している小型メモリカード３を携帯電話から取り出して、一時的にＵＳＢメモリ１に使用することもできる。
【００８０】
また、ＵＳＢメモリ１には複数の小型メモリカード３をスロット２９に挿入可能であるため、たとえ旧型の小型メモリカード３であっても、大きな記憶容量をＵＳＢメモリ１に追加することができる。このため、旧型の小型メモリカード３を、製品寿命を全うするまで使用することができる。逆に、旧型の小容量のＵＳＢメモリに、ＵＳＢメモリよりも容量の大きい小型メモリカード等３をスロット２９に挿入することで、旧型のＵＳＢメモリを製品寿命を全うするまで使用することもできる。
【００８１】
そしてUSBメモリ１の大きさは、小型メモリカード３を収納した場合であっても、収納前と同じであるため、可搬性および取り扱い性が悪化することがない。
【００８２】
なお、上記説明のように、本発明の第１の半導体記憶装置としては、ＵＳＢメモリが、第２の半導体記憶装置としてはmicroＳＤカードが好ましいが、他の規格のインターフェイス部を有する半導体記憶装置も用いることができる。特に、第１のインターフェイス部と第２のインターフェイス部とが、それぞれ、ＵＳＢ規格、ＳＤ規格、または、eSATA規格のいずれかの規格のインターフェイス部であることが好ましい。
【００８３】
ここで、eSATA規格とは、パソコンのインターフェイス規格であるシリアルATA（SATA）の一種で、主としてハードディスクドライブ等を接続するための規格のことであるが、半導体記憶装置にも用いることができる。ＵＳＢ規格では、最大60MB/sの転送速度であるのに対して、ｅＳＡＴＡ規格は最大150MB/sの速度で転送を行うことができる。
【００８４】
また記第１のインターフェイス部と第２のインターフェイス部とが、広義的に、同一の規格のインターフェイス部であってもよい。例えば、本発明の第１の半導体記憶装置として、ＳＤ規格の第１のインターフェイス部を介してホスト機器と接続されるＳＤメモリカードを用い、第２の半導体記憶装置として、microＳＤ規格の第２のインターフェイス部を有するmicroＳＤカードを用いることもできる。
【００８５】
また、メモリカードとしては、ＳＤメモリカードだけでなく、コンパクトフラッシュ（登録商標）メモリカード、スマートメディアカード、マルチメディアカード、メモリスティックカード等を用いてもよい。
【００８６】
また、上記説明では、microＳＤカードが４枚収納可能なＵＳＢメモリ１を例に説明したが、第１の半導体記憶装置は、第２の半導体記憶装置が１個以上、好ましくは８個以下、収納可能であればよい。前記範囲未満では本発明の効果を奏することができず、前記範囲を超えると第１の半導体記憶装置が大きくなり可搬性が悪くなることがある。
【００８７】
また、小型メモリカード３を、その筐体内に完全に収納可能であるＵＳＢメモリについて説明したが、ＵＳＢメモリは小型メモリカード３を、その筐体内に完全に収納可能でなくとも良い。すなわち、第１の半導体記憶装置と第２の半導体記憶装置とが第１のインターフェイス部と第２のインターフェイス部とを介して接続可能であれば、第２の半導体記憶装置の一部が、第１の半導体記憶装置の筐体から突出する形態であってもよい。
【００８８】
すなわち、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【図面の簡単な説明】
【００８９】
【図１】実施の形態の第１の半導体記憶装置であるＵＳＢメモリの使用形態を説明するための説明図である。
【図２】実施の形態の第１の半導体記憶装置であるＵＳＢメモリの構成を示すブロック図である。
【図３】ＵＳＢメモリの論理メモリマップである。
【図４】ＵＳＢメモリの初期化の流れを説明するためのフローチャートである。
【図５】ホスト機器が、ＵＳＢメモリからデータを読み出す場合の処理の流れを説明するためのフローチャートである。
【符号の説明】
【００９０】
１…ＵＳＢメモリ、２…ホスト機器、２Ａ…コネクタ、３…小型メモリカード、３Ａ〜３Ｄ…小型メモリカード、３ａ〜３ｄ…半導体メモリ部、４…小型メモリカード、５…ホスト機器、１０…ＮＡＮＤメモリ部、１２…スイッチ、１３…プロセッサモジュール、１４…ＵＳＢインターフェイス部、１５…グランド端子、１６…＋ＤＡＴＡ端子、１７…−ＤＡＴＡ端子、１８…＋ＶＤＤ端子、１９…コントローラ、２１…アドレス管理手段、２３…ＵＳＢ  ＩＯインターフェイス部、２４…メモリインターフェイス部、２６…メモリカード管理手段、２７…モード管理手段、２８…小型メモリカード用インターフェイス部、２９…スロット、３０…ファイルシステム管理情報エリア、３１…データエリア
【図１】
0004665008.tif 000002
【図２】
0004665008.tif 000003
【図３】
0004665008.tif 000004
【図４】
0004665008.tif 000005
【図５】
0004665008.tif 000006