(57)【特許請求の範囲】
【請求項１】
面方位が（１００）の半絶縁性ＩｎＰ基板上に、エピタキシャル成長させた複数の半導体層を前記半絶縁性ＩｎＰ基板が露出する深さまで選択的にエッチングして形成された光素子と、前記光素子に対して前記半絶縁性ＩｎＰ基板の［０１１］方向に形成された電子素子と、前記光素子と前記電子素子とを埋め込んで平坦化する層間絶縁膜と、当該層間絶縁膜上に形成され前記光素子の最上層の半導体層に設けられたアノード電極又はカソード電極から前記電子素子に接続される配線とを備え、
前記光素子と前記電子素子との間の領域の前記半絶縁性ＩｎＰ基板の表面に、（１１１）面が露出した断面がＶ字状の溝が形成され、
前記配線が前記光素子に対して［０１１］方向に形成されて前記電子素子に接続されていることを特徴とする光電子集積回路。
【請求項２】
前記電子素子は、ＩｎＰヘテロ接合バイポーラトランジスタ、ＩｎＰヘテロ接合電界効果トランジスタ、抵抗体及びキャパシターから選択される１つであることを特徴とする請求項１記載の光電子集積回路。
【請求項３】
前記光素子は、フォトダイオード又は光変調器であることを特徴とする請求項１記載の光電子集積回路。
【請求項４】
面方位が（１００）の半絶縁性ＩｎＰ基板の表面に、光素子と電子素子とに共通の半導体層と光素子形成用の半導体層とを順次エピタキシャル成長させ、次いで所定の領域以外は前記共通の半導体層が露出するように前記光素子形成用の半導体層を選択的にエッチング除去して光素子形成領域を形成する第１の工程と、
露出した前記共通層の半導体層上に電子素子形成用の半導体層をエピタキシャル成長させ、次いで前記電子素子形成用の半導体層をエッチング加工し、電極を形成して、前記光素子形成領域に対し前記半絶縁性ＩｎＰ基板の［０１１］方向に電子素子を形成する第２の工程と、
前記光素子形成領域の半導体層をエッチング加工し、電極を形成して、光素子を形成する第３の工程と、
前記光素子と前記電気素子とを電気的に分離するために、前記共通の半導体層を選択的にエッチング除去して前記半絶縁性ＩｎＰ基板を露出させる第４の工程と、
前記光素子と前記電子素子とを埋め込んで表面を平坦化する層間絶縁膜を形成し、次いで前記層間絶縁膜の表面に前記光素子の最上層の半導体層に設けられた電極と前記電子素子とを接続する配線を［０１１］方向に形成する第５の工程と
を備えたことを特徴とする光電子集積回路の製造方法。
【請求項５】
前記電子素子は、ＩｎＰヘテロ接合バイポーラトランジスタまたはＩｎＰヘテロ接合電界効果トランジスタであることを特徴とする請求項４記載の光電子集積回路の製造方法。
【請求項６】
前記光素子は、フォトダイオード又は光変調器であることを特徴とする請求項４記載の光電子集積回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光素子と半導体集積回路とを同一基板上に作製する技術に係り、特にフォトダイオードや光変調器などの光素子と、半導体素子としてのＩｎＰヘテロ接合バイポーラトランジスタとを同一基板上に備える光電子集積回路とその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の応用技術として、半導体素子（電子素子）と光素子とを同一基板上に設ける、いわゆる光電子集積回路(Opto-Electronic Integrated Circuit: OEIC)がある。具体例としては、電子素子の一種であるヘテロ接合バイポーラトランジスタ(Hetero-junction Bipolar Transistor: HBT)と光素子とを、ＩｎＰからなる半絶縁性基板に集積化したＯＥＩＣがある。
【０００３】
一般に、ＩｎＰ系材料は、高い電子輸送移動度や多彩なバンド設計など優れた電子物性を有している。また、ＨＢＴは高電流駆動やコンパクトな素子サイズなどのバイポーラ固有の特徴をもつ。したがって、ＩｎＰ基板上に設けられたＨＢＴであるＩｎＰ系ＨＢＴは、前記したＩｎＰ系材料及びバイポーラトランジスタのそれぞれの特徴を兼ね備えており、高速性と高集積度に優れた電子素子である。
【０００４】
さらに、ＩｎＰ系の半絶縁性基板は、長波長用光素子を作製する際に一般的に用いられている。したがって、ＩｎＰ系ＨＢＴは、エピタキシャル成長法により作製されたＩｎＰ系結晶基板上に、長波長用光素子とともに集積可能である利点を有している。
【０００５】
近年、前記したＩｎＰ系ＨＢＴと光素子とをＩｎＰ系基板上に集積したＯＥＩＣの研究が盛んに行われている。例えば、ＩｎＰ系ＨＢＴとフォトダイオード(Photodiode: PD)をＩｎＰ基板上に集積したＯＥＩＣが報告されている（例えば、特許文献１参照）。この半絶縁性ＩｎＰ基板上にＩｎＰ系ＨＢＴ１０３及びＰＤ１０２が集積されたＯＥＩＣ１０１の断面図を図７に示す。このＯＥＩＣ１０１において、図７中の左側が半導体素子形成領域（ＨＢＴ形成領域）であり、右側が光素子形成領域（ＰＤ形成領域）である。ＯＥＩＣ１０１は、次に述べる構成及び特徴を有している。
【０００６】
図７に示すように、ＯＥＩＣ１０１では、ＩｎＰ系ＨＢＴ１０３とＵＴＣ(Uni-Travelling-Carrier)−ＰＤ１０２とが半絶縁性ＩｎＰ基板１０４を共有している。ＩｎＰ系ＨＢＴ１０３は、ｎ型ＩｎＰからなるコレクタコンタクト層１１０を介して半絶縁性ＩｎＰ基板１０４上に設けられている。また、ＩｎＰ系ＨＢＴ１０３は、ｎ型ＩｎＰからなるコレクタ層１１１、ｐ型ＩｎＧａＡｓからなるベース層１１２、並びにｎ型ＩｎＰからなるエミッタ層１１３を有している。コレクタコンタクト層１１０にはコレクタ電極１１４が、ベース層１１２にはベース電極１１５が、そしてエミッタ層１１３にはエミッタ電極１１６が、それぞれ設けられている。
【０００７】
また、図７に示すように、ＰＤ１０２はｐ型ＩｎＧａＡｓからなるアノードコンタクト層１０７、ｐ型ＩｎＧａＡｓからなる光吸収層１０６ａ、ｎ型ＩｎＰからなる電子走行層１０６ｂを有している。
【０００８】
このＯＥＩＣの特徴は、ＩｎＰ系ＨＢＴの全面再成長技術である。まず、ＩｎＰ基板にＰＤのエピ構造を成長し、選択的にメサエッチングを行う。カソードコンタクト層を露出させ、全面にＩｎＰ系ＨＢＴのコレクタ層、ベース層、エミッタ層を再成長する。その後、ＨＢＴ及びＵＴＣ−ＰＤを各々形成する。ＩｎＰ系ＨＢＴとＰＤのエピタキシャル層は別々に成長しているため、それぞれのエピタキシャル層構造を独立に最適化することが可能である。さらに、全面再成長を用いていることにより、選択再成長で問題となるエピタキシャル層の組成遷移領域はほとんど存在しない。
【０００９】
そのため、ＨＢＴとＰＤの物理的最近接距離を５μｍ程度まで短縮化することが可能である。つまり、ＯＥＩＣは、ＨＢＴ及びＰＤがそれぞれの性能を最適化しつつ、集積化できるため、動作速度が速く、受光感度が高い。
【特許文献１】特願２００５−０２４１１６
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、前記したＯＥＩＣにおいて、ＨＢＴはＰＤに対して、［０１−１］方向に設けられているため、ＨＢＴとＰＤの間に逆メサ形状の溝が生じる。この溝は、高さ１μｍ程度、幅が数１０μｍ単位の大きさである。
【００１１】
層間絶縁膜１１８（ＢＣＢ:Benzocyclobutene）を１μｍ程度塗布するものの、溝の段差と幅がμｍ単位であることから充分な平坦化は難しい。そのため、ＢＣＢ上に形成した配線１１７の断線や段差による電気信号の反射が問題となる。さらに、ＨＢＴをＰＤから溝の幅以上の距離を離す必要があり、配線遅延の問題も生じてしまう。
【００１２】
本発明は、前記した課題を解決するためになされたものであり、その目的とするところは、ＨＢＴ及びＰＤが電気信号の劣化を伴うことなく接続され、全面再成長の特徴である高集積度を損ねることなく、動作速度及び受光感度に優れたＯＥＩＣを提供することにある。
【課題を解決するための手段】
【００１３】
本発明の光電子集積回路の態様は、面方位が（１００）の半絶縁性ＩｎＰ基板上に、エピタキシャル成長させた複数の半導体層を前記半絶縁性ＩｎＰ基板が露出する深さまで選択的にエッチングして形成された光素子と、前記光素子に対して前記半絶縁性ＩｎＰ基板の［０１１］方向に形成された電子素子と、前記光素子と前記電子素子とを埋め込んで平坦化する層間絶縁膜と、当該層間絶縁膜上に形成され前記光素子の最上層の半導体層に設けられたアノード電極又はカソード電極から前記電子素子に接続される配線とを備え、前記光素子と前記電子素子との間の領域の前記半絶縁性ＩｎＰ基板の表面に、（１１１）面が露出した断面がＶ字状の溝が形成され、前記配線が前記光素子に対して［０１１］方向に形成されて前記電子素子に接続されていることを特徴とする。
また、本発明の光電子集積回路の製造方法の態様は、面方位が（１００）の半絶縁性ＩｎＰ基板の表面に、光素子と電子素子とに共通の半導体層と光素子形成用の半導体層とを順次エピタキシャル成長させ、次いで所定の領域以外は前記共通の半導体層が露出するように前記光素子形成用の半導体層を選択的にエッチング除去して光素子形成領域を形成する第１の工程と、露出した前記共通層の半導体層上に電子素子形成用の半導体層をエピタキシャル成長させ、次いで前記電子素子形成用の半導体層をエッチング加工し、電極を形成して、前記光素子形成領域に対し前記半絶縁性ＩｎＰ基板の［０１１］方向に電子素子を形成する第２の工程と、前記光素子形成領域の半導体層をエッチング加工し、電極を形成して、光素子を形成する第３の工程と、前記光素子と前記電気素子とを電気的に分離するために、前記共通の半導体層を選択的にエッチング除去して前記半絶縁性ＩｎＰ基板を露出させる第４の工程と、前記光素子と前記電子素子とを埋め込んで表面を平坦化する層間絶縁膜を形成し、次いで前記層間絶縁膜の表面に前記光素子の最上層の半導体層に設けられた電極と前記電子素子とを接続する配線を［０１１］方向に形成する第５の工程とを備えたことを特徴とする。
【発明の効果】
【００１４】
ＯＥＩＣにおいては、ＨＢＴとＰＤを接続する配線が断線することなく、電気信号反射による信号劣化を伴うことなく形成され、それと共に、ＰＤに対して［０１１］方向にＨＢＴを設けることでＨＢＴとＰＤの物理的最近接距離を５μｍ程度にすることが可能となり、配線遅延が生じる恐れはほとんどない。
【発明を実施するための最良の形態】
【００１５】
図１乃至図６を参照して、本発明による光電子集積回路（ＯＥＩＣ）を説明する。図１は、本発明の実施形態によるＯＥＩＣ１の断面図を示し、図２−図６はＯＥＩＣ１の製造工程を示す断面図である。
【００１６】
本実施形態においては、ＨＢＴをＰＤに対して［０１１］方向に設けることで、配線の信頼性及び短縮を実現する技術である。この技術により、光集積回路の高信頼化及び高速化を図る。
【００１７】
即ち、図１に示すように、ＯＥＩＣ１において、図１の右側が光素子形成領域Ａであり、左側が半導体素子形成領域Ｂである。光素子としてフォトダイオード（ＰＤ）２が設けられ、半導体素子としてＨＢＴ３が設けられている。
【００１８】
ＰＤ２及びＨＢＴ３は、ＩｎＰにより形成された同一の半絶縁性基板４上に集積されている。ＰＤ２は、ｎ型ＩｎＰからなるカソードコンタクト層５、活性層６、及びｐ型ＩｎＧａＡｓからなるアノードコンタクト層７とから構成されている。
【００１９】
活性層６は、その下側が傾斜組成ＩｎＧａＡｓＰ及びｎ型ＩｎＰからなる走行層６ａ、その上側がｐ型ＩｎＧａＡｓからなる光吸収層６ｂにより構成されている。カソードコンタクト層５にはカソード電極８が、また、アノードコンタクト層７にはアノード電極９がそれぞれ設けられている。
【００２０】
一方、ＨＢＴ３は、カソードコンタクト層５と同じ材料を用いてカソードコンタクト層５とは独立に設けられた導電層１０を介して半絶縁性ＩｎＰ基板４上に集積化されている。導電層１０はコレクタコンタクト層となる。
【００２１】
ＨＢＴ３は、傾斜ＩｎＧａＡｓＰ及びｎ型ＩｎＰからなるコレクタ層１１、ｐ型ＩｎＧａＡｓからなるベース層１２、及びｎ型ＩｎＰからなるエミッタ層１３とから構成されている。コレクタコンタクト層１０にはコレクタ電極１４が、ベース層１２にはベース電極１５が、そしてエミッタ層１３にはエミッタ電極１６がそれぞれ設けられている。
【００２２】
ＨＢＴ３は、基板の方位を（１００）とすると、ＰＤ２に対して［０１１］方向、即ち、オリエンテーション・フラット（オリフラ）に対して直角な方向、に設けられている。［０１１］方向のエッチングでは、エッチングされにくい（１１１）面が露出するため、基板が横方向に殆ど削られず、ＢＣＢによる平坦化が容易である。それ故、ＢＣＢ上の配線は平坦化され、配線断線などの心配はない。
【００２３】
次に、図２−図６を参照して、ＯＥＩＣの製造工程について説明する。図２に示すように、半絶縁性ＩｎＰ基板４上に、ＰＤ２を形成するためのカソードコンタクト層５、走行層６ａ及び光吸収層６ｂからなる活性層６及びアノードコンタクト層７を順次成長させる。これら各層は、有機金属気相成長法及び分子線エピタキシャル成長法の少なくとも一方の方法により成長される。次いで、アノードコンタクト層７にフォトレジストパターン（図示しない）を形成し、ドライエッチング及びウエットエッチングを行い、カソードコンタクト層５の表面の一部を露出させる。これにより、アノードコンタクト層７、光吸収層６ｂ及び走行層６ａを順次選択的に除去されて光素子形成領域（フォトダイオード形成領域）Ａ、即ち、ＰＤ２を規定する領域が形成される。
【００２４】
しかる後、露出したカソードコンタクト層５上にＨＢＴ３を形成するためのコレクタ層１１、ベース層１２及びエミッタ層１３を順次成長させる。これらの層は全面再成長により形成される。成長方法は、ＭＯＣＶＤ法又はＭＢＥ法を用いる。
【００２５】
図３に示すように、半導体素子形成領域（ＨＢＴ形成領域）Ｂ、即ち、ＨＢＴ３を規定する領域において、エミッタ・ベース・コレクタメサを形成した後、エミッタ電極１６、ベース電極１５、及びコレクタ電極１４を形成する。
【００２６】
図４及び図５に示すように、ＰＤ２を規定する領域Ａにおいて、フォトレジストパターン１７を形成し、ウエットエッチングによりアノード・カソードメサ形成を行い、アノード電極９及びカソード電極８を形成する。
【００２７】
このとき、ＨＢＴ３とＰＤ２間のフォトレジストパターンのない一部の基板がエッチング液に暴露されるが、エッチングされにくい（１１１）面が露出するため、殆どエッチングされない。
【００２８】
次に、図５に示すように、ＨＢＴ３とＰＤ２とを電気的に分離するため、フォトレジストパターン１７−２を形成し、塩酸系エッチング液によりカソードコンタクト層５を選択的に除去する。これにより、カソードコンタクト層５はＶ字状にエッチングされていく。
【００２９】
さらに、エッチングが進むと、図６に示すように、基板４もＶ字状にエッチングされてＶ字状の溝２１が形成さる。これは、一般的にＩｎＰ系材料は［０１−１］方向、即ち、オリエンテーション・フラット（オリフラ）に対して平行な方向、に対して逆メサ形状に、［０１１］方向には順メサ形状にエッチングされ、そのため、［０１１］方向はＶ字状にエッチングされるからである。
【００３０】
ＨＢＴ３及びＰＤ２間の一部の基板４においてエッチング液に暴露される領域があるものの、（１１１）面が露出しているため、多くとも０．２μｍ程度しか縦方向にエッチングされない。しかも、横方向のエッチングは殆ど進まない。
【００３１】
最後に、図１に示されるように、層間絶縁膜１８として１μｍ程度の厚さにＢＣＢを塗布し、キュアする。電極スルーホールを形成し、Ａｕメッキにより配線１９を形成する。  ＰＤ２に対して［０１１］方向にＨＢＴ３を設けた場合、その間の基板４は殆どエッチングされず（エッチングされても縦方向に０．２μｍ程度、横方向は殆どエッチングされない）、ＢＣＢによる平坦化で充分であり、配線１９の高信頼化が期待できる。さらに、［０１−１］方向に比べて、エッチングによる溝の幅が飛躍的に小さく、ＨＢＴ３とＰＤ２の物理的最近接距離を５μｍに短縮することが可能であり、光電子集積回路の高速化を実現できる。
【００３２】
前記した実施形態から明らかなように、本発明によるＯＥＩＣは、ＨＢＴとＰＤを接続する配線の高信頼化及びＨＢＴとＰＤの高集積化に優れている。
【００３３】
なお、本発明に係る光電子集積回路は、前記した実施形態には制約されない。本発明を逸脱しない範囲で、それらの構成などの一部を種々様々な設定に変更したり、或いは各種設定を適宜、適当に組み合わせて用いて実施することができる。
【００３４】
前記した実施形態では、ＰＤとＨＢＴの配線について述べたが、これに限定されるものではない。例えば、ＰＤと抵抗体、ＰＤとＭＩＭ(Metal-Insulator-Metal)キャパシターを接続する配線においても本発明を実施しも構わない。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態による光電子集積回路を示す断面図である。
【図２】本発明の実施形態による光電子集積回路の製造方法を示す工程断面図である。
【図３】本発明の実施形態による光電子集積回路の製造方法を示す工程断面図である。
【図４】本発明の実施形態による光電子集積回路の製造方法を示す工程断面図である。
【図５】本発明の実施形態による光電子集積回路の製造方法を示す工程断面図である。
【図６】本発明の実施形態による光電子集積回路の製造方法を示す工程断面図である。
【図７】従来技術による光電子集積回路を示す断面図である。
【符号の説明】
【００３６】
１…光電子集積回路（ＯＥＩＣ）、２…フォトダイオード（ＰＤ）、３…ヘテロ接合バイポーラトランジスタ（ＨＢＴ）、４…半絶縁性基板、５…カソードコンタクト層、６…活性層、７…アノードコンタクト層、８…カソード電極、９…アノード電極、１０…コレクタコンタクト層、１１…コレクタ層、１２…ベース層、１３…エミッタ層、１４…コレクタ電極、１５…ベース電極、１６…エミッタ電極、１７…フォトレジストパターン、１８…層間絶縁膜、１９…配線、２１…溝
【図１】
0004783601.tif 000002
【図２】
0004783601.tif 000003
【図３】
0004783601.tif 000004
【図４】
0004783601.tif 000005
【図５】
0004783601.tif 000006
【図６】
0004783601.tif 000007
【図７】
0004783601.tif 000008