(57)【特許請求の範囲】
【請求項１】
下地半導体層上にIII-Ｖ族化合物半導体からなる量子ドットを形成したのち、前記量子ドットの高さよりも低い膜厚のIII-Ｖ族化合物半導体からなる埋込層を形成し、次いで、前記量子ドットと前記埋込層を形成しているIII-Ｖ族化合物半導体と化合物を形成しない不活性な気体雰囲気中において基板温度を量子ドット形成温度よりも上げることにより前記量子ドットの頂部を平坦にする工程を備え、前記量子ドットの頂部を平坦にする工程の後に、基板温度を再び量子ドット形成温度まで下げたのち、量子ドット形成工程及び量子ドットの頂部の平坦化工程を複数回繰り返すことによって前記量子ドットの積層体からなり且つ実効的に一個の量子ドットとみなせる複合量子ドットを形成することを特徴とする量子ドット光半導体素子の製造方法。
【請求項２】
前記複合量子ドットの形成工程後に、バリア層を形成することを特徴とする請求項１に記載の量子ドット光半導体素子の製造方法。
【請求項３】
前記複合量子ドットの形成工程と前記バリア層の形成工程を複数回繰り返すことを特徴とする請求項１または請求項２に記載の量子ドット光半導体素子の製造方法。
【請求項４】
前記不活性な気体雰囲気を構成するガス種が、水素、窒素、或いは、希ガスの中の少なくとも１つを含むガス種であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の量子ドット光半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は量子ドット光半導体素子の製造方法に関するものであり、光通信に用いる量子ドット光半導体素子、特に半導体光増幅器（ＳＯＡ；Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｐｔｉｃａｌ  Ａｍｐｌｉｆｉｅｒ）に適した偏波依存性の小さな量子ドットを構成するための手法に特徴のある量子ドット光半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
近年の光ファイバ通信の高速化・大容量化に伴い、光信号を電気に変換せず光のまま処理する全光信号処理が要求されている。
【０００３】
このような全光信号処理を行うためには光信号処理デバイスが必要になるが、光信号処理デバイスの中では、小型、高速応答などの特長から半導体光増幅器が重要な位置づけとなっている。
特に、利得媒質に量子ドットを用いた半導体光増幅器では、利得帯域が広い、光出力が高い、パターン効果が小さいなどの優れた特性が実験的に実証されている。
【０００４】
一般に、光ファイバの間や出力側で使用される光素子は、光ファイバから出力される光信号がランダムな偏光状態を持つために、その動作特性が光の偏光状態に依存しないことが要求される。
【０００５】
これに対して、歪み系ヘテロエピタキシャル成長の初期に出現する、所謂Ｓ−Ｋ（Ｓｔｒａｎｓｋｉ−Ｋｒａｓｔａｎｏｗ）モード成長により形成した量子ドットでは、ドット形状が扁平なこと、量子ドット内部の歪みが非等方的なことに起因してＴＥ偏光に対する利得が大きく、偏波依存性が大きいことが知られている。
【０００６】
このような量子ドットの偏波依存性を改善するためには、量子ドットを扁平な形状から等方的な形状へと制御することが必要となるが、量子ドットを積層することで結晶成長方向に複数の量子ドットを接合させ、量子力学的結合によりあたかも１つの等方的な形状の量子ドットと見なせる複合量子ドットを形成することが提案されている（例えば、非特許文献１参照）。
【０００７】
このように、複数の量子ドットを接合させるためにはバリア層の厚みを精密に制御することが要求され、また、結晶欠陥を抑えて積層成長させることが必要となるために、各層において表面を平坦にしたのちに積層成長させることが好適である。
【０００８】
表面を平坦にする従来技術として、分子線エピタキシー法（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ；ＭＢＥ）を用いて量子ドットの高さよりも高い膜厚で量子ドットを埋め込んだ後に、砒素を照射しながら分子層エッチングをすることで量子ドットの頂部を平坦にする方法が提案されている（例えば、特許文献１参照）。
【０００９】
また、ガスソース分子線エピタキシー法（ｇａｓ  ｓｏｕｒｃｅ  Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ；ｇａｓ  ｓｏｕｒｃｅ  ＭＢＥ）を用いて量子ドットの高さよりも低い膜厚で量子ドットを埋め込んだ後に、燐雰囲気中で基板温度を上昇させることで、量子ドットの頂部を平坦にする方法が提案されている（例えば、非特許文献２参照）。
【特許文献１】特開２００４−０６３９５７号公報
【非特許文献１】Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｌｌｉｅｄ                          Ｐｈｙｓｉｃｓ，Ｖｏｌ．３６−２Ａ，ｐｐ．Ｌ１５８−Ｌ１                        ６１，１９９７
【非特許文献２】Ｃ．Ｐａｒａｎｔｈｏｅｎ．，ｅｔ  ａｌ．，Ａｐｐｌ．Ｐｈ                        ｙｓ．Ｌｅｔｔ．，Ｖｏｌ．７８，ｐ．１７５１，２００１
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述の特許文献１の場合には、エッチングによる平坦化であるため、埋込層の堆積厚さとエッチング時間を精密に制御する必要があるが、このような堆積厚さとエッチング時間の制御は非常に困難であり製造工程が複雑化するとともに、高さの制御が困難であるため得られた複合量子ドットにおける偏波依存性の改善が充分でない虞がある。
【００１１】
また、我々の鋭意研究により、上述の非特許文献２の手法により表面を平坦にしたのちに量子ドットを積層させた場合、後述するように、発光波長（フォトルミネッセンス波長）が個々の量子ドットの発光波長と同じで変化しないことが観測された。
【００１２】
これは、燐雰囲気中の熱処理により量子ドット間に燐と反応した中間層が形成されて個々の量子ドットの結合を阻害していることを反映しており、したがって、各量子ドットが接合した複合量子ドットとして機能しないため、偏波依存性が改善されないという問題がある。
【００１３】
したがって、本発明は、精度の高い製造工程の制御を要することなく偏波依存性の小さな量子ドットを形成することを目的とする。
【課題を解決するための手段】
【００１４】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、量子ドット光半導体素子の製造方法において、下地半導体層１上にIII-Ｖ族化合物半導体からなる量子ドット２を形成したのち、量子ドット２の高さよりも低い膜厚のIII-Ｖ族化合物半導体からなる埋込層３を形成し、次いで、量子ドット２と前記埋込層３を形成しているIII-Ｖ族化合物半導体と化合物を形成しない不活性な気体雰囲気４中において基板温度を量子ドット形成温度よりも上げることにより量子ドット２の頂部を平坦にする工程を備え、量子ドット２の頂部を平坦にする工程の後に、基板温度を再び量子ドット形成温度まで下げたのち、量子ドット２形成工程及び量子ドット２の頂部の平坦化工程を複数回繰り返すことによって量子ドット２の積層体からなり且つ実効的に一個の量子ドット２とみなせる複合量子ドット５を形成することを特徴とする。
【００１５】
このように、量子ドット２と埋込層３を形成している半導体と化合物を形成しない不活性な気体雰囲気４中において熱処理を行うことにより、量子ドット２の表面における蒸発及び拡散により表面を埋込層３の高さと同程度の高さに平坦化することができるとともに、量子ドット２の表面に不所望な雰囲気ガスと反応した中間層が形成されることがない。  なお、熱処理を砒素雰囲気中で行うと、砒素の再蒸発が抑制されるために量子ドット２の頂部が平坦にならず、この量子ドット２を用いて積層構造を形成すると結晶欠陥が多く発生することを見出した。
【００１６】
特に、量子ドット２の頂部の平坦化工程の後に、基板温度を再び量子ドット形成温度まで下げたのち、量子ドット２形成工程及び量子ドット２の頂部の平坦化工程を複数回繰り返すことによって量子ドット２の積層体からなり且つ実効的に一個の量子ドット２とみなせる複合量子ドット５を形成しているので、積層数を変えることで量子ドット２の形状、量子ドット２に生じる歪を制御することが可能なため、偏光に対する複合量子ドット５の光学特性を任意に変えることができる。
したがって、この複合量子ドット５を利得媒質に用いることで、量子ドット光半導体素子を偏波無依存にすることが可能となる。
【００１７】
また、複合量子ドット５の形成工程後に、バリア層６を形成することにより、複合量子ドット５を利得媒質とした量子ドット２半導体光増幅器を形成することができる。
【００１８】
また、複合量子ドット５の形成工程とバリア層６の形成工程を複数回繰り返すことにより複合量子ドット５を多重構造とすることができ、光出力の増大が可能になる。
【００１９】
なお、不活性な気体雰囲気４を構成するガス種としては、水素、窒素、或いは、Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ等の希ガスの中の少なくとも１つを含むガス種であれば良い。
【００２０】
また、量子ドット２としては、ＩｎＡｓ、ＩｎＡｓＰ、ＩｎＡｓＳｂ、ＩｎＧａＡｓ、ＧａＡｓＳｂ等のIII-Ｖ族化合物半導体、埋込層３としてはＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＳｂ等のIII-Ｖ族化合物半導体が典型的なものである。
【発明の効果】
【００２１】
本発明では、平坦化工程においてエッチングを用いていないので、簡単な熱処理工程により量子ドットの平坦化が可能になるとともに、平坦化のための熱処理を量子ドットと埋込層を形成している半導体と化合物を形成しない不活性な気体雰囲気中で行うことによって複合量子ドットを構成する各量子ドット間に不所望な中間層が形成されることがない。
【発明を実施するための最良の形態】
【００２２】
本発明は、有機金属気相成長法（ＭＯＣＶＤ法）等を用いて下地半導体層上にＩｎＡｓ、ＩｎＡｓＰ、ＩｎＡｓＳｂ、ＩｎＧａＡｓ、ＧａＡｓＳｂ等からなる量子ドットを自己形成したのち、量子ドットの高さよりも低い膜厚のＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＡｌＧａＩｎＰ、ＩｎＧａＡｓ、ＩｎＧａＡｓＳｂ等からなる埋込層を堆積させる量子ドット形成工程と、その後の水素、窒素、或いは、Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ等の希ガスからなる不活性な気体雰囲気中において基板温度を量子ドット形成温度よりも上げることにより量子ドットの頂部を表面の蒸発及び拡散により埋込層の高さと同程度の高さにする平坦化工程とを複数回繰り返すことによって量子ドットの積層体からなり且つ実効的に一個の量子ドットとみなせる複合量子ドットを形成したのち、バリア層を設けて量子ドット光半導体素子を製造するものである。
【実施例１】
【００２３】
ここで、図２乃至図４を参照して、本発明の実施例１の量子ドット半導体光増幅器の製造工程を説明する。
図２参照  
まず、トリメチルインヂウム（ＴＭＩｎ）、フォスフィン（ＰＨ3 ）、及び、ｎ型不純物源としてのＨ2 Ｓｅを用いたＭＯＣＶＤ法により、（００１）面を主面とするｎ型ＩｎＰ基板１１上に、例えば、成長温度６００℃、成長速度１．０μｍ／時間の成長条件において、厚さが、例えば、２μｍのｎ型ＩｎＰ下部クラッド層１２を形成する。
【００２４】
次いで、トリエチルガリウム（ＴＥＧａ）及びアルシン（ＡｓＨ3 ）を加えて、例えば、０．３μｍ／時間の成長速度で、ＩｎＰに格子整合するＩｎ0.85Ｇａ0.15Ａｓ0.33Ｐ0.67（バンドギャップ波長：１．１μｍ）からなる厚さが、例えば、１００ｎｍのｎ型下地層１３を形成する。
【００２５】
次いで、成長中断し、ＡｓＨ3 とＰＨ3 を含む水素雰囲気中で、例えば、基板温度を４６０℃に下げたのち、ＴＥＧａとＡｓＨ3 の流量比を例えば、Ｖ／III 比を１０とし、成長速度を０．１μｍ／時間の成長条件で、約２分子層分に相当する原料供給量で成長を行う。
【００２６】
この場合、ＩｎＡｓの格子定数がＩｎＰ基板１１の格子定数よりも大きいため、Ｓ−Ｋモード成長により、例えば、底辺の直径が３０〜４５ｎｍで高さが４〜７ｎｍの島状のＩｎＡｓ量子ドット１４が３．２×１０10／ｃｍ2 程度の密度で形成されるとともに、Ｓ−Ｋモードで成長する面にはウェッティング層１５と呼ばれる非常に薄いＩｎＡｓ層が同時に形成される。
【００２７】
次いで、同じくＭＯＣＶＤ法を用いてｎ型ＩｎＰ基板１１に対して、例えば、１％の引張歪のＩｎ0.71Ｇａ0.29Ａｓ0.33Ｐ0.67からなるｉ型埋込層１６を、例えば、１．５ｎｍの厚さに相当する原料供給量で０．１μｍ／時の成長速度で成長させてＩｎＡｓ量子ドット１４を埋め込む。
【００２８】
この時、ｉ型埋込層１６はＩｎＡｓ量子ドット１４の間を埋め込むように堆積するので、ＩｎＡｓ量子ドット１４の間における実際の膜厚は約３ｎｍとなる。
また、ｉ型埋込層１６の格子定数をｎ型ＩｎＰ基板１１の格子定数より小さくしているので、ｉ型埋込層１６の歪によってＩｎＡｓ量子ドット１４の内部に生じる歪の異方性を減少させることができる。
【００２９】
次いで、ＭＯＣＶＤ原料の供給を停止した状態で、キャリアガスとして水素を例えば７ＬＭ流してチャンバー内の雰囲気圧力を５０Ｔｏｒｒにした水素雰囲気１７中にて基板温度をＩｎＡｓ量子ドット１４の成長温度より２０℃〜１００℃高い、例えば、５００℃に上昇した条件下で熱処理することによって、ＩｎＡｓ量子ドット１４を表面のＡｓを蒸発させるとともに、Ｉｎを表面拡散させることによってＩｎＡｓ量子ドット１４の高さとｉ型埋込層１６の厚さが実効的に等しくなることによって平坦化される。
【００３０】
この場合、エッチングによる平坦化ではないので、熱処理時間をある程度長くとっても過剰エッチングされることはないので、厳密な時間制御を要することなく平坦化を行うことができる。
【００３１】
図３参照  
次いで、基板温度を４６０℃まで降下させたのち、再び、ＩｎＡｓ量子ドット１４の形成工程、ｉ型埋込層１６の形成工程、水素雰囲気１７中での平坦化工程を複数回、例えば、７回繰り返すことによってＩｎＡｓ量子ドット１４が結晶成長方向に接合して複数の量子ドットが実効的に１つの量子ドットと見なせる複合量子ドット１８を形成する。
なお、図においては、図示を容易にするために４層積層した状態を示している。
【００３２】
次いで、再び、ｐ型不純物源としてジメチル亜鉛（ＤＭＺｎ）を用いたＭＯＣＶＤ法により、０．３μｍ／時間の成長速度で、ｎ型下地層１３と同じ組成比のＩｎＧａＡｓＰからなる厚さが、例えば、１００ｎｍのｐ型バリア層１９及び厚さが、例えば、０．２μｍのｐ型ＩｎＰ上部クラッド層２０を順次形成する。
【００３３】
次いで、ｐ型ＩｎＰ上部クラッド層２０上に、例えば、幅２μｍのＳｉＯ2 ストライプマスク（図示を省略）をパターニングし、ｎ型ＩｎＰ下部クラッド層１２の一部にまで達するストライプ状メサを形成したのち、ストライプ状メサの両側にｐ型ＩｎＰ層２１及びｎ型ＩｎＰ層２２を順次形成する。
【００３４】
図４参照  
次いで、ＳｉＯ2 ストライプマスクを除去したのち、厚さが、例えば、２μｍのｐ型ＩｎＰ上部クラッド層２３及び厚さが、例えば、０．５μｍのｐ型ＩｎＧａＡｓコンタクト層２４を順次形成する。
【００３５】
最後に、ｎ型ＩｎＰ基板１１の裏面にＡｕＧｅからなるｎ側電極２５を形成するとともに、ｐ型ＩｎＧａＡｓコンタクト層２４の表面にＡｕ／Ｚｎ／Ａｕからなるｐ側電極２６を形成することによって、複合量子ドット１８を利得媒質とした量子ドット半導体光増幅器の基本構造が完成する。
【００３６】
図５参照  
図５は、ｐ型バリア層１９を形成した段階における複合量子ドットの発光波長（フォトルミネッセンス波長）の積層数依存性の説明図であり、参考のために、通常のＳ−ＫモードのＩｎＡｓ量子ドットの発光波長と埋込層の形成後の熱処理をＰＨ3 雰囲気中で行った場合の発光波長を示している。
【００３７】
図から明らかなように、１層では、水素雰囲気中、ＰＨ3 雰囲気中ともに熱処理工程により、ＩｎＡｓ量子ドット１４の高さがｉ型埋込層１６の厚さと実効的に等しくなることで、ＩｎＡｓ量子ドット１４の高さが低くなることにより生じる量子閉じ込め効果の増大による高エネルギーシフトによってＳ−ＫモードのＩｎＡｓ量子ドットに比べて短波長化している。
【００３８】
しかしながら、積層数が４層、５層と増えると、ＰＨ3 雰囲気中では、上下のＩｎＡｓ量子ドット間にＩｎＡｓとＰとが反応してできる中間層が形成されるため積層数が変化しても、ＩｎＡｓ量子ドットの実効的な高さが変わらないために発光波長が変化しないのに対して、水素雰囲気中ではＩｎＡｓ量子ドット１４が上下に接合することで、接合した複合量子ドット１８の高さが高くなることにより生じる量子閉じ込め効果の減少による低エネルギーシフトによって長波長化している。
【００３９】
これらから、水素雰囲気中で量子ドットの平坦化を行い積層することにより、複数の量子ドットが結晶成長方向に接合し実効的に１つの量子ドットとなった複合量子ドット１８が得られたことが分かり、このことは、ＳＥＭ（走査型電子顕微鏡）断面像からも確認された。
なお、ＡｓＨ3 雰囲気中で熱処理を行った場合には、ＩｎＡｓ量子ドットの頂部が平坦にならないため、積層した際に結晶欠陥が生じていることがＳＥＭ断面像から確認された。
【００４０】
このように、実施例１においては、量子ドットの平坦化処理を量子ドットの高さより薄い膜厚の埋込層を形成したのち、量子ドット及び埋込層と反応して化合物を形成しない水素雰囲気中で行っているので、熱処理時間を厳密に制御することなく複数の量子ドットが接合して実効的に１つの量子ドットと見なせる複合量子ドットを形成することができ、それによって、偏波依存性を大幅に低減することができる。
【実施例２】
【００４１】
次に、図６を参照して本発明の実施例２の量子ドット半導体光増幅器の製造工程を説明するが、基本的製造条件及び工程は上記の実施例１と同様であるので、量子ドット半導体光増幅器の断面図のみを示す。
図６参照  
まず、上記の実施例１と同様に、ＴＭＩｎ、ＰＨ3 、及び、ｎ型不純物源としてのＨ2 Ｓｅを用いたＭＯＣＶＤ法により、（００１）面を主面とするｎ型ＩｎＰ基板１１上に、例えば、基板温度６００℃、成長速度１．０μｍ／時間の成長条件において、厚さが、例えば、２μｍのｎ型ＩｎＰ下部クラッド層１２を形成する。
【００４２】
次いで、ＴＥＧａ及びＡｓＨ3 を加えて、例えば、０．３μｍ／時間の成長速度で、ＩｎＰに格子整合するＩｎ0.85Ｇａ0.15Ａｓ0.33Ｐ0.67（バンドギャップ波長：１．１μｍ）からなる厚さが、例えば、１００ｎｍのｎ型下地層１３を形成する。
【００４３】
次いで、成長中断し、ＡｓＨ3 とＰＨ3 を含む水素雰囲気中で、例えば、基板温度を４６０℃に下げたのち、ＴＥＧａとＡｓＨ3 の流量比を例えば、Ｖ／III 比を１０とし、成長速度を０．１μｍ／時間の成長条件で、約２分子層分に相当する原料を供給することによってＩｎＡｓ量子ドットとともにウェッティング層１５を形成する。
【００４４】
次いで、同じくＭＯＣＶＤ法を用いてＩｎＰ基板１１に対して、例えば、１％の引張歪のＩｎ0.71Ｇａ0.29Ａｓ0.33Ｐ0.67からなるｉ型埋込層１６を、例えば、１．５ｎｍの厚さに相当する原料供給量で０．１μｍ／時の成長速度で成長させてＩｎＡｓ量子ドットを埋め込む。
【００４５】
次いで、ＭＯＣＶＤ原料の供給を停止した状態で、キャリアガスとして水素を例えば７ＬＭ流してチャンバー内の雰囲気圧力を５０Ｔｏｒｒにした水素雰囲気中にて基板温度をＩｎＡｓ量子ドットの成長温度より２０℃〜１００℃高い、例えば、５００℃に上昇した条件下で熱処理することによって、ＩｎＡｓ量子ドットを表面のＡｓを蒸発させるとともに、Ｉｎを表面拡散させることによってＩｎＡｓ量子ドットの高さとｉ型埋込層１６の厚さが実効的に等しくなることによって平坦化される。
【００４６】
次いで、基板温度を４６０℃まで降下させたのち、再び、ＩｎＡｓ量子ドットの形成工程、ｉ型埋込層１６の形成工程、水素雰囲気中での平坦化工程を複数回、例えば、７回繰り返すことによってＩｎＡｓ量子ドットが結晶成長方向に接合して複数の量子ドットが実効的に１つの量子ドットと見なせる複合量子ドット１８を形成する。
なお、ここでは、図示を容易にするために３層積層した状態を示している。
【００４７】
次いで、再び、ＭＯＣＶＤ法を用いてｎ型ＩｎＰ基板と格子整合するＩｎ0.850 Ｇａ0.150 Ａｓ0.33Ｐ0.67（バンドギャップ波長：１．１μｍ）からなる厚さが、例えば、１００ｎｍのｉ型バリア層２７を形成する。
【００４８】
次いで、上述の複合量子ドット１８の形成工程と同じ工程を行うことによって２層目の複合量子ドット１８を形成したのち、０．３μｍ／時間の成長速度で、Ｉｎ0.85Ｇａ0.15Ａｓ0.33Ｐ0.67組成比の厚さが、例えば、１００ｎｍのｐ型バリア層１９及び厚さが、例えば、０．２μｍのｐ型ＩｎＰ上部クラッド層２０を順次形成する。
【００４９】
次いで、ｐ型ＩｎＰ上部クラッド層２０上に、例えば、幅２μｍのＳｉＯ2 ストライプマスク（図示を省略）をパターニングし、ｎ型ＩｎＰ下部クラッド層１２の一部にまで達するストライプ状メサを形成したのち、ストライプ状メサの両側にｐ型ＩｎＰ層２１及びｎ型ＩｎＰ層２２を順次形成する。
【００５０】
次いで、ＳｉＯ2 ストライプマスクを除去したのち、厚さが、例えば、２μｍのｐ型ＩｎＰ上部クラッド層２３及び厚さが、例えば、０．５μｍのｐ型ＩｎＧａＡｓコンタクト層２４を順次形成する。
【００５１】
最後に、ｎ型ＩｎＰ基板１１の裏面にｎ側電極２５を形成するとともに、ｐ型ＩｎＧａＡｓＰコンタクト層２５の表面にｐ側電極２６を形成することによって、複合量子ドット１８を利得媒質とした２重構造の量子ドット半導体光増幅器の基本構造が完成する。
【００５２】
この本発明の実施例２においては、利得媒質となる複合量子ドット１８を２重構造としているので、上記の実施例１に比べて約２倍の光増幅出力を得ることができる。
【００５３】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、各実施例においては量子ドットの形成の際にウェッティング層も同時に形成しているが、自己形成量子ドットの形成方法として知られているように、ウェッティング層の伴わない成長条件で量子ドットを形成しても良いものである。
【００５４】
また、上記の各実施例においては、平坦化工程を水素雰囲気中で行っているが、水素雰囲気に限られるものではなく、水素と同様に量子ドット及び埋込層と反応して化合物を形成しない量子ドット及び埋込層に対して不活性な窒素あるいはＨｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ等の希ガスを用いても良いものであり、さらにはこれらの混合ガスを用いても良いものである。
なお、希ガスとしては、Ｈｅ及びＡｒが入手容易性の観点から実用的である。
【００５５】
さらには、これらの雰囲気に限られるものではなく、真空雰囲気中で平坦化のための熱処理を行っても良いものであり、特に、成長方法としてＭＢＥ法を用いた場合に好適となる。
【００５６】
また、上記の各実施例においては量子ドットをＩｎＡｓで構成しているが、ＩｎＡｓに限られるものではなく、ＩｎＡｓＰ，ＩｎＡｓＳｂ，ＩｎＧａＡｓ，ＧａＡｓＳｂ等の他のIII-Ｖ族化合物半導体を用いても良いものである。
【００５７】
また、上記の各実施例においては下地層、埋込層、及び、バリア層をＩｎＧａＡｓＰで構成しているが、ＩｎＧａＡｓＰに限られるものではなく、量子ドットを構成する材料に応じて量子ドットを構成する半導体材料より禁制帯幅が大きくなるように、ＡｌＧａＩｎＡｓ，ＡｌＧａＩｎＰ，ＩｎＧａＡｓ，ＩｎＧａＡｓＳｂ等の他のIII-Ｖ族化合物半導体を用いても良いものである。
【００５８】
また、上記の実施例２においては、複合量子ドットを含む層２周期繰り返して２重構造としているが、周期数は２周期に限られるものではなく、必要とする光増幅量に応じて決定すれば良いものである。
【００５９】
また、上記の各実施例においては、量子ドットを平坦化して複数積層させて複合量子ドットを構成しているが、１層の量子ドットを平坦化しただけでバリア層を形成しても良いものであり、この場合も各量子ドットの高さを熱処理時間を精密に制御することなく均一にすることができ、それによって、発光波長を均一化することができるので、量子ドット半導体レーザを構成する場合に好適となる。
【産業上の利用可能性】
【００６１】
本発明の活用例としては、量子ドット半導体光増幅器が典型的なものであるが、複数の量子ドット半導体光増幅器と光偏向素子及び光導波路とを組み合わせて光スイッチング装置を構成しても良いものであり、さらには、半導体レーザや発光ダイオードとしても適用されるものである。
【図面の簡単な説明】
【００６２】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例１の量子ドット半導体光増幅器の途中までの製造工程の説明図である。
【図３】本発明の実施例１の量子ドット半導体光増幅器の図２以降の途中までの製造工程の説明図である。
【図４】本発明の実施例１の量子ドット半導体光増幅器の図３以降の製造工程の説明図である。
【図５】複合量子ドットの発光波長の積層数依存性の説明図である。
【図６】本発明の実施例２の量子ドット半導体光増幅器の概略的断面図である。
【００６３】
１  下地半導体層
２  量子ドット
３  埋込層
４  気体雰囲気
５  複合量子ドット
６  バリア層
１１  ｎ型ＩｎＰ基板
１２  ｎ型ＩｎＰ下部クラッド層
１３  ｎ型下地層
１４  ＩｎＡｓ量子ドット
１５  ウェッティング層
１６  ｉ型埋込層
１７  水素雰囲気
１８  複合量子ドット
１９  ｐ型バリア層
２０  ｐ型ＩｎＰ上部クラッド層
２１  ｐ型ＩｎＰ層
２２  ｎ型ＩｎＰ層
２３  ｐ型ＩｎＰ上部クラッド層
２４  ｐ型ＩｎＧａＡｓコンタクト層
２５  ｎ側電極
２６  ｐ側電極
２７  ｉ型バリア層
【図１】
0004795747.tif 000002
【図２】
0004795747.tif 000003
【図３】
0004795747.tif 000004
【図４】
0004795747.tif 000005
【図５】
0004795747.tif 000006
【図６】
0004795747.tif 000007