(57)【特許請求の範囲】
【請求項１】
入力信号を差動回路で非反転増幅し、その出力を第１トランジスタで反転増幅したのちレベルシフトしバッファを介して出力する増幅回路であって、
出力信号が一定電圧を超えたときオンして前記差動回路を構成する第２トランジスタに電流を供給し、この第２トランジスタの飽和を防止する電流スイッチ回路を
有することを特徴とする増幅回路。
【請求項２】
請求項１記載の増幅回路において、
前記電流スイッチ回路は、前記一定電圧に対応する所定電圧を発生する所定電圧発生部と、
前記出力信号の電圧を前記所定電圧と比較することにより、前記出力信号の電圧が前記一定電圧を超えたときオンする第３トランジスタと、
第１トランジスタのオン時にオンして前記第２トランジスタに電流を供給する第４トランジスタとよりなることを特徴とする増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は増幅回路に関し、供給された信号を反転増幅して出力する増幅回路に関する。
【０００２】
【従来の技術】
図４は、本出願人が提案した増幅回路の一例の回路図を示す。この回路は、出力部のｐｎｐトランジスタを排除して高周波数領域の特性悪化を防止するものである。同図中、端子１０に供給される入力信号ＩＮは抵抗Ｒ１を介してｎｐｎトランジスタＱ４のベースに供給される。トランジスタＱ４はｎｐｎトランジスタＱ５とエミッタを共通接続されて差動回路を構成しており、トランジスタＱ４，Ｑ５のエミッタは定電流源１２を介して接地されている。トランジスタＱ５のベースには抵抗Ｒ３を介して基準電圧Ｖｒｅｆ（例えば２．１Ｖ）が印加され、トランジスタＱ４のコレクタはｐｎｐトランジスタＱ１のコレクタ及びｐｎｐトランジスタＱ２，Ｑ３のベースに接続され、トランジスタＱ５のコレクタは抵抗Ｒ４を介してトランジスタＱ３のコレクタに接続されている。
【０００３】
トランジスタＱ２，Ｑ３はカレントミラー構成で、これらのエミッタはｎｐｎトランジスタＱ１のエミッタに接続されている。トランジスタＱ１はベースに定電圧Ｅ１を印加され、コレクタは電源Ｖｃｃに接続されている。上記のトランジスタＱ１〜Ｑ５は非反転アンプを構成しており、トランジスタＱ５のコレクタであるＡ点から非反転増幅された信号が出力される。
【０００４】
Ａ点にはエミッタフォロアを構成するｎｐｎトランジスタＱ６のベースが接続され、トランジスタＱ６のコレクタは電源Ｖｃｃに接続され、エミッタは抵抗Ｒ５の一端に接続されている。抵抗Ｒ５の他端は定電流源１４を介して接地されると共に、ｎｐｎトランジスタＱ７のベースに接続されている。
【０００５】
トランジスタＱ７のコレクタはｎｐｎトランジスタＱ８，Ｑ９のエミッタに接続され、トランジスタＱ７のエミッタは接地されている。トランジスタＱ８はベースとコレクタを接続したダイオード構成であり、そのベースとコレクタをｎｐｎトランジスタＱ１０のエミッタに接続されている。トランジスタＱ１０はベースとコレクタを接続したダイオード構成であり、そのベースとコレクタをｎｐｎトランジスタＱ１１のベースに接続されている。
【０００６】
トランジスタＱ９はベースとコレクタを接続したダイオード構成であり、そのベースとコレクタをｎｐｎトランジスタＱ１１のエミッタに接続されると共に、抵抗Ｒ２を介してトランジスタＱ４のベースに接続され、また抵抗Ｒ７を介して端子１６に接続されている。上記トランジスタＱ８とトランジスタＱ９とは、エミッタ面積比が例えば１：２とされている
トランジスタＱ１１はコレクタを電源Ｖｃｃに接続され、ベースは抵抗Ｒ６を介して電源Ｖｃｃに接続されてバイアスされると共に、エミッタをトランジスタＱ９のコレクタに接続されてエミッタフォロア構成のバッファを構成しており、上記Ａ点の信号は出力部のエミッタフォロア構成のトランジスタＱ６でインピーダンス変換されたのちトランジスタＱ７で反転され、更にエミッタフォロア構成のトランジスタＱ１１を通して端子１６から出力される。
【０００７】
【発明が解決しようとする課題】
上記の増幅回路では、端子１０の入力信号ＩＮは電圧２．１Ｖを基準に負側に振れる信号であり、端子１６から電圧２．１Ｖを基準に正側に振れる信号が出力される。
【０００８】
ここで、図５に示す入力信号ＩＮが負側に大きく振れると、出力信号は波形が図５に示すようにクリップされた状態となる。このとき、入力信号ＩＮが負側に大きく振れると図６に示すようにトランジスタＱ６のコレクタ電流が減少しトランジスタＱ５のコレクタ電流が増大するが、カレントミラー構成のトランジスタＱ３から電流を供給できなくなり、図６に示すようにトランジスタＱ５はベース電流をエミッタ電流に引き込まれて飽和状態となる。
【０００９】
これによって、図５に示すようにＡ点の電位が低下し、図６に示すようにトランジスタＱ６のコレクタ電流が減少して、図５に示すようにトランジスタＱ７のベース電位が低下し定電流源１４の電流と抵抗Ｒ５に流れる電流がアンバランスとなり、定電流源１４も飽和状態となる。そして、入力信号ＩＮが基準（２．１Ｖ）方向に戻り、トランジスタＱ５及び定電流源１４が飽和状態から抜け出すときにリンギングＲＧが発生し、このリンギングによって発振を引き起こすおそれがあるという問題があった。
【００１０】
本発明は、上記の点に鑑みなされたもので、出力信号波形がクリップされたときにトランジスタや定電流源が飽和することを防止し、リンギングの発生を防止できる増幅回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明は、入力信号を差動回路（１２，Ｑ１〜Ｑ５，Ｒ４）で非反転増幅し、その出力を第１トランジスタ（Ｑ７）で反転増幅したのちレベルシフトしバッファ（Ｑ１１）を介して出力する増幅回路であって、
出力信号が一定電圧を超えたときオンして前記差動回路を構成する第２トランジスタ（Ｑ５）に電流を供給し、この第２トランジスタ（Ｑ５）の飽和を防止する電流スイッチ回路（１８，Ｑ１２〜Ｑ１５，Ｒ８，Ｒ９，Ｃ１）を有することにより、
出力信号波形がクリップされたときに第２トランジスタ（Ｑ５）が飽和することを防止でき、これにより第１トランジスタ（Ｑ７）の定電流源が飽和することを防止でき、前記飽和の防止によりリンギングの発生を防止できる。
【００１２】
請求項２に記載の発明は、請求項１記載の増幅回路において、
前記電流スイッチ回路は、前記一定電圧に対応する所定電圧を発生する所定電圧発生部（１８，Ｑ１３，Ｑ１４，Ｒ１０）と、
前記出力信号の電圧を前記所定電圧と比較することにより、前記出力信号の電圧が前記一定電圧を超えたときオンする第３トランジスタ（Ｑ１５）と、
第１トランジスタのオン時にオンして前記第２トランジスタ（Ｑ５）に電流を供給する第４トランジスタ（Ｑ１２）とよりなることにより、
出力信号波形がクリップされたときに第２トランジスタ（Ｑ５）が飽和することを防止できる。
【００１３】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【００１４】
【発明の実施の形態】
図１は、本発明の増幅回路の一実施例の回路図を示す。同図中、図４と同一部分には同一符号を付す。
【００１５】
図１において、端子１０に供給される入力信号ＩＮは抵抗Ｒ１を介してｎｐｎトランジスタＱ４のベースに供給される。トランジスタＱ４はｎｐｎトランジスタＱ５とエミッタを共通接続されて差動回路を構成しており、トランジスタＱ４，Ｑ５のエミッタは定電流源１２を介して接地されている。トランジスタＱ５のベースには抵抗Ｒ３を介して基準電圧Ｖｒｅｆ（例えば２．１Ｖ）が印加され、トランジスタＱ４のコレクタはｐｎｐトランジスタＱ１のコレクタ及びｐｎｐトランジスタＱ２，Ｑ３のベースに接続され、トランジスタＱ５のコレクタは抵抗Ｒ４を介してトランジスタＱ３のコレクタに接続されている。
【００１６】
トランジスタＱ２，Ｑ３はカレントミラー構成で、これらのエミッタはｎｐｎトランジスタＱ１のエミッタに接続されている。トランジスタＱ１はベースに定電圧Ｅ１を印加され、コレクタは電源Ｖｃｃに接続されている。上記のトランジスタＱ１〜Ｑ５は非反転アンプを構成しており、トランジスタＱ５のコレクタであるＡ点から非反転増幅された信号が出力される。
【００１７】
Ａ点にはエミッタフォロアを構成するｎｐｎトランジスタＱ６のベースが接続されると共に、ｎｐｎトランジスタＱ１２のエミッタが接続されている。トランジスタＱ６のコレクタは電源Ｖｃｃに接続され、エミッタは抵抗Ｒ５の一端に接続されている。抵抗Ｒ５の他端は定電流源１４を介して接地されると共に、ｎｐｎトランジスタＱ７のベースに接続されている。
【００１８】
トランジスタＱ７のコレクタはｎｐｎトランジスタＱ８，Ｑ９のエミッタに接続され、トランジスタＱ７のエミッタは接地されている。トランジスタＱ８はベースとコレクタを接続したダイオード構成であり、そのベースとコレクタをｎｐｎトランジスタＱ１０のエミッタに接続されている。トランジスタＱ１０はベースとコレクタを接続したダイオード構成であり、そのベースとコレクタをｎｐｎトランジスタＱ１１のベースに接続されている。
【００１９】
トランジスタＱ９はベースとコレクタを接続したダイオード構成であり、そのベースとコレクタをｎｐｎトランジスタＱ１１のエミッタに接続されると共に、抵抗Ｒ２を介してトランジスタＱ４のベースに接続され、また抵抗Ｒ７を介して端子１６に接続され、更に抵抗Ｒ８を介してｐｎｐトランジスタＱ１５のエミッタに接続されている。上記トランジスタＱ８とトランジスタＱ９とは、エミッタ面積比が例えば１：２とされている
トランジスタＱ１１はコレクタを電源Ｖｃｃに接続され、ベースは抵抗Ｒ６を介して電源Ｖｃｃに接続されてバイアスされると共に、エミッタをトランジスタＱ９のコレクタに接続されてエミッタフォロア構成のバッファを構成しており、上記Ａ点の信号は出力部のエミッタフォロア構成のトランジスタＱ６でインピーダンス変換されたのちトランジスタＱ７で反転され、更にエミッタフォロア構成のトランジスタＱ１１を通して端子１６から出力される。
【００２０】
更に、前述のトランジスタＱ１２はコレクタを電源Ｖｃｃに接続され、ベースをトランジスタＱ１５のコレクタに接続されると共にコンデンサＣ１を介して電源Ｖｃｃに接続されている。また、トランジスタＱ１５のコレクタは抵抗Ｒ３を介して基準電圧Ｖｒｅｆ（例えば２．１Ｖ）が印加されており、トランジスタＱ１５のベースはｐｎｐトランジスタＱ１４のエミッタに接続されている。
【００２１】
トランジスタＱ１４のエミッタは定電流源１８を介して接地されている。トランジスタＱ１４はベースとコレクタを接続したダイオード構成であり、そのベースとコレクタは抵抗Ｒ１０を介してｐｎｐトランジスタＱ１３のベースとコレクタ接続されている。トランジスタＱ１３はベースとコレクタを接続したダイオード構成であり、そのエミッタは電源Ｖｃｃに接続されている。このトランジスタＱ１３，Ｑ１４，抵抗Ｒ１０及び定電流源１８によって所定電圧（例えば電圧３．１Ｖ）を生成し、この所定電圧をトランジスタＱ１５のベースであるＢ点に印加している。トランジスタＱ１５はエミッタ電位が上記所定電圧に閾値Ｖｂｅを加算した所定電圧（例えば電圧３．８Ｖ）以下の状態ではオフしており、トランジスタＱ１２もオフしている。
【００２２】
ここで、端子１０の入力信号ＩＮは電圧２．１Ｖを基準に負側に振れる信号であり、端子１６から電圧２．１Ｖを基準に正側に振れる信号が出力される。図２に示す入力信号ＩＮが負側に大きく振れると、出力信号は図２に示すように波形がクリップされた状態となる。このとき、入力信号ＩＮが負側に大きく振れるとトランジスタＱ６のコレクタ電流が減少しトランジスタＱ５のコレクタ電流が増大するが、カレントミラー構成のトランジスタＱ３から電流を供給できなくなり、そのままでは、トランジスタＱ５はベース電流をエミッタ電流に引き込まれて飽和状態となる。
【００２３】
しかし、入力信号ＩＮが負側に振れ、端子１６の出力電圧が一定電圧まで上昇してクリップされる状態となると、トランジスタＱ１５のコレクタ電位が所定電圧（３．８）を超えてトランジスタＱ１５がオンし、トランジスタＱ１２もオンする。したがって、トランジスタＱ５のエミッタ電流はトランジスタＱ１２から供給され、トランジスタＱ５は飽和状態に陥ることはない。
【００２４】
これによって、Ａ点の電位が図２に示すようにほとんど低下せず、トランジスタＱ６のコレクタ電流は図３に示すように減少しないので、トランジスタＱ７のベース電位は図２に示すようにほとんど低下せず、定電流源１４の電流と抵抗Ｒ５に流れる電流はバランスがとれており、定電流源１４も飽和状態に陥ることはない。したがって、出力信号波形がクリップされた状態から、入力信号ＩＮが基準（２．１Ｖ）方向に戻り、クリップされない状態となるときに、トランジスタＱ５及び定電流源１４は飽和状態から抜け出す訳ではないのでリンギングの発生はなく、発振のおそれがなくなる。
【００２５】
【発明の効果】
上述の如く、請求項１に記載の発明は、入力信号を差動回路で非反転増幅し、その出力を第１トランジスタで反転増幅したのちレベルシフトしバッファを介して出力する増幅回路であって、出力信号が一定電圧を超えたときオンして差動回路を構成する第２トランジスタに電流を供給し、この第２トランジスタの飽和を防止する電流スイッチ回路を有することにより、出力信号波形がクリップされたときに第２トランジスタが飽和することを防止でき、これにより第１トランジスタの定電流源が飽和することを防止でき、前記飽和の防止によりリンギングの発生を防止できる。
【００２６】
請求項２に記載の発明では、電流スイッチ回路は、一定電圧に対応する所定電圧を発生する所定電圧発生部と、出力信号の電圧を所定電圧と比較することにより、出力信号の電圧が一定電圧を超えたときオンする第３トランジスタと、第１トランジスタのオン時にオンして第２トランジスタに電流を供給する第４トランジスタとよりなることにより、出力信号波形がクリップされたときに第２トランジスタが飽和することを防止できる。
【図面の簡単な説明】
【図１】本発明の増幅回路の一実施例の回路図である。
【図２】図１の回路各部の信号波形図である。
【図３】図１の回路各部の信号波形図である。
【図４】本出願人が提案した増幅回路の一例の回路図である。
【図５】図４の回路各部の信号波形図である。
【図６】図４の回路各部の信号波形図である。
【符号の説明】
１０，１６  端子
１２，１４，１８  定電流源
Ｃ１  コンデンサ
Ｑ１，Ｑ４〜Ｑ１１，Ｑ１２，Ｑ１４  ｎｐｎトランジスタ
Ｑ１〜Ｑ３，Ｑ１３，Ｑ１５  ｐｎｐトランジスタ
Ｒ１〜Ｒ７  抵抗
【図１】
0004736237.tif 000002
【図２】
0004736237.tif 000003
【図３】
0004736237.tif 000004
【図４】
0004736237.tif 000005
【図５】
0004736237.tif 000006
【図６】
0004736237.tif 000007