(57)【特許請求の範囲】
【請求項１】
基板に、表示を行なう画素領域と前記画素領域の周辺に存在する周辺領域とを有する表示装置であって、
前記画素領域は一方向に並設されたｍ本のゲート線と前記ｍ本のゲート線と交差して配置された複数のドレイン線とを有して形成され、
前記ｍ本のゲート線は複数の第１ゲート線と複数の第２ゲート線とで構成され、
前記複数の第１ゲート線は、前記一方向に並設された前記ｍ本のゲート線のうち１番目からｋ番目まで順に配置されたゲート線であり、
前記複数の第２ゲート線は、前記一方向に並設された前記ｍ本のゲート線のうち（ｋ+１）番目からｍ番目まで順に配置されたゲート線であり、
前記周辺領域には、前記１番目から前記ｋ番目の前記複数の第１ゲート線の各々に対応して接続された複数の第１のゲート接続線と、前記（ｋ+１）番目からｍ番目の前記複数の第２ゲート線の各々に対応して接続された複数の第２のゲート接続線とを有し、
前記複数の第１ゲート接続線と前記複数の第２ゲート接続線とは絶縁膜を介して異層に形成され、
前記第１ゲート接続線は、平面的に見た場合に、隣り合う２つの前記第２ゲート接続線の間に配置され、
前記画素領域は矩形状であり、
前記画素領域の走査を制御する駆動回路が、前記周辺領域の一辺のみに配置され、
前記複数の第１ゲート接続線と前記複数の第２ゲート接続線は、前記周辺領域のうち前記駆動回路が配置された前記一辺から、前記一辺とは異なる他辺へ引き回されて形成されていることを特徴とする表示装置。
【請求項２】
前記第１ゲート接続線は前記第２ゲート接続線よりも上層に位置することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記画素領域は第１の画素領域と第２の画素領域とで構成されており、前記複数の第１のゲート線は前記第１の画素領域に形成され、前記複数の第２のゲート線は前記第２の画素領域に形成されていることを特徴とする請求項１又は請求項２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特に画像表示領域を拡大した液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、テレビ、パソコン、携帯用端末のディスプレイ等に使用されている。
【０００３】
特に、アクティブ・マトリックス方式の液晶表示装置は、液晶を介在して互いに対向配置される透明基板を備えている。
【０００４】
図２０は従来の液晶表示装置の製造途中の透明基板及びその周辺の配線図である。
【０００５】
透明基板のうち一方の透明基板の液晶側の面は、ｘ方向（横方向）に延在しｙ方向（縦方向）に並設されるゲート線群GWと、このゲート線群と絶縁されてｙ方向に延在しｘ方向に並設されるドレイン（またはソース）線群DWとを備えている。
【０００６】
互いに交差するゲート線群とドレイン線群とで囲まれる各領域に、該ゲート線からの走査信号によってオンするスイッチング素子と、該ドレイン線からの映像信号が前記スイッチング素子を介して供給される画素電極とが形成されて、いわゆる画素が構成されている。これらゲート線群とドレイン線群とで囲まれた領域が画素領域ARである。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
携帯機器において、携帯機器本体は小型化され、一方、情報の認識性を良好にするために画像表示領域は拡大している。そのため、液晶表示装置は、透明基板における画素領域の割合が増加し、画素領域を取り囲む周辺領域の割合が減少している。液晶表示装置における周辺領域は液晶駆動用の回路チップ（以下ドライバという）や接続用の配線が配置されている。
【０００８】
ゲート線GWおよびドレイン線DWは周辺領域に配置されたゲート接続線GCおよびドレイン接続線DCを介してゲートドライバおよびドレインドライバと夫々電気的に接続している。画像表示領域を大きくした液晶表示装置は、周辺領域が狭いためゲート接続線GCまたはドレイン接続線DCの間隔が狭くなり、接続線間で電気的に短絡するという問題がある。また、接続線を細くすると断線が問題となる。
【０００９】
さらに周辺領域の狭小化にともない、ドライバの設置領域も小さくなっている。
【００１０】
ゲートドライバGDrは画素領域側の長辺にゲート信号の出力端子を持っている。ゲート接続線GCはゲートドライバGDrの下を通ってゲート共通線GCOMにつながっている。そのため、ゲートドライバGDrのパネル短辺側には信号発信用または受信用の端子を設置できなかった。
【課題を解決するための手段】
【００１１】
液晶表示装置は、液晶を介在して互いに対向配置される透明基板を備えている。一方の透明基板は、ｘ方向（横方向）に延在しｙ方向（縦方向）に並設される複数のゲート線と、この複数のゲート線と絶縁されてｘ方向に延在しｙ方向に並設される複数のドレイン（またはソース）線とを備えている。またこの透明基板はこれら複数のゲート線と複数のドレイン線とで形成された画素領域を取り囲んで周辺領域を備えている。
【００１２】
複数のゲート線は周辺領域に形成された複数のゲート接続線と繋がっている。この複数のゲート接続線は周辺領域で積層している。
【００１３】
また、ゲート接続線はドライバを設置した辺と異なる辺からゲート共通線に向けて延在する。
【００１４】
さらに、ゲートドライバの下にドレイン接続線が配置してある。
【発明の効果】
【００１５】
このように構成することで周辺領域を小さくした液晶表示装置を提供できる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施例を、図面を参照しながら説明する。
【実施例１】
【００１７】
以下、本発明の第１の実施例を図面を参照して説明する。
【００１８】
各実施例において、同じ機能の部位には同じ参照番号を付けた。
【００１９】
図１は、本発明による液晶表示装置の基板の平面図である。また、図１は、有効画面の対角方向の寸法が約５．０８ｃｍの携帯端末用の液晶表示装置の平面図であり、画素電極を形成した透明基板の平面図である。図１の液晶表示装置はアクティブ・マトリクス方式を採用している。
【００２０】
アクティブ・マトリックス方式の液晶表示装置は、互いに対向配置される多角形の基板を備えており、第１の基板と第２の基板との間に液晶層を有する。
【００２１】
第２の基板には共通電極が形成されている。また共通電極と画素電極とでコンデンサが形成され、電圧を保持している。
【００２２】
また第１の基板PNL1の液晶側の面は、ｘ方向（横方向）に延在しｙ方向（縦方向）に並設されるゲート線群GWと、ゲート線群GWと絶縁されてｘ方向に延在しｙ方向に並設されるドレイン線群（またはソース線群という）DWとを備えている。
【００２３】
互いに交差するゲート線とドレイン線とで囲まれる各領域に、該ゲート線からの走査信号によってオンするスイッチング素子と、該ドレイン線からの映像信号が前記スイッチング素子を介して供給される画素電極とが形成されて、いわゆる画素が構成されている。スイッチング素子としては薄膜トランジスタがある。
【００２４】
ゲートドライバGDrとドレインドライバDDrの各１つのドライバはパネルPNLの短辺の片側にフリップチップ方式で実装してある。ゲートドライバGDrはゲート線GWに接続し、ドレインドライバはドレイン線DWに接続している。
【００２５】
図１には複数あるゲート線GWの内の一部を記載した。ドライバから最も遠い画素を制御するゲート線GW1、ゲート線GW1に隣り合うゲート線GW2、画面中央の画素を制御するゲート線GW4、ゲート線GW4と隣り合いドライバから遠い側に位置するゲート線GW3、ゲート線GW4と隣り合いドライバ側に位置する画素を制御するゲート線GW5、ゲート線GW5と隣り合うゲート線GW6、最もドライバに近い画素を制御するゲート線GWm、ゲート線GWmに隣り合うゲート線GWm-1を記載してある。各ゲート線GW1,GW2,GW3,GW4,GW5,GW6,GWm-1,GWmはゲート接続線GC1,GC2,GC3,GC4,GC5,GC6,GCm-1,GCmと夫々電気的に接続している。また各ゲート接続線GC1,GC2,GC3,GC4,GC5,GC6,GCm-1,GCmはゲートドライバGDrと接続している。
【００２６】
図１には複数あるドレイン線DWの一部を記載し、画素領域の両端に配置したドレイン線DR1、DRnを記載した。ゲート線GW1、GWmとドレイン線DR1、DRnで囲まれた領域が画素領域ARである。画素領域ARを囲んで周辺領域APがある。周辺領域には画素が形成されていない。
【００２７】
図１の基板は短辺と長辺を持つ矩形の基板である。
【００２８】
周辺領域APのうち、一方の長辺側の領域GA1（以下、第１長辺領域GA1という）にはゲート接続線群GCおよび共通線VCLが配置してある。周辺領域のうち、他方の長辺側の領域GA2（以下、第２長辺側領域GA2という）には保持容量配線群SWおよび共通線VCLが配置してある。共通線VCLは共通線接続端子VCPを介して対向配置された共通電極に電気的に接続されている。
【００２９】
周辺領域のうち、一方の短辺側の領域DA1（以下、第１短辺側領域DA1という）には液晶表示装置を駆動させるためのＩＣチップが固着してある。
【００３０】
第１短辺側領域DA1の中央部を含む領域に、ドレイン線群DWと電気的に接続される駆動回路チップ（以下ドレインドライバという）DDrが配置してある。ドレイン線群DWとドレインドライバDDrはドレイン接続線DCにより接続されている。
【００３１】
図２はドレインドライバを配置した周辺領域におけるドレイン接続線の配置図である。
【００３２】
最も左側に位置する第１ドレイン接続線DC1と第１ドレイン接続線に隣り合う第２ドレイン接続線DC2とは間隔DPだけ離れている。
【００３３】
第１ドレイン接続線DC1と第２ドレイン接続線DC2を平行に配置することで間隔DPを一定にすることができ、またドレイン接続線の幅も一定にすることができる。よって、ドレイン接続線の全域で、接続線の電気的短絡や断線を抑制することができる。
【００３４】
また、ドライバから最も遠い接続線と近い接続線とは配線抵抗を揃えてある。配線抵抗が揃っているので、ドライバから画素への信号波形のなまりは均等になっている。配線抵抗を揃えることにより、表示特性のばらつきは低減できる。
【００３５】
接続線の抵抗は接続線の長さの差が少なく、間隔DPが大きいほど揃えやすい。間隔DPはDP=sinθ1×Pによって算出することができる。ここで、Pは画素ピッチである。画素ピッチPは製品によって決定される値なので角度θ1を大きくすることで、間隔DPを大きくすることができる。
【００３６】
ドレインドライバを中央に配置することで間隔DPを最も最大とすることができる。
【００３７】
ドレインドライバDDrの左側に間隔をあけてゲート線群GWと電気的に接続される駆動回路チップ（以下ゲートドライバという）GDrが配置してある。このように構成することで、ドライバを実装する個所は基板の１辺側のみとなり、ドライバを配置していない他の辺は周辺領域を小さくすることができる。
【００３８】
ゲートドライバGDrは基板PNLの短辺と平行に長辺をもち、基板PNLの長辺と平行に短辺をもつ矩形状である。ゲート接続線GCはゲートドライバGDrの表示領域側の長辺および短辺に設けられた端子と接続している。
【００３９】
ゲートドライバGDrの短辺に端子を設けることで、ゲートドライバの長辺を短くすることができ、周辺領域の増大を抑制できる。またゲートドライバの長辺を短くすることで、ドレイン接続線のY軸に対する入射角を大きくでき、製造上の歩留を改善できる。
【００４０】
画素領域ARの上側（ドライバから遠い側）半分のゲート線に接続するゲート接続線GC1,GC2,GC3,GC4と下側（ドライバ側）半分のゲート線に接続するゲート接続線GC5,GC6,GCm-1,GCmとは重なり合って配置されている。第１長辺側領域GA1では、ゲート接続線GC1とゲート接続線GC5が重なり、ゲート接続線GC2とゲート接続線GC6が重なり、ゲート接続線GC3とゲート接続線GCm-1が重なり、ゲート接続線GC4とゲート接続線GCmが重なっている。
【００４１】
第１短辺側領域DA1では、ゲート接続線GC5は上側半分のゲート線に接続する接続線GC1,GC2,GC3,GC4と絶縁されて交差している。
【００４２】
図３は図１の線Ｉ−Ｉの断面図である。
【００４３】
画素領域の上側（ドライバから遠い側）半分のゲート線に接続するゲート接続線は、下側（ドライバ側）半分のゲート線に接続するゲート接続線の上層に配置されている。
【００４４】
図３において、パネルPNL上に下層のゲート接続線GC5,GC6,GCm-1,GCmが形成され、この下層のゲート接続線GC5,GC6,GCm-1,GCmの上に上層ゲート接続線GC1,GC2,GC3,GC4が夫々形成されている。ゲート接続線GC3,GC4は下層のゲート接続線GCm-1,GCmを乗越えて延びる上層のゲート線である。
【００４５】
上層のゲート接続線と下層のゲート接続線は異なる制御を受けている。
【００４６】
下層のゲート接続線は表面が酸化した酸化膜1を有している。酸化膜１の上に下層ゲート接続線と上層ゲート接続線の絶縁を目的とした第１保護膜２が形成されている。第１保護膜の上にアモルファスシリコン層３が形成されている。上層のゲート接続線の上には第２保護膜４が形成されている。第２保護膜４によりゲート接続線の保護および他の配線からの絶縁をすることができる。
【００４７】
基板上の画素領域に第１ゲート線と第２ゲート線を有し、周辺領域に第１ゲート線と液晶駆動回路とを電気的に接続する第１ゲート接続線と、第２ゲート線と前記液晶駆動回路とを電気的に接続する第２ゲート接続線とを配置し、第１ゲート接続線と第２ゲート接続線とを基板の厚さ方向に積層することで、周辺領域を狭くすることができると共に、画素領域を大きくできる。
【００４８】
また、ゲート接続線の幅を太くすることも可能であり、ゲート接続線の断線を抑制できる。さらに、ゲート線の間隔を長くすることも可能であり、ゲート線間の短絡を抑制できる。
【００４９】
図４は図１の線II−IIの断面図である。
【００５０】
ゲート接続線は第１保護膜２の上に形成されたアモルファスシリコン層３の上に形成されている。またゲート接続線はゲート線と一部で重なり、電気的に接続している。
【００５１】
ゲート線は表面に酸化膜１を有するが、ゲート接続線との接続部は酸化膜を有さない。この構成により、ゲート線とゲート接続線とが電気的に接続している。
【００５２】
図５はゲート接続線の他の構成例を示す断面図であり、図１の線Ｉ−Ｉの断面の他の構成例を示す断面図である。図５において、上層のゲート接続線と下層のゲート接続線とはずれて配置してある。
【００５３】
図５のように上層のゲート接続線を下層のゲート接続線の間に形成することで、上層のゲート接続線と下層のゲート接続線との間にかかる付加容量を低減することができる。結果とて、波形のなまりやノイズによる画質への影響を低減することができる。
【００５４】
図６は本発明の他の構造による液晶表示装置の基板の平面図である。
【００５５】
図６のゲート接続線は隣り合うゲート線に接続するゲート接続線を夫々上下に配置した。この構造により、ゲートドライバ周辺のゲート接続線の交差を減らすことができる。
【００５６】
図７は図６のIII−III線に沿った断面図である。
【００５７】
ゲート接続線GC2の上層に隣合うゲート接続線GC1が配置されている。
【００５８】
下層のゲート接続線GC2は表面に酸化膜１を有し、その上を第１の保護膜２で覆われている。第１保護膜２の上にアモルファスシリコン層３が形成されている。第１保護膜２とアモルファスシリコン層３によって下層ゲート接続線と上層ゲート接続線を確実に絶縁している。
【００５９】
図８は２つの分離した液晶表示装置を１つのドレインドライバで駆動する液晶表示装置ユニットの基板の平面図である。
【００６０】
１つのゲートドライバおよび１つのドレインドライバは第１の液晶表示装置と第２の液晶表示装置の２つの液晶表示装置を駆動する構成となっている。第１の液晶表示装置と第２の液晶表示装置は第１の画素領域AR1と第２の画素領域AR2を夫々もっている。
【００６１】
第１の液晶表示装置は第１の基板PNL1と第２の基板PNL2との間に液晶層を有し、第２の液晶表示装置は第３の基板PNL3と第４の基板PNL4との間に液晶層を有する。これらの基板のうち、第１の基板PNL1と第３の基板PNL3にはゲート線、ドレイン線、ゲート接続線、ドレイン接続線、スイッチング素子、画素電極等が形成されている。
【００６２】
第１の基板PNL1は第１短辺側領域DA1にゲートドライバGDrおよびドレインドライバDDrの配置してある。また、周辺領域のうち、他方の短辺側の領域DA2（以下、第２短辺側領域DA2という）には、フレキシブル基板に接続するためのフレキシブル基板接続用パッドFPADが形成されている。
【００６３】
フレキシブル基板の一端は第１の基板PNL1のフレキシブル基板接続用パッドFPADに接続され、フレキシブル基板の他の一端は、第３の基板PNL3のフレキシブル基板接続用パッドFPADに接続される。
【００６４】
また第１の基板PNL1のフレキシブル基板接続用パッドFPADにはゲート接続線GMCおよびドレイン接続線DCが接続されている。ゲート接続線およびドレイン接続線はフレキシブル基板を介して、第３の基板PNL3のゲート線およびドレイン線に夫々接続する。
【００６５】
第２液晶用のゲート接続線GMCは任意の数（ｋ本）だけゲートドライバに接続している。また第２液晶用のゲート接続線GMCは、ドライバから最も遠いゲート線GW1に接続するゲート接続線GC１から順に第２液晶用のゲート接続線GMCの数に合わせて配置した。このように構成することで、第２液晶用のゲート接続線GMCとゲート線GWとの交差は少なくなり、ゲート接続線の断線を防止できる。
【００６６】
第２液晶用のゲート接続線GMC1,GMCkはフレキシブル基板を介して第３の基板のゲート線GMW1,GMWkに夫々接続している。
【００６７】
図９は第１の基板の断面図であり、図８のIV−IV線に沿った断面図である。
【００６８】
第１の基板に形成されたゲート線GW1に接続するゲート接続線GC1の上層に第３の基板に形成されたゲート線GMWに接続するゲート接続線GMC1が配置されている。
【００６９】
また、第１の基板に形成されたゲート線GWkに接続するゲート接続線GCkの上層に第３の基板に形成されたゲート線GMWkに接続するゲート接続線GMCkが配置されている。
【００７０】
下層のゲート接続線GCは表面に酸化膜を有し、その上を第１の保護膜で覆われている。第１保護膜２の上にアモルファスシリコン層３が形成されている。第１保護膜２とアモルファスシリコン層３によって下層ゲート接続線GCと上層ゲート接続線GMCを確実に絶縁している。
【実施例２】
【００７１】
次に本発明の第２の実施例を説明する。
【００７２】
図１０は本発明の第２の実施例による液晶表示装置の基板を含む硝子板ＧＬの平面図である。
【００７３】
基板PNLは薄膜トランジスタおよび周辺の配線が形成された硝子板から切り離される。
【００７４】
ゲート線GWは基板PNLの外に配置されているゲート共通線GCOMに接続している。ゲート共通線GCOMから電圧を供給してゲート線GWの表層に酸化膜を形成している（陽極酸化）。
【００７５】
ドレイン線DWは、製造工程中の静電気を逃がすため、ドレインドライバDDrを配置した第１短辺側領域DA1と対向する第２短辺側領域DA2に延び、パネルPNLの短辺を越えてドレイン共通線DCOMと電気的に接続している。
【００７６】
保持容量配線SWは基板PNLの外に配置されているゲート共通線GCOMに電気的に接続している。また、保持容量配線SWはゲート線GWを同じ辺側からゲート共通線GCOMに向かって延びている。ゲート線GWはゲート共通線GCOMから電圧を供給してゲート線GWの表層を酸化させている。
【００７７】
ゲート線GWと保持容量配線SWは平行に配置され、共通線VCLはゲート線GWおよび保持容量破線SWと直交するように配置してある。
【００７８】
図１１は図１０の線V−Vに沿った断面図である。基板PNL上にゲート線GW4,GW5と、保持容量量配線SW4,SW5が形成されている。これらゲート線GW4,GW5及び保持容量量配線SW4,SW5はアルミで形成されている。アルミの表面層は酸化している。またゲート線GW4,GW5及び保持容量量配線SW4,SW5を覆って保護膜４が形成されている。保護膜４は配線の保護と配線間を絶縁するために形成されている。
【００７９】
図１２は図１０の線VI−VIに沿った断面図である。基板PNL上にゲート線GW（GW4,GW5）と、保持容量配線SW（SW4,SW5）が形成されている。これらゲート線GW（GW4,GW5）及び保持容量配線SW（SW4,SW5）はアルミで形成されている。
【００８０】
ゲート線GW（GW4,GW5）はその表面層が酸化している。表面層が酸化したゲート線GW（GW4,GW5）の上層に第１保護膜２が積層されている。第１の保護膜の上層にアモルファスシリコン層３が積層されている。
【００８１】
一方、保持容量配線SW（SW4,SW5）はゲート線GW（GW4,GW5）と同じ層に形成されているが、共通線VCLと接続個所は酸化層が無い。陽極を酸化する際に、保持容量配線SW（SW4,SW5）の共通線VCLとの接続個所をレジストで覆い当該接続個所の酸化を防止している。
【００８２】
また保持容量配線SW（SW4,SW5）の上層に形成した第１保護膜２及びアモルファスシリコン層３は孔が開いている。
【００８３】
そして、アモルファスシリコン層３の上層に共通線VCLが積層される。ゲート線GW（GW4,GW5）上には第１保護膜２とアモルファスシリコン層３があるため、ゲート線GWと共通線VCLとは絶縁されている。保持容量配線SW（SW4,SW5）の上層に形成した第１保護膜２及びアモルファスシリコン層３は孔が開いているため、共通線VCLと保持容量配線SW（SW4,SW5）とを電気的に接続している。
【００８４】
共通線VCLの上層に、共通線VCLを保護し且つ他の配線との絶縁を保つための第２保護膜４が形成されている。
【００８５】
図１２の構造とすれば、ゲート線GWと保持容量配線SWが陽極酸化用のゲート共通線GCOMと電気的に接続しているので、ゲート線GWと保持容量配線SWとに酸化層を形成でき、保持容量配線SWは共通線VCLとの接続ができる。
【００８６】
ガラス板GLをパネルPNLの外形に沿って切断することでゲート線GWは1本づつに分断される。
【００８７】
陽極酸化するためにゲート共通線に接続する線を共通線VCL側に配置したので、従来ゲートドライバGDrの下に配置していたゲート共通線に接続する線が不要になる。
【００８８】
図１３は液晶表示装置の基板PNL及びその周辺に設けた配線の平面図である。
【００８９】
図１３中、円で囲んだ領域Tの断面構造を図１２のように構成した。
【００９０】
共通線VCLはゲート線と平行に延在している。
【００９１】
また、図１３の液晶表示装置において、ゲート線GW及び保持容量配線SWとゲート共通線とはゲートドライバGDrを設置した第２短辺側領域DA2と対向する第１短辺側領域DA1で接続している。
【００９２】
さらに、図１３の液晶表示装置は、ドレイン共通線DCOMへの接続線とゲート共通線GCOMへの接続線を１つの短辺側のみに配置したため、静電気による不具合を低減できる。具体的には、静電気の帯電によるＴＦＴのしきい値が変動し表示がばらつくなどの不具合を低減することができる。また、電蝕による断線を低減することができる。
【００９３】
ゲート共通線に接続する線はゲートドライバGDrを実装した辺以外の辺でゲート共通線に向かって延在している。
【００９４】
本実施例によれば、ゲート共通線に接続する線はゲートドライバGDrを実装した辺以外の辺に配置したので、従来ゲートドライバGDrの下に配置していたゲート共通線への接続線が不要になる。よって、ゲートドライバGDrは端子を全周に配置することができ、ゲートドライバGDrを小さくすることができる。
【００９５】
また、表示領域内において保持容量配線は酸化膜を有している。なぜなら、表示領域内ではゲート線GWとドレイン線DWが直交しているのと同様に、保持容量配線SWとドレイン線DWも直交しているので、ゲート線と同じ構造としておく必要がある。絶縁層である酸化膜を形成することで保持容量配線SWの短絡を抑制できる。
【００９６】
共通線VCLは対向電極にコモン電圧を送る役目と保持容量配線に一定電圧をかける役割がある。画面の上部と下部の保持容量配線に対してVCLの抵抗が大きく異なると電圧降下が生じ表示で輝度むらとなる。画面の上部と下部の保持容量配線までの抵抗差を低減するためVCLを太くしている。
【００９７】
図１４は液晶表示装置の基板PNL及びその周辺に設けた配線の平面図である。
【００９８】
図１４中、円で囲んだ領域Tと領域Uの断面構造を図１２のように構成した。
【００９９】
ゲート共通線に接続する線はゲートドライバGDrを実装した第１短辺側領域DA1と第２短辺側領域DA2とでゲート共通線に向かって延在している。図１４の液晶表示装置では、ゲートドライバGDrに近い側半分のゲート線及び保持容量配線はゲートドライバGDrを実装した短辺側でゲート共通線に向かって延在している。一方ゲートドライバGDrから遠い側半分のゲート線GW及び保持容量配線SWは他の短辺側でゲート共通線に向かって延在している。
【０１００】
図１４のような構造とすることで、第２長辺側領域GA2を狭くすることができる。
【０１０１】
図１５はゲートドライバとドレインドライバを１つのチップで形成したときの各線の配置を示した平面図である。また、図１５はパネル内の配線と、製造途中のパネル外側の配線を示した。
【０１０２】
ゲート接続線はドライバDrの左右側に接続する。
【０１０３】
ドライバDrから遠い側半分のゲート線GWはゲート線を平行に延長することでゲート共通線GCOMに接続している。すなわち、第１長辺側領域を通過してゲート共通線GCOMに接続している。
【０１０４】
一方、ドライバDrに近い側半分のゲート線に接続するゲート接続線はドライバの下に延在してゲート共通線GCOMと接続している。
【０１０５】
図１５に示した構造とすることで、ドライバDrの下を通過する配線を少なくできる。
【実施例３】
【０１０６】
次に本発明の第３の実施例を説明する。
【０１０７】
図１６はドライバDrを配置したパネルの配線の模式拡大図である。
【０１０８】
ゲートドライバGDrとドレインドライバDDrはパネルPNLにフリップチップ方式で実装されている。
【０１０９】
ドレイン接続線DC1a,DC2aはドレインドライバDDrのゲートドライバGDr側短辺に配置した端子に接続している。ドレイン接続線DC1aは最もパネルPNL短部側に配置した端子に接続し、ドレイン接続線DC2aは最も画素領域側に配置した端子に接続している。これらのドレイン接続線DC1a,DC2aはゲートドライバを避けて配置されている。
【０１１０】
ドレイン接続線DC1aは画素領域ARの近傍で画素領域ARに対し角度θ２を持っている。すなわちドレイン接続線DC1aは画素領域近傍でゲート線GWと平行な線に対し角度θ２を持っている。また、このドレイン接続線DC1aはドレインドライバDDr近傍でゲート線GWと平行な線に対し角度θ３を持っている。
【０１１１】
ドレイン接続線DC3aはドレインドライバDDrの長辺に設けた端子のうち最もゲートドライバGDrに位置する端子に接続する。ドレイン接続線DC3aはゲート線GWと平行な線に対し角度θ４を持っている。
【０１１２】
このとき、角度θ２と角度θ３の関係は、θ２＜θ３である。
【０１１３】
このような構成とすることで、周辺領域を狭くすることができる。
【０１１４】
図１７はドライバDrを配置したパネルの配線の模式拡大図である。
【０１１５】
ドレインドライバDDrのゲートドライバGDr側短辺に配置した端子に電気的に接続しているドレイン接続線DCはゲートドライバGDrの下を通ってドレイン線DWに電気的に接続している。
【０１１６】
ドレイン接続線DC1b,DC2bはドレインドライバDDrのゲートドライバGDr側短辺に配置した端子に接続している。ドレイン接続線DC1bは最もパネルPNL短部側に配置した端子に接続し、ドレイン接続線DC2bは最も画素領域側に配置した端子に接続している。
【０１１７】
図１７において、ドレイン接続線DC1bは画素領域近傍でゲート線GWと平行な線に対し角度θ５を持っている。またドレインドライバDDrのゲートドライバGDr側の短辺に接続しているドレイン接続線DC1b及びドレイン接続線DC2bは、その一部をゲート線と略平行に配置してある。
【０１１８】
また、これらのドレイン接続線DC1b,DC2bはゲートドライバGDrの下を通っている。
【０１１９】
ドレイン接続線DC3bはドレインドライバDDrの長辺に設けた端子のうち最もゲートドライバGDrに位置する端子に接続する。ドレイン接続線DC3bはゲート線GWと平行な線に対し角度θ６を持っている。
【０１２０】
ドレイン接続線DC1b,DC2bはゲートドライバの下を通過する。そのため、ドレイン接続線DC1b,DC2bは画素領域との角度θ５を大きくすることができる。よって、隣り合うドレイン接続線DCの間隔を大きくすることができ、ドレイン接続線間の短絡を抑制できる。
【０１２１】
図１７の角度θ５は図１６の角度θ４よりも大きくすることができる。
【０１２２】
このような構成とすることで、周辺領域を狭くすることができると共に、ドレイン接続線間の短絡を抑制できる。また、ドレイン接続線の断線を抑制することができる。
【０１２３】
本実施例は、他の各実施例のうちゲートドライバGDrとドレインドライバDDrの２つのドライバを夫々パネルPNLに実装した液晶表示装置に適用してもよい。
【０１２４】
図１８は図１７のゲートドライバGDrを上面からの透視した図であり、端子部の配置を示した図である。
【０１２５】
ゲートドライバは矩形であり、各辺部には端子８が設けられている。ゲートドライバGDrの一方の短辺側には第１出力用端子群GOUT1が配置され、他の一方の短辺側にはドレイン接続線DCが通過できる第２領域6とゲート信号系の端子群G2とが配置されている。第２領域6とゲート信号系の端子群G2が配置されている短辺はドレインドライバDDr側の短辺である。
【０１２６】
ゲートドライバGDrの一方の長辺、特に画素領域側の長辺側には第２出力用端子群GOUT2とドレイン接続線DCが通過できる第１領域5が配置されている。ゲートドライバGDrの他の一方の長辺にはゲート線GWを陽極酸化させるための配線を通過させる第３領域AREA7とゲートドライバGDrへの入出力用端子端子群G1が配置されている。
【０１２７】
第１領域５と第２領域６に設けられた端子８はダミー端子であり、第１領域5と第２領域6の下にドレイン接続線を配置しても、ゲートドライバGDrの内部回路とドレイン線の電気的干渉を防止できる。
【０１２８】
上述の構成により、表示領域を取り囲む周辺領域の面積を小さくすることができる。
【０１２９】
図１９は第３の実施例の他の構成を示す図で、ドレイン接続線DCの配置を示す平面図である。
【０１３０】
ドレインドライバDDrのゲートドライバGDr側短辺に配置した端子に電気的に接続している一部のドレイン接続線DCはゲートドライバGDrの下を通ってドレイン線DWに電気的に接続している。
【０１３１】
図１９のドレイン接続線は最も外側に位置するドレイン接続線DC1cとドレイン接続線DC1cに隣接するDC2cの２本がゲートドライバGDrのダミー端子間を通ってドレイン線に接続している。
【０１３２】
上述の構成することで、表示領域を取り囲むパネル周辺領域を小さくすることができる。
【図面の簡単な説明】
【０１３３】
【図１】本発明による液晶表示装置の基板の平面図である。
【図２】本発明によるドレイン接続線の配置図である。
【図３】図１のＩ−Ｉ線の断面図である。
【図４】図１のII−II線に沿った断面図である。
【図５】本発明のゲート接続線の他の構成例を示す断面図である。
【図６】本発明の他の構造による液晶表示装置の基板の平面図である。
【図７】図６のIII−III線に沿った断面図である。
【図８】本発明の２つの液晶表示装置を１つのドライバで駆動する液晶表示装置ユニットの平面図である。
【図９】本発明の液晶表示装置の基板の断面図であり、図８のIV−IV線に沿った断面図である。
【図１０】本発明の第２の実施例による液晶表示装置の基板の平面図である。
【図１１】図１０の線Ｖ−Ｖに沿った断面図である。
【図１２】図１０の線VI−VIに沿った断面図である。
【図１３】本発明の液晶表示装置の基板及びその周辺に設けた配線の平面図である。
【図１４】本発明の液晶表示装置の基板及びその周辺に設けた配線の平面図である。
【図１５】本発明の他の構成による液晶表示装置の基板の平面図である。
【図１６】ドライバを配置した本発明の液晶表示装置の模式拡大図である。
【図１７】ドライバを配置した本発明の液晶表示装置の模式拡大図である。
【図１８】図１７のゲートドライバの上面からの透視図である。
【図１９】ドレイン接続線DCの配置を示す平面図である。
【図２０】従来の液晶表示装置の透明基板の配線の平面図である。
【符号の説明】
【０１３４】
１・・・・酸化膜、２・・・・第１保護膜、３・・・・アモルファスシリコン層、４・・・・第２保護膜、GW・・・・ゲート線群、DW・・・・ドレイン線群、SW・・・・保持容量配線群、GC・・・・ゲート接続線群、DC・・・・ドレイン接続線群、GDr・・・・ゲートドライバ、DDr・・・・ドレインドライバ、GCOM・・・・ゲート共通線、DCOM・・・・ドレイン共通線、PNL・・・・パネル（基板）、AR・・・・画素領域、AP・・・・周辺領域。
【図１】
0004657233.tif 000002
【図２】
0004657233.tif 000003
【図３】
0004657233.tif 000004
【図４】
0004657233.tif 000005
【図５】
0004657233.tif 000006
【図６】
0004657233.tif 000007
【図７】
0004657233.tif 000008
【図８】
0004657233.tif 000009
【図９】
0004657233.tif 000010
【図１０】
0004657233.tif 000011
【図１１】
0004657233.tif 000012
【図１２】
0004657233.tif 000013
【図１３】
0004657233.tif 000014
【図１４】
0004657233.tif 000015
【図１５】
0004657233.tif 000016
【図１６】
0004657233.tif 000017
【図１７】
0004657233.tif 000018
【図１８】
0004657233.tif 000019
【図１９】
0004657233.tif 000020
【図２０】
0004657233.tif 000021