(57)【特許請求の範囲】
【請求項１】
直流電源に対して直列に接続されたトランスの１次巻線及び少なくとも一つのスイッチング素子と、前記トランスの２次巻線又は１次巻線に接続された主整流平滑回路と、前記トランスの補助巻線に接続された補助整流平滑回路と、該補助整流平滑回路から駆動用電力が供給されて前記スイッチング素子をオン・オフ駆動する主制御回路とを備え、
前記スイッチング素子のオン・オフにより、前記トランスを介して前記主整流平滑回路から取り出す直流出力を所定のレベルに制御するＤＣ−ＤＣコンバータにおいて、
前記トランスの各巻線にサージ電圧が発生して、前記補助整流平滑回路を介して前記主制御回路に印加される電源電圧を検出して電源電圧が降伏電圧を超えるときに検出信号を発生する電源電圧検出回路と、該電源電圧検出回路の検出信号によりインピーダンスを低下して、前記サージ電圧による前記主制御回路の電源電圧の急激な上昇を抑制するインピーダンス調整回路とを有し且つ前記補助整流平滑回路に対して並列に接続されるインピーダンス制御回路と、
更に、過電圧が発生し、前記主制御回路の電源電圧が基準電圧を超えるときに、前記主制御回路の駆動を停止する過電圧保護回路とを備え、
前記主制御回路、インピーダンス制御回路及び過電圧保護回路を同一の半導体装置の基板上に形成することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記インピーダンス制御回路は、前記主制御回路の電源入力端子に接続される一端を有する第１の抵抗と、該第１の抵抗の他端に接続されるカソードを有するツェナダイオードと、該ツェナダイオードのアノードに接続されるベース、第２の抵抗を介して前記第１の抵抗の他端と前記ツェナダイオードのカソードとの接続点に接続されるコレクタ及び接地端子に接続されるエミッタを有するトランジスタとを備える請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記インピーダンス制御回路は、前記主制御回路の電源入力端子に接続される一端を有する第１の抵抗と、該第１の抵抗の他端に接続されるカソードを有するツェナダイオードと、該ツェナダイオードのアノードに接続されるベース及び前記主制御回路の電源入力端子に接続されるコレクタを有するトランジスタと、該トランジスタのエミッタと接地端子との間に接続される第２の抵抗と、前記トランジスタのベースと接地端子との間に接続される第３の抵抗とを備える請求項１に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータ及びその制御回路の過電圧保護に関する。
【背景技術】
【０００２】
スイッチング素子のオン・オフにより、直流電源の直流電圧を断続してトランスに印加して高周波電力に変換し、トランスから整流平滑回路を介して負荷に安定化された直流電力を供給するＤＣ−ＤＣコンバータは、従来から構成が簡素で低廉な直流電源装置として広く使用されている。例えば、図６に示す従来のＤＣ−ＤＣコンバータは、直流電源(1)に対して直列に接続されたトランス(2)の１次巻線(2a)及びスイッチング素子としてのＭＯＳ-ＦＥＴ(3)と、トランス(2)の２次巻線(2b)に接続された主整流ダイオード(5)及び主平滑コンデンサ(6)から成る主整流平滑回路(4)と、トランス(2)の補助巻線(2c)に接続された補助整流ダイオード(8)及び補助平滑コンデンサ(9)から成る補助整流平滑回路(7)と、主整流平滑回路(4)から出力される直流出力電圧ＶOを検出する出力電圧検出回路(10)と、トランス(2)の１次側の閉回路に流れる電流ＩDをそれに対応する電圧ＶOCPとして検出する電流検出用抵抗(16)と、出力電圧検出回路(10)からフォトカプラ(11)を介して入力される検出信号及び電流検出用抵抗(16)の検出電圧ＶOCPに基づいてＭＯＳ-ＦＥＴ(3)をオン・オフ制御する駆動信号ＶGを発生する主制御回路(12)とを備える。トランス(2)の１次巻線(2a)と２次巻線(2b)及び補助巻線(2c)とは互いに逆極性で結合する。図６に示すＤＣ−ＤＣコンバータは、ＭＯＳ-ＦＥＴ(3)のオン・オフにより、トランス(2)の２次巻線(2b)及び主整流平滑回路(4)を介して直流出力端子(13,14)から図示しない負荷に電圧ＶOの直流出力を供給すると共に、トランス(2)の補助巻線(2c)を介して補助整流平滑回路(7)から主制御回路(12)に電圧ＶCCの駆動用電力を供給する。主制御回路(12)は、基準電圧ＶE1を発生する基準電源(17)と、一端が基準電源(17)に接続され且つ他端がフォトカプラ(11)の受光部(11b)に接続された抵抗(18)と、非反転入力端子(+)に印加される電流検出用抵抗(16)の検出電圧ＶOCPと反転入力端子(-)に印加される抵抗(18)及びフォトカプラ(11)の受光部(11b)の接続点の電圧ＶMとを比較する比較器(19)と、一定周波数のパルス信号を出力する発振器(20)と、セット端子(S)に入力される発振器(20)のパルス信号によりセットされ、リセット端子(R)に入力される比較器(19)の出力信号によりリセットされて出力端子(Q)からＭＯＳ-ＦＥＴ(3)のゲートに付与する駆動信号ＶGを出力するＲＳフリップフロップ(21)とを備え、起動時に直流電源(1)から起動抵抗(15)を介して補助平滑コンデンサ(9)が充電され、その充電電圧が動作電圧に達すると動作を開始し、それ以降は補助整流平滑回路(7)から出力される電源電圧ＶCCにより駆動される。
【０００３】
図６に示す従来のＤＣ−ＤＣコンバータの動作は以下の通りである。図示しない主電源スイッチをオンして装置を起動すると、直流電源(1)からの直流電圧Ｅが起動抵抗(15)を介して補助整流平滑回路(7)の補助平滑コンデンサ(9)に印加され、補助平滑コンデンサ(9)が充電される。補助平滑コンデンサ(9)の充電電圧が主制御回路(12)の動作電圧に達すると、主制御回路(12)を構成する各素子(19〜21)に電源電圧ＶCCが印加され、主制御回路(12)が動作を開始する。主制御回路(12)が動作を開始すると、発振器(20)からＲＳフリップフロップ(21)のセット端子(S)に付与される一定周波数のパルス信号により、ＲＳフリップフロップ(21)がセットされ、ＲＳフリップフロップ(21)の出力端子(Q)からＭＯＳ-ＦＥＴ(3)のゲートに高電圧(Ｈ)レベルの駆動信号ＶGが付与され、ＭＯＳ-ＦＥＴ(3)がオンする。
【０００４】
ＭＯＳ-ＦＥＴ(3)がオンすると、直流電源(1)、トランス(2)の１次巻線(2a)、ＭＯＳ-ＦＥＴ(3)、電流検出用抵抗(16)及び直流電源(1)を経路とする閉回路に電流ＩDが流れ、トランス(2)にエネルギが蓄積される。前記の閉回路に流れる電流ＩDは、電流検出用抵抗(16)によりその電流ＩDに対応する電圧ＶOCPに変換される。電流検出用抵抗(16)の検出電圧ＶOCPは、比較器(19)の非反転入力端子(+)に印加され、反転入力端子(-)に印加される抵抗(18)とフォトカプラ(11)の受光部(11b)との接続点の電圧ＶMと比較される。電流検出用抵抗(16)の検出電圧ＶOCPが抵抗(18)及びフォトカプラ(11)の受光部(11b)の接続点の電圧ＶMに達すると、比較器(19)からＲＳフリップフロップ(21)のリセット端子(R)に高電圧(Ｈ)レベルの出力信号が付与され、ＲＳフリップフロップ(21)がリセットされる。これにより、ＲＳフリップフロップ(21)の出力端子(Q)からＭＯＳ-ＦＥＴ(3)のゲートに低電圧(Ｌ)レベルの駆動信号ＶGが付与され、ＭＯＳ-ＦＥＴ(3)がオフとなる。
【０００５】
ＭＯＳ-ＦＥＴ(3)がオフすると、トランス(2)に蓄積されたエネルギがトランス(2)の２次巻線(2b)から主整流平滑回路(4)の主整流ダイオード(5)及び主平滑コンデンサ(6)を介して直流出力側に放出され、直流出力端子(13,14)に接続される図示しない負荷に電圧ＶOの直流電力が供給される。これと同時に、トランス(2)の補助巻線(2c)から補助整流平滑回路(7)の補助整流ダイオード(8)及び補助平滑コンデンサ(9)を介してトランス(2)に蓄積されたエネルギが放出され、補助整流平滑回路(7)から主制御回路(12)に電源電圧ＶCCが印加される。直流出力端子(13,14)間に発生する直流出力電圧ＶOは、出力電圧検出回路(10)内の図示しない基準電圧と比較され、それらの誤差信号がフォトカプラ(11)の発光部(11a)により光出力信号に変換され、受光部(11b)に伝達される。出力電圧検出回路(10)からフォトカプラ(11)の発光部(11a)を介して受光部(11b)に伝達された誤差信号により、フォトカプラ(11)の受光部(11b)に電流が流れる。これにより、抵抗(18)とフォトカプラ(11)の受光部(11b)との接続点に電圧ＶMが発生する。即ち、負荷が重負荷状態のときは、抵抗(18)とフォトカプラ(11)の受光部(11b)との接続点の電圧ＶMが高くなり、負荷が軽負荷状態のときは、前記の電圧ＶMが低くなるため、ＲＳフリップフロップ(21)からＭＯＳ-ＦＥＴ(3)のゲートに付与される駆動信号ＶGのパルス幅が制御される。これにより、ＭＯＳ-ＦＥＴ(3)のオン幅が制御され、トランス(2)の１次側の閉回路に流れる電流ＩDが制御される。以上の動作が繰り返され、直流出力端子(13,14)から負荷に印加される直流出力電圧ＶOが所定の値に制御される。
【０００６】
ここで、負荷が重くなると、ＭＯＳ-ＦＥＴ(3)に流れる電流ＩDが増大する。ＭＯＳ-ＦＥＴ(3)に流れる電流ＩDは、電流検出用抵抗(16)によりその電流ＩDに対応する電圧ＶOCPとして検出されるが、この電圧ＶOCPが基準電源(17)の基準電圧ＶE1に達すると過電流状態となり、それ以上は電流ＩDが増加しなくなる。この過電流状態では、ＭＯＳ-ＦＥＴ(3)に流れる電流ＩDが最大となる。過電流状態や負荷が重い状態では、ＭＯＳ-ＦＥＴ(3)に流れる電流ＩDが大きいため、トランス(2)の漏洩インダクタンスの影響等により、トランス(2)の各巻線(2a,2b,2c)に急峻なパルス状のサージ電圧が発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年では、ＤＣ−ＤＣコンバータの待機時での消費電力の低減が強く要求されるため、主制御回路(12)に消費電力の極めて少ないＣ-ＭＯＳ回路が使用されることが多い。Ｃ-ＭＯＳ回路は、消費電力が極めて少ないため、電源入力インピーダンスが極めて高い特徴を有する。したがって、主制御回路(12)をＣ-ＭＯＳ回路で構成すると、過電流時にトランス(2)の補助巻線(2c)に発生するサージ電圧により、補助整流平滑回路(7)から主制御回路(12)に印加される電源電圧ＶCCが急激に上昇する問題が発生する。この際に、電源電圧ＶCCが主制御回路(12)の耐圧を超過する可能性があるため、例えば図６に示す従来のＤＣ−ＤＣコンバータでは、補助整流平滑回路(7)と並列にサージエネルギ吸収用のツェナダイオード(22)を接続して電源電圧ＶCCの異常な上昇を防止している。しかしながら、サージエネルギが極めて大きい場合は、ツェナダイオード(22)がサージエネルギを吸収しきれず、主制御回路(12)が破損することがある。また、主制御回路(12)の電源電圧ＶCCは、ツェナダイオード(22)のツェナ電圧（降伏電圧）でクランプされてしまうため、１次側でＤＣ−ＤＣコンバータの過電圧を的確に検出できない問題があった。
【０００８】
前記の問題を解消するため、例えば、下記の特許文献１では、コンデンサとツェナダイオードと抵抗から成る過電圧保護回路をトランスの補助巻線の出力側に接続し、補助巻線に過電圧が印加されたときに、過電圧保護回路により、その過電圧を制御回路の動作電圧以下にクランプさせている。また、下記の特許文献２では、電力変換回路の出力電圧の誤差電圧増幅信号が閾値電圧よりも大きいとき、ダミー負荷回路をオンして電力変換回路にダミー電流を負担させ、電力変換回路での過電圧の発生を防止している。しかし、特許文献１及び２の何れにおいても、過電圧保護動作を長時間継続した場合は、過電圧保護回路及びダミー負荷回路での消費電力が増大するため、過度な温度上昇により回路が破損したり、更に回路の発熱緩和のために形状を大型化した場合、製造コストの高騰や装置の大型化を招く問題があった。
【０００９】
【特許文献１】特開平６−９０５６１号公報（第５頁、図１）
【特許文献２】特開平９−２６５３２８号公報（第４頁、図１）
【００１０】
そこで、本発明では、サージ電圧による制御回路の電源電圧の急激な上昇を抑制して１次側で過電圧を的確に検出すると共に、過電圧保護時の電力損失を最小限に抑えることができるＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明によるＤＣ−ＤＣコンバータは、直流電源(1)に対して直列に接続されたトランス(2)の１次巻線(2a)及び少なくとも一つのスイッチング素子(3)と、トランス(2)の２次巻線(2b)又は１次巻線(2a)に接続された主整流平滑回路(4)と、トランス(2)の補助巻線(2c)に接続された補助整流平滑回路(7)と、補助整流平滑回路(7)から駆動用電力が供給されてスイッチング素子(3)をオン・オフ駆動する主制御回路(12)とを備え、スイッチング素子(3)のオン・オフによりトランス(2)を介して主整流平滑回路(4)から取り出す直流出力を所定のレベルに制御する。このＤＣ−ＤＣコンバータは、更に、トランス(2)の各巻線(2a,2b,2c)にサージ電圧が発生して、補助整流平滑回路(7)を介して主制御回路(12)に印加される電源電圧ＶCCを検出して電源電圧ＶCCが降伏電圧ＶZを超えるときに検出信号を発生する電源電圧検出回路(35,37)と、該電源電圧検出回路(35,37)の検出信号により、インピーダンスを低下して、サージ電圧による前記主制御回路(12)の電源電圧ＶCCの急激な上昇を抑制するインピーダンス調整回路(34,36)とを有し且つ補助整流平滑回路(7)に対して並列に接続されるインピーダンス制御回路(31)と、更に、過電圧が発生し、主制御回路(12)の電源電圧ＶCCが基準電圧ＶE2を超えるときに、主制御回路(12)の駆動を停止する過電圧保護回路(41)とを備える。主制御回路(12)、インピーダンス制御回路(31)及び過電圧保護回路(41)は、同一の半導体装置の基板上に形成される。
【００１２】
負荷が重くなり、トランス(2)の各巻線(2a,2b,2c)にサージ電圧が発生すると、補助整流平滑回路(7)から主制御回路(12)に印加される電源電圧ＶCCが急激に上昇する。サージ電圧を含む主制御回路(12)の電源電圧ＶCCは、電源電圧検出回路(32)により検出され、その検出電圧によりインピーダンス調整回路(33)が駆動されて主制御回路(12)の電源入力インピーダンスが低下するため、サージ電圧による主制御回路(12)の電源電圧ＶCCの急激な上昇を抑制することができる。また、サージ電圧によりインピーダンス制御回路(31)が作動して主制御回路(12)の電源入力インピーダンスが低下した場合でも、所定のインピーダンスが残るために、過電圧発生時には主制御回路(12)に印加される電源電圧ＶCCが増加する。そのため、主制御回路(12)の電源電圧ＶCCを検出することにより、１次側で過電圧を的確に検出して、サージ電圧による過電圧保護回路(41)の誤作動を防止することができる。更に、過電圧が発生して主制御回路(12)に印加される電源電圧ＶCCが所定の電圧を超えると、過電圧保護回路(41)により主制御回路(12)の駆動が停止するため、ＤＣ−ＤＣコンバータ及び主制御回路(12)の過電圧保護の際に生ずる電力損失を極めて少なくすることができる。
【発明の効果】
【００１３】
本発明によれば、主制御回路(12)の電源端子の入力インピーダンスを低下させても所定値以下にしないことにより、サージ電圧による制御回路の電源電圧の急激な上昇を抑制できると共に、回路の異常等による過電圧発生時には制御回路の電源電圧が上昇するため、制御回路の電源電圧を検出することにより１次側で過電圧を的確に検出して、サージ電圧による過電圧保護回路の誤作動を防止できる。また、過電圧検出後には制御回路の駆動が停止し、ＤＣ−ＤＣコンバータとその制御回路の過電圧保護時に生ずる電力損失を極めて少なくすることができるので、温度上昇が少なく、スイッチング制御回路、インピーダンス制御回路及び過電圧保護回路等を同一の半導体装置の基板上に形成することが可能となる。したがって、ＤＣ−ＤＣコンバータ全体の回路構成を簡素化して小型化及び低廉化を図ると共に、信頼性の高いＤＣ−ＤＣコンバータを実現することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明によるＤＣ−ＤＣコンバータの実施の形態を図１〜図５に基づいて説明する。但し、図１〜図５では、図６に示す箇所と実質的に同一の部分には同一の符号を付し、その説明を省略する。
【００１５】
図１に示すように、本実施の形態のＤＣ−ＤＣコンバータは、図６に示すツェナダイオード(22)を省略し、補助整流平滑回路(7)に対して並列に接続されるインピーダンス制御回路(31)と、補助整流平滑回路(7)の出力電圧ＶCCが主制御回路(12)の最大許容電圧を超過する前に主制御回路(12)への駆動用電力の供給を停止する過電圧保護回路(41)とを図６に示す主制御回路(12)内に設けたものである。
【００１６】
図２に示すように、インピーダンス制御回路(31)は、主制御回路(12)の電源電圧ＶCCを検出して検出信号を発生する電源電圧検出回路(32)と、電源電圧検出回路(32)の検出信号により主制御回路(12)の電源入力インピーダンスを調整するインピーダンス調整回路(33)とで構成される。実際には、例えば図３(Ａ)に示すように、インピーダンス制御回路(31)は、インピーダンス値としての抵抗値Ｒ34を有するインピーダンス素子としての抵抗(34)と、抵抗(34)に直列に接続され且つ補助整流平滑回路(7)から抵抗(34)を介してカソード−アノード間に印加される電圧が降伏（ブレークダウン）電圧ＶZを超えたときに降伏状態となる定電圧素子としてのツェナダイオード(35)とから構成され、主制御回路(12)の電源電圧ＶCCに対して図３(Ｂ)に示すインピーダンス特性を有する。
【００１７】
図１に示すように、過電圧保護回路(41)は、補助整流平滑回路(7)の出力電圧ＶCCが基準電源(42)の基準電圧ＶE2を超えたとき、高電圧(Ｈ)レベルの比較出力信号を発生する比較回路としての比較器(43)と、主制御回路(12)の起動時に高電圧(Ｈ)レベルのリセット信号を発生するパワーオンリセット回路(44)と、比較器(43)からセット端子(S)に入力される高電圧(Ｈ)レベルの比較出力信号により出力する信号の電圧レベルを高電圧(Ｈ)レベルに切り換えて保持し、パワーオンリセット回路(44)からリセット端子(R)に入力される高電圧(Ｈ)レベルのリセット信号により出力する信号の電圧レベルを低電圧(Ｌ)レベルに切り換える保持用ＲＳフリップフロップ(45)と、通常時はオン状態を保持すると共に、保持用ＲＳフリップフロップ(45)からの高電圧(Ｈ)レベルの出力信号によりオフ状態となり、主制御回路(12)内の各構成素子(19〜21,31,43〜45)への電圧ＶCCの駆動用電力の供給を停止する供給制御回路としてのスイッチ素子(46)とを備える。即ち、保持用ＲＳフリップフロップ(45)は、補助整流平滑回路(7)の出力電圧ＶCCが保持用ＲＳフリップフロップ(45)の保持電圧以下になるまで比較器(43)の比較出力信号の高電圧(Ｈ)レベルを保持する保持回路を構成する。その他の構成は、図６に示す従来のＤＣ−ＤＣコンバータと略同様である。
【００１８】
本実施の形態では、直流出力端子(13,14)に接続される図示しない負荷が重くなり、トランス(2)の各巻線(2a,2b,2c)にサージ電圧が発生すると、補助整流平滑回路(7)を介して主制御回路(12)に印加される電源電圧ＶCCが急激に上昇する。主制御回路(12)の電源電圧ＶCCが上昇し、インピーダンス制御回路(31)内のツェナダイオード(35)のカソード−アノード間に印加される電圧が降伏電圧ＶZを超えると、ツェナダイオード(35)が降伏状態となり、抵抗(34)を介してツェナダイオード(35)に電流が流れ始めるため、図３(Ｂ)に示すように、インピーダンス制御回路(31)の両端子間のインピーダンスＺが略無限大から急激に低下し、電源電圧ＶCCの増加に伴って抵抗(34)の抵抗値Ｒ34に収束して行く。これにより、主制御回路(12)の電源入力インピーダンスが低下し、サージ電圧による補助整流平滑回路(7)の出力電圧ＶCCの上昇分を低減できるので、主制御回路(12)に印加される電源電圧ＶCCの急激な上昇を抑制することができる。
【００１９】
また、トランス(2)の各巻線(2a,2b,2c)に発生したサージ電圧により、インピーダンス制御回路(31)が作動して、主制御回路(12)の電源入力インピーダンスが低下した場合でも、抵抗値Ｒ34の抵抗(34)によるインピーダンスが残るために、過電圧発生時には主制御回路(12)に印加される電源電圧ＶCCが増加する。このため、主制御回路(12)の電源電圧ＶCCを検出することにより、１次側で過電圧を的確に検出して、サージ電圧による過電圧保護回路(41)の誤作動を防止することができる。
【００２０】
更に、過電圧が発生し、主制御回路(12)に印加される電源電圧ＶCCが過電圧保護回路(41)内の基準電源(42)の基準電圧ＶE2を超えると、比較器(43)から高電圧(Ｈ)レベルの比較出力信号が発生して保持用ＲＳフリップフロップ(45)がセットされ、保持用ＲＳフリップフロップ(45)の出力信号が高電圧(Ｈ)レベルに保持される。これにより、保持用ＲＳフリップフロップ(45)からスイッチ素子(46)に高電圧(Ｈ)レベルの出力信号が付与されてスイッチ素子(46)がオフ状態となり、主制御回路(12)内の各構成素子(19〜21,31,43〜45)への電圧ＶCCの駆動用電力の供給が停止する。保持用ＲＳフリップフロップ(45)の出力信号は、補助整流平滑回路(7)の出力電圧ＶCCが保持用ＲＳフリップフロップ(45)の保持電圧以下になるまで、高電圧(Ｈ)レベルを保持する。このため、過電圧検出後に図示しない主電源スイッチを一旦オフにして直流電源(1)からの直流電圧Ｅの印加を停止させた後、再び主電源スイッチをオンにすると、パワーオンリセット回路(44)から高電圧(Ｈ)レベルのリセット信号が出力されて保持用ＲＳフリップフロップ(45)がリセットされ、保持用ＲＳフリップフロップ(45)からスイッチ素子(46)に低電圧(Ｌ)レベルの出力信号が付与されてスイッチ素子(46)がオン状態に復帰する。したがって、過電圧検出後に主電源スイッチをオフにするまでスイッチ素子(46)のオフ状態が保持され、主制御回路(12)に電圧ＶCCの駆動用電力が供給されないので、過電圧保護時に発生する電力損失を最小限に抑えることができる。なお、上記のサージ電圧抑制動作及び過電圧保護動作以外のＤＣ−ＤＣコンバータの基本的な動作は、図６に示す従来のＤＣ−ＤＣコンバータと略同様である。
【００２１】
また、本実施の形態では、過電圧検出後に主制御回路(12)への駆動用電力の供給が停止し、ＤＣ−ＤＣコンバータと主制御回路(12)の過電圧保護時に発生する電力損失が最小限に抑えられるので、電気部品の発熱による温度上昇が少なく、主制御回路(12)、インピーダンス制御回路(31)及び過電圧保護回路(41)を同一の半導体基板（ウェハ）上に形成して、一体構造の半導体装置（モノリシックＩＣ或いはハイブリッドＩＣ等）とすることが可能である。
【００２２】
上記の実施の形態は、種々の変更が可能である。例えば、図３に示す実施の形態では、インピーダンス制御回路(31)を抵抗(34)とツェナダイオード(35)との直列回路で構成したが、図４又は図５に示すように構成してもよい。図４に示す実施の形態のインピーダンス制御回路(31)は、図４(Ａ)に示すように、抵抗(34)の一端を主制御回路(12)の電源入力端子に接続し、抵抗(34)の他端とツェナダイオード(35)のカソードとの接続点に抵抗(36)の一端を接続し、抵抗(36)の他端をトランジスタ(37)のコレクタに接続し、トランジスタ(37)のエミッタを接地（グラウンド）端子に接続し、ツェナダイオード(35)のアノードをトランジスタ(37)のベースに接続して構成される。ここで、トランジスタ(37)のベース−エミッタ間電圧をＶBE、ツェナダイオード(35)の降伏電圧をＶZ、抵抗(34)の抵抗値をＲ34とすると、インピーダンス制御回路(31)は、主制御回路(12)の電源電圧ＶCCに対して図４(Ｂ)に示すインピーダンス特性を描く。即ち、主制御回路(12)の電源電圧ＶCCがツェナダイオード(35)の降伏電圧ＶZとトランジスタ(37)のベース−エミッタ間電圧ＶBEとの和の電圧ＶZ＋ＶBEを超えると、ツェナダイオード(35)が降伏状態となり、抵抗(34)、ツェナダイオード(35)、トランジスタ(37)のベース及びエミッタの経路で電流が流れ、トランジスタ(37)がオンし始める。これにより、ツェナダイオード(35)のカソード電圧が略一定（ＶZ＋ＶBE）となるため、図４(Ｂ)に示すように、インピーダンス制御回路(31)の両端子間のインピーダンスＺが略無限大から急激に低下し、電源電圧ＶCCの増加に伴って抵抗(34)の抵抗値Ｒ34に収束して行く。なお、図４(Ａ)に示す抵抗(36)は、トランジスタ(37)のコレクタ−エミッタ間の印加電圧を抵抗(36)の電圧降下分だけ低減して、トランジスタ(37)での消費電力を抑制するためのものであって、省略してもよい。
【００２３】
また、図５に示す実施の形態のインピーダンス制御回路(31)は、図５(Ａ)に示すように、抵抗(34)の一端を主制御回路(12)の電源入力端子に接続し、抵抗(34)の他端にツェナダイオード(35)のカソードを接続し、ツェナダイオード(35)のアノードと接地端子との間に抵抗(38)を接続し、ツェナダイオード(35)のアノードと抵抗(38)との接続点にトランジスタ(37)のベースを接続し、トランジスタ(37)のコレクタを主制御回路(12)の電源入力端子に接続し、トランジスタ(37)のエミッタを抵抗(36)を介して接地端子に接続して構成される。ここで、トランジスタ(37)のベース−エミッタ間電圧をＶBE、ツェナダイオード(35)の降伏電圧をＶZ、抵抗(36)の抵抗値をＲ36とすると、インピーダンス制御回路(31)は、主制御回路(12)の電源電圧ＶCCに対して図５(Ｂ)に示すインピーダンス特性を描く。即ち、主制御回路(12)の電源電圧ＶCCがツェナダイオード(35)の降伏電圧ＶZを超えると、ツェナダイオード(35)に電流が流れ始めるが、トランジスタ(37)のベースには殆ど電流が流れないため、インピーダンス制御回路(31)の両端子間のインピーダンスＺが抵抗(34)、ツェナダイオード(35)及び抵抗(38)の各インピーダンスの総和となる。更に、電源電圧ＶCCがツェナダイオード(35)の降伏電圧ＶZとトランジスタ(37)のベース−エミッタ間電圧ＶBEとの和の電圧ＶZ＋ＶBEを超えると、ツェナダイオード(35)に流れる電流の一部がトランジスタ(37)のベースに流れ、トランジスタ(37)がオンし始める。トランジスタ(37)がオンすると、トランジスタ(37)から抵抗(36)に電流が流れて抵抗(36)の端子間電圧が上昇し、トランジスタ(37)のベース−エミッタ間電圧ＶBEが小さくなろうとする。このため、図５(Ｂ)に示すように、インピーダンス制御回路(31)の両端子間のインピーダンスＺが緩やかに低下し、電源電圧ＶCCの増加に伴って抵抗(36)の抵抗値Ｒ36に収束して行く。図５(Ａ)に示すインピーダンス制御回路(31)では、主制御回路(12)の電源電圧ＶCCの増加に伴って両端子間のインピーダンスＺが緩やかに低下するので、図３(Ａ)及び図４(Ａ)に示すインピーダンス制御回路(31)に比較して、主制御回路(12)の入力インピーダンスを電源電圧ＶCCに応じて精細に調整できる利点がある。
【００２４】
また、分圧抵抗と基準電源と比較器により電源電圧検出回路(32)を構成し、比較器の出力信号によりオンとなるスイッチング素子と抵抗等のインピーダンス素子によりインピーダンス調整回路(33)を構成して、図２に示すインピーダンス制御回路(31)を構成してもよい。また、上記の実施の形態で使用するスイッチ素子(46)は、ＭＯＳ-ＦＥＴ、Ｊ-ＦＥＴ（接合型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）又はバイポーラトランジスタ等の半導体スイッチの何れでもよい。また、上記の実施の形態における保持用ＲＳフリップフロップ(45)とスイッチ素子(46)の代わりに、複数個のＭＯＳ-ＦＥＴや接合型トランジスタ等のスイッチング素子を使用して保持回路と供給制御回路を構成することも可能である。更に、本発明はフライバック型のＤＣ−ＤＣコンバータに限定されることなく、フォワード型、ブリッジ型又はプッシュプル型等の他方式のＤＣ−ＤＣコンバータにも適用できることは容易に理解できよう。
【産業上の利用可能性】
【００２５】
本発明は、過電圧保護回路を備えたＤＣ−ＤＣコンバータ等の直流電源装置、或いはインバータ装置等の交流電源装置に有効に適用することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明によるＤＣ−ＤＣコンバータの実施の形態を示す電気回路図
【図２】インピーダンス制御回路の内部構成を示すブロック図
【図３】インピーダンス制御回路の第１の実施の形態を示す電気回路図及びその電源電圧に対するインピーダンス特性を示すグラフ
【図４】インピーダンス制御回路の第２の実施の形態を示す電気回路図及びその電源電圧に対するインピーダンス特性を示すグラフ
【図５】インピーダンス制御回路の第３の実施の形態を示す電気回路図及びその電源電圧に対するインピーダンス特性を示すグラフ
【図６】従来のＤＣ−ＤＣコンバータを示す電気回路図
【符号の説明】
【００２７】
(1)・・直流電源、  (2)・・トランス、  (2a)・・１次巻線、  (2b)・・２次巻線、  (2c)・・補助巻線、  (3)・・ＭＯＳ-ＦＥＴ（スイッチング素子）、  (4)・・主整流平滑回路、  (5)・・主整流ダイオード、  (6)・・主平滑コンデンサ、  (7)・・補助整流平滑回路、  (8)・・補助整流ダイオード、  (9)・・補助平滑コンデンサ、  (10)・・出力電圧検出回路、  (11)・・フォトカプラ、  (11a)・・発光部、  (11b)・・受光部、  (12)・・主制御回路、  (13,14)・・直流出力端子、  (15)・・起動抵抗、  (16)・・電流検出用抵抗、  (17)・・基準電源、  (18)・・抵抗、  (19)・・比較器、  (20)・・発振器、  (21)・・ＲＳフリップフロップ、  (22)・・ツェナダイオード、  (31)・・インピーダンス制御回路、  (32)・・電源電圧検出回路、  (33)・・インピーダンス調整回路、  (34)・・抵抗（インピーダンス素子）、  (35)・・ツェナダイオード（定電圧素子）、  (36,38)・・抵抗、  (37)・・トランジスタ、  (41)・・過電圧保護回路、  (42)・・基準電源、  (43)・・比較器（比較回路）、  (44)・・パワーオンリセット回路、  (45)・・保持用ＲＳフリップフロップ（保持回路）、  (46)・・スイッチ素子（供給制御回路）
【図１】
0004752484.tif 000002
【図２】
0004752484.tif 000003
【図３】
0004752484.tif 000004
【図４】
0004752484.tif 000005
【図５】
0004752484.tif 000006
【図６】
0004752484.tif 000007