(57)【特許請求の範囲】
【請求項１】
複数のソース配線と、複数のゲート配線と、複数の電流供給線と、複数の画素とを有する発光装置であって、
前記複数の画素は第１のＴＦＴと、第２のＴＦＴと、発光素子と、保持容量とをそれぞれ有しており、
前記第１のＴＦＴは、
基板上にソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間に挟まれるチャネル形成領域とを有する第１の半導体層と、
前記第１の半導体層上に第１絶縁膜と、
前記第１絶縁膜上に前記チャネル形成領域と重なる第１の電極と、
前記第１絶縁膜上に前記ソース配線と、
前記第１の電極及び前記ソース配線を覆う第２絶縁膜と、
前記第２絶縁膜上に前記第１の電極と接続された前記ゲート配線とを有し、
前記保持容量は、
第２の半導体層と、前記第２の半導体層上の前記第１絶縁膜と、前記第１絶縁膜上の第２の電極とを有し、
前記チャネル形成領域、前記チャネル形成領域と前記ドレイン領域との間に存在する領域、若しくは前記チャネル形成領域と前記ソース領域との間に存在する領域、及び前記保持容量は、前記ゲート配線により完全に覆われていることを特徴とする発光装置。
【請求項２】
複数のソース配線と、複数のゲート配線と、複数の電流供給線と、複数の画素とを有する発光装置であって、
前記複数の画素は第１のＴＦＴと、第２のＴＦＴと、発光素子と、第１の保持容量と、第２の保持容量とをそれぞれ有しており、
前記第１のＴＦＴは、
基板上にソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間に挟まれるチャネル形成領域とを有する第１の半導体層と、
前記第１の半導体層上に第１絶縁膜と、
前記第１絶縁膜上に前記チャネル形成領域と重なる第１の電極と、
前記第１絶縁膜上に前記ソース配線と、
前記第１の電極及び前記ソース配線を覆う第２絶縁膜と、
前記第２絶縁膜上に前記第１の電極と接続された前記ゲート配線とを有し、
前記第１の保持容量は、
第２の半導体層と、前記第２の半導体層上の前記第１絶縁膜と、前記第１絶縁膜上の第２の電極とを有し、
前記第２の保持容量は、
前記電流供給線と、前記電流供給線上の前記第２絶縁膜と、前記第２絶縁膜上の、前記第２の電極と接続された容量電極とを有し、
前記チャネル形成領域、前記チャネル形成領域と前記ドレイン領域との間に存在する領域、若しくは前記チャネル形成領域と前記ソース領域との間に存在する領域、及び前記第１の保持容量は、前記ゲート配線により完全に覆われていることを特徴とする発光装置。
【請求項３】
請求項１又は２において、前記第１の電極及び前記ソース配線は同一材料で形成されたことを特徴とする発光装置。
【請求項４】
請求項１乃至３のいずれか一において、前記ゲート配線は、導電型を付与する不純物元素がドープされた多結晶Ｓｉ、Ｗ、ＷＳｉＸ、Ａｌ、Ｃｕ、Ｔａ、Ｃｒ、またはＭｏから選ばれた元素を主成分とする膜またはそれらの積層膜からなることを特徴とする発光装置。
【請求項５】
複数のソース配線と、複数の第１のゲート配線と、複数の電流供給線と、複数の第２のゲート配線と、複数の画素とを有する発光装置であって、
前記複数の画素は第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、発光素子と、保持容量とをそれぞれ有しており、
前記第１のＴＦＴは、
基板上にソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間に挟まれるチャネル形成領域とを有する第１の半導体層と、
前記第１の半導体層上に第１絶縁膜と、
前記第１絶縁膜上に前記チャネル形成領域と重なる第１の電極と、
前記第１絶縁膜上に前記ソース配線と、
前記第１の電極及び前記ソース配線を覆う第２絶縁膜と、
前記第２絶縁膜上に前記第１の電極と接続された前記第１のゲート配線とを有し、
前記保持容量は、
第２の半導体層と、前記第２の半導体層上の前記第１絶縁膜と、前記第１絶縁膜上の第２の電極とを有し、
前記チャネル形成領域、前記チャネル形成領域と前記ドレイン領域との間に存在する領域、若しくは前記チャネル形成領域と前記ソース領域との間に存在する領域、及び前記保持容量は、前記第１のゲート配線により完全に覆われていることを特徴とする発光装置。
【請求項６】
複数のソース配線と、複数の第１のゲート配線と、複数の電流供給線と、複数の第２のゲート配線と、複数の画素とを有する発光装置であって、
前記複数の画素は第１のＴＦＴと、第２のＴＦＴと、第３のＴＦＴと、発光素子とをそれぞれ有しており、
前記第３のＴＦＴは、
基板上にソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間に挟まれるチャネル形成領域とを有する第３の半導体層と、
前記第３の半導体層上に第１絶縁膜と、
前記第１絶縁膜上に前記チャネル形成領域と重なる第３の電極と、
前記第１絶縁膜上に第２の電極と、
前記第１の電極及び前記第２の電極を覆う第２絶縁膜と、
前記第２絶縁膜上に前記第３の電極と接続された前記第２のゲート配線とを有し、
前記チャネル形成領域、前記チャネル形成領域と前記ドレイン領域との間に存在する領域、若しくは前記チャネル形成領域と前記ソース領域との間に存在する領域は、前記第２のゲート配線により完全に覆われていることを特徴とする発光装置。
【請求項７】
請求項６において、前記第２の電極は前記第２のＴＦＴのゲート電極であり、且つ前記第１のＴＦＴのドレイン領域と接続されたことを特徴とする発光装置。
【請求項８】
請求項５乃至７のいずれか一において、前記第１のゲート配線及び前記第２のゲート配線は同一材料で形成されたことを特徴とする発光装置。
【請求項９】
請求項５乃至８のいずれか一において、前記第１のゲート配線及び前記第２のゲート配線は、導電型を付与する不純物元素がドープされた多結晶Ｓｉ、Ｗ、ＷＳｉＸ、Ａｌ、Ｃｕ、Ｔａ、Ｃｒ、またはＭｏから選ばれた元素を主成分とする膜またはそれらの積層膜からなることを特徴とする発光装置。
【請求項１０】
請求項１乃至９のいずれか一において、前記発光装置を、パーソナルコンピュータ、ビデオカメラ、携帯型情報端末、デジタルカメラ、デジタルビデオディスクプレーヤー、または電子遊技機器から選ばれた一つの表示部に用いたことを特徴とする電気器具。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子（半導体薄膜を用いた素子）を基板上に作り込んで形成されたＥＬ（エレクトロルミネッセンス）表示装置及びそのＥＬ表示装置を表示ディスプレイ（表示部）として用いた電気器具に関する。
【０００２】
【従来の技術】
近年、基板上にＴＦＴを形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。
【０００３】
このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られるとして注目されている。
【０００４】
アクティブマトリクス型ＥＬ表示装置は、各画素のそれぞれにＴＦＴでなるスイッチング素子（以下、スイッチング素子という）を設け、そのスイッチング用ＴＦＴによって電流制御を行う駆動素子（以下、電流制御用ＴＦＴという）を動作させてＥＬ層（厳密には発光層）を発光させる発光装置である。例えば特開平１０−１８９２５２号に記載されたＥＬ表示装置がある。
【０００５】
【発明が解決しようとする課題】
アクティブマトリクス型ＥＬ表示装置は、光の放射方向で２通りの構造が考えられる。一つは、発光素子（以下、ＥＬ素子と呼ぶ）から発した光が対向基板を透過して放射されて観測者の目に入る構造である。この場合、観測者は対向基板側から画像を認識することができる。もう一つは、ＥＬ素子から発した光が素子基板を透過して放射されて観測者の目に入る構造である。この場合、観測者は素子基板側から画像を認識することができる。
【０００６】
前者の構造は、外部からの光が対向基板を透過して、各画素電極の間隙に存在するＴＦＴに照射され、ＴＦＴの劣化が生じていた。ただし、外部からの光はそれほど強力ではないためＴＦＴの劣化は大きいものではなかった。
【０００７】
一方、一般的に多く用いられている後者の構造は、ＥＬ素子から発した光が素子基板を透過して放射されるため、ＥＬ素子から発した光がＴＦＴに照射され、ＴＦＴの劣化が生じ大きな問題となっていた。
【０００８】
また、表示性能の面から画素には大きな保持容量を持たせるとともに、高開口率化が求められている。各画素が高い開口率を持つことにより光利用効率が向上し、表示装置の省電力化および小型化が達成できる。
【０００９】
近年、画素サイズの微細化が進み、より高精細な画像が求められている。画素サイズの微細化は１つの画素に占めるＴＦＴ及び配線の形成面積が大きくなり画素開口率を低減させている。
【００１０】
そこで、規定の画素サイズの中で各画素の高開口率を得るためには、画素の回路構成に必要な回路要素を効率よくレイアウトすることが不可欠である。
【００１１】
以上のように、少ないマスク数で画素開口率の高いアクティブマトリクス型ＥＬ表示装置を実現するためには、従来にない全く新しい画素構成が求められている。
【００１２】
本発明は、そのような要求に答えるものであり、マスク数及び工程数を増加させることなく、高い開口率を実現した画素構造を有するＥＬ表示装置を提供することを課題とする。
【００１３】
【課題を解決するための手段】
上述した従来技術の課題を解決するために以下の手段を講じた。
【００１４】
本発明は、ブラックマトリクスを用いることなく、ＴＦＴ及び画素間を遮光する画素構造を特徴としている。ＴＦＴを遮光する手段の一つとして、ゲート電極とソース配線とを第１絶縁膜上に形成し、活性層となる半導体層の大部分を第１絶縁膜とは異なる第２絶縁膜上に形成されたゲート配線で覆うことを特徴としている。また、画素間を遮光する手段の一つとして、画素電極をソース配線と重ねて配置することも特徴としている。
【００１５】
なお、上記ＴＦＴは、画素に配置されたスイッチング用ＴＦＴ、あるいは電流制御用ＴＦＴを指している。
【００１６】
本明細書で開示する発明の構成は、
複数のソース配線と、複数のゲート配線と、複数の電流供給線と、複数の画素とを有する発光装置であって、
前記複数の画素はスイッチング用ＴＦＴと、電流制御用ＴＦＴと、発光素子とをそれぞれ有しており、
前記スイッチング用ＴＦＴは、
絶縁表面上にソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間に挟まれるチャネル形成領域とを有する半導体層（第１の半導体層２００）と、
前記半導体層（第１の半導体層２００）上に第１絶縁膜（ゲート絶縁膜）と、
前記第１絶縁膜上に前記チャネル形成領域と重なる電極（第１の電極１１３）と、
前記第１絶縁膜上にソース配線（１１５）と、
前記電極（第１の電極１１３）及び前記ソース配線を覆う第２絶縁膜と、
前記第２絶縁膜上に前記電極（第１の電極１１３）と接続されたゲート配線（１４５）とを有することを特徴とする発光装置である。
【００１７】
また、上記構成において、前記半導体層（第１の半導体層２００、９００）は、前記ゲート配線と重なる領域を有することを特徴としている。
【００１８】
また、上記ゲート配線と重なる領域は、チャネル形成領域、あるいは、前記チャネル形成領域と前記ドレイン領域との間に存在する領域、あるいは、前記チャネル形成領域と前記ソース領域との間に存在する領域を少なくとも含むことを特徴としており、外部からの光から保護されている。
【００１９】
また、絶縁膜を介して一つの半導体層上に複数のゲート電極が存在するマルチゲート構造の場合は、一つの半導体層に複数のチャネル形成領域が存在しており、あるチャネル形成領域とその他のチャネル形成領域との間に存在する領域と重なるように前記ゲート配線を配置することが望ましい。
【００２０】
また、マスク数の増加を抑えるために、前記第１絶縁膜上に前記電極及び前記ソース配線が同一材料で形成され、前記第２絶縁膜上に前記画素電極、前記接続電極、及び前記ゲート配線が同一材料で形成されたことを特徴としている。
【００２１】
また、他の発明の構成は、
複数のソース配線と、複数の第１のゲート配線と、複数の電流供給線と、複数の第２のゲート配線と、複数の画素とを有する発光装置であって、
前記複数の画素はスイッチング用ＴＦＴと、電流制御用ＴＦＴと、消去用ＴＦＴと、発光素子とをそれぞれ有しており、
前記スイッチング用ＴＦＴは、
絶縁表面上にソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間に挟まれるチャネル形成領域とを有する半導体層（第１の半導体層９００）と、
前記半導体層（第１の半導体層９００）上に第１絶縁膜（ゲート絶縁膜）と、
前記第１絶縁膜上に前記チャネル形成領域と重なる電極（第１の電極８０５）と、
前記第１絶縁膜上にソース配線（８０３）と、
前記電極（第１の電極８０５）及び前記ソース配線（８０３）を覆う第２絶縁膜と、
前記第２絶縁膜上に前記電極（第１の電極８０５）と接続された第１のゲート配線（８０１）とを有することを特徴とする発光装置である。
【００２２】
また、他の発明の構成は、
複数のソース配線と、複数の第１のゲート配線と、複数の電流供給線と、複数の第２のゲート配線と、複数の画素とを有する発光装置であって、
前記複数の画素はスイッチング用ＴＦＴと、電流制御用ＴＦＴと、消去用ＴＦＴと、発光素子とをそれぞれ有しており、
前記消去用ＴＦＴは、
絶縁表面上にソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間に挟まれるチャネル形成領域とを有する半導体層と、
前記半導体層上に第１絶縁膜（ゲート絶縁膜）と、
前記第１絶縁膜上に前記チャネル形成領域と重なる第１の電極（第３の電極８０７）と、
前記第１絶縁膜上に第２の電極（第２の電極８０６）と、
前記第１の電極（第３の電極８０７）及び前記第２の電極（第２の電極８０６）を覆う第２絶縁膜と、
前記第２絶縁膜上に前記第１の電極（第３の電極８０７）と接続された第２のゲート配線（８０２）とを有することを特徴とする発光装置である。
【００２３】
また、上記構成において、前記半導体層は、前記第２のゲート配線（８０２）と重なる領域を有することを特徴としており、少なくともチャネル形成領域と前記第２のゲート配線（８０２）が重なる。
【００２４】
また、上記第２のゲート配線（８０２）と重なる領域は、チャネル形成領域、あるいは、前記チャネル形成領域と前記ドレイン領域との間に存在する領域、あるいは、前記チャネル形成領域と前記ソース領域との間に存在する領域を少なくとも含むことを特徴としており、外部からの光から保護されている。
【００２５】
また、上記構成において、前記チャネル形成領域と重なる第１の電極（第３の電極８０７）は、消去用ＴＦＴのゲート電極である。
【００２６】
また、上記構成において、前記第２の電極（第２の電極８０６）は電流制御用ＴＦＴのゲート電極であり、且つスイッチング用ＴＦＴのドレイン領域と接続されたことを特徴としている。
【００２７】
また、マスク数の増加を抑えるために、前記第１のゲート配線及び前記第２のゲート配線は同一材料で形成されたことを特徴としている。
【００２８】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００２９】
本発明のＥＬ表示装置は、基本的な構成として、素子基板上に画素がマトリクス状に配置されている画素部と、画素部を駆動する駆動回路を有している。
【００３０】
各画素には各々スイッチング用ＴＦＴと電流制御用ＴＦＴの二つが形成される。このときスイッチング用ＴＦＴのドレインは電流制御用ＴＦＴのゲートに電気的に接続されている。さらに、電流制御用ＴＦＴのドレインには画素電極が電気的に接続される。こうして画素部が形成される。
【００３１】
また、画素を駆動するための駆動回路は、ｎチャネル型ＴＦＴやｐチャネル型ＴＦＴで形成されている。
【００３２】
本発明の画素構造の具体例を図１に示す。また、図１に示す画素構造の等価回路を図２に示した。ただし、ここでは画素内に二つのＴＦＴを形成している例を示したが、画素内に三つのＴＦＴを形成する画素構造としてもよい。
【００３３】
図１及び図２に示すように、画素部は、行方向に配置されたゲート配線１４５と、列方向に配置されたソース配線１１５、電流供給線１１６と、ゲート配線及びソース配線と接続しているスイッチング用ＴＦＴ２０２と、発光素子２０４及び電流供給線と接続している電流制御用ＴＦＴ２０３と、保持容量２０７とを含んでいる。
【００３４】
ただし、図１におけるゲート配線は、行方向に配置された島状の第１の電極１１３と接続したものを指している。また、ゲート配線１４５は第２絶縁膜上に接して設けられたものである。一方、島状の第１の電極１１３は、ソース配線１３７、電流供給線１１６と同様に第１絶縁膜（以下、ゲート絶縁膜とも呼ぶ）上に接して形成されたものである。
【００３５】
また、接続電極１４０は接続電極１４１、接続電極１４３、接続電極１４４、およびゲート配線１４５と同様に第２絶縁膜（以下、層間絶縁膜とも呼ぶ）上に形成されたものである。
【００３６】
また、電流制御用ＴＦＴと接続している接続電極１４１と接して重なるように画素電極１４６を配置する。また、画素電極１４６の端部はソース配線１１５と重なる。なお、この画素電極１４６を陽極として、ＥＬ層、陰極、保護電極等を形成し、アクティブマトリクス型ＥＬ表示装置が完成する。本明細書では、陽極、ＥＬ層、及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【００３７】
また、ＥＬ層は通常、積層構造となっており、代表的には、コダック・イーストマン・カンパニーのＴａｎｇらが提案した「正孔輸送層／発光層／電子輸送層」の積層構造が挙げられる。また、他にも正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。また、発光層に対して蛍光性色素等をドーピングしてもよい。本明細書において、上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等の全ての層を総称してＥＬ層に含まれる。
【００３８】
本発明の画素構造とすることによって、ＴＦＴの活性層はゲート配線と重ねることが可能となり、遮光することができる。
【００３９】
少なくとも素子基板上のスイッチング用ＴＦＴを遮光するため、第１の半導体層２００のうち少なくともチャネル形成領域は、ゲート配線１４５により遮光されるよう配置する。また、チャネル形成領域以外にも、チャネル形成領域と前記ドレイン領域との間に存在する領域（ＬＤＤ領域、オフセット領域等）や、チャネル形成領域と前記ソース領域との間に存在する領域をゲート配線１４５により遮光することが望ましい。また、図１の構造はマルチゲート構造となっているため一つの半導体層には、複数のチャネル形成領域が存在している。従って、あるチャネル形成領域とその他のチャネル形成領域との間に存在する領域もゲート配線１４５によって遮光することが望ましい。
【００４０】
なお、スイッチング用ＴＦＴをマルチゲート構造とすることによってスイッチング用ＴＦＴのオフ電流を下げることができる。また、電流制御用ＴＦＴをマルチゲート構造とすれば、電流制御用ＴＦＴの熱による劣化を抑えることができる。
【００４１】
このゲート配線１４５は、ゲート電極となる第１の電極１１３が設けられた絶縁膜とは異なる絶縁膜上に接して形成されている。
【００４２】
このような構成とすることによって、素子基板のスイッチング用ＴＦＴは、ゲート配線１４５により遮光することができる。
【００４３】
また、一つの画素のコンデンサ（保持容量、補助容量とも言う）は、第２の半導体層２０１を覆う絶縁膜を誘電体とし、第２の半導体層２０１と、第２の電極１１４とで形成している。この第２の半導体層は保持容量を構成する一方の電極の機能を有するとともに電流制御用ＴＦＴの活性層としても機能する。また、第２の電極１１４は、保持容量を構成する一方の電極の機能を有するとともに接続電極１４３によってスイッチング用ＴＦＴのドレイン領域と電気的に接続している。さらに、第２の電極１１４の一部は、電流制御用ＴＦＴのゲート電極として機能する。
【００４４】
また、電流制御用ＴＦＴはｐチャネル型ＴＦＴであり、第２の半導体層の一部にはｐ型を付与する不純物元素が添加されている。保持容量の一方の電極となる第２の半導体層の部分にもｐ型を付与する不純物元素が添加されている。
【００４５】
なお、ここでは第２の電極を用いて保持容量を形成しているが、特に限定されず、容量配線や容量電極を配置する画素構造としてもよい。
【００４６】
また、図１に示す画素構造を有する画素部と駆動回路とを有する素子基板を形成するために必要なマスク数は、６枚とすることができる。即ち、１枚目は、第１の半導体層２００及び第２の半導体層２０１をパターニングするマスク、２枚目は、第１の電極１１３、第２の電極１１４、ソース配線１１５、及び電流供給線１１６をパターニングするマスク、３枚目は、第２の半導体層２０１にｐ型を付与する不純物元素を添加する際、ｎチャネル型ＴＦＴを覆うためのマスク、４枚目は、第１の半導体層と第２の半導体層と第１の電極と第２の電極とソース配線と電流供給線とにそれぞれ達するコンタクトホールを形成するマスク、５枚目は、接続電極１４０、１４１、１４３、１４４、及びゲート配線１４５をパターニングするためのマスク、６枚目は画素電極１４６をパターニングするためのマスクである。
【００４７】
以上のように、図１に示す画素構造とした場合、少ないマスク数で画素開口率の高いアクティブマトリクス型ＥＬ表示装置を実現することができる。
【００４８】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００４９】
【実施例】
[実施例１]
本発明の実施例について図３〜図６を用いて説明する。ここでは、画素部とその周辺に設けられる駆動回路部のＴＦＴを同時に作製する方法について説明する。なお、ここでは、１つの画素に２つのＴＦＴを有する画素構造を示す。但し、説明を簡単にするために、駆動回路に関しては基本回路であるＣＭＯＳ回路を図示することとする。
【００５０】
まず、図３（Ａ）に示すように、ガラス基板１００上に下地膜１０１を３００ｎｍの厚さに形成する。本実施例では下地膜１０１として窒化酸化珪素膜を積層して用いる。この時、ガラス基板１００に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。
【００５１】
また、下地膜１０１の一部として、材料としては、珪素を含む絶縁膜（特に窒化酸化珪素膜又は窒化珪素膜が好ましい）を用いることができる。電流制御用ＴＦＴは大電流を流すことになるので発熱しやすく、なるべく近いところに放熱効果のある絶縁膜を設けておくことは有効である。
【００５２】
次に、下地膜１０１の上に５０ｎｍの厚さの非晶質珪素膜（図示せず））を公知の成膜法で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。また、膜厚は２０〜１００ｎｍの厚さであれば良い。
【００５３】
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜（多結晶シリコン膜若しくはポリシリコン膜ともいう）１０２を形成する。公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。本実施例では、ＸｅＣｌガスを用いたエキシマレーザー光を用いて結晶化する。
【００５４】
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。
【００５５】
本実施例では結晶質珪素膜をＴＦＴの活性層として用いるが、非晶質珪素膜を用いることも可能である。また、オフ電流を低減する必要のあるスイッチング用ＴＦＴの活性層を非晶質珪素膜で形成し、電流制御用ＴＦＴの活性層を結晶質珪素膜で形成することも可能である。非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすことができる。
【００５６】
次に、図３（Ｂ）に示すように、結晶質珪素膜１０２上に酸化珪素膜でなる保護膜１０３を１３０ｎｍの厚さに形成する。この厚さは１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。この保護膜１０３は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
【００５７】
そして、その上にレジストマスク１０４a、１０４bを形成し、保護膜１０３を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではホスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００５８】
この工程により形成されるｎ型不純物領域１０５には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【００５９】
次に、図３（Ｃ）に示すように、保護膜１０３およびレジスト１０４ａ、１０４ｂを除去し、添加した１５族に属する元素の活性化を行う。活性化手段は公知の技術を用いれば良いが、本実施例ではエキシマレーザー光の照射により活性化する。勿論、パルス発振型でも連続発振型でも良いし、エキシマレーザー光に限定する必要はない。但し、添加された不純物元素の活性化が目的であるので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。なお、保護膜１０３をつけたままレーザー光を照射しても良い。
【００６０】
なお、このレーザー光による不純物元素の活性化に際して、熱処理による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して４５０〜５５０℃程度の熱処理を行えば良い。
【００６１】
この工程によりｎ型不純物領域１０５の端部、即ち、ｎ型不純物領域１０５の周囲に存在するｎ型不純物元素を添加していない領域との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【００６２】
次に、図３（Ｄ）に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体膜（以下、活性層という）１０６〜１０９を形成する。
【００６３】
次に、図３（Ｅ）に示すように、活性層１０６〜１０９を覆ってゲート絶縁膜１１０を形成する。ゲート絶縁膜１１０としては、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では１１０ｎｍ厚の窒化酸化珪素膜を用いる。
【００６４】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極１１１〜１１４、ソース配線１１５、及び電流供給線１１６を形成する。このゲート電極１１１〜１１４、ソース配線１１５、及び電流供給線１１６の端部をテーパー状にすることもできる。なお、本実施例ではゲート電極と、ゲート電極に電気的に接続された引き回しのための配線（以下、ゲート配線という）とを別の絶縁膜上に形成する。
【００６５】
また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知のあらゆる導電膜を用いることができる。ただし、上述のように微細加工が可能、具体的には２μm以下の線幅にパターニング可能な材料が好ましい。
【００６６】
代表的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【００６７】
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３５０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【００６８】
また、この時、ゲート電極１１２はｎ型不純物領域１０５の一部とゲート絶縁膜１１０を挟んで重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域となる。
【００６９】
次に、図４（Ａ）に示すように、ゲート電極１１１〜１１４を含む第１の電極をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域１１７〜１２４にはｎ型不純物領域１０５の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【００７０】
次に、図４（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク１２５a〜１２５ｄを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域１２６〜１３０を形成する。ここでもホスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節する。
【００７１】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成されるが、スイッチング用ＴＦＴでは、図４（Ａ）の工程で形成したｎ型不純物領域１２０〜１２２の一部を残す。
【００７２】
次に、図４（Ｃ）に示すように、レジストマスク１２５a〜１２６ｄを除去し、新たにレジストマスク１３１を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域１３２〜１３５を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3ノ）濃度となるようにボロンを添加する。
【００７３】
なお、不純物領域１３２〜１３５には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型の不純物領域として機能する。
【００７４】
次に、図４（Ｄ）に示すように、レジストマスク１３１を除去する。
【００７５】
次に、図５（Ａ）に示すように、第１層間絶縁膜１３６を形成した後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。第１層間絶縁膜１３６としては、珪素を含む絶縁膜を単層で用いるか、２種類以上の珪素を含む絶縁膜を組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜を形成した。活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【００７６】
このとき、第１層間絶縁膜はゲート電極の酸化を防止する役目を果たしている。
【００７７】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００７８】
なお、第１層間絶縁膜１３６に積層膜を用いる場合、一つの層を形成する工程と他の層を形成する工程との間に水素化処理を行っても良い。
【００７９】
次に、活性化工程が終了したら図５（Ｂ）に示すように、第２層間絶縁膜１３７を形成した後、第１層間絶縁膜１３６、第２層間絶縁膜１３７、及びゲート絶縁膜１１０に対してコンタクトホールを形成し、各配線（接続電極を含む）１３８〜１４５をパターニング形成した後、接続電極１４１に接する画素電極１４６をパターニング形成する。なお、図１は、この画素電極１４６形成後での上面図を示しており、図１中の点線Ａ−Ａ’または点線Ｂ−Ｂ’で切断した断面図が図５（Ｂ）にそれぞれ対応している。
【００８０】
第２層間絶縁膜１３７としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜３４５は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５μm（さらに好ましくは２〜４μm）とすれば良い。
【００８１】
コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、ｎ型の不純物領域１２６〜１３０またはｐ型の不純物領域１３２〜１３５に達するコンタクトホール、ソース配線１１５に達するコンタクトホール、電流供給線１１６に達するコンタクトホール、及びゲート電極１１３に達するコンタクトホール（図示せず）をそれぞれ形成する。
【００８２】
また、配線（接続電極を含む）１３８〜１４５として、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜でも良い。
【００８３】
また、１３８はｐ型の不純物領域１３２と接続するソース配線、１３９はｎ型の不純物領域１２７と接続するソース配線、１４２はｐ型の不純物領域１３３及びｎ型の不純物領域１２６と接続するドレイン配線である。また、１４０はソース配線１１５とｎ型の不純物領域１２８とを接続する接続電極である。また、１４４は電流供給線１１６とｐ型の不純物領域１３５とを接続する接続電極である。また、図５では図示しないが、１４５はゲート配線であり、ゲート電極１１３とコンタクトホールを通じて接続されている。また、図５では図示しないが、１４３はｎ型の不純物領域１３０とゲート電極１１４とを接続する接続電極である。１４１は後の工程で形成する画素電極とｐ型の不純物領域１３４とを接続する接続電極である。
【００８４】
また、本実施例では、画素電極１４６としてＩＴＯ膜を１１０ｎｍの厚さに形成し、パターニングを行った。画素電極１４６を接続電極１４１と接して重なるように配置することでコンタクトを取っている。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極１４６がＥＬ素子の陽極となる。
【００８５】
次に、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚さに形成し、画素電極１４６に対応する位置に開口部を形成して第３層間絶縁膜１４７を形成する。開口部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とすることができる。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまう。
【００８６】
次に、ＥＬ層１４８及び陰極（ＭｇＡｇ電極）１４９を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層１４８の膜厚は８００〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極１４９の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。
【００８７】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次、ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好ましい。
【００８８】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素にＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
【００８９】
ここではＲＧＢに対応した三種類のＥＬ素子を形成する方式を用いたが、白色発光のＥＬ素子とカラーフィルタを組み合わせた方式、青色または青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を利用してＲＧＢに対応したＥＬ素子を重ねる方式などを用いてもよい。
【００９０】
なお、ＥＬ層１４８としては公知の材料を用いることができる。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料であっても良い。
【００９１】
次いで、ＥＬ層及び陰極を覆って保護電極１５０を形成する。この保護電極１５０としてはアルミニウムを主成分とする導電膜を用いれば良い。保護電極１５０はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成することが好ましい。
【００９２】
最後に、窒化珪素膜でなるパッシベーション膜１５１を３００ｎｍの厚さに形成する。実際には保護電極１５０がＥＬ層を水分等から保護する役割を果たすが、さらにパッシベーション膜１５１を形成しておくことで、ＥＬ素子の信頼性をさらに高めることができる。
【００９３】
こうして図５（Ｃ）に示すような構造のアクティブマトリクス型ＥＬ表示装置が完成する。ところで、本実施例のアクティブマトリクス型ＥＬ表示装置は、画素部だけでなく駆動回路部にも最適な構造のＴＦＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。
【００９４】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するＴＦＴを、駆動回路を形成するＣＭＯＳ回路のｎチャネル型ＴＦＴ２０５として用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、サンプリング回路（サンプル及びホールド回路）などが含まれる。デジタル駆動を行う場合には、Ｄ／Ａコンバータなどの信号変換回路も含まれうる。
【００９５】
本実施例の場合、図５（Ｃ）に示すように、ｎチャネル型２０５の活性層は、ソース領域１５２、ドレイン領域１５３、ＬＤＤ領域１５４及びチャネル形成領域１５５を含み、ＬＤＤ領域１５４はゲート絶縁膜１１０を挟んでゲート電極１１２と重なっている。
【００９６】
ドレイン領域側のみにＬＤＤ領域を形成しているのは、動作速度を落とさないための配慮である。また、このｎチャネル型ＴＦＴ２０５はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、ＬＤＤ領域１５４は完全にゲート電極に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。
【００９７】
また、ＣＭＯＳ回路のｐチャネル型ＴＦＴ２０６は、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。勿論、ｎチャネル型ＴＦＴ２０５と同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【００９８】
なお、駆動回路の中でもサンプリング回路は他の回路と比べて少し特殊であり、チャネル形成領域を双方向に大電流が流れる。即ち、ソース領域とドレイン領域の役割が入れ替わるのである。さらに、オフ電流値を極力低く抑える必要があり、そういった意味でスイッチング用ＴＦＴと電流制御用ＴＦＴの中間程度の機能を有するＴＦＴを配置することが望ましい。
【００９９】
なお、実際には図５（Ｃ）まで完成したら、さらに外気に曝されないように気密性の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス製シーリングカンなどのハウジング材でパッケージング（封入）することが好ましい。その際、ハウジング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置することでＥＬ層の信頼性（寿命）が向上する。
【０１００】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷できる状態にまでしたＥＬ表示装置を本明細書中ではＥＬモジュールという。
【０１０１】
なお、図６（Ａ）は上記作製方法で得られたＥＬモジュール（ＥＬ表示装置）の上面図であり、図６（Ｂ）はその断面図である。
【０１０２】
図６（Ａ）において、４００１は基板、４００２は画素部、４００３はソース側駆動回路、４００４はゲート側駆動回路であり、それぞれの駆動回路は配線４００５を経てＦＰＣ（フレキシブルプリントサーキット）４００６に至り、外部機器へと接続される。
【０１０３】
このとき、画素部４００２、ソース側駆動回路４００３及びゲート側駆動回路４００４を囲むようにして第１シール材４１０１、カバー材４１０２、充填材４１０３及び第２シール材４１０４が設けられている。
【０１０４】
また、図６（Ｂ）は図６（Ａ）をＡ−Ａ’で切断した断面図に相当し、基板４００１の上にソース側駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示している。）４２０１及び画素部４００２に含まれる電流制御用ＴＦＴ（ＥＬ素子への電流を制御するＴＦＴ）４２０２が形成されている。
【０１０５】
本実施例では、駆動ＴＦＴ４２０１には図５（Ｃ）のｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴと同じ構造のＴＦＴが用いられ、電流制御用ＴＦＴ４２０２には図５（Ｃ）のｐチャネル型ＴＦＴと同じ構造のＴＦＴが用いられる。また、画素部４００２には電流制御用ＴＦＴ４２０２のゲートに接続された保持容量（図示せず）が設けられる。
【０１０６】
電流制御用ＴＦＴ４２０２のドレイン配線に重ねて画素ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４３０２が形成される。画素電極４３０２としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを添加したものを用いても良い。
【０１０７】
そして、画素電極４３０２の上には絶縁膜４３０３が形成され、絶縁膜４３０３は画素電極４３０２の上に開口部が形成されている。この開口部において、画素電極４３０２の上にはＥＬ（エレクトロルミネッセンス）層４３０４が形成される。ＥＬ層４３０４は公知の有機ＥＬ材料または無機ＥＬ材料を用いることができる。また、有機ＥＬ材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。
【０１０８】
ＥＬ層４３０４の形成方法は公知の蒸着技術もしくは塗布法技術を用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【０１０９】
ＥＬ層４３０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４３０５が形成される。また、陰極４３０５とＥＬ層４３０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で両者を連続成膜するか、ＥＬ層４３０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４３０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１１０】
そして陰極４３０５は４３０６で示される領域において配線４００５に電気的に接続される。配線４００５は陰極４３０５に所定の電圧を与えるための配線であり、異方導電性フィルム４３０７を介してＦＰＣ４００６に電気的に接続される。
【０１１１】
以上のようにして、画素電極（陽極）４３０２、ＥＬ層４３０４及び陰極４３０５からなるＥＬ素子が形成される。このＥＬ素子は、第１シール材４１０１及び第１シール材４１０１によって基板４００１に貼り合わされたカバー材４１０２で囲まれ、充填材４１０３により封入されている。
【０１１２】
カバー材４１０２としては、ガラス材、金属材（代表的にはステンレス材）、セラミックス材、プラスチック材（プラスチックフィルムも含む）を用いることができる。プラスチック材としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０１１３】
但し、ＥＬ素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【０１１４】
また、充填材４１０３としては紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材４１０３の内部に吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質（酸化防止剤等）を設けておくとＥＬ素子の劣化を抑制できる。
【０１１５】
また、充填材４１０３の中にスペーサを含有させてもよい。このとき、スペーサを酸化バリウムで形成すればスペーサ自体に吸湿性をもたせることが可能である。また、スペーサを設けた場合、スペーサからの圧力を緩和するバッファ層として陰極４３０５上に樹脂膜を設けることも有効である。
【０１１６】
また、配線４００５は異方導電性フィルム４３０７を介してＦＰＣ４００６に電気的に接続される。配線４００５は画素部４００２、ソース側駆動回路４００３及びゲート側駆動回路４００４に送られる信号をＦＰＣ４００６に伝え、ＦＰＣ４００６により外部機器と電気的に接続される。
【０１１７】
また、本実施例では第１シール材４１０１の露呈部及びＦＰＣ４００６の一部を覆うように第２シール材４１０４を設け、ＥＬ素子を徹底的に外気から遮断する構造となっている。こうして、図６（Ａ）の外観を有し、図６（Ｂ）及び図５（Ｃ）の断面構造を有するＥＬ表示装置となる。
【０１１８】
[実施例２]
実施例１では、結晶質珪素膜１０２の形成手段としてレーザー結晶化を用いているが、本実施例では異なる結晶化手段を用いる場合について説明する。
【０１１９】
本実施例では、非晶質珪素膜を形成した後、特開平７−１３０６５２号公報に記載された技術を用いて結晶化を行う。同公報に記載された技術は、結晶化を促進（助長）する触媒として、ニッケル等の元素を用い、結晶性の高い結晶質珪素膜を得る技術である。
【０１２０】
また、結晶化工程が終了した後で、結晶化に用いた触媒を除去する工程を行っても良い。その場合、特開平１０−２７０３６３号若しくは特開平８−３３０６０２号に記載された技術により触媒をゲッタリングすれば良い。
【０１２１】
また、本出願人による特願平１１−０７６９６７号の出願明細書に記載された技術を用いてＴＦＴを形成しても良い。
【０１２２】
以上のように、実施例１に示した作製工程は一実施例であって、図１又は図５（Ｃ）の構造が実現できるのであれば、他の作製工程を用いても問題はない。
【０１２３】
〔実施例３〕
本発明のＥＬ表示装置を駆動するにあたって、画像信号としてアナログ信号を用いたアナログ駆動を行うこともできるし、デジタル信号を用いたデジタル駆動を行うこともできる。
【０１２４】
アナログ駆動を行う場合、スイッチング用ＴＦＴのソース配線にはアナログ信号が送られ、その階調情報を含んだアナログ信号が電流制御用ＴＦＴのゲート電圧となる。そして、電流制御用ＴＦＴでＥＬ素子に流れる電流を制御し、ＥＬ素子の発光強度を制御して階調表示を行う。
【０１２５】
一方、デジタル駆動を行う場合、アナログ的な階調表示とは異なり、時分割階調方式と呼ばれる階調表示を行う。即ち、発光時間の長さを調節することで、視覚的に色階調が変化しているように見せる。
【０１２６】
ＥＬ素子は液晶素子に比べて非常に応答速度が速いため、高速で駆動することが可能である。そのため、１フレームを複数のサブフレームに分割して階調表示を行う時分割階調方式に適した素子であると言える。
【０１２７】
このように、本発明は素子構造に関する技術であるので、駆動方法は如何なるものであっても構わない。
【０１２８】
なお、本実施例の構成は、実施例１または実施例２の構成とも自由に組み合わせることが可能である。
【０１２９】
〔実施例４〕
本実施例では、実施例１とは異なる画素構造の上面図を図７（Ａ）に示す。なお、本実施例は、保持容量の構成が異なるのみであり、それ以外の構成は実施例１とほぼ同一である。また、図７（Ｂ）は図７（Ａ）中の点線Ｃ−Ｃ’で切断した断面図、図７（Ｃ）は図７（Ａ）中の点線Ｄ−Ｄ’で切断した断面図を示している。なお、同じ符号を用いた部分はそれぞれ実施例１と対応している。
【０１３０】
まず、実施例１に従って図５（Ａ）の状態を得る。ただし、実施例１とは第２の電極の形状が多少異なり、後の工程で形成される容量電極と接続する部分を有している。次いで、有機樹脂からなる層間絶縁膜を形成し、エッチングを行いコンタクトホールを形成する。本実施例では、第２の電極に達する２個のコンタクトホールが形成される。また、本実施例では、まず、有機樹脂からなる層間絶縁膜を選択的に除去して、コンタクトホール部分と電流供給線と重なる部分を除去する。次いで、マスクを１枚増やし、電流供給線と重なる部分の層間絶縁膜１３６をマスクで覆った後、エッチングを行いコンタクトホールを形成する。こうして、電流供給線と重なる部分とコンタクトホール部分とが除去された層間絶縁膜７０２が得られる。
【０１３１】
次いで、ゲート配線１４５、接続電極１４１、１４３、１４４、及び容量電極７０３を形成する。この容量電極７０３は、第２の電極７０１と電気的に接続されている電極である。こうして、図７（Ｃ）に示すように第１絶縁膜１３６を誘電体として容量電極７０３と電流供給線１１６とで保持容量が形成される。
【０１３２】
このような構成とすることでさらなる保持容量の増加を図ることができる。
【０１３３】
なお、図７（Ｂ）において示したように、実施例１と同様に絶縁膜１１０を誘電体として第２の半導体層２０１と第２の電極７０１とで保持容量が形成される。
【０１３４】
なお、本実施例は実施例１乃至３のいずれか一と自由に組み合わせることができる。
【０１３５】
〔実施例５〕
実施例１ではＥＬ層として有機ＥＬ材料を用いることが好ましいとしたが、本発明は無機ＥＬ材料を用いても実施できる。但し、現在の無機ＥＬ材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を有するＴＦＴを用いなければならない。
【０１３６】
または、将来的にさらに駆動電圧の低い無機ＥＬ材料が開発されれば、本発明に適用することは可能である。
【０１３７】
また、本実施例の構成は、実施例１〜３のいずれの構成とも自由に組み合わせることが可能である。
【０１３８】
〔実施例６〕
本発明において、ＥＬ層として用いる有機物質は低分子系有機物質であってもポリマー系（高分子系）有機物質であっても良い。低分子系有機物質はＡｌｑ3（トリス−８−キノリライト−アルミニウム）、ＴＰＤ（トリフェニルアミン誘導体）等を中心とした材料が知られている。ポリマー系有機物質として、π共役ポリマー系の物質が挙げられる。代表的には、ＰＰＶ（ポリフェニルビニレン）、ＰＶＫ（ポリビニルカルバゾール）、ポリカーボネート等が挙げられる。
【０１３９】
ポリマー系（高分子系）有機物質は、スピンコーティング法（溶液塗布法ともいう）、ディッピング法、ディスペンス法、印刷法またはインクジェット法など簡易な薄膜形成方法で形成でき、低分子系有機物質に比べて耐熱性が高い。
【０１４０】
また、本発明のＥＬディスプレイが有するＥＬ素子において、そのＥＬ素子が有するＥＬ層が、電子輸送層と正孔輸送層とを有している場合、電子輸送層と正孔輸送層とを無機の材料、例えば非晶質のＳｉまたは非晶質のＳｉ1-XＣX等の非晶質半導体で構成しても良い。
【０１４１】
非晶質半導体には多量のトラップ準位が存在し、かつ非晶質半導体が他の層と接する界面において多量の界面準位を形成する。そのため、ＥＬ素子は低い電圧で発光させることができるとともに、高輝度化を図ることもできる。
【０１４２】
また、有機ＥＬ層にドーパント（不純物）を添加し、有機ＥＬ層の発光の色を変化させても良い。ドーパントとしてＤＣＭ１、ナイルレッド、ルブレン、クマリン６、ＴＰＢ、キナクドリン等が挙げられる。
【０１４３】
〔実施例７〕
本実施例では、１つの画素に３つのＴＦＴを有する画素構造を示す。
【０１４４】
本発明の画素構造の具体例の一つを図８に示す。また、図８に示す画素構造の等価回路を図９に示した。
【０１４５】
図８及び図９に示すように、画素部は、行方向に配置された第１のゲート配線８０１、第２のゲート配線８０２と、列方向に配置されたソース配線８０３、電流供給線８０４とを有している。また、画素部は、第１のゲート配線８０１と接続している第１の電極８０５の一部をゲート電極とし、接続電極８０８によってソース配線８０３と接続しているスイッチング用ＴＦＴ９０２を有している。また、画素部は、接続電極８１０によって発光素子９０４と接続し、接続電極８１１によって電流供給線８０４と接続している電流制御用ＴＦＴ９０３を有している。また、画素部は、第２のゲート配線８０２と接続している第３の電極８０７の一部をゲート電極とし、接続電極８１３によって電流供給線８０４と接続している消去用ＴＦＴ９０６を有している。
【０１４６】
また、各ＴＦＴは互いに接続しており、消去用ＴＦＴ９０６は接続電極８１２によって電流制御用ＴＦＴのゲート電極と接続されており、電流制御用ＴＦＴ９０３は、接続電極８０９によってスイッチング用ＴＦＴのドレイン領域と接続されている。
【０１４７】
ただし、第１のゲート配線８０１は、行方向に配置された島状の第１の電極８０５と接続したものを指している。また、第１のゲート配線８０１は第２絶縁膜上に接して設けられたものである。一方、第２のゲート配線８０２は、行方向に配置された島状の第３の電極８０７と接続したものを指している。また、島状の第１の電極８０５、第２の電極８０６、及び第３の電極８０７は、ソース配線８０３、電流供給線８０４と同様に第１絶縁膜上に接して形成されたものである。
【０１４８】
また、接続電極８０８〜８１３は、第１のゲート配線８０１、及び第２のゲート配線８０２と同様に第２絶縁膜（以下、層間絶縁膜とも呼ぶ）上に形成されたものである。
【０１４９】
また、画素部は、第２の半導体層９０１を一方の電極とし、その第２の半導体層を接して覆う絶縁膜を誘電体とし、もう一方の電極を第２の電極８０６とした保持容量９０５を含んでいる。
【０１５０】
また、電流制御用ＴＦＴ９０３と接続している接続電極８１０と接して重なるように画素電極８１４を配置する。また、画素電極８１４の端部はソース配線８０３と重なる。なお、実際には、この画素電極８１４を陽極として、ＥＬ層、陰極、保護電極等を形成し、アクティブマトリクス型ＥＬ表示装置が完成する。
【０１５１】
消去用ＴＦＴの動作については特願平１１−３３８７８６号を参照すると良い。
【０１５２】
消去用ＴＦＴのドレインは電流制御用ＴＦＴのゲートに接続され、電流制御用ＴＦＴのゲート電圧を強制的に変化させることができるようになっている。なお、消去用ＴＦＴはｎチャネル型ＴＦＴとしてもｐチャネル型ＴＦＴとしても良いが、オフ電流を小さくできるようにスイッチング用ＴＦＴと同一構造とすることが好ましい。
【０１５３】
また、本実施例ではスイッチング用ＴＦＴと消去用ＴＦＴとをマルチゲート構造としたが、特に限定されず、スイッチング用ＴＦＴ、電流制御用ＴＦＴ、または消去用ＴＦＴのいずれか１つ以上をマルチゲート構造としてもよい。消去用ＴＦＴをマルチゲート構造とすることによって、熱による消去用ＴＦＴの劣化を抑えることができる。
【０１５４】
なお、本実施例では画素内に３つのＴＦＴを設けた構造を示したが、本発明のＥＬ表示装置は画素内にいくつのＴＦＴを設けた構造としても良い。例えば、四つ乃至六つまたはそれ以上のＴＦＴを設けても構わない。本発明はＥＬ表示装置の画素構造に限定されずに実施することが可能である。
【０１５５】
〔実施例８〕
本実施例では画素電極の端部と接して重なる絶縁物をストライプ状に電流供給線またはソース配線と重なるように配置した例である。
【０１５６】
図１０は実施例７において、電極のみを示した上面図を示している。実際には半導体層やコンタクトホールが存在しているが簡略化のために省略した。また、同じ符号を用いた箇所は同一である。なお、図１０において、鎖線で挟まれ電流供給線８０４と重なる部分には絶縁物が形成されている。
【０１５７】
まず、実施例７に示した図８の状態を得た後、有機絶縁膜を形成し、所望の形状にエッチングする。画素電極８１４の端部を覆うように有機樹脂膜からなる絶縁物１０００、１００１をストライプ状に形成する。そして、有機樹脂膜からなる絶縁物１０００、１００１の間にＥＬ層１００２が形成される。次いで、全面に陰極１００３が形成され、その上に保護電極１００４、保護絶縁膜１００５が形成される。この絶縁物１０００、１００１は隣りあう画素電極間で生じる短絡を防止する役目を果たしている。また、陽極である画素電極８１４と陰極１００３との短絡を防ぐ役目を果たしている。
【０１５８】
なお、本実施例はストライプ状に配置した例を示したが、特に限定されず、画素電極の開口部となる部分以外を覆う絶縁物を配置する構造としてもよい。
【０１５９】
〔実施例９〕
本実施例では、アクティブマトリクス型ＥＬ表示装置において、生じる画像の輝度むらを抑えるために、しきい値のばらつきΔＶｔｈとチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌの範囲を定める方法を以下に示す。
【０１６０】
ここでは、各画素の発光輝度の差を±ｎ％以内に抑える例を示す。
【０１６１】
まず、式１から式２を導きだす。
【０１６２】
【式１】
0004776792.tif 000002
【０１６３】
【式２】
0004776792.tif 000003
【０１６４】
上記移動度μ、ゲート容量の容量値Ｃ0はＴＦＴが形成された時点で固定された値である。また所望の発光輝度でＥＬ素子を光らせようとするとき、ＥＬ素子の発光輝度と電流密度とは線形の関係にあるので、ドレイン電流Ｉｄの値も固定される。よって式２の右辺は定数Ａで置き換え、式３とする。
【０１６５】
【式３】
0004776792.tif 000004
【０１６６】
また各画素の発光輝度の差を±ｎ％以内に抑える場合は、しきい値電圧のばらつきΔＶｔｈとチャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌの関係式は以下の式４、式５で表される。
【０１６７】
【式４】
0004776792.tif 000005
【０１６８】
【式５】
0004776792.tif 000006
【０１６９】
上記の式４及び式５を満たす範囲でΔＶｔｈ及びＷ／Ｌの値を定めれば、ドレイン電流Ｉｄのばらつきを±ｎ％以内に抑えることが可能である。
【０１７０】
例えばしきい値電圧のばらつきΔＶｔｈがＴＦＴの作製プロセスによって固定されてしまう場合、しきい値電圧のばらつきΔＶｔｈの値から、式４及び式５によってチャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌの範囲が定まる。
【０１７１】
またデザイン上の問題によってチャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌの値が固定されてしまう場合、チャネル幅Ｗとチャネル長Ｌの比Ｗ／Ｌの値から、式４及び式５によってしきい値電圧のばらつきΔＶｔｈの範囲が定まる。
【０１７２】
上記構成によって、本発明のＥＬディスプレイは各画素が有する電流制御用ＴＦＴのしきい値電圧のばらつきによる輝度むらを抑えることが可能になる。実際には各画素の発光輝度の差を±５％以内、好ましくは±３％以内とすることが望ましい。
【０１７３】
また、本実施例の構成は、実施例１〜６のいずれの構成とも自由に組み合わせることが可能である。
【０１７４】
〔実施例１０〕
本実施例では、上記各実施例において、ＥＬ層を形成する際に使用する成膜装置の例を示す。
【０１７５】
本実施例の成膜装置について図１１を用いて説明する。図１１において、１１０１は搬送室（Ａ）であり、搬送室（Ａ）１１０１には搬送機構（Ａ）１１０２が備えられ、基板１１０３の搬送が行われる。搬送室（Ａ）１１０１は減圧雰囲気にされており、各処理室とはゲートによって遮断されている。各処理室への基板の受け渡しは、ゲートを開けた際に搬送機構（Ａ）によって行われる。また、搬送室（Ａ）１１０１を減圧するには、油回転ポンプ、メカニカルブースターポンプ、ターボ分子ポンプ若しくはクライオポンプなどの排気ポンプを用いることが可能であるが、水分の除去に効果的なクライオポンプが好ましい。
【０１７６】
図１１の成膜装置では、搬送室（Ａ）１１０１の側面に排気ポート１１０４が設けられ、その下に排気ポンプが設置される。このような構造とすると排気ポンプのメンテナンスが容易になるという利点がある。
【０１７７】
以下に、各処理室についての説明を行う。なお、搬送室（Ａ）１１０１は減圧雰囲気となるので、搬送室（Ａ）１１０１に直接的に連結された処理室には全て排気ポンプ（図示せず）が備えられている。排気ポンプとしては油回転ポンプ、メカニカルブースターポンプ、ターボ分子ポンプ若しくはクライオポンプが用いられる。
【０１７８】
まず、１１０５は基板のセッティング（設置）を行うストック室であり、ロードロック室とも呼ばれる。ストック室１１０５はゲート１１００aにより搬送室（Ａ）１１０１と遮断され、ここに基板１１０３をセットしたキャリア（図示せず）が配置される。なお、ストック室１１０５は基板搬入用と基板搬出用とで部屋が区別されていても良い。また、ストック室１１０５は上述の排気ポンプと高純度の窒素ガスまたは希ガスを導入するためのパージラインを備えている。
【０１７９】
また、本実施例では基板１１０３を、素子形成面を下向きにしてキャリアにセットする。これは後に気相成膜（スパッタまたは蒸着による成膜）を行う際に、フェイスダウン方式（デポアップ方式ともいう）を行いやすくするためである。フェイスダウン方式とは、基板の素子形成面が下を向いた状態で成膜する方式をいい、この方式によればゴミの付着などを抑えることができる。
【０１８０】
次に、１１０６は搬送室（Ｂ）であり、ストック室１１０５とはゲート１１００bを介して連結され、搬送機構（Ｂ）１１０７を備えている。また、１１０８は焼成室（ベーク室）であり、ゲート１１００cを介して搬送室（Ｂ）１１０６と連結している。なお、焼成室１１０８は基板の面の上下を反転させる機構を有する。即ち、フェイスダウン方式で搬送されてきた基板はここで一旦フェイスアップ方式に切り替わる。これは次のスピンコータ１１０９での処理がフェイスアップ方式で行えるようにするためである。また逆に、スピンコータ１１０９で処理を終えた基板は再び焼成室１１０８に戻ってきて焼成され、再び上下を反転させてフェイスダウン方式に切り替わり、ストック室１１０５へ戻る。
【０１８１】
ところでスピンコータを備えた成膜室１１０９はゲート１１００dを介して搬送室（Ｂ）１１０６と連結している。スピンコータを備えた成膜室１１０９はＥＬ材料を含む溶液を基板上に塗布することでＥＬ材料を含む膜を形成する成膜室であり、本実施例ではスピンコータを備えた成膜室１１０９で高分子系（ポリマー系）有機ＥＬ材料を成膜する。なお、成膜されるＥＬ材料は、発光層として用いるものだけでなく、電荷注入層または電荷輸送層をも含む。また、公知のいかなる高分子系有機ＥＬ材料を用いても良い。
【０１８２】
発光層となる代表的な有機ＥＬ材料としては、ＰＰＶ（ポリパラフェニレンビニレン）誘導体、ＰＶＫ（ポリビニルカルバゾール）誘導体またはポリフルオレン誘導体が挙げられる。これはπ共役ポリマーとも呼ばれる。また、電荷注入層としては、ＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）が挙げられる。
【０１８３】
なお、本実施例ではスピンコータを用いた成膜室を示したが、スピンコータに限定する必要はなく、スピンコータに代えてディスペンサー、印刷またはインクジェットを用いた成膜室であっても構わない。
【０１８４】
また、本実施例の成膜装置は、実施例１〜９のいずれの構成を自由に組み合わせた構成において、ＥＬ層を形成する際に使用することが可能である。
【０１８５】
〔実施例１１〕
本発明を実施して形成されたＥＬ表示装置は、自発光型であるため液晶表示装置に比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部として用いることができる。例えば、ＴＶ放送等を大画面で鑑賞するには対角３０インチ以上（典型的には４０インチ以上）のＥＬディスプレイ（ＥＬ表示装置を筐体に組み込んだディスプレイ）の表示部として本発明のＥＬ表示装置を用いるとよい。
【０１８６】
なお、ＥＬディスプレイには、パソコン用ディスプレイ、ＴＶ放送受信用ディスプレイ、広告表示用ディスプレイ等の全ての情報表示用ディスプレイが含まれる。また、その他にも様々な電子器具の表示部として本発明のＥＬ表示装置を用いることができる。
【０１８７】
その様な電子器具としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、カーナビゲーションシステム、音響再生装置（オーディオ）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはコンパクトディスク（ＣＤ）、レーザーディスク（ＬＤ）又はデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、ＥＬ表示装置を用いることが望ましい。それら電子器具の具体例を図１２に示す。
【０１８８】
図１２（Ａ）はＥＬディスプレイであり、筐体２００１、支持台２００２、表示部２００３等を含む。本発明は表示部２００３に用いることができる。ＥＬディスプレイは自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。
【０１８９】
図１２（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明のＥＬ表示装置は表示部２１０２に用いることができる。
【０１９０】
図１２（Ｃ）は頭部取り付け型のＥＬディスプレイの一部（右片側）であり、本体２２０１、信号ケーブル２２０２、頭部固定バンド２２０３、表示部２２０４、光学系２２０５、ＥＬ表示装置２２０６等を含む。本発明はＥＬ表示装置２２０６に用いることができる。
【０１９１】
図１２（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２３０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２３０２、操作スイッチ２３０３、表示部（ａ）２３０４、表示部（ｂ）２３０５等を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明のＥＬ表示装置はこれら表示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置には、ＣＤ再生装置、ゲーム機器なども含まれうる。
【０１９２】
図１２（Ｅ）は携帯型（モバイル）コンピュータであり、本体２４０１、カメラ部２４０２、受像部２４０３、操作スイッチ２４０４、表示部２４０５等を含む。本発明のＥＬ表示装置は表示部２４０５に用いることができる。
【０１９３】
図１２（Ｆ）はパーソナルコンピュータであり、本体２５０１、筐体２５０２、表示部２５０３、キーボード２５０４等を含む。本発明のＥＬ表示装置は表示部２５０３に用いることができる。
【０１９４】
なお、将来的にＥＬ材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０１９５】
また、上記電子器具はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、ＥＬ表示装置は動画表示に好ましいが、画素間の輪郭がぼやけてしまっては動画全体もぼけてしまう。従って、画素間の輪郭を明瞭にするという本発明のＥＬ表示装置を電子器具の表示部として用いることは極めて有効である。
【０１９６】
また、ＥＬ表示装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話やカーオーディオのような文字情報を主とする表示部にＥＬ表示装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０１９７】
ここで図１３（Ａ）は携帯電話であり、本体２６０１、音声出力部２６０２、音声入力部２６０３、表示部２６０４、操作スイッチ２６０５、アンテナ２６０６を含む。本発明のＥＬ表示装置は表示部２６０４に用いることができる。なお、表示部２６０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０１９８】
また、図１３（Ｂ）は音響再生装置、具体的にはカーオーディオであり、本体２７０１、表示部２７０２、操作スイッチ２７０３、２７０４を含む。本発明のＥＬ表示装置は表示部２７０２に用いることができる。また、本実施例では車載用カーオーディオを示すが、据え置き型のオーディオに用いても良い。なお、表示部２７０４は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型のオーディオにおいて特に有効である。
【０１９９】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子器具に用いることが可能である。また、本実施例の電子器具には実施例１〜１０に示したいずれの構成のＥＬ表示装置を用いても良い。
【０２００】
〔実施例１２〕
本発明において、三重項励起子からの燐光を発光に利用できるＥＬ材料を用いることで、外部発光量子効率を飛躍的に向上させることができる。これにより、ＥＬ素子の低消費電力化、長寿命化、および軽量化が可能になる。
【０２０１】
ここで、三重項励起子を利用し、外部発光量子効率を向上させた報告を示す。
(T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.)
【０２０２】
上記の論文により報告されたＥＬ材料（クマリン色素）の分子式を以下に示す。
【０２０３】
【化１】
0004776792.tif 000007
【０２０４】
(M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.)
【０２０５】
上記の論文により報告されたＥＬ材料（Ｐｔ錯体）の分子式を以下に示す。
【０２０６】
【化２】
0004776792.tif 000008
【０２０７】
(M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.)
【０２０８】
上記の論文により報告されたＥＬ材料（Ｉｒ錯体）の分子式を以下に示す。
【０２０９】
【化３】
0004776792.tif 000009
【０２１０】
以上のように三重項励起子からの燐光発光を利用できれば原理的には一重項励起子からの蛍光発光を用いる場合より３〜４倍の高い外部発光量子効率の実現が可能となる。
【０２１１】
なお、本実施例の構成は、実施例１〜実施例１１のいずれの構成とも自由に組み合わせて実施することが可能である。
【０２１２】
【発明の効果】
本発明によりマスク数及び工程数を増加させることなく、高い開口率を実現した画素構造を有するアクティブマトリクス型ＥＬ表示装置を実現することができる。
【図面の簡単な説明】
【図１】    本発明の画素部上面図を示す図。（実施例１）
【図２】    本発明の画素部における等価回路を示す図。（実施例１）
【図３】    アクティブマトリクス基板の作製工程を示す図。（実施例１）
【図４】    アクティブマトリクス基板の作製工程を示す図。（実施例１）
【図５】    アクティブマトリクス基板の作製工程を示す図。（実施例１）
【図６】    アクティブマトリクス型ＥＬ表示装置の外観上面図及び断面図を示す図。（実施例１）
【図７】    本発明の画素部上面図を示す図。（実施例４）
【図８】    本発明の画素部上面図を示す図。（実施例７）
【図９】    本発明の画素部における等価回路を示す図。（実施例７）
【図１０】  本発明の画素部上面図及び断面図を示す図。（実施例８）
【図１１】  製造装置を示す図。（実施例１０）
【図１２】  電子機器の一例を示す図。（実施例１１）
【図１３】  電子機器の一例を示す図。（実施例１１）
【図１】
0004776792.tif 000010
【図２】
0004776792.tif 000011
【図３】
0004776792.tif 000012
【図４】
0004776792.tif 000013
【図５】
0004776792.tif 000014
【図６】
0004776792.tif 000015
【図７】
0004776792.tif 000016
【図８】
0004776792.tif 000017
【図９】
0004776792.tif 000018
【図１０】
0004776792.tif 000019
【図１１】
0004776792.tif 000020
【図１２】
0004776792.tif 000021
【図１３】
0004776792.tif 000022