(57)【特許請求の範囲】
【請求項１】
半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、
該配線基板は、表裏での電気的接続を取るための貫通孔を備えた第一の基板と、該第一の基板の前記半導体装置が搭載される面である一方の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、該第一の基板の前記一方の面と反対側の面である他方の面に形成された第二の配線および第二の絶縁層を有する第二の配線層とを有し、前記第一の配線層の熱膨張係数は前記半導体装置の熱膨張係数に近く、前記第二の配線層の熱膨張係数は該配線基板が実装される実装基板の熱膨張係数に近く、前記貫通孔の前記第一の基板の前記一方の面側の開口径よりも前記第一の基板の前記他方の面側の開口径を大きくすることを特徴とするマルチチップモジュール。
【請求項２】
半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、
該配線基板は、
表裏での電気的接続を取るための貫通孔を備えた第一の基板と、
該第一の基板の表面のうち、該半導体装置が実装される側に形成された第一の配線および第一の絶縁層を有する第一の配線層と、
該第一の基板の表面のうち、該配線基板が実装される側に形成された第二の配線および第二の絶縁層を有する第二の配線層とを有し、
前記貫通孔の前記第一の基板の前記半導体装置が実装される側の開口径よりも前記第一の基板の前記配線基板が実装される側の面側の開口径を大きくし、
該第一の配線層の熱膨張係数は該半導体装置の熱膨張係数に近く、該第二の配線層の熱膨張係数は該配線基板が実装される実装基板の熱膨張係数に近いことを特徴とするマルチチップモジュール。
【請求項３】
半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、
該配線基板は、表裏での電気的接続を取るための貫通孔を備え、かつ熱膨張係数が３ｐｐｍ／℃から５ｐｐｍ／℃である第一の基板と、
該第一の基板の前記半導体装置が搭載される面である一方の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、
該第一の基板の前記一方の面と反対側の面である他方の面に形成された第二の配線および第二の絶縁層を有する第二の配線層と、
該第二の配線層の表面であって、かつ該第一の基板の反対側に形成された第三の絶縁層を有し、
かつ該第三の絶縁層の弾性係数は０．１ＧＰａから１０ＧＰａであり、
前記貫通孔の前記第一の基板の前記一方の面側の開口径よりも前記第一の基板の前記他方の面側の開口径を大きくすることを特徴とするマルチチップモジュール。
【請求項４】
半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、
該配線基板は、
表裏での電気的接続を取るための貫通孔を備え、かつ熱膨張係数が約３ｐｐｍ／℃から約５ｐｐｍ／℃である第一の基板と、
該第一の基板の前記半導体装置が搭載される面である一方の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、
該第一の基板の前記一方の面と反対側の面である他方の面に形成された第二の配線および第二の絶縁層を有する第二の配線層と、
該第二の配線層の表面であって、かつ該第一の基板の反対側に形成された第三の絶縁層を有し、
該第三の絶縁層は該配線基板と該配線基板が実装される実装基板の間に生じる熱応力を緩和し、
前記貫通孔の前記第一の基板の前記一方の面側の開口径よりも前記第一の基板の前記他方の面側の開口径を大きくすることを特徴とするマルチチップモジュール。
【請求項５】
請求項３または４に記載のマルチチップモジュールであって、
前記第一の基板はガラス基板であることを特徴とするマルチチップモジュール。
【請求項６】
請求項３または４に記載のマルチチップモジュールであって、
前記第三の絶縁層は、前記第一の基板に形成された孔の開口がない領域上に形成されていることを特徴とするマルチチップモジュール。
【請求項７】
請求項３または４に記載のマルチチップモジュールであって、
前記第三の絶縁層の熱膨張係数は３ｐｐｍ／℃から３００ｐｐｍ／℃であることを特徴とするマルチチップモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールおよびそれらを用いた電機機器、およびそれらの製造方法に関する。
【背景技術】
【０００２】
従来、電子装置の小型化と高性能化の一手段として、ベアーチップ（所望の機能を有するチップ状の各種半導体素子、ＩＣを本明細書ではベアーチップと総称する）と抵抗、コンデンサおよびコイルなど各種受動素子を複数個相互に接続して一つのモジュールを構成する、いわゆるマルチチップモジュールが使用されている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、従来のマルチチップモジュール（ＭＣＭ）では、半導体チップと、半導体チップが搭載される基板と、半導体チップが搭載された基板を実装する基板の熱膨張係数が異なるため、マルチチップモジュール（ＭＣＭ）の動作時に熱応力が発生し、接続信頼性が確保されないという問題があった。また、マルチチップモジュール（ＭＣＭ）の製造工程においても、次のような問題があった。マルチチップモジュールに用いられるセラミック配線基板は、その製造時において焼成および冷却という工程を経る。この際にグリーンシートおよび導体ペーストからバインダーが脱離しながら積層圧着されるが、それらの変形率が異なるため、微細な配線パターンでは配線の変形が生じやすい。また、圧着終了後に焼結温度から冷却するが、その過程でもセラミック基材と配線材がそれぞれ熱変形を起こすため、基板全体の熱変形を計算し、マルチチップモジュールを製造することは困難であった。従って、半導体チップが搭載される配線基板の配線幅が大きくなるため、配線基板の層数が増加し、薄型で小型な実装構造体の実現が困難になっていた。
【０００４】
特願平８―５２７４８９（国際公開番号ＷＯ／９７／０３４６０）には、半導体チップを実装するガラス基板が開示されている。しかし、ガラス基板は一方の面に半導体チップを搭載するものであり、ガラス基板の両面に絶縁層と導体層からなる配線層を形成するものではない。
【０００５】
特開平１０―２４２２０６には、露光・現像プロセスを用いて、感光性ガラスに貫通孔を形成した基板が開示されている。この基板は、ベアチップを搭載時に、バーンイン時の検査基板としての機能と、プリント回路基板等の基板に接続するためのインタポーザ（ベアチップと外部端子との間をつなぐ材料）としての機能とを兼ね備えることを目的とするものであるが、コア基板の上に絶縁層と導体層からなる配線層が多層に形成されたものではない。また、貫通孔をサンドブラストによって形成することは開示されていない。
【０００６】
特開平１１―２４３２６７には、貫通孔を有する絶縁基板の上に配線が形成された配線基板が開示されている。この絶縁基板は、ガラスセラミックス焼結体等のセラミック焼結体によって形成されており、例えばセラミックグリーンシート（セラミック生シート）を形成した後、前記セラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに高温で焼成することによって製作されることが開示されている。また、絶縁基板の表面、および貫通孔の内壁面に断線しにくい配線を形成するために、例えば貫通孔の径は基板の中心から両開口端に向って、順次広くなっている。該貫通孔の形成方法としては、三角形状のドリルやレーザ加工法等が開示されている。しかし、絶縁基板はガラスセラミックであり、ガラス基板ではなく、また絶縁基板の上に絶縁層と導体層からなる配線層が多層に形成されたものではない。
【０００７】
本発明の目的は、半導体チップと半導体チップが実装される配線基板の接続信頼性、及びマルチチップモジュールとマルチチップモジュールが実装される実装基板の接続信頼性が向上させたマルチチップモジュールを提供することである。
【課題を解決するための手段】
【０００８】
我々は、これまでの研究開発により、高密度配線可能な配線基板を低コストに提供するためには、表面平滑で熱膨張係数の小さなガラス基板を用いた配線基板の構成およびその製造プロセスを工夫することが重要であることを明らかにした。
【０００９】
また、その配線基板を用いた電子装置、例えばマルチチップモジュールの接続信頼性を向上させるには、多層配線基板に応力を緩和する機構を持たせることが重要であることを明らかにした。上記目的を達成するために、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、該配線基板は、両面で電気的接続を取るための孔を備えるガラス基板と、該ガラス基板の表面に形成された配線（導体層）および絶縁層を備えた複数の配線層とを有し、かつ該孔の径が一方の開口端から他方の開口端に向かって広がっているものである。
【００１０】
半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、該配線基板は、サンドブラストにより形成された孔を備えるガラス基板と、該ガラス基板の表面に形成された配線および絶縁層を備えた配線層とを有するものである。
【００１１】
前記記載のマルチチップモジュールであって、前記半導体装置と前記配線基板は鉛フリーはんだにより接続されているものである。
【００１２】
また、半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、該配線基板は、表裏での電気的接続を取るための貫通孔を備えた第一の基板と、該第一の基板の一方の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、該第一の基板の他方の面に形成された第二の配線および第二の絶縁層を有する第二の配線層とを有し、前記第一の配線層の熱膨張係数は前記半導体装置の熱膨張係数に近く、前記第二の配線層の熱膨張係数は該配線基板が実装される実装基板の熱膨張係数に近く、前記貫通孔の前記第一の基板の前記一方の面側の開口径よりも前記第一の基板の前記他方の面側の開口径を大きくするものである。
【００１４】
また、半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、該配線基板は、貫通孔を備えた第一の基板と、該第一の基板の表面のうち、該半導体装置が実装される側に形成された第一の配線および第一の絶縁層を有する第一の配線層と、該第一の基板の表面のうち、該配線基板が実装される側に形成された第二の配線および第二の絶縁層を有する第二の配線層とを有し、該第一の配線層の熱膨張係数は該半導体装置の熱膨張係数に近く、該第二の配線層の熱膨張係数は該配線基板が実装される実装基板の熱膨張係数に近いものである。
【００１５】
また、半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、該配線基板は、貫通孔を備え、かつ熱膨張係数が３ppm/℃から５ppm/℃である第一の基板と、該第一の基板の一方の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、該第一の基板の他方の面に形成された第二の配線および第二の絶縁層を有する第二の配線層と、該第二の配線層の表面であって、かつ該第一の基板の反対側に形成された第三の絶縁層を有し、かつ該第三の絶縁層の弾性係数は０．１ＧＰａから１０ＧＰａであるものである。
【００１６】
また、半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、該配線基板は、貫通孔を備え、かつ熱膨張係数が約３ppm/℃から約５ppm/℃である第一の基板と、該第一の基板の一方の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、該第一の基板の他方の面に形成された第二の配線および第二の絶縁層を有する第二の配線層と、該第二の配線層の表面であって、かつ該第一の基板の反対側に形成された第三の絶縁層を有し、該第三の絶縁層は該配線基板と該配線基板が実装される実装基板の間に生じる熱応力を緩和するものである。
【発明の効果】
【００２２】
本発明によれば、マルチチップモジュールにおいて、半導体チップと半導体チップが実装される配線基板の接続信頼性、及びマルチチップモジュールとマルチチップモジュールが実装される実装基板の接続信頼性が向上する。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の半導体モジュールについて、図を参照しながら実施の形態とともに詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２４】
図１は、基板１（以下、コア基板１、絶縁基板１ということもある）と多層配線層３を有する多層配線基板６に半導体装置９（半導体チップ、ＬＳＩ等）およびコンデンサ等の個別部品を実装した半導体モジュール１０００の一実施例を示す断面図の一部である。なお、図１は図８のａ―ａ’の断面図を示す。なお、図１では、半導体モジュールが実装基板１０に実装された状態を示している。図２は半導体モジュール全体の一例の斜視図である。
【００２５】
ここで、基板１は基板１の表裏で電気的接続を取るために貫通孔を有している。また、多層配線層３は少なくとも１層以上の薄膜配線層２からなり、その薄膜配線層２は配線１２０および層間絶縁層１１０を有する。なお、配線１２０は、ビア内の配線および配線パッドを含む。
【００２６】
また、多層配線層３の最表面の各配線の間には、必要に応じて絶縁層（保護層）を形成してもよい。保護層は、層間絶縁層や配線に不純物が混入するのを防止し、またはんだが濡れ広がるのを防止する。多層配線基板６そのものは、外部接続端子、例えばはんだバンプ７を有するものであってもよいし、有しないものであってもよい。なお、この半導体モジュールに用いる多層配線基板６は、シリコンの場合には、通常の半導体装置製造で使用するようなウエハ状態で製造することも可能である。ガラスを用いた場合にはシリコンと同様のウエハ状態で多層配線基板６を製作することも可能であるし、角型の薄板状で基板製作することも可能である。
【００２７】
図３は、シリコンウエハ３０１を用いて多数個取りする状態を示す。シリコンウエハ上に複数個のモジュール回路を形成し、所定の半導体装置９、抵抗、コンデンサ等を搭載し、外部接続端子、例えばはんだボールを形成し、さらに必要に応じて半導体装置と基板間を樹脂で充填する。その後、シリコンウエハのダイシングと同様な方法により、各モジュール部分を個々に切り出し所望の半導体モジュールを得る。
【００２８】
図４は、ガラス基板３０２を用いて多数個取りする状態を示す。この場合も、シリコンウエハを用いた場合と同様に、ガラス基板上に複数個のモジュール回路を形成し、所定の半導体装置、抵抗、コンデンサ等を搭載し、外部接続端子、例えばはんだボールを搭載し、さらに必要に応じて半導体装置と基板間を樹脂で充填する。その後、シリコンウエハのダイシングと同様な方法により、各モジュール部分を個々に切り出し所望の半導体装置を得ることが可能である。
【００２９】
続いて、本実施例の半導体モジュール１０００の各構成要素について説明する。基板１（コア基板１）としては、ガラス基板、シリコン基板、セラミック基板、ガラスエポキシ基板が用いられる。
ガラス基板またはシリコン基板の熱膨張係数は約３ppm/℃から５ ppm/℃であり、セラミック基板と比べて、基板の熱膨張は小さいため、微細な配線を形成することができる。
また、ガラス基板またはシリコン基板は、熱膨張係数が半導体装置９のシリコンに近いため、ガラス基板またはシリコン基板と半導体装置９の間では、熱膨張係数の差から生じる応力が小さく、多層配線基板６と半導体装置９の接続が確保できる。
【００３０】
特に、基板１としてシリコンを用いた場合には、半導体チップのシリコンと熱膨張係数が等しいため、半導体チップと基板１（多層配線基板）の間では、実質的に熱応力が生じない。
【００３１】
また、基板１としてガラス、例えば低アルカリガラスを用いた場合には、その線膨張係数は約５.０であり、従来のセラミック基板等に比べると小さく、熱膨張も小さい。また、半導体装置と絶縁基板（多層配線基板）の間で生じる熱応力も小さい。ガラス基板は、シリコン基板に比べると安価に入手できる。さらに、ガラスは絶縁性を有するため、ガラス基板を絶縁基板として用いる場合には、ガラス基板表面やその貫通孔内表面に導線性物質を充填、または配線をめっき等により形成する場合に、改めて絶縁膜を形成する必要が無く、製造工程が簡略化できる。
【００３２】
一方、半導体モジュール１０００とそれが実装される実装基板１０の接続信頼性について説明する。実装基板１０の線膨張係数は、約１０〜２０ppm/℃であり、一般的な実装基板であるガラスエポキシ基板の場合は約１５〜１８ppm/℃である。従って、絶縁基板１としてガラス基板またはシリコン基板を用いた場合は、絶縁基板１の二次側に、半導体モジュール１０００と実装基板１０の間に生じる熱応力を緩和する絶縁層が必要になる。これについては、後述する。
また、ガラス基板またはシリコン基板は、従来のセラミック基板に比べ平滑性が優れているため、セラミック基板上よりガラス基板またはシリコン基板上では微細に配線パターンを形成することができる。具体的には、ガラス基板またはシリコン基板上の配線ピッチは約２から２００umである。２００マイクロメータを越える配線ピッチでは、配線層の層数を効果的に低減できない。２マイクロメータ未満の配線ピッチでは、配線の電気抵抗が大きくなってしまう。
【００３３】
このように、ガラス基板またはシリコン基板を基板１（コア基板１）に用いると、基板１上に微細な配線パターンを形成することができるので、基板１上の薄膜配線層２の層数は従来のセラミック基板に比べて少なくなり、マルチチップモジュール全体を小さく（薄く）できる。さらに、薄膜配線層２の層数が少ないということは、ＬＳＩ等の半導体チップ９からユーザ基板１０への配線長が短くなるため、より高速な信号をやり取りすることができる。
【００３４】
絶縁基板１の厚さは、絶縁基板１の種類および貫通孔の形成方法に応じても微妙に変化するが、およそ１００から１０００umが望ましく、より好ましくは約３００から５００umである。絶縁基板１の厚さが１０００um以上であると、貫通孔加工のコストが増大して実用的ではないからである。一方、１００um以下であると、基板の製造工程における搬送などハンドリング性に劣る上、貫通孔１００を形成した場合に絶縁基板１の強度が低下し、破損するおそれがあるからである。
【００３５】
基板１は、基板の両面に形成される配線を相互に接続し、かつその接続を維持する貫通孔１００を有している。貫通孔１００は、絶縁基板１の種類に応じて色々な方法、例えばサンドブラスト加工、レーザ加工、フォトリソ加工により形成される。サンドブラストでは、図３１に示すように、ガラス基板上に耐サンドブラスト性を有する膜を形成し（ａ）、該膜にフォトリソ技術を用いて開口部を形成し（ｂ）、マスクとする。その後、研磨粒子をマスク層に吹き付けることで（ｃ）、開口部にあるガラスを微小単位で破砕しながら貫通孔を形成する（ｄ）。その後、マスクを除去することにより（ｅ）、貫通孔を有する絶縁基板１が形成される。
【００３６】
サンドブラスト加工により貫通孔１００を形成すると、貫通孔１００の壁面の極表面には、加工原理そのものに由来する微小の凹凸が存在するため、貫通孔１００の内壁面上の配線は強い密着強度が得られる。この結果として、給電膜の形成後に貫通孔１００の内面にめっき配線を精密に形成できる。
【００３７】
また、基板１がガラス基板の場合には、サンドブラスト加工を用いることが有効である。ガラス基板にフォトリソ技術を用いて貫通孔を形成する場合、ガラス基板は感光性を有する必要となるが、感光性ガラスは高価である。一方、サンドブラスト加工では、ガラス基板に感光性は必要ないため低コストであり、かつ複数の貫通孔を一度に形成できる。従って、マルチチップモジュールを低コストで大量生産できる。
サンドブラストにより貫通孔１００を形成すると、図１にも示すように、一方の開口端と他方の開口端とで貫通孔１００の径が異なること多い。すなわち、サンドブラストが開始された基板の表面（加工開始面）からもう一方の基板の表面（加工終了面）に向って、貫通孔１００の径の大きさは徐々に小さくなる。なお、図３２に示すように、両面からサンドブランドを行うことにより絶縁基板の中央から外部に向って貫通孔の径が広がっていく形状としてもよい。この場合、一方から貫通孔を開口する場合に比べ、貫通孔形成までの時間が短縮されるため、開口端での貫通孔の径は小さくすることができる。一方、フォトエッチング法またはレーザ加工では、径がほぼ一定の貫通孔１０１（スルーホール）が形成されやすい。図５（ａ）はサンドブラストによって形成された貫通孔１００を、図５（ｂ）はフォトエッチング法によって形成された貫通孔１０１を示したものである。
【００３８】
絶縁基板１の貫通孔１００の開口径が小さい面（基板の１次側）には、接続端子が狭ピッチである半導体装置９を搭載し、開口径が大きい面（基板の２次側）は、半導体モジュールを実装する実装基板１０に実装する。これにより、半導体装置９が搭載される多層配線層３の一次側の配線は狭ピッチが可能となる。すなわち、貫通孔１００の１次側の開口径を小さくすると、貫通孔の間により多くの配線チャンネルを通すことができ、その結果として、より少ない薄膜配線層２で配線の引き回しが可能になる。
【００３９】
１次側の開口径は５umから３００umであり、より好ましくは１０umから１００umであり、絶縁基板１の厚みの約１／５０から約１／５倍である。
【００４０】
一方、貫通孔１００の２次側開口径は、１００から１０００umであり、絶縁基板１の厚みに対して１／１０倍から１０倍程度となることが望ましい。２次側開口径が絶縁基板１の厚みの約１０倍を越えると、絶縁基板１のその部分における機械的強度、例えば抗折強度が保てないからである。逆に、２次側開口径が絶縁基板１の厚みの約１／１０より小さくなると、１次側にまで貫通する孔を形成するためには、ほぼ９０度、少なくとも８８度のテーパ角が必要となるので、貫通孔壁面への配線形成が困難になりやすい。また、加工粉体が孔の奥にまで到達しにくくなり、その結果としてサンドブラスト加工の速度が遅くなるからである。
【００４１】
さらに好ましくは、貫通孔の２次側開口径は２００umから３００umであり、絶縁基板１の厚みに対して約２／５倍から約１倍である。例えば、貫通孔１００の２次側開口直径が２５０umであるとき、貫通孔１００と千鳥の位置関係になるようにはんだバンプ７を配置してやることによって、貫通孔内部の配線とはんだバンプ７とを相互に接続するための配線のレイアウトも容易である。
【００４２】
ただし、貫通孔の形成方法はサンドブラスト加工に限定されない。図６には、サンドブラスト以外、例えばレーザ加工またはフォトリソ加工によって貫通孔が形成された多層配線基板を用いたマルチチップモジュールを示す。
図１では、絶縁基板１の両面において電気的接続を可能とする貫通孔１００の内面には、導電性材料が存在している。例えば、銅配線１０１は、貫通孔１００の内面にスパッタ等により給電膜、例えばＣｒ／Ｃｕを形成し、その後電気めっきにより形成する。配線１０１が形成された後に、貫通孔内に絶縁性の材料を充填して基板１の強度を高めてもよい。
【００４３】
また、絶縁基板１の両面間の電気的接続を取る方法として、貫通孔１００の内面に配線を形成する以外に、ペースト印刷等により貫通孔１００を導電性材料で充填する、又ははんだ材料を溶融させて流し込むようにしてもよい。適切に選択した導電性材料を絶縁基板１に充填した場合は、貫通孔１００を有する絶縁基板１の強度を高めることもできる。
【００４４】
本実施例では、絶縁基板１の表面には、配線１２０とポリイミドやポリベンゾシクロブテン等の層間絶縁層１１０等からなる薄膜配線層２が形成されている。各層間絶縁層１１０（薄膜配線層２）は層間および線間の配線絶縁が確保できる厚みが必要であり、約５〜５０umの範囲であるが、より好ましくは約１０から２０umである。
【００４５】
各層間絶縁層１１０の物性値、例えば熱膨張係数や弾性率は同じではなく、例えば材料の種類および材料の組成比を変えることにより、必要に応じて変化させることもできる。半導体装置９が実装される多層配線基板６の１次側では、層間絶縁層の物性値を半導体装置（シリコン）の物性値に近づけ、多層配線基板６の２次側では、層間絶縁層の物性値を実装基板の物性値に近づける。
例えば、半導体装置９が実装される多層配線基板６の１次側では、線膨張係数が小さい材料で層間絶縁層を形成する。これにより、多層配線基板６の１次側と半導体装置９の線膨張係数が近づくため、発生する熱応力を減少させることができ、接続信頼性を確保できる。特に、基板１の熱膨張係数と半導体装置（シリコン）の熱膨張係数が異なるときには有効である。
一方、多層配線基板６の２次側では、線膨張係数が大きい材料で層間絶縁層を形成する。これにより、多層配線基板６の２次側と実装される基板（実装基板１０）の線膨張係数が近づくため、発生する熱応力を減少させることができ、マルチチップモジュール１０００と実装基板１０との接続信頼性を確保できる。
このように多層配線基板６の厚さ方向で線膨張係数を変化させることにより、半導体装置９と多層配線基板、およびマルチチップモジュールと実装基板１０の間で生じる熱応力を緩和し、接続信頼性を確保することができる。
なお、多層配線基板６の１次側と２次側の両方で層間絶縁層の材料を変化させる必要はなく、例えば、基板１と実装基板１０の線膨張係数の差が大きい２次側だけ層間絶縁層の材料を変化させ、実装基板の線膨張係数に近づけてもよい。
【００４６】
続いて、絶縁基板１の種類と層間絶縁層１１０の熱膨張係数の差について説明する。層間絶縁層に用いられるポリイミドやポリベンゾシクロブテン等の樹脂の熱膨張係数は数１０ppm/℃であり、絶縁基板１としてシリコン基板を用いた場合、その熱膨張係数は約３ppm/℃であり、ガラス基板を用いた場合、その熱膨張係数は約５ppm/℃である。従って、絶縁基板１と多層配線層３（薄膜配線層２）の間で熱応力が生じ、この熱応力によって多層配線基板６の反りやたわみが発生し、マルチチップモジュールの接続信頼性が確保されないおそれがある。また、層間絶縁層上で微細な配線の形成が困難になる。絶縁基板の厚みを層間絶縁層１１０の厚さの３０倍から５０倍程度の厚みとなるように調整すると、多層配線基板６の反りは小さく抑えられる。
【００４７】
図１では、絶縁基板１の面のうち、貫通孔１００の開口部の径が小さい側（１次側）には２層の薄膜配線層２が形成され、貫通孔１００の開口部の径が大きい側（２次側）には２層の薄膜配線層２が形成されている。しかし、絶縁基板１の両面に形成される薄膜配線層２の層数は任意であり、当該半導体モジュールの設計に応じて自由に設定できる。また、絶縁基板１の２次側において、層間絶縁層を形成せずに、マルチチップモジュールとそれを実装する基板との間に生じる応力を緩和するための層（応力緩和層）のみ形成してもよい。
【００４８】
薄膜配線層２は一層ずつ形成して積層してもよい。例えば、絶縁基板１の上に配線パターンを形成し、その後層間絶縁層１１０を形成する。その際、フォトリソグラフィ技術を用い、セミアディティブめっきプロセスにより配線形成すると配線高密度化が図れる。また、スクリーン印刷などの方法を用いて配線形成しても構わない。そして、必要に応じて形成された層間絶縁層１１０の上に配線パターンを形成し、再び層間絶縁層１１０を形成する。なお、絶縁基板の１次側と２次側で配線の形成方法を異ならせてもよい。すなわち、絶縁基板の１次側には半導体チップが搭載されるため、狭ピッチの配線パターンが要求される。一方、絶縁基板の２次側は実装基板（ユーザ基板）に接続されるため、１次側ほど狭ピッチの配線は要求されない。従って、例えば狭ピッチが要求される１次側配線ではフォトリソおよびめっきにより、２次側配線を印刷によって形成してもよい。
【００４９】
多層配線基板６の薄膜配線層２の各層で、配線の役割を決めておくのよい。例えば、図１の一次側の２層からなる薄膜配線層２のうち、絶縁基板１のすぐ上に形成される配線（第一の配線）ではユーザ基板と半導体装置９との信号をやり取りする信号配線を、１層目の層間絶縁層１１０の上に形成される第二の配線では電源線またはグランド線を、２層目の層間絶縁層１１０の上に形成される第３の配線は半導体装置９（ＬＳＩ）同士の信号のやり取りを行う信号線として形成してもよい。このように、多層配線層３を少なくとも２層構造とすることにより、３層の配線層を形成することができ、半導体装置９とユーザ基板１０との信号線、半導体装置９同士の信号配線、電源配線またはグランド配線を分けることができ、高速かつ微細な配線パターンを形成でき、また信号の雑音等の防止にも効果
がある。もちろん、配線パターンの制約等により、半導体装置９（ＬＳＩ）同士の信号のやり取りする配線をすべてを２層目の層間絶縁層の上に形成する必要はなく、半導体装置９（ＬＳＩ）同士の信号のやり取りする配線が、他の配線層よりも多層配線基板の最表面で多く行われていればよい。
あるいは、絶縁基板１のすぐ上に形成される配線（第一の配線）では電源線またはグランド線を形成し、１層目の層間絶縁層１１０の上に形成される第二の配線の中に、ユーザ基板と半導体装置９との信号をやり取りする信号配線と半導体装置９（ＬＳＩ）同士の信号のやり取りを行う信号線とを一緒に配置して形成すれば、多層配線層３を１層とすることができる。
【００５０】
なお、多層配線層３を１層とするか、２層以上必要となるかは、半導体装置９の論理規模やそのレイアウト、要求される高速信号特性などによって決まる。
【００５１】
また、各層間絶縁層の上に形成する配線の役割を変化させる場合、各層毎に配線幅や配線形状を変えることも有効である。
この多層配線基板６の１次側には、ＬＳＩ等の半導体装置９（半導体素子９）を実装する。半導体装置９には、ＢＧＡ、ＣＳＰ、ウエハーレベルＣＳＰなどの他、ＱＦＰ、TSOPなどのリードタイプの半導体装置も使用しても良い。
【００５２】
この半導体装置９および受動部品は表面実装型であることが望ましい。本実施例では、基板１と半導体装置９の間で発生する熱応力を小さくしているので、半導体装置と基板１との間にアンダーフィル（樹脂）が不要となる。従って、表面実装であれば、複数のチップを有するＭＣＭの製造において、チップ間で適正に動作するか試験を行い、不良と判定された場合に、不良のチップのみを交換することが容易になる。さらに、図７に示すように、半導体装置９自身が、半導体装置とそれが実装される基板との間に生じる応力を緩和する層９９を有している場合は、一層アンダーフィルは不要になるので、不良チップのリペアは容易になる。なお、図７では、素子回路が形成されたウエハ９７の電極と電気的に接続される配線９５は応力緩和層の傾斜を越えてはんだバンプ３００と接続されている。
【００５３】
実装される半導体チップ９は、同種のものに限らず、例えば図８に示すように、異種の複数の半導体チップを多層配線基板６上に実装してもよい。例えば、Ａはマイコン、Ｂはフラッシュメモリ、ＣはＤＲＡＭ、Ｄはコンデンサ等の個別部品という組合せでもよい。図１は図８の断面ａ―ａ’を表している。あるいは動作電圧の異なる複数の半導体チップを組み合わせて使用することもできる。また、ＱＦＰやＣＳＰなどの半導体パッケージや抵抗やコンデンサなどの受動部品を１つ以上含んでいても構わない。
【００５４】
異種の半導体チップを多層配線基板６上に実装した場合は、異なる半導体チップ間を接続するために必要な配線を多層配線層３の最上層で行い、下位の配線層ではグランド配線または信号配線を形成するようにする。さらに、最終的にユーザ基板と電気的に接続する必要のある配線のみを絶縁基板１の貫通孔１００を通じて接続するようにしてもよい。
【００５５】
異なる半導体チップの組合せとしては、DRAMとマイコン、DRAMとマイコンとDSP、DRAMとマイコンとROM、DRAMとフラッシュメモリ、DRAMとSRAMとフラッシュメモリ、ASICとDRAMなどがある。例えば、カーナビゲーションシステムではフラッシュ内蔵マイコンとASICとDRAMの組み合せなどが使われる。デジタルスチルカメラやデジタルビデオカメラではマイコンとフラッシュメモリ、フラッシュ内蔵マイコンとDRAM、あるいはマイコンとフラッシュメモリーとDRAMの組み合せなどが好適である。低電力化のためにフラッシュメモリーが使用されるが、フラッシュメモリーだけではメモリー容量が不足する場合に、高集積DRAMを組み合わせる。必要に応じてチップを積層してもかまわない。携帯端末、例えば、携帯電話にはデジタルスチルカメラと同様の構成が使用されるが、携帯電話ではデジタルスチルカメラよりも低消費電力が要求されるため、一般に、フラシュメモリーの容量をDRAMの容量と同等以上に設定することが多い。
【００５６】
半導体装置９（半導体チップ）と多層配線基板６は、バンプ３００等の外部接続端子により接続される。例えば、バンプ３００を有する半導体素子９を多層配線基板６に実装し、リフローすることにより接続される。また、バンプ３００を予め多層配線基板６に形成した場合は、いわゆるベアチップ（パッケージされていない半導体素子）を多層配線基板に実装することができる。
【００５７】
バンプ３００には、金等の線材を超音波ボンディング装置により凸型の形状を形成したものや、スズ、鉛、銅、銀、ビスマス、亜鉛、インジウム等の金属を単独あるいは２種類以上混合した合金をはんだバンプ３００として用いることができる。さらに、銀や金等の導電性材料を配合した樹脂をバンプ３００として用いることも可能である。はんだバンプ３００は、はんだの微粒子をロジン等からなる材料に配合し、適当なマスクを用いて半導体装置の電極上に印刷し、その後はんだの溶融温度以上に加熱してはんだを溶融させることにより形成することもできる。導電性の粒子を配合した樹脂を用いた場合も同様に、ペースト状の前記樹脂材料を適当なマスクを用いて半導体装置の電極上に印刷し、加熱により硬化あるいは半硬化状態とする方法によってもバンプ形成が可能である。さらに、電極表面の酸化膜を除去し適度な粘着性を有するフラックスを当該電極上に塗布し、適当な粒子径のはんだボールをマスク等により該電極上に整列し、リフロ炉等によりはんだの溶融温度以上に加熱することによりバンプを形成することもできる。これらは当然、外部接続端子７の形成にも適用することができる。
【００５８】
バンプ３００と接続する半導体装置９に設けた電極は、前工程と呼ばれる工程で形成されたアルミニウムや銅の電極や、前工程の後さらにウエハーレベルＣＳＰのような電極から半導体装置表面に銅等の配線で再配線を行った後に形成される電極を用いることが可能である。この電極表面にニッケルや金等の表面処理を行うことにより、バンプと電極表面のぬれ性を向上させたり、後述する半導体モジュールを外部基板に搭載する等の加熱工程においてバンプ材料が電極中に拡散しバンプと電極部の接合強度の低下を防止させることができる。
【００５９】
外部接続端子３００がはんだバンプの場合、はんだとして、Ｓｎ−Ａｇ系、またはＳｎ−Ａｇ−Ｃｕ系等のいわゆる鉛フリーはんだ、例えばＳｎ-３.０Ａｇ−０.５Ｃｕを用いてもよい。また、はんだの濡れ性を考慮して、Ｂｉ、Ｉｎを含ませてもよい。
【００６０】
しかし、鉛フリーはんだは、従来使用されていた鉛はんだに比べて固いため、半導体装置９と多層配線基板６との間で生じる熱応力をはんだバンプで緩和することが困難である。
そこで、本実施例のように、層間絶縁層の物性値、例えば熱膨張係数や弾性係数を多層配線基板の厚さ方向で変化させる、具体的には、一次側の最表面の層間絶縁層と、多層配線基板６に実装される半導体チップ９との熱膨張係数と近づけて、発生する熱応力を小さくすることにより、鉛フリーはんだを用いた場合であっても、半導体装置９と多層配線基板６との接続信頼性を確保することができる。また、絶縁基板にガラスやシリコン基板を用いれば、発生する熱応力が小さくなり、鉛フリーはんだを用いた場合であっても、半導体装置９と多層配線基板６との接続信頼性を確保することができる。
ところで、一次側の接続に用いられるはんだバンプの融点は、二次側の接続に用いられるはんだボール７よりも高くなくてはならない。すなわち、一次側および二次側において、はんだ接続温度を変化させて、温度階層を設けることが必要である。
例えば、半導体素子と多層配線基板の一次接続には高温系はんだを、マルチチップモジュールと実装基板１０との２次接続には低温系はんだを用いることが望ましい。
【００６１】
多層配線基板６の２次側には、実装基板１０（ユーザ基板１０）との接続を取るため、外部接続端子７が形成されている。外部接続端子７は、バンプ３００と同様に、はんだボール以外にも、導電性の粒子を配合した樹脂などにより構成しても良い。外部基板との接続方法によっては、ボールや端子形成を行わずに使用しても良い。
【００６２】
外部接続端子７として、はんだバンプを形成した場合、隣り合うバンプ間の距離（バンプピッチ）は５００umから８００umであり、バンプピッチにあわせてはんだバンプ７の直径を適宜選択するが、はんだバンプの直径は最大でバンプピッチの約７０％の大きさとなる。
【００６３】
外部接続端子７がはんだバンプの場合、はんだとして、Ｓｎ−Ａｇ系、またはＳｎ−Ａｇ−Ｃｕ系等のいわゆる鉛フリーはんだ、例えばＳｎ-３.０Ａｇ−０.５Ｃｕを用いてもよい。また、はんだの濡れ性を考慮して、Ｂｉ、Ｉｎを含ませてもよい。
【００６４】
上述したように、従来用いられていた鉛はんだに比べ、鉛フリーはんだは固いので、鉛フリーはんだを用いた場合は、マルチチップモジュールと実装基板１０との間で生じる熱応力をはんだバンプで緩和することが困難である。
しかし、本実施例のように、マルチチップモジュールの層間絶縁層の熱膨張係数を多層配線基板の厚さ方向で変化させて、応力を緩和することにより、鉛フリーはんだを用いた場合であっても、マルチチップモジュールと実装基板１０との接続信頼性を確保できる。本実施例における多層配線基板６は、半導体チップのインターポーザとしての役割を果たすのみならず、半導体装置９（半導体チップ、ＬＳＩ等）および多層配線基板６と実装基板１０の間に生じる熱応力を緩和する。
【００６５】
なお、図９に示すように、本実施例に説明した半導体モジュールであっても、ユーザがより高い信頼性を望む場合は、半導体モジュールと実装基板の間にアンダーフィル２９（樹脂）を形成してもよいことはいうまでもない。アンダーフィルとして用いる樹脂は、エポキシ樹脂、フェノール樹脂、シリコーン樹脂等を単独、あるいは２種類以上混合したものに、二酸化珪素、酸化アルミニウム等の充填材や、カップリング剤、着色剤、難燃剤等を必要に応じて配合しても良い。
【００６６】
その他、図１０に示すように、半導体素子９（半導体チップ）と多層配線基板６は、フリップチップ接続ではなく、ワイヤボンディングによって接続してもよい。もちろん、図１１に示すように、複数の半導体チップ９を有する半導体モジュール内に、半導体チップ９の種類等に応じて、フリップチップ接続とワイヤボンディング接続を複合するようにしてもよい。
【００６７】
ワイヤボンディングを用いた場合、半導体装置９の発熱は主にその裏面から生じるので、半導体装置９を多層配線基板６にダイボンデングすることで、放熱を多層配線基板６を介して行うことが出来る。半導体装置９の電極と多層配線基板６の電極とがワイヤボンデングにより接続される。なお、必要に応じて、図１２に示すように、半導体装置９を樹脂８９でカバーする（レジンモールド）したり、また半導体装置９と多層配線基板との間にアンダーフィルを充填すれば、より信頼性が向上することはいうまでもない。
【００６８】
本実施例の効果としては、多層配線基板が応力を緩和する機能を有する、半導体チップと半導体チップが実装される配線基板、及びそれらから構成されるマルチチップモジュールと実装基板の接続信頼性を向上させることができる。
【００６９】
また、多層配線基板が応力を緩和する機能を有することにより、このマルチチップモジュールを実装基板に実装する場合に、アンダーフィルを充填しなくても、マルチチップモジュールとユーザの基板の応力を緩和することができ、ユーザの作業を軽減することができる。
【００７０】
また、絶縁基板として、貫通孔を有するガラス基板またはシリコン基板を用いれば、絶縁基板上に高密度に配線を形成できる。また薄膜配線層の層数を少なくできるため、多層配線基板を薄く形成でき、半導体モジュールを薄型化、小型化することができる。
【００７１】
また、このマルチチップモジュールを実装した電気機器、例えば携帯電話等の携帯端末やパソコン、カーナビゲーション、デジタル／アナログカメラまたはビデオ等をより小型化、高性能にすることができる。
【００７２】
なお、マルチチップモジュールであることにより、従来は、ユーザであるセットメーカなどがメモリ、マイコンなどの半導体を個別に購入し、配線の引き回しなどのレイアウト設計を行い、その設計に基づいて半導体を外部基板（回路基板）上に実装していたが、所定の機能を実現した半導体モジュールを提供できれば、ユーザはこの半導体モジュールを１つの部品として取り扱うことができ、設計の負担は激減する。特に数ヶ月おきに新機能を追加したり、機能のバージョンアップなどがある分野、例えば携帯電話や携帯情報端末等で有効となる。
【００７３】
なお、基板１にガラス基板を用いた場合、好適なガラスの組成としては、ソーダガラス、低アルカリガラス、無アルカリガラス、イオン強化ガラスなどがあるが、弾性率や線膨脹係数などを考慮して適宜選択する。例えば、アルカリイオン含有量が少ないガラスほど一般には線膨脹係数が小さくなる傾向がある。
【００７４】
半導体装置９と多層配線基板６の間の接続信頼性を向上させる観点では、無アルカリガラスや低アルカリガラスが好ましい。ただし、実施例においては、半導体装置９と多層配線基板６との間の接続信頼性は、ガラス材質の特性だけではなく、両者の間の接続構造やアンダーフィル材の選択にも依存しているので、それらをも考慮してガラス材質を選択する。
【００７５】
一方、半導体モジュール１０００全体での接続信頼性の観点では、アルカリ含有量の大きなソーダガラスが好ましい。多層配線基板６とそれを実装する実装基板１０との間の線膨脹係数差が小さいからである。ただし、本実施例においては多層配線基板６と実装基板１０との間の接続信頼性は、ガラス材質の特性だけではなく、多層配線基板６の表面に設けた応力緩和層の材質、構造（厚み、面積など）にも依存しているので、これらをも考慮してガラス材質を選択する。
【００７６】
半導体装置９と多層配線基板６との間の熱膨張係数差と、多層配線基板６とそれを実装する実装基板との間の熱膨張係数差とを両立させ、かつ価格なども考慮すると、ソーダライムと無アルカリガラスの中間的なアルカリイオン含有量である低アルカリガラスが好ましい。
【００７７】
本発明に係るマルチチップモジュールの他の実施例を、図１３を用いて説明する。本実施例では、実装基板１０（ユーザ基板）に実装される２次側に、マルチチップモジュールと実装基板１０との間に生じる応力を緩和するための絶縁層５（以下、応力緩和層５という）を形成するものである。
この応力緩和層５の厚さは応力緩和の観点からは絶縁基板１の厚みに対して約１／１０から約１／２程度の厚みであるか、あるいは絶縁基板の対角長さに対して約１/３００〜約１/２０であることが望ましいが、製造プロセスの観点からは約１０乃至２００マイクロメートルが望ましく、更に好ましくは約３５乃至１５０マイクロメートルである。応力緩和層の厚さおよび物性値については後述する。
【００７８】
応力緩和層５は、絶縁基板１上にまたはマスクを用いてスクリーン印刷することにより形成されるが、スプレー塗布、カレンダーコートやフォトリソグラフィ技術等を使用しても構わない。
【００７９】
例えば、応力緩和層５をマスク印刷（スクリーン印刷）する場合、所望の位置に応力緩和層を形成することができる。また、応力緩和層の端部で傾斜部が形成することもできる。応力緩和層の材質等により、傾斜部が形成されないようにすることもできるし、また傾斜部の角度を制御することもできる。図１４に示すように、基板１で貫通孔が形成されていない部分に応力緩和層を設け、その応力緩和層の上に外部接続端子を形成すると、外部接続端子に加わる応力をより効率よく緩和することができる。
【００８０】
一方、スタンピングで応力緩和層を形成する場合、スタンピング用の型に応力緩和用の絶縁材料を塗布し、基板上に応力緩和層の形状を転写するため絶縁材料硬化時の端部の形状変化が生じない絶縁材料の選択が可能となる。この場合、印刷方式に比べ端部の形状が一定になり易いという特徴がある。
【００８１】
さらに、スプレー塗布方式では、印刷マスクあるいはスタンピング金型を用いないため、応力緩和層形成時の形状に自由度あり、ノズル形状を適当に選択すれば、印刷マスクやスタンピング金型では形成し難い応力緩和層の形成が可能となる。また、印刷方式やスタンピング方式に比べ、吹き付け量の調整で応力緩和層の厚さを調整でき、厚さ調整の範囲も広くなる。
【００８２】
半硬化あるいは未硬化の樹脂シートを貼り付ける方式では、厚膜の応力緩和層の形成が可能となり予めシート状の絶縁樹脂を用いるため、応力緩和層表面の平坦性に優れるという特徴がある。
【００８３】
なお、これらの方法を単一で用いるのではなく、組み合せて応力緩和層を形成してもよいことはいうまでもない。
【００８４】
絶縁基板１と同じように、応力緩和層５の両面においても電気的に接続をとる必要があるため、応力緩和層５にも貫通孔１００が形成されている。この貫通孔１００は、サンドブラストのみならずレーザ加工、またはフォトエッチングにより形成される。
【００８５】
本実施例によれば、半導体チップ９を搭載した半導体モジュール１０００と実装基板１０との熱膨張係数の差から生じる応力を緩和することができる。特に、基板１がガラス基板またはシリコン基板の場合には、基板の二次側に生じる応力を効率よく緩和することができる。また、半導体モジュール１０００とユーザ基板１０の間に生じる熱応力を緩和することができれば、半導体モジュール１０００をユーザ基板１０に実装する場合にアンダーフィルを充填する必要がなくなり、ユーザの作業を軽減することができる。なお、応力緩和層５を形成した半導体モジュールであっても、ユーザがより高い信頼性を望む場合は、図１５に示すように、アンダーフィルを用いてもよいことはいうまでもない。
【００８６】
この応力緩和層５は多層配線基板６に必須の構成ではなく、半導体モジュール１０００とユーザ基板１０によって生じる熱応力が許容できる範囲であれば、多層配線基板６に応力緩和層５を形成する必要はない。
【００８７】
図１６は、本発明に係るマルチチップモジュールの他の実施例を示す図である。本実施例では、多層配線基板６にコアとなる基板１を有さず、線膨張係数が異なる薄膜配線層が積層されている。このような構造にすれば、多層配線基板により、半導体装置９と実装基板１０の間の熱応力を緩和し、接続信頼性を確保することができ、さらに多層配線基板のコア基板である絶縁基板１の厚さを省略できるため、より薄い多層配線基板が実現できる。従って、かかる多層配線基板を用いれば、より薄膜化した電子装置を実現できる。
続いて、図１７を用いて、マルチチップモジュールの製造方法の一実施例について説明する。
まず、ユーザからの要求等に応じて、マルチチップモジュールを設計する。
続いて、マルチチップモジュールに用いる半導体装置（半導体チップ）を用意する。この半導体チップは、例えば素子回路が形成され、いわゆる前工程が済んだ半導体ウエハ上に、再配線およびはんだバンプ等を形成して、その後ダイシングされた半導体パッケージ（いわゆるウエハレベルチップサイズパッケージ）であってもよいし、そうでなくてもよい。また、必ずしも自ら製造した半導体チップでなくてもよく、必要に応じて他社より購入した半導体チップを用いてもよい。半導体チップ自身は動作試験の工程等で合格していることが望ましい。
また、半導体チップ等を実装する配線基板（インターポーザ）も用意する。この配線基板も自ら製造したものであってもよいし、他社から購入したものでもよい。この配線基板は、上記実施例で説明した配線基板であり、例えば基板１（コア基板１）がガラス基板またはシリコン基板であり、基板１の表面には薄膜配線層２が形成されているものであってもよいし、基板１（コア基板１）の二次側に応力を緩和するための層を有するものであってもよい。この配線基板自身も配線の短絡等の試験工程を合格していることが望ましい。
また、配線基板は最終製品のマルチチップモジュールの大きさにダイシングされる前のものであってよい。図３、図４に示すようなダイシング前の配線基板であれば、配線基板の上に複数の半導体チップを搭載し、はんだリフローまたはワイヤボンディング等により半導体チップ等を実装する。
その後、半導体チップと配線基板の電気的接続をとり、動作試験を行い、良／不良の判別工程を行う。動作試験において、半導体チップ間（メモリとマイコン等）の特性や相性等が悪い場合、マルチチップモジュール全体を不良品とするのではなく、少なくとも一つのチップを交換し、再び動作試験を行い、良／不良の判別工程を行ってもよい。不良品が発生した場合、チップのリペアを行う回数は任意である。
【００８８】
判別工程をおこない、最終的にマルチチップモジュールとして良品、不良品を選別した後に、ダイシングしてマルチチップモジュールを形成し、その後出荷する。無論、製造したマルチチップモジュールを他の実装基板に実装し、電子部品、電子機器に組み込んで情報端末機器等として販売してもよい。なお、ダイシングした後にマルチチップモジュールの動作試験を行ってもよい。
所定の機能を実現した半導体モジュール（マルチチップモジュール）を購入したユーザは、この半導体モジュールを１つの部品として取り扱うことができ、はんだバンプ等の外部接続端子を用いて実装基板に実装し、所望の電子機器等を製造する。
本実施例の製造方法によれば、多層配線基板と半導体装置の間にアンダーフィルを充填していない状態で、マルチチップモジュールの各半導体チップ間の動作試験を行うことができるので、不良のモジュールが見つかった場合には、ウエハ（ガラスウエハ、シリコンウエハ等）上で不良チップ毎の取替えが可能になる。従って、マルチチップモジュールの製造の歩留まりが向上する。
【００８９】
また、多層配線基板に応力を緩和する機能を有することにより、このマルチチップモジュールを実装基板に実装する場合に、アンダーフィル（樹脂）を充填しなくても、マルチチップモジュールとユーザの基板の応力を緩和することができ、ユーザの作業を軽減することができる。
【００９０】
続いて、多層配線基板６および半導体モジュール１０００の製造方法の一例について説明する。本実施例では、基板１（コア基板１、絶縁基板１ということもある）であるガラ
ス又はシリコン基板に応力緩和層となる厚膜の絶縁層を形成し、サンドブラストによって該絶縁層に貫通孔を形成している。
【００９１】
基板１として、ガラスやシリコンを用いた場合には、ウエハ状態で多層配線基板６を製作することも可能であるし、角型の薄板状で基板製作することも可能である。
【００９２】
図３、図４は、ガラス基板やシリコン基板を用いて多数個取りする状態を示す。ガラス基板やシリコン基板上に複数個のモジュール回路を形成し、所定の半導体装置９（半導体チップ）、抵抗、コンデンサ等を搭載し、外部接続端子となるはんだボールを搭載し、さらに必要に応じて半導体装置と基板間を樹脂で充填する。その後、シリコンウエハのダイシングと同様な方法により、各モジュール部分を個々に切り出し所望の半導体装置を得ることが可能である。なお、下記では説明を容易にするため、多層配線基板およびマルチチップモジュールの一部の構造を用いて説明する。
図１８は、本実施例にかかる製造方法をフローチャートで表したものである。
なお、本実施例では、多層配線基板の二次側の外部接続端子（二次側バンプ７）を形成する工程を有しているが、マルチチップモジュールとして出荷、販売等する場合には、二次側バンプは必ずしも形成されていなくてもよい。また、本実施例では、基板１としてガラス基板またはシリコン基板を用いた場合について説明する。
図１９、図２０、図２１はマルチチップモジュールの製造方法を説明した工程図である。
【００９３】
まず、配線基板に用いられる絶縁基板１として、ガラス基板またはシリコン基板を用意する。必要に応じ、表面や端面の整面処理や清浄化処理をおこなっておく。適切な端面処理をおこなうことにより、製造上の不良を低減できる。
【００９４】
なお、シリコンの素材そのものは導電性（半導体〜導体）であるため、これを基板１（絶縁基板１）として用いる場合には、その表面に絶縁性の膜を形成する必要がある。このような膜としては、例えば、水蒸気中で加熱することによって表面に形成できる熱酸化膜や、有機樹脂膜などがある。図１９、図２０、図２１では簡便化のために、シリコン基板の場合は、その表面に形成した絶縁膜を一体化して絶縁基板１と表示している。
【００９５】
次に、図１９.aに示すように、絶縁基板１の表面に配線１２０を形成する。配線形成は例えばセミアディティブ法を用いることができる。セミアディティブ法で配線形成する場合、めっき種膜を成膜する前に絶縁基板１の表面をスパッタエッチ等によって清浄化しておくと良い。これにより、基板表面と配線との密着性を確保できる。配線材料は導電性の観点から、Ｃｕ、Ａｌ、Ａｇ、Ａｕがよいが、腐食性、マイグレーション耐性、価格を考慮するとCuが望ましい。Cuは延性を有する材料であるため、サンドブラスト加工のマスクとして使用することもできる。
【００９６】
続いて、図１９.bに示すように、配線パターンの上に層間絶縁層１１０を形成する。層間絶縁層１１０の厚みはおおむね約５〜５０umの範囲であるが、より好ましくは約１０から２０umである。層間絶縁層１１０としてはポリアミド樹脂、ポリイミド樹脂、ポリベンゾシクロブテン樹脂、ポリベンズオキサゾール樹脂等を用いることができる。絶縁基板１上に薄膜配線層２を１層ずつ形成する場合、その薄膜配線層の層数および層の厚さは必要に応じて変化させることができる。各層を１層ずつ形成することを利用して、配線層の厚さや層間絶縁材料の厚さ、材質などを調整することにより、配線の電気特性を向上させることも可能である。例えば、グランド層と信号層との間の絶縁層の絶縁材料Aと信号層の線間の絶縁材料Bとで異なる誘電特性を有する材料を使用することにより、グランド層と信号層、信号層同士の電気的結合の強度を調節することができ、高速配線への対応が可能となる。また、各層間絶縁層の材質を変えることにより、基板の厚さ方向で線膨張係数を変化させることもできる。
図１９.ｂでは、半導体チップが搭載される絶縁基板１の面（１次側）には２層の配線層が形成されて、この半導体モジュールが実装される面（２次側）には１層の配線層が形成された場合を示す。
【００９７】
図２２は、絶縁基板１上の２次側の配線パターンを示したものである。図２２、図３０にしめすパッドの部分のうち、サンドブラストするときに研磨粒子があたる部分を斜線で示している。このように、貫通孔１００が形成される位置を取り巻くように銅パッドをあらかじめ設けておくことにより、サンドブラストによって絶縁基板１の表面にマイクロクラックが生じにくくすることができ、絶縁基板の強度を維持することができる。
【００９８】
続いて、図１９.ｃでは、半導体モジュールがユーザ基板に実装される絶縁基板１の面（２次側）に、ステンシル印刷やフォトリソグラフィ等により厚膜の絶縁層５を形成する。この絶縁層５は応力緩和層の役割を果たし、半導体モジュールと実装基板１０の線膨張係数の差から生じる熱応力を緩和することができる。なお、所定の位置に精度良く絶縁層を形成したい場合は、ステンシルマスクを用いてスクリーン印刷した後にレーザトリミングするなどの方法がある。
【００９９】
次に、図２０.ａ、図２０.ｂの工程により、絶縁基板１の両面の配線層を接続する貫通孔１００を形成する。このとき、応力緩和層５と絶縁基板１は材質（硬度）が異なり、サンドブラストによって、応力緩和層５に貫通孔１００を形成することは困難である。従って、レーザ加工等によって応力緩和層５に穴（窪み部分）を形成し、その後サンドブラストによって絶縁基板１に貫通孔１００を形成する。
【０１００】
多層配線基板６に貫通孔１００を形成するためのマスクを形成する方法の代表例は次の通りである。第１の方法は、フォトリソグラフィ技術を用いる方法である。具体的には、サンドブラスト加工の際にマスクとなるブラストレジストを応力緩和層の上に成膜し、このブラストレジストと応力緩和層をフォトリソグラフィ技術により開孔する。この開孔されたブラストレジストは、サンドブラストにより、応力緩和層に貫通孔を形成するためのマスクとなる。この方法では、ブラストレジストと応力緩和層の両方を一括して開孔することができる。しかし、ブラストレジストおよび応力緩和層の両方が感光性材料であることが条件である。
第２の方法は、レーザ加工を用いる方法である。具体的には、第１の方法と同様に、ブラストレジストを応力緩和層の上に成膜し、ブラストレジストと応力緩和層をレーザ加工により一括で開孔する。第２の方法では、ブラストレジスト及び応力緩和層の感光性有無に関わらず用いることができる。また、この第２の方法で使用するブラストレジストには解像特性が必ずしも必要ではないため、第１の方法と比べてブラスト耐性がより優れた材料を選択できる。
【０１０１】
第３の方法は、第１の方法と同様に、感光性のブラストレジストを応力緩和層の上に成膜し、フォトリソグラフィにより、ブラストレジストに開孔パターンを形成する。次に、ブラストレジストの開孔部を通して応力緩和層をエッチングして応力緩和層５に穴（窪み部分）を形成する。
【０１０２】
上記ブラストレジストは耐熱性および耐サンドブラスト性を有することが必要であるが、その成膜には、（１）耐サンドブラスト性を有する感光性樹脂を薄膜配線層２上に塗布するか、（２）耐サンドブラスト性を有する感光性樹脂をドライフィルム状としたものを貼り付ける、などの方法がある。なお、貫通孔の開孔径や孔ピッチ、およびその位置精度次第で、マスクのパターンをスクリーン印刷によって形成することも可能である。その場合、必要に応じてフォトリソグラフィやレーザによる追加加工で位置精度、加工精度の微調整することもできる。
【０１０３】
上記第１から第３などの方法により、図２０.ａに示す形状となるが、このとき、形成された窪み部分が絶縁基板１に達していてもよいが、必ずしも達していなくても良い。
【０１０４】
続いて、図２０.ｂに示すように、同じマスクを用いて、その応力緩和層５の穴（窪み部分）に対してサンドブラストを行い、絶縁基板１に貫通孔１００を形成する。
【０１０５】
貫通孔１００を形成する条件は、基板材質の特性、特に基板の弾性率や破壊靭性に応じて適宜選択する必要があるが、比重が2.0〜10.0でバルク材の曲げ強度が0.1〜2.0GPaとなるような加工粒体を使用することが望ましい。加工粒体の粒径が大きくなるほど加工速度は速くなりやすいが、逆に後述するマイクロクラックやチッピングの問題が発生しやすい傾向がある。
【０１０６】
本実施例では、基板材質や貫通孔の加工寸法（厚み、径）、所望の加工速度などを考慮して加工粉体の粒径（＃）を決定するが、＃１５０〜＃２０００の範囲であることが望ましい。本実施例では＃５００、＃６００、＃７００、＃８００、＃９００、＃１０００、＃１１００、＃１２００のいずれか、あるいはそれらを適宜組み合わせて使用した。なお、加工粉体は循環・再利用するが、使用している間に互いに衝突して破砕しあうので、粒径が上記範囲を維持するように適宜分球すると良い。また、基板の貫通孔部分の破砕粉等も混入するので、必要に応じ、これを除去する。従って、本実施例において貫通孔形成に使用するサンドブラストマシンは、循環・再利用機構と、分球機構とを備えていることが望ましい。加工粉体の循環・再利用や分球が貫通孔加工と同時並行で自動的に運転されるように設定されているサンドブラストマシンを使用すると実用的である。
【０１０７】
なお、フォトエッチングやレーザ加工で応力緩和層に孔を設けた場合、絶縁基板１の表面に樹脂加工残さが残ることがあるが、絶縁基板１に行うサンドブラスト加工の際に一緒に除去される。通常レーザ加工により樹脂に孔を形成すると、配線接続信頼性低下の原因となる樹脂の残留（スミア）が形成され、化学処理等によるデスミア処理を行う工程が必要となる。本実施例の製造工程では、レーザ加工で形成した窪み部分に対してサンドブラストするため、サンドブラストの段階でスミアを除去することができ、化学的なデスミア処理を行う必要がない。
【０１０８】
サンドブラストにより貫通孔１００を形成すると、一方の開口端から他方の開口端で、貫通孔１００の径の大きさは異なるように形成されるが、このようにテーパを有することにより、スパッタや無電解めっき等の成膜方法により貫通孔１００の内面に給電膜が形成され易くなる。
【０１０９】
応力緩和層５が形成されていない絶縁基板１の面（１次側）において、貫通孔１００が形成される位置にあらかじめ銅配線を形成しておくと、サンドブラストが絶縁基板１を貫通した後に、サンドブラストによって一次側の層間絶縁層１１０（薄膜配線層２）が削られることを防止することができる。
【０１１０】
貫通孔１００が形成された後、エッチング等によりマスクを除去する。
【０１１１】
続いて、必要に応じて、貫通孔１００を形成する過程で絶縁基板１の貫通孔１００周辺に生じたマイクロクラックを除去する。
【０１１２】
絶縁基板１に生じるマイクロクラックは、大きく分けるといわゆるメディアンクラックとラテラルクラックと呼ばれる２種類に分類される。メディアンクラックは貫通孔側壁面に対して深さ方向にのびているクラックであり、一方、ラテラルクラックは貫通孔側壁面に対して沿面方向にのびるものである。
【０１１３】
我々の実験によると、ラテラルクラックの発生状況がサンドブラストによる貫通孔加工の能率に影響を与えるものと推測され、ラテラルクラックが発生しやすくなるような加工条件を選択することによりサンドブラストの加工能率が増大する。一方、メディアンクラックは貫通孔壁面に対して深さ方向にのびており、我々の実験によるとメディアンクラックが多くなるほど基板強度、特に抗折強度が低下しやすい傾向があった。
【０１１４】
従って、本実施例では、ラテラルクラックが発生しやすく、メディアンクラックが発生しにくいようなサンドブラスト条件を選定することが肝要である。我々の実験によると、ラテラルクラックとメディアンクラックの発生比率は、（１）加工粒体の硬度、（２）加工粒体の形状、（３）加工粒体の粒径、（４）加工粒体が被加工物へ単位時間に衝突する回数、（５）加工粒体が被加工物に衝突する角度、（６）加工粒体を搬送する気体の圧力、等に依存していることがわかった。従って、単位時間の衝突回数や衝突角度、搬送気体の圧力などを調整できるようなノズルを有しているブラストマシンを使用すると良い。適切なブラストマシンと加工条件を選ぶと加工能率と基板強度とを両立できる。
【０１１５】
しかしながら、メディアンクラックが全く発生させないようにすることは実用上困難であり、仮にメディアンクラックを全く発生させなかったとしても、ラテラルクラックを起点に亀裂進展すると基板強度が低下して破損するおそれがあるため、貫通孔形成後にはマイクロクラックを除去する工程を入れておくことが望ましい。
【０１１６】
我々の実験によると貫通孔壁面の最表面を組成流動領域での機械加工や、化学的処理などで整面するなどの方法で貫通孔壁面の表面を除去してやれば、マイクロクラックが除去できる。あるいは、ガラス基板の場合には、少なくとも貫通孔周囲を軟化〜溶融温度まで加熱して自己融着させるなどの処理を施して、マイクロクラックを除去することもできる。貫通孔周囲を加熱する方法として、例えば、レーザーアニールなどの方法が挙げられる。あるいは、ガラス基板全体を加熱してマイクロクラックを自己融着させた後にゆっくり冷却すると、孔加工時にガラス基板内に蓄積されたひずみが開放されるので、基板割れによる不良率を低下させることができる。
【０１１７】
続いて、図２１に示すように、絶縁基板１の１次側と２次側の配線層を電気的に接続するため、貫通孔１００の内壁面および多層配線基板の最表面に配線を形成する。
【０１１８】
本実施例に好適な配線形成方法はいくつかあげられる。以下には、その代表例を例示する。第１の方法では、まず、貫通孔１００の内壁に給電膜をスパッタやＣＶＤ、蒸着などの方法により形成する。給電膜としては、例えばクロム／銅の多層膜が好ましいが、チタン／銅の多層膜などめっき給電膜として公知慣用の膜構成であればどれでも良い。ここで、クロムの機能は、基板と銅との接着を確保することであり、その膜厚は、７５ナノメートル程度であり、最大でも０．５マイクロメートル程度である。一方、給電膜の銅の膜厚は０．５マイクロメートル程度、最大で１マイクロメートルである。給電膜の形成後、絶縁基板１の表面にめっきレジストを成膜し、フォトリソグラフィ技術により、配線の逆パターンとなるめっきマスクを形成した後、電気めっきにより給電膜の上に配線を形成する。レジスト除去、めっき種膜除去を経て、配線間に絶縁膜（線間絶縁膜）を形成する。
【０１１９】
第２の方法は配線形成にサブトラクティブ法を用いる。配線として、クロム／銅などからなる多層膜をスパッタ成膜するところまでは第１の方法と同じであるが、その後、全面にめっきを施してから、絶縁基板の表裏にエッチングレジストを成膜、フォトリソグラフィ技術によりエッチングマスクパターンを形成する。エッチングによって配線を形成した後、レジスト除去、線間絶縁膜を形成する。
【０１２０】
第３の方法では、貫通孔内部に導電性材料を充填する。導電材料充填には、例えば、ペースト印刷などが用いられる。なお、導電材料充填に先立って上記２つの方法と同様に貫通孔内壁にスパッタ成膜してもよい。内壁表面にスパッタ膜を形成すると、（１）内壁表面の平滑性向上による充填性の改善、（２）充填材と絶縁基板との密着性向上、などの効果がある。
【０１２１】
その場合に成膜するスパッタ膜は、第１や第２の方法と同様のクロム／銅の多層膜でもよいし、単層膜でも構わない。導電性材料としてはんだを使用する場合には、絶縁基板との密着性を確保するためのクロムやチタンなどの膜とはんだの濡れ性を確保するための銅やニッケル、金などの膜との積層膜であることが望ましい。貫通孔内部の導電材料充填のあとは、セミアディティブ法かサブトラクティブ法によって基板表面に配線を形成する。なお、配線パターンによっては、ペースト印刷によって貫通孔充填と配線パターン形成とを一括で達成できる場合もある。
【０１２２】
上記第１から第３の方法を単独、あるいは適宜組み合わせて使用することで、基板の表裏を接続する貫通孔の導通配線と基板表面（２次側）の配線とを形成する。基板表面の配線は、必要な層数積層するが、電気抵抗の観点から銅配線であることが望ましい。また、必要に応じて、密着信頼性、絶縁信頼性などの観点から、銅の表面に異種金属を成膜することがある。
【０１２３】
なお、絶縁基板１がガラス基板の場合、ガラスは絶縁性を有する素材であるため、貫通孔内壁に直接接触するように配線等を形成しても問題はないが、密着性や絶縁信頼性、耐マイグレーション性、耐湿性などの観点から、貫通孔内壁面の表面を覆うように絶縁層を形成してもよい。一方、絶縁基板１がシリコン基板の場合には、シリコンが導電性を有しているため、配線基板１の表裏を接続するための配線を形成するに先立って貫通孔内壁面表面を覆うように絶縁層を設ける必要がある。
【０１２４】
続いて、図２１．ｂに示すように、半導体装置に形成されたはんだバンプ等の外部接続端子や異方導電性シート（ＡＣＦ）を用いて、多層配線基板６に半導体装置９およびコンデンサ等を実装し、半導体モジュールを形成する。多層配線基板６の２次側には、この半導体モジュール１０００を実装基板１０に実装するため外部接続端子、例えばはんだバンプ７（２次接続用バンプ）を形成する。
【０１２５】
半導体装置９の実装は、半導体装置に形成されたはんだバンプを用いてもよいし、配線基板に形成されたはんだバンプを用いてもよい。例えば、まず、配線基板の１次側に半導体装置９の外部端子ピッチに応じてはんだバンプ（１次側バンプ）を形成する。バンプピッチは一般に約５０〜５００umの範囲になることが多い。バンプサイズは前記バンプピッチに対して約１５〜８０％、望ましくは、約３０〜６５％になるように調整する。
【０１２６】
続いて、形成された１次バンプを用いて、多層配線基板６に半導体装置９を実装する。この１次側バンプのピッチは約５０から５００um程度である。配線基板６と半導体装置９とは線膨脹係数の差は小さいが、必要に応じて、配線基板６と半導体装置９との間にアンダーフィル剤を充填したり、半導体装置９の上部にポッティング材を塗布してもよい。また、特定の半導体装置をレジンモールドしてもよい。バンプサイズが２００マイクロメータ以下という微少なバンプになると、バンプの体積が小さくなったことにより機械的強度が低下する場合があるが、その場合にはアンダーフィル剤やポッティング材を単独あるいは組み合わせて使用することによって信頼性低下などの問題は起こらない。
【０１２７】
そして、半導体モジュールを実装基板１０に実装するためのバンプ７（２次側バンプ）を形成する。
【０１２８】
これにより、半導体装置９（半導体チップ）の配線と、一次側バンプ７が電気的に接続され、また多層配線基板６によりファインピッチが実現される。
【０１２９】
なお、上記では半導体モジュールを実装基板１０に実装するためのバンプ７（２次側バンプ）を一次側のバンプ形成後に形成している。しかし、必要に応じて、二次側バンプを形成後に、一次側バンプを形成してもよい。
【０１３０】
また、図１では、半導体装置９は２つ記載されているが、半導体装置9の数は任意であり、複数の半導体装置９（半導体チップ等）を多層配線基板６に実装し、いわゆるマルチチップモジュールを形成することもできることは言うまでもない。
【０１３１】
以上の工程により、ウエハ状態でマルチチップモジュールを形成することができる。マルチチップモジュールは、各チップ間の特性、相性等を試験し、必要に応じてウエハ上でチップ等を交換する。その後、多層配線基板をダイシングして、マルチチップモジュールを個別化する。
【０１３２】
各マルチチップモジュールは実装基板に実装され、電子機器、例えば情報携帯端末等が製造される。本実施例にかかる製造方法では、サンドブラストにより貫通孔１００を開けるため、高コストな感光性ガラスを基板材料として用いる必要はなく、低コストなガラス基板、シリコン基板を用いてマルチチップモジュールを製造することができる。また、絶縁基板１の二次側で、サンドブラストにより形成される貫通孔１００の位置に、あらかじめ銅パッドを形成することにより、絶縁基板１にマイクロクラックが発生しにくくすることができ、マルチチップモジュールの強度および信頼性が向上する。
【０１３３】
また、絶縁基板１の一次側で、サンドブラストにより形成される貫通孔１００の位置に、あらかじめ銅配線を形成することにより、層間絶縁層１１０が侵食されることを防止できる。
【０１３４】
続いて、マルチチップモジュールの他の製造方法について説明する。図２３は、本実施例にかかる製造方法をフローチャートで表したものである。第一の実施例と主に異なるところは、絶縁基板１に形成する貫通孔１００の工程の順番である。
【０１３５】
まず、第一の実施例と同様、配線基板に用いられる絶縁基板１として、ガラス基板またはシリコン基板を用意し、必要に応じ、表面や端面の整面処理や清浄化処理、表面絶縁化処理をおこなっておく。
【０１３６】
続いて、図２４.ａに示すように、第一の実施例と同様にサンドブラストにより絶縁基板１にのみ貫通孔１００を形成する。このサンドブラストにより、絶縁基板１にはマイクロクラックが発生する。
【０１３７】
続いて、絶縁基板１に発生したマイクロクラックを第一の実施例と同様の方法で除去する。
【０１３８】
続いて、図２４.ｂに示すように、絶縁基板１の貫通孔１００および絶縁基板１の上に配線１２０を形成する。上記実施例１と同様にセミアディティブ法やサブトラクティブ法などを用いて配線形成できる。
【０１３９】
上記実施例１と異なる点は、貫通孔１００内面および絶縁基板１の表裏（１次面、２次面）の３面に給電膜を形成することである。給電膜は基板の両面から同時に成膜しても良いし、１次面、２次面と片側ずつ成膜しても良い。３面に同時形成するという観点からみると、無電解めっき法が効率的である。スパッタにより給電膜を形成する場合は、基板の表裏へ成膜、特に２次面への給電膜の成膜と同時に貫通孔内壁への給電膜の形成が達成できる。給電膜としては上記第１の実施例と同様、例えば、クロム膜／銅の多層膜などがあげられる。給電膜形成後の配線形成方法としては次の２通りの方法がある。
【０１４０】
第１の方法はセミアディティブプロセスである。絶縁基板１の表裏（１次面および２次面）にめっきレジストを成膜し、フォトリソグラフィ技術により所望のめっき配線の反転パターンとなるレジストパターンを形成し、しかる後にめっきによって配線を形成する。貫通孔上部のレジストを開口しておくことにより、貫通孔１００内壁と基板の表裏とを一括してめっきできる。常法通りのパターン分離工程で、貫通孔内壁配線と基板表裏の配線とを一気にパターン分離できる。配線材料としては、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ等があげられる。
【０１４１】
第２の方法はサブトラクティブプロセスである。常法通りのめっき処理により、貫通孔１００内壁と基板の表裏とを一括してめっきできる。このめっき膜の上にエッチングレジストを成膜し、フォトリソグラフィ技術により所望の配線の反転パターンとなるレジストパターンを形成し、しかる後にエッチングによって配線を分離する。配線材料は第１の方法と同様、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ等である。
【０１４２】
このように、本実施例では貫通孔１００内壁と基板の表裏（１次面および２次面）の配線形成を一括で処理できるため、露光、現像、めっきの工数を大きく削減できる。
【０１４３】
続いて、図２４.ｃに示すように、貫通孔１００に充填材を充填する。充填材は必ずしも導電性材料である必要はなく、絶縁材料であっても良い。ペースト印刷などの簡便な充填方法で充填できるような充填性の高い材料であることが望ましい。一度の印刷で貫通孔１００に充填できない場合は、複数回印刷する必要がある。
【０１４４】
図２６は実際にペースト印刷を５回行って貫通孔１００を充填したときに、貫通孔１００の中央に未充填の部分（以下、未充填ボイド２００という）が形成された様子を示している。このような未充填ボイド２００を内包するような絶縁基板では、製造プロセス中の温度変化、例えば、絶縁膜成膜工程や半田付け工程などでの温度変化の度に、ボイド内の空気の膨張収縮が起こるため貫通孔内壁の配線の断線が起こりやすくなったり、絶縁基板内部にひずみが集積して絶縁基板１の強度が低下する恐れがある。また、第１回目の印刷工程で未充填ボイド２００ができると、２回目以降の印刷時に、ペーストへの圧力の一部がボイドの圧縮という形で逃げてしまうので、印刷圧が不足し、その結果完全な充填できなくなる。開口部の径が小さくなる絶縁基板１の１次側端面付近では圧損が大きいので、印刷圧が不足した場合には１次側端面付近で未充填部分２０１ができてしまうこともある。
【０１４５】
さらに、未充填ボイド２００を内包する貫通孔の上部には、ポリイミドやポリベンゾシクロブテンなどの層間絶縁膜、線間絶縁膜を精密に成膜することが困難となる。絶縁膜の硬化過程で加熱する際にボイドが膨張し、その影響を受けて基板表面に存在していて硬化途上にある絶縁層を変形させるためである。
【０１４６】
絶縁基板１の１次側端面付近で発生する未充填部分２０１の上には、次の工程で形成される層間絶縁層を平坦に形成することは困難である。その解決策の一つとしては、未充填ボイドを貫通孔内に形成しないことであり、それには貫通孔裏面から吸引しながらペースト印刷することが有効である。また揮発成分を含まない材料もしくは揮発成分の含有量が少ない絶縁性物質でペースト印刷したり、あるいは、ペースト印刷後に基板全体を減圧してボイドを除去した後静水圧を作用させるなどの処理が有効である。例えば絶縁性物質として無溶剤ワニスが有効である。
【０１４７】
他の解決策としては、絶縁基板１の上に配線を形成するに先だって、導電性材料等を１次側端面付近で発生する未充填部分２０１のくぼみに塗布することである。このようにすれば、未充填部分２０１があったとしても、絶縁基板１上は平坦になる。導電性材料として銀ペーストなどを使用して、これを未充填部分２０１のくぼみに印刷すればよい。
【０１４８】
続いて、図２４.ｄに示すように、貫通孔１００が充填された絶縁基板１に、配線１２０と層間絶縁層１１０を有する薄膜配線層２からなる多層配線層３を形成する。配線形成工程そのものは、前記第１の実施例と本質的には同じである。
【０１４９】
続いて、図２５.ａに示すように、必要に応じて、応力緩和層５を形成し、さらに応力緩和層５にフォトエッチングまたはレーザ加工等により孔（ビアホール）を形成する。応力緩和層５形成工程そのものは、前記第１の実施例と本質的には同じである。
【０１５０】
そして、図２５.ｂに示すように、形成された多層配線層３および応力緩和層５の孔およびその表面に配線を形成して、多層配線基板６を完成させる。
【０１５１】
図２５.ｃに示すように、半導体装置を多層配線基板６に実装する。多層配線基板６完成後のバンプ形成からモジュール形成までの工程も前記第１の実施例と本質的に同様である。
本実施例によれば、絶縁基板１に絶縁性物質を充填するため、貫通孔１００を充填しない場合に比べ、絶縁基板１および多層配線基板６の強度は向上し、マルチチップモジュールの信頼性も向上する。
【０１５２】
また、貫通孔１００内壁と基板の表裏（１次面および２次面）の配線形成を一括で処理できるため、露光、現像、めっきの工程数を大きく削減でき、マルチチップモジュールの生産効率を向上させることができる。
【０１５３】
続いて、図２７および図２８を用いて、マルチチップモジュールの他の製造方法について説明する。
【０１５４】
まず、第２の実施例と同様、配線基板に用いられる絶縁基板１として、ガラス基板またはシリコン基板を用意し、必要に応じ、表面や端面の整面処理や清浄化処理、表面絶縁化処理をおこなっておく。
【０１５５】
続いて、図２７.ａに示すように、サンドブラストにより、絶縁基板１に貫通孔１００を形成する。続いて、絶縁基板１に発生したマイクロクラックを除去する。
【０１５６】
続いて、図２７.ｂに示すように、絶縁基板１の貫通孔１００および絶縁基板１の上に配線を形成する。上記実施例１、実施例２と同様にセミアディティブ法やサブトラクティブ法などを用いて配線形成でき、貫通孔１００内面および絶縁基板１の表裏（１次面、２次面）の３面に給電膜を形成する点も実施例２と同じである。
【０１５７】
実施例２と本実施例との違いは、絶縁基板１の貫通孔１００への絶縁性物質充填と絶縁基板１上への層間絶縁層１１０（薄膜配線層２）形成の順番にある。実施例２では基板表面配線形成の  際には貫通孔１００の１次側端は開口したままであり、その状態で貫通孔内部を充填していた。一方、本実施例では、層間絶縁層１１０（薄膜配線層２）の形成に先だって絶縁基板１の1次側の開孔端を配線によって塞ぐ。貫通孔の径が小さい場合にはめっき膜厚を厚くすれば、貫通孔の狭くなっている方の開孔端（１次側開孔端）をめっき被膜で塞ぐことができる。貫通孔開孔端を塞いだ後、多層配線層３を形成する。
【０１５８】
続いて、図２７.ｃに示すように、１次側開孔端が塞がれた貫通孔１００を充填する。実施例１や実施例２と同様、絶縁性物質をペースト印刷することによる充填でもよいし、導電性材料の充填でも良い。
【０１５９】
続いて、図２８.ａに示すように、実施例１や実施例２と同様、必要に応じて、応力緩和層５を形成し、さらに応力緩和層５にフォトエッチングまたはレーザ加工等により孔を形成する。
【０１６０】
最後に、図２８.ｂ形成された多層配線層３および応力緩和層５の孔およびその表面に配線を形成して、多層配線基板６を完成させる。
【０１６１】
図２８.ｃに示すように、半導体装置を多層配線基板６に実装する。多層配線基板６完成後のバンプ形成からモジュール形成までの工程も前記第１の実施例と本質的に同様である。
【０１６２】
本実施例では、絶縁基板１上の二次側の配線により、貫通孔１００の開口部を塞ぐため、多層配線層３を形成した後に、絶縁基板１の貫通孔１００に絶縁性物質を充填することができる。この結果、絶縁基板１の１次側端面付近で発生しやすい未充填部分２０１の形成を効果的に抑制できる。これにより、次の工程で形成される層間絶縁層の平坦性を確保でき、高密度に配線を形成することがさらに容易となる。従って、より薄膜化されたマルチチップモジュールを製造することができる。
続いて、上記実施例で説明した多層配線基板に形成される絶縁層５（応力緩和層５）の物性値等について詳しく説明する。
【０１６３】
応力緩和層５の膜厚は、半導体モジュールのサイズ、応力緩和層５の弾性率、絶縁基板１の厚さや対角長さなどにも依存していて一概には断定できないが、絶縁基板１の厚さを０．３〜０．５ｍｍとし、絶縁基板１とその表面に形成される応力緩和層５とからなるバイメタルモデルで応力シミュレーション実験を行なったところ、許容できる応力緩和層５の膜厚範囲は、１０乃至５００マイクロメートルが望ましく、更に好ましくは３０乃至２５０マイクロメートルであることがわかった。これは、絶縁基板１の厚みに対して約１／１０から１／２程度の厚みに相当する。
【０１６４】
膜厚が３０マイクロメートルより小さくなると、所望の応力緩和を得ることができず、また膜厚が２５０マイクロメートルを越えて厚くなると応力緩和層５自身が持っている内部応力のために絶縁基板１の反りが発生して基板が破損したり、配線が断線するおそれがあるからである。
【０１６５】
応力緩和層５は、絶縁基板１より大幅に小さい弾性係数、例えば室温において０．１ＧＰａから１０ＧＰａの弾性係数を有する樹脂材料により形成されている。この範囲の弾性係数を有する応力緩和層５であれば信頼性のある多層配線基板６を提供することができる。すなわち、０．１ＧＰaを下回る弾性係数の応力緩和層５の場合、絶縁基板１そのものの重量を支えることが困難になって半導体モジュール１０００として使用する際に特性が安定しないという問題が生じやすい。一方、１０ＧＰaを越える弾性係数の応力緩和層５を使用すると、応力緩和層５５自身が持っている内部応力のために絶縁基板１の反りが発生し、絶縁基板１が割れるおそれがある。
【０１６６】
ここで使用している応力緩和層５の形成用の材料は、ペースト状のポリイミドであるがこれに必ずしも限定されるわけではない。前記ペースト状のポリイミドを使用する場合には、印刷塗布された後に加熱することで硬化することが出来る。また、このペースト状のポリイミドは、ポリイミドの前駆体と溶媒およびその中に分散した多数のポリイミドの微小粒子からなっている。微粒子としては、具体的には平均粒径１乃至２マイクロメートルであり、最大粒径が約１０マイクロメートルとなる粒度分布を有する微小粒子を使用した。本実施例に用いられているポリイミドの前駆体は、硬化するとポリイミドの微小粒子と同一材料となるので、ペースト状のポリイミドが硬化した際には、一種類の材料からなる均一な応力緩和層５が形成されることとなる。本実施例では、応力緩和層５の形成材料としてポリイミドを用いたが、本実施例ではポリイミド以外にアミドイミド樹脂、エステルイミド樹脂、エーテルイミド樹脂、シリコーン樹脂、アクリル樹脂、ポリエステル樹脂、これらを変性した樹脂などを用いることも可能である。ポリイミド以外の樹脂を使用する場合には、上記ポリイミド微小粒子表面に相溶性を付与する処理を施すか、あるいは、上記ポリイミド微小粒子との親和性を向上するように樹脂組成に変成を施すことが望ましい。
【０１６７】
上記列挙した樹脂のうち、イミド結合を有する樹脂、例えばポリイミド、アミドイミド、エステルイミド、エーテルイミド等では、イミド結合による強固な骨格のおかげで熱機械的特性、例えば高温での強度などに優れ、その結果として、配線のためのめっき給電膜形成方法の撰択肢が広がる。例えば、スパッタなどの高温処理を伴うめっき給電膜形成方法を選択できる。シリコーン樹脂やアクリル樹脂、ポリエステル樹脂、アミドイミド、エステルイミド、エーテルイミドなどイミド結合以外の結合で縮合した部分がある樹脂の場合、熱機械特性は若干劣るものの加工性や樹脂価格などの点で有利な場合がある。例えば、ポリエステルイミド樹脂では、一般にポリイミドよりも硬化温度が低いため扱いやすい。
【０１６８】
応力緩和層５形成用の材料は、例えばエポキシ、フェノール、ポリイミド、シリコーン等の樹脂を単独あるいは２種類以上配合し、これに各種界面との接着性を改善するためのカップリング剤や着色剤等を配合して用いることが可能である。
【０１６９】
本実施例では、これらの樹脂の中から価格、熱機械特性などを総合的に勘案してこれらの樹脂を適宜使い分ける。
【０１７０】
ペースト状のポリイミド中にポリイミド微小粒子を分散させることで材料の粘弾特性を調整することが可能となるため、印刷性に優れたペーストを使用することが出来る。微小粒子の配合を調整することで、ペーストのチキソトロピー特性を制御することが可能となるため、粘度の調整と組み合わせることで、印刷特性を改善することが出来る。本願実施例で好適なペーストのチクソトロピー特性は、回転粘度計を用いて測定した回転数１rpmでの粘度と回転数１０rpmでの粘度の比から求めた、いわゆるチクソトロピーインデックスが１．０から１０．０の範囲にあることが望ましい。なお、チクソトロピーインデックスに温度依存性が現れるペーストの場合、チクソトロピーインデックスが１．０から１０．０の範囲になるような温度領域で印刷すると高成績が得られる。
【０１７１】
必要となる応力緩和層５の膜厚が１回の印刷および加熱硬化で形成されないときには、印刷及び材料の硬化を複数回繰り返すことで所定の膜厚を得ることができる。例えば、固形分濃度３０乃至４０％のペーストを用いて厚さ６５マイクロメートルのメタルマスクを使用した場合、２回の印刷で硬化後の膜厚として約５０マイクロメートルを得ることが出来る。
【０１７２】
さらに、応力緩和層５用材料の硬化温度は１００℃から２５０℃までのものを用いる事が望ましい。硬化温度がこれより低い場合、半導体モジュール製造の工程内での管理が難しく、硬化温度がこれより高くなると硬化冷却時の熱収縮で絶縁基板１の応力が増大する懸念があるからである。
【０１７３】
硬化後の応力緩和層５はスパッタ、めっき、エッチングなどのさまざまな工程にさらされることから、耐熱性、耐薬品性、耐溶剤性などの特性も要求される。具体的には、耐熱性としてそのガラス転位温度(Tg)が１５０℃超４００℃以下であることが望ましく、より望ましくはTgが１８０℃以上、最も好ましくはTgが２００℃以上である。図２９はガラス転移温度(Tg)と線膨張係数の関係を示す実験結果である。これより、ガラス転移温度(Tg)が２００℃以上であれば、クラックが発生していないことが分かる。なお、工程中での様々な温度処理における変形量を抑える観点から、Tｇ以下の領域での線膨脹係数（α１）は小さいほど好ましい。具体的には３ppm/℃に近いほどよい。一般に低弾性材料は線膨脹係数が大きい場合が多いが、本実施例で好適な応力緩和層５材料の線膨脹係数の範囲は３ppm/℃〜３００ppm/℃の範囲であることが望ましい。より好ましくは３ppm/℃〜２００ppm/℃の範囲であり、最も望ましい線膨脹係数は３ppm/℃〜１５０ppm/℃の範囲である。なお、線膨脹係数が大きい場合には、前述した弾性係数が小さいことが望ましい。より具体的には、弾性係数（GPa)と線膨脹係数(ppm／℃)の積の値が特定の範囲にはいるようにすると良い。この値の望ましい範囲は、基板のサイズや厚み、実装形態によって変動するが、一般的には、この値がおおむね、５０〜１０００の範囲に入っていることが望ましい。
【０１７４】
一方、熱分解温度（Td）は約３００℃以上であることが望ましく、さらに望ましくは３５０℃以上であればよい。TgやTdがこれらの値を下回っていると、プロセス中での熱工程、例えばスパッタやスパッタエッチ工程で樹脂の変形、変質や分解が起こる危険性がある。耐薬品性の観点から言うと、３０％硫酸水溶液や１０％水酸化ナトリウム水溶液への２４時間以上の浸漬で変色、変形などの樹脂変質が起こらない事が望ましい。耐溶剤性としては、溶解度パラメーター（ＳＰ値）が５〜３０(cal/cm3)1/2となることが望ましい。応力緩和層５用がベースレジンに幾つかの成分を変成してなる材料である場合には、その組成の大部分が上記溶解度パラメータの範囲にはいっていることが望ましい。より具体的にいうと、溶解度パラメータ（ＳＰ値）が５未満あるいは３０超である成分が５０重量％を越えて含有されていないことが望ましい。
【０１７５】
これらの耐薬品性や耐溶剤性が不十分だと適用可能な製造プロセスが限定される場合があり、製造原価低減の観点から好ましくないこともある。現実的には、これらの特性を満足する材料コストとプロセス自由度とを総合的に勘案した上で、応力緩和層５用の材料を決定すると良い。
【０１７６】
以上、本発明に関し、実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更可能である。
【図面の簡単な説明】
【０１７７】
【図１】本発明に係る半導体モジュールの一実施例を示す図
【図２】本発明に係る半導体モジュールの一実施例を示す図
【図３】複数の半導体モジュールをシリコンウエハ上に形成した様子を示す図
【図４】複数の半導体モジュールをガラス基板上に形成した様子を示す図
【図５】ガラス基板にサンドブラストとフォトエッチングによって形成した貫通孔を示す図
【図６】本発明に係る半導体モジュールの一実施例を示す図
【図７】応力緩和層を有する半導体装置の図
【図８】多層配線基板に実装される半導体チップの組合せの一例を示す図
【図９】本発明に係る半導体モジュールの一実施例を示す図
【図１０】本発明に係る半導体モジュールの一実施例を示す図
【図１１】本発明に係る半導体モジュールの一実施例を示す図
【図１２】本発明に係る半導体モジュールの一実施例を示す図
【図１３】本発明に係る半導体モジュールの一実施例を示す図
【図１４】本発明に係る半導体モジュールの一実施例を示す図
【図１５】本発明に係る半導体モジュールの一実施例を示す図
【図１６】本発明に係る半導体モジュールの一実施例を示す図
【図１７】本発明に係る半導体モジュールの製造工程の一例を示すフローチャート図
【図１８】本発明に係る半導体モジュールの製造工程の一例を示すフローチャート図
【図１９】本発明に係る半導体モジュールの製造工程の一例を示す図
【図２０】本発明に係る半導体モジュールの製造工程の一例を示す図
【図２１】本発明に係る半導体モジュールの製造工程の一例を示す図
【図２２】配線とサンドブラストによる粒子があたる位置の関係を示す図
【図２３】本発明に係る半導体モジュールの製造工程の一例を示すフローチャート図
【図２４】本発明に係る半導体モジュールの製造工程の一例を示す図
【図２５】本発明に係る半導体モジュールの製造工程の一例を示す図
【図２６】貫通孔内に形成された未充填の部分を示す図
【図２７】本発明に係る半導体モジュールの製造工程の一例を示す図
【図２８】本発明に係る半導体モジュールの製造工程の一例を示す図
【図２９】ガラス転移温度(Tg)と線膨張係数の関係を示す実験結果の図
【図３０】配線とサンドブラストによる粒子があたる位置の関係を示す図
【図３１】サンドブラスト法により基板に貫通孔を形成する様子を示す図
【図３２】本発明に係る半導体モジュールの一実施例を示す図
【符号の説明】
【０１７８】
１…絶縁基板                    ２…薄膜配線層
３…多層配線層                  ５…応力緩和層
６…多層配線基板                ７…はんだバンプ                
８…はんだバンプ                ９…半導体装置（ＬＳＩ）      
１０…ユーザ基板            １００…貫通孔                
１０１…貫通孔内配線        １１０…層間絶縁層            
１２０…配線                １３０…ビア                
１０００…半導体モジュール
【図１】
0004840245.tif 000002
【図２】
0004840245.tif 000003
【図３】
0004840245.tif 000004
【図４】
0004840245.tif 000005
【図５】
0004840245.tif 000006
【図６】
0004840245.tif 000007
【図７】
0004840245.tif 000008
【図８】
0004840245.tif 000009
【図９】
0004840245.tif 000010
【図１０】
0004840245.tif 000011
【図１１】
0004840245.tif 000012
【図１２】
0004840245.tif 000013
【図１３】
0004840245.tif 000014
【図１４】
0004840245.tif 000015
【図１５】
0004840245.tif 000016
【図１６】
0004840245.tif 000017
【図１７】
0004840245.tif 000018
【図１８】
0004840245.tif 000019
【図１９】
0004840245.tif 000020
【図２０】
0004840245.tif 000021
【図２１】
0004840245.tif 000022
【図２２】
0004840245.tif 000023
【図２３】
0004840245.tif 000024
【図２４】
0004840245.tif 000025
【図２５】
0004840245.tif 000026
【図２６】
0004840245.tif 000027
【図２７】
0004840245.tif 000028
【図２８】
0004840245.tif 000029
【図２９】
0004840245.tif 000030
【図３０】
0004840245.tif 000031
【図３１】
0004840245.tif 000032
【図３２】
0004840245.tif 000033