(57)【特許請求の範囲】
【請求項１】
コモン接地された第１および第２トランジスタと、前記第１トランジスタの出力および前記第２トランジスタの入力間に接続された第１容量と、前記第２トランジスタの出力および前記第１トランジスタの入力間に接続された第２容量とを有する差動増幅器と、
前記第１および第２トランジスタの入力間に接続されたインダクタと、
前記第１および第２トランジスタの入力にそれぞれ接続された第１および第２可変容量と、
前記インダクタの中点に接続され、前記インダクタの中点から前記第１および第２トランジスタにバイアス電流を供給するベースバイアス回路と、
前記第１および第２トランジスタの出力振幅を受けてポンプ動作するチャージポンプと、
前記チャージポンプと前記インダクタの中点との間に配置され、前記インダクタの中点に発生するバイアス電圧の位相を、前記チャージポンプの出力に発生する電圧に対して進める位相調整回路とを備え、
前記チャージポンプは、前記第１および第２トランジスタの出力振幅に応じた電流を、ポンプ動作により、前記インダクタの中点から前記位相調整回路を介して引き抜き、
前記ベースバイアス回路は、前記チャージポンプがポンプ動作していないときに、前記バイアス電流を前記インダクタの中点に出力し、前記チャージポンプがポンプ動作しているときに、前記チャージポンプにより引き抜かれる電流と前記バイアス電流とを加算した電流を前記インダクタの中点に出力し、
前記第１および第２トランジスタの出力から前記インダクタの中点に、前記チャージポンプおよび前記位相調整回路を介して帰還ループを形成したことを特徴とする電圧制御発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波〜ミリ波帯の搬送波を発生する電圧制御発振器に関し、特に、携帯電話、携帯情報機器、携帯情報端末、これ等の基地局、さらには、地域無線システム、光通信システム等に使用される電圧制御発振器に関する。
【０００２】
【従来の技術】
図７は、従来より使用されている電圧制御発振器の一例を示している。
この電圧制御発振器は、エミッタ接地されたnpnトランジスタ１を備えている。トランジスタ１のコレクタに設けられた出力端子OUTと電源線Vccとの間には、負荷としてトランスミッションラインT1が接続されている。このトランスミッションラインT1は、発振周波数での波長の４分の１の長さに形成されている。トランジスタ１のベースとコレクタとの間には、出力端子OUTに発生する出力振幅を帰還させるトランスミッションラインT2が接続されている。トランジスタ１のベースには、直列に接続された抵抗R1およびトランスミッションラインT3を介してベースバイアスVbが供給されている。抵抗R1とトランスミッションラインT3の間（ノードN1）には、容量C1を介して、抵抗R2およびバラクタダイオードD1が接続されている。バラクタダイオードD1のアノードは接地されており、抵抗R2には、制御電圧Vcが印加されている。
【０００３】
そして、トランジスタ１のリアクタンスおよびトランスミッションラインT2、T3、容量C1、バラクタダイオードD1により直列共振回路が構成されている。
上述した電圧制御発振器では、コレクタからトランスミッションラインT2を介して正帰還される波の位相と、バラクタダイオードD1側から反射されトランスミッションラインT3を介して伝搬される波の位相とが共振した周波数の波が、出力端子OUTに出力される。出力端子OUTに発生する波の位相は、バラクタダイオードD1に印加される制御電圧Vcを調整することで行われる。すなわち、バラクタダイオードD1の端子間容量を変化させ、バラクタダイオードD1側で反射する波の位相を変化させることで、共振する周波数がずれ、出力端子OUTに所定の周波数の波が得られる。
【０００４】
このような電圧制御発振器では、トランジスタ１のベースおよびコレクタの過大な振幅を防止し、トランジスタ１が破壊することを防止するため、抵抗R1は、十分に高い抵抗値にされている。また、抵抗R1により、トランジスタ１のベースおよびコレクタが過大に振幅することを防止することで、トランジスタ１のベース・コレクタ間に存在する寄生ダイオードPDの導通が防止され、共振回路のＱ（Quality factor）が低下することが防止されている。
【０００５】
一般に、電圧制御発振器を安定に発振動作させるためには、共振回路に蓄えられるエネルギーを大きくし、Ｑを大きくする必要がある。これは、トランスミッションラインT2、T3の等価インダクタンスと、トランジスタ１のベース・コレクタ間容量、エミッタ・ベース間容量とで決まる。
ところで、このような電圧制御発振器は、以下の理由によりIC化が困難であった。
（理由１）マイクロ波〜ミリ波の領域では、トランスミッションラインT2、T3の長さは、数ｍｍにする必要がある。このような長大なトランスミッションラインT2、T3をIC上に形成した場合、チップ面積が増大し、チップコストの点で不利になる。
（理由２）電圧制御発振器をIC化する場合、トランジスタ１の各電極間には、パッケージ、端子等に起因する容量がなくなる。これにより、ベース・コレクタ間容量、エミッタ・ベース間容量が小さくなり、共振回路に十分なエネルギーを蓄えることが困難になる。すなわち、大きいＱを得ることが困難になり、安定した発振動作ができなくなる。
このような理由から、上述した電圧制御発振器は、各素子を基板上で接続することで形成されている。
また、上述した電圧制御発振器は、ベースバイアスVbを抵抗R1により制御することで、ベースおよびコレクタが過大に振幅することを防止している。しかし、抵抗R1による電流制限機構は、その特性が線形であるため、振幅の増大とともに電流を制限するような制御を行うことはできない。実際には、トランジスタTr1のベース・コレクタ間の寄生ダイオードが順方向にバイアスされることで、振幅の増大が制限されている。
【０００６】
【発明が解決しようとする課題】
すなわち、従来の電圧制御発振器では、寄生ダイオードの導通は、大きいＱを得るための阻害となる一方で、正常な発振動作を行うために必須であった。
寄生ダイオードが導通すると、抵抗R1に余分なバイアス電流が流れる。この結果、共振回路に侵入する雑音が増加し、安定な発振が阻害されるという問題があった。
【００１０】
なお、電圧制御発振器の一種であるマルチバイブレータのような弛張発振器は、差動増幅回路の出力によって交互に反転動作させることで所定の周波数のパルス波を発生している。この種の回路には、共振回路が含まれておらず、正弦波発振回路とは動作が異なる。
本発明の目的は、雑音の影響を受けにくく、安定して発振することができる電圧制御発振器を提供することにある。
【００１１】
特に、本発明の目的は、IC化された電圧制御発振器において、雑音の影響を受けにくくし、安定した発振動作をさせることにある。
【００１２】
【課題を解決するための手段】
図１は、本発明の第１の基本原理を示すブロック図である。図２は、本発明の第２の基本原理を示すブロック図である。
【００１３】
図１に示した電圧制御発振器は、２つのトランジスタ２、３を備え、一方のトランジスタ２（または３）の出力が、容量C2（またはC3）を介して他方のトランジスタ３（または２）の入力に接続されている。コモン接地したトランジスタ２、３により差動増幅器４が構成されている。各トランジスタ２、３の入力には、それぞれ制御端子CNTLで制御される可変容量５、６が接続されている。各トランジスタ２、３の入力は、インダクタL1を介して互いに接続されており、このインダクタL1の中点Ｍから、各トランジスタ２、３にバイアス電流Ibiasが供給されている。すなわち、各トランジスタ２、３に供給されるバイアス電流Ibiasは同一になる。
【００１４】
そして、トランジスタ２、３の固有リアクタンス、インダクタL1、容量C2、C3、および可変容量５、６により、共振回路が形成されている。
この電圧制御発振器では、各トランジスタ２、３の入力には、インダクタL1の中点Ｍから等しいバイアス電流Ibiasが供給され、バイアス電流Ibiasとともに同一量の雑音が侵入する。侵入した雑音は、トランジスタ２、３により同じ増幅率で増幅される。この際、トランジスタ２、３のエミッタ・ベース間電圧は、コモン接地により等しいので、雑音は、コモンモード雑音として互いに打ち消される。したがって、電圧制御発振器は、安定に発振動作する。
【００１５】
図２に示した電圧制御発振器は、２つのトランジスタ２、３を備え、一方のトランジスタ２（または３）の出力が、容量C2（またはC3）を介して他方のトランジスタ３（または２）の入力に接続されている。コモン接地したトランジスタ２、３により差動増幅器４が構成されている。各トランジスタ２、３の入力には、それぞれ制御端子CNTLで制御される可変容量５、６が接続されている。各トランジスタ２、３の入力は、インダクタL2を介して互いに接続されている。各トランジスタ２、３の入力には、ダイオードD2、D3のカソードが接続されており、このダイオードD2、D3を介してバイアス電流Ibiasが供給されてする。
【００１６】
この電圧制御発振器では、各トランジスタ２、３には、ダイオードD2、D3が順方向にバイアスしたときのみ、バイアス電流Ibiasが供給される。この結果、各トランジスタ２、３の入力にバイアス電流Ibiasとともに侵入する雑音が低減される。したがって、電圧制御発振器は、安定に発振動作する。
図１および図２に示した電圧制御発振器では、チャージポンプ７は、トランジスタ２、３の出力振幅を受けてポンプ動作し、バイアス電圧Vbiasを発生する。バイアス電圧Vbiasの発生により、トランジスタ２、３に供給されるバイアス電流Ibiasが制御される。すなわち、チャージポンプ７を介して帰還ループが形成されている。このため、出力振幅の大きさに対応させてバイアス電圧Vbiasを変化させ、バイアス電流Ibiasを制御することが可能になる。したがって、トランジスタ２、３の出力振幅を、トランジスタ２、３の寄生ダイオードが導通しない領域に制御することで、共振回路のエネルギーの損失が防止され、Ｑが増大される。
【００１７】
図１および図２に示した電圧制御発振器では、チャージポンプ７が発生するバイアス電圧Vbiasの位相が、位相調整回路８により進められる。バイアス電圧Vbiasの位相を進めることで、バイアス電流Ibiasの制御が早く行われ、出力振幅が過剰に大きくなることが防止される。したがって、出力振幅の制御が安定して行われる。
請求項５の電圧制御発振器では、トランジスタ２、３の出力は、それぞれ容量C4、C5を介してフォロア回路９、１０に接続されている。このため、出力端子OUT、/OUTに接続される負荷の影響が共振回路におよぶことが防止され、共振回路を安定して動作させることが可能になる。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態を図面を用いて説明する。
図３は、本発明の電圧制御発振器の第１の実施形態を示している。この実施形態は、上述した図１に示した基本原理の電圧制御発振器に対応している。
この実施形態の電圧制御発振器は、GaAs等の半絶縁性基板上にHBT（Heterojunciton Bipolar Transistor）およびその他の素子を形成してMMIC（Monolithic Microwave IC）として１チップ化されている。この電圧制御発振器は、例えば、ＰＬＬ（Phase Locked Loop）の発振器として使用される。
【００１９】
この電圧制御発振器は、共振回路２０、バイアス回路２２、出力回路２４ａ、２４ｂ、ベースバイアス回路２６、チャージポンプ２８、および位相調整回路３０で構成されている。
【００２０】
共振回路２０は、抵抗R3を介してエミッタがコモン接地されたnpnトランジスタ３２、３４を備えている。トランジスタ３２、３４の出力（コレクタ）は、それぞれ容量C4、C5を介して、トランジスタ３４、３２の入力（ベース）に接続されており差動増幅回路が構成されている。トランジスタ３２、３４の出力ノードN2、N3は、インダクタL3、L4を介して電源線Vcc（例えば、3.5V）に接続されている。また、ノードN2、N3は、それぞれ出力回路２４ａ、２４ｂに接続されている。
【００２１】
トランジスタ３２、３４の入力であるノードN4、N5には、npnトランジスタ３６、３８のベースおよびコレクタが接続されている。トランジスタ３６、３８のエミッタには、制御端子CNTLが接続されている。トランジスタ３６、３８は、ベース・コレクタ間容量を制御端子CNTLで制御することで、バラクタダイオードとして動作する。
【００２２】
トランジスタ３２、３４の入力（ノードN4、N5）は、直列に接続されたインダクタL5、L6により互いに接続されている。インダクタL5、L6は同一の大きさ、同一の形状で形成されている。インダクタL5、L6の接続点である中点ノードＭには、ベースバイアス回路２６および位相調整回路３０が接続されている。トランジスタ３２、３４は、逆位相で動作するため、中点ノードＭは、注目する周波数では仮想接地になる。
【００２３】
トランジスタ３２、３４のコレクタ・ベース間には、寄生容量PC1、PC2（ｐｎ接合による寄生ダイオードのジャンクション容量）が存在しており、寄生容量PC1とインダクタL5、および寄生容量PC2とインダクタL6とで、それぞれ直列共振器が形成されている。これ等共振器は、寄生容量PC1（またはPC2）を介して出力側から帰還される波と、インダクタL5（またはL6）を介して反射する波により定在波ができる周波数で共振する。共振周波数は、制御端子CNTLの印加電圧を変え、バラクタダイオードの容量を変化させることで調整される。バラクタダイオードは、化合物半導体で形成することで、逆耐圧を８〜９Ｖと程度と大きくすることができる。このため、バラクタダイオードの制御範囲を大きくし、出力端子OUT、/OUTから出力される波の周波数の制御範囲を大きくすることが可能である。
【００２４】
バイアス回路２２は、抵抗R4を介してエミッタ接地されたnpnトランジスタ４０と、エミッタ接地されたnpnトランジスタ４２とを備えている。トランジスタ４０のベース及びトランジスタ４２のコレクタには、抵抗R5を介して電源V1（例えば、2.8V）が接続されている。トランジスタ４０のエミッタは、トランジスタ４２のベースおよび出力ノードN6に接続されている。トランジスタ４０のコレクタは、電源線Vccに接続されている。バイアス回路２２は、ノードN6を介して出力回路２４ａ、２４ｂにバイアス電流を供給する回路である。
【００２５】
出力回路２４ａは、抵抗R6を介してエミッタ接地されたnpnトランジスタ４４と、抵抗R7を介してエミッタ接地されたnpnトランジスタ４６とを備えている。トランジスタ４４のコレクタは、電源線Vccに接続されている。トランジスタ４４のベースは、容量C6を介してノードN2に接続されている。そして、容量結合したエミッタフォロア回路が形成されている。容量C6の容量値は、数十fF〜数百fFにされている。また、トランジスタ４４のベースは、抵抗R7を介してノードN4に接続されている。トランジスタ４６のベースは、トランジスタ４４のエミッタに接続され、トランジスタ４６のコレクタは、インダクタL7を介して出力端子/OUTに接続されている。
【００２６】
出力回路２４ｂは、出力回路２４ａと同一の回路である。出力回路２４ｂの入力は、容量C6を介してノードN3に接続され、出力回路２４ｂの出力は、インダクタL7を介して出力端子OUTに接続されている。出力回路２４ａ、２４ｂの各トランジスタ４６は、抵抗R7によりコモン接地されており、差動増幅回路を構成している。
【００２７】
ベースバイアス回路２６は、抵抗R9を介してエミッタ接地されたnpnトランジスタ４８と、エミッタ接地されたnpnトランジスタ５０と、エミッタを抵抗R10を介して中点ノードＭに接続したnpnトランジスタ５２とを備えている。トランジスタ４８、５２のベース及びトランジスタ５０のコレクタは、抵抗R11を介して電源V2（例えば、2.8V）に接続されている。トランジスタ４８、５２のコレクタは、電源線Vccに接続されている。ベースバイアス回路２６は、中点ノードＭおよびインダクタL5、L6を介して共振回路２０のトランジスタ３２、３４にバイアス電流Ibiasを供給する回路である。
【００２８】
チャージポンプ２８は、２つのポンプ回路２８ａ、２８ｂと、容量C7とで構成されている。ポンプ回路２８ａ、２８ｂは同じ回路であるため、ここでは、ポンプ回路２８ａについて詳細に説明する。
ポンプ回路２８ａは、ベース・コレクタ間を互いに接続したnpnトランジスタ５４、５６を直列に接続して構成されている。トランジスタ５４のコレクタは、ノードN7を介して位相調整回路３０に接続され、トランジスタ５６のエミッタは接地されている。トランジスタ５４、５６の間のノードN8（ポンプ回路２８ｂではノードN9）は、容量C8を介してトランジスタ３２の出力ノードN2（ポンプ回路２８ｂではトランジスタ３４の出力ノードN3）に接続されている。容量C7は、一端がノードN7に接続され、他端が接地されている。チャージポンプ２８は、ノードN2、N3の出力振幅を受けてポンプ動作し、ノードN7の電位を下げる回路である。
【００２９】
位相調整回路は３０、並列に接続された抵抗R12および容量C9で構成されている。位相調整回路３０は、チャージポンプ２８の出力ノードN7に発生する電位の位相を進める回路である。
次に、上述した電圧制御発振器の動作を説明する。
まず、電源が投入されると、バイアス回路２２から出力回路２４ａ、２４ｂにバイアス電流が供給される。ベースバイアス回路２６から中間ノードＭにバイアス電流Ibiasが供給される。電源投入直後に、中間ノードＭの電位（振幅の中心値）は、約1.3Vになる。共振回路２０のトランジスタ３２、３４のベースには、それぞれインダクタL5、L6を介してバイアス電流Ibiasが供給される。
【００３０】
バイアス電流Ibiasの供給により、トランジスタ３２、３４が動作し、共振回路２０が動作を開始し、出力端子OUT、/OUTから所定の周波数を有する波が出力される。この際、出力回路２４ａ、２４ｂには、エミッタフォロア回路が形成されているため、出力端子OUT、/OUTに接続される負荷の影響が共振回路２０におよぶことが防止され、共振回路２０を安定して動作させることが可能になる。また、エミッタフォロア回路を構成するトランジスタ４４の出力がトランジスタ４６に接続されているため、共振回路２０で発生した小振幅の波を十分に増幅して出力端子OUT、/OUTに取り出すことができる。上記出力回路２４ａ、２４ｂでは、発振部に対する負荷を小さくしたままで信号振幅を得ることができる。
【００３１】
トランジスタ３２、３４のベースには、バイアス電流Ibiasの供給とともに、雑音が侵入する。インダクタL5、L6は、同一の形状・特性であるため、各トランジスタ３２、３４に侵入する雑音は、同一の位相、振幅になる。トランジスタ３２、３４のエミッタは、コモン接地されているため、エミッタ・ベース間電圧は等しくなる。この結果、雑音は、コモンモード雑音として互いに打ち消されるため、雑音により発振が不安定になることが防止される。
【００３２】
共振回路２０が動作を開始し、ノードN2、N3の電圧振幅は徐々に増大していく。チャージポンプ２８は、この電圧振幅を受けてポンピング動作する。ノードN7の電位は、徐々に下がっていく。位相調整回路３０の中間ノードＭ側には、ノードN7の電位変化に対して位相の進んだ電位により、バイアス電圧Vbiasが発生する。このバイアス電圧Vbiasにより、インダクタL5、L6に供給されるバイアス電流Ibiasが制限される。ノードN2、N3の電圧振幅は、トランジスタ３２、３４のベース・コレクタ間の寄生ダイオードが導通しない領域に制御される。この結果、共振回路のエネルギーの損失が防止され、Ｑが増大され、安定した発振動作が行われる。
【００３３】
図４は、電源投入時の中間ノードＭでのバイアス電圧Vbiasの変化、および共振回路２０の出力振幅の変化を示している。
共振回路２０の動作により出力振幅が増大していくと、チャージポンプ２８が動作を開始する。中間ノードＭのバイアス電圧Vbiasは、徐々に負側に向けて下がってくる。このとき、中間ノードＭのバイアス電圧Vbiasの位相は、位相補正回路３０の作用により所定だけ早くされ、共振回路２０への早い帰還が行われる。この結果、出力振幅が過大になって共振回路２０の動作が不安定になることが防止される。図中の破線は、位相調整回路３０を使用しない場合の出力振幅およびバイアス電圧Vbiasの変化を示している。位相調整回路３０を使用しない場合には、チャージポンプ２８から共振回路２０への帰還制御が遅れ、出力振幅が安定しなくなる。
【００３４】
以上のように構成された電圧制御発振器では、同一の特性を有するインダクタL5、L6を介して差動増幅回路を構成する共振回路２０にバイアス電流Ibiasを供給したので、バイアス電流Ibiasとともに共振回路２０に侵入する雑音を相殺することができる。この結果、電圧制御発振器は、安定して動作することができるノードN2、N3の出力振幅を利用してチャージポンプ２８をポンピング動作し、共振回路２０に供給されるバイアス電流Ibiasを出力振幅の大きさに応じて制限したので、トランジスタ３２、３４の寄生ダイオードが導通することを防止でき、安定した発振動作を行うことができる。
【００３５】
チャージポンプ２８により発生するバイアス電圧Vbiasの位相を位相調整回路３０により進めたので、共振回路２０は、安定して動作し、一定の出力振幅を有する波を出力することができる。
出力回路２４ａ、２４ｂに、エミッタフォロア回路を形成したので、出力端子OUT、/OUTに接続される負荷の影響が共振回路２０におよぶことを防止することができ、共振回路２０を安定して動作させることができる。
【００３６】
エミッタフォロア回路を構成するトランジスタ４４の出力を、トランジスタ４６を介して出力端子OUT、/OUTに接続したので、共振回路２０で発生した小振幅の波を十分に増幅して出力端子OUT、/OUTに取り出すことができる。出力回路２４ａ、２４ｂでは、特に、高周波において大きな信号振幅を得ることができる。
【００３７】
図５は、本発明の電圧制御発振器の第２の実施形態を示している。この実施形態は、上述した図２に示した基本原理の電圧制御発振器に対応している。第１の実施形態で説明した回路と同一の回路については、同一の符号を付し、これ等の回路については、詳細な説明を省略する。
この実施形態では、ベースバイアス回路２６の出力ノードN10が、ダイオード５８、６０を介して、それぞれノードN4、N5に接続されている。ダイオード５８、６０は、npnトランジスタのコレクタとエミッタとを互いに接続して形成されており、ノードN4、N5には、ダイオード５８、６０のカソードが接続されている。トランジスタ３２、３４の入力間は、インダクタL8で接続されている。出力回路２４ａ、２４ｂの各トランジスタ４６のエミッタは、それぞれ抵抗R13、R14を介して接地されている。それ以外の構成は、上述した第１の実施形態と同一である。
【００３８】
この実施形態の電圧制御発振器の動作を説明する。
まず、電源が投入されてからチャージポンプ２８が動作を開始するまで、ノードN10とノードN4、N5の電位差は、ダイオード５８、６０の遮断電圧Vfより大きくされている。ダイオード５８、６０は導通し、バイアス電流Ibiasは共振回路２０に供給される。すなわち、電圧制御発振器の電源投入直後の動作は、第１の実施形態と同じである。
【００３９】
次に、共振回路２０が発振してチャージポンプ２８が動作を開始すると、ノードN10の電位は、徐々に下がり始める。ノードN10の電位が所定の電位まで下がった後、ノードN10とノードN4、N5の電位差は、ノードN4、N5が最も低い電位のときのみ遮断電圧Vfより大きくなる。バイアス電流Ibiasは、この所定の期間でのみ共振回路２０に供給される。
【００４０】
図６は、ノードN4、N5の電位変化およびバイアス電流Ibiasの変化を示している。
ノードN4、N5の電位は、共振回路２０の共振動作により、周期的に変化している。その変化はほぼ正弦波として表される。そして、ノードN4、N5の電位が最低になる位相でのみ、図５に示したダイオード５８、６０が導通し、共振回路２０にバイアス電流Ibiasが供給される。バイアス電流Ibiasの供給は、１周期内の１時点でのみ行われる。したがって、バイアス電流Ibiasとともに共振回路２０に侵入する雑音は、第１の実施形態に比べ大幅に低減される。ダイオード５８、６０の導通に伴い共振回路２８に侵入した位相雑音は、１周期内で消滅するため共振回路２８は、安定に動作する。
【００４１】
この実施形態の電圧制御発振器においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、バイアス電流Ibiasの共振回路２０への供給をダイオード５８、６０の導通時のみに行ったので、バイアス電流Ibiasとともに共振回路２０に侵入する雑音を大幅に低減することができる。
なお、上述した第１の実施形態では、共振回路２０にインダクタL5、L6を備え、インダクタL5、L6の接続点からバイアス電流Ibiasを供給した例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、インダクタL5、L6を一つのインダクタで形成し、その中点からバイアス電流Ibiasを供給してもよい。
【００４２】
上述した第１の実施形態では、トランジスタをHBTで形成した例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、HEMT（High Electron Mobility Transistor）等のMOSFET、あるいは、MESFETを使用して形成してもよい。
上述した第１の実施形態では、GaAs基板上にHBTおよびその他の素子を形成し、MMICとして１チップ化した例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、出力回路２４ａ、２４ｂのインダクタL7を発振周波数での波長の４分の１の長さで形成する場合には、インダクタL7を外付け部品としてもよい。この場合には、チップサイズを最適化することができる。
【００４３】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は、発明の一例に過ぎず、本発明は、これに限定されるものではない。本発明を逸脱しない範囲で変更可能であることは明らかである。
【００４４】
【発明の効果】
請求項１の電圧制御発振器では、バイアス電流とともに共振回路に侵入した雑音をコモンモード雑音として打ち消すことができる。したがって、電圧制御発振器を、安定に発振動作させることができる。
請求項２の電圧制御発振器では、バイアス電流の供給タイミングをダイオードにより制御したので、バイアス電流とともに侵入する雑音を低減するができる。
【００４５】
請求項３の電圧制御発振器では、共振回路の出力振幅を、トランジスタの寄生ダイオードが導通しない領域に制御することができ、共振回路のエネルギーの損失を防止し、Ｑを増大することができる。
請求項４の電圧制御発振器では、共振回路の出力振幅が過剰に大きくなることを防止することができる。
【００４６】
請求項９の電圧制御発振器では、出力端子に接続される負荷の影響が共振回路におよぶことを防止することができ、共振回路を安定して動作させることができる。
【図面の簡単な説明】
【図１】  本発明の第１の基本原理を示すブロック図である。
【図２】  本発明の第２の基本原理を示すブロック図である。
【図３】  本発明の電圧制御発振器の第１の実施形態を示す回路図である。
【図４】  図３の電圧制御発振器において、バイアス電圧Vbiasおよび出力振幅の変化を示すタイミング図である。
【図５】  本発明の電圧制御発振器の第２の実施形態を示す回路図である。
【図６】  図５の電圧制御発振器において、共振回路の入力電圧の変化とバイアス電流の変化とを示すタイミング図である。
【図７】  従来の電圧制御発振器を示す回路図である。
【図１】
0004657406.tif 000002
【図２】
0004657406.tif 000003
【図３】
0004657406.tif 000004
【図４】
0004657406.tif 000005
【図５】
0004657406.tif 000006
【図６】
0004657406.tif 000007
【図７】
0004657406.tif 000008