(57)【特許請求の範囲】
【請求項１】
基板表面をプラズマ処理する基板処理方法であって、
前記基板は、半導体デバイス用であって、その表面がシリコン又はシリコン酸化物からなる基板であり、かつ下記の工程：
前記基板を処理容器内に配置する工程と、
前記処理容器内に希ガスとＮ２ガス又はＮＨ３ガスを供給する工程と、
前記処理容器内に、前記希ガスと前記Ｎ２ガス又はＮＨ３ガスの第１のプラズマを生成する工程と、
前記第１のプラズマを前記基板表面に晒して、該表面を窒化する第１の工程と、
前記第１のプラズマを停止し、前記処理容器内に希ガスとＨ２ガスを導入して、第２のプラズマを生成する工程と、
前記第２のプラズマを前記窒化された基板表面に晒して、該基板を水素化処理する第２の工程と、
を同一の処理容器内において上記した順序で順に実施する基板処理方法。
【請求項２】
前記基板表面に窒化膜を形成する前、希ガスと酸素ガスを前記処理容器内に供給して、該希ガスと該酸素ガスの第３のプラズマを生成し、該プラズマを前記基板表面に晒して、該基板表面を酸化し酸化膜を形成する工程
をさらに含む請求項１に記載の基板処理方法。
【請求項３】
前記第１のプラズマは、前記希ガス流量が５００〜３０００ｓｃｃｍ、窒素含有ガスがＮ２ガスからなり、該Ｎ２ガス流量は１〜６００ｓｃｃｍで生成され、
前記第２のプラズマは、前記希ガス流量が５００〜３０００ｓｃｃｍ、前記Ｈ２ガスからなり、該Ｈ２ガス流量は１〜５００ｓｃｃｍで生成される請求項１又は２に記載の基板処理方法。
【請求項４】
前記希ガスは、Ａｒ、Ｋｒ、Ｘｅ、Ｈｅから選択される請求項１〜３のいずれかに記載の基板処理方法。
【請求項５】
前記第１の工程が、４０秒以下で行われる請求項１〜４のいずれかに記載の基板処理方法。
【請求項６】
前記第２の工程は、１０秒以下で行われる請求項１〜５のいずれかに記載の基板処理方法。
【請求項７】
前記第１の工程および前記第２の工程の少なくとも一方が、前記処理容器内の圧力が３〜４００Ｐａで行われる請求項１〜６のいずれかに記載の基板処理方法。
【請求項８】
前記第１の工程および前記第２の工程の少なくとも一方が、前記処理容器内の温度が室温〜６００℃で行われる請求項１〜７のいずれかに記載の基板処理方法。
【請求項９】
前記第１のプラズマおよび前記第２のプラズマの少なくとも一方が０．７〜４．５Ｗ／ｍ２の出力で生成される請求項１〜８のいずれかに記載の基板処理方法。
【請求項１０】
前記第１のプラズマおよび前記第２のプラズマの少なくとも一方の電子温度が０．５−２．０ｅＶを有する請求項１〜９のいずれかに記載の基板処理方法。
【請求項１１】
前記第１のプラズマおよび前記第２のプラズマの少なくとも一方が複数のスロットを有する平面アンテナを介して生成される請求項１〜１０のいずれかに記載の基板処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイス用基材に窒素ラジカル等を供給する電子デバイス用基材処理方法、および良質な窒化膜を有する電子デバイス用材料に関する。本発明の基材処理方法は、例えば、電子デバイス用基材上に高誘電体膜を形成する際に特に好適に使用可能である。
【背景技術】
【０００２】
本発明は半導体ないし半導体デバイス、液晶デバイス等の電子デバイス材料の製造に一般的に広く適用可能であるが、ここでは説明の便宜のために、半導体デバイスの背景技術を例にとって説明する。
【０００３】
シリコンを始めとする半導体ないし電子デバイス材料用基材には、酸化膜を始めとする絶縁膜の形成、ＣＶＤ（化学気相堆積）等による成膜、エッチング等の種々の処理が施される。
【０００４】
近年の半導体デバイスの高性能化は、トランジスタを始めとする該デバイスの微細化技術の上に発展してきたといっても過言ではない。現在も更なる高性能化を目指して半導体デバイスの微細化技術の改善がなされている。近年の半導体デバイスの微細化、および高性能化の要請に伴い、（例えば、リーク電流の点で）より高性能な絶縁膜に対するニーズが著しく高まって来ている。これは、従来の比較的に集積度が低いデバイスにおいては事実上問題とならなかったような程度のリーク電流であっても、近年の微細化および／又は高性能化したデバイスにおいては、シビアな問題を生ずる可能性があるためである。特に、近年始まった、いわゆるユビキタス社会（何時でもどこでもネットワークに繋がる電子デバイスを媒体にした情報化社会）における携帯型電子機器の発達には低消費電力デバイスが必須であり、このリーク電流の低減が極めて重要な課題となる。
【０００５】
典型的には、例えば、次世代ＭＯＳトランジスタを開発する上で、上述したような微細化技術が進むにつれてゲート絶縁膜の薄膜化が限界に近づいてきており、克服すべき大きな課題が現れてきた。すなわち、プロセス技術としては現在ゲート絶縁膜として用いられているシリコン酸化膜（ＳｉＯ２）を極限（１〜２原子層レベル）まで薄膜化することは可能であるものの、２ｎｍ以下の膜厚まで薄膜化を行った場合、量子効果によるダイレクトトンネルによるリーク電流の指数関数的な増加が生じ、消費電力が増大してしまうという問題点である。
【０００６】
現在、ＩＴ（情報技術）市場はデスクトップ型パーソナルコンピュータや家庭電話等に代表される固定式電子デバイス（コンセントから電力を供給するデバイス）から、インターネット等にいつでもどこでもアクセスできる「ユビキタス・ネットワーク社会」への変貌を遂げようとしている。従って、ごく近い将来に、携帯電話やカーナビゲーションゲーションシステム等の携帯端末が主流となると考えられる。このような携帯端末は、それ自体が高性能デバイスであることが要求されるが、これと同時に、上記の固定式デバイスではそれほど必要とされない小型、軽量かつ長時間使用に耐えうる機能を備えていることが前提となる。よって、携帯端末においては、これらの高性能化を図りつつ、しかも消費電力の低減化が極めて重要な課題となっている。
【０００７】
典型的には、例えば、上述したような次世代ＭＯＳトランジスタを開発する上で、高性能のシリコンＬＳＩの微細化を追求していくとリーク電流が増大して、消費電力も増大するという問題が生じている。そこで性能を追求しつつ消費電力を少なくするためには、ＭＯＳトランジスタのゲートリーク電流を増加させずにトランジスタの特性を向上させることが必要となる。
【０００８】
上述した微細化に関しては、微細化技術の進展により、今日では０．１μｍを切るゲート長の超微細化半導体デバイス（ＭＯＳトランジスタ等）の製造が可能になりつつある。
【０００９】
このような超微細化半導体デバイスにおいて、ゲート長の短縮に伴って半導体デバイスの動作速度を向上させようとすると、ゲート絶縁膜の厚さをスケーリング則に従って減少させる必要がある。例えばゲート絶縁膜として従来の熱酸化膜を使用した場合、ゲート絶縁膜の厚さを、例えば１．７ｎｍ以下程度に減少させる必要がある。しかしながら、従来の酸化膜の厚さをこのように減少させると、上述したトンネル効果により、酸化膜を通って流れるゲートリーク電流が増大してしまう。
【００１０】
このため、従来より、ゲート絶縁膜として従来のシリコン酸化膜に代えて、Ｔａ２Ｏ５またはＺｒＯ２等の高誘電体膜を使用することが検討されて来た。しかしながら、これらＴａ２Ｏ５またはＺｒＯ２等の高誘電体膜は半導体技術において従来から使用されてきたシリコン酸化膜とは種々の性質が大きく異なっているため、このような高誘電体膜をゲート絶縁膜として使用するためには、解決すべき課題が数多く残っているのが実情である。
【００１１】
このような問題点を解決する一つの方法として、ゲート絶縁膜材料として窒化膜（および／又は酸窒化膜）を使用することが検討されている。例えば、シリコン窒化膜は従来の半導体プロセスで使用されてきた材料である。加えて、このシリコン窒化膜はシリコン酸化膜の約２倍の比誘電率を有するため、次世代の高速半導体デバイスのゲート絶縁膜として有望である。
【００１２】
従来より、シリコン窒化膜は、層間絶縁膜上にプラズマＣＶＤ法により形成されることが一般的に行われて来た。しかしながら、このようなＣＶＤ窒化膜は一般にリーク電流が大きく、しかもＶｆｂ（フラットバンド電圧）の絶対値も大きいため、ゲート絶縁膜としては不適当であった。このため、従来より窒化膜をゲート電極を構成する絶縁膜に使用する試みはなされていなかった。
【００１３】
これに対し、最近ではマイクロ波励起されたアルゴンまたはクリプトン等の希ガスプラズマ中に窒素または窒素と水素、またはＮＨ３ガス等の窒素を含むガスを導入し、ＮラジカルまたはＮＨラジカル（ただし、ＮＨラジカルは、一般にダングリングボンドを与え易い傾向を有する）を発生させ、シリコン酸化膜表面を窒化膜に変換する技術が提案されている。このようにして形成された窒化膜は、熱酸化膜に匹敵する、またはそれを凌ぐリーク電流特性を有し、次世代高速半導体デバイスのゲート絶縁膜として有望である。また、電子デバイス用基材表面をこのようなマイクロ波プラズマにより直接に窒化する技術も提案されている。
【００１４】
しかしながら、従来技術においては、例えば、半導体用基材上に形成されたシリコン酸化膜表面をマイクロ波励起された窒化水素ラジカルＮＨ＊により改質した場合には、電気特性の劣化（例えば、Ｖｆｂの絶対値の増大、しきい値電圧の変化）が生じて、所望のトランジスタ特性が得られていなかった。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明の目的は、上述した従来技術における課題を解決することが可能な、電子デバイス用基材処理方法および電子デバイス用材料を提供することにある。
【００１６】
本発明の他の目的は、電子デバイス用基材表面（例えば、シリコン表面、または酸化膜表面からなる）に、プラズマ窒化処理により窒化膜を形成するに際して、電気特性の劣化を回避して、良好なデバイス特性を与えることが可能な基材処理方法および電子デバイス用材料を提供することにある。
【課題を解決するための手段】
【００１７】
本発明者らは鋭意研究の結果、従来技術におけるように電子デバイス用基材上にＮＨラジカルを供給して窒化膜を形成するのではなく、電子デバイス用基材上にＮラジカルとＨラジカルとを少なくとも部分的に並列的に、および／又は前後してＮラジカルとＨラジカルとを供給することが、上記課題の解決に極めて効果的なことを見出した。
【００１８】
本発明の基材処理方法は、上記知見に基づくものであり、より詳しくは、（ａ）電子デバイス用基材の表面に窒素ラジカルを供給して、該表面に窒化膜を形成する窒化工程と；（ｂ）該子デバイス用基材表面に水素ラジカルを供給する水素化工程とを少なくとも含むものである。
【００１９】
上記した構成を有する本発明の基材処理方法によれば、フラットバンド電圧等の電気特性に関して良好な特性を得ることができる。これは、本発明者の知見によれば、電子デバイス用基材を（少なくとも部分的に）並列的に、および／又は時間的に前後して窒素ラジカルおよび水素ラジカルを供給した場合には、水素ラジカルが電子デバイス用基材に形成された窒化膜と原材料（例えば、シリコン）との界面にまで到達して、このような窒化膜の界面領域のダングリングボンド等の欠陥を終端すること等によるものと推定される。加えて、このような界面領域のダングリングボンド等の欠陥の終端により、得られるべき絶縁膜の酸化膜換算膜厚を更に減少させることも可能になると推定される。
【００２０】
本発明において、例えば酸化膜を窒素ラジカルにより窒化処理した結果、いわゆるターンアラウンド現象が生じる場合がある。この現象は、初めはシリコン酸化膜表面がシリコン窒化膜に変換されるのに伴い、膜全体の電気的膜厚（換算膜厚）が減少し、またリーク電流値も、同じ換算膜厚のシリコン酸化膜に比べて減少するが、ある時点を越えると逆に膜全体の換算膜厚が増加するという現象である。本発明者の知見によれば、この現象は、窒素がシリコン酸化膜とシリコン界面に到達し、電子デバイス用基材を窒化することにより、絶縁膜全体の物理的膜厚が増加させたものと推定された。
【００２１】
本発明においては、このようなターンアラウンドによりＳｉ表面が窒化された場合でも、水素ラジカル処理を行うことにより、フラットバンド電圧等の電気特性が回復する現象が観測されている。本発明者の知見によれば、この現象は、水素ラジカルがシリコン窒化膜界面にまで到達し、シリコンと窒化膜との界面領域のダングリングボンド等の欠陥を終端することに基づくものと推定される。また、このようなシリコンと窒化膜との界面領域のダングリングボンド等の欠陥の終端等により、得られる絶縁膜の酸化膜換算膜厚を更に減少させることが可能になる。
【００２２】
これに対して、従来技術において、シリコン基材上に形成されたシリコン酸化膜表面をマイクロ波励起された窒化水素ラジカルＮＨ＊により改質する場合、上記したようなターンアラウンド現象が発生する。従来技術においては、シリコン用基材が窒化された場合には、ＭＯＳトランジスタのフラットバンド電圧、従ってしきい値電圧が変化してしまい、所望のトランジスタ特性は得られなかった。
【発明の効果】
【００２３】
上述したように本発明によれば、電子デバイス用基材に対して窒化処理および水素ラジカル処理を行うことにより、形成された窒化膜におけるダングリングボンド等の欠陥を解消することが可能となる。
【００２４】
本発明においては、特に、窒化膜をターンアラウンドポイントを超えて形成した場合でも、水素ラジカル処理を行うことにより、該窒化膜の使用に伴う欠点を解消することができる（例えば、ＭＯＳトランジスタのフラットバンド電圧およびしきい値電圧の変動を回復することができる）。
【００２５】
したがって本発明によれば、非常に薄い酸化膜換算膜厚を有し、しかもフラットバンド電圧およびしきい値電圧について酸化膜と同等の電気的特性を与える窒化膜を形成することが可能となる。
【発明を実施するための最良の形態】
【００２６】
以下、必要に応じて図面を参照しつつ、本発明を詳細に説明する。以下の記載において量比を表す「部」および「％」は、特に断らない限り質量基準とする。
【００２７】
（基材処理方法）
本発明の基材処理方法は、（ａ）電子デバイス用基材の表面に窒素ラジカルを供給して、該表面に窒化膜を形成する窒化工程と；（ｂ）該子デバイス用基材表面に水素ラジカルを供給する水素化工程とを少なくとも含む。
【００２８】
（窒素ラジカル供給工程と水素ラジカル供給工程）
本発明においては、所定の効果（例えば、後述するような好適なフラットバンド電圧）を達成することが可能である限り、上記した（ａ）窒素ラジカル供給工程と（ｂ）水素ラジカル供給工程の時間的な前後関係は問わない。すなわち、これらの（ａ）工程および（ｂ）工程に関しては、例えば以下の態様が可能である。
【００２９】
（１）（ａ）工程を行った後に、（ｂ）工程を行う。
（２）（ａ）工程と、（ｂ）工程とを並列的に行う。
（３）（ａ）工程と、（ｂ）工程とを一部重複させて（すなわち、一部並列的に）行う。
本発明により処理すべき電子デバイス用基材の表面が酸化膜からなる場合には、上記（１）の組合せ、すなわち（ａ）工程を行った後に、（ｂ）工程を行うことが好ましい。これは、酸化膜は一般的に（窒素ラジカル＋水素ラジカル）の同時の供給では、比較的に窒化され難いからである。
【００３０】
（電子デバイス用材料）
本発明の電子デバイス用材料は、電子デバイス用基材を含み、且つ、その表面の少なくとも一部に窒化膜を有する電子デバイス用材料であって；この材料がＭＯＳ型デバイス構造の絶縁層として用いられた場合、酸化膜のフラットバンド電圧（Ｖｆｂ）と比較してそのずれがＮＭＯＳでは０．１Ｖ以下を与える電子デバイス用材料である。ＮＭＯＳにおけるこのＶｆｂのずれは、更には０．０５Ｖ以下、特に０．０３Ｖ以下であることが好ましい。また、ＰＭＯＳではそのずれが１Ｖ以下を与える電子デバイス用材料であることがのぞましい。ＰＭＯＳにおけるこのＶｆｂとのずれは、更には０．５Ｖ以下、特に０．３Ｖ以下であることが好ましい。
【００３１】
上記した電子デバイス用材料において「表面に窒化膜を有する」とは、該窒化膜が、本発明において上記した（ａ）窒素ラジカル供給工程と（ｂ）水素ラジカル供給工程との組合せにより窒化可能な位置にあることを意味する（すなわち、窒化膜の位置は、必ずしも電子デバイス用材料の最も外側の表面にある必要はない）。また、上記電子デバイス用材料において「表面の少なくとも一部」とは、窒化膜が、その機能（例えば、ＭＯＳ構造のゲート絶縁膜としての機能）を発揮し得るサイズ、厚さであることを意味する。
【００３２】
（電子デバイス用材料の態様）
本発明の、表面の少なくとも一部に窒化膜を有する電子デバイス用材料は、任意の電子デバイス（半導体デバイス、液晶デバイス等）の一部を構成していてもよい。このような電子デバイスの例としては、例えば、以下のようなものが挙げられる。
【００３３】
（１）半導体デバイスの例：例えば、ＭＯＳ構造を有する半導体デバイス、より具体的にはＭＯＳ型電界効果トランジスタやキャパシタ容量等。
【００３４】
（２）液晶デバイスの例：例えば、ガラス板上にポリシリコン膜を有する液晶デバイス、より具体的にはＴＦＴ等。
【００３５】
（フラットバンド電圧）
本発明の電子デバイス用材料の用途は特に制限されないが、本発明に従う良質な窒化膜は、半導体デバイスの絶縁膜（特にＭＯＳ半導体構造のゲート絶縁膜）として特に好適に利用することができる。
【００３６】
本発明の電子デバイス用材料を利用すれば、上記したように好適なＶｆｂ特性を有するＭＯＳ半導体構造を容易に製造することができる。なお、本発明により形成した窒化膜の特性を評価する際には、例えば、文献（ＶＬＳＩデバイスの物理  岸野正剛、小柳光正著、丸善、Ｐ６２〜６３）に記載されたような標準的なＭＯＳ半導体構造を形成して、そのＭＯＳの特性を評価することにより、上記窒化膜自体の特性評価に代えることができる。このような標準的なＭＯＳ構造においては、該ＭＯＳ構造を構成する窒化膜の特性が、ＭＯＳ特性に強い影響を与えるからである。
【００３７】
（基材処理装置の一態様）
図１は、本発明の基材処理方法において使用可能なプラズマ基材処理装置１０の構成の一態様を示す模式断面図である。
【００３８】
図１を参照して、プラズマ基材処理装置１０は被処理基材Ｗを保持する基材保持台１２が形成された処理容器１１を有し、処理容器１１は排気ポート１１Ａおよび１１Ｂにおいて排気される。
【００３９】
前記処理容器１１上には、基材保持台１２上の被処理基材Ｗに対応して開口部が形成されており、この開口部は、アルミナ等の低損失セラミックからなるカバープレート１３により塞がれている。更にカバープレート１３の下には、前記被処理基材Ｗに対面するように、ガス導入路とこれに連通する多数のノズル開口部とが形成された、アルミナ等の低損失セラミックからなるシャワープレート１４が形成されている。
【００４０】
前記シャワープレート１３およびカバープレート１４はマイクロ波窓を形成し、前記カバープレート１４の外側には、ラジアルラインスロットアンテナまたはホーンアンテナ等のマイクロ波アンテナ１５が形成されている。
【００４１】
上記構成を有する図１の装置の動作時には、処理容器１１内部の処理空間は排気ポート１１Ａおよび１１Ｂを介して排気することにより所定の処理圧に設定され、前記シャワープレート１４からアルゴンやＫｒ等の不活性ガスと共に、必要な処理ガス（例えば酸素ガス、窒素ガス等）が処理容器１１内に導入される。
【００４２】
更にアンテナ１５から周波数が数ＧＨｚのマイクロ波を導入することにより、処理容器１１中において被処理基材Ｗの表面に高密度マイクロ波プラズマを励起する。このようにプラズマをマイクロ波により励起することにより、図１の基材処理装置ではプラズマの電子温度を低することが容易となり、被処理基材Ｗや処理容器１１内壁の損傷が回避できる。また、プラズマの作用により形成されたラジカルは被処理基材Ｗの表面に沿って径方向に流れ、速やかに排気されるため、ラジカルの再結合を抑制することが容易となり、効率的で非常に一様な基材処理が、低温（例えば５５０°Ｃ以下）において可能になる。
【００４３】
（他の態様）
図２は、本発明の基材処理方法において使用可能なプラズマ基材処理装置１０の構成の他の態様を示す模式断面図である。上記した図１の態様における処理ガスを導入するためのシャワープレート１４に代えて、ガス導入口１４ａを用いた以外は、図２の構成は図１の構成と同様である。
【００４４】
（各部の構成）
次に、上記した本発明の電子デバイス用材料、基材処理方法、ないし該基材処理方法に好適に使用可能な基材処理装置を構成する各部について説明する。
【００４５】
（電子デバイス用基材）
本発明において使用可能な上記の電子デバイス用基材は特に制限されず、公知の電子デバイス用基材の１種または２種以上の組合せから適宜選択して使用することが可能である。このような電子デバイス用基材の例としては、例えば、半導体材料、液晶デバイス材料等が挙げられる。半導体材料の例としては、例えば、単結晶シリコンを主成分とする材料、金属を主成分とする材料、石英を主成分とする材料が挙げられる。
【００４６】
液晶デバイス材料の例としては、例えば、ガラス板上に、ポリシリコン膜を有する基材が挙げられる。
【００４７】
（窒素ラジカル供給用の処理ガス）
本発明の（ａ）窒素ラジカル供給工程において使用可能な処理ガスは、窒素ラジカルを処理すべき基材上に供給可能なガスを含む限り特に制限されず、電子デバイス製造に使用可能な公知の処理ガスの１種または２種以上の組合せから適宜選択して使用することが可能である。
【００４８】
このような処理ガスの例としては、例えば、以下のようなガスが挙げられる。
（１）希ガスと窒素（Ｎ２）を含む混合ガス。
（２）希ガスとアンモニア（ＮＨ３）を含む混合ガス。
（水素ラジカル供給用の処理ガス）
本発明の（ｂ）水素ラジカル供給工程において使用可能な処理ガスは、水素ラジカルを処理すべき基材上に供給可能なガスを含む限り特に制限されず、電子デバイス製造に使用可能な公知の処理ガスの１種または２種以上の組合せから適宜選択して使用することが可能である。このような処理ガスの例としては、例えば、以下のようなガスが挙げられる。
【００４９】
（１）希ガスと水素（Ｈ２）を含む混合ガス。
（２）希ガスとアンモニア（ＮＨ３）を含む混合ガス。
（希ガス）
本発明において使用可能な希ガスは特に制限されず、電子デバイス製造に使用可能な公知の希ガスの１種または２種以上の組合せから適宜選択して使用することが可能である。このような処理ガスの例としては、例えば、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ヘリウム（Ｈｅ）、又はアルゴン（Ａｒ）を挙げることができる。
【００５０】
（処理ガス条件）
本発明の窒化膜形成においては、形成されるべき窒化膜の特性の点からは、下記の条件が好適に使用できる。
【００５１】
（窒素ラジカル供給工程の条件）
希ガス（例えば、Ｋｒ、Ａｒ、ＨｅまたはＸｅ）：８．３３×１０−６〜５０×１０−６ｍ３／ｓ（５００〜３０００ｓｃｃｍ）、より好ましくは１．６７×１０−５〜３．３３×１０−５ｍ３／ｓ（１０００〜２０００ｓｃｃｍ）、
【００５２】
Ｎ２：１．６７×１０−７〜８．３３×１０−６ｍ３／ｓ（１０〜５００ｓｃｃｍ）、より好ましくは３．３３×１０−７〜１．６７×１０−６ｍ３／ｓ（２０〜１００ｓｃｃｍ）、
温度：室温（２５℃）〜６００℃、より好ましくは２５０〜５００℃、特に好ましくは２５０〜４００℃
【００５３】
圧力：３〜４００Ｐａ、より好ましくは６７〜２７０Ｐａ、特に好ましくは６７〜１３０Ｐａ
【００５４】
マイクロ波（マイクロ波プラズマを用いる場合）：０．７〜４．５Ｗ／ｃｍ２、より好ましくは１．４〜３．６Ｗ／ｃｍ２、特に好ましくは１．４〜２．８Ｗ／ｃｍ２
【００５５】
（水素ラジカル供給工程の条件）
希ガス（例えば、Ｋｒ、Ａｒ、ＨｅまたはＸｅ）：８．３３×１０−６〜５０．０×１０−６ｍ３／ｓ（５００〜３０００ｓｃｃｍ）、より好ましくは１．６７×１０−５〜３．３３×１０−５ｍ３／ｓ（１０００〜２０００ｓｃｃｍ）、
【００５６】
Ｈ２：１．６７×１０−８〜８．３３×１０−６ｍ３／ｓ（１〜５００ｓｃｃｍ）、より好ましくは８．３３×１０−８〜１．６７×１０−６ｍ３／ｓ（５〜１００ｓｃｃｍ）、
温度：室温（２５℃）〜６００℃、より好ましくは２５０〜５００℃、特に好ましくは２５０〜４００℃
【００５７】
圧力：３〜４００Ｐａ、より好ましくは７〜２７０Ｐａ、特に好ましくは７〜１３０Ｐａ
【００５８】
マイクロ波（マイクロ波プラズマを用いる場合）：０．７〜４．５Ｗ／ｃｍ２、より好ましくは１．４〜３．６Ｗ／ｃｍ２、特に好ましくは１．４〜２．８Ｗ／ｃｍ２
【００５９】
（ラジカル発生手段）
本発明においては、上記した窒素ラジカルおよび／又は水素ラジカルを発生させることが可能である限り、ラジカル発生手段は特に制限されない。低温化の点からは、プラズマを用いることが好ましい。このプラズマの中でも、電子温度、プラズマ密度、均一性の点からは、マイクロ波給電に基づくプラズマ、特に平面アンテナ部材を用いる給電に基づくプラズマを用いることが好ましい。
【００６０】
（平面アンテナ部材）
本発明の電子デバイス材料の製造方法においては、電子温度が低くかつ高密度、高均一性を有するプラズマを形成する点からは、複数のスロットを有する平面アンテナ部材を介してマイクロ波を照射することが好ましい。このような平面アンテナ部材を用いる態様においては、このような優れた特性を有するプラズマを用いて窒化膜の形成を行うため、プラズマダメージが小さく、かつ低温で反応性の高いプロセスが可能となる。この態様においては、更に、（従来のプラズマを用いた場合に比べ）平面アンテナ部材を介してマイクロ波を照射することにより、面内に均一に窒素含有量が高い窒化膜の形成が容易であるという利点が得られる。
【００６１】
本発明者らの知見によれば、この態様においては、上記複数のスロットを有する平面アンテナ部材を介してマイクロ波を照射することにより得られた電子温度が低くかつ高密度なプラズマを用いて窒化されるため、得られる窒化膜表面のダングリングボンドが理想的な形で終端され、その結果、膜自体の絶縁特性が向上し、ひいては特性の優れた電子デバイス材料（例えば半導体材料）を得ることができると推定される。
【００６２】
（好適なプラズマ）
本発明において好適に使用可能なプラズマの特性は、以下の通りである。
電子温度：０．５ｅｖ〜２．０ｅｖ
密度：１Ｅ１０〜５Ｅ１２／ｃｍ３
プラズマ密度の均一性：±１０％
（窒化膜の用途）
本発明によれば、良質な窒化膜を形成することができる。したがって、この窒化膜上に他の層（例えば、電極層）を形成することにより、特性に優れた半導体デバイス構造を形成することが容易である。
【００６３】
（窒化膜の好適な特性）
本発明によれば、下記のように好適な特性を有する窒化膜を容易に形成することができる。
【００６４】
ゲートリーク電流：従来の熱酸化膜と比較して０．５桁以上の低減
フラットバンド電圧：従来の熱酸化膜と比較して１００μＶ以下のずれ
電気的膜厚の均一性：２％以下（３σ／Ａｖｅ）
（半導体構造の好適な用途）
本発明の方法の適用すべき範囲は特に制限されないが、本発明により形成可能な良質な窒化膜は、ＭＯＳ構造のゲート絶縁膜として特に好適に利用することができる。
【００６５】
（本発明の処理方法の一態様）
図３Ａ〜図３Ｃは、前述した図１の基材処理装置１０を使用した本発明の第１の態様による基材処理プロセスを示す模式断面図である。
【００６６】
図３Ａを参照して、シリコンからなる電子デバイス用基材２１を前記被処理基材Ｗとして前記基材処理装置１０の処理容器１１中に導入し、前記シャワープレート１４からＫｒと酸素の混合ガスを導入し、これをマイクロ波プラズマ励起することにより原子状酸素Ｏ＊を形成する。このような原子状酸素Ｏ＊により前記電子デバイス用基材２１の表面を処理することにより、図３Ｂに示すように、電子デバイス用基材２１の表面に厚さが１．６ｎｍのシリコン酸化膜２２を形成する。このようにして形成されたシリコン酸化膜２２は、４００℃程度の非常に低い基材温度で形成されたにもかかわらず、８００℃以上の高温で形成された熱酸化膜に匹敵するリーク電流特性を有する。または、前記シリコン酸化膜２２は熱酸化膜であってもよい。
【００６７】
次に図３Ｃの工程において図１の基材処理装置１０において処理容器１１中にアルゴンと窒素の混合ガスを供給し、基材温度を４００℃に設定してマイクロ波を供給することによりプラズマを励起する。
【００６８】
図３Ｃの工程では、例えば処理容器１１の内圧を７Ｐａに設定し、アルゴンガスを例えば１．６７×１０−５ｍ３／ｓ（１０００ｓｃｃｍ）の流量で、また窒素ガスを例えば６．６７×１０−７ｍ３／ｓ（４０ｓｃｃｍ）の流量で供給する。その結果、前記シリコン酸化膜２２の表面がシリコン窒化膜２２Ａに変換される。
【００６９】
図３Ｃの工程は２０秒間以上、例えば４０秒間継続され、その結果、前記シリコン窒化膜２２Ａは成長し、ターンアラウンド点を過ぎるとシリコン窒化膜２２Ａの下のシリコン酸化膜２２中の酸素が電子デバイス用基材２１中に侵入を開始する。
【００７０】
図４Ａ〜４Ｃは、ターンアラウンド点の前後におけるシリコン酸化膜２２およびシリコン窒化膜２２Ａの様子を概略的に示す。
【００７１】
図４Ａ〜４Ｃを参照して、図４Ａは図３Ｂの工程に対応しており、電子デバイス用基材２１上にシリコン酸化膜２２が形成された状態を示しているが、図４Ｂは図３Ｃの工程の初期の状態に対応し、前記シリコン酸化膜２２の表面が窒化され、薄いシリコン窒化膜２２Ａが形成されている。
【００７２】
これに対し、図４Ｃは、ターンアラウンド点を超えた図３Ｃの工程の後期の状態に対応し、シリコン窒化膜２２Ａの成長に伴って、シリコン酸化膜２２中の酸素が電子デバイス用基材２１中に侵入し、見かけ上、シリコン酸化膜２２が電子デバイス用基材２１中にシフトしたような状態になっている。図４Ｂおよび３Ｃ中、Ａは当初のシリコン酸化膜２２と電子デバイス用基材２１との境界面を示す。
【００７３】
勿論、図４Ｃの状態ではシリコン酸化膜２２と電子デバイス用基材２１との間には図４Ｂ等の明確で平坦な境界面は形成されず、多数のシリコンダングリングボンドが形成されていると考えられる。このようなダングリングボンドが存在すると膜の電気的特性は変化し、従ってこのようなＭＯＳトランジスタを形成した場合、トランジスタのしきい値電圧に変化が生じてしまう。
【００７４】
そこで、本発明では図３Ｄの工程において前記アルゴンガスと窒素ガスのプラズマに更に水素ガスを例えば３．３３×１０−７ｍ３／ｓ（２０ｓｃｃｍ）添加し、水素ラジカルＨ＊を励起する。
【００７５】
このようにして励起された水素ラジカルＨ＊は、通常の水素分子Ｈ２と異なり、シリコン窒化膜２２Ａ中を自由に通過することが可能で、容易にシリコン窒化膜２２Ａの下のシリコン酸化膜２２、更にシリコン酸化膜２２と電子デバイス用基材との界面近傍に到達し、ダングリングボンドを終端する。その結果、図３Ｄの水素ラジカル処理を行った場合、シリコン酸化膜２２にターンアラウンド点を超えたプラズマ窒化処理を行って生じた特性の劣化を回復させることが可能になる。
【００７６】
図５は、このようにしてシリコン酸化膜に窒化処理および水素ラジカル処理を行って得られた絶縁膜のリーク電流特性Ｊｇと酸化膜換算膜厚Ｔｅｑとの関係を示す。
【００７７】
図５を参照して、シリコン酸化膜２２は当初１．７ｎｍの膜厚を有しているが、前記窒化処理を１０秒間行い、シリコン窒化膜２２Ａを形成することで酸化膜換算膜厚Ｔｅｑが約１．５ｎｍまで減少するのがわかる。またその際のリーク電流値Ｊｇは、図中に直線で示した、厚さが１．５ｎｍのシリコン酸化に対して予期される値の半分程度に減少している。同様に、前記窒化処理を２０秒間行った場合、シリコン酸化膜２２とシリコン窒化膜２２Ａとを含む絶縁膜全体の酸化膜換算膜厚Ｔｅｑは更に減少し、しかもリーク電流Ｊｇは増大しないことがわかる。一方、前記窒化処理を４０秒間継続した場合には、酸化膜換算膜厚Ｔｅｑは更に減少し、１．４ｎｍの値に近づくのがわかる。窒化処理を更に継続すると、シリコン酸化膜２２中の酸素がＳｉ基材２１中に侵入し始め、シリコン酸化膜２２とシリコン窒化膜２２Ａの合計の物理膜厚が増大し始める。これに伴い、図５中に矢印で示すように、膜２２と２２Ａ全体の換算膜厚も増加に転じる。
【００７８】
これに対し、図６のフラットバンド電圧と酸化膜換算膜厚Ｔｅｑとの関係を示す図を参照して、図３Ｃの窒化処理時間が２０秒までは、前記シリコン窒化膜２２Ａ上にポリシリコンゲート電極を形成したＭＯＳ構造のフラットバンド電圧は約−０．７９Ｖでほとんど変化しないのに対し、窒化処理時間が４０秒になると−０．８２Ｖまで急変することがわかる。これは先の図４Ｃに示したターンアラウンドの効果であり、電子デバイス用基材２１中にシリコン酸化膜２２中の酸素が侵入をはじめたことを意味している。
【００７９】
図６はまた、前記窒化処理を３０秒間行ったターンアラウンド点を超えた試料に対して図３Ｄの水素ラジカル処理（Ｈ２repair）を５秒間および１０秒間行った場合のフラットバンド電圧を、それぞれ▲および●で示す。また図６中、ターンアラウンド点を超えていない試料（窒化時間１５秒および１０秒）に対して水素ラジカル処理をそれぞれ５秒間および１０秒間行った場合のフラットバンド電圧を示す。
【００８０】
図６を参照して、ターンアラウンド点を超えた試料に対して水素ラジカル処理を行うことにより、フラットバンド電圧が、当初の−０．７９Ｖに近い−０．８Ｖ程度まで回復するのがわかる。また、ターンアラウンド点を超えない試料に対して水素ラジカル処理を行っても、ターンアラウンド電圧は実質的に変化しないことがわかる。
【００８１】
更に図５に示すように、ターンアラウンド点を超えた試料に対して水素ラジカル処理を行うと、リーク電流は変化しないまま、酸化膜換算膜厚が更に減少することがわかる。ただし図５中、図６に対応する実験点は同一のマークで示す。
【００８２】
図７ＡおよびＢは、このようにして得られた絶縁膜について測定されたＣ−Ｖ特性を示す。
【００８３】
図７（Ｂ）を参照し、水素ラジカル処理によるフラットバンド電圧回復の様子を説明する。図７（Ｂ）はＭＯＳキャパシタのＣ−Ｖ特性（容量−ゲート電圧特性）であり、図中の２．５ｐＦ（フラットバンド容量：Ｃｆｂ）に対応するゲート電圧がフラットバンド電圧に相当する。図に点線で示される図３Ｂの状態の酸化膜（ＢａｓｅＯｘ  １．７ｎｍ）に対して、２０秒間の窒化処理後（１０００／４０  ７Ｐａ  ２０ｓ）はＣ−Ｖ特性のシフトが観測されていない。しかしながら、４０秒間の窒化処理後（１０００／４０  ７Ｐａ  ４０ｓ）ではＣ−Ｖ特性は全体的に負方向にシフトしている、すなわちフラットバンド電圧の負方向へのシフトが観測されている。これに対し４０秒窒化処理後に水素ラジカル処理を５秒間行った場合（１０００／４０  ７Ｐａ  ４０ｓ  −＞  Ｈ２  Repair  ５ｓ）は４０秒窒化後に観測されたフラットバンドシフトが回復し図３Ｂの酸化膜のＣ−Ｖ特性に近づいている。
【００８４】
図８Ａは、前記本発明の第１の態様において使用されたプロセスシーケンスを示す。
図８Ａを参照して、本実施例では最初にアルゴンとＮ２の混合ガス中にプラズマを励起し、図３Ｃの窒化処理を行った後で水素ガスを添加し、水素ラジカル処理を行う。
【００８５】
本態様では、最初から水素ガスを添加することを避けており、窒化処理が実質的に終了しから水素ガスを添加している。その結果、水素ガスを添加することに伴うプラズマ密度の低下が回避され、窒化処理を効率的に行うことが可能になる。
【００８６】
本態様においては、図８Ａのプロセスシーケンスに代えて図８Ｂのプロセスシーケンスを使用することも可能である。
【００８７】
図８Ｂのプロセスシーケンスでは、窒化処理が終了した後、いったんマイクロ波の供給を遮断してプラズマを停止し、その後でアルゴンガスと窒素ガスと水素ガスの混合ガス中に新たにプラズマを形成し、所望の水素ラジカル処理を行うようにしている。
【００８８】
（第２の態様）
図９Ａ〜Ｃは、本発明の第２の態様による基材処理プロセスを示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００８９】
図９Ａを参照して、Ｓｉ基材２１を図１の基材処理装置１０の処理容器１１中に導入し、図９Ｂの工程においてアルゴンガスと窒素ガスの混合ガス中にプラズマを励起し、プラズマ励起に伴って形成された窒素ラジカルＮ＊により、前記Ｓｉ基材２１の表面を処理する。その結果、前記Ｓｉ基材２１の表面にはシリコン窒化膜２３が形成される。
【００９０】
本態様では、更に図９Ｃの工程において、先の図８Ａのシーケンスに従って処理容器１１中に更に水素ガスを導入し、励起された水素ラジカルＨ＊により、更に基材２１の表面を処理する。
【００９１】
このようにして形成された水素ラジカルＨ＊は、水素分子と異なり、シリコン窒化膜２３中に容易に侵入でき、Ｓｉ基材２１とシリコン窒化膜２３との界面に到達してＳｉのダングリングボンドを効果的に終端する。
【００９２】
本態様においても、図９Ｂの窒化工程の際、プラズマ励起をアルゴンガスと窒素ガスの混合ガスに対して行うことにより、高密度プラズマを実現することが可能で、形成された窒化膜の膜質を改善するのみならず、窒化処理のスループットを向上させることが可能になる。
【００９３】
以下、実施例により、本発明を更に具体的に説明する。
【実施例】
【００９４】
実施例１
前述した図５〜７の各評価を行った窒化膜は、以下に示す工程を有する方法で作製した。
【００９５】
（１）：基板
基板には２０ｃｍ（８インチ）のＰ型のシリコン基板を用い、比抵抗が１０Ωｃｍ、面方位（１００）のものを用いた。
【００９６】
（２）：ゲート酸化前洗浄
ＡＰＭ（アンモニア：過酸化水素水：純水＝１：２：１０の混合液、６０℃）とＨＰＭ（塩酸：過酸化水素水：純水＝１：１：１０の混合液、６０℃）およびＤＨＦ（フッ酸：純水＝１：１００の混合液、２３℃）を組み合わせたＲＣＡ洗浄によって、自然酸化膜と汚染要素（金属や有機物、パーティクル）を除去した。ＲＣＡ洗浄は、ＡＰＭ１０分→純水リンス１０分→ＤＨＦ３分→純水リンス１０分→ＨＰＭ１０分→純水リンス１０分→純水ファイナルリンス５分を施した後、ＩＰＡ（イソプロピルアルコール、２２０℃）乾燥を１５分行い、ウェハ上の水分を乾燥させた。
【００９７】
（酸化プロセス：工程２Ａ）
上記（２）の処理が施されたシリコン基板上に次に示すような方法で酸化膜（図４Ａの２２）を形成した。
【００９８】
図３Ａを参照して、シリコンからなる電子デバイス用基材２１を前記被処理基材Ｗとして図１に示す基材処理装置１０の処理容器１１中に導入し、前記シャワープレート１４からＫｒと酸素の混合ガスを導入し、これをマイクロ波プラズマ励起することにより原子状酸素Ｏ＊を形成した。このような原子状酸素Ｏ＊により前記電子デバイス用基材２１の表面を処理することにより、図３Ｂに示すように、電子デバイス用基材２１の表面に厚さが１．７ｎｍのシリコン酸化膜２２を形成した。このようにして形成されたシリコン酸化膜２２は、４００℃程度の非常に低い基材温度で形成されたにもかかわらず、８００℃以上の高温で形成された熱酸化膜に匹敵するリーク電流特性を有していた。
【００９９】
＜処理条件＞
Ｋｒガス：  ３．３３×１０−５ｍ３／ｓ（２０００ｓｃｃｍ）
酸素ガス：  ３．３３×１０−６ｍ３／ｓ（２００ｓｃｃｍ）
温度：  ４００℃
圧力：  ２６０Ｐａ
マイクロ波：  ２．８Ｗ／ｃｍ２
処理時間：  １分
（窒化プロセス：工程図３Ｃ）
次に図３Ｃの工程において、図１の基材処理装置１０において下記条件の下で窒化処理を行った。
【０１００】
＜処理条件＞
アルゴンガス：  １．６７×１０−５ｍ３／ｓ（１０００ｓｃｃｍ）
窒素ガス：  ６．６７×１０−７ｍ３／ｓ（４０ｓｃｃｍ）
基材温度：  ４００℃
圧力：  ７Ｐａ
マイクロ波：  １．４Ｗ／ｃｍ２
処理時間：  ４０秒間
（水素化プロセス：工程３Ｄ）
次に図３Ｃの工程において、図１の基材処理装置１０において下記条件の下で窒化処理を行った。
【０１０１】
＜処理条件＞
アルゴンガス：  １．６７×１０−５ｍ３／ｓ（１０００ｓｃｃｍ）
窒素ガス：  ６．６７×１０−７ｍ３／ｓ（４０ｓｃｃｍ）
水素ガス：  ３．３７×１０−７ｍ３／ｓ（２０ｓｃｃｍ）
基材温度：  ４００℃
圧力：  ７Ｐａ
マイクロ波：  １．４Ｗ／ｃｍ２
処理時間：  ５，１０秒間
図５に、このようにしてシリコン酸化膜に窒化処理および水素ラジカル処理を行って得られた絶縁膜のリーク電流特性Ｊｇと酸化膜換算膜厚Ｔｅｑとの関係を示す。これらのリーク電流特性Ｊｇと酸化膜換算膜厚Ｔｅｑとの関係（図５）、フラットバンド特性（図６）、Ｃ−Ｖ特性（図７Ａおよび図７Ｂ）とは、以下のようにデバイス構造を作製し、且つこれらの物性を測定することにより得た。
【０１０２】
＜デバイス構造の作製方法＞
１：基板
基板にはＰ型のシリコン基板を用い、比抵抗が８〜１２Ωｃｍ、面方位（１００）のものを用いた。
【０１０３】
２：Ｇａｔｅ酸化前洗浄
ＡＰＭ（アンモニア、過酸化水素水、純水の混合液）とＨＰＭ（塩酸、過酸化水素水、純水の混合液）およびＤＨＦ（フッ酸と純水の混合液）を組み合わせたＲＣＡ洗浄によって犠牲酸化膜と汚染要素（金属や有機物、パーティクル）を除去した。
【０１０４】
３：プラズマ酸化プロセス
上記２の酸化前洗浄が施されたシリコン基板を次に示すような方法で酸化した。２の処理が施されたシリコン基板を真空（背圧１×１０Ｅ−４Ｐａ以下）の反応処理室に搬送した後、基板を温度４００℃に保ち、希ガス（Ｋｒ）と酸素とをそれぞれ３．３３×１０−５ｍ３／ｓ（２０００ｓｃｃｍ）、３．３３×１０−６ｍ３／ｓ（２００ｓｃｃｍ）ずつ流し、圧力を２７０Ｐａ（２Ｔｏｒｒ）に保持した。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して２．８Ｗ／ｃｍ２のマイクロ波を照射することにより酸素および希ガスとを含むプラズマを形成し、このプラズマを用いてプラズマ酸化処理を行った。
【０１０５】
５：プラズマ窒化プロセス
上記４の処理が施された酸化膜上に次に示すような方法で窒化を施した。４００℃に加熱されたシリコン基板上に希ガスと窒素とをそれぞれ１．６７×１０−５ｍ３／ｓ（１０００ｓｃｃｍ）、６．６７×１０−７ｍ３／ｓ（４０ｓｃｃｍ）ずつ流し、圧力を７Ｐａ（５０ｍＴｏｒｒ）に保持した。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して１．４Ｗ／ｃｍ２のマイクロ波を照射することにより窒素および希ガスとを含むプラズマを形成し、このプラズマを用いて基板上に酸窒化膜（ＳｉＯＮ膜）を形成した。
【０１０６】
６：水素プラズマによる薄膜化とＶｆｂシフトの回復
上記５の処理が施された酸窒化膜上に次に示すような方法で水素プラズマによる後処理を施した。４００℃に加熱されたシリコン基板上に希ガスと水素とをそれぞれ１．６７×１０−５ｍ３／ｓ（１０００ｓｃｃｍ）、３．３３×１０−７ｍ３／ｓ（２０ｓｃｃｍ）ずつ流し、圧力を７Ｐａ（５０ｍＴｏｒｒ）に保持した。その雰囲気中に複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して１．４Ｗ／ｃｍ２のマイクロ波を照射することにより水素および希ガスとを含むプラズマを形成し、このプラズマを用いて酸窒化膜上に水素プラズマ処理を施した。
【０１０７】
７：Ｇａｔｅ電極用ポリシリコン成膜
上記１〜６で形成した酸窒化膜が形成されたシリコン基板上にＧａｔｅ電極としてポリシリコンをＣＶＤ法にて成膜した。酸窒化膜が形成されたシリコン基板を６３０℃で加熱し、基板上にシランガス４．１７×１０−６ｍ３／ｓ（２５０ｓｃｃｍ）を３３Ｐａの圧力下で導入し３０分保持することで酸窒化膜上に膜厚３０００Ａの電極用ポリシリコンを成膜した。
【０１０８】
８：ポリシリコンへのＰ（リン）ドープ
６で作製された電極用ポリシリコンが成膜されたシリコン基板を８５０℃に過熱し、基板上にＰＯＣｌ３ガスと酸素および窒素をそれぞれ５．８３×１０−６ｍ３／ｓ（３５０ｓｃｃｍ）、３．３３×１０−６ｍ３／ｓ（２００ｓｃｃｍ）、３．３３×１０−４ｍ３／ｓ（２００００ｓｃｃｍ）ずつ常圧下で導入し２４分間保持することでポリシリコン中にリンをドープした。
【０１０９】
９：パターニング、Ｇａｔｅエッチ
上記７で作製したシリコン基板上にリソグラフィによりパターニングを施し、ＨＦ：ＨＮＯ３：Ｈ２Ｏ＝１：６０：６０の比の薬液中にシリコン基板を３分間浸すことでパターニングされていない部分のポリシリコンを溶かし、ＭＯＳキャパシタを作製した。
【０１１０】
＜Ｃ−Ｖ特性の評価方法＞
Ｃ−Ｖ特性の測定、解析は次に示すような方法で行った。まず、Ｇａｔｅ電極面積が２５００μｍ２のキャパシタの１００ＫＨｚと２５０ＫＨｚそれぞれにおけるＣ−Ｖ、Ｄ−Ｖ（Ｄ：損失係数）特性を評価する。続いて２周波測定法により測定回路等に起因した寄生容量を取り除いた絶縁膜そのもののＣ−Ｖ特性を解析した（ＳＳＤＭ  ２０００  Extended Abstracts、ｐｐ．４５２−４５３、 A Guideline for Accurate Two-Frequency Capacitance Measurement for Ultra-Thin Gate Oxides、Akiko Nara et.al．）。２周波測定方法は具体的には以下の方法で行った。まず、周波数として１００ＫＨｚと２５０ＫＨｚをそれぞれ用い、ゲート電圧を＋０．５Ｖから−２．１Ｖまで掃引し各電圧におけるCapacitance（Ｃ：容量）とDissipation（Ｄ：損失係数）を評価した。Ｃ−ＶメータとしてはＨＰ４２８４Ａを用い、測定モードはParallelモードを用いた。電圧のステップは２０ｍＶとし、測定温度は室温で行った。この各周波数におけるＣとＤから、２周波解析の式を用いて回路などの寄生容量を除去した絶縁膜そのものの容量を各ゲート電圧毎に計算し、それを本ＭＯＳ構造のＣ−Ｖ特性として用いることとした。図７（ａ）、（ｂ）に本測定法によって解析されたＣ−Ｖ特性を示す。図７（ａ）はゲート電圧を＋０．５Ｖから−２．１Ｖまで示したものであり、図７（ｂ）は図７（ａ）のゲート電圧を−０．６Ｖから−１．０Ｖまで示すように拡大したものである。
【０１１１】
＜フラットバンド特性の解析方法＞
基板濃度が１Ｅ１５／ｃｍ３、電極面積が２５００μｍ２であることより、フラットバンド容量を計算すると２．５ｐＦとなる。したがって２．５ｐＦにおけるゲート電圧値をフラットバンド電圧とここでは定義した。図７（ｂ）から分かるように本構造における酸化膜のフラットバンド電圧は−０．８Ｖ程度になる。
【０１１２】
＜酸化膜換算膜厚Ｔｅｑの評価方法＞
このフラットバンド値から０．６Ｖ負電圧側における容量値から酸化膜換算膜厚を以下の方法によって求めた。フラットバンド電圧が−０．８Ｖの場合、０．６Ｖ負電圧側の容量値はゲート電圧が０．８−０．６＝−１．４Ｖにおける容量値になる。容量と酸化膜換算膜厚の関係は
【０１１３】
（容量）＝（真空の誘電率）×（酸化膜の誘電率：３．９）×（キャパシタ面積）÷（電気的実効膜厚：Ｔｅｆｆ）・・・（式１）
【０１１４】
（酸化膜換算膜厚：Ｔｅｑ）＝１．０６５５×Ｔｅｆｆ−１．２９２３  （Ｔｅｑ、Ｔｅｆｆ共に単位はｎｍ）・・・（式２）
【０１１５】
となる。（式１）は物理学の基本に基づく容量の式である。
（式２）はエリプソ膜厚とＴｅｆｆの関係から求められた経験的な式である。（式２）を用いることでＴｅｆｆをエリプソ膜厚に換算することが出来る。
【０１１６】
（式１）にゲート電圧−１．４Ｖにおける容量値を代入することでＴｅｆｆを求め、このＴｅｆｆを（式２）に代入することで酸化膜換算膜厚Ｔｅｑを求めた。
【０１１７】
＜Ｉ−Ｖ特性の測定方法＞
Ｉ−Ｖ特性はＧａｔｅ電極面積が２５００μｍ２のＭＯＳキャパシタにゲート電圧を０Ｖから−２．４Ｖまで掃引し、各電圧において流れる電流値（リーク電流値）を評価することで求めた。評価にはＨＰ４０７１パラメトリックテスターを用い、電圧ステップは２０ｍＶとした。測定は室温で行った。
【０１１８】
＜リーク電流特性Ｊｇの評価方法＞
このＭＯＳキャパシタのリーク特性を評価するために、先に求めたフラットバンド値から０．４Ｖ負方向にシフトしたゲート電圧におけるリーク電流値をＩ−Ｖ特性から求めた。フラットバンド電圧が−０．８Ｖの場合、リーク特性評価には−０．８−０．４＝−１．２Ｖのゲート電圧におけるリーク電流を用いることとなる。
【図面の簡単な説明】
【０１１９】
【図１】図１は、本発明の方法を実施するために使用可能な基材処理装置の構成の一例を示す模式断面図である。
【図２】図２は、本発明の方法を実施するために使用可能な基材処理装置の構成の他の例を示す模式断面図である。
【図３】図３Ａ〜３Ｄは、本発明の第１の態様による基材処理工程を示す模式断面図である。
【図４】図４Ａ〜４Ｃは、本発明の第１の態様の基材処理工程の一部の拡大模式断面図である。
【図５】図５は、本発明の第１の態様により得られた絶縁膜のリーク電流特性Ｊｇと酸化膜換算膜厚Ｔｅｑとの関係を示すグラフである。
【図６】図６は、本発明の第１の態様により得られたフラットバンド電圧と酸化膜換算膜厚Ｔｅｑとの関係を示す。
【図７】図７Ａおよび図７Ｂは、本発明の第１の態様により得られたＣ−Ｖ特性を示すグラフである。
【図８】図８Ａ、８Ｂは、本発明の第１の態様のプロセスシーケンスを示す図である。
【図９】図９Ａ〜９Ｃは、本発明の第２実施例による基材処理工程を示す図である。
【符号の説明】
【０１２０】
上記図面における符号は、下記の意味を有する。
１０…基材処理装置
１１…処理室
１２…基材保持台
１３…カバープレート
１４…シャワープレート
１５…アンテナ
２１…電子デバイス用基材
２２…シリコン酸化膜
２２Ａ，２３…シリコン窒化膜
【図１】
0004606737.tif 000002
【図２】
0004606737.tif 000003
【図３】
0004606737.tif 000004
【図４】
0004606737.tif 000005
【図５】
0004606737.tif 000006
【図６】
0004606737.tif 000007
【図７】
0004606737.tif 000008
【図８】
0004606737.tif 000009
【図９】
0004606737.tif 000010