(57)【特許請求の範囲】
【請求項１】
送信データの変調手段と、
上記変調された送信データの搬送波周波数を所望の送信搬送波周波数に変換するオフセットシンセサイザ手段とからなり、
上記変調手段を構成するミキサは、上記送信データが差動入力されるの第１の差動入力部と、搬送波信号が差動入力される第２の差動入力部と、上記第１の入力部に入力された送信データと上記第２の入力部に入力された搬送波信号との乗算出力が差動出力される差動出力部とを有すると共に、上記第１の入力部と並列に、互いに異なるレベルの差動入力が入力可能な第３の差動入力部を有し、
上記送信データをバースト送信する際に、上記送信データの送信を開始する前に、上記第３の差動入力部に互いに異なるレベルの差動入力を与える
ようにしたデータ送信装置。
【請求項２】
上記変調手段を構成するミキサは、
第１のトランジスタと第２のトランジスタとからなる第１の差動回路と、第３のトランジスタと第４のトランジスタとからなる第２の差動回路と、第５のトランジスタと第６のトランジスタとからなる第３の差動回路とを有し、
上記第１のトランジスタのベース及び上記第２のトランジスタのベースにより第１の差動入力端子を導出し、
上記第１の差動回路を構成する上記第１のトランジスタのコレクタに、上記第２の差動回路を構成する上記第３のトランジスタのエミッタ及び第４のトランジスタのエミッタを接続し、
上記第１の差動回路を構成する上記第２のトランジスタのコレクタに、上記第２の差動回路を構成する上記第５のトランジスタのエミッタ及び第６のトランジスタのエミッタを接続し、
上記第３のトランジスタのベースと上記第５のトランジスタのベースとを接続すると共に、上記第４のトランジスタのベースと上記第６のトランジスタのベースとを接続し、
上記第３のトランジスタのベースと上記第５のトランジスタのベースとの接続点及び上記第４のトランジスタのベースと上記第６のトランジスタのベースとの接続点から第２の差動入力端子を導出し、
上記第３のトランジスタのコレクタと上記第６のトランジスタのコレクタとを接続すると共に、上記第４のトランジスタのコレクタと上記第５のトランジスタのコレクタとを接続し、
上記第３のトランジスタのコレクタと上記第６のトランジスタのコレクタとの接続点及び上記第４のトランジスタのコレクタと上記第５のトランジスタのコレクタとの接続点から差動出力端子を導出すると共に、
上記第１の差動回路を構成する第１及び第２のトランジスタと並列に、第７のトランジスタ及び第８のトランジスタをそれぞれ設け、
上記第７のトランジスタのベース及び上記第８のトランジスタのベースに、互いに異なるレベルの信号を入力可能とする
ようにした請求項１に記載のデータ送信装置。
【請求項３】
上記第７のトランジスタのベース及び上記第８のトランジスタのベースに、互いに異なるレベルの信号と、共に等しいレベルの信号とを選択的に入力可能とするようにした請求項２に記載のデータ送信装置。
【請求項４】
第１のトランジスタと第２のトランジスタとからなる第１の差動回路と、第３のトランジスタと第４のトランジスタとからなる第２の差動回路と、第５のトランジスタと第６のトランジスタとからなる第３の差動回路とを有し、
上記第１のトランジスタのベース及び上記第２のトランジスタのベースにより第１の差動入力端子を導出し、
上記第１の差動回路を構成する上記第１のトランジスタのコレクタに、上記第２の差動回路を構成する上記第３のトランジスタのエミッタ及び第４のトランジスタのエミッタを接続し、
上記第１の差動回路を構成する上記第２のトランジスタのコレクタに、上記第２の差動回路を構成する上記第５のトランジスタのエミッタ及び第６のトランジスタのエミッタを接続し、
上記第３のトランジスタのベースと上記第５のトランジスタのベースとを接続すると共に、上記第４のトランジスタのベースと上記第６のトランジスタのベースとを接続し、
上記第３のトランジスタのベースと上記第５のトランジスタのベースとの接続点及び上記第４のトランジスタのベースと上記第６のトランジスタのベースとの接続点から第２の差動入力端子を導出し、
上記第３のトランジスタのコレクタと上記第６のトランジスタのコレクタとを接続すると共に、上記第４のトランジスタのコレクタと上記第５のトランジスタのコレクタとを接続し、
上記第３のトランジスタのコレクタと上記第６のトランジスタのコレクタとの接続点及び上記第４のトランジスタのコレクタと上記第５のトランジスタのコレクタとの接続点から差動出力端子を導出すると共に、
上記第１の差動回路を構成する第１及び第２のトランジスタと並列に、第７のトランジスタ及び第８のトランジスタをそれぞれ設け、
上記第７のトランジスタのベース及び上記第８のトランジスタのベースに、互いに異なるレベルの信号を入力可能とする
ようにしたミキサ回路。
【請求項５】
上記第７のトランジスタのベース及び上記第８のトランジスタのベースに、互いに異なるレベルの信号と、共に等しいレベルの信号とを選択的に入力可能とするようにした請求項４に記載のミキサ回路。
【請求項６】
時分割多重方式により基地局との間で送受信を行う携帯電話端末装置において、
送信データの変調手段と、上記変調された送信データの搬送波周波数を所望の送信搬送波周波数に変換するオフセットシンセサイザ手段とを有し、
上記変調手段を構成するミキサは、上記送信データが差動入力されるの第１の差動入力部と、搬送波信号が差動入力される第２の差動入力部と、上記第１の入力部に入力された送信データと上記第２の入力部に入力された搬送波信号との乗算出力が差動出力される差動出力部とを有すると共に、上記第１の入力部と並列に、互いに異なるレベルの差動入力と所定のレベルの差動入力とが選択的に与えられる第３の差動入力部を有し、
上記送信データをバースト送信する際に、上記送信データの送信を開始する前に、上記第３の差動入力部に互いに異なるレベルの差動入力を与え、
上記送信データを送信するときに、上記第３の入力部に所定レベルの差動入力を与える
ようにした携帯電話端末装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、特に、オフセットシンセサイザを用いて変調搬送波の周波数を送信搬送波の周波数に変換するようなＧＳＭ（Global System for Mobile Communication）方式の携帯電話システムの携帯電話端末装置、並びに、このような携帯電話端末装置に使用して好適なデータ送信装置、及びミキサ回路に関する。
【０００２】
【従来の技術】
ＧＳＭ方式の携帯電話は、欧州を中心に、全世界で使用されている。このＧＳＭ方式の携帯電話端末では、送信パワーの受信帯域への漏洩電力を少なくするために、変調搬送波の周波数を送信搬送波の周波数に変換するのに、オフセットシンセサイザが用いられている。
【０００３】
図９は、従来のＧＳＭ方式の携帯電話端末の変調回路の構成を示すものである。図９において、符号１０１はＧＭＳＫ（Gaussian Filtered Minimum Shift Keying）回路、符号１０２はＱＰＳＫ（Quadrature Phase Shift Keying )変調回路、符号１０３はオフセットシンセサイザ回路である。
【０００４】
ＧＭＳＫ変調回路１０１は、ＧＭＳＫ変調回路１５１と、コサインテーブル１５２Ａと、サインテーブル１５２Ｂと、Ｄ／Ａコンバータ１５３Ａ、１５３Ｂとからなる。
【０００５】
ＱＰＳＫ変調回路１０２は、ミキサ１５６Ａ、１５６Ｂと、移送回路１５８Ａ、１５８Ｂと、加算回路１５９と、ローパスフィルタ１６１とからなる。
【０００６】
オフセットシンセサイザ回路１０３は、位相比較回路１６２と、ミキサ１６３と、ＶＣＯ(Voltage Controlled Oscillator)１６４と、ローパスフィルタ１６５とからなる。
【０００７】
入力端子１５０に、音声符号化回路（図示せず）から、圧縮符号化された音声データが供給される。この圧縮符号化された音声データは、ＧＭＳＫ変調回路１５１に供給される。ＧＭＳＫ変調回路１５１は、ガウシアンフィルタからなっている。ＧＭＳＫ変調回路１５１からは、Ｉ軸のデータとＱ軸のデータとに分けて、データが出力される。
【０００８】
Ｉ軸のデータはコサインテーブル１５２Ａに供給され、コサインテーブル１５２Ａ上にマッピングされる。Ｑ軸のデータはサインテーブル１５２Ｂに供給され、サインテーブル１５２Ｂ上にマッピングされる。
【０００９】
コサインテーブル１５２Ａの出力がＤ／Ａコンバータ１５３Ａに供給される。Ｄ／Ａコンバータ１５３Ａからは、Ｉ軸のデータに応じたアナログ値の信号が差動で出力される。
【００１０】
また、サインテーブル１５２Ｂの出力がＤ／Ａコンバータ１５３Ｂに供給される。Ｄ／Ａコンバータ１５３Ｂで、Ｑ軸のデータに応じたアナログ値の信号が差動で出力される。
【００１１】
Ｄ／Ａコンバータ１５３Ａの差動出力がミキサ１５６Ａの差動入力に供給される。Ｄ／Ａコンバータ１５３Ｂの差動出力がミキサ１５６Ｂの差動入力に供給される。
【００１２】
また、入力端子１５７からは、ＩＦ(Intermediate Frequency)ローカル信号が変調搬送波信号として供給される。このＩＦローカル信号は、移送回路１５８Ａに供給されると共に、移送回路１５８Ｂに供給される。移送回路１５８Ａは、−４５度の位相シフトを行うものである。移送回路１５８Ｂは、＋４５度の位相シフトを行うものである。
【００１３】
移送回路１５８Ａの出力は、差動出力とされて、ミキサ１５６Ａに供給される。また、移送回路１５８Ｂの出力は、差動出力とされて、ミキサ１５６Ｂに供給される。
【００１４】
ミキサ１５６Ａで、Ｄ／Ａコンバータ１５３Ａの出力と、移送回路１５８Ａを介して−４５度位相シフトされたＩＦローカル信号とが乗算される。このミキサ１５６Ａからの出力が加算回路１５９に供給される。
【００１５】
また、ミキサ１５６Ｂで、Ｄ／Ａコンバータ１５３Ｂの出力と、移送回路１５８Ｂを介して＋４５度位相シフトされたＩＦローカル信号とが乗算される。このミキサ１５６Ｂからの出力が加算回路１５９に供給される。
【００１６】
加算回路１５９で、ミキサ１５６Ａの出力と、ミキサ１５６Ｂの出力とが加算される。加算回路１５９の出力がローパスフィルタ１６１を介して、位相比較回路１６２に供給される。
【００１７】
位相比較回路１６２には、ミキサ１６３の出力が供給される。ミキサ１６３には、ＶＣＯ１６４の出力が供給されると共に、入力端子１７０から、送信周波数に応じたＲＦ(Radio Frequency)ローカル信号が供給される。ミキサ１６３の出力が位相比較回路１６２に供給される。
【００１８】
位相比較回路１６２で、ローパスフィルタ１６１を介された変調信号の搬送波周波数と、ミキサ１６３で周波数変換されたＶＣＯ１６４の出力信号の位相とが比較される。この位相比較回路１６２の位相比較出力がローパスフィルタ１６５を介して、ＶＣＯ１６４に供給され、ＶＣＯ１６４の発振周波数が位相比較回路１６２からの位相比較出力に応じて制御される。ＶＣＯ１６４の出力が出力端子１６６から出力される。
【００１９】
このような変調回路においては、入力端子１５０に、圧縮されたオーディオデータがバースト入力される。この圧縮オーディオデータは、ＧＭＳＫ変調回路１５１で、ガウシアンフィルタを介される。ガウシアンフィルタを介されることで、サイドローブを無くすことができる。
【００２０】
そして、この圧縮オーディオデータは、Ｉ軸のデータとＱ軸のデータとに分けられ、Ｄ／Ａコンバータ１５３Ａ及び１５３Ｂで、アナログ信号に変換される。そして、ミキサ１５６Ａ、１５６Ｂ、加算回路１５９からなるＱＰＳＫ変調回路により、この信号は、入力端子１５７からのＩＦローカル信号を搬送波として、ＱＰＳＫ変調される。
【００２１】
ＱＰＳＫ変調された信号は、ローパスフィルタ１６１を介して、ＶＣＯ１６４、位相比較回路１６２、ローパスフィルタ１６５、ミキサ１６３からなるオフセットシンセサイザ回路１０３に供給される。ミキサ１６３には、入力端子１７０から、ＲＦローカル信号が供給される。このＲＦローカル信号により、送信信号の搬送波周波数が送信チャンネルに応じて変換される。この周波数変換された信号が出力端子１６６から出力される。
【００２２】
【発明が解決しようとする課題】
このように、オフセットシンセサイザ回路１０３による周波数変換は、ＰＬＬ（Phase Locked Loop ）を用いて周波数変換を行うものである。このため、周波数変換出力が得られるためには、ＰＬＬがロックするのを待つ必要がある。ＧＳＭ方式のようなＴＤＭＡ(Time Division Multiple Access)方式の携帯電話端末では、データがバースト送信されるので、ＰＬＬのロック時間を短くし、送信待機時間を短くすることが望まれる。そこで、オフセットシンセサイザ回路でのＰＬＬのロック時間を短くするために、データの送信を開始するより前に、オフセットシンセサイザ回路１０３に信号を送り、ＰＬＬをロックさせておくことが考えられる。
【００２３】
ところが、ＧＭＳ方式の携帯無線端末においては、ＱＰＳＫ変調回路１０２を構成するミキサ１５６Ａ、１５６Ｂとしては、ギルバートセルの構成のものが用いられている。このギルバートセルを用いたミキサ１５６Ａ、１５６Ｂの場合には、一方の入力がないときには、信号が出力されない。
【００２４】
このため、送信を行っていないときには、ミキサ１５６Ａ、１５６Ｂから信号が出力されず、加算回路１５９から、ローパスフィルタ１６１を介して位相比較回路１６２に信号が送られない。このため、送信を開始するときのＰＬＬのロック時間が長くかかり、送信待機時間が長くなるという問題が生じてくる。
【００２５】
そこで、データ送信を行う前に、ミキサ１５６Ａ、１５６Ｂの一方の入力をアンバランスにしておき、ミキサ１５６Ａ、１５６Ｂから信号が出力されるようにすることが提案されている。
【００２６】
ところが、データ送信を行う前に、ミキサ１５６Ａ、１５６Ｂの入力をアンバランスにする構成では、ミキサ１５６Ａ、１５６Ｂのキャリブレーションを行うことが困難になる。
【００２７】
つまり、ＱＰＳＫ変調回路１０２を構成するミキサ１５６Ａ、１５６Ｂとして、ギルバートセルの構成のものが用いた場合には、Ｄ／Ａコンバータ１５３Ａ、１５３Ｂの差動出力の直流オフセットが問題になる。そこで、Ｄ／Ａコンバータ１５３Ａ、１５３Ｂの差動出力のキャリブレーションをとるために、データの送信を行う前に、Ｄ／Ａコンバータ１５３Ａ、１５３Ｂの差動出力を比較し、この比較出力に応じて、Ｄ／Ａコンバータ１５３Ａ、１５３Ｂの直流レベルを設定することが考えられる。ところが、このようにすると、データの送信を行っているときに、ミキサ１５６Ａ、１５６Ｂの入力をアンバランスにしておくことができなくなる。
【００２８】
したがって、この発明の目的は、オフセットシンセサイザ回路により送信搬送波の周波数を所望の送信搬送波の周波数に変換するような場合に、データ送信を行う前に、変調回路のキャリブレーションに影響を与えることなく、変調回路からオフセットシンセサイザに信号を出力できるようにし、送信待ち時間を短縮できるようにしたデータ送信装置、ミキサ回路、及びこのようなデータ送信装置やミキサ回路を使った携帯電話端末装置を提供することにある。
【００２９】
【課題を解決するための手段】
この発明は、送信データの変調手段と、
変調された送信データの搬送波周波数を所望の送信搬送波周波数に変換するオフセットシンセサイザ手段とからなり、
変調手段を構成するミキサは、送信データが差動入力されるの第１の差動入力部と、搬送波信号が差動入力される第２の差動入力部と、第１の入力部に入力された送信データと第２の入力部に入力された搬送波信号との乗算出力が差動出力される差動出力部とを有すると共に、第１の入力部と並列に、互いに異なるレベルの差動入力が入力可能な第３の差動入力部を有し、
送信データをバースト送信する際に、送信データの送信を開始する前に、第３の差動入力部に互いに異なるレベルの差動入力を与える
ようにしたデータ送信装置である。
【００３０】
この発明は、第１のトランジスタと第２のトランジスタとからなる第１の差動回路と、第３のトランジスタと第４のトランジスタとからなる第２の差動回路と、第５のトランジスタと第６のトランジスタとからなる第３の差動回路とを有し、
第１のトランジスタのベース及び第２のトランジスタのベースにより第１の差動入力端子を導出し、
第１の差動回路を構成する第１のトランジスタのコレクタに、第２の差動回路を構成する第３のトランジスタのエミッタ及び第４のトランジスタのエミッタを接続し、
第１の差動回路を構成する第２のトランジスタのコレクタに、第２の差動回路を構成する第５のトランジスタのエミッタ及び第６のトランジスタのエミッタを接続し、
第３のトランジスタのベースと第５のトランジスタのベースとを接続すると共に、第４のトランジスタのベースと第６のトランジスタのベースとを接続し、
第３のトランジスタのベースと第５のトランジスタのベースとの接続点及び第４のトランジスタのベースと第６のトランジスタのベースとの接続点から第２の差動入力端子を導出し、
第３のトランジスタのコレクタと第６のトランジスタのコレクタとを接続すると共に、第４のトランジスタのコレクタと第５のトランジスタのコレクタとを接続し、
第３のトランジスタのコレクタと第６のトランジスタのコレクタとの接続点及び第４のトランジスタのコレクタと第５のトランジスタのコレクタとの接続点から差動出力端子を導出すると共に、
第１の差動回路を構成する第１及び第２のトランジスタと並列に、第７のトランジスタ及び第８のトランジスタをそれぞれ設け、
第７のトランジスタのベース及び第８のトランジスタのベースに、互いに異なるレベルの信号を入力可能とする
ようにしたミキサ回路である。
【００３１】
この発明は、時分割多重方式により基地局との間で送受信を行う携帯電話端末装置において、
送信データの変調手段と、変調された送信データの搬送波周波数を所望の送信搬送波周波数に変換するオフセットシンセサイザ手段とを有し、
変調手段を構成するミキサは、送信データが差動入力されるの第１の差動入力部と、搬送波信号が差動入力される第２の差動入力部と、第１の入力部に入力された送信データと第２の入力部に入力された搬送波信号との乗算出力が差動出力される差動出力部とを有すると共に、第１の入力部と並列に、互いに異なるレベルの差動入力が入力可能な第３の差動入力部を有し、
送信データをバースト送信する際に、送信データの送信を開始する前に、第３の差動入力部に互いに異なるレベルの差動入力を与える
ようにした携帯電話端末装置である。
【００３２】
この発明では、ＱＰＳＫ変調に、ギルバートセルの構成のミキサを使っている。ギルバートセルの構成のミキサは、２つの差動入力の信号を乗算するものであり、第１の差動回路と、この第１の差動回路を構成する一方のトランジスタのコレクタに接続される第２の差動回路と、第１の差動回路を構成する他方のトランジスタのコレクタに接続される第３の差動回路とからなる。
【００３３】
このようなギルバートセルの構成のミキサでは、一方の差動入力の信号がなくなると、その出力が得られなくなる。
【００３４】
そこで、この発明が適用されたミキサ回路では、ギルバートセルの構成のミキサ回路の一方の差動入力の入力回路と並列に、アンバランスな信号が入力できる入力回路を設けるようにしている。これにより、入力信号がないときにも、信号が出力できる。
【００３５】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。この発明は、例えば、ＧＳＭ方式の携帯電話端末のデータ変調回路に用いられる。先ず、この発明が適用できるＧＳＭ方式の携帯電話端末について説明する。
【００３６】
ＧＳＭ方式は、欧州を中心としたディジタル携帯電話システムであり、ＧＳＭ方式では、多元接続方式として、ＴＤＭＡ方式が採用されている。すなわち、ＴＤＭＡ方式では、１つの周波数が複数のタイムスロットに分割され、各タイムスロット毎にチャンネルが設定される。音声データは圧縮符号化され、所定のタイムスロットに載せてバースト的に送受信される。
【００３７】
図１は、ＧＳＭ方式のようなＴＤＭＡ方式のディジタル携帯電話システムの概要を示すものである。図１において、携帯電話基地局１及び２は、ディジタル回線３を介して接続されているとともに、ＰＳＴＮ（Public Switched Telephone Network）局４に接続されている。ＰＳＴＮ局４は、公衆電話回線７を構成する局である。
【００３８】
携帯電話システムのサービスエリアは、セルと呼ばれる小エリアに分割されており、各セル毎に、携帯電話基地局１及び２が設けられる。各セル内にある携帯電話端末５及び６は、各セルの各携帯電話基地局１及び２と無線で通信を行っており、各セル内にある携帯電話端末５及び６と、各セルの各携帯電話基地局１及び２とで、制御チャンネルを使って情報がやり取りされている。
【００３９】
図１において、携帯電話端末５から、携帯電話端末６に発呼する場合、携帯電話端末５の使用者は、相手の電話番号を携帯電話端末５に入力し、発呼ボタンを押す。これにより、携帯電話端末５から携帯電話基地局１に、発呼情報が無線で送られる。この発呼情報は、ディジタル回線３を介して、相手側の携帯電話端末６のエリアにある携帯電話基地局２に送られる。そして、携帯電話基地局２からの無線信号により、携帯電話端末６が発呼される。
【００４０】
携帯電話端末６からは、相手側からの発呼が受信されると、着信音が出力される。使用者には、この着信音により、発呼があることが知らされる。この呼び出しに応答して、携帯電話端末６の使用者が着信ボタンを押すと、その情報が携帯電話端末６からディジタル回線３を介して携帯電話基地局２に送られ、携帯電話端末５に知らされる。
【００４１】
これにより、携帯電話端末５と携帯電話端末６との間に回線が確立し、携帯電話端末５と携帯電話端末６との間での通話が可能になる。このとき、携帯電話基地局１は、携帯電話端末５に、通話チャンネルの割り当てを行い、また、携帯電話基地局２は、携帯電話端末６に通話チャンネルの割り当てを行う。
【００４２】
ＴＤＭＡ方式では、１つの周波数が複数のタイムスロットに分割され、このタイムスロットに同期して、圧縮された音声データが送受信される。このように複数のタイムスロットを使うことで、１つの周波数が複数のチャンネルに分割される。さらに、ＧＳＭ方式では、周波数ホッピングを用いることで、選択性フェージングが起こらないようにしている。
【００４３】
また、ＧＳＭ方式の携帯電話システムでは、変調方式として、ＧＭＳＫを用いている。ＧＭＳＫは、通過特性がガウス型の分布のガウシアンフィルタを通すことで、サイドローブをなくすようにしている。そして、ＧＳＭ方式では、送信パワーの受信帯域への漏洩を小さくするために、変調信号の搬送波周波数を送信信号の搬送波周波数に変換するのに、オフセットシンセサイザが用いられている。
【００４４】
図２は、このようなＧＳＭ方式の携帯電話システムで使われる携帯電話端末の構成を示すものである。
【００４５】
図２において、アンテナ１１により、基地局からの無線信号が送受信される。
上述したように、ＧＳＭ方式では、多元接続としてＴＤＭＡが採用されており、設定されたチャンネルられたのタイムスロットに同期して、送信、受信が切り換えられる。
【００４６】
基地局から送られてきた無線信号を受信するときには、アンテナ１１で基地局からの信号が受信される。この受信信号は、送信と受信とを切り換えるセレクタ１２を介して、受信ＲＦ回路１３に供給される。受信ＲＦ回路１３で、所望のチャンネルの信号が受信されるように、受信周波数の帯域が制限された後、受信信号が適切なレベルとなるように、増幅される。この受信ＲＦ回路１３の出力は、ミキサ回路１４に供給される。
【００４７】
ミキサ回路１４には、局部発振回路１５から、ＲＦローカル信号が供給される。ミキサ回路１４で、受信信号の周波数が所望の周波数の中間周波信号に変換される。
【００４８】
ミキサ回路１４の出力が受信ＩＦ回路１６に供給される。また、受信ＩＦ回路１６には、局部発振回路１５から、ＩＦローカル信号が供給される。受信ＩＦ回路１６は、中間周波信号の増幅を行うと共に、所望の受信チャンネルの信号が選択されるように帯域制限を行い、また、受信信号が所定レベルとなるようにＡＧＣ（Automatic Gain Control)制御を行っている。
【００４９】
受信ＩＦ回路１６の出力が受信復調回路１７に供給される。受信復調回路１７は、受信信号をＡ／Ｄ変換し、一定のビットレートを持つＩＱディジタルデータを復調し、そして、復調されたディジタルデータに対して、フェージングなどの影響除去や、受信した信号の種類判別、デインタリーブ、エラー訂正処理などを行っている。
【００５０】
また、ＴＤＭＡ方式では、送信、受信のタイミングを基地局と同期させる必要がある。そのため、受信復調回路１７で、タイミング信号が抽出され、このタイミング信号がタイミングコントローラ２２に供給される。
【００５１】
受信復調回路１７の出力は、音声復号化回路１８に供給される。音声復号化回路１８で、圧縮符号化された音声データが伸張される。この音声復号化回路１８の出力がＤ／Ａ変換回路１９に供給される。Ｄ／Ａ変換回路１９で、ディジタル音声信号がアナログ音声信号に変換される。このＤ／Ａ変換回路１９の出力がスピーカアンプ２０で増幅され、スピーカ２１に供給される。
【００５２】
送信時には、マイクロホン３１からのアナログ音声信号がマイクアンプ３２に供給され、増幅される。マイクアンプ３２の出力がＡ／Ｄコンバータ３３に供給される。Ａ／Ｄコンバータ３３で、アナログ音声信号がディジタル音声信号に変換される。このＡ／Ｄコンバータ３３の出力が音声符号化回路３４に供給される。
【００５３】
音声符号化回路３４で、ディジタル音声信号が圧縮符号化される。この圧縮符号化されたディジタル音声信号は、ブロックにまとめられ、ＧＭＳＫ回路３５に供給されると共に、音声復号化回路１８に供給される。
【００５４】
ＧＭＳＫ回路３５で、音声符号化回路３４で圧縮符号化された音声データは、ガウシアンフィルタを介された後、一定データレートを持ったＩ軸とＱ軸のディジタルデータに変換される。
【００５５】
このＧＭＳＫ回路３５の出力は、ＱＰＳＫ変調回路３６に供給される。ＱＰＳＫ変調回路３６には、局部発振回路１５から、ＩＦローカル信号が供給される。ＱＰＳＫ変調回路３６で、ＧＭＳＫ回路３５の出力がＱＰＳＫ変調される。
【００５６】
ＱＰＳＫ変調回路３６の出力がオフセットシンセサイザ回路３７に供給される。オフセットシンセサイザ回路３７には、局部発振回路１５から、送信チャンネルの周波数に応じたＲＦローカル信号が供給される。オフセットシンセサイザ回路３７で、搬送波周波数が所定の送信周波数となるように、周波数変換される。
【００５７】
オフセットシンセサイザ回路３７の出力が送信ＲＦ回路３８に供給される。送信ＲＦ回路３８で、送信信号が電力増幅される。その送信ＲＦ回路３８の出力がセレクタ１２を介して、アンテナ１１から出力される。
【００５８】
また、ＧＭＳＫ回路３５、ＱＰＳＫ変調回路３６、オフセットシンセサイザ回路３７には、タイミングコントローラ２２から、タイミング信号が供給される。このタイミングコントローラ２２からのタイミング信号に基づいて、送信タイミングが設定される。
【００５９】
全体の制御は、ＣＰＵ（Central Processing Unit ）４１により行われている。ＣＰＵ４１に対して、ＲＯＭ（Read Only Memory）４２と、ＲＡＭ（Random Access Memory）４３と、ＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory ）４４とが設けられる。また、電話番号等を入力するためのキーボード４５からの入力がＣＰＵ４１に供給される。ＣＰＵ４１からの表示信号に基づいて、各種の表示がディスプレイ４６に表示される。
【００６０】
上述のように、ＧＳＭ方式のディジタル携帯電話端末には、圧縮音声データに対してガウシアンフィルタを通過させ、サイドローブを無くすと共に、Ｉ軸とＱ軸のデータとに分けるＧＭＳＫ回路３５と、このＩ軸とＱ軸のデータをＱＰＳＫ変調するＱＰＳＫ変調回路３６と、搬送波周波数を所望の送信周波数に変換するオフセットシンセサイザ回路３７とを備えている。
【００６１】
図３は、このような変調回路の一例を示すものである。図３において、ＧＭＳＫ回路３５は、ＧＭＳＫ変調回路５１と、コサインテーブル５２Ａと、サインテーブル５２Ｂと、Ｄ／Ａコンバータ５３Ａ、５３Ｂと、レベル比較回路５４Ａ、５４Ｂとからなる。
【００６２】
ＱＰＳＫ変調回路３６は、ミキサ５６Ａ、５６Ｂと、加算回路５９と、移送回路５８Ａ、５８Ｂと、ローパスフィルタ６１とからなる。
【００６３】
オフセットシンセサイザ回路３７は、位相比較回路６２と、ミキサ６３と、ＶＣＯ６４と、ローパスフィルタ６５とからなる。
【００６４】
入力端子５０に、音声符号化回路３４（図２）から、圧縮符号化された音声データが供給される。この圧縮符号化された音声データは、ＧＭＳＫ変調回路５１に供給される。ＧＭＳＫ変調回路５１は、ガウシアンフィルタからなっている。ＧＭＳＫ変調回路５１からは、Ｉ軸のデータとＱ軸のデータとに分けて、データが出力される。
【００６５】
Ｉ軸のデータはコサインテーブル５２Ａに供給され、コサインテーブル５２Ａ上にマッピングされる。Ｑ軸のデータはサインテーブル５２Ｂに供給され、サインテーブル５２Ｂ上にマッピングされる。
【００６６】
コサインテーブル５２Ａの出力がＤ／Ａコンバータ５３Ａに供給される。Ｄ／Ａコンバータ５３Ａからは、Ｉ軸のデータに応じたアナログ値の信号が差動で出力される。
【００６７】
また、サインテーブル５２Ｂの出力がＤ／Ａコンバータ５３Ｂに供給される。Ｄ／Ａコンバータ５３Ｂで、Ｑ軸のデータに応じたアナログ値の信号が差動で出力される。
【００６８】
Ｄ／Ａコンバータ５３Ａ、５３Ｂからは、Ｉ軸のデータ及びＱ軸のデータに応じたアナログ値の信号が差動で出力される。この差動の信号のオフセットを除去するために、Ｄ／Ａコンバータ５３Ａ及びＤ／Ａコンバータ５３Ｂの出力には、正相及び逆相の信号レベルを比較するレベル比較回路５４Ａ及び５４Ｂがそれぞれ設けられる。
【００６９】
レベル比較回路５４Ａ、５４Ｂには、入力端子５５からタイミング信号が供給される。このタイミング信号により、レベル比較回路５４Ａ及び５４Ｂがイネーブルにされる。
【００７０】
レベル比較回路５４Ａ及び５４Ｂがイネーブルとされている間に、レベル比較回路５４Ａ及び５４Ｂにより、正相の信号レベルと逆相の信号レベルとが比較され、この比較出力により、オフセットが無くなるように、キャリブレーションがとられる。
【００７１】
Ｄ／Ａコンバータ５３Ａの差動出力がミキサ５６Ａの差動入力に供給される。Ｄ／Ａコンバータ５３Ｂの差動出力がミキサ５６Ｂの差動入力に供給される。
【００７２】
また、入力端子５７からは、ＩＦローカル信号が変調搬送波信号として供給される。このＩＦローカル信号は、移送回路５８Ａに供給されると共に、移送回路５８Ｂに供給される。移送回路５８Ａは、−４５度の位相シフトを行うものである。移送回路５８Ｂは、＋４５度の位相シフトを行うものである。
【００７３】
移送回路５８Ａの出力は、差動出力とされて、ミキサ５６Ａに供給される。また、移送回路５８Ｂの出力は、差動出力とされて、ミキサ５６Ｂに供給される。
【００７４】
ミキサ５６Ａで、Ｄ／Ａコンバータ５３Ａの出力と、移送回路５８Ａを介して−４５度位相シフトされたＩＦローカル信号とが乗算される。このミキサ５６Ａからの出力が加算回路５９に供給される。
【００７５】
また、ミキサ５６Ｂで、Ｄ／Ａコンバータ５３Ｂの出力と、移送回路５８Ｂを介して＋４５度位相シフトされたＩＦローカル信号とが乗算される。このミキサ５６Ｂからの出力が加算回路５９に供給される。
【００７６】
加算回路５９で、ミキサ５６Ａの出力と、ミキサ５６Ｂの出力とが加算される。加算回路５９の出力がローパスフィルタ６１を介して、位相比較回路６２に供給される。
【００７７】
位相比較回路６２には、ミキサ６３の出力が供給される。ミキサ６３には、ＶＣＯ６４の出力が供給されると共に、入力端子７０から、送信周波数に応じたＲＦローカル信号が供給される。ミキサ６３の出力が位相比較回路６２に供給される。
【００７８】
位相比較回路６２で、ローパスフィルタ６１を介された変調信号の搬送波周波数と、ミキサ６３で周波数変換されたＶＣＯ６４の出力信号の位相とが比較される。この位相比較回路６２の位相比較出力がローパスフィルタ６５を介して、ＶＣＯ６４に供給され、ＶＣＯ６４の発振周波数が位相比較回路６２からの位相比較出力に応じて制御される。
【００７９】
このような変調回路においては、入力端子５０に、圧縮されたオーディオデータがバースト入力される。この圧縮オーディオデータは、ＧＭＳＫ変調回路５１で、ガウシアンフィルタを介される。ガウシアンフィルタを介されることで、サイドローブを無くすことができる。
【００８０】
そして、この圧縮オーディオデータは、Ｉ軸のデータとＱ軸のデータとに分けられ、Ｄ／Ａコンバータ５３Ａ及び５３Ｂで、アナログ信号に変換される。そして、ミキサ５６Ａ、５６Ｂ、加算回路５９からなるＱＰＳＫ変調回路により、この信号は、入力端子５７からのＩＦローカル信号を搬送波として、ＱＰＳＫ変調される。
【００８１】
ＱＰＳＫ変調された信号は、ローパスフィルタ６１を介して、ＶＣＯ６４、位相比較回路６２、ローパスフィルタ６５、ミキサ６３からなるオフセットシンセサイザ回路３７に供給される。オフセットシンセサイザ回路３７のミキサ６３には、入力端子７０から、ＲＦローカル信号が供給される。このＲＦローカル信号により、送信信号の搬送波周波数が送信チャンネルに応じて変換され、出力端子６６から出力される。
【００８２】
このように、オフセットシンセサイザ回路３７による周波数変換は、ＰＬＬを用いて周波数変換を行うものである。このため、周波数変換出力が得られるためには、ＰＬＬがロックするのを待つ必要がある。
【００８３】
ＧＳＭ方式のように、ＴＤＭＡ方式の携帯電話端末の場合には、送信がバースト的に行われる。このため、瞬時に所望の送信周波数の信号が出力されることが望まれる。ところが、上述のように、オフセットシンセサイザ回路３７では、所望の周波数変換出力が得られるためには、ＰＬＬをロックさせる必要がある。
【００８４】
特に、ＱＰＳＫ変調回路３６を構成するミキサ５６Ａ、５６Ｂとしては、ギルバートセルの構成のものが用いられる。ところが、ギルバートセルを用いたミキサ５６Ａ、５６Ｂの場合には、一方の入力がないときには、信号が出力されない。このため、送信を行っていないときには、ミキサ５６Ａ、５６Ｂから信号が出力されず、加算回路５９から、ローパスフィルタ６１を介して位相比較回路６２に信号が送られない。このため、送信を開始するときのＰＬＬのロック時間が長くかかる。
【００８５】
そこで、送信を行っていないときには、ミキサ５６Ａ、５６Ｂ一方の入力をアンバランスにしておき、送信を行っていないときにも、ミキサ５６Ａ、５６Ｂから信号が出力されるようにすることが考えられる。
【００８６】
ところが、ミキサ５６Ａ、５６Ｂの入力には、差動入力のキャリブレーションをとるために、レベル比較回路５４Ａ、５４Ｂが設けられる。レベル比較回路５４Ａ及び５４Ｂのレベル比較出力に応じて、Ｄ／Ａコンバータ５３Ａ、５３Ｂがそれぞれ制御されている。キャリブレーションを行っているときに、ミキサ５６Ａ、５６Ｂの入力をアンバランスにしておくことはできない。
【００８７】
そこで、この発明では、以下に説明するように、ミキサの一方の差動の入力に信号が入力されていないときにも差動の出力から信号が現れると共に、キャリブレーションに影響を与えないようなミキサ回路を、ＱＰＳＫ変調回路３６におけるミキサ５６Ａ、５６Ｂとして使うようにしている。
【００８８】
図４は、そのようなミキサ回路の構成を示すものである。図４において、トランジスタＱ１及びＱ２のエミッタが互いに接続される。このトランジスタＱ１及びＱ２の互いのエミッタの接続点が電流源Ｉ１を介して接地される。このトランジスタＱ１及びＱ２により、第１の差動回路が構成される。このトランジスタＱ１及びＱ２のベースから、入力端子ＩＮ１−Ｐ及びＩＮ１−Ｎ（Ｐは正相を示し、Ｎは逆相を示す）が導出される。
【００８９】
また、トランジスタＱ３及びＱ４の互いのエミッタが互いに接続される。このトランジスタＱ３及びＱ４により、第２の差動回路が構成される。このトランジスタＱ３及びＱ４の互いのエミッタの接続点は、第１の差動回路を構成する一方のトランジスタＱ１のコレクタに接続される。
【００９０】
また、トランジスタＱ５及びＱ６の互いのエミッタが接続される。このトランジスタＱ５及びＱ６により、第３の差動回路が構成される。このトランジスタＱ５及びＱ６の互いのエミッタの接続点は、第１の差動回路を構成する他方のトランジスタＱ２のコレクタに接続される。
【００９１】
トランジスタＱ３のベースとトランジスタＱ５のベースとが接続され、この接続点から、入力端子ＩＮ２−Ｐが導出される。トランジスタＱ４のベースとトランジスタＱ６のベースとが接続され、この接続点から、入力端子ＩＮ２−Ｎが導出される。
【００９２】
トランジスタＱ３のコレクタとトランジスタＱ６のコレクタとが接続される。このトランジスタＱ３のコレクタとトランジスタＱ６のコレクタとの接続点が抵抗Ｒ１を介して電源端子ＶＣＣ１に接続されると共に、トランジスタＱ３のコレクタとトランジスタＱ６のコレクタとの接続点から、出力端子ＯＵＴ１−Ｎが導出される。
【００９３】
トランジスタＱ４のコレクタとトランジスタＱ５のコレクタとが接続される。このトランジスタＱ４のコレクタとトランジスタＱ５のコレクタとの接続点が抵抗Ｒ２を介して電源端子ＶＣＣ１に接続されると共に、トランジスタＱ４のコレクタとトランジスタＱ５のコレクタとの接続点から、出力端子ＯＵＴ１−Ｐが導出される。
【００９４】
また、トランジスタＱ１及びＱ２とそれぞれ並列に、トランジスタＱ７及びＱ８が設けられる。
【００９５】
すなわち、トランジスタＱ１のコレクタがトランジスタＱ７のコレクタに接続され、トランジスタＱ１のエミッタがトランジスタＱ７のエミッタに接続される。トランジスタＱ２のコレクタがトランジスタＱ８のコレクタに接続され、トランジスタＱ２のエミッタがトランジスタＱ８のエミッタに接続される。
【００９６】
トランジスタＱ７のベースは、スイッチ回路Ｓ１に接続される。スイッチ回路Ｓ１のａ側の端子には第１の電圧Ｖ１が印加される。スイッチ回路Ｓ１のｂ側の端子は接地される。
【００９７】
トランジスタＱ８のベースは、スイッチ回路Ｓ２に接続される。スイッチ回路Ｓ２のａ側の端子には第２の電圧Ｖ２が印加される。スイッチ回路Ｓ２のｂ側の端子は接地される。第１の電圧Ｖ１と第２の電圧とは異なる電圧である。
【００９８】
スイッチ回路Ｓ１及びＳ２は、入力端子ＩＮ３からの制御信号に応じて切り換えられる。
【００９９】
なお、ここでは、スイッチ回路Ｓ１及びＳ２のｂ側の端子を接地しているが、スイッチ回路Ｓ１及びＳ２のｂ側端子に、共に等しいバイアス電圧を与えるようにしても良い。
【０１００】
スイッチ回路Ｓ１及びＳ２がｂ側に設定されているときには、トランジスタＱ７及びＱ８のベースは接地される。このため、トランジスタＱ７及びＱ８は機能しなくなり、この回路は、図５に示すように、典型的なギルバートセルのミキサとして働く。
【０１０１】
すなわち、このようなギルバートセルの構成のミキサでは、一方の差動の入力信号が入力端子ＩＮ１−Ｐ及びＩＮ１−Ｎに供給され、他方の差動の入力信号が入力端子ＩＮ２−Ｐ及びＩＮ２−Ｎに供給される。トランジスタＱ１及びＱ２からなる第１の差動回路と、トランジスタＱ３及びＱ４からなる第２の差動回路と、トランジスタＱ５及びＱ６とからなる第３の差動回路とにより、乗算回路が構成され、差動の出力端子ＯＵＴ１−Ｐ及びＯＵＴ２−Ｎからは、差動の入力端子ＩＮ１−Ｐ及びＩＮ１−Ｎからの入力信号と、差動の入力端子ＩＮ２−Ｐ及びＩＮ２−Ｎからの入力信号との乗算出力が得られる。
【０１０２】
このようなギルバートセルの構成のミキサでは、差動の入力端子ＩＮ１−Ｐ及びＩＮ１−Ｎに信号が入力されていないときには、差動の出力端子ＯＵＴ１−Ｐ及びＯＵＴ２−Ｎからは信号が現れない。
【０１０３】
差動の入力端子ＩＮ１−Ｐ及びＩＮ１−Ｎに信号が入力されていないときにも、差動の出力端子ＯＵＴ１−Ｐ及びＯＵＴ２−Ｎから信号が現れるようにする場合には、図４におけるスイッチ回路Ｓ１及びＳ２が端子ａ側に設定される。
【０１０４】
スイッチ回路Ｓ１及びＳ２が端子ａ側に設定されると、図６に示すように、トランジスタＱ７及びＱ８からなる差動回路の一方のトランジスタＱ７のベースに電圧Ｖ１が印加され、他方のトランジスタＱ８のベースに電圧Ｖ２が印加される。電圧Ｖ１と電圧Ｖ２とは異なる電圧なので、トランジスタＱ７及びＱ８からなる差動回路のバランスが崩れる。このため、差動の出力端子ＯＵＴ１−Ｐ及びＯＵＴ２−Ｎからは信号が現れるようになる。
【０１０５】
このように、図４に示すミキサ回路では、スイッチ回路Ｓ１及びＳ２をｂ側に設定すると、通常のギルバートセルのミキサとして動作する。そして、差動の入力端子ＩＮ１−Ｐ及びＩＮ１−Ｎに信号が入力されていないときに、スイッチ回路Ｓ１及びＳ２が端子ａ側に設定すると、差動の出力端子ＯＵＴ１−Ｐ及びＯＵＴ２−Ｎからは信号が現れるようになる。
【０１０６】
図４に示した構成により、差動の入力端子ＩＮ１−Ｐ及びＩＮ１−Ｎに信号が入力されていないときに、差動の出力端子ＯＵＴ１−Ｐ及びＯＵＴ２−Ｎから信号が現れるようなミキサ回路が実現できる。このようなミキサ回路を、ＧＳＭ方式の携帯電話端末のＱＰＳＫ変調回路３６のミキサ５６Ａ及び５６Ｂとして用いれば、オフセットシンセサイザ回路３７により搬送波周波数を所望の送信周波数に変換する構成の場合にも、素早く所望の送信周波数にオフセットシンセサイザをロックさせることができるようになる。
【０１０７】
図３におけるミキサ５６Ａ、５６Ｂとして、図４に示した構成のものを用いた場合には、図４における入力端子ＩＮ１−Ｐ及びＩＮ１−Ｎには、Ｄ／Ａコンバータ５３Ａ、５３Ｂの差動の出力信号が供給される。入力端子ＩＮ２−Ｐ及びＩＮ２−Ｎには、差動信号のＩＦローカル信号が供給される。出力端子ＯＵＴ１−Ｐ及びＯＵＴ１−Ｎの差動の出力信号が加算回路５９に供給される。
【０１０８】
そして、ミキサ５６Ａ、５６Ｂには、入力端子６７からタイミング信号が供給される。このタイミング信号は、入力端子ＩＮ３に供給され、スイッチ回路Ｓ１及びＳ２を切り換える制御信号として動作する。
【０１０９】
図４に示したようなミキサを、図３におけるミキサ５６Ａ、５６Ｂとして使用した場合には、データの送信を開始する前に、入力端子６７からの信号をミキサ５６Ａ、５６Ｂに送り、ミキサ５６Ａ、５６Ｂのスイッチ回路Ｓ１及びＳ２（図４）をａ側に設定する。スイッチ回路Ｓ１及びＳ２がａ側に設定されると、トランジスタＱ７及びＱ８にアンバランスな信号が与えられ、ミキサ５６Ａ、５６Ｂから信号が出力されるようになる。
【０１１０】
しかも、Ａ／Ｄコンバータ５３Ａ及び５３Ｂの出力はトランジスタＱ１及びＱ２のベースに供給されており、このとき、Ａ／Ｄコンバータ５３Ａ及び５３Ｂの出力が供給されるトランジスタＱ１及びＱ２は動作していない。
【０１１１】
このため、トランジスタＱ７及びＱ８にアンバランスな信号を与えてミキサ５６Ａ、５６Ｂから信号が出力される動作と、Ａ／Ｄコンバータ５３Ａ及び５３Ｂのキャリブレーションを同時に行うことができる。
【０１１２】
図７は、このときのタイミング図である。図７Ａに示すように、時点ｔ３からデータの送信を開始するとしたとき、その前の、時点ｔ１から、図７Ｄに示すように、入力端子５５からのキャリブレーション用のイネーブル信号ＴＸＤＣＣＡＬ＿ＥＮＡがハイレベルとなる。この入力端子５５からのキャリブレーション用のイネーブル信号ＴＸＤＣＣＡＬ＿ＥＮＡにより、Ｄ／Ａコンバータ５３Ａ及び５３Ｂのキャリブレーションが行われる。これにより、図７Ｂ及び図７Ｃに示すように、ミキサ５６Ａ及び５６Ｂの差動入力Ｉ＿Ｐ及びＩ＿Ｎ（図４における入力端子ＩＮ１−Ｐ及びＩＮ１−Ｎ）のレベルが等しくなるように、キャリブレーションが行われる。
【０１１３】
時点ｔ２で、図７Ｅに示すように、入力端子６７からのアウトプットイネーブル信号ＯＬ＿ＥＮＡがハイレベルになると共に、図７Ｆに示すように、送信イネーブル信号ＴＸ＿ＥＮＡがハイレベルとなる。
【０１１４】
出力イネーブル信号ＯＬ＿ＥＮＡがハイレベルになると、図４におけるスイッチ回路Ｓ１及びＳ２がａ側に切り換えられ、ミキサ５６Ａ及び５６Ｂにアンバランスな信号が与えられ、ミキサ５６Ａ及び５６Ｂから信号が出力されるようになる。そして、送信イネーブル信号ＴＸ＿ＥＮＡにより、オフセットシンセサイザ回路３７がイネーブルにされる。このため、オフセットシンセサイザ回路３７を構成するＰＬＬの動作が開始され、ＰＬＬがロックしていく。図７Ｇに示すように、ＰＬＬがロックしていくに従って、ＶＣＯ６４の制御信号Ｖｃｏｔが安定してくる。
【０１１５】
時点ｔ３で、データの送信が開始されるときには、図７Ｂ及び図７Ｃに示すように、ミキサ５６Ａ及び５６Ｂの差動入力のキャリブレーションが完了している。そして、図７Ｇに示すように、オフセットシンセサイザ回路３７を構成するＰＬＬも、ロックしている。
【０１１６】
このように、ミキサ５６Ａ及び５６Ｂの差動入力のキャリブレーションが完了し、オフセットシンセサイザ回路３７を構成するＰＬＬがロックしている状態から、データの送信が開始される。
【０１１７】
このように、図４に示したような構成のミキサをＱＰＳＫ変調のミキサ５６Ａ、５６Ｂとして使用すると、差動入力のキャリブレーション（図７Ｄに示す信号がハイレベルの間）と、ミキサ５６Ａ及び５６Ｂにアンバランスな信号を与える状態（図７Ｅに示す信号がハイレベルの間）とを同時に行うことができる。
【０１１８】
このため、Ｄ／Ａコンバータ５３Ａ及び５３Ｂのキャリブレーションを行っている間の時点ｔ１から時点ｔ３における時点ｔ２から、ＰＬＬをロックさせることができ、図７に示したように、送信立ち上がり時間をＴａに短縮することができる。
【０１１９】
これに対して、従来の場合には、Ｄ／Ａコンバータ５３Ａ及び５３Ｂのキャリブレーションを行っている間は、差動入力信号をアンバランスにして、ミキサ５６Ａ及び５６Ｂから信号を出力させることはできない。このため、図８に示すように、送信立ち上がり時間がこの実施の形態の場合に比べて長くなる。
【０１２０】
つまり、図８は、従来のミキサを使った場合のタイミング図である。図８Ａで、時点ｔ１３で、データの送信が開始されるとすると、その前の、時点ｔ１１から、図８Ｄに示すように、キャリブレーション用のイネーブル信号ＴＸＤＣＣＡＬ＿ＥＮＡがハイレベルとなる。このキャリブレーション用のイネーブル信号ＴＸＤＣＣＡＬ＿ＥＮＡにより、Ｄ／Ａコンバータ５３Ａ及び５３Ｂのキャリブレーションが行われる。これにより、図８Ｂ及び図８Ｃに示すように、ミキサ５６Ａ及び５６Ｂの差動入力レベルが等しくなるように、キャリブレーションが行われる。
【０１２１】
キャリブレーションが終わった時点ｔ１２で、図８Ｅに示すように、アウトプットイネーブル信号ＯＬ＿ＥＮＡがハイレベルになると共に、図８Ｆに示すように、送信イネーブル信号ＴＸ＿ＥＮＡがハイレベルとなる。これにより、ミキサ５６Ａ及び５６Ｂの入力にアンバランスな信号が与えられ、ミキサ５６Ａ及び５６Ｂから信号が出力されるようになる。
【０１２２】
時点ｔ１３で、データの送信が開始されるときには、図８Ｂ及び図８Ｃに示すように、ミキサ５６Ａ及び５６Ｂの差動入力のキャリブレーションが完了している。そして、図８Ｇに示すように、オフセットシンセサイザ回路３７を構成するＰＬＬも、ロックしている。
【０１２３】
このように、ミキサ５６Ａ及び５６Ｂの差動入力のキャリブレーションが完了し、オフセットシンセサイザ回路３７を構成するＰＬＬがロックに近い状態から、データの送信が開始される。
【０１２４】
この場合には、差動入力のキャリブレーション（図８Ｄに示す信号がハイレベルの間）と、ミキサ５６Ａ及び５６Ｂの入力にアンバランスな信号を与える処理（図８Ｅに示す信号がハイレベルの間）とを同時に行うことはできない。このため、送信立ち上がり時間はＴｂとなり、この実施の形態の場合に比べて、送信立ち上がり時間が長くなる。
【０１２５】
このように、この発明の実施の形態では、Ｄ／Ａコンバータの差動出力のキャリブレーションを行っている時間に、ミキサから信号を出力させて、オフセットシンセサイザ回路のＰＬＬをロックさせることができ、送信待機時間を短くすることができる。
【０１２６】
なお、上述の例では、ＧＳＭ方式の携帯電話端末としているが、この発明は、ＧＳＭ方式の携帯電話端末に限定されるものではない。また、この発明は、上述した実施形態に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【０１２７】
【発明の効果】
この発明によれば、ＱＰＳＫ変調に、ギルバートセルの構成のミキサを使っている。そして、この発明が適用されたミキサ回路では、ギルバートセルの構成のミキサ回路の一方の差動入力の入力回路と並列に、アンバランスな信号が入力される入力回路を設けるようにしている。これにより、入力信号がないときにも、信号が出力できる。
【０１２８】
このため、オフセットシンセサイザ回路により送信搬送波の周波数を所望の送信搬送波の周波数に変換するような場合に、データ送信を行う前に、変調回路のキャリブレーションに影響を与えることなく、変調回路からオフセットシンセサイザに信号を出力でき、送信待ち時間を短縮できる。
【０１２９】
また、Ｉ、Ｑ信号のＡＣ電圧がなくても、オフセットシンセサイザをロックさせることができる。オフセットシンセサイザのセトリングタイムをＩ、Ｑ信号のＡＣ電圧を気にせず、別々に設計できるという利点がある。
【０１３０】
また、送信タイミングに余裕ができるので、ＧＳＰＳのどの高速で送受信を切り換える必要がある場合に大変有効であるという利点がある。また、ＤＣキャリブレーションの時間を長くとれるので、ＥＤＧＥなどの高い位相精度が必要な場合に位相精度を上げることができる。
【図面の簡単な説明】
【図１】ＧＳＭ方式のディジタル携帯電話システムの説明に用いる略線図線である。
【図２】ＧＳＭ方式のディジタル携帯電話システムの携帯電話端末の一例のブロック図である。
【図３】ＧＳＭ方式のディジタル携帯電話システムの携帯電話端末における変調回路の構成を示すブロック図である。
【図４】この発明が適用されたミキサの一例を示す接続図である。
【図５】この発明が適用されたミキサの一例の説明に用いる接続図である。
【図６】この発明が適用されたミキサの一例の説明に用いる接続図である。
【図７】この発明が適用された変調回路の説明に用いるタイミング図である。
【図８】従来の変調回路の説明に用いるタイミング図である。
【図９】従来の変調回路の一例のブロック図である。
【符号の説明】
３５・・・ＧＭＳＫ回路、３６・・・ＱＰＳＫ変調回路、３７・・・オフセットシンセサイザ回路、５１・・・ＧＭＳＫ変調回路、５３Ａ、５３Ｂ・・・Ｄ／Ａコンバータ、５４Ａ，５４Ｂ・・・レベル比較回路、５６Ａ，５６Ｂ・・・ミキサ、５９・・・加算回路、６２・・・位相比較回路、６４・・・ＶＣＯ
【図１】
0004626107.tif 000002
【図２】
0004626107.tif 000003
【図３】
0004626107.tif 000004
【図４】
0004626107.tif 000005
【図５】
0004626107.tif 000006
【図６】
0004626107.tif 000007
【図７】
0004626107.tif 000008
【図８】
0004626107.tif 000009
【図９】
0004626107.tif 000010