(57)【特許請求の範囲】
【請求項１】
フラッシュメモリでの読出動作中に用いられる昇圧されたワード線電圧を制御する方法であって、
ワード線電圧ブースタ回路内の電圧ブースタを用いてゲート電圧を生成するステップと、
前記ワード線電圧ブースタ回路に電気的に接続された調節可能クランプ回路を用いて、前記ゲート電圧を、前記調節可能クランプ回路に電気的に接続されたトリミング回路を用いて調節可能な予め定められた電圧レベルにクランプするステップと、
前記昇圧されたワード線電圧を前記ワード線電圧ブースタ回路内のキャパシタの昇圧動作を用いて前記ゲート電圧に従って生成するステップとを含む、方法。
【請求項２】
前記昇圧されたワード線電圧を少なくとも１つのワード線へ伝達するステップをさらに含む、請求項１に記載の方法。
【請求項３】
前記トリミング回路は、前記トリミング回路によってなされる電圧調節を制御するためのトリミングデコーダと電気的に接続されている、請求項１に記載の方法。
【請求項４】
フラッシュメモリでの読出動作中にワード線を昇圧する方法であって、
ワード線電圧ブースタ回路内の電圧ブースタを用いてゲート電圧を生成するステップと、
前記電圧ブースタの出力と電気的に接続されている調節可能クランプ回路を用いて、予め定められた電圧レベルに前記ゲート電圧をクランプするステップと、
前記調節可能クランプ回路が効果を現す予め定められた電圧レベルを、前記調節可能クランプ回路と電気的に接続されたトリミング回路を用いて調節するステップと、
前記ワード線電圧ブースタ回路内のキャパシタの昇圧動作を用いて前記ゲート電圧に従って、前記予め定められた電圧レベルに依存する昇圧されたワード線電圧を生成するステップと、
前記ワード線電圧ブースタ回路と電気的に接続されたワード線デコーダを用いて、前記昇圧されたワード線電圧を少なくとも１つのワード線へ伝達するステップとを含む、方法。
【請求項５】
前記昇圧されたワード線電圧を用いて前記ワード線を昇圧する前に、供給電圧接続上の電圧を用いて前記ワード線をプリチャージするステップをさらに含む、請求項４に記載の方法。
【請求項６】
前記トリミング回路によってなされる調節の量を制御するためにトリミングデコーダを用いるステップをさらに含む、請求項４に記載の方法。
【発明の詳細な説明】
【０００１】
【技術分野】
この発明は一般に不揮発性記憶装置に関し、より特定的には、フラッシュ電気的消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）のワード線に読出動作中に印加される昇圧された電圧レベルを制御する方法およびシステムに関する。
【０００２】
【背景技術】
フラッシュメモリは、連続する電力がない状態で情報を記憶し、非常に小型に構成できるため、人気の高いメモリ記憶装置である。フラッシュメモリは通常、シリコン基板に複数のフローティングゲートトランジスタを組立てることにより構成される。フローティングゲートトランジスタは、薄い誘電体層によりコントロールゲート電極から分離された、フローティングゲートとして知られる別個のゲート電極上に、電荷を蓄積できる。一般に、データは、フローティングゲートにおける電荷の蓄積によって、不揮発性記憶装置に記憶される。
【０００３】
フラッシュＥＥＰＲＯＭ装置では、電子は、フローティングゲート電極とその下にある基板との間に位置する、トンネル酸化物層として知られる薄い誘電体層を通って、フローティングゲート電極へと伝達される。通常、電子の伝達は、チャネルホットエレクトロン（ＣＨＥ）注入、またはファウラー−ノルドハイムトンネリングによって実行される。いずれの電子伝達機構においても、電圧はコントロールゲート電極によってフローティングゲート電極に結合される。コントロールゲート電極に印加された電圧がフローティングゲート電極に結合されるよう、コントロールゲート電極はフローティングゲート電極に容量結合される。ある種類の装置では、コントロールゲート電極は、フローティングゲート電極の上に位置してそこから薄い誘電体層により分離されている、多結晶シリコンゲート電極である。別の種類の装置では、フローティングゲート電極は、半導体基板においてドープされた領域である。
【０００４】
フラッシュメモリはフラッシュトランジスタの行および列によって形成されており、各トランジスタはセルと呼ばれ、コントロールゲート、ドレイン、およびソースを含む。ワード線デコーダは、記憶装置の各セクタにおけるトランジスタの行に動作電圧を提供し、通常、セクタにおける各トランジスタのコントロールゲートと接続されている。ビット線デコーダは、トランジスタの列に動作電圧を提供し、通常、各列のトランジスタのドレインに接続されている。一般に、トランジスタのソースは共通のソース線に結合され、ソース線コントローラによって制御される。
【０００５】
セルは通常、予め定められた電圧をコントロールゲートに印加し、第２の予め定められた電圧をドレインに印加し、ソースを接地することによってプログラムされる。これにより、チャネルホットエレクトロンがドレイン空乏領域からフローティングゲートへ注入される。セルは、フラッシュメモリ装置において、いくつかの方法で消去可能である。一構成では、セルは、予め定められた電圧をソースに印加し、コントロールゲートを接地し、ドレインをフローティングにすることによって消去される。これにより、プログラミング中にフローティングゲートへ注入された電子が、ファウラー−ノルドハイムトンネリングによって、フローティングゲートから薄いトンネル酸化物層を通ってソースへと取り除かれる。
【０００６】
セルは通常、予め定められたしきい値電圧をワード線を介してコントロールゲートへ印加し、第２の予め定められた電圧をドレインが接続されているビット線へ印加し、ソースを接地し、それからビット線電流を感知することによって、読出動作中に読出される。セルがプログラムされていてしきい値電圧が比較的高い場合、ビット線電流は０、または比較的低くなる。セルがプログラムされていない場合、または消去されている場合、しきい値電圧は比較的低く、コントロールゲート上の予め定められた電圧はチャネルを強化し、ビット線電流は比較的高くなる。
【０００７】
読出動作中、ワード線に印加された電圧が予め定められたしきい値電圧範囲内にない場合、公知の問題が起きる。ワード線デコーダに印加された電圧が高過ぎると、そのワード線上のセルが物理的に損傷を受ける恐れがあり、またはセルのしきい値電圧の妨害が起こる恐れがある。また、高過ぎる電圧を印加することは、セル内のデータ保持不良も起こし得る。ワード線上の高電圧はまた、所与のワード線上のセルの耐久性にも影響し得る。ワード線電圧が低過ぎる場合、ワード線上のセルを適切に読出すには不十分なビット線電流が生じるかも知れない。
【０００８】
読出動作中に電圧をワード線に供給する現在公知の方法は、通常、読出動作中により高い動作値に昇圧される供給電圧（Ｖｃｃ）を用いる。フラッシュメモリ技術が進歩し、より小型の技術が開発される（０．２５ミクロンセルサイズ）につれ、供給電圧（Ｖｃｃ）の電圧値は約５Ｖから３Ｖへ減少した。これらの進歩のため、読出動作中にワード線に供給され得る電圧の許容範囲が縮小された。
【０００９】
フラッシュメモリの組立て中、組立てプロセス中に経験された僅かな変動でさえ、読出動作中にワード線に供給すべき昇圧された電圧がチップ毎に変化する原因となる恐れがある。結果として生じる昇圧されたワード線電圧のより幅広い変動は、０．３５ミクロンプロセス用のコアセルによって許容できる。しかし、コアセルのゲート結合が増加した０．２５ミクロンプロセスでは、ゲート妨害が、読出動作中にコアセルのゲートに印加されるワード線しきい値電圧レベルのより厳密な制御をより必要とするであろう。
【００１０】
そのため、マイクロチップのさらなる小型化のために、読出動作中にワード線に供給される昇圧された電圧レベルのより厳密な制御を提供する方法およびシステムに対する要求が存在している。
【００１１】
【発明の開示】
この発明は、フラッシュメモリでの読出動作中に用いられる昇圧されたワード線電圧を生成し、厳密に制御する方法を開示している。好ましい実施例では、ワード線電圧ブースタ回路に電気的に接続された調節可能クランプ回路を用いてクランプされたワード線電圧ブースタ回路内で、ゲート電圧が生成される。調節可能クランプ回路は予め定められた電圧レベルで効果を現すよう設計されており、それは、ワード線電圧ブースタ回路の出力として生成される昇圧されたワード線電圧の電圧レベルを間接的に制御する。トリミング回路が調節可能クランプ回路に電気的に接続されており、必要であれば、調節可能クランプ回路が効果を現す電圧レベルを調節するために用いられる。
【００１２】
調節可能クランプ回路が効果を現す電圧レベルに追加される、またはその電圧レベルから減じられる電圧の量は、組立て中に調節可能クランプ回路が経験するプロセス変動のために変化する。電圧レベルは、シリコン基板上に組立てられるトランジスタサイズの変動のために変化する。調節可能クランプ回路はトランジスタで構成されており、そのようなわけで、調節可能クランプ回路が効果を現す電圧レベルは、クランピング経路で用いられるトランジスタのしきい値電圧（Ｖｔ）に依存する。上述のように、読出動作中にワード線電圧ブースタ回路からワード線へ印加される昇圧されたワード線電圧の電圧レベルは、調節可能クランプ回路が効果を現す電圧レベルに依存するため、調節可能クランプ回路が効果を現す電圧レベルを変更することによって、昇圧されたワード線電圧を好ましい値である約５．０Ｖに調節することができる。
【００１３】
この発明の好ましい実施例により、フラッシュメモリは、読出動作中に用いられる昇圧されたワード線電圧の厳密な制御を維持できるようになり、それによってフラッシュメモリの信頼性および耐久性が増加する。この発明の好ましい実施例では、トリミング回路がトリミングデコーダと電気的に接続されている。トリミングデコーダは、調節可能クランプ回路が効果を現す電圧レベルを調節するために、フラッシュメモリによって用いられ、次に、ワード線が動作中に高めにまたは低めに昇圧されたワード線電圧にさらされるかどうかを判断する。複数の内容参照可能メモリ（ＣＡＭ）回路が、トリミングデコーダに電気的に接続されている。ＣＡＭ回路は、上述のように調節可能クランプ回路が効果を現す電圧レベルをトリミング回路を用いて間接的に制御するトリミングデコーダを制御するために用いられる。
【００１４】
ワード線電圧ブースタ回路の出力は、パスゲートと少なくとも１つのワード線デコーダとに電気的に接続される。当該技術分野では公知であるように、典型的なフラッシュメモリ装置は、読出、書込、消去などの動作中、さまざまな動作電圧レベルを選択されたワード線へ伝達するために用いられる、いくつかのワード線デコーダを含む。パスゲートは、動作中にパスゲートをイネーブルおよびディスエーブルにすることによりパスゲートを制御するイネーブル論理回路と、電気的に接続されている。好ましい実施例では、パスゲートは、供給電圧接続（Ｖｃｃ）とも電気的に接続されている。ワード線を昇圧されたワード線電圧に昇圧するのに先立ち、供給電圧接続（Ｖｃｃ）上の電圧を用いてワード線を昇圧してワード線を起動またはプリチャージする前に、イネーブル論理回路はパスゲートをイネーブルにする。
【００１５】
前述のように、調節可能クランプ回路が効果を現す電圧レベルは、ワード線電圧ブースタ回路によって生成される昇圧されたワード線電圧の電圧レベルを制御する。組立て中に経験されたプロセス変動のため、調節可能クランプ回路は、好ましい値である約５．０Ｖよりも高いまたは低い電圧レベルで効果を現すかも知れない。そのようなわけで、調節可能クランプ回路が効果を現す電圧レベルは、各フラッシュメモリチップの特性次第で、上または下に調節する必要があるかも知れない。調節可能クランプ回路が効果を現す予め定められた電圧レベルを調節する必要があるかどうかの判断は、検査中に行なわれる。調節が必要な場合、ＣＡＭ回路は、トリミングデコーダがトリミング回路に、調節可能クランプ回路が効果を現す電圧レベルに電圧を加えさせるまたは減じさせるように、プログラムされている。
【００１６】
この発明の別の好ましい実施例は、フラッシュメモリ内のワード線電圧ブースタ回路によって生成される昇圧されたワード線電圧を制御するためのクランプおよびトリミングシステムを開示している。クランプおよびトリミングシステムは、ワード線電圧ブースタ回路内の電圧ブースタの出力と電気的に接続されている調節可能クランプ回路を含む。電圧ブースタは、動作中に調節可能クランプ回路により予め定められた電圧レベルにクランプされた、予め定められたゲート電圧を生成する。調節可能クランプ回路が効果を現す予め定められた電圧レベルは、昇圧されたワード線電圧の電圧レベルを制御する。
【００１７】
トリミング回路は、調節可能クランプ回路が効果を現す電圧レベルを調節するため調節可能クランプ回路と電気的に接続されており、それによりワード線電圧ブースタ回路によって生成される昇圧されたワード線電圧の電圧レベルを制御する。クランプおよびトリミングシステムは、ワード線電圧ブースタ回路内で電圧ブースタにより生成されたゲート電圧を、予め定められた電圧レベルに保持および調節することができ、予め定められた電圧レベルは、フラッシュメモリでの読出動作中にワード線に印加される必要のある最適に昇圧されたワード線電圧に対応している。
【００１８】
前述のように、この発明は、フラッシュメモリでの読出動作中に用いられる昇圧されたワード線電圧を制御する方法を開示している。好ましい実施例では、ゲート電圧は、ワード線電圧ブースタ回路内の電圧ブースタを用いて生成される。ゲート電圧は、ワード線電圧ブースタ回路に電気的に接続された調節可能クランプ回路を用いて、予め定められた電圧レベルにクランプされる。必要であれば、予め定められた電圧レベルは、調節可能クランプ回路に電気的に接続されたトリミング回路を用いて調節されてもよい。昇圧されたワード線電圧がそれから、調節可能クランプ回路が電圧ブースタのゲート電圧をクランプする予め定められた電圧レベルに基づき、ワード線電圧ブースタ回路を用いて生成される。
【００１９】
上述の方法およびシステムは、フラッシュメモリでの読出動作中にワード線に印加される昇圧されたワード線電圧の厳密な制御を提供する方法を開示している。これらの方法およびシステムがなければ、昇圧されたワード線電圧は高くまたは低くなってしまい、それによりデータ保持およびフラッシュメモリの全体動作に問題を起こす恐れがある。昇圧されたワード線電圧が低過ぎる場合、ワード線におけるコアセルの状態を適切に読出すことができなくなり、フラッシュメモリは機能しなくなる。ワード線に印加される昇圧されたワード線電圧が高過ぎる場合、フラッシュメモリはゲート妨害を経験し、データ保持が低減して信頼性問題を引起す。
【００２０】
この発明のこれらおよびその他の特徴と利点とは、以下に続くこの発明の現在好ましい実施例の詳細な説明を、添付図面を見ながら検討することにより、明らかとなるであろう。
【００２１】
【発明を実行するための形態】
この発明の例示的な実施例を、特定の構成を参照しながら以下に記述する。当業者であれば、さまざまな変更および修正が、特許請求の範囲にとどまりつつ特定の構成において行なわれ得ることを認識するであろう。この発明はあらゆる種類の記憶装置に使用してもよい。しかし、この発明の好ましい実施例は、フラッシュメモリ用に設計されている。
【００２２】
電気パラメータはすべて単に例として与えられており、他の電気パラメータを用いるさまざまな記憶装置に使用されるよう修正できる。たとえば、好ましい実施例では、供給電圧（Ｖｃｃ）は３．０Ｖと考えられているが、それに代えて、５．０Ｖ、またはその他の供給電圧でもよい。異なった供給電圧が選択される場合、当該技術分野では公知であるように、異なった供給電圧に対処するためさまざまな動作レベルが修正される。また、当業者ならわかるように、フラッシュメモリを用いるシステムによって経験される負荷およびさまざまなその他の動作パラメータのために、供給電圧（Ｖｃｃ）が動作中に電圧範囲の間で変化することが度々ある。
【００２３】
図１は、この発明の好ましい一実施例を取り入れた、好ましいフラッシュメモリ１０の一部のブロック図である。好ましいフラッシュメモリ１０は、調節可能クランプ回路１２、トリミング回路１４、トリミングデコーダ回路１６、少なくとも１つの内容参照可能メモリ（ＣＡＭ）回路１８、ワード線電圧ブースタ回路２０、供給電圧接続（Ｖｃｃ）２２、パスゲート２４、イネーブル論理回路２６、ワード線デコーダ２８、および少なくとも１つのワード線３０を含み、それらは図示されているように電気的に接続されている。この発明の好ましい実施例では、ワード線電圧ブースタ回路２０は、読出動作中にワード線３０に印加される昇圧されたワード線電圧を生成するために用いられる。
【００２４】
図示されているように、調節可能クランプ回路１２は、ワード線電圧ブースタ回路２０に電気的に接続されている。調節可能クランプ回路１２は、ワード線電圧ブースタ回路２０内で生成されたゲート電圧を、予め定められた電圧レベルにクランプする。好ましい実施例では、調節可能クランプ回路１２が効果を現す電圧レベルは、ワード線電圧ブースタ回路２０によって生成される昇圧されたワード線電圧の電圧レベルを制御する。調節可能クランプ回路１２は、昇圧されたワード線が約５．０Ｖとなるような或る電圧で効果を現すように、優先的に設計されている。しかし、以下に述べるように、組立てプロセス中に経験される変動により、調節可能クランプ回路１２は、より高いまたはより低い電圧レベルで効果を現す場合がある。
【００２５】
調節可能クランプ回路１２が効果を現す電圧レベルは、フラッシュメモリ１０における周辺トランジスタのしきい値電圧（Ｖｔ）に、特に調節可能クランプ回路１２に用いられるトランジスタ（図１には図示せず）のしきい値電圧（Ｖｔ）に依存する。フラッシュメモリ１０の周辺領域において用いられるトランジスタのしきい値電圧（Ｖｔ）は、組立て後の検査中に判断され、それによって、調節可能クランプ回路１２が効果を現す電圧レベルと、したがって読出動作中にワード線３０に印加される昇圧されたワード線電圧とに関して、判断が下されるようになる。この判断に基づいて、調節可能クランプ回路１２が効果を現す電圧レベルがトリミング回路１４を用いて調節でき、それにより読出動作中にワード線３０に印加される昇圧されたワード線電圧の電圧レベルが調節される。
【００２６】
調節可能クランプ回路１２は、トリミング回路１４とも電気的に接続されている。トリミング回路１４は、調節可能クランプ回路１２が効果を現す電圧レベルを調節するために用いられ、それによりワード線電圧ブースタ回路２０によって生成される昇圧されたワード線電圧の調節を規定する。以下により詳細に記載するように、トリミング回路１４は、調節可能クランプ回路１２によって作り出されたクランピング経路にしきい値電圧（Ｖｔ）を加える、またはそこから減じるように設計されており、これにより調節可能クランプ回路１２が効果を現す電圧レベルが変更される。
【００２７】
トリミング回路１４は、トリミングデコーダ１６とも電気的に接続されている。トリミングデコーダ１６は、トリミング回路１４が調節可能クランプ回路１２が効果を現す電圧レベルに加える、または電圧レベルから減じる電圧の量を制御する。トリミングデコーダ１６はＣＡＭ回路１８と電気的に接続されており、それはトリミングデコーダ１６を制御するようプログラムされている。ＣＡＭ回路１８は、検査中に、トリミングデコーダ１６がトリミング回路１４に、調節可能クランプ回路１２が効果を現す電圧レベルに加えさせる、または電圧レベルから減じさせる電圧の量を制御するようにプログラムされる。
【００２８】
図１にさらに図示されるように、ワード線電圧ブースタ回路２０の出力は、パスゲート２４とワード線デコーダ２８とに電気的に接続されている。パスゲート２４は、供給電圧接続（Ｖｃｃ）２２とイネーブル論理回路２６とに電気的に接続されている。パスゲート２４はイネーブル論理回路２６により制御されており、それは、ワード線電圧ブースタ回路２０によって生成される昇圧されたワード線電圧を用いてワード線３０を昇圧する前に、パスゲート２４をイネーブルにする。これは、昇圧されたワード線電圧をワード線３０に印加するのに先立って、供給電圧接続（Ｖｃｃ）２２上で使用可能な電圧レベルを用いてワード線３０を起動またはプリチャージするために行なわれる。
【００２９】
ワード線デコーダ２８は、ワード線電圧ブースタ回路２０とパスゲート２４とに電気的に接続されている。ワード線デコーダ２８はまた、ワード線３０とも電気的に接続されており、読出動作中に、ワード線電圧ブースタ回路２０により生成されて調節可能クランプ回路１２により制御される昇圧されたワード線電圧を、選択されたワード線３０へ伝達または通過させるために用いられる。ワード線デコーダ２８はまた、供給電圧接続（Ｖｃｃ）２２上の供給電圧を、ワード線３０へ通過または伝達させるためにも用いられる。パスゲート２４と予め定められたワード線デコーダ２８とがイネーブルになると、供給電圧接続（Ｖｃｃ）２２上の電圧がワード線３０に伝達されて、昇圧されたワード線電圧が印加される前にワード線３０をプリチャージする。
【００３０】
ワード線電圧ブースタ回路２０は、読出動作中にワード線３０に印加される昇圧されたワード線電圧を生成するために、フラッシュメモリ１０によって用いられる。この発明の好ましい実施例では、ワード線電圧ブースタ回路２０は、供給電圧接続（Ｖｃｃ）２２上の電圧の大きさを、約３．０Ｖから約５．０Ｖへと優先的に昇圧する。調節可能クランプ回路１２は、約３．３Ｖで効果を現すよう最適に設計されており、このためワード線電圧ブースタ回路２０によって生成される昇圧されたワード線電圧は、約５．０Ｖに設定されるようになる。
【００３１】
前述のように、組立てプロセスにおける変動のため、調節可能クランプ回路１２は、高めまたは低めの電圧で効果を現す場合があり、そのようなわけで、調節可能クランプ回路１２が効果を現す電圧レベルを、トリミング回路１４を用いて調節する必要がある場合があるかも知れない。前述のように、昇圧されたワード線電圧の電圧レベルは、調節可能クランプ回路１２が効果を現す電圧レベルに依存する。組立てプロセスにおける変動により、調節可能クランプ回路１２が高めまたは低めの電圧レベルで効果を現して、最適に昇圧されたワード線電圧レベルである約５．０Ｖが変わる恐れがあるため、トリミング回路１４が、調節可能クランプ回路１２が効果を現す電圧レベルを上げる、または下げるために用いられる。そのようなわけで、調節可能クランプ回路１２は、ワード線電圧ブースタ回路２０により生成される昇圧されたワード線電圧が約５．０Ｖに設定されるような電圧レベルで効果を現すように、トリミング回路１４によって優先的に調節されている。
【００３２】
前述のように、０．３５ミクロンプロセス製造技術を用いた先行技術のフラッシュメモリでは、ワード線電圧ブースタ回路２０によって生成される昇圧されたワード線電圧のより幅広い変動は、ワード線３０におけるコアセルによって許容可能であった。ワード線３０におけるコアセルが、昇圧されたワード線電圧の電圧レベルのより幅広い変動を許容できたため、読出動作中にワード線電圧ブースタ回路２０により生成されて最終的にワード線３０に供給された電圧の大きさを厳密に制御する必要はなかった。フラッシュトランジスタのゲート結合が増加している０．２５ミクロンプロセス技術を用いたフラッシュメモリでは、ゲート妨害がより起こりやすく、したがって読出動作中にワード線電圧ブースタ回路２０により生成されてワード線３０に供給される昇圧されたワード線電圧のより厳密な制御が必要とされる。
【００３３】
図１に図示されているように、調節可能クランプ回路１２は、トリミング回路１４と電気的に接続されている。好ましい実施例では、トリミング回路１４は、少なくとも１つのしきい値電圧（Ｖｔ）を、調節可能クランプ回路１２により作り出されたクランピング経路に加える、またはそこから減じることができる。調節可能クランプ回路１２が効果を現す電圧レベルの判断は、組立て後のフラッシュメモリ１０の検査中に下される。調節可能クランプ回路１２が必要以上に高い電圧レベルで効果を現している場合、トリミング回路１４はしきい値電圧（Ｖｔ）をクランピング経路から減じることができ、それにより調節可能クランプ回路１２が効果を現す電圧レベルを下げる。またこれに代えて、調節可能クランプ回路１２が必要レベルより低い電圧レベルで効果を現していると検査中に判断された場合、トリミング回路１４はしきい値電圧（Ｖｔ）をクランピング経路に加えることができ、それにより調節可能クランプ回路１２が効果を現す電圧レベルを上げる。そのようなわけで、ワード線電圧ブースタ回路によって生成される昇圧されたワード線電圧は、必要であれば調節可能である。
【００３４】
この発明の好ましい実施例では、トリミング回路１４が調節可能クランプ回路１２に行う調節の量は、トリミングデコーダ１６によって制御される。トリミングデコーダ１６はＣＡＭ回路１８によって制御され、それは前述のように検査中にプログラムされる。調節可能クランプ回路１２は、ワード線３０におけるフラッシュトランジスタを読出すのに最適な電圧レベルで効果を現すように優先的に設定されており、それは、前述のように、約５．０Ｖであることが知られている。ＣＡＭ回路１８は、調節可能クランプ回路１２内のトランジスタのしきい値電圧（Ｖｔ）におけるプロセス変数がどんな状態かに関して判断が下された後に、プログラムされる。そのようなわけで、ＣＡＭ回路１８とトリミングデコーダ１６とは、調節可能クランプ回路１２が効果を現す電圧レベルに加える、またはそれから減じる電圧の量を制御する。
【００３５】
図２に図示されるように、好ましい調節可能クランプ回路１２は、ｐ‐チャネルトランジスタ３２、複数のｎ‐チャネル真性トランジスタ３４、３６、３８、および接地接続４０を含み、それらは図示されているように電気的に接続されている。ワード線電圧ブースタ回路２０内で生成されるゲート電圧が、一旦予め定められた電圧レベルに達すると、調節可能クランプ回路１２は効果を現す。前述のように、調節可能クランプ回路１２が効果を現す電圧レベルは、トリミング回路１４によって制御される。調節可能クランプ回路１２が効果を現す電圧レベルは、ｐ‐チャネルトランジスタ３２およびｎ‐チャネル真性トランジスタ３４、３６、３８のしきい値電圧（Ｖｔ）によって作り出されたクランピング経路によっても判断され、それは、検査中にこれらの装置のしきい値電圧（Ｖｔ）を読出すことによって判断できる。
【００３６】
製造中のプロセス変動のため、フラッシュメモリ１０の周辺領域に組立てられたトランジスタのしきい値電圧（Ｖｔ）は、ある程度変化する。調節可能クランプ回路１２とワード線電圧ブースタ回路２０とは、周辺領域に位置している。前述のように、調節可能クランプ回路１２が効果を現す電圧レベルは、トランジスタ３２、３４、３６および３８によって作り出されるクランピング経路のしきい値電圧（Ｖｔ）に依存する。そのようなわけで、調節可能クランプ回路１２内のトランジスタ３２、３４、３６および３８のしきい値電圧（Ｖｔ）は、組立て中に経験される変動によって変化するため、調節可能クランプ回路１２が効果を現す電圧レベルは、これらのプロセス変動に基づいて変わり得る。
【００３７】
図２にさらに図示されるように、トリミング回路１４は、複数のｎ‐チャネルトランジスタ４２、４４、４６を含み、それらは図示されているように電気的に接続されている。トリミングデコーダ１６は、トリミング回路１４内のそれぞれのｎ‐チャネルトランジスタ４２、４４、４６のゲートに電気的に接続されている。さらに、図２に図示されるように、トリミング回路１４内のそれぞれのｎ‐チャネルトランジスタ４２、４４、４６のドレインおよびソースは、調節可能クランプ回路１２のそれぞれのｎ‐チャネル真性トランジスタ３４、３６、３８のそれぞれのドレインおよびソースに電気的に接続されている。フラッシュメモリ１０が組立てプロセスの後に検査されるとき、ＣＡＭ回路１８は、トリミングデコーダ１６に、トリミング回路１４内のそれぞれのｎ‐チャネルトランジスタ４２、４４、４６をイネーブルまたはディスエーブルにさせるようにプログラムでき、こうして調節可能クランプ回路１２が効果を現す電圧レベルが変更される。
【００３８】
それぞれのｎ‐チャネルトランジスタ４２、４４、４６がトリミング回路１４においてイネーブルになると、イネーブルとなったｎ‐チャネルトランジスタ４２、４４、４６に接続されている、調節可能クランプ回路１２内のそれぞれのｎ‐チャネル真性トランジスタ３４、３６、３８は短絡される。それぞれのｎ‐チャネルトランジスタ３４、３６、３８を短絡させることにより、ｎ‐チャネル真性トランジスタ３４、３６、３８にまたがるしきい値電圧（Ｖｔ）レベル降下が、調節可能クランプ回路１２によって作り出されるクランピング経路から取除かれる。その結果、調節可能クランプ回路１２のクランピング経路におけるそれぞれのｎ‐チャネル真性トランジスタ３４、３６、３８でのしきい値電圧（Ｖｔ）降下を取除く、または加えることによって、調節可能クランプ回路１２が効果を現す電圧レベルを下げるまたは上げることが可能となる。
【００３９】
図２に図示されるように、好ましいワード線電圧ブースタ回路２０は、電圧ブースタ４８、ゼロしきい値トランジスタ５０、および昇圧キャパシタ５２を含む。電圧ブースタ４８は、供給電圧接続（Ｖｃｃ）２２上で使用可能であって約２．７Ｖ〜３．６Ｖで変わり得る電圧レベルを、約５．０Ｖに昇圧させるために用いられる。電圧ブースタは当技術分野では公知であり、電圧ブースタ４８において用いられている回路の詳細な説明は、この発明を理解するためには必要ではない。この発明の目的のためには、電圧ブースタ４８は供給電圧接続（Ｖｃｃ）２２上で使用可能な電圧を昇圧されたワード線電圧である約５．０Ｖへ昇圧させるよう優先的に設計されているということを理解することが、唯一必要である。
【００４０】
図２に図示されるように、調節可能クランプ回路１２内のｐ‐チャネルトランジスタ３２のソースは、電圧ブースタ４８の出力と電気的に接続されている。調節可能クランプ回路１２が電圧ブースタ４８の出力と電気的に接続されているため、調節可能クランプ回路１２は、電圧ブースタ４８によって生成されるゲート電圧を、調節可能クランプ回路１２が効果を現すよう設定された予め定められた電圧レベルにクランプできる。当該技術分野では公知であるように、クランプは、特定の装置の動作を予め定められた直流電圧レベルに固定、または保持するために用いられる。
【００４１】
電圧ブースタ４８の出力は、ゼロしきい値トランジスタ５０のゲートとも電気的に接続されている。ゼロしきい値トランジスタ５０のソースは、昇圧キャパシタ５２と電気的に接続されており、それは次にパスゲート２４とワード線デコーダ２８とに電気的に接続されている。この発明の目的のためには、ワード線電圧ブースタ回路２０のゼロしきい値トランジスタ５０は読出動作中に電圧ブースタ４８によって生成された電圧を昇圧キャパシタ５２へ通すために用いられるということを理解することが、唯一必要である。そのようなわけで、ゼロしきい値トランジスタ５０は、好ましい実施例においてソースフォロアとして作用し、ゲート電圧ゼロしきい値トランジスタ５０をゼロしきい値トランジスタ５０のソースへと通し、それは次に電圧を昇圧キャパシタ５２へと通す。好ましい実施例では、調節可能クランプ回路１２は、昇圧キャパシタ５２が経験する電圧昇圧の大きさを制御し、それは次に、読出動作中にワード線３０に印加される昇圧されたワード線電圧を間接的に制御する。
【００４２】
図２にさらに図示されるように、この発明の好ましい実施例では、パスゲート２４はｐ‐チャネルトランジスタ５４を含む。ｐ‐チャネルトランジスタ５４のソースは、供給電圧接続（Ｖｃｃ）２２と電気的に接続され、ｐ‐チャネルトランジスタ５４のドレインは、昇圧キャパシタ５２とワード線デコーダ２８とに電気的に接続されている。動作中、前述のように、ワード線電圧ブースタ回路によって生成される昇圧されたワード線電圧がワード線３０に伝達される前に、供給電圧接続（Ｖｃｃ）２２上で使用可能な電圧がワード線３０を起動、またはプリチャージするように、パスゲート２４がイネーブル論理回路２６によってイネーブルとなる。
【００４３】
当該技術分野では公知であるように、ワード線デコーダ２８は、フラッシュメモリ１０の動作中にさまざまな動作電圧をワード線３０へ伝達するために用いられる。ワード線デコーダ２８は、昇圧キャパシタ５２とパスゲート２４とに電気的に接続されている。ワード線デコーダは当該技術分野では公知であり、ワード線デコーダの回路構成の詳細な説明は、この発明を理解するためには必要ではない。この発明の目的のためには、ワード線デコーダ２８は読出動作中に、ワード線電圧ブースタ回路２０を用いて生成される昇圧されたワード線電圧をワード線３０へ伝達できるということを理解することが、唯一必要である。
【００４４】
上述のように、この発明は、フラッシュメモリ１０のプロセス感度を低減させる方法を開示し、それにより製造プロセスからの歩留りを増加させる。プロセス感度を低減させるために、調節可能クランプ回路１２は、調節可能クランプ回路１２内のトランジスタ３２、３４、３６および３８のしきい値電圧（Ｖｔ）の変化に対し自己補償するように設計されている。調節可能クランプ回路１２が自己補償できるのは、ｐ‐チャネルトランジスタ３２がｎ‐チャネル真性トランジスタ３４と電気的に直列に接続されていることと、当該技術分野では公知であるように、１つのしきい値電圧（Ｖｔ）が増加するにつれ、他は減少するためである。また、トリミング回路１４の追加により、好ましいフラッシュメモリ１０は、クランピング経路において真性しきい値電圧（Ｖｔ）を加える、または減じることができ、それにより、調節可能クランプ回路１２が効果を現す電圧レベルを変更し、次に、読出動作中にワード線３０が高めの、または低めの昇圧されたワード線電圧にクランプされているかどうかを判断する。
【００４５】
調節可能クランプ回路１２内のトランジスタ３２、３４、３６および３８のしきい値電圧（Ｖｔ）が増加した場合のフラッシュメモリ１０を１バッチ分製造する組立てプロセスでは、ワード線電圧ブースタ回路２０は、トランジスタ３２、３４、３６および３８のしきい値電圧（Ｖｔ）の増加のため、高めに昇圧する。そのようなわけで、最適に昇圧されたワード線電圧を提供するため、電圧ブースタ４８によって生成されるゲート電圧を下げる必要がある。調節可能クランプ回路１２が効果を現す電圧レベルを下げるために、調節可能クランプ回路１２内のそれぞれのｎ‐チャネル真性トランジスタ３４、３６、３８を短絡させるトリミング回路１４を用いて、真性しきい値電圧（Ｖｔ）をクランピング経路から取除くことが可能である。これは、ｎ‐チャネルトランジスタ３４、３６、３８の真性トランジスタダイオードを、トリミング回路１４内のそれぞれのｎ‐チャネルトランジスタ４２、４４、４６を用いて取除くことによって行なわれる。
【００４６】
またこれに代えて、調節可能クランプ回路１２内のトランジスタ３２、３４、３６および３８のしきい値電圧（Ｖｔ）が減少した場合のフラッシュメモリ１０を１バッチ分製造する組立てプロセスでは、調節可能クランプ回路１２が電圧ブースタ４８からのより低いゲート電圧で効果を現すため、ワード線３０は低めに昇圧される。そのようなわけで、最適に昇圧されたワード線電圧を提供するため、調節可能クランプ回路１２が効果を現す電圧レベルを上げる必要がある。調節可能クランプ回路が効果を現す電圧レベルを上げるために、それぞれのｎ‐チャネル真性トランジスタ３４、３６、３８は、調節可能クランプ回路１２において、トリミング回路１４のｎ‐チャネルトランジスタ４２、４４、４６と短絡されない。したがって、この発明は、読出動作中にワード線３０に印加される昇圧されたワード線電圧の厳密な制御を調節および維持することによって、組立て中に経験されるプロセス変動を補償できる。
【００４７】
詳細な説明は好ましい実施例をフラッシュＥＰＲＯＭを用いて説明しているが、この発明は、ＮＯＲ、ＮＡＮＤ、ＡＮＤ、分割ビット線型ＮＯＲ（ＤＩＮＯＲ）、および強誘電性ランダムアクセスメモリ（ＦＲＡＭ）などの技術を含む、ＥＰＲＯＭ、ＥＥＰＲＯＭ、およびフラッシュメモリを含むがこれらに限定されないあらゆる不揮発性書込可能メモリを用いて、使用されてもよい。この発明は、特定の例示的な実施例を参照して説明されてきたが、特許請求の範囲に記載されるようなこの発明のより幅広い精神および範囲から逸脱することなく、さまざまな修正および変更がこれらの実施例に加えられてもよいということは明らかである。したがって、明細書および図面は、限定的というよりも例示的な意味において考えられるべきものである。
【図面の簡単な説明】
【図１】  この発明の好ましい一実施例を取り入れた、好ましいフラッシュメモリの一部のブロック図である。
【図２】  図１に図示された好ましいフラッシュメモリのより詳細なブロック図であり、好ましい調節可能クランプ回路およびトリミング回路の回路該略図を示す図である。
【図１】
0004606682.tif 000002
【図２】
0004606682.tif 000003