(57)【特許請求の範囲】
【請求項１】
半導体ウェハの凹凸を有する表面に、基材層と粘着剤層を備えたテープを、該粘着剤層がウェハ表面に接するように貼り付ける貼り付け工程と、
前記半導体ウェハの凹凸に沿って波板状になった前記テープを、加熱により前記基材層および前記粘着剤層を変形させて、波板状の同基材層の表面をほぼ平坦にする加熱工程と、
を含み、
前記半導体ウェハは、電力用素子が形成されている半導体ウェハであって、
前記半導体ウェハの表面には、後に分割される個々のチップの素子形成領域が凹部となるように各チップの外周に沿う格子状の凸条部が設けられており、
前記半導体ウェハの凹凸による段差の高さは、該半導体ウェハ表面の表面側素子構造部から１０μｍ以上の高さを有し、
前記加熱工程では、前記テープを５０℃以上１２０℃以下で３分間、または、７０℃で１分以上５分以下の時間で加熱することを特徴とする半導体素子の製造方法。
【請求項２】
さらに、前記加熱工程後に、前記テープを貼り付けた状態のまま、前記半導体ウェハの裏面を研削加工して薄ウェハにする薄板加工工程を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記基材層および粘着剤層は耐酸性および耐熱性の高い材料でできており、さらに、前記薄板加工工程後に、前記テープを貼り付けた状態のまま、エッチング処理をおこなうことを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
前記基材層および粘着剤層は耐酸性および耐熱性の高い材料でできており、さらに、前記薄板加工工程後に、前記テープを貼り付けた状態のまま、高真空処理をおこなうことを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項５】
前記基材層および粘着剤層は耐酸性および耐熱性の高い材料でできており、さらに、前記薄板加工工程後に、前記テープを貼り付けた状態のまま、蒸着処理をおこなうことを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項６】
前記薄板加工工程後、前記テープを貼り付けた状態のまま、前記半導体ウェハの裏面に電極を形成する工程までをおこなうことを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項７】
ウェハ裏面に電極を形成した後、前記テープを剥離させてからダイシングをおこなって個々のチップに分割することを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項８】
前記加熱工程では、前記テープを、格子状の前記凸条部と素子形成領域の前記凹部との段差を吸収するように加熱変形させることを特徴とする請求項１〜７のいずれか一つに記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ウェハ裏面の処理が必要な半導体素子の製造方法に関し、特に表面デバイス側にポリイミド保護膜のような１０μｍ以上の高さの凹凸形状を有する絶縁ゲート型バイポーラトランジスタ等の電力用半導体素子の製造方法に関する。
【背景技術】
【０００２】
従来より、コンピュータや通信機器の主要部分には、多数のトランジスタや抵抗等を、電気回路を構成するようにむすびつけて、１チップ上に集積した集積回路（ＩＣ）が多用されている。このようなＩＣの中で、電力用半導体素子を含むものは、パワーＩＣと呼ばれている。電力用半導体素子の一つに、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴとする）がある。
【０００３】
ＩＧＢＴは、ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）の高速スイッチング特性および電圧駆動特性と、バイポーラトランジスタの低オン電圧特性を有するワンチップのパワー素子である。その応用範囲は、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野から、電子レンジ、炊飯器またはストロボなどの民生機器分野へと拡大してきている。また、新しいチップ構造を用いた、より低オン電圧のＩＧＢＴが開発されており、ＩＧＢＴを用いた応用装置の低損失化や高効率化が図られてきている。
【０００４】
ＩＧＢＴには、パンチスルー（以下、ＰＴとする）型、ノンパンチスルー（以下、ＮＰＴとする）型、フィールドストップ（以下、ＦＳとする）型の構造があり、ｎチャネル型の縦型二重拡散構造のものが主流である。従って、本明細書では、ｎチャネル型ＩＧＢＴを例にして説明するが、ｐチャネル型ＩＧＢＴでも同様である。
【０００５】
ＰＴ型ＩＧＢＴは、ｐ+半導体基板上にｎ+バッファ層とｎ-活性層をエピタキシャル成長させたエピタキシャルウェハを用いて形成される。そのため、例えば耐圧６００Ｖ系の素子では、活性層の厚さは７０μｍ程度であるが、基板を含む総厚さは２００〜３００μｍ程度になる。ＰＴ型ＩＧＢＴでは、ｎ-活性層中の空乏層がｎ+バッファ層に到達する。
【０００６】
図１６は、低ドーズ量の浅いｐ+コレクタ層（低注入ｐ+コレクタ）を有するＮＰＴ型ＩＧＢＴの１／２セル分の構成を示す断面図である。一般に、ＮＰＴ型ＩＧＢＴの作製には、ＦＺウェハが用いられる。ＦＺウェハとは、フローティングゾーン法により作製された半導体のインゴットから切り出されたウェハのことである。図１６に示すように、例えばＦＺウェハよりなるｎ-半導体基板を活性層１とし、その表面側に、ｐ+ベース領域２が選択的に形成されている。
【０００７】
ベース領域２の表面層には、ｎ+エミッタ領域３が選択的に形成されている。また、基板表面上には、ゲート酸化膜４を介してゲート電極５が形成されている。エミッタ電極６は、エミッタ領域３およびベース領域２に接触しているとともに、層間絶縁膜７によりゲート電極５から絶縁されている。基板裏面には、ｐ+コレクタ層８およびコレクタ電極９が形成されている。
【０００８】
ＮＰＴ型の場合には、活性層１の厚さがＰＴ型よりも厚くなるが、素子全体としては、ＰＴ型の素子に比べて、大幅に薄くなる（１００μｍ程度）。そして、正孔の注入率を制御することができるので、ライフタイム制御をおこなわなくても、高速スイッチングが可能である。また、エピタキシャルウェハを用いずに、ＦＺウェハを用いているため、安価である。
【０００９】
図１７は、ＦＳ型ＩＧＢＴの１／２セル分の構成を示す断面図である。ＦＳ型ＩＧＢＴの作製には、通常、ＦＺウェハが用いられるが、ｐ+エピタキシャルウェハが用いられることもある。図１７に示すように、基板表面側の素子構造は、図１６に示すＮＰＴ型の素子と同じである。基板裏面側には、ｎ-活性層１とｐ+コレクタ層８との間に、ｎ+バッファ層１０が設けられている。ＦＳ型の場合、素子全体の厚さは７０μｍ程度である。そして、ノンパンチスルー型と同様に、ライフタイム制御が不要である。
【００１０】
また、オン電圧をより一層、低減するため、チップ表面に狭く深い溝を形成し、この溝の側面にＭＯＳＦＥＴを形成したトレンチ構造と、ＦＳ型構造を組み合わせた構造のＩＧＢＴも提案されている。このように薄いＦＳ型ＩＧＢＴまたはそれに類似したデバイスの製造方法として、以下に説明するように、ＦＺウェハを研磨する方法と、エピタキシャルウェハを研磨する方法が知られている。
【００１１】
図１８〜図２２は、従来のＦＺウェハを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。まず、活性層１となるｎ-ＦＺウェハの表面側に、ベース領域、エミッタ領域、ゲート酸化膜、ゲート電極、層間絶縁膜、エミッタ電極および絶縁保護膜（図１７では、省略）よりなる表面側素子構造部１１を形成する（図１８）。
【００１２】
ゲート酸化膜は、例えばＳｉＯ2でできている。ゲート電極は、例えばポリシリコンでできている。層間絶縁膜は、例えばＢＰＳＧでできている。エミッタ電極は、例えばアルミ・シリコン膜でできている。アルミ・シリコン膜は、安定した接合性を有する低抵抗配線を実現するために、４００〜５００℃程度の低温で熱処理される。絶縁保護膜は、例えばポリイミド膜でできている。
【００１３】
ついで、ウェハ表面に表面側素子構造部１１を保護するための表面保護テープを貼り付けてから、ウェハの裏面を、バックグラインド、ポリシュあるいはエッチング等（以下、これらをまとめてバックグラインド等とする）の加工方法を単独または組み合わせて研削し、ウェハを所望の厚さ、例えば７０μｍの厚さとする（図１９）。なお、エッチングの場合、厳密には研削ではないが、本明細書では、ウェハを薄くする手段については問わないので、エッチングを含めて研削とする。
【００１４】
ついで、ウェハの裏面から、例えばｎ型不純物であるリンと、ｐ型不純物であるボロンをイオン注入し、電気炉で３５０〜５００℃の熱処理（アニール）をおこない、ウェハ裏面側にバッファ層１０およびコレクタ層８を形成する（図２０）。ついで、ウェハ表面にポリイミド保護膜を形成する。その後、ウェハの裏面、すなわちコレクタ層８の表面に、アルミニウム、チタン、ニッケルおよび金などの複数の金属を蒸着し、コレクタ電極９を形成する（図２１）。
【００１５】
最後に、コレクタ電極９側にダイシングテープ１２を貼り付けてダイシングをおこない、ウェハを複数のチップ１３に切断する（図２２）。各チップ１３は、そのコレクタ電極９が装置の固定部材に半田付けされ、かつエミッタ電極等の表面電極にアルミワイヤ電極が超音波ワイヤボンディング装置により固着されることにより、種々の装置に実装される。
【００１６】
図２３〜図２７は、従来のエピタキシャルウェハを用いたＦＳ型ＩＧＢＴの製造プロセスを示す図である。まず、バッファ層１０となるｎ+半導体基板上に、活性層１となるエピタキシャル層を成長させたエピタキシャルウェハを用意する。そして、そのエピタキシャルウェハのエピタキシャル層側の表面に、ベース領域、エミッタ領域、ゲート酸化膜、ゲート電極、層間絶縁膜、エミッタ電極および絶縁保護膜よりなる表面側素子構造部１１を形成する（図２３）。
【００１７】
ゲート酸化膜は、例えばＳｉＯ2でできている。ゲート電極は、例えばポリシリコンでできている。層間絶縁膜は、例えばＢＰＳＧでできている。エミッタ電極は、例えばアルミ・シリコン膜でできている。アルミ・シリコン膜は、安定した接合性を有する低抵抗配線を実現するために、４００〜５００℃程度の低温で熱処理される。絶縁保護膜は、例えばポリイミド膜でできている。エピタキシャルウェハを用いた場合には、表面側素子構造部１１を形成する際の拡散工程においてｎ層が拡散していく。
【００１８】
ついで、ウェハ表面に表面側素子構造部１１を保護するための表面保護テープを貼り付けてから、バックグラインド等により、ウェハを例えば７０μｍの厚さにし、ｎ+半導体基板が例えば１０μｍの厚さで残るようにする（図２４）。ついで、ウェハの裏面から、例えばｐ型不純物であるボロンをイオン注入し、電気炉で３５０〜５００℃のアニールをおこない、コレクタ層８を形成する（図２５）。ついで、ウェハ表面にポリイミド保護膜を形成する。その後、ウェハの裏面、すなわちコレクタ層８の表面に、アルミニウム、チタン、ニッケルおよび金などの複数の金属を蒸着し、コレクタ電極９を形成する（図２６）。
【００１９】
最後に、コレクタ電極９側にダイシングテープ１２を貼り付けてダイシングをおこない、ウェハを複数のチップ１３に切断する（図２７）。各チップ１３は、そのコレクタ電極９が装置の固定部材に半田付けされ、かつエミッタ電極等の表面電極にアルミワイヤ電極が超音波ワイヤボンディング装置により固着されることにより、種々の装置に実装される。
【００２０】
一般に、従来より用いられている表面保護テープは、例えば、１３５μｍの厚さの基材と１５μｍの厚さの粘着剤とを組み合わせた構成のものである。また、表面保護テープとして、融点１０５℃以下のホットメルト層を少なくとも有し、半導体ウェハ表面に加熱して貼り付けられるホットメルトシートが公知である（例えば、特許文献１参照。）。
【００２１】
【特許文献１】特開２０００−３８５５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
しかしながら、図１８〜図２２または図２３〜図２７に示す製造プロセスに従って７０μｍ程度の厚さの薄型デバイスを作製しようとすると、ウェハ裏面のバックグラインドやウェハ裏面からのイオン注入やウェハ裏面に対する熱処理等をおこなう際に、ウェハが反ってしまい、それが原因でウェハが割れるという問題が発生するなど、製造プロセスの技術的課題が多い。すなわち、従来の製造プロセスでは、表面側素子構造部１１を形成した後、ウェハ裏面の研削から最終工程となる裏面電極の成膜に至るまで、ウェハ単体で処理をおこなう。
【００２３】
その場合、デバイスの総厚さが１００μｍよりも薄くなるように加工すると、ウェハが薄いため、ウェハが割れやすくなってしまい、ウェハ割れの不良率の増加を招く。また、ウェハが薄いと、ポリイミド保護膜の応力によってウェハが大きく反りやすい。そのため、薄いウェハに対してポリイミド保護膜を形成するのは困難である。
【００２４】
従って、バックグラインド等によってウェハ裏面を研削する前に、ウェハ表面にポリイミド保護膜を形成しておく必要がある。しかし、この場合には、次のような種々の不具合が生じる。例えば、表面側素子構造部１１を保護するポリイミド保護膜は、ウェハに作製された複数のチップの素子形成領域を囲むように各チップの外周に沿って形成される。
【００２５】
つまり、図２８に示すように、ウェハ１４の表面には、ポリイミド保護膜１６よりなる格子状の凸条部がダイシングラインに沿って設けられており、この凸条部と、この凸条部に囲まれる複数の凹部とからなる凹凸が形成されている（図９参照）。この凹凸による段差の高さは、１０〜２０μｍ程度であり、凹部の大きさは、数〜十数ｍｍ角程度である。一方、従来の表面保護テープ１７は、数μｍ程度の高さの段差に対する緩和性能しか有していない。
【００２６】
従って、ウェハ１４の表面に従来の表面保護テープ１７を貼り付けても、ポリイミド保護膜１６によりウェハ表面に生じた段差の約９０％程度の高さの段差が残ってしまい、バックグラインド等によるウェハ裏面の研削加工をおこなっただけでも割れるウェハが多発してしまう。そのため、図１５に比較例として示すように、例えば直径６インチのウェハに対して、ウェハ表面にポリイミド保護膜１６による凹凸を形成してから、ウェハ裏面を研削し、コレクタ電極９となる金属を蒸着した後のウェハの割れ率は、ウェハが薄いと極めて高い。従って、従来の製造プロセスにおいて、ポリイミド保護膜を形成してからウェハ裏面の研削をおこなうことは、事実上、不可能である。
【００２７】
また、たとえウェハ表面の凹凸が小さくても、従来の表面保護テープを用いてウェハを１００μｍ程度の厚さまで研削すると、研削面のシリコンの加工応力（圧縮応力）と、表面保護テープのテンションによる応力（逆面の引っ張り応力）により、例えば直径６インチのウェハでは、その反り量は７〜１０ｍｍ程度になる。その結果、この反りによって、ウェハが割れてしまう。
【００２８】
そこで、表面保護テープの粘着剤を厚くして、ウェハ表面の凹凸に対する緩和性能を高めることが考えられる。粘着剤を厚くして、ウェハ表面の凹凸を埋め込むことを目的とした各種テープが開発されている。しかし、一般的には、半田バンプのように点在する凸部よりなる凹凸を埋め込む作用はあるが、チップ外周のライン上に存在する格子状の高い凹凸に対する埋め込み性能はあまり高くない。つまり、ダイシングラインに沿って設けられたポリイミド保護膜による凹凸を緩和することはできない。
【００２９】
また、粘着剤を厚くすると、表面保護テープの切断面に大量の粘着剤が存在することになり、ゴミ等の発生要因となる。パワーデバイスでは、ウェハ裏面は機能面であるため、ゴミの問題は非常に重要である。従って、表面保護テープの粘着剤を厚くすることは適当ではない。
【００３０】
表面保護テープの粘着剤を厚くする代わりに、ＵＶ光の照射により剥離可能なＵＶ接着剤を用いてウェハ表面にガラス基板を貼り付け、その状態でバックグラインド等の研削工程から裏面電極の蒸着工程までをおこなう方法が検討されている。この方法によれば、ウェハを割らずにウェハを処理したり、取り扱うことができる。しかし、最後にウェハからガラス基板を割らずに剥離させるためには、特異で高価な設備が必要であるという欠点がある。また、ウェハとガラス基板とを貼り合わせる際にも、特殊な装置が必要である。さらに、ＵＶ接着剤には、真空中や加熱状態においてカーボンの発生源となり、電気特性の悪化を招くという技術的な問題点も多い。
【００３１】
また、上記特許文献１に開示されたホットメルトシートは、ウェハ表面の凹凸によく追従して、ウェハと保護保持用シートとが隙間なく接着され、ウェハ裏面の研削加工時における、ウェハパターン面への研削水や異物の浸入、加工ミス、ディンプルの発生、ウェハ割れなどを防ぐためのものである。
【００３２】
また、上記特許文献１には、バンプが点在するウェハに対してホットメルトシートを貼り付けた実施例が開示されているが、数〜十数ｍｍ角程度の凹部とダイシングラインに沿う格子状の凸条部とからなる凹凸による段差を緩和することについては、何ら記載されていない。従って、このような大きな凹部と高い凸部を有するウェハ表面に特許文献１のホットメルトシートを貼り付けても、平坦なシート表面が得られるか否かは不明である。
【００３３】
この発明は、上述した従来技術による問題点を解消するため、表面デバイス側にポリイミド保護膜による凹凸形状を有するウェハの裏面をバックグラインド等により研削してデバイス厚の薄いＩＧＢＴ等の半導体素子を製造するにあたって、ウェハ表面にバックグラインド用の表面保護テープを貼り付けてウェハ表面の凹凸形状を緩和することによって、ウェハが割れるのを防ぎながら半導体素子を作製することができる半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００３４】
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体素子の製造方法は、半導体ウェハの凹凸を有する表面に、基材層と粘着剤層を備えたテープを、該粘着剤層がウェハ表面に接するように貼り付ける貼り付け工程と、前記半導体ウェハの凹凸に沿って波板状になった前記テープを、加熱により前記基材層および前記粘着剤層を変形させて、当該テープの波板状の同基材層の表面をほぼ平坦にする加熱工程と、を含み、前記半導体ウェハは、電力用素子が形成されている半導体ウェハであって、前記半導体ウェハの表面には、後に分割される個々のチップの素子形成領域が凹部となるように各チップの外周に沿う格子状の凸条部が設けられており、前記半導体ウェハの凹凸による段差の高さは、該半導体ウェハ表面の表面側素子構造部から１０μｍ以上の高さを有し、前記加熱工程では、前記テープを５０℃以上１２０℃以下で３分間、または、７０℃で１分以上５分以下の時間で加熱することを特徴とする。
【００３５】
この請求項１の発明によれば、ウェハ表面にテープを貼り付けた段階では、テープ表面に、ウェハ表面の凹凸の少なくとも５０％以上の高さを有する凹凸が残る。そして、加熱することによって、テープの粘着剤層が低粘度化して変形するので、テープ表面の凹凸の高さは、加熱温度にも依るが、ウェハ表面の凹凸の高さの１０〜３０％程度になる。つまり、テープによりウェハ表面の凹凸が緩和されるので、テープ表面がほぼ平坦になる。具体的には、テープを５０℃以上１２０℃以下で３分間加熱することで、加熱後のテープ表面の凹凸の高さは、ウェハ表面の凹凸の高さの１０〜３０％程度になる。また、７０℃で１分以上５分以下の時間で加熱することで、加熱後のテープ表面の凹凸の高さは、ウェハ表面の凹凸の高さの１０％程度になる。
【００３６】
また、請求項２の発明にかかる半導体素子の製造方法は、請求項１に記載の発明において、さらに、前記加熱工程後に、前記テープを貼り付けた状態のまま、前記半導体ウェハの裏面を研削加工して薄ウェハにする薄板加工工程を含むことを特徴とする。
【００３７】
この請求項２の発明によれば、テープ表面がほぼ平坦になっているので、ウェハを割ることなくウェハ裏面の研削加工をおこなうことができる。
【００３８】
また、請求項３の発明にかかる半導体素子の製造方法は、請求項２に記載の発明において、前記基材層および粘着剤層は耐酸性および耐熱性の高い材料でできており、さらに、前記薄板加工工程後に、前記テープを貼り付けた状態のまま、エッチング処理をおこなうことを特徴とする。
【００３９】
この請求項３の発明によれば、ウェハにテープを貼り付けたままエッチング処理をおこなうので、ウェハ裏面の研削後、エッチング装置へのウェハの搬送時やエッチング処理時のウェハの取り扱いなどにおいて、衝撃等によってウェハが割れるのを防ぐことができる。
【００４０】
また、請求項４の発明にかかる半導体素子の製造方法は、請求項２に記載の発明において、前記基材層および粘着剤層は耐酸性および耐熱性の高い材料でできており、さらに、前記薄板加工工程後に、前記テープを貼り付けた状態のまま、高真空処理をおこなうことを特徴とする。
【００４１】
この請求項４の発明によれば、ウェハにテープを貼り付けたまま高真空処理をおこなうので、ウェハ裏面の研削後、高真空処理を必要とする装置へのウェハの搬送時や高真空処理時のウェハの取り扱いなどにおいて、衝撃等によってウェハが割れるのを防ぐことができる。
【００４２】
また、請求項５の発明にかかる半導体素子の製造方法は、請求項２に記載の発明において、前記基材層および粘着剤層は耐酸性および耐熱性の高い材料でできており、さらに、前記薄板加工工程後に、前記テープを貼り付けた状態のまま、蒸着処理をおこなうことを特徴とする。
【００４３】
この請求項５の発明によれば、ウェハにテープを貼り付けたまま蒸着処理をおこなうので、ウェハ裏面の研削後、蒸着装置へのウェハの搬送時や蒸着処理時のウェハの取り扱いなどにおいて、衝撃等によってウェハが割れるのを防ぐことができる。
【００４４】
また、請求項６の発明にかかる半導体素子の製造方法は、請求項２に記載の発明において、前記薄板加工工程後、前記テープを貼り付けた状態のまま、前記半導体ウェハの裏面に電極を形成する工程までをおこなうことを特徴とする。
【００４５】
この請求項６の発明によれば、ウェハにテープを貼り付けたまま裏面電極の形成処理までをおこなうので、ウェハ裏面を研削した後、裏面電極を形成するまでの間、ウェハの搬送や取り扱いなどにおいて、衝撃等によってウェハが割れるのを防ぐことができる。また、テープの基材が高い剛性を有しているので、ウェハを薄く加工することによるウェハの反りを低減させることができる。さらに、加熱によりテープの粘着剤が低粘度化して変形することにより、テープ貼り付け時のテープテンションが緩和されるので、ウェハ裏面を研削した後のウェハの反り量がより一層、低減される。従って、裏面研削後におこなう処理に用いられる各種装置に何ら変更を加えなくても、厚いウェハと同様に処理することが可能となる。その結果、ウェハ割れによる不良率が低減する。また、処理装置の改造費用も不要である。
【００４６】
また、請求項７の発明にかかる半導体素子の製造方法は、請求項６に記載の発明において、ウェハ裏面に電極を形成した後、前記テープを剥離させてからダイシングをおこなって個々のチップに分割することを特徴とする。
【００４７】
この請求項７の発明によれば、ダイシングをおこなう直前まで、ウェハの搬送や取り扱いなどにおいて、衝撃等によってウェハが割れるのを防ぐことができる。
【００４８】
また、請求項８の発明にかかる半導体素子の製造方法は、請求項１〜７のいずれか一つに記載の発明において、前記加熱工程では、前記テープを、格子状の前記凸条部と素子形成領域の前記凹部との段差を吸収するように加熱変形させることを特徴とする。
【００４９】
この請求項８の発明によれば、数〜十数ｍｍ角程度の凹部とダイシングラインに沿う格子状の凸条部とからなる凹凸による段差を緩和することができる。
【発明の効果】
【００５４】
本発明にかかる半導体素子の製造方法によれば、ポリイミド保護膜の形成によりできた凹凸形状を有するウェハ表面にバックグラインド用のテープを貼り付け、加熱してテープの表面を平坦化することによって、ウェハが割れるのを防ぎながら、バックグラインド等をおこなってデバイス厚の薄いＩＧＢＴ等の半導体素子を製造することができる。従って、バックグラインド等をおこなう際の割れ不良率が極めて低くなるという効果を奏する。また、ウェハ裏面の研削後、蒸着による裏面電極の形成工程までを、反り量の小さいプロセスで進めることができるという効果を奏する。
【発明を実施するための最良の形態】
【００５５】
以下に添付図面を参照して、この発明にかかる半導体素子の製造方法の好適な実施の形態を詳細に説明する。
【００５６】
図２〜図８は、本発明の実施の形態にかかる半導体素子の製造方法を説明するための図である。特に限定しないが、ここでは、ｎドープのエピタキシャルウェハを用いてＦＳ型ＩＧＢＴを作製する場合を例にして説明する。また、ウェハの、表面側素子構造部が形成される側の面をウェハ表面とし、その反対側の面をウェハ裏面とする。なお、図２〜図８においては、表面側素子構造部の詳細な構成の図示を省略する。
【００５７】
まず、ｎ+半導体基板２１の上に、エピタキシャル層２２を成長させたエピタキシャルウェハの表面側、すなわちエピタキシャル層２２の表面に、ＳｉＯ2等のゲート酸化膜とポリシリコン等からなるゲート電極を堆積し、これらを加工する。そして、その表面にＢＰＳＧ等の層間絶縁膜を堆積し、これを加工することによって、絶縁ゲート構造を作製する。
【００５８】
つづいて、Ｐ+ベース層を形成し、その中にｎ+エミッタ層を形成する。そして、アルミ・シリコン膜等からなる表面電極、すなわちエミッタ電極を形成し、４００〜５００℃程度で熱処理をおこなって、アルミ・シリコン膜等を安定した接合性を有する低抵抗配線とする。その上全面に、ポリイミド等の絶縁保護膜を積層する。
【００５９】
さらに、ウェハ表面に、個々のチップ外周に沿う格子状のポリイミド保護膜を形成する。ここまでで、ウェハ表面に表面側素子構造部２３ができあがる（図２）。この表面側素子構造部２３を作製する際の拡散工程において、エピタキシャル層２２にｎ型不純物が拡散し、エピタキシャル層２２が活性層となる。
【００６０】
ここで、ウェハ表面にポリイミド保護膜が形成された様子を図９に模式的に示す。図９において、半導体ウェハ３１内の格子状の太い実線がポリイミド保護膜３２であり、縦横に伸びるポリイミド保護膜３２により囲まれる複数の矩形領域は、個々のチップの素子形成領域３３である。
【００６１】
図１０は、図９の切断線Ａ−Ａにおける模式的な断面構成を示す図であるが、同図に示すように、各素子形成領域３３の大きさは、例えば数〜十数ｍｍ角程度である。また、ポリイミド保護膜３２は、ウェハ表面のアルミ・シリコン膜３４から例えば１０〜２０μｍ程度の高さで突出している。
【００６２】
表面側素子構造部２３の完成後、図３に示すように、表面側素子構造部２３の表面に、バックグラインド時に表面側素子構造部２３を保護するための表面保護テープ２４を貼り付ける。表面保護テープ２４としては、特に限定しないが、例えば三井化学株式会社製の２６５ＨＲＣ−ＢＨ２０または２９５ＨＲＣ−ＣＣＨという型番のテープを用いることができる。
【００６３】
２６５ＨＲＣ−ＢＨ２０は、２４５μｍの厚さの基材と２０μｍの厚さの粘着剤とで構成されている。一方、２９５ＨＲＣ−ＣＣＨは、２４５μｍの厚さの基材と５０μｍの厚さの粘着剤とで構成されている。ここでは、２６５ＨＲＣ−ＢＨ２０を用いた場合を例にして説明するが、２９５ＨＲＣ−ＣＣＨを用いた場合も同様である。
【００６４】
テープ貼り付け装置としては、特に限定しないが、例えば従来同様、日東精機株式会社製のＤＲ８５００−IIという装置を用いることができる。表面保護テープ２４の切断は、低温でおこなうのが望ましく、常温で表面保護テープ２４を切断するのが適している。その理由は、従来のように１５０℃程度の高温で表面保護テープの切断をおこなうと、テープの粘着剤が切断カッターに付着してゴミの発生原因となるからである。
【００６５】
粘着剤ゴミのサイズは５００μｍ程度にもなることがあり、このような大きさの粘着剤ゴミが表面保護テープの表面に付着した場合、ウェハ裏面の研削加工時にウェハが割れることがある。常温で表面保護テープを切断することにより、粘着剤ゴミが分散されるので、大きなゴミの発生には至らない。
【００６６】
図１１は、表面保護テープ２４を貼り付けた状態を示す断面図である。図１１に示すように、表面保護テープ２４を貼り付けただけでは、表面保護テープ２４は、ポリイミド保護膜３２による凹凸に沿って波板状になり、その凹凸を十分に吸収しているとはいえない。例えば、ウェハ表面の凹凸の高さが１２〜１３μｍ程度の場合、表面保護テープ２４の表面には７〜８μｍ程度の高さの凹凸が残ってしまう。なお、図１１において、符号２５および符号２６は、それぞれ表面保護テープ２４の粘着剤層および基材層である。
【００６７】
そこで、ホットプレートやオーブン炉を用いて表面保護テープ２４を加熱する。ホットプレートを用いる場合には、加熱温度は５０〜１２０℃程度の範囲の温度であるのが適当である。その理由は、本発明者らが、ウェハ表面にポリイミド保護膜３２による１２μｍの高さの凹凸が形成されたウェハを、２０〜１３０℃の種々の温度で３分間、加熱した後に、ウェハ厚さが７０μｍとなるようにバックグラインドをおこなった結果、５０〜１２０℃程度の範囲の温度であれば、凹凸の緩和率が約７０％以上であり、バックグラインドの良品率が９０％以上であったからである。その実験結果を、図１３に示す。
【００６８】
ただし、本発明者らの実験によれば、あまり急速に加熱すると、ウェハ表面のポリイミド保護膜３２による凹凸の緩和性能が低下することが判明している。実験の結果、７０℃で１〜５分程度、加熱すれば、十分にポリイミド保護膜３２による凹凸を緩和することができることがわかった。この加熱条件であれば、凹凸の緩和率が約９０％以上であり、バックグラインドの良品率は９８％以上であった（図１３参照）。
【００６９】
加熱によって、加熱前の表面保護テープ２４の粘着剤層２５とウェハ表面の凹凸との間に存在していた気泡は、徐々に消滅する。この気泡の消滅に伴って、表面保護テープ２４の基材層２６の表面の凹凸は、徐々に小さくなり、最終的には、図１に示すように、ウェハ表面の凹凸の高さの１０％程度の高さになる。
【００７０】
ここで、図１２に、図９の切断線Ｂ−Ｂにおける断面構成を拡大して模式的に示すように、ポリイミド保護膜３２の中央部には、約８０μｍ幅のダイシングラインとなる凹部が存在するが、その幅が極めて狭いので、表面保護テープ２４の基材層２６の表面が平坦になることに対しては、ほとんど影響がない。なお、気泡が消滅するメカニズムについては、空気が粘着剤層２５へ取り込まれることが原因であるのか、気圧が低かったことが原因であるのかは、明確になっていない。
【００７１】
表面保護テープ２４として２６５ＨＲＣ−ＢＨ２０を用いた実施例では、図１４に示すように、加熱前の段差緩和率が十数％であったのに対して、７０℃で１〜５分程度の加熱をおこなった後には９０％以上であった。比較として、従来の表面保護テープでは、粘着剤層２５が厚いほど段差緩和率も大きくなるが、粘着剤層２５の厚さを１５０μｍにしても段差緩和率は６０％を超える程度であった。
【００７２】
以上のようにして表面保護テープ２４の表面を平坦化した後、図４に示すように、ウェハを反転させて、バックグラインド装置によりｎ+半導体基板２１の研削加工をおこない、表面側素子構造部２３を含むウェハ全体の厚さが所望の厚さ、例えば７０μｍであり、かつｎ+半導体基板２１が例えば１０μｍの厚さで残るようにする。
【００７３】
その研削加工において、表面保護テープ２４の基材が高い剛性を有していることと、上述した加熱処理により表面保護テープ２４の粘着剤が低粘度化してテープ貼り付け時のテープテンションが緩和されていることにより、ウェハの厚さが１００μｍになるまで研削加工をおこなった場合のウェハの反り量は、２ｍｍ程度まで軽減される。また、ウェハの反り量は、加熱時間の長短によって異なるが、７０℃で５分間、加熱した場合のウェハの反り量は、１ｍｍ以下となる。従って、ウェハの薄板加工における良品率が高くなる。
【００７４】
ｎ+半導体基板２１を研削加工した後、その研削面に対してスピンエッチャーやディップ方式のエッチングをおこない、研削面に生じた破砕層を除去する。ここで、表面保護テープ２４の粘着剤および基材は、ともに高い耐酸性を有している。従って、研削面をエッチングする際に、表面保護テープ２４の基材や粘着剤が大量に溶け出すことはない。
【００７５】
ついで、ウェハの裏面から、例えばｐ型不純物であるボロン等を、ドーズ量が例えば１×１０13〜１×１０15ｃｍ-2で、加速電圧が例えば２０ｋ〜１００ｋｅＶでイオン注入する。イオン注入時の高真空において、表面保護テープ２４の粘着剤層２５および基材層２６からのカーボンなどの不純物の発生は微量であり、全く問題ない。
【００７６】
その後、ウェハ裏面にレーザを照射してアニールをおこない、コレクタ層となるｐ+層２７を形成する（図５）。特に限定しないが、ここでは、レーザとして、ＸｅＣｌパルスレーザ（波長：３０８ｎｍ、半値幅：４９ｎｓ、周波数：１００Ｈｚ）を用いる。そして、例えば一回の照射エリアを約１ｍｍ角とし、５０％〜９０％オーバーラップさせて照射する。
【００７７】
このレーザアニールによって、ウェハ裏面のｐ+層２７のみを活性化させることができるので、表面保護テープ２４に用いられている有機系材料が分解または炭化してしまうのを防ぎながら熱処理をおこなうことができる。なお、ＸｅＣｌに代えて、ＹＡＧ２ω、ＹＡＧ３ω、ＸｅＦやＫｒＦを用いてもよい。
【００７８】
ついで、ウェハ裏面に、例えばアルミニウム、チタン、ニッケルおよび金などの複数の金属を蒸着し、コレクタ電極となる裏面電極２８を形成する（図６）。その際、表面保護テープ２４に用いられている有機系材料の分解または炭化を防ぐため、低温スパッタ法により金属膜の蒸着をおこなうのが適当である。また、スパッタ時の高真空において、表面保護テープ２４の粘着剤層２５および基材層２６からのカーボンなどの不純物の発生は微量であり、全く問題ない。
【００７９】
ついで、ウェハ裏面に一般的なダイシングテープ２９を貼り付ける。そして、ウェハを反転させ、表面側素子構造部２３の表面から表面保護テープ２４を剥離させて、表面保護テープ２４を取り除く（図７）。テープ剥離装置としては、従来同様の装置を用いることができる。なお、表面保護テープ２４の剥離後にダイシングテープ２９を貼り付けるようにしてもよいが、ウェハ単体では割れやすいことに鑑みれば、ダイシングテープ２９を貼り付けた後に表面保護テープ２４を剥離させるのが望ましい。
【００８０】
その後、ウェハを複数のチップ３０に切断する（図８）。図示省略するが、各チップ３０は、裏面電極２８を介して配線基板等の固定部材に半田付けされる。そして、各チップ３０のウェハ表面側の電極には、アルミワイヤ電極が超音波ワイヤボンディング装置により固着される。
【００８１】
図１５は、本発明者らが例えば直径６インチのウェハに対して、ウェハ表面にポリイミド保護膜３２による凹凸を形成し、表面保護テープ２４の貼り付けおよび加熱をおこなってから、ウェハ裏面を研削し、裏面電極２８となる金属を蒸着した後のウェハ（実施例）の割れ率と、ウェハ裏面の研削後のウェハ厚さとの関係を調べた結果を示している。図１５より、実施例では、ウェハの厚さが６０μｍ程度であっても、ウェハの割れ率は、１〜２％程度である。
【００８２】
以上説明したように、実施の形態によれば、ウェハ表面に表面保護テープ２４を貼り付け、加熱することによって、表面保護テープ２４の粘着剤層２５が低粘度化して変形し、表面保護テープ２４の表面がほぼ平坦化されるので、ウェハ表面のポリイミド保護膜３２による凹凸を緩和することができる。従って、ウェハが割れるのを防ぎながら、バックグラインド等をおこなってデバイス厚の薄いＩＧＢＴ等の半導体素子を製造することができ、バックグラインド等をおこなう際の割れ不良率を極めて低くすることができる。
【００８３】
また、表面保護テープ２４が、ダイシングをおこなう直前まで、ウェハに貼り付けられているので、種々の処理をおこなう際に各種処理装置へウェハを搬送し、処理をおこなう際に、衝撃等によってウェハが割れるのを防ぐことができる。さらに、ウェハ裏面の研削後、金属の蒸着による裏面電極の形成工程までを、反り量の小さいプロセスで進めることができるので、裏面研削後に用いられる各種装置に何ら変更を加えなくても、厚いウェハと同様に処理することができる。従って、処理装置の改造費用が不要になる。
【００８４】
以上において、本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、表面保護テープ２４は、高い耐酸性と高い耐熱性を有していれば、上述した２つのテープに限らない。また、表面保護テープ２４を加熱する際に、オーブン炉や近赤外線ランプを用いることができる。さらに、同様の製造プロセスにより、ＦＺウェハを用いたＮＰＴ型のＩＧＢＴやＦＳ型のＩＧＢＴを作製することもできる。また、半導体素子の表面構成は問わないので、半導体素子の表面側素子構造部２３はプレーナ型でもトレンチ型でもよい。
【００８５】
また、本発明は、バックグラインド後のウェハの厚さが７０μｍであるＩＧＢＴに限らず、ウェハ裏面をバックグラインドしてウェハ厚さを２００μｍ以下にする工程を有する例えば電力用の半導体素子の製造方法にも適用できる。さらに、本発明は、高価な設備投
資をせずに薄型のシリコンウェハを容易に作製することにも応用可能である。
【産業上の利用可能性】
【００８６】
以上のように、本発明にかかる半導体素子の製造方法は、デバイス厚の薄い半導体素子を製造するのに有用であり、特に、汎用インバータ、ＡＣサーボ、無停電電源（ＵＰＳ）またはスイッチング電源などの産業分野や、電子レンジ、炊飯器またはストロボなどの民生機器分野に用いられるＩＧＢＴ等の電力用半導体素子の製造に適している。
【図面の簡単な説明】
【００８７】
【図１】ウェハ表面に貼り付けた表面保護テープの加熱後の様子を模式的に示す断面図である。
【図２】本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。
【図３】本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。
【図４】本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。
【図５】本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。
【図６】本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。
【図７】本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。
【図８】本発明の実施の形態にかかる半導体素子の製造方法を説明するための断面図である。
【図９】ウェハ表面にポリイミド保護膜が形成された様子を模式的に示す平面図である。
【図１０】図９の切断線Ａ−Ａにおける構成を模式的に示す断面図である。
【図１１】ウェハ表面に表面保護テープを貼り付けた状態を模式的に示す断面図である。
【図１２】図９の切断線Ｂ−Ｂにおける構成を模式的に示す断面図である。
【図１３】ウェハ表面の段差緩和率と表面保護テープの加熱温度との関係を示す特性図である。
【図１４】ウェハ表面の段差緩和率と表面保護テープの粘着剤層の厚さとの関係を示す特性図である。
【図１５】裏面電極蒸着後のウェハ割れ率と裏面研削後のウェハ厚さとの関係を示す特性図である。
【図１６】ＮＰＴ型ＩＧＢＴの構成を示す断面図である。
【図１７】ＦＳ型ＩＧＢＴの構成を示す断面図である。
【図１８】従来のＦＺウェハを用いたＦＳ型ＩＧＢＴの製造方法を説明するための断面図である。
【図１９】従来のＦＺウェハを用いたＦＳ型ＩＧＢＴの製造方法を説明するための断面図である。
【図２０】従来のＦＺウェハを用いたＦＳ型ＩＧＢＴの製造方法を説明するための断面図である。
【図２１】従来のＦＺウェハを用いたＦＳ型ＩＧＢＴの製造方法を説明するための断面図である。
【図２２】従来のＦＺウェハを用いたＦＳ型ＩＧＢＴの製造方法を説明するための断面図である。
【図２３】従来のエピタキシャルウェハを用いたＦＳ型ＩＧＢＴの製造方法を説明するための断面図である。
【図２４】従来のエピタキシャルウェハを用いたＦＳ型ＩＧＢＴの製造方法を説明するための断面図である。
【図２５】従来のエピタキシャルウェハを用いたＦＳ型ＩＧＢＴの製造方法を説明するための断面図である。
【図２６】従来のエピタキシャルウェハを用いたＦＳ型ＩＧＢＴの製造方法を説明するための断面図である。
【図２７】従来のエピタキシャルウェハを用いたＦＳ型ＩＧＢＴの製造方法を説明するための断面図である。
【図２８】従来の表面保護テープをウェハ表面に貼り付けた状態を模式的に示す断面図である。
【符号の説明】
【００８８】
２４  表面保護テープ
２５  粘着剤層
２６  基材層
２８  裏面電極
３０  チップ
３１  半導体ウェハ
３２  ポリイミド保護膜
３３  素子形成領域
【図１】
0004665429.tif 000002
【図２】
0004665429.tif 000003
【図３】
0004665429.tif 000004
【図４】
0004665429.tif 000005
【図５】
0004665429.tif 000006
【図６】
0004665429.tif 000007
【図７】
0004665429.tif 000008
【図８】
0004665429.tif 000009
【図９】
0004665429.tif 000010
【図１０】
0004665429.tif 000011
【図１１】
0004665429.tif 000012
【図１２】
0004665429.tif 000013
【図１３】
0004665429.tif 000014
【図１４】
0004665429.tif 000015
【図１５】
0004665429.tif 000016
【図１６】
0004665429.tif 000017
【図１７】
0004665429.tif 000018
【図１８】
0004665429.tif 000019
【図１９】
0004665429.tif 000020
【図２０】
0004665429.tif 000021
【図２１】
0004665429.tif 000022
【図２２】
0004665429.tif 000023
【図２３】
0004665429.tif 000024
【図２４】
0004665429.tif 000025
【図２５】
0004665429.tif 000026
【図２６】
0004665429.tif 000027
【図２７】
0004665429.tif 000028
【図２８】
0004665429.tif 000029