(57)【特許請求の範囲】
【請求項１】
荷電粒子線が通過する開口のアレイと、前記開口ごとに個別に荷電粒子線を制御するための配線とを含む配線基板であって、
前記開口ごとに設けられる電極に接続される配線が多層に形成された第１配線部と、
前記第１配線部の各配線に接続された配線であって前記第１配線部の配線の断面積より広い断面積を有する配線が形成された第２配線部と、
を有することを特徴とする配線基板。
【請求項２】
前記第１配線部における配線を絶縁するための誘電体層の厚さよりも前記第２配線部における配線を絶縁するための誘電体層の厚さが厚いことを特徴とする請求項１に記載の配線基板。
【請求項３】
前記第１配線部における配線は略等長である、ことを特徴とする請求項１または２に記載の配線基板。
【請求項４】
前記第２配線部における配線は多層に形成されている、ことを特徴とする請求項１ないし３のいずれか１項に記載の配線基板。
【請求項５】
荷電粒子線が通過する開口のアレイと、前記開口ごとに個別に荷電粒子線を制御するための配線とを含む配線基板の製造方法であって、
前記開口ごとに設けられる電極に接続される配線を多層に含む第１配線部を形成する第１工程と、
前記第１配線部の各配線に接続された配線であって前記第１配線部の配線の断面積より広い断面積を有する配線を含む第２配線部を形成する第２工程とを、有し、
前記第１工程と前記第２工程とが共通の基板に対して少なくとも部分的に並行して行われる、ことを特徴とする製造方法。
【請求項６】
複数の荷電粒子線で対象に描画を行う描画装置であって、
前記複数の荷電粒子線を個別に制御するための請求項１ないし４のいずれか１項に記載の配線基板と、
前記配線基板の開口ごとに設けられた電極と、
前記配線基板を介して前記電極に信号を印加する制御部と、
を有することを特徴とする描画装置。
【請求項７】
請求項６に記載の描画装置を用いて対象に描画を行う工程と、
前記工程で描画を行われた前記対象を現像する工程と、
を含むことを特徴とするデバイス製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、荷電粒子線が通過する開口のアレイと、前記開口ごとに個別に荷電粒子線を制御するための配線とを含む配線基板に関する。
【背景技術】
【０００２】
従来のラスタースキャン型シングル電子ビーム露光装置を図１０に示す。電子ビームを放射する電子源１からの電子ビームは、電子レンズ２によって、電子源１の像を形成する。その電子源像は、電子レンズ４、７で構成される縮小電子光学系を介して、ウエハ８に縮小投影される。ブランカー３は、電子レンズ２によって形成される電子源１の像の位置にある静電型偏向器で、電子ビームを偏向させて縮小電子光学系の瞳上に位置するブランキングアパーチャ５で遮断し、電子ビームをウエハに照射するか、しないかを制御する。静電型偏向器６は、電子ビームをラスタースキャンし、スキャンに同期してブランカー３で電子ビームの照射を制御することでウエハ８上に所望のパターンの描画がなされる。
【０００３】
しかし上記シングル電子ビーム露光装置ではスループットが低い。この問題を解決する装置として、複数の電子ビームを用いて複数の単位となる微小領域に所望のパターンを描画し、これらの微小領域を総合してある大きさのパターン領域を描画することで、スループットを改善したラスタースキャン型マルチ電子ビーム露光装置がある。
【０００４】
従来のブランカーアレイの例を図１１に示す。マルチ電子ビーム露光装置では、ブランカー１００を数μｍ〜数百μｍピッチでアレイ状に並べたブランカーアレイ１０２（ＢＬＡ：Ｂｌａｎｋｅｒ  Ａｒｒａｙ）と呼ばれるもので、開口部９９を通る複数の電子ビーム束を個別に照射制御している。このＢＬＡ１０２を駆動する電気信号を伝達する配線１０３は、高密度に配置されたＢＬＡ電極１０１に配線する為、電極同様高密度な構造になる。特に各ブランカー１００の間の配線領域は狭い為、高密度になる。配線は基板上に半導体技術で多層配線構造１０７を作り込んだ配線基板で実現している。図１２は従来の多層配線の断面構造例である。この構造は、Ｓｉ基板１０８上にＳｉＯ２絶縁体層１１０と多層配線１０９の構造を交互に積層し、数μｍの配線幅、及び配線間隔の高密度な多層配線を形成している。
【特許文献１】特開２００４−２８２０３８号公報
【特許文献１】特開平７−２９７１０７号公報
【特許文献１】特開平１１−１８６１４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、ＢＬＡを駆動する電気信号を伝達する配線１０３は、ＢＬＡ部分の密度に応じた線幅の配線をＢＬＡ周辺に配置したブランカー電極引き出しパッド１０５まで放射状に配線しており、前述の例のように高密度多層配線となっていた。このような構造では配線断面積は小さく、線長が長く、配線間隔は狭くなってしまう為、配線抵抗が大きく、配線容量が大きくなってしまうし、隣接配線へノイズを発生させてしまう。さらに特性インピーダンスを考慮した構造になっていない為、反射が起こり、波形を乱してしまう。このような配線では低速（数百ＫＨｚ）の制御信号は伝送できても、それ以上高速な制御信号を伝送できない。露光に要する時間は電子線の制御速度に寄るところが大きく、電子線の低速制御は装置の処理能力（スループット）を低く律則している。
【０００６】
本発明は、信号の伝送速度の点で有利な配線基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第１の側面は、荷電粒子線が通過する開口のアレイと、前記開口ごとに個別に荷電粒子線を制御するための配線とを含む配線基板に係り、前記配線基板は、前記開口ごとに設けられる電極に接続される配線が多層に形成された第１配線部と、前記第１配線部の各配線に接続された配線であって前記第１配線部の配線の断面積より広い断面積を有する配線が形成された第２配線部と、を有することを特徴とする。
本発明の第２の側面は、荷電粒子線が通過する開口のアレイと、前記開口ごとに個別に荷電粒子線を制御するための配線とを含む配線基板の製造方法に係り、前記製造方法は、前記開口ごとに設けられる電極に接続される配線を多層に含む第１配線部を形成する第１工程と、前記第１配線部の各配線に接続された配線であって前記第１配線部の配線の断面積より広い断面積を有する配線を含む第２配線部を形成する第２工程とを有し、前記第１工程と前記第２工程とが共通の基板に対して少なくとも部分的に並行して行われる、ことを特徴とする。
本発明の第３の側面は、複数の荷電粒子線で対象に描画を行う描画装置に係り、前記描画装置は、前記複数の荷電粒子線を個別に制御するための上記の配線基板と、前記配線基板の開口ごとに設けられた電極と、前記配線基板を介して前記電極に信号を印加する制御部と、を有することを特徴とする。
本発明の第４の側面は、デバイス製造方法に係り、該製造方法は、上記の描画装置を用いて対象に描画を行う工程と、前記工程で描画を行われた前記対象を現像する工程と、を含むことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、信号の伝送速度の点で有利な配線基板を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を適用した荷電粒子線露光装置の好ましい実施形態として、露光対象がウエハである場合の電子線（電子ビーム）露光装置の実施例を以下に示す。なお、電子線に限らずイオンビームを用いた露光装置にも同様に適用できる。
【実施例１】
【００１５】
＜電子ビーム露光装置の構成要素説明＞
図１は本発明に係る電子線（電子ビーム）露光装置の要部概略図である。図１において、電子銃（図示せず）で発生した電子線はクロスオーバ像を形成する（以下、このクロスオーバ像を電子源９と記す）。この電子源９から放射される電子ビームは、ビーム整形光学系１０を介して、電子源９の像１１を形成する。像１１からの電子ビームは、コリメータレンズ１２によって略平行の電子ビームとなる。略平行な電子ビームは複数の開口を有するアパチャ−アレイ１３を照明する。
【００１６】
アパーチャアレイ１３は、複数の開口を有し、電子ビームを複数の電子ビームに分割する。アパーチャアレイ１３で分割された複数の電子ビームは、静電レンズが複数形成された静電レンズアレイ１４により、像１１の中間像を形成する。中間像面には、静電型偏向器であるブランカーが複数形成されたブランカーアレイ１５が配置されている。
【００１７】
中間像面の下流には、２段の対称磁気タブレット・レンズ１６ａ，１６ｂで構成された縮小電子光学系１６があり、複数の中間像がウエハ１７上に投影される。このとき、ブランカーアレイ１５で偏向された電子ビームは、ブランキングアパーチャ２４によって遮断されるため、ウエハ１７には照射されない。一方、ブランカーアレイ１５で偏向されない電子ビームは、ブランキングアパーチャ２４によって遮断されないため、ウエハ１７に照射される。
【００１８】
下段のダブレット・レンズ１６ｂ内には、複数の電子ビームを同時にＸ，Ｙ方向の所望の位置に変位させるための偏向器１８、及び複数の電子ビームのフォーカスを同時に調整するフォーカスコイル２０が配置されている。２１はウエハ１７を搭載し、光軸と直交するＸＹ方向に移動可能なＸＹステージである。このＸＹステージ２１上には、ウエハ１７を固着するための静電チャック２３と、電子ビームの形状を測定するために、電子ビーム入射側にナイフエッジを有する半導体検出器２２が配置されている。
【００１９】
＜システム構成及び描画方法の説明＞
本実施例のシステム構成図を図２に示す。ブランカーアレイ制御回路２５は、ブランカーアレイ１５を構成する複数のブランカーを個別に制御する回路であり、偏向器制御回路２６は、偏向器１８を制御する回路である。電子ビーム形状検出回路２７は、半導体検出器２２からの信号を処理する回路であり、フォーカス制御回路２８は、フォーカスコイル２０の焦点距離を調整することにより縮小電子光学系１６の焦点位置を制御する回路である。ステージ駆動制御回路２９は、ステージの位置を検出する不図示のレーザ干渉計と共同してステージ２１を駆動制御する制御回路であり、主制御系３０は、上記複数の制御回路を制御し、電子ビーム露光装置全体を管理する。
【００２０】
本実施例の描画方法の説明図を図３に示す。主制御系３０は、露光制御データに基づいて、偏向制御回路２６に命じ、偏向器１８によって、複数の電子ビームを偏向させるのと同期して、ブランカーアレイ制御回路２５に命じ、ウエハ１７に露光すべきピクセル３３に応じた指令値に基づいてブランカーアレイ１５のブランカー３９（図５参照）を個別にｏｎ／ｏｆｆさせる。このブランカー３９を制御する速度の上限を律則しているのは配線基板３５（図４参照）が伝送できる制御信号の速度であり、装置の処理能力を律則している。
【００２１】
各電子ビーム３４は、図３に示すように、ウエハ１７上の対応する要素露光領域３１内のピクセル３３をラスタースキャン露光する。各電子ビームの要素露光領域３１は、２次元に隣接するように設定されているので、その結果、同時に露光される複数の要素露光領域３１で構成されるサブフィールド３２aが露光される。
【００２２】
主制御系３０は、サブフィールド３２ａを露光後、次のサブフィールド３２ｂを露光するために、偏向器制御回路２６に命じ、偏向器１８によって、複数の電子ビームを偏向させる。
【００２３】
＜伝送路配線構造の説明＞
図４はブランカーアレイ１５へ印加する制御信号の伝送路配線基板の概略図である。図４に示すように、配線基板３５は、アパーチャーアレイ１３で分割された複数の電子ビームがＺ軸方向で入射し通過するブランカーアレイ１５と、ブランカーアレイ制御回路２５との接続部となるブランカー電極引き出しパッド３６とを有する。ブランカーアレイ１５は配線基板３５の略中央に配置され、ブランカーアレイ１５の周辺にブランカー電極引出しパッド３６を配置することが望ましい。ブランカー電極引き出しパッド３６はプローブカードやポゴピンユニット等を介してブランカーアレイ制御回路２５から電気信号を供給される。
【００２４】
図５は配線基板３５の配線構造の要部概略図である。配線基板３５の略中央部のブランカーアレイ１５には、電子ビームが通過する複数のブランカー開口部３８、及び通過する電子ビームを偏向する複数のブランカー電極３７を有するブランカー３９が等間隔にアレイ状に形成されている。ブランカー３９の各ブランカー電極３７ａ，３７ｂとブランカー電極引出しパッド３６は、高密度に形成されている複数のブランカー３９のブランカー電極３７ａ，３７ｂから多層配線の第１配線部４０と、この第１配線部４０より断面積が広い第２配線部４１とを介して電気的に接続されている。第１配線部４０の電気長は略等長とするのが好ましい。対向するブランカー電極３７ａ，３７ｂは、ペアにして第１配線部４０、及び第２配線部４１へ接続することが好ましい。また対向するブランカー電極３７ａ，３７ｂの一方をＧＮＤ層に電気的に接続することで配線密度を緩和し、第１配線部４０、及び第２配線部４１は断面積を広くしても良い。
【００２５】
図６に第１配線部４０と第２配線部４１の断面構造図を示す。各配線部４０，４１は基板４２上にリソグラフィ技術等を用いて同時に形成できる。
第１配線部４０は、基板４２上に共通ＧＮＤ層４３、配線と配線を絶縁する誘電体層４４、多層配線４５、表層ＧＮＤ層４６、保護層４８を有し、多層配線４５ｂが共通ＧＮＤ層４３、多層配線４５ａが表層ＧＮＤ層４６に隣接した構造をとっている。第２配線部４１は、第１配線部４０と同じ基板４２上に共通ＧＮＤ層４３、配線と配線を絶縁する誘電体層４４、表層配線４７、保護層４８を有し、表層配線４７が共通ＧＮＤ層４３に隣接した構造をとっている。配線が上下ＧＮＤ層で挟まれているような構造の配線をストリップライン、片側のみにＧＮＤ層がある構造の配線をマイクロストリップラインという。このような構造をとることで特性インピーダンスを略均一に制御する。
【００２６】
誘電体層４４ａ，４４ｂ，４４ｃは、所定の厚さを有しており、誘電体層４４ｂは当該所定の厚さより厚いことが好ましい。つまり多層配線４５ａ，４５ｂの間隔は、制御信号の漏話による相互干渉を低減するために、多層配線４５ｂと共通ＧＮＤ層４３の間隔及び多層配線４５ａと表層ＧＮＤ層４６の間隔より広いことが好ましい。同様の理由から多層配線４５及び表層配線４７の同層配線の間隔は配線幅以上空けることが好ましい。多層配線４５及び表層配線４７の断面積は配線密度の許す限りより広いほうが好ましい。表面構造を保護する保護層４８及び誘電体層４４の材料は配線容量を低減させるために、より比誘電率の低い材料（例えばＳＯＧ材など）を使用することが好ましい。
【００２７】
第２配線部４１の表層配線４７は、第１配線部４０の多層配線４５ａ，４５ｂと同一層にも形成して多層配線にしても良いが、配線容量を低減するために、より上位層に形成し、第２配線部４１の誘電体層は第１配線部４０の誘電体層より厚くすることが好ましく、図６に示す様に、最上位層に形成するのが最も良い。また、表層配線４７を複数重ねて多層化しても良いが、配線層の層間誘電体膜はより厚い方が好ましい。
【００２８】
多層配線４５及び表層配線４７の材料は、配線抵抗を低減させるために、より電気抵抗率の低い材料（例えば金、銀、アルミニウム、及び銅など）を使用することが好ましい。
【００２９】
より高密度な配線を形成するために、多層配線４５の層数は、図６に示す２層構造より多層でも良い。
伝送路配線構造は、実施例の１つとして図６に示した第１配線部４０と、第２配線部４１からなる２種類以上に分割し、段階的に配線断面積を広げ、誘電体層を厚くして行く構造でも良い。
【００３０】
図７に他の例の第１配線部４０と第２配線部４１の断面構造図を示す。各配線部４０，４１は基板４２上にリソグラフィ技術等を用いて同時に形成できる。
第１配線部４０は、基板４２上に共通ＧＮＤ層４３、配線と配線を絶縁する誘電体層４４、多層配線４５、遮蔽ＧＮＤ層５０、遮蔽ＧＮＤ配線４９、表層ＧＮＤ層４６、及び保護層４８を有し、多層配線４５ｂが共通ＧＮＤ層４３と遮蔽ＧＮＤ配線４９に、多層配線４５ａが表層ＧＮＤ層４６と遮蔽ＧＮＤ配線４９に挟まれたストリップライン構造をとっている。第２配線部４１は、第１配線部４０と同じ基板４２上に共通ＧＮＤ層４３、配線と配線を絶縁する誘電体層４４、表層配線４７、遮蔽ＧＮＤ配線４９、及び保護層４８を有し、表層配線４７が共通ＧＮＤ層４３に隣接した構造をとっている。制御信号の漏話による相互干渉を低減するために、多層配線４５及び表層配線４７は同層の遮蔽ＧＮＤ配線４９に挟まれたコプレーナ構造をとっている。また、遮蔽ＧＮＤ配線４９をなくした構造でも良いが、制御信号の漏話による相互干渉を低減するために、多層配線４５及び表層配線４７の同層配線の間隔は配線幅以上空けることが好ましい。誘電体層４４ｄ，４４ｅ，４４ｆ，４４ｇは、所定の厚さを有しており、より厚く形成する方が好ましい。より高密度な配線を形成するために、多層配線４５と誘電体層を挟んだ遮蔽ＧＮＤ層５０の組の層数は図７に示す２層構造より多層でも良い。多層配線４５及び表層配線４７の断面積は配線密度の許す限りより広いほうが好ましい。表面構造を保護する保護層４８及び誘電体層４４の材料はより比誘電率の低い材料（例えばＳＯＧ材など）を使用することが好ましい。
【００３１】
第２配線部４１の表層配線４７は、第１配線部４０の多層配線４５ａ，４５ｂと同一層にも形成して多層配線にしても良いが、配線容量を低減するために、より上位層に形成し、第２配線部４１の誘電体層は、第１配線部の誘電体層より厚くすることが好ましく、図７に示す様に最上位層に形成するのが最も良い。また、表層配線４７を複数重ねて多層化しても良いが、配線層の層間誘電体膜はより厚い方が好ましい。
【００３２】
多層配線４５及び表層配線４７の材料は、配線抵抗を低減させるために、より電気抵抗率の低い材料（例えば金、銀、アルミニウム、及び銅など）を使用することが好ましい。
【００３３】
伝送路配線構造は、実施例の１つとして図７に示した第１配線部４０と、第２配線部４１からなる２種類以上に分割し、段階的に配線断面積を広げ、誘電体層を厚くして行く構造でも良い。また、図６、及び図７に示す実施例の組み合わせでも良い。
【００３４】
＜伝送路配線構造の製造方法の説明＞
図８は、本発明の実施例に係る配線基板の形成工程図である。ここで６０は第１配線部形成領域を示し、６１は第２配線部形成領域を示す。
［ステップ１］では、まず、所定の厚みのＳｉ基板６２上に導電膜を形成した後、レジスト膜を塗布し、共通ＧＮＤ６３の形状パターンをレジスト膜に露光パターニングする。次に、それをマスクにして導電膜をエッチングし共通ＧＮＤ６３を形成する。また、Ｓｉ基板６２は基板の一例である。
【００３５】
［ステップ２］では、共通ＧＮＤ６３上に誘電体膜を形成した後、レジスト膜を塗布し、コンタクトホール用の形状（不図示）をレジスト膜に露光パターニングする。次に、それをマスクにして誘電体膜をエッチングしコンタクトホールが開口した誘電体層６４ａを形成する。
【００３６】
［ステップ３］では、誘電体層６４ａ上に導電膜を形成した後、レジスト膜を塗布し、第１配線部６０の多層配線６５ａ用の形状とコンタクトホール用の形状（不図示）をレジスト膜に露光パターニングする。次に、それをマスクにして導電膜をエッチングし多層配線６５ａを形成する。
【００３７】
［ステップ４］では、多層配線６５ａを覆って誘電体層６４ａ上に誘電体膜を形成した後、レジスト膜を塗布し、コンタクトホール用の形状（不図示）をレジスト膜に露光パターニングする。次に、それをマスクにして誘電体膜をエッチングしコンタクトホールが開口した誘電体層６４ｂを形成する。
【００３８】
［ステップ５］では、誘電体層６４ｂ上に導電膜を形成した後、レジスト膜を塗布し、第１配線部６０の遮蔽ＧＮＤ６６用の形状とコンタクトホール用の形状（不図示）をレジスト膜に露光パターニングする。次に、それをマスクにして導電膜をエッチングし遮蔽ＧＮＤ６６を形成する。
【００３９】
［ステップ６］では、遮蔽ＧＮＤ６６を覆って誘電体層６４ｂ上に誘電体膜を形成した後、レジスト膜を塗布し、コンタクトホール用の形状（不図示）をレジスト膜に露光パターニングする。次に、それをマスクにして誘電体膜をエッチングしコンタクトホールが開口した誘電体層６４ｃを形成する。
【００４０】
［ステップ７］では、誘電体層６４ｃ上に導電膜を形成した後、レジスト膜を塗布し、第１配線部６０の多層配線６５ｂ用の形状とコンタクトホール用の形状（不図示）をレジスト膜に露光パターニングする。次に、それをマスクにして導電膜をエッチングし多層配線６５ｂを形成する。
【００４１】
［ステップ８］では、多層配線６５ｂを覆って誘電体層６４ｃ上に誘電体膜を形成した後、レジスト膜を塗布し、コンタクトホール用の形状（不図示）をレジスト膜に露光パターニングする。次に、それをマスクにして誘電体膜をエッチングしコンタクトホールが開口した誘電体層６４ｄを形成する。
【００４２】
［ステップ９］では、誘電体層６４ｄ上に導電膜を形成した後、レジスト膜を塗布し、第１配線部６０の表面ＧＮＤ６７用の形状と第２配線部の表層配線６８の形状とコンタクトホール用の形状（不図示）をレジスト膜に露光パターニングする。次に、それをマスクにして導電膜をエッチングし表面ＧＮＤ６７と表層配線６８を形成する。
【００４３】
［ステップ１０］では、表面ＧＮＤ６７と表層配線６８を覆って誘電体層６４ｄ上に誘電体膜と表面保護膜（例えばＳｉＮ）を形成した後、レジスト膜を塗布し、接続用ＰＡＤ用の形状（不図示）をレジスト膜に露光パターニングする。最後に、それをマスクにして表面保護膜と誘電体膜をエッチングし、接続用ＰＡＤ部分の開口した表面保護層６９を形成する。
【００４４】
遮蔽ＧＮＤの無い実施例（図６）の場合、ステップ５及び６は無くても良い。また、ステップ３〜６を繰り返すことで、第１配線部６０はより多層でも良い。
【００４５】
ステップ１０の表面保護層６９を誘電体膜にし、ステップ９及び１０を繰り返すことで第２配線部６１は多層配線にしても良い。また、第２配線部６１は、第１配線部６０の形成層に形成して多層配線化しても良いが、配線容量を低減するために、より上位層に形成し、第２配線部６１の誘電体層は第１配線部６０の誘電体層より厚くすることが好ましい。
【００４６】
導電膜の主材料は、アルミニウム又はアルミニウムより抵抗率の低い金属を用いることが望ましい。また、より厚く形成することが望ましい。
【００４７】
誘電体膜は、ＣＶＤ  ＳｉＯ２膜より比誘電率の低い材料（例えばＳＯＧなどの低誘電率材）を用いることが望ましい。また、より厚く形成することが望ましい。
【００４８】
これにより、第１配線部６０と第２配線部６１とコンタクトホールは同一工程で形成することができ、第１の配線部６０の誘電体層に比べ第２の配線部６１の誘電体層がより厚い構造を形成できる。
【００４９】
＜制御信号の伝送波形例＞
従来の技術の伝送路配線（図１１及び図１２）と本発明の実施例に係る伝送路配線を用いて、実際に１００ＭＨｚ周期の制御信号の伝送波形を比較した例を図９に示す。本発明の実施例に係る伝送路配線による制御信号の伝送波形５２の入力波形振幅５１と比較して従来の技術の伝送路配線の波形５３は充分な振幅が得られていないが、本実施例の伝送路配線の波形５２は荷電粒子線を制御するのに充分な振幅が得られている。
【００５０】
このように本実施例の伝送路配線を用いることで格段に高速に荷電粒子線を制御することが可能になる。
【実施例２】
【００５１】
次に、本発明の実施例２として、上記実施例１に係る荷電粒子線露光装置を利用した半導体デバイスの製造プロセスを説明する。図１３は半導体デバイスの全体的な製造プロセスのフローを示す図である。ステップ１１（回路設計）では半導体デバイスの回路設計を行う。ステップ１２（ＥＢデータ変換）では設計した回路パターンに基づいて露光装置の露光制御データを作成する。
【００５２】
一方、ステップ１３（ウエハ製造）ではシリコン等の材料を用いてウエハを製造する。ステップ１４（ウエハプロセス）は前工程と呼ばれ、上記露光制御データが入力された露光装置とウエハを用い、リソグラフィ技術を利用してウエハ上に実際の回路を形成する。次のステップ１５（組み立て）は後工程と呼ばれ、ステップ１４によって作製されたウエハを用いて半導体チップ化する工程であり、アッセンブリ工程（ダイシング、ボンディング）、パッケージング工程（チップ封入）等の組み立て工程を含む。ステップ１６（検査）ではステップ１５で作製された半導体デバイスの動作確認テスト、耐久性テスト等の検査を行う。こうした工程を経て半導体デバイスが完成し、ステップ１７でこれを出荷する。
【００５３】
上記ステップ１４のウエハプロセスは以下のステップを有する。ウエハの表面を酸化させる酸化ステップ、ウエハ表面に絶縁膜を成膜するＣＶＤステップ、ウエハ上に電極を蒸着によって形成する電極形成ステップ、ウエハにイオンを打ち込むイオン打ち込みステップ、ウエハに感光剤を塗布するレジスト処理ステップ、上記の露光装置によって回路パターンをレジスト処理ステップ後のウエハに焼付け露光する露光ステップ、露光ステップで露光したウエハを現像する現像ステップ、現像ステップで現像したレジスト像以外の部分を削り取るエッチングステップ、エッチングが済んで不要となったレジストを取り除くレジスト剥離ステップ。これらのステップを繰り返し行うことによって、ウエハ上に多重に回路パターンを形成する。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施例に係る電子線（電子ビーム）露光装置の要部概略を示す図である。
【図２】本発明の実施例に係る電子線露光装置のシステム構成概略を示す図である。
【図３】本発明の実施例に係る描画方法を説明するための図である。
【図４】本発明の実施例に係る配線基板の概略を示す図である。
【図５】本発明の実施例に係る配線基板の要部概略を示す図である。
【図６】本発明の実施例に係る配線の断面構造を示す図である。
【図７】本発明の実施例に係る配線の他の例の断面構造を示す図である。
【図８】本発明の実施例に係る配線基板の形成行程を説明するための図である。
【図９】本発明の実施例と従来の技術の配線の伝送波形を比較した図である。
【図１０】従来のラスタースキャン型電子ビーム露光装置を説明するための図である。
【図１１】従来の配線基板の要部概略を示す図である。
【図１２】従来の配線の断面構造を示す図である。
【図１３】半導体デバイスの全体的な製造プロセスのフローを示す図である。
【符号の説明】
【００５５】
１：電子源、２：ビーム整形電子レンズ、３：ブランカー、４：縮小光学系電子レンズ、５：ブランキングアパーチャー、６：静電型偏向器、７：縮小光学系電子レンズ、１００：ブランカー、１０１：ＢＬＡ電極、１０２：ブランカーアレイ、１０３：配線、１０５：ブランカー電極引き出しパッド、１０７：多層配線構造、１０８：Ｓｉ基板、１０９：多層配線、１１０：絶縁体層、８：ウエハ、９：電子源、１０：ビーム整形光学系、１１：電子源像、１２：コリメータレンズ、１３：アパーチャーアレイ、１４：静電レンズアレイ、１５：ブランカーアレイ、１６ａ：対象磁気タブレット・レンズａ、１６ｂ：対象磁気タブレット・レンズｂ、１７：ウエハ、１８：静電偏向器、２０：フォーカスコイル、２１：ＸＹステージ、２２：半導体検出器、２３：静電チャック、２４：ブランキングアパーチャー、２５：ブランカーアレイ制御回路、２６：偏向器制御回路、２７：電子ビーム形状検出回路、２８：フォーカス制御回路、２９：ステージ駆動回路、３０：主制御系、３２：サブフィールド、３２ａ：サブフィールド１、３２ｂ：サブフィールド２、３２ｃ：サブフィールド３、３２ｄ：サブフィールド４、３３：ピクセル、３４：電子ビーム、３５：配線基板、３６：ブランカー電極引き出しパッド、３７：ブランカー電極、３７ａ：ブランカー電極ａ、３７ｂ：ブランカー電極ｂ、３８：ブランカー開口部、３９：ブランカー、４０：第１配線部、４１：第２配線部、４２：基板、４３：共通ＧＮＤ層、４４：誘電体層、４４ａ：誘電体層ａ、４４ｂ：誘電体層ｂ、４４ｃ：誘電体層ｃ、４４ｄ：誘電体層ｄ、４４ｅ：誘電体層ｅ、４４ｆ：誘電体層ｆ、４４ｇ：誘電体層ｇ、４５：多層配線、４５ａ：多層配線ａ、４５ｂ：多層配線ｂ、４６：表層ＧＮＤ層、４７：表層配線、４８：保護層、４９：遮蔽ＧＮＤ配線、５０：遮蔽ＧＮＤ層、５１：入力波形振幅、５２：本発明の実施例に係る伝送路配線の波形、５３：従来の技術の伝送路配線の波形、６０：第１配線部形成領域、６１：第２配線部形成領域、６２：Ｓｉ基板、６３：共通ＧＮＤ、６４ａ：誘電体層ａ、６４ｂ：誘電体層ｂ、６４ｃ：誘電体層ｃ、６４ｄ：誘電体層ｄ、６５ａ：多層配線ａ、６５ｂ：多層配線ｂ、６６：遮蔽ＧＮＤ、６７：表面ＧＮＤ、６８：表層配線、６９：表面保護層  
【図１】
0004795736.tif 000002
【図２】
0004795736.tif 000003
【図３】
0004795736.tif 000004
【図４】
0004795736.tif 000005
【図５】
0004795736.tif 000006
【図６】
0004795736.tif 000007
【図７】
0004795736.tif 000008
【図８】
0004795736.tif 000009
【図９】
0004795736.tif 000010
【図１０】
0004795736.tif 000011
【図１１】
0004795736.tif 000012
【図１２】
0004795736.tif 000013
【図１３】
0004795736.tif 000014