(57)【特許請求の範囲】
【請求項１】
受信した光Ｍ進信号（Ｍ＝２k：ｋは自然数）をｋ個の電気信号に光電気変換して自身の出力ポートからｋ系統の電気信号として出力するＭ進信号受信手段と、
前記ｋ系統の電気信号をｍビット（ｍは自然数）の並列データに多重分離する多重分離手段と、
前記多重分離されたｍビット並列データの各ビット列における各ビットごとの論理（正論理、反転論理）と、前記各ビット列における各ビットが属する系統と、をそれぞれ識別した識別結果に基づいて、前記各ビット列における奇数ビットおよび偶数ビットのそれぞれに対する論理の反転処理／非反転処理と、該奇数ビットと該偶数ビットの間の入れ替え処理と、を適宜選択することにより、前記ｍビット並列データにて構成される伝送フレームの同期をとる受信位相同期手段と、
前記受信位相同期手段から出力される伝送フレームの受信処理を行うフレーム処理手段と、
を備え、
前記多重分離手段は、１入力のデータ信号をｍビットの並列データに変換する１：ｍ多重分離回路にて構成され、
前記受信位相同期手段は、
前記１：ｍ多重分離回路から出力されたｍビット並列データにて構成される伝送フレームを入力として、該伝送フレームに含まれる所定のフレームパターンを検出するフレームパターン検出回路と、
前記フレームパターン検出回路が検出した所定のフレームパターンがいずれの位相で検出されたか否かを判定する位相判定回路と、
前記フレームパターン検出回路の後段に配置され、前記位相判定回路の判定結果に基づいて、前記ｍビット並列データを構成するビット列に対する論理の反転処理または非反転処理を適宜選択する制御を行うことにより正常な論理とされたビット列により構成される伝送フレームを前記フレーム処理手段が受信処理する伝送フレームとして出力する位相制御回路と、
を備えたことを特徴とする光受信装置。
【請求項２】
受信した光Ｍ進信号（Ｍは２以上の整数）を２個の電気信号に光電気変換して自身の出力ポートから２系統の電気信号として出力するＭ進信号受信手段と、
前記２系統の電気信号をｍビット（ｍは自然数）の並列データに多重分離する多重分離手段と、
前記多重分離されたｍビット並列データの各ビット列における各ビットごとの論理（正論理、反転論理）と、前記各ビット列における各ビットが属する系統と、をそれぞれ識別した識別結果に基づいて、前記各ビット列における奇数ビットおよび偶数ビットのそれぞれに対する論理の反転処理または非反転処理と、該奇数ビットと該偶数ビットの間の入れ替え処理と、を適宜選択することにより、前記ｍビット並列データにて構成される伝送フレームの同期をとる受信位相同期手段と、
前記受信位相同期手段から出力される伝送フレームの受信処理を行うフレーム処理手段と、
を備え、
前記多重分離手段は、２入力のデータ信号をｍビットの並列データに変換する２：ｍ多重分離回路にて構成され、
前記受信位相同期手段は、
前記２：ｍ多重分離回路から出力されたｍビット並列データにて構成される伝送フレームを入力として、該伝送フレームに含まれる所定のフレームパターンを検出するフレームパターン検出回路と、
前記フレームパターン検出回路が検出した所定のフレームパターンがいずれの位相で検出されたか否かを判定する位相判定回路と、
前記フレームパターン検出回路の後段に配置され、前記位相判定回路の判定結果に基づいて前記ｍビット並列データを構成するビット列の奇数ビットおよび偶数ビットのそれぞれに対する論理の反転処理または非反転処理と、該奇数ビットと該偶数ビットの間の入れ替え処理とを適宜選択する制御を行うことにより正常な論理およびビット順序とされたビット列により構成される伝送フレームを前記フレーム処理手段が受信処理する伝送フレームとして出力する位相制御回路と、
を備えたことを特徴とする光受信装置。
【請求項３】
前記フレームパターン検出回路は、前記所定のフレームパターンを構成するビット列における奇数ビットの論理（正論理、反転論理）、偶数ビットの論理（正論理、反転論理）および奇数ビットと偶数ビットとの間の順序に対する８通りのフレームパターンの組合せに対応した８種類のフレームパターン検出回路にて構成されることを特徴とする請求項２に記載の光受信装置。
【請求項４】
前記フレームパターン検出回路は、前記所定のフレームパターンを構成するビット列における論理（正論理、反転論理）に対する２通りのフレームパターンの組合せに対応した２種類のフレームパターン検出回路にて構成されることを特徴とする請求項１に記載の光受信装置。
【請求項５】
前記フレーム同期回路を構成する複数のフレームパターン検出回路のうちの特定のフレームパターン検出回路を有効とするか無効とするかを個別に設定可能としたことを特徴とする請求項３または４に記載の光受信装置。
【請求項６】
受信した光Ｍ進信号（Ｍは２以上の整数）を２個の電気信号に光電気変換して自身の出力ポートから２系統の電気信号として出力するＭ進信号受信手段と、
前記２系統の電気信号をｍビット（ｍは自然数）の並列データに多重分離する多重分離手段と、
前記多重分離されたｍビット並列データの各ビット列における各ビットごとの論理（正論理、反転論理）と、前記各ビット列における各ビットが属する系統と、をそれぞれ識別した識別結果に基づいて、前記各ビット列における奇数ビットおよび偶数ビットのそれぞれに対する論理の反転処理／非反転処理と、該奇数ビットと該偶数ビットの間の入れ替え処理と、を適宜選択することにより、前記ｍビット並列データにて構成される伝送フレームの同期をとる受信位相同期手段と、
前記受信位相同期手段から出力される伝送フレームの受信処理を行うフレーム処理手段と、
を備え、
前記多重分離手段は、２入力のデータ信号をｍビットの並列データに変換する２：ｍ多重分離回路にて構成され、
前記受信位相同期手段は、
前記２：ｍ多重分離回路から出力されたｍビット並列データにて構成される伝送フレームのフレーム同期はずれに応じた同期制御を行う位相同期回路と、
前記位相同期回路から出力される伝送フレームの同期をとるフレーム同期回路と、
を備え、
前記位相同期回路は、
前記フレーム同期回路から出力される状態信号に基づいて前記ｍビット並列データにて構成される伝送フレームのフレーム同期はずれが解除されるときの論理および信号順序を検索する位相検索回路と、
前記位相検索回路の制御指示に従って前記ｍビット並列データを構成するビット列の奇数ビットおよび偶数ビットのそれぞれに対する論理の反転処理または非反転処理と、該奇数ビットと該偶数ビットの間の入れ替え処理とを適宜選択する制御を行うことにより正常な論理およびビット順序とされたビット列により構成される伝送フレームを前記フレーム処理手段が受信処理する伝送フレームとして出力する位相制御回路と、
を備えたことを特徴とする光受信装置。
【請求項７】
受信した光Ｍ進信号（Ｍ＝２k：ｋは自然数）をｋ個の電気信号に光電気変換して自身の出力ポートからｋ系統の電気信号として出力するＭ進信号受信手段と、
前記ｋ系統の電気信号をｍビット（ｍは自然数）の並列データに多重分離する多重分離手段と、
前記多重分離されたｍビット並列データの各ビット列における各ビットごとの論理（正論理、反転論理）と、前記各ビット列における各ビットが属する系統と、をそれぞれ識別した識別結果に基づいて、前記各ビット列における奇数ビットおよび偶数ビットのそれぞれに対する論理の反転処理／非反転処理と、該奇数ビットと該偶数ビットの間の入れ替え処理と、を適宜選択することにより、前記ｍビット並列データにて構成される伝送フレームの同期をとる受信位相同期手段と、
前記受信位相同期手段から出力される伝送フレームの受信処理を行うフレーム処理手段と、
を備え、
前記多重分離手段は、１入力のデータ信号をｍビットの並列データに変換する１：ｍ多重分離回路にて構成され、
前記受信位相同期手段は、
前記１：ｍ多重分離回路から出力されたｍビット並列データにて構成される伝送フレームのフレーム同期はずれに応じた同期制御を行う位相同期回路と、
前記位相同期回路から出力される伝送フレームの同期をとるフレーム同期回路と、
を備え、
前記位相同期回路は、
前記フレーム同期回路から出力される状態信号に基づいて前記ｍビット並列データにて構成される伝送フレームのフレーム同期はずれが解除されるときの論理および信号順序を検索する位相検索回路と、
前記位相検索回路の制御指示に従って前記ｍビット並列データを構成するビット列に対する論理の反転処理または非反転処理を適宜選択する制御を行うことにより正常な論理とされたビット列により構成される伝送フレームを前記フレーム処理手段が受信処理する伝送フレームとして出力する位相制御回路と、
を備えたことを特徴とする光受信装置。
【請求項８】
前記位相制御回路に対して行われる前記位相検索回路からの制御指示は、所定の検索時間の間保持されることを特徴とする請求項６または７に記載の光受信装置。
【請求項９】
前記位相検索回路は、前記フレーム同期はずれ時に該フレーム同期はずれが解除されるまでの間、前記ｍビット並列データを構成するビット列の奇数ビットおよび偶数ビットのそれぞれに対する論理の反転処理／非反転処理および該奇数ビットと該偶数ビットの間の入れ替え処理を所定の検索時間ごとに順次変更して行うことを特徴とする請求項６に記載の光受信装置。
【請求項１０】
前記位相検索回路は、前記フレーム同期はずれ時に該フレーム同期はずれが解除されるまでの間、前記ｍビット並列データを構成するビット列に対する論理の反転処理／非反転処理を所定の検索時間ごとに順次変更して行うことを特徴とする請求項７または８に記載の光受信装置。
【請求項１１】
フレーム同期はずれか否かを検索するための検索時間は、前記ｍビット並列データにて構成される伝送フレームの平均同期確立時間のＮ倍（Ｎは正の整数）よりも大きな値に設定されることを特徴とする請求項６〜１０のいずれか一つに記載の光受信装置。
【請求項１２】
前記フレーム同期回路には、前記光Ｍ進信号の種類に応じた動作モードを設定するモード設定信号が入力され、該モード設定信号に基づいて前記フレームパターン検出回路の有効／無効が制御されることを特徴とする請求項５に記載の光受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多値位相変調信号を受信可能な光受信装置に関するものであり、特に、受信信号に含まれるデータを正確かつ精度よく復号することが可能な光受信装置に関するものである。
【背景技術】
【０００２】
長距離光伝送システムでは１．５μｍ帯の光を直接増幅できるエルビウム添加ファイバ増幅器（Ｅｒｕｂｉｕｍ  Ｄｏｐｅｄ  Ｆｉｂｅｒ  Ａｍｐｌｉｆｉｅｒ：以下「ＥＤＦＡ」と略記）を利用した光中継増幅伝送方式が主流となっている。また、近年では、広帯域に増幅可能なＥＤＦＡの実現により、波長多重伝送方式を用いた大容量の光伝送システムが実現されている。
【０００３】
また、さらなる大容量化が要求される昨今、大容量の光伝送システムを実現する手段の一つとして、増幅帯域の有効利用（例えば波長多重間隔の狭窄化）が考えられるが、通常の２値信号では１ｂｉｔ／ｓ／Ｈｚ程度の周波数利用効率が上限であるため、有効な解決策とはなり得なかった。
【０００４】
その一方で、周波数利用効率を高める手段の一つとして多値変調方式が注目されている。その中でも、特に差動４位相偏移変調（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ：以下「ＤＱＰＳＫ」と略記）方式に対する注目度が高まってきている。
【０００５】
このＤＱＰＳＫ変調方式は、光搬送波の位相を同相成分と直交成分で変調した変調信号を伝送し、受信側にて、例えば２つの１ビット遅延検波器による遅延検波を行うことで、異なる２つの強度信号に変換する方式である。
【０００６】
例えば、差動Ｍ位相偏移変調（Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｍ−ａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ：以下「ＤＭＰＳＫ」と略記）信号（Ｍ＝２n：ｎは自然数（ｎ＝１の場合はＤＢＰＳＫ信号））を送受する光送受信器であって、このＤＭＰＳＫ信号を波長多重化した多重化信号を生成する前に、波長チャンネルの信号をそれぞれ光学的にフィルタリングするための光学的フィルタリング手段を備えることを特徴とした光送受信器が存在する（例えば、特許文献１）。
【０００７】
ここで、この特許文献１に示される光送受信器は、送信側では、光源、集積型マッハツェンダ変調器、符号化器、光カプラなどを具備し、受信側では、光カプラや、２つの１ビット遅延干渉計、２つの差動受光器などを具備するように構成されている。
【０００８】
なお、この特許文献１のように、受信側に、２つの１ビット遅延干渉計や、２つの差動受光器を具備しているのは、光送受信器のビットレートが、光信号処理部のビットレートではなく、電気信号処理部のビットレートによって決定されるということにその一因がある。このため、例えば、同文献の図３にも見られるように、電気信号処理部への入力信号がｘ1(ｔ)，ｙ2(ｔ)の２系統の信号とされ、電気信号処理部のビットレートが光信号処理部の１／２になるような構成とされている。
【０００９】
上記事項に加え、上述した２つの１ビット遅延干渉計には、大容量かつ高速の光伝送システムを実現する観点から、光位相に対する高い精度や安定度が要求される。その理由は、１ビット遅延干渉計では、内的要因（組成変化等）や外的要因（温度、圧力変化等）による位相誤差によって出力信号の品質が大きく劣化するからである。このため、大容量かつ高速の光伝送システムの実現に際しては、１ビット遅延干渉計を含む受信系には、高度な位相安定化制御技術の適用が必須となる。
【００１０】
一方、ＤＰＳＫ信号の伝送に適用可能な安定化制御手法の一つとして、下記非特許文献１にその技術が開示されている。この文献に示された手法を上記の特許文献１に適用するものとすれば、光信号の位相安定化に寄与することが期待される。具体的には、特許文献１の受信系に具備される２つの１ビット遅延干渉計のうち、一方の１ビット遅延干渉計に対して位相安定化制御を施し、他方の１ビット遅延干渉計に対して−π／２の位相シフト制御を施すことで、受信系の光信号処理部における光信号の位相安定化を図ることが期待される。
【００１１】
【特許文献１】特表２００４−５１６７４３号公報
【非特許文献１】Ｂ．Ｍｉｌｉｖｏｊｅｖｉｃ  ｅｔ  ａｌ．，“Ｐｒａｃｔｉｃａｌ  ４０Ｇｂｉｔ／ｓ  ＣＳＲＺ−ＤＰＳＫ  ｔｒａｎｓｍｉｓｓｉｏｎ  ｓｙｓｔｅｍ  ｗｉｔｈ  ｓｉｇｎｅｄ  ｏｎｌｉｎｅ  ｃｈｒｏｍａｔｉｃ  ｄｉｓｐｅｒｓｉｏｎ  ｄｅｔｅｃｔｉｏｎ”，ＥＣＯＣ２００３，ＴＵ３６４
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記特許文献１に示される光送受信器では、光カプラで分岐された光信号が２つの１ビット遅延干渉計に入力され、２つの差動受光器で処理された信号が出力されるときに、これらの２系統の信号のうちのどの系統の信号が、どちらの差動受光器にて処理されたのかが不定であるとともに、さらに、その論理（正論理、反転論理）も不定であり、受信データを正しくかつ精度よく復号することができないといった問題点があった。
【００１３】
なお、上記非特許文献１に示される手法は、光信号処理部における光信号の位相安定化を確保する技術であるため、この種の問題点の解決策とはなり得なかった。
【００１４】
本発明は、上記に鑑みてなされたものであって、高速伝送された光変調信号を正しくかつ精度よく復号することができる光受信装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上述した課題を解決し、目的を達成するため、本発明にかかる光受信装置は、受信した光Ｍ進信号（Ｍ＝２k：ｋは自然数）をｋ個の電気信号に光電気変換して自身の出力ポートからｋ系統の電気信号として出力するＭ進信号受信手段と、前記ｋ系統の電気信号をｍビット（ｍは自然数）の並列データに多重分離する多重分離手段と、前記多重分離されたｍビット並列データを構成する各ビットごとの論理（正論理、反転論理）と、該ｍビット並列データを構成する各ビットが属する系統と、をそれぞれ識別した識別結果に基づいて該ｍビット並列データの位相同期をとる受信位相同期手段と、前記受信位相同期手段から出力されるｍビット並列データにて構成される伝送フレームの受信処理を行うフレーム処理手段と、を備えたことを特徴とする。
【発明の効果】
【００１６】
本発明にかかる光受信装置によれば、光Ｍ進信号（Ｍ＝２k：ｋは自然数）が光電気変換されて出力されたｋ系統の電気信号が、ｍビット（ｍは自然数）の並列データに多重分離されて出力される際に、多重分離されて出力されたｍビット並列データを構成する各ビットごとの論理（正論理、反転論理）とｍビット並列データを構成する各ビットが属する系統とをそれぞれ識別した識別結果に基づいて、ｍビット並列データの位相同期をとるようにしているので、高速伝送された光変調信号を正しくかつ精度よく復号することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明にかかる光受信装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。
【００１８】
実施の形態１．
まず、実施の形態１にかかる光受信装置について説明する。図１は、本発明の実施の形態１にかかる光受信装置の構成を示す図である。同図に示す光受信装置は、伝送路１に接続されるＤＱＰＳＫ受信手段２と、ＤＱＰＳＫ受信手段２の出力を入力信号とする多重分離手段３と、多重分離手段３の出力を入力信号とする受信位相同期手段４と、受信位相同期手段４の出力を入力信号とするフレーム処理手段５と、を備えるように構成されている。
【００１９】
つぎに、図１に示した光受信装置の動作について説明する。同図において、伝送路１から入力された光ＤＱＰＳＫ信号が、ＤＱＰＳＫ受信手段２により、２系統の電気信号（Ｖｋ，Ｕｋ）に光電気変換される。これらの２系統の電気信号は、多重分離手段３によりｍ（ｍは正の整数）ビットの並列信号へ多重分離される。この多重分離されたｍビットの並列信号は、受信位相同期手段４にて、奇数ビットの論理および偶数ビットの論理の反転／非反転処理や、偶数ビット（Ｖｋ，Ｕｋのうちの一方の系統のビット出力）と奇数ビット（Ｖｋ，Ｕｋのうちの他方の系統のビット出力）との入れ替え処理が行われる。フレーム処理手段５では、受信位相同期手段４にて論理の反転／非反転処理および／または出力系統の入れ替え処理が行われたｍビットの並列信号を伝送フレームとする所定の受信処理が行われる。なお、受信位相同期手段４の処理によって、高速伝送されたＤＱＰＳＫ信号が正しくかつ精度よく復号される。
【００２０】
つぎに、図１に示すような光受信装置に入力されるＤＱＰＳＫ信号について図２を参照して説明する。なお、図２は、図１に示した光受信装置とペアで用いられる光送信装置の一構成例を示す図であり、この光送信装置は、光源２８と、光源２８の出力光を入力とする集積型マッハツェンダ変調器２９と、集積型マッハツェンダ変調器２９に差動信号（変調信号）を出力する符号化器３０と、を備えている。
【００２１】
図２において、光源２８から出力されたＣＷ光は集積型マッハツェンダ変調器２９に入力され、集積型マッハツェンダ変調器２９では、符号化器３０から出力される２つの差動信号（Ｉｋ、Ｑｋ）に基づいてＤＱＰＳＫ変調が施され、伝送路に送出される。なお、ＤＱＰＳＫ変調を行うための２つの差動信号（Ｉｋ、Ｑｋ）は符号化器３０において２系統のデータ信号（Ｖｋ、Ｕｋ）に基づいて生成される。また、集積型マッハツェンダ変調器２９では、自身を構成する２つの導波路３４，３６において、例えば、導波路３４を伝送する光信号と、この光信号に対して光位相がπ／２進んだ導波路３６の光信号と、を合波することで、所定の光ＤＱＰＳＫ信号が得られる。なお、符号化器３０では、例えば、以下の論理演算が行われる。
【００２２】
【数１】
0004767676.tif 000002
【００２３】
図３は、図１に示したＤＱＰＳＫ受信手段２の一構成例を示す図である。図３において、ＤＱＰＳＫ受信手段２は、伝送路１に接続される光カプラ６と、光カプラ６の分岐出力が個々に入力される１ビット遅延干渉計７，８と、１ビット遅延干渉計７，８のそれぞれに接続される差動受光器９，１０と、を備えている。
【００２４】
つぎに、図３に示したＤＱＰＳＫ受信手段２の動作について説明する。同図において、伝送路１から入力された光ＤＱＰＳＫ信号は、光カプラ６において等分岐され、２つの１ビット遅延干渉計７、８にそれぞれ入力される。１ビット遅延干渉計７，８では、隣接ビットとの光位相差情報が光強度情報に変換される。この際、１ビット遅延干渉計７に入力された一方の光ＤＱＰＳＫ信号に付与する位相シフト量と、１ビット遅延干渉計８に入力された他方の光ＤＱＰＳＫ信号に付与する位相シフト量とが「π／２」の位相差となるような処理が施される。なお、同図の例では、２つの１ビット遅延干渉計７，８に入力された光ＤＱＰＳＫ信号の光位相に対して、それぞれ「π／４」および「−π／４」の位相シフトが施されている。１ビット遅延干渉計７，８の各出力は、それぞれの後段に配した２つの差動受光器９，１０でそれぞれ光電気変換され、２系統のデータ信号（Ｖｋ、Ｕｋ）として後段の処理部に出力される。
【００２５】
ところで、図３では、便宜上、差動受光器９の出力をＶｋとし、差動受光器１０の出力をＵｋとしているが、実際のところ、これらの出力が、送信側で規定された２系統のデータ信号（Ｖｋ、Ｕｋ）に確実に一致するという保証はない。なお、このような状況が生起するということは、すでに述べてきたとおりである。
【００２６】
この状況を図３を参照して具体的に説明すると、まず、２系統のデータ信号（Ｖｋ，Ｕｋ）が１ビット遅延干渉計７，８のどちらで復号されるのかが不定となる（以下、この性質を「出力ポートの不確実性」と呼称する）。さらに、２系統のデータ信号（Ｖｋ，Ｕｋ）の各論理が、正論理で出力されるのか、反転論理で出力されるのかが不定となる（同様に、この性質を「論理の不確実性」と呼称する）。なお、ＤＱＰＳＫ受信手段２から出力されるデータは、これらの「出力ポートの不確実性」および「論理の不確実性」を持ったまま出力されるとともに、後段の多重分離手段３では、これらの特性を保持したままでの処理が行われる。また、これらの特性は、後述する受信位相同期手段４の処理によって解消される。
【００２７】
つぎに、図１に示した多重分離手段３で行われる処理について、具体的なフォーマット例を用いて説明する。図４は、ＩＴＵ−Ｔ（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｕｎｉｏｎ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ  ｓｔａｎｄａｒｄｉｚａｔｉｏｎ  ｓｅｃｔｏｒ）Ｇ．７０９勧告に示されたＯＴＮ（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｕｎｉｔ）における４０Ｇｂｉｔ／ｓの伝送フレームを示す構成図であり、実際のユーザデータを運ぶペイロードと、保守運用のための情報を運ぶオーバヘッド（ＯＨ：Ｏｖｅｒ  Ｈｅａｄ）と、伝送品質を向上させるための誤り訂正符号の冗長領域（ＦＥＣ：Ｆｏｒｗａｒｄ  Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ）とから構成されている。同図に示すように、ＯＨにはフレーム同期を取るための固定パターンが格納されているＦＡ（Ｆｒａｍｅ  Ａｌｉｇｎｍｅｎｔ）ＯＨ領域と、その他の保守運用情報を格納するＯＴＵ３（Ｏｐｔｉｃａｌ  Ｔｒａｎｓｐｏｒｔ  Ｕｎｉｔ  −３）ＯＨ領域、ＯＤＵ３（Ｏｐｔｉｃａｌ  Ｄａｔａ  Ｕｎｉｔ  −３）ＯＨ領域およびＯＰＵ３（Ｏｐｔｉｃａｌ  Ｐａｙｌｏａｄ  Ｕｎｉｔ  −３）ＯＨ領域とがある。
【００２８】
図５は、ＦＡＯＨの詳細フォーマットを示す図であり、３バイトのビット列“１１１１０１１０”と、３バイトのビット列“００１０１００１”と、ＭＦＡＳ（ＭｕｌｔｉＦｒａｍｅ  Ａｌｉｇｎｍｅｎｔ  Ｓｉｇｎａｌ）と呼ばれる１バイトのマルチフレーム識別バイトから構成されている。なお、受信側では、これらの“１１１１０１１０”および“００１０１０００”から構成される固定パターンを検定することでフレーム同期が確立される。
【００２９】
なお、図３に示した伝送フレームはＤＱＰＳＫ受信手段２で受信された後に多重分離手段３に出力される。多重分離手段３では、多重分離を行ったｍビットのデータ列が出力される。
【００３０】
また、上述したように、ＤＱＰＳＫ受信手段２から出力される２系統のデータ信号（Ｖｋ，Ｕｋ）の双方は、「出力ポートの不確実性」および「論理の不確実性」を持ったまま出力されるので、多重分離手段３から出力される信号も、これらの特性を有した信号となる。すなわち、多重分離手段３から出力されるｍビットの並列データの奇数ビットと偶数ビットのいずれがＶｋもしくはＵｋであるかは不定であり、また、奇数ビットと偶数ビットの論理も不定である。
【００３１】
図６は、図１に示した光受信装置の詳細な構成を示す図であり、特に、図１における受信位相同期手段４を具現したフレーム同期回路１２の詳細な構成を示す図である。図６において、フレーム同期回路１２は、図１の多重分離手段３を具現する２：ｍ多重分離回路１１の出力を入力信号とする位相制御回路１２０９と、位相制御回路１２０９に位相判定結果を出力する位相判定回路１２１０と、２：ｍ多重分離回路１１の出力における「出力ポートの不確実性」および「論理の不確実性」によって決定される８種類のフレームパターンに対応して設けられたフレームパターン検出回路１２０１〜１２０８と、フレーム同期を保護する同期保護回路１２１１と、フレーム数をカウントするとともに、所定のタイミング信号を生成するフレーム計数回路１２１２と、を備えている。
【００３２】
つぎに、図６に示すフレーム同期回路１２の動作について説明する。同図において、ＤＱＰＳＫ受信手段２から出力される２系統のデータ信号（不確実性を有しているため、それぞれ「Ｖｋ／Ｕｋ」および「Ｕｋ／Ｖｋ」と表記）は、２：ｍ多重分離回路１１にてｍビットの並列データに変換され、フレーム同期回路１２に入力される。フレーム同期回路１２は、８種類のフレームパターン検出回路１２０１〜１２０８および位相制御回路１２０９に入力される。これらのフレームパターン検出回路１２０１〜１２０８では、それぞれに対応した位相のフレームパターンを検出し、その検出結果を位相判定回路１２１０へ出力する。例えば図６のＤＱＰＳＫ信号手段２の上端出力および下端出力がそれぞれＶｋ，Ｕｋであり、かつ、それらの出力双方の論理が正論理の場合には、フレームパターン検出回路１２０１における検出結果が位相判定回路１２１０に出力される。
【００３３】
位相判定回路１２１０では、フレームパターン検出回路１２０１〜１２０８からのフレームパターン検出結果に基づいて、いずれの位相でフレームパターンが検出されたかを判定し、対応した位相制御を行うよう位相制御回路１２０９へ指示するとともに、フレーム同期保護回路１２１１にフレームパターン検出の判定結果を出力する。フレーム同期保護回路１２１１では、フレーム計数回路１２１２からのタイミング信号に従って、フレーム計数回路１２１２および位相判定回路１２１０に対して前方保護状態／後方保護状態／ハンチング状態に対応した制御を行う。
【００３４】
また、図６に示したフレーム同期回路１２の動作を図７に示すＦＡＯＨパターンの状態に基づいて説明する。なお、図７は、「出力ポートの不確実性」および「論理の不確実性」に応じて変化するＦＡＯＨパターンのビットの状態を示す図である。
【００３５】
まず、光入力の遮断状態では、フレーム同期が外れ、フレーム同期回路１２はハンチング状態となり、フレームパターンを逐次照合している。光入力が復旧すると、ＤＱＰＳＫ受信手段２からの２系統のデータ信号（Ｖｋ，Ｕｋ）は「出力ポートの不確実性」および「論理の不確実性」を有しているため、フレーム同期回路１２に入力されるｍビットの並列データの奇数ビットまたは偶数ビットのいずれがＶｋもしくはＵｋなのか不定であり、また、奇数ビットと偶数ビットの論理も不定の状態となる。
【００３６】
一方、フレーム同期回路１２では、例えば、奇数ビットがＶｋで正論理、かつ、偶数ビットがＵｋで正論理の場合に現れる図７（１）のＦＡＯＨパターンをフレームパターン検出回路１２０１が検出し、奇数ビットがＶｋで正論理、かつ、偶数ビットがＵｋで反転論理の場合に現れる図７（２）のＦＡＯＨパターンをフレームパターン検出回路１２０２が検出し、奇数ビットがＶｋで反転論理、かつ、偶数ビットがＵｋで正論理の場合に現れる図７（３）のＦＡＯＨパターンをフレームパターン検出回路１２０３が検出し、以下同様に、奇数ビットがＵｋで反転論理、かつ、偶数ビットがＶｋで反転論理の場合に現れる図７（８）のＦＡＯＨパターンをフレームパターン検出回路１２０８で検出する。なお、ここでは、送信側で伝送フレームの奇数ビットがＶｋで正論理、かつ、偶数ビットがＵｋで正論理であるとして多重化されたＤＱＰＳＫ信号が伝送路に送出されている場合を一例として説明している。
【００３７】
このように、位相判定回路１２１０は、８種類のフレームパターンを有するフレームパター検出回路１２０１〜１２０８のいずれでフレームパターンが検出されたかを判定し、例えば、フレームパターン検出回路１２０１から検出された場合には、位相制御回路１２０９では反転制御や奇数ビットと偶数ビット入れ替え制御を行わないように指示し、また、フレームパターン検出回路１２０８から検出された場合には、位相制御回路１２０９では奇数ビットと偶数ビットの反転制御および奇数ビットと偶数ビット入れ替え制御を行うように指示することで、図４に示した伝送フレームが正常なビット順序および論理となってフレーム同期回路から出力される。
【００３８】
なお、フレームパターン検出回路１２０１〜１２０８のいずれか１つから数回連続でフレームパターンが検出された場合、同期保護回路１２１１は、前方保護状態に移行するために、位相制御回路１２０９の制御状態を後方保護状態終了時の状態で保持するよう位相判定回路１２１０へ指示する。また、前方保護状態では、後方保護状態終了時にフレームパターンが検出されたフレームパターン検出回路１２０１〜１２０８のいずれか１つの出力のみを監視して、複数フレーム連続してフレームパターンが検出されなかった場合、フレーム同期はずれと判定してハンチング状態に移行し、上記と同様な動作を再度行う。
【００３９】
以上説明したように、この実施の形態にかかるフレーム同期回路では、２系統の出力であるＶｋおよびＵｋの順序や論理に対応したフレームパターン検出回路を複数設けて、フレーム同期をとるように構成したので、例えばＩＴＵ−Ｔ  Ｇ．７０９において示されるようなＯＴＮフレームの伝送系にもＤＱＰＳＫ光伝送方式を適用することが可能となる。
【００４０】
なお、この実施形態では、ＯＴＮフレームを一例として説明したがＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ）フレームに対しても同様な効果が得られる。また、これらのフレームにかかわらず、固定パターンを検出してフレーム同期をとることを前提とした伝送フレームであれば、同様な効果が得られるということはいうまでもない。
【００４１】
また、この実施の形態では、送信装置側から送信された２系統のデータ信号（Ｖｋ，Ｕｋ）に基づいて変調されたＤＱＰＳＫ信号を受信する場合の構成例について示したが、２系統のデータ信号に限定されるものではない。例えば、送信装置側から、３系統のデータ信号（Ｖｋ，Ｕｋ，Ｗｋ）に基づいて変調されたＤＱＰＳＫ信号を受信することも可能である。この場合には、図６に示した光受信装置の構成において、ＤＱＰＳＫ受信手段の３つのポートから不確実性を有した３系統のデータ信号（Ｖｋ，Ｕｋ，Ｗｋ）が出力されるので、２：ｍ多重分離回路１１に代えて３：ｍ多重分離回路を設けるようにすればよい。また、１系統のみのデータ信号（Ｖｋ）を用いる場合であれば、１：ｍ多重分離回路を具備していればよい。
【００４２】
また、３系統のデータ信号を用いる場合、電気信号処理部のビットレートを光信号処理部の１／３にすることができる。同様に、Ｍ＝２k（ｋは自然数）を満たす任意のＭ進信号を光信号処理部で用いる場合に、電気信号処理部でｋ系統のデータ信号を並列処理するようにすれば、電気信号処理部のビットレートを光信号処理部の１／ｋにすることができる。なお、Ｍ＝２k（ｋは自然数）を満たす任意のＭ進信号を用いる場合、電気信号処理部で並列処理するデータ信号の系統数をずしもｋに設定する必要はなく、ｋ以下の任意の自然数を用いることができる。
【００４３】
なお、３系統のデータ信号を用いる場合、図６に示したフレーム同期回路１２では、３：ｍ多重分離回路から出力されるビット列の順序に対応する数種類のフレームパターン検出回路を設けるようにすればよい。
例えば、３：ｍ多重分離回路から、Ｖｋ，Ｕｋ，Ｗｋの順序で出力される場合には、この場合に対応する、つぎの８つのフレームパターン検出回路を設けるようにすればよい。
（１）Ｖｋ正論理／Ｕｋ正論理／Ｗｋ正論理フレームパターン検出回路
（２）Ｖｋ正論理／Ｕｋ正論理／Ｗｋ反転論理フレームパターン検出回路
（３）Ｖｋ正論理／Ｕｋ反転論理／Ｗｋ正論理フレームパターン検出回路
（４）Ｖｋ正論理／Ｕｋ反転論理／Ｗｋ反転論理フレームパターン検出回路
（５）Ｖｋ反転論理／Ｕｋ正論理／Ｗｋ正論理フレームパターン検出回路
（６）Ｖｋ反転論理／Ｕｋ正論理／Ｗｋ反転論理フレームパターン検出回路
（７）Ｖｋ反転論理／Ｕｋ反転論理／Ｗｋ正論理フレームパターン検出回路
（８）Ｖｋ反転論理／Ｕｋ反転論理／Ｗｋ反転論理フレームパターン検出回路
以下、同様に、（Ｖｋ，Ｗｋ，Ｕｋ）、（Ｕｋ，Ｖｋ，Ｗｋ）、（Ｕｋ，Ｗｋ，Ｖｋ）、（Ｗｋ，Ｕｋ，Ｖｋ）、（Ｗｋ，Ｖｋ，Ｕｋ）の５つの順序パターンにおいて、それぞれの順序に対応する８つのフレームパターン検出回路を各順序パターンごとに設けるようにすればよい。
【００４４】
また、この実施の形態の全般を通じて、ＤＭＰＳＫ信号を処理する場合の一構成を例示して説明してきたが、例えば、図６に示したように、フレームパターン検出回路１２０１〜１２０８からのフレームパターン検出結果に基づいて、いずれの位相でフレームパターンが検出されたかを判定し、対応した位相制御を行うような本手法の適用対象が、ＤＭＰＳＫ信号に限定されるものではなく、２以上の変調が施された２値および多値変調信号に対しても適用することが可能であり、例えば、Ｍ進変調信号（Ｍ＝２k：ｋは自然数）のｋ系統の電気信号に対して適用することが可能である。
【００４５】
実施の形態２．
図８は、本発明の実施の形態２にかかる光受信装置の構成を示す図であり、ＯＴＮフレームを処理する構成を図５に対応してより具体化して示したものである。図８に示す光受信装置は、光受信信号を受信するＤＱＰＳＫ受信手段２と、ＤＱＰＳＫ受信手段２の２系統の出力信号（Ｖｋ，Ｕｋ）を入力信号とするデシリアライザ１３と、デシリアライザ１３の出力信号を入力信号とするＯＴＮフレーマ１６と、を備えている。また、その細部構成として、デシリアライザ１３は、ＤＱＰＳＫ受信手段２の２系統の出力信号（Ｖｋ，Ｕｋ）が入力される２：１６ビット多重分離回路１４と、２：１６ビット多重分離回路１４の出力を入力信号とするＳＦＩ−５（ＳＥＲＤＥＳ（ＳＥＲｉａｌｉｚｅｒ  ＤＥＳｅｒｉａｌｉｚｅｒ）Ｆｒａｍｅｒ  Ｉｎｔｅｒｆａｃｅ  ｌｅｖｅｌ−５）送信回路１５とを備え、ＯＴＮフレーマ１６は、ＳＦＩ−５送信回路１５の出力信号が入力されるＳＦＩ−５受信回路１７と、ＳＦＩ−５受信回路１７の出力を入力信号とするフレーム同期回路１２と、フレーム同期回路１２の出力を入力信号とするＯＴＮＯＨ処理回路１８と、ＯＴＮＯＨ処理回路１８の出力を入力信号とするＳＦＩ−５送信回路１５と、をそれぞれ備えている。
【００４６】
つぎに、図８に示した光受信装置の動作について説明する。同図において、デシリアライザ１３は、ＤＱＰＳＫ受信手段２からの２系統のデータ信号を１６ビットに並列展開した後、ＯＩＦ（Ｏｐｔｉｃａｌ  Ｉｎｔｅｒｎｅｔ  Ｆｏｒｕｍ）において標準化されているＳＦＩ−５としてデスキューチャネルが１ビット追加された１７並列データをＯＴＮフレーマ１６へ出力する。ＯＴＮフレーマ１６は、ＳＦＩ−５受信回路において、デシリアライザ１３とＯＴＮフレーマ１６との間の１７本のデータの遅延差を吸収し、デスキューチャネルを除いた１６ビットの並列データをフレーム同期回路１２へ出力する。フレーム同期回路１２は上記実施の形態１で示した動作を行い、ＶｋおよびＵｋを正常な論理と順序とする。その後、ＯＴＮフレーマ１６は、ＯＴＮのＯＨ処理等を行い、再びＳＦＩ−５送信回路１５においてデスキューチャネルを追加して１７本のデータを出力する。
【００４７】
以上説明したように、この実施の形態の光受信装置では、ＯＴＮフレーマに上記実施の形態１で示したフレーム同期回路を具備するように構成したので、ＩＴＵ−Ｔ  Ｇ．７０９勧告に示されたＯＴＮフレームに搭載されたＤＱＰＳＫ信号を正しくかつ精度よく復号することができる。
【００４８】
実施の形態３．
図９は、本発明の実施の形態３にかかる光受信装置の構成を示す図である。同図の光受信装置では、図８に示したデシリアライザ１３の構成に代えて、上記実施の形態１で示したフレーム同期回路１２を具備するデシリアライザ１９を備えるように構成される。また、この構成により、ＯＴＮフレーマ２０には、一般的な２値伝送に使用される、通常のフレーム同期機能を有するフレーム同期回路２１が具備されている。なお、その他の構成については、図８に示した実施の形態２の構成と同一または同等であり、これらの共通の構成部には、同一の符号を付してその説明を省略する。
【００４９】
この実施の形態のように、実施の形態１で示したフレーム同期回路は、ＯＴＮフレーマだけでなく、デシリアライザに設けてもよく、ＤＱＰＳＫ信号を正しくかつ精度よく復号することができる光受信装置を得ることができるとともに、光受信装置を構成する際の、設計の柔軟性を確保することができる。
【００５０】
実施の形態４．
図１０は、本発明の実施の形態４にかかる光受信装置の構成を示す図である。同図に示す光受信装置は、実施の形態１にかかる図６の構成において、まず、フレーム同期回路としては、通常のフレーム同期機能を有するフレーム同期回路２１を具備する一方で、このフレーム同期回路２１と２：ｍ多重分離回路１１との間に位相同期回路２２を具備するように構成されている。また、位相同期回路２２は、フレーム同期回路２１の出力を入力信号とする位相検索回路２３と、位相検索回路２３の出力を入力信号とする位相制御回路２４と、を備えている。なお、その他の構成については、図６に示す構成と同一あるいは同等であり、これらの共通の構成部には、同一符号を付してその説明を省略する。
【００５１】
つぎに、図１０に示した光受信装置の動作について、図１０および図１１を参照して説明する。なお、図１１は、図１０に示した位相同期回路２２におけるフレーム同期確立の処理手順を示すフローチャートである。
【００５２】
図１０において、位相検索回路２３は、フレーム同期回路２１の状態信号に基づいてフレーム同期はずれを検出する。フレーム同期はずれを検出した位相検索回路２３は、位相制御回路２４への入力において、「Ｖｋが奇数ビットで正論理」および「Ｕｋが偶数ビットで正論理」の各状態に対応する制御を位相制御回路２４に対して行い（図１１のステップ１０１）、所定の検索時間の間この状態を保持する。このとき、所定の検索時間内に、フレーム同期回路２１に生じていたフレーム同期はずれが解除された場合には、フレーム同期が確立されたものとして（図１１のステップ１０２，Ｙｅｓ）、この制御を完了する。一方、所定の検索時間内にフレーム同期回路２１に生じていたフレーム同期はずれが解除されない場合には、フレーム同期が確立されていないものとして（図１１のステップ１０２，Ｎｏ）、つぎの状態、すなわち、位相制御回路２４の入力において、「Ｖｋが奇数ビットで正論理」および「Ｕｋが偶数ビットで反転論理」の各状態に対応する制御を位相制御回路２４に対して行う（図１１のステップ１０３）。以下、順次、図１１のステップ１０４〜Ｓ１１６のフローに基づいた制御を行って、フレーム同期はずれが解除される状態を検索する。なお、各状態において、フレーム同期はずれか否かを検索するための検索時間は、例えば、伝送フレームの平均同期確立時間のＮ倍（Ｎは正の整数）よりも大きな値に設定すればよい。
【００５３】
以上説明したように、この実施の形態の光受信装置における位相同期回路では、フレーム同期回路の同期はずれが生じた際に、例えばデータ信号のＶｋとＵｋの順序や論理を検索して制御するように構成したので、ＩＴＵ−Ｔ  Ｇ．７０９において示されるようなＯＴＮフレームの伝送系にもＤＱＰＳＫ光伝送方式を適用することが可能となる。
【００５４】
また、この実施の形態においても、上述のＯＴＮフレームにかかわらず、固定パターンを検出してフレーム同期をとることを前提とした伝送フレームであれば、上記の場合と同様な効果が得られるということはいうまでもない。
【００５５】
また、この実施の形態では、送信装置側から送信された２系統のデータ信号（Ｖｋ，Ｕｋ）に基づいて変調されたＤＱＰＳＫ信号を受信する場合の構成例について示したが、任意の３系統以上のデータ信号に適用することができる。
【００５６】
また、この実施の形態にかかる位相制御手法の適用対象は、ＤＱＰＳＫ信号を初めとするＤＭＰＳＫ信号に限定されるものではなく、２以上の変調が施された２値および多値位相変調信号に対しても適用することが可能であり、例えば、Ｍ進変調信号（Ｍ＝２k：ｋは自然数）のｋ系統の電気信号に対して適用することが可能である。
【００５７】
実施の形態５．
図１２は、本発明の実施の形態５にかかる光受信装置の構成を示す図である。同図の光受信装置では、図８に示したＯＴＮフレーマ１６において、ＳＦＩ−５受信回路１７の出力側に、実施の形態４にかかる図１０に示した位相同期回路２２を備えるように構成される。この構成により、ＯＴＮフレーマ２０には、一般的な２値伝送に使用される、通常のフレーム同期機能を有する簡易なフレーム同期回路２１を具備させることができる。なお、その他の構成については、図８に示した実施の形態２の構成と同一または同等であり、これらの共通の構成部には、同一の符号を付してその説明を省略する。
【００５８】
このように構成した光受信装置であっても、上記実施の形態１〜４と同様に、ＤＱＰＳＫ信号を初めとするＤＭＰＳＫ信号を受信して正しくかつ精度よく復号することができる。また、本実施の形態は、２以上の位相変調が施された多値位相変調信号に対しても適用することができ、実施の形態１〜４の場合と同等の効果を得ることができる。
【００５９】
実施の形態６．
図１３は、本発明の実施の形態６にかかる光受信装置の構成を示す図である。同図の光受信装置では、図９に示したデシリアライザ１３の構成に代えて、実施の形態４にかかる図１０に示した位相同期回路２２を具備するデシリアライザ２６を備えるように構成される。すなわち、図９に示した実施の形態３にかかるデシリアライザ１３に具備されていたフレーム同期回路１２の機能を実施の形態４にかかる位相同期回路２２の機能で置換している。なお、その他の構成については、図９に示した実施の形態３の構成と同一または同等であり、これらの共通の構成部には、同一の符号を付してその説明を省略する。
【００６０】
このように構成した光受信装置であっても、上記実施の形態１〜５と同様に、ＤＱＰＳＫ信号を初めとするＤＭＰＳＫ信号を受信して正しくかつ精度よく復号することができる。また、本実施の形態は、２以上の位相変調が施された多値位相変調信号に対しても適用することができ、実施の形態１〜５の場合と同等の効果を得ることができる。
【００６１】
実施の形態７．
図１４は、本発明の実施の形態７にかかる光受信装置のフレーム同期回路の構成を示す図である。同図のフレーム同期回路２７では、図６に示したフレーム同期回路１２の構成において、モード設定信号をフレーム同期回路２７に入力するような構成とされている。なお、その他の構成については、図６に示したフレーム同期回路２７の構成と同一であり、それらの共通の構成部には、同一の符号を付してその説明を省略する。
【００６２】
図１４に示す構成によれば、例えば、奇数ビットがＶｋで正論理、かつ、偶数ビットがＵｋで正論理の場合に対応したフレームパターン検出回路１２０１のみを有効とすることで通常の２値変調を用いた光伝送システムに適用することができる。
【００６３】
同様に、奇数ビットがＶｋで正論理、かつ、偶数ビットがＵｋで正論理の場合に対応するフレームパターン検出回路１２０１と、奇数ビットがＶｋで反転論理、かつ、偶数ビットがＵｋで反転論理の場合に対応するフレームパターン検出回路１２０４の、双方を有効とすることで、ＤＰＳＫを用いた光伝送システムに対応することができ、全てのフレームパターン検出回路１２０１〜１２０８を有効とすることでＤＱＰＳＫ信号を受信する光伝送システムに対応できる。
【００６４】
また、電気信号処理部のビットレートをより低下させるために、例えば、上述したような３系統のデータ信号（Ｖｋ，Ｕｋ，Ｗｋ）を用いる場合には、上記実施の形態１に示した４８種類のフレームパターン検出回路を使用して、それらの全てを有効とすればよい。
【００６５】
以上説明したように、この実施の形態にかかる光受信装置のフレーム同期回路では、モード設定信号により有効とするフレームパターン検出回路を選択するよう構成したので、様々な変調方式を用いた光伝送システムに対応できる光受信装置を得ることができる。
【産業上の利用可能性】
【００６６】
以上のように、本発明にかかる光受信装置は、多値位相変調信号を正しくかつ精度よく受信可能な光受信装置として有用である。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施の形態１にかかる光受信装置の構成を示す図である。
【図２】図１に示した光受信装置とペアで用いられる光送信装置の一構成例を示す図である。
【図３】図１に示したＤＱＰＳＫ受信手段２の一構成例を示す図である。
【図４】ＩＴＵ−Ｔ  Ｇ．７０９勧告に示されたＯＴＮにおける４０Ｇｂｉｔ／ｓの伝送フレームを示す構成図である。
【図５】ＦＡＯＨの詳細フォーマットを示す図である。
【図６】図１に示した光受信装置の詳細な構成を示す図である。
【図７】「出力ポートの不確実性」および「論理の不確実性」に応じて変化するＦＡＯＨのビットの状態を示す図である。
【図８】本発明の実施の形態２にかかる光受信装置の構成を示す図である。
【図９】本発明の実施の形態３にかかる光受信装置の構成を示す図である。
【図１０】本発明の実施の形態４にかかる光受信装置の構成を示す図である。
【図１１】図１０に示した位相同期回路におけるフレーム同期確立の処理手順を示すフローチャートである。
【図１２】本発明の実施の形態５にかかる光受信装置の構成を示す図である。
【図１３】本発明の実施の形態６にかかる光受信装置の構成を示す図である。
【図１４】本発明の実施の形態７にかかる光受信装置のフレーム同期回路の構成を示す図である。
【符号の説明】
【００６８】
１  伝送路
２  ＤＱＰＳＫ受信手段
３  多重分離手段
４  受信位相同期手段
５  フレーム処理手段
６  光カプラ
７，８  １ビット遅延干渉計
９，１０  差動受光器
１１  ２：ｍ多重分離回路
１２  フレーム同期回路
１３  デシリアライザ
１４  ２：１６ビット多重分離回路
１５  ＳＦＩ−５送信回路
１６，２０  ＯＴＮフレーマ
１７  ＳＦＩ−５受信回路
１８  ＯＴＮＯＨ処理回路
１９，２６  デシリアライザ
２１，２７  フレーム同期回路
２２  位相同期回路
２３  位相検索回路
２４  位相制御回路
２８  光源
２９  集積型マッハツェンダ変調器
３０  符号化器
３４，３６  導波路
１２０１〜１２０８  フレームパターン検出回路
１２０９  位相制御回路
１２１０  位相判定回路
１２１１  同期保護回路
１２１２  フレーム計数回路
【図１】
0004767676.tif 000003
【図２】
0004767676.tif 000004
【図３】
0004767676.tif 000005
【図４】
0004767676.tif 000006
【図５】
0004767676.tif 000007
【図６】
0004767676.tif 000008
【図７】
0004767676.tif 000009
【図８】
0004767676.tif 000010
【図９】
0004767676.tif 000011
【図１０】
0004767676.tif 000012
【図１１】
0004767676.tif 000013
【図１２】
0004767676.tif 000014
【図１３】
0004767676.tif 000015
【図１４】
0004767676.tif 000016