(57)【特許請求の範囲】
【請求項１】
ビット加重値別に分離されたＲ(Ｒｅｄ)、Ｇ(Ｇｒｅｅｎ)、Ｂ(Ｂｌｕｅ)データをＭカラム×Ｎローマトリックス構造で臨時で貯蔵しておき、多数のアドレス駆動ＩＣが要求するデータストリームの形に再配列して出力するデータインターフェース部を備えたプラズマパネルディスプレイ(Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ)テレビのアドレス駆動回路であって、前記多数のアドレス駆動ＩＣのそれぞれは前記データインターフェース部からＲ、Ｇ、Ｂデータを１ビットずつ同時に入力を受ける第１ないし第４入力端子と、前記プラズマパネルディスプレイのアドレス電極ラインに一対一対応で連結された第１ないし第４ｍ出力端子(ただし、ｍは３の倍数)を備え、前記第１入力端子を通じて１ビットずつｍ回にわたって入力を受けたｍビットのＲ、Ｇ、Ｂデータの入力を受けた順に並べて連続的に配置された前記第１ないし第ｍ出力端子を通じて出力し、前記第２入力端子を通じて１ビットずつｍ回にわたって入力を受けたｍビットのＲ、Ｇ、Ｂデータの入力を受けた順に並べて連続的に配置された前記第ｍ＋１ないし第２ｍ出力端子を通じて出力し、前記第３入力端子を通じて１ビットずつｍ回にわたって入力を受けたｍビットのＲ、Ｇ、Ｂデータの入力を受けた順に並べて連続的に配置された第２ｍ＋１ないし第３ｍ出力端子を通じて出力し、前記第４入力端子を通じて１ビットずつｍ回にわたって入力を受けたｍビットのＲ、Ｇ、Ｂデータの入力を受けた順に並べて連続的に配置された前記第３ｍ＋１ないし第４ｍ出力端子を通じて出力し、前記４ｍは前記Ｍの倍数であることを特徴とするプラズマパネルディスプレイテレビのアドレス駆動回路。
【発明の詳細な説明】
【０００１】
技術分野
本発明はフラットパネルディスプレイ装置に関するものであり、特に、ＲＧＢストリーム形プラズマパネルディスプレイ（ＰＤＰ）を使用したフラットパネルディスプレイ装置でデータの伝送及び回路の設計の効率を向上させることが出来るＰＤＰシステムのアドレス電極駆動回路に関するものである。
【０００２】
背景技術
最近、ＴＶの需要が段々高まるにつれて消費者達は大画面であり、設置が割りに簡単な薄いディスプレイ装置を要求するようになり、このような期待に照らして既存のＣＲＴの限界が現れるようになった。従って、表示面積は大きく、厚さは比較に薄い所謂フラットパネルディスプレイ（ＦＰＤ）装置への転換が出来るようになり、最近国内外で研究が活発に進行されている。
【０００３】
このようなＦＰＤ装置は大きく放出素子（ｅｍｉｓｓｉｖｅ  ｄｅｖｉｃｅ）と非放出素子（ｎｏｎ― ｅｍｉｓｓｉｖｅ  ｄｅｖｉｃｅ）とに分けられる。放出素子は能動発光素子とも言われ、自ら光を発光する素子を意味する。代表的には電界放出素子（ｆｉｅｌｄ  ｅｍｉｓｓｉｏｎ  ｄｉｓｐｌａｙ）、蛍光表示素子（ｖａｃｕｕｍ  ｆｌｕｏｒｅｓｃｅｎｔ  ｄｉｓｐｌａｙ）、電界発光（ｅｌｅｃｔｒｏ−ｌｕｍｉｎｅｓｃｅｎｃｅ）形素子、プラズマディスプレイパネル等がこれに該当される。非放出素子は受動発光素子とも言われ、ＬＣＤ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｅｖｉｃｅ）、ＥＣＤ（ｅｌｅｃｔｒｏ−ｃｈｒｏｍｉｃ  ｄｉｓｐｌａｙ）、及びＥＰＩＤ（ｅｌｅｃｔｒｏ−ｐｈｏｒｅｔｉｃ  ｉｍａｇｅ  ｄｉｓｐｌａｙ）等が代表的な例である。
【０００４】
現在、卓上用の時計、計算器、ノートブックコンピュータ等の製品ではＬＣＤ素子が主流になっている。しかし、この素子もやはりパネルの製造プロセスの問題により２１インチの以上のＴＶでは限界がある。又、視野角が狭く、温度の変化による応答速度に短所がある。このようなＬＣＤ素子の短所を補完することが出来るＦＰＤとしてＰＤＰが新しく注目されている。
【０００５】
ＰＤＰは蛍光灯と類似した原理であり、自ら発光するので、まるでＣＲＴのように大画面であっても明るさが均一であり、コントラストが高く、視野角が約１４０度以上である２１〜５５インチの表示装置として最も適切な物であると知られている。これはＬＣＤ素子に比べてパネルの製造プロセスが比較的に簡単であり、製作の費用を減らすことが出来るという長所を有する。しかしながら、今まではＰＤＰがＣＲＴに比べて製作の費用が高いのでメーカ（ｍａｋｅｒ）ではこれを減らす為の研究が進行されている。
【０００６】
ＰＤＰは放電セルの構造的な差とこれによる駆動電圧とにより大きくＤＣ形とＡＣ形とに分類される。交流形は正弦波の交流電圧或いはパルス電圧により駆動され、直流形は直流電圧により駆動される。構造的には、交流形は誘電体層が電極を覆っているので、これが電流制限の抵抗の役割を行うが、直流形は電極が放電空間の中にそのまま露出されているので、放電電圧が提供される間には放電電流が流れるようになる。交流形は電極が誘電体により被服されていて、イオン衝撃を受けないので、直流形より寿命が長い。又、分極により誘電体の表面に発生される壁電荷によりセルが記憶機能を持つようになるので、表示装置としての応用の範囲が広い。
【０００７】
カラーＰＤＰでは放電の特性を高めるために別の補助電極を有する３極構造の形態になっている。即ち、表示の為の単位セル当り３個の電極を有する。この３個の電極はデータを記入する為のアドレス電極、ラインをスキャンし、セルの放電を維持する為の維持電極、そして放電維持を補助する為のバス電極で構成されている。
【０００８】
データを記入（ｅｎｔｅｒ）する為のアドレス電極の数は水平解像度によって決定される。例えば、ライン当りサンプルの数がＲ−Ｇ−Ｂの夫々に対して８５３個である場合には、総サンプルの数が２５５９個になる。それゆえに、アドレス電極の数も２５５９個が要求される。アドレス電極の配列の形態がストリームの形態である場合にはＲ−Ｇ−Ｂ電極が反復的に配列される。
【０００９】
このように、数千個のアドレス電極がパネルの片方にだけ配列された場合には電極駆動部の回路の配置に照らして空間的な制約があるので、一般的に１２８０個の奇数番目の電極らの駆動部はパネルの上段に配置し、１２７９個の愚数番目の電極らの駆動部はパネルの下段に配置する上下電極の駆動方式を適用している（米国特許４，６９５，８３８参照）。
【００１０】
一方、ＮＴＳＣ方式のＴＶ信号をＰＤＰに表示する為には、データ処理部では飛越走査方式を順次走査方式に変換し、ＰＤＰ階調処理の為のサブフィールド方式でデータを変換し、ＰＤＰの上下のアドレス電極を駆動する為の電極駆動部にライン当り１２８０個ずつのＲ−Ｇ−Ｂピクセルデータをアドレス電極の配置に符合されるように提供しなければならない。
【００１１】
一般的に、ＰＤＰの映像データはデジタルＲ−Ｇ−Ｂサンプルデータの階調処理の為のサブフィールドデータに再配列する為のデータ再配列部、走査方式を変換する為のフレームメモリ部、フレームメモリ部より提供された１ラインの分量の２５５９個のピクセルデータを上下電極の配置に符合されるように上部及び下部電極駆動部に出力する為のデータインターフェース部、データインターフェース部より提供されたＲＧＢサンプルデータを該当されるアドレス電極に出力する為の上部及び下部アドレス電極用の駆動集積回路により伝送される。
【００１２】
このとき、データインターフェース部の上部及び下部アドレス電極用の貯蔵領域には１２コラム×１０７ローのマトリックス構造に１２８０個のデータが夫々配列され、１６回に亙って８０ビットのデータを上部及び下部アドレス電極用の駆動集積回路に夫々出力する。また、上部アドレス電極用の貯蔵領域のＲＧＢデータは各コラムにＲＢＧ順に配列され、下部アドレス電極用の貯蔵領域のＲＧＢデータは各コラムにＧＲＢ順に配列される。
【００１３】
上部及び下部アドレス電極駆動部はディスプレイパネルの上部及び下部に夫々配列された２０個ずつのアドレス電極駆動ＩＣを具備し、各アドレス電極駆動ＩＣはデータインターフェース部より１６回に亙って４ビットのＲＧＢデータを受け入れる為の４個の入力ピンと、１６回に亙って１６ビットのＲＧＢデータをアドレス電極に出力する為の６４個の出力ピンとを具備する。
【００１４】
しかしながら、アドレス電極駆動ＩＣは４個の入力ピンと６４個の出力ピンとを具備するので、１２コラム×１０７ローを有するデータインターフェース部の同一なローに配列されたＲＧＢデータの一部がお互いに違ったアドレス電極駆動ＩＣに入力される。
【００１５】
従って、データインターフェース部はメモリ部より１ラインの分量のＲＧＢデータが全部入力されるまでＲＧＢデータを貯蔵し、１ラインの分量のＲＧＢデータが全部入力されると、データインターフェース部は貯蔵されたＲＧＢデータを駆動集積回路に出力する。その結果、データインターフェース部の貯蔵容量を１ラインの分量のＲＧＢデータを貯蔵することが出来る大きさで設計しなければならない。
【００１６】
発明の開示
したがって、本発明の目的はデータの伝送及び回路設計の効率を高めることが出来るプラズマディスプレイパネルシステムのアドレス電極駆動回路を提供することにある。
【００１７】
上述した目的を達成するために、本発明のアドレス電極駆動回路は、ビット加重値別に分離されたＲ(Ｒｅｄ)、Ｇ(Ｇｒｅｅｎ)、Ｂ(Ｂｌｕｅ)データをＭカラム×Ｎローマトリックス構造で臨時で貯蔵しておき、多数のアドレス駆動ＩＣが要求するデータストリームの形に再配列して出力するデータインターフェース部を備えたプラズマパネルディスプレイ(Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ)テレビのアドレス駆動回路であって、前記多数のアドレス駆動ＩＣのそれぞれは前記データインターフェース部からＲ、Ｇ、Ｂデータを１ビットずつ同時に入力を受ける第１ないし第４入力端子と、前記プラズマパネルディスプレイのアドレス電極ラインに一対一対応で連結された第１ないし第４ｍ出力端子(ただし、ｍは３の倍数)を備え、前記第１入力端子を通じて１ビットずつｍ回にわたって入力を受けたｍビットのＲ、Ｇ、Ｂデータの入力を受けた順に並べて連続的に配置された前記第１ないし第ｍ出力端子を通じて出力し、前記第２入力端子を通じて１ビットずつｍ回にわたって入力を受けたｍビットのＲ、Ｇ、Ｂデータの入力を受けた順に並べて連続的に配置された前記第ｍ＋１ないし第２ｍ出力端子を通じて出力し、前記第３入力端子を通じて１ビットずつｍ回にわたって入力を受けたｍビットのＲ、Ｇ、Ｂデータの入力を受けた順に並べて連続的に配置された第２ｍ＋１ないし第３ｍ出力端子を通じて出力し、前記第４入力端子を通じて１ビットずつｍ回にわたって入力を受けたｍビットのＲ、Ｇ、Ｂデータの入力を受けた順に並べて連続的に配置された前記第３ｍ＋１ないし第４ｍ出力端子を通じて出力し、前記４ｍは前記Ｍの倍数であることを特徴とする。
【図面の簡単な説明】
【図１】  本発明によるフラットパネルディスプレイ装置の望ましい実施例によるプラズマディスプレイパネルセットの回路の構成を示したブロック図である。
【図２】  本発明の第一実施例によるアドレス電極駆動部の回路の構成を示したブロック図である。
【図３】  図２に示した各アドレス電極駆動集積回路の回路の構成を示す為の図面である。
【図４】  図３に示した各アドレス電極駆動集積回路の回路のデータ入力状態を示す為の図面である。
【図５】  本発明の第二実施例によるアドレス電極駆動部の回路の構成を示したブロック図である。
【図６】  図５に示した各アドレス電極駆動集積回路の回路の構成を示す為の図面である。
【図７】  図６に示した各アドレス電極駆動集積回路の回路のデータ入力状態を示す為の図面である。
【図１】
0004843139.tif 000002
【図２】
0004843139.tif 000003
【図３】
0004843139.tif 000004
【図４】
0004843139.tif 000005
【図５】
0004843139.tif 000006
【図６】
0004843139.tif 000007
【図７】
0004843139.tif 000008