(57)【特許請求の範囲】
【請求項１】
第１導電型の第１ないし第３のトランジスタの各ソース端子が第１の電源電位に接続され、
該第１導電型の第１ないし第３のトランジスタの各ゲート端子がそれぞれ当該第１導電型の第３のトランジスタのドレイン端子および第２導電型の第３のトランジスタのドレイン端子に接続され、
逆相出力ノードが前記第１導電型の第１のトランジスタおよび第２導電型の第１のトランジスタの各ドレイン端子に接続され、
正相出力ノードが前記第１導電型の第２のトランジスタおよび第２導電型の第２のトランジスタの各ドレイン端子に出力され、
正相入力ノードが前記第２導電型の第１のトランジスタのゲート端子に接続され、
逆相入力ノードが前記第２導電型の第２のトランジスタのゲート端子に接続され、
前記正相入力ノードおよび逆相入力ノードに入力すべき２つの入力信号の中心電圧を印加するための入力コモンモード電圧印加ノードが、前記第２導電型の第３のトランジスタのゲート端子に接続され、
前記第２導電型の第１ないし第３のトランジスタの各ソース端子が第２導電型の第４のトランジスタのドレイン端子に接続され、
第１のバイアス電圧印加ノードが前記第２導電型の第４のトランジスタのゲート端子に接続され、
前記第２導電型の第４のトランジスタのソース端子が第２の電源電位に接続されている、
ことを特徴とする増幅器。
【請求項２】
第２導電型の第５ないし第７のトランジスタの各ソース端子が第２の電源電位に接続され、
前記第２導電型の第５ないし第７のトランジスタの各ゲート端子がそれぞれ当該第２導電型の第７のトランジスタのドレイン端子および第１導電型の第６のトランジスタのドレイン端子に接続され、
逆相出力ノードが前記第２導電型の第５のトランジスタおよび第１導電型の第４のトランジスタの各ドレイン端子に接続され、
正相出力ノードが前記第２導電型の第６のトランジスタおよび第１導電型の第５のトランジスタの各ドレイン端子に接続され、
正相入力ノードが前記第１導電型の第４のトランジスタのゲート端子に接続され、
逆相入力ノードが前記第１導電型の第５のトランジスタのゲート端子に接続され、
前記正相入力ノードおよび逆相入力ノードに入力すべき２つの入力信号の中心電圧を印加するための入力コモンモード電圧印加ノードが前記第１導電型の第６のトランジスタのゲート端子に接続され、
前記第１導電型の第４ないし第６のトランジスタの各ソース端子が第１導電型の第７のトランジスタのドレイン端子に接続され、
第２のバイアス電圧印加ノードが前記第１導電型の第７のトランジスタのゲート端子に接続され、
前記第１導電型の第７のトランジスタのソース端子が第１の電源電位にそれぞれ接続されている、
ことを特徴とする増幅器。
【請求項３】
請求項１に記載の増幅器において、
当該増幅器をパワーダウン状態から正常動作状態に安定して復帰させるスタートアップ回路をさらに備えた、
ことを特徴とする増幅器。
【請求項４】
請求項２に記載の増幅器において、
当該増幅器をパワーダウン状態から正常動作状態に安定して復帰させるスタートアップ回路をさらに備えた、
ことを特徴とする増幅器。
【請求項５】
請求項３に記載の増幅器において、
前記スタートアップ回路は第１導電型の第８のトランジスタからなり、
該第１導電型の第８のトランジスタのソースは、前記増幅器の前記正相出力ノード，逆相出力ノードまたはその両方のいずれかに、
該第１導電型の第８のトランジスタのドレインは前記第２の電源電位に、
該第１導電型の第８のトランジスタのゲートは第３のバイアス電圧を印加するためのバイアス電圧印加ノードに、それぞれ接続されている、
ことを特徴とする増幅器。
【請求項６】
請求項４に記載の増幅器において、
前記スタートアップ回路は第２導電型の第８のトランジスタからなり、
該第２導電型の第８のトランジスタのソースは、前記増幅器の前記正相出力ノード，逆相出力ノードまたはその両方のいずれかに、
該第２導電型の第８のトランジスタのドレインは前記第１の電源電位に、
該第２導電型の第８のトランジスタのゲートは第４のバイアス電圧を印加するためのバイアス電圧印加ノードに、それぞれ接続されている、
ことを特徴とする増幅器。
【請求項７】
請求項３に記載の増幅器において、
前記スタートアップ回路は第１のスイッチからなり、
該第１のスイッチは、前記増幅器の前記正相出力ノード，逆相出力ノードまたはその両方のいずれかと前記第１導電型の第３のトランジスタのドレインとの間に接続されており、
前記第１のスイッチはパワーダウン復帰後第１の所定期間だけオンし、その後のアンプ動作時はオフする、
ことを特徴とする増幅器。
【請求項８】
請求項４に記載の増幅器において、
前記スタートアップ回路は第１のスイッチからなり、
該第１のスイッチは、前記増幅器の前記正相出力ノード，逆相出力ノードまたはその両方のいずれかと前記第２導電型の第７のトランジスタのドレインとの間に接続されており、
前記第１のスイッチはパワーダウン復帰後第１の所定期間だけオンし、その後のアンプ動作時はオフする、
ことを特徴とする増幅器。
【請求項９】
請求項３に記載の増幅器において、
前記スタートアップ回路は第２のスイッチからなり、
該第２のスイッチは、前記増幅器の前記正相入力ノード，逆相入力ノードまたはその両方のいずれかと前記入力コモンモード電圧印加ノードとの間に接続されており、
前記第２のスイッチはパワーダウン復帰後第２の所定期間だけオンし、その後のアンプ動作時はオフする、
ことを特徴とする増幅器。
【請求項１０】
請求項４に記載の増幅器において、
前記スタートアップ回路は第２のスイッチからなり、
該第２のスイッチは、前記増幅器の前記正相入力ノード，逆相入力ノードまたはその両方のいずれかと前記入力コモンモード電圧印加ノードとの間に接続されており、
前記第２のスイッチはパワーダウン復帰後第２の所定期間だけオンし、その後のアンプ動作時はオフする、
ことを特徴とする増幅器。
【請求項１１】
差動アンプ，抵抗および電流源を備えた基準電圧発生回路において、
前記差動アンプとして、
２段構成の増幅器であって、
前段は、入力部に入力端子が出力部に出力端子がそれぞれ接続された第１のトランジスタ、入力部に入力端子が接続された第２のトランジスタ、入力部に入力端子が出力部に出力端子がそれぞれ接続された第３のトランジスタを有し、前記第１及び第２のトランジスタにより構成された第１の差動アンプと、前記第２及び第３のトランジスタにより構成された第２の差動アンプとを互いに並列接続してなる擬似差動アンプからなるとともに、
後段は差動アンプからなり、
前記擬似差動アンプは、前記第１のトランジスタの前記入力端子と前記第３のトランジスタの前記入力端子との間に信号が与られ、前記第１のトランジスタと前記第３のトランジスタの各出力端子間の信号が前記後段の前記差動アンプに入力として与えられてなる、
増幅器を位相補償せずに用いる、
ことを特徴とする基準電圧発生回路。
【請求項１２】
差動アンプ，抵抗および電流源を備えた基準電圧発生回路において、
前記差動アンプとして、
請求項１ないし１０のいずれかに記載の増幅器と通常の差動アンプとで２段アンプを構成し、
該２段アンプを位相補償せずに用いる、
ことを特徴とする基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器および基準電圧発生回路に関するものであり、特に差動増幅を行う差動アンプを小面積で実現すると共に、差動アンプを用いた基準電圧発生回路において、小面積で安定した基準電圧の発生を実現できるようにしたものに関する。
【背景技術】
【０００２】
近年、半導体プロセスの微細化が進んでいるが、アナログ回路ブロックはデジタル回路ブロックとは異なり、プロセスが微細化されても小面積化にはつながらない。このため、アナログデジタル混載LSIにおけるアナログ回路ブロックの占める割合は増える傾向にあり、アナログ回路ブロックの小面積化は重要な課題となっている。
従来、80dB程度のゲインが必要なアンプには２段アンプが用いられることが多い。２段構成で差動アンプを実現しようとすると、前段および後段の両方のアンプにコモンモードフィードバック回路が必要であり、チップの面積が増大する。
【０００３】
図８はADCなどの基準電圧発生回路に用いられる回路の一例である。この回路は差動アンプを有し、ADCのフルスケール電圧を決める時などに用いられる。図において、１２は基準電圧発生回路、１３は差動アンプ、１４はコモンモードフィードバック回路、１５はバイアス回路、I11，I12は電流源、R11，R12は抵抗、C11，C12は外付けの安定化容量、R21，R22は寄生抵抗を表す。なお、バイアス回路１５は、不要な場合は省くことができる。
【０００４】
この回路は、或る電圧Vopcmを中心に＋側出力端子８にVopcm+R11*I12、−側出力端子９にVopcm-R12*I11の電圧を発生する。また、発生した基準電圧を安定させるために、大きな前記安定化容量C11，C12を前記差動アンプ１３の＋側出力端子８および−側出力端子９に接続して用いる。前記安定化容量C11，C12をチップの外に接続するため、前記＋側出力端子８および前記−側出力端子９と前記安定化容量C11，C12との間には前記寄生抵抗R21，R22（５Ω程度）が発生する。前記抵抗R11，R12によって、帰還がかかっている前記差動アンプ１３は、前記安定化容量C11，C12および前記寄生抵抗R21，R22によって発生するゼロ点により、発振することがある。また、アンプのゲインは高いほど正確な基準電圧を発生させることが出来るので、80dB程度が必要となる。アンプは、高ゲインを得るために多段構成のものを用い、容量による位相補償を行うのが一般的である。
【特許文献１】特開２００３−１５８４３４号公報（第３−４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
以上に示した従来の２段差動アンプを実現するためには、コモンモードフィードバック回路が２つ必要である。コモンモードフィードバック回路は容量，スイッチ，さらには抵抗等で構成されるため、チップの面積増加につながる。また、従来の基準電圧発生回路においても同様に、コモンモードフィードバック回路や位相補償のための容量などが面積増大につながっている。
【０００６】
この発明は、上記のような従来のものの課題を解決するためになされたもので、集積回路化した際の面積増加を抑えることが可能な増幅器および基準電圧発生回路を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の請求項１に係る増幅器は、第１導電型の第１ないし第３のトランジスタの各ソース端子が第１の電源電位に接続され、該第１導電型の第１ないし第３のトランジスタの各ゲート端子がそれぞれ当該第１導電型の第３のトランジスタのドレイン端子および第２導電型の第３のトランジスタのドレイン端子に接続され、逆相出力ノードが前記第１導電型の第１のトランジスタおよび第２導電型の第１のトランジスタの各ドレイン端子に接続され、正相出力ノードが前記第１導電型の第２のトランジスタおよび第２導電型の第２のトランジスタの各ドレイン端子に出力され、正相入力ノードが前記第２導電型の第１のトランジスタのゲート端子に接続され、逆相入力ノードが前記第２導電型の第２のトランジスタのゲート端子に接続され、前記正相入力ノードおよび逆相入力ノードに入力すべき２つの入力信号の中心電圧を印加するための入力コモンモード電圧印加ノードが、前記第２導電型の第３のトランジスタのゲート端子に接続され、前記第２導電型の第１ないし第３のトランジスタの各ソース端子が第２導電型の第４のトランジスタのドレイン端子に接続され、第１のバイアス電圧印加ノードが前記第２導電型の第４のトランジスタのゲート端子に接続され、前記第２導電型の第４のトランジスタのソース端子が第２の電源電位に接続されていることを特徴とするものである。
これにより、２つのシングル出力アンプにより擬似差動アンプを構成するよりもトランジスタ数が少なくなり、回路面積を削減できる。
【０００９】
また、本発明の請求項２に係る増幅器は、第２導電型の第５ないし第７のトランジスタの各ソース端子が第２の電源電位に接続され、前記第２導電型の第５ないし第７のトランジスタの各ゲート端子がそれぞれ当該第２導電型の第７のトランジスタのドレイン端子および第１導電型の第６のトランジスタのドレイン端子に接続され、逆相出力ノードが前記第２導電型の第５のトランジスタおよび第１導電型の第４のトランジスタの各ドレイン端子に接続され、正相出力ノードが前記第２導電型の第６のトランジスタおよび第１導電型の第５のトランジスタの各ドレイン端子に接続され、正相入力ノードが前記第１導電型の第４のトランジスタのゲート端子に接続され、逆相入力ノードが前記第１導電型の第５のトランジスタのゲート端子に接続され、前記正相入力ノードおよび逆相入力ノードに入力すべき２つの入力信号の中心電圧を印加するための入力コモンモード電圧印加ノードが前記第１導電型の第６のトランジスタのゲート端子に接続され、前記第１導電型の第４ないし第６のトランジスタの各ソース端子が第１導電型の第７のトランジスタのドレイン端子に接続され、第２のバイアス電圧印加ノードが前記第１導電型の第７のトランジスタのゲート端子に接続され、前記第１導電型の第７のトランジスタのソース端子が第１の電源電位にそれぞれ接続されていることを特徴とするものである。
これにより、２つのシングル出力アンプにより擬似差動アンプを構成するよりもトランジスタ数が少なくなり、回路面積を削減できる。
【００１０】
また、本発明の請求項３に係る増幅器は、請求項１に記載の増幅器において、当該増幅器をパワーダウン状態から正常動作状態に安定して復帰させるスタートアップ回路をさらに備えたことを特徴とするものである。
これにより、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となる。
【００１１】
また、本発明の請求項４に係る増幅器は、請求項２に記載の増幅器において、当該増幅器をパワーダウン状態から正常動作状態に安定して復帰させるスタートアップ回路をさらに備えたことを特徴とするものである。
これにより、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となる。
【００１２】
また、本発明の請求項５に係る増幅器は、請求項３に記載の増幅器において、前記スタートアップ回路は第１導電型の第８のトランジスタからなり、該第１導電型の第８のトランジスタのソースは、前記増幅器の前記正相出力ノード，逆相出力ノードまたはその両方のいずれかに、該第１導電型の第８のトランジスタのドレインは前記第２の電源電位に、該第１導電型の第８のトランジスタのゲートは第３のバイアス電圧を印加するためのバイアス電圧印加ノードに、それぞれ接続されていることを特徴とするものである。
これにより、トランジスタを追加することで、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となる。
【００１３】
また、本発明の請求項６に係る増幅器は、請求項４に記載の増幅器において、前記スタートアップ回路は第２導電型の第８のトランジスタからなり、該第２導電型の第８のトランジスタのソースは、前記増幅器の前記正相出力ノード，逆相出力ノードまたはその両方のいずれかに、該第２導電型の第８のトランジスタのドレインは前記第１の電源電位に、該第２導電型の第８のトランジスタのゲートは第４のバイアス電圧を印加するためのバイアス電圧印加ノードに、それぞれ接続されていることを特徴とするものである。
これにより、トランジスタを追加することで、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となる。
【００１４】
また、本発明の請求項７に係る増幅器は、請求項３に記載の増幅器において、前記スタートアップ回路は第１のスイッチからなり、該第１のスイッチは、前記増幅器の前記正相出力ノード，逆相出力ノードまたはその両方のいずれかと前記第１導電型の第３のトランジスタのドレインとの間に接続されており、前記第１のスイッチはパワーダウン復帰後第１の所定期間だけオンし、その後のアンプ動作時はオフすることを特徴とするものである。
これにより、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となり、あわせて、擬似差動アンプの出力をリセットできる。
【００１５】
また、本発明の請求項８に係る増幅器は、請求項４に記載の増幅器において、前記スタートアップ回路は第１のスイッチからなり、該第１のスイッチは、前記増幅器の前記正相出力ノード，逆相出力ノードまたはその両方のいずれかと前記第１導電型の第３のトランジスタのドレインとの間に接続されており、前記第１のスイッチはパワーダウン復帰後第１の所定期間だけオンし、その後のアンプ動作時はオフすることを特徴とするものである。
これにより、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となり、あわせて、擬似差動アンプの出力をリセットできる。
【００１６】
また、本発明の請求項９に係る増幅器は、請求項３に記載の増幅器において、前記スタートアップ回路は第２のスイッチからなり、該第２のスイッチは、前記増幅器の前記正相入力ノード，逆相入力ノードまたはその両方のいずれかと前記入力コモンモード電圧印加ノードとの間に接続されており、前記第２のスイッチはパワーダウン復帰後第２の所定期間だけオンし、その後のアンプ動作時はオフすることを特徴とするものである。
これにより、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となり、あわせて、擬似差動アンプの出力をリセットできる。
【００１７】
また、本発明の請求項１０に係る増幅器は、請求項４に記載の増幅器において、前記スタートアップ回路は第２のスイッチからなり、該第２のスイッチは、前記増幅器における前記正相入力ノード，逆相入力ノードまたはその両方のいずれかと前記入力コモンモード電圧印加ノードとの間に接続されており、前記第２のスイッチはパワーダウン復帰後第２の所定期間だけオンし、その後のアンプ動作時はオフすることを特徴とするものである。
これにより、擬似差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となり、あわせて、擬似差動アンプの入力をリセットできる。
【００１８】
また、本発明の請求項１１に係る基準電圧発生回路は、差動アンプ，抵抗および電流源を備えた基準電圧発生回路において、前記差動アンプとして、２段構成の増幅器であって、 前段は、入力部に入力端子が出力部に出力端子がそれぞれ接続された第１のトランジスタ、入力部に入力端子が接続された第２のトランジスタ、入力部に入力端子が出力部に出力端子がそれぞれ接続された第３のトランジスタを有し、前記第１及び第２のトランジスタにより構成された第１の差動アンプと、前記第２及び第３のトランジスタにより構成された第２の差動アンプとを互いに並列接続してなる擬似差動アンプからなるとともに、後段は差動アンプからなり、前記擬似差動アンプは、前記第１のトランジスタの前記入力端子と前記第３のトランジスタの前記入力端子との間に信号が与られ、前記第１のトランジスタと前記第３のトランジスタの各出力端子間の信号が前記後段の前記差動アンプに入力として与えられてなる、増幅器を位相補償せずに用いることを特徴とするものである。
これにより、基準電圧発生回路に含まれる差動アンプの回路面積を削減できる。
【００１９】
また、本発明の請求項１２に係る基準電圧発生回路は、差動アンプ，抵抗および電流源を備えた基準電圧発生回路において、前記差動アンプとして、請求項１ないし１０のいずれかに記載の増幅器と通常の差動アンプとで２段アンプを構成し、該２段アンプを位相補償せずに用いることを特徴とするものである。
これにより、基準電圧発生回路に含まれる差動アンプの回路面積をより削減でき、差動アンプをパワーダウン状態から正常動作状態に復帰する際、安定して復帰させることが可能となる。
【発明の効果】
【００２０】
本発明の増幅器によれば、前段にはコモンモードフィードバックを用いず、高ゲインのアンプを実現できる。さらに、後段に通常の差動アンプを用い、コモンモードフィードバック回路を有することによって、出力コモンモードを容易に決めることができる。また、本発明の基準電圧発生回路によれば、差動アンプは位相補償を用いず、差動アンプ内の前段の擬似差動アンプはコモンモードフィードバック回路を必要としないため、小面積で安定した基準電圧を供給することが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下に、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１における増幅器の構成を示したものである。
【００２２】
図において、１は第１のシングル出力アンプ、２は第２のシングル出力アンプ、３はこれら２つのシングル出力アンプを互いに並列接続してなる擬似差動アンプ、４は擬似差動アンプ３の後段に接続された通常の差動アンプである第１の差動アンプ、５は擬似差動アンプ３の＋側入力端子、６は擬似差動アンプ３の−側入力端子、７は擬似差動アンプ３の入力コモンモード電圧印加端子であり、擬似差動アンプ３の＋側入力端子５および−側入力端子６に入力すべき入力信号の中心電圧を印加する。８は差動アンプ４の＋側出力端子、９は差動アンプ４の−側出力端子、１０は差動アンプ４のコモンモードフィードバック端子である。また、前記第１および第２のシングル出力アンプ１，２および前記第１の差動アンプ４は全て１段アンプとする。
【００２３】
前記＋側入力端子（正相入力ノード）５は前記第１のシングル出力アンプ１の＋側入力端子に、前記−側入力端子（逆相入力ノード）６は前記第２のシングル出力アンプ２の＋側入力端子に、前記入力コモンモード電圧印加端子７は前記第１のシングル出力アンプ１および前記第２のシングル出力アンプ２の−側入力端子に、前記第１のシングル出力アンプ１の出力端子は前記第１の差動アンプ４の−側入力端子に、前記第２のシングル出力アンプ２の出力端子は前記第１の差動アンプ４の＋側入力端子にそれぞれ接続されている。また、前記＋側出力端子８は前記第１の差動アンプ４の＋側出力端子に、前記−側出力端子９は前記第１の差動アンプ４の−側出力端子に、前記コモンモードフィードバック端子１０は前記第１の差動アンプ４のコモンモードフィードバック端子にそれぞれ接続されている。
【００２４】
以上が本発明の実施の形態１における増幅器の構成である。
次に本発明の実施の形態１の動作について説明する。
実施の形態１における増幅器、即ち２段構成の差動アンプは、後段の出力のみにコモンモードフィードバックをかけて用いるものとする。このコモンモードフィードバック回路は第１の差動アンプ４の＋側出力端子８および−側出力端子９からそれぞれ出力される正相出力信号および逆相出力信号を入力とし、これらの中心電圧を一致させるべく、コモンモードフィードバック端子１０に制御信号を出力する。
【００２５】
前記擬似差動アンプ３は、前記シングル出力アンプ１および２で構成されている。このため、入力端子にバイアス電圧が印加されない状態、例えば図８の基準電圧発生回路のようにフィードバックをかけて用いる場合、シングル出力アンプの＋側入力トランジスタ（図示せず）は負荷トランジスタ（図示せず）がダイオード接続されているため、必ず電流が流れるが、−側入力トランジスタ（図示せず）は、電流が流れる状態（状態１）と流れない状態（状態２）の２つの安定点を持つ。状態１ではアンプとして正常動作するが、状態２では正常動作しない。従来の差動アンプであれば、前記状態１で動作させるためにコモンモードフィードバック回路が必要であるが、前記擬似差動アンプ３は、−側入力トランジスタに一旦電流が流れ始めると＋側入力トランジスタおよびダイオード接続された＋側負荷トランジスタによって前記状態１で安定する。
【００２６】
また、後段に用いる第１の差動アンプ４は、通常の差動アンプからなるものであり、コモンモードフィードバック回路（図示せず）によって、アンプとしての正常な動作状態に安定しており、また出力コモンモード電圧の調整も容易である。さらに、例に挙げた図８の基準電圧発生回路１２における差動アンプ１３を図１の２段アンプにより構成した場合、その擬似差動アンプ３の入力端子は、＋側，−側ともにそれぞれ前記第１の差動アンプ４の出力端子に抵抗R11，R12を介して接続されているため、前記擬似差動アンプ３は前記第１の差動アンプ４の出力端子の電圧が引き金となり、前記状態１に安定する。
【００２７】
このように、前段に擬似差動アンプを用い、後段に通常の差動アンプを用いることで、２段構成の差動アンプからなる増幅器を構成し、後段にコモンモードフィードバック回路を使用することで、擬似差動アンプおよび差動アンプ全体を正常に動作させることができる。また、出力コモンモード電圧の調整も容易となる。その結果、前段のコモンモードフィードバック回路が不要となる。コモンモードフィードバック回路はチップ上の面積を要する容量等で構成されるため、その分面積を削減できる。
【００２８】
なお、上述の説明における第１および第２のシングル出力アンプ１，２および第１の差動アンプ４は、いわゆるカスコード構造、即ち、互いにカスコード接続された複数のトランジスタを用いることで、より高ゲインを得るようにしてもよい。
【００２９】
（実施の形態２）
図２（ａ）は本発明の実施の形態２における増幅器の構成を示したものである。この実施の形態２は、実施の形態１の増幅器における擬似差動アンプのより好適な構成例として使用できるものである。
【００３０】
図において、ｐｉ（ｉ＝１ないし３）はｐチャンネルトランジスタ（第１導電型の第ｉのトランジスタ）、ｎｊ（ｊ＝１ないし４）はｎチャンネルトランジスタ（第２導電型の第ｊのトランジスタ）である。
【００３１】
本発明の実施の形態２における擬似差動アンプは、ｐチャンネルトランジスタp1，p2およびp3の各ソース端子は電源電圧端子（第１の電源電位）Vccに、前記ｐチャンネルトランジスタp1，p2およびp3の各ゲート端子は前記ｐチャンネルトランジスタp3のドレイン端子およびｎチャンネルトランジスタn3のドレイン端子に、前記ｐチャンネルトランジスタp1およびｎチャンネルトランジスタn1の各ドレイン端子は−側出力端子（逆相出力ノード）voutnに、前記ｐチャンネルトランジスタp2およびｎチャンネルトランジスタn2の各ドレイン端子は＋側出力端子（正相出力ノード）voutpに、前記ｎチャンネルトランジスタn1のゲート端子は＋側入力端子（正相入力ノード）vinpに、前記ｎチャンネルトランジスタn2のゲート端子は−側入力端子（逆相入力ノード）vinnに、前記ｎチャンネルトランジスタn3のゲート端子は前記入力コモンモード電圧印加端子（入力コモンモード電圧印加ノード）vincmに、前記ｎチャンネルトランジスタn1，n2およびn3の各ソース端子はｎチャンネルトランジスタn4のドレイン端子に、前記ｎチャンネルトランジスタn4のゲート端子はバイアス電圧印加端子（第１のバイアス電圧印加ノード）biasnに、前記ｎチャンネルトランジスタn4のソース端子はグランド端子（第２の電源電位）GNDに、それぞれ接続されている。
【００３２】
なお、前記ｎチャンネルトランジスタn4のゲート端子は図２（ｂ）に示すようにダイオード接続されていてもよい。この時、外付けのバイアス回路が不要となるので、低消費電力の低減およびさらなる小面積化を図るうえで有効である。
【００３３】
以上が本発明の実施の形態２による擬似差動アンプの構成である。
次に本発明の実施の形態２の動作を説明する。
図２の本発明の実施の形態２における擬似差動アンプは、前記＋側入力端子vinpおよび前記−側入力端子vinnに、前記入力コモンモード電圧印加端子vincmに印加されているバイアス電圧vincmと同じ電圧が印加されている時を平衡状態とする。
【００３４】
例として、平衡状態から、前記＋側入力端子vinpに印加される電圧が、上昇した場合の動作を考える。この時、前記ｎチャンネルトランジスタn1に流れる電流は増加し、−側出力端子voutnの電圧は降下する。また、前記ｎチャンネルトランジスタn1に流れる電流が増加した分、前記ｎチャンネルトランジスタn2に流れる電流は減少するため、＋側出力端子voutpの電圧は上昇する。
【００３５】
なお、＋側入力端子に印加される電圧が降下した場合、および−側入力端子に印加される電圧が上昇・降下した時も原理は同じであるので説明は省く。
【００３６】
このように、本実施の形態２では、上述のような回路構成を用いることにより、擬似差動アンプを実現することができる。この回路構成では実施の形態１におけるシングル出力アンプを２つ用いた擬似差動アンプよりトランジスタ数が少なくなるため、面積および消費電力をより削減でき、また、プロセス上のマッチング精度を向上することができる。
なお、カスコード構造を用いることで、より高ゲインを得るようにしてもよい。
【００３７】
（実施の形態３）
図３（ａ）は本発明の実施の形態２における増幅器の構成を示したものである。この実施の形態３は、実施の形態１の増幅器における擬似差動アンプのより好適な構成例として使用できるもので、実施の形態２とはトランジスタの導電型を逆にしたものである。
【００３８】
図において、ｐｋ（ｋ＝４ないし７）はｐチャンネルトランジスタ（第１導電型の第ｋのトランジスタ）、ｎｌ（ｌ＝５ないし７）はｎチャンネルトランジスタ（第２導電型の第ｌのトランジスタ）である。
【００３９】
本発明の実施の形態３における擬似差動アンプは、ｎチャンネルトランジスタn5，n6およびn7の各ソース端子はグランド端子（第２の電源電位）GNDに、前記ｎチャンネルトランジスタn5，n6およびn7の各ゲート端子は前記チャンネルトランジスタn7のドレイン端子およびｐチャンネルトランジスタp6のドレイン端子に、前記ｎチャンネルトランジスタn5およびｐチャンネルトランジスタp4の各ドレイン端子は−側出力端子（逆相出力ノード）voutnに、前記ｎチャンネルトランジスタn6およびｐチャンネルトランジスタp5の各ドレイン端子は＋側出力端子（正相出力ノード）voutpに、前記ｐチャンネルトランジスタp4のゲート端子は＋側入力端子（正相入力ノード）vinpに、前記ｐチャンネルトランジスタp5のゲート端子は−側入力端子（逆相入力ノード）vinnに、前記ｐチャンネルトランジスタp6のゲート端子は入力コモンモード電圧印加端子（入力コモンモード電圧印加ノード）vincmに、前記ｐチャンネルトランジスタp4，p5およびp6の各ソース端子はｐチャンネルトランジスタp7のドレイン端子に、前記ｐチャンネルトランジスタp7のゲート端子はバイアス電圧印加端子（第２のバイアス電圧印加ノード）biaspに、前記ｐチャンネルトランジスタp7のソース端子は電源電圧端子Vccにそれぞれ接続されている。
【００４０】
なお、前記ｐチャンネルトランジスタp7のゲート端子は図３（ｂ）に示すようにダイオード接続されていてもよい。この時、外付けのバイアス回路が不要となるので、低消費電力の低減およびさらなる小面積化を図るうえで有効である。
【００４１】
以上が本発明の実施の形態３による擬似差動アンプの構成である。
次に本発明の実施の形態３の動作を説明する。
【００４２】
図３の本発明の実施の形態３における擬似差動アンプは、前記＋側入力端子vinpおよび前記−側入力端子vinnに、前記入力コモンモード電圧印加端子vincmに印加されているバイアス電圧vincmと同電位が印加されている時を平衡状態とする。
【００４３】
例として、平衡状態から、前記＋側入力端子に印加される電圧が、上昇した時を考える。この時、前記ｐチャンネルトランジスタp4に流れる電流は減少し、−側出力端子voutnの電圧は降下する。また、前記ｐチャンネルトランジスタp4に流れる電流が減少した分、前記ｐチャンネルトランジスタp5に流れる電流は増加するため、＋側出力端子voutpの電圧は上昇する。
【００４４】
なお、＋側入力端子に印加される電圧が降下した場合、および−側入力端子に印加される電圧が上昇・降下した時も原理は同じであるので説明は省く。
【００４５】
このように、本実施の形態３では、上述のような回路構成を用いることにより、擬似差動アンプを実現することができる。この回路構成では実施の形態１におけるシングル出力アンプを２つ用いた擬似差動アンプよりトランジスタ数が少なくなるため、面積および消費電力をより削減でき、また、プロセス上のマッチング精度を向上することができる。
なお、カスコード構造を用いることで、より高ゲインを得るようにしてもよい。
【００４６】
（実施の形態４）
図４は本発明の実施の形態４における増幅器を示すものである。この増幅器は実施の形態２における増幅器と同様のものに、スタートアップ回路を付加した構成を有するものである。
【００４７】
図４において、１１はスタートアップ回路を表す。その他の構成は実施の形態２で示したものと同様である。
【００４８】
本発明の実施の形態４におけるスタートアップ回路１１は、ｐチャンネルトランジスタ（第１導電型の第８のトランジスタ）ｐ８からなり、ｐチャンネルトランジスタp8のソース端子は擬似差動アンプの＋側出力端子もしくは−側出力端子に、前記ｐチャンネルトランジスタp8のドレイン端子はグランド端子GNDに、前記ｐチャンネルトランジスタp8のゲート端子はバイアス電圧印加端子（第３のバイアス電圧印加ノード）biassu１に、それぞれ接続されている。ただし、電源電圧Vccとバイアス電圧biassu１との電位差は前記ｐチャンネルトランジスタp8のしきい値以上になるものとする。
【００４９】
なお、擬似差動アンプの＋側出力端子、−側出力端子の両方に前記スタートアップ回路１１を接続してもよい。
【００５０】
以上が本発明の実施の形態４における擬似差動アンプのスタートアップ回路の構成である。
次に本発明の実施の形態４の動作を説明する。ここでは擬似差動アンプの＋側出力端子に前記スタートアップ回路１１を接続したものとする。
【００５１】
図４の本発明の実施の形態４における擬似差動アンプは、例えばバイアス電圧biasnをグランドGND電圧とすること等で、パワーダウン状態となり消費電力を抑えることが可能であるが、このパワーダウン状態から通常動作に復帰する際に、前記ｐチャンネルトランジスタp1および前記ｎチャンネルトランジスタn1、前記ｐチャンネルトランジスタp2および前記ｎチャンネルトランジスタn2には電流が流れず、前記ｐチャンネルトランジスタp3および前記ｎチャンネルトランジスタn3からの電流のみが前記ｎチャンネルトランジスタn4へ流れ込む状態３があり、この状態３で安定することがある。この時、アンプは正常に動作しない。これを防ぐために前記スタートアップ回路１１を接続する。
【００５２】
前記状態３の時、前記ｐチャンネルトランジスタp2のドレイン電圧は電源電圧付近で安定する。前記ｐチャンネルトランジスタp8のソース端子は前記ｐチャンネルトランジスタp2のドレイン端子と接続されているため、電源電圧付近の電圧となる。このため、前記ｐチャンネルトランジスタp8のVgsにはしきい値を超える電圧が印加され、電流が流れる。この電流は前記ｐチャンネルトランジスタp2から流れ出す。前記ｐチャンネルトランジスタp2に電流が流れると、前記ｐチャンネルトランジスタp2のドレイン電圧（=前記ｐチャンネルトランジスタp8のソース電圧）は下降し、前記ｐチャンネルトランジスタp8に流れ込んでいた電流は減少し、前記ｐチャンネルトランジスタp2から流れ出す電流は前記ｎチャンネルトランジスタn2に徐々に流れ込む。このため、アンプは正常動作状態で安定する。
【００５３】
なお、前記ｐチャンネルトランジスタp8のドレイン端子を固定する電圧は、状態３の時前記ｐチャンネルトランジスタp8がＯＮするならば、電源電圧以外の電圧でもよい。
【００５４】
また、アンプの出力コモンモード電圧とバイアス電圧との電位差が、前記ｐチャンネルトランジスタp8のしきい値を超えないようにバイアス電圧biassu１を決定することで、アンプが平衡状態付近で動作する時、前記ｐチャンネルトランジスタp8のVgsはしきい値以下となり、前記ｐチャンネルトランジスタp8に電流が流れ出すのを防ぐことができる。
【００５５】
また、アンプの入出力電圧の変動が大きい場合などは、アンプの動作安定後、前記ｐチャンネルトランジスタp8のゲート電圧をスイッチにより電源電圧に切り替えることで、アンプ動作時に前記ｐチャンネルトランジスタp8に電流が流れ出すのを防ぐことができる。
【００５６】
以上のような構成により、擬似差動アンプをパワーダウン状態から復帰させる際に、スタートアップ回路により確実に正常動作状態で安定できる擬似差動アンプを実現することができる。
【００５７】
（実施の形態５）
図５は本発明の実施の形態５における増幅器を示すものである。この増幅器は実施の形態３における増幅器と同様のものに、スタートアップ回路を付加した構成を有するものである。
図５において、１１はスタートアップ回路を表す。その他の構成は実施の形態３で示したものと同様である。
【００５８】
本発明の実施の形態５におけるスタートアップ回路１１は、ｎチャンネルトランジスタ（第２導電型の第８のトランジスタ）n8からなり、ｎチャンネルトランジスタｎ8のソース端子は擬似差動アンプの＋側出力端子もしくは−側出力端子に、前記ｎチャンネルトランジスタn8のドレイン端子は電源電圧端子Vccに、前記ｎチャンネルトランジスタｎ8のゲート端子はバイアス電圧印加端子（第４のバイアス電圧印加ノード）biassu２に、それぞれ接続されている。ただし、グランド電圧GNDとバイアス電圧biassu２との電位差は前記ｎチャンネルトランジスタn8のしきい値以上になるものとする。
【００５９】
なお、擬似差動アンプの＋側出力端子、−側出力端子の両方に前記スタートアップ回路１１を接続してもよい。
【００６０】
以上が本発明の実施の形態５における擬似差動アンプのスタートアップ回路の構成である。
次に本発明の実施の形態５の動作を説明する。ここでは擬似差動アンプの＋側出力電圧端子に前記スタートアップ回路１１を接続したものとする。
【００６１】
図５の本発明の実施の形態５における擬似差動アンプは、例えばバイアス電圧biaspを電源電圧Vccとすること等で、パワーダウン状態となり消費電力を抑えることが可能であるが、このパワーダウン状態から通常動作に復帰する際に、前記ｐチャンネルトランジスタp4および前記ｎチャンネルトランジスタn5、前記ｐチャンネルトランジスタp5および前記ｎチャンネルトランジスタn6には電流が流れず、前記ｎチャンネルトランジスタn7から流れ出す電流が、前記ｐチャンネルトランジスタp6および前記ｎチャンネルトランジスタn7へのみ流れ込む状態４があり、この状態４で安定することがある。この時、アンプは正常に動作しない。これを防ぐために前記スタートアップ回路１１を接続する。
【００６２】
前記状態４の時、前記ｎチャンネルトランジスタn6のドレイン電圧はグランド付近で安定する。前記ｎチャンネルトランジスタn8のソース端子は前記ｎチャンネルトランジスタn6のドレイン端子と接続されているため、グランド付近の電圧となる。このため、前記ｎチャンネルトランジスタn8のVgsにはしきい値を超える電圧が印加され、電流が流れる。この電流は前記ｎチャンネルトランジスタn6へ流れ込む。前記ｎチャンネルトランジスタn6に電流が流れると、前記ｎチャンネルトランジスタn6のドレイン電圧（=前記ｎチャンネルトランジスタn8のソース電圧）は上昇し、前記ｎチャンネルトランジスタn8から流れ出す電流は減少し、前記ｎチャンネルトランジスタn6へ流れ込む電流は前記ｐチャンネルトランジスタp5から徐々に流れ出す。このため、アンプは正常動作状態で安定する。
【００６３】
なお、前記ｎチャンネルトランジスタn8のドレイン端子を固定する電圧は、状態４の時前記ｎチャンネルトランジスタn8がＯＮするならば、グランド以外の電圧でもよい。
【００６４】
また、アンプの出力コモンモード電圧とバイアス電圧の電位差が、前記ｎチャンネルトランジスタn8のしきい値を超えないようにバイアス電圧biassu２を決定することで、アンプが平衡状態付近で動作する時、前記ｎチャンネルトランジスタn8のVgsはしきい値以下となり前記ｎチャンネルトランジスタn8には電流が流れず、前記ｎチャンネルトランジスタn8に電流が流れ込むのを防ぐことができる。
【００６５】
また、アンプの入出力電圧の変動が大きい場合などは、アンプの動作安定後、前記ｎチャンネルトランジスタn8のゲート電圧をスイッチによりグランド電圧に切り替えることにより、アンプ動作時に前記ｎチャンネルトランジスタn8から電流が流れ出すのを防ぐことができる。
【００６６】
以上のような構成により、擬似差動アンプをパワーダウン状態から復帰させる際に、スタートアップ回路により確実に正常動作状態で安定できる擬似差動アンプを実現することができる。
【００６７】
（実施の形態６）
図６（ａ）は本発明の実施の形態６における増幅器のスタートアップ回路の構成を示したものである。
【００６８】
本発明の実施の形態６におけるスタートアップ回路は、実施の形態２における擬似差動アンプと同様のものに対し、その＋側もしくは−側出力端子と前記ｐチャンネルトランジスタp3のドレイン端子との間に第１のスイッチsw1を接続したものである。また、前記スイッチsw1はパワーダウン状態から復帰した後或る時間Δt1の間だけＯＮし、その後通常動作時はOFFするようにスタートアップ制御回路１１１を設けている。
【００６９】
なお、差動アンプの＋側および−側出力端子の両方とｐチャンネルトランジスタp3のドレイン端子との間に前記スイッチsw1をそれぞれ接続してもよい。
【００７０】
以上が本発明の実施の形態６における擬似差動アンプのスタートアップ回路の構成である。
【００７１】
次に本発明の実施の形態６の動作を説明する。ここでは擬似差動アンプの＋側出力端子と前記ｐチャンネルトランジスタp3のドレイン端子との間に前記スタートアップ回路１１を接続したものとする。
【００７２】
図６の本発明の実施の形態６における擬似差動アンプは、パワーダウン状態からの復帰後、前記＋側および−側出力端子が電源電圧付近に、＋側および−側入力端子がグランド付近に安定することがある。パワーダウンからの復帰後、前記スイッチsw1はＯＮするため、＋側出力端子と前記ｐチャンネルトランジスタp3のドレイン電圧がショートされる。前記ｐチャンネルトランジスタp3はダイオード接続されており、電流が流れているので前記ｐチャンネルトランジスタp3のドレイン電圧は電源電圧からしきい値以上低い中間電圧にバイアスされている。このため、前記ｐチャンネルトランジスタp2のドレイン電圧が低下し、前記ｐチャンネルトランジスタp2に電流が流れ始める。一旦電流が流れ始めると、擬似差動アンプはアンプとして安定な状態で動作するので、その後前記スイッチsw1をOFFした後も正常に動作する。
【００７３】
以上のような構成により、実施の形態６における擬似差動アンプをパワーダウン状態から復帰させる際に、確実に正常動作状態で安定させるスタートアップ回路を実現することができる。また、同時に出力をリセットする効果も得られる。
【００７４】
なお、実施の形態３における擬似差動アンプと同様のものに本実施の形態６におけるスタートアップ回路を適用してもよく、同様の効果が得られる。
【００７５】
この場合、図６（ｂ）に示すように、擬似差動アンプの＋側出力端子とｎチャンネルトランジスタn7のドレイン端子の間、もしくは−側出力端子と前記ｎチャンネルトランジスタn7のドレイン端子の間の少なくとも一方の間にスイッチsw1を接続して用いればよい。
【００７６】
（実施の形態７）
図７（ａ）は本発明の実施の形態７における増幅器のスタートアップ回路の構成を示したものである。
本発明の実施の形態７におけるスタートアップ回路は、実施の形態２における擬似差動アンプと同様のものに対し、その＋側もしくは−側入力端子と前記入力コモンモード印加端子との間に第２のスイッチsw2を接続したものである。また、前記スイッチsw2はパワーダウン状態から復帰した後ある時間Δt2の間だけＯＮし、その後通常動作時はOFFするようにスタートアップ制御回路１１１を設けている。
【００７７】
なお、擬似差動アンプの＋側および−側入力端子の両方と入力コモンモード印加端子との間に前記スイッチsw2をそれぞれ接続してもよい。
【００７８】
以上が本発明の実施の形態７における擬似差動アンプのスタートアップ回路の構成である。
次に本発明の実施の形態７の動作を説明する。ここでは擬似差動アンプの＋側入力端子と前記入力コモンモード電圧印加端子との間に前記スタートアップ回路１１を接続したものとする。
【００７９】
図７の本発明の実施の形態７における擬似差動アンプは、パワーダウン状態からの復帰後、前記＋側および−側出力端子が電源電圧付近に、＋側および−側入力端子がグランド付近に安定することがある。パワーダウンからの復帰後、前記スイッチsw2はＯＮするため、＋側入力端子と前記入力コモンモード電圧との間がショートされる。このため、前記ｎチャンネルトランジスタn1に電流が流れ始め、前記−側出力端子の電圧は降下する。一旦電流が流れ始めると、擬似差動アンプはアンプとして安定な状態で動作するので、その後前記スイッチsw2をOFFした後も正常に動作する。
【００８０】
以上のような構成により、実施の形態７における擬似差動アンプをパワーダウン状態から復帰させる際に、確実に正常動作状態で安定させるスタートアップ回路を実現することができる。また、同時に入力をリセットする効果も得られる。
【００８１】
なお、スタートアップ制御回路１１１は図示しない制御回路からパワーダウン状態から復帰すべき旨の制御信号が発生された場合に、これをトリガとして一定時間継続して発生する信号をスイッチSW1に制御信号として印加する等で実現できる。
【００８２】
また、実施の形態３における擬似差動アンプと同様のものに本実施の形態７におけるスタートアップ回路を適用してもよく、同様の効果が得られる。
この場合、図７（ｂ）に示すように、擬似差動アンプの＋側入力端子と入力コモンモード印加端子との間、もしくは−側出力端子と前記入力コモンモード印加端子との間の少なくとも一方の間にスイッチsw2を接続して用いればよい。
【００８３】
なお、実施の形態２ないし７は２段構成の差動アンプ内の前段の擬似差動アンプとして使用してもよいが、ゲインが少なくてよい場合は、後段の差動アンプを省略してもよい。この場合、vincmにはバイアス回路１５を接続し、biasnまたはbiaspにはコモンモードフィードバック回路１４を接続すればよい。もしくは、コモンモードフィードバック回路が不要な場合には、バイアス電圧印加端子biasnまたはbiaspにもバイアス回路を接続すればよい。
【００８４】
（実施の形態８）
図８は本発明の実施の形態８における基準電圧発生回路の構成を示したものである。
この実施の形態８による基準電圧発生回路１２はその差動アンプ１３として、本発明の実施の形態１における増幅器、すなわち２段構成の差動アンプを用いたものである。また、この差動アンプには位相補償を用いないものとする。
【００８５】
以上が本発明の実施の形態８における差動アンプを用いた基準電圧発生回路の構成である。
次に本発明の実施の形態８の動作を説明する。
【００８６】
図８の本発明の実施の形態８における差動アンプ１３はその前段に擬似差動アンプ３を用いており、これはシングル出力のアンプから構成されているため、コモンモードフィードバック回路が不要で、高ゲイン（40〜50dB程度）が得られる。このため、２段で必要なゲイン（80dB程度）を得ることができる。図８における基準電圧発生回路１２では、負荷に大きな前記安定化容量C11，C12が接続されているために、後段の第１の差動アンプ４によるポールがより低周波側(ω≒gm1/C11)に発生し、ファーストポールとなる。ただし、gm1は前記第１の差動アンプ４の入力トランジスタのgmである。また、前記安定化容量C11，C12と前記寄生抵抗R21，R22によるゼロ点も比較的低周波側(ω≒1/C11/R21)に発生してしまうが、前記擬似差動アンプ３のゲインは高いので、前記擬似差動アンプ３によるセカンドポールも比較的低周波側(ω≒gm2/C3)に発生し、ゼロ点の影響をキャンセルすることができる（この時、1/C11/R21≒gm2/C3）。ただし、gm2は前記擬似差動アンプ３の入力トランジスタのgm、C3は前記擬似差動アンプ３の出力につく負荷容量である。この差動アンプ１３のボード線図を図９に示す。この図９から明らかなように、セカンドポールｓｐとゼロ点ｚｐとが打ち消しあうことにより、位相補償を用いず９０度近い位相余裕が確保できる。
【００８７】
以上のような構成により、発振を防ぎ、基準電圧発生回路の出力電圧を安定に供給する回路を小面積で実現することができる。
【００８８】
なお、前記差動アンプ１３として図１０に示すような第２の差動アンプ１６および第１の差動アンプ４を用い、前記第２の差動アンプ１６として本発明の実施の形態２〜７における擬似差動アンプ３を用いても同様の効果が得られる。
【００８９】
また、説明におけるシングル出力アンプ１，２および第１の差動アンプ４および第２の差動アンプ１６は、カスコードアンプを用いることで、より高いゲインを得るようにしてもよい。
【００９０】
また、ゲインが少なくてもよい場合は、差動アンプ１３を実施の形態２ないし７のいずれかの増幅器のみからなる１段構成としてもよい。この場合、上述のように、vincmにはバイアス回路１５を接続し、biasnまたはbiaspにはコモンモードフィードバック回路１４を接続すればよい。
【産業上の利用可能性】
【００９１】
以上のように、本発明における差動アンプは前段のコモンモードフィードバック回路が不要であるため、小面積で構成できる。また、本発明における差動アンプを用いた基準電圧発生回路は小面積で安定した電圧を発生する回路として有用である。
【図面の簡単な説明】
【００９２】
【図１】本発明の実施の形態１による増幅器の構成を示す図
【図２（ａ）】本発明の実施の形態２による増幅器の構成を示す図
【図２（ｂ）】本発明の実施の形態２による増幅器の構成を示す図
【図３（ａ）】本発明の実施の形態３による増幅器の構成を示す図
【図３（ｂ）】本発明の実施の形態３による増幅器の構成を示す図
【図４】本発明の実施の形態４によるスタートアップ回路を有する増幅器の構成を示す図
【図５】本発明の実施の形態５によるスタートアップ回路を有する増幅器の構成を示す図
【図６（ａ）】本発明の実施の形態６によるスタートアップ回路を有する増幅器の構成を示す図
【図６（ｂ）】本発明の実施の形態６によるスタートアップ回路を有する増幅器の構成を示す図
【図７（ａ）】本発明の実施の形態７によるスタートアップ回路を有する増幅器の構成を示す図
【図７（ｂ）】本発明の実施の形態７によるスタートアップ回路を有する差動アンプの構成を示す図
【図８】本発明の実施の形態８による基準電圧発生回路および従来例の基準電圧発生回路の構成を示す図
【図９】本発明の実施の形態８による基準電圧発生回路に用いる差動アンプを構成するアンプのボード線図
【図１０】本発明の実施の形態８による基準電圧発生回路に用いる差動アンプの構成を示す図
【符号の説明】
【００９３】
１０  第１のシングル出力アンプ
２  第２のシングル出力アンプ
３  擬似差動アンプ
４  第１の差動アンプ
５  ＋側入力端子
６  −側入力端子
７  入力コモンモード電圧印加端子
８  ＋側出力端子
９  −側出力端子
１０  コモンモードフィードバック端子
１１  スタートアップ回路
１２  基準電圧発生回路
１３  差動アンプ
１４  コモンモードフィードバック回路
１５  バイアス回路
１６  第２の差動アンプ
１１１  スタートアップ制御回路
p１〜p8  ｐチャンネルトランジスタ
n１〜n8  ｎチャンネルトランジスタ
Vcc  電源電圧端子
GND  グランド端子
vinp  ＋側入力端子
vinn  −側入力端子
voutp  ＋側出力端子
voutn  −側出力端子
vincm  入力コモンモード電圧印加端子
biasn，biasp  バイアス電圧印加端子
SW1，SW２  スイッチ
【図１】
0004606770.tif 000002
【図２（ａ）】
0004606770.tif 000003
【図２（ｂ）】
0004606770.tif 000004
【図３（ａ）】
0004606770.tif 000005
【図３（ｂ）】
0004606770.tif 000006
【図４】
0004606770.tif 000007
【図５】
0004606770.tif 000008
【図６（ａ）】
0004606770.tif 000009
【図６（ｂ）】
0004606770.tif 000010
【図７（ａ）】
0004606770.tif 000011
【図７（ｂ）】
0004606770.tif 000012
【図８】
0004606770.tif 000013
【図９】
0004606770.tif 000014
【図１０】
0004606770.tif 000015