(57)【特許請求の範囲】
【請求項１】
信号線と、
供給線と、
エレクトロルミネッセンス素子に接続されていない駆動トランジスタと、
前記駆動トランジスタのソース、ドレインのいずれか一方を前記信号線と導通して、前記駆動トランジスタのソース、ドレインのいずれか一方から前記信号線に電流を流す第一スイッチング素子と、
前記駆動トランジスタのゲートに所定の電圧を印加して前記駆動トランジスタのソース−ドレインに電流が流れることができる状態にする第二スイッチング素子と、
を有する画素回路基板の検査方法であって、
前記画素回路基板は前記エレクトロルミネッセンス素子を備えておらず、
前記駆動トランジスタのソース、ドレインのいずれか他方は前記供給線に接続され、
前記エレクトロルミネッセンス素子が設けられていない状態で、前記第一スイッチング素子が前記駆動トランジスタのソース、ドレインのいずれか一方を信号線と導通して、前記駆動トランジスタのソース、ドレインのいずれか一方から前記信号線に電流を流すことが可能となるように前記第一スイッチング素子をオンするとともに、システムコントローラが前記駆動トランジスタのゲートに前記供給線からの検査用の所定の電圧を印加して前記駆動トランジスタのソース−ドレインに電流が流れることができる状態にするように前記第二スイッチング素子をオンし、前記第一スイッチング素子及び前記第二スイッチング素子がオンしている状態で、前記駆動トランジスタのソース−ドレイン間を前記信号線と前記供給線との電位差に基づいた電位差とし、システムコントローラが、前記エレクトロルミネッセンス素子を介することなく、前記駆動トランジスタのソース−ドレインを流れる電流を前記信号線に取り込んで検査する、
ことを特徴とする画素回路基板の検査方法。
【請求項２】
前記駆動トランジスタのソース−ドレインを流れる電流に応じて、前記駆動トランジスタ、前記第一スイッチング素子、前記第二スイッチング素子が正常であるかどうかを判定する、
ことを特徴とする請求項１記載の画素回路基板の検査方法。
【請求項３】
前記第一スイッチング素子及び第二スイッチング素子に接続された走査線から前記第一スイッチング素子及び第二スイッチング素子をオンする信号が入力され、
前記駆動トランジスタのソース、ドレインのいずれか他方に接続された前記供給線に検査用の所定の電圧を印加して、前記供給線、前記駆動トランジスタのソース−ドレイン、前記第一スイッチング素子及び前記信号線を介して流れる電流を取り込む、
ことを特徴とする請求項１記載の画素回路基板の検査方法。
【請求項４】
前記信号線は複数あり、
前記駆動トランジスタ、前記第一スイッチング素子、及び前記第二スイッチング素子を有するトランジスタ群は複数あり、それぞれ前記信号線に接続され、
前記複数の信号線の電流を順次取り込む、
ことを特徴とする請求項１記載の画素回路基板の検査方法。
【請求項５】
複数の信号線と、複数の走査線と、複数の供給線と、前記複数の信号線及び前記複数の走査線に沿って二次元アレイ状に配列された複数のトランジスタ群を有し、エレクトロルミネッセンス素子を有さない画素と、を備えた画素回路基板の検査装置であって、
前記各トランジスタ群の複数のトランジスタのうち、第一スイッチング素子のドレインとソースのうちの一方が前記信号線に接続され、前記第一スイッチング素子のゲートが前記走査線に接続され、第二スイッチング素子のゲートが前記走査線に接続され、前記第二スイッチング素子のドレインとソースのうちの一方が前記供給線に接続され、駆動トランジスタのゲートが前記第二スイッチング素子のドレインとソースのうちの他方に接続され、前記駆動トランジスタのドレインとソースのうちの他方が前記供給線に接続され、前記駆動トランジスタのドレインとソースのうちの一方が前記第一スイッチング素子のドレインとソースのうちの他方に接続されており、
前記画素回路基板の前記複数の信号線からの電流を計測する電流計と、
前記画素回路基板の検査時に、前記エレクトロルミネッセンス素子が設けられていない状態で前記第一スイッチング素子が前記駆動トランジスタのソース、ドレインのいずれか一方を前記信号線と導通して、前記駆動トランジスタのソース、ドレインのいずれか一方から前記信号線に電流を流すことが可能となるように前記第一スイッチング素子をオンするとともに、検査時に、前記駆動トランジスタのゲートに前記供給線からの検査用の所定の電圧を印加して前記駆動トランジスタのソース−ドレインに電流が流れることができる状態にするように第二スイッチング素子をオンして、前記駆動トランジスタのソース−ドレイン間を前記信号線と前記供給線との電位差に基づいた電位差とし前記エレクトロルミネッセンス素子を介することなしに前記駆動トランジスタのソース−ドレインを流れる電流を前記信号線から前記電流計に流させる回路と、
を有することを特徴とする検査装置。
【請求項６】
前記電流計で計測された電流を取り込み、前記駆動トランジスタ、前記第一スイッチング素子、前記第二スイッチング素子が正常であるかどうかを判定する判定回路を有することを特徴とする請求項５記載の検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス方式のディスプレイパネルに用いられる画素回路基板、その画素回路基板の検査方法、その画素回路基板に備わるトランジスタ群、そのトランジスタ群の検査方法、さらには検査装置に関する。
【背景技術】
【０００２】
有機エレクトロルミネッセンスディスプレイパネルは大きく分けてパッシブ駆動方式のものと、アクティブマトリクス駆動方式のものに分類することができるが、アクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイパネルが高コントラスト、高精細といった点でパッシブ駆動方式よりも優れている。例えば特許文献１に記載された従来のアクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイパネルにおいては、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）と、画像データに応じた電圧信号がゲートに印加されてこの有機ＥＬ素子に電流を流す駆動トランジスタと、この駆動トランジスタのゲートに画像データに応じた電圧信号を供給するスイッチングを行うスイッチ用トランジスタとが、画素ごとに設けられている。この有機エレクトロルミネッセンスディスプレイパネルでは、走査線が選択されるとスイッチング用トランジスタがオンになり、その時に輝度を表すレベルの電圧が信号線を介して駆動トランジスタのゲートに印加される。これにより、駆動トランジスタがオンになり、ゲート電圧のレベルに応じた大きさの駆動電流が電源から駆動トランジスタを介して有機ＥＬ素子に流れ、有機ＥＬ素子が電流の大きさに応じた輝度で発光する。走査線の選択が終了してから次にその走査線が選択されるまでの間では、スイッチ用トランジスタがオフになっても駆動トランジスタのゲート電圧のレベルが保持され続け、有機ＥＬ素子が電圧に応じた駆動電流の大きさに従った輝度で発光する。
【０００３】
ところで、駆動トランジスタやスイッチング用トランジスタの製造プロセスには、有機ＥＬ素子の耐熱温度よりも高温となる工程があるから、有機エレクトロルミネッセンスディスプレイパネルを製造するにあたって有機ＥＬ素子よりも先に駆動トランジスタやスイッチング用トランジスタを製造することが行われている。即ち、まず駆動トランジスタやスイッチング用トランジスタを基板上にパターニングすることによってトランジスタアレイ基板を製造し、その後そのトランジスタアレイ基板に有機ＥＬ素子をパターニングする。
【０００４】
有機エレクトロルミネッセンスディスプレイパネルは、製造歩留まりを向上させるために、トランジスタアレイ基板を製造した時点でつまり有機ＥＬ素子が形成されていない段階で各トランジスタが正常に動作するか否かを検査し、正常に動作しないトランジスタアレイ基板をふるい落とすことが行われることが好ましい。
【特許文献１】特開平８−３３０６００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、従来のトランジスタアレイ基板では、有機ＥＬ素子の製造前の時点では、トランジスタが有機ＥＬ素子に接続されていないため、有機ＥＬ素子に接続される予定のトランジスタの電極（ソース、ドレインのうちの一方）が電気的に浮いた状態となっている。そのため、トランジスタアレイ基板を検査する際には、有機ＥＬ素子に接続される予定のトランジスタの電極を探針することが考えられるが、このようにすると画素数分だけ探針する必要があり、効率が良くない。また、有機ＥＬ素子に接続される予定のトランジスタの電極の反対側（ソース、ドレインのうちの他方）が電源線に接続されているので、電源線から読み取ることを考えられるが、有機ＥＬ素子に接続される予定の駆動トランジスタの電極を定電位に結線しなければならない。
【０００６】
そこで、本発明は、上記のような問題点を解決しようとしてなされたものであり、結線等の特に複雑な加工・処理をせずとも効率よく検査することができる画素回路基板の検査方法と、さらには検査装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１に記載の発明は、画素回路基板の検査方法において、
信号線と、
供給線と、
エレクトロルミネッセンス素子に接続されていない駆動トランジスタと、
前記駆動トランジスタのソース、ドレインのいずれか一方を前記信号線と導通して、前記駆動トランジスタのソース、ドレインのいずれか一方から前記信号線に電流を流す第一スイッチング素子と、
前記駆動トランジスタのゲートに所定の電圧を印加して前記駆動トランジスタのソース−ドレインに電流が流れることができる状態にする第二スイッチング素子と、
を有する画素回路基板の検査方法であって、
前記画素回路基板は前記エレクトロルミネッセンス素子を備えておらず、
前記駆動トランジスタのソース、ドレインのいずれか他方は前記供給線に接続され、
前記エレクトロルミネッセンス素子が設けられていない状態で、前記第一スイッチング素子が前記駆動トランジスタのソース、ドレインのいずれか一方を信号線と導通して、前記駆動トランジスタのソース、ドレインのいずれか一方から前記信号線に電流を流すことが可能となるように前記第一スイッチング素子をオンするとともに、システムコントローラが前記駆動トランジスタのゲートに前記供給線からの検査用の所定の電圧を印加して前記駆動トランジスタのソース−ドレインに電流が流れることができる状態にするように前記第二スイッチング素子をオンし、前記第一スイッチング素子及び前記第二スイッチング素子がオンしている状態で、前記駆動トランジスタのソース−ドレイン間を前記信号線と前記供給線との電位差に基づいた電位差とし、システムコントローラが、前記エレクトロルミネッセンス素子を介することなく、前記駆動トランジスタのソース−ドレインを流れる電流を前記信号線に取り込んで検査する、
ことを特徴とする。
【００１０】
上記画素回路基板の検査方法では、前記駆動トランジスタのソース−ドレインを流れる電流に応じて、前記駆動トランジスタ、前記第一スイッチング素子、前記第二スイッチング素子が正常であるかどうかを判定する、
ことを特徴とする。
【００１１】
請求項５に記載の発明は、検査装置において、
複数の信号線と、複数の走査線と、複数の供給線と、前記複数の信号線及び前記複数の走査線に沿って二次元アレイ状に配列された複数のトランジスタ群を有し、エレクトロルミネッセンス素子を有さない画素と、を備えた画素回路基板画素回路基板の検査装置であって、
前記各トランジスタ群の複数のトランジスタのうち、第一スイッチング素子のドレインとソースのうちの一方が前記信号線に接続され、前記第一スイッチング素子のゲートが前記走査線に接続され、第二スイッチング素子のゲートが前記走査線に接続され、前記第二スイッチング素子のドレインとソースのうちの一方が前記供給線に接続され、駆動トランジスタのゲートが前記第二スイッチング素子のドレインとソースのうちの他方に接続され、前記駆動トランジスタのドレインとソースのうちの他方が前記供給線に接続され、前記駆動トランジスタのドレインとソースのうちの一方が前記第一スイッチング素子のドレインとソースのうちの他方に接続されており、
前記画素回路基板の前記複数の信号線からの電流を計測する電流計と、
前記画素回路基板の検査時に、エレクトロルミネッセンス素子が設けられていない状態で前記第一スイッチング素子が前記駆動トランジスタのソース、ドレインのいずれか一方を前記信号線と導通して、前記駆動トランジスタのソース、ドレインのいずれか一方から前記信号線に電流を流すことが可能となるように前記第一スイッチング素子をオンするとともに、検査時に、前記駆動トランジスタのゲートに前記供給線からの検査用の所定の電圧を印加して前記駆動トランジスタのソース−ドレインに電流が流れることができる状態にするように第二スイッチング素子をオンして、前記駆動トランジスタのソース−ドレイン間を前記信号線と前記供給線との電位差に基づいた電位差とし前記エレクトロルミネッセンス素子を介することなしに前記駆動トランジスタのソース−ドレインを流れる電流を前記信号線から前記電流計に流させる回路と、
を有することを特徴とする。
【００１２】
以上のように、上記発明によれば、エレクトロルミネッセンス素子のような発光素子を設ける前にエレクトロルミネッセンス素子を駆動させる画素回路が正常に動作するかどうか検査することができる。
【発明の効果】
【００１３】
本発明によれば、画素回路基板やトランジスタ群に複雑な加工・処理をせずとも、画素回路基板やトランジスタ群を簡単に検査することができる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１５】
本発明を適用した検査方法における検査対象物は、図１に示すような回路を有した画素回路基板となるトランジスタアレイ基板１であって、アクティブマトリクス方式のエレクトロルミネッセンス（Electro Luminescence）ディスプレイパネルに用いられるトランジスタアレイ基板１である。トランジスタアレイ基板１は、ＣＶＤ法、ＰＶＤ法、スパッタリングといった成膜方法、フォトリソグラフィー法、メタルマスク法といったマスク方法、エッチングといった形状加工方法を適宜行うことにより複数のトランジスタを基板２上にパターニングすることによって製造されたものである。そして、後に詳述する検査後に、高仕事関数のアノードと、低仕事関数のカソードと、アノードとカソードの間に挟まれるよう形成された有機化合物発光体とからなる有機エレクトロルミネッセンス素子を正常なトランジスタアレイ基板１に対して二次元アレイ状にパターニングすることによって、エレクトロルミネッセンスディスプレイパネルが製造される。なお、エレクトロルミネッセンスディスプレイパネルを製造するにあたって、有機エレクトロルミネッセンス素子を画素ごとに設けるが、アノード、カソードのうちの何れかを画素ごとにパターニングするのではなく、全ての画素に共通に接続されるよう形成しても良い。また、有機化合物発光体も画素ごとにパターニングしても良いし、有機化合物発光体のうち正孔輸送層、電子輸送層を全ての画素に共通となるよう形成しても良い。
【００１６】
後に詳述するが、本実施形態における検査方法では、製造されたトランジスタアレイ基板１に特に複雑な加工・処理を行わずとも、主にトランジスタアレイ基板１を検査装置１０１（図４に図示）にセッティングすることだけで、トランジスタアレイ基板１の検査を行うことができる。
【００１７】
トランジスタアレイ基板１の構成について詳細に説明する。
図１に示すように、トランジスタアレイ基板１は、シート状又は板状の基板２と、互いに平行となるよう基板２上に配列されたｎ本の信号線Ｙ1〜Ｙnと、基板２を平面視して信号線Ｙ1〜Ｙnに対して直交するよう且つ互いに平行となるよう基板２上に配列されたｍ本の走査線Ｘ1〜Ｘmと、走査線Ｘ1〜Ｘmのそれぞれの間において走査線Ｘ1〜Ｘmと平行となるよう基板２上に配列されたｍ本の供給線Ｚ1〜Ｚmと、信号線Ｙ1〜Ｙn及び走査線Ｘ1〜Ｘmに沿って二次元アレイ状となるよう基板２上に配列された（ｍ×ｎ）群の画素回路となるトランジスタ群Ｄ1,1〜Ｄm,nと、を備える。
【００１８】
以下では、信号線Ｙ1〜Ｙnの延在した方向を垂直方向（列方向）といい、走査線Ｘ1〜Ｘmの延在した方向を水平方向（行方向）という。また、ｍ，ｎは２以上の自然数であり、走査線Ｘに下付けした数字は図１において上からの配列順を表し、供給線Ｚに下付けした数字は図１において上からの配列順を表し、信号線Ｙに下付けした数字は図１において左からの配列順を表し、トランジスタ群Ｄに下付けした数字の前側が上からの配列順を表し、後ろ側が左からの配列順を表す。すなわち、走査線Ｘiは上からｉ行目であり、供給線Ｚiは上からｉ行目であり、信号線Ｙjは左からｊ列目であり、トランジスタ群Ｄi,jは上からｉ行目、左からｊ列目である。なお、製造されるエレクトロルミネッセンスディスプレイパネルについては、一画素につき１群のトランジスタ群Ｄが設けられる。
【００１９】
信号線Ｙ1〜Ｙnは図１においてトランジスタアレイ基板１の第一行の上側に位置する仮想上辺１１から最終行である第ｍ行の下側に位置する仮想下辺１２まで延在しており、信号線Ｙ1〜Ｙnの両端がトランジスタアレイ基板１の仮想上辺１１及び仮想下辺１２の少なくともいずれか一方において露出している。走査線Ｘ1〜Ｘm及び供給線Ｚ1〜Ｚmはトランジスタアレイ基板１の第一列の左側に位置する仮想左辺１３から最終列である第ｎ列の右側に位置する仮想右辺１４まで延在しており、走査線Ｘ1〜Ｘm及び供給線Ｚ1〜Ｚmの両端がそれぞれトランジスタアレイ基板１の仮想左辺１３及び仮想右辺１４において露出している。なお信号線Ｙ1〜Ｙnは仮想上辺１１及び仮想下辺１２の少なくともいずれか一方のみまで延在していればよく、走査線Ｘ1〜Ｘmは仮想左辺１３及び仮想右辺１４の少なくともいずれか一方のみまで延在していればよく、供給線Ｚ1〜Ｚmは仮想左辺１３及び仮想右辺１４の少なくともいずれか他方のみまで延在していればよい。
【００２０】
何れのトランジスタ群Ｄ1,1〜Ｄm,nも同一に構成されているので、トランジスタ群Ｄ1,1〜Ｄm,nのうちトランジスタ群Ｄi,jを代表して説明する。図２は、トランジスタ群Ｄi,jの等価回路図であり、図３は主にトランジスタ群Ｄi,jの電極を示した平面図である。
【００２１】
トランジスタ群Ｄi,jは、三つの薄膜トランジスタ（以下単にトランジスタと記述する。）２１，２２，２３と、キャパシタ２４と、を備える。以下では、検査時並びに検査後の動作時の選択期間にトランジスタ２３のゲートに所定の電圧を印加してトランジスタ２３のソース−ドレインに電流が流れることができる状態にし、検査後の動作時の選択期間にトランジスタ２３のゲートに印加した電圧を動作時の発光期間に保持するスイッチング素子であるトランジスタ２２を第二トランジスタ２２と称し、検査時並びに検査後の動作時の選択期間にトランジスタ２３のソース、ドレインのいずれか一方を信号線Ｙjと導通して、トランジスタ２３のソース−ドレインから信号線Ｙjに電流を流し、検査後の動作時の発光期間にトランジスタ２３のソース、ドレインのいずれか一方と信号線Ｙjとの間の導通を切断するスイッチング素子であるトランジスタ２１を第一トランジスタ２１と称し、検査後に後述する有機エレクトロルミネッセンス素子Ｅi,jに接続され、階調に応じた電流を有機エレクトロルミネッセンス素子Ｅi,jに流す駆動トランジスタとなるトランジスタ２３を第三トランジスタ２３と称する。
【００２２】
何れのトランジスタ２１，２２，２３も、ゲート、ゲートを被覆したゲート絶縁膜、ゲート絶縁膜を挟んでゲートに対向した半導体層、半導体層の両端部上に形成された不純物半導体層、一方の不純物半導体層上に形成されたドレイン、他方の不純物半導体層上に形成されたソース等から構成されたＮチャネルＭＯＳ型の電界効果トランジスタであり、特にアモルファスシリコンを半導体層（チャネル領域）としたａ−Ｓｉトランジスタであるが、ポリシリコンを半導体層としたｐ−Ｓｉトランジスタであってもよい。トランジスタ２１，２２，２３の構造は逆スタガ型であっても良いし、コプラナ型であっても良い。
【００２３】
第一トランジスタ２１のゲート２１ｇは走査線Ｘiに接続され、第一トランジスタ２１のソース２１ｓは信号線Ｙjに接続され、第一トランジスタ２１のドレイン２１ｄは第三トランジスタ２３のソース２３ｓに接続されている。第二トランジスタ２２のゲート２２ｇは走査線Ｘiに接続され、第二トランジスタ２２のドレイン２２ｄは第三トランジスタ２３のドレイン２３ｄ及びコンタクトホール２６を介して供給線Ｚiに接続され、第二トランジスタ２２のソース２２ｓはコンタクトホール２５を介して第三トランジスタ２３のゲート２３ｇに接続されている。第三トランジスタ２３のドレイン２３ｄはコンタクトホール２６を介して供給線Ｚiに接続されている。なお、図３において、半導体層２１ｃが第一トランジスタ２１の半導体層であり、半導体層２２ｃが第二トランジスタ２２の半導体層であり、半導体層２３ｃが第三トランジスタ２３の半導体層である。
【００２４】
平面視してトランジスタ群Ｄi,jの中央には、アノード電極２７が形成され、アノード電極２７は第三トランジスタ２３のソース２３ｓ、第一トランジスタ２１のドレイン２１ｄ及びキャパシタ２４の電極２４Ｂに接続されている。なお検査時には必ずしもアノード電極２７が設けられていなくてもよい。
【００２５】
キャパシタ２４は、第三トランジスタ２３のゲート２３ｇと接続された電極２４Ａと、トランジスタ２３のソース２３ｓと接続された電極２４Ｂと、これら二つの電極の間に介在するゲート絶縁膜（誘電体膜）と、で構成され、第三トランジスタ２３のゲート２３ｇとソース２３ｓとの間に電荷を蓄積する機能を有する。
【００２６】
上記トランジスタ２１，２２，２３は同一工程で同時にパターニングされたものであるが、ゲート、ゲート絶縁膜、半導体層、不純物半導体層、ドレイン、ソース等の組成はトランジスタ２１，２２，２３のあいだで同じであり、トランジスタ２１，２２，２３の形状、大きさ、寸法、チャネル幅、チャネル長等はトランジスタ２１，２２，２３のそれぞれの機能に応じて異なる。
【００２７】
ここで、走査線Ｘ1〜Ｘm及び供給線Ｚ1〜Ｚmは、ゲート２１ｇ，２２ｇ，２３ｇ及び電極２４Ａのもととなる導電性薄膜（例えば、クロム、金、チタン、アルミ、銅等）をエッチング法等で形状加工することによりゲート２１ｇ，２２ｇ，２３ｇ及び電極２４Ａと同時に形成されたものである。走査線Ｘ1〜Ｘm、供給線Ｚ1〜Ｚm及びゲート２１ｇ，２２ｇ，２３ｇはべた一面のゲート絶縁膜によって被覆されており、コンタクトホール２５，２６はゲート絶縁膜に形成されたものである。信号線Ｙ1〜Ｙnは、ソース２１ｓ，２２ｓ，２３ｓ、ドレイン２１ｄ，２２ｄ，２３ｄ及び電極２４Ｂのもととなる導電性薄膜（例えば、クロム、金、酸化クロム、銅等）をエッチング法で形状加工することによりソース２１ｓ，２２ｓ，２３ｓ、ドレイン２１ｄ，２２ｄ，２３ｄ及び電極２４Ｂと同時に形成されたものである。
【００２８】
平面視して、信号線Ｙ1〜Ｙnと走査線Ｘ1〜Ｘmが交差する箇所において信号線Ｙ1〜Ｙnと走査線Ｘ1〜Ｘmとの間には、及び、信号線Ｙ1〜Ｙnと供給線Ｚ1〜Ｚmが交差する箇所において信号線Ｙ1〜Ｙnと供給線Ｚ1〜Ｚmとの間には、半導体層２１ｃ，２２ｃ，２３ｃのもととなる半導体膜をパターニングすることにより半導体層２１ｃ，２２ｃ，２３ｃと同時に形成された保護膜４４Ａが設けられている。
【００２９】
なお、有機エレクトロルミネッセンス素子をトランジスタアレイ基板１に二次元アレイ状にパターニングした場合、図２に示すように、有機エレクトロルミネッセンス素子Ｅi,jのアノード電極２７上に有機ＥＬ層、カソード電極が形成されてアクティブマトリクス型エレクトロルミネッセンスディスプレイパネルが完成されることになる。
【００３０】
次に、図４を用いてトランジスタアレイ基板１を検査する検査装置１０１について説明する。ここで、図４においては、図面を簡単にするため、トランジスタアレイ基板１のｉ行目及びｊ列目に関する回路のみを示す。
【００３１】
トランジスタアレイ基板１は検査装置１０１に対して着脱可能である。この検査装置１０１は、システムコントローラ１０２と、マルチプレクサ１０３と、シフトレジスタ（走査ドライバ）１０４と、配線１０７と、プローブ１０８と、判定回路１０９と、を備える。
【００３２】
プローブ１０８は可変電圧源１０５を全ての供給線Ｚ1〜Ｚmに接続されるためのプローブであり供給線Ｚ1〜Ｚmの端子上に載置される低抵抗導電性物質からなるプレートである。
【００３３】
シフトレジスタ１０４は、走査線Ｘ1〜Ｘmと同数の出力端子を有する。トランジスタアレイ基板１が検査装置１０１に対して装着された場合、シフトレジスタ１０４のこれら出力端子と走査線Ｘ1〜Ｘmが一対一で接続される。図５のタイミングチャートに示すように、シフトレジスタ１０４は、これら出力端子の中から１つずつ切り換えて、これら出力端子からハイレベルのシフトパルスを順次出力するよう設けられている。つまり、シフトレジスタ１０４は、走査線Ｘ1から走査線Ｘmへの順に（走査線Ｘmの次は走査線Ｘ1)シフトパルスを順次出力することで、走査線Ｘ1〜Ｘmを順次選択するものである。なお、以下ではシフトレジスタ１０４がシフトパルスを出力している期間を選択期間といい、走査線Ｘ1〜Ｘmの各選択期間が他の選択期間と時間的に重なり合っていない。
【００３４】
図４に示すように、システムコントローラ１０２は可変電圧源１０５と電流計１０６とを具備する。トランジスタアレイ基板１が検査装置１０１に対して装着された場合、可変電圧源１０５は配線１０７を介してプローブ１０８に接続され、プローブ１０８は全ての供給線Ｚ1〜Ｚmに接続される。図５に示すように、可変電圧源１０５は、それぞれの選択期間中に供給線Ｚ1〜Ｚmに印加した電圧の掃引をｎ回行うものである。従って、シフトレジスタ１０４によって１行目の走査線Ｘ1の選択期間が開始してから、ｍ行目の走査線Ｘmの選択期間が終了するまでの間に、電圧の掃引が（ｍ×ｎ）回行われる。図５に示すように、可変電圧源１０５による電圧は、掃引開始時において０Ｖであり、時間の経過とともに上昇し、各信号線Ｙ1〜Ｙnの掃引終了時において０Ｖに瞬時に戻るよう変化する。なお、可変電圧源１０５による電圧が、掃引開始時において瞬時に所定値まで上昇し、時間の経過とともに下降し、掃引終了時において所定値まで瞬時に戻るよう変化しても良い。
【００３５】
マルチプレクサ１０３は、信号線Ｙ1〜Ｙnと同数の入力端子と、電流計１０６に接続された出力端子と、を有する。トランジスタアレイ基板１が検査装置１０１に対して装着された場合、マルチプレクサ１０３のこれら入力端子と信号線Ｙ1〜Ｙnが一対一で接続される。マルチプレクサ１０３は、これら入力端子の中から１つずつ切り換えて、これら入力端子に入力される信号を出力端子から電流計１０６に順次伝達するよう設けられている。つまり、マルチプレクサ１０３は、信号線Ｙ1から信号線Ｙnへの順に（信号線Ｙnの次は信号線Ｙ1）、信号線Ｙ1〜信号線Ｙnに流れる電流を順次電流計１０６に出力するものである。ここで、マルチプレクサ１０３による信号の切換は走査線Ｘ1〜Ｘnそれぞれの選択期間中にｎ回行われ、ｎ回切り換えることを１周期とし、マルチプレクサ１０３が信号線Ｙ1の電流を電流計１０６に出力してから信号線Ｙnの電流を電流計１０６に出力するまでの周期が選択期間と等しい。また、可変電圧源１０５が電圧を掃引することに同期して、マルチプレクサ１０３が信号線Ｙ1〜Ｙnのうちの何れかに流れる電流を電流計１０６に出力する。
【００３６】
電流計１０６は、マルチプレクサ１０３の出力端子から出力される電流の大きさを測定するものである。
【００３７】
判定回路１０９は、図６に示す正常なトランジスタ群Ｄi,jの第三トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間の電圧−電流特性データが記憶され、この特性データを基づいて、図５に示す可変電圧源１０５の出力電圧に対してマルチプレクサ１０３から取り込まれた電流計１０６の電流の波形から検査対象のトランジスタ群Ｄi,jが正常に動作しているかどうか判断する機能を有する。
【００３８】
次に、検査装置１０１の動作を説明するとともに、検査装置１０１を用いてトランジスタアレイ基板１及びトランジスタ群Ｄ1,1〜Ｄm,nを検査する方法について説明する。
【００３９】
まず図４に示すように、シフトレジスタ１０４の各端子が走査線Ｘ1〜Ｘmに接続されるようにトランジスタアレイ基板１を配置させ、更にマルチプレクサ１０３の各端子を信号線Ｙ1〜Ｙnに接続されるようにトランジスタアレイ基板１を配置させ、プローブ１０８を全ての供給線Ｚ1〜Ｚmに接続させる。
【００４０】
そして、図５に示すように、シフトレジスタ１０４によって、１行目の走査線Ｘ1からｍ行目の走査線Ｘmへの順（但し、ｍ行目の走査線Ｘmの次は１行目の走査線Ｘ1）にハイレベルのシフトパルスが出力されていくことにより、走査線Ｘ1〜Ｘmが順次選択されていく。
【００４１】
走査線Ｘ1〜Ｘmそれぞれの選択期間において、可変電圧源１０５によって、供給線Ｚ1〜Ｚmに印加される電圧の掃引がｎ回行われる。また、走査線Ｘ1〜Ｘmそれぞれの選択期間において、マルチプレクサ１０３によって、信号線Ｙ1〜Ｙnの信号（流れる電流）が信号線Ｙ1から信号線Ｙnへの順に電圧の掃引に同期して電流計１０６に伝達されていく。マルチプレクサ１０３から出力される信号電流の大きさが電流計１０６によってリアルタイムに測定される。
【００４２】
１行目の走査線Ｘ1の選択期間における作用について詳細に説明する。
１行目の走査線Ｘ1の選択期間においては、走査線Ｘ1にハイレベルのシフトパルスが出力されているので、１行目のトランジスタ群Ｄ1,1〜Ｄ1,nの何れでも、第一トランジスタ２１及び第二トランジスタ２２がオン状態となる。
【００４３】
ここで、１行目の選択期間において可変電圧源１０５によって１回目の電圧掃引が行われる時は、マルチプレクサ１０３によって１列目の信号線Ｙ1の信号（電流）が電流計１０６に出力されるが、１行目の供給線Ｚ1の電圧の上昇に応じてトランジスタ群Ｄ1,1においては第三トランジスタ２３の第三トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間の電圧が上昇するので、これにともない第三トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間並びに信号線Ｙ1に流れる電流も上昇する。このときの電流の流れる向きは図４に示す矢印の通りである。このとき、図５に示す電流計１０６で測定される電流も上昇するから、可変電圧源１０５によって印加される電圧と電流計１０６で測定される電流との関係が図６のグラフに示すような関係になっているかどうかを判定回路１０９が判定し、１行目のトランジスタ群Ｄ1,1〜Ｄ1,nのうちどれが正常で、どれが正常でないかを記憶する。
【００４４】
以上のように電流計１０６で電流を判定回路１０９が判定することによって、トランジスタ群Ｄ1,1を検査することができる。すなわち、トランジスタ群Ｄ1,1のうち第一トランジスタ２１、第二トランジスタ２２、第三トランジスタ２３やこれらを接続する走査線Ｘ1、信号線Ｙ1〜Ｙn、供給線Ｚ1〜Ｚmのうちの少なくともいずれかが正常に機能しなければ、走査線Ｘ1にシフトパルスが出力されても、トランジスタ２１，２２，２３が正常に動作しない。そのため、信号線Ｙjを流れる電流が供給線Ｚ1の電圧に対応せず、判定回路１０９がそのトランジスタ群Ｄ1,jを不良と判定する。
【００４５】
なお、各信号線Ｙ1〜Ｙnからのマルチプレクサ１０３に取り込まれる微小電流は各信号線Ｙ1〜Ｙnの配線容量を充電するために流れるまでに時間がかかる。ここで、シフトレジスタ１０４の検査時の各選択期間は、このトランジスタアレイ基板１に有機エレクトロルミネッセンス素子Ｅ1,1〜Ｅm,nを設けたエレクトロルミネッセンスディスプレイパネルで表示の時の走査線Ｘ1〜Ｘmの各選択期間よりも十分長い時間であるので、検査時の各選択期間内には各信号線Ｙ1〜Ｙnに電流検査できる程度の電流値に達する電流を流すことができる。
【００４６】
１行目の選択期間において、可変電圧源１０５が電圧掃引をｎ回行い、マルチプレクサ１０３がそれに同期して信号線Ｙ1〜Ｙnの信号（電流）を電流計１０６に順次出力していくことによって、トランジスタ群Ｄ1,1の場合と同様に、トランジスタ群Ｄ1,1〜Ｄ1,nの検査が順次行われる。
【００４７】
そして、シフトレジスタ１０４が走査線Ｘ1〜Ｘmを順次選択していくことによって、電流計１０６で信号線Ｙ1から信号線Ｙnへの順に形成される電流波形から判定回路１０９が判定していくことが１行ずつ順に行われる。これにより、トランジスタ群Ｄ1,1〜トランジスタＤm,nの検査が順次行われ、全体としてトランジスタアレイ基板１の検査が行われる。
【００４８】
なお、判定回路１０９がトランジスタ群Ｄ1,j、Ｄ2,j、Ｄ3,j、……、Ｄm,jが異常であると判定したら、信号線Ｙjに問題がある可能性が推測でき、トランジスタ群Ｄi,1、Ｄi,2、Ｄi,3、……、Ｄi,nが異常であると判定したら、供給線Ｘi又は供給線Ｚiに問題がある可能性が推測できる。
【００４９】
以上のように、本実施形態によれば、トランジスタアレイ基板１の製造後にトランジスタアレイ基板１に特に複雑な加工・処理を行わずとも、主にトランジスタアレイ基板１を検査装置１０１にセッティングすることだけで、トランジスタアレイ基板１の検査を行うことができる。これは、トランジスタアレイ基板１に対して有機エレクトロルミネッセンス素子を画素ごとに形成しなくてもトランジスタアレイ基板１が動作可能なためである。
【００５０】
すなわち、供給線Ｘiと信号線Ｙjとの間において、第三トランジスタ２３が第一トランジスタ２１に直列に接続されているので、選択期間のように第一トランジスタ２１及び第二トランジスタ２２をオン状態とすれば、供給線Ｘiから第三トランジスタ２３及び第一トランジスタ２１を介して信号線Ｙjに向かった電流が流すことができる。そのため、このトランジスタアレイ基板１は、製造後に特に複雑な加工・処理を行わずとも、トランジスタアレイ基板１の検査を行うことができる。
【００５１】
ここで、トランジスタアレイ基板１に有機エレクトロルミネッセンス素子をマトリクス状に配列して、エレクトロルミネッセンスディスプレイパネルを製造した場合、そのエレクトロルミネッセンスディスプレイパネルをアクティブマトリクス方式で駆動するには、次のようになる。すなわち、図７に示すように、走査側ドライバによってｉ行目の走査線Ｘiにシフトパルス（ハイレベル）が出力されて走査線Ｘiが選択された時は、別の走査側ドライバによってｉ行目の供給線Ｚiにシフトパルス（有機エレクトロルミネッセンス素子Ｅi,jのカソードの電圧より低レベル）が出力されて供給線Ｚiが選択される。これにより、第一トランジスタ２１及び第二トランジスタ２２がオン状態となる。この時、データ側ドライバによって信号線Ｙ1〜Ｙnに階調に応じた引抜電流レベルの信号が出力され、トランジスタ群Ｄi,jにおいては供給線Ｚiから第三トランジスタ２３、第一トランジスタ２１を介して信号線Ｙjに向かった引抜電流が流れる。この引抜電流の大きさは、データ側ドライバによって階調に応じた大きさに制御されている。この時、第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧のレベルに従った大きさの電荷がキャパシタ２４にチャージされ、引抜電流の大きさが第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧のレベルに変換される。その後の発光期間では、走査側ドライバによって走査線Ｘiがローレベルになり、第一トランジスタ２１及び第二トランジスタ２２がオフ状態となるが、オフ状態の第二トランジスタ２２によってキャパシタ２４の電荷が閉じ込められ、第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧がそのまま維持される。この時、供給線Ｚiがハイレベル（有機エレクトロルミネッセンス素子Ｅi,jのカソードより高レベル）になることによって、供給線Ｚiから第三トランジスタ２３を介して有機エレクトロルミネッセンス素子Ｅi,jに駆動電流が流れ、有機エレクトロルミネッセンス素子Ｅi,jが発光するが、駆動電流の大きさは第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧に依存する。そのため、発光期間における駆動電流の大きさは、選択期間における引抜電流の大きさに等しくなる。
【００５２】
以上のように、エレクトロルミネッセンスディスプレイパネルを駆動する場合であっても、トランジスタアレイ基板１を検査する場合であっても、ｉ行目の選択期間においては供給線Ｘiから第三トランジスタ２３、第一トランジスタ２１を介して信号線Ｙjに電流が流れる。そのため、本実施形態のように、それぞれの選択期間において信号線Ｙ1〜Ｙmに流れる電流を測定することにより、トランジスタ群Ｄ1,1〜Ｄm,nを検査することができる。したがって、有機エレクトロルミネッセンス素子Ｅ1,1〜Ｅm,nを形成する前のトランジスタアレイ基板１の不良を、有機エレクトロルミネッセンス素子を製造する生産ラインから外すことができるので生産コストを抑制することができる。
【００５３】
なお、本発明は、上記実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
【００５４】
上記実施形態では、マルチプレクサ１０３を設けることによって１つの電流計１０６で複数の信号線Ｙ1〜Ｙnに流れる電流を順次測定したが、マルチプレクサ１０３の代わりに電流計を信号線Ｙ1〜Ｙnのそれぞれに接続することによって信号線Ｙ1〜Ｙnに流れる電流を同時に測定しても良い。すなわち、上記実施形態では、信号線Ｙ1〜Ｙnに流れる電流をマルチプレクサ１０３で順次電流計１０６に取り込むようにしたが、信号線Ｙ1〜Ｙnに合わせて複数の電流計を設けて信号線Ｙ1〜Ｙnにの電流を同時に取り込むようにしてもよい。この場合、それぞれの選択期間において行う電圧の掃引は一回で良い。
【００５５】
また上記実施形態では、第二トランジスタ２２のドレインが供給線Ｚiに接続されているが、図８に示すように、供給線Ｚiの代わりに走査線Ｘiに接続されていてもよい。
【００５６】
また上記実施形態では、トランジスタ群Ｄi,jのトランジスタが全てＮチャネル型であったが、全てＰチャネル型であってもよい。この場合、各種信号のハイ、ローが逆になるように設定されていればよい。
【００５７】
また上記実施形態では、可変電圧源１０５は最低電圧を０Ｖとしたが、図６に示すように、第三トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間に電流が流れ始める閾値電圧Ｖth又はその近傍の電位を最低電圧としてもよい。
【００５８】
また、第三トランジスタ２３は、検査後にアクティブマトリクス方式のエレクトロルミネッセンスディスプレイパネルとして有機エレクトロルミネッセンス素子Ｅi,jのアノード電極２７に接続されることになるが、アノード２７の代わりに有機エレクトロルミネッセンス素子Ｅi,jのカソード電極に接続されるようにしてもよい。
【００５９】
また上記実施形態では、判定回路１０９が、信号線Ｙ1〜Ｙnに流れる電流を順次判定したが、同時に判定するようにしてもよい。
【００６０】
上記実施形態では、検査前に有機エレクトロルミネッセンス素子を設けずに検査後に有機エレクトロルミネッセンス素子を設けたが、検査前に有機エレクトロルミネッセンス素子以外の電流階調制御型の発光素子を設けずに検査後にこの発光素子を設けてもよい。
【図面の簡単な説明】
【００６１】
【図１】検査対象物であるトランジスタアレイ基板１の回路構成を示した等価回路図である。
【図２】トランジスタ群Ｄi,jの回路構成を示した等価回路図である。
【図３】トランジスタ群Ｄi,jの平面図である。
【図４】トランジスタアレイ基板１とともに検査装置１０１を示したブロック図である。
【図５】検査装置１０１によって検査する際における電圧の推移を示したタイミングチャートである。
【図６】トランジスタ群Ｄi,jが正常な場合において、可変電圧源１０５によって印加された電圧と電流計１０６により測定された電流との関係を示したグラフである。
【図７】トランジスタアレイ基板１を用いたエレクトロルミネッセンスディスプレイパネルの動作を説明するためのタイミングチャートである。
【図８】トランジスタ群Ｄi,jの回路構成を示した等価回路図である。
【符号の説明】
【００６２】
１  トランジスタアレイ基板１
Ｄ1,1〜Ｄm,n  トランジスタ群
Ｘ1〜Ｘm  走査線
Ｙ1〜Ｙn  信号線
Ｚ1〜Ｚm  供給線
２１  第一トランジスタ（第一スイッチング素子）
２２  第二トランジスタ（第二スイッチング素子）
２３  第三トランジスタ（駆動トランジスタ）
２４  キャパシタ
１０１  検査装置
１０３  マルチプレクサ
１０４  シフトレジスタ
１０５  可変電圧源
１０６  電流計
１０９  判定回路
【図１】
0004665419.tif 000002
【図２】
0004665419.tif 000003
【図３】
0004665419.tif 000004
【図４】
0004665419.tif 000005
【図５】
0004665419.tif 000006
【図６】
0004665419.tif 000007
【図７】
0004665419.tif 000008
【図８】
0004665419.tif 000009