(57)【特許請求の範囲】
【請求項１】
複数個の抵抗素子が直列接続されてなる抵抗ラダーと、
複数個の電圧比較器と、
上記抵抗ラダーの高電位側に設けられた第１電流回路及び低電位側に設けられた第２電流回路とを含み、
上記複数個の電圧比較器のそれぞれは、抵抗ラダーの抵抗素子と抵抗素子との各接続点の電圧と基準電圧を比較し、
上記各接続点の任意の箇所にアナログ入力電圧が供給される入力端子を有することを特徴とするＡＤ変換器。
【請求項２】
請求項１において、
上記第１電流回路と第２電流回路のそれぞれ電流値は、カレントミラー回路により同じ電流値となるように設定されるものであることを特徴とするＡＤ変換器。
【請求項３】
請求項１又は２において、
上記抵抗ラダーは、それを構成する単位の抵抗素子の数が２n 個からなり、
上記電圧比較器の数は、上記単位の抵抗素子の接続点に対応した２n −１個からなり、
ｎビットのデジタル信号を形成するものであることを特徴とするＡＤ変換器。
【請求項４】
請求項１又は２において、
上記抵抗ラダーは、それを構成する単位の抵抗素子の数が２n 個からなり、そのうち両端には、単位の抵抗素子の半分の値を有する抵抗素子が設けられ、任意の箇所の単位の抵抗素子は、その抵抗値が上記単位の抵抗素子の抵抗値の１／２の値とされてなる部分に中点を有し、上記中点にアナログ入力電圧が供給される入力端子が設けられ、
上記電圧比較器の数は、上記両端に設けられた抵抗素子及び各単位の抵抗素子の接続点に対応した２n 個からなり、
ｎビットのデジタル信号を形成することを特徴とするＡＤ変換器。
【請求項５】
請求項１ないし４のいずれかにおいて、
上記入力端子は、抵抗ラダーの中央もくしは中央付近の上記接続点にされるものであることを特徴とするＡＤ変換器。
【請求項６】
請求項１ないし５のいずれかにおいて、
上記入力端子と上記抵抗ラダーの所定の接続点の間には容量素子が設けられるものであることを特徴とするＡＤ変換器。
【請求項７】
請求項１ないし６のいずれかにおいて、
上記入力端子には、トラック／ホールド回路が設けられるものであることを特徴とするＡＤ変換器。
【請求項８】
請求項１ないし７のいずれかにおいて、
上記抵抗ラダーは、入力端子に正相のアナログ入力電圧が供給されてなる正相側抵抗ラダーと、入力端子に逆相のアナログ入力電圧が供給されてなる逆相側抵抗ラダーとからなり、
上記各電圧比較器のそれぞれは、正相側抵抗ラダーの各抵抗素子の接続点の電圧と、逆相側抵抗ラダーの中点に関しての対称点となる各接続点の電圧とを比較することを特徴とするＡＤ変換器。
【請求項９】
２n 個の抵抗素子からなる第１と第２抵抗ラダーと、
２n −１個の電圧比較器と、
上記第１及び第２抵抗ラダーの高電位側に設けられた第１電流回路と、
上記第１及び第２抵抗ラダーの低電位側に設けられた第２電流回路とを含み、
上記電圧比較器のそれぞれは、上記第１抵抗ラダーの各接続点の電圧と、上記第２抵抗ラダーの中点に関しての対称点となる各接続点の電圧とを比較するものであり、
上記第１抵抗ラダーの中央もしくは中央近辺の接続点に設けられた第１入力端子に正相のアナログ入力電圧が供給され、
上記第２抵抗ラダーの中央もしくは中央近辺の接続点に設けられた第２入力端子に逆相のアナログ入力電圧が供給されてなることを特徴とするＡＤ変換器。
【請求項１０】
請求項９において、
上記第１電流回路と第２電流回路のそれぞれ電流値は、カレントミラー回路により同じ電流値となるように設定されるものであることを特徴とするＡＤ変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＡＤ（アナログ−デジタル）変換器に関し、特に並列比較（フラッシュ）型ＡＤ変換器に利用して有効な技術に関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータにおけるデータストレージ、あるいは動画のメディアなどとしてＨＤＤ(Hard Disk Drive) やＤＶＤ（Digital Versatile Disk) の利用が拡大している。こうしたディスクデータストレージシステムにおいて、ディスクに記録された信号を読み出すには大きく分けてアナログ信号処理によるものとデジタル信号処理によるものがある。後者は磁気ヘッドや光ピックアップ等で取り込んだ信号から、符号間干渉などの影響を除き、もとのデータ列をデジタル信号処理により再現する。
【０００３】
このためディスクから読みとられた信号は、まずアナログ・デジタル変換器（ＡＤ変換器）によりデジタル信号にされる。これに用いられるＡＤ変換器は、６ビット程度の分解能と数百ＭＨｚという高速なサンプリングレートが要求され、要求サンプリングレートは高速化の一途を辿っている。加えて一般にはサンプリング周波数の１／４程度の広帯域特性が要求されている。
【０００４】
高速動作に向けたフラッシュ（並列比較）型ＡＤ変換器として、”A CMOS 6b 500Msample/s ADC for Hard Disk Drive Read Channel ”IEEE  1999年 Internationa1 Solid State Circuits Conference  予稿集 pp.274 〜275  Y.Tamba他（以下、文献１という）や、“A 2.5 Volt 6bit 600MS/s Flash ADC in 0.25um CMOS”2000年  European Solid State Cirucuits Conference 予稿集  pp.196〜199  P.Scholtens他（以下文献２）がある。
【０００５】
一般的なフラッシュ型ＡＤ変換器は、ＡＤ変換器の分解能をｎビットとした場合、２のｎ乗（２n ）個の抵抗群（抵抗ラダー）、２のｎ乗−１（２n −１）個の電圧比較器群、そしてエンコーダーから成る。入力された基準電圧を抵抗ラダーで分圧して得た基準電圧群と、入力電圧を同時に電圧比較器群を用いて比較し、２のｎ乗−１個の比較器出力信号を得る。この信号は入力信号と基準電圧が最も近い比較器を境に、入力する基準電圧が低い電圧のところでは比較器出力信号が「１」に、高い電圧では「０」となっている。これを「温度計符号」と呼ぶが、エンコーダはこの２のｎ乗−１個の温度計符号信号からｎビットのバイナリ信号を得る回路である。
【０００６】
前述の電圧比較器では、入力信号とｉ番目の基準電圧Ｖrefi（ｉは１から２のｎ乗−１の自然数）の大小を比較するものであるが、この代りに入力信号Ｖinと基準電圧Ｖrefiの差電圧の正負を判断しても同じ結果が得られる。すなわち、
？（Ｖin＞Ｖrefi）＝？（Ｖin−Ｖrefi＞０）        ・・・・・・・（１）
ここで「？（ａ＞ｂ）」は括弧内の真偽を判断する。すなわちａはｂより大きいかを判断することを意味する。前記文献２のＡＤ変換器はこの考えに基づいている。
【０００７】
【発明が解決しようとする課題】
フラッシュ型ＡＤ変換器の比較器動作において重要なのは、電圧比較器の判定結果の遷移点（デシジョンポイント）近辺である。この部分では電圧比較器の入力電圧差が小さくなり、電圧比較器のゲイン不足やオフセット等特性の不完全性が見えやすいためである。前記の一般的な構成のフラッシュ型ＡＤ変換器を考えると、デシジョンポイントは各電圧比較器の入力基準電圧Ｖrefiとなり、比較器毎に異なる。入力基準電圧Ｖrefi毎に電圧比較器の作り分けをしないとすれば、全ての入力電圧範囲で動作するよう動作範囲を広く設計することになり、回路規模や消費電力が大きくなる。一方、前記式（１）の変形（Ｖin−Ｖrefi＞０）に基づいたＡＤ変換器では、電圧比較器は電圧の０クロス、すなわち正か負かだけを判別すれば良いものであり、電圧比較器に要求されるものは電圧比較器群のどこをとっても同一となり、先の問題は解決される。
【０００８】
しかし、前記文献２のＡＤ変換器は、その構成上ラダー抵抗を流れる直流電流がアナログ信号の入力端子に流れ込む、又は流れ出す構成である。ＡＤ変換器の入力インピーダンスは、ＡＤ変換器自身が前段の負荷とならないよう十分高いことが要求される。文献２のＡＤ変換器では、入力インピーダンスを高めるため入力バッファが不可欠となる。このバッファは数百ＭＨｚの信号帯域を確保しつつ電流駆動能力が求められる。また低出力インピーダンス、低オフセット、低歪み等様々な要求を満足する必要がある。またバッファ自体が低歪みであったとしても、その出力インピーダンスが十分低くない場合は出力インピーダンスの出力電圧依存性起因の歪みが発生する。
【０００９】
さらに、前記文献２のＡＤ変換器は、そのアナログ入力信号範囲の問題がある。ＡＤ変換器の入力信号は、ダイナミックレンジと回路の動作マージンを考慮し、一般に電源電圧の１／２付近に設定されるが、前記文献２のＡＤ変換器では、構成上入力電圧を電源電圧の１／２に設定することが困難で、電源側かグランド側のどちらかにずらして設定しなくてはならない。従って入力信号振幅最大値が制限され、これは信号対雑音比（Ｓ／Ｎ比）等に不利となる。大きな振幅を入力すれば歪んでしまう。
【００１０】
この発明の目的は、入力信号のバッファが不要、もしくはバッファに対する入力信号範囲、出力インピーダンスと言った要求仕様が緩和されたＡＤ変換器を提供することにある。この発明の他の目的は、低消費電力化、小回路規模化、高速化が実現できるＡＤ変換器を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。複数個の抵抗素子が直列接続されてなる抵抗ラダーの各接続点の電圧と基準電圧とを複数個の電圧比較器で比較し、上記抵抗ラダーの高電位側に第１電流回路及び低電位側に第２電流回路をそれぞれ設け、上記抵抗ラダーの両端を除く任意の箇所に入力端子を設けてアナログ入力電圧を供給する。
【００１２】
【発明の実施の形態】
図１には、この発明に係るフラッシュ型ＡＤ変換器の一実施例の回路図が示されている。特に制限されないが、これらの各回路素子及び回路ブロックは、公知のＣＭＯＳ半導体集積回路の製造技術によって、単結晶シリコンを代表とするような半導体基板上において形成される。
【００１３】
この実施例では、ＡＤ変換器の分解能をｎビットとしたとき、２n 個からなる抵抗値がｒである抵抗ラダーを有する。ｒは上記のように抵抗値を意味することの他、抵抗ラダーを構成する単位の抵抗素子自体を表す場合もある。この抵抗ラダーの上端（高電位側）に、特に制限されないが、カレントミラー回路等による吐き出し型（ソース型）の定電流回路（第１電流回路）と、抵抗ラダーの下端（低電位側）にカレントミラー回路等による吸い込み型（シンク型）の定電流回路（第２電流回路）とが設けられる。上記吐き出し型の定電流回路は、上記抵抗ラダーの上端側からバイアス電流Ｉbiast を供給し、吸い込み型の定電流回路は上記抵抗ラダーの下端側においてバイアス電流Ｉbiasb を吸い込む。上記両バイアス電流は、後述するようなカレントミラー回路によりＩbiast ＝Ｉbiasb のように設定される。
【００１４】
上記のように２n 個からなる単位の抵抗素子ｒの相互接続点（以下接点という）は、同図に代表として例示的に示されているように接点１、接点２、接点３、……接点２n-1 −１、接点２n-1 、接点接点２n-1 ＋１、……接点２n −２、接点２n −１のように、（２n −１）個からなり、それぞれの接点に対応して電圧比較器が設けられる。それ故、電圧比較器の数は、（２n −１）個とされる。これらの電圧比較器１〜電圧比較器２n −１の正相（非反転）入力（＋）には、前記接点１〜接点２n −１の各電圧がそれぞれ供給される。上記電圧比較器の逆相（反転）入力（−）には、基準電圧Ｖref が共通に供給される。そして、特に制限されないが、抵抗ラダーの中央部の接点２n-1 は、アナログ入力電圧端子とされ、アナログ入力電圧Ｖinが供給される。
【００１５】
上記電圧比較器１〜電圧比較器２n −１の出力信号は、ブラックボックスで示されたエンコーダに供給され、前記のような２n −１の温度計符号信号がｎビットのバイナリ信号ｂ0 〜ｂn-1 に変換される。
【００１６】
この実施例のＡＤ変換器において、抵抗ラダー各接点の電圧を求めると、以下のようになる。高電位側定電流回路の電流値Ｉbiast と低電位側定電流回路の電流値Ｉbiasb が等しいバイアス電流Ｉbiasとして、抵抗ラダー各接点の電位はアナログ入力電圧Ｖinから抵抗による電圧上昇分又は降下分を加えた値になる。
【００１７】
0004692979.tif 000002
「入力電圧十比較電圧」という箇所は、「入力電圧−（−比較電圧）」と見なし、（２）式右辺の各項の正負を判定すれば（１）式に基づいて動作することが理解されるであろう。
【００１８】
比較のために前記文献２に示されたフラッシュ型ＡＤ変換器について検証する。文献２のＡＤ変換器は、前記（１）式に基づき入力信号と基準電圧の差電圧を生成し、その正負を判断するものである。文献２のＡＤ変換器では、抵抗ラダーの一方に定電流源を、もう一方に入力電圧を加える構成である。電圧比較器の一方の入力端子（例えば＋）は抵抗ラダーの各接点に接続され、また電圧比較器の他方の入力端子（例えば−）は基準電圧Ｖref に接続される。この基準電圧Ｖref が正負判定の基準であり、全比較器のデシジョンポイント（判定点）がこの電圧となる。
【００１９】
以下に文献２でのＡＤ変換動作を簡単に説明する。抵抗ラダーの各接点の電圧は、アナログ入力電圧をＶin、抵抗ラダーのバイアス電流、つまり定電流回路の電流値をＩblas、ラダーの抵抗値をｒとすると、
0004692979.tif 000003
【００２０】
いずれも「入力電圧十比較電圧」という式となっており、「入力電圧−（−比較電圧）」と見なし、この正負を判定すれば（１）式に基づいて動作することがわかる。基準電圧Ｖref を２n-1 ・Ｉbias・ｒとしたとき、各比較器入力電圧、つまり比較器の＋側端子電圧と−側端子電圧の差は次のようになる。
【００２１】
0004692979.tif 000004
【００２２】
各比較器入力電圧は、ラダー中央の比較器においてちょうどアナログ入力信号電圧Ｖinに等しくなり、それ以外はＶinにＩbias・ｒの整数倍の電圧を引いた、もしくは足した電圧となっている。
【００２３】
本構成における文献２のＡＤ変換器では、前記説明したように次の（１）ないし（４）の問題が存在することが本願発明者等の研究により明らかとされた。
（１）  ラダー抵抗を流れる直流電流Ｉbiasがアナログ入力端子に流れる。
（２）  ＡＤ変換器の入力電圧範囲が偏る。すなわち中心電圧を電源電圧の１／２に設定できない。
（３）  入力端子がラダー抵抗の端にあるため、もう一方では抵抗と寄生容量の時定数による遅れが発生し、高速な信号を入力した場合、波形が歪む。
（４）  （１）の問題を避けるため、入力バッファを付加した場合、その出力インピーダンスが歪み、オフセット等特性に影響を与える。
【００２４】
前記（１）の問題において、ＡＤ変換器入力端子は入力インピーダンスが高いことが望まれるが、本構成では抵抗ラダーのバイアス電流Ｉbiasはアナログ入力端子の他に行き場所がないので、ＡＤ変換器の前段回路がこの電流を供給する。つまり、前段回路において上記バイアス電流Ｉbiasを吸い込む必要がある。これを避けるためには、入力バッファが必要になる。この入力バッファは、上記バイアス電流Ｉbiasの供給能力を持ち、かつ広帯域、低歪みであることが要求されることとなる。
【００２５】
前記（２）の問題において、ＡＤ変換器の入力信号電圧範囲は動作上のマージンを確保し、より大きい振幅の信号を入力可能とするため、一般にその中心電圧を電源電圧の１／2 に選ぶものである。しかし文献２のＡＤ変換器では、信号入力範囲を低電圧側にずらして設定せざるを得ない。信号入力範囲において、まず低電圧側を考える。電圧比較器の入力範囲を無視すれば、回路の最低電圧である０Ｖを入力することが出来る。一方高電圧側は次のような制限が生じる。抵抗ラダー上端の電圧は入力電圧Ｖinに２n ・Ｉbias・ｒを加えた値となる。またラダー上端に入っている定電流回路には、動作上十分な電圧をかけることが必要である。
【００２６】
この電圧をＶｂとすると、アナログ入力電圧Ｖinとこれらの電圧の関係は、電源電圧をＶddとして、
Ｖdd≧Ｖｂ＋Ｉbias・ｒ・２n ＋Ｖin            ・・・・・・・・・（５）
と表される。ここで不等号の意味は、これを満足すればどの回路にも十分な電圧が掛かり、所定の動作が期待できるという意味である。
【００２７】
上記（５）式を変形し、さらに先ほどの低電源電圧側の制限も一緒に表すと次のようになる。
Ｖdd−Ｖｂ−Ｉbias・ｒ・２n ＋≧Ｖin≧０．０  ・・・・・・・・・（６）
電源電圧Ｖddが十分高い場合は、入力電圧Ｖinは、上記（６）式を満足しつつ、電源電圧の１／２の近辺に設定することは可能だが、低電源電圧においてそれは困難になる。
【００２８】
一例を計算してみる。Ｖdd＝３．０Ｖ、Ｖｂ＝０．３Ｖ、Ｉbias・ｒ・２n ＝１．５Ｖとすると、
１．５Ｖ≧Ｖin≧０．０Ｖ                      ・・・・・・・・・（７）
となり、信号の中心電圧は０．７５Ｖとなり、電源電圧の１／２、すなわち１．５Ｖに設定することはできない。また前述のように実際には電圧比較器の入力電圧範囲の制限もあるので、上記（６）式よりさらに狭くなる。信号振幅、すなわちＩbias・ｒ・２n の電圧を小さくすれば条件が緩和されるが、入力信号振幅を小さくすることは、この振幅と雑音の振幅比で決まる信号対雑音比（Ｓ／Ｎ比）を劣化させることになり、好ましくない。
【００２９】
前記（３）の問題において、入力信号周波数が高まると、すなわち入力信号が高速に変化すると、抵抗ラダーにおいて入力端子から離れた接点（接点２n −１  、 ２n −２、…）の変化が入力信号に追いつかなくなる問題が生じる。これは入力端子からの抵抗値と抵抗の寄生容量、電圧比較器の入力容量の合計の容量値で決定される各接点の時定数が入力端子から遠くなるほど大きくなるためである。抵抗寄生容量、比較器入力容量を下げるのも限度があるので、抵抗ラダーの単位抵抗値ｒを小さくしなければならない。ＡＤ変換器の最小分解能はラダーの電流と単位抵抗の積Ｉbias・ｒであるので、これを一定に保ちつつ抵抗ｒの抵抗値を減らすには電流Ｉbiasの電流値を増やすことになり消費電力増大を招いてしまう。
【００３０】
前記（４）の問題において、前記文献２のＡＤ変換器では入力バッファの出力インピーダンスが変換特性に影響を与える。入力バッファ出力部は、内部抵抗０の理想信号源とそれに直列に接続される内部抵抗ｒo とで等価的に表される。このため、入力バッファの出力端子での入力電圧Ｖx は、
Ｖx ＝Ｖin＋Ｉbias・ｒo                         ・・・・・・・・（８）
となる。このように入力バッファを介して、各接点電位はＩbias・ｒo という一定値だけずれが生じることがわかる。これはＡＤ変換器のオフセツトの要因となる。また上式ではｒo を定数として扱ったが、一般にアンプの出力インピーダンスは出力電圧依存性を持つ。このため上記（８）式のシフト電圧Ｉbias・ｒo が入力電圧により変化する。これは変換特性の歪みの原因となる。
【００３１】
これらを解決するには入力バッファがＯＰアンプを用いたボルテージフォロアタイプであれば、ＯＰアンプの電圧利得を高くし、出力インピーダンスを十分下げる必要がある。またＭＯＳトランジスタのソースフォロアによる入力バッファであれば、ソースフォロアとなっているＭＯＳトランジスタの相互コンダクタンスｇｍ値の逆数が出力抵抗であることから、ｇｍ値を大きくする必要がある。ｇｍ値はトランジスタサイズ（ゲート幅）、電流の平方根に比例するので、電流を増やす、索子サイズを大きくすることが必要となり、消費電力増加や大きな素子を使うことによる回路規模増大を招くこととなる。
【００３２】
以上のような文献２のＡＤ変換器の構成が持つ４つの問題が、本発明の構成の場合どのようになるかを以下に説明する。図２には、この発明に係るＡＤ変換器の等価回路図が示されている。
【００３３】
前記（１）の問題について、本願発明のＡＤ変換器の構成では、図２に示した等価回路図のように、抵抗ラダー両端に付加した定電流回路の電流値Ｉbiast,Ｉbiasb が一致している限り、抵抗ラダーの任意の接点である入力端子には、直流電流が流れることはない。かかる入力端子に出入りするのは抵抗ラダーの各接点の寄生容量を充放電するＡＣ（交流）的な成分のみとなる。従って、図２のような入力バッファ（バッファアンプ）を省略しても、図１の実施例のようにしても動作可能と考えられる。また、同図のように、入力バッファを付加する場合でも前述のＡＣ成分のみを考慮すればよいため、前記文献２のＡＤ変換器の構成に比べバッファの駆動能力を軽くすることが出来る。なお、２つの定電流回路の電流値Ｉbiast,Ｉbiasb を精度良く一致させる回路についての例は後述する。
【００３４】
前記（２）の問題について、本願発明に係るＡＤ変換器では、入力端子を接続する接点は、文献２のように抵抗ラダーの端部を除いて抵抗ラダーのどの接点でも良い。しかし中央に選べば、低い電源電圧においても回路の動作マージンを確保しつつ最大の信号振幅を入力することができ好都合である。そして、何らかの理由によりＡＤ変換器入力電圧の中心が偏つている用途でも、本発明の構成ではラダー抵抗接点のどこでも入力端子となるので、通常このようなケースで使用される直流レベルシフト回路が不要であるという利点がある。
【００３５】
前記（３）の問題について、入力信号周波数を制限するのは、前述のように入力端子からの抵抗値とその接点の寄生容量である。本発明の構成とし、入力端子を抵抗ラダーの中点に設定することで、入力端子からの最大抵抗値をｒ・２n からｒ・２n-1 へ１／２とすることができる。これにより消費電力を増加することなく広帯域化することができる。
【００３６】
前記（４）の問題について、図２の等価回路図に示したように、入力バッファアンプにはラダー抵抗を流れる電流が出入りしないため、Ｖin＝Ｖx となる。従つて前出の（８）式に表されるようなラダー抵抗各接点の電位に出力インピーダンスｒo の影響は無い。このことは入力バッファアンプの内部抵抗ｒo を小さくする必要が無いことを意味する。従ってバッファアンプの性能を低く設定できる。このことはバッファを低消費電力で高速高周波化できる効果をもたらす。
【００３７】
図３には、この発明に用いられる抵抗ラダーバイアス電流発生回路の一実施例の回路図が示されている。この発明に係るＡＤ変換回路において、抵抗ラダーの電流バイアスＩbiast,Ｉbiasb を発生する回路は全体の特性を決定する重要なブロックである。この電流が一致していないと前述のようにＡＤ変換器の入力端子に差分の電流が流れ出すほか、変換特性に非線形性が発生する。また定電流回路の定電流特性（出力インピーダンスが十分大きいこと）が不十分であると、同様に非線形性が発生する。これは入力信号の変化によってバイアス電流値が変化するためである。
【００３８】
この実施例回路は、ＡＤ変換器の入力電圧範囲をＶreftとＶrefbの２つの基準電圧を用いて指定する構成に対応した抵抗ラダー用バイアス電流生成回路の例が示されている。この実施例では、２つの抵抗ラダーが設けられる。この２つの抵抗ラダーのうち、左側の抵抗ラダーは基準電流生成用、右側の抵抗ラダーが実際にＡＤ変換器の構成要素となる抵抗ラダーとして用いられる。
【００３９】
基準電流生成側の抵抗ラダーにかかる電圧は２つのアンプａｍｐ１，ａｍｐ２により上端がＶreftで、下端がＶrefbとなる。つまり、アンプａｍｐ１の反転入力（−）に高圧側基準電圧Ｖreftが供給され、その出力電圧がＰチャンネル型のＭＯＳトランジスタｍｐ１のゲートに供給され、かかるＭＯＳトランジスタｍｐ１のドレイン出力がアンプａｍｐ１の非反転入力（＋）に帰還される。
【００４０】
これより、アンプａｍｐ１とＭＯＳトランジスタｍｐ１は、ボルテージフォロワ回路を構成し、アンプａｍｐ１の反転入力（−）に供給された高圧側基準電圧Ｖreftとアンプａｍｐ１の非反転入力（＋）の電圧を等しくするように動作するので抵抗ラダーの上端はＶreftとなる。同様に、アンプａｍｐ２とＭＯＳトランジスタｍｎ１もボルテージフォロワ回路を構成し、アンプａｍｐ２の反転入力（−）に供給された低圧側基準電圧Ｖrefbとアンプａｍｐ２の非反転入力（＋）の電圧を等しくするように動作するので抵抗ラダーの下端はＶrefbとなる。
【００４１】
このような電圧ＶreftとＶrefbとの間に抵抗ラダーが設けられるので、左側抵抗ラダーの電流値Ｉは、
Ｉ＝（Ｖreft−Ｖrefb）／（ａ・ｒ・２n ）            ・・・・・・（９）
となる。ＡＤ変換器に使用される右側の抵抗ラダーのバイアス電流は、ＭＯＳトランジスタｍｐ１，ｍｐ２と、ＭＯＳトランジスタｍｎ１，ｍｎ２がカレントミラー回路を形成していることと、カレントミラー回路のＭＯＳサイズ比が１／ａ：１  になっていることから、左側の抵抗ラダーのａ倍となる。これはＡＤ変換器のラダー（右側）の電流に比べ、基準生成用の左側の電流を１／ａにすることで、全体の消費電流を抑えるためである。ａ＝１とすれば左右ラダーの電流は同じになる。
【００４２】
定電流特性の劣化は主にＭＯＳトランジスタのチャネル長変調によるものであるが、これを改善するには、ＭＯＳトランジスｍｐ１，ｍｐ２，ｍｎ１，ｍｎ２のゲート長を長くする、またはカレントミラー回路をカスコード構成とすることで抑えられる。
【００４３】
特に制限されないが、前記図３に示される抵抗ラダーバイアス電流発生回路は、図１、図２、図４〜図６、図８〜図１０のそれぞれのバイアス電流Ｉbiast ，Ｉbiasb の発生回路として利用することが可能である。
【００４４】
図４には、この発明に係るフラッシュ型ＡＤ変換器の他の一実施例の回路図が示されている。この実施例では、高速化手段が付加される。前記（３）の問題でも述べた抵抗ラダーの各接点での時定数が入力信号周波数を制限している。この問題の解決のため、この実施例においては、各接点とアナログ入力電圧Ｖinが入力される入力端子の間を交流成分のみを通す素子（容量）にて接続する。これにより入力端子から遠い接点においても信号の変化を早め、入力信号の広帯域化が実現される。
【００４５】
その原理から考えて、この付加容量は必ずしも全ての接続点に設ける必要は無く、同図における接点２n −１、接点２n −２や接点１、接点２といった入力端子から遠い接点に設けることでも有効に効果を発揮する。特に制限されないが、これらの容量は、ＭＯＳトランジスタのゲート容量を用いることができるし、あるいは多層配線技術を利用した配線間容量素子で形成することもできる。配線間容量素子は、特に制限されないが、アナログ入力電圧Ｖinが印可される第１配線と、各抵抗素子の接続点に結合される第２配線と、上記第１及び第２配線の所定の交差部分に設けられた絶縁膜によって作成することが可能である。
【００４６】
図５には、この発明に係るフラッシュ型ＡＤ変換器の他の一実施例の回路図が示されている。この実施例では、トラック／ホールド回路、又はサンプル／ホールド回路が付加される。フラッシュ型ＡＤ変換器は本質的にトラック／ホールド回路は不要であるが、高速な入力信号を扱う場合は、クロックスキュー等による電圧比較器の比較タイミングずれが無視できなくなるので、トラック／ホールドを付加する場合がある。この実施例のトラック／ホールド（サンプル／ホールド）回路は、バッファとその入力側に設けられたスイッチ、ホールド容量から構成される。
【００４７】
スイッチは、トラックホールドクロックが一方のレベルにあるときスイッチがオン状態にされて、アナログ入力電圧Ｖinはホールド容量に入力される。そして、トラックホールドクロックが他方のレベルに変化すると、スイッチがオフ状態となり上記取り込まれたアナログ入力電圧Ｖinは、ホールド容量にホールドされる。この状態で電圧比較器の比較出力をデコードすることにより、安定したＡＤ変換出力を得ることができる。
【００４８】
図６には、この発明に係るフラッシュ型ＡＤ変換器の他の一実施例の回路図が示されている。この実施例でも、トラック／ホールド回路、又はサンプル／ホールド回路が付加される。この実施例では、抵抗ラダー各接点の寄生容量をホールド容量として利用するものであり、アナログ入力電圧Ｖinは、トラックホールドクロックによりスイッチ制御されるスイッチを介して入力端子に入力電圧が供給される構成となる。これにより、前記ホールド容量及びバッファを省略することができる。
【００４９】
図７には、ＡＤ変換器の入出力特性図が示されている。ＡＤ変換器の変換特性、すなわち、アナログ入力−デジタル出力の特性には、アナログ入力の０クロスの扱いにより、図７の入出力特性図に示されるような２通りがある。図７では横軸がＡＤ変換器の入力であるアナログ信号、縦軸は出力であるデジタルコードであり、ＡＤ変換器の変換特性を表している。アナログ入力電圧がΔ変化すると、デジタルコードが１ＬＳＢ変化する。図中、破線で示されたMid-riser と呼ばれる方式はアナログ入力が０とΔの整数倍のとき、デジタルコードが遷移するものである。一方Mid-tread と呼ばれる方式では、アナログ入力が０のときは出力コードは０である。遷移点は±（２ｎ＋２）Δ／２で表され、ここでｎは自然数（０、１、２、…）である。
【００５０】
一般にMid-riser 方式が選ばれることが多いが、この方式では信号が０のとき、雑音等の外乱要因により、実際のＡＤ変換器入力が０を中心にふらついた場合、出力のデジタルコードが変化してしまう。２の補数形式の表現では１０進数の「０」と「−１」はそれぞれ「０００…０００」、「１１１…１１１」である。入力が０近辺で変動した場合には、全ビットが反転を繰り返すことになる。一方Mid-tread 方式であれば、外乱の大きさがΔ／２を越えない限りは、ＡＤ変換器出力は「０００…０００」のままで変化しないという特徴がある。
【００５１】
図８には、この発明に係るフラッシュ型ＡＤ変換器の他の一実施例の回路図が示されている。この実施例のＡＤ変換器は、前記説明したようなMid-tread 方式に向けられている。なお、前記図１、図４及び図５のＡＤ変換器はMid-riser 方式である。上記Mid-tread 方式はMid-riser に比べ、比較器が１つ余分の２n 個必要である。
【００５２】
この実施例における抵抗ラダーの両端には、単位の抵抗素子ｒをｒ／２のように分割された抵抗値の抵抗素子が設けられる。そして、アナログ入力電圧Ｖinが入力される入力端子は、前記のような単位の抵抗素子ｒを相互に接続する接点ではなく、前記同様に単位の抵抗素子ｒをｒ／２のように分割する接点に設けられる。同図の例では、接点２n-1 と接点２n-1 ＋１の間に設けられる単位の抵抗素子をｒ／２ずつ分割する接点に入力端子が設けられる。
【００５３】
図９は、この発明に係るフラッシュ型ＡＤ変換器の更に他の一実施例の回路図が示されている。この実施例のＡＤ変換器は、完全差動型のフラッシュ型ＡＤ変換器に向けられている。この実施例は、前記図１の実施例の構成（シングルエンド構成）を完全差動化したものである。完全差動構成は、デジタル回路からの雑音など外部から入る雑音に強い構成であり、ＡＤ変換器やＤＡ変換器などアナログ・デジタル混載のＩＣにしばしば用いられる。
【００５４】
この実施例の完全差動型ＡＤ変換器では、分解能をｎビットとしたとき、２のｎ乗（２n ）個の抵抗値ｒである抵抗ラダーを２組と、２のｎ乗（２n ）個又は２のｎ乗−１（２n −１）個の電圧比較器とを持ち、上記各組の抵抗ラダーの上端（高電位側）にカレントミラーなどによる吐き出し型の定電流回路が設けられ、各組の抵抗ラダーの下端（低電位側）にカレントミラーなどによる吸い込み型の定電流回路が設けられる。図９では、２組の抵抗ラダーの高電位側と低電位側とを逆に示している。それ故、２組の抵抗ラダーに流れるバイアス電流の向きは、図面上は逆方向になっている。
【００５５】
同図において一方の抵抗ラダーの接点２n-1 ａに設けられた入力端子には、正相アナログ入力電圧Ｖinp が供給され、他方の抵抗ラダーの接点２n-1 ｂに設けられた入力端子には、逆相アナログ入力電圧Ｖinｎが供給される。電圧比較器は、上記のような正相側抵抗ラダー各接点と、逆相側ラダーの中点に関しての対称点となる接点の電圧を比較するものである。例えば、電圧比較器１は、正相側抵抗ラダーの最も低い電圧に対応した接点１ａと、逆相側抵抗ラダーの最も高い電圧に対応した接点１ｂとを比較する。電圧比較器２は、正相側抵抗ラダーの２番目に低い電圧に対応した接点２ａと、逆相側抵抗ラダーの２番目に高い電圧に対応した接点２ｂとを比較する。この実施例のＡＤ変換器の動作、及び効果を、本願発明に先立って検討されたＡＤ変換器の動作説明と関連させて以下に説明する。
【００５６】
図１２には、前記文献１に基づいて本願発明者において先に検討された完全差動のフラッシュ型ＡＤ変換器の回路図が示されている。このＡＤ変換器では次の式に基づき比較動作が行われる。正相入力電圧をＶinp 、逆相入力電圧をＶinn 、ｉ番目の正相用基準電圧をＶrefpi 、逆相用基準電圧をＶrefni とすると、ｉ番目の比較器の比較動作は
？((Ｖinp −Ｖinn)  ＞（Ｖrefpi −Ｖrefni ））        ・・・・（１０）
すなわち各比較器は正相、逆相の入力電圧差と正相基準電圧、逆相基準電圧差のどちらが大きいかを判断する。図１２のＡＤ変換器は、上記（１０）式に基づいた回路である。
【００５７】
図１２のＡＤ変換器には、以下のような問題点がある。電圧比較器が４入力である。このため、例えば図１３に示すような４入力の増幅器、電圧比較器を必要とする。図１３の回路は端子ｉｎｐ１とｉｎｎ１の入力電圧の差と、端子ｉｎｐ２とｉｎｎ２の入力電圧の差を増幅、またはその大小関係の判定をする機能を有する。
【００５８】
図１２のＡＤ変換器において、抵抗ラダーの端部に近いところの比較器のデシジョンポイントでは振幅が大きく、かつ同符号の信号同士についてどちらが大きいのかを調べなくてはならない。すなわち「Ｖinp −Ｖinn 」と「Ｖrefpi −Ｖrefni 」のどちらが大きいかを判定する必要がある。このような電圧比較器の入力段には一般に差動増幅回路が用いられるが、入力振幅が大きい場合回路が飽和してしまい、どちらが大きいかを精度良く判別することは困離となる。
【００５９】
前記（１０）式を変形して、
？((Ｖinp −Ｖrefpi ）＞（Ｖinn −Ｖrefni ））          ・・・（１１）
とすることもできる。図１２において、４入力の電圧比較器のうち、一方の入力＋，−にＶinp ，Ｖrefpi をそれぞれ入力してＶinp −Ｖrefpi の演算を行ない、他方の入力＋，−にＶinn ，Ｖrefni をそれぞれ入力してＶinn −Ｖrefni の演算を行ない、その大小を比較する構成としてもよい。文献１のＡＤ変換器は、このような構成を採用している。
【００６０】
このような？((Ｖinp −Ｖrefpi ）＞（Ｖinn −Ｖrefni ））の比較動作を行うＡＤ変換器では、デシジョンポイントについては図１２のＡＤ変換器のような問題はないが、そのかわり各電圧比較器の入力電圧の同相電圧が電圧比較器毎に異なる。このため、前記説明したシングルエンド型フラッシュＡＤ変換器と同じ問題、すなわち広い同相入力電圧範囲を持つ電圧比較器の必要性の問題が発生する。
【００６１】
図９の完全差動構成でのＡＤ変換器における各電圧比較器の比較動作は下式で表される
0004692979.tif 000005
【００６２】
これを前記図１２において示された完全差動型ＡＤ変換器と比較すると次のようになる。電圧比較器は２入力でよい。つまり、図１１に示すような差動ＭＯＳトランジスタｍｎ３，ｍｎ４及び負荷ＭＯＳトランジスタｍｎ５，ｍｎ６と、上記差動ＭＯＳトランジスタｍｎ３，ｍｎ４の共通接続されたソースに設けらた定電流源（バイアス電流源）とで構成でき、回路の簡素化が可能になる。つまり、電圧比較器は、抵抗ラダーの接点に対応して、例えば６ビットのＡＤ変換器では、前記Mid-riser 方式の場合には、２6 −１＝６４−１＝６３個も必要とするから大幅な回路の簡素化と定消費電力化につながる。
【００６３】
また、入力信号の振幅が大きく、かつ同符号の信号同士を比較することはない。電圧比較器の入力は差動信号なので一方は常に他方の逆極性である。各電圧比較器のデシジョンポイントは信号の同相電圧（＝（Ｖinp ＋Ｖinn)／２）であり、全ての比較器で同一である。以上のように本発明の構成は、完全差動構成のＡＤ変換器においても有効である。
【００６４】
このような完全差動型ＡＤ変換器においても、前記説明したようなMid-tread 方式とMid-riser 方式を構成することができる。つまり、前記図９の実施例では、Mid-riser 方式に対応している。
【００６５】
図１０には、この発明に係る完全差動型ＡＤ変換器の他の一実施例の回路図が示されている。この実施例のＡＤ変換器は、前記説明したようなMid-tread 方式に向けられている。このMid-tread 方式はMid-riser に比べ、比較器が１つ余分の２n 個必要である。
【００６６】
この実施例における２組の抵抗ラダーの両端には、単位の抵抗素子ｒをｒ／２のように分割された抵抗値の抵抗素子が設けられる。そして、正相アナログ入力電圧Ｖinp 及び逆相アナログ入力電圧Ｖinn がそれぞれ入力される入力端子は、前記シングルエンド型の場合と同様に単位の抵抗素子ｒをｒ／２のように分割する接点に設けられる。同図の例では、接点２n-1 ａと接点２n-1 ＋１ａ及び接点２n-1 ｂと接点２n-1 ＋１ｂの間に設けられる単位の抵抗素子をｒ／２ずつ分割する接点に正相及び逆相の入力端子が設けられる。
【００６７】
上記の実施例から得られる作用効果は、下記の通りである。
（１）  複数個の抵抗素子が直列接続されてなる抵抗ラダーの各接続点の電圧と基準電圧とを複数個の電圧比較器で比較し、上記抵抗ラダーの高電位側に第１電流回路（吐き出し定電流回路）及び低電位側に第２電流回路（吸い込み定電流回路）をそれぞれ設け、上記抵抗ラダーの両端を除く任意の箇所に入力端子を設けてアナログ入力電圧を供給することより、入力信号のバッファが不要、もしくはバッファに対する入力信号範囲、出力インピーダンスと言った要求仕様を緩和することができるという効果が得られる。
【００６８】
（２）  上記に加えて、上記抵抗ラダーの両端に設けられた第１電流回路と第２２電流回路は、カレントミラー回路を用いることにより高い精度で同じ電流値に設定することができるという効果が得られる。
【００６９】
（３）  上記に加えて、上記抵抗ラダーを２n 個からなる単位の抵抗素子で構成し、上記電圧比較器を上記単位の抵抗素子の相互接続点に対応した２n −１個とし、Mid-riser 方式でのｎビットのデジタル信号を形成することができるという効果が得られる。
【００７０】
（４）  上記に加えて、上記抵抗ラダーを２n 個からなる単位の抵抗素子で構成し、そのうち両端には、単位の抵抗素子の半分ずつ分散して設け、かかる両端を除いて入力端子が設けられるべく単位の抵抗素子は、抵抗値が１／２ずつ分割されてなる中点を設け、上記電圧比較器を両端に分散して設けられた抵抗及び各単位の抵抗素子の相互接続点に対応した２n 個として、Mid-tread 方式のｎビットのデジタル信号を形成することができるという効果が得られる。
【００７１】
（５）  上記に加えて、入力端子を抵抗ラダーの中央もくしは中央付近の相互接続点に設けることより、、低い電源電圧においても回路の動作マージンを確保しつつ最大の信号振幅を入力することができるという効果が得られる。
【００７２】
（６）  上記に加えて、上記入力端子と上記抵抗ラダーの相互接続点の間には容量素子を設けることにより、入力端子から遠い接点においても信号の変化を早め、入力信号の広帯域化が実現されるという効果が得られる。
【００７３】
（７）  上記に加えて、上記入力端子には、トラック／ホールド回路を設けることにより、高速な入力信号を扱う場合におけるクロックスキュー等による電圧比較器の比較タイミングずれを防止できるという効果が得られる。
【００７４】
（８）  上記に加えて、上記抵抗ラダーを入力端子に正相のアナログ入力電圧が供給されてなる正相側抵抗ラダーと、入力端子に逆相のアナログ入力電圧が供給されてなる逆相側抵抗ラダーとで構成し、上記各電圧比較器のそれぞれは、正相側抵抗ラダーの各接続点の電圧と、逆相側抵抗ラダーの中点に関しての対称点となる接続点の電圧とを比較することにより、簡単な構成で低消費電力の完全差動型ＡＤ変換器を得ることができるという効果が得られる。
【００７５】
（９）  ２n 個の抵抗素子からなる第１抵抗ラダーの各接続点の電圧と、第２抵抗ラダーの中点に関しての対称点となる接続点の電圧とを２n −１個の電圧比較器で比較し、上記第１及び第２抵抗ラダーの高電位側に吐き出し型の定電流回路及び上記第１及び第２抵抗ラダーの低電位側に吸い込み型の定電流回路を設け、上記第１抵抗ラダーの中央もしくは中央近辺の接続点に設けられた第１入力端子に正相のアナログ入力電圧を供給し、上記第２抵抗ラダーの中央もしくは中央近辺の接続点に設けられた第２入力端子に逆相のアナログ入力電圧が供給することにより、簡単な構成で低消費電力の完全差動型ＡＤ変換器を得ることができるという効果が得られる。
【００７６】
以上本発明者よりなされた発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、抵抗ラダーの高電位側の吐き出し型の定電流回路及び低電位側に吸い込み型の定電流回路の具体的構成は、種々の実施形態を採ることができる。この発明は、前記ＨＤＤやＤＶＤ等のディスクデータストレージシステムにおいて、磁気ヘッドや光ピックアップ等で取り込んだ信号から、符号間干渉などの影響を除いてもとのデータ列をデジタル信号処理により再現する等のようなデジタル信号処理用集積回路に設けられるＡＤ変換器、あるいは高速動作が要求されるＡＤ変換器として広く利用できる。
【００７７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。複数個の抵抗素子が直列接続されてなる抵抗ラダーの各接続点の電圧と基準電圧とを複数個の電圧比較器で比較し、上記抵抗ラダーの高電位側に第１定電流回路及び低電位側に第２電流回路をそれぞれ設け、上記抵抗ラダーの両端を除く任意の箇所に入力端子を設けてアナログ入力電圧を供給することより、入力信号のバッファが不要、もしくはバッファに対する入力信号範囲、出力インピーダンスと言った要求仕様が緩和することができる。
【図面の簡単な説明】
【図１】この発明に係るフラッシュ型ＡＤ変換器の一実施例を示す回路図である。
【図２】図１のＡＤ変換器の等価回路図である。
【図３】この発明に用いられる抵抗ラダーバイアス電流発生回路の一実施例を示す回路図である。
【図４】この発明に係るフラッシュ型ＡＤ変換器の他の一実施例を示す回路図である。
【図５】この発明に係るフラッシュ型ＡＤ変換器の他の一実施例を示す回路図である。
【図６】この発明に係るフラッシュ型ＡＤ変換器の他の一実施例を示す回路図である。
【図７】ＡＤ変換器の入出力特性図である。
【図８】この発明に係るフラッシュ型ＡＤ変換器の他の一実施例を示す回路図である。
【図９】この発明に係るフラッシュ型ＡＤ変換器の更に他の一実施例を示す回路図である。
【図１０】この発明に係る完全差動型ＡＤ変換器の他の一実施例を示す回路図である。
【図１１】この発明に係る完全差動型ＡＤ変換器に用いられる電圧比較回路の一実施例を示す回路図である。
【図１２】文献１に基づいて本願発明者において先に検討された完全差動のフラッシュ型ＡＤ変換器の回路図である。
【図１３】図１２のＡＤ変換器に必要とされる電圧比較器の回路図である。
【符号の説明】
ｒ…単位の抵抗素子、ｒo …内部抵抗、ａｍｐ１，ａｍｐ２…アンプ、ｍｐ１，ｍｐ２，ｍｎ１〜ｍｎ６…ＭＯＳトランジスタ。
【図１】
0004692979.tif 000006
【図２】
0004692979.tif 000007
【図３】
0004692979.tif 000008
【図４】
0004692979.tif 000009
【図５】
0004692979.tif 000010
【図６】
0004692979.tif 000011
【図７】
0004692979.tif 000012
【図８】
0004692979.tif 000013
【図９】
0004692979.tif 000014
【図１０】
0004692979.tif 000015
【図１１】
0004692979.tif 000016
【図１２】
0004692979.tif 000017
【図１３】
0004692979.tif 000018