(57)【特許請求の範囲】
【請求項１】
複数の信号線と当該信号線に直交して配設された複数の走査線との各交差部における画素毎に、各画素電極を駆動する複数のスイッチング素子と、前記複数のスイッチング素子のそれぞれに接続された複数の蓄積容量とを備え、前記蓄積容量に接続された蓄積容量線と前記画素電極との容量結合による電圧を前記画素電極に印加する容量結合駆動を行い、１つの表示画面が、異なる構造の画素を用いて構成した複数の画面に分割されている液晶表示装置の駆動方法において、
前記複数の画面のうち、任意数の画面については、前記画素電極に正極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅と、前記画素電極に負極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅とを異ならせるように駆動し、残りの画面については、前記画素電極に正極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅と、前記画素電極に負極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅とを同じくするように駆動することを特徴とする液晶表示装置の駆動方法。
【請求項２】
前記容量結合駆動の補償電圧として、ローレベル側電位、ハイレベル側電位、及び所定の補正用電位を用意し、前記画素電極に表示信号を書き込んでいる間だけ、前記蓄積容量線に前記補正用電位を印加することを特徴とする請求項１記載の液晶表示装置の駆動方法。
【請求項３】
前記画素電極に正極性又は負極性のうちいずれか一方の極性の表示信号を書き込んでいる間だけ、前記蓄積容量線に前記補正用電位を印加することを特徴とする請求項２記載の液晶表示装置の駆動方法。
【請求項４】
複数の信号線と当該信号線に直交して配設された複数の走査線との各交差部における画素毎に、各画素電極を駆動する複数のスイッチング素子と、前記複数のスイッチング素子のそれぞれに接続された複数の蓄積容量と、前記蓄積容量に接続された蓄積容量線と前記画素電極との容量結合による電圧を前記画素電極に印加する容量結合駆動を行うため前記蓄積容量線に容量結合駆動の補償電圧を印加する蓄積容量線駆動回路を備え、１つの表示画面が、異なる構造の画素を用いて構成した複数の画面に分割されている液晶表示装置であって、
前記蓄積容量線駆動回路によって、前記複数の画面のうち、任意数の画面については、前記画素電極に正極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅と、前記画素電極に負極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅とが異なるように駆動され、残りの画面については、前記画素電極に正極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅と、前記画素電極に負極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅とが同じとなるように駆動されることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、蓄積容量に接続された蓄積容量線と画素電極との容量結合による電圧を画素電極に印加する容量結合駆動を行う液晶表示装置の駆動方法及び液晶表示装置に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータやテレビ等に用いられる表示装置においては、薄型化且つ軽量化を目的とした開発がすすめられ、これにともない広く普及しているが、特に液晶表示装置は、薄型化、軽量化及び低消費電力化が容易であることから開発が盛んに行われており、ＰＤＡ（Personal Digital Assistance）や携帯電話機等の携帯端末機にも適用されている。
【０００３】
かかる携帯端末機に用いられる液晶表示装置においては、さらなる低消費電力化が要求されている。ここで、低消費電力を実現する方法の１つとして、画素内に透過表示を行う領域と反射表示を行う領域とを設け、外光が少ない場所ではバックライトを光源とした透過表示を行う一方で、外光が多い場所ではその外光による反射表示を行うように、状況によって表示形態を切り替える半透過型表示装置が知られている。また、半透過型表示装置を用いた機器としては、１つの表示画面をメイン画面とサブ画面とに分割し、メイン画面とサブ画面とで異なる構造の画素を用いて構成するものも知られている。例えば、携帯電話機においては、１つの表示画面のうち一部領域をサブ画面とし、メイン画面については透過型画素を用いて構成するとともに、サブ画面については半透過型画素を用いて構成し、待受時にはサブ画面による反射表示を行うことにより、バックライトを用いずに消費電力の低下を図るものも提案されている（例えば、特許文献１等参照。）。
【０００４】
【特許文献１】特開２００２−５５３３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、液晶表示装置の駆動方式としては、液晶に印加する直流電圧成分を補償して低消費電力化を図るために、画素電極と蓄積容量線との間に蓄積容量を形成し、この蓄積容量に印加する電圧の極性を１水平走査期間毎に正負方向に反転させることにより、蓄積容量に接続された蓄積容量線と画素電極との容量結合によるオフセット電圧を、その極性を正負方向に反転させながら画素電極に印加するライン反転容量結合駆動方式が知られている。
【０００６】
ここで、上述した１つの表示画面を異なる構造の画素を用いて構成する液晶表示装置の駆動方式として、かかるライン反転容量結合駆動方式を採用した場合には、当該液晶表示装置は、画素を駆動するスイッチング素子のゲート端子に接続される走査線を駆動する走査線駆動回路及び蓄積容量線に容量結合駆動の補償電圧を印加する蓄積容量線駆動回路として、例えば図７に示すような回路構成からなるものを備えることになる。なお、同図においては、表示画面が３２０ラインからなり、そのうち、第１ライン及び第２ラインがサブ画面１０１として構成され、第３ラインから第３２０ラインがメイン画面１０２として構成される場合について示している。また、同図において、レベルシフタ回路１０３，１０４は、それぞれ、図８及び図９に示す論理回路である。
【０００７】
具体的には、この走査線駆動回路及び蓄積容量線駆動回路においては、当該走査線駆動回路及び蓄積容量線駆動回路のスタートパルスＳＴＶ、及び奇数ライン及び偶数ライン用のクロック信号ＣＫＶ１，ＣＫＶ２が外部回路から与えられると、これら信号に基づいて、画素を駆動するスイッチング素子のゲート端子に接続される走査線に所定の電位Ｇａｔｅが印加される。また、この走査線駆動回路及び蓄積容量線駆動回路においては、１水平走査期間に画素に書き込む表示信号の極性を指定する極性指定信号ＦＲが外部回路から供給されるとともに、容量結合駆動の補償電圧として、そのローレベル側電位としてのグラウンド電位ＧＮＤ及びそのハイレベル側電位ＶｃｓＨが与えられ、これらに基づいて、蓄積容量線に所定の蓄積容量線電位Ｃｓが印加される。
【０００８】
このように、従来の走査線駆動回路及び蓄積容量線駆動回路は、半透過型画素を用いて構成されるサブ画面１０１と透過型画素を用いて構成されるメイン画面１０２とに対して同一の回路を用い、走査線及び蓄積容量線に対してそれぞれ同一の電圧が印加されるように構成される。
【０００９】
なお、このような走査線駆動回路及び蓄積容量線駆動回路を備える従来の液晶表示装置においては、メイン画面とサブ画面とで異なる構造の画素を用いていることから、メイン画面を構成する液晶とサブ画面を構成する液晶とに印加する電圧をそれぞれ異なるものとする必要がある。これに対して、従来の液晶表示装置においては、容量結合駆動方式を採用するのにともない、１画素毎に蓄積容量を設けていることから、この蓄積容量の容量値を透過型画素と半透過型画素とで異なるものとすることにより、容易に印加電圧を変えることができ、問題となることはない。
【００１０】
ここで、従来の液晶表示装置においては、表示信号を正極性と負極性とに反転しながら液晶に印加して保持させることにより、表示画面の焼き付けの防止を図っているが、正極性時と負極性時とで液晶に印加される電圧が異なる場合には、液晶分子が劣化して焼き付けが生じる。そのため、従来の液晶表示装置においては、対向電極の電位を正極性時の画素電極電位と負極性時の画素電極電位との中央値とするのが望ましい。
【００１１】
しかしながら、従来の液晶表示装置においては、主に、メイン画面を構成する画素電極とサブ画面を構成する画素電極とが異なる材質からなることに起因して、同じ電圧の表示信号を画素に書き込んだとしても、その表示信号を保持している期間中に、画素電極電位が、最適値、すなわち、正極性時の画素保持電位と負極性時の画素保持電位との中央値が対向電極電位と一致しないことがあった。
【００１２】
この現象について、図１０及び図１１を用いて説明する。図１０には、図７に示した走査線駆動回路及び蓄積容量線駆動回路を用いた場合における各信号の波形変化を示すタイミングチャートを示し、図１１には、図７に示したサブ画面１０１についての画素駆動信号と画素電極電位の波形変化を示すタイミングチャートを示している。
【００１３】
図１０に示すように、走査線駆動回路及び蓄積容量線駆動回路においては、クロック信号ＣＫＶ１，ＣＫＶ２の反転タイミングに応じて、シフトパルスが１ライン毎にシフトされ、ゲート線、すなわち、走査線の電位Ｇａｔｅがハイレベルとなるとスイッチング素子が１ライン毎にオン状態となってその間に表示信号が書き込まれ、当該走査線の電位Ｇａｔｅがローレベルとなると、その間だけ当該スイッチング素子がオフ状態となり、その画素電極電位を保持する。また、液晶表示装置においては、正極性の表示信号が書き込まれている画素の蓄積容量線には、蓄積容量線電位Ｃｓとしてグラウンド電位が印加され、表示信号の書き込みが終了した後に、当該蓄積容量線電位Ｃｓがハイレベル、すなわち、上述したハイレベル側電位ＶｃｓＨに反転する。そして、液晶表示装置においては、蓄積容量線電位Ｃｓの立ち上がりにともない、画素電極電位Ｖｐｉｘも上昇し、１フレームの間、その画素電極電位Ｖｐｉｘが保持される。一方、液晶表示装置においては、負極性の表示信号が書き込まれている画素の蓄積容量線には、蓄積容量線電位Ｃｓとしてハイレベル側電位ＶｃｓＨが印加され、表示信号の書き込みが終了した後に、当該蓄積容量線電位Ｃｓがグラウンド電位に反転する。そして、液晶表示装置においては、蓄積容量線電位Ｃｓの立ち下がりにともない、画素電極電位Ｖｐｉｘも下降し、１フレームの間、その画素電極電位Ｖｐｉｘが保持される。すなわち、液晶表示装置においては、蓄積容量線と画素電極との容量結合により、液晶に対する印加電圧の振幅を増大させている。
【００１４】
ここで、液晶表示装置においては、容量結合駆動によるサブ画面の画素電極電位Ｖｐｉｘ１，Ｖｐｉｘ２の電圧変化ΔＶ１と、メイン画面の画素電極電位Ｖｐｉｘ３，・・・，Ｖｐｉｘ３２０の電圧変化ΔＶ２とが、互いに異なる値となる。これは、メイン画面とサブ画面とにおいて、１つの画素内での蓄積容量値と全容量値との比率が異なることに起因するものである。
【００１５】
また、液晶表示装置においては、図１１に示すように、画素電極電位Ｖｐｉｘが、
（ＶｃｓＨ−ＧＮＤ）＊（１画素の蓄積容量）／（１画素の全容量）
で表される電位差だけ変化する。すなわち、液晶表示装置においては、蓄積容量線電位Ｃｓの立ち上がり前の画素電極電位Ｖｓｉｇ１、当該蓄積容量線電位Ｃｓの立ち上がりによって上昇した画素電極電位Ｖｐｉｘ１、当該蓄積容量線電位Ｃｓの立ち下がり前の画素電極電位Ｖｓｉｇ２、及び当該蓄積容量線電位Ｃｓの立ち下がりによって下降した画素電極電位Ｖｐｉｘ２を用いると、容量結合駆動によるサブ画面の画素電極電位の電圧変化ΔＶ１は、
（Ｖｐｉｘ１−Ｖｓｉｇ１）＝（Ｖｓｉｇ２−Ｖｐｉｘ２）＝ΔＶ１
となる。したがって、液晶表示装置においては、外部回路から供給される補償電圧の設定によって液晶印加電圧については制御することができるものの、画素電極電位の中央値（Ｖｐｉｘ１＋Ｖｐｉｘ２）／２を制御することはできない。
【００１６】
なお、画素電極電位の中央値を決定する要因としては、これら以外に、画素を駆動するスイッチング素子のソース端子に接続される信号線を駆動する信号線駆動回路内部の選択スイッチの突き抜け電圧や、スイッチング素子の突き抜け電圧等も考えられるが、同じ階調の表示信号を同じ構造からなる画素に書き込む場合には、これら突き抜け電圧は一定であり、ここでは考慮する必要はないため、同図においては省略している。
【００１７】
このように、従来の液晶表示装置においては、画素電極電位の中央値を制御することができないことから、表示画面が異なる画素を用いて構成される場合には、画素電極電位の中央値と対向電極電位との関係を適切な値に設定できない場合があり、その場合、液晶に直流電圧成分が印加されることによって焼き付けが生じ、正極性の表示信号保持時と負極性の表示信号保持時とで表示画面の輝度が変化することにより、フリッカを招来するという問題があった。
【００１８】
かかる問題を解決する対策としては、対向電極をメイン画面用とサブ画面用に複数に分割し、それぞれの対向電極電位を調整することが考えられる。しかしながら、この方法は、対向電極の加工精度を大幅に向上させる必要があり、製造コストの高騰を招来することになる。
【００１９】
また、かかる問題を解決する対策としては、上述した信号線駆動回路によって表示信号の出力電圧の中央値を調整することが考えられる。しかしながら、この方法は、１フレーム内で表示画面の画素構造に合わせて表示信号の出力電圧の中央値を変えるために、信号線駆動回路の回路構成が極めて複雑化するという問題を招来し、結果として、製造コストを高騰させることになる。
【００２０】
本発明は、このような実情に鑑みてなされたものであり、低コストのもとに、最適な画素電極電位の中央値を設定して焼き付けを防止することができ、正極性の表示信号保持時と負極性の表示信号保持時とで表示画面の輝度が変化することによるフリッカを防止することができる液晶表示装置の駆動方法及び液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上述した目的を達成する本発明にかかる液晶表示装置の駆動方法は、複数の信号線と当該信号線に直交して配設された複数の走査線との各交差部における画素毎に、各画素電極を駆動する複数のスイッチング素子と、前記複数のスイッチング素子のそれぞれに接続された複数の蓄積容量とを備え、前記蓄積容量に接続された蓄積容量線と前記画素電極との容量結合による電圧を前記画素電極に印加する容量結合駆動を行い、１つの表示画面が、異なる構造の画素を用いて構成した複数の画面に分割されている液晶表示装置の駆動方法において、前記複数の画面のうち、任意数の画面については、前記画素電極に正極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅と、前記画素電極に負極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅とを異ならせるように駆動し、残りの画面については、前記画素電極に正極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅と、前記画素電極に負極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅とを同じくするように駆動することを特徴とする。
【００２２】
このような本発明にかかる液晶表示装置の駆動方法においては、画素電極に正極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅と、画素電極に負極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅とが異なることから、画素電極電位の中央値を制御することができる。
【００２３】
これにより、本発明にかかる液晶表示装置の駆動方法においては、回路構成の複雑化を招来することなく、画素電極電位の中央値と対向電極電位との関係を最適なものに設定することができることから、低コストのもとに、液晶に直流電圧成分が印加されないことから焼き付けを防止することができ、正極性の表示信号保持時と負極性の表示信号保持時とで表示画面の輝度が変化しないことから、フリッカが生じるのを防止することができる。
【００２４】
具体的には、本発明にかかる液晶表示装置の駆動方法においては、容量結合駆動の補償電圧として、ローレベル側電位、ハイレベル側電位、及び所定の補正用電位を用意し、前記画素電極に表示信号を書き込んでいる間だけ、前記蓄積容量線に前記補正用電位を印加すればよい。特に、本発明にかかる液晶表示装置の駆動方法においては、前記画素電極に正極性又は負極性のうちいずれか一方の極性の表示信号を書き込んでいる間だけ、前記蓄積容量線に前記補正用電位を印加すればよい。
【００２５】
このような本発明にかかる液晶表示装置の駆動方法は、１つの表示画面が、異なる構造の画素を用いて構成した複数の画面に分割されたものに適用して極めて有効である。すなわち、本発明にかかる液晶表示装置の駆動方法においては、前記画素電極に正極性又は負極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅が、前記複数の画面で互いに異なるものとなるように駆動することにより、分割された複数の画面の画素電極電位の中央値を互いに同じ値とすることができる。したがって、本発明にかかる液晶表示装置の駆動方法においては、複数の画面について、対向電極電位が正極性時の画素電極電位と負極性時の画素電極電位との中央値からずれるのを防止することができる。
【００２６】
なお、本発明にかかる液晶表示装置の駆動方法においては、前記複数の画面のうち、任意数の画面については、前記画素電極に正極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅と、前記画素電極に負極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅とを異なるものとするように駆動する一方で、残りの画面については、前記画素電極に正極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅と、前記画素電極に負極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅とを同じものとするように駆動する、すなわち、画素書き込み中の蓄積容量線電位の補正を行わないことにより、回路規模の削減を図ることができる。
【００２７】
また、上述した目的を達成する本発明にかかる液晶表示装置は、複数の信号線と当該信号線に直交して配設された複数の走査線との各交差部における画素毎に、各画素電極を駆動する複数のスイッチング素子と、前記複数のスイッチング素子のそれぞれに接続された複数の蓄積容量と、前記蓄積容量に接続された蓄積容量線と前記画素電極との容量結合による電圧を前記画素電極に印加する容量結合駆動を行うため前記蓄積容量線に容量結合駆動の補償電圧を印加する蓄積容量線駆動回路を備え、１つの表示画面が、異なる構造の画素を用いて構成した複数の画面に分割されている液晶表示装置であって、前記蓄積容量線駆動回路によって、前記複数の画面のうち、任意数の画面については、前記画素電極に正極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅と、前記画素電極に負極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅とが異なるように駆動され、残りの画面については、前記画素電極に正極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅と、前記画素電極に負極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅とが同じとなるように駆動されることを特徴とする。
【００２８】
このような本発明にかかる液晶表示装置においては、画素電極に正極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅と、画素電極に負極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅とが異なることから、画素電極電位の中央値を制御することができる。
【００２９】
これにより、本発明にかかる液晶表示装置においては、回路構成の複雑化を招来することなく、画素電極電位の中央値と対向電極電位との関係を最適なものに設定することができることから、低コストのもとに、液晶に直流電圧成分が印加されないことから焼き付けを防止することができ、正極性の表示信号保持時と負極性の表示信号保持時とで表示画面の輝度が変化しないことから、フリッカが生じるのを防止することができる。
【発明の効果】
【００３０】
本発明によれば、低コストのもとに、液晶に直流電圧成分が印加されないことから焼き付けを防止することができ、正極性の表示信号保持時と負極性の表示信号保持時とで表示画面の輝度が変化しないことから、フリッカが生じるのを防止することができ、高信頼性且つ高画像品位の液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。
【００３２】
この実施の形態は、複数の信号線と当該信号線に直交して配設された複数の走査線との各交差部における画素毎に、各画素電極を駆動する複数のスイッチング素子を備えたアクティブマトリクス型の液晶表示装置である。特に、この液晶表示装置は、ライン反転容量結合駆動を行うものであり、画素電極電位の中央値を最適化することができるものである。なお、以下では、説明の便宜上、１つの表示画面をメイン画面とサブ画面とに分割し、メイン画面については透過型画素を用いて構成するとともに、サブ画面については半透過型画素を用いて構成した液晶表示装置について説明するものとする。
【００３３】
液晶表示装置は、図１に示すように、所定のアレイ基板上に、各画素電極を駆動するスイッチング素子として、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）トランジスタ等からなる画素トランジスタ１がマトリクス状に配列されて構成される。なお、ここでの画素とは、液晶表示装置に表示される画像の最小構成単位を指すものである。また、液晶表示装置においては、アレイ基板と、このアレイ基板と所定間隔をもって所定のシール材によって貼着された対向基板との間に、容量性の負荷である液晶層３が封入されている。なお、特に図示しないが、液晶層３を挟んで画素電極と対向して配設される対向電極は、対向基板上に形成され、当該液晶層３は、画素電極と対向電極との間に所定の配向膜を介して保持される。
【００３４】
画素トランジスタ１は、例えば多結晶シリコン膜を半導体層とする多結晶シリコンＴＦＴ（Thin Film Transistor）等から構成される。フルカラー表示が可能な液晶表示装置においては、赤色、緑色、青色３色の画素で構成され、それぞれの画素が画素トランジスタ１によって駆動される。これらマトリクス状に配列された画素トランジスタ１のドレイン端子には、それぞれ、蓄積容量線駆動回路１１から容量結合駆動の補償電圧が印加される蓄積容量線１２に接続された蓄積容量２と、液晶層３とが接続されている。また、蓄積容量２の他方の端子は、蓄積容量線１２に接続され、液晶層３の他方の端子は、対向電極に接続されている。さらに、画素トランジスタ１のソース端子には、それぞれ、信号線駆動回路８によって駆動される信号線４が接続され、そのゲート端子には、それぞれ、走査線駆動回路７によって駆動される走査線５が接続されている。
【００３５】
このような液晶表示装置においては、走査線駆動回路７によって走査線５を同図上段から順次走査し、同一の走査線５に接続された画素トランジスタ１をオン状態又はオフ状態とさせる電圧を当該走査線５に印加する。ここで、液晶表示装置においては、同一の走査線５に接続された画素トランジスタ１をオン状態とした場合には、信号線駆動回路８によって表示したい画像信号に応じた電圧を信号線４に印加することにより、画素トランジスタ１を介して蓄積容量２と液晶層３とを所望の電圧に印加する。一方、液晶表示装置においては、同一の走査線５に接続された画素トランジスタ１をオフ状態とすると、蓄積容量２と液晶層３とに印加された電圧が次の走査まで保持される。液晶表示装置においては、このような走査線５の走査を順次行い、当該走査線５に接続された画素トランジスタ１を順次オン状態とさせることにより、画面全体の表示を行う。
【００３６】
なお、液晶表示装置においては、メイン画面とサブ画面とで異なる構造の画素を用いていることから、蓄積容量２の容量値が透過型画素と半透過型画素とで異なるものとされ、メイン画面を構成する液晶とサブ画面を構成する液晶とに印加する電圧をそれぞれ異なるものとしている。
【００３７】
このような液晶表示装置は、走査線駆動回路７及び蓄積容量線駆動回路１１として、図２に示すような回路構成からなるものを備える。なお、同図においては、説明の便宜上、表示画面が３２０ラインからなり、そのうち、第１ライン及び第２ラインがサブ画面５１として構成され、第３ラインから第３２０ラインがメイン画面５２として構成される場合について示しているが、液晶表示装置においては、サブ画面５１及びメイン画面５２のライン数に限定されるものではない。また、同図において、レベルシフタ回路５３，５４は、それぞれ、図３及び図４に示すような論理回路から構成されるものである。
【００３８】
すなわち、この走査線駆動回路７及び蓄積容量線駆動回路１１においては、所定の外部回路から、当該走査線駆動回路７及び蓄積容量線駆動回路１１のスタートパルスＳＴＶ、及び奇数ライン及び偶数ライン用のクロック信号ＣＫＶ１，ＣＫＶ２が供給される。走査線駆動回路７及び蓄積容量線駆動回路１１は、これら信号に基づいて、画素トランジスタ１のゲート端子に接続される走査線５に所定の電位Ｇａｔｅを印加する。
【００３９】
また、走査線駆動回路７及び蓄積容量線駆動回路１１においては、１水平走査期間に画素に書き込む表示信号の極性を指定する極性指定信号ＦＲが外部回路から供給されるとともに、容量結合駆動の補償電圧として、そのローレベル側電位としてのグラウンド電位ＧＮＤ及びそのハイレベル側電位ＶｃｓＨの他に、サブ画面５１を構成する画素電極電位の中央値を補正する補正用電位ＶｃｓＬが与えられる。すなわち、走査線駆動回路７及び蓄積容量線駆動回路１１は、従来の走査線駆動回路及び蓄積容量線駆動回路に対して、補正用電位ＶｃｓＬを印加する信号線が追加されて構成される。この補正用電位ＶｃｓＬは、グラウンド電位ＧＮＤよりも大きく且つハイレベル側電位ＶｃｓＨよりも小さい値をとり、グラウンド電位ＧＮＤを０Ｖとした場合には、例えば１００ｍＶ〜２００ｍＶ程度とされる。
【００４０】
さらに、走査線駆動回路７及び蓄積容量線駆動回路１１においては、メイン画面５２を構成する画素を駆動する構成は従来の走査線駆動回路及び蓄積容量線駆動回路と同様であるが、サブ画面５１を構成する画素を駆動する構成が異なる。具体的には、走査線駆動回路７及び蓄積容量線駆動回路１１においては、蓄積容量線１２に印加する蓄積容量線電位Ｃｓとして補正用電位ＶｃｓＬを追加したのにともない、この補正用電位ＶｃｓＬを選択的に蓄積容量線１２に印加する選択回路５５を設けている。この選択回路５５は、レベルシフタ回路５４と、このレベルシフタ回路５４からの出力を入力とするＮＡＮＤ回路や、このＮＡＮＤ回路の出力を入力とするＮＯＴ回路等の複数の論理回路とを用いて構成され、サブ画面５１を構成する画素に、正極性の表示信号を書き込んでいる間だけ、蓄積容量線１２に補正用電位ＶｃｓＬを印加する。したがって、走査線駆動回路７及び蓄積容量線駆動回路１１は、メイン画面５２については、従来と同様に、極性指定信号ＦＲに基づいて、蓄積容量線電位Ｃｓとして、グラウンド電位ＧＮＤとハイレベル側電位ＶｃｓＨとを選択的に切り替えて印加する一方で、サブ画面５１については、グラウンド電位ＧＮＤ、補正用電位ＶｃｓＬ、及びハイレベル側電位ＶｃｓＨを選択的に切り替えて印加する。
【００４１】
このような走査線駆動回路７及び蓄積容量線駆動回路１１を備える液晶表示装置においては、図５に示すように、各信号波形が遷移する。なお、同図においては、サブ画面５１を構成する第１ライン及び第２ライン、並びに、メイン画面５２を構成する第３ライン、第３１９ライン、及び第３２０ラインについての走査線駆動回路７及び蓄積容量線駆動回路１１のスタートパルスＳＴＶ、クロック信号ＣＫＶ１，ＣＫＶ２、極性指定信号ＦＲ、走査線電位Ｇａｔｅ、１ライン目の選択回路５５を構成するレベルシフタ回路５４に入力される信号ｎ１、蓄積容量線電位Ｃｓ、及び画素電極電位Ｖｐｉｘを示している。
【００４２】
すなわち、液晶表示装置においては、クロック信号ＣＫＶ１，ＣＫＶ２の反転タイミングに応じて、シフトパルスが１ライン毎にシフトされ、走査線電位Ｇａｔｅがハイレベルとなると画素トランジスタ１が１ライン毎にオン状態となってその間に表示信号が書き込まれる。また、液晶表示装置においては、走査線電位Ｇａｔｅがローレベルとなると、その間だけ画素トランジスタ１がオフ状態となり、その画素電極電位Ｖｐｉｘを保持する。
【００４３】
ここで、液晶表示装置においては、サブ画面５１を構成する第１ラインを走査する際に、その画素に正極性の表示信号の書き込む場合には、走査線電位Ｇａｔｅ１がハイレベルに遷移して画素に対する表示信号の書き込みが開始されると、グラウンド電位ＧＮＤである蓄積容量線１２に補正用電位ＶｃｓＬが印加される。これにより、液晶表示装置においては、蓄積容量線電位Ｃｓ１がグラウンド電位ＧＮＤから補正用電位ＶｃｓＬに上昇する。そして、液晶表示装置においては、表示信号の書き込みが終了した後に、蓄積容量線１２にハイレベル側電位ＶｃｓＨが印加されることにより、蓄積容量線電位Ｃｓ１が補正用電位ＶｃｓＬからハイレベル側電位ＶｃｓＨに上昇する。すなわち、液晶表示装置においては、蓄積容量線電位Ｃｓ１がグラウンド電位ＧＮＤからハイレベル側電位ＶｃｓＨに上昇するのではなく、補正用電位ＶｃｓＬからハイレベル側電位ＶｃｓＨに上昇する。液晶表示装置においては、蓄積容量線電位Ｃｓ１の立ち上がりにともない、蓄積容量線１２と画素電極との容量結合により、ハイレベル側電位ＶｃｓＨと補正用電位ＶｃｓＬとの電位差に応じて、画素電極電位Ｖｐｉｘ１もΔＶ３だけ上昇し、１フレームの間、その画素電極電位Ｖｐｉｘ１が保持される。
【００４４】
一方、液晶表示装置においては、サブ画面５１を構成する第２ラインを走査する際には、走査線電位Ｇａｔｅ２がハイレベルに遷移するのにともない、画素に対する負極性の表示信号の書き込みが開始される。このとき、液晶表示装置においては、蓄積容量線電位Ｃｓ２がハイレベル側電位ＶｃｓＨの状態とされる。そして、液晶表示装置においては、表示信号の書き込みが終了した後に、蓄積容量線１２にグラウンド電位ＧＮＤが印加されることにより、蓄積容量線電位Ｃｓ２がハイレベル側電位ＶｃｓＨからグラウンド電位ＧＮＤに下降する。すなわち、液晶表示装置においては、従来と同様に、蓄積容量線電位Ｃｓ２がハイレベル側電位ＶｃｓＨからグラウンド電位ＧＮＤに下降する。液晶表示装置においては、蓄積容量線電位Ｃｓ２の立ち下がりにともない、蓄積容量線１２と画素電極との容量結合により、ハイレベル側電位ＶｃｓＨとグラウンド電位ＧＮＤとの電位差に応じて、画素電極電位Ｖｐｉｘ２もΔＶ４だけ下降し、１フレームの間、その画素電極電位Ｖｐｉｘ２が保持される。
【００４５】
同様に、液晶表示装置においては、次のフレームでサブ画面５１を構成する第１ラインを走査する際に、その画素に負極性の表示信号の書き込む場合には、蓄積容量線電位Ｃｓ１がハイレベル側電位ＶｃｓＨの状態とされ、表示信号の書き込みが終了した後に、蓄積容量線１２にグラウンド電位ＧＮＤが印加されることにより、蓄積容量線電位Ｃｓ１がハイレベル側電位ＶｃｓＨからグラウンド電位ＧＮＤに下降する。これにより、液晶表示装置においては、画素電極電位Ｖｐｉｘ１もΔＶ４だけ下降し、１フレームの間、その画素電極電位Ｖｐｉｘ１が保持される。また、液晶表示装置においては、サブ画面５１を構成する第２ラインを走査する際に、その画素に正極性の表示信号の書き込む場合には、画素に対する表示信号の書き込みが開始されると、グラウンド電位ＧＮＤである蓄積容量線１２に補正用電位ＶｃｓＬが印加され、表示信号の書き込みが終了した後に、蓄積容量線１２にハイレベル側電位ＶｃｓＨが印加されることにより、蓄積容量線電位Ｃｓ２が補正用電位ＶｃｓＬからハイレベル側電位ＶｃｓＨに上昇する。これにより、液晶表示装置においては、画素電極電位Ｖｐｉｘ２もΔＶ３だけ上昇し、１フレームの間、その画素電極電位Ｖｐｉｘ２が保持される。
【００４６】
また、液晶表示装置においては、メイン画面５２を構成する各ラインを走査する際には、走査線電位Ｇａｔｅがハイレベルに遷移するのにともない、画素に対する正極性又は負極性の表示信号の書き込みが開始される。液晶表示装置においては、正極性の表示信号が書き込まれている画素の蓄積容量線１２には、蓄積容量線電位Ｃｓとしてグラウンド電位ＧＮＤが印加され、表示信号の書き込みが終了した後に、当該蓄積容量線電位Ｃｓがハイレベル側電位ＶｃｓＨに反転する。そして、液晶表示装置においては、蓄積容量線電位Ｃｓの立ち上がりにともない、画素電極電位ＶｐｉｘもΔＶ５だけ上昇し、１フレームの間、その画素電極電位Ｖｐｉｘが保持される。一方、液晶表示装置においては、負極性の表示信号が書き込まれている画素の蓄積容量線１２には、蓄積容量線電位Ｃｓとしてハイレベル側電位ＶｃｓＨが印加され、表示信号の書き込みが終了した後に、当該蓄積容量線電位Ｃｓがグラウンド電位ＧＮＤに反転する。そして、液晶表示装置においては、蓄積容量線電位Ｃｓの立ち下がりにともない、画素電極電位ＶｐｉｘもΔＶ５だけ下降し、１フレームの間、その画素電極電位Ｖｐｉｘが保持される。
【００４７】
このように、容量結合駆動によるメイン画面５２の画素電極電位Ｖｐｉｘの電圧変化は、正極性の表示信号保持時も負極性の表示信号保持時もともにΔＶ５となる。これに対して、容量結合駆動によるサブ画面５１の画素電極電位Ｖｐｉｘ１，Ｖｐｉｘ２の電圧変化は、それぞれ、ΔＶ３，ΔＶ４となり、互いに異なる値となる。なお、容量結合駆動によるサブ画面５１の画素電極電位Ｖｐｉｘ２の電圧変化ΔＶ４とメイン画面５２の画素電極電位Ｖｐｉｘの電圧変化ΔＶ５は、互いに異なる値となるが、これは、メイン画面５２とサブ画面５１とにおいて、１つの画素内での蓄積容量値と全容量値との比率が異なることに起因するものである。
【００４８】
ここで、容量結合駆動によるサブ画面５１の画素電極電位Ｖｐｉｘ１の電圧変化ΔＶ３は、図６に示すように、
（ＶｃｓＨ−ＶｃｓＬ）＊（１画素の蓄積容量）／（１画素の全容量）
で表される。一方、容量結合駆動によるサブ画面５１の画素電極電位Ｖｐｉｘ２の電圧変化ΔＶ４は、
（ＶｃｓＨ−ＧＮＤ）＊（１画素の蓄積容量）／（１画素の全容量）
で表される。すなわち、電圧変化ΔＶ３，ΔＶ４の間には、ΔＶ３＜ΔＶ４が成立することになる。
【００４９】
これにより、液晶表示装置においては、表示信号保持時におけるサブ画面５１の画素電極電位の中央値（Ｖｐｉｘ１＋Ｖｐｉｘ２）／２を、従来に比べて小さくすることができる。これは、サブ画面５１の画素電極電位の中央値（Ｖｐｉｘ１＋Ｖｐｉｘ２）／２を制御することができることを意味している。すなわち、液晶表示装置においては、従来と同様に、ΔＶ３＝ΔＶ４が成立する場合には、画素電極電位の中央値はメイン画面５２とサブ画面５１とで等しくなり、ΔＶ３＜ΔＶ４が成立することにより、画素電極電位の中央値はメイン画面５２＞サブ画面５１となる。
【００５０】
したがって、液晶表示装置においては、サブ画面５１を構成する画素についての最適な対向電極電位が、メイン画面５２を構成する画素についての最適な対向電極電位よりも高い場合には、補正用電位をＶｃｓＬ＞ＧＮＤとすることにより、サブ画面５１の画素電極電位の中央値を下げることができる。これにより、液晶表示装置においては、メイン画面５２とサブ画面５１との間の、画素電極材料等の構造の違いによって生じる最適対向電極電位の差を補正することができ、表示画面内の全ての画素に対して、画素電極電位の中央値と対向電極電位との関係を最適なものに設定することができる。
【００５１】
以上説明したように、本発明の実施の形態として示す液晶表示装置においては、容量結合駆動の補償電圧として、そのローレベル側電位としてのグラウンド電位ＧＮＤ及びそのハイレベル側電位ＶｃｓＨの他に、サブ画面５１を構成する画素電極電位の中央値を補正する補正用電位ＶｃｓＬを設け、サブ画面５１を構成する画素に、正極性の表示信号を書き込んでいる間だけ、その画素の蓄積容量線１２に補正用電位ＶｃｓＬを印加することにより、回路構成の複雑化を招来することなく、画素電極電位の中央値と対向電極電位との関係を適切な値に設定することができる。
【００５２】
したがって、この液晶表示装置においては、低コストのもとに、液晶に直流電圧成分が印加されないことから焼き付けを防止することができ、正極性の表示信号保持時と負極性の表示信号保持時とで表示画面の輝度が変化しないことから、フリッカが生じるのを防止することができ、高信頼性且つ高画像品位を実現することができる。
【００５３】
なお、本発明は、上述した実施の形態に限定されるものではない。例えば、上述した実施の形態では、正極性の表示信号の書き込み時に、その画素の蓄積容量線１２に補正用電位ＶｃｓＬを印加するものとして説明したが、本発明は、負極性の表示信号の書き込み時に、その画素の蓄積容量線１２に補正用電位ＶｃｓＬを印加するようにしてもよい。
【００５４】
すなわち、液晶表示装置においては、サブ画面５１を構成する画素についての最適な対向電極電位が、メイン画面５２を構成する画素についての最適な対向電極電位よりも高い場合には、上述したように、正極性の表示信号の書き込み時に、その画素の蓄積容量線１２にグラウンド電位ＧＮＤよりも大きい値をとる補正用電位ＶｃｓＬを印加することにより、従来の補償電圧のローレベル側を高くして表示信号保持時における画素電極電位を下げ、画素電極電位の中央値を下げる方法の他に、負極性の表示信号の書き込み時に、その画素の蓄積容量線１２にハイレベル側電位ＶｃｓＨよりも大きい値をとる補正用電位ＶｃｓＬを印加することにより、従来の補償電圧のハイレベル側を高くして表示信号保持時における画素電極電位を下げ、画素電極電位の中央値を下げる方法を採用するようにしてもよい。
【００５５】
また、液晶表示装置においては、サブ画面５１を構成する画素についての最適な対向電極電位が、メイン画面５２を構成する画素についての最適な対向電極電位よりも低い場合には、負極性の表示信号の書き込み時に、その画素の蓄積容量線１２にハイレベル側電位ＶｃｓＨよりも小さい値をとる補正用電位ＶｃｓＬを印加することにより、従来の補償電圧のハイレベル側を低くして表示信号保持時における画素電極電位を上げ、画素電極電位の中央値を上げるようにしてもよく、また、正極性の表示信号の書き込み時に、その画素の蓄積容量線１２にグラウンド電位ＧＮＤよりも小さい値をとる補正用電位ＶｃｓＬを印加することにより、従来の補償電圧のローレベル側を低くして表示信号保持時における画素電極電位を上げ、画素電極電位の中央値を上げるようにしてもよい。
【００５６】
このように、本発明は、画素電極電位の中央値と対向電極電位との関係を適切な値に設定するように、補正用電位ＶｃｓＬを印加する表示信号の極性を決定し、その極性に応じた補正用電位ＶｃｓＬの値を調整すればよい。
【００５７】
さらに、上述した実施の形態では、正極性又は負極性のうちいずれか一方の極性の表示信号を書き込んでいる間だけ、その画素の蓄積容量線１２に補正用電位ＶｃｓＬを印加するものとして説明したが、本発明は、正極性及び負極性の双方の表示信号を書き込んでいる間に、補正用電位ＶｃｓＬを蓄積容量線１２に印加するようにしてもよい。すなわち、本発明は、画素電極に対する正極性の表示信号の書き込み時と当該表示信号の保持時とにおける蓄積容量線１２の電位差と、画素電極に対する負極性の表示信号の書き込み時と当該表示信号の保持時とにおける蓄積容量線１２の電位差とを異なるものとし、正極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅と、負極性の表示信号を書き込む際の容量結合駆動による画素電極電位の振れ幅とを異なるものとするように、補正用電位ＶｃｓＬを印加するものであれば、適用することができる。ただし、液晶表示装置においては、正極性及び負極性の双方の表示信号を書き込んでいる間に、補正用電位ＶｃｓＬを蓄積容量線１２に印加する場合には、複数種類の補正用電位を出力する複数の電源が必要となることから、正極性又は負極性のうちいずれか一方の極性の表示信号を書き込んでいる間だけ、補正用電位ＶｃｓＬを蓄積容量線１２に印加するのが望ましい。
【００５８】
さらにまた、上述した実施の形態では、サブ画面５１を構成する画素の蓄積容量線１２に補正用電位ＶｃｓＬを印加するものとして説明したが、本発明は、メイン画面５２を構成する画素の蓄積容量線１２に補正用電位ＶｃｓＬを印加する場合にも適用することができる。すなわち、本発明は、サブ画面５１又はメイン画面５２のうち、一方の画面を構成する画素の画素電極電位の中央値を基準とし、他方の画面を構成する画素の画素電極電位の中央値を制御すればよい。ただし、液晶表示装置においては、通常、メイン画面５２の方がライン数が多いことから、回路規模の削減を図るために、サブ画面５１を構成する画素の蓄積容量線１２に補正用電位ＶｃｓＬを印加するのが望ましい。
【００５９】
また、上述した実施の形態では、１つの表示画面をサブ画面５１とメイン画面５２とに２分割した場合について説明したが、本発明は、画面の分割数に拘泥するものではなく、分割数に応じて補正用電位ＶｃｓＬの入力数を変えればよい。さらに、本発明は、分割された複数の画面を互いに異なる構造の画素を用いて構成しない場合にも適用することができる。
【００６０】
このように、本発明は、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施の形態として示す液晶表示装置の回路構成を示す図である。
【図２】同液晶表示装置が備える走査線駆動回路及び蓄積容量線駆動回路の構成を示す図である。
【図３】図２に示す走査線駆動回路及び蓄積容量線駆動回路におけるレベルシフタ回路の構成を示す図である。
【図４】図２に示す走査線駆動回路及び蓄積容量線駆動回路における他のレベルシフタ回路の構成を示す図である。
【図５】図２に示す走査線駆動回路及び蓄積容量線駆動回路を用いた場合における各信号の波形変化を示すタイミングチャートである。
【図６】図２に示すサブ画面についての画素駆動信号と画素電極電位の波形変化を示すタイミングチャートである。
【図７】従来の液晶表示装置が備える走査線駆動回路及び蓄積容量線駆動回路の構成を示す図である。
【図８】図７に示す走査線駆動回路及び蓄積容量線駆動回路におけるレベルシフタ回路の構成を示す図である。
【図９】図７に示す走査線駆動回路及び蓄積容量線駆動回路における他のレベルシフタ回路の構成を示す図である。
【図１０】図７に示す走査線駆動回路及び蓄積容量線駆動回路を用いた場合における各信号の波形変化を示すタイミングチャートである。
【図１１】図７に示すサブ画面についての画素駆動信号と画素電極電位の波形変化を示すタイミングチャートである。
【符号の説明】
【００６２】
１  画素トランジスタ
２  蓄積容量
３  液晶層
４  信号線
５  走査線
６  対向電極線
７  走査線駆動回路
８  信号線駆動回路
１１  蓄積容量線駆動回路
１２  蓄積容量線
５１  サブ画面
５２  メイン画面
５３，５４  レベルシフタ回路
５５  選択回路
Ｃｓ  蓄積容量線電位
ＶｃｓＬ  補正用電位
Ｖｐｉｘ  画素電極電位
【図１】
0004843268.tif 000002
【図２】
0004843268.tif 000003
【図３】
0004843268.tif 000004
【図４】
0004843268.tif 000005
【図５】
0004843268.tif 000006
【図６】
0004843268.tif 000007
【図７】
0004843268.tif 000008
【図８】
0004843268.tif 000009
【図９】
0004843268.tif 000010
【図１０】
0004843268.tif 000011
【図１１】
0004843268.tif 000012