(57)【特許請求の範囲】
【請求項１】
互いに隣り合ってキャリア基板上に設けられた半導体素子および圧電フィルタを備え、前記半導体素子はシリコン層に設けられた半導体領域を含み、前記圧電フィルタは音響反射層上に形成された音響共振部を含み、前記音響共振部は、圧電材料層と、該層および前記音響反射層の間に位置付けられた第1の電極と、前記圧電材料層の他の面であって第1の電極に対して反対側に配置された第2の電極とを含むハイブリッド集積回路を製造する方法であって、
前記半導体素子は補助的シリコンスライス板の第１の面に形成され、その後、前記第１の電極を支持する圧電材料層が前記補助的スライス板の同じ第1の面に設けられ、その後、このように形成された該構造が、音響反射層とともにそのフリー表面領域上に形成され、続いて、該音響反射層とともに前記キャリア基板に付着され、その後、前記補助的スライス板の前記第２の面から、前記音響共振部の領域におけるシリコンが除去されることを特徴とするハイブリッド集積回路を製造する方法。
【請求項２】
前記半導体領域はシリコンスライス板の上層に形成され、該スライス板には、該上層の上に酸化シリコン層が設けられ、その後、前記第１の電極を支持する前記圧電材料層が該酸化シリコン層上に形成され、その後、このように形成された該構造のフリー表面には、音響反射層が設けられ、続いて、前記構造は、前記音響反射層とともに前記キャリア基板へ付着され、その後、前記補助的スライス基板の前記第２の面の表面は前記上層の直前で停止するシリコン除去処理を施され、続いて、前記音響共振部の領域において、シリコンは前記酸化シリコン層まで下方へ除去されることを特徴とする請求項１に記載のハイブリッド集積回路を製造する方法。
【請求項３】
前記半導体領域は、シリコンスライス板の上層であって、該上層の下方に埋め込まれた酸化シリコン層を有するシリコンスライス板の該上層に形成され、前記半導体素子に隣り合う部分の該上層が除去され、その後、前記第１の電極を支持する圧電材料層が、露出された前記酸化シリコン層上に形成され、その後、このように形成された該構造のフリー表面には音響反射層が設けられ、その後、該構造は、該音響反射層とともに前記キャリア基板へ付着され、その後、シリコンが、前記補助的スライス板の第２の面の表面から前記埋め込まれた酸化シリコン層まで下方へ除去されることを特徴とする請求項１に記載のハイブリッド集積回路を製造する方法。
【請求項４】
まず、前記補助的スライス板の第１の面に配置された前記酸化シリコン層が、前記第２の電極とともに、前記音響共振部の領域に設けられ、その後、前記第１の電極を搭載した前記圧電材料層が前記第２の電極上に形成されることを特徴とする請求項２または請求項３に記載のハイブリッド集積回路を製造する方法。
【請求項５】
前記圧電材料層は、前記補助的スライス板の第１の面に配置された前記酸化シリコン層上に直接に形成され、その後、前記第１の電極が設けられ、このように形成された該構造のフリー表面上に音響反射層が形成され、続いて、前記構造は該音響反射層とともに前記キャリア基板へ付着され、その後、前記酸化シリコン層が前記補助的スライス板の第２の面から露出され、続いて、前記酸化シリコン層には、前記音響共振部の領域において、前記第２の電極が形成される開口が設けられることを特徴とする請求項２または請求項３に記載のハイブリッド集積回路を製造する方法。
【請求項６】
前記第２の電極は、ともに前記第１の電極の反対側に配置される２つのサブ電極になるようにされ、それによって、前記２つのサブ電極の間に２つの直列接続された共振部が形成されることを特徴とする請求項４または請求項５に記載のハイブリッド集積回路を製造する方法。
【請求項７】
前記補助的スライス板は、接着層により前記キャリア基板へ付着されることを特徴とする請求項１から請求項６のいずれかに記載のハイブリッド集積回路を製造する方法。
【請求項８】
前記補助的スライス板は、前記音響反射層の一部を形成する接着層により前記キャリア基板へ付着されることを特徴とする請求項１から請求項６のいずれかに記載のハイブリッド集積回路を製造する方法。
【請求項９】
前記音響共振部のうち前記第１の電極は前記音響反射層の一部を形成することを特徴とする請求項１から請求項８のいずれかに記載のハイブリッド集積回路を製造する方法。
【発明の詳細な説明】
【０００１】
本発明は、互いに隣り合うようにキャリア基板上に設けられた半導体素子と圧電フィルタとを備えたハイブリッド集積回路を製造する方法に関する。半導体素子はシリコン層内に設けられた半導体領域を含む。圧電フィルタは音響反射層上に形成された音響共振部を含む。その音響共振部は、圧電材料層と、この圧電材料層および音響反射層の間に配置された第１の電極と、圧電材料層の反対側に第１の電極に対して反対側に配置された第２の電極とを含む。
【０００２】
半導体素子は、単一のトランジスタでもよいが、半導体材料層内に形成され、多くのトランジスタを含み、必要であれば受動部品（passive component）をさらに付加した集積回路でもよい。薄膜音響波共振部（Thin Film Acoustic Wave Resonators）とも呼ばれている圧電フィルタは、500MHzと5GHzとの間の範囲における共振周波数を有するように、かつ、Q値（quality factors Q）が1000以上であるように製造され、例えば、長さおよび幅が200μｍの狭い領域に製造され得る。このようなフィルタを用いることによって、選択増幅器(selective amplifiers)などのハイブリッド集積回路は、キャリア基板上に設けられることができ、また、前述の周波数の信号を処理する、GSM電話技術（GSM telephony）などのパーソナル無線通信技術（personal wireless communication）用装置における使用に特に適している。
【０００３】
実際には、圧電材料層は、例えば、窒化アルミニウム（ＡｌＮ）または酸化亜鉛（ＺｎＯ）の層でよい。これらの層は、これらの材料内を伝搬する前述の周波数の音響波の半波長に等しい厚さに形成される。共振部が上に形成されている音響反射層は、実際には、一般に、いくつかのサブレイヤを高い音響インピーダンスと低い音響インピーダンスとに交互に構成する。通常慣用されている場合としては、例えば、約100Ｇｇ／ｍ２sの比較的高い音響インピーダンスを有するタングステンと、それぞれ約13Ｇｇ／ｍ２sまたは約2Ｇｇ／ｍ２sの比較的低い音響インピーダンスを有する酸化シリコンまたは合成樹脂とからなるサブレイヤから形成される。これらの層は、前述の周波数の音響波がこれらの材料内を伝搬する際の波長の４分の１波長に等しい厚さに形成される。前述の周波数帯における周波数において、圧電層および反射層はともに1から3μｍの範囲内の厚さを有する。
【０００４】
ＵＳ3,414,832は、第１の例として、シリコンのキャリア基板から開始される前述の段落において記載された方法を開示する。この基板において、半導体素子、即ち、バイポーラ・トランジスタが形成される。続いて、半導体素子の次に圧電フィルタが設けられる。このために、まず、音響反射層が基板上に部分的に形成され、その後、この層の上に音響共振部が形成される。最後に、半導体素子をそのフィルタに接続する金属が形成される。第２の例においては、絶縁することから開始され、まず、セラミック基板上に半導体素子を含む半導体結晶が設けられる。このポイントから後、該方法は、第１の例に関して記述された方法と同じ方法で実行される。
【０００５】
実際には、半導体素子の隣りに音響反射層を設けることは困難であることがわかっている。この目的のため、このような層は、半導体素子の上に、および隣り合うように堆積されなければならない。その後、エッチング処理によってパターニングされなければならならず、その結果として、その層は半導体素子から再度除去される。堆積された層は部分的に厚さが異なる場合があり、また、エッチング処理は部分的に異なるエッチング速度で実行される場合がある。その結果、その層が半導体素子から完全に除去されることを確実にするために、エッチング処理は、その層が除去されるために厳密に必要とされる期間を越える期間の間実行される。実際には、“オーバーエッチ期間”（“overetch time”）を約20％にするのが通常である。音響反射層が半導体素子に用いられている層と比較して厚い場合には、半導体素子に用いられている層は、”オーバーエッチング期間“の間に完全にエッチングされてしまう可能性がある。このことによって、もはや使用することができないほどに半導体素子はダメージを受ける結果となる。
【０００６】
本発明の目的は、上述した欠点を克服することである。これを達成するために、本発明に従った方法は、半導体素子が補助的シリコンスライス板（auxiliary slice of silicon）の第１の面に形成され、その後、第１の電極を支持する圧電材料層が補助的スライス板の上の同じ第１の面において形成され、その後、このように形成された構造には、そのフリー表面領域（free surface area）上に、音響反射層が設けられ、続いて、この層とともにキャリア基板に付着され、その後、音響共振部が設けられている補助的なスライス板の第２の面からシリコンが除去されることを特徴とする。
【０００７】
半導体素子の形成後、圧電材料層がシリコンの補助的スライス板上に堆積され、続いて、パターンに従ってエッチングされる。この層は、音響反射層に比較して薄い。圧電材料層の厚さは、現実的には、1から3μｍの間の範囲である。このような薄い層は、半導体素子が“オーバーエッチング期間”によって使用できなくなるほどに半導体素子層に影響を与えることなしに、パターンに従って容易にエッチングされることができる。半導体素子に、並びに音響共振部に設けられる音響反射層は、パターンに従ってエッチングされない。従って、ハイブリッド集積回路は、音響反射層がパターンに従ってエッチングされることなく、キャリア基板上に設けられることができる。
【０００８】
好ましくは、半導体領域は、シリコンのスライス板の上層に形成され、そのスライス板にはその上層の上に配置されている酸化シリコン層が形成され、その後、第１の電極を支持している圧電材料層がこの酸化シリコン層上に形成され、その後、このように形成された構造のフリー表面（free surface）に音響反射層が設けられ、その構造は、続いてキャリア基板に前述の層とともに付着され、その後、補助的スライス板の第２の面の表面が上層の直前で停止するシリコン除去の処理を受け、続いて、音響共振部の位置においてシリコンが酸化シリコン層まで下方へ除去される。表面全体に施される第１のシリコン除去段階は、通常用いられている機械的化学的研磨処理によって実行され得る。第２の段階において、酸化シリコン層が音響共振部の位置において露出され、その酸化シリコン層はエッチング停止層として作用する。水酸化カリウムを入れたエッチング容器内において、シリコンは酸化シリコンに関して選択性良くエッチングされ得る。このエッチング処理の間に、補助的スライス板の半導体素子の在る領域がマスクされ、それによって、その領域においてシリコンが除去されることを防止する。
【０００９】
酸化シリコン層が上層の下に埋め込まれて設けられているシリコンスライス板のその上層に半導体領域が形成されている場合には、シリコンはその補助的スライス板の第２の面からさらに容易に除去され得る。その上層は、ほとんど半導体素子まで除去され、その後、第１の電極を支持する圧電材料層が露出された酸化シリコン層上に形成され、その後、このように形成された構造のフリー表面に音響反射層が設けられ、その後、その構造は、この層とともにキャリア基板に付着され、その後、補助的スライス板の第２の面の表面からシリコンが埋め込まれた酸化シリコン層まで下方へ除去される。使用されるそのスライス板はＳＯＩ（Silicon-On-Insulator）のスライス板である。また、この場合、除去工程における第１の段階として、通常の機械的化学的研磨処理が実行され得る。続くマスクなしの段階において、埋め込まれていた酸化シリコン層が露出されるまでシリコンがエッチングされる。約600μｍの厚さのスライス板のうち、例えば、約500μｍが研磨処理によって除去され、残りがエッチングによって除去され得る。
【００１０】
補助的スライス板上における共振部の圧電層が形成された後、第１の電極がその上に形成される。補助的スライス板の第1の面に配置された酸化シリコン層上に音響共振部を形成するに先立って、第２の電極が設けられる場合には、音響共振部の配置について、第１の電極の反対側の第２の電極が同様の方法で共振部上に形成され、その後、第１の電極を載せる圧電材料層がこの第２の電極上に形成される。
【００１１】
この方法の欠点は、共振部の圧電材料層が前述の第２の電極上に形成されなければならないことにある。この電極にダメージを与えることを防止するために、圧電材料層は比較的低温で堆積されなければならない。例えば、第２の電極がアルミニウムまたはタングステンの層において形成されていた場合、補助的スライス板は、圧電材料層の堆積の間に350℃よりも高い温度に熱してはならない。等しく方向付けられた結晶を含む圧電材料層を得るためには、高温でその層を堆積することが望ましい。このことは、圧電材料層が補助的スライス板の第１の面に配置された酸化シリコン層上に直接形成され、その後、第１の電極が設けられ、このように形成された構造のフリー表面に音響共振部層が設けられ、続いて、前述の構造がこの層とともにキャリア基板に取り付けられ、その後、酸化シリコン層が補助的スライス板の第２の面から露出され、続いて、音響共振部が配置される領域において、この層に開口が設けられ、第２の電極が設けられれば、可能になる。従って、圧電材料層は、第２の電極の形成に先立って形成される。よって、堆積工程の間の加熱によって引き起こされるこの電極へのダメージは防止される。
【００１２】
圧電フィルタは集積回路内において半導体素子へ接続されなければならない。第１および第２の電極の両方が半導体素子へ接続される場合には、２つの金属化層が形成されなければならない。つまり、補助的スライス板から見たときに、１つの金属化層は共振部の下に、他の１つの金属化層は共振部の上になければならない。共振部が比較的厚く、即ち、厚みが1から3μｍの範囲であるので、第２の金属化層を設けることは容易でない。この層を設けるために、比較的厚い共振部の上やそれに隣接して延伸する導電部、それだけでなく、共振部のエッジを越えて延伸する導電部を形成しなければならない。特に、後者の導電部は、高さにおいて比較的大きく異なる部位を橋渡ししなければならないので、形成することが困難である。第２の電極がともに第１の電極の反対側に配置される２つのサブ電極にされた場合には、２つの連続して接続された共振部が２つのサブ電極の間に形成され、この問題は回避される。この場合、たった１種類の金属が共振部の上またはその近傍に形成されればよく、高さが異なるように橋渡しする前述の段階は実行する必要がない。
【００１３】
補助的基板が音響反射層の一部を形成する接着層によってキャリア基板へ付着された場合、特に、音響共振部の第１の電極が音響反射層の一部を形成する場合にも、簡単な構成が得られる。実際には、接着層が比較的低い音響インピーダンスを有し、電極材料がそれより非常に大きな音響インピーダンスを有するのでこのようなことが可能になる。第１の電極の厚さは、フィルタの所望される共振周波数に対応するために選択されなければならず、接着層は、その非常に低い音響インピーダンスのためにより非常に厚くすることができる。
【００１４】
本発明のこれらのおよび他の特徴は、次に記述される実施の形態に関連して説明され明らかにされる。
【００１５】
図面は、模式的であり、同一スケールで記載されているわけではなく、また、一致する要素にはできる限り同じ参照番号が付されている。簡単化のために、製造される半導体素子は、図示されているように、単一のバイポーラ・トランジスタである。実際には、半導体素子は、多くのトランジスタを含む集積半導体回路を代替的に用いてもよい。集積半導体回路には、例えば、抵抗器、キャパシタまたはコイルなどの受動素子が付加されていてもよい。圧電フィルタを含む半導体素子は、例えば、500ＭＨzから5ＧＨzの間の周波数を有する信号を処理することができる選択的増幅器を形成することができる。
【００１６】
図１から図１１は、ハイブリッド集積回路の第１の実施の形態による製造のいくつかの段階における模式的断面図である。図１０に示されているように、ハイブリッド集積回路は、互いにキャリア基板３の上に隣り合うように設けられた半導体素子１および圧電フィルタ２を備える。半導体素子１は、シリコン層４に設けられた半導体領域５、６を含む。圧電フィルタ２は、音響反射層７の上に形成された音響共振部８、９、１０を含む。その音響共振部は、圧電材料層８と、この層８および音響反射層７の間に位置付けられている第１の電極９と、第1の電極９に対して反対側に位置付けられ圧電材料層８の他の面に配置されている第２の電極１０とを含む。
【００１７】
記述されている実施の形態において、半導体素子１がシリコンの補助的スライス板１２の第１の面１１上に設けられ、その後、第１の電極９を搭載した圧電材料層８が、補助スライス板の同じ第１の面１１上に設けられる。
【００１８】
第１の実施の形態において、補助スライス板１２は、上層１３に約800nmの厚さにエピタキシャル成長せられることで設けられた約600μｍの厚さのシリコンのスライス板である。本実施の形態において、補助スライス板１２は、約5×10１５atoms／ccの低濃度でｎ型にドーピングされ、トランジスタ１が後に形成される領域においては、約10２０atoms／ccの高濃度でｎ型にドーピングされた埋め込み層１４が形成されている。これから記述されるように、層１３の一部分は、そのトランジスタの半導体領域５および６が形成されるシリコン層４を形成する。層１３には、後に形成されるトランジスタのコレクタのためのドーピングとして役立ち得るｎ型のドーピングが施される。埋め込み層１４は、高濃度でｎ型にドーピングされ、トランジスタ１のコレクタのための接続層として作用し得る。上層１３内において、5×10１７atoms／ccの不純物濃度でｐ型にドーピングされた約200nmのディープベース領域５、および2×10２０atoms／ccの不純物濃度で約100nmのディープエミッタ領域６が、通常用いられている方法で形成される。トランジスタ１のコレクタ領域は、エミッタ領域６の下に位置付けられる層１３の部分１５によって形成される。
【００１９】
上層１３の上に、約600nmの厚さの酸化シリコン層１６が、エミッタ領域６およびベース領域５のそれぞれの接続を可能とする開口１７および１８を有するように形成される。図示する面上の外側に他の開口が、埋め込み層１４の接続、従って、トランジスタのコレクタ１５の接続を可能にするように、酸化シリコン層１７内において形成される。
【００２０】
酸化シリコン層１６の上には、金属、例えば、約500nmの厚さのアルミニウムの層が、導電部１９と、第１の実施の形態においては、後に形成される音響共振部８、９、１０の電極１０と、を含むように形成される。
【００２１】
半導体素子１、および、本実施の形態においては、電極１０の形成後、音響共振部８、９、１０は、スライス板１２の第１の面上に半導体素子１に隣り合うように形成される。この目的を達成するために、圧電材料層が位置付けられ、続いて、図３に示されている部分８が完全に残存するようにパターンに従ってエッチングされる。実際には、圧電材料層は、例えば、窒化アルミニウム（ＡｌＮ）または酸化亜鉛（ＺｎＯ）の層でよい。これらの層は、これらの材料内を伝搬する前述の周波数の音響波の有する波長の半波長に等しい厚さに形成される。500ＭＨzと5ＧＨzとの間の周波数帯域内の周波数用に、圧電層は1から3μｍの範囲内の厚みを有する。この層８は、例えば、約200μｍの長さおよび幅を有する。
【００２２】
堆積された層は部分的に異なる厚みを示す場合があり、エッチング工程では、部分的にエッチングレートが異なる場合がある。従って、確実に層が全体的に半導体素子から除去されるように、エッチング処理は、その層をエッチングして除去するために厳密に必要とされる期間よりも長い期間の間実行される。実際には、約20％の“オーバーエッチング期間”が、通常、設定される。圧電材料層は1から2μｍの間の比較的薄い厚みを有する。このような薄い層は、半導体素子が“オーバーエッチング期間”によって使用できなくなるほどに半導体素子層に悪影響を与えてしまうことなく、パターンに従って容易にエッチングされ得る。
【００２３】
導電部１９および圧電材料層８の上に、約250μｍの厚みの酸化シリコン層２０が堆積され、酸化シリコン層２０には、開口２１が形成される。続いて、その開口２１内に、約1μｍの厚さのタングステン電極９が配設される。この電極は、図示する面の外側において、導電部１９の１つに電極９を接続する接続部も形成する層によって形成される。従って、共振部８、９、１０は、補助的スライス板１２上において半導体素子１の隣りに形成される。続いて、音響反射層７が、図５において示され、前述のように形成された構造の全くのフリー表面（entire free surface）の上に堆積される。本実施の形態において、この音響反射層は、５つの約1μｍの厚みのサブレイヤの積層から構成されている層である。1μｍの厚みのタングステン電極９上には、約1μｍの厚みの酸化シリコン層である積層の第１の層が設けられ、その上に約1μｍの厚みのタングステン層が堆積され、続いて、約1μｍの厚みの酸化シリコン層、約1μｍの厚みのタングステン層、最後に、約1μｍの厚みの酸化シリコン層が堆積される。
【００２４】
共振部を搭載する音響反射層は、実際には、一般に、高い音響インピーダンスと低い音響インピーダンスとを交互に有するようにいくつかのサブレイヤから構成される。通常用いられているサブレイヤは、例えば、約100Gg/m２sという比較的高い音響インピーダンスを有するタングステンと、例えば、それぞれ約13Gg/m２sおよび約2Gg/m２sという比較的低い音響インピーダンスを有する酸化シリコンまたは合成樹脂（synthetic resin）とから形成される。これらのレイヤは、これらの材料内を伝播する前述の周波数の音響波における波長の4分の1に等しい厚みに形成される。
【００２５】
次に、図６に示す構造は、接着層２２（例えば、ポリイミド）によって、キャリア基板３（本実施の形態においては2から3mmの厚みを有するガラス板）の上に付着される。次に、補助的スライス板１２の第２の面２３の全表面は、上層１３の直前で停止するシリコン除去の処理を受け、続いて、シリコンが、音響共振部８、９、１０の領域において酸化シリコン層１７まで下方へ除去される。その表面に亘って施される第１のシリコン除去段階は、通常用いられている機械的化学的研磨処理によって実行されることができ、600μｍの厚みのスライス板１２から400μｍが除去される。第２の段階において、酸化シリコン層１６が音響共振部８、９、１０の領域において露出され、その酸化シリコン層１６はエッチング停止層として作用し得る。水酸化カリウムを入れたエッチング容器内において、シリコンは酸化シリコンに対して非常に選択性良くエッチングされ得る。このエッチング処理の間に、エッチングマスク２４が半導体素子１の領域に形成される。本実施の形態においては、そのエッチングマスクは、約200nmの厚さの窒化シリコン層で形成される。
【００２６】
露出された酸化シリコン層１６には、最後に、開口（図示せず）が設けられ、ハイブリッド集積回路が外部と接続することができる。
【００２７】
図１１から１８は、半導体素子１および圧電フィルタ２を備えたハイブリッド集積回路の第２の実施の形態による製造のいくつかの段階における模式的断面図である。本実施の形態によれば、半導体素子は半導体領域５および６を含むバイポーラ・トランジスタであり、圧電フィルタ２は音響反射層７の上に形成される音響共振部８、９、１０を有し、前述のバイポーラ・トランジスタおよび圧電フィルタは、キャリア基板３上に互いに隣り合って配置されている。
【００２８】
第２の実施の形態において、補助的スライス板２５は、そのスライス板内に埋め込まれた絶縁材料層２６（本実施の形態においては埋め込まれた酸化シリコン層）を含む約600μｍの厚みのシリコンスライス板であり、その絶縁材料層の上には、約10２０atoms／ccでｎ型のドーピングされた約100nmの厚みのシリコン単結晶層２７が位置付けられている。約800nmの厚みの上層２８が層２７の上に形成される。本実施の形態によれば、その上層は、約5×10１５atoms／ccで低濃度のｎ型にドーピングされている。このドーピングは、後に形成されるトランジスタのコレクタのドーピングとして役立つ。層２７は、高濃度のｎ型にドーピングされ、トランジスタ１のコレクタのための接続層として作用する。
【００２９】
ｎ型のドーピング層２８において、5×10１７atoms／ccのドーピング濃度でｐ型にドーピングされた約200nmのディープベース領域５と、2×10２０atoms／ccのドーピング濃度を有する約100nmのディープエミッタ領域６とが、通常用いられている方法で形成される。トランジスタ１のコレクタ領域は、エミッタ領域６の下に位置する層２８のうちの部分１５によって形成される。続いて、酸化シリコン層２６の上に位置付けられている層２７および２８はトランジスタ近傍まで除去され、それによって、シリコン層４には、半導体領域５および６が残存して形成されている。次に、酸化シリコン層２９がこの層の上に形成される。該酸化シリコン層はそれぞれエミッタ領域６およびベース領域５の接続のための開口３０および３１を有する。
【００３０】
酸化シリコン層２６および２９上には、金属（例えば、約200nmの厚みのアルミニウム層）が形成され、この金属は、導電部１９と、第２の実施の形態において後に形成される音響共振部８、９、１０のうちの電極１０とを有する。
【００３１】
半導体素子１、本実施の形態においては電極１０の形成の後、音響共振部８、９、１０が、スライス板１２の第１の面１１の上であって半導体素子１の隣りに形成される。本目的のために、圧電材料層が配置され、続いて、圧電材料層は、図１３に示されるように部分８が保護されるようなパターンに従ってエッチングされる。この層８は、例えば、約200μｍの幅および長さを有する。本実施の形態においても、圧電材料層は、半導体素子が“オーバーエッチング期間”によって使用できなくなるほどに半導体素子層に悪影響を与えてしまうことなく、パターンに従ってエッチングされ得る。
【００３２】
導電部１９および圧電材料層８の上に、約250nmの厚みの酸化シリコン層２０が堆積され、そこに開口２１が形成され、次に、開口２１の内側に、約1μｍの厚みのタングステン電極９が設けられる。この電極は、図示する面の外側において、導電部１９の１つに電気的に接続するように形成される接続も形成される層において形成される。従って、共振部８、９、１０は、補助的スライス板２５上において、半導体素子１に隣り合うように形成される。続いて、音響反射層７が、図５に示されているこのように形成された構造の全フリー表面上に堆積される。本実施の形態においても、音響反射層は、酸化シリコンおよびタングステンのサブレイヤの積層から構成される層である。
【００３３】
続いて、図１６において示される構造は、接着層２２（例えば、ポリイミド）によって、キャリア基板３（本実施の形態においては、2,3ｍｍの厚みを有するガラス板）上に設けられる。次に、シリコンが、補助的シリコンスライス板１５の第２の面２３の表面全体からシリコン層２６まで下方へ除去される。本実施の形態においても、シリコンは、２つの段階で除去され得る。第１の段階では、通常に用いられている機械的化学的研磨処が施され、600μｍの厚みのスライス板１２のうち400μｍが除去される。第２の段階は、水酸化カリウムを入れたエッチング容器内で実行される。第２の実施の形態においては、シリコンはマスクを使用することなく除去され、それによって、本実施の形態は第１の実施の形態よりも簡単化されている。
【００３４】
露出されたシリコン層２６には、ハイブリッド集積回路が外部と接続するために、最後に、開口（図示せず）が設けられる。
【００３５】
この２つの実施の形態において、共振部８、９、１０のうち、圧電層８の形成の後、その層の上に電極９が形成される。この電極は、共振部８、９、１０のうち、第１の電極９を形成する。キャリア基板３の上にフィルタ２が搭載された後、この電極は、キャリア基板から見て、共振部８、９、１０の下に位置付けられる。この２つの実施の形態において、第２の電極１０は、図３および図１３を参照して、音響層８に先立って形成される。続いて、圧電層８がこの第２の電極の上に設けられる。
【００３６】
図１９から２２は、第３の実施の形態による製造のいくつかの段階における模式的断面図である。この製造は、初期において、図１および図２に示されているものと同じ方法で行われる。図１９に示すように、酸化シリコン層１６上には、開口１７および１８が設けられる前に、圧電層８が形成される。次に、酸化シリコン層に開口１７および１８が形成され、導電部１９を含む金属が形成される。
【００３７】
圧電材料層８は、酸化シリコン層１６上に直に形成される。前述した２つの実施の形態において、この層８は、第２の電極１０の上に形成される。第２の電極１０へのダメージを防止するために、圧電材料層は、比較的低温で堆積されなければならない。第２の電極が、例えば、アルミニウムまたはタングステンの層で形成されている場合には、補助的スライス板は、圧電材料層の堆積の間に、約350℃を超える温度には熱することができない。等しい方向性を有する結晶からなる圧電材料層を得るために、高温においてその層を堆積することが所望される。このことは、第３の実施の形態において記載されている方法を使用すれば可能になる。
【００３８】
図１９において示される構造の形成の後、開口２１を有する酸化シリコン層２０が形成され、その後、共振部８、９、１０のうち第１の電極９が開口２１の内側に形成される。続いて、音響反射層７が堆積される。
【００３９】
続いて、図２０に示される構造は、接着層２２によってキャリア基板３に固定される。次に、シリコンが補助的スライス板１２の第２の面２３の表面全体から除去され、その処理は上層１３の直前で停止し、続いて、シリコンが音響共振部８、９、１０の領域において酸化シリコン層１７まで下方へ除去される。この工程において、エッチングマスク２４が半導体素子１の領域に設けられている。
【００４０】
最後に、酸化シリコン層１６には、音響共振部の領域において、共振部８、９、１０のうち第２の電極１０を設ける部分に開口２１が形成される。実際には、より多くの開口が露出された酸化シリコン層１６に形成されてもよく、それによって、第２の電極１０は導電部１９へ接続されることができ、ハイブリッド集積回路が外部に接続されるように形成されることができる。
【００４１】
図２３から図２５は、第４の実施の形態による製造のいくつかの段階における模式的断面図である。この製造は、初期においては、図１１および図１２に示されているように行われる。図２３に図示されているように、開口３０および３１が酸化シリコン層２９に設けられる前に、圧電層８が酸化シリコン層２６上に形成される。続いて、開口３０および３１が酸化シリコン層２９に形成され、導電部１９を含む金属が設けられる。
【００４２】
圧電材料層８は、第１および第２の実施の形態のように第２の電極１０の上ではなく、第３の実施の形態と同様に、酸化シリコン層２６の上に直に形成される。このことによって、第３の実施の形態において記載されているように、圧電材料層は比較的高温において堆積されることができる。
【００４３】
図２３に示されている構造の形成後、開口２１を有する酸化シリコン層２０が形成され、その後、共振部８、９、１０のうち第１の電極９が開口２１の内側に設けられる。次に、音響反射層７は堆積され、このように形成された構造は、接着層２２によってキャリア基板９に固定される。続いて、シリコンが、補助的シリコンスライス板１２における第２の面２３の表面全体から酸化シリコン層２６に至るまで下方へ除去される。
【００４４】
最後に、酸化シリコン層２６には、音響共振部の領域において、共振部８、９、１０のうち第２の電極１０を設ける部分に開口３３が形成される。実際には、より多くの開口が露出された酸化シリコン層２６に形成されてもよく、それによって、第２の電極１０は導電部１９へ接続されることができ、ハイブリッド集積回路が外部に接続されるように形成されることができる。
【００４５】
この集積回路において、圧電フィルタ２は半導体素子１へ接続されなければならない。第２の電極１０と同様に第１の電極９が半導体素子１に接続されているとした場合、２つの金属層が形成されなければならない。即ち、その１つは導電部１９を含み、他の１つは第１の電極９を含むものである。共振部が比較的厚い、即ち、1から3μｍの範囲にある場合には、第１の電極９を含む第２の金属層は容易に設けることができない。この層は、比較的厚い共振部８の上や近傍の両方に位置する導電部だけでなく、その共振部のエッジを越えて延伸する導電部も含めなければならない。
【００４６】
特に、高さにおいて比較的大きく異なる部位を橋渡ししなければならない後者の導電部は、形成することが困難である。この問題は、音響共振部８の第２の電極１０が、図２６および図２７において示されているように、第１の電極９に対して、ともに対向する２つのサブ電極３４および３５を含むようにされている場合には、それによって、２つの直列接続された共振部が２つのサブ電極３４および３５の間に形成される。その結果、金属だけがその共振部の上およびその近傍に形成されればよく、高さの異なる部位への橋渡しをする前述の段階を採用する必要がない。これは、図２５に示される第４の実施の形態のハイブリッド集積回路に対応したものとして図２６に示され、図１８に示される第２の実施の形態に対応したものとして図２７（？）に示される。上述した他の実施の形態による製造を簡単化させるという同じ結果を導くことは明らかである。
【００４７】
簡単な構成は、さらに、補助的基板１２、２５が音響反射層７の一部を形成する接着層によってキャリア基板３へ固定されている場合、特に、音響共振部のうち第１の電極９が音響反射層７の一部を形成している場合にも得られる。これは実際に実現可能である。なぜなら、接着層は比較的低い音響抵抗を示し、電極材料はそれより非常に高い音響抵抗を示すからである。第１の電極９の厚みは、そのフィルタの所望される共振周波数に従うように選択され、一方、接着層は、その非常に低い音響インピーダンスのために非常に厚い厚みを有する。図２８において第４の実施の形態として示されているのがこの結果である。本実施の形態においても、他の上述した実施の形態の製造を簡単にするという同じ結果になることは明らかである。
【図面の簡単な説明】
【図１】  本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図２】  本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図３】  本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図４】  本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図５】  本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図６】  本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図７】  本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図８】  本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図９】  本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図１０】  本発明に従った方法によって製造されたハイブリッド集積回路の第１の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図１１】  本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図１２】  本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図１３】  本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図１４】  本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図１５】  本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図１６】  本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図１７】  本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図１８】  本発明に従った方法によって製造されたハイブリッド集積回路の第２の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図１９】  本発明に従った方法によって製造されたハイブリッド集積回路の第３の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図２０】  本発明に従った方法によって製造されたハイブリッド集積回路の第３の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図２１】  本発明に従った方法によって製造されたハイブリッド集積回路の第３の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図２２】  本発明に従った方法によって製造されたハイブリッド集積回路の第３の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図２３】  本発明に従った方法によって製造されたハイブリッド集積回路の第４の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図２４】  本発明に従った方法によって製造されたハイブリッド集積回路の第４の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図２５】  本発明に従った方法によって製造されたハイブリッド集積回路の第４の実施の形態の製造におけるいくつかの段階の模式的断面図。
【図２６】  前述の実施の形態の製造の簡単化を可能とするいくつかの特定の結果の模式的断面図。
【図２７】  前述の実施の形態の製造の簡単化を可能とするいくつかの特定の結果の模式的断面図。
【図２８】  前述の実施の形態の製造の簡単化を可能とするいくつかの特定の結果の模式的断面図。
【図１】
0004843175.tif 000002
【図２】
0004843175.tif 000003
【図３】
0004843175.tif 000004
【図４】
0004843175.tif 000005
【図５】
0004843175.tif 000006
【図６】
0004843175.tif 000007
【図７】
0004843175.tif 000008
【図８】
0004843175.tif 000009
【図９】
0004843175.tif 000010
【図１０】
0004843175.tif 000011
【図１１】
0004843175.tif 000012
【図１２】
0004843175.tif 000013
【図１３】
0004843175.tif 000014
【図１４】
0004843175.tif 000015
【図１５】
0004843175.tif 000016
【図１６】
0004843175.tif 000017
【図１７】
0004843175.tif 000018
【図１８】
0004843175.tif 000019
【図１９】
0004843175.tif 000020
【図２０】
0004843175.tif 000021
【図２１】
0004843175.tif 000022
【図２２】
0004843175.tif 000023
【図２３】
0004843175.tif 000024
【図２４】
0004843175.tif 000025
【図２５】
0004843175.tif 000026
【図２６】
0004843175.tif 000027
【図２７】
0004843175.tif 000028
【図２８】
0004843175.tif 000029