(57)【特許請求の範囲】
【請求項１】
複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、
実装側のハウジングの実装面において、前記機能部と対応する位置に対して前記ハウジングの側端側に実装部を設け、該実装部と前記機能部と対応する領域とを区画する溝をハウジングに設け、
さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称として前記ハウジングの溝と対応する溝を前記他方のハウジングに設け、
前記溝が前記ハウジングの接合面方向と直交する方向の厚さの１／６以上の深さを有する電子デバイス。
【請求項２】
前記機能部がマイクロマシンである請求項１に記載の電子デバイス。
【請求項３】
前記機能部が半導体素子である請求項１に記載の電子デバイス。
【請求項４】
前記機能部がＩＣ（集積回路装置）である請求項１に記載の電子デバイス。
【請求項５】
複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、
実装側のハウジングの実装面において、前記機能部と対応する位置に対して前記ハウジングの側端側に実装部を設け、実装部と前記機能部と対応する領域とを区画する溝をハウジングに設け、
さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称とした溝と対応する位置から実装部方向に至る領域を欠如させ、
前記欠如させた領域が前記ハウジングの接合面方向と直交する方向の厚さの１／６以上の深さを有する電子デバイス。
【請求項６】
前記機能部がマイクロマシンである請求項５に記載の電子デバイス。
【請求項７】
前記機能部が半導体素子である請求項５に記載の電子デバイス。
【請求項８】
前記機能部がＩＣ（集積回路装置）である請求項５に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子デバイスに係り、とくにハウジング内に機能部を設けた電子デバイスであって、機能部がマイクロマシンや半導体素子、あるいはＩＣ（集積回路装置）から成る電子デバイスに関する。
【背景技術】
【０００２】
シリコンやＧａＡｓを材料（基材）としたウェハを加工することによって、マイクロマシン、半導体素子、あるいはＩＣが得られる。このような電子デバイスは、従来より、セラミックパッケージや実装基板上に接着剤や半田を用いて実装された状態で、電極を介して内部に電流を通じて所定の動作を行なわせるようにしており、このためにこのような電子デバイスをセラミックパッケージや実装基板上に実装する必要がある。この場合に、上記接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料であるシリコンやＧａＡｓとの線膨張係数の違いによって、機能部に応力や反りを生ずる。このような応力を緩和しないと、電子デバイスより所望の特性を得られないか、または初期の動作をしない可能性がある。
【０００３】
従来の電子デバイスの一例を図３５〜図４１によって説明する。例えば機能部がマイクロマシンである電子デバイスは、シリコンやＧａＡｓを材料としたウェハに所定の加工を施すことによって構成され、図３５に示すように、偏平なほぼ直方体状をなすハウジング１を備えている。そしてこのハウジング１の図３６に示すように、ほぼ中央部に機能部２であるマイクロマシンが設けられている。そしてハウジング１の下面が図３７に示すように実装面３になっており、この実装面３のほぼ中央部に例えば接着剤４を塗布し、これによってこのハウジング１を例えばセラミックパッケージに実装して固定するようにしている。なお図３９〜図４１はハウジング１の断面の形状を示しており、図３９は図３６におけるＡ−Ａ線断面、図４０は図３６におけるＢ−Ｂ線断面を示している。また図４１はハウジング１の横断面である。
【０００４】
このように電子デバイスは、その実装面３のほぼ中央部に例えば接着剤４あるいは半田が塗布され、その上に機能部２であるマイクロマシンが配された状態で、例えばセラミックパッケージに実装される。
【０００５】
このような従来の電子デバイスにおいて、実装面３の接着剤４や半田が機能部２の直下に塗布されているために、実装時における接着剤や半田の応力、あるいは接着剤や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いによって生ずる応力により、マイクロマシンや半導体素子やＩＣ等の機能部に応力や反りが発生し、これによって電子デバイスの中心部あるいは心臓部を構成する機能部２の電気特性に影響を与える問題があった。すなわち図４２に示すように、中央部で接着剤４や半田によってセラミックパッケージや実装基板上に実装した場合には、ハウジング１の周縁部が上方に湾曲するように変形する。このような変形に伴って、図４３および図４４に示すような反りが発生する。この反りは、上記接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いで生じる応力による反りである。
【０００６】
このような反りや、反りの原因になる応力によって電子デバイスの電気特性に影響を与える一例を加速度を検出するマイクロマシンの検出原理を用いて説明する。ピエゾ抵抗型検出タイプの場合には、
ΔＲ＝π・σ・Ｒ
ここで、ΔＲ：抵抗変化、π：ピエゾ抵抗係数、σ：応力、Ｒ：抵抗である。
【０００７】
また静電容量型検出タイプの場合は、この静電容量は、
Ｃ＝ε・Ｓ／ｄ
ここで、Ｃ：静電容量、ε：誘電率、Ｓ：電極面積、ｄ：電極間距離である。
【０００８】
上述のピエゾ抵抗型の検出タイプの場合には、応力σの大きさに応じた抵抗変化を出力しており、また静電容量型検出タイプの場合では、電極間距離ｄに反比例した静電容量を出力している。そのために、応力や反りが機能部に発生するとマイクロマシンの電気特性に影響を与えることになる。
【０００９】
なお実装時の接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いによって、機能部に生ずる応力の大きさが一定ならば、応力による歪（反り）は材料の厚みの３乗に比例して小さくなる。すなわち、
ρ＝σ／（Ｅ・ｔ３ ）
ここで、ρ：歪（反り）、Ｅ：ヤング率、ｔ：厚み、σ：応力である。
【００１０】
上記の式から明らかにように、マイクロマシンの材料であるシリコンやＧａＡｓの厚みｔを増せば、実装時の接着剤や半田による応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いによって機能部に生ずる応力を、マイクロマシンの電気特性に影響を与えないレベルまで抑えることが可能になる。
【００１１】
しかるに、近年は携帯情報端末の発展と、電子機器や電気機器の軽薄短小化のニーズに伴って、電子機器や電気機器に搭載する電子デバイスのさらなる薄型化が求められるようになっているために、マイクロマシンの材料であるシリコンやＧａＡｓの厚みｔを増す対策は、電子デバイスのさらなる薄型化に反することになる。
【特許文献１】特許第３１６７０９８号公報
【特許文献２】特開２００４−１２８４９２号公報
【特許文献３】特開２００４−２５２１２３号公報
【特許文献４】特開平９−３０１７９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本願発明の課題は、ハウジング内に機能部を設けた電子デバイスをセラミックパッケージや実装基板上に実装する際に、接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡＳとの線膨張係数の違いによって生じる応力により、マイクロマシンや半導体素子やＩＣ等の機能部が電気特性的に影響を受け難いようにした電子デバイスを提供することである。
本願発明の上記の課題は、以下に述べる本願発明の技術的思想、およびその実施の形態によって明らかにされる。
【課題を解決するための手段】
【００１７】
本願の主要な発明は、複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、実装側のハウジングの実装面において、前記機能部と対応する位置に対して前記ハウジングの側端側に実装部を設け、該実装部と前記機能部と対応する領域とを区画する溝をハウジングに設け、さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称として前記ハウジングの溝と対応する溝を前記他方のハウジングに設け、前記溝が前記ハウジングの接合面方向と直交する方向の厚さの１／６以上の深さを有する電子デバイスに関するものである。
【００１８】
ここで、前記機能部がマイクロマシンであってよい。また前記機能部が半導体素子であってよい。また前記機能部がＩＣ（集積回路装置）であってよい。また前記溝が前記ハウジングの接合面方向と直交する方向の厚さの１／６以上の深さを有することが好ましい。
【００１９】
本願の別の主要な発明は、複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、実装側のハウジングの実装面において、前記機能部と対応する位置に対して前記ハウジングの側端側に実装部を設け、実装部と前記機能部と対応する領域とを区画する溝をハウジングに設け、さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称とした溝と対応する位置から実装部方向に至る領域を欠如させ、前記欠如させた領域が前記ハウジングの接合面方向と直交する方向の厚さの１／６以上の深さを有する電子デバイスに関するものである。
【００２０】
ここで、前記機能部がマイクロマシンであってよい。また前記機能部が半導体素子であってよい。また前記機能部がＩＣ（集積回路装置）であってよい。また前記溝が前記ハウジングの接合面方向と直交する方向の厚さの１／６以上の深さを有することが好ましい。
【００２１】
なお本願の各発明において、ハウジングとは、電子デバイスの機能部の外形部分を指す。例えば機能部がマイクロマシンの場合は、この機能部の外形部分、つまりマイクロマシンと同材料部（例えばシリコンやＧａＡｓ等）がこれに当る。また、セラミックパッケージ等のパッケージもハウジングに当る。また、機能部が半導体素子やＩＣの場合も同様に機能部の外形部分がハウジングに当る。
【００２２】
本願発明の好ましい態様に係る電子デバイス構造は、
電子デバイスのハウジングの実装面の接着剤や半田塗布部の同一面周囲に、電子デバイス厚みの１／６以上の深さの溝が設けられていることを特徴とする電子デバイスである。
【００２３】
この電子デバイス実装面の接着剤や半田塗布部の同一面周囲に形成された電子デバイス厚みの１／６以上の深さの溝が、電子デバイス実装時の接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いにより生じる応力を局所的に消費することで、機能部における応力発生および機能部の反りを有効に防止するという効果が得られる。これにより、電子デバイス実装時の接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いにより生じる応力より機能部が電気特性的な影響を受け難い電子デバイスの製造および供給が可能となる。
【００２４】
次に本願発明に含まれる態様を以下に列挙する。
【００３６】
態様１  複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、電子デバイスにおける機能部がマイクロマシンであり、該電子デバイスのハウジングの実装面と同一面の周囲に実装部が設けられ、該実装部と前記機能部と対応する領域を区画するように、ハウジング厚みの１／６以上の深さの第１の溝を設け、さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称に、ハウジング厚みの１／６以上の深さの第２の溝を設けたことを特徴とする電子デバイス。
【００３７】
態様２  複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、電子デバイスにおける機能部がマイクロマシンであり、該電子デバイスのハウジングの実装面と同一面の周囲に実装部が設けられ、該実装部と前記機能部と対応する領域を区画するように、ハウジング厚みの１／６以上の深さの溝を設け、さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称とした溝と対応する位置から実装部方向に至る領域を欠如させたことを特徴とする電子デバイス。
【００３８】
態様３  複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、電子デバイスにおける機能部がマイクロマシンであり、該電子デバイスのハウジングの実装面と同一面の四隅に実装部が設けられ、該実装部と前記機能部と対応する領域を区画するように、ハウジング厚みの１／６以上の深さの第１の溝を設け、さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称として、ハウジング厚みの１／６以上の深さの第２の溝を設けたことを特徴とする電子デバイス。
【００３９】
態様４  複数のハウジングを互いに接合して成り、それぞれのハウジング内に機能部を設けた電子デバイスにおいて、電子デバイスにおける機能部がマイクロマシンであり、該電子デバイスのハウジングの実装面と同一面の四隅に実装部が設けられ、該実装部と前記機能部と対応する領域とを区画するように、ハウジング厚みの１／６以上の深さの溝を設け、さらに他方のハウジングにおいて、ハウジング接合面を鏡面対称とした溝と対応する位置から実装部方向に至る領域を欠如させたことを特徴とする電子デバイス。
【００４０】
態様５  態様１〜４のいずれかの特徴を有する機能部がマイクロマシンである電子デバイスにおいて、機能部がセンサのマイクロマシンであることを特徴とする電子デバイス。
【００４１】
態様６  態様１〜４のいずれの特徴を有する機能部がマイクロマシンである電子デバイスにおいて、機能部がＲＦフィルタのマイクロマシンであることを特徴とする電子デバイス。
【００４２】
態様８  態様１〜４のいずれかの特徴を有する電子デバイスであって、その電子デバイスを搭載したことを特徴とする電気電子機器。
【発明の効果】
【００４３】
本願の主要な発明は、ハウジング内に機能部を設けた電子デバイスにおいて、ハウジングの実装面において、機能部と対応する位置に対してハウジングの側端側に実装部を設けるとともに、該実装部と機能部と対応する領域とを区画する溝を設けたものである。
【００４４】
このような電子デバイスによると、実装部と機能部と対応する領域とを区画する溝によって、実装部で発生する応力が、機能部に伝達するのが防止される。従って機能部は、実装時の接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いによって生じる応力により、マイクロマシンや半導体素子あるいはＩＣ等の機能部が電気特性的に影響を受け難いようにした電子デバイスを提供することが可能となる。
【発明を実施するための最良の形態】
【００４５】
以下本願発明を図示の実施の形態によって説明する。なお各実施の形態は、シリコンやＧａＡｓを材料とするウェハを加工して成る電子デバイスの機能部がマイクロマシンである例を取上げて説明するが、本願発明は、機能部がマイクロマシンのみならず、半導体素子、あるいはＩＣ（集積回路装置）にも適用できる。機能部がマイクロマシンの場合には、セラミックパッケージや実装基板上にこの電子デバイスを実装する際に、この電子デバイスの機能部であるマイクロマシンが接着剤や半田の応力や半田と機能部の材料のシリコンやＧａＡｓとの線膨張係数の違いによって生じる応力により、機能部が電気特性的に影響を受け難い電子デバイスの構成とその製造方法について説明する。
【００４６】
実施の形態１
第１の実施の形態を図１〜図７によって説明する。この実施の形態は電子デバイスの機能部がマイクロマシンであり、外形が図１に示すように、偏平な直方体状のハウジング１０から成る。なおここでハウジング１０は、シリコンウエハを分割カッティングしてほぼ正方形の形状に切出したものである。そしてハウジング１０のほぼ中央部には図２に示すように機能部１１が形成される。そしてこのハウジング１０の図２に示す面とは反対側の面が実装面１２になっており、実装面１２には、図３から明らかにように、そのコーナの部分の４ヵ所にそれぞれ中心角が９０度の扇形の凹部１３が形成される。凹部１３内には接着剤１４が充填されるようになっており、この接着剤１４によってセラミックパッケージや実装基板上に実装される。そしてこの電子デバイスの特徴は、上記凹部１３から成る実装部を囲むように、溝２１を設けたことである。この溝２１がこのハウジング１０の凹部１３から成る実装部と機能部１１と対応する位置とを区画するように配される。
【００４７】
このように本実施の形態のマイクロマシンは、その機能部１１が中央部に設けられるとともに、接着剤あるいは半田の塗布部がハウジング１０の実装面１２の４隅のコーナの部分に配されるようになっており、機能部１１と対応する領域と接着剤あるいは半田の塗布部との間の同一の表面に、このハウジング１０の厚さの１／６以上の深さの溝２１を設けるようにしている。なおこの実施の形態において、マイクロマシンのハウジング１０の形状を図２および図３に示すように、ほぼ正方形にしているが、マイクロマシンの形状は長方形にしてもよい。
【００４８】
またとくにこのマイクロマシンの特徴である溝２１の形状を、中心角が９０度の円弧状の形状としているが、直線状の形状としてもよい。またここで溝２１の形成は、シリコンの深彫エッチング法であって、例えばＤ−ＲＩＥ（Ｄｅｅｐ  Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌ  ａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ）法、あるいはＫＯＨ（水酸化カリウム）法等によって行なわれてよい。また上記溝２１の加工を、このハウジング１０の機能部１１の加工と同時に、あるいは独立に行なってよい。
【００４９】
ここで上記の何れかの方法によって形成される溝２１は、ハウジング１０の実装面１２と直角な方向であって厚さ方向の少なくとも１／６以上の深さを有することが必要である。溝２１の深さがハウジング１０の厚さの１／６以下の場合には、機能部１１の変形や応力を緩和する効果がほとんど発生しない。これに対して同方向の溝２１の深さを１／６以上にすると、溝２１による変形あるいは応力の抑止効果が発生するのが確認されている。より好ましくは、ハウジング１０の厚さ方向の１／３以上の溝を設けることである。ハウジング１０の厚さの１／３以上の溝の場合には、機能部１１の変形や応力が上記の溝によってより効果的に防止されることが確認されている。
【００５０】
このような構成に成るマイクロマシンであって溝２１により機能部１１と凹部１３から成る実装部とを区画するように形成したマイクロマシンは、実装基板上に実装した場合に図８Ａ、Ｂに示すように変形する。このときの変形の状態を測定した結果が図９および図１０に示される。この結果から明らかなように、とくにハウジング１０の機能部１１の部分にはほとんど反りが発生しない。従って反りに伴う応力の発生も防止されることになる。このことはデバイス実装時の接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と機能部の材料のシリコンやＧａＡｓの線膨張係数の違いにより生じる応力により、マイクロマシンや半導体素子やＩＣ等の機能部１１が電気特性的上の影響を受け難いことを示している。
【００５１】
実施の形態２
次に第２の実施の形態を図１１〜図１７によって説明する。この実施の形態は電子デバイスの機能部１１がマイクロマシンであり、図１１に示すように偏平な直方体状をなすハウジング１０を備えている。そして図１２に示すように、このマイクロマシンの機能部１１がハウジング１０の中心部に設けられている。また接着剤あるいは半田塗布のための実装部が、図１３に示すようにハウジング１０の下面であって実装面１２の４つのコーナの部分に設けられている。なおこの実施の形態においては、接着剤１４を保持するための浅い凹部１３によって実装部が構成されている。
【００５２】
そしてハウジング１０の実装面１２の上記凹部１３から成る実装部を区画するように、中心角が９０度の円弧状の第１の溝２１が形成されている。さらに上記実装面１２上において、機能部１１の外周囲を囲むように円形の第２の溝２２が形成されている。
【００５３】
なおここでマイクロマシンのハウジング１０の形状を、図１２および図１３に示すように正方形にしているが、マイクロマシンの形状は長方形にしてもよい。さらに上記実施の形態において、第１の溝２１の形状を曲線状としたが、総てを直線状としてもよい。また上記実施の形態において、第２の溝２２の形状を複数の直線を接続して形成してもよい。また第２の溝２２は、機能部１１の全周を必ずしも囲む必要はなく、一部のみを囲むようにしてもよい。上記第１の溝２１および第２の溝２２については、シリコンの深彫エッチング法、例えばＤ−ＲＩＥ法、ＴＭＡＨ法、あるいはＫＯＨ法等によって形成されてよい。
【００５４】
第１の溝２１および第２の溝２２を設けたマイクロマシンをセラミックパッケージや実装基板に実装したときの変形の形状が図１８Ａ、Ｂに示される。そして実装時にこのような変形するマイクロマシンを実装基板上に実装したときの反りが図１９および図２０に示される。この結果から明らかなように、とくに第１の溝２１と第２の溝２２とを設けることによって、ハウジング１０の機能部１１の部分における実装に伴う反りがほとんどなくなり、これによって実装時の接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と電子デバイス材料の線膨張係数の違いによって応力を生じても、機能部１１が電気特性的に影響を受け難くなる。
【００５５】
実施の形態３
次に第３の実施の形態を図２１〜図２７によって説明する。この実施の形態は、２枚のシリコンチップ１０、２５を接合して形成し、しかも電子デバイスの機能部がマイクロマシンであって、各シリコンチップ１０、２５の中央部にはそれぞれ機能部１１、２６が設けられる（図２２参照）。そして一方のハウジング１０の下面であって実装面１２には、接着剤１４を塗布するための凹部１３が形成される（図２３、図２５参照）。
【００５６】
さらにここでは、一方のハウジング１０の下面であって上記凹部１３から成る実装部を囲むように、中心角が９０度の第１の溝２１が形成される。またシリコンチップ１０の接合面を境界面として、上記ハウジング１０とは反対側のハウジング２５から成るシリコンチップにも、マイクロマシン実装部の第１の溝２１と同一面に形成した第１の溝２１と同様の溝２７が形成される。
【００５７】
なおここでハウジング１０、２５は、何れも正方形になっているが、長方形の形状にしてもよい。また溝２１、２７は中心角が９０度の円弧状をなしているが、総てを直線から形成してもよい。また溝２１、２７は、シリコンの深彫エッチング法、例えばＤ−ＲＩＥ法、ＴＭＡＨ法、ＫＯＨ法等によって形成されてよい。また２枚のシリコンチップ１０、２５の接合は、陽極接合法、Ａｕ−Ａｕ接合法、Ａｕ−Ｓｎ接合法、常温接合法等の接合法によって行なわれる。
【００５８】
実施の形態４
次に第４の実施の形態を図２８〜図３４によって説明する。この実施の形態は、図２８に示すように２枚のシリコンチップ１０、２５を重合わせるように接合したマイクロマシンであって、図２９に示すように、それぞれのハウジング１０、２５のほぼ中央部に機能部１１が形成される。そしてとくに図３０に示すように、接着剤や半田の塗布部を構成する実装部がハウジング１０の実装面１２のコーナの部分に配置される。そして上記凹部１３から成る実装部を区画するように、ハウジング１０の実装面１２には、さらに円弧状をなす第１の溝２１が形成される。この溝２１はハウジング１０の１／６以上の深さの溝である。
【００５９】
またこのようなハウジング１０から成るシリコンチップと接合される他方のシリコンチップのハウジング２５は、上記ハウジング１０の第１の溝２１と対応する位置よりも外側部を総て欠如させて成る欠如部３０から構成される。すなわち上側のハウジング２５から成るシリコンチップは、下側のハウジング１０から成るシリコンチップの実装部と対応する部分を欠いた形状になっている。
【００６０】
この実施の形態において、マイクロマシンを構成する各チップ１０、２５は、何れも正方形になっているが、長方形にしてもよい。また上記実施の形態において、第１の溝形状２１を曲線状にしているが、直線状としてもよい。また溝２１の形成や、欠如部３０の形成は、何れもシリコンの深彫エッチング法、例えばＤ−ＲＩＥ法、ＴＭＡＨ法、あるいはＫＯＨ法等の各種のエッチング法によって行なわれてもよい。また２枚以上のシリコンチップの接合は、シリコンの接合法、例えば陽極接合法、Ａｕ−Ａｕ接合法、Ａｕ−Ｓｎ接合法、常温接合法等の各種の接合法の何れかの接合法によって行なわれてよい。
【００６１】
このような実施の形態においても、とくに溝２１と欠如部３０の存在によって、２つのシリコンチップ１０、２５の機能部に、実装時の接着剤や半田の応力、あるいは温度が変化した際の接着剤や半田と電子デバイス材料との線膨張係数の違いによって生じる応力により、機能部が電気特性的に影響を受け難くなる。
【００６２】
以上本願発明を図示の実施の形態によって説明したが、本願発明は上記実施の形態によって限定されることなく、本願発明の技術的思想の範囲内において各種の変更が可能である。例えば上記第３の実施の形態、あるいは第４の実施の形態において、シリコンチップ１０、２５の一方または両方に、それぞれ機能部１１を囲むように円形の第２の溝２２を形成するようにしてもよい。また本願発明は、マイクロマシンのみならず、半導体素子やＩＣにも適用することができる。
【産業上の利用可能性】
【００６３】
本願発明は、マイクロマシン、半導体素子、ＩＣに適用することができる。
【図面の簡単な説明】
【００６４】
【図１】第１の実施の形態のマイクロマシンから成るデバイスの外観斜視図である。
【図２】同デバイスの平面図である。
【図３】同デバイスの底面図である。
【図４】同デバイスの側面図である。
【図５】同デバイスの図２におけるＡ−Ａ線断面図である。
【図６】同デバイスの図２におけるＢ−Ｂ線断面図である。
【図７】同デバイスの横断面図である。
【図８】実装したときの変形の状態を示す断面図である。
【図９】反りの測定のためのアドレスを示すグラフである。
【図１０】各位置における変形量を示すグラフと表である。
【図１１】第２の実施の形態のマイクロマシンから成るデバイスの外観斜視図である。
【図１２】同平面図である。
【図１３】同底面図である。
【図１４】同側面図である。
【図１５】図１２におけるＡ−Ａ線断面図である。
【図１６】図１２におけるＢ−Ｂ線断面図である。
【図１７】図１２における横断面図である。
【図１８】実装したときの変形の状態を示す断面図である。
【図１９】変形の状態を測定するための位置（アドレス）を示すグラフである。
【図２０】各位置における反りの量を示すグラフと表である。
【図２１】第３の実施の形態のマイクロマシンから成るデバイスの外観斜視図である。
【図２２】同デバイスの平面図である。
【図２３】同デバイスの底面図である。
【図２４】同デバイスの側面図である。
【図２５】図２２におけるＡ−Ａ線断面図である。
【図２６】同デバイスの図２２におけるＢ−Ｂ線断面図である。
【図２７】シリコンチップ１０、２５の横断面図である。
【図２８】第４の実施の形態のマイクロマシンから成るデバイスの外観斜視図である。
【図２９】同デバイスの平面図である。
【図３０】同デバイスの底面図である。
【図３１】同デバイスの側面図である。
【図３２】図２９におけるＡ−Ａ線断面図である。
【図３３】図２９におけるＢ−Ｂ線断面図である。
【図３４】シリコンチップ１０、２５の横断面図である。
【図３５】従来のマイクロマシンから成る電子デバイスの外観斜視図である。
【図３６】同デバイスの平面図である。
【図３７】同デバイスの底面図である。
【図３８】同デバイスの側面図である。
【図３９】図３６におけるＡ−Ａ線断面図である。
【図４０】同デバイスの図３６におけるＢ−Ｂ線断面図である。
【図４１】同デバイスの横断面図である。
【図４２】同デバイスを実装基板上に実装したときの接着に伴う応力による変形を示す断面図である。
【図４３】各位置における反りの量を検出するための位置（アドレス）を示すグラフである。
【図４４】同位置と反りとの関係を示すグラフおよび表である。
【符号の説明】
【００６５】
１…ハウジング、２…機能部、３…実装面、４…接着剤、１０…ハウジング、１１…機能部、１２…実装面、１３…凹部、１４…接着剤、２１…溝、第１の溝、２２…第２の溝、２５…ハウジング、２６…機能部、２７…溝、３０…欠如部
【図１】
0004613852.tif 000002
【図２】
0004613852.tif 000003
【図３】
0004613852.tif 000004
【図４】
0004613852.tif 000005
【図５】
0004613852.tif 000006
【図６】
0004613852.tif 000007
【図７】
0004613852.tif 000008
【図８】
0004613852.tif 000009
【図９】
0004613852.tif 000010
【図１０】
0004613852.tif 000011
【図１１】
0004613852.tif 000012
【図１２】
0004613852.tif 000013
【図１３】
0004613852.tif 000014
【図１４】
0004613852.tif 000015
【図１５】
0004613852.tif 000016
【図１６】
0004613852.tif 000017
【図１７】
0004613852.tif 000018
【図１８】
0004613852.tif 000019
【図１９】
0004613852.tif 000020
【図２０】
0004613852.tif 000021
【図２１】
0004613852.tif 000022
【図２２】
0004613852.tif 000023
【図２３】
0004613852.tif 000024
【図２４】
0004613852.tif 000025
【図２５】
0004613852.tif 000026
【図２６】
0004613852.tif 000027
【図２７】
0004613852.tif 000028
【図２８】
0004613852.tif 000029
【図２９】
0004613852.tif 000030
【図３０】
0004613852.tif 000031
【図３１】
0004613852.tif 000032
【図３２】
0004613852.tif 000033
【図３３】
0004613852.tif 000034
【図３４】
0004613852.tif 000035
【図３５】
0004613852.tif 000036
【図３６】
0004613852.tif 000037
【図３７】
0004613852.tif 000038
【図３８】
0004613852.tif 000039
【図３９】
0004613852.tif 000040
【図４０】
0004613852.tif 000041
【図４１】
0004613852.tif 000042
【図４２】
0004613852.tif 000043
【図４３】
0004613852.tif 000044
【図４４】
0004613852.tif 000045