(57)【特許請求の範囲】
【請求項１】
多結晶相がほぼ全体を占めているセラミック基材層と、前記セラミック基材層と同時焼成されて得られるもので、前記セラミック基材層の両主面上に配置されかつ多結晶相がほぼ全体を占めているセラミック補助層とを含む積層構造を有する、セラミック積層体、ならびに
前記セラミック積層体の内部および／または外部に設けられる導体パターン
を備え、
前記セラミック基材層における多結晶相と前記セラミック補助層における多結晶相とは、ともに、フェライトからなる多結晶相であって、互いに実質的に同一の結晶構造を有しており、かつ、
前記セラミック補助層の線膨張係数α２は、前記セラミック基材層の線膨張係数α１よりも小さく、前記セラミック基材層の線膨張係数α１と前記セラミック補助層の線膨張係数α２との差α１−α２は、０．２〜５ｐｐｍ／℃であることを特徴とする、積層型セラミック電子部品。
【請求項２】
前記セラミック基材層を構成するフェライトおよび前記セラミック補助層を構成するフェライトは、互いに同じ組成系のフェライトである、請求項１に記載の積層型セラミック電子部品。
【請求項３】
前記セラミック補助層を構成するフェライトは、低透磁率または非磁性のフェライトである、請求項１に記載の積層型セラミック電子部品。
【請求項４】
前記フェライトは、スピネル型フェライト（ＭＦｅ２Ｏ４：Ｍは２価金属イオン）、または、ガーネット型フェライト（Ｒ３Ｆｅ５Ｏ１２：Ｒは３価金属イオン）である、請求項１に記載の積層型セラミック電子部品。
【請求項５】
前記導体パターンは、前記セラミック基材層に形成されるコイルパターンを備える、請求項１に記載の積層型セラミック電子部品。
【請求項６】
前記導体パターンは、銀を主成分とする、請求項１に記載の積層型セラミック電子部品。
【請求項７】
前記セラミック補助層は、前記セラミック基材層の内部にも設けられている、請求項１に記載の積層型セラミック電子部品。
【請求項８】
前記セラミック補助層は、前記セラミック積層体の厚み方向の中央を中心として、前記セラミック積層体の厚み方向に関してほぼ対称に配置されている、請求項１に記載の積層型セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層型セラミック電子部品に関するもので、特に、フェライトセラミックのように、多結晶相がほぼ全体を占めるセラミックからなるセラミック積層体を備える積層型セラミック電子部品の機械的強度を向上させるための改良に関するものである。
【背景技術】
【０００２】
この発明にとって興味ある積層型セラミック電子部品は、磁性体（フェライト材）を用いて一体焼成により得られる複合積層構造を有するもので、たとえば、特開平７−２０１５６６号公報（特許文献１）および特開２００５−１８３８９０号公報（特許文献２）に記載されたものがある。【０００３】
より詳細には、特許文献１には、コイルを内蔵した高透磁率の磁性体層の上下面に低透磁率の磁性体層を複合化し、それによって、コイルと表面の導体パターンとの間での電気的な干渉を防止した、積層型セラミック電子部品が記載されている。【０００４】
他方、特許文献２では、コイルを内蔵した磁性体層の上下面に絶縁体層を複合化し、それによって、表面に搭載する回路部品の配置の自由度を高めた、積層型セラミック電子部品が記載されている。【０００５】
しかしながら、特許文献１に記載の積層型セラミック電子部品では、フェライト材が基本的に脆いため、十分な機械的強度を得ることが困難であるという問題がある。【０００６】
特許文献２に記載の積層型セラミック電子部品では、絶縁体層を構成する絶縁体の種類によっては十分な機械的強度を得ることができるものの、磁性体層と絶縁体層との焼成時の収縮挙動の差のため、互いの間で剥離が生じたり、クラックが生じたり、反りが発生したりすることがある。
【特許文献１】特開平７−２０１５６６号公報
【特許文献２】特開２００５−１８３８９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、この発明の目的は、上述したような問題を解決し得る、積層型セラミック電子部品を提供しようとすることである。
【課題を解決するための手段】
【０００８】
この発明は、多結晶相がほぼ全体を占めているセラミック基材層と、セラミック基材層と同時焼成されて得られるもので、セラミック基材層の両主面上に配置されかつ多結晶相がほぼ全体を占めているセラミック補助層とを含む積層構造を有する、セラミック積層体、ならびに、セラミック積層体の内部および／または外部に設けられる導体パターンを備える、積層型セラミック電子部品に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【０００９】
すなわち、上記セラミック基材層における多結晶相と上記セラミック補助層における多結晶相とは、ともに、フェライトからなる多結晶相であって、互いに実質的に同一の結晶構造を有しており、かつ、セラミック補助層の線膨張係数α２は、セラミック基材層の線膨張係数α１よりも小さく、セラミック基材層の線膨張係数α１とセラミック補助層の線膨張係数α２との差α１−α２は、０．２〜５ｐｐｍ／℃であることを特徴としている。
【００１１】
この発明において、セラミック基材層を構成するフェライトおよびセラミック補助層を構成するフェライトは、互いに同じ組成系のフェライトであることが好ましい。また、セラミック補助層を構成するフェライトは、低透磁率または非磁性のフェライトであることが好ましい。また、フェライトは、スピネル型フェライト（ＭＦｅ２Ｏ４：Ｍは２価金属イオン）、または、ガーネット型フェライト（Ｒ３Ｆｅ５Ｏ１２：Ｒは３価金属イオン）であることが好ましい。
【００１２】
この発明に係る積層型セラミック電子部品において、セラミック基材層には、前述の導体パターンとしてコイルパターンが形成されていることが好ましい。【００１３】
また、導体パターンは、銀を主成分とすることが好ましい。【００１４】
また、セラミック補助層は、セラミック基材層の内部にも設けられることが好ましい。【００１５】
また、セラミック補助層はセラミック積層体の厚み方向の中央を中心として、セラミック積層体の厚み方向に関してほぼ対称に配置されることが好ましい。
【発明の効果】
【００１７】
未焼結セラミックを焼成により焼結させた後、降温する際に、セラミックはその線膨張係数に比例して収縮する。この発明によれば、セラミック基材層の両主面上に、セラミック基材層の線膨張係数よりも小さい線膨張係数を有するセラミック補助層が配置されているので、セラミック補助層よりもセラミック基材層の方が大きく収縮しようとし、降温完了後の積層型セラミック電子部品の、セラミック補助層が配置されている主面には圧縮応力が残留する。その結果、積層型セラミック電子部品の機械的強度を向上させることができる。
【００１８】
また、この発明によれば、セラミック基材層における多結晶相とセラミック補助層における多結晶相とは、互いに実質的に同一の結晶構造を有しているので、焼結後のセラミック基材層とセラミック補助層とが強固に接合され、界面において剥離やクラックなどの不具合が非常に発生しにくい。【００１９】
また、この発明によれば、セラミック基材層およびセラミック補助層の各々においては、多結晶相がほぼ全体を占めており、実質的にガラス（非晶質相）を含んでいないので、ガラスの相互拡散によるセラミックの特性の変化のような問題を招くことはない。【００２０】
この発明では、セラミック基材層における多結晶相およびセラミック補助層における多結晶相が、ともに、フェライトからなる多結晶相である。ここで、フェライト材は本来的に機械的強度が劣るものであるので、この発明による機械的強度の向上の効果の意義がより大きいものとなる。
【００２１】
上述の場合において、セラミック基材層を構成するフェライトとセラミック補助層を構成するフェライトとが互いに同じ組成系のフェライトであるとき、セラミック基材層とセラミック補助層とを同時焼成する際、成分の相互拡散による特性変動を小さく抑えることができる。【００２２】
また、セラミック補助層を構成するフェライトが、低透磁率または非磁性のフェライトであるとき、このセラミック補助層の表面および／または内部に配置された配線からの不要な磁場の発生を抑制することができ、積層型セラミック電子部品の外表面上に搭載されたＩＣチップやセラミック基材層に内蔵されたコイルパターンへの不所望な影響を低減することができる。【００２３】
導体パターンとしてのコイルパターンがセラミック基材層に形成されていると、コイルパターンにおいて大きなインダクタンス値を得ることができる。【００２４】
この発明に係る積層型セラミック電子部品において、導体パターンが銀を主成分としていると、積層セラミック電子部品を得るため、大気のような酸化性雰囲気で焼成工程を実施することができる。【００２５】
セラミック補助層が、セラミック基材層の内部にも設けられていると、特に厚み方向寸法の大きい積層型セラミック電子部品において、機械的強度をより向上させることができる。すなわち、厚み方向寸法が大きい場合、セラミック基材層の主面上に配置されたセラミック補助層から離れたセラミック基材層の内部では、線膨張係数の差に起因する内部応力が生じやすく、これが強度低下の原因となることがある。これに対し、セラミック基材層の内部にも線膨張係数の比較的小さいセラミック補助層を設けると、上述の内部応力を緩和することができ、その結果、積層型セラミック電子部品の機械的強度を向上させることができる。また、セラミック基材層にコイルパターンが形成される場合であって、セラミック基材層の内部に非磁性体からなるセラミック補助層が設けられると、コイルパターンによって与えられるコイルは開磁路となるため、直流重畳特性が向上し、そのため、より大電流でも使用可能なコイル部品とすることができる。【００２６】
セラミック補助層が、セラミック積層体の厚み方向の中央を中心として、セラミック積層体の厚み方向に関してほぼ対称に配置されていると、積層型セラミック電子部品の機械的強度の低下の原因となる内部応力を安定して緩和することができるとともに、焼成時に生じ得る反りを抑制することができる。【００２７】
そして、この発明によれば、セラミック基材層の線膨張係数α１とセラミック補助層の線膨張係数α２との差α１−α２が、０．２〜５ｐｐｍ／℃の範囲に選ばれるので、クラックなどが生じることなく、前述した強度向上の効果をより確実に発揮させることができる。
【図面の簡単な説明】
【００２８】
【図１】この発明の第１の実施形態による積層型セラミック電子部品１を示す断面図である。
【図２】この発明の第２の実施形態による積層型セラミック電子部品１ａを示す断面図である。
【図３】この発明の第３の実施形態による積層型セラミック電子部品１ｂを示す断面図である。
【図４】この発明の第４の実施形態による積層型セラミック電子部品１ｃを示す断面図である。
【符号の説明】
【００２９】
１，１ａ，１ｂ，１ｃ  積層型セラミック電子部品
２  セラミック基材層
３，４，１３  セラミック補助層
５  セラミック積層体
６  面内導体
７  層間接続導体
８  コイルパターン
【発明を実施するための最良の形態】
【００３０】
図１は、この発明の第１の実施形態による積層型セラミック電子部品１を示す断面図である。【００３１】
積層型セラミック電子部品１は、セラミック基材層２と、セラミック基材層２と同時焼成されて得られるもので、セラミック基材層２の上下主面上にそれぞれ配置されるセラミック補助層３および４とを含む積層構造を有する、セラミック積層体５を備えている。【００３２】
積層型セラミック電子部品１は、また、セラミック積層体５の内部および／または外部に設けられる導体パターンを備えている。導体パターンには、大別して、面内導体６と層間接続導体７とがある。面内導体６は、セラミック基材層２またはセラミック補助層３もしくは４を形成するために積層されるセラミックグリーンシートの主面上に形成されるものであり、層間接続導体７は、上記セラミックグリーンシートを厚み方向に貫通するように設けられるものである。特定の面内導体６および特定の層間接続導体７によって、コイルパターン８がセラミック基材層２の内部に形成される。なお、コイルパターン８の一部を形成する層間接続導体７については、図１に図示されていない。【００３３】
この積層型セラミック電子部品１は、たとえばＤＣ−ＤＣコンバータを構成するもので、セラミック積層体５の上方主面上には、表面実装部品９および１０が搭載される。表面実装部品９はたとえばＩＣチップであり、セラミック積層体５の上方主面上に形成された面内導体６にはんだバンプ１１を介して電気的に接続される。他方の表面実装部品１０はたとえばチップコンデンサであり、セラミック積層体５の上方主面上に形成された面内導体６にはんだ１２を介して電気的に接続される。セラミック積層体５の下方主面上に形成された面内導体６は、図示しないマザー基板上に、この積層型セラミック電子部品１を実装する際の端子電極として用いられる。【００３４】
セラミック基材層２ならびにセラミック補助層３および４は、ともに、多結晶相がほぼ全体を占めている材料から構成される。そして、セラミック基材層２における多結晶相とセラミック補助層３および４における多結晶相とは、互いに実質的に同一の結晶構造を有しており、かつ、セラミック補助層３および４の線膨張係数α２は、セラミック基材層２の線膨張係数α１よりも小さい。【００３５】
セラミック基材層２における多結晶相ならびにセラミック補助層３および４における多結晶相は、ともに、フェライトからなる多結晶相とされる。この場合、セラミック基材層２を構成するフェライトとセラミック補助層３および４を構成するフェライトとは互いに同じ組成系のフェライトであることが好ましい。ここで、同じ組成系のフェライトとは、構成元素を共通とするものであり、構成元素の組成比率については異なっている。
【００３６】
このように、セラミック基材層２とセラミック補助層３および４とで互いに同じ組成系のフェライトを用いることにより、セラミック基材層２とセラミック補助層３および４とを同時焼成により得るとき、成分の相互拡散による特性変動を小さく抑えることができる。【００３７】
また、セラミック補助層３および４を構成するフェライトは、低透磁率（たとえば透磁率が３０以下）または非磁性（透磁率が１）のフェライトであることが好ましい。すなわち、仮に、セラミック補助層３および４が高透磁率のフェライトから構成されると、そこに配置された導体パターンに電流が流れることにより、不要な磁場が発生し、たとえば表面実装部品９としてのＩＣチップやセラミック基材層２に内蔵されたコイルパターン８の電気的特性に影響を及ぼすことがある。セラミック補助層３および４が低透磁率または非磁性のフェライトから構成されていると、セラミック補助層３および４に配置された導体パターンからの不要な磁場の発生を抑制することができる。【００３８】
セラミック基材層２ならびにセラミック補助層３および４は、たとえばＦｅ−Ｎｉ−Ｚｎ−Ｃｕ系のフェライトから構成されることができる。【００３９】
この場合、セラミック基材層２を構成するフェライトとして、たとえば、酸化第二鉄（Ｆｅ２Ｏ３）、酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）および酸化銅（ＣｕＯ）を所定の比率で調合したものを用いれば、その焼結体は、１ＭＨｚでの透磁率が１５０、線膨張係数α１が１０．５の特性を与えることができる。【００４０】
他方、セラミック補助層３および４を構成するフェライトとして、たとえば、酸化第二鉄、酸化亜鉛、酸化ニッケルおよび酸化銅を上記とは異なる所定の比率で調合したものを用いれば、その焼結体は、１ＭＨｚでの透磁率が２０、線膨張係数α２が９．５の特性を与えることができる。【００４１】
また、セラミック補助層３および４が非磁性のフェライトから構成されるとき、たとえばＦｅ−Ｚｎ−Ｃｕ系のフェライトを用いることもできる。たとえば、酸化第二鉄、酸化亜鉛および酸化銅を所定の比率で調合したものを用いれば、その焼結体は、１ＭＨｚでの透磁率が１．０、線膨張係数α２が９．０の特性を与えることができる。【００４２】
上述の例では、Ｆｅ−Ｎｉ−Ｚｎ−ＣｕＯ系またはＦｅ−Ｚｎ−Ｃｕ系の組成のフェライトを用いたが、Ｆｅ−Ｍｎ−Ｚｎ系の組成のフェライトを用いてもよい。これらのフェライトの結晶構造は、いずれもスピネル型の結晶構造をとるものであるが、ガーネット型など他の結晶構造をとるフェライトが用いられてもよい。【００４３】
なお、スピネル型フェライト（ＭＦｅ２Ｏ４：Ｍは２価金属イオン）としては、たとえば、ニッケルジンクフェライト：（Ｎｉ１−ＸＺｎＸ）Ｆｅ２Ｏ４、マンガンジンクフェライト（Ｍｎ１−ＸＺｎＸ）Ｆｅ２Ｏ４、ニッケルフェライト：ＮｉＦｅ２Ｏ４、マンガンフェライト：ＭｎＦｅ２Ｏ４、亜鉛フェライト：ＺｎＦｅ２Ｏ４、銅フェライト：ＣｕＦｅ２Ｏ４、コバルトフェライト：ＣｏＦｅ２Ｏ４、マグネシウムフェライト：ＭｇＦｅ２Ｏ４、リチウムフェライト：（Ｌｉ０．５Ｆｅ０．５）Ｆｅ２Ｏ４、ガンマ酸化鉄（γ−Ｆｅ２Ｏ３）：Ｆｅ２／３□１／３Ｆｅ２Ｏ４（「□」は、空孔を示す。）、マグネタイト（鉄フェライト）：Ｆｅ３Ｏ４などがある。【００４４】
ガーネット型フェライト（Ｒ３Ｆｅ５Ｏ１２：Ｒは３価金属イオン）としては、たとえば、ＹＩＧ（イットリウム鉄ガーネット）：Ｙ３Ｆｅ５Ｏ１２、ＣＶＧ（カルシウムバナジウム鉄ガーネット）：Ｃａ３Ｆｅ３．５Ｖ１．５Ｏ１２、ガドリニウム鉄ガーネット：Ｇｄ３Ｆｅ５Ｏ１２、などがある。【００４５】
次に、積層型セラミック電子部品１の製造方法について説明する。【００４６】
まず、セラミック基材層２ならびにセラミック補助層３および４の各々となるべきセラミックグリーンシートが用意される。これらセラミックグリーンシートは、前述したように調合されたフェライト原料粉末に、バインダ、可塑剤、湿潤剤、分散剤等を加えてスラリー化し、これをシート状に成形して得られるものである。【００４７】
次に、特定のセラミックグリーンシートに貫通孔を形成し、貫通孔に導電性ペーストを充填することによって、未焼結の層間接続導体７が形成され、また、特定のセラミックグリーンシート上に導電性ペーストを印刷することによって、未焼結の面内導体６が形成される。これら面内導体６および層間接続導体７を形成するための導電性ペーストに含まれる導電性金属は銀を主成分としているものであることが好ましい。なぜなら、良好な導電性を与えることができるばかりでなく、後述する焼成工程において、大気のような酸化性雰囲気を適用することができるからである。【００４８】
なお、コイルパターン８となるべき面内導体６および層間接続導体７以外の導体パターンについては、できるだけ、セラミック補助層３および４のためのセラミックグリーンシートに形成することが望ましい。【００４９】
次に、セラミック基材層２ならびにセラミック補助層３および４の各々を形成するため、所定の枚数のセラミックグリーンシートが所定の順序で積層され、次いで圧着されることにより、セラミック積層体５の未焼結状態のものが得られる。なお、以上のような工程が、複数の積層型セラミック電子部品１を同時に製造するための集合状態のセラミック積層体について実施される場合には、この集合状態のセラミック積層体を後で分割することを容易にするため、分割溝が形成される。【００５０】
次に、未焼結のセラミック積層体が、たとえば大気のような酸化性雰囲気下で焼成され、それによって、焼結したセラミック積層体５が得られる。【００５１】
次に、セラミック積層体５の表面に露出している面内導体６にめっき処理が施される。たとえば、無電解めっきが実施され、ニッケルめっき膜および金めっき膜が順次形成される。【００５２】
次に、セラミック積層体５の上方主面上に表面実装部品９および１０が搭載される。【００５３】
そして、以上の工程が集合状態のセラミック積層体に対して実施されている場合には、前述した分割溝に沿って分割する工程が実施され、個々の積層型セラミック電子部品１が取り出される。積層型セラミック電子部品１には、図示しないが、必要に応じて、金属カバーが取り付けられる。【００５４】
以上の説明では、焼成工程の前に分割溝が形成されたが、分割溝を形成せずに、焼成工程前に、集合状態のセラミック積層体を分割し、個々の積層型セラミック電子部品１のためのセラミック積層体５の生の状態のものを取り出すようにしてもよい。この場合、焼成工程は、個々のセラミック積層体５に対して実施され、めっき処理においては、たとえばバレルによる電気めっきが適用される。【００５５】
上述のように製造された積層型セラミック電子部品１において、焼成工程の後の降温過程でセラミック積層体５に収縮が生じるが、この収縮の度合は線膨張係数に比例する。この実施形態では、セラミック補助層３および４の線膨張係数α２が、セラミック基材層２の線膨張係数α１より小さいので、セラミック基材層２の方がより大きく収縮しようとし、その結果、降温完了後のセラミック積層体５の両主面部分には圧縮応力が残留する。したがって、セラミック積層体５ひいては積層型セラミック電子部品１において高い機械的強度を得ることができる。【００５６】
また、セラミック補助層３および４とセラミック基材層２との間で線膨張係数が異なると剥離やクラックなどが一般に生じやすいが、この実施形態では、セラミック補助層３および４とセラミック基材層２とが互いに実質的に同一の結晶構造を有するセラミックから構成されているため、セラミックの焼結により、セラミック補助層３および４とセラミック基材層２とは強固に接合され、上述した剥離やクラックなどの不具合を生じにくくすることができる。【００５７】
また、セラミック補助層３および４ならびにセラミック基材層２は、多結晶相がほぼ全体を占めており、ガラス（非晶質相）等の拡散しやすい成分を実質的に含んでいないので、拡散による組成の不所望な変動が起こりにくく、信頼性の高いセラミック積層体５を得ることができる。【００５８】
前述したセラミック基材層２ならびにセラミック補助層３および４の各々を構成するフェライトの具体例でも当てはまるように、セラミック基材層２の線膨張係数α１とセラミック補助層３および４の線膨張係数α２との差α１−α２は、０．２〜５ｐｐｍ／℃であることが好ましい。この差が０．２ｐｐｍ／℃より小さい場合には、強度向上の効果が小さく、他方、差が５ｐｐｍ／℃より大きい場合には、セラミック積層体５にクラックが生じるなどの不具合が発生しやすくなる。この線膨張係数の差α１−α２は、０．４〜３ｐｐｍ／℃であることがより好ましく、この場合、強度向上の効果を有する積層型セラミック電子部品１をより安定して製造することができる。【００５９】
セラミック補助層３および４の各厚みは、５〜３００μｍの範囲内に選ばれることが好ましい。セラミック補助層３および４の各厚みが５μｍより薄い場合には、焼成後の降温時にセラミック補助層３および４にクラックが発生しやすく、他方、３００μｍより厚い場合には、熱膨張係数の差による圧縮応力がセラミック積層体５の表面にまで届きにくいため、強度向上の効果を十分に得ることができない。【００６０】
図２および図３は、それぞれ、この発明の第２および第３の実施形態による積層型セラミック電子部品１ａおよび１ｂを示す、図１に対応の図である。図２および図３において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。【００６１】
図２に示した積層型セラミック電子部品１ａは、セラミック基材層２の主面上のセラミック補助層３および４だけでなく、セラミック基材層２の内部にもセラミック補助層１３が設けられていることを特徴としている。図３に示した積層型セラミック電子部品１ｂは、セラミック補助層１３が複数層、たとえば２層設けられていることを特徴としている。【００６２】
セラミック補助層１３は、次のような作用効果を有している。【００６３】
セラミック基材層２の厚み方向寸法が大きい場合、より具体的には、厚み方向寸法が５００μｍ以上の場合には、セラミック基材層２にクラックが発生するなどの不具合が生じることがある。線膨張係数の比較的大きいセラミック基材層２では、その両主面を線膨張係数の比較的小さいセラミック補助層３および４で固定した状態でより収縮しようとする力が内部に働く。セラミック基材層２の厚みがたとえば５００μｍ未満の場合には、この内部応力は、セラミック基材層２の強度を低下させるほどの大きさではない。しかしながら、セラミック基材層２が厚くなるに従って、セラミック基材層２の厚み方向中央部はより収縮する傾向があり、セラミック基材層２には、その表面部と中央部とが平面方向に引張り合う内部応力が働くため、表面部と中央部との中間位置付近の側面にてクラックが発生しやすくなる。【００６４】
このような状況の下、セラミック基材層２の内部にも、線膨張係数の比較的小さいセラミック補助層１３を配置することにより、セラミック基材層２が必要以上に収縮しようとする内部応力を緩和することができる。このことから、内部のセラミック補助層１３によれば、セラミック積層体５の厚み方向寸法、特にセラミック基材層２の厚み方向寸法が大きい場合においても、十分な機械的強度を与えることができる。【００６５】
なお、セラミック基材層２の連続する厚みが３００μｍ以下となるように、より好ましくは、２００μｍ以下となるように、セラミック基材層２の内部にセラミック補助層１３を配置すれば、上述の強度向上の効果をより確実に得ることができ、セラミック積層体５をより安定して製造することができる。【００６６】
また、セラミック基材層２の厚みが５００μｍ以下の場合であっても、セラミック補助層１３を設けることで、機械的強度をより向上させることができる。【００６７】
セラミック補助層１３の厚みは、５μｍ以上であることが好ましい。この厚みが５μｍより薄い場合には、セラミック基材層２内に発生する内部応力を十分に緩和できないことがあるからである。【００６８】
内部のセラミック補助層１３は、外側のセラミック補助層３および４と同様の材料から構成されるが、たとえば、外側のセラミック補助層３および４が低透磁率のフェライトから構成されながら、内部のセラミック補助層１３は非磁性のフェライトから構成されるなど、任意の組み合わせが可能である。この場合、透磁率と線膨張係数との各々について最適な材料を選択することにより、積層型セラミック電子部品１ａおよび１ｂの電気的特性および機械的強度のいずれについても優れたものとすることができる。【００６９】
図２および図３からわかるように、セラミック補助層３および４ならびにセラミック補助層１３は、セラミック積層体５の厚み方向の中央を中心として、セラミック積層体５の厚み方向に関してほぼ対称に配置されている。このような配置とされることにより、セラミック積層体５の強度低下の原因となる内部応力を安定して緩和することができるとともに、焼成工程での反りを生じさせにくくすることができる。なお、セラミック補助層３および４について言えば、図１に示した積層型セラミック電子部品１においても、セラミック積層体５の厚み方向に関してほぼ対称に配置されているので、上記と同様の効果が得られる。【００７０】
セラミック基材層２の内部に設けられるセラミック補助層１３は、図２および図３に示すように、セラミック積層体５の端面にまで達していることが好ましい。これによって、セラミック積層体５の端面を起点として発生しやすいクラックの原因となるセラミック基材層２の端面近傍での内部応力を効果的に緩和することができる。【００７１】
セラミック補助層１３は、これが非磁性体から構成されるとき、図２および図３に示すように、コイルパターン８が位置する部分に配置されることが好ましい。これによって、コイルパターン８によって構成されるコイルは開磁路となるので、磁気飽和しにくく、直流重畳特性を向上させることができ、積層型セラミック電子部品１ａおよび１ｂを、より大電流でも使用可能な製品とすることができる。【００７２】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。【００７３】
たとえば、セラミック補助層３、４および１３は、積層型セラミック電子部品１、１ａおよび１ｂの平面方向に全面にわたって配置されていることが好ましいが、上述の効果を得られる範囲であれば、全面にわたって配置されていなくてもよく、たとえば切欠きや穴などの非配置領域があってもよい。【００７４】
また、図示された積層型セラミック電子部品１、１ａおよび１ｂは、セラミック積層体５上に表面実装部品９および１０が搭載された多機能複合部品であったが、単機能部品、たとえば図４に示すようなチップコイルにも、この発明を適用することができる。【００７５】
図４は、この発明の第４の実施形態であって、チップコイルを構成する積層型セラミック電子部品１ｃを示す断面図である。図４において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。【００７６】
図４に示したチップコイルを構成する積層型セラミック電子部品１ｃでは、セラミック積層体５の両端部に端子導体１６および１７が形成され、コイルパターン８の各端部が、セラミック積層体５の各端面にまで引き出され、端子導体１６および１７にそれぞれ電気的に接続される。
【図１】
0004840447.tif 000002
【図２】
0004840447.tif 000003
【図３】
0004840447.tif 000004
【図４】
0004840447.tif 000005