(57)【特許請求の範囲】
【請求項１】
コンデンサ主面及びコンデンサ裏面を有するとともに、誘電体層を介して電源用内部プレーン電極層とグランド用内部プレーン電極層とが交互に積層配置された構造を有するコンデンサ本体を備えたコンデンサであって、
前記コンデンサ本体は複数のコンデンサ機能部を備え、
前記複数のコンデンサ機能部は、
前記電源用内部プレーン電極層同士を導通させかつ前記コンデンサ主面及び前記コンデンサ裏面間を貫通する複数の電源用ビア導体と、
前記グランド用内部プレーン電極層同士を導通させかつ前記コンデンサ主面及び前記コンデンサ裏面間を貫通する複数のグランド用ビア導体と、
前記複数の電源用ビア導体における少なくとも前記コンデンサ主面側の端部に接続する電源用表層電極と、
前記複数のグランド用ビア導体における少なくとも前記コンデンサ主面側の端部に接続するグランド用表層電極と
を有し、
前記グランド用内部プレーン電極層は、前記複数のコンデンサ機能部において共通の電極層を含み、
前記コンデンサ主面上及び前記コンデンサ裏面上の少なくとも一方において、前記コンデンサ本体の厚さ方向から見たときに、前記複数のコンデンサ機能部の前記電源用内部プレーン電極層間のギャップに対応する箇所に、前記電源用表層電極及び前記グランド用表層電極の少なくとも一方の面積を広げることによって形成された段差緩和層を配置した
ことを特徴とするコンデンサ。
【請求項２】
コンデンサ主面及びコンデンサ裏面を有するとともに、誘電体層を介して電源用内部プレーン電極層とグランド用内部プレーン電極層とが交互に積層配置された構造を有するコンデンサ本体を備えたコンデンサであって、
前記コンデンサ本体は複数のコンデンサ機能部を備え、
前記複数のコンデンサ機能部は、
前記電源用内部プレーン電極層同士を導通させかつ前記コンデンサ主面及び前記コンデンサ裏面間を貫通する複数の電源用ビア導体と、
前記グランド用内部プレーン電極層同士を導通させかつ前記コンデンサ主面及び前記コンデンサ裏面間を貫通する複数のグランド用ビア導体と、
前記複数の電源用ビア導体における少なくとも前記コンデンサ主面側の端部に接続する電源用表層電極と、
前記複数のグランド用ビア導体における少なくとも前記コンデンサ主面側の端部に接続するグランド用表層電極と
を有し、
前記グランド用内部プレーン電極層は、前記複数のコンデンサ機能部において互いに電気的に独立した電極層であり、
前記コンデンサ主面上及び前記コンデンサ裏面上の少なくとも一方において、前記コンデンサ本体の厚さ方向から見たときに、前記複数のコンデンサ機能部の前記電源用内部プレーン電極層間のギャップ及び前記複数のコンデンサ機能部の前記グランド用内部プレーン電極層間のギャップに対応する箇所に、前記電源用表層電極及び前記グランド用表層電極の少なくとも一方の面積を広げることによって形成された段差緩和層を配置した
ことを特徴とするコンデンサ。
【請求項３】
前記段差緩和層は、前記表層電極と同じ金属材料によって形成されていることを特徴とする請求項１または２に記載のコンデンサ。
【請求項４】
前記複数の電源用ビア導体における前記コンデンサ主面側の端部及び前記コンデンサ裏面側の端部には、電源用表層電極が接続され、前記複数のグランド用ビア導体における前記コンデンサ主面側の端部及び前記コンデンサ裏面側の端部には、グランド用表層電極が接続されている
ことを特徴とする請求項１乃至３のいずれか１項に記載のコンデンサ。
【請求項５】
前記段差緩和層は、前記コンデンサ主面及び前記コンデンサ裏面の両方の上に配置されている
ことを特徴とする請求項１乃至４のいずれか１項に記載のコンデンサ。
【請求項６】
前記コンデンサ主面側における前記電源用表層電極として、第１主面側電源用表層電極及び第２主面側電源用表層電極を備え、
前記段差緩和層は、前記第２主面側電源用表層電極の面積を、それに隣接する前記第１主面側電源用表層電極のある方向に広げることによって形成されたものであり、
前記コンデンサ本体の厚さ方向から見たときに、前記第１主面側電源用表層電極と前記段差緩和層とのギャップは、前記電源用内部プレーン電極層間のギャップまたは前記グランド用内部プレーン電極層間のギャップからオフセットして配置されている
ことを特徴とする請求項１乃至５のいずれか１項に記載のコンデンサ。
【請求項７】
請求項１乃至６のいずれか１項に記載のコンデンサが内蔵されていることを特徴とする配線基板。
【請求項８】
コア主面及びコア裏面を有するコア基板と、
層間絶縁層及び導体層を前記コア主面の上にて交互に積層した構造を有する配線積層部と
を備え、
前記コンデンサが、前記コア主面と前記コンデンサ主面とを同じ側に向けた状態で前記コア基板内に収容されていることを特徴とする請求項７に記載の配線基板。
【請求項９】
コア主面及びコア裏面を有するコア基板と、
層間絶縁層及び導体層を前記コア主面の上にて交互に積層した構造を有する配線積層部と
を備え、
前記コンデンサが、前記配線積層部内に収容されていることを特徴とする請求項７に記載の配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサが内蔵されている配線基板、及び、その配線基板に用いられるコンデンサに関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード側の端子群に対してフリップチップの形態で接続される。ただし、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常はＩＣチップをＩＣチップ搭載用配線基板上に搭載してなるパッケージを作製し、そのパッケージをマザーボード上に搭載するという手法が採用される。この種のパッケージを構成するＩＣチップ搭載用配線基板においては、ＩＣチップのスイッチングノイズの低減や電源電圧の安定化を図るために、コンデンサ（「キャパシタ」とも言う）を設けることが提案されている。その一例として、高分子材料製のコア基板内にチップ状のコンデンサを埋め込んでコア部を構成し、そのコア部の表面及び裏面にビルドアップ層を形成した配線基板が従来提案されている（例えば、特許文献１，２参照）。
【０００３】
ところで、上記の配線基板に内蔵するコンデンサとして、互いに電源系統が異なる複数のコンデンサ機能部を備えたものが提案されている。また、複数のコンデンサ機能部を備えるコンデンサとしては、誘電体層を介して内部電極層が積層配置された構造を有し、各コンデンサ機能部に、内部電極層同士を導通させる複数のビア導体と、各ビア導体の端部に接続される表層電極とが設けられ、各ビア導体が全体としてアレイ状に配置されたビアアレイタイプのコンデンサなどがある。このようなコンデンサは、コア基板の収容穴部内にコンデンサを収容する収容工程や、収容穴部の内面とコンデンサの側面との隙間に充填用樹脂を充填する充填工程などを経て配線基板に内蔵される。
【特許文献１】特開２００５−３９２１７号公報（図３など）
【特許文献２】特開２００５−３９２４３号公報（図４など）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、複数のコンデンサ機能部を備えるコンデンサを厚さ方向から見ると、内部電極層が存在しない部分（内部電極層間のギャップ）と、表層電極が存在しない部分（表層電極間のギャップ）とが、同じ位置（隣接するコンデンサ機能部間）に配置されている。その結果、内部電極層が存在する部分と存在しない部分との間には大きな段差が生じるため、上記の充填工程を行う際にコンデンサの中央部（段差が生じた部分）に充填用樹脂が回り込みやすくなる。また、充填工程後にコンデンサの上に樹脂絶縁層を形成する場合、コンデンサの外表面に対する樹脂絶縁層の追従性が低下してしまう。ゆえに、コンデンサと樹脂絶縁層との密着強度が低下するため、熱膨張などに起因した樹脂絶縁層の浮きやデラミネーションが発生し、信頼性が低下してしまう。
【０００５】
本発明は上記の課題に鑑みてなされたものであり、その目的は、コンデンサ主面上やコンデンサ裏面上に生じた段差に起因する不具合を低減できるコンデンサを提供することにある。また、本発明の別の目的は、上記のコンデンサが内蔵された好適な配線基板を提供することにある。
【課題を解決するための手段】
【０００６】
そして上記課題を解決するための手段（手段１Ａ）としては、コンデンサ主面及びコンデンサ裏面を有するとともに、誘電体層を介して電源用内部プレーン電極層とグランド用内部プレーン電極層とが交互に積層配置された構造を有するコンデンサ本体を備えたコンデンサであって、前記コンデンサ本体は複数のコンデンサ機能部を備え、前記複数のコンデンサ機能部は、前記電源用内部プレーン電極層同士を導通させかつ前記コンデンサ主面及び前記コンデンサ裏面間を貫通する複数の電源用ビア導体と、前記グランド用内部プレーン電極層同士を導通させかつ前記コンデンサ主面及び前記コンデンサ裏面間を貫通する複数のグランド用ビア導体と、前記複数の電源用ビア導体における少なくとも前記コンデンサ主面側の端部に接続する電源用表層電極と、前記複数のグランド用ビア導体における少なくとも前記コンデンサ主面側の端部に接続するグランド用表層電極とを含み、前記グランド用内部プレーン電極層は、前記複数のコンデンサ機能部において共通の電極層を含み、前記コンデンサ主面上及び前記コンデンサ裏面上の少なくとも一方において、前記コンデンサ本体の厚さ方向から見たときに、前記複数のコンデンサ機能部の前記電源用内部プレーン電極層間のギャップに対応する箇所に、前記電源用表層電極及び前記グランド用表層電極の少なくとも一方の面積を広げることによって形成された段差緩和層を配置したことを特徴とするコンデンサがある。
また、上記課題を解決するための別の手段（手段１Ｂ）としては、コンデンサ主面及びコンデンサ裏面を有するとともに、誘電体層を介して電源用内部プレーン電極層とグランド用内部プレーン電極層とが交互に積層配置された構造を有するコンデンサ本体を備えたコンデンサであって、前記コンデンサ本体は複数のコンデンサ機能部を備え、前記複数のコンデンサ機能部は、前記電源用内部プレーン電極層同士を導通させかつ前記コンデンサ主面及び前記コンデンサ裏面間を貫通する複数の電源用ビア導体と、前記グランド用内部プレーン電極層同士を導通させかつ前記コンデンサ主面及び前記コンデンサ裏面間を貫通する複数のグランド用ビア導体と、前記複数の電源用ビア導体における少なくとも前記コンデンサ主面側の端部に接続する電源用表層電極と、前記複数のグランド用ビア導体における少なくとも前記コンデンサ主面側の端部に接続するグランド用表層電極とを含み、前記グランド用内部プレーン電極層は、前記複数のコンデンサ機能部において互いに電気的に独立した電極層であり、前記コンデンサ主面上及び前記コンデンサ裏面上の少なくとも一方において、前記コンデンサ本体の厚さ方向から見たときに、前記複数のコンデンサ機能部の前記電源用内部プレーン電極層間のギャップ及び前記複数のコンデンサ機能部の前記グランド用内部プレーン電極層間のギャップに対応する箇所に、前記電源用表層電極及び前記グランド用表層電極の少なくとも一方の面積を広げることによって形成された段差緩和層を配置したことを特徴とするコンデンサがある。
【０００７】
コンデンサ主面上やコンデンサ裏面上において、コンデンサ本体の厚さ方向から見たときに内部プレーン電極層間のギャップに対応する箇所には段差が生じやすいが、手段１Ａ，１Ｂのコンデンサによると、上記のギャップに対応する箇所に段差緩和層を配置することにより上記の段差が緩和される。これにより、コンデンサ主面上やコンデンサ裏面上に生じた段差に起因する不具合を低減できる。
【０００８】
また、仮に、段差緩和層をコンデンサ本体内に配置しようとしても、段差緩和層の厚さを薄い内部プレーン電極層や誘電体層に合わせて設定する必要があるため、十分な厚さを確保することが困難である。この場合、段差緩和層を複数層に分けて形成するなどの工夫が必要となる。そこで、手段１Ａ，１Ｂでは、コンデンサ本体内ではなく、コンデンサ主面上及びコンデンサ裏面上の少なくとも一方に段差緩和層を配置したため、段差緩和層の厚さを内部プレーン電極層や誘電体層に合わせなくて済む。よって、段差緩和層を厚く形成できるため、上記の段差をより効果的に緩和できる。また、段差緩和層がコンデンサ本体内に存在しないため、段差緩和層が内部プレーン導体層の邪魔にならない。
【００１０】
ここで、上記コンデンサは、コンデンサ主面及びコンデンサ裏面を有するとともに、誘電体層と内部プレーン電極層とが交互に積層配置された構造を持ち、複数のコンデンサ機能部を備えている。
【００１１】
また、好適なコンデンサの例としては、以下のものがある。例えば、前記内部プレーン電極層は、前記誘電体層を介して交互に配置される電源用内部プレーン電極層とグランド用内部プレーン電極層とからなり、前記ビア導体は、前記電源用内部プレーン電極層同士を導通させる複数の電源用ビア導体と、前記グランド用内部プレーン電極層同士を導通させる複数のグランド用ビア導体とからなり、前記表層電極は、前記複数の電源用ビア導体における少なくとも前記コンデンサ主面側の端部に接続する電源用表層電極と、前記複数のグランド用ビア導体における少なくとも前記コンデンサ主面側の端部に接続するグランド用表層電極とからなり、前記グランド用内部プレーン電極層は、前記複数のコンデンサ機能部において共通の電極層であり、前記ギャップは、前記複数のコンデンサ機能部の前記電源用内部プレーン電極層間のギャップであることを特徴とするコンデンサを挙げることができる。このような構造であると、グランド用内部プレーン電極層が複数のコンデンサ機能部において共通の電極層となるため、グランド用内部プレーン電極層をコンデンサ機能部ごとにそれぞれ形成しなくても済む。よって、コンデンサを容易に形成できる。また、前記内部プレーン電極層は、前記誘電体層を介して交互に配置される電源用内部プレーン電極層とグランド用内部プレーン電極層とからなり、前記ビア導体は、前記電源用内部プレーン電極層同士を導通させる複数の電源用ビア導体と、前記グランド用内部プレーン電極層同士を導通させる複数のグランド用ビア導体とからなり、前記表層電極は、前記複数の電源用ビア導体における少なくとも前記コンデンサ主面側の端部に接続する電源用表層電極と、前記複数のグランド用ビア導体における少なくとも前記コンデンサ主面側の端部に接続するグランド用表層電極とからなり、前記グランド用内部プレーン電極層は、前記複数のコンデンサ機能部において互いに電気的に独立した電極層であり、前記ギャップは、前記複数のコンデンサ機能部の前記電源用内部プレーン電極層間のギャップ、及び、前記複数のコンデンサ機能部の前記グランド用内部プレーン電極層間のギャップであることを特徴とするコンデンサを挙げることができる。このような構造であると、電源用内部プレーン電極層間だけでなく、グランド用内部プレーン電極層間にもギャップが生じる。そのため、本来的には、コンデンサ本体の厚さ方向から見たときに内部プレーン電極層間のギャップに対応する箇所により大きな段差が生じやすい。そこで、前記段差緩和層を設けることにより、コンデンサ主面上やコンデンサ裏面上に生じた段差に起因する不具合をより効果的に低減できる。
【００１２】
前記誘電体層としては、セラミック誘電体層、樹脂誘電体層、セラミック−樹脂複合材料からなる誘電体層などが挙げられる。前記セラミック誘電体層としては、アルミナ、窒化アルミニウム、窒化ほう素、炭化珪素、窒化珪素などといった高温焼成セラミックの焼結体が好適に使用されるほか、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成セラミックの焼結体が好適に使用される。この場合、用途に応じて、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどの誘電体セラミックの焼結体を使用することも好ましい。誘電体セラミックの焼結体を使用した場合、静電容量の大きなコンデンサを実現しやすくなる。また、前記樹脂誘電体層としては、エポキシ樹脂、接着剤を含んだ四フッ化エチレン樹脂（ＰＴＦＥ）などの樹脂が好適に使用される。さらに、前記セラミック−樹脂複合材料からなる誘電体層としては、セラミックとして、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどが好適に使用され、樹脂材料として、エポキシ樹脂、フェノール、ウレタン、シリコン、ポリイミド、不飽和ポリエステルなどの熱硬化性樹脂、ポリカーボネート、アクリル、ポリアセタール、ポリプロピレンなどの熱可塑性樹脂、及び、ニトリルブタジエンゴム、スチレンブタジエンゴム、フッ素ゴムなどのラテックスが好適に使用される。
【００１３】
前記内部プレーン電極層、前記ビア導体、前記表層電極としては特に限定されないが、例えば誘電体層がセラミック誘電体層である場合にはメタライズ導体であることが好ましい。なお、メタライズ導体は、金属粉末を含む導体ペーストを従来周知の手法、例えばメタライズ印刷法で塗布した後に焼成することにより、形成される。同時焼成法によってメタライズ導体及びセラミック誘電体層を形成する場合、メタライズ導体中の金属粉末は、セラミック誘電体層の焼成温度よりも高融点である必要がある。例えば、セラミック誘電体層がいわゆる高温焼成セラミック（例えばアルミナ等）からなる場合には、メタライズ導体中の金属粉末として、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）等やそれらの合金が選択可能である。セラミック誘電体層がいわゆる低温焼成セラミック（例えばガラスセラミック等）からなる場合には、メタライズ導体中の金属粉末として、銅（Ｃｕ）または銀（Ａｇ）等やそれらの合金が選択可能である。
【００１４】
また、前記段差緩和層は、樹脂材料よりもコンデンサ本体との密着性が良好な金属材料によって形成することが可能である。段差緩和層を構成する金属材料としては、例えば、ニッケル、モリブデン、タングステン、チタン、銅、銀などが挙げられる。
【００１６】
なお、段差緩和層は、前記表層電極と同じ金属材料によって形成されていることが好ましい。このようにすれば、段差緩和層を形成する際に表層電極とは別の材料を準備しなくても済む。また、段差緩和層を表層電極と同じ工程で同時に形成することが可能となるため、工数が減る。従って、コンデンサを容易にかつ低コストで形成できる。
【００１７】
段差緩和層の厚さは特に限定されないが、例えば１０μｍ以上５０μｍ以下に設定されることがよい。即ち、この厚さが１０μｍ未満であると、段差緩和層を配置したとしてもコンデンサ主面上やコンデンサ裏面上に生じた段差を十分に緩和することができない。また、この厚さが５０μｍを超えるような場合には、段差緩和層を形成しにくくなるおそれがある。
【００１８】
なお、段差緩和層が例えば金属材料からなる場合、段差緩和層の形成方法としては、コンデンサ本体のコンデンサ主面上やコンデンサ裏面上に金属ペーストを印刷して段差緩和層を形成する方法などが挙げられる。しかし、上記の方法以外にも、段差緩和層と同じ大きさの金属箔を貼付して段差緩和層を形成する方法や、段差緩和層よりも大きい金属箔を貼付した後、金属箔に対するエッチングを行って段差緩和層を形成する方法や、めっきによって段差緩和層を形成するなどの方法を採用することも可能である。
【００１９】
さらに、段差緩和層は、電流が流れるようになってもよいし、そうでなくてもよい。特に、段差緩和層に電流が流れる場合、前記段差緩和層は、前記電源用表層電極及び前記グランド用表層電極の少なくとも一方の面積を広げることによって形成されることが好ましい。このようにすれば、電源用表層電極及びグランド用表層電極の面積が大きくなって低抵抗化が図られる。従って、電源用表層電極及びグランド用表層電極を通る電気経路を用いた大電流の供給が容易になる。また、段差緩和層を、電源用表層電極やグランド用表層電極と同時に形成できる。ゆえに、段差緩和層を電源用表層電極やグランド用表層電極と別々に形成しなくても済むため、コンデンサを容易に形成できる。なお、この場合、コンデンサ主面（またはコンデンサ裏面）における段差緩和層を含む表層電極（電源用表層電極またはグランド用表層電極）の面積率は、５０％以上７５％以下に設定される。段差緩和層を含む表層電極の面積率が５０％以上であれば、表層電極の面積が大きくなって低抵抗化が図られるため、表層電極を通る電気経路を用いた大電流の供給が容易になる。また、段差緩和層を含む表層電極の面積率が７５％以下であると、残りのスペースが確保されるため、段差緩和層を含まない他の表層電極を形成しやすくなる。
【００２０】
また、本発明の課題を解決するための別の手段（手段２）としては、上記手段１Ａ，１Ｂに記載のコンデンサが内蔵されていることを特徴とする配線基板がある。
【００２１】
従って、手段２の配線基板によると、上記手段１Ａ，１Ｂに記載のコンデンサが内蔵された好適な配線基板を提供することができる。また、コンデンサと配線基板におけるコンデンサ以外の部分との密着強度が向上するため、例えば配線基板に半導体集積回路素子を搭載した場合に、半導体集積回路素子が誤作動なく機能する。ゆえに、信頼性の高い配線基板を得ることができる。
【００２２】
なお、配線基板は、コア主面及びコア裏面を有するコア基板と、層間絶縁層及び導体層を前記コア主面の上にて交互に積層した構造を有する配線積層部とを備え、前記コンデンサが、前記コア主面と前記コンデンサ主面とを同じ側に向けた状態で前記コア基板内に収容されているものであってもよい。このようにすれば、配線積層部においてコンデンサに邪魔されることなく電気回路を形成できるため、配線基板の機能を維持することができる。この場合、コンデンサは、コア基板内に収容された状態で、例えば高分子材料製の樹脂充填部により固定される。また、配線基板は、コア主面及びコア裏面を有するコア基板と、層間絶縁層及び導体層を前記コア主面の上にて交互に積層した構造を有する配線積層部とを備え、前記コンデンサが、前記配線積層部内に収容されているものであってもよい。このようにすれば、配線積層部上に半導体集積回路素子を搭載した場合に半導体集積回路素子とコンデンサとをつなぐ配線が短くなる。これにより、配線のインダクタンス成分の増加が防止されるため、コンデンサによる半導体集積回路素子のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。
【００２３】
上記配線基板を構成するコア基板は、配線基板におけるコア部の一部分をなすものであって、例えばコア主面及びその反対側に位置するコア裏面を有する板状に形成される。前記コンデンサが前記コア基板内に収容されている場合、かかるコア基板は、コンデンサを収容するための収容穴部を１つまたは２つ以上有していてもよい。この収容穴部は、コア主面のみにて開口する非貫通穴であってもよく、あるいはコア主面及びコア裏面の両方にて開口する貫通穴であってもよい。また、コンデンサは、完全に埋設された状態で収容穴部に収容されていてもよいし、一部分が収容穴部の開口部から突出した状態で収容穴部に収容されていてもよい。
【００２４】
コア基板を形成する材料は特に限定されないが、好ましいコア基板は高分子材料を主体として形成される。コア基板を形成するための高分子材料の具体例としては、例えば、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド・トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料を使用してもよい。
【００２５】
上記配線基板を構成する配線積層部は、高分子材料を主体とする層間絶縁層及び導体層を交互に積層した構造を有している。配線積層部はコア主面の上にのみ形成されるが、さらにコア裏面の上にも配線積層部と同じ構造の積層部が形成されていてもよい。このように構成すれば、コア主面の上に形成された配線積層部のみではなく、コア裏面の上に形成された積層部にも電気回路を形成できるため、配線基板のよりいっそうの高機能化を図ることができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の配線基板を具体化した一実施形態を図面に基づき詳細に説明する。
【００２７】
図１に示されるように、本実施形態の配線基板１０は、ＩＣチップ搭載用の配線基板であって、略矩形板状のコア基板１１と、コア基板１１のコア主面１２（図１では上面）上に形成される第１ビルドアップ層３１（配線積層部）と、コア基板１１のコア裏面１３（図１では下面）上に形成される第２ビルドアップ層３２とからなる。
【００２８】
コア基板１１のコア主面１２上に形成された第１ビルドアップ層３１は、エポキシ樹脂からなる層間絶縁層（樹脂絶縁層３３，３５）と、銅からなる導体層４２とを交互に積層した構造を有している。第２層の樹脂絶縁層３５の表面上における複数箇所には、端子パッド４４がアレイ状に形成されている。また、樹脂絶縁層３５の表面は、ソルダーレジスト３７によってほぼ全体的に覆われている。ソルダーレジスト３７の所定箇所には、端子パッド４４を露出させる開口部４６が形成されている。端子パッド４４の表面上には、複数のはんだバンプ４５が配設されている。各はんだバンプ４５は、ＩＣチップ２１（半導体集積回路素子）の面接続端子２２に電気的に接続されている。ＩＣチップ２１は、矩形平板状をなし、シリコンからなっている。なお、各端子パッド４４及び各はんだバンプ４５は、第１ビルドアップ層３１においてセラミックコンデンサ１０１の真上の領域内に位置しており、この領域がＩＣチップ搭載領域２３となる。ＩＣチップ搭載領域２３は、第１ビルドアップ層３１の表面３９上に設定されている。また、樹脂絶縁層３３，３５内には、それぞれビア導体４３，４７が設けられている。これらのビア導体４３，４７は、導体層４２及び端子パッド４４を相互に電気的に接続している。
【００２９】
図１に示されるように、コア基板１１のコア裏面１３上に形成された第２ビルドアップ層３２は、上述した第１ビルドアップ層３１とほぼ同じ構造を有している。即ち、第２ビルドアップ層３２は、エポキシ樹脂からなる層間絶縁層（樹脂絶縁層３４，３６）と、導体層４２とを交互に積層した構造を有している。第２層の樹脂絶縁層３６の下面上における複数箇所には、ビア導体４３を介して導体層４２に電気的に接続されるＢＧＡ用パッド４８が格子状に形成されている。また、樹脂絶縁層３６の下面は、ソルダーレジスト３８によってほぼ全体的に覆われている。ソルダーレジスト３８の所定箇所には、ＢＧＡ用パッド４８を露出させる開口部４０が形成されている。ＢＧＡ用パッド４８の表面上には、図示しないマザーボードとの電気的な接続を図るための複数のはんだバンプ４９が配設されている。そして、各はんだバンプ４９により、図１に示される配線基板１０は図示しないマザーボード上に実装される。
【００３０】
図１に示されるように、コア基板１１は、ガラスエポキシからなる基材２０１と、基材２０１の上面及び下面に形成され、シリカフィラーなどの無機フィラーを添加したエポキシ樹脂からなるサブ基材２０４と、同じく基材２０１の上面及び下面に形成され、銅からなる導体層２０３とによって構成されている。また、コア基板１１には、複数のスルーホール導体１６がコア主面１２、コア裏面１３及び導体層２０３を貫通するように形成されている。かかるスルーホール導体１６は、コア基板１１のコア主面１２側とコア裏面１３側とを接続導通するとともに、導体層２０３に電気的に接続している。なお、スルーホール導体１６の内部は、例えばエポキシ樹脂などの閉塞体１７で埋められている。スルーホール導体１６の上端は、樹脂絶縁層３３の表面上にある導体層４２の一部に電気的に接続されており、スルーホール導体１６の下端は、樹脂絶縁層３４の下面上にある導体層４２の一部に電気的に接続されている。また、コア基板１１は、コア主面１２の中央部及びコア裏面１３の中央部にて開口する平面視で矩形状の収容穴部９０を１つ有している。即ち、収容穴部９０は貫通穴部である。
【００３１】
収容穴部９０内には、図２〜図４等に示すセラミックコンデンサ１０１が、埋め込まれた状態で収容されている。なお、セラミックコンデンサ１０１は、コンデンサ主面１０２をコア基板１１のコア主面１２と同じ側に向けた状態で収容されている。本実施形態のセラミックコンデンサ１０１は、縦１０．０ｍｍ×横１０．０ｍｍ×厚さ０．８ｍｍの平面視略矩形板状である。セラミックコンデンサ１０１は、コア基板１１においてＩＣチップ搭載領域２３の真下の領域に配置されている。なお、ＩＣチップ搭載領域２３の面積（ＩＣチップ２１において面接続端子２２が形成される面の面積）は、セラミックコンデンサ１０１のコンデンサ主面１０２の面積よりも小さくなるように設定されている。セラミックコンデンサ１０１の厚さ方向から見た場合、ＩＣチップ搭載領域２３は、セラミックコンデンサ１０１のコンデンサ主面１０２内に位置している。
【００３２】
図１等に示されるように、収容穴部９０の内面とセラミックコンデンサ１０１の側面との隙間は、高分子材料（本実施形態ではエポキシ等の熱硬化性樹脂）からなる樹脂充填部９２によって埋められている。この樹脂充填部９２は、セラミックコンデンサ１０１をコア基板１１に固定するとともに、セラミックコンデンサ１０１及びコア基板１１の面方向や厚さ方向への変形を自身の弾性変形により吸収する機能を有している。なお、セラミックコンデンサ１０１は、平面視略正方形状をなしており、四隅に面取り寸法０．５５ｍｍ以上（本実施形態では面取り寸法０．６ｍｍ）の面取り部を有している。これにより、温度変化に伴う樹脂充填部９２の変形時において、セラミックコンデンサ１０１の角部への応力集中を緩和できるため、樹脂充填部９２のクラックの発生を防止できる。
【００３３】
図１〜図４等に示されるように、本実施形態のセラミックコンデンサ１０１は、いわゆるビアアレイタイプのコンデンサである。セラミックコンデンサ１０１を構成するセラミック焼結体１０４（コンデンサ本体）は、コンデンサ主面１０２（図１では上面）及びコンデンサ裏面１０３（図１では下面）を有する板状物である。なお、セラミック焼結体１０４のコンデンサ主面１０２上には前記樹脂絶縁層３３が形成され、セラミック焼結体１０４のコンデンサ裏面１０３上には前記樹脂絶縁層３４が形成されている。セラミック焼結体１０４は、セラミック誘電体層１０５を介して電源用内部プレーン電極層１４１とグランド用内部プレーン電極層１４２とを交互に積層配置した構造を有している。セラミック誘電体層１０５は、高誘電率セラミックの一種であるチタン酸バリウムの焼結体からなり、電源用内部プレーン電極層１４１及びグランド用内部プレーン電極層１４２間の誘電体として機能する。電源用内部プレーン電極層１４１及びグランド用内部プレーン電極層１４２は、いずれもニッケルを主成分として形成された層であって、セラミック焼結体１０４の内部において一層おきに配置されている。
【００３４】
図１〜図４に示されるように、セラミック焼結体１０４は、２つのコンデンサ機能部１０７，１０８を有している。なお、セラミック誘電体層１０５は、コンデンサ機能部１０７，１０８において共通の誘電体層であり、グランド用内部プレーン電極層１４２は、コンデンサ機能部１０７，１０８において共通の電極層である。一方、電源用内部プレーン電極層１４１は、コンデンサ機能部１０７，１０８において互いに電気的に独立した電極層である（図２参照）。
【００３５】
コンデンサ機能部１０７には、多数のビアホール１３０が形成されている。これらのビアホール１３０は、コンデンサ機能部１０７をその厚さ方向に貫通するとともに、コンデンサ機能部１０７の全面にわたってアレイ状（例えば格子状）に配置されている。各ビアホール１３０内には、コンデンサ機能部１０７におけるセラミック焼結体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のビア導体１３１，１３２が、ニッケルを主材料として形成されている。各第１電源用ビア導体１３１は、各電源用内部プレーン電極層１４１を貫通しており、それら同士を互いに電気的に接続している。各第１グランド用ビア導体１３２は、各グランド用内部プレーン電極層１４２を貫通しており、それら同士を互いに電気的に接続している。各第１電源用ビア導体１３１及び各第１グランド用ビア導体１３２は、全体としてアレイ状に配置されている。本実施形態では、説明の便宜上、ビア導体１３１，１３２を６列×３列で図示したが、実際にはさらに多くの列が存在している。
【００３６】
そして図２〜図４等に示されるように、コンデンサ機能部１０７におけるセラミック焼結体１０４のコンデンサ主面１０２上には、複数の第１上面側電源用表層電極１１１（電源用表層電極）と、第１上面側グランド用表層電極１１２（グランド用表層電極）とが突設されている。第１上面側電源用表層電極１１１は、複数の第１電源用ビア導体１３１におけるコンデンサ主面１０２側の端面に対して直接接続されており、第１上面側グランド用表層電極１１２は、複数の第１グランド用ビア導体１３２におけるコンデンサ主面１０２側の端面に対して直接接続されている。また、コンデンサ機能部１０７におけるセラミック焼結体１０４のコンデンサ裏面１０３上には、第１裏面側電源用表層電極１２１（電源用表層電極）と、複数の裏面側グランド用表層電極１２２（グランド用表層電極）とが突設されている。第１裏面側電源用表層電極１２１は、複数の第１電源用ビア導体１３１におけるコンデンサ裏面１０３側の端面に対して直接接続されており、裏面側グランド用表層電極１２２は、複数の第１グランド用ビア導体１３２におけるコンデンサ裏面１０３側の端面に対して直接接続されている。よって、第１電源用表層電極１１１，１２１は第１電源用ビア導体１３１及び電源用内部プレーン電極層１４１に導通しており、グランド用表層電極１１２，１２２は第１グランド用ビア導体１３２及びグランド用内部プレーン電極層１４２に導通している。
【００３７】
同様に、図２〜図４に示される前記コンデンサ機能部１０８にも、多数のビアホール１３０が形成されている。各ビアホール１３０内には、コンデンサ機能部１０８におけるセラミック焼結体１０４のコンデンサ主面１０２及びコンデンサ裏面１０３間を連通する複数のビア導体１３３，１３４が、ニッケルを主材料として形成されている。各第２電源用ビア導体１３３は、コンデンサ機能部１０７，１０８ごとに電気的に独立した電源用内部プレーン電極層１４１を貫通しているため、コンデンサ機能部１０７の第１電源用ビア導体１３１とは電気的に独立している。一方、各第２グランド用ビア導体１３４は、コンデンサ機能部１０７，１０８の両方で共通のグランド用内部プレーン電極層１４２を貫通しているため、コンデンサ機能部１０７の第１グランド用ビア導体１３２と電気的に接続されている。各第２電源用ビア導体１３３及び各第２グランド用ビア導体１３４は、全体としてアレイ状に配置されている。本実施形態では、説明の便宜上、ビア導体１３３，１３４を６列×３列で図示したが、実際にはさらに多くの列が存在している。
【００３８】
そして図２〜図４等に示されるように、コンデンサ機能部１０８におけるセラミック焼結体１０４のコンデンサ主面１０２上には、第２上面側電源用表層電極１１３（電源用表層電極）と、複数の第２上面側グランド用表層電極１１４（グランド用表層電極）とが突設されている。第２上面側電源用表層電極１１３は、複数の第２電源用ビア導体１３３のコンデンサ主面１０２側の端面に対して直接接続されている。第２上面側グランド用表層電極１１４は、コンデンサ機能部１０８の第２グランド用ビア導体１３４におけるコンデンサ主面１０２側の端面に対して直接接続されている。また、コンデンサ機能部１０８におけるセラミック焼結体１０４のコンデンサ裏面１０３上には、前記裏面側グランド用表層電極１２２と、複数の第２裏面側電源用表層電極１２３（電源用表層電極）とが突設されている。裏面側グランド用表層電極１２２は、コンデンサ機能部１０８の第２グランド用ビア導体１３４におけるコンデンサ裏面１０３側の端面に対して直接接続されており、コンデンサ機能部１０７，１０８の両方で共通の電極である。第２裏面側電源用表層電極１２３は、複数の第２電源用ビア導体１３３におけるコンデンサ裏面１０３側の端面に対して直接接続されている。よって、第２電源用表層電極１１３，１２３は第２電源用ビア導体１３３及び電源用内部プレーン電極層１４１に導通している。また、コンデンサ機能部１０８のグランド用表層電極１１４，１２２は、第２グランド用ビア導体１３４及びグランド用内部プレーン電極層１４２に導通している。また、コンデンサ機能部１０８を構成する電源用内部プレーン電極層１４１及びグランド用内部プレーン電極層１４２がコンデンサとして機能する有効面積は、コンデンサ機能部１０７を構成する電源用内部プレーン電極層１４１及びグランド用内部プレーン電極層１４２がコンデンサとして機能する有効面積と同じである（図３，図４等参照）ため、コンデンサ機能部１０７，１０８の容量は互いに等しくなっている。なお、コンデンサ機能部１０７，１０８の容量は互いに異なっていてもよい。
【００３９】
なお図３に示されるように、第１上面側グランド用表層電極１１２は、コンデンサ主面１０２の略半分を覆うプレーン状導体であり、前記第１上面側電源用表層電極１１１を避けるための孔を複数有している。第２上面側電源用表層電極１１３は、コンデンサ主面１０２の残り半分を覆うプレーン状導体であり、第２上面側グランド用表層電極１１４を避けるための孔を複数有している。各第１上面側電源用表層電極１１１及び各第２上面側グランド用表層電極１１４は、コンデンサ主面１０２において互いに平行に配置された帯状パターンである。一方、図４に示されるように、裏面側グランド用表層電極１２２は、コンデンサ裏面１０３の略全体を覆うプレーン状導体であり、裏面側電源用表層電極１２１，１２３を避けるための孔を有している。各裏面側電源用表層電極１２１，１２３は、コンデンサ裏面１０３において互いに平行に配置された帯状パターンである。また、上面側電源用表層電極１１１，１１４及び裏面側電源用表層電極１２１，１２３は、コンデンサ機能部１０７，１０８ごとに互いに電気的に独立している。
【００４０】
そして図１に示されるように、コンデンサ主面１０２側にある電極１１１〜１１４は、ビア導体４７、導体層４２、ビア導体４３、端子パッド４４、はんだバンプ４５及びＩＣチップ２１の面接続端子２２を介して、ＩＣチップ２１に電気的に接続される。一方、コンデンサ裏面１０３側にある電極１２１〜１２３は、図示しないマザーボードが有する電極（接触子）に対して、ビア導体４７、導体層４２、ビア導体４３、ＢＧＡ用パッド４８及びはんだバンプ４９を介して電気的に接続される。なお本実施形態では、一部の裏面側グランド用表層電極１２２が、ビア導体４７、導体層４２、ビア導体４３、ＢＧＡ用パッド４８及びはんだバンプ４９からなる配線基板側グランド接続用導体１６２（図１参照）に電気的に接続される。
【００４１】
図２等に示されるように、電極１１１〜１１４は、ニッケルを主材料として形成され、表面が図示しない銅めっき層によって全体的に被覆されている。同様に、電極１２１〜１２３も、ニッケルを主材料として形成され、表面が図示しない銅めっき層によって被覆されている。これら電極１１１〜１１４，１２１〜１２３及びビア導体１３１〜１３４は、ＩＣチップ２１の略直下に配置されている。
【００４２】
例えば、マザーボード側から電極１２１，１２２（または電極１２２，１２３）を介して通電を行い、電源用内部プレーン電極層１４１−グランド用内部プレーン電極層１４２間に電圧を加えると、電源用内部プレーン電極層１４１に例えばプラスの電荷が蓄積し、グランド用内部プレーン電極層１４２に例えばマイナスの電荷が蓄積する。その結果、セラミックコンデンサ１０１がコンデンサとして機能する。また、コンデンサ機能部１０７では、第１電源用ビア導体１３１及び第１グランド用ビア導体１３２がそれぞれ隣接して配置されている。同様に、コンデンサ機能部１０８では、第２電源用ビア導体１３３及び第２グランド用ビア導体１３４がそれぞれ隣接して配置されている。これにより、インダクタンス成分の低減化が図られている。
【００４３】
従って、本実施形態の配線基板１０では、コンデンサ機能部１０７，１０８ごとに独立した電源系統が設定されている。ゆえに、各コンデンサ機能部１０７，１０８は、互いに電気的に独立している。よって、セラミックコンデンサ１０１内の電気経路は、コンデンサ機能部１０７とＩＣチップ２１とをつなぐ第１電気経路と、コンデンサ機能部１０８とＩＣチップ２１とをつなぐ第２電気経路とに分離されている。また、各コンデンサ機能部１０７，１０８の絶縁部分（セラミック誘電体層１０５）やグランド用内部プレーン電極層１４２は、互いに物理的に一体となっている。一方、各コンデンサ機能部１０７，１０８の電源用内部プレーン電極層１４１は、互いの設置領域が区分けされていて物理的に独立している。
【００４４】
図２〜図４等に示されるように、前記コンデンサ主面１０２上において、前記セラミック焼結体１０４の厚さ方向から見たときに電源用内部プレーン電極層１４１間のギャップ１８１に対応する箇所には、段差緩和層１８２が配置されている。さらに、前記コンデンサ裏面１０３上において、セラミック焼結体１０４の厚さ方向から見たときにギャップ１８１に対応する箇所には、段差緩和層１８３が配置されている。換言すると、ギャップ１８１及び段差緩和層１８２，１８３は、セラミック焼結体１０４の厚さ方向から見たときに重なるように配置されている。即ち、段差緩和層１８２はギャップ１８１の直上に配置され、段差緩和層１８３はギャップ１８１の直下に配置されている。これにより、第１上面側電源用表層電極１１１と段差緩和層１８２とのギャップや、第１上面側グランド用表層電極１１２と段差緩和層１８２とのギャップは、ギャップ１８１から敢えてオフセットして配置される。また、ギャップ１８１は、セラミック焼結体１０４の厚さ方向から見たときに、第１裏面側電源用表層電極１２１と裏面側グランド用表層電極１２２（段差緩和層１８３）とのギャップとも異なる箇所に配置される。なお、ギャップ１８１は、段差緩和層１８２，１８３の面積よりも小さくなるように設定されている（図３，図４参照）。よって、セラミック焼結体１０４の厚さ方向から見た場合、ギャップ１８１は段差緩和層１８２，１８３内に位置している。なお、ギャップ１８１は、各複数のコンデンサ機能部１０７，１０８間のギャップであると言うこともできる。
【００４５】
また、図２〜図４等に示される段差緩和層１８２，１８３は、前記電極１１１〜１１４，１２１〜１２３と同じニッケルを主成分として形成された層である。段差緩和層１８２は、第２上面側電源用表層電極１１３の面積を広げることによって形成されており、段差緩和層１８３は、裏面側グランド用表層電極１２２の面積を広げることによって形成されている。即ち、第２上面側電源用表層電極１１３は段差緩和層１８２を兼ねており、段差緩和層１８２は電源用導体層である。また、裏面側グランド用表層電極１２２は段差緩和層１８３を兼ねており、段差緩和層１８３はグランド用導体層である。
【００４６】
次に、本実施形態の配線基板１０の製造方法について述べる。
【００４７】
準備工程では、コア基板１１とセラミックコンデンサ１０１とを、それぞれ従来周知の手法により作製し、あらかじめ準備しておく。
【００４８】
コア基板１１は以下のように作製される。まず、縦４００ｍｍ×横４００ｍｍ×厚み０．８ｍｍの基材２０１の両面に銅箔２０２が貼付された銅張積層板（図５参照）を準備する。なお、基材２０１の厚みは、０．２ｍｍ以上１．０ｍｍ以下であることが好ましい。次に、銅張積層板の両面の銅箔２０２のエッチングを行って導体層２０３を例えばサブトラクティブ法によってパターニングする（図６参照）。具体的には、無電解銅めっきの後、この無電解銅めっき層を共通電極として電解銅めっきを施す。さらにドライフィルムをラミネートし、同ドライフィルムに対して露光及び現像を行うことにより、ドライフィルムを所定パターンに形成する。この状態で、不要な電解銅めっき層、無電解銅めっき層及び銅箔２０２をエッチングで除去する。その後、ドライフィルムを剥離する。次に、基材２０１の上面及び下面と導体層２０３とを粗化した後、基材２０１の上面及び下面に、無機フィラーが添加されたエポキシ樹脂フィルム（厚さ６００μｍ）を熱圧着により貼付し、サブ基材２０４を形成する（図７参照）。
【００４９】
次に、基材２０１及びサブ基材２０４からなる積層体に対してルータを用いて孔あけ加工を行い、収容穴部９０となる貫通孔を所定位置に形成し、コア基板１１を得る（図８参照）。なお、収容穴部９０となる貫通孔は、縦１２．０ｍｍ×横１２．０ｍｍで、四隅に半径０．１ｍｍ以上２．０ｍｍ以下（本実施形態では半径１．５ｍｍ）のアールまたはテーパを有する断面略正方形状の孔である。
【００５０】
また、セラミックコンデンサ１０１は以下のように作製される。即ち、セラミックのグリーンシートを形成し、このグリーンシートに内部電極層用ニッケルペーストをスクリーン印刷して乾燥させる。これにより、後に電源用内部プレーン電極層１４１となる第１内部電極部と、グランド用内部プレーン電極層１４２となる第２内部電極部とが形成される。次に、第１内部電極部が形成されたグリーンシートと第２内部電極部が形成されたグリーンシートとを交互に積層し、シート積層方向に押圧力を付与することにより、各グリーンシートを一体化したグリーンシート積層体を形成する。
【００５１】
さらに、レーザー加工機を用いてグリーンシート積層体にビアホール１３０を多数個貫通形成し、図示しないペースト圧入充填装置を用いて、ビア導体用ニッケルペーストを各ビアホール１３０内に充填する。次に、グリーンシート積層体の上面上にペーストを印刷し、グリーンシート積層体の上面側にて各導体部の上端面を覆うように第１上面側電源用表層電極１１１、第１上面側グランド用表層電極１１２、第２上面側電源用表層電極１１３、第２上面側グランド用表層電極１１４及び段差緩和層１８２を形成する。また、グリーンシート積層体の下面上にペーストを印刷し、グリーンシート積層体の下面側にて各導体部の下端面を覆うように第１裏面側電源用表層電極１２１、裏面側グランド用表層電極１２２、第２裏面側電源用表層電極１２３及び段差緩和層１８３を形成する。
【００５２】
この後、グリーンシート積層体の乾燥を行い、各電極１１１〜１１４，１２１〜１２３及び各段差緩和層１８２，１８３をある程度固化させる。次に、グリーンシート積層体を脱脂し、さらに所定温度で所定時間焼成を行う。その結果、チタン酸バリウム及びペースト中のニッケルが同時焼結し、セラミック焼結体１０４となる。
【００５３】
次に、得られたセラミック焼結体１０４が有する各電極１１１〜１１４，１２１〜１２３及び各段差緩和層１８２，１８３に対して無電解銅めっき（厚さ１０μｍ程度）を行う。その結果、各電極１１１〜１１４，１２１〜１２３及び段差緩和層１８２，１８３の上に銅めっき層が形成され、セラミックコンデンサ１０１が完成する。そして、各電極１１１〜１１４，１２１〜１２３及び段差緩和層１８２，１８３の銅めっき層を粗化しておく。
【００５４】
続く固定工程では、マウント装置（ヤマハ発動機株式会社製）を用いて、収容穴部９０内にセラミックコンデンサ１０１を収容する収容工程を実施する（図９参照）。このとき、収容穴部９０のコア裏面１３側開口は、剥離可能な粘着テープ２１０でシールされている。この粘着テープ２１０は、支持台（図示略）によって支持されている。かかる粘着テープ２１０の粘着面には、セラミックコンデンサ１０１が貼り付けられて仮固定されている。
【００５５】
そして、この状態において、収容穴部９０の内面とセラミックコンデンサ１０１の側面との隙間に、ディスペンサ装置（Ａｓｙｍｔｅｋ社製）を用いて、熱硬化性樹脂製の樹脂充填部９２（株式会社ナミックス製）を充填する（充填工程）。その後、加熱処理を行うと、樹脂充填部９２が硬化して、セラミックコンデンサ１０１が収容穴部９０内に固定される（図１０参照）。そして、この時点で、粘着テープ２１０を剥離する。
【００５６】
その後、ビルドアップ層形成工程を実施する。ビルドアップ層形成工程では、従来周知の手法に基づいてコア主面１２及びコンデンサ主面１０２の上に第１ビルドアップ層３１を形成するとともに、コア裏面１３及びコンデンサ裏面１０３の上に第２ビルドアップ層３２を形成する。具体的には、コア主面１２及びコンデンサ主面１０２に感光性エポキシ樹脂を被着するとともに、コア裏面１３及びコンデンサ裏面１０３に感光性エポキシ樹脂を被着し、第１層の樹脂絶縁層３３，３４を形成する（図１１参照）。
【００５７】
さらに、ＹＡＧレーザーまたは炭酸ガスレーザーを用いて孔あけ加工を行い、コア基板１１及び樹脂絶縁層３３，３４を貫通する貫通孔２３１を所定位置にあらかじめ形成しておく（図１２参照）。併せて、樹脂絶縁層３３においてビア導体４７が形成されるべき位置に、第１上面側電源用表層電極１１１、第１上面側グランド用表層電極１１２、第２上面側電源用表層電極１１３及び第２上面側グランド用表層電極１１４を露出させるビア穴２２３をそれぞれ形成する。また、樹脂絶縁層３４においてビア導体４７が形成されるべき位置に、第１裏面側電源用表層電極１２１、裏面側グランド用表層電極１２２及び第２裏面側電源用表層電極１２３を露出させるビア穴２２４をそれぞれ形成する。そして、樹脂絶縁層３３，３４及び貫通孔２３１の内面に対する無電解銅めっきを行った後にエッチングレジストを形成し、次いで電解銅めっきを行う。さらに、エッチングレジストを除去してソフトエッチングを行う。これにより、樹脂絶縁層３３上及び樹脂絶縁層３４上に導体層４２がパターン形成される（図１３参照）。これと同時に、貫通孔２３１内にスルーホール導体１６が形成されるとともに、各ビア穴２２３，２２４の内部にビア導体４７が形成される。
【００５８】
次に、第１層の樹脂絶縁層３３，３４上に感光性エポキシ樹脂を被着し、露光及び現像を行うことにより、ビア導体４３が形成されるべき位置に盲孔２５１，２５２を有する第２層の樹脂絶縁層３５，３６を形成する（図１４参照）。次に、従来公知の手法に従って電解銅めっきを行い、前記盲孔２５１，２５２の内部にビア導体４３を形成するとともに、第２層の樹脂絶縁層３５上に端子パッド４４を形成し、第２層の樹脂絶縁層３６上にＢＧＡ用パッド４８を形成する。
【００５９】
次に、第２層の樹脂絶縁層３５，３６上に感光性エポキシ樹脂を塗布して硬化させることにより、ソルダーレジスト３７，３８を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト３７，３８に開口部４０，４６をパターニングする。さらに、端子パッド４４上にはんだバンプ４５を形成し、かつ、ＢＧＡ用パッド４８上にはんだバンプ４９を形成する。その結果、コア基板１１及びビルドアップ層３１，３２からなる配線基板１０が完成する。
【００６０】
従って、本実施形態によれば以下の効果を得ることができる。
【００６１】
（１）ところで、充填工程を行う場合に、コンデンサ主面１０２上及びコンデンサ裏面１０３上においてギャップ１８１に対応する箇所に段差が生じていると、樹脂充填部９２の一部がコンデンサ主面１０２及びコンデンサ裏面１０３の中央部に回り込みやすくなる。例えば、セラミックコンデンサ１０１と粘着テープ２１０との隙間に樹脂充填部９２の一部が侵入したりする可能性がある。その結果、充填工程後のビルドアップ層形成工程を行う際に、コンデンサ主面１０２及びコンデンサ裏面１０３に対する樹脂絶縁層３３，３４の追従性が低下してしまう。
【００６２】
そこで、本実施形態の配線基板１０によれば、コンデンサ主面１０２上及びコンデンサ裏面１０３上において上記ギャップ１８１に対応する箇所に段差緩和層１８２，１８３を配置し、上記の段差を緩和している。これにより、コンデンサ主面１０２上及びコンデンサ裏面１０３上に生じた段差に起因する不具合を低減できる。詳述すると、セラミックコンデンサ１０１と樹脂絶縁層３３，３４との密着強度が向上するため、熱膨張などに起因した樹脂絶縁層３３，３４の浮きやデラミネーションの発生を防止できる。これに伴い、セラミックコンデンサ１０１の電極１１１〜１１４，１２１〜１２３と、樹脂絶縁層３３，３４のビア導体４７とを樹脂充填部９２に邪魔されることなく接続できるため、コンデンサ機能部１０７，１０８とＩＣチップ２１とをつなぐ電気経路に確実に電流を流すことができる。ゆえに、ＩＣチップ２１の誤動作等の不具合を防止できるため、高い信頼性を得ることができる。
【００６３】
（２）本実施形態のグランド用内部プレーン電極層１４２は、各コンデンサ機能部１０７，１０８において共通の電極層であるため、グランド用内部プレーン電極層１４２をコンデンサ機能部１０７，１０８ごとにそれぞれ形成しなくても済む。よって、セラミックコンデンサ１０１を容易に形成できる。
【００６４】
（３）本実施形態のＩＣチップ２１はセラミックコンデンサ１０１の真上に配置される。これにより、ＩＣチップ２１とセラミックコンデンサ１０１とを電気的に接続する導通経路が最短となる。ゆえに、ＩＣチップ２１に対する電源供給をスムーズに行うことができる。また、ＩＣチップ２１とセラミックコンデンサ１０１との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。
【００６５】
また本実施形態では、セラミックコンデンサ１０１がコア基板１１の収容穴部９０内に収容され、ＩＣチップ搭載領域２３の真下の領域内に位置しているため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１は高剛性で熱膨張率が小さいセラミックコンデンサ１０１によって支持される。よって、上記ＩＣチップ搭載領域２３においては、第１ビルドアップ層３１が変形しにくくなるため、ＩＣチップ搭載領域２３に搭載されるＩＣチップ２１をより安定的に支持できる。従って、大きな熱応力に起因するＩＣチップ２１のクラックや接続不良を防止することができる。ゆえに、ＩＣチップ２１として、熱膨張差による応力（歪）が大きくなり熱応力の影響が大きく、かつ発熱量が大きく使用時の熱衝撃が厳しい１０ｍｍ角以上の大型のＩＣチップや、脆いとされるＬｏｗ−ｋ（低誘電率）のＩＣチップを用いることができる。
【００６６】
（４）本実施形態のセラミックコンデンサ１０１は、いわゆるビアアレイタイプのコンデンサであるため、セラミックコンデンサ１０１のインダクタンスの低減化が図られ、ノイズ吸収や電源変動平滑化のための高速電源供給が可能となる。
【００６７】
なお、本発明の実施形態は以下のように変更してもよい。
【００６８】
・上記実施形態では、コンデンサ主面１０２上及びコンデンサ裏面１０３上の両方に段差緩和層１８２，１８３が配置されていたが、コンデンサ主面１０２上及びコンデンサ裏面１０３上のいずれか一方のみに段差緩和層１８２（または段差緩和層１８３）を配置してもよい。なお、コンデンサ主面１０２上及びコンデンサ裏面１０３上の両方に段差緩和層１８２，１８３が配置されていれば、段差緩和層１８２，１８３のそれぞれをそれほど厚く形成しなくても、段差を緩和できる程度の厚さを得ることができる。
【００６９】
・上記実施形態の段差緩和層１８２は、第２上面側電源用表層電極１１３の面積を広げることによって形成されていたが、第１上面側電源用表層電極１１１、第１上面側グランド用表層電極１１２、第２上面側グランド用表層電極１１４などの面積を広げることで形成してもよい。また、上記実施形態の段差緩和層１８３は、裏面側グランド用表層電極１２２の面積を広げることによって形成されていたが、第１裏面側電源用表層電極１２１、第２裏面側電源用表層電極１２３などの面積を広げることで形成してもよい。なお、段差緩和層１８２，１８３は、電極１１１〜１１４，１２１〜１２３とは電気的に独立していてもよい。
【００７０】
・上記実施形態では、電源用内部プレーン電極層１４１がコンデンサ機能部１０７，１０８において互いに電気的に独立した電極層である一方、グランド用内部プレーン電極層１４２が各コンデンサ機能部１０７，１０８において共通の電極層であるセラミックコンデンサ１０１が用いられていた。しかし図１５に示されるように、グランド用内部プレーン電極層１４２もコンデンサ機能部１０７，１０８において互いに電気的に独立した電極層となるセラミックコンデンサ３０２を用いてもよい。この場合、コンデンサ機能部１０７，１０８間には、電源用内部プレーン電極層１４１間のギャップ１８１に加え、グランド用内部プレーン電極層１４２間のギャップ１８０も生じる。その結果、コンデンサ主面１０２及びコンデンサ裏面１０３において、セラミック焼結体１０４の厚さ方向から見たときにギャップ１８０，１８１に対応する箇所には、より大きな段差が生じる。このため、段差緩和層１８２，１８３を設ければ、上記の段差に起因する不具合をより効果的に低減できる。
【００７１】
・上記実施形態のセラミックコンデンサ１０１はコア基板１１内に収容されていた。しかし、上記実施形態のセラミックコンデンサ１０１よりも薄くしたセラミックコンデンサ３０３を形成し、そのセラミックコンデンサ３０３を第１ビルドアップ層３１内（例えば図１６参照）に収容してもよい。このようにすれば、セラミックコンデンサ１０１がコア基板１１内に収容される場合に比べて、ＩＣチップ２１とコンデンサ機能部１０７，１０８とを電気的に接続する導通経路（コンデンサ接続配線）が短くなる。これにより、配線のインダクタンス成分の増加が防止されるため、セラミックコンデンサ１０１によりＩＣチップ２１のスイッチングノイズを確実に低減できるとともに、電源電圧の確実な安定化を図ることができる。また、ＩＣチップ２１とコンデンサ機能部１０７，１０８との間で侵入するノイズを極めて小さく抑えることができるため、誤動作等の不具合を生じることもなく高い信頼性を得ることができる。なお、薄くしたセラミックコンデンサ３０３を用いたとしてもセラミックコンデンサ３０３自体は厚いため、図１６では、ビルドアップ層を、上記実施形態よりも多くの樹脂絶縁層（樹脂絶縁層３０）からなる第１ビルドアップ層３１０に具体化している。なお、上記実施形態のセラミックコンデンサ１０１を、上記実施形態と同じ第１ビルドアップ層３１内に収容してもよい。
【００７２】
・上記実施形態の配線基板１０には、２つのコンデンサ機能部１０７，１０８を有するセラミックコンデンサ１０１が用いられていたが、３つ以上のコンデンサ機能部を有するセラミックコンデンサを用いてもよい。例えば図１７に示されるように、上記実施形態と同じコンデンサ機能部１０８と、コンデンサ機能部１０８よりも小容量のコンデンサ機能部１０６と、コンデンサ機能部１０６よりもかなり小容量のコンデンサ機能部１０９とを有するセラミックコンデンサ３０１を用いてもよい。
【００７３】
・上記実施形態の収容穴部９０は、コア基板１１のコア主面１２側及びコア裏面１３側の両方にて開口する貫通穴部であった。しかし、図１８に示す配線基板２０のコア基板４１のように、収容穴部は、コア基板４１のコア主面１２のみにて開口する有底の凹部９１（非貫通穴部）であってもよい。
【００７４】
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００７５】
（１）コンデンサ主面及びコンデンサ裏面を有するとともに、誘電体層と内部プレーン電極層とが交互に積層配置された構造を有するコンデンサ本体と、前記内部プレーン電極層同士を導通させる複数のビア導体と、前記複数のビア導体における少なくとも前記コンデンサ主面側の端部に接続する表層電極とを備え、前記複数のビア導体が全体としてアレイ状に配置されたコンデンサであって、前記コンデンサ本体は、互いに電気的に独立した前記内部プレーン電極層を個々に有する複数のコンデンサ機能部を備え、前記コンデンサ主面上及び前記コンデンサ裏面上の少なくとも一方において、前記コンデンサ本体の厚さ方向から見たときに前記内部プレーン電極層間のギャップに対応する箇所に、前記コンデンサ主面上及び前記コンデンサ裏面上における段差を緩和する段差緩和層を配置したことを特徴とするコンデンサ。
【００７６】
（２）コンデンサ主面及びコンデンサ裏面を有するとともに、誘電体層と内部プレーン電極層とが交互に積層配置された構造を有するコンデンサ本体と、前記内部プレーン電極層同士を導通させる複数のビア導体と、前記複数のビア導体における少なくとも前記コンデンサ主面側の端部に接続する表層電極とを備えたコンデンサであって、前記コンデンサ本体は複数のコンデンサ機能部を備え、前記コンデンサ主面上及び前記コンデンサ裏面上の少なくとも一方において、前記コンデンサ本体の厚さ方向から見たときに前記内部プレーン電極層間のギャップに対応する箇所に、前記表層電極としても機能する前記段差緩和層が配置されていることを特徴とするコンデンサ。
【００７７】
（３）コンデンサ主面及びコンデンサ裏面を有するとともに、誘電体層と内部プレーン電極層とが交互に積層配置された構造を有するコンデンサ本体と、前記内部プレーン電極層同士を導通させる複数のビア導体と、前記複数のビア導体における少なくとも前記コンデンサ主面側の端部に接続する表層電極とを備えたコンデンサであって、前記コンデンサ本体は複数のコンデンサ機能部を備え、前記コンデンサ主面上及び前記コンデンサ裏面上の少なくとも一方において、前記コンデンサ本体の厚さ方向から見たときに前記内部プレーン電極層間のギャップに対応する箇所に、段差緩和層が配置され、前記誘電体層はセラミック誘電体層であり、前記内部プレーン電極層、前記ビア導体、前記表層電極及び前記段差緩和層はメタライズ導体であることを特徴とするコンデンサ。
【図面の簡単な説明】
【００７８】
【図１】本発明を具体化した一実施形態の配線基板を示す概略断面図。
【図２】セラミックコンデンサを示す概略断面図。
【図３】セラミックコンデンサの上面を示す概略平面図。
【図４】セラミックコンデンサの下面を示す概略平面図。
【図５】配線基板の製造方法の説明図。
【図６】配線基板の製造方法の説明図。
【図７】配線基板の製造方法の説明図。
【図８】配線基板の製造方法の説明図。
【図９】配線基板の製造方法の説明図。
【図１０】配線基板の製造方法の説明図。
【図１１】配線基板の製造方法の説明図。
【図１２】配線基板の製造方法の説明図。
【図１３】配線基板の製造方法の説明図。
【図１４】配線基板の製造方法の説明図。
【図１５】他の実施形態におけるセラミックコンデンサを示す概略断面図。
【図１６】他の実施形態の配線基板を示す概略断面図。
【図１７】他の実施形態におけるセラミックコンデンサの上面を示す概略平面図。
【図１８】他の実施形態における配線基板を示す概略断面図。
【符号の説明】
【００７９】
１０，２０…配線基板
１１，４１…コア基板
１２…コア主面
１３…コア裏面
３１…配線積層部としての第１ビルドアップ層
３３，３５…層間絶縁層としての樹脂絶縁層
４２…導体層
１０１，３０１，３０２，３０３…コンデンサとしてのセラミックコンデンサ
１０２…コンデンサ主面
１０３…コンデンサ裏面
１０４…コンデンサ本体としてのセラミック焼結体
１０５…誘電体層としてのセラミック誘電体層
１０６，１０７，１０８，１０９…コンデンサ機能部
１１１…表層電極及び電源用表層電極としての第１上面側電源用表層電極
１１２…表層電極及びグランド用表層電極としての第１上面側グランド用表層電極
１１３…表層電極及び電源用表層電極としての第２上面側電源用表層電極
１１４…表層電極及びグランド用表層電極としての第２上面側グランド用表層電極
１２１…表層電極及び電源用表層電極としての第１裏面側電源用表層電極
１２２…表層電極及びグランド用表層電極としての裏面側グランド用表層電極
１２３…表層電極及び電源用表層電極としての第２裏面側電源用表層電極
１３１…ビア導体及び電源用ビア導体としての第１電源用ビア導体
１３２…ビア導体及びグランド用ビア導体としての第１グランド用ビア導体
１３３…ビア導体及び電源用ビア導体としての第２電源用ビア導体
１３４…ビア導体及びグランド用ビア導体としての第２グランド用ビア導体
１４１…内部プレーン電極層としての電源用内部プレーン電極層
１４２…内部プレーン電極層としてのグランド用内部プレーン電極層
１８０，１８１…ギャップ
１８２，１８３…段差緩和層
【図１】
0004795861.tif 000002
【図２】
0004795861.tif 000003
【図３】
0004795861.tif 000004
【図４】
0004795861.tif 000005
【図５】
0004795861.tif 000006
【図６】
0004795861.tif 000007
【図７】
0004795861.tif 000008
【図８】
0004795861.tif 000009
【図９】
0004795861.tif 000010
【図１０】
0004795861.tif 000011
【図１１】
0004795861.tif 000012
【図１２】
0004795861.tif 000013
【図１３】
0004795861.tif 000014
【図１４】
0004795861.tif 000015
【図１５】
0004795861.tif 000016
【図１６】
0004795861.tif 000017
【図１７】
0004795861.tif 000018
【図１８】
0004795861.tif 000019