(57)【特許請求の範囲】
【請求項１】
オーディオ信号を増幅する演算増幅器と、
前記演算増幅器の出力信号と、マスタークロックから生成された三角波とを比較器によって比較することでパルス幅変調し、パルス幅変調出力信号を出力するパルス幅変調回路と、
出力段スイッチングトランジスタと、
前記パルス幅変調出力信号に基づいて前記出力段スイッチングトランジスタをスイッチングするドライバ回路と、
前記出力段スイッチングトランジスタの出力端に接続された出力ローパスフィルタと、
前記出力ローパスフィルタの出力信号を前記演算増幅器の入力側にフィードバックするフィードバックループと、
前記フィードバックループに挿入され、前記パルス幅変調回路のマスタークロックと同一のクロック周波数で、前記マスタークロックと同期して前記出力ローパスフィルタの出力信号をサンプリングするとともに高域成分を除去することで、前記出力ローパスフィルタの出力信号に含まれる残留キャリアノイズを低減して、前記演算増幅器の入力段側へ出力する残留キャリア低減回路と
を有することを特徴とするＤクラスアンプ。
【請求項２】
オーディオ信号を増幅する演算増幅器と、
前記演算増幅器の出力信号に含まれる残留キャリアノイズを低減する残留キャリア低減回路と、
前記残留キャリア低減回路の出力信号と、マスタークロックから生成された三角波とを比較器によって比較することでパルス幅変調し、パルス幅変調出力信号を出力するパルス幅変調回路と、
出力段スイッチングトランジスタと、
前記パルス幅変調出力信号に基づいて前記出力段スイッチングトランジスタをスイッチングするドライバ回路と、
前記出力段スイッチングトランジスタの出力端に接続された出力ローパスフィルタと、
前記出力ローパスフィルタの出力信号を前記演算増幅器の入力側にフィードバックするフィードバックループと
を有し、
前記残留キャリア低減回路は、前記パルス幅変調回路のマスタークロックと同一のクロック周波数で、前記マスタークロックと同期して前記演算増幅器の出力信号をサンプリングするとともに高域成分を除去することで、前記演算増幅器の出力信号に含まれる残留キャリアノイズを低減することを特徴とするＤクラスアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオ・ビジュアル機器で用いられているＤクラスアンプ（Ｄ級増幅器）の技術分野に属する。
【背景技術】
【０００２】
デジタルオーディオ機器のオーディオアンプやモータードライバなどに用いられているパルス幅変調（ＰＷＭ）のＤクラスアンプとして、図７の回路図に示されるような歪率の向上を図った所謂フィードバック方式のＤクラスアンプ５０がある。
【０００３】
上記Ｄクラスアンプ５０は、＋入力端子に入力されたオーディオ信号Ｖｉｎを増幅する演算増幅器１と、前記演算増幅器１の出力信号Ｖｏとマスタークロック（ＰＷＭ生成クロック）２から三角波生成回路３で生成された三角波とを比較器４に入力してパルス幅変調するパルス幅変調回路５と、プシュプル型の一対のＭＯＳＦＥＴを要素とする出力段スイッチングトランジスタ（電力増幅器）９と、前記パルス幅変調回路５のパルス幅変調出力信号ＶＰＷＭをスイッチング制御信号として入力して前記出力段スイッチングトランジスタ９をスイッチングするドライバ回路７と、前記出力段スイッチングトランジスタ９の出力端Ａに接続されたインダクタ３４とコンデンサ３６とからなる出力ローパスフィルタ４１と、前記出力ローパスフィルタ４１の出力信号Ｖｏｕｔを前記演算増幅器１の−入力端子にフィードバックするフィードバックループ８と、を備える構成になっている。なお、図中の複数の小さな四角枠は適宜設定される受動素子である。
【０００４】
なお、上記フィードバック方式のＤクラスアンプに関する公知文献として、例えば下記［特許文献１］には、図８に示されるような回路構成のフィードバック方式のＤクラスアンプ６０が記載されている。
【０００５】
このＤクラスアンプ６０は、スイッチング時のショートスルー電流に起因する無線周波干渉（ＲＦＩ）の問題を解決すべく創出されたものであり、オーディオ信号Ｖｉｎが演算増幅器１０の−入力端子に入力され、且つ、差動増幅器４４，４６及び乗算器４８からなるヒステリシス電圧供給源４２側にも入力されていて、ヒステリシス電圧は、パルス幅変調器の動作周波数がオーディオ信号Ｖｉｎの範囲にわたって一定に保持されるようにＶｉｎに対して補償するように変化するという点に特徴を有する回路である。図８において、符合４０は差動増幅器１６，１８からなるウィンドウ比較器２２と、その出力信号２４，２６を入力するＳＲフリップフロップ回路２８と、からなるパルス幅変調器である。符号３２は一対のプシュプル型スイッチングトランジスタ（ＭＯＳＦＥＴ）を有する電力増幅器であり、符号４１は負荷のスピーカＳＰＫに対して直列接続されたインダクタ３４と並列接続されたコンデンサ３６とからなる出力ローパスフィルタである。
【０００６】
【特許文献１】特開２００３−７８３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図７の回路図に示されるようなフィードバック方式のＤクラスアンプ５０において、出力ローパスフィルタ４１の出力信号Ｖｏｕｔには、除去しきれなかったマスタークロック（例えばクロック周波数ｆ＝４００ｋＨｚ）の変調波（キャリア）の残留キャリアノイズ（出力信号Ｖｏｕｔに現れるギザギザのノイズ波形）が存在し、フィードバックループ８を介して前記残留キャリアノイズもフィードバックされている。
【０００８】
而して、図９の前記演算増幅器１の出力信号Ｖｏと、前記パルス幅変調出力信号ＶＰＷＭと、前記出力信号Ｖｏｕｔの同一時間軸の波形図に示されるように、上記残留キャリアノイズが入力側にフィードバックされることによって、前記演算増幅器１の出力Ｖｏには相当の残留キャリアノイズが重畳した波形が出力されることとなる。
【０００９】
この残留キャリアノイズが重畳した前記演算増幅器１の出力Ｖｏがパルス幅変調器５の比較器４に入力されることによって以下の（１）、（２）、（３）の状況に至る可能性が出てくる。
（１）前記出力ローパスフィルタ４１通過後のフィードバック信号Ｓ１に残留キャリアノイズが重畳するため、初段の演算増幅器１に瞬時混変調歪みが生じ、Ｄクラスアンプ５０の歪率を悪化させる（図９のＶｏｕｔ電圧波形参照）。
（２）後段のパルス幅変調器５で入力されたオーディオ信号Ｖｏは三角波と比較されるが、その際に前記演算増幅器（オペアンプ）１を通過した残留キャリアノイズにより、誤比較してしまう場合があり得る。
（３）前記パルス幅変調器５での最大変調時に残留キャリアノイズが重畳していることで、過変調状態になりやすく（図９のＶＰＷＭ電圧波形参照、所謂歯抜けの状態である。）、最大出力振幅が制限されてしまう場合があり得る。
【００１０】
この点、上記［特許文献１］に記載された図８に記載のＤクラスアンプ６０は、主に無線周波干渉の問題を解決すべくなされたものであり、残留キャリアノイズがフィードバックループを介してパルス幅変調器４０の比較器の入力にまで重畳して歪率を悪化させてしまうことに対する対策について有効な示唆を与えるものではない。
【００１１】
一般に、上記のような残留キャリアノイズを取り除くためには、マスタークロック２と同程度の出力ローパスフィルタ４１を接続しないと効果が得られないが、一方で、フィードバック系（ゲイン交点での位相マージン特性）に影響を及ぼし、Ｄクラスアンプの安定度が損なわれる問題が発生してしまうことから、フィードバック方式のＤクラスアンプの回路設計を困難なものとしていた。
【００１２】
本発明は上記事情に鑑みてなされたものであり、図７に記載されるようなフィードバック方式のＤクラスアンプにおける出力信号に存在する残留キャリアノイズのフィードバックに起因する悪影響を低減するための残留キャリア低減回路を搭載した高性能のＤクラスアンプを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、
（１）オーディオ信号Ｖｉｎを増幅する演算増幅器１と、
前記演算増幅器１の出力信号Ｖｏと、マスタークロック２から生成された三角波とを比較器４によって比較することでパルス幅変調し、パルス幅変調出力信号ＶＰＷＭを出力するパルス幅変調回路５と、
出力段スイッチングトランジスタ９と、
前記パルス幅変調出力信号ＶＰＷＭに基づいて前記出力段スイッチングトランジスタ９をスイッチングするドライバ回路７と、
前記出力段スイッチングトランジスタ９の出力端Ａに接続された出力ローパスフィルタ４１と、
前記出力ローパスフィルタ４１の出力信号Ｖｏｕｔを前記演算増幅器１の入力側にフィードバックするフィードバックループ８と、
前記フィードバックループ８に挿入され、前記パルス幅変調回路５のマスタークロック２と同一のクロック周波数ｆで、前記マスタークロック２と同期して前記出力ローパスフィルタ４１の出力信号Ｖｏｕｔをサンプリングするとともに高域成分を除去することで、前記出力ローパスフィルタ４１の出力信号Ｖｏｕｔに含まれる残留キャリアノイズを低減して、前記演算増幅器１の入力段側へ出力する残留キャリア低減回路１５と
を有することを特徴とするＤクラスアンプ２０を提供することにより、上記課題を解決する。
（２）オーディオ信号Ｖｉｎを増幅する演算増幅器１と、
前記演算増幅器１の出力信号Ｖｏに含まれる残留キャリアノイズを低減する残留キャリア低減回路１５と、
前記残留キャリア低減回路１５の出力信号Ｖｏ’と、マスタークロック２から生成された三角波とを比較器４によって比較することでパルス幅変調し、パルス幅変調出力信号ＶＰＷＭを出力するパルス幅変調回路５と、
出力段スイッチングトランジスタ９と、
前記パルス幅変調出力信号ＶＰＷＭに基づいて前記出力段スイッチングトランジスタ９をスイッチングするドライバ回路７と、
前記出力段スイッチングトランジスタ９の出力端Ａに接続された出力ローパスフィルタ４１と、
前記出力ローパスフィルタ４１の出力信号Ｖｏｕｔを前記演算増幅器１の入力側にフィードバックするフィードバックループ８とを有し、
前記残留キャリア低減回路１５は、前記パルス幅変調回路５のマスタークロック２と同一のクロック周波数ｆで、前記マスタークロック２と同期して前記演算増幅器１の出力信号Ｖｏをサンプリングするとともに高域成分を除去することで、前記演算増幅器１の出力信号Ｖｏに含まれる残留キャリアノイズを低減することを特徴とするＤクラスアンプ３０を提供することにより、上記課題を解決する。
【発明の効果】
【００１４】
本発明に係るＤクラスアンプは、上記のような構成のため、
（１）簡単な構成で、フィードバック方式のＤクラスアンプのフィードバックする出力信号に含まれる残留キャリアノイズをパルス幅変調の前に低減できるため、パルス幅変調の過変調が防止されてアンプ性能（歪率など）が向上する。
（２）フィードバックする出力信号に含まれている残留キャリアノイズの影響がパルス幅変調の段階で低減されることで、最大出力パワーを取り易くなり、電源利用率が向上する。
【発明を実施するための最良の形態】
【００１５】
本発明に係るＤクラスアンプの実施の形態について図面に基づいて説明する。
【００１６】
図１は本発明に係る第１の実施の形態のＤクラスアンプを示すブロック回路図である。図２は本発明に係る第２の実施の形態のＤクラスアンプを示すブロック回路図である。図３は本発明に係る残留キャリア低減回路のブロック回路図である。図４は残留キャリア低減回路の具体例の回路図である。図５は本発明に係る第２の実施の形態のＤクラスアンプにおけるＰＷＭ変調回路の比較器に入力される残留キャリア低減回路の出力電圧Ｖｏ´の電圧波形とＰＷＭ変調回路の出力ＶＰＷＭの電圧波形（４００ｋＨｚ）と出力電圧Ｖｏｕｔの電圧波形を同一時間軸で対照する電圧波形図である。図６は本発明に係る第２の実施の形態のＤクラスアンプの残留キャリア低減回路のサンプリング信号（１ｓｈｏｔ信号）と出力電圧Ｖｏ´の電圧波形（拡大）を従来の残留キャリア低減回路がない場合の信号Ｖｏと比較する電圧軸と時間軸の拡大波形図である。
【００１７】
先ず、図１に示される第１の実施形態のＤクラスアンプ２０は、オーディオ信号Ｖｉｎを増幅する演算増幅器１と、前記演算増幅器１の出力信号Ｖｏとマスタークロック２（クロック周波数ｆ＝４００ｋＨｚ程度）から生成された三角波とを比較器４に入力してパルス幅変調（ＰＷＭ）するパルス幅変調回路５と、プシュプル型の一対のＣＭＯＳＦＥＴを備える出力段スイッチングトランジスタ９（電力増幅器）と、前記パルス幅変調回路５のパルス幅変調出力信号ＶＰＷＭをスイッチング制御信号として入力して前記出力段スイッチングトランジスタ９をスイッチングするドライバ回路７と、前記出力段スイッチングトランジスタ９の出力端Ａに接続されたインダクタ３４とコンデンサ３６からなる出力ローパスフィルタ４１と、前記出力ローパスフィルタ４１の出力信号Ｖｏｕｔを前記演算増幅器１の入力側にフィードバックするフィードバックループ８と、を備えるＤクラスアンプであって、特に、図３のブロック回路図に示されるような前記パルス幅変調回路５のマスタークロック２と同一クロック周波数ｆで同期して前記出力ローパスフィルタ４１の出力信号Ｖｏｕｔをサンプリングするアナログスイッチ１３と１ショット回路１２からなるサンプリング回路１１と、前記サンプリング回路１１の出力信号Ｖｓの高域成分を除去するフィードバック系に影響を与えないローパスフィルタ１４と、からなる点線枠で囲まれた簡単な回路構成の残留キャリア低減回路１５（図１では斜線入り小枠で表示）が、前記フィードバックループ８に挿入されている構成を特徴とする。
【００１８】
上記残留キャリア低減回路１５の具体例を図４に示す。前記ローパスフィルタ１４は１ｋΩの抵抗Ｒ７と４７ｐＦのコンデンサからなり、前記サンプリング回路１１のアナログスイッチ１３はトランジスタ或いはダイオードの電子スイッチ回路であり、１ショット回路１２はＣＭＯＳロジックＩＣ（ＨＣ７４ＤのＤ型フリップフロップ回路とＨＣ０４Ｄのインバータ回路）で構成されている。
【００１９】
前記サンプリング回路１１のサンプリングタイミングとサンプリング時間を調整することにより、オーディオ信号成分のみをサンプリングすることができ、残りのサンプリング時の高域ノイズ成分のみをローパスフィルタ１４で除去すれば残留キャリアを低減できることになる。前記ローパスフィルタ１４は、サンプリング時の高域ノイズ成分のみを除去する目的のため、フィードバック系には影響を及ぼさないので回路設計は簡単である。
【００２０】
而して、上記回路構成のＤクラスアンプ２０においては、フィードバックされる出力信号Ｖｏｕｔに重畳されている残留キャリアノイズ（マスタークロック周波数ｆでスイッチングしているキャリアの残存成分）が前記残留キャリア低減回路１５によって大幅に低減された後、初段の演算増幅器（ＯＰアンプ）１の−入力端子に入力されるので、演算増幅器１の出力信号Ｖｏはノイズの少ない良好な電圧波形となってパルス幅変調回路５の比較器４に入力されることになり、誤比較が防止され、過変調状態が防止されるのである。
【００２１】
以上から判るように、本発明の主旨は、初段の演算増幅器１の入力側にフィードバックされるＤクラスアンプの出力信号Ｖｏｕｔに重畳している残留キャリアノイズを、パルス幅変調回路５の比較器４に入力されるオーディオ信号において低減しておくことにより、パルス幅変調時に誤比較をしないようにして、過変調状態を防止する点に存する。したがって、上記残留キャリア低減回路１５はフィードバックループ８に挿入された上記Ｄクラスアンプ２０の構成に限らず、図２に示される第２の実施の形態のＤクラスアンプ３０のように、前記パルス幅変調回路５のマスタークロック２と同一クロック周波数ｆで前記演算増幅器１の出力信号Ｖｏをサンプリングするサンプリング回路１１と、前記サンプリング回路１１の出力信号Ｖｓの高域成分を除去するローパスフィルタ１４と、からなる前記残留キャリア低減回路１５が、前記演算増幅器１の出力側と前記パルス幅変調回路５の入力側との間に挿入されている構成でもほぼ同様の作用・効果が得られる。
【００２２】
図５は上記Ｄクラスアンプ３０におけるＰＷＭ変調回路５の比較器４に入力される残留キャリア低減回路１５の出力電圧Ｖｏ´の電圧波形とＰＷＭ変調回路５の出力信号ＶＰＷＭの電圧波形（４００ｋＨｚパルスなので図では線が稠密に重なって黒ベタに表示されている。）とＤクラスアンプの出力電圧Ｖｏｕｔの電圧波形を同一時間軸で対照する電圧波形図であるが、図９と比較すると明らかなように、Ｖｏ´には残留キャリアノイズの重畳が非常に低減されており（図６のＶｏ´と１ショット信号の電圧軸と時間軸の拡大波形図も参照）、ＶＰＷＭは過変調状態（歯抜けの状態）になっていないことが判る。また、出力信号Ｖｏｕｔの歪率は悪化せず、最大出力振幅は制限されていないことが判る。
【図面の簡単な説明】
【００２３】
【図１】本発明に係る第１の実施の形態のＤクラスアンプを示すブロック回路図である。
【図２】本発明に係る第２の実施の形態のＤクラスアンプを示すブロック回路図である。
【図３】本発明に係る残留キャリア低減回路のブロック回路図である。
【図４】残留キャリア低減回路の具体例の回路図である。
【図５】本発明に係る第２の実施の形態のＤクラスアンプにおけるＰＷＭ変調回路の比較器に入力される残留キャリア低減回路の出力電圧Ｖｏ´の電圧波形とＰＷＭ変調回路の出力ＶＰＷＭの電圧波形（４００ｋＨｚ）と出力電圧Ｖｏｕｔの電圧波形を同一時間軸で対照する電圧波形図である。
【図６】本発明に係る第２の実施の形態のＤクラスアンプの残留キャリア低減回路のサンプリング信号（１ｓｈｏｔ信号）と出力電圧Ｖｏ´の電圧波形（拡大）を従来の残留キャリア低減回路がない場合の出力信号Ｖｏと比較する電圧軸と時間軸の拡大波形図である。
【図７】従来のフィードバック方式のＤクラスアンプのブロック回路図である。
【図８】［特許文献１］に記載のフィードバック方式のＤクラスアンプの回路図である。
【図９】従来のフィードバック方式のＤクラスアンプの初段の演算増幅器の出力信号Ｖｏの電圧波形とＰＷＭ変調回路の出力ＶＰＷＭの電圧波形（４００ｋＨｚ）と出力電圧Ｖｏｕｔの電圧波形を同一時間軸で対照する電圧波形図である。
【符号の説明】
【００２４】
１    演算増幅器
２    マスタークロック
３    三角波生成回路
４    比較器
５    パルス幅変調回路
７    ドライバ回路
８    フィードバックループ
９    出力段スイッチングトランジスタ
１１    サンプリング回路
１２    １ショット回路
１３    アナログスイッチ
１４    ローパスフィルタ
１５    残留キャリア低減回路
２０、３０、５０、６０    Ｄクラスアンプ
３４    インダクタ
３６    コンデンサ
４１    出力ローパスフィルタ
ＳＰＫ    負荷のスピーカ
Ｖｉｎ    オーディオ信号
Ｖｏ    演算増幅器１の出力信号
ＶＰＷＭ    パルス幅変調出力信号
Ｖｏｕｔ    出力ローパスフィルタの出力信号
Ｖｓ    サンプリング回路の出力信号
ｆ    クロック周波数
【図１】
0004736630.tif 000002
【図２】
0004736630.tif 000003
【図３】
0004736630.tif 000004
【図４】
0004736630.tif 000005
【図５】
0004736630.tif 000006
【図６】
0004736630.tif 000007
【図７】
0004736630.tif 000008
【図８】
0004736630.tif 000009
【図９】
0004736630.tif 000010