(57)【特許請求の範囲】
【請求項１】
シリコン基板中に形成されたバイアを充填する方法であって、
複数のバイアホールを備えたシリコン基板を準備するステップと、
金属粉および前記金属粉の焼結温度よりも高い焼結温度を有するガラス粉の添加剤を含み、５０容量パーセントを超える固形分を含有する無結合剤ペーストであって、粘性係数が１０００センチポアズ未満の懸濁液の状態にした前記ペーストで前記バイアを充填するステップと、
前記金属粉を焼結させるが前記添加剤は焼結させない温度で前記金属粉を焼結させるステップと
を備えた方法。
【請求項２】
前記ペーストが前記固形分に対する２０〜８０容量パーセントの前記添加剤を含有している、請求項１に記載の方法。
【請求項３】
前記ペーストが前記固形分に対する５０〜７５容量パーセントの前記添加剤を含有している、請求項２に記載の方法。
【請求項４】
前記ペーストが前記固形分に対する２０〜８０容量パーセントの量の前記金属粉を含有している、請求項２に記載の方法。
【請求項５】
前記金属粉の含有量が前記固形分に対する３０〜４５容量パーセントである、請求項４に記載の方法。
【請求項６】
さらに、複数のレオロジ改質剤を組み合わせることより前記ペーストにレオロジ上の調製を施して前記バイアの充填性を改善するステップを備えた、請求項１に記載の方法。
【請求項７】
前記ペーストにレオロジ上の調製を施して前記バイアの充填性を改善するステップが、０．１容量パーセントのレオロジ改質剤を添加することを含む、請求項６に記載の方法。
【請求項８】
前記金属粉の焼結温度が前記添加剤の焼結温度よりも１００℃低い、請求項１に記載の方法。
【請求項９】
シリコン基板に形成された空のバイアを充填する方法であって、
前記基板を真空チャンバ内に配置するステップと、
前記真空チャンバ内を真空に引くステップと、
前記シリコン基板の表面を、金属粉および前記金属粉の焼結温度よりも高い焼結温度を有するガラス粉の添加剤を含む無結合剤ペーストを備え、５０容量パーセントを超える固形分を含有し、粘性係数が１０００センチポアズ未満である懸濁液の状態にした前記ペーストで溢れさせるステップと、
前記真空チャンバ内の圧力を上昇させるステップと、
過剰な懸濁液材料をぬぐい去るステップと、
前記シリコン基板を乾燥させるステップと、
前記金属粉を焼結させるが前記添加剤は焼結させない温度で前記金属粉を焼結するステップと
を備えた方法。
【請求項１０】
前記金属粉の焼結温度が前記添加剤の焼結温度よりも１００℃低い、請求項９に記載の方法。
【請求項１１】
シリコン基板中に形成されたバイアホールを充填する懸濁液であって、金属粉および前記金属粉の焼結温度よりも高い焼結温度を有するガラス粉の添加剤を含む無結合剤ペーストを備え、５０容量パーセントを超える固形分を含有し、粘性係数が１０００センチポアズ未満である懸濁液。
【請求項１２】
前記懸濁液が溶媒および分散剤を含んでいる、請求項１１に記載の懸濁液。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はセラミック基板の導電バイアに関する。特に、本発明はシリコン中の閉管（blind)バイアまたはスルーバイアをその熱膨張率がシリコンの熱膨張率により近い導電材料で充填（じゅうてん）する懸濁液、およびその製造方法に関する。
【背景技術】
【０００２】
集積回路のパッケージングは電気的相互接続、熱管理、およびＩＣの機械的完全性のために必要である。多種類の電気的パッケージが利用可能である。最高仕様のパッケージのうちのよく知られた２つの形態に多層セラミック（ＭＬＣ）基板と多層有機基板がある。これら２つのパッケージング技術は最高仕様の用途の多くで使用されているが、各技術には特定の利点と弱点がある。セラミック・パッケージの主要な利点は、（１）基板の熱膨張率がＩＣの熱膨張率にほぼ等しいこと、（２）ＩＣからの放熱を促進する良好な熱伝導性を有すること、（３）複雑な配線方式を可能にする高レベルの集積化が可能なこと、である。セラミック・パッケージのいくつかのよく知られた限界に、セラミックの誘電体特性が有機パッケージング材料に比して劣る（たとえば誘電率の値が大きい）こと、厚膜処理に付随する限界に起因して構造体における最小設計寸法が大きいことが挙げられる。
【０００３】
有機パッケージング技術では、セラミック・パッケージング技術に付随する限界のうちのいくつかが改良されている。有機パッケージは主として、セラミックのものに比してずっと小さな配線パターンを形成することのできる光パターニング工程を用いて製造する。これにより、回路密度を高めるとともに構造をより小さくすることが可能になる。しかし、有機パッケージは通常、セラミック基板に比して熱伝導率が小さく、熱膨張率がずっと大きい。これらの限界の結果、処理の間に熱的に応力が導入されることになる。したがって、有機パッケージを使用すると、（ＩＣと基板を備えた）組み立てモジュールの信頼性が劣化する。
【０００４】
低誘電率（low-k)および超低誘電率（ultra low-k)の誘電体材料を用いた新たなチップ構造体が開発され製造されるのにつれ、熱応力がますます重要になりつつある。これらの材料の機械特性は前世代のチップで使用していた歴史的な酸化物誘電体よりも劣る。また、より新しいパッケージング技術を採用するには回路密度を改善するとともに熱管理を改善することが必要である。
【０００５】
シリコンは複雑な電子パッケージング用の理想的な候補であろう。大多数の集積回路はシリコンで形成されているから、パッケージ基板にシリコンを使用すれば、チップの熱膨張は基板の熱膨張と実質的に等しくなる。この結果、チップと基板との間に応力が熱的に導入されることは実質的になくなるであろう。また、高密度、銅素材、単層または多層の回路をシリコン上に形成するプロセスは十分に確立されている。
【０００６】
回路はその規模が微細なものからかなり大きなものまで多岐にわたるから、ＩＣパッケージには多数の配線レベルがある。電力分配、およびチップ・パッケージから次レベル（第２レベル）の相互接続（これは通常、回路基板または回路カードである）へ至る電気的相互接続にはより大規模な配線レベルが必要とされる。第２レベルの相互接続用のパターン寸法（feature size）は１００〜１０００マイクロメートルに近づいている。シリコンにおけるこれらの大きなパターン寸法に付随するプロセス上の課題はｚ軸相互接続すなわちバイアの形成に関係している。シリコン中へのバイアの形成は通常、光パターニングおよびある種の化学エッチング（たとえばＲＩＥ（reactive ion etching））を用いて行なう。これらのプロセスによって通常、大口径のバイア（閉管バイア（blind via)またはスルーバイア）が形成される。
【０００７】
バイアのメタライゼーションは電気的化学メッキに加え、またはこれに代えて気相堆積（たいせき）、ＣＶＤ（chemical vapor deposition)、またはＰＶＤ（physical vapor depositon）を用いて行なう。これらのメタライゼーション方式（特に大口径のバイアの場合）に付随する主な課題は堆積したバイアの金属学的性質により、シリコン中のバイアを囲んで隣接する領域にきわめて大きな応力が導入されるということである。これらの応力はシリコンとバイアを構成する金属との間における熱膨張の不一致の結果である。バイアの直径が大きくなると、メタライズしたバイアに付随する熱応力によってバイアに隣接するシリコンに亀裂が生じる。したがって、亀裂を生じさせる力（Ｋ）の大きさはバイアの直径に比例する。これらの亀裂の結果、シリコン・パッケージ中に電気的故障、機械的故障、または双方が生じる可能性がある。
【０００８】
当技術分野に残されている目標を挙げると、シリコンの熱膨張率に近い熱膨張率を有する導電材料で、シリコンに形成された閉管バイアまたはスルーバイアを充填する方法を開発することである。また、当業者は上記材料が良好な導電性を示すことを望むであろう。さらに、バイアを導電材料で完全に充填するのが望ましい。というのは、シリコン／導電材料の界面に大きな空隙すなわちボイドがあるとデバイスの機械的完全性が劣化するからである。バイアに対する要件として一般に、抵抗値が０．３オーム未満であること、無空隙充填に適合しうるように縮小率が小さいこと、熱膨張率がシリコンにきわめて近いことが挙げられる。
【０００９】
「導電バイアを備えたセラミック回路構造体を製造するためのプロセス（PROCESS FOR PRODUCING CERAMIC CIRCUIT STRUCTURES HAVING CONDUCTIVE VIAS)」なる名称の米国特許第５３３７４７５号（発明者：オード（Aoude)ら、１９９４年８月１６日）には、回路を備えたセラミック基板に導電バイアを形成するための改良されたバイア充填用組成物が示されている。上記組成物はセラミック球体と導電性金属粒子の混合物である。しかし、この技術はガラス・セラミックの共焼成を複合バイアに適用することを提示するものである。したがって、結合剤（つなぎ）などを含む完全ペースト（paste:こね土、練り土）の組成物に加えグリーン・シートも使用している。本発明では充填対象のバイアは稠密（ちゅうみつ）なシリコン中に形成するから、基板の共焼成は行なわない。また、本発明は最大密度の構造体を形成するための焼結を必要としない。本発明を最大密度に焼成することは有害である。というのは、焼成するとバイア内でガラス相が磁器化（焼きしまり）する間に生じる容積の縮小に起因して大きなボイドが形成されるからである。最後に、本発明は結合剤のバーンアウト（焼き切れ）の問題を軽減するために無結合剤ペーストを開示するものである。
【特許文献１】米国特許第５３３７４７５号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来技術の問題点と不完全性を銘記しているから、本発明の目的はシリコンの熱膨張率に近い熱膨張率を有する導電材料で、シリコン中に形成した閉管バイアまたはスルーバイアを充填する材料と方法を提供することである。
【００１１】
本発明の別の目的はシリコン／導電材料の界面に大きな空隙すなわちボイドが形成されるのを防止しうる導電材料でバイアを完全に充填する材料と方法を提供することである。
【００１２】
本発明のさらち別の目的はシリコンとバイアを形成する金属との間における熱膨張の不一致に起因する応力を低減する材料を提供することである。
【課題を解決するための手段】
【００１３】
当業者にとって明らかになることであるが、上述した目的および他の目的は本発明において達成される。本発明はシリコン基板に形成されたバイアを充填する方法に関する。当該方法は、複数のバイアホールを備えたシリコン基板を準備するステップと、導電材料および低ＣＴＥの添加材料を含み固形分含有量の多いペーストで前記バイアを充填するステップと、前記導電材料を磁器化させるが前記低ＣＴＥの添加材料は磁器化させない温度で前記シリコン基板および前記ペーストを焼結させるステップとを備えている。本発明に係る方法はさらに、前記ペーストに５０〜５５容量パーセントの固形分を含有させるステップを備えている。バイアは金属粉で充填してもよい。前記金属粉は銅粉、銀粉、または金粉から成る。前記固形分含有量の多いペーストに溶媒および分散剤を添加してもよい。また、前記ペーストは約５０容量パーセントを超える固形分を含有することができる。前記ペーストの懸濁液の粘性係数は約１０００センチポアズ未満であるのが望ましい。本発明に係る方法はさらに、導体、絶縁体、または両者の混合物から成る前記低ＣＴＥの添加剤で充填するステップを備えている。前記低ＣＴＥの添加材料はガラスから成る。前記低ＣＴＥの添加材料はシリカ、コルデリット、リチア輝石、ホウケイ酸塩ガラス、ムライト、ベータ・ユークリプタイト、タングステン、マグネシウム、アルミノケイ酸塩、またはモリブデンから成る。前記ペーストは２０〜８０容量パーセントの前記低ＣＴＥの添加材料を含有している。前記ペーストは５０〜７５容量パーセントの前記低ＣＴＥの添加材料を含有しているのが望ましい。前記ペーストは２０〜８０容量パーセントの量の前記導電材料を含有している。前記導電材料の含有量は３０〜４５容量パーセントであるのが望ましい。本発明に係る方法はさらに、複数のレオロジ改質剤を組み合わせることより前記ペーストにレオロジ上の調製を施して前記バイアの前記充填性を改善するステップを備えている。レオロジ改質剤の添加割合は約０．１容量パーセントである。前記導電材料の焼結温度は前記低ＣＴＥの添加剤の焼結温度よりも約１００℃低い。
【００１４】
第２の側面において、本発明はシリコン基板に形成された空のバイアを充填する方法に関する。当該方法は、前記基板を真空チャンバ内に配置するステップと、前記真空チャンバ内を真空に引くステップと、前記シリコン基板の表面を懸濁液で溢れさせるステップと、前記真空チャンバ内の圧力を上昇させるステップと、過剰な懸濁液材料をぬぐい去るステップと、前記シリコン基板を乾燥させるステップと、充填されたバイアを備える前記基板を焼結するステップとを備えている。前記懸濁液は導電材料および低ＣＴＥの添加材料から成る。前記懸濁液は前記導電材料の焼結温度が前記低ＣＴＥの添加材料の焼結温度よりも約１００℃低くくなるように選定する。
【００１５】
第３の側面において、本発明はシリコン中に形成されたバイアホールを充填する懸濁液であって、導電材料および低ＣＴＥの添加材料を含み固形分を大量に含有するペーストから成る懸濁液に関する。前記懸濁液はさらに前記懸濁液の一部分が５０〜５５容量パーセントの量の固形分を含有している。前記導電材料は金属粉から成る。前記金属粉は銅粉、銀粉、または金粉から成る。前記懸濁液は溶媒および分散剤を含んでいる。前記懸濁液は約５０容量パーセントを超える大量の固形分を含有している。前記懸濁液の粘性係数は約１０００センチポアズ未満である。前記懸濁液は導体、絶縁体、または両者の混合物から成る前記低ＣＴＥの添加剤を含んでいる。前記低ＣＴＥの添加材料はシリカ、コルデリット、リチア輝石、ホウケイ酸塩ガラス、ムライト、ベータ・ユークリプタイト、タングステン、ケイ酸アルミニウム・マグネシウム、またはモリブデンから成る。前記懸濁液は前記導電材料の含有量である８０〜２０容量パーセントと相補関係にある２０〜８０容量パーセントの前記低ＣＴＥの添加材料を含んでいる。
【発明を実施するための最良の形態】
【００１６】
本発明の好適な実施形態を説明する。ここでは図１（ａ）と図１（ｂ）を参照する。同一の符号は本発明の同一の特徴を示している。
【００１７】
能動素子および受動素子の多重集積化に加えシステム・オン・パッケージ（system-on-a-package)集積化を可能にする低コストのキァリアの製造方法を提案する。パッケージング材料として提案するシリコン・ウェーハと既存のＩＣ製造プロセスとを用いて受動素子（たとえばｘ方向およびｙ方向の配線）を形成する。この技術で重要なのはｚ方向の相互接続用にバイアを形成することである。ここで提案する技術では、ＲＩＥ（reactive ion etch)を用いてシリコン中に閉管バイアおよびスルーバイアを形成する。
【００１８】
上述した理想的なパッケージの特質を実現するために、シリコン中に閉管バイアまたはスルーバイアを形成するための新たなメタライゼーション・プロセスと金属系を開発した。本発明には純金属（たとえば銅、銀、金）に比して熱膨張率が小さい組成物すなわち懸濁液を形成する工程と、シリコン中に形成したバイアを新たに開発したペーストで充填する工程とが含まれる。上記懸濁液は巨視的なボイトを形成することなく導電性の高い構造体を最小の容積縮小で焼結して形成しうるものである。また、有機結合剤が存在しないから、上記懸濁液は中性または低圧の環境中で焼成することができる。重要な点は、稠密なシリコン中においてバイアを充填するから、基板材料を共焼成しない、ということである。
【００１９】
ここで提案する溶液は材料と環境に合わせて粘性係数を調製した、固形分を大量に含有する(high-solids loading) 懸濁液である。この系はガラス・セラミック誘電体粒子に加え微細粒銅粒子を含んでいる。また、この懸濁液は水性系（aqueous based system）で生成するから、銅およびガラス粉双方の分散特性を制御することができる。１０００センチポイズをはるかに下回る状態で、（５０容積パーセントを超える）固形分の大量含有を達成した。固形分の大量含有と低粘性とによって、小口径かつ大アスペクト比のバイアを容易に充填することが可能になる。このバイアの小口径の程度は５０マイクロメートル以下である。また、この系は粒子圧縮限界（particle packing limit）に近いから、固形分の大量含有によって乾燥時の縮小が最小なる。さらに、この系はガラス（誘電体）材料の磁器化（焼きしめ）の前に銅粒子が最高密度（full density）を達成するように設計されている。これにより、ガラスから成る多孔質の網状組織中に銅から成る連結された導電性の網状組織が形成される。バイアの容積は限られているから、その内部における縮小は最小になる。その結果、焼成された微細な構造体が得られる。これは大きな空隙を有さず、シリコンの表面に富んでいる。ガラス内における相互接続用の微細な網状組織として空隙空間（void volume)が残される。
【００２０】
好適な導電ペーストは導電相（conductive phase）として、銅、銀、金などの金属粉（または金属粉の混合物）と、ペーストの全体的な熱膨張率（ＣＴＥ）を低減するＣＴＥの小さな添加剤とを含む組成物である。このＣＴＥの小さな添加剤は導体、絶縁体，または両者の混合物のいずれであってもかまわない。しかし、大部分の導電材料はＣＴＥの小さな絶縁体に比してＣＴＥが比較的大きい。したがって、組成物のＣＴＥを大幅に低減するために、良導体（たとえば銅）とＣＴＥの小さな絶縁相（insulating phase）とから成る混合物を使用すると、電気特性が良好で純金属に比してＣＴＥが大幅に小さい組成材料が得られる。このペーストにレオロジ上の調製を施すと様々なアスペクト比の閉管バイアに対する充填性を改善することができる（レオロジ（rheology）とは物質の流動と変形を扱う科学のことである）。それには０．１％未満のレオロジ改質剤（たとえばＤＡＸＡＤやＤＡＲＶＡＮなどの分散剤（しかし、これらに限定されない））と、粘性改質剤（たとえばポリビニル・アルコール、メチル・セルロース、エチル・セルロースなど）とを少量添加する。
【００２１】
好適なペーストは導電相の量対低ＣＴＥ相の量の観点から最適化する必要がある。この最適化によって、熱膨張率が小さくなるのに加え電気性能が良好になる。導電粒子の量は２０〜８０容積パーセント、好ましくは３０〜４５容積パーセントにするのが望ましい。低ＣＴＥ相については、ケイ酸アルミニウム・マグネシウム・ガラスがペーストに対する効果的な添加剤であることが分かっている。その添加量は２０〜８０容積パーセント、好ましくは５０〜７５容積パーセント、より好ましくは５５〜７０容積パーセントである。上に示した容積パーセントは固形分（たとえば導電体粒子や低ＣＴＥ粒子など）のみに基づたものであり、溶媒や分散剤など他のペースト成分を含んでいない。他の可能性のある低ＣＴＥ添加剤としてはシリカ、コルデリット、リチア輝石、ホウケイ酸塩ガラス、ムライト、ベータ・ユークリプタイト、タングステン、モリブデンなどがある。
【００２２】
バイアを完全に充填するには、ペーストがきわめて大量の固形分を含んでいる必要がある。懸濁液中の固形分量が増えるのにつれ、溶媒を除去する間に生じる乾燥化に起因する縮小量は大幅に低減する。含有固形分量が５０容量パーセントを超えると、乾燥化に起因する縮小量は通常、きわめて少なくなる。したがって、粒子から成る上述した懸濁液を用いてバイアを完全に充填するには、当該懸濁液は粘性係数がきわめて小さく、かつ固形分を大量に含有していることが必要である。これらの要件を満足させるために、水性懸濁液および非水性懸濁液の双方を使用する。５０容積パーセントを超える固形分を含有する懸濁液を、当該懸濁液の粘性係数が１０００センチポイズ未満の状態で実現した。好適な懸濁液の例をいくつか下の表１に示す。
【００２３】
【表１】
0004843221.tif 000002
【００２４】
上の好適なペーストは単純な真空充填プロセスを用いて閉管バイアまたはスルーバイアを充填するのに使用することができる。すなわち、シリコン・パッケージを真空チャンバ内に配置した後、既存の機械ポンプを用いて真空に引く。次いで、真空下において、空のバイアを備えたシリコン・パッケージの表面を好適な懸濁液で溢（あふ）れさせる。好適な懸濁液は毛管現象によってバイアを充填する。次いで、圧力を徐々に大気圧まで上昇させる。その間に、追加の懸濁液をバイア構造体中に押し込む。余分な材料は表面からぬぐい去るだけでよい。次いで、充填済みのバイアを既存の手段で乾燥させる。
【００２５】
図１（ａ）はスルーバイア１と閉管バイア２を備えたシリコン基板３の断面図である。ペーストを充填した後、図１（ｂ）に示すように、スルーバイア４および閉管バイア５の双方を導電材料（たとえばＣｕ、Ａｇ、Ａｕなど）の粒子と低ＣＴＥ材料とで充填する。
【００２６】
乾燥した後、導電粒子と低ＣＴＥガラス粒子などの混合物とでバイアを充填する。余分の工程を経ることなく、材料は実質的に絶縁体になる。次いで、充填済みのバイアを焼結させ、金属の導電粒子が融合して金属から成る連続網組織を形成しうるようする。これにより、良導体が形成される。しかし、充填済みバイアが固化する際に縮小するのを避けるために、焼結温度は金属粒子が完全に融合する一方、低ＣＴＥ粒子は未融合状態を維持するように選定する。大多数のバイアは低ＣＴＥ材料で充填するから、金属導体は焼結の間に磁器化（焼きしまり）するが、低ＣＴＥ相はその元の構造と寸法を維持する。通常、上記混合物のバルクの容積縮小率は５パーセント未満の最小値になる。これにより、焼結の間にバイアの内部またはバイア−シリコン界面に空隙または亀裂が形成されないとうことが保証される。上記焼結反応は金属導体と低ＣＴＥ相の種別、量、および粒子の寸法を慎重に選定することにより得られる。焼結温度、および粒子の圧縮密度、したがって最終的な導電度は粒子寸法と粒子寸法の分布を適切に選定することにより制御することができる。導体の粒子寸法を小さくすると、当該導体の焼結温度を下げることができるから、焼結後の導体相の接続性を改善することができる。また、パッケージング密度を改善しうるのは導体の粒子寸法が、当該導体粒子が低ＣＴＥ粒子の間の隙間に嵌入（かんにゅう）しうるような寸法の場合である。このようなことが生じるのは導体の粒子寸法が低ＣＴＥ相の粒子寸法の約１／１０の場合である。金属導体は低ＣＴＥ相が磁器化を開始する温度よりずっと低い温度で焼結しうるように選定するのが理想的である。実証的証拠が示唆するところによれば、金属導体と低ＣＴＥ相との間における焼結開始温度の１００℃の開きは、低ＣＴＥ相の多孔質網組織中に金属導体の連続網組織を形成するのに十分なプロセス・ウインドウ（プロセス条件の許容範囲）である。この金属導体の連続網組織は良好な導電性、すなわち完全に密な純粋導体よりも１桁低いが当該組織に必要な抵抗値を実現するのには十分な導電性を有するようになる。
【００２７】
以上、本発明を好適な特定の実施形態とともに詳細に説明したが、上述した説明に鑑み、多くの代案、変更、および変形が当業者にとって明らかである。したがって、特許請求の範囲はこれらの代案、変更、および変形を、本発明の真の範囲と本旨の内に入るものとしてすべて包含するものと考えられる。
【図面の簡単な説明】
【００２８】
【図１】スルーバイアと閉管バイアを備えたシリコン基板の断面図である。
【符号の説明】
【００２９】
１  スルーバイア
２  閉管バイア
３  シリコン基板
４  スルーバイア
５  閉管バイア
【図１】
0004843221.tif 000003