(57)【特許請求の範囲】
【請求項１】
複数の独立した相巻線を有するモータに適用され、前記複数の相巻線を一方の組の相巻線と他方の組の相巻線に分けて制御するモータの制御装置であって、
前記各相巻線をそれぞれ駆動する複数のインバータ式駆動手段と、
前記各インバータ式駆動手段をそれぞれＰＷＭ制御する複数のＰＷＭ制御手段と、を備え、
前記各ＰＷＭ制御手段は、
対応する前記インバータ式駆動手段が、該駆動手段に係る前記相巻線の両端に電源の電圧を印加する状態、該相巻線の両端を前記電源の正側に接続させる状態、および、該巻線の両端を前記電源の負側に接続させる状態をとりうるスイッチングシーケンスを実行するように構成され、
さらに、前記一方の組の相巻線に係る前記駆動手段に対応したＰＷＭ制御手段と、前記他方の組の相巻線に係る前記駆動手段に対応したＰＷＭ制御手段は、
前記一方の組に含まれる少なくとも１つの相巻線の両端が前記電源の正側に接続されている時に、前記他方の組に含まれる全ての相巻線の少なくとも一端を前記電源の負側に接続させ、前記一方の組に含まれる少なくとも１つの相巻線の両端が前記電源の負側に接続されている時に、前記他方の組に含まれる全ての相巻線の少なくとも一端を前記電源の正側に接続させるように、互いのスイッチングシーケンスの位相関係を設定した構成を有することを特徴とするモータ制御装置。
【請求項２】
前記各インバータ式駆動手段は、対応する相巻線の一端と前記電源の正極間および負極間にそれぞれ介在させた第１および第２のスイッチング素子と、前記相巻線の他端と前記電源の正極間および負極間にそれぞれ介在させた第３および第４のスイッチング素子と、を備えることを特徴とする請求項１に記載のモータの制御装置。
【請求項３】
前記各ＰＷＭ制御手段のうち、前記一方の組の相巻線を駆動するインバータ式駆動手段に対応したＰＷＭ制御手段は、前記電流指令に対する前記相巻線の電流値の偏差と第１基準三角波との比較に基づいて前記第１および第２のスイッチング素子を制御し、前記相巻線の電流値の偏差と前記第１基準三角波とは位相が１８０°ずれた第２基準三角波との比較に基づいて前記第３および第４のスイッチング素子を制御するように構成され、
前記各ＰＷＭ制御手段のうち、前記他方の組の相巻線を駆動するインバータ式駆動手段に対応したＰＷＭ制御手段は、前記電流指令に対する前記相巻線の電流値の偏差と前記第２基準三角波との比較に基づいて前記第１および第２のスイッチング素子を制御し、前記相巻線の電流値の偏差と前記第１基準三角波との比較に基づいて前記第３および第４のスイッチング素子スイチング素子を制御するように構成されていることを特徴とする請求項２に記載のモータの制御装置。
【請求項４】
前記モータは、前記相巻線を２つもしくは３以上備えることを特徴とする請求項１ないし３のいずれかに記載のモータの制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の独立した相巻線を有するモータに適用されるモータの制御装置に関する。
【背景技術】
【０００２】
近年のモータ制御装置は、ＭＯＳＦＥＴやＩＧＢＴなどの高速スイッチング素子を用いて高周波でＰＷＭ制御を行う構成を有したものが多い。このようなモータ制御装置では、スイッチング素子のスイッチング時の急激な電圧変化により、モータ巻線の浮遊容量を通して「高周波漏れ電流」が接地線に流れるという現象が発生する。
上記高周波漏れ電流は、電磁波障害の発生源になる。そして、上記高周波漏れ電流に対しては、安全性の観点から、各種安全規格によってその限度値が定められている。
【０００３】
図１４は、上記浮遊容量を考慮したモータ巻線のモデルを示す等価回路（分布定数回路として表されている）である。この図１４に示すように、モータに発生した高周波の電流は、巻線インダクタンスを通らないで、巻線間に介在する巻線間浮遊容量Ｃ１および巻線とモータフレーム（ケース）との間に介在するフレーム間浮遊容量Ｃ２を介して接地線に流れることになる。したがって、高周波的に考えると、入力端子に容量が集中していると考えても良い。
【０００４】
図１５にＡ相巻線１ＡおよびＢ相巻線１Ｂを備える２相モータの高周波等価回路を示す。高周波の漏れ電流は、同図に示す浮遊容量Ｃ３を介して接地線に流れる。この高周波の漏れ電流を抑制するためには、モータフレームの電圧変動を抑える必要がある。
上記モータフレームの電圧変動は、結論として、Ａ相巻線１ＡおよびＢ相巻線１Ｂの各端子の電圧の平均値の変動を抑えることで抑制することができる。そこで、実質的に図１６に例示したような構成を有するモータ制御装置が提案されている（例えば、非特許文献１参照）。
【０００５】
このモータ制御装置は、Ａ相巻線１Ａを駆動するインバータ式駆動部３Ａと、Ｂ相巻線１Ｂを駆動するインバータ式駆動部３Ｂと、駆動部３Ａのスイッチング素子Ｑ１〜Ｑ４をオンオフ制御するＰＷＭ制御部５０Ａと、駆動部３Ｂのスイッチング素子Ｑ５〜Ｑ８をオンオフ制御するＰＷＭ制御部５０Ｂと、Ａ相巻線１Ａの電流を検出する電流検出器７Ａと、Ｂ相巻線１Ｂの電流を検出する電流検出器７Ｂとを備えている。
【０００６】
制御部５０Ａにおいて、増幅器５１は、Ａ相電流指令と電流検出器７Ａによって検出されるＡ相巻線１Ａの電流とを比較し、それらの偏差を増幅して出力する。比較器５２は、増幅器５１の出力と基準三角波とを比較することによって駆動部３Ａのスイッチング素子Ｑ１，Ｑ４をオンオフ制御する信号を形成し、また、比較器５２の出力に接続されたインバータ５３は、駆動部３Ａのスイッチング素子Ｑ２，Ｑ３をオンオフ制御する信号を形成する。制御部５０Ｂは、上記要素５１〜５３に対応する要素５１'〜５３'を備えている。
【０００７】
ある時点での上記増幅器５１の出力および増幅器５１'の出力は、例えば、図１７（ａ）における上側のラインおよび下側のラインようにそれぞれ表される。この場合、図１６におけるＡ相巻線１Ａの左端の電圧ＶAおよび右端の電圧ＶA'は、図１７（ｂ）に示す形態でそれぞれ変化し、また、図１６におけるＢ相巻線１Ｂの左端の電圧ＶBおよび右端の電圧ＶB'は、図１７（ｃ）に示す形態でそれぞれ変化する。
図１７のスイッチングシーケンスによれば、同図（ｄ）に示すように、Ａ相巻線１ＡおよびＢ相巻線１Ｂの各端子電圧の平均値が常に電源電圧Ｖの半分となる。つまり、上記端子電圧の平均値の変動が抑制される。
【０００８】
図１８の（ａ）および（ｂ）は、それぞれＡ相巻線１Ａを左から右方向に電流が流れている状態を示している。同図（ａ）では、スイッチング素子Ｑ１，Ｑ４を介して電流が流れ、また、同図（ｂ）では、スイッチング素子Ｑ２，Ｑ３に並列接続された各還流ダイオードを介して電流（還流電流）が流れている。図１９に、上記各電流の波形を示す。この図１９に示すＴ１，Ｔ２は、それぞれ図１８（ａ），（ｂ）におけるＡ相巻線１Ａの通電周期である。
【０００９】
ところで、上記スイッチングシーケンスによれば、Ａ相巻線１ＡおよびＢ相巻線１Ｂの各端子電圧の平均値は抑制されるものの、図１７（ｂ），（ｃ）に示すように、両巻線１Ａおよび１Ｂに常に電源電圧Ｖが印加されることになる。このため、巻線１Ａ，１Ｂに対する印加電圧の極性が変化する度に、該巻線１Ａ，１Ｂを流れる電流がｄｉ／ｄｔ＝Ｖ／Ｌ（Ｌは巻線１Ａ，１Ｂのインダクタンス）で表される変化率で大きく変動することになる（図１９参照）。このように、巻線電流が大きく変動すると、巻線１Ａ，１Ｂの抵抗による銅損ならびに鉄板で発生する鉄損が大きくなる。
【００１０】
上記巻線電流の変動を抑制するために、スイッチングシーケンス中に巻線１Ａ（巻線１Ｂ）の両端を同電位に接続して、巻線電流を環流させるというモードを設けることが考えられる。
図２０は、巻線電流を環流させるというモードを実現するように構成した２相モータ用制御装置を示している。この図２０において、制御部５００Ａは、比較器５４およびインバータ５５を付加した点で図１２に示す制御部５０Ａと相違し、同様に、制御部５００Ｂは、比較器５４'およびインバータ５５'を付加した点で同図に示す制御部５０Ｂと相違する。
【００１１】
制御部５００Ａにおける一方の比較器５２は、増幅器５１の出力と第１基準三角波とを比較することによってスイッチング素子Ｑ１をオンオフ制御する信号を形成し、また、この比較器５２の出力に接続されたインバータ５３は、スイッチング素子Ｑ２をオンオフ制御する信号を形成する。
制御部５００Ａにおける他方の比較器５４は、前記増幅器５１の出力と上記第１基準三角波とは１８０°位相のずれた第２基準三角波とを比較することによってスイッチング素子Ｑ４をオンオフ制御する信号を形成し、また、この比較器５４の出力に接続されたインバータ５５は、スイッチング素子Ｑ３をオンオフ制御する信号を形成する。
一方、制御部５００Ｂにおける比較器５２'，５４'およびインバータ５３'，５５'は、制御部５００Ａにおける比較器５２，５４およびインバータ５３に準じた動作を実行して、スイッチング素子Ｑ５〜Ｑ８をオンオフ制御する信号を形成する。
【００１２】
上記第１、第２基準三角波に対する増幅器５１の出力および増幅器５１'の出力は、ある時点において、図２１（ａ）における上方のラインおよび下方のラインようにそれぞれ表される。この場合、図２０におけるＡ相巻線１Ａの左端の電圧ＶAおよび右端の電圧ＶA'は、図２１（ｂ）に示す形態でそれぞれ変化し、また、図２０におけるＢ相巻線１Ｂの左端の電圧ＶBおよび右端の電圧ＶB'は、図１１（ｃ）に示す形態でそれぞれ変化する。
図２１に示すスイッチングシーケンスによれば、Ａ相巻線１ＡおよびＢ相巻線１Ｂの各端子電圧の平均値が同図（ｄ）に示す形態で変動する。つまり、０〜Ｖ（Ｖは電源電圧）の範囲において、スイッチング状態が変化するごとにＶ／４のステップで変動することになる。
【００１３】
図２２の（ａ）〜（ｄ）は、それぞれＡ相巻線１Ａを左から右方向に電流が流れている状態を示している。同図（ａ）では、スイッチング素子Ｑ１，Ｑ４を介して電流が流れ、また同図（ｂ）では、スイッチング素子Ｑ２に並列接続された還流ダイオードおよびスイッチング素子Ｑ４を介して電流が流れている。さらに、同図（ｃ）では、スイッチング素子Ｑ１，Ｑ４を介して上記電流が流れ、また同図（ｄ）では、スイッチング素子Ｑ１と、スイッチング素子Ｑ３に並列接続された還流ダイオードとを介して上記電流が流れている。図２３に上記各電流の波形を示す。この図２３に示すＴ１〜Ｔ４は、それぞれ図２２（ａ）〜（ｄ）における通電周期である。
【００１４】
図２２（ａ），（ｃ）の状態では、Ａ相巻線１Ａに電源電圧Ｖが印加されるので、このＡ相巻線１Ａを流れる電流がｄｉ／ｄｔ＝Ｖ／Ｌで表される変化率で変化する。一方、図２２（ｂ）、（ｄ）の状態では、Ａ相巻線１Ａの両端が同電位となるので、この巻線１Ａの電流が該巻線１Ａの抵抗や還流ダイオードの内部抵抗により緩やかに減少することになる。
【００１５】
図２４は、電流を０に制御しているとき（同図（ａ）参照）のスイッチングシーケンスを示す。このスイッチングシーケンスにおいては、同図（ｂ）および（ｃ）から明らかなように、Ａ相巻線１ＡおよびＢ相巻線１Ｂの両端が電源のプラス側に接続される状態とＧＮＤ側に接続される状態がデューティ５０％で繰り返される。
この状態では、Ａ相巻線１ＡおよびＢ相巻線１Ｂの印加電圧が０であるので、これらの巻線１Ａ,１Ｂに電流は流れない。しかし、この状態においては、図２４（ｄ）に示すように、Ａ相巻線１ＡおよびＢ相巻線１Ｂの各端子電圧の平均値の変動の大きさが電源電圧Ｖとなり、このため、モータフレームの電圧変動は最大となる。
【００１６】
【特許文献１】「STEP MOTOR SYSTEM DESIGN HANDBOOK」Secobd Edition Albert C.Leenhouts Published by Litchfield Engineering Co., Kingman AZ U.S.A. 1997
【発明の開示】
【発明が解決しようとする課題】
【００１７】
このように、図２０に示すモータ制御装置によれば、モータに流れる電流の変動（リプル）は低減されるものの、Ａ相巻線１ＡおよびＢ相巻線１Ｂの各端子電圧の平均値の変動が大きくなるので、モータフレーム電圧の変化が大きくなって、換言すれば、高周波の漏れ電流が大きくなって、電磁波障害が発生するおそれがある。
【００１８】
本発明は、このような問題点に鑑みてなされたものであり、その目的は、モータに流れる電流のリプルを低減しながら、高周波漏れ電流を効果的に抑制することができるモータ制御装置を提供することにある。
【課題を解決するための手段】
【００１９】
上記目的を達成するため、本発明は、複数の独立した相巻線を有するモータに適用され、前記複数の相巻線を一方の組の相巻線と他方の組の相巻線に分けて制御するモータの制御装置であって、前記各相巻線をそれぞれ駆動する複数のインバータ式駆動手段と、前記各インバータ式駆動手段をそれぞれＰＷＭ制御する複数のＰＷＭ制御手段と、を備え、前記各ＰＷＭ制御手段は、対応する前記インバータ式駆動手段が、該駆動手段に係る前記相巻線の両端に電源の電圧を印加する状態、該相巻線の両端を前記電源の正側に接続させる状態、および、該巻線の両端を前記電源の負側に接続させる状態をとりうるスイッチングシーケンスを実行するように構成され、さらに、前記一方の組の相巻線に係る前記駆動手段に対応したＰＷＭ制御手段と、前記他方の組の相巻線に係る前記駆動手段に対応したＰＷＭ制御手段は、前記一方の組に含まれる少なくとも１つの相巻線の両端が前記電源の正側に接続されている時に、前記他方の組に含まれる全ての相巻線の少なくとも一端を前記電源の負側に接続させ、前記一方の組に含まれる少なくとも１つの相巻線の両端が前記電源の負側に接続されている時に、前記他方の組に含まれる全ての相巻線の少なくとも一端を前記電源の正側に接続させるように、互いのスイッチングシーケンスの位相関係を設定した構成を有する。
【００２０】
前記各インバータ式駆動手段は、対応する相巻線の一端と前記電源の正極間および負極間にそれぞれ介在させた第１および第２のスイッチング素子と、前記相巻線の他端と前記電源の正極間および負極間にそれぞれ介在させた第３および第４のスイッチング素子とを備えることができる。
【００２１】
前記各ＰＷＭ制御手段のうち、前記一方の組の相巻線を駆動するインバータ式駆動手段に対応したＰＷＭ制御手段は、前記電流指令に対する前記相巻線の電流値の偏差と第１基準三角波との比較に基づいて前記第１および第２のスイッチング素子を制御し、前記相巻線の電流値の偏差と前記第１基準三角波とは位相が１８０°ずれた第２基準三角波との比較に基づいて前記第３および第４のスイッチング素子を制御するように構成され、前記各ＰＷＭ制御手段のうち、前記他方の組の相巻線を駆動するインバータ式駆動手段に対応したＰＷＭ制御手段は、前記電流指令に対する前記相巻線の電流値の偏差と前記第２基準三角波との比較に基づいて前記第１および第２のスイッチング素子を制御し、前記相巻線の電流値の偏差と前記第１基準三角波との比較に基づいて前記第３および第４のスイッチング素子スイチング素子を制御するように構成される。
本発明は、前記相巻線を２つもしくは３以上備えたモータに適用することができる。
【発明の効果】
【００２２】
本発明によれば、モータに流れる電流のリプルが低減される。しかも、コモンモード電圧の変動が低減されるので、コモンモードコイル等の部品を使用することなく、モータのフレーム電圧の変動に起因した高周波漏れ電流を大幅に抑制することができる。したがって、ＥＭＩ（電磁波障害）を抑制もしくは防止したモータの制御が可能になる。
【発明を実施するための最良の形態】
【００２３】
図１は、２相モータ（例えば、２相ステッピングモータ）に適用した本発明に係るモータ制御装置の実施形態を示す回路図である。この図１においては、図２０に示す要素と同一もしくは共通する要素に同一の参照番号を付してある。
本実施形態に係るモータ制御装置は、図２０に示す制御装置と同様に、駆動部３Ａ，３Ｂおよび電流検出器７Ａ，７Ｂを備えている。制御部５Ａは、図２０に示す制御部５００Ａと同一の構成の構成を有する。これに対して、制御部５Ｂは、比較器５２'，５４'に入力させる基準三角波の種別において図２０に示した制御部５００Ｂと相違している。
すなわち、図２０に示した制御部５００Ｂは、比較器５２'に第１基準三角波を入力し、比較器５４'に該第１基準三角波とは位相が１８０°ずれた第２基準三角波をそれぞれ入力するように構成されている。これに対して、制御部５Ｂは、比較器５２'に第２基準三角波を入力し、比較器５４'に第１基準三角波を入力するように構成されている。
【００２４】
次に、上記の構成を有する本実施形態に係るモータ制御装置の作用を説明する。
ある時点での上記増幅器５１および５１'の出力は、例えば、図２（ａ）における上側のラインおよび下側のラインようにそれぞれ表される。この場合、図１におけるＡ相巻線１Ａの左端の電圧ＶAおよび右端の電圧ＶA'は、図２（ｂ）に示す形態（図２１（ｂ）に示す形態と同様）でそれぞれ変化する。一方、図１におけるＢ相巻線１Ｂの左端の電圧ＶBおよび右端の電圧ＶB'は、図２（ｃ）に示す形態（図２１（ｃ）に示す電圧ＶBおよびＶB'の移送を１８０°ずらした形態）で変化する。
【００２５】
この図２のスイッチングシーケンスの場合、個別の相巻線１Ａ，１Ｂの電流経路および電流波形は、図２１のスイッチングシーケンスの場合のそれ（図２２、図２３参照）と変わらないものの、相巻線１Ａ，１Ｂの各端子電圧の平均値の変動が図２（ｄ）に示すように大幅に抑制されることになる。
すなわち、図２１のスイッチングシーケンスでは、相巻線１Ａ，１Ｂの各端子電圧の平均値が０〜Ｖの範囲で変動（図２１（ｄ）参照）するのに対して、図２のスイッチングシーケンスでは、同図（ｄ）に示すように、上記平均値がＶ／４〜３Ｖ／４の範囲で変動することになる。つまり、図２１のスイッチングシーケンスの場合に比して、上記平均値の変動幅が半分に抑制されることになる。
【００２６】
また、図２のスイッチングシーケンスでは、上記平均値の変動幅がＶ／２からはずれる時間が短くなるので、ほとんどの時間において上記平均値がＶ／２に安定することになる。すなわち、例えば、モータを低速回転もしくは停止させた時においては、各相巻線１Ａ，１Ｂに電圧を印加する時間が短くても該巻線１Ａ，１Ｂに電流を流し得るので、瞬間的には該相巻線１Ａ，２の各端子電圧の平均値がＶ／４や３Ｖ／４に変動することになるものの、ほとんどの時間において上記平均値がＶ／２に安定する。
【００２７】
図３は、同図（ａ）に示すように、電流を０に制御しているとき（増幅器５１，５１'の出力が０のとき）のスイッチングシーケンスを示す。このスイッチングシーケンスにおいては、同図（ｂ），(ｃ)から明らかなように、Ａ相巻線１ＡおよびＢ相巻線１Ｂの各両端が電源のプラス側に接続される状態とＧＮＤ側に接続される状態とがデューティ５０％の比率で繰り返される。したがって、各相巻線１Ａ，１Ｂには電流が流れない。
この結果、このスイッチングシーケンスでは、同図（ｄ）に示すように、各相巻線１Ａ，１Ｂの各端子電圧の平均値が一定（Ｖ／２）になって変動しない。
【００２８】
上記実施形態によれば、モータに流れる電流のリプルを低減することができ、しかも、コモンモードコイル等の部品を追加することなく、モータのフレーム電圧の変動を抑制することができる。したがって、銅損ならびに鉄板をできる限り抑制しながら、高周波漏れ電流を大幅に削減して、ＥＭＩ（電磁波障害）を抑制することができる。
【００２９】
本発明は、２相モータだけでなく、３個以上の独立した相巻線を持つ多相（３相、４相、５相、６相等）のモータにも有効に適用することができる。図４および図９に、３相モータに適用する場合および４相モータに適用する場合の本発明に係るモータ制御装置の実施形態をそれぞれ示す。
図４に示すモータ制御装置は、図１の制御装置に、スイッチング素子Ｑ９〜Ｑ１２からなる駆動部３Ｃと、Ｃ相巻線１Ｃの電流を検出する電流検出器７Ｃと、駆動部３ＣをＰＷＭ制御する制御部５Ｃとを付加した構成を有する。制御部５Ｃは、図１の制御部５Ａに対応する構成を有し、電流検出器７Ｃの出力と第１、第２基準三角波とに基づいてスイッチング素子Ｑ９〜Ｑ１２に対するオンオフ制御信号を形成する。
【００３０】
上記第１、第２基準三角波に対するＡ相増幅器５１、Ｂ相増幅器５１'およびＣ相増幅器５１の各出力が、例えば、図５（ａ）における上、中、下のラインで示す値をそれぞれ有する場合、Ａ相巻線１Ａの左端の電圧ＶAおよび右端の電圧ＶA'は同図（ｂ）に示す形態で、Ｂ相巻線１Ｂの左端の電圧ＶBおよび右端の電圧ＶB'は同図（ｃ）に示す形態で、Ｃ相巻線１Ｃの左端の電圧ＶCおよび右端の電圧ＶC'は同図（ｃ）に示す形態でそれぞれ変化する。この結果、Ａ相巻線１Ａ、Ｂ相巻線１ＢおよびＣ相巻線１Ｃの各端子電圧の平均値は、同図（ｅ）に示す形態で変動、つまり、２Ｖ／６（Ｖ／３）〜４Ｖ／６（２Ｖ／３）の範囲で変動することになる。
【００３１】
図６は、電流を０に制御しているときのスイッチングシーケンスを示す。このスイッチングシーケンスにおいては、各相巻線１Ａ，１Ｂおよび１Ｃに電流が流れず、また、各相巻線１Ａ，１Ｂおよび１Ｃの各端子電圧の平均値が２Ｖ／６（Ｖ／３）〜４Ｖ／６（２Ｖ／３）の範囲で変化することになる。
【００３２】
図７および図８は、上記３相モータを図２０の制御装置の構成に準じた３相モータ制御装置で制御した場合における図５および図６に対応するスイッチングシーケンスをそれぞれ示している。図５（ｅ）と図７（ｅ）との対比ならびに図６（ｅ）と図８（ｅ）との対比から明らかなように、図４に示す本発明の制御装置によれば、各相巻線の端子電圧の平均値の変動が抑制され、また、上記平均値の変動幅がＶ／２からはずれる時間が短くなる。
【００３３】
図９に示す４相モータ用の制御装置は、図４の制御装置に、スイッチング素子Ｑ１３〜Ｑ１６からなる駆動部４Ｄと、Ｄ相巻線１Ｄの電流を検出する電流検出器７Ｄと、駆動部４ＤをＰＷＭ制御する制御部５Ｄとを付加した構成を有する。制御部５Ｄは、図４の制御部５Ｂに対応する構成を有し、電流検出器７Ｄの出力と第１、第２基準三角波とに基づいてスイッチング素子Ｑ１３〜Ｑ１６に対するオンオフ制御信号を形成する。
【００３４】
上記第１、第２基準三角波に対するＡ相増幅器５１、Ｂ相増幅器５１'、Ｃ相増幅器５１およびＤ相増幅器５１'の各出力が、例えば、図１０（ａ）の上方から下方に向って順次配列するラインで表される場合、Ａ相巻線１Ａの左端の電圧ＶAおよび右端の電圧ＶA'は同図（ｂ）に示す形態で、Ｂ相巻線１Ｂの左端の電圧ＶBおよび右端の電圧ＶB'は同図（ｃ）に示す形態で、Ｃ相巻線１Ｃの左端の電圧ＶCおよび右端の電圧ＶC'は同図（ｄ）に示す形態で、更に、Ｄ相巻線１Ｄの左端の電圧ＶDおよび右端の電圧ＶD'は同図（ｅ）に示す形態でそれぞれ変化する。この結果、巻線１Ａ、巻線１Ｂ、巻線１Ｃおよび巻線１Ｄの各端子電圧の平均値は、同図（ｆ）に示す形態で変動すること、つまり、３Ｖ／８〜５Ｖ／８の範囲で変動することになる。
【００３５】
図１１は、電流を０に制御しているときのスイッチングシーケンスを示す。このスイッチングシーケンスにおいては、各相巻線１Ａ，１Ｂ，１Ｃおよび１Ｄに電流が流れず、また、各相巻線１Ａ，１Ｂ，１Ｃおよび１Ｄの各端子電圧の平均値がＶ／２に固定されることになる。
【００３６】
図１２および図１３は、上記４相モータを図２０の制御装置の構成に準じた構成の４相モータ制御装置で制御した場合における図１０および図１１に対応するスイッチングシーケンスをそれぞれ示している。図１０（ｆ）と図１２（ｆ）との対比ならびに図１１（ｆ）と図１３（ｆ）との対比から明らかなように、図９に示す本発明の制御装置によれば、各相巻線の端子電圧の平均値の変動が抑制され、また、上記平均値の変動幅がＶ／２からはずれる時間が短くなる。
【００３７】
以上の説明から明らかなように、上記各実施形態に係るモータ制御装置は、複数の独立した相巻線を有するモータに適用され、この複数の相巻線を一方の組の相巻線と他方の組の相巻線に分けて制御するものである。
すなわち、一方の組の相巻線に係る駆動部に対応したＰＷＭ制御部および他方の組の相巻線に係る駆動部に対応したＰＷＭ制御部が、一方の組に含まれる少なくとも１つの相巻線の両端が電源の正側に接続されている時に、他方の組に含まれる全ての相巻線の少なくとも一端を前電源の負側に接続させ、一方の組に含まれる少なくとも１つの相巻線の両端が電源の負側に接続されている時に、他方の組に含まれる全ての相巻線の少なくとも一端を電源の正側に接続させるようなスイッチングシーケンスを実行してモータを制御する。
【００３８】
なお、上記各実施形態に係るモータ制御装置は、複数の独立した相巻線を有する種々のモータ、例えば、ステッピングモータ、ブラシレスモータ、インダクションモータ等の制御にも適用することができる。
また、上記実施形態では、アナログ回路を用いてモータの電流制御を実行しているが、ＣＰＵ等のマイクロプロセッサを用いたデジタル回路による電流制御を実行する構成も採用可能である。
【図面の簡単な説明】
【００３９】
【図１】２相モータに適用した本発明に係るモータ制御装置の実施形態を示す回路図である。
【図２】図１のモータ制御装置のスイッチングシーケンスの一例を示すチャートである。
【図３】電流を０に制御しているときの図１のモータ制御装置のスイッチングシーケンスを示すチャートである。
【図４】３相モータに適用した本発明に係るモータ制御装置の実施形態を示す回路図である。
【図５】図４のモータ制御装置のスイッチングシーケンスの一例を示すチャートである。
【図６】電流を０に制御しているときの図４のモータ制御装置のスイッチングシーケンスを示すチャートである。
【図７】比較例のモータ制御装置のスイッチングシーケンスの一例を示すチャートである。
【図８】電流を０に制御しているときの比較例のモータ制御装置のスイッチングシーケンスを示すチャートである。
【図９】４相モータに適用した本発明に係るモータ制御装置の実施形態を示す回路図である。
【図１０】図９のモータ制御装置のスイッチングシーケンスの一例を示すチャートである。
【図１１】電流を０に制御しているときの図９のモータ制御装置のスイッチングシーケンスを示すチャートである。
【図１２】比較例のモータ制御装置のスイッチングシーケンスの一例を示すチャートである。
【図１３】電流を０に制御しているときの比較例のモータ制御装置のスイッチングシーケンスを示すチャートである。
【図１４】浮遊容量を考慮した巻線の等価回路図である。
【図１５】２相モータの高周波等価回路図である。
【図１６】従来のモータ制御装置の一例を示す回路図である。
【図１７】図１６のモータ制御装置のスイッチングシーケンスを示すチャートである。
【図１８】図１６のモータ制御装置のＡ相巻線についての電流経路を例示した回路図である。
【図１９】図１８に示す各電流の波形図である。
【図２０】比較例に係る２相モータ制御装置の一例を示す回路図である。
【図２１】図２０のモータ制御装置のスイッチングシーケンスを示すチャートである。
【図２２】図２０のモータ制御装置のＡ相巻線についての電流経路を例示した回路図である。
【図２３】図２２に示す各電流の波形図である。
【図２４】電流を０に制御しているときの図２０のモータ制御装置のスイッチングシーケンスを示すチャートである。
【符号の説明】
【００４０】
１Ａ  Ａ相巻線
１Ｂ  Ｂ相巻線
１Ｃ  Ｃ相巻線
１Ｄ  Ｄ相巻線
３Ａ〜３Ｄ  駆動部
５Ａ〜５Ｄ  制御部
７Ａ〜７Ｄ  電流検出器
５１，５１'  増幅器
５２，５４，５２'，５４'  比較器
５３，５５，５３'，５５'  インバータ
【図１】
0004776394.tif 000002
【図２】
0004776394.tif 000003
【図３】
0004776394.tif 000004
【図４】
0004776394.tif 000005
【図５】
0004776394.tif 000006
【図６】
0004776394.tif 000007
【図７】
0004776394.tif 000008
【図８】
0004776394.tif 000009
【図９】
0004776394.tif 000010
【図１０】
0004776394.tif 000011
【図１１】
0004776394.tif 000012
【図１２】
0004776394.tif 000013
【図１３】
0004776394.tif 000014
【図１４】
0004776394.tif 000015
【図１５】
0004776394.tif 000016
【図１６】
0004776394.tif 000017
【図１７】
0004776394.tif 000018
【図１８】
0004776394.tif 000019
【図１９】
0004776394.tif 000020
【図２０】
0004776394.tif 000021
【図２１】
0004776394.tif 000022
【図２２】
0004776394.tif 000023
【図２３】
0004776394.tif 000024
【図２４】
0004776394.tif 000025