(57)【特許請求の範囲】
【請求項１】
高電圧素子が形成される第１領域と、低電圧素子またはフラッシュメモリ素子が形成される第２領域が定義された半導体基板上にパッド酸化膜、パッド窒化膜及びマスク酸化膜を順次に形成する段階と、
前記第１領域の前記マスク酸化膜、前記パッド窒化膜及び前記パッド酸化膜と、前記第２領域の前記マスク酸化膜をエッチングし、前記第１領域に高電圧素子用酸化膜を形成し、これによって前記高電圧素子用酸化膜は第１の厚さを有する段階と、
窒化膜ストリップ工程を通じて前記第２領域に残留する前記パッド窒化膜を除去し、これによって前記高電圧素子用酸化膜は第２の厚さを有する段階と、
前記第２領域に残留する前記パッド酸化膜を除去しながら、前記第１領域の前記高電圧素子用酸化膜の一部を除去するために洗浄工程を施して、これによって前記高電圧素子用酸化膜は第３の厚さを有する段階と、
前記結果の構造上にトンネル酸化膜を形成し、これによって前記高電圧素子用酸化膜と前記トンネル酸化膜とを含む高電圧素子用ゲート酸化膜が前記第１領域に形成され、前記低電圧素子または前記フラッシュメモリ素子用前記トンネル酸化膜は、前記第２領域に形成される段階と、
を含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記洗浄工程は５０：１〜３００：１の割合でＨ２Ｏによって希釈されたＨＦ水溶液を用いて３０〜１００秒間行うことを特徴とする請求項１記載の半導体素子の製造方法。
【請求項３】
前記窒化膜ストリップ工程は、ＢＯＥを用いて５００〜１２００秒間行い、Ｈ３ＰＯ４を用いて約５〜１０分間行うことを特徴とする請求項１記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に係り、特に、ＮＡＮＤフラッシュ素子の高電圧素子用ゲート酸化膜、セル及び低電圧素子用ゲート酸化膜形成方法に関する。
【背景技術】
【０００２】
一般に、フラッシュメモリ素子(Flash memory device)は、高電圧素子が形成される高電圧素子領域と、セル及び低電圧素子が形成されるセル領域とに定義される。このような高電圧素子領域とセル領域に形成されるトランジスタのゲート酸化膜は、各領域の特性に応じてそれぞれ異なる厚さを有する。すなわち、セル領域に形成されるトンネル酸化膜の厚さが、高電圧素子領域に形成されるゲート酸化膜の厚さより薄い。
【０００３】
図１ａ〜図１ｃは従来のトンネル酸化膜及びゲート酸化膜が形成された半導体基板の断面ＳＥＭ写真である。  
【０００４】
図１ａ〜図１ｃを参照すると、高電圧素子領域に高電圧ゲート酸化膜が形成され、セル及び低電圧素子領域にトンネル酸化膜が形成された半導体基板に素子分離工程を行って素子分離膜を形成する。この際、高電圧ゲート酸化膜とトンネル酸化膜間の段差によってセル及び低電圧素子領域の素子分離膜が突出する。すなわち、高電圧ゲート酸化膜の有効フィールド酸化膜の高さは０になるが、セル及び低電圧素子領域の有効フィールド酸化膜の高さ（素子分離膜の突出）は２３３Å程度になる。
【０００５】
このような有効フィールド酸化膜の高さ差によって後続工程時に高電圧素子領域が損傷するという問題が発生する。また、高電圧ゲート酸化膜を形成し、洗浄工程を行った後、トンネル酸化膜を形成する。この際、過多な洗浄工程によって半導体基板の損傷が発生し、これによりトンネル酸化膜の特性が悪化するという問題が発生する。
【０００６】
図２は従来の工程によるトンネル酸化膜のＣＣＳＴ特性結果を示すグラフである。図２を参照すると、ＣＣＳＴ(Constant Current Stress Test)特性測定は、酸化膜に所定のダメージを与えて酸化膜が崩壊する時点をテストする。この際、ダメージを与えてから崩壊するまでかかる時間が長いほど、酸化膜の特性に優れる。また、上部から下部まで崩壊する時間の変化が一定であるほど、酸化膜が均一に形成された。従来の工程に係るトンネル酸化膜のＣＣＳＴ特性をみれば、全体的な酸化膜の均一性及び初期の欠陥が発生することが分かる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、本発明は、かかる問題点を解決するためのもので、その目的は、高電圧素子用ゲート酸化膜とセル及び低電圧素子用トンネル酸化膜の形成において、洗浄工程を最適化し、高電圧素子領域のリセススキームを導入してトンネル酸化膜の特性を向上させることができ、高電圧素子領域とセル及び低電圧素子領域の有効フィールド酸化膜の高さ差を減らすことが可能な半導体素子の製造方法を提供する。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明は、高電圧素子が形成される第１領域と、低電圧素子またはフラッシュメモリ素子が形成される第２領域が定義された半導体基板上にパッド酸化膜、パッド窒化膜及びマスク酸化膜を順次に形成する段階と、前記第１領域の前記マスク酸化膜、前記パッド窒化膜及び前記パッド酸化膜と、前記第２領域の前記マスク酸化膜をエッチングし、前記第１領域に高電圧素子用酸化膜を形成し、これによって前記高電圧素子用酸化膜は第１の厚さを有する段階と、窒化膜ストリップ工程を通じて前記第２領域に残留する前記パッド窒化膜を除去し、これによって前記高電圧素子用酸化膜は第２の厚さを有する段階と、前記第２領域に残留する前記パッド酸化膜を除去しながら、前記第１領域の前記高電圧素子用酸化膜の一部を除去するために洗浄工程を施して、これによって前記高電圧素子用酸化膜は第３の厚さを有する段階と、前記結果の構造上にトンネル酸化膜を形成し、これによって前記高電圧素子用酸化膜と前記トンネル酸化膜とを含む高電圧素子用ゲート酸化膜が前記第１領域に形成され、前記低電圧素子または前記フラッシュメモリ素子用前記トンネル酸化膜は、前記第２領域に形成される段階と、を含むことを特徴とする半導体素子の製造方法を提供する。
【０００９】
好ましくは、前記洗浄工程は５０：１〜３００：１の割合でＨ２Ｏによって希釈されたＨＦ水溶液を用いて３０〜１００秒間行うことができる。
【００１１】
好ましくは、前記窒化膜ストリップ工程はＢＯＥを用いて５００〜１２００秒間行い、Ｈ３ＰＯ４を用いて約５〜１０分間行うことができる。
【発明の効果】
【００１４】
本発明は、高電圧素子領域に高電圧素子用酸化膜を形成した後、低電圧素子及びセル領域のパッド窒化膜ストリップ工程を調節して高電圧素子用酸化膜の高さを低くし、高電圧素子領域と低電圧素子及びセル領域との段差を減らすことができる。
【００１５】
また、低電圧素子及びセル用トンネル酸化膜を形成する前に、洗浄工程を調節して低電圧素子及びセル領域の半導体素子の損傷を最少化するとともに効果的に残留酸化膜を除去することができる。
【００１６】
また、低電圧素子及びセル領域のトンネル酸化膜の膜質を向上させ、高電圧素子領域と、低電圧素子及びセル領域とのゲート絶縁膜の段差を減らして有効フィールド酸化膜の高さ段差を改善することにより素子の特性を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照して本発明の実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は本発明の開示を完全にし、当該技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものである。図面上において、同一の符号は同一の要素を指す。
【００１８】
図３ａ〜図４ｃは本発明に係る半導体素子の製造方法を説明するための断面図である。
【００１９】
図３ａを参照すると、高電圧素子（高電圧用ゲート酸化膜）が形成される第１領域Ａと、低電圧又はフラッシュ素子（セル及び低電圧用トンネル酸化膜）が形成される第２領域Ｂとに定義された半導体基板１０上にパッド酸化膜２０、第１パッド窒化膜３０及びマスク酸化膜４０を順次形成する。
【００２０】
パッド酸化膜２０の形成前、半導体基板１０の洗浄のために、Ｈ２ＯとＨＦの混合割合が５０：１であるＤＨＦ(Dilute HF)とＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２ＯからなるＳＣ−１(Standard Cleaning-1)とを用いるか、ＮＨ４ＦとＨＦの混合割合が１００：１〜３００：１であるＢＯＥ(Buffered Oxide Etch)とＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２ＯからなるＳＣ−１とを用いて前処理洗浄工程を行うことができる。
【００２１】
パッド酸化膜２０は、半導体基板１０の表面の結晶欠陥の抑制又は表面処理のために、７５０〜８００℃の温度でドライ及びウェット酸化方式を用いて４０〜７０Åの厚さに形成することが好ましい。
【００２２】
第１パッド窒化膜３０は、ＣＶＤ(Chemical Vapor Deposition)、ＬＰＣＶＤ(Low Pressure CVD)、ＰＥＣＶＤ(Plasma Enhanced CVD)又はＡＰＣＶＤ(Atmospheric Pressure CVD)を用いてパッド酸化膜２０上に１００〜３００Åの厚さに形成することが好ましい。
【００２３】
マスク酸化膜４０は、第１パッド窒化膜３０を用いたマスク作業が容易であるよう、ＣＶＤ、ＬＰＣＶＤ、ＰＥＣＶＤ又はＡＰＣＶＤ法で５０〜１５０Åの厚さに形成することが好ましい。マスク酸化膜４０は、高温酸化膜(High Temperature Oxide:ＨＴＯ)系列、ＢＰＳＧ(Boron Phosphorus Silicate Glass)系列又はＴＥＯＳ(Tetra Ethyle Ortho Silicate)系列の酸化膜を用いて形成することが好ましい。本実施例では、ＤＣＳー−ＨＴＯ(DiChloroSilane(SiH2Cl2)-HTO)酸化膜を用いることが好ましい。
【００２４】
パッド酸化膜２０の形成前に所定のイオン注入工程を行ってウェル及びしきい値電圧調節のためのイオン層（図示せず）を形成することができる。すなわち、形成される素子のタイプによってＮ型のウェル及びＰ型のウェルを形成することができる。
【００２５】
図３ｂを参照すると、第１領域Ａのマスク酸化膜４０、第１パッド窒化膜３０及びパッド酸化膜２０と、第２領域Ｂのマスク酸化膜４０を除去する。前記第１酸化工程を行って高電圧素子用酸化膜５０を形成する。
【００２６】
前記において、マスク酸化膜４０上に感光膜を塗布した後、第１領域のオープンマスクを用いたフォトリソグラフィ工程を行って第１領域Ａを開放する感光膜パターン（図示せず）を形成することが好ましい。前記感光膜パターンをエッチングマスクとするエッチング工程を行って第１領域Ａのマスク酸化膜４０をエッチングすることが好ましい。前記のエッチング工程は、酸化膜除去のためのウェットエッチングを行うことが好ましい。マスク酸化膜４０のエッチング工程時に第２領域Ｂ上の感光膜パターンも共にエッチングできる。勿論、別途のストリップ工程を行って、第２領域Ｂ上に残留する感光膜パターンを除去することができる。これにより、第１領域Ａは第１パッド窒化膜３０が露出し、第２領域Ｂはマスク酸化膜４０が露出する。
【００２７】
第２領域Ｂに残留するマスク酸化膜４０をエッチングマスクとするエッチング工程を行い、第１領域Ａの第１パッド窒化膜３０を除去することが好ましい。前記のエッチング工程はリン酸Ｈ３ＰＯ４溶液を用いたウェットエッチングを５〜１０分間行うことが好ましい。これにより、第１領域Ａはパッド酸化膜２０が露出し、第２領域Ｂはマスク酸化膜４０が露出する。
【００２８】
第１領域Ａのパッド酸化膜２０を所定のエッチング工程によって除去するが、第２領域Ｂのマスク酸化膜４０も共に除去することが好ましい。パッド酸化膜２０及びマスク酸化膜４０は高電圧素子用酸化膜５０の形成前に洗浄工程によって除去することが好ましい。洗浄工程は、Ｈ２ＯとＨＦの混合割合が５０：１又は１００：１であるＤＨＦとＮＨ４ＯＨ、Ｈ２Ｏ２及びＨ２ＯからなるＳＣ−１とを用いて行うことが好ましい。洗浄工程は、ＨＦ水溶液を用いて６５〜８５秒間行うことが好ましい。
【００２９】
第１酸化工程を行い、露出した第１領域Ａの半導体基板に高電圧素子用酸化膜を形成することが好ましい。この際、第２領域は、第１パッド窒化膜によって第１酸化工程による影響を受けない。第１酸化工程は７５０〜８５０℃の温度でドライ又はウェット酸化を行って厚さ３５０〜７００Åの酸化膜を形成することが好ましい。また、９００〜９１０℃の温度でＮ２を用いて２０〜３０分間アニーリング工程を行い、高電圧素子用酸化膜５０と半導体基板１０間の界面の欠陥密度を最小化することが効果的である。また、高電圧素子用酸化膜は、半導体基板１０の表面を基準として全体酸化膜の膜厚の５０％が酸化する。すなわち、半導体基板１０が表面を基準として５０：５０程度の割合で酸化する。本実施例では、高電圧素子用酸化膜は、後続のエッチング又はエッチング工程時に除去される酸化膜の厚さを勘案して５５０〜６５０Åの厚さに形成することが最も好ましい。
【００３０】
図３ｃ及び図４ａを参照すると、窒化膜ストリップ工程によって、第２領域Ｂの第１パッド窒化膜３０を除去し、第１領域Ａの高電圧素子用酸化膜５０の一部を除去する。洗浄工程によって、第２領域Ｂに残留するパッド酸化膜２０を除去し、第１領域Ａの高電圧素子用酸化膜５０の一部を除去する。第１領域Ａに形成された高電圧素子用酸化膜５０と第２領域Ｂの半導体基板１０とが同一の高さとなるようにすることが好ましい。
【００３１】
窒化膜ストリップ工程は、第２領域Ｂの第１パッド窒化膜２０を除去し、第１領域Ａの高電圧素子用酸化膜５０が３００〜４００Åの厚さだけ残留するようにエッチングを行うことが好ましい。窒化膜ストリップ工程は、ＢＯＥ（ＨＦとＮＨ４Ｆが１００：１〜３００：１で混合された溶液）を用いて５００〜１２００秒間行い、Ｈ３ＰＯ４を用いて約５〜１０分間行う。さらに好ましくは、ＢＯＥを用いて９００〜１１００秒間行うことが好ましい。これは、５００〜９００秒より短い時間ＢＯＥを用いて工程を行う場合には、第１領域Ａの高電圧素子用酸化膜５０を目標の厚さだけ除去し難く、１１００又は１２００秒以上を行う場合には、第１領域Ａの高電圧素子用酸化膜５０の過度なエッチングが行われる。
【００３２】
窒化膜ストリップ工程は、使用されるケミカルによって工程条件と工程進行時間が様々であるが、本実施例では、１００：１の割合のＢＯＥを用いて１０００秒間行い、Ｈ３ＰＯ４を用いて８分間行って第１パッド窒化膜３０を完全除去し、高電圧素子用酸化膜５０が３５０Å残留するようにすることが最も好ましい。また、第２領域Ｂのパッド酸化膜２０の一部もエッチングできる。すなわち、第２領域Ｂ上に残留するパッド酸化膜２０は２０〜５０Åの厚さとすることが好ましい。
【００３３】
これは、後続の工程によって、第１領域Ａに形成される高電圧素子用ゲート酸化膜の高さを低くすることができる。すなわち、窒化膜ストリップ時に第１領域Ａの酸化膜ロス(Loss)を増加させて第１領域Ａをリセスすることができる。これにより、後続の工程によって形成される素子分離膜（フィールド酸化膜）の高さ差を改善することができるため、フラッシュ素子の特性を向上させることができる。
【００３４】
洗浄工程は、ＨＦ水溶液を用いて行うが、第２領域Ｂに残留するパッド酸化膜２０を完全除去し、露出した半導体基板１０の損傷を最少化することが好ましい。すなわち、第２領域Ｂに残留する３０〜７０Åの酸化膜を完全に除去するための様々な工程条件と工程条件による工程時間を算出して行うことが好ましい。すなわち、使用するケミカルとケミカルの濃度に応じて非常に様々に変化できるためである。
【００３５】
本実施例における洗浄工程は、５０：１〜３００：１の割合でＨ２Ｏで希釈したＨＦ水溶液を用いて３０〜１００秒間行うことが好ましい。これは、前述したように、４０秒より短い時間洗浄を行うと、第２領域Ｂのパッド酸化膜２０を完全に除去することが難しく、１００秒より長い時間洗浄を行うと、第２領域Ｂの半導体基板１０が損傷してしまう。さらに好ましくは、希釈されたＨＦ水溶液を用いて４０〜６０秒間洗浄を行うことが効果的である。５０：１の割合で希釈されたＨＦ水溶液を用いて５０秒間洗浄を行うことが最も好ましい。これは、第２領域Ｂに残留する酸化膜のターゲットを４０Åにして基板の損傷を防止し且つ効果的に第２領域Ｂのパッド酸化膜２０を除去することができるためである。５０：１の割合で希釈されたＨＦ水溶液は、約１秒当たり１Å厚さの酸化膜を除去することができるためである。
【００３６】
上述した洗浄によって、第２領域Ｂに残留するパッド酸化膜２０を完全除去するとともに第１領域Ａの高電圧酸化膜５０の一部も除去して、第１領域Ａに形成された高電圧素子用酸化膜５０と第２領域Ｂの半導体基板１０間の段差を減らすことができる。第１領域Ａに残留する高電圧素子用酸化膜５０の厚さは２５０〜３５０Åとすることが好ましい。第１領域Ａに残留する高電圧素子用酸化膜５０の厚さは３００Åとすることが最も好ましい。
【００３７】
図５は洗浄工程による半導体基板の変化を説明するための写真である。図５を参照すると、ＨＦ水溶液を用いた洗浄工程を１１０秒間行った表面の写真と、３００秒間行った表面の写真である。ＨＦ水溶液を用いた洗浄工程時間が増加するにつれて、シリコン基板のＨ基が多量含有される。すなわち、シリコン間の連結の間にＨが含有されて後続のトンネル酸化膜形成時に一部酸化膜の膜質が低下するという現象が発生する。ところが、本発明は、ＨＦ水溶液を用いた洗浄工程を最適化してこのような現象を最小化することができる。
【００３８】
図４ｂを参照すると、第２酸化工程を行って第１領域Ａ及び第２領域Ｂ上にトンネル酸化膜６０を形成する。これにより、第１領域Ａには高電圧素子用酸化膜５０及びトンネル酸化膜６０からなる高電圧素子用ゲート酸化膜６５が形成され、第２領域Ｂには低電圧素子及びセル用トンネル酸化膜６０が形成される。
【００３９】
第２酸化工程は、７５０〜８５０℃の温度でドライ又はウェット酸化を行って厚さ４０〜１００Åのトンネル酸化膜６０を形成する。これにより、第１領域Ａには３００〜４００Åの高電圧素子用ゲート酸化膜６５を形成し、第２領域Ｂには４０〜１００Åのトンネル酸化膜６０を形成することができる。第２酸化工程によって、第１領域Ａには厚さ３２０〜３７０Åの高電圧素子用ゲート酸化膜６５を形成し、第２領域Ｂには厚さ７０〜９０Åのトンネル酸化膜６０を形成することが好ましい。これは、後続の工程によって形成されるトランジスタの特性に応じて形成されるゲート絶縁膜の厚さが様々であるためである。第２酸化工程後、９００〜９１０℃の温度でＮ２を用いて２０〜３０分間アニーリング工程を行ってトンネル酸化膜６０と半導体基板１０間の界面の欠陥密度を最小化することができる。
【００４０】
図４ｃを参照すると、第１及び第２領域Ａ及びＢ上に第１ポリシリコン膜７０と第２パッド窒化膜８０を順次形成する。第２パッド窒化膜８０、第１ポリシリコン膜７０、高電圧素子用ゲート酸化膜６５、トンネル酸化膜６０及び半導体基板１０をＩＳＯ(Isolation)マスクパターニングによって順次エッチングしてＳＴＩ(Shallow Trench Isolation)構造のトレンチ（図示せず）を形成する。
【００４１】
前記において、高電圧素子用ゲート酸化膜６５及びトンネル酸化膜６０の汚染を防止し、半導体素子のゲート電極の一部として用いるために５００〜５５０℃の温度と０.１〜３ｔｏｒｒの圧力でＣＶＤ、ＬＰＣＶＤ、ＰＥＣＶＤ又はＡＰＣＶＤ方式でＳｉＨ４又はＳｉ２Ｈ６とＰＨ３ガスを用いて２５０〜５００Åの厚さに非晶質シリコン膜の第１ポリシリコン膜７０を蒸着する。一般的な半導体素子の製造工程で使用する窒化膜蒸着工程を行って第２パッド窒化膜８０を形成する。本実施例ではＬＰＣＶＤ法で厚さ９００〜２０００Åの第２パッド窒化膜８０を形成する。この際、第１領域Ａと第２領域Ｂ間の段差がなくなる。
【００４２】
パターニング工程を行って素子分離膜（図示せず）を形成した後、第２ポリシリコン膜（図示せず）を蒸着する。平坦化工程又はパターニング工程を行って、第１領域Ａには高電圧用ゲート電極を形成し、第２領域Ｂには低電圧用ゲート電極又はフラッシュメモリセル用フローティングゲート電極を形成する。
【００４３】
前記素子分離膜（フィールド酸化膜）はＳＴＩ工程を適用してＳＴＩ構造のトレンチ（図示せず）を半導体基板１０内に形成する。高密度プラズマ(High Density Plasma：ＨＤＰ)酸化膜によってＳＴＩ構造のトレンチを埋め込んだ後、平坦化工程と窒化膜ストリップ工程を行って（第２パッド窒化膜７０除去）第１ポリシリコン膜８０を露出させる。全体構造上に第２ポリシリコン膜を蒸着した後、パターニングまたは平坦化工程を行い、第１及び第２ポリシリコン膜で形成されたゲート電極を形成する。これに限定されず、様々な形の半導体素子を製造するための工程がその順序を異にして適用できる。その後、引き続き素子形成のための工程を行って、第１領域には高電圧素子用ゲート電極及びソース／ドレインを形成し、第２領域にはフラッシュ素子用ゲート電極及びソース／ドレインを形成する。
【００４４】
図６は本発明の工程によるトンネル酸化膜のＣＣＳＴ特性結果を示すグラフである。図６を参照すると、従来の工程によるトンネル酸化膜は、その分布が広い特性を示すうえ、トンネル酸化膜にダメージを与えてから崩壊するまでの時間が非常に短い（図６のＯＬＤ参照）。これに反し、本願発明によるトンネル酸化膜は、その分布が狭い特性を示す。すなわち、これは上部から下部まで崩壊する時間の変化が一定であることが分る（図６のＮＥＷ参照）。また、トンネル酸化膜にダメージを与えてから崩壊するまでの時間が非常に長い。従来の工程による崩壊時間は約０.１〜１００秒であるが、本発明による崩壊時間は１００〜４００秒である。
【図面の簡単な説明】
【００４５】
【図１】ａ乃至ｃは従来のトンネル酸化膜及びゲート酸化膜が形成された半導体基板の断面ＳＥＭ写真である。
【図２】従来の工程に係るトンネル酸化膜のＣＣＳＴ特性結果を示すグラフである。
【図３】ａ乃至ｃはそれぞれ本発明に係る半導体素子の製造方法を説明するための断面図である。
【図４】ａ乃至ｃはそれぞれ本発明に係る半導体素子の製造方法を説明するための断面図である。
【図５】洗浄工程による半導体基板の変化を説明するための写真である。
【図６】本発明の工程によるトンネル酸化膜のＣＣＳＴ特性結果を示すグラフである。
【符号の説明】
【００４６】
１０    半導体基板
２０    パッド酸化膜
３０、８０    パッド窒化膜
４０    マスク酸化膜
５０    高電圧素子用酸化膜
６０    トンネル酸化膜
６５    高電圧素子用ゲート酸化膜
７０    ポリシリコン膜    
【図１】
0004843205.tif 000002
【図２】
0004843205.tif 000003
【図３】
0004843205.tif 000004
【図４】
0004843205.tif 000005
【図５】
0004843205.tif 000006
【図６】
0004843205.tif 000007