(57)【特許請求の範囲】
【請求項１】
ナノメートルスケールのフラッシュメモリであって、
（ａ）ナノメートルスケールの直径の複数の平行な第１のワイヤ内にあるソース領域およびドレイン領域であって、前記第１のワイヤが半導体材料からなり、前記ソース領域およびドレイン領域がチャネル領域によって分離される、ソース領域およびドレイン領域と、
（ｂ）ナノメートルスケールの直径の複数の平行な第２のワイヤ内にあるゲート電極であって、前記第２のワイヤが半導体材料か、又は金属かのいずれかからなり、前記第２のワイヤが、前記チャネル領域の上方で、前記第２のワイヤと前記第１のワイヤとの間のナノメートルスケールの寸法の最短距離で、かつ０°以外の角度で前記第１のワイヤと交差して、ナノメートルスケールのトランジスタのアレイを形成する、ゲート電極と、及び
（ｃ）トランジスタのコンダクタンスを制御するために、前記第１のワイヤと前記第２のワイヤとの間、又は前記第１のワイヤと前記第２のワイヤの交差部分の近くに設けられたホットエレクトロントラップ領域とを含み、
前記ナノメートルスケールの寸法が、０．１ｎｍから５０ｎｍの範囲の寸法であり、
前記ホットエレクトロントラップ領域が、Ｉ−Ｍ−Ｉ’によって表される構造を有する分子からなり、ここで、Ｍが比較的小さなＨＯＭＯ−ＬＵＭＯ値を有する共役部分を表し、Ｉ及びＩ’が前記第１のワイヤ及び前記第２のワイヤに接続される分子の絶縁体部分を表しており、Ｉ及びＩ’が同じか、又は異なり、比較的高いＨＯＭＯ−ＬＵＭＯ値を有し、
Ｉ、Ｉ’は６個よりも多い炭素原子からなる共役しない炭素鎖部分であり、３ないし６ｅＶのΔＥＨＯＭＯ／ＬＵＭＯ値を有し、Ｍは、ベンゼン環、ポリアセン、及びポリアセチレンからなるグループから選択され、１ないし２ｅＶのΔＥＨＯＭＯ／ＬＵＭＯ値を有する、ナノメートルスケールのフラッシュメモリ。
【請求項２】
前記第１のワイヤ及び前記第２のワイヤがそれぞれ、５０ｎｍまでの直径を有し、前記第２のワイヤが前記第１のワイヤから５０ｎｍまでの距離だけ分離される、請求項１に記載のフラッシュメモリ。
【請求項３】
ナノワイヤのトランジスタであって、
（ａ）交差部分を形成する一対の交差したナノワイヤであって、前記ナノワイヤが、ナノメートルスケールの直径のワイヤであり、前記ナノワイヤの一方が半導体材料からなり、前記ナノワイヤの他方が金属または第２の半導体材料のいずれかからなり、前記ナノワイヤがそれらの間のナノメートルスケールの寸法の最短距離で、かつ０°以外の角度で交差する、一対の交差したナノワイヤと、及び
（ｂ）構成可能なトランジスタ、又は前記トランジスタが動作する電圧よりも絶対値で大きな電圧を印加することによって設定され得るスイッチメモリビットを形成するように、トランジスタのコンダクタンスを制御するために前記ナノワイヤ間、又は前記交差部分の近くに設けられたホットエレクトロントラップ領域とを含み、
前記ナノメートルスケールの寸法が、０．１ｎｍから５０ｎｍの範囲の寸法であり、
前記ホットエレクトロントラップ領域が、Ｉ−Ｍ−Ｉ’によって表される構造を有する分子からなり、ここで、Ｍが比較的小さなＨＯＭＯ−ＬＵＭＯ値を有する共役部分を表し、Ｉ及びＩ’が前記ナノワイヤの一方及び他方に接続される分子の絶縁体部分を表しており、Ｉ及びＩ’が同じか、又は異なり、比較的高いＨＯＭＯ−ＬＵＭＯ値を有し、
Ｉ、Ｉ’は６個よりも多い炭素原子からなる共役しない炭素鎖部分であり、３ないし６ｅＶのΔＥＨＯＭＯ／ＬＵＭＯ値を有し、Ｍは、ベンゼン環、ポリアセン、及びポリアセチレンからなるグループから選択され、１ないし２ｅＶのΔＥＨＯＭＯ／ＬＵＭＯ値を有する、ナノワイヤのトランジスタ。
【請求項４】
前記ナノワイヤの一方及び他方がそれぞれ、５０ｎｍまでの直径を有し、前記ナノワイヤの他方が前記ナノワイヤの一方から５０ｎｍまでの距離だけ分離される、請求項３に記載のトランジスタ。
【請求項５】
前記ホットエレクトロントラップ領域に電子が存在しない場合には、トランジスタが形成される、請求項３に記載のトランジスタ。
【請求項６】
前記ホットエレクトロントラップ領域に電子が存在する場合には、開いた状態または閉じた状態のいずれかのスイッチが形成される、請求項３に記載のトランジスタ。
【請求項７】
前記ナノワイヤの双方が半導体材料からなり、前記半導体材料の双方が同じ導電型を有する、請求項３に記載のトランジスタ。
【請求項８】
前記ナノワイヤの双方が半導体材料からなり、前記半導体材料の双方が逆の導電型を有する、請求項３に記載のトランジスタ。
【請求項９】
少なくとも１つのナノワイヤのトランジスタを製作するための方法であって、そのトランジスタが、（ａ）交差部分を形成する一対の交差したナノワイヤであって、前記ナノワイヤが、ナノメートルスケールの直径のワイヤであり、前記ナノワイヤの一方が半導体材料からなり、前記ナノワイヤの他方が金属か、又は半導体材料かのいずれかからなる、一対の交差したナノワイヤと、及び（ｂ）トランジスタのコンダクタンスを制御するために、第１のナノワイヤと第２のナノワイヤとの間、又は前記第１のナノワイヤと前記第２のナノワイヤの交差部分の近くに設けられたホットエレクトロントラップ領域とを含んでおり、その方法が、
（ａ）少なくとも１つの第１のナノワイヤを準備すること、
（ｂ）少なくとも１つの第２のナノワイヤを準備することであって、前記少なくとも１つの第２のナノワイヤは、前記第１のナノワイヤと前記第２のナノワイヤとの間の最短距離がナノメートルスケールの寸法を有するように、０°以外の角度で前記少なくとも１つの第１のナノワイヤと交差する、少なくとも１つの第２のナノワイヤを準備すること、及び
（ｃ）前記ホットエレクトロントラップ領域を設けることを含み、
前記ナノメートルスケールの寸法が、０．１ｎｍから５０ｎｍの範囲の寸法であり、
前記ホットエレクトロントラップ領域が、Ｉ−Ｍ−Ｉ’によって表される構造を有する分子からなり、ここで、Ｍが比較的小さなＨＯＭＯ−ＬＵＭＯ値を有する共役部分を表し、Ｉ及びＩ’が前記第１のナノワイヤ及び前記第２のナノワイヤに接続される分子の絶縁体部分を表しており、Ｉ及びＩ’が同じか、又は異なり、比較的高いＨＯＭＯ−ＬＵＭＯ値を有し、Ｉ、Ｉ’は６個よりも多い炭素原子からなる共役しない炭素鎖部分であり、３ないし６ｅＶのΔＥＨＯＭＯ／ＬＵＭＯ値を有し、Ｍは、ベンゼン環、ポリアセン、及びポリアセチレンからなるグループから選択され、１ないし２ｅＶのΔＥＨＯＭＯ／ＬＵＭＯ値を有する、方法。
【請求項１０】
前記第１のナノワイヤ及び前記第２のナノワイヤがそれぞれ、５０ｎｍまでの直径を有し、前記第２のナノワイヤが前記第１のナノワイヤから５０ｎｍまでの距離だけ分離される、請求項９に記載の方法。
【請求項１１】
前記ホットエレクトロントラップ領域が、構成可能なトランジスタ、又は前記トランジスタが動作する電圧よりも絶対値で大きな電圧を印加することによって設定され得るスイッチメモリビットを形成する、請求項９に記載の方法。
【請求項１２】
前記ホットエレクトロントラップ領域に電子が存在しない場合には、トランジスタが形成される、請求項１１に記載の方法。
【請求項１３】
前記ホットエレクトロントラップ領域に電子が存在する場合には、開いた状態または閉じた状態のいずれかのスイッチが形成される、請求項１１に記載の方法。
【請求項１４】
前記ナノワイヤの双方が半導体材料からなり、前記半導体材料の双方が同じ導電型を有する、請求項９に記載の方法。
【請求項１５】
前記ナノワイヤの双方が半導体材料からなり、前記半導体材料の双方が逆の導電型を有する、請求項９に記載の方法。
【請求項１６】
交差するナノワイヤのクロスバーアレイであって、一方のナノワイヤが他方のナノワイヤと０°以外の角度で交差する交差部分に形成される接合部を含み、前記ナノワイヤが、ナノメートルスケールの直径のワイヤであり、前記クロスバーアレイ内の少なくとも１つの前記接合部が、請求項３〜８の何れかに記載されたナノワイヤのトランジスタを含む、交差するナノワイヤのクロスバーアレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して、機能上の長さのスケールがナノメートル単位で測定される電子デバイスに関し、より詳細には、交差したナノメートルスケールのワイヤに基づいて構成可能なトランジスタに関する。係る構成可能なトランジスタは、例えばナノメートルスケールのメモリとして、より詳細にはナノメートルスケールのフラッシュメモリとしての用途がある。
【背景技術】
【０００２】
フラッシュメモリがよく知られている。例えば、IEDM Technical Digest、pp.2.1.1-2.1.4に転載されたような、Jung-Dal Choi他著の「Highly Manufacturable 1 Gb NAND Flash Using 0.12μm Process Technology」（International Electron Devices Meeting, Dec. 2-5, 2001）によるＮＡＮＤフラッシュメモリの考察を参照されたい。全てのそのようなフラッシュメモリは、リソグラフィ工程を用いて、マイクロメートルスケールで製造される。「マイクロメートル」スケールは、その機能的な寸法がマイクロメートル（一般に、約１マイクロメートルから十分の数マイクロメートルにいたる）単位で測定されることを意味する。
【０００３】
より少ない面積／体積内により多くのメモリを収容するという絶えず増加しているニーズに対して、そのようなマイクロメートルスケールのフラッシュメモリの密度は、不十分である。
【０００４】
ナノメートルスケールのメモリデバイスも知られている。例えば、本発明と同じ譲受人に譲渡され、内容が参照により本明細書に組み込まれる、２０００年１０月３日にPhilip J.Kuekes他に対して発行された「Molecular Wire Crossbar Memory」と題する米国特許第６，１２８，２１４号を参照されたい。
【０００５】
電界効果トランジスタ（ＦＥＴ）、ｐ−ｎダイオード、バイポーラ接合トランジスタ、及び相補型インバータなどのナノメートルスケールの半導体デバイスも知られている。例えば、（１）１９９９年３月２９日に出願された特許出願第０９／２８０，１８８号の分割出願であり、Philip J.Kuekes他により出願され、本特許出願と同じ譲受人に譲渡された、２０００年１０月２６日に出願された「Molecular Wire Transistor (MWT)」と題する特許出願第０９／６９９，０８０号、Yu Huang他著「Logic Gates and Computation from Assembled Nanowire Building Blocks」、Science, Vol. 294, Issue 5545, pp. 1313-1317 （Nov. 9, 2001）、及び（３）Adrian Bachtold他著「Logic Circuits with Carbon Nanotube Transistors」、Science, Vol. 294, Issue 5545, pp. 1317-1320 (Nov. 9, 2001)を参照されたい。しかしながら、これらの文献はメモリデバイスを開示しない。
【０００６】
したがって、ナノスケールのトランジスタデバイスを利用する、ナノスケールのフラッシュメモリが依然として必要とされている。
【０００７】
発明の開示
本明細書で開示される実施形態によれば、ナノスケールフラッシュメモリが提供される。そのナノスケールフラッシュメモリは、
（ａ）ナノメートルスケールの直径の複数の概ね平行な第１のワイヤ内にあるソース領域およびドレイン領域であって、第１のワイヤが半導体材料からなり、ソース領域およびドレイン領域がチャネル領域によって分離される、ソース領域およびドレイン領域と、
（ｂ）ナノメートルスケールの直径の複数の概ね平行な第２のワイヤ内にあるゲート電極であって、第２のワイヤが半導体材料か、又は金属かのいずれかからなり、第２のワイヤが、チャネル領域の上方で、第２のワイヤと第１のワイヤとの間のナノメートルスケールの寸法の最短距離で、かつ０°以外の角度で第１のワイヤと交差し、ナノスケールトランジスタのアレイを形成する、ゲート電極と、及び
（ｃ）関連するトランジスタのコンダクタンスを制御するために、第１のワイヤと第２のワイヤとのそれぞれの交差部分に関連付けられたホットエレクトロントラップ領域とを備える。
【０００８】
開示される実施形態は、非常に高い密度でフラッシュメモリを作成するという問題を解決し、そのメモリでは、ビット間の間隔が概ね数ナノメートルである。極めて普通であり、それゆえに低コストの組立工程が使用される。
【０００９】
また、本明細書に開示される実施形態によれば、構成可能なナノワイヤのトランジスタが提供される。その構成可能なナノワイヤのトランジスタは、（ａ）一方のナノワイヤが第１の導電型を有する半導体材料からなり、他方のナノワイヤが金属または第２の半導体材料のいずれかからなる、一対の交差したナノワイヤと、（ｂ）ホットエレクトロンを捕捉し、保持するための誘電体または分子化学種とを含む。ナノスケールワイヤのトランジスタは、構成可能なトランジスタか、又はそのトランジスタが動作する電圧よりも絶対値で大きな電圧を印加することによって設定され得るスイッチメモリビットかのいずれかを形成する。その一対のワイヤは、ナノメートルスケールの寸法の最短距離で、かつ０°以外の角度で交差する。
【００１０】
ナノスケールワイヤのトランジスタを製作するための方法が提供され、その方法は、第１のナノワイヤを準備すること、第２のナノワイヤを準備すること、第１及び第２のナノワイヤをナノメートルスケールの寸法の最短距離で、かつ０°以外の角度で交差させること、及びトランジスタに関連付けられるホットエレクトロントラップ領域を設けることを含む。
【００１１】
さらに、上記の交差ワイヤデバイスのクロスバーアレイが提供される。
【００１２】
発明を実施するための最良の形態
定義
本明細書において用いられる際に、「接合部」に適用されるような用語「自己整列」は、いずれかがコーティングされるか、又は機能化されることができる、２つのワイヤが互いに交差する場合にはいつでも、その交差させるという行為が接合部を作成することであるので、２つのワイヤ間にスイッチ及び／又は他の電気的接続を形成する接合部が作成されることを意味する。
【００１３】
本明細書において用いられるような用語「自己集積化」は、システムの構成要素のアイデンティティにより、ある幾何学的なパターンを必然的に選ぶシステムのことを言う。そのシステムは、この構成を選ぶことにより、少なくともそのエネルギーの局所的な最小値を達成する。
【００１４】
用語「一度だけ構成可能な」は、スイッチが、酸化または還元反応のような不可逆的なプロセスを通して一度だけその状態を変更できることを意味する。係るスイッチは、例えば、プログラマブルリードオンリーメモリ（ＰＲＯＭ）の基礎となることができる。
【００１５】
用語「再構成可能な」は、スイッチが酸化または還元のような可逆的なプロセスを通して何度もその状態を変更できること意味する。言い換えると、そのスイッチは、ランダムアクセスメモリ（ＲＡＭ）内のメモリビットのように、何度でも開閉され得る。
【００１６】
用語「構成可能な」は、「一度だけ構成可能な」、又は「再構成可能な」のいずれかを意味する。
【００１７】
分子に適用されるような用語「双安定」は、分子が２つの比較的低いエネルギー状態を有することを意味する。その分子は、ある状態から他の状態に不可逆的に切り替えられるか（一度だけ構成可能）、又はある状態から他の状態に可逆的に切り替えられるか（再構成可能）のいずれかとすることができる。
【００１８】
ミクロンスケールの寸法は、サイズが１マイクロメートルないし数マイクロメートルの範囲にある寸法を指す。
【００１９】
サブミクロンスケールの寸法は、１マイクロメートルないし０．０４マイクロメートルの範囲の寸法を指す。
【００２０】
ナノメートルスケールの寸法は、０．１ナノメートルないし５０ナノメートル（０．０５マイクロメートル）の範囲の寸法を指す。
【００２１】
ミクロンスケール及びサブミクロンスケールのワイヤは、幅または直径が１ないし１０マイクロメートルの寸法を有し、高さが数十ナノメートルないし１マイクロメートルの範囲を有することができ、長さが数マイクロメートル及びそれ以上に及ぶ、棒状または帯状の導体あるいは半導体を指す。
【００２２】
クロスバーは、第１の組の平行なワイヤ内の各ワイヤを、第１の組と交差する第２の組の平行なワイヤの全ての部材と接続するスイッチのアレイである（通常、２組のワイヤは互いに対して垂直であるが、これは必要条件ではない）。
【００２３】
「ＨＯＭＯ」は、「最高被占分子軌道（又は最高占有分子軌道）」の一般的な化学的頭字語であり、一方「ＬＵＭＯ」は、「最低空分子軌道（又は最低非占有分子軌道）」の一般的な化学的頭字語である。ＨＯＭＯ及びＬＵＭＯは、分子内の電子伝導の役割を果たし、ＨＯＭＯ及びＬＵＭＯと、他のエネルギー的に近い分子軌道との間のエネルギー差、すなわちギャップ（ΔＥＨＯＭＯ／ＬＵＭＯ）は、分子の電子伝導特性のせいである。
【００２４】
フラッシュメモリ
電界効果トランジスタ（ＦＥＴ）を用いてフラッシュメモリを構成する。図１ａ及び図１ｂを参照すると、そのようなＦＥＴ１０、１０’は基板１２を含み、その基板には、ソース領域１４及びドレイン領域１６が形成される。チャネル領域１８が、ソース領域１４とドレイン領域１６との間に延在する。図１ａに示されるように、ゲート２０を用いてチャネル領域１８の電子の流れを制御する。図１ｂに示されるように、ゲート２０は、電子の流れを制御するために、フローティングゲート２２と組み合わせて使用される。基板１２は第１の極性、ここではｐ−を有し、ソース領域１４及びドレイン領域１６は反対の極性、ここではｎ＋を有する。
【００２５】
図１ａ及び図１ｂに示されるように、フラッシュメモリは、「ホット」エレクトロン２４をトラップ２５、具体的にはゲート２０（図１ａ）に関連付けられるような誘電体（その誘電体は酸化物層とすることができる）内に、又はフローティングゲート２２（図１ｂ）上に注入することによってビットを書き込む。この注入は、電圧閾値を超える場合に生じる。
【００２６】
フラッシュメモリのＩ−Ｖ特性が図２に示されており、図２に示される２つの曲線のうち、１つはＶＴ＝Ｈｉの場合であり（曲線２６）、もう１つはＶＴ＝Ｌｏの場合である（曲線２８）。ＶＴはゲート上の閾値電圧であり、その電圧においてトランジスタは導通し始める。これらの曲線のうちの１つ、すなわち曲線２６は、ホットエレクトロン（熱い電子）が存在することを示す。ゲート２０、２２とソース１４との間の余分な電荷が、Ｉ−Ｖ曲線の特性を決定する。より具体的には、電子がトランジスタ領域内の（チャネルを通過する）キャリアである場合には、下側の曲線２６によってホットエレクトロンの存在が立証される。正孔がキャリアである場合には、上側の曲線２８によってホットエレクトロンの存在が立証される。
【００２７】
図３はＦＥＴ１０のアレイ３０を示しており、各列が直列に接続されている（１つのＦＥＴ１０のソース１４が隣接するＦＥＴのドレイン１６に接続される）。複数のそのような平行な列３２（２つの列３２ａ、３２ｂが示される）が設けられる。行３４（４つの行３４ａ、３４ｂ、３４ｃ、３４ｄが示される）が、各列３２のゲート２０を隣接する列のゲートに相互接続することにより形成される。
【００２８】
ホットエレクトロンを注入する結果として書き込まれるビットは、関連するトランジスタのゲート電圧の関数として特性電流が変化することによって読み出され得る。アレイ３０内の特定のビットが、選択された行３４ｂに電圧Ｖ＝Ｍｅｄ（中間電圧）を印加し、他の全ての行３４ａ、３４ｃ、３４ｄにＶ＝Ｈｉ（より高い電圧）を印加することにより読み出され得る。ゲート２０にＶ＝Ｈｉが印加されている、選択された列内の全てのトランジスタが自由に電流を流す。Ｖ＝Ｍｅｄをかけられた、選択されたトランジスタは、そのゲート２０付近に捕捉されるホットエレクトロンの数の関数である電流量を流す。その際、選択された列の電流センス増幅器３６で電流を測定することにより、そのビットの値が読み出され得る。
【００２９】
上記の説明は全て、既存のフラッシュメモリの場合に当てはまる。本明細書に開示される一実施形態によれば、図４に示されるように、複数の概ね平行な半導体のナノワイヤ４２を、複数の概ね平行な金属または半導体のナノワイヤ４４と交差させることにより、メモリ４０が提供される。これは、ナノスケールトランジスタ１１０の２次元のアレイ４０を形成する。次に、ホットエレクトロントラップ領域１２０が、トランジスタのスイッチング特性に影響を及ぼすほど、各ゲート２０の十分に近くに設けられる。このトラップ領域１２０は、（１）ワイヤ間またはワイヤ付近にある分子化学種、又は（２）ワイヤ上にある誘電体層、或いは（３）ワイヤの上方、ワイヤの下方またはワイヤ間にある誘電体層とすることができる。いずれにしても、トラップ領域１２０は、ナノメートルの寸法内で、ゲート２０に「関連付けられる」ものと考えられる。誘電体層は、電荷を保持するための欠陥部位を含まなければならない。
【００３０】
本明細書に開示される実施形態を実施する際に、電子トラップとして有利に使用される分子の一例は、Ｉ−Ｍ−Ｉ’として表される構造を有する分子を含む。ここで、Ｍは比較的小さなＨＯＭＯ−ＬＵＭＯ値を有する共役部分を表しており（それは実質的に金属のようになる）、Ｉ及びＩ’はナノスケールワイヤ４２、４４に接続される分子の絶縁体部分を表しており、Ｉ及びＩ’は同じか、又は異なり、比較的高いＨＯＭＯ−ＬＵＭＯ値を有する。２つの絶縁性部分Ｉ及びＩ’の存在は、Ｍ部分を、ナノスケールワイヤ４２、４４から分離し、その距離を制御するための役割を果たす。
【００３１】
Ｉ及びＩ’は、電極からＭを絶縁するのに十分な長さと剛性とを持たなければならない。一例として、Ｉ及びＩ’は、共役していない長い炭素鎖部分である。具体的には、約６個よりも多い炭素原子を有する炭素鎖を使用することが望ましい。そのような部分は、必要とされるΔＥＨＯＭＯ／ＬＵＭＯ値が高く、一般的に約３〜６ｅＶである。
【００３２】
一方、Ｍは、金属のような挙動を示し、以下に限定はしないが、１つのベンゼン環、又は２つ以上の縮合ベンゼン環、又はポリアセチレンのような共役部分である。そのような部分は、必要とされるΔＥＨＯＭＯ／ＬＵＭＯ値が低く、一般的に約１〜２ｅＶである。
【００３３】
Ｍ部分は、高度に共役して、比較的コンパクトでなければならない。このコンパクトであるという考慮事項によって、Ｍは共役アルキン部分よりも芳香族部分の方が好都合である傾向があり、それゆえに芳香族部分が好ましい。アルキンは芳香族化合物よりも長く、それゆえに剛性が低いので、制御するのがより難しく、したがってデバイスを短絡させる可能性がある。アレーン環は分子平面内に、又は分子平面に対して垂直に存在することができる。Ｉ＝Ｉ’＝Ｃ８炭化水素鎖および２つの縮合ベンゼン環を示す一例が以下に示される。
【００３４】
【化１】
0004767538.tif 000002
【００３５】
一対の絶縁性部分が上に示されるが、２つ以上のそのような絶縁性部分が存在することもできる。
【００３６】
Ｉ部分の露出した端部は電極４２、４４に結合される。Ｉ及びＩ’は、電極４２、４４に結合するように、−ＳＨのような適切な末端基を有することができる。末端基は、分子のどの部分が電極と接触するかを制御する手段として使用される。
【００３７】
上述の説明に基づいて、当業者が、本明細書において開示される実施形態を実施する際に有用である他のＩ−Ｍ−Ｉ’配置を作成するのは容易であろう。
【００３８】
Ｍ部分に応じて、Ｉ−Ｖ特性は変化する。例えば、いくつかの環は、１つの環と比べて、いくつかの電子を保持することができる。したがって、環は多いほうが好ましいが、上述のように、環の長さは環の数に対する制限要因になる。Ｍ部分全体が長くなると、分子の特性が、さらに金属らしくなる。Ｍ部分が比較的小さい場合には、その上に電子を配置するためにさらに高い電圧を必要とする。大きい場合には、ＨＯＭＯ−ＬＵＭＯギャップがより小さくなり、それゆえにＭ部分の上に電子を配置するのが容易になる。２つ以上の芳香族環を有することが望ましいが、環が多すぎると、デバイスに短絡が生じる可能性がある。Ｍ部分の最大長は最終的には、ワイヤ４２、４４にかけられる電圧に対して、そのデバイスが如何に長く存続することが期待されるかによる。本明細書の教示に基づけば、当業者の能力の範囲内で、そのような判断は容易である。
【００３９】
より高密度のホットエレクトロンの蓄積を達成するために、それらの環を積み重ねることもできる。例えば、内容が参照により本明細書に組み込まれる米国特許第５，２８７，４２１号は、ポリアセン（２つ以上の縮合ベンゼン環）を考察しており、ポリアセンは、それらの平面構造に起因して、積み重ねられることができる。
【００４０】
Ｍ部分上に電子を配置するために、すなわちキャパシタ（Ｍ部分）を充電するために、あるエネルギーが必要とされると認識する場合、上記に開示されたような分子化学種は、まず得られた一応の結果に対してキャパシタとして取り扱われることができ、そのエネルギーはメモリに１ビットを書き込むために必要とされるエネルギーと同じである。
【００４１】
ホットエレクトロンが持たなければならないエネルギー（それらがどの程度「熱く」なければならないか）は、３つの要因によって決定される。第１に、それらの電子はＩ又はＩ’の障壁の高さ（電圧）よりも大きいエネルギーを持たなければならない。第２に、それらの電子は、Ｍ部分のＬＵＭＯよりも大きいエネルギーを持たなければならない。第３に、それらの電子は、キャパシタの一方の極板がホットエレクトロンの発生源になる電極であるときに、もう一方の電極として取り扱われるＭを充電するのに十分に大きなエネルギーを持たなければならない。
【００４２】
ナノスケールワイヤのトランジスタ
本明細書において適切に利用され得るナノスケールトランジスタを構成するための別の手法は、Philip J.Kuekes他により出願され、「Molecular Wire Transistor」と題する先に参照された特許出願に教示され、その特許出願の内容は参照により本明細書に組み込まれる。その特許出願において教示されるように、一方の複数のワイヤが半導体材料からなり、他方の複数のワイヤが金属からなる、交差するワイヤの２次元のアレイからなるクロスバーアレイを用いて、ＦＥＴが製作される。半導体ワイヤはトランジスタになり、金属ワイヤは、半導体ワイヤにゲートの形成を生じさせる。各ワイヤ対の接合部にある分子化学種が、金属ワイヤをゲートから絶縁するために金属ワイヤからの十分な隔離距離を生じさせ、そのゲートは、半導体ワイヤにゲートを形成することにより画定されるソース領域とドレイン領域との間に形成される。
【００４３】
さらに別の実施形態では、メモリ効果（捕捉されたホットエレクトロンが配置（configuration：配列、立体配置）状態と見なされる）が、ナノスケールトランジスタに組み込まれることができる。電子トラップを設けることにより、それは特殊なタイプのトランジスタを有することができるようになる。電子トラップは、先に考察された電荷を保持する欠陥を有する誘電体か、又は先に考察された分子化学種かのいずれかからなる。
【００４４】
配置状態が設定されない（トラップ内に電子が存在しない）場合には、トランジスタが形成されるが、配置状態が設定される（トラップ内に電子が存在する）場合には、開いた状態または閉じた状態のいずれかのスイッチが形成される。スイッチが開いているか、又は閉じているかは、トランジスタのゲート領域が電子または正孔を伝えるかによる。トランジスタが電子を伝える場合には、トラップ内の１つ又は複数の電子が、開いたスイッチを形成する。トランジスタが正孔を伝える場合には、トラップ内の１つ又は複数の電子が、閉じたスイッチを形成する。
【００４５】
いずれにしても、本明細書の一実施形態では、第１のワイヤ４２及び第２のワイヤ４４はそれぞれ、５０ｎｍまでの直径を有し、第２のワイヤは、第１のワイヤから５０ｎｍまでの距離だけ分離される。
【００４６】
本発明により、概ね数十ナノメートル〜数ナノメートルのサイズのトランジスタが形成されることが可能になる。関連するトランジスタのコンダクタンスを制御するために、第１のナノワイヤと第２のナノワイヤとのそれぞれの交差部分に関連付けられるホットエレクトロントラップ領域を選択することにより、広範囲の様々な特に望ましい電気的特性を有するトランジスタを構築することができる。ゲート領域の近くにホットエレクトロンを捕捉することを通して、電気的に設定可能なメモリビットを包含することにより、トランジスタに新しくて有用な機能が追加されることが可能になる。
【００４７】
極めて普通であり、それゆえに低コストの組立工程を用いて、ナノワイヤが形成され、ナノワイヤからなる規則的なアレイが形成される。そのような組立工程の例として、内容が参照により本明細書に組み込まれる以下の発行済みの特許を参照されたい。すなわち２０００年１０月３日にPhilip J.Kuekes他に対して発行された「Molecular Wire Crossbar Memory」と題する米国特許第６，１２８，２１４号、２００１年６月１９日にTheodore I.Kamins他に対して発行された「Method of Aligning Nanowires」と題する米国特許第６，２４８，６７４号、２００１年７月３日にPhilip J.Kuekes他に対して発行された「Demultiplexer for a Molecular Wire Crossbar Network (MWCN DEMUX)」と題する米国特許第６，２５６，７６７号、２００１年９月２５日にYon Chen他に対して発行された「Nanoscale Patterning for the Formation of Extensive Wires」と題する米国特許第６，２９４，４５０号、及び２００１年１１月６日にPhilip J.Kuekes他に対して発行された「Molecular-Wire Crossbar Interconnect (MWCI) for Signal Routing and Communications」と題する米国特許第６，３１４，０１９号である。それらの特許は全て本特許出願と同じ譲受人に譲渡される。
【００４８】
図５は、一対の交差するナノスケールワイヤ１１２、１１４からなる１つのトランジスタ１１０を示しており、ホットエレクトロントラップ領域１２０が２つのナノスケールワイヤによって形成される接合部１１８に関連して配置される。ナノスケールワイヤ１１２、１１４のうちの一方は、ドープされた半導体材料からなり、ナノスケールワイヤ１１４、１１２のうちの他方は、金属またはドープされた半導体材料のいずれかからなる。両方のナノスケールワイヤ１１２、１１４が半導体材料からなる場合には、両方の半導体材料が、同じ導電型を有するか、又は逆の導電型を有することができる。２つのワイヤ間の距離は、ナノメートルの寸法を有する。
【００４９】
交差ワイヤトランジスタのクロスバーアレイ
図６は、本明細書に開示された構成可能な分子ワイヤのトランジスタ１１０を利用するクロスバー５０の一実施形態を示す。クロスバー５０は、２００１年１１月６日にPhilip J.Kuekes他に対して発行され、本特許出願と同じ譲受人に譲渡された、「Molecular-Wire Crossbar Interconnect (MWCI) for Signal Routing and Communications」と題する米国特許第６，３１４，０１９号に開示され、特許請求されており、垂直ナノワイヤ１１２の層、及び水平ナノワイヤ１１４の層からなる。接合部１１８は、垂直ナノワイヤ１１２と水平ナノワイヤ１１４とが交差する場所に形成される。別個の電気網（１つが破線５２によって示され、１つが太い実線５４によって示され、１つが点線５６によって示される）が、集積回路の一部としてクロスバー５０内に形成され得る。これらの別個の回路５２、５４、５６は、５８で示されるクロスバースイッチが開いた場所で電気的に接続されることなく（電流を伝えることなく）、互いに交差することができる。代案として、水平および垂直ワイヤは、６０、６２、６４、６６、６８で示される、閉じたスイッチによって電気的に接続され得る。本明細書におけるナノワイヤのトランジスタの構成を設定し、７０、７２、７４、７６、７８、８０、８２、８４で示される電気的に開いたスイッチを形成することにより、回路が水平または垂直クロスバーワイヤのセグメントに限定され得る。本明細書におけるナノワイヤのトランジスタを用いて、１つの層内のワイヤ（セグメント化されたワイヤ）に沿って電気的接続を開閉することにより、かつ２つの層（バイア）内のワイヤ間に、いくつかの交差したナノワイヤ対によって形成される電圧制御式のスイッチ（電気化学セル）を用いることにより、任意の複雑なトポロジーからなる集積回路を作成することができる。それらのワイヤは、クロスバーアレイ５０の外部にある電子デバイス（例えば、共鳴トンネルダイオード又はトランジスタ）（図示せず）に接続され得る。代案として、２つ以上の網、例えば５４、５６が、クロスバーアレイ５０の内部にある電子デバイス８６（例えば、共鳴トンネルダイオード又はトランジスタ）に接続され得る。電子デバイスは、外部、又は内部８６のいずれにある場合でも、本明細書におけるナノスケールの構成可能なトランジスタ１１０を含むことができる。
【００５０】
図６に示される回路において、集積回路の設計によって特に閉じられるように意図されない限り、交差するワイヤ１１２、１１４の全ての対は、それらの間のスイッチ１１８を開いた状態にすることは理解されたい。デバイスタイプが混在するものを任意に選択し、トポロジー（図６は任意の例を示しているにすぎない）を相互接続するための自由度を回路設計者に与えることにより、その回路は有用になる。
【００５１】
産業上の利用可能性
本明細書において開示され、特許請求されるナノスケールフラッシュメモリは、ナノスケールの電子回路において、及び非常に密度が高いメモリとして用途を見いだすことが期待される。
【図面の簡単な説明】
【００５２】
【図１ａ】マイクロメートルスケールのフラッシュメモリの１つの従来技術の実施形態の側面図である。
【図１ｂ】図１ａと同様であるが、フローティングゲートを利用する、マイクロメートルスケールのフラッシュメモリの従来技術の実施形態の図である。
【図２】ゲートとソースとの間のフラッシュメモリのＩ−Ｖ特性を電流（Ｉ）及び電圧（Ｖ）の座標で示すプロット図である。
【図３】フラッシュメモリとして用いられるフローティングゲート電界効果トランジスタのアレイの概略図である。
【図４】本明細書において開示されるようなナノスケールのフラッシュメモリの一実施形態の平面図である。
【図５】一対の交差したナノスケールワイヤと、それに関連付けられるホットエレクトロントラップ領域とを含むトランジスタの図である。
【図６】クロスバー相互接続を示し、任意の複雑な集積回路の構成を可能にする特徴を示す概略図である。
【図１ａ】
0004767538.tif 000003
【図１ｂ】
0004767538.tif 000004
【図２】
0004767538.tif 000005
【図３】
0004767538.tif 000006
【図４】
0004767538.tif 000007
【図５】
0004767538.tif 000008
【図６】
0004767538.tif 000009