(57)【特許請求の範囲】
【請求項１】
シリコン基板を基材として作り込まれ、前記シリコン基板を切断することにより得られる半導体素子の製造方法において、
前記半導体素子の間の切断ラインの位置に凹部を形成する工程と、
前記半導体素子と外部との電気的接続を行うための接続用電極を、前記凹部内に形成する接続用電極の形成工程と、
前記凹部に沿って切断することにより、前記半導体素子を前記シリコン基板から分離する工程と、
を有し、
前記接続用電極の形成工程は、前記切断ラインをまたぐ領域にめっき導体を形成する工程と、前記めっき導体の上にレジストを形成してパターニングする工程と、前記レジストの存在しない領域に電解めっき法により金属を成長させる工程と、前記レジストと前記めっき導体とを除去する工程と、を有し、前記切断ラインをまたぐ領域に成長した金属によって前記接続用電極を構成する
ことを特徴とする半導体素子の製造方法。
【請求項２】
シリコン基板を切断することによって得られる半導体素子に、インクジェット記録ヘッドの構造を形成するインクジェット記録ヘッドの製造方法において、
前記シリコン基板に作り込まれた半導体素子に、インクを吐出する吐出エネルギーを発生する手段と、インク吐出口と、インク流路と、を設ける工程と、
前記半導体素子の間の切断ラインの位置に凹部を形成する工程と、
前記半導体素子と外部との電気的接続を行うための接続用電極を、前記凹部内に形成する接続用電極の形成工程と、
前記凹部に沿って切断することにより、前記半導体素子を前記シリコン基板から分離する工程と、
前記接続用電極と外部導電部材とを接合する工程と、
を有し、
前記接続用電極の形成工程は、前記切断ラインをまたぐ領域にめっき導体を形成する工程と、前記めっき導体の上にレジストを形成してパターニングする工程と、前記レジストの存在しない領域に電解めっき法により金属を成長させる工程と、前記レジストと前記めっき導体とを除去する工程と、を有し、前記切断ラインをまたぐ領域に成長した金属によって前記接続用電極を構成する
ことを特徴とするインクジェット記録ヘッドの製造方法。
【請求項３】
前記接続用電極と前記外部導電部材との接続部を覆う封止材を設ける工程をさらに有し、前記封止材は、前記インク吐出口が開口する表面より突出しないように設けられていることを特徴とする、請求項２に記載のインクジェット記録ヘッドの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法とインクジェット記録用ヘッドの製造方法に関する。
【背景技術】
【０００２】
従来、シリコン基板を基材として作り込まれた半導体素子における、外部との電気接続を行うための接続構造は、図２７（ｃ）に示すように、半導体素子１０１の接続用電極１０２上にボールバンプ１０３が形成され、外部導電部材１０４と接続されるのが一般的であった。このように半導体素子１０１を外部導電部材１０４と接続するための接続用電極１０２は、通常、シリコン基板１０５上に、ＳｉＯ2、酸化膜、絶縁膜等を形成し、アルミニウム配線層を形成し、さらにその上にタンタル膜等の表面保護膜を形成した後、フォトリソグラフィー技術により表面保護膜をパターニングして開口させ、アルミニウム配線層を露出させることによって形成される。
【０００３】
半導体素子１０１を実装する場合には、この接続用電極１０２が、ボールボンディングされたボールバンプ１０３を介してＴＡＢ（Tape Automated Bonding）テープ等の外部導電部材１０４と接続される。ボールバンプ１０３は、ワイヤーボンディング法を応用して形成される。具体的には、図示しないが、ワイヤーを、キャピラリーと呼ばれるセラミック製の管を通して突出させ、その突出した先端にアーク放電によってボール部を形成した後、このボール部を基体上の所定の接続用電極１０２に超音波によって、あるいは超音波と熱を併用して接合した後、キャピラリーを上昇させてカットクランパーでワイヤーをつかみ、引っ張り応力によってワイヤーを破断させることによって、接続用電極上にボール部のみを残す。こうして、シリコン基板１０５の表面にボールバンプ１０３を形成する。
【０００４】
ボールバンプ１０３と外部導電部材１０４のリード等の接続を行う方法としては、シングルポイントボンディングや、複数のインナーリードを一括してボールバンプ１０３に接続するギャングボンディング等がある。従来の半導体素子１０１の接続の際には、シングルポイントボンディング方法を行うのが一般的である。そして、１枚のシリコン基板（ウエハ）１０５から複数の半導体素子１０１を得る場合には、図２７（ｂ）に示すように、ダイシング装置によってウエハのスクライブラインＡ（切断ライン）に沿って切断し、各半導体素子１０１を１個ずつ分離する。こうして得られた半導体素子１０１は、外部導電部材等にダイボンディングにより実装される。
【特許文献１】特開２０００−３５１２０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記した通り、半導体素子１０１の接続用電極１０２をボールボンディング法によって外部導電部材等と接続する場合には、通常、１つの半導体素子１０１に設けられる接続用電極１０２の数が少ないため、接続用電極１０２を機械的に形成するスタッドバンプボンディング法が用いられている。このスタッドバンプボンディング法を行う場合には、シリコン基板１０５上のアルミニウム配線層上にボールバンプ１０３を形成するために必要なスペースをシリコン基板１０５面内に確保しなくてはならないために、半導体素子１０１のサイズが大きくなり、１枚のウエハ内に製造可能な半導体素子１０１の個数が減る可能性があるとともに、接続用電極１０２上にボールバンプ１０３を形成するための工数が必要であり、製造工程が多く煩雑になる。
【０００６】
半導体素子１０１のより一層の高密度化に関しては、微細加工による高密度配置や、配線の共通化などによるスペースの有効活用の試みがなされているが、それらの方法で、限られたスペースの中に半導体素子１０１を高密度配置するには自ずと限界がある。一方、機能の異なる半導体素子１０１を接合する構成、例えば駆動部とドライバ部をそれぞれ独立した別個のチップとして形成し、それらを接合する構成の場合、前記した従来の接続方法では接続部に大きなスペースを要するため、高密度化やスペース効率向上に関して必ずしも有効な手段とは言えない。
【０００７】
特許文献１には、インクジェット記録ヘッドのヘッド本体の裏側に、ドライバＩＣである半導体素子を実装し、ボンディングワイヤによって接続した構成が開示されている。しかし、この構成では、インク吐出の邪魔にならないようにドライバＩＣはヘッド本体の裏側に配置しなければならず、位置の制約があるとともに、従来のようなボンディング工程が必要であり、必ずしも簡単かつスペース効率の良い構成とは言えない。
【０００８】
また、図２８に示すように、半導体素子１０１自体をインクジェット記録ヘッド用基板として用いる構成がある。この構成の一例では、シリコン基板１０５にインク流路１０６と、インクの吐出エネルギーを発生させる発熱抵抗体１０７と、インク吐出口１０８が形成され、発熱抵抗体１０７に電気的信号や電力を供給するために、外部のフレキシブル基板等と接続される接続用電極１０２が形成される。このような構成でも、前記したのと同様に、インクジェット記録ヘッド用基板のサイズが大きくなり、１枚のウエハ内に製造可能な個数が減る可能性があるとともに、接続用電極１０２にボールバンプ１０３を形成するための工数が必要で、製造工程が多く煩雑になるという問題がある。なお、図２８に示す構成では、接続用電極１０２とボールバンプ１０３と外部導電部材１０４のリードの接続部分が、封止材１０９によって保護されている。
【０００９】
そこで本発明の目的は、外部と電気接続するための接続用電極の形成工程が簡略化でき、製造コストを低くすることができ、しかも、高密度化およびスペース効率向上が可能な半導体素子の製造方法とインクジェット記録ヘッドの製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の特徴は、シリコン基板を基材として作り込まれ、シリコン基板を切断することにより得られる半導体素子の製造方法において、半導体素子の間の切断ラインの位置に凹部を形成する工程と、半導体素子と外部との電気的接続を行うための接続用電極を、凹部内に形成する接続用電極の形成工程と、凹部に沿って切断することにより、半導体素子をシリコン基板から分離する工程と、を有し、接続用電極の形成工程は、切断ラインをまたぐ領域にめっき導体を形成する工程と、めっき導体の上にレジストを形成してパターニングする工程と、レジストの存在しない領域に電解めっき法により金属を成長させる工程と、レジストとめっき導体とを除去する工程と、を有し、切断ラインをまたぐ領域に成長した金属によって接続用電極を構成するところにある。
【００１１】
本発明のもう１つの特徴は、シリコン基板を切断することによって得られる半導体素子に、インクジェット記録ヘッドの構造を形成するインクジェット記録ヘッドの製造方法において、シリコン基板に作り込まれた半導体素子に、インクを吐出する吐出エネルギーを発生する手段と、インク吐出口と、インク流路と、を設ける工程と、半導体素子の間の切断ラインの位置に凹部を形成する工程と、半導体素子と外部との電気的接続を行うための接続用電極を、凹部内に形成する接続用電極の形成工程と、凹部に沿って切断することにより、半導体素子をシリコン基板から分離する工程と、接続用電極と外部導電部材とを接合する工程と、を有し、接続用電極の形成工程は、切断ラインをまたぐ領域にめっき導体を形成する工程と、めっき導体の上にレジストを形成してパターニングする工程と、レジストの存在しない領域に電解めっき法により金属を成長させる工程と、レジストとめっき導体とを除去する工程と、を有し、切断ラインをまたぐ領域に成長した金属によって接続用電極を構成するところにある。
【発明の効果】
【００１３】
本発明によると、電気接続のためのバンプやリード線が必要ないので、製造コストおよび製造工程の低減が図れ、製造が非常に容易になる。さらに、接続用電極が、半導体素子の最外面（切断端面）と同一平面上、または最外面よりも内側に形成されており、最外面より外側に突出していないので、高密度化およびスペース効率の向上が図れる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照して説明する。
【００１５】
［第１の実施形態］
図１には、本発明の第１の実施形態の半導体素子２０の要部が示されている。これらの半導体素子２０は、１枚のウエハに複数個形成された後にウエハを切断することによって得られたものであり、インクジェット記録ヘッド用基板を構成している。そして、この半導体素子２０の端面の一部に電気接続部（接続用電極）１０が設けられている。接続用電極１０は、この半導体素子２０の最外面と同一面の位置、または当該最外面よりも内側に位置するように形成されている。なお、１枚のウエハから複数個の半導体素子２０を得る場合には、半導体素子２０の最外面は切断端面と実質的に同じである。そして、本実施形態では、この半導体素子２０の接続用電極１０に、外部の電気導電部材、例えばフレキシブルプリント基板やＴＡＢ（Tape Automated Bonding）リード１６等が接続される。
【００１６】
この半導体素子２０の製造方法の一例について以下に説明する。本実施形態では、図２に示すように、１枚のウエハ上に多数の半導体素子２０を形成し、スクライブライン（切断ライン）Ａで切断することによって独立した多数の半導体素子２０を得ている。本実施形態で用いられるシリコン基板１は単結晶であり、好ましくは面方位が（１００）である。そして、図示しないが、シリコン基板１上にレジストパターン等のマスクを形成して、エッチング液（ＴＭＡＨ等）に所定の時間だけ浸漬して異方性ウエットエッチングを行い、その後エッチング液を洗浄しマスクを剥離して、図２，３に示すように、シリコン基板１上の半導体素子２０間のスクライブライン（切断ライン）Ａの位置にＶ字型の溝２１を形成する。その結果、接続用電極１０が設けられる端面に約５４度の角度が付けられる。
【００１７】
なお、溝２１の代わりに、図２（ｂ）に示すようにシリコン基板１のスクライブラインＡ上に貫通穴２２を形成してもよい。
【００１８】
図３に示すように、シリコン基板１上に、絶縁層間膜２、発熱抵抗体（吐出エネルギー発生手段）３、アルミニウム配線層４、絶縁層間膜５、保護膜６を、真空成膜法等によって順次積層形成し、フォトリソグラフィー法によってこれらをパターニングする。続いて、図４に示すように、スクライブラインＡに位置する溝２１内に位置するアルミニウム配線層４と発熱抵抗体３を、レジストパターンをマスクにしたエッチングによって除去する。
【００１９】
図５に示すように、高融点金属材料であるＴｉＷ等からなる密着向上層７を、真空成膜法等によって全面に成膜し、続いて、図６に示すように、配線金属として優れているめっき導体金８を、真空成膜法等によって薄く形成する。さらに、図７に示すようにめっき導体金８上にフォトレジスト９を形成し、図８に示すように、フォトリソグラフィー法によりパターニングして、接続用電極１０を設ける領域および溝２１内のフォトレジスト９を除去する。この時、所望の高さに成長させるめっき導体金８の膜厚よりもフォトレジスト９の膜厚を厚くする。
【００２０】
次に、図９に示すように、めっき用導体金８に電流を流して、フォトレジスト９で覆われていない領域に電解めっき法によって金を析出させ、金めっき層１０を形成する。そして、図１０に示すように、フォトレジスト９を除去し、めっき用導体金８を露出させる。図１１に示すように、めっき用導体金８をヨウ素にてエッチングし、ＴｉＷ等からなる密着向上層７を露出させ、図１２に示すように、過酸化水素水を含む溶剤でＴｉＷ（密着向上層７）をエッチングする。こうして、接続用電極を設ける領域のみに、ＴｉＷ等の密着向上層７と金めっき層１０を残す。金めっき層１０が接続用電極となる。
【００２１】
この半導体素子２０をインクジェット記録ヘッド用基板とする場合には、図１３に示すように有機膜１１，１２を形成し、有機膜１２にインク吐出口１３とインク流路１４を形成する。インク吐出口１３は発熱抵抗体３上に位置し、インク流路１４と連通している。続いて、初めに形成された溝２１に位置するスクライブライン（切断ライン）Ａに沿って、ダイシング装置等により切断する。
【００２２】
以上説明した工程によって、１枚のウエハから多数の半導体素子２０が製造される。この半導体素子２０は、図１に示すように、例えば所望のパターンが形成されたＴＡＢリード１６などの外部配線基板（外部導電部材）が接続用電極１０に接合されることによって、電気的に接続される。こうしてインクジェット記録ヘッド用基板が完成する。
【００２３】
図１４には、本実施形態の変形例が示されている。図１に示す例では、接続用電極１０が設けられる端面に約５４度の角度が付けられているが、本変形例では、溝２１を形成する際に、シリコン基板１の端面に、垂直な段差部２２を形成し、接続用電極１０がこの段差部２２の内側に収まる構成になっている。この段差部２２の形成方法は、シリコン基板１の面方位を選択して行うウエットエッチングであっても、異方性ドライエッチングであっても、サンドブラスト等の機械的な加工であってもよい。
【００２４】
本実施形態によると、電気接続のためのバンプやリード線が必要ないので、製造コストおよび製造工程の低減が図れ、製造が非常に容易になる。さらに、接続用電極１０は、半導体素子２０の最外面（切断端面）と同一平面上、または最外面よりも内側に形成されており、最外面の外側に突出していないので、高密度化およびスペース効率の向上が達成できる。
【００２５】
［第２の実施形態］
図１５に示す本発明の第２の実施形態は、接続用電極１０が封止材１７によって保護された構成である。それ以外の構成は第１の実施形態と実質的に同一であるので、同一の符号を付与し説明を省略する。
【００２６】
封止材１７は、接続用電極１０をインクと直接接触しないように保護するために、すなわち、多くの場合電解液であるインクが接続用電極１０に直接接触して腐食や溶解を生じさせることを防ぐために設けられている。図２８に示す従来の半導体素子１０１において、ボールバンプ１０３および接続用電極１０２を保護する封止材１０９を形成すると、封止材１０９はインク吐出口１０８が設けられている面１１０よりも突出した凸部になり、その凸部の高さの分だけ、インク吐出口１０８と記録媒体（図示せず）との間の間隔を広くしなければならない。その結果、インク吐出口１０８から吐出されるインク液滴の方向がずれ、記録媒体上のインク着弾位置がずれて、所望の記録ができなかったり、インクが定着しない筋状の非記録部が生じたりするおそれがある。特にボールバンプ１０３を取り付ける作業を行いやすくするために、インク吐出口１０８が設けられる面１１０と同じ向き（図２８上向き）の面上にボールバンプ１０３が取り付けられて、外部導電部材１０４が接続されて封止材１０９で封止される。また、ポールバンプ１０３が存在するために、封止材１０９の高さが高くなっている。従って、この構成では、封止材１０９が、インク吐出口１０８が設けられている面１１０よりも突出し易い。
【００２７】
そこで本実施形態では、封止材１７が、インク吐出口が設けられている面１２ａよりも突出しない構成にすることにより、記録装置の信頼性向上を図っている。
【００２８】
本実施形態の半導体素子は、図３〜１３に示す第１の実施形態の各工程と同様の工程によって、絶縁層間膜２、発熱抵抗体３、アルミニウム配線層４、絶縁層間膜５、保護膜６、密着向上層７、めっき導体金８、フォトレジスト９、金めっき層１０を順次形成して、必要に応じて適宜パターニングや除去を行う。そして、インク吐出口１３とインク流路１４を有する有機膜１２を形成する。続いて、初めに形成された溝２１に位置するスクライブライン（切断ライン）Ａに沿って、ダイシング装置等により切断し、半導体素子２０を完成させる。図１に示すように、所望のパターンが形成されたＴＡＢリード１６などの外部配線基板（外部導電部材）を接続用電極１０に接合して、インクジェット記録ヘッド用基板を完成させる。その後に、本実施形態では、図１５に示すように、封止材１７を塗布して接続用電極１０を保護している。
【００２９】
本実施形態の変形例が図１６〜１９に示されている。図１５に記載の半導体素子２０は、第１の実施形態と同様に、端面に傾斜が設けられその傾斜部分に接続用電極１０が配置されており、図１６に記載の半導体素子２０は、図１５に記載の半導体素子２０と比べて傾斜部分の長さが長くなっている。図１７に記載の半導体素子２０は、図１４に示す第１の実施形態の変形例と同様に、端面に垂直な段差部２２が設けられており、図１８に記載の半導体素子２０は、図１７に記載の半導体素子２０と比べて接続用電極１０の厚さが厚くなっている。図１９に記載の半導体素子２０は、図面に垂直な方向に段差部が設けられており、凹状になった部分の断面が図示されている。
【００３０】
本実施形態では、第１の実施形態と同様の効果が得られるとともに、図２８に示す従来の構成と異なり、接続用電極１０を覆う封止材１７が、インク吐出口１３が設けられた有機膜１２の面１２ａよりも内側に位置しているため、インク吐出口１３と記録媒体との間の間隔を必要以上に広くする必要がない。本実施形態ではボールバンプ１０３が不要であり、その取り付け作業を考慮することなく、インク吐出口１０８が設けられる面１２ａと垂直な端面上に接続用電極１０が設けられる。さらに、ポールバンプ１０３が存在しないため封止材１７の高さを低くできる。従って本実施形態の構成では、封止材１７が、インク吐出口１３が設けられている面１２ａよりも突出しない。その結果、インク吐出口から吐出されるインク液滴の方向精度が良く、高品質の記録が得られる。
【００３１】
なお、本実施形態では、有機膜１１が省略されているが、有機膜１２のみでインク供給口１３およびインク流路１４が形成できるので構わない。
【００３２】
［第３の実施形態］
図２０に示す本発明の第３の実施形態は、半導体素子２３が、互いに接合される複数の半導体チップ２３ａによって構成されている。これらの半導体チップ２３ａは、互いに嵌め合わされることによって機械的接合と電気的接続とを同時に達成する凹凸部１８を有しているものである。図２０（ａ）には、本実施形態の２つの半導体チップ２３ａの要部が示され、図２０（ｂ）にはこれらが接合された半導体素子２３が示されている。図２０，２３は、図２２，２５，２６のＤ−Ｄ線の位置で断面した図である。
【００３３】
本実施形態では、同様の方法で製造された複数の半導体チップ２３ａが、図２０，２１に示すように、接続用電極１０が形成されている凹凸部の嵌合１８によって互いに接合されている。すなわち、シリコン基板１上を含む半導体チップ２３ａの基体を、凹凸部１８を有する平面形状に形成し、その凹凸部１８の端面に接続用電極１０を形成し、それらの凹凸部１８同士を嵌め合わせることによって、半導体チップ２３ａ同士を機械的に接合するとともに、接続用電極１０同士を電気接続して、半導体素子２３を構成している。
【００３４】
本実施形態では、図２２に示すように、１枚のウエハ上に多数の半導体チップ２３ａを形成し、後で切断することによって独立した多数の半導体チップ２３ａを得ている。具体的には、第１，２の実施形態と同様に、シリコン基板１上の半導体チップ２３ａ間のスクライブライン（切断ライン）Ｂ，Ｃの位置に溝２１を形成した後、マスク１９を用いてＣＦ4によるドライエッチングを行って、所望の半導体チップ２３ａの形状に合わせた平面形状、すなわち凹凸部１８を含む平面形状を形成する。
【００３５】
その後、図３〜１３に示す第１の実施形態の各工程と同様の工程によって、絶縁層間膜２、発熱抵抗体３、アルミニウム配線層４、絶縁層間膜５、保護膜６、密着向上層７、めっき導体金８、フォトレジスト９、金めっき層１０を順次形成して、必要に応じて適宜パターニングや除去を行う。そして、インク吐出口１３とインク流路１４を有する有機膜１２を形成する。
【００３６】
続いて、初めに形成された溝２１に位置するスクライブライン（切断ライン）Ｂ，Ｃに沿って、ダイシング装置等により切断する。図２３には、スクライブラインＢのみが図示されているが、図２２に示すスクライブラインＢおよびＣで切断し、さらに、溝２１内に位置する部分２４（図２３参照）は、スクライブラインＢに沿うダイシングと同時に除去する。こうして半導体チップ２３ａを完成させる。
【００３７】
以上説明した工程によって、１枚のウエハから多数の半導体チップ２３ａが製造される。これらの半導体チップ２３ａは凹凸部１８を有する平面形状を有しており、複数の半導体チップ２３ａの、対応する凹凸部１８を嵌合させることによって、図２０，２１に示すように互いに機械的に接合されると同時に、凹凸部１８の端面に設けられている接続用電極１０同士が接触することによって電気接続され、半導体素子２３が完成する。このように、凹凸部１８の嵌め合わせで機械的接合と電気的接続が同時に達成でき、しかも信頼性が高い。接続用電極１０同士をより強固に接続するために、半導体チップ２３ａの凹凸部１８同士を嵌め合わせた後に、接続部を部分的に加熱させたり、超音波等により部分的に溶融させて接続してもよい。
【００３８】
また、本実施形態でも、電気接続のためのバンプやリード線が必要ないので、製造コストおよび製造工程の低減が図れ、製造が非常に容易になる。さらに、接続用電極１０を、半導体チップ２３ａの最外面（切断端面）と同一平面上、または最外面よりも内側に形成する場合には、高密度化およびスペース効率の向上も達成できる。
【００３９】
図２４〜２６には、本実施形態の変形例の要部の平面図が示されている。これらの図２４〜２６は、図２２（ｂ）に対応する図である。図２４に示す変形例は、凹部の長さと凸部の長さを変えた形状である。図２５に示す変形例は、凸部を先細形状にすることによって、凹凸部の嵌め合わせ工程が容易になる。一方、図２６に示す変形例は、凸部を先太形状にすることによって、機械的接合強度をより高めることができる。これらの凹凸部１８の形状は、シリコン基板１に溝を形成するための異方性ドライエッチング時の、レジストパターン等からなるマスク１９の形状を変えることによって形成できる。もちろん、これらの形状に限らず、様々な凹凸形状を形成することができる。
【００４０】
なお、本実施形態は、同一のウエハ内に同一の半導体チップ２３ａを形成して、それらを接合するものであるが、異なる機能を有する半導体チップ、例えばドライバチップやロジックチップをそれぞれ別のウエハに作製し、それらを接続して一体化する場合についても同様に実施可能である。
【００４１】
以上説明した各実施形態では、半導体素子をインクジェット記録ヘッド用基板として用いる場合について説明したが、本発明の半導体素子はそれに限定されず、様々な装置に応用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施形態の半導体素子の要部を示す断面図である。
【図２】（ａ）は図１に示す半導体素子を形成する際に切断される溝をシリコン基板に形成した状態を示す模式的斜視図、（ｂ）は図１に示す半導体素子を形成する際に切断を容易にするための貫通穴をシリコン基板に形成した状態を示す模式的斜視図である。
【図３】図１に示す半導体素子の製造工程を示す断面図である。
【図４】図３に続く半導体素子の製造工程を示す断面図である。
【図５】図４に続く半導体素子の製造工程を示す断面図である。
【図６】図５に続く半導体素子の製造工程を示す断面図である。
【図７】図６に続く半導体素子の製造工程を示す断面図である。
【図８】図７に続く半導体素子の製造工程を示す断面図である。
【図９】図８に続く半導体素子の製造工程を示す断面図である。
【図１０】図９に続く半導体素子の製造工程を示す断面図である。
【図１１】図１０に続く半導体素子の製造工程を示す断面図である。
【図１２】図１１に続く半導体素子の製造工程を示す断面図である。
【図１３】図１２に続く半導体素子の製造工程を示す断面図である。
【図１４】本発明の第１の実施形態の半導体素子の変形例の要部を示す断面図である。
【図１５】本発明の第２の実施形態の半導体素子の要部を示す断面図である。
【図１６】本発明の第２の実施形態の半導体素子の変形例の要部を示す断面図である。
【図１７】本発明の第２の実施形態の半導体素子の変形例の要部を示す断面図である。
【図１８】本発明の第２の実施形態の半導体素子の変形例の要部を示す断面図である。
【図１９】本発明の第２の実施形態の半導体素子の変形例の要部を示す断面図である。
【図２０】（ａ）は本発明の第３の実施形態の２つの半導体チップの要部を示す断面図であり、（ｂ）はそれらの２つの半導体チップを接合した半導体素子を示す断面図である。
【図２１】（ａ）は図２０に示す２つの半導体チップの要部を示す模式的平面図であり、（ｂ）はそれらの２つの半導体チップを接合した半導体素子を示す模式的平面である。
【図２２】（ａ）は図２０に示す半導体チップを形成する際に切断される溝をシリコン基板に形成した状態を示す模式的斜視図、（ｂ）はその溝の形成工程を模式的に示す平面図である。
【図２３】図２０に示す半導体チップの製造工程の一部を示す断面図である。
【図２４】本発明の第３の実施形態の半導体チップの変形例を形成する際に切断される溝をシリコン基板に形成した状態を示す模式的斜視図である。
【図２５】本発明の第３の実施形態の半導体チップの変形例を形成する際に切断される溝をシリコン基板に形成した状態を示す模式的斜視図である。
【図２６】本発明の第３の実施形態の半導体チップの変形例を形成する際に切断される溝をシリコン基板に形成した状態を示す模式的斜視図である。
【図２７】（ａ）は従来の多数の半導体素子をシリコン基板に形成する工程の一部を示す断面図、（ｂ）は従来の半導体素子にボールバンプを形成した後に切断する工程を示す断面図、（ｃ）は従来の半導体素子のボールバンプに外部導電部材を接続した状態を示す断面図である。
【図２８】従来の半導体素子のボールバンプに外部導電部材を接続した後、接続部分を封止した状態を示す断面図である。
【符号の説明】
【００４３】
１  シリコン基板
３  発熱抵抗体（エネルギー発生手段）
４  アルミニウム配線層
１０  金めっき層（接続用電極）
１１  有機膜
１２  有機膜
１２ａ  インク吐出口が設けられた面
１３  インク吐出口
１４  インク流路
１６  ＴＡＢリード（外部導電部材）
１７  封止材
１８  凹凸部
２０，２３  半導体素子
２１  溝
２２  段差部
２３ａ  半導体チップ
【図１】
0004630680.tif 000002
【図２】
0004630680.tif 000003
【図３】
0004630680.tif 000004
【図４】
0004630680.tif 000005
【図５】
0004630680.tif 000006
【図６】
0004630680.tif 000007
【図７】
0004630680.tif 000008
【図８】
0004630680.tif 000009
【図９】
0004630680.tif 000010
【図１０】
0004630680.tif 000011
【図１１】
0004630680.tif 000012
【図１２】
0004630680.tif 000013
【図１３】
0004630680.tif 000014
【図１４】
0004630680.tif 000015
【図１５】
0004630680.tif 000016
【図１６】
0004630680.tif 000017
【図１７】
0004630680.tif 000018
【図１８】
0004630680.tif 000019
【図１９】
0004630680.tif 000020
【図２０】
0004630680.tif 000021
【図２１】
0004630680.tif 000022
【図２２】
0004630680.tif 000023
【図２３】
0004630680.tif 000024
【図２４】
0004630680.tif 000025
【図２５】
0004630680.tif 000026
【図２６】
0004630680.tif 000027
【図２７】
0004630680.tif 000028
【図２８】
0004630680.tif 000029