(57)【特許請求の範囲】
【請求項１】
表示部と額縁部を有するアレイ基板を備え、
前記表示部は、複数の配線と、前記配線と接続された複数の薄膜トランジスタとを備え、
前記額縁部は、前記薄膜トランジスタを駆動する駆動回路を備えた画像表示装置の製造方法において、前記配線を形成するにあたって、
基板上に第１配線材料からなる第１膜を成膜する工程と、
前記第１膜を異方性エッチングして第１配線層を形成する工程と、
前記第１配線層を含む基板上に前記第１配線材料に比べ微細加工が困難な且つ低抵抗な第２配線材料からなる第２膜を成膜する工程と、
前記第２膜を等方性エッチングして前記第１配線層上に第２配線層を形成する工程と
を備えたことを特徴とする画像表示装置の製造方法。
【請求項２】
前記第１配線層の線幅は、前記第２配線層の線幅より小さいことを特徴とする請求項１に記載の画像表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、液晶表示装置、有機エレクトロ・ルミネセンス表示装置等の画像表示装置及びその製造方法に係り、特に、微細加工が可能で低抵抗なアレイ基板を備えた画像表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
基板上の表示部に高精細液晶デバイスを備えるとともに同一基板上の額縁部に駆動回路を備えた駆動回路一体型液晶表示装置において、大画面化に伴ない、配線への高速の書き込みを容易にするために配線の低抵抗化が要求されている。
【０００３】
一方、周辺部の駆動回路に駆動能力の高い薄膜トランジスタすなわちＴＦＴを集積して、外部回路を省くことが可能な構成の場合、ＴＦＴの高性能化が要求されている。しかも、回路が複雑になると、規定の額縁部に収めるためには、ＴＦＴのサイズを小さくする必要が生じる。また、配線も幅を細くする必要が生じるため、低抵抗な材料が必要となる。
【０００４】
ところが、微細化に適し、しかも抵抗が低い材料が存在しないため、デバイス設計が困難である。
【０００５】
【発明が解決しようとする課題】
上述したように、従来の方法により作成した液晶表示装置では、微細化と低抵抗化とを同時に満たす材料がなく、デバイス設計が困難となる問題が生じる。このため、額縁部における面積の縮小や、基板上における有効表示部の面積の拡大が困難となる。
【０００６】
この発明は、上述した問題点に鑑みなされたものであって、その目的は、微細化に適した材料及び低抵抗な材料を役割に応じて使い分け、微細化及び低抵抗化を可能とし、狭額縁化を実現することが可能な画像表示装置及びこの画像表示装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本実施形態によれば、
表示部と額縁部を有するアレイ基板を備え、前記表示部は、複数の配線と、前記配線と接続された複数の薄膜トランジスタとを備え、前記額縁部は、前記薄膜トランジスタを駆動する駆動回路を備えた画像表示装置の製造方法において、前記配線を形成するにあたって、基板上に第１配線材料からなる第１膜を成膜する工程と、前記第１膜を異方性エッチングして第１配線層を形成する工程と、前記第１配線層を含む基板上に前記第１配線材料に比べ微細加工が困難な且つ低抵抗な第２配線材料からなる第２膜を成膜する工程と、前記第２膜を等方性エッチングして前記第１配線層上に第２配線層を形成する工程と、を備えたことを特徴とする画像表示装置の製造方法が提供される。
【０００９】
【発明の実施の形態】
以下、この発明の画像表示装置及びこの画像表示装置の製造方法の一実施の形態について図面を参照して説明する。
【００１０】
この発明の画像表示装置、例えばアクティブマトリクス型液晶表示装置の画像を表示する表示エリア（表示部）に備えられたスイッチング素子や、表示エリア周辺の周辺エリア（額縁部）に備えられた駆動回路素子は、主に、ｎチャネル型薄膜トランジスタ及びｐチャネル型薄膜トランジスタによって構成されている。これらの薄膜トランジスタは、半導体層としてポリシリコン薄膜を備えている。
【００１１】
図１には、同一基板上の周辺エリアに形成したｎチャネル型薄膜トランジスタ及びｐチャネル型薄膜トランジスタを駆動回路として利用し、表示エリアに形成したｎチャネル型薄膜トランジスタを画素スイッチング素子として利用した液晶表示装置の液晶表示パネルの一例が概略的に示されている。
【００１２】
図２には、アクティブマトリクス型液晶表示装置の回路構成が概略的に示されている。
【００１３】
液晶表示パネル１０は、図１及び図２に示すように、アレイ基板１００と、このアレイ基板１００に対向配置された対向基板２００と、アレイ基板１００と対向基板２００との間に配置された液晶組成物３００とを備えている。このような液晶表示パネル１０において、画像を表示する表示エリア１０２は、アレイ基板１００と対向基板２００とを貼り合わせるシール材１０６によって囲まれた領域内に形成されている。表示エリア１０２内から引出された配線や駆動回路、電源供給配線などを有する周辺エリア１０４は、シール材１０６の外側の領域に形成されている。
【００１４】
アレイ基板１００の表示エリア１０２は、図２に示すように、透明な絶縁性基板、例えば厚さが０．７ｍｍのガラス基板上にマトリクス状に配置されたｍｘｎ個の画素電極１５１、これら画素電極１５１の行方向に沿って形成されたｍ本の走査線Ｙ１〜Ｙｍ、これら画素電極１５１の列方向に沿って形成されたｎ本の信号線Ｘ１〜Ｘｎ、ｍｘｎ個の画素電極１５１に対応して走査線Ｙ１〜Ｙｍおよび信号線Ｘ１〜Ｘｎの交差位置近傍にスイッチング素子として配置されたｍｘｎ個の薄膜トランジスタすなわち画素ＴＦＴ１２１を有している。また、アレイ基板１００の周辺エリア１０４は、走査線Ｙ１〜Ｙｍを駆動する走査線駆動回路１８、信号線Ｘ１〜Ｘｎを駆動する信号線駆動回路１９などを有している。
【００１５】
図３に示すように、ＴＦＴ１２１は、ポリシリコン薄膜を活性層とする例えばトップゲート型ポリシリコン薄膜トランジスタによって構成されている。すなわち、ＴＦＴ１２１は、ガラス基板１０１上のアンダーコート絶縁膜１１１を介して配置された、チャネル領域１１２Ｃ、ソース領域１１２Ｓ、及び、ドレイン領域１１２Ｄを有するポリシリコン薄膜１１２を備えている。ＴＦＴ１２１のゲート電極１１４は、ゲート絶縁膜１１３上に配置された走査線Ｙからチャネル領域１１２Ｃ上に延出されている。
【００１６】
ＴＦＴ１２１のドレイン電極は、第１配線材料によって形成された第１電極部１１６Ｄ、及び、第１配線材料とは異なる第２配線材料によって形成された第２電極部１１８Ｄによって構成されている。第１電極部１１６Ｄは、ゲート絶縁膜１１３及び第１層間絶縁膜１１５を貫通してポリシリコン薄膜１１２のドレイン領域１１２Ｄにコンタクトしている。第２電極部１１８Ｄは、第２層間絶縁膜１３０を貫通して第１電極部１１６Ｄにコンタクトしているとともに、信号線Ｘと一体的に形成されている。
【００１７】
ＴＦＴ１２１のソース電極は、第１配線材料によって形成された第１電極部１１６Ｓ、及び、第２配線材料によって形成された第２電極部１１８Ｓによって構成されている。第１電極部１１６Ｓは、ゲート絶縁膜１１３及び層間絶縁膜１１５を貫通してポリシリコン薄膜１１２のソース領域１１２Ｓにコンタクトしている。第２電極部１１８Ｓは、第２層間絶縁膜１３０を貫通して第１電極部１１６Ｓにコンタクトしている。
【００１８】
第１電極部１１６Ｄ、１１６Ｓなどの第１配線を構成する第１配線材料は、第２配線材料より相対的に抵抗率が大きく、また、ドライエッチングなどの異方性エッチングによって微細加工可能な材料である。第１配線は、例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタンの積層膜などによって形成される。
【００１９】
第２電極部１１８Ｄ、１１８Ｓなどの第２配線を構成する第２配線材料は、第１配線材料より相対的に抵抗率が小さく、また、ウエットエッチングなどの等方性エッチングによって加工される。第２配線は、例えば、銀合金などによって形成される。
【００２０】
第１配線、例えば、図３に示したような第１電極部１１６Ｄ、１１６Ｓは、上述したように、異方性エッチングによって加工される。このため、第１配線におけるエッジ部の下層面とのなす角度θ１は、第２配線、例えば第２電極部１１８Ｄ、１１８Ｓにおけるエッジ部の下層面とのなす角度θ２より相対的に大きい。
【００２１】
また、第１配線は、微細加工可能な第１配線材料を異方性エッチングすることによって形成される。このため、第１配線の線幅は、第２配線の線幅より小さくすることが可能となる。
【００２２】
また、アレイ基板１００は、第２層間絶縁膜１３０上、及び第２電極部１１８Ｄ、１１８Ｓなどの配線部上に、アクリル樹脂などによって形成された有機絶縁層１３１を備えている。
【００２３】
画素電極１５１は、有機絶縁膜１３０を貫通してＴＦＴ１２１のソース電極を構成する第２電極部１１８Ｓに電気的に接続されている。この画素電極１５１は、透明導電性部材、例えばインジウム−ティン−オキサイドすなわちＩＴＯによって形成されている。画素電極１５１の表面は、対向基板２００との間に介在される液晶組成物３００を配向させるための配向膜１６０によって覆われている。
【００２４】
アレイ基板１００の周辺エリア１０４に配置された走査線駆動回路１８及び信号線駆動回路１９は、ｎチャネル型薄膜トランジスタ及びｐチャネル型薄膜トランジスタからなる相補型の回路によって構成されている。これらの薄膜トランジスタは、ポリシリコン薄膜を活性層とする例えばトップゲート型薄膜トランジスタである。
【００２５】
アレイ基板１００の表示エリア１０２及び周辺エリア１０４における非画素部、すなわち信号線Ｘ及び走査線Ｙなどの配線パターン、ＴＦＴ１２１などの上には、アレイ基板１００と対向基板２００との間に所定幅のギャップを形成するためのスペーサが配置されている。
【００２６】
対向基板２００は、図２及び図３に示すように、透明な絶縁性基板、例えば厚さが０．７ｍｍのガラス基板２０１上に配設されたカラーフィルタ２０３を備えている。このカラーフィルタ２０３は、対向基板２００の画素電極１５１に対向する領域であって、赤画素（Ｒ）領域、緑画素（Ｇ）領域、青画素（Ｂ）領域のそれぞれに対応する領域に配置されている。このカラーフィルタ２０３は、例えば、各色成分の顔料を分散させた樹脂によって形成されている。
【００２７】
このカラーフィルタ２０３の表面は、画素電極１５１との間で電位差を形成する透明導電性部材、例えばインジウム−ティン−オキサイドすなわちＩＴＯによって形成された対向電極２０４によって覆われている。また、この対向電極２０４の表面は、アレイ基板１００との間に介在される液晶組成物３００を配向させるための配向膜２０７によって覆われている。
【００２８】
これらのアレイ基板１００及び対向基板２００は、スペーサによって所定のギャップを形成した状態でシール材１０６によって貼り合わされる。液晶層３００は、このアレイ基板１００と対向基板２００との間に形成された所定のギャップに封入される。
【００２９】
対向電極２０４は、複数の画素電極１５１に対向して所定の基準電位に設定される。基板の周囲に配置された電極転移材すなわちトランスファとしての銀ペーストは、アレイ基板１００から対向基板２００へ電圧を供給するために設けられ、対向電極２０４は、トランスファを介して接続された対向電極駆動回路２０により駆動される。
【００３０】
図２に示すように、液晶容量ＣＬは、画素電極１５１、対向電極２０４、及びこれらの電極間に挟持された液晶層３００によって形成される。また、補助容量Ｃｓは、液晶容量ＣＬと電気的に並列に形成される。この補助容量Ｃｓは、一対の電極、すなわち、画素電極１５１と同電位の補助容量電極６１と、所定の電位に設定された補助容量線５２との間に形成される電位差によって形成される。補助容量電極６１は、ポリシリコン薄膜によって形成され、画素電極１５１にコンタクトしている。また、補助容量線５２は、ゲート電極１１４と一体の走査線Ｙと同一材料によって形成されている。
【００３１】
この液晶表示パネル１０の表面、すなわちアレイ基板１００側のガラス基板１０１の外面には、偏光板１７０が配置されているとともに、対向基板２００側のガラス基板２０１の外面には、偏光板２７０が配置されている。
【００３２】
上述したような液晶表示装置において、微細加工が要求される配線部は、第１配線材料を成膜した後、ドライエッチングなどの異方性エッチングを施すことによって形成される。微細加工が要求される配線部としては、例えば、表示エリア１０２内のＴＦＴを構成するドレイン電極及びソース電極の第１電極部１１６Ｄ及び１１６Ｓ、周辺エリア１０４に配置された駆動回路のＴＦＴを構成するドレイン電極及びソース電極、及び、これらに接続される各種配線などである。
【００３３】
このように、周辺エリア１０４において、ＴＦＴを構成する各種配線を微細加工することにより、周辺エリア１０４の面積を縮小することが可能となり、小面積に複雑な回路を集積することが可能となる。このため、十分な駆動性能を確保しつつ、液晶表示装置の狭額縁化を実現することができるとともに、表示部を形成する有効面積を拡大することが可能となる。
【００３４】
また、上述したような液晶表示装置において、低抵抗化が要求される配線部は、第２配線材料を成膜した後、ウエットエッチングなどの等方性エッチングを施すことによって形成される。低抵抗化が要求される配線部としては、例えば、表示エリア１０２内のＴＦＴを構成するドレイン電極及びソース電極の第２電極部１１８Ｄ及び１１８Ｓ、第２電極部１１８Ｄと一体の信号線Ｘ、ゲート線Ｙ、周辺エリア１０４における電源供給配線などの各種配線である。
【００３５】
このように、比較的配線距離が長く、電圧降下が許されない配線を低抵抗な材料によって形成することにより、高速な駆動が可能となり、表示性能を向上することが可能となる。
【００３６】
次に、この液晶表示装置のアレイ基板の製造方法、特に表示エリアにスイッチング素子としての画素ＴＦＴ（ｎチャネル型薄膜トランジスタ）を備えたアレイ基板の製造方法について説明する。
【００３７】
すなわち、絶縁基板、例えばガラス基板１０１上に、プラズマＣＶＤ法により、酸化シリコン膜及び窒化シリコン膜を堆積し、不純物の拡散を防ぐ２層構造のアンダーコート絶縁膜１１１を形成する。
【００３８】
続いて、このアンダーコート絶縁膜１１１上に、プラズマＣＶＤ法により、非晶質半導体薄膜として非晶質シリコン薄膜を５０ｎｍの膜厚で堆積する。そして、この非晶質シリコン薄膜が成膜されたガラス基板を、アニール炉においてアニールすることにより、非晶質シリコン薄膜に含まれる水素を除去する脱水素処理を行う。
【００３９】
続いて、堆積した非晶質シリコン薄膜の全面に、例えば、エキシマレーザ光を照射して、非晶質シリコンを溶融し、結晶化する。これにより、ポリシリコン薄膜を形成する。続いて、例えばフォトリソグラフィ工程により、ポリシリコン薄膜を所定の形状にパターニングして、薄膜トランジスタの半導体層１１２、及び、補助容量電極６１を形成する。
【００４０】
続いて、ガラス基板全面にポリシリコン薄膜を覆うように、ゲート絶縁膜１１３を１００ｎｍの膜厚で形成する。
【００４１】
続いて、ゲート絶縁膜１１３上の全面に、スパッタ法により、３００ｎｍの膜厚の金属膜を形成する。そして、フォトリソグラフィ工程により、この金属膜をパターニングして、画素ＴＦＴ１２１のゲート電極１１４及び走査線Ｙを一体的に形成するとともに、補助容量電極６１との間で補助容量Ｃｓを形成する補助容量線５２を形成する。このゲート電極１１４と一体の走査線Ｙや、補助容量線５２は、相対的に低効率が小さい上述した第２配線材料によって形成されても良いし、他の金属材料によって形成されても良い。
【００４２】
このフォトリソグラフィ工程では、まず、ゲート絶縁膜１１３上に成膜された金属膜の全面にフォトレジストを塗布する。そして、このフォトレジストを、ゲート電極１１４の電極形状、走査線Ｙの配線形状、及び補助容量線５２の配線形状に対応したパターンを有するフォトマスクを介して露光する。そして、このフォトレジストを所定の現像液によって現像し、ゲート電極１１４の形状、走査線Ｙの配線形状、及び補助容量線５２の配線形状に対応した部分を残すとともに他の部分を除去して金属膜を露出させる。そして、例えばドライエッチングにより、露出した金属膜をエッチングして除去する。そして、残ったフォトレジストを除去し、所定の形状のゲート電極１１４、走査線Ｙ、及び補助容量線５２を形成する。
【００４３】
続いて、このゲート電極１１４をマスクとして、非質量分離型のイオン注入装置を用いて、半導体層１１２のチャネル領域１１２Ｃを挟んだ両側に、ホスフィンなどの不純物をドーピングする。これにより、ｎチャネル型薄膜トランジスタのソース領域１１２Ｓ及びドレイン領域１１２Ｄを形成する。そして、６００℃で１時間、アニールを行い、ソース領域１１２Ｓ及びドレイン領域１１２Ｄに注入した不純物を活性化する。
【００４４】
続いて、ゲート絶縁膜１１３及びゲート電極１１４の上に、６００ｎｍの膜厚で第１層間絶縁膜１１５を形成する。そして、この第１層間絶縁膜１１３及びゲート絶縁膜１１３に、フォトリソグラフィ工程により、半導体層１１２のソース領域１１２Ｓ及びドレイン領域１１２Ｄまで貫通するコンタクトホール１１９Ｓ、１１９Ｄを形成する。
【００４５】
続いて、第１層間絶縁膜１１５上に、スパッタ法により、第１配線材料として、Ｔｉ／Ａｌ／Ｔｉの積層膜を成膜する。そして、この第１配線材料をフォトリソグラフィ工程によりパターニングして、コンタクトホール１１９Ｓを介してソース領域１１２Ｓにコンタクトするソース電極の第１電極部１１６Ｓと、コンタクトホール１１９Ｄを介してドレイン領域１１２Ｄにコンタクトするドレイン電極の第１電極部１１６Ｄと、を形成する。
【００４６】
このフォトリソグラフィ工程では、まず、第１層間絶縁膜１１５上に成膜された第１配線材料の全面にフォトレジストを塗布する。そして、このフォトレジストを、ソース電極及びドレイン電極の第１電極部１１６Ｓ、１１６Ｄの電極形状、微細加工が必要な各種配線の配線形状などに対応したパターンを有するフォトマスクを介して露光する。そして、このフォトレジストを所定の現像液によって現像し、電極形状や配線形状に対応した部分を残すとともに他の部分を除去して第１配線材料としての金属膜を露出させる。そして、異方性エッチング、例えばドライエッチングにより、露出した金属膜をエッチングして除去する。そして、残ったフォトレジストを除去し、所定の形状の第１電極部１１６Ｓ、１１６Ｄや、各種配線を形成する。
【００４７】
続いて、第１層間絶縁膜１１５及び第１電極部１１６Ｓ、１１６Ｄの上に、６００ｎｍの膜厚で窒化シリコン膜などを成膜することにより第２層間絶縁膜１３０を形成する。そして、この第２層間絶縁膜１３０に、フォトリソグラフィ工程により、第１電極部１１６Ｓ、１１６Ｄまで貫通するコンタクトホール１２０Ｓ、１２０Ｄを形成する。
【００４８】
続いて、第２層間絶縁膜１３０上に、スパッタ法により、第２配線材料として、銀合金膜を成膜する。そして、この第２配線材料をフォトリソグラフィ工程によりパターニングして、コンタクトホール１２０Ｓを介して第１電極部１１６Ｓにコンタクトするソース電極の第２電極部１１８Ｓと、コンタクトホール１２０Ｄを介して第１電極部１１６Ｄにコンタクトするドレイン電極の第２電極部１１８Ｄと、このドレイン電極の第２電極部１１８Ｄに一体の信号線Ｘと、を形成する。
【００４９】
このフォトリソグラフィ工程では、まず、第２層間絶縁膜１３０上に成膜された第２配線材料の全面にフォトレジストを塗布する。そして、このフォトレジストを、ソース電極及びドレイン電極の第２電極部１１８Ｓ、１１８Ｄの電極形状、低抵抗配線が必要な信号線Ｘなどの各種配線の配線形状などに対応したパターンを有するフォトマスクを介して露光する。そして、このフォトレジストを所定の現像液によって現像し、電極形状や配線形状に対応した部分を残すとともに他の部分を除去して第２配線材料としての銀合金膜を露出させる。そして、等方性エッチング、例えばウエットエッチングにより、露出した金属膜をエッチングして除去する。そして、残ったフォトレジストを除去し、所定の形状の第２電極部１１８Ｓ、１１８Ｄや、信号線Ｘなどの各種配線を形成する。
【００５０】
続いて、第２層間絶縁膜１３０及び第２電極部１１８Ｓ、１１８Ｄの上に、６００ｎｍの膜厚で有機絶縁膜１３１を形成する。そして、この有機絶縁膜１３１に、フォトリソグラフィ工程により、ソース電極の第２電極部１１８Ｓまで貫通するコンタクトホール１２２Ｓを形成する。
【００５１】
続いて、有機絶縁膜１３１上に、スパッタ法により、透明導電性部材、例えばＩＴＯを成膜する。そして、このＩＴＯをフォトリソグラフィ工程によりパターニングして、コンタクトホール１２２Ｓを介してソース電極の第２電極部１１８Ｓにコンタクトした画素電極１５１を形成する。
【００５２】
続いて、有機絶縁膜１３１及び画素電極１５１を覆うように、基板の全面に配向膜１６０を形成する。
【００５３】
このようにして、アレイ基板１００が製造される。
【００５４】
このアレイ基板１００において、その周辺エリア１０４に設けられる駆動回路として利用されるｎチャネル型薄膜トランジスタ及びｐチャネル型薄膜トランジスタは、上述したように、微細加工が可能な第１配線材料によって形成される。また、周辺エリア１０４において、特に配線抵抗を低減を要求されないような配線については、微細加工可能な第１配線材料によって形成される。
【００５５】
すなわち、これら第１配線材料を用いて形成される表示エリア１０２及び周辺エリア１０４における各種配線は、上述したソース電極及びドレイン電極の第１電極部１１６Ｓ、１１６Ｄを形成する工程と同時に形成される。
【００５６】
これにより、周辺エリア１０４の面積を縮小することが可能となり、十分な駆動性能を確保しつつ、液晶表示装置の狭額縁化を実現することができる。
【００５７】
また、このアレイ基板１００において、その周辺エリア１０４に設けられる電源供給配線は、上述したように、低抵抗配線の形成が可能な第２配線材料によって形成される。また、周辺エリア１０４において、特に微細加工が要求されずに低抵抗配線が要求される各種配線については、この第２配線材料によって形成される。
【００５８】
すなわち、これら第２配線材料を用いて形成される表示エリア１０２及び周辺エリア１０４における各種配線は、上述したソース電極及びドレイン電極の第２電極部１１８Ｓ、１１８Ｄを形成する工程と同時に形成される。
【００５９】
これにより、比較的配線距離が長く、電圧降下が許されない配線を低抵抗な材料によって形成することにより、高速な駆動が可能となり、表示性能を向上することが可能となる。
【００６０】
上述したように、この発明の画像表示装置及びこの画像表示装置の製造方法によれば、まず先に、微細加工が容易な第１配線材料を異方性エッチング（ドライエッチング）することにより第１配線を形成し、その後に、層間絶縁膜を隔てて第１配線材料とは異なる微細加工の困難な且つ低抵抗な第２配線材料を等方性エッチング（ウエットエッチング）することにより第２配線を形成する。
【００６１】
このように、微細加工が要求される各種配線については、第１配線材料をパターニングすることによって形成し、低抵抗化が要求される各種配線については、第２配線材料をパターニングすることによって形成する。これにより、微細化に適した材料と低抵抗な材料とを役割に応じて使い分け、両方の機能を兼ね備えることが可能となる。
【００６２】
したがって、狭額縁に収まる微細化による複雑なＴＦＴ回路の実現と、信号線や電源供給配線などの低抵抗配線を同時に実現することができる。
【００６３】
なお、上述した実施の形態では、この発明を液晶表示装置及びその製造方法を用いた例について説明したが、この発明は、これに限定されるものではなく、有機エレクトロ・ルミネッセンス表示装置などの他の画像表示装置及びその製造方法に用いることも可能であることは言うまでもない。
【００６４】
【発明の効果】
以上説明したように、この発明によれば、微細化に適した材料及び低抵抗な材料を役割に応じて使い分け、微細化及び低抵抗化を可能とし、狭額縁化を実現することが可能な画像表示装置及びこの画像表示装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１は、この発明の配線基板の製造方法によって製造された相補型の回路を駆動回路として利用する液晶表示装置の液晶表示パネルの構成及び外観を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルの構成を概略的に示す図である。
【図３】図３は、図１に示した液晶表示パネルの表示エリア内における断面構造を概略的に示す断面図である。
【符号の説明】
１０…液晶表示パネル
１８…走査線駆動回路
１９…信号線駆動回路
２０…対向電極駆動回路
５２…補助容量線
６１…補助容量電極
１００…アレイ基板
１０２…表示エリア（表示部）
１０４…周辺エリア（額縁部）
１１２…半導体層
１１３…ゲート絶縁膜
１１４…ゲート電極
１１５…第１層間絶縁膜
１１６Ｓ、１１６Ｄ…第１電極部
１１８Ｓ、１１８Ｄ…第２電極部
１２１…薄膜トランジスタ
１３０…第２層間絶縁膜
１３１…有機絶縁膜
１５１…画素電極
２００…対向基板
２０４…対向電極
３００…液晶組成物（液晶層）
【図１】
0004795555.tif 000002
【図２】
0004795555.tif 000003
【図３】
0004795555.tif 000004