(57)【特許請求の範囲】
【請求項１】
入力端子からＤＣ入力電圧を入力し出力端子より降圧されたＤＣ出力電圧を出力する降圧型ＤＣ−ＤＣコンバータとして機能する電源装置において、
基準電圧を入力して所望のマージンチェック電圧を設定するマージンチェック電圧設定回路と、該マージンチェック電圧と上記出力電圧を入力し両者の差を誤差信号として出力する誤差増幅器と、上記誤差増幅器の出力をパルス幅変調するパルス幅変調発振器と、該パルス幅変調発振器からのパルス信号より駆動信号を生成する駆動回路と、該駆動回路からの駆動信号に基づいて上記ＤＣ入力電圧を降圧して上記ＤＣ出力電圧を生成する１対の電力半導体スイッチング素子と、を有し、
上記マージンチェック電圧生成回路は、基準電圧を入力して上限マージンチェック電圧を生成する上限マージンチェック電圧発生回路と、直列に接続された複数の抵抗を含む抵抗網と、互いに並列に接続された複数のスイッチを含むスイッチ群と、上記スイッチ群のうちの１つを選択するデコーダと、を有し、
上記スイッチ群の各スイッチは、一端が上記抵抗網の互いに異なる所定位置のノードに接続され、他端が共通となって上記マージンチェック電圧設定回路の出力端子に接続されており、
上記デコーダによって上記複数のスイッチのうちの１つを選択し、選択されたスイッチを閉じることによって基準電圧に対して所定の割合にて増減した所望のマージンチェック電圧が得られることを特徴とする電源装置。
【請求項２】
請求項１記載の電源装置において、上記スイッチ群のスイッチの１つを閉じることによって、上限マージンチェック電圧は上記複数の抵抗の少なくとも１つを経由することによって増減し、上記所望のマージンチェック電圧が得られることを特徴とする電源装置。
【請求項３】
請求項１記載の電源装置において、上記抵抗網は直列に接続された複数の単位抵抗からなり、上記複数の抵抗の各々は、１つの単位抵抗又は複数の直列接続された単位抵抗によって構成されていることを特徴とする電源装置。
【請求項４】
請求項３記載の電源装置において、上記単位抵抗の抵抗値は、該単位抵抗による電圧降下量が基準電圧の１％に相当するように設定されていることを特徴とする電源装置。
【請求項５】
請求項１記載の電源装置において、上記上限マージンチェック電圧発生回路は、演算増幅器と２つの抵抗を含み該２つの抵抗の中点を上記演算増幅器に負帰還して構成される非反転増幅回路を含むことを特徴とする電源装置。
【請求項６】
請求項５記載の電源装置において、上記上限マージンチェック電圧発生回路の２つの抵抗の各々は、上記抵抗網に含まれる直列に接続された複数の抵抗によって構成され、上記抵抗網のうち基準電圧に等しい電圧を有する接続点より上記演算増幅器に負帰還されることを特徴とする電源装置。
【請求項７】
請求項１に記載の電源装置において、上記上限マージンチェック電圧発生回路は、電圧マージンチェックを行わないときは、入力した基準電圧をそのまま上記誤差増幅器に出力することを特徴とする電源装置。
【請求項８】
請求項１記載の電源装置において、上記マージンチェック電圧設定回路は、外部からディジタルコードを入力し、該ディジタルコードに基づいて上記複数のスイッチのうちの１つを閉じることを特徴とする電源装置。
【請求項９】
請求項１記載の電源装置において、上記マージンチェック電圧設定回路の出力端に、過電圧検出用比較電圧を設定する過電圧検出回路が設けられていることを特徴とする電源装置。
【請求項１０】
請求項９記載の電源装置において、上記過電圧検出用比較電圧は、上記マージンチェック電圧に基づいて設定されることを特徴とする電源装置。
【請求項１１】
請求項９記載の電源装置において、上記過電圧検出用比較電圧は、上記上限マージンチェック電圧発生回路によって発生される上限マージンチェック電圧であることを特徴とする電源装置。
【請求項１２】
請求項９記載の電源装置において、上記過電圧検出用比較電圧は、上記基準電圧に基づいて設定されることを特徴とする電源装置。
【請求項１３】
請求項９記載の電源装置において、上記過電圧検出用比較電圧は、上記基準電圧の半分の値に基づいて設定されることを特徴とする電源装置。
【請求項１４】
請求項１記載の電源装置において、上記マージンチェック電圧設定回路の出力端に、パワーグッド判定用比較電圧を設定するパワーグッド回路が設けられていることを特徴とする電源装置。
【請求項１５】
請求項１４記載の電源装置において、上記パワーグッド判定用比較電圧は上記マージンチェック電圧に基づいて設定されることを特徴とする電源装置。
圧として出力することを特徴とする電源装置。
【請求項１６】
請求項１記載の電源装置において、上記マージンチェック電圧設定回路、上記誤差増幅器、及び、上記パルス幅変調発振器は１つの集積回路に搭載されていることを特徴とする電源装置。
【請求項１７】
請求項１から１６のいずれか１項記載の電源装置と、該電源装置から直流電圧の供給を受けるＣＰＵとメモリと、該メモリの情報を記憶するハードディスク装置とを有する情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マージンチェック電圧設定回路を内蔵した電源装置に関し、特に、降圧型ＤＣ−ＤＣコンバータとして機能する電源装置に関する。
【背景技術】
【０００２】
ハードディスク装置等の管理を司る情報処理装置の製造工程では、品質保証試験として電圧マージンチェックが実施される。電圧マージンチェックでは、電源装置の出力からのフィードバック電圧又は基準電圧を、上下に所定の範囲にて変化させたマージンチェック電圧を用いて、半導体デバイスの論理回路やメモリ等が正常に動作することを確認する。
【０００３】
特開平11−352195号公報には、電源装置と論理基板又はデバイスの間に電圧マージン試験用電源装置を挿入することによって、電圧マージン試験用インターフェースを備えていない情報処理装置において、電圧マージンチェックを行うことが記載されている。
【０００４】
特開平5−32197号公報には、電源電圧のマージン評価が可能な集積回路に内蔵された電源電圧レギュレータ回路が記載されている。また、特開平7−280889号公報には、テストスイッチをオンにするとテストプログラムが作動し、電源電圧の出力電圧を上限値又は下限値もしくは規定電圧に変化させることができる電圧マージン試験方法が記載されている。
【０００５】
【特許文献１】特開平11−352195号公報
【特許文献２】特開平5−232197号公報
【特許文献３】特開平7−280889号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の電源装置では、電圧マージンチェックを行うために電圧マージン試験用電源装置を挿入する必要があり、小型化、ＩＣ化が困難である。また、電圧マージンチェックを所望の値に設定することが困難である。
【０００７】
情報処理装置の品質保証試験としての電圧マージンチェック試験において問題となるのは、マージンチェック電圧とパワーグッド及び過電圧検出の関係である。従来の技術では、パワーグッド信号を発生するパワーグッド回路及び過電圧検出信号を発生する過電圧検出回路は、マージンチェック電圧設定回路とは別個に設けられていた。したがって、マージンチェック電圧を変化させたとき、マージンチェック電圧がパワーグッド電圧の範囲を超える状態が生じる。マージンチェック電圧がパワーグッド電圧の範囲を超えると情報処理装置がエラーとなり電圧マージンチェック試験を実施することができなくなる。
【０００８】
本発明の目的は、小型化及びＩＣ化が容易なマージンチェック電圧設定回路を備えた電源装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の電源装置は、入力端子からＤＣ入力電圧を入力し出力端子より降圧されたＤＣ出力電圧を出力する降圧型ＤＣ−ＤＣコンバータとして機能する。
【００１０】
本発明の電源装置は、基準電圧を入力して所望のマージンチェック電圧を生成するマージンチェック電圧設定回路と、該マージンチェック電圧と上記出力電圧を入力し両者の差を誤差信号として出力する誤差増幅器と、上記誤差増幅器の出力をパルス幅変調するパルス幅変調発振器と、該パルス幅変調発振器からのパルス信号より駆動信号を生成する駆動回路と、該駆動回路からの駆動信号に基づいて上記ＤＣ入力電圧を降圧して上記ＤＣ出力電圧を生成する１対の電力半導体スイッチング素子と、を有する。
【００１１】
本発明によると、マージンチェック電圧設定回路は、基準電圧を入力して上限マージンチェック電圧を発生する上限マージンチェック電圧発生回路と、直列に接続された複数の抵抗を含む抵抗網と、該抵抗網に接続された複数のスイッチを含むスイッチ群とを有し、上記複数のスイッチのうちの１つを閉じることによって基準電圧に対して所定の割合にて増減した所望のマージンチェック電圧が得られる。
【００１２】
本発明によると、マージンチェック電圧設定回路の出力端に、過電圧検出用比較電圧を設定する過電圧検出回路と、パワーグッド判定用比較電圧を設定するパワーグッド回路が設けられている。
【発明の効果】
【００１３】
本発明によると、マージンチェック電圧設定回路を備えた電源装置が小型化及びＩＣ化することができる。更に、マージンチェック電圧と過電圧検出用比較電圧及びパワーグッド比較電圧との間に不具合が生ずることが防止される。
【発明を実施するための最良の形態】
【００１４】
図１に本発明による電源装置の例を示す。本例の電源装置は、マージンチェック電圧設定回路１２、誤差増幅器１３、パルス幅変調発振器１４、ドライバ１５、１対のパワーＭＯＳＦＥＴ１６、１７、インダクタ１８及びキャパシタ１９を有する。インダクタ１８及びキャパシタ１９によってＬＣ平滑フィルタが形成される。
【００１５】
上側パワーＭＯＳＦＥＴ１６のドレインには電源装置の入力端子１が接続され、下側パワーＭＯＳＦＥＴ１７のソースは接地されている。上側パワーＭＯＳＦＥＴ１６のドレインと下側パワーＭＯＳＦＥＴ１７のソースの接続点には、ＬＣ平滑フィルタを介して電源装置の出力端子２が接続されている。出力端子２に出力される出力電圧Ｖｏｕｔは、フィードバック電圧Ｖｆｂ（＝Ｖｏｕｔ）として、フィードバック電圧接続端子３にフィードバックされる。
【００１６】
まず本実施例の電源装置が、通常の降圧型コンバータとして機能する場合を簡単に説明する。マージンチェック電圧設定回路１２に、基準電圧源１１から基準電圧Ｖｒｅｆを入力し、ディジタル設定端子６〜９にディジタルコードを設定することによって、マージンチェック電圧設定回路１２の出力端子５より基準電圧Ｖｒｅｆを出力する。
【００１７】
誤差増幅器１３は、正の入力端子より基準電圧Ｖｒｅｆを入力し、負の入力端子より、フィードバック電圧Ｖｆｂを入力する。誤差増幅器１３は、基準電圧Ｖｒｅｆとフィードバック電圧Ｖｆｂ（＝Ｖｏｕｔ）の差、即ち、誤差電圧を発生し、それを増幅してパルス幅変調発振器１４に出力する。パルス幅変調発振器１４は、誤差電圧をパルス幅変調し、それをドライバ１５に出力する。ドライバ１５は、変調されたパルスをオン／オフ信号に変換し、それをパワーＭＯＳＦＥＴ１６、１７のゲートに出力する。上側パワーＭＯＳＦＥＴ１６と下側パワーＭＯＳＦＥＴ１７は、ドライバ１５からのオン／オフ信号により交互に駆動する。入力端子１に印加された入力電圧Ｖｉｎは、上側パワーＭＯＳＦＥＴ１６と下側パワーＭＯＳＦＥＴ１７によって入力電圧Ｖｉｎと接地電位の間でパルス状の電圧に変換され、ＬＣ平滑フィルタによって平滑化され、出力端子２に出力電圧Ｖｏｕｔを発生する。
【００１８】
出力電圧Ｖｏｕｔは、フィードバック電圧Ｖｆｂ（＝Ｖｏｕｔ）として、フィードバック電圧接続端子３を経由し、誤差増幅器１３に負帰還される。それによって、誤差増幅器１３からの誤差電圧はゼロになり、出力端子２に生じる出力電圧Ｖｏｕｔは所望の基準電圧Ｖｒｅｆに等しくなる。
【００１９】
出力端子２に得られる出力電圧Ｖｏｕｔは入力端子１に印加される入力電圧Ｖｉｎとデューティαに比例する。従って、次の関係式が成立する。
【００２０】
Ｖｏｕｔ＝Ｖｆｂ＝Ｖｒｅｆ＝α・Ｖｉｎ                          （式１）
この式からデューティαを求めると次のようになる。
α＝Ｖｏｕｔ／Ｖｉｎ                                            （式２）
従って、デューティαは、電圧変換率を表わす。デューティαは、パワーＭＯＳＦＥＴ１６のオン／オフ時間によって決まる。
α＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）                                （式３）
Ｔｏｎはオン時間、Ｔｏｆｆはオフ時間である。従って、デューティαは０と１の間の値をとる。
【００２１】
次に、マージンチェック電圧設定回路１２が所望のマージンチェック電圧Ｖｍを出力する場合を説明する。マージンチェック電圧設定回路１２は、基準電圧源１１から基準電圧Ｖｒｅｆを入力し、ディジタル設定端子６〜９にて設定されたディジタルコードに基づいて、所望のマージンチェック電圧Ｖｍを設定し、それをマージンチェック電圧設定回路１２の出力端子５より出力する。
【００２２】
誤差増幅器１３は、正の入力端子よりマージンチェック電圧Ｖｍを入力し、負の入力端子より、フィードバック電圧Ｖｆｂを入力する。誤差増幅器１３は、マージンチェック電圧Ｖｍとフィードバック電圧Ｖｆｂ（＝Ｖｏｕｔ）の差、即ち、誤差電圧を発生し、それを増幅してパルス幅変調発振器１４に出力する。パルス幅変調発振器１４は、誤差電圧をパルス幅変調し、それをドライバ１５に出力する。ドライバ１５は、変調されたパルスをオン／オフ信号に変換し、それをパワーＭＯＳＦＥＴ１６、１７のゲートに出力する。上側パワーＭＯＳＦＥＴ１６と下側パワーＭＯＳＦＥＴ１７は、ドライバ１５からのオン／オフ信号により交互に駆動する。入力端子１に印加された入力電圧Ｖｉｎは、上側パワーＭＯＳＦＥＴ１６と下側パワーＭＯＳＦＥＴ１７によって入力電圧Ｖｉｎと接地電位の間でパルス状の電圧に変換され、ＬＣ平滑フィルタによって平滑化され、出力端子２に出力電圧Ｖｏｕｔを発生する。
【００２３】
出力電圧Ｖｏｕｔは、フィードバック電圧Ｖｆｂ（＝Ｖｏｕｔ）として、フィードバック電圧接続端子３を経由し、誤差増幅器１３に負帰還される。それによって、誤差増幅器１３からの誤差電圧はゼロになり、出力端子２に生じる出力電圧Ｖｏｕｔは所望のマージンチェック電圧Ｖｍに等しくなる。従って、式１はＶｒｅｆをＶｍに代えることによっても成立することがわかる。
【００２４】
ここでは、半導体スイッチング素子としてパワーＭＯＳＦＥＴを例に説明したが、代わりにＩＧＢＴやＧａＮデバイス、ＳｉＣ（Silicon Carbide）デバイスなどの他のパワースイッチング素子を用いてもよい。
【００２５】
図１の例では、マージンチェック電圧設定回路１２のディジタル設定端子６〜９にて設定するディジタルコードは４ビットであるが、必要に応じてビット数を増減することができる。
【００２６】
図１にて破線で示すように、マージンチェック電圧設定回路１２、誤差増幅器１３、及び、パルス幅変調発振器１４を電源ＩＣ１０として１チップに搭載してよい。しかしながら、この電源ＩＣ１０にドライバ１５を含めてもよく、更に、パワーＭＯＳＦＥＴ１６、１７を含めてもよい。
【００２７】
図２に本発明のマージンチェック電圧設定回路１２の第１の例を示す。本例のマージンチェック電圧設定回路１２は、基準電圧Ｖｒｅｆを入力する入力端子４と、上限マージンチェック電圧Ｖａを発生する上限マージンチェック電圧発生回路２０と、上限マージンチェック電圧発生回路２０の出力端子２４に接続された抵抗１０１〜１１１からなる抵抗網と、スイッチ２０１〜２１１から成るスイッチ群と、マージンチェック電圧Ｖｍを出力する出力端子５と、デコーダ２５を有する。
【００２８】
上限マージンチェック電圧発生回路２０は、演算増幅器２１と抵抗２２、２３からなる非反転増幅回路によって構成されている。演算増幅器２１は基準電圧Ｖｒｅｆを入力し、次の式によって表わされる上限マージンチェック電圧Ｖａを発生する。
【００２９】
Ｖａ＝（１＋Ｒ１／Ｒ２）・Ｖｒｅｆ                            （式４）
【００３０】
但し、Ｒ１、Ｒ２はそれぞれ抵抗２２、２３の抵抗値である。本例では、マージンチェック電圧Ｖｍは、基準電圧Ｖｒｅｆの±４％〜±８％の範囲にて変化する。従って、上限マージンチェック電圧Ｖａは、基準電圧Ｖｒｅｆより８％高い１．０８・Ｖｒｅｆに設定する。そのために、Ｒ１／Ｒ２＝０．０８となるように、抵抗２２、２３の抵抗値を設定する。
【００３１】
Ｖａ＝（１＋Ｒ１／Ｒ２）・Ｖｒｅｆ＝（１＋０．０８）・Ｖｒｅｆ＝１．０８・Ｖｒｅｆ                                                          （式５）
【００３２】
本例によると抵抗網を構成する１１個の抵抗１０１〜１１１は、それぞれ、１個又は複数個の単位抵抗から構成されている。単位抵抗の抵抗値をＲとする。第１〜第４の抵抗１０１〜１０４及び第７〜第１０の抵抗１０７〜１１０の抵抗値は、それぞれＲであり、それぞれ１本の単位抵抗からなる。第５及び第６の抵抗１０５、１０６の抵抗値は、それぞれ４Ｒであり、それぞれ４本の単位抵抗を直列に接続したものである。第１１の抵抗１１１の抵抗値は９２Ｒであり、９２本の単位抵抗を直列に接続したものである。こうして本例では、抵抗網を構成する抵抗は複数の単位抵抗からなり、レシオメトリックにｎ等分されている。この抵抗網の抵抗の作り方は、単位抵抗の比精度を用いるため、ＩＣ化における高精度設計に適した手法である。
【００３３】
単位抵抗の抵抗値Ｒを、基準電圧Ｖｒｅｆの１％に相当するように設定する。即ち、抵抗値Ｒによる電圧降下量が基準電圧Ｖｒｅｆの１％に相当するように設定する。それによって、マージンチェック電圧Ｖｍとして、基準電圧Ｖｒｅｆを±４％〜±８％の範囲にて、１％単位で増減した値として得られる。
【００３４】
デコーダ２５によってスイッチ群の中から１つのスイッチが選択され、選択されたスイッチが閉じる。例えば、第１のスイッチ２０１が閉じると、入力端子４に入力された基準電圧Ｖｒｅｆが出力端子５に出力される。即ち、マージンチェック電圧設定回路１２をバイパスして基準電圧Ｖｒｅｆを取り出すことができる。本例では、電圧マージンチェックを行わない場合、即ち、電源装置を通常の降圧型ＤＣ−ＤＣコンバータとして用いる場合、第１のスイッチ２０１が閉じればよい。
【００３５】
第２のスイッチ２０２が閉じると、上限マージンチェック電圧発生回路２０から出力された上限マージンチェック電圧Ｖａ＝１．０８・Ｖｒｅｆが出力端子５に出力される。即ち、マージンチェック電圧Ｖｍとして基準電圧Ｖｒｅｆより８％高い１．０８・Ｖｒｅｆが得られる。
【００３６】
第３のスイッチ２０３が閉じると、上限マージンチェック電圧発生回路２０からの上限マージンチェック電圧１．０８・Ｖｒｅｆは第１の抵抗１０１を経由することにより１％低下する。従って、出力端子５から出力されるマージンチェック電圧は、上限マージンチェック電圧１．０８・Ｖｒｅｆより１％低い、即ち、基準電圧Ｖｒｅｆより７％高いＶｍ＝１．０７・Ｖｒｅｆとなる。
【００３７】
第６のスイッチ２０６が閉じると、上限マージンチェック電圧発生回路２０からの上限マージンチェック電圧Ｖａ＝１．０８・Ｖｒｅｆは第１、第２、第３及び第４の抵抗１０１〜１０４を経由することにより４％低下する。従って、出力端子５から出力されるマージンチェック電圧は、基準電圧Ｖｒｅｆより４％高いＶｍ＝１．０４・Ｖｒｅｆとなる。同様に、第７のスイッチ２０７が閉じると、上限マージンチェック電圧発生回路２０からの上限マージンチェック電圧１．０８・Ｖｒｅｆは第１〜第６の抵抗１０１〜１０６を経由することにより１２％低下する。従って、出力端子５から出力されるマージンチェック電圧は、基準電圧Ｖｒｅｆより４％低いＶｍ＝０．９６・Ｖｒｅｆとなる。第１１のスイッチ２１１が閉じると、上限マージンチェック電圧発生回路２０からの上限マージンチェック電圧１．０８・Ｖｒｅｆは第１〜第１０の抵抗１０１〜１１０を経由することにより１６％低下する。従って、出力端子５から出力されるマージンチェック電圧は、基準電圧Ｖｒｅｆより８％低いＶｍ＝０．９２・Ｖｒｅｆとなる。
【００３８】
ここでは、単位抵抗の抵抗値Ｒを、基準電圧Ｖｒｅｆの１％に相当する値に設定したので、１０８個の単位抵抗が必要である。しかしながら、単位抵抗の抵抗値Ｒを、基準電圧Ｖｒｅｆの２％に相当する値に設定した場合には、６６個の単位抵抗でよい。この場合、単位抵抗の総数及び総面積は、３８％低減される。単位抵抗の抵抗値Ｒを、基準電圧Ｖｒｅｆの４％に相当する値に設定した場合には、５７個の単位抵抗でよい。この場合、単位抵抗の総数及び総面積は、４７％低減される。
【００３９】
本例では、抵抗網を単位抵抗によって構成するから、マージンチェック電圧設定回路１２のＩＣ化が容易である。また、所望のマージンチェック電圧を段階的に、高精度にて設定することができる。
【００４０】
ここでは、マージンチェック電圧Ｖｍを基準電圧の±４％〜±８％に設定したが、マージンチェック電圧の範囲は、これに限定されるものではなく、他の値であってもよい。
【００４１】
図３に本発明のマージンチェック電圧設定回路１２の第２の例を示す。本例のマージンチェック電圧設定回路１２を図２のマージンチェック電圧設定回路と比較すると、本例では、上限マージンチェック電圧発生回路２０の抵抗２２、２３が除去され、その代わりに、演算増幅器２１の負の入力端子が抵抗網の第５の抵抗１０５と第６の抵抗１０６の中点に接続されている点である。
【００４２】
第１〜第５の抵抗１０１〜１０５の抵抗値の総和と第６〜第１１の抵抗１０６〜１１１の抵抗値の総和の比をγ（＝Ｒ１／Ｒ２）と置くと、γは次のようになる。
【００４３】
γ＝（Ｒ＋Ｒ＋…＋４Ｒ）／（４Ｒ＋Ｒ＋…＋９２Ｒ）＝８Ｒ／１００Ｒ
＝０．０８                                                    （式６）
【００４４】
従って、比γは上限マージンチェック電圧発生回路２０の抵抗値の比Ｒ１／Ｒ２に等しい。そこで、図２の回路において、抵抗２２、２３を除去し、抵抗２２の代わりに、第１〜第５の抵抗１０１〜１０５を用い、抵抗２３の代わりに、第６〜第１１の抵抗１０６〜１１１を用いる。こうして、２つの抵抗２２、２３を省略することができる。
【００４５】
図４に本発明のマージンチェック電圧設定回路１２の第３の例を示す。本例のマージンチェック電圧設定回路１２は図３のマージンチェック電圧設定回路１２の出力側に一次遅れ回路３０を接続したものである。本例では、一次遅れ回路３０としてキャパシタ３１と抵抗３２から成るＣＲフィルタを用いている。
【００４６】
マージンチェック電圧設定回路１２のスイッチの１つが閉じると、出力端子５に得られるマージンチェック電圧Ｖｍはステップ状に変化する。それによって、電源装置の出力電圧Ｖｏｕｔがオーバーシュート、又はアンダーシュートする可能性がある。オーバーシュート、又はアンダーシュートは、マージンチェック電圧設定回路１２の出力電圧Ｖｍの過渡変化が電源装置の負帰還制御ループ内の応答より速い場合に発生し易い。そこで本例では、電源装置の出力のオーバーシュート又はアンダーシュートを回避するために、マージンチェック電圧設定回路１２の出力側に一次遅れ回路３０を設け、出力電圧がステップ状に変化した時のオーバーシュート又はアンダーシュートの発生を防止して、電源装置の負帰還制御ループの動作安定性を改善している。これにより、マージンチェック電圧の切換時の電圧安定度を高める効果がある。
【００４７】
図５に本発明のマージンチェック電圧設定回路１２の第４の例を示す。本例では、マージンチェック電圧設定回路１２の出力側に一次遅れ回路３０を設けるが、抵抗はスイッチ群のスイッチによって代用した。マージンチェック電圧設定回路１２のスイッチ２０１〜２１１としてはＭＯＳトランジスタが用いられる。このＭＯＳトランジスタのオン抵抗を一次遅れ回路の抵抗として用いる。こうして本例では、図４の例のように、抵抗３２を使用することなく、一次遅れ回路が実現できる。
【００４８】
一次遅れ時定数として数十μs以上が必要な場合は、キャパシタ３１の容量と抵抗３２の抵抗値を大きくする必要がある。ＭＯＳトランジスタのオン抵抗を大きくする場合には、ＭＯＳトランジスタのゲート幅とゲート長の比を変えればよい。キャパシタの値を大きくする場合には、反転増幅器を用いたミラー作用によって見掛上の容量値を大きくしてもよい。
【００４９】
以下では、一次遅れ回路を介した出力をマージンチェック電圧設定回路１２の出力として扱うものとする。
【００５０】
図６に本発明のマージンチェック電圧設定回路１２の第５の例を示す。本例では、マージンチェック電圧設定回路１２にパワーグッド回路４０及び過電圧検出回路５０が接続されている。パワーグッド回路４０は、電源装置の出力が規定通り所望の電圧範囲内にあるかどうかを負荷側に知らせるために用いる。そのために、パワーグッド判定用比較電圧をマージンチェック電圧設定回路１２の出力端から得る。パワーグッド判定用比較電圧は通常、基準電圧Ｖｒｅｆを中心として上下に広がる電圧範囲である。過電流検出回路５０は、電源装置の出力電圧が上昇して過電圧となったときに電子機器及び部品が破損することを回避するために用いる。そのために、過電圧検出用比較電圧もマージンチェック電圧設定回路１２の出力端から得る。過電圧検出用比較電圧は基準電圧Ｖｒｅｆより数１０％高い値である。
【００５１】
本例によると、パワーグッド回路４０及び過電圧検出回路５０は、マージンチェック電圧Ｖｍを入力して、比較電圧を設定する。従って、パワーグッド回路４０及び過電圧検出回路５０で用いる比較電圧は、マージンチェック電圧Ｖｍに基づいて設定される。言い換えれば、パワーグッド回路４０及び過電圧検出回路５０からの比較電圧は、マージンチェック電圧Ｖｍにリンクしている。
【００５２】
本例では、パワーグッド回路４０が出力するパワーグッド判定用比較電圧±Ｖｇｄは、マージンチェック電圧Ｖｍの±１４％である。
【００５３】
パワーグッド回路４０は演算増幅器４１と抵抗４２、４３、４４からなる非反転増幅回路によって構成されている。抵抗４２の抵抗値を１４Ｒ、抵抗４３の抵抗値を１４Ｒ、抵抗４４の抵抗値を８６Ｒとする。
【００５４】
演算増幅器４１はマージンチェック電圧設定回路１２からのマージンチェック電圧Ｖｍを入力し、次の式によって表わされるパワーグッド判定用比較電圧＋Ｖｇｄと−Ｖｇｄを設定する。
【００５５】
＋Ｖｇｄ＝{１＋１４Ｒ／（１４Ｒ＋８６Ｒ）}・Ｖｍ＝（１＋１４Ｒ／１００Ｒ）・Ｖｍ＝１．１４Ｖｍ                                              （式７）
−Ｖｇｄ＝{８６Ｒ／（１４Ｒ＋８６Ｒ）}・Ｖｍ＝（８６Ｒ／１００Ｒ）Ｖｍ＝０．８６Ｖｍ                                                  （式８）
【００５６】
本例では、過電圧検出回路５０が出力する過電圧検出用比較電圧Ｖｏｖは、マージンチェック電圧Ｖｍの＋３０％である。過電圧検出回路５０は演算増幅器５１と抵抗５２、５３からなる非反転増幅回路によって構成されている。抵抗５２の抵抗値を３０Ｒ、抵抗５３の抵抗値を１００Ｒとする。
【００５７】
演算増幅器５１はマージンチェック電圧設定回路１２からのマージンチェック電圧Ｖｍを入力し、次の式によって表わされる過電圧検出用比較電圧Ｖｏｖを設定する。
【００５８】
Ｖｏｖ＝（１＋３０Ｒ／１００Ｒ）・Ｖｍ＝１．３０Ｖｍ          （式９）
【００５９】
本例によるとパワーグッド回路４０及び過電圧検出回路５０を構成する５個の抵抗４２〜４４、５２、５３は、それぞれ、複数個の単位抵抗から構成されている。単位抵抗の抵抗値をＲとする。パワーグッド回路４０の抵抗４２、４３の抵抗値は、それぞれ１４Ｒであり、それぞれ１４個の単位抵抗を直列に接続したものである。抵抗４４の抵抗値は８６Ｒであり、８６個の単位抵抗を直列に接続したものである。過電圧検出回路５０の抵抗５２の抵抗値は３０Ｒであり、３０個の抵抗を直列に接続したものである。抵抗５３の抵抗値は１００Ｒであり、１００個の単位抵抗を直列に接続したものである。
【００６０】
図７を参照して、パワーグッド回路の動作を説明する。図７は、マージンチェック電圧Ｖｍの範囲７０１とパワーグッド判定用比較電圧Ｖｇｄの範囲７０２、７０３の関係を示す。本発明によると、マージンチェック電圧Ｖｍを様々な電圧値Ｖｍ１〜Ｖｍ６に設定しても、パワーグッド判定用比較電圧Ｖｇｄはマージンチェック電圧Ｖｍにリンクして設定される。例えば、マージンチェック電圧がＶｍ１のとき、パワーグッド判定用比較電圧Ｖｇｄの範囲７０２は、電圧Ｖｍ１に基づいて設定される。従って、マージンチェック電圧Ｖｍ１は必ずパワーグッド判定用比較電圧Ｖｇｄの範囲７０２内にある。こうして本発明によると、マージンチェック中でも正常なパワーグッド信号が出力される。
【００６１】
パワーグッド判定用比較電圧Ｖｇｄがマージンチェック電圧Ｖｍにリンクしていない場合、パワーグッド判定用比較電圧Ｖｇｄは、マージンチェック電圧Ｖｍとは独立に設定される。例えば、マージンチェック電圧がＶｍ１のとき、パワーグッド判定用比較電圧Ｖｇｄの範囲７０３が基準電圧Ｖｒｅｆに基づいて設定されたと仮定する。この場合、マージンチェック電圧Ｖｍ１がパワーグッド判定用比較電圧Ｖｇｄの範囲７０３を超える。即ち、設定電圧の逆転７０４が起きる。このような場合には、マージンチェック中に正常なパワーグッド信号が出力されない。
【００６２】
図７では、マージンチェック電圧Ｖｍ１〜Ｖｍ６とパワーグッド判定用比較電圧の関係を説明したが、マージンチェック電圧Ｖｍ１〜Ｖｍ６と過電圧検出用比較電圧の関係も同様である。
【００６３】
図８に本発明のマージンチェック電圧設定回路１２の第６の例を示す。本例では、過電圧検出用比較電圧Ｖｏｖは、基準電圧Ｖｒｅｆより３０％高い１．３０・Ｖｒｅｆに設定する。本例では、過電圧検出用比較電圧Ｖｏｖはマージンチェック電圧Ｖｍにリンクしていない。即ち、過電圧検出用比較電圧Ｖｏｖはマージンチェック電圧Ｖｍに基づいて設定するのではなく基準電圧Ｖｒｅｆに基づいて設定する。その理由は、過電圧の検出は、電源装置に接続した負荷に、負荷の許容電圧以上の電圧、例えば絶対最大定格電圧を超える電圧が印加されないことが重要なことであり、そのため基準電圧Ｖｒｅｆに基づいて設定することが好ましい。
【００６４】
本例では、演算増幅器２１の出力端と第１の抵抗１０１の間に、抵抗値が２２Ｒの第１２の抵抗１１２を設ける。第１２の抵抗１１２と第１〜第５の抵抗１０１〜１０５の抵抗値の総和と第６〜第１１の抵抗１０６〜１１１の抵抗値の総和の比をγと置くと、γは次のようになる。
【００６５】
γ＝（２２Ｒ＋Ｒ＋…＋４Ｒ）／（４Ｒ＋Ｒ＋…＋９２Ｒ）＝３０Ｒ／１００Ｒ
＝０．３０                                                    （式１０）
【００６６】
上限マージンチェック電圧発生回路２０の出力端から得られる上限マージンチェック電圧は次の式によって求められる。
【００６７】
Ｖａ＝（１＋３０Ｒ／１００Ｒ）・Ｖｒｅｆ＝１．３０・Ｖｒｅｆ  （式１１）
【００６８】
この上限マージンチェック電圧１．３０・Ｖｒｅｆを過電圧検出用比較電圧Ｖｏｖとする。本例では、図６に示したような過電圧検出回路５０は不要である。パワーグッド回路４０の回路構成及び比較電圧は図６の例と同様である。
【００６９】
図９に本発明のマージンチェック電圧設定回路１２の第７の例を示す。図８の例では、過電圧検出用比較電圧として、基準電圧Ｖｒｅｆより３０％高い１．３０・Ｖｒｅｆを用いた。しかしながら、１．３０・Ｖｒｅｆでは、ＩＣの動作許容範囲を超えるような場合には、より低い比較電圧を使用する必要がある。そこで本例の過電圧検出用比較電圧は、基準電圧Ｖｒｅｆの半分より３０％高い０．６５・Ｖｒｅｆに設定する。この場合、図１のフィードバック電圧接続端子３に印加するフィードバック電圧Ｖｆｂは、出力電圧Ｖｏｕｔを１／２に分圧した電圧を用いる。
【００７０】
本例では、第１０の抵抗１１０と第１１の抵抗１１１の間に第１３の抵抗１１３を設ける。第１１の抵抗１１１の抵抗値は６５Ｒ、第１３の抵抗１１３の抵抗値は２７Ｒである。第１３の抵抗１１３と第１１の抵抗１１１の中点の電圧を、過電圧検出用の比較電圧Ｖｏｖとして取り出す。過電圧検出用の比較電圧は、上限マージンチェック電圧１．０８・Ｖｒｅｆより４３％、又は基準電圧Ｖｒｅｆより３５％低く、０．６５・Ｖｒｅｆである。したがって、過電圧検出用比較電圧として、基準電圧Ｖｒｅｆの半分より３０％高い０．６５・Ｖｒｅｆが得られる。
【００７１】
過電圧検出用比較電圧の発生法は、以上で述べた実施例に限定されるものではなく、他の実施例も適用可能である。
【００７２】
以上では、過電圧検出用比較電圧Ｖｏｖを基準電圧Ｖｒｅｆに基づいて求める場合に、マージンチェック電圧設定回路１２の抵抗網から取り出した。パワーグッド判定用比較電圧を、基準電圧Ｖｒｅｆに基づいて求める場合には、同様に、マージンチェック電圧設定回路１２の抵抗網から取り出すことができる。
【００７３】
図１０に一次系帰還制御方式電源装置の例を示す。この電源装置は、特開２００４−８０９８５号公報の図１４に記載された電源装置に、例えば図８のマージンチェック電圧設定回路１２を設けたものである。
【００７４】
本例の電源装置は、フィードバック電圧接続端子３に接側されたキャパシタＣと抵抗Ｒから成るＣＲ平滑フィルタ、パワーグッド回路４０、過電圧検出回路５０、マージンチェック電圧設定回路１２、基準電圧Ｖｒｅｆを生成する基準電圧源１１、誤差増幅器１３、パルス幅変調発振器１４、過電流検出回路ＯＣ、ソフトスタート回路ＳＳ、アンダー・ボルテージ・ロックアウト回路ＵＶＬＯ、上下限電圧発生回路ＶΔ、過渡変動検出回路ＴＶＤ、デッドバンド回路ＤＢＵ、ＤＢＬ、レベルシフト回路ＬＳ、ドライバ１５Ｕ、１５Ｌ、及び、上側／下側パワーＭＯＳＦＥＴ１６、１７を有し、これらは、１つの半導体基板にオンチップ化されている。本例の電源装置は、更に、パワーＭＯＳＦＥＴ１６、１７の出力側に接続された、コイル１８とキャパシタ１９からなるＬＣ平滑フィルタ、過渡変動検出回路ＴＶＤの負荷変動検出のためのキャパシタＣ３と抵抗Ｒ３とから成るＣＲ回路と、ダイオードＤＢＴとキャパシタＣＢＴから成るブースト回路を有する。
【００７５】
上側のパワーＭＯＳＦＥＴ１６のドレインに、電源装置の入力端子１が接続され、ＬＣ平滑フィルタの出力側に電源装置の出力端子２が接続されている。
【００７６】
入力端子１と電源端子Ｖｃｃに同一の電圧を供給してよいが、異なる電圧、例えば、入力端子１に１２Ｖ、電源端子Ｖｃｃに５Ｖを供給してもよい。パルス幅変調発振器１４は、過渡変動検出回路ＴＶＤによって出力電圧の過渡変動が検出されたとき、パルス幅変調発振器１４の出力のパルス幅、即ちデューティを１００％、又は０％に強制的に切換えて過渡変動を抑制する。
【００７７】
ここでは、一次系帰還制方式の電源装置を例に説明したが、本発明は、電圧モードや電流モード等の各種電源制御方式に適用可能である。
【００７８】
図１１は本発明による電源装置、即ち、ＤＣ−ＤＣコンバータをＨＤＤ(Hard disk Drive)装置の管理を司る情報処理装置に適用した場合を示す。この情報処理装置は、本発明の電源装置３０１〜３０ｎから直流電圧の供給を受けるＣＰＵ６１、ＤＲＡＭ６２、ＳＲＡＭ６３、ロジック集積回路（ＩＣ）６ｎと、ＤＲＡＭ６２あるいはＳＲＡＭ６３が記憶した情報を、図１１に示していない信号線を介して読み書きする、単数又は複数のＨＤＤ等とを有する。
【００７９】
これらのデバイスには、直流電圧を供給する電源線７１とディジタルコードを供給する信号線７２が接続されている。本発明による電源装置３０１〜３０ｎは、これらのデバイスと電源線７１及び信号線７２の間に接続されている。なお、ＨＤＤ装置５０１〜５０ｍには本発明の電源装置とは異なる電源装置４０１〜４０ｍが接続されている。
【００８０】
電源装置３０１〜３０ｎはそれぞれマージンチェック電圧設定回路を内蔵しており、信号線７２を介してディジタルコードが与えられると、各デバイスに供給する直流電圧値を同時に変化させることができる。したがって、本例では、多数のデバイスを、外付のハードウエアを使用することなく、電圧マージンチャックを実行することができる。尚、電圧マージンチェックを行わないときには、本例の電源装置は降圧型ＤＣ−ＤＣコンバータとして機能する。
【００８１】
図１１の例では、信号線７２を介して全てのデバイスに同一のディジタルコードを付与した。しかしながら、デバイス毎に信号線を設けることにより、デバイス毎に異なるディジタルコードすることができる。それによって、デバイス毎に異なる電源電圧を付与することができる。例えば、ＣＰＵ６１、ＤＲＡＭ６２、ＳＲＡＭ６３等に接続された電源装置３０１〜３０３に、互いに異なるディジタルコードを付与することにより、これらのデバイスに互いに異なる電源電圧を付与することができる。
【００８２】
本発明による電源装置は、ＨＤＤ装置の管理を司る情報処理装置ばかりでなく、ＶＲＭ（Voltage Regulator Module）、携帯機器用のＤＣ−ＤＣコンバータ、汎用のＤＣ−ＤＣコンバータ等に適用可能であることは言うまでもない。
【００８３】
上述の電源装置は、非絶縁型ＤＣ−ＤＣコンバータとして構成されているが、絶縁型ＤＣ−ＤＣコンバータとすることもできる。例えば、一石のフォワード型コンバータ、二石のフォワード型、プッシュプル型、ハーフブリッジ型、フルブリッジ型、等の絶縁型ＤＣ−ＤＣコンバータとして構成することもできる。
【００８４】
以上、本発明による電源装置の例を説明したが、本発明は上述の例に限定されるものではなく、特許請求の範囲に記載された発明の範囲にて様々な変更が可能であることは当業者に容易に理解されよう。
【図面の簡単な説明】
【００８５】
【図１】本発明による電源装置の例を示す図である。
【図２】本発明による電源装置のマージンチェック電圧設定回路の第１の例を示す図である。
【図３】本発明による電源装置のマージンチェック電圧設定回路の第２の例を示す図である。
【図４】本発明による電源装置のマージンチェック電圧設定回路の第３の例を示す図である。
【図５】本発明による電源装置のマージンチェック電圧設定回路の第４の例を示す図である。
【図６】本発明による電源装置のマージンチェック電圧設定回路の第５の例を示す図である。
【図７】本発明による電源装置のマージンチェック電圧設定回路におけるマージンチェック電圧とパワーグッド電圧の関係を示す図である。
【図８】本発明による電源装置のマージンチェック電圧設定回路の第６の例を示す図である。
【図９】本発明による電源装置のマージンチェック電圧設定回路の第７の例を示す図である。
【図１０】本発明による電源装置の一次系帰還制御方式電源装置に適用した例を示す図である。
【図１１】本発明による電源装置をＨＤＤ装置を備えた情報処理装置に用いた例を示す図である。
【符号の説明】
【００８６】
１…入力端子、２…出力端子、３…フィードバック電圧接続端子、４…基準電圧接続端子、５…マージンチェック電圧設定回路の出力端子、６〜９…ディジタル設定端子、１０…電源ＩＣ、１１…基準電圧源、１２…マージンチェック電圧設定回路、１３…誤差増幅器、１４…パルス幅変調発振器、１５…ドライバ、１６…上側パワーＭＯＳＦＥＴ、１７…下側パワーＭＯＳＦＥＴ、１８…インダクタ、１９…キャパシタ、２０…上限マージンチェック電圧発生回路、２１…演算増幅器、２２、２３…抵抗、２４…上限マージンチェック電圧発生回路の出力端子、２５…デコーダ、３０…一次遅れ回路、３１…キャパシタ、３２…抵抗、４０…パワーグッド回路、４１…演算増幅器、４２，４３，４４…抵抗、５０…過電圧検出回路、５１…演算増幅器、５２，５３…抵抗、６１…ＣＰＵ、６２…ＤＲＡＭ、６３…ＳＲＡＭ、６ｎ…ロジックＩＣ、７１…電源線、７２…信号線、１０１〜１１３…抵抗、２０１〜２１１…スイッチ、３０１〜３０ｎ、４０１〜４０ｍ…電源装置、５０１〜５０ｍ…ハードディスク装置、７０１…マージンチェック電圧の範囲、７０２、７０３…パワーグッド判定用比較電圧の範囲、７０４…設定電圧の逆転。
【図１】
0004658786.tif 000002
【図２】
0004658786.tif 000003
【図３】
0004658786.tif 000004
【図４】
0004658786.tif 000005
【図５】
0004658786.tif 000006
【図６】
0004658786.tif 000007
【図７】
0004658786.tif 000008
【図８】
0004658786.tif 000009
【図９】
0004658786.tif 000010
【図１０】
0004658786.tif 000011
【図１１】
0004658786.tif 000012