(57)【特許請求の範囲】
【請求項１】
窒化物系化合物半導体からなる電子走行層と、
前記電子走行層とヘテロ接合する電子供給層と、
ピンチオフ電圧が０Ｖ以上になるように、前記電子供給層の、ゲート直下に相当する部分の厚さを、ソース電極およびドレイン電極の下に形成された部分の厚さより薄くするべく、前記電子供給層の前記ゲート直下に相当する部分を厚さ方向に酸化して形成された酸化層と、
前記酸化層上に形成されたゲート電極と、を備える
高電子移動度トランジスタ。
【請求項２】
前記電子走行層と前記電子供給層との間に形成されたＡｌＮからなる中間層を更に備え、
前記電子供給層はＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）からなり、
前記電子走行層はＧａＮからなる請求項１に記載の高電子移動度トランジスタ。
【請求項３】
前記酸化層が、前記電子供給層を構成する窒化物系半導体を熱酸化して形成された請求項２に記載の高電子移動度トランジスタ。
【請求項４】
前記ゲート直下に相当する部分の前記電子供給層と前記酸化層との界面における面内高低差が４．０ｎｍ以下である請求項２または３に記載の高電子移動度トランジスタ。
【請求項５】
前記ゲート直下に相当する部分の前記電子供給層の厚さは１〜２０ｎｍである請求項２から４のいずれか一項に記載の高電子移動度トランジスタ。
【請求項６】
前記ゲート直下に相当する部分の前記電子供給層以外の前記電子供給層の厚さは１〜１０ｎｍである請求項２から５のいずれか一項に記載の高電子移動度トランジスタ。
【請求項７】
窒化物系化合物半導体からなる電子走行層を成膜する電子走行層成膜工程と、
前記電子走行層上に電子供給層を成膜する電子供給層成膜工程と、
前記電子供給層の一部を厚さ方向に酸化して酸化層を形成する酸化工程と、
前記酸化層上にゲート電極を形成するゲート電極形成工程と、を備え、
ゲート直下に相当する部分の前記電子供給層の厚さが、ピンチオフ電圧が０Ｖ以上になるように、ソース電極およびドレイン電極の下に形成された前記電子供給層の厚さより薄くなっている高電子移動度トランジスタの製造方法。
【請求項８】
前記電子供給層はＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）からなり、
前記電子走行層はＧａＮからなり、
前記電子走行層成膜工程と、前記電子供給層成膜工程との間に、前記電子走行層上にＡｌＮからなる中間層を形成する中間層形成工程をさらに備える請求項７に記載の高電子移動度トランジスタの製造方法。
【請求項９】
前記酸化層は、前記酸化工程で、酸素又は水により窒化物系化合物半導体が熱酸化されて形成された請求項７または８に記載の高電子移動度トランジスタの製造方法。
【請求項１０】
前記酸化層は、前記酸化工程で、窒化物系化合物半導体からなる前記電子供給層の一部を厚さ方向に、８００℃〜１０００℃の範囲の温度で、熱酸化されて形成された請求項７から９のいずれか一項に記載の高電子移動度トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物系化合物半導体からなる高電子移動度トランジスタに関するものである。
【背景技術】
【０００２】
ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ，ＡｌＩｎＧａＮなどの窒化物系化合物半導体材料は、ＧａＡｓ系の材料に比べてそのバンドギャップエネルギーが大きいので、これを用いた電子デバイスは耐熱温度が高く高温動作に優れている。そして特にＧａＮを用いたＦＥＴ等の電子デバイスを電源デバイスとして応用することが期待されている。
【０００３】
ここで、ＦＥＴを電源デバイスとして用いることを考える。既存の回路を用いてコンバータやインバータといった電源回路を構成する場合には、そのＦＥＴはノーマリーオフの特性を示すことが必要とされている。図６に従来技術に係るＧａＮを用いたＦＥＴの一である高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｏｒｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）を示した。この高電子移動度トランジスタにおいては、例えばサファイア基板のような基板１の上に、ＧａＮからなるバッファ層２、アンドープＧａＮからなる電子走行層３、および前記電子走行層３に比べて薄いアンドープＡｌＧａＮからなる電子供給層４を順次積層してなる層構造（ヘテロ接合構造）が形成されている。そして、電子供給層４の上には、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている（特許文献１の従来技術の記載を参照）。
【０００４】
【特許文献１】特開２００３−１７９０８２
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図６で示した高電子移動度トランジスタの場合、アンドープＧａＮからなる電子走行層３のバンドギャップエネルギーはアンドープＡｌＧａＮからなる電子供給層４のバンドギャップエネルギーよりも小さい。そして、アンドープＧａＮは二元結晶であるが、アンドープＡｌＧａＮはＡｌＮとＧａＮの混晶になっている。そのため、電子走行層３と電子供給層４のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガス層６が形成される。
【０００６】
この高電子移動度トランジスタにおいて、電子供給層４は電子走行層３へ電子を供給する層として機能する。そして、ソース電極Ｓとドレイン電極Ｄを作動すると、電子走行層３に供給された電子は２次元電子ガス層６中で高速移動する。このとき、ゲート電極Ｇに電圧を加えて、当該ゲート電極Ｇの直下に所望の厚さの空乏層を発生させることにより、ソース電極Ｓとドレイン電極Ｄ間を走行する電子の制御を行なっている。
【０００７】
既に説明したように、電子走行層３と電子供給層４のヘテロ接合構造の接合界面の電子走行層３側においては、ピエゾ電界の作用により常時２次元電子ガス層６が形成される。  そのため、このヘテロ接合構造を有する高電子移動度トランジスタは、ゲート電極Ｇに電圧を加えない状態では、ソース電極Ｓとドレイン電極Ｄ間に電流が流れ続けるいわゆるノーマリーオンの動作をし、ゲート電極Ｇに電圧を加えない状態で、ソース電極Ｓとドレイン電極Ｄ間に電流が流れないいわゆるノーマリーオフの動作は実現できないという問題がある。
【課題を解決するための手段】
【０００８】
請求項１に係る発明は、窒化物系化合物半導体からなる電子走行層と、電子走行層とヘテロ接合する電子供給層と、ピンチオフ電圧が０Ｖ以上になるように、電子供給層の、ゲート直下に相当する部分の厚さを、ソース電極およびドレイン電極の下に形成された部分の厚さより薄くするべく、電子供給層のゲート直下に相当する部分を厚さ方向に酸化して形成された酸化層と、酸化層上に形成されたゲート電極と、を備える高電子移動度トランジスタを提供する。
【０００９】
請求項２に係る発明は、電子走行層と電子供給層との間に形成されたＡｌＮからなる中間層を更に備え、電子供給層はＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）からなり、電子走行層はＧａＮからなる高電子移動度トランジスタを提供する。
【００１０】
請求項３に係る発明は、酸化層が、電子供給層を構成する窒化物系半導体を熱酸化して形成された高電子移動度トランジスタを提供する。
【００１１】
請求項４に係る発明は、ゲート直下に相当する部分の電子供給層と酸化層との界面における面内高低差が４．０ｎｍ以下である高電子移動度トランジスタを提供する。
【００１２】
請求項５に係る発明は、ゲート直下に相当する部分の電子供給層の厚さは１ｎｍ〜２０ｎｍである高電子移動度トランジスタを提供する。
【００１３】
請求項６に係る発明は、ゲート直下に相当する部分の電子供給層以外の電子供給層の厚さは１〜１０ｎｍである高電子移動度トランジスタを提供する。
【００１４】
請求項７に係る発明は、窒化物系化合物半導体からなる電子走行層を成膜する電子走行層成膜工程と、電子走行層上に電子供給層を成膜する電子供給層成膜工程と、電子供給層の一部を厚さ方向に酸化して酸化層を形成する酸化工程と、酸化層上にゲート電極を形成するゲート電極形成工程と、を備え、ゲート直下に相当する部分の電子供給層の厚さが、ピンチオフ電圧が０Ｖ以上になるように、ソース電極およびドレイン電極の下に形成された電子供給層の厚さより薄くなっている高電子移動度トランジスタの製造方法を提供する。
【００１５】
請求項８に係る発明は、電子供給層はＡｌｘＧａ１−ｘＮ（０＜ｘ＜１）からなり、電子走行層はＧａＮからなり、電子走行層成膜工程と、電子供給層成膜工程との間に、電子走行層上にＡｌＮからなる中間層を形成する中間層形成工程を備える高電子移動度トランジスタの製造方法を提供する。
【００１６】
請求項９に係る発明は、酸化層は、酸化工程で、酸素又は水により窒化物系化合物半導体が熱酸化されて形成された高電子移動度トランジスタの製造方法を提供する。
【００１７】
請求項１０に係る発明は、酸化層は、酸化工程で、窒化物系化合物半導体からなる電子供給層の一部を厚さ方向に、８００℃〜１０００℃の範囲の温度で、熱酸化されて形成された高電子移動度トランジスタの製造方法を提供する。
【００１８】
高電子移動度トランジスタの製造方法において、酸化層は、酸素又は水により窒化物系化合物半導体が熱酸化されて形成されてもよい。
【発明の効果】
【００１９】
本発明に係る高電子移動度トランジスタ及び本発明に係る高電子移動度トランジスタの製造方法により製造された高電子移動度トランジスタは、ゲート電極Ｇに電圧を加えていない状態では、ソース電極Ｓとドレイン電極Ｄ間に電流が流れない、いわゆるノーマリーオフの動作の実現が可能である。
【発明を実施するための最良の形態】
【００２０】
以下、図面に基づいて本発明の実施の形態を詳細に説明する。図１は、本発明に係る高電子移動度トランジスタの一実施形態の断面図である。
例えばサファイア基板のような基板１の上にバッファ層２が形成され、電子走行層３とその電子走行層３に比べて薄い電子供給層４を順次積層したヘテロ接合構造がバッファ層２上に形成されている。そして、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている。
【００２１】
ここで、バッファ層２、電子走行層３、電子供給層４は窒化物系化合物半導体から構成され、電子供給層４を構成する窒化物系化合物半導体のバンドギャップエネルギーは、電子供走行層３を構成する窒化物系化合物半導体のバンドギャップエネルギーよりも大きい。
【００２２】
バンドギャップエネルギーが互いに異なる窒化物系化合物半導体は、それぞれ格子定数が異なる。そのため、電子走行層３と電子供給層４両層のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガス層６が形成される。
【００２３】
２次元電子ガス層６の働きにより、ソース電極Ｓとドレイン電極Ｄを作動すると、電子走行層３に供給された電子が２次元電子ガス層６中で高速移動する。このとき、ゲート電極Ｇに加える電圧を変化させると、当該ゲート電極Ｇの直下の空乏層の厚さが変化するので、ソース電極Ｓとドレイン電極Ｄ間を走行する電子の制御を行なうことができる。
【００２４】
また、ソース電極Ｓ、ドレイン電極Ｄはコンタクト抵抗を低くして動作時のオン抵抗を下げて大電流動作を実現させるため、電子供給層４の表面のうち、これらの電極を形成する領域に例えばｎ型不純物がドーピングされてなる窒化物系化合物半導体のコンタクト層５を形成してある。
【００２５】
ここで本発明に係る高電子移動度トランジスタは、電子供給層４を構成する半導体層の厚さは一様ではなく、厚さの薄い部分がある。すなわち、その半導体層の厚さの薄い部分は、少なくともゲート直下に相当する部分８となっており、また、当該少なくともゲート直下に相当する部分８以外の電子供給層４を構成する半導体層の厚さよりも薄い。さらに、言い換えると、図２において、凹部７が形成された電子供給層４の凹部７の底平面が、当該少なくともゲート直下に相当する部分８の電子供給層を構成する半導体層の上面に相当することを意味している。
【００２６】
ゲート直下に相当する部分８の電子供給層４を構成する半導体層の厚さを薄くすることで、その部分のピンチオフ電圧ＶTが上昇する。そのため、ゲート電極に電圧を加えていない状態においては、その部分の２次元電子ガス層６が消失して空乏化する。これにより、ゲート電極Ｇに電圧を加えない状態では、ソース電極Ｓとドレイン電極Ｄ間に電流が流れないいわゆるノーマリーオフの動作をする高電子移動度トランジスタの実現が可能となる。
【００２７】
なお、ピンチオフ電圧ＶTは以下の式から求められ、この電圧が０Ｖ以上になるように少なくともゲート直下に相当する部分８の電子供給層４を構成する半導体層の厚さを当該少なくともゲート直下に相当する部分８以外の電子供給層４を構成する半導体層の厚さよりも薄くする。なお、少なくともゲート直下に相当する部分８の電子供給層４の厚さを薄くするとは、ゲート直下に相当する部分の電子供給層４の厚さを薄くするだけでなく、図１のように、ゲート直下に相当する部分の電子供給層４以外の電子供給層４の厚さを薄くすることを含むとも解釈して良い。
【００２８】
【数１】
0004776162.tif 000002
【００２９】
（ΦBはゲート電極Ｇを構成する金属と電子供給層を構成する半導体との接合におけるショットキーバリア高さ、ΔＥCは、電子供給層と電子走行層界面の伝導帯のバンドオフセット、Ｎｄは２次元電子ガス層の電子ガスの濃度、ｄはゲート直下に相当する部分８の電子供給層を構成する半導体層の厚さである。）
【００３０】
具体的なものとして、ゲート直下に相当する部分８の電子供給層４の厚さｄは、電子供給層４がＡｌxＧａ1-xＮ（０＜ｘ≦１）、電子走行層３がＧａＮの場合は、上記式よりｄ＝１〜２０ｎｍの範囲であることが望ましい。さらにこの場合、図２に示したように（図１と共通する符号の説明は既に行っている）ＡｌxＧａ1-xＮからなる電子供給層４とＧａＮからなる電子走行層３の間にＡｌＮからなる中間層９を挿入してもよい（この場合、電子供給層４はＡｌxＧａ1-xＮ（０＜ｘ＜１）となる。）。ＡｌＮからなる中間層９を挿入することにより、ゲート直下に相当する部分８以外の電子供給層４と電子走行層３の界面における２次元電子ガス層６の電子ガスの濃度を高めることができる。
【００３１】
本発明に係る高電子移動度トランジスタにおいて、ゲート直下に相当する部分８の電子供給層４を構成する半導体層の厚さをゲート直下に相当する部分８以外の電子供給層４を構成する半導体層の厚さよりも薄くする際、その制御にはｎｍオーダーの微妙な精度が要求される。すなわち、上記式の積分項における積分範囲の変数は、ゲート直下に相当する部分８の電子供給層４を構成する半導体層の厚さｄであるので、電子供給層４に設けられた凹部７の底平面に４．０ｎｍ以上の高低差さらに場合によっては、２．０ｎｍ以上の高低差があると、ゲート直下に相当する部分、およびその部分以外のゲート直下に相当する部分８において２次元電子ガス層が発生する場合もある。そのため、電子供給層４に設けられた凹部７の底平面は、４．０ｎｍ以下の高低差、好ましくは、２．０ｎｍ以下の高低差であることが望ましい。
【００３２】
このような高低差の底平面を有する凹部７をエッチングにより形成することを考える。エッチングには主としてエッチング液を用いたウエットエッチング（例えばＫＯＨ溶液のアルカリエッチャントを用いてＵＶを照射する条件でエッチング）、塩素系、塩化物系又はメタン系のエッチングガスを用いたドライエッチング装置を用いたドライエッチングの手法がある。ウエットエッチングではエッチングに選択性がないため、エッチングの面内均一性に乏しく、４．０ｎｍ以下の高低差または２．０ｎｍ以下の高低差でエッチングするのは困難である。さらに、エッチング面内におけるスループットも悪い。一方、ドライエッチングでは、エッチングされた底平面の高低差を少なくすることができるが、エッチングされた底平面にはエッチングガスが叩きつけられているのでその面にダメージが生ずるという問題がある。
【００３３】
そのため、窒化物系化合物半導体からなる半導体層の一部の層を厚さ方向に酸化して酸化層を形成し、しかる後、その酸化層をエッチング等の手法により除去した残余の半導体層からなる層の最上面を電子供給層４の凹部７の底平面とする。そして、酸化層を除去した残余の半導体層をゲート直下に相当する部分８の電子供給層４を構成する半導体層としてもよい。
このようにすることで、電子供給層４に設けられた凹部７の底平面を、４．０ｎｍ以下の高低差または２．０ｎｍ以下の高低差にすることができる。しかも、この手法を用いることで、酸化した層のみを選択的にエッチングすることができ、エッチングによるダメージも発生しない。したがって、良好なピンチオフの特性を得ることができ、またウェハ面内の均一性も良好になる。
【００３４】
なお、底平面の高低差は例えばＡＦＭ（Ａｔｏｍｏｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｅ）等を用いて測定することができ、４．０ｎｍ以下の高低差とは、測定した電子供給層４の凹部７の底平面の最高地点（電子供給層４の凹部７における最も厚い箇所）と最低地点（電子供給層４の凹部７における最も薄い箇所）の差が４．０ｎｍ以下であるということを意味する。
【００３５】
また、電子供給層４を構成する半導体層において、ゲート直下に相当する部分８の電子供給層４を構成する窒化物系化合物半導体の層の一部を厚さ方向に酸化して酸化層を形成することにより、そのゲート直下に相当する部分８の半導体層の厚さを酸化前の半導体層よりも薄くしてもよい。これにより、その部分８の半導体層の厚さは、その部分８以外の電子供給層４を構成する半導体層の厚さよりも薄くなる。この場合は、酸化させた層と酸化されていない半導体層との界面が、電子供給層４の凹部７の底平面となる。
【００３６】
この形態の場合、図５に示したように、ゲート直下に相当する部分８の電子供給層４とゲート電極Ｇの間に酸化層１１が介在することになる。また、ゲート直下に相当する部分８の電子供給層４を構成する窒化物系化合物半導体の層の一部が厚さ方向に酸化されているので、ゲート直下に相当する部分８以外の電子供給層４の厚さをも薄くすることができる。すなわち、ゲート直下に相当する部分８の電子供給層４を構成する半導体層の厚さを単純に薄くする形態では、高電子移動度トランジスタを駆動した場合にゲート電極Ｇ−ソース電極Ｓ間のリーク電流が大きくなる。そのため、半導体を酸化させた酸化層１１をゲート直下に相当する部分８の半導体層の上に形成することでリーク電流を減らしつつ、ピンチオフ電圧ＶTを高くすることが可能である。特に酸化層１１は半導体が酸化された緻密な層であるため、ゲート直下に相当する部分８の電子供給層４を構成する半導体層との密着性が良くなるのでリーク電流を一層小さくすることができる。
【００３７】
ゲート直下に相当する部分８の電子供給層４以外の電子供給層の厚さの具体的な例として、電子供給層４にＡｌxＧａ1-xＮ（０＜ｘ＜１）、電子走行層３にＧａＮ、電子走行層３と電子供給層４の間にＡｌＮからなる中間層９を挿入した場合には、ゲート直下に相当する部分８の電子供給層４以外の電子供給層４の厚さを１〜１０ｎｍとすることができる。
【００３８】
なお、窒化物系化合物半導体からなる半導体層の一部の層を酸化させて酸化層を形成する際は、酸素を用いても良いし、また、水を用いてもよい。酸化は８００〜１０００℃の範囲の温度（望ましくは９００℃程度）で熱酸化を行う。なお、この温度は、基板上に成長される窒化物系半導体の成長温度以下であることが望ましい。
半導体層を酸化させて酸化層を形成する方法として熱酸化以外に、酸素プラズマやオゾンプラズマ等を用いて半導体層を酸化させる方法も考えられる。しかし、これらの方法では酸化された半導体層にプラズマによるダメージが誘起されるので、電流値が劣化し、また一度に酸化できる厚さが１ｎｍ以下と薄く、所望の厚さの酸化層を得るためには酸化工程とエッチングの工程を何回も繰り返さなければならないため、実用的ではない。
【実施例１】
【００３９】
実施例１に係る高電子移動度トランジスタを図２に示した。サファイア基板のような基板１の上に厚さ５０ｎｍのＧａＮからなるバッファ層２が形成され、厚さ４００ｎｍのＧａＮからなる電子走行層３、厚さ３０ｎｍのアンドープＡｌ0.2Ｇａ0.8Ｎからなる電子供給層４を順次積層したヘテロ接合構造がバッファ層２上に形成されている。そして、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている。
【００４０】
また、ＧａＮからなる電子走行層３とＡｌ0.2Ｇａ0.8Ｎからなる電子供給層４の間には、厚さ１ｎｍのＡｌＮからなる中間層９が挿入されている。ここで、電子走行層３と電子供給層４両層のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガス層６が形成されようとする。さらに本実施例において、ＡｌＮからなる中間層９が挿入されているので、中間層９と電子走行層３の結晶歪みの差が一層大きくなるので、２次元電子ガス層６の電子ガスの濃度が一層高くなる。
【００４１】
本実施例に係る高電子移動度トランジスタは、図２に示したようにゲート直下に相当する部分８の電子供給層４を構成する半導体層の厚さがゲート直下に相当する部分８以外の電子供給層４を構成する半導体層の厚さである３０ｎｍよりも薄く、５ｎｍとなっている。
【００４２】
ここで、ゲート電極Ｇの金属材料はＰｔ／Ａｕなので、ＰｔとＧａＮとのショットキー接合におけるショットキーバリア高さは、ΦB＝１．２ｅＶとなる。また、ＧａＮからなる電子走行層３とＡｌ0.2Ｇａ0.8Ｎからなる電子供給層４との界面のバンドオフセットはΔＥC＝０．９ｅＶ（中間層９は非常に薄いので、バンドオフセットに与える影響を無視する。）、２次元電子ガス層６の電子ガスの濃度はＮｄ＝１×１０20  ／ｃｍ3、ゲート直下に相当する部分８の電子供給層４を構成する半導体層の厚さはｄ＝５ｎｍ、そして、ゲート電極Ｇの面積は８００μｍ2なので、上記式を用いてＶT＝０．１Ｖと計算される。そのため、ゲート電極Ｇに電圧を加えていない状態では、ゲート直下に相当する部分８の電子供給層４は空乏化し、２次元電子ガス層６が存在しない。
【００４３】
図２で示した本実施例に係る高電子移動度トランジスタ（Ａ）を以下のようにして製造した。
成長装置はＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）装置を用い、基板はサファイア基板１を用いた。
まず、サファイア基板１をＭＯＣＶＤ装置内に導入し、ターボポンプでＭＯＣＶＤ装置内の真空度を１×１０-6ｈＰａ以下になるまで真空引きした後、真空度を１００ｈＰａとし基板を１１００℃に昇温した。温度が安定したところで、基板１を９００ｒｐｍで回転させ、原料となるトリメチルガリウム（ＴＭＧ）を１００ｃｍ3／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量で基板１の表面に導入しＧａＮからなるバッファ層２の成長を行った。成長時間は４ｍｉｎでバッファ層２の膜厚は５０ｎｍ程度である。
【００４４】
その後、トリメチルガリウム（ＴＭＧ）を１００ｃｍ3／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量でバッファ層３の上に導入してＧａＮからなる電子走行層３の成長を行った。成長時間は１０００ｓｅｃで、電子走行層３の膜厚は４００ｎｍであった。
次に、トリメチルアルミニウム（ＴＭＡ）を５０ｃｍ3／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量で導入し、アンドープのＡｌＮからなる中間層９を成長し、トリメチルアルミニウム（ＴＭＡ）を５０ｃｍ3／ｍｉｎ、トリメチルガリウム（ＴＭＧ）を１００ｃｍ3／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量で導入し、Ａｌ0.2Ｇａ0.8Ｎからなる電子供給層４の成長を行った。成長時間は４０ｓｅｃで、電子供給層４の膜厚は２０ｎｍである。このようにして、図３（ａ）に示した層構造Ａ0が完成する。
【００４５】
層構造Ａ0のエピタキシャル成長が終了した後、Ａ0の全面にＳｉＯ2膜１０を形成し、ゲート直下に相当する部分８に相当する電子供給層４にＳｉＯ2膜１０の開口を設け、その部分の電子供給層４を露出させる。そして、常圧において、酸素流量５リットル／ｍｉｎの流量下９００℃の温度で、厚さが３０ｎｍからなる電子供給層４のうち、その表面から２５ｎｍの深さまでを酸化して酸化層１１を形成する（図３（ｂ）の層構造Ａ1を参照）。
【００４６】
これにより、ゲート直下に相当する部分８の電子供給層４の半導体層の厚さが５ｎｍとなり、ゲート直下に相当する部分８以外の電子供給層４を構成する半導体層の厚さよりも薄くなる。これにより、電子供給層４に凹部７が形成される。そして、図３（ｃ）の層構造Ａ2に示したように、酸化層１１が形成されている部分の電子走行層３では２次元電子ガス層６が消失する。
【００４７】
そして、燐酸系、塩酸系、フッ酸系若しくは硝酸系のエッチャントを用いて、酸化層１１のウエットエッチングを行う。そしてエッチングにより形成された電子供給層４の凹部７の底平面の高低差をＡＦＭで測定した。その結果、最高地点と最低地点の差が１．０ｎｍ以下であることが確認された。
【００４８】
エッチング終了後、ＥＢ蒸着法により、ソース電極Ｓとドレイン電極Ｄ、ソース電極Ｓ（Ａｌ／Ｔｉ／Ａｕ，厚さは１００ｎｍ／１００ｎｍ／２００ｎｍ）とドレイン電極Ｄの間にゲート電極Ｇ（Ｐｔ／Ａｕ，厚さは１００ｎｍ／２００ｎｍ）を形成することにより、図２で示した高電子移動度トランジスタが得られる。
【実施例２】
【００４９】
実施例２に係る高電子移動度トランジスタを図４に示した。サファイア基板のような基板１の上に厚さ５０ｎｍのＧａＮからなるバッファ層２が形成され、厚さ４００ｎｍのＧａＮからなる電子走行層３、厚さ３０ｎｍのアンドープＡｌ0.2Ｇａ0.8Ｎからなる電子供給層４を順次積層したヘテロ接合構造がバッファ層２上に形成されている。そして、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている。
【００５０】
また、ＧａＮからなる電子走行層３とＡｌ0.2Ｇａ0.8Ｎからなる電子供給層４の間には、厚さ１ｎｍのＡｌＮからなる中間層９が挿入されている。ここで、電子走行層３と電子供給層４両層のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガス層６が形成されようとする。さらに本実施例において、ＡｌＮからなる中間層９が挿入されているので、中間層９と電子走行層３の結晶歪みの差が一層大きくなるので、両者の接合界面の直下に２次元電子ガス層６の濃度が一層高くなる。
【００５１】
また、ソース電極Ｓ、ドレイン電極Ｄはコンタクト抵抗を低くして動作時のオン抵抗を下げて大電流動作を実現させるため、電子供給層４の表面のうち、これらの電極を形成する領域にｎ型不純物が高濃度にドーピングされた窒化物系化合物半導体のｎ−ＧａＮからなるコンタクト層５を形成してある。
【００５２】
本実施例に係る高電子移動度トランジスタは、図４に示したようにゲート直下に相当する部分８の電子供給層４を構成する半導体層の厚さがゲート直下に相当する部分８以外の電子供給層４を構成する半導体層の厚さよりも薄く、５ｎｍとなっている。
【００５３】
ここで、ゲート電極Ｇの金属材料はＰｔ／Ａｕなので、ＰｔとＧａＮとのショットキー接合におけるショットキーバリア高さは、ΦB＝１．２ｅＶとなる。また、ＧａＮからなる電子走行層３とＡｌ0.2Ｇａ0.8Ｎからなる電子供給層４との界面のバンドオフセットはΔＥC＝０．９ｅＶ（中間層９は非常に薄いので、バンドオフセットに与える影響を無視する。）、２次元電子ガス層６の電子ガスの濃度はＮｄ＝１×１０20  ／ｃｍ3  、ゲート直下に相当する部分８の電子供給層４を構成する半導体層の厚さはｄ＝５ｎｍ、そして、ゲート電極Ｇの面積は８００μｍ2なので、上記式を用いてＶT＝０．１Ｖと計算される。そのため、ゲート電極Ｇに電圧を加えていない状態では、ゲート直下に相当する部分８の電子供給層４は空乏化し、２次元電子ガス層６が存在しない。
【００５４】
図４で示した本実施例に係る高電子移動度トランジスタ（Ａ）を以下のようにして製造した。まず、実施例１に係る高電子移動度トランジスタと同様にして、図３（ａ）に示した層構造Ａ0をエピタキシャル成長した。
【００５５】
層構造Ａ0のエピタキシャル成長が終了した後、Ａ0の全面にＳｉＯ2膜１０を形成し、ゲート直下に相当する部分８に相当する電子供給層４にＳｉＯ2膜１０の開口を設け、その部分の電子供給層４を露出させる。そして、常圧において、酸素流量５リットル／ｍｉｎの流量下９００℃の温度で、厚さが３０ｎｍからなる電子供給層４のうち、その表面から２５ｎｍの深さまでを酸化して酸化層１１を形成する（図３（ｂ）の層構造Ａ1を参照）。
【００５６】
これにより、ゲート直下に相当する部分８の電子供給層４の半導体層の厚さが５ｎｍとなり、ゲート直下に相当する部分８以外の電子供給層４を構成する半導体層の厚さよりも薄くなる。このとき、電子供給層４に凹部７が形成される。そして、図３（ｃ）の層構造Ａ2に示したように、エッチングされた部分の電子走行層３には２次元電子ガス層６が消失する。
そして、燐酸系、塩酸系、フッ酸系若しくは硝酸系のエッチャントを用いて、酸化層１１のウエットエッチングを行う。そしてエッチングにより形成された電子供給層４の凹部７の底平面の高低差をＡＦＭで測定した。その結果、最高地点と最低地点の差が１．０ｎｍ以下であることが確認された。
【００５７】
エッチング終了後、再び層構造Ａ2の全面にＳｉＯ2膜を形成し、ソース電極Ｓとドレイン電極Ｄが形成される領域に相当する部分のＳｉＯ2膜を除去する。そして、ＭＯＣＶＤ法により、ＴＭＧａ（１００ｃｍ3／ｍｉｎ）、アンモニア（１２リットル／ｍｉｎ）、ｎ型不純物としてのＳｉＨ4（１０ｃｍ3／ｍｉｎ）を用い、成長温度１０５０℃でＳｉが高濃度でドーピングされてなるｎ−ＧａＮのコンタクト層５を形成した。コンタクト層２の膜厚は５０ｎｍ程度、キャリア濃度は１×１０19  ／ｃｍ3以上である。
【００５８】
最後にＥＢ蒸着法により、コンタクト層５上にソース電極Ｓとドレイン電極Ｄ、ソース電極Ｓ（Ａｌ／Ｔｉ／Ａｕ，厚さは１００ｎｍ／１００ｎｍ／２００ｎｍ）とドレイン電極Ｄの間にゲート電極Ｇ（Ｐｔ／Ａｕ，厚さは１００ｎｍ／２００ｎｍ）を形成することにより、図４で示した高電子移動度トランジスタが得られる。
【実施例３】
【００５９】
実施例３に係る高電子移動度トランジスタを図５に示した。本実施例に係る高電子移動度トランジスタは、ゲート直下に相当する部分８の電子供給層４の箇所が異なるのみで他は実施例１に係る高電子移動度トランジスタと共通するので、共通する部分については説明を省略する。
【００６０】
実施例３に係る高電子移動度トランジスタと実施例１に係る高電子移動度トランジスタとの相違点は、ゲート直下に相当する部分８の電子供給層４とゲート電極Ｇの間にＡｌ0.2Ｇａ0.8Ｎを酸化させた酸化層１１が介在し形成されていることである。
本実施例の場合では、ゲート直下に相当する部分８の電子供給層４を構成する半導体層の厚さがゲート直下に相当する部分８以外の電子供給層４を構成する厚さ１０ｎｍの半導体層よりも薄く、５ｎｍとなっており、酸化層１１の厚さは５ｎｍである。酸化層１１とその直下の半導体からなる電子供給層４の最上面は、電子供給層４の凹部７の底平面となっている。
【００６１】
このような場合であっても、ゲート直下に相当する部分８の電子供給層４を構成する半導体層を、ゲート直下に相当する部分８以外の電子供給層４を構成する厚さ１０ｎｍの半導体層よりも薄くすることができる。本実施例では、ゲート直下に相当する部分８の電子供給層４を構成する半導体層の厚さはｄ＝５ｎｍなので（他の条件は実施例１と同じ）、上記の式よりＶT＝０．１Ｖと計算される。そのため、ゲート電極Ｇに電圧を加えていない状態では、ゲート直下に相当する部分８の電子供給層４は空乏化し、２次元電子ガス層６が消失している。
【００６２】
図５で示した本実施例に係る高電子移動度トランジスタを以下のようにして製造した。
まず、実施例１に係る高電子移動度トランジスタと同様にして、図３（ａ）に示した層構造Ａ0をエピタキシャル成長した。
【００６３】
そして、Ａ0の全面にＳｉＯ2膜１０を形成し、ゲート直下に相当する部分８に相当する電子供給層４にＳｉＯ2膜１０の開口を設け、その部分の電子供給層４を露出させる。そして、常圧において、酸素流量５リットル／ｍｉｎの流量下９００℃の温度で、厚さが１０ｎｍの電子供給層４のうち、その表面から５ｎｍの深さまでを酸化して酸化層１１を形成する（図３（ｂ）の層構造Ａ1を参照）。
【００６４】
次にＥＢ蒸着法により、ソース電極Ｓとドレイン電極Ｄ（Ａｌ／Ｔｉ／Ａｕ，厚さは１００ｎｍ／１００ｎｍ／２００ｎｍ）を形成し、そしてドレイン電極Ｄ間の酸化層１１の表面にゲート電極Ｇ（Ｐｔ／Ａｕ，厚さは１００ｎｍ／２００ｎｍ）を形成することにより、図５で示した高電子移動度トランジスタが得られる。
【００６５】
本実施例３の場合では、ソース電極Ｓ，ドレイン電極Ｄを電子供給層４上に直接形成していたが、図４で示した実施例２の場合のように、コンタクト層５を介して形成しても良い。すなわち、図３（ｂ）の層構造Ａ1において、ＳｉＯ2膜１０を除去した後、再び層構造Ａ1の全面にＳｉＯ2膜を形成し、ソース電極Ｓとドレイン電極Ｄが形成される領域に相当する部分のＳｉＯ2膜を除去する。そして、ＭＯＣＶＤ法により、トリメチルガリウム（ＴＭＧ）を１００ｃｍ3／ｍｉｎ、アンモニアを１２リットル／ｍｉｎ、ｎ型不純物としてＳｉＨ4を１０ｃｍ3／ｍｉｎの流量で導入し、Ｓｉが高濃度でドーピングされたＧａＮからなるコンタクト層５の成長を行った。バッファ層２の成長を行った。成長温度は１０５０℃でコンタクト層２の膜厚は５０ｎｍ程度、キャリア濃度は１×１０19  ／ｃｍ3以上である。
【００６６】
以上のようにして製造された実施例１、実施例２及び実施例３の高電子移動度トランジスタは、ゲート電極Ｇに電圧を加えていない状態では、ソース電極Ｓとドレイン電極Ｄ間に電流が流れない、いわゆるノーマリーオフの動作が確認された。
【図面の簡単な説明】
【００６７】
【図１】本発明に係る高電子移動度トランジスタの実施の形態を示す断面図である。
【図２】本発明に係る高電子移動度トランジスタの実施例１（Ａ）を示す断面図である。
【図３】本発明に係る高電子移動度トランジスタを製造中の層構造であり、（ａ）はＡ0、（ｂ）はＡ1、（ｃ）はＡ2の断面図である。
【図４】本発明に係る高電子移動度トランジスタの実施例２を示す断面図である。
【図５】本発明に係る高電子移動度トランジスタの実施例３を示す断面図である。
【図６】従来技術に係る高電子移動度トランジスタを示す断面図である。
【符号の説明】
【００６８】
１  基板
２  バッファ層
３  電子走行層
４  電子供給層
５  コンタクト層
６  ２次元電子ガス層
７  凹部
８  ゲート直下に相当する部分
９  中間層
１０  ＳｉＯ2膜
１１  酸化層
【図１】
0004776162.tif 000003
【図２】
0004776162.tif 000004
【図３】
0004776162.tif 000005
【図４】
0004776162.tif 000006
【図５】
0004776162.tif 000007
【図６】
0004776162.tif 000008