(57)【特許請求の範囲】
【請求項１】
複数行の走査線と複数列の信号線の各交差部に画素が配置された画素表示部と、
映像信号を映像信号線を通じて供給する駆動回路と、
前記駆動回路からの映像信号線１本毎に信号線をＮ（Ｎは２以上の整数）本ずつ対応させたときの各グループ毎に、Ｎ本の中から選択された信号線を映像信号線に切り換えて接続するアナログスイッチ回路と、
各フレームにおいて信号線の電圧極性に走査線のＭ行（Ｍは偶数）毎の周期性を与えつつ信号線を駆動するとともに、フレームの先頭において走査線の第１行目に対する信号線の駆動に先立ち、前記Ｍ行のうちの最終行における電圧極性を信号線に与える制御を行う制御回路と、を備えることを特徴とする平面表示装置。
【請求項２】
複数行の走査線と複数列の信号線の各交差部に画素が配置された画素表示部を備え、映像信号を複数の映像信号線に供給し、この映像信号線にＮ（Ｎは２以上の整数）本ずつ対応させた前記信号線を選択的にアナログスイッチにより切替え接続するようにした多選択駆動方式の平面表示装置の駆動方法において、
前記信号線の電圧極性に走査線のＭ（Ｍは偶数）行毎の周期性を与えて駆動するとともに、各フレームの走査線の第１行目に対する信号線の駆動に先立ち、前記Ｍ行の周期性をもつ最終行の電圧極性を前記信号線前段に書き込むことを特徴とする平面表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、平面表示装置及びその駆動方法に関し、信号線の極性を反転させて各信号線から各画素へ映像信号を書き込む信号線駆動方式により信号線を駆動する平面表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
ワープロ、パーソナルコンピュータ、携帯テレビなどでは、薄型で軽量の平面表示装置が広く用いられている。中でも、複数の信号線と複数の走査線との各交差部に薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）を配置したアクティブマトリクス型の液晶表示装置は、発色性に優れ、残像が少ないことから、今後の主流になると考えられている。
【０００３】
近年、製造プロセス技術の進歩により、アクティブマトリクス型液晶表示装置では、アレイ基板上に駆動回路を一体的に形成することで、外部接続部品数を減らして低コスト化、接続配線数の減少を図ることができるようになった。
【０００４】
外部接続部品数をさらに削減してコスト低減を行う手段としては、駆動ＩＣからの映像信号線とアレイ基板上の信号線とを１対Ｎ（Ｎは２以上の整数）で対応させ、アナログスイッチ回路により、１水平走査期間にＮ本の信号線のうち１本を順番に選択して映像信号線に切り換えて接続する多選択駆動を行うことで、駆動ＩＣの規模を削減する技術が開示されている（例えば、特許文献１を参照）。
【０００５】
また、一般に各信号線の駆動方式、すなわち各信号線から各画素へ映像信号を書き込む方式としては、隣接する信号線間で信号線の極性を反転させて映像信号を供給するＶライン反転駆動（垂直ライン反転駆動とも呼ばれる）、１水平走査期間毎に信号線の極性を切り換えて映像信号を供給するとともに隣接する信号線間でも信号線の極性を反転させて映像信号を供給するＨ／Ｖ反転駆動（ドット反転駆動とも呼ばれる）がある。
【０００６】
例えば、図４は、信号線の多選択駆動におけるＮの値を４とし、２水平走査期間毎に信号線の極性を切り換えて映像信号を供給し、且つ隣接する信号線についても２本おきに極性を反転させて映像信号を供給するようにした信号線４選択の２Ｈ２Ｖ反転駆動方式における画素毎の信号線の電圧極性を示している。同図に示すように、プラス・マイナスは信号線の電圧極性を示しており、信号線Ｘ１〜Ｘ４及びＸ５〜Ｘ８の電圧極性に走査線の４行Ｙ（ｎ）〜Ｙ（ｎ＋３）毎の周期性を与えつつ信号線を駆動する。
【０００７】
このような信号線の電圧極性に周期性を有する駆動方式に対し、各信号線について走査線Ｌ−１行目及びＬ行目での極性反転の有無と、多選択駆動によりＮ本の信号線のグループの中から１本の信号線を選択する際のＳ−１番目の信号線及びＳ番目の信号線での極性反転の有無とについての各画素における書き込み条件が表示画面全体で均等に分散するように、各グループで先に選択される信号線の選択順序を制御するとともに後に選択される信号線の選択順序を制御することで、信号線の極性反転に起因した書き込み不足によるムラを視認されにくくする技術が開示されている（例えば、特許文献２を参照）。
【０００８】
図９は、信号線の電圧極性及び選択順序を画素毎に示す図である。同図に示すように、プラス・マイナスは信号線の電圧極性を示しており、各画素には信号線Ｘ１〜Ｘ４及びＸ５〜Ｘ８を介して電圧極性に応じた映像信号が供給される。プラス・マイナスに続く数字は、１水平走査期間においてアナログスイッチ回路ＳＷ１及びＳＷ２により時分割で選択される信号線の選択順番を示している。さらに、同図の上段及び下段に示すように各フレームで各画素に対応した信号線の電圧極性を切り換えて、書き込み不足が生じる可能性のある画素を表示画面全体に分散するようにしている。
【０００９】
従来、このような各フレームでの信号線の電圧極性の切り換えは、外部装置から液晶表示装置の制御回路に供給される信号のうち、図１４に示すように各走査線に対応した映像信号としての映像データ信号が供給されることを示す同期信号としてのデータイネーブル信号が、フレームの先頭で最初に確認されたタイミングで行われていた。
【特許文献１】特開２００１−３１２２５５号公報
【特許文献２】特開２００５−９２１７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、従来の制御回路では、全ての走査線に対応した映像データ信号が供給され、次のフレームの垂直ブランキング期間に突入した後も、信号線の電圧極性に走査線の４行毎の周期性を与え続ける。このため、フレームの先頭で信号線の電圧極性を切り換えると、信号線の電圧極性の周期性が崩れてしまうことがある。
【００１１】
その結果、表示画面の走査線の１行目に表示不良が生じ、液晶表示装置で画面全体に中間調を表示した場合には、１行目と２行目以降の明るさの違いが特に顕著になり、良好な表示を得ることができないという問題がある。
【００１２】
本発明は、上記に鑑みてなされたものであり、平面表示装置及びその駆動方法において、各フレームで信号線の電圧極性に走査線のＭ行毎の周期性を与えつつ信号線を駆動する際に、フレームの先頭で電圧極性の周期を切り換えた場合でも、安定して良好な表示を得ることを課題とする。
【課題を解決するための手段】
【００１３】
本発明に係る平面表示装置は、複数行の走査線と複数列の信号線の各交差部に画素が配置された画素表示部と、映像信号を映像信号線を通じて供給する駆動回路と、駆動回路からの映像信号線１本毎に信号線をＮ（Ｎは２以上の整数）本ずつ対応させたときの各グループ毎に、Ｎ本の中から選択された信号線を映像信号線に切り換えて接続するアナログスイッチ回路と、各フレームにおいて信号線の電圧極性に走査線のＭ行（Ｍは偶数）毎の周期性を与えつつ信号線を駆動するとともに、フレームの先頭において走査線の第１行目に対する信号線の駆動に先立ち、Ｍ行のうちの最終行における電圧極性を信号線に与える制御を行う制御回路と、を備えることを特徴とする。
【００１４】
本発明に係る平面表示装置の駆動方法は、複数行の走査線と複数列の信号線の各交差部に画素が配置された画素表示部を備え、映像信号を複数の映像信号線に供給し、この映像信号線にＮ（Ｎは２以上の整数）本ずつ対応させた前記信号線を選択的にアナログスイッチにより切替え接続するようにした多選択駆動方式の平面表示装置の駆動方法において、信号線の電圧極性に走査線のＭ（Ｍは偶数）行毎の周期性を与えて駆動するとともに、各フレームの走査線の第１行目に対する信号線の駆動に先立ち、前記Ｍ行の周期性をもつ最終行の電圧極性を前記信号線前段に書き込むことを特徴とする。
【００１５】
本発明にあっては、制御回路により、フレームの先頭において走査線の第１行目に対する信号線の駆動に先立ち、Ｍ行のうちの最終行における電圧極性を信号線に与えるように制御することで、走査線の第１行目においてはＭ行の先頭行における電圧極性が信号線に与えられることになり、フレームの先頭で電圧極性の周期を切り換えた場合でも、各フレームにおける全ての走査線に対してＭ行（Ｍは２以上の整数）の周期性が維持されるので、画素の駆動条件を表示画面全体に亘って均一に分散させ、信号線の極性反転に起因した書き込み不足によるムラを視認されにくくすることができる。
【発明の効果】
【００１６】
本発明の平面表示装置及びその駆動方法によれば、各フレームで信号線の電圧極性に走査線のＭ行毎の周期性を与えつつ信号線を駆動する際に、フレームの先頭で電圧極性の周期を切り換えた場合でも、安定して良好な表示を得ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、一実施の形態における液晶表示装置及びその駆動方法について図面を用いて説明する。
【００１８】
図１の回路ブロック図に示すように、一実施の形態における液晶表示装置は、ガラス製のアレイ基板１上に画素表示部２と、その左右両端に配置された走査線駆動回路３ａ、３ｂ（以下、総称して走査線駆動回路３とする）と、上端に配置された信号線駆動回路４を備え、外部基板２１上に配置された制御回路２２と、両基板を接続するＴＣＰに実装される駆動ＩＣ２３ａ、２３ｂとを備えた構成である。
【００１９】
画素表示部２では、走査線駆動回路３からの複数の走査線Ｙ１〜Ｙ７６８と、信号線駆動回路４からの複数の信号線Ｘ１〜Ｘ３０７２が交差するように配線される。各交差部には薄膜トランジスタ１１と、液晶容量１２と、補助容量１３を含む画素が配置されている。薄膜トランジスタ１１は例えばＭＯＳ−ＦＥＴであり、そのドレイン端子は液晶容量１２と補助容量１３に接続され、ソース端子は信号線Ｘに接続され、ゲート端子は走査線Ｙに接続される。
【００２０】
ここでは一例としてＸＧＡ型の表示パネル、すなわち１０２４×３（ＲＧＢ）×７６８個の画素が画素表示部に配置されていることを想定する。信号線は１０２４×３＝３０７２本、走査線は７６８本である。
【００２１】
走査線駆動回路３は走査線Ｙ１〜Ｙ７６８をそれぞれ駆動し、信号線駆動回路４は信号線Ｘ１〜Ｘ３０７２をそれぞれ駆動する。信号線駆動回路４は、アナログスイッチ回路アレイ５ａ、５ｂを備えており、アナログスイッチ回路アレイ５ａが信号線Ｘ１〜Ｘ１５３６を駆動し、アナログスイッチ回路アレイ５ｂが信号線Ｘ１５３７〜Ｘ３０７２を駆動する。
【００２２】
制御回路２２は、外部装置からインターフェースケーブルを介して伝送された映像信号、同期信号、クロック信号等に対して、同期信号から走査線駆動回路３や信号線駆動回路４などの周辺回路に必要なタイミング信号や信号線駆動回路４内のアナログスイッチ回路アレイ５ａ、５ｂを制御するための制御信号を生成して制御を行うとともに、映像信号の並べ替えや加工をして駆動ＩＣ２３へ転送する。
【００２３】
駆動ＩＣ２３ａ、２３ｂはＴＣＢ法によりＴＣＰとして実装される。駆動ＩＣ２３ａ、２３ｂからの映像信号線Ｄ１〜Ｄ３８４及びＤ３８５〜Ｄ７６８はアナログスイッチ回路アレイ５ａ、５ｂにより、信号線Ｘ１〜Ｘ１５３６及びＸ１５３７〜Ｘ３０７２に接続される。
【００２４】
アナログスイッチ回路アレイ５ａ、５ｂは、映像信号線１本毎に信号線をＮ（Ｎは２以上の整数）本ずつ対応させたときの各グループ毎に、Ｎ本の中から選択された信号線を切り換えて映像信号線に接続するようになっている（信号線の多選択駆動）。
【００２５】
本実施の形態ではＮの値は４とする。この場合、映像信号線１本につき４本の信号線が切り替わって接続されるので、映像信号線の数は信号線の数の１／４となる。アナログスイッチ回路アレイ５ａについてみてみると、信号線１５３６本に対して必要な映像信号線は３８４本となるので、３０７２本の信号線があるＸＧＡ型の表示パネル全体としては、映像信号線の出力端子が３８４個ある駆動ＩＣ２３を２個だけ用いれば十分となる。このようにここでは駆動ＩＣの規模を大幅に削減可能な技術を使用している。
【００２６】
駆動ＩＣ２３ａは、映像信号線Ｄ１〜Ｄ３８４を介してアナログスイッチ回路アレイ５ａに映像信号を伝送し、駆動ＩＣ２３ｂは、映像信号線Ｄ３８５〜Ｄ７６８を介してアナログスイッチ回路アレイ５ｂに映像信号を伝送する。
【００２７】
図２の回路ブロック図に示すように、アナログスイッチ回路アレイ５ａ、５ｂは、それぞれ映像信号線２本につき１個ずつ対応したアナログスイッチ基本回路２５を備える。すなわち、アナログスイッチ回路アレイ５ａ、５ｂでは、それぞれアナログスイッチ基本回路２５を３８４／２＝１９２個備えている。
【００２８】
図３の回路図に示すように、例えば映像信号線Ｄ１、Ｄ２を介して映像信号が入力されるアナログスイッチ基本回路２５では、映像信号を伝送してくる映像信号線Ｄ１が４本に分岐される。分岐した映像信号線は、アナログスイッチＡＳＷ１を介してＸ１に接続され、アナログスイッチＡＳＷ２を介して信号線Ｘ２に接続され、アナログスイッチＡＳＷ３を介して信号線Ｘ３に接続され、アナログスイッチＡＳＷ４を介して信号線Ｘ４に接続される。ここでは、信号線Ｘ１〜Ｘ４を第１グループと呼ぶものとする。
【００２９】
同様に、映像信号を伝送してくる映像信号線Ｄ２も４本に分岐され、分岐した各映像信号線は、アナログスイッチＡＳＷ５を介して信号線Ｘ５に接続され、アナログスイッチＡＳＷ６を介して信号線Ｘ６に接続され、アナログスイッチＡＳＷ７を介して信号線Ｘ７に接続され、アナログスイッチＡＳＷ８を介して信号線Ｘ８に接続される。信号線Ｘ５〜Ｘ８を第２グループと呼ぶものとする。
【００３０】
アナログスイッチ制御信号ＡＳＷ１Ｕを伝送する制御線がアナログスイッチＡＳＷ１とＡＳＷ７の各ゲート端子にそれぞれ接続され、アナログスイッチ制御信号ＡＳＷ２Ｕの制御線がアナログスイッチＡＳＷ２とＡＳＷ８の各ゲート端子にそれぞれ接続され、アナログスイッチ制御信号ＡＳＷ３Ｕの制御線がアナログスイッチＡＳＷ３とＡＳＷ５の各ゲート端子にそれぞれ接続され、アナログスイッチ制御信号ＡＳＷ４Ｕの制御線がアナログスイッチＡＳＷ４とＡＳＷ６の各ゲート端子にそれぞれ接続される。
【００３１】
アナログスイッチＡＳＷ１〜ＡＳＷ８は、いずれもｐチャネル型のＴＦＴで構成されており、アナログスイッチ制御信号ＡＳＷ１Ｕがロー電位になったときにアナログスイッチＡＳＷ１，ＡＳＷ７がオンして信号線Ｘ１、Ｘ７に映像信号が供給される。アナログスイッチ制御信号ＡＳＷ２Ｕがロー電位になったときにアナログスイッチＡＳＷ２，ＡＳＷ８がオンして信号線Ｘ２、Ｘ８に映像信号が供給される。アナログスイッチ制御信号ＡＳＷ３Ｕがロー電位になったときにアナログスイッチＡＳＷ３，ＡＳＷ５がオンして信号線Ｘ３、Ｘ５に映像信号が供給される。アナログスイッチ制御信号ＡＳＷ４Ｕがロー電位になったときにアナログスイッチＡＳＷ４，ＡＳＷ６がオンして信号線Ｘ４、Ｘ６に映像信号が供給される。他のアナログスイッチ基本回路もこれと同様の構成である。
【００３２】
次に、このような多選択駆動における信号線の駆動方式について図を用いて説明する。図４は、信号線の多選択駆動におけるＮの値を４とし、２水平走査期間毎に信号線の極性を切り換えて映像信号を供給し、且つ隣接する信号線についても２本おきに極性を反転させて映像信号を供給するようにした信号線４選択の２Ｈ２Ｖ反転駆動方式における画素毎の信号線の電圧極性を示している。同図に示すように、プラス・マイナスは信号線の電圧極性を示しており、信号線の電圧極性に走査線の４行Ｙ（ｎ）〜Ｙ（ｎ＋３）毎の周期性を与えつつ信号線を駆動する。
【００３３】
本実施の形態では、フレームの先頭で信号線の電圧極性を切り換えた場合でも、信号線の電圧極性の周期性を維持するために、制御回路２２により、図５に示すようにｎ番目のフレームの先頭において走査線の第１行目Ｙ（１）に対する信号線の駆動に先立ち、走査線４行Ｙ（１）〜Ｙ（４）のうちの最終行Ｙ（４）における電圧極性を信号線に与えるように予備駆動を行った後に、走査線の第１行目Ｙ（１）に対する信号線を駆動する。ここでは信号線の第１グループＸ１〜Ｘ４及び第２グループＸ５〜Ｘ８に対応して示している。
【００３４】
図６は、制御回路の内部構成を示す回路ブロック図である。同図に示すように、制御回路２２は、データ前処理部２６と、ラインメモリ２７と、データ後処理部２８と、制御部２９とを備える。
【００３５】
データ前処理部２６では、外部装置からフレーム単位で映像データ信号及びその同期信号が入力されると共に、映像データ信号をラインメモリ２７のメモリ構成に合わせたビット幅に揃えたドライバ・データ信号に変換する。
【００３６】
ラインメモリ２７は、２つのラインメモリで構成される。例えばデータ前処理部２６から入力されたドライバ・データ信号を一方のラインメモリに格納し、制御部２９からの指示により１水平周期遅れた任意のタイミングで、走査線１行分のドライバ・データ信号をデータ後処理部２８に出力する。
【００３７】
データ後処理部２８は、制御部２９からの指示により、アナログスイッチ回路アレイ５が選択する信号線に対応するドライバ・データ信号をラインメモリ２７の出力信号から選択して駆動ＩＣ２３に転送する。
【００３８】
制御部２９は、入力される同期信号の状態を確認し、同期信号からの任意のタイミング信号を生成し、タイミング信号から駆動ＩＣ及びアナログスイッチ回路及び走査線駆動回路それぞれの制御信号を生成する。さらに、ラインメモリ２７で溜め込まれた走査線１行分のドライバ・データ信号を４分割して駆動ＩＣへ順次転送するとともに、１水平走査期間の任意のタイミングでアナログスイッチ回路により信号線を選択するように制御し、駆動ＩＣにより選択された信号線を介して映像信号を供給するように制御する。
【００３９】
次に制御回路の動作について図７、８のタイミングチャートを参照しながら説明する。
【００４０】
図７において、水平同期信号は、一走査のタイミングを示す同期信号であり、外部装置から制御回路に供給される。映像データ信号（ｘ、ｙ１）、（ｘ、ｙ２）・・・は、水平同期信号に示される各走査の任意のタイミングで外部装置から制御回路に供給される。データイネーブル信号は、各走査線に対応した映像データ信号が供給されることを示す同期信号である。
【００４１】
ドライバ・データ信号は、アナログスイッチが選択する信号線の順序に応じて４分割されて制御回路から駆動ＩＣに供給される映像信号である。データサンプリング信号は、ドライバ・データを供給することを示す同期信号であり、制御回路から駆動ＩＣに供給される。
【００４２】
図８において、データロード信号は、映像信号線を駆動するタイミングを示す制御信号であり、制御回路から駆動ＩＣに供給される。極性信号は、映像信号線を介して駆動する信号線の電圧極性を示す制御信号であり、制御回路から駆動ＩＣに供給される。
【００４３】
映像信号は、駆動ＩＣの映像信号線からアナログスイッチで選択された信号線に供給されるアナログ信号である。
【００４４】
ＡＳＷ１Ｕ〜ＡＳＷ４Ｕは、信号線の選択順序を示すアナログスイッチ制御信号であり、制御回路からアナログスイッチへ供給される。
【００４５】
Ｙ（１）、Ｙ（２）、Ｙ（３）・・・は、走査線駆動回路から対応する走査線へ供給される制御信号である。
【００４６】
まず、時刻ｔ１において、ｎ番目のフレームの駆動が開始され、最初のデータイネーブル信号の立ち上がりに同期して信号線の電圧極性の周期を切り換える。図７に示すように、制御回路は、外部装置から供給された走査線の１行目に対応する映像データ信号（ｘ、ｙ１）を４分割して、ドライバ・データ信号（ｄｓｗ３、ｙ１）、（ｄｓｗ１、ｙ１）、（ｄｓｗ２、ｙ１）、（ｄｓｗ４、ｙ１）としてラインメモリに溜め込み、駆動ＩＣ２３へのドライバ・データ信号の転送を走査線１行分遅延させる。
【００４７】
一方で、図８に示すように１水平走査期間において信号線の電圧極性に応じて信号線の第１グループＸ１〜Ｘ４を時分割で多選択駆動する。まず、アナログスイッチ回路の制御信号ＡＳＷ４Ｕ及び極性信号によりマイナスの極性で信号線Ｘ４が選択され、次に制御信号ＡＳＷ２Ｕ及び極性信号によりプラスの極性で信号線Ｘ２が選択され、次に制御信号ＡＳＷ３Ｕ及び極性信号によりプラスの極性で信号線Ｘ３が選択され、最後に制御信号ＡＳＷ１Ｕ及び極性信号によりマイナスの極性で信号線Ｘ１が選択される。ここでは予備駆動として信号線を駆動させるので、走査線に制御信号は供給されない。また、図示しないが信号線の第２グループＸ５〜Ｘ８も同様にして時分割で多選択駆動される。
【００４８】
時刻ｔ２において、図７に示すように、制御回路は、外部装置から供給された走査線の２行目に対応する映像データ信号（ｘ、ｙ２）を４分割して、ドライバ・データ信号として溜め込まれる。時刻ｔ１で溜め込まれたドライバ・データ信号（ｄｓｗ３、ｙ１）、（ｄｓｗ１、ｙ１）、（ｄｓｗ２、ｙ１）、（ｄｓｗ４、ｙ１）が１水平走査期間遅れて駆動ＩＣに供給される。
【００４９】
一方で、図８に示すように１水平走査期間において走査線Ｙ（１）に制御信号が供給されるとともに、信号線の電圧極性に応じて信号線の第１グループＸ１〜Ｘ４を時分割で多選択駆動する。まずアナログスイッチ回路の制御信号ＡＳＷ３Ｕ及び極性信号によりマイナスの極性で信号線Ｘ３が選択され、次に制御信号ＡＳＷ１Ｕ及び極性信号によりプラスの極性で信号線Ｘ１が選択され、次に制御信号ＡＳＷ２Ｕ及び極性信号によりプラスの極性で信号線Ｘ２が選択され、最後に制御信号ＡＳＷ４Ｕ及び極性信号によりマイナスの極性で信号線Ｘ４が選択される。また、図示しないが信号線の第２グループＸ５〜Ｘ８も同様にして時分割で多選択駆動される。これにより、走査線の１行目Ｙ（１）に対応した各画素に、選択された信号線を介して駆動ＩＣからアナログ信号に変換された映像信号が供給され映像表示が開始される。走査線２行目以降も同様な処理が引き続き行われる。
【００５０】
このように、走査線の第１行目Ｙ（１）においては４行の先頭行における電圧極性が信号線に与えられることになり、フレームの先頭で電圧極性の周期を切り換えた場合でも、各フレームにおける全ての走査線に対して４行の周期性を維持することができる。
【００５１】
したがって、本実施の形態によれば、制御回路２２により、フレームの先頭において走査線の第１行目Ｙ（１）に対する信号線の駆動に先立ち、４行のうちの最終行における電圧極性を信号線に与えるように制御することで、走査線の第１行目Ｙ（１）においては４行の先頭行における電圧極性が信号線に与えられることになり、フレームの先頭で電圧極性の周期を切り換えた場合でも、各フレームにおける全ての走査線に対して４行の周期性が維持されるので、安定して良好な表示を得ることができる。
【００５２】
また、本実施の形態においては、信号線の電圧極性に走査線の４行毎の周期を与えるようにしたが、２以上の偶数であればこれに限られるものではなく、例えば信号線の電圧極性に走査線の８行毎の周期を与えるようにしてもよい。
【００５３】
尚、本実施の形態においては、平面表示装置は液晶表示装置としたが、信号線の極性を反転させて各信号線から各画素へ映像信号を書き込む信号線駆動方式を採用したアクティブマトリクス型の平面表示装置であれば、これに限られるものではない。
【００５４】
［比較例］
次に、本実施の形態の理解をさらに容易にするために、比較例として信号線の電圧極性の反転に起因した書き込み不足によるムラを視認されにくくする技術について図を用いて詳細に説明する。図９は、信号線の電圧極性及び選択順序を画素毎に示す図である。同図に示すように、プラス・マイナスは信号線の第１グループＸ１〜Ｘ４及び第２グループＸ５〜Ｘ８を介して画素に供給される映像信号の極性を示している。プラス・マイナスに続く数字は、１水平走査期間においてアナログスイッチ回路ＳＷ１及びＳＷ２により時分割で選択される信号線の選択順番を示している。さらに、同図の上段及び下段に示すように各フレームで各画素に対応した信号線の電圧極性を表示画面全体で切り換える。
【００５５】
多選択駆動では、アナログスイッチによる信号線の選択数が増えるほど、１水平走査期間内に一本の信号線へ映像信号を供給する時間が短くなる。同図のような４選択駆動では１水平走査期間の１／４以下の時間で信号線を介して画素へ映像信号を書き込むことになる。  
多選択駆動における画素の書き込み条件にはａ）走査線の（Ｌ−１）行目及びＬ行目での信号線の極性反転、ｂ）（Ｓ−１）番目に選択する信号線及びＳ番目に選択する信号線での極性反転（以下、駆動ＩＣ出力の極性反転と称する）の２つがあり、相対的に信号線の極性反転の方が駆動ＩＣ出力の極性反転よりも条件は厳しくなる。
【００５６】
図９で示した画素で発生する書き込み条件について図１０〜１３に示した。
【００５７】
図１０は、信号線の電圧極性及び選択順序において信号線の極性反転が発生する画素の分布を示した図である。同図では相対的に条件が厳しいため発生箇所の画素に対応する部分には「―２」と記した。
【００５８】
図１１は、信号線の電圧極性及び選択順序において駆動ＩＣの駆動ＩＣ出力の極性反転が発生する画素の分布を示した図である。同図では相対的に条件が厳しくないため発生箇所の画素に対応する部分には図１０の「―２」に対して「―１」と記した。
【００５９】
図１２は、図１０の信号線の極性反転と図１１の駆動ＩＣ出力の極性反転とを合わせて示した図である。同図において「―３」と記している画素は、信号線と駆動ＩＣ出力の両方が極性反転する画素で最も条件が厳しいことを示している。「０」と記している画素は、全く極性反転の無い画素で条件が最も良いことを示している。
【００６０】
図１３は、図１２で示した信号線の極性反転と駆動ＩＣ出力の極性反転とを合わせた結果をｎ番目とｎ＋１番目のフレームとで平均化した結果を示した図である。同図に示すように書き込み条件の比較的厳しい「−２．５」と記した画素と、書き込み条件が比較的良い「−０．５」と記した画素とが市松状に分布している。
【００６１】
このように制御回路２２により、各フレームにおいて信号線の電圧極性に走査線のＭ行毎の周期性を与えつつ全ての走査線に対して信号線を駆動することで、信号線の電圧極性に応じて信号線の各グループの選択順序を制御し、極性反転に起因した書き込み不足によるムラを視認されにくくすることができる。
【００６２】
次に比較例が抱える問題点について図を用いて説明する。図１４は、外部装置からインターフェースケーブルを介して制御回路２２に供給される同期信号と映像データ信号を示すタイミングフローチャートである。同図に示すように、垂直同期信号はフレームの区切りを示す同期信号である。水平同期信号は、一走査のタイミングを示す同期信号である。データイネーブル信号は、走査線毎の映像データ信号が供給されることを示す同期信号である。
【００６３】
映像データ信号（ｘ、１）〜（ｘ、７６８）は、各走査線に対応して供給される。ここでは、全走査線数が７６８に対して、走査線２本分過剰な映像データ信号（ｂｌａｎｋ）が供給されている。
【００６４】
図１５は、図１４に示す映像データ信号の（Ｘ，２）の詳細を示すタイミングフローチャートである。同図に示すように、走査線２行目に対応する映像データ信号（ｘ、２）が、１水平走査期間において水平ブランキング期間終了後、映像データ信号（１，ｙ）〜（１０２４，ｙ）として１０２４×３（ＲＧＢ）の信号線に対応して供給される。
【００６５】
従来、このような各フレームにおける信号線の電圧極性の切り換えは、図１４に示すように、各走査線に対応した映像データ信号が供給されることを示す同期信号としてのデータイネーブル信号が、フレームの先頭の垂直ブランキング期間中において最初に確認されたタイミングで行われていた。
【００６６】
しかしながら、従来の制御回路では、全ての走査線に対応した映像データ信号が供給され、次のフレームの垂直ブランキング期間に突入した後も、引き続き、信号線の電圧極性に走査線の４行毎の周期性を与え続ける。このため、フレームの先頭で信号線の電圧極性を切り換えると、信号線の電圧極性の周期性が崩れてしまうことがある。以下、詳細に説明する。
【００６７】
図１６は、信号線の電圧極性の周期を走査線の１行目から割り当てた場合を示した図である。図９に示した信号線の第１グループＸ１〜Ｘ４の電圧極性及び選択順序におけるＹ（ｎ）を走査線の１行目Ｙ（１）に、Ｙ（ｎ＋１）を走査線の２行目Ｙ（２）に、Ｙ（ｎ＋２）を走査線の３行目Ｙ（３）に、Ｙ（ｎ＋３）を走査線の４行目Ｙ（４）に割り当てたものである。
【００６８】
同図（Ａ）〜（Ｄ）は、いずれもフレームの先頭でｎ−１フレームからｎフレームへの信号線の電圧極性を切り換えた場合を示したものである。信号線の駆動は、全ての走査線に対応した映像データ信号が供給され、次のフレームの垂直ブランキング期間に突入した後も、引き続き行われる。このため、ｎフレームの最初のＹ（１）の駆動に先立ち、ｎ−１フレームの最後で駆動される信号線の電圧極性及び選択順序Ｙ（ｖ）が（Ａ）〜（Ｄ）それぞれの場合で異なってしまう。
【００６９】
同図（Ｄ）の場合は、常にｎ−１フレームの最後のＹ（ｖ）が、信号線の電圧極性の周期Ｙ（１）〜Ｙ（４）のうちの最終行Ｙ（４）に相当する電圧極性になり、フレーム間で信号線の電圧極性の周期性が維持されている。
【００７０】
これに対し、同図（Ａ）の場合は、ｎ−１フレームの最後のＹ（ｖ）が、信号線の電圧極性の周期Ｙ（１）〜Ｙ（４）のうちの１行目Ｙ（１）に相当する電圧極性になっている。同図（Ｂ）の場合は、ｎ−１フレームの最後のＹ（ｖ）が、信号線の電圧極性の周期Ｙ（１）〜Ｙ（４）のうちの２行目Ｙ（２）に相当する電圧極性になっている。同図（Ｃ）の場合は、ｎ−１フレームの最後のＹ（ｖ）が、信号線の電圧極性の周期Ｙ（１）〜Ｙ（４）のうちの３行目Ｙ（３）に相当する電圧極性になっている。
【００７１】
このように同図（Ａ）〜（Ｃ）では、フレーム間で信号線の電圧極性の周期性が崩れてしまうため書き込み不足が生じた場合に走査線の１行目で表示不具合が発生してしまう。
【００７２】
以下では、走査線の１行目で発生する表示不具合について図１６（Ｃ）の場合を取り上げて説明する。
【００７３】
図１７は、図１６（Ｃ）のように信号線の電圧極性の周期を走査線の１行目から割り当てた場合のｎ番目とｎ＋１番目のフレームにおける信号線の電圧極性及び選択順序を画素毎に示す図である。ここでは信号線の第１グループＸ１〜Ｘ４及び第２グループＸ５〜Ｘ８に対応して示している。同図の画素で発生する書き込み条件について図１８〜２１に示した。
【００７４】
図１８は、図１７で示した信号線の電圧極性及び選択順序において信号線の極性反転が発生する画素の分布を示した図である。ここでも相対的に条件が厳しいため極性反転が発生する画素に対応する部分には「―２」と記した。
【００７５】
図１９は、図１７で示した信号線の選択順序と映像信号の極性において駆動ＩＣ出力の極性反転が発生する画素の分布を示した図である。ここでも相対的に条件が厳しくないため極性反転が発生する画素に対応する部分には図１８の「―２」に対して「―１」と記した。
【００７６】
図２０は、図１８の信号線の極性反転と図１９の駆動ＩＣ出力の極性反転とを合わせて示した図である。
【００７７】
図２１は、図２０で示した信号線の極性反転と駆動ＩＣ出力の極性反転とを合わせた結果をｎ番目とｎ＋１番目のフレームとで平均化した結果を示した図である。同図に示すように走査線の第１行Ｙ（１）では全ての画素への書き込み条件が比較的厳しい「−２．５」になっている。
【００７８】
その結果、走査線の第１行は、その他の行よりも書き込み不足が発生しやすいため明るく（薄く）見える。特に液晶表示装置で画面全体に中間調を表示した場合には、１行目と２行目以降の明るさの違いが顕著になる。
【００７９】
このように書き込み不足が起きるような条件で、フレームの先頭で信号線の電圧極性を切り換えると、信号線の電圧極性の周期性が崩れてしまい、走査線の第１行目が表示不良として視認されてしまう。
【００８０】
そこで、上述したように本実施の形態では制御回路により、フレームの先頭において走査線の第１行目に対する信号線の駆動に先立ち、Ｍ行のうちの最終行における電圧極性を信号線に与えるように制御する。図１８に示すように、ｎ番目のフレームの先頭において走査線の第１行目Ｙ（１）に対する信号線の駆動に先立ち、走査線４行Ｙ（１）〜Ｙ（４）のうちの最終行Ｙ（４）における電圧極性を信号線に与えるように予備駆動を行う。
【００８１】
これにより、走査線の第１行目Ｙ（１）においては４行の先頭行における電圧極性が信号線に与えられることになり、フレームの先頭で電圧極性の周期を切り換えた場合でも、各フレームにおける全ての走査線に対して４行の周期性が維持されるので、画素の駆動条件を図１３に示すように表示画面全体に渡って均一に分散させ、信号線の極性反転に起因した書き込み不足によるムラを視認されにくくすることができ、安定して良好な表示を得ることができる。
【図面の簡単な説明】
【００８２】
【図１】一実施の形態に係る液晶表示装置の概略的な構成を示す回路ブロック図である。
【図２】上記液晶表示装置における駆動ＩＣ、アナログスイッチ回路の構成を示す回路ブロック図である。
【図３】上記アナログスイッチ回路におけるアナログスイッチ基本ブロックの内部構成を示す回路図である。
【図４】信号線４選択の２Ｈ２Ｖ反転駆動方式における画素毎の信号線の電圧極性を示す図である。
【図５】ｎ番目のフレームの先頭で走査線の第１行目に対する信号線の駆動に先立って信号線を予備駆動した場合の信号線の電圧極性及び選択順序を画素毎に示す図である。
【図６】制御回路の内部構成を示す回路ブロック図である。
【図７】制御回路の動作を説明する第１のタイミングフローチャートである。
【図８】制御回路の動作を説明する第２のタイミングフローチャートである。
【図９】ｎ番目とｎ＋１番目のフレームにおける信号線の電圧極性及び選択順序を画素毎に示す図である。
【図１０】上記信号線の電圧極性及び選択順序において信号線の極性反転が発生する画素の分布を示した図である。
【図１１】上記信号線の電圧極性及び選択順序において駆動ＩＣ出力の極性反転が発生する画素の分布を示した図である。
【図１２】上記信号線の極性反転と駆動ＩＣ出力の極性反転とを合わせて示した図である。
【図１３】上記示した信号線の極性反転と駆動ＩＣ出力の極性反転とを合わせた結果をｎ番目とｎ＋１番目のフレームとで平均化した結果を示した図である。
【図１４】制御回路に供給される同期信号と映像データ信号を示すタイミングフローチャートである。
【図１５】制御回路に供給される映像データ信号の詳細を示すタイミングフローチャートである。
【図１６】信号線の電圧極性の周期を走査線の１行目から割り当てた場合を示した図である。
【図１７】図１６（Ｃ）のように信号線の電圧極性の周期を走査線の１行目から割り当てた場合のｎ番目とｎ＋１番目のフレームにおける信号線の電圧極性及び選択順序を画素毎に示す図である。
【図１８】図１７で示した信号線の電圧極性及び選択順序において信号線の極性反転が発生する画素の分布を示した図である。
【図１９】図１７で示した信号線の電圧極性及び選択順序において駆動ＩＣ出力の極性反転が発生する画素の分布を示した図である。
【図２０】図１８の信号線の極性反転と図１９の駆動ＩＣ出力の極性反転とを合わせて示した図である。
【図２１】図２０で示した信号線の極性反転と駆動ＩＣ出力の極性反転とを合わせた結果をｎ番目とｎ＋１番目のフレームとで平均化した結果を示した図である。
【符号の説明】
【００８３】
１…アレイ基板
２…画素表示部
３，３ａ，３ｂ…走査線駆動回路
４…信号線駆動回路
５ａ，５ｂ…アナログスイッチ回路アレイ
１１…薄膜トランジスタ
１２…液晶容量
１３…補助容量
２１…外部基板
２２…制御回路
２３ａ，２３ｂ…駆動ＩＣ
２５…アナログスイッチ基本回路
２６…データ前処理部
２７…ラインメモリ
２８…データ後処理部
２９…制御部
【図１】
0004783154.tif 000002
【図２】
0004783154.tif 000003
【図３】
0004783154.tif 000004
【図４】
0004783154.tif 000005
【図５】
0004783154.tif 000006
【図６】
0004783154.tif 000007
【図７】
0004783154.tif 000008
【図８】
0004783154.tif 000009
【図９】
0004783154.tif 000010
【図１０】
0004783154.tif 000011
【図１１】
0004783154.tif 000012
【図１２】
0004783154.tif 000013
【図１３】
0004783154.tif 000014
【図１４】
0004783154.tif 000015
【図１５】
0004783154.tif 000016
【図１６】
0004783154.tif 000017
【図１７】
0004783154.tif 000018
【図１８】
0004783154.tif 000019
【図１９】
0004783154.tif 000020
【図２０】
0004783154.tif 000021
【図２１】
0004783154.tif 000022