(57)【特許請求の範囲】
【請求項１】
配線膜のパターニングを行うためのアライメントマークを形成する方法であって、
基板の上に、前記アライメントマークを形成する領域に、ディッシングを防止するための上方に延びる、複数の柱状の室を有する筒状のディッシング防止膜を形成する第１工程と、
前記複数の柱状の室のそれぞれを埋め込むように、かつ前記ディッシング防止膜を覆うように前記基板の上に層間絶縁膜を形成する第２工程と、
前記層間絶縁膜の表面を化学的機械的研磨法により研磨し、その表面を平坦化する第３工程と、
リソグラフィー及びドライエッチングにより、前記層間絶縁膜中に前記複数の柱状の室のそれぞれの底を露出させて、前記アライメントマークの溝を形成する第４工程と、
前記アライメントマークの溝の部分で、その表面にマークである溝ができるように、前記層間絶縁膜の上に前記配線膜を形成する第５工程とを備えたアライメントマークの形成方法。
【請求項２】
前記第４工程の後、前記第５工程に先立って、
前記アライメントマークの溝の中を含む前記層間絶縁膜の上に、前記アライメントマークの溝が完全に埋まらないようにタングステン膜を形成し、
前記タングステン膜を前記アライメントマークの溝の底部に一部残しながら、前記層間絶縁膜の表面から除去するように、前記タングステン膜を化学的機械的研磨法により研磨する、請求項１に記載のアライメントマークの形成方法。
【請求項３】
前記アライメントマークの溝となる領域を、５００nm以上１０００nm以下の距離を保って外側から囲むように、前記ディッシング防止膜を形成する、請求項１又は２に記載のアライメントマーク形成方法。
【請求項４】
前記ディッシング防止膜は、前記基板に対して段差として形成できる膜である請求項１又は２に記載のアライメントマークの形成方法。
【請求項５】
前記ディッシング防止膜は、シリコン酸化膜、シリコン窒化膜、金属膜およびポリシリコン膜からなる群より選ばれる膜で形成された単層膜または積層膜で形成される請求項１又は２に記載のアライメントマークの形成方法。
【請求項６】
前記ディッシング防止膜の膜厚は、１００nm以上５００nm以下である、請求項１又は２に記載のアライメントマークの形成方法。
【請求項７】
前記配線膜は、金属又は合金で形成される、請求項１から６のいずれか１項に記載のアライメントマークの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にメタル配線及びその合金配線のパターニングを行なうためのアライメントマークの形成方法に関し、より特定的には、層間絶縁膜ＣＭＰ工程が使用されるプロセスに対して精度良いアライメント性能を達成するように改良されたアライメントマークの形成方法に関する。
【背景技術】
【０００２】
近年、半導体素子の配線の微細化、多層化に伴い、配線間ショートによる不良の低減やフォトレジストのフォーカスマージン確保のため、層間絶縁膜における、配線による段差の平坦化はますます重要な要素となってきている。ハーフサブミクロン世代の半導体装置の製造法においては、従来のＳＯＧ（Spin On Glass）塗布方法では、段差の平坦化に対しては十分な特性が得られなくなってきた。その代わりにＣＭＰ（Chemical Mechanical Polishing−化学的機械的研磨）技術が提案され、現在では層間絶縁膜の平坦化に対し広く用いられている。また、このＣＭＰ技術は、層間絶縁膜ＣＭＰ以外にも基板と上層の配線を接続するためのタングステンＷプラグの形成にも用いられている（以下ＷＣＭＰと略す）。
【０００３】
しかし、このＣＭＰ技術は下地レイアウトによってディッシング（幅広いパターンでの断面が皿状にくぼむ現象）やエロージョン（微細配線部で絶縁膜が金属とともにはがれる現象）等といった、平坦性を損なう要素も持っている（例えば、特許文献１参照）。
【０００４】
以下に図３を用いてかかる問題につきさらに説明する。図３はディッシングやエロージョンを併せ持つ、従来のアライメントマーク形成方法の工程を示す工程断面図である。
【０００５】
図３（ａ）に示すように、半導体基板３０１上でありアライメントマークを形成する領域（以下アライメントマーク領域と略す）の近傍に段差３０２を形成する。この段差３０２はポリシリコンゲート配線や、酸化膜で構成される基板キャパシタといったものである。
【０００６】
図３（ｂ）に示すように、半導体基板３０１及び段差３０２上に層間絶縁膜３０３を公知のＣＶＤ法（Chemical Vapor Deposition−化学気相成長法）等によって形成し、平坦化のためにＣＭＰ処理を行なう。ここで、下地段差３０２の存在により、層間絶縁膜３０３にディッシングが発生し、アライメントマーク領域の左右で膜厚差が生じる。図３（ｂ）で示したように段差３０２に近い部分の膜厚Ａと遠い部分の膜厚Ｂの関係は、Ａ＞Ｂである。
【０００７】
次に、コンタクトホールを形成するためのフォトリソグラフィ及びドライエッチングによって、コンタクトホールを形成する（図示せず）。このとき、図３（ｃ）に示すように、アライメントマークの溝３０４も併せて形成する。このアライメントマークの溝３０４の径は、後に行なうメタル配線層のアライメントマーク認識のため、タングステン膜で完全に埋まらない１５００〜６０００nm程度が望ましい。
【０００８】
図３（ｄ）に示すように、コンタクトホール（図示せず）内にタングステンプラグを形成するため、層間絶縁膜３０３上に、ＣＶＤ法にてタングステン膜３０５を１５０〜３００nmの膜厚で形成する。このとき、アライメントマークの溝３０４の側壁および底部にもタングステン膜３０５が被覆される。しかしアライメントマークの溝３０４はタングステン膜３０５で完全に埋まらず、段差が確保されている。
【０００９】
その後、図３（ｅ）に示すように、ＷＣＭＰによってコンタクトホール外の余分なタングステン膜３０５を研磨除去する。このとき、タングステン膜３０５はアライメントマークの溝３０４の底部に一部残り、層間絶縁膜３０３の表面から除去される。
【００１０】
このとき、アライメントマーク領域内に対し、アライメントマーク領域外はポリッシュストップとなる酸化膜３０３の領域が広いので、アライメントマーク領域内に、ＷＣＭＰによるエロージョンが発生する。また、アライメントマーク領域内の層間絶縁膜３０３の左右には膜厚差（Ａ，Ｂ）が生じているため、エロージョンの形状も不均一となり、Ａ＞Ｂの関係も保たれたままとなる。
【００１１】
次に、図３（ｆ）に示すように、メタル配線層３０６を形成し、アライメントマークを基準にして、メタル配線層のパターニングを行なうためのリソグラフィを行い、メタル配線を形成する。
【００１２】
【特許文献１】特開２００５−１１９６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
従来のアライメントマーク形成方法は以上のように行なわれている。しかしながら、リソグラフィのアライメントを行なうために、アライメントマーク部にフォーカシングを行なうとき、図３（ｆ）に示すように、フォーカス面がアライメントマークの左右において合致せず、信号検出がずれた状態で行なわれ、正確なマーク信号検出ができない、若しくはアライメントエラーを発生させるといった問題が生じていた。
【００１４】
また、常に安定したディッシング量やエロージョン量であれば、露光機のアライメント補正で対処できるが、ＣＭＰの研磨パッドの消耗や下地構造のばらつき等でアライメントマーク部の膜厚差は不安定である。このため、メタル配線層のフォトリソグラフィを行なった際、特にウェハー回転成分にばらつきが生じ易いことが確認されている。
【００１５】
このような、ＣＭＰ法を使った際のアライメントの問題は、従来のパターンサイズの大きいケースでは目立たなかったのであるが、微細化が進んだ結果、問題が顕在化してきた。
【００１６】
本発明は、以上のような問題点を解決するためになされたものであり、正確なアライメントマーク信号検出ができるように改良されたアライメントマークの形成方法を提供することを目的とする。
【００１７】
この発明の他の目的は、アライメントマーク領域のディッシングを防止することができるように改良されたアライメントマークの形成方法を提供することにある。
【００１８】
この発明の他の目的はアライメントマーク領域の平坦性を確保することができるように改良されたアライメントマークの形成方法を提供することにある。
【課題を解決するための手段】
【００１９】
本発明は、配線膜のパターニングを行うためのアライメントマークを形成する方法に係る。まず、基板の上に、上記アライメントマークを形成する領域に、ディッシングを防止するための上方に延びる、複数の柱状の室を有する筒状のディッシング防止膜を形成する（第１工程）。上記複数の柱状の室のそれぞれを埋め込むように、かつディッシング防止膜を覆うように上記基板の上に層間絶縁膜を形成する（第２工程）。上記層間絶縁膜の表面を化学的機械的研磨法により研磨し、その表面を平坦化する（第３工程）。リソグラフィー及びドライエッチングにより、上記層間絶縁膜中に上記複数の柱状の室のそれぞれの底を露出させて、上記アライメントマークの溝を形成する（第４工程）。上記アライメントマークの溝の部分で、その表面にマークである溝ができるように、上記層間絶縁膜の上に上記配線膜を形成する（第５工程）。
【００２０】
本発明に係る、アライメントマークの形成方法によれば、アライメントマーク領域内にディッシング防止膜を形成するので、層間絶縁膜ＣＭＰ時に発生する、アライメントマーク領域でのディッシングを防止することができる。
【００２１】
この発明の好ましい実施態様によれば、上記第４工程の後、上記第５工程に先立って、上記アライメントマークの溝の中を含む上記層間絶縁膜の上に、上記アライメントマークの溝が完全に埋まらないようにタングステン膜を形成し、上記タングステン膜を上記アライメントマークの溝の底部に一部残しながら、上記層間絶縁膜の表面から除去するように、上記タングステン膜を化学的機械的研磨法により研磨する。この工程は、コンタクトプラグの形成と同時に行なわれるものである。
【００２２】
上記アライメントマークの溝となる領域を、５００nm以上１０００nm以下の距離を保って外側から囲むように、上記ディッシング防止膜を形成することが好ましい。
【００２３】
ディッシング防止膜は、上記基板に対して段差として形成できる膜で設けられるのが好ましい。
【００２４】
上記ディッシング防止膜は、シリコン酸化膜、シリコン窒化膜、金属膜およびポリシリコン膜からなる群より選ばれる膜で形成された単層膜または積層膜で形成されるのが好ましい。
【００２５】
上記ディッシング防止膜の膜厚は１００nm以上５００nm以下であるのが好ましい。
【００２６】
上記配線膜は、単一金属又は合金で形成されることが好ましい。
【発明の効果】
【００２７】
本発明においては、メタル配線をパターニングするためのアライメントマーク領域内にＣＭＰによるディッシング防止膜を形成するので、アライメントマーク近傍のパターンの影響を受けることなく、安定した信号検出ができ、高精度のアライメント特性を得ることができる。
【発明を実施するための最良の形態】
【００２８】
従来の微細化を要求されないパターンサイズ１３０nm以上の技術分野においては、ＣＭＰ法は半導体プロセスの一般的な技術として用いられており、アライメントマーク部分に於いても特に問題は生じていなかった。ところが、微細化が進んできてパターンサイズが１３０nm〜９０nm付近となるに及んで、ＣＭＰ法によるディッシングによって、アライメントマークのフォーカス位置がずれるなどの問題が顕在化してきた。アライメント工程に於いて、特に金属材料の上からアライメントを行うような場合では、金属材料は全く光を通さない事から、表面の反射光だけを検出して位置決めを行う必要がある。
【００２９】
本発明ではこの様に微細化が進んだ、金属材料の上からのアライメントにおいて、フォーカスずれを起こさず、かつ高精度な位置決めが出来る様なアライメントマークを形成するという目的を、ディッシング防止膜（パターン）を、アライメントマークの溝の間に設けることによって実現した。
【００３０】
以下、本発明の実施例を図１を参照しながら説明する。図１は本実施例に係るアライメントマークの形成方法を示す工程を断面図で表したものである。
【００３１】
まず、図１（ａ）に示すように、半導体基板１０１上でありアライメントマーク領域の近傍に段差１０２を形成する。この段差１０２はポリシリコンゲート配線や、酸化膜で構成される基板キャパシタといったものである。このとき、同時に、アライメントマークの溝が形成される箇所に対し５００〜１０００nm程度外側を囲うように、ＣＭＰによるディッシングを防止するための、上方に延びるディッシング防止膜１０３を併せて形成する。このディッシング防止膜１０３はポリシリコン膜、酸化膜、窒化膜、金属膜といったもので構成され、また、段差１０２と同様の積層構造でもよい。また、その膜厚は１００〜５００nm程度が適当である。この膜厚を選ぶことによって、アライメントマーク領域内に段差１０２とほぼ同じ高さの段差ができる。
【００３２】
図１（ｂ）に示すように、半導体基板１０１、段差１０２上及びディッシング防止膜１０３上に層間絶縁膜１０４を公知のＣＶＤ法等によって形成し、平坦化のためにＣＭＰ処理を行なう。このとき、ＣＭＰ処理後のアライメントマーク領域内の層間絶縁膜１０４の膜厚は、上方に延びるディッシング防止膜１０３の存在により、ディッシングが防止され、ほぼ一定となる。
【００３３】
次に、コンタクトホールを形成するためのフォトリソグラフィ及びドライエッチングによって、コンタクトホールを形成するが、このとき、図１（ｃ）に示すように、メタル配線層を形成するためのリソグラフィの基準となるアライメントマークの溝１０５も併せて形成する。この、アライメントマークの溝１０５の径は後に行なうメタル配線層のアライメントマーク認識のため、タングステン膜で完全に埋まらない１５００〜６０００nm程度が望ましい。
【００３４】
図１（ｄ）に示すように、コンタクトホール（図示せず）内に埋め込むタングステンプラグを形成するため、層間絶縁膜１０４上に、ＣＶＤ法にてタングステン膜１０６を１５０〜３００nmの膜厚で形成する。このとき、アライメントマークの溝１０５の側壁および底部にもタングステン膜１０６が被覆される。しかしアライメントマークの溝１０５はタングステン膜１０６で完全に埋まらず、段差が確保されている。
【００３５】
その後、図１（ｅ）に示すように、ＷＣＭＰによってコンタクトホール外の余分なタングステンを研磨除去する。このとき、タングステン膜１０６はアライメントマークの溝１０５の底部に一部残り、層間絶縁膜１０４の表面から除去される。
【００３６】
さて、アライメントマーク領域内に対し、アライメントマーク領域外はポリッシュストップとなる酸化膜の領域が広いので、アライメントマーク領域内に、ＷＣＭＰによるエロージョンが発生する。但し、アライメントマーク領域の左右の膜厚は均等であるため、エロージョン形状も左右均等となり、アライメントマーク領域外の層間絶縁膜１０４の表面と、アライメントマーク領域の層間絶縁膜１０４の表面とはほぼ面一となる。
【００３７】
次に、図１（ｆ）に示すように、メタル配線層１０７を形成する。このとき、メタル配線層１０７の表面に、溝であるアライメントマークが形成される。その後、アライメントマークを基準にして、メタル配線層１０７のパターニングを行なうためのリソグラフィを行なう。
【００３８】
本実施例によれば、リソグラフィのために、アライメントマーク部にフォーカシングを行なうとき、図１（ｆ）に示すように、フォーカス面とアライメントマークの面がほぼ合致するため、検出信号は安定し、高精度のアライメント特性を得ることができる。
【００３９】
なお、リソグラフィのためのアライメントにおいて、メタル配線層１０７は光をほとんど透過しないため、アライメントマーク領域内に形成されているディッシング防止膜１０３はアライメントの信号検出に対して全く影響がない。なぜなら、メタル配線上の凹凸のみ信号波形として検出されるからである。
【００４０】
図２は本実施例のアライメントマーク領域を上から見た図であり、アライメントマークの溝１０５とＣＭＰによるディッシング防止膜１０３の位置関係を示すものである。上記アライメントマークの溝１０５となる領域を、５００nm以上１０００nm以下の距離を保って外側から囲むように、上記ディッシング防止膜１０３が形成されている。
【００４１】
今回開示された実施例は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した発明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【産業上の利用可能性】
【００４２】
本発明によれば、安定した信号検出ができ高精度のアライメント特性を得ることができるアライメントマークを、アライメントマーク領域近傍のパターンの影響を受けることなく、形成できる。
【図面の簡単な説明】
【００４３】
【図１】実施例に係るアライメントマーク形成方法を示す工程断面図である。
【図２】実施例に係るアライメントマーク領域を上から見た図である。
【図３】従来のアライメントマーク形成方法を示す工程断面図である。
【符号の説明】
【００４４】
１０１  半導体基板
１０２  段差
１０３  ディッシング防止膜
１０４  層間絶縁膜
１０５  アライメントマークの溝
１０６  タングステン膜
１０７  メタル配線層
３０１  半導体基板
３０２  段差
３０３  層間絶縁膜
３０４  アライメントマークの溝
３０５  タングステン膜
３０６  メタル配線層
【図１】
0004630778.tif 000002
【図２】
0004630778.tif 000003
【図３】
0004630778.tif 000004