(57)【特許請求の範囲】
【請求項１】
デジタル変調による通信システムであって、
入力信号を前記入力信号のシンボル・レートの整数倍とは異なる任意の周波数のサンプル・レートでサンプリングするＡＤ変換器と、
前記ＡＤ変換器の出力を入力して、前記サンプル・レートで主にフィルタ処理を目的とする処理を実行するデジタル信号処理部と、
前記デジタル信号処理部からの出力を、前記サンプル・レートで受け取り、前記入力信号のシンボル・レートの逓倍周波数のレートのデータ列に変換するサンプル・レート・コンバータと
を備え、  
前記サンプル・レート・コンバータは、
前記デジタル信号処理部からの出力に対し、２つのデータの間をＮ分割（Ｎは２以上の整数）した値を算出して、疑似的な前記サンプル・レートのＮ倍のレートのデータ列を作り出すリニア・インターポレータと、
前記サンプル・レートのＮ倍のレートと前記シンボル・レートの前記逓倍周波数のレートとの比の小数点以下を切り捨てた値のサンプル間隔および前記比の小数点以下を切り上げた値のサンプル間隔を組み合わせた間隔で、平均のレートが前記シンボル・レートの前記逓倍周波数のレートとなるように、前記サンプル・レートのＮ倍のレートの前記データ列からデータを間引き、前記シンボル・レートの前記逓倍周波数のレートの前記データ列を作り出すデシメータと
を有することを特徴とする受信システム。
【請求項２】
前記サンプル・レート・コンバータの前段に配置された前記デジタル信号処理部は、ルート・ナイキスト・ロールオフ特性を持つＦＩＲフィルタを備え、
前記ＡＤ変換器の出力は、前記ＦＩＲフィルタを介して、前記サンプル・レート・コンバータに送られることを特徴とする請求項１に記載の受信システム。
【請求項３】
前記サンプル・レート・コンバータの出力を受けて、後段のデジタル・ベースバンド処理部で使用される前記入力信号のシンボル・レートの逓倍周波数のクロックに同期したデータを出力するバッファ手段をさらに備え、
前記サンプル・レート・コンバータは、前記入力信号のシンボル・レートの逓倍周波数のレート用のデータを生成することを特徴とする請求項１または２に記載の受信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＤ変換器を有する受信システムに関し、より詳細には、ＡＤ変換器の出力をデジタル信号処理するデジタル変調方式による通信システムにおいてＡＤ変換に広いダイナミックレンジを持たせた受信システムに関する。
【背景技術】
【０００２】
近年のデジタル移動体通信の受信システムにおいては、部品点数を減らすために、ＲＦから直接ベースバンド帯域へ変換するダイレクト・コンバージョン方式を採用することが多い。
【０００３】
図２、図３は、このダイレクト・コンバージョン方式の構成例を示す図である。ダイレクト・コンバージョン方式には、チャネル選択フィルタの配置に大きく分けて２つの手法があり、その１つは、図２に示すように、チャネル選択フィルタをアナログ回路で構成して、それをＡＤ変換器の前に置く場合であり、もう一つは図３に示すように、ＡＤ変換器の後ろでデジタル・フィルタで構成する場合である。より高いデータ・レートに対応するためには、チャネル選択フィルタとして高精度のロールオフ特性を持たせる必要があるため、より理想に近いフィルタ特性を実現でき、さらにＩＣ化することが可能な後者の構成が適している。
【０００４】
図２において、直交変調された信号をアンテナ１２で受信し、表面弾性波フィルタ（ＳＡＷ）１３で所望の帯域のみを通過させて、低雑音増幅器１４で増幅し、局部発振器１７からの搬送波周波数信号を、位相器１６を介してＩ（In-phase）とＱ（Quadrature-phase）の直交復調器（１５ａ、１５ｂ）に供給する。直交復調された受信信号Ｓａ、Ｓｂは、アナログ・ローパス・フィルタ１８ａ、１８ｂによって帯域制限され、ＡＤ変換器２ａ、２ｂによってＡＤ変換され、デジタル・ベースバンド処理部へ受け渡される。
【０００５】
図３においては、直交復調された受信信号Ｓａ、Ｓｂは、それぞれ折り返し防止フィルタ（ＡＡＦ）１ａ、１ｂを通過した後、広ダイナミックレンジのＡＤ変換器２ａ、２ｂによって妨害波が含まれたままＡＤ変換され、デジタル・ローパス・フィルタ１９ａ、１９ｂによって帯域制限される。このデジタル化された受信データがデジタル・ベースバンド処理部へ受け渡される。
【０００６】
図２および図３において、ＡＤ変換に要求されるダイナミックレンジが必要以上に大きくなることを防ぐために、高周波信号の段階で、受信信号レベルに応じてゲインを切り替えることのできる可変利得増幅器（ＶＧＡ）が存在するのが普通であるが、ここでは省略してある。
【０００７】
チャネル選択フィルタを、図３に示すようにデジタル・フィルタで実現する場合、ＡＤ変換器の前の帯域制限は折り返し防止を主目的とした必要最小限のものでよい代わりに、自チャネル近傍の妨害波が減衰せずにＡＤ変換器に入力されうるため、ＡＤ変換には広いダイナミックレンジ特性が要求されることになる。
【０００８】
また、コストダウンや性能の向上を図るために、シンボル・レートが比較的低い場合には、デジタル化に有利な、ΣΔ型ＡＤ変換器とデジタル信号処理の組み合わせによる受信システムが提案されている（たとえば、非特許文献１参照）。このΣΔ型ＡＤ変換器では、適用する通信システム固有のシンボル・レートの数倍〜数十倍の周波数でオーバー・サンプリングを実行する。
【０００９】
【非特許文献１】Robert H.M. van Veldhoven ,et.al.,A 3.3-mW ΣΔ Modulator for UMTS in 0.18-マイクロm CMOS With 70-dB Dynamic Range in 2-MHz Bandwidth,IEEE J.Solid State Circuits,VOL.37,No.12,December 2002,pp1645-1652
【発明の開示】
【発明が解決しようとする課題】
【００１０】
チャネル選択フィルタをデジタル・フィルタで構成する場合、すでに述べたように、ＡＤ変換としては広いダイナミックレンジを有することが必要となる。ＡＤ変換器のサンプル・レートは、後段のデジタル信号処理の都合上、適用する通信システム固有のシンボル・レート（例えばＵＭＴＳの場合は３．８４ＭＨｚ）の逓倍（通常では、整数倍）とするのが一般的であり、通常は、温度補償型水晶発振器（以下ＴＣＸＯ）が発生する基準クロックからＰＬＬを使用して生成したものをサンプリング・クロックとすることが行われる。
【００１１】
このとき、技術的観点から言えば、ＴＣＸＯの発振周波数はシステム固有のシンボル・レート、チップレートやＰＬＬの作りやすさといったことを考慮して決められるべきであるが、一方、調達コストやその他のシステムの要求によっては、その発振周波数を異なる要求にしたがって、技術的観点から見た周波数と異なる周波数とすることも望まれているのが現状である。
【００１２】
また、ＴＣＸＯの発振周波数によっては、ＰＬＬでシステム固有のシンボル・レートの逓倍のクロックを生成する際に比較基準周波数が低くなり、ループ帯域が狭くなり、ＰＬＬの内部回路自体が発生する位相雑音が十分に抑圧されずにクロックに出力され、結果としてＡＤ変換器のサンプリング・クロックのジッタ特性が劣化してしまうことが起こりうる。
【００１３】
一方、一般にＡＤ変換器が入力信号を標本化（サンプリング）する際に、そのサンプリング・クロックに含まれるジッタは、いわゆるノイズ（本来の信号とは異なる信号成分）を生成する。ｎビットのＡＤ変換器において、サンプリング・クロックに含まれるジッタ （ＲＭＳ値）がσｔｊであるときのＳ／Ｎ比は、
【００１４】
【数１】
0004843347.tif 000002
【００１５】
となる。ここでｆｉｎは入力信号の周波数である。つまり、サンプリング・クロックのジッタ特性が悪ければ、それだけでＡＤ変換における限界ダイナミックレンジが狭くなってしまうという問題があった。
【００１６】
本発明は上記の点に鑑み、使用できる基準クロック等の制約によりシステム固有のシンボル・レートの逓倍の周波数で、所望する低ジッタのクロックを作れない条件においても、少なくともクロックジッタの少ない広ダイナミックレンジのＡＤ変換部とデジタル信号処理部よりなる高精度の受信システムを提供することを目的とするものである。言い換えれば、受信システムに固有の周波数という制約を受けずに、クロックジッタの少ない、広ダイナミックレンジのＡＤ変換部を構成することを可能とする受信システムを提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決して本発明の目的を達成するため、請求項１の発明は、デジタル変調による通信システムであって、入力信号を前記入力信号のシンボル・レートの整数倍とは異なる任意の周波数のサンプル・レートでサンプリングするＡＤ変換器と、前記ＡＤ変換器の出力を入力して、前記サンプル・レートで主にフィルタ処理を目的とする処理を実行するデジタル信号処理部と、前記デジタル信号処理部からの出力を、前記サンプル・レートで受け取り、前記入力信号のシンボル・レートの逓倍周波数のレートのデータ列に変換するサンプル・レート・コンバータとを備え、前記サンプル・レート・コンバータは、前記デジタル信号処理部からの出力に対し、２つのデータの間をＮ分割（Ｎは２以上の整数）した値を算出して、疑似的な前記サンプル・レートのＮ倍のレートのデータ列を作り出すリニア・インターポレータと、前記サンプル・レートのＮ倍のレートと前記シンボル・レートの前記逓倍周波数のレートとの比の小数点以下を切り捨てた値のサンプル間隔および前記比の小数点以下を切り上げた値のサンプル間隔を組み合わせた間隔で、平均のレートが前記シンボル・レートの前記逓倍周波数のレートとなるように、前記サンプル・レートのＮ倍のレートの前記データ列からデータを間引き、前記シンボル・レートの前記逓倍周波数のレートの前記データ列を作り出すデシメータとを有することを特徴とするものである。このようにサンプル・レート・コンバータを使用することで、ＡＤ変換器のサンプリング・クロックが前記通信システム固有のシンボル・レートの逓倍周波数である必要がなくなり、使用できる基準クロックや前記システム固有のシンボル・レートによる制約を受けることなく、ＰＬＬで低ジッタを実現しやすい任意の周波数をＡＤ変換器のサンプリング・クロックとして適用することができ、結果として広ダイナミックレンジのＡＤ変換とデジタル信号処理よりなる高精度の受信システムを実現することができる。
【００１９】
また、請求項２の発明は、請求項１に記載の受信システムであって、前記サンプル・レート・コンバータの前段に配置された前記デジタル信号処理部は、ルート・ナイキスト・ロールオフ特性を持つＦＩＲフィルタを備え、
前記ＡＤ変換器の出力は、前記ＦＩＲフィルタを介して、前記サンプル・レート・コンバータに送られることを特徴とするものである。これにより、ＡＤ変換器の出力信号に含まれる妨害波成分がサンプル・レート変換によって信号帯域内に折り返してくるのを防ぐとともに、符号間干渉の小さい高精度の受信システムを実現可能としている。
【００２０】
さらに請求項３の発明は、請求項１または２に記載の受信システムであって、前記サンプル・レート・コンバータの出力を受けて、後段のデジタル・ベースバンド処理部で使用される前記入力信号のシンボル・レートの逓倍周波数のクロックに同期したデータを出力するバッファ手段をさらに備え、前記サンプル・レート・コンバータは、前記入力信号のシンボル・レートの逓倍周波数のレート用のデータを生成することを特徴とするものである。これにより、位相のずれによるデータ受け渡しのタイミングの破綻を防ぐことが可能となる。
【発明の効果】
【００２１】
以上説明したように、本発明の受信システムは、低ジッタの任意の周波数のクロックでＡＤ変換器を動作させることができるため、使用できる基準クロックや適用するシステム固有のシンボル・レート等の制約によらず、広ダイナミックレンジのＡＤ変換器とデジタル信号処理部よりなる高精度の受信システムを実現することができる。言い換えればＡＤ変換器のサンプリング・クロックを生成するＰＬＬに対して、そのジッタ特性に関する要求仕様を実現する際の困難性を大幅に緩和することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照して説明する。
【００２３】
図４は本発明を適用したダイレクト・コンバージョン方式による受信システムの、概略構成を示す図である。図４に示す構成が、上述した図３に示す構成と異なっている部分は、デジタル・ローパス・フィルタ１９ａ、１９ｂと、デジタル・ベースバンド処理部との間に、サンプル・レート・コンバータ（ＳＲＣ）６ａ、６ｂを設けた点である。
【００２４】
図１は、図４に示す本発明によるダイレクト・コンバージョン方式による受信システムの直交復調以降を、さらに詳細に示す図である。
【００２５】
まず、本発明の実施形態における受信システムの動作を、図４を使用して説明する。図１に示すように、本発明における受信システムでは、直交復調された受信信号Ｓａ、Ｓｂは、それぞれ折り返し防止フィルタ１ａ、１ｂを通過した後、広ダイナミックレンジのＡＤ変換器２ａ、２ｂによって妨害波が含まれたままＡＤ変換され、デジタル・ローパス・フィルタ１９ａ、１９ｂによって帯域制限される。このデジタル化された受信データがデジタル・ベースバンド処理部へ受け渡される際に、サンプル・レート・コンバータ６ａ、６ｂを介しているため、ＡＤ変換器２ａ、２ｂのサンプル・レートは必ずしもデジタル・ベースバンド処理部１１のクロック・レートすなわち通信システム固有のシンボル・レートの逓倍である必要はない。したがって、ＡＤ変換器のサンプリング・クロックを、広ダイナミックレンジを実現するのに好適な任意の周波数にすることが可能となり、また同時に、調達コストやその他のシステムの要求に合致した発振器を使用することが可能となる。
【００２６】
図１を使用して、さらに、本発明の詳細を説明する。図１に示す受信システムでは、図４のＡＤ変換器直後のデジタル・ローパス・フィルタ１９ａ、１９ｂに対応する部分が、ルート・ナイキスト・ロールオフ特性を持つＦＩＲフィルタ３ａ、３ｂとなっている。これにより、妨害波成分を十分に減衰させ、かつ良好なシンボル・タイミング再生が可能である。ここでＦＩＲフィルタの動作周波数はシステム固有のシンボル・レートの逓倍ではなく、サンプリング・レートのクロック・レートであるが、このクロック・レートは、通常、シンボル・レートよりも十分高い周波数とされるので、デジタル・フィルタは適当な係数を選択することにより任意のフィルタ特性を実現することが可能であるため、システム固有のシンボル・レートに対応したルート・ナイキスト・ロールオフ特性を実現することは容易である。
【００２７】
また、図１のサンプル・レート・コンバータ６は、リニア・インターポレータ７ａ、７ｂとデシメータ８ａ、８ｂおよび小規模のタイミング生成回路９から構成されており、消費電力や面積の増大を招くことなく実現している。
【００２８】
ここでは一例としてこの受信システムをＵＭＴＳ（Universal Mobile Telecommunications System）受信機に適用した場合を例にとって、図１を用いてその動作原理を説明する。
【００２９】
ＵＭＴＳ受信機に用いられる基準クロックは、ＧＳＭ（Global System for Mobile communication）システムで広く用いられている２６ＭＨｚのＴＣＸＯが採用されることが多い。この２６ＭＨｚのクロックを基準として、例えばＰＬＬで５２ＭＨｚを生成し、これをＡＤ変換器のサンプリング・クロックおよびルート・ナイキスト・フィルタの動作クロックとして用いる。これは２６ＭＨｚの２倍の周波数なので、ＰＬＬループの帯域を広くとることができるため、低ジッタのクロックを容易に実現できる。
【００３０】
次にこのルート・ナイキスト・フィルタ出力Ｓ３ａ、Ｓ３ｂに対し、例えば８倍のリニア・インターポレーションを行い、次にデシメーションを実行する。この場合、リニア・インターポレーションの演算は単純に２つのデータの間を８分割した値を算出するだけでよいため、８倍のクロック（４１６ＭＨｚ）は必要とならない。今、Ｉチャネルのｎ番目のルート・ナイキスト・フィルタ出力Ｓ３ａを、Ｄｎ（ｎ＝０、２、３、…）とすると、リニア・インターポレーションの結果Ｓ４ａは、  
Ｄｎ（ｋ）  ＝  Ｄｎ＋ｋ＊（Ｄｎ＋１−Ｄｎ）／８      式１  
とし、ｎを、サンプリング・クロック単位のデータの連番を表す０、１、２、…とし、ｋを、このデータ間に内挿されるデータの連番０〜７とした場合、次のように表すことができる。  
Ｄ０（０），Ｄ０（１），…，Ｄ０（７），Ｄ１（０），…Ｄ１（７），Ｄ２（０），…Ｄ２（７），…
このようにすることによって、擬似的に５２ＭＨｚ＊８＝４１６ＭＨｚのレートのデータ列が得られることになる。
【００３１】
なお以降の説明はＩチャネルについてのみ行うが、Ｑチャネルに関しても全く同様であることは言うまでもない。
【００３２】
一般にＮ倍のリニア・インターポレーションには、次の式で表すようなフィルタ効果を伴う。
【００３３】
【数２】
0004843347.tif 000003
【００３４】
８倍の線形補間は、図５に示すようなフィルタ特性を持つため、擬似的に得られる５２ＭＨｚ＊８＝４１６ＭＨｚのレートのデータ列は、厳密にはその信号成分のスペクトルは影響を受ける。しかし、この場合、５２ＭＨｚの周波数が、ＵＭＴＳにおけるナイキスト周波数（システム固有のシンボル・レートの１／２）である１．９２ＭＨｚよりも十分に高く、１．９２ＭＨｚの周波数での減衰量は約−０．０２ｄＢにすぎず、その（図５のスペクトルによる）影響は微小であり、復調性能の劣化はほとんどないことがわかっている。
【００３５】
今、後段のデジタル・ベースバンド処理部が１５．３６ＭＨｚ（シンボル・レート３．８４ＭＨｚの４倍）で受信データが入力されることを期待していると仮定し、擬似的な４１６ＭＨｚレート相当のデータ列からデシメータによってデータを抜き出し、１５．３６ＭＨｚレートのデータ列を作り出すことを考える。４１６ＭＨｚは１５．３６ＭＨｚの約２７．０８倍であり、整数倍ではないため等間隔で間引くことでは実現不可能である。したがって２７サンプル間隔と２８サンプル間隔を組み合わせて、平均レートを１５．３６ＭＨｚとすることを考える。その具体的な方法をあらわすのが次の式である。
【００３６】
【数３】
0004843347.tif 000004
【００３７】
つまり、１５．３６ＭＨｚレートの１２サンプル分のデータ列は、４１６ＭＨｚレートのデータ列から２７サンプルおきに１１サンプル分取り出し、１２サンプル目のデータのみ２８サンプル間隔で取り出すことを繰り返すことによって得られることがわかる。したがってデシメータ出力Ｓ５ａとしては、例えば、図６に示すようなデータ列とすればよいことになる。
【００３８】
図６において、サンプリング・クロック単位のデータの連番を表す数字の並びは、０、３、６、１０、１３、・・・となっており、その差は、３、３、４、３、・・・となっている。また、５２ＭＨｚは１５．３６ＭＨｚの約３．４倍であるので、５２ＭＨｚのクロックエッジの３周期もしくは４周期間隔を組み合わせることにより、取り出したデータを擬似的に１５．３６ＭＨｚのレートで出力することが可能である。このようなデシメータ出力タイミングの一例を図７に示す。このとき出力データが算出されるタイミングは、抜き出されたデータに求められる本来のタイミングとは異なるが、平均レートが正確に１５．３６ＭＨｚである限りにおいては、大きな時間単位で見た場合には、全く問題とならない。
【００３９】
なお、このようにあるデータ列から、その一部のデータを抜き出してデータ・レートを下げる場合には、通常は不要成分（帯域外成分、すなわち、この場合、１５．３６ＭＨｚの半分のナイキスト周波数以上の成分）が信号帯域内（前述のナイキスト周波数）に折り返すことによる性能劣化を防ぐために、ローパス・フィルタを用意するものであるが、この図１に示す例では、ルート・ナイキスト・フィルタがこの役割を果たし、またリニア・インターポレーションによって発生する折り返し成分は、リニア・インターポレーション自体のフィルタ特性（上述の式１）で十分抑圧されているため、改めてローパス・フィルタを用意しなくても十分高い復調精度を得ることが可能である。
【００４０】
このようにして得られるデータ列は、図７に示すように、算出間隔が一定でない擬似１５．３６ＭＨｚレートのデータ列である。図１のＦＩＦＯ（１０ａ、１０ｂ）は、このような信号を入力し、後段のデジタル・ベースバンド部へ過不足なく、等しい周期でデータを受け渡すため役目を有する。このＦＩＦＯの書き込みは、図７に示すように、間隔を置いたサンプリング・クロック（例示の場合、５２ＭＨｚのクロック）でなされ、このＦＩＦＯからの読み出しは、デジタル・ベースバンド処理部のクロック（例示の場合、１５．３６ＭＨｚ）でなされる。
【００４１】
後段のデジタル・ベースバンド処理部で使用されているクロック（もしくはそれを分周したもの）である１５．３６ＭＨｚは、通常は同一のＴＣＸＯを基準に生成されているため、平均周波数としては前記擬似１５．３６ＭＨｚと完全に一致しているため、ＦＩＦＯにある程度の段数を設け、その半分の段数への書き込み完了後に、読み出しを開始することにより、連続的なデータの受け渡しを確立することが可能になる。
【００４２】
このＦＩＦＯの代わりに、書き込み側と読みだし側を独立して制御可能なＲＡＭも使用することができ、また一般的なＲＡＭも使用することができる。
【００４３】
以上からわかるように、本発明による受信システムは、適用するシステム固有のデータ・レートによる制約を受けることなくＡＤ変換器のサンプル周波数を選択することができるため、使用できる基準クロックに応じて適切なサンプル周波数を任意に選択して、ループ帯域の広いＰＬＬによって低ジッタのＡＤ変換器用のサンプリング・クロックを容易に生成できる。したがって、広いダイナミックレンジを持つ（ＡＤ変換器を使用した）高精度な受信システムを実現することができる。また、サンプル・レート変換手段としてリニア・インターポレーションによる、実質的な高オーバー・サンプリング化と非等間隔のデシメーションの組み合わせの構成を採用することにより、サンプル・レート変換においてサンプリング・クロックと異なるより高周波の動作クロックを必要とせず、これにより、高クロック回路による消費電力の増大を回避することが可能となる。
【００４４】
なお、ここでは本発明を、受信した高周波信号に同一周波数のローカル信号を乗算して、直接ベースバンド信号に変換するダイレクト・コンバージョン方式に適用する場合を例にとって説明した。しかし、上述した構成を、受信した高周波信号に異なる周波数のローカル信号（１ｓｔローカル）を乗算して一旦中間周波数に落とした後、さらにその中間周波数のローカル信号（２ｎｄローカル）を乗算してベースバンド信号に変換するスーパーヘテロダイン方式や、上記２ｎｄローカルとして比較的低い周波数を採用して中間周波数のままＡＤ変換した後デジタル乗算によってベースバンド信号に変換するＬｏｗ  ＩＦ方式にも適用することが可能である。
【００４５】
サンプル・レート・コンバータとしては、リニア・インターポレーションではなく、実データと同じデータを挿入することにより補間するサンプル・ホールド・インターポレーションを適用することも可能である。ただしこの場合は折り返し信号のフィルタリング効果が小さくなるため、サンプル・レート変換後のデータに含まれるノイズ成分が大きくなる欠点がある。あるいはゼロを挿入することにより補間するゼロ・インターポレーションを適用することも可能であるが、この場合はローパス・フィルタが別途必要となる。また、２つのサンプルを使用するリニア・インターポレーションではなく、２つ以上のサンプルを使用して算出するインターポレーションを使用することもできる。この場合は、上述した実施例の構成で、同じ効果を得ることができる。しかし、インターポレーションの構成が複雑になる欠点がある。
【００４６】
またサンプル・レート・コンバータをルート・ナイキスト・フィルタの前に配置する構成も考えられる。この場合は先に挙げた課題を解決できるうえに、ルート・ナイキスト・フィルタの動作クロックが低くなるメリットがあるが、妨害波がサンプル・レート変換によって帯域内に折り返してくることを防ぐために、結局サンプル・レート・コンバータの直前に別途ローパス・フィルタが必要となるためフィルタ特性が冗長となり、逆に消費電力の増加を招く可能性がある。
【産業上の利用可能性】
【００４７】
本発明は、特に高精度の復調性能が要求される、デジタル移動体通信用の受信システムとして好適である。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施の形態にかかる、ルート・ナイキスト・フィルタをＡＤ変換器の後ろに配置し、さらに線形補間を利用したサンプル・レート・コンバータ、およびデータ・バッファリング手段としてのＦＩＦＯを適用したダイレクト・コンバージョン方式受信システムの、直交復調器以降の部分の構成を示す図である。
【図２】帯域制限用の受信フィルタをアナログ回路で構成してＡＤ変換器の前に置く場合のダイレクト・コンバージョン方式受信システムの構成を示す図である。
【図３】帯域制限用の受信フィルタをデジタル・フィルタで構成してＡＤ変換器の後ろに置く場合のダイレクト・コンバージョン方式受信システムの構成を示す図である。
【図４】本発明の実施の形態にかかる、帯域制限用の受信フィルタをデジタル・フィルタで構成しＡＤ変換器の後ろに置き、さらにデジタル・ベースバンド処理に好適なレートに変換するサンプル・レート・コンバータが適用された場合のダイレクト・コンバージョン方式受信システムの構成を示す図である。
【図５】８倍の線形補間による周波数特性を表した模式図である。
【図６】８倍の線形補間によって擬似的に作成されるデータ列を説明する図である。
【図７】デシメータからのデータ出力タイミングの例を示すタイミングチャート図である。
【符号の説明】
【００４９】
１ａ、１ｂ    折り返し防止フィルタ（ＡＡＦ：Anti- Alias Filter） 
２ａ、２ｂ    ＡＤ変換器（ＡＤＣ）
３ａ、３ｂ    ルート・ナイキスト・フィルタ
４    温度補償型水晶発振器（ＴＣＸＯ）
５    位相同期ループ（ＰＬＬ）
６ａ、６ｂ    サンプル・レート・コンバータ（ＳＲＣ）
７ａ、７ｂ    リニア・インターポレータ
８ａ、８ｂ    デシメータ（選択制御回路）
９    タイミング発生回路
１０ａ、１０ｂ  ＦＩＦＯ（first-in first-out）バッファ
１１        デジタル・ベースバンド処理部
１２    受信アンテナ
１３    表面弾性波（ＳＡＷ）フィルタ
１４    低雑音増幅器（ＬＮＡ）
１５ａ、１５ｂ    直交復調器
１６    移相器
１７    局部発振器（ＬＯ）
１８ａ、１８ｂ    アナログ・ローパス・フィルタ
１９ａ、１９ｂ    デジタル・ローパス・フィルタ
【図１】
0004843347.tif 000005
【図２】
0004843347.tif 000006
【図３】
0004843347.tif 000007
【図４】
0004843347.tif 000008
【図５】
0004843347.tif 000009
【図６】
0004843347.tif 000010
【図７】
0004843347.tif 000011