(57)【特許請求の範囲】
【請求項１】
電源電圧に一端が接続された誘導性負荷の他端側が接続される接続部と、
前記接続部と前記電源電圧よりも低い基準電圧との間に２つの出力端子が直列に設けられ、制御端子としてのゲートに供給される駆動信号によりオンして前記誘導性負荷に電流を流すＭＯＳＦＥＴである駆動用トランジスタと、
前記駆動信号を、前記駆動用トランジスタをオンさせるハイレベルと前記駆動用トランジスタをオフさせるローレベルとに切り換えることにより、前記駆動用トランジスタをオン／オフさせる駆動制御手段と、
前記駆動用トランジスタの前記接続部側の出力端子であるドレインと前記駆動用トランジスタのゲートとの間に、カソードを前記ドレインの方にして設けられ、前記駆動制御手段が前記駆動信号をハイレベルからローレベルに変化させた時に、前記誘導性負荷のフライバック電圧によりカソード側からアノード側へツェナー電流が流れることで前記駆動用トランジスタを能動領域でオンさせて、前記誘導性負荷に蓄積されていたエネルギーを消費させる消弧用ツェナーダイオードと、
アノードが前記消弧用ツェナーダイオードのアノードに接続され、カソードが前記駆動用トランジスタのゲートに接続されたダイオードであって、前記駆動制御手段から前記駆動用トランジスタのゲートに供給される前記ハイレベルの駆動信号が前記駆動用トランジスタのドレインへと回り込んでしまうのを防止するダイオードと、
を備えた誘導性負荷駆動装置において、前記誘導性負荷の異常を検出するために用いられる異常検出装置であって、
前記消弧用ツェナーダイオードと前記ダイオードとのアノード同士の接続点に制御端子としてのベースが電気的に接続され、前記消弧用ツェナーダイオードに前記ツェナー電流が流れることでオンすると共に、自己のオン／オフ状態を示す二値の信号を出力するＮＰＮトランジスタである異常検出用トランジスタと、
前記異常検出用トランジスタの出力信号に基づいて、前記誘導性負荷の故障を検出する故障検出手段と、
を備えていることを特徴とする異常検出装置。
【請求項２】
請求項１に記載の異常検出装置において、
前記故障検出手段は、
前記駆動制御手段が前記駆動信号をハイレベルからローレベルに変化させた時に、前記異常検出用トランジスタの出力信号がオフを示すレベルからオンを示すレベルに変化したか否かを判定し、前記異常検出用トランジスタの出力信号がレベル変化しなければ、前記誘導性負荷に故障が生じていると判断すること、
を特徴とする異常検出装置。
【請求項３】
請求項１又は請求項２に記載の異常検出装置において、
前記接続部に一端が接続され、他端が前記電源電圧に接続されたプルアップ抵抗と、
前記接続部に一端が接続され、他端が前記基準電圧に接続されたプルダウン抵抗とを備えると共に、
前記各抵抗の抵抗値は、前記駆動用トランジスタがオフしているときの前記接続部の電圧（以下、接続部電圧という）が、前記誘導性負荷の断線故障時と、前記誘導性負荷の他端側の前記基準電圧への短絡故障時と、その何れでもない正常時とで、それぞれ異なる３通りの電圧となるように設定されており、
更に、前記電源電圧よりも低く且つ前記基準電圧よりも高い第１判定電圧と前記接続部電圧とを大小比較する第１比較器と、
前記第１判定電圧よりも低く且つ前記基準電圧よりも高い第２判定電圧と前記接続部電圧とを大小比較する第２比較器とを備え、
前記故障検出手段は、前記異常検出用トランジスタの出力信号と、前記２つの比較器の出力信号とに基づいて、前記誘導性負荷の断線故障と、前記誘導性負荷の他端側の前記基準電圧への短絡故障と、前記誘導性負荷の他端側の前記電源電圧への短絡故障とを、区別して検出すること、
を特徴とする異常検出装置。
【請求項４】
請求項３に記載の異常検出装置において、
前記故障検出手段は、
前記駆動制御手段が前記駆動信号をハイレベルからローレベルに変化させた時に、前記異常検出用トランジスタの出力信号がオフを示すレベルからオンを示すレベルに変化したか否かを判定し、
前記異常検出用トランジスタの出力信号がレベル変化せず、且つ、前記駆動用トランジスタがオフされている時の前記第１比較器の出力信号が、前記接続部電圧が前記第１判定電圧以下であることを表すと共に、前記駆動用トランジスタがオフされている時の前記第２比較器の出力信号が、前記接続部電圧が前記第２判定電圧よりも高いことを表しているならば、前記誘導性負荷の断線故障と判定し、
前記異常検出用トランジスタの出力信号がレベル変化せず、且つ、前記駆動用トランジスタがオフされている時の前記第２比較器の出力信号が、前記接続部電圧が前記第２判定電圧以下であることを表しているならば、前記誘導性負荷の他端側の前記基準電圧への短絡故障と判定し、
前記異常検出用トランジスタの出力信号がレベル変化せず、且つ、前記駆動用トランジスタがオフされている時の前記第１比較器の出力信号が、前記接続部電圧が前記第１判定電圧よりも高いことを表しているならば、前記誘導性負荷の他端側の前記電源電圧への短絡故障と判定すること、
を特徴とする異常検出装置。
【請求項５】
請求項１ないし請求項４の何れか１項に記載の異常検出装置において、
前記誘導性負荷は、電磁弁のコイル或いはリレーのコイルであること、
を特徴とする異常検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘導性負荷を駆動する装置に関し、特に、その誘導性負荷の異常を検出する技術に関するものである。
【背景技術】
【０００２】
従来より、例えば自動車に搭載されて電磁弁を駆動する電子制御装置では、電磁弁のコイルの一端が電源電圧としてのバッテリ電圧（通常１２Ｖ）に当該装置の外部で接続されると共に、そのコイルの他端がワイヤハーネスを介して当該装置のコネクタ端子に接続され、上記コネクタ端子とグランド（接地電位＝０Ｖ）との間に直列に設けられた駆動用トランジスタがマイクロコンピュータ等の制御回路から出力される駆動信号に応じてオンすることで、上記コイルに電流が流れて電磁弁の弁体が作動する、という構成が採られている。
【０００３】
また、この種の装置においては、駆動用トランジスタのオン中にコイルに蓄積された電磁エネルギーを消費させるための消弧回路として、駆動用トランジスタの上記コネクタ端子側の出力端子（例えばドレイン又はコレクタ）と駆動用トランジスタの制御端子（例えばゲート或いはベース）との間に、カソードを上記出力端子の方にしてツェナーダイオードを設けるようにしている。
【０００４】
つまり、制御回路から駆動用トランジスタへの駆動信号が、駆動用トランジスタをオンさせるアクティブレベルから駆動用トランジスタをオフさせる非アクティブレベルに変化した時に、コイルのフライバック電圧によって上記ツェナーダイオードのカソード側からアノード側へツェナー電流が流れることで駆動用トランジスタを能動領域でオンさせて、コイルに蓄積されていたエネルギーを消費させるのである。尚、このようなツェナーダイオードを設けてトランジスタを強制的にオンさせる構成は、例えば特許文献１に開示されている。
【０００５】
そして更に、この種の装置では、コイルに接続されるコネクタ端子の電圧（端子電圧）をモニタするためのモニタ用回路を設け、その端子電圧が駆動信号と矛盾する電圧になっていれば、コイルの断線故障又はグランドへのショート故障が発生していると判定する、といった構成を採っていた。尚、断線故障とは、コイル自体の断線は元より、コイルと電子制御装置との間の配線や電源電圧からコイルへの配線の断線も含んでいる。
【０００６】
具体的には、上記コネクタ端子とグランドとの間にプルダウン抵抗を設けると共に、電源電圧を分圧して判定電圧Ｖｔｈを生成する直列で複数の分圧抵抗を設け、更に、上記コネクタ端子の電圧（端子電圧）ＶＯと上記判定電圧Ｖｔｈとを比較器に入力して、駆動用トランジスタをオフさせている時の比較器の出力信号が、「端子電圧ＶＯ≦判定電圧Ｖｔｈ」を表していれば、コイルの断線故障又はグランドへのショート故障が発生していると判定する、といった構成である。
【特許文献１】特開昭６０−２３９１１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来の異常検出用の構成では、誘導性負荷としてのコイルに生じた異常の種類まで判別することができない割には、上記プルダウン抵抗、複数の分圧抵抗、及び比較器からなる比較的大規模な回路が必要となる。このため、異常検出性能の割には装置の大型化及び高コスト化を招いてしまう。
【０００８】
そこで本発明は、誘導性負荷の異常検出装置を小規模化することを目的としている。
【課題を解決するための手段】
【０００９】
上記目的を達成するためになされた請求項１の異常検出装置は、電源電圧に一端が接続された誘導性負荷の他端側が接続される接続部と、その接続部と電源電圧よりも低い基準電圧との間に２つの出力端子が直列に設けられ、制御端子としてのゲートに供給される駆動信号によりオンして誘導性負荷に電流を流すＭＯＳＦＥＴである駆動用トランジスタと、前記駆動信号を、駆動用トランジスタをオンさせるアクティブレベルとしてのハイレベルと駆動用トランジスタをオフさせる非アクティブレベルとしてのローレベルとに切り換えることにより、駆動用トランジスタをオン／オフさせる駆動制御手段と、駆動用トランジスタの接続部側の出力端子であるドレインと駆動用トランジスタのゲートとの間に、カソードを前記ドレインの方にして設けられ、駆動制御手段が前記駆動信号をハイレベルからローレベルに変化させた時に、誘導性負荷のフライバック電圧によりカソード側からアノード側へツェナー電流が流れることで駆動用トランジスタを能動領域でオンさせて、誘導性負荷に蓄積されていたエネルギーを消費させる消弧用ツェナーダイオードと、アノードが消弧用ツェナーダイオードのアノードに接続され、カソードが駆動用トランジスタのゲートに接続されたダイオードであって、駆動制御手段から駆動用トランジスタのゲートに供給されるハイレベルの駆動信号が駆動用トランジスタのドレインへと回り込んでしまうのを防止するダイオードと、を備えた誘導性負荷駆動装置において、誘導性負荷の異常を検出するために用いられるものである。
【００１０】
そして、この異常検出装置では、消弧用ツェナーダイオードとダイオードとのアノード同士の接続点に、ＮＰＮトランジスタである異常検出用トランジスタの制御端子としてのベースが電気的に接続されており、その異常検出用トランジスタは、消弧用ツェナーダイオードに上記のツェナー電流が流れることでオンすると共に、自己のオン／オフ状態を示す二値の信号を出力する。そして更に、故障検出手段が、その異常検出用トランジスタの出力信号に基づいて、誘導性負荷の故障を検出する。
【００１１】
つまり、誘導性負荷が正常ならば、駆動制御手段が駆動信号をハイレベルからローレベルに変化させた時に、誘導性負荷のフライバック電圧が発生して、消弧用ツェナーダイオードにツェナー電流が流れ、異常検出用トランジスタがオンするため、その異常検出用トランジスタの出力信号はオンを示すレベルとなる。
【００１２】
これに対して、誘導性負荷の断線故障又は基準電圧への短絡故障が発生している場合には、駆動制御手段が駆動信号をハイレベルからローレベルに変化させた時に、誘導性負荷のフライバック電圧が発生しないため、消弧用ツェナーダイオードにツェナー電流が流れず、異常検出用トランジスタはオンしない。よって、異常検出用トランジスタの出力信号はオフを示すレベルのままとなる。
【００１３】
そこで、故障検出手段は、その異常検出用トランジスタの出力信号に基づいて、誘導性負荷の故障を検出するのである。
具体的には、請求項２に記載のように、故障検出手段は、駆動制御手段が駆動信号をハイレベルからローレベルに変化させた時に、異常検出用トランジスタの出力信号がオフを示すレベルからオンを示すレベルに変化したか否かを判定し、異常検出用トランジスタの出力信号がレベル変化しなければ、誘導性負荷に故障が生じていると判断するように構成することができる。
【００１４】
そして、このような異常検出装置によれば、誘導性負荷の故障を従来よりも小規模な回路構成で検出することができ、装置の小型化及び低コスト化を達成することができる。従来装置のような比較器を主要部としたモニタ回路を設けなくても、誘導性負荷の故障の有無を判断することができるからである。
【００１５】
尚、駆動用トランジスタとしては、Ｎチャネル型のＭＯＳＦＥＴが用いられる。
【００１８】
次に、請求項３の異常検出装置では、請求項１，２の異常検出装置において、前記接続部に一端が接続され、他端が電源電圧に接続されたプルアップ抵抗と、前記接続部に一端が接続され、他端が基準電圧に接続されたプルダウン抵抗とを備えると共に、その各抵抗の抵抗値は、駆動用トランジスタがオフしているときの接続部の電圧（以下、接続部電圧という）が、誘導性負荷の断線故障時と、誘導性負荷の上記他端側（即ち、電源電圧側とは反対側であり、誘導性負荷駆動装置の接続部側）の基準電圧への短絡故障時と、その何れでもない正常時とで、それぞれ異なる３通りの電圧となるように設定されている。このため、駆動用トランジスタがオフしているときの接続部電圧は、正常時に最も高くなり、誘導性負荷の断線故障時には、電源電圧をプルアップ抵抗とプルダウン抵抗とで分圧した電圧となり、誘導性負荷の基準電圧への短絡故障時には、最も低い基準電圧となる。
【００１９】
そして更に、この異常検出装置では、電源電圧よりも低く且つ基準電圧よりも高い第１判定電圧と接続部電圧とを大小比較する第１比較器と、第１判定電圧よりも低く且つ基準電圧よりも高い第２判定電圧と接続部電圧とを大小比較する第２比較器とを備えており、故障検出手段は、異常検出用トランジスタの出力信号と、前記２つの比較器（第１比較器及び第２比較器）の出力信号とに基づいて、誘導性負荷の断線故障と、誘導性負荷の上記他端側の基準電圧への短絡故障と、誘導性負荷の上記他端側の電源電圧への短絡故障とを、区別して検出する。
【００２０】
より具体的には、請求項４に記載のように、故障検出手段は、駆動制御手段が駆動信号をハイレベルからローレベルに変化させた時に、異常検出用トランジスタの出力信号がオフを示すレベルからオンを示すレベルに変化したか否かを判定し、異常検出用トランジスタの出力信号がレベル変化せず、且つ、駆動用トランジスタがオフされている時の第１比較器の出力信号が「接続部電圧≦第１判定電圧」であることを表すと共に、駆動用トランジスタがオフされている時の第２比較器の出力信号が「接続部電圧＞第２判定電圧」を表しているならば、誘導性負荷の断線故障と判定し、また、異常検出用トランジスタの出力信号がレベル変化せず、且つ、駆動用トランジスタがオフされている時の第２比較器の出力信号が「接続部電圧≦第２判定電圧」であることを表しているならば、誘導性負荷の上記他端側の基準電圧への短絡故障と判定し、また、異常検出用トランジスタの出力信号がレベル変化せず、且つ、駆動用トランジスタがオフされている時の第１比較器の出力信号が「接続部電圧＞第１判定電圧」を表しているならば、誘導性負荷の上記他端側の電源電圧への短絡故障と判定する、というように構成することができる。
【００２１】
尚、電源電圧を上記プルアップ抵抗と上記プルダウン抵抗とで分圧した電圧を「Ｖｄ」とすると、第１判定電圧はＶｄよりも高い電圧に設定し、第２判定電圧はＶｄよりも低い電圧に設定しておけば良い。
【００２２】
つまり、前述したように、駆動信号のローレベル（非アクティブレベル）への変化時に異常検出用トランジスタの出力信号がレベル変化しなければ、誘導性負荷にフライバック電圧が発生しなかったということであるから、誘導性負荷に何らかの故障が発生していると判断することができる。そこで更に、駆動用トランジスタがオフされている時の接続部電圧をＶＯｏｆとすると、異常検出用トランジスタの出力信号がレベル変化しなかった場合に、「第２判定電圧＜ＶＯｏｆ≦第１判定値」ならば、断線故障であると判別し、「ＶＯｏｆ≦第２判定値」ならば、基準電圧への短絡故障であると判別し、「第１判定値＜ＶＯｏｆ」ならば、電源電圧への短絡故障であると判別するようにしているのである。
【００２３】
このような請求項３，４の異常検出装置によれば、誘導性負荷の断線故障と、誘導性負荷の基準電圧への短絡故障と、誘導性負荷の電源電圧への短絡故障とを、区別して検出することを、小さい回路規模で実現することができる。
【００２４】
ところで、異常検出対象の誘導性負荷としては、電磁弁のコイルやリレーのコイルが考えられる。また、電磁弁としては、開弁と閉弁との２状態に切り換えられるオン／オフ駆動タイプの電磁弁や、デューティ制御によって開弁量が可変の電磁弁（いわゆるＶＳＶ：バリアブルスイッチバルブ）が考えられる。
【発明を実施するための最良の形態】
【００２５】
以下に、本発明が適用された実施形態の誘導性負荷駆動装置としての電子制御装置（以下、ＥＣＵという）について説明する。尚、本実施形態のＥＣＵは、自動車に搭載され、電磁弁の一種であるＶＳＶの開弁量をデューティ制御するものである。
［第１実施形態］
まず図１は、第１実施形態のＥＣＵ１を表す構成図である。
【００２６】
図１に示すように、ＥＣＵ１の外部では、通電対象且つ異常検出対象の誘導性負荷としてのコイルＬ（ここではＶＳＶのコイル）の一端が、電源電圧としてのバッテリ電圧（車載バッテリのプラス端子の電圧）ＶＢに接続されている。
【００２７】
そして、ＥＣＵ１には、コイルＬのバッテリ電圧ＶＢ側とは反対側の端部が車両内配線（ワイヤハーネス）を介して接続される接続部としてのコネクタ端子３と、そのコネクタ端子３にドレインが接続されると共に、基準電圧としてのグランド（＝０Ｖ）にソースが接続された駆動用トランジスタとしてのＮチャネルＭＯＳＦＥＴ（以下単に、ＦＥＴという）５と、ＦＥＴ５をオン／オフさせる駆動制御手段としてのマイクロコンピュータ（以下、ＣＰＵという）７と、ＣＰＵ７からＦＥＴ５をオン／オフさせるために出力される駆動信号ＳＤを、ＦＥＴ５のゲートに供給する抵抗９と、その抵抗９のＣＰＵ７側をグランドにプルダウンする抵抗１１とが備えられている。
【００２８】
更に、ＥＣＵ１において、ＦＥＴのドレイン（上流出力端子に相当）とゲート（制御端子に相当）との間には、カソードをＦＥＴ５のドレインの方にして設けられた消弧用のツェナーダイオード１３と、ＣＰＵ７からのハイレベルの駆動信号ＳＤがＦＥＴ５のドレインへと回り込んでしまうのを防止するためのダイオード１５とが接続されている。つまり、ＦＥＴ５のドレインにツェナーダイオード１３のカソードが接続され、そのツェナーダイオード１３のアノードにダイオード１５のアノードが接続され、そのダイオード１５のカソードがＦＥＴ５のゲートに接続されている。
【００２９】
また、ＦＥＴ５のゲートとソースとの間には、ＦＥＴ５のゲートを過電圧から保護するためのツェナーダイオード１７が、それのカソードをＦＥＴ５のゲートの方にして接続されている。
【００３０】
そして、上記ＦＥＴ５、抵抗９，１１、ツェナーダイオード１３，１７、及びダイオード１５からなる駆動回路では、図２（ａ）に示すように、ＣＰＵ７からの駆動信号ＳＤがアクティブレベルとしてのハイレベルになると、ＦＥＴ５がオンして、そのＦＥＴ５のドレイン電圧及びコネクタ端子３の電圧（以下単に、端子電圧という）ＶＯがほぼ０Ｖとなり、そのＦＥＴ５を介してコイルＬに電流が流れる。尚、ＦＥＴ５がオンすると、コイルＬに流れる電流は、コイルＬのインダクタンス成分により緩やかに増加していくこととなる。
【００３１】
また、ＣＰＵ７からの駆動信号ＳＤがハイレベルから非アクティブレベルとしてのローレベルに変化すると、ＦＥＴ５はオン状態からオフ状態へ移行しようとするが、その時、コイルＬに蓄積されていた電磁エネルギーにより、バッテリ電圧ＶＢよりも大きいフライバック電圧がコネクタ端子３に発生し、そのフライバック電圧により、ツェナーダイオード１３のカソード側からアノード側へツェナー電流が流れる。そして、そのツェナー電流が流れることによりＦＥＴ５のゲート電圧が０Ｖよりも上昇して、ＦＥＴ５が能動領域でオンし、コイルＬにはＦＥＴ５を介して引き続き上記電磁エネルギーによる電流が流れることとなり、これにより、上記電磁エネルギーが消費される。
【００３２】
このため、コイルＬには、ＣＰＵ７からの駆動信号ＳＤのデューティ比に応じた電流が流れることとなり、その電流に応じてＶＳＶの開弁量が変化することとなる。
尚、ツェナーダイオード１３にツェナー電流が流れてＦＥＴ５が能動領域でオンしている最中の端子電圧ＶＯは、ＦＥＴ５がオンするゲート電圧の閾値電圧をＶｇとし、ダイオード１５の順方向電圧をＶｆとし、ツェナーダイオード１３のツェナー電圧をＶｚ１とすると、「ＶＯ＝Ｖｇ＋Ｖｆ＋Ｖｚ１」となる。そして、コネクタ端子３に印加されるフライバック電圧が「Ｖｇ＋Ｖｆ＋Ｖｚ１」よりも小さくなるまで、ツェナーダイオード１３にツェナー電流が流れてＦＥＴ５が能動領域でオンする。
【００３３】
一方更に、ＥＣＵ１には、コイルＬの故障を検出するための故障検出用回路として、エミッタがグランドに接続され、ベース（制御端子に相当）がツェナーダイオード１３のアノードにベース電流制限用の抵抗２１を介して接続されたＮＰＮトランジスタ（ＮＰＮ型のバイポーラトランジスタ）２３と、ＮＰＮトランジスタ２３のベースとエミッタとの間に接続された誤動作防止用の抵抗（ベースリーク抵抗）２５と、ＮＰＮトランジスタ２３のコレクタと一定電圧ＶＣ（本実施形態では５Ｖ）との間に接続されたプルアップ用の抵抗２７とが備えられている。尚、上記一定電圧ＶＣは、ＣＰＵ７の動作用電圧でもあり、本ＥＣＵ１内の電源回路（図示省略）によりバッテリ電圧ＶＢを元にして生成される。
【００３４】
このような故障検出用回路では、ＮＰＮトランジスタ２３のコレクタの電圧が、そのＮＰＮトランジスタ２３の出力信号となっており、その出力信号が、ＣＰＵ７へ、コイルＬの故障を検出するためのモニタ信号ＳＭとして入力される。
【００３５】
このため、モニタ信号ＳＭは、ＮＰＮトランジスタ２３がオフしていれば、プルアップ用の抵抗２７によってハイレベル（＝５Ｖ）となり、ＮＰＮトランジスタ２３がオンすれば、ローレベル（＝ほぼ０Ｖ）になる。
【００３６】
そして、ＮＰＮトランジスタ２３は、ＣＰＵ７からの駆動信号ＳＤがハイレベルからローレベルに変化して、前述したように、ツェナーダイオード１３にツェナー電流が流れ、そのツェナーダイオード１３のアノード側の電圧が「Ｖｇ＋Ｖｆ」になるとオンする。
【００３７】
よって、モニタ信号ＳＭは、図２（ａ）に示すように、コイルＬに故障が生じていない正常時には、駆動信号ＳＤがハイレベルからローレベルに変化すると、ツェナーダイオード１３のアノード側の電圧が「Ｖｇ＋Ｖｆ」になっている間（換言すれば、ＦＥＴ５が能動領域でオンしている間）だけ、ローレベルになる。
【００３８】
尚、このモニタ信号ＳＭが入力されるＣＰＵ７のポートは、入力信号に立ち下がりエッジ（ハイからローへのレベル変化）が生じると、そのことを示す立ち下がりエッジ発生履歴を内部のレジスタにラッチさせるハードウェアが付随したエッジ検出機能付きポートである。
【００３９】
そこで次に、ＣＰＵ７が上記モニタ信号ＳＭに基づいてコイルＬの故障を検出するために実行する処理について、図３のフローチャートを用い説明する。
まず図３（ａ）は、ＣＰＵ７が実行する異常検出処理を表すフローチャートである。尚、この異常検出処理は、駆動信号ＳＤのハイレベルからローレベルへの変化タイミングから一定の待ち時間が経過したタイミングで実行される。また、その待ち時間は、駆動信号ＳＤがローレベルになってから上記エッジ検出機能付きポートのレジスタにモニタ信号ＳＭの立ち下がりエッジ発生履歴がラッチされるまでの遅れ時間の最大値よりも、若干長い時間に設定されている。
【００４０】
ＣＰＵ７が異常検出処理の実行を開始すると、まずＳ１１０にて、上記レジスタからデータ（ラッチ結果）を読み込み、続くＳ１２０にて、そのレジスタに立ち下がりエッジ発生履歴がラッチされていたか否かを判定する。
【００４１】
そして、上記レジスタに立ち下がりエッジ発生履歴がラッチされていたならば（Ｓ１２０：ＹＥＳ）、駆動信号ＳＤのローレベルへの変化に伴ってモニタ信号ＳＭに立ち下がりエッジが生じたということであるから、コイルＬは正常であると判断して、そのまま当該異常検出処理を終了する。
【００４２】
また、上記Ｓ１２０にて、レジスタに立ち下がりエッジ発生履歴がラッチされていないと判定した場合には、コイルＬに故障が生じていると判断して、Ｓ１３０へ進み、予め定められた異常時処理（フェイルセーフ処理）を実行した後、当該異常検出処理を終了する。
【００４３】
一方、ＣＰＵ７は、駆動信号ＳＤのローレベルからハイレベルへの変化タイミングで、図３（ｂ）に示すオン時処理を実行し、そのオン時処理により、上記レジスタのラッチ結果をクリアする（Ｓ２１０）。
【００４４】
つまり、ＣＰＵ７は、駆動信号ＳＤをハイレベルからローレベルに変化させた時にＮＰＮトランジスタ２３からのモニタ信号ＳＭがハイからローへレベル変化したか否かを判定し（Ｓ１２０）、モニタ信号ＳＭがレベル変化していなければ（Ｓ１２０：ＮＯ）、コイルＬに故障が生じていると判断して、フェイルセーフ処理を実施するようになっている（Ｓ１３０）。
【００４５】
尚、図３（ａ）のＳ１３０で実行される処理としては、故障の発生履歴を不揮発性のメモリに書き込む処理や、故障の発生を車両運転者などに報知する処理がある。また、本実施形態では、図３（ａ）と図３（ｂ）の処理が、故障検出手段に相当している。一方、上記レジスタのクリアは、図３（ａ）におけるＳ１２０で“ＹＥＳ”と判定した後、その異常検出処理を終了する前に実施するようにしても良い。
【００４６】
以上のような第１実施形態のＥＣＵ１において、コイルＬの断線故障又はコイルＬのＥＣＵ側のグランドへのショート故障（コイルＬのバッテリ電圧ＶＢ側とは反対側がグランドに短絡する故障）が発生した場合には、図２（ｂ）に示すように、駆動信号ＳＤがハイレベルからローレベルに変化しても、コネクタ端子３にコイルＬのフライバック電圧が発生しないため、消弧用のツェナーダイオード１３にツェナー電流が流れず、ＮＰＮトランジスタ２３はオンしない。よって、そのＮＰＮトランジスタ２３からＣＰＵ７へのモニタ信号ＳＭはハイレベルのままとなり、ＣＰＵ７は、図３（ａ）の異常検出処理により、コイルＬに故障が生じている（Ｓ１２０：ＮＯ）と異常判定することとなる。
【００４７】
そして、このようなＥＣＵ１によれば、コイルＬの故障を従来よりも小規模な回路構成で検出することができ、装置の小型化及び低コスト化を達成することができる。
具体的には、従来装置のような比較器を主要部としたモニタ回路を設けなくても、異常検出用のＮＰＮトランジスタ２３と抵抗２１，２５，２７との４素子を追加するだけで、コイルＬの異常検出が可能となる。また、もし、ＮＰＮトランジスタ２３として、抵抗２１，２５に相当する抵抗を内蔵したトランジスタを用いれば、そのＮＰＮトランジスタと抵抗２７との２素子を追加するだけで済み、更に、ＣＰＵ７内において、モニタ信号ＳＭを入力するポートに、抵抗２７に相当するプルアップ抵抗が内蔵されていれば、ＮＰＮトランジスタを追加するだけで済む。
［第２実施形態］
次に、第２実施形態のＥＣＵについて説明する。
【００４８】
図４に示すように、第２実施形態のＥＣＵ３１は、第１実施形態のＥＣＵ１と比較すると、下記（１）〜（３）の点が異なっている。尚、図４において、図１における構成要素と同じものについては、同一の符号を付しているため、詳細な説明を省略する。
【００４９】
（１）駆動用トランジスタとして、ＦＥＴ５ではなく、ＮＰＮトランジスタ３３が用いられている。このため、ＮＰＮトランジスタ３３は、コレクタがコネクタ端子３に接続され、エミッタがグランドに接続され、ベースが抵抗９のＣＰＵ７側とは反対側の端部に接続されている。
【００５０】
（２）そして、ＦＥＴ５ではなく、ＮＰＮトランジスタ３３を用いていることから、ゲート保護用のツェナーダイオード１７が削除されており、その代わりに、ＮＰＮトランジスタ３３のベースとエミッタの間に、誤動作防止用の抵抗（ベースリーク抵抗）３５が接続されている。
【００５１】
（３）更に、回り込み防止用のダイオード１５が削除されており、その代わりに、ツェナーダイオード１３のアノード側に、そのツェナーダイオード１３と直列で且つ同方向に、ツェナーダイオード３７が接続されている。そして、ツェナーダイオード１３のアノードとツェナーダイオード３７のカソードとを結ぶ経路に、ＮＰＮトランジスタ２３のベースが抵抗２１を介して接続されている。
【００５２】
つまり、本第２実施形態のＥＣＵ３１では、駆動用トランジスタとして、ＮＰＮトランジスタ３３を用い、消弧用ツェナーダイオードとして、直列に接続された２個のツェナーダイオード１３，３７を用いている。そして、その２つのツェナーダイオード１３，３７同士の接続点の電圧により、異常検出用のＮＰＮトランジスタ２３をオンさせるようにしている。
【００５３】
また、駆動用トランジスタとしてＮＰＮトランジスタ３３を用いた場合には、図１のようなダイオード１５がなくても、そのＮＰＮトランジスタ３３を駆動信号ＳＤによって確実にオンさせることができるため、ダイオード１５を削除している。
【００５４】
以上のような第２実施形態のＥＣＵ３１によっても、第１実施形態のＥＣＵ１と同じ作用及び効果が得られる。尚、ツェナーダイオード１３，３７にツェナー電流が流れてＮＰＮトランジスタ３３が能動領域でオンしている最中の端子電圧ＶＯは、ＮＰＮトランジスタ３３がオンするベース・エミッタ間電圧（通常約０．７Ｖ）をＶｂｅとし、ツェナーダイオード１３のツェナー電圧をＶｚ１しと、ツェナーダイオード３７のツェナー電圧をＶｚ２とすると、「ＶＯ＝Ｖｂｅ＋Ｖｚ２＋Ｖｚ１」となる。
【００５５】
また、このＥＣＵ３１の構成によれば、駆動用トランジスタとしてＮＰＮトランジスタ（バイポーラトランジスタ）３３を用いているにも拘わらず、異常検出用のＮＰＮトランジスタ２３を確実にオンさせることができる。
【００５６】
つまり、２個直列のツェナーダイオード１３，３７にツェナー電流が流れた際には、そのツェナーダイオード１３，３７同士の接続点の電圧が、ＮＰＮトランジスタ３３のベース・エミッタ間電圧Ｖｂｅよりもツェナーダイオード３７のツェナー電圧Ｖｚ２の分だけ高くなるため、その高い電圧により、ＮＰＮトランジスタ２３を確実にオンさせることができるのである。
［第３実施形態］
次に、第３実施形態のＥＣＵについて説明する。
【００５７】
図５に示すように、第３実施形態のＥＣＵ４１は、第１実施形態のＥＣＵ１と比較すると、下記の点が異なっている。尚、図５においても、図１における構成要素と同じものについては、同一の符号を付しているため、詳細な説明を省略する。
【００５８】
まず、ＥＣＵ４１には、コイルＬの故障を検出するための故障検出用回路として、既述したＮＰＮトランジスタ２３及び抵抗２１，２５，２７からなる回路に加え、更に、一端がコネクタ端子３に接続され、他端がバッテリ電圧ＶＢに接続されたプルアップ抵抗Ｒｕと、一端がコネクタ端子３に接続され、他端がグランドに接続されたプルダウン抵抗Ｒｄと、互いの反転入力端子（−端子）が共通接続された第１比較器４３及び第２比較器４５と、その２つの比較器４３，４５の反転入力端子とコネクタ端子３との間に直列に接続された２つの抵抗４７，４９と、バッテリ電圧ＶＢとグランドとの間に直列に接続された３つの抵抗Ｒ１〜Ｒ３と、第１比較器４３の出力端子を一定電圧ＶＣ（５Ｖ）にプルアップする抵抗５１と、第２比較器４５の出力端子を一定電圧ＶＣにプルアップする抵抗５３と、抵抗４７，４９同士の接続点にアノードが接続され、カソードがバッテリ電圧ＶＢに接続された入力保護用のダイオード５５とからなる回路が、追加して設けられている。
【００５９】
そして、抵抗Ｒ１と抵抗Ｒ２との接続点に生じる分圧電圧が、第１判定電圧Ｖｔｈ１として、第１比較器４３の非反転入力端子（＋端子）に入力され、抵抗Ｒ２と抵抗Ｒ３との接続点に生じる分圧電圧が、第２判定電圧Ｖｔｈ２（＜Ｖｔｈ１）として、第２比較器４５の非反転入力端子に入力されている。
【００６０】
このため、第１比較器４３の出力信号（出力端子の電圧）ＣＰ１は、端子電圧ＶＯが第１判定電圧Ｖｔｈ１よりも高ければローレベル（＝ぼぼ０Ｖ）となり、端子電圧ＶＯが第１判定電圧Ｖｔｈ１以下であればハイレベル（＝５Ｖ）となる。また、第２比較器４５の出力信号ＣＰ２は、端子電圧ＶＯが第２判定電圧Ｖｔｈ２よりも高ければローレベルとなり、端子電圧ＶＯが第２判定電圧Ｖｔｈ２以下であればハイレベルとなる。そして、このような各比較器４３，４５の出力信号ＣＰ１，ＣＰ２が、ＣＰＵ７に追加のモニタ信号として入力されている。
【００６１】
ここで、本ＥＣＵ４１において、コイルＬのＥＣＵ側のグランドへのショート故障（以下単に、コイルＬのグランドショートという）が発生した場合には、ＦＥＴ５がオフされているときの端子電圧ＶＯ（以下特に、オフ時端子電圧ＶＯｏｆという）がグランドと同じ０Ｖになるのに対して、コイルＬの断線故障が発生した場合には、オフ時端子電圧ＶＯｏｆが、バッテリ電圧ＶＢをプルアップ抵抗Ｒｕとプルダウン抵抗Ｒｄとで分圧した電圧となる。
【００６２】
そして、プルダウン抵抗Ｒｄの抵抗値は、コイルＬへの通電制御に支障が無いように、そのコイルＬの抵抗値（例えば１００Ωであり、以下、コイル抵抗という）に比べて十分に大きな値（例えば、数十倍以上大きな１０ｋΩ）に設定しているが、プルアップ抵抗Ｒｕの抵抗値もプルダウン抵抗Ｒｄの抵抗値と同じ値に設定することにより、コイルＬの断線故障が発生した場合には、オフ時端子電圧ＶＯｏｆがバッテリ電圧ＶＢの半分の電圧（＝ＶＢ／２）となるようにしている。また、正常時には、抵抗Ｒｕ，Ｒｄの抵抗値に比べてコイル抵抗が十分小さいことから、オフ時端子電圧ＶＯｏｆは、フライバック電圧によりバッテリ電圧ＶＢ以上になるか、フライバック電圧がなくなった後もほぼバッテリ電圧ＶＢとなる。
【００６３】
このため、オフ時端子電圧ＶＯｏｆは、正常時にはＶＢ以上かほぼＶＢとなるが、コイルＬの断線故障時にはＶＢ／２となり、コイルＬのグランドショート時には０Ｖとなる。
また、オフ時端子電圧ＶＯｏｆは、コイルＬのＥＣＵ側のバッテリ電圧ＶＢへのショート故障（以下単に、コイルＬの電源ショートという）が発生した場合には、ＶＢとなる。
【００６４】
よって、ＮＰＮトランジスタ２３によって出力されるモニタ信号ＳＭに基づき第１実施形態と同じ手法でコイルＬの故障を検知した場合に、オフ時端子電圧ＶＯｏｆについて、上記３通りの電圧（０Ｖ，ＶＢ／２，ＶＢ）を判別することで、コイルＬの短絡故障とグランドショートと電源ショートとの何れが発生しているのかを判別することができる。
【００６５】
そこで、本ＥＣＵ４１では、２つの比較器４３，４５の反転入力端子に端子電圧ＶＯを入力すると共に、抵抗Ｒ１〜Ｒ３の抵抗値を同じ値に設定することで、第１比較器４３の非反転入力端子に入力される第１判定電圧Ｖｔｈ１がバッテリ電圧ＶＢの２／３の電圧（＝ＶＢ×２／３＞ＶＢ／２）となり、第２比較器４５の非反転入力端子に入力される第２判定電圧Ｖｔｈ２がバッテリ電圧ＶＢの１／３の電圧（＝ＶＢ／３＜ＶＢ／２）となるようにしている。
【００６６】
よって、２つの比較器４３，４５の出力信号ＣＰ１，ＣＰ２は、図６及び図７のように変化することとなる。
即ち、まず図６に示すように、正常時には、２つの比較器４３，４５の出力信号ＣＰ１，ＣＰ２は、ＣＰＵ７から出力される駆動信号ＳＤと同じレベルになる。
【００６７】
これは、正常時には、駆動信号ＳＤがハイレベルになると、ＦＥＴ５がオンして端子電圧ＶＯがほぼ０Ｖ（＜Ｖｔｈ２＜Ｖｔｈ１）となるため、２つの比較器４３，４５の出力信号ＣＰ１，ＣＰ２が共にハイレベルとなり、また、駆動信号ＳＤがローレベルになると、ＦＥＴ５がオフして端子電圧ＶＯがＶＢ以上かほぼＶＢ（何れにしても、ＶＯ＞Ｖｔｈ１＞Ｖｔｈ２）となるため、２つの比較器４３，４５の出力信号ＣＰ１，ＣＰ２が共にローレベルとなるからである。
【００６８】
よって、駆動信号ＳＤがローレベルになった場合の各比較器４３，４５の出力信号ＣＰ１，ＣＰ２は、両方共にローレベルとなる。
尚、第１実施形態と同様に、正常時には、駆動信号ＳＤがローレベルへ変化する毎に、ＮＰＮトランジスタ２３からＣＰＵ７へのモニタ信号ＳＭに立ち下がりエッジが生じることとなる。
【００６９】
一方、図７（ａ）に示すように、コイルＬの断線故障が発生した場合、駆動信号ＳＤがローレベルになった場合の（即ち、ＦＥＴ５がオフされている場合の）各比較器４３，４５の出力信号ＣＰ１，ＣＰ２は、端子電圧ＶＯが第１判定電圧Ｖｔｈ１以下で且つ第２判定電圧Ｖｔｈ２よりは高いＶＢ／２となるため、ＣＰ１がハイレベルでＣＰ２がローレベルとなる。
【００７０】
また、図７（ｂ）に示すように、コイルＬのグランドショートが発生した場合、駆動信号ＳＤがローレベルになった場合の各比較器４３，４５の出力信号ＣＰ１，ＣＰ２は、端子電圧ＶＯが第２判定電圧Ｖｔｈ２以下である０Ｖとなるため、両方共にハイレベルとなる。
【００７１】
また、図７（ｃ）に示すように、コイルＬの電源ショートが発生した場合、駆動信号ＳＤがローレベルになった場合の各比較器４３，４５の出力信号ＣＰ１，ＣＰ２は、端子電圧ＶＯが第１判定電圧Ｖｔｈ１よりも高いＶＢとなるため、両方共にローレベルとなる。
【００７２】
そして、図７（ａ）〜（ｃ）に示すように、コイルＬの断線故障とグランドショートと電源ショートとの何れかが発生した場合には、第１実施形態と同様に、駆動信号ＳＤがローレベルへ変化しても、ＮＰＮトランジスタ２３からＣＰＵ７へのモニタ信号ＳＭに立ち下がりエッジが生じなくなる。
【００７３】
尚、コイルＬの電源ショートが発生した場合の図７（ｃ）において、駆動信号ＳＤがハイレベルに変化した直後から微小時間だけ、端子電圧ＶＯがバッテリ電圧ＶＢから下がると共に、各比較器４３，４５の出力信号ＣＰ１，ＣＰ２がハイレベルになり、その後、端子電圧ＶＯがバッテリ電圧ＶＢに戻ると共に、各比較器４３，４５の出力信号ＣＰ１，ＣＰ２がローレベルになっているのは、ＦＥＴ５に備えられた過電流保護機能によるものである。つまり、ＦＥＴ５は、自己に流れる電流が過大になって発熱すると、それを検知して、駆動信号ＳＤに拘わらず強制的にオフする回路が内蔵されており、上記微小時間は、ＦＥＴ５が一旦オンしてから過電流による発熱を検知して強制的にオフするまでの時間である。そして、このような過電流保護機能により、ＦＥＴ５の破壊が防止されている。
【００７４】
以上のことから、本ＥＣＵ４１では、ＣＰＵ７が、前述した図３（ａ）の異常検出処理におけるＳ１２０で、レジスタに立ち下がりエッジ発生履歴がラッチされていない（即ち、モニタ信号ＳＭに立ち下がりエッジが生じておらず、コイルＬに故障が生じている）と判定した場合には、更に、その時の各比較器４３，４５の出力信号ＣＰ１，ＣＰ２を読み取って、ＣＰ１がハイレベルで且つＣＰ２がローレベルであれば（即ち「Ｖｔｈ２＜ＶＯｏｆ≦Ｖｔｈ１」ならば）、コイルＬの断線故障が発生していると判断し、少なくともＣＰ２がハイレベルであれば（即ち「ＶＯｏｆ≦Ｖｔｈ２」ならば）、コイルＬのグランドショートが発生していると判断し、少なくともＣＰ１がローレベルであれば（即ち「Ｖｔｈ１＜ＶＯｏｆ」ならば）、コイルＬの電源ショートが発生していると判断する。そして、次のＳ１３０では、このようにして判別した故障の種類も上記不揮発性のメモリに書き込む。
【００７５】
このような第３実施形態のＥＣＵ４１によれば、コイルＬの断線故障と、コイルＬのグランドショートと、コイルＬの電源ショートとを、区別して検出することを、小さい回路規模で実現することができる。
【００７６】
具体的には、第１実施形態のＥＣＵ１に対して追加した回路自体は、例えば特開２００４−３４７４２３号公報に記載されており、その公報の技術によれば、コイルＬの断線故障とグランドショートとの２種類の故障は区別して検出できるのであるが、本第３実施形態のＥＣＵ４１によれば、その公報の回路に対して、ＮＰＮトランジスタ２３及び抵抗２１，２５，２７からなる回路を追加するだけで、電源ショートをも加えた３種類の故障を区別して検出できるようになるのである。
【００７７】
以上、本発明の一実施形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々なる態様で実施し得ることは勿論である。
【００７８】
例えば、第２実施形態のＥＣＵ３１（図４）に対して、第３実施形態の構成を加えるようにしても良い。
また、通電対象且つ異常検出対象の誘導性負荷としては、ＶＳＶのコイルに限らず、例えば、開弁と閉弁との２状態に切り換えられるオン／オフ駆動タイプの電磁弁のコイルや、電磁弁以外の例えばリレーのコイルであっても良い。
【００７９】
また、本発明は、自動車以外に用いられる装置に対しても、同様に適用することができる。
【図面の簡単な説明】
【００８０】
【図１】第１実施形態のＥＣＵ（電子制御装置）を表す構成図である。
【図２】第１実施形態のＥＣＵの作用を表すタイムチャートである。
【図３】コイルの故障を検出するために実行される処理を表すフローチャートである。
【図４】第２実施形態のＥＣＵを表す構成図である。
【図５】第３実施形態のＥＣＵを表す構成図である。
【図６】第３実施形態のＥＣＵにてコイルが正常な場合の作用を表すタイムチャートである。
【図７】第３実施形態のＥＣＵにてコイルに故障が生じた場合の作用を表すタイムチャートである。
【符号の説明】
【００８１】
１，３１，４１…ＥＣＵ（電子制御装置）、３…コネクタ端子、５…ＮチャネルＭＯＳＦＥＴ、７…ＣＰＵ（マイクロコンピュータ）、９，１１，２１，２５，２７，４７，４９，５１，５３，Ｒ１〜Ｒ３，Ｒｕ，Ｒｄ…抵抗、１３，１７，３７…ツェナーダイオード、１５，５５…ダイオード、２３，３３…ＮＰＮトランジスタ、４３…第１比較器、４５…第２比較器、Ｌ…コイル
【図１】
0004736569.tif 000002
【図２】
0004736569.tif 000003
【図３】
0004736569.tif 000004
【図４】
0004736569.tif 000005
【図５】
0004736569.tif 000006
【図６】
0004736569.tif 000007
【図７】
0004736569.tif 000008