(57)【特許請求の範囲】
【請求項１】
マスタデバイスとスレーブデバイスとの間に挿入された記憶手段を経由する経路と、該記憶手段を経由しない経路の何れかを選択可能な経路選択手段と、
バスシステムに対する動作周波数の切り替え要求に応じて、前記マスタデバイスに対して不活性化要求を出力し、前記マスタデバイスから不活性化通知を入力すると、前記動作周波数の切り替えを行うと共に、前記動作周波数に応じた経路を選択するための選択信号を前記経路選択手段に出力する制御手段とを有することを特徴とするバスシステム。
【請求項２】
前記制御手段は、前記動作周波数の切り替え要求として、前記経路選択手段による経路選択制御を必要としない動作周波数への切り替えを要求された場合は、前記動作周波数の切り替えのみを行うことを特徴とする請求項１記載のバスシステム。
【請求項３】
前記制御手段は、前記動作周波数の切り替え要求として、高周波数への切り替えが要求された場合は前記経路選択手段に対して前記記憶手段を経由する経路を有効にするための選択信号を出力し、低周波数への切り替えが要求された場合は前記経路選択手段に対して前記記憶手段を経由しない経路を有効にするための選択信号を出力することを特徴とする請求項１記載のバスシステム。
【請求項４】
前記不活性化要求に対して前記マスタデバイスは、バスへの新規のアドレス発行を中断し、且つ発行済みのアドレスに対するデータフェーズが完了すると、不活性化通知を出力することを特徴とする請求項１記載のバスシステム。
【請求項５】
マスタデバイスとスレーブデバイスとの間に挿入された記憶手段を経由する経路と、該記憶手段を経由しない経路の何れかを選択可能な経路選択手段を有するバスシステムの制御方法であって、
バスシステムに対する動作周波数の切り替え要求に応じて、前記マスタデバイスに対して不活性化要求を出力し、前記マスタデバイスから不活性化通知を入力すると、前記動作周波数の切り替えを行うと共に、前記動作周波数に応じた経路を選択するための選択信号を前記経路選択手段に出力することを特徴とするバスシステムの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスタデバイスとスレーブデバイスを各々少なくとも１つ以上相互接続したバスシステムに関する。
【背景技術】
【０００２】
近年、USB 1.1からUSB 2.0へ、或いはPCI からPCI-Expressへといった具合に、高スループットを必要とするＩＰ（Intellectual Property）コアが急増している。これに伴い、高速なスループット転送を可能とする、オンチップ・バスの需要が急速に高まっている（例えば、特許文献１参照）。
【０００３】
2003年 6月にＡＲＭ社が次世代オンチップ・バスの規格としてAMBA 3.0のAXI（Advanced eXtensible Interface）プロトコルを発表し、注目を集めている。AMBAは、「Advanced Microcontroller Bus Architecture」の略である。このAXIでは、従来のAHB（Advanced High-Performance Bus）にはなかったチャネルという概念を導入し、このチャネルによる転送を行うことによりデータ転送のスループットを向上させるよう考慮されている。具体的には、アドレスフェーズとデータフェーズとの独立転送方式や、後から入ったサイクルの結果が前に戻ってきても良い、というアウトオブオーダ転送方式をサポートしている。
【０００４】
ここで、チャネルとは、図１に示すように、マスタ１０１とスレーブ１０２がそれぞれvalid１０３とready１０４の各信号を用いてdata１０５を２線ハンドシェークで転送する一連の転送経路として定義される。data１０５の転送元がvalid１０３を出力し、転送先がready１０４を出力する。
【０００５】
このAXIでは、図２に示すように、address２０３、write data２０５、read data２０４、write response２０６の４つのチャネルを用いてマスタ２０１とスレーブ２０２との間でデータ転送を行う。従って、アドレスチャネルとデータチャネルとを独立に転送することができるので、アドレス処理を次々と発行することが可能となり、バスを有効に活用できる。
【０００６】
更に、アウトオブオーダをサポートすることにより、レイテンシが小さいスレーブからのデータを先に返すことが可能となる。このようなことから、AXIでは、バスの利用効率向上が期待できる。
【０００７】
その一方で、システムＬＳＩ内部に複数のＣＰＵ、メモリ、Ｉ／Ｏを有するシステムが一般的になってきており、これらのデバイスを相互に接続する必要がある。しかし、複数のバスマスタ、バススレーブがシステムＬＳＩ内部に均等に配置配線されるとも限らない。そのため、いくつかの接続網、特にアドレスやデータのような高負荷のバスについては、期待する動作周波数で動作不可能となってしまうことが、レイアウト工程の段階で判明することが考えられる。
【０００８】
このような場合、タイミングを満たさないパスに対してレイアウトを何度もやり直し、期待する動作周波数でのタイミング保証を行うことに時間と労力が費やされていた。また、最悪の結果として、動作周波数を落として動作させることになったり、チップサイズを大きくすることを余儀なくされたりすることもあった。
【０００９】
そこで、このような問題を解決するために、クリティカルパスであるマスタとスレーブとの間の信号群にレジスタを挿入し、パスを分割することでレジスタ−レジスタ間の遅延量を減少させる方法が採用されている。上述のAXIのようなpoint-to-point接続の場合、２線ハンドシェイクでプロトコルが規定されており、そのハンドシェイクで受け渡す情報の流れが単一方向であるため、比較的レジスタの挿入が容易である。尚、AXIでは、この方式を「レジスタスライス」と呼んでいる。
【００１０】
図３は、図２に示すpoint-to-point接続に対してレジスタスライスを挿入した接続例を示す図である。図３に示す例では、アドレスのチャネルとリードデータのチャネルにそれぞれレジスタスライス３０１、３０２を一段挿入してパスを分離している。これにより、マスタ２０１のアドレス発行からリードデータの取り込みまでのレイテンシが２サイクル分だけ大きくなるが、最大で２倍の動作周波数での動作が可能となる。
【特許文献１】特表2004-513430号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述したように、point-to-point接続に対してレジスタを挿入し、パスを分割することで高い動作周波数を保証することができる。但し、動作周波数が上がるからといって一律に性能が向上するわけではなく、スループットと増加するレイテンシとの関係次第では、逆に性能を落としてしまうことも有り得る。
【００１２】
図４、図５を用いて、図２に示すようなpoint-to-point接続した３２ビットデータバスでバースト転送を行った場合の動作周波数に対する平均転送速度について説明する。
【００１３】
図４は、１６バースト転送を行った場合の動作周波数と転送速度との関係を示す図である。また、図５は、４バースト転送を行った場合の動作周波数と転送速度との関係を示す図である。
【００１４】
図４、図５に示すように、レジスタスライスを挿入した場合と、挿入していない場合とではレイテンシの違いが平均転送速度の違いとして現れている。例えば、図４に示す１６バースト転送を行った場合、レジスタスライスなしで120MHz動作で480MByte/sの転送速度を得ている。これに対して、レジスタスライスを挿入すると、少なくとも約135MHz以上の動作周波数で動作させなければレジスタスライスなしの120MHz動作の性能を超えられないことになる。
【００１５】
尚、ここでは、レジスタスライスなしの場合の１６バースト転送に要するサイクル数を１６サイクルとし、レジスタスライスを挿入した場合では「＋２サイクル」のレイテンシ増加により１８サイクルとしている。
【００１６】
また、図５に示す４バースト転送を行った場合、レジスタスライスなしで120MHz動作で480MByte/sの転送速度を得ている。これに対して、レジスタスライスを挿入すると、少なくとも約195MHz以上の動作周波数で動作させなければレジスタスライスなしの120MHz動作の性能を超えられないことになる。
【００１７】
つまり、サポートするバースト長が小さくなるほど、レジスタスライスを挿入した場合の動作周波数に対する要求は大きくなってしまう。
【００１８】
以上の結果から、レイアウト段階で目標周波数でのタイミング収束が困難なことが発覚した場合、レジスタスライスを挿入することにより、目標周波数を満足することができたとしても、次のような問題がある。つまり、その目標周波数がレジスタスライスを入れる前の性能に対するものであって、レジスタスライスを挿入した後では、レイテンシ増加に伴って性能を満たせなくなることが有り得る。その場合、選択可能な周波数候補の中から、更に高い周波数を選択し、性能を満足させる必要がある。
【００１９】
開発したシステムＬＳＩを製品仕様に応じて、ローエンド機種からハイエンド機種までプラットフォーム展開する場合に、要求性能が低い製品では高い動作周波数で動作させるより、むしろ低い動作周波数で動作させる方が消費電力を抑えるメリットがある。但し、単純にレジスタスライスを挿入したシステムＬＳＩに対して動作周波数を落とすだけではレイテンシ増加に伴い、性能が満たせない場合が考えられる。
【００２０】
本発明は上記課題を解決するためになされたもので、動作周波数の切り替えをマスタ、スレーブの状態にかかわらず行え、また最大の転送性能を維持しつつ、任意に行えることを目的とする。
【課題を解決するための手段】
【００２１】
本発明は、マスタデバイスとスレーブデバイスとの間に挿入された記憶手段を経由する経路と、該記憶手段を経由しない経路の何れかを選択可能な経路選択手段と、バスシステムに対する動作周波数の切り替え要求に応じて、前記マスタデバイスに対して不活性化要求を出力し、前記マスタデバイスから不活性化通知を入力すると、前記動作周波数の切り替えを行うと共に、前記動作周波数に応じた経路を選択するための選択信号を前記経路選択手段に出力する制御手段とを有することを特徴とする。
【００２２】
また、本発明は、マスタデバイスとスレーブデバイスとの間に挿入された記憶手段を経由する経路と、該記憶手段を経由しない経路の何れかを選択可能な経路選択手段を有するバスシステムの制御方法であって、バスシステムに対する動作周波数の切り替え要求に応じて、前記マスタデバイスに対して不活性化要求を出力し、前記マスタデバイスから不活性化通知を入力すると、前記動作周波数の切り替えを行うと共に、前記動作周波数に応じた経路を選択するための選択信号を前記経路選択手段に出力することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、動作周波数の切り替えをマスタ、スレーブの状態にかかわらず行え、また最大の転送性能を維持しつつ、任意に行うことができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照しながら発明を実施するための最良の形態について詳細に説明する。
【００２５】
図６は、本実施形態におけるシステムＬＳＩ内部の構成例を示す図である。この例では、システムＬＳＩ内部に３つのマスタデバイス６０１〜６０３と３つのスレーブデバイス６０４〜６０６が存在し、それぞれ相互接続されている。また、マスタデバイス６０１〜６０３とスレーブデバイス６０４〜６０６とを繋ぐプロトコルは、valid、data、readyのシンプルな共通のプロトコル（図１）である。そして、アドレス、ライトデータ、リードデータ、ライトレスポンスの４種類の情報（図２）を通信している。
【００２６】
ここで、マスタ−スレーブ間のデータ転送はバースト転送をサポートしており、最大で１６バースト転送が可能である。また、バースト転送長はアドレス情報フェーズでdataの一部として通信される。最速のコンディションで動作する場合、マスタがアドレスを発行して、１６バーストのリードデータを取り込むのに１６サイクルかかるとする。
【００２７】
尚、以下のような要求性能の異なる製品を本実施形態の１つのシステムＬＳＩでカバーするものと仮定する。
【００２８】
製品Ａ：要求転送速度525MByte/s
製品Ｂ：要求転送速度475MByte/s、低電力仕様
図４に示す関係から、レジスタスライスがない場合の要求転送速度525MByte/sを満たす動作周波数は130MHz以上であることがわかる。そこで、本システムではシステムＬＳＩの設計工程において、ハードウェア記述言語を用いて設計、シミュレーション及び論理合成を行い、160MHzでマスタ、スレーブを動作させるようレイアウトするものとする。
【００２９】
［レイアウト結果］
各デバイスがシステムＬＳＩ内部でどのように配置されるかは、他の機能モジュールや外部ピンとの関係など様々な要因に依存し、均等に配置されることは少ない。
【００３０】
ここで、レイアウトした結果、マスタＡ６０１−スレーブＣ６０６のアドレスとリードデータのパス遅延が7.8nsであったとする。従って、このパスに関しては120MHzでは動作可能であるが、160MHz以上では動作不可能なパス（クリティカルパス）となる。図４からも分かるように、製品Ａにおいては120MHzでは目標性能に達しない。尚、それ以外のパスについては全て160MHzでのタイミング保証はできているものとする。
【００３１】
図７は、マスタＡ６０１−スレーブＣ６０６に着目した構成を示す図である。図７では、マスタデバイス６０１とスレーブデバイス６０６とが一対一（point-to-point）で接続されている。ここでは、タイミングを満たせなかったアドレスとリードデータのチャネルについてのみ示している。マスタＡ６０１とスレーブＣ６０６に入力するクロック７０２はクロック生成器７０１で生成されており、複数の周波数候補（120,140,160,180,200MHz）から設定レジスタ７１１の周波数選択信号７１２によって選択可能である。
【００３２】
［レイアウト結果からレジスタスライス／バイパス回路の挿入］
このようなレイアウト結果と目標性能とに鑑みて、図８に示すように、タイミング保証を行えるように回路の変更を行う。
【００３３】
図８は、再レイアウト後の動作条件を示す図である。図８において、「○」は動作可能を示し、また「×」は動作不可を示している。
【００３４】
図９は、レイアウト工程でレジスタスライス＆バイパス回路を挿入した構成を示す図である。図９に示すように、アドレス用とリードデータ用の信号に対して、レイアウト工程において、レジスタスライス回路９０１を挿入する。このレジスタスライス回路９０１の構成はレジスタスライスを挿入する段数やレジスタスライスを挿入する場所などによって異なる。例えば、パス遅延が大きい箇所にレジスタスライスを２段挿入したり、readyのパスは要求タイミングを満たしているのでvalid（data）のパスのみに１段挿入したり、その要求レベルによって構成が異なる。
【００３５】
また、レジスタスライス回路９０１に入力されるクロック９１３は、後述するクロック制御回路９１０から出力され、マスタデバイス６０１、スレーブデバイス６０６にも入力される。尚、このクロック制御回路９１０については図１１を用いて更に詳述する。
【００３６】
図１０は、valid（data）にのみ１段のレジスタスライスを挿入した場合の例を示す図である。一般的に、レジスタスライス回路９０１は単純に順序回路のみで構成されることはなく、ready信号の取り扱い上、組み合わせ回路が混在する。この図１０に示す例でも同様に、valid（data）に一段のレジスタスライスを挿入した場合、レジスタ１００１、１００２だけでなく組み合わせ回路（例えばアンドゲート１００３）を含む構成となる。また、レジスタスライス挿入後のvalid信号をインバータ１００４で反転させた反転信号をレジスタスライス不活性化信号１００５として出力している。
【００３７】
図９に戻り、レジスタスライス回路挿入と共に、レジスタスライス回路９０１の後段にセレクタ９０２、９０３、９０４、９０５を挿入し、レジスタスライス回路９０１を経由するパスとレジスタスライス回路９０１を経由しないパスとを選択できるようにする。
【００３８】
また、このバイパス選択信号９１５は、図１１に示すクロック制御回路９１０において、セレクタ回路１１０２の出力ポートから出力される信号１１０３である。このセレクタ回路１１０２の入力候補群は各周波数候補に対するバイパス選択信号極性に対応しており、その周波数で動作可能な系に応じて値が与えられる。ここで、図８に示すタイミングを満足させるようにすると、120MHz時にはレジスタスライスをバイパスするように「１」を出力し、それ以外の周波数の場合はレジスタスライスの系を経由するように「０」を出力する値を確定させる。
【００３９】
これにより、不図示のＣＰＵから出力される周波数選択信号１１０１に応じて、周波数の変化と同時に、それに応じた適切なバイパス選択信号１１０３を生成できる。従って、ユーザがわざわざ動作周波数とバイパス選択／非選択との関係を考慮する必要がなくなり、動作不可の誤った設定を防ぐことができる。
【００４０】
このような回路構成にすることにより、160MHz動作の場合にはレジスタスライスの系、120MHz動作の場合にはレジスタスライスをバイパスする系、という使い方が可能となる。これにより、製品Ａについては160MHzで動作させ、また要求性能が製品Ａより低い製品Ｂのような場合、転送120MHzでレジスタバイパスの系を使用する。
【００４１】
尚、製品Ｂに関しては、レジスタスライスを使用して140MHz或いは160MHzで動作させることでも性能を満たせるが、レジスタスライスを挿入せずに120MHzで動作させる方が消費電力を抑えるというメリットが得られる。
【００４２】
また、バイパス選択信号の生成について、動作周波数により一意にレジスタスライスの系か、そのバイパスの系かを決定するように回路を構成することで、ユーザは周波数だけに着目すれば良く、ユーザの利便性を向上させることができる。
【００４３】
このように、クロック周波数を製品毎に切り替えて使用することを例に挙げたが、製品の動作モードによって切り替えるように構成しても良い。動作モード等により切り替えを行う場合には、バイパス選択を伴う動作周波数の切り替えを要求されるタイミングが必ずしも、point-to-point（一対一）通信が行われていない状況にあるとは限らない。当然、レジスタスライスのバイパスの系とレジスタスライスの系とを通信中に切り替えることはできない。一方、ユーザから見て一対一通信を行っている最中か否かを気にしながら動作周波数の切り替え制御を行うのは面倒である。
【００４４】
そこで、ユーザが現在一対一通信を行っているか否かを調べる必要がなく、動作周波数の切り替えを安全に行えるように、クロック制御回路９１０がマスタデバイス６０１又はレジスタスライス回路９０１との間でハンドシェイクを行っている。
【００４５】
このハンドシェイクに必要な最低限の信号として、図９では、バス不活性化要求９１１、マスタ不活性化通知９１２、及びレジスタスライス不活性化通知９１４を示している。このバス不活性化要求９１１はクロック制御回路９１０からマスタデバイス６０１へ出力される信号である。マスタ不活性化通知９１２はマスタデバイス６０１からクロック制御回路９１０へ出力される信号である。また、レジスタスライス不活性化通知９１４はレジスタスライス回路９０１からクロック制御回路９１０へ出力される信号である。
【００４６】
ここで、図１２、図１３を用いてクロック制御回路９１０がマスタデバイス６０１又はレジスタスライス回路９０１との間で上述の信号によるハンドシェイクを行い、バイパス選択信号９１５によりバイパス切り替えを行う動作について説明する。
【００４７】
図１２は、クロック制御回路９１０における周波数切り替え動作を示すフローチャートである。まず、ステップＳ１２０１において、クロック制御回路９１０がユーザから動作周波数を切り替えるためのクロック切り替え要求９１６を受けるとステップＳ１２０２へ進む。ステップＳ１２０２では、その動作周波数の切り替えがレジスタスライス回路９０１のバイパス切り替えを伴うものか否かを判定する。この判定処理は、例えば動作周波数を140MHzから200MHz、或いは180MHzから160MHzへ切り替えるような場合、バイパス切り替えを行う必要はないと判定する処理である。ここで、バイパス切り替えを伴うものでないと判定した場合はステップＳ１２０３へ進み、即座に動作周波数の切り替えを行う。
【００４８】
一方、動作周波数の切り替えがバイパス切り替えを伴う場合、例えば120MHzから160MHz、或いは200MHzから120MHzへ切り替えるような場合にはステップＳ１２０４へ進み、上述したハンドシェイクを行う。まずステップＳ１２０４において、クロック制御回路９１０がマスタデバイス６０１へバス不活性化要求９１１を出力し、ステップＳ１２０５では、その結果としてマスタデバイス６０１から送られてくるマスタ不活性化完了通知９１２を検出する。更に、ステップＳ１２０６において、レジスタスライス回路９０１から送られるレジスタスライス不活性化完了通知９１４を検出する。
【００４９】
これらの通知９１２、９１４を検出するとステップＳ１２０７へ進み、周波数選択信号１１０１によってクロック周波数とバイパス選択信号１１０３の切り替えを行う。そして、ステップＳ１２０８において、マスタデバイス６０１に対して出力していたバス不活性化要求９１１をネゲートし、処理を完了する。
【００５０】
図１３は、マスタデバイス６０１における周波数切り替え動作を示すフローチャートである。まずステップＳ１３０１において、マスタデバイス６０１がクロック制御回路９１０から出力されたバス不活性化要求９１１を検出するとステップＳ１３０２へ進み、新規のアドレス発行を中断する。そして、ステップＳ１３０３で、既に発行済みのアドレスに関して全てのデータフェーズが完了するのを待つ。
【００５１】
その後、全てのデータフェーズが完了するとステップＳ１３０４へ進み、クロック制御回路９１０へバスの不活性化が完了したことを示すマスタ不活性化通知９１２を出力する。これにより、クロック制御回路９１０からのバス不活性化要求９１１がネゲートされるのを待ち、ステップＳ１３０５でバス不活性化要求９１１がネゲートされたのを検出すると、通常ステートへ遷移し、新規のアドレス発行を行える状態となる。
【００５２】
尚、レジスタスライス回路９０１が出力するレジスタスライス不活性化通知９１４は、レジスタスライスのvalid信号がレジスタスライスの後段でインアクティブになっているかで生成できる。もし、validに対して複数段のレジスタスライスが挿入されている場合であれば、それぞれの段でのvalid信号をNORすればよい。
【００５３】
また、本実施形態では、レジスタスライスの段数を１段としたが、配置配線の結果によっては２段以上のレジスタを挿入することも当然あり得る。その場合にも、同様に本発明を適応できる。また、本発明を適応するマスタ−スレーブ接続を１つのみで取り扱っているが、当然複数の接続についても適応可能である。
【００５４】
本実施形態によれば、レジスタスライスの系と、そのバイパスの系とを設けることで、レジスタスライス追加に伴うレイテンシ増加による性能低下を防ぎ、要求性能に対してオーバースペックにならない最適な動作周波数を選択できる。また、ユーザがわざわざ動作周波数とバイパス選択／非選択の関係を考慮する必要がなくなり、動作不可の誤った設定を防ぐことができる。更に、ＣＰＵからの任意のタイミングにおいて動作周波数変更要求に対応でき、性能的に最適な系への安全な切り替えを行うことができる。
【００５５】
尚、本発明は複数の機器（例えば、ホストコンピュータ，インターフェース機器，リーダ，プリンタなど）から構成されるシステムに適用しても、１つの機器からなる装置（例えば、複写機，ファクシミリ装置など）に適用しても良い。
【００５６】
また、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記録媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（ＣＰＵ若しくはＭＰＵ）が記録媒体に格納されたプログラムコードを読出し実行する。これによっても、本発明の目的が達成されることは言うまでもない。
【００５７】
この場合、記録媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記録媒体は本発明を構成することになる。
【００５８】
このプログラムコードを供給するための記録媒体としては、例えばフロッピー（登録商標）ディスク，ハードディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭなどを用いることができる。
【００５９】
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、次の場合も含まれることは言うまでもない。即ち、プログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部又は全部を行い、その処理により前述した実施形態の機能が実現される場合。
【００６０】
更に、記録媒体から読出されたプログラムコードがコンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込む。その後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部又は全部を行い、その処理により前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【図面の簡単な説明】
【００６１】
【図１】AXI（Advanced eXtensible Interface）プロトコルにおけるチャネルの概念を示す図である。
【図２】マスタ−スレーブ間でデータ伝送に用いられる４つのチャネルを示す図である。
【図３】図２に示すpoint-to-point接続に対してレジスタスライスを挿入した接続例を示す図である。
【図４】１６バースト転送を行った場合の動作周波数と転送速度との関係を示す図である。
【図５】４バースト転送を行った場合の動作周波数と転送速度との関係を示す図である。
【図６】本実施形態におけるシステムＬＳＩ内部の構成例を示す図である。
【図７】マスタＡ６０１−スレーブＣ６０６に着目した構成を示す図である。
【図８】再レイアウト後の動作条件を示す図である。
【図９】レイアウト工程でレジスタスライス＆バイパス回路を挿入した構成を示す図である。
【図１０】valid（data）にのみ１段のレジスタスライスを挿入した場合の例を示す図である。
【図１１】クロック制御回路９１０のレジスタスライス、バイパス回路挿入後の周波数の割り付けを示す図である。
【図１２】クロック制御回路９１０における周波数切り替え動作を示すフローチャートである。
【図１３】マスタデバイス６０１における周波数切り替え動作を示すフローチャートである。
【図１】
0004840963.tif 000002
【図２】
0004840963.tif 000003
【図３】
0004840963.tif 000004
【図４】
0004840963.tif 000005
【図５】
0004840963.tif 000006
【図６】
0004840963.tif 000007
【図７】
0004840963.tif 000008
【図８】
0004840963.tif 000009
【図９】
0004840963.tif 000010
【図１０】
0004840963.tif 000011
【図１１】
0004840963.tif 000012
【図１２】
0004840963.tif 000013
【図１３】
0004840963.tif 000014