(57)【特許請求の範囲】
【請求項１】
平行する複数のスキャンラインと、
前記複数のスキャンラインに直交して配置された複数の光学的ディスプレイ行とを備え、前記複数の光学的ディスプレイ行の各々は、少なくとも、
前記複数のスキャンラインに直交する２本のデータラインと、
前記２本のデータラインを選択的に接続するために、前記光学的ディスプレイ行の２本のデータライン間に当該２本のデータラインと重なりを有して配置された予備ラインであって、異なる複数の光学的ディスプレイ行間の前記予備ラインは独立に配置される、当該予備ラインと、
複数のディスプレイ画素と、を含み、各ディスプレイ画素は少なくとも１本のスキャンラインに対応し、各スキャンラインは１つのディスプレイ画素に対応し、各ディスプレイ画素は、少なくとも、
１つ以上の電界効果トランジスタ（ＦＥＴ）であって、各ＦＥＴはゲート、ドレイン、ソースを備え、各ＦＥＴは前記スキャンラインのうちの１つと前記データラインのうちの１つに対応し、前記ゲートは対応するスキャンラインに接続し、前記ソースは対応するデータラインに接続する、当該１つ以上の電界効果トランジスタ（ＦＥＴ）と、
１つ以上の透明電極であって、各透明電極は前記ＦＥＴのうちの１つに対応し、前記対応するＦＥＴのドレインに接続する、当該１つ以上の透明電極とを含む、当該複数のディスプレイ画素とを有し、
前記予備ラインは前記複数のディスプレイ画素の外側に位置する、
欠陥修理機能のある液晶ディスプレイ（ＬＣＤ）部材。
【請求項２】
ＬＣＤ部材を備えるステップであって、前記ＬＣＤ部材は複数のスキャンラインと、直交するように配列された複数の光学的ディスプレイ行を含み、各光学的ディスプレイ行は２本以上のデータラインと、１本以上の予備ラインと複数のディスプレイ画素を備え、前記予備ラインは前記光学的ディスプレイ行のデータラインと、同じ光学的ディスプレイ行の別のデータラインを選択的に接続するために、前記複数のディスプレイ画素の外側において、これらのデータライン間にこれらのデータラインと重なりを有して配置され、前記予備ラインは異なる光学的ディスプレイ行間に独立に配置される、当該ステップと、
前記ＬＣＤ部材のデータラインをテストするステップと、
前記ＬＣＤのデータラインでライン欠陥が検出されると、前記欠陥のあるデータラインを同じ光学的ディスプレイ行の別のデータラインに、関連する予備ラインを介して接続するステップとを備える、液晶ディスプレイ（ＬＣＤ）部材のライン欠陥の修理方法。
【請求項３】
ＬＣＤ部材を備えるステップであって、前記ＬＣＤ部材は複数のスキャンラインと、直交するように配列された複数の光学的ディスプレイ行を含み、各光学的ディスプレイ行は２本以上のデータラインと１本以上の予備ラインと複数のディスプレイ画素を備え、前記予備ラインは前記光学的ディスプレイ行のデータラインと、同じ光学的ディスプレイ行の別のデータラインを選択的に接続するために、前記複数のディスプレイ画素の外側において、これらのデータライン間にこれらのデータラインと重なりを有して配置され、前記予備ラインは異なる光学的ディスプレイ行間に独立に配置され、各ディスプレイ画素は電界効果トランジスタ（ＦＥＴ）の１つ以上の対と複数の透明電極と少なくとも１つの予備導電ポートとを備え、各ＦＥＴはゲート、ドレイン、ソースを備え、ＦＥＴの各対は前記スキャンラインのうちの１つに対応し、２つのゲートが対応するスキャンラインに接続し、２つのソースが前記光学的ディスプレイ行内で異なるデータラインに接続し、２つのドレインの各々が前記透明電極のうちの１つに接続し、前記予備導電ポートは前記ディスプレイ画素内の１つの透明電極と、同じディスプレイ画素内の別の透明電極に選択的に接続するためにこれらの透明電極と重なりを有して配置され、異なるディスプレイ画素間の複数の予備導電ポートは分離される、当該ステップと、
前記ＬＣＤ部材のデータラインをテストするステップと、
前記ＬＣＤ部材の透明電極をテストするステップと、
前記ＬＣＤのデータラインでライン欠陥が検出されると、前記欠陥のあるデータラインを同じ光学的ディスプレイ行の別のデータラインに、関連する予備ラインを介して接続するステップと、
前記ＬＣＤ透明電極で点欠陥が検出されると、欠陥のある透明電極を同じディスプレイ画素の別の透明電極に、関連する予備導電ポートを介して接続するステップとを備える、液晶ディスプレイ（ＬＣＤ）部材のライン欠陥の修理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶ディスプレイ（ＬＣＤ）部材に関し、特に、欠陥修理機能のあるＬＣＤ部材に関する。また、本発明は欠陥修理方法を開示する。
【０００２】
【従来の技術】
小型軽量であるという長所から、液晶ディスプレイ（ＬＣＤ）は携帯ディスプレイデバイスと小空間用ディスプレイ市場で優位を保っている。とりわけ、薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）は最も好適なデバイスである。このデバイスは電界効果トランジスタを使用して液晶膜層に与えられる電圧を制御することによって液晶分子の配向を制御するので、液晶層を透過する光を調整することができる。フィルタを利用することによって、スクリーンには様々な色と明度を表示することができる。
【０００３】
図１Ａは、薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）パネルの標準的回路のレイアウトを示す。一連のパラレルスキャンライン１０と一連のパラレルデータライン２０は、互いに直交するが接続していない。これらは制御電極１２と制御電極２２にそれぞれ接続しており、ディスプレイパネルを複数画素を含むアレイに分離する。アレイ内の各画素は、電界効果トランジスタ（ＦＥＴ）３０、液晶容量４０、記憶容量５０を備える。各ＦＥＴは、ゲート、ドレイン、ソースを備える。ここで、ゲートは対応するスキャンラインに接続しており、ドレインは対応するデータラインに接続している。液晶容量４０と記憶容量５０は、ＦＥＴ３０のドレインと接地間にパラレルに接続されている。
【０００４】
従来のＬＣＤ部材の各画素の標準的レイアウトを図１Ｂに示す。導電領域３２、３４、３６はそれぞれ、ＦＥＴ３０のゲート、ソース、ドレインである。領域３８はトランジスタ３０の半導体チャネルである。ＦＥＴのドレイン３６は、液晶容量４０と記憶容量５０のための電極として同時に機能する透明電極プレート４５に接続している。透明電極プレート４５は通常、インジウム錫酸化物（ＩＴＯ）からできている。間に誘電体層を挿入した状態（図示せず）で透明電極プレート４５下に記憶電極プレート５２を設置して、記憶容量５０を形成する。液晶容量４０は透明電極プレート４５上に形成される。
【０００５】
スクリーンの高品質化と大型化を目指したディスプレイの技術開発では、製造業者は狭いライン幅と小さなサイズの画素を使って、大型パネルの（スキャンラインとデータラインを含む）信号伝送ラインを長くする必要がある。この状態では、不均一なライン幅分布とライン切れの問題が起りがちである。また、例えば、記憶容量５０の上下の電極プレート（即ち、透明電極プレート４５と記憶電極プレート５２）間や、ＦＥＴゲート３２とソース／ドレイン３４、３６間や、チャネル３８間等の離れた電極間の孔が原因で、短絡が起りそうである。信号ライン切れの結果としてライン欠陥が起る。何故ならば、画素行全体が制御信号を受信できなくなるからである。電極プレートの短絡は、電圧に画素が反応できなくなる点欠陥の原因となる。どちらもディスプレイパネルの品質と歩留りに悪影響を与える。
【０００６】
図２Ａは、切れたラインを修理するための従来技術による画素アレイ回路を示す。アレイ境界が３辺に渡る予備ライン８０で囲まれていることを除いて、基本的な回路レイアウトは図１Ａと同じである。予備ライン８０はフローティング状態であり、間に誘電体層があるデータラインとスキャンラインにまたがっている。その断面を図２Ｂに示す。下層の信号ライン１０を表す基板２００上の導電層２１０と、上層の予備ライン８０を表す導電層２３０は、間に挿入された誘電体層２２０によって分離されている。ディスプレイパネルに欠陥が検出されない場合は、予備ラインは不使用の状態に置かれる。しかしながら、データラインのうちの１本にライン欠陥が検出された場合、即ち、データラインに切れ目があって不具合がある場合、欠陥のあるデータラインとオーバラップする予備ラインを溶融する（通常、高エネルギーレーザを利用して）ことによって、導電材料が誘電体分離層を突き抜けて、低層上に導電線を備えるコンタクトウインドー２４０を形成することができる。欠陥のあるデータラインの両端を溶融させることによって導電層２１０に接続させる場合、予備ライン８０は不具合のデータラインに置き代わって、制御信号をトランジスタに送ることができる。
【０００７】
これにもかかわらず、このライン欠陥修理のデザインにはまだ欠点があった。予備ラインは非常に長く、非常に多くのデータラインとスキャンラインをまたぐので、制御信号伝送時に寄生容量による効果が現われる。トランジスタによって受信される信号は減衰し、深刻なひずみが起るので、スクリーン画像が悪くなる。その上、取り囲む予備ラインのデザインでは、上述したライン欠陥等の複数の欠陥を修理することができない。製造品質と歩留りをさらに上げ、製造コストを押さえるために、よりよい欠陥修理方法を開発することが必須である。
【０００８】
【発明の概要】
従来の液晶ディスプレイ（ＬＣＤ）パネルの欠陥修理性能が上述したように悪いことを鑑みて、回路の切断と短絡が原因であるライン欠陥と点欠陥をそれぞれ修理できる、良好な欠陥修理性能と対応する欠陥修理方法をＬＣＤ部材に提供することが本発明の目的である。
【０００９】
ライン欠陥を修理するために、本発明は、複数のスキャンラインと複数のデータラインを備える１つの画素の回路デザインに、それらの間に独立の予備ラインを設置する。データラインやスキャンラインに回路切断が発生すると、予備ラインを電気的に溶解させて切れた回路を接続することによって、最短の接続経路を形成することができる。これによって長距離配線による信号減衰を最小化できるので、複数のライン欠陥の修理に適する。
【００１０】
点欠陥を修理するために、本発明では、複数の副画素電極をもつ１画素の回路デザインに、予備導電ポートを間に配置する。接合部を溶接し接合するアプリケーションでは、副画素に欠陥がある場合に、欠陥のある電極を容易に分離することができる。スクリーン画像信号の損失を少なくする試みとして、接続用の予備導電ポートを接続するために溶融し、その他の副画素のリソースを使って欠陥のある副画素をサポートし補償する。
【００１１】
以下で示される図面と詳細な説明によって、本発明の特定の実施形態を示す。
【００１２】
【発明の実施の形態】
本発明は、欠陥修理機能のある液晶ディスプレイ（ＬＣＤ）部材を提供する。また、本発明はライン欠陥と点欠陥の修理方法を提供する。本発明は、複数のデータラインと複数のスキャンラインに予備ラインを設置して支援するデザインを採用しているので、回路切断に起因するライン欠陥を容易に修理することができる。さらに、複数の信号ラインを接続し、予備導電ポートを設置した状態で複数の電極プレートを使用することによって各ディスプレイ画素は複数の副画素を構成するので、画素電極や制御トランジスタの短絡による点欠陥を修理することができる。このため、本発明は、ＬＣＤ部材の品質と歩留りをかなり上げることができる。本発明は、電界効果トランジスタ（ＦＥＴ）製造プロセスや、これ以上説明しないが、金属線溶融／接続技術等の従来技術である幅広く多くの周知の回路部材と製造技術を利用する。
【００１３】
図３を参照すると、本回路は、１本以上のデータラインを使用してディスプレイ制御信号を同じ画素に供給するために、複数データライン構成を採用している。本実施形態のＬＣＤ部材は、平行した複数の光学的ディスプレイ行３１０と、各光学的ディスプレイ行３１０に直交する複数のスキャンライン３２０を備える。各スキャンラインの１端子は信号入力用のソースパッド３２２ａ、３２２ｂに接続する。
【００１４】
各光学的ディスプレイ行３１０は、信号入力用のソースパッド３３２ａ、３３２ｂにそれぞれ接続する１端子をもつ、少なくとも２本の相関データライン３３０ａ、３３０ｂを備える。また、これらは、スキャンライン３２０に直交する。２本の相関データライン３３０ａ、３３０ｂ間に予備ライン３４０が用意される。異なるディスプレイ行に対して複数の予備ラインが互いに接続することなく別個に割り当てられている。好適な実施形態の予備ライン３４０は、ディスプレイ部材の境界付近の相関データライン３３０ａ、３３０ｂの複数の端子間に設置される。各光学的ディスプレイ行３１０の予備ライン３４０は、２本の相関データライン３３０ａ、３３０ｂ上でフローティング状態にあるので、接続のために溶融することができる。本実施形態の構成は、図２Ｂに示されるようにオーバラップと分離によって得ることができる。
【００１５】
直交スキャンライン３２０によって、各光学的ディスプレイ行３１０は一連の画素３５０に分けられる。各画素３５０は、スキャンライン３２０と２本の相関データライン３３０ａ、３３０ｂに対応する。第１の実施形態の各画素３５０は、電界効果トランジスタ（ＦＥＴ）３６０、液晶容量３７０、記憶容量３８０を備える。各ＦＥＴ３６０は、ゲート、ドレイン、ソースを備える。ここでは、ゲートは対応するスキャンライン３２０に接続し、ドレインは、同じ光学的ディスプレイ行３１０内のデータライン３３０ａか３３０ｂのいずれか一方に接続する。液晶容量３７０と記憶容量３８０はＦＥＴ３６０のドレインと接地間にパラレル接続されている。
【００１６】
第１の実施形態のＬＣＤ部材を備える回路を使って、切れたデータラインから引き起こされるＬＣＤ部材の欠陥を簡単に修理することができる。図４を参照すると、第１の実施形態で説明されたディスプレイ部材はステップ４０１で提供される。ディスプレイ部材には、間に予備ライン３４０が設置された複数の相関データライン３３０ａ、３３０ｂが用意される。ディスプレイ部材のための簡単な製造プロセスが完了すると、欠陥テストとその修理の前に、全予備ライン３４０と相関データライン３３０ａ、３３０ｂが互いに分離される。
【００１７】
その後、各ゲートパッド３２２とソースパッド３３２ａ、３３２ｂは制御信号を送って、テスト（ステップ４０２）、（ステップ４０３）を実行させる。切れたデータラインによって引き起こされたライン欠陥がテストプロセスで検出された場合、すぐに修理を実行することができる（ステップ４０４）。本修理は、切れたデータラインに焦点を当てている。個別の予備ライン３４０とそれに対応する２本の相関データライン３３０ａ、３３０ｂ間の介在領域が溶融して、切れたデータラインと相関データライン３３０ａ、３３０ｂが予備ライン３４０を介して電気的に接続することができる。従って、切れたラインのためにソースパッド３３２ａ、３３２ｂを備える開路をもつデータラインは、対応するソースパッド３３２ａ、３３２ｂに相関データライン３３０ａ、３３０ｂと予備ライン３４０を介して接続する。一旦、欠陥が修理されると、ディスプレイ部材の相関データラインの各セットのソースパッド３３２ａ、３３２ｂは同じ信号入力端子に接続される。従って、所定のディスプレイ効果と欠陥の修理目標を達成し、部材の品質と製造の歩留りを上げるために、元の切れたデータラインは相関データラインを介してデータラインの同じ制御信号を受信することができる。
【００１８】
図５を参照すると、第２の実施形態では、複数のデータラインと複数のスキャンラインの構成を採用している。１本以上のデータラインと１本以上のスキャンラインによって、ディスプレイ制御信号が同じ画素に供給される。本実施形態のＬＣＤ部材は、平行する複数の光学的ディスプレイ行５１０と、各光学的ディスプレイ行５１０に直交する複数の相関スキャンライン５２０ａ、５２０ｂの対を備える。各スキャンラインの１端子は、信号入力端子であるゲートパッド５２２ａ、もしくは、５２２ｂ接続する。
【００１９】
各光学的ディスプレイ行５１０は、少なくとも２本の相関データライン５３０ａ、５３０ｂを含み、それらの末端に信号入力端子であるソースパッド５３２ａ、５３２ｂが設置されている。データ予備ライン５４０が２本の相関データライン５３０ａ、５３０ｂ間に配置されている。好適な実施形態のデータ予備ライン５４０は、ディスプレイ部材の境界付近で、２本の相関データライン５３０ａ、３０ｂの末端に設置される。各光学的ディスプレイ行５１０のデータ予備ライン５４０は、その末端が電気的にフローティング状態であるので、溶融することができる。前述のオーバラップと分離の方法によって本構成を達成することができる。さらに、スキャン予備ライン５４５は、その末端付近の、相関スキャンライン５２０ａ、５２０ｂの各対間ではフローティング状態にある。異なる複数の光学的ディスプレイ行５１０間のデータ予備ライン５４０と、異なるセットの相関スキャンライン５２０ａ、５２０ｂ間のスキャン予備ライン５４５は互いに接続することなく設置されている。
【００２０】
直交する相関スキャンライン５２０ａ、５２０ｂによって、各光学的ディスプレイ行５１０は一連の画素５５０に分割される。各画素は、相関スキャンライン５２０ａ、５２０ｂの対と２本の相関データライン５３０ａ、５３０ｂに対応する。第１の実施形態と同様に、第２の実施形態の各画素５５０は、ＦＥＴ５６０、液晶容量５７０、記憶容量５８０を備える。各ＦＥＴ５６０はゲート、ドレイン、ソースを備える。ここでは、ゲートは対応するスキャンライン５２０ａ、５２０ｂのいずれかに接続し、ソースは同じ光学的ディスプレイ行５１０内のデータライン５３０ａ、５３０ｂのいずれかに接続する。液晶容量５７０と記憶容量５８０は、ＦＥＴ５６０のドレインと接地間にパラレルに接続される。
【００２１】
第２の実施形態のＬＣＤ部材を備える回路を使って、ＬＣＤ部材内の切れたデータラインやスキャンラインによって引き起こされる欠陥を同時に修理することができる。第２の実施形態で説明されたディスプレイ部材が用意され、切れたスキャンラインに対して、データラインの修理手続きを同様に利用する限り、全テストと修理手続きは図４と同じである。欠陥のテストと修理を実行する前に、全データ予備ライン５４０と相関データライン５３０ａ、５３０ｂと、スキャン予備ライン５４５と相関スキャンライン５２０ａ、５２０ｂは互いに分離される。修理完了後に、元の切れたデータラインやスキャンラインはそれぞれ、関連するデータラインやスキャンラインに予備ラインを介して接続する。各セットの相関データラインのソースパッドと各セットの相関スキャンラインのゲートパッドはそれぞれ、同じ信号入力端子に接続されて同じ制御信号を受信するので、期待どうりのディスプレイ効果を得ることができる。
【００２２】
点欠陥の修理回路と技術については、以下の実施形態でさらに説明される。開示されたＬＣＤ部材の第３の実施形態のための図６Ａを参照すると、複数のデータラインと複数のスキャンラインに加えて、２副画素構成が採用されている。２つの副画素電極は同じ制御信号を受信し、同じディスプレイ信号を生成して完全なＬＣＤ画素を形成する。本実施形態のＬＣＤ部材は、平行する複数の光学的ディスプレイ行６１０と、各光学的ディスプレイ行６１０に直交する複数の相関スキャンライン６２０ａ、６２０ｂの対を備える。各スキャンライン６２０ａ、６２０ｂの１つの末端は、信号入力端子であるゲートパッド６２２ａ、もしくは、６２２ｂに接続する。
【００２３】
光学的ディスプレイ行６１０は、少なくとも２つの相関データライン６３０ａ、６３０ｂを含み、それらの末端に信号入力端子であるソースパッド６３２ａ、６３２ｂが設置されている。また、２つの相関データライン６３０ａ、６３０ｂは、スキャンライン６２０ａ、６２０ｂに直交する。データ予備ライン６４０は、ディスプレイ部材の境界付近で、２本の相関データライン６３０ａ、６３０ｂの各末端間に配置していることが好ましい。また、相関スキャンライン６２０ａ、６２０ｂ間にスキャン予備ライン６４５が用意される。また、スキャン予備ライン６４５は、ディスプレイ部材の境界付近で、相関スキャンライン６２０ａ、６２０ｂの末端に配置されることが好ましい。データ予備ライン６４０とスキャン予備ライン６４５は電気的にフローティング状態であり、溶融可能である。異なる光学的ディスプレイ行６１０間のデータ予備ライン６４０と、異なるセットの相関スキャンライン６２０ａ、６２０ｂ間のスキャン予備ライン６４５は互いに接続することなく別々に設置される。
【００２４】
直交する相関スキャンライン６２０ａ、６２０ｂによって、各光学的ディスプレイ行６１０は一連の画素６５０に分割される。各画素は、相関スキャンライン６２０ａ、６２０ｂの対と２本の相関データライン６３０ａ、６３０ｂに対応する。第３の実施形態の各画素６５０には、２つのＦＥＴ６６０ａ、６６０ｂと２つの液晶容量６７０ａ、６７０ｂと２つの記憶容量６８０ａ、６８０ｂが含まれる。ＦＥＴ６６０ａと液晶容量６７０ａと記憶容量６８０ａは１つの副画素を構成し、ＦＥＴ６６０ｂと液晶容量６７０ｂと記憶容量６８０ｂは別の副画素を構成する。各ＦＥＴ６６０ａ、６６０ｂはゲート、ドレイン、ソースを備える。ここでは、２本のゲートはそれぞれ、もしくは、一緒に、対応するスキャンライン６２０ａ、６２０ｂのいずれかに接続し、２本のソースはそれぞれ、もしくは、一緒に、同じ光学的ディスプレイ行６１０の相関データライン６３０ａ、６３０ｂに接続する。図６Ａに示される実施形態では、２つのゲートが同じスキャンライン６２０ａに接続し、２つのソースが異なるデータライン６３０ａ，６３０ｂに接続する。液晶容量６７０ａと記憶容量６８０ａは、ＦＥＴ６６０ａのドレインと接地間にパラレルに接続される。液晶容量６７０ｂと記憶容量６８０ｂはＦＥＴ６６０ｂのドレインと接地間にパラレルに接続される。
【００２５】
２つの副画素に関する別の実施形態では、各画素が１本のスキャンラインと２本の相関データラインに関係するか、もしくは、各画素が１本のデータラインと２本の相関スキャンラインに関係することができる。前者の各副画素は、異なるデータラインと同じスキャンラインに対応する。後者の各副画素は異なるスキャンラインと同じデータラインに対応する。
【００２６】
第３の実施形態で開示されたＬＣＤ部材の画素レイアウトの図６Ｂを参照されたい。ＦＥＴ６６０ａ、６６０ｂのレイアウトは本発明の特徴ではないので、それらを部材記号で参照する。複数のデータラインや複数のスキャンラインの構成や、ＦＥＴ６６０ａ、６６０ｂの配置に無関係に以下で説明される複数の副画素の構成のデザインが開示されているが、これらは本発明の範囲内にある。
【００２７】
図６Ｂに示されるように、画素レイアウトの第３の実施形態には、２つの透明電極プレート６７５ａ、６７５ｂが含まれ、これらは、ＦＥＴ６６０ａ、６６０ｂのドレインにそれぞれ接続する。透明電極プレート６７５ａは、液晶容量６７０ａと記憶容量６８０ａの電極として働き、透明電極プレート６７５ｂは液晶容量６７０ｂと記憶容量６８０ｂの別な電極として使われる。予備導電ポート６９０は、オーバラップ領域６９５ａ、６９５ｂがある２つの透明電極プレート６７５ａ、６７５ｂ上では電気的にフローティング状態にある。その上、複数の異なる画素の予備導電ポート６９０は互いに接続されていない。
【００２８】
液晶画素は、誘電体層（図示せず）によって透明電極プレート６７５ａ、６７５ｂから分離する電極プレート６８５ａ、６８５ｂを備えており、記憶容量６８０ａ、６８０ｂを形成する。全画素内の各記憶電極プレート６８５ａ、６８５ｂは接地する必要があるので、全ての記憶電極プレートが導電性金属線を介して互いに接続される。同じ画素内の記憶電極プレート６８５ａ、６８５ｂは互いに、接続ポート６８８を介して電気的に接続される。記憶電極プレート６８５ａ、６８５ｂの両端は予備接続線６９９を介して接続されて、補助経路を形成する。予備接続線６９９と記憶電極プレート６８５ａ、６８５ｂは接続ポート６８８ａ、６８８ｂを介してそれぞれ接続される。上のレイアウトでは、接続ポート６８８、６８８ａ、６８８ｂと、透明電極プレート６７５ａとＦＥＴ６６０ａのドレイン間の接合部６６５ａと、透明電極プレート６７５ｂとＦＥＴ６６０ｂのドレイン間の接合部６６５ｂは全て溶融可能である。
【００２９】
第３の実施形態のＬＣＤ部材を備える回路を使って、透明電極プレート内でのＦＥＴ欠陥や短絡によって引き起こされるＬＣＤ部材のライン欠陥や点欠陥を簡単に修理することができる。ライン欠陥の修理手続きは、図４とそれに関する記述で示される。点透明電極プレートの欠陥テストと修理の手続きを図７に示す。修理中に、まず、第３の実施形態で説明されるディスプレイ部材が備えられる（ステップ７０１）。ディスプレイ部材は、複数の副画素と副画素電極  ６７５ａ、６７５ｂと、その間に備えられる予備導電ポート６９０を含む必要がある。欠陥テストと修理前に、予備導電ポート６９０と２つの電極プレート６７５ａ、６７５ｂが分離される。
【００３０】
その後、各ゲートパッド６２２ａ、６２２ｂとソースパッド６３２ａ、６３２ｂは制御信号を入力して、テストを実行させる（ステップ７０２）ことによって、電極プレート６７５ａや６７５ｂの欠陥を診断することができる（ステップ７０３）。テストプロセス中に、電極プレートの欠陥から引き起こされる点欠陥がディスプレイ部材内で検出された場合、すぐに修理を行うことができる（ステップ７０４）。欠陥のある電極プレートをもつ画素の修理が行われると、欠陥のある部分を分離する必要がある。ＦＥＴが故障すると、電極プレート６７５ａ、６７５ｂとＦＥＴドレイン間の接合部６６５ａ、もしくは、６６５ｂが切断される。電極プレート６７５ａ、６７５ｂとそれに対応する記憶電極プレート６８５ａ、６８５ｂ間に短絡が発生した場合、対応する接続ポート６８８と６８８ａ、もしくは、６８８ｂが切断される。問題をつきとめることができない場合は、欠陥のある電極プレートとＦＥＴと、記憶電極プレート６８５ａ、６８５ｂと接地端子が同時に分離される。
【００３１】
画素の欠陥部分が分離されると、予備導電ポート６９０と２つの電極プレート６７５ａ、６７５ｂ間のオーバラップ領域が溶融され、欠陥画素の２つの電極プレート６７５ａ、６７５ｂが導電ポート６９０を介して接続されて、新しく接続された回路が形成される。従って、元の欠陥のある電極プレートは、予備導電ポート６９０と別の電極プレートを介して別のＦＥＴドレインに接続する。欠陥が修理された後で、ディスプレイ部材内の各セットの相関データラインのソースパッド６３２ａ、６３２ｂは同じ信号入力端子に接続され、各セットの相関スキャンラインのゲートパッド６２２ａ、６２２ｂも同じ信号入力端子に接続される。１つの標準画素内で２つのＦＥＴを使って、２つの液晶容量と２つの記憶容量を駆動することができる。しかしながら、欠陥修理画素内の１つのＦＥＴを使って、２つの液晶容量と１つの記憶容量を駆動することができる。予備導電ポート６９０を接続することにより、元の欠陥のある電極プレートを別の電極プレートの対応するＦＥＴによって所定の電圧まで充電し駆動することができる。本方法によって、ディスプレイ効果と、欠陥を修理し部材品質と歩留りを向上させる目標を期待どうりに達成することができる。
【００３２】
図８Ａは、第４の実施形態のＬＣＤ部材の回路構成を示す。上述の複数のデータラインと複数のスキャンラインに加えて４副画素構成をさらに採用することによって、４つの副画素電極が同じ制御信号を受信し、同じディスプレイ信号を生成して、完全なＬＣＤ画素を形成する。本実施形態のＬＣＤ部材は、平行する複数の光学的ディスプレイ行８１０と、各光学的ディスプレイ行８１０に直交して配置される複数の相関スキャンライン対８２０ａ、８２０ｂをそれぞれ備える。ゲートパッド８２２ａ、８２２ｂは、各スキャンライン対８２０ａ、８２０ｂの末端に信号入力端子として設置される。
【００３３】
各光学的ディスプレイ行８１０は少なくとも２本の相関データライン８３０ａ、８３０ｂを備え、それらの末端に信号入力端子であるソースパッド８３２ａ、８３２ｂが設置される。また、相関データライン８３０ａ、８３０ｂは、スキャンライン８２０ａ、８２０ｂに直交する。データ予備ライン８４０は２本の相関データライン８３０ａ、８３０ｂ間に備えられ、その位置はディスプレイ部材の境界付近で、２本の相関データライン８３０ａ、８３０ｂの末端であることが好ましい。また、スキャン予備ライン８４５は、相関スキャンラインの各対８２０ａ、８２０ｂ間に備えられるが、これは、ディスプレイ部材の境界付近で、２本の相関スキャンライン８２０ａ、８２０ｂの末端に配置されるのが好ましい。各データ予備ライン８４０とスキャン予備ライン８４５は互いに接続することなく別個に配置される。
【００３４】
各光学的ディスプレイ行８１０は、直交する相関スキャンライン対８２０ａ、８２０ｂによって一連の複数の画素８５０に分割される。各画素は、相関スキャンラインの対８２０ａ、８２０ｂと２本の相関データライン８３０ａ、８３０ｂに対応する。第４の実施形態の各画素８５０は、４つのＦＥＴ８６０ａ、８６０ｂ、８６２ａ、８６２ｂと、４つの液晶容量８７０ａ、８７０ｂ、８７２ａ、８７２ｂと、４つの記憶容量８８０ａ、８８０ｂ、８８２ａ、８８２ｂを備えることによって、全体として４つの副画素を形成する。各ＦＥＴはゲート、ドレイン、ソースを備える。ここでは、ＦＥＴ８６０ａ、８６０ｂのゲートは同じスキャンライン８２０ａに接続し、ＦＥＴ８６２ａ、８６２ｂのゲートは同じスキャンライン８２０ｂに接続する。ＦＥＴ８６０ａ、８６２ａのソースは光学的ディスプレイ行８１０の同じデータライン８３０ａに接続する。ＦＥＴ８６０ｂ、８６２ｂのソースは、光学的ディスプレイ行８１０の同じデータライン８３０ｂに接続する。液晶容量８７０ａと記憶容量８８０ａはＦＥＴ８６０ａのドレインと接地間にパラレルに接続され、液晶容量８７０ｂと記憶容量８８０ｂはＦＥＴ８６０ｂのドレインと接地間にパラレルに接続され、液晶容量８７２ｂと記憶容量８８２ｂはＦＥＴ８６２ｂのドレインと接地間にパラレルに接続され、液晶容量８７２ｂと記憶容量８８２ｂはＦＥＴ８６２ｂのドレインと接地間にパラレルに接続される。
【００３５】
図８Ｂを参照すると、ＦＥＴ８６０ａ、８６０ｂ、８６２ａ、８６２ｂは部材記号によって参照される。何故ならば、それらは本発明の特徴ではないからである。上で開示された、複数の副画素を備える複数のスキャンラインや複数のデータラインのデザインは、ＦＥＴ８６０ａ、８６０ｂ、８６２ａ、８６２ｂが配置されているにもかかわらず、本発明の範囲内にある。
【００３６】
図８Ｂに示されているように、画素レイアウトは４つの透明電極プレート８７５ａ、８７５ｂ、８７６ａ、８７６ｂを備え、これらはＦＥＴ８６０ａ、８６０ｂ、８６２ａ、８６２ｂのドレインにそれぞれ接続している。透明電極プレート８７５ａは液晶容量８７０ａと記憶容量８８０ａの電極として働き、透明電極プレート８７５ｂは液晶容量８７０ｂと記憶容量８８０ｂの電極として使われ、透明電極プレート８７６ａは液晶容量８７２ａと記憶容量８８２ａとして働き、透明電極プレート８７６ｂは液晶容量８７２ｂと記憶容量８８２ｂの電極として使われる。
【００３７】
予備導電ポート８９０は、４つの透明電極プレート８７５ａ、８７５ｂ、８７６ａ、８７６ｂ上で部分的にオーバラップしており、また、フローティング状態にある。オーバラップ領域には、８９５ａ、８９５ｂ、８９６ａ、８９６ｂが含まれる。異なる複数の画素の予備導電ポート８９０は接続されていない。
【００３８】
液晶画素は記憶電極プレート８８５ａ、８８５ｂ、８８６ａ、８８６ｂを備え、透明電極プレート８７５ａ、８７５ｂ、８７６ａ、８７６ｂとオーバラップしているが誘電体層（図示せず）によって分離されているので、記憶容量８８０ａ、８８０ｂ、８８２ａ、８８２ｂが形成される。全画素内の各記憶電極プレートは導電線によって接続され、また、接地される。上のレイアウトでは、複数の記憶電極プレート間の全接続ポートと、透明電極プレートとＦＥＴのドレイン間の接合部は溶融可能である。
【００３９】
第４の実施形態のＬＣＤ部材を備える回路と使ってライン欠陥を修理したり、電極プレートの短絡による点欠陥、もしくは、ＦＥＴ欠陥を簡単に修理することができる。ライン欠陥修理手続きは図４とそれに関連する記述で示されており、点欠陥テストと修理手続きは図７に示されている。欠陥テストと修理を行う前に、予備導電ポート８９０と全電極プレート８７５ａ、８７５ｂ、８７６ａ、８７６ｂは分離されて、接続されない。画素の電極プレートの欠陥が検出されると、電極プレートとそれに対応する記憶容量は対応するトランジスタと接地から分離され、予備導電ポート８９０と全電極プレート８７５ａ、８７５ｂ、８７６ａ、８７６ｂは溶融されて、電気的に接続される。修理後に、良好な画素は４つのＦＥＴを使用して４つの液晶容量と４つの記憶容量を駆動し、欠陥が修理された画素は３つのＦＥＴを使って、４つの液晶容量と３つの記憶容量を駆動する。予備導電ポート８９０を介して、元の欠陥のある電極プレートには、その他の３つの電極プレートのトランジスタによって所定電圧まで充電される。これによって、期待どうりのディスプレイ結果が達成され、欠陥を修理して部材品質と歩留りを向上することができる。
【００４０】
要約すると、本発明はライン欠陥を修理するための複数のスキャンラインと複数のデータラインに関連する１画素の回路デザインを利用する。同じ画素の複数のスキャンラインと複数のデータライン間に独立した予備ラインが備えられ、これを溶解して、切れた回路のデータラインやスキャンラインを接続することによって、最短の接続経路を形成する。これによって、伝送距離、浮遊容量、信号減衰が最小化される。また、本方法は、複数のライン欠陥の修理に適用可能である。さらに、本発明は、点欠陥を修理するための、複数の副画素に関連する１画素の回路デザインを提供する。同じ画素の複数の副画素電極間に予備導電ポートが備えられる。溶融可能な接合部を利用して複数の信号ラインと接続することによって、画素の欠陥電極を分離して、接続のために予備導電ポートを溶融させることができる。別の副画素のリソースを用いて欠陥のある副画素をサポートし補償することによって、全画素のスクリーン品質を維持することができるので、スクリーン信号の損失は最小化される。
【００４１】
本発明の範囲は、特定の実施形態を引用した上の記述に限定されない。開示された実施形態や別の実施形態に様々な修正を行えることは当業者にとって明らかなことである。例えば、同じ画素に２本以上の相関スキャンラインやデータラインを使うことができる。また、予備ラインを使って、全相関スキャンラインやデータラインを選択的に接続してもよい。その代わりに、分割可能な予備ラインを使って、相関スキャンラインやデータラインを互いに選択的に接続してもよい。予備導電ポートは同様のデザインをもつことができる。複数の予備導電ポートを複数の副画素電極プレート間に接続することができる。このとき、各画素電極プレートを少なくとも１つの予備導電ポートに選択的に接続することができる。また、各予備導電ポートは少なくとも２つの副画素電極プレートに対応する。複数の予備ラインを一致させるために同様のパターンを使ってもよい。従って、添付の請求項は本発明の真の範囲内に入る修正の全てをカバーするものであることが意図されている。
【図面の簡単な説明】
【図１】Ａは、従来のＬＣＤ部材のアレイ回路のレイアウトを示し、Ａは、従来のＬＣＤ部材の画素レイアウトを示す。
【図２】Ａは、予備データラインをもつ従来のＬＣＤ部材のアレイ回路レイアウトを示し、Ｂ及びＣは、従来のＬＣＤ部材の予備データライン構成と接合の模式的断面を示す。
【図３】図３は、本発明の第１の実施形態に基づく複数のデータラインを備えるＬＣＤ部材のアレイ回路レイアウトである。
【図４】図４は、第１の実施形態のＬＣＤ部材回路に基づく信号ライン欠陥テストと修理のフローチャートである。
【図５】図５は、本発明の第２の実施形態に基づく複数のデータラインと複数のスキャンラインをもつＬＣＤ部材のアレイ回路のレイアウトである。
【図６】Ａは、本発明の第３の実施形態に基づく２つの副画素をもつＬＣＤ部材のアレイ回路のレイアウトであり、Ｂは、本発明の第３の実施形態に基づく２つの副画素をもつＬＣＤ部材の画素レイアウトである。
【図７】図７は、第３の実施形態のＬＣＤ部材回路に基づく信号ライン欠陥テストと修理のフローチャートである。
【図８】Ａは、本発明の第３の実施形態に基づく４つの副画素をもつＬＣＤ部材のアレイ回路のレイアウトであり、Ｂは、本発明の第３の実施形態に基づく４つの副画素をもつＬＣＤ部材の画素レイアウトである。
【符号の説明】
３１０  光学的ディスプレイ
３２０  スキャンライン
３２２ａ、３２２ｂ  ソースパッド
３３０ａ、３３０ｂ  相関データライン
３４０  予備ライン３４０
３５０  画素３５０
３６０  電界効果トランジスタ
３７０  液晶容量
３８０  記憶容量
【図１】
0004783878.tif 000002
【図２】
0004783878.tif 000003
【図３】
0004783878.tif 000004
【図４】
0004783878.tif 000005
【図５】
0004783878.tif 000006
【図６】
0004783878.tif 000007
【図７】
0004783878.tif 000008
【図８】
0004783878.tif 000009