(57)【特許請求の範囲】
【請求項１】
方形波パルスを形成するための回路装置であって、
エッジトリガのフリップフロップ（１）と、出力側が該フリップフロップ（１）のトリガ入力側に接続されている少なくとも１つの比較器（２）と、前記フリップフロップ（１）のスイッチ状態に依存して交番に充電されるエネルギー蓄積素子（３）とを有しており、
前記エネルギー蓄積素子（３）に直列に少なくとも１つのスイッチング閾値抵抗（４）が接続されており、
該スイッチング閾値抵抗にて、前記エネルギー蓄積素子（３）を流れる電流によって形成される電圧が降下し、
該電圧が前記比較器（２）の信号入力側に供給される形式の、方形波パルスを形成するための回路装置において、
前記エネルギー蓄積素子（３）は、前記ブリッジの横方向分岐路に配置されており、
該ブリッジの４つのブリッジ区画に１つずつのスイッチ（７，８，９，１０）が配置されており、
該スイッチ（７，８，９，１０）はそれぞれ対でクロスして（７，１０ないしは８，９）に前記フリップフロップ（１）によって導通接続され、これによって電流が横方向分岐路において反転可能であり、
前記ブリッジは、前記スイッチング閾値抵抗（４）に直列接続されており、
前記ブリッジと前記スイッチング閾値抵抗（４）との接続個所が、比較器（２）の信号入力側（２ａ）に接続されていることを特徴とする、
方形波パルスを形成するための回路装置。
【請求項２】
前記エネルギー蓄積素子（３）はインダクタンスである、
請求項１に記載の回路装置。
【請求項３】
前記インダクタンス（３）は磁界検出器（１２）である、
請求項１または２に記載の回路装置。
【請求項４】
前記磁界検出器（１２）は、補償電流センサのコア（１３）における磁界を検出するために使用される、
請求項１から３までのいずれか１項に記載の回路装置。
【請求項５】
前記比較器（２）は、出力信号としてディジタル信号を供給するアナログ比較器である、
請求項１から４までのいずれか１項に記載の回路装置。
【請求項６】
前記比較器（２）はディジタルゲートとして構成されている、
請求項１から４までのいずれか１項に記載の回路装置。
【請求項７】
前記スイッチ（７，８，９，１０）はＭＯＳ−ＦＥＴであり、該ＭＯＳ−ＦＥＴのうちの２つ（９，１０）は直接、または別の２つ（７，８，）はインバータ（５，６）を介して、前記フリップフロップ（１）の出力側（１ａ，１ｂ）によって制御される、
請求項１から６までのいずれか１項に記載の回路装置。
【請求項８】
前記ブリッジの横方向分岐路にて前記エネルギー蓄積素子（３）に直列に直列抵抗（１１）が接続されている、
請求項１から７までのいずれか１項に記載の回路装置。
【発明の詳細な説明】
【０００１】
従来の技術
本発明は、方形波パルスを形成するための回路装置に関し、ここでこれは、エッジトリガのフリップフロップと、出力側がこのフリップフロップのトリガ入力側に接続されている少なくとも１つの比較器と、フリップフロップのスイッチ状態に依存して交番に充電されるエネルギー供給素子とを有している。ここではこのエネルギー供給素子に直列に少なくとも１つのスイッチング閾値抵抗が接続されており、このスイッチング閾値抵抗において、このエネルギー供給素子を流れる電流によって形成される電圧が降下し、これが上記の比較器の信号入力側に供給される。
【０００２】
方形波パルスを形成するためにこのような回路装置を使用することは公知である。公知の回路は、例えば磁界の強度を測定するために使用される。ここでは、インダクタンスとして構成されておりかつエネルギー蓄積素子である磁界検出器が、測定すべき磁界に入れられる。ここではこの磁界検出器を構成して、これが、測定すべき磁界と、電流によって形成される磁界とにより飽和状態にされるようにする。この磁界検出器に外部の磁界が影響しない限りは、すなわち、測定すべき磁界がゼロである限りは、この磁界検出器は、これを流れる電流に関して、電流の方向に依存しない電気的な特性を有する。したがってこの回路装置によって形成される方形パルスにおいて１対１のデューティー比が設定される。
【０００３】
この磁界検出器に外部の磁界が作用する場合、すなわち測定すべき磁界がもはやゼロではない場合、この磁界検出器は１方向において別の方向よりも早期に飽和状態に達する。したがってこれを流れる電流に関して、この磁界検出器の特性はこの電流の方向に依存するのである。これによって方形波パルスのデューティー比が変化する。したがってこの方形波パルスのデューティー比は、この磁界検出器に作用する磁界に対する尺度なのである。
【０００４】
公知の回路装置が図３に示されている。この公知の回路装置では２つの比較器が設けられており、これらの比較器の出力側はＡＮＤゲートに向かい、このＡＮＤゲートの出力側はフリップフロップのトリガ入力側に接続されている。比較器の信号入力側は、エネルギー蓄積器、すなわち磁界検出器の別個の端部にそれぞれ接続されている。このエネルギー蓄積器は、フリップフロップの２つの出力側の間に接続されている。これによって、フリップフロップの状態に応じて電流が別の方向にこのエネルギー蓄積器を流れる。フリップフロップの出力側と、エネルギー蓄積器との間にはそれぞれスイッチング閾値抵抗が接続されている。このスイッチング閾値抵抗とエネルギー蓄積器との接続個所は、比較器の信号入力側にそれぞれ接続されている。比較器の２つの基準入力側は互いに接続されており、これによりこれらの２つの比較器に同じ基準電圧が印加される。
【０００５】
フリップフロップの切り換えの後、出力信号が印加されていなかった、フリップフロップの出力側に出力信号が印加され、別の出力側にはもはや出力信号が印加されない。しかしながらコイルに蓄積されたエネルギーによって、元の電流が維持される。これによって該当する比較器の信号入力側における電位がスイッチング閾値以下に減少する。この結果、該当する比較器の出力側における電圧はゼロになる。これによってＡＮＤゲートの出力側もゼロになる。該当する比較器の信号入力側における電圧が再びスイッチング閾値に達し、これによりこの比較器は再び出力信号を出力し、ＡＮＤゲートが導通する。このＡＮＤゲートがスイッチングする際に発生するエッジによってフリップフロップは再度トリガされ、これは新たに切り換えられ、上に説明した経過が繰り返される。このスイッチングは、これが約３５０ＫHｚの周波数で振動するように設計される。
【０００６】
しかしながら公知の回路は、スイッチング閾値抵抗の許容差ならびに比較器のスイッチング閾値の許容差がデューティー比に影響してしまうという欠点を有する。さらに比較器の相異なる遅延時間はこの回路装置の対称性に不利に作用してしまう。またＡＮＤゲートの動作時間も、この回路によって達成される分解能に不利な影響を与えてしまう。さらにＡＮＤゲートを使用することによって別のコストが発生してしまう。
【０００７】
本発明の課題は、冒頭に述べた形式の回路装置を構成して、構成素子の許容差の影響が低減されるようにすることである。
【０００８】
この課題の解決手段は、請求項１の特徴部分に記載された特徴的構成によって得られる。有利な実施形態は従属請求項に記載されている。
【０００９】
発明の利点
本発明では、方形波パルスを形成する回路装置は、エッジトリガのフリップフロップと、出力側がこのフリップフロップのトリガ入力側に接続されている少なくとも１つの比較器と、フリップフロップのスイッチ状態に依存して交番に充電されるエネルギー蓄積素子とを有しており、ここでこのエネルギー蓄積素子に直列に少なくとも１つのスイッチング閾値抵抗が接続されており、この抵抗において、このエネルギー蓄積素子を流れる電流によって形成される電圧が降下し、ここでこの電圧が比較器の信号入力側に出力される形式の、方形波パルスを形成する回路装置において、エネルギー蓄積素子はブリッジの横方向分岐路に配置されており、ここでこのブリッジの４つのブリッジ区間に１つずつのスイッチが配置されており、ここでこれらのスイッチはそれぞれ対でクロスしてフリップフロップによってスイッチングされ、これによって横方向分岐路における電流が逆転可能であり、またこのブリッジと、スイッチング閾値抵抗とが直列に接続されており、ここでこのブリッジと、スイッチング閾値抵抗との接続個所は、比較器の信号入力側に接続されている。
【００１０】
本発明の装置によって有利にも回避されるのは、２つのスイッチング閾値抵抗が必要なことである。これによって一方では必要なスペースが低減され、他方では１つのスイッチング閾値抵抗だけを使用することによって非対称性が回避される。それはエネルギー蓄積器を流れる電流がつねに同じスイッチング閾値抵抗を流れることによって、スイッチング閾値抵抗の許容差がフリップフロップの２つのスイッチ状態において同じに作用するからである。
【００１１】
同じことが比較器の許容差に対しても当てはまる。ただ１つの比較器しか使用しないため、スイッチング閾値および動作時間に関する許容差は、フリップフロップの２つのスイッチ状態において同じに作用する。さらにただ１つの比較器しかしないことによってスペースおよびコストが節約される。
【００１２】
本発明の回路装置ではＡＮＤゲートがもはや不要であるため、これによって発生する動作時間がもはや影響することはあり得ない。またＡＮＤゲートを省略することによって有利にもスペースが節約される。
【００１３】
エネルギー蓄積素子がインダクタンスである、本発明の実施形態は殊に有利であることが示された。それは、本発明の別の実施形態において行われるようにエネルギー蓄積素子を磁界検出器として構成することが可能できるからである。インダクタンスを磁界検出器として構成することにより、本発明の回路装置を、磁界の測定に殊に有利に使用可能である。
【００１４】
殊に有利であるのは本発明の別の実施形態のおいて行われているように、この磁界検出器を、補償電流センサのコアにおける磁界の検出に使用する場合である。本発明の回路装置を補償電流センサにおいて使用することによって、補償電流センサの精度を簡単に改善することができる。
【００１５】
本発明の有利な実施形態では、比較器がディジタルゲートとして構成される。これによってこの回路を極めてコスト的に有利に作製することができる。ディジタルゲートとして例えばＡＮＤゲートを使用可能である。しかしながらアナログ比較器を使用することも有利であることが示されており、ここでこれは出力信号として、簡単に後続処理ができるディジタル信号を供給する。
【００１６】
本発明の別の実施形態では有利にも、スイッチはＭＯＳ−ＦＥＴとして構成され、ここでこのうちの２つは直接、また別の２つはインバータを介して、フリップフロップの出力側によって制御される。スイッチをＭＯＳ−ＦＥＴとして構成することによって本発明の回路装置を簡単に実現することができる。さらにスイッチの制御が簡単になる。またスイッチを極めて精確に制御することができる。
【００１７】
さらに、ブリッジの横方向分岐路においてエネルギー蓄積素子に直列に直列抵抗を接続すると、殊に有利であることが示された。この直列抵抗によってこの回路装置の感度を簡単に調整可能である。
【００１８】
本発明の別の詳細、特徴および利点は、図面を参照して行われる、実施例の以下の説明に記載されている。
【００１９】
図面
図１は、本発明の回路装置の１実施形態を概略的に示しており、図２は、補償電流センサを概略的に示しており、図３は従来技術による回路装置を概略的に示している。
【００２０】
実施例の説明
図１からわかるように、ブリッジの横方向分岐路にコイル３と、これに直列接続された直列抵抗１１とが配置されている。このブリッジの４つのブリッジ区間には、ＭＯＳ−ＦＥＴとして構成されたスイッチ７，８，９および１０が１つずつ配置されている。ブリッジの一部に配置された第１のスイッチ７および第２のスイッチ８は、ＰチャネルＭＯＳ−ＦＥＴとして構成されており、かつ動作電圧ＶＣＣに接続されている。このブリッジの別の部分に配置された第３のスイッチ９と第４のスイッチ１０は、ＮチャネルＭＯＳ−ＦＥＴとして構成されており、かつスイッチング閾値抵抗４に接続されている。スイッチング閾値抵抗４の別の端部はアースに接続されている。
【００２１】
ＮチャネルＭＯＳ−ＦＥＴ９，１０と、スイッチング閾値抵抗４との間の接続個所は、比較器２の信号入力側２ａに接続されている。比較器２の基準入力側２ｂに基準電圧Ｕｒｅｆが印加される。比較器２の出力側は、エッジトリガのフリップフロップ１のトリガ入力側に接続されている。フリップフロップ１の非反転出力側１ａは、第１のインバータ５を介して第１のＰチャネルＭＯＳ−ＦＥＴ７に接続されており、またこのブリッジにおいてクロスして配置された第４のＮチャネルＭＯＳ−ＦＥＴ１０のゲートに直接接続されている。フリップフロップ１の反転出力側１ｂは、第２のインバータ６を介して第２のＰチャネルＭＯＳ−ＦＥＴ８に接続されており、またこのブリッジにおいてクロスして配置された第３のＮチャネルＭＯＳ−ＦＥＴ９のゲートに直接接続されている。したがってＭＯＳ−ＦＥＴ７，８，９および１０は対でクロスされて（７と１０ないしは８と９）フリップフロップ１によって導通接続される。
【００２２】
フリップフロップ１の非反転出力側１ａに出力電圧が印加される場合、第１のＭＯＳ−ＦＥＴ７ならびに第４のＭＯＳ−ＦＥＴ１０が導通接続される。したがってブリッジの横方向分岐路において電流が左から右に流れる、すなわち直列抵抗１１とインダクタンス３とを通って流れることが可能である。
【００２３】
フリップフロップ１が切り替わると、フリップフロップ１の反転出力側１ｂに出力電圧が印加される。これによって第１のＭＯＳ−ＦＥＴ７と第４のＭＯＳ−ＦＥＴ１０は遮断され、これに対して第２のＭＯＳ−ＦＥＴ８と第３のＭＯＳ−ＦＥＴ８は導通接続される。
【００２４】
図２において左から右にブリッジの横方向分岐路を流れる電流が、インダクタンス３の蓄積効果に起因して維持されることにより、インバータ２の信号入力側２ａにおける電圧は、比較器２の基準入力側２ｂに印加される基準電圧Ｕｒｅｆの値以下に降下する。これによってこの比較器の出力信号はゼロになる。
【００２５】
第２のＭＯＳ−ＦＥＴ８と第３のＭＯＳ−ＦＥＴ９とを導通接続することによって、ブリッジの横方向分岐路における電流の方向が反転した後、すなわち電流が右から左にブリッジの横方向分岐路、すなわちインダクタンス３と直列抵抗１１とを流れると、スイッチング閾値抵抗４において発生する電圧降下が再び増加する。これが比較器２のスイッチング閾値に達した後、比較器２の出力側に出力電圧が再び印加される。比較器２の切り換え時に発生するエッジによって、フリップフロップ１はトリガされ、これによってこれは新たに切り換えられる。これによって上に説明したスイッチサイクルが再び最初からあらためて開始される。
【００２６】
比較器２は例えば、ディジタル信号を出力側に供給するアナログの比較器であり、ここでこのディジタル信号は、後置接続されたディジタル回路において簡単に処理可能である。比較器２として例えばディジタルゲートとして構成された、場合によっては相応して適合化された回路設計を有する素子を使用することも可能である。
【００２７】
図２に示した補償電流センサの回路装置では、磁界検出器１２がリングコア１３の空隙に配置されており、リングコア１３は、電流を測定すべき導線１５を包囲している。磁界検出器１２はインダクタンスとして構成されており、これはリングコア１３の空隙における磁界によって飽和状態に達する。磁界検出器１２は、図１に含まれるインダクタンス３を表しており、図１に相応して回路装置に配置されており、これは制御部１６の一部を構成している。リングコア１３の空隙に存在する磁界によって発生する、図１の回路装置によって形成される方形波パルスのデューティー比は、制御部１６によって評価され、補償電流ＩＡの形成に使用される。補償電流ＩＡは、リングコア１３のまわりに巻回されているコイル１４を通して導かれる。
【００２８】
制御部１６はつぎのように設計されている。すなわちコイル１４を流れる電流の大きさが、リングコア１３の空隙における磁界１３がほとんどゼロである大きさになるように設計されている。これによってコイル１４を流れる電流ＩＡを、導線１５を流れる電流に対する尺度として採用することができる。出力電圧ＵＡを形成するためにコイル１４に直列に抵抗１７を接続され、ここで出力電圧ＵＡが降下する。
【００２９】
図３には、説明の導入に有効な公知の回路装置が示されている。図３からわかるようにエッジトリガのフリップフロップ２１の出力側間にインダクタンス２５が接続されている。したがってフリップフロップ２１の状態に応じて異なる方向に電流がインダクタンス２５を流れる。フリップフロップ２１の出力側とインダクタンス２５との間にはスイッチング閾値抵抗２６，２７が１つずつ接続されている。スイッチング閾値抵抗２６，２７の接続個所はそれぞれ、比較器２３，２４の信号入力側に接続されている。比較器２３，２４の２つの基準入力側は互いに接続されており、これによってこの２つの比較器に同じ基準電圧が印加される。比較器２３，２４の出力側は、ＡＮＤゲート２２の２つの入力側に接続されている。ここでこれらの比較器の出力信号によってＡＮＤゲートのスイッチ状態が決定される。ＡＮＤゲート２２の出力側は、フリップフロップ２１のトリガ入力側に接続されている。
【００３０】
図３に示した公知の回路の別の動作については冒頭の説明を参照されたい。
【図面の簡単な説明】
【図１】  本発明の回路装置の１実施形態を概略的に示す図である。
【図２】  補償電流センサを概略的に示す図である。
【図３】  従来技術による回路装置を概略的に示す図である。
【図１】
0004800557.tif 000002
【図２】
0004800557.tif 000003
【図３】
0004800557.tif 000004