(57)【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動する周辺駆動部とを含み、
画素アレイ部は、複数の走査線と信号線とが交差する部分に夫々配された画素からなり、各走査線に対応して画素の各段が構成されており、
周辺駆動部は、スタートパルス及びクロック信号に応答し、画素アレイ部の画素を段単位で線順次走査して一水平期間毎画素の各段に映像信号を書き込み、この線順次走査をフィールド毎に繰り返す表示装置であって、
画素アレイ部は奇数本の走査線に対応して奇数段の画素からなり、
各画素は、電気光学素子と、保持容量と、サンプリングトランジスタと、ドライブトランジスタと、閾電圧キャンセル回路とを含み、
サンプリングトランジスタは第１走査線から送られてくる第１走査パルスによって選択された時動作し、信号線から映像信号をサンプリングして保持容量に保持し、
ドライブトランジスタは、保持容量に保持された信号電位に応じて電気光学素子を電流駆動し、
閾電圧キャンセル回路は、電気光学素子の電流駆動に先だち第２走査線から送られてくる第２走査パルスによって選択された期間に動作し、ドライブトランジスタの閾電圧を検知してあらかじめその影響をキャンセルする為に必要な電位を保持容量に保持させておくものであり、
周辺駆動部は、第１スキャナと、セレクタと、第２スキャナとを含み、
第１スキャナは、第１のクロック信号に応じて第１スタートパルスを順次転送することで第１走査線の線順次走査を行い、一水平期間毎に第１走査パルスを逐次各第１走査線に出力して段単位で各画素を選択し、
セレクタは線順次走査に同期して各信号線に映像信号を供給し、以て、選択された画素の段に映像信号を書き込み、
第２スキャナは、第１のクロック信号と同じ周期の第２のクロック信号に応じて第２スタートパルスを順次転送することで第２走査線の線順次走査を行い、一水平期間毎に第２走査パルスを逐次各第２走査線に出力して段単位で各画素の閾電圧キャンセル回路を駆動し、
第２のクロック信号は、先のフィールドと次のフィールドとの間におけるブランキング期間の一部に位相合せのための調整区間が挿入されており、調整区間を除く通常区間における周期が一水平期間の倍に設定されており、
第２スキャナは、第２スタートパルスの幅が一水平期間を超える場合に、先頭段の第２走査パルスが調整区間の後に立ち上がり、最終段の第２走査パルスが調整区間の前に立ち下がる様に、第２スタートパルスの幅及び入力タイミングを設定し、以て、線順次走査中、調整区間の存在にかかわらず、常に同じパルス幅の第２走査パルスを逐次出力可能である表示装置。
【請求項２】
第２のクロック信号は、調整区間が一水平期間に設定されている請求項１に記載の表示装置。
【請求項３】
閾電圧キャンセル回路は検知トランジスタを含んでおり、
検知トランジスタは、そのソース／ドレインがドライブトランジスタのドレイン／ゲートに接続され、そのゲートが第２走査線に接続されており、第２走査線から送られた第２走査パルスの幅に応じて動作しドライブトランジスタの閾電圧を検知する請求項１又は請求項２に記載の表示装置。
【請求項４】
電気光学素子は、電流駆動により発光する有機ＥＬ素子である請求項１から請求項３の何れか一項に記載の表示装置。
【請求項５】
サンプリングトランジスタ及びドライブトランジスタはＮ型の薄膜トランジスタである請求項１から請求項４の何れか一項に記載の表示装置。
【請求項６】
画素アレイ部とこれを駆動する周辺駆動部とを含み、
画素アレイ部は、複数の走査線と信号線とが交差する部分に夫々配された画素からなり、各走査線に対応して画素の各段が構成されているとともに、奇数本の走査線に対応して奇数段の画素からなり、
各画素は、電気光学素子と、保持容量と、サンプリングトランジスタと、ドライブトランジスタと、閾電圧キャンセル回路とを含み、
周辺駆動部は第１スキャナとセレクタと第２スキャナとを含み、スタートパルス及びクロック信号に応答し、画素アレイ部の画素を段単位で線順次走査して一水平期間毎画素の各段に映像信号を書き込み、この線順次走査をフィールド毎に繰り返す表示装置の駆動方法であって、
画素アレイ部側は、
第１走査線から送られてくる第１走査パルスによってサンプリングトランジスタを動作させ、信号線から映像信号をサンプリングして保持容量に保持し、
続いてドライブトランジスタを動作させて、保持容量に保持された信号電位に応じ電気光学素子を電流駆動するとともに、
電気光学素子の電流駆動に先だって、第２走査線から送られてくる第２走査パルスにより選択された期間に閾電圧キャンセル回路を動作させ、ドライブトランジスタの閾電圧を検知してあらかじめその影響をキャンセルする為に必要な電位を保持容量に保持させておく一方、
周辺駆動部側は、
第１スキャナが、第１のクロック信号に応じて第１スタートパルスを順次転送することで第１走査線の線順次走査を行い、一水平期間毎に第１走査パルスを逐次各第１走査線に出力して段単位で各画素を選択し、
セレクタが、線順次走査に同期して各信号線に映像信号を供給し、以て、選択された画素の段に映像信号を書き込み、
第２スキャナが、第１のクロック信号と同じ周期の第２のクロック信号に応じて第２スタートパルスを順次転送することで第２走査線の線順次走査を行い、一水平期間毎に第２走査パルスを逐次各第２走査線に出力して段単位で各画素の閾電圧キャンセル回路を駆動し、
第２のクロック信号は、先のフィールドと次のフィールドとの間におけるブランキング期間の一部に位相合せのための調整区間が挿入されており、調整区間を除く通常区間における周期が一水平期間の倍に設定されており、
第２スキャナは、第２スタートパルスの幅が一水平期間を超える場合に、先頭段の第２走査パルスが調整区間の後に立ち上がり、最終段の第２走査パルスが調整区間の前に立ち下がる様に、第２スタートパルスの幅及び入力タイミングを設定し、以て、線順次走査中該調整区間の存在にかかわらず、常に同じパルス幅の第２走査パルスを逐次出力可能である表示装置の駆動方法。
【請求項７】
第２のクロック信号は、調整区間が最小の一水平期間に設定されている請求項６に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に配した電気光学素子を電流駆動する表示装置に関する。詳しくは、この画素がマトリクス状に配列されたマトリクス型の表示装置であって、特に各画素内に設けた絶縁ゲート型電界効果トランジスタによって電気光学素子に流れる電流量が制御される、いわゆるアクティブマトリクス型の表示装置に関する。例えば、有機ＥＬなど電流値によって輝度が制御される電気光学素子を有するアクティブマトリクス型の表示装置に関する。
【背景技術】
【０００２】
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が速いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどとは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ，ＴＦＴ）によって制御するものである。
【特許文献１】ＵＳＰ５，６８４，３６５
【特許文献２】特開平８−２３４６８３号公報
【特許文献３】特開２００３−３２３１５２号公報
【０００４】
図１１は、一般的な有機ＥＬ表示装置の構成を示すブロック図である。この表示装置１００は、画素回路（ＰＸＬＣ）１０１がｍ×ｎのマトリクス状に配列された画素アレイ部１０２、水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、ドライブスキャナ（ＤＳＣＮ）１０５、水平セレクタ１０３により選択され輝度情報に応じた信号が供給される信号線ＤＴＬ１０１〜ＤＴＬ１０ｎ、ライトスキャナ１０４により選択駆動される走査線ＷＳＬ１０１〜ＷＳＬ１０ｍ、及びドライブスキャナ１０５により選択駆動される走査線ＤＳＬ１０１〜ＤＳＬ１０ｍを有する。ライトスキャナ（ＷＳＣＮ）１０４はシフトレジスタを含み、外部から入力されたクロック信号ｗｓｃｋに応じて動作し、同じく外部から入力されたスタートパルスｗｓｓｐを順次転送して、順次走査パルスを走査線ＷＳＬ１０１〜ＷＳＬ１０ｍに印加してその線順次走査を行う。ドライブスキャナ（ＤＳＣＮ）１０５もシフトレジスタを含み、外部から入力されたクロック信号ｄｓｃｋに応じて動作し、同じく外部から入力されたスタートパルスｄｓｓｐを順次転送して、順次走査パルスを走査線ＤＳＬ１０１〜ＤＳＬ１０ｍに印加してその線順次走査を行う。
【０００５】
図１２は、図１１に示した画素回路の一構成例を示す回路図である。図示する様に、この画素回路１０１は、基本的にｐチャネル型の薄膜電界効果トランジスタ（以下、ＴＦＴと言う）で構成されている。すなわち画素回路１０１は、ドライブＴＦＴ１１１、スイッチングＴＦＴ１１２、サンプリングＴＦＴ１１５、有機ＥＬ素子１１７、保持容量Ｃ１１１を有する。係る構成を有する画素回路１０１は、信号線ＤＴＬ１０１と走査線ＷＳＬ１０１及びＤＳＬ１０１との交差部に配されている。信号線ＤＴＬ１０１はサンプリングＴＦＴ１１５のドレインに接続し、走査線ＷＳＬ１０１はサンプリングＴＦＴ１１５のゲートに接続し、他の走査線ＤＳＬ１０１はスイッチングＴＦＴ１１２のゲートに接続している。
【０００６】
ドライブＴＦＴ１１１、スイッチングＴＦＴ１１２及び有機ＥＬ素子１１７は、電源電位Ｖｃｃと接地電位Ｖｓｓの間で直列に接続されている。すなわちドライブトランジスタ１１１のソースが電源電位Ｖｃｃに接続される一方、有機ＥＬ素子（発光素子）１１７のカソードが接地電位Ｖｓｓに接続されている。一般に、有機ＥＬ素子１１７は整流性がある為ダイオードの記号で表わしている。一方、サンプリングＴＦＴ１１５及び保持容量Ｃ１１１は、ドライブＴＦＴ１１１のゲートに接続している。ドライブＴＦＴ１１１のゲート・ソース間電圧をＶｇｓで表わしている。
【０００７】
画素回路１０１の動作であるが、まず走査線ＷＳＬ１０１を選択状態（ここでは低レベル）とし、信号線ＤＴＬ１０１に信号を印加すると、サンプリングＴＦＴ１１５が導通して信号が保持容量Ｃ１１１に書き込まれる。保持容量Ｃ１１１に書き込まれた信号電位がドライブトランジスタ１１１のゲート電位となる。続いて、走査線ＷＳＬ１０１を非選択状態（ここでは高レベル）とすると、信号線ＤＴＬ１０１とドライブＴＦＴ１１１とは電気的に切り離されるが、ドライブＴＦＴ１１１のゲート電位Ｖｇｓは保持容量Ｃ１１１によって安定に保持される。続いて他の走査線ＤＳＬ１０１を選択状態（ここでは低レベル）にすると、スイッチングＴＦＴ１１２が導通し、電源電位Ｖｃｃから接地電位Ｖｓｓに向かって駆動電流がＴＦＴ１１１，ＴＦＴ１１２及び発光素子１１７を流れる。ＤＳＬ１０１が非選択状態になるとスイッチングトランジスタ１１２がオフし、駆動電流は流れなくなる。スイッチングＴＦＴ１１２は発光素子１１７の発光時間を制御する為に挿入されたものである。
【０００８】
ＴＦＴ１１１及び発光素子１１７に流れる電流は、ＴＦＴ１１１のゲート・ソース間電圧Ｖｇｓに応じた値となり、発光素子１１７はその電流値に応じた輝度で発光し続ける。上記の様に、走査線ＷＳＬ１０１を選択して信号線ＤＴＬ１０１に与えられた信号を画素回路１０１の内部に伝える動作を、以下「書き込み」と呼ぶ。上述の様に、一度信号の書き込みを行なえば、次に書き換えられるまでの間、発光素子１１７は一定の輝度で発光を続ける。
【０００９】
上述した様に画素回路１０１では、ドライブトランジスタであるＴＦＴ１１１のゲート印加電圧を入力信号に応じて変化させることで、ＥＬ発光素子１１７に流れる電流値を制御している。この時、ｐチャネル型のドライブトランジスタ１１１のソースは電源電位Ｖｃｃに接続されており、このＴＦＴ１１１は常に飽和領域で動作している。よって、ドライブトランジスタ１１１は下記の式（１）に示した値を持つ定電流源となっている。
【００１０】
Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）２・・・（１）   ここでＩｄｓは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流を表わしている。又μは移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘはゲート容量、Ｖｔｈはトランジスタの閾電圧を表わしている。式（１）から明らかな様に、飽和領域ではトランジスタのドレイン電流Ｉｄｓはゲート・ソース間電圧Ｖｇｓによって制御される。図１２に示したドライブトランジスタ１１１は、Ｖｇｓが一定に保持される為、ドライブトランジスタ１１１は定電流源として動作し、発光素子１１７を一定の輝度で発光させることができる。
【００１１】
図１３は、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示すグラフである。グラフにおいて、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機ＥＬ素子のＩ−Ｖ特性は、グラフに示す様に時間が経過すると劣化してしまう。これに対して、図１２に示した画素回路は、ドライブトランジスタが定電流駆動である為、有機ＥＬ素子には定電流Ｉｄｓが流れ続け、有機ＥＬ素子のＩ−Ｖ特性が劣化してもその発光輝度が経時劣化することはない。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図１２に示した画素回路は、ｐチャネル型のＴＦＴにより構成されているが、ｎチャネル型のＴＦＴにより構成することができれば、ＴＦＴ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、ＴＦＴ基板の低コスト化が可能となり、開発が期待されている。
【００１３】
図１４は、図１２に示した画素回路のｐチャネルＴＦＴをｎチャネルＴＦＴに置き換えた構成を示す回路図である。図示する様に、この画素回路１０１は、ｎチャネル型のＴＦＴ１１１，１１２，１１５、保持容量Ｃ１１１、発光素子である有機ＥＬ素子１１７で構成されている。ＴＦＴ１１１はドライブトランジスタ、ＴＦＴ１１２はスイッチングトランジスタ、ＴＦＴ１１５はサンプリングトランジスタである。又図において、ＤＴＬ１０１は信号線を表わし、ＤＳＬ１０１及びＷＳＬ１０１は走査線をそれぞれ示している。この画素回路１０１では、ドライブトランジスタであるＴＦＴ１１１のドレイン側が電源電位Ｖｃｃに接続され、ソースはＥＬ素子１１７のアノードに接続されており、ソースフォロワ回路を形成している。
【００１４】
図１５は、図１４に示した画素回路の動作説明に供するタイミングチャートである。走査線ＷＳＬ１０１にライトスキャナＷＳＣＮから走査パルスｗｓが印加されると、サンプリングトランジスタ１１５が導通し、信号線ＤＴＬ１０１から信号をサンプリングして保持容量Ｃ１１１に書き込む。これにより、ドライブトランジスタ１１１のゲート電位がサンプリングされた信号電位に保持される。このサンプリング動作は線順次で行なわれる。すなわち１段目の走査線ＷＳＬ１０１に走査パルスｗｓが印加された後、続いて２段目の走査線ＷＳＬ１０２に走査パルスｗｓが印加され、以下１水平期間（１Ｈ）毎に１段分の画素が選択されていく。ＷＳＬ１０１の選択と同時にＤＳＬ１０１もドライブスキャナＤＳＣＮから出力される走査パルスｄｓによって選択される為、スイッチングトランジスタ１１２がオンする。これにより、ドライブトランジスタ１１１及びスイッチングトランジスタ１１２を介して発光素子１１７に駆動電流が流れる為、発光が行なわれる。１フィールド期間（１Ｆ）の途中でＤＳＬ１０１は非選択状態となり、スイッチングトランジスタ１１２はオフになる。これにより発光は停止する。走査線ＤＳＬ１０１は１フィールド期間に占める発光時間（デューティ）を制御するものである。
【００１５】
ここで図１６の（Ａ）は、初期状態におけるドライブトランジスタ１１１とＥＬ素子１１７の動作点を示すグラフである。図において、横軸はドライブトランジスタ１１１のドレイン・ソース間電圧Ｖｄｓを示し、縦軸はドレイン・ソース間電流Ｉｄｓを示している。図示する様に、ソース電位はドライブトランジスタ１１１とＥＬ素子１１７との動作点で決まり、その電圧値はゲート電圧によって異なる値を持つ。ドライブトランジスタ１１１は飽和領域で駆動されるので、動作点のソース電圧に対応したＶｇｓに関し、前述の式（１）に規定された電流値の駆動電流Ｉｄｓを流す。
【００１６】
しかしながら、ＥＬ素子のＩ−Ｖ特性は前述した様に経時劣化する。（Ｂ）に示す様に、この経時劣化により動作点が変化してしまい、同じゲート電圧を印加してもトランジスタのソース電圧は変化してしまう。これによりドライブトランジスタ１１１のゲート・ソース間電圧Ｖｇｓは変化してしまい、流れる電流値が変動する。同時にＥＬ素子１１７に流れる電流値も変化する。この様にＥＬ素子１１７のＩ−Ｖ特性が変化すると、図１４に示したソースフォロワ構成の画素回路では、有機ＥＬ素子の発光輝度が経時的に変化してしまう。
【００１７】
アクティブマトリクス型の有機ＥＬディスプレイは、上記のようなＥＬ素子の特性変動に加え、画素回路を構成するｎチャネル型ＴＦＴの閾電圧も経時的に変化する。前述の式（１）から明らかな様に、ドライブトランジスタの閾電圧Ｖｔｈが変動すると、ドレイン電流Ｉｄｓが変化してしまう。これにより、同じゲート電圧Ｖｇｓを与えても、Ｖｔｈの変動により発光輝度が変化するという課題がある。
【課題を解決するための手段】
【００１８】
上述した従来の技術の課題に鑑み、本発明は画素回路を構成するトランジスタの閾電圧が経時変化しても、安定して電気光学素子を駆動可能な表示装置を提供することを一般的な目的とする。特にトランジスタの閾電圧変動に対する補償機能を付加した表示装置において、この補償機能の動作を安定化する回路構成及び駆動方法を提供することを特定の目的とするものである。
【００１９】
係る目的を達成する為に以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する周辺駆動部とを含み、前記画素アレイ部は、複数の走査線と信号線とが交差する部分に夫々配された画素からなり、各走査線に対応して画素の各段が構成されており、前記周辺駆動部は、スタートパルス及びクロック信号に応答し該画素アレイ部の画素を段単位で線順次走査して一水平期間毎画素の各段に映像信号を書き込み、この線順次走査をフィールド毎に繰り返す表示装置であって、各画素は、電気光学素子と、保持容量と、サンプリングトランジスタと、ドライブトランジスタと、閾電圧キャンセル回路とを含む。前記サンプリングトランジスタは第１走査線から送られてくる第１走査パルスによって選択された時動作し、該信号線から映像信号をサンプリングして該保持容量に保持し、前記ドライブトランジスタは、該保持容量に保持された信号電位に応じて該電気光学素子を電流駆動し、前記閾電圧キャンセル回路は、該電気光学素子の電流駆動に先だち第２走査線から送られてくる第２走査パルスによって選択された期間に動作し、該ドライブトランジスタの閾電圧を検知してあらかじめその影響をキャンセルする為に必要な電位を該保持容量に保持させておくものである。前記周辺駆動部は、第１スキャナと、セレクタと、第２スキャナとを含む。前記第１スキャナは、該クロック信号に応じて第１スタートパルスを順次転送することで第１走査線の線順次走査を行い、一水平期間毎に第１走査パルスを逐次各第１走査線に出力して段単位で各画素を選択し、前記セレクタは該線順次走査に同期して各信号線に映像信号を供給し、以って選択された画素の段に映像信号を書き込み、前記第２スキャナは、同じく該クロック信号に応じて第２スタートパルスを順次転送することで第２走査線の線順次走査を行い、一水平期間毎に第２走査パルスを逐次各第２走査線に出力して段単位で各画素の閾電圧キャンセル回路を駆動する。。前記クロック信号はその周期が一水平期間の倍に設定されている一方、前記画素アレイ部は奇数本の走査線に対応して奇数段の画素からなるため、先のフィールドと次のフィールドとの間で該クロック信号の位相を合わせる必要があり、両フィールド間のブランキング期間で該クロック信号に位相合わせの調整区間が挿入されている。前記第２スキャナは、該第２スタートパルスの幅及び入力タイミングを適切に設定して、先頭段の第２走査パルスが該調整区間の後に立ち上がり、最終段の第２走査パルスが該調整区間の前に立ち下がる様にし、以って前記第２スキャナは、線順次走査中該調整区間の存在にかかわらず、常に同じパルス幅の第２走査パルスを逐次出力可能であることを特徴とする。
【００２０】
好ましくは、前記クロック信号は、位相合わせのためブランキング期間に挿入される調整区間が最小の一水平期間に設定されている。又、前記閾電圧キャンセル回路は検知トランジスタを含んでおり、該検知トランジスタは、そのソース／ドレインが該ドライブトランジスタのドレイン／ゲートに接続され、そのゲートが第２走査線に接続しており、該検知トランジスタは、該第２走査線から送られた該第２走査パルスの幅に応じて動作し該ドライブトランジスタの閾電圧を検知する。又、前記電気光学素子は、電流駆動により発光する有機ＥＬ素子である。又、前記サンプリングトランジスタ及びドライブトランジスタはＮ型の薄膜トランジスタである。
【００２１】
又本発明は、画素アレイ部とこれを駆動する周辺駆動部とを含み、前記画素アレイ部は、複数の走査線と信号線とが交差する部分に夫々配された画素からなり、各走査線に対応して画素の各段が構成されており、各画素は、電気光学素子と、保持容量と、サンプリングトランジスタと、ドライブトランジスタと、閾電圧キャンセル回路とを含み、前記周辺駆動部は第１スキャナとセレクタと第２スキャナとを含み、スタートパルス及びクロック信号に応答し該画素アレイ部の画素を段単位で線順次走査して一水平期間毎画素の各段に映像信号を書き込み、この線順次走査をフィールド毎に繰り返す表示装置の駆動方法であって、前記画素アレイ部側は、第１走査線から送られてくる第１走査パルスによって前記サンプリングトランジスタを動作させ、該信号線から映像信号をサンプリングして該保持容量に保持し、続いて前記ドライブトランジスタを動作させて、該保持容量に保持された信号電位に応じ該電気光学素子を電流駆動するとともに、該電気光学素子の電流駆動に先だって、第２走査線から送られてくる第２走査パルスにより選択された期間に前記閾電圧キャンセル回路を動作させ、該ドライブトランジスタの閾電圧を検知してあらかじめその影響をキャンセルする為に必要な電位を該保持容量に保持させておく一方、前記周辺駆動部側は、前記第１スキャナが、該クロック信号に応じて第１スタートパルスを順次転送することで第１走査線の線順次走査を行い、一水平期間毎に第１走査パルスを逐次各第１走査線に出力して段単位で各画素を選択し、前記セレクタが、該線順次走査に同期して各信号線に映像信号を供給し、以って選択された画素の段に映像信号を書き込み、前記第２スキャナが、同じく該クロック信号に応じて第２スタートパルスを順次転送することで第２走査線の線順次走査を行い、一水平期間毎に第２走査パルスを逐次各第２走査線に出力して段単位で各画素の閾電圧キャンセル回路を駆動し、前記クロック信号はその周期が一水平期間の倍に設定されている一方、前記画素アレイ部は奇数本の走査線に対応して奇数段の画素からなるため、先のフィールドと次のフィールドとの間で該クロック信号の位相を合わせる必要があり、両フィールド間のブランキング期間で該クロック信号に位相合わせの調整区間が挿入されており、前記第２スキャナは、該第２スタートパルスの幅及び入力タイミングを適切に設定して、先頭段の第２走査パルスが該調整区間の後に立ち上がり、最終段の第２走査パルスが該調整区間の前に立ち下がる様にし、以って前記第２スキャナは、線順次走査中該調整区間の存在にかかわらず、常に同じパルス幅の第２走査パルスを逐次出力可能である。
【００２２】
好ましくは、前記クロック信号は、位相合わせのためブランキング期間に挿入される調整区間が最小の一水平期間に設定されている。 
【発明の効果】
【００２３】
本発明によれば画素回路はドライブトランジスタ周りに閾電圧キャンセル回路を付加している。閾電圧キャンセル回路は、電気光学素子の電流駆動に先立ってドライブトランジスタの閾電圧を検知しあらかじめその影響をキャンセルする為に必要な電位を保持容量に保持させて、ドライブトランジスタのゲートに印加している。これにより、ドライブトランジスタの閾電圧が経時的に変化しても、電気光学素子を安定的に駆動可能である。一方、周辺駆動部側は、第１スキャナが、クロック信号に応じて第１スタートパルスを順次転送することで第１走査線の線順次走査を行い、段単位で各画素を選択する。また、第２スキャナが、同じくクロック信号に応じて第２スタートパルスを順次転送することで第２走査線の線順次走査を行い、段単位で各画素の閾電圧キャンセル回路を駆動する。ここで、クロック信号はその周期が一水平期間の倍に設定されている一方、画素アレイ部は奇数本の走査線に対応して奇数段の画素からなるため、先のフィールドと次のフィールドとの間でクロック信号の位相を合わせる必要があり、両フィールド間のブランキング期間でクロック信号に位相合わせの調整区間が挿入されている。これに対し第２スキャナは、第２スタートパルスの幅及び入力タイミングを適切に設定して、先頭段の第２走査パルスが調整区間の後に立ち上がり、最終段の第２走査パルスが調整区間の前に立ち下がる様にし、以って第２スキャナは、線順次走査中調整区間の存在にかかわらず、常に同じパルス幅の第２走査パルスを逐次出力可能である。一方、閾電圧キャンセル回路の検知トランジスタは、第２走査線から送られた第２走査パルスの幅に応じて動作しドライブトランジスタの閾電圧を検知する。この第２走査パルスの幅は上述のようにブランキング期間に挿入された調整区間の影響を受けることなく常に一定に維持されるため、ドライブトランジスタの閾電圧の検知が画素アレイ部の全体にわたって安定化し、ムラのない均一な画質を得ることができる。
【発明を実施するための最良の形態】
【００２４】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明にかかる表示装置に内蔵される画素回路の構成を表している。本画素回路は閾電圧キャンセル機能を備えている。加えて、電気光学素子の特性変動に対する補償機能であるブートストラップ機能も備えている。本画素回路１０１は、ｎチャネルＴＦＴ１１１〜ＴＦＴ１１６、キャパシタＣ１１１、Ｃ１１２、有機ＥＬ素子（ＯＬＥＤ：電気光学素子）からなる発光素子１１７、およびノードＮＤ１１１〜ＮＤ１１４を有する。また、図１において、ＤＴＬ１０１は信号線を、ＷＳＬ１０１は第一走査線を、ＤＳＬ１０１は駆動線をそれぞれ示している。又、ＡＺＬ１０１は、第２走査線を表し、ＢＳＬ１０１はブートストラップ用の駆動線を表している。これらの構成要素のうち、ＴＦＴ１１１が駆動用電界効果トランジスタ（ドライブトランジスタ）を構成し、ＴＦＴ１１５がサンプリングトランジスタを構成し、ＴＦＴ１１３が閾電圧検知トランジスタを構成し、キャパシタＣ１１１が保持容量素子を構成している。
【００２５】
画素回路１０１において、ＴＦＴ１１１のソースとカソード電位Ｖｃａｔとの間に発光素子（ＯＬＥＤ）１１７が接続されている。具体的には、発光素子１１７のアノードがＴＦＴ１１１のソースに接続され、カソード側がカソード電位Ｖｃａｔに接続されている。発光素子１１７のアノードとＴＦＴ１１１のソースとの接続点によりノードＮＤ１１１が構成されている。ＴＦＴ１１１のソースがＴＦＴ１１４のドレインおよびキャパシタＣ１１１の第１電極に接続され、ＴＦＴ１１１のゲートがノードＮＤ１１２に接続されている。ＴＦＴｌｌ４のソースが固定電位（本実施形態では接地電位Ｖｓｓ）に接続され、ＴＦＴ１１４のゲートが駆動線ＢＳＬ１０１に接続されている。また、キャパシタＣ１１１の第２電極がノードＮＤ１１２に接続されている。信号線ＤＴＬ１０１とノードＮＤ１１４とにサンプリング用ＴＦＴ１１５のソース・ドレインがそれぞれ接続されている。そして、ＴＦＴ１１５のゲートが走査線ＷＳＬ１０１に接続されている。
【００２６】
このように、本実施形態に係る画素回路１０１は、ドライブトランジスタとしてのＴＦＴ１１１のゲート・ソース間にキャパシタＣ１１１が接続され、ＴＦＴ１１１のソース電位をスイッチトランジスタとしてのＴＦＴ１１４を介して接地電位Ｖｓｓに接続するよう構成されている。特にキャパシタＣ１１１とＴＦＴ１１４とノードＮＤ１１１とでブートストラップ回路を構成している。ブートストラップ回路は、電気光学素子１１７の特性変動に対する補償機能を奏する。
【００２７】
本画素回路は、ブートストラップ回路に加えて閾電圧キャンセル回路を含んでいる。閾電圧キャンセル回路は、基本的にドライブトランジスタ１１１、スイッチングトランジスタ１１２、検知トランジスタ１１３及び保持容量Ｃ１１１とで構成されている。これらに加え本画素回路は結合容量Ｃ１１２及びスイッチングトランジスタ１１６を含んでいる。検知トランジスタ１１３のソース／ドレインは、ドライブトランジスタ１１１のゲートとドレインとの間に接続されている。又スイッチングトランジスタ１１６のドレインはサンプリングトランジスタ１１５のドレインに接続され、ソースはオフセット電圧Ｖｏｆｓが供給されている。結合容量Ｃ１１２はサンプリングトランジスタ１１５側のノードＮＤ１１４とドライブトランジスタ側のノードＮＤ１１２との間に介在している。検知トランジスタ１１３及びスイッチングトランジスタ１１６のゲートには閾電圧（Ｖｔｈ）キャンセル用の走査線ＡＺＬ１０１が接続されている。
【００２８】
図２は、図１に示した画素回路の動作説明に供するタイミングチャートである。この画素回路は１フィールドの間で、Ｖｔｈ補正、信号書込、ブートストラップ動作を順に行なう。Ｖｔｈ補正と信号書込は１フィールドの内非発光期間に行なわれ、ブートストラップ動作は発光期間の先頭で行なわれる。このタイミングチャートは、第１走査線ＷＳＬ１０１に印加される第１走査パルスｗｓ、第２走査線ＡＺＬ１０１に印加される第２走査パルスａｚ、駆動線ＤＳＬ１０１に印加される駆動パルスｄｓ及び他の駆動線ＢＳＬ１０１に印加される他の駆動パルスｂｓの時間的な関係を表している。発光期間Ｔ１では、駆動パルスｄｓのみオン（ハイレベル）で、残りのパルスｗｓ，ｂｓ，ａｚはオフ（ローレベル）となっている。非発光期間に移ると、最初の期間Ｔ２でパルスｂｓ及びａｚが立ち上がって、閾値キャンセルの準備動作を行なう。続いて閾値キャンセル期間Ｔ３で、パルスｄｓが立ち下がり、閾値キャンセル動作を実行する。即ち、ドライブトランジスタのＶｔｈを検知し且つ検知したＶｔｈを保持容量に保持する。この後書き込み期間Ｔ４に進むと、走査パルスｗｓがオンし、映像信号Ｖｉｎを保持容量にサンプリング（書き込み）する。そして、パルスｂｓが立ち下がった後、次の発光期間Ｔ５に入る。
【００２９】
発光期間Ｔ５では、駆動パルスｄｓがハイレベルに立ち上がり発光を開始するとともにブートストラップ動作が行なわれる。これにより、ドライブトランジスタ１１１のゲートに印加される信号電位Ｖｉｎは発光素子１１７のＩ−Ｄ特性に応じてＶｘだけ上昇する。この様にして画素回路１０１は、ドライブトランジスタ１１１のゲートに印加する正味の信号成分Ｖｉｎに加え、Ｖｔｈ及びＶｘを上乗せしている。Ｖｔｈ及びＶｘが変化しても常にその影響をキャンセルできるので、発光素子１１７を安定に駆動可能である。
【００３０】
以下図３〜図５を参照して、図１に示した画素回路１０１を含む表示装置の構成及び動作を具体的且つ詳細に説明する。まず、ＥＬ素子の発光期間Ｔ１では、図３の（Ａ）に示すように、トランジスタ１１２のみがオン状態である。この時ドライブトランジスタ１１１は飽和領域で動作するように設計されており、ＥＬ素子に流れる電流Ｉｄｓは前述の式（１）で示される値をとる。
【００３１】
続いて非発光期間に進むと準備期間Ｔ２で、図３の（Ｂ）に示すように、トランジスタ１１４、トランジスタ１１６、検知トランジスタ１１３をオンすることで、ＥＬ素子にかかる電圧をＶｓｓとし、ドライブトランジスタ１１１のゲートを電源電圧Ｖｃｃとする。この際、ＶｓｓがＥＬ素子のカソード電圧ＶｃａｔとＥＬ素子の閾値電圧Ｖｔｈｅｌの和よりも小さいので、ＥＬ素子は非発光となる。即ち、Ｖｓｓ≦Ｖｃａｔ＋Ｖｔｈｅｌである。トランジスタ１１４をオンしても保持容量Ｃ１１１に保持されている電圧すなわちドライブトランジスタ１１１のゲート・ソース間電圧Ｖｇｓは変わらないため、ドレイン電流Ｉｄｓは図示のように流れる。
【００３２】
次に閾値キャンセル期間Ｔ３に進むと、図４の（Ａ）に示すようにトランジスタ１１２をオフする。ドライブトランジスタ１１１のゲートとドレインは検知トランジスタ１１３を介して接続されているのでドライブトランジスタ１１１は飽和領域で動作する。また、ドライブトランジスタ１１１のゲートには容量Ｃ１１１、Ｃ１１２が並列に接続されているためゲート・ドレイン間電圧Ｖｇｄは時間と共に図４の（Ｂ）に示すように減少してゆく。一定時間経過後ドライブトランジスタ１１１のゲート・ソース間電圧Ｖｇｓはドライブトランジスタ１１１の閾値電圧（Ｖｔｈ）となる。この時、キャパシタＣ１１２にはＶｏｆｓ−Ｖｔｈが、キャパシタＣ１１１にはＶｔｈがそれぞれ充電される。この時トランジスタ１１６及び検知トランジスタ１１３をオフすることでそれぞれの容量Ｃ１１１及びＣ１１２に前述の電位差を保持させる。
【００３３】
さらに書き込み期間Ｔ４に進むと、図５の（Ａ）に示すように、サンプリングトランジスタ１１５をオンしてノードＮＤ１１４に入力電圧Ｖｉｎを入力し、ノードＮＤ１１４の電圧変化量をドライブトランジスタ１１１のゲートにカップリングさせる。この時ドライブトランジスタ１１１のゲート電圧はＶｔｈという値であり、カップリング量ΔＶはキャパシタＣ１１１の容量Ｃ１、キャパシタＣ１１２の容量Ｃ２及びドライブトランジスタ１１１の寄生容量Ｃ３によって以下の式（２）のように決定される。Ｃ１及びＣ２をＣ３に比べて十分大きくとればゲートへのカップリング量ΔＶはＣ１、Ｃ２によってのみ決まる。
ΔＶ＝（Ｃ２／Ｃ１＋Ｃ２＋Ｃ３）・（Ｖｉｎ−Ｖｏｆｓ）‥‥‥（２）       
【００３４】
続いて図５の（Ｂ）に示すように、書き込みが終了した後トランジスタ１１４をオフしトランジスタ１１２をオンとしてドライブトランジスタ１１１のドレイン電圧を電源電圧Ｖｃｃまで上昇させる。ドライブトランジスタ１１１のゲート・ソース間電圧Ｖｇｓは一定であるのでドライブトランジスタ１１１は一定電流ＩｄｓをＥＬ素子１１７に流し、図中ノードＮＤ１１１の電位はＥＬ素子１１７にＩｄｓという電流が流れる電圧Ｖｘまで上昇し、ＥＬ素子１１７は発光する。本回路においてもＥＬ素子は発光時間が長くなるとそのＩ−Ｖ特性は変化してしまう。そのため図中ノードＮＤ１１１の電位Ｖｘも変化する。しかしながら、ドライブトランジスタ１１１のゲート・ソース間電圧Ｖｇｓはブートストラップ機能により一定値に保たれているのでＥＬ素子に流れる電流は変化しない。即ち、保持容量Ｃ１１１の一端（ノードＮＤ１１１）がＶｘだけ上昇すれば、その分保持容量Ｃ１１１の他端（ノードＮＤ１１２）も自動的にＶｘだけ上昇するので、ドライブトランジスタ１１１のＶｇｓは常に一定に保たれる。よってＥＬ素子のＩ−Ｖ特性が劣化しても、一定電流Ｉｄｓが常に流れ続け、ＥＬ素子の輝度が変化することはない。
【００３５】
図６は、図１に示した画素回路１０１をマトリクス状に配列した表示装置を示す模式的なブロック図である。図６に示すように、この表示装置１００は、画素回路（ＰＸＬＣ）１０１がｍ×ｎのマトリクス状に配列された画素アレイ部１０２と周辺駆動部とで構成されている。周辺駆動部は、水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、ドライブスキャナ（ＤＳＣＮ）１０５、他のドライブスキャナ（ＢＳＣＮ）１０６及びオートゼロスキャナ（ＡＺＲＤ）１０７を含む。これらに加えて、水平セレクタ１０３により選択され輝度情報に応じた映像信号が供給される信号線ＤＴＬ１０１〜ＤＴ１１０ｎ、ライトスキャナ（第１スキャナ）１０４により選択駆動される第１走査線ＷＳＬ１０１〜ＷＳＬ１０ｍ、ドライブスキャナ１０５により選択駆動される駆動線ＤＳＬ１０１〜ＤＳＬ１０ｍ、他のドライブスキャナ１０６により選択駆動される駆動線ＢＳＬ１０１〜ＢＳＬ１０ｍ、およびオートゼロスキャナ（第２スキャナ）１０７により選択駆動される第２走査線ＡＺＬ１０１〜ＡＺＬ１０ｍを有する。ライトスキャナ（ＷＳＣＮ）１０４はシフトレジスタを含み、外部から入力されたクロック信号ｗｓｃｋに応じて動作し、同じく外部から入力されたスタートパルスｗｓｓｐを順次転送して、順次走査パルスを第１走査線ＷＳＬ１０１〜ＷＳＬ１０ｍに印加してその線順次走査を行う。ドライブスキャナ（ＤＳＣＮ）１０５もシフトレジスタを含み、外部から入力されたクロック信号ｄｓｃｋに応じて動作し、同じく外部から入力されたスタートパルスｄｓｓｐを順次転送して、順次第１走査パルスを第１走査線ＤＳＬ１０１〜ＤＳＬ１０ｍに印加してその線順次走査を行う。他のドライブスキャナ（ＢＳＣＮ）１０６もシフトレジスタを含み、外部から入力されたクロック信号ｂｓｃｋに応じて動作し、同じく外部から入力されたスタートパルスｂｓｓｐを順次転送して、順次走査パルスを走査線ＢＳＬ１０１〜ＤＳＬ１０ｍに印加してその線順次走査を行う。オートゼロスキャナ（ＡＺＲＤ）１０７もシフトレジスタを含み、外部から入力されたクロック信号ａｚｃｋに応じて動作し、同じく外部から入力されたスタートパルスａｚｓｐを順次転送して、順次第２走査パルスを第２走査線ＡＺＬ１０１〜ＡＺＬ１０ｍに印加してその線順次走査を行う。なお、画素アレイ部１０２において、画素回路１０１はｍ×ｎのマトリクス状に配列されるが、図６においては図面の簡単化のために２（＝ｍ）×３（＝ｎ）のマトリクス状に配列した例を示している。
【００３６】
図７は、図６に示した表示装置１００において、画素アレイ部１０２に含まれる画素回路１０１と、周辺駆動部に含まれる各スキャナとの結線関係を示す模式図である。図示するように、この回路は、ｎチャネルＴＦＴ１１１〜ＴＦＴ１１６、キャパシタＣ１１１，Ｃ１１２、有機ＥＬ素子からなる発光素子１１７、第１のノードＮＤ１１１、第２のノードＮＤ１１２、第３のノードＮＤｌｌ３、および第４のノードＮＤ１１４を有する。また、図７において、ＤＴＬ１０１は信号線を、ＷＳＬ１０１は第１走査線を、ＤＳＬ１０１，ＢＳＬ１０１は駆動線を、ＡＺＬ１０１は第２走査線をそれぞれ示している。これらの構成要素のうち、ＴＦＴ１１１がドライブトランジスタを構成し、ＴＦＴ１１３が検知トランジスタを構成し、ＴＦＴ１１５がサンプリングトランジスタを構成し、キャパシタＣ１１１が保持容量素子を構成し、キャパシタＣ１１２が結合容量素子を構成している。      
【００３７】
画素回路１０１において、電源電位Ｖｃｃとカソード電位Ｖｃａｔとの間に、ＴＦＴ１１２、第３のノードＮＤ１１３、ドライブトランジスタとしてのＴＦＴ１１１、第１のノードＮＤ１１１、および発光素子（ＯＬＥＤ）１１７が直列に接続されている。具体的には、発光素子１１７のカソードがカソード電位Ｖｃａｔに接続され、アノードが第１のノードＮＤ１１１に接続され、ＴＦＴ１１１のソースが第１のノードＮＤ１１１に接続され、ＴＦＴ１１１のドレインが第３のノードＮＤ１１３に接続され、第３のノードＮＤ１１３と電源電位Ｖｃｃとの間にＴＦＴ１１２のソース・ドレインが接続されている。そして、ＴＦＴ１１１のゲートが第２のノードＮＤ１１２に接続され、ＴＦＴ１１２のゲートが駆動線ＤＳＬｌ１１に接続されている。第２のノードＮＤ１１２と第３のノードＮＤ１１３との間にＴＦＴ１１３のソース・ドレインが接続され、ＴＦＴ１１３のゲートが第２走査線ＡＺＬ１０１に接続されている。ＴＦＴ１１４のドレインが第１のノードＮＤ１１１およびキャパシタＣ１１１の第１電極に接続され、ソースが固定電位（本実施形態では接地電位Ｖｓｓ）に接続され、ＴＦＴ１１４のゲートが駆動線ＢＳＬ１０１に接続されている。また、キャパシタＣ１１１の第２電極が第２のノードＮＤ１１２に接続されている。キャパシタＣ１１２の第１電極が第２のノードＮＤ１１２に接続され、第２電極が第４のノードＮＤ１１４に接続されている。信号線ＤＴＬ１０１と第４のノードＮＤ１１４にＴＦＴ１１５のソース・ドレインがそれぞれ接続されている。そして、ＴＦＴ１１５のゲートが走査線ＷＳＬ１０１に接続されている。さらに、第４のノードＮＤ１１４と所定電位Ｖｏｆｓとの間にＴＦＴ１１６のソース・ドレインがそれぞれ接続されている。そして、ＴＦＴ１１６のゲートが第２走査線ＡＺＬ１０１に接続されている。
【００３８】
図６及び図７に示したように、実際の表示装置は画素アレイ部を構成するパネルのほかに周辺駆動部を備えている。この周辺駆動部は各種のスキャナを含んでいる。どのスキャナも基本的にシフトレジスタで構成されており、クロック信号ｃｋに応じて動作し、スタートパルスｓｐを順次転送して、駆動線や走査線の線順次走査に必要な走査パルスを生成する。例えば、ライトスキャナＷＳＣＮに着目すると、クロック信号ｗｓｃｋ、スタートパルスｗｓｓｐ及び走査パルスｗｓは図８のタイミングチャートに示すようになる。図８に示すように画素の各段に対応した走査パルスｗｓは、ライトスキャナに入力されるスタートパルスｗｓｓｐ及びクロック信号ｗｓｃｋを用いて生成され、各段のゲートラインに出力される。入力されるクロック信号ｗｓｃｋについては、図８のようにパルス１つの幅（１ｃｋ）が１Ｈとなっているものが一般的である。即ち、クロック信号ｗｓｃｋの周期は２Ｈである。これは、他のクロック信号ａｚｃｋ、ｄｓｃｋ及びｂｓｃｋについても同様である。
【００３９】
図９は、一般的なオートゼロスキャナＡＺＲＤに入力されるクロック信号ａｚｃｋ及びスタートパルスａｚｓｐと、オートゼロスキャナから出力される走査パルスａｚを示すタイミングチャートである。ところで、１Ｆが１Ｈの奇数倍、つまり１Ｆ＝奇数Ｈとなっている時（即ち走査線が奇数本で構成されている場合）、外部から入力するクロック信号ａｚｃｋは先のフィールドと後のフィールドとの間で連続性を保つためにブランキング期間中図９のように、周期が不連続になってしまう。ここでＶｔｈ検知期間が比較的長い場合、スタートパルスａｚｓｐは長く設定することになるが、ブランキング期間に存在するａｚｃｋの周期が長くなる部分（調整区間）以前にａｚの１段目の立ち上がりがきてしまう。これによって、入力されるスタートパルスａｚｓｐに対してゲートラインに出力される走査パルスａｚの期間が各段によって変化してしまい、図４（Ｂ）に示した様に走査パルスａｚの幅によってゲート電位が変化する。即ち閾電圧の検知レベルが各段の間で違いが生じ、閾電圧キャンセル動作にばらつきが生じる。図示の例では、１段〜３段に印加される走査パルスａｚが４段以降に印加される走査パルスａｚに比べ長くなっている。この現象によりＶｔｈの検知にばらつきが生じ、パネルのラスター表示時において均一な画像が得られないという問題が生じてしまう。
【００４０】
本発明は以上の問題点に対処するため、図１０に示すように、１ｃｋ＝１Ｈ（即ちクロック信号ａｚｃｋの周期＝２Ｈ）かつ１Ｆ＝奇数Ｈの場合において、ブランキング期間内のクロック信号ａｚｃｋが長くなる調整期間を最小単位つまり１Ｈ分加えて２Ｈとし、クロック信号ａｚｃｋが長くなる部分以降に走査パルスａｚの１段目の立ち上がりがくるようにする。また、立下りにおいてもクロック信号ａｚｃｋが長くなる調整部分以前に画素最終段の走査パルスａｚの立下りがくるようにする。スタートパルスａｚｓｐの幅及び入力タイミングを以上のように設定することで各段の画素に入力される走査パルスａｚの長さを一定にすることができ、結果として均一な画質を得ることができる。また他のクロック信号ｗｓｃｋ、ｄｓｃｋ及びｂｓｃｋと同じくａｚｃｋも１ｃｋ＝１Ｈとすることができ、全てのクロック信号を共通化可能である。これにより、スキャナの少面積化が実現できる。本発明は１Ｆ＝奇数Ｈであり且つＶｔｈキャンセルの機能をもつ画素回路全てに適用できるものである。
【００４１】
この様に図７に示した本発明にかかる表示装置は基本的に、画素アレイ部１０２とこれを駆動する周辺駆動部とを含む。画素アレイ部１０２は、複数の走査線と信号線とが交差する部分に夫々配された画素１０１からなり、各走査線に対応して画素１０１の各段が構成されている（図６参照）。周辺駆動部は、スタートパルスｓｐ及びクロック信号ｃｋに応答し画素アレイ部１０２の画素１０１を段単位で線順次走査して一水平期間（１Ｈ）毎画素１０１の各段に映像信号を書き込み、この線順次走査をフィールド毎に繰り返す。各画素１０１は、電気光学素子１１７と、保持容量Ｃ１１１と、サンプリングトランジスタ１１５と、ドライブトランジスタ１１１と、閾電圧キャンセル回路とを含む。サンプリングトランジスタ１１５は第１走査線ＷＳＬ１０１から送られてくる第１走査パルスによって選択された時動作し、信号線ＤＴＬ１０１から映像信号をサンプリングして保持容量Ｃ１１１に保持する。ドライブトランジスタ１１１は、保持容量Ｃ１１１に保持された信号電位に応じて電気光学素子１１７を電流駆動する。閾電圧キャンセル回路（図１参照）は、電気光学素子１１７の電流駆動に先だち第２走査線ＡＺＬ１０１から送られてくる第２走査パルスによって選択された期間に動作し、ドライブトランジスタ１１１の閾電圧を検知してあらかじめその影響をキャンセルする為に必要な電位を保持容量Ｃ１１１に保持させておくものである。周辺駆動部は、第１スキャナ１０４と、セレクタ１０３と、第２スキャナ１０７とを含む。第１スキャナ１０４は、クロック信号ｗｓｃｋに応じて第１スタートパルスｗｓｓｐを順次転送することで第１走査線ＷＳＬ１０１の線順次走査を行い、一水平期間毎に第１走査パルスを逐次各第１走査線ＷＳＬに出力して段単位で各画素１０１を選択する。セレクタ１０３はこの線順次走査に同期して各信号線ＤＴＬに映像信号を供給し、以って選択された画素１０１の段に映像信号を書き込む。第２スキャナ１０７は、クロック信号ａｚｃｋに応じて第２スタートパルスａｚｓｐを順次転送することで第２走査線ＡＺＬの線順次走査を行い、一水平期間毎に第２走査パルスを逐次各第２走査線ＡＺＬに出力して段単位で各画素１０１の閾電圧キャンセル回路を駆動する。
【００４２】
ここでクロック信号ａｚｃｋはその周期が一水平期間の倍に設定されている一方、画素アレイ部１０２は奇数本の走査線ＡＺＬ１０１〜ＡＺＬ１０ｍ（ｍ＝奇数）に対応して奇数段の画素ＰＸＬＣからなるため（図６参照）、先のフィールドと次のフィールドとの間でクロック信号ａｚｃｋの位相を合わせる必要があり、両フィールド間のブランキング期間でクロック信号ａｚｃｋに位相合わせの調整区間（図１０の例では調整区間は最小の１Ｈ、半周期）が挿入されている。第２スキャナＡＺＲＤは、第２スタートパルスａｚｓｐの幅及び入力タイミングを適切に設定して、先頭段の第２走査パルスａｚが調整区間の後に立ち上がり、最終段の第２走査パルスａｚが調整区間の前に立ち下がる様にしている。以って第２スキャナＡＺＲＤは、線順次走査中調整区間の存在にかかわらず、常に同じパルス幅の第２走査パルスａｚを逐次出力可能である。一方、閾電圧キャンセル回路は検知トランジスタ１１３を含んでおり、この検知トランジスタ１１３は、そのソース／ドレインがドライブトランジスタ１１１のドレイン／ゲートに接続され、そのゲートが第２走査線ＡＺＬに接続しており、検知トランジスタ１１３は、第２走査線ＡＺＬから送られた第２走査パルスａｚの幅に応じて動作しドライブトランジスタ１１１の閾電圧を検知する。この第２走査パルスの幅はブランキング期間に挿入された調整区間の影響を受けることなく常に一定に維持されるため、閾電圧の検知が画素アレイ部１０２の全体にわたって安定化し、ムラのない均一な画質を得ることができる。本発明により１Ｆ＝奇数Ｈの時、Ｖｔｈキャンセル動作を持つ全ての画素回路において、オートゼロスキャナＡＺＲＤに入力されるスタートパルスａｚｓｐの長さを最適に規定することで、１Ｆが奇数Ｈの場合においても各画素段に入力されるＶｔｈ検知用走査パルスａｚの長さを一定にでき、ひいてはＶｔｈ検知期間を一定とすることができ、ムラのない均一な画質を得ることができる。又、本発明により１ｃｋ＝１Ｈのままオートゼロスキャナを含め全てのスキャナを構成することができるので、スキャナの少面積化が実現できる。
【図面の簡単な説明】
【００４３】
【図１】本発明にかかる表示装置の主要部となる画素回路を示す回路図である。
【図２】図１に示した画素回路の動作説明に供するタイミングチャートである。
【図３】図１に示した画素回路の動作説明に供する模式図である。
【図４】図１に示した画素回路の動作説明に供する模式図である。
【図５】図１に示した画素回路の動作説明に供する模式図である。
【図６】図１に示した画素回路を包含した表示装置の全体構成を示すブロック図である。
【図７】図６に示した表示装置において個々の画素回路と周辺駆動部との結線関係を示す配線図である。
【図８】図７に示した表示装置の動作説明に供するタイミングチャートである。
【図９】図７に示した表示装置の動作説明に供するタイミングチャートである。
【図１０】図７に示した表示装置の動作説明に供するタイミングチャートである。
【図１１】従来の表示装置の一例を示すブロック図である。
【図１２】従来の表示装置に含まれる画素回路の一例を示す回路図である。
【図１３】ＥＬ素子の特性の経時変化を示すグラフである。
【図１４】従来の画素回路の他の例を示す回路図である。
【図１５】図１４に示した画素回路の動作説明に供するタイミングチャートである。
【図１６】ドライブトランジスタとＥＬ素子の動作点を示すグラフである。
【符号の説明】
【００４４】
１００・・・表示装置、１０１・・・画素回路、１０２・・・画素アレイ部、１０３・・・水平セレクタ、１０４・・・ライトスキャナ、１０５・・・ドライブスキャナ、１０６・・・ドライブスキャナ、１０７・・・オートゼロスキャナ、１１１・・・ドライブトランジスタ、１１２・・・トランジスタ、１１３・・・検知トランジスタ、１１４・・・トランジスタ、１１５・・・サンプリングトランジスタ、１１６・・・トランジスタ、１１７・・・発光素子、Ｃ１１１・・・保持容量、Ｃ１１２・・・結合容量
【図１】
0004665424.tif 000002
【図２】
0004665424.tif 000003
【図３】
0004665424.tif 000004
【図４】
0004665424.tif 000005
【図５】
0004665424.tif 000006
【図６】
0004665424.tif 000007
【図７】
0004665424.tif 000008
【図８】
0004665424.tif 000009
【図９】
0004665424.tif 000010
【図１０】
0004665424.tif 000011
【図１１】
0004665424.tif 000012
【図１２】
0004665424.tif 000013
【図１３】
0004665424.tif 000014
【図１４】
0004665424.tif 000015
【図１５】
0004665424.tif 000016
【図１６】
0004665424.tif 000017