(57)【特許請求の範囲】
【請求項１】
入力映像信号からマトリクス駆動方式の液晶パネルの各画素に対する駆動電圧とその隣接画素に対する駆動電圧との差分を検出する隣接画素電圧差検出部と、
前記隣接画素電圧差検出部で検出された当該２つの画素の各々に対する駆動電圧の差分に起因して、当該２つの画素の電極間に発生する電界により輝度変化を生じる補正対象画素に対する駆動電圧の補正量を演算する補正量演算部と、
前記補正量演算部で演算された補正量に基づいて、前記輝度変化を生じる補正対象画素に対する駆動電圧の値を補正する補正量加算部と、を備え、
前記隣接画素電圧差検出部は、
前記各画素に対する駆動電圧と当該画素と水平方向に隣接する画素に対する駆動電圧との差分を検出する水平方向電圧差検出部と、
前記各画素に対する駆動電圧と当該画素と垂直方向に隣接する画素に対する駆動電圧との差分を検出する垂直方向電圧差検出部と、を有し、
前記補正量演算部は、
前記水平方向電圧差検出部で検出された各画素と水平方向に隣接する画素の各々に対する駆動電圧の差分、水平走査線信号、及び前記液晶パネルに使用されている液晶分子のプレチルト方位に基づいて、前記水平方向に隣接する画素のいずれかを補正対象画素として選択する水平方向選択部と、
前記垂直方向電圧差検出部で検出された各画素と垂直方向に隣接する画素の各々に対する駆動電圧の差分、垂直走査線信号、及び前記液晶パネルに使用されている液晶分子のプレチルト方位に基づいて、前記垂直方向に隣接する画素のいずれかを補正対象画素として選択する垂直方向選択部と、
前記水平方向選択部及び前記垂直方向選択部により選択された補正対象画素について、前記各画素に対する駆動電圧、その隣接画素に対する駆動電圧、及び、それらの画素間の駆動電圧の差分に対応した各画素に対する補正量との関係が規定された補正データを参照して、補正後の駆動電圧を供給した場合の前記補正対象画素の平均化した輝度が、前記入力映像信号の所望する輝度と一致するように駆動電圧の補正量を決定する補正量算出部と、を有する
映像信号処理回路。
【請求項２】
前記水平方向選択部は、前記各画素に対する駆動電圧とその左又は右の隣接画素に対する駆動電圧との差分が所定の閾値以上である場合に、前記左又は右に隣接するいずれかの画素を補正対象画素として選択し、
前記垂直方向選択部は、前記各画素に対する駆動電圧とその上又は下の隣接画素に対する駆動電圧との差分が所定の閾値以上である場合に、前記上又は下に隣接するいずれかの画素を補正対象画素として選択し、
前記補正量算出部は、前記水平方向選択部又は垂直方向選択部で選択された補正対象画素に対する駆動電圧の補正量を決定する
請求項１に記載の映像信号処理回路。
【請求項３】
前記補正対象画素に対する駆動電圧の補正量は、前記液晶分子のプレチルト方位、前記隣接する２画素の各々に対する駆動電圧の差分値、及び前記電極間の距離に基づいて決定される
請求項２に記載の映像信号処理回路。
【請求項４】
前記補正対象画素の入力映像信号の駆動電圧に直接対応する補正対象点が前記補正データ内に存在しない場合、前記補正データから前記駆動電圧に最も近い２つの補正対象点を選択し、選択した２つの補正対象点に基づく補間処理により、前記補正対象画素に対する駆動信号の補正量を算出する補正量補間部、をさらに含む
請求項３に記載の映像信号処理回路。
【請求項５】
前記補正対象画素と隣接画素の２画素間の駆動電圧の差分に直接対応する補正対象点が前記補正データ内に存在しない場合、前記補正データから前記２画素間の駆動電圧の差分に最も近い２つの補正対象点を選択し、選択した２つの補正対象点に基づく補間処理により、前記補正対象画素に対する駆動信号の補正量を算出する補正量補間部、をさらに含む
請求項３に記載の映像信号処理回路。
【請求項６】
前記入力映像信号に含まれるフレーム画像を遅延信号に基づき走査線単位で記憶するラインメモリを備え、前記フレーム画像を前記ラインメモリから前記走査線単位で隣接画素電圧差検出部へ出力するメモリ制御部、をさらに含む
請求項３乃至５のいずれかに記載の映像信号処理回路。
【請求項７】
マトリクス駆動方式の液晶パネルと、
入力映像信号から前記液晶パネルの各画素に対する駆動電圧とその隣接画素に対する駆動電圧との差分を検出する隣接画素電圧差検出部と、前記隣接画素電圧差検出部で検出された当該２つの画素の各々に対する駆動電圧の差分に起因して、当該２つの画素の電極間に発生する電界により画素透過率変化を生じる補正対象画素に対する駆動電圧の補正量を演算する補正量演算部と、前記補正量演算部で演算された補正量に基づいて、前記画素透過率変化を生じる補正対象画素に対する駆動電圧の値を補正する補正量加算部とを含む映像信号処理回路と、
前記液晶パネルの各画素に対して前記補正量加算部から出力される駆動電圧を供給する駆動回路と、を備え、
前記映像信号処理回路の前記隣接画素電圧差検出部は、
前記各画素に対する駆動電圧と当該画素と水平方向に隣接する画素に対する駆動電圧との差分を検出する水平方向電圧差検出部と、
前記各画素に対する駆動電圧と当該画素と垂直方向に隣接する画素に対する駆動電圧との差分を検出する垂直方向電圧差検出部と、を有し、
前記補正量演算部は、
前記水平方向電圧差検出部で検出された各画素と水平方向に隣接する画素の各々に対する駆動電圧の差分、水平走査線信号、及び前記液晶パネルに使用されている液晶分子のプレチルト方位に基づいて、前記水平方向に隣接する画素のいずれかを補正対象画素として選択する水平方向選択部と、
前記垂直方向電圧差検出部で検出された各画素と垂直方向に隣接する画素の各々に対する駆動電圧の差分、垂直走査線信号、及び前記液晶パネルに使用されている液晶分子のプレチルト方位に基づいて、前記垂直方向に隣接する画素のいずれかを補正対象画素として選択する垂直方向選択部と、
前記水平方向選択部及び前記垂直方向選択部により選択された補正対象画素について、前記各画素に対する駆動電圧、その隣接画素に対する駆動電圧、及び、それらの画素間の駆動電圧の差分に対応した各画素に対する補正量との関係が規定された補正データを参照して、補正後の駆動電圧を供給した場合の前記補正対象画素の平均化した輝度が、前記入力映像信号の所望する輝度と一致するように駆動電圧の補正量を決定する補正量算出部と、を有する
液晶表示装置。
【請求項８】
光源と、
前記光源から照明光学系を介して照明光が照射されるマトリクス駆動方式の液晶パネルと、
前記液晶パネルを透過した光を投射する投射光学系と、
入力映像信号から前記液晶パネルの各画素に対する駆動電圧とその隣接画素に対する駆動電圧との差分を検出する隣接画素電圧差検出部と、前記隣接画素電圧差検出部で検出された当該２つの画素の各々に対する駆動電圧の差分に起因して、当該２つの画素の電極間に発生する電界により輝度変化を生じる補正対象画素に対する駆動電圧の補正量を演算する補正量演算部と、前記補正量演算部で演算された補正量に基づいて、前記輝度変化を生じる補正対象画素に対する駆動電圧の値を補正する補正量加算部とを含む映像信号処理回路と、
前記液晶パネルの各画素に対して前記補正量加算部から出力される駆動電圧を供給する駆動回路と、を備え、
前記映像信号処理回路の前記隣接画素電圧差検出部は、
前記各画素に対する駆動電圧と当該画素と水平方向に隣接する画素に対する駆動電圧との差分を検出する水平方向電圧差検出部と、
前記各画素に対する駆動電圧と当該画素と垂直方向に隣接する画素に対する駆動電圧との差分を検出する垂直方向電圧差検出部と、を有し、
前記補正量演算部は、
前記水平方向電圧差検出部で検出された各画素と水平方向に隣接する画素の各々に対する駆動電圧の差分、水平走査線信号、及び前記液晶パネルに使用されている液晶分子のプレチルト方位に基づいて、前記水平方向に隣接する画素のいずれかを補正対象画素として選択する水平方向選択部と、
前記垂直方向電圧差検出部で検出された各画素と垂直方向に隣接する画素の各々に対する駆動電圧の差分、垂直走査線信号、及び前記液晶パネルに使用されている液晶分子のプレチルト方位に基づいて、前記垂直方向に隣接する画素のいずれかを補正対象画素として選択する垂直方向選択部と、
前記水平方向選択部及び前記垂直方向選択部により選択された補正対象画素について、前記各画素に対する駆動電圧、その隣接画素に対する駆動電圧、及び、それらの画素間の駆動電圧の差分に対応した各画素に対する補正量との関係が規定された補正データを参照して、補正後の駆動電圧を供給した場合の前記補正対象画素の平均化した輝度が、前記入力映像信号の所望する輝度と一致するように駆動電圧の補正量を決定する補正量算出部と、を有する
投射型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶表示装置など、マトリクス駆動方式の表示パネルに発生する横電界に起因した画質不良を改善するのに好適な映像信号処理回路、表示装置、液晶表示装置、投射型表示装置及び映像信号処理方法に関する。
【背景技術】
【０００２】
従来、マトリクス駆動方式の表示装置において各画素に供給される映像信号の電位差が生じる信号境界部分、（つまり隣接する２つの画素の電極間）にいわゆる横電界が発生する。この横電界により、各画素の電極に掛かる電界が乱れ、その乱れが影響することにより画質不良が発生する。この画質不良現象の特徴として、当該画素に対する映像信号の駆動電圧と隣接画素に対する映像信号の駆動電圧との電圧差により画質不良発生箇所、濃淡が異なる。図１Ａ，Ｂ，Ｃに画質不良現象が発生した表示画像の例を示す。
【０００３】
図１Ａでは、例えば７（縦）×７（横）画素の表示装置における、入力映像信号に基づく表示画像１と画質不良が発生した場合の表示画像１Ａの例を示している。入力映像信号に基づく表示画像１は中央部分の３×５画素の輝度が黒レベル、その周辺画素の輝度がグレーレベルである。これに対し、画質不良が発生した場合の表示画像１Ａは、中央部分の３×５画素の左側に隣接する画素２ａ〜２ｃと下側に隣接する画素２ｄ〜２ｈに、白が滲んだような表示パターンとなっている。
【０００４】
図１Ｂでは、例えば７（縦）×７（横）画素の表示装置における、入力映像信号に基づく表示画像１１と画質不良が発生した場合の表示画像１１Ａの例を示している。入力映像信号に基づく表示画像１１は中央部分の３×５画素の輝度が黒レベル、その周辺画素の輝度が白レベルである。これに対し、画質不良が発生した場合の表示画像１１Ａは、中央部分の３×５画素の上側に隣接する画素１２ａ〜１２ｅと右側に隣接する画素１２ｆ〜１２ｈに、黒が滲んだような表示パターンとなっている。
【０００５】
図１Ｃでは、例えば７（縦）×７（横）画素の表示装置における、入力映像信号に基づく表示画像２１と画質不良が発生した場合の表示画像２１Ａの例を示している。入力映像信号に基づく表示画像２１は中央部分の３×５画素の輝度がグレーレベル、その周辺画素の輝度が白レベルである。これに対し、画質不良が発生した場合の表示画像２１Ａは、中央部分の３×５画素のうち白レベルの画素と隣接する上側及び右側の画素２２ａ〜２２ｇに、黒が混じったような表示パターンとなっている。
【０００６】
図２は、液晶表示装置の場合における画質不良現象の発生原理を示した図である。図２左は隣接する画素３１，３２の顕微鏡写真、図２右は画素３１，３２の液晶配向を示す模式図を表している。画素３１，３２との間に横電界３３が発生しており、それにより画素３１及びその右側に隣接する画素３２において、液晶分子３４ａ，３５ａのように左側に傾斜していた配向が液晶分子３４ｂ，３５ｂのように乱れる。そして、画素３１と画素３２との境界付近に存在する液晶分子３４ｃ，３５ｃは、それぞれ横電界３３に垂直に配向してしまう。この液晶分子３４ｃ及び液晶分子３５ｃのように、画素３１及び画素３２にそれぞれ偏光板軸と平行又は垂直な方向の配向部位が発生して透過率が変化し、それぞれに黒線３６，３７が発生する。このように、液晶表示装置においては横電界により液晶分子の配向方位が回転し、その配向方位の乱れが影響してドメイン起因の画質不良が発生する。なお、１画素が例えば３つの原色のＲ（赤），Ｇ（緑），Ｂ（青）のサブ画素から構成されている場合、各原色のサブ画素間に横電界が発生する。
【０００７】
ここで、液晶表示装置の概略構成について、図３Ａ，Ｂを参照して説明する。図３Ａは液晶表示装置の分解斜視図であり、図３Ｂは図３Ａの要部拡大図である。図３Ａ，Ｂに示すように、液晶表示装置４０は、液晶層４１と、その液晶層４１を挟んで対向する対向する上面ガラス基板４２及び下面ガラス基板４４と、さらに上面ガラス基板４２と下面ガラス基板４４を挟んで対向する偏光板４６及び偏光板４７を備える。
【０００８】
上面ガラス基板４２には、図３Ａ，Ｂに示すように、画素パターン全体に共通した対向電極が形成された透明導電膜４３が成膜される。また下面ガラス基板４４には、図３Ａ，Ｂに示すように、画素電極（画素パターン）４８ｎ，４８ｎ＋１と、この画素電極（画素パターン）を駆動するための画素に対応したスイッチ素子である薄膜トランジスタ（TFT：Thin Film Transistor）４９ｎ，４９ｎ＋１が形成される。さらに下面ガラス基板４４には、薄膜トランジスタ４９ｎ，４９ｎ＋１のゲート入力となるＸ電極（走査線）Ｘｎ，Ｘｎ＋１、及び、ソース入力となるＹ電極（信号線）Ｙｎ，Ｙｎ＋１のパターンが形成される。また、偏光板４６，４７は、それぞれの偏光板軸４６ａ，４７ａが互いに直交するように配置される。
【０００９】
このような構造で、液晶層４１のうち画素電極と対向電極の電極間に挟まれた領域の液晶分子４１ａ，４１ｂのみが、画素電極と対向電極間の電界の影響を受けて配列を変え、１画素分の液晶シャッターとして機能する。横電界とは、隣接する２画素に供給される映像信号の電位差によって、隣接する２画素のＹ電極間もしくは画素電極間に発生する。
【００１０】
ところで、液晶表示装置には、完全垂直配向型とチルト配向型がある。完全垂直配向型はいわゆるＶＡ（VA：Vertical Alignment）型と呼ばれ、図示しない配向膜により、画素に対応する電極に電圧を印加しない状態で液晶層の液晶分子を基板に垂直になるように配向するものである。つまり、基板に対する液晶分子４１ａ，４１ｂの傾斜角θが９０度である。この状態において画素に対応する電極に電圧を印加すると、液晶分子の倒れる方向（配向方位）が自由であるので配向方位が揃わない。
【００１１】
一方、チルト配向型は、図示しない配向膜により、画素に対応する電極に電圧を印加しない状態で液晶層の液晶分子を基板法線方向に対し傾くように配向し、電圧を印加した状態では基板に対しほぼ水平な配向方位となるようにするものである。つまり、図３Ｂに示すように、基板に対する液晶分子４１ａ，４１ｂの傾斜角（プレチルト角度）θが、θ＜９０°である。プレチルト角度がついている場合、液晶表示装置４０を正面（基板法線方向）から見ると所定の方向に傾いている。この状態において画素に対応する電極に電圧を印加すると、図２に示した液晶分子３４ａ,３５ａのように倒れる方向（配向方位）がプレチルトによって決まる。液晶分子の配向方位が一方向に決まるので、画素内の透過光が均一となり良好な表示が行える。
【００１２】
このようなプレチルトを持つ液晶表示装置の場合、画質不良現象の発生方向は液晶配向の蒸着方向にも依存する。図４Ａ，Ｂ，Ｃに、ＶＡ型かつ右蒸着の液晶表示装置における入力映像信号による表示画像と画質不良発生時の表示画像の例を示す。
【００１３】
図４Ａにおいては、例えば入力映像信号に基づく１ライン（７画素）の表示画像５１と画質不良が発生した場合の表示画像５１Ａの例を示している。入力映像信号に基づく表示画像５１は中央部分の３画素の輝度が黒レベル、その周辺画素の輝度がグレーレベルである。これに対し、画質不良が発生した場合の表示画像５１Ａは、中央部分の３画素の左側に隣接する画素５１ａに、白が滲んだような表示パターンとなっている。
【００１４】
図４Ｂにおいては、例えば入力映像信号に基づく１ライン（７画素）の表示画像５２と画質不良が発生した場合の表示画像５２Ａの例を示している。入力映像信号に基づく表示画像５２は中央部分の３画素の輝度が黒レベル、その周辺画素の輝度が白レベルである。これに対し、画質不良が発生した場合の表示画像５２Ａは中央部分の３画素の右側に隣接する画素５２ａに、黒が滲んだような表示パターンとなっている。
【００１５】
図４Ｃにおいては、例えば入力映像信号に基づく１ライン（７画素）の表示画像５３と画質不良が発生した場合の表示画像５３Ａの例を示している。入力映像信号に基づく表示画像５３は中央部分の３画素の輝度がグレーレベル、その周辺画素の輝度が白レベルである。これに対し、画質不良が発生した場合の表示画像５３Ａは中央部分の３画素のうち右側の白レベルの画素と隣接する画素５３ａに、黒が滲んだような表示パターンとなっている。
【００１６】
これとは反対に液晶配向が左蒸着の液晶表示装置である場合、画質不良現象が、右蒸着の液晶表示装置の場合を例とした図４と反対方向に発生する。例えば、図４Ａの入力映像信号に基づく表示画像５１を例にとると、左蒸着の場合、画質不良が発生した場合の表示画像は、中央部分の３画素の右側に隣接する画素５１ｂに、白が滲んだような表示パターンとなって現れる。このように、画質不良現象として発生の原因は同じであるが、見え方がそれぞれ異なる。
【００１７】
また、液晶表示装置には、画素電極への印加電圧によって液晶層の透過率が変化するＶ−Ｔ（Voltage-Transmittance）特性が存在する。カラー液晶表示装置の場合、Ｖ−Ｔ特性はＲ（赤），Ｇ（緑），Ｂ（青）それぞれで異なるため、画質不良現象の濃淡もＲＧＢで異なる。
【００１８】
上述した液晶表示装置はＶＡ型であるが、横電界の影響はＴＮ（Twisted Nematic）型の液晶表示装置でも発生する。ただし、両者ではノーマリー・ホワイト（ＮＷ）とノーマリー・ブラック（ＮＢ）の違いから見え方が異なる。図５Ａ，Ｂに、液晶表示装置の違いによる表示パターンの見え方の違いを示す。
【００１９】
図５Ａは、ＴＮ型の液晶表示装置（ＮＷ）において、画質不良が発生した場合の７（縦）×７（横）画素の表示画像６１の例である。本来の入力映像信号に基づく表示画像は、中央部分の３×５画素の輝度が黒レベル、その周辺画素の輝度が白レベルである。これに対し、画質不良が発生した場合の表示画像６１は、中央部分の３×５画素のうち白レベルの画素と隣接する上側及び右側の黒レベルの画素６１ａ〜６１ｇに、白が滲んだような表示パターンとなっている。
【００２０】
一方、図５Ｂは、ＶＡ型の液晶表示装置（ＮＢ）において、画質不良が発生した場合の７（縦）×７（横）画素の表示画像６２の例である。入力映像信号が図５Ａの場合と同様のとき、画質不良が発生した場合の表示画像６２は、中央部分の３×５画素の上側に隣接する画素６２ａ〜６２ｅと右側に隣接する画素６２ｆ〜６２ｈに、黒が滲んだような表示パターンとなる。
【００２１】
以上、横電界の影響による画質不良現象について液晶表示装置を例に説明したが、横電界の影響による画質不良現象の発生は液晶表示装置に限られない。すなわち、同様の画質不良現象は、表示パネルに画素をマトリクス状に配置し、対象画素に対し走査線と信号線に電圧を印加して対象画素を表示（発光）させる方式の表示装置においても発生する。例えば有機ＥＬ（Electroluminescence）表示装置においては、横電界により有機ＥＬ素子の画素内の電子及び正孔の動きに乱れが生じ、画質不良が発生する。またプラズマ表示装置においては、横電界により画素内のプラズマの生成に影響が生じて画質不良が発生する。
【００２２】
ところで、以前より、マトリクス駆動方式の表示装置において、各画素に供給される映像信号の電位差に起因して２画素間に発生する横電界の影響による画質不良の改善が行われている。例えば、特許文献１には、映像信号のフレーム周期に同期してフレーム周期より短い周期で走査線を走査し、かつ、信号線にパルス幅変調された信号を印加する技術が開示されている。これにより、フリッカが生じることなくディスクリネーションも生じない、フレーム反転駆動による液晶駆動を可能としている。
【特許文献１】特開２００１−５９９５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかし、特許文献１に記載のものは、同一フレーム期間に隣接する２画素間に電圧差の生じる映像信号が印加される際、各画素（各ライン）間において横電界の影響で液晶配向が所望の配向からずれる問題に対しては対応していない。また、隣接画素間（水平方向）、隣接ライン間（垂直方向）の電圧差に基づく液晶配向の乱れに対する解決策は提示されていない。
【００２４】
本発明は、このような状況に鑑みてなされたものであり、マトリクス駆動方式の表示装置における横電界に起因した画質不良に対し、現象発生画素にのみ補正電圧を印加して画質不良を改善できるようにするものである。
【課題を解決するための手段】
【００２５】
本発明の一側面の情報処理回路は、隣接画素電圧差検出部と、補正量演算部と、補正量加算部とを含むようにして構成される。隣接画素電圧差検出部は、入力映像信号からマトリクス駆動方式の液晶パネルの各画素に対する駆動電圧とその隣接画素に対する駆動電圧との差分を検出する。また、補正量演算部は、隣接画素電圧差検出部で検出された当該２つの画素の各々に対する駆動電圧の差分に起因して、当該２つの画素の電極間に発生する電界により輝度変化を生じる補正対象画素に対する駆動電圧の補正量を演算する。補正量加算部は、補正量演算部で演算された補正量に基づいて、輝度変化を生じる補正対象画素に対する駆動電圧の値を補正する。
具体的には、上記映像信号処理回路の隣接画素電圧差検出部は、
各画素に対する駆動電圧と当該画素と水平方向に隣接する画素に対する駆動電圧との差分を検出する水平方向電圧差検出部と、各画素に対する駆動電圧とその当該画素と垂直方向に隣接する画素に対する駆動電圧との差分を検出する垂直方向電圧差検出部と、を有する。
また上記補正量演算部は、
水平方向電圧差検出部で検出された各画素と水平方向に隣接する画素の各々に対する駆動電圧の差分、水平走査線信号、及び前記液晶パネルに使用されている液晶分子のプレチルト方位に基づいて、水平方向に隣接する画素のいずれかを補正対象画素として選択する水平方向選択部と、垂直方向電圧差検出部で検出された各画素と垂直方向に隣接する画素の各々に対する駆動電圧の差分、垂直走査線信号、及び前記液晶パネルに使用されている液晶分子のプレチルト方位に基づいて、垂直方向に隣接する画素のいずれかを補正対象画素として選択する垂直方向選択部と、水平方向選択部及び垂直方向選択部により選択された補正対象画素について、各画素に対する駆動電圧、その隣接画素に対する駆動電圧、及び、それらの画素間の駆動電圧の差分に対応した各画素に対する補正量との関係が規定された補正データを参照して、補正後の駆動電圧を供給した場合の前記補正対象画素の平均化した輝度が、前記入力映像信号の所望する輝度と一致するように駆動電圧の補正量を決定する補正量算出部と、を有する。
そして、上記補正量は、補正対象画素の補正後の平均輝度が、入力映像信号に基づく補正前の駆動信号を供給した場合と同様の輝度となるよう設定され、補正の前後で表示画像の表示パターンが同じになる。
【００２６】
本発明の一側面の液晶表示装置は、マトリクス駆動方式の液晶パネルと、上記一側面の映像信号処理回路と、駆動回路とを含むようにして構成される。駆動回路は、液晶パネルの各画素に対して補正量加算部から出力される駆動電圧を供給する。
上記液晶表示装置は、例えばマトリクス駆動方式の液晶パネルを用いた直視型の液晶表示装置に適用できる。
また上記液晶表示装置は、例えば照明光をマトリクス駆動方式の液晶パネルに照射し、その透過光をスクリーンに投射する投射型表示装置に適用できる。
【００２７】
本発明の一側面の映像信号処理回路によれば、まず隣接画素電圧差検出部の水平方向電圧差検出部及び垂直方向電圧差検出部によりそれぞれ、液晶パネル上の隣接する２画素に入力される映像信号の電位差（駆動電圧の差分）を検出する。そして、隣接する２画素に対する駆動電圧に電圧差がある場合、補正量演算部の水平方向選択部及び垂直方向選択部により、２画素間の駆動電圧の差分、水平走査線信号及び垂直走査線信号、並びに液晶パネルに使用されている液晶分子のプレチルト方位に基づいてそれぞれ補正の対象となる画素（補正対象画素）を選択する。次に、補正量演算部の補正量算出部により２画素間の駆動電圧の差分及び補正対象画素に対応する入力映像信号に基づいて、補正対象画素に対する駆動電圧の補正量を算出する。このとき、補正後の駆動電圧を供給した場合の前記補正対象画素の平均化した輝度が、前記入力映像信号の所望する輝度と一致するように駆動電圧の補正量を決定する。そして、補正量算出部で算出した補正量から補正対象画素に供給する駆動電圧の値を補正する。
このように、隣接する２画素に対する駆動電圧の電圧差を求め、その電圧差に基づいて補正対象画素に供給する駆動電圧を算出するので、横電界によって輝度変化を生じる補正対象画素に対してのみ駆動電圧の値を補正することができる。
また、前記輝度変化を生じる補正対象画素に対してのみ駆動電圧の値を補正して液晶パネルに表示するので、良好な表示画像が得られる。
【発明の効果】
【００３０】
以上のように、本発明によれば、マトリクス駆動方式の表示装置において隣接する画素間の横電界に起因した画質不良に対し、現象発生画素にのみ補正電圧を印加して画質不良を改善することができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態の例について、添付図面を参照しながら説明する。
【００３２】
以下に述べる実施の形態は、本発明を実施するための好適な形態の具体例であるから、技術的に好ましい種々の限定が付されている。ただし、本発明は、以下の実施の形態の説明において特に本発明を限定する旨の記載がない限り、これらの実施の形態に限られるものではない。したがって、例えば、以下の説明で挙げる使用材料とその使用量、処理時間、処理順序及び各パラメータの数値的条件等は好適例に過ぎず、また、説明に用いた各図における寸法、形状及び配置関係等も実施の形態の一例を示す概略的なものである。
【００３３】
まず本発明の第１の実施の形態について、図６〜図１４を参照して説明する。
【００３４】
図６は、本発明の表示装置の第１の実施の形態に係る液晶表示装置が適用された液晶表示装置１００の構成を示す図である。液晶表示装置１００は、映像信号処理回路１１０と、画像メモリ１１６と、Ｘドライバ回路１１７Ｘ及びＹドライバ回路１１７Ｙ、並びに、液晶パネル１１８を含むようにして構成される。この液晶表示装置１００は、図３に示したような一般的な液晶表示装置を適用することができるが、入力映像信号に対する信号処理が一般的なものと異なる。
【００３５】
映像信号処理回路１１０は、入力された映像信号を液晶パネル１１８の表示に適した信号形式に処理し、画像メモリ１１６へ供給するものである。この映像信号処理回路１１０は、Ａ／Ｄ・ＰＬＬ（Analog/Digital・Phase Locked Loop）部１１１と、映像信号変換部１１２と、デジタル信号処理部１１３と、サンプルホールド部１１４と、制御部１１５とを含むようにして構成される。
【００３６】
Ａ／Ｄ・ＰＬＬ部１１１は、映像信号処理回路１１０に入力される映像信号がアナログ信号の場合にこれをデジタル形式の画素データに変換する処理、及び、位相同期を実現する処理デバイスである。なお、入力映像信号がデジタル信号である場合、Ａ／Ｄ・ＰＬＬ部１１１に替えてデジタル・インタフェース部を設ける。デジタル・インタフェース部は、ＤＶＩ（Digital Visual Interface）方式やＨＤＭＩ（High-Definition Multimedia Interface）形式をはじめとするデータ伝送技術による入力映像信号を、デジタル形式に変換する処理デバイスである。
【００３７】
映像信号変換部１１２は、Ａ／Ｄ・ＰＬＬ部１１１から出力された画素データを、液晶パネル１１８の画素数やクロック周波数に適応した画素データ（原色データ）に変換する処理デバイスである。例えば液晶パネル１１８がカラー液晶パネルである場合、コンポジット信号などからカラー液晶パネルの駆動に適したＲＧＢセパレート信号に変換して、映像信号とともにデジタル信号処理部１１３へ出力する。
【００３８】
デジタル信号処理部１１３は、映像信号処理変換部１１２から出力された画素データ（原色データ）について、コントラスト調整やクロストーク補正等を実行する処理デバイスである。本発明の映像信号処理すなわち補正対象画素に対する駆動電圧の補正も、このデジタル信号処理部１１３が実行する。
【００３９】
サンプルホールド部１１４は、映像信号処理変換部１１２から出力された信号処理後の画素データ（原色データ）を液晶パネル１１８の駆動用にサンプルホールド処理し、Ｘドライバ回路１１７Ｘへ出力する処理デバイスである。デジタル信号処理部１１３が、このサンプルホールド部１１４の機能を含むようにしてもよい。
【００４０】
制御部１１５は、液晶表示装置１００全体を制御する制御ユニットであり、映像信号処理回路１１０の映像信号変換部１１２、デジタル信号処理部１１３及びサンプルホールド部１１４等を制御する。また、制御部１１５は、上記ＲＧＢセパレート信号に応じた所定のタイミングで、Ｘドライバ回路１１７Ｘ及びＹドライバ回路１１７Ｙを制御する。この制御部１１５は、例えばＭＰＵ（Micro Processing Unit）等のプロセッサを適用できる。
【００４１】
画像メモリ１１６は、映像信号処理回路１１０のサンプルホールド部１１４から出力された画素データ（原色データ）を一時的に記憶（バッファ）し、所定のタイミングでＹドライバ１１７Ｙへ出力する。
【００４２】
Ｙドライバ１１７Ｙは、制御部１１５により制御された所定のタイミングで、画像メモリ１１６からの映像信号を液晶パネル１１８のＹ電極（信号線）へ供給する。これと並行して、Ｘドライバ１１７Ｘは、制御部１１５により制御された所定のタイミングで、液晶パネル１１８のＸ電極（走査線）へ駆動電圧を供給する。
【００４３】
そして、上記画像メモリ１１６からＹドライバ回路１１７Ｙに映像信号とともに供給されるＲＧＢセパレート信号で液晶パネル１１８を駆動することにより、上記ＲＧＢセパレート信号に応じた映像を表示する。
【００４４】
以下、図６に示したデジタル信号処理部１１３の概要について、図７を参照して説明する。
図７は、デジタル信号処理部１１３における、映像信号補正処理を行うための概略構成例を示すブロック図である。デジタル信号処理部１１３は、映像信号補正処理を行う処理ブロックとして、隣接画素電圧差算出ブロック１１３Ａ，補正量演算ブロック１１３Ｂ，補正量加算ブロック１１３Ｃを備える。
【００４５】
隣接画素電圧差算出ブロック１１３Ａは、映像信号変換部１１２より入力された映像信号から、任意の対象画素に供給される駆動電圧と対象画素に隣接する画素に供給される駆動電圧との差分（隣接画素電圧差）を算出する処理デバイスである。
【００４６】
補正量演算ブロック１１３Ｂは、上記隣接画素電圧差算出ブロック１１３Ａで算出された隣接画素電圧差と補正を行う画素（以下、「補正対象画素」ともいう。）に対する映像信号データ（駆動電圧情報）を取得する。そして、取得した情報に基づいて補正量設定情報を参照し、補正対象画素に供給される駆動電圧の補正量を演算する処理デバイスである。
【００４７】
補正量加算ブロック１１３Ｃは、補正対象画素に供給される映像信号データ（駆動電圧情報）に上記補正量演算ブロック１１３Ｂで算出された補正量を加算し、出力映像信号としてサンプルホールド部１１４に出力する処理デバイスである。
【００４８】
図８は、デジタル信号処理部１１４による映像信号処理例を示すフローチャートである。まず隣接画素電圧差算出ブロック１１３Ａに映像信号が入力されると、隣接画素電圧差算出部ブロック１１３Ａにおいて入力映像信号から任意の対象画素に対する駆動電圧と対象画素に隣接する画素に対する駆動電圧との差分が算出される（ステップＳ１）。
【００４９】
続いて、補正量演算ブロック１１３Ｂに、上記ステップＳ１で算出された隣接画素電圧差の情報が入力されるとともに、補正対象画素に対する映像信号データ（駆動電圧情報）が入力される。そして、補正量演算ブロック１１３Ｂにおいて、隣接画素電圧差情報と補正対象画素に対する駆動電圧情報に基づいて補正量設定情報が参照され、補正対象画素に供給する駆動電圧の補正量を求める（ステップＳ２）。
【００５０】
最後に、補正量加算ブロック１１３Ｃに、ステップＳ２で算出された補正対象画素に対する駆動電圧の補正量と当該補正対象画素に対する駆動電圧情報が入力され、駆動電圧と補正量が加算され、出力映像信号として出力される（ステップＳ３）。
【００５１】
次に、デジタル信号処理部１１３（図６参照）の実施の形態の例について、図９を参照して詳細に説明する。
図９は、デジタル信号処理部１１３の要部の詳細構成例を示すブロック図である。デジタル信号処理部１２０は、水平走査方向だけでなく垂直走査方向における補正も対象とするため、入力映像信号の遅延制御が可能となるように構成される。すなわち、デジタル信号処理部１２０は、遅延制御ブロック１２１と、メモリ制御ブロック１２２と、隣接画素電圧差算出ブロック１１３Ａ（図７参照）に対応する水平方向電圧差算出ブロック１２３Ｈ及び垂直方向電圧差算出ブロック１２３Ｖと、補正量演算ブロック１２４と、補正量加算ブロック１２５とを含むようにして構成される。
【００５２】
なお、デジタル信号処理部１２０は、映像信号から同期信号を分離する同期分離回路（図示略）を備える。入力される映像信号がモノクロ（白黒）映像信号の場合、映像信号から同期信号を分離した後の信号は輝度信号である。また例えば入力される映像信号がカラー映像信号の場合、映像信号から同期信号を分離した後の信号は輝度情報と色情報を含んでいる。カラー映像信号の一例としては例えばＲＧＢ信号などが挙げられる。
【００５３】
遅延調整ブロック１２１は、原映像信号から分離された同期信号に基づいて生成した遅延信号をメモリ制御ブロック１２２に出力するとともに、入力された同期信号をサンプルホールド部１１４へ出力する処理デバイスである。
【００５４】
メモリ制御ブロック１２２は、ラインメモリ１２２ａを備え、遅延調整ブロック１２１から供給される遅延信号に基づく時間（タイミング）で入力映像信号を走査線ごとに遅延させる処理デバイスである。ラインメモリには例えばＲＡＭ（Random Access Memory）が用いられる。以降の説明において、メモリ制御ブロック１２２から走査線ごとに遅延された映像信号をライン映像信号と称す。
【００５５】
水平方向電圧差算出ブロック１２３Ｈは、ライン映像信号を受信して、水平走査方向において自画素と隣接画素の各々に供給される駆動電圧の電圧差を検出する処理デバイスである。すなわち、水平方向の処理に関して、時系列的にあるラインのＮ画素目（Ｎは任意の自然数）を自画素とした場合、同一ラインのＮ画素目（自画素）と隣接するＮ−１画素目に供給される駆動電圧の差分（電圧差）を算出する。同様に、同一ラインのＮ画素目（自画素）と隣接するＮ＋１画素目に供給される駆動電圧の差分（電圧差）を算出し、それぞれを補正量演算ブロック１２４に出力する。
【００５６】
同様に、垂直方向電圧差算出ブロック１２３Ｖは、ライン映像信号を受信して、垂直走査方向において自画素と隣接画素との電圧差を検出する処理デバイスである。すなわち、垂直方向の処理に関して、時系列的にＮライン目（Ｎは任意の自然数）の画素を自画素とした場合、Ｎライン目の画素（自画素）とＮ−１ライン目の隣接する画素に供給される駆動電圧の差分（電圧差）を差出する。同様に、Ｎライン目の画素（自画素）とＮ＋１ライン目の隣接する画素に供給される駆動電圧の差分（電圧差）を算出し、それぞれを補正量演算ブロック１２４に出力する。
【００５７】
カラー表示の表示装置であって表示パネルの１画素が例えばＲＧＢの３色のサブ画素からなる場合、上述した水平方向及び垂直方向ともにＮ画素目（自画素）とＮ−１画素（ライン）目及びＮ＋１画素（ライン）目との２系統の差分情報を、ＲＧＢのサブ画素それぞれで算出する。
【００５８】
補正量演算ブロック１２４は、補正量演算ブロック１１３Ｂ（図７参照）に相当する処理デバイスであり、詳しくは後述するものとし、ここでは簡単に説明する。補正量演算ブロック１２４には、水平方向電圧差算出ブロック１２３Ｈ及び垂直方向電圧差算出ブロック１２３Ｖにより算出された電圧差情報、いずれかの電圧差算出ブロックから出力されるライン映像信号、並びに、水平／垂直走査線信号が入力される。水平／垂直走査線信号には、垂直走査方向及び水平走査方向における走査の向きを示す情報が含まれている。補正量演算ブロック１２４は、これらの情報を基に補正対象画素を選択し、選択した補正対象画素に供給される駆動電圧の補正量を算出し、ライン映像信号とともに補正量加算ブロック１２５に出力する。
【００５９】
補正量加算ブロック１２５は、補正量加算ブロック１１３Ｃ（図７参照）に相当し、補正量演算ブロック１２４にて抽出された補正量をライン映像信号に加算して出力映像信号としてサンプルホールド部１１４へ出力する処理デバイスである。
【００６０】
なお、図９において、補正量演算ブロック１２４及び補正量加算ブロック１２５に対して、ライン映像信号をメモリ制御ブロック１２２から直接入力するようにしてもよい。
【００６１】
次に、図９に示した補正量演算ブロック１２４について、図１０を参照して詳細に説明する。
図１０は、補正量演算ブロック１２４の内部構成の例を示すブロック図である。図１０に示すように、補正量演算ブロック１２４は、水平方向選択回路１３１Ｈと、垂直方向選択回路１３１Ｖと、補正量算出回路１３２と、補正量補間回路１３３とを含むように構成される。
【００６２】
本発明で対象とする画質不良現象は、映像信号の反転・非反転（走査方向の反転・非反転）において液晶パネル上の画質不良発生方向が変化しない性質を持つ。つまり電圧差の生じる画素間において、画質不良現象が発生する方向が一定である。このため、水平／垂直走査方向にかかわらず、同方向に補正を行う処理が必要となる。例えば右蒸着液晶表示装置において黒レベルの画素の左側画素に画質不良が発生していた場合、その映像信号を反転した先の黒レベルの画素と左側画素に電圧差があればその左側画素に画質不良が発生する。例えば、プロジェクタシステムであれば反転・非反転が投射方法などに起因する。このようなことから、表示画像を正しく表示するために反転・非反転（走査方向）を設定する。本実施の形態では、水平／垂直方向電圧差算出ブロックで算出した複数の電圧差信号から使用する信号を選択する下記選択回路を設ける。
【００６３】
水平方向選択回路１３１Ｈは、水平方向電圧差算出ブロック１２３Ｈから水平走査方向における自画素と隣接画素の各々に供給される駆動電圧の電圧差情報と、制御部１１５から水平走査線信号を取得する。水平走査方向における自画素と隣接画素との電圧差情報とは、同一ラインのＮ画素目（自画素）と隣接するＮ−１画素目に供給される駆動電圧の差分、同一ラインのＮ画素目（自画素）と隣接するＮ＋１画素目に供給される駆動電圧の差分である。また、水平走査線信号は、画素がマトリクス状に配列されてなる液晶パネルに対する水平走査方向の情報、つまり水平走査方向が左から右であるか逆に右から左であるかを示す情報を含んでいる。あるいは水平走査線信号そのものを解析することで水平走査方向の情報を得るようにしてもよい。そして、水平方向走査回路１３１Ｈは、水平方向電圧差情報と水平走査線信号に基づいて駆動信号を補正すべき画素（補正対象画素）を選択し、その選択情報を補正量算出回路１３２へ供給する。
【００６４】
同様に、垂直方向選択回路１３１Ｖは、垂直方向電圧差算出ブロック１２３Ｖから垂直走査方向における自画素と隣接画素の各々に供給される駆動電圧の電圧差情報と、制御部１１５から垂直走査線信号を取得する。垂直走査方向における自画素と隣接画素との電圧差情報とは、Ｎライン目の画素（自画素）とＮ−１ライン目の隣接する画素に供給される駆動電圧の差分、Ｎライン目の画素（自画素）とＮ＋１ライン目の隣接する画素に供給される駆動電圧の差分である。また、垂直走査線信号は、画素がマトリクス状に配列されてなる液晶パネルに対する垂直走査方向の情報、つまり垂直走査方向が上から下であるか逆に下から上であるかを示す情報を含んでいる。あるいは垂直走査線信号そのものを解析することで垂直走査方向の情報を得るようにしてもよい。そして、垂直方向走査回路１３１Ｖは、垂直方向電圧差情報と垂直走査線信号に基づいて駆動信号を補正すべき画素（補正対象画素）を選択し、その選択情報を補正量算出回路１３２へ供給する。
【００６５】
ここで、電圧差算出ブロックから入力される電圧差信号（電圧差情報）について水平方向電圧差を例に説明する。図１１は、入力映像信号による表示画像１４０とその中央ラインの画像１４０Ａの駆動電圧レベルを示した図である。また、図１２は、図１１に示した表示画像１４０に画質不良が発生した場合の補正対象位置／信号レベル差の検出を説明する図である。
【００６６】
図１１において、表示画像１４０の中央ラインの画像１４０Ａは８画素から構成され、中央の４画素が黒レベル、その周辺４画素がグレーレベルである。黒レベルの４画素の最も左側の画素１４１ｂとはグレーレベルの画素１４１ａが隣接し、黒レベルの４画素の最も右側の画素１４１ｃとはグレーレベルの画素１４１ｄが隣接している。一方、図１２（Ａ）に示す画質不良発生後の表示画像１４１の中央ラインの画像１４１Ａは、４画素の黒レベルの最も左側の画素１４１ｂと隣接する画素１４１ａに白が滲んだような表示になっている。このような状況で、水平方向電圧差算出ブロック１２３Ｈからは入力映像信号に基づいてそれぞれ図１２（Ｂ），（Ｃ）に示す電圧差信号が出力される。
【００６７】
図１２（Ｂ）は、自画素とＮ＋１画素目との電圧差をとった電圧差信号、つまり自画素の右隣の画素の駆動電圧レベルから自画素の駆動電圧レベルを減算した電圧レベル差を示している。この図１２（Ｂ）においては、画素１４１ａと画素１４１ｂとの電圧差（黒電位−グレー電位との差分）が正極性、画素１４１ｃと画素１４１ｄとの電圧差（グレー電位−黒電位との差分）が負極性である。また図１２（Ｃ）は、自画素とＮ−１画素目との電圧差をとった電圧差信号、つまり自画素の駆動電圧レベルから自画素の右隣の画素の駆動電圧レベルを減算した電圧レベル差を示している。この図１２（Ｃ）においては、画素１４１ａと画素１４１ｂとの電圧差（グレー電位−黒電位との差分）が負極性、画素１４１ｃと画素１４１ｄとの電圧差（黒電位−グレー電位との差分）が正極性である。この電圧レベル差の波形から補正対象位置の候補を検出することができる。
【００６８】
このように走査方向によって、自画素とＮ＋１画素目との電圧差をとった電圧差信号と、自画素とＮ−１画素目との電圧差をとった電圧差信号とでは、信号の波形が全く異なる。垂直走査方向においても同様である。このようなとき、水平方向選択回路１３１Ｈ及び垂直方向選択回路１３１Ｖにより、例えば２画素間で電圧差が生じた場合、時系列的に前方の画素を補正対象とするか、後方の画素を補正対象とするか選択可能となる。この選択信号はユーザが定義して指定可能としてもよい。あるいはＴＮ型とＶＡ型のような液晶表示装置１００の構造の違いや蒸着方向（プレチルトの向き）等によって画質不良の生じる画素が変わるので、水平／垂直方向選択回路は液晶表示装置の構造を示す情報や蒸着方向情報等を取得して選択信号に反映する。
【００６９】
補正量算出回路１３２は、水平方向選択回路１３１Ｈからの水平方向選択情報と、垂直方向選択回路１３１Ｖからの垂直方向選択情報と、水平／垂直方向電圧差算出ブロックからのライン映像信号とに基づいて、補正対象画素に対する駆動電圧の補正量を算出する。
【００７０】
水平方向選択回路１３１Ｈから供給される水平方向選択情報は、水平走査線信号に応じて同一ラインにおける自画素とＮ−１画素目との電圧差、もしくは自画素とＮ＋１画素目との電圧差のいずれかの情報が含まれている。同様に、垂直方向選択回路１３１Ｖから供給される垂直方向選択情報は、垂直走査線信号に応じてＮライン目の自画素とＮ−１ライン目の隣接画素との電圧差、Ｎライン目の自画素とＮ＋１ライン目の隣接画素との電圧差のいずれかの情報が含まれる。また、ライン映像信号には、自画素及び補正対象画素を始めとして各画素に対する駆動電圧情報が含まれている。
【００７１】
補正量算出回路１３２は、これら水平方向選択情報、垂直方向選択情報、及び、ライン映像信号に含まれた補正対象画素に対する駆動電圧の情報をパラメータとし、当該補正対象画素に対する駆動電圧の補正量を算出する。また、本実施の形態の補正量算出回路１３２は、水平方向選択情報、垂直方向選択情報、及び、駆動電圧の情報に基づいて２次元又は３次元のルックアップテーブル（以下、「ＬＵＴ」という。）１３２ａを備えている。
【００７２】
ＬＵＴ１３２ａには、自画素の入力映像信号の電圧レベルと、自画素と隣接する画素の設定電圧レベルすなわち自画素と隣接画素との電圧レベルの差分に対応して、補正対象画素に加えるべき補正量が設定されている。補正値は、補正対象画素に対する駆動電圧を補正した後の当該補正対象画素の平均輝度が、当該補正対象画素に補正前の入力映像信号に基づく駆動信号を供給した場合と同様の輝度となるように設定されている。このようにすることにより、補正前の表示画像の表示パターンと補正後の表示画像の表示パターンが同じものになる。
【００７３】
またＬＵＴ１３２ａは、自画素の入力映像信号の電圧レベルと、自画素と隣接画素の２画素間の電圧レベル差との関係によって決定される補正対象点が離散的に設定されている。なお、自画素と隣接画素との電圧レベルの差が少ないときは発生する横電界が弱く画質不良の発生が少ない。したがって、自画素と隣接画素との電圧レベルの差に対する閾値を設定し、この閾値を超えた場合に補正対象画素に対する駆動信号の補正を実施する。このようにすることにより、液晶パネル１１８を構成する全画素に対して補正をすることなく、補正をした場合の画質不良改善の効果が高い画素に対してのみ効率よく補正を実施できる。なお、補正量についても、ユーザが定義して指定できるようにしてもよい。
【００７４】
またＬＵＴ１３２ａは、制御部１１５から供給される液晶表示装置１００の環境情報に応じて複数のテーブルが存在する。液晶表示装置１００の環境情報としては、例えば、水平／垂直走査方向、プレチルトの向き、隣り合う２画素間の距離（ギャップ）などがある。そこで、水平走査方向が左（右）から右（左）の場合に自画素と左（右）側の隣接画素との関係で参照するテーブル、垂直走査方向が上（下）から下（上）の場合に自画素と上（下）側の隣接画素との関係で参照するテーブルを用意する。また、プレチルトの向きが液晶パネル１１８正面に対し左（右）向きの場合に参照するテーブルを用意する。さらに、隣り合う２画素間の距離により発生する横電界の強さが変わるので、仮に隣り合う画素に印加する駆動電圧が同じもしくは２画素間の電圧差が同じでも、２画素間のギャップを考慮して補正対象画素に対する駆動電圧の補正量の設定値を変える。このようにＬＵＴ１３２ａは、種々の環境情報又はそれらの組合せに対応できるように内容及び補正量が設定されている。
【００７５】
補正量補間回路１３３は、補正量算出回路１３２がＬＵＴ１３２ａを参照して算出した補正量を補間して出力するものである。例えば、上記ＬＵＴ１３２ａには、補正対象点が離散的に設定されているので、自画素の入力映像信号の電圧レベルに直接対応する補正対象点が存在しないことがあり、この場合、例えば入力映像信号の電圧レベルに最も近い２つの補正対象点が選択される。同様に、自画素と隣接画素の２画素間の電圧レベル差に直接対応する補正対象点が存在しない場合、例えば２画素間の電圧レベル差に最も近い２つの補正対象点が選択される。そして、補正量に対するこれら４つの補正対象点について線形補間等の補間処理を実施し、処理結果を補正量加算ブロック１２５へ出力する。
【００７６】
なお、本実施の形態においては、補正量算出回路１３２はＬＵＴ１３２ａを備えるようにしたが、この例に限られない。例えば、例えば補正量算出回路１３２が水平／垂直方向選択回路からの選択情報及び補正対象画素の駆動電圧情報と補正量を対応づけた（選択情報，駆動電圧）−（補正量）対応曲線のようなデータを備えていてもよい。この対応曲線に基づいて、補正量算出回路１３２に入力される情報から補正対象画素の補正量が一意的に決定される。あるいはユーザが定義して補正量を指定できるようにしてもよい。さらには、液晶表示装置１００の外部のデジタル信号制御部（図示略）とシリアル・インタフェース等を利用して通信を行うことで補正量設定を実施し、設定内容をレジスタ等の不揮発性記憶手段に記録する。このように様々な形態により設定することが可能である。なお、補正量の演算にＬＵＴ１３２ａを使用しない場合、補正量補間回路１３３は不要であり、補正量算出回路１３２において算出された補正量を直接、補正量加算ブロック１２５へ出力するようにしてもよい。
【００７７】
次に、画質不良の改善例についてＶＡ型かつ右蒸着の液晶表示装置を例に説明する。
図１３（Ａ），（Ｂ），（Ｃ）は、ある画質不良発生時の水平方向の表示画像とそれぞれの駆動電圧レベルの例を示す図であり、それぞれ図４（Ａ），（Ｂ），（Ｃ）に示したものと同じである。また、図１４は、図１３に示した表示画像に対応する補正後の表示画像とそれぞれの駆動電圧レベルの例を示す図である。
【００７８】
図１３（Ａ）において、画質不良が発生している補正前の１ライン（７画素）の表示画像５１Ａは、中央部分の３画素の左側に隣接する画素５１ａに、白が滲んだような表示パターンである。本来であれば画素５１ａはグレーレベルの輝度で表示される。そこで、本実施の形態においては、補正量演算ブロック１２４（図９，１０を参照）の水平方向選択回路１３１Ｈが、液晶表示装置の構造的特徴やプレチルトの向きなどから補正対象位置として画素５１ａを選択する。そして、補正量算出回路１３２は、既述した各情報をパラメータとしてＬＵＴ１３２ａを参照し、入力映像信号中の補正対象画素である画素５１ａに対応する駆動電圧に対して負極性の補正量１６１を加算する。その結果、画素５１ａの駆動電圧レベルが下がり、白滲みが解消されたグレーレベルの画素１５１ａを含む表示画像１５１Ａが得られる。
【００７９】
また、図１３（Ｂ）において、画質不良が発生している補正前の１ライン（７画素）の表示画像５２Ａは、中央部分の３画素の右側に隣接する画素５２ａに、黒が滲んだような表示パターンである。本来であれば画素５２ａは白レベルの輝度で表示される。そこで、本実施の形態においては、補正量演算ブロック１２４の水平方向選択回路１３１Ｈが、液晶表示装置の構造的特徴やプレチルトの向きなどから補正対象位置として画素５２ａを選択する。そして、補正量算出回路１３２は、既述した各情報をパラメータとしてＬＵＴ１３２ａを参照し、入力映像信号中の補正対象画素である画素５２ａに対応する駆動電圧に対して正極性の補正量１６２を加算する。その結果、画素５２ａの駆動電圧レベルが上がり、黒滲みが解消された白レベルに近い画素１５２ａを含む表示画像１５２Ａが得られる。
【００８０】
さらに、図１３（Ｃ）において、画質不良が発生している補正前の１ライン（７画素）の表示画像５３Ａは、中央部分の３画素のうち最も右側に位置して白レベルの画素と隣接する画素５３ａに、黒が混じったような表示パターンである。本来であれば画素５３ａはグレーレベルの輝度で表示される。そこで、本実施の形態においては、補正量演算ブロック１２４の水平方向選択回路１３１Ｈが、液晶表示装置の構造的特徴やプレチルトの向きなどから補正対象位置として画素５３ａを選択する。そして、補正量算出回路１３２は、既述した各情報をパラメータとしてＬＵＴ１３２ａを参照し、入力映像信号中の補正対象画素である画素５３ａに対応する駆動電圧に対して正極性の補正量１６３を加算する。その結果、画素５３ａの駆動電圧レベルが上がり、黒混じりが解消されたグレーレベルの画素１５３ａを含む表示画像１５３Ａが得られる。
【００８１】
なお、液晶パネル１１８がカラー表示の場合、１画素は例えばＲＧＢのサブ画素から構成される。この場合、ＲＧＢの各サブ画素とその隣接する画素に着目して映像信号の補正を行う。例えば、水平方向においては、隣接画素のＢ画素−自画素のＲ画素、自画素のＲ画素−自画素のＧ画素、自画素のＧ画素−自画素のＢ画素、自画素のＢ画素−隣接画素が隣接する位置関係にある。一方、垂直方向においては、自ラインのＲ画素−隣接ラインの隣接するＲ画素、自ラインのＧ画素−隣接ラインの隣接するＧ画素、自ラインのＢ画素−隣接ラインの隣接するＢ画素が隣接する位置関係にある。垂直方向の場合、隣接するラインは自ラインの上側及び下側の２つがある。
【００８２】
以上説明したように、第１の実施の形態に係る液晶表示装置は、同一フレーム期間において隣接する２画素に入力される映像信号の電位差を検出する。そして、隣接する２画素に対する入力映像信号に電位差がある場合、２画素間の電位差、走査方向さらには配向膜の蒸着方向（プレチルト方位）に基づいて、補正の対象となる画素を選択する。次に、２画素間の電位差及び補正対象画素に対応する入力映像信号の電位に基づいて例えば補正量が書き込まれたＬＵＴを参照し、入力映像信号の補正対象画素に対応する電位（駆動電圧）の補正量を算出する。このとき、２画素間の距離も考慮した上で補正量を算出するとより適当な値を得ることができる。そして、算出した補正量から補正対象画素に入力する映像信号の電位、すなわち補正対象画素に対する駆動電圧の値を補正する。
【００８３】
ここで隣接する２画素は、水平方向又は垂直方向の位置関係を想定している。したがって、２画素間の電位差とは、任意の画素（自画素）と隣接画素との間（水平方向）、又は、あるラインの任意の画素と隣接ラインの隣接画素との間（垂直方向）の電位差である。
【００８４】
したがって、マトリクス駆動方式の液晶パネルにおいて、同一フレーム期間において水平方向又は垂直方向に隣り合う画素に対する入力映像信号を適宜補正して、２画素間の電位差を小さくし、横電界の発生を抑制もしくは横電界を弱くすることができる。その結果、２画素間に発生する横電界の影響で液晶分子の配向（液晶配向）が所望の配向からずれることを抑制できるので、画素透過率の変動による画質不良が改善される。
【００８５】
なお、本実施の形態では、本発明における映像信号処理機能（補正機能）を直視型の液晶表示装置に適用したが、マトリクス駆動方式を利用している他の表示装置にも適用することができる。例えば、液晶パネルを利用しているプロジェクタに本発明の映像信号処理機能を実装できる。
【００８６】
以下、図１５及び図１６を参照し、本発明の第２の実施の形態として、本発明における映像信号処理機能（補正機能）を適用したプロジェクタを説明する。図１５は、プロジェクタ全体の構成例を示すブロック図である。また図１６は、図１５に示したプロジェクタの光学系の構成例を示す図である。
【００８７】
まず、プロジェクタの全体構成例について説明する。
図１５に示すように、プロジェクタ３００は主に、入力映像信号を処理する映像信号処理２１０と、照明光学系２２０と、液晶パネル２３０と、投射光学系２４０を含むようにして構成される。
【００８８】
映像信号処理回路２１０は、図６に示した映像信号処理回路１１０とほぼ同様の構成及び機能を備え、入力された映像信号を液晶パネル２３０の表示に適した信号形式のプロジェクタ用映像信号に処理するものである。この映像信号処理回路２１０は、Ａ／Ｄ・ＰＬＬ部２１１と、映像信号変換部２１２と、デジタル信号処理部２１３と、ＬＣＤドライバ２１４と、制御部２１５とを含むようにして構成される。
【００８９】
ＬＣＤドライバ２１４は、図６に示したＸドライバ１１７Ｘ及びＹドライバ１１７Ｙの機能を備え、制御部２１５により制御された所定のタイミングで例えば３板式の液晶パネル２３０へ映像信号を供給する。このＬＣＤドライバ２１４に、サンプルホールド部１１４や画像メモリ１１６の機能を実装するようにしてもよい。
【００９０】
Ａ／Ｄ・ＰＬＬ部２１１と、映像信号変換部２１２と、デジタル信号処理部２１３と、制御部２１５については、図６に記載したものと同様の機能を備えており、詳細な説明を割愛する。
【００９１】
次に、プロジェクタの光学系の構成例について説明する。
図１６に示すように、例えば超高圧水銀ランプ（ＵＨＰランプ）やメタルハライドランプ等の放電ランプ等とリフレクタ（放物面鏡）からなる光源２２１を備える。光源２２１の光は、リフレクタにより光軸にほぼ平行な平行光束となるようにコリメートされて出射される。
【００９２】
光源２２１から出射された光束は、フィルタ２２２に入射されノイズ等の不要な周波数成分の光束が除去された後、フライアイレンズ（マルチレンズアレイ）２２３に入射される。光束がフライアイレンズ２２３を透過することで、後述する空間光変調素子の有効開口に、効率よくかつ均一に調整される。
【００９３】
フライアイレンズ２２３を透過した光束は、ＰＳ分離合成部２２４で偏光成分が高効率に分離され、一定方向に偏光変換されることで最適な光量が確保される。そして、レンズ２２５を透過し、ダイクロイック・ミラー２２６Ｒ以降の色分離／合成光学系に入射される。
【００９４】
まず、ダイクロイック・ミラー２２６Ｒは、赤色の光束Ｒを反射し、緑色の光束Ｇ及び青色の光束Ｂを透過する。このダイクロイック・ミラー２２６Ｒで反射した赤色の光束Ｒは、ミラー２２７ａにより光路を９０゜偏向され、赤色用のコンデンサレンズ２２８Ｒに導かれる。
【００９５】
一方、ダイクロイック・ミラー２２６Ｒにて透過された緑色及び青色の光束Ｇ，Ｂはダイクロイック・ミラー２２６Ｇにより分離されることになる。すなわち、このダイクロイック・ミラー２２６Ｇにおいて、緑色の光束Ｇが反射されて進行方向を９０゜偏向され、緑色用のコンデンサ・レンズ２２８Ｇに導かれる。
【００９６】
また、赤色の光束Ｒは、ダイクロイック・ミラー２２６Ｇを透過して直進し、ミラー２２７ｂ，２２７ｃを介して、青色用のコンデンサ・レンズ２２８Ｂに導かれる。
【００９７】
そして、赤色、緑色、青色の各光束Ｒ，Ｇ，Ｂは、各々のコンデンサ・レンズ２２８Ｒ，２２８Ｇ，２２８Ｂを通過して、各色用の空間光変調素子にそれぞれ入射される。
【００９８】
これら各色の空間光変調素子は、それぞれ液晶パネルと２枚の偏光板から構成されている。例えば赤色用の空間光変調素子は、赤色用の液晶パネル２３０Ｒを有するとともに、この液晶パネル２３０Ｒの前段に入射光の偏光方向を一定方向に揃えるための入射側偏光板（図示略）を有している。また、赤色用の液晶パネル２３０Ｒの後段には、出射光の所定の偏光面を持つ光成分のみ透過させる偏光板（図示略）が配置され、液晶を駆動するＬＣＤドライバ２１４から供給される電圧により、透過光の強度を表示画像に応じて変調するようになされている。同様に、緑色用の空間変調素子は、緑色用の液晶パネル２３０Ｇと２枚の偏光板を備え、青色用の空間変調素子は、青色用の液晶パネル２３０Ｂと２枚の偏光板を備えている。
【００９９】
空間光変調素子により光変調された各色の光束は、ダイクロイック・プリズム（光合成素子）２４１に対して、３方向から入射される。このダイクロイック・プリズム２４１は、４分割された立方体状のプリズムと、該分割面に形成された反射膜とが組み合わされて構成されている。
【０１００】
ダイクロイック・プリズム２４１において、赤色の光束Ｇは反射膜で反射され、また青色の光束Ｂも反射膜で反射されて、投射レンズ２４２に向けて出射される。そして緑色の光束Ｇは、ダイクロイック・プリズム２４１内を直進して透過し、投射レンズ２４２に向けて出射される。これにより、各光束Ｒ，Ｇ，Ｂが１つの光束に合成された状態で、投射レンズ２４１に向けて出射される。
【０１０１】
投射レンズ２４２は、ダイクロイック・プリズム２４１から入射された光束を投射光に変換して、例えば反射型スクリーンの前面に対して投射する。一般的に、液晶パネルを光変調素子として用いる前面投射型表示装置においては、液晶パネルが偏光状態を利用することから、所定の偏光状態の投射光を投射する。
【０１０２】
液晶パネル２３０の種類としては、図１５，１６に示した透過型液晶パネルの他、反射型液晶パネルによるものなどが存在する。
【０１０３】
以上のとおり、第２の実施の形態においては、デジタル信号処理部２１３が、同一フレーム期間における２画素間（サブ画素間を含む）の電位差、走査方向さらにはプレチルト方位に基づいて、各色の液晶パネル内の補正対象画素を選択する。次に、２画素間の電位差及び各画素に対応する入力映像信号の電位に基づいて例えば補正量が書き込まれたＬＵＴを参照し、入力映像信号の補正対象画素に対応する電位（駆動電圧）の補正量を算出する。そして、各色の液晶パネルについて、算出した補正量から補正対象画素に入力する映像信号の電位、すなわち補正対象画素に対する駆動電圧の値を補正する。
【０１０４】
したがって、上記第１の実施の形態の例と同様に、マトリクス駆動方式の液晶パネルを用いたプロジェクタにおいて、同一フレーム期間において水平／垂直方向に隣り合う画素に対する入力映像信号を適宜補正して、２画素間の電位差を小さくすることができる。これにより、横電界の発生を抑制もしくは横電界を弱くすることができる。その結果、２画素間に発生する横電界の影響で液晶分子の配向（液晶配向）が所望の配向からずれることを抑制できるので、画素透過率の変動による画質不良が改善される。
【０１０５】
なお、図１５，１６に示したプロジェクタは投射型表示装置の一例であり、投射型表示装置の構成はこの例に限られない。
【０１０６】
また、本発明における映像信号処理機能（補正機能）を、有機ＥＬ素子を用いたマトリクス駆動方式の表示装置にも適用することができる。
【０１０７】
以下、本発明の第３の実施の形態として、本発明における映像信号処理機能（補正機能）を適用した有機ＥＬ素子を用いた表示装置を説明する。有機ＥＬ表示装置の一例として、例えば、特開２００７−１２３２４０号公報（公開公報１）に記載されているようなものがある。本発明の第３の実施の形態に係る有機ＥＬ表示装置の一例として、公開公報１に記載されている有機ＥＬ表示装置を、図面を参照して簡単に説明する。
【０１０８】
図１７は、公開公報１に記載されている有機ＥＬ素子の概略構成例を示し、（Ａ）は断面図、（Ｂ）は平面図である。図１７に示す有機ＥＬ表示装置３００は、上面発光型のアクティブマトリクス方式の有機ＥＬ表示装置の例である。
【０１０９】
図１７に示すように、例えばガラスなどの絶縁材料からなる基板３０１の表示領域３０２上に、駆動回路３０３が形成されている。この駆動回路３０３は、以後の工程で表示領域３０２に形成される有機ＥＬ素子（発光素子）を駆動するための回路であり、例えばモリブデン（Ｍｏ）で形成されるＴＦＴ回路３０３ａとこのＴＦＴ回路３０３ａ上にＴＦＴ絶縁膜３０３ｂを介して配置され、例えばアルミニウム（Ａｌ）で形成されるＴＦＴ回路３０３ｃとを備えている。このＴＦＴ回路３０３ａとＴＦＴ回路３０３ｃとからは、一部が外部接続端子３０４として、表示領域３０２よりも外側の基板３０１上に引き出されている。ここで、表示領域３０２の外側の外部接続端子３０４が形成される領域を外部端子領域３０５とする。ここでは、例えば矩形状の基板３０１の４辺のうち１角を構成する２辺に沿って外部端子領域３０５が設けられていることとする。
【０１１０】
この駆動回路３０３が形成された基板３０１上に、ポジ型感光性ポリベンゾオキサゾール等からなる第１絶縁膜３０６が塗布形成されている。この第１絶縁膜３０６は、基板３０１の表面側に生じた凹凸を平坦化する平坦化膜として機能する。
【０１１１】
第１絶縁膜３０６にＴＦＴ回路３０３ｃと接続するためのコンタクトホール３０７が形成されている。また、外部接続端子３０４上を覆う第１絶縁膜３０６にも開口部３０８が形成され、外部接続端子３０４の表面が露出する。
【０１１２】
また、コンタクトホール７７を埋め込む状態で、第１絶縁膜３０６上に、ＩＴＯ膜、Ａｇ合金膜、ＩＴＯ膜が基板１側から順次積層された導電材料層（図示省略）が成膜されている。
【０１１３】
表示領域３０２内の第１絶縁膜３０６上には、コンタクトホール３０７を介してＴＦＴ回路３０３ｃに接続され、各画素に対応する下部電極（陽極）３０９が配列形成されている。また、表示領域３０２の周縁部上の第１絶縁膜３０６上に、補助配線３１０が形成されている。この補助配線３１０は、約３ｍｍの幅で額縁状に形成されているとともに、ここでの図示を省略した駆動回路と接続されている。
【０１１４】
下部電極３０９及び補助配線３１０が設けられた第１絶縁膜３０６上には、例えばポジ型感光性ポリベンゾオキサゾールからなる第２絶縁膜３１１が塗布形成されている。また、表示領域３０２内に各画素、すなわち、有機ＥＬ素子を形成するための画素開口３１２が形成されて、下部電極３０９の表面が露出するとともに、補助配線３１０の表面も露出する。さらに、画素開口３１２内の下部電極３０９上には、各色の有機ＥＬ素子３１３における有機層３１４、すなわち、赤色有機層３１４Ｒ、緑色有機層３１４Ｇ、青色有機層３１４Ｂがそれぞれ所定の膜厚で形成されている。例えば、赤色有機層３１４Ｒの膜厚が約１５０ｎｍ、緑色有機層３１４Ｇの膜厚が約１００ｎｍ、青色有機層３１４Ｂの膜厚が約２００ｎｍである。
【０１１５】
以上のように、各有機層３１４が形成された基板３０１の有機層３１４上、第２絶縁膜３１１上及び補助配線３１０上に、例えばＬｉＦからなる電子注入層（図示省略）が約１ｎｍの膜厚で形成されている。この電子注入層上に例えば半透過性のＭｇＡｇ合金からなる上部電極３１５が形成されている。電子注入層を介して補助配線３１０と上部電極（陰極）３１５とが接続されている。なお、ここでは、下部電極３０９が陽極、上部電極３１５が陰極である例について説明するが、下部電極３０９が陰極、上部電極３１５が陽極であってもよい。
【０１１６】
以上のように、有機ＥＬ表示装置３００は、基板３０１の表示領域３０２上に、下部電極３０９と上部電極３１５とで有機層３１４を挟持してなる有機ＥＬ素子３１３が配列形成されているとともに、外部端子領域３０５には駆動回路３０３から引き出された外部接続端子３０４が露出している。
【０１１７】
以上のとおり、第３の実施の形態においては、上述した第１，２の実施の形態の例と同様にして、同一フレーム期間における２画素間（サブ画素間を含む）の電位差、走査方向に基づいて、有機ＥＬ素子３１３内の補正対象画素を選択する。次に、２画素間の電位差及び各画素に対応する入力映像信号の電位に基づいて例えば補正量が書き込まれたＬＵＴを参照し、入力映像信号の補正対象画素に対応する電位（駆動電圧）の補正量を算出する。そして、有機ＥＬ素子３１３について、算出した補正量から補正対象画素に入力する映像信号の電位、すなわち補正対象画素に対する駆動電圧の値を補正する。
【０１１８】
したがって、マトリクス駆動方式の有機ＥＬ表示装置において、同一フレーム期間において水平／垂直方向に隣り合う画素に対する入力映像信号を適宜補正して、２画素間の電位差を小さくすることができる。これにより、横電界の発生を抑制もしくは横電界を弱くすることができる。その結果、２画素間に発生する横電界の影響を排除できるので、横電界による画質不良が改善される。
【０１１９】
さらに、本発明における映像信号処理機能（補正機能）を、プラズマ表示装置にも適用することができる。
【０１２０】
以下、本発明の第４の実施の形態として、本発明における映像信号処理機能（補正機能）を適用したプラズマ表示装置を説明する。プラズマ表示装置の一例としては、例えば、特開２００７−７３５１３号公報（公開公報２）に記載されているようなものがある。本発明の第４の実施の形態に係るプラズマ表示装置の一例として、公開公報２に記載されているプラズマ表示装置を、図面を参照して簡単に説明する。
【０１２１】
図１８は、プラズマ表示装置の構成を示す要部断面図である。図１９は、図１８に示したプラズマ表示装置の要部平面図であり、（Ａ）は上部電極層、（Ｂ）は下部電極層、及び（Ｃ）は誘電層を示す。
【０１２２】
図１８，１９に示すプラズマ表示装置４００は、マイクロ放電構造の寄生容量を減らすため、通孔４１６，４３６の周辺を除いた電極部分を除去している。また、通孔４４０の周辺の個別電極４１２、４３２部分に電圧を印加するための接続部４１４、４３４を形成する際に、マトリクス状のプラズマ表示装置のような構成を有するようにしてある。
【０１２３】
上部電極４１０の接続部４１４を図１９（Ａ）に示すように、縦方向、あるいは横方向に形成して一群の第１電極４１８を設け、そして、下部電極４３０の接続部４３４を図１９（Ｂ）に示すように、第１電極とほぼ垂直に形成して一群の第２電極４５８を設けている。誘電層４２０の通孔４２６をデルタ配列にするため、図１９（Ｂ）に示すように、第２電極４５８は、横に形成された直線状の接続部４３４と、その上下にジグザグ状に配列された通孔を囲む個別電極４３２とから構成する。全体的には第２電極が横方向に形成され、第２電極に包括される電極層の通孔も横方向に配列される一群の通孔に含まれるとみなす。
【０１２４】
また、第１電極をアドレス電極としてアドレス駆動ドライバの各端子に接続し、第２電極をスキャン電極としてスキャン駆動ドライバの各端子に接続する。この場合、図１９（Ｂ）の最も上側にある第１スキャン電極に負電圧が印加され、図１９（Ａ）の最も左側にある第１アドレス電極と、３番目の第３アドレス電極に正電圧が印加される。各電極間に、放電可能な電位差が生じると、配列された通孔の第１行の第１及び第２番目で放電が起こるようになる。
【０１２５】
また、第２、第３スキャン電極に順次に電圧が印加されて、各アドレス電極にも表示する部分に相応して電圧を印加すると、当該通孔で放電が行われる。そのような方式により、全体の通孔をスキャンすると、各通孔の放電有無による残像効果によって画像が表示される。
【０１２６】
図１８に示す上下部電極４１０，４３０の外側に配設される基板、４５０，４６０は、基板内部を密閉するためのものである。これら基板の周辺部にはシールが施されている。放電空間を形成する内部を排気口（図示せず）のみを除いてシールした後、内部にある空気を排出し、その代わりに放電ガスを適正な圧力で投入する。次いで、排気口を封止する。このようにして、電圧が印加される際、電極が空気中の酸素と接して酸化して劣化するのを防止し、放電ガスを電極の蒸発の抑止と放電効率の増加のために用いる。
【０１２７】
以上のとおり、第４の実施の形態においては、上述した第１，２，３の実施の形態の例と同様にして、同一フレーム期間における２画素間（サブ画素間を含む）の電位差、走査方向に基づいて、プラズマ表示装置４００内の補正対象画素を選択する。次に、２画素間の電位差及び各画素に対応する入力映像信号の電位に基づいて例えば補正量が書き込まれたＬＵＴを参照し、入力映像信号の補正対象画素に対応する電位（駆動電圧）の補正量を算出する。そして、算出した補正量から補正対象画素に入力する映像信号の電位、すなわち補正対象画素に対する駆動電圧の値を補正する。
【０１２８】
したがって、マトリクス駆動方式のプラズマ表示装置において、同一フレーム期間において水平／垂直方向に隣り合う画素に対する入力映像信号を適宜補正して、２画素間の電位差を小さくすることができる。これにより、横電界の発生を抑制もしくは横電界を弱くすることができる。その結果、２画素間に発生する横電界の影響を排除できるので、横電界による画質不良が改善される。
【０１２９】
その他、本発明は、上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の変形、変更が可能である。
【図面の簡単な説明】
【０１３０】
【図１】横電界による画質不良現象の例を示す図である。
【図２】画質不良現象の発生原理の説明図である。
【図３】液晶表示装置の概略構成を示す図である。
【図４】垂直配向型（右蒸着）の液晶表示装置における画質不良現象の例を示す図である。
【図５】ＴＮ型液晶パネルとＶＡ型液晶パネルの画質不良現象の例を示す図である。
【図６】本発明の第１の実施の形態に係る液晶表示装置の構成例を示すブロック図である。
【図７】図６に示したデジタル信号処理部の概略構成例を示すブロック図である。
【図８】デジタル信号処理部による映像信号処理方法を示すフローチャートである。
【図９】図７に示したデジタル信号処理部の要部の詳細構成例を示すブロック図である。
【図１０】図８に示した補正量演算ブロックの内部構成例を示すブロック図である。
【図１１】入力映像信号に基づく表示画像の例を示す図である。
【図１２】電圧差信号選択による補正位置設定例の説明図である。
【図１３】画質不良発生時の表示画像と駆動電圧レベルの例を示す図である。
【図１４】補正後の表示画像と駆動電圧レベルの例を示す図である。
【図１５】本発明の第２の実施の形態に係るプロジェクタ全体の構成例を示すブロック図である。
【図１６】図１５に示したプロジェクタの光学系の構成例を示す図である。
【図１７】本発明の第３の実施の形態に係る有機ＥＬ表示装置の概略構成例を示す図である。
【図１８】本発明の第４の実施の形態に係るプラズマ表示装置の構成を示す要部断面図である。
【図１９】図１７に示したプラズマ表示装置の上部電極層、下部電極層及び誘電層を示した平面図である。
【符号の説明】
【０１３１】
１００…液晶表示装置、１１０…映像信号処理回路、１１３…デジタル信号処理部、１１６…画像メモリ、１１７Ｘ…Ｘドライバ、１１７Ｙ…Ｙドライバ、１１８…液晶パネル、１１３Ａ…隣接画素電圧差算出ブロック、１１３Ｂ…補正量演算ブロック、１１３Ｃ…補正量加算ブロック、１２０…デジタル信号処理部、１２１…遅延調整ブロック、１２２…メモリ制御ブロック、１２２ａ…ラインメモリ、１２３Ｈ…水平方向電圧差算出ブロック、１２３Ｖ…垂直方向電圧差算出ブロック、１２４…補正量演算ブロック、１２５…補正量加算ブロック、１３１Ｈ…水平方向選択回路、１３１Ｖ…垂直方向選択回路、１３２…補正量算出回路、１３２ａ…ＬＵＴ、１３３…補正量補間回路、２００…プロジェクタ、２１０…映像信号処理回路、２１３…デジタル信号処理部、２１４…液晶ドライバ、２２０…照明光学系、２２１…光源、２３０…液晶パネル、２３０Ｒ…液晶パネル（Ｒ）、２３０Ｇ…液晶パネル（Ｇ）、２３０Ｂ…液晶パネル（Ｂ）、２４０…投射光学系、３００…有機ＥＬ素子、４００…プラズマ表示装置
【図３】
0004720843.tif 000002
【図６】
0004720843.tif 000003
【図７】
0004720843.tif 000004
【図８】
0004720843.tif 000005
【図９】
0004720843.tif 000006
【図１０】
0004720843.tif 000007
【図１５】
0004720843.tif 000008
【図１６】
0004720843.tif 000009
【図１７】
0004720843.tif 000010
【図１８】
0004720843.tif 000011
【図１９】
0004720843.tif 000012
【図１】
0004720843.tif 000013
【図２】
0004720843.tif 000014
【図４】
0004720843.tif 000015
【図５】
0004720843.tif 000016
【図１１】
0004720843.tif 000017
【図１２】
0004720843.tif 000018
【図１３】
0004720843.tif 000019
【図１４】
0004720843.tif 000020