(57)【特許請求の範囲】
【請求項１】
支持用基板（１、３０１）とこの支持用基板の上に形成された素子形成膜（２００、３０２）とから構成され、
前記素子形成膜は、前記素子形成膜に形成された溝を介して、可動部（２Ａ）を有し該可動部の変位に伴う容量変化を検出するセンサ素子部と、該センサ素子部の外周に配置された外周部（２０１、３１３）とに画定されており、
前記外周部には、制御回路から電圧が印加されることによって、前記外周部の電位を固定する手段（２０２、３５０〜３５２）が備えられており、
前記センサ素子部は、前記可動部（２Ａ）に設けられた可動電極（３０４、３０５）と、前記可動電極と対向配置され前記支持用基板（３０１）に固定支持された固定電極（３０６、３０７）とから構成される容量検出部（３０４〜３０７）を有し、
前記可動電極から、前記可動電極と前記固定電極との間の容量変化を出力するようになっており、
前記外周部の電位を固定する手段（３５０〜３５２）において固定する電位を前記可動電極と同電位とすることを特徴とする半導体力学量センサ。
【請求項２】
前記センサ素子部は、複数個の前記容量検出部（３０４〜３０７）を備えており、前記外周部の電位を固定する手段（３５０、３５１）は、前記複数個の容量検出部の各々に対応して設けられていることを特徴とする請求項１に記載の半導体力学量センサ。
【請求項３】
前記容量検出部（３０４〜３０７）は２個であり、個々の前記容量検出部は略同レベルの大きさの容量変化を伴うものであり、
第１の容量検出部（３０４、３０６）とこれに対応する前記外周部の電位を固定する手段（３５０）との距離、および、第２の容量検出部（３０５、３０７）とこれに対応する前記外周部の電位を固定する手段（３５１）との距離は略同じであることを特徴とする請求項２に記載の半導体力学量センサ。
【請求項４】
前記第１の容量検出部（３０４、３０６）と前記第２の容量検出部（３０５、３０７）とを結ぶ線と直交する対称軸に対して、各々の前記外周部の電位を固定する手段（３５０、３５１）は対称に配置されていることを特徴とする請求項３に記載の半導体力学量センサ。
【請求項５】
前記センサ素子部は、各々の前記容量検出部（３０４〜３０７）毎に設けられた容量変化を引き出すためのパッド（３１０、３１１）と、各々の前記容量検出部と各々の前記パッドとを電気的に接続する導体部（３１０ａ、３１１ａ）とを含んでなり、
各々の前記導体部の抵抗値が略同じであり、且つ、各々の前記導体部の周囲に位置する前記溝（Ｓ２）は略同じ容積で形成されていることを特徴とする請求項２ないし４のいずれか１つに記載の半導体力学量センサ。
【請求項６】
前記センサ素子部は２個の前記容量検出部（３０４〜３０７）を備え、個々の前記容量検出部は略同レベルの大きさの容量変化を伴うものであり、
前記外周部の電位を固定する手段（３５２）は、前記第１の容量検出部（３０４、３０６）と前記第２の容量検出部（３０５、３０７）とを結ぶ線と直交する対称軸上に配置されていることを特徴とする請求項１に記載の半導体力学量センサ。
【請求項７】
前記外周部（２０１、３１３）において、前記外周部の電位を固定する手段（２０２、３５０〜３５２）よりも外縁側には絶縁溝（３６０）が形成され、該絶縁溝の外縁側と内縁側とは絶縁されていることを特徴とする請求項１ないし６のいずれか１つに記載の半導体力学量センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、梁構造の可動部と固定部を有し、例えば、可動部と固定部の間の容量変化を検出することにより、加速度、ヨーレート、振動等の力学量を検出する半導体力学量センサに関する。
【背景技術】
【０００２】
従来、梁構造の可動部を有する半導体力学量センサとして、貼り合わせ基板を用いたサーボ制御式の差動容量型加速度センサが提案されている（例えば、特許文献１参照）。このものは、基板（支持用基板）上に可動部をなす梁構造体と固定部を形成して構成されており、梁構造体と固定部の間の容量変化を検出することにより力学量を検出する。梁構造体は、第１のアンカー部と、この第１のアンカー部により梁部を介して支持され加速度を受けて変位する質量部を有しており、この質量部には可動電極が設けられている。また、固定部は、基板上に第２のアンカー部により固定され可動電極と対向する形状の固定電極を有している。さらに、上記した基板は、半導体基板の上に貼り合わせ用薄膜、絶縁膜および導電性薄膜が形成された構造となっており、第１、第２のアンカー部は、導電性薄膜で構成されている。
【特許文献１】特開平９−２１１０２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明者等がこの加速度センサについてさらに検討を進めたところ、導電性薄膜と絶縁膜や貼り合わせ用薄膜との間に生じる寄生容量がセンサの感度に大きく影響を及ぼすことが分かった。すなわち、梁構造体と固定部の間の容量を検出する場合、センサの出力は、（静電容量の変化分）／（全静電容量＋寄生容量）で表されるが、上記したように貼り合わせ用薄膜が電気的に浮遊した状態では寄生容量が大きくなるため、センサの感度が小さくなってしまう。
【０００４】
また、梁構造の可動部と固定部を有する半導体力学量センサは、一般にエッチング等の半導体製造技術を用いて、支持用基板の上に形成された素子形成膜（素子形成用基板）に対して可動部と固定部を画定する溝を形成することにより、製造されるものであるが、可動部（梁構造体）と固定部とからなるセンサ素子部の外周には、センサ素子部以外の素子形成膜部分、即ち外周部が存在する。
【０００５】
そして、この外周部も支持用基板の上に支持されてはいるが、電気的に浮遊した状態であるため、貼り合わせ用薄膜の場合と同様に、センサの出力を変動させることがある。
【０００６】
本発明は上記問題に鑑みたもので、センサ素子部の外周部に存在する外周部による寄生容量によってセンサ感度が低下するのを防止することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、請求項１に記載の発明では、支持用基板（１、３０１）の上に形成された素子形成膜（２００、３０２）を、該素子形成膜に形成された溝を介して、可動部（２Ａ）を有し該可動部の変位に伴う容量変化を検出するセンサ素子部と、該センサ素子部の外周に配置された外周部（２０１、３１３）とに画定し、該外周部に、制御回路から電圧が印加されることによって、該外周部の電位を固定する手段（２０２、３５０〜３５２）を備えており、
センサ素子部は、可動部（２Ａ）に設けられた可動電極（３０４、３０５）と、可動電極と対向配置され支持用基板（３０１）に固定支持された固定電極（３０６、３０７）とから構成される容量検出部（３０４〜３０７）を有し、
可動電極から、可動電極と固定電極との間の容量変化を出力するようになっており、
外周部の電位を固定する手段（３５０〜３５２）において固定する電位を可動電極と同電位とすることを特徴としており、外周部による寄生容量によってセンサ感度が低下するのを防止することができる。
【０００８】
また、請求項２記載の発明では、請求項１記載のセンサにおいて、センサ素子部が複数個の容量検出部（３０４〜３０７）を備えたものとした場合に、上記外周部の電位を固定する手段（３５０、３５１）を、該複数個の容量検出部の各々に対応して設けたことを特徴としている。それによって、個々の容量検出部に任意の電位を付与でき、各容量検出部に合わせて寄生容量に溜まる電荷を制御できる、即ち、各容量検出部に発生するオフセットをより効率良く制御できる。
【０００９】
また、請求項３記載の発明では、請求項２記載のセンサにおいて、容量検出部（３０４〜３０７）を２個とし、且つ個々の該容量検出部が略同レベルの大きさの容量変化を伴うものとした場合に、第１の容量検出部（３０４、３０６）とこれに対応する外周部の電位を固定する手段（３５０）との距離、および、第２の容量検出部（３０５、３０７）とこれに対応する外周部の電位を固定する手段（３５１）との距離を略同じとしたことを特徴としている。
【００１０】
それによって、第１の容量検出部及び第２の容量検出部に対応する各々の外周部の電位を固定する手段に対して、各々印加する電圧を同じにでき、制御が容易となる。また、請求項４記載の発明では、第１の容量検出部（３０４、３０６）と第２の容量検出部（３０５、３０７）とを結ぶ線と直交する対称軸に対して、各々の外周部の電位を固定する手段（３５０、３５１）を対称に配置したことを特徴としており、請求項３記載のセンサにおける距離の関係を効率的に実現できる。
【００１１】
また、請求項５記載の発明では、請求項２〜請求項４記載のセンサにおいて、センサ素子部を、各々の容量検出部（３０４〜３０７）毎に設けられた容量変化を引き出すためのパッド（３１０、３１１）と、各々の該容量検出部と各々の該パッドとを電気的に接続する導体部（３１０ａ、３１１ａ）とを含んでなるものとした場合に、各々の該導体部の抵抗値を略同じとし、且つ、各々の該導体部の周囲に位置する溝（Ｓ２）を略同じ容積で形成したことを特徴としている。
【００１２】
例えば溝の幅や深さ等を調整して各々の導体部の周囲に位置する溝の容積を略同じとすることで、各々の導体部と外周部との寄生容量を略同じとし、且つ各々の導体部の抵抗値を略同じとしているから、オフセットを発生しにくい構造とできる上、各外周部の電位を固定する手段に印加する電圧を同じとできるため、センサの制御が容易となる。
【００１３】
また、請求項６記載の発明では、請求項１記載のセンサにおいて、センサ素子部が２個の容量検出部（３０４〜３０７）を備え、個々の該容量検出部を略同レベルの大きさの容量変化を伴うものとした場合に、外周部の電位を固定する手段（３５２）を、第１の容量検出部（３０４、３０６）と第２の容量検出部（３０５、３０７）とを結ぶ線と直交する対称軸上に配置したことを特徴としている。
【００１４】
それによれば、１つの外周部の電位を固定する手段によって、これと各容量検出部との距離を同じにできるから、１つの外周部の電位を固定する手段に電圧を印加することで、各容量検出部に合わせて寄生容量に溜まる電荷を制御できる。また、各容量検出部に各々、外周部の電位を固定する手段を設ける場合では、それに対応した配線等が必要であり、また、各外周部の電位を固定する手段の間で生じる微小な電位差によって外周部の電位の変動が起こりうるが、本発明では、そのようなことが無く、簡単で安定した制御が可能となる。
【００１５】
また、請求項７記載の発明は、請求項１〜請求項６記載のセンサにおいて、その外周部（２０１、３１３）において、外周部の電位を固定する手段（２０２、３５０〜３５２）よりも外縁側に絶縁溝（３６０）を形成し、該絶縁溝の外縁側と内縁側とを絶縁するようにしたことを特徴としている。
【００１６】
それによれば、外周部の電位を固定する手段により固定された外周部の固定電位は、外周部のうち該絶縁溝よりも外縁側には印加されない。従って、外周部の外縁側即ちセンサの外周部分に導電性物質等が付着した場合でも、上記固定電位は、絶縁溝よりも外縁側を伝わって支持用基板側へリーク電流を発生させないので、変動しないという効果がある。
【００１７】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を図に示す実施形態について説明する。
（第１実施形態）
図１に本発明の第１実施形態にかかる加速度センサの平面図を示す。図２に、図１のＡ−Ａ断面図を示す。
【００１９】
図１、図２において、基板１の上面には、単結晶シリコン（単結晶半導体材料、本発明でいう素子形成膜）２００を溝により分離して形成された可動部をなす梁構造体２Ａと固定部２Ｂが配置されている。梁構造体２Ａは、基板１側から突出する４つのアンカー部３ａ、３ｂ、３ｃ、３ｄにより架設されており、基板１の上面において所定間隔を隔てた位置に配置されている。アンカー部３ａ〜３ｄはポリシリコン薄膜よりなる。アンカー部３ａとアンカー部３ｂとの間には、梁部４が架設されており、アンカー部３ｃとアンカー部３ｄとの間には梁部５が架設されている。
【００２０】
また、梁部４と梁部５との間には、長方形状をなす質量部（マス部）６が架設されている。質量部６には上下に貫通する透孔６ａが設けられている。この透孔６ａを設けることにより、後述する犠牲層エッチングの際にエッチング液の進入を行い易くすることができる。さらに、質量部６における一方の側面（図１においては左側面）からは４つの可動電極７ａ、７ｂ、７ｃ、７ｄが突出している。この可動電極７ａ〜７ｄは、棒状をなし、等間隔をおいて平行に延びている。また、質量部６における他方の側面（図１においては右側面）からは４つの可動電極８ａ、８ｂ、８ｃ、８ｄが突出している。この可動電極８ａ〜８ｄは、棒状をなし、等間隔に平行に延びている。ここで、梁部４、５、質量部６、可動電極７ａ〜７ｄ、８ａ〜８ｄは、後述する犠牲層酸化膜の一部もしくは全部をエッチング除去することにより、可動するようになっている。
【００２１】
また、可動電極７ａ〜７ｄが形成された側において、基板１の上面には、第１の固定電極９ａ、９ｂ、９ｃ、９ｄおよび第２の固定電極１１ａ、１１ｂ、１１ｃ、１１ｄが固定されている。第１の固定電極９ａ〜９ｄは、基板１側から突出するアンカー部１０ａ、１０ｂ、１０ｃ、１０ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）７ａ〜７ｄの一方の側面に対向して配置されている。また、第２の固定電極１１ａ〜１１ｄは、基板１側から突出するアンカー部１２ａ、１２ｂ、１２ｃ、１２ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）７ａ〜７ｄの他方の側面に対向して配置されている。
【００２２】
同様に、可動電極８ａ〜８ｄが形成された側において、基板１の上面には、第１の固定電極１３ａ、１３ｂ、１３ｃ、１３ｄおよび第２の固定電極１５ａ、１５ｂ、１５ｃ、１５ｄが固定されている。第１の固定電極１３ａ〜１３ｄは、アンカー部１４ａ、１４ｂ、１４ｃ、１４ｄにより支持され、かつ梁構造体２Ａの各可動電極（棒状部）８ａ〜８ｄの一方の側面に対向して配置されている。また、第２の固定電極１５ａ〜１５ｄは、基板１側から突出するアンカー部１６ａ、１６ｂ、１６ｃ、１６ｄにより支持されており、梁構造体２Ａの各可動電極（棒状部）８ａ〜８ｄの他方の側面に対向して配置されている。
【００２３】
また、基板１の上面には、電極取出部２７ａ、２７ｂ、２７ｃ、２７ｄが形成され、電極取出部２７ａ〜２７ｄは基板１から突出するアンカー部２８ａ、２８ｂ、２８ｃ、２８ｄにより支持されている。基板１は、図２に示すようにシリコン基板３０の上に、酸化膜３１を介し、貼り合わせ用薄膜（ポリシリコン薄膜）３２、絶縁膜（シリコン酸化膜）３３、絶縁膜３４、導電性薄膜（例えばリン等の不純物をドーピングしたポリシリコン薄膜）３５、および絶縁膜３６が積層され、導電性薄膜３５が絶縁膜３４、３６の内部に埋め込まれた構造となっている。ここで、絶縁膜３４、３６は、後述する犠牲層エッチングを行う際のエッチング液で浸食されにくい薄膜で構成されている。例えば、エッチング液としてＨＦ（フッ素水素酸）を用いる場合には、シリコン酸化膜に比べ浸食量が小さいシリコン窒化膜を、絶縁膜３４、３６として用いる。
【００２４】
アンカー部３ａ、３ｂは、図２に示すように、導電性薄膜３５で構成されており、この図２に示されない他のアンカー部３ｃ、３ｄ、１０ａ〜１０ｄ、１２ａ〜１２ｄ、１４ａ〜１４ｄ、１６ａ〜１６ｄ、２８ａ〜２８ｄも同様に、導電性薄膜３５で構成されている。また、導電性薄膜３５は、第１の固定電極９ａ〜９ｄと電極取出部２７ａの間、第１の固定電極１３ａ〜１３ｄと電極取出部２７ｂの間、第２の固定電極１１ａ〜１１ｄと電極取出部２７ｃの間、および第２の固定電極１５ａ〜１５ｄと電極取出部２７ｄの間を、それぞれ電気的に接続する配線を形成するとともに、下部電極（静電気力相殺用固定電極）２６を形成している。この下部電極２６は、基板１の上面部における梁構造体２Ａと対向する領域に形成されている。
【００２５】
また、図１、図２に示すように、電極取出部３ａの上方には、アルミ薄膜よりなる電極パッド（ボンディングパッド）４３が設けられている。また、電極取出部２７ａ〜２７ｄの上面には、アルミ薄膜よりなる電極パッド（ボンディングパッド）４４ａ、４４ｂ、４４ｃ、４４ｄがそれぞれ設けられている。上記した構成において、梁構造体２Ａの可動電極７ａ〜７ｄと第１の固定電極９ａ〜９ｄの間に第１のコンデンサが、また梁構造体２Ａの可動電極７ａ〜７ｄと第２の固定電極１１ａ〜１１ｄの間に第２のコンデンサがそれぞれ形成される。同様に、梁構造体２Ａの可動電極８ａ〜８ｄと第１の固定電極１３ａ〜１３ｄの間に第１のコンデンサが、また梁構造体２Ａの可動電極８ａ〜８ｄと第２の固定電極１５ａ〜１５ｄの間に第２のコンデンサがそれぞれ形成される。
【００２６】
そして、第１、第２のコンデンサの容量に基づき、図示しない制御回路によって、梁構造体２Ａに作用する加速度が検出される。具体的には、可動電極と固定電極により２つの差動型静電容量を形成し、図１２の回路により、加速度が検出される。また、本実施形態では、図１、図２に示すように、貼り合わせ用薄膜３２の電位を固定するために、電位取出部５０が形成され、この電位取出部５０は基板１から突出するアンカー部５１により支持されている。このアンカー部５１も導電性薄膜３５で構成されている。また、この電位取出部５０が形成されている部位においてシリコン酸化膜３３、絶縁膜３４に開口部５２が形成されており、その部分で貼り合わせ用薄膜３２は、アンカー部５１を介し電位取出部５０に電気的に接続されている。また、電位取出部５０の上方には、アルミ薄膜よりなる電極パッド（ボンディングパッド）５３が設けられている。このことにより、貼り合わせ用薄膜３２の電位を固定することができるため、寄生容量を低減し、センサ感度の減少を防止することができる。
【００２７】
次に、上記した半導体加速度センサの製造方法について、図１中のＢ−Ｂ断面を用いた工程図に従って説明する。まず、図３（ａ）に示すように、第１の半導体基板としての単結晶シリコン基板６０を用意する。そして、トレンチエッチングによりシリコン基板６０に溝６１を形成する。この溝６１は、梁構造体２Ａと固定部２Ｂを画定するためのものである。
【００２８】
次に、図３（ｂ）に示すように、犠牲層用薄膜としてのシリコン酸化膜６２をＣＶＤ法などにより成膜し、さらにシリコン酸化膜６２の表面を平坦化する。次に、図３（ｃ）に示すように、シリコン酸化膜６２に対しフォトリソグラフィを経て一部エッチングして凹部６３を形成する。その後表面の凹凸を増大させるためと犠牲層エッチング時のエッチングストッパとするためにシリコン窒化膜６４を成膜する。
【００２９】
そして図３（ｄ）に示すように、シリコン酸化膜６２とシリコン窒化膜６４の積層体に対しフォトリソグラフィを経てドライエッチングなどによりアンカー部形成領域に開口部６５ａ、６５ｂ、６５ｃ、６５ｄ、６５ｅを形成する。この開口部６５ａ〜６５ｅは、梁構造体と下部電極とを接続するため、および固定電極および電極取出部と配線パターンとを接続するためのものである。
【００３０】
引き続き、図３（ｅ）に示すように、開口部６５ａ〜６５ｅを含むシリコン窒化膜６４の上にポリシリコン薄膜を成膜し、その後、リン拡散などにより不純物を導入し、さらに、フォトリソグラフィを経てアンカー部、配線、下部電極のパターン６６ａ、６６ｂ、６６ｃ、６６ｄ、６６ｅ、６６ｆ、６６ｇを形成する。このように、開口部６５ａ〜６５ｅを含むシリコン窒化膜６４上の所定領域に導電性薄膜として不純物ドープトポリシリコン薄膜６６（６６ａ〜６６ｇ）を形成する。ポリシリコン薄膜の膜厚は１〜２μｍ程度である。
【００３１】
この工程（開口部を含むシリコン窒化膜６４上の所定領域に不純物ドープトポリシリコン６６を形成する工程）において、ステッパの下部パターン分解能を満たす程度にポリシリコン薄膜６６が薄い（１〜２μｍ）ので、ポリシリコン薄膜６６の下でのシリコン窒化膜６４の開口部６５ａ〜６５ｅの形状を透視することができ、フォトマスク合わせを正確に行うことができる。
【００３２】
そして図４（ａ）に示すように、ポリシリコン薄膜６６およびシリコン窒化膜６４の上にシリコン窒化膜６７を成膜し、さらにその上にシリコン酸化膜６８を成膜する。この後、図４（ｂ）に示すように、フォトリソグラフィを経て、シリコン酸化膜６８とシリコン窒化膜６７に対し開口部６９をドライエッチング等により形成する。
【００３３】
そして、図４（ｃ）に示すように、開口部６９を含むシリコン酸化膜６８上に貼り合わせ用薄膜としてのポリシリコン薄膜７０を成膜する。このポリコン薄膜７０は開口部６９によりポリシリコン薄膜６６ａに繋がっているため、これにより電気的にポリシリコン薄膜７０の電位を取り出すことができる。次に、図４（ｄ）に示すように、貼り合わせのためにポリシリコン薄膜７０の表面を機械的研磨などにより平坦化し、ポリシリコン薄膜７０上に貼り合わせを容易にするためにシリコン酸化膜７１を成膜する。
【００３４】
次に、図４（ｅ）に示すように、第２の半導体基板としての単結晶シリコン基板（支持基板）７２を用意し、ポリシリコン薄膜７０の表面とシリコン基板７２とを貼り合わせる。そして、図５（ａ）に示すようにシリコン基板６０、７２を表裏逆にし、図５（ｂ）に示すように、シリコン基板６０側を機械的研磨などを行い薄膜化する。この際、溝６１内のシリコン酸化膜６２の層が出現するまで研磨を行う。このようにシリコン酸化膜６２の層が出現するまで研磨を行うと、研磨における硬度が変化するため、研磨の終点を容易に検出することができる。
【００３５】
この後、図５（ｃ）に示すように、アルミ電極８２を成膜・フォトリソグラフィを経て形成する。最後に、図５（ｄ）に示すように、ＨＦ系のエッチング液によりシリコン酸化膜６２をエッチング除去し、可動電極を有する梁構造を可動とする。つまり、エッチング液を用いた犠牲層エッチングにより所定領域のシリコン酸化膜６２を除去してシリコン基板６０を可動構造体とする。この際、エッチング後の乾燥の過程で可動部が基板に付着するのを防止するため、パラジクロロベンゼン等の昇華剤を用いる。
【００３６】
このようにして、埋込ＳＯＩ基板を用い、配線パターンおよび下部電極を絶縁体分離により形成した半導体加速度センサを形成することができる。なお、上記した実施形態においては、犠牲層用薄膜としてシリコン酸化膜６２を用い、導電性薄膜としてシリコン薄膜６６を用いているから、犠牲層エッチング工程において、ＨＦ系エッチング液を用いた場合、シリコン酸化膜６２はＨＦにて溶けるが、ポリシリコン薄膜６６は溶けないので、ＨＦ系エッチング液の濃度や温度を正確に管理したり、エッチングの終了を正確に時間管理にて行う必要がなく、製造が容易になる。
【００３７】
なお、本第１実施形態においては、以下のような変形例も可能である。上記した製造方法においては、アンカー部の下にシリコン窒化膜６７（図２におけるシリコン窒化膜３４）を形成することによって、犠牲層エッチング時に上層側のシリコン窒化膜６４（図２におけるシリコン窒化膜３６）がオーバーエッチングされても、アンカー部が剥がれるのを防止することができる。但し、シリコン酸化膜６８をなくすようにすれば、シリコン酸化膜６４を省略することができる。この場合、ポリシリコン薄膜６６にシリコン窒化膜６７のみが形成されるので、開口部６９における貼り合わせのためのポリシリコン薄膜７０の段差が小さくなり、平坦化研磨を容易にすることができる。この場合の構造を図２に対比して図６に示す。
【００３８】
また、本実施形態では、電極取出部３ａ、２７ａ〜２７ｄ、電位取出部５０の上面に電極パッド４３、４４ａ〜４４ｄ、５３を設けるものを示したが、図７に示すように、センサチップの片側に電極パッド１０４〜１０８を設けるようにしてもよい。この場合、電極パッド１０４は、導電性薄膜３５を用いた配線１０１によって梁構造体２Ａと電気的に接続される。また、電極パッド１０５は、導電性薄膜３５を用いた配線１０２によって固定電極９ａ〜９ｄ、１３ａ〜１３ｄと電気的に接続され、電極パッド１０６は、導電性薄膜３５を用いた配線１０３によって固定電極１１ａ〜１１ｄ、１５ａ〜１５ｄと電気的に接続される。
【００３９】
また、電極パッド１０７は、その下のアンカー部をなす導電性薄膜３５を介し貼り合わせ用薄膜３２と電気的に接続されており、電極パッド１０８は、表面側のシリコン基板の電位を固定するために設けられている。このように構成した場合、図に示すように、配線１０１と１０２が交差する箇所が生じる。このとき、図８（ａ）、（ｂ）に示すように、その交差箇所を絶縁膜１０８で囲み、配線１０１を、シリコン基板をバイパスして形成する、すなわちシリコン基板を介した架設構造とすることが考えられる。なお、図８において（ｂ）は（ａ）のＣ−Ｃ断面図である。このような構造とするためには、図３（ａ）の工程において配線が交差する箇所を囲むように溝を形成し、図３（ｂ）の工程でその溝をシリコン酸化膜で埋め、図３（ｄ）の工程で配線をバイパスさせるところに開口部を形成するようにすればよい。しかしながら、このような方法を用いると、余分な溝をシリコン基板に形成することになるため、エッチング液の進入等による断線や構造体の側壁加工精度に変化が生じる。
【００４０】
そこで、図９（ａ）、（ｂ）に示すように、シリコン酸化膜３３およびシリコン窒化膜３４に開口部を設け、配線１０１を、貼り合わせ用薄膜３２によりバイパスする形で形成すれば、上記したようにシリコン基板に余分な溝を形成する必要がないため、構造体の側壁加工精度の変化を抑えることができる。なお、図９において（ｂ）は（ａ）のＤ−Ｄ断面図である。
【００４１】
（第２実施形態）
本第２実施形態に係る加速度センサを図１０に示す。本センサの平面構成は上記図１と同じであり、図１０は本センサを上記図２と同じ断面にて示したものである。本センサは上記第１実施形態を変形したものであり、上記第１実施形態と異なる点は酸化膜３１を備えない点である。以下、この点について述べる。上記図２に対して酸化膜３１が無い場合、貼り合わせ用薄膜３２は、シリコン基板３０と接合され電気的に接続されているものの、シリコン基板３０がチップ化された後、実装された時にパッケージとシリコン基板３０は、シリコン基板３０裏面（図１０の下側）にある自然酸化膜等の影響から非常に高い接触抵抗を持つと考えられる。
【００４２】
そこで、本実施形態のように、酸化膜３１が無い場合も、貼り合わせ用薄膜３２の電位（及び接続されたシリコン基板３０の電位）を取り出すことで、寄生容量を低減でき、センサ感度の低下を防止することができる。
【００４３】
（第３実施形態）
上述した第１及び第２実施形態を含め、センサ構造に寄生する寄生容量について検討した。本第３実施形態は、この検討に基づいたものである。本実施形態では、可動電極と寄生容量を形成するセンサ構造の各部位について検証し、寄生容量の影響を排除する点をより詳細に説明する。
【００４４】
図１１は、上記両実施形態のセンサにおける寄生容量の等価回路を説明する説明図である。図１１において、支持Ｓｉ基板はシリコン基板３０、素子形成膜は梁構造体２Ａと固定電極９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄ、１５ａ〜１５ｄ（つまりセンサ素子部）との外周に溝Ｓ１を介して位置する外周部２０１（図１及び図２参照）を示し、下部電極は上記の下部電極２６を示し、ストッパとは図示されていないもので、可動電極７ａ〜７ｄ、８ａ〜８ｄが過度に動くことを防止するものである。
【００４５】
ここで、外周部２０１は、図２に示す様に、第２の導電性薄膜３５に固定された単結晶シリコン２００からなり、単結晶シリコン２００における固定部２Ｂの一部である。また、図１１中、固定電極１は第１の固定電極９ａ〜９ｄ、１３ａ〜１３ｄを示し、固定電極２は第２の固定電極１１ａ〜１１ｄ、１５ａ〜１５ｄを示し、可動電極は可動電極７ａ〜７ｄ、８ａ〜８ｄを示し、Ｃ１’、Ｃ２’は、各々上記第１のコンデンサの容量、第２のコンデンサの容量を示し、Ｃ１〜Ｃ１５は各部位間に生ずる寄生容量である。これら寄生容量は、単に電極部だけでなく配線につくものも含まれている。
【００４６】
そして、上記両実施形態のセンサにおいては、可動電極と固定電極との間の容量変化を可動電極からの出力として得るものであるが、その検出原理について、図１２を用いて説明する。なお、図１２においても、固定電極１、固定電極２、可動電極、Ｃ１’、Ｃ２’は、上記図１１と同様に定義されている。図１２に示す検出回路はスイッチトキャパシタ回路と呼ばれる回路であり、初めキャパシタＣｆをスイッチＳＷにより短絡しておく。このとき、固定電極１、２に印加する電圧は、それぞれＶと０ボルトであり、可動電極はＯＰアンプ（図１２中、ＯＰＡで図示）によりＶ／２が印加されている。次に、スイッチＳＷをオフとした後に固定電極１、２に印加する電圧を反転させると固定電極１、２と可動電極間の電荷のバランスが変化し、その変化量がキャパシタＣｆにチャージされる。このときのキャパシタＣｆの値が容量変化として電圧に変換されて出力される。
【００４７】
従って、図１１に示す様に、可動電極に対して生ずる寄生容量Ｃ１〜Ｃ１０及びＣ１２のうち、電位が固定されていない寄生容量が出力に影響する。具体的には電位変動により寄生容量にチャージされる電荷量が変化するため、その影響でキャパシタＣｆにチャージされる電荷量が変動し、出力が変動してしまう。このとき、可動電極と寄生容量を形成する部位のうち、下部電極は可動電極が基板１に貼り付かないことを目的とし、また、ストッパも可動電極の可動範囲を規制するものであり、可動電極と接触の可能性があるため、接触した際にも可動電極が貼り付くことを防止することを目的としており、これらストッパ、下部電極は可動電極と同じ電位が与えられている。従って、寄生容量Ｃ４、Ｃ１２のチャージ量は変化しないため出力に影響しない。
【００４８】
また、固定電極と可動電極の配線間に形成される寄生容量Ｃ５、Ｃ６、Ｃ８も固定電極に所定電位が印加されるものであるため、出力には影響がない。従って、残りの寄生容量、すなわち、貼合Ｐｏｌｙ−Ｓｉ（貼り合わせ用薄膜３２）と素子形成膜（外周部２０１）とが可動電極と形成する寄生容量Ｃ１、Ｃ７、Ｃ１０及びＣ２、Ｃ３、Ｃ９が、出力に影響する。
【００４９】
上記第１及び第２実施形態では、これら寄生容量のうち、寄生容量Ｃ１、Ｃ７、Ｃ１０の影響をなくすべく、貼合Ｐｏｌｙ−Ｓｉの電位を固定するようにしたものである。本第３実施形態では、素子形成膜（外周部２０１）の電位を固定するようにして、寄生容量の影響をなくすようにしたことを特徴としている。素子形成膜即ち外周部２０１と可動電極とで形成される寄生容量は、主に、上記図１に示す梁部４、５に空隙Ｓ１を介して隣接する領域にて形成される。この空隙Ｓ１は１０μｍ以下のオーダーである。空隙Ｓ１の間隔が狭いことにより、寄生容量の影響が大きくでるようになる。
【００５０】
そこで、上記図１及び図２に示す様に、外周部２０１に、外周部２０１の電位を固定する手段としてのパッド２０２を設ける。このパッド２０２に図示しない制御回路から電圧を印加し、外周部２０１の電位（素子形成膜電位）を固定することで、外周部２０１と可動電極とで形成される寄生容量のチャージ量変化がなくなり、その寄生容量による出力電圧の変動を抑制することができる。なお、パッド２０２はアルミ薄膜等よりなるものとできる。
【００５１】
尚、当然ではあるが、より好ましい形態として、本実施形態にて説明した外周部２０１の電位を取ることと、上記第１及び第２実施形態にて説明した貼り合わせ用薄膜３２の電位を取ることを同時に実施することで、寄生容量の影響を十分排除できる。また、さらに好ましい形態として、外周部２０１あるいは貼り合わせ用薄膜３２の固定する電位としては、可動電極７ａ〜７ｄ、８ａ〜８ｄに印加される電位、つまり図１２に示すＯＰアンプの非反転入力端子に印加されているＶ／２を印加することが望まれる。それは、外周部２０１や貼り合わせ用薄膜３２が可動電極と同電位であれば寄生容量に電荷がチャージアップしないため、出力への電荷変動の影響により十分に排除できるためである。なお、ＯＰアンプの非反転入力端子印加電圧は０〜Ｖの間であれば良い。
【００５２】
（第４実施形態）
上記第３実施形態では、主として、外周部の電位を固定する手段（以下、外周部電位固定手段という）を設けることについて述べたが、本実施形態は、この外周部電位固定手段を、上記実施形態とは異なる構成を有する加速度センサ、即ち、ＳＯＩウエハを用いた容量式加速度センサに適用したものである。
【００５３】
ここで、この種の考えられる加速度センサＪ１を図１３に示す。図１３において、（ａ）は平面図、（ｂ）は（ａ）中のＡ−Ａ断面図、（ｃ）は（ａ）中のＢ−Ｂ断面図である。このセンサＪ１は、支持用基板としての第１のシリコン基板３０１と素子形成膜としての第２のシリコン基板３０２とがＳｉＯ2 からなる絶縁膜３０３を介して貼り合わされてなるＳＯＩウェハ３００を加工したものである。
【００５４】
そして、上記実施形態と同様、第２のシリコン基板（素子形成膜）３０２において、可動電極３０４、３０５、固定電極３０６、３０７、アンカー部３０８、３０９、固定電極に対して電位を印加するパッド３１０、３１１、可動電極からの出力を取り出すパッド３１２、及び各配線（導体部）３１０ａ、３１１ａ等のセンサ構造に必要な構造、即ちセンサ素子部が形成され、このセンサ素子部の外周には溝Ｓ２を介して外周部３１３が存在する。
【００５５】
具体的には、２箇所のアンカー部３０８、３０９が、第１のシリコン基板３０１に絶縁膜３０３を介して支持されている。各アンカー部３０８、３０９には折り曲げ形状の梁３１４、３１５が懸架されている。さらに各梁３１４、３１５の間にはこれら各梁３１４、３１５に接続された長方形状の質量部３１６が存在している。
【００５６】
この質量部３１６から両側に棒状の可動電極３０４、３０５が伸びており、各可動電極３０４、３０５には、それぞれ固定電極３０６、３０７が対向して配置されている。ここで、図１３中、質量部３１６の左側において互いに対向する可動電極３０４及び固定電極３０６により第１の容量検出部が構成され、質量部３１６の右側において互いに対向する可動電極３０５及び固定電極３０７により第２の容量検出部が構成される。つまり、本実施形態では、センサ素子部は２個の容量検出部を有する。
【００５７】
そして、本実施形態においても、上記実施形態と同様、可動電極３０４、３０５、梁３１４、３１５及び質量部３１６により、可動部としての梁構造体２Ａが構成される。また、可動電極３０４、３０５はアンカー部３０９を介して可動電極パッド３１２に電気的に接続され、固定電極３０６は配線３１０ａを介して固定電極パッド３１０に電気的に接続され、固定電極３０７は配線３１１ａを介して固定電極パッド３１１に電気的に接続されている。
【００５８】
また、第１のシリコン基板３０１及び絶縁膜３０３は、その内周部が除去された空洞部３００ａを有する。図１３にて示す様に、この空洞部３００ａは、可動電極３０４、３０５及び質量部３１６の下部、及び、固定電極３０６、３０７が可動電極と重なる領域の下部に形成されている。なお、図１３（ａ）にて破線で示す枠は第１のシリコン基板３０１の開口部を示す。
【００５９】
このセンサＪ１に対して、基板３０１の水平面方向に加速度が印加されると、質量部３１６が同じ水平方向に変位する。変位量は、質量部３１６の質量と梁３１４、３１５の復元力、各電極間の静電引力で決定される。変位量は容量の変化となるため、上記容量検出部における電極間の電荷量が変化することで、上記実施形態と同様、加速度を検出することができる。
【００６０】
尚、このようなセンサ構造の製造方法としては、ＳＯＩウェハ３００における第２のシリコン基板３０２の表面からドライエッチング等によりエッチングを施し、可動電極、固定電極、パッド等を作成し、その後、第１のシリコン基板３０１側からＫＯＨ等のアルカリ溶液により異方性エッチングを施し、可動電極、固定電極が固定されている絶縁膜３０３をエッチング除去し、可動電極を含む梁構造体２Ａを可動状態とすることで形成できる。
【００６１】
ところで、上記のように、この加速度センサＪ１においては、空洞部３００ａが存在するため、支持用基板としての第１のシリコン基板３０１が可動電極や固定電極の下部には存在していない。従って、可動電極、固定電極の下部に貼り合わせ用薄膜が存在しないため、上記実施形態にて説明してきた貼り合わせ用薄膜３２と可動電極とで形成されたような寄生容量は存在しない。
【００６２】
しかしながら、このＳＯＩ基板を用いた容量式加速度センサＪ１の場合も、電極以外の部分については、電位が固定されていない（フローティング）状態のままであり、可動電極、固定電極間の容量検出部の容量以外に、外周部３１３による寄生容量が存在する。そのため、この寄生容量に蓄積される電荷を制御しないと、容量のカップリングにより、容量検出部の容量の電荷が変動し、精度よく加速度を検出できなかったり、出力電圧が変動するといった不具合が生じる。
【００６３】
この不具合について、図１４を用いて具体的に説明する。図１４は、図１３に示す加速度センサＪ１における等価回路を示す説明図である。図１４中、固定電極１は固定電極３０６側、固定電極２は固定電極３０７側、可動電極は可動電極３０４、３０５を示し、固定電極と可動電極間の容量（容量検出部の容量）はＣ１’、Ｃ２’で示し、Ｒ１〜Ｒ５は各部の抵抗値を示す。この容量Ｃ１’、Ｃ２’が加速度により変化することになる。
【００６４】
このＳＯＩウェハを用いた構造の場合、ＣＫ１、ＣＫ２、ＣＫ３の記号で示したような外周部３１３による寄生容量が存在する。よって、この寄生容量ＣＫ１〜ＣＫ３の電荷が変動しないようにする必要がある。しかし、従来構造では、寄生容量の片方の電位（つまり外周部３１３の電位）がフローティングの為、寄生容量ＣＫ１〜ＣＫ３に蓄積される電荷が外乱により変化し出力に影響を与えることが判明した。
【００６５】
従って、上記のＳＯＩウェハを用いた容量式加速度センサＪ１においては、外周部３１３と可動及び固定電極３０４〜３０７との間にて形成される寄生容量にのみ着目し、上述の実施形態のように外周部３１３の電位を固定すればよいこととなる。本第４実施形態では、外周部電位固定手段を用いた種々の例を示すものである。
【００６６】
なお、以下に示す各例は、上記の加速度センサＪ１を変形したものであり、これと異なる部分について述べ、同一部分には図中、同一符号を付して説明を省略することとする。また、以下に示す各図においては、図１３と同様、（ａ）は平面図、（ｂ）は（ａ）中のＡ−Ａ断面図、（ｃ）は（ａ）中のＢ−Ｂ断面図を示す。
【００６７】
図１５（ａ）、（ｂ）、（ｃ）に本実施形態の第１の例としての加速度センサの構成を示し、図１６にこの加速度センサにおける等価回路を示す。この加速度センサは、素子形成膜としての第２のシリコン基板３０２における外周部３１３に、外周部３１３の電位を固定する手段としてのパッド３５０、３５１が形成されている。このパッド３５０、３５１も上記実施形態と同様、例えばアルミ薄膜等から構成することができる。
【００６８】
このパッド３５０、３５１により、上記実施形態と同様にして、外周部３１３の電位（素子形成膜電位）が固定されるため、寄生容量ＣＫ１〜ＣＫ３はある電位で固定され、外乱ノイズの影響を受け難くできる。ここで、パッド３５０、３５１は、２つの容量検出部の各々に対応して設けられている。２つの容量検出部のうち、固定電極３０６側を第１の容量検出部、固定電極３０７側を第２の容量検出部とする。パッド３５０は、外周部３１３と第１の容量検出部との間の寄生容量ＣＫ１、ＣＫ３について、パッド３５１は、外周部３１３と第２の容量検出部との間の寄生容量ＣＫ２、ＣＫ３について、それぞれ寄生容量を低減する。
【００６９】
このように、外周部電位固定手段としてのパッドが個々の容量検出部に対応して設けられているため、個々の容量検出部に任意の電位を付与でき、各容量検出部に合わせて寄生容量に溜まる電荷を制御できる。即ち、各容量検出部に発生するオフセットをより効率良く制御できる。また、本例では、２つの容量検出部は略同レベルの大きさの容量変化を伴うようになっている。このことは、具体的には、図１６に示す各容量検出部の容量Ｃ１’とＣ２’の容量変化の大きさが同じとなるように、梁構造（例えば梁の形状や各電極の数等）を設定することで可能である。
【００７０】
そして、第１の容量検出部（３０４、３０６）とこれに対応するパッド３５０との距離、および、第２の容量検出部（３０５、３０７）とこれに対応するパッド３５１との距離は略同じとしており、第１の容量検出部及び第２の容量検出部に対応する各々のパッド３５０、３５１に印加する電圧を同じにできる。つまり、固定電極１との寄生容量（ＣＫ１）に印加される電圧と固定電極２との寄生容量（ＣＫ２）に印加される電圧を等しくすることができる。
【００７１】
具体的には、各パッド３５０、３５１は、図１５に示す様に、第１の容量検出部と第２の容量検出部とを結ぶ線と直交する対称軸（図示例ではセンサチップの中心線Ｂ−Ｂに相当）に対し、左右対称に配置されている。左右対称でない場合、図１６においてＲ４とＲ５が異なることになる。よって、寄生容量ＣＫ１とＣＫ２に印加される電圧が異なることになり、オフセット電圧に影響を与える。
【００７２】
また、本例のセンサ素子部においては、各々の容量検出部毎に、容量変化を引き出すためのパッドとしての固定電極パッド３１０、３１１を設け、各々の容量検出部と各々のパッド３１０、３１１とを電気的に接続する導体部としての配線３１０ａ、３１１ａとが備えられている。ここにおいて、各々の配線３１０ａ、３１１ａの抵抗値を略同じとし、且つ、各々の配線３１０ａ、３１１ａの周囲に位置する溝Ｓ２を、例えば溝の幅や深さ等を調整することにより略同じ容積で形成している。
【００７３】
このように、各々の配線３１０ａ、３１１ａの周囲に位置する溝Ｓ２の容積を略同じとすることで、図１６に示す寄生容量ＣＫ１とＣＫ２を略同じとし、且つ抵抗値Ｒ１とＲ２を略同じとでき、オフセットを発生しにくい構造とできる上、各パッド３５０、３５１に印加する電圧を同じとできるため、センサの制御が容易となる。
【００７４】
次に、本実施形態の第２の例を図１７（ａ）、（ｂ）、（ｃ）に示す。本例の加速度センサにおいては、外周部電位固定手段としてのパッド３５２が１つであり、このパッド３５２が、上記対称軸（図示例ではセンサチップの中心線Ｂ−Ｂに相当）上に配置されていることが特徴である。パッド３５２を該対称軸上に配置したため、上記図１５に示す第１の例と比べて以下の利点がある。
【００７５】
上記第１の例では回路チップ（制御回路）とのワイヤボンド配線数がパッド３１０〜３１２、３５０及び３５１に対応して５本であるのに対し、本第２の例ではパッド３１０〜３１２及び３５２に対応して４本になり、製造上の作業時間が短縮される。また、本例では外周部電位固定手段としてのパッド３５２が一つであるため、外周部３１３の電位が安定しやすい。第１の例の場合、外周部電位固定手段としてのパッド３５０、３５１が２箇所存在するため、この２箇所で微小な電位差が生じると、この間で電流が発生し、外周部３１３の電位が変動する。
【００７６】
次に、この第２の例の変形として本実施形態の第３の例を図１８（ａ）、（ｂ）、（ｃ）に示す。この加速度センサでは、外周部３１３において、外周部電位固定手段としてのパッド３５２よりも外縁側に絶縁溝３６０を形成し、絶縁溝３６０の外縁側と内縁側とを絶縁するようにしたことを特徴としている。それによって、パッド３５２により固定された外周部３１３の電位は、外周部３１３のうち絶縁溝３６０よりも外縁側には印加されない。よって、外周部３１３の外縁側即ちセンサの外周側面に、Ｓｉのかすや導電性の物質等が付着しても、上記固定された外周部３１３の電位は、絶縁溝３６０よりも外縁側を伝わって支持用基板３０１側へリーク電流を発生させないので、変動しないという効果がある。
【００７７】
また、この加速度センサは、ウェハ内に複数個の単位で形成された後、ダイシングカットにより、チップ単位に切断されるのであるが、このセンサチップ外周の絶縁溝３６０の効果として、ウエハをチップに切断する時のブレードの位置合わせマークとして使用できる。更にダイシングカット時のチッピングの進行を止めることができる。
【００７８】
なお、この絶縁溝３６０は、一本のみならず、複数溝でも同様の効果が得られる。また、上記第１及び第２の例及び上記第１〜第３実施形態に述べた加速度センサに適用することも可能である。また第２の例において、図１７（ｂ）、（ｃ）に示す第１のシリコン基板３０１の幅、即ちセンサチップにおけるフレーム幅Ｆ１、Ｆ２、Ｆ３、Ｆ４を同じとすれば、センサチップに発生する温度変化による歪みが均一となり、温度特性が安定する効果がある。このことは、上記第１及び第３の例でも同様である。
【００７９】
また、図１９に示す本実施形態の第４の例のように、可動部（梁構造体）の下に支持用基板としての第１のシリコン基板３０１が存在したものであっても、本実施形態の各例は適用可能であり、同様な効果が得られる。なお、図１９は、上記図１５、１７、１８の（ｂ）に対応した断面を示す。また、本実施形態においても、上記第３実施形態にて述べたように、外周部電位固定手段としてのパッド３５０〜３５２に印加する電圧を可動電極と同じとし、外周部３１３の電位を可動電極と同電位とすることが好ましい。
【００８０】
なお、本発明は、上記した半導体加速度センサに限らず、半導体ヨーレートセンサなどの他の半導体力学量センサにも適用することができる。
【図面の簡単な説明】
【００８１】
【図１】本発明の第１実施形態に係る半導体加速度センサの平面構成を示す図である。
【図２】図１中のＡ−Ａ断面図である。
【図３】図１に示す半導体加速度センサの製造方法を示す工程図である。
【図４】図３に続く工程を示す工程図である。
【図５】図４に続く工程を示す工程図である。
【図６】上記第１実施形態の変形例にかかる半導体加速度センサの断面構成を示す図である。
【図７】上記第１実施形態の他の変形例にかかる半導体加速度センサの平面構成を示す図である。
【図８】図７に示す他の変形例において、配線１０１と配線１０２を交差させる箇所の第１の構成例を示す図である。
【図９】図７に示す他の変形例おいて、配線１０１と配線１０２を交差させる箇所の第２の構成例を示す図である。
【図１０】本発明の第２実施形態に係る半導体加速度センサの断面構成を示す図である。
【図１１】上記第１及び第２実施形態に係る半導体加速度センサにおける寄生容量の等価回路の説明図である。
【図１２】上記第１及び第２実施形態に係る半導体加速度センサにおける検出原理の説明図である。
【図１３】ＳＯＩウエハを用いた容量式加速度センサを示す図である。
【図１４】図１３に示す加速度センサにおける等価回路を示す説明図である。
【図１５】本発明の第３実施形態に係る半導体加速度センサの第１の例を示す図である。
【図１６】図１５に示す加速度センサにおける等価回路を示す説明図である。
【図１７】上記第３実施形態に係る半導体加速度センサの第２の例を示す図である。
【図１８】上記第３実施形態に係る半導体加速度センサの第３の例を示す図である。
【図１９】上記第３実施形態に係る半導体加速度センサの第４の例を示す図である。
【符号の説明】
【００８２】
１…基板、２Ａ…梁構造体、２Ｂ…固定部、３ａ〜３ｄ…第１のアンカー部、４、５…梁部、６、３１６…質量部、７ａ〜７ｄ、８ａ〜８ｄ、３０４、３０５…可動電極、９ａ〜９ｄ、１１ａ〜１１ｄ、１３ａ〜１３ｄ、１５ａ〜１５ｄ、３０６、３０７…固定電極、１０ａ〜１０ｄ、１２ａ〜１２ｄ、１４ａ〜１４ｄ、１６ａ〜１６ｄ…第２のアンカー部、５０、５１、２０２、３５０〜３５２…パッド、６０…第１の半導体基板、６１…溝、６２…犠牲層薄膜としてのシリコン酸化膜、６４、６７…シリコン窒化膜、６５ａ〜６５ｅ…開口部、６６…導電性薄膜としてポリシリコン薄膜、７０…貼り合わせ用薄膜としてのポリシリコン薄膜、７２…第２の半導体基板、２００…単結晶シリコン、２０１、３１３…外周部、３０２…第２のシリコン基板、３１０、３１１…固定電極パッド、３１０ａ、３１１ａ…配線、３６０…絶縁溝、Ｓ２…溝。
【図１】
0004665942.tif 000002
【図２】
0004665942.tif 000003
【図３】
0004665942.tif 000004
【図４】
0004665942.tif 000005
【図５】
0004665942.tif 000006
【図６】
0004665942.tif 000007
【図７】
0004665942.tif 000008
【図８】
0004665942.tif 000009
【図９】
0004665942.tif 000010
【図１０】
0004665942.tif 000011
【図１１】
0004665942.tif 000012
【図１２】
0004665942.tif 000013
【図１３】
0004665942.tif 000014
【図１４】
0004665942.tif 000015
【図１５】
0004665942.tif 000016
【図１６】
0004665942.tif 000017
【図１７】
0004665942.tif 000018
【図１８】
0004665942.tif 000019
【図１９】
0004665942.tif 000020