(57)【特許請求の範囲】
【請求項１】
第１の電源電位が印加される第１の電源配線と、前記第１の電源電位よりも低い第２の電源電位が印加される第２の電源配線とを有する配線基板と、
第１及び第２の電源端子を有し、前記第１の電源端子が前記第１の電源配線に接続され、前記第２の電源端子が前記第２の電源配線に接続されたマイクロコンピュータと、
前記第１及び第２の電源配線に接続されたコネクタと、
第１及び第２の電極を有し、前記第１の電極が前記第１の電源配線と電気的に接続され、前記第２の電極が前記第２の電源配線と電気的に接続されたバイパスコンデンサと、
を含む電子装置であって、
前記マイクロコンピュータの前記第１の電源端子から前記コネクタまでの配線長は、前記マイクロコンピュータの前記第２の電源端子から前記コネクタまでの配線長と異なり、
前記第１及び第２の電源配線のうち、前記マイクロコンピュータの電源端子から前記コネクタまでの配線長が短い方の電源配線に、インダクタ素子が直列に接続され、
前記インダクタ素子は、前記マイクロコンピュータの電源端子と前記バイパスコンデンサとの間において接続され、
前記マイクロコンピュータの電源端子と前記インダクタ素子との間には、ノイズを抑制するためのバイパスコンデンサが、前記第１及び第２の電源配線に並列に接続されていないことを特徴とする電子装置。
【請求項２】
請求項１に記載の電子装置において、
前記インダクタ素子は、前記第１及び第２の電源配線のうち、前記マイクロコンピュータの電源端子から前記バイパスコンデンサまでの配線長が短い方の電源配線に接続されていることを特徴とする電子装置。
【請求項３】
請求項１に記載の電子装置において、
前記インダクタ素子は、前記第１及び第２の電源配線のうち、前記マイクロコンピュータの電源端子から前記コネクタまでの配線長が短い方の電源配線に複数接続されていることを特徴とする電子装置。
【請求項４】
請求項３に記載の電子装置において、
前記インダクタ素子は、前記第１及び第２の電源配線のうち、前記マイクロコンピュータの電源端子から前記バイパスコンデンサまでの配線長が短い方の電源配線に複数接続されていることを特徴とする電子装置。
【請求項５】
請求項１に記載の電子装置において、
前記第１の電源配線は、前記マイクロコンピュータの電源端子から前記コネクタまでの配線長が第２の電源配線よりも短くなっており、
前記インダクタ素子は、前記第１の電源配線に接続されていることを特徴とする電子装置。
【請求項６】
請求項１に記載の電子装置において、
前記第１及び第２の電源配線は、前記配線基板の異なる層に形成されていることを特徴とする電子装置。
【請求項７】
請求項１に記載の電子装置において、
前記第１及び第２の電源配線は、前記配線基板の同一層に形成されていることを特徴とする電子装置。
【請求項８】
第１の電源電位が印加される第１の電源配線と、前記第１の電源電位よりも低い第２の電源電位が印加される第２の電源配線とを有する配線基板と、
第１及び第２の電源端子を有し、前記第１の電源端子が前記第１の電源配線に接続され、前記第２の電源端子が前記第２の電源配線に接続されたマイクロコンピュータと、
前記第１及び第２の電源配線に接続されたコネクタと、
第１及び第２の電極を有し、前記第１の電極が前記第１の電源配線と電気的に接続され、前記第２の電極が前記第２の電源配線と電気的に接続されたバイパスコンデンサと、
を含む電子装置であって、
前記マイクロコンピュータの前記第１の電源端子から前記コネクタまでの配線長は、前記マイクロコンピュータの前記第２の電源端子から前記コネクタまでの配線長と異なり、
前記第１及び第２の電源配線のうち、前記マイクロコンピュータの電源端子から前記コネクタまでの配線長が短い方の電源配線に、電源配線の一部を蛇行させて形成したインダクタが設けられ、
前記インダクタは、前記マイクロコンピュータの電源端子と前記バイパスコンデンサとの間において設けられ、
前記マイクロコンピュータの電源端子と前記インダクタとの間には、ノイズを抑制するためのバイパスコンデンサが、前記第１及び第２の電源配線に並列に接続されていないことを特徴とする電子装置。
【請求項９】
第１の電源電位が印加される第１の電源配線と、前記第１の電源電位よりも低い第２の電源電位が印加される第２の電源配線とを有する配線基板と、
第１及び第２の電源端子を有し、前記第１の電源端子が前記第１の電源配線に接続され、前記第２の電源端子が前記第２の電源配線に接続されたマイクロコンピュータと、
前記第１及び第２の電源配線に接続されたコネクタと、
第１及び第２の電極を有し、前記第１の電極が前記第１の電源配線と電気的に接続され、前記第２の電極が前記第２の電源配線と電気的に接続されたバイパスコンデンサと、
を含む電子装置であって、
前記マイクロコンピュータの前記第１の電源端子から前記コネクタまでの配線長は、前記マイクロコンピュータの前記第２の電源端子から前記コネクタまでの配線長と異なり、
前記第１及び第２の電源配線のうち、前記マイクロコンピュータの電源端子から前記コネクタまでの配線の面積が小さい方の電源配線に、インダクタ素子が直列に接続され、
前記インダクタ素子は、前記マイクロコンピュータの電源端子と前記バイパスコンデンサとの間において設けられ、
前記マイクロコンピュータの電源端子と前記インダクタ素子との間には、ノイズを抑制するためのバイパスコンデンサが、前記第１及び第２の電源配線に並列に接続されていないことを特徴とする電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置に関し、特に、配線基板に電子部品としてマイクロコンピュータ（マイコン）が実装された電子装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
社会の高度情報化やマルチメディア化が進むなか、情報処理機器に対する高機能化のニーズにより、動作周波数が数ＧＨｚを超えるＬＳＩ（Large Scale Integrated Circuit）やメモリなど高速デバイスが次々と開発されている。また、電子機器の小型化も進んでおり、これら高速デバイスは電子機器内部に高密度実装されている。この高速・小型化に伴い、電子機器からの伝導や不要電磁放射といった電気的ノイズは、高レベル化・高帯域化する傾向にある。これら電気的ノイズは、自らの回路に誤動作を生じさせるばかりか、他の電子機器に対しても誤動作や放送電波受信妨害といった悪影響を及ぼす。このため、機器からの伝導や不要電磁放射といった電気的ノイズが少ない製品を開発することが重要な課題となっている。【０００３】
これまで、電子機器のノイズ対策は、回路動作とノイズ発生との関係を明確化することが困難であったため、ノイズ問題が顕在化する製品完成後の対処療法的対策や、ノイズに対するマージンを大きく取った製品設計にならざるを得なかった。しかし、電子機器の高速化・高密度実装化によるノイズレベルの増加により、製品完成後の対処療法的対策ではノイズ対策にかかる時間やコストの増大を無視できない状況にまで至っている。また、ノイズに対するマージンを大きくとった設計では、製品小型化や低価格化の要求を満足できなくなりつつある。このようなことから、ＥＭＣ（Electro Magnetic Compatibility：電磁的両立性）やＥＭＩ（Electro Magnetic Interference：電磁的干渉）問題を設計問題として捉え、その取り組みを製品開発の初期段階から始める動きが活発になりつつある。これは、電子機器におけるノイズ発生要因を明確化し、その対策を考慮した、より本質的なレベルでの製品設計を行うものである。【０００４】
なお、本発明者は、発明した結果に基づき、不要電磁波放射対策技術について先行技術調査を行った。その結果、以下の文献が抽出された。【０００５】
特開平１０−２２３９９７号公報には、「プリント配線基板において、メインの電源から分離されたＩＣの電源パターンに対し、この電源パターンに対向するように基板の裏面にグランドパターンを形成することにより、プリント配線基板からの電磁波放射ノイズを低減する」技術が開示されている。【０００６】
特開２００３−２９７９６３号公報には、「ＩＣを実装する層と、外部電源が接続される外部電源用電源パターンを含む層と、前記ＩＣを実装する層とは反対面でＩＣ電源端子に対するバイパスコンデンサの両端子が接続される電源配線及びグランド配線を含む層とを具備する多層回路基板において、前記ＩＣの電源端子が何れかの層において接続されるＩＣ電源端子用電源パターンを前記外部電源用電源パターンに対して空間的に分離して設け、前記外部電源用電源パターンをバイパスコンデンサ用電源配線に接続するとともに、前記バイパスコンデンサ用電源配線を前記ＩＣ電源端子用電源パターンに接続することにより、ＩＣの電源端子に発生する高周波電流が外部電源用電源パターンから基板全体に伝搬して生じる不要輻射ノイズを低減する」技術が開示されている。【０００７】
特開２００１−２６７７０２号公報には、「同一電圧を入力する複数の入力電源端子を持つ半導体部品を実装する実装面を含む層と、外部電源が接続される第１の電源領域を含む層と、を含む複数の層を備えたプリント配線基板において、外形が前記半導体部品の外形よりも小さく、第１の電源領域から独立して設けられると共に、前記第１の電源領域からのノイズを低減するフィルタ部を介して供給された電力を前記複数の入力電源端子に供給する第２の電源領域を設けることにより、外部から供給される低周波側のノイズ成分を低減すると共に第２の電源領域自体から放射される高周波側の放射ノイズ自体も小さく抑えることができ、全体として放射ノイズを非常に少なくできる」技術が開示されている。
【特許文献１】特開平１０−２２３９９７号公報
【特許文献２】特開２００３−２９７９６３号公報
【特許文献３】特開２００１−２６７７０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
近年、自動車では、多くの部分で電子化が進んでいる。例えば、エアバックやブレーキ、エンジン、エアコン、様々なメータ類に至るまで、専用の制御用電子機器が搭載されている。さらに、ラジオやオーディオ、テレビからカーナビゲーションシステムといった通信機器も同時に搭載されている。このように、車載電子機器数の増加や、高速な制御および大量データの高速処理といったニーズにより、高速なマイコンが多数使用されている。【０００９】
自動車に搭載された電子機器が動作する際、プリント回路基板や電源ケーブルなどから、意図しない電波が放射される（放射ノイズ）。この放射ノイズにより、車体に搭載されるアンテナでのラジオ放送電波受信が妨害される、所謂ラジオノイズが大きな問題となっている。【００１０】
これまで、製品試作後の評価試験において、ラジオノイズ問題が顕在化してから対策を施す対処療法的な手法が一般に用いられてきた。しかし、近年のマイコン動作周波数の高速化に伴い、車載電子機器からの放射ノイズは高レベル・高帯域化する傾向にある。このため、従来の対処療法的対策では十分なノイズ対策効果が得られず、大幅な設計変更やノイズ対策部品の点数増加を余儀なくされるケースが増加している。【００１１】
このような状況から、製品開発の初期段階におけるＥＭＣ（Electro Magnetic Compatibility：電磁的両立性）設計技術開発への要求が強まっている。【００１２】
そこで、本発明者は、車載電子機器におけるラジオノイズ問題について、電子機器内部やハーネスをノイズとして電流が伝播する伝導ノイズと放射ノイズの観点から検討した結果、ハーネスを流れるコモン電流によって不要電磁放射が発生することを確認した。以下、ハーネスを同相で流れるコモン電流と不要電磁放射との相関について説明する。【００１３】
図１０に、マイコン（マイクロコンピュータ）を搭載した電子機器からの不要電磁波放射の様子を示す。【００１４】
図１０において、マイコン２１の内部では、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）の高速スイッチング等により、動作周波数よりもさらに高周波な成分を持つノイズ電流が発生する。このノイズ電流がプリント回路基板２０やハーネス２２へと伝播し（伝導ノイズ２３）、放射ノイズ２４として空間へ伝播していく。この際、ラジオノイズで問題となる周波数帯域（ＦＭバンド：７９〜９０ＭＨｚ）において放射される電磁波の波長は、３．３〜４．０ｍ程度であることを考慮すると、プリント回路基板２０へ信号送受信や電力供給の目的で取り付けられたハーネス（１〜２ｍ）２２が主にアンテナとして作用していることがわかる。【００１５】
ハーネス２２では、電源ライン（或いは信号ライン）とＧＮＤラインを互いに逆方向へ流れるノイズ電流（デファレンシャルモード電流）、および互いに同方向へ流れるノイズ電流（コモンモード電流）が同時に存在する。この関係を図１１（電子機器からの不要電磁放射発生メカニズムを示す図）に示す。【００１６】
ハーネス２２からの電磁波放射を考えた場合、（１）デファレンシャルモード電流に起因するものと、（２）コモンモード電流に起因するものとに分けられる。【００１７】
ハーネス２２の長さをｌ、電源／ＧＮＤラインの間隔をｄとした場合、ハーネス２２による（１）デファレンシャルモード電流起因の放射電界は最大で次式となる。【００１８】
Ｅdiff＝１．３２×１０−１４×ｆ２×ｌｄ×Ｉ×１／ｒ（Ｖ／ｍ）        ……（１）
ここで、ｆは周波数、Ｉはハーネスを流れる電流の絶対値、ｒはアンテナからの距離をそれぞれ表す。【００１９】
同様に、（２）コモンモード電流起因の放射電界は、ハーネスをモノポールアンテナとして見た場合、最大で次式となる。【００２０】
Ｅcomm＝１．２６×１０−６×ｆ×ｌ×Ｉ×１／ｒ（Ｖ／ｍ）            ……（２）
例えば、配線間隔（ｄ）が１ｍｍのハーネス２２に（１）デファレンシャルモード電流および（２）コモンモード電流が同じ量流れていた場合、９０ＭＨｚ（ＦＭバンド）では、Ｅcomm／Ｅdiff＝１．０６×１０３となり、（２）コモンモード電流の方が、約１０００倍（６０dＢ）放射効率が良いことがわかる。【００２１】
実際の車載電子機器において、ハーネス２２からの放射電界量とコモンモード電流の関係を測定した。その結果を図１２（コモンモード電流と放射ノイズ量の実測値を示す図）に示す。図１２において、（ａ）は３２ＭＨｚの場合、（ｂ）は４８ＭＨｚの場合、（ｃ）は６４ＭＨｚの場合、（ｄ）は８０ＭＨｚの場合、（ｅ）は９６ＭＨｚの場合、（ｆ）は１１２ＭＨｚの場合である。【００２２】
図１２より、何れの周波数（（ａ），（ｂ），（ｃ），（ｄ），（ｅ），（ｆ））においてもコモンモード電流は放射電界量と１対１で比例しており、放射ノイズ２４の主因は、ハーネス２２を流れるコモンモード電流であることがわかる。以下、マイコン搭載プリント回路基板のコモンモード電流発生メカニズムについて説明する。【００２３】
マイコン２１を搭載したプリント回路基板２０において、主に２種類のコモンモード電流発生原因がある。１つは、Ｃｕｒｒｅｎｔ  Ｄｒｉｖｅｎ  Ｔｙｐｅ（電流駆動型）と呼ばれ、プリント回路基板２０上の配線で、特にデファレンシャルモードのノイズ電流が多く流れる部分で発生する。デファレンシャルモードのノイズ電流が流れる配線（主に高速信号線や電源／ＧＮＤ配線）において、インピーダンスのバランスが悪い部分があると、その点においてノイズ電流の不用意な反射等が起き、コモン電流が発生する。【００２４】
もう１つは、Ｖｏｌｔａｇｅ  Ｄｒｉｖｅｎ  Ｔｙｐｅ（電圧駆動型）と呼ばれ、プリント回路基板２０上の配線において、電位変動が大きい部分で発生する。これは、発振回路や高速信号出力ピンなどの電位変動が大きい部分とそれ以外の部分との電界結合により、不用意な電位変動が誘起され、その結果としてコモンモード電流が発生する。【００２５】
車載電子機器で多く使用されているシングルチップタイプのマイコンは、外部回路と高速に信号を送受信することは少ない。このため、電流駆動型のコモンモード電流は、主に電源／ＧＮＤ配線で発生している。電源／ＧＮＤ配線を流れるノイズ電流の多くは、マイコン内部のクロックパルスジェネレータ（Clock Pulse Generator：ＣＰＧ）のスイッチング動作で発生する。ＣＰＧは１クロックで２回のスイッチングを行うが、これと同時に電源／ＧＮＤ配線に貫通電流が流れる。これにより、電流駆動型のコモンモード電流はクロック周波数の偶数倍高調波にピークを持つスペクトルとなる。【００２６】
また、電圧駆動型のコモンモード電流の多くは、発振回路部分で発生している。発振回路は、マイコン動作の規準となる周波数で絶えず電位変動を繰り返している。この電位変動部分とそれ以外の部分（電源／ＧＮＤ配線やハーネスなど）との電界結合により不用意な電位変動が誘起されコモンモード電流が発生する。発振回路では、規準振動の正弦波が多少歪んだ波形で発振している。このため、電圧駆動型のコモンモード電流は、クロック周波数の奇数倍高調波にピークを持つスペクトルとなる。以上を表１にまとめた。【００２７】
【表１】
0004624415.tif 000002
【００２８】
次に、上記２つのコモンモード発生メカニズムについて、解析及び実測にて評価した結果を説明する。【００２９】
マイコン搭載電子機器のコモンモード電流発生メカニズムの検討においては、ＰＥＥＣ（Partial Element Equivalent Circuit）法を用いた。ＰＥＥＣ法とは、対称とするプリント回路基板の配線をＵnit Ｃell（ユニットセル）と呼ばれる微小部分に分割し、各ユニットセルの電気特性（Ｌ，Ｒ，Ｇ，Ｃ）を求め、これを全て結合して全体の等価を導出するものである。本手法により導出された等価回路は、汎用回路解析ソフトＳＰＩＣＥ等に容易に組み込み可能であり、これにより各種電気特性を評価できる。【００３０】
今回のモデル化では、２層からなるプリント回路基板の配線をＣａｐａｃｉｔｉｖｅ  Ｃｅｌｌと、ｘ軸方向およびｙ軸方向からなる２つのＩｎｄｕｃｔｉｖｅ  Ｃｅｌｌに分割する。Ｃａｐａｃｉｔｉｖｅ  Ｃｅｌｌからは、両プレーン間の容量Ｃと誘電損失Ｇを導出する。また、Ｉｎｄｕｃｔａｎｃｅ  Ｃｅｌｌからはｘ軸方向およびｙ軸方向のインダクタンスＬと結合係数Ｋ、抵抗Ｒを導出する。それぞれのCellにおけるｘ軸方向およびｙ軸方向の長さをそれぞれｌｘ，ｌｙとした場合、ＣおよびＧ，Ｌ，Ｋ，Ｒは次式で求めた。【００３１】
Ｃ１２＝εｒεｌｘｌｙ／ｄ（Ｆ）            ……（３）
Ｃ１０＝Ｃ１２×１／１０（Ｆ）              ……（４）
Ｃ２０＝Ｃ１２×１／１０（Ｆ）              ……（５）
Ｇ＝１．０×１０８（Ω）                    ……（６）
Ｌｘ＝μ×ｌｘ／ｌｙ（Ｈ）                  ……（７）
Ｌｙ＝μ×ｌｘ／ｌｙ（Ｈ）                  ……（８）
Ｋ＝０．５９３（ｆｏｒ  ｄ＝１．６ｍｍ）    ……（９）
Ｒｘ＝１．０×１０−３×ｌｘ（Ω）            ……（１０）
Ｒｙ＝１．０×１０−３×ｌｙ（Ω）            ……（１１）
ここで、εｒ，ε，μ，ｄはそれぞれ比誘電率、真空中の誘電率、透磁率、層間距離を表す。また、Ｃ１２は両プレーン間の容量であり、Ｃ１０，Ｃ２０はそれぞれ上層、下層と絶対ＧＮＤとの容量を表す。今回の評価では、誘電損失Ｇおよび抵抗Ｒは一定の値を用いている。本来、抵抗は表皮効果により周波数に応じて変化する。しかし、問題となる周波数領域（ＦＭバンド）ではインダクタンスＬによるリアクタンス成分が抵抗に比べて大きいため、表皮効果を考慮しなくても問題にはないらいと考える。更に、今回のモデルでは、各層のＣａｐａｃｉｔｉｖｅ  Ｃｅｌｌと絶対ＧＮＤとの容量（Ｃ１０，Ｃ２０）も考慮している。この値は、層間容量Ｃ１２の１／１０とした。今回のモデル化の概念図を図１３（ＰＥＥＣ法におけるプリント回路基板モデル化の概念図）に示す。また、コモンモード電流の評価には、回路解析ソフトＳＰＩＣＥを用いた。【００３２】
次に、先に説明したＰＥＥＣ法による解析技術を用い、マイコン搭載基板におる、（１）電流駆動型、および（２）電圧駆動型の各コモンモード電流発生メカニズムを検証する。
（１）電流駆動型コモンモード電流
評価に用いたプリント回路基板モデル及びハーネスモデルを図１４（（ａ）は第１層の電源配線，（ｂ）は第２層のＧＮＤ配線，（ｃ）はモデル全体像）に示す。【００３３】
プリント回路基板は、実際の車載電子機器を想定し、１０ｃｍ×１０ｃｍの範囲内に収まるモデルとし、層間距離は１．６ｍｍとなっている。また、Ｕｎｉｔ  Ｃｅｌｌのサイズは、２．５ｍｍ×２．５ｍｍとした。プリント回路基板の第１層は電源配線２６であり、第２層はＧＮＤ配線２７である。特に、第２層のＧＮＤ配線２７にはループ状のアンバランス部分２７ａを設け、この影響によるコモンモード電流発生の様子を評価した。【００３４】
マイコン内部のＣＰＧモデルとして、２つの可変抵抗で構成したモデルを用いた。この回路構成とスイッチング特性を図１５（（ａ）はＣＰＧドライバモデル，（ｂ）はＣＰＧスイッチング特性）に示す。図１５（ｂ）より、１．０×１０−９ｓｅｃ〜２．０×１０−９ｓｅｃの間に、ＣＰＧの上下の可変抵抗値が同時に小さくなる時間が存在するため、ＣＰＧの電源−ＧＮＤ間に貫通電流が流れる。また、プリント回路基板上のコネクタ２５の近傍位置にはバイパスコンデンサを実装している。プリント回路基板へ接続するハーネス２２の長さは３００ｍｍとし、コネクタ２５より２．５ｍｍの位置（図１４（ｃ）の電流評価位置Ｐ１）においてコモンモード電流を評価した。【００３５】
なお、解析の簡単化のため、ハーネス２２もプリント回路基板と同様のUnit Cellモデルを用いた。本評価モデルの近似的な等価回路を図１６（電流駆動型コモンモード電流評価の近似的な等価回路を示す図）に示す。【００３６】
図１７（解析モデル電流分布の時間変化を示す図）に、ＣＰＧスイッチング後の１．３６５×１０−９ｓｅｃ〜２．１２４×１０−９ｓｅｃまでのノイズ電流分布の様子を示す。図１７において、（ａ）は１．３６５×１０−９ｓｅｃでのノイズ電流分布、（ｂ）は１．６２７×１０−９ｓｅｃでのノイズ電流分布、（ｃ）は１．８２７×１０−９ｓｅｃでのノイズ電流分布、（ｄ）は２．１２４×１０−９ｓｅｃでのノイズ電流分布である。なお、図１７の各電流分布におけるｚ軸方向の変移は電流の絶対値を表す。【００３７】
また、図１８（電流評価位置での各電流の時間変化を示す図）に、電流評価点Ｐ１におけるデファレンシャルモードおよびコモンモードの各電流の時間変化のグラフを示す。【００３８】
図１７より、ＣＰＧのスイッチングで生じたノイズ電流がプリント回路基板上をハーネス２２へと伝播していく様子がわかる。また、ＧＮＤ配線２７におけるループ状のアンバランス部分２７ａによる反射で、電源配線２６を流れるノイズ電流との間に位相差が生じ、これがコモンモード電流となっている様子がわかる。【００３９】
比較のため、プリント回路基板において、第２層のＧＮＤ配線２７にインピーダンスのアンバランス部分２７ａがないモデルも評価した。このモデルを図１９（（ａ）は第１層の電源配線，（ｂ）は第２層のＧＮＤ配線，（ｃ）はモデル全体像）に示す。図１９に示すモデルは、先に評価したＧＮＤ配線２７にアンバランス部分２７ａを持つ配線から、そのアンバランス部分２７ａのみを取り去ったモデルとなっており、ＧＮＤ配線２７は電源配線２６と全く対称な形状をしている。層間距離やＵｎｉｔ  Ｃｅｌｌの大きさ、ＣＰＧモデル、コンデンサ実装位置、ハーネス２２の長などのモデルパラメータは、先に評価した、ＧＮＤ配線２７にアンバランス部分２７ａを持つモデルと同様の値となっている。本モデルを用いたコモンモード電流の評価結果を図２０（解析モデル電流分布の時間変化を示す図）及び図２１（電流評価位置での各電流の時間変化を示す図）に示す。図２０は、ＣＰＧスイッチング後の１．４０６×１０−９ｓｅｃ〜２．７７９×１０−９ｓｅｃの電流部分を示している。図２０において、（ａ）は１．４０６×１０−９ｓｅｃでのノイズ電流分布、（ｂ）は１．７１６×１０−９ｓｅｃでのノイズ電流分布、（ｃ）は２．４０７×１０−９ｓｅｃでのノイズ電流分布、（ｄ）は２．７７９×１０−９ｓｅｃでのノイズ電流部分である。【００４０】
また、図２１は電流評価点Ｐ１におけるデファレンシャル及びコモンモードの各電流量の時間変化を示している。【００４１】
図２０及び図２１より、ＣＰＧのスイッチングにより生じたノイズ電流は、プリント回路基板からハーネス２２へ伝播していくが、ＧＮＤ配線２７にアンバランス部分２７ａが無いため、ノイズ電流に反射などによる位相差が生じておらず、この結果としてコモンモード電流も発生していないことがわかる。以上の評価より、プリント回路基板上のＧＮＤ配線２７（若しくは電源配線２６）におけるインピーダンスアンバランスにより、コモンモード電流が発生することがわかる。
（２）電圧駆動型コモンモード電流
図２２（（ａ）は第１層の電源層，（ｂ）は第２のＧＮＤ層，（ｃ）はモデル全体像）に、電圧駆動型のコモンモード電流発生メカニズムの検討に用いた評価モデルを示す。本モデルも、実際の車載電子機器を想定し、１０ｃｍ×１０ｃｍの範囲内に収まるモデルとし、層間距離は１．６ｍｍとなっている。また、Ｕｎｉｔ  Ｃｅｌｌのサイズは、４．０ｃｍ×４．０ｃｍとした。プリント回路基板の第１層は電源層（電源配線２６）とし、第２層をＧＮＤ層とした。ＧＮＤ層２９は１０ｃｍ×１０ｃｍのプレーン構造になっており、第１層の一部に、発振回路３０の配線を模擬したパターン（発振回路パターン３１）を置いた。また、プリント回路基板上のコネクタ２５近傍にバイパスコンデンサ（コンデンサＣ）を実装している。この発振回路パターン３１の一部を電圧源３２で励振したときのコモンモード電流発生の様子を解析により評価した。本評価モデルの近似的な等価回路を図２３（電圧駆動型コモンモード電流評価の近似的な等価回路を示す図）に示す。【００４２】
図２４に、発振回路パターン部分を電圧源３２にて励振したときの１．４０６×１０−９ｓｅｃ〜２．７７９×１０−９ｓｅｃまでのノイズ電流分布の様子を示す。図２４において、（ａ）は１．４０６×１０−９ｓｅｃでのノイズ電流分布、（ｂ）は１．７１６×１０−９ｓｅｃでのノイズ電流分布、（ｃ）は２．４０７×１０−９ｓｅｃでのノイズ電流分布、（ｄ）は２．７７９×１０−９ｓｅｃでのノイズ電流部分である。なお、図２４の各電流分布におけるｚ軸方向の変移は電流の絶対値を表す。【００４３】
また、図２５（電流評価位置での各電流の時間変化を示す図）に電流評価点におけるデファレンシャルモード及びコモンモードの各電流の時間変化のグラフを示す。【００４４】
図２４及び図２５より、電圧源で励振したパターンと、それ以外の電源／ＧＮＤ配線との電界結合による電位変動によりコモンモード電流が生じ、この電流がハーネス２２へと伝播していく様子がわかる。この評価により、発振回路等の電位変動によりコモンモード電流が発生することがわかる。【００４５】
次に、先に評価した解析結果と評価基板を用いた実測結果とを比較した。【００４６】
図２６に、今回測定に用いた評価基板を示す。図２６において、（ａ）は評価基板の主面側を示す平面図であり、（ｂ）は評価基板の主面と反対側の裏面側を示す平面図である。評価基板２０ａは、大きさ５０ｍｍ×５０ｍｍの２層基板であり、誘電体厚１．６ｍｍ、比誘電率４．７、導体厚３５μｍとなっている。本基板の第１層には、マイコン２１と発振回路である水晶発振子３３が実装されている。水晶発振子３３は１６ＭＨｚで発振し、これがマイコン２１の動作周波数となる。さらに、コネクタ２５までの電源／ＧＮＤ配線（２６／２７）に、ループ状のアンバランス配線（２６ａ／２７ａ）を形成している。このアンバランス配線は、接続するパターンのカットにより電源側のみ／ＧＮＤ側のみに任意に追加できる構造になっている。さらに、第２層にはコンデンサ及びインダクタンス実装用のパッドを備えている。【００４７】
測定において、電力供給用のハーネスは、１５０ｍｍの平行２線構造になっており、この先にＬＩＳＮ（疑似電源回路）を通して電源に接続されている。また、評価基板２０ａから５０ｍｍの位置に電流プローブを配置し、これに接続したスペクトルアナライザによりコモンモード電流を測定した。なお、電流の測定結果は、特に補正は行わず、スペクトルアナライザでの測定値を用いた。
〔１〕；電流駆動型コモンモード電流の測定結果
ここでは、電流駆動型で発生するコモンモード電流の測定結果を示す。評価条件であるが、図２６に示す評価基板２０ａにおいて、コネクタ２５近傍にコンデンサＣを実装し、インダクタ実装パッドは短絡する。このとき、（１）電源配線のみアンバランスパターンを追加、（２）ＧＮＤ配線のみアンバランスパターンを追加、（３）電源及びＧＮＤ配線にアンバランスパターンを追加したときのコモンモード電流を測定し、電源／ＧＮＤ配線の何れにもアンバランスパターンを追加しなかった場合の測定結果と比較した。【００４８】
図２７に、（１）電源配線のみアンバランスパターン追加したときの測定結果を示す。図２７より、マイコン動作周波数である１６ＭＨｚの４倍高調波（６４ＭＨｚ）及び６倍高調波（９６ＭＨｚ）では、コモンモード電流がそれぞれ７．２ｄＢ、２．０ｄＢ増加している。一方、マイコン動作周波数の５倍高調波（８０ＭＨｚ）では、逆にコモンモード電流が１．８ｄＢ減少している。【００４９】
図２８に、（２）ＧＮＤ配線のみアンバランスパターンを追加したときの測定結果を示す。図２８より、上記（１）の場合と同様にマイコン動作周波数の４倍高調波（６４ＭＨｚ）と６倍高調波（９６ＭＨｚ）では、コモンモードノイズはいずれも１８．５ｄＢ、１１．１ｄＢ増加している。一方、マイコン動作周波数の５倍高調波（８０ＭＨｚ）では、その増加量が２．５ｄＢであり、前者に比べて増分が少ない。【００５０】
図２９に、（３）電源及びＧＮＤ配線の何れにもアンバランスパターンを追加したときの測定結果を示す。図２９より、上記（１）及び（２）の場合と同様にマイコン動作周波数の４倍高調波（６４ＭＨｚ）と６倍高調波（９６ＭＨｚ）では、コモンモードノイズは何れも１２．６ｄＢ、７．５ｄＢ増加している。一方、マイコン動作周波数の５倍高調波（８０ＭＨｚ）では、その増加量が１．１ｄＢであり、前者に比べて増分が少ない。【００５１】
以上の測定結果より、電源若しくはＧＮＤ（或いは何れの）配線にアンバランスパターンが存在することで、マイコン動作周波数の偶数倍高調波（６４ＭＨｚ．９６ＭＨｚ）にコモンモード電流が発生していることがわかる。これは、先の電流駆動型コモンモード電流の解析結果と傾向が一致する。
〔２〕；電圧駆動型コモンモード電流の測定結果
ここでは、電圧駆動型で発生するコモンモード電流の測定結果を示す。マイコン搭載基板では、マイコンの動作クロックを生成するため水晶発振子３３が実装される。この水晶発振子３３では、特定の周波数において絶えず電位変動しており、ここと他の配線パターン（電源／ＧＮＤ配線など）との電界結合により不用意な電位変動が誘起され、この結果、コモンモード電流が発生することが考えられる。【００５２】
そこで、評価基板において水晶発振子３３の金属カバーを最寄りのＧＮＤパターンに接続することでシールドし、コモンモード電流の発生量変化を測定により評価した。【００５３】
図３０に測定結果を示す。図３０より、マイコン動作周波数である１６ＭＨｚの５倍高調波（８０ＭＨｚ）において、コモンモード電流は１６．９ｄＢ低減した。一方で、マイコン動作周波数の４倍及び６倍高調波（６４ＭＨｚ，９６ＭＨｚ）では、コモンモード電流の低減量が２．７ｄＢ，７．０ｄＢであり、その値は５倍高調波の時よりも小さい。【００５４】
この結果より、水晶発振子３３における電位変動が原因で、マイコン動作周波数の奇数倍高調波（８０ＭＨｚ）にコモンモード電流が発生していることがわかる。これは、先の電圧駆動型コモンモード電流の解析結果と傾向が一致する。【００５５】
以上述べたように、本発明者の検討によれば、電源／ＧＮＤ配線におけるインピーダンスのアンバランスによりコモンモード電流が発生し、このコモンモード電流の影響で不要電磁放射が生じることがわった。【００５６】
そこで、本発明者は、電源／ＧＮＤ配線におけるインピーダンスのアンバランスに着目し、本発明をなした。【００５７】
本発明の目的は、コモンモード電流を低減し、不要電磁放射を抑制することが可能な技術を提供することにある。【００５８】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００５９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。【００６０】
上記目的は、ノイズ源となるマイコンからチップを実装するパッケージ、更には、パッケージを実装するプリント回路基板上において、マイコンの電源端子からコネクタまでの電源／ＧＮＤ配線のバランスをとる目的でキャパシタと組み合わせてインダクタ素子を実装することにより達成される。例えば以下のようにする。【００６１】
第１の電源電位が印加される第１の電源配線と、前記第１の電源電位よりも低い第２の電源電位が印加される第２の電源配線とを有する配線基板と、
第１及び第２の電源端子を有し、前記第１の電源端子が前記第１の電源配線に接続され、前記第２の電源端子が前記第２の電源配線に接続されたマイクロコンピュータと、
前記第１及び第２の電源配線に接続されたコネクタと、
を有する電子装置であって、
前記第１及び第２の電源配線のうちの何れか一方の電源配線に、前記マイクロコンピュータにおけるインピーダンス誤差を含めて前記第１及び第２の配線のインピーダンス誤差を補正するためのインダクタ素子が直列に接続されている。【００６２】
前述した手段によれば、コネクタに接続されたハーネスでのコモンモード電流を低減でき、不要電磁放射を抑制することができる。
【発明の効果】
【００６３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。【００６４】
コモンモード電流を低減でき、不要電磁放射を抑制することができる。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施例１である電子装置の概略構成を示す平面図である。
【図２】図１の電子装置の概略構成を示す断面図（（ａ）は電源配線に沿う断面図，（ｂ）はＧＮＤ配線に沿う断面図）である。
【図３】本発明の実施例２である電子装置の概略構成を示す平面図である。
【図４】本発明の実施例３である電子装置の概略構成を示す平面図である。
【図５】本発明の実施例４である電子装置の概略構成を示す平面図である。
【図６】本発明の実施例５である電子装置の概略構成を示す平面図である。
【図７】図６の電子装置の概略構成を示す断面図（（ａ）は電源配線に沿う断面図，（ｂ）はＧＮＤ配線に沿う断面図）である。
【図８】本発明の実施例６である電子装置の概略構成を示す平面図である。
【図９】本発明の実施例７である電子装置の概略構成を示す平面図である。
【図１０】本発明者が検討した不要電磁放射に関する図であって、マイコンを搭載した電子機器からの不要電磁放射発生を示す模式図である。
【図１１】本発明者が検討した不要電磁放射に関する図であって、電子機器からの不要電磁放射発生メカニズムを示す模式図である。
【図１２】本発明者が検討した不要電磁放射に関する図であって、コモンモード電流と放射ノイズ量の実測値を示す図である。
【図１３】本発明者が検討した不要電磁放射に関する図であって、ＰＥＥＣ法におけるプリント回路基板モデル化の概念図である。
【図１４】本発明者が検討した不要電磁放射に関する図であって、電流駆動型コモンモード電流の解析モデルを示す図である。
【図１５】本発明者が検討した不要電磁放射に関する図であって、ＣＰＧドライバモデルとそのスイッチング特性を示す図である。
【図１６】本発明者が検討した不要電磁放射に関する図であって、電流駆動型コモンモード電流評価の近似的な等価回路を示す図である。
【図１７】本発明者が検討した不要電磁放射に関する図であって、解析モデル電流分布の時間変化を示す図である。
【図１８】本発明者が検討した不要電磁放射に関する図であって、電流評価位置での各電流の時間変化を示す図である。
【図１９】本発明者が検討した不要電磁放射に関する図であって、電流駆動型コモンモード電流の解析モデルを示す図である。
【図２０】本発明者が検討した不要電磁放射に関する図であって、解析モデル電流分布の時間変化を示す図である。
【図２１】本発明者が検討した不要電磁放射に関する図であって、電流評価位置での各電流の時間変化を示す図である。
【図２２】本発明者が検討した不要電磁放射に関する図であって、電圧駆動型コモンモード電流の解析モデルを示す図である。
【図２３】本発明者が検討した不要電磁放射に関する図であって、電圧駆動型コモンモード電流評価の近似的な等価回路を示す図である。
【図２４】本発明者が検討した不要電磁放射に関する図であって、解析モデル電流分布の時間変化を示す図である。
【図２５】本発明者が検討した不要電磁放射に関する図であって、電流評価位置での各電流の時間変化を示す図である。
【図２６】本発明者が検討した不要電磁放射に関する図であって、コモンモード電流測定に用いた評価基板を示す図である。
【図２７】本発明者が検討した不要電磁放射に関する図であって、電源アンバランス配線追加時のコモンモード電流測定結果を示す図である。
【図２８】本発明者が検討した不要電磁放射に関する図であって、ＧＮＤアンバランス配線追加時のコモンモード電流測定結果を示す図である。
【図２９】本発明者が検討した不要電磁放射に関する図であって、電源／ＧＮＤアンバランス配線追加時のコモンモード電流測定結果を示す図である。
【図３０】本発明者が検討した不要電磁放射に関する図であって、発信回路シールド時のコモンモード電流測定結果を示す図である。
【図３１】本発明者が検討した不要電磁放射に関する図であって、バイパスコンデンサ実装位置によるコモンモード電流解析結果を示す図である。
【図３２】本発明者が検討した不要電磁放射に関する図であって、バイパスコンデンサ実装位置によるコモンモード電流実測結果を示す図である。
【図３３】本発明者が検討した不要電磁放射に関する図であって、チップインダクタ実装による配線インピーダンス補正法の解析モデルを示す図である。
【図３４】本発明者が検討した不要電磁放射に関する図であって、チップインダクタ実装による配線インピーダンス補正法の近似的な等価回路を示す図である。
【図３５】本発明者が検討した不要電磁放射に関する図であって、実装インダクタ値によるコモンモード電流量の変化を示す図である。
【図３６】本発明者が検討した不要電磁放射に関する図であって、チップインダクタ実装時のコモンモード電流測定結果（偶数倍高調波）を示す図である。
【図３７】本発明者が検討した不要電磁放射に関する図であって、チップインダクタ実装時のコモンモード電流測定結果（奇数倍高調波）を示す図である。
【図３８】本発明者が検討した不要電磁放射に関する図であって、ハーネスにおける電流の向きの解析結果を示す図である。
【図３９】本発明者が検討した不要電磁放射に関する図であって、プリント回路基板及びハーネスの近似的な等価回路を示す図である。
【符号の説明】
【００６６】
１…電子装置、２…プリント回路基板、３…電源配線、４…ＧＮＤ配線、５…コネクタ、６…ハーネス、７…コンデンサ素子、８…インダクタ素子、１０…マイクロコンピュータ（マイコン）、１１…半導体チップ、１２…リード、１２ａ…電源用リード、１２ｂ…ＧＮＤ用リード、１３…ボンディングワイヤ、１４…封止体。
【発明を実施するための最良の形態】
【００６７】
以下の実施の形態においては便宜上その必要性があるときは、複数のセクション又は実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部又は全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。更に、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合及び原理的に明らかに必須のものではないことは言うまでもない。同様に、以下の実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似又は類似するもの等を含むものとする。このことは、上記数値及び範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【実施例１】
【００６８】
本実施例１では、電源配線にインダクタ素子を挿入して電源配線及びＧＮＤ配線のインピーダンス誤差を補正した例について説明する。【００６９】
図１及び図２は本発明の実施例１である電子装置（電子機器）に係る図であり、図１は電子装置の平面図、図２は電子装置の断面図（（ａ）は電源配線に沿う断面図，（ｂ）はＧＮＤ配線に沿う断面図）である。【００７０】
図１及び図２（（ａ），（ｂ））に示すように、本実施例１の電子装置１は、配線基板として例えばプリント回路基板２の主面に、コネクタ５、コンデンサ素子７、インダクタ素子８、マイクロコンピュータ（マイコン）１０等が実装されている。コンデンサ素子７及びインダクタ素子８としては、例えば互いに反対側に位置する両端に電極を有する矩形体の面実装型（チップ型）からなるものが使用されている。コネクタ５は、プリント回路基板２の配線とハーネス６の配線とを接続するためのものであり、プリント配線基板２の周縁に配置されている。【００７１】
プリント回路基板２は、例えば、ガラス繊維にエポキシ系、若しくはポリイミド系の樹脂を含浸させた高弾性樹脂からなるコア材の表裏面（互いに反対側に位置する主面及び裏面）に配線層を有する２層配線構造になっている。また、プリント回路基板２は、第１の電源電位（例えば５Ｖ）が印加される（第１の電源電位に電位固定される）第１の電源配線（以下、電源配線３と呼ぶ）と、第１の電源電位よりも低い第２の電源電位（例えば０Ｖ）が印加される（第２の電源電位に電位固定される）第２の電源配線（以下、ＧＮＤ配線４と呼ぶ）とを含み、更に電気信号の伝送路として使用される信号配線（図示せず）を含む複数の配線を有する構造になっている。【００７２】
本実施例１において、電源配線３は、プリント回路基板２の主面側の第１の配線層で形成されている。一方、ＧＮＤ配線４は、プリント回路基板２の主面側の第１の配線層に形成された部分と、プリント回路基板２の裏面側（主面と反対側の面）の第２の配線層に形成された部分と、これらの部分を電気的に接続し、プリント回路基板２の接続孔に形成された部分（スルーホール配線）とを含む構成になっている。【００７３】
マイコン１０は、これに限定されないが、例えば、集積回路として論理演算回路が搭載された半導体チップ１１と、半導体チップ１１の周囲に配置された複数のリード１２と、半導体チップ１１の複数の電極パッドと複数のリード１２とを夫々電気的に接続する複数のボンディングワイヤ１３と、半導体チップ１１、複数のリード１２、複数のボンディングワイヤ１３等を封止する封止体１４とを有する構成になっている。複数のリード１２の各々は、封止体１４の内外に亘って延在し、封止体１２の外部に位置するアウター部の一部が端子（接続部）として使用される。【００７４】
複数のリード１２は、第１の電源電位（例えば５Ｖ）が印加される（第１の電源電位に電位固定される）電源用リード１２ａと、第１の電源電位よりも低い第２の電源電位（例えば０Ｖ）が印加される（第２の電源電位に電位固定される）ＧＮＤ用リード１２ｂとを含み、更に電気信号の伝送路として使用される信号用リードを含んでいる。【００７５】
封止体１４は厚さ方向と交差する平面形状が方形状になっている。電源用リード１２ａは封止体１４の第１の辺から突出し、ＧＮＤ用リード１２ｂは封止体１４の第１の辺と異なる第２の辺から突出している。【００７６】
電源用リード１２ａのアウター部からなる外部端子（第１の電源端子）は、電源配線３に電気的にかつ機械的に接続され、ＧＮＤ用リード１２ｂのアウター部からなる外部端子（第２の電源端子）は、ＧＮＤ配線４に電気的にかつ機械的に接続されている。【００７７】
電源配線３及びＧＮＤ配線４は、コネクタ５に電気的にかつ機械的に接続されている。電源配線３は、電源用リード１２ａのアウター部が接続された部分で終端し、コネクタ５が接続された部分で終端している。同様に、ＧＮＤ配線４もＧＮＤ用リード１２ｂのアウター部が接続された部分で終端し、コネクタ５が接続された部分で終端している。【００７８】
コンデンサ素子７は、電源配線３及びＧＮＤ配線４に並列に接続されている。具体的には、コンデンサ素子７は、一方の電極が電源配線３に電気的にかつ機械的に接続され、他方の電極がＧＮＤ配線４に電気的にかつ機械的に接続されている。即ち、コンデンサ素子７は、バイパスコンデンサとして使用されている。【００７９】
マイコン１０の電源用リード１２ａからなる電源端子とコネクタ５とを電気的に接続する電源配線３、及びマイコン１０のＧＮＤ用リード１２ｂからなる電源端子とコネクタ５とを電気的に接続するＧＮＤ配線４は、信号配線やマイコン１０の他に実装される電子部品の影響で迂回して引き回すことが多々あり、マイコン１０の電源端子からコネクタ５までの配線長が異なってしまう。また、本実施例１のように、電源用リード１２ａ及びＧＮＤ用リード１２ｂが封止体１４の異なる辺から突出する場合においてもマイコン１０の電源端子からコネクタ５までの電源／ＧＮＤ配線の配線長が異なってしまう。本実施例１では、マイコン１０の電源用リード１２ａの端子部（電源端子）からコネクタ５の接続部までの電源配線３の実質的な配線長３Ｌは、マイコン１０のＧＮＤ用リード１２ｂの端子部（電源端子）からコネクタ５の接続部までのＧＮＤ配線４の実質的な配線長４Ｌよりも短くなっている。即ち、電源配線３及びＧＮＤ配線４のインピーダンスがアンバランスになっている。【００８０】
そこで、本実施例１では、電源配線３及びＧＮＤ配線４のインピーダンス誤差を補正するため、配線長３Ｌが短い電源配線３にインダクタ素子８が直列に接続されている。具体的には、電源配線３は途中で２つに分割されており、分割された一方の部分にインダクタ素子８の一方の電極が電気的にかつ機械的に接続され、分割された他方の部分にインダクタ素子８の他方の電極が電気的にかつ機械的に接続されている。また、本実施例１では、インダクタ素子８は、マイコン１０の電源端子とコンデンサ素子７との間において接続（実装）されている。【００８１】
ここで、先に示したコモンモード電流に関する解析及び実測による評価結果を踏まえ、本発明者が検討した、マイコン搭載電子機器の低ノイズ実装技術について説明する。以下、〔１〕バイパスコンデンサ実装法、〔２〕チップインダクタ実装による配線インピーダンスアンバランス補正法について検討した結果を順に説明する。
〔１〕；バイパスコンデンサ実装法について
ここでは、バイパスコンデンサ実装によるマイコン搭載電子機器のコモンモード電流低減方法について説明する。前述の電流駆動型コモンモード電流発生メカニズム検討において、コモンモード電流はプリント回路基板における電源／ＧＮＤ配線のインピーダンスアンバランスにより発生することがわかった。そこで、ノイズ源であるマイコンから見て、インピーダンスアンバランスの前方若しくは後方の、何れにコンデンサを実装した場合がコモンモード電流発生を低減できるか解析及び実測で検討した。【００８２】
まず、解析による検討結果を示す。解析には、図１４に示すモデルを用いた。図１４において、バイパスコンデンサをループ状のインピーダンスアンバランス配線（アンバランス部分２７ａ）の前方（図１４中、Ａの位置（コンデンサＡの位置））、若しくは後方（図１４中、Ｂの位置（コンデンサＢの位置））に実装し、発生するコモンモード電流量の変化を評価した。なお、評価においては回路解析による過渡解析を行い、発生したコモンモード電流のピーク値（最大値−最小値の差）で評価した。【００８３】
解析による評価結果を図３１（バイパスコンデンサ実装位置によるコモンモード電流解析結果を示す図）に示す。図３１より、インピーダンスアンバランス配線（アンバランス部分２７ａ）の前方（図１４中、Ａの位置）にバイパスコンデンサを実装した場合、何も実装しなかった場合に比べ、コモンモード電流の発生をピーク値で最大４９％低減できることがわかる。一方、インピーダンスアンバランス配線（アンバランス部分２７ａ）の後方（図１４中、Ｂの位置）にバイパスコンデンサを実装した場合、何も実装しなかった場合に比べてコモンモード電流は約１７％増加している。【００８４】
次に、実測による検討結果を示す。測定では、図２６に示す評価基板を用いた。本評価基板では、先の解析と同様にＧＮＤ配線にアンバランスループを追加してある。図２６において、バイパスコンデンサをループ状のインピーダンスアンバランス配線の前方（図２６中、Ａの位置（コンデンサ実装位置））、若しくは後方（図２６中、Ｂの位置（コンデンサ実装位置））に実装し、発生するコモンモード電流の変化を評価した。なお、測定では、スペクトルアナライザによりコモンモード電流のスペクトルを評価した。【００８５】
図３２にバイパスコンデンサ実装位置によるコモンモード電流実測結果を示す。図３２より、マイコン動作周波数の偶数倍高調波（６４ＭＨｚ，９４ＭＨｚ）において、インピーダンスアンバランス配線の前方にバスコンデンサを実装した場合、何も実装しなかった場合に比べて、コモンモード電流の発生をそれぞれ１．５ｄＢ，１３．４ｄＢ低減できることがわかる。一方、インピーダンスアンバランス配線の後方にバイパスコンデンサを実装した場合、何も実装しなかった場合に比べてコモンモード電流の発生量が増加していることがわかる。これは、解析結果の傾向を再現している。また、マイコン動作周波数の奇数倍高調波（８０ＭＨｚ）では、インピーダンスアンバランスの前後にコンデンサを実装しても、発生するコモンモード電流の変化量は偶数倍高調波に比べて小さいことがわかる。【００８６】
以上より、バイパスコンデンサ実装法は、マイコン動作周波数の偶数倍で発生する電流駆動型コモンモード電流低減に効果的であるが、奇数倍高調波で発生する電圧駆動型コモンモード電流低減には影響を及ぼさないことがわかる。
〔２〕；チップインダクタ実装による配線インピーダンスアンバランス補正法について
ここでは、電源／ＧＮＤ配線にチップインダクタ実装することにより、マイコン搭載電子機器のコモンモード電流発生量を低減する方法について説明する。電流駆動型のコモンモードノイズ発生源であるプリント回路基板配線のインピーダンスアンバランスを、チップインダクタを実装することで補正可能であるから解析及び実測して検討した。【００８７】
まず、解析による検討結果を示す。解析では、図３３（チップインダクタ実装による配線インピーダンス補正法の解析モデルを示す図）に示すインダクタ実装位置Ｌ（インダクタＬ）に、様々な値のインダクタ素子を実装し、ハーネスの評価点位置Ｐ１で発生するコモンモード電流の変化を評価した。この近似的な等価回路を図３４（チップインダクタ実装による配線インピーダンス補正法の近似的な等価回路を示す図）に示す。なお、評価においては、回路解析による過渡解析を行い、発生したコモンモード電流のピーク値（最大値−最小値の差）で評価した。図３３において、（ａ）は第１層の電源配線，（ｂ）は第２層のＧＮＤ配線，（ｃ）はモデル全体像である。【００８８】
解析による評価結果を図３５（実装インダクタ値によるコモンモード電流量の変化を示す図）に示す。図３５より、実装インダクタが約４ｎＨの時に、発生するコモンモード電流量が最低になることがわかる。即ち、コモンモード電流低減に対するインダクタ値の最適値があることがわかる。【００８９】
次に、実測による評価結果を説明する。実測では、図２６に示す評価基板を用いた。本測定で用いた評価基板は、電源及びＧＮＤのアンバランス配線は何れも追加していない。また、図２６のチップインダクタ実装位置（インダクタ実装位置Ｌ）に様々な値のインダクタ素子を実装し、ハーネス位置にて発生するコモンモード電流量を評価した。なお、測定では、スペクトルアナライザによりコモンモード電流のスペクトルを評価した。【００９０】
図３６（チップインダクタ実装時のコモンモード電流測定結果（偶数倍高調波）を示す図）及び図３７（チップインダクタ実装時のコモンモード電流測定結果（奇数倍高調波）を示す図）に実測結果を示す。図３６より、マイコン動作周波数の偶数倍高調波（（ａ）３２ＭＨｚ，（ｂ）６４ＭＨｚ，（ｃ）９６ＭＨｚ，（ｄ）１２８ＭＨｚ）において、実装するインダクタ値により、発生するコモンモード電流量が変化していることがわかる。更に、偶数倍高調波の何れの周波数にもコモンモード電流低減に対するインダクタ値の最適値があることがわかる。これは、解析結果の傾向と一致している。【００９１】
一方、図３７より、マイコン動作周波数の奇数倍高調波（（ａ）４８ＭＨｚ，（ｂ）８０ＭＨｚ，（ｃ）１１２ＭＨｚ）では、実装するインダクタ値によらず、コモンモード電流量は、ほぼ一定の値となっている。【００９２】
以上より、チップインダクタ実装による配線インピーダンスアンバランス補正法は、マイコン動作周波数の偶数倍高調波で発生する電流駆動型のコモンモード電流低減に効果的であるが、奇数倍高調波で発生する電圧駆動型のコモンモード電流には影響を及ぼさないことがわかる。【００９３】
最後に、チップインダクタ実装による配線インピーダンスのバランス補正が、なぜ電流駆動型のコモンモード電流低減には効果的で、電圧駆動型のコモンモード電流には影響がないか検討した。図３８に、前項におけるコモンモード電流発生メカニズム検討時の、電流駆動型／電圧駆動型の何れのタイプのハーネスにおける電流ベクトル及び電流の時間変化のグラフを示す。図３８において、（ａ）は電流駆動型、（ｂ）は電圧駆動型である。【００９４】
電流駆動型の場合、ハーネスを流れる電流は、図３８（ａ）に示すように、電源とＧＮＤラインで互いに逆方向であり、これら電流の差分がコモンモード電流となっていることがわかる。一方、電圧駆動型の場合、ハーネスを流れる電流は、図３８（ｂ）に示すように、電源とＧＮＤラインで互いに同方向であり、これら電流の合計がコモンモード電流になっていることがわかる。これらをまとめ、バランスインダクタ実装時の、電流駆動型／電圧駆動型コモンモード電流に対するプリント回路基板及びハーネスの近似的な等価回路を図３９に示す。図３９において、（ａ）は電流駆動型、（ｂ）は電圧駆動型である。【００９５】
図３９（ａ）より、電流駆動型コモンモード電流では、電源とＧＮＤ配線を電流が互いに逆方向に流れる伝送モードでノイズが伝播している。この伝送モードにおけるインピーダンスは、次式となる。【００９６】
Ｌtotal＝Ｌｖ＋Ｌｇ                      ……（１２）
これより、バランスインダクタ実装により、Ｌｖを大きくするとＬtotalもこれに比例して増加することがわかる。この結果として、実装するバランスインダクタによりノイズ電流が変化することになる。一方、図３９（ｂ）より、電圧駆動型コモンモード電流では、電源とＧＮＤ配線を電流が互いに同方向に流れる伝送モードでノイズが伝播している。この伝送モードにおけるインピーダンスは、次式となる。【００９７】
Ｌtotal＝Ｌｖ・Ｌｇ／（Ｌｖ＋Ｌｇ）      ……（１３）
この式より、バランスインダクタ実装で、Ｌｖを大きくした場合（Ｌｖ＞＞Ｌｇの極限でも）、全体のインピーダンスはＬｇとなり、電圧駆動型の電流伝送モードのインピーダンスは、さほど変化しない。この結果として、バランスインダクタを実装してもノイズ電流はほとんど変化しないことになる。【００９８】
以上より、チップインダクタ実装による配線インピーダンスのバランス補正が、電流駆動型のコモンモード電流低減には効果的で、電圧駆動型のコモンモード電流には影響がないことが説明できる。【００９９】
本実施例１において、図１及び図２に示すように、マイコン１０の電源用リード１２ａの端子部（電源端子）からコネクタ５の接続部までの電源配線３の実質的な配線長３Ｌは、マイコン１０のＧＮＤ用リード１２ｂの端子部（電源端子）からコネクタ５の接続部までのＧＮＤ配線４の実質的な配線長４Ｌよりも短くなっており、電源配線３及びＧＮＤ配線４のインピーダンスがアンバランスになっている。【０１００】
そこで、本実施例１では、電源配線３及びＧＮＤ配線４のインピーダンス誤差を補正するため、配線長３Ｌが短い電源配線３にインダクタ素子８が直列に接続されている。インダクタ素子８としては、偶数倍高調波のコモンモード電流低減に最適なインダクタ値のものが実装されている。【０１０１】
このように、マイコン１０の電源端子からコネクタ５までの電源／ＧＮＤ配線のインピーダンスアンバランスをインダクタ素子によって補正することにより、マイコン動作周波数の偶数倍高調波でハーネス５に発生する電流駆動型コモンモード電流を低減でき、この電流駆動型コモンモード電流に起因してハーネス５から発生する不要電磁放射を抑制することができる。【０１０２】
また、電源／ＧＮＤ配線のインピーダンス誤差をインダクタ素子８の実装によって補正するため、電子装置１の製造を簡略化できる。また、大幅な設計変更やノイズに対するマージンを大きく取った設計をする必要がないので、電子装置１の小型化や低コスト化を図ることができる。【０１０３】
本実施例１において、インダクタ素子８は、マイコン１０の電源端子とコンデンサ素子７との間において接続（実装）されている。【０１０４】
上記したように、マイコン１０の電源及びＧＮＤそれぞれから発信された電気信号が、電源／ＧＮＤ配線のインピーダンス誤差により位相差が生じ、同じタイミングでコネクタ５に伝搬されない。そのため、伝搬される電気信号の位相がコネクタ５において乱反射し、その一部がノイズとなり発生する。本実施例１の場合、ノイズの原因となっているデファレンシャルモード電流を抑制するために、第１及び第２の電源配線に並列にパイパスコンデンサを接続している。マイコン１０の電源及びＧＮＤそれぞれから発信された電気信号は、バイパスコンデンサに同じタイミングで伝搬（到達）しないと、やはり乱反射を抑制することができない。つまり、配線長を等長化した（電源／ＧＮＤ配線のインピーダンスの誤差を無くした）状態で、電源／ＧＮＤそれぞれから発生された電気信号がバイパスコンデンサに到達しないと位相の乱反射の発生を抑制することができない。これにより、ノイズの発生を抑制することができない。【０１０５】
しかしながら、本実施例１のようにマイコン１０の電源端子とコンデンサ素子７との間にインダクタ素子８を設置することで、電源／ＧＮＤ配線のインピーダンス誤差を等しくすることができる。これにより、マイコン１０の電源及びＧＮＤそれぞれから発信された電気信号は位相差が生じなく、同じタイミングでコンデンサ素子７に伝搬（到達）することができるため、位相の乱反射の発生を抑制することができる。この結果、ノイズを低減することができる。【０１０６】
プリント回路基板にインダクタンス素子８を搭載するパッドを設けておくことにより、部品搭載後、コモンモード電流の大きさを測定で確認しながらインダクタンス素子８の最適値を探索して決定することができる。【０１０７】
なお、電源／ＧＮＤ配線のインピーダンス誤差は、マイコンのパッケージ内部においても生じるが、パッケージ内部に比べてプリント回路基板の配線長の方が圧倒的に長い。従って、プリント配線基板において電源／ＧＮＤ配線のインピーダンス誤差を補正すると、パッケージ内部のインピーダンス誤差を含めてプリント配線基板における電源／ＧＮＤ配線のインピーダンス誤差を低減することが出来る。【０１０８】
また、第１及び第２の電源配線のインピーダンス誤差補正により、コネクタ５を介して第１の電源配線に第３の電源配線及び第２の電源配線に第４の電源配線が接続されたハーネスを流れるコモンモード電流が３０〜２００ＭＨｚの最大ピークで３０ｄＢｕＡ以下に抑えられる。
【実施例２】
【０１０９】
図３は、本発明の実施例２である電子装置の概略構成を示す平面図である。【０１１０】
前述の実施例１では、電源／ＧＮＤ配線のインピーダンス誤差を１つのインダクタ素子８で補正した例について説明したが、図３に示すように、２つのインダクタ素子８、若しくはそれ以上のインダクタ素子８を用いて電源／ＧＮＤ配線のインピーダンス誤差を補正しても良い。
【実施例３】
【０１１１】
図４は、本発明の実施例３である電子装置の概略構成を示す平面図である。【０１１２】
前述の実施例１では、電源／ＧＮＤ配線のインピーダンス誤差を補正するためのインダクタ素子８をマイコン１０の電源端子とコンデンサ素子７との間に実装した例について説明したが、図４に示すように、異なる共振周波数に対応するインダクタ素子８ａとコンデンサ素子７ａとのセットと、インダクタ素子８ｂとコンデンサ素子７ｂとのセットを挿入して、コモンモード電流の低減効果がでる周波数帯域を広げるように実装してもよい。例えば、インダクタ素子８ａとコンデンサ素子７ａとのセットの周波数は４８ＭＨｚ向け、インダクタ素子８ｂとコンデンサ素子７ｂとのセットの周波数は８０ＭＨｚ向けである。【０１１３】
これにより、電源／ＧＮＤ配線のインピーダンス誤差を補正するインダクタンス素子８とコンデンサ素子７が高いコモンモード電流低減効果をもつのは、その共振周波数周辺に限られる。このため異なる共振周波数のインダクタンス素子８とコンデンサ素子７とのセットを追加することで、広い周波数範囲に対して効果を得るようにすることができる。
【実施例４】
【０１１４】
図５は、本発明の実施例４である電子装置の概略構成を示す平面図である。【０１１５】
前述の実施例１では、配線長が短い方の電源配線３にインダクタ素子８を直列に接続して、電源／ＧＮＤ配線のインピーダンス誤差を補正する例について説明したが、図５に示すように、電源配線３にインダクタ素子８ａを直列に接続し、配線長が電源配線よりも長いＧＮＤ配線４にもインダクタ素子８ｂを直列に接続して、電源／ＧＮＤ配線のインピーダンス誤差を補正しても良い。この場合においても、前述の実施例１と同様の効果が得られる。
【実施例５】
【０１１６】
図６及び図７は、本発明の実施例５の電子装置に係る図であり、図６は電子装置の平面図、図７は電子装置の断面図（（ａ）は電源配線に沿う断面図，（ｂ）はＧＮＤ配線に沿う断面図）である。【０１１７】
前述の実施例１では、主面側の第１の配線層で電源配線３が形成され、主面側の第１の配線層、裏面側の第２の配線層、並びに接続孔の導電層でＧＮＤ配線４が形成されたプリント配線基板２について説明したが、図６及び図７に示すように、主面側の第１の配線層で電源配線３及びＧＮＤ配線４が形成、即ち同一層で形成された配線基板２においても本発明を適用することができる。この場合においても、前述の実施例１と同様の効果が得られる。【０１１８】
なお、前述の実施例１、２、３及び５においては、配線長が短い方の電源配線３にインダクタ素子８を直列に接続して、電源／ＧＮＤ配線のインピーダンス誤差を補正しているが、ＧＮＤ配線の配線長の方か短い場合は、ＧＮＤ配線４にインダクタ素子８を直列に接続して、電源／ＧＮＤ配線のインピーダンス誤差を補正しても良い。【０１１９】
また、前述の実施例１から５においては、インダクタ素子８として両端に電極を有する矩形体の面実装型からなるものを用いているが、インダクタ素子８としては、例えば導線を螺旋状に巻いたコイル型等の構造でインダクタを形成したものであれば、表面実装型に限定するものではない。
【実施例６】
【０１２０】
図８は、本発明の実施例６である電子装置の概略構成を示す平面図である。【０１２１】
前述の実施例１〜５では、個別部品であるインダクタ素子８を実装して電源／ＧＮＤ配線のインピーダンス誤差を補正する例について説明したが、図８に示すように、電源配線３の一部を蛇交させて形成したインダクタ８ｃで、電源／ＧＮＤ配線のインピーダンス誤差を補正してもよい。ここで、蛇交とは、連続した配線が互いに隣り合う部分を有するように引き回したパターンのことである。【０１２２】
本実施例６では、電源配線３にインダクタンス８ｃを設けているが、これに限定されるものではなく、ＧＮＤ配線４にインダクタ８ｃを設けて電源／ＧＮＤ配線のインピーダンス誤差を補正してもよい。
【実施例７】
【０１２３】
図９は、本発明の実施例７である電子装置の概略構成を示す平面図である。【０１２４】
前述の実施例１〜５では、電源／ＧＮＤ配線のうちのインピーダンスが低い方にインダクタ素子８を挿入して電源／ＧＮＤ配線のインピーダンス誤差を補正する例について説明したが、図９に示すように、インピーダンスが高い方に、対地容量を持つ幅広パターン４ａを設けて電源／ＧＮＤ配線のインピーダンス誤差を補正してもよい。
【産業上の利用可能性】
【０１２５】
本発明は、マイクロコンピュータを搭載する電子装置（電子機器）に有効であり、特に自動車に搭載される電子装置に有効である。
【図１】
0004624415.tif 000003
【図２】
0004624415.tif 000004
【図３】
0004624415.tif 000005
【図４】
0004624415.tif 000006
【図５】
0004624415.tif 000007
【図６】
0004624415.tif 000008
【図７】
0004624415.tif 000009
【図８】
0004624415.tif 000010
【図９】
0004624415.tif 000011
【図１０】
0004624415.tif 000012
【図１１】
0004624415.tif 000013
【図１２】
0004624415.tif 000014
【図１３】
0004624415.tif 000015
【図１４】
0004624415.tif 000016
【図１５】
0004624415.tif 000017
【図１６】
0004624415.tif 000018
【図１７】
0004624415.tif 000019
【図１８】
0004624415.tif 000020
【図１９】
0004624415.tif 000021
【図２０】
0004624415.tif 000022
【図２１】
0004624415.tif 000023
【図２２】
0004624415.tif 000024
【図２３】
0004624415.tif 000025
【図２４】
0004624415.tif 000026
【図２５】
0004624415.tif 000027
【図２６】
0004624415.tif 000028
【図２７】
0004624415.tif 000029
【図２８】
0004624415.tif 000030
【図２９】
0004624415.tif 000031
【図３０】
0004624415.tif 000032
【図３１】
0004624415.tif 000033
【図３２】
0004624415.tif 000034
【図３３】
0004624415.tif 000035
【図３４】
0004624415.tif 000036
【図３５】
0004624415.tif 000037
【図３６】
0004624415.tif 000038
【図３７】
0004624415.tif 000039
【図３８】
0004624415.tif 000040
【図３９】
0004624415.tif 000041