(57)【特許請求の範囲】
【請求項１】
半導体装置に関して試験を実施すべき複数の検査項目について管理する検査項目管理手段と、
前記複数の検査項目に従って前記半導体装置について試験を実施する試験実施手段と、
前記試験実施手段による試験結果に基づいて、前記複数の検査項目に含まれる特定検査項目によって検出可能な特定の不良が、前記複数の検査項目に含まれる他の検査項目によって検出可能であるか否かを判断する検出可否判断手段と、
前記検出可否判断手段によって前記特定の不良が前記他の検査項目で検出可能であると判断された場合、前記検査項目管理手段で管理している前記複数の検査項目から前記特定検査項目を削除する検査項目削除手段とを備え、
前記検出可否判断手段は、
前記複数の検査項目に対して前記特定の不良が検出された回数をカウントする不良検出回数カウント手段と、
前記特定検査項目に対する前記他の検査項目で、前記不良検出回数カウント手段によりカウントされた前記特定の不良が検出された回数が予め定められた回数以上となった場合、前記特定検査項目の代わりに前記他の検出項目によって前記特定の不良が検出可能であると判断する判断手段と
を備えることを特徴とする半導体試験システム。
【請求項２】
前記検出可否判断手段は、
前記特定の不良が前記他の検査項目によっても検出できないと判断された場合に、前記複数の検査項目に含まれるさらに別の検査項目によって検出できるか否かを判断する別の検査項目判断手段と、
前記別の検査項目判断手段によって前記特定の不良が検出可能であると判断された場合、前記検査項目削除手段に対して、前記検査項目管理手段で管理している前記複数の検査項目から前記特定検査項目を削除させる削除指示手段と
を備えることを特徴とする請求項１に記載の半導体試験システム。
【請求項３】
前記半導体装置は、半導体メモリであることを特徴とする請求項１または請求項２に記載の半導体試験システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置について複数の検査項目に関して試験する半導体試験システムに関するものである。
【背景技術】
【０００２】
従来、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）デバイスの製造ラインにおいては、半導体試験システム（以下「ＩＣテストシステム」と呼称する）が利用されている。このＩＣテストシステムは、テストサーバ及びＩＣテスタを備えている。ＩＣテスタは、ＩＣデバイスの製造ラインに設置されている。このＩＣテスタは、テストサーバの制御に従って、製造されたＩＣデバイスを複数の検査項目に関して既定の順序に従って試験し、不良デバイスを検出する。ＩＣテスタは、ＩＣデバイスに関して各検査項目について試験を実施すると、その試験結果としての良否結果データを収集している。
【０００３】
従来のＩＣテストシステムでは、試験時間を短縮するために、各検査項目に関して所定回数以上にわたり試験を実施して良否結果データを収集し、例えば、ある特定の検査項目に関する不良回数が所定回数以下である場合、その特定の検査項目を検査項目から削除することとしている（特許文献１参照）。
【０００４】
【特許文献１】特開平１１−２４３１２５号公報（図３，図４）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の半導体試験システムでは、複数の検査項目のうちどの検査項目を削除すべきであるかに関して判断するにあたり、同種の検査項目による検出状況（同種の検査項目についての良否結果データ）しか考慮しておらず、これら複数の検査項目による各検出状況の相関関係を考慮していないため、削除できる検査項目も試験していた。
【０００６】
そこで本発明は、半導体装置に関する不良の検出精度を維持しつつも短時間で試験を実施することができる半導体試験システムを提供する。
【課題を解決するための手段】
【０００７】
上記目的を解決するための第１の発明は、半導体装置に関して試験を実施すべき複数の検査項目について管理する検査項目管理手段と、前記複数の検査項目に従って前記半導体装置について試験を実施する試験実施手段と、前記試験実施手段による試験結果に基づいて、前記複数の検査項目に含まれる特定検査項目によって検出可能な特定の不良が、前記複数の検査項目に含まれる他の検査項目によって検出可能であるか否かを判断する検出可否判断手段と、前記検出可否判断手段によって前記特定の不良が前記他の検査項目で検出可能であると判断された場合、前記検査項目管理手段で管理している前記複数の検査項目から前記特定検査項目を削除する検査項目削除手段とを備え、前記検出可否判断手段は、前記複数の検査項目に対して前記特定の不良が検出された回数をカウントする不良検出回数カウント手段と、前記特定検査項目に対する前記他の検査項目で、前記不良検出回数カウント手段によりカウントされた前記特定の不良が検出された回数が予め定められた回数以上となった場合、前記特定検査項目の代わりに前記他の検出項目によって前記特定の不良が検出可能であると判断する判断手段とを備えることを特徴とする半導体試験システムである。
【０００８】
本発明の半導体試験システムでは、試験実施手段が複数の検査項目に従って半導体装置を試験した結果、検出可否判断手段が、複数の検査項目のいずれかの組み合わせによって特定の不良を共通して検出可能であると判断すると、検査項目削除手段は、検査項目管理手段が管理する複数の検査項目から特定検査項目を自動的に削除する。
【０００９】
従って試験実施手段は、それ以降、その特定検査項目について試験を実施しないようになるものの、その特定の不良に関しては、他の検査項目について試験を実施することにより確実に検出することができる。このため本発明の半導体試験システムでは、複数の検査項目との相対的な検出状況との関係で検査項目数を減らすことができ、不良の検出感度を維持しながら、各半導体装置に関する試験時間を短縮することができる。
【００１０】
しかも、本発明の半導体試験システムは、半導体装置の量産ラインに設置された場合においては、試験対象である半導体装置を試験すればするほどさらに検査項目を減らすことができるとともに、さらに短時間で半導体装置を試験することができるため、大量の半導体装置についても効率よく短時間で試験を実施することができる。
【００１２】
さらに、検出可否判断手段は、特定の不良に関して他の検出項目によって検出可能であるか否かについて明確な判断基準に従ってより正確に判断することができることから、検査項目削除手段が、複数の検査項目のうち削除すべき特定検査項目を的確なものとすることができる。しかも検出可否判断手段は、誤って不良が検出されていた場合でも１回の検出で判断しないことから、特定の不良に関して他の検出項目によって検出可能であるか否かについて正確に判断することができる。
【００１３】
第２の発明は、第１の発明の構成において、前記検出可否判断手段は、前記特定の不良が前記他の検査項目によっても検出できないと判断された場合に、前記複数の検査項目に含まれるさらに別の検査項目によって検出できるか否かを判断する別の検査項目判断手段と、前記別の検査項目判断手段によって前記特定の不良が検出可能であると判断された場合、前記検査項目削除手段に対して、前記検査項目管理手段で管理している前記複数の検査項目から前記特定検査項目を削除させる削除指示手段とを備えることを特徴とする。
【００１４】
第２の発明によれば、第１の発明の作用に加えて、検出可否判断手段が、他の検査項目によっても特定の不良を検出できない場合でも、その特定の不良を検出可能な検査項目の組み合わせを探し出して、不良の検出精度を維持しつつも最小数の検査項目となるよう検査項目を削減し、半導体装置の試験時間を最小限度に抑制することができる。
【００１５】
第３の発明は、第１の発明または第２の発明の構成において、前記半導体装置は、半導体メモリであることを特徴とする。
【発明の効果】
【００１６】
本発明の半導体試験システムは、半導体装置に関する不良の検出精度を維持しつつも短時間で試験を実施することができる半導体試験システムを提供することができる。
【発明を実施するための最良の形態】
【００１７】
＜第１実施形態＞
図１は、本発明の第１実施形態としての半導体試験システム１の電気的な構成例を示すブロック図である。
半導体試験システム１は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）テスタ３、外部記憶装置７及び演算解析装置５を備えている。ＩＣテスタ３は、ＩＣデバイスの製造ラインに設置される試験装置である。このＩＣテスタ３では、試験プログラムが動作しており、この試験プログラムが、この製造ラインにおいて製造されたＩＣデバイス（半導体装置）について試験の実施を制御し、その試験結果に基づく良否結果データを生成する。ＩＣテスタ３は、生成した良否結果データを外部記憶装置７に対して送信する機能を有する。
【００１８】
外部記憶装置７は、例えばハードディスクのような大容量の記憶装置であり、ＩＣデバイスについての試験結果に関する良否結果データを蓄積するための記憶装置である。外部記憶装置７は、ＩＣテスタ３から受信した良否結果データを記憶可能であるとともに、記憶済みの良否結果データを提供可能な構成となっている。なお、この外部記憶装置７は、ＩＣテスタ３及び演算解析装置５のいずれかによって内蔵されている形態であっても良い。
【００１９】
演算解析装置５は、不良解析プログラムが動作しており、この不良解析プログラムが、外部記憶装置７に蓄積されている良否結果データに基づいてＩＣデバイスに関する不良解析を実施する。なお、本実施形態では、ＩＣデバイスのうち不良が生じているＩＣデバイスを「不良デバイス」と呼称する。
【００２０】
図２は、図１に示す半導体試験システム１の電気的な構成例を示すブロック図である。
半導体試験システム１のうちＩＣテスタ３は、試験実施部１１（試験実施手段）、検出可否判断部２１（検出可否判断手段）及び検査項目削除部１３（検査項目削除手段）を有するとともに、この試験実施部１１が使用する検査項目記憶部９（検査項目管理手段）を有している。一方、外部記憶装置７は、良否結果データ１５を記憶可能な構成となっている。
【００２１】
検査項目記憶部９は、ＩＣデバイスに関して試験を実施すべき複数の検査項目について管理する記憶部である。試験実施部１１は、検査項目記憶部９において管理されているこれら複数の検査項目の順に従って、試験プログラムにより半導体デバイスの試験を実施する機能を有する。
【００２２】
検出可否判断部２１は、試験実施部１１による試験結果に基づいて、複数の検査項目に含まれる特定検査項目によって検出可能なある不良（以下「特定の不良」と呼称する）が、これら複数の検査項目に含まれる他の検査項目によって検出可能であるか否かについて判断する機能を有する。
【００２３】
具体的には検出可否判断部２１は、不良検出回数カウント部１７（不良検出回数カウント手段）及び判断部１９（判断手段）を含んでいる。不良検出回数カウント部１７は、外部記憶装置７に蓄積された良否結果データ１５に基づいて、その特定の不良が検出された回数をカウントする機能を有する。判断部１９は、その特定の不良が検出された回数が予め定められた所定回数以上となった場合、上記他の検出項目によってその特定の不良が検出可能であると判断する機能を有する。
【００２４】
検査項目削除部１３は、検出可否判断部２１によってその特定の不良が他の検査項目で検出可能であると判断された場合、検査項目記憶部９で管理している複数の検査項目からこの特定検査項目を削除する機能を有する。
【００２５】
半導体試験システム１は以上のような構成であり、次に図１及び図２を参照しつつ具体的に説明する。
図３は、半導体試験システム１の試験動作例を示すフローチャートである。
図４及び図５は、それぞれ検査項目Ｘ及び検査項目Ｙによる不良ビットの検出状況に関する１対１の包含比較イメージ例を示す図であり、図６は、検査項目Ｘ、検査項目Ｙ及び検査項目Ｚによる不良ビットの検出状況に関する１対複数の包含比較イメージ例を示す図である。
この半導体試験システム１では、ＩＣテスタ３が、複数の検査項目に関する累積的な良否結果データ（いわゆる不良ビットデータ）１５を生成するとともに、例えばこれと同時に各検査項目に関する良否結果データ１５を生成している。
【００２６】
本実施形態では、一例として同一種類のＩＣデバイスの数がｍ個であり、そのＩＣデバイス１個に対する検査項目数（テスト数）がｎ個であるものと仮定する。ＩＣテスタ３においては、まず、試験実施部１１がｍ個のＩＣデバイス各々についてｎ個の検査項目について試験を実施し、それぞれの良否結果データ１５を全て収集し、外部記憶装置７に格納させる（図３のステップＳ１）。なお、これら複数の良否結果データ１５は、同一のＩＣテスタ３によって収集されても良いし、異なる複数のＩＣテスタ３によって収集されても良い。
【００２７】
検出可否判断部２１は、例えば検査項目数ｍ個中のある２つの検査項目Ｘ及び検査項目Ｙに着目しつつ次のように処理する。すなわち検出可否判断部２１は、図４（Ａ）に示す検査項目Ｘに関する良否結果データ１５に基づく検出状況と、図４（Ｂ）に示す検査項目Ｙに関する良否結果データ１５に基づく検出状況とを１対１で比較し、両検査項目Ｘ，Ｙによって検出可能な不良ビットの包含関係を把握する。図示の例では、黒塗りのビットが不良ビットであることを表している。検出可否判断部２１は、「検査項目Ｘ⊆検査項目Ｙ」という包含関係が成立していることを見出すことができる。検出可否判断部２１は、このような比較処理を、１つのＩＣデバイスに関する各検査項目のいずれかの組み合わせに従って行う（図３のステップＳ２）。
【００２８】
検出可否判断部２１は、ｍ個のＩＣデバイスについてそれぞれ、このような比較処理を実行し、各検査項目間の検出状況の包含関係を統計的に算出する。このとき、検出可否判断部２１は、検査対象としたＩＣデバイスが規定数（例えばｍ個）以上であり、かつ、そのうち予め定められた回数（所定回数）以上において検査項目Ｘと検査項目Ｙで、「検査項目Ｘ⊆検査項目Ｙ」という包含関係が成立するか否かを判断する（図３のステップＳ３）。
【００２９】
検出可能判断部２１は、このような包含関係が成立する場合、検査項目Ｘで検出可能な不良ビット（特定の不良）は検査項目Ｙで全て検出できると判断し（図３のステップＳ４）、検査項目Ｘを実行しなくても良い（削除しても良い）検査項目であると判断する。
【００３０】
一方、検出可否判断部２１は、「検査項目Ｘ⊆検査項目Ｙ」という包含関係が成立しない場合、検査項目Ｘで検出可能な不良ビットは検査項目Ｙで全て検出できないと判断し（図３のステップＳ５）、検査項目Ｘを実行すべき（削除してはいけない）検査項目と判断する。
【００３１】
ここで検出可否判断部２１は、図５に示すように検査項目Ｘと検査項目Ｙとの包含関係において「検査項目Ｘ⊆検査項目Ｙ」が成立しない場合には、さらに、図６及び図７に示すように検査項目Ｚにも着目して判断を行うようにしている。具体的には、検出可否判断部２１は、図６（Ａ）に示す検査項目Ｘに関する良否結果データ１５に基づく検出状況と、図６（Ｂ）に示す検査項目Ｙに関する良否結果データ１５に基づく検出状況と、図６（Ｃ）に示す検査項目Ｚに関する良否結果データ１５に基づく検出状況とによって、不良ビットの検出状況を比較する。
【００３２】
具体的には検出可否判断部２１は、図６（Ｂ）に示す検査項目Ｙによる検出状況及び図６（Ｃ）に示す検出項目Ｚによる検出状況によって、図６（Ａ）に示す検出項目Ｘによる検出状況を包含できる場合、つまり検出項目Ｘにより検出可能な不良ビットが、検出項目Ｙにより検出可能な不良ビット又は検出項目Ｚにより検出可能な不良ビットである場合、次のように判断する。すなわち検出可否判断部２１は、「検査項目Ｘ⊆検査項目Ｙ∪検査項目Ｚ」が成立すると判断し、検査項目Ｘに関して試験を実施しなくても良い（削除しても良い）と判断する。
【００３３】
このように検出可否判断部２１が、検査項目Ｘ（特定検査項目）に関して試験を実施しなくても良いと判断した場合、検査項目削除部１３に、検査項目記憶部９において管理されている複数の検査項目Ｘ，Ｙ，Ｚなどから検査項目Ｘを削除させる（図３のステップＳ６）。試験実施部１１は、検査項目記憶部９に登録されている検査項目についてのみ試験を実施することから、このように検査項目Ｘが検査項目記憶部９から削除されたことにより、次のＩＣデバイスに関して試験を実施するときには、この検査項目Ｘに関する試験を実施せず、検査項目Ｙ，Ｚに関する試験を実施する。
【００３４】
演算解析装置５は、外部記憶装置７に蓄積された各検査項目に関する良否結果データ１５及び、累積した全ての検査項目に関する良否結果データ１５に基づいて、不良デバイスに関してビット毎に不要解析をする。
【００３５】
第１実施形態によれば、試験実施部１１が複数の検査項目Ｘ，Ｙ，Ｚに従ってＩＣデバイスを試験した結果、検出可否判断部２１が、複数の検査項目Ｘ，Ｙ，Ｚのいずれかの組み合わせによって特定の不良を共通して検出可能であると判断すると、検査項目削除部１３は、検査項目記憶部９が管理する複数の検査項目Ｘ，Ｙ，Ｚから自動的に特定検査項目Ｘを削除する。
【００３６】
従って試験実施部１１は、それ以降、その特定検査項目Ｘについて試験を実施しないようになるものの、その特定の不良に関しては、他の検査項目Ｙ，Ｚについて試験を実施することにより確実に検出することができる。このため本実施形態では、複数の検査項目Ｘ，Ｙ，Ｚとの相対的な検出状況との関係で検査項目数を減らすことができ、不良の検出感度を維持しながら、各ＩＣデバイスに関する試験時間を短縮することができる。
【００３７】
しかも第１実施形態では、半導体試験システム１がＩＣデバイスの量産ラインに設置された場合においては、試験対象であるＩＣデバイスを試験すればするほどさらに検査項目を減らすことができるとともに、さらに短時間でＩＣデバイスを試験することができるため、大量のＩＣデバイスについても効率よく短時間で試験を実施することができる。
【００３８】
また第１実施形態では、検出可否判断部２１が、各検査項目によって特定の不良が検出された回数をカウントする不良検出回数カウント部１７を備えているとともに、他の検査項目によって特定の不良が検出された回数が予め設定された回数以上となった場合、特定検査項目の代わりに他の検出項目によってその特定の不良が検出可能であると判断する判断部１９（判断手段）を備えている。
【００３９】
このような構成とすると、検出可否判断部２１は、特定の不良に関して他の検出項目によって検出可能であるか否かについて明確な判断基準に従ってより正確に判断することができることから、検査項目削除部１３が、複数の検査項目のうち削除すべき特定検査項目を的確なものとすることができる。しかも検出可否判断部２１は、誤って不良が検出されていた場合でも１回の検出で判断しないことから、特定の不良に関して他の検出項目によって検出可能であるか否かについて正確に判断することができる。
【００４０】
また第１実施形態では、検出可否判断部２１が、特定の不良が他の検査項目によっても検出できないと判断された場合に、これら複数の検査項目に含まれるさらに別の検査項目によって検出できるか否かを判断する（別の検査項目判断手段）を備えている。さらに検出可否判断部２１は、この判断によって、その特定の不良が検出可能であると判断された場合、検査項目削除部１３に対して、検査項目記憶部９で管理している複数の検査項目から特定検査項目を削除させる指示を行う（削除指示手段）。
【００４１】
このようにすると、検出可否判断部２１が、他の検査項目によっても特定の不良を検出できない場合でも、その特定の不良を検出可能な検査項目の組み合わせを探し出して、不良の検出精度を維持しつつも最小数の検査項目となるよう検査項目を削減し、ＩＣデバイスの試験時間を最小限度に抑制することができる。
【００４２】
＜第２実施形態＞
第２実施形態における半導体試験システム１ａは、第１実施形態としての半導体試験システム１とほぼ同様の構成であるとともにほぼ同様の動作を行うことから、同様の構成および動作についてはその説明を省略し、以下異なる点を中心として説明する。なお、第２実施形態において第１実施形態と同様の構成および動作について説明が及ぶ場合は、第１実施形態における符号と同一の符号を用いる。
【００４３】
第２実施形態では、第１実施形態における検査項目の削除基準に代えて、或いはこれと併せて、次のような検査項目の削除基準を採用している。具体的には、第２実施形態における半導体試験システム１ａは次のような構成となっている。
【００４４】
半導体試験システム１ａは、上記良否結果データを保持する保持部、その良否結果データを解析する解析部、条件テーブルメモリ、判別部及び変更部を備えている。条件テーブルメモリは、検査項目を削除するための条件及び検査項目の順番を入れ替えるための条件を示した条件テーブルを格納している。判別部は、その解析部の解析結果及びその条件テーブルの条件に基づいて検査項目の削除または入れ替えが必要であるかどうかを判別する。変更部は、その判別部が削除または入れ替えが必要であると判別した検査項目について削除または入れ替えを実行する。
【００４５】
このようにすると、ＩＣデバイスの量産開始から現在までに至る長期間の良否結果データの解析結果と、条件テーブルに基づいて自動的に検査項目の削除や入れ替えを行っている。これによって第２実施形態では、検査効率を低減することなく検査項目の削除や入れ替えを行うことができ、しかも長期間にわたる良否結果データに基づく決定により、検査項目の削除に関する判断ミスを防止することができる。
【００４６】
またさらに第２実施形態では、その良否結果データを、検査項目を所定のまとまりに従ってグループ化してカテゴリーとし、カテゴリー内にある検査項目毎にＩＣデバイスの良否判定結果を集計したサマリデータとしている。このようにすると、検査結果の生データ（良否結果データ）ではなくサマリデータを収集して検査項目の削除や入れ替えを自動的に行っているため、余計なデータを収集することなく検査項目の削除や入れ替えを効率よく行うことができる。
【００４７】
またさらに第２実施形態では、半導体試験システム１ａが次のような予測部及び照合部を備えていてもよい。この予測部は、上記変更部で検査項目の順番を入れ替えたときに、入れ替えた検査項目の順番で既知のＩＣデバイスについて検査を行ったときの検査結果を予測する機能を有する。この照合部は、入れ替えた検査項目の順番で実際にＩＣデバイスについて検査を行ったときに得られた検査結果と、その予測部から得られた検査結果とを照合する機能を有する。このようにすると、ＩＣテスタ３が正常に動作しているかどうかを確認できる。
【００４８】
またさらに第２実施形態では、半導体試験システム１ａが、次のような第１のカウンタ及び入替部を備えていても良い。まず第１のカウンタは、不良が発生した検査項目について、その検査項目で発生した不良回数をカウントするものである。この入替部は、この第１のカウンタのカウント及びその条件テーブルの条件を基準とし、不良回数が所定値を超えてしまった検査項目を、現在の検査順番よりも前の検査順番とするよう移す機能を有する。このようにすると、不良回数が起こる確率が高い検査項目ほど前方の検査順番に持ってくるため、早い検査順番で不良が発生してテストが終了する確率が高くなる。これによって、無駄な検査項目を省くことができる。
【００４９】
また第２実施形態では、半導体試験システム１ａが第２のカウンタ、第３のカウンタ及び削除部を備えていても良い。この第２のカウンタは、試験を実施したＩＣデバイスの総数をカウントする。第３のカウンタは、各検査項目について試験を実施しなかった回数をカウントする。削除部は、第２のカウンタのカウント、第３のカウンタのカウント及び条件テーブルをもとに、所定のテスト回数以上連続して不良が発生していない検査項目を削除する機能を有する。このようにすると、不良でないと常時判断する検査項目を複数の検査項目から削除しているため、検査効率を向上することができる。また、このような構成とすると、ＩＣデバイスの量産実績を積めば積むほど、削除の検討対象となる検査項目が増えていき、検査項目の削除の実施により検査効率が向上する確率を高めることができる。
【００５０】
またさらに第２実施形態では、ＩＣデバイスの量産ラインに複数のＩＣテスタ３を設置し、演算解析装置５（テスタサーバ）により複数のＩＣテスタ３を管理する形態を採用している場合に、ＩＣテストシステム１ａが、次のような稼働状況監視部を備えている形態でも良い。具体的には、この稼働状況監視部は、各ＩＣテスタ３の稼動状況を監視し、稼動が停止したときに停止要因を収集分析して、ＩＣテスタ３の停止要因の改善指令を出す機能を有する。このようにすると、ＩＣテスタ３の停止要因を的確に分析して改善指令を出すことができる。
【００５１】
また第２実施形態では、同様に、ＩＣデバイスの量産ラインに複数のＩＣテスタ３を設置し、演算解析装置５により複数のＩＣテスタ３を管理する形態を採用する場合に、ＩＣテストシステム１ａが判断部を備えている形態でも良い。この判断部は、各ＩＣテスタの検査結果をもとに、各ＩＣテスタ３が正常であるか否かについて判定したり、ＩＣデバイスが正常に検査されているかどうかについて判定する機能を有する。
【００５２】
以上は、一実施形態についての説明であるが、本発明の実施の形態がこれに制約されることはない。上記実施形態の各構成は、上述のような形態のみならず、適宜組み合わせを変更することができる。
また上記実施形態では、半導体試験システム１による試験対象が半導体メモリであると例示しているが、このようなメモリデバイスに限られず、システムオンチップ（Ｓｙｓｔｅｍ  Ｏｎ  Ｃｈｉｐ）ＩＣデバイスについて試験を実施することに適用することができる。また上記実施形態では、複数の検査項目Ｘ，Ｙ，Ｚを検査項目記憶部９で管理しているが、これに限られず、検査項目削除部１３がこれら複数の検査項目Ｘ，Ｙ，Ｚを削除可能な形態であればいかなる形態で管理していても良い。また上記実施形態では、試験実施部１１内部に試験プログラムを有する構成を示したが、この試験実施部１１が試験プログラムを読み出す構成であっても良い。
【図面の簡単な説明】
【００５３】
【図１】半導体試験システムの電気的な構成例を示すブロック図である。
【図２】図１に示す半導体試験システムの電気的な構成例を示すブロック図である。
【図３】半導体試験システムの試験動作例を示すフローチャートである。
【図４】検査項目による検出状況に関する１対１の包含比較イメージ例を示す図である。
【図５】検査項目による検出状況に関する１対１の包含比較イメージ例を示す図である。
【図６】検査項目による検出状況に関する１対複数の包含比較イメージ例を示す図である。
【符号の説明】
【００５４】
１    半導体試験システム
９    検査項目記憶部（検査項目管理手段）
１１  試験実施部（試験実施手段）
１３  検査項目削除部（検査項目削除手段）
１５  良否結果データ（試験結果）
１７  不良検出回数カウント部（不良検出回数カウント手段）
１９  判断部（判断手段）
２１  検出可否判断部（検出可否判断手段）
【図１】
0004692835.tif 000002
【図２】
0004692835.tif 000003
【図３】
0004692835.tif 000004
【図４】
0004692835.tif 000005
【図５】
0004692835.tif 000006
【図６】
0004692835.tif 000007