(57)【特許請求の範囲】
【請求項１】
ＭＯＳトランジスタのミューティングトランジスタと、前記ミューティングトランジスタのドレイン端子に入力される信号に応じ、前記ミューティングトランジスタのゲートとドレイン端子間に接続された、第１の抵抗と第２のＭＯＳトランジスタとトランジスタの直列接続体、および、前記ミューティングトランジスタのバックゲートとドレイン端子間に接続された第２の抵抗によって、前記ミューティングトランジスタのゲートとバックゲートの電圧を制御する手段とを備え、
非ミューティング状態のときに前記ミューティングトランジスタのドレイン端子にマイナス電圧が印加されてもクリップしないことを特徴とするミューティング回路を設けた半導体集積回路。
【請求項２】
電源オフを検出して前記ミューティングトランジスタを動作させ自動的にミューティング状態にする手段を備えたことを特徴とする請求項１記載のミューティング回路を設けた半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ミューティング回路に係り、単一電源で稼動する半導体集積回路内部にミューティングトランジスタを内蔵し、ミューティング状態／非ミューティング状態に切り換え時に発生するＤＣ段差によるボツ音を抑え、電源オフ時に内部回路において電源オフを検出し自動的にミューティング状態にするミューティング回路を設けた半導体集積回路に関するものである。
【背景技術】
【０００２】
従来のライン出力，ヘッドホン出力を有するＡＶ機器において、ミューティング状態／非ミューティング状態に切り換え時に発生するボツ音対策のためにミューティングトランジスタが用いられ、また特許文献１には、あるタイミングでミューティングを行う装置が記載されている。そして、近年のポータブル機器においては、機器の小型化が進むにつれミューティングトランジスタを単体で用いるのではなく半導体集積回路内部に取り込むことが必須となってきている。このミューティングトランジスタを半導体集積回路内部に取り込む際に、ミューティングトランジスタがバイポーラ素子の場合、半導体集積回路の製造プロセスによっては飽和電圧が大きくミューティング状態／非ミューティング状態に切り換え時にボツ音となるＤＣ段差が発生するという短所を有している。
【０００３】
以下に、従来のミューティング回路について、図２に示すミューティング回路図を参照しながら説明する。
【０００４】
図２に示すように、非ミューティング状態のときはスイッチ１５がオンして電流Ｉｍｕｔｅが流れ、抵抗１４に電流が流れることによりトランジスタ３のベース電圧が上がりトランジスタ３はオフする。そのためトランジスタ４のベースに電流が供給されずトランジスタ４もオフして、トランジスタ１とトランジスタ２にもベースに電流は供給されない。これによりミューティングトランジスタ端子は高インピーダンスとなり出力信号への影響はなくなる。
【０００５】
ミューティング状態のときはスイッチ１５がオフして電流Ｉｍｕｔｅが流れずトランジスタ３のベース電圧が抵抗１４によりプルダウンされるためトランジスタ３がオンする。トランジスタ３がオンするとトランジスタ４のベースに電流を供給するためトランジスタ４もオンして、その結果トランジスタ１およびトランジスタ２のベースに電流が供給されるためトランジスタ１とトランジスタ２がオンして出力端子に一端が接続された容量１８の他端を接地する。これにより、ミューティング状態に切り換えたときに発生する内部回路の変動によるアンプ１７からの出力における変動を抑える。
【０００６】
以上のようにミューティング状態として、内部回路を切り換えるときのボツ音を抑えることができ、さらに、非ミューティング状態のときはミューティングトランジスタ端子を高インピーダンスにすることによって出力信号に影響しないミューティング回路を実現することができる。
【特許文献１】特開平１−３１６０３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、半導体集積回路の製造プロセスによっては、ミューティングトランジスタを半導体集積回路内部に取り込んだ場合に、例えばＮＰＮトランジスタでは飽和電圧が大きくミューティング状態／非ミューティング状態に切り換え時にＤＣ段差が発生するという問題があった。
【０００８】
本発明は、前記従来技術の問題を解決することに指向するものであり、ミューティング状態／非ミューティング状態に切り換え時に発生するＤＣ段差によるボツ音を抑え、さらに電源オフ時に内部回路において、回路の電源オフを検出し自動的にミューティング状態にすることが可能なミューティング回路を設けた半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するために、本発明に係るミューティング回路を設けた半導体集積回路は、ＭＯＳトランジスタのミューティングトランジスタと、前記ミューティングトランジスタのドレイン端子に入力される信号に応じ、前記ミューティングトランジスタのゲートとドレイン端子間に接続された、第１の抵抗と第２のＭＯＳトランジスタとトランジスタの直列接続体、および、前記ミューティングトランジスタのバックゲートとドレイン端子間に接続された第２の抵抗によって、前記ミューティングトランジスタのゲートとバックゲートの電圧を制御する手段とを備え、非ミューティング状態のときに前記ミューティングトランジスタのドレイン端子にマイナス電圧が印加されてもクリップしないことを特徴とする。
【００１０】
また、電源オフを検出してミューティングトランジスタを動作させ自動的にミューティング状態にする手段を備えたことを特徴とする。
【００１１】
前記構成によれば、ミューティング状態／非ミューティング状態に切り換えるときのＤＣ段差を抑えることができ、さらに電源オフ時に内部回路において電源オフを検出して自動的にミューティング状態にすることができる。
【発明の効果】
【００１２】
本発明によれば、ミューティング状態／非ミューティング状態に切り換えるときのＤＣ段差を抑え、さらに電源オフ時に内部回路において電源オフを検出して自動的にミューティング状態にすることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１４】
図１は本発明の実施の形態における半導体集積回路内部に設けたミューティング回路の構成を示す回路図である。図１を参照しながら本実施の形態に係るミューティング回路について説明する。
【００１５】
図１に示すように、ミューティング状態のときはＭＵＴＥＣＴＬ信号を「ロー」にすることによりインバータ２５を介してミューティングトランジスタ（ＭＯＳトランジスタ２１）のゲート電圧が「ハイ」となり、ミューティングトランジスタ（ＭＯＳトランジスタ２１）がオンして出力端子に一端が接続された容量２８の他端を接地することにより、ミューティング状態に切り換え時に発生する内部回路の変動によって、アンプ２７の出力に生じる変動を抑える。
【００１６】
また、図１に示すミューティングトランジスタ（ＭＯＳトランジスタ２１）をオフすることによりミューティングトランジスタ端子にはマイナス電圧が印加されるが、ミューティングトランジスタ端子とＭＯＳトランジスタ２１のバックゲート間を抵抗３１を挟んで接続し、さらに、ＭＯＳトランジスタ２１のゲートを抵抗３５，ＭＯＳトランジスタ２２，トランジスタ２０を介してミューティングトランジスタ端子と接続した構成によって、マイナス電圧が印加されてもクリップすることを防ぐ。
【００１７】
本実施の形態では、ミューティングトランジスタ（ＭＯＳトランジスタ２１）がオンすることによりミューティングトランジスタ端子を接地する構成としているため、前述したゲート及びバックゲート電圧を制御する構成が必要になる。非ミューティング状態のときに、バックゲートをＧＮＤにした場合、ミューティングトランジスタ端子がマイナスに振れるとバックゲートとドレインとの間でダイオードがオンし、−０．７Ｖでクリップしてしまうため、バックゲートを抵抗を挟んでミューティングトランジスタ端子に接続することにより、マイナス信号が入力されたときにドレインと同様に下げて前記ダイオードがオンしないようにしている。
【００１８】
つまり、非ミューティング状態のときはＭＵＴＥＣＴＬ信号を「ハイ」にすることによって、ミューティングトランジスタ（ＭＯＳトランジスタ２１）のゲート電位が「ロー」となり、ＭＯＳトランジスタ２１がオフする。このときミューティングトランジスタ端子にはＧＮＤ基準の信号が入力されるが、例えば１Ｖｐ-ｐのＳＩＮ波が入力された場合にＭＯＳトランジスタ２１のバックゲートを抵抗３１を挟んでミューティングトランジスタ端子に接続し、また、ゲートに抵抗３５，ＭＯＳトランジスタ２２，トランジスタ２０を介してミューティングトランジスタ端子に接続することにより約−０．７Ｖでクリップすることを防ぐことができる。これによりミューティングトランジスタ端子は高インピーダンスとなり出力信号への影響はなくなる。
【００１９】
ミューティングトランジスタをバイポーラトランジスタとした場合、ミューティング状態において、半導体集積回路の製造プロセスによっては飽和電圧が大きくミューティングトランジスタ端子の電圧が上がってしまい、ミューティング状態に切り換えることによってミューティングトランジスタ端子の電圧が変動することがあるが、本実施の形態のように、ミューティングトランジスタをＭＯＳトランジスタにすることによりその変動を抑えることができる。
【００２０】
また、図１に示すように、半導体集積回路内部でＶＣＣ端子とＧＮＤ端子間に設けた抵抗３８と抵抗３９との接続点に外付け容量２６を接続した構成により、半導体集積回路の電源オン状態からオフ状態に切り換えたとき、抵抗３８と抵抗３９の間の１／２ＶＣＣ信号は外付け容量２６、抵抗３８、抵抗３９により決まる時定数によってゆっくり立ち下がる。このため、ＭＯＳトランジスタ２３のゲート電圧が電源オフにより下がるとＭＯＳトランジスタ２３がオンし、ミューティングトランジスタ（ＭＯＳトランジスタ２１）のゲート電圧を上げるためミューティングトランジスタ（ＭＯＳトランジスタ２１）はオンする。これにより電源オフ時のバイアスの変動、内部回路がオフする等によって、アンプ２７における出力の変動を抑えることができる。
【００２１】
本実施の形態によるとミューティング状態に切り換え時のミューティング回路におけるミューティングトランジスタ端子の変動を抑えることができ、さらに電源オフ時には回路において電源オフを検出し自動的にミューティング状態にすることができる。
【産業上の利用可能性】
【００２２】
本発明に係るミューティング回路を設けた半導体集積回路は、ミューティング状態／非ミューティング状態に切り換えるときのＤＣ段差を抑え、さらに電源オフ時に内部回路において電源オフを検出して自動的にミューティング状態にすることができ、ミューティング回路に係り、単一電源で稼動する半導体集積回路内部にミューティングトランジスタを内蔵する構成に有用である。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態におけるミューティング回路を設けた半導体集積回路を示す回路図
【図２】従来のミューティング回路を設けた半導体集積回路を示す回路図
【符号の説明】
【００２４】
１〜６，２０  トランジスタ
１１〜１４，３０〜３９  抵抗
１５  スイッチ
１６  電流源
１７，２７  アンプ
１８，２８  容量
２１〜２４  ＭＯＳトランジスタ
２５  インバータ
２６  外付け容量
【図１】
0004800688.tif 000002
【図２】
0004800688.tif 000003