(57)【特許請求の範囲】
【請求項１】
第１の主面と前記第１の主面とは反対側の第２の主面とを有し、かつ外形の少なくとも一辺に曲線部が設けられた基板と、
前記基板の前記第１の主面および前記第２の主面の少なくとも一方の主面に実装された半導体素子と、
前記基板の前記第１の主面および前記第２の主面の少なくとも一方に設けられ、前記曲線部を有する辺からの距離が他の辺からの距離より離れている配線網と
を具備することを特徴とする半導体装置。
【請求項２】
第１の主面と前記第１の主面とは反対側の第２の主面とを有し、かつ外形の少なくとも一辺に曲線部が設けられた基板と、
前記基板の前記第１の主面に形成された外部接続端子と、
前記基板の前記第１の主面における前記外部接続端子の形成領域を除く領域に設けられ、前記曲線部を有する辺からの距離が他の辺からの距離より離れている第１の配線網と、
前記第１の配線網を覆うように、前記基板の前記第１の主面に形成された絶縁層と、
前記基板の前記第２の主面に設けられ、前記曲線部を有する辺からの距離が他の辺からの距離より離れている第２の配線網と、
前記基板の前記第２の主面に実装された半導体素子と、
前記半導体素子を封止するように、前記基板の前記第２の主面上に設けられた封止樹脂層と
を具備することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２記載の半導体装置において、
前記配線網は前記基板の前記曲線部を有する辺から0.5mm以上離れて形成されていることを特徴とする半導体装置。
【請求項４】
請求項１ないし請求項３のいずれか１項記載の半導体装置において、
前記基板は前記曲線部を有する辺と前記配線網との間に設けられたダミー配線を有することを特徴とする半導体装置。
【請求項５】
請求項２ないし請求項４のいずれか１項記載の半導体装置のみで構成されていることを特徴とするメモリカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置とそれを用いたメモリカードに関する。
【背景技術】
【０００２】
ＮＡＮＤ型フラッシュメモリ等を内蔵するメモリカードは、急速に小型化と高容量化が進められている。例えば、ＳＤTMメモリカードのカードサイズは、通常のＳＤTMカードサイズ、ミニＳＤTMカードサイズ、マイクロＳＤTMカードサイズの三種類が存在し、マイクロＳＤTMカードにおいても高容量化が求められている。小型化されたメモリカードの高容量化を図る上で、例えばメモリ素子やコントローラ素子等の半導体素子を内蔵する半導体装置をベースカードのようなケースに収納することなく、それ自体でメモリカードを構成することが検討されており、一部で実用化が進められている。
【０００３】
このような小型のメモリカードを製造するにあたっては、まず回路基板として複数のメモリカードの形成領域をマトリクス状に配置した回路基板フレームを用意する。このような回路基板フレームの各カード形成領域に外部接続端子を電解メッキ等で形成した後、裏面側に半導体素子を実装する。次いで、半導体素子と回路基板とを電気的に接続した後、複数のカード形成領域に実装された半導体素子を一括して封止するように、封止樹脂を回路基板フレームの裏面にモールド成形する。
【０００４】
そして、回路基板フレームを封止樹脂と共にカード形成領域に応じて切断することによって、複数個のメモリカードを一括して作製する。ここで、メモリカードの外周にはカードスロットに装着する際のカードの前後や表裏の向きを示す切り欠き部やくびれ部等が設けられている（例えば特許文献１参照）。半導体装置をケースに収納して構成したメモリカードにおいては、上記した切り欠き部やくびれ部等はケースに形成されるが、半導体装置単体で構成したケースレスのメモリカードにおいては、切り欠き部やくびれ部等を半導体装置自体に形成する必要がある。
【０００５】
回路基板フレームを切断するにあたって、通常は高速のブレードダイシング加工を適用することが一般的である。一方、上述した切り欠き部やくびれ部は曲線部分を含む複雑な形状を有することから、レーザ加工やウォータジェット加工等を適用することが検討されている。しかしながら、これらの加工方法はブレードダイシング加工に比べて切断速度が遅いことから、外形全体の切断にレーザ加工やウォータジェット加工を適用すると回路基板フレームの切断工程における加工効率の低下が避けられない。
【０００６】
また、曲線部分は直線部分に比べて低速で切断を行う必要があり、加工効率がさらに低下する。曲線部分の加工に有効なレーザ加工とウォータジェット加工のうち、レーザ加工はウォータジェット加工に比べて切断効率が高いものの、低速での切断時には冷却効率が低下するため、切断部分での発熱の影響が問題となる。特に、切断時の発熱の影響による配線間の絶縁性の低下、さらには回路基板を構成するレジストやコア材等の炭化によるショート等が生じたり、また半導体素子の特性劣化等を招きやすいという問題がある。
【特許文献１】特開2005-339496号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、半導体装置の外形に曲線部を設けるにあたって、切断時の発熱の影響による配線間の絶縁性の低下やショート、また半導体素子の特性劣化等を抑制することを可能にした半導体装置とそれを用いたメモリカードを提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る半導体装置は、第１の主面と前記第１の主面とは反対側の第２の主面とを有し、かつ外形の少なくとも一辺に曲線部が設けられた基板と、前記基板の前記第１の主面および前記第２の主面の少なくとも一方の主面に実装された半導体素子と、前記基板の前記第１の主面および前記第２の主面の少なくとも一方に設けられ、前記曲線部を有する辺からの距離が他の辺からの距離より離れている配線網とを具備することを特徴としている。
【０００９】
本発明の他の態様に係る半導体装置は、第１の主面と前記第１の主面とは反対側の第２の主面とを有し、かつ外形の少なくとも一辺に曲線部が設けられた基板と、前記基板の前記第１の主面に形成された外部接続端子と、前記基板の前記第１の主面における前記外部接続端子の形成領域を除く領域に設けられ、前記曲線部を有する辺からの距離が他の辺からの距離より離れている第１の配線網と、前記第１の配線網を覆うように、前記基板の前記第１の主面に形成された絶縁層と、前記基板の前記第２の主面に設けられ、前記曲線部を有する辺からの距離が他の辺からの距離より離れている第２の配線網と、前記基板の前記第２の主面に実装された半導体素子と、前記半導体素子を封止するように、前記基板の前記第２の主面上に設けられた封止樹脂層とを具備することを特徴としている。
【００１０】
本発明のさらに他の態様に係るメモリカードは、本発明の態様に係る半導体装置のみで構成されていること、すなわちベースカードのような半導体装置の収納ケースを用いることなく、半導体装置単体で構成されていることを特徴としている。
【発明の効果】
【００１１】
本発明の態様に係る半導体装置によれば、基板外形の曲線部を有する辺から配線網までの距離を他の辺からの距離より離しているため、曲線部を有する辺を切断する際に生じる発熱が配線網や半導体素子等に及ぼす影響を低減することができる。従って、配線間の絶縁性の低下や半導体素子の特性劣化等を抑制することができ、半導体装置およびそれを用いたメモリカードの製造歩留りや信頼性等を高めることが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
【００１３】
図１、図２および図３は本発明の一実施形態による半導体装置の構成を示す図であり、図１は半導体装置の断面図、図２は平面図（上面図）、図３は裏面図である。これらの図に示す半導体装置１はメモリカードを構成するものであり、半導体装置１のみで例えばマイクロＳＤTM規格のメモリカード（マイクロＳＤTMカード）として使用されるものである。半導体装置１は端子形成基板と素子実装基板とを兼ねる回路基板２を有している。
【００１４】
回路基板２は、例えば絶縁性樹脂基板の内部や表面に配線網を設けたものであり、具体的にはガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等を使用したプリント回路基板を適用することができる。回路基板２は、端子形成面となる第１の主面２ａと、素子搭載面となる第２の主面２ｂとを備えている。また、回路基板２は概略矩形状の外形を有しており、一方の短辺３Ａはメモリカードをカードスロットに挿入する際の先端部側に相当し、他方の短辺３Ｂはメモリカードの後方部側に相当する。
【００１５】
回路基板２の一方の長辺４Ａには、メモリカードの前後や表裏の向きを示すために、切り欠き部５やくびれ部６が設けられている。切り欠き部５は一方の短辺３Ａの幅が他方の短辺３Ｂの幅より狭くなるように、短辺３Ａと長辺４Ａとの角部とそこから連続する長辺４Ａの一部を切り欠いて形成されている。くびれ部６は長辺４Ａの一部を略台形状に切り欠いてくびれさせたものである。切り欠き部５やくびれ部６は回路基板２の外形を複雑な形状とすることに加えて、それら自体の形状も曲線部分を含む複雑な形状を有している。
【００１６】
このように、回路基板２の一方の長辺４Ａは切り欠き部５やくびれ部６、さらにはそれらの形状の一部として曲線部を有している。また、回路基板２の各角部７には曲線状のＲ形状が付与されている。なお、ここでは切り欠き部５とくびれ部６とを分けて説明したが、これらは回路基板２の外形を構成する辺の一部を切り欠いた部分として総称することができる。半導体装置１はこのような切り欠き部分を有する回路基板２、また切り欠き部分の一部が曲線部で構成された回路基板２を使用する場合に有効である。
【００１７】
回路基板２の第１の主面２ａには、メモリカードの入出力端子となる外部接続端子８が形成されている。さらに、回路基板２の第１の主面２ａには、外部接続端子８の形成領域を除く領域に第１の配線網９が設けられている。第１の配線網９は例えば絶縁性の接着シールや接着テープ等を用いた絶縁層１０で覆われており、これにより絶縁されている。第１の配線網９は切り欠き部５やくびれ部６が設けられた長辺４Ａからの距離Ｌ11が他の辺からの距離より離れて形成されている。
【００１８】
すなわち、第１の配線網９は切り欠き部５やくびれ部６を有する長辺４Ａからの距離Ｌ11が短辺３Ｂからの距離Ｌ12や長辺４Ｂからの距離Ｌ13より大きくなるように（Ｌ11＞Ｌ12，Ｌ13）形成されている。なお、長辺４Ａからの距離Ｌ11と比較する距離は、第１の配線網９が近接する短辺３Ｂや長辺４Ｂからの距離Ｌ12、Ｌ13とし、外部接続端子８の形成領域が介在する短辺３Ａからの距離は除くものとする。
【００１９】
さらに、第１の配線網９はＲ形状が付与された回路基板２の角部７からの距離についても、切り欠き部５やくびれ部６を有する長辺４Ａからの距離Ｌ11と同様に、他の辺からの距離（例えばＬ12、Ｌ13）より離れて形成されている。このように、第１の配線網９は、切り欠き部５やくびれ部６に基づく曲線部を有する長辺４Ａからの距離Ｌ11、さらにＲ形状が付与された回路基板２の角部７からの距離が、他の辺３Ｂ、４Ｂからの距離（例えばＬ12、Ｌ13）より離れて形成されている。
【００２０】
回路基板２の第２の主面２ｂには、ワイヤボンディング時の接続パッド等を有する第２の配線網１１が設けられている。図４に第２の配線網１１の一構成例を示す。第２の配線網１１は第１の配線網９と同様に、切り欠き部５やくびれ部６が設けられた長辺４Ａからの距離Ｌ21が他の辺からの距離、すなわち短辺３Ａ、短辺３Ｂおよび長辺４Ｂからの距離より離れて形成されている。
【００２１】
第２の配線網１１は外部接続端子８等を電解メッキで形成する際のメッキリード線１２を有しており、これらメッキリード線１２は切り欠き部５やくびれ部６を備える長辺４Ａを除く他の辺、例えば短辺３Ｂや長辺４Ｂに向けて引き出されている。図４において、メッキリード線１２は短辺３Ｂや長辺４Ｂまで引き出されているため、短辺３Ｂおよび長辺４Ｂから第２の配線網１１までの距離は零となる。従って、第２の配線網１１は長辺４Ａからの距離Ｌ21が短辺３Ａからの距離Ｌ22や短辺３Ｂおよび長辺４Ｂからの距離（実質的に零）より離れて形成されている。
【００２２】
さらに、第２の配線網１１はＲ形状が付与された回路基板２の角部７からの距離についても、切り欠き部５やくびれ部６を有する長辺４Ａからの距離Ｌ21と同様に、他の辺からの距離（例えばＬ22）より離れて形成されている。このように、第２の配線網１１は切り欠き部５やくびれ部６に基づく曲線部を有する長辺４Ａからの距離Ｌ21、さらにＲ形状が付与された回路基板２の角部７からの距離が、他の辺３Ａ、３Ｂ、４Ｂからの距離より離れて形成されている。
【００２３】
言い換えると、短辺３Ｂや長辺４Ｂには第２の配線網１１が引出されているのに対して、切り欠き部５やくびれ部６を備える長辺４Ａと第２の配線網１１との間には配線を形成しない領域、すなわち非配線領域Ｘが設けられている。非配線領域ＸはＲ形状を有する角部７と第２の配線網１１との間にも設けられている。非配線領域Ｘは後述するように、レーザ加工を適用して外形加工する部分に対応して設けられている。すなわち、回路基板２のレーザ加工を適用して外形加工する部分（長辺４Ａや各角部７）と第２の配線網１１との間には、非配線領域Ｘが設定されている。第１の配線網９も同様である。
【００２４】
メッキリード線１２は回路基板２に電解メッキ処理を施して外部接続端子８等を形成した後、図５に示すように、短辺３Ｂや長辺４Ｂの近傍に存在する部分をエッチング処理等で除去してもよい。この際、メッキリード線１２は他の配線と同様に、回路基板２の外形を構成する各辺（短辺３Ｂや長辺４Ｂ等）から所定の距離だけ離れた位置に存在することになる。このような場合においても、第２の配線網１１は長辺４Ａからの距離Ｌ21が短辺３Ａ、短辺３Ｂおよび長辺４Ｂからの各距離より離れて形成されている。
【００２５】
さらに、第１および第２の配線網９、１１の長辺４Ａや角部７からの距離を他の辺３Ａ、３Ｂ、４Ｂからの距離より離すことに加えて、第１および第２の配線網１１と長辺４Ａや角部７との間にダミー配線を設けることも有効である。図６は回路基板２の第２の主面２ｂに設けたダミー配線２０の一例を示している。すなわち、回路基板２の第２の主面２ｂにおいて、切り欠き部５やくびれ部６に基づく曲線部を有する長辺４ＡやＲ形状が付与された角部７と第２の配線網１１との間には、ダミー配線２０が設けられている。
【００２６】
ダミー配線２０は電気配線としての機能を有するものではなく、レーザ加工時の発熱による不具合（基板材料の炭化等）が第２の配線網１１に影響を及ぼすことを防止するものである。従って、ダミー配線２０は第２の配線網１１から独立して存在している。長辺４Ａや角部７をレーザ加工した際に、例えば加工部位の基板材料が炭化したとしても、この炭化状態はダミー配線２０でくい止められる。従って、基板材料の炭化が第２の配線網１１に悪影響を及ぼすことをより確実に抑制することが可能となる。ダミー配線２０は回路基板２の第１の主面２ａに対しても同様に形成することができる。なお、ダミー配線２０は各種のレーザ加工部位と配線網との間に配置することができる。
【００２７】
第２の配線網１１を有する回路基板２の第２の主面２ｂ上には、ＮＡＮＤ型フラッシュメモリ等のメモリ素子１３が実装されている。メモリ素子１３は図示を省略した接着剤層を介して回路基板２の第２の主面２ｂに接着されている。なお、メモリ素子１３の実装数は1個に限られるものではなく、2個もしくはそれ以上であってもよい。さらに、メモリ素子１３上には、例えばコントローラ素子１４が積層されている。コントローラ素子１４は図示を省略した接着剤層を介してメモリ素子１３上に接着されている。
【００２８】
メモリ素子１３やコントローラ素子１４の各電極パッド（図示せず）は、それぞれ第２の配線網１１に設けられた接続パッドとボンディングワイヤ１５、１６を介して電気的に接続されている。さらに、第２の配線網１１は回路基板２の図示を省略した内部配線（スルーホール等）を介して外部接続端子８や第１の配線網９と電気的に接続されている。メモリ素子１３やコントローラ素子１４等の半導体素子が実装された回路基板２の第２の主面２ｂには、エポキシ樹脂等の封止樹脂層１７がモールド成形されている。メモリ素子１３やコントローラ素子１４等の半導体素子は封止樹脂層１７で封止されている。
【００２９】
このように、回路基板２の第２の主面２ｂに実装されたメモリ素子１３やコントローラ素子１４等を封止樹脂層１７で一体的に封止することによって、半導体装置（メモリカード）１が構成されている。封止樹脂層１７は後に詳述するように、複数個の回路基板２に対して一括してモールド成形される。従って、封止樹脂層１７は回路基板２と共に切断され、回路基板２と同形状の切り欠き部５やくびれ部６が形成される。各角部についても同様であり、回路基板２と同一のＲ形状が付与される。
【００３０】
なお、封止樹脂層１７の先端側（短辺３Ａ側）には、メモリカードの抜き差しを容易にするように、封止樹脂層１７と回路基板２の一部を斜めに切削した傾斜部１８が設けられている。傾斜部１８はメモリカードの表面側（回路基板２の第１の表面２ａ側）に設けられている。一方、封止樹脂層１７の後方側（短辺３Ｂ側）には、封止樹脂を一部盛り上げて形成した取手部１９が設けられている。取手部１９はメモリカードの裏面側（回路基板２の第２の表面２ｂ側）に設けられている。
【００３１】
上述した実施形態の半導体装置１は、ベースカードのような半導体装置の収納ケースを用いることなく、それ単体でメモリカード（例えばマイクロＳＤTMカード）を構成するものである。このため、半導体装置１自体にメモリカードの前後や表裏の向き等を示す切り欠き部５やくびれ部６が設けられている。切り欠き部５やくびれ部６は回路基板２の第２の主面２ｂ側に封止樹脂層１７をモールド成形した後に、回路基板２を封止樹脂層１７と共に切断することにより形成される。
【００３２】
切り欠き部５やくびれ部６はその一部が曲線で構成されており、ブレードダイシングで加工することは困難である。そこで、切り欠き部５やくびれ部６は例えばレーザ加工を適用して加工する。レーザ加工は切り欠き部５やくびれ部６を有する長辺４Ａ全体の加工に適用してもよい。この際、曲線部分は直線部分に比べて低速で切断する必要がある。このため、レーザ加工時の冷却効率が低下し、切断部分での発熱の影響が懸念される。
【００３３】
この実施形態の半導体装置１においては、切り欠き部５やくびれ部６等の曲線部を含む辺（ここでは長辺４Ａ）から第１および第２の配線網９、１１までの距離を、他の辺からの距離より離しているため、レーザ加工時の発熱が配線網９、１１や半導体素子１３、１４に悪影響を及ぼすことが抑制できる。具体的には、レーザ加工時の基板材料の炭化による配線網９、１１の絶縁性の低下やショート、またレーザ加工時の発熱による半導体素子１３、１４の特性劣化を抑制することが可能となる。他の辺については配線網９、１１までの距離を十分に近づけているため、配線領域を十分に確保することができる。
【００３４】
また、Ｒ形状が付与された各角部７についても、長辺４Ａからの距離Ｌ11、Ｌ21と同様に、第１および第２の配線網９、１１までの距離を十分に離しているため、発熱による影響を抑制することができる。レーザ加工時の発熱の影響を再現性よく抑制するためには、レーザ加工する辺（レーザ加工部位）から配線網９、１１までの距離を0.5mm以上とすることが好ましい。すなわち、非配線領域Ｘの形状は幅0.5mm以上とすることが好ましい。この実施形態では長辺４Ａや各角部７から第１および第２の配線網９、１１までの距離をそれぞれ0.5mm以上としている。
【００３５】
第２の配線網１１はメッキリード線１２を有しており、メッキリード線１２は回路基板２の辺まで延伸させる必要がある。このようなメッキリード線１２については、切り欠き部５やくびれ部６を備える長辺４Ａを除く他の辺（ここでは短辺３Ｂおよび長辺４Ｂ）に向けて引き出されているため、レーザ加工時の発熱がメッキリード線１２に悪影響を及ぼすおそれがない。なお後述するように、直線形状を有する短辺３Ａ、３Ｂや長辺４Ｂはブレードダイシングで加工されるため、加工時に発熱の影響を受けるおそれはない。
【００３６】
さらに、切り欠き部５やくびれ部６に基づく曲線部を有する辺（ここでは長辺４Ａ）やＲ形状が付与された角部７と第１および第２の配線網９、１１との間にダミー配線２０を設けることによって、レーザ加工時の発熱が配線網９、１１に影響を及ぼすことをより確実に抑制することが可能となる。ダミー配線２０はレーザ加工時の発熱で基板材料が炭化することによる配線網９、１１の絶縁性の低下やショート等の防止に対して有効である。
【００３７】
上述したように、この実施形態の半導体装置１によれば、レーザ加工で曲線部分を加工する際の発熱の影響で配線網９、１１内の配線間の絶縁性が低下したり、またショートが発生することを抑制することができる。また、半導体素子１３、１４は第２の配線網１１内の部品搭載領域に実装されるため、第２の配線網１１と同様に発熱の影響が懸念されるが、この実施形態では第２の配線網１１をレーザ切断部から十分に離すことで、半導体素子１３、１４の発熱による特性劣化も抑制することができる。これらによって、半導体装置１やそれを用いたメモリカードの製造歩留りや信頼性等を高めることが可能となる。
【００３８】
なお、この実施形態の半導体装置１はそれ単体で構成するケースレスのメモリカードに対して有効であるが、必ずしもベースカードのようなケースを用いたメモリカードを除外するものではない。半導体装置をケースに収納してメモリカードを構成する場合においても、カードの小型化や高密度化等に伴って半導体装置に切り欠き部分や曲線部を形成する場合がある。本発明はこのような場合にも適用可能である。
【００３９】
次に、上述した半導体装置１の製造工程について、図７ないし図９を参照して説明する。まず、図７Ａに示すように、それぞれ回路基板２に対応する複数の装置形成領域（メモリカード形成領域）２１を有する回路基板フレーム２２を用意する。このような回路基板フレーム２２の各装置形成領域２１、２１…に、それぞれ電解メッキを適用して外部接続端子８を形成する。この際、必要に応じて接続パッド等も電解メッキで形成する。外部接続端子８は回路基板フレーム２２の第１の主面２２ａ側に形成される。
【００４０】
次いで、図７Ｂに示すように、回路基板フレーム２２の第２の主面２２ｂ側にメモリ素子１３を実装する。メモリ素子１３は各装置形成領域２１、２１…にそれぞれ実装される。各メモリ素子１３に対してワイヤボンディングを施し、ボンディングワイヤ１５を介して各メモリ素子１３の電極と各装置形成領域２１（各回路基板２）の配線網とを電気的に接続する。さらに、メモリ素子１３上にコントローラ素子１４を実装した後、ボンディングワイヤ１６を介して各コントローラ素子１４の電極と各装置形成領域２１（各回路基板２）の配線網とを電気的に接続する。
【００４１】
この後、図７Ｃに示すように、回路基板フレーム２２の第２の主面２２ｂ側に封止樹脂２３をモールド成形する。樹脂モールド工程においては、複数の装置形成領域２１にそれぞれ実装されたメモリ素子１３およびコントローラ素子１４を一括して封止するように、トランスファモールド工法等を利用して回路基板フレーム２２の第２の主面２２ｂを一括して覆う封止樹脂２３をモールド成形する。なお、取手部１９は封止樹脂２３の一部を盛り上げることで、封止樹脂２３のモールド成形時に同時に形成される。
【００４２】
このような回路基板フレーム２２を切断工程に送り、回路基板フレーム２２を封止樹脂２３と共に各装置形成領域２１に応じて切断することによって、個片化された回路基板２を有する半導体装置１を作製する。回路基板フレーム２２の切断工程においては、まず図８Ａに示すように、各装置形成領域２１の外周を直線的に切断する。このような直線部の切断には切断速度が速いブレードダイシングを適用する。なお、符号２４はブレードダイシングによる切断線を示している。回路基板２の短辺３Ａ、３Ｂや長辺４Ｂは各角部７を除いて、ブレードダイシングのみで加工することができる。従って、配線網９、１１までの距離が短くても発熱の影響を考慮する必要がない。
【００４３】
次に、図８Ｂに示すように、レーザ加工を適用して切り欠き部５やくびれ部６を形成すると共に、各角部７をＲ形状に加工する。前述したように、レーザ加工で曲線部を加工すると発熱の影響が懸念されるが、ここでは長辺４Ａや各角部７から配線網９、１１までの距離を十分に離しているため、切断時の発熱の影響による配線間の絶縁性の低下やショートを抑制することができる。また、第２の配線網１１の素子搭載領域に実装される半導体素子１３、１４の特性劣化を抑制することができる。さらに、ダミー配線を適用することで配線間の絶縁性の低下やショートをより確実に抑制することが可能となる。
【００４４】
ブレードダイシング加工とレーザ加工の順番は逆であってもよい。すなわち、図９Ａに示すように、各装置形成領域２１の切り欠き部５やくびれ部６を有する長辺４Ａと各角部７をレーザ加工する。図中、実線部分はレーザ加工部位を示している。長辺４Ａを加工するにあたって、レーザ加工は切り欠き部５やくびれ部６の形成のみに適用してもよいが、それらを含む長辺４Ａ全体をレーザ加工することで加工効率が向上する。長辺４Ａは両端の角部７を含めてレーザ加工する。この後、図９Ｂに示すように、各装置形成領域２１の短辺３Ａ、３Ｂや長辺４Ｂをブレードダイシングで加工して半導体装置１を作製する。
【００４５】
上述した実施形態による半導体装置１の製造工程によれば、直線部の切断には切断速度が速いブレードダイシングを適用し、曲線部を含む切り欠き部５やくびれ部６、また各角部７の加工のみにレーザ加工を適用しているため、回路基板２の外周全体をレーザ加工で加工する場合に比べて切断工程の加工効率を高めることができる。その上で、長辺４Ａや各角部７については配線網９、１１までの距離を十分に離しているため、配線間の絶縁性の低下やショート、また半導体素子１３、１４の特性劣化を抑制することができる。従って、信頼性に優れる半導体装置１を効率並びに歩留りよく作製することが可能となる。
【００４６】
なお、本発明の半導体装置は上記実施形態に限定されるものではなく、回路基板の外形を構成する少なくとも一辺に曲線部を設けた各種の半導体装置に適用可能であり、必ずしもメモリカード用の半導体装置に限られるものではない。また、本発明の半導体装置やメモリカードの具体的な構造等も、本発明の基本構成を満足するものであれば種々に変形が可能である。さらに、実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施形態による半導体装置の構成を示す断面図である。
【図２】図１に示す半導体装置の平面図である。
【図３】図１に示す半導体装置の裏面図である。
【図４】図１に示す半導体装置を構成する回路基板の第２の主面側に設けられる第２の配線網の一例を示す図である。
【図５】図１に示す半導体装置を構成する回路基板の第２の主面側に設けられる第２の配線網の他の例を示す図である。
【図６】図１に示す回路基板の他の例を示す図である。
【図７Ａ】図１に示す半導体装置の作製工程を示す図であって、外部接続端子の形成工程を示す平面図である。
【図７Ｂ】図１に示す半導体装置の作製工程を示す図であって、半導体素子の実装工程を示す平面図である。
【図７Ｃ】図１に示す半導体装置の作製工程を示す図であって、樹脂モールド工程を示す平面図である。
【図８Ａ】図１に示す半導体装置の作製工程を示す図であって、回路基板フレームのブレードダイシング加工工程を示す平面図である。
【図８Ｂ】図１に示す半導体装置の作製工程を示す図であって、図８Ａに続く回路基板フレームのレーザ加工工程を示す平面図である。
【図９Ａ】図１に示す半導体装置の作製工程を示す図であって、回路基板フレームのレーザ加工工程を示す平面図である。
【図９Ｂ】図１に示す半導体装置の作製工程を示す図であって、図９Ａに続く回路基板フレームのブレードダイシング加工工程を示す平面図である。
【符号の説明】
【００４８】
１…半導体装置、２…回路基板、３Ａ，３Ｂ…回路基板の短辺、４Ａ，４Ｂ…回路基板の長辺、５…切り欠き部、６…くびれ部、７…角部、８…外部接続端子、９…第１の配線網、１０…絶縁層、１１…第２の配線網、１２…メッキリード線、１３…メモリ素子、１４…コントローラ素子、１７…封止樹脂層、２０…ダミー配線。
【図１】
0004843447.tif 000002
【図２】
0004843447.tif 000003
【図３】
0004843447.tif 000004
【図４】
0004843447.tif 000005
【図５】
0004843447.tif 000006
【図６】
0004843447.tif 000007
【図７Ａ】
0004843447.tif 000008
【図７Ｂ】
0004843447.tif 000009
【図７Ｃ】
0004843447.tif 000010
【図８Ａ】
0004843447.tif 000011
【図８Ｂ】
0004843447.tif 000012
【図９Ａ】
0004843447.tif 000013
【図９Ｂ】
0004843447.tif 000014