(57)【特許請求の範囲】
【請求項１】
III族窒化物半導体系の半導体装置を製造するための基板であって、
ベース基板および、
第１のバッファ層を含み、
該第１のバッファ層が、前記第１のバッファ層であるIII族窒化物半導体材料が結晶化する温度より低い温度で前記ベース基板上に堆積されたＡｌＮからなり、前記第１のバッファ層であるIII族窒化物半導体材料が堆積された後、前記第１バッファ層を前記第１のバッファ層であるIII族窒化物半導体材料が結晶化する温度よりも高い温度に加熱することにより単結晶を形成するようになっており、
さらに、前記第１のバッファ層であるIII族窒化物半導体材料が結晶化する温度より高い温度で前記第１のバッファ層の上に堆積されたＧａＮからなる第１の単結晶層を有しており、
さらに、第２のバッファ層を含み、
該第２のバッファ層が、前記第２のバッファ層であるIII族窒化物半導体材料が結晶化する温度より低い温度で前記第１の単結晶層上に堆積されたＧａＮからなり、前記第２のバッファ層であるIII族窒化物半導体材料が堆積された後、前記第２のバッファ層を前記第２のバッファ層であるIII族窒化物半導体材料が結晶化する温度よりも高い温度に加熱することによって、単結晶を形成するようになっており、
さらに、前記第２のバッファ層であるIII族窒化物半導体材料が結晶化する温度より高い温度で前記第２のバッファ層の上に堆積されたＧａＮからなる第２の単結晶層であって、該第２の単結晶層上に素子層が堆積される第２の単結晶層を有する基板。
【請求項２】
サファイア、6H-SiC、4H-SiC、3C-SiC、スピネル、SiおよびLiGaO2からなる群より選ばれた１つの材料よりなることを特徴とする請求項１に記載の基板。
【請求項３】
前記第１のバッファ層の厚さが０．２ｎｍ以上で８００ｎｍ以下であることを特徴とする請求項１に記載の基板。
【請求項４】
III族窒化物半導体系の半導体装置を製造するための方法であって、
ＡｌＮからなる第１のバッファ層であるIII族窒化物半導体材料が結晶化する温度より低い温度でベース基板上に堆積されたＡｌＮからなる第１のバッファ層を堆積させる段階と、
前記第１のバッファ層であるIII族窒化物半導体材料が結晶化する温度よりも高い温度に前記第１のバッファ層を加熱することによって単結晶を形成する段階と、
前記第１のバッファ層であるIII族窒化物半導体材料が結晶化する温度よりも高い温度の前記第１のバッファ層上にＧａＮからなる第１の単結晶層を堆積させる段階と、
ＧａＮからなる第２のバッファ層であるIII族窒化物半導体材料が結晶化する温度よりも低い温度で前記第１の単結晶層上にＧａＮからなる第２のバッファ層を堆積させる段階と、
前記ＧａＮからなる第２のバッファ層であるIII族窒化物半導体材料が結晶化する温度より高い温度に前記第２バッファ層を加熱することによって前記第２のバッファ層を結晶化して単結晶を形成する段階と、
及び、
前記ＧａＮからなる第２のバッファ層であるIII族窒化物半導体材料が結晶化する温度より高い温度で、前記第２バッファ層上にＧａＮからなる第２の単結晶層であって、該第２の単結晶層の上に素子層が堆積される第２の単結晶層を堆積させる段階とを備えた、ことを特徴とする方法。
【請求項５】
サファイア、6H-SiC、4H-SiC、3C-SiC、スピネル、SiおよびLiGaO2からなる群より選ばれた１つの材料よりなることを特徴とする請求項４に記載の方法。
【請求項６】
前記第１のバッファ層の厚さが０．２ｎｍ以上で８００ｎｍ以下であることを特徴とする請求項４に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の技術分野】
本発明は半導体素子の製造方法に関し、特にIII族窒化物半導体素子の形成に好適な低結晶欠陥密度を有する半導体基板とその形成方法とに関する。
【０００２】
なお、本明細書において、その注目表面（以下特記しないときは、表面は注目表面およびその部分である）に半導体素子を形成するための基板を下記のように細分している。III族窒化物半導体単結晶のみからなる基板を単結晶基板、注目表面の少なくとも一部でIII族窒化物半導体単結晶が露出しているものをIII族窒化物半導体露出基板（以下露出基板と略称）、特に注目表面の全面がIII族窒化物半導体単結晶であるものを全面露出基板と称し、注目表面の全面がIII族窒化物半導体以外である基板を異種基板と称する。
また、全面露出基板には単結晶基板をも含めるものとします。
異種基板の注目表面の一部あるいは全部にIII族窒化物半導体単結晶を堆積した基板をそれぞれ堆積異種基板あるいは全面堆積異種基板と称することもできるものとします。なお、全面露出基板、全面堆積異種基板はそれぞれ露出基板、堆積異種基板の部分集合であり、堆積異種基板は露出基板の部分集合である。
また通常の基板とは異なり半導体回路素子が集積された集積回路の一部が上記表面を有する場合も本発明で言う基板に該当する。
【０００３】
【従来の技術】
短波長発光素子／受光素子やそれらと同一基板に集積できる単極／双極トランジスタ、各種ダイオード、受動素子の開発が活発におこなわれている。これらの各種素子はIII族窒化物半導体材料を用いて組立てられ、それら素子を含むシステムの性能向上にともなって、各種情報関連装置の情報処理能力の一層の向上と消費エネルギーの低減、高温動作などが期待されている。
【０００４】
従来、III族窒化物半導体単結晶を成長するための表面を備えた基板としてIII族窒化物半導体単結晶基板（全面露出基板に属する）や、サファイアやSiCなどの異種基板が用いられている。現在、直径数mm〜1cm程度の大きさの表面を有するIII族窒化物半導体単結晶基板が得られているが、実用に供するには十分な大きさではない。サファイア或いはSiCなどの異種基板上に成長する場合、直接III族窒化物半導体単結晶を成長すると膜状単結晶の形成が容易でないため、低温堆積緩衝薄膜などを堆積し、その後単結晶を形成した（III族窒化物半導体単結晶）堆積異種基板を用いるのが一般的となっている。本明細書でいう「低温」とは「単結晶の成長温度より低い温度」をいい、多くの場合「単結晶の成長温度よりおおむね１００℃以上低い温度」である。
【０００５】
III族窒化物半導体単結晶堆積異種基板では直径５cm程度の基板が得られ、該基板を用いて発光ダイオード、レーザーダイオード、電界効果トランジスタ（FET：単極トランジスタ）、フォトダイオードなどが実現されている。ところが、基板の結晶欠陥、特に貫通転位と呼ばれる欠陥が1cm2当たり、107〜1011程度発生し、製造された素子の性能向上を制限していた。
そこで、貫通転位の減少を目的として、選択成長技術が開発された（例えばA. Usui, H. Sunakawa, A. Sakai and Yamaguchi, Jpn. J. Appl. Phys., 36 (1997) L899.参照）。この従来技術では、サファイアなどの異種基板上にIII族窒化物半導体を低温堆積緩衝薄膜として堆積し、その後単結晶を形成したIII族窒化物半導体単結晶堆積異種基板の表面上に、SiO2などの絶縁体薄膜を一部分形成し、絶縁体薄膜を形成していないIII族窒化物半導体単結晶表面部分より該III族窒化物半導体を選択成長させた。このようにして異種基板との界面より発生したIII族窒化物半導体単結晶薄膜内の貫通転位を絶縁体薄膜で制止し、その絶縁体薄膜上に結晶転位密度が105〜107cm-2程度のIII族窒化物半導体単結晶膜を得て該III族窒化物半導体単結晶膜の表面を素子形成に用いる低結晶欠陥密度露出基板を得ている。
【０００６】
図１は上記方法で調整した全面露出基板上に形成した青紫レーザ１０の断面の概略を示すものである。サファイア基板１の（０００１）面上に堆積されたＧａＮ緩衝薄膜２上にＳｉＯ2上のマスク・パターン４、５を形成し、ＧａＮ緩衝薄膜の貫通転位を制止する。さらに結晶成長をつづけてＧａＮ緩衝薄膜３を形成し、マスク・パターン４、５上に良質のＧａＮ単結晶膜を得ている。該緩衝薄膜３上に従来技術によりｎ型ＧａＮ薄膜とその他の薄膜、電極等を形成して青紫レーザ１０を製造している（日経エレクトロニクス、ｐ．２１、1997年10月20日号参照）。
【０００７】
【発明が解決しようとする課題】
しかしながら、絶縁体薄膜を形成するため一旦III族窒化物半導体の成長炉から取り出す必要があり取扱が面倒で、品質のさらなる劣化や素子の価格が上昇するなどのプロセスおよび作業において改善すべき点がある。また、そのためもあり、絶縁薄膜等を介在させて形成された緩衝薄膜の機械的特性が劣化して剥がれやすい、などの問題もあった。
さらに、緩衝薄膜の転位密度のさらなる低下によりより高性能な素子の形成の要望にこたえることがより一層望まれる。
【０００８】
【課題を解決するための手段】
そこで、本発明の発明者等は、III族窒化物半導体基板やサファイア等の異種基板上にIII族窒化物半導体を成長させ低温堆積緩衝薄膜の結晶化過程を透過電子顕微鏡などにより詳細に観察し、基板成長の機構を解明して本発明に至った。
【０００９】
すなわち、本発明では所望のIII族窒化物半導体を成長させるための単結晶基板や単結晶露出基板上に結晶化温度より低い温度でIII族窒化物半導体の薄膜を低温堆積した後、該薄膜にエネルギを与え単結晶化（賦活単結晶化）している（このようにして形成された単結晶薄膜を低温堆積単結晶薄膜と呼ぶ）。つぎに、低温堆積単結晶薄膜を表面に備えた露出基板上にIII族窒化物半導体単結晶薄膜を単結晶成長させて改良された露出基板を得ている。
低温堆積単結晶薄膜はその下面に接するIII族窒化物半導体の単結晶の貫通転位の多くを終端して転位の伝播を緩衝し、その上に単結晶成長した薄膜の結晶欠陥密度を下地のIII族窒化物半導体単結晶の結晶欠陥密度より小さなものとする。
【００１０】
本発明の方法では上記低温堆積と賦活単結晶化およびその上への単結晶成長からなる単位工程により単結晶化薄膜と単結晶成長薄膜とから成る対構造得る。この単位工程を所望により修飾しつつさらにくりかえして同様な対構造を形成し露出部においてより結晶欠陥密度の低い露出基板を得ている。
そして、好もしくは本発明の露出基板の製造においては途中で露出基板を成長炉から取り出したりしないで、あるいは回路素子形成に伴う不可欠な取り出しを伴って形成され、該取り出しに伴うその品質の劣化を防止あるいは低減あるいは極少化する。
【００１１】
【発明の実施例】
以下に示す本発明の実施例は、本発明の範囲を限定するためのものではなく、本発明の実施を希望する当業者がその実施を容易に行えるようにするためのものである。
【００１２】
工程の流れを示す図２と基板の断面をしめす図３を参照して本発明の好適実施例の一つについて説明する。本実施例では本発明の緩衝構造が含まれる緩衝基板が生産される。
図２を参照するとまず異種基板であるサファイア基板３１を用意しアセトン、メタノール等の有機溶剤で洗浄の後、サファイア基板３１を有機金属化合物気相成長装置内加熱部に設置し、水素にて装置内窒素を置換した（ステップ２０１）。
【００１３】
しかる後、水素を導入したまま基板温度を1,150℃に昇温して10分程度放置し基板表面の清浄化を行った（ステップ２０２）。
次に、基板温度を500℃まで降温し（ステップ２０３）、アンモニア3slm（slmは流量単位で、常温、１気圧換算で毎分１０００cm3である）及びトリメチルアルミニウム(TMAl):(CH3)3Alを30μmol/min（毎分３０μmol)で供給して、5分間第１低温堆積緩衝薄膜３２を堆積した（ステップ２０４）。第１低温堆積緩衝薄膜３２の膜厚は30nmであった。
【００１４】
次にTMAlの供給を止め、基板を１乃至３０分かけて1,050℃に昇温した。昇温過程で、第１低温堆積緩衝薄膜３２は基板付近から徐々に単結晶化し最終的に全体が単結晶化し低温堆積単結晶膜となった（ステップ２０５）。
次にトリメチルガリウム（TMGa）:(CH3)3Gaを30μmol/minで供給すると、単結晶化した第1低温堆積緩衝薄膜３２（AlN）上に第1単結晶GaN薄膜３３が所望の厚さに成長した（ステップ２０６Ａ）。直接サファイア基板３１上に成長させた場合と比較して、第１低温堆積緩衝薄膜３２を用いた場合の第1単結晶GaN薄膜３３の種々の品質は格段に優れており、この方法で製造した堆積異種基板を用いて青色LED（発光ダイオード）、緑色LEDなどが実用化し、また紫色LD（レーザ・ダイオード）やマイクロ波FET（電界効果トランジスタ）が実現した。
【００１５】
しかしながら、この工程までからなる方法で単結晶成長した第1単結晶GaN薄膜３３には107〜1011cm2程度のナノパイプと呼ばれる貫通転位等の結晶欠陥が存在し、LDにおける内部損失の増大や性能劣化、寿命短縮などデバイス特性上の問題を生じていた。
【００１６】
本発明では、更に次の工程の変更と追加とをおこなって露出基板を製造した。即ち、第１低温堆積緩衝薄膜３２上に第1単結晶GaN薄膜３３を1μｍ程度成長させた後TMGaの供給を止め（ステップ２０６Ｂ）、ついで基板温度を500℃まで降温した後にTMGaの供給を再開して、少なくともGaと窒素を含む薄膜３４を堆積する。これを第２低温堆積緩衝薄膜３４と呼ぶ。この第２低温堆積緩衝薄膜３４は堆積したままでは多結晶が混在する非晶質半導体であった（ステップ２０７）。次にTMGaの供給を止め、基板温度を単結晶成長温度である1,050℃に昇温する過程で、第2低温堆積緩衝薄膜３４は単結晶化した（ステップ２０８）。下地の第1単結晶GaN薄膜３３にあったナノパイプは殆どこの単結晶化第2低温堆積緩衝薄膜３４で終端した。
【００１７】
次に、この単結晶化第2低温堆積緩衝薄膜３４上にGaN薄膜を単結晶成長させると、成長した第2単結晶GaN薄膜３５はナノパイプ密度が殆ど零に近く結晶欠陥密度が第1単結晶GaN薄膜３３に比べかなり低く結晶欠陥低減効果がえられている。このようにして形成した露出基板は、従来技術の基板に比べ実用上ほとんど問題ない特性を得ることが可能となった。
第２低温堆積緩衝薄膜３４を堆積するステップ２０７で、Gaと窒素にかえてAlと窒素を含むようしても同様に低結晶欠陥密度の第2単結晶GaN薄膜３５を成長させることができる。
【００１８】
本発明の有用性を示すために図４、図５に従来の方法で製造された第1単結晶GaN薄膜３３と本発明により製造された第２単結晶GaN薄膜３５とのエッチピットの表面微分干渉顕微鏡による観察例を示す。観察のためのエッチングは、燐酸と硫酸を１：３の割合で混ぜ、250℃で10分間行った。第1単結晶GaN薄膜３３では図４に示すように、個数密度が107〜1011cm-2程度の多数のエッチピットが観察されたが、本発明のGaNでは図５に示すように全くエッチピットは観察されなかった。図5に点在する２個のエッチピットらしきものがあるが、写真撮影にともなう異物の映像であり、この異物を計数しても結晶欠陥密度（すなわちエッチピット密度）は103cm-2以下であり、実勢は102cm-2以下であると推測される。
上記のように結晶欠陥密度が貫通転位密度に大きく依存するが、結晶欠陥密度がエッチピット密度により測定されるので、貫通転位だけでなく他の結晶欠陥もエッチピットの原因となっている可能性がある。さらに第2単結晶GaN薄膜３５のみに関係する原因で発生するエッチピットもあるので、結晶欠陥密度はそれらの全体の影響をうけて定まる。
結晶欠陥密度がかなり低減される（数分の１以下）のであれば基板の使用において有効であり、大きく低減される（１／１０〜１／１００以下）のであればさらに顕著な素子特性の向上が、また極端に低減される（１／１０００〜）のであれば回路様式の画期的変革が期待される。
【００１９】
低温堆積後単結晶化されるあるいは単結晶成長されるIII族窒化物半導体材料に関しては、GaNのほか、AlN,  InN,  BN,  AlInN,  GaInN,  AlGaN,  BAlN,  BInN,  BGaN、BalGaInN等から選択して、それら材料の組合わせかえて前記の方法で基板の製作を試みたが何れの場合も顕著な低ナノパイプ化、低欠陥密度化が確認された。従って、本発明で言うIII族窒化物半導体には少なくとも上記GaN、AlN,  InN,  BN,  AlInN,  GaInN,  AlGaN,  BAlN,  BInN,  BGaN、BAlGaInN等が包含されるものとして解釈されなければならない。各材料は基板に形成される素子に依存したり、基板製造工程の難易やコスト等に依存して選択される。
【００２０】
従って図３に関連して形成される各薄膜は互いに異なるIII族窒化物半導体材料で形成されてもよく、また必要ならば、上記低温堆積緩衝薄膜を堆積して単結晶化しその上にIII族窒化物半導体単結晶薄膜を成長させる工程対を単位工程とし、該単位工程をさらに繰り返すことに何等支障はない。単位工程間でIII族窒化物半導体材料の違いや寸法の違いそれらに伴う工程パラメータの適宜の調整が行われてよい。
【００２１】
そこで図６に本発明の特徴を良く表わす一般的な基板構造の要部を示し説明する。図6に示す要部構造６０は、一のIII族窒化物半導体露出基板上に露出するIII族窒化物半導体単結晶６１の表面に、順次形成した第１、第２のIII族窒化物半導体単結晶薄膜（以下単結晶薄膜と称する）６３、６５からなる対構造を１つあるいは複数堆積した構造のである。第１の単結晶薄膜６３が結晶欠陥密度緩衝薄膜として機能し、第２の単結晶薄膜６５の結晶欠陥密度が前記一のIII族窒化物半導体露出基板表面に露出するIII族窒化物半導体単結晶６１の結晶欠陥密度よりかなり低くなる結晶欠陥低減効果がえられる。
第２の単結晶薄膜６５を備えた基板を形成するための前駆体として第１の単結晶薄膜６３まで堆積あるいは堆積・単結晶化した基板を準備しておき後続の工程に備えるのが便利なこともある。
【００２２】
基板の製造方法は、上記図2の例では有機金属化合物気相成長法を用いたが、そのほか、分子線エピタキシー法およびハロゲン気相成長（ＨＶＰＥ）法、レーザーアブレーション法で同様の効果が確認された。HVPE法により作製した厚膜GaN基板に単位工程を実施して形成した露出基板おいても同様の結晶欠陥効果がたしかめられた。大きな基板を得るために有効である。
【００２３】
異種基板に関しては、サファイア基板を用いて表面を(0001)面のほか、(10-12)面、(11-20)面、(10-10)面などを試みたが、何れも効果があった。（なお面指数の表記において上バーを有する慣用表記にかえて”−”を前置する表記としている。）。更に6H-SiC、4H-SiC、3C-SiC、スピネル（MgAl2O4）、Si、LiGaO2の何れの異種基板を用いても図2に関連して得られたと同様の欠陥密度低減効果を確認した。
この結果と、上述の他の結果とから、本発明で言う異種基板には少なくとも上記サファイア、6H-SiC、4H-SiC、3C-SiC、スピネル（MgAl2O4）、Si、LiGaO等が包含されると解釈されなければならない。
【００２４】
しかも、図2、図3において第２低温堆積緩衝薄膜３４の形成のための下地基板表面３３は、全てIII族窒化物半導体単結晶が露出している必要はなく、絶縁膜或いは高融点金属で覆われた表面の一部分にIII族窒化物半導体が露出していればよいことが分かった。
従って本発明をさらに明確に理解するため本発明の基板の要部を図６に関連して示せば図7に示すとおりである。図6におけると同等の機能を有する薄膜部分には同一参照番号を付してある。
【００２５】
図7において、要部構造７０は、一のIII族窒化物半導体露出基板上に露出するIII族窒化物半導体単結晶６１の表面に第１、第２のIII族窒化物半導体単結晶薄膜（以下単結晶薄膜と称する）６３、６５を順次堆積して形成した対構造を１つ堆積して形成したものである。図6の場合と異なり、露出するIII族窒化物半導体単結晶６１の表面は絶縁膜或いは高融点金属からなる異種材料部分６２を有する。
第１の単結晶薄膜６３が結晶欠陥密度緩衝薄膜として機能し、第２の単結晶薄膜６５の結晶欠陥密度はIII族窒化物半導体単結晶６１の結晶欠陥密度よりかなり低くなって結晶欠陥密度低減効果が得られている。
なお、第１のIII族窒化物半導体単結晶薄膜６３は低温堆積されたのち昇温されるにつれIII族窒化物半導体単結晶６１近傍より単結晶化し上方に単結晶化が進行するとともに、異種材料部分６２の上方へも単結晶化が進行して、ついには第１のIII族窒化物半導体単結晶薄膜６３全体が単結晶化する。
なお、異種材料部分６２を形成する等の最終素子や回路構成上不可欠な工程を経るため基板を現在使用中の成長装置外（炉外）に取り出すときは、その取り出し回数と時間を極少に成るようにする。
【００２６】
また、図2、図３の実施例の第２低温堆積緩衝薄膜３４や図6、図7の第１の単結晶薄膜６３等の低温堆積緩衝薄膜の膜厚は、１原子薄膜即ち0.2nmから効果が確認された。またこの膜厚が800nmを超えると低温堆積緩衝薄膜自身の多結晶化が高進し、その影響がその上部に成長する単結晶薄膜にもおよび、結晶欠陥密度の改善は見られなかった。結晶欠陥低減効果を効率よくかつ確実に得ようとすれば低温堆積緩衝薄膜の膜厚は２nmから500nmがこのましい。また、堆積温度は室温から850℃までが効果的であったが、おおむね２００℃から700℃が効率的である。堆積時の温度が低いと非晶質半導体の割合が多く（多結晶半導体の割合が少なく）不規則性が大きく、堆積時の温度が低いと非晶質半導体の割合が少なく（多結晶半導体の割合が多く）いずれも昇温して単結晶化するのが困難となるためである。
また、基板温度を２００℃以上とするなど、高めにするときは成長装置の温度振幅を小さく抑えることができる有利な点もある。
【００２７】
本発明における単位工程の繰り返しは前述のように１回に限らない。回数を増やす毎に転位密度は低減した。即ち、第２、第３の単位工程も結晶欠陥密度の低減に有効であった。従って、所望の結晶欠陥密度に応じて回数を必要最低限に選ぶことができる。
また、前記第２低温堆積緩衝薄膜を堆積するためのIII族窒化物半導体単結晶薄膜の膜厚は一原子薄膜厚以上が必要で一原子薄膜厚以上であればよい。
【００２８】
更に、図３を参照して、第１低温堆積緩衝薄膜３２を昇温して単結晶化したあと、第1単結晶GaN薄膜３３を全く成長させずに降温してIII族窒化物半導体の第２低温堆積緩衝薄膜３４を堆積し昇温単結晶化した場合、単結晶化第２単結晶GaN薄膜３５の結晶品質は劣悪であり実用に供せる結晶欠陥密度低減効果はえられなかった。
本発明では、第1単結晶GaN薄膜３３を成長させて高品質な基板を得ている。
この性質は他のIII族窒化物半導体材料の場合も同様であり、本発明では、堆積−単結晶化薄膜と成長単結晶薄膜を交互に形成して結晶欠陥低減効果を得ているわけである。
単結晶と堆積・単結晶化薄膜と単結晶成長薄膜にくみあわせにより有効な結晶欠陥密度低減効果が得られている。
【００２９】
低温堆積緩衝薄膜の単結晶化は、基板加熱ホルダーの昇温のみならず、炭酸ガスレーザー照射による昇温、エキシマーレーザー照射あるいは電子線照射によっても、それらの組み合わせでもよく、本発明で言う賦活にはそれらの何れの方法によるエネルギー賦与も包含されると解されなければならない。
【００３０】
図8は本発明の一実施例の基板を用いて図1に示すと同様な青紫レーザ８０を構成した場合のレーザの断面を示す。
サファイア基板８１上に単結晶か化第1低温堆積緩衝薄膜８２、第1成長単結晶薄膜８３、該第1成長単結晶薄膜８３上に形成された絶縁膜あるいは高融点金属ストリップ８４、第1成長単結晶薄膜８３と任意選択的絶縁膜あるいは高融点金属ストリップ８４との上に堆積され結晶化された第2低温堆積緩衝薄膜８５、第2成長単結晶薄膜８６が順次形成され本発明の堆積異種基板が与えられる。その堆積異種基板上に従来技術によりｎ型ＧａＮ薄膜とその他の薄膜、電極等を形成して青紫レーザ８０を製造している。なお、クラッド層が図１とは異なり超格子構造ではないが超格子構造であってもよい。
【００３１】
つぎに、本発明を実施した基板を使用して更に種々の素子を組立てると、従来技術のみにより形成した基板を用いた場合に比較しつぎのような効果が得られる。
（イ）  本発明を実施してAlGaN/GaN変調ドープ電界効果トランジスタを試作した結果、ゲート長0.25mmのFETにおいて遷移周波数fmaxが100GHz以上で増大した。
（ロ）本発明を実施してリッジ導波LDを試作し、連続発振が実現し内部損失の大幅な減少を得た。
（ハ）本発明を実施してpn接合型PD（光検出ダイオード）を試作したところ暗電流の減少と増幅度の向上を記録した。
（ニ）本発明を実施してAlN/GaN半導体多薄膜反射膜を形成すると、クラックフリーでしかも波長400nmにて高い反射率を記録した。
（ホ）本発明を実施してAlN/GaNサブバンド間遷移デバイスを組立てると、ウェル幅の違いにより波長1.5mm〜20mmの第一励起準位と基底準位間の遷移を明瞭に観測した。従来は、クラックの発生を防止できなかった。
【００３２】
【発明の効果】
本発明の実施態様に応じて得られる可能性のある効果の一端を次にかかげる。
・結晶転位の大きさと密度の小さい基板により高性能素子が形成される。
・各種素子が容易に高性能で得られるので高性能基板でしか形成できなかった素子を含めより多くの素子が集積可能となり、システムの小型化が達成できる。
・また各素子後との特別な微調整処理が不要で、処理コストが低、イールドも高いから廉価かつ短時間で所望の素子が得られる。
・イールドが高ければ余分な処理や材料消費が無く省資源効果が得られ、環境汚染の恐れも減る。
・本発明の基板の製造は従来のように炉からそれらを出し入れする必要はなくより高品質にしやすい。また、不可欠な工程を経るため基板を現在使用中の成長装置外（炉外）に取り出すとしても、その取り出し回数と時間を極少にできる。
・結晶転位密度を段階的に減少できるので、形成すべき素子に応じてその段階を選べるので品質とコストの按配をしやすい。
・結晶欠陥密度の低減が容易となったのでより広い面積で結晶欠陥が多い基板をつくりそれを低結晶欠陥密度化できるので大面積基板をえることができる。
【図面の簡単な説明】
【図１】従来技術により形成した基板上に組立てられた青紫レーザの概略断面図である。
【図２】III族窒化物半導体単結晶薄膜を有する露出基板を形成するための工程流図である。
【図３】本発明を実施して形成される基板の要部の概略断面図である。
【図４】従来の方法で製造された単結晶GaN薄膜のエッチピットの分布を表面微分干渉顕微鏡で観測した結果を示す図である。
【図５】本発明の方法で製造された単結晶GaN薄膜のエッチピットの分布を表面微分干渉顕微鏡で観測した結果を示す図である。
【図６】本発明の特徴を表わす一般的な基板構造の要部の概略断面図である。
【図７】絶縁膜や高融点金属膜が存在する場合の本発明の基板の要部を図６に関連して示す基板の概略断面図である。
【図８】本発明を実施して形成した基板上に組立てられた青紫レーザの概略断面図である。
【符号の説明】
３１  サファイア基板
３２  第１低温堆積緩衝薄膜
３３  第1単結晶GaN薄膜
３４  第２低温堆積緩衝薄膜
３５  第2単結晶GaN薄膜
６１  III族窒化物半導体単結晶
６２  異種材料部分
６３  III族窒化物半導体単結晶薄膜
６５  III族窒化物半導体単結晶薄膜
【図１】
0004783483.tif 000002
【図２】
0004783483.tif 000003
【図３】
0004783483.tif 000004
【図４】
0004783483.tif 000005
【図５】
0004783483.tif 000006
【図６】
0004783483.tif 000007
【図７】
0004783483.tif 000008
【図８】
0004783483.tif 000009