(57)【特許請求の範囲】
【請求項１】
発振器と、プロセッサと、前記発振器の発振周波数を前記プロセッサからの指令により可変にできる可変周波数回路と、前記可変周波数回路の出力周波数を分周する分周器と、三相交流電源の電圧を検出する電圧検出器と、前記分周器の持つ位相情報により交流出力電力を発生する交流出力電力変換装置とを備え、前記交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させる同期制御方法であって、
前記分周器により設定された分周比毎に前記プロセッサ上で、前記電圧検出器から出力さされる前記他の交流電源の三相交流信号を前記プロセッサに取り込み、その三相交流信号を回転座標上のベクトルに変換し、
前記ベクトルと前記回転座標の基準軸との位相差を、前記可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、
求めた前記位相差信号を前記プロセッサより前記可変周波数回路へ出力し、前記可変周波数回路の出力周波数を分周した分周器出力を可変することにより、前記三相交流信号と分周器出力とを同期させ、前記交流出力電力変換装置の出力電圧位相を前記他の交流電源の電圧位相に同期させる同期制御方法において、
前記ベクトルと前記回転座標の基準軸との位相差について、
回転座標の基準位置を、前記プロセッサの前回プログラム実行時のベクトルの前記回転座標上での位置に対して、現在のベクトルの前記回転座標上での位置が遅れる方向又は進む方向に超えた時に、その位相差を遅れ又は進みと判定する場合に、前記回転座標の基準位置を前記回転座標上に複数箇所設定するようにした同期制御方法。
【請求項２】
前記回転座標上に複数箇所設定される前記回転座標の基準位置の間隔は、
前記分周器により設定された分周比と、前記ベクトルと前記回転座標の基準軸との位相差の増幅ゲインから決まる位相差より大きく設定される請求項１記載の同期制御方法。
【請求項３】
発振器と、プロセッサと、前記発振器の発振周波数を前記プロセッサからの指令により可変にできる可変周波数回路と、前記可変周波数回路の出力周波数を分周する分周器と、三相交流電源の電圧を検出する電圧検出器と、前記分周器の持つ位相情報により交流出力電力を発生する交流出力電力変換装置とを備え、前記交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させる同期制御装置であって、
前記分周器により設定された分周比毎に前記プロセッサ上で、前記電圧検出器から出力さされる前記他の交流電源の三相交流信号を前記プロセッサに取り込み、その三相交流信号を回転座標上のベクトルに変換し、
前記ベクトルと前記回転座標の基準軸との位相差を、前記可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、
求めた前記位相差信号を前記プロセッサより前記可変周波数回路へ出力し、前記可変周波数回路の出力周波数を分周した分周器出力を可変することにより、前記三相交流信号と分周器出力とを同期させ、前記交流出力電力変換装置の出力電圧位相を前記他の交流電源の電圧位相に同期させる同期制御装置において、
前記ベクトルと前記回転座標の基準軸との位相差について、
回転座標の基準位置を、前記プロセッサの前回プログラム実行時のベクトルの前記回転座標上での位置に対して、現在のベクトルの前記回転座標上での位置が遅れる方向又は進む方向に超えた時に、その位相差を遅れ又は進みと判定する場合に、前記回転座標の基準位置を前記回転座標上に複数箇所設定するようにした同期制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、インバータのような交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させるための同期制御方法及び同期制御装置に関するものである。
【背景技術】
【０００２】
図４は特許文献１に記載された従来の同期制御装置を示すブロック図である。図４は同期制御装置を無停電電源装置に適用したものである。図において、１はバイパス回路用交流電源、２は交流入力電源、３は無停電電源装置、４は負荷である。１０番台の数字は、無停電電源装置３の主要構成要素を示すもので、１１は整流器、１２は蓄電池、１３はインバータ、１４、１５はスイッチとしての開閉器、１６はバイパス回路用交流電源１と交流入力電源２の電圧を検出する電圧センサ、１７は無停電電源装置３の同期制御装置である。
【０００３】
２０番台の数字は、同期制御装置１７の主要構成要素を示すもので、２１はＣＰＵ（マイクロプロセッサ）、２２はプログラムやデータを格納するメモリ、２３は電圧センサ１６で検出したアナログ信号をディジタル信号に変換するアナログ／ディジタル変換回路、２４はＣＰＵ２１の電圧指令よりインバータ１３のスイッチング指令を生成するパルス幅変調（ＰＷＭ）回路、２５は基準周波数ｆａを発振する発振器、２６はＣＰＵ２１の分周指令Ｎより周波数ｆｂ（＝ｆａ×Ｎ／Ｎ０、Ｎ＝０〜Ｎ０）を出力する可変周波数回路としてのレートマルチ、２７は周波数ｆｂをＫ分周する分周器としてのカウンタであり、Ｋ分周毎にＣＰＵ２１へ割込信号を出力する。
【０００４】
次に、上述した図４の無停電電源装置の動作について述べる。交流入力電源２の正常時は、整流器１１が蓄電池１２を充電しつつ、インバータ１３へ直流電力を供給し、インバータ１３は開閉器１４を介して負荷４へ交流電力を供給する。交流入力電源２が停電した場合は、整流器１１は停止し、インバータ１３は蓄電池１２の直流電力を交流に変換し開閉器１４を介して負荷４へ供給する。開閉器１５は通常オフ状態にあり、開閉器１４はオン状態にあるが、負荷４が過負荷状態になりインバータ１３の給電能力を超えた場合、或いはインバータ１３が故障した場合には、開閉器１４をオフし、開閉器１５をオンして、バイパス回路用交流電源１から負荷４へ給電する。
【０００５】
このとき、バイパス回路用交流電源１とインバータ１３の出力電圧の位相を同位相にしておくことにより、負荷４へ位相急変を与えることなく、安定してインバータ給電からバイパス給電へ切り換えることができる。また、過負荷状態の解除後、あるいはインバータ故障の復旧後に、バイパス給電からインバータ給電へ切り戻す場合も、バイパス回路用交流電源１とインバータ１３の出力電圧の位相を同位相にしておくことにより、負荷４への位相急変を無くすことができる。
【０００６】
同期制御装置１７では、インバータ１３の出力電圧Ｖｉｎｖを電圧センサ１６により検出し、アナログ／ディジタル変換回路２３にてディジタル信号に変換した後、インバータ１３の出力電圧Ｖｉｎｖが出力電圧指令値と一致するようにＣＰＵ２１、メモリ２２を用いて制御演算が行われ、ＰＷＭ回路２４に電圧指令値が書き込まれる。ＰＷＭ回路２４では、三角波等のキャリア信号と電圧指令を比較することにより、インバータ１３のスイッチング指令を出力する。ここで、インバータ１３の出力電圧Ｖｉｎｖとバイパス回路用交流電源１を同位相にするには、まず、バイパス回路用交流電源１と同位相の位相情報を持つ必要がある。
【０００７】
図４では、発振器２５、レートマルチ２６、カウンタ２７、演算処理を行うＣＰＵ２１により、ディジタル同期制御装置を構成している。図５に同期制御装置１７でのタイミング例を示す。例えば、レートマルチ２６に１／２分周の指令が与えられた場合（Ｎ／Ｎ０＝１／２）、その出力周波数ｆｂは、図５に示すように、発振器２５の出力周波数ｆａの１／２の周波数になる。カウンタ２７がアップダウンカウンタである場合には、レートマルチ２６の出力周波数ｆｂを分周して三角波状にカウント値が変化する。カウンタ２７は、この三角波の山，谷にて出力パルスｆｃを発生させ、ＣＰＵ２１への割込信号とし、この割込信号毎にインバータ１３の出力電圧をサンプリング制御する。割込が例えば、１サイクル当たり２００回の場合、割込毎に位相情報を２π／２００だけ進め、この位相情報より電圧指令値を作成する。従って、この位相情報とバイパス回路用交流電源との位相差を求めこれを零に制御する。
【０００８】
図６にＣＰＵ２１で実行するプログラム・フローチャートを示す。このプログラムは、インバータ１３の電圧制御と同じく、分周器により設定される分周比毎（割込毎）に起動される。以下に各処理の説明を行う。先ず、ＳＴＥＰ１０で、バイパス回路用３相交流電源１の各相電圧ＶＢｕ，ＶＢｖ，ＶＢｗをアナログ／ディジタル変換回路２３にてディジタル信号に変換する。ＳＴＥＰ２０で、メモリ２２に記憶しておいた、位相カウンタをインクリメントする。例えば、１サイクル当たり２００回の割込を行う場合は、位相カウンタを０から１９９までのモジュロ・カウンタとする。
【０００９】
ＳＴＥＰ３０で、正弦波のデータテーブルより、位相カウンタの値を用いて次のｓｉｎ、ｃｏｓを読み込む。
【００１０】
ｓｉｎＵ＝ｓｉｎ（２πＣ／Ｃ０）           ・・・（１）
ｓｉｎＶ＝ｓｉｎ（２πＣ／Ｃ０−２π／３） ・・・（２）
ｓｉｎＷ＝ｓｉｎ（２πＣ／Ｃ０＋２π／３） ・・・（３）
ｃｏｓＵ＝ｃｏｓ（２πＣ／Ｃ０）           ・・・（４）
ｃｏｓＶ＝ｃｏｓ（２πＣ／Ｃ０−２π／３） ・・・（５）
ｃｏｓＷ＝ｃｏｓ（２πＣ／Ｃ０＋２π／３） ・・・（６）
但し、Ｃはプログラム内での位相カウンタ値、Ｃ０は１サイクル当たりの割込数である。
【００１１】
次いで、ＳＴＥＰ４０で、検出したバイパス各相電圧ＶＢｕ，ＶＢｖ，ＶＢｗと前記（１）〜（６）式で得られたｓｉｎＵ，ｓｉｎＶ，ｓｉｎＷ，ｃｏｓＵ，ｃｏｓＶ，ｃｏｓＷより、プログラムの位相カウンタ上でのバイパス交流入力電圧ｄ軸成分、ｑ軸成分を求める。
【００１２】
図７はバイパス交流入力電圧をｄｑ軸上でベクトル表示したものである。バイパス交流入力電圧とプログラムの位相カウンタとの位相差は、バイパス交流入力電圧ベクトルとｄ軸との位相差に等しいことが分かる。ＳＴＥＰ５０で、バイパス交流入力電圧ベクトルとプログラムの位相カウンタ（ｄ軸）との位相差ｄθを演算する。ＳＴＥＰ６０で、次式により位相差ｄθにＰＩ演算を行う。
ＯＵＴ＝Ｋｐ（１＋Ｋｉ／Ｓ）×ｄθ
ここで、Ｋｐは比例ゲイン、Ｋｉは積分ゲイン、Ｓはラプラス演算子である。
【００１３】
位相差ｄθがバイパス交流入力電圧進みの場合は、ＰＩ演算結果ＯＵＴが正の方向へ、位相差ｄθがバイパス交流入力電圧遅れの場合は、ＰＩ演算結果ＯＵＴが負の方向へ、調整される。ＳＴＥＰ７０で、ＰＩ演算結果ＯＵＴをレートマルチ２６へ出力する。図８にレートマルチ２６の特性例を示す。レートマルチ２６への入力ｎを横軸とし、ｎが正の場合は出力周波数ｆｂが増加し、ｎが負の場合は出力周波数ｆｂが減少する。また、レートマルチ２６への出力を零とした場合の出力周波数Ｆ０（自走周波数）は、バイパス交流入力電圧の定格周波数に相当する周波数とする。
【００１４】
これより、位相差がバイパス交流入力電圧進みの場合は、レートマルチ２６の入力が正方向へ調整され、その結果ｆｂが増加し、割込周期が短くなり、プログラムの位相カウンタが速くカウントアップされるようになり、定常的にはプログラムの位相カウンタとバイパス入力電圧の位相が一致する。
【００１５】
このように、可変周波数回路の出力周波数の逓倍のタイミングにて割込プログラムを起動し、プログラム内の位相カウンタとバイパス交流入力電圧との位相差をソフトウェアにて演算により求め、この位相差よりレートマルチ２６への出力を演算し、割込周期を可変にしている。
【００１６】
【特許文献１】特開平１１−８９２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、任意の時刻でΔθを検出した際、位相差としてΔθ１進み(Δθ１>０)とみるか、Δθ２遅れ(Δθ２＜０)とみるか判断できない。例えば、内部基準の周波数がｆｏ、ＶＢの周波数がｆｖｂ（ｆｏ≠ｆｖｏ）の場合、図９において、ＶＢのベクトル軌跡は周波数の差ｆｏ−ｆｖｂに応じて右回転（遅れ）か左回転（進み）しているように動く。
図９に示すベクトルが得られた場合に、ＶＢが進みの方向で回転していた場合は内部基準周波数を上げるようΔθを検出し、ＶＢが遅れの方向で回転していた場合は内部基準周波数を下げるようにΔθを検出した方が安定した同期性能が得られる。
【００１８】
このため、従来の技術では、ＶＢがどちらの方向で回転しているかを、ＶＢが象限I→IV、IV→Iを跨いだときに判断するようにし、フラグ、前回処理時の象限、今回処理時の象限により、Δθを判断する処理ＳＴＥＰ５３（図６）を設けていた。
【００１９】
図１０に従来技術の入力−出力特性を示す。例えば、象限Iの状態で、ＰＬＬ（ phase-locked loop ）開始し、フラグ設定を遅れとした場合、実際の位相差はΔθであるにも関わらず、位相差として−ＬＩＭＩＴ値を出力するため、内部基準周波数は下げる方向に制御される。ＶＢのベクトルとしては、象限I→II→III→IVと遷移し、象限IV→Iとなったときに、フラグが進みにセットされた時点で位相差としてΔθが出力され、安定した同期制御となる。従来の方法は上記のように構成されているため、ＰＬＬ開始時にフラグの設定を誤った場合、象限I→IV、IV→Iを跨がないと正しい位相差を検出できず、ＶＢのベクトルを最悪ケースで３６０°回転させる必要があり、同期状態になるのに余計に時間がかかるといった問題があった。
【００２０】
この発明は、上記のような問題点を解消するためになされたもので、同期時間を短くでき、速やかにインバータのような交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させることができる同期制御方法又は同期制御装置を得ることを目的とする。
【課題を解決するための手段】
【００２１】
この発明に係わる同期制御方法又は同期制御装置は、発振器と、プロセッサと、前記発振器の発振周波数を前記プロセッサからの指令により可変にできる可変周波数回路と、前記可変周波数回路の出力周波数を分周する分周器と、三相交流電源の電圧を検出する電圧検出器と、前記分周器の持つ位相情報により交流出力電力を発生する交流出力電力変換装置とを備え、前記交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させる同期制御方法又は同期制御装置であって、前記分周器により設定された分周比毎に前記プロセッサ上で、前記電圧検出器から出力さされる前記他の交流電源の三相交流信号を前記プロセッサに取り込み、その三相交流信号を回転座標上のベクトルに変換し、前記ベクトルと前記回転座標の基準軸との位相差を、前記可変周波数回路の出力周波数の逓倍のタイミングにて演算により求め、求めた前記位相差信号を前記プロセッサより前記可変周波数回路へ出力し、前記可変周波数回路の出力周波数を分周した分周器出力を可変することにより、前記三相交流信号と分周器出力とを同期させ、前記交流出力電力変換装置の出力電圧位相を前記他の交流電源の電圧位相に同期させる同期制御方法又は同期制御装置において、前記ベクトルと前記回転座標の基準軸との位相差について、回転座標の基準位置を、前記プロセッサの前回プログラム実行時のベクトルの前記回転座標上での位置に対して、現在のベクトルの前記回転座標上での位置が遅れる方向又は進む方向に超えた時に、その位相差を遅れ又は進みと判定する場合に、前記回転座標の基準位置を前記回転座標上に複数箇所設定するようにしたものである。
【発明の効果】
【００２２】
この発明の同期制御方法又は同期制御装置によれば、同期時間を短くでき、速やかにインバータのような交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させることができる同期制御方法又は同期制御装置を得ることができる。
【発明を実施するための最良の形態】
【００２３】
実施の形態１．
実施の形態１では、背景技術で説明した図４〜図８の構成と作用は同様であるので、その説明を援用し、異なる部分であるＶＢベクトルの象限判定を主に説明する。図１はこの発明の実施の形態１の処理手順を示すプロセッサのプログラムのフローチャートである。図２は実施の形態１の象限分割を示す図で、全象限領域を８分割し、Δθを±πで制限した場合である。図３は図１のフローチャートで示す各条件を示す図である。
【００２４】
バイパス交流入力電圧をｄｑ軸上でベクトル表示した図９において、バイパス交流入力電圧ベクトルがII象限にある場合、位相差を「ｄθ１進み」と求めていたが、これは「バイパス交流入力の周波数」と「現在のプログラム内の位相カウンタの動作周波数」が等しい場合には正しいが、これらの周波数が異なる場合には、「ｄθ１進み」か「ｄθ２遅れ」であるかが正しく分からない。進み／遅れを誤検出した場合、フィードバック制御系が位相差を拡大するよう動作してしまうため、同期制御が行えなくなる。
【００２５】
そこで、実施の形態１では、過去のＶＢベクトルの挙動から、バイパス交流入力の周波数が変動しても、位相差の進み／遅れを速やかに正しく判断するために、ＳＴＥＰ５３にて実施している。図１は図６のＳＴＥＰ５３の処理を詳細に示したプログラム・フローチャートであり、以下に各処理の説明を行う。
【００２６】
ＳＴＥＰ５３−１で、ＶＢベクトルの象限[（１）〜（８）]を判断する。ＳＴＥＰ５３−２で、メモリ２２に記憶している「位相差フラグ」が「進み」か「遅れ」かにより処理フローを分ける。
【００２７】
「位相差フラグ＝進み」の場合、ＳＴＥＰ５３−３で、今回（現在）ＶＢベクトルＶＢａｒｅａと前回ＶＢベクトルＶＢａｒｅａＯＬＤを比較して、図３の条件１のいずれかの場合には（ＶＢベクトルが右回りに回転）、ＶＢベクトルが遅れと判断し、ＳＴＥＰ５３ー４で「位相差フラグ」を「遅れ」とする。位相差ｄθはＳＴＥＰ５０に求めたものをそのまま使用する。
【００２８】
ＳＴＥＰ５３−３の条件を満足しない場合には、ＳＴＥＰ５３−５で、今回ＶＢベクトルＶＢａｒｅａが図３の条件２を満足する場合には、位相差ｄθはＳＴＥＰ５０に求めたものをそのまま使用する。他の場合は、ＳＴＥＰ５３−６で、位相差ｄθをリミッタ上限値＋ＬＩＭＴ（例：π／２進み）として扱う。
【００２９】
「位相差フラグ＝遅れ」の場合ＳＴＥＰ５３−７で、今回（現在）ＶＢベクトルＶＢａｒｅａと前回ＶＢベクトルＶＢａｒｅａＯＬＤを比較して、図３の条件３のいずれかの場合には（ＶＢベクトルが左回りに回転）、ＶＢベクトルが進みと判断し、ＳＴＥＰ５３ー８で「位相差フラグ」を「進み」とする。位相差ｄθはＳＴＥＰ５０に求めたものをそのまま使用する。
【００３０】
ＳＴＥＰ５３−７の条件を満足しない場合には、ＳＴＥＰ５３−９で、今回ＶＢベクトルＶＢａｒｅａが図３の条件４を満足する場合には、位相差ｄθはＳＴＥＰ５０に求めたものをそのまま使用する。他の場合は、ＳＴＥＰ５３−１０で、位相差ｄθをリミッタ下限値―ＬＩＭＴ（例：π／２遅れ）として扱う。
【００３１】
ＳＴＥＰ５３−１１で、今回のＶＢベクトル象限[（１）〜（８）]を記憶しておき、次回割込処理にて「前回のＶＢベクトル象限」として使用する。
【００３２】
このように、例えば、ＶＢベクトルが象限（１）の状態でＰＬＬ制御を開始し、誤って位相フラグを遅れと設定された場合、従来の技術と同じように位相差として-LIMITを出力し、内部基準の周波数を下げる方向に制御を行うと、ＶＢベクトルは象限（１）→（２）に遷移するが、条件３により、フラグが進みに設定され、位相差としてΔθを出力する。この時点でフラグの設定誤りを訂正することが可能であり、従来技術のようにＶＢベクトルを３６０°回転させることなく、正常なフラグ設定が可能となり、同期状態になる時間を短縮できる。
【００３３】
そのため、ベクトルと回転座標の基準軸との位相差について、回転座標の基準位置（隣接象限間の境界）を、プロセッサの前回プログラム実行時のベクトルの回転座標上での位置に対して、現在（今回）のベクトルの回転座標上での位置が遅れる方向又は進む方向に超えた時に、その位相差を遅れ又は進みと判定する場合に、前記回転座標の基準位置を回転座標上に複数箇所設定することにより、正常なフラグ設定が可能となり、同期状態になる時間を短縮できる。そのため、速やかにインバータのような交流出力電力変換装置の出力電圧位相を他の交流電源の電圧位相に同期させることができる同期制御方法又は同期制御装置を得ることができる。
【００３４】
なお、この実施の形態１においても、Ｃ言語ではｃａｓｅ文で処理することは可能である。
また、上記象限は上述のように複数設定することが可能であるが、位相差θとＰＩ制御器のゲインにより決まる割り込み周波数ｆｃの最大値と１回の処理時間当りの位相差の制御量Δθ以内になるように設定する。これにより、設定した象限を超えてＶＢベクトルが遷移することはなく（例えば象限（１）から象限（３）に移行する。）、フラグ設定の切換えが安定するので、結果として安定した同期制御が実現できる。
【００３５】
このように、回転座標上に複数箇所設定される回転座標の基準位置の間隔は、分周器により設定された分周比と、ベクトルと回転座標の基準軸との位相差の増幅ゲインから決まる位相差より大きく設定されることにより、結果として安定した同期制御が実現できる。
【図面の簡単な説明】
【００３６】
【図１】この発明の実施の形態１の処理手順を示すプロセッサのプログラムのフローチャートである。
【図２】実施の形態１の象限分割を示す図である。
【図３】図１のフローチャートで示す各条件を示す図である。
【図４】同期制御装置を示すブロック図である。
【図５】同期制御装置でのタイミング例を示す図である。
【図６】ＣＰＵで実行するプログラム・フローチャートを示す図である。
【図７】バイパス交流入力電圧をｄｑ軸上でベクトル表示した図である。
【図８】レートマルチの特性例を示す図である。
【図９】位相差補正を説明するベクトル図である。
【図１０】入力−出力特性を示す図である。
【符号の説明】
【００３７】
１  バイパス回路用交流電源              ２  交流入力電源
３  無停電電源装置                      ４  負荷
１１  整流器                            １２  蓄電池
１３  インバータ                        １４，１５  開閉器
１６  電圧センサ                        １７  同期制御装置
２１  ＣＰＵ（マイクロプロセッサ）      ２２  メモリ
２３  アナログ／ディジタル変換回路      ２４  パルス幅変調（ＰＷＭ）回路
２５  発振器                            ２６  可変周波数回路（レートマルチ）
２７  分周器（カウンタ）
【図１】
0004776419.tif 000002
【図２】
0004776419.tif 000003
【図３】
0004776419.tif 000004
【図４】
0004776419.tif 000005
【図５】
0004776419.tif 000006
【図６】
0004776419.tif 000007
【図７】
0004776419.tif 000008
【図８】
0004776419.tif 000009
【図９】
0004776419.tif 000010
【図１０】
0004776419.tif 000011