(57)【特許請求の範囲】
【請求項１】
帯電粒子のビームを発生させる帯電粒子源と、
複数のブランク開口部を有するマルチアパーチャ・プレートであって、それぞれのブランク開口部が、第１の状態と第２の状態との間で、ブランク信号によって制御可能な偏向電極を含み、前記第１の状態において、前記ブランク開口部を通って放射する前記帯電粒子のビームの粒子が、所定の経路に沿って進み、前記第２の状態において、前記ブランク開口部を通って放射する前記帯電粒子のビームの粒子が、前記所定の経路を外れて偏向される、マルチアパーチャ・プレートとを備えた帯電粒子ビーム露光装置であって、
前記ブランク開口部の複数のグループは、それぞれのグループが複数のブランク開口部を有するように形成され、それぞれのグループの前記ブランク開口部の対は、電気遅延素子によって互いに電気的に接続され、共通のグループ・ブランク信号によって制御されることを特徴とする帯電粒子ビーム露光装置。
【請求項２】
異なる数のブランク開口部を有する少なくとも２つのグループのブランク開口部が形成されている請求項１に記載の帯電粒子ビーム露光装置。
【請求項３】
前記少なくとも２つのグループのそれぞれのブランク開口部の数が、２の累乗に共通の整数を乗じた数に対応している請求項２に記載の帯電粒子ビーム露光装置。
【請求項４】
一つのグループを除いて全グループのブランク開口部の数が、２の累乗に共通の整数を乗じた数に対応している請求項２に記載の帯電粒子ビーム露光装置。
【請求項５】
それぞれのグループの前記ブランク開口部が、互いに直接的に近接配置されている請求項１〜４のいずれかに記載の帯電粒子ビーム露光装置。
【請求項６】
前記電気遅延素子が、ブランク開口部の前記偏向電極を制御するための前記ブランク信号を生成するように構成されている請求項１に記載の帯電粒子ビーム露光装置。
【請求項７】
前記ブランク開口部を通って放射し、かつ、前記所定の経路を外れて偏向される前記帯電粒子のビームの粒子が入射するように配置された吸収面をさら備えた請求項１〜６のいずれかに記載の帯電粒子ビーム露光装置。
【請求項８】
ウェハを取り付けるためのウェハ・ステージと、前記ブランク開口部を通って放射し、前記ウェハ・ステージに取り付けられたウェハ上の所定の経路に沿って進む前記帯電粒子のビームの粒子を方向づけるように構成される帯電粒子光学系とをさらに備えた請求項１〜７のいずれかに記載の帯電粒子ビーム露光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は粒子ビーム露光装置で使用する多重ビームパターン規定デバイスの改善に関する。
【背景技術】
【０００２】
より詳しくは、本発明は粒子ビーム露光装置で使用するためのパターン規定デバイスに関し、このデバイスが帯電粒子で照射されるとともに、それを透過するビームレットの形状で同じであり、かつこの形状を規定する複数のアパーチャのみを通過するように適用されており、アパーチャがこのアパーチャの複数の折れ線で構成されたパターン規定フィールド内に配備され、アパーチャがそのアパーチャの幅の第一整数倍だけ前記線内で隔置されるとともに前記整数倍の幅の端数だけ近接線間でオフセットしており、前記アパーチャがブランク開口部の線内に配備された対応ブランク開口部に関連しており、各ブランク開口部が二つの偏向状態、すなわち、開口部を通って照射された粒子が所望のパスに沿って進行することが許容される状態であると見なされたときの第一状態（スイッチオン）と偏向手段が開口部を通って照射された粒子を前記パスから偏向させたときの第二状態（スイッチオフ）との間でブランク信号によって制御可能である偏向手段を備えている。
【特許文献１】米国特許第５，３６９，２８２号
【特許文献２】米国特許第５，３５９，２０２号
【特許文献３】米国特許第５，２６０，５７９号
【特許文献４】米国公開特許第二００３−０１５５５３４−Ａ１（＝ＧＢ２３８９４５４Ａ）
【特許文献５】米国特許第４，９６７，０８８号
【特許文献６】米国特許第４，９８５，６３４（＝ＥＰ０  ３４４  ６４６）
【特許文献７】オーストラリア特許願Ａ  １７１１／２００３
【非特許文献１】ミクロ電子工学９，１９８９，ｐｐ１９９−２０３  （Ｂ．Ｌｉｓｃｈｋｅ他）
【非特許文献２】Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ，１５（６），１９９７，ｐｐ．２３８２−２３８６（Ｌ．Ｌ．Ｂｅｒｒｙ他）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
換言すれば、粒子ビームは照明システムによって発生され、またそれぞれのアパーチャをビーム粒子の通過を許容（「スイッチオン」）または効果的に非作動（「スイッチオフ」）するように制御可能である一連のアパーチャを有するパターン規定（ＰＤ）手段を照明する。アパーチャ・アレイを透過する（より正確には、アレイのスイッチオンされたアパーチャを通る）ビームは、アパーチャの空間配置によって表わされたようなパターン化情報を保有するパターン化粒子ビームを形成する。このパターン化ビームが、次に粒子―光学投射システムによって、アパーチャの画像が形成された基板上に投射される。
【０００４】
このような露光装置の一つの重要な適用は、ナノ−スケール・パターン処理の分野であり、直接イオン・ビーム材料修正またはイオン・ビーム誘起エッチングおよび（または）蒸着による、ナノ−スケール・デバイス、特に１００ｎｍ以下の機構サイズを有するデバイスの製造または機能化のために使用される。このような露光装置の他の重要な適用は、リトグラフ装置として半導体技術に使用される粒子ビーム・リトグラフの分野で使用される。シリコン・ウェハ上に規定されるべき回路層のような基板面上に所望のパターンを規定するために、ウェハは放射線感受性フォトレジストの層で覆われる。次に、所望の構造はリトグラフ装置によってフォトレジスト層上に作像される。こうしてパターン化されたフォトレジスト層は、前の露光ステップによって規定されたパターンに基づいて部分的に除去され、ここでエッチングのようなさらなる構造処理のためにマスクとして使用される。この工程を反復することによって、集積回路のような複雑な微細構造を形成することができる。
【０００５】
帯電粒子ビーム照射による直接パターン転写のためにアドレス可能なアパーチャ・プレートが、十年以上も前から研究されている。一つの初期の検討がミクロ電子工学９，１９８９，ｐｐ１９９−２０３でＢ．Ｌｉｓｃｈｋｅ他によってなされている。後で１９９７年にＬ．Ｌ．Ｂｅｒｒｙ他がＪ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ，１５（６），１９９７，ｐｐ．２３８２−２３８６でブランク・アパーチャ・アレイおよびイオン照射システムに基づいた書き取り計画を提示した。
【０００６】
アライ他が、米国特許第５，３６９，２８２号でＰＤ手段の役割を発揮するいわゆるブランク・アパーチャ・アレイ（ＢＡＡ）を使用する電子ビーム露光システムを開示している。このＢＡＡは複数のアパーチャ列を備えていて、アパーチャの画像がアパーチャ列に対して垂直をなす方向に制御された連続運動で基板の表面上を走査される。これらの列は互いに組み合わせる方法で整列され、アパーチャが走査方向に沿って見たときに折れ線を形成する。従って、折れ線が基板に相対して移動されたときに線同士間に空隙を残さずに基板表面上で連続する線を掃引し、これによって基板上に露呈されるべき総面積を覆う。米国特許第５，３６９，２８２号において、二列目ごとのアパーチャが整列し、また列内で近接するアパーチャ間のピッチが概してアパーチャの幅の２倍であり、列の整列が任意数ｎに基づいて可能であり、これによってピッチがアパーチャの幅のｎ倍となる。ヤスダ他は米国特許第５，３５９，２０２号および同第５，２６０，５７９号は基板をパターンで露光するために同様のＢＡＡを使用しているが、制御線をブランク・アパーチャの各々に供給する必要性が内部構造を非常に複雑にするとともに、クロストークおよび伝送時間遅延のような望まない妨害作用をもたらす傾向にある。
【０００７】
Ｌ．Ｌ．Ｂｅｒｒｙ他がＪ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ，１５，１９９７，ｐｐ．２３８２−２３８６の記事で、ＰＤデバイスを開示しており、このデバイスが５μｍのサイド長さと、列および折れ線のｎ＝４のアライメントを有する３０００×３０００アパーチャのアレイを伴う「プログラム可能アパーチャ・アレイ」からなる。このアパーチャ・アレイは付加的な論理回路を含んでおり、これによって電子マスク走査システムが形成され、そのパターン情報がシフト・レジスタによって列内で一つのアパーチャから次のアパーチャに送られる。この記事はＢＡＡのアパーチャを基板上に作像するために２００×縮小イオン光学系を使用することを提案している。
【０００８】
Ｂｅｒｒｙの概念から出発して、Ｅ．Ｐｌａｔｚｇｕｍｍｅｒ他が米国公開特許第二００３−０１５５５３４−Ａ１（＝ＧＢ２３８９４５４Ａ）で、ＰＭＬ２（「投射マスクレス・リトグラフ＃２」の略語）と呼ばれる多重直接書き取り概念を提示しており、一つが他方の頂部上に積層された複数のプレートからなり、その中でアパーチャ・アレイ手段（アパーチャ・プレート）とブランク手段（ブランキング・プレート）を含むＰＤデバイスを使用している。これらの分離プレートが、例えばケース内に規定距離で互いに取り付けられている。アパーチャ・アレイ手段は前記アパーチャを透過するビームレットの形状を規定する同一形状の複数のアパーチャを有している。アパーチャはアパーチャの複数の折れ線からなるＰＤフィールド内に配備され、アパーチャはこのアパーチャの幅の第一整数倍だけ前記線内で隔置されるとともに、前記整数倍の幅の端数だけ近接線同士間でオフセットしている。ブランク手段がアパーチャ・アレイ手段のアパーチャに対応する配列で配列された複数のブランク開口部を有している。特にブランク開口部の対応する折れ線を有している。ＰＤデバイスのアーキテクチャと動作に関して米国公開特許第二００３−０１５５５３４−Ａ１の教示および特にそのプランク・プレートのアーキテクチャは、ここでは本明細書の一部として含める。
【０００９】
ＰＭＬ２の概念に基づいて、基板は各ダイ・フィールド上方の直線経路に沿って連続して移動され、走査方向と直交するビームの付加的走査は必要ではない（ただし、走査段階の横方向走行移動誤差を補正する場合は別である）。さらに、グレイ・スケールが線内に配置されたアパーチャの続く露光によって発生させることができるので、シフト・レジスタ・アプローチが効果的に適用され、基板のみを移動させる間にグレースケール・パターン（規定のビットサイズ、例えば５以上のビット）を生成することができる。ＰＭＬ２の概念はアパーチャ同士間またはその近傍にアパーチャの隣に配置されたアパーチャ・プレート上に複数のメモリを使用することを包含している。従来技術に対するＰＭＬ２の主たる異なる特徴は、ブランク・プレート上のシフトレジスタ電子回路の配置を意図してアパーチャ・プレート上に一群をなす規則的なアパーチャ間に列オフセットが設けられていることである。
【００１０】
アドレス可能マスクを実行する要点は、いわゆるミクロ電子およびミクロ機械（ＭＥＭＳ）技術であり、ビーム・スイッチングおよびデータ管理の制御を必要とする電子技術と一体して１００万までの複数のアパーチャの単一製造を可能にすることである。工業用ＭＥＭＳデバイスの最小構造サイズが、リトグラフにおける一般的限界寸法（例えば、アパーチャおよびマイクローデフレクタのサイズ）よりも約１００から２００倍の大きさであるから、強力なフィールド高解像度光学投射システムが例えばマスクレス・リトグラフのようなフィールド高速書き取りの適用例における改善されたＭＥＭＳ製造の開発のために必須である。
【００１１】
ＰＬＭ２に特有の多重ビーム・アプローチの主たる利点は、単一ビーム書き取りと比較して書き取り速度が大きく高揚されることである。これは帯電粒子ビームが複数のサブビームからなり、スイッチ可能ブランカー・デバイスを含むアパーチャ・プレートによって動的に構成されているという事実による。改善された生産性（アライ他およびヤスダ他のような他の従来技術に対して）主として次の特徴が揚げられる。
【００１２】
＋基板に対して平行に向けられた可能な複数のサブビームとエリア当りのアパーチャ密度が相当増大し、粒子源に対する必要条件が緩和されることになる。
【００１３】
＋単一ビーム・ブランクが連続データ流れと簡略化データ・ライン・アーキテクチャによって達成され、ただ一つのアパーチャ列（＝ライン数×一つのアパーチャ）がクロック・サイクル当りＰＤフィールドに供給され、信号がシフト・レジスタによってＰＤフィールドに送られる。
【００１４】
＋ビームの流れが広範ビームを使用する結果として大きい断面に渡って分布されるので、空間電荷の影響が低減される。
【００１５】
＋重複の高い度合いが僅かな露光（ライン内のアパーチャ）を複数使用して所望の露光光量を積み重ねて、単一パス走査中のグレースケール発生を可能にする。
【００１６】
しかし、他の従来技術と同じようにしてＰＬＭ２レイアウトによれば、次の主たる問題が挙げられる。
【００１７】
−従来技術、特にアライ他およびＢｅｒｒｙ他のＢＡＡによる利用可能な物理的アドレス・グリッドを使用して、リトグラフ必要条件（４５ｎｍノードに対して１ｎｍアドレス・グリッド）を満たすためにＰＤフィールドのサイズが大きいフィールド投射システムで制限されているので、不十分な数のグレイスケールのみが単一パス露光で達成される。結果は物理的アドレス・グリッドに関して処理寛容度が低く、ライン・エッジ粗さに対して許容できない値となり、また不十分なパターン配置精度であり、あるいは多重パス計画の場合においては処理量が低減し、望ましくないアライメント誤差を生じる。
【００１８】
−大きいパターン・フィールドの歪のない画像の必要性があり、結果として（高い重複性を利用するために）走査処理中にオーバーレイ内に複数のアパーチャを設けることが必要となる。
【００１９】
−避けられない電流依存（＝パターン依存）画像歪を処理し、使用可能な電流を焦点ずれさせ、制限し、パターンの均一化を要求することが、時間のかかるデータ事前処理を包含している。
【課題を解決するための手段】
【００２０】
以上の点を鑑みて、本発明の目的は従来技術の欠点を克服する方法を見出すとともに、マスクレス・リトグラフのようなアプリケーションのためのアドレス可能マスクまたはナノスケール・ビーム・パターン・アプリケーションの使用を許容することである。主たる目的はＰＤデバイスのブランク・プレートに必要とされる回路を簡略化するとともに、複数のアパーチャの存在を許容し、また一群のアパーチャのより融通性のある制御を許容することである。さらに、グレイ・スケールに基づいて、すなわち、最小（「黒」）と最大（「白」）の露光線量間に内挿される露光レベルにおけるターゲットで画素の露光を許容する。さらに、本発明は微細なアドレス・グリッドを実行するとともに、従来技術と比較してアパーチャの数が変わらないかまたは少ないにもかかわらず線エッジ粗さを低減する。
【００２１】
この問題はブランク開口部の線に対して最初の部分で説明したようなＰＤデバイスによって解決され、ブランク開口部の線はいくつかのグループに仕切られ、各グループのブランク開口部の偏向手段が共通のグループ・ブランク信号に供給され、線の各グループのグループ・ブランク信号がブランク手段に供給されるとともに同じ線にある他のグループのグループ・ブランク信号とは独立したそれぞれのブランク開口部に接続されている。
【００２２】
基本ＰＭＬ２に対する本発明の明瞭な改良点は、グレイ・スケールの改善された書込み計画であり、これらがスイッチオンされるかオフされるかに関して一群のアパーチャの確立に関係し、これがブランク・プレートへ供給される制御信号のビットによって直接制御される。従って、複数のアパーチャをグループ（少なくとも二つ）に分けすることにより、ＰＤデバイス内に設けられるべき供給線の制御信号の総数、結果的にＰＤデバイス内に提供されるべき供給線を非常に低いレベルに保つことができる。グループ内の開口部は同じ制御信号によって、すなわち、それぞれのグループ・ブランク信号によって制御され、この信号はＢｅｒｒｙ他、すなわち、米国公開特許第二００３−０１５５５３４−Ａ１に開示された中間記憶手段の基本レイアウトで提案されたシフトレジスタのような時間遅延手段によってグループの一つの開口部から次の開口部に好便に伝播される。
【００２３】
従って、本発明は改善されたデータ・パスとデータ作成を組み合わせたグレイ・スケールの明確に改善された書き取り計画を提供し、ＰＤデバイスの物理的な実行、性能およびリスクに関する顕著な利点となる。主たる利点は、メモリのための高集積回路およびグレイ・シェードを実行するためのブランク開口部内部または開口部間のエリア内のデータ管理の必要性を無しで済ます。次に説明するように、このアプローチはメモリおよび発熱問題に対する空間必要条件のような大きい技術的課題少なくし、これと同時に空隙率（すなわち、生産性）および冗長性の増加度が示される。本発明の別の重要な利点は、個々の制御信号を伴う「補間画素」の付加的なグループの使用が可能で、微細な物理的アドレス・グリッド、以下「インターロッキング・グリッド」という、を実現し、ここでＰＤデバイス上のアパーチャの総数、従ってＰＤフィールドの必要サイズを縮小することができる。小さいＰＤフィールドを有する小さい照明ビーム直径を実現する可能性は、帯電粒子光学カラムの外径に関して制限があれば、非常に重要である。概して、リトグラフのためだけではなくナノスケール・ビーム・パターンに対してＰＭＬ２の概念を適用する可能性はより小さい直径と複雑さが低減された光学系に対して適用可能なＰＭＬ２走査ストライプ・アプローチを実行することによって範囲を拡大することができる。
【００２４】
さらに、本発明はＰＤデバイスの限界寸法を同時にダウンスケールせずに、例えば４５ｎｍから３２ｎｍ線と空間解像度のリトグラフ・ノードのダウンスケールを可能にする。従って、本発明は最新のＭＥＭＳ技術の構造寸法制限を迂回する助けをする。総括的に、本発明は例えば歪がなく、またいくつかのカラムを並列に使用することによって生産性を改善するような光学系性能の必要条件を緩和する目的で光学ビームの直径とＰＭＬ２内の必要とされるＰＤデバイスを相当縮小することを可能にする。
【００２５】
本発明の好ましい実施例において、グループはそれぞれのグループ内のブランク開口部数に関して少なくとも二つの異なるサイズを有している。より詳しく説明すると、簡単な方法で規則的なグレイ・スケール（等距離グレイ値）を実現するために、グループ内のブランク開口部の数は一様のベース数を掛けた２の乗数に対応する。変形例において、一つのグループを除いて他の全てのグループは一様のベース数を掛けた２の乗数に対応する。従って、別の数の開口部を有する一つのグループは、パターン規定フィールド上の残りの場所またはしばしば使用されるグレイ・スケール値等で規定される。好ましくは、線内の全グループの数は１６よりも少なく、またブランク開口部のそれぞれの数に関する最大グループのサイズは最小グループのサイズの少なくとも四倍である。
【００２６】
グレイ値のデータ処理を一連のブランク・グループ信号に簡略化するために、ブランク開口部をグループに仕切ることが全線に対して同じであれば有利である。概して、同じ仕切りが存在するということは、同じサイズのグループが異なる線内の対応する場所にもあることを意味せず、それぞれの線内のグループの異なるシーケンスが存在することになる。もちろん、全線の対応するグループが互いに近接配置されており、従ってストライプがＰＤフィールド上方に線の方向と直交して掛かっておれば、より簡単な構成が得られる。
【００２７】
本発明のさらなる発展において、グループのアパーチャが常に直線に沿って走行しているが、異なるグループのアパーチャが部分的に重なり合った線に沿って走行していてもよい。この構成は一見したところではパターンの処理を複雑にするように見えるが、実際には露呈されるべきパターン内の機構の細密解像度に匹敵する。従って、ＰＤフィールドはラインの方向に対して垂直に少なくとも二つのドメインに分割することができる。各ドメインはブランク開口部の複数の折れ線からなり、一つのドメインの線が線の幅の端数だけ次の線に対してオフセットしており、各ドメインの各線のアパーチャが少なくとも一つのグループを代表している。二つのドメインの場合において、第二ドメインの線は線の幅の端数だけ第一ドメインの線に対してオフセットしており、第一ドメインの各グループはそれぞれのグループ内のブランク開口部に等しい数で第二ドメインの対応するグループを有しているのが好ましい、これは両ドメインのためのグレイ・スケールの対称処理が可能だからである。
【００２８】
既述したように、ブランク信号は線に沿ったそれぞれのブランク開口部のオフセットに対応する前記信号の時間遅延を実行する時間遅延手段を介して個々のブランク開口部に適用することができる。
【００２９】
好ましくは、アパーチャの幅は線の幅に等しく、特に正方形または矩形アパーチャが使用されるときにはそうである。しかし、変形例において、ブランク開口部の選択されたグループに関連するアパーチャの幅は線の幅よりも狭い幅を有しており、残りのアパーチャは線の幅に等しい幅を有している。さらに、この手段は露呈パターンの細密解像度に対抗するのに使用することができる。
【００３０】
本発明の好ましい実施例において、グループ・グランク信号は一部が線の方向と並行に走行するサイドで、一部が線と直交して走行するサイドでＰＤフィールドに供給される。これがさらに供給サイトにおける線の密度を低減している。
【００３１】
アパーチャ構成の適切な実行において、アパーチャの形状は正方形または矩形六角形のような平面を連続カバーする二次元幾何学的ベース形状と実質的に等価である。この連続カバー構成の利点は、ウェハ上の線量分布における光学画像のぼやけの景況(空間像)、特に特定構造に対して必要とされるグレイ・スケールができる限り小さくなり、これによってＰＤデバイスの投射画像内部にある光学画像のぼやけに見られる本質的半径方向変化を許容することができる。ぼやけがスポット・サイズの範囲であれば、同様の利点が平面の連続カバーの二次元幾何学ベース形状に実質的に等価なアパーチャのエリアを選択することによって達成することができ、一方形状は連続カバーと異なり、特にエッジに丸みをもたせるか、あるいは傾斜（斜めに切り落とす）させて多角形のベース形状のエッジに修正することによって異なるようにすることもできる。全形状は拡張してもよく、必要ならば修正形状の全面積をそのままにしてアパーチャの形状の面積を元の多角形ベース形状の面積と同じにする。これは例えば完全な正方形アパーチャの代わりに、等面積を有する角に丸みの付いた正方形アパーチャを使用することができることを意味している。後者の場合、製造工程においてより高い許容度を可能にする。概して、六角形構成が達成可能な線配置精度とＰＤ手段内の限定数におけるアパーチャの線エッジ粗さ（ＰＤフィールドの制限サイズ）両方を改善して対称の最高度合いを組み合わせた面積当りの画素の最高可能密度を有する利点がある。
【００３２】
必要とするときに、特に一つまたはそれ以上の他のブランク開口部に欠陥が見つかったときに、アクセス可能な「エキストラ」開口部の容器を設けるために、付加的なブランク開口部が備えられ、操作を実行したり停止したりする。例えば、この操作の実行／停止は合焦イオン、電子またはレーザ・ビームによる照射のような構造化ステップによって実行される。従って、グループはグループ・ブランク信号を前記ブランク開口部に供給するための少なくとも一つのブランク操作からなり、開口部は構造的修正によるデバイスの表面にアクセス可能であり、かつ電気的に接続された状態と前記構造修正によって処理されるブロック状態との間でグループブランク信号に対してその透過率を変更するように適用されている要素からなる。より詳しく説明すると、この要素は電気的に良導電状態と非導電状態間で修正され、できる限り変更できないように適用された導電性部材として実行することができる。
【００３３】
好ましくは、ブランクはこれまでターゲットまたはターゲット位置にあるどのデバイスにも到達しなかったビームレットの角度の偏向のみを少し変更することによって実行される。この目的で、偏向手段がスイッチオフ状態において、粒子ビームの方向で見られるようなＰＤデバイス後方に取り付けられた露光装置の吸収面に粒子を偏向させるように適用することができる。
【００３４】
次に、添付図面を参照してより本発明を詳しく説明する。
【発明の詳細な説明】
【００３５】
パターン規定システム
次に説明する本発明の好ましい実施例は、米国公開特許第二００３−０１５５５３４−Ａ１に開示されたパターン規定（ＰＤ）システムに基づいている。次の説明において、本発明に適切である限り、ＰＤシステムの技術的背景はまず図１から５（米国公開特許第二００３−０１５５５３４−Ａ１のシステムに充当する修正例に対応）を参照して説明し、次にＰＤシステムにおける本発明の実施例を説明する。本発明は次の実施例に限定するのもではなく、本発明の可能な実行例のいくつかを提示するのみであることを理解すべきである。
【００３６】
本発明の好ましい実施例を使用するリトグラフ装置の概要を図１に示す。次の説明において、本発明を説明するのに必要として与えられた詳細のみを示しており、説明を明瞭にする目的で、要素は図１において寸法は示していない。リトグラフ装置１００の主要素は、−図１の垂直方向下方に走行している本実施例においてリトグラフ・ビームｌｂ，ｐｂの方向に対応している−照明システム１０１、ＰＤシステム１０２、投射システム１０３および基板４１を伴うターゲット・ステーション１０４である。全装置１００は高真空に保持された真空ハウジング１０５内に収容されており、装置の光軸ｃｘに沿ったビームｌｂ、ｐｂの妨げのない伝播を保証している。粒子―光学系１０１，１０３が静電気または電磁レンズを使用して実現される。
【００３７】
照明システムは、例えば電子銃１１、抽出システム１２を始めとしてコンデンサ・レンズシステム１３からなる。しかし、電子の代わりとして、一般的に他の帯電粒子が同様に使用できることに注意しなければならない。電子以外に、所望のビーム−基板の相互作用に依存する投射体の選択により例えば水素イオン、重イオン、帯電分子またはクラスターとすることもできる。
【００３８】
抽出システム１２が一般的に数ｋｅＶ、例えば１０ｋｅＶの規定エネルギーに粒子を加速する。コンデンサ・レンズ系１３によって、ソース（電子銃）１１から放出された粒子が、リトグラフ・ビームｌｂとして作用する広い実質的にテレセントリック粒子ビームに変形される。次に、リトグラフ・ビームｌｂがＰＤシステム１０２を形成するその位置を維持するのに必要とされるデバイスと一緒にＰＤデバイス２０を照射する。ＰＤデバイス２０はリトグラフ・ビームｌｂのパス内で特定位置に保持され、これによって複数のアパーチャ２１（図２参照）を照射する。アパーチャのいくつかが「スイッチオン」、ないし「開」され、アパーチャがビーム（ビームレット）の一部がこれを通過させてターゲットに到達させるという意味では入射ビームを透過させ、他のアパーチャが「スイッチオフ」、ないし「閉」され、すなわち、対応するビームレットがターゲットに到達できず、従ってこれらのアパーチャはビームにとって事実上非透過性（不透明）である。スイッチオン・アパーチャのパターンが基板上に露呈されるべきパターンに基づいて選択され、これらのアパーチャがビームｌｂに対して透過性であるＰＤデバイスの部分のみであり、これによってアパーチャから放射されるパターン化ビームｐｂに変形される（図１、デバイス２０の下方）。ＰＤデバイス２０上方の温度分布は、適切な加熱または冷却素子によって安定して維持される。熱伝導性冷却に付加して放射性冷却のための任意手段２８，２９が設けられている。
【００３９】
パターン化ビームｐｂによって表わされたパターンが、電気―磁気―光学投射システムまたは純粋な電気―光学投射システム１０３によって基板４１上に投射され、ここでスイッチオン・マスク・アパーチャ２１の画像が形成される。投射システム１０３は二つのｃ１，ｃ２により例えば２００×の縮小を実行する。基板４１は例えばフォトレジスト層で覆われたシリコン・ウェハである。このウェハ４１はターゲット・ステーション１０４のウェハ・ステージ４０によって保持され、位置付けられる。
【００４０】
装置１００はさらにアライメント・システム６０からなり、ＰＤフィールドｐｆ（図２）のサイドで基準マスク２６によってＰＤシステム内に形成された基準ビームによる粒子―光学系に関して基板上でマスク・アパーチャの画像（図３、画像フィールドｍｆ）の位置を安定化させることを許容する。アライメント・システムの原理は米国特許第４，９６７，０８８号に開示されている。例えば、画像位置および字済みの修正は多極電極３１５，３２５によって実行することができ、付加的に磁気コイル６２が基板平面内でパターンの回転を発生させるのに使用することができる。
【００４１】
図１に示した本発明の実施例において、投射システム１０３は二つの連続する電磁気―光学投射器ステージ３１，３２からなる。投射器３１，３２を実行するのに使用されるレンズをシンボル形状のみで図１に示す。粒子作像システムの技術的実現化は、例えば本出願人による米国特許第４，９８５，６３４（＝ＥＰ０  ３４４  ６４６）のような従来技術において周知である。第一投射器ステージ３１はデバイス２０のアパーチャの平面を中間平面ｅ１に作像し、次に第二投射器ステージ３２によって基板面上に作像される。両ステージ３１，３２はクロスオーバーｃ１，ｃ２を介して作像工程を縮小するのに使用される。両ステージのための縮小係数は、全縮小が数百結果、例えば２００×となるように選択される。この程度の縮小は、ＰＤデバイスにおける縮小化の問題を軽減するためにリトグラフ・セットアップに特に最適である。ストップ・プレート２０４が例えば規則的なビーム・パスから反れたビーム要素をブロックアウトするためにクロスオーバーｃ１の位置を提供する。
【００４２】
両投射器ステージにおいて、それぞれのレンズ系は色収差および幾何学収差に関してよく補償されており、さらに第一ステージ３１の残留色収差は第二ステージ３２内の電極電位の適切な微細修正によって補償することができる。
【００４３】
全体的に横方向に、すなわち、光軸ｃｘと直交する方向に沿って画像をシフトする手段として、偏向手段３１５，３２５が投射器ステージの片側または両側に設けられている。偏向手段は例えば多極電極システムとして実行することができ、図１に示すように第一ステージ偏向手段３１５をクロスオーバー近傍に配置するか、または図１に示す第二ステージ偏向手段の場合のようにそれぞれの投射器の最終レンズ後方に配置する。この装置において、多極電極が偏向手段としてステージ動作に関して画像をシフトするためと、アライメント・システムに関連して作像システムの修正のために使用される。これらの偏向手段３１５，３２５はＰＤデバイス内に存在するどの付加的偏向アレイ手段と混同することはなく、個々のビームレットを修正することを主として意図したものである（本出願人によるオーストラリア特許願Ａ  １７１１／２００３）。
【００４４】
図２はＰＤデバイス２０内の装置の構成を示す平面図である。複数の方形アパーチャ２１が設けられ、規則的なアレイ内のＰＤフィールド内に配備され、フィールド内でアパーチャ２１が近接線ｐｌに沿って配列され、各線ｐｌ内において同数のアパーチャが存在している。線ｐｌと直交する方向に沿って見たときに、アパーチャは列ｒ１，ｒ２，ｒ３のシーケンスを形成しており、図示実施例において、列ｒ１−ｒ３は近接しておらず隔置されている。アパーチャは歪対称の規則的な配列に基づいてＰＤフィールドｐｆ内に配備されており、３列目ごとのアパーチャが（ｎ＝３）で整列し、近接する列間のピッチｐｎがアパーチャの幅ｗの３倍（すなわち、ｐｎ＝ｎ×ｗ）である。図２の構成において、近接する列間のオフセットｐｍはアパーチャの幅の四倍（すなわち、ｍ＝４としたときｐｍ＝ｍ×ｗ）である。また、線ｐｌ内で、アパーチャのオフセットはｎ・ｐｍ＝１２である。従って、フィールドｐｆの面積のほんの１／（ｎ×ｍ）＝１／１２のみを覆っており、同時にｎ×ｍ＝１２画像要素のただ一つが図３に示すように露光されることが可能である。他の要素はアパーチャの画像に対して「走査方向」ｓｄに沿って基板を移動させることによって続くステップにおいて露光される。アパーチャを制御する空間配置および回路についての詳細は米国公開特許第二００３−０１５５５３４−Ａ１を参照するものとする。
【００４５】
図３は基板上に生成される画像フィールドｍｆを示している。明瞭にする目的で、全アパーチャがこの図ではスイッチオンされていると仮定している。画像フィールドの幅ｗは投射システムの縮小係数によって縮小されたｐｆフィールドの幅Ｌである。画像フィールドは複数の画像素子ｍｘ（画素ともいう）からなる。基板上の画像フィールドの任意の位置に対して、アパーチャ・アレイのアパーチャ２１は画像素子ｍｘに対応しているが、アパーチャがＰＤフィールド域の一部を覆っているだけであり、画像素子の数の対応する部分のみが（図３においてハッチングで示す）が同時に露光される。他の画像素子も露光するために、基板がビーム下で移動され、これによって基板上で画像フィールドがシフトされる。別の方法も基板上方で画像を相対的に移動させるのに使用できることは明白である。例えば、安定基板位置でナノースケールのビームパターン処理をする一つの適切な方法において、ビームは基板上方で偏向される。図３ａは可能な１２（＝ｎ×ｍ）位置を介して基板の移動する連続位置にある画素の露光を示す。画素は従ってアルファベットａからｌで表わされる（ハッチングを付けて示した画素が位置ａである）。全画像フィールドｍｆが基板４１として機能するフォトレジストでカバーされたウェハの表面上方を移動され、これによって基板表面の全域を覆うことになる。走査方向ｓｄは、ダイ・フィールドの一つのシーケンスが終了し、次のシーケンスの画像処理が開始されたときに、反転させることもできる（米国公開特許第二００３−０１５５５３４−Ａ１の図４に示すよう左から右へ、次に右から左へと交互に移動する）。
【００４６】
図４および５はＰＤシステム１０２のアーキテクチャを示す。すなわち、図４は平面図であり、図５は長手方向断面図である。図６は図５の詳細を示し、二つのアパーチャに沿った本実施例のＰＤシステム１０２を構成する一連のプレートの形態を示す。ＰＤシステム１０２は積層形態で取り付けられた複数のプレート２２からなり、その要素がそれぞれの機能を発揮する合成デバイスで実行される。プレート２２の各々は半導体（特に、シリコン）ウェハとして実行され、その構造は当該技術において公知のマイクロ構造技術によって形成される。リトグラフ・ビームがＰＤフィールドｐｆ（図５）内のアパーチャのアレイを介してプレートを横断する。各アパーチャはプレート２２（図６）内で規定された一連の開口部２１０，２２０，２３０に対応している。
【００４７】
プレート２２の各々の厚みはアパーチャの域内で約５００μｍから５０μｍである。それらの相互距離は１０μｍから１ｍｍ程度である。図５および６において注意しなければならないことは、長軸（アパーチャの光軸と平行なｚ−軸）の寸法は拡大されており、実寸でないことである。
【００４８】
ビームレットのブランキングは、アパーチャに各々対応する開口部２２０（「ブランク開口部」）のアレイからなるブランク・プレート２０２として実行されたブランク手段によって制御される。各ブランク開口部２２０は、一連のビーム・ブランク電極２２１だけでなく例えばブランク・プレート２０２の下方表面層上に収容された電極２２１ａ，２２１ｂを制御するための回路２２２からなる。次に説明するようなアパーチャ規定プレートとして作用するブランク電極２２１は、最新技術を使用して垂直方向に生長させることによってブランク開口部の周りに形成される。クロストークおよび他の望まない作用に抗してブランク開口部をよりよいシールドを提供するために、電極２２１ａの一つをブランク・プレート２０２を越える実質的な高さを有するように形成される。好ましくは、この電極２２１ａは全装置に対して均一電位（例えば、接地電位）に接続され、一方他の電極２２１ｂには「オン」と「オフ」状態間を切り換えるための制御電圧が印加される。ブランク・プレート２０２のレイアウトとその回路２２２のさらなる詳細は、米国公開特許第二００３−０１５５５３４−Ａ１に見ることができる。
【００４９】
ＰＤシステム１０２はさらにアパーチャ・アレイ手段からなり、横方向にビームレットの形状を規定する作用をするとともに、ここではカバーとブランク・プレート２０１，２０２の後方に配置された幅ｗ３を有する開口部のアレイを伴うアパーチャ・アレイ・プレート２０３（以後、短く「アパーチャ・アレイ」という）として実行される。アパーチャ・プレート２０３のレイアウトに関するより詳細は米国公開特許第二００３−０１５５５３４−Ａ１に見ることができる。
【００５０】
好ましくは、一連の機能プレート、カバー・プレート、ブランク・プレートおよびアパーチャ・プレートは、プレート同士間の配列、ＰＤシステムのプレート内部およびプレート間の発熱と帯電効果が容易に制御できる方法で選択される。到来ビームの方向から見たときにカバー・プレートが頂部上に配置され、ブランク・プレートが中央に、またアパーチャ・プレートが低部に配置された図６に示す構成が、ちょうど一つの可能な構成である。他の可能性は図２２に示すＰＤデバイス１０２’の構成となり、アパーチャ・プレートがカバー・プレートの機能と合成されブランク・プレート２０３上方に配置された「ビーム形成プレート」２０４になる。すなわち、ビーム形成プレートはブランク・プレート上に直接接着される。この場合において、ビームレットｂｍは適切な幅ｗ３を有するアパーチャ２３０’を通過するように規定される。
【００５１】
リトグラフ・ビームの方向から見てアパーチャとブランク・プレート２０２，２０３の前方において、カバー・プレート２０１として実行されたカバー手段が他のプレートを放射による損傷から保護するために設けられる。カバー・プレート２０１は照射リトグラフ・ビームｌｂの大半を取り上げ、粒子はブランク・プレートの通過に対応してアレイ内に形成された開口部２１０を通過するだけであり、開口部はブランク・フィールドｂｆの全面積の小さい部分のみに形成される。カバー・プレート２０１のレイアウトに関するより詳細は米国公開特許第二００３−０１５５５３４−Ａ１に見ることができる。
【００５２】
幅ｗ３（カバー・プレート２０１内の初期開口部ではなく）のアパーチャ２３０は、システム１０２から放射されるビームレットの横方向形状を規定している（図２のアパーチャの幅ｗに対応）。従って、厳密に言えば、用語「アパーチャ」はビームレット規定アパーチャ２３０によって規定されたような規定形状と幅ｗ（図２）の開口部に対して残しておくべきであるが、一般的な用語として使用される「開口部」とは対照的に用語「アパーチャ」は図６に示すように一つのビームレットｂｍが伝播する一連の対応する開口部２１０，２３０，２２０を示すのにも使用される。
【００５３】
ブランク開口部２２０の幅ｗ２は、カバー・プレート２０１内の開口部２１０の幅ｗ１よりも大きく、これによって後者開口部によって規定されたビームレットｂｍは、ブランク・プレート２０２上の制御回路２２２を作動させずに前者開口部を通過させることができる。例えば、幅ｗ２は７μｍ（ｗ＝５μｍのアパーチャの規定幅と比較して）となる。
【００５４】
ブランク電極２２１ａ，２２１ｂが付勢されなければビームレットｂｍはパスｐｌに沿ってプレート２２の続く開口部を越えるとともに、作像システム（図１）内に作像される。これはアパーチャの「スイッチオン」状態に対応している（切替状態に関して、ブランク開口部それぞれ関連するアパーチャまたはアパーチャによって規定されたビームレット間において区別はない）。「スイッチオフ」アパーチャは横断電圧を印加して電極２２１ａ，２２１ｂを付勢することによって実行される。この状態において、ブランク電極２２１ａ，２２１ｂはビームレットｂｍをパスｐｌから偏向パスｐ０に偏向させ、これによってビームレットは、例えばＰＤデバイスの後方どこかに配置されたストップ・プレート２０４（図１）で吸収される。
【００５５】
ビームレットｂｍはかなり小さい角度だけスイッチオフ状態で偏向され、またビームレットは図６に示したようにアパーチャ２３０をなおも通過するが、この角度による偏向は（「スイッチオフ」）ビームレットを容易にブロックする後者位置の角度で横方向に偏向されるの充分であるにことを理解すべきである。
【００５６】
図４および５を参照して、プレート２２は公知のタイプの圧電素子またはナノポジショニング素子として実現されたアクチュエータ２４，２５によって互いに関して位置付けされたチャック２３によって保持される。垂直アクチュエータ２５はスペースを保持するために設けなくてよく、次にプレート間の配置をチャック２３自体の高さによって規定し、互いに単に積層することもできる。チャックの一つ、例えば図５における最後のプレートのチャックは、カップ２３３として形成され、これによって他のチャックの横方向位置付けが容易になっている。好ましくは、プレート２２およびチャック２３は同じ材料、例えばシリコンまたは動作温度範囲で同じ伸張特性を有する材料で製造される。チャックもブランク・プレート２０２の電気供給のために設けられ、明瞭にする目的で電線は図中には示していない。
【００５７】
プレート２２において、開口部２６が基準ビームｒｂを規定するために設けられている。基準ビームｒｂの形状は、例えばアパーチャ・プレート２０３内に形成された開口部内に規定され、一方他のプレート内の対応する開口部は基準ビームｒｂのための放射を通過させるのに充分な広さである。基準ビームｒｂおよびパターン化ビームｐｂは基板平面に向かって作像され、しかしパターン化ビームとは逆に、基準ｒｂは基板４１には到達せず、これまでに説明したようにアライメント・システム６０内で測定される。チャック２３は、このチャック２３とこれらを保持するプレート２２の相対的位置付けのためのアライメント・マーカーとして機能するアライメント開口部２３６をさらに有している。  
グレイ・スケール
上述したＰＭＬ２の概念に基づいて、基板は連続して移動され、またターゲット上の同じ画素が走査動作中一連のアパーチャによって複数回覆われる。従って、ターゲット上のある位置における一つの画素を考慮して、その画素が覆われたきに全アパーチャがスイッチオンされ、これで画素の最大露光結果となり、「ホワイト」シェードが１００％に対応する。グレイ・シェード（例えば、２０％）が線内のアパーチャの対応する数（例えば、線内に９０のアパーチャあがるときに９０の２０％＝１８アパーチャ）をスイッチオンすることによって実行される。従って、画素の値を制御する信号がグレイ・スケール・コード、例えばｎビットの２進数としてコード化された整数によって表わされる。
【００５８】
グレイ・レベルを実現するために、米国公開特許第二００３−０１５５５３４−Ａ１は線内のアパーチャの全数をカラムに、所望のグレイ・レベルの数に対応するカラム数（例えば、３０グレイ・レベルに対して３０カラム）に副分割することを提案している。電子機器においてに対する大きいスペース必要条件のためにシフト・レジスタをアパーチャの密集したアレイ間に配置しなければならないという厳しい問題がある。この問題に対する解決策として、走査速度に対する係数ｎを掛けた速度で連続してｎビットデータに供給し、グレイ・コンパレータに供給して３０グレイ・レベル・カラムの各々内に１ビット丁度にする。１ビットシフト・レジスタが、「ブラック・アンド・ホワイト」データ流れを各カラム内の一つのアパーチャ・サイトから次のアパーチャにトグルしている間、次のグレイ・カラムのために利用可能なｎビット・データを維持し、カラム間の相互接続がデータ流れをグレイ・カラムの出発点（すなわち、アパーチャ列のオフセットによって提供されたスペースで）に配置されたメモリ・バッファに転送する。ここでデータが、時間遅延（すなわち、前回のグレイ・カラムを通るデータ流れの全トグル時間）がバランスするまで、バッファされる。
【００５９】
本発明はＰＤデバイスを使用して走査基板上に画像をエンコードし転送するより効果的な方法でＰＭＬ２の概念を改善することを目的としている。本発明によれば、ブランク・プレート内のブランク開口部およびブランク開口部（および対応するアパーチャ）のスイッチ状態を制御する偏向手段の制御は、個々のブランク開口部間における遅延時間の処理を考慮せずに、１ビット信号を直接ブランク・プレートに供給することを許容する方法で組織化することは、グレイ・スケール信号に関するさらなる処理を必要とせず、特にこの目的のためにデバイスを増大または低減する必要はない。
【００６０】
ブランク・プレートおよびグレイ・グループ
以下、本発明をアパーチャの構成がｎ＝６とｍ＝６（ｎ×ｍ＝３６）の概念で説明する。ウェハに対して説明されるべき最小構成サイズは４５ｎｍ（４５ｎｍの分解線とスペースを伴う４５ｎｍノードとする）であり、最小スポットは２５ｎｍ（図３において画素幅×、一つのアパーチャの幾何学的画像に等しい）である。画像フィールド幅ｆｗは８１μｍである。２００×縮小投射システム（上記説明参照）に関するこの画像フィールドを製造するために、正方形ＰＤフィールドが幅Ｌ＝１６．２ｍｍを有し、線の数ｐｌ＝Ｌ／Ｗ＝３２４０に対応し、また３２４０ビット・ストリームが到来データ・ストリームによってアドレスされることになる。横断方向において、列ｒ１−ｒ３の各々にｆｗ／（ｎ・ｘ）＝Ｌ／（ｎ・ｗ）＝９０アパーチャがある。
【００６１】
本発明は次の考えに基づいている。グレイ値は例えば０から３１の範囲にある値の数によって表わされる。与えられた範囲において、一連の数が範囲の全値（または範囲が完全に示す必要がなければ少なくとも全ての適切な値が、一連の数から選択され複数の和として表わすことができる。例えば、一連の数（１，２，４，８，１６）が０から３１の全ての値を表わすように選択される。これは２の累乗分解であり、一連の数から数の選択は常に一つである。他の一連の数も同様に適しており、ある数が一回を超えて現われてもよいことに注意しなければならない。例えば、一連の数（２，２，３，６，１４）は、値１，１２，１４，２６を除いた０から２７の範囲を表わすのに使用することもできる。この一連の数において、値１８は２＋２＋１４＝１・２＋１・２＋０・３＋０・６＋１・１４またはショートハンド（１１００１）で表わすことができる。このショートハンドは一連のビットであり、各々一連の一つの数を表わし、関連する数が和であれば値１で、そうでなければ０をとる。
【００６２】
総計が任意の強度になるまで加算された露光の明瞭な数を発生するために、グレイ数を表わす数のこのような分解を（直線増大または縮小を使用する代わりに）一連のビットに使用してアパーチャがスイッチオンまたはスイッチオフされるように決定することができる。この一連のビットはグレイ信号として使用され、また各ビットはブランク開口部の一つのグループ（「グレイ・グループ」）に関連している。各グレイ・グループ内の開口部の数は、グレイ・ビットを表わす数によって特定付けられる。
【００６３】
Ｎ・２Ｍブランク開口部からなる線を伴う例として、Ｍグループを使用する実行に対応して２の乗数分解がグレイ・レベルのために使用され、各々Ｎ・２ｎアパーチャからなり、ｎ＝０からＭ−１がグレイ・ビットの指数に対応し、またＮが最低（ゼロではない）グレイ・レベルのアパーチャの数である。従って、０から２Ｍ−１のＭビット範囲によってスパンされたいずれのグレイ・レベルも簡単な２進数によって表わすことができ、各グレイ・レベルｘがｘ・Ｎブランク開口部の数に対応している。（等価的に、開口部の仕切りは（Ｎ，２Ｎ，．．．，２Ｍ−１Ｎ）である。）例えば、「０」と「３１」間の値を生成するために、５ビットに対応する直線独立基準が使用される。この例において、（デシマル）数１３が２進数（０１１０１）で表わされるので、グレイ・レベル１３は数１３＝１＋４＋８の仕切りに基づいて発生され、このような方法において指数０，２および３を伴うグループがアクティブであり、Ｎをとると、２２・Ｎ＝４・Ｎおよび２３・Ｎ＝８・Ｎのブランク開口部がそれぞれ累積露光線量を受け、一方残りのグループはアクティブではなく、また全く寄与しない。複数のレベル（例えば、２Ｍのグレイ・レベル）を構成数（例えば、１から２Ｍ−１のＭ２進乗数に）仕切ることによるこのアプローチの特定する利点は、データ転送の問題がずっと簡単になることである。非２進乗数分解が使用された場合、同じ考えが適用される。
【００６４】
ブランク開口部の各グレイ・グループのために、シフト・レジスタの第一要素のみが、すなわち、グループ当り一つが到来データ流れ（または逆方向に走査するための最後の要素、走査方向を逆にするために必要な電極の詳細は米国公開特許第二００３−０１５５５３４−Ａ１に開示されている）によってリフレッシュされる。グレイ・グループに供給され、またその第一ブランク開口部のための制御信号として直接使用される信号は、以下グループ制御信号と呼ぶ。グループ制御信号はターゲットを越えてパターン画像の走査動作と一致することが必要なときに遅延を提供する遅延手段を介して一つのブランク開口部から次の開口部に渡される。単一ビット・グレイ制御信号（一線当り１クロック・サイクル当り１ビット）が、グレイ・グループのために全てそれぞれの露光を発生するのに充分である。この概念に従って、ブランク・フィールドｂｆへ供給されるべき供給線の数が、ある先行技術、特に全てのアパーチャが外部から個々にアドレスされるヤスダ他の特許と比較して大きく低減される。さらにアパーチャ・プレートの上方または下方サイドからデータ流れに供給されるスペースが充分になる。
【００６５】
本発明に基づくブランク・プレート７０２の一つの適切な実施例を図７の平面図に示す（カバーおよびアパーチャ・プレートのようなＰＤデバイスの他のプレートはこの図を明瞭にするために取り外さなければならない）。ブランク・プレート７０２の中央において、ブランク開口部は図２で上述したようにＰＤフィールドを形成する折れ線の正規アレイ内に配備されている。結果として、ブランク・フィールドｂｆ内に各々９０のブランク開口部を伴うブランク開口部の３２４０の線がある。この開口部の構成はスケールで表わすことができないので、フィールドｂｆを図７においてクロスハッチングのみで表わしている。ブランク・プレート７０２の周縁において、生成されるべきデータ流れが複数のパッド接続部７１３を介して供給される。パッド接続部の必要サイズのために、その数は制限され、パターン信号がパッド接続部の数に対応するデータ幅でより高いデータ率でより小さいデータ幅に多重送信される。フィールドｂｆを取り囲んでより好ましく配置されたコンバータ手段７２１，７２２，７２３，７２４が、データを制御信号にデコードし、これがフィールドｂｆ内のブランク開口部に印加される。これらの信号は複数の供給線７１１（供給線のほんの一部を明瞭にする目的で示しており、実際には供給線７１１の数は次に説明するように数千本である）を使用して供給される。
【００６６】
図８を参照して、各線のブランク開口部は次に説明するようにグレイ・グループに組織化される。各グループの開口部は連続して配置され（図９ａも参照）、さらにグループ化はブロック・プレート７０２の全線に対して同じである。結果として、線の対応するグループは線に対して垂直に（または、等価的に走査方向と直交して）走行するストライプを形成する。これらのストライプによって覆われた域は参照の目的で図８で破線で輪郭が描かれて、また基準シンボルａ１からａ６によって示されている。この実施例において、グループは次のブロック開口部の数、すなわち、図８の左から右へ８，１６，３２，２８，２，４を有している。このようなアパーチャの分布は０から４５のレベル（レベル当り２アパーチャ）、すなわち４６グレイ・レベルを発生するように許容される。同じグレイ・スケール値がグループ信号をそのように再配列し、グループ制御信号のために適切な位相シフトを適用するだけで実行することができるように、同じ構成が多くの順序で、例えばグループのサイクル的並べ替えで行なわれることに注意しなけれならない。
【００６７】
図９はグループの配列の詳細を示す。より明瞭にするために（また図を簡略にするために）、ブランク開口部の配列は図９から１３、１５から１７および図２１においてｎ×ｍ＝４×３＝１２として示している。次の実施例では実際にｎ×ｍ＝３６を使用しているが、次の考えを容易に取り入れることができ、またこれらのケース間で適用できることを覚えておかなければならない。
【００６８】
図９ａはブランク・フィールドの第一線の端（図８の最も左のアパーチャ）を示す。最後の四つのブランク開口部９１０は最後のグループｇ６を形成し、これらの前二つのブランク開口部９１０は二番目の最終グループｇ５である。各グループに対して、第一ブランク開口部が供給線９１１（図８の線ｇｆの一つに対応）を介してそれぞれのグループのブランク信号が供給される。供給線は普通ウェハの金属層および（または）信号と同期する電子機器上に形成されたスクリーン状導電線からなる。もしよければ、シフト・レジスタを介するトグル操作で信号をグレイ・グループに供給するのに使用することもできる。
【００６９】
図９ｂは一連のグループが線に対して同じであるとき、ストライプａ４，ａ５，ａ６からの近接線のグループｇ４，ｇ５，ｇ６の概要がどのようになっているかを示す。（図９ｂは破線ボックスＤ９で示した図８の詳細である）。各グループ内で、信号は遅延手段９２１と相互接続線９１４からなる相互接続部によって一つの開口部から次の開口部へ伝播される。遅延手段９２１は、パターンがＰＤフィールド（米国公開特許第二００３−０１５５５３４−Ａ１、図１７および１８と比較して）線内の連続アパーチャ間で適切な時間遅延を提供するように作用する。図９の特定例において、遅延手段９２１は一連のシフト・レジスタとして実現され、また各遅延手段は接続された二つの開口部間の傾斜域を使用する。
【００７０】
マルチプレクサから各グループの第一アパーチャへのグループ制御信号の走行時間のために、例えば適切な信号位相を設定することによって事前処理中に可能な遅延が補正されれば、必要とされる信号同期化を達成するための付加的なメモリ・バッファは既に説明した遅延手段の他に何も必要ではない。付加的な高周波電子技術の迂回は従来技術のＢＡＡレイアウトと比較して相当簡略化できる。図７のレイアウトにおいて、グループ・ブランク信号が図８に示したように全サイドから供給される。ブランク・プレート７０２のロジック、および特にブランク開口フィールドｂｆにおいて、米国公開特許第二００３−０１５５５３４−Ａ１において必須であるグレイ・コンパレータもＤＲＡＭバッファも必要ではない。コンバータ７２１−７２４のようななおも必要とされる高周波論理電子機器は、フィールドｂｆ外部の厚いウェハ域内に形成することができる。説明したチップ・レイアウトは、複数の供給線ｇｆに接続された熱およびタイミングの問題を軽減する。
【００７１】
従来技術に対する本発明の主たる違いの一つは、グループ・ブランク信号がブランク開口部の対応するグループの第一ブランク開口部に（より正確には、その開口部のそれぞれの制御回路に）直接配信されることである。この状態は代表する数の供給線ｇｆにつき図８に示し、各々コンバータ７２１−７２４の一つから始まり、ストライプａ１−ａ６内のグループの一つ第一ブランク開口部のサイトで終わっている。実際に存在する（すなわち、３２４０×６＝１９，４４０本）の非常に複数の供給線のために全てこれらの線ｇｆを図８に示してない。むしろ図８に示した線ｇｆは線のパスの全体のアイデアを表わしている。供給線ｇｆは交差しないことを認識することが重要で、この条件が好ましく、線のパスはフィールドｂｆの最も近いサイドに直接走行するように選択される。コンバータ７２１−７２４が配置された周りのレファレンス・マーク２６の位置も図８に示す。
【００７２】
この構成の結果、アパーチャ間に付加的なスペース（米国公開特許第二００３−０１５５５３４−Ａ１の「列オフセット」のような）を必要とするメモリ・ブロックもグレイ・コンパレータも必要としない。
【００７３】
図１０から１２はブランク・プレート内のグループ制御信号の経路を示す。図１０は図８（破線ボックスＤ１０によってマークされた）の詳細を示し、ストライプａ４の外側領域のブランク開口部９１０に供給される供給線ｇｆを示している。これらのグループ制御信号はフィールドｂｆの底サイド（図８と１０に関して底サイド；走査方向に関して横方向サイド）から接続フィールド９１２で供給される。各ブランク開口部に対して、図１０から１２においてボックス９２２（図１２および１２においてハッチングされた）エリアが確保され、各ブランク開口部９１０の遅延手段の回路が偏向素子の関連する電気制御素子（コンデンサ）の他に設けられる。従って、ボックス９２２は図９の部材９２１に対応するが、ブランク開口部のアレイに対してスペースの異なる割り当てをする。繰り返しカウントｎ＝４のために、供給線ｇｆは４線のグループ内に同様にグループ分けされる。
【００７４】
図１１はそれぞれのグループ内でグループ制御信号の伝播を提供する連続ブランク開口部間の相互接続を示す。各相互接続線９１４はブランク開口部に属する一つのボックス９２２にある遅延手段の出力で始まり、次のブランク開口部の入力に走行し、ここで関連する遅延手段の入力と偏向電極の制御部に供給される。相互接続線９１４は、図１０に示した供給線のような異なる電気層内に形成されている。
【００７５】
図１２はグループの端にある相互接続線を示す。グループの最終ブランク・アパーチャに信号を供給する相互接続線９１４’は、遅延手段がこのブランク開口部に必要としないので、偏向電極制御部に直接供給されている。グレイ・グループの最終ブランク開口部が、グループを介するデータ伝播のためのデッドエンドを表わしている。線の端で信号の反射を回避することを保証するために、データ線は端末抵抗器（図示せず）のような適切な電気手段によって終端されなければならない。データ線の終端はＰＤフィールドの外部で実行してブランク・フィールドｂｆ内に発生する熱の低減を許容する。線を閉止するための他の可能性は、各信号のための第二線（帰還線）となるか、または「ツイスト・ペア」のような高周波技術となる。これらの観点とは別にして、図１２は１１に対応する。
【００７６】
上述の実施例において、ブランク開口部のグループは各線において同じ順序に従っている。しかし、シーケンスは線間で変更できる。このような変形例を図１３に示す。
【００７７】
図１３は図９と類似したフィールドｂｆのエッジを示す。しかし、この変形例において、一連のグループは各線で異なる。各線において開口部の数はなおも仕切り（２，４，８，１６，２８，３２）に従っているが、実際の順序はこれら数の種々の並べ替えを表わしている。より詳しく説明すると、図１３に詳細に示した一つの可能なパターンは、図１３に示したような最も上の線から始まる順序であるグレイ・グループの次のシーケンス、すなわち、（１６，２８，８，３２，２，４），（４，１６，２８，８，３２，２），（２，４，１６，２８，８，３２），（３２，２，４，１６，２８，８），（８，３２，２，４，１６，２８），（２８，８，３２，２，４，１６）となり、次に始まりからの繰り返しとなる。このシーケンスはグループのサイクル変換を実現し、他の実施例においてこのシーケンスの反転または自由な並べ替えを使用することができる。
【００７８】
ＰＤデバイス内でグレイ・グループの並べ替えシーケンスを使用する主たる利点は、ビーム直径の断面上で動的構成ビームの電流密度分布を効果的に滑らかにすることである。従って、電流密度分布が特定レイアウトで全く無関係となり、クーロン相互作用によるパターン関連画像歪を回避する。パターン関連画像歪はＰＭＬ２内の使用可能電流の主たる制限要素の一つであり、生産性と全体の性能を低下させる。
【００７９】
データ事前処理
図１４はブランク・プレートのためのデータ事前処理およびデータ・ローディングを示す。既に説明したように、ブランク・プレートへ供給される並列データ（３２４０線掛ける６グレイ・グループ）の安定流れがある。ブランク・プレートに対して利用可能な線の制限数（例えば、２００未満のパッド接続部７１３）だけがあるという事実のために、マルチプレキシング工程がこのボトルネックの周りで操作するのに使用される。換言すれば、任意の定格（例えば、８ＭＨｚ）で複数の並列データ（６×３２４０ビット）が高いデータ定格（１４４×８＝１１５２ＭＨｚ）の少数データ（例えば、１３５ビット）に変換される。ブランク・プレート上で、データがコンバータ７２１−７２４内で並列データに変換し直され、供給線ｇｆを介してグレイ・グループに印加することができる。ブランク・プレートでデータ定格を下げるために、供給線がＰＤフィールドの全周縁の周りに配備される。例えば、上述したように２５ｍｍチップ上に生成された１６．２ｍｍ幅の方形ＰＤフィールドで、８０μｍ幅を有する少なくとも１２５０までの接着パッドが矩形フレームに沿って線に嵌め込むことができ、１６ビット・マルチプレキシング工程によって１２８ＭＨｚまでデータ定格の低減が許容される。
【００８０】
データ準備工程は、大量記憶装置に保持されたターゲット・パターンから始まり、また最新技術方法に基づいて、粒子−光学投射システム（図１）のような全ての必要な修正を考慮してグレイ・スケール・パターンに変換される。このグレイ・スケール・パターンは既に画素化フォームに規定されている。このファイルのグレイ・スケール・データは、ブランク・フィールドｂｆ内のグレイ・グループに基づいてグレイ値の分解によってグレイ・ビット・データに変換される。こうして得られたグレイ・データ・ビットは個々の位相シフトに基づいて互いにシフトされる。グレイ・グループはブランク・フィールドｂｆ上にあるそれぞれ第一ブランク開口部の相対位置のために必要である。このデータ処理ステップはパターン書き取り処理を制御するのに直接使用することができる位相シフト・グレイ・ビット・データ流れを発生する。しかし、好ましくはオフライン・データ準備がなされ、ストリーム・データが中間記憶装置に都合よく記憶される。この中間記憶操作のために、ビット・データを圧縮してデータ・ファイルへのコンパクト記憶を許容する中間データ形態にすることが有利である。設定されるべき位相シフトがクロック・サイクルの整数値でなければ、信号はグレイ画素データの補間によって計算しなければならない。好ましい実施例によれば、ブランク・プレート上のアパーチャの位置およびアパーチャへの信号転送回数は、位相シフトがクロック・サイクルの整数となる方法で選択され、次に位相シフトが付加的なデータ処理なしにグレイ・データ流れの順方向または逆方向へのシフトによって容易に調整される。ターゲットの実際露光の時間に、中間データ・ファイルがデコードされ、位相シフトされたグレイ・ビット・データ流れを回復する。この流れは低いハンド幅と高いデータ定格（上述したようなマルチプレキシング）のデータ・フォーマットにエンコードされる。またこの形態において、ブランク・プレートに伝送される。ブランク・プレート上で、データ流れがコンバータ手段７２１−７２４内にデコードされるとともにブランク・フィールドｂｆに供給される。
【００８１】
このデータ事前処理経路を使用することにより、データのバッファ処理はブランク・プレートまたはＰＤデバイス上で必要ではない。データ流れのグレイ・ビット（グループ制御信号）への分解とその同期化は長いＣＰＵ時間を必要とし、この処理は、露光前にオフラインで実行されるのが好ましい。
【００８２】
本発明は先行技術に対して幅広い利点を提供する。
【００８３】
−ブランク・プレートの複雑さが大きく低減されている。複雑な配線だけでなく高価なメモリ・ブロックまたはバッファもグレイ・スケール・データの処理のために必要としない。
【００８４】
−緩和されたリスク。ブランク・プレートのボード上の回路が低減されているので、発熱が大きく低減される。同じ理由で、製造リスクが軽減され、またＸ線照射に対する抵抗が改善される。ダウンスケーリングが、シフト・レジスタ電子機器とリトグラフ・ノード両方に関して促進される。付加的に、欠陥のリスクが欠陥修正概念によって低減される。
【００８５】
−大々的な性能の改善。これらはグレイ・レベルの増大数、アパーチャの増大密度（増大空隙率）、空間電荷をよりよく制御することを許容するユニークでないコーディングおよびパターン依存歪を使用する可能性による。
【００８６】
−有利なデータ事前処理。簡単な「オフライン」ルーチンが全体的低減転送定格で伝送することができる時間遅延信号を生成できる。
【００８７】
エキストラ・グレイ・グループ；欠陥修正
グレイ・スケーリングに関連する可能な欠陥と他の問題を考慮するために、１線当りの欠陥数に依存して可能にされたり、不可能にされたりできるスペア・ブランク開口部を含めることが可能である。このオプションを提供するために、必要とする以上のアパーチャがあるチャネルまたは全チャネルのために構成するこができ、あるいはより有効であると思われれば、付加的な「エキストラ・アパーチャ」グループが各線に付加でき、これによって必要とするときに、例えば対応する接続線の合焦イオン・ビーム修正によって物理的に必要なとき、または設置ロジックを使用するソフトウェア制御スイッチングによって１線当りのアパーチャの特定数を「稼動」することができる。
【００８８】
欠陥修正のための可能なプロシージャは、１）テスト・パターンおよびビーム分析機器を使用して校正によって１線当りのエキストラ・アパーチャの必要数を決定する。２）個々のグループ制御信号によってアドレスすることのできるエキストラ・アパーチャの必要数を稼動するようにブランク・プレートのソフトウェア制御スイッチングまたは修正。３）各線の最終ビットの最高達成可能修正をデータ事前処理する。
【００８９】
例えば、図８の実施例において、４６のグレイ・レベルで、仕切り（８，１６，３２，２８，２，４）の代わりに線内において、最初のグレイ・グループ内に一つの欠陥があり、また三番目のグレイ・グループ（アンダーラインを付した番号によって示す）内に二つの欠陥がるために、（７，１６，３０，２８，２，４）のみが利用可能であり、適切な修正が五つのグレイ・グループと一つのエキストラ・グループのグレイ・レベルに対して事前計算されれば、少なくとも三つのブランク開口部（「アパーチャ」）を有するエキストラ・グループが少ないレベルのためのみに発生する１レベル（１アパーチに対応）１／２の最大エラー線量として０と４５（１レベル当り２アパーチャ）の全値を近似するのに充分である。図１５は五つのブランク開口部９７０を有するエキストラ・グループｇ７を伴う線の端部を示している。これらブランク開口部の最後の二つは不作動にされ、これによって三つの稼動ブランク開口部が残される。グループｇ７は他のグループのように供給線９７１によって制御される（図９ａと比較）。ブランク開口部を容易に不作動にする方法を提供するために、連続アパーチャ間の接続部９７４のセグメント９７３が表面上に実行される。例えばレーザまたはレーザビームによる構造上の修正ステップにおいて、このセグメントは非導電性とし、最終から２番目のセグメント９７３’に対して図１５に示したような接続部で効果的に遮断して、このセグメント後方の全ブランク開口部を不作動にすることができる。
【００９０】
図１３の構成に関する一つのさらなる例において、線は各線（図示せず）内のある適切な位置で付加されたエキストラ・グループ内に５個のブランク開口部によって延長されている。グレイ・グループは（１６，２８，８，３２，２，４；０），（３，１６，２６，８，３２，２；３），（２，４，１６，２８，８，３２；０），  （３２，１，３，１６，２７，６；５），（８，３２，２，４，１６，２８；０），（２８，８，３２，２，４，１６；０）となり、第二および第四線３および５のアパーチャがそれぞれ故障すれば（故障ブランク開口部を伴うグループを表わす数にアンダーラインを付す）、そのそれぞれの線内にある実際の位置にかかわらずエキストラ・グループが常に終端で書き取りされる。
【００９１】
図１６は故障修正のためのエキストラ・ブランク開口部を含める別の方法を示す。グループｇｅ５，ｇｅ６の終端において、エキストラ・ブランク開口部９８０が設けられている。必要があれば、これらのエキストラ開口部が例えば図１６ａに詳細に示した関連する線セグメント９８３を遮断することによって作動される。この線セグメントは、例えば論理「高」電位をＡＮＤゲート９８２の負入力に接続する線に属している。グループ制御信号のために（他の入力は浮動だから）線がゲート９８２を常開状態から伝達状態への切り換えを遮断し、これによってゲート後方のブランク開口部９８０を作動させる。別の方法として、セグメント材料が本来非導電性のものが使用され、かつ構造上修正によって導電状態に作動されることができれば、セグメント９８３はゲート９８２を設ける必要なしに図１５に示したケースのように線内に直接設けることができる。
【００９２】
インターロッキング・グリッドを備えたグレイ・グループ
本発明のさらなる発展例として、「インターロッキング・グリッド」による異なるグループの配列アパーチャが実行され、基板上に付加的な露光スポットを生成する。インターロッキング・グリッドにおいて、一つまたはそれ以上のアパーチャが、アパーチャ直径の一部によって、詳しくは正方形または矩形グリッドに対して半径だけ水平および垂直方向に他のグループのベース・アレイにシフトされる。
【００９３】
図１７はインターロッキング・グリッドの概念を示す。この図は二つのグレイ・グループ・ストライプｂ１４，ｂ２４間の境界域の詳細を示し、簡略にする目的で、４×３アレイを描いている。アパーチャのオフセットを二つのストライプｂ１４，ｂ２４間に示している。いずれの構成もストライプｂ１４，ｂ２４の下方内部エッジ内に示した正方形画素のグリッドｇｄ１４，ｇｄ２４を規定する。この図から明瞭にすると、二つのグリッドが互いに関してインターロックされる。ストライプｂ１４の構成が連続しておれば、ストライプｂ２４の域内にあるアパーチャの配列をハッチングされた正方形として示している。  
ストライプａ２４内のアパーチャ（すなわち、ブランク開口部）は、他のストライプａ１４内のアパーチャの位置に関して垂直方向と水平方向にアパーチャ幅の半分だけシフトされる。この結果として、効果的なグリッドが両グリッドｇｄ１４，ｇｄ２４の重畳から得られ、効果的グリッドのピッチはベース・グリッドのピッチの半分になる。異なるグリッドに属するブランク開口部が分離したグレイ・グループとしてアドレスされる。
【００９４】
インターロッキング・アレイは空間画素補間、従って画像配置と線エッジの粗さに関して改善された融通性を許容する。このプロシージャにより、事前規定アドレス・グリッドに対するグレイ・レベルの必要数は、相当低減される。この点は統計的線量ふらつき（ショット・ノイズ）による線量変化がパターン配置とＣＤ制御のために必要とされる線量精度の範囲にあるかどうかが特に重要である。ある一定の露光線量とスポット・サイズに対して、限定されたレベル数のみが統計的に区別可能である（例えば、２５ｎｍ正方形スポットと１電子／ｎｍ２露光線量に対して約３０レベルのみ）。インターロッキング・グリッドは既存の画素代表を補間して、例えばグレイ・レベルの必要数を低減し、―ＰＤフィールドのダウンスケールが望まれるときに重要になる―または小さいアドＤレス・グリッドを使用することで解像度を改善し、―例えばトランジスタ・ゲートのような最も限界的な線に対して使用することができる。任意のグレイ画素データのための直線保管インターロッキング・グリッドの計算のような必要とするデータ事前計算が操作中またはオフラインで実行することができる。
【００９５】
直接書き取りリトグラフ内のグレイ・スケールにおける必要性は、画像配置と線エッジ粗さに関する仕様と一致させるために、半導体工業デザイン規則がますます小さくなるアドレス・グリッドを暗示していることから発していることが喚起される。例えば、約２２．５ｎｍのぼやけと２５ｎｍピッチのアドレス・グリッドを有する幾何学的スポット・サイズを使用して、４６のグレイ・レベルを示すシミュレーションが、ウェハ上に１ｎｍの必要精度で構成を配置するのに充分である（線配置エラーが全グリッド位置で０．５ｎｍ以下の線位置エラーと、０．５ｎｍ以下の線幅エラーを意味する）。付加的に、リトグラフ仕様と一致させるために、総合線幅変動が限界寸法の約１０％未満（＝公称最小線幅）である。これは単一サイド線エッジ粗さが線幅の５％未満であることを意味している。線エッジ粗さは、閾値線量でカットオフ後、露光ウェハ（空間画像）で総合線量分布のレベル・カーブの直線ｂの偏差によって表わされる線の直線性のための測定値である。
【００９６】
インターロッキング―グリッド・グレイ画素の主たる利点は次の通りである。
【００９７】
１）グレイ・レベルの同じ数で高揚された配置制度
２）任意のアドレス・グリッドに対して必要とするグレイ・レベルが相当低減
３）グレイ・レベル数の低減がＰＤフィールドのサイズのさらなる低減を許容
４）最も限界的な線（解像度＜ノード）の書き取りが同じ走査速度で可能
５）任意のぼやけ（最小外径サイズのパーセント）に対して、小さいリトグラフ・ノードが達成
６）ブランク・アパーチャ・プレート内の総アパーチャの限定数に対して、小さい直径カラムの場合に、レベル当りのアパーチャ数（＝冗長性）従来のグリッドと比べてインターロッキング・グリッドに対してより高い、１６．２ｍｍの矩形プレートの例によって説明すると、９０個のアパーチャがインターロッキング・グリッドを使用してまたはそれぞれインターロッキング・グリッドなしに４６個のグレイ・レベル（１レベル当り２アパーチャ）を使用して２×１６のグレイ・レベル（１レベル当り３アパーチャ）に副分割することができる。
【００９８】
図１８は図８のグリッドと同様に示したように、インターロッキング・グリッドを備えたＰＤフィールド実行グレイ・グループを示す。コンバータ手段８２１…８２４がＰＤフィールドを取り囲んでおり、フィールド内でブランク開口部のグレイ・グループが実行され、またグレイ・グループがここでも（図８と同様に）ストライプａ１１，ａ１２，ａ１３，ａ１４，ａ２１，ａ２２，ａ２３，ａ２４に組織化され、ＰＤフィールドの幅が走査方向を横断してスパンされる。しかし、この場合において、最初の四つのストライプａ１１…ａ１４が第一ドメインｄｍ１に、一方他の四つのストライプａ２１…ａ２４が第二ドメインｄｍ２に属し、グリッド・シフトがアパーチャに対応する正方形の対角線の半分だけシフトされてグリッドが実現する。従って、図１７を参照してこれまでに詳述し検討したように第一ｄｍ１のストライプａ１１…ａ１４の下方にあるグリッドは第二ｄｍ２のストライプでインターロッキングされる。
【００９９】
従って、各ドメインｄｍ１，ｄｍ２はブランク開口部の複数の折れ線からなり、一つのドメインの線は線の幅の一部だけ他のドメインの線に対してオフセットし、各ドメインの各線のアパーチャは少なくとも一つのグループを表わしている。図１８に示す特定の場合において、二つのドメインはグループの対応する仕切りを有しており、これによって第一ドメインの各グループはそれぞれのグループ内にブランク開口部の等数を有する第二ドメインの対応するグループを有している。しかし、本発明の概念内の変形は充分可能であり、一つのドメイン内のアパーチャ数またはグループへの仕切りは別のドメイン内で使用されるものとは異なる。第二ドメインのために完全な実行はいずれの場合においても必要でないことが予想されるが、主要グループはターゲット上に微細な空間解像度を形成するために適切な中間強度を実現する。
【０１００】
図１８のＰＤデバイスのアパーチャの配列は、ｎ＝６とｍ＝６（ｎ×ｍ＝３６）に基づいた配列内で９０×３２４０のアパーチャからなる。ウェハ上で照明される画素サイズ（図３で素幅ｘ）は、図示実施例に使用された２００×低減光学系と５μｍアパーチャに基づいて２５ｎｍである。ストライプａ１１…ａ１４，ａ２４…ａ２１のグレイ・グループ内のアパーチャ数は、図１８の左から右へ（３，６，１２，２４；２４，１２，６，３）である。より明瞭にするために、アパーチャ・マークは図１８では示していない。他の観点において、図８で考慮した同じ事項は図１８においても適用する。
【０１０１】
インターロッキング・グリッドを実現する他の方法があることに注意する価値がある。一例を図１９と２０に示す。すなわち、三角形ターゲット・グリッド（図２０）にアドレスするためのＰＤフィールド（図１９）における六角アパーチャ（または六角形に近似した形状、例えば円形または角の丸くなった方形を有するのも）である。アパーチャ（またはブランク開口部）は、三つのドメインｈｍ１，ｈｍ２，ｈｍ３内に配列される。上述の考慮に基づいてグレイ・グループに副分割できる各ドメイン内で、アパーチャは六角形アレイ（走査方向に延長される）に基づく互いの関係で配置され、ここで近接線は六角形の辺の長さの３／２だけ隔置され、また近接線内のアパーチャのオフセットｈｏに対して適した値は、ｈｏ＝（ｋ＋１／２）・ａ・√３であり、ここにｋ＞１は整数である。概して、適切な信号位相変換がオフセット線に対して提供されればどのオフセットも可能である。異なるドメインｄ１２とｄ２３のアパーチャ間の距離はオフセットｈｏまたは（ｋ’＋１／２）・ａ・√３として等しく選択でき、あるいは一般的に、適切な信号位相変換がそれぞれのドメインに属するグループの第一アパーチャに適用されれば、どのオフセットとすることができる。距離ｄ１２とｄ２３は、通常互いに等しいが、異なる値をとることもできる。これらの値で、図１９の六角アパーチャは図２０に示した三角形ターゲット・グリッドｈｇに基づく規則的な分布を発生させるために適している。この図において、ドットはターゲット（露光ドットの中心）上の物理的アクセス・グリッドを表わしており、また実線は全三つのドメインｈｍ１…ｈｍ３のアパーチャの幾何学的スポットの包絡線を表わしている。
【０１０２】
リトグラフｅ−ビーム直接書き取りアプリケーションのためのインターロッキング・グリッドの特定する利点は、次の考えによる。
【０１０３】
リトグラフ内で最高解像度を達成するのに適した高電圧電子ビーム・リトグラフに対して、特に１００ｋｅＶ電子が使用されたときに、望まない線量寄与（近似効果）がウェハ（すなわち、ターゲット）からの電子後方散乱によってもたらされる。普通１００ｋｅＶ後方散乱電子が、レジストで覆われた面に到達する前方約３０μｍの寸法に実質的に放射される。これと比較して、低エネルギーで優勢である前方散乱はあまり重要でない寄与のみを生ぜしめる。１００ｋｅＶ電子によってもたらされた近似効果のために修正すると、問題はスムーズな背景線量修正に変換することができ、また特定構造形状と実質上無関係である。
【０１０４】
例えば、シリコン内の１００ｋｅＶ電子の後方散乱は、最大５０％パターン密度が仮定された場合、レジスト内に溶着された線量（平均して３０μｍ以上）の約１４％のエキストラ線量を引き起こす。非常に低いパターン密度に対して、例えば隣にパターンのない離れた線の場合において、後方散乱は総線量に対してそんなに重要な役割を演じることはない。
【０１０５】
本発明によって可能となる近似修正のための有効な計画は、エッジ・スロープの調整と総線量分布（＝溶着線量＋後方散乱によるエキストラ線量）のカットオフ位置の調整である。これには適切なグレイ・レベルによるインターロッキング−グリッド・グレイ・レベル点を使用する。全体のアドレス・グリッドに渡る最適化エッジ・スロープで付加設計されたエッジ位置を生成する。
【０１０６】
インターロッキング・グリッドの説明した方法は、非常に微細なアドレス・グリッド（線位置、線幅）を許容し、その全構成は実際に同じ処理寛容度で実行することができる。ゼロ背景であるが、１４％背景も存在する場合において、溶着エネルギー・プロフィールとカットオフ位置のエッジ・スロープの調整が可能であり、ローカル・パターン密度と無関係の全グリッドに対して充分な大きさの処理寛容度を許容する。
【０１０７】
共通の高コントラスト・レジスト材料に対して、解像度および処理寛容度が大気画像（溶着線量の空間分布）から導出される。化学的に増大されたレジストのための共通点として、潜像（すなわち、露光されたレジストおよび未露光のレジストの空間分布）は、大気画像の負密度の指数に比例する。得られたガンマ状特性は、リトグラフ処理がある一定線量レベルで通常最大線量レベルの半分で大気画像を「カットオフ」することによって導出することができた後、共通の（また優れた）近似値につながる。次に示す例において、線量分布は平均線量レベルの５０％でカットオフされ、本発明によって提供された新しい可能性を使用して開発後、線の達成可能幅および位置に対する印象をリーダに与える。
【０１０８】
説明の都合上、上述例にインターロッキング・グリッドを使用したと仮定して、三つの任意に選択されたグリッド位置に対するターゲット上に作像された線特性のためにシミュレートされた線量分布（大気画像）をゼロ背景につき図２３ａ−ｃに、また１４％背景につき図２３ｄ−ｆに示す。図２３および２４において、実線は総線量を表わし、また破線は線（線は充分長く線の端部がセクションに寄与しないと仮定）の断面に沿ったそれぞれの総線量に対するここのグレイ画素（ガウス形状）の寄与を表わしている。近似効果に関連する背景の最悪ケースを説明するために、全曲線はエリア当り総線量の１４％だけシフトされており、上方向は図２３ｄ−ｆ（５０％パターン密度の場合および後方散乱による２８％線量分布）である。明らかに、０％と１４％背景間で同様の特性が見つかった。
【０１０９】
比較の目的で、インターロッキング・グリッドなしで、４６またはさらにそれ以上のグレイ・レベル（二つのドメインに対して１６＋１６の代わりに）を使用したことが微細傾斜角度調整をほとんど許容しない。ゼロ背景につき図２４ａ−ｃのシミュレーションに示し、また１４％の背景につき図２４ｄ−ｆに示す。本質的に、特に１ｎｍ未満の精度が必要とされれば、インターロッキング・グリッドは傾斜角度調整と線配置制御両方を同時に達成するのに必要とされる。図２３ａ−ｆで証明したようにエッジ傾斜とカットオフ位置の全体的微調整は重なり領域の内部の線量分布を制御する可能性によって可能となる。
【０１１０】
次に適用される処理寛容度（または線量寛容度）に対する一つの量的表現は、公称線幅の変化が９０％から１１０％を生じる線量ウィンドウとなる。処理寛容度の典型的な値は、ぼやけが最小構造サイズの半分であれば、ほぼ１５％である。本発明によるインターロッキング・グレイ画素を使用して出願人によってなされた計算が示しているのは、処理寛容度が０％から１４％（０−５０％のパターン密度に対応）までの全グリッド位置および可変背景に対して約１４．５に保持でき、一方インターロッキング・グリッドなしでほぼ２の要素によってグリッド位置を伴う処理寛容度の明白な変化がある。一例として、４５ｎｍノードを達成可能な処理寛容度は図２５ａのインターロッキング・グリッドのために与えられ、インターロッキング・グリッドのないのが図２５ｂである。
【０１１１】
これまでに説明したように、ＰＤフィールド内のアパーチャの全数（またはグレイ・レベル）は、図２５ｂと比較して図２５ａの線量寛容度の改善による例で示され、本発明によるインターロッキング・グリッドを使用することによって低減される。全てのグレイ・グループのアパーチャの最小数は、４５レベルで４５アパーチャを有する一つのドメインと比較して各１６レベルを有する２ドメインに対して１＋２＋４＋８＋８＋４＋２＋１＝３０のアパーチャである。結果として、本発明は小さいビーム直径を有する光学カラムの使用を可能にし、線内のアパーチャの数を少なくしている。小さい直径のカラムを使用しマルチカラム・アプローチを実現してウェハの生産量を高めるとともにステージ・パラメータを低減する。
【０１１２】
構造形状とパターン密度と無関係にある処理寛容度を実現する可能性は、半導体製造業界に関する本発明の主要な利点である。実際に、リトグラフ・コントラスト、従って露光の歩止まりが処理寛容度に密接に関連があり、露光線量が公称露光線量に関して変化すれば、処理関連の限界寸法変動に対する測定値となる。グリッド位置上の処理寛容度のいかなる依存度も利用できる処理寛容度の低減を意味し、全ウェハが同じ条件下で処理されなければならない。従来技術において、走査ストライプ露光計画内の近似修正が全処理寛容度の低減と避けられない関係にあって、例え複数のグレイ・レベルを使用したとしてもである。
【０１１３】
確かに、後方散乱以外に前方散乱の修正も原則としてインターロッキング・スポットの使用によって達成される。プロシージャは簡単である。
【０１１４】
インターロッキング・グリッドを使用する別の重要な利点は、閾値レベルでのカットオフ後の空間線量分布のレベル曲線が非常に滑らかになり、従って得られた線エッジ粗さが非常に小さくなることである。インターロッキング・グリッドを使用したものと使用しないものとの間の線エッジ粗さ（片側）の比較（発明者によってシミュレートした）は本明細書の最後に記す表１に示した。インターロッキング・グリッドのない場合に対して、片側線エッジ粗さの最大値は、グリッドに関して４５゜の角度で線に対して線幅の４．３２％である。これはリトグラフ条件、すなわち、総線幅変化が線幅の１０％未満であることを意味し、このケースと一致することはほとんどない。概して、線エッジ粗さはレジスト処理とショット・ノイズから付加的な寄与を得る。両者は許容された１０％内に含まれる。本発明に基づくインターロッキング・グリッドを伴う同じＰＤを使用して、例えば３２ｎｍの解像度であっても線エッジ粗さは充分小さく維持され、グリッドに関して２０゜で１．８８％のシミュレートされた最大値となる。
【０１１５】
最終的に、図２６ａ，２６ｂおよび２７は、処理寛容度の低減絶対値を受容すること示しており、インターロッキング・グリッドの使用が図２３と２４で使用された同じ２２．５ｎｍのぼやけで３２ｎｍ線の発生も許容し、さらに可変背景線量が０％と１４％の間である。ここでもまた処理寛容度が線位置と無関係になるように調整でき、また線中心と線幅エラーが全１ｎｍアドレス・グリッドに渡って０．５ｎｍ未満であり（ドメイン当り１６レベルを使用したシミュレーションによる）、同じＰＤデバイスが原則として３２ｎｍ線と空間解像度に対して使用できる。これはインターロッキング・グリッドが、インターロッキング・グリッドなしで画像ぼやけによってもたらされる制限のずっと下方に解像度がなることを許容し、また例えば特徴サイズの７０％のぼやけで３２ｎｍ特徴に達することを許容する。
【０１１６】
本発明は明らかにＰＤデバイス内の製造制限を回避する助けをし、究極の解像度に関する作像システムの最高の開発を可能にする。低パターン密度で４５ｎｍノードに対して、相当な背景は何も存在せず、４５ｎｍ線に関する限り同じ値まで３２ｎｍの線量寛容度を増大させることが可能である。この可能性は例えば４５ｎｍリトグラフ処理の低減幅（３２ｎｍ線）、例えばトランジスタのゲート長さの書き取り限界線に使用することができる。
【０１１７】
インターロッキング・グリッドの原理は、パターンがグレイ画素で構成されるあらゆる種類のパターン発生、特に（しかし、これに限定しない）合焦イオン・ビームまたは電子ビーム直接書き取りアプリケーションに使用できることを説明する価値がある。本発明の別のアプリケーションは、例えば光学マスクレス・リトグラフへのインターロッキング・グリッドの使用であって、光またはＸ線ビームがアドレス可能ミラー・プレートによって構成され、また基板へ直接向けられる。
【０１１８】
要約すると、インターロッキング・グリッドの主な利点は、
１）グレイ・レベルの低い数が必要：主な改良の一つは単一走査ストライプ露光処理中に可能な物理的アドレス・グリッドの低減（すなわち、近接露光スポットの距離）である。これはＰＤフィールド上方に適切な方法でアパーチャの利用可能数を配列し、（補間された画素情報で）適切に変換されたデータ流れによるアパーチャの一部をアドレスすることによって達成される。対応するアドレス・グリッドおよび処理寛容度が、物理的アドレス・グリッドが倍化されて各露光スポットに対するグレイ・レベルの低い数にもかかわらず相当改善される。例えば、１２．５ｎｍ距離（ＸおよびＹ方向に）でインターロッキング・グリッド・スポットと各スポットに対して１６グレイ・レベルを有する２５ｎｍ幅の露光スポットを使用することで、１ｎｍアドレス・グリッド（線の中心のエラー＜０．５ｎｍ、線の幅のエラー＜０．５ｎｍ）が、１４．６％処理寛容度の優れた線量寛容度で実現することができる。比較の目的で、露光スポット当り６４グレイ・レベルさえもないインターロッキング・グリッドなしで、処理寛容度が係数２だけグリッド位置で変化すると、比較的低い処理寛容度を満足させない。
【０１１９】
２）近似修正可能性：別の利点はいくつかの露光スポットを重ねることによって広い範囲内でスロープ角度とスロープ位置を調整することの可能性に関係し、これによって近似効果関連背景線量が、線量寛容度内の変化に至ることもなく、非常に小さいアドレス・グリッドに渡り達成できる線位置および線幅を低減することもない。
【０１２０】
３）高揚された解像度：第３の利点は高いスロープ角度で構成を形成することによって画像コントラストを相当改善する可能性に基づいている。これが任意の収差ぼやけのための画像解像度の効果的な高揚に至る。例えば、５μｍアパーチャと２００×縮小を使用して、対応する露光スポットが３２ｎｍの画像線解像度を、さらに１ｎｍアドレス・グリッド上に高い処理寛容度を許容する。
【０１２１】
ターゲット画素の微細グリッドをアドレスする別の可能な方法を図２１に示す。異なるグループのためのアパーチャの異なるサイズによる構成は、特定チャネルの解像度または強度寄与を増大するのに使用できる。ストライプａ１１のグループのアパーチャは線の幅よりも小さく、一方他のストライプａ０１，ａ０２に属するグループのアパーチャは線の幅（「標準サイズ」）に対応している。もちろん、アパーチャの種々の形状を含めて前述の変形例の組み合わせも考慮できる。
【０１２２】
0004843248.tif 000002
【図面の簡単な説明】
【０１２３】
【図１】本発明を適用するリトグラフ装置のレイアウトの長手方向断面図である。
【図２】図１のリトグラフ装置のＰＤデバイス内にある一つの可能なアパーチャ配列を示す平面図である。
【図３】図２のアパーチャ配列を有する基板面上にある画像フィールドを示す図である。
【図４】図１に示すリトグラフ装置のＰＤデバイスの上面図である。
【図５】図１に示すリトグラフ装置のＰＤデバイスの長手方向断面図である。
【図６】二つのアパーチャに沿った図５の詳細図である。
【図７】本発明の第一実施例に基づくブランク・プレートの平面図である。
【図８】ブランク開口部の「グレイ・グループ」のレイアウトおよび図７のブランク・プレートへの供給を示す図である。
【図９ａ】図８の詳細なグレイ・グループの配列、図９ａは単一線を示図である。
【図９ｂ】図８の詳細なグレイ・グループの配列、図９ｂは一連の近接線を示す図である。
【図１０】図８の別の詳細で、グレイ・グループの供給線を示す図である。
【図１１】グレイ・グループ内のグループ信号の相互接続を示す図８の二つのさらなる詳細図である。
【図１２】グレイ・グループ内のグループ信号の相互接続を示す図８の二つのさらなる詳細図である。
【図１３】グレイ・グループの別の構成を示す図である。
【図１４】ブランク・プレートのためのデータ事前処理を示すフローチャートである。
【図１５】欠陥アパーチャのケースに使用された「エキストラ」グレイ・グループを示す図である。
【図１６】必要時に作動される「エキストラ」アパーチャを備えたグレイ・グループを示す図である。
【図１７】インターロッキング・グリッドによるアパーチャの構成を示す図である。
【図１８】インターロッキング・グリッド・ドメインを備えたブランク・プレートのレイアウトを示す図である。
【図１９】六角形アレイを有するインターロッキング・グリッドの構成を示す図である。
【図２０】図１９のインターロッキング六角形アレイから得られるターゲット上のアドレス・グリッドを示す図である。
【図２１】変更される幅を有するアパーチャの構成を示す図である。
【図２２】図６と同様詳細に変形ＰＤデバイスを示す図である。
【図２３ａ】図１８のインターロッキング・グリッドＰＤデバイスによって生成された４５ｎｍの断面に沿った線量分布を示す図である。
【図２３ｂ】図１８のインターロッキング・グリッドＰＤデバイスによって生成された４５ｎｍの断面に沿った線量分布を示す図である。
【図２３ｃ】図１８のインターロッキング・グリッドＰＤデバイスによって生成された４５ｎｍの断面に沿った線量分布を示す図である。
【図２３ｄ】図１８のインターロッキング・グリッドＰＤデバイスによって生成された４５ｎｍの断面に沿った線量分布を示す図である。
【図２３ｅ】図１８のインターロッキング・グリッドＰＤデバイスによって生成された４５ｎｍの断面に沿った線量分布を示す図である。
【図２３ｆ】図１８のインターロッキング・グリッドＰＤデバイスによって生成された４５ｎｍの断面に沿った線量分布を示す図である。
【図２４ａ】図８のＰＤデバイスによって生成された４５ｎｍ線の断面に沿った線量分布（インターロッキング・グリッドなし）を示す図である。
【図２４ｂ】図８のＰＤデバイスによって生成された４５ｎｍ線の断面に沿った線量分布（インターロッキング・グリッドなし）を示す図である。
【図２４ｃ】図８のＰＤデバイスによって生成された４５ｎｍ線の断面に沿った線量分布（インターロッキング・グリッドなし）を示す図である。
【図２４ｄ】図８のＰＤデバイスによって生成された４５ｎｍ線の断面に沿った線量分布（インターロッキング・グリッドなし）を示す図である。
【図２４ｅ】図８のＰＤデバイスによって生成された４５ｎｍ線の断面に沿った線量分布（インターロッキング・グリッドなし）を示す図である。
【図２４ｆ】図８のＰＤデバイスによって生成された４５ｎｍ線の断面に沿った線量分布（インターロッキング・グリッドなし）を示す図である。
【図２５ａ】インターロッキング・グリッドを備えた（図２５ａ）ＰＤデバイスとこれを備えていない（図２５ｂ）を使用して得られた処理寄与を示す図である。
【図２５ｂ】インターロッキング・グリッドを備えた（図２５ａ）ＰＤデバイスとこれを備えていない（図２５ｂ）を使用して得られた処理寄与を示す図である。
【図２６ａ】インターロッキング・グリッドを使用して生成された低減幅（３２ｎｍ）の断面線に沿った線量分布を示す図である。
【図２６ｂ】インターロッキング・グリッドを使用して生成された低減幅（３２ｎｍ）の断面線に沿った線量分布を示す図である。
【図２７】図２６に示した低減幅（３２ｎｍ）の画素に関する処理寄与を示す図である。
【図１】
0004843248.tif 000003
【図２】
0004843248.tif 000004
【図３】
0004843248.tif 000005
【図４】
0004843248.tif 000006
【図５】
0004843248.tif 000007
【図６】
0004843248.tif 000008
【図７】
0004843248.tif 000009
【図８】
0004843248.tif 000010
【図９ａ】
0004843248.tif 000011
【図９ｂ】
0004843248.tif 000012
【図１０】
0004843248.tif 000013
【図１１】
0004843248.tif 000014
【図１２】
0004843248.tif 000015
【図１３】
0004843248.tif 000016
【図１４】
0004843248.tif 000017
【図１５】
0004843248.tif 000018
【図１６】
0004843248.tif 000019
【図１７】
0004843248.tif 000020
【図１８】
0004843248.tif 000021
【図１９】
0004843248.tif 000022
【図２０】
0004843248.tif 000023
【図２１】
0004843248.tif 000024
【図２２】
0004843248.tif 000025
【図２３ａ】
0004843248.tif 000026
【図２３ｂ】
0004843248.tif 000027
【図２３ｃ】
0004843248.tif 000028
【図２３ｄ】
0004843248.tif 000029
【図２３ｅ】
0004843248.tif 000030
【図２３ｆ】
0004843248.tif 000031
【図２４ａ】
0004843248.tif 000032
【図２４ｂ】
0004843248.tif 000033
【図２４ｃ】
0004843248.tif 000034
【図２４ｄ】
0004843248.tif 000035
【図２４ｅ】
0004843248.tif 000036
【図２４ｆ】
0004843248.tif 000037
【図２５ａ】
0004843248.tif 000038
【図２５ｂ】
0004843248.tif 000039
【図２６ａ】
0004843248.tif 000040
【図２６ｂ】
0004843248.tif 000041
【図２７】
0004843248.tif 000042