(57)【特許請求の範囲】
【請求項１】
出力を共通にする第一直流電源と第二直流電源と、前記出力を検出するモニター手段と、前記モニター手段により検出されたモニター電圧と設定電圧とを比較して誤差電圧を出力する差動回路と、前記誤差電圧を入力して前記第一直流電源と第二直流電源とを並列制御及び直列制御を行う制御回路とを備えた直流電源装置であって、
前記制御回路は、
最大電圧が前記所定値と同一又は前記所定値より低い並列制御三角波と、最小電圧が前記所定値と同一又は前記所定値より高く、前記並列制御三角波とその位相を異にする直列制御三角波を生成する三角波生成回路と、
前記差動回路から出力された誤差電圧と、前記三角波発生回路から生成された並列制御三角波及び直列制御三角波を入力し、前記並列制御三角波の電位と前記誤差電圧とを比較して前記並列接続を行う期間を制御する並列位相シフト制御信号と、前記直列制御三角波の電位と前記誤差電圧とを比較して前記直列接続を行う期間を制御する直列位相シフト制御信号とを出力するコンパレータ回路と、
前記並列位相シフト制御信号と前記直列位相シフト制御信号とを入力し、前記第一直流電源と前記第二直流電源の出力を制御するためのドライブ信号を生成する論理回路とを備え、
前記誤差電圧が所定値より低いときは、前記誤差電圧に基づく位相シフト制御により前記第一直流電源と前記第二直流電源とを並列接続する期間を制御する並列制御を行い、前記誤差電圧が所定値より高いときは、前記誤差電圧に基づく位相シフト制御により前記第一直流電源と前記第二直流電源とを直列接続する期間を制御する直列制御を行う直流電源装置。
【請求項２】
前記並列位相シフト制御信号は、前記誤差電圧が前記並列制御三角波の電位よりも高いときに反転し、前記論理回路は、前記反転した並列位相シフト制御信号を入力して前記第一直流電源と前記第二直流電源とを並列接続するためのドライブ信号を生成し、前記並列位相シフト制御信号が反転している反転期間に応じて前記並列接続する期間を制御する請求項１に記載の直流電源装置。
【請求項３】
前記直列位相シフト制御信号は、前記誤差電圧が前記直列制御三角波の電位よりも高いときに反転し、前記論理回路は、前記反転した直列位相シフト制御信号を入力して前記第一直流電源と前記第二直流電源とを直列接続するためのドライブ信号を生成し、前記直列位相シフト制御信号が反転している反転期間に応じて前記直列接続する期間を制御する請求項１又は請求項２に記載の直流電源装置。
【請求項４】
前記第一直流電源及び前記第二直流電源はそれぞれ、前記論理回路からのドライブ信号に応じて作動する複数のスイッチから構成されるスイッチング回路と、前記スイッチング回路から入力した電圧を増幅する出力トランスと、前記出力トランスの出力を整流する整流回路とを有する請求項１から請求項３のいずれか１項に記載の直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関するものであり、特に複数の直流電源を並列制御又は直列制御して電力を供給する直流電源装置に関するものである。
【背景技術】
【０００２】
従来から、スパッタリング装置等の電源として、二つの直流電源を使用して、直列制御及び並列制御を行う定電力出力電源装置が知られている（例えば、特許文献１参照）。
【０００３】
図４は、従来公知の定電力出力電源装置の回路図を示す。図４において、第一直流電源は、スイッチング回路１−１と、出力トランスＴ１と、整流回路部３−１とから構成され、第二直流電源は、スイッチング回路１−２と、出力トランスＴ２と、整流回路部３−２とからそれぞれ構成されている。第一直流電源と第二直流電源とは電源からＤＣ電圧Ｖｉｎを入力し、共通接続している出力点ａ、ｂに電力を出力する。この出力点ａ，ｂには直列に出力チョークコイルＬと並列に平滑用容量Ｃｏが接続され、負荷ＲＬに対して電圧Ｖｏ、電流ＩＬを出力する。整流回路部３−１の交流入力の（−）端（イ）と、整流回路部３−２の交流入力の（＋）端（ロ）とが共通接続されている。また、制御回路であるＣＯＮＴはアナログ回路から構成され、負荷ＲＬの電圧Ｖｏと電流ＩＬを要素にして出力電圧を検出し、スイッチング回路を構成するスイッチＱ１〜Ｑ４、及びＱ１’〜Ｑ４’のスイッチ動作を制御する。
【０００４】
この回路の動作は以下に説明する３つの基本動作から成る。
【０００５】
第１の直列接続モードは次のように駆動される。スイッチング回路１−１のスイッチＱ１、Ｑ４とＱ２、Ｑ３と、及び、スイッチング回路１−２のスイッチＱ１’、Ｑ４’とＱ２’、Ｑ３’とはそれぞれペアーで交互にオン・オフ動作を行う（以下、同時にオン・オフする場合を（Ｑ１、Ｑ４）と括弧で括って標記する）。例えば、スイッチ（Ｑ１、Ｑ４）及びスイッチ（Ｑ１’、Ｑ４’）が同期してオンしているときは、出力トランスＴ１及びＴ２には同方向に電流が流れる。このとき、第一直流電源及び第二直流電源のそれぞれが最大出力電圧Ｖｍａｘで等しいとすると、出力点ａ，ｂ間の電圧Ｖｄは両出力トランスＴ１及びＴ２の和である２Ｖｍａｘの電圧が現れる。同様に、スイッチング回路１−１のスイッチ（Ｑ２、Ｑ３）とスイッチング回路１−２のスイッチ（Ｑ２’、Ｑ３’）が同期してオンしているときは、出力トランスＴ１及びＴ２には上記とは逆向きで両出力トランスには同方向の電流が流れるので、出力点ａ，ｂには上記と同様に２Ｖｍａｘの電圧が現れる。これは、第一直流電源と第二直流電源とが直列接続しているためである。このとき、第一直流電源と第二直流電源の最大出力電流がＩｍａｘで等しいとすれば、直流接続時の最大電流はＩｍａｘとなる。
【０００６】
第２の並列接続モードは次のように駆動される。スイッチング回路１−１のスイッチ（Ｑ１、Ｑ４）をオンし、これに同期してスイッチング回路１−２のスイッチ（Ｑ２’、Ｑ３’）をオンしたときは、出力トランスＴ１とＴ２とが互いに逆方向に電流が流れるので並列接続となり、出力点ａ，ｂ間にはＶｍａｘが現れる。また、スイッチング回路１−１のスイッチ（Ｑ２、Ｑ３）をオンし、これに同期してスイッチング回路１−２のスイッチ（Ｑ１’、Ｑ４’）をオンしたときは、出力トランスＴ１、Ｔ２には上記とは逆方向に電流が流れ、出力点ａ，ｂ間には上記と同様にＶｍａｘが現れる。これは、第一直流電源と第二直流電源とが並列接続しているためであり、出力点ａ，ｂから得られる最大電流は２Ｉｍａｘとなる。
【０００７】
第３の単独モードは次のように駆動される。スイッチング回路１−１のみを作動させてスイッチング回路１−２を非作動とする（デッドタイム期間）、あるいは、スイッチング回路１−１を非作動として（デッドタイム期間）スイッチング回路１−２のみを作動させる。即ち、第一直流電源のみ、又は第二直流電源のみを作動させるものであり、出力点ａ，ｂ間にはＶｍａｘが現れ、最大出力電流はＩｍａｘとなる。
【０００８】
本公知例の駆動方法は、制御回路であるＣＯＮＴにより一定のスイッチング周期Ｔｓでスイッチング変換部１−１及びスイッチング変換部１−２の各スイッチのゲートに信号を与えて、上記第１から第３の駆動モードのいずれかのモードにより駆動する。さらに、スイッチング変換部１−１の各スイッチＱ１、Ｑ２、Ｑ３及びＱ４に与えるゲート信号とスイッチング変換部１−２の各スイッチＱ１’、Ｑ２’、Ｑ３’及びＱ４’に与えるゲート信号との間に位相差を設けて駆動モード１の直列接続する期間と駆動モード２の並列接続する期間とをスイッチング周期Ｔｓの期間内において位相差制御により決定する。
【０００９】
即ち、本公知例においては上記３モードのいずれかを選択して駆動するものであり、そのために出力端ａ,ｂ間の最低電圧はＶｍａｘとなり、このときの最大電流は第３の単独モードのときがＩｍａｘで第２の並列接続モードのときが２Ｉｍａｘとなる。
【００１０】
図５は上記定電力出力電源装置の出力特性図を表す。横軸が負荷ＲＬに供給することができる出力電流で縦軸が出力電圧を示す。同図において、Ｖ２及びＩ１が第一又は第二直流電源の負荷ＲＬに供給可能な最大出力電圧及び最大出力電流をそれぞれ示し（第一直流電源及び第二直流電源の最大出力電圧、最大出力電流をそれぞれ等しくＶ２、Ｉ１と仮定）、Ｖ１、Ｉ２が第一及び第二直流電源の負荷ＲＬに供給可能な最大出力電圧（２Ｖ２）、最大出力電流（２Ｉ１）をそれぞれ示す。従って、上記の公知例においては設定可能な範囲は、出力電圧がＶ１とＶ２の間となる。
【特許文献１】特開２００２−１１２５４８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記公知例においては、スイッチング回路１−１のスイッチ（Ｑ１、Ｑ４）と（Ｑ２、Ｑ３）、及び、スイッチング回路１−２のスイッチ（Ｑ１’、Ｑ４’）と（Ｑ２’、Ｑ３’）はそれぞれ固定した時比率で交互に動作させるのみである。そのために、制御可能な出力電圧はＶｍａｘと２Ｖｍａｘとの間の電圧であり、Ｖｍａｘ以下の領域について制御することができないという課題があった。
【００１２】
また、制御回路は、負荷ＲＬに供給される電圧Ｖｏと電流ＩＬを要素にして出力電圧を検出して、スイッチング回路の８個のスイッチを位相変調により制御する必要があるが、上記公知例のようなアナログ回路を使用する場合は、多数のＩＣを必要とするとともに、出力ハザードを消去するためのコンデンサやワンショットパルス発生用のコンデンサを多数使用しなければならず、物理的に回路規模が増大するというが課題があった。また、スイッチング時におけるノイズや、周囲温度の変化に対してアナログ回路の場合は影響を受けやすく、制御精度が悪化するという課題があった。
【課題を解決するための手段】
【００１３】
本発明は上記課題を解決するために以下の手段を講じた。
【００１４】
請求項１に係る本発明においては、出力を共通にする第一直流電源と第二直流電源と、前記出力を検出するモニター手段と、前記モニター手段により検出されたモニター電圧と設定電圧とを比較して誤差電圧を出力する差動回路と、前記誤差電圧を入力して前記第一直流電源と第二直流電源とを並列制御及び直列制御を行う制御回路とを備えた直流電源装置であって、前記制御回路は、最大電圧が前記所定値と同一又は前記所定値より低い並列制御三角波と、最小電圧が前記所定値と同一又は前記所定値より高く、前記並列制御三角波とその位相を異にする直列制御三角波を生成する三角波生成回路と、前記差動回路から出力された誤差電圧と、前記三角波発生回路から生成された並列制御三角波及び直列制御三角波を入力し、前記並列制御三角波の電位と前記誤差電圧とを比較して前記並列接続を行う期間を制御する並列位相シフト制御信号と、前記直列制御三角波の電位と前記誤差電圧とを比較して前記直列接続を行う期間を制御する直列位相シフト制御信号とを出力するコンパレータ回路と、前記並列位相シフト制御信号と前記直列位相シフト制御信号とを入力し、前記第一直流電源と前記第二直流電源の出力を制御するためのドライブ信号を生成する論理回路とを備え、前記誤差電圧が所定値より低いときは、前記誤差電圧に基づく位相シフト制御により前記第一直流電源と前記第二直流電源とを並列接続する期間を制御する並列制御を行い、前記誤差電圧が所定値より高いときは、前記誤差電圧に基づく位相シフト制御により前記第一直流電源と前記第二直流電源とを直列接続する期間を制御する直列制御を行う直流電源装置とした。
【００１６】
請求項２に係る本発明においては、前記並列位相シフト制御信号は、前記誤差電圧が前記並列制御三角波の電位よりも高いときに反転し、前記論理回路は、前記反転した並列位相シフト制御信号を入力して前記第一直流電源と前記第二直流電源とを並列接続するためのドライブ信号を生成し、前記並列位相シフト制御信号が反転している反転期間に応じて前記並列接続する期間を制御する請求項１に記載の直流電源装置とした。
【００１７】
請求項３に係る本発明においては、前記直列位相シフト制御信号は、前記誤差電圧が前記直列制御三角波の電位よりも高いときに反転し、前記論理回路は、前記反転した直列位相シフト制御信号を入力して前記第一直流電源と前記第二直流電源とを直列接続するためのドライブ信号を生成し、前記直列位相シフト制御信号が反転している反転期間に応じて前記直列接続する期間を制御する請求項１又は請求項２に記載の直流電源装置とした。
【００１８】
請求項４に係る本発明においては、前記第一直流電源及び前記第二直流電源はそれぞれ
、前記論理回路からのドライブ信号に応じて作動する複数のスイッチから構成されるスイ
ッチング回路と、前記スイッチング回路から入力した電圧を増幅する出力トランスと、前
記出力トランスの出力を整流する整流回路とを有する請求項１から請求項３のいずれか１項に記載の直流電源装置とした。
【発明の効果】
【００１９】
本発明によれば、設定電圧と直流電源装置の出力をモニターしたモニター電圧とを比較して誤差電圧を発生させ、その誤差電圧が所定値以下である場合には２台の直流電源を並列接続する並列制御を行い、所定値以上である場合には直列接続して直列制御を行って出力するとともに、誤差電圧が所定値以下の並列制御を行う場合には、誤差電圧の大きさに応じた位相シフト制御により並列接続の期間を制御するので、低出力電圧領域において任意の出力電圧を設定することができ、かつ、２台の直流電源を並列接続した最大出力電流を供給することができる。
【００２０】
さらに、２台の直流電源の並列接続及び直列接続、また、位相シフト制御による接続期間の制御を論理回路により発生させたドライブ信号により行うため、制御回路の回路規模を縮小させることができ、かつ、外部ノイズや環境温度の変化による影響を受けることなく安定に動作させることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について説明する。
【００２２】
図１は、本発明の実施の形態における回路ブロック図である。第一直流電源１と第二直流電源２を共通に接続して図示しない負荷に対して電力３を供給する。この電力３をモニター手段４により監視し、モニター電圧５を出力する。モニター手段４からのモニター電圧５と電力３の電圧を設定するための設定電圧６とを比較する差動回路７と、差動回路７からの誤差電圧を入力して第一直流電源１と第二直流電源２とを制御するための制御回路８とから構成されている。
【００２３】
制御回路８は、差動回路７から誤差電圧を入力し、誤差電圧が所定値より大きくなった場合には、第一直流電源１と第二直流電源２とを直列接続するようドライブ信号を第一直流電源１及び第二直流電源２へ出力する。一方、誤差電圧が所定値よりも小さいときは第一直流電源１と第二直流電源２とを並列接続するようドライブ信号を出力する。そして、直流接続及び並列接続のいずれの場合にも、誤差電圧の大きさに応じた位相シフト制御により第一直流電源１と第二直流電源２との接続期間を制御して、所定の電力３を負荷へ供給する。
【００２４】
制御回路８は、三角波生成回路９と、差動回路７から入力する誤差電圧と三角波生成回路９から生成された三角波とを比較するコンパレータ回路１０と、コンパレータ回路１０からの情報に基づいて第一直流電源１及び第二直流電源２を制御する論理回路１１とから構成される。
【００２５】
三角波生成回路９は、図１の挿入グラフに示すように、最大電圧が所定値１４と同一か又は低い並列制御三角波１５と、最小電圧が所定値１４と同一か又は高い直列制御三角波１６とを生成して出力する。並列制御三角波１５と直列制御三角波１６とは位相を異にし、図１においては所定値１４を中心に対称な波形としている。
【００２６】
コンパレータ回路１０は、差動回路７から入力する誤差電圧と並列制御三角波１５と比較して並列位相シフト制御信号を、直列制御三角波１６と比較して直列位相シフト制御信号を論理回路１１へ出力する。誤差電圧が所定値１４より小さく、並列制御三角波１５より誤差電圧が高くなった場合には、並列位相シフト制御信号を反転させて論理回路１１へ出力する。論理回路１１は、反転された並列位相シフト制御信号を検出し、第一直流電源１と第二直流電源２とを並列接続するためのドライブ信号を第一直流電源１及び第二直流電源２へ出力する。誤差電圧が所定値１４より高く、直列制御三角波１６より誤差電圧が高くなった場合には、直列位相シフト制御信号を反転させて論理回路１１へ出力する。論理回路１１は、反転された直列位相シフト制御信号を検出し、第一直流電源１と第二直流電源２とを直列接続するためのドライブ信号を出力する。
【００２７】
論理回路１１はＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）を使用することができる。ただし、ＦＰＧＡに限定されるものではなく、並列位相シフト制御信号と直列位相シフト制御信号から論理演算を行い、第一直流電源１及び第二直流電源２のスイッチ群を制御するドライブ信号を生成するものであれば適用することができる。
【００２８】
そして、上記並列接続及び直流接続の接続期間は並列位相シフト制御信号及び直列位相シフト制御信号の反転期間に依存させる。具体的には、誤差電圧が並列制御三角波１５により制御される電圧範囲、即ち、所定値１４より低い電圧範囲においては、並列位相シフト制御信号の反転期間に並列接続の期間を比例させる。これにより、誤差電圧が高いほど負荷に供給する電力３を増加させることができる。そして、誤差電圧が低い場合には並列位相シフト制御信号の反転期間が短くなるようにして、負荷に対して供給する電力３の電圧を任意の低電圧に設定することができる。ただし、この場合であっても、第一直流電源１及び第二直流電源２のそれぞれの最大定格電流を加えた電流を供給することが可能となる。
【００２９】
一方、誤差電圧が直列制御三角波１６により制御される電圧範囲、即ち、所定値１４より大きい場合には、直列位相シフト制御信号の反転期間に直列接続の期間を比例させる。これにより、誤差電圧が高いほど負荷に供給する電圧を上昇させて、供給する電力３を増大させることができる。
【００３０】
次に、本発明の実施の形態をより具体的に説明する。
【００３１】
差動回路７は、差動増幅回路１２と、その出力を入力する積分回路１３により構成している。差動増幅回路１２の入力端子にはモニター手段４からのモニター電圧５と電力３の電圧を設定するための設定電圧６を抵抗Ｒ１及び抵抗Ｒ２を介して入力する。差動増幅回路１２は抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４により定まる増幅率でモニター電圧５と設定電圧６との間の誤差電圧を出力する。積分回路１３は抵抗Ｒ５と容量Ｃ１により定まる比例係数を乗じた積分電圧を出力し、位相を最適化する。なお、差動回路７として図１に示した回路に限定されるものではなく、誤差電圧を出力できるものであれば適用することができる。
【００３２】
図２は、本実施の形態に使用される第一直流電源１と第二直流電源２を示す具体的な回路図である。
【００３３】
第一直流電源１は、スイッチング回路２１ａと、スイッチング回路２１ａからの出力を増幅する出力トランス２２ａと、出力トランス２２ａの出力を整流する整流回路２３ａから構成されている。同様に、第二直流電源２は、スイッチング回路２１ｂと、スイッチング回路２１ｂからの出力を増幅する出力トランス２２ｂと、出力トランス２２ｂの出力を整流する整流回路２３ｂから構成されている。第一直流電源１の出力と第二直流電源２の出力とは共通接続点２５、２６において共通に接続している。さらに共通接続点２５と負荷ＲＬとの間に直列に出力チョークコイルＬを、並列に平滑用容量Ｃｏを接続する。なお、以下の説明において、出力トランスＴＲａとＴＲｂの巻き線は同一であり入力電圧に対して同倍率の出力電圧を出力するものとする。
【００３４】
スイッチング回路２１ａと２１ｂの入力には共通の電源からＤＣ電圧Ｖｉｎが供給される。スイッチング回路２１ａは、４つのＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）からなるスイッチＱａ１、Ｑａ２、Ｑａ３、Ｑａ４をフルブリッジに構成している。同様にスイッチング回路２１ｂは、４つのＦＥＴからなるスイッチＱｂ１、Ｑｂ２、Ｑｂ３、Ｑｂ４をフルブリッジに構成している。各スイッチを構成するＦＥＴは、そのゲートに電圧を印加する／しないにより、オン／オフ動作を行う。このスイッチング回路２１ａは、スイッチＱａ１とＱａ４、Ｑａ２とＱａ３がペアー動作を行う。スイッチング回路２１ｂも同様に、Ｑｂ１とＱｂ４、Ｑｂ２とＱｂ３がペアー動作する。
【００３５】
出力トランス２２ａの出力側の正極（＋）及び負極（−）は、整流回路２３ａの順方向直列接続されたダイオードＤａ１とＤａ２の接続点及びダイオードＤａ３とＤａ４の接続点にそれぞれ接続している。同様に、出力トランス２２ｂの出力側の正極（＋）及び負極（−）は、整流回路２３ｂの順方向直列接続されたダイオードＤｂ１とＤｂ２の接続点及びダイオードＤｂ３とＤｂ４の接続点にそれぞれ接続している。そして、出力トランス２２ａの負極（−）と出力トランス２２ｂの正極（＋）とを接続点２４で共通に接続する。
【００３６】
従って、スイッチＱａ１とＱａ４、Ｑｂ２とＱｂ３がオンしている場合には（以下、（Ｑａ１、Ｑａ４、Ｑｂ２、Ｑｂ３）と略記する。）、出力トランス２２ａと２２ｂは互いに逆方向に電流が流れ、第一直流電源１と第二直流電源２とは並列接続となる。スイッチ（Ｑａ２、Ｑａ３、Ｑｂ１、Ｑｂ４）がオンする場合も同様に並列接続となる。また、スイッチ（Ｑａ１、Ｑａ４、Ｑｂ１、Ｑｂ４）及び（Ｑａ２、Ｑａ３、Ｑｂ２、Ｑｂ３）がそれぞれオンする場合は、出力トランス２２ａと２２ｂに流れる電流が互いに同相となるので直列接続となる。
【００３７】
モニター手段４は、負荷ＲＬへ出力する出力端２８、２９の電圧を検出し、図１に示すようにモニター電圧５を差動回路７へ出力する。モニター手段４を単に出力端２８、２９の間の電圧を伝達する配線とすることができる。また、出力端にノイズやリップル等が重畳される場合にはフィルター回路を構成してノイズやリップルを除去したモニター電圧５を出力することができる。
【００３８】
図３は、本実施の形態における動作を説明するための概念的なタイミングチャート図である。
【００３９】
図３において、横軸が時間を示す。縦軸は上段から、クロック信号、このクロック信号に同期して三角波生成回路９において生成される直列制御三角波、並列制御三角波、差動回路７から出力される誤差電圧ΔＶ、コンパレータ回路１０から論理回路１１へ出力される並列位相シフト制御信号、直列位相シフト制御信号、誤差電圧の変化に対応する期間ＩＴ１〜ＩＴ８、論理回路１１から出力されるスイッチング回路２１ａ及び２１ｂを切替えるためのドライブ信号、共通接続点２５と２６の間の電圧Ｖｄを示し、Ｖａが並列接続時の電圧、Ｖａ+Ｖｂが直列接続時の電圧をそれぞれ示す。ここで、Ｐａ１、Ｐａ２、Ｐａ３、Ｐａ４、Ｐｂ１、Ｐｂ２、Ｐｂ３、Ｐｂ４は論理回路１１が生成するドライブ信号を示し、スイッチング回路２１ａ及び２１ｂを構成するスイッチＱａ１、Ｑａ２、Ｑａ３、Ｑａ４、Ｑｂ１、Ｑｂ２、Ｑｂ３、Ｑｂ４の各ゲートへ与えられる。また、三角波生成回路９における並列制御三角波と直列制御三角波は、クロック信号に同期して生成され、所定値１４（図１の挿入グラフ）を中心にして対称な波形を有している。なお、本タイミングチャート図においては、理解を容易にするために、各信号間のデッドタイムを省略している。
【００４０】
まず、ＩＴ１からＩＴ４の期間について説明する。これらの期間は、第一直流電源１と第二直流電源２とを並列接続する並列制御を行っている。
【００４１】
期間ＩＴ１においては、誤差電圧ΔＶは並列制御三角波の電位よりも低い。そのために、並列位相シフト制御信号及び直列位相シフト制御信号はいずれもＨレベルを維持している。このとき論理回路１１から出力されるドライブ信号は、（Ｐａ１、Ｐａ３、Ｐｂ２、Ｐｂ４）と（Ｐａ２、Ｐａ４、Ｐｂ１、Ｐｂ３）とが、クロック信号に同期して交互にオン、オフを行って切り替わる。そのため、出力トランス２２ａ、２２ｂの入力端子にはＤＣ電圧Ｖｉｎが印加されず、電流が流れない。従って、共通接続点２５と２６間に電圧が現れない。
【００４２】
期間ＩＴ２においては、誤差電圧ΔＶが上昇し、並列制御三角波の電位よりも高い期間が発生する。コンパレータ回路１０は、誤差電圧ΔＶと並列制御三角波とを比較し、誤差電圧ΔＶの高い期間、並列位相シフト制御信号をＨレベルからＬレベルへ反転させる。論理回路１１はこの並列位相シフト制御信号を検出し、（Ｐａ３、Ｐａ４）のペアーと（Ｐｂ３、Ｐｂ４）のペアーの位相を期間ｔ１シフトさせて、ドライブ信号としてスイッチング回路２１ａ及び２１ｂへ出力する。そうすると、ドライブ信号（Ｐａ１、Ｐａ４、Ｐｂ２、Ｐｂ３）が同時にＨレベルとなる期間ｔ１が発生して、スイッチ（Ｑａ１、Ｑａ４、Ｑｂ２、Ｑｂ３）が期間ｔ１の間同時にオンし、出力トランス２２ａと２２ｂに互いに逆方向の電流を流し、第一直流電源１と第二直流電源２とを並列接続する。その結果、共通接続点２５と２６には期間ｔ１の間電圧Ｖａが発生する。クロック信号の次の半周期においてもドライブ信号（Ｐａ２、Ｐａ３、Ｐｂ１、Ｐｂ４）が同時にＨレベルとなる期間ｔ１が発生し、期間ｔ１の間スイッチ（Ｑａ２、Ｑａ３、Ｑｂ１、Ｑｂ４）を同時にオンし、出力トランス２２ａと２２ｂに互いに逆方向の電流を流し、上記と同様に並列接続する。
【００４３】
期間ＩＴ３においては、誤差電圧ΔＶがさらに上昇し、並列制御三角波の電位よりも高い期間がさらに長くなる。コンパレータ回路１０は、誤差電圧ΔＶと並列制御三角波とを比較し、誤差電圧ΔＶの高い期間に並列位相シフト制御信号をＨレベルからＬレベルへ反転させる。ＩＴ３における並列位相シフト制御信号の反転期間に応じて、論理回路１１は、ドライブ信号のうち（Ｐａ３、Ｐａ４、Ｐｂ３、Ｐｂ４）の位相を期間ｔ２シフトさせて出力する。その結果、スイッチング回路２１ａ及び２１ｂのスイッチ（Ｑａ１、Ｑａ４、Ｑｂ２、Ｑｂ３）が同時にオンする期間ｔ２が発生して出力トランス２２ａと２２ｂに互いに逆方向の電流を流し、期間ｔ２の間並列接続する。同様にクロック信号の次の半周期は、スイッチ（Ｑａ２、Ｑａ３、Ｑｂ１、Ｑｂ４）が同時にオンし、期間ｔ２の間並列接続する。その結果、共通接続点２５、２６には期間ｔ２の間電圧Ｖａが現れ、負荷ＲＬレベルに出力する電力３を増大させる。
【００４４】
期間ＩＴ４は、誤差電圧ΔＶが並列制御三角波の最大電位を越えた場合である。コンパレータ回路１０はＬレベルが持続する並列位相シフト制御信号を出力する。論理回路１１はこの並列位相シフト制御信号を検出してドライブ信号のうち、（Ｐａ１、Ｐａ２、Ｐｂ１、Ｐｂ２）に対して（Ｐａ３、Ｐａ４、Ｐｂ３、Ｐｂ４）の位相をクロック信号の半周期である期間ｔ３シフトさせる。その結果、クロック信号の半周期（期間ｔ３）はドライブ信号（Ｐａ１、Ｐａ４、Ｐｂ２、Ｐｂ３）が同時にＨレベルとなり、次の半周期もドライブ信号（Ｐａ２、Ｐａ３、Ｐｂ１、Ｐｂ４）が同時にＨレベルとなる。その結果、スイッチ（Ｑａ１、Ｑａ４、Ｑｂ２、Ｑｂ３）と（Ｑａ２、Ｑａ３、Ｑｂ１、Ｑｂ４）とが交互にオンして、出力トランス２２ａ及び２２ｂに互いに逆方向の電流が半周期ごとに反転して流れ、並列接続が持続される。このとき共通接続点２５と２６の間にはＶａの電圧がｔ３の期間中連続して現れることになる。
【００４５】
次に期間ＩＴ５からＩＴ８における動作を説明する。これらの期間は第一直流電源１と第二直流電源２とを直列接続する直列制御を行っている。
【００４６】
期間ＩＴ５においては、誤差電圧ΔＶが、並列制御三角波と直列制御三角波との間にあるため、上記ＩＴ４の制御を持続している。この期間は、出力トランス２２ａ及び２２ｂに同方向の電流を半周期ごとに反転させて流す並列接続の状態が維持されている。
【００４７】
期間ＩＴ６においては、誤差電圧ΔＶが直列制御三角波よりも高い期間が発生している。コンパレータ回路１０は、誤差電圧ΔＶと直列制御三角波の電位とを比較し、誤差電圧ΔＶが高い期間、直列位相シフト制御信号を反転させる。論理回路１１はこの直列位相シフト制御信号を検出して、ドライブ信号（Ｐａ１、Ｐａ２、Ｐａ３、Ｐａ４）に対してドライブ信号（Ｐｂ１、Ｐｂ２、Ｐｂ３、Ｐｂ４）の位相を期間ｔ４シフトさせる。その結果、ドライブ信号（Ｐａ２、Ｐａ３、Ｐｂ２、Ｐｂ３）と（Ｐａ１、Ｐａ４、Ｐｂ１、Ｐｂ４）とが期間ｔ４の間交互に同時にＨレベルとなる。その他の期間はＩＴ４又はＩＴ５の状態を維持している。その結果、スイッチング回路２１ａ、２１ｂのスイッチ（Ｑａ２、Ｑａ３、Ｑｂ２、Ｑｂ３）と（Ｑａ１、Ｑａ４、Ｑｂ１、Ｑｂ４）とが交互に期間ｔ４の間同時にオンする。そして、このオン期間は出力トランス２２ａと２２ｂには同方向の電流が流れるので、第一直流電源１と第二直流電源２とは直列接続となる。このとき、共通接続点２５と２６の間には半周期ごとに期間ｔ４の間Ｖａ+Ｖｂの電圧Ｖｄが現れる。電圧Ｖｄは概ね第一直流電源１と第二直流電源２の出力電圧の和となる。従って、ＩＴ６の期間においては、並列接続の出力状態に、半周期ごと期間ｔ４の直列接続が割り込む出力状態となる。
【００４８】
期間ＩＴ７においては、誤差電圧ΔＶが更に増大している。そのために、コンパレータ回路１０から出力される直列位相シフト制御信号の反転期間は、ＩＴ６よりも更に長くなる。この直列位相シフト制御信号を論理回路１１が検出して、期間ｔ５の間直列接続するドライブ信号をスイッチング回路２１ａ及び２１ｂのスイッチへ出力し、負荷ＲＬへ供給する電力３を増加させる。
【００４９】
期間ＩＴ８は、誤差電圧ΔＶが直列制御三角波の最高電位よりも高くなった場合である。このときにコンパレータ回路１０から出力される直列位相シフト制御信号は反転電位であるＬレベルを維持し、この直列位相シフト制御信号を論理回路１１が検出し、第一直流電源１と第二直流電源２とを直列接続するドライブ信号を、スイッチング回路２１ａと２１ｂへ出力する。即ち、ドライブ信号（Ｐａ１、Ｐａ２、Ｐａ３、Ｐａ４）に対してドライブ信号（Ｐｂ１、Ｐｂ２、Ｐｂ３、Ｐｂ４）を半周期である期間ｔ６シフトさせる。これにより、スイッチ（Ｑａ２、Ｑａ３、Ｑｂ２、Ｑｂ３）と（Ｑａ１、Ｑａ４、Ｑｂ１、Ｑｂ４）とが交互に同時にオンして直列接続の状態とする。共通接続点２５と２６の間には電圧Ｖａ+Ｖｂがｔ６の期間中連続して現れる。
【００５０】
以上の説明において、ドライブ信号の各信号間にデッドタイムを設けていない。実際には、例えばクロック周期を２０μｓｅｃ（マイクロ秒）として、ドライブ信号（Ｐａ１、Ｐａ２、Ｐａ３、Ｐａ４）又は（Ｐｂ１、Ｐｂ２、Ｐｂ３、Ｐｂ４）の各信号の間に１〜３μｓｅｃのデッドタイムを設け、遷移期間に異常電流が流れるのを防止している。
【図面の簡単な説明】
【００５１】
【図１】本実施の形態における直流電源装置の回路ブロック図である。
【図２】本実施の形態における直流電源装置の第一直流電源及び第二直流電源の回路図である。
【図３】本実施の形態における直流電源装置の動作説明用のタイミングチャート図である。
【図４】従来公知の直流電源装置の回路図である。
【図５】定電力装置の出力特性図である。
【符号の説明】
【００５２】
１  第一直流電源
２  第二直流電源
３  電力
４  モニター手段
５  モニター電圧
６  設定電圧
７  差動回路
８  制御回路
９  三角波生成回路
１０  コンパレータ回路
１１  論理回路
１２  差動増幅回路
１３  積分回路
１４  所定値
１５  並列制御三角波
１６  直列制御三角波
２１ａ、２１ｂ  スイッチング回路
２２ａ、２２ｂ  出力トランス
２３ａ、２３ｂ  整流回路
２４  接続点
２５、２６  共通接続点
２８、２９  出力端
【図１】
0004795761.tif 000002
【図２】
0004795761.tif 000003
【図３】
0004795761.tif 000004
【図４】
0004795761.tif 000005
【図５】
0004795761.tif 000006