(57)【特許請求の範囲】
【請求項１】
バッファを備える演算回路を制御するコンピュータに、
前記バッファから該バッファに格納されているデータのデータ量を取得し、
取得された前記データ量が第１閾値より小さい場合には、前記演算回路の動作速度を高くするパラメータの設定を前記演算回路に行い、取得された前記データ量が第２閾値より大きい場合には、前記演算回路の動作速度を低くするパラメータの設定を前記演算回路に行う、
処理を実行させる制御プログラム。
【請求項２】
請求項１に記載の制御プログラムにおいて、
前記バッファは、前記演算回路の入力に接続されたバッファ、前記演算回路の出力に接続されたバッファ、前記演算回路に他の回路を介して接続されたバッファのいずれかを含むことを特徴とする制御プログラム。
【請求項３】
バッファを備える演算回路を制御する制御装置であって、
前記バッファから該バッファに格納されているデータのデータ量を取得する取得部と、
取得された前記データ量が第１閾値より小さい場合には、前記演算回路の動作速度を高くするパラメータの設定を前記演算回路に行い、取得された前記データ量が第２閾値より大きい場合には、前記演算回路の動作速度を低くするパラメータの設定を前記演算回路に行う設定部と、
を備える制御装置。
【請求項４】
バッファを備える演算回路を制御する制御装置により、
前記バッファから該バッファに格納されているデータのデータ量を取得し、
取得された前記データ量が第１閾値より小さい場合には、前記演算回路の動作速度を高くするパラメータの設定を前記演算回路に行い、取得された前記データ量が第２閾値より大きい場合には、前記演算回路の動作速度を低くするパラメータの設定を前記演算回路に行う、
処理を実行する制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算回路の動作速度を制御する動作速度制御プログラム、動作速度制御装置、動作速度制御方法に関するものである。
【背景技術】
【０００２】
近年のＬＳＩ（Large Scale Integrated circuit）チップは、消費電力の増加とともに発熱量が大きくなり、ＬＳＩの性能の向上の妨げとなっている。そこで、消費電力を下げるために、チップの動作中に電源電圧と動作周波数を下げることにより動作速度を下げる機能を備えたハードウェアが実用化されている。
【０００３】
なお、本発明の関連ある従来技術として、ＭＰＥＧ（Moving Picture Experts Group）ストリームの復号化において、ＭＰＥＧストリームの特性に応じて、電源電圧や動作周波数を動的に増加させることにより、ＱｏＳ（Quality of Service）を維持するためのものがある（例えば、特許文献１参照）。
【特許文献１】特開２００４−１５３５５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した消費電力低減のための機能は、動作中のどのタイミングで電源電圧と動作周波数を変化させるかというスケジューリングの問題を抱えている。また、アプリケーションを特定すれば、最適なスケジューリングが求められるケースもあるが、汎用的なスケジューリング方法は存在していない。
【０００５】
また、上述したＭＰＥＧストリームの復号化において適切な電源電圧や動作周波数の制御を行うためには、ＭＰＥＧの専門知識を持つ設計者がＭＰＥＧのパラメータを用いた専用の制御方法を設計する必要がある。
【０００６】
本発明は上述した問題点を解決するためになされたものであり、演算回路に対する汎用的な動作速度の制御を行うことができる動作速度制御プログラム、動作速度制御装置、動作速度制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するため、本発明は、少なくとも一つの演算回路であって、その入出力側の少なくともいずれか一方側に設けられた少なくとも一つのバッファを有する演算回路の動作速度の制御をコンピュータに実行させる動作速度制御プログラムであって、前記演算回路の処理状態による影響を受けるバッファの状態をバッファ状態値として取得するバッファ状態取得ステップと、前記バッファ状態取得ステップにより取得されたバッファ状態値に基づいて、前記演算回路の動作速度に影響を与えるパラメータである動作速度パラメータの設定を行う動作速度パラメータ設定ステップとをコンピュータに実行させるものである。
【０００８】
また、本発明に係る動作速度制御プログラムにおいて、前記動作速度パラメータ設定ステップは、予め設定された閾値と前記バッファ状態値との比較を行い、前記バッファ状態値が前記閾値を上回った場合、もしくは下回った場合に前記動作速度パラメータの切り替えを行うことを特徴とするものである。
【０００９】
また、本発明に係る動作速度制御プログラムにおいて、前記動作速度パラメータ設定ステップは、前記演算回路において割り込み処理が入る可能性に基づいて、前記閾値を変化させることを特徴とするものである。
【００１０】
また、本発明に係る動作速度制御プログラムにおいて、前記動作速度パラメータ設定ステップは、前記バッファ状態値と所定の関数を用いて前記動作速度パラメータを算出することを特徴とするものである。
【００１１】
また、本発明に係る動作速度制御プログラムにおいて、前記演算回路の影響を受けるバッファは、前記演算回路の入力に接続されたバッファ、前記演算回路の出力に接続されたバッファ、前記演算回路に他の回路を介して接続されたバッファのいずれかを含むことを特徴とするものである。
【００１２】
また、本発明に係る動作速度制御プログラムにおいて、前記バッファ状態取得ステップは、複数のバッファから取得したバッファ状態値に基づいて新たなバッファ状態値を算出し、前記動作速度パラメータ設定ステップは、前記新たなバッファ状態値に基づいて動作速度パラメータの設定を行うことを特徴とするものである。
【００１３】
また、本発明に係る動作速度制御プログラムにおいて、前記動作速度パラメータ設定ステップは、複数の演算回路に対して動作速度パラメータの設定を行うことを特徴とするものである。
【００１４】
また、本発明に係る動作速度制御プログラムにおいて、前記バッファ状態値は、前記バッファに溜まっているデータ量であることを特徴とするものである。
【００１５】
また、本発明に係る動作速度制御プログラムにおいて、前記動作速度パラメータは、前記演算回路の電源電圧または動作周波数を含むことを特徴とするものである。
【００１６】
また、本発明は、少なくとも一つの演算回路であって、その入出力側の少なくともいずれか一方側に設けられた少なくとも一つのバッファを有する演算回路の動作速度の制御を行う動作速度制御装置であって、前記演算回路の処理状態による影響を受けるバッファの状態をバッファ状態値として取得するバッファ状態取得部と、前記バッファ状態取得部により取得されたバッファ状態値に基づいて、前記演算回路の動作速度に影響を与えるパラメータである動作速度パラメータの設定を行う動作速度パラメータ設定部とを備えたものである。
【００１７】
また、本発明に係る動作速度制御装置において、前記動作速度パラメータ設定部は、予め設定された閾値と前記バッファ状態値との比較を行い、前記バッファ状態値が前記閾値を上回った場合、もしくは下回った場合に前記動作速度パラメータの切り替えを行うことを特徴とするものである。
【００１８】
また、本発明に係る動作速度制御装置において、前記動作速度パラメータ設定部は、前記演算回路において割り込み処理が入る可能性に基づいて、前記閾値を変化させることを特徴とするものである。
【００１９】
また、本発明に係る動作速度制御装置において、前記動作速度パラメータ設定部は、前記バッファ状態値と所定の関数を用いて前記動作速度パラメータを算出することを特徴とするものである。
【００２０】
また、本発明に係る動作速度制御装置において、前記演算回路の影響を受けるバッファは、前記演算回路の入力に接続されたバッファ、前記演算回路の出力に接続されたバッファ、前記演算回路に他の回路を介して接続されたバッファのいずれかを含むことを特徴とするものである。
【００２１】
また、本発明に係る動作速度制御装置において、前記バッファ状態取得部は、複数のバッファから取得したバッファ状態値に基づいて新たなバッファ状態値を算出し、前記動作速度パラメータ設定部は、前記新たなバッファ状態値に基づいて動作速度パラメータの設定を行うことを特徴とするものである。
【００２２】
また、本発明に係る動作速度制御装置において、前記動作速度パラメータ設定部は、複数の演算回路に対して動作速度パラメータの設定を行うことを特徴とするものである。
【００２３】
また、本発明に係る動作速度制御装置において、前記バッファ状態値は、前記バッファに溜まっているデータ量であることを特徴とするものである。
【００２４】
また、本発明に係る動作速度制御装置において、前記動作速度パラメータは、前記演算回路の電源電圧または動作周波数を含むことを特徴とするものである。
【００２５】
また、本発明は、少なくとも一つの演算回路であって、その入出力側の少なくともいずれか一方側に設けられた少なくとも一つのバッファを有する演算回路の動作速度の制御を行う動作速度制御方法であって、前記演算回路の処理状態による影響を受けるバッファの状態をバッファ状態値として取得するバッファ状態取得ステップと、前記バッファ状態取得ステップにより取得されたバッファ状態値に基づいて、前記演算回路の動作速度に影響を与えるパラメータである動作速度パラメータの設定を行う動作速度パラメータ設定ステップとを実行するものである。
【発明の効果】
【００２６】
本発明によれば、演算回路に対する汎用的な動作速度の制御を行うことができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態について図面を参照しつつ説明する。
【００２８】
本実施の形態においては、動作速度制御装置をＭＰＥＧ２デコーダに適用した例について説明する。
【００２９】
まず、ＭＰＥＧ２デコーダの構成について説明する。
【００３０】
図１は、本実施の形態に係るＭＰＥＧ２デコーダの構成の一例を示すブロック図である。このＭＰＥＧ２デコーダは、バッファ１０ａ，１０ｂ，１０ｃ，１０ｄ、ＶＬＤ（Variable Length Decoding）／ＩＱ（Inverse Quantization）部１１、ＩＤＣＴ（Inverse Discrete Cosine Transform）部１２、ＭＣ（Motion Compensation）部１３、動作速度制御部２０を備える。また、動作速度制御部２０は、バッファ状態取得部２１、動作速度パラメータ設定部２２を備える。
【００３１】
本実施の形態において、ＶＬＤ／ＩＱ部１１、ＩＤＣＴ部１２、ＭＣ部１３は、同一の電源電圧および同一の動作周波数で動作するものとする。また、これらが取り得る電源電圧の値は２つ（ＶＨ，ＶＬ）とし、取り得る動作周波数の値は２つ（ＦＨ，ＦＬ）とする。ＶＨ，ＶＬおよびＦＨ，ＦＬの関係は、それぞれ、ＶＨ＞ＶＬ，ＦＨ＞ＦＬとする。
【００３２】
また、ＭＰＥＧ２デコーダに入力されるビットストリームの条件を以下に示す。
【００３３】
・ビットレート＝５Ｍｂｐｓ
（この値は、ＭＰＥＧ２デコーダアプリケーションの入力環境に依存する）
・画面サイズ＝７２０×４８０ピクセル
・４：２：０フォーマット
・マクロブロック＝８×８ピクセル
【００３４】
また、ＭＰＥＧ２デコーダから出力されるビデオ信号は、３０フレーム／秒とする。出力されるフレーム数がこの値を下回ると、コマ落ちなどが発生し、正常な画像表示ができなくなる。
【００３５】
まず、ＭＰＥＧ２復号化の動作について説明する。
【００３６】
ＭＰＥＧ２デコーダに入力されたＭＰＥＧ２のビットストリームは、ビット単位でバッファ１０ａに書き込まれる。ＶＬＤ／ＩＱ部１１は、バッファ１０ａから読み出したデータに対して可変長復号化と逆量子化を行い、その結果をピクセル単位でバッファ１０ｂに書き込む。ＩＤＣＴ部１２は、バッファ１０ｂから読み出したデータに対して逆離散コサイン変換を行い、その結果をマクロブロック単位でバッファ１０ｃに書き込む。ＭＣ部１３は、バッファ１０ｃから読み出したデータに対して動き補償を行い、その結果をフレーム単位でバッファ１０ｄに書き込む。バッファ１０ｄのデータは、ビデオ信号としてＭＰＥＧ２デコーダから出力される。
【００３７】
次に、動作速度制御部２０の動作について説明する。
【００３８】
図２は、本実施の形態に係る動作速度制御部の動作の一例を示すフローチャートである。ここで、動作速度パラメータ設定部２２は、動作速度に影響を与えるパラメータである動作速度パラメータとして、電源電圧（ＶＨまたはＶＬ）と動作周波数（ＦＨまたはＦＬ）を、ＶＬＤ／ＩＱ部１１、ＩＤＣＴ部１２、ＭＣ部１３に与えている。まず、バッファ状態取得部２１は、バッファの状態を表すバッファ状態値として、各バッファのデータ量を読み込む（Ｓ１１）。バッファ１０ａは溜まっているデータ量ＮＢ（ビット数）を、バッファ１０ｂは溜まっているデータ量ＮＰ（ピクセル数）を、バッファ１０ｃは溜まっているデータ量ＮＭ（マクロブロック数）を、バッファ１０ｄは溜まっているデータ量ＮＦ（フレーム数）を、それぞれバッファ状態取得部２１へ通知する。
【００３９】
次に、バッファ状態取得部２１は、ＮＢ，ＮＰ，ＮＭ，ＮＦに基づく新たなバッファ状態値として、ＭＰＥＧ２デコーダに溜まっている総データ量ＮＴの計算を行う（Ｓ１２）。
【００４０】
ＮＢ，ＮＰ，ＮＭ，ＮＦの関係について、ＭＰＥＧ２の仕様により、例えば、以下の換算式が得られる。
【００４１】
・１フレーム＝７２０×４８０×１．５／（８×８）＝８１００マクロブロック
（４：２：０フォーマットなので、１フレームは、画面サイズの１．５（４＋２）／４倍のピクセル（画素）で構成される。）
・１マクロブロック＝８×８＝６４ピクセル
・１ピクセル＝５Ｍｂｐｓ／（７２０×４８０×１．５×３０）＝０．３２ビット
（入力側は１秒あたり５Ｍビット、出力側は１秒あたり３０フレームなので、出力側の１ピクセルは入力側の０．３２ビットに相当する。）
【００４２】
ＮＢ，ＮＰ，ＮＭ，ＮＦからピクセル数で表した総データ量ＮＴを算出する式ｆ（ＮＦ，ＮＭ，ＮＰ，ＮＢ）は、以下の式で表される。
【００４３】
・ＮＴ＝ｆ（ＮＦ，ＮＭ，ＮＰ，ＮＢ）
＝（８１００×６４）×ＮＦ＋６４×ＮＭ＋ＮＰ＋（１／０．３２）×ＮＢ
【００４４】
次に、動作速度パラメータ設定部２２は、低閾値ＴＬの調整を行う（Ｓ２１）。ここで、動作速度パラメータ設定部２２は、ＭＰＥＧ２デコーダにおいて、ＭＰＥＧ２デコード以外に割り込み処理が入る可能性がある場合、ＴＬを通常より高く設定する。例えば、１秒間に割り込み処理が占める時間が最悪１／３０と予測される場合、ＴＬを１増加させる。１／３０秒は１フレームの出力時間に相当するためである。
【００４５】
次に、動作速度パラメータ設定部２２は、ＮＦがＴＬを下回るか否かの判断を行う（Ｓ２２）。ＮＦがＴＬを下回る場合（Ｓ２２，Ｙ）、動作速度パラメータ設定部２２は、電源電圧と動作周波数をそれぞれＶＨ，ＦＨに変更し（Ｓ２３）、このフローを終了する。即ち、最終バッファのデータ量であるＮＦが小さい場合、正常な画像表示を維持するために動作速度を高くする。
【００４６】
一方、ＮＦがＴＬを下回らない場合（Ｓ２２，Ｎ）、動作速度パラメータ設定部２２は、ＮＴがＴＨを上回るか否かの判断を行う（Ｓ２４）。ＮＴがＴＨを上回る場合（Ｓ２４，Ｙ）、動作速度パラメータ設定部２２は、電源電圧と動作周波数をそれぞれＶＬ，ＦＬに変更し（Ｓ２５）、このフローを終了する。即ち、全バッファのデータ量を表すＮＴが大きい場合、消費電力削減のために動作速度を低くする。一方、ＮＴがＴＨを上回らない場合（Ｓ２４，Ｎ）、このフローを終了する。以後、このフローは、所定の時間毎に繰り返し実行される。
【００４７】
本実施の形態においては、バッファの状態を表すバッファ状態値（データ量）を取得し、演算回路（ＶＬＤ／ＩＱ部１１、ＩＤＣＴ部１２、ＭＣ部１３）の動作速度パラメータ（電源電圧と動作周波数）を設定する動作速度制御装置（動作速度制御部２０）について述べた。
【００４８】
このように、動作速度制御部２０がバッファ１０ａ，１０ｂ，１０ｃ，１０ｄ内のデータ量に応じて動作速度を切り替えることにより、動作速度が高過ぎることによる消費電力の増大や、動作速度が低過ぎることによる機能の低下を防ぎ、演算回路が適切な動作速度で動作することができる。また、ＭＰＥＧ２デコーダに関する専門知識がなくても、適切な動作速度の制御を実現することができる。
【００４９】
なお、本実施の形態においては、動作速度を下げる判断と動作速度を上げる判断で異なるバッファ状態値（ＮＴ、ＮＦ）を用いたが、動作速度を下げる判断と動作速度を上げる判断の両方に同一のバッファ状態値を用いてもよい。また、本実施の形態においては、電源電圧と動作周波数の両方を変化させることにより、動作速度を制御したが、電源電圧と動作周波数のうち一方のみを変化させても良い。また、本実施の形態において、動作速度制御部２０は、バッファ状態値と閾値の比較の結果に基づいて動作速度パラメータを切り替えたが、バッファ状態値から動作速度パラメータを算出する所定の関数を用いてバッファ状態値から動作速度パラメータを算出するようにしても良い。
【００５０】
また、本実施の形態における動作速度制御部２０は、全ての演算回路に対して同一の電源電圧および同一の動作周波数を設定するとしたが、複数の演算回路に対して異なる電源電圧や動作周波数を設定しても良いし、複数の演算回路に対して異なるバッファ状態値を用いて異なる電源電圧や動作周波数を決定しても良い。
【００５１】
その他の動作速度制御装置の例について説明する。
【００５２】
図３は、本実施の形態に係る演算装置の構成の一例を示すブロック図である。この演算装置は、バッファ３０、演算回路３１，３２、動作速度制御部４０を備える。バッファ３０は、演算回路３１の後段であり、演算回路３２の前段である。動作速度制御部４０の構成は、動作速度制御部２０と同様であるが、処理の内容が異なる。
【００５３】
動作速度制御部４０は、バッファ３０のデータ量Ｎを取得し、Ｎに対して予め低閾値Ａと高閾値Ｂとを設定しておく。Ｎ＜Ａの場合、動作速度制御部２０は、前段の演算回路３１の動作速度を上げる。また、Ｎ＞Ｂの場合、動作速度制御部２０は、前段の演算回路３１の動作速度を下げる。図４は、本実施の形態に係るバッファ内データ量の時間変化の一例を示すグラフである。
【００５４】
このように、動作速度制御部４０がバッファ３０内のデータ量に応じて動作速度を切り替えることにより、動作速度が高過ぎることによる消費電力の増大や、動作速度が低過ぎることによる機能の低下を防ぎ、演算回路が適切な動作速度で動作することができる。また、演算回路３１，３２に関する専門知識がなくても、適切な動作速度の制御を実現することができる。
【００５５】
なお、Ｎ＜Ａの場合、動作速度制御部４０は、後段の演算回路３２の動作速度を下げても良い。また、Ｎ＞Ｂの場合、動作速度制御部４０は、後段の演算回路３２の動作速度を上げても良い。
【００５６】
また、この動作速度制御部４０は、演算回路が直接入力に用いるバッファや演算回路が直接出力に用いるバッファの状態に基づいて、演算回路の動作速度の制御を行ったが、演算回路の入力または出力に他の回路を介して接続されたバッファの状態に基づいて、演算回路の動作速度の制御を行っても良い。
【００５７】
また、本実施の形態に係る動作速度制御装置は、情報処理装置に容易に適用することができ、情報処理装置の性能をより高めることができる。ここで、情報処理装置には、ハードウェアで演算を行う演算回路を備えた装置、ソフトウェアで演算を行う演算回路を備えた装置が含まれ得る。
【００５８】
更に、動作速度制御装置を構成するコンピュータにおいて上述した各ステップを実行させるプログラムを、動作速度制御プログラムとして提供することができる。上述したプログラムは、コンピュータにより読取り可能な記録媒体に記憶させることによって、動作速度制御装置を構成するコンピュータに実行させることが可能となる。ここで、上記コンピュータにより読取り可能な記録媒体としては、ＲＯＭやＲＡＭ等のコンピュータに内部実装される内部記憶装置、ＣＤ−ＲＯＭやフレキシブルディスク、ＤＶＤディスク、光磁気ディスク、ＩＣカード等の可搬型記憶媒体や、コンピュータプログラムを保持するデータベース、或いは、他のコンピュータ並びにそのデータベースや、更に回線上の伝送媒体をも含むものである。
【００５９】
なお、バッファ状態取得ステップは、実施の形態における処理Ｓ１１，Ｓ１２に対応する。また、動作速度パラメータ設定ステップは、実施の形態における処理Ｓ２１〜Ｓ２５に対応する。
【００６０】
（付記１）  少なくとも一つの演算回路であって、その入出力側の少なくともいずれか一方側に設けられた少なくとも一つのバッファを有する演算回路の動作速度の制御をコンピュータに実行させる動作速度制御プログラムであって、
前記演算回路の処理状態による影響を受けるバッファの状態をバッファ状態値として取得するバッファ状態取得ステップと、
前記バッファ状態取得ステップにより取得されたバッファ状態値に基づいて、前記演算回路の動作速度に影響を与えるパラメータである動作速度パラメータの設定を行う動作速度パラメータ設定ステップと
をコンピュータに実行させる動作速度制御プログラム。
（付記２）  付記１に記載の動作速度制御プログラムにおいて、
前記動作速度パラメータ設定ステップは、予め設定された閾値と前記バッファ状態値との比較を行い、前記バッファ状態値が前記閾値を上回った場合、もしくは下回った場合に前記動作速度パラメータの切り替えを行うことを特徴とする動作速度制御プログラム。
（付記３）  付記２に記載の動作速度制御プログラムにおいて、
前記動作速度パラメータ設定ステップは、前記演算回路において割り込み処理が入る可能性に基づいて、前記閾値を変化させることを特徴とする動作速度制御プログラム。
（付記４）  付記１に記載の動作速度制御プログラムにおいて、
前記動作速度パラメータ設定ステップは、前記バッファ状態値と所定の関数を用いて前記動作速度パラメータを算出することを特徴とする動作速度制御プログラム。
（付記５）  付記１乃至付記４のいずれかに記載の動作速度制御プログラムにおいて、
前記演算回路の影響を受けるバッファは、前記演算回路の入力に接続されたバッファ、前記演算回路の出力に接続されたバッファ、前記演算回路に他の回路を介して接続されたバッファのいずれかを含むことを特徴とする動作速度制御プログラム。
（付記６）  付記１乃至付記５のいずれかに記載の動作速度制御プログラムにおいて、
前記バッファ状態取得ステップは、複数のバッファから取得したバッファ状態値に基づいて新たなバッファ状態値を算出し、
前記動作速度パラメータ設定ステップは、前記新たなバッファ状態値に基づいて動作速度パラメータの設定を行うことを特徴とする動作速度制御プログラム。
（付記７）  付記１乃至付記６のいずれかに記載の動作速度制御プログラムにおいて、
前記動作速度パラメータ設定ステップは、複数の演算回路に対して動作速度パラメータの設定を行うことを特徴とする動作速度制御プログラム。
（付記８）  付記１乃至付記７のいずれかに記載の動作速度制御プログラムにおいて、
前記バッファ状態値は、前記バッファに溜まっているデータ量であることを特徴とする動作速度制御プログラム。
（付記９）  付記１乃至付記８のいずれかに記載の動作速度制御プログラムにおいて、
前記動作速度パラメータは、前記演算回路の電源電圧または動作周波数を含むことを特徴とする動作速度制御プログラム。
（付記１０）  少なくとも一つの演算回路であって、その入出力側の少なくともいずれか一方側に設けられた少なくとも一つのバッファを有する演算回路の動作速度の制御を行う動作速度制御装置であって、
前記演算回路の処理状態による影響を受けるバッファの状態をバッファ状態値として取得するバッファ状態取得部と、
前記バッファ状態取得部により取得されたバッファ状態値に基づいて、前記演算回路の動作速度に影響を与えるパラメータである動作速度パラメータの設定を行う動作速度パラメータ設定部と
を備える動作速度制御装置。
（付記１１）  付記１０に記載の動作速度制御装置において、
前記動作速度パラメータ設定部は、予め設定された閾値と前記バッファ状態値との比較を行い、前記バッファ状態値が前記閾値を上回った場合、もしくは下回った場合に前記動作速度パラメータの切り替えを行うことを特徴とする動作速度制御装置。
（付記１２）  付記１１に記載の動作速度制御装置において、
前記動作速度パラメータ設定部は、前記演算回路において割り込み処理が入る可能性に基づいて、前記閾値を変化させることを特徴とする動作速度制御装置。
（付記１３）  付記１２に記載の動作速度制御装置において、
前記動作速度パラメータ設定部は、前記バッファ状態値と所定の関数を用いて前記動作速度パラメータを算出することを特徴とする動作速度制御装置。
（付記１４）  付記１０乃至付記１３のいずれかに記載の動作速度制御装置において、
前記演算回路の影響を受けるバッファは、前記演算回路の入力に接続されたバッファ、前記演算回路の出力に接続されたバッファ、前記演算回路に他の回路を介して接続されたバッファのいずれかを含むことを特徴とする動作速度制御装置。
（付記１５）  付記１０乃至付記１４のいずれかに記載の動作速度制御装置において、
前記バッファ状態取得部は、複数のバッファから取得したバッファ状態値に基づいて新たなバッファ状態値を算出し、
前記動作速度パラメータ設定部は、前記新たなバッファ状態値に基づいて動作速度パラメータの設定を行うことを特徴とする動作速度制御装置。
（付記１６）  付記１０乃至付記１５のいずれかに記載の動作速度制御装置において、
前記動作速度パラメータ設定部は、複数の演算回路に対して動作速度パラメータの設定を行うことを特徴とする動作速度制御装置。
（付記１７）  付記１０乃至付記１６のいずれかに記載の動作速度制御装置において、
前記バッファ状態値は、前記バッファに溜まっているデータ量であることを特徴とする動作速度制御装置。
（付記１８）  付記１０乃至付記１７のいずれかに記載の動作速度制御装置において、
前記動作速度パラメータは、前記演算回路の電源電圧または動作周波数を含むことを特徴とする動作速度制御装置。
（付記１９）  少なくとも一つの演算回路であって、その入出力側の少なくともいずれか一方側に設けられた少なくとも一つのバッファを有する演算回路の動作速度の制御を行う動作速度制御方法であって、
前記演算回路の処理状態による影響を受けるバッファの状態をバッファ状態値として取得するバッファ状態取得ステップと、
前記バッファ状態取得ステップにより取得されたバッファ状態値に基づいて、前記演算回路の動作速度に影響を与えるパラメータである動作速度パラメータの設定を行う動作速度パラメータ設定ステップと
を実行する動作速度制御方法。
（付記２０）  付記１９に記載の動作速度制御方法において、
前記動作速度パラメータ設定ステップは、予め設定された閾値と前記バッファ状態値との比較を行い、前記バッファ状態値が前記閾値を上回った場合、もしくは下回った場合に前記動作速度パラメータの切り替えを行うことを特徴とする動作速度制御方法。
【図面の簡単な説明】
【００６１】
【図１】本実施の形態に係るＭＰＥＧ２デコーダの構成の一例を示すブロック図である。
【図２】本実施の形態に係る動作速度制御部の動作の一例を示すフローチャートである。
【図３】本実施の形態に係る演算装置の構成の一例を示すブロック図である。
【図４】本実施の形態に係るバッファ内データ量の時間変化の一例を示すグラフである。
【符号の説明】
【００６２】
１０ａ，１０ｂ，１０ｃ，１０ｄ  バッファ、１１  ＶＬＤ／ＩＱ部、１２  ＩＤＣＴ部、１３  ＭＣ部、２０  動作速度制御部、２１  バッファ状態取得部、２２  動作速度パラメータ設定部、３０  バッファ、３１，３２  演算回路、４０  動作速度制御部。
【図１】
0004732195.tif 000002
【図２】
0004732195.tif 000003
【図３】
0004732195.tif 000004
【図４】
0004732195.tif 000005