(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた第１および第２の半導体チップと、
前記第１の半導体チップに固定された放熱板と、を備え、
前記第１の半導体チップの上面は、前記第２の半導体チップの上面に比して、前記基板からの高さが低く、
前記放熱板は、前記第１および第２の半導体チップのうち第１の半導体チップの上部にのみ設けられており、
前記放熱板の上面と前記第２の半導体チップの上面とは、前記基板からの高さが等しい半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１の半導体チップの発熱量は、前記第２の半導体チップよりも発熱量が大きい半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記第１および第２の半導体チップは、それぞれロジック回路およびメモリ回路である半導体装置。
【請求項４】
請求項１〜３のいずれか一項に記載の半導体装置において、
前記放熱板の上面と前記第２の半導体チップの上面は、同一の他の装置に取り付けられる半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記他の装置はヒートシンクである半導体装置。
【請求項６】
請求項１〜５のいずれか一項に記載の半導体装置において、
前記第１の半導体チップは、ベアチップであり、
前記第２の半導体チップは、パッケージ化されている半導体装置。
【請求項７】
請求項１〜６のいずれか一項に記載の半導体装置において、
前記放熱板は、平板状をしている半導体装置。
【請求項８】
請求項１〜７のいずれか一項に記載の半導体装置において、
前記基板と前記放熱板との間に設けられ、当該基板および放熱板にそれぞれ両端が接続された樹脂ポストを備える半導体装置。
【請求項９】
請求項１〜８のいずれか一項に記載の半導体装置において、
前記第２の半導体チップは、外部電極端子を有し、当該外部電極端子を介して前記基板に接続されている半導体装置。
【請求項１０】
請求項１〜９のいずれか一項に記載の半導体装置において、
前記放熱板は、矩形の一部が切り欠かれた形状をしており、
当該切欠部に、前記第２の半導体チップが配されている半導体装置。
【請求項１１】
請求項１０に記載の半導体装置において、
前記放熱板と前記切欠部との境界には、平面視で角が存在しない半導体装置。
【請求項１２】
請求項１０または１１に記載の半導体装置において、
前記基板上には、前記第２の半導体チップが複数設けられており、
前記放熱板の一部は、当該複数の第２の半導体チップ同士の間に入り込んでいる半導体装置。
【請求項１３】
請求項１２に記載の半導体装置において、
前記放熱板は、基部と当該基部から張り出した張出部とを有しており、
前記基部は、前記第１の半導体チップの上部に位置し、
前記張出部は、前記複数の第２の半導体チップ同士の間に入り込んでいる半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、１つの基板上に複数の半導体チップを実装したＳＩＰ（System in Package）と呼ばれる半導体装置が、ＳＯＣ（System on Chip）と共に様々な電子機器に広く適用されている。ＳＩＰにおいては、既製の半導体チップを組み合わせることが可能であるため、コストや開発ＴＡＴ（Turn around Time）の点でＳＯＣよりも有利な場合が多い。このため、ＳＩＰは、ＳＯＣ以上に将来有望な半導体装置である。
【０００３】
ところで、ＳＩＰにおいては、一般に、半導体チップで発生する熱を効率良く外部に放散すべく、放熱板が設けられる。この放熱板は、基板上に実装された複数の半導体チップの全体を覆うように設けられる。かかる放熱板を備える半導体装置としては、例えば特許文献１〜３に開示されたものがある。
【０００４】
特許文献１に記載の半導体装置においては、ＢＧＡ基板上に半導体チップが実装されており、その上部にヒートスプレッダ（放熱板）が設けられている。また、特許文献２，３に記載の半導体装置においては、基板上に半導体チップとチップ状電気部品とが実装されており、それらの上部に放熱板が設けられている。特に特許文献３の半導体装置においては、半導体チップの上面が、チップ状電気部品の上面に比して、基板からの高さが低い。そして、上記放熱板は、半導体チップに対向する部分が突出した構造をしており、それにより半導体チップの上部に位置する部分が他の部分よりも厚くなっている。
【特許文献１】特開２００１−２０３２９２号公報
【特許文献２】特許第３２２８３３９号公報
【特許文献３】米国特許第６２５９１５５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１〜３に記載の半導体装置において、基板上に、当該基板からの上面の高さが相異なる複数の半導体チップを実装する場合、放熱板の上面の高さは、上面の高さが最も高い半導体チップの上面の高さに、当該放熱板の厚さを加えた値以上となる。上述のとおり、放熱板は複数の半導体チップの全てを覆うように設けられるからである。それゆえ、従来の半導体装置には、装置全体の薄型化の面で向上の余地があった。
【課題を解決するための手段】
【０００６】
本発明による半導体装置は、基板と、上記基板上に設けられた第１および第２の半導体チップと、上記第１の半導体チップに固定された放熱板と、を備え、上記第１の半導体チップの上面は、上記第２の半導体チップの上面に比して、上記基板からの高さが低く、上記放熱板は、上記第１および第２の半導体チップのうち第１の半導体チップの上部にのみ設けられており、上記放熱板の上面と上記第２の半導体チップの上面とは、上記基板からの高さが等しいことを特徴とする。
【０００７】
この半導体装置においては、上面の高さが比較的低い第１の半導体チップと、上面の高さが比較的高い第２の半導体チップとが１つの基板上に実装されている。そして、これらの半導体チップのうち第１の半導体チップの上部にのみ放熱板が設けられている。このように上面の高さが比較的低い半導体チップの上部にのみ放熱板を設けることにより、全ての半導体チップの上部に放熱板を設ける場合に比して、装置全体の厚さを小さくすることができる。
【発明の効果】
【０００８】
本発明によれば、装置全体の薄型化に適した構造の半導体装置が実現される。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しつつ、本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００１０】
図１は、本発明による半導体装置の一実施形態を示す平面図である。また、図２および図３は、図１のそれぞれII−II線およびIII−III線に沿った断面図である。これらの図に示すように、半導体装置１は、基板１０、半導体チップ２０（第１の半導体チップ）、半導体チップ３０（第２の半導体チップ）、および放熱板４０を備えている。
【００１１】
基板１０は、例えば樹脂基板である。基板１０には、図示しない配線が形成されている。この基板１０上には、半導体チップ２０，３０が実装されている。本実施形態においては、１つの半導体チップ２０と複数（４つ）の半導体チップ３０とが設けられている。具体的には、平面視で、半導体チップ２０の各辺の近傍に、１つずつ半導体チップ３０が配置されている。本実施形態において半導体チップ２０，３０は、それぞれロジック回路およびメモリ回路である。半導体チップ２０はベアチップである一方で、半導体チップ３０はパッケージ化されたメモリパッケージである。ロジック回路の例としては、ＡＳＩＣ、ＭＰＵ、ＭＣＵまたはＡＳＳＰ等が挙げられる。また、メモリ回路の例としては、ＤＲＡＭ、ＳＲＡＭまたはフラッシュメモリ等が挙げられる。
【００１２】
半導体チップ２０は、半田ボール２２を有しており、この半田ボール２２を介して基板１０に接続されている。また、基板１０と半導体チップ２０との間の間隙には、絶縁性のアンダーフィル樹脂２４が充填されている。すなわち、半導体チップ２０は、基板１０上にフリップチップ実装されている。なお、半田ボール２２を構成する半田としては、例えば共晶半田を用いることができる。
【００１３】
半導体チップ３０は、外部電極端子３２を有しており、この外部電極端子３２を介して基板１０に接続されている。また、基板１０と半導体チップ３０との間の間隙には、絶縁性のアンダーフィル樹脂３４が充填されている。すなわち、半導体チップ３０は、基板１０上にＢＧＡ実装されている。なお、外部電極端子３２を構成する材料としては、例えば、共晶半田またはＰｂフリー半田等を用いることができる。ここで、半導体チップ２０の上面は、半導体チップ３０の上面に比して、基板１０からの高さが低い。
【００１４】
半導体チップ２０には、放熱板４０が固定されている。具体的には、半導体チップ２０上に接着材４２を介して放熱板４０が設けられている。この接着材４２としては、熱伝導率の高いものを用いることが好ましい。接着材４２は、絶縁性樹脂等の絶縁性接着材であってもよく、銀ペースト等の導電性接着材であってもよい。放熱板４０は、半導体チップ２０および半導体チップ３０のうち半導体チップ２０の上部にのみ設けられている。図３からわかるように、本実施形態において放熱板４０の上面と半導体チップ３０の上面とは、基板１０からの高さが略等しい。また、放熱板４０は、平板状をしている。放熱板４０としては、例えばＣｕ、ＡｌまたはＡｌＳｉＣ等の金属板を用いることができる。
【００１５】
図１からわかるように、放熱板４０は、矩形の一部が切り欠かれた形状をしている。本実施形態においては特に、放熱板４０は、矩形の四隅がそれぞれ切り欠かれた形状をしている。そして、この切り欠かれた部分（切欠部）に、上述の半導体チップ３０が配されている。上述のとおり半導体チップ３０は複数設けられているが、これらの複数の半導体チップ３０同士の間に放熱板４０の一部が入り込んでいる。別の見方をすると、放熱板４０は、図４に示すように、基部４０ａと当該基部４０ａから張り出した張出部４０ｂとを有している。そして、この基部４０ａが半導体チップ２０の上部に位置するとともに、張出部４０ｂが複数の半導体チップ３０同士の間に入り込んでいる。
【００１６】
また、放熱板４０の各コーナー部（図４中、点線Ｌ１で囲まれた部分）には、所謂Ｒが付けられている。これにより、放熱板４０と切欠部との境界には、平面視で角が存在しない構造となっている。
【００１７】
図１〜図３に戻って、半導体装置１は、樹脂ポスト５０および外部電極端子６０を更に備えている。樹脂ポスト５０は、基板１０と放熱板４０との間に設けられている。樹脂ポスト５０の一端は基板１０に接続されており、他端は放熱板４０に接続されている。特に本実施形態においては、図１からわかるように、放熱板４０の４つの張出部４０ｂのそれぞれに樹脂ポスト５０が接続されている。この樹脂ポスト５０の材料としては、例えばシリコン樹脂を用いることができる。外部電極端子６０は、基板１０の下面（半導体チップ２０，３０の実装面と反対側の面）上に形成されている。この外部電極端子６０は、半導体装置１の外部電極端子として機能するものである。
【００１８】
続いて、半導体装置１の効果を説明する。半導体装置１においては、上面の高さが比較的低い半導体チップ２０と、上面の高さが比較的高い半導体チップ３０とが１つの基板１０上に実装されている。そして、これらの半導体チップ２０，３０のうち半導体チップ２０の上部にのみ放熱板４０が設けられている。このように上面の高さが比較的低い半導体チップの上部にのみ放熱板を設けることにより、全ての半導体チップの上部に放熱板を設ける場合に比して、装置全体の厚さを小さくすることができる。よって、装置全体の薄型化に適した構造の半導体装置１が実現されている。装置全体が薄いことは、狭いスペースに多くの部品を実装する必要がある携帯型電子機器等に搭載する上で有利である。
【００１９】
これに対して、半導体装置１の比較例に係る半導体装置を図１１〜図１３に示す。図１１は、同半導体装置の平面図である。また、図１２および図１３は、図１１のそれぞれXII−XII線およびXIII−XIII線に沿った断面図である。この半導体装置１００においては、半導体装置１の場合と同様に、基板１０上に半導体チップ２０と半導体チップ３０とが実装されている。その一方で、半導体装置１００においては、放熱板１４０の構成が半導体装置１の放熱板４０と相異している。
【００２０】
すなわち、放熱板１４０は、半導体チップ２０および半導体チップ３０双方の上部に設けられている。この放熱板１４０は、図１３からわかるように、接着材１４２によって、半導体チップ２０だけでなく半導体チップ３０にも固定されている。また、図１２からわかるように、半導体チップ２０の上面が半導体チップ３０のそれよりも低いことに伴い、放熱板１４０の一部分（半導体チップ２０との接続部分）が他の部分よりも厚くなっている。具体的には、放熱板１４０は、半導体チップ２０に対向する部分が突出してなる突出部１４０ａを有している。
【００２１】
ここで、半導体チップ２０の上面と放熱板１４０の突出部１４０ａとが接触すると、半導体チップ３０の上面から放熱板１４０が浮き上がる構造となり、放熱板１４０の固着が極めて不安定になってしまう。このため、半導体チップ２０の上面と突出部１４０ａとの間に、多量の接着材１４２を介在させることにより、充分な幅の間隙を確保している。
【００２２】
かかる構成の半導体装置１００においては、放熱板１４０が半導体チップ３０の上部にも設けられている。そのため、放熱板１４０の上面の基板からの高さは、半導体チップ３０の上面の基板からの高さに、放熱板１４０の厚さを加えた値以上となる。これに対して、上述した半導体装置１においては、放熱板４０が半導体チップ３０の上部には設けられていないため、放熱板４０の上面の基板からの高さを、半導体チップ３０の上面の基板からの高さに放熱板４０の厚さを加えた値よりも小さくすることが可能である。実際、半導体装置１において放熱板４０の上面の高さは、半導体チップ３０の上面の高さと略等しく、上記値よりも小さくなっている。
【００２３】
また、半導体装置１においては、半導体装置１００とは異なり、半導体チップ２０の上面と放熱板４０との間の間隙の幅を広くとる必要がないので、両者間の接着材の厚さを小さくすることができる。この接着材の厚さが小さいことは、半導体チップ２０で発生した熱を放熱板４０に効率良く伝える上で好ましい。したがって、半導体装置１によれば、表面積の小さな放熱板４０を用いても、比較例と同等以上の放熱効果を得ることが可能である。
【００２４】
さらに、放熱板４０は、平板状をしているので、厚さが一様でない放熱板１４０に比して、製造が容易である。かかる放熱板４０は、例えば打ち抜き加工により製造できるので、削り出し加工により製造される放熱板１４０に比して低コストで製造することが可能である。
【００２５】
また、半導体装置１００においては、半導体チップ３０と放熱板１４０とが固着されている。そのため、基板１０と放熱板１４０との間の熱膨張率の差に起因する応力が外部電極端子３２に加わる。このことは、半導体チップ３０の実装の信頼性の低下につながってしまう。これに対して、半導体装置１においては、半導体チップ３０と放熱板４０とが固着されていないため、外部電極端子３２がかかる応力を受けるのを防ぐことができる。
【００２６】
半導体チップ２０および半導体チップ３０は、それぞれロジック回路およびメモリ回路である。一般に、メモリ回路は、ロジック回路に比して、厚さが大きい一方で発熱量は小さい。したがって、ロジック回路で発生した熱を放熱板４０によって効果的に放散しつつ、装置全体の厚さを小さく抑えることのできる半導体装置１が特に有用となる。
【００２７】
半導体チップ２０がベアチップである一方で、半導体チップ３０はパッケージ化されている。一般に、パッケージ化されたチップは、ベアチップよりも厚い。したがって、半導体装置１のように、比較的薄いベアチップの上部にのみ放熱板４０が設けられた構成が、装置全体の薄型化を図る上で特に重要となる。
【００２８】
放熱板４０の上面と半導体チップ３０の上面とは、基板１０からの高さが略等しい。これにより、半導体装置１は、ヒートシンク等の他の装置への実装がし易い。
【００２９】
基板１０と放熱板４０との間には、樹脂ポスト５０が設けられている。これにより、放熱板４０を一層確実に固定することができる。また、基板１０と放熱板４０との間の熱膨張率の差等に起因して半導体チップ２０と基板１０との接続部（半田ボール２２）に加わる応力を緩和することもできる。この樹脂ポスト５０の材料としてシリコン樹脂を用いた場合、シリコン樹脂は粘度が高いため、応力に対する耐性が強い樹脂ポスト５０が得られる。
【００３０】
Ｃｕ、ＡｌまたはＡｌＳｉＣ等の金属板を放熱板４０として用いた場合、高い放熱性能を有する放熱板４０が得られる。これらのＣｕ、ＡｌおよびＡｌＳｉＣのうち、Ｃｕは、放熱性能、加工容易性およびコストの面で特に優れている。また、ＡｌＳｉＣは、軽さの面で特に優れている。
【００３１】
放熱板４０は、矩形の一部が切り欠かれた形状をしており、その切欠部に半導体チップ３０が配されている。かかる構成は、基板１０上に半導体チップ２０，３０を密に配置するのに適している。
【００３２】
放熱板４０の一部は、複数の半導体チップ３０同士の間に入り込んでいる。これにより、半導体チップ２０，３０を密に配置できるとともに、放熱板４０の面積を大きくとることができる。
【００３３】
放熱板４０は、基部４０ａと当該基部４０ａから張り出した張出部４０ｂとを有している。これにより、放熱板４０の一部（張出部４０ｂ）が複数の半導体チップ３０同士の間に入り込んだ構造を容易に実現することができる。
【００３４】
放熱板４０と切欠部との境界には、平面視で角が存在していない。これにより、コーナー部への応力の集中に起因する放熱板４０の座屈を防ぐことができる。
【００３５】
本発明による半導体装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては放熱板４０が切欠部を有する構成を示したが、図５に示すように、放熱板４０は切欠部を有していなくてもよい。同図においても、半導体装置１と同様に、１つの半導体チップ２０と４つの半導体チップ３０とが基板１０上に実装されており、半導体チップ２０および半導体チップ３０のうち半導体チップ２０の上部にのみ放熱板４０が設けられている。ただし、本例において放熱板４０は、矩形をしている。また、放熱板４０の四隅のそれぞれに樹脂ポスト５０が接続されている。図５のVI−VI線に沿った断面図を図６に示す。
【００３６】
樹脂ポスト５０は、４箇所に設けられていることは必須ではなく、１箇所を含めて何箇所に設けられていてもよい。図７は、樹脂ポスト５０を３箇所に設けた場合の例を示している。
【００３７】
半導体チップ２０，３０の配置、およびそれに伴う放熱板４０の形状は、図１および図５に例示したものに限られず、例えば図８または図９に示すもの等、様々なものが考えられる。
【００３８】
上記実施形態においては、１つの半導体チップ２０と複数の半導体チップ３０とが設けられた例を示したが、半導体チップ２０と半導体チップ３０とは、１つずつ設けられていてもよいし、複数ずつ設けられていてもよい。図１０は、２つの半導体チップ２０と６つの半導体チップ３０とが基板１０上に実装された例を示している。本例においては、放熱板４０の６箇所に切欠部が設けられている。
【００３９】
上記実施形態においては半導体チップ２０および半導体チップ３０の組合せとしてロジック回路およびメモリ回路を例示したが、半導体チップ２０および半導体チップ３０は、共にロジック回路であってもよいし、共にメモリ回路であってもよい。
【図面の簡単な説明】
【００４０】
【図１】本発明による半導体装置の一実施形態を示す平面図である。
【図２】図１のII−II線に沿った断面図である。
【図３】図１のIII−III線に沿った断面図である。
【図４】図１に示す放熱板の構成を説明するための平面図である。
【図５】実施形態の変形例に係る半導体装置を示す平面図である。
【図６】図５のVI−VI線に沿った断面図である。
【図７】実施形態の変形例に係る半導体装置を示す平面図である。
【図８】実施形態の変形例に係る半導体装置を示す平面図である。
【図９】実施形態の変形例に係る半導体装置を示す平面図である。
【図１０】実施形態の変形例に係る半導体装置を示す平面図である。
【図１１】実施形態の比較例に係る半導体装置を示す平面図である。
【図１２】図１１のXII−XII線に沿った断面図である。
【図１３】図１１のXIII−XIII線に沿った断面図である。
【符号の説明】
【００４１】
１    半導体装置
１０    基板
２０    半導体チップ
２２    半田ボール
２４    アンダーフィル樹脂
３０    半導体チップ
３２    外部電極端子
３４    アンダーフィル樹脂
４０    放熱板
４０ａ    基部
４０ｂ    張出部
４２    接着材
５０    樹脂ポスト
６０    外部電極端子
【図１】
0004686318.tif 000002
【図２】
0004686318.tif 000003
【図３】
0004686318.tif 000004
【図４】
0004686318.tif 000005
【図５】
0004686318.tif 000006
【図６】
0004686318.tif 000007
【図７】
0004686318.tif 000008
【図８】
0004686318.tif 000009
【図９】
0004686318.tif 000010
【図１０】
0004686318.tif 000011
【図１１】
0004686318.tif 000012
【図１２】
0004686318.tif 000013
【図１３】
0004686318.tif 000014