(57)【特許請求の範囲】
【請求項１】
入力信号を検波して検波信号を出力するデジタルＱＰ検波装置であって、
入力されたデジタルデータを記録するレジスタと、
前記レジスタに記録されたデジタルデータに第一係数を乗じて出力する第一乗算器と、
前記レジスタに記録されたデジタルデータに第二係数を乗じて出力する第二乗算器と、
前記入力信号と前記第一乗算器の出力とを加算する加算器と、
前記入力信号のレベルと前記検波信号のレベルとを比較するレベル比較手段と、
前記レベル比較手段による比較結果に基づき、前記レジスタに与える前記デジタルデータを前記加算器の出力または前記第二乗算器の出力とする第一スイッチと、
を備え、
前記第一スイッチの出力に基づき前記検波信号が生成される、
デジタルＱＰ検波装置。
【請求項２】
請求項１に記載のデジタルＱＰ検波装置であって、
前記第一スイッチは、
（ｉ）前記入力信号のレベルが前記検波信号のレベルより大きい場合は、前記レジスタに与える前記デジタルデータを前記加算器の出力とする、
（ｉｉ）前記入力信号のレベルが前記検波信号のレベル未満であれば、前記レジスタに与える前記デジタルデータを前記第二乗算器の出力とする、
デジタルＱＰ検波装置。
【請求項３】
請求項１または２に記載のデジタルＱＰ検波装置を備えたスペクトラムアナライザ。
【請求項４】
測定対象信号を電力信号に変換する電力信号変換手段と、
前記電力信号を検波して検波信号を出力する請求項１または２に記載のデジタルＱＰ検波装置と、
前記検波信号の極値を検出する極値検出手段と、
を備えたスペクトラムアナライザ。
【請求項５】
入力信号を検波して検波信号を出力するデジタルＱＰ検波方法であって、
入力されたデジタルデータを記録する記録工程と、
当該記録工程において記録されたデジタルデータに第一係数を乗じて出力する第一乗算工程と、
前記記録工程において記録されたデジタルデータに第二係数を乗じて出力する第二乗算工程と、
前記入力信号と前記第一乗算工程における出力とを加算する加算工程と、
前記入力信号のレベルと前記検波信号のレベルとを比較するレベル比較工程と、
当該レベル比較工程における比較結果に基づき、前記記録工程において記録される前記デジタルデータを前記加算工程における出力または前記第二乗算工程における出力とする切換工程と、
を備え、
当該切換工程の出力結果に基づき前記検波信号が生成される、
デジタルＱＰ検波方法。
【発明の詳細な説明】
【０００１】
【技術分野】
【０００２】
本発明は、検波器のデジタル化に関する。
【背景技術】
【０００３】
従来より、スペクトラム・アナライザは、アナログ回路により構成されたＱＰ検波（準尖頭値検波）部を備えている。ＱＰ検波は、CISPER規格により決められた検波方式であり、ＥＭＣ測定に使用される。
【０００４】
なお、ＱＰ検波を行なうためのものではないが、検波回路にアナログの回路素子（抵抗、キャパシタ）を備えているものが特許文献１（特開平５−１３６８８３号公報）に記載されている。
【０００５】
しかしながら、スペクトラム・アナライザにおいては、中間周波数信号を処理する部分をデジタル化する動きが進んでいる。そこで、ＱＰ検波部もまたデジタル化したいが、どのようにしてデジタル回路素子でＱＰ検波部を構成するかが問題である。
【０００６】
そこで、本発明は、ＱＰ検波部のデジタル化を課題とする。
【発明の開示】
本発明の一態様によれば、入力信号を検波して検波信号を出力するデジタルＱＰ検波装置であって、入力されたデジタルデータを記録するレジスタと、レジスタに記録されたデジタルデータに第一係数を乗じて出力する第一乗算器と、レジスタに記録されたデジタルデータに第二係数を乗じて出力する第二乗算器と、入力信号と第一乗算器の出力とを加算する加算器と、入力信号のレベルと検波信号のレベルとを比較するレベル比較手段と、レベル比較手段による比較結果に基づき、レジスタに与えるデジタルデータを加算器の出力または第二乗算器の出力とする第一スイッチとを備え、第一スイッチの出力に基づき検波信号が生成されるように構成される。
【０００７】
上記のように構成されたデジタルＱＰ検波装置によれば、入力信号を検波して検波信号を出力するデジタルＱＰ検波装置が提供される。
【０００８】
レジスタは、入力されたデジタルデータを記録する。第一乗算器は、レジスタに記録されたデジタルデータに第一係数を乗じて出力する。第二乗算器は、レジスタに記録されたデジタルデータに第二係数を乗じて出力する。加算器は、入力信号と第一乗算器の出力とを加算する。レベル比較手段は、入力信号のレベルと検波信号のレベルとを比較する。第一スイッチは、レベル比較手段による比較結果に基づき、レジスタに与えるデジタルデータを加算器の出力または第二乗算器の出力とする。そして、第一スイッチの出力に基づき検波信号が生成される。
【０００９】
上記のように構成されたデジタルＱＰ検波装置によれば、第一スイッチの出力に第三係数を乗じて検波信号を生成する第三乗算器を備えるように構成できる。
【００１０】
上記のように構成されたデジタルＱＰ検波装置によれば、第三係数は１から第一係数を減じた値とすることができる。
【００１１】
上記のように構成されたデジタルＱＰ検波装置によれば、第一スイッチは、（ｉ）入力信号のレベルが検波信号のレベルより大きい場合は、レジスタに与えるデジタルデータを加算器の出力とする、（ｉｉ）入力信号のレベルが検波信号のレベル未満であれば、レジスタに与えるデジタルデータを第二乗算器の出力とする、ように構成できる。
【００１２】
上記のように構成されたデジタルＱＰ検波装置によれば、第一スイッチの出力に基づく信号を記録し、所定の周期ごとに更新するラッチと、レベル比較手段による比較結果に基づき、所定の周期の逆数を、入力信号のデータレートまたは入力信号のデータレートよりも小さいレートとする第二スイッチとを備えるように構成できる。
【００１３】
上記のように構成されたデジタルＱＰ検波装置によれば、第二スイッチは、（ｉ）入力信号のレベルが検波信号のレベルより大きい場合は、所定の周期の逆数を、入力信号のデータレートとする、（ｉｉ）入力信号のレベルが検波信号のレベル未満であれば、所定の周期の逆数を、入力信号のデータレートよりも小さいレートとする、ように構成できる。
【００１４】
また、スペクトラムアナライザは、上記のように構成されたデジタルＱＰ検波装置を備えるように構成できる。
【００１５】
さらに、スペクトラムアナライザは、測定対象信号を電力信号に変換する電力信号変換手段と、電力信号を検波して検波信号を出力する上記のように構成されたデジタルＱＰ検波装置と、検波信号の極値を検出する極値検出手段とを備えるように構成できる。
【００１６】
本発明の他の態様によれば、入力信号を検波して検波信号を出力するデジタルＱＰ検波方法であって、入力されたデジタルデータを記録する記録工程と、当該記録工程において記録されたデジタルデータに第一係数を乗じて出力する第一乗算工程と、前記記録工程において記録されたデジタルデータに第二係数を乗じて出力する第二乗算工程と、前記入力信号と前記第一乗算工程における出力とを加算する加算工程と、前記入力信号のレベルと前記検波信号のレベルとを比較するレベル比較工程と、当該レベル比較工程における比較結果に基づき、前記記録工程において記録される前記デジタルデータを前記加算工程における出力または前記第二乗算工程における出力とする切換工程と、を備え、当該切換工程の出力結果に基づき前記検波信号が生成されるように構成される。
【図面の簡単な説明】
【００１７】
第１図は、本発明の実施形態にかかるＱＰ検波器２０を備えたスペクトラム・アナライザ１の構成を示すブロック図である。
【００１８】
第２図は、ＱＰ検波器２０の構成を示すブロック図である。
【００１９】
第３図は、電力信号Viの波形および検波信号Voの波形を示す図である。
【００２０】
第４図は、時間ｔ０からｔ１までのＱＰ検波器２０の動作を説明するための、ＱＰ検波器２０の構成を部分的に示した図である。
【００２１】
第５図は、時間ｔ０からｔ１までのＱＰ検波器２０の動作を説明するための、電力信号Viおよび検波信号Voの波形を示す図である。
【００２２】
第６図は、時間ｔ１以後のＱＰ検波器２０の動作を説明するための、ＱＰ検波器２０の構成を部分的に示した図である。
【００２３】
第７図は、時間ｔ１以後のＱＰ検波器２０の動作を説明するための、電力信号Viおよび検波信号Voの波形を示す図である。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施形態を図面を参照しながら説明する。
【００２５】
第１図は、本発明の実施形態にかかるＱＰ検波器２０を備えたスペクトラム・アナライザ１の構成を示すブロック図である。スペクトラム・アナライザ１は、電力信号変換部１０、ＱＰ検波器２０、ピーク検出器（極値検出手段）３０、表示器４０を備える。
【００２６】
電力信号変換部１０は、測定対象信号を電力信号に変換して出力する。電力信号出力部１０は、アッテネータ（減衰器）１０２、発振器１０４、ミキサ１０６、Ａ／Ｄ変換器１０８、発振器１１０、９０度位相変換器１１１、ミキサ１１２Ｉ、１１２Ｑ、ローパスフィルタ１１４Ｉ、１１４Ｑ、電力変換部１１６を有する。
【００２７】
アッテネータ（減衰器）１０２は、測定対象信号のレベルを減衰させる。発振器１０４は、所定のローカル周波数の信号を出力する。ミキサ１０６は、アッテネータ（減衰器）１０２が出力した信号を、発振器１０４が出力したローカル周波数の信号と混合して、ＩＦ（中間周波数）信号を出力する。Ａ／Ｄ変換器１０８は、アナログ信号であるＩＦ信号を、デジタル信号に変換する。発振器１１０は、所定の直交変換周波数の信号を出力する。９０度位相変換器１１１は、発振器１１０の出力した直交変換周波数の信号の位相を９０度移動させて出力する。ミキサ１１２Ｉは、Ａ／Ｄ変換器１０８の出力と、発振器１１０の出力した直交変換周波数の信号とを混合して出力する。ミキサ１１２Ｑは、Ａ／Ｄ変換器１０８の出力と、９０度位相変換器１１１の出力した信号とを混合して出力する。ミキサ１１２Ｉおよび１１２Ｑにより直交変換がなされる。ミキサ１１２Ｉの出力はローパスフィルタ１１４Ｉにより高周波成分がカットされ、ミキサ１１２Ｑの出力はローパスフィルタ１１４Ｑにより高周波成分がカットされ、電力変換部１１６に与えられる。電力変換部１１６は、ローパスフィルタ１１４ＩからＩ信号を、ローパスフィルタ１１４ＱからＱ信号を受け、Ｉ信号2＋Ｑ信号2を演算して、測定対象信号の電力を求める。電力変換部１１６は、求めた電力を電力信号Viとして出力する。
【００２８】
ＱＰ検波器２０は、電力信号変換部１０の出力する電力信号Viを検波して検波信号Voを出力する。第２図は、ＱＰ検波器２０の構成を示すブロック図である。ＱＰ検波器２０は、比較器（レベル比較手段）２０２、第一スイッチ２０４、第二スイッチ２０６、加算器２０８、レジスタ２１０、第一乗算器２１２、第二乗算器２１４、第三乗算器２１６、分周器２１８、ラッチ２２０を備える。
【００２９】
比較器（レベル比較手段）２０２は、電力信号Viのレベル（電圧）と検波信号Voのレベル（電圧）とを比較する。比較結果は、第一スイッチ２０４および第二スイッチ２０６に伝達される。
【００３０】
電力信号Viの波形および検波信号Voの波形を第３図に示す。電力信号Viの波形は、のこぎり波形であるとする。すなわち、時間ｔ０において、レベルがV1からV2まで瞬間的に上がる。その後、時間ｔ２まで直線的にV1まで減少する。その後は、レベルV1を保つ。
【００３１】
このとき、検波信号Voの波形は、時間ｔ０からｔ１（ただし、ｔ１＜ｔ２）までは、検波信号Voのレベル（電圧）は直線的に大きくなっていくき、レベルはV3に達する。時間ｔ１を過ぎると、検波信号Voのレベル（電圧）は一定値を一定時間（N／ｆｓ、ただしｆｓ：入力データレート[Hz]）保ってから低減し、さらに一定時間だけ一定値を保つという動きを繰り返す。そして、レベルV1に近づいていく。
【００３２】
第３図に示すような波形の場合、時間ｔ０からｔ１までは、電力信号Viが検波信号Voよりも大きい。時間ｔ１以後は、電力信号Viが検波信号Vo未満である。
【００３３】
第一スイッチ２０４は、端子２０４ａ、２０４ｂ、２０４ｃを有する。端子２０４ａは、加算器２０８の出力側に接続される。端子２０４ｂは、第二乗算器２１４の出力側に接続される。端子２０４ｃは、レジスタ２１０の入力側および第三乗算器２１６の入力側に接続される。第一スイッチ２０４は、電力信号Viが検波信号Voよりも大きい場合は、端子２０４ａと端子２０４ｃとを接続する。これにより、レジスタ２１０に与えられるデジタルデータは、加算器２０８の出力となる。電力信号Viが検波信号Vo未満である場合は、端子２０４ｂと端子２０４ｃとを接続する。これにより、レジスタ２１０に与えられるデジタルデータは、第二乗算器２１４の出力となる。
【００３４】
第二スイッチ２０６は、端子２０６ａ、２０６ｂ、２０６ｃを有する。端子２０６ａは、入力データレート（電力信号Viのサンプリング周波数）の信号を出力する端子である。端子２０６ｂは、分周器２１８に接続される。端子２０６ｃは、ラッチ２２０に接続される。第二スイッチ２０６は、電力信号Viが検波信号Voよりも大きい場合は、端子２０６ａと端子２０６ｃとを接続する。これにより、ラッチ２２０に与えられるクロック周波数は、入力データレートとなる。電力信号Viが検波信号Vo未満である場合は、端子２０６ｂと端子２０６ｃとを接続する。これにより、ラッチ２２０に与えられるクロック周波数は、[入力データレート]／Ｎとなる。ただし、Ｎは２以上の整数である。例えば、Ｎ＝100である。
【００３５】
加算器２０８は、電力信号Viと第一乗算器２１２の出力とを加算して出力する。
【００３６】
レジスタ２１０は、入力されたデジタルデータを記録する。
【００３７】
第一乗算器２１２は、レジスタ２１０に記録されたデジタルデータを読み出して、第一係数（gain1）を乗じて出力する。
【００３８】
第二乗算器２１４は、レジスタ２１０に記録されたデジタルデータを読み出して、第二係数（gain2）を乗じて出力する。
【００３９】
第三乗算器２１６は、第一スイッチ２０４の端子２０４ｃから出力された信号に、第三係数を乗じて出力する。なお、第三係数は、１−gain1である。第三乗算器２１６の出力はラッチ２２０に記録され、さらにラッチ２２０から出力されて、検波信号Voとなる。
【００４０】
分周器２１８は、入力データレートの信号を、周波数を１／Ｎ（Ｎは例えば、100）にして端子２０６ｂに出力する。
【００４１】
ラッチ２２０は、第一スイッチ２０４の端子２０４ｃから出力された信号を、第三乗算器２１６を介して受けて記録する。そして、与えられたクロック周波数の逆数である所定の周期ごとに、記録した信号を更新する。記録された信号は出力され、検波信号Voとなる。
【００４２】
ピーク検出器３０は、ＱＰ検波器２０の出力した検波信号のピーク（極大値）を検出する。
【００４３】
表示器４０は、ピーク検出器３０により検出されたピークをグラフなどにして表示する。
【００４４】
次に、本発明の実施形態の動作を説明する。
【００４５】
まず、測定対象信号が電力信号変換部１０に与えられる。測定対象信号はアッテネータ１０２によりレベルが減衰された後、ミキサ１０６により、発振器１０４が出力したローカル周波数の信号と混合されて、ＩＦ信号となる。ＩＦ信号は、Ａ／Ｄ変換器１０８によりデジタル信号に変換される。さらに、Ａ／Ｄ変換器１０８の出力は、ミキサ１１２Ｉにより直交変換周波数の信号と混合され、ローパスフィルタ１１４Ｉにより高周波成分がカットされ、Ｉ信号となる。また、Ａ／Ｄ変換器１０８の出力は、ミキサ１１２Ｑにより９０度位相変換器１１１の出力する信号と混合され、ローパスフィルタ１１４Ｑにより高周波成分がカットされ、Ｑ信号となる。電力変換部１１６により、Ｉ信号2＋Ｑ信号2が演算されて、測定対象信号の電力が求められる。電力変換部１１６は、求めた電力を電力信号Viとして出力する。ここで、電力信号Viが第３図に示すような、のこぎり波形であるとする。
【００４６】
ＱＰ検波器２０は、電力信号変換部１０の出力する電力信号Viを検波して検波信号Voを出力する。
【００４７】
まず、時間ｔ０からｔ１までのＱＰ検波器２０の動作を説明する。第４図は、時間ｔ０からｔ１までのＱＰ検波器２０の動作を説明するための、ＱＰ検波器２０の構成を部分的に示した図である。第５図は、電力信号Viおよび検波信号Voの波形を示す図であり、時間ｔ０からｔ１までの波形を実線で示している。
【００４８】
比較器２０２は、電力信号Viのレベル（電圧）と検波信号Voのレベル（電圧）とを比較する。第５図を参照して、時間ｔ０において、電力信号Viはレベル（電圧）V2であり、検波信号Voはレベル（電圧）V1である。よって、時間ｔ０において、[電力信号Vi]＞[検波信号Vo]である。この比較結果は、第一スイッチ２０４および第二スイッチ２０６に送られる。
【００４９】
第一スイッチ２０４は、端子２０４ａと端子２０４ｃとを接続する。すると、第４図を参照して、レジスタ２１０に入力されたデジタルデータは、第一乗算器２１２により読み出され、第一係数（gain1）が乗じられる。第一乗算器２１２の出力は、加算器２０８により、電力信号Viと加算される。そして、加算器２０８の出力はレジスタ２１０に与えられる。また、レジスタ２１０に与えられるデジタルデータは、第三乗算器２１６により第三係数（１−gain1）が乗じられ、ラッチ２２０に記録される。
【００５０】
第二スイッチ２０６は、端子２０６ａと端子２０６ｃとを接続する。よって、ラッチ２２０に与えられるクロック周波数は、入力データレートとなる。ラッチ２２０に記録されたデジタルデータは検波信号Voとして出力される。
【００５１】
第５図を参照して、ラッチ２２０に記録されるデータは、レジスタ２１０、第一乗算器２１２および加算器２０８により構成される一種のポジティブフィードバック回路（第４図参照）の出力にあたるため、直線的にレベルが増大していく。すなわち、充電回路としての動作が行なわれる。一方、電力信号Viの波形はのこぎり波形なので、直線的にレベルが減少していく。そして、時間がｔ１になるまでは、[電力信号Vi]＞[検波信号Vo]であるため、上記のような動作が継続する。
【００５２】
次に、時間ｔ１以後のＱＰ検波器２０の動作を説明する。第６図は、時間ｔ１以後のＱＰ検波器２０の動作を説明するための、ＱＰ検波器２０の構成を部分的に示した図である。第７図は、電力信号Viおよび検波信号Voの波形を示す図であり、時間ｔ１以後の波形を実線で示している。
【００５３】
比較器２０２は、電力信号Viのレベル（電圧）と検波信号Voのレベル（電圧）とを比較する。第７図を参照して、時間ｔ１において、電力信号Viはレベル（電圧）V3であり、検波信号Voはレベル（電圧）V3である。よって、時間ｔ１を少しでも超えた時点において、[電力信号Vi]＜[検波信号Vo]である。この比較結果は、第一スイッチ２０４および第二スイッチ２０６に送られる。
【００５４】
第一スイッチ２０４は、端子２０４ｂと端子２０４ｃとを接続する。すると、第６図を参照して、レジスタ２１０に入力されたデジタルデータは、第二乗算器２１４により読み出され、第二係数（gain2）が乗じられる。第二乗算器２１４の出力は、レジスタ２１０に与えられる。また、レジスタ２１０に与えられるデジタルデータは、第三乗算器２１６により第三係数（１−gain1）が乗じられ、ラッチ２２０に記録される。
【００５５】
第二スイッチ２０６は、端子２０６ｂと端子２０６ｃとを接続する。よって、ラッチ２２０に与えられるクロック周波数は、[入力データレート]／Ｎとなる。ラッチ２２０に記録されたデジタルデータは検波信号Voとして出力される。
【００５６】
第７図を参照して、ラッチ２２０に記録されるデータは、レジスタ２１０および第二乗算器２１４により構成される一種の放電回路の出力にあたるため（第６図参照）、レベルが減少していく。ただし、ラッチ２２０に記録されるデータは、時間Ｎ／[入力データレート]ごとに更新されるので、一定値を一定時間（N／ｆｓ、ただしｆｓ：入力データレート[Hz]）保ってから低減し、さらに一定時間だけ一定値を保つという動きを繰り返す。そして、レベルV1に近づいていく。一方、電力信号Viの波形はのこぎり波形なので、直線的にレベルが減少していく。よって、時間がｔ１以後は、[電力信号Vi]＜[検波信号Vo]であるため、上記のような動作が継続する。
【００５７】
なお、ラッチ２２０に与えるクロック周波数を、[入力データレート]／Ｎとして、入力データレートよりも小さくしているのは、入力データレートを変化させた場合の、第二乗算器２１４における第二係数（gain2）の変化量を大きくすることにより、第二乗算器２１４の扱うビット数を小さくするためである。
【００５８】
まず、ｆｓ：入力データレート[Hz]、τ１：充電時定数[sec]、τ２：放電時定数[sec]とする。すると、第一係数（gain1）および第二係数（gain2）は、以下の式のように表現できる。
【００５９】
gain1 = Exp(−1／(fs×τ1))
gain2 = Exp(−1／(fs×τ2))
すると、第一係数（gain1）および第二係数（gain2）は下記の表１のようになる。
【００６０】
【表１】
0004644128.tif 000002
表１から明らかなように、第二係数（gain2）は、データレートｆｓが2.4MHzのとき、小数点以下第６位までは９が続く。よって、データレートｆｓを2.4MHzにしたとき、第二乗算器２１４は少なくとも小数点以下第７位まで（余裕を見れば、小数点以下第５位まで）扱うことができる必要がある。これでは、第二乗算器２１４の扱うビット数が大きい。
【００６１】
そこで、放電時のデータレートを小さくする。例えば、[放電時のデータレート]＝[入力データレート]／100とする。すると、第二係数（gain2）は下記の表２のようになる。
【００６２】
【表２】
0004644128.tif 000003
表２から明らかなように、第二係数（gain2）は、データレートｆｓを2.4MHzから24kHzに変更すると、小数点以下第４位までは同じ９であるが、小数点以下第５位からは値が異なる。よって、データレートｆｓを2.4MHzから24kHzに変更したことに対応して、第二係数（gain2）は、第二乗算器２１４が小数点以下第５〜６位までを扱うことができればよい。よって、第二乗算器２１４の扱うビット数を小さくできる。
【００６３】
ＱＰ検波器２０の出力した検波信号Voのピーク（極大値）が、ピーク検出器３０により検出される。そして、表示器４０は、ピーク検出器３０により検出されたピークをグラフなどにして表示する。
【００６４】
本発明の実施形態によれば、電力信号Viのレベルと検波信号Voのレベルとが比較器２０２により比較される。この比較の結果、電力信号Viのレベルが検波信号Voのレベルより大きい場合には、第一スイッチ２０４は端子２０４ａと端子２０４ｃとを接続する。これにより、レジスタ２１０、第一乗算器２１２および加算器２０８により一種のポジティブフィードバック回路が構成される。よって、充電回路としての動作が行なわれる。また、電力信号Viのレベルが検波信号Voのレベル未満であれば、第一スイッチ２０４は、端子２０４ｂと端子２０４ｃとを接続する。これにより、レジスタ２１０および第二乗算器２１４により一種の放電回路が構成される。よって、放電回路としての動作が行なわれる。
【００６５】
このように、電力信号Viのレベルと検波信号Voのレベルとの大小関係に基づき、充電回路としての機能（[電力信号Viのレベル]＞[検波信号Voのレベル]）と、放電回路としての機能（[電力信号Viのレベル]＜[検波信号Voのレベル]）とを果たすため、ＱＰ検波を行なうことができる。しかも、比較器２０２、加算器２０８、レジスタ２１０、第一乗算器２１２および第二乗算器２１４などはデジタル回路素子であるため、ＱＰ検波部のデジタル化を図ることができる。
【００６６】
さらに、本発明の実施形態によれば、電力信号Viのレベルと検波信号Voのレベルとが比較器２０２により比較される。この比較の結果、電力信号Viのレベルが検波信号Voのレベルより大きい場合には、第二スイッチ２０６は端子２０６ａと端子２０６ｃとを接続する。これにより、ラッチ２２０に与えられるクロック周波数は、入力データレートｆｓとなる。電力信号Viのレベルが検波信号Voのレベル未満の場合には、第二スイッチ２０６は端子２０６ｂと端子２０６ｃとを接続する。これにより、ラッチ２２０に与えられるクロック周波数は、[入力データレートｆｓ]／Ｎとなる（例えば、Ｎ＝100）。よって、ＱＰ検波器２０が放電回路としての機能を果たす時における、ラッチ２２０に与えられるクロック周波数は、入力データレートｆｓよりも小さくなる。
【００６７】
これにより、入力データレートｆｓを変化させた場合の、第二乗算器２１４における第二係数（gain2）の変化量を大きくすることができる。よって、第二乗算器２１４の扱うビット数を小さくすることができる。
【図１】
0004644128.tif 000004
【図２】
0004644128.tif 000005
【図３】
0004644128.tif 000006
【図４】
0004644128.tif 000007
【図５】
0004644128.tif 000008
【図６】
0004644128.tif 000009
【図７】
0004644128.tif 000010