(57)【特許請求の範囲】
【請求項１】
直交変調を直接ＲＦ変調方式により実行する無線通信装置のフィードバック型ＤＣオフセット補正方法において、
前記無線通信装置が変調信号とは別の無変調信号を送信する場合に、
順次位相を変化することにより、位相変化して得られる各無変調信号のベクトルをキャンセルして前記無変調信号を送信し、
前記位相が変化させられて送信される無変調信号のフィードバック信号を積分し、
前記積分されたフィードバック信号の積分値によりＤＣオフセット補正を行うことを特徴とするＤＣオフセット補正方法。
【請求項２】
直交変調を直接ＲＦ変調方式により実行する無線通信装置のためのフィードバック型ＤＣオフセット補正を行うＤＣオフセット補正装置であってその入力信号にＤＣオフセット補正値を加えて直交変調器側に出力するＤＣオフセット補正部を有するＤＣオフセット補正装置において、
変調信号とは別に送信される無変調信号を、位相変化させて得られる各無変調信号のベクトルをキャンセルさせて前記直交変調器から出力させるための値を設定する固定値設定部と、
主信号と前記固定値設定部に設定された値を切替出力する無変調信号切替部と、
前記固定値設定部に設定する値を順次変化させることにより前記変調器から出力させる無変調信号の特定の前記位相を順次変化させ、前記位相が順次変化させられた無変調信号から生成されたフィードバック信号データの加算値に基づいて前記ＤＣオフセット補正部が入力信号に加える前記ＤＣオフセット補正値を演算するＤＣオフセット補正制御部と、
を備えたことを特徴とするＤＣオフセット補正装置。
【請求項３】
請求項２記載のＤＣオフセット補正装置において、
前記無線通信装置は周波数多重方式を採用したものであり、
前記固定値設定部と無変調信号切替部は前記周波数多重方式のキャリアごとに備えられていることを特徴とするＤＣオフセット補正装置。
【請求項４】
請求項２又は請求項３記載のフィードバック型ＤＣオフセット補正装置のためのコンピュータにＤＣオフセット補正制御処理を実行させるためのＤＣオフセット補正プログラムにおいて、
前記フィードバック信号データの和を格納する累積積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバックデータを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示する書き込み指示ステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
前記累積積分値格納部に格納された値を読み出し、該読み出した値と前記総和の和を前記累積積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を３６０度の整数分の１の所定の角度であるｎ度回転させるための値を設定するステップと、
無変調信号の位相が最初の位相から（３６０−ｎ）度回転したか判定し、回転していなければ上記書き込み指示ステップに分岐するステップと、
前記累積積分値格納部に格納された値を読み出し、該値からＤＣオフセット補正値を算出するステップと、
をコンピュータに実行させることを特徴とするＤＣオフセット補正プログラム。
【請求項５】
請求項２又は請求項３記載のフィードバック型ＤＣオフセット補正装置のためのコンピュータにＤＣオフセット補正制御処理を実行させるためのＤＣオフセット補正プログラムにおいて、
前記フィードバック信号データの和をそれぞれ格納する第１積分値格納部と第２積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバック信号データを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第１積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を１８０度回転させる値を設定するステップと、
前記復調部に再度フィードバック信号データを前記フィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第２積分値格納部に格納するステップと、
前記第１積分値格納部と第２積分格納部に格納された値の和を求めるステップと、
該求められた和からＤＣオフセット補正値を算出するステップと、
をコンピュータに実行させることを特徴とするＤＣオフセット補正プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信装置において、直交変調器等により生じるＤＣ成分を補正する装置及び方法に関する。
【背景技術】
【０００２】
近年、無線通信装置において、周波数の有効利用等のため、互いに直交する２つの搬送波信号と入力信号（ＩチャネルとＱチャネル）との積和として被変調信号を生成する直交変調が用いられるようになってきている。また、中間周波数の段階を経ることなく、ベースバンド信号から直接ＲＦ信号に変調する直接ＲＦ変調方式も、送信部の小型化等のため採用されている。
【０００３】
このような直交変調を直接ＲＦ変調方式で実施する無線通信装置においては、Ｄ／Ａコンバータや変調器において直流成分(ＤＣオフセット)が発生し、キャリアリーク（ローカルリーク）が外部に出力されることが知られている。このローカルリークは、不要波となるので、品質のよい通信を実現するためには、ローカルリークを低減しなくてはならない。このローカルリークを低減するためには、変調器等において生じるＤＣオフセットをキャンセルするようなオフセット電圧を与える機能を実現するＤＣオフセット補正回路が必要である。変調器等のＤＣオフセット量は温度や入力されるＩ、Ｑ信号の振幅に依存して変化するため、無線通信装置の運用時にもＤＣオフセット補正回路のパラメータを更新して適応的にＤＣオフセットをキャンセルすることが望ましい。そこで、無線通信装置に設けられたＣＰＵが参照信号データまたはフィードバック信号データを使って直流成分を算出して、ＤＣオフセット補正回路のパラメータを適応的に更新することにより温度やＩＱ振幅値が変化してもローカルリークを低減させる装置が実現されている。
【０００４】
従来のＤＣオフセットの補正方法としては、２つの方法が知られている。
一つの方法は、送信信号を無線通信装置内のフィードバックループで受信し、このフィードバック信号のみでＤＣオフセット成分を抽出し，抽出されたＤＣオフセット成分に基づいて送信部でＤＣオフセットを補正する方法である。この方法による補正は、フィードバック型ＤＣオフセット補正またはフィードバック信号積分型ＤＣオフセット補正と呼ばれている。
【０００５】
もう一つの方法は、上記フィードバック信号と送信信号の差分からＤＣオフセット成分を抽出し，送信部で補正する方法である。この方法による補正は、参照信号型ＤＣオフセット補正または信号比較型ＤＣオフセット補正と呼ばれている。
【０００６】
図６は、ＤＣオフセット補正機能を有する、直接ＲＦ変調による無線通信装置の送信部の構成例を示すものである。図６には、上述の２つの補正方法に対応した構成を併せて記載している。また、Ｉチャネルの信号とＱチャネルの信号の経路は、まとめて記載してある。
【０００７】
図６に示す構成例によれば、送信部に入力された送信信号はＤＣオフセット補正部（１０）に入力されるとともに、参照信号型ＤＣオフセット補正を採用した場合は参照信号（Ｒｅｆ信号）として遅延回路（９１）を介してメモリ回路２（９０）に格納される。ＤＣオフセット補正部（１０）においては、そこに入力された送信信号に対して、メモリ回路１（８０）あるいはメモリ回路１（８０）とメモリ回路２（９０）に格納されたデータに基づいたＣＰＵ（６０）によるＤＣオフセット補正制御により、ＤＣオフセットの補正処理が行われる。ＤＣオフセットの補正処理が行われた送信信号は、ＤＡ変換器（２０）に入力され、ＤＡ変換器（２０）でデジタル信号からアナログ信号に変換され、直交変調器（３０）に入力される。直交変調器（３０）は、アナログ信号に変換された送信信号と第１ローカル発振器（５１）の出力であるＲＦ帯のキャリア信号から変調波を生成し、主増幅器（４０）に出力する。主増幅器（４０）は該変調波を増幅する。増幅された変調波は、外部に出力されるとともに、送信部内にフィードバックされ、ミキサ（３１）の一方の入力に入力される。
【０００８】
ミキサ（３１）のもう一方の入力には第２ローカル発振器（５２）の出力が入力され、ミキサ（３１）の出力は、変調波をベースバンド信号に変換したものになる。該ベースバンド信号はＡＤ変換器（１２０）でアナログ信号からデジタル信号に変換される。該デジタル信号は、ＣＰＵ（６０）により位相調整可能な数値制御発振器（７０）の出力とともに復調器（１３０）に入力されて復調され、フィードバック信号データとしてメモリ回路１（８０）に格納される。
【０００９】
フィードバック型ＤＣオフセット補正方法では、ＣＰＵ（６０）がメモリ回路１（８０）に格納されたフィードバック信号データを順次読み出して積分し、積分値に基づいてＤＣオフセットのベクトル方向を推測してその逆方向に任意振幅をとるようなパラメータをＤＣオフセット補正部（１０）に設定することによりＤＣオフセットをキャンセルする。
【００１０】
参照信号型ＤＣオフセット補正方法においては、主増幅器（４０）の出力をフィードバック経路を介してベースバンドのＩＱ信号に復調したフィードバック信号と、変調前のベースバンド信号である参照信号を使用する。フィードバック信号から参照信号を減算し、送信信号のＤＣオフセット成分のみを取り出した誤差信号を用いて、逆位相のパラメータを算出してＤＣオフセット補正部（１０）のパラメータを更新することによりＤＣオフセットの除去を行う。この動作の前には、正しく誤差信号を計算するために数値制御発振器（７０）の位相を調整し、フィードバック信号と参照信号の位相調整動作を行い、参照信号とフィードバック信号の信号点位相を合わせる必要がある。
【００１１】
上述のＤＣオフセット補正方法については、下記特許文献１にその詳細が記載されている。
ここで、これらのＤＣオフセット補正は、変調周波数に現れるキャリア成分を補正するために行うが、送信装置では、装置の試験の一環として周波数確認用にＣＷ信号(無変調信号)を送出する場合がある。
【００１２】
この試験用ＣＷ信号を送信する際、変調周波数と同じ周波数で送信し試験をするときには、上記フィードバック型ＤＣオフセット補正の場合では、フィードバック信号に現れるＤＣオフセット成分とＣＷ信号成分との区別がつかずＤＣオフセット補正がうまくいかない。
【００１３】
図７は、上述の場合をＩＱ平面上の信号ベクトルを用いて説明するものである。
図７に示すように、本来補正して“０”にしたいＤＣオフセットベクトルと本来送信したいベクトル成分であるＣＷ信号ベクトルのベクトル和が送信信号ベクトルとなる。そして、フィードバック型ＤＣオフセット補正では、この送信信号ベクトルを補正しようとしてしまう。
【００１４】
また、上記参照信号型ＤＣオフセット補正の場合では、ＤＣオフセット成分の影響が大きい場合には、正しい補正値を求めることができない。上述のように、フィードバックループ内の数値制御発振器（７０）の位相調整を実施するため、ＤＣオフセット成分の位相にあわせてしまい、正しい位相を求めることができないからである。
【００１５】
図８Ａ及び図８Ｂは、上述の状況を示す図である。図８Ａは、ＤＣオフセット成分が小さい場合を示す図である。図８Ａに示すように、点線で示したＣＷ信号ベクトルはフィードバック信号ベクトルと一致している。したがって、この場合には、位相調整でフィードバック信号の位相を参照信号に合わせることにより、ＤＣオフセットを正しく算出することができる。
【００１６】
図８Ｂは、ＤＣオフセット成分が大きい場合を示す図である。図８Ｂに示すように、点線で示すＣＷ信号ベクトルはフィードバック信号ベクトルとキャリアリーク成分であるＤＣオフセットベクトルの差になっている。したがって、この場合には位相調整で間違った位相を算出してしまい、正しいＤＣオフセットを算出することができない。
【特許文献１】国際公開番号ＷＯ２００５／０２５１６８  Ａ１公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
そこで、本発明の解決しようとする課題は、無変調信号を送信するときでも、ＤＣオフセットの補正を正しく実行可能なＤＣオフセット補正手段を提供することである。
【課題を解決するための手段】
【００１８】
上記の問題を解決するために、本発明によれば、直交変調を直接ＲＦ変調方式により実行する無線通信装置において、変調信号とは別の無変調信号を送信する場合に、順次位相を変化することにより、位相変化して得られる各無変調信号のベクトルをキャンセルして前記無変調信号を送信し、位相を変化させられて送信される無変調信号のフィードバック信号を積分し、積分されたフィードバック信号の積分値によりＤＣオフセット補正を行う。
【００１９】
そのために、本発明によれば、変調信号とは別に送信される無変調信号を、位相変化させて得られる各無変調信号のベクトルをキャンセルさせて変調器から出力させるための値を設定する固定値設定部と、主信号と固定値設定部に設定された値を切替出力する無変調信号切替部と、固定値設定部に設定する値を順次変化させることにより変調器から出力させる無変調信号の特定の位相を順次変化させ、位相が順次変化された無変調信号から生成されたフィードバック信号データの加算値に基づいてＤＣオフセット補正部が入力信号に加えるＤＣオフセット補正値を演算するＤＣオフセット補正制御部とを備えたＤＣオフセット補正装置が提供される。
【発明の効果】
【００２０】
本発明によれば、無変調信号のベクトルは互いにキャンセルされ、ＤＣオフセット成分だけのベクトルを求めることができる。したがって、このベクトルの値を用いることにより、ＤＣオフセットの補正を正しく実行することが可能である。
【発明を実施するための最良の形態】
【００２１】
図１は、本発明による無線通信装置の送信部の第１の構成例を示すものである。図６に示した従来例のものに対して、無変調信号切替部（１５１，１５２）とＩチャネル振幅値設定部（１４１）及びＱチャネル振幅値設定部（１４２）が加わっており、また、Ｉチャネル用とＱチャネル用の部分を分けて記載している点が異なる。参照信号型ＤＣオフセット補正を行う部分は、本発明と関連しないので記載されていない。
【００２２】
後の説明から明らかなとおり、Ｉチャネル振幅値設定部（１４１）とＱチャネル振幅値設定部（１４２）は本発明の固定値設定部に対応し、ＣＰＵ（６０）はＤＣオフセット補正制御部に対応する。
【００２３】
以下、図１に示した構成例の動作について説明する。
Ｉチャネル及びＢチャネルの主信号が送出される場合の動作は、図６に示した場合と同様である。
【００２４】
無変調信号を送出する場合には、無変調信号切替部（１５１，１５２）がそれぞれＩチャネル振幅値設定部（１４１）とＱチャネル振幅値設定部（１４２）側に切り替わる。すると、それぞれの振幅値の比に応じた位相の無変調キャリア周波数信号が直交変調器（３０）で生成され、ある位相の無変調信号が主増幅器（４０）から送出される。
【００２５】
ＣＰＵ（６０）はＩチャネル振幅値設定部（１４１）とＱチャネル振幅値設定部（１４２）の設定値を順次変化させる。当業者には明らかなとおり、Ｉチャネル振幅値設定部（１４１）とＱチャネル振幅値設定部（１４２）の設定値を順次変化させることで主増幅部（４０）から送出される無変調信号の位相を順次変化させることができる。そして、ある位相の無変調信号のフィードバック信号データをフィードバック信号Ｉチャネル用メモリ（８１）とフィードバック信号Ｑチャネル用メモリ（８２）に蓄積し、それぞれのデータを積分することにより、その位相でのＣＷ信号ベクトルとＤＣオフセットベクトルの和である送信信号ベクトルを求めることができる。
【００２６】
したがって、無変調信号の位相を３６０度、一回転分順次変化させて得られた送信信号ベクトルの和を求めることにより、ＣＷ信号ベクトル分をキャンセルしてＤＣオフセットベクトルを求めることができる。
【００２７】
図２は、上述の本発明による無変調信号の位相回転によるＤＣオフセットベクトルを求める手法を説明する図である。
図２に示した例では、無変調信号の位相を４５度ずつ回転させ、８つのＣＷベクトルを求めている。これらの８つのＣＷベクトルの和を求めると図２の右側に示すように、ＣＷベクトルは互いにキャンセルされ、ＤＣオフセットベクトルが求められる。
【００２８】
図２の例示から明らかなとおり、無変調信号の位相回転は、それぞれの位相に対応するＣＷベクトルの和がゼロとなるように行えばよい。したがって、必ずしも同じ角度ずつ回転させる必要はない。また、１８０度一度だけ回転させるものでもよい。
【００２９】
図３Ａは、図２に示した手法を実行する第１の処理フローを説明する図であり、図３Ｂは、図３Ａに示した第１の処理フローを実行するための機能ブロック例を示す図である。図３Ａに記載された処理自体は、図３Ｂに記載されたＤＣオフセット演算部（３６２）により実行される。
【００３０】
以下、図３Ａ及び図３Ｂを参照して、本発明による処理例を説明する。
図３ＡのステップＳ１００で、図３Ｂに記載されたＤＣオフセット演算部（３６２）は累積積分値格納部（３７４）に格納された積分値の初期化を行う。次に、ステップＳ１１０で、復調器（１３０）に、復調したフィードバック信号データをフィードバックメモリ（３８０）に書き込むことを指令する。
【００３１】
フィードバックメモリ（３８０）への書き込みが終了すると、ステップＳ１２０でフィードバックメモリ（３８０）からすべての書き込まれたフィードバック信号データを読み出し、ステップＳ１３０で該読み出されたフィードバック信号データを積分し、積分結果の値をステップＳ１４０で累積積分値格納部（３７４）に格納された値に加算する。
【００３２】
フィードバックメモリへ書き込まれるフィードバック信号データは、その時の送信信号ベクトルの方向に対応するものであるから、書き込み回数は理論的には１回でもよいが、複数回としたほうがより安定な動作が可能である。
【００３３】
次にステップＳ１５０で、無変調信号の位相を、３６０度の整数分の１の所定の角度であるｎ度回転させるための設定値を位相設定部（３３０）に設定する。
【００３４】
次にステップＳ１６０で、必要なだけ位相の回転が行われたか判定する。図３Ａには、「３６０°回転終了？」と記載されているが、これは、必要なだけの位相の回転をわかりやすく表現するためのものである。図３Ａのフローでは、ステップＳ１５０の位相の回転がステップＳ１１０〜ステップＳ１４０の後であるから、正確なソフトウェアロジックとしては、（３６０−ｎ）度の回転が終了したかの判定となる。もちろん、ステップＳ１１０の前に位相回転を行うことも可能であり、その場合は３６０度の回転が終了したかの判定になる。
【００３５】
ステップＳ１６０での判定がノーであれば、ステップＳ１１０からの処理を繰り返し、イエスであれば、ステップＳ１７０に進み、ステップＳ１４０で得られた結果から補正値を算出し、その値をステップＳ１８０でＤＣオフセット補正値設定部（３９０）に設定する。
【００３６】
上述の図３Ｂに記載されたＤＣオフセット演算部（３６２）は、図１に記載されたＣＰＵ（６０）とＣＰＵ（６０）上のプログラムにより実現される。累積積分値格納部（３７４）は、フィードバックメモリ（３８０）と同様にＣＰＵ（６０）外に設けることもできるが、ＣＰＵ（６０）内のレジスタで実現することが好ましい。位相設定部（３３０）は、図１に記載されたＩチャネル振幅値設定部（１３０）とＱチャネル振幅値設定部（１４０）で実現することができるが、ＣＰＵ（６０）内のレジスタで実現し、そのレジスタからＩチャネル振幅値設定部（１３０）とＱチャネル振幅値設定部（１４０）に振幅値を転送することもできる。ＤＣオフセット補正値設定部も、図１に記載されたＤＣオフセット補正部（１１，１２）に設けることも、ＣＰＵ（６０）内のレジスタとすることもできる。
【００３７】
復調部（１３０）は図１に示されたものと同一であり、フィードバックメモリ（３８０）は図１のフィードバック信号Ｉチャネル用メモリ（８１）とフィードバック信号Ｑチャネル用メモリ（８２）に対応する。
【００３８】
また、図３Ａ及び図３Ｂでは積分あるいは積分値という用語が用いられているが、これらも、デジタル値の積分であるから、加算あるいは加算結果の和に対応する。
以上の対応は、以下に説明する図４Ａ及び図４Ｂにおいても同様である。
【００３９】
次に、本発明による別の処理例を説明する。
図４Ａは、図２に示した手法を実行する第２の処理フローを説明する図であり、図４Ｂは、図４Ａに示した第２の処理フローを実行するための機能ブロック例を示す図である。
【００４０】
図４ＡのステップＳ２００で、図４Ｂに記載されたＤＣオフセット演算部（３６１）は第１積分値格納部（３７１）及び第２積分値格納部（３７２）に格納された積分値の初期化を行う。次に、ステップＳ２１０で、復調器（１３０）に、復調したフィードバック信号データをフィードバックメモリ（３８０）に書き込むことを指令する。
【００４１】
フィードバックメモリ（３８０）への書き込みが終了すると、ステップＳ２２０でフィードバックメモリ（３８０）からすべての書き込まれたフィードバック信号データを読み出し、ステップＳ２３０で該読み出されたフィードバック信号データを積分して積分結果の値を第１積分値格納部（３７１）に格納する。
【００４２】
次にステップＳ２４０で、無変調信号の位相を、１８０度回転させるための設定値を位相設定部（３３０）に設定する。
続いてステップＳ２５０で、再び復調器（１３０）に、復調したフィードバック信号データをフィードバックメモリ（３８０）に書き込むことを指令する。
【００４３】
フィードバックメモリ（３８０）への書き込みが終了すると、ステップＳ２６０でフィードバックメモリ（３８０）からすべての書き込まれたフィードバック信号データを読み出し、ステップＳ２７０で該読み出されたフィードバック信号データを積分して積分結果の値を第２積分値格納部（３７２）に格納する。
【００４４】
次にステップＳ２８０で第１積分値格納部（３７１）と第２積分値格納部（３７２）の格納された値を加算し、ステップＳ２９０でステップＳ２８０で得られた結果から補正値を算出し、その値をステップＳ３００でＤＣオフセット補正値設定部（３９０）に設定する。
【００４５】
上記第２の処理フローでは、ステップＳ２４０で急激に無変調信号の位相を変化させるので、瞬間的に出力波形に乱れが生じる。したがって、無線通信装置として問題のない場合に適用できる。一方、上記第1の処理フローでは、無変調信号の位相をデジタル的にゆっくりまわし波形の不連続成分をできるだけすくなくするため、波形の乱れは生じない。
そこで、上記第２の処理フローでの出力波形に乱れを生じさせないために、上記第１の処理フローと同様に段階的に１８０°まで回転させて最後に積分を実行する変形例も可能である。
【００４６】
次に図５により、本発明による無線通信装置の送信部の第２の構成例を説明する。
図５の無線通信装置は周波数多重方式を採用したものであり、本発明の固定値設定部と無変調信号切替部を周波数多重のための各キャリア部に設けたものである。
【００４７】
図５に示した例では、４つのキャリア部が設けられており、キャリア部（２００）がそれらを代表してその内部構成とともに示されている。
キャリア部（２００）には、Ｉチャネル用の主信号とＩチャネル振幅値設定部（２３０）の設定値及びＱチャネル用の主信号とＱチャネル振幅値設定部（２４０）の設定値をそれぞれ切り替える無変調信号切替部（２１０，２２０）とキャリアのオン／オフが設定されキャリアをオン／オフするオン／オフ部（２５０）と、周波数シフト部が搭載されている。周波数シフト部は、Ｉチャネル用ミキサ（２６１）、Ｑチャネル用ミキサ（２６２）、９０度移相器（２７０）及び周波数シフト用発振器（２８０）から構成されている。
【００４８】
Ｉチャネル用ミキサ（２６１）とＱチャネル用ミキサ（２６２）の出力は、合成器（２９０）に入力され、それぞれ他のキャリア部からの信号と合成される。
合成器（２９０）のＩチャネル主信号出力とＱチャネル主信号出力がＤＣオフセット補正部（１１，１２）に入力された以降の動作は、先に図１において説明したものと同様である。ＣＰＵ（６０）は各キャリア部（２００）のＩチャネル振幅値設定部（２３０）とＱチャネル振幅値設定部（２４０）の設定値を変化させることにより、無変調信号の位相を変化させ、フィードバック信号データを積分してＣＷ信号ベクトルを互いにキャンセルさせることにより、ＤＣオフセットベクトルを算出することができる。
【００４９】
したがって、正確に、ＤＣオフセットを補償する値を求めることが可能である。
以上詳細に説明したところから明らかなように、本発明のＤＣオフセット補正を実現するために、ＣＰＵ（６０）により実行されるプログラムは、本発明の実施態様の一つに含まれる。また、該プログラムを格納した記憶媒体が本発明の実施態様の一つに含まれることも明らかである。
【００５０】
（付記１）
直交変調を直接ＲＦ変調方式により実行する無線通信装置のフィードバック型ＤＣオフセット補正方法において、
前記無線通信装置が無変調信号を送信する場合に、
順次位相を変化させて前記無変調信号を送信し、
前記位相が変化させられて送信される無変調信号のフィードバック信号を積分し、
前記積分されたフィードバック信号の積分値によりＤＣオフセット補正を行うことを特徴とするＤＣオフセット補正方法。
（付記２）
前記無変調信号の位相を３６０度の整数分の１の所定の角度ずつ変化させて該無変調信号を送信することを特徴とする付記１記載のＤＣオフセット補正方法。
（付記３）
直交変調を直接ＲＦ変調方式により実行する無線通信装置のためのフィードバック型ＤＣオフセット補正を行うＤＣオフセット補正装置であってその入力信号にＤＣオフセット補正値を加えて直交変調器側に出力するＤＣオフセット補正部を有するＤＣオフセット補正装置において、
特定の位相の無変調信号を変調器から出力させるための値を設定する固定値設定部と、
主信号と前記固定値設定部に設定された値を切替出力する無変調信号切替部と、
前記固定値設定部に設定する値を順次変化させることにより前記変調器から出力させる無変調信号の特定の前記位相を順次変化させ、前記位相が順次変化させられた無変調信号から生成されたフィードバック信号データの加算値に基づいて前記ＤＣオフセット補正部が入力信号に加える前記ＤＣオフセット補正値を演算するＤＣオフセット補正制御部と、
を備えたことを特徴とするＤＣオフセット補正装置。
（付記４）
付記３記載のＤＣオフセット補正装置において、
前記無線通信装置は周波数多重方式を採用したものであり、
前記固定値設定部と無変調信号切替部は前記周波数多重方式のキャリアごとに備えられていることを特徴とするＤＣオフセット補正装置。
（付記５）
前記ＤＣオフセット補正制御部は、前記無変調信号の位相を３６０度の整数分の１の所定の角度ずつ順次変化させるように、前記固定値設定部に設定する値を順次変化させることを特徴とする付記３又は付記４記載のＤＣオフセット補正装置。
（付記６）
前記固定値設定部は、Ｉチャネル信号用振幅値設定部とＱチャネル信号用振幅値設定部からなり、前記ＤＣオフセット補正制御部は、前記Ｉチャネル信号用振幅値設定部とＱチャネル信号用振幅値設定部のそれぞれにＩチャネル信号用振幅値とＱチャネル信号用振幅値を設定することにより前記無変調信号の位相を特定の位相とすることを特徴とする付記３又は付記４記載のＤＣオフセット補正装置。
（付記７）
付記３又は付記４記載のフィードバック型ＤＣオフセット補正装置のためのコンピュータにＤＣオフセット補正制御処理を実行させるためのＤＣオフセット補正プログラムにおいて、
前記フィードバック信号データの和を格納する累積積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバックデータを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示する書き込み指示ステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
前記累積積分値格納部に格納された値を読み出し、該読み出した値と前記総和の和を前記累積積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を３６０度の整数分の１の所定の角度であるｎ度回転させるための値を設定するステップと、
無変調信号の位相が最初の位相から（３６０−ｎ）度回転したか判定し、回転していなければ上記書き込み指示ステップに分岐するステップと、
前記累積積分値格納部に格納された値を読み出し、該値からＤＣオフセット補正値を算出するステップと、
をコンピュータに実行させることを特徴とするＤＣオフセット補正プログラム。
（付記８）
付記３又は付記４記載のフィードバック型ＤＣオフセット補正装置のためのコンピュータにＤＣオフセット補正制御処理を実行させるためのＤＣオフセット補正プログラムにおいて、
前記フィードバック信号データの和をそれぞれ格納する第１積分値格納部と第２積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバック信号データを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第１積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を１８０度回転させる値を設定するステップと、
前記復調部に再度フィードバック信号データを前記フィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第２積分値格納部に格納するステップと、
前記第１積分値格納部と第２積分格納部に格納された値の和を求めるステップと、
該求められた和からＤＣオフセット補正値を算出するステップと、
をコンピュータに実行させることを特徴とするＤＣオフセット補正プログラム。
（付記９）
付記３又は付記４記載のフィードバック型ＤＣオフセット補正装置のためのコンピュータにＤＣオフセット補正制御処理を実行させるためのＤＣオフセット補正プログラムにおいて、
前記フィードバック信号データの和をそれぞれ格納する第１積分値格納部と第２積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバック信号データを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第１積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を段階的に１８０度まで回転させる値を順次設定するステップと、
前記復調部に再度フィードバック信号データを前記フィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第２積分値格納部に格納するステップと、
前記第１積分値格納部と第２積分格納部に格納された値の和を求めるステップと、
該求められた和からＤＣオフセット補正値を算出するステップと、
をコンピュータに実行させることを特徴とするＤＣオフセット補正プログラム。
（付記１０）
コンピュータ読み取り可能な記憶媒体において、
付記３又は付記４記載のフィードバック型ＤＣオフセット補正装置のためのコンピュータにＤＣオフセット補正制御処理を実行させるためのＤＣオフセット補正プログラムであって、
前記フィードバック信号データの和を格納する累積積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバックデータを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示する書き込み指示ステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
前記累積積分値格納部に格納された値を読み出し、該読み出した値と前記総和の和を前記累積積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を３６０度の整数分の１の所定の角度であるｎ度回転させるための値を設定するステップと、
無変調信号の位相が最初の位相から（３６０−ｎ）度回転したか判定し、回転していなければ上記書き込み指示ステップに分岐するステップと、
前記累積積分値格納部に格納された値を読み出し、該値からＤＣオフセット補正値を算出するステップと、
をコンピュータに実行させるＤＣオフセット補正プログラムを格納したことを特徴とするコンピュータ読み取り可能な記憶媒体。
（付記１１）
コンピュータ読み取り可能な記憶媒体において、
付記３又は付記４記載のフィードバック型ＤＣオフセット補正装置のためのコンピュータにＤＣオフセット補正制御処理を実行させるためのＤＣオフセット補正プログラムであって、
前記フィードバック信号データの和をそれぞれ格納する第１積分値格納部と第２積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバック信号データを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第１積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を１８０度回転させる値を設定するステップと、
前記復調部に再度フィードバック信号データを前記フィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第２積分値格納部に格納するステップと、
前記第１積分値格納部と第２積分格納部に格納された値の和を求めるステップと、
該求められた和からＤＣオフセット補正値を算出するステップと、
をコンピュータに実行させるＤＣオフセット補正プログラムを格納したことを特徴とするコンピュータ読み取り可能な記憶媒体。
（付記１２）
コンピュータ読み取り可能な記憶媒体において、
付記３又は付記４記載のフィードバック型ＤＣオフセット補正装置のためのコンピュータにＤＣオフセット補正制御処理を実行させるためのＤＣオフセット補正プログラムであって、
前記フィードバック信号データの和をそれぞれ格納する第１積分値格納部と第２積分値格納部を初期化するステップと、
前記無変調信号に基づいてフィードバック信号データを生成する復調部に、フィードバック信号データをフィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第１積分値格納部に格納するステップと、
位相設定部に、現在送信中の無変調信号の位相を段階的に１８０度まで回転させる値を順次設定するステップと、
前記復調部に再度フィードバック信号データを前記フィードバックメモリに書き込むことを指示するステップと、
前記フィードバックメモリに格納されたフィードバック信号データを読み出しその総和を演算するステップと、
該総和を前記第２積分値格納部に格納するステップと、
前記第１積分値格納部と第２積分格納部に格納された値の和を求めるステップと、
該求められた和からＤＣオフセット補正値を算出するステップと、
をコンピュータに実行させるＤＣオフセット補正プログラムを格納したことを特徴とするコンピュータ読み取り可能な記憶媒体。
【図面の簡単な説明】
【００５１】
【図１】本発明による無線通信装置の送信部の第１の構成例を示す図である。
【図２】本発明による無変調信号の位相回転によるＤＣオフセットベクトルを求める手法を説明する図である。
【図３Ａ】図２に示した手法を実行する第１の処理フローを説明する図である。
【図３Ｂ】図３Ａに示した第１の処理フローを実行するための機能ブロック例を示す図である。
【図４Ａ】図２に示した手法を実行する第２の処理フローを説明する図である。
【図４Ｂ】図４Ａに示した第２の処理フローを実行するための機能ブロック例を示す図である。
【図５】本発明による無線通信装置の送信部の第２の構成例を示す図である。
【図６】従来例による無線通信装置の送信部の構成例を示す図である。
【図７】無変調信号送出時の、従来のフィードバック型ＤＣオフセット補正の問題点を説明する図である。
【図８Ａ】無変調信号送出時の、従来の参照信号型ＤＣオフセット補正が正しく実行される場合を説明する図である。
【図８Ｂ】無変調信号送出時の、従来の参照信号型ＤＣオフセット補正が正しく実行されない場合を説明する図である。
【符号の説明】
【００５２】
１０、１１、１２  ＤＣオフセット補正部  
２０、２１、２２  ＤＡ変換器  
３０  直交変調器  
３１  ミキサ
４０  主増幅部
５１  第１ローカル発振器
５２  第２ローカル発振器
６０  ＣＰＵ
７０  数値制御発振器
８０  メモリ回路１
８１  フィードバック信号Ｉチャネル用メモリ
８２  フィードバック信号Ｑチャネル用メモリ
９０  メモリ回路２
９１  遅延回路
１２０  ＡＤ変換器
１３０  復調器
１４１、２３０  Ｉチャネル振幅値設定部
１４２、２４０  Ｑチャネル振幅値設定部
１５１、１５２  無変調信号切替部
２００  キャリア部
２１０、２２０    無変調信号切替部
３３０  位相設定部
３６２  ＤＣオフセット演算部
３７１  第１積分値格納部
３７２  第２積分値格納部
３７４  累積積分値格納部
３８０  フィードバックメモリ
３９０  ＤＣオフセット補正値設定部
【図１】
0004758781.tif 000002
【図２】
0004758781.tif 000003
【図３Ａ】
0004758781.tif 000004
【図３Ｂ】
0004758781.tif 000005
【図４Ａ】
0004758781.tif 000006
【図４Ｂ】
0004758781.tif 000007
【図５】
0004758781.tif 000008
【図６】
0004758781.tif 000009
【図７】
0004758781.tif 000010
【図８Ａ】
0004758781.tif 000011
【図８Ｂ】
0004758781.tif 000012