(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板に形成された第２導電型の領域に、フォトセンサからなる信号電荷蓄積領域と、前記信号電荷蓄積領域にて蓄積された信号電荷を垂直転送する転送領域とが設けられた固体撮像素子に対し、前記信号電荷蓄積領域に蓄積された信号電荷を前記半導体基板側に掃き捨てて、露光期間の制御を行うためのシャッタパルスを印加する固体撮像素子の駆動装置において、
前記固体撮像素子に対して、水平ブランキング期間内における前記信号電荷の垂直転送の前、又は前記垂直転送の後に、前記シャッタパルスを印加するシャッタパルス印加手段を備えた
ことを特徴とする固体撮像素子の駆動装置。
【請求項２】
第１導電型の半導体基板に形成された第２導電型の領域に、フォトセンサからなる信号電荷蓄積領域と、前記信号電荷蓄積領域にて蓄積された信号電荷を垂直転送する転送領域とが設けられた固体撮像素子に対し、前記信号電荷蓄積領域に蓄積された信号電荷を前記半導体基板側に掃き捨てて、露光期間の制御を行うためのシャッタパルスを印加する固体撮像素子の駆動方法において、
前記シャッタパルスを、水平ブランキング期間内であって、前記信号電荷の垂直転送の前、又は前記垂直転送の後に印加するようにした
ことを特徴とする固体撮像素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤ（電荷結合素子）を用いた固体撮像素子を駆動するための固体撮像素子の駆動装置及び駆動方法に関し、更に詳しくは、電子シャッタ機能を有する固体撮像素子の駆動装置及び駆動方法に関する。
【０００２】
【従来の技術】
従来、電気的に露光時間の調整を行い得るようになされた固体撮像素子、すなわち電子シャッタ機能を有する固体撮像素子として、Ｎ型シリコン基板上にＰ型ウェル領域を形成すると共に、このＰ型ウェル領域内に受光部としてのフォトセンサ、垂直シフトレジスタ、水平シフトレジスタ及び出力部を設けた構造のものがある。この種の固体撮像素子では、Ｎ型シリコン基板に高電圧を印加してフォトセンサに蓄積された信号電荷を基板側へ掃き捨てることにより、フォトセンサの信号電荷蓄積時間、すなわち露光時間を制御することができる。電子シャッタ機能における信号電荷の掃き捨て方法としては、例えば、露光開始時までの間、水平同期信号と同じ周期で基板にシャッタパルスを印加して、信号電荷の掃き捨てを繰り返し行う方法がある。
【０００３】
図９は、従来のシャッタパルスの印加タイミングの一例を示すタイミングチャートである。ここでは、４相駆動の垂直シフトレジスタを用いた固体撮像素子の例を挙げている。図において（ａ）は水平ブランキング信号Ｈ−ＢＬＫを示し、この信号のＬレベル時が水平ブランキング期間を表している。（ｂ）〜（ｅ）は４相の垂直転送パルスφＶ１〜φＶ４を示し、これらの垂直転送パルスφＶ１〜φＶ４がＨレベルの時、転送電極下のポテンシャルが深くなり、信号電荷はポテンシャルが深くなっている部分に保持される。（ｆ）はシャッタパルスＶｓｕｂを示し、Ｈレベルの時に信号電荷の掃き捨てが行われる。
【０００４】
図９におけるＴ１〜Ｔ８の各時間における垂直シフトレジスタでの電荷転送状態を表したポテンシャル図を図１０に示す。時間Ｔ１の状態では、信号電荷が転送電極Ｖ１，Ｖ２，Ｖ３に蓄積されていることを示している。次の時間Ｔ２の状態でＶ１がＬレベルになり、信号電荷はＶ２，Ｖ３に蓄積される。次いで、時間Ｔ３の状態でＶ４がＨレベルになり、信号電荷はＶ２，Ｖ３，Ｖ４に蓄積される。このような動作を繰り返すことによって信号電荷が順次転送される。このとき、シャッタパルスＶｓｕｂは、垂直転送中に１回、Ｈレベルに維持される。
【０００５】
【発明が解決しようとする課題】
ところが、近年における固体撮像素子は、画素数増加のために画素サイズの小型化が進み、垂直シフトレジスタの１セルに占める割合が狭められ、垂直シフトレジスタの取扱信号電荷量も減少する傾向にある。その中で、垂直転送中にシャッタパルスＶｓｕｂを印加すると、図１１に示すようにシャッタパルスＶｓｕｂがＨレベルになったときのＰ型ウェル領域によるバリア電位ａの方が信号電荷の電位ｂよりも深い電位となり、垂直シフトレジスタを転送されている信号電荷が基板側へ掃き捨てられてしまう。このため、垂直シフトレジスタの取扱信号電荷量が減少することになり、ダイナミックレンジが狭められてしまうという問題がある。なお、図において破線はシャッタパルスＶｓｕｂがＬレベルのときのポテンシャル分布を示している。
【０００６】
一方、特開平１０−１３６２７０号公報には、シャッタパルス印加時における垂直シフトレジスタの取扱信号電荷量の減少を防止するために、垂直シフトレジスタの転送電極のうちの過半数の転送電極にＨレベルの垂直転送パルスが印加されている間に、固体撮像素子に対してシャッタパルスを印加する方法が提案されている。すなわち、信号電荷の垂直転送中において最も垂直シフトレジスタの電荷保持能力が大きい期間にシャッタパルスを印加するようにして、垂直シフトレジスタからの信号電荷の溢れ出しを防ぎ、もって垂直シフトレジスタの取扱信号電荷量の減少を防止するようにしている。
【０００７】
しかしながら、上記公報に記載の方法では、垂直シフトレジスタの最も電荷保持能力が大きい期間を選んでシャッタパルスを印加するようにしているため、水平ブランキング期間において複数回にわたってシャッタパルスを印加することによってフォトセンサにおける確実な電荷掃き捨て作用を確保する必要性が生じ、したがってシャッタパルスを発信するタイミング回路が複雑化するという問題がある。
【０００８】
また、垂直シフトレジスタの最も電荷保持能力が大きい期間を選んでシャッタパルスを印加するようにしても、結局、電荷の垂直転送中にシャッタパルスを印加する構成であるので、シャッタパルスの印加による垂直シフトレジスタのポテンシャル分布の変動は否めず、これによって転送電荷の部分的な溢れ出しが誘発されることになる。要するに、上記公報に記載の方法は、シャッタパルスの印加による垂直シフトレジスタの取扱信号電荷量の低減に対する根本的な解決方法とはなり得ない。
【０００９】
本発明は上述の問題に鑑みてなされ、タイミング回路の構成を複雑化することなく、シャッタパルス印加時における垂直シフトレジスタの取扱信号電荷量の低減を防止することができる固体撮像素子の駆動装置及び駆動方法を提供することを課題とする。
【００１０】
【課題を解決するための手段】
以上の課題を解決するに当たり、本発明の固体撮像素子の駆動装置は、水平ブランキング期間内における信号電荷の垂直転送の前、又は前記垂直転送の後に、シャッタパルスを印加するシャッタパルス印加手段を備えたことを特徴とする。
【００１１】
また、以上の課題を解決するに当たり、本発明の固体撮像素子の駆動方法は、シャッタパルスを、水平ブランキング期間内であって、信号電荷の垂直転送の前、又は垂直転送の後に印加するようにしたことを特徴とする。
【００１２】
本発明では、シャッタパルスの印加タイミングを信号電荷の垂直転送の前又は後とすることにより、タイミング回路を複雑化することなく、シャッタパルスの印加による垂直シフトレジスタの取扱信号電荷量の低減を防止するようにしている。
【００１３】
【発明の実施の形態】
以下、本発明の各実施の形態について図面を参照して説明する。
【００１４】
（第１の実施の形態）
図１は、本発明の第１の実施の形態による固体撮像素子の駆動装置を含むＣＣＤ固体撮像素子カメラシステムの要部の構成を示すブロック図である。このシステムは、ＣＣＤを用いた固体撮像素子であるＣＣＤイメージャ１と、垂直同期信号ＶＤ及び水平同期信号ＨＤ等の同期信号を発生する同期信号発生器２と、同期信号発生器２から出力される垂直同期信号ＶＤ及び水平同期信号ＨＤ等が入力され、ＣＣＤイメージャ１の駆動用の各種のタイミング信号を発生するタイミング発生器３と、タイミング発生器３から出力されるタイミング信号が入力され、垂直転送パルス、水平転送パルス及び信号電荷の掃き捨てのためにＣＣＤイメージャ１の基板に印加されるシャッタパルス等を与えてＣＣＤイメージャ１を駆動するドライバ４とを備えている。
【００１５】
これら同期信号発生器２、タイミング発生器３及びドライバ４により本実施の形態における固体撮像素子の駆動装置が構成される。特に、ドライバ４は、本発明に係るシャッタパルス印加手段を構成する。なお、タイミング発生器３は、必要に応じてリセットゲートパルス等のタイミングパルスを直接、ＣＣＤイメージャ１に印加するようになっている。また、ＣＣＤイメージャ１の出力信号の信号処理系については、その図示を省略している。
【００１６】
ＣＣＤイメージャ１は、図２に模式的に示すように、二次元的に配列されたフォトセンサからなる複数の受光部１１と、それぞれ一列分の受光部１１に対し読出しゲート１２を介して接続される垂直シフトレジスタ１３と、垂直シフトレジスタ１３の下端に共通に接続される水平シフトレジスタ１４と、水平シフトレジスタの一端に接続される出力部１５とを備えた、いわゆるインターライン転送方式のＣＣＤ固体撮像素子として構成される。
【００１７】
ＣＣＤイメージャ１を構成する固体撮像素子の画素周辺の断面構造を図３に示す。第１導電型の半導体基板であるＮ型シリコン基板２１に形成した第２導電型の領域であるＰ型ウェル領域２２の表面に、受光部１１を形成するためのＮ型の不純物拡散領域からなる信号電荷蓄積領域２４と、垂直シフトレジスタ１３を構成するＮ型の電荷転送領域３１及びＰ+ 型のチャネルストッパ領域３４とが形成されている。更に、上記Ｎ型の不純物拡散領域２４の表面にはＰ++型の正電荷蓄積領域２５が形成され、Ｎ型の電荷転送領域３１の直下にスミアの低減を目的としたＰ+ 型ウェル領域３０が形成されている。Ｎ型の不純物拡散領域２４と電荷転送領域３１との間のＰ型領域は、読出しゲート部３５を構成している。
【００１８】
また、電荷転送領域３１、チャネルストッパ領域３４及び読出しゲート部３５上に、例えばＳｉＯ2 からなるゲート絶縁膜２３を介して多結晶シリコン層からなる転送電極３２が形成され、これら電荷転送領域３１、ゲート絶縁膜２３及び転送電極３２によって、垂直シフトレジスタ１３が構成される。なお、転送電極３２は１層目の多結晶シリコン層及び２層目の多結晶シリコン層から構成されるが、図では１層目の多結晶シリコン層のみを示している。
【００１９】
転送電極３２の表面には熱酸化によるシリコン酸化膜２６が形成され、その上に金属遮光膜３３が形成されている。金属遮光膜３３は受光部１１の形成領域において選択的にエッチング除去されており、光は、このエッチング除去によって形成された開口を通じて受光部１１内に入射される。金属遮光膜３３及び受光部１１の全面には層間絶縁膜２７を介してカラーフィルタ（Ｒ，Ｇ，Ｂの三原色フィルタやＹ，Ｍ，Ｃ，Ｇの補色フィルタ）２８が形成されており、更にカラーフィルタ２８の上にはマイクロレンズ２９が形成されている。
【００２０】
本実施の形態では、上記のように、Ｎ型シリコン基板２１の表面にＰ型ウェル領域２２を形成すると共に、このＰ型ウェル領域２２内に受光部１１を構成するＮ型の不純物拡散領域２４を形成することで、いわゆる電子シャッタ機能付きのＣＣＤ固体撮像素子が構成される。すなわち、シリコン基板２１に供給される基板電位をシャッタパルスに同期して高レベルにすることにより、Ｐ型ウェル領域２２におけるポテンシャル障壁が下がり、受光部１１に蓄積された信号電荷（この場合、電子）が上記ポテンシャル障壁を越えて縦方向、つまりシリコン基板２１側に掃き捨てられる。これにより、シャッタパルスの最終印加時点から電荷読出し時点までの期間が実質的な露光期間とされる。
【００２１】
図４に、（ａ）読出しパルスＶｔ及び（ｂ）シャッタパルスＶｓｕｂのタイミングチャートの一例を示す。読出しパルスＶｔ１により、受光部１１に蓄積された信号電荷を読み出した後の１フィールド期間において、シャッタ期間Ｔ２においては、水平ブランキング期間毎にシャッタパルスＶｓｕｂがＬレベルからＨレベルに切り換わり、受光部１１内の信号電荷が基板２１側へ引き抜かれる。シャッタ期間Ｔ２後の露光期間Ｔ３では、シャッタパルスＶｓｕｂはＬレベルに維持され、受光部１１内に信号電荷が蓄積される。露光期間Ｔ３内に蓄積された信号電荷は、１フィールド終了後の読出しパルスＶｔ２によって垂直シフトレジスタ１３に読み出される。
【００２２】
次に、本発明の第１の実施の形態による固体撮像素子の駆動装置の作用及び、本実施の形態による固体撮像素子の駆動方法ついて説明する。
【００２３】
タイミング発生器３は、同期信号発生器２から発生される垂直同期信号ＶＤ及び水平同期信号ＨＤが入力されることにより、ＣＣＤイメージャ１の駆動用の各種のタイミング信号を発生する。ドライバ４は、タイミング信号発生器３から出力されるタイミング信号が入力されることにより、垂直転送パルス、水平転送パルス及びシャッタパルス等をＣＣＤイメージャ１に与えてＣＣＤイメージャ１を駆動する。
【００２４】
図５及び図６は、本実施の形態におけるシャッタパルスの印加タイミングを示すタイミングチャートである。ここでは、４相駆動の垂直シフトレジスタを用いた固体撮像素子の例を挙げている。図５において（ａ）は水平ブランキング信号Ｈ−ＢＬＫを示し、この信号のＬレベル時が水平ブランキング期間を表している。（ｂ）〜（ｅ）は４相の垂直転送パルスφＶ１〜φＶ４を示し、これらの垂直転送パルスφＶ１〜φＶ４がＨレベルの時、転送電極下のポテンシャルが深くなり、信号電荷はポテンシャルが深くなっている部分に保持される。（ｆ）はシャッタパルスＶｓｕｂ を示し、Ｈレベルの時に信号電荷の掃き捨てが行われる。また、図６において（ａ）〜（ｄ）は垂直転送パルスφＶ１〜φＶ４を示し、これらには信号電荷の読出し時に読出し用のゲートパルスＶｔが重畳される。（ｅ）はシャッタパルスＶｓｕｂを示し、Ｈレベル時に信号電荷の掃き捨てが行われる。このシャッタパルスＶｓｕｂが停止した後、次の信号読出し時までの間が信号電荷蓄積時間、つまり露光期間となる。
【００２５】
なお、図５に示した各垂直転送パルスφＶ１〜φＶ４の相互のタイミング波形は、図９に示した従来のそれと変わらず、したがって図１０に示した形態で垂直シフトレジスタ１３において信号電荷が転送される。
【００２６】
さて、本実施の形態では、図５に示したようにシャッタパルスＶｓｕｂを、水平ブランキング期間内であって、信号電荷の垂直転送の前に印加するようにしている。このように、シャッタパルスＶｓｕｂを、水平ブランキング期間内であって、信号電荷の垂直転送の前とすることで、シャッタパルスＶｓｕｂの印加タイミングが信号電荷の垂直転送期間をはずれることになる。
ここで、上記したように、従来においては、信号電荷の垂直転送期間中にシャッタパルスＶｓｕｂを印加する構成とされていた。このように、信号電荷の垂直転送期間中にシャッタパルスＶｓｕｂを印加してしまうと、シャッタパルスＶｓｕｂの印加による垂直シフトレジスタのポテンシャル分布（図１０参照）の変動が生じ易く、これにより、転送されている信号電荷の部分的な溢れ出しが誘発されてしまうという問題があった。これにより、従来においては、垂直シフトレジスタの取扱信号電荷量が低減してしまうという問題があった。
一方、本実施形態では、信号電荷の垂直転送期間をはずしてシャッタパルスＶｓｕｂを印加することとしている。このように、信号電荷の垂直転送期間をはずしてシャッタパルスＶｓｕｂを印加するようにしているので、シャッタパルスＶｓｕｂ印加による垂直シフトレジスタ１３のポテンシャル分布の変動を抑制することができ、これにより、シャッタパルスＶｓｕｂ印加時に垂直転送されている信号電荷の溢れ出しが誘発されてしまうことを防止することができる。すなわち、信号電荷の一部が基板側へ掃き捨てられることが回避される。これにより、シャッタパルスＶｓｕｂの印加による垂直シフトレジスタ１３の取扱信号電荷量の減少が原理的に防止されることになる。また、シャッタパルスＶｓｕｂを複数回に分けて印加する必要もないので、シャッタパルス印加手段としてのドライバ４の構成を複雑化することもない。
【００２７】
なお、本実施の形態においては、水平ブランキング期間を従来の水平ブランキング期間と同等としている。したがって、信号電荷の垂直転送の前にシャッタパルスＶｓｕｂを印加する期間を設けているために、各垂直転送パルスφＶ１〜φＶ４のオーバーラップ期間が従来よりも短くなり、その結果、垂直シフトレジスタ１３の取扱信号電荷量が従来よりも減少することは事実である。
【００２８】
しかしながら、信号電荷の垂直転送中におけるシャッタパルスＶｓｕｂの印加による垂直シフトレジスタ１３の取扱信号電荷量の減少量の方が、垂直転送パルスφＶ１〜φＶ４のオーバーラップ期間の減少による垂直シフトレジスタ１３の取扱信号電荷量の減少量に比べて大きいことが本発明者らの実験によって確認されている。
【００２９】
図７はその実験結果を示すもので、垂直転送パルスのオーバーラップ量（ビット数）と垂直シフトレジスタの取扱信号電荷量との関係を表している。図７より、シャッタパルスＶｓｕｂの印加による垂直シフトレジスタの取扱信号電荷量の減少量は、シャッタパルスＶｓｕｂを印加しない場合（本発明）の５〜２０％に達することがわかる。また、垂直転送中にシャッタパルスＶｓｕｂを印加しない場合であっても、垂直転送パルスのある一定のオーバーラップ量（図においてＡで示す。）以下ではシャッタパルスＶｓｕｂを印加する場合と同等以下の取扱信号電荷量となることも認められ、したがって少なくとも上記Ａを越えるオーバーラップ量を確保することによって、垂直シフトレジスタの取扱信号電荷量の向上を図ることができる。
【００３０】
以上のように、信号電荷の垂直転送中にシャッタパルスＶｓｕｂを印可する従来の固体撮像素子の駆動方法に比べて、垂直シフトレジスタ１３の取扱信号電荷量を向上させることができるので、ダイナミックレンジの拡大及びＳ／Ｎの向上を図ることができると共に、大光量時においても垂直シフトレジスタ１３における信号電荷の転送残しを防止できる。
【００３１】
また本実施の形態によれば、垂直シフトレジスタ１３における取扱信号電荷量を向上させることができるので、受光部１１に対する垂直シフトレジスタ１３の面積比を小さくすることができ、これにより画素サイズの小型化による受光部１１の面積の縮小率を低減して受光感度を向上させることができ、また、飽和信号量の増大によってＳ／Ｎの向上を図ることができる。更に、垂直シフトレジスタ１３を縮小できるため金属遮光膜３３の受光部１１側への張り出し量を拡大でき、これによりスミア特性の改善が図られる。
【００３２】
また、垂直シフトレジスタ１３の取扱信号電荷量が増加した分、転送電極３２下におけるポテンシャル分布を浅くすることが可能となり、垂直シフトレジスタ１３における信号電荷の転送効率の向上を図ることができる。
【００３３】
更に、垂直シフトレジスタ１３の取扱信号電荷量が増加した分、垂直シフトレジスタ１３を縮小し受光部１１の面積を拡大できるので、電子シャッタ用シャッタパルスの印加電圧を低減でき、また、受光部１１のポテンシャルが浅くなることによって読出しゲート部３５に対する読出しパルス電圧も低減でき、これらにより低消費電力化を図ることができる。また、受光部１１のポテンシャルが浅くなることによって、白点、白キズ、暗電流の発生を抑えることも可能となる。
【００３４】
（第２の実施の形態）
続いて、本発明の第２の実施の形態について説明する。図８は本実施の形態におけるシャッタパルスＶｓｕｂの印加タイミングを示すタイミングチャートである。なお、ＣＣＤイメージャ及びその駆動装置の構成は、上述の第１の実施の形態と同様であるとし、その説明は省略する。
【００３５】
図８において（ａ）は水平ブランキング信号Ｈ−ＢＬＫを示し、この信号のＬレベル時が水平ブランキング期間を表している。（ｂ）〜（ｅ）は４相の垂直転送パルスφＶ１〜φＶ４を示し、これらの垂直転送パルスφＶ１〜φＶ４がＨレベルの時、転送電極下のポテンシャルが深くなり、信号電荷はポテンシャルが深くなっている部分に保持される。（ｆ）はシャッタパルスＶｓｕｂ を示し、Ｈレベルの時に信号電荷の掃き捨てが行われる。
【００３６】
すなわち本実施の形態では、シャッタパルスＶｓｕｂの印加タイミングを水平ブランキング期間内における信号電荷の垂直転送の後としている。これによっても、上述の実施の形態と同様な効果を得ることができる。
【００３７】
以上、本発明の各実施の形態について説明したが、勿論、本発明はこれらに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００３８】
例えば以上の実施の形態では、垂直シフトレジスタ１３に印可する垂直転送パルスを４相としたが、少なくとも２相以上の転送パルスを印加することによって信号電荷を転送する垂直シフトレジスタを備えた固体撮像素子に対して、本発明は適用可能である。
【００３９】
また、ＣＣＤイメージャ１における信号電荷の読出し方式として、１フィールド期間で全画素の信号電荷を読み出す方式と、偶数フィールド及び奇数フィールドを交互に読み出す方式の何れにも本発明は適用可能である。
【００４０】
【発明の効果】
以上述べたように、本発明の固体撮像素子の駆動装置によれば、タイミング回路の構成を複雑化することなく、シャッタパルスの印加による垂直シフトレジスタの取扱信号電荷量の低減を防止することができる。
【００４１】
また、本発明の固体撮像素子の駆動方法によれば、垂直シフトレジスタの取扱信号電荷量の低減を防止することができるので、ダイナミックレンジの拡大を図ることができると共に、Ｓ／Ｎの向上を図ることができる。また、画素サイズの小型化に伴って垂直シフトレジスタの縮小比を受光部面積のそれよりも大きくとることができるので、受光感度の向上が図られると共に、低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による固体撮像素子の駆動装置を含むＣＣＤ固体撮像素子カメラシステムの要部の構成を示すブロック図である。
【図２】図１におけるＣＣＤイメージャの構成の一例を示す説明図である。
【図３】図１におけるＣＣＤイメージャの受光部とその周辺を示す断面図である。
【図４】図１におけるＣＣＤイメージャの露光期間を説明するシャッタパルスの説明図である。
【図５】本発明の第１の実施の形態によるシャッタパルスの印加タイミングを示すタイミングチャートである。
【図６】本発明の第１の実施の形態によるシャッタパルスの印加タイミングを示すタイミングチャートである。
【図７】本発明と従来の垂直シフトレジスタの取扱信号電荷量を比較する説明図である。
【図８】本発明の第２の実施の形態によるシャッタパルスのタイミングチャートである。
【図９】従来のシャッタパルスの印加タイミングを示すタイミングチャートである。
【図１０】図９中の各タイミングにおける転送電極下のポテンシャルを示す説明図である。
【図１１】従来技術の問題点を説明する転送電極下のポテンシャル図である。
【符号の説明】
１…ＣＣＤイメージャ（固体撮像素子）、２…同期信号発生器、３…タイミング発生器、４…ドライバ（シャッタパルス印加手段）、１１…受光部、１３…垂直シフトレジスタ、１４…水平シフトレジスタ、２１…Ｎ型シリコン基板（第１導電型の半導体基板）、２２…Ｐ型ウェル領域（第２導電型の領域）、２４…信号電荷蓄積領域、３１…電荷転送領域、φＶ１〜φＶ４…垂直転送パルス、Ｖｓｕｂ…シャッタパルス。
【図１】
0004682439.tif 000002
【図２】
0004682439.tif 000003
【図３】
0004682439.tif 000004
【図４】
0004682439.tif 000005
【図５】
0004682439.tif 000006
【図６】
0004682439.tif 000007
【図７】
0004682439.tif 000008
【図８】
0004682439.tif 000009
【図９】
0004682439.tif 000010
【図１０】
0004682439.tif 000011
【図１１】
0004682439.tif 000012