(57)【特許請求の範囲】
【請求項１】
高域係数用符号化ブロックパターン生成方法であって、
複数のブロックデータに分割されているマクロブロックデータを有する量子化された高域係数を受ける工程と、
前記ブロックデータに関する２段階の重複変換処理を実行し、これと同時に、複数の高域係数予測方向に対応して前記ブロックデータの複数の符号化ブロックパターンを計算により得る工程と、
前記２段階の重複変換処理により生成された低域係数に応じて高域係数予測方向の選択情報を得る計算を実行する工程と、
この高域係数予測方向の選択情報に応じて複数の符号化ブロックパターンの中から１つの符号化ブロックパターンを選択し、この選択した符号化ブロックパターンを出力する工程と
を有する高域係数用符号化ブロックパターン生成方法。
【請求項２】
請求項１に記載の高域係数用符号化ブロックパターン生成方法において、前記ブロックデータの複数の符号化ブロックパターンを計算により得る前記工程が、
マクロブロックの一組の高域係数正規化パラメータを得る工程と、
前記高域係数予測方向に対応する正規化された高域係数の零でない係数の数を計算して、零でない係数の数の複数のデータを生成させる工程と、
マクロブロックの高域係数正規化パラメータの組及び高域係数予測方向に対応する零でない係数の数に応じて高域係数予測方向に対応する符号化ブロックパターンを生成する工程と
を有する高域係数用符号化ブロックパターン生成方法。
【請求項３】
請求項２に記載の高域係数用符号化ブロックパターン生成方法において、前記高域係数正規化パラメータの組を、前のマクロブロックの高域係数正規化パラメータの組と、マクロブロックの零でない高域係数の数の組とに基づいて生成させる高域係数用符号化ブロックパターン生成方法。
【請求項４】
請求項３に記載の高域係数用符号化ブロックパターン生成方法において、マクロブロックの零でない高域係数の数の組を生成する方法が、
高域係数予測方向に対応する零でない係数の数を複数累算する工程と、
高域係数予測方向の選択情報に応じて高域係数予測方向に対応する零でない係数の累算された数の１つを選択する工程と
を有する高域係数用符号化ブロックパターン生成方法。
【請求項５】
請求項１に記載の高域係数用符号化ブロックパターン生成方法において、前記マクロブロックデータをＹＵＶ＿４：４：４形式に対応させ、前記高域係数予測方向が、上からの予測と、左からの予測と、ナル予測とを有するようにする高域係数用符号化ブロックパターン生成方法。
【請求項６】
請求項１に記載の高域係数用符号化ブロックパターン生成方法において、前記マクロブロックデータをＹＵＶ＿４：２：２形式及びＹＵＶ＿４：２：０形式に対応させる高域係数用符号化ブロックパターン生成方法。
【請求項７】
請求項１に記載の高域係数用符号化ブロックパターン生成方法において、前記高域係数をＨＤフォト形式における高域係数とする高域係数用符号化ブロックパターン生成方法。
【請求項８】
量子化された高域係数と正規化パラメータとを受け、ブロックの零でない係数の数を生成する生成器であって、量子化された前記高域係数はマクロブロックデータを有し、マクロブロックは複数のブロックに分割されており、この生成器は、ブロックの複数の高域係数予測方向に対応する正規化された高域係数における零でない係数の数を計算するのに用いられる当該生成器と、
複数の高域係数予測方向に対応する零でない係数の数を受け、異なる高域係数予測方向に対応する符号化ブロックパターンを生成する符号化ブロックパターン生成器と、
高域係数予測方向に対応する符号化ブロックパターンを一時的に記憶する符号化ブロックパターンバッファと、
量子化された低域係数を受け、これら量子化された低域係数に応じて、高域係数予測方向の１つを選択するとともに、符号化ブロックパターンバッファ内に記憶された高域係数符号化ブロックパターンの中から選択された高域係数予測方向に対応する１つの高域係数符号化ブロックパターンを選択する選択信号を生成する判定回路と
を具える装置。
【請求項９】
請求項８に記載の装置において、この装置が更に、
高域係数予測方向の正規化後にマクロブロックの全てのブロックの高域係数における零でない係数の数を累算し、これにより零でない高域係数の対応数の複数の組を生成するとともに、前記選択信号に応じて零でない高域係数の数の組の１つを選択するようにする累算器
を具えている装置。
【請求項１０】
請求項９に記載の装置において、この装置が更に、
前記累算器により選択されて出力された零でない高域係数の数の組を受け、高域係数正規化パラメータの組及びマクロブロックの零でない高域係数の組に応じて、順次のマクロブロックに対する高域係数正規化パラメータの組を生成させ、順次のマクロブロックに対する高域係数正規化パラメータのこの生成された組を、零でない高域係数を計算するための、ブロックの零でない係数の数を生成する前記生成器に対する基準として出力する正規化パラメータ生成器
を具えている装置。
【請求項１１】
請求項８に記載の装置において、前記マクロブロックデータがＹＵＶ＿４：４：４形式に対応し、前記高域係数予測方向が、上からの予測と、左からの予測と、ナル予測とを有するようにした装置。
【請求項１２】
請求項８に記載の装置において、前記マクロブロックデータがＹＵＶ＿４：２：２形式及びＹＵＶ＿４：２：０形式に対応するようにした装置。
【請求項１３】
請求項８に記載の装置において、前記高域係数がＨＤフォト形式における高域係数となるようにした装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的に、高域係数用の符号化ブロックパターンを生成させる方法及び装置に関するものであり、特に、動作クロックサイクル数及び係数アクセス数を低減させうる高域係数用の符号化ブロックパターンを生成させる方法及び装置に関するものである。
【背景技術】
【０００２】
画像圧縮符号化は通常、原画像データを変換及び圧縮符号化して符号化ストリームを生成することにより実行され、この場合、画像圧縮符号化処理には、サンプリング及びカラースペース変換を実行することも含まれる。
【０００３】
一例としてＪＰＥＧ形式の標準規格を考慮するに、画像圧縮符号化処理には、原画像データの色をＹCbCrのカラースペース上に変換する処理と、離散余弦変換（ＤＣＴ）を実行する処理と、量子化処理と、ＤＣ係数に関する予測差分を求める処理と、これらの係数をジグザグスキャンシーケンスでランレングス符号化データ内にスキャンする処理と、最後に可変長符号化を実行して前述したＪＰＥＧデータの符号化を完成させる処理とが含まれている。
【０００４】
米国ワシントン州のマイクロソフト社は、ＨＤフォト形式と称する新たな静止画圧縮ファイル形式を設計した。ＪＰＥＧの国際標準委員会は、マイクロソフト社のＨＤフォト形式を、ＪＰＥＧ  ＸＲと称する新たな標準規格として認めている。独立ブロック変換により導入されるブロック効果を低減させるために、ＨＤフォト形式では、４×４ブロックを１ユニットとする重複変換（ＬＴ）スキームが採用され、ブロック間の共有境界に位置する４×４ブロック上で重なりのフィルタ処理（オーバラップフィルタリング）が実行され、その後に４×４ブロックに関するコア変換が実行される。この場合、オーバラップフィルタリング及びコア変換はリフティングスキームを採用して、無損失圧縮が達成される。ＬＴ後、量子化処理及び係数予測処理が実行されて、符号化されたブロックパターンが生成される。符号化されたブロックパターンが生成された後、適応スキャニング及びエントロピー符号化が実行されて、符号化ストリームを生成する。
【０００５】
上述した画像リフティングアーキテクチュアは完全に可逆的である。従って、無損失圧縮信号に関し符号化処理を実行した場合、復号中に最初に可逆的なコア変換を実行し、これに続いて可逆的なオーバラップフィルタリングを行いうる。その結果、原画に対する理想的な画像を得ることができる。ＨＤフォト形式によれば、第１段階のオーバラップフィルタ変換及び第２段階のオーバラップフィルタ変換を実行するか否かを個人が自ら決定することができる。得られたＤＣ係数及びＡＣ係数を量子化し、次に量子化されたこれらの係数に関しエントロピー符号化及びパケット化処理を実行して、圧縮されたビットストリームが得られるようにしうる。
【０００６】
ＨＤフォト形式の仕様はＪＰＥＧ形式と可成り相違している。特に、ＨＤフォト形式によれば、ピクセル値ドメインが大きなレンジを有するようにし、新たに規定されたＹCbCrのカラースペース、新たに規定された重複変換及び新たに規定された係数予測処理が用いられる。
【０００７】
変換係数に関しエントロピー符号化を実行する前に、最初にブロックパターンの符号化を実行する必要がある。しかし、符号化されたブロックパターンは、各メタブロックの正規化係数が全てゼロであるかどうかの情報を有しており、この場合、正規化係数は、量子化と、係数の予測と、その次のメタブロックの係数の正規化とにより生成される。更に、変換及び量子化を実行した後に、係数予測及び正規化が行われ、次に、符号化されたブロックパターン情報の抽出を実行する。上述した工程が終了した場合のみ、係数に関するエントロピー符号化を実行しうる。符号化されたブロックパターンを計算する処理は、動作クロックサイクル数やメモリに対するアクセスすべき負担を増大させること明らかである。
【０００８】
図１は、ＨＤフォト形式における静止画の圧縮符号化のフローチャートを示すブロック線図である。この図１を参照するに、画像の色変換を実行した後、この画像に関し第１段階１１０の重複変換処理及び第２段１２０の重複変換処理が実行される。この場合、第１段階１１０の重複変換処理の計算結果が第２段１２０の重複変換処理に入力される。これにより、これらの２段階の重複変換により、ＤＣ係数（手短に“ＤＣ”と称する）と、低域係数（手短に“ＬＰ”と称する）と、高域係数（手短に“ＨＰ”と称する）とが生成される。その後、ＤＣ１２２、ＬＰ１２４及びＨＰ１２６に関し、それぞれ量子化処理１３０、１３２及び１３４が実行され、その後、ＤＣ予測方向処理１４０、ＬＰ予測方向処理１４２及びＨＰ予測方向処理１４４が実行される。次に、１４０、１４２及び１４４の結果に応じてエントロピー符号化処理１５０が実行される。この場合、エントロピー符号化処理１５０には、係数正規化、適応スキャン、可変長符号化等が含まれている。
【０００９】
図２は、ＹＵＶ＿４：４：４形式における画像データのマクロブロックの係数が、変換、量子化及び係数予測を用いることにより得られるということを示す線図である。この図２を参照するに、マクロブロック２１０はこの場合、Ｙ（ルマ）マクロブロック、Ｕ（クロマ）マクロブロック又はＶ（クロマ）マクロブロックを表わしている。マクロブロック２１０に関する第１段階の変換が行なわれ、これにより、１６個のメタブロックが得られる。この場合、各メタブロックには、１つのＤＣ２２２と、１５個のＨＰ２２４とが含まれている。次に、第１段階で得られた１６個のＤＣが、４×４ブロックを構成するように配置される。その後、この４×４ブロックに関して第２段階のＬＴが行なわれて、新たなブロック２３０が得られる。この場合、この新たなブロック２３０は１つのＤＣ２３２と、１５個のＬＰ２３４とより成る。ＹＵＶ＿４：２：２形式又はＹＵＶ＿４：２：０形式における画像データのマクロブロックに関するＬＴの処理も図２の処理に類似している。
【００１０】
しかし、ＨＰに関しエントロピー符号化を実行する前に、その符号化ブロックパターンを得る必要がある。ＹＵＶ＿４：４：４形式のＨＰに対する符号化ブロックパターンは総計で４８ビット有し、各ビットは、Ｙマクロブロックの１６個のメタブロックと、Ｕマクロブロックの１６個のメタブロックと、Ｖマクロブロックの１６個のメタブロックとのうちの１つのメタブロックをそれぞれ表す。ここで、ビット値“０”は、量子化、係数予測及び正規化を行なった後のメタブロックのＨＰが全て零であることを意味し、それ以外ではビット値が“１”である。
【００１１】
係数予測方向は、上述したマクロブロックを１単位として用いている。マクロブロックのＤＣ予測方向は、左側のエッジと、左上の隅部と、右側のエッジとにおけるマクロブロックのＤＣ値により決定される。換言すれば、ＤＣ予測方向及びＬＰ予測方法は、同じマクロブロックにおけるＬＴの前に決定しうる。これと相違し、ＨＰ予測方向は、同じマクロブロックのＬＰを計算した後に得られる。しかし、ＬＰは図３に示す第２段階の変換を実行した後に得られ、この第２段階の変換後、これらのＬＰを用いてＨＰ予測方向が決定され、次にＨＰが抽出されてＨＰに対する符号化ブロックパターンが計算される。図３では、２つの段階のＬＴ３１０後に、生成されたＬＰを用いてＨＰ予測方向３２０が計算され、次にＨＰに対する符号化ブロックパターン３３０が計算され、最後にＨＰに関するエントロピー符号化３４０が実行される。
【００１２】
このようなアーキテクチャは、動作クロックサイクル数や係数アクセス数を増大させ、これによりデータ処理効率を減少させる。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】米国特許出願公開US2007/0036222
【発明の概要】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、動作クロックサイクル数及び係数アクセス数を減少させうるようにした、高域係数に対する符号化ブロックパターン生成方法及び装置を提供することにある。
【課題を解決するための手段】
【００１５】
一例では、本発明により、高域係数に対する符号化ブロックパターン生成方法を提供する。量子化した高域係数（ＨＰ）を受ける。このＨＰはマクロブロックデータを有しており、このマクロブロックは、複数のブロックに分割されている。複数の２段階重複変換（ＬＴ）処理をブロックデータに関し実行し、全ての可能なＨＰ予測方向に対応するブロックの複数の符号化ブロックパターンを同時に計算する。２段階のＬＴ処理により生成される低域係数（ＬＰ）に応じてＨＰ予測方向の選択情報を得るために計算を行う。ＨＰ予測方向の上述した選択情報に応じて前記の符号化ブロックパターンの中から対応する符号化ブロックパターンを選択し、この選択した符号化ブロックパターンを出力させる。
【００１６】
高域係数に対する符号化ブロックパターンを生成する上述した方法では、ブロックデータの符号化ブロックパターンを計算する処理には、マクロブロックの一組のＨＰ正規化パラメータを得る処理と、前記ＨＰ予測方向に対応するこの一組のＨＰ正規化パラメータの零でない係数の数を計算して、零でない係数の数を表す複数のデータを生成させ、これらの零でない係数の数のデータを受ける処理と、ＨＰ予測方向に対応する符号化ブロックパターンを生成する処理とが含まれる。
【００１７】
高域係数に対する符号化ブロックパターンを生成する上述した方法では、マクロブロックのＨＰ正規化パラメータの組を、前のマクロブロックのＨＰ正規化パラメータの組と、マクロブロックの零でないＨＰの数の組とに基づいて生成させる。
【００１８】
上述した方法では、マクロブロックの零でないＨＰの数の組を生成する方法に、マクロブロックが含んでいる複数のブロックデータを累算する処理と、高域係数予測方向に対応する零でない係数の、複数個の数を得る処理と、選択情報により、ブロックデータの１つを、マクロブロックの零でない高域係数の数の組として選択する処理とを含める。
【００１９】
上述したマクロブロックは、ＹＵＶ＿４：４：４形式を条件とするものであり、ＨＰ予測方向には、上からの予測と、左からの予測と、ナル（null）予測とが含まれる。更に、上述した処理は、ＹＵＶ＿４：２：２形式及びＹＵＶ＿４：２：０形式に対しても類似している。
【００２０】
一例では、本発明により、高域係数に対する符号化ブロックパターンを生成する装置を提供する。この装置は、量子化されたＨＰ及び正規化パラメータを受けることにより、ブロックの零でない係数の数を生成する生成器と、符号化ブロックパターン生成器と、符号化ブロックパターンバッファと、判定回路とを有する。量子化されたＨＰはマクロブロックデータを有し、マクロブロックは更に複数のブロックに分割されている。ブロックの零でない係数の数を生成する生成器は、上述したブロックの複数のＨＰ予測方向に対応する正規化されたＨＰにおける零でない係数の数を計算するのに用いられる。符号化ブロックパターン生成器は、全ての可能な高域係数予測方向に対応する零でない係数の数を受け、異なる高域係数予測方向に対応する符号化ブロックパターンを生成する。符号化ブロックパターンバッファは、ブロックのＨＰ予測方向に対応する符号化ブロックパターンを記録するのに用いる。判定回路は、量子化されたＬＰを受け、ＨＰ予測方向の選択信号を生成させ、出力のためのＨＰ予測方向の選択信号に応じて符号化ブロックパターンバッファ内に記憶された対応のＨＰ符号化ブロックパターンを選択する。
【００２１】
本発明の装置は更に、高域係数予測方向を正規化した後にマクロブロックの全てのブロックのＨＰにおける零でない係数の数を累算し、これにより零でない高域係数の対応する数の複数の組を生成させ、出力のための高域係数予測方向の選択信号に応じて数の組の１つを選択する。
【００２２】
高域係数に対する符号化ブロックパターンを生成する上述した装置は更に、正規化パラメータ生成器を有し、この正規化パラメータ生成器は、選択された零でないＨＰの数の組を受け、ＨＰ正規化パラメータの組及びマクロブロックの零でないＨＰの数の組に応じて順次のマクロブロックに対するＨＰ正規化パラメータの組を生成し、順次のマクロブロックに対するＨＰ正規化パラメータの生成された組を、零でないＨＰ係数を計算するための、ブロックの零でない係数の数を生成する前記生成器に対する基準として出力する。
【００２３】
上述したマクロブロックデータは、ＹＵＶ＿４：４：４形式を条件とするものであり、ＨＰ予測方向には、上からの予測と、左からの予測と、ナル予測とが含まれる。更に、上述した処理は、ＹＵＶ＿４：２：２形式及びＹＵＶ＿４：２：０形式に対しても類似している。
【図面の簡単な説明】
【００２４】
【図１】図１は、ＨＤフォト形式における静止画の圧縮符号化のフローチャートを示すブロック線図である。
【図２】図２は、ＹＵＶ＿４：４：４形式における画像データのマクロブロックの係数が、変換、量子化及び係数予測を用いることにより得られるということを示す線図である。
【図３】図３は、従来技術における高域係数に対するブロックパターン符号化及びエントロピー符号化を示す線図的なフローチャートである。
【図４】図４は、本発明の実施例による、高域係数に対するブロックパターン符号化及びエントロピー符号化を示す線図的なフローチャートである。
【図５】図５は、本発明の実施例による、高域係数に対する符号化ブロックパターンを生成する装置を示すブロック線図である。
【図６】図６は、ＹＵＶ＿４：４：４形式における画像の高域係数予測方向を如何にして決定するかを示す線図である。
【発明を実施するための形態】
【００２５】
添付図面は、本発明を更に理解するためのものであり、この明細書の一部を成すものである。図面は本発明の実施例を示すものであり、その説明と相俟って本発明の原理を開示するものである。
【００２６】
以下に、本発明の好適実施例に対し詳細に説明する。これらの好適実施例の幾つかを添付図面に示す。図面及びその説明において同じ又は同様な部分を参照するのに、可能な限り同じ符号を用いている。
【００２７】
本発明は、高域係数に対する符号化ブロックパターンを生成する方法及びＨＤフォト形式で画像を符号化するのを高処理効率で実現する装置を提供することにある。
【００２８】
ブロックパターン符号化技術に関しては、符号化にブロックパターン及び空間予測等を採用している米国特許出願公開US2007/0036222における関連の符号化技術の開示を参照しうる。ブロックパターンは、圧縮されたビットストリーム内に符号器により挿入された一種のシンボルであって、前に規定されたクラスタ内のどのメタブロックの符号化を、ブロックの全ての係数が零である為にスキップしうるかを表すとともに、どのメタブロックの符号化をスキップしないかを表すものである。
【００２９】
上述したクラスタは通常、マクロブロックを意味する。ＹＵＶ＿４：４：４形式に関しては、例えば、ＹＵＶカラースペースにおいて、Ｙはルミナンス（“ルマ”と略称する）、すなわち、グレーレベル値を表し、Ｕ及びＶはクロミナンス（“クロマ”と略称する）を表す。図２に示すように、ＹＵＶカラースペースにおいては、Ｙルミナンス平面上のマクロブロックは１６個のメタブロックを有し、各メタブロックは４×４個の係数を有している。従って、全部で１６個のブロックパターンがあり、これらは１６個のメタブロックにそれぞれ対応する１６個のシンボルである。
【００３０】
ＹＵＶ＿４：４：４形式に関しては、Ｙ平面、Ｕ平面及びＶ平面にそれぞれ１６個のメタブロックが対応しており、これらの異なる平面に全部で４８個のメタブロックがあり、ＹＵＶ＿４：２：２形式に関しては、異なる平面に全部で３２個のメタブロックがあり、すなわち、Ｙ＋Ｕ＋Ｖ＝１６＋８＋８＝３２であり、ＹＵＶ＿４：２：０形式に関しては、異なる平面に全部で２４個のメタブロックがあり、すなわち、Ｙ＋Ｕ＋Ｖ＝１６＋４＋４＝２４である。従って、異なるカラー形式は、特定の及び異なる適用に応じて異なる個数のメタブロックを有する。本発明により提供する、高域係数に対する符号化ブロックパターンを生成する方法は、種々のカラー形式に適用でき、特定の形式に制限されないことに注意すべきである。しかし、便宜上、以下の説明は、ＹＵＶ＿４：４：４形式を対象とするものである。
【００３１】
図４は、本発明の一実施例による高域係数に対するブロックパターンの符号化を示す線図的なフローチャートである。高域係数（ＨＰ）に対する符号化ブロックパターンを得るために、工程４１０において、２段階変換を実行する。この工程４１０と同時に、工程４３０を実施する。この工程４３０において、複数のＨＰ予測方向に対応するメタブロックの零でない正規化されたＨＰの数を複数計算する。これらの予測方向には３つの可能な方向、すなわち、上からの予測と、左からの予測と、ナル予測とが含まれる。従って、工程４３０は更に、３つの予測方向の全てに対応して符号化されたメタブロックパターンを、記憶させるために生成させる。工程４２０においては、２段階重複変換（ＬＴ）処理後に生成された低域係数（ＬＰ）に応じて、正しいＨＰ予測方向を計算する。工程４４０においては、工程４３０において生成された３つの予測方向に対応する符号化メタブロックパターンを受け、且つ正しいＨＰ予測方向を受け、正しいＨＰ予測方向に対応する正しい符号化ブロックパターンを選択しうるようにする。工程４５０においては、ＨＰに対するエントロピー符号化を正しい符号化ブロックパターンに応じて実行する。
【００３２】
本発明は、高域係数に対する符号化ブロックパターンを生成する装置をも提供する。本発明の実施例では、この装置が、メタブロックの零でない係数の数を生成する生成器と、符号化メタブロックパターン生成器と、符号化ブロックパターンレジスタと、マクロブロックの零でない係数の数を累算する累算器と、ＨＰ予測方向を判定する判定回路と、正規化パラメータ生成器と、２つのマルチプレクサとを有する。
【００３３】
メタブロックの零でない係数の数を生成する生成器を用いて、可能な全ての予測方向におけるメタブロックの正規化された零でないＨＰの数を計算する。ＹＵＶ＿４：４：４形式の場合、メタブロックのＨＰ予測方向には、上からの予測と、左からの予測と、ナル予測とが含まれる。以下の説明は例示的なものであり、本発明をこれに限定するものではない。
【００３４】
符号化メタブロックパターン生成器は、メタブロックの零でない係数の数を生成する前記生成器により生成された零でない係数の３つの数を受け、３つの全ての予測方向に対応する符号化メタブロックパターンを生成する。更に、符号化ブロックパターンレジスタを用いて、符号化メタブロックパターン生成器により生成された（３つの可能な方向に対応する）各メタブロックの３つの可能な符号化ブロックパターンを記録する。又、累算器を用いて、メタブロックの零でない係数の数を生成する前記生成器により生成された零でない係数の数の３つの組の各々の数を累算する。
【００３５】
又、判定回路を用いて、量子化されたＬＰ信号を受ける。所要のＬＰ信号が与えられると、マクロブロックの正しいＨＰ予測方向が生成されるようにしうる。２つのマルチプレクサの一方は、判定回路により生成された正しい予測方向に応じて、符号化ブロックパターンレジスタに記憶されたＨＰに対する正しい符号化ブロックパターンを選択する。他方のマルチプレクサは、累算器内のマクロブロックの零でないＨＰの数の正しい組を選択する。正規化パラメータ生成器は、マクロブロックのＨＰ正規化パラメータの組及びマクロブロックの零でないＨＰの数の正しい組に応じて、順次のマクロブロックに対する一組のＨＰ正規化パラメータを生成し、順次のマクロブロックに対して生成されたＨＰ正規化パラメータの組は、生成器においてＨＰを正規化するためのものである。
【００３６】
高域係数に対する符号化ブロックパターンを生成する上述したハードウェア装置は、ＨＤフォト形式におけるコーディック（符号／復号器）に適用しうる。
【００３７】
図５は、本発明の一実施例による、高域係数に対する符号化パターンを生成する装置を示すブロック線図である。この図５を参照するに、回路５００はＹＵＶ＿４：４：４形式を目的とするものであり、高域係数に対する符号化ブロックパターンを生成するのに用いられる。この回路５００は、メタブロックの零でない係数の数を生成する生成器と、符号化メタブロックパターン生成器と、符号化ブロックパターンレジスタと、マクロブロックの零でない係数の数を累算する累算器と、ＨＰ予測方向の判定回路又は生成器と、正規化パラメータ生成器と、２つのマルチプレクサとを有する。
【００３８】
メタブロックの零でない係数の数を生成する上述した生成器は、図５に示すような、４×４ブロックの３つの異なる予測方向に対する零でないＨＰのカウンタ５１０であり、これは、全ての可能なＨＰ予測方向に対応するＹＵＶ＿４：４：４形式における４×４ブロックの零でない係数の数を計算するのに用いられるものであり、この場合の可能な予測方向には、上からの予測と、左からの予測と、ナル予測とが含まれる。
【００３９】
符号化メタブロックパターン生成器は、４×４ブロックの３つの異なる予測方向に対するＨＰ符号化ブロックパターン生成器５２０であり、このＨＰ符号化ブロックパターン生成器５２０は、零でないＨＰのカウンタ５１０に接続され、このカウンタ５１０から出力される信号５１２を受けて、４×４ブロックの３つの異なる予測方向に対応する符号化ブロックパターンを生成させる。これらの符号化ブロックパターンは出力用の信号５２２として作用する。信号５１２は、４×４ブロックの零でない係数の数を生成する生成器により生成される４×４ブロックの３つの可能な予測方向に対応する零でない係数の数を表す情報を有している。
【００４０】
前記信号５２２はＨＰ符号化ブロックパターンレジスタ５３０に供給され、このレジスタ５３０は、３つの異なるＨＰ予測方向における４×４ブロックの符号化ブロックパターンを記録し、これらの３つの異なる予測方向にそれぞれ対応する３つの信号５３２、５３４及び５３６をマルチプレクサ５６０の入力端子に供給する。ＨＰ符号化ブロックパターンレジスタ５３０は、ＳＲＡＭ（スタティックランダムアクセスメモリ）又は複数のフリップフロップを用いることにより構成しうる。
【００４１】
マクロブロックの零でない係数の数を累算する累算器は、図５におけるマクロブロックの３つの異なる予測方向に対応する零でないＨＰの累算器５４０であり、零でないＨＰのカウンタ５１０により生成される零でない係数の数の３つの組の各々の数を累算するとともに、３つの異なる予測方向にそれぞれ対応する３つの信号５４２、５４４及び５４６（すなわち、上述した３つの累算結果）をマルチプレクサ５７０の入力端子に供給する。
【００４２】
ＨＰ予測方向の判定回路は、量子化されたＬＰ信号を受ける図５のＨＰ予測方向生成器５５０である。このＨＰ予測方向生成器５５０は、所要の全てのＬＰ信号を受けると、マクロブロックの正しいＨＰ予測方向を生成し、このＨＰ予測方向を、マルチプレクサ５６０及び５７０に供給すべき信号５５２として用いる。
【００４３】
マルチプレクサ５６０は、信号５５２、すなわち、ＨＰ予測方向生成器５５０により生成された正しい予測方向に応じて、符号化ブロックパターンレジスタ５３０内に記録されたＨＰに対する正しい符号化ブロックパターンを選択し、この正しい符号化ブロックパターンを有する信号であるＨＰ符号化ブロックパターン情報５６２を出力する。更に、マルチプレクサ５７０は、信号５５２が有する正しいＨＰ予測方向に応じて、零でないＨＰの累算器５４０内のマクロブロックから零でないＨＰの数の正しい組を選択し、これらの数の選択された正しい組を“零でないＨＰ係数の数”の信号５７２として出力する。
【００４４】
正規化パラメータ生成器は図５に５８０で示してある。この正規化パラメータ生成器５８０は、零でないＨＰ係数の数である上述した信号５７２を受け、現在のマクロブロックのＨＰ正規化パラメータの組と信号５７２とに応じて順次のマクロブロックに対するＨＰ正規化パラメータの組を生成する。この生成された組は、零でないＨＰのカウンタ５１０に出力され、このカウンタ５１０が順次のマクロブロックに対する零でないＨＰの数を計算するための基準として用いられる。
【００４５】
例えば、ＹＵＶ＿４：４：４形式の場合、ＨＰ方向は図６に示すように予測され、予測方向には、上からの予測と、左からの予測と、ナル予測とが含まれ、上からの予測を６１０、６１２及び６１４で示し、左からの予測を６２０、６２２及び６２４で示す。
【００４６】
ＹＵＶ＿４：４：４形式に対する一例を以下に詳細に説明する。２段階のＬＴをＹ、Ｕ及びＶに関し順次に実行する。メタブロックに関する第１段階ＬＴが終了すると常に、量子化されたＨＰが符号化メタブロックパターン生成器に入力される。符号化メタブロックパターン生成器は、上からの予測と、左からの予測と、ナル予測とに対応する各メタブロックの正規化された零でない係数の数を計算する。この計算の結果が符号化メタブロックパターン生成器に出力されて、符号化メタブロックパターンが得られ、この符号化メタブロックパターンがマクロブロックの零でない係数の数の累算器に出力され、マクロブロックの零でないＨＰの数の組の各々の数を累算する。これらの数は、Ｙに対応する零でない係数の数と、Ｕに対応する零でない係数の数と、Ｖに対応する零でない係数の数とに分類する。符号化メタブロックパターンは、符号化ブロックパターンレジスタの領域に記憶する。第２段階のＬＴを終了した後にＬＰが得られた場合、量子化されたＬＰをＨＰ予測方向の判定回路に入力させ、ＨＰ予測方向を計算する。最後に、正しい符号化ブロックパターンとマクロブロックの零でないＨＰの数の組とを正しい予測方向に応じて選択する。次に、マクロブロックの零でない係数の数の組を正規化パラメータ生成器に入力させ、順次のマクロブロックにより要求されるＨＰ正規化パラメータの組を生成させ、これらの正規化パラメータをＹに対する正規化パラメータと、Ｕ及びＶに対する正規化パラメータとに分類する。
【００４７】
本発明の実施例の上述した精神及び概念によれば、高域係数に対する符号化ブロックパターンを生成する方法及び装置はＹＵＶ＿４：２：２形式、ＹＵＶ＿４：２：０形式又はその他のカラー形式に容易に用いることができる。
【００４８】
当業者にとって明らかなように、本発明の範囲又は精神を逸脱することなく、本発明の構造に種々の変形を行うことができる。本発明は、本発明の特許請求の範囲及びその等価の範囲に入る限り、本発明の変形を含むものである。
【符号の説明】
【００４９】
４１０    ２段階の重複変換
４２０    ＨＰ予測方向の計算
４３０    符号化ブロックパターン情報の計算
４４０    正しい符号化ブロックパターン情報の選択
４５０    高域係数に関するエントロピー符号化処理
５１０    零でないＨＰのカウンタ
５２０    ＨＰ符号化ブロックパターン生成器
５３０    ＨＰ符号化ブロックパターンレジスタ
５４０    零でないＨＰの累算器
５５０    ＨＰ予測方向生成器
５６０    マルチプレクサ
５７０    マルチプレクサ
【図１】
0004644290.tif 000002
【図２】
0004644290.tif 000003
【図３】
0004644290.tif 000004
【図４】
0004644290.tif 000005
【図５】
0004644290.tif 000006
【図６】
0004644290.tif 000007