(57)【特許請求の範囲】
【請求項１】
画像データによる画像を表示するフラットディスプレイ装置において、
マトリックス状に画素を配置してなる表示部と、
前記表示部の駆動信号を出力する水平駆動回路とを有し、
前記水平駆動回路は、
黒レベル用原基準電圧設定データを変調して変調済み黒レベル用原基準電圧設定データを生成する及び又は白レベル用原基準電圧設定データを変調して変調済み白レベル用原基準電圧設定データを生成する変調回路と、
前記変調済み黒レベル用原基準電圧設定データに応じて黒レベル用原基準電圧を生成する黒レベル用のディジタルアナログ変換回路と、前記変調済み白レベル用原基準電圧設定データに応じて白レベル用原基準電圧を生成する白レベル用のディジタルアナログ変換回路と、前記黒レベル用原基準電圧と白レベル用原基準電圧を基準にして黒レベル用と白レベル用を除く原基準電圧設定データに基づき黒レベル用と白レベル用を除く原基準電圧を生成する黒レベル用と白レベル用を除く複数のディジタルアナログ変換回路とによる原基準電圧生成回路と、
抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端に前記黒レベル用原基準電圧、前記白レベル用原基準電圧をそれぞれ入力し、前記分圧回路間に前記複数のディジタルアナログ変換回路による前記原基準電圧をそれぞれ入力し、前記複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、
前記複数の基準電圧を入力して対応する信号線に係る前記画像データに応じて選択出力することにより、前記駆動信号を出力する複数の選択回路と
を有し、
前記変調回路は、
黒レベル用微調整データの値に応じて、ライン単位、フレーム単位で値が変化する黒レベル用補正データを生成する及び又は白レベル用微調整データの値に応じて、ライン単位、フレーム単位で値が変化する白レベル用補正データを生成する補正データ生成回路と、
前記黒レベル用補正データを前記黒レベル用原基準電圧設定データに加算して前記変調済み黒レベル用原基準電圧設定データを生成する及び又は前記白レベル用補正データを前記白レベル用原基準電圧設定データに加算して前記変調済み白レベル用原基準電圧設定データを生成する加算回路とを有し、
前記補正データ生成回路は、
前記黒レベル用微調整データの取り得る値の数により連続するフレーム及びラインを区切って見た場合に、
前記連続するフレームに設定された前記黒レベル用補正データの平均値が、各ラインで等しく、かつ前記黒レベル用微調整データの値に対応するように、
前記連続するラインに設定された前記黒レベル用補正データの平均値が、各フレームで等しく、かつ前記連続するフレームに設定された前記黒レベル用補正データの平均値と等しくなるように、
前記黒レベル用補正データを生成する、
及び又は、白レベル用微調整データの取り得る値の数により連続するフレーム及びラインを区切って見た場合に、
前記連続するフレームに設定された白レベル用補正データの平均値が、各ラインで等しく、かつ前記白レベル用微調整データの値に対応するように、
前記連続するラインに設定された前記白レベル用補正データの平均値が、各フレームで等しく、かつ前記連続するフレームに設定された前記白レベル用補正データの平均値と等しくなるように、
前記白レベル用補正データを生成するフラットディスプレイ装置。
【請求項２】
前記黒レベル用のディジタルアナログ変換回路は、
原基準電圧生成用の分圧回路により前記黒レベル用原基準電圧の候補電圧を複数生成して前記変調済み黒レベル用原基準電圧設定データに応じて選択出力することにより、黒レベル用原基準電圧を生成し、
前記白レベル用のディジタルアナログ変換回路は、
原基準電圧生成用の分圧回路により前記白レベル用原基準電圧の候補電圧を複数生成して前記変調済み白レベル用原基準電圧設定データに応じて選択出力することにより、白レベル用原基準電圧を生成し、
前記黒レベル用と白レベル用を除く複数のディジタルアナログ変換回路は、
それぞれ原基準電圧生成用の分圧回路により前記原基準電圧の候補電圧を複数生成して前記黒レベル用と白レベル用を除く原基準電圧設定データに応じて選択出力することにより、前記原基準電圧を生成する請求項１に記載のフラットディスプレイ装置。
【請求項３】
ライン単位で、同一色の前記画素に係る画像データが連続するように、前記各色の画素に係る画像データを時分割多重化して前記水平駆動回路に供給する時分割多重化回路を有し、
前記原基準電圧生成回路は、
前記時分割多重化回路における色の切り換えに応動した前記変調済み黒レベル用原基準電圧設定データ、前記変調済み白レベル用原基準電圧設定データの切り換えにより、前記画像データにおける各色に対応して原基準電圧を順次生成する請求項１又は請求項２に記載のフラットディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラットディスプレイ装置に関し、例えば有機ＥＬ（Electro Luminescence）素子による表示装置に適用することができる。本発明は、黒レベル用及び白レベル用の原基準電圧設定データに応じてそれぞれ黒レベル用及び白レベル用の原基準電圧を生成し、この黒レベル用及び白レベル用の原基準電圧の抵抗分圧によりディジタルアナログ変換用の基準電圧を生成するようにして、これら黒レベル用及び白レベル用の原基準電圧設定データを補正データに応じて変調し、表示部における空間的、時間的な積分効果を利用してこれら原基準電圧設定データの分解能以下による分解能により黒レベル用及び白レベル用の原基準電圧を設定することにより、発光特性の製品ばらつき等に対応できるようにして、簡易な構成により精度良く色調整することができるようにする。
【背景技術】
【０００２】
従来、フラットディスプレイ装置の１つである液晶表示装置においては、例えば特開平１０−３３３６４８号公報に開示されているように、ディジタルアナログ変換処理に供する基準電圧の設定によりガンマの特性を切り換えるようになされている。
【０００３】
すなわち図８に示すように、液晶表示装置１においては、液晶セル、液晶セルのスイッチング素子、保持容量により各画素（Ｐ）３Ｒ、３Ｇ、３Ｂが形成され、これら各画素３Ｒ、３Ｇ、３Ｂをマトリックス状に配置して表示部２が形成される。液晶表示装置１においては、この表示部２の各画素３Ｒ、３Ｇ、３Ｂがそれぞれ信号線（列線）ＳＩＧ及びゲート線（行線）Ｇを介して水平駆動回路４及び垂直駆動回路５に接続され、垂直駆動回路５により順次画素３Ｒ、３Ｇ、３Ｂを選択して水平駆動回路４からの駆動信号により各画素３Ｒ、３Ｇ、３Ｂの階調を設定し、これにより所望の画像を表示するようになされている。またそれぞれ赤色、緑色及び青色のカラーフィルタを設けてなる画素３Ｒ、３Ｇ、３Ｂを順次循環的に配置することにより、カラー画像を表示できるようになされている。
【０００４】
このため液晶表示装置１においては、装置本体６から表示に供する赤色、緑色、青色の画像データＤＲ、ＤＧ、ＤＢを同時並列的にコントローラ７に入力し、この画像データＤＲ、ＤＧ、ＤＢに同期したタイミング信号により垂直駆動回路５で表示部２のゲート線Ｇを駆動する。また水平駆動回路４による信号線ＳＩＧの駆動に対応するように、これら画像データＤＲ、ＤＧ、ＤＢを時分割多重化して１系統の画像データＤ１を生成し、この画像データＤ１により水平駆動回路４で信号線ＳＩＧを駆動する。
【０００５】
図９は、この水平駆動回路４及びコントローラ７を詳細に示すブロック図である。コントローラ７は、メモリ制御回路９の制御により装置本体６から出力される画像データＤＲ、ＤＧ、ＤＢをメモリ１０に順次格納して出力することにより、水平駆動回路４による信号線ＳＩＧの駆動に対応するように、水平走査期間を単位にして、ライン単位で同一色に係る画像データが連続するように、これら画像データＤＲ、ＤＧ、ＤＢを時分割多重化して１系統により出力する。具体的に、この例では、赤色、緑色、青色の画素３Ｒ、３Ｇ、３Ｂについて、水平駆動回路４は、赤色の画素３Ｒ、緑色の画素３Ｇ、青色の画素３Ｂを順次ライン単位で駆動するようになされており、これによりコントローラ７は、図１０（Ｂ）に示すように、赤色の画像データＤＲ、緑色の画像データＤＧ、青色の画像データＤＢをライン単位で順次循環的に繰り返すようにしてこの画像データＤ１を出力する。
【０００６】
またコントローラ７は、タイミングジェネレータ（ＴＧ）１１によりこの画像データＤ１に同期した各種タイミング信号を生成して水平駆動回路４、垂直駆動回路５に出力する。なおここでこのタイミング信号にあっては、例えば画像データＤ１のクロックＣＫ（図１０（Ａ））、この画像データＤ１における各色の画像データＤＲ、ＤＧ、ＤＢの開始及び終了のタイミングを示すスタートパルスＳＴ（図１０（Ｃ））及びストローブパルス（図１０（Ｄ））等である。
【０００７】
またコントローラ７は、ディジタルアナログ変換処理に供する基準電圧の生成基準である原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを原基準電圧生成回路１２で生成して水平駆動回路４に出力する。
【０００８】
水平駆動回路４は、コントローラ７から出力される画像データＤ１をシフトレジスタ１３に入力し、この画像データＤ１を表示部２の信号線の系統に順次振り分けて出力する。基準電圧生成回路１４は、画像データＤ１の各階調に対応する電圧である基準電圧Ｖ１〜Ｖ６４を、コントローラ７から入力される原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから生成して出力する。
【０００９】
ディジタルアナログ変換回路（Ｄ／Ａ）１５Ａ〜１５Ｎは、それぞれシフトレジスタ１３の出力データをディジタルアナログ変換処理し、これによりこの例では、隣接する３つの信号線ＳＩＧの駆動信号を時分割多重化してなる駆動信号を出力する。ディジタルアナログ変換回路１５Ａ〜１５Ｎは、シフトレジスタ１３の出力データに応じて基準電圧生成回路１４で生成される基準電圧Ｖ１〜Ｖ６４を選択して出力することにより、シフトレジスタ１３から出力される画像データをディジタルアナログ変換処理する。
【００１０】
増幅回路１６Ａ〜１６Ｎは、このディジタルアナログ変換回路１５Ａ〜１５Ｎの出力信号をそれぞれ増幅して表示部２に出力し、表示部２においては、セレクタ１７Ａ〜１７Ｎにより、この増幅回路１６Ａ〜１６Ｎの出力信号をそれぞれ赤色、緑色、青色の画素３Ｒ、３Ｇ、３Ｂに係る信号線ＳＩＧに順次循環的に出力する。
【００１１】
このようにして原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから生成した基準電圧Ｖ１〜Ｖ６４を選択して各信号線ＳＩＧの駆動信号を生成するようにして、図１１は、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの生成に供する原基準電圧生成回路１２、基準電圧Ｖ１〜Ｖ６４の生成に供する基準電圧生成回路１４の構成を示すブロック図である。
【００１２】
原基準電圧生成回路１２は、所定個数の抵抗を直列接続した分圧回路２１が設けられ、この分圧回路２１により基準電圧生成用電圧ＶＣＯＭを分圧して原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する。これにより原基準電圧生成回路１２は、抵抗分圧により原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成し、それぞれ増幅回路２４Ａ〜２４Ｈを介して出力するようになされている。なお原基準電圧生成回路１２は、液晶表示装置の場合、選択回路２２、反転増幅回路２３によりこの分圧回路２１に印加する電圧を切り換えることができるように構成され、これによりライン反転又はフレーム反転に対応できるようになされている。これにより図１０（Ｆ）は、ライン反転による場合の信号線ＳＩＧの電位を示すものである。
【００１３】
これに対して基準電圧生成回路１４は、抵抗値の等しい抵抗をそれぞれ所定個数だけ直列接続してなる分圧回路Ｒ１〜Ｒ７を、さらに直列接続して抵抗直列回路２６が形成され、この抵抗直列回路２６の一端、この抵抗直列回路２６を構成する分圧回路Ｒ１〜Ｒ７の接続点、抵抗直列回路２６の他端に、それぞれ増幅回路２７Ａ〜２７Ｈを介して原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢが入力される。これにより基準電圧生成回路１４は、原基準電圧生成回路１２で生成した原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢによる各電位差を、この分圧回路Ｒ１〜Ｒ７でそれぞれさらに分圧して原基準電圧ＶＲＴ、ＶＲＢの範囲で基準電圧Ｖ１〜Ｖ６４を生成するようになされている。
【００１４】
このようにして原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから基準電圧Ｖ１〜Ｖ６４を生成するようにして、基準電圧生成回路１４は、分圧回路Ｒ１〜Ｒ７を構成する抵抗の数がそれぞれ所定個数に設定され、これにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを分圧して画像データＤ１の階調に対応する複数の基準電圧Ｖ１〜Ｖ６４を出力できるようになされている。
【００１５】
原基準電圧生成回路１２においては、このようにして画像データＤ１の階調に対応する基準電圧Ｖ１〜Ｖ６４により、所望のガンマ特性による画像を表示するように、分圧回路２１を構成する抵抗の値が設定される。これにより電圧ＶＣＯＭを５〔Ｖ〕に設定した例により図１２において符号Ｌ１により示すように、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの設定による折れ線近似により所望のガンマ特性を確保できるようになされている。また原基準電圧生成回路１２においては、配線パターンの変更により、この分圧回路２１から出力する原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを切り換えることができるようになされ、これにより符号Ｌ１により示す特性との対比により符号Ｌ２により示すように、例えば両端の電位である原基準電圧ＶＲＴ、ＶＲＢを固定した状態で、残りの原基準電圧ＶＢ〜ＶＧを矢印により示す範囲で可変して種々にガンマ特性を可変できるようになされている。
【００１６】
このようにして原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する原基準電圧生成回路１２の設定によりガンマ特性を切り換えることができるようにして、液晶表示装置１では、原基準電圧生成回路１２に係るコントローラ７がコントロールＩＣにより形成されるのに対し、水平駆動回路４がドライバＩＣにより形成される。これにより従来、液晶表示装置１では、コントロールＩＣだけを付け替えることにより、ガンマ特性の異なる製品を製造することができるようになされ、またこれによりガンマ特性の修正にあっては、修正に要する期間を短くすることができるようになされている。なお符号ＣＡ〜ＣＨは、これらＩＣ間の浮遊容量である。
【００１７】
ところでこのようなフラットディスプレイ装置においては、有機ＥＬ素子による表示装置があり、このような有機ＥＬ素子による表示装置の表示部においても、液晶表示装置の表示部と同様に、信号線ＳＩＧによる駆動により、各有機ＥＬ素子の階調を設定する方法が提案されている。これによりこのような方法に係る有機ＥＬ素子の表示部については、液晶表示装置に係るコントロールＩＣ等を使用して、表示装置を構成できると考えられる。
【００１８】
ところが有機ＥＬ素子においては、各色毎に、製品毎に発光特性が異なることにより、さらには発光特性が経時変化することにより、これらに対応して基準電圧Ｖ１〜Ｖ６４の設定を異ならせることが必要になる。これにより図８について上述した液晶表示装置に係る駆動回路によっては、実際上、表示装置を構成できない問題がある。具体的に、有機ＥＬ素子は、各色毎に、製品毎に、黒レベル、ダイナミックレンジを調整することが必要になる。なお有機ＥＬ素子において、ガンマ特性自体については、調整を要しないことが判っている。これにより図１１に示す原基準電圧生成回路１２を適用する場合、色毎に、製品毎に、さらには経時変化に対応して分圧回路２１の両端電圧を調整することが必要になる。
【００１９】
この問題を解決する１つの方法として、例えば図１３に示すように原基準電圧生成回路３０を構成することが考えられる。この原基準電圧生成回路３０においては、ディジタルアナログ変換回路（Ｄ／Ａ）３１Ａ〜３１Ｈによりそれぞれ原基準電圧設定データＤＶに応じて原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する。
【００２０】
ここでディジタルアナログ変換回路３１Ａ〜３１Ｈのうち、両端の電圧に設定される原基準電圧ＶＲＴ、ＶＲＢの生成に係るディジタルアナログ変換回路３１Ａ、３１Ｈは、分圧回路３２Ａ、３２Ｈによりそれぞれ基準電圧生成用電圧ＶＣＯＭを分圧して複数の原基準電圧の候補電圧を生成する。ここで分圧回路３２Ａ、３２Ｈは、抵抗値の等しい複数の抵抗の直列回路により構成され、この基準電圧生成用電圧ＶＣＯＭをそれぞれ黒レベル用及び白レベル用の原基準電圧設定データＤＶ（ＤＶＶＲＴ、ＤＶＶＲＢ）（以下、適宜、黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢと呼ぶ）のビット数に対応する分解能により分圧して出力する。
【００２１】
セレクタ３３Ａ、３３Ｈは、それぞれこの分圧回路３２Ａ、３２Ｈから出力される複数種類の候補電圧を黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢに応じて選択し、これにより原基準電圧設定データＤＶに応じて原基準電圧ＶＲＴ、ＶＲＢを生成して増幅回路３４Ａ、３４Ｈより出力する。
【００２２】
これに対してこれらディジタルアナログ変換回路３１Ａ、３１Ｈを除く他のディジタルアナログ変換回路３１Ｂ〜３１Ｇは、ディジタルアナログ変換回路３１Ａ、３１Ｈと同様に、分圧回路３２Ｂ〜３２Ｇによる分圧電圧によりそれぞれ原基準電圧ＶＢ〜ＶＧの候補電圧を複数種類生成し、この複数種類の候補電圧をそれぞれセレクタ３３Ｂ〜３３Ｇにより原基準電圧設定データＤＶ（ＤＶＶＢ〜ＤＶＶＧ）に応じて選択して原基準電圧ＶＢ〜ＶＧを生成する。ディジタルアナログ変換回路３１Ｂ〜３１Ｇは、これら原基準電圧ＶＢ〜ＶＧを増幅回路３４Ｂ〜３４Ｇにより出力する。ディジタルアナログ変換回路３１Ｂ〜３１Ｇは、これら原基準電圧ＶＢ〜ＶＧの候補電圧の生成に供する分圧回路３２Ｂ〜３２Ｇがこれらディジタルアナログ変換回路３１Ｂ〜３１Ｇ間で直列に接続されて、ディジタルアナログ変換回路３１Ａ、３１Ｈによる原基準電圧ＶＲＴ、ＶＲＢに接続される。
【００２３】
デコーダ３５は、コントローラ７等から出力される原基準電圧設定データＤＶを順次取り込み、セレクタ１７Ａ〜１７Ｎにおける接点の切り換えに対応するタイミングによりディジタルアナログ変換回路３１Ａ〜３１Ｈに振り分けて出力する。基準電圧生成回路３９は、このようにして原基準電圧生成回路３０から出力される原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを分圧回路Ｒ１〜Ｒ７により分圧して基準電圧Ｖ１〜Ｖ６４を生成する。なおこの図１３に示す例において、原基準電圧生成回路３０、基準電圧生成回路３９は、水平駆動回路に係る集積回路に一体に形成され、これにより基準電圧生成回路３９は、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの入力に供する増幅回路が省略されるようになされている。
【００２４】
このようにすれば原基準電圧設定データＤＶを各色毎に設定して、各色毎に異なる発光特性に対応することができる。また原基準電圧設定データＤＶを製品毎に設定して、製品による発光特性のばらつきを補正することができる。また発光特性の経時変化にも対応することができる。
【００２５】
また図１４に示すように、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢのうち、両端の電位を除く原基準電圧ＶＢ〜ＶＧにおいては、それぞれ直列接続されてなる分圧回路３２Ｂ〜３２Ｇから出力される候補電圧の範囲でしか電圧を可変することが困難になることにより、図１４との対比により図１５に示すように、ノイズの混入により原基準電圧設定データＤＶが誤って設定された場合にあっても、極端なガンマ特性による駆動信号の出力を防止でき、ノイズによる著しい画質劣化を防止することができる。
【００２６】
またこのようにそれぞれ直列接続されてなる分圧回路３２Ｂ〜３２Ｇの両端が、第１及び第２の原基準電圧である原基準電圧ＶＲＴ、ＶＲＢに接続されることにより、発光特性の補正である黒レベル調整、ダイナミックレンジ調整により、これら原基準電圧ＶＲＴ、ＶＲＢを可変した場合には、図１４との対比により図１６に示すように、直列接続されてなる分圧回路３２Ｂ〜３２Ｇによる抵抗分圧比により、これら原基準電圧ＶＲＴ、ＶＲＢの変化に追従して原基準電圧ＶＢ〜ＶＧも変化することになる。すなわちガンマ特性には何ら変化を与えずに、これら黒レベル調整、ダイナミックレンジ調整して有機ＥＬ素子に係る発光特性のばらつきを補正することができ、これにより調整作業を簡略化することができる。
【００２７】
また各原基準電圧設定データＤＶの設定の変更により、さらにはライン単位、フレーム単位の切り換えにより液晶表示装置にも適用することができる。
【００２８】
しかしながらこの図１３に示す構成においては、ダイナミックレンジ、黒レベルを精度良く調整できない問題があり、これにより表示に色ずれが発生する恐れがある。
【００２９】
すなわちこの図１３の例では、例えば原基準電圧設定データＤＶを６ビットにより形成し、基準電圧生成用電圧ＶＣＯＭを５〔Ｖ〕に設定した場合、約８０ｍＶ〔５〔Ｖ〕／６４〕の分解能により両端の原基準電圧ＶＲＴ、ＶＲＢを生成することができる。この場合に、例えば図１４に示すように、大きなダイナミックレンジにより黒レベル等を調整する場合には、ほぼ実用上十分な分解能となる。しかしながら図１６に示すような小さなダイナミックレンジにより黒レベル等を調整する場合には、分解能が荒くなり、これにより結局、精度良くダイナミックレンジ、黒レベルを調整することが困難になる。
【００３０】
すなわちこの場合、原基準電圧ＶＲＴ、ＶＲＢ間の電位差を５〔Ｖ〕に設定した場合、発光輝度に対する分解能は、１．６〔％〕（８０ｍＶ／５０００〔ｍＶ〕）であるのに対し、例えばダイナミックレンジを抑圧して原基準電圧ＶＲＴ、ＶＲＢ間の電位差を２〔Ｖ〕に設定した場合、発光輝度に対する分解能は、４．０〔％〕（８０ｍＶ／２０００〔ｍＶ〕）となり、その分、調整精度が低下し、これらにより色ずれが発生するようになる。
【００３１】
この場合に、分圧回路３２Ａ、３２Ｈを構成する抵抗の値を異ならせ、セレクタ３３Ａ、３３Ｈから出力される原基準電圧ＶＲＴ、ＶＲＢの分解能を部分的に向上させる方法が考えられるが、この方法の場合、その分、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを種々に設定することが困難になる。またディジタルアナログ変換回路３１Ｂ〜３１Ｇによる構成と同様の構成をディジタルアナログ変換回路３１Ａ、３１Ｈにそれぞれ設けて基準電圧ＶＲＴ、ＶＲＢを作成することも考えられるが、このようにすると構成が著しく煩雑になる。またこれら原基準電圧ＶＲＴ、ＶＲＢに係る原基準電圧設定データＤＶのビット数を増大すると共に、分圧回路３２Ａ、３２Ｈ、セレクタ３３Ａ、３３Ｈの構成をその分、高分解能化する方法も考えられるが、このようにするとさらにダイナミックレンジが減少した場合等に、改めて集積回路を作成し直さなければならなくなる。
【特許文献１】特開平１０−３３３６４８号公報
【発明の開示】
【発明が解決しようとする課題】
【００３２】
本発明は以上の点を考慮してなされたもので、発光特性の製品ばらつき等に対応できるようにして、簡易な構成により精度良く色調整することができるフラットディスプレイ装置を提案しようとするものである。
【課題を解決するための手段】
【００３３】
かかる課題を解決するため請求項１の発明においては、画像データによる画像を表示するフラットディスプレイ装置に適用して、前記水平駆動回路は、黒レベル用原基準電圧設定データに応じて黒レベル用原基準電圧を生成する黒レベル用のディジタルアナログ変換回路と、白レベル用原基準電圧設定データに応じて白レベル用原基準電圧を生成する白レベル用のディジタルアナログ変換回路と、前記黒レベル用原基準電圧及び白レベル用原基準電圧を基準にして、複数の原基準電圧を生成する複数のディジタルアナログ変換回路とによる原基準電圧生成回路と、抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端に前記黒レベル用原基準電圧、前記白レベル用原基準電圧をそれぞれ入力し、前記分圧回路間に前記複数のディジタルアナログ変換回路による前記原基準電圧をそれぞれ入力し、前記複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、前記複数の基準電圧を入力して対応する信号線に係る前記画像データに応じて選択出力することにより、前記駆動信号を出力する複数の選択回路と、前記黒レベル用原基準電圧設定データ及び又は前記白レベル用原基準電圧設定データを変調する変調回路とを有し、前記変調回路は、黒レベル用微調整データ及び又は白レベル用微調整データの値に応じて、ライン単位、フレーム単位で値が変化する黒レベル用補正データ及び又は白レベル用補正データを生成する補正データ生成回路と、前記黒レベル用補正データ及び又は白レベル用補正データを前記黒レベル用原基準電圧設定データ及び又は前記白レベル用原基準電圧設定データに加算する加算回路とを有し、前記補正データ生成回路は、前記黒レベル用微調整データ及び又は白レベル用微調整データの取り得る値の数により連続するフレーム及びラインを区切って見た場合に、前記連続するフレームに設定された前記黒レベル用補正データ及び又は白レベル用補正データの平均値が、各ラインで等しく、かつ前記黒レベル用微調整データ及び又は白レベル用微調整データの値に対応するように、前記連続するラインに設定された前記黒レベル用補正データ及び又は白レベル用補正データの平均値が、各フレームで等しく、かつ前記連続するフレームに設定された前記黒レベル用補正データ及び又は白レベル用補正データの平均値と等しくなるように、前記黒レベル用補正データ及び又は白レベル用補正データを生成する。
【００３４】
請求項１の構成により、前記変調回路は、黒レベル用微調整データ及び又は白レベル用微調整データの値に応じて、ライン単位、フレーム単位で値が変化する黒レベル用補正データ及び又は白レベル用補正データを生成する補正データ生成回路と、前記黒レベル用補正データ及び又は白レベル用補正データを前記黒レベル用原基準電圧設定データ及び又は前記白レベル用原基準電圧設定データに加算する加算回路とを有するようにすれば、黒レベル用微調整データ及び又は白レベル用微調整データに応じて生成した黒レベル用補正データ及び又は白レベル用補正データにより黒レベル用原基準電圧設定データ及び又は前記白レベル用原基準電圧設定データを変調することができる。また前記黒レベル用微調整データ及び又は白レベル用の微調整データの取り得る値の数により連続するフレーム及びラインを区切って見た場合に、前記連続するフレームに設定された前記黒レベル用補正データ及び又は白レベル用補正データの平均値が、各ラインで等しく、かつ前記黒レベル用微調整データ及び又は白レベル用微調整データの値に対応するように、前記連続するラインに設定された前記黒レベル用補正データ及び又は白レベル用補正データの平均値が、各フレームで等しく、かつ前記連続するフレームに設定された前記黒レベル用補正データ及び又は白レベル用補正データの平均値と等しくなるように、前記黒レベル用補正データ及び又は白レベル用補正データを生成すれば、連続するフレームによる時間軸方向の変調により、また連続するラインによる空間的な変調により、黒レベル用微調整データ及び又は白レベル用微調整データに応じて黒レベル用原基準電圧設定データ及び又は前記白レベル用原基準電圧設定データを変調し、その結果、対応する黒レベル用原基準電圧及び又は白レベル用原基準電圧を変調することができる。これにより連続するフレームによる時間軸方向の積分効果により、また連続するラインによる空間的な積分効果により、黒レベル用原基準電圧設定データ、白レベル用原基準電圧設定データによる分解能以下の高い精度により、黒レベル用原基準電圧及び又は白レベル用原基準電圧を設定することができる。これにより発光特性の製品ばらつき等に対応できるようにして、簡易な構成により精度良く色調整することができる。
【発明の効果】
【００３５】
本発明によれば、発光特性の製品ばらつき等に対応できるようにして、簡易な構成により精度良く色調整することができるフラットディスプレイ装置を提供することができる。
【発明を実施するための最良の形態】
【００３６】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００３７】
（１）実施例の構成
図２は、本発明の実施例に係るＰＤＡ（Personal Digital Assistants ）を示すブロック図である。このＰＤＡ４１は、装置本体４２において、操作子の操作に応動して演算処理手段であるコントローラ４３で所定の処理手順を実行することにより、表示部４４に各種の画像を表示する。なおこのＰＤＡ４１において、図９、図１３等について上述した構成と同一の構成は、対応する符号を付して示し、重複した説明は省略する。
【００３８】
ここでＰＤＡ４１において、表示部４４は、有機ＥＬ素子による各画素がマトリックス状に配置されてなるカラー画像の表示パネルであり、各画素に接続されたゲート線を用いて図示しない垂直駆動回路によりライン単位で画素を選択し、またこの垂直駆動回路による画素の選択に対応してセレクタ１７Ａ〜１７Ｎの接点の切り換えにより、水平駆動回路４５により各画素の階調が設定されるようになされている。
【００３９】
このため水平駆動回路４５は、集積回路により構成され、コントローラ５２から出力される画像データＤ１をシフトレジスタ１３により上述した水平方向に連続する赤色、緑色、青色の画素による各組に振り分けた後、セレクタによるディジタルアナログ変換回路１５Ａ〜１５Ｎによりそれぞれディジタルアナログ変換処理する。またこのディジタルアナログ変換処理結果による駆動信号を増幅回路１６Ａ〜１６Ｎによりそれぞれ増幅して表示部４４に出力する。
【００４０】
水平駆動回路４５は、図１３について上述した原基準電圧生成回路３０、基準電圧生成回路３９により、これらのディジタルアナログ変換回路１５Ａ〜１５Ｎのディジタルアナログ変換処理に供する基準電圧Ｖ１〜Ｖ６４が生成される。すなわち原基準電圧生成回路３０においては、原基準電圧設定データＤＶ（ＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ）に応じて原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成して出力し、基準電圧生成回路３９は、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを抵抗分圧して基準電圧Ｖ１〜Ｖ６４を生成する。水平駆動回路４５は、この原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの設定を指示する原基準電圧設定データＤＶ（ＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ）が各６ビットにより入力されるようになされ、またこの６ビットに対応する分解能により５〔Ｖ〕による基準電圧生成用電圧ＶＣＯＭを分圧して原基準電圧ＶＲＴ、ＶＲＢを生成するようになされ、これによりこれら原基準電圧ＶＲＴ、ＶＲＢを約８０〔ｍＶ〕（＝５〔Ｖ〕／６４）の分解能により生成するようになされている。
【００４１】
このような原基準電圧設定データＤＶ（ＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ）に関して、このＰＤＡ４１は、工場出荷時、この有機ＥＬ素子による表示部４４について、各色の発光特性が測定され、この測定結果に基づいて、メモリ５０に、これら原基準電圧設定データＤＶ（ＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ）が記録され、これによりこの原基準電圧設定データＤＶを用いて各色の発光特性のばらつき、製品間の発光特性のばらつきを補正できるようになされ、これにより正しいホワイトバランス、色再現性により表示画像を表示できるようになされている。またさらに原基準電圧ＶＲＴ、ＶＲＢについては、対応する原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢによる設定をさらに詳細に設定する各２ビットによる微調整データＤ３（Ｄ３ＶＲＴ、Ｄ３ＶＲＢ）がメモリ５０に記録されるようになされている。
【００４２】
なおこの実施例においては、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢのうち、最も電圧の高い原基準電圧ＶＲＴと、最も電圧の低い原基準電圧ＶＲＢとが、それぞれ黒レベル及び白レベルの階調に対応する原基準電圧であり、これにより以下においては、適宜、これら２つの原基準電圧ＶＲＴ、ＶＲＢをそれぞれ黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢと呼ぶ。またこれに対応してこれら黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに対応する原基準電圧設定データＤＶを、適宜、黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢと呼ぶ。これによりメモリ５０は、黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢ、これら以外の原基準電圧設定データＤＶＶＢ〜ＤＶＶＧ、黒レベル用原基準電圧設定データＤＶＶＲＴに係る微調整データＤ３ＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢに係る微調整データＤ３ＶＲＢを保持するようになされている。
【００４３】
またＰＤＡ４１は、ユーザーの好みにより、さらには発光特性の経時変化に対応可能に、所定の処理手順をコントローラ４３により実行して表示部４４におけるホワイトバランス、黒レベル、白レベルを調整できるようになされ、この調整結果をメモリ５１に記録して保持すると共に、この調整結果により表示部４４の表示を設定するようになされている。このＰＤＡ４１は、メモリ５０に記録された工場出荷時に係る原基準電圧設定データＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ、微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢのうち、黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢの補正データＤ２を、これら原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢに対応する差分データΔＤＶＶＲＴ、ΔＤＶＶＲＢの形式により各色毎にメモリ５１に記録して保持し、このメモリ５１に記録された補正データＤ２をコントローラ５２の処理に応じたタイミングによりコントローラ５２に出力する。これによりＰＤＡ４１は、このようなホワイトバランス調整等の調整結果を記録して保持し、さらにはこの調整結果により表示部４４の表示を設定するようになされている。
【００４４】
コントローラ５２は、集積回路により構成され、装置本体４２から出力される各色の画像データＤＲ、ＤＧ、ＤＢをライン単位で時分割多重化し、１系統による画像データＤ１を出力する。また装置本体４２のコントローラ４３から出力される補正データＤ２により原基準電圧設定データＤＶを補正した後、さらに微調整データＤ３により補正して水平駆動回路４５に出力する。
【００４５】
すなわちコントローラ５２において、タイミングジェネレータ（ＴＧ）５３は、画像データＤ１、ＤＲ〜ＤＢに同期した各種タイミング信号を生成して出力する。メモリ制御回路５４は、このタイミング信号を基準にしてメモリ５５の動作を制御し、メモリ５５は、装置本体４２から出力される画像データＤＲ〜ＤＢを順次格納して出力することにより、画像データＤＲ、ＤＧ、ＤＢをライン単位で時分割多重化して画像データＤ１を出力する。
【００４６】
メモリ制御回路５６は、メモリ５０の動作を制御することにより、水平走査周期で、メモリ５０から原基準電圧設定データＤＶ、微調整データＤ３を読み出して原基準電圧設定回路５９に出力する。
【００４７】
原基準電圧設定回路５９は、装置本体４２のコントローラ４３から出力される補正データＤ２により、メモリ制御回路５６から出力される原基準電圧設定データＤＶを補正した後、微調整データＤ３によりさらに補正して出力する。すなわち図３に示すように、原基準電圧設定回路５９は、メモリ制御回路５６を介して入力される原基準電圧設定データＤＶ（ＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ）のうち、黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢを加算回路５９Ａに入力し、ここで装置本体４２から出力される対応する補正データＤ２（ΔＤＶＶＲＴ、ΔＤＶＶＲＢ）を加算し、これによりこれら黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢを補正する。またこのようにして補正した黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢを加算回路５９Ｂを介してエンコーダ５９Ｃに入力し、また残りの原基準電圧設定データＤＶＶＢ〜ＤＶＶＧをセレクタ（ＳＥＬ）５９Ｄを介してエンコーダ５９Ｃに入力し、ここでこれら原基準電圧設定データＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢをシリアルデータに変換して出力する。なお原基準電圧設定回路５９では、セレクタ５９Ｄの設定により、このようにメモリ制御回路５６から出力される原基準電圧設定データＤＶＶＢ〜ＤＶＶＧに代えて、装置本体４２から別途出力される原基準電圧設定データを出力できるようになされている。
【００４８】
これによりこのＰＤＡ４１では、メモリ５０に記録した原基準電圧設定データＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを種々に設定できるようになされ、これら原基準電圧設定データＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢの設定により種々のガンマ特性を確保し得るようになされ、さらには原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢの設定により表示部４４における色毎、製品毎のばらつきに対応できるようになされている。またメモリ５１に記録する補正データＤ２の設定により表示部４４の経時変化にも対応できるようになされている。
【００４９】
この一連の処理において、原基準電圧設定回路５９は、水平駆動回路４５における信号線ＳＩＧの駆動に対応して、原基準電圧設定データＤＶを生成して出力する。しかしてこの実施例では、表示部４４において、水平方向に連続する赤色、緑色、青色の画素を１組にして、この１組の画素を１つの駆動信号により時分割により駆動することにより、原基準電圧設定回路５９は、１水平走査期間の間で、それぞれ赤色、緑色、青色の画像データＤＲ、ＤＧ、ＤＢ用の原基準電圧設定データＤＶを切り換えて出力するようになされている。
【００５０】
このようにして原基準電圧設定データＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢを補正データＤ２により補正して水平駆動回路４５に出力するようにして、原基準電圧設定回路５９は、このようにして出力する原基準電圧設定データＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢのうち、黒レベル及び白レベルに係る原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢをそれぞれ黒レベル及び白レベルに係る微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢにより補正して出力する。
【００５１】
すなわち原基準電圧設定回路５９において、補正データ生成回路５９Ｅは、例えば２ビットによるカウンタによりライン数及びフレーム数をカウントし、このカウンタのカウント結果を各色の微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢによりそれぞれ判定することにより、微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢに応じて、それぞれライン単位、フレーム単位で値の変化する１ビットの補正データＤ４ＶＲＴ、Ｄ４ＶＲＢを生成する。具体的に、それぞれ図４〜図７に示すように、これら微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢの取り得る値の数により連続するフレーム及びラインを区切って見た場合に、この連続するフレームでは、補正データＤ４ＶＲＴ、Ｄ４ＶＲＢの平均値が、各ラインで等しく、かつ微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢの値に対応するように、また連続するラインでは、補正データＤ４ＶＲＴ、Ｄ４ＶＲＢの平均値が、各フレームで等しく、かつ連続するフレームに係る各ラインにおける平均値と等しくなるように補正データＤ４ＶＲＴ、Ｄ４ＶＲＢを生成する。
【００５２】
これによりこの実施例では、微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢが２ビットにより形成されて、微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢが４種類の値を取ることにより、補正データ生成回路５９Ｅは、各ラインにおいて、時間軸方向に連続する４フレーム分の補正データＤ４を各ラインで平均値化した場合に、この平均値が微調整データＤ３に応じて変化するように、補正データＤ４を生成する。
【００５３】
しかしてこの場合、補正データ生成回路５９Ｅは、この連続するする４フレームについて、微調整データＤ３が値０の場合には、何れのフレームでも補正データＤ４を値０に設定するのに対し（図４）、微調整データＤ３が値１の場合には、これら連続する４フレームのうちの１つのフレームで補正データＤ４を値−１に設定する（図５）。また微調整データＤ３が値２の場合には、これら連続する４フレームのうちの２フレームで補正データＤ４を値−１に設定するのに対し（図６）、微調整データＤ３が値３の場合には、これら連続する４フレームのうちの３つのフレームで補正データＤ４を値−１に設定する（図７）。
【００５４】
またこのようにして連続する４フレームで補正データＤ４の値を設定する際に、極力、連続するフレームで同一の論理値による補正データＤ４が連続しないように、補正データＤ４を生成し、これにより微調整データＤ３が値２であって、これら連続する４フレームのうちの２つのフレームで補正データＤ４を値−１に設定する場合（図６）、論理−１によるフレームと論理０によるフレームとが交互に連続するように、補正データＤ４を生成する。またこのような４フレームを単位にした補正データＤ４の生成を、連続するフレームで順次循環的に繰り返す。
【００５５】
原基準電圧設定回路５９においては、このようにして生成した補正データＤ４ＶＲＴ、Ｄ４ＶＲＢをそれぞれ対応する原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢに加算回路５９Ｂで加算し、これにより図１に示すように、原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢによる最小分解能により、連続するフレームＦ１、Ｆ２、Ｆ３、Ｆ４、……で一時的に原基準電圧ＶＲＴ、ＶＲＢの電圧を微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢに応じて立ち下げるようになされている。なおこの図１に示す例においては、ラインＬ１、Ｌ２、……を黒色により塗り潰してこのように原基準電圧ＶＲＴ、ＶＲＢの電圧を立ち下げてなるラインを示す。
【００５６】
これによりこのＰＤＡ４１では、時間軸方向の積分効果により、原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢによる分解能以下で、原基準電圧ＶＲＴ、ＶＲＢを詳細に設定するようになされている。すなわちこのように連続する４フレームで何ら補正データＤ４を値−１に設定しない場合、連続する４フレームで平均値化した原基準電圧ＶＲＴ、ＶＲＢは、加算回路５９Ａから出力される原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢによる電圧により生成され、これによりこの加算回路５９Ａから出力される原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢにおける１ディジットの変化に対して約８０〔ｍＶ〕の分解能により出力される。これによりこの場合に、例えば原基準電圧設定データＤＶＶＲＴが値１０ｄ（００１０１０ｂ（ｂ：binary））の場合、この値１０ｄに対応する原基準電圧ＶＲＴが出力される。
【００５７】
これに対して連続する４フレームで１フレームだけ補正データＤ４を値−１に設定する場合には、値−１に設定されたフレームでは値９ｄに対応する原基準電圧ＶＲＴが出力され、残りの３フレームでは値１０ｄに対応する原基準電圧ＶＲＴが出力され、これらによりこの４フレームの平均においては、値９．７５ｄに対応する原基準電圧ＶＲＴが出力されることになる。また連続する４フレームで２フレームだけ補正データＤ４を値−１に設定する場合には、４フレームの平均においては、値９．５ｄに対応する原基準電圧ＶＲＴが出力されるのに対し、連続する４フレームで３フレームだけ補正データＤ４を値−１に設定する場合には、４フレームの平均においては、値９．２５ｄに対応する原基準電圧ＶＲＴが出力される。これらによりこの実施例においては、単に、原基準電圧設定回路５９に出力する原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢを補正するだけの簡易な構成により、原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢのビット数に対応する分解能以下の分解能により原基準電圧ＶＲＴ、ＶＲＢを精度良く設定して、その分、簡易な構成により精度良く色調整することができるようになされている。
【００５８】
またこのようにして極力、連続するフレームで同一の論理値による補正データＤ４が連続しないように、補正データＤ４を生成し、これによりこのような原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢの一時的な立ち下げを目立たなくするようになされている。
【００５９】
補正データ生成回路５９Ｅは、このような連続する４フレームにおける補正データＤ４の設定を、ライン方向については、順次、１フレーム分ずつシフトさせ、これにより上述したように４つの連続するラインでは、補正データＤ４ＶＲＴ、Ｄ４ＶＲＢの平均値が、各フレームで等しく、かつ連続する４つのフレームに係る各ラインにおける平均値と等しくなるように補正データＤ４ＶＲＴ、Ｄ４ＶＲＢを生成し、これによりフリッカの発生を有効に回避する。
【００６０】
これにより補正データ生成回路５９Ｅは、ライン方向についても、図４に示すように、微調整データＤ３が値０の場合には、何れのラインでも補正データＤ４を値０に設定するのに対し、微調整データＤ３が値１の場合には、連続する４ラインのうちの１つのラインで補正データＤ４を値−１に設定する（図５）。また微調整データＤ３が値２の場合には、これら連続する４ラインのうちの２ラインで補正データＤ４を値−１に設定するのに対し（図６）、微調整データＤ３が値３の場合には、これら連続する４ラインのうちの３つのラインで補正データＤ４を値−１に設定する（図７）。
【００６１】
またこのようにして連続する４ラインで補正データＤ４の値を設定する際に、極力、連続するラインで同一の論理値による補正データＤ４が連続しないように、補正データＤ４を生成し、これにより微調整データＤ３が値２であって、これら連続する４ラインのうちの２つのラインで補正データＤ４を値−１に設定する場合、論理−１によるラインと論理０によるラインとが交互に連続するように、補正データＤ４を生成する。またこのような４ラインを単位にした補正データＤ４の生成を、連続するラインで順次循環的に繰り返す。
【００６２】
これにより原基準電圧設定回路５９は、図１に示すように、ライン方向についても、原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢによる最小分解能により、一時的に原基準電圧ＶＲＴ、ＶＲＢの電圧を微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢに応じて立ち下げ、単に、原基準電圧生成回路３０に出力する原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢを補正するだけの簡易な構成により、各フレーム内である空間的にも、原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢのビット数に対応する分解能以下の分解能により原基準電圧ＶＲＴ、ＶＲＢを精度良く設定して、その分、簡易な構成により精度良く色調整することができるようになされている。
【００６３】
これらによりこの実施例において、補正データ生成回路５９Ｅ、加算回路５９Ｂは、黒レベル用原基準電圧設定データＤＶＶＲＴ及び白レベル用原基準電圧設定データＤＶＶＲＢをそれぞれ微調整データＤ３ＶＲＴ及びＤ３ＶＲＢにより変調する変調回路を構成するようになされている。
【００６４】
（２）実施例の動作
以上の構成において、このＰＤＡ４１では（図２）、表示に供する画像データＤＲ〜ＤＢが装置本体４２からコントローラ５２に入力され、ここでメモリ５５を介して、ライン単位で同一色に係る画像データが連続してなるように時分割多重化処理され、その処理結果である画像データＤ１が水平駆動回路４５に入力される。この水平駆動回路４５において、画像データＤ１は、シフトレジスタ１３に取り込まれ、ライン単位で、同一色に係る画像データが同時並列的にディジタルアナログ変換回路１５Ａ〜１５Ｎに入力される。またこのディジタルアナログ変換回路１５Ａ〜１５Ｎにおけるディジタルアナログ変換処理により、駆動信号に変換され、この駆動信号がそれぞれ増幅回路１６Ａ〜１６Ｎを介して表示部４４に入力され、この表示部４４において、それぞれセレクタ１７Ａ〜１７Ｎにより各信号線ＳＩＧに出力される。これにより画像データＤ１は、表示部４４において赤色、緑色、青色の順序により水平方向に順次循環的に繰り返されてなる有機ＥＬ素子による画素に対して、これら赤色、緑色、青色の画素による組み合わせに振り分けられた後、駆動信号に変換され、この駆動信号がセレクタ１７Ａ〜１７Ｎにより赤色、緑色、青色の画素に係る信号線ＳＩＧに振り分けられ、これによりＰＤＡ４１では、画像データＤＲ〜ＤＢにより各画素の階調が設定されて所望の画像が表示される。
【００６５】
また原基準電圧生成回路３０において（図１及び図１３）、複数の原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢが生成され、所定個数の抵抗を直列接続して形成された複数の分圧回路Ｒ１〜Ｒ７を、さらに直列接続してなる抵抗直列回路による基準電圧生成回路３９において、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを分圧して基準電圧Ｖ１〜Ｖ６４が形成され、ディジタルアナログ変換回路１５Ａ〜１５Ｎにおいて、この基準電圧Ｖ１〜Ｖ６４の選択により画像データＤ１がディジタルアナログ変換処理されて駆動信号が生成され、これにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢにより設定される折れ線近似によるガンマ特性により駆動信号が生成されて画像が表示される。
【００６６】
しかして有機ＥＬ素子においては、ガンマ特性自体はばらつかないものの、色毎、製品毎に発光特性が異なり、さらには経時変化により発光特性が変化する。これに対してＰＤＡ４１では、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを分圧回路３２Ｂ〜３２Ｇにより分圧して原基準電圧ＶＢ〜ＶＧが生成され、これらの原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを分圧回路Ｒ１〜Ｒ７により分圧して基準電圧Ｖ１〜Ｖ６４が生成される。これによりこのように画像データＤＲ〜ＤＢをディジタルアナログ変換処理して駆動信号を生成するようにして、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを各色毎、製品毎に設定し、経時変化に対応するように補正することが必要になる。
【００６７】
このためＰＤＡ４１では、各色毎に、製品毎に、発光特性が測定され、この測定結果より所望の発光特性を確保可能に、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの設定を指示する原基準電圧設定データＤＶが、微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢと共にメモリ５０に記録されて保持される（図２）。またこれら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢのうち黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを補正する補正データＤ２がメモリ５１に保持される。ＰＤＡ４１では、原基準電圧設定回路５９において、この原基準電圧設定データＤＶが補正データＤ２により補正された後、画像データＤ１の時分割多重化に対応して、順次、水平駆動回路４５に入力される。
【００６８】
水平駆動回路４５においては（図１３）、この原基準電圧設定データＤＶがデコーダ３５により原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの各系統に分割され、これらの原基準電圧設定データＤＶがディジタルアナログ変換回路３１Ａ〜３１Ｈによりディジタルアナログ変換処理されて原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢが生成される。
【００６９】
これによりこの実施例においては、この原基準電圧設定データＤＶの設定により、種々の発光特性に対応することができ、これにより種々の表示パネルに簡易かつ迅速に対応することができる。すなわち単にデータの変更でダイナミックレンジ調整、黒レベル調整し、さらにはガンマ特性を変更できることにより、従来に比して大幅に開発期間を短縮し、さらには開発に要する手間も低減することができる。
【００７０】
またこれにより色毎、製品毎の発光特性のばらつき、経時変化による発光特性の変化についても、柔軟に対応することができ、このような特性のばらつき、経時変化によるホワイトバランスのずれ、色再現性の劣化を有効に回避して高品質の表示画像を提供することができる。
【００７１】
このようにして原基準電圧設定データＤＶにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定して発光特性を種々に補正できるようにして、このＰＤＡ４１において、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに係るディジタルアナログ変換回路３１Ａ、３１Ｈでは、基準電圧生成用電圧ＶＣＯＭを分圧回路３２Ａ、３２Ｈにより分圧してそれぞれ原基準電圧ＶＲＴ、ＶＲＢの候補電圧が複数生成され、この複数の候補電圧が原基準電圧設定データＤＶにより選択されて、原基準電圧ＶＲＴ、ＶＲＢが生成される。これによりこれら原基準電圧ＶＲＴ、ＶＲＢにあっては、基準電圧生成用電圧ＶＣＯＭとアース電位との間で、種々に電圧を設定することができる。
【００７２】
これに対して残る原基準電圧ＶＢ〜ＶＧに係るディジタルアナログ変換回路３１Ｂ〜３１Ｇにおいては、分圧回路３２Ｂ〜３２Ｇが直列に接続されて、両端が黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに接続された状態で、それぞれ分圧回路３２Ｂ〜３２Ｇにより分圧して原基準電圧ＶＢ〜ＶＧの候補電圧が複数生成され、この複数の候補電圧が原基準電圧設定データＤＶにより選択されて、原基準電圧ＶＢ〜ＶＧが生成される。
【００７３】
これにより原基準電圧ＶＢ〜ＶＧにおいては、それぞれ直列接続されてなる分圧回路３２Ｂ〜３２Ｇから出力される候補電圧の範囲でしか電圧が変化しないように保持され、これによりＰＤＡ４１においては、ノイズの混入により原基準電圧設定データＤＶが誤って設定された場合にあっても、極端なガンマ特性による駆動信号の出力を防止でき、ノイズによる著しい画質劣化を防止することができるようになされている。
【００７４】
またこのようにそれぞれ直列接続されてなる分圧回路３２Ｂ〜３２Ｇの両端が、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに接続されることにより、ダイナミックレンジ調整、黒レベル調整により、発光特性のばらつき、経時変化を補正する場合に、これら原基準電圧ＶＲＴ、ＶＲＢを可変した場合には、直列接続されてなる分圧回路３２Ｂ〜３２Ｇによる抵抗分圧比により、これら原基準電圧ＶＲＴ、ＶＲＢの変化に追従して原基準電圧ＶＢ〜ＶＧも変化することになる。これによりこれらの原基準電圧ＶＢ〜ＶＧについては、改めて設定し直す処理を省略することができ、これによりＰＤＡ４１では、これら残りのディジタルアナログ変換回路３１Ｂ〜３１Ｇに係る計算処理を省略して調整作業を簡略化することができるようになされている。
【００７５】
またこのように原基準電圧設定データＤＶにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定するようにして、画像データＤ１の伝送に係る時分割多重化の処理に対応して、原基準電圧設定データＤＶを切り換えることにより、１系統の原基準電圧生成回路を各色の画像データの処理に共用化することができ、これにより全体構成を簡略化することができるようになされている。
【００７６】
またこれによりＰＤＡ４１では、結局、１ラインで３回、原基準電圧設定データＤＶを出力してガンマ特性を切り換えることになる。これによりノイズの混入により誤ってガンマ特性を設定した場合でも、このノイズの影響によるガンマの誤設定を１ラインに止めることができ、これによってもノイズによる画質劣化を低減するようになされている。
【００７７】
しかしてＰＤＡ４１では、このように原基準電圧設定データＤＶにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定するようにして、この原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する原基準電圧生成回路を基準電圧生成回路側に設け、一体に集積回路化することにより、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの伝送路における静電容量を格段的に小さくすることができ、これにより基準電圧生成回路３９においては、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの入力に供する増幅回路を省略することができる。これによりその分、構成を簡略化して消費電力を低減することができる。またこの増幅回路が不要となったことで、その分、基準電圧生成回路に入力する原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの精度を向上することができ、これにより基準電圧Ｖ１〜Ｖ６４の設定精度を向上し、生産性を向上することができる。
【００７８】
このようにして原基準電圧設定データＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定するようにして、ＰＤＡ４１では、補正データ生成回路５９Ｅにおいて（図３）、メモリ５０に保持されてなる微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢの値に応じて、各色毎に、ライン単位、フレーム単位で値０から値−１に論理値が変化する補正データＤ４が生成され（図４〜図７）、原基準電圧生成回路３０に出力する黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢが、それぞれこの補正データＤ４により補正される。これによりＰＤＡ４１では、原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢによる最小分解能により、微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢの値に応じて、一時的に原基準電圧ＶＲＴ、ＶＲＢの電圧が微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢに応じて立ち下げられる（図１）。
【００７９】
ＰＤＡ４１では、微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢの取り得る値の数により連続するフレーム及びラインを区切って見た場合に、この連続するフレームでは、補正データＤ４ＶＲＴ、Ｄ４ＶＲＢの平均値が、各ラインで等しく、かつ微調整データＤ３ＶＲＴ、Ｄ３ＶＲＢの値に対応するように、また連続するラインでは、補正データＤ４ＶＲＴ、Ｄ４ＶＲＢの平均値が、各フレームで等しく、かつ連続するフレームに係る各ラインにおける平均値と等しくなるように補正データＤ４ＶＲＴ、Ｄ４ＶＲＢが生成され、これらにより基準電圧Ｖ１〜Ｖ６４の生成基準である黒レベル用及び白レベル用の原基準電圧ＶＲＴ、ＶＲＢが、連続するフレームによる時間軸方向に、また連続するラインによる空間的に変調され、時間軸方向の積分効果、空間的な積分効果により原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢによる最小分解能以下の分解能によりこれら黒レベル用及び白レベル用の原基準電圧ＶＲＴ、ＶＲＢが設定される。これによりＰＤＡ４１では、簡易な構成により精度良く黒レベル及び白レベルを調整して、高い精度に色調整することができるようになされている。
【００８０】
しかしてこの実施例では、このような微調整データＤ３による一時的な原基準電圧ＶＲＴ、ＶＲＢの立ち下げが、連続する４ライン、４フレームを単位にして、２ビットの微調整データに応じて実行されることにより、結果的に、黒レベル及び白レベルに係る原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢを８ビット（６ビット＋２ビット）により作成すると共に、これら原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢに係るディジタルアナログ変換回路３１Ａ、３１Ｈを８ビットにより構成したと同様の分解能により、黒レベル及び白レベルに係る原基準電圧ＶＲＴ、ＶＲＢを設定することができる。これによりこの実施例においては、簡易な構成により高い精度で色ずれ調整できるようになされている。
【００８１】
このようにして表示部４４の表示に係る時間的、空間的に原基準電圧ＶＲＴ、ＶＲＢを変調するにつき、このＰＤＡ４１では、極力、連続するフレームで同一の論理値による補正データＤ４が連続しないように、補正データＤ４を生成し、これによりこのような原基準電圧ＶＲＴ、ＶＲＢの一時的な立ち下げを目立たなくする。またライン方向については、連続する４フレームにおける補正データＤ４の設定を、順次、１フレーム分ずつシフトさせ、これによりライン方向についてもこのような原基準電圧ＶＲＴ、ＶＲＢの一時的な立ち下げを目立たなくし、さらにはフリッカの発生を有効に回避する。
【００８２】
（３）実施例の効果
以上の構成によれば、黒レベル用及び白レベル用の原基準電圧設定データに応じてそれぞれ黒レベル用及び白レベル用の原基準電圧を生成し、この黒レベル用及び白レベル用の原基準電圧の抵抗分圧によりディジタルアナログ変換用の基準電圧を生成するようにして、これら黒レベル用及び白レベル用の原基準電圧設定データを補正データに応じて空間的、時間的に変調し、これら空間的、時間的な積分効果を利用して原基準電圧設定データの分解能以下による分解能により黒レベル用及び白レベル用の原基準電圧を設定することにより、発光特性の製品ばらつき等に対応できるようにして、簡易な構成により精度良く色調整することができる。
【実施例２】
【００８３】
なお上述の実施例においては、黒レベル及び白レベルの双方について、調整精度を向上する場合について述べたが、本発明はこれに限らず、実用上十分な特性を確保できる場合には、黒レベル及び白レベルの一方についてだけ、微調整データにより変調するようにしてもよい。
【００８４】
また上述の実施例においては、装置本体から出力される補正データにより黒レベル用原基準電圧設定データ及び白レベル用原基準電圧設定データだけを補正することにより、微調整データについては発光特性の経時変化を補正しない場合について述べたが、本発明はこれに限らず、微調整データに対応する補正データを装置本体に設けるようにして、微調整データに関しても発光特性の経時変化に対応するようにしてもよい。
【００８５】
また上述の実施例においては、本発明をＰＤＡに適用する場合について述べたが、本発明はこれに限らず、種々の映像機器に広く適用することができる。
【産業上の利用可能性】
【００８６】
本発明は、フラットディスプレイ装置に関し、例えば有機ＥＬ素子による表示装置に適用することができる。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施例１に係るＰＤＡにおける黒レベル原基準電圧、白レベル原基準電圧の設定の説明に供する略線図である。
【図２】本発明の実施例１に係るＰＤＡを示すブロック図である。
【図３】図１の原基準電圧設定回路を示すブロック図である。
【図４】微調整データが値〔００〕の場合における補正データの生成の説明に供する図表である。
【図５】微調整データが値〔０１〕の場合における補正データの生成の説明に供する図表である。
【図６】微調整データが値〔１０〕の場合における補正データの生成の説明に供する図表である。
【図７】微調整データが値〔１１〕の場合における補正データの生成の説明に供する図表である。
【図８】従来の液晶表示装置を示すブロック図である。
【図９】図８の液晶表示装置における水平駆動回路を周辺構成と共に示すブロック図である。
【図１０】図９の説明に供するタイムチャートである。
【図１１】図９の水平駆動回路及びコントローラにおける原基準電圧生成回路及び基準電圧生成回路を示すブロック図である。
【図１２】図８の液晶表示装置におけるガンマ特性の説明に供する特性曲線図である。
【図１３】原基準電圧設定データによる原基準電圧の設定例を示すブロック図である。
【図１４】図１３の構成によるガンマ特性の説明に供する特性曲線図である。
【図１５】図１３の構成によるガンマ特性におけるノイズの影響の説明に供する特性曲線図である。
【図１６】図１３の構成によるガンマ特性におけるダイナミックレンジ調整の説明に供する特性曲線図である。
【符号の説明】
【００８８】
１……液晶表示装置、２、４４……表示部、３Ｒ、３Ｇ、３Ｂ……画素、４、４５……水平駆動回路、６、４２……装置本体、７、４３、５２……コントローラ、９、５４、５６……メモリ制御回路、１０、５０、５１、５５……メモリ、１２、３０……原基準電圧生成回路、１３……シフトレジスタ、１４、３９……基準電圧生成回路、１５Ａ〜１５Ｎ、３１Ａ〜３１Ｈ……ディジタルアナログ変換回路、１７Ａ〜１７Ｎ、３３Ａ〜３３Ｈ……セレクタ、２１、３２Ａ〜３２Ｈ、Ｒ１〜Ｒ７……分圧回路、２６……抵抗直列回路、３５……デコーダ、４１……ＰＤＡ、５９……原基準電圧設定回路、５９Ａ、５９Ｂ……加算回路、５９Ｅ……補正データ生成回路
【図１】
0004674443.tif 000002
【図２】
0004674443.tif 000003
【図３】
0004674443.tif 000004
【図４】
0004674443.tif 000005
【図５】
0004674443.tif 000006
【図６】
0004674443.tif 000007
【図７】
0004674443.tif 000008
【図８】
0004674443.tif 000009
【図９】
0004674443.tif 000010
【図１０】
0004674443.tif 000011
【図１１】
0004674443.tif 000012
【図１２】
0004674443.tif 000013
【図１３】
0004674443.tif 000014
【図１４】
0004674443.tif 000015
【図１５】
0004674443.tif 000016
【図１６】
0004674443.tif 000017