(57)【特許請求の範囲】
【請求項１】
複数のサブフィールドを用いて映像の表示を行うプラズマディスプレイ装置の駆動方法であって，
前記サブフィールドはサステイン期間を有し，前記サステイン期間において，
立ち上がりにおいて１回の放電を生じさせる第１のサステインパルスと，前記第１のサステインパルスのパルス幅よりも広いパルス幅を有し，立ち上がりにおいて第１の電圧を印加後，前記第１の電圧よりも高い第２の電圧を印加することにより２回の放電を生じさせる第２のサステインパルスを印加し，
前記第１のサステインパルス及び前記第２のサステインパルスを繰り返し印加するサステイン期間を有するサブフィールドにおいて，映像の表示負荷率が大きくなり総サステインパルス数が減少した場合，前記第１のサステインパルスを前記第２のサステインパルスに置き換える割合を大きくすると共に，
前記第２のサステインパルスに置き換え可能なサステインパルス数と，前記複数のサブフィールドの輝度比に従って，各サブフィールドでの前記第２のサステインパルスに置き換えるサステインパルス数を決めるように制御することを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項２】
前記第１の電圧を印加する期間は，前記第２の電圧を印加する期間よりも短く，前記２回の放電を連続して生じさせることを特徴とする請求項１に記載のプラズマディスプレイ装置の駆動方法。
【請求項３】
前記映像の表示負荷率が，サステインパルス数を一定値とした時に電力制御による上限の電力値となる第１の所定の値よりも小さい場合，前記サステイン期間において繰り返し印加されるサステインパルスを前記第２のサステインパルスに置き換えることなく全て第１のサステインパルスとすることを特徴とする請求項１または２に記載のプラズマディスプレイ装置の駆動方法。
【請求項４】
前記第２のサステインパルスは前記第１のサステインパルスよりも輝度の大きいことを特徴とする請求項１ないし３のいずれかに記載のプラズマディスプレイ装置に駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パーソナルコンピュータやワークステーションなどのディスプレイ装置、平面型テレビジョン、広告や情報などの表示用プラズマディスプレイに使用されるＡ／Ｃ型プラズマディスプレイ装置（ＰＤＰ装置）に関する。
【背景技術】
【０００２】
ＡＣ型カラーＰＤＰ装置においては、表示するセルを選択する期間（アドレス期間）と表示点灯のための放電を行う表示期間（サステイン期間）とを分離したアドレス・表示分離方式が広く採用されている。この方式においては、アドレス期間で、点灯するセルに電荷を蓄積し、サステイン期間でその電荷を利用して表示のためのサステイン放電を繰り返す。
【０００３】
ＰＤＰ装置では、表示は点灯と非点灯の２状態が選択できるだけであり、放電の強度でグレイレベルを表現することはできない。そこで、ＰＤＰ装置では、１表示画面（１フレーム）を複数のサブフィールドで構成し、各表示セル毎に点灯するサブフィールドを組み合わせることによりグレイレベルを表示する。
【０００４】
図１は、従来のサブフィールド構成の例を示す図である。図１の（Ａ）に示すように、１フレームをｎ個のサブフィールドＳＦ１からＳＦｎで構成する。各サブフィールドは、表示セルを同じ状態にするリセット期間Ｒと、点灯又は非点灯の表示セルを選択するアドレス期間Ａ及び点灯表示セルでサステイン放電を発生させて表示を行うサステイン期間Ｓとを有する。一般的に、各サブフィールドの輝度は、サステイン期間Ｓにおけるサステイン放電の回数に比例しており、各サブフィールドのサステイン放電の回数、すなわち輝度は、所定の比率に設定されている。例えば、ＳＦ１からＳＦｎの輝度比を、１：２：４：、２nとする、すなわち輝度比が２の累乗で変化する構成がよく知られているが、他にも各種の比が提案されている。
【０００５】
従来のＰＤＰ装置では、サステイン放電を発生させるサステインパルスは１種類であり、各サブフィールドで同じ波形のサステインパルスが使用されていた。言い換えれば、サステインパルスの周期は一定である。従って、輝度重みの異なるサブフィールドでは、サステイン期間Ｓの長さが異なることになる。サステインパルスの波形（サステイン波形）は、波形形状や周期に応じて発光効率及び１パルスによる輝度が異なる。一方、各サブフィールド（１フレーム）のサステインパルス数は、表示可能な階調数や表示輝度に関係する。そのため、これらを総合的に考慮して、サステイン波形、サブフィールド構成及び各サブフィールドのサステイン数が決定される。
【０００６】
一方、ＰＤＰ装置では、発熱や定格電流の関係から、電力の上限が設定されている。１フレーム当たりの電力は、１フレームで発生するサステイン放電の総数に関係している。具体的には、サブフィールド毎の点灯セル数にそのサブフィールドのサステインパルス数を乗じた値を、全サブフィールドで合計した値である。従って、表示する画面全体が明るい表示を行う場合には電力が増加し、画面全体が暗い表示を行う場合には電力が減少する。１画面（１フレーム）全体の表示における明るさを表示負荷率と呼んでおり、例えば、１フレームにおける全表示セルの表示階調の合計値で表すことができる。表示負荷率の大きなフレームを表示すると電力が増加し、表示負荷率の小さなフレームを表示すると電力が減少する。
【０００７】
上記のように、サブフィールド構成は、表示可能な階調数や表示輝度を考慮して決定されるが、電力の上限も考慮する必要がある。画面全体が明るい表示を行う場合にも電力が上限を超えないようにするには、１フレームのサステインパルス数の合計を小さな値に設定しなければならないが、これでは表示可能な階調数や表示輝度が小さくなるという問題がある。一般に、画面全体が明るい表示の発生頻度は低く、それが連続する頻度は更に低い。そこで、表示負荷率に応じて、電力が上限を超えない範囲で、サブフィールド間の輝度比を維持しながら且つできるだけ明るい表示を行うように、各サブフィールドのサステインパルス数を変化させる制御が行われている。これの制御は、サステイン数制御又は電力制御と呼ばれる。
【０００８】
図２は、従来例における電力制御を説明する図であり、（Ａ）は表示負荷率と輝度（各セルで最高レベルを表示した時の輝度）との関係を、（Ｂ）は表示負荷率とサステイン数の関係を、（Ｃ）は表示負荷率と電力の関係を示す。表示負荷率がＰ１より小さい範囲では、電力は上限である所定値以下であるので、（Ｂ）に示すように、サステインパルス数は一定値に維持される（Ｂ１−Ｂ２）。この範囲では、表示負荷率が大きくなると、回路及びパネルでのサステイン放電の電流が増加し、電圧降下などのために輝度が徐々に低下し（Ａ１−Ａ２）、電力は増加する（Ｃ１−Ｃ２）。表示負荷率がＰ１より大きい範囲では、そのままでは電力が所定値を越えてしまうので、電力制御（サステイン数制御）を行う。この制御では、（Ｂ）に示すように表示負荷率に応じてサステインパルス数を減少させて（Ｂ２−Ｂ３）、（Ｃ）に示すように電力を所定値に保持する（Ｃ２−Ｃ３）。サステインパルス数が少なくなるので、（Ａ）に示すように輝度も表示負荷率に応じて小さくなる。
【０００９】
従って、図１の（Ａ）は図２の表示負荷率がＰ１より小さい範囲におけるサブフィールド構成を示す。表示負荷率がＰ１より大きい範囲で電力制御によりサステインパルス数が減少すると、各サブフィールドのサステインパルス数が減少する。この時、各サブフィールドは輝度比を維持するようにサステインパルス数を減少させる。上記のように、サステインパルスは１種類であり、周期は一定であるので、サステインパルス数が減少すると、図１の（Ｂ）に示すように、各サブフィールドのサステイン期間Ｓの長さが短くなる。そのため、１フレームには何の動作も行わない休止期間が生じ、表示負荷率が増加すると休止期間の長さが増加する。
【００１０】
上記のように、使用されるサステインパルスは通常１種類であるが、異なる周期のサステインパルスを使用することも提案されている。例えば、特開２００１−２２８８２０号公報は、周期が短くパルス幅の狭い１個のパルスと周期が長くパルス幅の広い１個のパルスを組み合わせて１単位し、各サブフィールドでこの単位でサステインパルスを繰り返す構成を開示している。しかし、この文献に記載された構成では、周期の長いサステインパルスと周期の短いサステインパルスの割合は一定である。更に、この文献は、電力制御やサステインパルスの周期の差による輝度や発光効率の差については記載していない。
【００１１】
また、特開２００３−３３７５６８号公報は、各サブフィールド毎の表示負荷率を検出し、表示負荷率の小さいサブフィールドのサステインパルスの周期を短縮し、短縮により生じた時間を全サブフィールドに再配分してサステインパルス数を増加させることにより輝度を向上する構成を記載している。この構成では、短縮時間の再配分が必要であり、処理が複雑であるという問題がある。また、この文献はサステインパルスの周期の差による輝度や発光効率の差については記載していない。
【００１２】
【特許文献１】特開２００１−２２８８２０公報
【特許文献２】特許第２８０１８９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記のように、サステイン波形、サブフィールド構成及び各サブフィールドのサステイン数は、表示可能な階調数、表示輝度及び電力の上限などを考慮して決定され、更に電力制御が行われる。サステイン波形は１種類であり、電力制御によりサステインパルス数が減少した場合には休止期間を生じる。休止期間を生じると、１フレームにおける発光の重心が一方に片寄り、フリッカを増加させるという問題を生じる。
【００１４】
また、サステイン波形は、上記のように各種の要因を考慮して決定されるが、そのように決定されたサステインパルスより周期を長くすることで発光効率が向上し、同じ電圧のパルスでも１サステイン放電当たりの輝度が増加するサステイン波形もある。もちろん、図１の（Ａ）のような構成ではサステインパルスの周期を長くすることはできないが、図１の（Ｂ）のように休止期間を生じた状態では、周期の長いサステインパルスを使用して発光効率及び輝度を向上することが考えられる。言い換えれば、休止期間を生じるということは、最適なサステイン波形が使用されていないことを意味する。しかし、各サブフィールドは輝度比を維持する必要があり、またサステイン波形を変更することによる輝度変化が大きいと、表示階調間の輝度の連続性が損なわれ、表示品質を低下させるという問題が生じる。
【００１５】
本発明は、表示可能な階調数、表示輝度及び電力の上限などの各種の要求を満たした上で、発光効率及び輝度をできるだけ高くし、しかも表示品質を劣化しないプラズマディスプレイ装置の実現を目的とする。
【課題を解決するための手段】
【００１６】
上記目的を実現するため、本発明の第１の態様のプラズマディスプレイ装置は、２つの異なるサステイン波形を使用可能にして、各サブフィールドにおいて使用する第１と第２のサステイン波形の数の割合が変化するようにする。
【００１７】
第１のサステイン波形と第２のサステイン波形のサステインパルスは、異なる輝度又は発光効率のサステイン放電を生じるパルスであり、例えば、第２のサステイン波形は第１のサステイン波形より長い周期を有する。
【００１８】
表示負荷率が大きい時には、電力が所定値以下になるようにサステインパルス数を減少させる電力制御を行い、サステインパルス数の減少により生じた休止期間に応じて第２のサステイン波形の割合を増加させる。この時、第２のサステイン波形の割合を増加させても、各サブフィールド間の輝度比が維持され、階調表示の輝度が連続することが必要である。
【００１９】
例えば、第２のサステイン波形は、第１のサステイン波形の３倍の周期で、輝度が１．３倍向上するとする。まず、休止期間を第２のサステイン波形と第１のサステイン波形の周期の差（本例では第１のサステイン波形の２倍）で除して第２のサステイン波形に置き換え可能なサステインパルス数（置換パルス数）を算出する。１フレームのサステインパルス数（総サステインパルス数）から置換パルス数を減じた値が第１のサステイン波形のパルス数（残存パルス数）である。次に、輝度を求め、さらに輝度比に従って、各サブフィールドに割り当てる輝度を求める。このように割り当てられた各サブフィールドの輝度と置換パルスを実際に置き換えた場合の輝度の差が小さくなるように第２のサステインパルスを各サブフィールドに配分する。具体的には各サブフィールドの輝度比が１,２,４,８，１６，３２，６４，１２８の８サブフィールドでトータル輝度２５６の場合で第１のサステインパルスが６個減ったとすると、置換パルス数は６／２で３個になる。トータル輝度は２５６−３＋３×１．３＝２５６．９となる。これを各サブフィールドの輝度比を変えずに配分すると概略１,２,４,８,１６．１,３２．１,６４．２,１２８．５となる。この比に最も近くなるように置換する３パルスを配分すると１２８の輝度比のサブフィールドに２パルス、６４の輝度比のサブフィールドに１パルス配分すると輝度比は１,２,４,８,１６，３２，６４．３，１２８．６となり、輝度比のずれを小さくできる。この置き換えは、各サブフィールドの後側でまとめて行うことが望ましい。第１のサステイン波形から第２のサステイン波形への置き換えを以上のように行うことにより、各サブフィールドの輝度比が維持され、置き換えにより階調の連続性が損なわれることもなく、且つ休止期間が生ぜず、もっとも輝度が高くなるように、電力制御が行われることになる。
【００２０】
従って、第１と第２のサステイン波形の割合は、各サブフィールドにおいて独立に変化することになる。表示負荷率が低い時には、第１のサステイン波形のみが印加されるので、第２のサステイン波形の割合は０％であり、表示負荷率が所定値以上となると徐々に増加する。上記の例であれば、１フレームにおけるサステイン期間の合計が初期の値の１／３になれば、第２のサステイン波形の割合は１００％、すなわち第２のサステイン波形のみが印加されることになる。それ以上に表示負荷率が増加した場合には、第２のサステイン波形のサステインパルスが更に減少するので、休止期間が生じる。なお、第１及び第２のサステイン波形と異なる（周期のより長い）第３及び第４のサステイン波形を使用することも可能であり、第２のサステイン波形のみが印加される状態で休止期間が生じた場合には、第２のサステイン波形より周期の長い第３及び第４のサステイン波形を一部使用することも可能である。
【００２１】
表示負荷率を検出するための回路を設けて、その検出結果に従って上記の制御を行う。この回路は、表示データにおける各セルのグレイレベルを加算することにより算出できる。
【００２２】
第２のサステイン波形は、第１のサステイン波形に比べて周期が長いだけでなく、波形を変えてもよい。第１のサステイン波形は周期が短いため矩形状のパルス波形であるが、第２のサステイン波形は周期が長いので、波形を変えてより発光効率を高めることが可能であり、例えば、一方の極性変化において、２回のサステイン放電を起こす波形や、一方の極性変化において、短時間高い電圧を印加した後、高い電圧より少し低い電圧を印加する状態を保持する波形とするなどがある。
【００２３】
以上、第１と第２のサステイン波形の割合を各サブフィールドで独立に徐々に変化させる本発明の第１の態様の制御を説明したが、このような制御は複雑で高い演算処理を有する処理回路を使用する必要がある。本発明の第２の態様は、より簡易的な制御を行うプラズマディスプレイ装置である。
【００２４】
本発明の第２の態様のプラズマディスプレイ装置は、１画面を複数のサブフィールドで構成し、各サブフィールドでサステイン放電を行って画像を表示するＡＣ型のプラズマディスプレイ装置において、第１のサステイン波形と、第１のサステイン波形とは異なり、輝度又は発光効率の高いサステイン放電を発生する第２のサステイン波形とでサステイン放電を発生させることが可能であり、第１のサステイン波形のみでサステイン放電を発生させた時の表示輝度が、駆動時間の条件から使用可能な最大数の第２のサステイン波形のみを使用してサステイン放電を発生させた時の表示輝度に略一致する時に、第１のサステイン波形の使用と第２のサステイン波形の使用を切り換えることを特徴とする。
【発明の効果】
【００２５】
本発明によれば、電力制御を行うＡＣ型プラズマディスプレイ装置において、表示負荷が増加した場合に発光効率を向上させ、より高輝度で高品質の表示を行える。
【発明を実施するための最良の形態】
【００２６】
本発明の第１実施例は、本発明を特許第２８０１８９３号公報に開示されたＡＬＩＳ方式のＰＤＰ装置にも適用した例である。ＡＬＩＳ方式については、この文献に開示されているので、ここでは詳しい説明を省略する。
【００２７】
図３は、本発明の第１実施例のプラズマディスプレイ装置（ＰＤＰ装置）の全体構成を示す図である。図示のように、プラズマディスプレイパネル３０は、横方向（長手方向）に伸びる第１電極（Ｘ電極）群及び第２電極（Ｙ電極）群と、縦方向に伸びる第３電極（アドレス電極）群を有する。Ｘ電極群とＹ電極群は、交互に配置され、Ｘ電極の本数がＹ電極の本数より１本多い。Ｘ電極群は第１駆動回路３１に接続され、奇数番目のＸ電極群と偶数番目のＸ電極群に分けて、それぞれ共通に駆動される。Ｙ電極群は、第２駆動回路３２に接続され、各Ｙ電極に順次走査パルスが印加されると共に、走査パルスを印加する時以外は奇数番目のＸ電極群と偶数番目のＹ電極群に分けて、それぞれ共通に駆動される。アドレス電極群は、第３駆動回路３３に接続され、走査パルスに同期して独立にアドレスパルスが印加される。第１から第３駆動回路３１から３３は、制御回路３４により制御され、各回路には電源回路３５から電力が供給される。
【００２８】
図４は、プラズマディスプレイパネル（ＰＤＰ）３０の分解斜視図である。図示のように、前面（第１）ガラス基板１の上には、横方向に伸びる維持（Ｘ）電極１１及び走査（Ｙ）電極１２が交互に平行に配置されている。これらのＸ電極１１及びＹ電極１２は、誘電体層１３で覆われており、さらにその表面はＭｇＯなどの保護層１４で覆われている。背面基板２には、Ｘ電極１１及びＹ電極１２に対してほぼ垂直な方向に伸びるアドレス電極１５が配置されており、アドレス電極１５はさらに誘電体層１６で覆われている。アドレス電極１５の両側には隔壁１７が配置され、列方向のセルを区分けしている。さらにアドレス電極１５上の誘電体層１６及び隔壁１７の側面には紫外線により励起されて赤（Ｒ）、緑（Ｇ）及び青（Ｂ）の可視光を発生する蛍光体１８、１９及び２０が塗布されている。この前面基板１と背面基板２を保護層１４と隔壁１７が接するように貼り合わせて、Ｎｅ,Ｘｅなどの放電ガスを封入して、パネルを構成している。
【００２９】
この構造において、Ｙ電極１２は、奇数フィールドにおいて一方の側に位置するＸ電極１１との間で選択的にサステイン放電を行い、偶数フィールドにおいて他方の側に位置するＸ電極１１との間で選択的にサステイン放電を行う。従って、図３及び図４に示したＡＬＩＳ方式のＰＤＰ装置は、インターレース表示を行い、Ｘ電極１１とＹ電極１２のすべての間で表示ラインが形成される。
【００３０】
図５の（Ａ）は、第１実施例のＰＤＰ装置のサブフィールド構成を示す図であり、図５の（Ｂ）から（Ｄ）はＳＦ１とＳＦｎのサステイン期間Ｓにおける第１のサステイン波形が使用される期間Ｓ１と第２のサステイン波形が使用される期間Ｓ２の変化を示す。言い換えれば、第１実施例においては、各サブフィールドのサステイン期間Ｓは、第１のサステイン波形が使用される期間Ｓ１と第２のサステイン波形が使用される期間Ｓ２で構成され、期間Ｓ２の割合が０％から１００％の間で変化する。
【００３１】
図５の（Ｂ）は、すべてのサブフィールドで第１のサステイン波形のみが使用される状態を示している。図５の（Ｃ）は、すべてのサブフィールドで第１のサステイン波形と第２のサステイン波形の両方が使用される状態を示している。図５の（Ｄ）は、ＳＦｎを含む一部のサブフィールドでは第１のサステイン波形と第２のサステイン波形の両方が使用されるが、ＳＦ１を含む他のサブフィールドでは第１のサステイン波形のみが使用される状態を示している。なお、第１のサステイン波形のみが使用されるサブフィールドがＳＦ１でなくてもよい。また、図示していないが、すべてのサブフィールドで第２のサステイン波形のみが使用される状態なども生じる。
【００３２】
前述のように、本実施例のＰＤＰ装置はＡＬＩＳ方式であり、Ｘ電極とＹ電極のすべての間に表示ラインが形成される。例えば、１番目のＸ電極と１番目のＹ電極の間に１番目の表示ラインが形成され、１番目のＹ電極と２番目のＸ電極の間に２番目の表示ラインが形成され、２番目のＸ電極と２番目のＹ電極の間に３番目の表示ラインが形成され、２番目のＹ電極と３番目のＸ電極の間に４番目の表示ラインが形成される。言い換えれば、奇数番目のＸ電極とＹ電極の間及び偶数番目のＸ電極とＹ電極の間に奇数番目の表示ラインが形成され、奇数番目のＹ電極と偶数番目のＸ電極の間及び偶数番目のＹ電極と奇数番目のＸ電極の間に偶数番目の表示ラインが形成される。１表示フィールドを奇数フィールドと偶数フィールドに分け、奇数フィールドでは、奇数番目の表示ラインを表示し、偶数フィールドでは偶数番目の表示ラインを表示する。奇数フィールドと偶数フィールドは、それぞれ複数のサブフィールドで構成される。
【００３３】
図６は、本実施例のＰＤＰ装置の奇数フィールドにおける１サブフィールドの駆動波形を示す図であり奇数番目のＸ電極（Ｘ１）、奇数番目のＹ電極（Ｙ１）、偶数番目のＸ電極（Ｘ２）、偶数番目のＹ電極（Ｙ２）、及びアドレス電極（Ａ）に印加する駆動波形を示す。
【００３４】
Ｘ１電極に印加する駆動波形は、直前のサステイン放電により電極近傍に形成された壁電荷を消去するためのＸ消去鈍波４０、全セルで微弱な放電を繰返し起こしてセル内に壁電荷を形成するＸ電圧４１、残留壁電荷量を調整するＸ補償電圧４２、表示ラインを選択する選択電圧４３、及びサステインパルス４４−４９からなる。
【００３５】
Ｙ１電極に印加する駆動波形は、直前のサステイン放電により電極近傍に形成された壁電荷を消去するためのＹ消去電圧５０、全セルで微弱な放電を繰返し起こしてセル内に壁電荷を形成するＹ書込み鈍波５１、残留壁電荷量を調整するＹ補償鈍波５２、発光させるセルを選択するスキャンパルス５３、及びサステインパルス５４−５９からなる。
【００３６】
同様に、Ｘ２電極に印加する駆動波形は、Ｘ消去鈍波６０、Ｘ電圧６１、Ｘ補償電圧６２、選択電圧６３、及びサステインパルス６４−６８からなる。また、Ｙ２電極に印加する駆動波形は、Ｙ消去電圧７０、Ｙ書込み鈍波７１、Ｙ補償鈍波７２、スキャンパルス７３、及びサステインパルス７４−７８からなる。
【００３７】
アドレス電極Ａに印加する駆動波形はアドレスパルス８０、８１からなる。
【００３８】
スキャンパルス５３、７３は、それぞれ行毎に順次タイミングをずらして印加され、スキャンパルスの印加に応じて、アドレス電極Ａにアドレスパルス８０、８１が印加され、Ｙ電極とアドレス電極の交点のセルでアドレス放電が発生する。一般的には、アドレスパルスは点灯するセルに印加され、点灯しないセルにはアドレスパルスが印加されないのでアドレス放電が発生しない。アドレス放電が発生すると、スキャンパルスを印加されたＹ電極と選択電圧が印加されているＸ電極との間で放電が発生して点灯セルのＸ電極及びＹ電極の近傍に壁電荷が形成される。
【００３９】
サステインパルスは、最初のサステインパルス４４、５４、６４、７４、壁電荷の極性を合わせるためのサステインパルス４５、５５、第１サステインパルス４６、４７、５６、５７、６５、６６、７５、７６、及び第２サステインパルス４６、４７、５６、５７、６５、６６、７５、７６からなる。第１及び第２のサステインパルスは、それぞれ第１及び第２のサステイン波形のパルスであり、第２のサステイン波形は、第１のサステイン波形の周期の３倍の周期を有し、第２のサステインパルスによるサステイン放電は、第１のサステインパルスによるサステイン放電と同じ電力を消費するが、発光効率がよく、例えば１．３倍の発光効率を有し、それに応じて１パルスによる輝度も１．３倍高い。
【００４０】
なお、奇数フィールドでは、Ｘ１電極とＸ２電極に印加される波形が入れ替わり、Ｙ１電極とＹ２電極に印加される波形が入れ替わる。
【００４１】
以下、図６の駆動波形による放電を説明する。
【００４２】
リセット期間の最初では、Ｘ電極に印加されるＸ消去鈍波４０、６０と、Ｙ電極に印加されるＹ消去電圧５０、７０により、直前のサブフィールドでサステイン放電が行われたセルでのみ微弱な放電が繰り返し発生し、セル内に壁電荷を減少させる。この場合、直前のサブフィールドでサステイン放電が行われたセルでは、Ｘ電極の近傍に負の壁電荷が、Ｙ電極の近傍に正の壁電荷が形成されており、これらの壁電荷による電圧に印加される電圧が重畳されて消去放電が発生する。従って、直前のサブフィールドでサステイン放電が行われなかった、壁電荷の形成されていないセルでは消去放電は発生しない。本例は鈍波による電荷消去の例だが、電圧を低くした幅の広い矩形波による消去（太幅消去）や狭いパルス幅で壁電荷を形成しない細線消去などもある。
【００４３】
次に、Ｙ電極に印加されるＹ書込み鈍波５１、７１とＸ電極に印加されるＸ電圧４１、６１により、Ｘ電極とＹ電極間で微弱な放電が繰り返し発生し、セル内に壁電荷を形成する。この場合、Ｘ電極とＹ電極間の電位差が十分に大きいため、この放電は全セルにおいて発生し、全セルのＹ電極の近傍には負の壁電荷が、Ｘ電極の近傍には正の壁電荷が形成される。
【００４４】
更に、Ｙ電極に印加されるＹ補償鈍波５２、７２とＸ電極に印加されるＸ補償電圧４２、６２と壁電荷により電位差を生じ、Ｘ電極とＹ電極間で微弱な放電が繰り返し発生し、全セル内に形成された壁電荷を必要量残して減少させる。この場合、Ｙ補償鈍波５２、７２の到達電位はスキャンパルス５３、７３の電位よりも小さく、残った電荷はアドレス放電時の印加電圧に加算されて、アドレス放電を確実に発生させるように働く。
【００４５】
次のアドレス期間は前半部と後半部に分かれる。前半部では、奇数番目のＸ電極Ｘ１に選択電圧４３を印加し、偶数番目のＸ電極Ｘ２及びＹ電極Ｙ２には０Ｖを印加した状態で、奇数番目のＹ電極Ｙ１に印加位置を順次変えながらスキャンパルス５３を印加する。スキャンパルス５３は、奇数番目のすべてのＹ電極Ｙ１に負電圧を印加した状態で、更に絶対値の大きな負極性のパルスを印加位置を順次変えながら印加されるパルスである。このスキャンパルス５３の印加と同期して、アドレス電極にはアドレスパルス８０が印加される。アドレスパルス８０は、スキャンパルスの印加されたＹ電極との交点に対応するセルを点灯する場合には印加され、点灯させない場合には印加されない。この時、リセット期間に形成された壁電荷の極性とＹ及びアドレスの各電極に印加されるパルスの極性は一致しており、この壁電荷により印加電圧を低くできる。これにより、選択電圧４３、スキャンパルス５３及びアドレスパルス６１が同時に印加されたセルではアドレス放電が発生する。この放電で、Ｘ放電電極近傍には負極性の壁電荷、Ｙ放電電極の近傍には正極性の壁電荷が形成される。言い換えれば、奇数番目のＸ電極Ｘ１と奇数番目のＹ電極Ｙ１の間の表示ラインでの点灯セルの選択が行われる。なお、選択パルス４３の印加されない偶数番目のＸ電極及びスキャンパルス５３の印加されない偶数番目のＹ電極近傍では、リセット期間終了時の壁電荷が維持される。
【００４６】
スキャンパルスの時間幅は、通常１〜２μｓｅｃ前後に設定されており、多くは１．５〜２μｓｅｃである。アドレス放電は、電圧が印加されてから実際に放電が発生するまで時間遅れがあり、スキャンパルス幅はこの放電の時間遅れを考慮して設定されている。また、放電の時間遅れは放電する２電極間の相対電位の影響を受けるため、アドレスパルスとスキャンパルスで形成される２電極間の相対電位は、上記のようなスキャンパルス幅で放電が発生するように設定されている。更に、選択電圧が印加されているＸ電極とスキャンパルスの印加されたＹ電極の間には大きな電界が形成されており、Ｙ電極とアドレス電極の間でのアドレス放電に誘発されてＹ電極とＸ電極間で放電が発生する。この放電により、Ｙ電極とＸ電極の近傍に上記のような電極に印加されている電圧と逆極性の壁電荷が蓄積される。
【００４７】
アドレス期間の後半部では、偶数番目のＸ電極Ｘ２に選択電圧６３を印加し、奇数番目のＸ電極Ｘ１及びＹ電極Ｙ１には０Ｖを印加した状態で、偶数番目のＹ電極Ｙ２に印加位置を順次変えながらスキャンパルス７３を印加し、アドレスパルス８１をアドレス電極に印加する。これにより、上記と同様に、偶数番目のＸ電極Ｘ２と偶数番目のＹ電極Ｙ２の間の表示ラインでの点灯セルの選択が行われる。従って、アドレス期間の前半部と後半部で、奇数番目の表示ラインの点灯セルでアドレス放電が発生し、点灯セルの選択が行われたことになる。
【００４８】
サステイン期間においては、まず奇数番目のＸ１電極とＹ１電極の間でアドレス放電が発生したセルに形成された壁電荷を利用し、最初のサステインパルス４４、５４により奇数表示ラインのうちの奇数番目の表示ラインで最初の放電をさせる。この放電により、放電したセルのＹ１電極の近傍に負の壁電荷が、Ｘ１電極の近傍に正の壁電荷が形成される。次に、偶数番目のＸ２電極とＹ２電極の間でアドレス放電が発生したセルに形成された壁電荷を利用し、最初のサステインパルス６４、７４により奇数表示ラインのうちの偶数番目の表示ラインで最初の放電をさせる。この放電により、放電したセルのＹ２電極の近傍に負の壁電荷が、Ｘ２電極の近傍に正の壁電荷が形成される。ここで、奇数表示ラインの奇数番目のラインと偶数番目のラインの放電タイミングを変えているのは、Ｘ２電極とＹ１電極との間で放電が起きないようにするためである。
【００４９】
同様に第１のサステイン波形においてもＸ２電極とＹ１電極との間で放電が起きないようにするため、放電しない側の隣接電極は同じ極性のサステインパルスを印加する必要がある。従って、最初のサステインパルス後に、奇数表示ラインのうちの奇数番目と偶数番目の表示ラインのどちらかのセルに形成される壁電荷の極性を逆転させる必要がある。そこで、Ｘ１電極とＹ１電極に壁電荷の極性合わせサステインパルス４５、５５を印加して、Ｙ１電極の近傍に正の壁電荷を、Ｘ１電極の近傍に負の壁電荷を形成する。これにより、奇数表示ラインの奇数番目と偶数番目の表示ラインのセルに形成される壁電荷の極性は逆になる。
【００５０】
次に、第１のサステイン波形の第１のサステインパルス４６、４７、５６，５７、６５、６７、７５及び７６の印加を繰り返すことにより、奇数表示ラインの奇数番目と偶数番目の両方の表示ラインの点灯セルで、第１のサステイン放電が繰り返し発生する。更に、第２のサステイン波形の第１のサステインパルス４８、４９、５８、５９、６７、６８、７７及び７８の印加を繰り返すことにより、奇数表示ラインの奇数番目と偶数番目の両方の表示ラインの点灯セルで、第２のサステイン放電が繰り返し発生する。
【００５１】
上記のように、第１のサステインパルスのみが印加され、第２のサステインパルスが印加されない場合も、第２のサステインパルスのみが印加され、第１のサステインパルスが印加されない場合もあり得る。
【００５２】
なお、奇数表示ラインの偶数番目の表示ラインでは、奇数番目の表示ラインに比べて極性合わせパルス４５、５６による１回分のサステイン放電が少ないので、第２のサステインパルスの印加が終了した後、偶数番目の表示ラインに対して、放電回数調整のためのサステインパルスを印加する。また、この放電回数調整のためのサステイン放電により、奇数表示ラインの放電した全セルにおいて、Ｘ電極とＹ電極の近傍にはそれぞれ同じ極性の壁電荷が形成されるため、前述のリセット期間において、すべてのＸ電極とＹ電極に共通の消去電圧及び消去鈍波を印加して壁電荷を減少させることができる。
【００５３】
なお、偶数フィールドについては説明を省略する。
【００５４】
以上が、本発明の第１実施例で使用するＡＬＩＳ方式のＰＤＰ装置の概略構成である。次に、第１実施例のＰＤＰ装置における電力制御（サステインパルス数制御）を説明する。
【００５５】
図７は、第１実施例における電力制御の説明図であり、図２の従来例に対応する図である。図７の（Ａ）は表示負荷率と輝度との関係を、図７の（Ｂ）は表示負荷率とサステインパルス数の関係を、図７の（Ｃ）は表示負荷率と電力の関係を示す。表示負荷率がＰ１より小さい範囲では、従来例と同様に、電力は上限である所定値以下であるので、図７の（Ｂ）に示すように、サステインパルス数は一定値に維持される（Ｂ１−Ｂ２）。図５の（Ｂ）は、この範囲のサブフィールド構成を示し、サステイン期間Ｓは、第１のサステイン波形を使用するサステイン期間Ｓ１のみで構成される。この範囲では、表示負荷率が大きくなると、回路及びパネルでのサステイン放電の電流が増加し、電圧降下などのために輝度が徐々に低下し（Ａ１−Ａ２）、電力は増加する（Ｃ１−Ｃ２）。
【００５６】
表示負荷率がＰ１より大きい範囲では、電力制御（サステイン数制御）を行い、（Ｂ）に示すように表示負荷率に応じてサステインパルス数を減少させて（Ｂ２−Ｂ３）、（Ｃ）に示すように電力を所定値に保持する（Ｃ２−Ｃ３）ように制御を行う。サステインパルス数が小さくなるので休止期間が発生するが、この休止期間が第１のサステインパルスの２個分の長さになると、いずれかのサブフィールドの第１のサステインパルスの１個を、第２のサステイン波形の第２のサステインパルスに置き換える。以下、休止期間の長さに応じて、第１のサステインパルスを第２のサステインパルスに置き換える個数を順次増加させる。図５の（Ｃ）及び（Ｄ）は、この第１のサステインパルスを第２のサステインパルスに置き換えた状態を示す。
【００５７】
この制御は、具体的には、まず従来の電力制御と同様に休止期間を算出する。第２のサステイン波形は、第１のサステイン波形の３倍の周期で、輝度が１．３倍向上するとする。まず、休止期間を第２のサステイン波形と第１のサステイン波形の周期の差（本例では第１のサステイン波形の２倍）で除す。この除算の結果は、このフレームで第２のサステイン波形に置き換え可能なサステインパルス数（置換パルス数）である。１フレームのサステインパルス数（総サステインパルス数）から置換パルス数を減じた値がこのフレームで使用する第１のサステイン波形のパルス数（残存パルス数）である。次に、輝度を求め、さらに輝度比に従って、各サブフィールドに割り当てる輝度を求める。このように割り当てられた各サブフィールドの輝度と置換パルスを実際に置き換えた場合の輝度の差が小さくなるように第２のサステインパルスを各サブフィールドに配分する。具体的には各サブフィールドの輝度比が１,２,４,８，１６，３２，６４，１２８の８サブフィールドでトータル輝度２５６の場合で第１のサステインパルスが６個減ったとすると、置換パルス数は６／２で３個になる。トータル輝度は２５６−３＋３×１．３＝２５６．９となる。これを各サブフィールドの輝度比を変えずに配分すると概略１,２,４,８,１６．１,３２．１,６４．２,１２８．５となる。この比に最も近くなるように置換する３パルスを配分すると１２８の輝度比のサブフィールドに２パルス、６４の輝度比のサブフィールドに１パルス配分すると輝度比は１,２,４,８,１６，３２，６４．３，１２８．６となり、輝度比のずれを小さくできる。この置き換えは、各サブフィールドの後側でまとめて行うことが望ましい。第１のサステイン波形から第２のサステイン波形への置き換えを以上のように行うことにより、各サブフィールドの輝度比が維持され、置き換えにより階調の連続性が損なわれることもなく、且つ休止期間が生ぜず、もっとも輝度が高くなるように、電力制御が行われることになる。
【００５８】
以上のような制御を行うことにより、１個のサステインパルスの第１のサステイン波形から第２のサステイン波形への置き換えが可能になると順次置き換えが行われるので、輝度は滑らかに変化する。実際には、置き換えできない端数のために、実際にはゼロから第１のサステイン波形の周期の２倍までの長さの休止期間が存在するために、輝度は若干階段状に変化するが、無視できる程度である。また、等価パルス数を求める際の丸め誤差により、輝度比に誤差が生じるがこれも無視できる程度である。
【００５９】
いずれにしろ、表示負荷率がＰ１以上の範囲では、従来例と同じ数のサステインパルスが印加されるが、少なくとも一部は発光効率のよい第２のサステイン波形のサステインパルスが使用されるので、輝度は図７の（Ａ）に示すように、図２に示した従来例Ａ２−Ａ３に比べて高い輝度Ａ２−Ａ４になる。
【００６０】
また、サステイン数が減少しても、休止期間が発生しないので、従来例のように発光期間がフレームの前集中することがないので、フリッカは増加しない。
【００６１】
第１実施例では、第２のサステイン波形は、第１のサステイン波形の３倍の周期を有し、第２のサステインパルスによるサステイン放電は、第１のサステインパルスによるサステイン放電と同じ電力を消費し、１．３倍の発光効率を有し、それに応じて１パルスによる輝度も１．３倍高いとした。しかし、これは１例であり、波形により２つのパルスの特性が異なり、各種の関係があり得る。いずれの場合も、電力が上限を超えないようにして且つ表示輝度が変化しないようにすることが必要である。以下、各種の条件での制御の変形例を説明する。
【００６２】
図８は、第２のサステイン波形は、第１のサステイン波形の３倍の周期を有し、第２のサステインパルスによるサステイン放電は、第１のサステインパルスによるサステイン放電と同じ発光効率を有し、それに応じて１パルスによる輝度も同じであるが、電力が少ない場合の電力制御を説明する図である。図８は図７に対応し、図８の（Ａ）は表示負荷率と輝度との関係を、図８の（Ｂ）は表示負荷率とサステイン数の関係を、図８（Ｃ）は表示負荷率と電力の関係を示す。
【００６３】
表示負荷率がＰ１以下の場合は、従来例及び第１実施例と同じであり、図８の（Ｂ）に示すようにサステインパルス数は一定値に維持され（Ｂ１−Ｂ２）、図８の（Ｃ）に示すように電力は徐々に増加し、図８の（Ａ）に示すように輝度は徐々に低下する。表示負荷率がＰ１より大きくなると、電力を上限以下に維持するように、表示負荷率に応じてサステインパルス数を減少させ、休止期間が生じる。休止期間の長さを第１のサステインパルスの周期の２倍で除して、第２のサステインパルスに置き換えられるパルス数（置換パルス数）を求める。上記のように、第１のサステインパルスの替わりに第２のサステインパルスを使用することにより電力が減少するので、その分サステインパルス数を増加できる。この際、できるだけ第２のサステインパルスを増加させるが、端数を生じる場合には第１のサステインパルスを増加させる。
【００６４】
いずれにしろ、サステインパルス数（第１及び第２のサステインパルス数の合計）は、図８の（Ｂ）に示すように、従来例及び第１実施例に比べて増加する。また、サステインパルス数が増加するので、図８の（Ａ）に示すように、輝度も従来例に比べて増加する（Ａ２−Ａ４）。なお、第１及び第２のサステインパルスによる輝度は同じであるので、各サブフィールドへのサステインパルスの割り当ては、従来通り行えばよい。但し、前述のように、第１と第２のサステイン波形による輝度の比は、変化する可能性があるのできるだけ多くのサブフィールドで第１と第２のサステイン波形を混在させることが望ましい。
【００６５】
以上のように、図８に示した電力制御の第１の変形例では、サステインパルス数の減少に応じて徐々に第２のサステインパルスを使用する割合を増加させるので、輝度はなめらかに変化する。
【００６６】
図９は、第１実施例と同様に、第２のサステイン波形は、第１のサステイン波形の３倍の周期を有し、第２のサステインパルスによるサステイン放電は、第１のサステインパルスによるサステイン放電と同じ電力を使用するが、発光効率及び輝度が高い場合で、電力低減を目的とした第２の変形例の電力制御を説明する図である。この第２の変形例の電力制御では、表示負荷率１００％の場合の輝度が従来と同様Ａ３であるように制御する。図９も図７に対応し、図９の（Ａ）は表示負荷率と輝度との関係を、図９の（Ｂ）は表示負荷率とサステイン数の関係を、図９（Ｃ）は表示負荷率と電力の関係を示す。
【００６７】
この場合は、表示負荷率が１００％で、第２のサステインパルスが使用され、図９の（Ｂ）に示すように、それによる輝度上昇分に応じてサステインパルス数をＢ３からＢ６に減少できる。更に、このサステインパルス数のＢ３からＢ６への減少に応じて、電力もＣ３からＣ６に減少する。この値を電力の上限とする。
【００６８】
後は、第１実施例において、上記の値を電力の上限として電力制御すればよい。具体的には、表示負荷率がＰ２以下の場合は、図９の（Ｂ）に示すようにサステインパルス数は一定値に維持され（Ｂ１−Ｂ５）、図９の（Ｃ）に示すように電力は上記の上限まで徐々に増加し（Ｃ１−Ｃ５）、図９の（Ａ）に示すように輝度は徐々に低下する（Ａ１−Ａ５）。表示負荷率がＰ２より大きくなると、電力を上限以下に維持するように（Ｃ５−Ｃ６）、表示負荷率に応じてサステインパルス数を減少させる（Ｂ５−Ｂ６）。そして、図９の（Ｂ）に示すように、サステインパルス数の減少に応じて使用する第２のサステインパルスの個数を徐々に増加させる。これにより、サステインパルス数の減少による輝度の低下は緩和され、輝度は図９の（Ａ）のように変化する（Ａ５−Ａ３）。
【００６９】
以上のように、図９に示した電力制御の第２の変形例では、サステインパルス数の減少に応じて徐々に第２のサステインパルスを使用する割合を増加させるので、輝度はなめらかに変化する。
【００７０】
図１０は、電力制御の第１の変形例と同様に、第２のサステイン波形は、第１のサステイン波形の３倍の周期を有し、第２のサステインパルスによるサステイン放電は、第１のサステインパルスによるサステイン放電と同じ発光効率を有し、それに応じて１パルスによる輝度も同じであるが、電力が少ない場合で、電力低減を目的とした第３の変形例の電力制御を説明する図である。図１０も図７に対応し、図１０の（Ａ）は表示負荷率と輝度との関係を、図１０の（Ｂ）は表示負荷率とサステイン数の関係を、図１０（Ｃ）は表示負荷率と電力の関係を示す。
【００７１】
第３の変形例では、第２の変形例と同様に、表示負荷率１００％の場合の輝度が従来と同様Ａ３であるように制御する。図１０の（Ｂ）に示すように、表示負荷率が１００％でサステインパルス数は従来例と同じＢ３とするが、第２のサステインパルスが使用されるため、電力がＣ３からＣ８に減少する。この値を電力の上限とする。
【００７２】
後は、これまで説明した実施例と同様に、上記の値を電力の上限として電力制御すればよい。具体的には、表示負荷率がＰ３以下の場合は、図１０の（Ｂ）に示すようにサステインパルス数は一定値に維持され（Ｂ１−Ｂ７）、図１０の（Ｃ）に示すように電力は上記の上限まで徐々に増加し（Ｃ１−Ｃ７）、図１０の（Ａ）に示すように輝度は徐々に低下する（Ａ１−Ａ７）。表示負荷率がＰ３より大きくなると、図１０の（Ｃ）に示すように電力を上限以下に維持し（Ｃ７−Ｃ８）、図１０の（Ｂ）に示すように表示負荷率に応じてサステインパルス数を減少させる（Ｂ７−Ｂ３）。そして、サステインパルス数の減少に応じて使用する第２のサステインパルスの個数を徐々に増加させる。これにより、図１０の（Ａ）に示すように、電力の大きな従来例の輝度（Ａ２−Ａ３）に比べて輝度は若干低下するが、その低下量は小さく、表示負荷率が上昇するに従って減少幅は徐々に小さくなり、表示負荷率１００％では同じ輝度が得られ、しかも電力は小さくできる。
【００７３】
以上のように、図１０に示した電力制御の第３の変形例では、サステインパルス数の減少に応じて徐々に第２のサステインパルスを使用する割合を増加させるので、輝度はなめらかに変化する。
【００７４】
上記の第１実施例及び変形例では、第２のサステイン波形は、第１のサステイン波形に比べて周期が長いが、同じ矩形状のパルス波形である。パネルの電極を駆動する場合、電極の容量や駆動回路の駆動性能の関係で周波数応答性が十分でなく、第１のサステイン波形は周期が短いため、複雑な波形を印加することはできない。そのため、矩形状のパルス波形を使用している。これに対して、第２のサステイン波形は周期が長いので、矩形状以外の波形を使用して発光効率を高めることが可能である。以下、第２のサステイン波形の変形例を説明する。
【００７５】
図１１は、第２のサステイン波形の第１の変形例を示す図であり、（Ａ）と（Ｂ）はＸ電極とＹ電極に印加するサステインパルスを示し、（Ｃ）は発生する放電を示す。この第１の変形例では、Ｘ電極とＹ電極に逆極性のパルスを交互に印加しており、Ｘ電極とＹ電極に印加される電圧の差がサステインパルスに相当する。この例では、サステイン波形１０１と１０４の立ち上がりにおいて、中間の低い電圧（絶対値）を短期間だけ印加し、それぞれの変化エッジで２回の放電１０５と１０６及び１０７と１０８を発生させている。このような放電により輝度が向上する。このような放電を行うには、サステインパルスの周期がある程度以上長いことが必要である。
【００７６】
図１２は、第２のサステイン波形の第２の変形例を示す図であり、（Ａ）と（Ｂ）はＸ電極とＹ電極に印加するサステインパルスを示し、（Ｃ）は発生する放電を示す。この第２の変形例でも、Ｘ電極とＹ電極に逆極性のパルスを交互に印加しており、Ｘ電極とＹ電極に印加される電圧の差がサステインパルスに相当する。この例では、サステイン波形１１１と１１４の立ち上がりにおいて、高い電圧を短期間印加した後、この高い電圧より少し低い電圧を印加する状態を保持している。この少し低い電圧が従来例と同程度の電圧である。このような放電により輝度の向上した放電１１５、１１６が得られるが、放電タイミングを制御する必要があり、サステイン放電の間隔を従来例より長くする必要があるので、第１のサステイン波形には適用できない。
【００７７】
以上、第２のサステイン波形を使用する割合を徐々に変化させる電力制御を説明したが、このような制御は複雑で高い演算処理を有する処理回路を使用する必要がある。そこで、より簡易的な電力制御を行うプラズマディスプレイ装置を次に説明する。
【００７８】
図１３は、本発明の第２実施例のプラズマディスプレイ装置における電力制御を説明する図であり、図１３の（Ａ）は表示負荷率と輝度との関係を、図１３の（Ｂ）は表示負荷率とサステインパルス数の関係を、図１３の（Ｃ）は表示負荷率と電力の関係を示す。第２のサステイン波形は、第１のサステイン波形の３倍の周期を有し、第２のサステインパルスによるサステイン放電は、第１のサステインパルスによるサステイン放電と同じ電力を使用するが、発光効率及び輝度が高い場合で、所定の表示負荷率Ｐ４の時にすべてのサステインパルスを第１のサステイン波形から第２のサステイン波形に置き換えるように制御する。
【００７９】
すべてのサステインパルスを第１のサステイン波形から第２のサステイン波形に置き換えることが可能なサステインパルス数Ｂ９で、サステインパルスをすべて第２のサステイン波形に置き換えると、輝度はＡ１０になる。この時の表示負荷率はＰ５である。この輝度Ａ１０は第１のサステイン波形のみを使用する場合には輝度Ａ１１になり、この時のサステインパルス数は第１のサステイン波形ではＢ１２であり、第２のサステイン波形ではＢ１１である。この時の電力は、第１のサステイン波形のみを使用すれば上限であるが、第２のサステイン波形を使用すればＣ１１であり、表示負荷率はＰ４である。表示負荷率がＰ４を越えるまでの間は第１のサステイン波形のみを使用し、表示負荷率がＰ４を越えると第２のサステイン波形のみを使用するように切り換える。この時のサステインパルスは、Ｂ１２からＢ１１に変化するが、輝度は変化しない。表示負荷率がＰ４からＰ５の間では、サステインパルス数はＢ１１−Ｂ９で一定であり、電力はＣ１１に低下した後徐々に増加して表示負荷率Ｐ５で上限に達する。この間、輝度はＡ１１−Ａ１０で一定である。表示負荷率がＰ５を越えると、電力は上限に保持され、サステインパルス数と輝度は徐々に減少する。
【００８０】
以上のように、図１３に示した第２実施例の電力制御では、使用されるサステイン波形がすべて第１のサステイン波形から第２のサステイン波形に切り換えられるが、輝度はなめらかに変化する。
【００８１】
図１４は、本発明の第３実施例のプラズマディスプレイ装置における電力制御を説明する図であり、図１３の（Ａ）は表示負荷率と輝度との関係を、図１３の（Ｂ）は表示負荷率とサステインパルス数の関係を、図１３の（Ｃ）は表示負荷率と電力の関係を示す。第２のサステイン波形は、第１のサステイン波形の３倍の周期を有し、第２のサステインパルスによるサステイン放電は、第１のサステインパルスによるサステイン放電と同じ発光効率及び輝度であるが、電力は減少する場合で、所定の表示負荷率Ｐ５の時にすべてのサステインパルスを第１のサステイン波形から第２のサステイン波形に置き換えるように制御する。
【００８２】
すべてのサステインパルスを第１のサステイン波形から第２のサステイン波形に置き換えることが可能なサステインパルス数Ｂ９で、サステインパルスをすべて第１のサステイン波形から第２のサステイン波形に置き換える。この置き換えによっても、輝度はＡ９で変わらないが、電力は上限からＣ１４に減少する。表示負荷率がＰ５以上では、表示負荷率の増加に伴って電力は増加する（Ｃ１４−Ｃ１５）が、サステインパルス数は維持され（Ｂ９−Ｂ１５）、輝度も維持される（Ａ９−Ａ１５）。
【００８３】
以上のように、図１４に示した第３実施例の電力制御では、使用されるサステイン波形がすべて第１のサステイン波形から第２のサステイン波形に切り換えられるが、輝度はなめらかに変化する。
【００８４】
なお、第２及び第３実施例で、パネル又は回路のバラツキにより、第１のサステイン波形と第２のサステイン波形の切り換え点が変化する場合には、輝度が滑らかに変化するように、切り換えポイントを調整してもよい。また、サステイン電圧を調整して輝度が滑らかに変化するようにしてもよい。
【００８５】
以上、説明した実施例及び変形例では、第２のサステイン波形は第１のサステイン波形に比べて輝度が向上するか、電力が減少するかのいずれかであったが、輝度が向上し且つ電力が減少する場合もあり、その場合でも同様に本発明が適用できる。
【００８６】
また、説明した実施例及び変形例では、第１のサステイン波形を第２のサステイン波形に置き換える例を説明したが、第３のサステイン波形、更に第４のサステイン波形を使用することも同様に可能である。
【産業上の利用可能性】
【００８７】
以上説明したように、本発明によれば、良好な表示品質を維持しながら、消費電力を増加させることなく、プラズマディスプレイ装置の輝度を向上できる。これにより、表示可能な階調数、表示輝度及び電力の上限などの各種の要求を満たした上で、明るい表示が行え、しかも表示品質を劣化しないプラズマディスプレイ装置を実現できる。
【図面の簡単な説明】
【００８８】
【図１】従来例のサブフィールド構成を説明する図である。
【図２】従来例における電力制御を説明する図である。
【図３】本発明の第１実施例のＰＤＰ装置の全体構成を示す図である。
【図４】第１実施例のＰＤＰの分解斜視図である。
【図５】第１実施例のサブフィールド構成を説明する図である。
【図６】第１実施例のＰＤＰ装置の駆動波形を示す図である。
【図７】第１実施例における電力制御を説明する図である。
【図８】電力制御の第１の変形例を説明する図である。
【図９】電力制御の第２の変形例を説明する図である。
【図１０】電力制御の第３の変形例を説明する図である。
【図１１】第２サステイン波形の第１の変形例を示す図である。
【図１２】第２サステイン波形の第２の変形例を示す図である。
【図１３】本発明の第２実施例のＰＤＰ装置の電力制御を説明する図である。
【図１４】本発明の第３実施例のＰＤＰ装置の電力制御を説明する図である。
【符号の説明】
【００８９】
１…前面基板
２…背面基板
１１…第１（Ｘ）電極
１２…第２（Ｙ）電極
１３…誘電体層
１４…保護層
１５…第３（アドレス）電極
１６…誘電体層
１７…隔壁
３０…プラズマディスプレイパネル
３１…第１駆動回路
３２…第２駆動回路
３３…第３駆動回路
３４…制御回路
【図１】
0004647220.tif 000002
【図２】
0004647220.tif 000003
【図３】
0004647220.tif 000004
【図４】
0004647220.tif 000005
【図５】
0004647220.tif 000006
【図６】
0004647220.tif 000007
【図７】
0004647220.tif 000008
【図８】
0004647220.tif 000009
【図９】
0004647220.tif 000010
【図１０】
0004647220.tif 000011
【図１１】
0004647220.tif 000012
【図１２】
0004647220.tif 000013
【図１３】
0004647220.tif 000014
【図１４】
0004647220.tif 000015