(57)【特許請求の範囲】
【請求項１】
基準電圧源の電圧を増幅して出力する出力ノードの電圧を帰還ノードに帰還して前記出力ノードの電圧が一定になるよう制御する増幅器と、該増幅器の帰還ノードに接続された中間端子と出力端子との間に接続された第１の抵抗と、前記出力端子と接地との間に接続された容量とを具備する基準電圧発生回路において、前記増幅器の出力ノードにコレクタとベースが接続され前記増幅器の帰還ノードにエミッタが接続されたＮＰＮ型の第１のトランジスタと、前記増幅器の出力ノードにエミッタが接続されベースが前記出力端子に接続されたＰＮＰ型の第２のトランジスタと、該第２のトランジスタのコレクタと前記増幅器の帰還ノードとの間に接続された第２の抵抗とを設けたことを特徴とする基準電圧発生回路。
【請求項２】
請求項１において、
前記第２の抵抗を、アノードが前記第２のトランジスタのコレクタに、カソードが前記帰還ノードに接続されたダイオードに置き換えたことを特徴とする基準電圧発生回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基準電圧発生回路に係わり、特に出力電圧に重畳される雑音電圧の低減と同時に、起動時の出力電圧の立ち上がり時間を短くする技術に関するものである。
【０００２】
【従来の技術】
図４は従来の基準電圧発生回路を示す図であり、１は基準電圧源、２は増幅器、３は中間端子、４は出力端子、Ｃ１は容量、Ｒ１は抵抗、Ｄ１はダイオードである。増幅器２は基準電圧源１の電圧を入力ノード２ａに入力して、出力ノード２ｃに現れる電圧を帰還ノード２ｂに帰還することにより、基準電圧源１の電圧を増幅した一定の基準電圧を中間端子３に出力する。容量Ｃ１と抵抗Ｒ１はローパスフィルタを構成し、出力端子４の電圧に重畳される、基準電圧源１や増幅器２を構成する抵抗素子で発生する熱雑音による雑音電圧の実効値を低減させている。またダイオードＤ１は、抵抗Ｒ１をバイパスするよう接続され、電源投入時に中間端子３の電圧Ｖａが０Ｖから次第に上昇していく際、抵抗Ｒ１をバイパスして容量Ｃ１を充電し、出力端子４の電圧Ｖｂを素早く立ち上がらせる。
【０００３】
【発明が解決しようとする課題】
しかしながら、ダイオードＤ１が電流を流すためには、それがＯＮするための電圧をアノード・カソード間に印加する必要があり、シリコン半導体の場合、この電圧は約０．７Ｖ程度必要である。このため図４における出力端子４の電圧Ｖｂの立ち上がりは、図５(b)に示すように、ある一定の電圧までは早いが、途中からはダイオードＤ１がＯＦＦしてしまうため、その後は容量Ｃ１は抵抗Ｒ１を介して充電されることになり、電圧Ｖｂの立ち上がりが遅くなる。
【０００４】
抵抗Ｒ１の値を小さくすれば立ち上がりは早くなるが、Ｒ１とＣ１で構成されるローパスフィルタのカットオフ周波数が高くなるため、出力端子４における雑音電圧の実効値は増加してしまう。
【０００５】
本発明は以上のような点に鑑みてなされたものであり、その目的は、出力雑音電圧の実効値を減少させつつ、出力電圧の立ち上がりを素早くした基準電圧発生回路を提供することである。
【０００６】
【課題を解決するための手段】
上記課題を解決するため請求項１の発明は、基準電圧源の電圧を増幅して出力する出力ノードの電圧を帰還ノードに帰還して前記出力ノードの電圧が一定になるよう制御する増幅器と、該増幅器の帰還ノードに接続された中間端子と出力端子との間に接続された第１の抵抗と、前記出力端子と接地との間に接続された容量とを具備する基準電圧発生回路において、前記増幅器の出力ノードにコレクタとベースが接続され前記増幅器の帰還ノードにエミッタが接続されたＮＰＮ型の第１のトランジスタと、前記増幅器の出力ノードにエミッタが接続されベースが前記出力端子に接続されたＰＮＰ型の第２のトランジスタと、該第２のトランジスタのコレクタと前記増幅器の帰還ノードとの間に接続された第２の抵抗とを設けたことを特徴とする基準電圧発生回路とした。
【０００７】
請求項２の発明は、請求項１の発明において、前記第２の抵抗を、アノードが前記第２のトランジスタのコレクタに、カソードが前記帰還ノードに接続されたダイオードに置き換えたことを特徴とする基準電圧発生回路とした。
【０００８】
【発明の実施の形態】
図１は本発明の１つの実施形態の基準電圧発生回路の回路図、図２は図１の詳細な回路図である。図１において、１は基準電圧源、２は増幅器、３は中間端子、４は出力端子、Ｃ１は容量、Ｒ１，Ｒ２は抵抗、Ｑ１はＮＰＮ型のトランジスタ（ダイオード接続）、Ｑ２はＰＮＰ型のトランジスタである。抵抗Ｒ１と容量Ｃ１はローパスフィルタを構成している。
【０００９】
基準電圧源１と増幅器２は、図２に示すように、ＰＮＰ型のトランジスタＱ３，Ｑ４，Ｑ５とＮＰＮ型のトランジスタＱ６，Ｑ７、および抵抗Ｒ３，Ｒ４からなるバンドギャップ型基準電圧発生部で構成されている。基準電圧はトランジスタＱ６，Ｑ７のエミッタ比と抵抗Ｒ３，Ｒ４の抵抗比により設定される。つまり、トランジスタＱ７のベース・エミッタ間電圧Ｖbe7と抵抗Ｒ４に生ずる電圧の和がバンドギャップ電圧（1.205Ｖ）となるように設定される。トランジスタＱ４，Ｑ５はトランジスタＱ６，Ｑ７に同じ電流を供給するためのカレントミラー回路を構成する。トランジスタＱ３は出力用である。
【００１０】
さて、電源電圧Ｖｃｃが投入され、回路が動作を開始すると、トランジスタＱ３はトランジスタＱ１，Ｑ２を介して中間端子３に電流を供給し始める。この中間端子３の電圧Ｖａは帰還ノード２ｂからトランジスタＱ６，Ｑ７に負帰還され、その電圧Ｖａが一定となるように、全体が動作する。このようにして中間端子３の電圧ＶａはトランジスタＱ３からの電流によりある一定の電圧Ｖ１まで上昇する。しかし、出力端子４の電圧Ｖｂは抵抗Ｒ１を通して容量Ｃ１に電荷が蓄積されなければならないため、中間端子３に比べると電圧が所定値に上昇するまで時間がかかる。
【００１１】
中間端子３の電圧Ｖａがある一定電圧Ｖ１に瞬時に達したとして、その後、抵抗Ｒ１を通して流れる電流により容量Ｃ１の電荷が蓄積されて、出力端子４の電圧Ｖｂが上昇していく過程は、
Ｖｂ＝Ｖａ[１−exp{−ｔ／(Ｃ１・Ｒ１)｝]                    (1)
により表される。この式より、中間端子３の電圧Ｖａがいかに早く立ち上がろうとも、Ｒ１とＣ１の値を大きくするほど、出力端子４の電圧Ｖｂの立ち上がりは中間端子３に比べて遅くなることが分かる。
【００１２】
ここで、電源投入の後、中間端子３の電圧Ｖａはある一定電圧ｅ１まで立ちあがったが、出力端子４の電圧Ｖｂは電圧Ｖａに比べ低い電圧ｅ２までにしか上昇していない場合を考える。このときトランジスタＱ２のベース・エミッタ間の電位差は、
Ｖbe2＝ｅ１＋Ｖbe1−ｅ２                                    (2)
となる。ここで、Ｖbe1はトランジスタＱ１のベース・エミッタ間の電位差で、トランジスタＱ１のコレクタ電流をＩc1としたとき、
Ｖbe1＝ＶT・ln（Ｉc1／Ｉｓ）                                (3)
となる。但し、ＶT＝Ｋ・Ｔ／ｑ、Ｉs：接合飽和電流、Ｋ：ボルツマン定数、Ｔ：周囲絶対温度、ｑ：電子の電荷量である。
【００１３】
この電位差Ｖbe1はコレクタ電流Ｉc1により変化するが、シリコン半導体の場合、常温で約０．７Ｖ程度になる。(3)式で表される電位差Ｖbe1により、トランジスタＱ２は以下に示すようなコレクタ電流
Ｉc2＝Ｉs[exp Ｖbe2/ＶT]                                    (4)
を流そうとする。
【００１４】
しかしながら抵抗Ｒ２があることより、トランジスタＱ２のエミッタ・コレクタ間の電位差Ｖec2は、
Ｖec2＝Ｖbe1−Ｒ２・Ｉc2                                      (5)
のようになる。この(5)式よりコレクタ電流Ｉc2がある一定値に達するとトランジスタＱ２のエミッタ・コレクタ間の電位差Ｖec2が十分取れなくなり、トランジスタＱ２は動作は飽和領域になる。特に抵抗Ｒ２の値が大きい場合は、トランジスタＱ２のコレクタ電流がわずかでも、トランジスタＱ２の動作は飽和領域に入る。
【００１５】
バイポーラトランジスタは飽和領域においては、電流増幅率は落ち、コレクタ電流は減少する。このためトランジスタＱ２のエミッタより流れ込んだ電流の大部分はトランジスタＱ２のベース電流となる。この電流は抵抗Ｒ１を介さずに、直接的に容量Ｃ１に流れ込むため、その容量Ｃ１の電荷は急速に蓄積され、出力端子４の電圧Ｖｂは急速に上昇する。
【００１６】
出力端子４の電位Ｖｂが上昇し、中間端子３の電位Ｖａに近くなると、電位差Ｖbe2が減少し、コレクタ電流Ｉc2も減少する。このことにより電位差Ｖec2も増加するため、トランジスタＱ２は飽和領域での動作を脱し、エミッタから流れ込む電流の大半はコレクタ電流Ｉc2となり、ベース電流は減少する。この状態になったときは容量Ｃ１への充電は抵抗Ｒ１を介して流れ込む電流だけとなり、出力端子４の電圧Ｖｂの上昇は(1)式に従い、中間端子３の電圧Ｖａに近づく。
【００１７】
この様子を図５，６に示す。図５(a)は図４の従来回路における中間端子３の電圧Ｖａの変化であり、この電圧Ｖａがある時刻ｔ０において一定電圧値Ｖ１まで急激に立ち上がっている様子を示す。図５(b)は図４における出力端子４の電圧Ｖｂの変化を示している。従来回路の場合、出力端子４の電圧Ｖｂが０〜Ｖ２に上昇するまでは充電用のダイオードＤ１がＯＮしているため、比較的早く立ち上がっているが、Ｖ２〜Ｖ１まではダイオードＤ１がＯＦＦしてしまうため、容量Ｃ１は抵抗Ｒ１を介して充電されるため、(1)式に従い、その電圧値の上昇率は遅くなる。Ｖ２〜Ｖ１までの電位差はシリコンの半導体の場合、約０．７Ｖ程度ある。
【００１８】
図６は本発明の実施形態（図１、図２）における中間端子３の電圧Ｖａ及び出力端子４の電圧Ｖｂの上昇を示したものである。本実施形態においては出力端子４の電圧Ｖａは、トランジスタＱ２のベース電流により容量Ｃ１が充電されるため、０〜Ｖ３（Ｖ３＞Ｖ２）までは急激に立ち上がり、その後は電圧Ｖ１まで抵抗Ｒ１を介して容量Ｃ１に流れ込む電流により、次第に電圧Ｖ１に近づいて行く。しかしながら電圧Ｖ３の値は図５の電圧Ｖ２に比べると高く、図１のＰＮＰ型のトランジスタＱ２が飽和状態を脱するまで続く。このため出力端子４の電圧ＶｂがＶ１付近に達するまでの時間は非常に早くなる。
【００１９】
また中間端子３の電圧Ｖａ、出力端子４の電圧Ｖｂが一定値Ｖ１に達してしまうと、トランジスタＱ２のベースから出力端子４へのベース電流Ｉb2は、トランジスタＱ２の非飽和領域における電流増幅率をβとすると、
Ｉb2＝Ｉc1／β                                                (6)
となる。通常βは１００程度あるため、ベース電流Ｉb2の値は非常に小さくなり、出力端子４の電圧Ｖｂの変化にはほとんど影響を与えなくなる。
【００２０】
図３は本発明の別の実施形態の基準電圧発生回路を示す図であり、図１、図２における抵抗Ｒ２をダイオードＤ２に置き換えたものである。図１、図２においては、抵抗Ｒ２とトランジスタＱ２のコレクタ電流で中間端子３とトランジスタＱ２のコレクタとの間に電位差を発生させていたが、これをダイオードＤ２のＯＮ電圧に置き換えたものであり、同様に動作する。
【００２１】
なお、以上においては基準電圧をバンドギャップ型の回路により発生させていたが、これに限られるものではなく、他の方式で基準電圧発生する回路にも適用できることは勿論である。
【００２２】
【発明の効果】
以上から本発明によれば、ノイズ低減用の抵抗の値を大きくして出力端子の電圧に現れるノイズを低減しつつ、起動時にはこの抵抗をバイパスして容量を急速充電できるため、出力端子の電圧を素早く立ち上がらせることができる。このことにより、低ノイズでありながら、素早く起動する基準電圧発生回路を実現することができる。このような特徴を備えることにより、本発明は待機時の消費電流を低減するために頻繁にＯＮ／ＯＦＦを繰り返しながらも、出力雑音電圧が低いことを求められるような用途に適している。
【図面の簡単な説明】
【図１】  本発明の実施形態の基準電圧発生回路の回路図である。
【図２】  図１の基準電圧発生回路のより詳しい回路図である。
【図３】  本発明の別の実施形態の基準電圧発生回路の回路図である。
【図４】  従来の基準電圧発生回路の回路図である。
【図５】  図４の基準電圧発生回路の電圧Ｖａ、Ｖｂの特性図である。
【図６】  図１、図２の基準電圧発生回路の電圧Ｖａ、Ｖｂの特性図である。
【符号の説明】
１：基準電圧源、２：増幅器、３：中間端子、４：出力端子
【図１】
0004647130.tif 000002
【図２】
0004647130.tif 000003
【図３】
0004647130.tif 000004
【図４】
0004647130.tif 000005
【図５】
0004647130.tif 000006
【図６】
0004647130.tif 000007