(57)【特許請求の範囲】
【請求項１】
ネットワークを介して送信されてくるフレーム（パケット）を、フレーム変換情報に従いネットワーク層でルーティング処理する情報処理装置において、
受信するフレームのフレーム長を予め定めた所定の設定値と対比し、前記フレームの長短を判定する判定手段と、
主記憶装置として動作し、長判定のフレームの情報を格納する第１のメモリと、
前記第１のメモリより高速に動作し、短判定のフレームの情報を格納する第２のメモリと、
を備え、
受信フレームを、前記判定手段で長短を判定処理し、
当該判定処理結果が長判定の場合には、当該長判定のフレームを前記第１のメモリにのみ一時格納して処理する前記第２のメモリを含まない第１の処理ルートを選択し、判定処理結果が短判定の場合には、当該短判定のフレームを前記第２のメモリのみに一時格納して前記第１の処理ルートよりも高速に転送処理する前記第１のメモリを含まない第２の処理ルートを選択し、
選択した方の処理ルートで前記短判定のフレームが前記長判定のフレームに比べて高速に処理される形で前記受信フレームの中継処理を実行する
ことを特徴とする情報処理装置。
【請求項２】
前記判定処理の結果に基づく処理ルートを選択して行われる処理は、該装置の制御部に設けられたキャッシュメモリを前記第２のメモリとして使用して行うことを特徴とする請求項１記載の情報処理装置。
【請求項３】
前記フレーム変換情報は、前記第１の処理ルートと前記第２の処理ルートでそれぞれ使用される内容に分けて、前記第１のメモリと前記第２のメモリとに分けて格納されることを特徴とする請求項１又は２に記載の情報処理装置。
【請求項４】
ネットワークを介して送信されてくるフレーム（パケット）を、フレーム変換情報に従いネットワーク層で変換処理する情報処理装置において、
主記憶装置として動作し、長フレームと判定されたフレームの情報を格納する第１のメモリと、
前記第１のメモリより高速に情報を書き込み及び読み出し、短フレームと判定されたフレームの情報を格納する第２のメモリと、
受信したフレームを、ルーティング処理して前記第１のメモリに記憶する第１の変換処理手段と、
前記第１の変換処理手段で処理されるフレーム以外にあたる短フレームと判定されたフレームを、ルーティング処理して前記第２のメモリに記憶する第２の変換処理手段と
を備え、
前記第１の変換処理手段でルーティング処理に使用するフレーム変換情報を前記第１のメモリに記録し、
前記第２の変換処理手段でルーティング処理に使用するフレーム変換情報を前記第２のメモリに記録する
ことを特徴とする情報処理装置。
【請求項５】
受信フレームの前記第１の変換処理手段又は前記第２の変換処理手段への振分けに、前記受信フレームのフレーム長を使用することを特徴とする請求項４記載の情報処理装置。
【請求項６】
ネットワークを介して送信されてくるフレーム（パケット）を、フレーム変換情報に従いネットワーク層で中継処理する情報処理装置において、
主記憶装置よりも高速に動作するＳＲＡＭを使用し、ショートフレームを処理するショートフレーム中継処理手段と、
前記主記憶装置を使用し、前記ショートフレーム中継処理手段で処理されるフレーム以外のフレームを処理する中継処理手段と、
前記ＳＲＡＭと前記主記憶装置に夫々格納されたフレーム変換情報と、
フレーム長を識別するフレーム識別手段と、
を備え、
前記フレーム識別手段で受信したフレーム長を識別し、当該識別したフレーム長が一定値以下であった場合に、前記フレームの有する情報を前記ＳＲＡＭに一時記録し、送信フレームとして構築してネットワークに送信する
ことを特徴とする情報処理装置。
【請求項７】
前記ＳＲＡＭに記録される前記フレーム変換情報は、静的ルーティングに用いられるアドレス変換テーブルであることを特徴とする請求項６に記載の情報処理装置。
【請求項８】
前記ＳＲＡＭに記録される前記フレーム変換情報は、デフォルトゲートウェイを示すアドレス変換テーブルであることを特徴とする請求項６又は７に記載の情報処理装置。
【請求項９】
前記ＳＲＡＭに記録される前記フレーム変換情報は、同一ネットワーク内の情報処理装置を示すアドレス変換テーブルであることを特徴とする請求項６ないし８の何れか一記載の情報処理装置。
【請求項１０】
前記フレーム変換情報は、ポート番号の変換情報が含まれることを特徴とする請求項１ないし９の何れか一記載の情報処理装置。
【請求項１１】
前記フレーム変換情報は、ＮＡＴ、ＮＡＰＴ又はＩＰマスカレードに用いるアドレス変換テーブルであることを特徴とする請求項１ないし１０の何れか一記載の情報処理装置。
【請求項１２】
前記主記憶装置は、ＤＲＡＭであることを特徴とする請求項１ないし１１の何れか一記載の情報処理装置。
【請求項１３】
前記情報処理装置は、レイヤ３スイッチ又はルータ又はブルータであることを特徴とする請求項１ないし１２の何れか一記載の情報処理装置。
【請求項１４】
前記フレームは、ＥｔｈｅｒフレームまたはＰＰＰフレームであることを特徴とする請求項１ないし１３の何れか一記載の情報処理装置。
【請求項１５】
フレーム長の識別に用いられる閾値は、可変可能であることを特徴とする請求項１ないし１４の何れか一記載の情報処理装置。
【請求項１６】
フレーム長の識別に用いられる閾値は、前記高速に動作するメモリの空メモリ容量を識別し、当該識別した空メモリ容量と受信フレームのフレーム長とを対比し、前記空メモリ容量が前記受信フレームを処理可能であれば当該受信フレームを前記高速に動作するメモリに受け入れるように設定されることを特徴とする請求項１ないし１４の何れか一記載の情報処理装置。
【請求項１７】
ネットワークを介して送信されてくるフレーム（パケット）を、フレーム変換情報に従いネットワーク層でルーティング処理し中継処理するフレーム中継方法であって、
情報処理装置に、
主記憶装置として動作し長判定のフレームの情報を格納する第１のメモリと、前記第１のメモリより高速に動作し短判定のフレームの情報を格納する第２のメモリと、受信するフレームのフレーム長を予め定めた所定の設定値と対比し、前記フレームの長短を判定する判定手段と、を設け、
受信したフレームのフレーム長の長短を判定し、当該判定処理結果が長判定の場合には、当該長判定のフレームを前記第１のメモリのみに一時格納して処理する前記第２のメモリを含まない第１の処理ルートを選択し、判定処理結果が短判定の場合には、当該短判定のフレームを前記第２のメモリのみに一時格納して前記第１の処理ルートよりも高速に転送処理する前記第１のメモリを含まない第２の処理ルートを選択し、
選択した方の処理ルートで該受信したフレームの中継処理を実行し、
前記フレーム変換情報を使用してルーティング処理し、
フレームを中継処理する
ことを特徴とするフレーム中継方法。
【請求項１８】
前記フレーム変換情報が、前記第１のメモリと前記第２のメモリとの両方に格納され、
前記第２の処理ルートで行うルーティング処理に前記第２のメモリに格納された前記フレーム変換情報を使用することを特徴とする請求項１７記載のフレーム中継方法。
【請求項１９】
ネットワークを介して送信されてくるフレーム（パケット）を、フレーム変換情報に従いネットワーク層で中継処理するレイヤ３スイッチ又はルータ又はブルータである情報処理装置が行うフレーム中継方法であって、
情報処理装置は、
主記憶装置よりも高速に動作するＳＲＡＭを使用し、ショートフレームを処理するショートフレーム中継処理手段と、前記主記憶装置を使用し、前記ショートフレーム中継処理手段で処理されるフレーム以外のフレームを処理する中継処理手段と、前記ＳＲＡＭと前記主記憶装置に夫々格納されたフレーム変換情報と、フレーム長を識別するフレーム識別手段とを備え、
前記フレーム識別手段で受信したフレーム長を識別し、
当該識別したフレーム長が一定値以下であった場合に、前記フレームの有する情報を前記ＳＲＡＭに一時記録し、
前記ＳＲＡＭに記録された前記フレーム変換情報に示される所定のアドレス情報に従い、前記フレームの有する情報に記載されたＩＰアドレスを中継先のアドレスに変換し、
送信フレームとして構築してネットワークに送信する
ことを特徴とするフレーム中継方法。
【請求項２０】
前記フレーム変換情報は、アドレス変換テーブルであって、
前記ＳＲＡＭに記録される前記フレーム変換情報は、静的ルーティングに用いられるアドレス変換テーブルであるか、
デフォルトゲートウェイを示すアドレス変換テーブルであるか、
同一ネットワーク内の情報処理装置を示すアドレス変換テーブルである
ことを特徴とする請求項１９記載のフレーム中継方法。
【請求項２１】
前記主記憶装置は、ＤＲＡＭであることを特徴とする請求項１７ないし１９の何れか一記載のフレーム中継方法。
【請求項２２】
前記フレームは、ＥｔｈｅｒフレームまたはＰＰＰフレームであることを特徴とする請求項１７ないし２１の何れか一記載のフレーム中継方法。
【請求項２３】
フレーム長の識別に用いられる閾値は、可変可能であることを特徴とする請求項１７ないし２２の何れか一記載のフレーム中継方法。
【請求項２４】
フレーム長の識別に用いられる閾値は、前記高速に動作するメモリの空メモリ容量を勘案し、前記高速に動作するメモリに前記フレームの情報を格納できる値であれば当該フレームを前記高速に動作するメモリに受け入れるように設定されることを特徴とする請求項１７ないし２２の何れか一記載のフレーム中継方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ネットワーク層でＩＰアドレスを変換するフレーム（パケット）変換装置及び変換方法に関する。
【背景技術】
【０００２】
ネットワークを介し送信されてくるフレーム（パケット）を受信し、中継（転送、送信）する情報処理装置では、ＥｔｈｅｒフレームやＰＰＰ（Point to Point Protocol）フレーム等のフレームをデータリンク層で中継処理するブリッジや、ネットワーク層で中継処理するルータ等がある。
【０００３】
フレームには、固定長のフレームと、ＥｔｈｅｒフレームやＰＰＰフレーム等の様に可変長のフレームがあり、規格やプロトコルによって定められている。
【０００４】
Ｅｔｈｅｒフレームに代表される可変長フレームは、ショートフレームほどヘッター領域が占める割合が大きくなり、所謂オーバーヘッドが大きくなる。また、ショートフレームほどフレームの転送処理（中継処理）の速度を求められる（特許文献１及び２の課題欄参照）。
【０００５】
ショートパケットの転送レートを挙げる方法には、高速なメモリを用いて行なう方法がある。一方、一般的には、通常のある程度の大きさのＥｔｈｅｒフレーム（ロングパケット）は、高速なメモリを使用せずとも所望の速度を維持しつつ転送処理を行える。この為、全てのフレームを高速なメモリで処理することは、高速メモリの容量の増大を招き、設計上不経済である。
【０００６】
即ち、ショートパケットの適切な処理が行え、且つ、高速メモリの低減が図れる安価なシステムが望まれる。
【０００７】
特許文献１には、転送先のルータのパケット処理能力を考慮し、ショートパケットの送信数に制限を加えることによって総送信パケット数を調整し、転送先でのパケット損失を低減するパケット処理装置が記載されている。また、ショートパケットを制限し、ロングパケット優先して転送することで、メモリの少容量化（メモリ資源の有効活用）を図ることも記載されている。
【０００８】
特許文献２には、ネットワークインターフェース層（データリンク層）で動作するネットワークＩＣ（ＬＳＩ）にパケット長検出器を設け、当該パケット長検出器で流入するパケット長を測定し、ロングパケットとショートパケットのキャッシュ位置をＬＳＩ上に設けられるキャッシュか、当該ＬＳＩを使用する情報処理装置のメインメモリにするかを定め、ＬＳＩのＣＰＵの処理の効率化とＬＳＩ上に設けられるキャッシュの低減をはかるシステムＬＳＩが記載されている。
【０００９】
尚、本明細書では、ショートパケットに対し、ある程度のフレーム長（レングス長）のパケットを形式的にロングパケットと記載する。
【００１０】
【特許文献１】特開２００１−３２６６８７号公報
【特許文献２】特開２００６−１７４２６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ショートフレームの高速処理（転送レートの向上）には、処理速度の高い高速メモリを使用する必要がある。
【００１２】
しかしながら、全てのロングフレームの処理には、多大なメモリ容量を必要とするため、高容量高速メモリが必要となる。即ち、高速メモリの使用量を削減する為に、ロングフレームの処理に使用する高速メモリの使用量を削減する必要がある。
【００１３】
また、特許文献１で開示されているパケット処理装置は、ロングパケットを優先して送信することで、メモリ容量の削減を図っており、ショートパケットのオーバーヘッドを何ら考慮していない。また、当該パケット処理装置では、流入する多量のショートパケットを処理することが困難となり、ショートパケットを破棄することにつながる。
【００１４】
同じく、特許文献２で開示されているストリームパケット受信装置（ＬＳＩ）を使用した情報処理装置は、システムＬＳＩ上にＳＲＡＭ（Static Random Access Memory）を設け、ネットワークインターフェース層で処理するために、ＩＰアドレス変換が出来ない。また、ＬＳＩ上にＳＲＡＭを構築する為、大容量のＳＲＡＭが使用できない。同じく、ネットワーク速度が異なるネットワークを中継する時に重要となるバッファ制御に柔軟に対応できない。更に、一般的に成りつつある、チップセットにアドオンされたＮＩＣ（Network Interface Card）には適応できない。
【００１５】
本発明の目的は、上記課題に鑑み、高価なメモリの使用量を削減しつつ、ショートフレームを高速処理できるフレーム中継方法の提供にある。
【００１６】
更に別の目的は、設計上自由度の高い、高価なメモリの使用量を削減して、ショートフレームを高速処理可能な情報処理装置を提供することにある。
【課題を解決するための手段】
【００１７】
本発明の情報処理装置は、ネットワークを介して送信されてくるフレーム（パケット）を、フレーム変換情報に従いネットワーク層でルーティング処理する情報処理装置において、受信するフレームのフレーム長を予め定めた所定の設定値と対比し、前記フレームの長短を判定する判定手段と、主記憶装置として動作し、長判定のフレームの情報を格納する第１のメモリと、前記第１のメモリより高速に動作し、短判定のフレームの情報を格納する第２のメモリと、を備え、受信フレームを、前記判定手段で長短を判定処理し、当該判定処理結果が長判定の場合には、当該長判定のフレームを前記第１のメモリに一時格納して処理する第１の処理ルートを選択し、判定処理結果が短判定の場合には、当該短判定のフレームを前記第２のメモリに一時格納して前記第１の処理ルートよりも高速に転送処理する第２の処理ルートを選択し、選択した方の処理ルートで前記受信フレームの中継処理を実行することを特徴とする。
【発明の効果】
【００１８】
本発明によれば、第２のメモリに長判定の受信フレームを入れずに、短判定の受信フレームのみを第２のメモリを介して高速処理しつつ送出させる構成とすることによって、高価なメモリの使用量を削減しつつ、ショートフレームを高速処理可能なフレーム中継方法を提供できる。
【発明を実施するための最良の形態】
【００１９】
本発明の実施の一形態を図１ないし図３に基づいて説明する。本発明は、ハードウェア又はソフトウェアでのルーティング処理などでフレームの処理を行う場合に、高速なメモリと低速なメモリを使い分けることで、高価なメモリの使用を最小限にとどめ、更に、フレーム転送の高速化を行えることを特徴とする。
【００２０】
図１は、本発明の実施の一形態の情報処理装置１０を示すブロック図である。図１に示す通り、本実施の一形態の構成は、ネットワーク回線（ＬＡＮ側またはＷＡＮ側）からフレームを送受信するデータ送受信部１及びデータ送受信部７、各種演算処理並びに情報処理装置全体を制御する制御部２、受信したフレームのレングスを判定するフレームレングス判定回路３、ハードウェアルーティング処理を行うハードウェアルーティング制御部４、主記憶装置として設けられ高速メモリより低速で動作する低速メモリ５、高速で動作する高速メモリ６、受信フレームのレングス値の設定を記憶するフレームレングス設定記憶部８、及びハードウェアルーティング用に使用するフレーム変換情報を記憶するハードウェアルーティング変換データ記憶部９で構成される。
【００２１】
データ送受信部１及び７は、情報処理装置１０と外部の情報処理装置とのゲートウェアであって、物理層並びにデータリンク層の処理を行う。
【００２２】
フレームレングス判定回路３は、ネットワークから受信するフレームのフレーム長（レングス）を測定し、予め設定された設定値と対比し、受信したフレームが設定値より長いか短いかを判定する。尚、判定はハードウェアによって判定しても良いし、ソフトウェアを用いて制御部２が判定しても良い。
【００２３】
また、フレーム長の測定は、フレーム内の２層または３層のレングスフィールド（Ｅｔｈｅｒ フレームであればタイプフィールド、ＩＰパケットであればデータグラムフィールド）を取得するか、フレーム全体の長さを実測することで得られる。
【００２４】
ハードウェアルーティング制御部４は、フレームとして送信されてきたＩＰパケットの送信元ＩＰアドレスと宛先ＩＰアドレスとを書き換える。
【００２５】
フレームレングス設定記憶部８には、フレームをＳＬＯＷ ＰＡＴＨルートで転送するか、ＦＡＳＴ ＰＡＴＨルートで転送するかの閾値をバイト（Byte）数で設定する。ここではフレームレングス設定値として６４を設定した場合について記述する。尚、６４バイト以下がショートフレームの目安となる値である。
【００２６】
図２は、フレームの通過ルートを模式的に示した図である。
【００２７】
実施の一形態の情報処理装置が、Ｅｔｈｅｒ１側からＥｔｈｅｒフレームを受信してルーティング処理を施してＥｔｈｅｒ２側に出力するルート（処理手段）を説明する。
【００２８】
フレームレングス設定記憶部８に予め、フレームのレングス設定値を設定しておき、受信フレームの判定要素とする。
【００２９】
受信したフレームのレングス値がフレームレングス設定記憶部８に設定したレングス設定値以下であった場合は、ＦＡＳＴ ＰＡＴＨルート２０１でハードウェアルーティング処理が行われる。
【００３０】
ＦＡＳＴ ＰＡＴＨルート２０１において、フレームは、ハードウェアルーティング変換記憶部９に記録されているフレーム変換情報に従い、ハードウェアルーティング制御部４によって、ハードウェアルーティング処理を施され、高速メモリ６にＤＭＡ（Direct Memory Access）転送され格納される。
【００３１】
フレームのデータはＤＭＡ転送され、データ送受信部７を通してフレームとしてＥｔｈｅｒ２側に転送される。
【００３２】
尚、高速メモリ６はＳＲＡＭや制御部２に内蔵されるキャッシュメモリなどを利用しても良い。
【００３３】
受信したフレームのレングス値がフレームレングス設定記憶部８に設定したレングス設定値を超える場合は、ＳＬＯＷ ＰＡＴＨルート２０２でハードウェアルーティング処理が行われる。
【００３４】
ＳＬＯＷ ＰＡＴＨルート２０２において、フレームは、フレーム変換情報に従い、ハードウェアルーティング制御部４によって、ハードウェアルーティング処理を施され、低速メモリ５にＤＭＡ転送され格納される。
【００３５】
フレームのデータはＤＭＡ転送され、データ送受信部７を通してフレームとしてＥｔｈｅｒ２側に転送される。
【００３６】
尚、低速メモリはＤＲＡＭ（Dynamic Random Access Memory）などの比較的低速のメモリでも良い。高速メモリに対して、安価なメモリであればそれで良い。
【００３７】
このような構成において、本発明の実施の一形態である情報処理装置は、高速メモリの使用量を削減しつつ、ショートフレームを高速処理できる。
【００３８】
次に、本発明の特徴となるルーティング処理の動作を説明する。
【００３９】
図３は、情報処理装置の動作を示すフローチャートである。
【００４０】
フレームレングス設定記憶部８には、ＦＡＳＴ ＰＡＴＨルート２０１もしくはＳＬＯＷ ＰＡＴＨルート２０２の何れかでフレームを転送するか定める閾値として、フレームレングス設定値６４バイトを設定した場合について記述する。
【００４１】
即ち、受信したフレームレングスが６４バイト以下であれば、フレームを高速メモリ６にＤＭＡ転送するようにし、受信したフレームレングスが６４バイトを超えれば、フレームを低速メモリ５にＤＭＡ転送するように制御部２が制御する。
【００４２】
Ｅｔｈｅｒ１の回線からＥｔｈｅｒフレームを流入し、情報処理装置は、Ｅｔｈｅｒフレームを、データ送受信部１を介して受信する（ステップＳ３０１）。
【００４３】
制御部２は、フレームレングス判定回路３を使用し、受信したフレームのレングスとフレームレングス設定値（６４バイト）との比較し、フレームレングス設定値以下のフレームをＦＡＳＴ ＰＡＴＨルート２０１で処理し、フレームレングス設定値を超えるフレームをＳＬＯＷ ＰＡＴＨルート２０２で処理する様に制御する（ステップＳ３０２）。
【００４４】
受信したフレームのレングスが６４バイト以下であった場合は、制御部２は、ハードウェアルーティング制御部４を使用し、受信フレームのハードウェアルーティング変換処理を行う（ステップＳ３０３）。
【００４５】
制御部２は、ハードウェアルーティング制御部４を使用し、ハードウェアルーティング変換処理を行ったデータをＦＡＳＴ ＰＡＴＨルート２０１で高速メモリ６にＤＭＡ転送する（ステップＳ３０４）。
【００４６】
制御部２は、高速メモリ６に格納されたデータをフレームに構築し、データ送受信部７を介してＥｔｈｅｒ２側に転送する（ステップＳ３０５）。
【００４７】
受信したフレームのレングスが６４バイトを超える場合は、制御部２は、ハードウェアルーティング制御部４を使用し、受信フレームのハードウェアルーティング変換処理を行う（ステップＳ３０６）。
【００４８】
制御部２は、ハードウェアルーティング制御部４を使用し、ハードウェアルーティング変換処理を行ったデータをＳＬＯＷ ＰＡＴＨルート２０２で低速メモリ５にＤＭＡ転送する（ステップＳ３０７）。
【００４９】
制御部２は、低速メモリ５に格納されたデータをフレームに構築し、データ送受信部７を介してＥｔｈｅｒ２側に転送する（ステップＳ３０８）。
【００５０】
尚、Ｅｔｈｅｒフレームは、ショートフレームほどオーバーヘッドが大きく、また多量に流通する為、フレームの高速処理を要求される。
【００５１】
以上説明したように、本実施の一形態によれば、６４バイト以下のフレームを高速メモリ６で処理する場合は、６４バイトのフレームを処理できる最低限の容量の高速メモリ６で情報処理装置を構成すれば、バス帯域を有効に利用することができ、安価に情報処理装置を構成できる。
【００５２】
本発明の第２の実施の一形態を図４ないし図５に基づいて説明する。尚、図１ないし図３に基づいて説明した実施の一形態と同一の部分は同一の符号で示し、説明も省略する。
【００５３】
図４は、第２の実施の一形態の情報処理装置２０を示すブロック図である。
【００５４】
本実施の一形態は、第１の実施の一形態のハードウェアルーティング変換データ記憶部９に格納されるルーティング変換情報を、低速メモリ５と高速メモリ６とに分割して格納する点で第１の実施の一形態と異なる。
【００５５】
高速メモリ６には、ＦＡＳＴ ＰＡＴＨルート５０１で処理されるフレーム用のルーティング変換データ９ａが格納される。低速メモリ５には、ＳＬＯＷ ＰＡＴＨルート５０２で処理されるフレーム用のルーティング変換データ９ｂが格納される。
【００５６】
ＦＡＳＴ ＰＡＴＨルート用５０１のルーティング変換データ９ａは、頻繁に通信する情報処理装置間のルーティング情報である。当該ルーティング情報は、高速メモリ６の容量を勘案して設けられる。尚、ルーティング変換データ９ａは、静的ルーティング情報を用いても良い。このときも、多量のショートフレームを送受信する情報処理装置のＩＰ情報を当該ルーティング変換データ９ａに記録することで、ショートフレームを効率的に処理できる。また、ネットワークを介して近傍の情報処理装置のＩＰ情報でも良い。ここで、近傍とは、ネットワーク上での近傍であってデフォルトゲートウェイや同一ネットワーク内の情報処理装置等が近傍に当たる。
【００５７】
ＳＬＯＷ ＰＡＴＨルート５０２用のルーティング変換データ９ｂは、隣接するルータ等の情報処理器機と通信し合い、動的にルーティング情報を更新すればよいし、静的ルーティング情報を利用しても良い。
【００５８】
図５は、第２の実施の一形態のフレームの通過ルートを模式的に示した図である。
【００５９】
受信したフレームのレングス値が設定したレングス値以下であった場合は、ＦＡＳＴ ＰＡＴＨルート５０１でルーティング処理が行われる。
【００６０】
ＦＡＳＴ ＰＡＴＨルート５０１では、フレームはＦＡＳＴ ＰＡＴＨルート５０１用のルーティング変換データ９ａに従い、ハードウェアルーティング制御部４によって、ハードウェアルーティング処理を施され、高速メモリ６にＤＭＡ転送され格納される。
【００６１】
フレームのデータはＤＭＡ転送され、データ送受信部７を通してフレームとしてＥｔｈｅｒ２側に転送される。
【００６２】
受信したフレームのレングス値がフレームレングス設定記憶部８に設定したレングス値を超える場合は、ＳＬＯＷ ＰＡＴＨルート５０２でハードウェアルーティング処理が行われる。
【００６３】
ＳＬＯＷ ＰＡＴＨルート５０２では、フレームはＳＬＯＷ ＰＡＴＨルート５０２用のルーティング変換データ９ｂに従い、ハードウェアルーティング制御部４によって、ハードウェアルーティング処理を施され、低速メモリ５にＤＭＡ転送され格納される。
【００６４】
フレームのデータはＤＭＡ転送され、データ送受信部７を通してフレームとしてＥｔｈｅｒ２側に転送される。
【００６５】
一般的に多くのショートフレームは、特定の情報処理装置から同様の内容の通信に用いられることが多く、当該通信のショートフレームを優先的に効率良く高速に処理することで、フレーム（パケット）のオーバフローを防止できる。
【００６６】
また、高速メモリ６内にＦＡＳＴ ＰＡＴＨルート５０１用のルーティング変換データ９ａを格納することで、ルーティング処理の高速化が図れる。
【００６７】
ＦＡＳＴ ＰＡＴＨルート５０１用のルーティング変換データ９ａに記載されないフレームは、ＳＬＯＷ ＰＡＴＨルート５０２用のルーティング変換データ９ｂを参照するか、又は静的ルーティング情報（デフォルトルート等）を参照し、フレームを中継する。
【００６８】
以上説明したように、情報処理装置２０は、ルーティング変換データを低速メモリ５と高速メモリ６とに分割して格納することにより、高速メモリの使用量を削減しつつ、ショートフレームを効率良く高速処理できる。
【００６９】
前記の実施の一形態では、フレームレングスの判定値（閾値）をユーザが設定値を入力することとしたが、高速メモリ上で動作できるフレームのフレーム長を自動で設定するようにしても良い。この場合、例えば、最初のフレームレングス判定用のフレームレングス設定値を７０（バイト）とし、実際に受信した７０バイトのフレームを処理するにあたって、メモリ容量的に高速メモリ上で処理できなかったら（領域確保できなかったら）、自動で設定値を６９、６８とに減らす用にしても良い。処理できない７０バイトのフレームは低速メモリ上で処理し、フレームレングス設定値を自動で可変させる様にも出来る。このようにすれば、高速メモリの現状を勘案して処理ルートを決定できる。また、ショートパケット（高速メモリ上で処理するパケット）と判断するレングス設定値が可変であるため、情報処理装置の設計後にもバス帯域を有効に利用できるように調整が可能となる。
【００７０】
即ち、上記のようにフレーム長の短いフレームの処理を高速メモリで処理することで、最低限の容量の高速メモリで、効率の良い情報処理装置を提供できる。換言すれば、実装する高速メモリの容量に適合する様、フレームレングス設定値を設定し、高速メモリを有効利用する情報処理装置が設計できる。
【００７１】
尚、高速メモリと低速メモリの関係については、高速メモリが低速メモリよりも処理速度の高く、又、高速メモリが低速メモリより高価であること以外は、特にどのようなメモリを使用するかに関して限定しない。例えば、高速メモリに、低速メモリとするＤＲＡＭより高速に動作する他種類のＤＲＡＭを用いることもできる。
【００７２】
また、フレーム変換情報は、一般的には経路表またはアドレス変換テーブル等の呼び名で表現されるが、フレーム（パケット）を変換する情報であれば特に限定しない。例えば、ＩＰアドレスの変換と共にポート番号が記録されている変換情報でも良い。
【００７３】
また、情報処理装置は、一般にルータやレイヤ３スイッチ、ブルータ等の呼び名で表現されるが、ネットワーク層でパケットを変換処理する情報処理装置であればそれで良い。また、ＮＡＴ（Network Address Translation）やＮＡＰＴ（Network Address Port Translation）、ＩＰマスカレードに用いられる情報処理装置も含まれる。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施の一形態の情報処理装置を示すブロック図である。
【図２】フレームの通過ルートを模式的に示した図である。
【図３】情報処理装置の動作を示すフローチャートである。
【図４】第２の実施の一形態の情報処理装置を示すブロック図である。
【図５】第２の実施の一形態のフレームの通過ルートを模式的に示した図である。
【符号の説明】
【００７５】
１      データ送受信部
２      制御部
３      フレームレングス判定回路（識別手段、判定手段）
４      ハードウェアルーティング制御部
５      低速メモリ（第１のメモリ）
６      高速メモリ（第２のメモリ）
７      データ送受信部
８      フレームレングス設定記憶部
９      ハードウェアルーティング変換データ記憶部
９ａ    ＦＡＳＴ ＰＡＴＨ用ルーティング変換データ
９ｂ    ＳＬＯＷ ＰＡＴＨ用ルーティング変換データ
１０    情報処理装置
２０    情報処理装置
２０１  ＦＡＳＴ ＰＡＴＨルート（第２の処理ルート、第２の変換処理手段）
２０２  ＳＬＯＷ ＰＡＴＨルート（第１の処理ルート、第１の変換処理手段）
５０１  ＦＡＳＴ ＰＡＴＨルート（第２の処理ルート、第２の変換処理手段）
５０２  ＳＬＯＷ ＰＡＴＨルート（第１の処理ルート、第１の変換処理手段）
【図１】
0004766344.tif 000002
【図２】
0004766344.tif 000003
【図３】
0004766344.tif 000004
【図４】
0004766344.tif 000005
【図５】
0004766344.tif 000006