(57)【特許請求の範囲】
【請求項１】
半導体本体の表面上方に設けたマスクにおける開口を経て、該半導体本体内にドーピングを行い、前記半導体本体におけるドーピング濃度が、前記表面に対して平行な横方向に所望な分布に従って増大するように拡散工程を行って、半導体デバイスを製造する方法において、前記ドーピング分布を得るのに、マスクにおける開口間のピッチが少なくともドーピング分布の部分内にて前記横方向に次第に小さくなるマスクを用い、
片側の最小ドーピング濃度と、反対の第２側の最大ドーピング濃度との間にて徐々に変化するドーピング分布を形成し、このために、ドーピング濃度が前記最大値と前記最小値との差の1/2よりも低いドーピング分布の部分に相当する第１部分領域を有するドーピングマスクを用いると共に、少なくとも前記ドーピングマスクの前記第１部分領域における開口が少なくとも等しい幅を有し、且つこれらの開口が前記ドーピング分布の方向に見て互いに可変距離で位置付けられるようにすることを特徴とする半導体デバイスの製造方法。
【請求項２】
第２部分領域が可変幅の開口を有し、互いに隣り合って位置するこれらの開口が、少なくとも等しい幅のマスク材料の部分によって互いに離間されるようにすることを特徴とする請求項１に記載の方法。
【請求項３】
前記ドーピング分布を高圧電界効果トランジスタのドリフト領域に与えることを特徴とする請求項１又は２に記載の方法。
【請求項４】
前記トランジスタを、ソース領域、ドレイン領域、第１導電形のドリフト領域及び前記ソース領域と前記ドリフト領域との間に位置する反対の第２導電形のバック−ゲート領域を有するラテラルＤＭＯＳタイプのものとし、前記ドリフト領域におけるドーピング濃度が前記ソース領域から前記ドレイン領域の方向に増加するようにすることを特徴とする請求項３に記載の方法。
【請求項５】
前記半導体本体を電気絶縁材料性の基板上に設けたシリコン層によって形成することを特徴とする請求項４に記載の方法。
【発明の詳細な説明】
本発明は、半導体本体の表面上方に設けたマスクにおける開口を経て、該半導体本体内にドーピングを行い、前記半導体本体におけるドーピング濃度が前記表面に対して平行な横方向に所望な分布に従って増大するように拡散工程を行って、半導体デバイスを製造する方法に関するものである。
このような方法は米国特許第5,300,448号から既知である。これには、シリコン結晶の表面を覆う埋め込み酸化物層に設けた比較的薄いシリコン層におけるラテラルLDMOSタイプ(LDMOS)の高圧トランジスタが記載されている。電解強度分布が均一の最適なリサーフ(resurf)条件を得るために、トランジスタのドリフト領域のドーピング分布は、そのドーピング濃度がソースからドレインへと線形的に増加するようにしている。このようなドーピング分布の形成は、ドーピングマスクに直径がソースからドレインの方へと大きくなり、しかもほぼ一定のピッチで位置付けられる開口を設けることによって達成される。所望される線形的なドーピング分布は、高温度で、しかも長期にわたる拡散工程によって形成される。意図したドーピング分布に比較的小さな偏差がある場合でも電界が大きく揺らぐことを確かめた。電界のこうした揺らぎはイオン化及びホットキャリヤの崩壊に強い影響を与えることになるため、トランジスタの特性が損なわれることになる。本発明の目的は、従来の方法によるよりももっとスムースなドーピング分布を得ることができるドーピング方法を提供することにある。本発明の他の目的は電界強度の局所ピークによるホットキャリヤの崩壊ができるだけ少なくなる、高圧にて使用する半導体デバイスを提供することにある。
本発明は、冒頭にて述べた種類の方法において、前記ドーピングの分布を得るのに、マスクにおける開口間のピッチが、少なくともドーピング分布の部分内にて前記横方向に次第に小さくなるマスクを用いることを特徴とする。最終的に得られるドーピング分布における濃度ピークが少なくともほぼなくなり、従って、電界分布のピークもなくなることを実験により確かめた。
本発明による方法の主要な実施例では、片側における最小ドーピング濃度と、反対の第２側の最大ドーピング濃度との間にて徐々に変化するドーピング分布を形成し、このために、ドーピング濃度が前記最大値と前記最小値との差の１/２よりも低いドーピング分布の部分に相当する第1部分領域を有するドーピングマスクを用いると共に、少なくとも前記ドーピングマスクの前記第1部分領域における開口が少なくともほぼ等しい幅を有し、且つこれらの開口が前記ドーピング分布の方向に見て互いに可変距離で位置付けられるようにすることを特徴とする。第1部分領域における開口は、使用する製造プロセスで可能な最小寸法を有するように形成して、マスク開口の集中度によってドーピング濃度の広範囲にわたり局所濃度を調整できるようにするのが有利である。濃度を、もっと高いドーピング濃度に対してもマスク開口の密度によって調整する本発明による他の実施例では、第2部分領域が可変幅の開口を有し、互いに隣り合って位置するこれらの開口が、少なくともほぼ等しい幅のマスク材料の部分によって互いに離間されるようにすることを特徴とする。好ましくは、第2部分領域における開口間には製造プロセスにて可能な最小寸法を有するようにマスク部分を設けるようにする。
本発明は特定なデバイスに適うドーピング分布を得るための種々の半導体デバイスに有利に用いることができる。本発明は、高圧トランジスタにおけるドリフト領域の形成に特に有利である。本発明による方法の好適例は、前記トランジスタを、ソース領域、ドレイン領域、第1導電形のドリフト領域及び前記ソース領域と前記ドリフト領域との間に位置する反対の第2導電形のバック−ゲート領域を有するラテラルＤＭＯＳタイプのものとし、前記ドリフト領域におけるドーピング濃度が前記ソース領域から前記ドレイン領域の方向に増加するようにすることを特徴とする。トランジスタは第1導電形の表面層に形成することができ、この表面層はpn接合を経て下の領域、即ち第2導電形の基板に併合する。この場合に、ドリフト領域のドーピング分布は、濃度がソースからドレインの方向に距離の平方根に比例して高くなるようにするのが好適である。ドーピング分布が斯かる距離に応じて直線的に上昇する例では、半導体本体を電気絶縁材料性の基板上に設けられるシリコン層によって形成することを特徴とする。
本発明の上述したような特徴及び他の特徴を以下実施例につき説明するに、図面中：
図1は本発明による方法によって製造されるSOI技法でのLDMOSトランジスタの断面図であり；
図2はこのデバイスの製造中における断面図であり；
図3は製造中、イオン注入によりこのデバイスのドリフト領域に得られるドーピング分布を示し；
図4は拡散後に得られるドーピング分布を示す。
本発明をLDMOSTとも略称される高圧のラテラル２重拡散MOSトランジスタにつき説明するが、本発明は高圧ダイオード又はLIGBTタイプのトランジスタ(ラテラル絶縁ゲートバイポーラトランジスタ)の如き、他の高圧素子にも適用することができることは明らかである。
図1に示したトランジスタはSOI技法(シリコン  オン  インシュレータ)で構成するのであり、これは電気絶縁材料製の基板２の上に比較的薄いシリコン層1を具えている。本例では、基板2をその下にあるシリコン本体３の表面を覆うシリコン酸化物層で形成する。シリコン層1の厚さは、例えば0.2〜0.5μmとし、酸化物層2の厚さは、例えば3.0μmとする。本発明はこうした数値に限定されるものでなく、特定な状況に応じて他の値を選定することもできることは明らかである。シリコン本体3には所要に応じ、例えば集積回路のような他の回路素子を設けることができる。
本例のトランジスタはｎ-チャネルタイプのものであり、これはn形のソース領域４、ｐ形のバック−ゲート領域5及びｎ形のドレイン領域6を具えている。ゲート７は、トランジスタのチャネルを規定するバック−ゲート領域5の上方に設け、このゲートをゲート酸化物８によって斯かるチャネルから絶縁する。ゲート７は通常の如く、ドープした多結晶シリコン（ポリシリコン）で形成するが、これは他の適当な導電材料で形成することもできる。こうして形成したアセンブリ全体を酸化物層10で覆い、この酸化物層のソース及びドレイン領域と、ゲートの個所に接点窓を設ける。ソース領域4はゲート７に対向する個所から離れた所におけるp形のバック−ゲート領域5に金属接点９により電気的に接続され、この金属接点はソース領域とバック−ゲート領域との2領域間のpn接合を短絡する。ゲート７及びドレイン領域６はそれぞれ金属接点11及び１２に接続する。接点９、１１及び１２は、例えばAl製とすることができる。
バック−ゲート領域5及びドレイン領域６は、これら2つの領域間に介在して、トランジスタのドリフト領域を形成する高オーミック領域１３により互いに離間される。この領域１３には、トランジスタの作動中にソース4とドレイン6との間の電圧が高くなる場合に空乏領域を形成することができる。このドリフト領域をこの例ではn形とするが、他の例ではこれをp形とすることもできる。トランジスタの降伏電圧は特にドリフト領域の長さと、ドーピング濃度とによって決定される。引用した米国特許第5,300,448号に記載されているように、降伏電圧は、ドーピング濃度がソースからドレインへと線形的に増大するドーピング分布をドリフト領域に与えることによりかなり改善することができる。この既知の方法では、斯様なドーピング分布を得るのに、直径がソースからドレインの方へと予定した態様で次第に大きくなる開口を有しているドーピングマスクを用いて行っている。
実際上、斯様な既知の方法によってもかなりスムースなドーピング分布を得ることができが、電界の揺らぎが生じることがしばしばあり、これがイオン化及びホットキャリヤの崩壊に強い影響を及ぼして、デバイスの動作中の特性を損ねたりすることがあることを確かめた。このような欠点は、ドーピング分布、従って電界の揺らぎをあまり強くしない本発明によるドーピング法を用いることにより少なくともほぼなくすことができる。図２はデバイスの製造中の断面をドーピングマスク１５と一緒に示したもので、フォトレジスト層で構成するこのドーピングマスクは暫定酸化物層１４によって覆われるシリコン層１の表面上に設けるのであり、このドーピングマスクに開口１６，１８を通常の方法にて形成する。なお、図面にはシリコン層1のドリフト領域１３を示してあるだけである。本例のマスク15は2領域、即ち、平均ドーピング濃度が最大ドーピング濃度の50％以下であるライン１７の左側の第１領域と、平均ドーピング濃度が最大ドーピング濃度の50％よりも高いライン17の右側の第2領域とを具えている。マスクの第1領域は、寸法が等しいか、又はほぼ等しく、且つ左から右へ次第に小さくなる相対離間空間で配置される開口１６を具えている。これらの開口の寸法は使用する製造プロセスでの最小寸法として、開口の密度をできるだけ好都合に選定し得るようにするのが好適である。本例では、開口16の直径を約1.5μmとする。開口16間のピッチは、左から右へと次第に小さくし、バック−ゲート領域５に隣接する所での約10μmからライン17に隣接する所での約1.5μmへと小さくする。高いドーピング濃度を有する第2領域、即ち、ライン17の右側の領域におけるマスクには、直径が左から右へと次第に大きくなり、且つ例えば製造プロセスでの最小可能寸法の固定幅を有するマスクの介在部分によって相対的に離間される開口18を設ける。これらのマスク部分の幅は、例えば1.5μmとする。開口18の寸法はライン１７から例えば1.5μm、2μm、3μm、...等の寸法で次第に大きくなる。
シリコン層1は、マスク15の開口１６，１８を経て注入によりこの層に与えられるn形のドーパント、例えばＰイオンでドープされる。注入するイオンのドーズ量は、例えば１*１０13〜２*１０13Ｐイオン/cm2に選定する。シリコン層１の厚さが約0.3μmの場合に、このようなドーズ量によって、(酸化物層内へのドーパントの損失を無視し得るものとすれば)ドーピング濃度は3.5*〜７*１０17Ｐ原子/cm3になる。Pの代わりにＡsイオンを用いることもできることは勿論である。しかし、Pの方が拡散率が高いから好適である。図3は注入工程後のドーピング濃度を縦列１９の高さの形態にて示したものである。この図における水平軸はシリコン層における位置(μmで)を示している。
マスク15は注入工程後に取り除き、デバイスに例えば36時間の間、１１００℃の温度で長期の拡散工程を受けさせた。この拡散工程によりドーピング濃度の局所ピークは少なくともほぼ平滑化され、実際上図４に示すような線形ドーピング分布が得られた。比較実験の結果、この分布は、直径が異なり、しかもピッチが一定な開口を有するマスクでの従来法によって得られる分布よりもかなりスムースになることが判った。
ドリフト領域の形成後には、バック−ゲート領域、ソース及びドレイン領域、ゲートを有するゲート酸化物、酸化物層１０及び金属接点を形成するための本来既知の他の必要なプロセス工程をデバイスに受けさせることができる。こうしたプロセス工程についてのもっと詳しい説明は引用した米国特許第5,300,448号に記載されている。
ドーピング分布が比較的スムースになるから、ドリフト領域における電界が比較的弱くなり、これによりイオン化に与える影響が著しく低減するため、トランジスタの特性の強固性が改善されることになる。このような利点はトランジスタ以外の、ダイオード又はLIGBTの如き高圧素子でも得られることは明らかである。
上述した例では、トランジスタをSOI技法(シリコンを絶縁体の上に設ける)にて構成し、これにて線形のドーピング分布が得られるようにした。トランジスタを単結晶のシリコン基板の表面に設け、且つドリフト領域をカット−オフpn接合によって基板から電気的に絶縁する他の例では、濃度が距離の平方根に従って上昇するドーピング分布が所望される。このようなドーピング分布も本発明による方法によって有利に得ることができる。本発明は上述した実施例のみに限定されるものでなく、本発明の範疇内で幾多の変更を加え得ることは当業者に明らかである。従って、上述した例の導電形は逆にすることもできる。シリコン酸化物層の代わりに、異なる材料製の他の誘電層を用いることもできる。シリコンの代わりに、SiCの半導体本体を用いることもできる。
【図１】
0004634546.tif 000002
【図２】
0004634546.tif 000003
【図３】
0004634546.tif 000004
【図４】
0004634546.tif 000005