(57)【特許請求の範囲】
【請求項１】
フォトセンサを有する電子コンポーネントであって、前記フォトセンサは：
表面を有する、第１導電型の半導体材料；
前記半導体材料の一部の上にあり、かつ第１および第２端部を有する移動ゲート；
第１幅を有する第１部分、第２幅を有する第２部分、および第３幅を有する第３部分を備えた第２導電型の第１被ドーピング領域であって、
前記第１部分は前記移動ゲートに隣接し、
前記第２部分は前記第１部分と前記第３部分との間にあり、かつ、前記第１部分および前記第３部分に隣接し、
前記第１，第２および第３部分を通る各々の電子経路は前記第１端部において終端し、
前記第１幅、前記第２幅および前記第３幅は、それぞれ、前記第１部分、前記第２部分および前記第３部分の電子経路に垂直な方向の幅であり、
そして前記第２幅は前記第１幅および前記第３幅より大きく、
前記第１部分の前記電子経路に平行な方向の長さは、０．３マイクロメートル未満である、第１被ドーピング領域；
を具備することを特徴とする電子コンポーネント。
【請求項２】
前記第１被ドーピング領域はさらに電子経路および第４幅を有する第４部分を備え、前記第４幅は、前記第４部分の前記電子経路に垂直な方向であり、該第４部分は前記第３部分に隣接し、かつ前記第４幅は前記第３幅より小さいことを特徴とする請求項１記載の電子コンポーネント。
【請求項３】
前記第１被ドーピング領域はさらに電子経路および第５幅を有する第５部分を備え、前記第５幅は、前記第５部分の前記電子経路に垂直な方向であり、該第５部分は前記第３部分に隣接し、かつ前記第５幅は前記第３幅より小さいことを特徴とする請求項２記載の電子コンポーネント。
【請求項４】
フォトセンサを有する電子コンポーネントであって、前記フォトセンサは：
表面を有する、第１導電型の半導体材料；
前記半導体材料の一部の上にあり、かつ第１および第２端部を有する移動ゲート；
前記第１端部に隣接する第２導電型の第１被ドーピング領域；
前記第２端部に隣接し、あるチャネル幅を有する第２導電型の第２被ドーピング領域；
前記第２被ドーピング領域に隣接し、第２導電型の第３被ドーピング領域であって、前記第２被ドーピング領域への第１電子経路を有しかつ前記チャネル幅より大きな、前記第１電子経路に垂直な方向の第１最大幅を有する、第３被ドーピング領域；
前記第３被ドーピング領域に隣接し第２導電型の第４被ドーピング領域であって、前記第１電子経路に結合された第２電子経路を有しかつ前記第１最大幅より小さな、前記第２電子経路に垂直な方向の第２最大幅を有する、第４被ドーピング領域；および
前記第３被ドーピング領域に隣接する第２導電型の第５被ドーピング領域であって、前記第１電子経路に結合された第３電子経路を有しかつ前記第１最大幅より小さな、前記第３電子経路に垂直な方向の第３最大幅を有する、第５被ドーピング領域；
を具備し、
前記第２被ドーピング領域の前記チャネル幅は、前記第２被ドーピング領域の前記第１電子経路に垂直な方向であり、
前記第２被ドーピング領域のチャネル長は、前記第２被ドーピング領域の前記第１電子経路に平行な方向であり、かつ、０．３マイクロメートル未満である、
ことを特徴とする電子コンポーネント。
【請求項５】
フォトセンサを有する電子コンポーネントであって、前記フォトセンサは：
表面を有する半導体材料；
第１導電型の前記半導体材料の一部の上にあり、かつ端部を有する移動ゲート；
第１幅を有する第１部分、第２幅を有する第２部分、第３幅を有する第３部分、および、前記第３部分内に位置するフィールド酸化物のアイランドを備えた第２導電型の第１被ドーピング領域；
を具備し、
前記第１部分は前記移動ゲートに隣接し、前記第２部分は前記第１部分と前記第３部分との間にあり、かつ、前記第１部分および前記第３部分に隣接し、
前記第１，第２および第３部分を通る各々の電子経路は前記端部において終端し、
前記第１幅、前記第２幅および前記第３幅は、それぞれ、前記第１部分、前記第２部分および前記第３部分の電子経路に垂直な方向の幅であり、
そして前記第２幅は前記第１幅および前記第３幅より大きい、
ことを特徴とする電子コンポーネント。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、一般に、電子コンポーネントに関し、さらに詳しくは、光信号を検出できる電子コンポーネントに関する。
【０００２】
【従来の技術】
カメラ，スキャナ，バイオメトリック・システムなどのイメージ・センサ用途は、イメージを検出するために固体(solid state)電子コンポーネントを利用する場合が多い。一般に、電子コンポーネントは、一つの半導体チップ上で信号処理および制御回路と集積されたイメージ検出デバイスからなるピクセル・セル(pixel cells)を含む。イメージ検出デバイスと信号処理および制御回路とを集積することは、その製造のために従来の処理技術を利用できるので、低コスト化および高出力化の利点を提供する。
【０００３】
動作時に、光信号からのフォトン(photons)はイメージ検出デバイスに当り、それにより電子・正孔対(electron-hole pairs)を生成する。一方の電荷種(charge species)を除去するために、電圧がイメージ検出デバイスに印加され、一方、他方の電荷種はイメージ検出領域に蓄積される。その後、イメージ検出領域に蓄積された電荷種は除去される。信号処理および制御回路は、イメージ検出領域から除去された電荷量を測定し、この測定値を、イメージ検出デバイスによって検出される光信号の強度を示す値に変換する。しかし、イメージ検出領域の構成により、イメージ検出領域に蓄積された全ての電荷種が除去できるわけではない。残った電荷種は、ピクセル・セルの感度を低下させ、その結果、残像(image lag)が生じる。
【０００４】
【発明が解決しようとする課題】
従って、イメージ検出デバイスから除去される電荷量を増加するための構造および方法を有することは有利である。また、この構造が標準的な処理技術を利用して製造可能であることはさらに有利である。
【０００５】
【実施例】
図示を簡単かつ明瞭にするため、図面における要素は必ずしも縮尺通りではなく、図面を通じて同じ参照番号は同じ要素を表すものとする。
【０００６】
一般に、本発明は、例えば、フォトセンサ(photosensor)などのイメージ検出デバイスを有するピクセル・セルによって構成される電子コンポーネントおよびこのピクセル・セルにおける電荷移動(charge transfer)効率を改善させるための方法を提供する。一般に、４トランジスタ・ピクセル・セルは、イメージ検出デバイス，電荷移動デバイス，ソース・ノード，リセット・デバイス，バッファ・デバイスおよび行選択(row select)デバイスを含む。イメージ検出デバイスは、光がイメージ検出デバイスに当ることに応答して、電荷種を収集するためのイメージ検出領域を有する。次に、電荷移動デバイスは、イメージ検出領域に蓄積された電荷をソース・ノードに移動すべく活性化される。移動される電荷の数は、ピクセル・セルによって受光される光の強度を求めるために定量化される。本発明者は、静電バリアを形成して、イメージ検出領域に蓄積された全ての電荷の除去を妨げるイメージ検出領域の構成に欠点を発見した。この問題に対する一つの解決方法では、移動ゲート(transfer gate)を活性化するための電圧を増加する。しかし、この解決方法は、イメージ検出デバイスの消費電力を増加し、しかもイメージ検出領域に蓄積された全ての電荷を除去しない。別の解決方法では、移動ゲートの下に追加の被ドーピング領域を形成する。この解決方法の欠点は、追加の処理工程を必要とし、そのため製造コストが増加し、ピクセル・セルを製造する際のサイクル時間が増加することである。
【０００７】
図１は、従来のピクセル・セルの一部１０の上面図であり、従来のピクセル・セルに共通の問題点を示すためのものである。具体的には、図１は、イメージ検出デバイス１１と、移動ゲート１２と、ソース・ノード２２とを有するピクセル・セルの一部の上面図を示す。イメージ検出デバイス１１は半導体基板１３に形成され、フィールド酸化物１５によって囲まれた活性検出領域１４を有する。活性検出領域１４はＵ字型の領域であり、主領域(primary region)１７と、ネック領域(neck region)１８と、ゲート領域(gate region)１９とによって構成される。また、活性検出領域１４はイメージ検出領域ともいう。領域１７は、電荷が収集される大きなセンサ領域なので、主領域という。領域１８は、主領域１７をゲート領域１９に接続し、かつ主領域１７およびゲート領域１９よりも狭いので、ネック領域という。領域１９は、移動ゲート１２に近接しているのでゲート領域という。
【０００８】
主領域１７は、４つの辺と幅Ｗ17を有する方形領域である。ネック領域１８は、幅Ｗ18と、主領域１７から延在する第１端部とを有する矩形領域である。ネック領域１８の幅Ｗ18は、主領域１７の幅Ｗ17よりも小さい。ネック領域１８の第２端部は、ゲート領域１９に接続され、かつゲート領域１９と連続している。ゲート領域１９は、移動ゲート１２の第１辺に隣接し、幅Ｗ19を有する。なお、ネック領域１８の幅Ｗ18は主領域１７の幅Ｗ17およびゲート領域１９の幅Ｗ19よりも小さいことを理解されたい。ソース・ノード２２は、移動ゲート１２の第２辺に隣接する。
【０００９】
基準線２４は、電荷が移動する基準点２６と２７との間の経路を示すに過ぎず、これについては図２を参照してさらに説明する。
【００１０】
イメージ検出デバイス１１の目的は、イメージ検出デバイス１１がイメージ検出モードのときに、イメージによって生成される光信号を捕捉することである。特に、光信号からのフォトンは活性検出領域１４に当り、電子・正孔対を生成して、この電子・正孔対はイメージ検出領域１４内に蓄積電荷を生成する。イメージ検出領域１４に蓄積された電荷量は、イメージ検出デバイス１１によって検出される光信号の強度に比例する。
【００１１】
イメージが捕捉された後、イメージ検出領域１４に蓄積された電荷量は測定され、それにより光信号の強度を求めることができる。蓄積電荷は、ソース・ノード２２に電圧を印加して、移動ゲート１２をイネーブルすることによって抽出される。この手順はイメージ検出領域１４に蓄積されたほとんどの電荷を抽出するが、ネック領域１８は、イメージ検出領域１４に蓄積された電荷の全てをこの領域から抽出あるいは除去することを阻止する電位バリアを形成する。
【００１２】
ネック領域１８の影響については、図２に示す静電図(electrostatic diagram)２３において実証され、これについて図１とともに説明する。静電図２３は、移動ゲート１２がイネーブルされない、すなわち、オフのときの、イメージ検出領域１４に蓄積された電荷量を示すグラフである。静電図２３は、基準線２４におけるイメージ検出領域１４，移動ゲート１２およびソース・ノード２２（図１を参照）でのマイクロメートル単位の位置を表す「ｘ軸」２０を有する。基準線２４は静電図２３の説明を助けるために挿入されており、ここで基準線２４は、移動ゲート１２から離れた点２６から開始する「ｘ軸」に沿った位置に相当する。基準線２４は、イメージ検出領域１４および移動ゲート１２を横断して、ソース・ノード２２付近の点２７において終端する。基準点２６，２７は、「ｘ軸」上に示されている。なお、基準線２４は、蓄積電荷がイメージ検出領域１４から除去される際の電流の方向を表すことを理解されたい。
【００１３】
静電図２３の理解をさらに促すために、領域１７，１８，１９，２２と、移動ゲート１２の位置を示す括弧(bracket)を追加している。よって、主領域１７は、番号１７’と記された括弧によって識別され、ネック領域１８は、番号１８’と記された括弧によって識別され、ゲート領域１９は、１９’と記された括弧によって識別され、移動ゲート１２は、１２’と記された括弧によって識別され、ソース・ノード２２は、２２’と記された括弧によって識別される。
【００１４】
また、静電図２３は、基準線２４に沿った各点におけるボルト（Ｖ）単位のピニング電位(pinning potential)を表す「ｙ軸」２９を有する。ピニング電位とは、イメージ検出領域１４の特定の位置から全ての蓄積電子を除去するために必要な電圧のことである。基準線２４に沿ったイメージ検出領域１４のピニング電位は、電位線３３として図２において示される。言い換えると、電位線３３は、デバイス１１が光イメージを検出している、すなわちイメージ検出モードで動作しているときの、イメージ検出デバイス１１の電位ウェル(potential well)図を表す。電荷がイメージ検出デバイス１１において収集・蓄積されると、電荷はピニング電位の最も高い位置に流れる。イメージ検出領域１４、すなわち、主領域１７，ネック領域１８およびゲート領域１９、に蓄積された電荷量は、斜線部３４によって表される。なお、移動ゲート１２は活性化されていないので、ゲート領域１９とソース領域２２との間に静電バリアが存在する。従って、ソース領域２２における電荷量はわずかであり、そのため、ソース領域２２を表す静電図２３の部分には斜線部が存在しない。静電バリアの高さは、矢印３０によって示される。
【００１５】
ここで図３を参照して、電位がソース領域２２に印加され、移動ゲート１２がイネーブルされている、すなわち、オンまたは活性化されているときの、イメージ検出領域１４に蓄積された電荷量を表す静電図３８を示す。ネック領域１８およびゲート領域１９に蓄積された電荷は、ネック領域１８およびゲート領域１９における斜線部の不在およびソース領域２２における斜線部３９の存在によって示されるように、ソース領域２２に移動している。ただし、電荷の一部は主領域１７に残っている。
【００１６】
従って、電圧がソース領域２２に印加され、移動ゲート１２がイネーブルされても、イメージ検出領域１１に蓄積された電荷の全てはソース領域２２に移動されない。これは、ネック領域１８におけるイメージ検出領域１４の物理的な狭域化が静電バリア（図３において矢印３０’によって表される）を形成し、これが主領域１７における電荷の一部をソース領域２２に移動するのを阻止するためである。静電バリアの高さは、ネック領域１８の有効幅に反比例する。すなわち、ネック領域１８の幅が小さくなるにつれて、バリアの高さは増加し、イメージ検出領域１４に残る蓄積電荷量は増加する。
【００１７】
なお、静電バリアの幅は、基準線２４に沿ったネック領域１８の長さに比例することに留意されたい。一般に、静電図３８（図３）に示す静電バリアの幅は、このバリアの高さほど大きくない。ネック領域１８の長さが十分短ければ、イメージ検出領域１４に蓄積される電荷は、ネック領域１８によって形成される静電バリアを克服できる。これは、静電バリアの幅が十分狭くて、蓄積電荷が静電バリアを貫通(tunnel)できる場合に可能となる。従来のイメージ検出デバイスでは、静電バリアの幅は十分大きいので、蓄積電荷は静電バリアを貫通できない。
【００１８】
図４は、本発明の第１実施例によるピクセル・セルの一部４０の上面図である。図４に示すものは、イメージ検出デバイス４１，移動ゲート４２およびソース・ノード４３の上面図である。イメージ検出デバイス４１は半導体基板に形成され、フィールド酸化物４８によって囲まれた活性検出領域４７を有する。イメージ検出領域４７は、先細り領域(tapered region)によって区切られた矩形領域からなる。具体的には、デバイス幅Ｗ49を有する矩形領域４９は、移動ゲート４２に隣接する。デバイス幅Ｗ49は、矩形領域４９において実質的に一定である。先細り領域５０は、矩形領域５１を矩形領域４９に結合する。先細り領域５０は、矩形領域４９に近いほうが広く、また矩形領域５１に近いほうが狭い可変デバイス幅Ｗ50を有する、すなわち、先細り領域５０は、矩形領域４９から離れるにつれて先細る、すなわち狭まる。矩形領域５１は、実質的に一定であるデバイス幅Ｗ51を有する。
【００１９】
矩形領域５１は、先細り領域５２によって矩形領域５３に結合される。先細り領域５２は、矩形領域５０に近いほうが広く、また矩形領域５３に近いほうが狭い可変デバイス幅Ｗ52を有する。矩形領域５３は、実質的に一定であるデバイス幅Ｗ53を有する。なお、サブ領域の幅は、このサブ領域の２つの対置する辺の間の最少距離であることを理解されたい。
【００２０】
矩形領域４９，５１，５３は、実質的に均等な幅Ｗ49，Ｗ５１，Ｗ53をそれぞれ有し、ここで矩形領域５３の幅は矩形領域５１の幅よりも小さく、矩形領域５１の幅は矩形領域４９の幅よりも小さい、すなわち、Ｗ53＜Ｗ51＜Ｗ49である。なお、第１実施例に従って、領域のデバイス幅は、電流が流れる方向におけるこの領域の最も狭い幅であることを理解されたい。従って、矩形領域４９，５１のデバイス幅は、これらの領域の矩形形状の長さである。先細り領域５０は、矩形領域５１の幅と矩形領域４９の幅との間の範囲である幅Ｗ50を有する、すなわち、Ｗ51≦Ｗ50≦Ｗ49である。先細り領域５２は、矩形領域５３の幅と矩形領域５１の幅との間の範囲である幅Ｗ52を有する、すなわち、Ｗ53≦Ｗ52＜Ｗ51である。
【００２１】
従って、イメージ検出領域４７の幅は、移動ゲート４２に近接する矩形領域において最も広く、矩形領域５３、すなわち、移動ゲート４２から離れた矩形領域、に向かう方向で減少する。
【００２２】
基準線５４は、点５６と点５７との間の経路を示すに過ぎず、これについては図７を参照してさらに説明する。
【００２３】
図５は、図４の断面線５−５からみた、イメージ検出デバイス４１の断面図である。図５に示すものは、その上に設けられたエピタキシャル層４５を有する半導体基板４４からなる半導体材料である。一例として、半導体基板４４およびエピタキシャル層４５はＰ型導電性であり、ここで半導体基板４４におけるＰ型ドーパントの濃度は、エピタキシャル層４５におけるＰ型ドーパントの濃度よりも大きい。半導体材料は、その上にゲート酸化物層５５が設けられた主面４６を有する。移動ゲート４２は、ゲート酸化物層５５の一部の上に形成される。さらに、フィールド酸化物４８の一部はエピタキシャル層４５の上に形成される。
【００２４】
フィールド領域６８は、フィールド酸化物４８の下に形成される。Ｎ型導電性のフォトダイオード・ウェル６７は、主面４６からエピタキシャル層４５内に延在する。イメージ検出デバイス４１がピンド・フォトダイオード(pinned photodiode)である場合、ピニング領域６９はエピタキシャル層４５に形成される。一例として、ピニング領域６９はＰ型導電性であり、フィールド注入領域(field implant region)６８から移動ゲート４２の端部まで延在する。ピニング領域６９は、フォトダイオード・ウェル６７のようにエピタキシャル層４５内までは延在しない。イメージ検出デバイス４１は、Ｎ型導電性のソース領域４３をさらに含む。
【００２５】
図示しないが、イメージ検出デバイス４１にサリサイド遮断構造(salicide blocking structure)を形成してもよい。一般に、サリサイド遮断構造は、イメージ検出デバイス４１上にサリサイドの形成を防ぐ窒化物マスクである。この構造は任意の特徴であるので、図示していない。
【００２６】
図４および図５のイメージ検出デバイス４１の部分の間の関係の理解をさらに促すために、領域４９，５０，５１，５２，５３の部分を示す括弧を追加している。従って、矩形領域４９，５１，５３は、番号４９’，５１’，５３’とそれぞれ記された括弧によって識別され、先細り領域５０，５２は、番号５０’，５２’とそれぞれ記された括弧によって識別される。
【００２７】
図６は、図４の断面６−６からみたイメージ検出デバイス４１の断面図である。なお、異なる図面における同じ参照番号は同じ要素を表すことを理解されたい。特に、半導体基板４４，エピタキシャル層４５，フォトダイオード・ウェル６７，ピニング領域６９，酸化物層５５，フィールド注入領域６８，フィールド酸化物４８および移動ゲート４２については、図４および図５を参照して説明している。図６は、移動ゲート４２に近接するイメージ検出領域の幅Ｗ49をさらに示す。幅Ｗ49は、幅Ｗ50，Ｗ51，Ｗ52，Ｗ53よりも大きい。よって、領域５０，５１，５２，５３からみた断面は、幅が次第に小さくなることを除いて、図６に示すものと同様に見える。
【００２８】
移動ゲート４２近くで広くなり、基準点５６に向かって狭くなるようにイメージ検出領域４７を構成する効果は、図７に示す静電図６０において実証され、これについて図４とともに説明する。静電図６０は、ソース領域４３に電位が印加されず、移動ゲート４２がイネーブルされない、すなわち、オフであるときの、イメージ検出領域４７に蓄積される電荷量を示すグラフである。静電図６０は、基準線５４におけるイメージ検出領域４７，移動ゲート４２およびソース・ノード４３（図４を参照）でのマイクロメートル単位の位置を表す「ｘ軸」を有する。基準線５４は、静電図６０の説明を助けるために挿入されている。基準線５４は、移動ゲート４２から離れた点５６から開始する「ｘ軸」に沿った位置に相当する。基準線５４は、イメージ検出領域４７および移動ゲート４２を横断して、ソース・ノード４３付近の点５７において終端する。基準点５６，５７は、「ｘ軸」６１上に示されている。基準線５４は、蓄積電荷がイメージ検出領域から除去される際の電流の方向を表す。
【００２９】
図６０の理解を促すため、領域４９，５０，５１，５２，５３と、移動ゲート４２の位置を示す括弧が追加されている。よって、矩形領域４９，５１，５３は、番号４９’，５１’，５３’とそれぞれ記された括弧によって識別され、先細り領域５０，５２は、番号５０’，５２’とそれぞれ記された括弧によって識別され、移動ゲート４２は、４２’と記された括弧によって識別され、ソース・ノード４３は、４３’と記された括弧によって識別される。
【００３０】
また、静電図６０は、基準線５４に沿った各点におけるボルト（Ｖ）単位のピニング電位を表す「ｙ軸」６２を有する。基準線５４に沿ったイメージ検出領域４７のピニング電位は、電位線６３として図７に示される。言い換えると、電位線６３は、デバイス４１が光イメージを検出している、すなわちイメージ検出モードで動作しているときの、イメージ検出デバイス４１の電位ウェル図を表す。電荷がイメージ検出デバイス４１に蓄積されると、電荷はピニング電位の最も高い位置に流れる。イメージ検出領域４７、すなわち、矩形領域４９，５１，５３および先細り領域５０，５２、に蓄積される電荷量は、斜線部６４によって表される。なお、移動ゲート４２は活性化されていないので、矩形領域４９とソース領域４３との間には静電バリアが存在する。従って、ソース領域４３における電荷量はわずかであり、そのため、ソース領域４３を表す静電図６３の部分には斜線部はない。静電バリアの高さは、矢印６５によって表される。
【００３１】
ここで図８を参照して、電位がソース領域４３に印加され、移動ゲート４２がイネーブルされるときの、イメージ検出領域４１に蓄積される電荷量を表す静電図６４を示す。矩形領域４９，５１，５３および先細り領域５０，５２に蓄積される電荷は、領域４９，５０，５１，５２，５３における斜線部の不在およびソース領域４３における斜線部６６の存在によって示されるように、ソース領域４３に移動している。
【００３２】
従って、本発明の第１実施例によるイメージ検出領域４７の構成を利用する場合、イメージ検出デバイス４１における実質的に全ての電荷はソース領域４３に移動する。静電バリアの高さ（図７における参照番号６５）は、イメージ検出領域４７における実質的に全ての電荷がソース領域４３に移動するように変更されている。静電バリアの高さは、矩形領域４９の有効幅に比例する。矩形領域４９の幅は、イメージ検出領域４７の矩形領域４９，５１，５３および先細り領域５０，５２のうち最も広いので、バリアの高さはこの領域において最大である。
【００３３】
図９は、本発明の第２実施例によるピクセル・セルの一部７０の上面図である。具体的には、図９は、イメージ検出デバイス７１，移動ゲート７２およびソース・ノード７３の上面図を示す。イメージ検出デバイス７１は半導体基板に形成され、活性検出領域７４を有する。イメージ検出領域７４はフィールド酸化物４８によって囲まれ、図４を参照して説明したような矩形領域４９，５１，５３および先細り領域５０，５２によって構成される。さらに、イメージ検出領域７４は、矩形領域４９の幅Ｗ49よりも小さい幅Ｗ75を有するネック領域７５を含む。ネック領域７５は、移動ゲート７２の端部７７から、端部７７に近接する矩形領域４９の端部まで延在する長さＬ75を有し、ここで長さＬ75は、０．３マイクロメートル以下の値を有する。なお、端部は辺ともいうことに留意されたい。幅Ｗ75は幅Ｗ49よりも小さいが、ネック領域７５の短い長さは、移動ゲート７２に印加される電位が、ネック領域７５によって形成される静電バリアを低下させることを可能にする。従って、第２実施例では、長さＬ75は０．３マイクロメートル以下の値に維持される。この状態では、イメージ検出デバイス７１の静電図は、図７および図８に示すイメージ検出デバイス４１の静電図と同じである。
【００３４】
図１０は、本発明の第３実施例によるピクセル・セルの一部８０の上面図を示す。具体的には、図１０は、イメージ検出デバイス８１，移動ゲート８２およびソース・ノード８３の上面図を示す。イメージ検出デバイス８１は半導体基板に形成され、活性検出領域８６を有する。活性検出領域８６はフィールド酸化物８８によって囲まれ、ネック領域８９，主領域９０および段差領域(stepped region)９１によって構成される。ネック領域８９は、移動ゲート８２の端部８５に近接する矩形領域である。ネック領域８９は、移動ゲート８２の端部８５から延在する、２つの対置する端部９２，９３を有する。端部は、辺ともいう。端部９２，９３の長さは、約０．３マイクロメートルよりも小さい。本実施例はネック領域８９を含むが、これは本発明を制限するものではないことを理解されたい。例えば、ネック領域はイメージ検出デバイス８１においてなくてもよく、また移動ゲート８２の端部８５はイメージ検出領域８６の端部９４に重複してもよい。
【００３５】
主領域９０は、対置する端部９４，９５と、対置する端部９６，９７とを有する矩形領域である。主領域９０の角(corner)９８，９９は斜角または先細りとなるように示されているが、これは本発明を制限するものではない。当業者であれば理解されるように、斜角(beveling)は、所望の電位分布を維持するために，必要に応じて利用してもよい。端部９４，９５は、互いに実質的に平行であり、デバイス幅Ｗ90によって互いに離間している。なお、イメージ検出領域８６は連続した構造であることを理解されたい。よって、主領域９０に近接する端部９２と９３との間のネック領域８９の部分は、主領域９０と連続している。
【００３６】
イメージ検出領域８６は、段差付き(stepped)またはギザギザ状(serrated)の領域９１をさらに含む。段差領域９１は、実質的に直線的またはまっすぐな端部１０２と、ギザギザ端部１０３とを有する。ギザギザ端部１０３のため、段差領域は複数の隣接する矩形領域によって構成されるものとして説明でき、ここで端部１０２は各隣接する矩形領域に共通であり、各隣接する矩形領域は、隣接する矩形領域のデバイス幅とは異なる実質的に均等なデバイス幅を有する。具体的には、段差領域９１は、対置する端部１０２，１０６と、デバイス幅Ｗ104とを有する矩形領域１０４；対置する端部１０２，１０９と、デバイス幅Ｗ108とを有する矩形領域１０８；対置する端部１０２，１１１と、デバイス幅Ｗ110とを有する矩形領域１１０；および対置する端部１０２，１１３と、デバイス幅Ｗ112とを有する矩形領域１１２によって構成される。端部１０６，１０６，１１１，１１３は、協働して端部１０３を形成する。デバイス幅Ｗ104はデバイス幅Ｗ108よりも大きく、デバイス幅Ｗ108はデバイス幅Ｗ110よりも大きく、デバイス幅Ｗ110はデバイス幅Ｗ112よりも大きい、すなわち、Ｗ104＞Ｗ108＞Ｗ110＞Ｗ112である。イメージ検出領域８６は、連続した構造である。よって、主領域９０に近接する端部１０２と１０６との間のギザギザ領域１０４の部分は、主領域９０と連続する。同様に、端部１０２と１０９との間のギザギザ領域１０８の部分は、ギザギザ領域１０４と連続しており、端部１０２と１１１との間のギザギザ領域１１０の部分は、ギザギザ領域１０８と連続しており、端部１０２と１１３との間のギザギザ領域１１２の部分は、ギザギザ領域１１０と連続している。４つの矩形領域について図説してきたが、これは本発明を制限するものではないことを理解されたい。例えば、４つ以上または以下の矩形領域があってもよい。
【００３７】
従って、イメージ検出領域８６の幅は、主領域９０、すなわち、移動ゲート８２に近接する領域、において最も広く、段差領域９１に向かう、すなわち、移動ゲート８２から離れる方向で減少する。
【００３８】
基準線１１６は、点１１７と１１８との間の経路を示すに過ぎず、これについては図１１および図１２を参照してさらに説明する。
【００３９】
移動ゲート８２近くで広くなり、基準点１１７に向かって狭くなるようにイメージ検出領域８６を構成する効果は、図１１に示す静電図１２０において実証され、これについて図１０とともに説明する。静電図１２０は、ソース領域８６に電位を印加せず、移動ゲート８２がイネーブルさていない、すなわち、オフであるときの、イメージ検出領域８６に蓄積された電荷量を表すグラフである。静電図１２０は、イメージ検出領域８６、移動ゲート８２およびソース・ノード８３（図１０を参照）でのマイクロメートル単位の位置を表す「ｘ軸」１２１を有する。説明を助けるため、基準線１１６（図１０に図示）は、「ｘ軸」に沿った位置に相当し、移動ゲート８２から最も離れた点１１７から開始し、イメージ検出領域８６および移動ゲート８２を横断して、ソース・ノード８３以降の点１１８において終点する。基準点１１７，１１８は、「ｘ軸」１２１上に示されている。基準線１１６は、蓄積電荷がイメージ検出領域８６から除去される際の電流の方向を表す。
【００４０】
図１２０の理解を促すため、段差領域９１（すなわち、領域１１２，１１０，１０８，１０４），主領域９０，ネック領域８９，移動ゲート８２およびソース領域８３の部分を表す括弧が追加されている。よって、領域９１，９０，８９は、番号９１’，９０’，８９’とそれぞれ記された括弧によって識別され、領域９１の矩形領域１１２，１１０，１０８，１０４は、番号１１２’，１１０’，１０８’，１０４’と記された括弧によって識別され、移動ゲート８２は、８２’と記された括弧によって識別され、ソース・ノード８３は、８３’と記された括弧によって識別される。
【００４１】
また、静電図１２０は、基準線１１６に沿った各点におけるボルト（Ｖ）単位のピニング電圧を表す「ｙ軸」１２２を有する。基準線１１６に沿ったイメージ検出領域８６のピニング電位は、電位線１２３として図１１において示される。言い換えると、電位線１２３は、デバイス８１が光イメージを検出している，すなわちイメージ検出モードで動作しているときの、イメージ検出デバイス８１の電位ウェル図を表す。電荷がイメージ検出デバイス８１に蓄積されると、電荷はピニング電位の最も高い位置に流れる。イメージ検出領域８６，すなわち、領域８９，９０，９１に蓄積された電荷量は、斜線部１２４によって表される。なお、移動ゲート８２は活性化されていないので、イメージ検出領域９０とソース領域８３との間に静電バリアが存在することに留意されたい。従って、ソース領域８３における電荷量はわずかであり、よって、ソース領域８３を表す静電図１２３の部分には斜線部はない。静電バリアの高さは、矢印１２５によって表される。
【００４２】
ここで図１２を参照して、ソース領域８３に電位が印加され、移動ゲートがイネーブルされるときの、イメージ検出領域８１に蓄積される電荷量を表す静電図１２７を示す。領域８９，９０，９１に蓄積される電荷は、領域８９，９０，９１における斜線部の不在およびソース領域８３における斜線部１２８の存在によって示されるように、ソース領域８３に移動している。
【００４３】
従って、本発明の本実施例によるイメージ検出領域８６の構成を利用する場合、イメージ検出領域８１における実質的に全ての電荷はソース領域８３に移動する。電子バリアの高さ（図１１における参照番号１２５）は、イメージ検出領域８６における実質的に全ての電荷がソース領域８３に移動するように変更されている。静電バリアの高さは、主領域９０の有効デバイス幅に比例する。主領域９０のデバイス幅は、領域９０，９１のうち最も広いので、バリアの高さはこの領域において最大となる。
【００４４】
図１３は、本発明の第４実施例のよるピクセル・セルの一部１３０の上面図である。具体的には、図１３は、イメージ検出デバイス１３１，移動ゲート８２およびソース・ノード８３の上面図を示す。イメージ検出デバイス１３１は半導体基板に形成され、活性検出領域１３２を有する。イメージ検出領域１３２は、フィールド酸化物８８によって囲まれ、ネック領域８９，主領域９０および拡張主領域(extended primary region)１３３によって構成される。なお、異なる図面における同じ参照番号は同じ要素を表すことを理解されたい。特に、ネック領域８９および主領域９０については、図１０を参照して説明している。
【００４５】
拡張主領域１３３は、対置する端部１３６，１３７と、端部１３８とを有する矩形領域である。拡張主領域１３３の角１４１，１４２は斜角または先細りとなるように示されているが、これは本発明を制限するものではない。当業者であれば理解されるように、斜角は、所望の電位分布を維持するために，必要に応じて利用してもよい。対置する端部１４４，１４５および対置する端部１４６，１４７を有するフィールド酸化物のアイランド(island)１４３は、拡張主領域１３３に配置される。フィールド酸化物アイランド１４３は、主領域９０内に延在するように示されているが、これは本発明を制限するものではないことを理解されたい。例えば、フィールド酸化物アイランド１４３は、拡張主領域１３３にのみ存在してもよい。フィールド酸化物アイランド１４３は、拡張主領域１３３内のデバイス幅がデバイス幅Ｗ90よりも小さくなるように、拡張主領域１３３内のデバイス幅を短くする働きがある。第４実施例に従って、拡張主領域は５つのサブ領域１５１，１５２，１５３，１５４，１５５を有し、ここで各サブ領域１５１，１５２，１５３，１５４，１５５は独自のデバイス幅を有する。具体的には、サブ領域１５１は、端部１３６から端部１４４まで延在するデバイス幅Ｗ151を有し、サブ領域１５２は、端部１４８から端部１５７まで延在するでバス幅Ｗ152を有し，サブ領域１５３は、端部１３８から端部１４６まで延在するデバイス幅Ｗ153を有し、サブ領域１５４は、端部１４９から端部１５８まで延在するデバイス幅Ｗ154を有し、サブ領域１５５は、端部１３７から端部１４５まで延在するデバイス幅Ｗ155を有する。なお、領域のデバイス幅は、この領域の２つの対置する端部の間の最短距離であることを理解されたい。さらに、デバイス幅Ｗ89，Ｗ90，Ｗ151，Ｗ152，Ｗ153，Ｗ154，Ｗ155は等しくてもよく、あるいはデバイス幅Ｗ153がデバイス幅Ｗ152，Ｗ154よりも小さいか等しく、デバイス幅Ｗ152，Ｗ154がデバイス幅Ｗ151，Ｗ155よりも小さいか等しく、デバイス幅Ｗ151，Ｗ155がデバイス幅Ｗ89，Ｗ90よりも小さいか等しい、すなわち、Ｗ153≦Ｗ152，Ｗ154≦Ｗ151，Ｗ155≦Ｗ89，Ｗ90となるように設定してもよい。従って、イメージ検出領域１３２の幅は、移動ゲート８２に近接するイメージ検出領域１３３の部分において最も広く、アイランド付近に向かう、すなわち、移動ゲート８２から離れる方向で減少する。
【００４６】
イメージ検出領域１３２は、連続した構造である。よって、サブ領域１５１，１５２，１５３，１５４，１５５は互いに連続しており、また主領域９０とも連続している。すなわち、ネック領域８９，主領域９０および拡張主領域１３２は、連続した構造を形成する。一つのフィールド酸化物アイランドのみを図示しているが、これは本発明を制限するものではない、すなわち、主領域９０および拡張主領域１３２に一つまたははそれ以上のフィールド酸化物アイランドを形成してもよい。さらに、フィールド酸化物アイランド１４３の形状は，本発明を制限するものではない。例えば、フィールド酸化物アイランドは，３つの辺，４つの辺、５つの辺，７つの辺などを有することができる。
【００４７】
イメージ検出デバイス１３１は、図１１および図１２にそれぞれ示す静電図１２０，１２７と同様な静電図を有する。
【００４８】
図１４は、本発明の第５実施例によるピクセル・セルの一部１８０の上面図である。具体的には、図１４は、イメージ検出デバイス１８１，移動ゲート８２およびソース・ノード８３の上面図を示す。イメージ検出デバイス１８１は半導体基板に形成され、活性検出領域１８２を有する。イメージ検出領域１８２はフィールド酸化物８８によって囲まれ、ネック領域８９，主領域９０および拡張主領域１８３によって構成される。なお、異なる図面における同じ参照番号は同じ要素を表すことを理解されたい。特に、ネック領域８９および主領域９０については、図１０を参照して説明している。
【００４９】
拡張主領域１８３は、２つの矩形拡張部１８６，１８７からなる。拡張部１８６，１８７は、フィンガ(finger)またはタブ(tab)ともいう。拡張部１８６は、２つの対置する端部１８８，１８９と、端部１９０と、先細り角１９１，１９２とを有する。拡張部１８６は、端部１８８から１９８まで延在するデバイス幅Ｗ186を有する。拡張部１８７は、２つの対置する端部１９５，１９６と、端部１９７と、先細り角１９８，１９９とを有する。拡張部１８７は、端部１９５から１９７まで延在するデバイス幅Ｗ187を有する。デバイス幅Ｗ186，Ｗ187は、好ましくは等しい。デバイス幅Ｗ186，Ｗ187は、デバイス幅Ｗ89，Ｗ90よりも小さいか等しい。従って、イメージ検出領域１８２の幅は、移動ゲート８２に近接するイメージ検出領域１８３の部分において最も広く、拡張部１８６，１８７に向かう、すなわち、移動ゲート８２から離れる方向で減少する。
【００５０】
イメージ検出領域１８２は連続した構造である。よって、拡張部１８６，１８７は主領域９０と連続している。すなわち、ネック領域８９，主領域９０および拡張主領域１３２は、連続した構造を形成する。拡張部の数は本発明を制限するものではない、すなわち、３つ以上のフィールド拡張部があってもよい。
【００５１】
イメージ検出デバイス１８１は、図１１および図１２にそれぞれ示す静電図１２０，１２７と同様な静電図を有する。
【００５２】
図１５は、本発明の第６実施例によるピクセル・セルの一部２１０の上面図である。具体的には、図１５は、イメージ検出デバイス２１１，移動ゲート８２およびソース・ノード８３の上面図を示す。イメージ検出デバイス２１１は半導体基板に形成され、活性検出領域２１２を有する。イメージ検出領域２１２は、フィールド酸化物８８によって囲まれ、ネック領域８９，主領域９０および拡張主領域２１３によって構成される。なお、異なる図面における同じ参照番号は同じ要素を表すことを理解されたい。特に、ネック領域８９および主領域９０については、図１０を参照して説明している。
【００５３】
拡張主領域２１３は、２つの矩形領域２１６，２１７からなる。拡張主領域２１３は、タブともいう。矩形領域２１６は、２つの対置する端部２１８，２１９と、端部２１８から２１９まで延在するデバイス幅Ｗ216とを有する。矩形領域２１７は、対置する端部２２２，２２３と、対置する端部２２４，２２５と、先細り角２２６，２２７，２２８とを有する。さらに、矩形領域２１７はデバイス幅Ｗ217を有し、ここでデバイス幅Ｗ217はデバイス幅Ｗ216よりも小さく、デバイス幅Ｗ216はデバイス幅Ｗ89，Ｗ90よりも小さい。イメージ検出領域９０は、連続した構造である。よって、主領域９０は矩形領域２１６と連続しており、矩形領域２１６は矩形領域２１７と連続している。
【００５４】
イメージ検出領域２１２の幅は、主領域９０、すなわち、移動ゲート８２に近接する領域、において最も広く、フィールド拡張領域２１３に向かう、すなわち、移動ゲート８２から離れる方向で減少する。
【００５５】
イメージ検出デバイス２１１は、図１１および図１２にそれぞれ示す静電図１２０，１２７と同様な静電図を有する。
【００５６】
以上、イメージ検出デバイスを有する電子コンポーネントおよびこのイメージ検出デバイスからの電荷移動効率を改善するための方法が提供された。本発明は、移動ゲート付近でデバイス幅が最も広くなるようにイメージ検出領域を形成することにより、イメージ検出デバイスの狭い幅の効果を利用する。この構造は、移動ゲートがイネーブルされるとき、イメージ検出領域とソース領域との間の静電バリアが低減され、そのためイメージ検出領域内の電荷の実質的に全てがソース領域に移動することを保証する。この領域から全ての電荷を除去することは、フォトダイオードの精度を向上させ、その電力消費を低減し、ビデオ用途においてゴースト・イメージを生じさせうるセンサ残像(sensor lag)を排除する。さらに、本発明は、標準的な処理工程に組み込むことができる。従って、本発明は、製造コストおよびピクセル・セルを製造するためのサイクル時間を増加しない。
【００５７】
本発明の特定の実施例について図説してきたが、更なる修正および改善は当業者に想起される。本発明は図示の特定の形式に制限されず、特許請求の範囲は本発明の精神および範囲から逸脱しないあらゆる修正を網羅するものとする。
【図面の簡単な説明】
【図１】イメージ検出領域と、移動ゲートと、ソース・ノードとを有する従来のピクセル・セルの一部の上面図である。
【図２】移動ゲートをイネーブルしないときの、図１のピクセル・セルの静電図である。
【図３】移動ゲートをイネーブルしたときの、図１のピクセル・セルの静電図である。
【図４】本発明の第１実施例によるピクセル・セルの一部の上面図である。
【図５】図４の断面線５−５からみた、イメージ検出デバイス４１の断面図である。
【図６】図４の断面６−６からみた、イメージ検出デバイス４１の断面図である。
【図７】移動ゲートをイネーブルしないときの、図４のピクセル・セルの静電図である。
【図８】移動ゲートをイネーブルしたときの、図４のピクセル・セルの静電図である。
【図９】本発明の第２実施例によるピクセル・セルの一部の上面図である。
【図１０】本発明の第３実施例によるピクセル・セルの一部の上面図である。
【図１１】移動ゲートをイネーブルしないときの、本発明によるピクセル・セルの静電図である。
【図１２】移動ゲートをイネーブルしたときの、本発明によるピクセル・セルの静電図である。
【図１３】本発明の第４実施例によるピクセル・セルの一部の上面図である。
【図１４】本発明の第５実施例によるピクセル・セルの一部の上面図である。
【図１５】本発明の第６実施例によるピクセル・セルの一部の上面図である。
【符号の説明】
１０  ピクセル・セル
１１  イメージ検出デバイス
１２  移動ゲート
１３  半導体基板
１４  活性検出領域（イメージ検出領域）
１５  フィールド酸化物
１７  主領域
１８  ネック領域
１９  ゲート領域
２０  ｘ軸
２２  ソース・ノード
２３  静電図
２４  基準線
２６，２７  基準点
２９  ｙ軸
３０  静電バリアの高さ
３３  電位線
３８  静電図
４０  ピクセル・セル
４１  イメージ検出デバイス
４２  移動ゲート
４３  ソース・ノード
４４  半導体基板
４５  エピタキシャル層
４６  主面
４７  活性検出領域（イメージ検出領域）
４８  フィールド酸化物
４９，５１，５３  矩形領域
５０，５２  先細り領域
５４  基準線
５５  ゲート酸化物層
６０，６４  静電図
６１  ｘ軸
６２  ｙ軸
６３  電位線
６５  静電バリアの高さ
６７  フォトダイオード・ウェル
６８  フィールド領域
６９  ピニング領域
７０  ピクセル・セル
７１  イメージ検出デバイス
７２  移動ゲート
７３  ソース・ノード
７４  活性検出領域（イメージ検出領域）
７５  ネック領域
７７  端部
８０  ピクセル・セル
８１  イメージ検出デバイス
８２  移動ゲート
８３  ソース・ノード
８５  端部
８６  活性検出領域（イメージ検出領域）
８８  フィールド酸化物
８９  ネック領域
９０  主領域
９１  段差領域
９２，９３，９４，９５，９６，９７  端部
９８，９９  角
１０２  まっすぐな端部
１０３  ギザギザ端部
１０４，１０８，１１０，１１２  ギザギザ領域
１０６，１０９，１１１，１１３  端部
１１６  基準線
１１７，１１８  基準点
１２０  静電図
１２１  ｘ軸
１２２  ｙ軸
１２３  電位線
１２５  静電バリアの高さ
１２７静電図
１３０  ピクセル・セル
１３１  イメージ検出デバイス
１３２  活性検出領域（イメージ検出領域）
１３３  拡張主領域
１３６，１３７，１３８，１４４，１４５，１４６，１４７  端部
１４１  角
１４３  フィールド酸化物アイランド
１５１，１５２，１５３，１５４，１５５  サブ領域
１８０  ピクセル・セル
１８１  イメージ検出デバイス
１８２  活性検出領域（イメージ検出領域）
１８３  拡張主領域
１８６，１８７  矩形拡張部
１８８，１８９，１９０，１９５，１９６，１９７  端部
１９１，１９２，１９８，１９９  先細り角
２１０  ピクセル・セル
２１１  イメージ検出デバイス
２１２  活性検出領域（イメージ検出領域）
２１３  拡張主領域
２１６，２１７  矩形領域
２１８，２１９，２２２，２２３，２２４，２２５  端部
２２６，２２７，２２８  先細り角
【図１】
0004709351.tif 000002
【図２】
0004709351.tif 000003
【図３】
0004709351.tif 000004
【図４】
0004709351.tif 000005
【図５】
0004709351.tif 000006
【図６】
0004709351.tif 000007
【図７】
0004709351.tif 000008
【図８】
0004709351.tif 000009
【図９】
0004709351.tif 000010
【図１０】
0004709351.tif 000011
【図１１】
0004709351.tif 000012
【図１２】
0004709351.tif 000013
【図１３】
0004709351.tif 000014
【図１４】
0004709351.tif 000015
【図１５】
0004709351.tif 000016