(57)【特許請求の範囲】
【請求項１】
半導体素子に流れる電流値、及び電圧降下の値を制御することによって、変動する可能性のある電圧の電源から前記半導体素子を介して負荷に一定電圧に安定化された電圧を供給するようにした電圧レギュレータ回路において、
基準電圧信号を発生する信号発生手段と、
前記負荷の電圧降下を検出する負荷電圧検出手段と、
前記電圧レギュレータ回路の起動時点からの経過時間を測定する測定手段と、
前記負荷電圧検出手段での検出信号と前記信号発生手段での基準電圧信号との誤差電圧を検出して、前記半導体素子に流れる電流値、及び前記半導体素子の抵抗成分で生じる電圧降下の値を一定に制御する誤差電圧検出手段と、
前記信号発生手段と前記半導体素子の一方電極とを接続する第１のスイッチ手段と、
前記信号発生手段と前記半導体素子の他方電極とを接続する第２のスイッチ手段と、
前記第１、第２のスイッチ手段のいずれかを選択して前記信号発生手段に電源を供給するように前記第１、第２のスイッチ手段の切り替え動作を制御する切替制御手段と、
を備え、前記切替制御手段では、前記電圧レギュレータ回路の起動時点で前記信号発生手段を前記半導体素子の前記電源側の電極と接続し、前記電圧レギュレータ回路の起動完了までの時間を超える所定の経過時間が前記測定手段により測定された時点で、前記信号発生手段を前記半導体素子の前記電源とは反対側の電極と接続するように、前記第１、第２のスイッチ手段の切り替え動作を制御することを特徴とする電圧レギュレータ回路。
【請求項２】
前記切替制御手段は、前記誤差電圧検出手段で検出された誤差電圧に応じて切り替え動作を制御することを特徴とする請求項１記載の電圧レギュレータ回路。
【請求項３】
前記切替制御手段は、第２の基準電圧信号を発生する第２の信号発生手段と、前記負荷電圧検出手段での検出信号と前記第２の信号発生手段での第２の基準電圧信号との誤差電圧を検出する第２の誤差電圧検出手段とを備え、前記第２の誤差電圧検出手段で検出された誤差電圧に応じて切り替え動作を制御することを特徴とする請求項１記載の電圧レギュレータ回路。
【請求項４】
前記第２の誤差電圧検出手段は、前記負荷電圧検出手段での検出信号に対して一定のヒステリシスを有する切り替え信号を出力することを特徴とする請求項３記載の電圧レギュレータ回路。
【請求項５】
前記切替制御手段は、第２の基準電圧信号を発生する第２の信号発生手段と、前記負荷電圧検出手段での検出信号と前記第２の信号発生手段での第２の基準電圧信号との誤差電圧を検出する第２の誤差電圧検出手段とを備え、
前記第２の誤差電圧検出手段での誤差電圧に応じて前記測定手段をリセットし、その経過時間測定を再開することを特徴とする請求項１記載の電圧レギュレータ回路。
【請求項６】
前記第１、第２のスイッチ手段はＰ型ＭＯＳトランジスタで構成され、前記Ｐ型ＭＯＳトランジスタのうち、前記第１のスイッチ手段を構成するトランジスタの基板電極を前記電源に接続するとともに、前記第２のスイッチ手段を構成するトランジスタの基板電極を第３のスイッチ手段を介して前記負荷に接続したことを特徴とする請求項１記載の電圧レギュレータ回路。
【請求項７】
前記第１、第２のスイッチ手段はＰ型ＭＯＳトランジスタで構成され、前記Ｐ型ＭＯＳトランジスタの基板電極をいずれも前記電源に接続したことを特徴とする請求項１記載の電圧レギュレータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体素子に流れる電流値、及び電圧降下の値を制御することによって、変動する可能性のある電圧の電源から半導体素子を介して負荷に一定電圧に安定化された電圧を供給するようにした電圧レギュレータ回路に関する。
【０００２】
【従来の技術】
従来、変動する可能性のある電圧の電源から負荷に供給される電圧を制御して一定電圧に安定化された電圧を供給するには、２つの方法が知られている。
【０００３】
ひとつの方法は、電源と負荷の間に半導体素子を介挿し、この半導体素子を電圧もしくは電流制御型抵抗素子として作用させ、当該半導体素子に流れる電流とその抵抗により生じる電圧降下の値を制御することにより負荷に供給する電圧が一定になるようにする方法である。これは、いわゆるリニアレギュレータによって実現されている。
【０００４】
べつの方法は、電源と負荷の間に半導体素子とコイル、及び又はコンデンサを介挿し、当該半導体素子をスイッチング素子として作用させ、電気エネルギーからコイルの磁気エネルギー又はコンデンサの静電エネルギーへの変換、及びその逆の変換過程を通して、その変換比率をスイッチング素子により制御することにより負荷に供給する電圧が一定になるようにする方法である。これは、いわゆるスイッチングレギュレータによって実現されている。このスイッチングレギュレータは、よく知られているように、電源変換効率が高く、かつ元の電源電圧より高い電圧でも低い電圧でも実現できるうえ、逆極性の電圧も得られる。一方、リニアレギュレータは、その動作原理から、元の電源電圧より低い電圧しか出力できないこと、及び変換効率がスイッチングレギュレータより低いなど、幾つかの欠点がある。
【０００５】
しかしながら、リニアレギュレータでは電気的なスイッチングを行わないことから、いわゆるスイッチングノイズが発生することがなく、低ノイズを要求される電子機器へ電源供給する電圧レギュレータ回路として使用されている。とりわけ、無線を扱う電子機器、映像信号を扱う電子機器など、比較的高周波の信号を扱う電子機器においては、信号帯域への電源からのノイズの混入を防止するため、リニアレギュレータがよく使用される。その場合でも、電源からのノイズの混入を他の電子機器以上に防止することが要求される。
【０００６】
図１２は、一般的なリニアレギュレータの構成例を示す図である。この図において、電源端Ｖｓと出力Ｖｏの間に介挿されたＭＯＳ型半導体素子１（以下、単に半導体素子という。）は、前述の電圧制御型抵抗素子として動作する。抵抗２，３により分圧して検出された電圧値と基準電圧回路４の電圧値との差異は、誤差増幅器５によって増幅される。この誤差増幅器５の出力信号により半導体素子１のゲート電位を制御して抵抗値を変えることにより、半導体素子１の抵抗成分における電圧降下の値を制御し、結果として出力電圧が一定に保持される。
【０００７】
ここで、コンデンサ６は、半導体素子１、分圧用抵抗２，３、誤差増幅器５で構成される、いわゆる制御ループを安定にするために必要な容量成分である。また、抵抗７は実際の回路素子として実装されるものではないが、コンデンサの等価直列抵抗成分を表す抵抗である。８は負荷を表す抵抗である。
【０００８】
【発明が解決しようとする課題】
上述の回路構成において、電源端Ｖｓに交流的なノイズが重畳した場合に、出力Ｖｏに生じる変動の割合を示す特性値として、通常、電源電圧変動除去比（以下、ＰＳＲＲという。）が用いられる。
【０００９】
リニアレギュレータでは、特に無線用途などで、より高い周波数までこのＰＳＲＲが大きな値として得られることが要求される。また回路全体の消費電流についても、特に携帯用途のリニアレギュレータでは低消費電流化が必須である。上述の回路構成における基準電圧回路４のＰＳＲＲが良好でない場合、特にその電源が電源端Ｖｓと接続されている場合において、電源端Ｖｓに重畳された交流的なノイズは、誤差増幅器５、半導体素子１を経由して、出力Ｖｏに表れることになり、その結果として電圧レギュレータ回路のＰＳＲＲが悪化してしまう。
【００１０】
これらの要求特性を満たす基準電圧回路４には、例えばバイポーラトランジスタによるバンドギャップ回路、或いはエンハンスメントＮ型ＭＯＳトランジスタとディプレッションＮ型ＭＯＳトランジスタによる回路がよく知られている。また、実際の電圧レギュレータ回路の基準電圧回路４として用いられることが多い。これらの基準電圧回路構成においては、それ自体のＰＳＲＲを向上させるための手段が各種採用されてはいるが、前述のような無線用途など、特に微少なアナログ信号を扱う電子回路に電源を供給するための電圧レギュレータ回路に用いるには、十分な特性を得ることは困難であった。
【００１１】
この発明の目的は、公知の基準電圧回路を用いて基準電圧を生成する場合でも回路全体としてのＰＳＲＲを向上させることができる電圧レギュレータ回路を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、半導体素子に流れる電流値、及び電圧降下の値を制御することによって、変動する可能性のある電圧の電源から前記半導体素子を介して負荷に一定電圧に安定化された電圧を供給するようにした電圧レギュレータ回路が提供される。この電圧レギュレータ回路は、基準電圧信号を発生する信号発生手段と、前記負荷の電圧降下を検出する負荷電圧検出手段と、前記電圧レギュレータ回路の起動時点からの経過時間を測定する測定手段と、前記負荷電圧検出手段での検出信号と前記信号発生手段での基準電圧信号との誤差電圧を検出して、前記半導体素子に流れる電流値、及び前記半導体素子の抵抗成分で生じる電圧降下の値を一定に制御する誤差電圧検出手段と、前記信号発生手段と前記半導体素子の一方電極とを接続する第１のスイッチ手段と、前記信号発生手段と前記半導体素子の他方電極とを接続する第２のスイッチ手段と、前記第１、第２のスイッチ手段のいずれかを選択して前記信号発生手段に電源を供給するように前記第１、第２のスイッチ手段の切り替え動作を制御する切替制御手段とから構成され、前記切替制御手段では、前記電圧レギュレータ回路の起動時点で前記信号発生手段を前記半導体素子の前記電源側の電極と接続し、前記電圧レギュレータ回路の起動完了までの時間を超える所定の経過時間が前記測定手段により測定された時点で、前記信号発生手段を前記半導体素子の前記電源とは反対側の電極と接続するように、前記第１、第２のスイッチ手段の切り替え動作を制御する。この発明の電圧レギュレータ回路では、基準電圧信号を発生する信号発生手段を、交流的なノイズの重畳した電源電圧で起動して一定時間の経過後に、ノイズの低減された一定電圧に安定化された出力電圧端子と接続するようにしている。
【００１３】
【発明の実施の形態】
以下、この発明のリニアレギュレータのいくつかの実施形態について、それぞれ図面を参照して説明する。
（第一の実施形態）
図１は、第一の実施形態の回路構成を示すブロック図である。この図において、１は電源端Ｖｓと出力Ｖｏの間に介挿された第１のＭＯＳ型半導体素子（以下、単に半導体素子１という。）である。直列接続された抵抗２，３はそれぞれ抵抗値Ｒａ，Ｒｂを有し、負荷抵抗８での電圧降下を検出する負荷電圧検出手段を構成している。４は基準電圧回路であって、基準電圧信号を発生している。
【００１４】
５は誤差増幅器であり、その＋入力端は抵抗２，３の接続点に接続され、その−入力端は基準電圧回路４に接続されている。この誤差増幅器５の出力信号により半導体素子１のゲート電位を制御して抵抗値を変えることにより、半導体素子１の抵抗成分における電圧降下の値を制御し、結果として出力電圧が一定に保持される。
【００１５】
ここで、コンデンサ６は、半導体素子１、分圧用抵抗２，３、誤差増幅器５で構成される、いわゆる制御ループを安定にするために必要な容量成分である。また、抵抗７は実際の回路素子として実装されるものではないが、コンデンサの等価直列抵抗成分を表す。
【００１６】
図１に示す回路構成が従来の図１２に示すものと異なるのは、次の点である。基準電圧回路４は第１、第２のスイッチ１１，１２を備え、第１のスイッチ１１によって基準電圧回路４を電源端Ｖｓに接続する経路が構成されるとともに、第２のスイッチ１２によって基準電圧回路４を出力Ｖｏに接続する経路が構成される。また、これら第１、第２のスイッチ１１，１２は切替回路１３と接続され、この切替回路１３によって第１、第２のスイッチ１１，１２のいずれかを選択して、基準電圧回路４に電源を供給するように構成されている。
【００１７】
このように構成されたリニアレギュレータの動作について説明する。
切替回路１３は、このリニアレギュレータを起動する時点で、第１のスイッチ１１が閉じられ、第２のスイッチ１２は開かれた状態となるように設定されている。これにより、基準電圧回路４はその電源を電源端Ｖｓから得ることになり、その電源電圧が安定している限りで基準電圧回路４は正常に動作して、所与の基準電圧信号を発生する。したがって、誤差増幅器５の出力信号により半導体素子１のゲート電位を制御して抵抗値を変えることにより、半導体素子１の抵抗成分における電圧降下の値を制御して出力電圧Ｖｏを一定に保持できる。
【００１８】
しかし、この電源端Ｖｓに交流的なノイズが重畳されていると、基準電圧回路４にそのノイズが流入するため、基準電圧信号に基準電圧回路４のＰＳＲＲを除去限界とするノイズが混入する。このように基準電圧回路４が正常に動作しなくなれば、誤差増幅器５、半導体素子１を介して出力Ｖｏにもノイズが発生することになる。
【００１９】
そこで、起動後の所定の時点において、第１のスイッチ１１を開き、同時に第２のスイッチ１２を閉じるように切替回路１３を操作する。これにより、それまでは電源端Ｖｓから電源供給されていた基準電圧回路４に、出力Ｖｏから電源供給されるようになる。出力Ｖｏでの電源電圧は、電源端Ｖｓに重畳された交流的なノイズがＰＳＲＲによって除去された電圧となっているから、基準電圧信号に混入するノイズが低下することになり、その結果、リニアレギュレータの出力Ｖｏにおいて、電源端Ｖｓに重畳された交流的なノイズも低減でき、ＰＳＲＲの向上が可能になる。
【００２０】
ここで、第１、第２のスイッチ１１，１２は、便宜的に機械的なスイッチとして図示しているが、後述する別の実施形態で説明するような半導体素子によるスイッチ手段であってもよい。また、切替回路１３では例えば誤差増幅器５の出力信号に応じて、第１、第２のスイッチ１１，１２の切り替え動作を制御することができるが、このリニアレギュレータが適用される電源電圧や負荷回路に応じて別途に動作条件を設定することも可能である。それらの例については、後述する別の実施形態において説明する。
（第二の実施形態）
図２は、別のリニアレギュレータの回路構成を示すブロック図である。この図において、１は第１のＭＯＳ型半導体素子、２，３は抵抗、４は基準電圧回路、５は誤差増幅器、６はコンデンサ、７は等価直列抵抗成分を表す抵抗、８は負荷抵抗である。また、図１に示すリニアレギュレータと同様に、基準電圧回路４は第１、第２のスイッチ１１，１２を備え、これら第１、第２のスイッチ１１，１２は切替回路１３と接続され、この切替回路１３によって第１、第２のスイッチ１１，１２のいずれかを選択して、基準電圧回路４に電源を供給するように構成されている。
【００２１】
図２に示す回路構成が第一の実施形態のものと異なるのは、次の点である。すなわち、切替回路１３の動作条件を与えるために、第２の誤差電圧検出手段として第２の誤差増幅器１５を用意し、その＋入力端を抵抗２，３の接続点と接続するとともに、その−入力端を第２の基準電圧回路１６と接続している。この第２の誤差増幅器１５では、負荷抵抗８の電圧を第２の基準電圧と比較して誤差電圧を出力し、そのタイミングで切替回路１３の切り替え動作を制御している。
【００２２】
このように構成されたリニアレギュレータの動作について説明する。
切替回路１３は、このリニアレギュレータが起動した時点で、第１のスイッチ１１が閉じられ、第２のスイッチ１２は開かれた状態となるように設定されている。これにより、基準電圧回路４はその電源を電源端Ｖｓから得ることになり、その電源電圧が安定している限りで基準電圧回路４は正常に動作して、所与の基準電圧信号を発生する。つぎに、出力Ｖｏの電圧値が所与の値以上になった時点で、第２の誤差増幅器１５から出力される誤差電圧により、第１のスイッチ１１を開いて第２のスイッチ１２を閉じ、基準電圧回路４の電源を出力Ｖｏから得られるように切り替える。この出力Ｖｏでの電源電圧は、電源端Ｖｓに重畳された交流的なノイズがＰＳＲＲによって除去された電圧となっているから、基準電圧信号に混入するノイズが低下することになり、その結果、リニアレギュレータの出力Ｖｏにおいて、電源端Ｖｓに重畳された交流的なノイズも低減でき、ＰＳＲＲの向上が可能になる。
【００２３】
また、第２の信号発生手段となる第２の基準電圧回路１６は、リニアレギュレータの精度、及びＰＳＲＲに直接影響を与えるものではなく、例えば定電圧ダイオードのような簡単な回路として構成できる利点もある。
【００２４】
さらに、上述した第２の誤差電圧検出手段には特に高い精度が要求されないので、第２の誤差増幅器１５に代えて、ゲート電極を互いに接続したＰ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタとからなるインバータ回路を構成して、第１、第２のスイッチ１１，１２の切り替え動作のタイミングを決めるようにしてもよい。特に、集積回路としてリニアレギュレータを実現する場合には、回路構成が簡単になるという利点がある。
（第三の実施形態）
図３は、さらに別のリニアレギュレータの回路構成を示すブロック図である。この図において、１は第１のＭＯＳ型半導体素子、２，３は抵抗、４は基準電圧回路、５は誤差増幅器、６はコンデンサ、７は等価直列抵抗成分を表す抵抗、８は負荷抵抗である。また、図１に示すリニアレギュレータと同様に、基準電圧回路４は第１、第２のスイッチ１１，１２を備え、これら第１、第２のスイッチ１１，１２は切替回路１３と接続され、この切替回路１３によって第１、第２のスイッチ１１，１２のいずれかを選択して、基準電圧回路４に電源を供給するように構成されている。さらに、図２に示すリニアレギュレータと同様に、切替回路１３の動作条件を与えるために、第２の誤差電圧検出手段として所定のヒステリシスを有する誤差増幅器１７を用意し、その＋入力端を抵抗２，３の接続点と接続するとともに、その−入力端を第２の基準電圧回路１６と接続している。
【００２５】
ただし、この誤差増幅器１７では、図２に示す第２の誤差増幅器１５と異なり、負荷抵抗８の電圧を第２の基準電圧と比較して誤差電圧を出力する際に、負荷電圧が第１のレベルを超えたタイミングで第１のスイッチ１１を開き、第２のスイッチ１２を閉じるように切替回路１３の切り替え動作を制御するとともに、負荷電圧が第１のレベルより低い第２のレベル以下に下がったとき、第１のスイッチ１１を閉じて、第２のスイッチ１２を開くように切替回路１３の切り替え動作を制御している。
【００２６】
このように構成されたリニアレギュレータの動作について説明する。図４は、一定のヒステリシスを有する第２の誤差増幅器１７の動作を説明する図である。
切替回路１３は、このリニアレギュレータを起動する時点(タイミングｔ１)で、第１のスイッチ１１が閉じられ、第２のスイッチ１２は開かれた状態となるように設定されている。これにより、基準電圧回路４はその電源を電源端Ｖｓから得ることになり、その後のタイミングｔ２で、負荷抵抗８での電圧が第１のレベルを超えた時点で、第２の誤差増幅器１５から出力される誤差電圧により、第１のスイッチ１１を開いて第２のスイッチ１２を閉じ、基準電圧回路４の電源を出力Ｖｏから得られるように切り替える。この出力Ｖｏでの電源電圧は、電源端Ｖｓに重畳された交流的なノイズがＰＳＲＲによって除去された電圧となっているから、基準電圧信号に混入するノイズが低下することになり、その結果、リニアレギュレータの出力Ｖｏにおいて、電源端Ｖｓに重畳された交流的なノイズも低減できる。
【００２７】
しかし、出力Ｖｏの電圧は負荷抵抗８が瞬時的に大きく変化するなど、その状態によって変動する可能性がある。このような負荷抵抗８に使用されるリニアレギュレータでは、切替回路１３を制御するための電圧レベルを一つに固定すると、起動後に基準電圧回路４が出力Ｖｏから再び電源端Ｖｓに接続される状態が頻繁に生じるために、ＰＳＲＲが向上されない。
【００２８】
そこで、この第三の実施形態では、第２の誤差増幅器１７から一定のヒステリシスを有する切り替え信号を出力するようにして、例えば第１のレベルより低い第２のレベルまで出力Ｖｏの電圧値が下がるまでは、切替回路１３での切り替え制御を行わないようにしている。したがって、一旦基準電圧回路４が出力Ｖｏに接続された後は、負荷抵抗８の状態により瞬時的に出力電圧が低下した場合でも、基準電圧回路４の電源を出力Ｖｏから取り続けることができる。なお、図４では出力Ｖｏの出力電圧が第２のレベルを下回るタイミングｔ３で、再度切替回路１３が動作して、基準電圧回路４の電源を電源端Ｖｓと接続している。
（第四の実施形態）
図５は、第四の実施形態を示すブロック図である。
【００２９】
図５に示す回路構成は、切替回路１３の動作タイミングを決定するために、このリニアレギュレータの起動時点からの経過時間を測定する測定回路２１を備えている点で、図１のリニアレギュレータと異なる。したがって、測定回路２１以外の各構成要件については、図１と対応する部分に同一の符号を付けて、その説明を省略する。
【００３０】
このように構成されたリニアレギュレータの動作について説明する。図６は、切替回路１３の切替動作時点を説明する図である。
切替回路１３は、このリニアレギュレータの起動時点では、第１のスイッチ１１が閉じられ、第２のスイッチ１２は開かれた状態となるように設定されている。これにより、基準電圧回路４はその電源を電源端Ｖｓから得ることになり、また、図６に示すように、起動後に測定回路２１に設定された経過時間Ｔ１を経た時点で、切替回路１３は第１のスイッチ１１を開いて第２のスイッチ１２を閉じ、基準電圧回路４の電源を出力Ｖｏから得られるように切り替える。この出力Ｖｏでの電源電圧は、電源端Ｖｓに重畳された交流的なノイズがＰＳＲＲによって除去された電圧となっているから、第一の実施形態の場合と同様に、電源端Ｖｓに重畳された交流的なノイズを低減でき、ＰＳＲＲの向上が可能になる。
【００３１】
リニアレギュレータの起動は、起動用のスイッチ回路が使用される場合には、その投入時点を監視すればよい。また、第二の実施形態で説明したように、出力Ｖｏの電圧値を監視する方法、或いは出力電流を監視する方法など、適宜に、その用途に応じて選択できる。
【００３２】
起動後の経過時間Ｔ１を設定する測定回路２１は、例えば定電流源からコンデンサに対する充電時間によって設定し、或いは所定周期のクロック信号を計数するカウンタを用いるなど、容易に構成することができる。したがって、集積回路で構成する場合に、より少ない回路素子で構成できる利点がある。なお、切替回路１３を切り替える経過時間Ｔ１としては、リニアレギュレータの特性、及びそこで使用する負荷抵抗に応じて、起動が完了するために要する時間を選択する必要がある。通常の用途であれば、この経過時間Ｔ１は数１００μｓｅｃ乃至数ｍｓｅｃに設定される。
（第五の実施形態）
図７は、第五の実施形態を示すブロック図である。
【００３３】
図７に示す回路構成では、切替回路１３の動作タイミングを決定するために、リニアレギュレータの起動時点からの経過時間を測定するとともにリセット機能を有する経過時間測定回路２２と、第２の誤差電圧検出手段としての第２の誤差増幅器１５と、第２の基準電圧回路１６とを備えている点で、図１のリニアレギュレータとは異なる。このうち、第２の誤差増幅器１５、及び第２の基準電圧回路１６は、第二の実施形態の図２で説明したものと同じであるが、測定回路２２では、出力Ｖｏの電圧値を監視して、それが一定の電圧値以下になったとき経過時間の測定値をリセットするように構成されている。ここでも、測定回路２２以外の各構成要件については、図２と対応する部分に同一の符号を付けて、その説明を省略する。
【００３４】
このように構成されたリニアレギュレータの動作について説明する。図８は、切替回路１３の切替動作時点を説明する図である。
切替回路１３は、このリニアレギュレータの起動時点では、第１のスイッチ１１が閉じられ、第２のスイッチ１２は開かれた状態となるように設定されている。これにより、基準電圧回路４はその電源を電源端Ｖｓから得ることになり、また、図８に示すように、起動後に測定回路２２に設定された経過時間Ｔ１を経た時点で、切替回路１３は第１のスイッチ１１を開いて第２のスイッチ１２を閉じ、基準電圧回路４の電源を出力Ｖｏから得られるように切り替える。
【００３５】
ここまでの動作は、第四の実施形態で説明したものと同様である。ここでは、出力Ｖｏの電圧値を抵抗２，３で検出し、この検出電圧を第２の基準電圧回路１６と第２の誤差増幅器１５で比較している。その後に、出力Ｖｏの電圧値が一定値以下に低下した場合、測定回路２２はその経過時間がリセットされるとともに、第１のスイッチ１１を閉じて、第２のスイッチ１２を開くように切替回路１３の切り替え動作を制御している。これによって、リニアレギュレータの出力Ｖｏの電圧値が基準電圧回路４に必要とされる電圧値以下に低下した場合でも、再び基準電圧回路４に電源端Ｖｓを接続して、測定回路２１に設定された経過時間Ｔ１の間は電源端Ｖｓから基準電圧回路４に電源供給できるので、ＰＳＲＲの向上が可能になる。
（第六の実施形態）
図９は、第六の実施形態を示すブロック図である。
【００３６】
ここでは、第１、第２のスイッチ１１，１２がそれぞれＰ型ＭＯＳトランジスタ３１，３２で構成されたリニアレギュレータを示している。図１などに示す実施形態と対応する部分には同一の符号を付けて、それらの説明は省略する。ここで、Ｐ型ＭＯＳトランジスタ３２は、第３のスイッチ３３を介して基板電極が出力Ｖｏと接続されている。３４は、第３のスイッチ３３を制御するための第２の切替回路である。
【００３７】
図１０では、Ｐ型ＭＯＳトランジスタ３１，３２に寄生する基板ダイオード３５，３６を示している。この図１０に示すような、第１、第２のスイッチ１１，１２を単純にＰ型ＭＯＳトランジスタ３１，３２に置き換えてリニアレギュレータを構成する方法では、以下に説明するように、２つのＰ型ＭＯＳトランジスタ３１，３２に寄生して形成される基板ダイオード３５，３６の影響が問題になる。
【００３８】
すなわち、図１０において、リニアレギュレータの起動時点では、Ｐ型ＭＯＳトランジスタ３１がオンし、Ｐ型ＭＯＳトランジスタ３２がオフすることで、基準電圧回路４は電源端Ｖｓから電源供給される。ところが、この時点でリニアレギュレータの出力Ｖｏが極めて低い電圧、例えば接地電位まで低下していたとすると、Ｐ型ＭＯＳトランジスタ３２の基板ダイオード３６が基準電圧回路４から出力Ｖｏに向って順方向にバイアスされることになる。そのため、基準電圧回路４はこの基板ダイオード３６の順方向電圧以上には電位が上がらないので、通常の基準電圧回路４の構成であっては正常に動作しない。
【００３９】
このような基板ダイオード３５，３６の影響を回避するために、第３のスイッチ３３を第２の切替回路３４で制御して、Ｐ型ＭＯＳトランジスタ３２の基板電位をリニアレギュレータの出力Ｖｏから切り離す構成としたのである。したがって、Ｐ型ＭＯＳトランジスタ３１がオンし、Ｐ型ＭＯＳトランジスタ３２がオフしている時点で、Ｐ型ＭＯＳトランジスタ３２の基板ダイオード３６のカソードがリニアレギュレータの出力Ｖｏに接続されないから、基準電圧回路４を確実、かつ正常に動作させることができ、ここから所与の基準電圧信号が発生できる。
（第七の実施形態）
図１１は、第七の実施形態を示すブロック図である。
【００４０】
上述した第六の実施形態のものと同様に、第１、第２のスイッチ１１，１２はそれぞれＰ型ＭＯＳトランジスタ３１，３２で構成されている。ただし、Ｐ型ＭＯＳトランジスタ３２の基板電極をリニアレギュレータの電源端Ｖｓと接続している点で、上述した第六の実施形態のものと異なっている。
【００４１】
ここでは、リニアレギュレータでは電源端Ｖｓの電位が最も高い電位であることから、Ｐ型ＭＯＳトランジスタ３２の基板電極を電源端Ｖｓと接続しておくことにより、基板ダイオード３５，３６の影響を回避している。通常のリニアレギュレータでは、電源端Ｖｓの電位は出力Ｖｏの電位より確実に高電位であり、この電源端ＶｓにＰ型ＭＯＳトランジスタ３２の基板電極を接続しておくことによって、基板ダイオードを逆バイアス状態に保持することができるからである。このようにして、第六の実施形態で必要とした第３のスイッチ３３や切替回路３４が不要となり、集積回路としてリニアレギュレータを構成する場合に有利となる。
【００４２】
【発明の効果】
以上に説明したように、この発明によれば、回路全体としてのＰＳＲＲを向上させることができる電圧レギュレータ回路を提供できる。
【図面の簡単な説明】
【図１】この発明の第一の実施形態を示す回路ブロック図である。
【図２】この発明の第二の実施形態を示す回路ブロック図である。
【図３】この発明の第三の実施形態を示す回路ブロック図である。
【図４】図３に示すリニアレギュレータの動作を説明する図である。
【図５】この発明の第四の実施形態を示す回路ブロック図である。
【図６】図５に示すリニアレギュレータの動作を説明する図である。
【図７】この発明の第五の実施形態を示す回路ブロック図である。
【図８】図７に示すリニアレギュレータの動作を説明する図である。
【図９】この発明の第六の実施形態を示す回路ブロック図である。
【図１０】図９に示すリニアレギュレータの動作を説明する図である。
【図１１】この発明の第七の実施形態を示す回路ブロック図である。
【図１２】従来の一般的なリニアレギュレータの構成例を示す図である。
【符号の説明】
１  第１のＭＯＳ型半導体素子
２，３  抵抗
４  基準電圧回路
５  誤差増幅器
６  コンデンサ
７  コンデンサ６の等価直列抵抗成分を表す抵抗
８  負荷抵抗
１１  第１のスイッチ
１２  第２のスイッチ
１３  切替回路
１５  第２の誤差増幅器
１６  第２の基準電圧回路
１７  所定のヒステリシスを有する誤差増幅器
２１  測定回路
２２  リセット機能を有する測定回路
【図１】
0004660921.tif 000002
【図２】
0004660921.tif 000003
【図３】
0004660921.tif 000004
【図４】
0004660921.tif 000005
【図５】
0004660921.tif 000006
【図６】
0004660921.tif 000007
【図７】
0004660921.tif 000008
【図８】
0004660921.tif 000009
【図９】
0004660921.tif 000010
【図１０】
0004660921.tif 000011
【図１１】
0004660921.tif 000012
【図１２】
0004660921.tif 000013