(57)【特許請求の範囲】
【請求項１】
差動入力信号に応じた差動出力信号を生成出力するＧｍ増幅器と、このＧｍ増幅器の出力端子の間に接続される容量素子と、前記Ｇｍ増幅器の出力信号に基づいて所定のフィードバック信号を生成し、このフィードバック信号を前記Ｇｍ増幅器のフィードバック端子に帰還するコモンモードフィードバック回路と、を備えたＧｍ−Ｃフィルタであって、
前記コモンモードフィードバック回路は、
各ゲートに前記Ｇｍ増幅器の差動出力信号を入力する差動対の第１及び第２のトランジスタからなり、前記差動出力信号に応じた電流に変換し、前記第１及び第２のトランジスタの各ドレインから前記電流を出力する変換手段と、
この変換手段で変換された電流に基づき、前記第１及び第２のトランジスタのトランスコンダクタスの和で表現される電圧を含む電圧を生成するＧｍ加算手段と、
このＧｍ加算手段の生成電圧に応答する応答電流と所定の基準電流との差に応じた電圧を生成し、この生成電圧を前記Ｇｍ増幅器に帰還する帰還手段と、
を備え、
前記Ｇｍ加算手段は、
前記第１のトランジスタと直列接続されるとともに、そのゲートとドレインが接続された第３のトランジスタと、
前記第２のトランジスタに直列接続されるとともに、そのゲートとドレインが接続された第４のトランジスタと、
前記第４のトランジスタに直列接続されるとともに、そのドレインが前記第３のトランジスタのドレインに接続される第５のトランジスタと、
前記第２のトランジスタと同一の差動入力信号が入力される第６のトランジスタと、
前記第６のトランジスタと直列接続されるとともに、前記第５のトランジスタとの間でカレントミラー回路を形成する第７のトランジスタと、
を備えたことを特徴とする記載のＧｍ−Ｃフィルタ。
【請求項２】
前記Ｇｍ加算手段と前記帰還手段との間に、さらにレベルシフタを設けるようにしたことを特徴とする請求項１に記載のＧｍ−Ｃフィルタ。
【請求項３】
前記帰還手段は、
前記Ｇｍ加算手段の生成電圧または前記レベルシフタの出力電圧を入力し、その加算電圧またその出力電圧に応じた電流を発生するトランジスタと、
このトランジスタに接続され所定の電流を前記トランジスタに流すための定電流源と、
からなることを特徴とする請求項１または請求項２に記載のＧｍ−Ｃフィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、トランスコンダクタンス増幅器（以下、Ｇｍ増幅器という）と、コンデンサと、コモンモードフィードバック回路とを組み合わせたＧｍ−Ｃフィルタに関する。
【０００２】
【従来の技術】
従来、このようなＧｍ−Ｃフィルタとしては、図３に示すようなものが知られている。
このＧｍ−Ｃフィルタは、図３に示すように、差動入力信号に応じた差動出力信号を生成出力するＧｍ増幅器１と、このＧｍ増幅器１の出力ライン間に接続されるコンデンサ２と、Ｇｍ増幅器１の差動出力信号に基づいて所定のフィードバック信号を生成し、このフィードバック信号をＧｍ増幅器１に帰還するコモンモードフィードバック回路３とを備えている。
【０００３】
Ｇｍ増幅器１は、差動入力信号に応じて差動出力信号を生成する差動対のＮＭＯＳトランジスタＭ３１、Ｍ３２を備え、その各ゲートには、＋入力信号Ｐｉｎと−入力信号Ｎｉｎとがそれぞれ入力されるようになっている。
ＮＭＯＳトランジスタＭ３１のソースは接地され、ＮＭＯＳトランジスタＭ３１のドレインは、ＰＭＯＳトランジスタＭ３３、Ｍ３５を介して電源電圧ＶＤＤが印加されるようになっている。また、ＮＭＯＳトランジスタＭ３２のソースは接地され、ＮＭＯＳトランジスタＭ３２のドレインはＰＭＯＳトランジスタＭ３４、Ｍ３６を介して電源電圧ＶＤＤが印加されるようになっている。
【０００４】
Ｇｍ増幅器１の＋出力信号Ｐｏｕｔと−出力信号Ｎｏｕｔは、コンデンサ２の両端に印加されるとともに、＋出力端子４と−出力端子５から取り出せるようになっている。コモンモードフィードバック回路３は、Ｇｍ増幅器１の出力電圧に基づき、フィードバック電圧を生成し、この生成したフィードバック電圧をＰＭＯＳトランジスタＭ３５、Ｍ３６の各ゲートにそれぞれ印加するようになっている。また、ＰＭＯＳトランジスタＭ３３、Ｍ３４の各ゲートには、所定の電圧Ｖ１がそれぞれ印加されている。
【０００５】
次に、図３に示すコモンモードフィードバック回路３の具体的な構成について、図４を参照して説明する。
このコモンモードフィードバック回路３は、Ｇｍ増幅器１に流れる電流値が、Ｇｍ増幅器１に入力される差動入力信号の振幅に依存することなく一定になるように、Ｇｍ増幅器１に対してフィードバックをかけるようにしたものであり、図４のようにＭＯＳトランジスタＭ４１〜Ｍ４７により構成される。
【０００６】
すなわち、図４に示すように、ＭＯＳトランジスタＭ４１、Ｍ４２の各ゲートに、Ｇｍ増幅器１の＋出力信号Ｐｏｕｔ、−出力信号Ｎｏｕｔが入力されるようになっている。また、ＭＯＳトランジスタＭ４６、Ｍ４７の各ゲートには、一定の電圧Ｖ２、Ｖ３が印加されるようになっている。さらに、ＭＯＳトランジスタＭ４５のドレインの電圧が、Ｇｍ増幅器１のＰＭＯＳトランジスタＭ３５、Ｍ３６の各ゲートにそれぞれ印加するようになっている。
【０００７】
さらに詳述すると、このコモンモードフィードバック回路は、図４に示すように、差動対を構成するＮＭＯＳトランジスタＭ４１、Ｍ４２を、次段のＧｍ−Ｃフィルタの入力用のＭＯＳトランジスタと見立てて、ＮＭＯＳトランジスタＭ４１、Ｍ４２に流れる電流の和が一定になるように、Ｇｍ増幅器１にフィードバックをかけるようにしたものである。
【０００８】
すなわち、このコモンモードフィードバック回路は、ＮＭＯＳトランジスタＭ４１、Ｍ４２に流れる電流の和が一定であれば、次段のＧｍ−Ｃフィルタの入力用の差動対のＭＯＳトランジスタに流れる電流も等しくなる、という考え方に基づくものである。
このために、このコモンモードフィードバック回路３では、Ｇｍ増幅器１の出力信号Ｐｏｕｔ、Ｎｏｕｔが入力されるＭＯＳトランジスタＭ４１、Ｍ４２の各ドレインが互いに接続され、これにより、ＭＯＳトランジスタＭ４１、Ｍ４２でそれぞれ発生する電流の和が、ＭＯＳトランジスタＭ４４へ流れ込むようになっている。
【０００９】
そして、ＭＯＳトランジスタＭ４４に流れる電流がＭＯＳトランジスタＭ４５にミラーされて流れ、このミラーされた電流と、ＭＯＳトランジスタＭ４７により発生する基準電流とのアンバランスが発生する。このため、ＭＯＳトランジスタＭ４５のドレイン電圧が変化し、この電圧変化がＧｍ増幅器１のＭＯＳトランジスタＭ３５、Ｍ３６の各ゲートにフィードバックされる。
【００１０】
この結果、ＮＭＯＳトランジスタＭ４１、Ｍ４２に流れる電流の和は、ＭＯＳトランジスタＭ４７に流れる基準電流と、ＭＯＳトランジスタＭ４４、Ｍ４５のミラー比とで決まる一定の電流値に固定される。
【００１１】
【発明が解決しようとする課題】
ところで、上述した図４に示す従来のコモンモードフィードバック回路３では、上記のように、Ｇｍ増幅器１に流れる電流値が、Ｇｍ増幅器１に入力される差動入力信号の振幅に依存することなく一定になるように、Ｇｍ増幅器１に対してフィードバックをかけている。
【００１２】
その反面、Ｇｍ増幅器１のトランスコンダクタンス値Ｇｍが、Ｇｍ増幅器１に入力される差動入力信号の振幅に依存することになる。これは、図４に示す従来のコモンモードフィードバック回路を含むＧｍ−Ｃフィルタの特性が、その差動入力信号の振幅（レベル）の大小によりフィルタの特性が変化してしまうということを意味する。
【００１３】
このため、図３に示すようなＧｍ−Ｃフィルタを用いて、例えば、無線受信機の中間周波数を通過させるバンドパスフィルタを構成し、中心周波数の合わせ込み精度の要求が０．１％と非常に厳しいような場合に、その精度を満たすことができないという不都合が考えられる。
そこで、本発明の目的は、上記の点に鑑み、フィルタの特性が、Ｇｍ増幅器に入力される差動入力信号の振幅に依存することなく一定になるようにしたＧｍ−Ｃフィルタを提供することにある。
【００１４】
【課題を解決するための手段】
上記課題を解決し、本発明の目的を達成するために、請求項１〜請求項３に記載の各発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、差動入力信号に応じた差動出力信号を生成出力するＧｍ増幅器と、このＧｍ増幅器の出力端子の間に接続される容量素子と、前記Ｇｍ増幅器の出力信号に基づいて所定のフィードバック信号を生成し、このフィードバック信号を前記Ｇｍ増幅器のフィードバック端子に帰還するコモンモードフィードバック回路と、を備えたＧｍ−Ｃフィルタであって、前記コモンモードフィードバック回路は、各ゲートに前記Ｇｍ増幅器の差動出力信号を入力する差動対の第１及び第２のトランジスタからなり、前記差動出力信号に応じた電流に変換し、前記第１及び第２のトランジスタの各ドレインから前記電流を出力する変換手段と、この変換手段で変換された電流に基づき、前記第１及び第２のトランジスタのトランスコンダクタスの和で表現される電圧を含む電圧を生成するＧｍ加算手段と、このＧｍ加算手段の生成電圧に応答する応答電流と所定の基準電流との差に応じた電圧を生成し、この生成電圧を前記Ｇｍ増幅器に帰還する帰還手段と、を備え、前記Ｇｍ加算手段は、前記第１のトランジスタと直列接続されるとともに、そのゲートとドレインが接続された第３のトランジスタと、前記第２のトランジスタに直列接続されるとともに、そのゲートとドレインが接続された第４のトランジスタと、前記第４のトランジスタに直列接続されるとともに、そのドレインが前記第３のトランジスタのドレインに接続される第５のトランジスタと、前記第２のトランジスタと同一の差動入力信号が入力される第６のトランジスタと、前記第６のトランジスタと直列接続されるとともに、前記第５のトランジスタとの間でカレントミラー回路を形成する第７のトランジスタと、を備えたことを特徴とするものである。
【００１６】
請求項２に記載の発明は、請求項１に記載のＧｍ−Ｃフィルタにおいて、前記Ｇｍ加算手段と前記帰還手段との間に、さらにレベルシフタを設けるようにしたことを特徴とするものである。
また、請求項３に記載の発明は、請求項１または請求項２に記載のＧｍ−Ｃフィルタにおいて、前記帰還手段は、前記Ｇｍ加算手段の生成電圧または前記レベルシフタの出力電圧を入力し、その加算電圧またその出力電圧に応じた電流を発生するトランジスタと、このトランジスタに接続され所定の電流を前記トランジスタに流すための定電流源と、からなることを特徴とするものである。
【００１７】
このように本発明では、変換手段は、Ｇｍ増幅器からの差動出力信号を入力し、これに応じた電流に変換する。Ｇｍ加算手段は、その変換電流に基づき、変換手段を構成する第１及び第２トランジスタの両トランスコンダクタンスの和で表現される電圧を含む電圧を生成する。変換手段は、そのＧｍ加算手段の生成電圧に応答する応答電流と所定の基準電流との差に応じた電圧を生成し、この生成電圧をＧｍ増幅器に帰還する。
【００１８】
ところで、第１及び第２のトランジスタに入力されるＧｍ増幅器の出力差動信号は、そのＧｍ増幅器の入力差動対のトランジスタの入力差動信号に基づくものである。このため、上記のようなフィードバック制御は、Ｇｍ増幅器の入力差動対のトランジスタの入力差動信号のレベルに大小があっても、そのトランジスタトランスコンダクタンス値が一定になることを意味する。
【００１９】
従って、本発明によれば、Ｇｍ増幅器の差動入力信号の振幅の大小にかかわらず、そのＧｍ増幅器のトランスコンダクタンス値Ｇｍが一定にできるので、フィルタの特性を、その差動入力信号の振幅に依存することなく一定にできる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
本発明のＧｍ−Ｃフィルタの実施形態は、図１に示すように、差動入力信号に応じた差動出力信号を生成出力するＧｍ増幅器１と、このＧｍ増幅器１の出力ライン間に接続される容量素子としてのコンデンサ２と、Ｇｍ増幅器１の差動出力信号に基づいて所定のフィードバック信号を生成し、このフィードバック信号をＧｍ増幅器１に帰還するコモンモードフィードバック回路１３と、を備えたものである。
【００２１】
この本発明のＧｍ−Ｃフィルタの実施形態は、図３に示すＧｍ−Ｃフィルタのコモンモードフィードバック回路３をコモンモードフィードバック回路１３に置き換えた点が異なり、他の部分の構成は図３の構成と同様である。
従って、図３の構成要素と同一構成要素には同一符号を付してその説明を省略し、以下ではコモンモードフィードバック回路１３について、主に図２を参照して説明する。
【００２２】
この実施形態に係るコモンモードフィードバック回路１３は、図２に示すように、Ｖ／Ｉ変換部２１と、Ｇｍ加算部２２と、ダミー回路２３と、レベルシフタ２４と、電流比較部２５とを備えている。
ここで、請求項における変換手段はＶ／Ｉ変換部２１が相当し、Ｇｍ加算手段はＧｍ加算部２２が相当し、帰還手段は電流比較部２５が相当する。
【００２３】
Ｖ／Ｉ変換部２１は、Ｇｍ増幅器１の差動出力電圧Ｐｏｕｔ、Ｎｏｕｔを入力し、これに応じた差動出力電流に変換するものである。
このため、Ｖ／Ｉ変換部２１は、図２に示すように、差動対からなるＭＯＳトランジスタＭ２、Ｍ３と、このＭＯＳトランジスタＭ２、Ｍ３にそれぞれ直列に接続されるＭＯＳトランジスタＭ８、Ｍ９とからなる。
【００２４】
ここで、ＭＯＳトランジスタＭ２、Ｍ３のトランジスタサイズは、Ｇｍ増幅器１のＭＯＳトランジスタＭ３１、Ｍ３２のトランジスタサイズと同一になっている。
さらに詳述すると、ＭＯＳトランジスタＭ２は、そのゲートにＧｍ増幅器１の＋出力電圧Ｐｏｕｔが入力され、そのソースが接地され、かつ、そのドレインがＭＯＳトランジスタＭ８のソースに接続されている。また、ＭＯＳトランジスタＭ３は、そのゲートにＧｍ増幅器１の−出力電圧Ｎｏｕｔが入力され、そのソースが接地され、かつ、そのドレインがＭＯＳトランジスタＭ９のソースに接続されている。ＭＯＳトランジスタＭ８、Ｍ９の各ゲートには、一定電圧Ｖ４が印加されるようになっている。
【００２５】
Ｇｍ加算部２２は、Ｖ／Ｉ変換部２１で変換された電流に基づき、後述のように、ＭＯＳトランジスタＭ２とＭＯＳトランジスタＭ３の両トランスコンダクタスの和で表現される電圧を含む電圧を生成して出力するものである。
このために、Ｇｍ加算部２２は、図２に示すように、Ｐ型のＭＯＳトランジスタＭ１６、Ｍ１３、Ｍ１７、Ｍ１８と、Ｎ型のＭＯＳトランジスタＭ４、Ｍ１０とからなり、ＭＯＳトランジスタＭ１８とＭＯＳトランジスタＭ１７とはカレントミラー回路を形成している。
【００２６】
さらに詳述すると、ＭＯＳトランジスタＭ１６は、そのゲートとドレインとが接続され、その共通接続部がＭＯＳトランジスタＭ８のドレインに接続されている。ＭＯＳトランジスタＭ１６のソースは、電源電圧ＶＤＤが印加されるようになっている。また、ＭＯＳトランジスタＭ１３は、そのゲートとドレインが共通に接続され、その共通接続部が、ＭＯＳトランジスタＭ９のドレインに接続されるとともに、レベルシフタ２４のレベルシフト用のＭＯＳトランジスタＭ１４のゲートに接続されている。ＭＯＳトランジスタＭ１３のソースは、ＭＯＳトランジスタＭ１７のドレインに接続されるとともに、ＭＯＳトランジスタＭ１６のドレインに接続されている。
【００２７】
ＭＯＳトランジスタＭ１７は、そのゲートがＭＯＳトランジスタＭ１８のゲートに接続され、そのソースに電源電圧ＶＤＤが印加されるようになっている。ＭＯＳトランジスタ１８は、そのゲートとドレインが共通接続され、その共通接続部が、ＭＯＳトランジスタＭ１７のゲートに接続されるとともに、ＭＯＳトランジスタＭ１０のドレインに接続されている。また、ＭＯＳトランジスタＭ１８のソースは、電源電圧ＶＤＤが印加されるようになっている。従って、ＭＯＳトランジスタＭ１８とＭＯＳトランジスタＭ１７とは、カレントミラー回路を形成している。
【００２８】
ＭＯＳトランジスタＭ１０は、そのゲートに一定電圧Ｖ４が印加され、そのソースがＭＯＳトランジスタＭ４のドレインに接続されている。また、ＭＯＳトランジスタ４のゲートには、ＭＯＳトランジスタＭ３のゲートに入力されると同一である、Ｇｍ増幅器１の−出力電圧Ｎｏｕｔが入力されるようになっている。ＭＯＳトランジスタＭ４のソースは接地されている。
【００２９】
ダミー回路２３は、Ｇｍ加算部２２がＭＯＳトランジスタＭ４、Ｍ１０、Ｍ１８からなる回路を含むので、その回路とのバランスをとるために設けたものである。
このため、ダミー回路２３は、図２に示すように、そのＭＯＳトランジスタＭ４、Ｍ１０、Ｍ１８に対応する、ＭＯＳトランジスタＭ１、Ｍ７、Ｍ１５から構成され、これらが電源ラインとアースラインとの間に直列に接続されている。
【００３０】
さらに詳述すると、ＭＯＳトランジスタＭ１のゲートには、ＭＯＳトランジスタＭ２のゲートに入力されると同一である、Ｇｍ増幅器１の＋出力電圧Ｐｏｕｔが入力されるようになっている。また、ＭＯＳトランジスタＭ１は、そのソースは接地され、そのドレインがＭＯＳトランジスタＭ７のソースに接続されている。ＭＯＳトランジスタＭ７は、そのゲートに一定電圧Ｖ４が印加され、そのドレインがＭＯＳトランジスタＭ１５のドレインに接続されている。さらに、ＭＯＳトランジスタ１５は、そのゲートとドレインが共通接続され、そのソースに電源電圧ＶＤＤが印加されるようになっている。
【００３１】
レベルシフタ２４は、Ｇｍ加算部２３の生成電圧の直流電位のレベルシフトを行うものである。
このため、このレベルシフタ２４は、図２に示すように、レベルシフト用のＰ型のＭＯＳトランジスタＭ１４と、カレントミラー回路を形成するＰ型のＭＯＳトランジスタＭ１９、Ｍ２０と、ＭＯＳトランジスタＭ２０に直列に接続されるＮ型のＭＯＳトランジスタＭ５、Ｍ１１とからなる。
【００３２】
さらに詳述すると、ＭＯＳトランジスタＭ１４は、そのゲートがＭＯＳトランジスタＭ１３のゲートに接続され、そのドレインが接地されている。また、ＭＯＳトランジスタＭ１４のソースは、ＭＯＳトランジスタＭ１９のドレインに接続されるとともに、電流比較部２５のＭＯＳトランジスタＭ２１のゲートに接続されている。
【００３３】
ＭＯＳトランジスタＭ１９は、そのゲートがＭＯＳトランジスタＭ２０のゲートに接続され、そのソースに電源電圧ＶＤＤが印加されるようになっている。ＭＯＳトランジスタＭ２０は、そのソースに電源電圧ＶＤＤが印加され、そのゲートとドレインが共通接続されている。さらに、その共通接続部は、ＭＯＳトランジスタＭ１１のドレインに接続されるとともに、ＭＯＳトランジスタＭ１９のゲートに接続されている。従って、ＭＯＳトランジスタＭ２０とＭＯＳトランジスタＭ１９とは、カレントミラー回路を形成している。
【００３４】
ＭＯＳトランジスタＭ１１は、そのゲートに一定電圧Ｖ４が印加され、そのソースがＭＯＳトランジスタＭ５のドレインに接続されている。ＭＯＳトランジスタＭ５は、そのゲートが電流比較部２５のＭＯＳトランジスタＭ６のゲートに接続され、そのソースが接地されている。
電流比較部２５は、レベルシフタ２４の出力電圧に応答する応答電流と、所定の基準電流との差に応じた電圧を生成し、この生成電圧をＧｍ増幅器１のＭＯＳトランジスタＭ３５、Ｍ３６の各ゲートに帰還するものである。
【００３５】
このために、この電流比較部２５は、図２に示すように、レベルシフタ２４の出力電圧を入力するＰ型のＭＯＳトランジスタＭ２１と、これに直列に接続されるＭＯＳトランジスタＭ１２と、ＭＯＳトランジスタＭ２１、Ｍ１２に基準電流を供給するためにカレントミラー回路を形成するＭＯＳトランジスタＭ６、Ｍ２２とからなる。
【００３６】
さらに詳述すると、ＭＯＳトランジスタＭ２１は、そのソースに電源電圧ＶＤＤが印加され、そのゲートがＭＯＳトランジスタＭ１４のソースに接続されている。
ＭＯＳトランジスタＭ２１のドレインは、ＭＯＳトランジスタＭ１２のドレインに接続されるとともに、ＭＯＳトランジスタＭ３５、Ｍ３６の各ゲートに接続されるようになっている。ＭＯＳトランジスタＭ１２は、そのゲートに一定電圧Ｖ４が印加され、そのソースがＭＯＳトランジスタＭ６のドレインに接続されている。
【００３７】
ＭＯＳトランジスタＭ６は、そのゲートがＭＯＳトランジスタＭ２２のゲートに接続され、そのソースが接地されている。また、ＭＯＳトランジスタＭ２２は、ドレインに基準電流が供給されるようになっており、かつ、そのソースが接地されている。従って、ＭＯＳトランジスタ２２とＭＯＳトランジスタＭ６とは、カレントミラー回路を形成している。
【００３８】
次に、このような構成からなるコモンモードフィードバック回路１３の動作について、図２を参照して説明する。
まず、Ｖ／Ｉ変換部２１の動作について説明する。
いま、Ｖ／Ｉ変換部２１のＭＯＳトランジスタＭ２のゲートに、Ｇｍ増幅器１の＋出力電圧Ｐｏｕｔが入力されと、これに応じてＭＯＳトランジスタＭ２には次の（１）式のような電流Ｉ2 が流れる。
【００３９】
Ｉ2 ＝ＫM2×（ＶonM2）2 ・・・・（１）
ここで、（１）式中のＫM2は、ＫM2＝Ｋ’×（Ｗ／Ｌ）である。そして、Ｋ’はゲインファクタ、ＷはＭＯＳトランジスタＭ２のチャネル幅、ＬはＭＯＳトランジスタＭ２のチャネル長である。
また、ＶonM2は、ＶonM2＝Ｖgs−Ｖthである。そして、ＶgsはＭＯＳトランジスタＭ２のゲートとソース間の電圧、ＶthはＭＯＳトランジスタＭ２のしきい値電圧である。
【００４０】
なお、（１）式中のＫM2、ＶonM2の添え字の「Ｍ２」は、図２に示すＭＯＳトランジスタを特定する記号を示し、例えばＫM2は、ＭＯＳトランジスタＭ２の定数を表しその内容は上記の通りである。従って、以下の場合の添え字についても同様に取り扱うものとする。
また、ＭＯＳトランジスタＭ３のゲートに、Ｇｍ増幅器１の−出力電圧Ｎｏｕｔが入力されと、これに応じてＭＯＳトランジスタＭ３に次の（２）式のような電流Ｉ3 が流れる。
【００４１】
Ｉ3 ＝ＫM3×（ＶonM3）2 ・・・・（２）
次に、Ｇｍ加算部２２の動作について説明する。
Ｇｍ加算部２２のＭＯＳトランジスタＭ４と、Ｖ／Ｉ変換部２１のＭＯＳトランジスタＭ３のトランジスタサイズは、同一のものを使用している。このため、ＭＯＳトランジスタＭ４に流れる電流Ｉ4 は、Ｉ4 ＝Ｉ3 ＝ＫM3×（ＶonM3）2 のようになる。
【００４２】
また、ＭＯＳトランジスタＭ１８、Ｍ１７はカレントミラー回路を形成し、そのミラー比が１：１に設定されているので、ＭＯＳトランジスタＭ１７とＭＯＳトランジスタＭ３とは同じ電流Ｉ3 ＝ＫM3×（ＶonM3）2 が流れる。
その結果、Ｇｍ加算部２２のノードＡの電圧ＶA は、電流Ｉ3 に全く依存せずに、ＭＯＳトランジスタＭ１６のゲートとソース間の電圧Ｖgsのみで決まり、次の（３）式で表される。
【００４３】
ＶA ＝√（Ｉ2 ／ＫM16 ）＋ＶthM16 ・・・・（３）
ここで、√（Ｉ2 ／ＫM16 ）は、（Ｉ2 ／ＫM16 ）の平方根を意味し、以下同様である。また、ＫM16 はＭＯＳトランジスタ１６の定数、ＶthM16 はＭＯＳトランジスタＭ１６のしきい値電圧である。
一方、Ｇｍ加算部２２のノードＢの電圧ＶB は、ノードＡの電圧ＶA にＭＯＳトランジスタＭ１３のゲートとソース間の電圧Ｖgsを加えたものであり、次の（４）式で表される。
【００４４】
ＶB ＝√（Ｉ2 ／ＫM16 ）＋ＶthM16 ＋√（Ｉ2 ／ＫM13 ）＋ＶthM13 ・・・・（４）
この（４）式を、（１）式と（２）式とを用いて整理すると、ノードＢの電圧ＶB は次の（５）式のようになる。
ＶB ＝ＶonM2×√（ＫM2／ＫM16 ）＋ＶonM3×√（ＫM3／ＫM13 ）＋ＶthM16 ＋ＶthM13 ・・・・（５）
ここで、（５）式中のＫM2、ＫM3、ＫM13 、ＫM16 、ＶthM13 、ＶthM16 は、それぞれ定数である。また、ＫM2＝ＫM3、ＫM13 ＝ＫM16 、ＶthM13 ＝ＶthM16 の関係がある。
【００４５】
そこで、（５）式において、√（ＫM2／ＫM16 ）＝√（ＫM3／ＫM13 ）＝αとおくとともに、ＶthM16 ＋ＶthM13 ＝２Ｖthp とおくと、（５）式は次の（６）式のようになる。
ＶB ＝α（ＶonM2＋ＶonM3）＋２Ｖthp ・・・・（６）
ここで、Ｓａｈの式によれば、ＭＯＳトランジスタに流れる電流Ｉdsは、次の（７）式のようになる。
【００４６】
Ｉds＝Ｋ×Ｖon2 ・・・・（７）
ここで、Ｋは定数、Ｖonは上記の通りである。
また、ＭＯＳトランジスタのトランスコンダクタンスＧｍは、電流Ｉdsを偏微分することにより、次の（８）式のように求められる。
Ｇｍ＝∂Ｉds／∂Ｖon＝２Ｋ×Ｖon・・・・（８）
この（８）式により、ＶonをトランスコンダクタンスＧｍで表すと、次の（９）式のようになる。
【００４７】
Ｖon＝Ｇｍ／（２Ｋ）・・・・（９）
この（９）式を（６）式に代入すると、ノードＢの電圧ＶB は次の（１０）式のようになる。
ＶB ＝α（ＧｍM2＋ＧｍM3）／Ｋｎ＋２Ｖthp ・・・・（１０）
ここで、ＧｍM2、ＧｍM3は、ＭＯＳトランジスタＭ２、Ｍ３の各トランスコンダクタンス値であり、ＫｎはＭＯＳトランジスタＭ２、Ｍ３の各定数である。
【００４８】
（１０）式によれば、ノードＢの電圧ＶB は、ＭＯＳトランジスタＭ２のトランスコンダクタンス値ＧｍM2と、ＭＯＳトランジスタＭ３のトランスコンダクタンス値ＧｍM3との和で表されることがわかる。
次に、レベルシフタ２４の動作について説明する。
Ｇｍ加算部２２のノードＢの電圧ＶB を、電流比較部２５のＭＯＳトランジスタＭ２１のゲートに直接入力しようとしても、動作レベルの差異により入力できない。そこで、レベルシフタ２では、レベルシフト用のＭＯＳトランジスタＭ１４でそのゲートとソース間の電圧Ｖgsの分だけ直流電圧をレベルシフトさせ、ＭＯＳトランジスタＭ２１の動作点に見合うレベルにしている。
【００４９】
ＭＯＳトランジスタＭ１４のゲートとソース間の電圧ＶgsM14 は、ＭＯＳトランジスタＭ１４に流れる基準電流（ＭＯＳトランジスタＭ２０とＭ１９によるカレントミラーにより発生）とＭＯＳトランジスタの定数ＫM14 のみで決まるので、常に一定である。そこで、レベルシフタ２４のノードＣにおける電圧（出力電圧）ＶC は、次の（１１）式のようになる。
【００５０】
ＶC ＝α（ＧｍM2＋ＧｍM3）／Ｋｎ＋２Ｖthp ＋ＶgsM14 ・・・・（１１）
次に、電流比較部２５の動作について説明する。
ＭＯＳトランジスタＭ２１で発生する電流Ｉ21は、ノードＣの電圧ＶC （ＭＯＳトランジスタＭ２１の入力電圧）と、ＭＯＳトランジスタＭ２１の定数ＫM21 とできまり、（１１）式を用いると次の（１２）式で表される。
【００５１】
Ｉ21＝ＫM21 ×（ＶC −Ｖthp ）2 ＝ＫM21 ×〔α（ＧｍM2＋ＧｍM3）／Ｋｎ＋Ｖthp ＋ＶgsM14 〕2 ・・・・（１２）
ところで、ＭＯＳトランジスタＭ６で発生する電流は、ＭＯＳトランジスタＭ２２に基準電流Ｉref が供給され、ＭＯＳトランジスタＭ２２、Ｍ６はカレントミラーを形成するので、そのミラー比で決まる一定値になる。いま、そのミラー比を１：１とすると、電流Ｉref 、Ｉ21、は、次の（１３）式により表すことができる。
【００５２】
Ｉref ＝Ｉ21＝ＫM21 ×（ＶC −Ｖthp ）2 ＝ＫM21 ×〔α（ＧｍM2＋ＧｍM3）／Ｋｎ＋Ｖthp ＋ＶgsM14 〕2 ・・・・（１３）
（１３）式からわかるように、ＭＯＳトランジスタＭ２、Ｍ３のトランスコンダクタンスＧｍM2、ＧｍM3の和である（ＧｍM2＋ＧｍM3）を変化させるような信号が、ＭＯＳトランジスタＭ２、Ｍ３のゲートに入力されるときには、（１３）式を満たすように、電流比較部２５のノードＤの電圧が、Ｇｍ増幅器１のＭＯＳトランジスタＭ３５、Ｍ３６の各ゲートに帰還される。
【００５３】
以上の動作をまとめると、以下のようになる。
すなわち、Ｇｍ増幅器１からの差動出力電圧が、Ｖ／Ｉ変換部２１のＭＯＳトランジスタＭ２、Ｍ３でその差動出力電圧に応じた差動出力電流に変換される。次に、その変換電流に基づき、Ｇｍ加算部２２は、ＭＯＳトランジスタＭ２、Ｍ３の両トランスコンダクタンスの和で表現される電圧を含む出力電圧ＶB を生成する。
【００５４】
さらに、この出力電圧ＶB は、レベルシフタ２４のＭＯＳトランジスタＭ１４によりレベルシフトされてＶC となり、これが電流比較部２５のＭＯＳトランジスタＭ２１のゲートに印加される。ＭＯＳトランジスタＭ２１の発生する電流Ｉ21と、ＭＯＳトランジスタＭ６の発生する基準電流とのアンバラス分が、ＭＯＳトランジスタＭ２１のドレイン電圧の変化として表れ、これがＧｍ増幅器１に帰還される。これにより、（１３）式を満たすような動作を実現できる。
【００５５】
ところで、ＭＯＳトランジスタＭ２、Ｍ３に入力されるＧｍ増幅器１の出力差動電圧は、そのＧｍ増幅器１のＭＯＳトランジスタＭ３１、Ｍ３２の入力差動電圧に基づくものである。このため、上記のようなフィードバック制御により（１３）式を満たすことは、ＭＯＳトランジスタＭ３１、Ｍ３２の入力差動電圧のレベルに大小があっても、そのＭＯＳトランジスタＭ３１、Ｍ３２のトランスコンダクタンス値が一定になることを意味する。
【００５６】
従って、この実施形態によれば、Ｇｍ増幅器１の差動入力信号の振幅の大小にかかわらず、そのＧｍ増幅器のトランスコンダクタンス値Ｇｍが一定にできるので、フィルタの特性を、その差動入力信号の振幅に依存することなく一定にできる。このため、この実施形態のＧｍ−ＣＦフィルタを用いてバンドパスフィルタを構成する場合に、理想的な特性が得られるようになる。
【００５７】
【発明の効果】
以上述べたように、本発明によれば、Ｇｍ増幅器の差動入力信号の振幅の大小にかかわらず、そのＧｍ増幅器のトランスコンダクタンス値Ｇｍが一定にできるので、フィルタの特性を、その差動入力信号の振幅に依存することなく一定にできる。このため、本発明を用いてバンドパスフィルタを構成する場合に、理想的な特性が得られるようになる。
【図面の簡単な説明】
【図１】本発明の実施形態の構成を示す回路図（ブロック図）である。
【図２】図１に示すコモンモードフィードバック回路の具体的な構成例を示す回路図である。
【図３】従来のＧｍ−Ｃフィルタの構成例を示す図である。
【図４】図３に示すコモンモードフィードバック回路の具体的な構成例を示す回路図である。
【符号の説明】
１    Ｇｍ増幅器
２    コンデンサ（容量素子）
１３  コモンモードフィードバック回路
２１  Ｖ／Ｉ変換部
２２  Ｇｍ加算部
２３  ダミー回路
２４  レベルシフタ
２５  電流比較部
【図１】
0004647840.tif 000002
【図２】
0004647840.tif 000003
【図３】
0004647840.tif 000004
【図４】
0004647840.tif 000005