(57)【特許請求の範囲】
【請求項１】
増幅部と、
該増幅部に入力される信号に、該増幅部の非線形特性とは逆の特性を与えるプリディストータと、
該増幅部の出力信号をフィードバック信号としてＡ／Ｄ変換するＡ／Ｄ変換器と、
該Ａ／Ｄ変換器から出力されるデジタル信号に含まれる該Ａ／Ｄ変換器の非線形特性による歪を補正する補正部と、
該補正部の出力信号に基づいて、該増幅部の出力信号に含まれる歪を検出する歪検出部と、
該歪検出部で検出される歪が小さくなるように、該プリディストータの特性を制御する制御部と
を備え、
該補正部は、
該Ａ／Ｄ変換器に入力されるアナログ信号のレベルを、入力レベルとして、検出する第１の手段と、
該入力レベルに応じた該Ａ／Ｄ変換器の非線形特性の逆特性のデータを、補正データとして、発生する第２の手段と、
該Ａ／Ｄ変換器から出力される該デジタル信号に該補正データを加算して、該デジタル信号に含まれる該Ａ／Ｄ変換器の非線形特性による歪を補正し、該歪を補正した該デジタル信号を該歪検出部に出力する第３の手段と
を有することを特徴とする歪補償増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器の非線形歪の補償装置などに用いられる歪補償増幅装置に関する。
【背景技術】
【０００２】
移動無線通信システムおける送信機などの無線機器では、ディジタル化が進み、これに伴って電力増幅部の非線形歪を補償することが重要な問題となってきており、その補償方法の１つとして、プリディストーション方式が知られている。その一例として、送信機の電力増幅部の非線形歪の補償に用いたものが提案されている（例えば、特許文献１参照）。
【０００３】
図９はプリディストーション方式を用いた電力増幅部の非線形歪補償装置の一従来例を示すブロック図であって、１は入力端子、２はプリディストータ、３はＤ／Ａ（デジタル／アナログ）変換器、４は電力増幅部、５は電力検出部、６は歪補償テーブル、７はＡ／Ｄ（アナログ／デジタル）変換器、８はＡＣＬＲ（Adjacent Channel Leakage Power Ratio：隣接チャンネル間漏洩電力比）検出部、９は制御部である。
【０００４】
同図において、入力端子１から入力されたデジタル信号は、プリディストータ２と電力検出部５とに供給される。プリディストータ２では、歪補償テーブル６からの振幅／位相歪補償信号に基づいて、供給されたデジタル信号に電力増幅部４での非線形歪を補償するための処理がなされる。この補償処理は、この電力増幅部４で発生する非線形歪を打ち消すように、デジタル信号の振幅，位相を制御することにより、予め電力増幅部４の非線形特性とは逆の非線形特性による非線形歪を与える処理（予歪処理）である。
【０００５】
歪補償テーブル６には、入力デジダル信号の電力に応じた振幅／位相の補償データが登録されており、かかる補償データが入力デジダル信号の振幅と対応づけられている。
【０００６】
入力端子１からの入力デジタル信号は電力検出部５に供給されてその電力が検出され、この検出された電力に応じた振幅／位相の補償データが歪補償テーブル６から読み出されて、振幅／位相歪補償信号として、プリディストータ２に供給される。
【０００７】
このようにしてプリディストータ２で予歪処理されたデジタル信号は、Ｄ／Ａ変換器３でアナログ信号に変換された後、電力増幅部４で電力増幅されて出力される（送信機の場合には、無線周波信号に変換された後、増幅されてアンテナから送信される）。この電力増幅部４では、その非線形特性により、電力増幅されるアナログ信号に歪（即ち、非線形歪）が生ずるが、プリディストータ２によって予歪処理がなされているため、これによって電力増幅部４で発生する非線形歪が補償（キャンセル）される。
【０００８】
ところで、電力増幅部４の非線形特性は、周囲温度などの環境の変化や経年などによって変化し、これに伴って電力増幅部４で生ずる非線形歪が変化する。このため、環境の変化や経年に応じて歪補償テーブル６での振幅／位相補償データを調整させることが必要となり、その調整手段として、Ａ／Ｄ変換器７と歪検出部８と制御部９とかるなるフィードバック回路が設けられている。
【０００９】
電力増幅部４から出力されるアナログ信号は、フィードバック信号として、適宜中間周波数に変換された後、Ａ／Ｄ変換器７に供給され、そこでデジタル信号に変換されて歪検出部８に供給される。この歪検出部８では、供給されたデジタルのフィードバック信号から非線形歪が検出され、制御部９がこの検出された非線形歪の変化に応じて歪補償テーブル６での振幅／位相補償データを変化させる。
【００１０】
ここで、電力増幅部４では、そこに供給されるアナログ信号が増幅されるのであるが、この電力増幅部４の非線形特性により、このアナログ信号の周波数帯域の帯域外（即ち、この周波数帯域よりも上側と下側の帯域）に非線形歪による不要信号成分が生じ、電力増幅部４の非線形特性の変化によって出力されるアナログ信号に非線形歪が残留すると、このアナログ信号の周波数帯域外に不要信号成分が生ずることになる。歪検出部８はフィードバック信号のスペクトルを分析し、電力増幅部４で増幅すべきアナログ信号の信号帯域外のスペクトル電力を、電力増幅部４の非線形特性による非線形歪成分（不要信号成分）として、検出する。制御部９は、歪検出部８で検出された不要信号成分を非線形歪成分として処理し、歪補償テーブル６に保存されている振幅／位相補償データの調整量を作成する。電力増幅部４の非線形特性を補償する逆特性はｎ次のべき級数で表わされる。制御部９は、歪検出部８で検出された非線形歪成分に応じてこのべき級数の各項の係数を摂動法によって更新することにより、電力増幅部４の非線形特性を補償する逆特性を表わすようにし、このように更新されたべき級数を基に電力検出部５で検出される入力デジタル信号の各電力毎の振幅／位相補償データを作成し、かかる補償データで歪補償テーブル６の振幅／位相補償データを更新する。あるいはまた、制御部９は上記の更新されたべき級数や歪補償テーブル６の振幅／位相補償データなども用いてかかる振幅／位相補償データの調整量を作成し、これでもって歪補償テーブル６の振幅／位相補償データを調整するようにしてもよい。
【００１１】
このようにして、電力増幅部４の非線形特性が環境変化によって変化しても、また、経年変化があったとしても、これに応じて歪補償テーブル６の振幅／位相補償データが調整されることになり、これにより、電力増幅部４では、アナログ信号が、非線形歪が効果的に抑圧されて、電力増幅されることになる。
【特許文献１】特開２００１ー２０３５３９
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、上記従来の技術では、上記のフィードバック信号のレベルが低い場合、フィードバック回路を構成するＡ／Ｄ変換器７の量子化雑音や非線形特性により、電力増幅部４の非線形歪を正しく検出することができないという問題があった。つまり、このＡ／Ｄ変換器７をその非線形特性などの強い部分（非線形部分）まで使用することになると、このＡ／Ｄ変換器７の出力フィードバック信号に非線形歪が生ずることになり、この非線形歪が歪検出部８で検出されることにより、電力増幅部４の出力信号に非線形歪が現われていないにもかかわらず、歪補償テーブル６の振幅／位相補償データが更新されてしまうことになる。このため、プリディストータ２の出力信号には、電力増幅部４で発生する非線形歪を打ち消すことができない予歪が含まれることになり、電力増幅部４の出力信号には、非線形歪が残留することになる。
【００１３】
Ａ／Ｄ変換器の特性の非線形部分の一例として、低レベル（低振幅）領域の非線形特性がある。このような非線形特性による非線形歪を除くためには、図１０に示すように、フィードバック回路のＡ／Ｄ変換器７の入力側にＡＧＣ（自動利得制御）回路１０を設け、低レベルのフィードバック信号を増幅することにより、このフィードバック信号がＡ／Ｄ変換器７でその特性の非線形領域を越えた線形な領域で変換処理されるようにすることが考えられる。
【００１４】
しかしながら、Ａ／Ｄ変換器の非線形特性は、使用するＡ／Ｄ変換器毎に異なるので、補償するとしても、図１０に示すような非線形歪の補償回路を備えた電力増幅部４を使用する製品毎に、Ａ／Ｄ変換器７の特性を検証、補償するのは容易ではない。また、ＡＧＣ回路１０を使用するとしても、ＡＧＣ回路はアナログ回路であるため、ＡＧＣ回路の特性を検証することが必要となるほか、部品点数も増加する。
【００１５】
また、充分な線形特性を有するＡ／Ｄ変換器７を使用するとなると、このＡ／Ｄ変換器７では、電力増幅部４で発生した微細な非線形歪を含むフィードバック信号を取り扱うものであるから、Ａ／Ｄ変換器７の特性としても、広い範囲に亘って線形であることが必要となり、高分解能の高価なＡ／Ｄ変換器を使用することが必要となる。
【００１６】
本発明の目的は、かかる問題を解消し、手間と時間を省いて、Ａ／Ｄ変換器の非線形歪を有効に補償することができるようにした歪補償増幅装置を提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明は、増幅部と、該増幅部に入力される信号に、該増幅部の非線形特性とは逆の特性を与えるプリディストータと、該増幅部の出力信号をフィードバック信号としてＡ／Ｄ変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器から出力されるデジタル信号に含まれる該Ａ／Ｄ変換器の非線形特性による歪を補正する補正部と、該補正部の出力信号に基づいて、該増幅部の出力信号に含まれる歪を検出する歪検出部と、該歪検出部で検出される歪が小さくなるように、該プリディストータの特性を制御する制御部とを備え、該補正部は、該Ａ／Ｄ変換器に入力されるアナログ信号のレベルを、入力レベルとして、検出する第１の手段と、該入力レベルに応じた該Ａ／Ｄ変換器の非線形特性の逆特性のデータを、補正データとして、発生する第２の手段と、該Ａ／Ｄ変換器から出力される該デジタル信号に該補正データを加算して、該デジタル信号に含まれる該Ａ／Ｄ変換器の非線形特性による歪を補正し、該歪を補正した該デジタル信号を該歪検出部に出力する第３の手段とを有することを特徴とするものである。
【発明の効果】
【００１８】
本発明によると、使用中のＡ／Ｄ変換器の非線形特性を補償できるものであるから、使用する際のＡ／Ｄ変換器の特性の検証を必要とせず、そのための手間と時間が省けるし、また、低分解能で安価なＡ／Ｄ変換器を使用することが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態を図面により説明する。  
図１は本発明による歪補償増幅装置の第１の実施形態を示すブロック構成図であって、１１はＡ／Ｄ補正部、１２は制御部、１３は補正テーブル、１４は加算部であり、図９に対応する部分には同一符号を付けて重複する説明を省略する。
【００２０】
同図において、入力端子１から入力されてプリディストータ２で処理されたデジタル情報信号はＤ／Ａ変換器３でアナログ情報信号に変換され、図９に示した従来例と同様、適宜図示しないミキサなどで周波数変換され、電力増幅部４で増幅されるとともに、フィードバック信号ＦＢとして、Ａ／Ｄ変換器７とＡ／Ｄ補正部１１とに供給される。Ａ／Ｄ変換器７では、供給されたアナログのフィードバック信号ＦＢがデジタルのフィードバック信号ＦＢ’に変換され、Ａ／Ｄ補正部１１に供給される。
【００２１】
Ａ／Ｄ補正部１１は制御部１２と補正テーブル１３と加算部１４とで構成されている。補正テーブル１３には、電力増幅部４からの、従って、Ａ／Ｄ変換器７の入力側からのアナログのフィードバック信号ＦＢの最小レベル（負の最大値）から最大レベル（正の最大値）までの各レベル毎の補正データが、夫々のレベルに対応するアドレスに格納されている。なお、これらレベルがアドレスとして使用されてもよく、以下では、説明を簡略化するために、レベルをアドレスとして使用し、このレベルに応じた補正データを補正テーブル１３から読み出すものとする。なお、制御部１２は、これらレベルをアドレスに変換するために、別のＡ／Ｄ変換器を（一時的に）備えてもよい。また、このＡ／Ｄ変換器は、線形性さえ充分であれば、サンプリングレートや分解能は低くてもよい。
【００２２】
図２はＡ／Ｄ補正部１１の補正動作の一具体例を示すフローチャートであり、これを用いてＡ／Ｄ補正部１１の動作を説明する。
【００２３】
制御部１２は、供給されるフィードバック信号ＦＢのレベルを順次検出し（ステップ１００）、この検出レベルをアドレスＡｄとして、このアドレスＡｄの補正データＤＦを補正テーブル１３から読み出して加算部１４に供給する（ステップ１０１）。加算部１４では、Ａ／Ｄ変換器７からのデジタルのフィードバック信号ＦＢ’に補正テーブル１３から読み出された補正データＤＦが、オフセット値として、加算され（ステップ１０２）、これにより、このフィードバック信号ＦＢ’のＡ／Ｄ変換器７の非線形特性による非線形歪が補正される。
【００２４】
補正テーブル１３での補正データＤＦは、入力端子１から試験信号を入力することにより、作成される。このときのＡ／Ｄ補正部１１における制御部１２による補正テーブル１３の作成処理動作の一具体例を図３に示すフローチャートを用いて説明する。
【００２５】
補正テーブル１３を作成する場合には、入力端子１からデジタルの試験信号が入力され、これにより、電力増幅部４からアナログの試験信号ＡＴがフィードバック信号として出力され、Ａ／Ｄ変換器７の非線形特性の取得ルーチンに入る（ステップ２００）。電力増幅部４からのアナログの試験信号ＡＴはＡ／Ｄ変換器７とＡ／Ｄ補正部１１の制御部１２とに供給され、また、この試験信号ＡＴがＡ／Ｄ変換器７でデジタルの試験信号ＤＴに変換されてＡ／Ｄ補正部１１の制御部１２に供給されるのである。この試験信号ＡＴは、そのレベルが電力増幅部４から出力されるアナログ情報信号の可能なレベル範囲でその最小値から最大値まで順次等間隔でレベルが切り替えられ（ステップ２０１）、レベルが切り替えられる毎に、制御部１２がこのときの試験信号ＡＴのレベルとこのレベルに対するＡ／Ｄ変換器７の出力試験信号ＤＴの値（デジタル値）とを取り込み（この取り込みタイミングを、以下、サンプル点という）、保存する（ステップ２０２）。ここで、制御部１２がサンプル点で取り込んだ試験信号ＡＴのレベルを、以下、アナログサンプル値といい、制御部１２がサンプル点で取り込んだＡ／Ｄ変換器７からの試験信号ＤＴのデジタル値を、以下、デジタルサンプル値という。なお、制御部１２が取り込んだアナログサンプル値と、制御部１２に取り込まれたこのアナログサンプル値に対するデジタルサンプル値との間では、Ａ／Ｄ変換器７の処理時間分時間差があるが、制御部１２では、これらアナログサンプル値とデジタルサンプル値とが対応づけられて保存される。このように、対応づけられたアナログサンプル値とデジタルサンプル値とを、以下、アナログサンプル値とデジタルサンプル値との対という
このようにして、上記のレベル範囲で試験信号ＡＴのレベルを最小レベルから最大レベルまで切り替えたときの全てのサンプル点でのアナログサンプル値とデジタルサンプル値との対が取得されると、Ａ／Ｄ変換器７の非線形特性の取得ルーチンが終了する（ステップ２０３）。
【００２６】
取り込まれた一連のデジタルサンプル値は電力増幅部４とＡ／Ｄ変換器７の特性、即ち、これらの非線形特性に応じたものであり、取り込まれた一連のアナログサンプル値は電力増幅部４の非線形特性の影響を受けているが、Ａ／Ｄ変換器７の特性の影響を受けていないものである。そこで、対をなすアナログサンプル値とデジタルサンプル値との差分を取ることにより、この差分データがＡ／Ｄ変換器７の非線形特性の影響による部分を表わしていることになり、Ａ／Ｄ変換器７による非線形歪に応じたデータである。従って、各サンプル点毎にアナログサンプル値とデジタルサンプル値とのかかる差分データを求めることにより、電力増幅部４の非線形特性の影響を受けず、Ａ／Ｄ変換器７の非線形特性による非線形歪を補正するための逆特性のデータが得られることになる（ステップ２０４）。また、上記差分データは、Ａ／Ｄ変換器７の非線形特性による非線形歪を相殺するものであり、従って、この差分データは、Ａ／Ｄ変換器７の非線形特性の逆特性のデータということになる。
【００２７】
なお、差分データを得るためのサンプル値の一方はデジタル値であり、他方はアナログ値であるが、これらの差分データを求める場合には、アナログサンプル値であるレベルが図示しない他のＡ／Ｄ変換器などによって検出され、このレベルの検出値を線形特性の理想的なＡ／Ｄ変換器で変換されたときのデジタル値に変換し（例えば、テーブルなどを用いて校正し）、この変換デジタル値と上記のデジタルサンプル値との差分を求める。このようにして得られる各サンプル点でのかかる差分データが夫々対応するサンプル点での変換デジタル値と対応づけられ、これが上記の逆特性のデータとなる。
【００２８】
このようにして、逆特性のデータ（即ち、サンプル点毎のアナログ試験信号ＡＴのレベル（の変換デジタル値）と差分データとの対応からなるデータ）が求まると、次に、サンプル点間について、データの補間を行ない、より細かいサンプル点での一連の差分データを得る（ステップ２０５）。これにより、Ａ／Ｄ変換器７の非線形特性の精度が高い逆特性データが得られることになる。このようにして得られた逆特性データでの補間サンプル点も含めた各サンプル点の差分データを補正データＤＦとし、これに対応したアナログの試験信号ＡＴのレベルをアドレスＡｄとして、これら補正データＤＦとアドレスＡｄとを対応づけた補正テーブル１３に保存する（ステップ２０６）。
【００２９】
この第１の実施形態の以上説明した動作以外の動作は、図９に示した従来技術と同様である。
【００３０】
なお、試験信号ＡＴとしては、Ａ／Ｄ変換器７のサンプリング周波数の整数倍（０も含む）よりわずかにずれた周波数のトーン信号を用いることができ、補正テーブルの作成処理動作時のみコネクタの接続を変更するなどして、電力増幅部４をスルーさせて供給することもできる。また、スルーさせる際に、試験信号ＡＴのみを通過させるフィルタを通してもよい。
【００３１】
また、制御部１２は、アナログ試験信号のレベルを検出する代わりに、Ａ／Ｄ変換器７からの試験信号ＤＴから、デジタルＰＬＬ及びＤＤＳを用いて、試験信号ＤＴと等振幅，等位相の純粋なトーン信号を再生し、そのレベルを検出するようにしてもよい。
【００３２】
以上のようにして、図１に示す第１の実施形態では、使用者に手間を掛けることなく、Ａ／Ｄ変換器の非線形特性による影響を効果的に抑えることができる。この結果、電力増幅部４の非線形歪補償装置においても、歪補償テーブル６に保存されている振幅／位相補償データがＡ／Ｄ変換器７の非線形特性に影響されないものとなり、電力増幅部４からは非線形歪が効果的に抑制された信号が得られることになる。
【００３３】
図４は本発明による歪補償増幅装置の第２の実施形態の要部を示すブロック構成図であって、１５は制御部、１６は係数テーブル、１７は計算部、１８は加算部であり、前出図面に対応する部分には同一符号を付けて重複する説明を省略する。
【００３４】
同図において、Ａ／Ｄ補正部１１は、制御部１５と係数テーブル１６と計算部１７と加算部１８とから構成されており、制御部１５に電力増幅部４からのフィードバック信号ＦＢとＡ／Ｄ変換器７からのデジタルのフィードバック信号ＦＢ’とが供給される。係数テーブル１６には、Ａ／Ｄ変換器７からのデジタルのフィードバック信号ＦＢ’でのＡ／Ｄ変換器７の非線形特性による非線形歪の補正データを求めるための演算式の係数データが格納されている。
【００３５】
ここで、この演算式について説明する。
【００３６】
図５はかかる演算式の基となるフィードバック信号ＦＢのアナログサンプル値Ｌと対応するＡ／Ｄ変換器７から出力されるデジタルのフィードバック信号ＦＢ’のデジタルサンプル値ＳＤとの関係を示すものであって、アナログサンプル値Ｌ0をフィードバック信号ＦＢの最小レベルとし、アナログサンプル値ＬNをフィードバック信号ＦＢの最大レベルとして、Ｎ＋１個のサンプル点でのアナログサンプル値（レベル）Ｌ0，Ｌ1，Ｌ2，……，ＬN-1，ＬNとこれら夫々に対応するデジタルサンプル値（デジタル値）ＳＤ0，ＳＤ1，ＳＤ2，……，ＳＤN-1，ＳＤNとを示している。このように、この第２の実施形態では、フィードバック信号ＦＢの最小レベルから最大レベルまでのＮ＋１個のアナログサンプル値（レベル）Ｌに対しては、デジタルサンプル値ＳＤが決められているものであるが、これらサンプル点間でのレベルＬXでのデジタルサンプル値ＳＤXは、予め設定されているこれらＮ＋１個のアナログサンプル値Ｌi（但し、ｉ＝０，１，２，……，Ｎ−１）とデジタルサンプル値ＳＤiとをもとに、線形補間法により、求めるようにするものであり、このための演算式ｆ（ＬX）（＝ＳＤX）＝α・ＬX＋βの係数α，βが係数テーブル１６に格納されているものである。
【００３７】
そこで、例えば、図５に示すように、アナログサンプル値Ｌ1，Ｌ2間のレベルＬXに対するデジタルサンプル値ＳＤXを求める場合には、制御部１５は、そのとき取り込んだフィードバック信号ＦＢのレベルがＬXであるとし、このレベルＬXが図５で示すアナログサンプル値Ｌのどの位置にあるかを判定し、この判定からこのレベルＬXの下側のアナログサンプル値をＬ1、上側のアナログサンプル値をＬ2と決定する。そして、決定したアナログサンプル値Ｌ1，Ｌ2により、これらアナログサンプル値Ｌ1，Ｌ2間のレベルＬXに対するデジタルサンプル値ＳＤXを求めるための上記係数α，βを係数テーブル１６で検索して読み出し、これを計算部１７に供給する。
【００３８】
計算部１７では、このとき、制御部１５から供給されるレベルＬXを基に、係数テーブル１６から読み出されて供給される係数α，βを演算式ｆ（ＬX）＝α・ＬX＋βに当て嵌めてこのレベルＬXに対するデジタルサンプル値ＳＤXを求め、さらに、このデジタルサンプル値ＳＤXからこのレベルＬXを減算して補正データＤＦを作成し、加算部１８に送る。
【００３９】
加算部１８では、フィードバック信号ＦＢのこのレベルＬXに対するＡ／Ｄ変換器７からのデジタルのフィードバック信号ＦＢ’のデジタル値（これは、上記の演算式で求められたデジタルサンプル値ＳＤXにほぼ等しい）に計算部１７からの補正データＤＦが加算され、これにより、このデジタルのフィードバック信号ＦＢ’のこのときのデジタル値に含まれているＡ／Ｄ変換器７の非線形特性による非線形歪が補償されることになる。
【００４０】
ここで、係数テーブル１６に記憶されている係数によるアナログサンプル値Ｌ0，Ｌ1間の演算式，アナログサンプル値Ｌ1，Ｌ2間の演算式，……，アナログサンプル値ＬN-1，ＬN間の演算式ｆ（ＬX）（＝ ＳＤX）は夫々、いま、検出されたレベルＬXがアナログサンプル値Ｌi，Ｌi+1間のレベルとし、アナログサンプル値Ｌiに対するデジタルサンプル値をＳＤi，アナログサンプル値Ｌi+1に対するデジタルサンプル値をＳＤi+1とすると、線形補間により、
【数１】
0004769583.tif 000002
【００４１】
で求められる。即ち、アナログサンプル値Ｌi，Ｌi+1とデジタルサンプル値ＳＤi，ＳＤi+1は既知であるので、レベルＬXを代入することにより、デジタルサンプル値ＳＤXが求まる。かかる係数α，βが、係数テーブル１６でのアナログサンプル値Ｌi，Ｌi+1のレベル間に対応したアドレスＡｄに格納されている。
【００４２】
計算部１７は、さらに、このようにして得られたデジタルサンプル値ＳＤXに対し、
【数２】
0004769583.tif 000003
【００４３】
の演算を行なって補正データＤＦを求めるものである。この数２の演算処理により、電力増幅器４の非線形特性に起因する非線形歪が相殺され、Ａ／Ｄ変換器７の非線形特性の逆特性のデータが得られることになる。
【００４４】
この補正データＤＦが加算部１８に供給され、Ａ／Ｄ変換器７からのデジタルのフィードバック信号ＦＢ’に加算されることにより、このフィードバック信号ＦＢ’に混入しているＡ／Ｄ変換器７の非線形特性による非線形歪が補償されることになる。
【００４５】
係数テーブル１６には、上記のように、アナログサンプル値Ｌ0，Ｌ1間、Ｌ1，Ｌ2間、……、ＬN-1，ＬN間毎の上記数１に示す演算式ｆ（ＬX）の係数α，βが記憶されている。計算部１７は、取り込んだフィードバック信号ＦＢのレベルＬXに対する係数テーブル１６の上記数１の演算式ｆ（ＬX）に対する係数α，βを用いて、この数１の演算式ｆ（ＬX）による演算処理を行ない、このレベルＬXに対するデジタルサンプル値ＳＤXを用いるのである。
【００４６】
係数テーブル１６に登録される上記数１の係数α，βは、図１に示した第１の実施形態と同様、入力端子１（図１）から入力され、電力増幅部４から出力される試験信号ＡＴを用いて作成される。この試験信号ＡＴも、電力増幅部４が使用されているときのフィードバック信号ＦＢの取り得る最小レベルから最大レベルに変化する信号である。これを図６に示すフローチャートによって説明する。
【００４７】
試験信号ＡＴが供給されると、制御部１５はそのレベルＬiを取り込む。このレベルＬiは最初に取り込まれるアナログサンプル値であって、ｉ＝０として（図６のステップ３００）、図５でのレベル（アナログサンプル値）Ｌ0である（図６のステップ３０１）。次いで、制御部７は、このレベルＬi（Ｌ0）に対するＡ／Ｄ変換器７からのデジタル試験信号ＤＴのデジタル値（デジタルサンプル値）ＳＤiを取り込む。この場合のデジタル値ＳＤiは、ｉ＝０であるから、図５でのデジタル値ＳＤ0である（図６のステップ３０２）。
【００４８】
次に、試験信号ＡＴがレベル変化すると、制御部１５はこのレベルをレベルＬi+1として取り込む。このとき、ｉ＝０であるから、レベルＬi+1は図５でのレベル（アナログサンプル値）Ｌ1である（図６のステップ３０３）。そして、このレベルＬi+1（Ｌ1）に対するＡ／Ｄ変換器７からのデジタル試験信号ＤＴのデジタル値（デジタルサンプル値）ＳＤi+1を取り込む。この場合のデジタル値ＳＤi+1は、図５でのデジタル値ＳＤ1である（図６のステップ３０４）。
【００４９】
そして、制御部１５は、これらレベルＬi，Ｌi+1とデジタル値ＳＤi，ＳＤi+1とから、上記数１により、係数α，βを求め（図６のステップ３０５）、これら係数α，βをレベルＬi，Ｌi+1（この場合、レベルＬ0，Ｌ1）と関連付けて係数テーブル１６に格納する（図６のステップ３０６）。
【００５０】
ここで、係数テーブル１６では、このレベルＬ0〜Ｌ1の範囲に対して求められた係数α，βをα0，β0とすると、このレベルＬ0〜Ｌ1の範囲に係数テーブル１６でアドレスＡｄ0が割り当てられ、図７（ａ）に示すように、このアドレスＡｄ0にかかる係数α0，β0が格納される。また、制御部１５では、図７（ｂ）に示すように、レベル範囲Ｌi〜Ｌi+1の範囲（この場合、レベル範囲Ｌ0〜Ｌ1）と係数テーブル１６でのアドレイＡｄ（この場合、アドレスＡｄ0）との対応関係を示す情報が保持される。
【００５１】
次に、制御部１５は、レベルＬi+1，デジタル値ＳＤi+1を夫々レベルＬi，デジタル値ＳＤiとし（即ち、ｉ＝１とする。）、これらレベルＬi，デジタル値ＳＤi(この場合、レベルＬ1，デジタル値ＳＤ1）を保持する（図６のステップ３０７）。
【００５２】
試験信号ＡＴが次のレベル変化をすると、制御部７はそのときのレベルをレベルＬi+1（図５でのレベル（アナログサンプル値Ｌ2に相当））として取り込み（図６のステップ３０３）、さらに、このレベルＬi+1に対するＡ／Ｄ変換器７からのデジタル試験信号ＤＴのデジタル値（デジタルサンプル値）ＳＤi+1を取り込む。この場合のデジタル値ＳＤi+1は、図５でのデジタル値ＳＤ2である（図６のステップ３０４）。そして、制御部１５は、保持している上記のレベルＬi（＝レベルＬ1），デジタル値ＳＤi（＝ＳＤ1）と新たに取り込んだレベルＬi+1（＝レベルＬ2），デジタル値ＳＤi+1（＝ＳＤ2）とから、上記数１により、係数α，βを求め（図６のステップ３０５）、これら係数α，βをレベルＬi，Ｌi+1（この場合、レベルＬ1，Ｌ2）と関連付けて係数テーブル１６に格納する（図６のステップ３０６）。そして、新たに取り込んだレベルＬi+1，デジタル値ＳＤi+1を夫々レベルＬi，デジタル値ＳＤiとし（即ち、ｉ＝２とする。）、これらレベルＬi，デジタル値ＳＤi(この場合、レベルＬ2，デジタル値ＳＤ2）を保持する（図６のステップ３０７）。
【００５３】
この場合、係数テーブル１６では、このレベルＬ1〜Ｌ2の範囲に対して求められた係数α，βをα1，β1とすると、このレベルＬ1〜Ｌ2の範囲に係数テーブル１６のアドレスＡｄ1が割り当てられ、図７（ａ）に示すように、このアドレスＡｄ1にかかる係数α1，β1が格納される。また、制御部１５では、図７（ｂ）に示すように、レベル範囲Ｌi〜Ｌi+1（この場合、レベル範囲Ｌ1〜Ｌ2）と係数テーブル１６でのアドレイＡｄ（この場合、アドレスＡｄ1）との対応関係を示す情報が保持される。
【００５４】
以下同様にして、試験信号ＡＴのレベルＬが変化する毎に、それをレベルＬi+1とし、また、これにＡ／Ｄ変換器７の出力レベルをデジタル値ＳＤi+1として取り込み（図６のステップ３０３，３０４）、これらと保持しているレベルＬi，デジタル値ＳＤiとで係数α，βを算出し（図６のステップ３０５）、レベル範囲Ｌi〜Ｌi+1と関連付けて（即ち、係数テーブル１６のアドレスＡｄを割り当て）、係数テーブル１６に格納する（図６のステップ３０６）。かかる動作が、ｉ＝Ｎ−１となるまで繰り返される（図６のステップ３０８）。
【００５５】
このようにして、各レベル範囲Ｌi〜Ｌi+1（ｉ＝０，１，２，……，Ｎ−１）毎に上記数１での係数αi，βiが得られ、係数テーブル１６に格納されることになる。電力増幅部４からＡ／Ｄ変換器７にフィードバック信号ＦＢが供給され、歪補償テーブル６の補正データを更新する動作が行なわれるときには、制御部１５において、このフィードバック信号ＦＢのレベルＬXが検出され、図７（ｂ）に示すテーブルを用いて、このレベルＬXがいずれのレベル範囲Ｌi〜Ｌi+1のいずれに含まれるかを判定することにより、アドレスＡｄiを決定して、このアドレスＡｄiの係数αi，βiを係数テーブル１６から読み取り、計算部１７において、かかる係数αi，βiとレベルＬXを用いて、上記数１，数２の演算を行なうことにより、このレベルＬXに対するデジタル値ＳＤXのＡ／Ｄ変換器７による非線形歪の補償処理のための補正データＤＦ、即ち、Ａ／Ｄ変換器７の非線形特性の逆特性の補正データＤＦを求めるものである。
【００５６】
以上により、この第２の実施形態においても、先の第１の実施形態と同様の効果が得られることになる。
【００５７】
図８は本発明による歪補償増幅装置の第３の実施形態の要部を示すブロック構成図であって、１９は制御部、２０は補正テーブル、２１は加算部、２２は切替スイッチ、２３は入力端子であり、前出図面に対応する部分には同一符号を付けて重複する説明を省略する。
【００５８】
同図において、Ａ／Ｄ補正部１１は、制御部１９と補正テーブル２０と加算部２１とから構成されており、制御部１９にＡ／Ｄ変換器７からのフィードバック信号ＦＢだけが供給される点で先の実施形態と異なる。補正テーブル２０には、Ａ／Ｄ変換器７からのデジタルのフィードバック信号ＦＢ’でのＡ／Ｄ変換器７の非線形特性による非線形歪の補正データが格納されている。
【００５９】
電力増幅部４が使用状態のときには、切替スイッチ２２は電力増幅部４側の固定接点ａ側に閉じており、電力増幅部４の出力信号が、アナログのフィードバック信号ＦＢとして、Ａ／Ｄ変換器７に供給されている。補正テーブル２０には、図１におけるＡ／Ｄ補正部１１の補正テーブル１３と同様の補正データが格納されている。制御部１９は、供給されるフィードバック信号ＦＢ’を直接アドレスＡｄとして、補正データＤＦを補正テーブル２０から読み出し、加算部２１に供給する。加算部２１では、Ａ／Ｄ変換器７からのデジタルのフィードバック信号ＦＢ’に補正テーブル２０から読み出された補正データＤＦが、オフセット値として、加算され、これにより、このフィードバック信号ＦＢ’のＡ／Ｄ変換器７の非線形特性による非線形歪が補正される。
【００６０】
次に、この補正テーブル２０での補正データの作成方法について説明する。
【００６１】
この場合には、切替スイッチ２２が固定接点ｂ側に切り替わり、入力端子２３から切替スイッチ２２を介して２種類の試験信号ＡＴがＡ／Ｄ変換器７に供給される。また、この試験信号ＡＴは、Ａ／Ｄ変換器７でデジタルの試験信号ＤＴに変換されてＡ／Ｄ補正部１１の加算部２１に供給される。
【００６２】
第１の試験信号ＡＴは、そのレベルが電力増幅部４が使用状態にあるときのこの電力増幅部４から出力されるフィードバック信号ＦＢの可能な最大レンジに対応する最小値（負の最大値）から最大値（正の最大値）まで順次（リニアに）変化するもの（ランプ波形）であって、制御部１９はこの試験信号ＤＴのレベルを順次検出しており、最小値からＡ／Ｄ変換器７の分解能分の所定のレベルだけ変化する毎にそのときのレベルをレベルＬ0（最小値），Ｌ1，Ｌ2，……，ＬN（最大値）として順次取り込んでいく。
【００６３】
一方、補正テーブル２０では、かかるレベルＬ0，Ｌ1，Ｌ2，……，ＬN毎にアドレスＡｄがＡｄ0，Ａｄ1，Ａｄ2，……，ＡｄNとして割り当てられており、初期状態では、夫々のアドレスＡｄi（但し、ｉ＝０，１，２，……，Ｎ）に値０の補正データが格納されている。
【００６４】
試験信号ＡＴの連続的な変化に対し、試験信号ＤＴの不連続な変化（飛び越し、あるいは停滞）を制御部１９が検知すると、その不連続を解消するような補正データを算出して補正テーブル２０に書き込む。このような不連続は、Ａ／Ｄ変換器７の各ビット重みの誤差によるものであり、各ビットの繰り上げが発生するときの不連続値を合計し、平均化する。不連続値は、飛び越しのときには、そのレベル差そのものであり、停滞のときには、連続区間であれば、その停滞期間に何レベル変化するかという想定値である。ビット重み区間の両端で、補正データがその不連続値の±１／２となるように線形補間し、これを各ビットに対して合成することで補正データを算出する。
【００６５】
次に、第２の試験信号ＡＴ’を与える。この第２の試験信号ＡＴ’は、例えば、任意の周波数の複数のトーン信号である。
【００６６】
Ａ／Ｄ変換器７からのデジタルの試験信号ＤＴはＡ／Ｄ補正部１１の加算部２１に供給され、そのデジタル値ＳＤiと補正テーブル２０から読み出される補正データとが加算されて歪検出部８に供給される。このとき補正テーブル２０から読み出される値０の補正データＤＦは、このとき加算部２１に供給されるデジタル値ＳＤiのレベルＬiに割り当てられたアドレスＡｄiから読み出されたものである。
【００６７】
加算部２１から出力されるデジタルの試験信号ＤＴには、ビット重み誤差以外のＡ／Ｄ変換器７の非線形特性による非線形歪が含まれている場合、この試験信号ＤＴそのものの周波数（帯域）の外側に不要信号成分（相互変調歪）が含まれている。歪検出部８では、この不要信号成分を、例えば、相互変調歪の次数毎に抽出し、Ａ／Ｄ補正部１１の制御部１９に供給する。制御部１９は、この不要信号成分から、制御部９と同様、デジタル値ＳＤiでの非線形歪の変化を検出し、これを打ち消すことができる修正データΔＤＦを求めて補正テーブル２０に供給する。ここで、試験信号ＤＴの電力もしくは振幅レベルＬ0’，Ｌ1’，Ｌ2’，……，ＬN’毎に不要信号成分が抽出されるが、Ａ／Ｄ変換器７の非線形特性はＭ次のべき級数で表わすことができ、かかるレベルＬ0’，Ｌ1’，Ｌ2’，……，ＬN’に対応するレベルＬ0，Ｌ1，Ｌ2，……，ＬNとそのときの不要信号成分とからなる連立方程式により、かかるべき級数の各係数がノイズフロアレベルの影響を受けずに算出され、Ａ／Ｄ変換器７の非線形特性の逆特性を表わすべき級数が得られる。このべき級数からレベルＬ0，Ｌ1，Ｌ2，……，ＬN毎の修正データΔＤＦが求められ、補正テーブル２０の補正データＤＦが修正される。
【００６８】
なお、この場合、修正データΔＤＦに、それを求めるために不良信号成分が抽出されたデジタル値ＳＤiに該当するレベルＬiに割り当てられたアドレスＡｄiが対応づけられ、補正テーブル２０では、このアドレスＡｄiでこのときの補正データＤＦにこの求めた修正データΔＤＦが加算されることで修正される。
【００６９】
このようにして、補正テーブル２０では、試験信号ＡＴのレベルＬ0，Ｌ1，Ｌ2，……，ＬN毎に補正データが修正される。かかる補正データＤＦの修正処理は、同じ試験信号ＡＴを繰り返し複数回入力端子２３から入力することにより、複数回行なわれ、デジタルの試験信号ＤＴでのＡ／Ｄ変換器７による非線形歪をより高精度に取り除くことができる補正データＤＦ、即ち、Ａ／Ｄ変換器７の非線形特性の逆特性の補正データが補正テーブル２０に設定できるようになる。
【００７０】
このように、補正テーブル２０で高精度の補正データＤＦが設定された状態で切替スイッチ２２を固定接点ａ側に切り替えることにより、電力増幅部４からのフィードバック信号ＦＢをＡ／Ｄ変換器７でデジタルフィードバック信号ＦＢ’に変換するときのこのＡ／Ｄ変換器７による非線形歪をＡ／Ｄ補正部１１で取り除くことができる。
【００７１】
以上のように、この第３の実施形態によれば、先の第１，第２の実施形態と同様の効果が得られるとともに、試験信号として複数のトーン信号を用い、スペクトル解析して不要信号成分を抽出することにより、試験信号源に要求される精度を下げることができる。
【００７２】
なお、以上の各実施形態の説明では、補正データの作成処理を電力増幅部４の無送信期間などに行なうようにしてもよい。これにより、Ａ／Ｄ変換器７の非線形特性の経時変化による非線形歪の変化にも確実に対処できる。
【００７３】
また、図１，図４に示す実施形態においても、図８に示す実施形態のように、試験信号ＡＴをスイッチ２２を介してＡ／Ｄ変換器７やＡ／Ｄ補正部１１に供給するようにしてもよく、また、制御部１２，１５には、Ａ／Ｄ変換器７からのデジタルフィードバック信号を入力するようにしてもよい。
【００７４】
さらに、上記各実施形態では、Ａ／Ｄ補正部１１での加算部において、Ａ／Ｄ変換器７からのデジタルのフィードバック信号ＦＢ’に補正データが加算することにより、Ａ／Ｄ変換器７による非線形歪を補償するようにしたが、Ａ／Ｄ変換器７のビット重みのバラツキに応じた補正データにより、Ａ／Ｄ変換器７の変換特性を変更することにより、かかる非線形歪を補償するようにすることもできる。例えば、Ａ／Ｄ変換器７がＣＭＯＳのパイプライン型Ａ／Ｄ変換器の場合には、パイプラインの各ステージの重みを補正データを用いて校正する。例えば、各ステージにキャリブレータ用端子を設け、その端子を介して微小なアナログ電流などを与える。
【００７５】
さらにまた、図１，図４，図８におけるＡ／Ｄ補正部１１は、ＤＳＰ(Digital Signal Processor)やＦＰＧＡ(Field Programmable Gate Array)，その他の動的再構成デバイスで構成するようにしてもよい。
【図面の簡単な説明】
【００７６】
【図１】本発明による歪補償増幅装置の第１の実施形態を示すブロック構成図である。
【図２】図１におけるＡ／Ｄ補正部の補正テーブルの作成方法の一具体例を示すフローチャートである。
【図３】図１に示す第１の実施形態の試験動作の一具体例を示すタイミングチャートである。
【図４】本発明による歪補償増幅装置の第２の実施形態の要部を示すブロック構成図である。
【図５】図４におけるテーブルでの記憶データを説明するための図である。
【図６】図４に示す第２の実施形態のテーブルの記憶データの作成方法の一具体例を示すフローチャートである。
【図７】図４におけるテーブルの記憶データとそれを読み出すための図４における制御部のデータを概略的に示す図である。
【図８】本発明による歪補償増幅装置の第３の実施形態を示すブロック構成図である。
【図９】電力増幅部のプリディストーション方式による非線形歪補償装置の一従来例を示すブロック構成図である。
【図１０】図９に示す従来技術で用いられる歪補償増幅装置の一例を示す図である。
【符号の説明】
【００７７】
１  入力端子
２  プリディストータ
３  Ｄ／Ａ変換器
４  電力増幅部
５  電力検出部
６  歪補償テーブル
７  Ａ／Ｄ変換器
８  歪検出部
９  制御部
１１  Ａ／Ｄ補正部
１２  制御部
１３  補正テーブル
１４  加算部
１５  制御部
１６  係数テーブル
１７  計算部
１８  加算部
１９  制御部
２０  補正テーブル
２１  加算部
２２  切替スイッチ
２３  試験信号の入力端子
【図１】
0004769583.tif 000004
【図２】
0004769583.tif 000005
【図３】
0004769583.tif 000006
【図４】
0004769583.tif 000007
【図５】
0004769583.tif 000008
【図６】
0004769583.tif 000009
【図７】
0004769583.tif 000010
【図８】
0004769583.tif 000011
【図９】
0004769583.tif 000012
【図１０】
0004769583.tif 000013