(57)【特許請求の範囲】
【請求項１】
電子部品がセラミックス基板を含み、前記セラミックス基板の内部にセラミックス基板と同時焼成される複数のスルーホール導体を有し、前記セラミックス基板の裏面に他の基板に接続する複数の端子電極を有し、前記セラミックス基板の表面にコンデンサを形成し、前記電子部品の表面にＩＣチップの裏面の端子電極に接続する端子電極を有する電子部品であって、
前記セラミックス基板の前記各スルーホール導体の露出面上における、前記電子部品表面の端子電極に対応する位置に、前記スルーホール導体の断面積より広い補正電極を形成し、
前記セラミックス基板の表面および前記補正電極上に、これらを覆いかつセラミックス基板の表面を平滑化する金属酸化物でなる絶縁層を形成し、
前記絶縁層上における前記電子部品表面の端子電極に対応する位置に前記補正電極に接続する貫通部を有する引き出し電極を形成したことを特徴とする電子部品。
【請求項２】
請求項１に記載の電子部品において、
前記引き出し電極が、電子部品表面の端子電極の下地電極または／および前記コンデンサの電極であることを特徴とする電子部品。
【請求項３】
電子部品がセラミックス基板を含み、前記セラミックス基板の内部にセラミックス基板と同時焼成され、電源ライン、グランドラインおよび信号ラインをそれぞれ形成する複数のスルーホール導体を有し、前記セラミックス基板の裏面に他の基板に接続する複数の端子電極を有し、セラミックス基板の表面における電源ラインとグランドライン間にデカップリングコンデンサを形成し、電子部品の表面にＩＣチップの裏面の端子電極に接続する端子電極を有する電子部品であって、
前記セラミックス基板の前記各スルーホール導体の露出面に、前記スルーホール導体の断面積より広い補正電極を形成し、
前記セラミックス基板の表面および前記補正電極上に、これらを覆いかつセラミックス基板の表面を平滑化する金属酸化物でなる絶縁層を形成し、
前記絶縁層上における前記電子部品表面の一部の端子電極に対応する個所に前記補正電極に接続する貫通部を有し、かつデカップリングコンデンサの下部電極となる第１の引き出し電極を設け、
前記絶縁層上における前記電子部品表面の他の一部の端子電極に対応する個所に前記補正電極に接続する貫通部を有し、かつデカップリングコンデンサの上部電極の下地電極となる第２の引き出し電極を設け、
前記各引き出し電極上に誘電体層を形成し、
前記誘電体層上に、この誘電体層を貫通する貫通部により前記第１の引き出し電極に接続され、電子部品表面の端子電極の下地電極となる電極と、前記誘電体層を貫通する貫通部により前記第２の引き出し電極に接続されるデカップリングコンデンサの上部電極とを形成したことを特徴とする電子部品。
【請求項４】
請求項１から３までのいずれかに記載の電子部品において、
前記スルーホール導体のピッチと前記補正電極のピッチが異なることを特徴とする電子部品。
【請求項５】
請求項１から４までのいずれかに記載の電子部品において、
前記補正電極が円形をなし、その直径を前記スルーホール導体の直径より大きく、かつスルーホール導体のピッチより小さく設定したことを特徴とする電子部品。
【請求項６】
請求項１から５までのいずれかに記載の電子部品において、
前記スルーホール導体の直径をＤ１、円形をなす前記補正電極の直径をＤ２、スルーホール導体の設計位置からの想定最大ずれ量をΔＬmaxとしたとき、
ΔＬmax＜（Ｄ１＋Ｄ２）／２
に設定したことを特徴とする電子部品。
【請求項７】
請求項１から６までのいずれかに記載の電子部品において、
前記電子部品の裏面の端子電極が、パッケージ基板またはプリント基板に接続されることを特徴とする電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣチップを搭載するための電子部品、特にパッケージ基板やプリント基板とＩＣチップとの間に介装され、ＩＣチップ側表面に電源ラインの電圧を安定化させるコンデンサ、いわゆるデカップリングコンデンサを形成したインターポーザと称される電子部品に関する。
【背景技術】
【０００２】
多層回路基板等からなるパッケージ基板上にＣＰＵ用等のＩＣチップを搭載した電子部品において、パッケージ基板からＩＣチップへの電源ラインの電圧を安定化させるため、従来は基板と別に設けたコンデンサをパッケージ基板の表面や側面に取付けて供給電圧の安定化を行なっていた。しかしながら、この構造では、ＩＣチップとコンデンサとの距離が大きくなり、近年の高速ＣＰＵでは、高速化に伴う電圧変動の高速化に対して十分に機能させることができないという不具合がある。この不具合を解決するため、特許文献１では、パッケージ基板とＩＣチップとの間に、電圧安定化のためのコンデンサ、いわゆるデカップリングコンデンサを含むインターポーザと称される電子部品をサンドイッチ状に介在させて構成したものが開示されている。
【０００３】
前記電子部品を構成する場合、パッケージ基板やＩＣチップ（いずれも図示せず）の正極電源端子とグランド電源端子に両端がそれぞれ接続されるスルーホール導体と、パッケージ基板やＩＣチップの信号端子（データ端子を含む）にそれぞれ接続されるスルーホール導体が形成される。
【０００４】
また、電子部品の基板には、薄膜形成時の加熱状態に耐えるため、セラミックス基板が用いられる。このセラミックス基板は、ＩＣチップやパッケージ基板との接続のため、グリーンシート状態で数千におよぶスルーホールを設けてそのスルーホールに導体ペーストを充填し、焼成した後、デカップリングコンデンサ形成用の端子電極やＩＣチップとの接続のための端子電極等を薄膜形成技術によって形成している。
【０００５】
【特許文献１】特開２００１−３２６３０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記のように、電子部品を構成するセラミックス基板は、焼成により作製されるものであるため、一般的に焼成によって縮率が１０〜２０％をもって縮むので、その縮を考慮して、予め縦横のピッチが決定されているＩＣチップの端子電極との位置に合致させるため、セラミックス基板のグリーンシート状態でのスルーホールのピッチを設計する必要がある。
【０００７】
しかしながら、近年における高密度化、小型化の要望により、前記ＩＣチップの端子電極の数は数千にも達し、端子電極のピッチは例えば２００〜３００μｍ程度に設定された高密度の配置となっており、このような高密度配置のＩＣチップの端子電極の配置に前記スルーホール導体の配置を合致させることは、グリーンシートの材料や焼成条件のばらつき等による前記縮率のばらつきを考慮した場合、ほとんど不可能である。このため、スルーホール導体上にそのまま電子部品の端子電極を形成すると、両者の位置が合わず、スルーホール導体と電子部品のＩＣチップ接続用端子電極との内部接続不良を招くことになる。
【０００８】
本発明は、上記問題点に鑑み、電子部品のＩＣチップ接続用端子電極とセラミックス基板中のスルーホール導体との内部接続が良好に行われる構成の電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００９】
（１）本発明の電子部品は、電子部品がセラミックス基板を含み、前記セラミックス基板の内部にセラミックス基板と同時焼成される複数のスルーホール導体を有し、前記セラミックス基板の裏面に他の基板に接続する複数の端子電極を有し、前記セラミックス基板の表面にコンデンサを形成し、前記電子部品の表面にＩＣチップの裏面の端子電極に接続する端子電極を有する電子部品であって、
前記セラミックス基板の前記各スルーホール導体の露出面上における、前記電子部品表面の端子電極に対応する位置に、前記スルーホール導体の断面積より広い補正電極を形成し、
前記セラミックス基板の表面および前記補正電極上に、これらを覆いかつセラミックス基板の表面を平滑化する金属酸化物でなる絶縁層を形成し、
前記絶縁層上における前記電子部品表面の端子電極に対応する位置に前記補正電極に接続する貫通部を有し、かつ電子部品表面の端子電極の下地電極または／および受動素子の電極となる引き出し電極を形成したことを特徴とする。
【００１０】
（２）また、本発明の電子部品は、前記（１）に記載の電子部品において、
前記引き出し電極が、電子部品表面の端子電極の下地電極または／およびコンデンサの電極であることを特徴とする。
【００１１】
（３）また、本発明の電子部品は、電子部品がセラミックス基板を含み、前記セラミックス基板の内部にセラミックス基板と同時焼成され、電源ライン、グランドラインおよび信号ラインをそれぞれ形成する複数のスルーホール導体を有し、前記セラミックス基板の裏面に他の基板に接続する複数の端子電極を有し、セラミックス基板の表面における電源ラインとグランドライン間にデカップリングコンデンサを形成し、電子部品の表面にＩＣチップの裏面の端子電極に接続する端子電極を有する電子部品であって、
前記セラミックス基板の前記各スルーホール導体の露出面に、前記スルーホール導体の断面積より広い補正電極を形成し、
前記セラミックス基板の表面および前記補正電極上に、これらを覆いかつセラミックス基板の表面を平滑化する金属酸化物でなる絶縁層を形成し、
前記絶縁層上における前記電子部品表面の一部の端子電極に対応する個所に前記補正電極に接続する貫通部を有し、かつデカップリングコンデンサの下部電極となる第１の引き出し電極を設け、
前記絶縁層上における前記電子部品表面の他の一部の端子電極に対応する個所に前記補正電極に接続する貫通部を有し、かつデカップリングコンデンサの上部電極の下地電極となる第２の引き出し電極を設け、
前記各引き出し電極上に誘電体層を形成し、
前記誘電体層上に、この誘電体層を貫通する貫通部により前記第１の引き出し電極に接続され、電子部品表面の端子電極の下地電極となる電極と、前記誘電体層を貫通する貫通部により前記第２の引き出し電極に接続されるデカップリングコンデンサの上部電極とを形成した
ことを特徴とする。
【００１２】
（４）また、本発明の電子部品は、前記（１）から（３）までのいずれかに記載の電子部品において、
前記スルーホール導体のピッチと前記補正電極のピッチが異なることを特徴とする。
【００１３】
（５）また、本発明の電子部品は、前記（１）から（４）までのいずれかに記載の電子部品において、
前記補正電極が円形をなし、その直径を前記スルーホール導体の直径より大きく、かつスルーホール導体のピッチより小さく設定したことを特徴とする。
【００１４】
（６）また、本発明の電子部品は、前記（１）から（５）までのいずれかに記載の電子部品において、
前記スルーホール導体の直径をＤ１、円形をなす前記補正電極の直径をＤ２、スルーホール導体の設計位置からの想定最大ずれ量をΔＬmaxとしたとき、
ΔＬmax＜（Ｄ１＋Ｄ２）／２
に設定したことを特徴とする。
【００１５】
（７）また、本発明の電子部品は、前記（１）から（６）までのいずれかに記載の電子部品において、電子部品の裏面の端子電極が、パッケージ基板またはプリント基板に接続されることを特徴とする。
【発明の効果】
【００１６】
本発明の電子部品は、スルーホール導体の断面積より広い補正電極をスルーホール導体上に形成し、その上にセラミックス基板の表面平滑化用の絶縁層を設け、その絶縁層上に、電子部品表面の端子電極に対応する引き出し電極を、絶縁層に設けた貫通部により補正電極に接続して設けたので、スルーホール導体と電子部品の表面の端子電極との間にピッチのずれがあっても、前記電子部品表面の端子電極は引き出し電極および補正電極を介してスルーホール導体に確実に接続することができる。
【００１７】
また、セラミックス基板および補正電極上に平滑化用絶縁層を形成したので、絶縁層上における形成するコンデンサ等の受動素子形成面を広く形成することができる。
【発明を実施するための最良の形態】
【００１８】
図１は本発明による電子部品の一実施の形態を示す側面図である。１はＩＣパッケージとして用いられるパッケージ基板、２は例えばＣＰＵとして構成されたＩＣチップ、３はパッケージ基板１とＩＣチップ２との間に設けられるインターポーザとして用いられる電子部品、４はパッケージ基板１と電子部品３の対応する端子間を接続するバンプ、５は電子部品３とＩＣチップ２の対応する端子どうしを接続するためのバンプである。前記パッケージ基板１は、樹脂製基板内に配線を内蔵したもので、マザー基板（図示せず）に接続される端子１ａに対し、電子部品３に対する接続回路の総数を増加させた（例えば端子１ａの数約５００本に対し、電子部品３側に対向する面に接続端子を約５０００本設けた）ものである。
【００１９】
図２は前記電子部品３を構成するセラミックス基板３ａに形成されるスルーホール導体等の配置を説明する図である。７は電源端子形成領域、８は信号端子（データ端子を含む。）形成領域である。電源端子形成領域７においては、電源ライン、グランドラインとしてそれぞれ備えたスルーホール導体１０、１１が形成される。一方、信号端子形成領域８においては、信号ラインとしてスルーホール導体１２が形成される。９はこのセラミックス基板３ａに薄膜を形成する場合の位置決め用の穴である。これらのスルーホール導体１０〜１２は実際には例えば１行に５０個、１列に６０個等、合計数千あるいはそれ以上設けられるが、説明上実際よりはるかに少ない数で示してある。
【００２０】
セラミックス基板３ａとしては、セラミックス多結晶基板やガラスセラミックス基板等を挙げることができ、例えば薄膜形成技術により受動素子を形成する場合に、表面を鏡面に研磨し、さらに平滑化のための絶縁層の形成が必要となるものである。このようなセラミックス多結晶基板としては、アルミナ、マグシア、フォルステライト、ステアライト、ムライト、ベリシア、ジルコニア、窒化アルミニウム、窒化シリコン、炭化シリコン等のうち一種以上含むものが用いられる。また、ガラスセラミックス基板には、好ましくは１０００℃以下で焼成できるもので、例えば結晶層としてのアルミナと、ガラス層としての酸化ケイ素からなる基板が用いられる。またガラス層にはホウケイ酸ガラス、鉛ホウケイ酸ガラス、ホウケイ酸バリウムガラス、ホウケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラス、ホウケイ酸カリウムガラス等が用いられる。また、このガラスセラミックス基板に用いるセラミックスとしては、前記セラミックス多結晶基板に用いられるセラミックス以外に、コージュライト、ストロンチウム長石、石英、ケイ酸亜鉛、ケイ酸亜鉛等が用いられる。
【００２１】
このセラミックス基板３ａは、セラミックス粉末あるいはこれにガラス粉末を加えたものとバインダと溶剤と可塑剤などを混合してスラリーとし、ドクターブレード法等によりシート化し、スルーホールを形成し、積層し圧着した後、その中に印刷法等により銀等でなる導体ペーストを充填し、好ましくは９００℃前後で焼成することにより得られる。このセラミック基板３ａは、グリーンシート上に導体ペーストを印刷したものを焼成して内部に配線を形成した多層基板として構成する場合もある。
【００２２】
図３は前記セラミックス基板３ａを用いて構成される電子部品３の断面図であり、電源ラインとグランドラインを含む部分を示し、信号ラインを含む部分は示していない。また、図３においても、構造を明確にするため、スルーホール導体の数を少なくして表示している。図３において、セラミックス基板３ａの裏面、表面は研磨されたものである。図３において、下側が前記パッケージ基板１に接続される面で、１４、１５はそれぞれ前記バンプ４によりパッケージ基板１に接続される正極電源端子電極、グランド電源端子電極であり、これらはセラミックス基板３ａを焼成した後にスルーホール導体１０、１１に接続して形成されるものである。また、１６、１７はそれぞれＩＣチップ２の端子電極１８、１９に前記バンプ５により接続される正極電源端子電極、グランド電源端子電極である。なおこれらの端子１４〜１９には半田との濡れ性を向上させるための金属層がスパッタリング等により被着される。信号端子電極も同様に構成される。
【００２３】
２０、２１はそれぞれ前記セラミックス基板３ａの表面における前記スルーホール導体１０、１１の上端部に接続して形成された補正電極である。この補正電極２０、２１としては後工程の絶縁層２２の形成の際に、酸化雰囲気で熱処理されるため、少なくとも耐酸化性の金、白金を用いることが好ましい。補正電極２０、２１の形成には、スパッタリング法のような薄膜形成法等が用いられる。この補正電極２０、２１は、電子部品３の端子電極１６、１７や不図示の信号用端子電極に対応する予め定められた位置に設けられるものである。
【００２４】
図４の説明図にセラミックス基板の中央部と端部の補正電極２１Ａ、２１Ｂで示すように、本実施の形態の補正電極２０、２１は円形に形成され、その直径Ｄ２はスルーホール導体１０、１１の直径Ｄ１より大きく、スルーホール導体１０、１１間のピッチをＰとしたとき、ピッチＰより小さくに形成する必要がある。補正電極２０、２１の直径Ｄ２がスルーホール導体１０、１１の直径Ｄ１以下であると本発明の端子電極１６、１７とスルーホール導体１０、１１との接続の確実化の効果が得られず、また、直径Ｄ２がスルーホール導体１０、１１間のピッチＰを超えると、補正電極２０、２１どうしが短絡する。
【００２５】
２２は前記セラミックス基板３ａの表面および補正電極２０、２１を覆うように形成された絶縁層である。この絶縁層２２は、酸化ケイ素等の金属酸化物からなるもので、スピンコート法やＣＶＤ法等の薄膜形成技術を用いて形成される。
【００２６】
２３、２４はそれぞれ前記端子電極１６、１７に対応する位置に形成された第１、第２の引き出し電極であり、これらの引き出し電極２３、２４は、絶縁層２２における補正電極２０、２１上の適宜箇所にホトリソグラフィ技術（レジスト塗布、パターン露光、エッチング）を用いて穴明けを行ない、全面に例えば前記金、白金をスパッタリング等の薄膜形成技術により形成し、その後、同様にホトリソグラフィ技術を用いて引き出し電極２３、２４のパターン形成を行なう。このような工程により、引き出し電極２３、２４は、それぞれ貫通部２３ａ、２４ａにより、前記補正電極２０、２１に接続された状態で絶縁層２２上に形成される。この例では第１の引き出し電極２３は、デカップリングコンデンサの下部電極のみならず、端子電極１６の下地電極の役目を果たし、第２の引き出し電極２４は、デカップリングコンデンサの上部電極２５の下地電極としての役目を果たす。
【００２７】
２６は前記デカップリングコンデンサ構成用の誘電体層である。この誘電体層２６は、前記スルーホール導体１０、１１に接続して形成された引き出し電極２３、２４上に形成される。この誘電体層２６の形成方法としては、ＭＯＤ（メタル・オーガニック・デコンポジション）法等の溶液法や、スパッタリング法等が利用できる。誘電体層２６の材料は特に限定されず、例えばＢａＳｒＴｉＯ３以外にＢｉ層状化合物、またはＢａＴｉＯ３、ＳｒＴｉＯ３あるいはこれらに他の金属を添加したり、置換した化合物等で、２００以上より好ましくは３００以上の比誘電率が得られるものが好ましい。
【００２８】
デカップリングコンデンサの上部電極２５と、これと同層の電極２７は、金や白金等により、薄膜形成技術により形成される。これらの電極２５、２７は、それぞれ誘電体層２６を貫通する貫通部２５ａ、２７ａにより引き出し電極２４、２３に接続される。端子電極１６、１７は、これらの上部電極２７、電極２５上に形成される。
【００２９】
２９はセラミックス基板３ａの誘電体層２６を形成しない領域等の保護および露出した電極などを保護する目的で表面に形成された保護層である。この保護層２９は、シリカ、アルミナ等の無機材料、またはエポキシ、ポリイミド等の有機材料等の低誘電率材料を用いて形成される。また、その形成方法としては、無機材料を用いる場合には、前記ＭＯＤ法やゾルゲル法等の溶液法や、スパッタリング法等が利用できる。また、有機材料を用いる場合は、前記有機材料の塗料をスピンコート法等でコーティングし、硬化させる。
【００３０】
図３の例はセラミックス基板３ａが縮みすぎてスルーホール導体１１が端子電極１７の設定位置より中央側に寄った例を示す。
【００３１】
図４はセラミックス基板３ａの中央にあるスルーホール導体１１Ａと、セラミックス基板の辺と平行な方向の両端にあるスルーホール導体１１Ｂ（途中のスルーホール導体の図示を省略している。）の中心間の距離Ｌ１と、中心の補正電極２１Ａと両端の補正電極２１Ｂの中心との距離Ｌ２と、スルーホール導体１１Ａ、１１Ｂの直径Ｄ１と、補正電極２１Ａ、２１Ｂの直径Ｄ２との関係を説明する図である。この場合、中央のスルーホール導体１１Ａの中心と補正電極２１Ａの中心は一致すると仮定している。端部の補正電極２１Ｂが端部のスルーホール導体１１Ｂ上に接続され、端部の補正電極２１Ｂが端部のスルーホール導体１１Ｂに隣接するスルーホール導体（図示せず）に接続しないためには、
ΔＬmax＝│Ｌ１−Ｌ２│max＜（Ｄ１＋Ｄ２）／２
（ただしΔＬmaxは（Ｌ１−Ｌ２）の絶対値の想定される最大値）
とする必要がある。
【００３２】
上述のように、本実施の形態においては、スルーホール導体１０、１１上に、これらの断面積より広い補正電極２０、２１を形成し（スルーホール導体１２についても同様）、その上にセラミックス基板３ａの表面平滑化用の絶縁層２２を設け、その絶縁層２２上に、電子部品表面の端子電極１６、１７に対応する引き出し電極２３、２４を、絶縁層２２に設けた貫通部２３ａ、２４ａにより補正電極２０、２１に接続して設けたので、セラミックス基板の焼成によりスルーホール導体１０、１１とＩＣチップの端子電極１６、１７との間にピッチのずれがあっても、前記電子部品表面の端子電極１６、１７を引き出し電極２３、２４および補正電極２０、２１を介してスルーホール導体１０、１１に確実に接続することができる。また、信号用スルーホール導体１２についても同様に、電子部品３の表面の端子電極に確実に接続することができる。
【００３３】
また、セラミックス基板３ａおよび補正電極２０、２１を平滑化用絶縁層２２で覆ったので、絶縁層２２上に形成するデカップリングコンデンサ電極の形成面を広く確保することができ、容量を容易に確保することができる。
【００３４】
なお、図３においては信号ラインについての構成は図示されていないが、信号ラインについては、コンデンサが形成されず、スルーホール導体が直接電子部品表面の端子電極に導体の積層構造で接続されることになる。
【００３５】
本発明は、セラミックス基板の表面に形成される受動素子がコンデンサである場合のみならず、抵抗やインダクタである場合にも適用できる。また、電子部品がプリント基板上に搭載される場合にも適用できる。
【図面の簡単な説明】
【００３６】
【図１】本発明による電子部品の一実施の形態を他の部品との結合状態で示す側面断面図である。
【図２】本実施の形態の電子部品のセラミックス基板の平面図である。
【図３】本実施の形態の電子部品をＩＣチップとの結合状態で示す断面図である。
【図４】本実施の形態の電子部品のスルーホール導体と補正電極の寸法、配置関係の説明図である。
【符号の説明】
【００３７】
１：基板、２：ＩＣチップ、３：電子部品、３ａ：セラミックス基板、４、５：バンプ、７：電源端子形成領域、８：信号端子形成領域、９：位置決め用穴、１０〜１２：スルーホール導体、１１Ａ：基板中央部のスルーホール導体、１１Ｂ：基板端部のスルーホール導体、１４：正極電源端子電極、１５：グランド電源端子電極、１６、１７：電子部品表面の端子電極、１８、１９：ＩＣチップの端子電極、２０、２１：補正電極、２１Ａ：基板中央部の補正電極、２１Ｂ：基板端部の補正電極、２２：絶縁層、２３、２４：引き出し電極、２３ａ、２４ａ：貫通部、２４Ａ：基板中央の引き出し電極、２４Ｂ：基板端部の引き出し電極、２５：上部電極、２５ａ：貫通部、２６：誘電体層、２７：端子電極の下地電極、２７ａ：貫通部、２９：保護層
【図１】
0004682821.tif 000002
【図２】
0004682821.tif 000003
【図３】
0004682821.tif 000004
【図４】
0004682821.tif 000005