(57)【特許請求の範囲】
【請求項１】
アナログ信号に対してアナログ乗算処理及び当該アナログ乗算処理後のアナログ畳み込み処理を連続的に実施するように配列された第１のアナログデバイス、第２のアナログデバイス、及び第３のアナログデバイスを備え、
前記第１のアナログデバイスは、高周波信号のＲＦアナログ信号を受信して、アナログ乗算処理とＲＦ／ＩＦダウンコンバージョンとを実施し、結果として得られる中間周波数のＩＦアナログ信号を前記第２のアナログデバイスに出力し、
前記第２のアナログデバイスは、前記ＩＦアナログ信号を受信して、アナログ出力信号を提供するアナログ畳み込み処理を実施し、
前記第３のアナログデバイスは、前記第２のアナログデバイスから出力されたアナログ出力信号を出力信号として受信して、アナログ乗算処理を実施し、
前記第１、第２及び第３のアナログデバイスは、前記乗算処理及び前記畳み込み処理を、ＯＦＤＭ復調処理のフーリエ変換処理として実施することを特徴とする、直交周波数分割多重通信装置。
【請求項２】
前記通信装置は、直交周波数分割多重受信機であることを特徴とする、請求項１に記載の直交周波数分割多重通信装置。
【請求項３】
アンテナと、
前記アンテナが受信したＯＦＤＭ信号を前記第１のアナログデバイスにＲＦアナログ信号として供給する増幅／前置処理回路と、
を更に備えることを特徴とする、請求項１に記載の直交周波数分割多重通信装置。
【請求項４】
前記第２のアナログデバイスは、中間周波数のＩＦアナログ入力信号を受信して、アナログＩＦ出力信号として提供するアナログ畳み込み処理を実施するものであり、
前記第１のアナログデバイスは、前記アナログＩＦ出力信号を受信して、アナログ乗算処理とＲＦ／ＩＦアップコンバージョンとを実施し、結果として得られる高周波信号のＲＦアナログ信号を出力し、
直交周波数分割多重送受信機であることを特徴とする、請求項１に記載の直交周波数分割多重通信装置。
【請求項５】
第１のアナログデバイスと、
第２のアナログデバイスと、
第３のアナログデバイスと、
を備え、
前記第１のアナログデバイスは、高周波信号のＲＦ信号を受信して、アナログ乗算処理とＲＦ／ＩＦダウンコンバージョンとを実施し、結果として得られる中間周波数のＩＦアナログ信号を前記第２のアナログデバイスに出力し、
前記第２のアナログデバイスは、前記ＩＦアナログ信号を受信して、アナログ出力信号を提供するアナログ畳み込み処理を実施し、
前記第３のアナログデバイスは、前記第２のアナログデバイスから出力されたアナログ出力信号を出力信号として受信して、アナログ乗算処理を実施し、
前記第１、第２、及び第３のアナログデバイスは、前記乗算処理及び前記畳み込み処理を、ＯＦＤＭ変調処理の逆フーリエ変換処理として実施し、
直交周波数分割多重送受信機であることを特徴とする、直交周波数分割多重通信装置。
【請求項６】
第１のアナログデバイスと、
第２のアナログデバイスと、
アナログ信号に対してアナログ乗算処理を実施し、当該アナログ乗算処理が実施されたアナログ信号を前記第１のアナログデバイスに出力する第３のアナログデバイスと、を備え、
前記第１のアナログデバイスは、アナログ信号を受信して、中間周波数のＩＦアナログ信号である中間アナログ信号を提供するアナログ畳み込み処理を実施し、
前記第２のアナログデバイスは、前記中間アナログ信号を受信し、受信した前記中間アナログ信号を高周波信号のＲＦ信号へとアップコンバージョンする乗算処理を実施し、
前記第１、第２及び第３のアナログデバイスの前記乗算処理及び前記畳み込み処理は、ＯＦＤＭ変調処理の逆フーリエ変換処理として実施されることを特徴とする直交周波数多重分割通信装置。
【請求項７】
前記直交周波数多重分割通信装置は、直交周波数多重分割送信機であることを特徴とする、請求項６に記載の直交周波数多重分割通信装置。
【請求項８】
デジタル入力信号を対応するアナログ出力信号へと変換し、前記アナログ出力信号を前記第１のアナログデバイスに前記アナログ信号として出力するデジタルアナログ変換器を更に備えることを特徴とする、請求項６に記載の直交周波数多重分割通信装置。
【請求項９】
デジタル信号に対してデジタル乗算処理を実施し、結果として得られるデジタル信号を、前記デジタルアナログ変換器にデジタル入力信号として出力するデジタルデバイスを更に備え、
前記第１及び第２のアナログデバイスが行う前記アナログ畳み込み処理及び前記乗算処理と、前記第３のアナログデバイスが行うアナログ乗算処理または前記デジタルデバイスが行う前記デジタル乗算処理とは、ＯＦＤＭ変調処理の逆フーリエ変換処理として実施されることを特徴とする、請求項８に記載の直交周波数多重分割通信装置。
【請求項１０】
前記ＩＦアナログ信号を、少なくとも１つのアナログ処理段を介して更なるダウンコンバージョンなしにアナログデジタル変換器に供給する処理ユニットを更に備えることを特徴とする、請求項１又は５に記載の直交周波数多重分割通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直交周波数分割多重（orthogonal frequency division multiplex：以下、ＯＦＤＭという。）通信装置、詳しくは逆フーリエ変換（inverse Fourier transformation：以下、ＩＦＴという。）によりエンコードされ、時分割多重方式で送信され、フーリエ変換（Fourier transformation：以下、ＦＴという。）によりデコードされるＯＦＤＭ信号を用いるＯＦＤＭ通信装置に関する。
【０００２】
【従来の技術】
従来のＯＦＤＭ受信機の構成を図１０に示す。アンテナ１００は、ＯＦＤＭ信号を受信し、受信したＯＦＤＭ信号を増幅／前置処理回路１０１に供給する。増幅／前置処理回路１０１は、このＯＦＤＭ信号を増幅及び前置処理し、これにより得られた高周波（radio frequency：以下、ＲＦという。）信号又は中間周波数（intermediate frequency：以下、ＩＦという。）信号を乗算器１０２に供給する。乗算器１０２は、増幅／前置処理回路１０１からの信号を局部発振器１０３からの復調信号を用いてダウンコンバートして、ＩＦ信号を生成し、このＩＦ信号をＩＱ復調器１０４に供給する。ＩＱ復調器１０４は、局部発振器１０５から復調信号を用いて、このＩＦ信号を復調し、復調されたＯＦＤＭ信号の複素スペクトラム、すなわち同相信号Ｉ及び直交信号Ｑを生成する。ＩＱ復調器１０４は、これら同相信号Ｉ及び直交信号Ｑをアナログデジタル変換（analog-to-digital：以下、Ａ／Ｄ変換という。）器１０６に供給する。Ａ／Ｄ変換器１０６は、これらアナログ形式の同相信号Ｉ及び直交信号Ｑをデジタル形式の信号に変換し、高速フーリエ変換（fast Fourier transformation：以下、ＦＦＴという。）装置１０７に供給する。ＦＦＴ装置１０７は、これらデジタル形式の同相信号Ｉ及び直交信号Ｑに高速フーリエ変換処理を施し、デマッパ（demapper）１０８に供給する。デマッパ１０８は、ＦＦＴ装置１０７から供給された信号に基づくベースバンド信号を生成し、このベースバンド信号をさらなる処理段に出力する。この受信機では、フーリエ変換処理がデジタル段で実行されており、したがって比較的大きな処理電力が必要となる。
【０００３】
ＯＦＤＭ変調方式は、例えばデジタルオーディオ放送、デジタルビデオ放送テレビジョン等の様々な公共放送及び私設の広域ＬＡＮ等に広く採用されている。使用可能な帯域幅の拡大が求められ、搬送波の数も増加すると、１つのデジタル処理プロセッサによる処理が困難になる。このような状況に対応するためには、将来のＯＦＤＭ通信装置には、異なる並行処理技術（paralleling techniques）を用いる必要がある。このようなブロック処理、すなわちシリアル変換に対して並行するブロック処理を行うと、電力消費量が大きくなるという問題と、プリント回路基板におけるレイアウトの困難性が増すという問題とが生じることが予想される。
【０００４】
また、フーリエ変換処理を実行するためのアナログ処理技術も知られている。例えば、米国特許第５２２６０３８号には、周波数分割多重フォーマットの信号を時分割多重フォーマットの信号に変換してアンテナから送信される送信信号を生成し、帯域制限された連続的信号の実質的に全ての位相及び振幅の情報を保持しながら、時分割多重フォーマットの信号を再び周波数分割多重フォーマットの信号に変換する方法及び装置が開示されている。この文献に開示される技術では、周知の乗算（multiplication：以下、Ｍという。）、畳み込み（convolution：以下、Ｃという。）、乗算（Ｍ）からなるＭＣＭアルゴリズム及びこの変換に必要なＣＭＣアルゴリズムを用いている。さらに、この文献では、アナログ信号シーケンスのフーリエ変換は、チャープ信号（chirp signal）を用いたＭＣＭアルゴリズムでも同様の信号を用いたＣＭＣアルゴリズムでも実現できることが説明されている。さらに、ここでは、表面弾性波（surface acoustic wave：以下、ＳＡＷという。）フィルタを使用したフーリエ変換プロセッサに関する技術も参照される。
【０００５】
フォノン社（Phonon Corporation）には、一組の分散性遅延線（dispersive delay line）からスペクトラムアナライザ及びフーリエ変換器を構成し、どの周波数信号が存在するかを判定するためのスキャニングを実行する方法を示す文献が提供されている。この文献によれば、この方法は、比較的小型で軽量であり、少ない消費電力で現在のデジタル技術を大きく上回る実時間の処理速度を実現できるので、この方法を最新通信技術に応用できる。
【０００６】
以下、ＭＣＭ処理を数学的に説明する。帯域幅Ｂｅに帯域制限され、最大期間Ｔｅの信号ｓ（ｔ）に対するフーリエ変換Ｓ（ｆ）について考察すると、フーリエ変換積分は、チャープ変換アルゴリズム（chirp transform algorithm）：
S(f)=S(-a・t)=((s(t)・Re(t))＊Rc(t))・Re(t)
作用：                    Ｍ      Ｃ      Ｍ
で表すことができる。
【０００７】
ここで、・は乗算を表し、＊は畳み込みを表し、ａ＝Ｂｅ／Ｔｅはスケール係数（scale factor）を表し、Ｒｅ（ｔ）はチャープレート（chirp rate）−ａ＝−Ｂｅ／Ｔｅを有するチャープ信号を表し、Ｒｃ（ｔ）は長さＴｃ＝２Ｔｅ及びチャープレートａ＝Ｂｃ／Ｔｃを有するアナログ畳み込みを提供するエンティティのインパルス応答を表す。
【０００８】
【発明が解決しようとする課題】
現在、図１０に示すようなＯＦＤＭ受信機等の通信装置で上述のようなアナログフーリエ変換を変調及び／又は復調に用いるものは知られていない。
【０００９】
そこで、本発明は周波数の高い帯域に対応し、比較的簡単な構成で実現できる改良された直交周波数分割多重通信装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上述の目的を達成するために、本発明に係る直交周波数分割多重通信装置は、アナログ高周波及び／又は中間周波数処理段及びベースバンド信号を生成又は処理するデジタル処理段を有する直交周波数分割多重通信装置であって、乗算／畳み込み／乗算アルゴリズム又は畳み込み／乗算／畳み込みアルゴリズムにおける少なくともアナログ乗算処理及びアナログ畳み込み処理を実行し、これにより復調のためのフーリエ変換及び／又は変調のための逆フーリエ変換をアナログ処理段で実行する変換回路を備える。
【００１１】
すなわち、本発明に係る直交周波数分割多重通信装置は、従来のように、受信機又は送信機における高速フーリエ変換回路又は高速逆フーリエ変換回路にＭＣＭアルゴリズム又はＣＭＣアルゴリズムの全体を組み込むのではなく、フーリエ変換処理及び逆フーリエ変換処理を分散された複数の素子により実現する。このような構成は、従来の通信装置において必要であったいくつかの処理をＭＣＭアルゴリズム又はＣＭＣアルゴリズムの一部の処理とともに実現できるという利点を有する。特に、ＭＣＭアルゴリズムにおける２つの乗算処理は、中間周波数から高周波へのアップコンバート処理又は高周波から中間周波数へのダウンコンバート処理、及び変調又は復調、すなわちＩＱ変調又はＩＱ復調処理と組み合わせて実行することができる。したがって、本発明に基づく変換回路は、最下位の中間周波数処理段に設けることが好ましい。
【００１２】
さらに、ＭＣＭアルゴリズムを用いる場合、アナログ素子により実行しなくてはならない処理は、高い帯域幅を必要とする処理、すなわち、アップコンバート又はダウンコンバート乗算処理及び畳み込み処理のみであり、ＩＱ変調及びＩＱ復調処理は、望ましい場合は、デジタル処理段で実行することができる。
【００１３】
さらに、直交周波数分割多重システムは、時間多重半二重（time multiplex semi duplex）通信方式であるため、ＭＣＭアルゴリズムを組み込んだ送受信機の場合、チャープ信号の極性を変更するのみで、受信処理及び送信処理に共通のアナログ畳み込み回路及びアナログ乗算器を用いることができる。
【００１４】
さらに、本発明によれば、高速フーリエ変換を実行するための相関回路をＯＦＤＭ時間同期の実行にも利用することができる。
【００１５】
【発明の実施の形態】
以下、本発明に係る直交周波数分割多重（ＯＦＤＭ）通信装置について、図面を参照して詳細に説明する。
【００１６】
以下の実施の形態ではＭＣＭアルゴリズムを組み込んだ通信装置について説明する。ＭＣＭアルゴリズムを用いた形態は、柔軟性が高い。しかしながら、本発明は、以下の実施の形態に限定されることなく、ＣＭＣアルゴリズムを用いても実現できることは、当該技術分野の専門家にとって明らかである。
【００１７】
図１は、ＯＦＤＭ方式の通信装置１の構成を示す図である。通信装置１は、データバス４を介してデータプロセッサ５に接続されている。通信装置１は、アンテナ３と、本発明に基づく変換回路２を備える。変換回路２は、少なくともアナログフーリエ変換（ＦＴ）／逆フーリエ変換（ＩＦＴ）機能を有している。
【００１８】
通信装置１は、アンテナ３を介してＯＦＤＭ信号を受信し、変換回路２により、受信したＯＦＤＭ信号を少なくとも部分的にフーリエ変換して、変換した信号をデータバス４を介してデータプロセッサ５に供給する受信機として機能し、データプロセッサ５からデータバス４を介してデータ信号が供給され、供給されたデータ信号を変換回路２により少なくとも逆フーリエ変換してＯＦＤＭ信号を生成し、このＯＦＤＭ信号をアンテナ３から送信する送信機として機能する。
【００１９】
ここで、アナログＦＴ／ＩＦＴ機能とは、通信装置１が送信機として機能する場合、ＭＣＭアルゴリズムにおける少なくとも畳み込み及びそれに続く乗算がアナログ的に演算されることである。すなわち変換回路２には、例えば特別に設計されたＳＡＷ又は電荷結合素子（charge coupled device：以下、ＣＣＤという。）等の異なる遅延特性を有するアナログ遅延回路を有する入力段と、アナログ乗算器の後段に設けられ、対応するチャープ信号が供給されてアナログ遅延回路から出力された信号にチャープ信号を乗算する出力段とを備える。変換処理回路２内又は変換処理回路２の前段に設けられたＩＱ処理段において、上述の乗算処理の前に必要な乗算処理を行ってもよい。また、通信装置１が受信機として機能する場合、少なくとも畳み込み及びこれに先行する乗算処理がアナログ的に行われ、すなわち、変換処理回路２は、入力信号にチャープ信号を乗算するアナログ乗算器と、その後段に設けられたＣＣＤフィルタ又はＳＡＷ等の対応する異なる遅延特性を有するアナログ遅延素子を備える入力段を備える。後続する乗算処理は、変換処理回路２内又は変換処理回路の後段に設けられたＩＱ処理段により行う。
【００２０】
ＭＣＭアルゴリズムを実行するために必要な他の乗算処理、すなわち通信装置１が送信機として機能する場合は変換処理回路２における変換処理に先行し、通信装置１が受信機として機能する場合は変換処理回路２における変換処理に後続する乗算処理は、アナログ的に行ってもデジタル的に行ってもよい。
【００２１】
図２は、ＭＣＭアルゴリズムを使用したアナログフーリエ変換の信号フローを説明する図である。すなわち、図２は、本発明に基づくＯＦＤＭ受信機内で実行される乗算処理及びそれに続く畳み込み処理における信号フローを示す図である。
【００２２】
縦軸は周波数、横軸は時間であり、グラフａ，ｂは、最低周波数ｆ１及び最高周波数ｆ２を有し、Ｂｅを帯域幅すなわちｆ２−ｆ１とし、ＴｅをＯＦＤＭシンボルのシンボル長として、チャープレート（chirp rate）−ａ＝−Ｂｅ／Ｔｅを有するチャープ信号Ｒｅ（ｔ）とともに圧縮器に供給される伸長された信号（expanded signal）を示す。この具体例では、ｆ１とチャープ信号の乗算及びｆ２とチャープ信号の乗算の２つの場合を示している。これにより生成されるチャープ信号は、中央周波数ｆ＿ｅを有する。すなわち、このグラフａ，ｂは、上位の入力周波数ｆ２と下位の入力周波数ｆ１とによる中央周波数ｆ＿ｅの偏移（shift）を示している。
【００２３】
好ましくは、この処理中に高周波から最低の中間周波数へのダウンコンバートを行う。この場合、復調器は不要である。これに代えて、本発明に基づくＯＦＤＭ受信機は、図３に示すように、第１のチャープ信号生成器１０９から第１のチャープ信号が供給される乗算器１１０を備える。この乗算器１１０は、ＭＣＭアルゴリズムにおける第１の乗算を行い、好ましくは、同時にＲＦ信号からＩＦ信号へのダウンコンバートを行う。ダウンコンバートを同時に行うためには、チャープ信号の中央周波数は、ＲＦ又はＩＦのそれぞれの入力周波数の範囲に対応する必要がある。
【００２４】
チャープ信号は、ＳＡＷチャープフィルタ等の異なる伝播遅延特性を有する素子のインパルス応答であってもよく、図３に示すようなチャープ信号生成器１０９により生成された信号であってもよい。チャープ信号生成器１０９は、アナログ形式でチャープ信号を生成するものであっても、デジタル形式でチャープ信号を生成するものであってもよい。
【００２５】
縦軸を周波数、横軸を時間とする図２のグラフｃは、圧縮処理、すなわち異なる遅延特性を有するアナログ遅延素子のインパルス応答Ｒｃ（ｔ）が乗算されたＲＦ信号の畳み込みを示す。このような遅延素子は、異なる周波数に対し異なる伝播遅延特性を有し、例えばＳＡＷチャープフィルタや特別なＣＣＤ等を用いることができる。インパルス応答の長さはＴｃ＝２Ｔｅとし、チャープレートはａ＝Ｂｃ／Ｔｃとする。
【００２６】
この処理は、好ましくは、中央周波数を１００ＭＨｚ〜１ＧＨｚの間とし、帯域幅を２０ＭＨｚ〜１ＭＨｚとする中間周波数段において実行される。
【００２７】
図２のグラフａ，ｂに対し、グラフｃは、時間領域における各信号の出現時刻を示す傾斜した直線である。この具体例においては、周波数ｆ１＋ｆ＿ｅが時刻Ｔ１を決定し、周波数ｆ２＋ｆ＿ｅが時刻Ｔ２を決定する。図２の右下に示すように、この時刻Ｔ１及びＴ２の両方において、相関ピークｄ，ｅが出力される。時刻Ｔ１，Ｔ２における相関ピーク間の破線で示すピークｄ’，ｅ’は、周波数ｆ１とｆ２の間の入力周波数により生じる。この具体例における周波数分解能＝１／Ｔｅは、相関回路（correlator）により決定される。
【００２８】
図３に示す本発明の具体例においては、このＭＣＭアルゴリズムの畳み込み処理は、乗算器１１０の出力信号が供給されるＳＡＷ畳み込み回路（convolver）により実行される。この具体例においては、乗算器１１０及びＳＡＷ畳み込み回路１１１からなる変換回路２ａが図１に示す変換回路２に相当する。これ以外の信号処理はデジタル的に行ってもよい。すなわち、ＳＡＷフィルタ１１１の出力信号はアナログ−デジタル変換器１０６に供給されてデジタル信号に変換された後、デジタルプロセッサ及びＩＱ復調器１１２に供給され、さらにデジタルプロセッサ及びＩＱ復調器１１２は、デジタル同相及び直交信号をデマッパ１０８に供給し、デマッパ１０８は、ベースバンド信号を出力する。
【００２９】
もちろん、これらのさらなる信号処理は、少なくとも一部をアナログ的に行ってもよい。例えば、後述するように、ＭＣＭアルゴリズムにおける最後の乗算処理とＩＱ生成処理とを結合することもできる。アナログ的な方法は、デジタル的な方法に比べて、６０ＭＨｚ以上と推定されるより広い帯域幅を取り扱うことができるという利点を有する。６０ＭＨｚ以下程度の帯域幅では、デジタル的方法の方が柔軟性が高い。
【００３０】
図３に示す本発明の具体例では、デジタルプロセッサ及びＩＱ復調器１１２は、デジタルアナログ（digital-to-analog：以下、Ｄ／Ａという。）変換器１１３を介して第１のチャープ信号生成器１０９に制御信号を供給する。この制御信号は、第１のチャープ信号をいつ開始し、第１のチャープ信号がどのようなチャープ信号であるべきかを指示する。
【００３１】
図３に示す具体例では、ＳＡＷ畳み込み回路１１１の出力信号は、Ａ／Ｄ変換器１０６を介してデジタルプロセッサ及びＩＱ復調器１１２に供給される。Ａ／Ｄ変換器１０６は、アンダーサンプリング（undersamping）により、中間周波数からベースバンド周波数への変換も行う。デジタルプロセッサ及びＩＱ復調器１１２は、処理後の信号に対し、チャープレート−ａ＝−Ｂｅ／Ｔｅの第２のチャープ信号Ｒｅ（ｔ）を乗算する。第２のチャープ信号は、デジタルプロセッサ及びＩＱ復調器１１２の内部で生成される。さらに、共通のＩＱ変調器と同様のＲｅ（ｔ）用の９０度位相スプリッタを用いて、振幅情報と位相情報の分離を行う。
【００３２】
もちろん、個々の具体例に応じて、ＭＣＭアルゴリズムにおける最後の乗算及びＩＱ復調処理をアナログ段で実行してもよく、これにより得られた同相信号及び直交信号をＡ／Ｄ変換してデマッパ１０８に供給するような構成としてもよい。
【００３３】
上述のとおり、本発明においては、ＩＱ復調処理及びＭＣＭアルゴリズムの最後の乗算処理を効果的に組み合わせて実行する。これは、遅延素子の出力信号に第２のチャープ信号Ｒｅ（ｔ）の同相成分を乗算してＯＦＤＭ信号の複素スペクトラムの同相成分を求めるとともに、遅延素子の出力信号に第２のチャープ信号Ｒｅ（ｔ）の直交成分を乗算しＯＦＤＭ信号の複素スペクトラムの直交成分を求めることにより実現される。このような乗算処理は、アナログ信号又はデジタル信号として生成されたチャープ信号を用いて、アナログ的方法又はデジタル的方法のいずれかにより実行される。もちろん、ＩＱ復調は、一般的に知られているアルゴリズム又は方法のいずれにより行ってもよい。
【００３４】
上述したフーリエ変換アルゴリズムを用いて、連続するＯＦＤＭシンボルに対する高速フーリエ変換を実現できる。
【００３５】
本発明に基づく、連続するＯＦＤＭシンボルに対する処理を図４を用いて説明する。連続する２つのシンボルは、ガード期間（guard interval）により分離されている。第１のシンボルのフーリエ変換は、図４に示すＦＴ窓（window）内において、後続するシンボルから影響を受けることなく実行される。
【００３６】
図４のＡは、伸長器（expander）の出力信号が圧縮器（compressor）に供給されることを示す。この部分は、図２のグラフと類似している。伸長器からの出力信号は、最低のチャープ信号と最高のチャープ信号とにより示されている。もちろん、ここに示す２つのチャープ信号間に多数の異なるチャープ信号が存在していてもよい。
【００３７】
図４のＢは、伸長器から出力された、圧縮器に供給された最低のチャープ信号、すなわち最も周波数の低いチャープ信号が時刻Ｔ１における出力信号の第１のピークを発生することを示す。最高のチャープ信号及び最低のチャープ信号と最高のチャープ信号との間のチャープ信号は、時刻Ｔ１における出力信号に関与しない。
【００３８】
図４のＣは、圧縮器に供給された最高のチャープ信号が時刻Ｔ２における出力信号を発生することを示す。時刻Ｔ１と時刻Ｔ２の間の期間がＦＴ窓に対応する。最低のチャープ信号と最高のチャープ信号との間に存在する全てのチャープ信号が時刻Ｔ１と時刻Ｔ２との間に出力信号を発生する。最低のチャープ信号及び中間のチャープ信号は、時刻Ｔ２における出力信号には関与しない。また、後続する最低のチャープ信号は、時刻Ｔ１における出力信号に関与しない。
【００３９】
以下、図３に示す具体例に加えて、本発明を適用した通信装置の４つの変形例について説明する。以下のこれら４つの変形例に関する説明において、同一、類似、又は対応する要素については、同様の参照符号を付す。
【００４０】
図５のＡは、本発明の第１の変形例を示す図である。ＯＦＤＭ受信機内のフロントエンドモジュール（図示せず）からの中間周波数（ＩＦ）信号は、乗算器６に供給され、乗算器６は、第１のチャープ信号生成器１０ｂにより生成された第１のチャープ信号Ｒｅ（ｔ）をこのＩＦ信号に乗算する。また、フロントエンドモジュールからの信号が高周波信号である場合、乗算器６は、上述の具体例と同様、高周波から中間周波へのダウンコンバート処理を同時に行う。
【００４１】
第１のチャープ信号Ｒｅ（ｔ）は、アナログ信号であってもデジタル信号であってもよく、また、例えばＳＡＷチャープフィルタ又はＣＣＤ等のチャープフィルタのインパルス応答を用いて生成してもよい。第１のチャープ信号生成器１０ｂには、時間同期信号及び周波数同期信号が入力され、この時間及び周波数同期信号に基づいて、第１のチャープ信号Ｒｅ（ｔ）が生成される。これにより、第１のチャープ信号Ｒｅ（ｔ）の開始時刻及び中央周波数が制御される。
【００４２】
乗算器６からの出力信号は、畳み込み回路７に供給される。畳み込み回路７は、ＳＡＷフィルタ又はＣＣＤによるアナログ畳み込み処理を行う。この畳み込み回路７及び乗算器６は、受信機の変換回路２ａを構成する。変換回路２ａは、ＯＦＤＭ受信機のアナログ段に組み込まれており、ＭＣＭアルゴリズムにおける第１の乗算処理及び畳み込み処理を実行する。
【００４３】
この変換回路２ａからの出力信号は、第２の乗算器８及び第３の乗算器９に供給される。第２の乗算器８は、変換回路２ａから供給された信号に第２のチャープ信号Ｒｅ（ｔ）を乗算する。第３の乗算器９は、変換回路２ａから供給された信号に９０°位相偏移された第２のチャープ信号Ｒｅ（ｔ）を乗算する。すなわち、第２及び第３の乗算器８，９は、ＭＣＭアルゴリズムにおける最後の乗算処理を行い、これによりフーリエ変換処理が完了する。第２のチャープ信号に対する９０°位相スプリッタを用いることにより、復調ＯＦＤＭ信号の複素スペクトラムの振幅情報及び位相情報が分離されるので、ＩＱ復調処理が同時に実行される。さらに、この乗算処理により上側波帯及び下側波帯がベースバンド信号に変換されるため、中間周波数からベースバンドへのダウンコンバート処理も同時に行うことができる。
【００４４】
第１のチャープ信号生成器１０ｂにより信号拡張のために生成され、乗算器６に供給される第１のチャープ信号の中央周波数と、第２のチャープ信号生成器１０ａにより生成され、ＩＱ復調処理にも使用される第２のチャープ信号の中央周波数とは、異なるものである。なお、この２つのチャープ信号における中央周波数以外のパラメータは、全て同一のものであり、したがって、２つのチャープ信号を同様にＲｅ（ｔ）として示す。時間同期信号及び周波数同期信号が供給される第１のチャープ信号生成器１０ｂと違い、第２のチャープ信号生成器１０ａには、時間同期信号のみが供給される。これは、この処理段において制御する必要があるのは、チャープ信号の開始時刻のみであるためである。第２のチャープ信号の中央周波数は、固定してもよい。すなわち、周波数同期は、第１のチャープ信号の中央周波数を制御する場合にのみ必要である。
【００４５】
第２の乗算器８の出力信号は、実信号（real signal）として、低域通過フィルタ（low-pass filter：以下、ＬＰＦという。）１３を介してＡ／Ｄ変換器１５に供給され、第３の乗算器９の出力信号は、虚信号（imaginary signal）として、ＬＰＦ１４を介してＡ／Ｄ変換器１６に供給される。中間周波数からベースバンドへのダウンコンバート処理を第２のチャープ信号による乗算処理と同時には行わない場合、このダウンコンバートをＡ／Ｄ変換処理において実行することができる。
【００４６】
図５のＢは、第１の変形例として図５のＡに示したＯＦＤＭ受信機に対応するＯＦＤＭ送信機、すなわち、ＭＣＭアルゴリズムを完全にアナログ段のみで実現するＯＦＤＭ送信機の構成を示す図である。このＯＦＤＭ送信機は、ＭＣＭアルゴリズムの最初の乗算処理にＩＱ変調及びベースバンドから中間周波数へのアップコンバート処理を組み込み、また、ＭＣＭアルゴリズムの最後の乗算処理に中間周波数から高周波へのアップコンバートを組み込んでいる。
【００４７】
このＯＦＤＭ送信機のデジタル段（図示せず）からは、実入力信号（real input signal）及び虚入力信号（imaginary input signal）が入力される。実入力信号は、Ｄ／Ａ変換器２８及びＬＰＦ２６を介して、第５の乗算器２３に供給される。第５の乗算器２３は、この信号と制御信号に基づいて第２のチャープ信号を生成する第２のチャープ信号生成器１０ａにより生成された第２のチャープ信号Ｒｅ（ｔ）とを乗算する。この制御信号は、受信機内の時間同期信号と直接比較可能であり、これによりチャープ信号とＯＦＤＭ信号の同期（乗算）処理が達成される。虚入力信号は、Ｄ／Ａ変換器２９及びＬＰＦ２７を介して、第６の乗算器２４に供給される。第６の乗算器２４は、この信号に９０°位相偏移された第２のチャープ信号Ｒｅ（ｔ）を乗算する。第５及び第６の乗算器２３，２４の出力信号は、加算器２５に供給され、加算器２５は、この２つの信号を加算し、これにより得られた信号を変換回路２ｂに供給する。変換回路２ｂは、ＭＣＭアルゴリズムにおける畳み込み処理及び第２の乗算処理をアナログ的に実行する。
【００４８】
変換回路２ｂは、図１の変換回路２に相当し、入力段にアナログ遅延素子７を備え、出力段にアナログ乗算器２２を備える。アナログ遅延素子７からの出力信号は、アナログ乗算器２２に入力され、アナログ乗算器２２は、このアナログ遅延素子７から供給された信号に、第２のチャープ信号生成器１０ａに供給されている制御信号と同じ制御信号が供給されている第１のチャープ信号生成器１０ｂにより生成された第１のチャープ信号Ｒｅ（ｔ）を乗算する。
【００４９】
上述のように、第２及び第１のチャープ信号生成器１０ａ、１０ｂによりそれぞれ生成される第２及び第１のチャープ信号Ｒｅ（ｔ）は、その中央周波数を除いて、同一のものである。第２及び第１のチャープ信号Ｒｅ（ｔ）について、中央周波数は、異なる場合がある。また、これら第２及び第１のチャープ信号Ｒｅ（ｔ）は、対応する受信機におけるチャープ信号と同一のものであり、同一の時間的関係を有している。
【００５０】
アナログ乗算器２２は、ＭＣＭアルゴリズムにおける最後の乗算を行うのみではなく、同時に、中間周波数信号から高周波信号へのアップコンバート処理を行うこともできる。この高周波信号は、図示しないフロントエンドモジュールを介して送信され、受信機側の変換回路２ａにおいて同様にダウンコンバートされる。
【００５１】
送信機内で逆フーリエ変換（ＩＦＴ）を行うために、受信機内と同じＭＣＭアルゴリズムを使用するが、チャープ信号は異なる傾斜を有するものを使用する。受信機と送信機では、信号のフローが逆である、すなわち受信機において入力端子として機能する端子が送信機においては出力端子として機能し、受信機において出力端子として機能する端子が送信機においては入力端子として機能するため、チャープ信号は異なる極性のものを用いるが、受動相関回路としては同一の素子を用いてもよい。
【００５２】
ＯＦＤＭ受信機の好ましい第２の変形例を図６のＡに示す。第１の変形例に示すＯＦＤＭ受信機は、ＭＣＭアルゴリズムの全体をアナログ段で実行していたが、この第２の変形例に示すＯＦＤＭ受信機では、ＭＣＭアルゴリズムの一部、すなわち第１の乗算処理及び畳み込み処理のみをアナログ段で実行する。
【００５３】
したがって、このＯＦＤＭ受信機の変換回路２ａは、第１の変形例における変換回路２ａと同一の構成及び機能を有している。アナログ畳み込み回路７の出力信号は、Ａ／Ｄ変換器１７を介して、デジタル処理回路１９に供給される。デジタル処理回路１９には、時間同期信号も供給されており、デジタル処理回路１９は、これら変換回路２ａからの信号及び時間同期信号に基づいて、実出力信号及び虚出力信号を生成する。すなわち、デジタル処理回路１９は、ＭＣＭアルゴリズムの第２の乗算処理、すなわちアナログ畳み込み回路７の出力信号と、デジタル処理回路１９内で生成された第２のチャープ信号との乗算処理及びＩＱ生成処理を行う。さらに、デジタル処理回路１９は、中間周波数からベースバンドへのダウンコンバートも行う。
【００５４】
この第２の変形例においては、第１のアナログ乗算器６に供給される第１のチャープ信号Ｒｅ（ｔ）は、第１のデジタルチャープ信号生成器１０ｃにより生成される。第１のデジタルチャープ信号生成器１０ｃには時間同期信号及び周波数同期信号が供給されている。第１のデジタルチャープ信号生成器１０ｃは、Ｄ／Ａ変換器１８を介して、第１のチャープ信号を第１の乗算器６に供給する。
【００５５】
このＯＦＤＭ受信機に対応するＯＦＤＭ送信機を図６のＢに示す。
【００５６】
デジタル処理回路３４には、実入力信号及び虚入力信号が供給される。デジタル処理回路３４は、供給される制御信号に基づき、デジタル処理回路３４内部で生成された第２のチャープ信号Ｒｅ（ｔ）を用いて、ＭＣＭアルゴリズムにおける第１の乗算処理を実行する。さらに、デジタル処理回路３４は、第１の中間周波数信号へのアップコンバート処理を行う。デジタル処理回路３４から出力される中間周波数信号は、Ｄ／Ａ変換器３０を介して変換回路２ｂに供給される。この変換回路２ｂは、第１の変形例に示す変換回路２ｂと同一のものである。
【００５７】
図６のＡに示すＯＦＤＭ受信機と同様、図６のＢに示すＯＦＤＭ送信機は、第１のデジタルチャープ信号生成器１０ｃを備え、第１のデジタルチャープ信号生成器１０ｃは、デジタル的に生成した第１のチャープ信号Ｒｅ（ｔ）をＤ／Ａ変換器３１を介して、変換回路２ｂ内の第４の乗算器２２に供給する。第１のデジタルチャープ信号生成器１０ｃは、制御信号に基づいて、第１のチャープ信号を生成する。
【００５８】
ＯＦＤＭ受信機の第３の変形例を図７のＡに示す。この第３の変形例におけるＯＦＤＭ受信機は、基本的には、第２の変形例に示すＯＦＤＭ受信機と同様に機能するが、第２の変形例において、ＭＣＭアルゴリズムの第２の乗算処理及びＩＱ変換処理を行うデジタル処理回路１９は、この第３の変形例においては、ＩＱ生成器２１に置き換えられている。ＩＱ生成器２１は、Ａ／Ｄ変換器１７の後段に接続され、デジタル的に同相信号及び直交信号を生成し、生成した同相信号及び直交信号をＣＯＲＤＩＣ（coordinate rotation digital computer）演算回路２０に供給する。ＣＯＲＤＩＣ演算回路２０は、ＣＯＲＤＩＣアルゴリズムに基づいて、ＭＣＭアルゴリズムの第２の乗算処理を実行し、これにより復調ＯＦＤＭ信号の複素スペクトラムの実信号及び虚信号を算出して出力する。この処理のために、ＣＯＲＤＩＣ演算回路２０には、第２の変形例におけるデジタル処理回路１９に供給される時間同期信号と同様の時間同期信号が供給される。
【００５９】
ＣＯＲＤＩＣアルゴリズムにより、中間周波数段における複素乗算処理は、同一の効果を有するベースバンドにおける位相回転に容易に置き換えることができる。中間周波数段においてフィルタリングしなくてはならないベースバンド内のエイリアシング信号は、ＣＯＲＤＩＣアルゴリズムにより容易に除去することができるため、ＣＯＲＤＩＣアルゴリズムは、第１の変形例における各乗算器及びＬＰＦに置き換えて用いることができる。
【００６０】
このＯＦＤＭ受信機に対応するＯＦＤＭ送信機を図７のＢに示す。このＯＦＤＭ送信機の動作は、図７のＡに示すＯＦＤＭ受信機の動作を単純に逆にしたものである。すなわち、第２の変形例における図６のＢに示すＯＦＤＭ送信機が備えるデジタル処理回路３４は、ＣＯＲＤＩＣアルゴリズム演算回路２０に置き換えられており、ＣＯＲＤＩＣアルゴリズム演算回路２０は、第２のチャープ信号を用いて、ＭＣＭアルゴリズムにおける第１の乗算処理を実行する。
【００６１】
ＯＦＤＭ受信機の第４の変形例を図８のＡに示す。この第４の変形例においては、第１の変形例として図５のＡに示すＯＦＤＭ受信機における乗算器８，９によるＭＣＭアルゴリズムの第２の乗算処理及びＬＰＦ１３，１４によるフィルタリング処理がデジタル段に移行している。すなわち、このＯＦＤＭ受信機の変換回路２ａの出力信号は、Ａ／Ｄ変換器１７によりデジタル信号に変換された後に、乗算器８，９に供給されている。すなわち、この第４の変形例においては、第２及び第３の乗算器８，９は、デジタル乗算器として実現されており、これら乗算器８，９の出力信号はそれぞれデジタルＬＰＦ１３，１４に供給される。さらに、第２のチャープ信号は、第３のデジタルチャープ信号生成器１０ｃによりデジタル信号として生成され、９０°位相スプリッタ１１に供給される。９０°位相スプリッタ１１は、第２のデジタルチャープ信号Ｒｅ（ｔ）を第２の乗算器８に供給するとともに、９０°位相偏移させた第２のデジタルチャープ信号Ｒｅ（ｔ）を第３の乗算器９に供給する。さらに第２のデジタルチャープ信号は、デジタル遅延素子３６にも供給され、デジタル遅延素子３６は、この第２のデジタルチャープ信号を第１のデジタルチャープ信号に変換し、Ｄ／Ａ変換器１８に供給する。Ｄ／Ａ変換器１８は、第１のデジタルチャープ信号を第１のアナログチャープ信号に変換して、変換回路２ａのアナログ乗算器６に供給する。この変換回路２ａは、図５のＡを用いて説明した本発明の第１の変形例における変換回路２ａと同一の構成及び機能を有している。また、第３のデジタルチャープ信号生成器１０ｃは、時間同期信号及び周波数同期信号に基づいて、第２のデジタル信号を生成する。
【００６２】
このＯＦＤＭ受信機に対応するＯＦＤＭ送信機の構成を図８のＢに示す。図７ｂに示すＯＦＤＭ送信機は、基本的に、図８のＡに示すＯＦＤＭ受信機と逆の処理を行う。
【００６３】
すなわち、第４及び第５の乗算器２３，２４には、それぞれＬＰＦ３２，３３を介して、実入力信号及び虚入力信号が供給される。第４及び第５の乗算器２３，２４及びＬＰＦ３２，３３は、デジタル素子である。第１の変形例と同様、第４及び第５の乗算器２３、２４は、ＭＣＭアルゴリズムにおける乗算処理、すなわち、第２のチャープ信号Ｒｅ（ｔ）による乗算処理を実行する。この第４の変形例においては、第２のチャープ信号Ｒｅ（ｔ）は、第３のデジタルチャープ信号生成器１０ｃにより生成され、同相信号用に第４の乗算器２３に供給されるとともに、直交信号用にデジタル９０°位相スプリッタにより９０°位相偏移されて第５の乗算器２４に供給される。これら第４及び第５の乗算器２３，２４の出力信号は、デジタル加算器２５に供給され、デジタル加算器２５は、これら信号を加算し、これにより得られた信号をＤ／Ａ変換器３０を介して、変換回路２ｂに供給する。この変換回路２ｂは、図５のＢを用いて説明した第１の変形例における変換回路２ｂと同様の構成及び機能を有している。また、この第１の変形例と異なり、この第４の変形例においては、アナログ乗算器２２により実行される、ＭＣＭアルゴリズムの第２の乗算処理に必要なチャープ信号は、制御信号に基づいて第３のデジタルチャープ信号生成器１０ｃにより生成される第２のチャープ信号と同一の信号であり、デジタル遅延素子３６及びＤ／Ａ変換器３１を介して乗算器２２に供給される。
【００６４】
本発明の実施の形態に関する上述の説明からも明らかなように、フーリエ変換処理及び逆フーリエ変換処理に必要な主な計算を実行するＯＦＤＭ通信装置のアナログ処理段内にアナログ変換回路を設ける本発明の趣旨を逸脱することなく、本発明の実施の形態は様々に変形可能である。
【００６５】
また、以下のシミュレーション結果からも明らかなように、本発明は、特に欧州電気通信標準化協会（European Telecommunications Standards Instisute：ＥＴＳＩ）の広帯域無線アクセスネットワーク（broadband radio access networks：ＢＲＡＮ）システムに用いて好適である。
【００６６】
スペクトラム分解能Δｆは、伸長器のチャープ信号の期間（Ｔｅ）に対し、Δｆ＝１／Ｔｅとして決定される。Ｔｅの長さを３．２μ秒とすると、ＦＴはのスペクトラム分解能は、３１２ｋＨｚとなる。さらに、解析的に求められる帯域幅（analytic bandwidth）Ｂ＝ａ（Ｂｃ−Ｂｅ）（｜ａ｜＝Ｂｃ／Ｔｃ＝Ｂｅ／Ｔｅ）である。伸長器の帯域幅を２０ＭＨｚとすると、解析的に求められる帯域幅は２０ＭＨｚである。
【００６７】
本発明に基づく受信機にＭＣＭ  ＦＴアルゴリズムを適用した。図９は、本発明の基づく受信機により復調されたＯＦＤＭ信号のスペクトル分布を示す図である。
【００６８】
このシミュレーションにおいて分析された帯域幅は２０ＭＨｚ帯であり、Ｔｅ＝３．２μ秒、Ｔｃ＝６．４μ秒、Ｂｅ＝２０ＭＨｚ、Ｂｃ＝４０ＭＨｚ、Δｆ＝３１２ｋＨｚ、６４ポイントアナログフーリエ変換、４８搬送波を用いたシュミレーションを行った。これら条件は、現在標準的に用いられている高データレート無線ＬＡＮであるＢＲＡＮプロジェクトのハイパーラン２（ＨＩＰＥＲＬＡＮ／２）の条件に近似するものである。
【００６９】
【発明の効果】
以上のように、本発明に係る直交周波数分割多重通信装置は、乗算／畳み込み／乗算（ＭＣＭ）アルゴリズム又は畳み込み／乗算／畳み込み（ＣＭＣ）アルゴリズムにおける少なくともアナログ乗算処理及びアナログ畳み込み処理を実行し、これにより復調のためのフーリエ変換及び／又は変調のための逆フーリエ変換をアナログ処理段で実行する変換回路を備える。これにより、単純な構成で効率的な直交周波数分割多重変調及び復調を行うことができる。
【図面の簡単な説明】
【図１】本発明を適用したＯＦＤＭ通信装置の概略的な構成を示す図である。
【図２】図１に示すＯＦＤＭ通信装置によるアナログフーリエ変換処理を説明する図である。
【図３】本発明を適用したＯＦＤＭ受信装置の構成を示す図である。
【図４】図１に示すＯＦＤＭ通信装置による、連続するＯＦＤＭシンボルに対するフーリエ変換を説明する図である。
【図５】本発明を適用したＯＦＤＭ受信機及びＯＦＤＭ送信機の第１の変形例を示す図である。
【図６】本発明を適用したＯＦＤＭ受信機及びＯＦＤＭ送信機の第２の変形例を示す図である。
【図７】本発明を適用したＯＦＤＭ受信機及びＯＦＤＭ送信機の第３の変形例を示す図である。
【図８】本発明を適用したＯＦＤＭ受信機及びＯＦＤＭ送信機の第４の変形例を示す図である。
【図９】本発明に基づいて復調されたＯＦＤＭ信号のスペクトラムを示す図である。
【図１０】従来のＯＦＤＭ受信機と本発明を適用したＯＦＤＭ受信機とを比較して示す図である。
【符号の説明】
１  通信装置、２  変換回路、３  アンテナ、４  データバス、５  データプロセッサ
【図１】
0004758540.tif 000002
【図２】
0004758540.tif 000003
【図３】
0004758540.tif 000004
【図４】
0004758540.tif 000005
【図５】
0004758540.tif 000006
【図６】
0004758540.tif 000007
【図７】
0004758540.tif 000008
【図８】
0004758540.tif 000009
【図９】
0004758540.tif 000010
【図１０】
0004758540.tif 000011