(57)【特許請求の範囲】
【請求項１】
制御電極を交流的に接地し、一方の被制御電極を正相入力端子に接続した第１の増幅用トランジスタと、
制御電極を交流的に接地し、一方の被制御電極を逆相入力端子に接続した第２の増幅用トランジスタと、
前記逆相入力端子に与えられる逆相入力信号の電圧を監視し、前記正相入力信号のコモン電圧変化に対して利得変化を抑制する第１のバイアス電圧を前記第１の増幅用トランジスタの制御電極に与える第１の入力電圧監視手段と、
前記正相入力端子に与えられる正相入力信号の電圧を監視し、前記逆相入力信号のコモン電圧変化に対して利得変化を抑制する第２のバイアス電圧を前記第２の増幅用トランジスタの制御電極に与える第２の入力電圧監視手段を有する
ことを特徴とする増幅器。
【請求項２】
制御電極を交流的に接地し、一方の被制御電極を正相入力端子に接続した第１の増幅用トランジスタと、
制御電極を交流的に接地し、一方の被制御電極を逆相入力端子に接続した第２の増幅用トランジスタと、
前記正相入力端子に与えられる正相入力信号の電圧を監視し、前記正相入力信号のコモン電圧の変化に対して利得変化を抑制する第１のバイアス電圧を前記第１の増幅用トランジスタの制御電極に与える第１の入力電圧監視手段と、
前記逆相入力端子に与えられる逆相入力信号の電圧を監視し、前記逆相入力信号のコモン電圧の変化に対して利得変化を抑制する第２のバイアス電圧を前記第２の増幅用トランジスタの制御電極に与える第２の入力電圧監視手段を有する
ことを特徴とする増幅器。
【請求項３】
前記第１の増幅用トランジスタの他方の被制御電極に一端を接続された第１の抵抗素子と、
該第１の抵抗素子の他端と電源線との間に接続された第１の定電流源と、
前記第２の増幅用トランジスタの他方の被制御電極に一端を接続された第２の抵抗素子と、
該第２の抵抗素子の他端と前記電源線との間に接続された第２の定電流源を有し、
前記第１の抵抗素子の他端と前記第２の抵抗素子の他端との間に等価器として機能させるための回路素子が接続されている
ことを特徴とする請求項１又は２記載の増幅器。
【請求項４】
一方の被制御電極を交流的に接地し、制御電極を正相入力端子に接続した第１の増幅用トランジスタと、一方の被制御電極を交流的に接地し、制御電極を逆相入力端子に接続した第２の増幅用トランジスタを有する第１の増幅器と、請求項１又は２記載の第２の増幅器とを縦列接続している
ことを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩチップ間を長距離ケーブルで結んだ信号伝送システムに必要とされる等価器などを構成する場合に使用される広帯域特性を有する増幅器に関する。
【背景技術】
【０００２】
図２９はＬＳＩチップ間を長距離ケーブルで結んだ信号伝送システムの一例の一部分を示す回路図である。図２９中、１は送信側のＬＳＩチップ、２はＬＳＩチップ１が出力する信号の伝送路をなす長距離ケーブル、３は長距離ケーブル２を伝送されてきた信号を受信する受信側のＬＳＩチップ、４はＬＳＩチップ３の受信器フロントエンドに搭載された等価器である。
【０００３】
図３０は図２９に示す信号伝送システムの各部が有する帯域特性を示す図であり、（Ａ）は長距離ケーブル２の帯域特性、（Ｂ）は等価器４の帯域特性、（Ｃ）は長距離ケーブル２と等価器４の合成帯域特性を示している。
【０００４】
図３０（Ａ）に示すように、ＬＳＩチップ１、３間の信号伝送に必要な帯域よりも長距離ケーブル２の帯域が狭い場合において、何らの対策も講じない場合には、高周波損失が大きくなり、符号間干渉が発生し、ＬＳＩチップ１が長距離ケーブル２に出力した信号をＬＳＩチップ３で正しく受信できないことになる。
【０００５】
そこで、図２９に示す信号伝送システムにおいては、ＬＳＩチップ３の受信器フロントエンドに等価器４を搭載し、等価器４に図３０（Ｂ）に示すようなピーキング特性を持たせ、長距離ケーブル２による高周波損失を補正し、高速伝送を可能としている。
【０００６】
ここで、等価器４は、図３０（Ｂ）に示すように、信号伝送に必要とする帯域幅以上の帯域幅を有していなければ、長距離ケーブル２による高周波損失を補正することができないので、広帯域特性を有する増幅器で構成する必要がある。
【０００７】
また、ＬＳＩチップ１の製造バラツキや経年劣化や動作環境の変化によっては、ＬＳＩチップ１の出力信号のコモン電圧（信号の中心電圧）に変化が発生する場合がある。このため、等価器４としては、受信信号のコモン電圧が変化した場合であっても、安定した利得が得られるものであることが必要とされる。
【０００８】
したがって、等価器４を構成するための増幅器としては、広帯域特性を有するだけでなく、受信信号のコモン電圧が変化した場合であっても、安定した利得が得られるものであることが求められる。なお、従来、広帯域特性を有する増幅器として、ゲート接地型増幅器が知られている（特許文献１、２参照）。
【０００９】
図３１は従来のゲート接地型増幅器の一例を示す回路図である。図３１中、５は入力端子、６はゲートを交流的に接地されたＰＭＯＳトランジスタ、７はゲートバイアス電圧源、８は定電流源、９は出力端子である。
【００１０】
ゲート接地型増幅器は、入力端子５及び出力端子９の両方にバイアス電流が流れる形式のため、寄生容量を無視し易い構成であり、図３２に示すソース接地型増幅器に比べて広帯域化に向いた増幅器である。図３２中、１０は入力端子、１１はソースを交流的に接地されたＰＭＯＳトランジスタ、１２は定電流源、１３は出力端子である。
【特許文献１】特開２００３−１３３８６１号公報
【特許文献２】特開平７−７３４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図３３は図３１に示す従来のゲート接地型増幅器が有する問題点を説明するための図であり、（Ａ）は入力信号ＳＩＮのコモン電圧とＰＭＯＳトランジスタ６のゲートバイアス電圧Ｖｇとの関係（横軸は時間、縦軸は電圧）、（Ｂ）は入力信号ＳＩＮと出力信号ＳＯＵＴとの関係（横軸はＰＭＯＳトランジスタ６のゲート・ソース間電圧、縦軸はＰＭＯＳトランジスタ６のドレイン電流）を示している。
【００１２】
図３３中、ＳＩＮ１は入力信号ＳＩＮがコモン電圧Ｖ１にある状態、ＳＩＮ２は入力信号ＳＩＮがコモン電圧Ｖ２にある状態、ＳＩＮ３は入力信号ＳＩＮがコモン電圧Ｖ３にある状態を示しており、ＳＯＵＴ１は入力信号ＳＩＮ１に対応する出力信号、ＳＯＵＴ２は入力信号ＳＩＮ２に対応する出力信号、ＳＯＵＴ３は入力信号ＳＩＮ３に対応する出力信号を示している。
【００１３】
ここで、入力信号ＳＩＮのコモン電圧がＶ１のように低く、ＰＭＯＳトランジスタ６のゲート・ソース間電圧ＶgsがＰＭＯＳトランジスタ６のスレッショルド電圧Ｖth以下となる場合には、ＰＭＯＳトランジスタ６がＯＦＦしてしまい、増幅動作が行われず、出力端子９に出力信号ＳＯＵＴが現れないことになる。
【００１４】
これに対して、入力信号ＳＩＮのコモン電圧がＶ２又はＶ３のように高いと、ＰＭＯＳトランジスタ６のゲート・ソース間電圧ＶgsがＰＭＯＳトランジスタ６のスレッショルド電圧Ｖthを超えることになるので、出力信号ＳＯＵＴとして入力信号ＳＩＮ２又は入力信号ＳＩＮ３を増幅した出力信号ＳＯＵＴ２又は出力信号ＳＯＵＴ３を得ることができる。
【００１５】
しかしながら、入力信号ＳＩＮのコモン電圧が高くなると、それに伴い、ＰＭＯＳトランジスタ６の相互コンダクタンスｇｍが大きくなり、利得が大きく変化してしまい、安定した利得を得ることができないという問題点があった。また、増幅器はＧＢ積が一定となるので、利得が大きすぎると帯域が減少し、広帯域化に向かないことになるという問題点もあった。
【００１６】
本発明は、かかる点に鑑み、広帯域特性を有し、かつ、入力信号のコモン電圧が変化しても、安定した利得を得ることができるようにした増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の増幅器は、制御電極を交流的に接地し、一方の被制御電極を入力端子に接続した増幅用トランジスタと、入力端子に与えられる入力信号の電圧を監視し、入力信号のコモン電圧の変化に対して利得変化を抑制するバイアス電圧を増幅用トランジスタの制御電極に与える入力電圧監視手段を有するというものである。
【００１８】
図１は本発明の第１原理図であり、増幅用トランジスタとしてＰＭＯＳトランジスタを使用する場合の本発明の構成原理を示している。図１中、１４は入力端子、１５は増幅用トランジスタであるＰＭＯＳトランジスタ、１６は入力電圧監視手段、１７は定電流源、１８は出力端子である。
【００１９】
この構成例では、入力電圧監視手段１６は、入力端子１４に与えられる入力信号ＳＩＮの電圧を監視し、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するゲートバイアス電圧ＶｇをＰＭＯＳトランジスタ１５のゲートに与えることになる。
【００２０】
図２は本発明の第２原理図であり、増幅用トランジスタとしてＮＭＯＳトランジスタを使用する場合の本発明の構成原理を示している。図２中、１９は入力端子、２０は増幅用トランジスタであるＮＭＯＳトランジスタ、２１は入力電圧監視手段、２２は定電流源、２３は出力端子である。
【００２１】
この構成例では、入力電圧監視手段２１は、入力端子１９に与えられる入力信号ＳＩＮの電圧を監視し、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するゲートバイアス電圧ＶｇをＮＭＯＳトランジスタ２０のゲートに与えることになる。
【００２２】
図３は本発明の第３原理図であり、増幅用トランジスタとしてＰＮＰトランジスタを使用する場合の本発明の構成原理を示している。図３中、２４は入力端子、２５は増幅用トランジスタであるＰＮＰトランジスタ、２６は入力電圧監視手段、２７は定電流源、２８は出力端子である。
【００２３】
この構成例では、入力電圧監視手段２６は、入力端子２４に与えられる入力信号ＳＩＮの電圧を監視し、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するベースバイアス電圧ＶｂをＰＮＰトランジスタ２５のベースに与えることになる。
【００２４】
図４は本発明の第４原理図であり、増幅用トランジスタとしてＮＰＮトランジスタを使用する場合の本発明の構成原理を示している。図４中、２９は入力端子、３０は増幅用トランジスタであるＮＰＮトランジスタ、３１は入力電圧監視手段、３２は定電流源、３３は出力端子である。
【００２５】
この構成例では、入力電圧監視手段３１は、入力端子２９に与えられる入力信号ＳＩＮの電圧を監視し、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するベースバイアス電圧ＶｂをＮＰＮトランジスタ３０のべースに与えることになる。
【発明の効果】
【００２６】
本発明によれば、制御電極を交流的に接地し、一方の被制御電極を入力端子に接続した増幅用トランジスタによって制御電極接地型の増幅器が構成されているので、広帯域特性を得ることができる。
【００２７】
しかも、入力電圧監視手段は、入力端子に与えられる入力信号の電圧を監視し、入力信号のコモン電圧の変化に対して利得変化を抑制するバイアス電圧を増幅用トランジスタの制御電極に与えるので、入力信号のコモン電圧の変化に対しても、安定した利得を得ることができる。
【００２８】
図５は本発明の動作例を示す図であり、図１に示す構成例において、入力電圧監視手段１６が入力信号ＳＩＮのコモン電圧ＶＣの変化に対して、利得変化を抑制するゲートバイアス電圧Ｖｇとして、入力信号ＳＩＮのコモン電圧ＶＣとゲートバイアス電圧Ｖｇとの電圧差に変化が起こらないゲートバイアス電圧Ｖｇを出力する場合を例にしている。
【００２９】
（Ａ）は入力信号ＳＩＮのコモン電圧ＶＣとゲートバイアス電圧Ｖgとの関係（横軸は時間、縦軸は電圧）、（Ｂ）は入力信号ＳＩＮと出力信号ＳＯＵＴとの関係（横軸はＰＭＯＳトランジスタ１５のゲート・ソース間電圧、縦軸はＰＭＯＳトランジスタ１５のドレイン電流）を示している。
【００３０】
即ち、入力電圧監視手段１６が、入力信号ＳＩＮのコモン電圧ＶＣの変化に対して、例えば、入力信号ＳＩＮのコモン電圧ＶＣとゲートバイアス電圧Ｖｇとの電圧差に変化が起こらないゲートバイアス電圧ＶｇをＰＭＯＳトランジスタ１５のゲートに与える場合には、入力信号ＳＩＮのコモン電圧ＶＣが変化しても、安定した利得を得ることができる。
【発明を実施するための最良の形態】
【００３１】
（第１実施形態・・図６）
図６は本発明の第１実施形態の回路図である。本発明の第１実施形態は、増幅用トランジスタとしてＰＭＯＳトランジスタを使用する場合であり、入力信号がシングル信号の場合を対象としている。図６中、３４は入力端子、３５は増幅用トランジスタであるＰＭＯＳトランジスタであり、ゲートを交流的に接地され、ソースを入力端子３４に接続されている。
【００３２】
３６は入力端子３４に与えられる入力信号ＳＩＮの電圧を監視し、ＰＭＯＳトランジスタ３５のゲートにゲートバイアス電圧Ｖｇを与える入力電圧監視手段、３７はＰＭＯＳトランジスタ３５のドレインと接地との間に接続された定電流源、３８はＰＭＯＳトランジスタ３５のドレインに接続された出力端子である。
【００３３】
入力電圧監視手段３６において、３９は入力信号ＳＩＮの電圧を分圧する分圧回路であり、４０、４１は入力端子３４と接地との間に直列接続された抵抗である。４２は平滑用の容量であり、一方の電極４２Ａを分圧回路３９の出力端４３及びＰＭＯＳトランジスタ３５のゲートに接続され、他方の電極４２Ｂを接地されている。
【００３４】
本発明の第１実施形態においては、分圧回路３９の出力端４３に入力信号ＳＩＮの電圧を分圧した電圧が得られる。そして、分圧回路３９の出力端４３に得られる電圧は、容量４２で平滑化され、容量４２の電極４２Ａには一定の直流電圧が得られ、これがゲートバイアス電圧ＶｇとしてＰＭＯＳトランジスタ３５のゲートに与えられる。
【００３５】
即ち、入力電圧監視手段１６は、分圧回路３９により入力信号ＳＩＮの電圧を監視し、入力信号ＳＩＮのコモン電圧が高い場合には、ゲートバイアス電圧Ｖｇを高い電圧に設定し、入力信号ＳＩＮのコモン電圧が低い場合には、ゲートバイアス電圧Ｖｇを低い電圧に設定し、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するという動作を行うことになる。
【００３６】
具体的には、入力電圧監視手段３６は、入力信号ＳＩＮのコモン電圧の変化に対して、入力信号ＳＩＮのコモン電圧とゲートバイアス電圧Ｖｇとの電圧差の変化が入力信号ＳＩＮのコモン電圧の変化よりも小さくなるような電圧をゲートバイアス電圧ＶｇとしてＰＭＯＳトランジスタ３５のゲートに与えることにより、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制することになる。
【００３７】
本発明の第１実施形態によれば、ＰＭＯＳトランジスタ３５によってゲート接地型増幅器が構成されているので、広帯域特性を得ることができる。しかも、入力電圧監視手段３６は、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するゲートバイアス電圧Ｖｇを増幅用トランジスタであるＰＭＯＳトランジスタ３５のゲートに与えるので、入力信号ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【００３８】
（第２実施形態・・図７）
図７は本発明の第２実施形態の回路図である。本発明の第２実施形態は、増幅用トランジスタとしてＮＭＯＳトランジスタを使用する場合であり、入力信号がシングル信号の場合を対象としている。図７中、４４は入力端子、４５は増幅用のＮＭＯＳトランジスタであり、ゲートを交流的に接地され、ソースを入力端子４４に接続されている。
【００３９】
４６は入力端子４４に与えられる入力信号ＳＩＮの電圧を監視し、ＮＭＯＳトランジスタ４５のゲートにゲートバイアス電圧Ｖｇを与える入力電圧監視手段、４７はＶＤＤ電源線４８とＰＭＯＳトランジスタ４５のドレインとの間に接続された定電流源、４９はＮＭＯＳトランジスタ４５のドレインに接続された出力端子である。
【００４０】
入力電圧監視手段４６において、５０は電源電圧ＶＤＤを入力信号ＳＩＮの電圧を基準として分圧する分圧回路であり、５１、５２はＶＤＤ電源線４８と入力端子４４との間に直列接続された抵抗である。５３は平滑用の容量であり、一方の電極５３Ａを分圧回路５０の出力端５４及びＮＭＯＳトランジスタ４５のゲートに接続され、他方の電極５３ＢをＶＤＤ電源線４８に接続されている。
【００４１】
本発明の第２実施形態においては、分圧回路５０の出力端５４に電源電圧ＶＤＤを入力信号ＳＩＮの電圧を下限電圧として分圧した電圧が得られる。そして、分圧回路５０の出力端５４に得られる電圧は容量５３で平滑化され、容量５３の電極５３Ａには一定の直流電圧が得られ、これがゲートバイアス電圧ＶｇとしてＮＭＯＳトランジスタ４５のゲートに与えられる。
【００４２】
即ち、入力電圧監視手段４６は、分圧回路５０により入力信号ＳＩＮの電圧を監視し、入力信号ＳＩＮのコモン電圧が高い場合には、ゲートバイアス電圧Ｖｇを高い電圧に設定し、入力信号ＳＩＮのコモン電圧が低い場合には、ゲートバイアス電圧Ｖｇを低い電圧に設定し、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するという動作を行うことになる。
【００４３】
具体的には、入力電圧監視手段４６は、入力信号ＳＩＮのコモン電圧の変化に対して、入力信号ＳＩＮのコモン電圧とゲートバイアス電圧Ｖｇとの電圧差の変化が入力信号ＳＩＮのコモン電圧の変化よりも小さくなるような電圧をゲートバイアス電圧ＶｇとしてＮＭＯＳトランジスタ４５のゲートに与えることにより、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制することになる。
【００４４】
本発明の第２実施形態によれば、ＮＭＯＳトランジスタ４５によってゲート接地型増幅器が構成されているので、広帯域特性を得ることができる。しかも、入力電圧監視手段４６は、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するゲートバイアス電圧Ｖｇを増幅用トランジスタであるＮＭＯＳトランジスタ４５のゲートに与えるので、入力信号ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【００４５】
（第３実施形態・・図８）
図８は本発明の第３実施形態の回路図である。本発明の第３実施形態は、増幅用トランジスタとしてＰＮＰトランジスタを使用する場合であり、入力信号がシングル信号の場合を対象としている。図８中、５５は入力端子、５６は増幅用トランジスタであるＰＮＰトランジスタであり、ベースを交流的に接地され、エミッタを入力端子５５に接続されている。
【００４６】
５７は入力端子５５に与えられる入力信号ＳＩＮの電圧を監視し、ＰＮＰトランジスタ５６のベースにベースバイアス電圧Ｖｂを与える入力電圧監視手段、５８はＰＮＰトランジスタ５６のコレクタと接地との間に接続された定電流源、５９はＰＮＰトランジスタ５６のコレクタに接続された出力端子である。
【００４７】
入力電圧監視手段５７において、６０は入力信号ＳＩＮの電圧を分圧する分圧回路であり、６１、６２は入力端子５５と接地との間に直列接続された抵抗である。６３は平滑用の容量であり、一方の電極６３Ａを分圧回路６０の出力端６４及びＰＮＰトランジスタ５６のベースに接続され、他方の電極６３Ｂを接地されている。
【００４８】
本発明の第３実施形態においては、分圧回路６０の出力端６４に入力信号ＳＩＮの電圧を分圧した電圧が得られる。そして、分圧回路６０の出力端６４に得られる電圧は、容量６３で平滑化され、容量６３の電極６３Ａには一定の直流電圧が得られ、これがベースバイアス電圧ＶｂとしてＰＮＰトランジスタ５６のベースに与えられる。
【００４９】
即ち、入力電圧監視手段５７は、分圧回路６０により入力信号ＳＩＮの電圧を監視し、入力信号ＳＩＮのコモン電圧が高い場合には、ベースバイアス電圧Ｖｂを高い電圧に設定し、入力信号ＳＩＮのコモン電圧が低い場合には、ベースバイアス電圧Ｖｂを低い電圧に設定し、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するという動作を行うことになる。
【００５０】
具体的には、入力電圧監視手段５７は、入力信号ＳＩＮのコモン電圧の変化に対して、入力信号ＳＩＮのコモン電圧とベースバイアス電圧Ｖｂとの電圧差の変化が入力信号ＳＩＮのコモン電圧の変化よりも小さくなるような電圧をベースバイアス電圧ＶｂとしてＰＮＰトランジスタ５６のべースに与えることにより、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制することになる。
【００５１】
本発明の第３実施形態によれば、ＰＮＰトランジスタ５６によってベース接地型増幅器が構成されているので、広帯域特性を得ることができる。しかも、入力電圧監視手段５７は、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するベースバイアス電圧Ｖｂを増幅用トランジスタであるＰＮＰトランジスタ５６のベースに与えるので、入力信号ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【００５２】
（第４実施形態・・図９）
図９は本発明の第４実施形態の回路図である。本発明の第４実施形態は、増幅用トランジスタとしてＮＰＮトランジスタを使用する場合であり、入力信号がシングル信号の場合を対象としている。図９中、６５は入力端子、６６は増幅用トランジスタであるＮＰＮトランジスタであり、ベースを交流的に接地され、エミッタを入力端子６５に接続されている。
【００５３】
６７は入力端子６５に与えられる入力信号ＳＩＮの電圧を監視し、ＮＰＮトランジスタ６６のベースにベースバイアス電圧Ｖｂを与える入力電圧監視手段、６８はＶＣＣ電源線６９とＮＰＮトランジスタ６６のコレクタとの間に接続された定電流源、７０はＮＰＮトランジスタ６６のコレクタに接続された出力端子である。
【００５４】
入力電圧監視手段６７において、７１は電源電圧ＶＣＣを入力信号ＳＩＮの電圧を基準として分圧する分圧回路であり、７２、７３はＶＣＣ電源線６９と入力端子６５との間に直列接続された抵抗である。７４は平滑用の容量であり、一方の電極７４Ａを分圧回路７１の出力端７５及びＮＰＮトランジスタ６６のベースに接続され、他方の電極７４ＢをＶＣＣ電源線６９に接続されている。
【００５５】
本発明の第４実施形態においては、分圧回路７１の出力端７５に電源電圧ＶＣＣを入力信号ＳＩＮの電圧を基準として分圧した電圧が得られる。そして、分圧回路７１の出力端７５に得られる電圧は、容量７４で平滑化され、容量７４の電極７４Ａには一定の直流電圧が得られ、これがベースバイアス電圧ＶｂとしてＮＰＮトランジスタ６６のベースに与えられる。
【００５６】
即ち、入力電圧監視手段６７は、分圧回路７１により入力信号ＳＩＮの電圧を監視し、入力信号ＳＩＮのコモン電圧が高い場合には、ベースバイアス電圧Ｖｂを高い電圧に設定し、入力信号ＳＩＮのコモン電圧が低い場合には、ベースバイアス電圧Ｖｂを低い電圧に設定し、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するという動作を行うことになる。
【００５７】
具体的には、入力電圧監視手段６７は、入力信号ＳＩＮのコモン電圧の変化に対して、入力信号ＳＩＮのコモン電圧とベースバイアス電圧Ｖｂとの電圧差の変化が入力信号ＳＩＮのコモン電圧の変化よりも小さくなるような電圧をベースバイアス電圧ＶｂとしてＮＰＮトランジスタ６６のベースに与えることにより、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制することになる。
【００５８】
本発明の第４実施形態によれば、ＮＰＮトランジスタ６６によってベース接地型増幅器が構成されているので、広帯域特性を得ることができる。しかも、入力電圧監視手段６７は、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するベースバイアス電圧Ｖｂを増幅用トランジスタであるＮＰＮトランジスタ６６のベースに与えるので、入力信号ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【００５９】
（第５実施形態・・図１０）
図１０は本発明の第５実施形態の回路図である。本発明の第５実施形態は、図６に示す本発明の第１実施形態が備える入力電圧監視手段３６と回路構成の異なる入力電圧監視手段７６を設け、その他については、図６に示す本発明の第１実施形態と同様に構成したものである。
【００６０】
入力電圧監視手段７６において、７７は入力電圧監視用トランジスタであるＰＭＯＳトランジスタであり、ソースを入力端子３４に接続され、ゲートをドレインに接続され、ドレインを定電流源７８の一端に接続されており、定電流源７８の他端は接地されている。７９は平滑用の容量であり、一方の電極７９ＡをＰＭＯＳトランジスタ７７のゲート及びＰＭＯＳトランジスタ３５のゲートに接続され、他方の電極７９Ｂを接地されている。
【００６１】
ここに、ＰＭＯＳトランジスタ７７はダイオード接続されており、ＰＭＯＳトランジスタ７７のスレッショルド電圧をＶＴＨｐとすると、ＰＭＯＳトランジスタ７７のソース・ゲート間電圧は［ＶＴＨｐ＋α］となる。但し、αはゲートバイアス電流の電流値により決定される値である（以下、同様）。この結果、ＰＭＯＳトランジスタ７７のゲート電圧は、［入力信号ＳＩＮの電圧−（ＶＴＨｐ＋α）］となり、入力信号ＳＩＮの電圧変化に追従することになる。
【００６２】
そして、ＰＭＯＳトランジスタ７７のゲートに得られる電圧［入力信号ＳＩＮの電圧−（ＶＴＨｐ＋α）］は、容量７９で平滑化され、容量７９の電極７９Ａには一定の直流電圧が得られ、これがＰＭＯＳトランジスタ３５のゲートバイアス電圧Ｖｇとして、ＰＭＯＳトランジスタ３５のゲートに与えられる。
【００６３】
即ち、入力電圧監視手段７６は、ＰＭＯＳトランジスタ７７により入力信号ＳＩＮの電圧を監視し、入力信号ＳＩＮのコモン電圧が高い場合には、ゲートバイアス電圧Ｖｇを高い電圧に設定し、入力信号ＳＩＮのコモン電圧が低い場合には、ゲートバイアス電圧Ｖｇを低い電圧に設定し、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するという動作を行うことになる。
【００６４】
具体的には、入力電圧監視手段７６は、入力信号ＳＩＮのコモン電圧の変化に対して、入力信号ＳＩＮのコモン電圧とゲートバイアス電圧Ｖｇとの差電圧に変化が起こらない電圧、即ち、入力信号ＳＩＮのコモン電圧とゲートバイアス電圧Ｖｇとの差電圧が、入力信号ＳＩＮのコモン電圧に関わらず、［ＶＴＨｐ＋α］となる電圧をゲートバイアス電圧ＶｇとしてＰＭＯＳトランジスタ３５のゲートに与えることになる。
【００６５】
本発明の第５実施形態によれば、ＰＭＯＳトランジスタ３５によってゲート接地型増幅器が構成されているので、広帯域特性を得ることができる。しかも、入力電圧監視手段７６は、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するゲートバイアス電圧Ｖｇを増幅用トランジスタであるＰＭＯＳトランジスタ３５のゲートに与えるので、入力信号ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【００６６】
（第６実施形態・・図１１）
図１１は本発明の第６実施形態の回路図である。本発明の第６実施形態は、図７に示す本発明の第２実施形態が備える入力電圧監視手段４６と回路構成の異なる入力電圧監視手段８０を設け、その他については、図７に示す本発明の第２実施形態と同様に構成したものである。
【００６７】
入力電圧監視手段８０において、８１は入力電圧監視用トランジスタであるＮＭＯＳトランジスタであり、ソースを入力端子４４に接続され、ゲートをドレインに接続され、ドレインを定電流源８２の一端に接続されており、定電流源８２の他端はＶＤＤ電源線４８に接続されている。８３は平滑用の容量であり、一方の電極８３ＡをＮＭＯＳトランジスタ８１のゲート及びＮＭＯＳトランジスタ４５のゲートに接続され、他方の電極８３ＢをＶＤＤ電源線４８に接続されている。
【００６８】
ここに、ＮＭＯＳトランジスタ８１はダイオード接続されており、ＮＭＯＳトランジスタ８１のスレッショルド電圧をＶＴＨｎとすると、ＮＭＯＳトランジスタ８１のゲート・ソース間電圧は［ＶＴＨｎ＋α］となる。この結果、ＮＭＯＳトランジスタ８１のゲート電圧は、［入力信号ＳＩＮの電圧＋（ＶＴＨｎ＋α）］となり、入力信号ＳＩＮの電圧変化に追従することになる。
【００６９】
そして、ＮＭＯＳトランジスタ８１のゲートに得られる電圧［入力信号ＳＩＮの電圧＋（ＶＴＨｎ＋α）］は容量８３で平滑化され、容量８３の電極８３Ａには一定の直流電圧が得られ、これがＮＭＯＳトランジスタ４５のゲートバイアス電圧ＶｇとしてＮＭＯＳトランジスタ４５のゲートに与えられる。
【００７０】
即ち、入力電圧監視手段８０は、ＮＭＯＳトランジスタ８１により入力信号ＳＩＮの電圧を監視し、入力信号ＳＩＮのコモン電圧が高い場合には、ゲートバイアス電圧Ｖｇを高い電圧に設定し、入力信号ＳＩＮのコモン電圧が低い場合には、ゲートバイアス電圧Ｖｇを低い電圧に設定し、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するという動作を行うことになる。
【００７１】
具体的には、入力電圧監視手段８０は、入力信号ＳＩＮのコモン電圧の変化に対して、ゲートバイアス電圧Ｖｇと入力信号ＳＩＮのコモン電圧との差電圧に変化が起こらない電圧、即ち、ゲートバイアス電圧Ｖｇと入力信号ＳＩＮのコモン電圧との差電圧が、入力信号ＳＩＮのコモン電圧に関わらず、［ＶＴＨｎ＋α］となる電圧をゲートバイアス電圧ＶｇとしてＮＭＯＳトランジスタ４５のゲートに与えることになる。
【００７２】
本発明の第６実施形態によれば、ＮＭＯＳトランジスタ４５によってゲート接地型増幅器が構成されているので、広帯域特性を得ることができる。しかも、入力電圧監視手段８０は、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するゲートバイアス電圧Ｖｇを増幅用トランジスタであるＮＭＯＳトランジスタ４５のゲートに与えるので、入力信号ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【００７３】
（第７実施形態・・図１２）
図１２は本発明の第７実施形態の回路図である。本発明の第７実施形態は、図８に示す本発明の第３実施形態が備える入力電圧監視手段５７と回路構成の異なる入力電圧監視手段８４を設け、その他については、図８に示す本発明の第３実施形態と同様に構成したものである。
【００７４】
入力電圧監視手段８４において、８５は入力電圧監視用トランジスタであるＰＮＰトランジスタであり、エミッタを入力端子５５に接続され、ベースをコレクタに接続され、コレクタを定電流源８６の一端に接続されており、定電流源８６の他端は接地されている。８７は平滑用の容量であり、一方の電極８７ＡをＰＮＰトランジスタ８５のベース及びＰＮＰトランジスタ５６のベースに接続され、他方の電極８７Ｂを接地されている。
【００７５】
ここに、ＰＮＰトランジスタ８５はダイオード接続されており、ＰＮＰトランジスタ８５のエミッタ・ベース間順方向電圧をＶＦとすると、ＰＮＰトランジスタ８５のエミッタ・ベース間電圧は［ＶＦ＋β］となる。但し、βはベースバイアス電流の電流値により決定される値である（以下、同様）。この結果、ＰＮＰトランジスタ８５のベース電圧は、［入力信号ＳＩＮの電圧−（ＶＦ＋β）］となり、入力信号ＳＩＮの電圧変化に追従することになる。
【００７６】
そして、ＰＮＰトランジスタ８５のベースに得られる電圧［入力信号ＳＩＮの電圧−（ＶＦ＋β）］は、容量８７で平滑化され、容量８７の電極８７Ａには一定の直流電圧が得られ、これがＰＮＰトランジスタ５６のベースバイアス電圧ＶｂとしてＰＮＰトランジスタ５６のベースに与えられる。
【００７７】
即ち、入力電圧監視手段８４は、ＰＮＰトランジスタ８５により入力信号ＳＩＮの電圧を監視し、入力信号ＳＩＮのコモン電圧が高い場合には、ベースバイアス電圧Ｖｂを高い電圧に設定し、入力信号ＳＩＮのコモン電圧が低い場合には、ベースバイアス電圧Ｖｂを低い電圧に設定し、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するという動作を行うことになる。
【００７８】
具体的には、入力電圧監視手段８４は、入力信号ＳＩＮのコモン電圧の変化に対して、入力信号ＳＩＮのコモン電圧とベースバイアス電圧Ｖｂとの差電圧に変化が起こらない電圧、即ち、入力信号ＳＩＮのコモン電圧とベースバイアス電圧Ｖｂとの差電圧が、入力信号ＳＩＮのコモン電圧に関わらず、［ＶＦ＋β］となる電圧をベースバイアス電圧ＶｂとしてＰＮＰトランジスタ５６のベースに与えることになる。
【００７９】
本発明の第７実施形態によれば、ＰＮＰトランジスタ５６によってベース接地型増幅器が構成されているので、広帯域特性を得ることができる。しかも、入力電圧監視手段８４は、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するベースバイアス電圧Ｖｂを増幅用トランジスタであるＰＮＰトランジスタ５６のベースに与えるので、入力信号ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【００８０】
（第８実施形態・・図１３）
図１３は本発明の第８実施形態の回路図である。本発明の第８実施形態は、図９に示す本発明の第４実施形態が備える入力電圧監視手段６７と回路構成の異なる入力電圧監視手段８８を設け、その他については、図９に示す本発明の第４実施形態と同様に構成したものである。
【００８１】
入力電圧監視手段８８において、８９は入力電圧監視用トランジスタであるＮＰＮトランジスタであり、エミッタを入力端子６５に接続され、ベースをコレクタに接続され、コレクタを定電流源９０の一端に接続されており、定電流源９０の他端はＶＣＣ電源線６９に接続されている。９１は平滑用の容量であり、一方の電極９１ＡをＮＰＮトランジスタ８９のベース及びＮＰＮトランジスタ６６のベースに接続され、他方の電極９１ＢをＶＣＣ電源線６９に接続されている。
【００８２】
ここに、ＮＰＮトランジスタ８９はダイオード接続されており、ＮＰＮトランジスタ８９のべース・エミッタ間順方向電圧をＶＦとすると、ＮＰＮトランジスタ８９のベース・エミッタ間電圧は［ＶＦ＋β］となる。この結果、ＮＰＮトランジスタ８９のベース電圧は、［入力信号ＳＩＮの電圧＋（ＶＦ＋β）］となり、入力信号ＳＩＮの電圧変化に追従することになる。
【００８３】
そして、ＮＰＮトランジスタ８９のベースに得られる電圧［入力信号ＳＩＮの電圧＋（ＶＦ＋β）］は、容量９１で平滑化され、容量９１の電極９１Ａには一定の直流電圧が得られ、これがＮＰＮトランジスタ６６のベースバイアス電圧Ｖｂとして、ＮＰＮトランジスタ６６のベースに与えられる。
【００８４】
即ち、入力電圧監視手段８８は、ＮＰＮトランジスタ８９により入力信号ＳＩＮの電圧を監視し、入力信号ＳＩＮのコモン電圧が高い場合には、ベースバイアス電圧Ｖｂを高い電圧に設定し、入力信号ＳＩＮのコモン電圧が低い場合には、ベースバイアス電圧Ｖｂを低い電圧に設定し、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するという動作を行うことになる。
【００８５】
具体的には、入力電圧監視手段８８は、入力信号ＳＩＮのコモン電圧の変化に対して、ベースバイアス電圧Ｖｂと入力信号ＳＩＮのコモン電圧との差電圧に変化が起こらない電圧、即ち、ベースバイアス電圧Ｖｂと入力信号ＳＩＮのコモン電圧との差電圧が、入力信号ＳＩＮのコモン電圧に関わらず、［ＶＦ＋β］となる電圧をベースバイアス電圧ＶｂとしてＮＰＮトランジスタ６６のベースに与えることになる。
【００８６】
本発明の第８実施形態によれば、ＮＰＮトランジスタ６６によってベース接地型増幅器が構成されているので、広帯域特性を得ることができる。しかも、入力電圧監視手段８８は、入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するベースバイアス電圧Ｖｂを増幅用トランジスタであるＮＰＮトランジスタ６６のベースに与えるので、入力信号ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【００８７】
（第９実施形態・・図１４）
図１４は本発明の第９実施形態の回路図である。本発明の第９実施形態は、増幅用トランジスタとしてＰＭＯＳトランジスタを使用する場合であり、入力信号が相補信号の場合を対象としている。図１４中、９２は正相入力端子、９３は逆相入力端子である。
【００８８】
９４は正相入力端子９２に与えられる正相入力信号ＳＩＮを増幅するためのＰＭＯＳトランジスタであり、ゲートを交流的に接地され、ソースを正相入力端子９２に接続されている。９５は逆相入力端子９３に与えられる逆相入力信号／ＳＩＮを増幅するためのＰＭＯＳトランジスタであり、ゲートを交流的に接地され、ソースを逆相入力端子９３に接続されている。
【００８９】
９６は逆相入力端子９３に与えられる逆相入力信号／ＳＩＮの電圧を監視し、ＰＭＯＳトランジスタ９４のゲートにゲートバイアス電圧Ｖｇを与える入力電圧監視手段、９７は正相入力端子９２に与えられる正相入力信号ＳＩＮの電圧を監視し、ＰＭＯＳトランジスタ９５のゲートにゲートバイアス電圧Ｖｇを与える入力電圧監視手段である。
【００９０】
９８、９９は抵抗素子として機能するＮＭＯＳトランジスタ、１００は定電流源である。ＮＭＯＳトランジスタ９８は、ドレインをＰＭＯＳトランジスタ９４のドレインに接続され、ゲートをゲートバイアス電圧源１０１の一端に接続され、ソースを定電流源１００の一端に接続されている。
【００９１】
ＮＭＯＳトランジスタ９９は、ドレインをＰＭＯＳトランジスタ９５のドレインに接続され、ゲートをゲートバイアス電圧源１０１の一端に接続され、ソースを定電流源１００の一端に接続されている。なお、ゲートバイアス電圧源１０１の他端及び定電流源１００の他端は接地されている。
【００９２】
１０２はＰＭＯＳトランジスタ９４のドレインに接続された正相出力端子であり、正相入力信号ＳＩＮを増幅してなる正相出力信号ＳＯＵＴが出力される。１０３はＰＭＯＳトランジスタ９５のドレインに接続された逆相出力端子であり、逆相入力信号／ＳＩＮを増幅してなる逆相出力信号／ＳＯＵＴが出力される。
【００９３】
入力電圧監視手段９６において、１０４は入力電圧監視用トランジスタであるＰＭＯＳトランジスタであり、ソースを逆相入力端子９３に接続され、ゲートをドレインに接続され、ドレインを定電流源１０５の一端に接続されており、定電流源１０５の他端は接地されている。
【００９４】
入力電圧監視手段９７において、１０６は入力電圧監視用トランジスタであるＰＭＯＳトランジスタであり、ソースを正相入力端子９２に接続され、ゲートをドレインに接続され、ドレインを定電流源１０７の一端に接続されており、定電流源１０７の他端は接地されている。
【００９５】
ここに、ＰＭＯＳトランジスタ１０４はダイオード接続されており、ＰＭＯＳトランジスタ１０４のソース・ゲート間電圧は、ＰＭＯＳトランジスタのスレッショルド電圧１０４をＶＴＨｐとすると、［ＶＴＨｐ＋α］となる。この結果、ＰＭＯＳトランジスタ１０４のドレイン電圧は、［逆相入力信号／ＳＩＮの電圧−（ＶＴＨｐ＋α）］となり、これがゲートバイアス電圧ＶｇとしてＰＭＯＳトランジスタ９４のゲートに与えられる。
【００９６】
ＰＭＯＳトランジスタ１０６もダイオード接続されており、ＰＭＯＳトランジスタ１０６のソース・ゲート間電圧は、ＰＭＯＳトランジスタ１０６のスレッショルド電圧をＶＴＨｐとすると、［ＶＴＨｐ＋α］となる。この結果、ＰＭＯＳトランジスタ１０６のドレイン電圧は、［正相入力信号ＳＩＮの電圧−（ＶＴＨｐ＋α）］となり、これがゲートバイアス電圧ＶｇとしてＰＭＯＳトランジスタ９５のゲートに与えられる。
【００９７】
即ち、入力電圧監視手段９６は、ＰＭＯＳトランジスタ１０４により逆相入力信号／ＳＩＮの電圧を監視し、逆相入力信号／ＳＩＮの電圧変化に対して、逆相入力信号／ＳＩＮのコモン電圧とゲートバイアス電圧Ｖｇの中心電圧との電圧差に変化が起こらない電圧、即ち、逆相入力信号／ＳＩＮのコモン電圧とゲートバイアス電圧Ｖｇの中心電圧との電圧差が、逆相入力信号／ＳＩＮのコモン電圧の変化に関わらず、［ＶＴＨｐ＋α］となる電圧をゲートバイアス電圧ＶｇとしてＰＭＯＳトランジスタ９４に与えることになる。
【００９８】
また、入力電圧監視手段９７は、ＰＭＯＳトランジスタ１０６により正相入力信号ＳＩＮの電圧を監視し、正相入力信号ＳＩＮの電圧変化に対して、正相入力信号ＳＩＮのコモン電圧とゲートバイアス電圧Ｖｇの中心電圧との電圧差に変化が起こらない電圧、即ち、正相入力信号ＳＩＮのコモン電圧とゲートバイアス電圧Ｖｇの中心電圧との電圧差が、正相入力信号ＳＩＮのコモン電圧の変化に関わらず、［ＶＴＨｐ＋α］となる電圧をゲートバイアス電圧ＶｇとしてＰＭＯＳトランジスタ９５に与えることになる。
【００９９】
なお、送信側のＬＳＩチップの製造バラツキや経年劣化や動作環境の変化などによる送信側のＬＳＩチップの出力信号のコモン電圧の変化は、正相出力信号及び逆相出力信号で同一となる。したがって、送信側のＬＳＩチップの製造バラツキや経年劣化や動作環境の変化などによる正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧の変化は同一となる。そこで、入力電圧監視手段９６は、逆相入力信号／ＳＩＮのコモン電圧の変化を正相入力信号のコモン電圧の変化とみなし、入力電圧監視手段９７は、正相入力信号ＳＩＮのコモン電圧の変化を逆相入力信号／ＳＩＮのコモン電圧の変化と見なしている。
【０１００】
本発明の第９実施形態によれば、ＰＭＯＳトランジスタ９４、９５によりゲート接地型増幅器が構成されているので、広帯域特性を得ることができる。しかも、入力電圧監視手段９６、９７は、逆相入力信号／ＳＩＮ及び正相入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するゲートバイアス電圧Ｖｇを増幅用トランジスタであるＰＭＯＳトランジスタ９４、９５のゲートに与えるので、正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【０１０１】
なお、ＰＭＯＳトランジスタ１０４のゲートと接地との間及びＰＭＯＳトランジスタ１０６のゲートと接地との間にそれぞれ平滑用の容量を設けるようにしても良い。この場合、ＰＭＯＳトランジスタ１０６のゲートをＰＭＯＳトランジスタ９５のゲートに接続する代わりにＰＭＯＳトランジスタ９４のゲートに接続し、ＰＭＯＳトランジスタ１０４のゲートをＰＭＯＳトランジスタ９４のゲートに接続する代わりにＰＭＯＳトランジスタ９５のゲートに接続するようにしても良い。
【０１０２】
また、入力電圧監視手段９６、９７の代わりに、図６に示すような分圧回路からなる第１、第２の入力電圧監視手段を設けるようにしても良い。この場合、分圧回路の出力端と接地との間に平滑用の容量を設け、第１の入力電圧監視手段の出力端をＰＭＯＳトランジスタ９４のゲートに接続する代わりにＰＭＯＳトランジスタ９５のゲートに接続し、第２の入力電圧監視手段の出力端をＰＭＯＳトランジスタ９５のゲートに接続する代わりにＰＭＯＳトランジスタ９４のゲートに接続するようにしても良い。
【０１０３】
（第１０実施形態・・図１５）
図１５は本発明の第１０実施形態の回路図である。本発明の第１０実施形態は、増幅用トランジスタとしてＮＭＯＳトランジスタを使用する場合であり、入力信号が相補信号の場合を対象としている。図１５中、１０８は正相入力端子、１０９は逆相入力端子である。
【０１０４】
１１０は正相入力端子１０８に与えられる正相入力信号ＳＩＮを増幅するためのＮＭＯＳトランジスタであり、ゲートを交流的に接地され、ソースを正相入力端子１０８に接続されている。１１１は逆相入力端子１０９に与えられる逆相入力信号／ＳＩＮを増幅するためのＮＭＯＳトランジスタであり、ゲートを交流的に接地され、ソースを逆相入力端子１０９に接続されている。
【０１０５】
１１２は逆相入力端子１０９に与えられる逆相入力信号／ＳＩＮの電圧を監視し、ＮＭＯＳトランジスタ１１０のゲートにゲートバイアス電圧Ｖｇを与える入力電圧監視手段、１１３は正相入力端子１０８に与えられる正相入力信号ＳＩＮの電圧を監視し、ＮＭＯＳトランジスタ１１１のゲートにゲートバイアス電圧Ｖｇを与える入力電圧監視手段である。
【０１０６】
１１４、１１５は抵抗素子として機能するＰＭＯＳトランジスタ、１１６は定電流源である。ＰＭＯＳトランジスタ１１４は、ドレインをＮＭＯＳトランジスタ１１０のドレインに接続され、ゲートをゲートバイアス電圧源１１７の一端に接続され、ソースを定電流源１１６の一端に接続されている。
【０１０７】
ＰＭＯＳトランジスタ１１５は、ドレインをＮＭＯＳトランジスタ１１１のドレインに接続され、ゲートをゲートバイアス電圧源１１７の一端に接続され、ソースを定電流源１１６の一端に接続されている。なお、ゲートバイアイ電圧源１１７の他端は接地され、定電流源１１６の他端はＶＤＤ電源線１１８に接続されている。
【０１０８】
１１９はＮＭＯＳトランジスタ１１０のドレインに接続された正相出力端子であり、正相入力信号ＳＩＮを増幅してなる正相出力信号ＳＯＵＴが出力される。１２０はＮＭＯＳトランジスタ１１１のドレインに接続された逆相出力端子であり、逆相入力信号／ＳＩＮを増幅してなる逆相出力信号／ＳＯＵＴが出力される。
【０１０９】
入力電圧監視手段１１２において、１２１は入力電圧監視用トランジスタであるＮＭＯＳトランジスタであり、ソースを逆相入力端子１０９に接続され、ゲートをドレインに接続され、ドレインを定電流源１２２の一端に接続されており、定電流源１２２の他端は、ＶＤＤ電源線１１８に接続されている。
【０１１０】
入力電圧監視手段１１３において、１２３は入力電圧監視用トランジスタであるＮＭＯＳトランジスタであり、ソースを正相入力端子１０８に接続され、ゲートをドレインに接続され、ドレインを定電流源１２４の一端に接続されており、定電流源１２４の他端は、ＶＤＤ電源線１１８に接続されている。
【０１１１】
ここに、ＮＭＯＳトランジスタ１２１はダイオード接続されており、ＮＭＯＳトランジスタ１２１のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１２１のスレッショルド電圧をＶＴＨｎとすると、［ＶＴＨｎ＋α］となる。この結果、ＮＭＯＳトランジスタ１２１のゲート電圧は、［逆相入力信号／ＳＩＮの電圧＋（ＶＴＨｎ＋α）］となり、これがゲートバイアス電圧ＶｇとしてＮＭＯＳトランジスタ１１０のゲートに与えられる。
【０１１２】
ＮＭＯＳトランジスタ１２３もダイオード接続されており、ＮＭＯＳトランジスタ１２３のゲート・ソース間電圧は、ＮＭＯＳトランジスタ１２３のスレッショルド電圧をＶＴＨｎとすると、［ＶＴＨｎ＋α］となる。この結果、ＮＭＯＳトランジスタ１２３のゲート電圧は、［正相入力信号ＳＩＮの電圧＋（ＶＴＨｎ＋α）］となり、これがゲートバイアス電圧ＶｇとしてＮＭＯＳトランジスタ１１１のゲートに与えられる。
【０１１３】
即ち、入力電圧監視手段１１２は、ＮＭＯＳトランジスタ１２１により逆相入力信号／ＳＩＮの電圧を監視し、逆相入力信号／ＳＩＮの電圧変化に対して、ゲートバイアス電圧Ｖｇの中心電圧と逆相入力信号／ＳＩＮのコモン電圧との電圧差に変化が起こらない電圧、即ち、ゲートバイアス電圧Ｖｇの中心電圧と逆相入力信号／ＳＩＮのコモン電圧との電圧差が、逆相入力信号／ＳＩＮのコモン電圧の変化に関わらず、［ＶＴＨｎ＋α］となる電圧をゲートバイアス電圧ＶｇとしてＮＭＯＳトランジスタ１１０のゲートに与えることになる。
【０１１４】
また、入力電圧監視手段１１３は、ＮＭＯＳトランジスタ１２３により正相入力信号ＳＩＮの電圧を監視し、正相入力信号ＳＩＮの電圧変化に対して、ゲートバイアス電圧Ｖｇの中心電圧と正相入力信号ＳＩＮのコモン電圧との電圧差に変化が起こらない電圧、即ち、ゲートバイアス電圧Ｖｇの中心電圧と正相入力信号ＳＩＮのコモン電圧との電圧差が、正相入力信号ＳＩＮのコモン電圧の変化に関わらず、［ＶＴＨｎ＋α］となる電圧をゲートバイアス電圧ＶｇとしてＮＭＯＳトランジスタ１１１のゲートに与えることになる。
【０１１５】
なお、本発明の第１０実施形態においても、送信側のＬＳＩチップの製造バラツキや経年劣化や動作環境の変化などによる送信側のＬＳＩチップの出力信号のコモン電圧の変化は、正相出力信号及び逆相出力信号で同一となり、この結果、送信側のＬＳＩチップの製造バラツキや経年劣化や動作環境の変化などによる正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧の変化は同一となることを前提としている。
【０１１６】
本発明の第１０実施形態によれば、ＮＭＯＳトランジスタ１１０、１１１によりゲート接地型増幅器が構成されているので、広帯域特性を得ることができる。しかも、入力電圧監視手段１１２、１１３は、逆相入力信号／ＳＩＮ及び正相入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するゲートバイアス電圧Ｖｇを増幅用トランジスタであるＰＭＯＳトランジスタ１１０、１１１のゲートに与えるので、正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【０１１７】
なお、ＮＭＯＳトランジスタ１２１のゲートとＶＤＤ電源線１１８との間及びＮＭＯＳトランジスタ１２３のゲートとＶＤＤ電源線１１８との間にそれぞれ平滑用の容量を設けるようにしても良い。この場合、ＮＭＯＳトランジスタ１２１のゲートをＮＭＯＳトランジスタ１１０のゲートに接続する代わりにＮＭＯＳトランジスタ１１１のゲートに接続し、ＮＭＯＳトランジスタ１２３のゲートをＮＭＯＳトランジスタ１１１のゲートに接続する代わりにＮＭＯＳトランジスタ１１０のゲートに接続するようにしても良い。
【０１１８】
また、入力電圧監視手段１１２、１１３の代わりに、図７に示すような分圧回路からなる第１、第２の入力電圧監視手段を設けるようにしても良いし、また、この場合、分圧回路の出力端とＶＤＤ電源線１１８との間に平滑用の容量を設け、第１の入力電圧監視手段の出力端をＮＭＯＳトランジスタ１１０のゲートに接続する代わりにＮＭＯＳトランジスタ１１１のゲートに接続し、第２の入力電圧監視手段の出力端をＮＭＯＳトランジスタ１１１のゲートに接続する代わりにＮＭＯＳトランジスタ１１０のゲートに接続するようにしても良い。
【０１１９】
（第１１実施形態・・図１６）
図１６は本発明の第１１実施形態の回路図である。本発明の第１１実施形態は、増幅用トランジスタとしてＰＮＰトランジスタを使用する場合であり、入力信号が相補信号の場合を対象としている。図１６中、１２５は正相入力端子、１２６は逆相入力端子である。
【０１２０】
１２７は正相入力端子１２５に与えられる正相入力信号ＳＩＮを増幅するためのＰＮＰトランジスタであり、ベースを交流的に接地され、エミッタを正相入力端子１２５に接続されている。１２８は逆相入力端子１２６に与えられる逆相入力信号／ＳＩＮを増幅するためのＰＮＰトランジスタであり、ベースを交流的に接地され、エミッタを逆相入力端子１２６に接続されている。
【０１２１】
１２９は逆相入力端子１２６に与えられる逆相入力信号／ＳＩＮの電圧を監視し、ＰＮＰトランジスタ１２７のベースにベースバイアス電圧Ｖｂを与える入力電圧監視手段、１３０は正相入力端子１２５に与えられる正相入力信号ＳＩＮの電圧を監視し、ＰＮＰトランジスタ１２８のベースにベースバイアス電圧Ｖｂを与える入力電圧監視手段である。
【０１２２】
１３１、１３２は抵抗素子として機能するＮＰＮトランジスタ、１３３は定電流源である。ＮＰＮトランジスタ１３１は、コレクタをＰＮＰトランジスタ１２７のコレクタに接続され、ベースをベースバイアス電圧源１３４の一端に接続され、エミッタを定電流源１３３の一端に接続されている。
【０１２３】
ＮＰＮトランジスタ１３２は、コレクタをＰＮＰトランジスタ１２８のコレクタに接続され、ベースをベースバイアス電圧源１３４の一端に接続され、エミッタを定電流源１３３の一端に接続されている。なお、ベースバイアス電圧源１３４の他端及び定電流源１３３の他端は接地されている。
【０１２４】
１３５はＰＮＰトランジスタ１２７のコレクタに接続された正相出力端子であり、正相入力信号ＳＩＮを増幅してなる正相出力信号ＳＯＵＴが出力される。１３６はＰＮＰトランジスタ１２８のコレクタに接続された逆相出力端子であり、逆相入力信号／ＳＩＮを増幅してなる逆相出力信号／ＳＯＵＴが出力される。
【０１２５】
入力電圧監視手段１２９において、１３７は入力電圧監視用トランジスタであるＰＮＰトランジスタであり、エミッタを逆相入力端子１２６に接続され、ベースをコレクタに接続され、コレクタを定電流源１３８の一端に接続されており、定電流源１３８の他端は接地されている。
【０１２６】
入力電圧監視手段１３０において、１３９は入力電圧監視用トランジスタであるＰＮＰトランジスタであり、エミッタを正相入力端子１２５に接続され、ベースをコレクタに接続され、コレクタを定電流源１４０の一端に接続されており、定電流源１４０の他端は接地されている。
【０１２７】
ここに、ＰＮＰトランジスタ１３７はダイオード接続されており、ＰＮＰトランジスタ１３７のエミッタ・ベース間電圧は、ＰＮＰトランジスタ１３７のエミッタ・ベース間順方向電圧をＶＦとすると、［ＶＦ＋β］となる。この結果、ＰＮＰトランジスタ１３７のベース電圧は、［逆相入力信号／ＳＩＮの電圧−（ＶＦ＋β）］となり、これがベースバイアス電圧ＶｂとしてＰＮＰトランジスタ１２７のベースに与えられる。
【０１２８】
ＰＮＰトランジスタ１３９もダイオード接続されており、ＰＮＰトランジスタ１３９のエミッタ・ベース間電圧は、ＰＮＰトランジスタ１３９のベース・コレクタ間順方向電圧をＶＦとすると、［ＶＦ＋β］となる。この結果、ＰＮＰトランジスタ１３９のベース電圧は、［正相入力信号ＳＩＮの電圧−（ＶＦ＋β）］となり、これがベースバイアス電圧ＶｂとしてＰＮＰトランジスタ１２８のベースに与えられる。
【０１２９】
ここに、入力電圧監視手段１２９は、ＰＮＰトランジスタ１３７により逆相入力信号／ＳＩＮの電圧を監視し、逆相入力信号／ＳＩＮの電圧変化に対して、逆相入力信号／ＳＩＮのコモン電圧とベースバイアス電圧Ｖｂの中心電圧との電圧差に変化が起こらない電圧、即ち、逆相入力信号／ＳＩＮのコモン電圧とベースバイアス電圧Ｖｂの中心電圧との電圧差が、逆相入力信号／ＳＩＮのコモン電圧の変化に関わらず、［ＶＦ＋β］となる電圧をベースバイアス電圧ＶｂとしてＰＮＰトランジスタ１２７のベースに与えることになる。
【０１３０】
また、入力電圧監視手段１３０は、ＰＮＰトランジスタ１３９により正相入力信号ＳＩＮの電圧を監視し、正相入力信号ＳＩＮの電圧変化に対して、正相入力信号ＳＩＮのコモン電圧とベースバイアス電圧Ｖｂの中心電圧との電圧差に変化が起こらない電圧、即ち、正相入力信号ＳＩＮのコモン電圧とベースバイアス電圧Ｖｂの中心電圧との電圧差が、正相入力信号ＳＩＮのコモン電圧の変化に関わらず、［ＶＦ＋β］となる電圧をベースバイアス電圧ＶｂとしてＰＮＰトランジスタ１２８のベースに与えることになる。
【０１３１】
なお、本発明の第１１実施形態においても、送信側のＬＳＩチップの製造バラツキや経年劣化や動作環境の変化などによる送信側のＬＳＩチップの出力信号のコモン電圧の変化は、正相出力信号及び逆相出力信号で同一となり、この結果、送信側のＬＳＩチップの製造バラツキや経年劣化や動作環境の変化などによる正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧の変化は同一となることを前提としている。
【０１３２】
本発明の第１１実施形態によれば、ＰＮＰトランジスタ１２７、１２８によりベース接地型増幅器が構成されているので、広帯域特性を得ることができる。しかも、入力電圧監視手段１２９、１３０は、逆相入力信号／ＳＩＮ及び正相入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するベースバイアス電圧Ｖｂを増幅用トランジスタであるＰＮＰトランジスタ１２７、１２８のベースに与えるので、正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【０１３３】
なお、ＰＮＰトランジスタ１３７のベースと接地との間及びＰＮＰトランジスタ１３９のベースと接地との間にそれぞれ平滑用の容量を設けるようにしても良い。この場合、ＰＮＰトランジスタ１３７のベースをＰＮＰトランジスタ１２７のベースに接続する代わりにＰＮＰトランジスタ１２８のベースに接続し、ＰＮＰトランジスタ１３９のベースをＰＮＰトランジスタ１２８のベースに接続する代わりにＰＮＰトランジスタ１２７のベースに接続するようにしても良い。
【０１３４】
また、入力電圧監視手段１２９、１３０の代わりに、図８に示すような分圧回路からなる第１、第２の入力電圧監視手段を設けるようにしても良い。この場合、分圧回路の出力端と接地との間に平滑用の容量を設け、第１の入力電圧監視手段の出力端をＰＮＰトランジスタ１２７のベースに接続する代わりにＰＮＰトランジスタ１２８のベースに接続し、第２の入力電圧監視手段の出力端をＰＮＰトランジスタ１２８のベースに接続する代わりにＰＮＰトランジスタ１２７のベースに接続するようにしても良い。
【０１３５】
（第１２実施形態・・図１７）
図１７は本発明の第１２実施形態の回路図である。本発明の第１２実施形態は、増幅用トランジスタとしてＮＰＮトランジスタを使用する場合であり、入力信号が相補信号の場合を対象としている。図１７中、１４１は正相入力端子、１４２は逆相入力端子である。
【０１３６】
１４３は正相入力端子１４１に与えられる正相入力信号ＳＩＮを増幅するためのＮＰＮトランジスタであり、ベースを交流的に接地され、エミッタを正相入力端子１４１に接続されている。１４４は逆相入力端子１４２に与えられる逆相入力信号／ＳＩＮを増幅するためのＮＰＮトランジスタであり、ベースを交流的に接地され、エミッタを逆相入力端子１４２に接続されている。
【０１３７】
１４５は逆相入力端子１４２に与えられる逆相入力信号／ＳＩＮの電圧を監視し、ＮＰＮトランジスタ１４３のベースにベースバイアス電圧Ｖｂを与える入力電圧監視手段、１４６は正相入力端子１４１に与えられる正相入力信号ＳＩＮの電圧を監視し、ＮＰＮトランジスタ１４４のベースにベースバイアス電圧Ｖｂを与える入力電圧監視手段である。
【０１３８】
１４７、１４８は抵抗素子として機能するＰＮＰトランジスタ、１４９は定電流源である。ＰＮＰトランジスタ１４７は、コレクタをＮＰＮトランジスタ１４３のコレクタに接続され、ベースをベースバイアス電圧源１５０の一端に接続され、エミッタを定電流源１４９の一端に接続されている。
【０１３９】
ＰＮＰトランジスタ１４８は、コレクタをＮＰＮトランジスタ１４４のコレクタに接続され、ベースをベースバイアス電圧源１５０の一端に接続され、エミッタを定電流源１４９の一端に接続されている。なお、ベースバイアス電圧源１５０の他端は接地され、定電流源１４９の他端はＶＣＣ電源線１５１に接続されている。
【０１４０】
１５２はＮＰＮトランジスタ１４３のコレクタに接続された正相出力端子であり、正相入力信号ＳＩＮを増幅してなる正相出力信号ＳＯＵＴが出力される。１５３はＮＰＮトランジスタ１４４のコレクタに接続された逆相出力端子であり、逆相入力信号／ＳＩＮを増幅してなる逆相出力信号／ＳＯＵＴが出力される。
【０１４１】
入力電圧監視手段１４５において、１５４は入力電圧監視用トランジスタであるＮＰＮトランジスタであり、エミッタを逆相入力端子１４２に接続され、ベースをコレクタに接続され、コレクタを定電流源１５５の一端に接続されており、定電流源１５５の他端は、ＶＣＣ電源線１５１に接続されている。
【０１４２】
入力電圧監視手段１４６において、１５６は入力電圧監視用トランジスタであるＮＰＮトランジスタであり、エミッタを正相入力端子１４１に接続され、ベースをコレクタに接続され、コレクタを定電流源１５７の一端に接続されており、定電流源１５７の他端は、ＶＣＣ電源線１５１に接続されている。
【０１４３】
ここに、ＮＰＮトランジスタ１５４はダイオード接続されており、ＮＰＮトランジスタ１５４のベース・エミッタ間電圧は、ＮＰＮトランジスタ１５４のベース・エミッタ間順方向電圧をＶＦとすると、［ＶＦ＋β］となる。この結果、ＮＰＮトランジスタ１５４のベース電圧は、［逆相入力信号／ＳＩＮの電圧＋（ＶＦ＋β）］となり、これがベースバイアス電圧ＶｂとしてＮＰＮトランジスタ１４３のベースに与えられる。
【０１４４】
ＮＰＮトランジスタ１５６もダイオード接続されており、ＮＰＮトランジスタ１５６のベース・エミッタ間電圧は、ＮＰＮトランジスタ１５６のベース・エミッタ間順方向電圧をＶＦとすると、［ＶＦ＋β］となる。この結果、ＮＰＮトランジスタ１５６のベース電圧は、［正相入力信号ＳＩＮの電圧＋（ＶＦ＋β）］となり、これがベースバイアス電圧ＶｂとしてＮＰＮトランジスタ１４４のベースに与えられる。
【０１４５】
即ち、入力電圧監視手段１４５は、ＮＰＮトランジスタ１５４により逆相入力信号／ＳＩＮの電圧を監視し、逆相入力信号／ＳＩＮの電圧変化に対して、ベースバイアス電圧Ｖｂの中心電圧と逆相入力信号／ＳＩＮのコモン電圧との電圧差に変化が起こらない電圧、即ち、ベースバイアス電圧Ｖｂの中心電圧と逆相入力信号／ＳＩＮのコモン電圧との電圧差が、逆相入力信号／ＳＩＮのコモン電圧の変化に関わらず、［ＶＦ＋β］となる電圧をベースバイアス電圧ＶｂとしてＮＰＮトランジスタ１４３のベースに与えることになる。
【０１４６】
また、入力電圧監視手段１４６は、ＮＰＮトランジスタ１５６により正相入力信号ＳＩＮの電圧を監視し、正相入力信号ＳＩＮの電圧変化に対して、ベースバイアス電圧Ｖｂの中心電圧と正相入力信号ＳＩＮのコモン電圧との電圧差に変化が起こらない電圧、即ち、ベースバイアス電圧Ｖｂの中心電圧と正相入力信号ＳＩＮのコモン電圧との電圧差が、正相入力信号ＳＩＮのコモン電圧の変化に関わらず、［ＶＦ＋β］となる電圧をベースバイアス電圧ＶｂとしてＮＰＮトランジスタ１４４に与えることになる。
【０１４７】
なお、本発明の第１２実施形態においても、送信側のＬＳＩチップの製造バラツキや経年劣化や動作環境の変化などによる送信側のＬＳＩチップの出力信号のコモン電圧の変化は、正相出力信号及び逆相出力信号で同一となり、この結果、送信側のＬＳＩチップの製造バラツキや経年劣化や動作環境の変化などによる正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧の変化は同一となることを前提としている。
【０１４８】
本発明の第１２実施形態によれば、ＮＰＮトランジスタ１４３、１４４によりベース接地型増幅器が構成されているので、広帯域特性を得ることができる。しかも、入力電圧監視手段１４５、１４６は、逆相入力信号／ＳＩＮ及び正相入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するベースバイアス電圧Ｖｂを増幅用トランジスタであるＮＰＮトランジスタ１４３、１４４のベースに与えるので、正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【０１４９】
なお、ＮＰＮトランジスタ１５４のベースとＶＣＣ電源線１５１との間及びＮＰＮトランジスタ１５６のベースとＶＣＣ電源線１５１との間にそれぞれ平滑用の容量を設けるようにしても良い。この場合、ＮＰＮトランジスタ１５４のベースをＮＰＮトランジスタ１４３のベースに接続する代わりにＮＰＮトランジスタ１４４のベースに接続し、ＮＰＮトランジスタ１５６のベースをＮＰＮトランジスタ１４４のベースに接続する代わりにＮＰＮトランジスタ１４３のベースに接続するようにしても良い。
【０１５０】
また、入力電圧監視手段１４５、１４６の代わりに、図９に示すような分圧回路からなる第１、第２の入力電圧監視手段を設けるようにしても良い。この場合、分圧回路の出力端と接地との間に平滑用の容量を設け、第１の入力電圧監視手段の出力端をＮＰＮトランジスタ１４３のベースに接続する代わりにＮＰＮトランジスタ１４４のベースに接続し、第２の入力電圧監視手段の出力端をＮＰＮトランジスタ１４４のベースに接続する代わりにＰＮＰトランジスタ１４３のベースに接続するようにしても良い。
【０１５１】
（第１３実施形態・・図１８、図１９）
図１８は本発明の第１３実施形態の回路図である。本発明の第１３実施形態は、ＬＳＩチップの受信器フロントエンドに搭載して好適な等価器として機能するものであり、増幅用トランジスタとしてＰＭＯＳトランジスタを使用する場合であり、入力信号が相補信号の場合を対象としている。
【０１５２】
本発明の第１３実施形態は、図１４に示す本発明の第９実施形態を利用したものであり、正相入力端子９２とＶＤＤ電源線１５８との間に正相入力信号ＳＩＮの伝送路とのインピーダンス整合を取るための終端抵抗１５９が接続されていると共に、逆相入力端子９３とＶＤＤ電源線１５８との間に逆相入力信号／ＳＩＮの伝送路とのインピーダンス整合を取るための終端抵抗１６０が接続されている。
【０１５３】
また、図１４に示す定電流源１００の代わりに、ＰＭＯＳトランジスタ９４、９５に対応して定電流源１６１、１６２が設けられており、かつ、ＮＭＯＳトランジスタ９８、９９のソース間に等価器としての特性を得るために必要な素子として抵抗１６３及び容量１６４が並列接続されている。その他については、図１４に示す本発明の第９実施形態と同様に構成されている。
【０１５４】
ここで、抵抗１６３の抵抗値を２Ｒ、容量１６４の容量値をＣ／２とすると、本発明の第１３実施形態の利得は、（１＋ｊωＣＲ）／Ｒの関数となる。ここで、例えば、Ｒ＝１［ＫΩ］、Ｃ＝１０１［ｆＦ］とし、低周波利得を１倍に換算して本発明の第１３実施形態の利得をグラフ化すると、図１９に示すようになる。なお、実際は、増幅器の帯域により、利得は下降し、図３０（Ｂ）に示すような特性となる。
【０１５５】
本発明の第１３実施形態によれば、ＰＭＯＳトランジスタ９４、９５によりゲート接地型増幅器が構成されており、また、ＮＭＯＳトランジスタ９８、９９のソース間に抵抗１６３及び容量１６４を並列接続しているので、図３０（Ｂ）に示すようなピーキング特性を有する広帯域特性を得ることができる。
【０１５６】
しかも、入力電圧監視手段９６、９７は、逆相入力信号／ＳＩＮ及び正相入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するゲートバイアス電圧Ｖｇを増幅用トランジスタであるＰＭＯＳトランジスタ９４、９５のゲートに与えるので、正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【０１５７】
（第１４実施形態・・図２０）
図２０は本発明の第１４実施形態の回路図である。本発明の第１４実施形態は、ＬＳＩチップの受信器フロントエンドに搭載して好適な等価器として機能するものであり、増幅用トランジスタとしてＮＭＯＳトランジスタを有する場合であり、入力信号が相補信号の場合を対象としている。
【０１５８】
本発明の第１４実施形態は、図１５に示す本発明の第１０実施形態を利用したものであり、正相入力端子１０８と接地との間に正相入力信号ＳＩＮの伝送路とのインピーダンス整合を取るための終端抵抗１６５が接続されていると共に、逆相入力端子１０９と接地との間に逆相入力信号／ＳＩＮの伝送路とのインピーダンス整合を取るための終端抵抗１６６が接続されている。
【０１５９】
また、図１５に示す定電流源１１６の代わりに、ＮＭＯＳトランジスタ１１０、１１１に対応して定電流源１６７、１６８が設けられており、かつ、ＰＭＯＳトランジスタ１１４、１１５のソース間に等価器としての特性を得るために必要な素子として抵抗１６９及び容量１７０が並列接続されている。その他については、図１５に示す本発明の第１０実施形態と同様に構成されている。
【０１６０】
本発明の第１４実施形態によれば、ＮＭＯＳトランジスタ１１０、１１１によりゲート接地型増幅器が構成されており、また、ＰＭＯＳトランジスタ１１４、１１５のソース間に抵抗１６９及び容量１７０を並列接続しているので、図３０（Ｂ）に示すようなピーキング特性を有する広帯域特性を得ることができる。
【０１６１】
しかも、入力電圧監視手段１１２、１１３は、逆相入力信号／ＳＩＮ及び正相入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するゲートバイアス電圧Ｖｇを増幅用トランジスタであるＮＭＯＳトランジスタ１１０、１１１のゲートに与えるので、正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【０１６２】
（第１５実施形態・・図２１）
図２１は本発明の第１５実施形態の回路図である。本発明の第１５実施形態は、ＬＳＩチップの受信器フロントエンドに搭載して好適な等価器として機能するものであり、増幅用トランジスタとしてＰＮＰトランジスタを有する場合であり、入力信号が相補信号の場合を対象としている。
【０１６３】
本発明の第１５実施形態は、図１６に示す本発明の第１１実施形態を利用したものであり、正相入力端子１２５とＶＣＣ電源線１７１との間に正相入力信号ＳＩＮの伝送路とのインピーダンス整合を取るための終端抵抗１７２が接続されていると共に、逆相入力端子１２６とＶＣＣ電源線１７１との間に逆相入力信号／ＳＩＮの伝送路とのインピーダンス整合を取るための終端抵抗１７３が接続されている。
【０１６４】
また、図１６に示す定電流源１３３の代わりに、ＰＮＰトランジスタ１２７、１２８に対応して定電流源１７４、１７５が設けられており、かつ、ＮＰＮトランジスタ１３１、１３２のエミッタ間に等価器としての特性を得るために必要な素子として抵抗１７６及び容量１７７が並列接続されている。その他については、図１６に示す本発明の第１１実施形態と同様に構成されている。
【０１６５】
本発明の第１５実施形態によれば、ＰＮＰトランジスタ１２７、１２８によりベース接地型増幅器が構成されており、また、ＮＰＮトランジスタ１３１、１３２のエミッタ間に抵抗１７６及び容量１７７を並列接続しているので、図３０（Ｂ）に示すようなピーキング特性を有する広帯域特性を得ることができる。
【０１６６】
しかも、入力電圧監視手段１２９、１３０は、逆相入力信号／ＳＩＮ及び正相入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するベースバイアス電圧Ｖｂを増幅用トランジスタであるＰＮＰトランジスタ１２７、１２８のベースに与えるので、正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【０１６７】
（第１６実施形態・・図２２）
図２２は本発明の第１６実施形態の回路図である。本発明の第１６実施形態は、ＬＳＩチップの受信器フロントエンドに搭載して好適な等価器として機能するものであり、増幅用トランジスタとしてＮＰＮトランジスタを有する場合であり、入力信号が相補信号の場合を対象としている。
【０１６８】
本発明の第１６実施形態は、図１７に示す本発明の第１２実施形態を利用したものであり、正相入力端子１４１と接地との間に正相信号ＳＩＮの伝送路とのインピーダンス整合を取るための終端抵抗１７８が接続されていると共に、逆相入力端子１４２と接地との間に逆相信号／ＳＩＮの伝送路とのインピーダンス整合を取るための終端抵抗１７９が接続されている。
【０１６９】
また、図１７に示す定電流源１４９の代わりに、ＮＰＮトランジスタ１４３、１４４に対応して定電流源１８０、１８１が設けられており、かつ、ＰＮＰトランジスタ１４７、１４８のエミッタ間に等価器としての特性を得るために必要な素子として抵抗１８２及び容量１８３が並列接続されている。その他については、図１７に示す本発明の第１２実施形態と同様に構成されている。
【０１７０】
本発明の第１６実施形態によれば、ＮＰＮトランジスタ１４３、１４４によりベース接地型増幅器が構成されており、また、ＰＮＰトランジスタ１４７、１４８のエミッタ間に抵抗１８２及び容量１８３を並列接続しているので、図３０（Ｂ）に示すようなピーキング特性を有する広帯域特性を得ることができる。
【０１７１】
しかも、入力電圧監視手段１４５、１４６は、逆相入力信号／ＳＩＮ及び正相入力信号ＳＩＮのコモン電圧の変化に対して利得変化を抑制するベースバイアス電圧Ｖｂを増幅用トランジスタであるＮＰＮトランジスタ１４３、１４４のベースに与えるので、正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【０１７２】
（第１７実施形態・・図２３）
図２３は本発明の第１７実施形態の回路図である。本発明の第１７実施形態は、図１８に示す本発明の第１３実施形態が備える入力電圧監視手段９６、９７と回路構成の異なる入力電圧監視手段１８４、１８５を設け、その他については、図１８に示す本発明の第１３実施形態と同様に構成したものである。
【０１７３】
入力電圧監視手段１８４は、正相入力端子９２に与えられる正相入力信号ＳＩＮの電圧を監視し、ＰＭＯＳトランジスタ９４のゲートにゲートバイアス電圧Ｖｇを与えるものであり、入力電圧監視手段１８５は、逆相入力端子９３に与えられる逆相入力信号／ＳＩＮの電圧を監視し、ＰＭＯＳトランジスタ９５のゲートにゲートバイアス電圧Ｖｇを与えるものである。
【０１７４】
入力電圧監視手段１８４において、１８６は入力信号ＳＩＮの電圧を分圧する分圧回路であり、１８７、１８８は正相入力端子９２と接地との間に直列接続された抵抗である。１８９は平滑用の容量であり、一方の電極１８９Ａを分圧回路１８６の出力端１９０及びＰＭＯＳトランジスタ９４のゲートに接続され、他方の電極１８９Ｂを接地されている。
【０１７５】
入力電圧監視手段１８５において、１９１は入力信号ＳＩＮの電圧を分圧する分圧回路であり、１９２、１９３は逆相入力端子９３と接地との間に直列接続された抵抗である。１９４は平滑用の容量であり、一方の電極１９４Ａを分圧回路１９１の出力端１９５及びＰＭＯＳトランジスタ９５のゲートに接続され、他方の電極１９４Ｂを接地されている。
【０１７６】
本発明の第１７実施形態によれば、ＰＭＯＳトランジスタ９４、９５によりゲート接地型増幅器が構成されており、また、ＮＭＯＳトランジスタ９８、９９のソース間に抵抗１６３及び容量１６４を並列接続しているので、図３０（Ｂ）に示すような広帯域特性を得ることができる。
【０１７７】
しかも、入力電圧監視手段１８４、１８５は、正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧の変化に対して利得変化を抑制するゲートバイアス電圧Ｖｇを増幅用トランジスタであるＰＭＯＳトランジスタ９４、９５のゲートに与えるので、正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【０１７８】
なお、増幅用トランジスタとして、ＮＭＯＳトランジスタ、ＰＮＰトランジスタ又はＮＰＮトランジスタを使用する場合においても、抵抗からなる分圧回路を有する入力電圧監視手段を設けることで、図３０（Ｂ）に示すような広帯域特性を有する等価器を構成することができる。
【０１７９】
（第１８実施形態・・図２４）
図２４は本発明の第１８実施形態の回路図である。本発明の第１８実施形態は、図１８に示す本発明の第１３実施形態が備える入力電圧監視手段９６、９７と回路構成の異なる入力電圧監視手段１９６、１９７を設け、その他については、図１８に示す本発明の第１３実施形態と同様に構成したものである。
【０１８０】
入力電圧監視手段１９６は、正相入力端子９２に与えられる正相入力信号ＳＩＮの電圧を監視し、ＰＭＯＳトランジスタ９４のゲートにゲートバイアス電圧Ｖｇを与えるものであり、入力電圧監視手段１９７は、逆相入力端子９３に与えられる逆相入力信号／ＳＩＮの電圧を監視し、ＰＭＯＳトランジスタ９５のゲートにゲートバイアス電圧Ｖｇを与えるものである。
【０１８１】
入力電圧監視手段１９６において、１９８は入力電圧監視用トランジスタであるＰＭＯＳトランジスタであり、ソースを正相入力端子９２に接続され、ゲートをドレインに接続され、ドレインを定電流源１９９の一端に接続されており、定電流源１９９の他端は接地されている。２００は平滑用の容量であり、一方の電極２００ＡをＰＭＯＳトランジスタ１９８のゲート及びＰＭＯＳトランジスタ９４のゲートに接続され、他方の電極２００Ｂを接地されている。
【０１８２】
入力電圧監視手段１９７において、２０１は入力電圧監視用トランジスタであるＰＭＯＳトランジスタであり、ソースを逆相入力端子９３に接続され、ゲートをドレインに接続され、ドレインを定電流源２０２の一端に接続されており、定電流源２０２の他端は接地されている。２０３は平滑用の容量であり、一方の電極２０３ＡをＰＭＯＳトランジスタ２０１のドレイン及びＰＭＯＳトランジスタ９５のゲートに接続され、他方の電極２０３Ｂを接地されている。
【０１８３】
本発明の第１８実施形態によれば、ＰＭＯＳトランジスタ９４、９５によりゲート接地型増幅器が構成されており、また、ＮＭＯＳトランジスタ９８、９９のソース間に抵抗１６３及び容量１６４を並列接続しているので、図３０（Ｂ）に示すような広帯域特性を得ることができる。
【０１８４】
しかも、入力電圧監視手段１９６、１９７は、正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧の変化に対して利得変化を抑制するゲートバイアス電圧Ｖｇを増幅用トランジスタであるＰＭＯＳトランジスタ９４、９５のゲートに与えるので、正相入力信号ＳＩＮ及び逆相入力信号／ＳＩＮのコモン電圧が変化しても、安定した利得を得ることができる。
【０１８５】
なお、増幅用トランジスタとして、ＮＭＯＳトランジスタ、ＰＮＰトランジスタ又はＮＰＮトランジスタを使用する場合においても、ＮＭＯＳトランジスタ、ＰＮＰトランジスタ又はＮＰＮトランジスタからなる入力電圧監視用トランジスタを有する入力電圧監視手段を設けることで、図３０（Ｂ）に示すような広帯域特性を有する等価器を構成することができる。
【０１８６】
（第９実施形態の応用例・図２５）
図２５は図１４に示す本発明の第９実施形態の応用例の回路図である。本発明の第９実施形態の応用例は、ソース接地型増幅器と本発明の第９実施形態のゲート接地型増幅器とを縦列接続したものであり、入力信号が相補信号の場合を対象としている。
【０１８７】
図２５中、２０４はソース接地型増幅器であり、２０５は正相入力端子、２０６は逆相入力端子、２０７、２０８はＮＭＯＳトランジスタ、２０９、２１０は抵抗素子、２１１はＶＤＤ電源線、２１２は定電流源である。
【０１８８】
２１３は本発明の第９実施形態のゲート接地型増幅器であり、この応用例では、ＰＭＯＳトランジスタ９４、１０６のソースはＮＭＯＳトランジスタ２０７のドレインに接続され、ＰＭＯＳトランジスタ９５、１０４のソースはＮＭＯＳトランジスタ２０８のドレインに接続されている。
【０１８９】
本発明の第９実施形態の応用例によれば、ソース接地型増幅器２０４の入力インピーダンスは高いので、前段回路の出力インピーダンスが高い場合に前段回路との整合を取ることができ、伝送信号の反射などを避けることができる。
【０１９０】
この場合、ソース接地型増幅器２０４の帯域制限により増幅器全体の帯域が制限されると考えられるが、本発明の第９実施形態のゲート接地型増幅器２１３は広帯域であるため、ソース接地型増幅器２０４で決まる帯域を大幅に狭めることはない。
【０１９１】
また、本発明の第９実施形態のゲート接地型増幅器２１３は入力電圧監視手段９６、９７を備えているので、本発明の第９実施形態のゲート接地型増幅器２１３の入力電圧変化の許容範囲が広がる。この結果、前段のソース接地型増幅器２０４の設計自由度が増すという格別の効果を得ることができる。
【０１９２】
（第１０実施形態の応用例・・図２６）
図２６は図１５に示す本発明の第１０実施形態の応用例の回路図である。本発明の第１０実施形態の応用例は、ソース接地型増幅器と本発明の第１０実施形態のゲート接地型増幅器とを縦列接続したものであり、入力信号が相補信号の場合を対象としている。
【０１９３】
図２６中、２１４はソース接地型増幅器であり、２１５は正相入力端子、２１６は逆相入力端子、２１７、２１８はＮＭＯＳトランジスタ、２１９、２２０は抵抗素子、２２１はＶＤＤ電源線、２２２は定電流源である。
【０１９４】
２２３は本発明の第１０実施形態のゲート接地型増幅器であり、この応用例では、ＮＭＯＳトランジスタ１１０、１２３のソースはＮＭＯＳトランジスタ２１７のソースに接続され、ＮＭＯＳトランジスタ１１１、１２１のソースはＮＭＯＳトランジスタ２１８のソースに接続されている。
【０１９５】
本発明の第１０実施形態の応用例によれば、ソース接地型増幅器２１４の入力インピーダンスは高いので、前段回路の出力インピーダンスが高い場合に前段回路との整合を取ることができ、伝送信号の反射などを避けることができる。
【０１９６】
この場合、ソース接地型増幅器２１４の帯域制限により増幅器全体の帯域が制限されると考えられるが、本発明の第１０実施形態のゲート接地型増幅器２２３は広帯域であるため、ソース接地型増幅器２１４で決まる帯域を大幅に狭めることはない。
【０１９７】
また、本発明の第１０実施形態のゲート接地型増幅器２２３は入力電圧監視手段１１２、１１３を備えているので、本発明の第１０実施形態のゲート接地型増幅器２２３の入力電圧変化の許容範囲が広がる。この結果、前段のソース接地型増幅器２１４の設計自由度が増すという格別の効果を得ることができる。
【０１９８】
（第１１実施形態の応用例・・図２７）
図２７は図１６に示す本発明の第１１実施形態の応用例の回路図である。本発明の第１１実施形態の応用例は、エミッタ接地型増幅器と本発明の第１１実施形態のベース接地型増幅器とを縦列接続したものであり、入力信号が相補信号の場合を対象としている。
【０１９９】
図２７中、２２４はエミッタ接地型増幅器であり、２２５は正相入力端子、２２６は逆相入力端子、２２７、２２８はＮＰＮトランジスタ、２２９、２３０は抵抗素子、２３１はＶＣＣ電源線、２３２は定電流源である。
【０２００】
２３３は本発明の第１１実施形態のベース接地型増幅器であり、この応用例では、ＰＮＰトランジスタ１２７、１３９のエミッタはＮＰＮトランジスタ２２７のコレクタに接続され、ＰＮＰトランジスタ１２８、１３７のエミッタはＮＰＮトランジスタ２２８のコレクタに接続されている。
【０２０１】
本発明の第１１実施形態の応用例によれば、エミッタ接地型増幅器２２４の入力インピーダンスは高いので、前段回路の出力インピーダンスが高い場合に前段回路との整合を取ることができ、伝送信号の反射などを避けることができる。
【０２０２】
この場合、エミッタ接地型増幅器２２４の帯域制限により増幅器全体の帯域が制限されると考えられるが、本発明の第１１実施形態のベース接地型増幅器２３３は広帯域であるため、エミッタ接地型増幅器２２４で決まる帯域を大幅に狭めることはない。
【０２０３】
（第１２実施形態の応用例・・図２８）
図２８は図１７に示す本発明の第１２実施形態の応用例の回路図である。本発明の第１２実施形態の応用例は、エミッタ接地型増幅器と本発明の第１２実施形態のベース接地型増幅器とを縦列接続したものであり、入力信号が相補信号の場合を対象としている。
【０２０４】
図２８中、２３４はエミッタ接地型増幅器であり、２３５は正相入力端子、２３６は逆相入力端子、２３７、２３８はＮＰＮトランジスタ、２３９、２４０は抵抗素子、２４１はＶＣＣ電源線、２４２は定電流源である。
【０２０５】
２４３は発明の第１２実施形態のベース接地型増幅器であり、ＮＰＮトランジスタ１４３、１５６のソースはＮＰＮトランジスタ２３７のエミッタに接続され、ＮＰＮトランジスタ１４４、１５４のソースはＮＰＮトランジスタ２３８のエミッタに接続されている。
【０２０６】
本発明の第１２実施形態の応用例によれば、エミッタ接地型増幅器２３４の入力インピーダンスは高いので、前段回路の出力インピーダンスが高い場合に前段回路との整合を取ることができ、伝送信号の反射などを避けることができる。
【０２０７】
この場合、エミッタ接地型増幅器２３４の帯域制限により増幅器全体の帯域が制限されると考えられるが、本発明の第１２実施形態のベース接地型増幅器２４３は広帯域であるため、エミッタ接地型増幅器２３４で決まる帯域を大幅に狭めることはない。
【０２０８】
ここで、本発明の増幅器を整理すると、本発明の増幅器には、以下に述べる増幅器が含まれる。
【０２０９】
（付記１）制御電極を交流的に接地し、一方の被制御電極を入力端子に接続した増幅用トランジスタと、前記入力端子に与えられる入力信号の電圧を監視し、前記入力信号のコモン電圧の変化に対して利得変化を抑制するバイアス電圧を前記増幅用トランジスタの制御電極に与える入力電圧監視手段を有することを特徴とする増幅器。
【０２１０】
（付記２）前記入力電圧監視手段は、前記入力信号の電圧を分圧する分圧回路と、該分圧回路の出力端に接続された平滑用容量を有し、前記分圧回路の出力端を前記増幅用トランジスタの制御電極に接続していることを特徴とする付記１記載の増幅器。
【０２１１】
（付記３）前記入力電圧監視手段は、一方の被制御電極を前記入力端子に接続し、制御電極を他方の被制御電極に接続した入力電圧監視用トランジスタと、該入力電圧監視用トランジスタの他方の被制御電極に接続された平滑用容量を有し、前記入力電圧監視用トランジスタの他方の被制御電極を前記増幅用トランジスタの制御電極に接続していることを特徴とする付記１記載の増幅器。
【０２１２】
（付記４）制御電極を交流的に接地し、一方の被制御電極を正相入力端子に接続した第１の増幅用トランジスタと、制御電極を交流的に接地し、一方の被制御電極を逆相入力端子に接続した第２の増幅用トランジスタと、前記逆相入力端子に与えられる逆相入力信号の電圧を監視し、前記正相入力信号のコモン電圧変化に対して利得変化を抑制する第１のバイアス電圧を前記第１の増幅用トランジスタの制御電極に与える第１の入力電圧監視手段と、前記正相入力端子に与えられる正相入力信号の電圧を監視し、前記逆相入力信号のコモン電圧変化に対して利得変化を抑制する第２のバイアス電圧を前記第２の増幅用トランジスタの制御電極に与える第２の入力電圧監視手段を有することを特徴とする増幅器。
【０２１３】
（付記５）前記第１の入力電圧監視手段は、一方の被制御電極を前記逆相入力端子に接続し、制御電極を他方の被制御電極に接続した第１の入力電圧監視用トランジスタを有し、該第１の入力電圧監視用トランジスタの他方の被制御電極を前記第１の増幅用トランジスタの制御電極に接続し、前記第２の入力電圧監視手段は、一方の被制御電極を前記正相入力端子に接続し、制御電極を他方の被制御電極に接続した第２の入力電圧監視用トランジスタを有し、該第２の入力電圧監視用トランジスタの他方の被制御電極を前記第２の増幅用トランジスタの制御電極に接続していることを特徴とする付記４記載の増幅器。
【０２１４】
（付記６）前記第１の入力電圧監視手段は、前記第１の入力電圧監視用トランジスタの他方の被制御電極に接続された第１の平滑用容量を有し、前記第２の入力電圧監視手段は、前記第２の入力電圧監視用トランジスタの他方の被制御電極に接続された第２の平滑用容量を有することを特徴とする付記４記載の増幅器。
【０２１５】
（付記７）制御電極を交流的に接地し、一方の被制御電極を正相入力端子に接続した第１の増幅用トランジスタと、制御電極を交流的に接地し、一方の被制御電極を逆相入力端子に接続した第２の増幅用トランジスタと、前記正相入力端子に与えられる正相入力信号の電圧を監視し、前記正相入力信号のコモン電圧の変化に対して利得変化を抑制する第１のバイアス電圧を前記第１の増幅用トランジスタの制御電極に与える第１の入力電圧監視手段と、前記逆相入力端子に与えられる逆相入力信号の電圧を監視し、前記逆相入力信号のコモン電圧の変化に対して利得変化を抑制する第２のバイアス電圧を前記第２の増幅用トランジスタの制御電極に与える第２の入力電圧監視手段を有することを特徴とする増幅器。
【０２１６】
（付記８）前記第１の入力電圧監視手段は、前記正相入力信号の電圧を分圧する第１の分圧回路と、該第１の分圧回路の出力端に接続された第１の平滑用容量を有し、前記第１の分圧回路の出力端を前記第１の増幅用トランジスタの制御電極に接続し、前記第２の入力電圧監視手段は、前記逆相入力信号の電圧を分圧する第２の分圧回路と、該第２の分圧回路の出力端に接続された第２の平滑用容量を有し、前記第２の分圧回路の出力端を前記第２の増幅用トランジスタの制御電極に接続していることを特徴とする付記７記載の増幅器。
【０２１７】
（付記９）前記第１の入力電圧監視手段は、一方の被制御電極を前記正相入力端子に接続し、制御電極を他方の被制御電極に接続した第１の入力電圧監視用トランジスタと、該第１の入力電圧監視用トランジスタの他方の被制御電極に接続された第１の平滑用容量を有し、前記第１の入力電圧監視用トランジスタの他方の被制御電極を前記第１の増幅用トランジスタの制御電極に接続し、前記第２の入力電圧監視手段は、一方の被制御電極を前記逆相入力端子に接続し、制御電極を他方の被制御電極に接続した第２の入力電圧監視用トランジスタと、該第２の入力電圧監視用トランジスタの他方の被制御電極に接続された第２の平滑用容量を有し、前記第２の入力電圧監視用トランジスタの他方の被制御電極を前記第２の増幅用トランジスタの制御電極に接続していることを特徴とする付記７記載の増幅器。
【０２１８】
（付記１０）前記第１の増幅用トランジスタの他方の被制御電極に一端を接続された第１の抵抗素子と、該第１の抵抗素子の他端と電源線との間に接続された第１の定電流源と、前記第２の増幅用トランジスタの他方の被制御電極に一端を接続された第２の抵抗素子と、該第２の抵抗素子の他端と前記電源線との間に接続された第２の定電流源を有し、前記第１の抵抗素子の他端と前記第２の抵抗素子の他端との間に等価器として機能させるための素子が接続されていることを特徴とする付記４、５、６、７、８又は９に記載の増幅器。
【０２１９】
（付記１１）前記等価器として機能させるための素子は、並列接続された抵抗及び容量であることを特徴とする付記１０記載の増幅器。
【０２２０】
（付記１２）一方又は他方の被制御電極を交流的に接地し、制御電極を入力端子に接続した増幅用トランジスタを有する第１の増幅器と、付記１記載の第２の増幅器とを縦列接続していることを特徴とする増幅器。
【０２２１】
（付記１３）一方の被制御電極を交流的に接地し、制御電極を正相入力端子に接続した第１の増幅用トランジスタと、一方の被制御電極を交流的に接地し、制御電極を逆相入力端子に接続した第２の増幅用トランジスタを有する第１の増幅器と、付記４、５、６、７、８又は９に記載の第２の増幅器とを縦列接続していることを特徴とする増幅器。
【図面の簡単な説明】
【０２２２】
【図１】本発明の第１原理図である。
【図２】本発明の第２原理図である。
【図３】本発明の第３原理図である。
【図４】本発明の第４原理図である。
【図５】本発明の動作例を示す図である。
【図６】本発明の第１実施形態の回路図である。
【図７】本発明の第２実施形態の回路図である。
【図８】本発明の第３実施形態の回路図である。
【図９】本発明の第４実施形態の回路図である。
【図１０】本発明の第５実施形態の回路図である。
【図１１】本発明の第６実施形態の回路図である。
【図１２】本発明の第７実施形態の回路図である。
【図１３】本発明の第８実施形態の回路図である。
【図１４】本発明の第９実施形態の回路図である。
【図１５】本発明の第１０実施形態の回路図である。
【図１６】本発明の第１１実施形態の回路図である。
【図１７】本発明の第１２実施形態の回路図である。
【図１８】本発明の第１３実施形態の回路図である。
【図１９】本発明の第１３実施形態の特性を説明するための図である。
【図２０】本発明の第１４実施形態の回路図である。
【図２１】本発明の第１５実施形態の回路図である。
【図２２】本発明の第１６実施形態の回路図である。
【図２３】本発明の第１７実施形態の回路図である。
【図２４】本発明の第１８実施形態の回路図である。
【図２５】本発明の第９実施形態の応用例の回路図である。
【図２６】本発明の第１０実施形態の応用例の回路図である。
【図２７】本発明の第１１実施形態の応用例の回路図である。
【図２８】本発明の第１２実施形態の応用例の回路図である。
【図２９】ＬＳＩチップ間を長距離ケーブルで結んだ信号伝送システムの一例の一部分を示す回路図である。
【図３０】図２９に示す信号伝送システムの各部が有する帯域特性を示す図である。
【図３１】従来のゲート接地型増幅器の一例を示す回路図である。
【図３２】従来のソース接地型増幅器の一例を示す回路図である。
【図３３】図３１に示す従来のゲート接地型増幅器が有する問題点を説明するための図である。
【符号の説明】
【０２２３】
１４、１９、２４、２９…入力端子
１６、２１、２６、３１…入力電圧監視手段
１７、２２、２７、３２…定電流源
１８、２３、２８、３３…出力端子
１５…ＰＭＯＳトランジスタ
２０…ＮＭＯＳトランジスタ
２５…ＰＮＰトランジスタ
３０…ＮＰＮトランジスタ
【図１】
0004674441.tif 000002
【図２】
0004674441.tif 000003
【図３】
0004674441.tif 000004
【図４】
0004674441.tif 000005
【図５】
0004674441.tif 000006
【図６】
0004674441.tif 000007
【図７】
0004674441.tif 000008
【図８】
0004674441.tif 000009
【図９】
0004674441.tif 000010
【図１０】
0004674441.tif 000011
【図１１】
0004674441.tif 000012
【図１２】
0004674441.tif 000013
【図１３】
0004674441.tif 000014
【図１４】
0004674441.tif 000015
【図１５】
0004674441.tif 000016
【図１６】
0004674441.tif 000017
【図１７】
0004674441.tif 000018
【図１８】
0004674441.tif 000019
【図１９】
0004674441.tif 000020
【図２０】
0004674441.tif 000021
【図２１】
0004674441.tif 000022
【図２２】
0004674441.tif 000023
【図２３】
0004674441.tif 000024
【図２４】
0004674441.tif 000025
【図２５】
0004674441.tif 000026
【図２６】
0004674441.tif 000027
【図２７】
0004674441.tif 000028
【図２８】
0004674441.tif 000029
【図２９】
0004674441.tif 000030
【図３０】
0004674441.tif 000031
【図３１】
0004674441.tif 000032
【図３２】
0004674441.tif 000033
【図３３】
0004674441.tif 000034