(57)【特許請求の範囲】
【請求項１】
電源供給を受けてデータを記憶保持する第１のメモリ（１０３）と、
電源供給がなくてもデータを記憶保持できる第２のメモリ（１０４）と、
車載バッテリ（１０）からバッテリ電圧が供給されて動作し、制御処理を実行するとともに、その制御処理の実行に伴い前記第１のメモリ（１０３）に対してデータの読み出しおよび書き込みを行い、動作終了時に前記第１のメモリ（１０３）のデータを前記第２のメモリ（１０４）に書き込む制御を行う主制御手段（１０１）と、
前記主制御手段（１０１）から前記第２のメモリ（１０４）への書き込み完了の通知を受けると、前記第２のメモリ（１０４）でデータのバックアップを行っていることを記憶するとともに、前記第１のメモリ（１０３）への電源供給を遮断し、また前記第２のメモリ（１０４）への書き込み中に前記バッテリ電圧が低下したことを検出すると、バックアップ用電源手段（１０７）から前記第１のメモリ（１０３）に電源供給を行って前記第１のメモリ（１０３）でデータのバックアップができるようにし、かつ前記第１のメモリ（１０３）でデータのバックアップを行っていることを記憶するバックアップ制御手段（１０５）とを備え、
前記主制御手段（１０１）は、起動時に前記バックアップ制御手段（１０５）から前記第１、第２のメモリ（１０３、１０４）のいずれでデータのバックアップを行っているかの通知を受け、前記第２のメモリ（１０４）でデータのバックアップを行っているときには、前記第２のメモリ（１０４）に記憶されているデータを前記第１のメモリ（１０３）に書き込んで前記制御処理を開始し、前記第１のメモリ（１０３）でデータのバックアップを行っているときには、前記第１のメモリ（１０３）に記憶されているデータをそのまま用いて前記制御処理を開始することを特徴とするバックアップ機能を備えた車両用制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バックアップ機能を備えた車両用制御装置に係り、例えば車両用ナビゲーション装置に適用することができる。
【０００２】
【従来の技術および発明が解決しようとする課題】
従来、車両用制御装置、例えば車両用ナビゲーション装置では、各種のデータをＳＤＲＡＭに記憶させ、バックアップ時にはＳＤＲＡＭをセルフリフレッシュ状態にしてデータを記憶保持させるようにしている。
【０００３】
しかしながら、ＳＤＲＡＭは電源供給を受けてデータを記憶保持するものであるため、バックアップ時に数ｍＡのバックアップ電流が流れてしまう。近年、車両用制御装置についてバックアップ電流を低減（例えば、１ｍＡ以下）にすることことが要求されている。
【０００４】
本発明は上記問題に鑑みたもので、バックアップ電流を低減できるようにすることを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、電源供給を受けてデータを記憶保持する第１のメモリ（１０３）と、
電源供給がなくてもデータを記憶保持できる第２のメモリ（１０４）と、
車載バッテリ（１０）からバッテリ電圧が供給されて動作し、制御処理を実行するとともに、その制御処理の実行に伴い前記第１のメモリ（１０３）に対してデータの読み出しおよび書き込みを行い、動作終了時に前記第１のメモリ（１０３）のデータを前記第２のメモリ（１０４）に書き込む制御を行う主制御手段（１０１）と、
前記主制御手段（１０１）から前記第２のメモリ（１０４）への書き込み完了の通知を受けると、前記第２のメモリ（１０４）でデータのバックアップを行っていることを記憶するとともに、前記第１のメモリ（１０３）への電源供給を遮断し、また前記第２のメモリ（１０４）への書き込み中に前記バッテリ電圧が低下したことを検出すると、バックアップ用電源手段（１０７）から前記第１のメモリ（１０３）に電源供給を行って前記第１のメモリ（１０３）でデータのバックアップができるようにし、かつ前記第１のメモリ（１０３）でデータのバックアップを行っていることを記憶するバックアップ制御手段（１０５）とを備え、
前記主制御手段（１０１）は、起動時に前記バックアップ制御手段（１０５）から前記第１、第２のメモリ（１０３、１０４）のいずれでデータのバックアップを行っているかの通知を受け、前記第２のメモリ（１０４）でデータのバックアップを行っているときには、前記第２のメモリ（１０４）に記憶されているデータを前記第１のメモリ（１０３）に書き込んで前記制御処理を開始し、前記第１のメモリ（１０３）でデータのバックアップを行っているときには、前記第１のメモリ（１０３）に記憶されているデータをそのまま用いて前記制御処理を開始することを特徴としている。
【０００６】
この発明によれば、主制御手段（１０１）の動作終了時に、第１のメモリ（１０３）のデータを、電源供給がなくてもデータを記憶保持できる第２のメモリ（１０４）に書き込んでバックアップを行うようにしているから、バックアップ電流を零にすることができる。
【０００７】
また、第２のメモリ（１０４）への書き込み中にバッテリ電圧が低下したことを検出すると、第１のメモリ（１０３）でデータのバックアップを行うようにしているから、バッテリ電圧低下時でもバックアップを行うことができる。
【０００８】
また、バックアップ制御手段（１０５）が第１、第２のメモリ（１０３、１０４）のいずれでデータのバックアップを行っているかを記憶しているため、主制御手段（１０１）は、その起動時に、第２のメモリ（１０４）でバックアップしているときには第２のメモリ（１０４）に記憶されているデータを第１のメモリ（１０３）に書き込んで制御処理を開始し、第１のメモリ（１０３）でバックアップしているときには第１のメモリ（１０３）に記憶されているデータをそのまま用いて制御処理を開始することができ、第１、第２のメモリ（１０３、１０４）のいずれでバックアップを行っていても主制御手段（１０１）の作動を適正に行わせることができる。
【０００９】
なお、上記した第１のメモリ（１０３）としてはＳＤＲＡＭを用い、第２のメモリ（１０４）としてはフラッシュＲＯＭを用いることができる。この場合、記憶保持するデータが大容量であってもそのバックアップを適正に行うことができる。
【００１０】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１１】
【発明の実施の形態】
図１に、本発明の一実施形態に係る車両用ナビゲーション装置の構成を示す。
なお、図１には、車両用ナビゲーション装置のうち以下に説明するバックアップに関係する部分の構成のみが示されている。
【００１２】
車両用ナビゲーション装置におけるＥＣＵ（制御装置）１００は、主ＣＰＵ回路１０１、プログラムＲＯＭ１０２、ＳＤＲＡＭ１０３、フラッシュＲＯＭ１０４、バックアップ制御用ＣＰＵ回路１０５、主ＣＰＵ回路用電源装置１０６、バックアップ回路用電源装置１０７、スイッチ（例えば、半導体スイッチで構成されたもの）１０８〜１１０、ゲート回路１１１、ダイオード１１２、およびコンデンサ１１３を備えている。
【００１３】
このＥＣＵ１００には、車載のバッテリ１０からバッテリ電圧（図において＋Ｂで示す）が供給され、またアクセサリ（Ａｃｃ）スイッチ１１を介した電圧信号も供給されるようになっている。
【００１４】
主ＣＰＵ回路１０１は、プログラムＲＯＭ１０２に記録されたプログラムに従ってナビゲーションに関する制御処理を実行し、その制御処理の実行に伴ってＳＤＲＡＭ１０３に記憶されたデータの読み出しおよび書き込みを行う。
【００１５】
ＳＤＲＡＭ１０３は、セルフリフレッシュ状態を繰り返すことによってデータを記憶保持するもので、主ＣＰＵ回路１０１の制御処理に必要な種々のデータを記憶する。
【００１６】
フラッシュＲＯＭ１０４は、一度データが書き込まれると電源が切れてもデータを保持し、再度通電されたときに書き込まれたデータの読み出しを行うことができるもので、主ＣＰＵ回路１０１によってデータの書き込みおよび消去が制御される。このフラッシュＲＯＭ１０４にデータを書き込む場合、書き込みに数μｓ／バイトの時間がかかるため、数Ｍバイトのデータを書き込むときには、数十秒の時間が必要となる。
【００１７】
バックアップ制御用ＣＰＵ回路１０５は、スイッチ１０８〜１１０のオン／オフ制御、主ＣＰＵ回路１０１の起動制御、主ＣＰＵ回路１０１のＳＤＲＡＭ１０３へのアクセス可／不可の制御、およびＳＤＲＡＭ１０３からフラッシュＲＯＭ１０４にデータを移し替えるバックアップ制御などを行う。このような制御を行うため、バックアップ制御用ＣＰＵ回路１０５は、Ｐ０端子〜Ｐ６端子を有している。Ｐ０端子はスイッチ１０８をオン／オフ制御するためのものであり、Ｐ１端子はバッテリ電圧を検出するためのものであり、Ｐ２端子はＡｃｃスイッチ１１のオン／オフ状態を検出するためのものであり、Ｐ３端子はスイッチ１０９をオン／オフ制御するためのものであり、Ｐ４端子はスイッチ１１０をオン／オフ制御するためのものであり、Ｐ５端子は主ＣＰＵ回路１０１と送受信を行うためのものであり、端子Ｐ６はゲート１１１を制御するためのものである。このバックアップ制御用ＣＰＵ回路１０５は、ＣＭＯＳで構成されており、動作停止時に動作用クロックを停止し、バックアップ回路用電源装置１０７からバイアス電圧の供給を受けてその状態を保つように構成されている。
【００１８】
スイッチ１０８は、主ＣＰＵ回路１０１などに電源供給を行うための電源スイッチである。
【００１９】
スイッチ１０９、１１０は、ＳＤＲＡＭ１０３の電源切換スイッチである。ＤＲＡＭ回路１０３がセルフリフレッシュ状態でデータを保持するときには、スイッチ１０９がオン、スイッチ１１０がオフして、バックアップ回路用電源装置１０７からＤＲＡＭ回路１０３に電流が供給され、またＳＤＲＡＭ１０３の動作中は、大電流が必要であるため、スイッチ１０９がオフ、スイッチ１１０がオンして、主ＣＰＵ回路用電源装置１０６からＤＲＡＭ回路１０３に電流が供給される。
【００２０】
ゲート回路１１１は、バックアップ制御用ＣＰＵ回路１０５のＰ６端子の信号により主ＣＰＵ回路１０１によるＳＤＲＡＭ１０３へのアクセスを可あるいは不可にするもので、Ｐ６端子の信号がハイレベルのとき主ＣＰＵ回路１０１によるアクセスを可能とし、Ｐ６端子の信号がローレベルのとき主ＣＰＵ回路１０１によるアクセスを不可とする。
【００２１】
ダイオード１１２は、逆接防止用のもので、バッテリ電圧が低下したときにコンデンサ１１３に充電された電荷が図示しない他の車載機器に流れないようにするために設けられている。
【００２２】
上記した構成において、バックアップ時のバックアップ制御用ＣＰＵ回路１０５と主ＣＰＵ回路１０１の処理を、図２〜図４に示すフローチャートを参照して説明する。
【００２３】
バックアップ制御用ＣＰＵ回路１０５は、Ａｃｃスイッチ１１がオンすることによって動作を開始し、まずスイッチ１０８をオンさせる（ステップ１０１）。このことにより、主ＣＰＵ回路用電源装置１０６にバッテリ電圧が供給される。次に、主ＣＰＵ回路用電源装置１０６の出力電圧が規定電圧になるに十分な時間が経過したか否かを判定する（ステップ１０２）。その時間が経過したことを判定すると、スイッチ１０９をオフ、スイッチ１１０をオンさせる（ステップ１０３）。その結果、ＳＤＲＡＭ１０３に主ＣＰＵ回路用電源装置１０６から電流が供給される。
【００２４】
この後、主ＣＰＵ回路１０１のリセットを解除する（ステップ１０４）。このことにより、主ＣＰＵ回路１０１がリスタートし、起動したことをバックアップ制御用ＣＰＵ回路１０５に通知する（ステップ２０１）。バックアップ制御用ＣＰＵ回路１０５では、その通知を受けて、前回のバックアップ状態、すなわちフラッシュＲＯＭ１０４でデータをバックアップしているのか、ＳＤＲＡＭ１０３でデータをバックアップしているのかを主ＣＰＵ回路１０１に通知するとともに、Ｐ６端子の信号をハイレベルにして主ＣＰＵ回路１０１によるＳＤＲＡＭ１０３へのアクセスを可能にする（ステップ１０５）。
【００２５】
主ＣＰＵ回路１０１では、通知された前回のバックアップ状態に基づき、フラッシュＲＯＭ１０４でデータをバックアップしている場合には、フラッシュＲＯＭ１０４のデータをＳＤＲＡＭ１０３にコピーする（ステップ２０３）。そして、プログラムＲＯＭ１０２に記憶されたプログラムに従って制御処理の実行を開始する（ステップ２０５）。また、ＳＤＲＡＭ１０３でデータをバックアップしている場合には、そのままステップ２０５の制御処理を開始する。また、初回あるいはエラー発生時にはＳＤＲＡＭ１０３のデータを初期化し（ステップ２０４）、この後、ステップ２０５の制御処理を開始する。
【００２６】
一方、バックアップ制御用ＣＰＵ回路１０５では、Ａｃｃスイッチ１１がオフしたか否かの判定（ステップ１０６）およびバッテリ電圧が低下したか否かの判定（ステップ１０７）を繰り返し行っている。
【００２７】
Ａｃｃスイッチ１１がオフすると、バックアップ制御用ＣＰＵ回路１０５は、図３に示すように、Ａｃｃスイッチ１１がオフしたことを主ＣＰＵ回路１０１に通知する（ステップ１０８）。主ＣＰＵ回路１０１では、その通知を受けて、ＳＤＲＡＭ１０３のデータをフラッシュＲＯＭ１０４に書き込む（ステップ２０６）。そして、必要なデータの書き込みが完了したか否かを判定し（ステップ２０７）、書き込みが完了したことを判定すると、書き込み完了をバックアップ制御用ＣＰＵ回路１０５に通知する（ステップ２０８）。
【００２８】
バックアップ制御用ＣＰＵ回路１０５では、その書き込み完了の通知を受けるまで、バッテリ電圧が低下したか否かの判定（ステップ１０９）と書き込み完了の通知を受けたか否かの判定（ステップ１１０）を繰り返し行っている。そして、書き込み完了の通知を受けると、フラッシュＲＯＭ１０４でデータをバックアップしていることを記憶し（ステップ１１１）、スイッチ１０８をオフ、スイッチ１０９をオフ、スイッチ１１０をオンさせる（ステップ１１２）。この後、動作停止する。すなわち、動作用クロックを停止し、バックアップ回路用電源装置１０７からバイアス電圧の供給を受けてその状態を保つようになる。
【００２９】
なお、フラッシュＲＯＭ１０４にデータを書き込む場合、書き込みに数μｓ／バイトの時間がかかり、数Ｍバイトのデータを書き込むには、数十秒の時間が必要となる。このため、書き込みが完了する前にバッテリ電圧が一時的に低下することがある。例えば、エンジン始動する際にＡｃｃスイッチ１１を繰り返しオンオフし、そのときにバッテリ電圧が一時的に低下する場合などである。バッテリ電圧が低下すると、ＳＤＲＡＭ１０３からフラッシュＲＯＭ１０４へのデータの書き込み動作を継続させることができない。
【００３０】
そこで、バックアップ制御用ＣＰＵ回路１０５が、主ＣＰＵ回路１０１から書き込み完了の通知を受ける前にバッテリ電圧が低下したことステップ１０９で判定すると、図４に示すように、バッテリ電圧が低下したことを主ＣＰＵ回路１０１に通知する（ステップ１１３）。主ＣＰＵ回路１０１では、ＳＤＲＡＭ１０３のデータをフラッシュＲＯＭ１０４に待避中であるとその処理を中断させ（ステップ２０９）、必要なデータをＳＤＲＡＭ１０３に待避しＳＤＲＡＭ１０３をリフレッシュ状態にする（ステップ２１０）。そしてバックアップ可能状態になったことをバックアップ制御用ＣＰＵ回路１０５に通知する（ステップ２１１）。
【００３１】
バックアップ制御用ＣＰＵ回路１０５では、その通知を受けて待避が完了したことをステップ１１４にて判定すると、Ｐ６端子の信号をローレベルにしてＳＤＲＡＭ１０３を主ＣＰＵ回路１０１から切り離す（ステップ１１５）。そして、ＳＤＲＡＭ１０３でデータをバックアップしていることを記憶し（ステップ１１６）、スイッチ１０９をオン、スイッチ１１０をオフさせ、スイッチ１０８をオフさせる（ステップ１１７）。この後、動作停止する。このことにより、ＳＤＲＡＭ１０３にバックアップ回路用電源装置１０７から電流が供給されてＳＤＲＡＭ１０３でデータが記憶保持される。
【００３２】
なお、バッテリ電圧が一時的に低下し、バッテリ電圧が直ぐに復帰したときには、図２のステップ１１８に移行し、Ａｃｃスイッチ１１がオンしていれば、ステップ１０１移行の処理に進み、上記したＡｃｃスイッチ１１オン時の処理を再開する。また、Ａｃｃスイッチ１１がオフしていれば、動作を停止する。この場合、ＳＤＲＡＭ１０３か、あるいはフラッシュＲＯＭ１０４で、データのバックアップが継続される。
【００３３】
上記した実施形態によれば、Ａｃｃスイッチ１１がオフすると、ＳＤＲＡＭ１０３からフラッシュＲＯＭ１０４にデータを移し替えて、フラッシュＲＯＭ１０４でデータのバックアップを行う。フラッシュＲＯＭ１０４は、一度データが書き込まれると電源が切れてもデータを保持するものであるので、バックアップ電流を零にすることができる。また、フラッシュＲＯＭ１０４へのデータ書き込み中にバッテリ電圧が低下すると、ＳＤＲＡＭ１０３でデータをバックアップするようにしているので、バッテリ電圧が低下したときでもデータをバックアップすることができる。
【００３４】
なお、上記した実施形態では、電源供給によってデータを保持するメモリとしてＳＤＲＡＭを用いるものを示したが、他のタイプのメモリを用いてもよい。また、電源が切れてもデータを保持するメモリとしてフラッシュＲＯＭを用いるものを示したが、他のタイプのメモリ、例えばＥＥＰＲＯＭを用いてもよい。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る車両用ナビゲーション装置の構成を示す図である。
【図２】バックアップ時のバックアップ制御用ＣＰＵ回路１０５と主ＣＰＵ回路１０１の処理を示すフローチャートである。
【図３】Ａｃｃスイッチオフ時のバックアップ制御用ＣＰＵ回路１０５と主ＣＰＵ回路１０１の処理を示すフローチャートである。
【図４】バッテリ電圧低下時のバックアップ制御用ＣＰＵ回路１０５と主ＣＰＵ回路１０１の処理を示すフローチャートである。
【符号の説明】
１０…バッテリ、１１…Ａｃｃスイッチ、１００…ＥＣＵ、
１０１…主ＣＰＵ回路、１０２…プログラムＲＯＭ、１０３…ＳＤＲＡＭ、
１０４…フラッシュＲＯＭ、１０５…バックアップ制御用ＣＰＵ回路、
１０６…主ＣＰＵ回路用電源装置、１０７…バックアップ回路用電源装置、
１０８〜１１０…スイッチ、１１１…ゲート回路、１１２…ダイオード、
１１３…コンデンサ１１３。
【図１】
0004655398.tif 000002
【図２】
0004655398.tif 000003
【図３】
0004655398.tif 000004
【図４】
0004655398.tif 000005