(57)【特許請求の範囲】
【請求項１】
複数の走査線と複数の信号線との各交差部に画素を配置し、画素毎に画素電極と前記画素電極に接続されたスイッチング素子を備えたアレイ基板と、
前記画素電極に相対する対向電極を備えた対向基板と、
前記アレイ基板と前記対向基板との間隙に配置された液晶層とを備え、
画像を表示する高解像度領域と前記高解像度領域よりも画素の解像度が低い低解像度領域とを有し、
前記低解像度領域における各画素にメモリ回路を備えたことを特徴とする液晶表示装置。
【請求項２】
前記低解像度領域では、前記メモリ回路に蓄積した映像信号を前記画素電極に書き込むことで表示を行い、
前記高解像度領域では、全てのスイッチング素子をオンするとともに、画素電極と対向電極の電位を同じにして白表示を行うことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記低解像度領域の解像度は、前記高解像度領域の解像度に対して１／ｎ（ｎは整数）であることを特徴とする請求項１または２記載の液晶表示装置。
【請求項４】
前記低解像度領域は、前記高解像度領域の端辺に配置されたことを特徴とする請求項１乃至３のいずれかに記載の液晶表示装置。
【請求項５】
複数の走査線と複数の信号線との各交差部に画素を配置し、画素毎に画素電極と前記画素電極に接続されたスイッチング素子を備えたアレイ基板と、
前記画素電極に相対する対向電極を備えた対向基板と、
前記アレイ基板と前記対向基板との間隙に配置された液晶層とを備え、
画像を表示する高解像度領域と前記高解像度領域よりも画素の解像度が低い部分を含む低解像度領域とを有し、
前記高解像度領域は、赤、緑および青の中のいずれかの色の色層を備え且つ透過領域のみからなるカラー画素で構成され、
前記低解像度領域は、前記カラー画素で構成されたカラー表示部分と、色層を備えず且つ反射領域のみからなるモノクロ画素で構成されたモノクロ表示部分とを備え、当該モノクロ表示部分の解像度が高解像度領域の解像度よりも低いことを特徴とする液晶表示装置。
【請求項６】
前記モノクロ画素の幅は前記カラー画素の幅の３倍であることを特徴とする請求項５記載の液晶表示装置。
【請求項７】
前記カラー画素を構成するスイッチング素子に接続された走査線を駆動する走査線駆動回路と、
前記モノクロ画素を構成するスイッチング素子に接続された走査線を駆動する走査線駆動回路と
を備えることを特徴とする請求項５または６記載の液晶表示装置。
【請求項８】
前記低解像度領域では、赤、緑および青の中から予め選択された１つの色の色層を備える各カラー画素と該カラー画素に隣接するモノクロ画素とに、同一の画素電極と同一のスイッチング素子で映像信号を書き込むことを特徴とする請求項５乃至７のいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎にスイッチング素子を備えたアクティブマトリクス型の液晶表示装置に関する。
【背景技術】
【０００２】
近年、携帯電話に用いられる液晶表示装置の高解像度化が進んでいる。しかし、高解像度化に伴って消費電力が増大するため、高解像度表示を行う液晶表示装置の低電力化が課題となっている。
【０００３】
例えば、バックライト装置からの光を透過することにより表示を行う透過表示領域と、外部からの光を反射することにより表示を行う反射表示領域とを備えることにより、バックライト装置の消費電力を低減するようにした液晶表示装置が知られている（例えば特許文献１参照）。
【０００４】
また、携帯電話の操作部と表示部を折りたたみ式とすることで、ユーザが携帯電話を使用していない待ち受け時には、液晶表示装置の表示を停止して消費電力の低減を図っている。
【０００５】
ただし、世界的な視野でみると操作部と表示部を一体にしたストレート型の携帯電話が多い。この携帯電話では、ユーザが操作をしていない待ち受け時には、液晶の全画面を表示するのではなく、電波の受信状態や電池の残存状態といった重要な情報だけを表示することで、消費電力の低減を図っている。
【特許文献１】特開２００２−３０３８６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、高解像度化に伴って各画素の面積が小さくなるため、透過型の液晶表示装置において光を透過するための開口率が低下し、あるいは半透過型や反射型の液晶表示装置では光の反射率が低下する。これを補うため、バックライト装置による光の輝度を上げる必要があり、消費電力が増大するという問題がある。
【０００７】
本発明は、上記に鑑みてなされたものであり、その目的とするところは、高解像度表示を行う液晶表示装置の消費電力を低減することにある。
【課題を解決するための手段】
【０００８】
本発明に係る液晶表示装置は、複数の走査線と複数の信号線との各交差部に画素を配置し、画素毎に画素電極と前記画素電極に接続されたスイッチング素子を備えたアレイ基板と、前記画素電極に相対する対向電極を備えた対向基板と、前記アレイ基板と前記対向基板との間隙に配置された液晶層とを備え、画像を表示する高解像度領域と前記高解像度領域よりも画素の解像度が低い低解像度領域または高解像度領域よりも画素の解像度が低い部分を含む低解像度領域とを有することを特徴とする。
【０００９】
本発明にあっては、表示領域に高解像度領域よりも画素の解像度が低い低解像度領域や高解像度領域よりも画素の解像度が低い部分を含む低解像度領域を備えたことで、解像度が低い低解像度領域や解像度が低い部分では画素の面積が大きくなるので、例えば半透過型や反射型の液晶表示装置では各画素における光の反射領域を大きくして反射率を向上させるようにし、あるいは、透過型の液晶表示装置では各画素で光を透過するための開口率を向上させるようにして、バックライト装置による輝度の低減を図り、あるいはバックライト装置の点灯を不要にできるようにしている。
【発明の効果】
【００１０】
本発明に係る液晶表示装置によれば、高解像度表示を行う液晶表示装置に用いるバックライト装置の消費電力を低減することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態における液晶表示装置について図面を用いて説明する。
【００１２】
［第１の実施の形態］
図１の平面図に示すように、本実施形態の液晶表示装置は、画像を表示するＬＣＤパネルに、高解像度で表示する高解像度領域１と、高解像度領域１よりも画素の解像度が低い低解像度領域２を備える。例えば、携帯電話に用いられる液晶表示装置では、高解像度領域１では通常の画像表示を行い、低解像度領域２では電波の受信状態や電池の残存状態といった重要な情報ではあるものの高解像度表示を行う必要のない情報を表示する。同図の７は信号線駆動回路、８はＬＣＤパネルの各種配線を外部へ接続するためのアウターリードボンネット（ＯＬＢ）のパッドである。なお、同図では、低解像度領域２をＬＣＤパネルの上部端辺に配置した構成を示しているが、下部端辺、左部端辺、右部端辺に配置するようにしてもよい。
【００１３】
図２の拡大平面図に示すように、本液晶表示装置は、各画素毎に外光を反射させる反射領域とバックライト装置からの光を透過させる透過領域を備えたいわゆる半透過型である。
【００１４】
具体的には、高解像度領域１では各画素が反射領域３と透過領域４を備え、低解像度領域２では各画素が反射領域５と透過領域６を備える。反射領域３，５には反射電極が形成され、透過領域４，６には透明電極が形成される。各画素では、反射電極と透明電極により画素電極が形成される。
【００１５】
低解像度領域２では、画素の面積が高解像度領域１のものよりも大きい。そこで、低解像度領域２の各画素では、反射領域５の面積を透過領域６の面積よりも大きくし、光の反射率を上げることで、バックライト装置の輝度を低下させ、あるいは点灯しなくとも画像を認識できるようにして消費電力を低減する。
【００１６】
図３の断面図に示すように、画素毎に画素電極１４が配置されたガラス製のアレイ基板１１と、画素電極１４に電気的に相対する対向電極１５が配置されたガラス製の対向基板１２とが対向して配置され、アレイ基板１１と対向基板１２との間隙に液晶層１３が保持される。アレイ基板１１及び対向基板１２の周囲は、シール材１６により封止される。バックライト装置（図示せず）は、アレイ基板１１の背面側に配置される。
【００１７】
図４の回路図に示すように、本液晶表示装置のＬＣＤパネルでは、複数の信号線２１及びこれと交差する複数の走査線２２がマトリクス状に配線され、このマトリクスの各格子毎に画素１０が形成される。画素１０は、画素電極１４（図４で図示せず）、画素電極１４に接続されたスイッチング素子２３、補助容量２４、液晶容量２５を有する。
【００１８】
スイッチング素子２３は、一例として低温ポリシリコンを活性層とするＣＭＯＳトランジスタとする。スイッチング素子２３のソース電極は信号線２１に、ゲート電極は走査線２２に、ドレイン電極は画素電極１４にそれぞれ接続される。
【００１９】
低解像度領域２の解像度は、高解像度領域１の１／ｎ（ｎは整数）とする。これにより、信号線２１の一部を高解像度領域１と低解像度領域２とで共有できるようにする。図４の回路図では、一例として低解像度領域２の解像度を高解像度領域１の１／３とした。この他、１／２，１／４等としてもよい。
【００２０】
アレイ基板１１上では、ＬＣＤパネルの左側に走査線２２を駆動する走査線駆動回路２０を、下側に信号線２１を駆動する信号線駆動回路７をそれぞれ異方性導電膜（ＡＣＦ：anisotropic conductive film）による接続材料を用いて圧着した。
【００２１】
各信号線２１にはアナログスイッチ２６を配置した。信号線駆動回路７からの出力線１本を３本の信号線に分岐し、アナログスイッチ２６のオンオフ制御により、信号線駆動回路７から出力される映像信号に対応する信号線２１を順次選択する。これによって、信号線駆動回路７からの出力線数を低減して低コスト化を図る。また、信号線駆動回路７における映像信号のサンプリング数を減らすことでも消費電力を低減することができる。
【００２２】
次に、ユーザによる操作が行われている通常表示時における動作について説明する。高解像度領域１では、走査線駆動回路２０が走査信号を出力して各走査線２２の電位を一水平走査期間毎に上から順にハイレベルにする。これによって、その走査線２２に接続されている全てのスイッチング素子２３がオンする。これと同期して信号線駆動回路７が映像信号をサンプリングするとともにアナログスイッチ２６にオン・オフ信号を供給することで、３本の信号線のうちの対応する信号線２１を順次選択して映像信号を出力する。映像信号はスイッチング素子２３を通じて画素電極１４に書き込まれる。このような書き込み動作を一フレーム期間内にすべての画素１０について行うことにより、一画面分の映像が完成する。
【００２３】
低解像度領域２では、各画素のスイッチング素子２３に信号線２１を介して接続されているアナログスイッチ２６をオンし、この信号線２１に映像信号を出力する。走査線駆動回路２０の動作は、高解像度領域１におけるものと同様である。
【００２４】
ユーザによる操作が行われない待ち受け時においては、低解像度領域２でだけ表示を行うものとし、高解像度領域１では表示を行わないようにして消費電力の低減を図る。このときの低解像度領域２での動作は通常表示時と同様とし、高解像度領域１での動作は走査線駆動回路２０からの走査信号の出力を停止し、あるいは信号線駆動回路７からの映像信号の出力を停止するようにする。但し、トランジスタや液晶によるリーク電流がある為、一定期間内にリフレッシュが必要である。
【００２５】
したがって、本実施の形態によれば、画像を表示するＬＣＤパネルに高解像度領域１よりも画素の解像度が低い低解像度領域２を備えたことで、低解像度領域では画素の面積が大きくなるので、半透過型の液晶表示装置では各画素における光の反射領域を大きくでき、反射率を向上させることができる。これによって、バックライト装置による光の輝度を低下あるいはバックライト装置の点灯を不要とすることができ、消費電力を低減することができる。
【００２６】
本実施の形態においては、半透過型の液晶表示装置について説明したが、反射型の液晶表示装置においても高解像度領域よりも画素の解像度が低い低解像度領域を備えることで、上記と同様の効果を奏することができる。
【００２７】
また、透過型の液晶表示装置において高解像度領域よりも画素の解像度が低い低解像度領域を備えるようにしてもよい。この場合には、低解像度領域の各画素で光を透過するための開口率を向上でき、バックライト装置による光の輝度を低下させることができ、消費電力を低減することができる。
【００２８】
本実施の形態によれば、低解像度領域２の解像度を高解像度領域１の解像度に対して１／ｎ（ｎは整数）としたことで、複数ある信号線２１のうちの一部を高解像度領域１と低解像度領域２とで共有できるようになるので、低解像度領域２を設けても信号線２１の数を増加させる必要がなく、回路規模の増大を防止することができる。
【００２９】
［第２の実施の形態］
本実施の形態における液晶表示装置の特徴は、図５の回路図に示すように、低解像度領域２における各画素にメモリ回路３１を配置したことにある。すなわち、高解像度領域１では、画素面積が小さいため各画素にメモリ回路を配置することは困難であるが、低解像度領域２では十分な面積を確保できるのでメモリ回路３１を配置し、待ち受け時にはメモリ回路３１に予め格納された映像信号を画素電極１４に書き込むようにする。これによって、走査線駆動回路２０、信号線駆動回路７を駆動することを不要とし、消費電力の低減を図る。本液晶表示装置のその他の基本的な構成は、第１実施の形態のものと同様である。
【００３０】
また、高解像度領域１においては、図５の回路図に示すように、対向電極１５に接続されたコモン配線３２と各信号線２１との間にｐチャネル型のトランジスタ３５を配置すると共に、走査線駆動回路２０の出力段にＮＡＮＤ回路３４を配置する。トランジスタ３５のゲート端子、ＮＡＮＤ回路３４の入力端子には、それぞれ制御信号線３３が接続される。
【００３１】
このような構成とすることで、待ち受け時には、スイッチング素子２３からのリーク電流による表示ムラを避けるため、制御信号線３３にロー電位の制御信号を供給することで、トランジスタ３５をオンして信号線２１とコモン配線３２とをショートさせると共に、走査線２２にハイ電位の走査信号が供給されるようにして全てのスイッチング素子２３をオンさせる。これによって、各画素の画素電極１４の電位を対向電極１５の電位と同じにして白表示とすることで、表示ムラの発生を抑制する。なお、ユーザによる操作が行われている通常表示時における動作は、第１の実施の形態で説明した動作と同様である。
【００３２】
次にメモリ回路３１の構成について説明する。図６の回路図に示すように、メモリ回路３１は、スイッチ回路３７とディジタルメモリ３６を有する。スイッチ回路３７は、ＣＭＯＳトランジスタによる２つのスイッチ素子４１，４２で構成され、ディジタルメモリ３６の出力端子４６及び反転出力端子４７と画素電極１４との間に配置される。スイッチ素子４１のゲートはメモリ制御信号線２８ａに接続され、スイッチ素子４２のゲートはメモリ制御信号線２８ｂに接続される。メモリ制御信号線２８ａ，２８ｂに独立したメモリ制御信号を供給することで、スイッチ素子４１，４２を独立に制御する。
【００３３】
ディジタルメモリ３６は、２つのインバータ素子４３，４４と、スイッチ素子４５で構成される。スイッチ素子４５は、スイッチング素子２３とは逆チャンネルのＣＭＯＳトランジスタである。スイッチ素子４５とスイッチング素子２３は、それぞれのゲートが同一の走査線２２に接続され、走査信号によってオン／オフが同時かつ互いに反転するように制御される。
【００３４】
通常表示から待ち受け時の表示に切り替える際には、走査線２２の電位をハイレベルにすることによりスイッチング素子２３をオン状態とし、メモリ制御信号線２８ａの電位をハイレベルとすることによりスイッチ素子４１をオン状態とする。そして、信号線２１を介して供給される映像信号をスイッチング素子２３及びスイッチ素子４１を通じてディジタルメモリ３６に書き込ませる。
【００３５】
映像信号の書き込み後は、走査線２２の電位をローレベルとすることによりスイッチング素子２３をオフ状態、スイッチ素子４５をオン状態とする。これにより、インバータ素子４３，４４はループ接続され、ディジタルメモリ３６に書き込まれた映像信号が保持される。
【００３６】
待ち受け時では、メモリ制御信号線２８ａの電位をローレベル、メモリ制御信号線２８ｂの電位をハイレベルにしてスイッチ素子４１をオフ状態、スイッチ素子４２をオン状態とすることにより、ディジタルメモリ３６に保持されている映像信号を、反転出力端子４７とスイッチ素子４２を通じて画素電極１４に書き込ませる。液晶はＡＣ駆動が必要であり、極性反転時にはメモリからの取り出しを反転させ、メモリ制御信号線２８ｂをハイレベル・２８ｂをローレベルにする事により逆極性の信号を画素に書き込ませる。
【００３７】
したがって、本実施の形態によれば、低解像度領域２における各画素１０にメモリ回路３１を備えたことで、待ち受け時にはメモリ回路３１に予め格納された映像信号を画素電極１４に書き込むようにし、走査線駆動回路２０、信号線駆動回路７の動作を停止させて、さらに消費電力を低減することができる。
【００３８】
なお、本実施の形態においては、高解像度領域１で、コモン配線３２と各信号線２１との間にｐチャネル型のトランジスタ３５を配置すると共に、走査線駆動回路２０の出力段にＮＡＮＤ回路３４を配置することとしたが、これに限られるものではない。例えば、コモン配線３２と各信号線２１との間にｎチャネル型のトランジスタを配置し、走査線駆動回路２０の出力段にＮＯＲ回路とインバータ素子を配置し、ｎチャネル型のトランジスタのゲート端子、ＮＯＲ回路の入力端子に制御信号線３３を接続するようにしてもよい。このような構成とした場合にも、制御信号線３３にハイ電位の制御信号を供給することで、ｎチャネル型トランジスタをオンして信号線２１とコモン配線３２とをショートさせると共に、走査線２２にハイ電位の走査信号が供給されるようにして全てのスイッチング素子２３をオンさせ、各画素の画素電極１４の電位を対向電極１５の電位と同じにして白表示とし、表示ムラの発生を抑制することができる。
【００３９】
［第３の実施の形態］
上記各実施の形態では、各画素毎に反射領域と透過領域を備えた半透過型の液晶表示装置について説明したが、本実施の形態の液晶表示装置は、高解像度領域で反射表示を行い、低解像度領域で透過表示を行うものとし、高解像領域と低解像度領域とで一定画素数あたりのスペーサの数を一定にした構成である。
【００４０】
具体的には、図７の平面図および図８の断面概略図に一例を示すように、本液晶表示装置は、高解像度領域１は、各画素毎にバックライトからの光を透過するための透明の透過電極５２によって透過表示を行う透過表示部分とし、低解像度領域２は、各画素毎に外光を反射するための反射電極５３により反射表示を行う反射表示部とし、高解像度領域１、低解像度領域２のそれぞれにおいて、柱状のスペーサ５１が６画素につき１個ずつ配置された構成である。なお、その他の基本的な構成は、第１，第２の実施形態のものと同様であるので、同一物には同一の符号を用いるものとし、ここでは重複した説明は省略する。  このように透過表示部と反射表示部とを設けた場合、透過表示部の液晶層１３の最適な厚さ（以下「セルギャップ」という）は反射表示部の最適なセルギャップよりも厚い。このため、適切なセルギャップを確保するためには、液晶セルを製造する工程において、対向配置されたアレイ基板１１と対向基板１２とを加圧封着したときの両基板間に配置されたスペーサ５１の潰れ量は、透過表示部の方が小さく、反射表示部の方が大きくなる必要がある。
【００４１】
本液晶表示装置では、透過表示部と反射表示部２とで一定画素数あたりのスペーサ柱の数を一定にすることで、反射表示部の方が透過表示部よりも単位面積あたりのスペーサ５１の密度が低くなるようにして、反射表示部の方が透過表示部よりも両基板の加圧封着時にスペーサ５１にかかる圧力が大きくなるようにし、スペーサ５１の潰れ量を大きくする。
【００４２】
例えば、高解像度領域１の透過表示部では画素間のピッチを４０μｍ、低解像度領域２の反射表示部では画素間のピッチを１２０μｍとし、高解像度領域１と低解像度領域２とで共に６画素あたり１個のスペーサ５１を配置する。各スペーサ５１の高さを５．８５μｍとし、アレイ基板１１と対向基板１２間に１０００ｋｇ重の圧力を加圧する。
【００４３】
このとき、図８に示すように、５．８５μｍのスペーサ５１が、透過表示部では４．９μｍまで潰れ、反射表示部では３．０μｍまで潰れる。すなわち、透過表示部での潰れ量が０．９５μｍであるのに対し、反射表示部での潰れ量は２．８５μｍとなり透過表示部の約３倍の潰れ量であり、反射表示部と透過表示部でそれぞれ最適なセルギャップを得ることができる。
【００４４】
したがって、本実施の形態によれば、透過表示を行う高解像度領域１と反射表示を行う低解像度領域２とで一定画素数あたりのスペーサ５１の数を一定にしたことで、反射表示部の方が透過表示部よりもアレイ基板１１と対向基板１２とを加圧封着する時にスペーサ５１にかかる圧力が大きくなりスペーサ５１の潰れ量が大きくなるので、反射表示部の方が薄く、透過表示部の方が厚いセルギャップを得ることができる。
【００４５】
［第４の実施の形態］
上記各実施の形態では、低解像度領域２全体の解像度を、高解像度領域１の解像度よりも低くすることで課題解決を図っているが、本実施の形態の液晶表示装置は、高解像度領域１よりも画素の解像度が低い部分を含む低解像度領域２を備えることで課題を解決している。
【００４６】
図９は、第４の実施の形態における図２に相当する部分を示す図である。
【００４７】
図９に示すように、高解像度領域１は、図示しない対向基板に、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の中のいずれかの色の色層を備えたカラー画素１０Ｃで構成され、低解像度領域２は、カラー画素１０Ｃで構成されたカラー表示部分２Ｃと、色層を備えないモノクロ画素１０Ｍで構成されたモノクロ表示部分２Ｍとを備える。モノクロ画素１０Ｍの横幅は、カラー画素１０Ｃの横幅の３倍であり、よって、モノクロ表示部分２Ｍの解像度は、高解像度領域１の解像度よりも低くなっている。これにより、上記各実施の形態で得られた効果と同様の効果が得られる。
【００４８】
また、カラー画素１０Ｃは透過領域のみを備える、つまり、高解像度領域１は透過領域のみを備えるので、各画素毎に反射領域と透過領域を備えた第１および第２の実施の形態の液晶表示装置や、高解像度領域で反射表示を行い、低解像度領域で透過表示を行う第３の実施の形態の液晶表示装置に比べて、高解像度領域１で表示を明るくできる。
【００４９】
また、モノクロ画素１０Ｍは反射領域のみを備えるものであるが、低解像度領域２は、このモノクロ画素１０Ｍの他に、透過領域のみのカラー画素１０Ｃを備えるので、低解像度領域２で表示を明るくできる。
【００５０】
図１０の回路図に示すように、本実施の形態の液晶表示装置は、カラー画素１０Ｃを構成するスイッチング素子２３のゲート電極に接続された走査線２２を駆動する走査線駆動回路２０Ｃと、モノクロ画素１０Ｍを構成するスイッチング素子２３のゲート電極に接続された走査線２２を駆動する走査線駆動回路２０Ｍとを備えるので、別々の駆動方法で走査線２２を駆動でき、それを実現するソフトウェアの設計が容易になる。
【００５１】
また、本実施の形態の液晶表示装置の低解像度領域２では、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の色層を備えた一塊のカラー画素１０Ｃを１つのモノクロ画素として表示を行い、全体としてモノクロの表示を行うので、カラーである必要のない、例えば時刻、電波の受信状況などを伝えるのに十分な役割を果たすことができる。
【００５２】
［第５の実施の形態］
第４の実施の形態の液晶表示装置における低解像度領域２は、反射領域のみからなるモノクロ画素１０Ｍと透過領域のみからなるカラー画素とを備えるが、モノクロ画素１０Ｍを、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の色層を備えかつ反射領域のみからなる一塊のカラー画素に置き換えると、低解像度領域２の解像度は高解像度領域２の解像度に等しくなり、その低解像度領域２は、図１１に示すように、反射領域のみからなる各色のカラー画素１０Ｃ１と、透過領域のみからなる各色のカラー画素１０Ｃとにより、１つの画素が構成されることになる。
【００５３】
この画素を構成する部分を副画素とすると、画素は３つの副画素、つまり、赤（Ｒ）の色層をそれぞれに備えるカラー画素１０Ｃ１およびカラー画素１０Ｃで構成される副画素と、緑（Ｇ）の色層をそれぞれに備えるカラー画素１０Ｃ１およびカラー画素１０Ｃで構成される副画素と、青（Ｂ）の色層をそれぞれに備えるカラー画素１０Ｃ１およびカラー画素１０Ｃで構成される副画素で構成される。
【００５４】
このような液晶表示装置では、データをバランス良く設定した映像信号を各副画素に書き込み、図１２に示すように、白表示と黒表示を適宜切り替えることで、モノクロの表示を行う。
【００５５】
しかし、この液晶表示装置では、映像信号を各副画素に書き込む必要があるので、映像信号には多くのデータが必要となる。また、映像信号を各副画素に書き込むために多くの画素電極とスイッチング素子が必要となる。
【００５６】
この課題を解決する第５の実施の形態の液晶表示装置は、第４の実施の形態の液晶表示装置を、図１３に示すような特徴をもって構成したものである。
【００５７】
図１３の破線で囲み示すように、低解像度領域２では、赤、緑および青の中から予め選択された１つの色、例えば、緑（Ｇ）の色層を備える各カラー画素１０Ｃと、該カラー画素１０Ｃに隣接するモノクロ画素１０Ｍとに、同一の画素電極と同一のスイッチング素子で映像信号を書き込む。
【００５８】
つまり、図１４に示すように、データをバランス良く設定した映像信号を、緑（Ｇ）のカラー画素１０Ｃとモノクロ画素１０Ｍとに書き込み、白表示と黒表示を適宜切り替えることで、モノクロの表示を行う。これにより、第５の実施の形態の液晶表示装置では、少ないデータにより映像信号を構成でき、また、画素電極とスイッチング素子を少なくできる。
【００５９】
また、低解像度領域２では、残りの色、例えば赤（Ｒ）と青（Ｂ）の画素には映像信号が書き込まれないようにすることで、データと画素電極とスイッチング素子を一層少なくできる。
【図面の簡単な説明】
【００６０】
【図１】第１の実施形態における液晶表示装置の構成を示す平面図である。
【図２】図１の破線四角で囲んだ部分における高解像度領域１と低解像度領域２とでの画素の構成の違いを示す図である。
【図３】上記液晶表示装置の構成を示す断面図である。
【図４】上記液晶表示装置の構成を示す回路図である。
【図５】第２の実施形態における液晶表示装置の構成を示す回路図である。
【図６】低解像度領域の各画素に配置されたメモリ回路の構成を示す回路図である。
【図７】第３の実施形態における液晶表示装置の構成を示す平面図である。
【図８】透過表示部と反射表示部とでスペーサの潰れ量が異なる様子を示す図である。
【図９】第４の実施形態における図２に相当する部分を示す図である。
【図１０】第４の実施形態の液晶表示装置の構成を示す回路図である。
【図１１】第５の実施形態で解決すべき課題を含んだ液晶表示装置における画素の構成を示す図である。
【図１２】図１１の画素を有する液晶表示装置におけるモノクロ表示の様子を示す図である。
【図１３】第５の実施形態の液晶表示装置における画素の構成を示す図である。
【図１４】第５の実施形態の液晶表示装置におけるモノクロ表示の様子を示す図である。
【符号の説明】
【００６１】
１…高解像度領域，２…低解像度領域
２Ｃ…カラー表示部分，２Ｍ…モノクロ表示部分
３，５…反射領域，４，６…透過領域
７…信号線駆動回路，１０…画素，１０Ｃ…カラー画素，１０Ｍ…モノクロ画素
１１…アレイ基板，１２…対向基板
１３…液晶層，１４…画素電極
１５…対向電極，１６…シール材
２０，２０Ｃ，２０Ｍ…走査線駆動回路
２１…信号線，２２…走査線
２３…スイッチング素子
２４…補助容量，２５…液晶容量
２６…アナログスイッチ
２８ａ，２８ｂ…メモリ制御信号線
３１…メモリ回路，３２…コモン配線
３３…制御信号線，３４…ＮＡＮＤ回路
３５…トランジスタ，３７…スイッチ回路
３６…ディジタルメモリ
４１，４２，４５…スイッチング素子
４３，４４…インバータ素子
【図１】
0004709532.tif 000002
【図２】
0004709532.tif 000003
【図３】
0004709532.tif 000004
【図４】
0004709532.tif 000005
【図５】
0004709532.tif 000006
【図６】
0004709532.tif 000007
【図７】
0004709532.tif 000008
【図８】
0004709532.tif 000009
【図９】
0004709532.tif 000010
【図１０】
0004709532.tif 000011
【図１１】
0004709532.tif 000012
【図１２】
0004709532.tif 000013
【図１３】
0004709532.tif 000014
【図１４】
0004709532.tif 000015