(57)【特許請求の範囲】
【請求項１】
近接通信を行い、伝送レートの検出に用いられるヘッダコードと誤り検出用のチェックコードとを含むパケットを受信する１チップの通信回路と、
セキュアにデータを記憶するとともに、前記通信回路から転送されてくる前記パケットに含まれるチェックコードを用いて誤り検出を行う１チップのセキュア回路と
を備える情報処理装置において、
前記通信回路は、
前記パケットに含まれる前記ヘッダコードから、前記パケットの伝送レートを検出し、前記パケットの伝送レートの検出直後に、前記パケットの、前記セキュア回路への転送を開始させる伝送レート検出手段と、
前記パケットから、前記パケットの伝送レートに対応するクロックを生成し、前記セキュア回路が動作するのに同期すべきクロックとして、前記セキュア回路に供給するクロック生成手段と
を有し、
前記セキュア回路は、前記クロック生成手段から供給されるクロックに同期して、前記伝送レート検出手段によって転送が開始される前記パケットを取り込み、前記パケットに含まれるチェックコードを用いて誤り検出を行う
情報処理装置。
【請求項２】
近接通信を行い、伝送レートの検出に用いられるヘッダコードと誤り検出用のチェックコードとを含むパケットを受信する１チップの通信回路であって、
セキュアにデータを記憶するとともに、前記通信回路から転送されてくる前記パケットに含まれるチェックコードを用いて誤り検出を行う１チップのセキュア回路に対して、受信した前記パケットを転送する前記通信回路において、
前記パケットに含まれる前記ヘッダコードから、前記パケットの伝送レートを検出し、前記パケットの伝送レートの検出直後に、前記パケットの、前記セキュア回路への転送を開始させる伝送レート検出手段と、
前記パケットから、前記パケットの伝送レートに対応するクロックを生成し、前記セキュア回路が動作するのに同期すべきクロックとして、前記セキュア回路に供給するクロック生成手段と
を備える通信回路。
【請求項３】
前記チェックコードなしで検出することができる前記パケットの誤りを検出し、誤りを検出した旨を、前記セキュア回路に通知することで、前記セキュア回路による前記パケットの取り込みを中止させる誤り検出手段をさらに備える
請求項２に記載の通信回路。
【請求項４】
前記誤り検出手段は、前記セキュア回路への前記クロックの供給を停止させることにより、誤りを検出した旨を、前記セキュア回路に通知する
請求項３に記載の通信回路。
【請求項５】
近接通信を行い、伝送レートの検出に用いられるヘッダコードと誤り検出用のチェックコードとを含むパケットを受信する１チップの通信回路であって、
セキュアにデータを記憶するとともに、前記通信回路から転送されてくる前記パケットに含まれるチェックコードを用いて誤り検出を行う１チップのセキュア回路に対して、受信した前記パケットを転送する前記通信回路の処理方法において、
前記パケットに含まれる前記ヘッダコードから、前記パケットの伝送レートを検出し、前記パケットの伝送レートの検出直後に、前記パケットの、前記セキュア回路への転送を開始させる一方、
前記パケットから、前記パケットの伝送レートに対応するクロックを生成し、前記セキュア回路が動作するのに同期すべきクロックとして、前記セキュア回路に供給する
ステップを含む処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置、通信回路、および通信回路の処理方法に関し、特に、例えば、近接通信に関する処理を行うICチップと、セキュアにデータを記憶するICチップとの２つのチップを含んで構成されるICカードなどにおいて、処理時間を短縮することができるようにする情報処理装置、通信回路、および通信回路の処理方法に関する。
【背景技術】
【０００２】
無線通信の１つである近接通信を行うことができるIC(Integrated Circuit)カードシステムが、その利便性から急速に普及してきている。ICカードシステムは、例えば、ICカードとリーダライタ(Reader/Writer)とから構成され、リーダライタが電磁波を発生することにより、いわゆるRF(Radio Frequency)フィールド（磁界）を形成する。そして、リーダライタに、ICカードが近づくと、ICカードは、電磁誘導によって、電源の供給を受けるとともに、リーダライタとの間でデータ伝送を行う。このようなICカードシステムは、例えば、駅の自動改札システムや、電子マネーによる電子決済を行うシステムなどに利用されている。
【０００３】
また、最近では、携帯電話機が急速に普及し、ICカードと携帯電話機とを一体化した装置、つまり、近接通信を行うICカード（の機能）を内蔵した携帯電話機が実用化されている。なお、携帯電話機には、ICカードと同様の機能を有するが、カード形状のICカードではなく、いわゆるチップ形状のICチップが内蔵される。ここでは、説明の便宜上、ICカードと同様の機能を有するチップ形状のICチップも、ICカードという。
【０００４】
ここで、ICカードの機能は、リーダライタが出力する電磁波(RF(Radio Frequency))を利用した近接通信を行うRF機能と、RF機能による近接通信で得られたデータをセキュアに処理するデータ処理機能とに分けることができる。いま、RF機能を司る部分をRF部というとともに、データ処理機能を司る部分をデータ処理部ということとすると、RF部とデータ処理部とは、一般に、小型化のために、１チップのIC(LSI(Large Scale Integration))で構成される（例えば、特許文献１参照）。
【０００５】
【特許文献１】特開2003-36427号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、RF部とデータ処理部とを含む１チップのICについては、例えば、RF部またはデータ処理部のうちのいずれか一方を改良等しただけであっても、RF部とデータ処理部とを含む１チップのIC全体を製造し直す必要がある。
【０００７】
また、データ処理部は、電源なしでデータを保持するために、不揮発性メモリを有するが、不揮発性メモリは、一般に熱に弱い。
【０００８】
一方、RF部は、リーダライタが出力する電磁波による電磁誘導によって得られる電流から電源を得る処理等が行われるため、データ処理部に比較して多くの熱を発する。
【０００９】
このため、RF部とデータ処理部とを含む１チップのICについては、RF部が発生する熱が、データ処理部（の不揮発性メモリ）に影響しないように、熱対策をとる必要がある。
【００１０】
そこで、RF部とデータ処理部とを、別々のICで構成し、RF部を構成するICと、データ処理部を構成するICとの２つのIC（チップ）を用いて、ICカードを実現する方法がある。
【００１１】
ここで、以下、適宜、近接通信を行うRF部を構成するICを、RFチップといい、近接通信で得られたデータをセキュアに処理するデータ処理部を構成するICを、SAM(Secure Application Module)チップという。
【００１２】
ところで、ICカードを、RFチップとSAMチップとの２つのチップ(IC)で構成した場合には、RFチップで受信されたデータをSAMチップに転送し、また、SAMチップに記憶されたデータをRFチップに転送してRFチップから送信するために、RFチップとSAMチップとは、データ転送のためのシリアルインタフェースを介して接続される。
【００１３】
そして、RFチップからSAMチップへのデータ転送は（SAMチップからRFチップへのデータ転送も同様）、RFチップにおいて、リーダライタが出力する電磁波から得られる信号から、リーダライタが送信してくるデータの伝送レートに対応した周波数のデータ転送用クロックを生成し、そのデータ転送用クロックに同期して行われる。
【００１４】
以上のように、RFチップとSAMチップで構成されるICカードでは、RFチップからSAMチップへのデータ転送は、リーダライタが送信してくるデータの伝送レートに対応した周波数のデータ転送用クロックに同期して、シリアルインタフェースを介して行われるため、ICカードで行われる処理の処理時間が長くなることがある。
【００１５】
即ち、リーダライタとICカードとの間の近接通信では、例えば、誤り検出用のチェックコードが最後の位置に配置されたパケットがやりとりされる。
【００１６】
そして、ICカードにおいて、RFチップが、リーダライタから送信されてきたパケットの、チェックコードによる誤り検出を行うこととすると、RFチップにおいて、パケットの最後までを受信しなければ、そのパケットに含まれるチェックコードを得て誤り検出を行うことができない。従って、RFチップでは、リーダライタからのパケットを最後まで受信し、そのパケットに含まれるチェックコードによる誤り検出を行ってから、そのパケットを、SAMチップに転送することになる。
【００１７】
即ち、図１は、RFチップとSAMチップとの２つのチップで構成されるICカードにおいて、RFチップで、リーダライタから送信されてくるパケットを受信して、そのパケットをSAMチップに転送するまでに要する時間を示している。
【００１８】
上述したように、RFチップは、リーダライタから送信されてきたパケットの最後までを受信し、その後、パケットに含まれるチェックコードを用いて誤り検出を行う。そして、誤り検出の処理が終了すると、RFチップは、パケットを、SAMチップに転送する。
【００１９】
従って、RFチップが、リーダライタから送信されてきたパケットの最後までを受信するのに要する時間をT11と、RFチップが誤り検出の処理に要する時間をT12と、RFチップからSAMチップにパケットを転送するのに要する時間をT13と、それぞれ表すこととすると、RFチップにおいてリーダライタから送信されてきたパケットの受信を開始してから、そのパケットの、RFチップからSAMチップへの転送が終了するまでに要する時間は、図１に示すように、T11+T12+T13となる。
【００２０】
そこで、RFチップにおいて、リーダライタからのパケットを受信しながら、既に受信したパケット（のデータ）を、SAMチップに転送することにより、RFチップにおいてリーダライタから送信されてきたパケットの受信を開始してから、そのパケットの、RFチップからSAMチップへの転送が終了するまでに要する時間を短縮することが考えられる。
【００２１】
しかしながら、今後は、データの伝送レートが異なるリーダライタが登場することが予想される。そして、様々な伝送レートのリーダライタが存在しうる場合に、ICカードにおいて、RFチップでリーダライタからのパケットを受信しながら、そのパケットをRFチップからSAMチップに転送するには、例えば、RFチップに、複数の伝送レートのそれぞれに対応した処理を行う複数のブロックを設ける必要がある。
【００２２】
即ち、この場合、複数の伝送レートのそれぞれに対応した処理を行う複数のブロックでは、リーダライタからデータが送信されてくると、並列に処理が開始される。そして、複数のブロックのうちの、リーダライタからのデータの伝送レートに対応した処理を行うブロックで得られるデータのみが、いわば有効なデータとして、RFチップからSAMチップに転送される。
【００２３】
従って、上述のように、RFチップに、複数の伝送レートのそれぞれに対応した処理を行う複数のブロックを設け、その複数のブロックにおいて並列に処理を行うことにより、リーダライタからのパケットの伝送レートが複数の伝送レートのうちのいずれであっても、RFチップで、リーダライタからのパケットを受信しながら、既に受信したパケットのデータを、SAMチップに転送することができるようにするには、複数の伝送レートのそれぞれに対応した処理を行う複数のブロックで得られるデータをSAMチップに転送するための複数のシリアルインタフェースが必要となる。
【００２４】
従って、この場合、RFチップとSAMチップとしてのICには、複数のシリアルインタフェースに対応する端子を設けることが必要となり、RFチップとSAMチップが大型化する。あるいは、RFチップやSAMチップの仕様の制約上、複数のシリアルインタフェースに対応する端子を設けることが困難なケースも生じうる。
【００２５】
なお、RFチップにおいてリーダライタから送信されてきたパケットの受信を開始してから、そのパケットの、RFチップからSAMチップへの転送が終了するまでに要する時間を短縮する方法としては、RFチップでリーダライタからのパケット全体の受信が完了してから、そのパケットをRFチップからSAMチップに転送するときの転送レートを速く（高く）し、これにより、図１における、RFチップからSAMチップにパケットを転送するのに要する時間T13を短くする方法が考えられる。
【００２６】
しかしながら、RFチップからSAMチップにパケットを転送するときの転送レートを速くすると、RFチップやSAMチップでの消費電力（電流）が大になる。
【００２７】
本発明は、このような状況に鑑みてなされたものであり、処理時間を短縮することができるようにするものである。
【課題を解決するための手段】
【００２８】
本発明の第１の側面の情報処理装置は、近接通信を行い、伝送レートの検出に用いられるヘッダコードと誤り検出用のチェックコードとを含むパケットを受信する１チップの通信回路と、セキュアにデータを記憶するとともに、前記通信回路から転送されてくる前記パケットに含まれるチェックコードを用いて誤り検出を行う１チップのセキュア回路とを備え、前記通信回路は、前記パケットに含まれる前記ヘッダコードから、前記パケットの伝送レートを検出し、前記パケットの伝送レートの検出直後に、前記パケットの、前記セキュア回路への転送を開始させる伝送レート検出手段と、前記パケットから、前記パケットの伝送レートに対応するクロックを生成し、前記セキュア回路が動作するのに同期すべきクロックとして、前記セキュア回路に供給するクロック生成手段とを有し、前記セキュア回路は、前記クロック生成手段から供給されるクロックに同期して、前記伝送レート検出手段によって転送が開始される前記パケットを取り込み、前記パケットに含まれるチェックコードを用いて誤り検出を行う。
【００２９】
本発明の第２の側面の通信回路は、近接通信を行い、伝送レートの検出に用いられるヘッダコードと誤り検出用のチェックコードとを含むパケットを受信する１チップの通信回路であって、セキュアにデータを記憶するとともに、前記通信回路から転送されてくる前記パケットに含まれるチェックコードを用いて誤り検出を行う１チップのセキュア回路に対して、受信した前記パケットを転送する前記通信回路において、前記パケットに含まれる前記ヘッダコードから、前記パケットの伝送レートを検出し、前記パケットの伝送レートの検出直後に、前記パケットの、前記セキュア回路への転送を開始させる伝送レート検出手段と、前記パケットから、前記パケットの伝送レートに対応するクロックを生成し、前記セキュア回路が動作するのに同期すべきクロックとして、前記セキュア回路に供給するクロック生成手段とを備える。
【００３０】
本発明の第２の側面の処理方法は、近接通信を行い、伝送レートの検出に用いられるヘッダコードと誤り検出用のチェックコードとを含むパケットを受信する１チップの通信回路であって、セキュアにデータを記憶するとともに、前記通信回路から転送されてくる前記パケットに含まれるチェックコードを用いて誤り検出を行う１チップのセキュア回路に対して、受信した前記パケットを転送する前記通信回路の処理方法において、前記パケットに含まれる前記ヘッダコードから、前記パケットの伝送レートを検出し、前記パケットの伝送レートの検出直後に、前記パケットの、前記セキュア回路への転送を開始させる一方、前記パケットから、前記パケットの伝送レートに対応するクロックを生成し、前記セキュア回路が動作するのに同期すべきクロックとして、前記セキュア回路に供給するステップを含む。
【００３１】
本発明の第１の側面の情報処理装置、並びに第２の側面の通信回路および処理方法においては、近接通信を行い、伝送レートの検出に用いられるヘッダコードと誤り検出用のチェックコードとを含むパケットを受信する１チップの通信回路が、セキュアにデータを記憶するとともに、前記通信回路から転送されてくる前記パケットに含まれるチェックコードを用いて誤り検出を行う１チップのセキュア回路に対して、受信した前記パケットを転送する。即ち、通信回路では、前記パケットに含まれる前記ヘッダコードから、前記パケットの伝送レートが検出され、前記パケットの伝送レートの検出直後に、前記パケットの、前記セキュア回路への転送が開始される。また、前記パケットから、前記パケットの伝送レートに対応するクロックが生成され、前記セキュア回路が動作するのに同期すべきクロックとして、前記セキュア回路に供給される。
【発明の効果】
【００３２】
本発明によれば、処理時間を短縮することができる。
【発明を実施するための最良の形態】
【００３３】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、発明の詳細な説明に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、発明の詳細な説明に記載されていることを確認するためのものである。従って、発明の詳細な説明中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００３４】
本発明の第１の側面の情報処理装置は、
近接通信を行い、伝送レートの検出に用いられるヘッダコードと誤り検出用のチェックコードとを含むパケットを受信する１チップの通信回路（例えば、図２のRFチップ１１）と、
セキュアにデータを記憶するとともに、前記通信回路から転送されてくる前記パケットに含まれるチェックコードを用いて誤り検出を行う１チップのセキュア回路（例えば、図２のSAMチップ１２）と
を備える情報処理装置（例えば、図２のICカード２）であり、
前記通信回路は、
前記パケットに含まれる前記ヘッダコードから、前記パケットの伝送レートを検出し、前記パケットの伝送レートの検出直後に、前記パケットの、前記セキュア回路への転送を開始させる伝送レート検出手段（例えば、図４の伝送レート検出部２２Ｂ）と、
前記パケットから、前記パケットの伝送レートに対応するクロックを生成し、前記セキュア回路が動作するのに同期すべきクロックとして、前記セキュア回路に供給するクロック生成手段（例えば、図４のクロック生成部２２Ａ）と
を有し、
前記セキュア回路は、前記クロック生成手段から供給されるクロックに同期して、前記伝送レート検出手段によって転送が開始される前記パケットを取り込み、前記パケットに含まれるチェックコードを用いて誤り検出を行う。
【００３５】
本発明の第２の側面の通信回路は、第１に、
近接通信を行い、伝送レートの検出に用いられるヘッダコードと誤り検出用のチェックコードとを含むパケットを受信する１チップの通信回路（例えば、図２のRFチップ１１）であって、
セキュアにデータを記憶するとともに、前記通信回路から転送されてくる前記パケットに含まれるチェックコードを用いて誤り検出を行う１チップのセキュア回路（例えば、図２のSAMチップ１２）に対して、受信した前記パケットを転送する前記通信回路において、
前記パケットに含まれる前記ヘッダコードから、前記パケットの伝送レートを検出し、前記パケットの伝送レートの検出直後に、前記パケットの、前記セキュア回路への転送を開始させる伝送レート検出手段（例えば、図４の伝送レート検出部２２Ｂ）と、
前記パケットから、前記パケットの伝送レートに対応するクロックを生成し、前記セキュア回路が動作するのに同期すべきクロックとして、前記セキュア回路に供給するクロック生成手段（例えば、図４のクロック生成部２２Ａ）と
を備える。
【００３６】
本発明の第２の側面の通信回路は、第２に、
前記チェックコードなしで検出することができる前記パケットの誤りを検出し、誤りを検出した旨を、前記セキュア回路に通知することで、前記セキュア回路による前記パケットの取り込みを中止させる誤り検出手段（例えば、図１０や図１３の符号誤り検出部４１）をさらに備える。
【００３７】
本発明の第２の側面の処理方法は、
近接通信を行い、伝送レートの検出に用いられるヘッダコードと誤り検出用のチェックコードとを含むパケットを受信する１チップの通信回路（例えば、図２のRFチップ１１）であって、
セキュアにデータを記憶するとともに、前記通信回路から転送されてくる前記パケットに含まれるチェックコードを用いて誤り検出を行う１チップのセキュア回路（例えば、図２のSAMチップ１２）に対して、受信した前記パケットを転送する前記通信回路の処理方法において、
前記パケットに含まれる前記ヘッダコードから、前記パケットの伝送レートを検出し、前記パケットの伝送レートの検出直後に、前記パケットの、前記セキュア回路への転送を開始させる一方（例えば、図５のステップＳ４）、
前記パケットから、前記パケットの伝送レートに対応するクロックを生成し、前記セキュア回路が動作するのに同期すべきクロックとして、前記セキュア回路に供給する（例えば、図５のステップＳ１）
ステップを含む。
【００３８】
以下、図面を参照して、本発明の実施の形態について説明する。
【００３９】
図２は、本発明を適用したICカードシステムの一実施の形態の構成例を示している。
【００４０】
図２において、ICカードシステムは、リーダライタ１、および（非接触）ICカード２から構成されている。
【００４１】
リーダライタ１は、アンテナ１Ａを有し、アンテナ１Ａから電磁波を出力することで、リーダライタ１に近接する位置にあるICカード２と近接通信を行う。
【００４２】
ICカード２は、アンテナ２Ａ、RFチップ１１、およびSAMチップ１２から構成され、RFチップ１１とSAMチップ１２とは、RFチップ１１からSAMチップ１２へのデータの供給、SAMチップ１２からRFチップ１１へのデータの供給、およびRFチップ１１からSAMチップ１２へのデータ転送用クロックの供給を行うためのシリアルインタフェースを介して接続されている。
【００４３】
アンテナ２Ａは、閉ループのコイルを構成しており、リーダライタ１から送信されてくる信号を受信する。即ち、アンテナ２Ａが、リーダライタ１に近づくと、リーダライタ１のアンテナ１Ａが出力する電磁波による電磁誘導によって、アンテナ１Ａに電流が流れる。
【００４４】
RFチップ１１は、１チップのICで構成され、近接通信を行い、リーダライタ１から送信されてくるパケットを受信し、SAMチップ１２に供給する。また、RFチップ１１は、SAMチップ１２からデータを得て、そのデータを含むパケットを、リーダライタ１に送信する。
【００４５】
即ち、RFチップ１１は、アンテナ２Ａで受信された信号（アンテナ２Ａに流れる電流）を、例えば、ASK(Amplitude Shift Keying)復調し、その結果得られる復調データとしての、例えばマンチェスタ符号を、SAMチップ１２に供給する。即ち、リーダライタ１は、例えば、データをマンチェスタ符号に符号化し、そのマンチェスタ符号によってキャリアをASK変調した信号（電磁波）を送信するようになっており、RFチップ１１は、そのようにしてリーダライタ１から送信されてくる信号をASK復調することで、マンチェスタ符号を得て、SAMチップ１２に供給する。
【００４６】
また、RFチップ１１は、SAMチップ１２から、リーダライタ１に送信すべきデータのマンチェスタ符号を取得し、そのマンチェスタ符号にしたがい、リーダライタ１側から、ICカード２のアンテナ２Ａを見たときのインピーダンスを変化させる負荷変調（リーダライタ１が出力している無変調の電磁波（キャリア）の変調）を行うことで、リーダライタ１にデータを送信する。
【００４７】
なお、RFチップ１１は、リーダライタ１から送信されてくるデータ（を含むパケット）に基づき、データ転送用クロックを生成し、SAMチップ１２に供給する。RFチップ１１とSAMチップ１２との間のデータのやりとりは、データ転送用クロックに同期して行われる。
【００４８】
SAMチップ１２は、１チップのICで構成され、図示せぬ不揮発性メモリを内蔵している。そして、SAMチップ１２は、RFチップから供給されるマンチェスタ符号を元のデータに復号し、さらにその他必要な処理を行って、その結果得られるデータを、セキュアに、即ち、例えば暗号化して不揮発性メモリに記憶する。また、SAMチップ１２は、不揮発性メモリに記憶されているデータを読み出して、必要な処理を施し、さらに、マンチェスタ符号に符号化して、RFチップ１１に供給する。
【００４９】
なお、SAMチップ１２には、上述したように、RFチップ１１からデータ転送用クロックが供給されるようになっており、SAMチップ１２は、RFチップ１１からのデータ転送用クロックに同期して処理を行う。
【００５０】
以上のように構成されるICカードシステムでは、リーダライタ１は、アンテナ１Ａから電磁波を出力することで、いわゆるポーリングを行う。
【００５１】
そして、ICカード２が、リーダライタ１と近接した状態となると、リーダライタ１のアンテナ１Ａから出力されている電磁波による電磁誘導によって、ICカード２のアンテナ２Ａに電流が流れる。アンテナ２Ａに電流が流れると、ICカード２では、RFチップ１１が内蔵する図示せぬ電源回路が、アンテナ２Ａに流れる電流から電源を得て、ICカード２を構成する必要なブロックに供給する。これにより、ICカード２は、動作することが可能な状態となる。
【００５２】
その後、RFチップ１１は、アンテナ２Ａに流れる電流としての信号を復調し、その結果得られる復調データからデータ転送用クロックを生成して、復調データとともに、SAMチップ１２に供給する。SAMチップ１２は、RFチップ１１からの復調データを受信し、必要な処理を施して記憶する。
【００５３】
また、RFチップ１１は、SAMチップ１２から、リーダライタ１に送信すべきデータの供給を受け、そのデータに基づき、リーダライタ１が出力している電磁波（キャリア）を負荷変調することにより、データを、リーダライタ１に送信する。
【００５４】
なお、以下においては、ICカード２（のRFチップ１１）からリーダライタ１へのデータの送信についての説明は、省略する。
【００５５】
次に、リーダライタ１とICカード２との間では、パケット（フレーム）と呼ばれる単位で、データがやりとりされる。
【００５６】
図３は、パケットのフォーマットの例を示している。
【００５７】
パケットは、その先頭から、ヘッダコードフィールド、ペイロードフィールド、チェックコードフィールドが順次配置されて構成される。
【００５８】
ヘッダコードフィールドには、例えば、所定のパターンを含むヘッダコードが配置される。従って、例えば、ヘッダコードを、あるクロックでサンプリングしたときに、所定のパターンを検出することができれば、そのクロックは、パケット（データ）の伝送レートに対応していることになり、そのクロックの周波数から伝送レートを検出することができる。即ち、ヘッダコードは、伝送レートの検出に用いることができる。
【００５９】
ペイロードフィールドには、ペイロードとしての実データ（コマンドを含む）が配置される（含められる）。
【００６０】
チェックコードフィールドには、誤り検出用のチェックコードが配置される。なお、誤り検出の方法としては、例えば、CRC(Cyclic Redundancy Checking)やチェックサムなどを採用することができる。
【００６１】
以上のようなパケットが、リーダライタ１からICカード２に送信されてきた場合、ICカード２では、RFチップ１１が、パケットに含まれるヘッダコードから、パケットの伝送レートを検出し、その伝送レートに対応するデータ転送用クロックを生成して、SAMチップ１２が動作するのに同期すべきクロックとして、SAMチップ１２に供給する。
【００６２】
また、RFチップ１１は、パケットの伝送レートの検出直後に、パケットの、SAMチップ１２への転送を開始する。即ち、RFチップ１１は、パケットの最後に配置されたチェックコードを受信する前に、パケットの、SAMチップ１２への転送を開始する。ここで、RFチップ１１からSAMチップ１２へのパケットの転送は、データ転送用クロックに同期して行われる。
【００６３】
そして、RFチップ１１は、チェックコードを受信しても、そのチェックコードによる誤り検出を行わない。
【００６４】
一方、SAMチップ１２は、RFチップ１１から、データ転送用クロックとパケットの供給が開始されると、データ転送用クロックに同期して、パケットの取り込み（受信）を開始する。そして、SAMチップ１２は、パケットの最後までを受信すると、そのパケットの最後に配置されたチェックコードによる誤り検出を行う。SAMチップ１２は、チェックコードによる誤り検出によって誤りが検出された場合には、例えば、パケットを破棄し、誤りが検出されなかった場合には、パケットに含まれるデータ（ペイロード）を処理する。
【００６５】
次に、図４は、図２のRFチップ１１の構成例を示している。なお、図４では（後述する図１０および図１３も同様）、リーダライタ１からのパケットの受信に関係する部分を図示してあり、リーダライタ１へのパケットの送信に関係する部分の図示は、省略してある。
【００６６】
図４において、RFチップ１１は、復調部２１、クロック処理部２２、およびデータバッファ２３から構成されている。
【００６７】
復調部２１は、アンテナ２Ａに流れる電流を検波、即ち、ASK復調し、その結果得られる復調データとしてのパケットを、クロック処理部２２に供給する。
【００６８】
クロック処理部２２は、クロック生成部２２Ａと伝送レート検出部２２Ｂとを内蔵しており、復調部２１から供給される復調データ（パケット）に基づいて、データ転送用クロックの生成と、伝送レートの検出とを行うとともに、復調部２１から供給される復調データを、順次、データバッファ２３に供給する。
【００６９】
即ち、クロック生成部２２Ａは、例えば、図示せぬPLL(Phase Lock Loop)回路を内蔵しており、そのPLL回路によって、復調部２１から供給される復調データに基づき、データ転送用クロックを生成して出力する。
【００７０】
伝送レート検出部２２Ｂは、クロック生成部２２Ａが出力するデータ転送用クロックのタイミングで、復調部２１から供給される復調データをサンプリングし、その復調データとしてのパケットのヘッダコードを検出することにより、変調データの伝送レートを検出する。伝送レート検出部２２Ｂで伝送レートが検出されると、クロック生成部２２Ａでは、内蔵するPLL回路が、復調部２１から供給される復調データと、PLL回路から出力されたデータ転送用クロックとの位相差に応じて、伝送レート検出部２２Ｂで検出された伝送レートに対応する周波数のクロックの位相を調整し、その位相の調整後のクロックを、データ転送用クロックとして出力する。即ち、クロック生成部２２Ａ（のPLL回路）では、伝送レート検出部２２Ｂで伝送レートが検出された後は、その伝送レートに対応する周波数のデータ転送用クロックが出力される。
【００７１】
さらに、伝送レート検出部２２Ｂは、変調データの伝送レートを検出すると、データバッファ２３を制御することにより、データバッファ２３に記憶された復調データを、SAMチップ１２に転送させる。
【００７２】
データバッファ２３は、クロック処理部２２から供給される復調データを順次記憶する。また、データバッファ２３は、伝送レート検出部２２Ｂの制御にしたがい、記憶した復調データを、いわゆるFIFO(First In First Out)方式で読み出し、SAMチップ１２に転送する。
【００７３】
次に、図５のフローチャートを参照して、図４のRFチップ１１がリーダライタ１からの信号（パケット）を受信するときの動作について説明する。
【００７４】
リーダライタ１から信号が送信されてくると、RFチップ１１の復調部２１は、リーダライタ１からの信号を順次復調し、その結果得られる復調データを、順次、クロック処理部２２に供給する。
【００７５】
クロック処理部２２は、復調部２１からの復調データの供給が開始されると、その復調データのデータバッファ２３への供給を開始し、これにより、データバッファ２３には、復調部２１から供給される復調データが一時的に記憶される。
【００７６】
さらに、クロック処理部２２では、クロック生成部２２Ａが、ステップＳ１において、復調部２１からの復調データに基づくデータ転送用クロックの生成を開始する。クロック生成部２２Ａにおいて生成されたデータ転送用クロックは、SAMチップ１２に供給される。
【００７７】
さらに、クロック処理部２２では、伝送レート検出部２２Ｂが、ステップＳ２において、復調部２１からの復調データの伝送レートの検出を開始して、ステップＳ３に進み、伝送レートを検出することができたかどうかを判定する。ステップＳ３において、伝送レートを検出することができていないと判定された場合、即ち、RFチップ１１において、復調部２１からの復調データとしてのパケットにおけるヘッダコードのすべての受信が、まだ完了していない場合、ステップＳ３に戻る。
【００７８】
また、ステップＳ３において、伝送レートを検出することができたと判定された場合、即ち、RFチップ１１において、復調部２１からの復調データとしてのパケットにおけるヘッダコードのすべての受信が完了し、伝送レート検出部２２Ｂにおいてパケットのヘッダコードを検出することができた場合、ステップＳ４に進み、伝送レート検出部２２Ｂは、データバッファ２３を制御することにより、データバッファ２３に記憶された復調データとしてのパケットの、SAMチップ１２への転送を開始させる。そして、パケットのすべてが、RFチップ１１（のデータバッファ２３）からSAMチップ１２に転送されると、処理を終了する。
【００７９】
なお、SAMチップ１２は、上述したように、RFチップ１１から転送されてくるパケットの最後までを受信すると、そのパケットの最後に配置されたチェックコードによる誤り検出を行う。
【００８０】
以上のように、チェックコードによる誤り検出を、RFチップ１１ではなく、SAMチップ１２で行うようにする一方、RFチップ１１では、リーダライタ１からのパケットに含まれるヘッダコードから、パケットの伝送レートを検出し、その伝送レートの検出直後に、パケットの、SAMチップ１２への転送を開始させるので、RFチップ１１からSAMチップ１２へのデータの転送レートを高くしなくても、即ち、消費電力を大にすることなく、ICカード２で行われる処理の処理時間を短縮することができる。
【００８１】
即ち、図６は、図２のICカード２において、RFチップ１１で、リーダライタ１から送信されてくるパケットを受信して、そのパケットをSAMチップ１２に転送するまでに要する時間を示している。
【００８２】
RFチップ１１は、リーダライタ１から送信されてきたパケットを受信しながら、データ転送用クロックの生成と、伝送レートの検出を行う。そして、RFチップ１１は、伝送レートを検出すると、その伝送レートに対応する周波数のデータ転送用クロックに同期して、リーダライタ１からのパケットを、SAMチップ１２に転送する。
【００８３】
RFチップ１１において、伝送レートは、パケットのヘッダコードが検出されることにより検出されるので、RFチップ１１からSAMチップ１２へのパケットの転送は、パケットのヘッダコードが検出（受信）されると開始される。
【００８４】
従って、RFチップ１１が、リーダライタから送信されてきたパケットの先頭部分のヘッダコードのすべてを受信するのに要する時間をT21と表すこととすると、RFチップ１１においてリーダライタ１から送信されてきたパケットの受信を開始してから、そのパケットの、RFチップ１１からSAMチップ１２への転送が終了するまでに要する時間は、図６に示すように、T21+T13となり、前述の図１の場合に比較して短縮することができる。
【００８５】
即ち、図２のICカード２では、チェックコードによる誤り検出を、RFチップ１１ではなく、SAMチップ１２で行うので、RFチップ１１においてパケットの全体の受信が完了する前に、RFチップ１１からSAMチップ１２へのパケットの転送を開始することができる。
【００８６】
そして、図２のICカード２では、パケットのヘッダコードが検出され、これにより、パケットの伝送レートが検出されると、RFチップ１１からSAMチップ１２へのパケットの転送が開始される。つまり、RFチップ１１が、パケットの受信を開始してから、パケットの全体を受信するのに要する時間T11を待たずに、即ち、パケットの全体のうちのヘッダコードを受信するのに要する時間T21(<T11)だけ待って、RFチップ１１からSAMチップ１２へのパケットの転送が開始される。
【００８７】
その結果、RFチップ１１においてリーダライタ１から送信されてきたパケットの受信を開始してから、そのパケットの、RFチップ１１からSAMチップ１２への転送が終了するまでに要する時間は、ヘッダコードを受信するのに要する時間T21と、RFチップ１１からSAMチップ１２にパケットを転送するのに要する時間をT13とを加算した時間T21+T13となって、前述の図１の場合に比較して短縮することができる。
【００８８】
さらに、RFチップ１１では、パケットの伝送レートが検出され、その伝送レートに対応する周波数のデータ転送用クロックが生成されるので、RFチップ１１には、複数の伝送レートのそれぞれに対応した処理を行う複数のブロックを設ける必要がない。従って、RFチップ１１には（SAMチップ１２についても同様）、検出された伝送レートに対応する周波数のデータ転送クロックに同期して、RFチップ１１からSAMチップ１２にパケットを転送するための１つのシリアルインタフェースを設けるだけで済む。
【００８９】
ところで、リーダライタ２が出力する電磁波は、微弱な電磁波であり、ICカード２の、特に、RFチップ１１は、そのような微弱な電磁波を処理することができるように、いわばセンシティブに構成されるので、パケットではない電磁波を受信して、パケットのヘッダコードを誤検出することがある（ヘッダコードでない信号を、ヘッダコードの信号であると、誤って検出することがある）。
【００９０】
そして、ヘッダコードの誤検出がされた後に、リーダライタ１からICカード２にパケットが送信されてきた場合、図７に示すように、ICカード２において、リーダライタ１から送信されてきたパケットを処理することができないことが生じる。
【００９１】
即ち、図７においては、RFチップ１１において、ヘッダコードが誤検出され、RFチップ１１からSAMチップ１２へのデータ転送が開始されている。SAMチップ１２は、RFチップ１１からのデータ転送が開始されると、データの取り込み処理を開始する。
【００９２】
なお、SAMチップ１２は、チェックコードによる誤り検出を行うが、この誤り検出は、パケットを最後まで取り込まなければ（受信しなければ）行うことができない。このため、SAMチップ１２は、データの取り込み処理を、例えば、パケットの最後までを取り込むか、あるいは、ある程度のサイズのデータを取り込むまで続行する。
【００９３】
その後、リーダライタ１からICカード２に正常なパケットが送信されてくると、RFチップ１１は、その正常なパケットの受信を開始する。そして、RFチップ１１は、正常なパケットのヘッダコードを検出すると、上述したように、RFチップ１１からSAMチップ１２への正常なパケットの転送を開始する。このとき、SAMチップ１２において、RFチップ１１によるヘッダコードの誤検出を原因とする取り込み処理が行われていると、SAMチップ１２は、正常なパケットを取り込む取り込み処理を行うことができない。
【００９４】
従って、この場合、SAMチップ１２において、正常なパケットを処理することができないことになる。
【００９５】
そこで、図８は、本発明を適用したICカードシステムの他の実施の形態の構成例を示している。
【００９６】
なお、図中、図２の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。即ち、図８のICカードシステムは、リーダライタ１とICカード２とで構成される点で図２のICカードシステムと共通する。さらに、図８のICカード２は、アンテナ２ＡとSAMチップ１２とを備える点でも、図２のICカード２と共通する。但し、図８のICカード２は、RFチップ１１に代えて、RFチップ３１を備える点で、図２の場合と相違する。
【００９７】
RFチップ３１は、図２のRFチップ１１と同一の処理を行う他、受信した信号について、チェックコードなしで検出することができる誤りを検出し、誤りを検出した場合には、その旨を、SAMチップ１２に通知することで、SAMチップ１２による取り込み処理を中止させるようになっている。
【００９８】
即ち、RFチップ３１は、受信した信号について、チェックコードなしで検出することができる誤りを検出する誤り検出処理を行い、誤りを検出した場合には、その旨を表す誤り検出信号を、SAMチップ１２に供給する。
【００９９】
なお、SAMチップ１２は、RFチップ３１から誤り検出信号の供給を受けると、取り込み処理を中止し、新たなデータの取り込み処理を開始することができるように、その内部状態を初期化する。
【０１００】
また、図８の実施の形態では、RFチップ３１とSAMチップ１２とは、RFチップ１１からSAMチップ１２へのデータの供給、SAMチップ１２からRFチップ１１へのデータの供給、およびRFチップ１１からSAMチップ１２へのデータ転送用クロックの供給の他、RFチップ１１からSAMチップ１２への誤り検出信号の供給を行うためのシリアルインタフェースを介して接続されている。
【０１０１】
次に、図９を参照して、図８のICカード２の動作について説明する。
【０１０２】
図９においては、RFチップ３１において、ヘッダコードが誤検出され、RFチップ３１からSAMチップ１２へのデータ転送が開始されている。SAMチップ１２は、RFチップ３１からのデータ転送が開始されると、データの取り込み処理を開始する。
【０１０３】
RFチップ３１は、SAMチップ１２へのデータ転送を行うとともに、SAMチップ１２に転送するデータを対象とした誤り検出処理を行っており、その誤り検出処理によって誤りを検出すると、その旨を表す誤り検出信号を、SAMチップ１２に供給する。
【０１０４】
SAMチップ１２は、RFチップ３１から誤り検出信号が供給されると、取り込み処理を中止し、新たなデータの取り込み処理を開始することができるように、その内部状態を初期化する。
【０１０５】
その後、リーダライタ１からICカード２に正常なパケットが送信されてくると、RFチップ３１は、その正常なパケットの受信を開始する。そして、RFチップ３１は、正常なパケットのヘッダコードを検出すると、上述したように、RFチップ３１からSAMチップ１２への正常なパケットの転送を開始する。
【０１０６】
このとき、既にRFチップ１１からの誤り検出信号の供給を受けたSAMチップ１２は、取り込み処理を行うことが可能な状態になっているので、RFチップ１１からの正常なパケットを取り込む取り込み処理を行う（ことができる）。
【０１０７】
次に、図１０は、図８のRFチップ３１の構成例を示している。
【０１０８】
なお、図中、図４のRFチップ１１の場合と対応する部分には、同一の符号を付してあり、以下では、その説明は、適宜省略する。即ち、RFチップ３１は、復調部２１、クロック処理部２２、およびデータバッファ２３を備える点で、図４のRFチップ１１と共通するが、符号誤り検出部４１を新たに備える点で、図４のRFチップ１１と相違する。
【０１０９】
符号誤り検出部４１には、復調部２１が出力する復調データが供給される。復調誤り検出部４１は、復調部２１からの復調データを対象に、チェックコードなしで検出することができる誤りを検出する誤り検出処理を行い、誤りを検出した場合には、その旨を表す誤り検出信号を、SAMチップ１２に供給する。
【０１１０】
ここで、符号誤り検出部４１は、チェックコードなしで検出することができる誤りを検出するが、そのような誤りを検出する方法としては、復調部２１が出力する復調データの特性（性質）を利用した方法がある。
【０１１１】
即ち、本実施の形態では、復調部２１が出力する復調データは、上述したように、例えば、マンチェスタ符号である。マンチェスタ符号は、論理0のデータを、H(High)レベルからL(Low)レベルに変化する信号とし、論理1のデータを、LレベルからHレベルに変化する信号とする符号であるため、同一のレベルが続くのは２回までであり、同一のレベルが３回連続することはないという特性がある。
【０１１２】
そこで、符号誤り検出部４１は、復調部２１が出力する復調データにおいて、Hレベルが３回連続した場合と、Lレベルが３回連続した場合には、いずれの場合も、復調データに誤りがあるとして、誤り検出信号を出力する。
【０１１３】
次に、図１１のフローチャートを参照して、図１０のRFチップ３１がリーダライタ１からの信号（パケット）を受信するときの動作について説明する。
【０１１４】
リーダライタ１から信号が送信されてくると、RFチップ３１の復調部２１は、リーダライタ１からの信号を順次復調し、その結果得られる復調データを、順次、クロック処理部２２と符号誤り検出部４１に供給する。
【０１１５】
クロック処理部２２は、復調部２１からの復調データの供給が開始されると、その復調データのデータバッファ２３への供給を開始し、これにより、データバッファ２３には、復調部２１から供給される復調データが一時的に記憶される。
【０１１６】
さらに、クロック処理部２２では、クロック生成部２２Ａが、ステップＳ２１において、復調部２１からの復調データに基づくデータ転送用クロックの生成を開始する。クロック生成部２２Ａにおいて生成されたデータ転送用クロックは、SAMチップ１２に供給される。
【０１１７】
さらに、クロック処理部２２では、伝送レート検出部２２Ｂが、ステップＳ２２において、復調部２１からの復調データの伝送レートの検出を開始して、ステップＳ２３に進み、伝送レートを検出することができたかどうかを判定する。ステップＳ２３において、伝送レートを検出することができていないと判定された場合、即ち、RFチップ３１において、復調部２１からの復調データとしてのパケットにおけるヘッダコードのすべての受信が、まだ完了していない場合、ステップＳ２３に戻る。
【０１１８】
また、ステップＳ２３において、伝送レートを検出することができたと判定された場合、即ち、RFチップ３１において、復調部２１からの復調データとしてのパケットにおけるヘッダコードのすべての受信が完了し、伝送レート検出部２２Ｂにおいてパケットのヘッダコードを検出することができた場合、ステップＳ２４に進み、伝送レート検出部２２Ｂは、データバッファ２３を制御することにより、データバッファ２３に記憶された復調データとしてのパケットの、SAMチップ１２への転送を開始させる。
【０１１９】
ここで、SAMチップ１２は、RFチップ１１からの復調データの転送が開始されると、その復調データの取り込み処理を開始する。
【０１２０】
そして、ステップＳ２５に進み、符号誤り検出部４１は、復調部２１からの復調データに誤りがあるかどうかを判定する。ステップＳ２５において、復調部２１からの復調データに誤りがないと判定された場合、ステップＳ２６に進み、クロック処理部２２は、復調部２１からの復調データとしてのパケットのすべてが、RFチップ３１（のデータバッファ２３）からSAMチップ１２に転送されたかどうかを判定する。
【０１２１】
ステップＳ２６において、パケットのすべてが、RFチップ３１からSAMチップ１２に転送されたと判定された場合、処理を終了する。
【０１２２】
また、ステップＳ２６において、パケットのすべてが、まだ、RFチップ３１からSAMチップ１２に転送されていないと判定された場合、ステップＳ２５に戻り、以下、同様の処理が繰り返される。
【０１２３】
一方、ステップＳ２５において、復調部２１からの復調データに誤りがあると判定された場合、ステップＳ２７に進み、符号誤り検出部４１は、誤り検出信号を、SAMチップ１２に供給することにより、復調データに誤りがある旨を、SAMチップ１２に通知し、処理を終了する。
【０１２４】
ここで、SAMチップ１２は、RFチップ３１から誤り検出信号が供給されると、取り込み処理を中止し、新たな復調データの取り込み処理を開始することができるように、その内部状態を初期化する。
【０１２５】
以上のように、RFチップ３１において、RFチップ１１と同様に、伝送レートの検出直後に、パケットの、SAMチップ１２への転送を開始するので、ICカード２で行われる処理の処理時間を短縮することができる。さらに、RFチップ３１では、チェックコードなしで誤りを検出し、誤りを検出した場合には、その旨を、SAMチップ１２に通知して、取り込み処理を中止させるようにしたので、その後に、リーダライタ１からICカード２に正常なパケットが送信されてきた場合に、ICカード２では、RFチップ３１で正常なパケットを受信して、SAMチップ１２に転送し、SAMチップ１２では、RFチップ３１から転送されてくる正常なパケットを取り込むことができる。
【０１２６】
次に、図１２は、本発明を適用したICカードシステムのさらに他の実施の形態の構成例を示している。
【０１２７】
なお、図中、図２の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。即ち、図１２のICカードシステムは、リーダライタ１とICカード２とで構成される点で図２のICカードシステムと共通する。さらに、図１２のICカード２は、アンテナ２ＡとSAMチップ１２とを備える点でも、図２のICカード２と共通する。但し、図１２のICカード２は、RFチップ１１に代えて、RFチップ５１を備える点で、図２の場合と相違する。
【０１２８】
RFチップ５１は、図２のRFチップ１１と同一の処理を行う他、図８のRFチップ３１と同様に、受信した信号について、チェックコードなしで検出することができる誤りを検出し、誤りを検出した場合には、その旨を、SAMチップ１２に通知することで、SAMチップ１２による取り込み処理を中止させるようになっている。
【０１２９】
但し、図８のRFチップ３１は、誤り検出信号をSAMチップ１２に供給することにより、誤りを検出した旨をSAMチップ１２に通知するようになっていたが、図１２のRFチップ５１は、SAMチップ１２へのデータ転送用クロックの供給を停止することで、誤りを検出した旨をSAMチップ１２に通知するようになっている。
【０１３０】
即ち、図１３は、図１２のRFチップ５１の構成例を示している。
【０１３１】
なお、図中、図１０のRFチップ３１の場合と対応する部分には、同一の符号を付してあり、以下では、その説明は、適宜省略する。即ち、RFチップ３１は、復調部２１、クロック処理部２２、データバッファ２３、および符号誤り検出部４１を備える点で、図１０のRFチップ３１と共通するが、スイッチ６１を新たに備える点で、図１０のRFチップ３１と相違する。
【０１３２】
スイッチ６１は、符号誤り検出部４１の出力に応じてオンまたはオフになり、これにより、クロック処理部２２（のクロック生成部２２Ａ）によるデータ転送用クロックの、SAMチップ１２への供給がオンまたはオフされるようになっている。
【０１３３】
即ち、スイッチ６１は、符号誤り検出部４１が誤り検出信号を出力していないときにはオンになり、これにより、クロック処理部２２が出力するデータ転送用クロックは、スイッチ６１を介して、SAMチップ１２に供給される。
【０１３４】
一方、スイッチ６１は、符号誤り検出部４１が誤り検出信号を出力したときにはオフになり、これにより、クロック処理部２２が出力するデータ転送用クロックの、SAMチップ１２への供給は停止される。即ち、SAMチップ１２へのデータ転送用クロックの供給が停止されることで、誤りがあった旨が、SAMチップ１２に通知される。
【０１３５】
ここで、図１２の実施の形態では、SAMチップ１２は、RFチップ５１からのデータ転送用クロックの供給が停止されると、取り込み処理を中止し、新たな復調データの取り込み処理を開始することができるように、その内部状態を初期化する。
【０１３６】
以上のように、RFチップ５１からSAMチップ１２へのデータ転送用クロックの供給を停止することで、誤りがあった旨を、SAMチップ１２に通知することにより、図８の実施の形態のように、RFチップ３１からSAMチップ１２への誤り検出信号の供給を行うための専用の接続線で、RFチップ５１とSAMチップ１２とを接続する必要がない。
【０１３７】
なお、図１３のRFチップ５１では、SAMチップ１２へのデータ転送用クロックの供給を停止することで、誤りがあった旨を、SAMチップ１２に通知するようにしたが、その他、例えば、データ転送用クロックとしては使用されない周波数のクロックを、SAMチップ１２に供給することで、誤りがあった旨を、SAMチップ１２に通知することも可能である。
【０１３８】
さらに、本明細書においてフローチャートを参照して説明した処理ステップは、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、必要に応じて、並列的あるいは個別に実行することが可能である。
【０１３９】
また、本実施の形態では、本発明をICカードシステムに適用した場合について説明したが、本発明は、その他、例えば、ICカードの機能を有するICチップや、そのICチップを内蔵する携帯電話機その他の近接通信を行う装置に適用可能である。
【０１４０】
さらに、本実施の形態では、変調方式として、ASKを採用したが、変調方式は、ASKに限定されるものではなく、例えば、PSK(Phase Shift Keying)変調やQAM(Quadrature Amplitude Modulation)変調その他であっても良い。
【０１４１】
また、データを符号化する符号も、マンチェスタ符号に限定されるものではなく、その他、例えば、モディファイドミラーや、NRZ(Non Return to Zero)等であっても良い。
【０１４２】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【０１４３】
【図１】２つのチップで構成されるICカードにおいて、パケットを受信してRFチップからSAMチップに転送するまでに要する時間を説明する図である。
【図２】本発明を適用したICカードシステムの第１実施の形態の構成例を示すブロック図である。
【図３】パケットのフォーマットを示す図である。
【図４】RFチップ１１の構成例を示すブロック図である。
【図５】RFチップ１１の動作を説明するためのフローチャートである。
【図６】パケットを受信してRFチップ１１からSAMチップ１２に転送するまでに要する時間を説明する図である。
【図７】ヘッダコードが誤検出された場合のRFチップ１１とSAMチップ１２の処理を説明するための図である。
【図８】本発明を適用したICカードシステムの第２実施の形態の構成例を示すブロック図である。
【図９】ヘッダコードが誤検出された場合のRFチップ３１とSAMチップ１２の処理を説明するための図である。
【図１０】RFチップ３１の構成例を示すブロック図である。
【図１１】RFチップ３１の動作を説明するためのフローチャートである。
【図１２】本発明を適用したICカードシステムの第３実施の形態の構成例を示すブロック図である。
【図１３】RFチップ５１の構成例を示すブロック図である。
【符号の説明】
【０１４４】
１  リーダライタ，  １Ａ  アンテナ，  ２  ICカード，  ２Ａ  アンテナ，  １１  RFチップ，  １２  SAMチップ，  ２１  復調部，  ２２  クロック処理部，  ２２Ａ  クロック生成部，  ２２Ｂ  伝送レート検出部，  ２３  データバッファ，  ３１  RFチップ，  ４１  符号誤り検出部，  ５１  RFチップ，  ６１  スイッチ
【図１】
0004758164.tif 000002
【図２】
0004758164.tif 000003
【図３】
0004758164.tif 000004
【図４】
0004758164.tif 000005
【図５】
0004758164.tif 000006
【図６】
0004758164.tif 000007
【図７】
0004758164.tif 000008
【図８】
0004758164.tif 000009
【図９】
0004758164.tif 000010
【図１０】
0004758164.tif 000011
【図１１】
0004758164.tif 000012
【図１２】
0004758164.tif 000013
【図１３】
0004758164.tif 000014