(57)【特許請求の範囲】
【請求項１】
入力端子と、この入力端子に接続した第１のスイッチング素子と、この第１のスイッチング素子に接続した第２のスイッチング素子と、前記第１のスイッチング素子と前記第２のスイッチング素子との接続点にその一次側を接続したトランスと、このトランスの二次側に接続したコイルとコンデンサとの直列体からなるローパスフィルターと、前記コイルと前記コンデンサとの接続点に接続した出力端子と、この出力端子にその第１入力端を接続した比較器と、この比較器の第２入力端に接続した交流信号発生源と、前記比較器の出力端と前記第１のスイッチング素子及び第２のスイッチング素子の制御端子との間に接続した一時的振幅発生許容手段とを備え、この一時的振幅発生許容手段は、パルス発生源とこのパルス発生源にそれらのクロックパルス入力端を接続した第１のフリップフロップ回路及び第２のフリップフロップ回路とを有し、この第１のフリップフロップ回路及び第２のフリップフロップ回路のクリア入力端には比較器の出力端を接続し、前記第１のフリップフロップ回路の出力端は前記第１のスイッチング素子の制御端子に接続し、前記第２のフリップフロップ回路の出力端は前記第２のスイッチング素子の制御端子に接続した電源装置。
【請求項２】
入力端子と、この入力端子に接続した第１のスイッチング素子と、この第１のスイッチング素子に接続した第２のスイッチング素子と、前記第１のスイッチング素子と前記第２のスイッチング素子との接続点に接続したコイルとコンデンサとの直列体からなるローパスフィルターと、前記コイルと前記コンデンサとの接続点にその一次側を接続したトランスと、このトランスの二次側に接続した出力端子と、この出力端子にその第１入力端を接続した比較器と、この比較器の第２入力端に接続した交流信号発生源と、前記比較器の出力端と前記第１のスイッチング素子及び第２のスイッチング素子の制御端子との間に接続した一時的振幅発生許容手段とを備え、この一時的振幅発生許容手段は、パルス発生源とこのパルス発生源にそれらのクロックパルス入力端を接続した第１のフリップフロップ回路及び第２のフリップフロップ回路とを有し、この第１のフリップフロップ回路及び第２のフリップフロップ回路のクリア入力端には比較器の出力端を接続し、前記第１のフリップフロップ回路の出力端は前記第１のスイッチング素子の制御端子に接続し、前記第２のフリップフロップ回路の出力端は前記第２のスイッチング素子の制御端子に接続した電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンター等に用いられる電源装置に関するものである。
【背景技術】
【０００２】
従来この種の電源装置は、図９に示されるように、ＤＣ電源２には、入力端子１を介してトランジスタ３，４を接続し、このトランジスタ３，４の接続点にはトランス５及びローパスフィルター６を介して出力端子７、プリンターのローラ等の負荷８が接続されている。
【０００３】
そして、図１０（ａ）に示すような出力端子７の電圧を電圧検出回路９で検出して比較器１０の負入力端に入力し、理想の出力電圧信号を出力する交流信号発生源１１をその正入力端に入力することで比較を行う。そうすると、図１０（ｂ）に示すようなパルス波形出力電圧を得ることができる。この出力電圧をトランジスタ３，４のベースに入力することにより、ＤＣ電源２の電圧をパルス状にし、フィードバックされた電圧をトランス５に入力していた。
【０００４】
なお、この出願に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開平１０−２９５０８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような従来の電源装置では、スイッチング素子におけるスイッチング損失が問題となっていた。
【０００６】
すなわち、上記従来の構成においては、実際には電圧検出回路９や交流信号発生源１１からリップル電圧などが図１０（ｂ）に示されるパルス波形に印加され、図１０（ｂ）における間隔ｄにおいて、図２（ｂ）に示すような多数の振幅を持った電圧がスイッチング素子３，４のベースに入力されてしまう（図２（ａ）は図１０（ｂ）の間隔ｄを拡大したもの）。そうすると、不必要にスイッチング素子３，４がスイッチしてしまい（例えば、図２（ｂ）に示す出力波形のハイの数だけトランジスタ３がスイッチし、ローの数だけトランジスタ４がスイッチしてしまい）、スイッチング損失が大きくなってしまっていた。
【０００７】
そこで本発明は、パルス波形電圧をトランス等に入力する電源装置において、スイッチング損失の低減を目的とする。
【課題を解決するための手段】
【０００８】
そして、この目的を達成するために本発明は、入力端子と、この入力端子に接続した第１のスイッチング素子と、この第１のスイッチング素子に接続した第２のスイッチング素子と、前記第１のスイッチング素子と前記第２のスイッチング素子との接続点にその一次側を接続したトランスと、このトランスの二次側に接続したコイルとコンデンサとの直列体からなるローパスフィルターと、前記コイルと前記コンデンサとの接続点に接続した出力端子と、この出力端子にその第１入力端を接続した比較器と、この比較器の第２入力端に接続した交流信号発生源と、前記比較器の出力端と前記第１のスイッチング素子及び第２のスイッチング素子の制御端子との間に接続した一時的振幅発生許容手段とを備え、この一時的振幅発生許容手段は、パルス発生源とこのパルス発生源にそれらのクロックパルス入力端を接続した第１のフリップフロップ回路及び第２のフリップフロップ回路とを有し、この第１のフリップフロップ回路及び第２のフリップフロップ回路のクリア入力端には比較器の出力端を接続し、前記第１のフリップフロップ回路の出力端は前記第１のスイッチング素子の制御端子に接続し、前記第２のフリップフロップ回路の出力端は前記第２のスイッチング素子の制御端子に接続した電源装置としたものである。
【発明の効果】
【０００９】
本発明の電源装置は、比較器の出力端と第１、第２のスイッチング素子の制御端子との間に、パルス発生源とこれに接続したフリップフロップ回路とを有した一時的振幅発生許容手段を設けることにより、無駄なスイッチングを低減し、スイッチング損失を低減させることができる。
【発明を実施するための最良の形態】
【００１０】
（実施の形態１）
以下、本発明の実施の形態１における電源装置について図面を参照しながら説明する。
【００１１】
図１において、ＤＣ電源１３には、入力端子１２を介してｎｐｎ型トランジスタ１４のコレクタを接続し、このトランジスタ１４のエミッタにはｐｎｐ型トランジスタ１５のエミッタを接続している。そして、トランジスタ１５のコレクタはグランドに接続し、トランジスタ１４とトランジスタ１５の接続点にはトランス１６の一次コイル１６Ａを接続し、この一次コイル１６Ａの他端には基準電圧素子１７を接続している。
【００１２】
一方トランス１６の二次コイル１６Ｂにはコイル１８Ａとコンデンサ１８Ｂとの直列回路からなるローパスフィルター１９を接続し、トランス１６とコンデンサ１８Ｂとの接続点はグランドに接続している。そして、コイル１８Ａとコンデンサ１８Ｂとの接続点には出力端子２０を接続し、この出力端子２０にはプリンターの帯電ローラ等の負荷２１を接続している。
【００１３】
そして、出力端子２０の電圧を、コンデンサ２２，２３の直列体から構成した電圧検出回路２４を介して比較器２５の負入力端に接続し、理想の出力電圧信号を出力する交流信号発生源２６をその正入力端に接続している。
【００１４】
そして、比較器２５の出力端子をＤフリップフロップ５１のクリア入力端子及びＮＯＴ回路２８の入力端子に接続する。ＮＯＴ回路２８の出力端子にはＤフリップフロップ５２のクリア入力端子を接続し、Ｄフリップフロップ５１の正出力端子には、トランジスタ１４のベース、Ｄフリップフロップ５２の反転出力端子には、トランジスタ１５のベースを接続している。そして、Ｄフリップフロップ５１、Ｄフリップフロップ５２のそれぞれのＣＰ（クロックパルス）入力には、パルス発生源３０の出力を接続しており、Ｄフリップフロップ５１、Ｄフリップフロップ５２のそれぞれのＤ入力端子には常時ハイモード３２を接続している。
【００１５】
ここで、動作原理について説明する。
【００１６】
まず、ＤＣ電源１３から発生した電流が入力端子１２を介してトランジスタ１４のコレクタの方へ流れる。このとき、トランジスタ１４およびトランジスタ１５のベースのハイ・ローの動作に関しては後に詳しく示すが、トランジスタ１４のベースがハイの時にはトランジスタ１５のベースもハイとなっており、逆にトランジスタ１４のベースがローの時にはトランジスタ１５のベースもローとなるよう設定している。
【００１７】
トランジスタ１４およびトランジスタ１５のベースがハイの時には、ｎｐｎ型トランジスタ１４のコレクタ、エミッタ間は導通状態、ｐｎｐ型トランジスタ１５のエミッタ、コレクタ間は非導通状態となっている。この状態においては、ＤＣ電源１３から発生した電流はトランジスタ１４のコレクタ、エミッタを流れ、基準電圧素子１７にまで流れる。このときトランス１６の一次コイル１６Ａには陽極から陰極方向に電流が流れ、二次コイル１６Ｂの陽極がプラスの電位に誘起される。
【００１８】
一方、トランジスタ１４およびトランジスタ１５のベースがローの時には、ｎｐｎ型トランジスタ１４のコレクタ、エミッタ間は非導通状態、ｐｎｐ型トランジスタ１５のエミッタ、コレクタ間は導通状態となっている。この状態においては、基準電圧素子１７からの電流はトランジスタ１５のエミッタ、コレクタ間を流れ、トランジスタ１５のコレクタに接続されたグランドにまで流れる。このときトランス１６の一次コイル１６Ａには陰極から陽極方向に電流が流れ、二次コイル１６Ｂの陽極がマイナスの電位に誘起される。
【００１９】
このようにして二次コイル１６Ｂの両端に発生した電圧波形は、コイル１８Ａとコンデンサ１８Ｂにより構成されたローパスフィルター１９でその高周波分が除去され（図１０（ａ）に示すようなサインカーブとなり）、出力端子２０に出力される。
【００２０】
この出力端子２０の電圧波形は電圧検出回路２４を構成するコンデンサ２２、コンデンサ２３で分圧され、その内のコンデンサ２３の両端電圧を比較器２５の負入力端に入力する。一方、この比較器２５の正入力端には、交流信号発生源２６から発生させた理想の電圧波形を入力する。
【００２１】
そして、交流信号発生源２６からの電圧がコンデンサ２３の両端電圧よりも高い場合にはハイとなり、低い場合にはローとなるような出力が、比較器２５から出力される。この出力波形には、電圧検出回路２４や交流信号発生源２６からのリップル電圧が印加されてしまうため、図２（ｂ）に示すような波形となっている。
【００２２】
この波形が、トランジスタ１４、トランジスタ１５のベースのハイ、ローを決定する一時的振幅発生許容手段３１に入力される。具体的には、この一時的振幅発生許容手段３１を構成しているＤフリップフロップ５１のクリア入力端子およびＮＯＴ回路２８の入力端子に入力される。このＮＯＴ回路２８の出力端子にはＤフリップフロップ５２のクリア入力端子を接続しており、Ｄフリップフロップ５１のＣＰ入力端子とＤフリップフロップ５２のＣＰ入力端子には、図２（ｃ）に示すようなパルス発生源３０の信号が入力される。そして、Ｄフリップフロップ５１の正出力端子によりトランジスタ１４のベースのハイ、ローが決定され、Ｄフリップフロップ５２の反転出力端子によりトランジスタ１５のベースのハイ、ローが決定される。
【００２３】
例えば、比較器２５の出力（図２（ｂ））がハイで、且つパルス発生源３０の出力（図２（ｃ））がロー状態からハイ状態に移行したとき、Ｄフリップフロップ５１の正出力端子の出力（図２（ｄ））はハイ状態となり、比較器２５の出力がローになるまでこのハイ状態を継続し、トランジスタ１４をＯＮし続ける。
【００２４】
その間、Ｄフリップフロップ５２のクリア入力端子には、反転回路２８からロー信号が入力され続け、Ｄフリップフロップ５２の反転出力端子の出力（図２（ｅ））はハイ状態を維持し、トランジスタ１５は比較器２５の出力がロー状態、即ち反転回路２８からハイ信号が入力されるまでオフし続ける。
【００２５】
一方、比較器２５の出力（図２（ｂ））がロー状態、即ち反転回路２８の出力がハイ状態で、且つパルス発生源３０の出力（図２（ｃ））がロー状態からハイ状態に移行した時は、Ｄフリップフロップ５２の反転出力端子の出力（図２（ｅ））はロー状態となり、比較器２５の出力がハイ状態、即ち、反転回路２８の出力がローとになるまで継続し、トランジスタ１５をＯＮし続ける。
【００２６】
その間、Ｄフリップフロップ５１のクリア入力端子には、ロー信号が入力され続け、Ｄフリップフロップ５１の正出力端子はローを持続し、トランジスタ１４は比較器２５の出力がハイ状態になるまでオフし続ける。
【００２７】
このような信号がトランジスタ１４、およびトランジスタ１５のベースにそれぞれ入力されると、トランス１６の一次コイル１６Ａには図２（ｆ）のような電圧波形が入力される。
【００２８】
このような構成により、比較器２５の出力にリップル電圧などが印加されたとしても、図２（ｂ）のハイ、ローの数だけトランジスタ１４，１５がスイッチするのではなく、一時的振幅発生許容手段３１におけるパルス発生源３０がロー状態からハイ状態への移行する時にのみトランジスタ１４，１５のいずれか一方をＯＮし、且つ比較器２５の出力が反転するとパルス発生源３０の出力が次にロー状態からハイ状態へ移行する時までは、両トランジスタ１４，１５ともオフする構成としたため、スイッチング回数をパルス発生源の周波数以下に制限することができ、損失の低減を実現することができる。
【００２９】
なお、コイル１８Ａは、トランス１６の漏れインダクタンスで代用することができる。
【００３０】
また、コンデンサ１８Ｂは、出力端子２０に接続される負荷２１の容量成分で代用することもできる。
【００３１】
（実施の形態２）
以下、本発明の実施の形態２における電源装置について図面を参照しながら説明する。
【００３２】
なお、実施の形態１と同様の構成を有するものについては、同一符号を付してその説明を省略する。
【００３３】
図３において、入力端子１２にはＮ型ＦＥＴ４０のドレインを接続し、このＮ型ＦＥＴ４０のソースをＮ型ＦＥＴ４１のドレインに接続し、このＮ型ＦＥＴ４１のゲートには、Ｄフリップフロップ５２の反転出力端子ではなく、Ｄフリップフロップ５２の正出力端子を接続した点である。トランジスタ４１のドレイン、ソース間は、そのゲートがハイ状態のときに電流を流すことができるため、Ｄフリップフロップ５２の反転出力端子ではなく、正出力端子を接続している。
【００３４】
この構成により、トランジスタよりもスイッチングスピードの速いＮ型ＦＥＴ４０，４１を用いた分、スイッチングロスを低減することができる。
【００３５】
さらに、Ｎ型ＦＥＴ４０，４１が寄生ダイオードを有するため、Ｎ型ＦＥＴ４０のソースと、Ｎ型ＦＥＴ４１のドレインの接合点がＤＣ電源１３より高い電位、あるいはグランドより低い電位になることがなく、トランス１６からの逆起電圧に対する耐圧性を保つことができる。
【００３６】
なお、図４に示すごとく、ローパスフィルター１９の代わりに、Ｎ型ＦＥＴ４０のソースにその陽極を接続し、一次コイル１６Ａにその陰極を接続したコイル１８Ｃと、一次コイル１６Ａに一端を接続し、Ｎ型ＦＥＴ４１のソースに他端を接続したコンデンサ１８Ｄとを有するローパスフィルター１９Ｂを設けてもかまわない。
【００３７】
トランス１６が昇圧トランスの場合、ローパスフィルター１９Ｂをトランス１６の二次側でなく、一次側に設けるメリットとしては、まず、昇圧トランスの場合、一次コイル１６Ａの電流量は二次コイル１６Ｂよりも流れる電流量が多いため、ローパスフィルター１９Ｂにおけるコイル１８Ｃにより、その電流量を大幅に制限する必要が無く、コイル１８Ｃのインダクタンスを小さくすることができる。そのため、コイル１８Ｃの巻数を減らし、小型化を可能とすることができる。また、コイル１８Ｃの巻数を減らすことにより、巻線間容量を小さくすることができ、巻線間容量に流れる電流を低減することができるため、損失を小さくすることができる。さらに、昇圧トランスの場合、一次側の電圧は低いため、ローパスフィルター１９Ｂと周囲の部品間との絶縁距離を小さくすることができる。
【００３８】
（実施の形態３）
以下、本発明の実施の形態３における電源装置について図面を参照しながら説明する。
【００３９】
なお、実施の形態２と同様の構成を有するものについては、同一符号を付してその説明を省略する。
【００４０】
図５において、入力端子１２には２つの一次コイル３４Ａ，３４Ｂと二次コイル３４Ｃとを有するトランス３４を接続し、一次コイル３４Ａの陽極と一次コイル３４Ｂの陰極とを入力端子に接続するとともに、一次コイル３４Ａの陰極をＮ型ＦＥＴ３５のドレイン、一次コイル３４Ｂの陽極をＮ型ＦＥＴ３６のドレインに接続した点である。
【００４１】
ここで、動作原理の説明をする。
【００４２】
交流信号発生源２６からの電圧がコンデンサ２３の両端電圧よりも高い場合、比較器２５の出力はハイ状態となっており、パルス発生源３０がロー状態からハイ状態に移行したときにＤフリップフロップ５１の正出力端子の出力がハイとなる。Ｄフリップフロップ５１の正出力端子の出力がハイとなると、その出力がＮ型ＦＥＴ３５のゲートに入力され導通状態となり、ＤＣ電源１３からＮ型ＦＥＴ３５のソースに接続したアースに向けて電流が流れる。このときトランス３４の一次コイル３４Ａには陽極から陰極方向に電流が流れ、二次コイル３４Ｃの陽極がプラスの電位に誘起される。
【００４３】
一方、交流信号発生源２６からの電圧がコンデンサ２３の両端電圧よりも低い場合、比較器２５の出力はローとなっており、パルス発生源３０がロー状態からハイ状態に移行したときにＤフリップフロップ５２の正出力端子の出力がハイとなる。Ｄフリップフロップ５２の正出力端子の出力がハイとなると、その出力がＮ型ＦＥＴ３６のゲートに入力され導通状態となり、ＤＣ電源１３からＮ型ＦＥＴ３６のソースに接続したアースに向けて電流が流れる。このときトランス３４の一次コイル３４Ｂには陰極から陽極方向に電流が流れ、二次コイル３４Ｃの陽極がマイナスの電位に誘起される。
【００４４】
このように、二つの一次コイル３４Ａ，３４Ｂを設け、且つその陽極と陰極とを接続したことにより、一次側の電圧振幅は２倍となるため二次コイルの巻き数を実施の形態２の半分にしても、同電位の出力を得ることができる。そして、電圧振幅が２倍となる分、電流量を半分にしても同じ電力を得ることができるため、一次コイル３４Ａ，３４Ｂに流れる電流を半分にすることができ、結果として一次コイル３４Ａ，３４ＢおよびＮ型ＦＥＴ３５，３６の温度上昇を下げることができる。
【００４５】
（実施の形態４）
以下、本発明の実施の形態４における電源装置について図面を参照しながら説明する。
【００４６】
なお、実施の形態１と同様の構成を有するものについては、同一符号を付してその説明を省略する。
【００４７】
図６において、コンデンサ２２とコンデンサ２３との接続点には比較器２５のみならず比較器３７の負入力端を接続し、比較器３７の正入力端には交流信号発生源２６からの電圧を分圧する二つの抵抗３８，３９の接続点を接続している。
【００４８】
そして、比較器２５の出力端子はＮＯＴ回路２８には接続せず、Ｄフリップフロップ５１のクリア入力端子のみに接続し、ＮＯＴ回路２８の入力端子には比較器３７の出力端子を接続している。
【００４９】
ここで、動作原理を説明する。
【００５０】
交流信号発生源２６の電圧がコンデンサ２３の両端電圧よりも高い場合、比較器２５の出力はハイとなっており、パルス発生源３０がロー状態からハイ状態へ移行したときにＤフリップフロップ５１の正出力端子の出力がハイ状態となり、ｎｐｎ型トランジスタ１４のベースがハイ状態となる。
【００５１】
一方、交流信号発生源２６の電圧を分圧した抵抗３９の両端電圧が、コンデンサ２３の両端電圧よりも低い場合、比較器３７の出力はローとなっており、パルス発生源３０がロー状態からハイ状態に移行したときにＤフリップフロップ５２の反転出力端子の出力がロー状態となり、ｐｎｐ型トランジスタ１５のベースがローとなる。
【００５２】
このような構成により、コンデンサ２３の両端電圧よりも交流信号発生源２６の電圧が少しでも低くなったときにトランジスタ１５のベースをローにするのではなく、分圧した抵抗３９の両端電圧よりも低くなったときに初めてトランジスタ１５のベースをローさせる構成としたため、コンデンサ２３の両端電圧が抵抗３９の両端電圧以上、交流信号発生源２６の電圧以下の時にはトランジスタ１４，１５の双方がオフ状態となり、不要なスイッチング動作を減少させることができる。
【００５３】
（実施の形態５）
以下、本発明の実施の形態５における電源装置について図面を参照しながら説明する。
【００５４】
なお、実施の形態１と同様の構成を有するものについては、同一符号を付してその説明を省略する。
【００５５】
図７において、トランス１６の一次側には制御巻き線１６Ｃを設け、この制御巻き線１６Ｃの陰極側をグランドに接続し、陽極側をコイル４３の陰極側に接続する。そして、このコイル４３の陽極をコンデンサ４４の一端に接続するとともに、電圧検出回路４８を構成するコンデンサ４６の一端に接続している。コンデンサ４４の他端はグランドに接続し、コンデンサ４６の他端はコンデンサ４７に接続している。そして、このコンデンサ４６とコンデンサ４７との接続点は比較器２５の負入力端に接続している。
【００５６】
このような構成により、出力端子２０の電圧を直接電圧検出器４８が受けるのではなく、擬似的に出力電圧を検出した制御巻き線１６Ｃからの電圧を、ローパスフィルター１９を通して電圧検出器４８が受けるため、トランス１６における二次側と一次側の電位差をコンデンサ４６が受けることがなく、コンデンサ４６の耐圧性を確保することができる。
【００５７】
（実施の形態６）
以下、本発明の実施の形態６における電源装置について図面を参照しながら説明する。
【００５８】
なお、実施の形態１と同様の構成を有するものについては、同一符号を付してその説明を省略する。
【００５９】
図８において、比較器２５の出力端子はＮＯＴ回路２８の入力端子とＡＮＤ回路５３の一方の入力端子に接続し、ＮＯＴ回路２８の出力端子は、ＡＮＤ回路５４の一方の入力端子に接続する。ＡＮＤ回路５３、ＡＮＤ回路５４の他方の入力端子には、パルス発生源３０の出力端子を接続する。
【００６０】
そして、ＡＮＤ回路５３の出力は、Ｄフリップフロップ５１のクリア入力端子に接続し、ＡＮＤ回路５４の出力は、Ｄフリップフロップ５２のクリア入力端子に接続する。
【００６１】
そして、Ｄフリップフロップ５１とＤフリップフロップ５２のＣＰ端子には、直列に接続したＮＯＴ回路５５とＮＯＴ回路５６とを介してパルス発生源３０を接続している。
【００６２】
ここで、動作原理を説明する。
【００６３】
ＡＮＤ回路５３において、比較器２５の出力の信号は、パルス発生源３０の信号と比較され、どちらの信号もハイ状態の時にのみ、ＡＮＤ回路５３がＤフリップフロップ５１のクリア入力端子にハイ信号を入力する。又、ＡＮＤ回路５４において、ＮＯＴ回路２８の出力信号もパルス発生源３０の信号と比較され、どちらの信号もハイ状態の時にのみ、ＡＮＤ回路５４がＤフリップフロップ５２のクリア入力をハイにする。
【００６４】
従って、パルス発生源３０の信号がローの時は、どちらのＤフリップフロップ５１，５２のクリア入力もローとなり、トランジスタ１４もトランジスタ１５も動作しない。
【００６５】
ＮＯＴ回路５５、ＮＯＴ回路５６は、パルス発生源３０からの信号を遅延させてＣＰ端子へ入力するためのものである。即ち、Ｄフリップフロップ５１，５２を正常に動作させるためには、ＣＰ端子への入力時をクリア入力端子への入力時より遅らせる必要がある。これは、クリア入力端子にパルス発生源３０からのハイ信号が到達していない段階において、パルス発生源３０の信号がローからハイに移行したことをＣＰ端子が検知したとしても、クリア入力端子においては以前ロー信号が入力されているため、出力に反映されない結果となってしまうのを防ぐためである。
【００６６】
パルス発生源３０とＤフリップフロップ５１，５２のクリア入力端子との間には、それぞれＡＮＤ回路５３，５４を介在させているため、その分遅延を生じさせている。そのため、ＮＯＴ回路５５，５６をＤフリップフロップ５１，５２のＣＰ端子とパルス発生源３０との間に介在させることにより、意識的に遅延を生じさせ、ＣＰ端子入力時をクリア端子入力時よりも遅延させることにより、Ｄフリップフロップ５１，５２を正常に動作させることを可能としている。
【００６７】
このような構成を利用することで、フィルターに使用するインダクタンスやトランスの漏れインダクタンスに合わせて休止時間や周期を適切にすることが可能となり、比較器２５の出力が長時間ハイモードやローモードを維持することがあっても、磁気回路の飽和による波形の大きな歪みを阻止することができる。
【産業上の利用可能性】
【００６８】
本発明の電源装置は、無駄なスイッチングを低減し、スイッチング損失を低減させることができるという効果を有し、プリンター等、各種電気機器において有用である。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施の形態１における電源装置の回路図
【図２】（ａ）〜（ｆ）は本発明の実施の形態１における電源装置の動作波形図
【図３】本発明の実施の形態２における電源装置の回路図
【図４】本発明の実施の形態２の変形例を示す回路図
【図５】本発明の実施の形態３における電源装置の回路図
【図６】本発明の実施の形態４における電源装置の回路図
【図７】本発明の実施の形態５における電源装置の回路図
【図８】本発明の実施の形態６における電源装置の回路図
【図９】従来の電源装置の回路図
【図１０】（ａ），（ｂ）は従来の電源装置の理想波形図
【符号の説明】
【００７０】
１２  入力端子
１４  第１のスイッチング素子（トランジスタ）
１５  第２のスイッチング素子（トランジスタ）
１６  トランス
１９  ローパスフィルター
２０  出力端子
２５  比較器
２６  交流信号発生源
３１  一時的振幅発生許容手段
【図１】
0004682813.tif 000002
【図２】
0004682813.tif 000003
【図３】
0004682813.tif 000004
【図４】
0004682813.tif 000005
【図５】
0004682813.tif 000006
【図６】
0004682813.tif 000007
【図７】
0004682813.tif 000008
【図８】
0004682813.tif 000009
【図９】
0004682813.tif 000010
【図１０】
0004682813.tif 000011