(57)【特許請求の範囲】
【請求項１】
周波数シフトキーイング通信方式又は振幅シフトキーイング通信方式を用いるＩＣを搭載した媒体からの信号をアンテナを介して受信する受信装置において、
前記媒体から前記アンテナを介して受信した信号から、特定の周波数のキャリアであるサブキャリアを検出して出力するサブキャリア検出回路部と、
該サブキャリア検出回路部から出力された信号をＡ／Ｄ変換して出力するＡ／Ｄ変換回路部と、
該Ａ／Ｄ変換回路部の出力信号から、あらかじめ設定された周期の信号を抽出し、該抽出した信号における信号レベルの変異エッジを出力する変異エッジ検出回路部と、
該変異エッジ検出回路部から前記変異エッジが出力されると前記サブキャリアの周期に相当する時間、所定の信号レベルのパルス信号を生成して出力する波形整形回路部と、
該波形整形回路部の出力信号を解析して前記媒体から出力されたデータを抽出するデータ抽出回路部と、
を備えることを特徴とする受信装置。
【請求項２】
前記波形整形回路部は、前記生成したパルス信号の各パルスの終端エッジをそれぞれ所定の時間早める補正を行って前記データ抽出回路部に出力することを特徴とする請求項１記載の受信装置。
【請求項３】
前記変異エッジ検出回路部、波形整形回路部及びデータ抽出回路部は、１つのＩＣに集積されることを特徴とする請求項１又は２記載の受信装置。
【請求項４】
周波数シフトキーイング通信方式又は振幅シフトキーイング通信方式を用いるＩＣを搭載した媒体から受信した信号に対するデータ復調方法において、
前記媒体から受信した信号から特定の周波数のキャリアであるサブキャリアを検出し、
該検出したサブキャリアをＡ／Ｄ変換し、
該Ａ／Ｄ変換した信号から、あらかじめ設定された周期の信号を抽出し、
該抽出した信号における信号レベルの変異エッジの検出を行い、
該変異エッジが検出されると前記サブキャリアの周期に相当する時間、所定の信号レベルのパルス信号を生成し、
該生成したパルス信号から前記媒体からのデータを得ることを特徴とするデータ復調方法。
【請求項５】
前記生成したパルス信号の各パルスの終端エッジをそれぞれ所定の時間早める補正を行い、該補正して得られた信号から前記媒体からのデータを得ることを特徴とする請求項４記載のデータ復調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数シフトキーイング通信方式又は振幅シフトキーイング通信方式を用いるＩＣを搭載した媒体からの信号を受信する受信装置及び受信信号のデータ復調方法に関し、特に、ＩＣカードやＩＣタグ等のような媒体に対してデータ読み出し及び／又は書き込みを行うリーダ及び／又はライタにおける受信装置及び受信信号のデータ復調方法に関する。
【背景技術】
【０００２】
ＩＣを搭載したＩＣカードやＩＣタグ等のような記録媒体とデータのやり取りを行うＩＣを搭載したリーダ／ライタが多く利用されている。該リーダ／ライタには、前記記録媒体とデータ送受信を行うためにアンテナが取り付けられており、該アンテナから発せられる電磁波により、該記録媒体に誘導電流が流れる。該誘導電流を電源にして前記記録媒体が動作し、該記録媒体は、所望の返答を電磁波に乗せてリーダ／ライタに送信する。このような記録媒体との通信方式には、振幅シフトキーイング（以下、ＡＳＫと呼ぶ）通信方式、又は周波数シフトキーイング（以下、ＦＳＫと呼ぶ）通信方式が用いられている。
【０００３】
国際規格であるＩＳＯ１５６９３では、ＡＳＫ通信方式及びＦＳＫ通信方式による通信規格が用いられる。ＡＳＫ通信方式では無変調期間と、キャリア周波数による変調期間が存在し、該変調期間の有無に応じてそれぞれデータ値「１」と「０」に割り当てる。また、ＦＳＫ通信方式では２つの異なるキャリア周波数を持ち、キャリア周波数に応じてそれぞれデータ値「１」と「０」に割り当てる。なお、以下、このようなキャリアをサブキャリアと呼び、該サブキャリアを送信するために使用される搬送波を単にキャリアと呼ぶ。
従来、ＦＳＫ通信方式においては、記録媒体からの返答を受信する際に、帯域通過フィルタやノッチフィルタをアナログ回路又はデジタル回路で構成し、記録媒体からの返答信号に含まれる一方の周波数を持つパルスを除去して他方の周波数を持つパルスのみを検出し、包絡線検波回路等を使用して元のデータ値「１」と「０」を得た上で、ＣＰＵ等によりサンプリングしてデータ解析を行う。
【０００４】
ＡＳＫ通信方式においては、２つのサブキャリア周波数を使用せず、１つのサブキャリア周波数のみを使用するため、帯域フィルタやノッチフィルタは必ずしも必要ではない。包絡線検波回路等を使用して元のデータ値「１」と「０」を得た上で、ＣＰＵ等でサンプリングして解析を行っている。受信信号のサンプリングは、汎用マイコンを利用して、受信するデータ周波数よりも高速にサンプリングを行い、一度メモリにすべてのサンプリングデータを蓄積した上で解析を行う。
【０００５】
図３は、ＦＳＫ通信方式を用いるＩＣを搭載した記録媒体と通信を行うリーダ／ライタの内部構成例を示したブロック図である（例えば、特許文献１参照）。
図３において、矢印は記録媒体からの返答受信時におけるデータの流れを示しており、記録媒体への送信時のデータの流れは省略している。
記録媒体１１０からの返答は、パーソナルコンピュータ（以下、ＰＣと呼ぶ）１１１からの要求に応じて、記録媒体１１０とリーダ／ライタ１００のアンテナ１０１との間での誘導結合を利用してアンテナ１０１へと伝えられる。
アンテナ１０１によって検出される記録媒体１１０からの信号には、１つ、又は２つのある特定の周期を持つパルスであるサブキャリアが存在し、サブキャリア検出回路１０２によりサブキャリアのみの信号を得る。すなわち、前記のある特定のサブキャリアのみを抽出して、それ以外の周期を持つパルス、例えば前記キャリアやノイズ等を除去する。
【０００６】
ここで、一方の周波数を持つサブキャリアＡが存在する区間を記録媒体の返答におけるデータ値「１」、他方の周波数を持つサブキャリアＢが存在する区間をデータ値「０」とする。ＦＳＫ通信方式のデータ値「１」と「０」の割り当ては記録媒体が準拠する規格で規定されている。
サブキャリア除去回路１０３では、ＦＳＫ通信方式の場合にサブキャリアＡ若しくはサブキャリアＢのみを検出し、又はサブキャリアＡ若しくはサブキャリアＢのみを除去する。２つのサブキャリアのうち一方のみを検出、又は除去することで、ＡＳＫ通信方式と同様に、サブキャリアＡの存在する区間と存在しない区間からなる信号を得る。
包絡線検波回路１０４では、サブキャリア除去回路１０３で得た信号波形の包絡線を取り出す。包絡線検波回路１０４で包絡線を取り出すことにより、サブキャリアの存在した区間はデータ値「１」であることが明確になる。
Ａ／Ｄ変換回路１０５では、包絡線検波回路１０４で得た信号をデジタル信号に変換し、該デジタル信号は、ＣＰＵ１０６でサンプリングされ解析が行われる。ＣＰＵ１０６で解析された結果は、ＰＣ１１１に送られる。
【特許文献１】特開２００５−３８２２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＩＳＯ１５６９３規格において、キャリアの周波数は１３.５６ＭＨｚであり、ＦＳＫ通信方式におけるサブキャリアＡの周波数は４２３.７５ｋＨｚ、サブキャリアＢの周波数は４８４.２８ｋＨｚである。このように、サブキャリアＡ及びＢの周波数は近接しており、デジタル回路により精度良くサブキャリアの判別とデータ復調が行えることは、リーダ／ライタと記録媒体との通信品質を向上させる上で極めて重要である。ＩＳＯ１５６９３規格では誘導電流を利用して通信を行うことから、通信経路において通信性能を低下させる要因が多く存在する。このため、通信波形を補正するか、又は想定される周波数誤差を許容してサブキャリア判別を行う必要があった。
【０００８】
しかし、前記のような従来のリーダ／ライタでは、ＦＳＫ通信方式において一方のサブキャリア周波数を有するパルスのみを抽出又は除去するための帯域通過フィルタや、ノッチフィルタが必要であった。このような帯域通過フィルタやノッチフィルタによるサブキャリア周波数のフィルタリングでは、ＦＳＫ通信方式に採用される２つのサブキャリア周波数が近接する場合には、抽出又は除去が確実に行うことができなかった。更に通信環境によっては、サブキャリア周波数が必ずしも規格通りに得られるとは限らず、この場合も間違った信号を後の処理にかけることになっていた。
【０００９】
また、ＦＳＫ通信方式及びＡＳＫ通信方式において、サンプリングによってデータ値を検出するための復調信号を生成する包絡線検波回路を必要としていた。しかし、前記のようなフィルタ回路で間違った信号が生成されても、包絡線検波回路には補正する手段がなく、受信したデータの復調誤りを防ぐためにこのような補正機能を導入する必要があった。
また、図３のようなアナログ回路で形成したデータ復調回路では、コストの低下及び消費電力の低減を図ることができなかった。
【００１０】
本発明は、前記のような問題を解決するためになされたものであり、検出したサブキャリアをＡ／Ｄ変換してからデータ復調を行うようにして、低消費電力化、低コスト化及び高性能化を実現することができる受信装置及び受信信号のデータ復調方法を得ることを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係る受信装置は、周波数シフトキーイング通信方式又は振幅シフトキーイング通信方式を用いるＩＣを搭載した媒体からの信号をアンテナを介して受信する受信装置において、
前記媒体から前記アンテナを介して受信した信号から、特定の周波数のキャリアであるサブキャリアを検出して出力するサブキャリア検出回路部と、
該サブキャリア検出回路部から出力された信号をＡ／Ｄ変換して出力するＡ／Ｄ変換回路部と、
該Ａ／Ｄ変換回路部の出力信号から、あらかじめ設定された周期の信号を抽出し、該抽出した信号における信号レベルの変異エッジを出力する変異エッジ検出回路部と、
該変異エッジ検出回路部から前記変異エッジが出力されると前記サブキャリアの周期に相当する時間、所定の信号レベルのパルス信号を生成して出力する波形整形回路部と、
該波形整形回路部の出力信号を解析して前記媒体から出力されたデータを抽出するデータ抽出回路部と、
を備えるものである。
【００１２】
また、前記波形整形回路部は、前記生成したパルス信号の各パルスの終端エッジをそれぞれ所定の時間早める補正を行って前記データ抽出回路部に出力するようにした。
【００１３】
また、前記変異エッジ検出回路部、波形整形回路部及びデータ抽出回路部は、１つのＩＣに集積されるようにした。
【００１４】
また、この発明に係るデータ復調方法は、周波数シフトキーイング通信方式又は振幅シフトキーイング通信方式を用いるＩＣを搭載した媒体から受信した信号に対するデータ復調方法において、
前記媒体から受信した信号から特定の周波数のキャリアであるサブキャリアを検出し、
該検出したサブキャリアをＡ／Ｄ変換し、
該Ａ／Ｄ変換した信号から、あらかじめ設定された周期の信号を抽出し、
該抽出した信号における信号レベルの変異エッジの検出を行い、
該変異エッジが検出されると前記サブキャリアの周期に相当する時間、所定の信号レベルのパルス信号を生成し、
該生成したパルス信号から前記媒体からのデータを得るようにした。
【００１５】
また、前記生成したパルス信号の各パルスの終端エッジをそれぞれ所定の時間早める補正を行い、該補正して得られた信号から前記媒体からのデータを得るようにした。
【発明の効果】
【００１６】
本発明の受信装置及び受信信号のデータ復調方法によれば、前記媒体から受信した信号から特定の周波数のサブキャリアを検出し、該検出したサブキャリアをＡ／Ｄ変換し、該Ａ／Ｄ変換した信号から、あらかじめ設定された周期の信号を抽出し、該抽出した信号における信号レベルの変異エッジの検出を行い、該変異エッジが検出されると前記サブキャリアの周期に相当する時間、所定の信号レベルのパルス信号を生成し、該生成したパルス信号から前記媒体からのデータを得るようにした。このことから、専用ＬＳＩを使用して、媒体から受信した信号のデータ復調処理の大半を行うことができ、低消費電力化を図ることができる。更に、通信方式に因らない構成にすることができ、専用ＬＳＩの小型化及び低コスト化を図ることができる。
【００１７】
更に、変異エッジが検出されると前記サブキャリアの周期に相当する時間、所定の信号レベルのパルス信号を生成するようにしたことから、サブキャリア周期の変動や、ノイズ又はその他要因によるサブキャリアの消失に対して補正をかけることができ、通信性能の向上を図ることができる。
【発明を実施するための最良の形態】
【００１８】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における受信装置の構成例を示した図である。なお、図１では、受信装置として、ＦＳＫ通信方式を用いるＩＣを搭載した記録媒体に対してデータ書き込み及びデータ読み出しを行うリーダ／ライタを例にし、該記録媒体からデータを受信した時に動作する回路部分のみを示している。
図１において、リーダ／ライタ１は、外部のＰＣ１０の指示に基づいて、ＦＳＫ通信方式を用いるＩＣを搭載したＩＣカードやＩＣタグ等のような記録媒体１１に対してデータの書き込み又はデータの読み出しを行うものである。
【００１９】
リーダ／ライタ１は、アンテナ２、サブキャリア検出回路３、Ａ／Ｄ変換回路４及びＬＳＩ５で構成されている。
記録媒体１１から送信された信号は、アンテナ２で受信され、サブキャリア検出回路３は、該受信信号からキャリアやノイズ等を除去して、特定の周波数のサブキャリアＡ及びサブキャリアＢのみを抽出して出力する。前述したように、ＩＳＯ１５６９３規格において、キャリアの周波数は１３.５６ＭＨｚであり、ＦＳＫ通信方式におけるサブキャリアＡの周波数は４２３.７５ｋＨｚ、サブキャリアＢの周波数は４８４.２８ｋＨｚである。
Ａ／Ｄ変換回路４は、サブキャリア検出回路３から出力された信号をＡ／Ｄ変換してＬＳＩ５に出力する。以降の信号処理は、専用のＬＳＩ５によって行われ、該ＬＳＩ５をコントロールするソフトウェアによって管理される。
【００２０】
ＬＳＩ５は、図２で示すように、周期計測回路２１、波形整形回路２２、レジスタ２３及びＣＰＵ２４を備え、レジスタ２３には、周期計測回路２１及び波形整形回路２２をコントロールするための設定値があらかじめソフトウェアによって管理し保存されている。また、周期計測回路２１は、立ち上がりエッジ検出回路３１及び周期計測カウント回路３２で構成されている。なお、サブキャリア検出回路３はサブキャリア検出回路部を、Ａ／Ｄ変換回路４はＡ／Ｄ変換回路部を、周期計測回路２１及びレジスタ２３は変異エッジ検出回路部を、波形整形回路２２及びレジスタ２３は波形整形回路部を、ＣＰＵ２４はデータ抽出回路部をそれぞれなす。
立ち上がりエッジ検出回路３１には、サブキャリアＡとサブキャリアＢからなる信号が入力され、立ち上がりエッジ検出回路３１は、サブキャリアＡ及びＢにおける立ち上がりエッジの検出を行う。立ち上がりエッジとは入力された信号が「０」から「１」に変化するタイミングのことであるが、データ値が「１」から「０」に変化するタイミングである立ち下がりエッジを検出するようにしてもよい。
【００２１】
周期計測カウント回路３２は、立ち上がりエッジ検出回路３１で得られた、１つの立ち上がりエッジから次の立ち上がりエッジまでの時間、すなわちパルス周期の計測を行う。ＦＳＫ通信方式では、サブキャリアＡ及びＢのみからなる信号の立ち上がりエッジの検出を行うため、パルス周期はサブキャリアＡとＢの２つの周期が計測される。ここで、レジスタ２３には、あらかじめサブキャリアＡの周期をデータ値「１」と判定するための該周期の値が設定され、周期計測カウント回路３２は、計測した周期とレジスタ２３に設定された値とを比較し、データ値「１」と判定すべき周期が計測されると、該周期計測に用いた立ち上がりエッジを、データ値「１」と判定すべきサブキャリアのエッジと認識して後段の波形整形回路２２に出力する。
【００２２】
また、周期計測カウント回路３２は、データ値「１」と判断すべき周期と異なる周期が計測されると、該周期計測に用いた立ち上がりエッジを、データ値「１」と判定すべきサブキャリアのエッジとは認識せず、後段の波形整形回路２２に出力しないようにする。このような結果として、サブキャリアＡ及びＢからなる信号から、あらかじめレジスタ２３に設定された、データ値「１」と判断すべき周期を持つサブキャリアから検出されたエッジ信号のみが周期計測カウント回路３２によって抽出される。このため、データ値「０」と判断すべきサブキャリアから検出されたエッジ信号は、周期計測カウント回路３２によって除去される。
【００２３】
波形整形回路２２は、周期計測回路２１での処理によって生成された、データ値「１」と判定すべき区間に存在したサブキャリアＡの立ち上がりエッジ信号が入力される。波形整形回路２２では、該立ち上がりエッジ信号が入力されるとデータ値「１」を示すハイレベルの信号を出力し、サブキャリアＡの周期が経過するまで該データ値「１」を保持してハイレベルの信号を出力し、次の立ち上がりエッジ信号が入力されるのを待つ。波形整形回路２２は、データ値「１」を保持している間に次の立ち上がりエッジ信号が入力されると更にサブキャリアＡの周期が経過するまでデータ値「１」を保持する。データ値「１」を保持している間に次の立ち上がりエッジ信号が得られなければ、データ値「０」を示すローレベルの信号を出力し、次の立ち上がりエッジ信号の入力を待つ。結果として、波形整形回路２２は、サブキャリアＡの存在した区間のパルス幅を有するハイレベルのパルス信号を出力する。
【００２４】
一方、ノイズやその他の要因によって存在するはずのサブキャリアＡが１パルスだけ消失する可能性がある。あらかじめデータ値「１」を保持する時間を補正設定値としてレジスタ２３に設定する。波形整形回路２２は、該レジスタ２３に設定された補正設定値に従ってデータ値「１」を保持することにより、前記のようなパルスの消失を補完する。
ここで、前記説明では、データ値「１」を保持する保持期間をサブキャリアＡの周期にしたが、ここでは具体的に、サブキャリアＡの周期の３倍とする。データ値「１」を保持する保持期間をサブキャリアＡの周期の３倍になるように前記補正設定値を設定することにより、波形整形回路２２は、立ち上がりエッジ信号が入力された後、サブキャリアＡの周期の２倍の時間が経過して次の立ち上がりエッジ信号が入力されなくてもデータ値「１」を保持し続ける。また、波形整形回路２２は、立ち上がりエッジ信号が入力されてからサブキャリアＡの周期の３倍の時間が経過するまでに次の立ち上がりエッジ信号が入力されると、更にデータ値「１」を保持する。すなわち、波形整形回路２２は、２度のパルス消失を補完することになる。
【００２５】
また、波形整形回路２２は、立ち上がりエッジ信号が入力されてからサブキャリアＡの周期の３倍の時間が経過する間に立ち上がりエッジ信号が入力されなければ、データ値を「０」にして出力信号をローレベルに立ち下げることになるが、この場合データ値「１」の期間、すなわちハイレベルの期間が本来のデータ信号よりも長くなってしまう。このため、波形整形回路２２は、ＣＰＵ２４に出力する信号において、ハイレベルからローレベルに立ち下げるタイミングを、サブキャリアＡの周期の２倍の時間だけ早めるように補正する。ＣＰＵ２４は、波形整形回路２２から入力されたデータ信号をサンプリングして解析し、ＰＣ１０からの要求に対する記録媒体１１からの返答を得てＰＣ１０に出力する。
【００２６】
なお、前記説明では、ＦＳＫ通信方式を例にして説明したが、ＡＳＫ通信方式でおいても、ＦＳＫ通信方式と同様の処理を行う。ＡＳＫ通信方式では、記録媒体１１から受信した信号からキャリアを除いて得られた信号は、サブキャリアＡとサブキャリアＡのない区間とで構成されている。この場合、レジスタ２３にはあらかじめサブキャリアＡの周期をデータ値「１」と判定するように設定しておく。結果として、サブキャリアＡによる立ち上がりエッジをデータ値「１」と判定すべき立ち上がりエッジとして後段の波形整形回路２２に出力する。
ここで、ＡＳＫ通信方式とＦＳＫ通信方式でサブキャリアＡの周期が同じである場合、ＣＰＵ２４は通信方式によって設定を変える必要がなく、同一の回路構成で両通信方式に対応することができる。
【００２７】
すなわち、ＣＰＵ２４、厳密にはＣＰＵ２４をコントロールするソフトウェアは、通信方式を意識する必要がない。また、レジスタ２３での設定によって、周波数計測の結果からサブキャリアＡとサブキャリアＢとを切り分けるが、厳密に判定するのではなく、例えばサブキャリアＡの周期に対して幾らかの誤差を見込んで判定を行えるようにする。このことにより、ノイズやその他の要因により周期が増減しても許容することができる。言うまでもなく、許容する誤差がサブキャリアＡ及びＢの両方の周期を含まないようにする必要がある。このことは許容する誤差以上又は以下の周期のパルスを除去するということでもあり、すなわち、ノイズ等によるサブキャリア以外のパルスを除去することができる。
【００２８】
なお、本発明は記録媒体との通信方式としてＡＳＫ又はＦＳＫ通信方式を採用するすべての規格に対して有効であり、ＩＳＯ１５６９３規格に限定するものではない。また、レジスタ２３に対して、幅広い規格に対応するフレキシブルな値を設定するようにすることが望ましい。
【００２９】
このように、本第１の実施の形態における受信装置は、ＡＳＫ又はＦＳＫ通信方式を採用する記録媒体１１よりアンテナ２を介して受信した信号からキャリアやノイズ等を除いた信号をＡ／Ｄ変換して２値化し、該２値化した信号からレジスタ２３に設定されたサブキャリアの周期を持つ信号を抽出し、該抽出した信号の立ち上がりエッジ信号から、ＰＣ１０からの要求に対する記録媒体１１からの返答を得るようにした。このことから、デジタル回路を使用して、検出したサブキャリアをデータ復調することができるため、低消費電力化及び高性能化を図ることができると共に、回路の集積化を行いやすくすることができ低コスト化を図ることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施の形態における受信装置の構成例を示した図である。
【図２】図１のＬＳＩ５の内部構成例を示した図である。
【図３】従来のリーダ／ライタの例を示した図である。
【符号の説明】
【００３１】
１  リーダ／ライタ
２  アンテナ
３  サブキャリア検出回路
４  Ａ／Ｄ変換回路
５  ＬＳＩ
１０  ＰＣ
１１  記録媒体
２１  周期計測回路
２２  波形整形回路
２３  レジスタ
２４  ＣＰＵ
３１  立ち上がりエッジ検出回路
３２  周期計測カウント回路
【図１】
0004634896.tif 000002
【図２】
0004634896.tif 000003
【図３】
0004634896.tif 000004