(57)【特許請求の範囲】
【請求項１】
入力信号のピークレベルまたはボトムレベルを検出する信号レベル検出装置であって、
入力信号と過去の入力信号の最高レベルまたは最低レベルとを差動増幅する増幅手段と、
第１端子に印加される電圧に応じて第２端子から第３端子へ導通する電流により、前記増幅手段から出力される信号レベルを第２端子から第３端子へ伝達する半導体素子と、
前記半導体素子と略同一特性の参照半導体素子と前記半導体素子の第１端子および第２端子の間に設けられた抵抗素子とを備え、前記参照半導体素子の特性に応じて生成される電流を前記抵抗素子に流すことにより、前記半導体素子における第１端子への印加電圧に負のバイアスをかける制御手段と、
前記半導体素子の第３端子から出力される信号レベルを保持する保持手段と
を有することを特徴とする信号レベル検出装置。
【請求項２】
前記制御手段は、
前記参照半導体素子においてリーク電流を発生させるリーク電流発生回路と、
前記リーク電流発生回路において発生するリーク電流に対応する電流を発生させるカレントミラー回路とを含み、
前記カレントミラー回路に発生する電流によって前記半導体素子の第１端子に印加する電圧に負のバイアスをかけることを特徴とする請求項１記載の信号レベル検出装置。
【請求項３】
前記制御手段は、
一定の電圧を発生させる定バイアス回路を含み、
前記定バイアス回路において発生する電圧に応じて前記参照半導体素子に電流を発生させ、この電流によって前記半導体素子の第１端子に印加する電圧に負のバイアスをかけることを特徴とする請求項１記載の信号レベル検出装置。
【請求項４】
前記制御手段は、
電流を発生させる電流源回路と、
前記参照半導体素子が導通する閾値電圧を検出し、前記電流源回路と電気的に接続されて前記電流源回路において発生する電流のうち検出された閾値電圧に応じた電流が配分される閾値電圧検出回路と、
前記電流源回路と電気的に接続されて前記電流源回路において発生する電流のうち前記閾値電圧検出回路に配分されない残りの電流が配分され、配分された電流に対応する電流を発生させるカレントミラー回路とを含み、
前記カレントミラー回路に発生する電流によって前記半導体素子の第１端子に印加する電圧に負のバイアスをかけることを特徴とする請求項１記載の信号レベル検出装置。
【請求項５】
前記制御手段は、
入力信号の信号レベルを前記参照半導体素子によって低下させるレベル制御回路を含み、
前記レベル制御回路によって低下した信号レベルに応じて抵抗素子を流れる電流によって前記半導体素子の第１端子に印加する電圧に負のバイアスをかけることを特徴とする請求項１記載の信号レベル検出装置。
【請求項６】
前記増幅手段は、
入力信号と前記保持手段によって保持された信号レベルとを差動増幅することを特徴とする請求項１記載の信号レベル検出装置。
【請求項７】
前記保持手段は、
他の信号レベル検出装置によって検出される信号レベルを基準とした信号レベルを保持することを特徴とする請求項１記載の信号レベル検出装置。
【請求項８】
請求項１記載の信号レベル検出装置を有する光受信装置であって、
光信号を受信する受信手段と、
前記受信手段によって受信された光信号を前置増幅して前記信号レベル検出装置への入力信号を出力する前置増幅手段と、
前記信号レベル検出装置によって検出された入力信号のピークレベルおよび／またはボトムレベルを用いて入力信号の符号判定を行う判定手段と
をさらに有することを特徴とする光受信装置。
【請求項９】
入力信号のピークレベルまたはボトムレベルを検出する信号レベル検出方法であって、
入力信号と過去の入力信号の最高レベルまたは最低レベルとを差動増幅する増幅工程と、
前記増幅工程にて出力される信号レベルを第２端子から第３端子へ伝達する半導体素子と略同一特性の参照半導体素子によって生成される電流を前記半導体素子の第１端子および第２端子の間に設けられた抵抗素子に流すことにより、前記半導体素子における第１端子への印加電圧に負のバイアスをかける制御工程と、
前記制御工程にて負のバイアスがかけられた第１端子への印加電圧に応じて前記半導体素子の第２端子から第３端子へ導通する電流により、前記増幅工程にて出力される信号レベルを第２端子から第３端子へ伝達する伝達工程と、
前記半導体素子の第３端子から出力される信号レベルを保持する保持工程と
を有することを特徴とする信号レベル検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号のピークレベルまたはボトムレベルを検出する信号レベル検出装置、光受信装置、および信号レベル検出方法に関し、特に、瞬時応答特性を損なうことなく、リーク電流の発生を抑制することができる信号レベル検出装置、光受信装置、および信号レベル検出方法に関する。
【背景技術】
【０００２】
近年、インターネットの浸透などに伴うデータトラフィックの増大に応じるべく、高速かつ大容量のブロードバンド光アクセスネットワークの構築が急速に発展している。高速な光アクセスシステムの具体例としては、例えば最大で１Ｇｂｐｓ（Giga bit per second）の高速伝送を実現することができるＧ−ＰＯＮ（Gigabit-Passive Optical Network）などがある。
【０００３】
Ｇ−ＰＯＮなどの光アクセスシステムにおいては、複数の加入者側装置（ＯＮＵ：Optical Network Unit）と１つの局側装置（ＯＬＴ：Optical Line Terminal）との間に光ファイバを分岐させる光スプリッタが設置され、複数のＯＮＵによって１本の光ファイバが共有される。ＯＮＵからＯＬＴへ向かう上り伝送では、ＴＤＭＡ（Time Division Multiple Access：時分割多重）方式が用いられ、複数のＯＮＵからの光パケット同士が衝突しないように送信タイミングが制御されている。このため、ＯＬＴにおいては、バースト的に到来する光パケット信号を瞬時に識別する光バースト受信器が必要となる。
【０００４】
光パケット信号は、ＯＮＵごとの伝送損失の差によって強度が大きく変動し、その変動は例えば１００〜１０００倍にも及ぶため、ＯＬＴには非常に広いダイナミックレンジが求められる。また、光パケット信号の先頭に設けられ、立ち上げ時間であるプリアンブルは、例えば数十ビット程度と非常に短いため、ＯＬＴは、レベルの時間変動が非常に大きい信号を受信し、プリアンブル以内に信号の符号を判定する必要がある。さらに、光パケット信号の間に設けられ、非伝送区間であるガードタイムも非常に短く、ガードタイム中にリセット信号による初期化が行われ、次の光パケット信号が待機される。
【０００５】
光アクセスシステムのＯＬＴでは、上述したように瞬時に光パケット信号を識別する必要があるため、例えば特許文献１に記載されたように、信号のピークレベルとボトムレベルとが検出され、ピークレベルとボトムレベルとの中央のレベルを閾値として以後の信号に対する符号判定が行われることがある。すなわち、信号中のプリアンブル部分においてピークレベルとボトムレベルとを検出して閾値レベルを決定しておくことにより、信号中のデータ部分に関しては符号を正確に判定することが可能となる。
【０００６】
【特許文献１】特開平９−２７０７５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、光アクセスシステム向けの光受信器は、低コスト化の観点から、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）からなるＣＭＯＳ（Complementary Metal Oxide Semiconductor）テクノロジによって製造されることが望ましい。しかしながら、ＣＭＯＳが利用される回路においては、上述したピークレベルおよびボトムレベルの検出において、プロセス変動に起因したリーク電流が発生するという問題がある。特に、信号中のデータ部分に同符号の信号が連続すると、信号のピークレベルまたはボトムレベルの保持に変動が生じ、リーク電流による同符号連続時の閾値変動が顕著になる。
【０００８】
リーク電流の発生を抑制するためには、ＣＭＯＳを構成するＦＥＴのゲート長を大きくすることが考えられるが、ゲート長を大きくすれば、光パケット信号先頭での立ち上がりや立ち下がりが遅くなり、瞬時応答特性が劣化する。そして、瞬時応答特性が劣化すれば、信号中のプリアンブル部分のみでは閾値レベルの決定が完了せず、データ部分の符号判定が正確に行われなくなることがある。
【０００９】
本発明はかかる点に鑑みてなされたものであり、瞬時応答特性を損なうことなく、リーク電流の発生を抑制することができる信号レベル検出装置、光受信装置、および信号レベル検出方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本願が開示する信号レベル検出装置は、１つの態様において、入力信号のピークレベルまたはボトムレベルを検出する信号レベル検出装置であって、入力信号と過去の入力信号の最高レベルまたは最低レベルとを差動増幅する増幅手段と、第１端子に印加される電圧に応じて第２端子から第３端子へ導通する電流により、前記増幅手段から出力される信号レベルを第２端子から第３端子へ伝達する半導体素子と、前記半導体素子と略同一特性の参照半導体素子と前記半導体素子の第１端子および第２端子の間に設けられた抵抗素子とを備え、前記参照半導体素子の特性に応じて生成される電流を前記抵抗素子に流すことにより、前記半導体素子における第１端子への印加電圧に負のバイアスをかける制御手段と、前記半導体素子の第３端子から出力される信号レベルを保持する保持手段とを有する。
【００２５】
また、本願が開示する信号レベル検出方法は、１つの態様において、入力信号のピークレベルまたはボトムレベルを検出する信号レベル検出方法であって、入力信号と過去の入力信号の最高レベルまたは最低レベルとを差動増幅する増幅工程と、前記増幅工程にて出力される信号レベルを第２端子から第３端子へ伝達する半導体素子と略同一特性の参照半導体素子によって生成される電流を前記半導体素子の第１端子および第２端子の間に設けられた抵抗素子に流すことにより、前記半導体素子における第１端子への印加電圧に負のバイアスをかける制御工程と、前記制御工程にて負のバイアスがかけられた第１端子への印加電圧に応じて前記半導体素子の第２端子から第３端子へ導通する電流により、前記増幅工程にて出力される信号レベルを第２端子から第３端子へ伝達する伝達工程と、前記半導体素子の第３端子から出力される信号レベルを保持する保持工程とを有する。
【発明の効果】
【００２６】
本発明によれば、入力信号と過去の入力信号の最高レベルまたは最低レベルとを差動増幅し、信号レベルを第２端子から第３端子へ伝達する半導体素子と略同一特性の参照半導体素子に係る電圧または電流に基づいて半導体素子における第１端子への印加電圧を制御し、第１端子に印加される電圧に応じて第２端子から第３端子へ導通する電流により、差動増幅された信号レベルを第２端子から第３端子へ伝達し、第３端子から出力される信号レベルを保持する。このため、半導体素子にリーク電流が発生しやすい状態であるか否かを参照半導体素子から判断し、半導体素子のゲート電圧を制御することにより導通する電流の量を調節することができ、瞬時応答特性を損なうことなく、リーク電流の発生を抑制することができる。
【００２７】
また、本発明によれば、参照半導体素子においてリーク電流を発生させ、発生するリーク電流に対応する電流を発生させ、発生する電流によって第１端子に印加する電圧に負のバイアスをかける。このため、半導体素子において発生し得るリーク電流が大きくなるほど、負のバイアスも大きくなって、半導体素子を導通する電流の量が減少する。結果として、半導体素子において、リーク電流に相当する電流が抑制される。
【００２８】
また、本発明によれば、一定の電圧を発生させ、発生する電圧に応じて参照半導体素子に電流を発生させ、この電流によって第１端子に印加する電圧に負のバイアスをかけるため、定バイアス回路と参照半導体素子のみの容易な回路構成でリーク電流の発生を抑制することができる。
【００２９】
また、本発明によれば、参照半導体素子が導通する閾値電圧を検出し、検出された閾値電圧に応じた電流を電流源回路にて発生させ、電流源回路にて発生した電流に対応する電流を発生させ、発生する電流によって第１端子に印加する電圧に負のバイアスをかける。このため、プロセス変動や環境条件に応じた閾値電圧の変化が検出され、閾値電圧に適した負のバイアスをかけることができる。また、一定の電流を発生させる定電流源を用いた回路構成でリーク電流の発生を抑制することができる。
【００３０】
また、本発明によれば、入力信号の信号レベルを参照半導体素子によって低下させ、低下した信号レベルに応じて抵抗素子を流れる電流によって第１端子に印加する電圧に負のバイアスをかける。このため、第１端子に印加する電圧を制御する回路の回路構成を簡易にすることができる。
【００３１】
また、本発明によれば、参照半導体素子が導通する閾値電圧が小さくなるほど、第１端子に印加する電圧にかける負のバイアスを増大させる一方、参照半導体素子が導通する閾値電圧が大きくなるほど、この負のバイアスを減少させる。このため、半導体素子にリーク電流が発生しやすい閾値電圧が小さいプロセスの場合などには負のバイアスが増大し、発生し得るリーク電流に対応して確実に負のバイアスがかけられる。
【００３２】
また、本発明によれば、周囲の温度が高くなるほど、第１端子に印加する電圧にかける負のバイアスを増大させる一方、周囲の温度が低くなるほど、この負のバイアスを減少させる。このため、半導体素子にリーク電流が発生しやすい高温度の場合などには負のバイアスが増大し、発生し得るリーク電流に対応して確実に負のバイアスがかけられる。
【００３３】
また、本発明によれば、入力信号と保持された信号レベルとを差動増幅するため、既に入力された信号レベルよりも大きいまたは小さい信号レベルのみが通過し、確実に入力信号のピークレベルまたはボトムレベルを検出することができる。
【００３４】
また、本発明によれば、他の信号レベル検出装置によって検出される信号レベルを基準とした信号レベルを保持するため、入力信号のバイアスが時間変動している場合でも、ピークレベルを基準としてボトムレベルを検出したり、ボトムレベルを基準としてピークレベルを検出したりすることができ、純粋に入力信号のみの正確なピークレベルおよびボトムレベルを取得することができる。
【００３５】
また、本発明によれば、光信号を受信し、受信された光信号を前置増幅して信号レベル検出装置への入力信号を出力し、信号レベル検出装置によって検出された入力信号のピークレベルおよび／またはボトムレベルを用いて入力信号の符号判定を行う。このため、リーク電流を抑制して検出された正確なピークレベルおよび／またはボトムレベルを用いることができ、入力信号の符号判定を正確に行うことができる。
【００３６】
また、本発明によれば、入力信号のピークレベルおよびボトムレベルを検出し、検出されたピークレベルおよびボトムレベルの分圧レベルを生成し、生成された分圧レベルを閾値として入力信号の符号判定を行う。このため、入力信号が閾値以上であれば「１」と判定し、入力信号が閾値未満であれば「０」と判定することができ、信号レベルの時間変動が非常に大きい光信号についても瞬時に符号判定を行うことができる。
【００３７】
また、本発明によれば、入力信号のボトムレベルまたはピークレベルを検出し、検出されたボトムレベルまたはピークレベルと入力信号の信号レベルとの分圧レベルを生成し、生成された分圧レベルのピークレベルまたはボトムレベルを検出し、検出されたピークレベルまたはボトムレベルを閾値として入力信号の符号判定を行う。このため、閾値となるピークレベルまたはボトムレベルを検出するための回路に入力される信号のダイナミックレンジが小さくなり、回路のコストを削減することができる。
【００３８】
また、本発明によれば、入力信号のピークレベルまたはボトムレベルを検出し、検出されたピークレベルまたはボトムレベルと入力信号を反転した反転信号との分圧レベルを生成し、反転信号と入力信号との分圧レベルを生成し、生成された分圧レベルを比較して入力信号の符号判定を行う。このため、ピークレベルまたはボトムレベルの一方のみを検出することにより符号判定を行うことができ、回路構成を簡易にすることができる。
【００３９】
また、本発明によれば、反転信号のピークレベルまたはボトムレベルを検出し、検出されたピークレベルまたはボトムレベルと入力信号との分圧レベルを生成するため、ピークレベルまたはボトムレベルの一方のみを検出することにより符号判定を行うことができ、回路構成を簡易にすることができる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００４１】
（実施の形態１）
図１は、本発明の実施の形態１に係る信号レベル検出装置を備えた光バースト受信装置の要部構成を示す図である。同図に示す光受信装置は、大きく分けて、フォトダイオード１、前置増幅回路２、ピーク検出回路、ボトム検出回路、分圧回路１３、およびリミッタアンプ（以下「ＬＡ」と略記する）１４を有している。これらのうち、ピーク検出回路およびボトム検出回路は、本発明の信号レベル検出装置から構成されている。
【００４２】
フォトダイオード１は、光ファイバを伝送される光信号を受信し、受信した光信号の強度に応じた電流信号を発生させ、前置増幅回路２へ出力する。
【００４３】
前置増幅回路２は、電流信号を電圧信号に変換し、ＬＡ１４、ピーク検出回路、およびボトム検出回路へ出力する。
【００４４】
ピーク検出回路は、電圧信号からピークレベルを検出する。具体的には、ピーク検出回路は、差動アンプ（以下「ＯＡ」と略記する）３、ゲート電圧制御回路４、電界強度トランジスタ（ＦＥＴ）５、コンデンサ６、バッファアンプ（以下「ＢＡ」と略記する）７を有している。
【００４５】
ＯＡ３は、ＢＡ７からフィードバックされるコンデンサ６に保持された電圧と前置増幅回路２から出力される電圧信号とを差動増幅し、電圧信号がコンデンサ６に保持された電圧以上である場合に、差動信号を出力してＦＥＴ５経由でコンデンサ６に正の電荷を充電する。
【００４６】
ゲート電圧制御回路４は、ＦＥＴ５のプロセス変動や環境条件に応じて負のバイアスをかけた上で、ゲート電圧をＦＥＴ５に印加する。具体的には、ゲート電圧制御回路４は、例えば閾値電圧が小さいプロセスや高温度など、ＦＥＴ５のリーク電流が増大する条件のときには、ゲート電圧にかける負のバイアスを増大させる。また、ゲート電圧制御回路４は、例えば閾値電圧が大きいプロセスや低温度など、ＦＥＴ５のリーク電流が増大しない条件のときには、ゲート電圧にかける負のバイアスを減少させる。なお、ゲート電圧制御回路４の詳細な構成については、後に詳述する。
【００４７】
ＦＥＴ５は、ｎ型の例えばＭＯＳＦＥＴ（Metal-Oxide Semiconductor ＦＥＴ）などであり、ゲート電圧制御回路４の制御によって変化するゲート電圧に応じて導通し、ＯＡ３から出力される差動信号によってコンデンサ６に正の電荷を充電する。このとき、ＦＥＴ５は、ゲート電圧制御回路４によってゲート電圧に負のバイアスがかけられているため、負のバイアスの分だけ導通する電流を減少させる。そして、ゲート電圧制御回路４によって、負のバイアスが適切に制御されているため、減少する電流はリーク電流に相当することになる。
【００４８】
コンデンサ６は、一端が接地されており、ＯＡ３から出力される差動信号によって正の電荷が充電されることにより、前置増幅回路２から出力される電圧信号のピークレベルを保持する。コンデンサ６に保持されるレベルは、信号と信号の間のガードタイム中にリセット信号により放電され、初期化される。
【００４９】
ＢＡ７は、例えばソースフォロワであり、コンデンサ６に保持されたピークレベル電圧を低インピーダンスに変換して出力する。
【００５０】
ボトム検出回路は、電圧信号からボトムレベルを検出する。具体的には、ボトム検出回路は、ＯＡ８、ゲート電圧制御回路９、ＦＥＴ１０、コンデンサ１１、およびＢＡ１２を有している。
【００５１】
ＯＡ８は、ＢＡ１２からフィードバックされるコンデンサ１１に保持された電圧と前置増幅回路２から出力される電圧信号とを差動増幅し、電圧信号がコンデンサ１１に保持された電圧以下である場合に、差動信号を出力してＦＥＴ１０経由でコンデンサ１１に負の電荷を充電する。
【００５２】
ゲート電圧制御回路９は、ＦＥＴ１０のプロセス変動や環境条件に応じて負のバイアスをかけた上で、ゲート電圧をＦＥＴ１０に印加する。具体的には、ゲート電圧制御回路９は、例えば閾値電圧が小さいプロセスや高温度など、ＦＥＴ１０のリーク電流が増大する条件の時には、ゲート電圧にかける負のバイアスを増大させる。また、ゲート電圧制御回路９は、例えば閾値電圧が大きいプロセスや低温度など、ＦＥＴ１０のリーク電流が増大しない条件のときには、ゲート電圧にかける負のバイアスを減少させる。なお、ゲート電圧制御回路９の詳細な構成については、後に詳述する。
【００５３】
ＦＥＴ１０は、ｐ型の例えばＭＯＳＦＥＴなどであり、ゲート電圧制御回路９の制御によって変化するゲート電圧に応じて導通し、ＯＡ８から出力される差動信号によってコンデンサ１１に負の電荷を充電する。このとき、ＦＥＴ１０は、ゲート電圧制御回路９によってゲート電圧に負のバイアスがかけられているため、負のバイアス分だけ導通する電流を減少させる。そして、ゲート電圧制御回路９によって、負のバイアスが適切に制御されているため、減少する電流はリーク電流に相当することになる。
【００５４】
コンデンサ１１は、一端が接地されており、ＯＡ８から出力される差動信号によって負の電荷が充電されることにより、前置増幅回路２から出力される電圧信号のボトムレベルを保持する。コンデンサ１１に保持されるレベルは、信号と信号の間のガードタイム中にリセット信号により放電され、初期化される。
【００５５】
ＢＡ１２は、例えばソースフォロワであり、コンデンサ１１に保持されたボトムレベルを低インピーダンスに変換して出力する。
【００５６】
分圧回路１３は、抵抗値が等しい抵抗素子Ｒ1および抵抗素子Ｒ2を有しており、ピーク検出回路から出力されるピークレベルとボトム検出回路から出力されるボトムレベルとの中央のレベルを閾値レベルとしてＬＡ１４へ出力する。
【００５７】
ＬＡ１４は、前置増幅回路２から出力される電圧信号と分圧回路１３から出力される閾値レベルとの大小を比較し、電圧信号が閾値レベル以上の場合は「１」を、電圧信号が閾値レベル未満の場合は「０」をそれぞれ出力信号とする。
【００５８】
次いで、ゲート電圧制御回路４およびゲート電圧制御回路９の内部構成について説明する。まず、図２−１は、ピーク検出回路内のゲート電圧制御回路４の内部構成を示す図である。同図に示すように、本実施の形態に係るゲート電圧制御回路４は、リーク電流発生回路４１およびカレントミラー回路４２を有している。
【００５９】
リーク電流発生回路４１は、ＦＥＴ５に発生するのと同等のリーク電流を発生させる。具体的には、リーク電流発生回路４１は、例えばＦＥＴ５とほぼ同一の特性を有するＦＥＴを含んで構成され、プロセス変動や環境条件に応じてＦＥＴ５に発生し得るリーク電流を発生させる。すなわち、リーク電流発生回路４１は、ＦＥＴ５において発生するリーク電流が大きくなる条件下では大きいリーク電流を発生させ、ＦＥＴ５において発生するリーク電流が小さくなる条件下では小さいリーク電流を発生させる。より具体的には、リーク電流発生回路４１は、例えば閾値電圧が小さいプロセスや高温度の場合には大きいリーク電流を発生させ、例えば閾値電圧が大きいプロセスや低温度の場合には小さいリーク電流を発生させる。
【００６０】
カレントミラー回路４２は、ＦＥＴ４２ａおよびＦＥＴ４２ｂを有しており、リーク電流発生回路４１にて発生したリーク電流がＦＥＴ４２ａを導通すると、このリーク電流に対応する電流がＦＥＴ４２ｂを導通する。そして、カレントミラー回路４２は、ＦＥＴ４２ｂを導通する電流によって、図中の点Ａにおける電圧よりも図中の点Ｂにおける電圧を低下させ（すなわち、負のバイアスをかけ）、点Ｂにおける電圧をゲート電圧としてＦＥＴ５に印加する。
【００６１】
一方、図２−２は、ボトム検出回路内のゲート電圧制御回路９の内部構成を示す図である。同図に示すように、本実施の形態に係るゲート電圧制御回路９は、リーク電流発生回路９１およびカレントミラー回路９２を有している。
【００６２】
リーク電流発生回路９１は、ＦＥＴ１０に発生するのと同等のリーク電流を発生させる。具体的には、リーク電流発生回路９１は、例えばＦＥＴ１０とほぼ同一の特性を有するＦＥＴを含んで構成され、プロセス変動や環境条件に応じてＦＥＴ１０に発生し得るリーク電流を発生させる。すなわち、リーク電流発生回路９１は、ＦＥＴ１０において発生するリーク電流が大きくなる条件下では大きいリーク電流を発生させ、ＦＥＴ１０において発生するリーク電流が小さくなる条件下では小さいリーク電流を発生させる。より具体的には、リーク電流発生回路９１は、例えば閾値電圧が小さいプロセスや高温度の場合には大きいリーク電流を発生させ、例えば閾値電圧が大きいプロセスや低温度の場合には小さいリーク電流を発生させる。
【００６３】
カレントミラー回路９２は、ＦＥＴ９２ａおよびＦＥＴ９２ｂを有しており、リーク電流発生回路９１にて発生したリーク電流がＦＥＴ９２ａを導通すると、このリーク電流に対応する電流がＦＥＴ９２ｂを導通する。そして、カレントミラー回路９２は、ＦＥＴ９２ｂを導通する電流によって、図中の点Ｃにおける電圧を図中の点Ｄにおける電圧よりも上昇させ（すなわち、負のバイアスをかけ）、点Ｃにおける電圧をゲート電圧としてＦＥＴ１０に印加する。ここで、ボトム検出回路においては、ＦＥＴとしてｐ型のＭＯＳＦＥＴなどが用いられるため、ピーク検出回路とは反対に、ゲート電圧が上昇する方向が負のバイアスとなっている。
【００６４】
このように、本実施の形態においては、ゲート電圧制御回路４およびゲート電圧制御回路９内でプロセス変動や環境条件に応じたリーク電流を実際に発生させ、発生したリーク電流によってゲート電圧に負のバイアスをかけるため、ゲート電圧がプロセス変動や環境条件に対して適応的に制御され、ＦＥＴ５およびＦＥＴ１０を導通する電流が調節される。これにより、本来ＦＥＴ５およびＦＥＴ１０において発生するはずであったリーク電流分だけ電流が減少し、リーク電流の発生が抑制される。また、本実施の形態においては、ＦＥＴ５およびＦＥＴ１０のゲート長を大きくする必要はないため、瞬時応答性が大幅に劣化することもない。
【００６５】
次いで、本実施の形態に係る閾値制御動作の具体例について説明する。図３は、本実施の形態に係る光受信装置に入力される光信号の一例を示す図である。同図に示すように、本実施の形態に係る光信号は、既知のパターンで「１」と「０」が配置されるプリアンブル部分１０１を先頭に有している。そして、図３においては、プリアンブル部分１０１に続いて、「０」が連続するデータ部分１０２と、「１」が連続するデータ部分１０３とを例示している。
【００６６】
このような信号が前置増幅回路２によって電圧信号に変換された後、ピーク検出回路に入力されると、ピーク検出回路は、電圧信号がコンデンサ６保持されている電圧より高い場合にのみ、差動信号をＯＡ３から出力する。そして、この差動信号によって、ＦＥＴ５経由でコンデンサ６が充電される。これにより、以降は、ピーク検出回路に入力される電圧信号が、さらに高い電圧レベルのものとならなくては、ＦＥＴ５が導通することはない。
【００６７】
このとき、ゲート電圧制御回路４では、リーク電流発生回路４１によってリーク電流が発生させられ、リーク電流に対応してカレントミラー回路４２を流れる電流により、ＯＡ３から出力される差動信号の電圧（すなわち、図２−１中点Ａの電圧）に負のバイアスがかけられた電圧（すなわち、図２−１中点Ｂの電圧）がＦＥＴ５のゲート電圧となる。リーク電流発生回路４１は、ＦＥＴ５とほぼ同一特性のＦＥＴを含んでいるため、現時点での環境においてＦＥＴ５に発生し得るリーク電流に応じた負のバイアスをゲート電圧にかけることができ、ＦＥＴ５を導通する電流を調節することができる。この結果、ＦＥＴ５におけるリーク電流の発生が抑制される。
【００６８】
具体的には、例えば閾値電圧が小さいプロセスや高温度など、リーク電流が発生しやすい条件ではリーク電流発生回路４１において発生するリーク電流も大きくなり、これに伴って、カレントミラー回路４２のＦＥＴ４２ｂを流れる電流も大きくなる。その結果、図２−１中点Ａの電圧と点Ｂの電圧との差が大きくなり、結果として、ＦＥＴ５のゲート電圧が低くなって導通する電流が小さくなる。また、例えば閾値電圧が大きいプロセスや低温度など、リーク電流が発生しにくい条件では、反対に、ＦＥＴ５のゲート電圧が高くなって導通する電流が大きくなる。これにより、環境などの条件によるリーク電流の増減がＦＥＴ５を導通する電流によって吸収され、リーク電流の発生が抑制される。
【００６９】
以上の動作は、図３に例示した光信号のプリアンブル部分１０１受信時に行われ、図４−１に示すように、プリアンブル部分１０１において最も高い電圧レベルに相当するピークレベル１０４がコンデンサ６に保持される。同様にボトム検出回路では、ゲート電圧制御回路９の制御によって、ＦＥＴ１０におけるリーク電流の発生が抑制され、プリアンブル部分１０１において最も低い電圧レベルに相当するボトムレベル１０６がコンデンサ１１に保持される。なお、図４−１においては、入力される光信号を破線で示している。
【００７０】
そして、ピークレベル１０４およびボトムレベル１０６は、分圧回路１３に入力され、両レベルの中央のレベルである閾値レベル１０５が分圧回路１３からＬＡ１４へ出力される。これにより、データ部分１０３がＬＡ１４に入力されると、ＬＡ１４によって、データ部分１０３の電圧レベルが閾値レベル１０５と比較され、データ部分１０３が「１」であるか「０」であるか判定される。また、入力される光信号の平均レベルが高い場合でも、ＦＥＴ５のゲート長を大きくしているわけではないため瞬時応答性が損なわれておらず、図４−２に示すように、プリアンブル部分を受信している時間内に正確にピークレベルを検出することができる。
【００７１】
以上のように、本実施の形態によれば、ＦＥＴのゲート電圧に環境条件に応じた負のバイアスをかけるため、ゲート長を大きくしなくてもＦＥＴを導通する電流が調節され、瞬時応答特性を損なうことなく、リーク電流の発生を抑制することができる。
【００７２】
なお、本実施の形態においては、ピーク検出回路にゲート電圧制御回路４を設け、ボトム検出回路にゲート電圧制御回路９を設けるものとしたが、ピークレベルおよびボトムレベルのいずれか一方にのみリーク電流が発生しやすいことがあらかじめ判明していれば、ピーク検出回路またはボトム検出回路のいずれか一方にのみゲート電圧制御回路を設ける構成としても良い。この場合、例えば図５に示すように、ピーク検出回路にはゲート電圧制御回路４が設けられるが、ボトム検出回路においては、ＯＡ８から出力される差動信号の電圧レベルがそのままＦＥＴ１０のゲート電圧となる。
【００７３】
（実施の形態２）
本発明の実施の形態２の特徴は、ゲート電圧制御回路内のＦＥＴに固定バイアスをかけ、プロセス変動や環境条件に応じて発生するリーク電流を利用して、リーク電流抑制対象のＦＥＴに負のバイアスをかける点である。
【００７４】
本実施の形態に係る光受信装置の要部構成は、実施の形態１（図１）と同様であるため、その説明を省略する。本実施の形態においては、ゲート電圧制御回路４およびゲート電圧制御回路９の内部構成のみが実施の形態１と異なる。
【００７５】
図６−１は、ピーク検出回路内のゲート電圧制御回路４の内部構成を示す図である。同図に示すように、本実施の形態に係るゲート電圧制御回路４は、定バイアス回路４３およびＦＥＴ４４を有している。
【００７６】
定バイアス回路４３は、定バイアスを発生させ、常に一定のゲート電圧ＶBをＦＥＴ４４に印加する。ゲート電圧ＶBは、ＦＥＴ４４が導通する閾値電圧Ｖth以下の電圧であり、ＦＥＴ４４にリーク電流のみを発生させる電圧である。
【００７７】
ＦＥＴ４４は、ＦＥＴ５とほぼ同一特性を有するＦＥＴであり、一定のゲート電圧ＶBが印加されて、プロセス変動や環境条件に応じたリーク電流を発生させる。そして、ＦＥＴ４４を流れるリーク電流によって、図中の点Ａにおける電圧よりも図中の点Ｂの電圧を低下させ（すなわち、負のバイアスをかけ）、点Ｂにおける電圧をゲート電圧としてＦＥＴ５に印加する。
【００７８】
一方、図６−２は、ボトム検出回路内のゲート電圧制御回路９の内部構成を示す図である。同図に示すように、本実施の形態に係るゲート電圧制御回路９は、定バイアス回路９３およびＦＥＴ９４を有している。
【００７９】
定バイアス回路９３は、定バイアスを発生させ、常に一定のゲート電圧をＦＥＴ９４に印加する。このゲート電圧は、ＦＥＴ９４が導通する閾値電圧以下の電圧であり、ＦＥＴ９４にリーク電流のみを発生させる電圧である。
【００８０】
ＦＥＴ９４は、ＦＥＴ１０とほぼ同一特性を有するＦＥＴであり、一定のゲート電圧が印加されて、プロセス変動や環境条件に応じたリーク電流を発生させる。そして、ＦＥＴ９４を流れるリーク電流によって、図中の点Ｃにおける電圧を図中の点Ｄの電圧よりも上昇させ（すなわち、負のバイアスをかけ）、点Ｃにおける電圧をゲート電圧としてＦＥＴ１０に印加する。ここで、ボトム検出回路においては、ＦＥＴとしてｐ型のＭＯＳＦＥＴなどが用いられるため、ピーク検出回路とは反対に、ゲート電圧が上昇する方向が負のバイアスとなっている。
【００８１】
このように、本実施の形態においては、一定のゲート電圧をＦＥＴに印加し、ＦＥＴに発生するリーク電流を利用して、負のバイアスをかける。同一のゲート電圧が印加される場合、ＦＥＴに発生するリーク電流は、閾値電圧が小さいプロセスでは大きく、閾値電圧が大きいプロセスでは小さい。すなわち、例えばゲート電圧制御回路４において、図７に示すようなゲート電圧ＶBをＦＥＴ４４に印加すると、曲線１０７が示す閾値電圧Ｖthが大きいプロセスでは、発生するリーク電流Ｉsが小さく、曲線１０８が示す閾値電圧が小さいプロセスでは、発生するリーク電流Ｉfが大きい。
【００８２】
したがって、ＦＥＴ５においてリーク電流が発生しやすい閾値電圧が小さいプロセスの場合は、リーク電流Ｉfによって負のバイアスが大きくなる一方、閾値電圧が大きいプロセスの場合は、リーク電流Ｉsによって負のバイアスが小さくなる。これにより、ゲート電圧がプロセス変動や環境条件に対して適応的に制御され、ＦＥＴ５を導通する電流が調節され、リーク電流の発生が抑制される。また、本実施の形態においては、ＦＥＴ５のゲート長を大きくする必要はないため、瞬時応答性が大幅に劣化することもない。なお、ボトム検出回路のＦＥＴ１０についても、同様にリーク電流の発生が抑制される。
【００８３】
以上のように、本実施の形態によれば、ゲート電圧制御回路内のＦＥＴに一定のゲート電圧を印加し、プロセス変動や環境条件に応じて発生するリーク電流を利用して負のバイアスをかけるため、容易な回路構成でリーク電流の発生を抑制することができる。
【００８４】
（実施の形態３）
本発明の実施の形態３の特徴は、ゲート電圧制御回路内でプロセス変動や環境条件に応じたＦＥＴの閾値電圧を検出し、この閾値電圧を利用して、リーク電流抑制対象のＦＥＴに負のバイアスをかける点である。
【００８５】
本実施の形態に係る光受信装置の要部構成は、実施の形態１（図１）と同様であるため、その説明を省略する。本実施の形態においては、ゲート電圧制御回路４およびゲート電圧制御回路９の内部構成のみが実施の形態１と異なる。
【００８６】
図８−１は、ピーク検出回路内のゲート電圧制御回路４の内部構成を示す図である。同図において図２−１と同じ部分には同じ符号を付し、その説明を省略する。図８−１に示すように、本実施の形態に係るゲート電圧制御回路４は、カレントミラー回路４２、定電流源４５、および閾値電圧検出回路４６を有している。
【００８７】
定電流源４５は、カレントミラー回路４２および閾値電圧検出回路４６に配分される電流を発生させる。定電流源４５は、常に一定の電流を発生させているため、閾値電圧検出回路４６に配分される電流を調節することにより、カレントミラー回路４２に配分される電流を増減させることができ、負のバイアスを調整することができる。
【００８８】
閾値電圧検出回路４６は、ＦＥＴ５とほぼ同一特性のＦＥＴを有しており、プロセス変動や環境条件に応じたＦＥＴ５の閾値電圧Ｖthを検出する。具体的には、閾値電圧検出回路４６は、定電流源４６ａ、ＦＥＴ４６ｂ、オペアンプ４６ｃ、およびＦＥＴ４６ｄを有している。
【００８９】
定電流源４６ａは、ＦＥＴ４６ｂに閾値電圧Ｖthを印加させる電流Ｉbを発生させる。
【００９０】
ＦＥＴ４６ｂは、ＦＥＴ５とほぼ同一特性を有するＦＥＴであり、電流Ｉbが導通されることにより、プロセス変動や環境条件に応じた閾値電圧Ｖthを検出する。
【００９１】
オペアンプ４６ｃは、ＦＥＴ４６ｂの閾値電圧Ｖthを入力として、ＦＥＴ４６ｄにゲート電圧を印加する。
【００９２】
ＦＥＴ４６ｄは、定電流源４５にて発生する電流のうち、ＦＥＴ４６ｂによって検出された閾値電圧Ｖthに応じた電流を導通する。ＦＥＴ４６ｄを導通する電流がＦＥＴ４６ｂによって検出される閾値電圧Ｖthによって変化するため、カレントミラー回路４２内のＦＥＴ４２ａおよびＦＥＴ４２ｂを導通する電流も変化し、ＦＥＴ５のゲート電圧にかける負のバイアスを調整することができる。つまり、ＦＥＴ４６ｂによって検出される閾値電圧Ｖthに応じてカレントミラー回路４２を流れる電流によって、図中の点Ａにおける電圧よりも図中の点Ｂの電圧を低下させ（すなわち、負のバイアスをかけ）、点Ｂにおける電圧をゲート電圧としてＦＥＴ５に印加する。
【００９３】
一方、図８−２は、ボトム検出回路内のゲート電圧制御回路９の内部構成を示す図である。同図において図２−２と同じ部分には同じ符号を付し、その説明を省略する。図８−２に示すように、本実施の形態に係るゲート電圧制御回路９は、カレントミラー回路９２、定電流源９５、および閾値電圧検出回路９６を有している。
【００９４】
定電流源９５は、カレントミラー回路９２および閾値電圧検出回路９６に配分される電流を発生させる。定電流源９５は、常に一定の電流を発生させているため、閾値電圧検出回路９６に配分される電流を調節することにより、カレントミラー回路９２に配分される電流を増減させることができ、負のバイアスを調整することができる。
【００９５】
閾値電圧検出回路９６は、ＦＥＴ１０とほぼ同一特性のＦＥＴを有しており、プロセス変動や環境条件に応じたＦＥＴ１０の閾値電圧を検出する。具体的には、閾値電圧検出回路９６は、定電流源９６ａ、ＦＥＴ９６ｂ、オペアンプ９６ｃ、およびＦＥＴ９６ｄを有している。
【００９６】
定電流源９６ａは、ＦＥＴ９６ｂに閾値電圧を印加させる電流を発生させる。
【００９７】
ＦＥＴ９６ｂは、ＦＥＴ１０とほぼ同一特性を有するＦＥＴであり、定電流源９６ａによる電流が導通されることにより、プロセス変動や環境条件に応じた閾値電圧を検出する。
【００９８】
オペアンプ９６ｃは、ＦＥＴ９６ｂの閾値電圧を入力として、ＦＥＴ９６ｄにゲート電圧を印加する。
【００９９】
ＦＥＴ９６ｄは、定電流源９５にて発生する電流のうち、ＦＥＴ９６ｂによって検出された閾値電圧に応じた電流を導通する。ＦＥＴ９６ｄを導通する電流がＦＥＴ９６ｂによって検出される閾値電圧によって変化するため、カレントミラー回路９２内のＦＥＴ９２ａおよびＦＥＴ９２ｂを導通する電流も変化し、ＦＥＴ１０のゲート電圧にかける負のバイアスを調整することができる。つまり、ＦＥＴ９６ｂによって検出される閾値電圧に応じてカレントミラー回路９２を流れる電流によって、図中の点Ｃにおける電圧を図中の点Ｄの電圧よりも上昇させ（すなわち、負のバイアスをかけ）、点Ｃにおける電圧をゲート電圧としてＦＥＴ１０に印加する。ここで、ボトム検出回路においては、ＦＥＴとしてｐ型のＭＯＳＦＥＴなどが用いられるため、ピーク検出回路とは反対に、ゲート電圧が上昇する方向が負のバイアスとなっている。
【０１００】
このように、本実施の形態においては、プロセス変動や環境条件に応じて変化するＦＥＴの閾値電圧を検出し、検出された閾値電圧を利用して、負のバイアスをかける。同一の電流が導通される場合、ＦＥＴにかかる閾値電圧は、閾値電圧が小さいプロセスでは小さく、閾値電圧が大きいプロセスでは大きい。すなわち、例えばゲート電圧制御回路４において、図９に示すような電流Ｉbを発生させると、曲線１０７が示す閾値電圧が大きいプロセスの閾値電圧Ｖthsよりも曲線１０８が示す閾値電圧が小さいプロセスの閾値電圧Ｖthfの方が小さい。
【０１０１】
したがって、ＦＥＴ５においてリーク電流が発生しやすい閾値電圧が小さいプロセスの場合は、定電流源４５にて発生する一定電流のうちカレントミラー回路９２に配分される電流が大きくなる一方、閾値電圧が大きいプロセスの場合は、カレントミラー回路９２に配分される電流が小さくなる。これにより、ＦＥＴ５のゲート電圧にプロセス変動や環境条件に応じた負のバイアスがかけられ、リーク電流の発生が抑制される。また、本実施の形態においては、ＦＥＴ５のゲート長を大きくする必要はないため、瞬時応答性が大幅に劣化することもない。なお、ボトム検出回路のＦＥＴ１０についても、同様にリーク電流の発生が抑制される。
【０１０２】
以上のように、本実施の形態によれば、プロセス変動や環境条件に応じた閾値電圧の変化を検出し、検出された閾値電圧を利用して負のバイアスをかけるため、定電流源を用いる回路構成でリーク電流の発生を抑制することができる。
【０１０３】
（実施の形態４）
本発明の実施の形態４の特徴は、ピークレベルおよびボトムレベルのいずれか一方を基準としていずれか他方のレベルを検出することにより、前置増幅回路の非線形性により入力信号全体に固定バイアスがかかる場合でも正確な閾値制御を行う点である。
【０１０４】
図１０は、本発明の実施の形態４に係る信号レベル検出装置を備えた光受信装置の要部構成を示す図である。同図において、図１と同じ部分には同じ符号を付し、その説明を省略する。図１０に示す光受信装置は、ボトム検出回路がコンデンサ１１に代えてコンデンサ１１ａを有する点で、図１に示す光受信装置と異なっている。
【０１０５】
コンデンサ１１ａは、一端がピーク検出回路のＢＡ７の出力側に接続されており、ＯＡ８から出力される差動信号によって負の電荷が充電されることにより、前置増幅回路２から出力される電圧信号のピークレベルを基準としたボトムレベルを保持する。
【０１０６】
本実施の形態においては、ピーク検出回路およびボトム検出回路に、例えば図１１に示すような、バイアス光の変動を伴う波形の入力信号が供給される。すなわち、送信側のＯＮＵが光信号の送出タイミングにのみバイアス光をオンにするため、信号の基底のレベルが時間的に変動する。このバイアス光レベルは、信号のピークレベルの高々１０分の１程度であるが、フォトダイオード１に受信された後、前置増幅回路２の非線形性に起因して、より大きなバイアス変動を生じることがある。
【０１０７】
このような入力信号に対して、独立にピークレベルおよびボトムレベルが検出されると、バイアス変動１０９が付加されていることが考慮されず、バイアス変動１０９を含んだ信号のピークレベルおよびボトムレベルが検出され、これらの中央のレベルである閾値レベルは、信号そのもののピークレベルとボトムレベルから得られたものではなく、正確な符号判定が不可能となってしまう。
【０１０８】
そこで、本実施の形態においては、コンデンサ１１ａの一端をグランドに接続するのではなく、ＢＡ７の出力側に接続し、ピークレベルを基準としたボトムレベルをコンデンサ１１ａに保持する。なお、入力信号の符号が反転して負論理となっていれば、コンデンサ１１ａの一端はグランドに接続するとともに、コンデンサ６の一端をＢＡ１２の出力側に接続し、ボトムレベルを基準としたピークレベルをコンデンサ６に保持することが可能となる。
【０１０９】
以上の動作は、図１１に例示した光信号のプリアンブル部分受信時に行われ、図１２−１に示すように、プリアンブル部分において最も高い電圧レベルに相当するピークレベル１０４がコンデンサ６に保持される。また、ボトム検出回路では、入力信号のレベルが上昇する間は、ピークレベルに等しいボトムレベルが検出されるが、入力信号のレベルが低下し始めると、ピークレベルを基準としたボトムレベルが検出され、固定バイアス１０９を除外したボトムレベル１０６がコンデンサ１１ａに保持される。なお、図１２−１においては、入力信号を破線で示している。
【０１１０】
そして、ピークレベル１０４およびボトムレベル１０６は、分圧回路１３に入力され、両レベルの中央のレベルである閾値レベル１０５が分圧回路１３からＬＡ１４へ出力される。これにより、データ部分がＬＡ１４に入力されると、ＬＡ１４によって、データ部分の電圧レベルが閾値レベル１０５と比較され、データ部分が「１」であるか「０」であるか判定される。また、入力信号の平均レベルが高い場合でも、図１２−２に示すように、入力信号のピークの区間ではピークレベルと連動してボトムレベルが上昇し、入力信号のボトムの区間ではボトムレベルのみが低下することを繰り返し、最終的には、固定バイアスを除外した正確なボトムレベルが検出される。また、本実施の形態においては、ＦＥＴ５のゲート長を大きくしているわけではないため瞬時応答性が損なわれておらず、プリアンブル部分を受信している時間内に正確にピークレベルおよびボトムレベルを検出することができる。
【０１１１】
また、上記の過程および閾値レベルを用いたデータ部分の符号判定の過程においては、本実施の形態でもゲート電圧制御回路４およびゲート電圧制御回路９によって、ＦＥＴ５およびＦＥＴ１０におけるリーク電流の発生が抑制されている。
【０１１２】
以上のように、本実施の形態によれば、ピークレベルおよびボトムレベルのいずれか一方を基準としていずれか他方のレベルを検出するため、受信信号にバイアス変動が付加される場合でも、信号のデータ部分の符号判定に用いられる閾値レベルを正確に求めることができる。
【０１１３】
（実施の形態５）
本発明の実施の形態５の特徴は、分圧回路によってあらかじめ入力信号のレベルを半分に変換しておき、レベルが半分となった分圧信号のピークレベルを閾値レベルとする点である。
【０１１４】
図１３は、本発明の実施の形態５に係る信号レベル検出装置を備えた光受信装置の要部構成を示す図である。同図において、図１と同じ部分には同じ符号を付し、その説明を省略する。図１３に示す光受信装置は、分圧回路１３がピーク検出回路の前段に設けられ、前置増幅回路２から出力される電圧信号とボトム検出回路によって検出されたボトムレベルとの中央のレベルをピーク検出回路へ供給する点で、図１に示す光受信装置と異なっている。
【０１１５】
本実施の形態においては、ボトム検出回路によって、実施の形態１と同様に前置増幅回路２から出力される電圧信号のボトムレベルが検出され、検出されたボトムレベルが分圧回路１３へ入力される。また、分圧回路１３には、前置増幅回路２から出力される電圧信号も入力され、分圧回路１３によって、ボトムレベルと電圧信号の中央のレベル（すなわち、分圧信号）がピーク検出回路へ供給される。
【０１１６】
そして、ピーク検出回路によって、分圧信号のピークレベルが検出され、検出されたピークレベルがそのまま閾値レベルとしてＬＡ１４へ出力される。なお、前置増幅回路２から出力される電圧信号の符号が反転して負論理となっていれば、分圧回路１３をボトム検出回路の前段に設け、ピーク検出回路と電圧信号を分圧回路１３へ入力し、ボトム検出回路によって分圧信号のボトムレベルを閾値レベルとして検出するようにしても良い。
【０１１７】
以上の動作は、光信号のプリアンブル部分受信時に行われ、図１４−１に示すように、プリアンブル部分において最も低い電圧レベルに相当するボトムレベル１１２が検出され、ボトムレベル１１２と電圧信号の分圧信号１１１が継続的にピーク検出回路へ供給される。そして、ピーク検出回路によって、分圧信号１１１において最も高い電圧レベルに相当するピークレベル１１０が検出される。なお、図１４−１においては、電圧信号を破線で示している。
【０１１８】
そして、ピークレベル１１０は、閾値レベルとしてＬＡ１４に入力され、ＬＡ１４によって、データ部分の電圧レベルがピークレベル１１０と比較され、データ部分が「１」であるか「０」であるか判定される。また、電圧信号の平均レベルが高い場合でも、ＦＥＴ５のゲート長を大きくしているわけではないため瞬時応答性が損なわれておらず、図１４−２に示すように、プリアンブル部分を受信している時間内に正確にピークレベルを検出することができる。
【０１１９】
また、上記の過程および閾値レベルを用いたデータ部分の符号判定の過程においては、本実施の形態でもゲート電圧制御回路４およびゲート電圧制御回路９によって、ＦＥＴ５およびＦＥＴ１０におけるリーク電流の発生が抑制されている。
【０１２０】
以上のように、本実施の形態によれば、あらかじめ入力信号のレベルを半分に分圧しておき、得られた分圧信号のピークレベルまたはボトムレベルを検出して閾値レベルとするため、ピーク検出回路またはボトム検出回路に入力される信号のダイナミックレンジが小さくなり、回路のコストを削減することができる。
【０１２１】
（実施の形態６）
本発明の実施の形態６の特徴は、差動入力信号を用いることにより、ピークレベルの検出のみで符号判定を行う点である。
【０１２２】
図１５は、本発明の実施の形態６に係る信号レベル検出装置を備えた光受信装置の要部構成を示す図である。同図において、図１と同じ部分には同じ符号を付し、その説明を省略する。図１５に示す光受信装置は、フォトダイオード１、前置増幅回路２、反転器１５、２つのピーク検出回路、分圧回路１６、分圧回路１７、およびＬＡ１４を有している。
【０１２３】
反転器１５は、前置増幅回路２から出力される信号を差動化し、得られた反転信号を一方のピーク検出回路とこのピーク検出回路の出力側に接続されていない分圧回路１７とへ出力する。
【０１２４】
分圧回路１６は、ピーク検出回路によって検出される反転信号のピークレベルと前置増幅回路２から出力される電圧信号との中央のレベルをＬＡ１４へ出力する。
【０１２５】
分圧回路１７は、ピーク検出回路によって検出される電圧信号のピークレベルと反転器１５から出力される反転信号との中央のレベルをＬＡ１４へ出力する。
【０１２６】
本実施の形態においては、ピーク検出回路が２つ設けられており、一方には電圧信号が供給され、他方には電圧信号を反転させた反転信号が供給される。このため、電圧信号が供給されるピーク検出回路（図１５中下段のピーク検出回路）では、図１６−１に示すピークレベル１１３が検出される。一方、反転信号が供給されるピーク検出回路（図１５中上段のピーク検出回路）では、図１６−１に示すピークレベル１１４が検出される。なお、図１６−１においては、電圧信号および反転信号を破線で示している。
【０１２７】
そして、本実施の形態においては、電圧信号のピークレベル１１３と反転信号とが分圧回路１７によって分圧され、反転信号のピークレベル１１４と電圧信号とが分圧回路１６によって分圧される。すなわち、図１６−２に示すように、分圧回路１６では、ピークレベル１１４と電圧信号の中央のレベル１１６が分圧信号（以下「分圧信号Ａ」という）として得られ、分圧回路１７では、ピークレベル１１３と反転信号の中央のレベル１１５が分圧信号（以下「分圧信号Ｂ」という）として得られる。
【０１２８】
分圧信号Ａおよび分圧信号Ｂは、ＬＡ１４へ供給され、ＬＡ１４によって、分圧信号Ａが分圧信号Ｂ以上であれば、受信された光信号が「１」と判定され、分圧信号Ａが分圧信号Ｂ未満であれば、受信された光信号が「０」と判定される。
【０１２９】
また、上記の過程においては、本実施の形態でもゲート電圧制御回路４によって、ＦＥＴ５におけるリーク電流の発生が抑制されている。
【０１３０】
以上のように、本実施の形態によれば、入力信号のピークレベルと入力信号を反転させた反転信号のピークレベルとを用いて入力信号の符号判定を行うため、ボトム検出回路を設けなくても受信された光信号の符号判定を行うことができる。
【０１３１】
なお、本実施の形態においては、一方のピーク検出回路を省略することも可能である。すなわち、例えば図１７に示すように、反転信号のピークレベルを検出するピーク検出回路を省略し、分圧回路１６が電圧信号と反転信号を分圧するようにしても良い。この場合、分圧回路１６内に配置される抵抗素子の抵抗値を２対１の比率に調整することで、電圧信号と反転信号から得られる分圧信号が電圧信号と同区間にピークを有するようになる。
【０１３２】
（実施の形態７）
本発明の実施の形態７の特徴は、ピーク検出回路またはボトム検出回路へ入力される入力信号のレベルを制御するとともに、ゲート電圧制御回路では単に抵抗素子に電流を流すことで負のバイアスをかける点である。
【０１３３】
図１８は、本発明の実施の形態７に係る信号レベル検出装置を備えた光受信装置の要部構成を示す図である。同図において、図１と同じ部分には同じ符号を付し、その説明を省略する。図１８に示す光受信装置は、図１に示す光受信装置にレベル制御回路１９を追加した構成を有している。また、図１８に示すピーク検出回路においては、図１に示すピーク検出回路のゲート電圧制御回路４に代えてゲート電圧制御回路１８が設けられている。さらに、図１８に示すボトム検出回路においては、図１に示すボトム検出回路からゲート電圧制御回路９が除去されている。
【０１３４】
ゲート電圧制御回路１８は、ＦＥＴ５のプロセス変動や環境条件に応じて負のバイアスをかけた上で、ゲート電圧をＦＥＴ５に印加する。具体的には、ゲート電圧制御回路１８は、図１９に示すように抵抗素子１８ａを有しており、抵抗素子１８ａを電流が流れることにより、図中点Ａの電圧よりも図中の点Ｂの電圧を低下させ（すなわち、負のバイアスをかけ）、点Ｂにおける電圧をゲート電圧としてＦＥＴ５に印加する。このとき、ゲート電圧制御回路１８内の抵抗素子の抵抗値は不変であるため、図中点Ａの電圧と図中点Ｂの電圧との差は、抵抗素子を流れる電流が大きければ大きいほど大きくなる。
【０１３５】
レベル制御回路１９は、ＦＥＴ５とほぼ同一特性のＦＥＴを有しており、前置増幅回路２殻出力される電圧信号をゲート電圧とし、この電圧信号のレベルをプロセス変動や環境条件に応じた閾値電圧分だけ低下させる。したがって、レベル制御回路１９は、ピーク検出回路およびボトム検出回路に、プロセス変動や環境条件に応じて異なるレベルの入力信号を供給する。具体的には、閾値電圧が小さいプロセスや高温度の場合には、レベル制御回路１９内のＦＥＴの閾値電圧が小さいため、比較的高レベルの入力信号を供給し、閾値電圧が大きいプロセスや低温度の場合には、レベル制御回路１９内のＦＥＴの閾値電圧が大きいため、比較的低レベルの入力信号を供給する。
【０１３６】
本実施の形態においては、レベル制御回路１９によって、ピーク検出回路およびボトム検出回路への入力信号のレベルそのものがプロセス変動や環境条件に応じて制御される。つまり、リーク電流が発生しやすい閾値電圧が小さいプロセスや高温度の場合は、入力信号が高レベルとなり、図１９中の点Ａにおける電圧が高くなる。この結果、ゲート電圧制御回路１８内の抵抗素子を流れる電流が大きくなり、図１９中の点Ｂにおける電圧と点Ａにおける電圧との差が比較的大きくなる。これは、ＦＥＴ５のゲート電圧にかかる負のバイアスが大きくなることを意味しており、結果として、ＦＥＴ５を導通する電流が小さくなり、リーク電流の発生が強く抑制される。
【０１３７】
一方、リーク電流が発生しにくい閾値電圧が大きいプロセスや低温度の場合は、入力信号が低レベルとなり、図１９中の点Ａにおける電圧が上記の場合よりも低くなる。この結果、ゲート電圧制御回路１８内の抵抗素子を流れる電流が小さくなり、図１９中の点Ｂにおける電圧と点Ａにおける電圧との差が比較的小さくなる。これは、ＦＥＴ５のゲート電圧にかかる負のバイアスが小さくなることを意味しており、結果として、ＦＥＴ５を導通する電流が大きくなり、リーク電流の発生が弱く抑制される。
【０１３８】
なお、本実施の形態においては、レベル制御回路１９から出力される同一レベルの信号がピーク検出回路およびボトム検出回路の双方に供給されるため、ゲート電圧制御回路は、リーク電流が発生しやすい検出回路のみに設けられる。
【０１３９】
以上のように、本実施の形態によれば、ピーク検出回路およびボトム検出回路への入力信号のレベルを制御して負のバイアスをかけるため、ゲート電圧制御回路の構成を簡易にすることができる。
【０１４０】
なお、上記各実施の形態は、種々組み合わせて実施することが可能である。すなわち、例えば実施の形態１〜３のいずれかのゲート電圧制御回路の内部構成を実施の形態４〜６のゲート電圧制御回路として利用することが可能である。
【０１４１】
（付記１）入力信号のピークレベルまたはボトムレベルを検出する信号レベル検出装置であって、
入力信号と過去の入力信号の最高レベルまたは最低レベルとを差動増幅する増幅手段と、
第１端子に印加される電圧に応じて第２端子から第３端子へ導通する電流により、前記増幅手段から出力される信号レベルを第２端子から第３端子へ伝達する半導体素子と、
前記半導体素子と略同一特性の参照半導体素子を備え、この参照半導体素子に係る電圧または電流に基づいて前記半導体素子における第１端子への印加電圧を制御する制御手段と、
前記半導体素子の第３端子から出力される信号レベルを保持する保持手段と
を有することを特徴とする信号レベル検出装置。
【０１４２】
（付記２）前記制御手段は、
前記参照半導体素子においてリーク電流を発生させるリーク電流発生回路と、
前記リーク電流発生回路において発生するリーク電流に対応する電流を発生させるカレントミラー回路とを含み、
前記カレントミラー回路に発生する電流によって前記半導体素子の第１端子に印加する電圧に負のバイアスをかけることを特徴とする付記１記載の信号レベル検出装置。
【０１４３】
（付記３）前記制御手段は、
一定の電圧を発生させる定バイアス回路を含み、
前記定バイアス回路において発生する電圧に応じて前記参照半導体素子に電流を発生させ、この電流によって前記半導体素子の第１端子に印加する電圧に負のバイアスをかけることを特徴とする付記１記載の信号レベル検出装置。
【０１４４】
（付記４）前記制御手段は、
前記参照半導体素子が導通する閾値電圧を検出する閾値電圧検出回路と、
前記閾値電圧検出回路によって検出された閾値電圧に応じた電流を発生させる電流原回路と、
前記電流源回路において発生する電流に対応する電流を発生させるカレントミラー回路とを含み、
前記カレントミラー回路に発生する電流によって前記半導体素子の第１端子に印加する電圧に負のバイアスをかけることを特徴とする付記１記載の信号レベル検出装置。
【０１４５】
（付記５）前記制御手段は、
入力信号の信号レベルを前記参照半導体素子によって低下させるレベル制御回路を含み、
前記レベル制御回路によって低下した信号レベルに応じて抵抗素子を流れる電流によって前記半導体素子の第１端子に印加する電圧に負のバイアスをかけることを特徴とする付記１記載の信号レベル検出装置。
【０１４６】
（付記６）前記制御手段は、
前記参照半導体素子が導通する閾値電圧が小さくなるほど、前記半導体素子の第１端子に印加する電圧にかける負のバイアスを増大させる一方、前記参照半導体素子が導通する閾値電圧が大きくなるほど、この負のバイアスを減少させることを特徴とする付記１記載の信号レベル検出装置。
【０１４７】
（付記７）前記制御手段は、
周囲の温度が高くなるほど、前記半導体素子の第１端子に印加する電圧にかける負のバイアスを増大させる一方、周囲の温度が低くなるほど、この負のバイアスを減少させることを特徴とする付記１記載の信号レベル検出装置。
【０１４８】
（付記８）前記増幅手段は、
入力信号と前記保持手段によって保持された信号レベルとを差動増幅することを特徴とする付記１記載の信号レベル検出装置。
【０１４９】
（付記９）前記保持手段は、
他の信号レベル検出装置によって検出される信号レベルを基準とした信号レベルを保持することを特徴とする付記１記載の信号レベル検出装置。
【０１５０】
（付記１０）入力信号のピークレベルまたはボトムレベルを検出する信号レベル検出装置であって、
入力信号と過去の入力信号の最高電圧レベルまたは最低電圧レベルとを差動増幅する差動アンプと、
ゲート電圧に応じて導通する電流により、前記差動アンプから出力される電圧レベルを伝達するトランジスタ素子と、
前記トランジスタ素子と略同一特性の参照トランジスタ素子を備え、この参照トランジスタ素子に係る電圧または電流に基づいて前記トランジスタ素子におけるゲート電圧を制御する制御回路と、
前記トランジスタ素子によって伝達される電圧レベルによって充電されるコンデンサと
を有することを特徴とする信号レベル検出装置。
【０１５１】
（付記１１）付記１記載の信号レベル検出装置を有する光受信装置であって、
光信号を受信する受信手段と、
前記受信手段によって受信された光信号を前置増幅して前記信号レベル検出装置への入力信号を出力する前置増幅手段と、
前記信号レベル検出装置によって検出された入力信号のピークレベルおよび／またはボトムレベルを用いて入力信号の符号判定を行う判定手段と
をさらに有することを特徴とする光受信装置。
【０１５２】
（付記１２）前記判定手段は、
入力信号のピークレベルを検出する第１信号レベル検出装置と、
入力信号のボトムレベルを検出する第２信号レベル検出装置と、
前記第１信号レベル検出装置によって検出されたピークレベルおよび前記第２信号レベル検出装置によって検出されたボトムレベルの分圧レベルを生成する生成手段とを含み、
前記生成手段によって生成された分圧レベルを閾値として入力信号の符号判定を行うことを特徴とする付記１１記載の光受信装置。
【０１５３】
（付記１３）前記判定手段は、
入力信号のボトムレベルまたはピークレベルを検出する第１信号レベル検出装置と、
前記第１信号レベル検出装置によって検出されたボトムレベルまたはピークレベルと入力信号の信号レベルとの分圧レベルを生成する生成手段と、
前記生成手段によって生成された分圧レベルのピークレベルまたはボトムレベルを検出する第２信号レベル検出装置とを含み、
前記第２信号レベル検出装置によって検出されたピークレベルまたはボトムレベルを閾値として入力信号の符号判定を行うことを特徴とする付記１１記載の光受信装置。
【０１５４】
（付記１４）前記判定手段は、
入力信号のピークレベルまたはボトムレベルを検出する第１信号レベル検出装置と、
前記第１信号レベル検出装置によって検出されたピークレベルまたはボトムレベルと入力信号を反転した反転信号との分圧レベルを生成する第１生成手段と、
反転信号と入力信号との分圧レベルを生成する第２生成手段とを含み、
前記第１生成手段によって生成された分圧レベルと前記第２生成手段によって生成された分圧レベルとを比較して入力信号の符号判定を行うことを特徴とする付記１１記載の光受信装置。
【０１５５】
（付記１５）前記判定手段は、
反転信号のピークレベルまたはボトムレベルを検出する第２信号レベル検出装置をさらに含み、
前記第２生成手段は、
前記第２信号レベル検出装置によって検出されたピークレベルまたはボトムレベルと入力信号との分圧レベルを生成することを特徴とする付記１４記載の光受信装置。
【０１５６】
（付記１６）入力信号のピークレベルまたはボトムレベルを検出する信号レベル検出方法であって、
入力信号と過去の入力信号の最高レベルまたは最低レベルとを差動増幅する増幅工程と、
前記増幅工程にて出力される信号レベルを第２端子から第３端子へ伝達する半導体素子と略同一特性の参照半導体素子に係る電圧または電流に基づいて前記半導体素子における第１端子への印加電圧を制御する制御工程と、
前記半導体素子の第１端子に印加される電圧に応じて第２端子から第３端子へ導通する電流により、前記増幅工程にて出力される信号レベルを第２端子から第３端子へ伝達する伝達工程と、
前記半導体素子の第３端子から出力される信号レベルを保持する保持工程と
を有することを特徴とする信号レベル検出方法。
【産業上の利用可能性】
【０１５７】
本発明は、瞬時応答特性を損なうことなく、リーク電流の発生を抑制する場合に適用することが可能である。
【図面の簡単な説明】
【０１５８】
【図１】実施の形態１に係る光受信装置の要部構成を示す図である。
【図２−１】実施の形態１に係るゲート電圧制御回路の内部構成を示す図である。
【図２−２】実施の形態１に係るゲート電圧制御回路の他の内部構成を示す図である。
【図３】実施の形態１に係る入力信号の例を示す図である。
【図４−１】実施の形態１に係る閾値制御動作の例を示す図である。
【図４−２】実施の形態１に係る閾値制御動作の他の例を示す図である。
【図５】実施の形態１に係る他の光受信装置の要部構成を示す図である。
【図６−１】実施の形態２に係るゲート電圧制御回路の内部構成を示す図である。
【図６−２】実施の形態２に係るゲート電圧制御回路の他の内部構成を示す図である。
【図７】実施の形態２に係るゲート電圧制御回路に発生する電流の例を示す図である。
【図８−１】実施の形態３に係るゲート電圧制御回路の内部構成を示す図である。
【図８−２】実施の形態３に係るゲート電圧制御回路の他の内部構成を示す図である。
【図９】実施の形態３に係る閾値電圧検出回路に発生する電圧の例を示す図である。
【図１０】実施の形態４に係る光受信装置の要部構成を示す図である。
【図１１】実施の形態４に係る入力信号の例を示す図である。
【図１２−１】実施の形態４に係る閾値制御動作の例を示す図である。
【図１２−２】実施の形態４に係る閾値制御動作の他の例を示す図である。
【図１３】実施の形態５に係る光受信装置の要部構成を示す図である。
【図１４−１】実施の形態５に係る閾値制御動作の例を示す図である。
【図１４−２】実施の形態５に係る閾値制御動作の他の例を示す図である。
【図１５】実施の形態６に係る光受信装置の要部構成を示す図である。
【図１６−１】実施の形態６に係るピーク検出の例を示す図である。
【図１６−２】実施の形態６に係る分圧信号の例を示す図である。
【図１７】実施の形態６に係る他の光受信装置の要部構成を示す図である。
【図１８】実施の形態７に係る光受信装置の要部構成を示す図である。
【図１９】実施の形態７に係るゲート電圧制御回路の内部構成を示す図である。
【符号の説明】
【０１５９】
１  フォトダイオード
２  前置増幅回路
３、８  差動アンプ（ＯＡ）
４、９、１８  ゲート電圧制御回路
４１、９１  リーク電流発生回路
４２、９２  カレントミラー回路
４２ａ、９２ａ、４２ｂ、９２ｂ  電界効果トランジスタ（ＦＥＴ）
４３、９３  定バイアス回路
４４、９４  電界効果トランジスタ（ＦＥＴ）
４５、９５  定電流源
４６、９６  閾値電圧検出回路
４６ａ、９６ａ  定電流源
４６ｂ、９６ｂ、４６ｄ、９６ｄ  電界効果トランジスタ（ＦＥＴ）
４６ｃ、９６ｃ  オペアンプ（ＯＡ）
１８ａ  抵抗素子
５、１０  電界効果トランジスタ（ＦＥＴ）
６、１１、１１ａ  コンデンサ
７、１２  バッファアンプ（ＢＡ）
１３、１６、１７  分圧回路
１４  リミッタアンプ（ＬＡ）
１５  反転器
１９  レベル制御回路
【図１】
0004705524.tif 000002
【図２−１】
0004705524.tif 000003
【図２−２】
0004705524.tif 000004
【図３】
0004705524.tif 000005
【図４−１】
0004705524.tif 000006
【図４−２】
0004705524.tif 000007
【図５】
0004705524.tif 000008
【図６−１】
0004705524.tif 000009
【図６−２】
0004705524.tif 000010
【図７】
0004705524.tif 000011
【図８−１】
0004705524.tif 000012
【図８−２】
0004705524.tif 000013
【図９】
0004705524.tif 000014
【図１０】
0004705524.tif 000015
【図１１】
0004705524.tif 000016
【図１２−１】
0004705524.tif 000017
【図１２−２】
0004705524.tif 000018
【図１３】
0004705524.tif 000019
【図１４−１】
0004705524.tif 000020
【図１４−２】
0004705524.tif 000021
【図１５】
0004705524.tif 000022
【図１６−１】
0004705524.tif 000023
【図１６−２】
0004705524.tif 000024
【図１７】
0004705524.tif 000025
【図１８】
0004705524.tif 000026
【図１９】
0004705524.tif 000027