(57)【特許請求の範囲】
【請求項１】
そのオン／オフ制御に応じて入力電圧から出力電圧を生成する出力トランジスタと；前記出力電圧に応じた帰還電圧と所定の基準電圧との差分を増幅して誤差電圧を生成する誤差増幅器と；前記誤差電圧と所定のスロープ電圧とを比較することで、その比較結果に応じたデューティのＰＷＭ信号を生成するＰＷＭコンパレータと；前記ＰＷＭ信号を用いて前記出力トランジスタのオン／オフ制御を行うオン／オフ制御手段と；を有して成り、前記ＰＷＭコンパレータは、前記スロープ電圧の下限レベルが前記誤差電圧の下限レベルよりも高くなるように、前記スロープ電圧を接地電位から所定のオフセット電圧分だけ常時正側にシフトさせるように構成されており、
前記オン／オフ制御手段として、所定のクロック信号を生成する発振器と；セット端に前記クロック信号が入力され、リセット端に前記ＰＷＭ信号が入力されるリセット優先型のＳＲフリップフロップと；前記ＳＲフリップフロップの出力信号を用いて前記出力トランジスタのオン／オフ制御を行うドライバ回路と；を有するほか、前記誤差電圧と所定の閾値電圧との高低に応じて前記ＳＲフリップフロップに対する前記クロック信号の入力可否を制御するスイッチ回路を有して成ることを特徴とする電源装置。
【請求項２】
そのオン／オフ制御に応じて入力電圧から出力電圧を生成する出力トランジスタと；前記出力電圧に応じた帰還電圧と所定の基準電圧との差分を増幅して誤差電圧を生成する誤差増幅器と；前記誤差電圧と所定のスロープ電圧とを比較することで、その比較結果に応じたデューティのＰＷＭ信号を生成するＰＷＭコンパレータと；前記ＰＷＭ信号を用いて前記出力トランジスタのオン／オフ制御を行うオン／オフ制御手段と；を有して成り、前記ＰＷＭコンパレータは、前記スロープ電圧の下限レベルが前記誤差電圧の下限レベルよりも高くなるように、前記スロープ電圧を接地電位から所定のオフセット電圧分だけ常時正側にシフトさせるように構成されており、
前記オン／オフ制御手段として、所定のクロック信号を生成する発振器と；前記クロック信号及び前記ＰＷＭ信号が入力されるフリップフロップと；前記フリップフロップの出力信号を用いて前記出力トランジスタのオン／オフ制御を行うドライバ回路と；を有するほか、前記誤差電圧と所定の閾値電圧との高低に応じて前記フリップフロップに対する前記クロック信号の入力可否を制御するスイッチ回路を有して成ることを特徴とする電源装置。
【請求項３】
前記ＰＷＭコンパレータは、その入力段として、各一端がいずれも電源ラインに接続された第１、第２定電流源と；第１定電流源の他端と接地ラインとの間に接続され、前記スロープ電圧に応じてオン／オフ制御される第１スイッチ素子と；第２定電流源の他端と前記接地ラインとの間に接続され、前記誤差電圧に応じてオン／オフ制御される第２スイッチ素子と；を有するほか、第１定電流源の他端と第１スイッチ素子の一端との間、若しくは、第１スイッチ素子の他端と前記接地ラインとの間に接続されたオフセット抵抗を有して成り、第１、第２定電流源の各他端に現れる電圧を比較することで、前記ＰＷＭ信号を生成することを特徴とする請求項１または請求項２に記載の電源装置。
【請求項４】
前記閾値電圧は、前記オフセット電圧と同値に設定されていることを特徴とする請求項１〜請求項３のいずれか一項に記載の電源装置。
【請求項５】
一端が前記入力電圧の印加端に接続され、他端が前記出力トランジスタの一端に接続されるインダクタと；アノードが前記出力トランジスタの一端に接続され、カソードが前記出力電圧の引出端に接続されるダイオードと；一端が前記出力電圧の引出端に接続され、他端が基準電圧の印加端に接続されるコンデンサと；を有して成り、前記入力電圧を昇圧して前記出力電圧を生成することを特徴とする請求項１〜請求項４のいずれかに記載の電源装置。
【請求項６】
機器の電源であるバッテリと、前記バッテリの出力変換手段である電源装置と、を有して成る電気機器であって、前記電源装置として、請求項１〜請求項５のいずれかに記載の電源装置を備えて成ることを特徴とする電気機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧から所望の出力電圧を生成する電源装置及びこれを用いた電気機器に関するものである。
【背景技術】
【０００２】
本願出願人による従来の直流安定化電源装置としては、特許文献１、２に示すようなものがある。
【０００３】
すなわち、特許文献１のものは、出力電圧に応じて変動する帰還電圧と所定の基準電圧との差電圧を増幅する誤差増幅器を有して成り、当該誤差増幅器の出力信号（誤差電圧）を用いて出力トランジスタのスイッチング制御を行う構成とされていた。より具体的に述べると、この直流安定化電源装置は、上記した誤差電圧Ｖｅｒｒと所定のスロープ電圧Ｖｓｌｐ（スロープ波形、若しくは、三角波形）との比較結果に応じたデューティのＰＷＭ［Pulse Width Modulation］信号を生成し、当該ＰＷＭ信号を用いて出力トランジスタのオン／オフを制御する構成とされていた。
【０００４】
また、特許文献２のものは、急峻な負荷変動への応答性を高めるべく、その出力電圧と共に、出力トランジスタに流れるスイッチ電流と負荷に流れる負荷電流を各々モニタし、それらのモニタ結果に応じて上記のスロープ電圧Ｖｓｌｐを適宜シフトしながら、出力トランジスタの駆動制御を行う方式（いわゆるカレントモード制御方式）のものもあった。
【０００５】
【特許文献１】特開平７−３３６９９９号公報
【特許文献２】特開２００４−１７３３５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
確かに、上記従来の直流安定化電源装置であれば、入力電圧から所望の出力電圧を生成することが可能である。
【０００７】
ところで、一般的な従来の直流安定化電源装置は、その軽負荷時や無負荷時において、意図せず過昇圧状態に陥るおそれがあった。
【０００８】
上記課題について、図８を参照しながら、より具体的に説明する。
【０００９】
図８に示すように、従来の直流安定化電源装置において、先述したスロープ電圧Ｖｓｌｐは、装置の制御方式が通常のＰＷＭ制御方式であれ、カレントモード制御方式であれ、あくまで接地電位を基準として生成されていた。一方、誤差電圧Ｖｅｒｒは、誤差増幅器の回路構成上、通常、その下限レベルが接地電位から数［ｍＶ］〜数十［ｍＶ］浮いたものとなっていた。そのため、上記従来の直流安定化電源装置では、誤差電圧Ｖｅｒｒの下限レベルに律速されてＰＷＭ信号のデューティを所望値まで下げることができない状態、すなわち、過昇圧状態に陥るおそれがあった。
【００１０】
なお、誤差電圧Ｖｅｒｒがその下限レベルにまで低下したときにも、ある程度大きな電流を引き込む負荷（例えば、ＬＥＤ［Light Emitting Diode］ドライバ）の電源手段として、カレントモード制御方式の直流安定化電源装置を用いる場合であれば、その負荷電流に応じて、スロープ電圧Ｖｓｌｐが接地電位から正側にシフトされることになるので、誤差電圧Ｖｅｒｒの下限レベルがスロープ電圧Ｖｓｌｐの下限レベルを下回り、結果的に見れば、上記の過昇圧状態を回避することが可能となる。しかしながら、同構成の直流安定化電源装置をその負荷電流がゼロ（若しくは、ほぼゼロ）となり得る負荷（例えば、ＣＣＤ［Charge Coupled device］カメラモジュール）の電源手段として用いる場合には、その軽負荷時或いは無負荷時において、スロープ電圧Ｖｓｌｐが接地電位からシフトされないことになるので、先述のように、過昇圧状態に陥るおそれがあった。
【００１１】
また、上記の過昇圧状態を回避する手段としては、誤差増幅器の能力を上げて、その下限レベルを引き下げる手法が考えられるが、このような能力の増強は、系全体の発振等にも影響を及ぼすため、無闇にその能力を上げることはできなかった。
【００１２】
本発明は、上記の問題点に鑑み、系全体の発振等を招くことなく、適切なデューティ制御を行うことが可能な電源装置及びこれを用いた電気機器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本発明に係る電源装置は、そのオン／オフ制御に応じて入力電圧から出力電圧を生成する出力トランジスタと；前記出力電圧に応じた帰還電圧と所定の基準電圧との差分を増幅して誤差電圧を生成する誤差増幅器と；前記誤差電圧と所定のスロープ電圧とを比較することで、その比較結果に応じたデューティのＰＷＭ信号を生成するＰＷＭコンパレータと；前記ＰＷＭ信号を用いて前記出力トランジスタのオン／オフ制御を行うオン／オフ制御手段と；を有するほか、前記スロープ電圧の下限レベルが前記誤差電圧の下限レベルよりも高くなるように、前記スロープ電圧を接地電位から所定のオフセット電圧分だけ常時正側にシフトさせるオフセット手段を有して成る構成（第１の構成）とされている。
【００１４】
また、本発明に係る電源装置は、そのオン／オフ制御に応じて入力電圧から出力電圧を生成する出力トランジスタと；前記出力電圧に応じた帰還電圧と所定の基準電圧との差分を増幅して誤差電圧を生成する誤差増幅器と；前記誤差電圧と所定のスロープ電圧とを比較することで、その比較結果に応じたデューティのＰＷＭ信号を生成するＰＷＭコンパレータと；前記ＰＷＭ信号を用いて前記出力トランジスタのオン／オフ制御を行うオン／オフ制御手段と；を有して成り、前記ＰＷＭコンパレータは、前記スロープ電圧の下限レベルが前記誤差電圧の下限レベルよりも高くなるように、前記スロープ電圧を接地電位から所定のオフセット電圧分だけ常時正側にシフトさせるように構成されている構成（第２の構成）にしてもよい。
【００１５】
なお、上記した第２の構成から成る電源装置において、前記ＰＷＭコンパレータは、その入力段として、各一端がいずれも電源ラインに接続された第１、第２定電流源と；第１定電流源の他端と接地ラインとの間に接続され、前記スロープ電圧に応じてオン／オフ制御される第１スイッチ素子と；第２定電流源の他端と前記接地ラインとの間に接続され、前記誤差電圧に応じてオン／オフ制御される第２スイッチ素子と；を有するほか、第１定電流源の他端と第１スイッチ素子の一端との間、若しくは、第１スイッチ素子の他端と前記接地ラインとの間に接続されたオフセット抵抗を有して成り、第１、第２定電流源の各他端に現れる電圧を比較することで、前記ＰＷＭ信号を生成する構成（第３の構成）にするとよい。
【００１６】
また、上記第２又は第３の構成から成る電源装置は、前記オン／オフ制御手段として、所定のクロック信号を生成する発振器と；セット端に前記クロック信号が入力され、リセット端に前記ＰＷＭ信号が入力されるリセット優先型のＳＲフリップフロップと；前記ＳＲフリップフロップの出力信号を用いて前記出力トランジスタのオン／オフ制御を行うドライバ回路と；を有するほか、前記誤差電圧と所定の閾値電圧との高低に応じて前記ＳＲフリップフロップに対する前記クロック信号の入力可否を制御するスイッチ回路を有して成る構成（第４の構成）にするとよい。
【００１７】
また、上記第４の構成から成る電源装置において、前記閾値電圧は、前記オフセット電圧と同値に設定されている構成（第５の構成）にするとよい。
【００１８】
また、上記第１〜第５いずれかの構成から成る電源装置は、一端が前記入力電圧の印加端に接続され、他端が前記出力トランジスタの一端に接続されるインダクタと；アノードが前記出力トランジスタの一端に接続され、カソードが前記出力電圧の引出端に接続されるダイオードと；一端が前記出力電圧の引出端に接続され、他端が基準電圧の印加端に接続されるコンデンサと；を有して成り、前記入力電圧を昇圧して前記出力電圧を生成する構成（第６の構成）にするとよい。
【００１９】
また、本発明に係る電気機器は、機器の電源であるバッテリと、前記バッテリの出力変換手段である電源装置と、を有して成る電気機器であって、前記電源装置として、上記第１〜第６いずれかの構成から成る電源装置を備えて成る構成（第７の構成）としている。
【発明の効果】
【００２０】
本発明に係る電源装置、及び、これを用いた電気機器であれば、系全体の発振等を招くことなく、適切なデューティ制御を行うことが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下では、携帯電話端末に搭載され、バッテリの出力電圧を変換して端末各部（特に、ＣＣＤカメラ）の駆動電圧を生成するＤＣ／ＤＣコンバータに本発明を適用した場合を例に挙げて説明を行う。
【００２２】
図１は、本発明に係る携帯電話端末の一実施形態を示すブロック図（特に、ＣＣＤカメラへの電源系部分）である。本図に示すように、本実施形態の携帯電話端末は、装置電源であるバッテリ１と、バッテリ１の出力変換手段であるシステムレギュレータＩＣ２と、携帯電話端末の撮像手段であるＣＣＤカメラモジュール３と、を有して成る。なお、本図には明示されていないが、本実施形態の携帯電話端末は、上記構成要素のほか、その本質機能（通信機能など）を実現する手段として、送受信回路部、スピーカ部、マイク部、表示部、操作部、メモリ部など、を当然に有して成る。
【００２３】
ＣＣＤカメラモジュール３は、それを構成するＣＣＤ素子やＤＳＰ［Digital Signal Processor］、或いは、そのＩ／Ｏ［Input/Output］回路の駆動に際して、複数の駆動電圧（例えば、＋１５．０［Ｖ］、＋３．０［Ｖ］、＋１．８［Ｖ］、−８．０［Ｖ］）を必要とする。そのため、システムレギュレータＩＣ２は、バッテリ電圧Ｖｂａｔ（例えば３．０［Ｖ］）を所定の正昇圧電圧ＶＰ（例えば＋１８［Ｖ］）まで正昇圧する正昇圧回路２Ｐと、同じくバッテリ電圧Ｖｂａｔを所定の負昇圧電圧ＶＭ（例えば−８［Ｖ］）まで負昇圧する負昇圧回路２Ｍと、を有するほか、バッテリ電圧Ｖｂａｔ或いは正昇圧電圧ＶＰから複数の正電圧ＶＰ１〜Ｖｐｎを生成する手段として、第１〜第ｎレギュレータ回路（シリーズレギュレータ回路）２１〜２ｎを有して成る。なお、正電圧ＶＰ１〜ＶＰｎ及び負昇圧電圧ＶＭは、いずれもＣＣＤカメラモジュール３に供給される。
【００２４】
図２は、正昇圧回路２Ｐの一構成例を示す回路図（一部にブロック図を含む）である。本図に示す通り、本実施形態の正昇圧回路２Ｐは、Ｎチャネル電界効果トランジスタＮ１と、センス抵抗Ｒｓと、誤差増幅器ＡＭＰ１と、増幅器ＡＭＰ２と、直流電圧源Ｅ１と、ソフトスタート回路ＳＳと、発振器ＯＳＣと、加算器ＡＤＤと、ＰＷＭコンパレータＰＣＭＰと、リセット優先型のＳＲフリップフロップＦＦと、ドライバ回路（バッファ回路）ＤＲＶと、スイッチ回路ＳＷと、を集積化して成るほか、外部端子Ｔ１、Ｔ２に外付けされる素子として、出力インダクタＬ１と、逆流防止ダイオード（ショットキーバリアダイオード）Ｄ１と、出力コンデンサＣ１と、抵抗Ｒ１〜Ｒ２と、を有して成る。
【００２５】
トランジスタＮ１のドレインは、外部端子（スイッチ端子）Ｔ１に接続されている。トランジスタＮ１のソースは、センス抵抗Ｒｓ（数十［ｍΩ］）を介して接地されている。
【００２６】
誤差増幅器ＡＭＰ１の反転入力端（−）は、外部端子（帰還端子）Ｔ２に接続されている。誤差増幅器ＡＭＰ１の非反転入力端（＋）は、直流電圧源Ｅ１の正極端に接続されている。直流電圧源Ｅ１の負極端は接地されている。
【００２７】
増幅器ＡＭＰ２の非反転入力端（＋）は、センス抵抗Ｒｓの一端（電源側）に接続されており、反転入力端（−）は、センス抵抗Ｒｓの他端（接地側）に接続されている。
【００２８】
加算器の一入力端は、増幅器ＡＭＰ２の出力端に接続されており、他入力端は、発振器ＯＳＣの第１出力端（三角波電圧出力端）に接続されている。
【００２９】
ＰＷＭコンパレータＰＣＭＰの非反転入力端（＋）は、加算器ＡＤＤの出力端に接続されている。ＰＷＭコンパレータＰＣＭＰの第１反転入力端（−）は、誤差増幅器ＡＭＰ１の出力端に接続されている。ＰＷＭコンパレータＰＣＭＰの第２反転入力端（−）は、ソフトスタート回路ＳＳの出力端に接続されている。
【００３０】
フリップフロップＦＦのセット入力端（Ｓ）は、スイッチ回路ＳＷを介して、発振器ＯＳＣの第２出力端（クロック出力端）に接続されている。フリップフロップＦＦのリセット入力端（Ｒ）は、ＰＷＭコンパレータＰＣＭＰの出力端に接続されている。フリップフロップＦＦの出力端（Ｑ）は、ドライバ回路ＤＲＶを介して、トランジスタＮ１のゲートに接続されている。
【００３１】
システムレギュレータＩＣ２の外部にて、外部端子Ｔ１は、出力インダクタＬ１（数十［μＨ］）を介してバッテリ１の出力端（バッテリ電圧Ｖｂａｔ）に接続される一方、逆流防止ダイオードＤ１のアノードにも接続されている。逆流防止ダイオードＤ１のカソードは、正昇圧回路２Ｐの出力端として、第１レギュレータ２１（不図示）の入力端に接続される一方、出力コンデンサＣ１（数［μＦ］）を介して接地されている。また、正昇圧回路２Ｐの出力端は、抵抗Ｒ１、Ｒ２を介しても接地されている。なお、抵抗Ｒ１、Ｒ２の接続ノードは、システムレギュレータＩＣ２の外部端子Ｔ２に接続されている。
【００３２】
すなわち、上記構成から成る正昇圧回路２Ｐは、スイッチング素子として異なる２電位間（バッテリ電圧Ｖｂａｔ・接地電圧ＧＮＤ間）に接続されたトランジスタＮ１のドレインから所望の正昇圧電圧ＶＰを得る昇圧型ＤＣ／ＤＣコンバータであり、その駆動方式としては、出力電圧ＶＰのモニタ結果だけでなく、トランジスタＮ１に流れる駆動電流のモニタ結果に基づいて、トランジスタＮ１の駆動制御を行うピークカレントモード制御方式が採用されている。
【００３３】
上記構成から成る正昇圧回路２ＰのＰＷＭ動作（正昇圧電圧ＶＰの定常時）について、図３を参照しながら、詳細に説明する。
【００３４】
誤差増幅器ＡＭＰ１は、非反転入力端（＋）に印加される基準電圧Ｖｒｅｆ（直流電圧源Ｅ１の起電圧）と、反転入力端（−）に印加される帰還電圧Ｖｆｂ（正昇圧電圧ＶＰの分圧電圧）との差電圧を増幅して誤差電圧Ｖｅｒｒを生成する。すなわち、誤差電圧Ｖｅｒｒは、正昇圧電圧ＶＰとその目標値との誤差が大きいほどハイレベルとなる。
【００３５】
ＰＷＭコンパレータＰＣＭＰは、第１反転入力端（−）に印加される誤差電圧Ｖｅｒｒ及び第２反転入力端に印加されるソフトスタート電圧Ｖｓｓのいずれか低い方と、非反転入力端子（＋）に印加されるスロープ電圧Ｖｓｌｐ（発振器ＯＳＣの基準三角波電圧（或いは基準スロープ波形電圧）と増幅器ＡＭＰ２の出力電圧とを足し合わせた加算器ＡＤＤの出力電圧）と、を比較することで、その比較結果に応じたデューティのＰＷＭ信号を生成する。すなわち、正昇圧電圧ＶＰの定常時において、上記のＰＷＭ信号の論理は、誤差電圧Ｖｅｒｒがスロープ電圧Ｖｓｌｐよりも高ければローレベルとなり、低ければハイレベルとなる。
【００３６】
上記のＰＷＭ信号（フリップフロップＦＦのリセット信号）がローレベルとされている間、トランジスタＮ１のゲート信号Ｓｇは、フリップフロップＦＦのセット端子（Ｓ）に印加されるクロック信号ＣＬＫ（数百［ｋＨｚ］〜数［ＭＨｚ］）の立上がりでハイレベルに保持される。従って、トランジスタＮ１はオン状態とされる。一方、ＰＷＭ信号がハイレベルとされている間は、クロック信号ＣＬＫに関係なくゲート信号Ｓｇがローレベルに保持される。従って、トランジスタＮ１はオフ状態とされる。
【００３７】
このように、ピークカレントモード制御方式の正昇圧回路２Ｐでは、出力電圧ＶＰのモニタ結果だけでなく、トランジスタＮ１に流れる駆動電流のモニタ結果に基づいて、トランジスタＮ１の駆動制御が行われる。従って、本実施形態の正昇圧回路２Ｐであれば、急峻な負荷変動に誤差電圧Ｖｅｒｒが追従できなくても、トランジスタＮ１に流れる駆動電流のモニタ結果に応じてトランジスタＮ１を直接駆動制御することができるので、正昇圧電圧ＶＰの変動を効果的に抑えることが可能となる。すなわち、本実施形態の正昇圧回路２Ｐであれば、出力コンデンサＣ１を大容量化する必要がないので、不要なコストアップや出力コンデンサＣ１の大型化を回避することもできる。
【００３８】
なお、正昇圧回路２Ｐの起動直後は、正昇圧電圧ＶＰがゼロであるため、誤差電圧Ｖｅｒｒが極めて大きくなる。従って、当該誤差電圧Ｖｅｒｒとスロープ電圧Ｖｓｌｐとの比較結果に応じてＰＷＭ信号を生成すると、そのデューティが過大となり、出力インダクタＬ１に突入電流が流れてしまうことになる。
【００３９】
そこで、本実施形態の正昇圧回路２Ｐは、先述した通り、誤差電圧Ｖｅｒｒとは別に、電源投入後から緩やかに上昇するソフトスタート電圧ＶｓｓをＰＷＭコンパレータＰＣＭＰに入力しておき、ソフトスタート電圧Ｖｓｓが誤差電圧Ｖｅｒｒよりも低いときには、誤差電圧Ｖｅｒｒに依ることなく、より低いソフトスタート電圧Ｖｓｓとスロープ電圧Ｖｓｌｐとの比較結果に応じてＰＷＭ信号のデューティを決定する構成とされている。
【００４０】
また、本実施形態の正昇圧回路２Ｐは、スロープ電圧Ｖｓｌｐの下限レベルが誤差電圧Ｖｅｒｒの下限レベルよりも高くなるように、スロープ電圧Ｖｓｌｐを接地電位から所定のオフセット電圧ΔＶだけ常時正側にシフトさせるオフセット手段を有して成る構成としている。なお、本実施形態のオフセット電圧ΔＶは、誤差増幅器ＡＭＰ１の回路構成上、誤差電圧Ｖｅｒｒの下限レベルが接地電位から数［ｍＶ］〜数十［ｍＶ］浮いたものとなることに鑑み、１００［ｍＶ］前後に設定されている。
【００４１】
このような構成とすることにより、その軽負荷時や無負荷時、すなわち、ピークカレントモード制御方式によるスロープ電圧Ｖｓｌｐの正側シフトが望めない状況においても、誤差電圧Ｖｅｒｒの下限レベルに律速されることなく、ＰＷＭ信号のデューティを所望値（最小デューティはゼロ）まで下げることができる。従って、誤差増幅器ＡＭＰ１の能力を上げて系全体の発振等を招くことなく、適切なデューティ制御を行い、意図しない過昇圧状態を回避することが可能となる。
【００４２】
なお、系全体としては、先述したように、所望の正昇圧電圧ＶＰが得られるように帰還制御を行うので、スロープ電圧Ｖｓｌｐをオフセットさせたことで、最小デューティがゼロまで下がるようになっても、特段弊害が生じることはない。
【００４３】
図４は、ＰＷＭコンパレータＰＣＭＰの一構成例を示す回路図である。本図に示すように、本実施形態のＰＷＭコンパレータＰＣＭＰは、その入力段として、各一端がいずれも電源ライン（Ｖｂａｔ）に接続された第１、第２定電流源Ｉ１、Ｉ２と；第１定電流源Ｉ１の他端と接地ラインとの間に接続され、スロープ電圧Ｖｓｌｐに応じてオン／オフ制御される第１Ｐチャネル電界効果トランジスタ（第１スイッチ素子）Ｐ１と；第２定電流源Ｉ２の他端と接地ラインとの間に接続され、誤差電圧Ｖｅｒｒ及びソフトスタート電圧Ｖｓｓに応じて各々オン／オフ制御される第２、第３Ｐチャネル電界効果トランジスタ（第２、第３スイッチ素子）Ｐ２、Ｐ３と；を有するほか、第１定電流源Ｉ１の他端と第１スイッチ素子Ｐ１の一端（ソース端）との間に接続されたオフセット抵抗Ｒｏｆｓを有して成り、第１、第２定電流源Ｉ１、Ｉ２の各他端に現れる電圧Ｖ１、Ｖ２を比較することでＰＷＭ信号を生成する構成とされている。
【００４４】
このような構成とすることにより、ＰＷＭコンパレータＰＣＭＰの入力段は、各入力電圧を所望の電圧レベルにまで引き上げるレベルシフト機能のほか、スロープ電圧Ｖｓｌｐの下限レベルが誤差電圧Ｖｅｒｒの下限レベルよりも高くなるように、スロープ電圧Ｖｓｌｐを接地電位から所定のオフセット電圧ΔＶだけ常時正側にシフトさせるオフセット機能が具備されたものとなる。すなわち、当該構成であれば、上記のオフセット手段を極めて簡易な構成で実現することが可能となる。
【００４５】
次に、正昇圧回路２Ｐの効率改善について詳細な説明を行う。正昇圧回路２Ｐの効率ηは、回路全体の入出力電力の比で決まる。従って、出力電流（負荷電流）が大きければ、正昇圧回路２Ｐ自体の消費電流は、回路全体の効率ηからすればほとんど無視することができるが、軽負荷時や無負荷時において出力電流が小さくなってくると、上記した正昇圧回路２Ｐ自体の消費電流、特に、フリップフロップＦＦやドライバ回路ＤＲＶの消費電流が回路全体の効率ηにも大きく影響するようになる（図６の破線Ｂを参照）。
【００４６】
そこで、本実施形態の正昇圧回路２Ｐは、軽負荷時或いは無負荷時における効率ηを改善する手段として、誤差電圧Ｖｅｒｒと所定の閾値電圧Ｖｔｈとの高低に応じて、フリップフロップＦＦに対するクロック信号ＣＬＫの入力可否を制御するスイッチ回路ＳＷを有して成る構成とされている。
【００４７】
図５は、スイッチ回路ＳＷの一構成例を示す回路図である。本図に示すように、本実施形態のスイッチ回路ＳＷは、コンパレータＣＭＰと、直流電圧源Ｅ２と、セレクタＳＬＴと、を有して成る。
【００４８】
コンパレータＣＭＰの非反転入力端（＋）は、誤差増幅器ＡＭＰ１（不図示）の出力端に接続されている。コンパレータＰＣＭＰの反転入力端（−）は、直流電圧源Ｅ２の正極端（閾値電圧Ｖｔｈ）に接続されている。直流電圧源Ｅ２の負極端は接地されている。コンパレータＣＭＰの出力端は、セレクタＳＬＴの制御端に接続されている。セレクタＳＬＴの一入力端は、発振器ＯＳＣ（不図示）の第２出力端（クロック出力端）に接続されている。セレクタＳＬＴの他入力端は接地されている。セレクタＳＬＴの共通出力端は、フリップフロップＦＦ（不図示）のセット端（Ｓ）に接続されている。
【００４９】
なお、直流電圧源Ｅ２で生成される閾値電圧Ｖｔｈは、先に述べたオフセット電圧ΔＶ（＝１００［ｍＶ］）と同値に設定されている。
【００５０】
上記構成から成るスイッチ回路ＳＷにおいて、コンパレータＣＭＰの出力論理は、誤差電圧Ｖｅｒｒが閾値電圧Ｖｔｈよりも高いときにはハイレベルとなり、低いときにはローレベルとなる。
【００５１】
セレクタＳＬＴは、コンパレータＣＭＰの出力論理がハイレベルであるときは、発振器ＯＳＣからフリップフロップＦＦに対するクロック信号ＣＬＫの入力を許可するように、その共通出力端をクロック信号ＣＬＫが印加される一入力端に接続する。
【００５２】
一方、セレクタＳＬＴは、コンパレータＣＭＰの出力論理がローレベルであるときは、誤差電圧Ｖｅｒｒが閾値電圧Ｖｔｈ（すなわち、スロープ電圧Ｖｓｌｐの下限レベル）を下回っているためにＰＷＭ信号のデューティがゼロとされている状態、すなわち、昇圧動作が不要な軽負荷期間或いは無負荷期間であると判断し、フリップフロップＦＦに対するクロック信号ＣＬＫの入力を遮断すべく、その共通出力端を接地電位（ローレベル）が印加される他入力端に接続する。
【００５３】
このような構成とすることにより、軽負荷時や無負荷時におけるフリップフロップＦＦやドライバ回路ＤＲＶの不要な消費電流を削減し、正昇圧回路２Ｐの効率ηを改善することが可能となる（図６の実線Ａを参照）。
【００５４】
なお、上記の実施形態では、本発明をピークカレントモード制御方式の正昇圧回路２Ｐに適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、入力電圧から所望の出力電圧を生成する直流安定化電源装置全般に広く適用することが可能である。
【００５５】
例えば、図７に示すように、出力電圧ＶＰに応じて変動する帰還電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとの差電圧を増幅する誤差増幅器ＡＭＰ１を有して成り、当該誤差増幅器ＡＭＰ１の出力信号（誤差電圧Ｖｅｒｒ）を用いて出力トランジスタＮ１のスイッチング制御を行う一般的な直流安定化電源装置につき、図４に示すＰＷＭコンパレータＰＣＭＰ（すなわち、その入力段にオフセット機能を備えたＰＷＭコンパレータ）を設けた構成としても、上記と同様の作用・効果を得ることが可能である。
【００５６】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００５７】
例えば、上記の実施形態では、逆流防止用ダイオードＤ１としてショットキーバリアダイオードを用いた場合のみを示したが、通常のダイオードでも構わないし、同期整流スイッチ回路を追加すれば、これを設けなくても構わない。
【００５８】
また、トランジスタのＰチャネルとＮチャネルが逆構成となる回路にしてもよい。
【００５９】
また、トランジスタＮ１やセンス抵抗Ｒｓを外付けとしたり、抵抗Ｒ１、Ｒ２を内蔵としてもよい。
【００６０】
また、上記の実施形態では、第１定電流源Ｉ１の他端と第１スイッチ素子Ｐ１のソースとの間にオフセット抵抗Ｒｏｆｓを挿入した構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、第１スイッチ素子Ｐ１のドレインと接地ラインとの間にオフセット抵抗Ｒｏｆｓを挿入しても構わない。
【産業上の利用可能性】
【００６１】
本発明は、入力電圧から所望の出力電圧を生成する直流安定化電源装置の過昇圧回避並びに効率改善を図る上で有用な技術である。
【図面の簡単な説明】
【００６２】
【図１】は、本発明に係る携帯電話端末の一実施形態を示すブロック図である。
【図２】は、正昇圧回路２Ｐの一構成例を示す回路図である。
【図３】は、正昇圧回路２ＰのＰＷＭ動作を説明するための図である。
【図４】は、ＰＷＭコンパレータＰＣＭＰの一構成例を示す回路図である。
【図５】は、スイッチ回路ＳＷの一構成例を示す回路図である。
【図６】は、軽負荷時における効率向上を説明するための図である。
【図７】は、正昇圧回路２Ｐの別構成例を示す回路図である。
【図８】は、過昇圧状態の発生を説明するための図である。
【符号の説明】
【００６３】
１    バッテリ
２    システムレギュレータＩＣ
２Ｐ    正昇圧回路
２Ｍ    負昇圧回路
２１〜２ｎ    第１〜第ｎレギュレータ回路
３    ＣＣＤカメラモジュール
Ｎ１    Ｎチャネル電界効果トランジスタ
Ｒｓ    センス抵抗
ＡＭＰ１    誤差増幅器
ＡＭＰ２    増幅器
Ｅ１    直流電圧源
ＳＳ    ソフトスタート回路
ＯＳＣ    発振器
ＡＤＤ    加算器
ＰＣＭＰ    ＰＷＭコンパレータ
ＦＦ    ＳＲフリップフロップ（リセット優先）
ＤＲＶ    ドライバ回路
ＳＷ    スイッチ回路
Ｌ１    出力インダクタ
Ｄ１    逆流防止ダイオード（ショットキーバリアダイオード）
Ｃ１    出力コンデンサ
Ｒ１〜Ｒ２    抵抗
Ｔ１〜Ｔ２    外部端子
Ｉ１、Ｉ２    第１、第２定電流源
Ｐ１    第１Ｐチャネル電界効果トランジスタ（第１スイッチ素子）
Ｐ２    第２Ｐチャネル電界効果トランジスタ（第２スイッチ素子）
Ｐ３    第３Ｐチャネル電界効果トランジスタ（第３スイッチ素子）
Ｒｏｆｓ    オフセット抵抗
ＣＭＰ    コンパレータ
Ｅ２    直流電圧源
ＳＬＴ    セレクタ
【図１】
0004781744.tif 000002
【図２】
0004781744.tif 000003
【図３】
0004781744.tif 000004
【図４】
0004781744.tif 000005
【図５】
0004781744.tif 000006
【図６】
0004781744.tif 000007
【図７】
0004781744.tif 000008
【図８】
0004781744.tif 000009