(57)【特許請求の範囲】
【請求項１】
集積回路レイアウトのための光学的近接補正を生成する方法であって、上記集積回路レイアウトを記述するデータが階層構造を含み、且つ、上記方法が、
上記集積回路レイアウト設計を第１入力として提供するステップ、
特定の補正基準セットを第２入力として提供するステップ、
上記特定の補正基準セットに合致するレイアウトの形質を識別するために上記集積回路レイアウトを分析するステップ、
上記特定の補正基準セットに合致する形質に関する上記特定の補正基準セットに応じて、光学的近接補正データを生成するステップ、及び
上記集積回路レイアウトの階層構造に対応する階層構造に形成された上記光学的近接補正データを含む第１プログラム・データを提供するステップを含むことを特徴とする方法。
【請求項２】
上記集積回路レイアウトがＧＤＳ−IIデータ・ファイルで記述されていることを特徴とする請求項１に記載の集積回路レイアウトのための光学的近接補正を生成する方法。
【請求項３】
上記光学的近接補正データが、レイアウトへのセリフの追加に対応するデータを含むことを特徴とする請求項１に記載の集積回路レイアウトのための光学的近接補正を生成する方法。
【請求項４】
上記光学的近接補正データが、トランジスタ・ゲートの補正に対応するデータを含むことを特徴とする請求項１に記載の集積回路レイアウトのための光学的近接補正を生成する方法。
【請求項５】
上記特定の補正基準セットが、レイアウト内のトランジスタ・ゲートを明確に識別するための基準を含むことを特徴とする請求項１に記載の集積回路レイアウトのための光学的近接補正を生成する方法。
【請求項６】
第１の補正されたレイアウトを記述する第２プログラム・データを作るために、上記第１プログラム・データを、集積回路レイアウトを記述するデータと組み合わせるステップを更に含むことを特徴とする請求項１に記載の集積回路レイアウトのための光学的近接補正を生成する方法。
【請求項７】
上記第１の補正されたレイアウトが集積回路に関係する設計ルールのセットの範囲内に在るか否かを確認するために、上記第２プログラム・データを設計ルール・チェッカーに提供するステップを更に含むことを特徴とする請求項６に記載の集積回路レイアウトのための光学的近接補正を生成する方法。
【請求項８】
レイアウト精度パラメータのセットを提供するステップ、
上記第１の補正されたレイアウトを上記設計精度パラメータと比較するステップ、
特定の設計精度ルールのセットに従ってレイアウトの全領域を補正するためのモデルベースの補正手段を提供するステップ、及び
第２の補正されたレイアウトが上記レイアウト精度パラメータのセットの範囲内に入るように上記第２の補正されたレイアウトを作るために、上記モデルベースの補正手段を上記第１の補正されたレイアウトに適用するステップを更に含むことを特徴とする請求項６に記載の集積回路レイアウトのための光学的近接補正を生成する方法。
【請求項９】
集積回路のレイアウトがツリー構造の複数のセルを含み、且つ、上記第１プログラム・データを提供するステップは、複数のセルに対応する複数のデルタ平面を生成するステップを含み、各デルタ平面は、デルタ平面に対応するセルの補正面とデルタ平面に対応するセルの子セルに対応するデルタ平面との間の差を表すデータを含むことを特徴とする請求項１に記載の集積回路レイアウトのための光学的近接補正を生成する方法。
【請求項１０】
各セルに対する上記補正面が、上記補正面が平坦化されたセルデータに適用された場合には、セルに対する補正された設計に等しい出力データを生成するデータを含むことを特徴とする請求項９に記載の集積回路レイアウトのための光学的近接補正を生成する方法。
【請求項１１】
機器により読み取り可能であり、また、請求項１に記載の方法を遂行するために、機器が実行可能な命令のプログラムを明確に具体化するプログラム記憶装置。
【請求項１２】
請求項１に記載の方法を実行するための装置。
【請求項１３】
集積回路レイアウトのための光学的近接補正を生成する方法であって、上記集積回路レイアウトを記述するデータは複数のセルを含む階層ツリー構造を含み、且つ、上記方法は、
上記集積回路レイアウトを第１入力として提供するステップ、
特定の補正基準セットを第２入力として提供するステップ、
上記特定の補正基準セットに応じて階層ツリー構造内における複数のセルの各セル毎に第１補正層を生成することを含む、階層ツリー構造をコンパイルするステップ、
各セルのデルタ平面がセルの各子セル間の相互作用及びセルの初期ジオメトリとセルの各子セル間の相互作用の結果として表されるように、各セルの補正層を部分補正して各セルのデルタ平面を生成することを含む、階層ツリー構造をリンクするステップ、及び
上記デルタ平面を含む第１プログラム・データを提供するステップを含み、上記第１プログラム・データは、集積回路レイアウトの階層ツリー構造に対応するように階層的に形成されていることを特徴とする方法。
【請求項１４】
上記階層ツリー構造内の各セルに関して、セルのデルタ平面とセルの子セルのデルタ平面との和は、セルの補正面を構成し、且つ、セルに対する上記補正面が、上記補正面が平坦化されたセルデータに適用された場合には、セルに対する補正された設計に等しい出力データを生成することになるデータを含むことを特徴とする請求項１３に記載の集積回路レイアウトのための光学的近接補正を生成する方法。
【請求項１５】
上記集積回路レイアウトがＧＤＳ−IIデータ・ファイルで記述されていることを特徴とする請求項１３に記載の集積回路レイアウトのための光学的近接補正を生成する方法。
【請求項１６】
上記特定の補正基準セットが、レイアウト内のトランジスタ・ゲートを明確に識別するための手段を含むことを特徴とする請求項１３に記載の集積回路レイアウトのための光学的近接補正を生成する方法。
【請求項１７】
第１の補正されたレイアウトを記述する第２プログラム・データを作るために、上記第１プログラム・データを、集積回路レイアウトを記述するデータと組み合わせるステップを更に含むことを特徴とする請求項１３に記載の集積回路レイアウトのための光学的近接補正を生成する方法。
【請求項１８】
上記第１の補正されたレイアウトが集積回路に関係する設計ルールのセットの範囲内に在るか否かを確認するために、上記第２プログラム・データを設計ルール・チェッカーに提供するステップを更に含むことを特徴とする請求項１７に記載の集積回路レイアウトのための光学的近接補正を生成する方法。
【請求項１９】
レイアウト精度パラメータのセットを提供するステップ、
上記第１の補正されたレイアウトを上記設計精度パラメータと比較するステップ、
特定の設計精度ルールのセットに従ってレイアウトの全領域を補正するためのモデルベースの補正手段を提供するステップ、及び
第２の補正されたレイアウトが上記レイアウト精度パラメータのセットの範囲内に入るように上記第２の補正されたレイアウトを作るために、上記モデルベースの補正手段を上記第１の補正されたレイアウトに適用するステップを更に含むことを特徴とする請求項１７に記載の集積回路レイアウトのための光学的近接補正を生成する方法。
【請求項２０】
請求項１３に記載の方法を実行するための装置。
【発明の詳細な説明】
【０００１】
（関連出願についての説明）
本出願は、ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティの発明になる１９９８年９月１６日出願の「マスク記述のためのシステムにおけるデータ階層維持の方法及び装置」と題する米国仮特許出願の継続出願であり、当該出願日の恩典を請求する。更に、本出願は、ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティの発明になる１９９７年１２月１２日出願の出願番号第６０／０６９，５４９号の「データ階層進化型マスク補正と照合の方法及び装置」と題する米国仮特許出願に関連しておりその通常の出願であり、当該出願日の恩典を請求し、これをここに援用する。上記の特許それぞれは本発明の譲渡人に譲渡されている。
【０００２】
更に本出願は、ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティの発明になる１９９７年９月１７日出願の出願番号第６０／０５９，３０６号の「マスクの照合、補正、並びに設計ルール照合」と題する米国仮特許出願、及びファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティの発明になる１９９８年９月１６日出願の「マスクの照合、補正、並びに設計ルール照合」と題する米国特許出願に関連しており、これらをここに援用する。本出願は又、ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティ、リナード・カークリンの発明になる１９９８年８月７日出願の「視認検査と照合システム」と題する米国特許出願にも関連しており、これをここに援用する。本出願は又、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティの発明になる１９９７年９月１７日出願の出願番号第０８／９３１，９２１号の「位相シフト回路製造方法及び装置」と題する米国特許出願にも関連しており、これをここに援用する。上記の特許それぞれは本発明の譲渡人に譲渡されている。
【０００３】
（技術分野）
本発明は、集積回路製造の分野に関する。特に、高速且つ効率的な集積回路レイアウトの補正及び照合を可能とするコンセプト並びにシステム設計技術に関する。
【０００４】
（関連技術の説明）
集積回路（ＩＣ）を設計する際、通常、技術者は、特定の機能を果すべく一体的に連結された個々の素子を含む基本設計回路の作成を支援するコンピュータ・シミュレーション・ツールに依存している。半導体基板において、実際に、この回路を作り上げるには、該回路を、物理的表現、即ち物理的レイアウトに変換する必要があり、こうすることにより、次に、それ自身をシリコン表面上に転写することが可能となる。完成されたＩＣが該素子自身によって具現化されるような形状に、ディスクリート素子回路を変換するオペレーションにおいて、再び、コンピュータ支援設計（ＣＡＤ）ツールがレイアウト設計者を支援することになる。これらの形状は、ゲート電極、フィールド酸化領域、拡散領域、金属相互接続  等の、回路の個々の要素を作り上げる。
【０００５】
これらのＣＡＤシステムに使用されるソフトウェア・プログラムは、通常、機能回路を作り出すように、予め定められた設計ルールのセットの下で機能するように構成されている。これらのルールは、しばしば、特定の情報処理及び設計に係る制限により決定される。例えば、該設計ルールは、素子又は配線が、互いに好ましからざる影響を与え合うことがないように、素子間又は相互接続配線間における間隔の許容範囲を規定することもある。設計ルールによる制限は、よく、限界寸法と呼ばれる。回路の限界寸法は、通常、１本の配線の最少幅又は２本の配線間の最少間隔として規定される。従って、限界寸法により、ＩＣの全体的な大きさと密度が決定される。現在のＩＣ技術において、最高技術水準の回路での最少限界寸法は、配線幅と間隔に関して約０．２５ミクロンである。
【０００６】
回路レイアウトが作られると、集積回路（ＩＣ）を製造する次のステップは、そのレイアウトを半導体基板上に転写することである。光学的リソグラフィは、幾何学的形状をシリコン・ウェーハの表面上に転写するための公知プロセスである。通常、光学的リソグラフィ・プロセスは、半導体ウェーハの最表面上にフォトレジスト層を形成することから開始される。次に、通常クロムで形成された完全な非光透過性の不透明領域と、通常石英で形成された完全な光透過性の透明領域とを有するマスクが、フォトレジストがコートされたウェーハを覆うように配置される。次に、光が、可視光源又は紫外線光源によって、マスク上に照射される。この光は、通常、１個又は数個のレンズ、フィルタ、及び／又は鏡を含むレンズシステムを使って集束され、縮小されたマスク像をウェーハ上に生成する。光は、マスクの透明領域を通過して、その下のフォトレジスト層を露光するとともに、マスクの不透明領域により遮られ、その下のフォトレジスト層部分を露光されない状態のままとする。次に、露光されたフォトレジスト層は、通常、フォトレジスト層の露光／非露光領域を化学的に除去する過程で現像される。その結果として作り出されるものは、要求される幾何学形状、形質、配線、及び外形で規定された所要パターンを持つフォトレジスト層で覆われた半導体ウェーハである。次に、このパターンは、ウェーハの下層領域をエッチングするために使用される。
【０００７】
上記の設計ルールの他にも、光学的リソグラフィに用いられる露光ツールの解像度値によっても、集積回路レイアウトの設計者に対して制限が課せられる。露光ツールに対する解像度は、露光ツールがウェーハに関する繰り返し露光可能な最少の形質として規定される。現在、最も進化した光学露光ツールの解像度は、約０．２５ミクロンである。レイアウトの限界寸法が小さくなり、それがリソグラフィ装置の解像度値に近づくにつれ、マスクとフォトレジストに現像された実際のレイアウトパターンとの間の一致性は著しく低下する。特に、回路形質のパターン現像における差は、相互の形質の近接度に左右されることが観察される。
【０００８】
ＩＣ設計におけるこれらの制限に留意する場合、ＩＣパターンを記述するデータは、通常、ＧＤＳ−IIデータ・ファイルのように、圧縮された階層的様式で表現される点に注目する必要がある。高レベルのパターン表現階層では、形質は、概念的様態で表される。例えば、メモリー・アレーは、所定のセルをある特定数の列と桁を反復したものとして記述される。その次に低いレベルの階層に、サブセルＡとＢとを含む基本メモリー・セルを記述することも可能である。最後に、最も下のレベルでは、最も基本的なサブセルは、幾何学的な基本的矩形又は多角形を含んでいる。物理的マスクを生成するためには、先ず、階層的に記述されたすべての幾何学的インスタンスを列挙することによって、階層データを平坦化する必要がある。通常、階層を平坦化すると、パターンを表現するのに必要とされるデータ記憶量の値は、数桁増える結果となる。
【０００９】
階層を平坦化すると、特定のＩＣ設計を表現するファイルのサイズをこのように大幅に増加する結果となるので、マスク製造過程の最終点で階層を平坦化することが望ましく、最も望ましいのは、物理的製造前において、マスク設計がＥＢ装置にロードされる時点である。しかしながら現在、複雑なＩＣのマスク製造においては、この平坦化プロセスは、より早いステップで行われる。これは、複雑なＩＣの原型となるマスク設計が、通常、この原型の設計に係る多くのオペレーションの１つ１つを順次実行し完了した後に、加工されることに起因する。これらのオペレーションは、複雑なＩＣの限界寸法が光学的リソグラフィの解像度の限度に接近するほど、複雑なＩＣ用のマスクに精度が必要となるために行われる。現在、これらのオペレーションには、順次行われる原型設計データの平坦化が多少必要であり、望ましい時期より早いステップで設計データの平坦化を行う結果となっている。これらのオペレーションには、論理演算の実行、光学的近接補正の生成、位相をシフトしたマスクの生成、及びこれらのオペレーションを済ませたマスクの設計ルールの照合が含まれる。
【００１０】
特に、複雑性が一層制限された最近の集積回路の殆ど全てに対しては、フォトリソグラフィの終了後に望ましい画像がウェーハ上に正確に再現されるようにするため、原型マスク設計を光学的近接効果に関して修正することが要求される。近接効果は、間隔が非常に近接したパターン形質がウェーハのレジスト層にリソグラフィ転写されるときに生じる。間隔が非常に近接した形質部分を通過する光波は、相互作用し、その結果、最終転写パターン形質を歪曲させる。形質のサイズと間隔が、リソグラフィ・ツールの解像限界値に近づいたときに起きる別の問題は、角（凹及び凸）がそれぞれの角でエネルギーが集中したり又は不足したりすることにより、過剰露光又は過小露光となる傾向にあるということである。大型形質及び小型形質が、同じマスク・パターンから転写される時には、小型形質の過剰露光又は過小露光という別の問題も起きる。
【００１１】
近接効果に関する問題を解決するために、多くの方法が開発されてきた。これらの方法には、マスク配線幅の予補償、フォトレジスト層厚の可変化、多重層フォトレジスト・プロセスの使用、光学的結像と共に電子ビーム結像の使用、そして最後に、近接効果を補償するために、原型マスク・パターンに付加的な形質を加えることが含まれる。この最後の方法は光学的近接補正（ＯＰＣ）として知られている。
【００１２】
ＯＰＣが利用されるときに原型マスクに加えられる追加形質は、通常、サブ・リソグラフィ（即ち、寸法が露光ツールの解像度より小さい）であり、従ってレジスト層に転写されない。代わりに、それらは、最終的に転写されるパターンを改善し、近接効果を補償するように、原型パターンと相互作用し合う。
【００１３】
最近では、ＯＰＣ形質を含むようにマスク定義を調整することができるいくつかの既知のＯＰＣソフトウェアを導入したプロダクトが存在する。しかし、現状においては、この利用可能なプロダクトは、正確さ、速さ、データ量、及び  作り出されたＯＰＣ補正後のマスク設計の照合という点で多くの制約がある。これは、現在のプロダクトが、ＯＰＣ形質がマスク設計に加えられるとき、原型マスク設計の真の階層的データ・フォーマットを維持しないからである。これらのプロダクトでは、補正形質を加えて補正する前に、原型マスク設計を、先ず何らかの形式の平坦化されたデータ・フォーマットに展開する必要がある。これによって、結果として生じる補正された設計データ・ファイルのサイズが数倍に膨れ上がり、そのためＯＰＣ処理速度が低下することになる。更に、より重要なことであるが、これらは、マスク設計における真の階層データ・フォーマットの原型を維持していないために、原型マスクと同一の階層データ・フォーマットを必要とする従来の照合ツールを使用して、現在知られているＯＰＣ補正されたマスクを照合することは、極めて困難で且つ膨大な時間を必要とする。
【００１４】
従って、正確さ、速さ、データ量、結果の照合に関する現在知られているシステムの上記問題点を解決する、集積回路マスク設計をＯＰＣ補正するための方法及び装置が必要とされている。
【００１５】
（発明の概要）
先に論じたように、集積回路設計レイアウトに関する論理演算の補正及び実行のための現在知られているシステムでは、該設計の原型の階層を保存することができない。これは、データの大幅な増加、処理速度の低下、及び  従来の照合ツールの使用では補正処理された設計を迅速に照合できないということを含む幾つかの問題を引起す。
【００１６】
従って、本発明の一実施形態では、原型レイアウトの階層を維持する、光学的近接効果に対する集積回路レイアウト補正のための方法が提供される。該補正方法は、階層的に記述された集積回路レイアウトを第１入力として提供するステップと、特定の補正基準セットを第２入力として提供するステップとを含む。次に、集積回路レイアウトは、提供された特定の補正基準に合致するレイアウトの形質を識別するために分析される。補正の必要なマスクの区域が識別された後、特定の補正基準セットに応じて光学的近接補正データが生成される。最後に、集積回路レイアウトの階層構造に対応する階層構造内に、生成された光学的近接補正データを記憶した第１プログラム・データが生成される。
【００１７】
本方法の様々な代替実施形態では、生成された第１プログラム・データがハードディスク・ドライブ又はサーバーのようなコンピュータ読み取り可能媒体上に記憶され、集積回路レイアウトがＧＤＳ−IIデータ・ファイル又は他の階層的データ記述により記述される。上記実施形態の他の事例では、第１プログラム・データはＧＤＳ−IIデータ・ファイル又は他の階層的データ記述により記述することもできる。
【００１８】
上記方法の更なる特徴としては、生成された光学的近接補正データは、レイアウトのセリフ形質の追加に対応するデータと、トランジスタ・ゲートの補正に対応するデータとを含む。上記方法の更なる実施形態では、特定の補正基準セットは、レイアウト内でトランジスタ・ゲートを明確に識別するための手段を含む。この事例は、生成された光学的近接補正データがトランジスタ又は配線の線端へのハンマーヘッド形質の追加に対応するデータを含むことにより更に特徴付けられる。
【００１９】
ある代替実施形態では、本方法は、第１の補正されたマスクを記述する第２プログラム・データを作るために、第１プログラム・データを、集積回路マスクを記述したデータと組み合わせる追加のステップにより更に特徴付けられる。この実施形態は、第３プログラム・データを作るために、第２プログラム・データを平坦化すること、及び  光学的に補正されたリソグラフィマスクを作るために、第３プログラム・データを利用することを含む他のステップを追加することにより更に特徴付けることができる。
この実施形態は、第１の補正されたレイアウトが、集積回路に関係する設計ルールのセットの範囲内に在るか否かを判定するために第２プログラム・データを設計ルール・チェッカーに提供するステップを追加することにより更に特徴付けることができる。
【００２０】
別の事例では、この実施形態は、レイアウト精度パラメータのセットを提供するステップと、第１の補正されたレイアウトを設計精度パラメータと比較するステップとの追加により更に特徴付けることができる。これらの追加されたステップは、特定の設計精度ルールのセットに従って、レイアウトの全区域を補正するためのモデルベースの補正手段を提供すること、及び  第２の補正されたレイアウトがレイアウト精度パラメータの範囲内に入るように第２の補正されたレイアウトを作るために、モデルベースの補正手段を第１の補正されたレイアウトに適用することを更に含む。
この実施形態は、第２の補正されたレイアウトを設計ルール・チェッカーに提供するステップと、設計ルール・チェッカーを作動させるステップと、第２の補正されたレイアウトが集積回路に関係する設計ルールのセットの範囲内に在るか否かを判定するステップとを追加することにより更に特徴付けられる。代わりに、上記実施形態は、第１の補正されたレイアウトを設計精度パラメータと比較するステップが、第２プログラム・データを、第１の補正されたレイアウトが作り出すことになる露光の模擬画像を作るチェッカーに提供すること、集積回路のために設計された露光の実際の画像を提供すること、及び  模擬画像と実際の画像との間の差を求めることを更に含むことで更に特徴付けられる。
【００２１】
別の事例では、本方法は、第１プログラムを生成するステップが、複数のセルに対応する複数のデルタ平面を生成することを更に含むことによっても特徴付けられる。この実施形態では、各デルタ平面は、デルタ平面に対応するセルの補正面と、デルタ平面に対応するセルの子セルに対応するデルタ平面との間の差を表すデータを含む。この事例では、各セルに対する補正面は、補正面が平坦化されたセルデータに適用された場合には、セルに対する補正設計に等しい出力データを生成することになるデータを含む。
【００２２】
また、基本的方法クレームの代替実施形態も提供される。この代替実施形態は、集積回路レイアウトを第１入力として提供するステップと、特定の補正基準を第２入力として提供するステップとを備えている。他のステップには、階層ツリー構造をコンパイルするステップが含まれ、これには、複数のセルの各セル毎に、第１補正層を、特定の補正基準セットに応じて階層ツリー構造に生成するステップが含まれる。また、階層ツリー構造をリンクするステップが含まれ、このリンクするステップは、各セル毎にデルタ平面を生成し、各セルのデルタ平面が、セルの各々の子セル間における相互作用、及びセルの初期幾何学形状とセルの各々の子セル間における相互作用を補正することにより、各セルの補正層を修正するステップを含む。最後にデルタ平面を含む第１プログラム・データが提供されるが、第１プログラム・データは、集積回路レイアウトの階層ツリー構造に対応するように階層的に形成される。
本方法の代替実施形態では、上記方法に追加の限定が加えられ、階層ツリー構造内の各セルに関し、セルのデルタ平面とセルの子セルのデルタ平面の和がセルの補正面を構成し、セルに対する補正面は、補正面が平坦化されたセルデータに適用された場合には、セルに対する補正された設計に等しい出力データを生成するデータを含む。この代替法法の他の変形例は、主たる方法に関して先に論じたものと同様である。
【００２３】
最後に、上記実施形態の方法ステップは、一例においては、コンピュータによって、これらのステップを実行するプログラムを稼動することができ、ここにおいて、このプログラムは、ハードディスク・ドライブやサーバーのような何らかの適切なコンピュータ記憶媒体上に記憶される。
【００２４】
本発明は、方法ステップに関し、以上を要約すると、原型レイアウトの階層を維持する、光学的近接効果に対する集積回路レイアウトの補正のための装置として特徴付けることもできる。この装置は、一実施形態では、集積回路レイアウトを受入れる第１入力と、特定の補正基準セットを受入れる第２入力と、集積回路レイアウトを分析し、特定の補正基準セットに合致する形質を識別するリソースとを含む。また、特定の補正基準セットに合致する形質に対する特定の補正基準セットに応じて光学的補正データを生成するリソースと、集積回路レイアウトの階層構造に対応する階層構造に形成された光学的補正データを含む第１プログラム・データを提供するリソースも提供される。
【００２５】
方法実施形態に関し以上で論じた特徴は、装置実施形態に関しても同様に適用できる。例えば、装置実施形態は、補正データに対するセリフ及びトランジスタ・ゲート補正の追加に備え、トランジスタ・ゲートを明確に識別するための手段を含む特定の補正基準セットに備えるように変更することもできる。
【００２６】
一代替実施形態では、装置は、第１の補正されたレイアウトを記述する第２プログラム・データを作るために、第１プログラム・データを、集積回路マスクを記述するデータと組み合わせる追加のリソースを含む。この実施形態は、第３プログラム・データを作るために第２プログラム・データを平坦化するリソースと、光学的に補正されたリソグラフィマスクを作るために第３プログラム・データを利用するリソースを追加することにより更に特徴付けることができる。この実施形態は、第１の補正されたレイアウトが、集積回路に関係する設計ルールのセットの範囲内に在るか否かを判定する設計ルール・チェッカーを提供することにより更に変更することができる。
【００２７】
もう１つの実施形態では、例えば、レイアウト精度パラメータのセットを受入れる第３入力と、第１の補正されたレイアウトを設計精度パラメータと比較するリソースのような更なる要素が追加される。また、特定の設計精度ルールのセットに従ってレイアウトの全区域を補正するためのモデルベースの補正手段を提供するリソースと、第２の補正されたレイアウトがレイアウト精度パラメータの範囲内に入るように第２の補正されたレイアウトを作るためにモデルベースの補正手段を第１の補正されたレイアウトに適用するリソースとが提供されている。この実施形態は、第２の補正されたマスクを受入れ、第２の補正されたレイアウトが集積回路に関係する設計ルールのセットの範囲内に在るか否かを判定する設計ルール・チェッカーを追加することにより更に特徴付けることができる。
この実施形態は、第２プログラム・データを、第１の補正されたレイアウトが作り出すことになる露光の模擬画像を作るチェッカーに提供するリソースの追加によって更に特徴付けることができる。この場合、その集積回路のために設計された露光の実際の画像を提供するリソースと、模擬画像と実際の画像との間の差を求めるリソースも提供される。
【００２８】
最後に、上記実施形態の装置は、一例としては、コンピュータが集積回路レイアウトの光学的近接補正を生成するように具体化されたコンピュータ読み取り可能プログラム・コードを有する、コンピュータが利用可能な媒体含むコンピュータ・プログラム・プロダクトとすることもできる。ここにおいて、集積回路レイアウトを記述するデータは、階層構造を含んでいる。
説明及び図には多くの詳細な事項が含まれているが、本発明は請求の範囲によって定義される。それら請求の範囲に述べられている限定のみが本発明に適用される。
【００２９】
（実施形態の詳細な説明）
上記したように、フォトリソグラフィーマスクの製造では、ＩＣ設計を表すデータを、マスクの実際の製造過程における最終時点で平坦化することが有利である。しかしながら、この平坦化が望ましい時点以前に行われる場合もある。これは、これは、複雑なＩＣの原型となるマスク設計が、通常、この原型の設計に係る多くのオペレーションの１つ１つを順次実行し完了した後に、加工されることに起因する。これらのオペレーションには、論理演算の実行、光学的近接補正の生成、位相をシフトしたマスクの生成、及びこれらのオペレーションを済ませたマスクの設計ルールの照合が含まれる。現在、これらのオペレーションには、順次行われる原型設計データの平坦化が多少必要であり、望ましい時期より早いステップで設計データの平坦化を行う結果となっている。この早期のデータの平坦化は、必要なデータ記憶量の値を大幅に増大させ、それに対応してこれらのオペレーションの速度が低下するという結果を招く。更に、現行の照合システムは通常、同一の入力データ階層を必要とするので、非階層的方法で設計を修正した場合、これらの修正された設計を照合する重要なステップの実行は、不可能でないとしても困難なものとなる。
【００３０】
本発明は、設計の原型における真の階層が維持されるように、入力階層ＩＣ設計に関するＯＰＣ補正のようなオペレーションを実行することにより上記問題の解決を図る。本発明における種々の実施形態には、集積回路製造で使用されるマスクの照合と補正とを行うための、そして設計レイアウトに関する論理演算を行うためのコンピュータ・システムが含まれている。これらの実施形態では、特定マスクの外観を定義する階層的マスク定義データを受入れる。次に、これらの実施形態では、データの出力セットを生成する。一実施形態では、この出力データは、ＯＰＣ補正されたマスク定義を含んでいる。本発明の他の実施形態は、ＯＰＣ補正又はマスク照合手法を実行するシステムを使って生成された実際のマスクを含んでいる。本発明のその他の実施形態では、ＯＰＣ補正又はマスク照合技術を実行するコンピュータ・プログラムを有するコンピュータ読み取り可能媒体（例：ハードディスク、ＣＤ、及び  他のコンピュータ・プログラム記憶装置ツール）を含んでいる。
【００３１】
図面に関連して本発明を説明する前に、本発明概念の一実施形態についての概要について説明する。このように、本発明の一実施形態では、レイアウトの階層的定義を受入れるため、そして設計レイアウトに関するオペレーションを実行するエンジンによって提供される補正情報を階層的に含む１つ或いはそれ以上の追加的データ層を生成するために、階層保存手段を使用する。これらの追加層は、その層の階層的定義で各ノードに関連づけられるように記憶される。
【００３２】
以下の定義を本明細書に使用する。補正面を平坦化されたノードに適用することにより、出力がそのノードに関する補正された設計となるように、補正面は、階層の何れのノード（セル）とも関連づけられる。デルタ平面は、本質的には、ノードの補正面と、その直下にある全ての子デルタ平面の合計との間の差である。従って、あるセルの補正面は、上記セルに対するデルタ平面に、上記セルの直下にある子セルのデルタ平面を足したものに等しい。階層の葉セルは子セルを持たないので、何れの葉セルにとっても補正面は上記葉セルのデルタ平面に等しくなる。この方法によれば、本発明の一実施形態では、レイアウトの全体的な補正は、階層中の各セルに対するデルタ平面を保存するだけで提供できるようになるので、各セルの補正面を保存する必要が無くなる。
【００３３】
本発明の一実施形態の背後にある基本的な思想を、コンパイルとリンキングとを含む２つのステップに分けて説明する。コンパイルステップでは、設計レイアウトに関して実行されるべきオペレーションに従って、階層中の全ての幾何学的初期形状に対して補正が生成される。リンクステップでは、親セルの子セルと親セルの初期の幾何学形状との光学的重なりにより、余分な補正が行われる。従って、追加的な補正だけが記憶される。
【００３４】
デルタ・アルゴリズムは、子セルの重なり及び親セルの幾何学形状と子セルとの間の重なりのみを考慮することにより、デルタ／追加情報を計算処理する。重なりのみが親セルにとって必要な追加的補正変更に寄与することになるので、これらの区域のみが考慮される。重なり区域は単に幾何学形状の重なりにとどまる訳ではなく、近接重なりも含んでいる。より普遍的な定義を採用することにより、全ての近接効果／補正を考慮に入れることができる。あるセルにとってのデルタ・アルゴリズムの出力をここでそれ自身のデルタ平面と呼ぶことにする。階層ツリーの葉は、こうしてそれらの補正面に等しいデルタ平面を有する。
【００３５】
コンパイル時には、全ての葉に対する補正面は、提供された平坦化されたデータに関する所要のオペレーションを実行するオペレーション・エンジンに対し、各葉毎の幾何学的初期形状を記述する平坦化されたデータを提供することによって生成される。リンク時には、どのサブセルも重なっていない場合は、この親セルにとっての補正面は、その子セルのデルタ平面の和に等しい（上に述べたように、この親セル用に記憶されるべき追加的デルタ平面情報は無くなる）。仮に重なりがあれば、重なり区域は平坦化され、平坦化された重なり区域に対する中間的な補正面が生成される。必然的に、この中間的補正区域は、その子供の全補正面の和を減算するために使用され、その差がリンクされるセルに対応するために階層的に記憶されるデルタ平面である。
【００３６】
現在のＧＤＳ−II及び完全なレイアウトを記述する他の設計データベースフォーマットのほとんどは、別々の層に異なるマスク及びチップレベルを配置することを含んでいる。本発明の様々な実施形態に導入されようとしているものは、層コンセプトに関するねじり、即ち論理演算（例：ＸＯＲ、ＡＮＤ）及び算術演算の両者が基盤とすることのできる算術層である。例えば、ＯＰＣオペレーションに関して、特定のＯＰＣ形質を表す補正層では、例えば「−１」は負のセリフを、「＋１」は正のセリフを、そして「−２」はある１方向の重なりが微小な端突合せをそれぞれ意味するように算術層に基づくことができる。リンキング中は、構造を通して漸増又は微分補正を計算するために全補正層がアルゴリズムを使って算術的に生成される。これらのデルタ平面又は算術層は、識別可能な層としてデータベースフォーマットで露光される（例：＋１、−１、−２等を層１、２、３にマッピング）。これにより、親セルに対する最終的な補正層が、親セルのデルタ平面、及び  親セルの子供達、孫達、曾孫達、そして、葉のコンパイル時間の補正層からのものなどの、デルタ平面全ての増分の和に等しくなる。
【００３７】
階層的データ管理は、デルタ・アルゴリズム又は上述した算術層が使用されない本発明の別の実施形態において補正の生成を行う際にも実行できる。この代替実施形態では、親セルとその子セルとの補正層間の差をとって記憶する代わりに、親子間の補正を比較するために論理演算を使用することができ、ここでは「算術的」差の代わりに「論理的」差が、親セルに記憶される。
【００３８】
このように、以上を要約すると、本発明は、マスク記述のためのシステムにおけるデータ階層維持のための方法及び装置を提供する。本発明の好適実施形態の詳細な説明を、以下、図に従って行うが、図１は、単純な集積回路設計レイアウト１００及び上記レイアウトの階層表現１１０を示している。回路レイアウト１００は、親セルＢ、Ｃ、Ｄを含む最終的なセルＡを含む。親セルＣは、同一セルＧ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６を含む。親セルＤは、セルＨ及び同一セルＩ１、Ｉ２を含む。親セルＢは、同一の親セルＥ１、Ｅ２及び同一の親セルＦ１、Ｆ２を含む。親セルＥ１は、図１に示す初期幾何学形状構造を備えた葉セルＪ１、Ｋ１を含む。親セルＥ２は、セルＪ１、Ｋ１と同じ初期幾何学形状構造を備えた葉セルＪ２、Ｋ２を含む。親セルＦ１は、図１に示す初期幾何学形状構造備えた葉セルＬ１、Ｍ１を含む。親セルＦ２は、セルＪ１、Ｋ１と同じ初期幾何学形状構造を備えた葉セルＬ２、Ｍ２を含む。階層ツリーレイアウト１１０は、上記のセルをツリーフォーマットで示しており、ツリーの一番下が葉セルで、ツリーの一番上は最終的なセルＡとなっている。葉セルの各々は、時として本願では葉ノード又は子セルとも称され、一方葉ノード上方のセルの各々は、ここでは親セル又は単にノードと称されることもある。図１の集積回路設計レイアウト１００は、以下に説明する本発明の実施形態に関連付けた参考ＩＣ設計として提供されている。図１に示す単純なＩＣは、例示のためだけに用いるものであり、以下に述べる本発明の実施形態は階層的フォーマットで記述されるどのようなＩＣにも応用可能である。
【００３９】
図２は、本発明の一実施形態を組み入れたシステムをブロック線図型式で示したものである。記述されているシステムは、結果的に修正されたＩＣ設計が入力設計の原型における真の階層を維持するように、論理演算又は算術演算が階層的に記述された入力ＩＣ設計に関する実行できるものである。上記システムの一実施形態の基本的エレメントは、階層保存手段２１０とオペレーション・エンジン２４０とを含む。階層保存手段２１０はコンパイラ２２０とリンカ２３０とを含む。
【００４０】
システムの階層保存手段２１０は、集積回路設計２００を入力として記述する階層設計データ２０５を受入れる。階層保存手段２１０は、一実施形態ではＧＤＳ−IIフォーマットの階層設計データ２０５を受入れる。他の実施形態では、階層保存手段２１０は、どんな階層ファイルフォーマットで記述された階層設計データ２０５でも受入れる。階層保存手段２１０のコンパイラ２２０は、オペレーション・エンジン２４０と共に作動して、設計データ２０５の各ノードで幾何学的初期形状用の補正データ層を提供する。生成された補正データ層は、以下により詳しく説明するが、オペレーション・エンジン２４０により実行中のオペレーションに従って、各ノードで幾何学的初期形状に対してなされる変更を表現する。本発明の一実施形態では、オペレーション・エンジン２４０は、入力設計データ２０５に関するＡＮＤ又はＮＯＴのような論理演算を実行する。本発明の別の実施形態では、オペレーション・エンジン２４０は入力設計データ２０５に関する光学的近接補正を実行する。本発明の更に別の実施形態では、オペレーション・エンジン２４０は入力設計データ２０５の設計ルール照合を行う。
【００４１】
コンパイラ２２０が、入力設計データ２０５の各ノードに対する補正データ層を生成した後に、リンカ２３０は、設計の各ノードに対するデルタ平面を生成するために、オペレーション・エンジン２４０と共に作動する。各セルに対するデルタ平面は、それが、特定セルに対する、補正データ層情報と特定セルにおける子セルの補正データ層全部との合計の差に等しくなるように生成される。一実施形態では、各セルに対するデルタ平面は、各セル内での重なりを考慮するだけで、デルタ／追加情報を計算するリンカ２３０により処理されるデルタ・アルゴリズムにより生成される。一実施形態では、これらの重なりは、セルの子セル相互間の重なり及び親セル自身の初期幾何学形状とその子セルのそれとの重なりのみで構成されている。一実施形態では、これらの重なり区域は、単に幾何学形状の重なりにとどまらず、近接重複も含む。リンカ２３０が、入力設計２０５の各ノードに対してデルタ平面を生成する手段となる処理については以下により詳しく述べる。
【００４２】
リンカ２３０がデルタ平面を生成した後、階層保存手段２１０は、オペレーション・エンジン２４０により実行されるオペレーションに従って修正された入力設計２０５を表す出力データ２５０を生成するが、この出力データ２５０は、入力設計データ２０５の原型における真の階層を維持している。この出力データ２５０は、原型における変更されていない入力設計データ２０５と階層的補正データ・ファイル２６０とを含む。階層的補正データ・ファイル２６０は、設計データ２０５と補正データ２６０とが組み合わされたとき、オペレーション・エンジン２４０により原型設計データ２０５に関して実行されたオペレーションを表す修正された設計が生成されるように、設計データ２０５の各ノードに対するデルタ平面データを含む。
【００４３】
階層的出力データ２５０は、多くの用途に使用できる。第１に、新しい論理演算又は算術演算を出力データ２５０に関して実行するために、配線２６２で階層保存手段２１０に送ることができる。更に、それは階層形式のため、新しく修正された出力設計が、設計中の特定集積回路に対する設計ルールに当てはまることを点検するために照合することができるように、階層的データを受入れる従来型の設計ルール・チェッカー２７０に送ることもできる。更に、出力データ２５０は、最終的なデータレイアウト２７５を構築するように設計データ２０５を補正データ２６０と組み合わせ、この組み合わされたデータレイアウト２８０を平坦化し、この平坦化されたデータを電子ビーム装置に供給することによって、修正された設計データ２８５を具現化した実際の物理的なマスクを生成するマスク製造２６５にも使用できる。
【００４４】
ここで、設計データ２０５の各ノードに対する補正データ層及びデルタ平面の生成について、更に明らかにする。図１に関して、コンパイラ２２０の一実施形態は、深度方向トラバースを用いて設計データにアクセスするが、その場合、最終的な親セルの各枝は、順番にアクセスされることになり、各枝はその葉ノードから上向きにアクセスされる。このように、図１については、コンパイラ２２０に関するこの実施形態は、集積回路レイアウト１００のノードに以下の順序、即ちＪ１、Ｋ１、Ｅ１、Ｌ１、Ｍ１、Ｆ１、Ｌ２、Ｍ２、Ｆ２、Ｊ２、Ｋ２、Ｅ２、Ｂ、Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６、Ｃ、Ｈ、Ｉ１、Ｉ２、Ｄ、Ａの順にアクセスすることになる。コンパイラ２２０は、ツリーをトラバースしながら、オペレーション・エンジン２４０に、各セルの初期幾何学形状に対応する平坦化されたデータを提供する。オペレーション・エンジン２４０は、平坦化されたデータに関するオペレーションを実行し、このオペレーションの結果を階層保存手段２１０に戻す。例えば、図１について、仮にＪ１がコンパイルされたとすると、オペレーション・エンジン２４０は平坦化されたデータＪ’＝Ｊ＋△Ｊを戻すことになる。一実施形態では、データ記憶量は、△Ｊについての上記等式の解を出し△Ｊの値をセルＪに対する補正層として記憶する階層保存手段２１０の分だけ減少する。この処理過程は、ツリー全体がトラバースされるまで設計内のセル毎に繰り返される。次に、設計データ２０５が以下の方法でリンカ２３０によりリンクされる。ツリーは、上記方法で再度トラバースされ、各セル毎に重なり区域が見つけ出され平坦化される。次に、平坦化された重なり区域は、オペレーション・エンジン２４０に入力され、次に、このオペレーション・エンジン２４０が、データに関するオペレーションを行って、それを階層保存手段２１０に戻す。リンカ２３０は、オペレーション・エンジン２４０から戻されたデータを使って、各セル毎のデルタ平面を生成するためにリンカ２３０により使用される中間補正層を作り出す。デルタ平面の生成は図６並びに図１０に関連させて、以下により詳しく説明する。次に、設計の各セル毎のデルタ平面は、階層補正データ・ファイル２６０に入力設計データ２０５の階層に対応する階層フォーマットで記憶される。
【００４５】
図２に説明したように、本発明の一実施形態では、階層保存手段２１０は、コンパイラ２２０とリンカ２３０との機能を実行するコンピュータ読み取り可能媒体上に記憶されたプログラム・コードを実行するコンピュータ・システムを含む。本発明の一実施形態では、オペレーション・エンジン２４０も又コンピュータ読み取り可能媒体上に記憶されたプログラム・コードを実行するコンピュータ・システムを含む。本発明の一実施形態では、階層保存手段２１０とオペレーション・エンジン２４０とは、コンパイラ２２０、リンカ２３０及びオペレーション・エンジン２４０を合わせた機能を実行する、コンピュータ読み取り可能媒体上に記憶されたプログラム・コードを実行する単一のコンピュータ・システムを含む。別の実施形態では、階層保存手段２１０とオペレーション・エンジン２４０とは、２つ又はそれ以上の異なるプログラム・コードを実行する単一のコンピュータ・システム、又は２つ又はそれ以上の異なるプログラム・コードを実行する多数の別々のコンピュータ・システムの何れかを含むが、この場合、１つのコードは階層保存手段２１０の機能用であり、別のコードはオペレーション・エンジン２４０の機能用である。この実施形態では、階層保存手段２１０は、ＡＰＩを介してオペレーション・エンジン２４０にデータを選択的に送る。この実施形態では、本発明の階層保存手段２１０は、有用な階層データ出力を提供するために、現在存在するオペレーション・エンジン２４０と通信し、共に作動するように修正することができる。
【００４６】
上述したコンピュータ読み取り可能媒体は、ハードディスク、ＣＤ、フロッピーディスク、及びサーバーメモリを始めとするいずれのコンピュータ記憶装置ツールから成ってもよいがこれらに限定されるものではない。プログラム・コードを実行するコンピュータ・システムは、オペレーション・エンジン２４０と階層保存手段２１０との両方の場合においても、例えば、Windows NT（登録商標）オペレーティング・システム又はSun Solaris（登録商標）ワークステーションを実行するデスクトップ・コンピュータを始めとして、相応しいものなら何れのコンピュータ・システムでもよい。
【００４７】
図３に移るが、これは図２のシステムの実施形態からの出力となる典型的な階層データ・ファイルを単純化して示したものである。補正データ３２０の階層データ・ファイルは、図２のシステムが図１の単純化された集積回路レイアウト１００に関して作動するように適用された場合に生成される補正データの単純化バージョンを表している。上述のように、階層設計データ２０５は、階層補正データ２６０を提供するために、オペレーション・エンジン２４０と共に働く階層保存手段２１０に送信される。設計レイアウト３１０の単純化された階層データ・ファイルは、オペレーションの実行に際して、データの増加に本発明が及ぼす最少の効果を描くために示されている。というのは、図示のように、補正データの階層データ・ファイル３２０は、入力データ・ファイル３１０と１対１で対応する構造で記憶させることができるからである。これにより、マスク生産や設計ルール照合のような全体的に修正された設計に関する他の機能を実行するために、２つのデータ・ファイル３１０と３２０とを迅速に組み合わせを容易となる。
【００４８】
階層保存手段２１０がセルをトラバースするとき、階層保存手段２１０は、そのセルがすでにトラバースされたセルと同一であるか否かを判定することにも留意されたい。もし同一であるなら、階層保存手段は、上記セルに対するデルタ平面を直接確定するために処理時間を割くことはない。その代わりに、階層保存手段は、定義中の上記セルの第１インスタンスにポインタを提供することにより、真の階層を維持する。例えば、これは、図１に示すように、同一セルであるセルＦ１とＦ２とにより、補正データの階層データ・ファイル３２０により示される。先に述べたように、本発明の一実施形態では、階層保存手段２１０は、深度方向の形態で、葉ノードから最終的な親セルまで、設計データ２０５をトラバースする。このように、Ｆ１はＦ２の前にトラバースされることになり、このセルに対して、補正データ△Ｆ１は、ファイル３２０でラベル３２５により示されるように生成され記憶されることになる。しかしながら、セルＦ２がトラバースされるときには、Ｆ１用の補正データに対するポインタのみが記憶され、Ｆ２に関しては、直接的な補正データは何も処理されない。これはラベル３３０により示される。このように、処理時間とデータボリュームとの両方が縮小される。
【００４９】
図４は、設計レイアウトの階層構造が本発明の一実施形態により維持される階層的集積回路設計に関する論理演算又は算術演算を行う方法を、フローチャート形式で示している。その最も単純なレベルでは、該方法はコンパイル処理とその後に続くリンキング処理とから成っている。階層的設計データレイアウトが、ブロック４００に提供されると、ブロック４１０で、先に図２と図３に関連して述べたやり方で設計ツリーにアクセスする。コンパイル処理はブロック４１５で開始されるが、ここではツリー内の第１セルに対する階層データが入手される。次にブロック４２５では、上記セルが以前に定義されているか否かが確認される。以前に定義されている場合には、入手されたセルは、以前に定義された補正データにブロック４２７で関連付けられ、ツリー中の次のセルがブロック４１５で入手される。上記セルが以前に定義されたことがない場合には、上記セルの平坦化された初期構造がブロック４３０で入手されて、ブロック４３５に送られ、そこで、その平坦化された初期データに関して、論理演算又は算術演算が実行される。次に、修正された平坦化された初期データがブロック４４０に送られ、次に、このデータは、スロック４４５で処理され、図２で△Ｊに関連して先に説明したように、所要の補正データを分離する。次に、分離された補正データは、ブロック４５０で原型設計データに対応する階層様式で記憶される。ブロック４５５では、セル全てがトラバースされたかどうかが確認される。トラバースされていたなら、リンキング処理がブロック４６０で開始され、トラバースされていなかった場合には、全セルがトラバースされコンパイルされるまで、ブック４１５でコンパイルが継続される。
【００５０】
リンキング処理は、コンパイル処理と同じやり方で、ブロック４６０で設計ツリーにアクセスすることから開始される。処理はブロック４６５で継続され、ここではツリー中の第１セルに対する階層データが入手される。次に、ブロック４７０で、上記セルが以前に定義されているか否かを確認する。以前に定義されている場合には、入手されたセルは、以前に定義された補正データにブロック４２７で関連付けられ、ツリー中の次のセルが、ブロック４６５で入手される。上記セルが、以前に定義されたことがない場合には、図２に関連して先に説明したように、上記セルの重なりがブロック４７５で確認される。次に、これらの重なり区域は、ブロック４８０で平坦化され、その平坦化されたデータがブロック４３５に送られ、ここでは先に論じたよう平坦化されたデータに関する論理演算又は算術演算が行われる。平坦化されたデータに関して行われたこの処理は、次に、ブロック４８３で中間補正層を生成するために使用され、ブロック４８５で、セルに対するデルタ平面が生成され、これがブロック４９０において階層的データ・フォーマットで記憶される。デルタ平面は、ツリー中の各セル毎に保存する必要のある唯一のデータである。先に述べたように、親セルとその子セルが決まると、親セルに対する補正情報とその子セル全部の補正データとの合計の差は、デルタ平面に等しいからである。従って、その後、階層ツリーの葉は、コンパイル時に確認された自身の補正面に等しいデルタ平面を有することとなる。ブロック４９５では、ツリー内のセル全てがトラバースされたかどうかを確認する。トラバースされていた場合は、処理は停止し、出力データは、先に述べたように、種々の機能のために使われるが、そうでない場合には、ツリー中の全セルがトラバースされてしまうまでブロック４６５でリンキング処理が継続される。
【００５１】
図５は、本発明の特定の実施形態が、図１の親セルＦ１に関してどのように論理演算を実行するのかを示している。本例で必要とされているものは、親セルＦ１に関する論理ＮＯＴ演算を実行することであると仮定する。必要とされている出力は、図５にＦ１（ＮＯＴ）として示している。このオペレーションを直接実行することは、図４のブロック４３５に関連し先に述べた方法で、図２のオペレーション・エンジン２４０を使って、葉Ｌ１を表している平坦化されたデータに関してＮＯＴ演算を、そして、Ｍ１を表している平坦化されたデータに関してＮＯＴ演算を実行する。次に、これらのオペレーションの結果は、補正データが適当なノードに関係付けられるような階層的方法で記憶される。これらの結果は、図５にＬ１（ＮＯＴ）及びＭ１（ＮＯＴ）として示している。しかしながら、本発明の教示が無ければ、単純にＬ１（ＮＯＴ）とＭ１（ＮＯＴ）とを合計することにより、必要とされるＦ１（ＮＯＴ）を得ることはできない。このことを、Ｌ１（ＮＯＴ）とＭ１（ＮＯＴ）とを合計することにより得られる、間違った結果５１０により示している。
【００５２】
本発明の一実施形態は、正しい補正結果Ｆ１（ＮＯＴ）を入手するために、次のようにオペレーションを行う。図２を参照すると、階層的設計データ２０５は、この単純な本例では、親セルＦ１を表すデータのみから構成されているが、このデータ２０５は、階層保存手段２１０のコンパイラ２２０に送られる。コンパイラ２２０は、葉Ｌ１を表す平坦化されたデータを、オペレーション・エンジン２４０に送るが、この場合、エンジン２４０は、供給されたデータに関して論理ＮＯＴ演算を実行して、葉Ｌ１のＮＯＴを表す平坦化されたデータを戻す。上に述べたように、コンパイラ２２０は次にＬ１に対する補正データを生成して、このデータを階層的補正データ・ファイル２６０に記憶する。同じ処理が、葉Ｍ１についても繰り返される。親セルＦ１に関係する初期の幾何学形状が無いので、親セルＦ１のコンパイルは、Ｆ１に対する補正データを生成しない結果となる。Ｆ１のコンパイルの後、リンカ２３０が働いて、リンキングステップ中に親セルＦ１に対するデルタ平面５２０を生成するが、これについては図６に関連して後で詳しく説明する。デルタ平面５２０は、Ｌ１（ＮＯＴ）及びＭ１（ＮＯＴ）と合計されたとき、図５に示すように正しい要求される結果Ｆ１（ＮＯＴ）が得られるように生成される。このデルタ平面データは、親セルＦ１に関係付けられるように、階層的補正データ・ファイル２６０に階層的に記憶される。本例は、本発明の１実施形態を、サンプルＩＣレイアウトに関する特定の論理演算を実行する際に使用することについて示したものにすぎない。従って、本発明の本実施形態は、階層的方法で記述されたＩＣレイアウトであれば如何なるＩＣレイアウトでも、如何なる論理演算をも実行に用いることができるのは明らかである。
【００５３】
図６は、図５のデルタ平面５２０が本発明の一実施形態によりどのように生成されるかを帰納的に示している。図２に戻りこれを参照すると、オペレーション・エンジン２４０が、コンパイルステップ中に葉セルＬ１及びＭ１の平坦化された初期データに関してそれぞれに論理ＮＯＴ演算を実行した後、階層保存手段２１０は、親Ｆ１のリンキング中に作動して親セルと平坦化されたこれらの区域内に重なり区域を発見６００し、重なり区域６４０を生成する。重なり区域６４０に対するこの平坦化されたデータは、次にブロック６１０でオペレーション・エンジン２４０に送られ、重なり６５０のＮＯＴが、オペレーション・エンジン２４０により生成される。次に、論理ＮＯＴ演算が、親Ｆ１に関して実行され、ブロック６２０で平坦化された形式のＦ１（ＮＯＴ）を生成する。最後に、デルタ平面５２０は、重なり区域６５０のＮＯＴと平坦化されたＦ１（ＮＯＴ）との間の差をとることにより生成され、このデルタデータは階層的補正データ・ファイル２６０に記憶される。
【００５４】
ＯＰＣ補正されたレイアウトを生成するためのシステムに、本発明を使用することについてこれより説明する。先に述べたように、集積回路設計の造形が次第に小型になるにつれ、光学的リソグラフィの解像限界が露光処理に及ぼす影響が増大する。例えば、回路形質のパターン現像における差は、形質相互間の近接度に左右されることが確認されている。近接効果は、間隔が非常に近接したパターン形質がウェーハのレジスト層にリソグラフィ転写されるときに起きる。間隔が非常に近接した形質部分の光波は相互作用しあって、その結果最終的転写パターン形質に歪が生じる。形質のサイズと間隔とがリソグラフィ・ツールの解像限界に近づいたときに起きる別の問題は、角（凹及び凸）がそれぞれの角にエネルギーが集中又は不足することにより過剰露光又は過小露光する傾向が強いということである。大型形質及び小型形質が同じマスク・パターンから転写される時には、小型形質の過剰露光又は過小露光という別の問題も起きる。
【００５５】
近接効果の問題を解決するために多くの方法が開発されてきた。これらの方法には、マスク配線幅の予補償、フォトレジスト層厚の可変化、多重層フォトレジスト処理の使用、光学的結像と共に電子ビーム結像を使用すること、そして最後には、近接効果を補正するために原型マスク・パターンに付加的な形質を加えることが含まれる。この最後の方法は光学的近接補正（ＯＰＣ）として知られている。
【００５６】
図７は、設計レイアウトに対して行うことが可能な光学的近接補正の例を示している。ＯＰＣが使用されるときに原型マスクに加えられる追加形質は、通常サブ・リソグラフィ（即ち、露光ツールの解像度より小さな寸法を有する）であり、従ってレジスト層に転写されない。代わりに、それらは、最終的に転写されるパターンを改良し近接効果を補正するように、原型パターンと相互作用し合う。例えば、図７に示すように、所要パターン７１０が、近接効果に対する補正無しにリソグラフィ転写された場合には、実際にはパターン７２０のようになる。ＯＰＣ手法を用いると、正のセリフ７３２と負のセリフ７３４とが所要パターン７１０に加えられて、近接効果を補正するために必要なマスク７３０を形成することができる。同様に、図７では、典型的な所要トランジスタ・ゲート・パターン７４０上の近接歪の効果を、実際に転写されたパターン７５０と７５２により示している。ハンマーヘッド７６２、補助棒７６４、及びバイアス棒７６６により表されるＯＰＣ補正が、原型の所要マスク・パターンに加えられると、原型の所望形状がより正確に転写されることになる。トランジスタ・ゲートの場合、ハンマーヘッド形状７６２は、配線の端が短くなるという影響を排除して、ゲートのポリシリコン部が、アクティブ領域７４２を越えて確実に延びるように設計されている。補助棒７６４は、転写されたゲートパターンの幅を縮小させる傾向にある分断ゲート効果を補正するよう設計されている。最後に、バイアス棒７６６は、追加的な転写パターン７５２により示される、密に詰め込まれたゲートの影響を排除するために設計されている。幾つかの例では、現に存在するＯＰＣプロダクトは、ルールをベースとしたアルゴリズムを用いて特定の幾何学形状に対する近接補正を生成する。このタイプのシステムでは、設計レイアウトは、予め定められたレイアウト・パターンについて分析され、先に述べたタイプのＯＰＣ形質の内の１つが、設計レイアウトのその区域に対して生成される。しかしながら、本発明の一実施形態とは違い、以前のＯＰＣプロダクトは原型設計レイアウトの真の階層的データ構造を維持する能力は無い。
【００５７】
ＩＣ設計レイアウトに対するＯＰＣ補正の生成に供されると同時に、原型設計レイアウトの真の階層的データ構造を維持することが可能な本発明の一実施形態について、図８を参照し、以下に説明する。図８のシステムは、図２と図４それぞれにつき説明したシステム及び方法の特定の実施形態であるので、この説明には、参考として図２及び図４についての上記説明が含まれる。
【００５８】
図８において、集積回路チップ設計８００は、階層設計データ８１０により表されており、それは一実施形態ではＧＤＳ−IIデータ・フォーマットで表されている。設計データ８１０は、本発明の一実施形態を組み入れているＯＰＣアルゴリズム８４０を実行するコンピュータ・システムに対する入力として提供される。コンピュータ・システム８４０は図２と図４に関連し先に説明した方法で階層的補正データ８４５を作り出すために作動する。これに関連して、コンピュータ・システム８４０は図２の階層保存手段２１０とオペレーション・エンジン２４０との両方を含んでいるが、コンピュータ・システム８４０のこのオペレーション・エンジン２４０は、入力設計データ８１０に関し作動して光学的近接補正を行う、明確に定義されたＯＰＣオペレーション・エンジン２４０である。
【００５９】
図８に示すように、出力階層的補正データ８４５は、ＯＰＣ補正設計の設計ルール照合を行うために、原型設計データ８１０と共に従来型の設計ルール・チェッカー８５０に送られる。同様に、この出力は、ブロック８６０に示すように設計データ８１０を補正データ８４５に組み合わせることにより、リソグラフィマスクを作るのに使うこともできる。次に、この組み合わされたデータは、平坦化されて、ＥＢ装置が作動してマスク８７０を作るために、ブロック８６５に示すようにＥＢ装置に書き込まれる。
【００６０】
図８のシステムの一実施形態では、コンピュータ・システム８４０は、コンパイラ２２０、リンカ２３０、及びＯＰＣオペレーション・エンジン２４０の機能を果たすコンピュータ読み取り可能媒体上に記憶されたコンピュータ・プログラム・コードを実行する。別の実施形態では、コンピュータ・システム８４０は、２つ又はそれ以上の異なるプログラム・コードを実行する単一のコンピュータ・システム、又は２つ又はそれ以上の異なるプログラム・コードを実行する多数の個別コンピュータ・システムの何れかを含むが、１つのプログラム・コードは階層保存手段２１０の機能用のもので、別のプログラム・コードはＯＰＣオペレーション・エンジン２４０の機能用である。この実施形態では、階層保存手段２１０は、ＡＰＩを介してＯＰＣオペレーション・エンジン２４０にデータを選択的に送る。この実施形態を用いる場合は、本発明の階層保存手段２１０は、階層データ出力を役立てるために、現に存在しているＯＰＣオペレーション・エンジン２４０と通信し作動するように修正することもできる。
【００６１】
上記のコンピュータ読み取り可能媒体は、ハードディスク、ＣＤ、フロッピーディスク、及びサーバーメモリを始めとする何れのコンピュータ記憶装置ツールを含んでもよいが、これらに限定される訳ではない。プログラム・コードを実行するコンピュータ・システムは、ＯＰＣオペレーション・エンジン２４０と階層保存手段２１０との両方の場合においても、例えばWindows NT（登録商標）オペレーティング・システム又はSun Solaris（登録商標）ワークステーションを実行するデスクトップ・コンピュータを始めとして、相応しい何れのコンピュータ・システムで構成してもよい。
【００６２】
単に、階層的入力が与えられることによりＯＰＣ補正行うオペレーション・エンジンは、当分野で公知である。図８のシステムの一実施形態では、ＯＰＣエンジン２４０は、システムのユーザーが制御できる方法でＯＰＣ形質を生成することが可能な、ルールをベースとしたＯＰＣである。例えば、ユーザーは、使用すべき補正ルール、及び  設計レイアウトに使用すべき形質のサイズを定義することができる。更に、システムの一実施形態では、バイアス配線７６６の場所とサイズとを、補正中のＩＣパターン形質のサイズとピッチとにより変え、及び／又は、トランジスタ・ゲート領域のような設計の重大な区域だけに使用を限定することもできる。更に、本システムの別の実施形態では、ＯＰＣエンジン２４０は、トランジスタ・ゲートのような重大区域に範囲を限定した方法又は全体的なＩＣ設計に範囲を広げた方法の何れでも、補助形質７６４を応用することもできる。更に本システム別の実施形態では、ＯＰＣエンジンは、重大区域に補正形質を選択的に配置すると同時に、正確な回路性能のためには補正形質を必要としない区域にはそれらを配置しないようにもできる。本実施形態の一例では、ＯＰＣエンジンはバイアス及び補助形質をトランジスタ・ゲートに配置するように制限し、ポリシリコンゲート層の重要でない連結領域は補正されないままとすることもできる。また。他の例では、ＯＰＣエンジンは重大なトランジスタ・ゲート線端を区別して、ハンマーヘッド補正をこれらの区域に適用して線端が短くなるのを緩和する。最後に、本発明の他の実施形態では、ＯＰＣオペレーション・エンジンは、本願で先に援用したファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティの発明になる１９９７年９月１７日出願の出願番号第０８／９３１，９２１号「位相シフト回路製造方法及び装置」と題する米国特許出願に開示されているもののような位相シフト・マスクのＯＰＣ補正に供することもできる。
【００６３】
図９は、図８のシステムの一実施形態が、図１の葉セルＪ１とＫ１との初期幾何学形状のＯＰＣ補正にどのように供されているかを示している。親セルＥ１の補正されていない葉セルＪ１とＫ１とを示している。Ｊ１の平坦化された初期幾何学形状データが、階層保存手段２１０に送られると、コンパイラ２２０はＯＰＣエンジン２４０と共に作動して、図２に関連し先に論じた方法で補正面△Ｊ１を準備する。この事例では、ＯＰＣエンジンは、マスクが生産されウェーハを露光するために使用されるとき正しい結果を出すためには、Ｊ１の初期幾何学形状が正のセリフ９０５を必要とすることを、自身のルール定義に基づき決定している。同じ処理が、補正面△Ｋ１を生成するために、Ｋ１の平坦化された初期幾何学形状に関しても実行されるが、ここでもやはり正のセリフ９０５が含まれている。次に、これらのセルの各々は、先に述べたように、リンカ２３０によりリンクされて各セル毎にデルタ平面を生成する。これらのセルは葉ノードであり重なり区域を持たないので、それら各自のデルタ平面は、それらのコンパイルされた補正面に等しい。更に、補正された葉セル９１０と９２０を示しているが、それらはＪ１＋△Ｊ１、及びＫ１＋△Ｋ１をそれぞれ表している。
【００６４】
図１０（ａ）−（ｂ）は、本発明の一実施形態による、図４の方法が、ＯＰＣオペレーションに関し、図１の親セルＥ１内の重なり区域に対して、どのように中間補正層を生成するかを示している。図１０（ａ）は、補正済みの葉セルＪ１  ９１０と、補正済みの葉セルＫ１  ９２０の間の重なり区域１０００とを示している。図２及び図４に関連し先に述べたように、セルＥ１に対するリンキング処理中に、この重なり区域が確認され、この区域に対応するデータが平坦化される。平坦化された重なり区域は、次に、中間補正面１０２０を準備するために、上記データに関し作動するＯＰＣオペレーション・エンジン２４０に送信される。ここに述べた事例のように、離散量が重ね合わされている初期構造では、負のセリフ１０１０が中間補正面用に準備されることに留意されたい。図１０（ｂ）に関連し以下に説明する状況では、代理親セルＥ１が図示されており、補正された葉セルＫ１及びＫ２は、それぞれ９１０ｂと９２０ｂとして示されている。この状況は２つの補正済み初期幾何学形状間の重なりが微小であることを示している。本発明の一実施形態では、中間補正面１０２０ｂは、エッジ突合せ効果を補償するために−２層が準備されるように、これらの微小の重なり状況のために提供される。
【００６５】
図１１は、本発明の一実施形態によるＯＰＣオペレーションに対し、図４の方法が、図１の親セルのデルタ平面をどのように生成するかを示している。ブロック１１００により説明するように、セルＥ１についてのリンクステップで、Ｅ１内の重なり区域が確認され、その区域データが平坦化される。これを重なり区域１０００として示している。次に、ブロック１１１０により説明するように、この重なり区域１１００に対する中間補正面１０２０が、図１０（ａ）に関し先に説明したように生成される。ブロック１１２０では、Ｅ１の子セル全ての補正面９１０と９２０とが合計され、合計された子セルの補正データ１１４０を生成する。ブロック１１３０により説明する最後のステップは、セルＥ１に対するデルタ平面１１５０を生成して、このデータを階層的に記憶する。これは、一実施形態では、合計された子セルの補正データ１１４０を中間補正面１０２０から引いて、デルタ平面１１５０を求めることにより実現される。図１１には、セルＥ１の最終的補正面１１６０も示しているが、これは先に定義したように、ここではＯＰＣである特定のオペレーションをセルに対し正しく適用するために、セル設計データに適用する必要がある補正の総計を表している。補正面１１６０は、Ｅ１のデルタ平面にＥ１の子セルＪ１とＫ１それぞれの補正面９１０と９２０とを加えたもので構成される。
【００６６】
図１２は、本発明の一実施形態を使って、設計レイアウトにＯＰＣ補正を提供するための方法を示している。ブロック１２００で、集積回路設計レイアウトがまず提供される。この設計レイアウトに対応する階層フォーマットの設計データが、次に、システムに送られるが、このシステムはブロック１２０５に示すように図８のシステムにより設計データに関するルールを基本としたＯＰＣ補正を行う。図８のシステムが上に説明したように階層的補正データの出力を生成し、この補正データは、原型設計データに組み合わされてブロック１２１０に示すように、階層的に記述されたルールを基本とするＯＰＣ補正設計データを生成する。この補正済み設計データを使って、ブロック１２１５で、この補正済み設計データが作り出すことになるマスクの模擬画像が生成される。このシミュレーションは、それぞれ先に本願でも援用しているが、ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティの発明になる１９９７年９月１７日出願の出願番号第６０／０５９，３０６号「マスクの照合、補正、並びに設計ルール照合」と題する米国仮特許出願、ファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティの発明になる１９９８年９月１６日出願の「マスクの照合、補正、並びに設計ルール照合」と題する米国特許出願、及び  更に明確にはファン・チェン・チャン、ヤオ・ティン・ワン、ヤゲンシュ・Ｃ・パティ、及びリナード・カークリンの発明になる１９９８年８月７日出願の「視認検査と照合システム」と題する米国特許出願に概括的に説明されたようなホプキンス方程式を基本とするシミュレーション機器を使って生成することができる。
【００６７】
次に、補正マスクの模擬画像は、ブロック１２２０で、必要とされる設計画像と比較され、ブロック１２２５に示すように最初のルールを基本としたＯＰＣ補正がユーザーの定義した設計パラメータのセットの範囲内で設計を補正するのに十分であるか否かが判定される。この比較を実行するための方法は「マスクの照合、補正、及び設計ルール照合」と題する先に述べた米国仮特許出願及び同名の米国実用特許出願に開示されている。比較の結果が設計パラメータは達成されたとするものであれば、ブロック１２３５に示すように、補正済みの設計データは、特定の集積回路設計に対して確立された設計ルールのあらゆる違反に対して補正済みデータを分析する設計ルール・チェッカーに入力されることになる。補正済み設計が、設計ルールの範囲内にある場合は、補正済みデータは平坦化されて、ブロック１２４５に示すようにＥＢ装置を使ってマスクが製作される。設計ルールが満たされなかった場合、ブロック１２５０に示すようにマスクを設計し直すか否かに関する決定が下される。
【００６８】
決定がマスクの設計し直しは行わずインタラクティブな補正処理を継続することにより問題の解決を図ろうというものであれば、モデルベースのＯＰＣアルゴリズムが補正設計に関し実行される。同様に、原型補正済み設計データが、ブロック１２２５の設計パラメータを満たさない場合には、原型補正済み設計データはモデルベースのＯＰＣアルゴリズムに入力される。モデルベースのＯＰＣアルゴリズムは、次にブロック１２３０に示すように、原型補正済み設計に対して、より細かい仕様の補正を実行する為に使われる。モデルベースのＯＰＣ補正設計は、次に、ブロック１２１５に送られ、ここでモデルベースのＯＰＣ補正設計の模擬画像が作られ、所望される設計と再度比較される。ＯＰＣ補正設計を設計の分析のために従来型の設計ルール・チェッカープロダクトに入力する前に、モデルベースのＯＰＣ補正が行われた設計の模擬画像は、従来型の設計ルール・チェッカーに受入れられるフォーマットへと処理される必要がある。これを行う１つの方法は、エッジ照合手法に基づく模擬画像のマンハッタン幾何学表現を生成することであるが、これについては先に挙げ、本願に援用している「マスク照合、補正、及び設計ルール照合」と題する米国仮特許出願、並びに同名の米国実用特許出願により詳しく説明されている。この全体処理過程は、ユーザーが定義した設計パラメータ及び回路仕様設計ルールの両方を満たす補正設計が作り出されるまで継続される。
【００６９】
この処理の一実施形態では、モデルベースのＯＰＣアルゴリズムは、ユーザーが定義した入力に応答可能である。例えば、一実施形態では、ユーザーは、データボリュームと全体的な処理速度を制御するために適用したいと考えている補正の複雑性レベルを制御することができる。同様に、別の実施形態では、ユーザーはモデルベースのアルゴリズムにより適用される補正形状のサイズを制御することができる。更に、別の実施形態では、ユーザーはアルゴリズムにより適用される補正基準を定義することができる。
【００７０】
残る図１３から図１９は、階層的入力ＩＣ設計レイアウトに対するＯＰＣ補正を提供するために、本発明の一実施形態を実行しているコンピュータ・システムからのスクリーン・スナップショットの例を示している。例えば図１３は、ＯＰＣ補正予定の入力設計レイアウトのスクリーン・スナップショットの一例を示す。設計プログラムのユーザーインターフェース１３００は、設計ウインドウ１３３０を含むが、ここにはＩＣ設計レイアウトの補正される部分が示されている。設計レイアウトには、拡散層１３９０と初期構造のようなポリシリコン構造の層１３２０が含まれている。セル１３１０は、図１のサンプルの親セルＥ１及びＦ１と同じであるが、これも設計ウインドウ１３３０に描かれている。
【００７１】
図１４は、図１３の入力設計に対しＯＰＣ補正を提供するために、本発明の一実施形態を実行しているコンピュータ・システムからの最終的な出力のスクリーン・スナップショットの一例を示す。ユーザー・インターフェースの設計ウインドウ１３３０は、ＯＰＣ補正済みの初期構造１３２０を含むセル１３１０を示している。セル１３１０は、ハンマーヘッド１４１０、補助配線１４２０、バイアス配線１４３０、正のセリフ１４４０、及び負のセリフ１４５０のようなＯＰＣ形状を含む。図１４に示す出力は、設計全体への全ＯＰＣ効果を補正するためになされるべき補正の全てを表している。こうして、これらの補正は、本発明のこの実施形態での最終的なリンク済みの出力を表すが、ここでは階層中におけるセル間の全ての重なりが既に解像され、補正されている。図１４に示すＯＰＣ形状を、図１４のスクリーンスナップの例をズームした図１５により詳しく示す。
【００７２】
図１６は、ＯＰＣ補正を提供するために本発明の一実施形態を実行しているコンピュータ・システムからの−１ＯＰＣ補正層のスクリーン・スナップショットの例を示している。この層は、補助配線１４２０、バイアス配線１４３０、及び負のセリフ１４５０を含むセル１３１０に対する補正を含んでいる。
【００７３】
図１７は、ＯＰＣ補正を提供するために本発明の一実施形態を実行しているコンピュータ・システムからの＋１ＯＰＣ補正層のスクリーン・スナップショットの例を示している。この層は、ハンマーヘッド１４１０、補助配線１４２０、及び正のセリフ１４４０を含むセル１３１０に対する補正を含んでいる。
【００７４】
図１８は、ＯＰＣ補正を提供するために本発明の一実施形態を実行しているコンピュータ・システムからの−２ＯＰＣ補正層のスクリーン・スナップショットの例を示している。この層は、エッジ突合せ補正形質１８１０を含むセル１３１０に対する補正を含んでいる。
【００７５】
図１９は、本発明の一実施形態を実行しているコンピュータ・システムにより、ＯＰＣ補正された個別セル１３１０のスクリーン・スナップショットの一例を示す。設計ウインドウ１３３０は、リンクされた補正層が適用された状態のセル１３１０を示している。セル１３１０に適用された補正にはハンマーヘッド１４１０、補助配線１４２０、正のセリフ１４４０、及び負のセリフ１４５０が含まれている。セル１３１０に対する補正は図１４に示すものとは異なり、図１４では設計全体への補正全てを表現しているが、図１９ではセル１３１０を個別に補正するために必要な補正しか示していない。換言すれば、図１９に示す補正は、セル１３１０と他の隣接するセルとの間の相互作用を考慮していないということである。例えば、図１４のバイアス配線１４３０が図１９には無いことに注目されたい。
【００７６】
本発明の説明に役立つ実施形態につき、添付の図面を参照しながらここで詳細に記述してきたが、本発明はこれらの実施形態だけに限定されないことを理解されたい。それらは本発明を開示された厳密な形態に限定したり制限したりすることを意図するものではない。このように、多くの修正及び変更のできることは当業者には明らかであろう。従って、本発明の範囲は上記請求の範囲及びその均等物によって定義されるものとする。
【図面の簡単な説明】
図面は、例により発明を説明するものであり、限定を加えるものではない。類似符号は同様の構成要素を指す。
【図１】  単純な集積回路設計レイアウト及び上記レイアウトの階層ツリー表現を示す図である。
【図２】  本発明の一実施形態のシステムレベルの描写を示す図である。
【図３】  図２のシステムからの出力となる典型的な階層的データ・ファイルの簡潔な表現を示す図である。
【図４】  本発明の一実施形態による、設計レイアウトの階層構造が維持される、階層的集積回路設計に関する論理演算又は算術演算を実行する方法をフローチャート形式で示す図である。
【図５】  本発明の一実施形態による、図４の方法が、図１の親セルの１つに関してどのように論理ＮＯＴ演算に備えるかを示す図である。
【図６】  本発明の一実施形態による、図４の方法が、論理NOT演算に関する図１における親セルの１つのデルタ平面を、どのように生成するかを示す図である。
【図７】  設計レイアウトに対し行うことのできる光学的近接補正の例を示す図である。
【図８】  本発明の一実施形態による、設計レイアウトにＯＰＣ補正を提供するためのシステムを示す図である。
【図９】  図８のシステムの一実施形態が、図１におけるセルの１つの初期幾何学形状のＯＰＣ補正にどのように備えるかを示す図である。
【図１０（ａ）】  本発明の一実施形態による図４の方法が、ＯＰＣオペレーションのための図１における親セルの１つの重なり区域に対してどのように補正層を生成するかを示す図である。
【図１０（ｂ）】  本発明の一実施形態による図４の方法が、ＯＰＣオペレーションのための図１における親セルの１つの重なり区域に対してどのように補正層を生成するかを示す図である。
【図１１】  本発明の一実施形態による図４の方法が、ＯＰＣオペレーションのための図１における親セルの１つのデルタ平面をどのように生成するのかを示す図である。
【図１２】  本発明の一実施形態を使って、集積回路設計レイアウトに対してＯＰＣ補正を提供するための更なる方法を示す図である。
【図１３】  入力設計レイアウトのＯＰＣ補正を提供するために、本発明の一実施形態を実行するコンピュータ・システムからの入力設計レイアウトのスクリーン・スナップショットの一例を示す図である。
【図１４】  図１３の入力設計に対してＯＰＣ補正を提供するために本発明の一実施形態を実行するコンピュータ・システムからの最終的な出力のスクリーン・スナップショットの一例を示す図である。
【図１５】  図１４の最終的な出力のスクリーン・スナップショットの一例を拡大して示した図である。
【図１６】  ＯＰＣ補正を提供するために本発明の一実施形態を実行するコンピュータ・システムからの−１ＯＰＣ補正層のスクリーン・スナップショットの一例を示す図である。
【図１７】  ＯＰＣ補正を提供するために本発明の一実施形態を実行するコンピュータ・システムからの＋１ＯＰＣ補正層のスクリーン・スナップショットの一例を示す図である。
【図１８】  ＯＰＣ補正を提供するために本発明の一実施形態を実行するコンピュータ・システムからの−２ＯＰＣ補正層のスクリーン・スナップショットの一例を示す図である。
【図１９】  本発明の一実施形態を実行するコンピュータ・システムによりＯＰＣ補正された個々のセルのスクリーン・スナップショットの一例を示す図である。
【図１】
0004647095.tif 000002
【図２】
0004647095.tif 000003
【図３】
0004647095.tif 000004
【図４】
0004647095.tif 000005
【図５】
0004647095.tif 000006
【図６】
0004647095.tif 000007
【図７（ａ）】
0004647095.tif 000008
【図７（ｂ）】
0004647095.tif 000009
【図８】
0004647095.tif 000010
【図９】
0004647095.tif 000011
【図１０（ａ）】
0004647095.tif 000012
【図１０（ｂ）】
0004647095.tif 000013
【図１１】
0004647095.tif 000014
【図１２】
0004647095.tif 000015
【図１３】
0004647095.tif 000016
【図１４】
0004647095.tif 000017
【図１５】
0004647095.tif 000018
【図１６】
0004647095.tif 000019
【図１７】
0004647095.tif 000020
【図１８】
0004647095.tif 000021
【図１９】
0004647095.tif 000022