(57)【特許請求の範囲】
【請求項１】
（１）Ｎ型の半導体基板の表面上にエピタキシャル成長により半導体膜が形成されたダイオードであって、
（２）前記半導体膜は、
前記半導体基板より低い不純物濃度を有するＮ型の半導体層（以下「Ｎ型中間濃度層」という。）と、
前記半導体基板の反対側でＮ型中間濃度層に連続して該半導体膜表面まで形成され、Ｎ型中間濃度層より低い不純物濃度を有するＮ型の半導体層（以下「Ｎ型低濃度層」という。）とを有し、
（３）一のパターンの酸化膜マスクを用いて、Ｎ型低濃度層の表面へＰ型不純物を選択的に導入することによりＰ型領域及びこれを多重に包囲するＰ型のガードリングが形成され、
（４）他の一のパターンの酸化膜マスクを用いて、前記Ｐ型領域の表面へＰ型不純物を選択的に導入することにより前記Ｐ型領域より高濃度で浅く複数のＰ型高濃度領域が形成され、
（５）前記Ｐ型領域及びＰ型高濃度領域に接続するアノード電極金属膜と、
前記半導体基板の裏面に被着するカソード電極金属膜とを備え、
（６）電子線照射によりライフタイムキラーが導入されてなり、
（７）前記ガードリングの数をｍ、最内周のガードリングから外側に向かってｉ番目に当たるガードリングをＧＲｉとし（但し、ｉ＝１〜ｍ）、前記Ｐ型領域と最内周のガードリングＧＲ１との間隔をｄ１、ＧＲｉとＧＲ（ｉ＋１）との間隔をｄ（ｉ＋１）としたとき、ｄｉ＜ｄ（ｉ＋１）であり（但し、ｉ＝１〜（ｍ−１））、
（８）ＧＲｉの線幅をｇｉとしたとき、ｇｉ＝ｇ（ｉ＋１）＜ｇｍであり（但し、ｉ＝１〜（ｍ−２））、
（９）最外周のガードリングを除くガードリングが絶縁膜により覆われ、前記絶縁膜の開口部を介して最外周のガードリングに接続するリング状の電極金属膜及び前記アノード電極金属膜が前記絶縁膜上でフィールド・プレートを形成し、
（10）前記フィールド・プレートは、前記絶縁膜上の領域であって最外周のガードリングを除くガードリングの上方領域において互いに隔絶され、
（11）上記（９）の絶縁膜は、上記（３）の酸化膜マスクと、上記（３）の酸化膜マスクの開口部に露出する前記半導体膜表面が酸化されて形成されてなる酸化膜を含むダイオード。
【請求項２】
一のＰ型高濃度領域（最外周に配置されるものを除く）に最も近い他のＰ型高濃度領域が合計６つであり、当該他のＰ型高濃度領域の中心が前記一のＰ型高濃度領域の中心を中心とする正六角形の各頂点に一つずつ分配された配置規則が前記複数のＰ型高濃度領域の全部又は一部に適用されてなることを特徴とする請求項１記載のダイオード。
【請求項３】
一方でＮ型低濃度層の不純物濃度分布に連続し、他方で半導体基板側のＮ型高濃度層の不純物濃度分布に連続するＮ型中間濃度層の不純物濃度分布が、全体として、Ｎ型低濃度層の不純物濃度に対してスロープ状に漸増した分布を成していることを特徴とする請求項１又は請求項２に記載のダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に高速ダイオードに関するものである。
【背景技術】
【０００２】
高速ダイオード（Fast Recovery Diode；略称「ＦＲＤ」という。Free Wheel Diode（略称「ＦＷＤ」という。）を含む。）は、モータ制御用のインバータ装置などの電力制御装置において、ＭＯＳＦＥＴやＩＧＢＴ等のスイッチング素子に逆並列に接続されて用いられているなど広い用途を有する。
特許文献１段落0028に記載の数２で表されているように、ＯＮ時（従ってＦＲＤのターンオフ時）のスイッチングエネルギーＪは、逆回復時間（trr）の２乗に比例するとの見方もあり、ＦＲＤの逆回復時間（trr）は、高応答性のみならずスイッチング損失に大きく影響するものである。また、ＦＲＤの逆回復時の電流・電圧の振動は、素子破壊やノイズの原因となり電力制御装置の低ノイズ性に影響する。
電力制御装置としては高応答、低損失で低ノイズのスイッチング特性を有するものが望まれる。しかし、近年の電子電気産業の発展に伴い益々大電圧、大電流の制御を強いられるようになってきた電力制御装置においては、それらのスイッチング特性を維持向上することが困難になるばかりであり、特性の要求に加え安価でコンパクトな製品を求める市場ニーズがこの状況に拍車をかけている。
かかる状況を受け、ＦＲＤにあっては逆回復時間（trr）の短縮化、ソフトリカバリー特性の改善が益々重要度を増しつつある。また、周知のようにＦＲＤとしては高耐圧、順方向電圧降下（ＶＦ）の低いのものが望まれる。
【０００３】
従来、ＦＲＤとして種々の構造が提案されている。
非特許文献１には、図２０に示すＳＰＥＥＤ（Self Adapting P-Emittor Efficiency Diode）が開示されている。
【０００４】
また、特許文献２〜４には、Ｎ+半導体基板上に形成されたＮ-エピタキシャル半導体層のＮ+基板側に不純物濃度の高い層（特許文献４においてＮ1層）が設けられた半導体装置が開示されている。特許文献４によれば、Ｎ1層を含むダイオードを用いることにより逆回復時の逆電流の最大振幅ＩRM、電圧サージＶRM及び過渡振動が低下するとされており、従ってソフトリカバリー特性の改善が望める。
【特許文献１】特開平６−２５３５２９号公報
【特許文献２】特開昭５７−３７８８６号公報
【特許文献３】特開昭５８−３９０７０号公報
【特許文献４】特開昭５８−１８２２７７号公報
【非特許文献１】[ISPSD'93,pp.199〜204,Comparison of High Voltage Power Rectifier Structures, by M.Mehretra & B.J.Baliga]
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら以上の従来技術にあっては、厳しい市場ニーズに適う製品として提供するためには、耐圧維持構造、逆回復特性、簡易な製造プロセスへの適用性について克服すべき点が多かった。
【０００６】
本発明は以上の従来技術における問題に鑑みてなされたものであって、高速でソフトな逆回復特性、高耐圧で逆方向漏れ電流の少ない逆阻止性、低いＶＦ特性を有し、簡素なプラナー技術の製造プロセスで低コストに製造可能な高速ダイオードを提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するための請求項１記載の発明は、（１）Ｎ型の半導体基板の表面上にエピタキシャル成長により半導体膜が形成されたダイオードであって、
（２）前記半導体膜は、
前記半導体基板より低い不純物濃度を有するＮ型の半導体層（以下「Ｎ型中間濃度層」という。）と、
前記半導体基板の反対側でＮ型中間濃度層に連続して該半導体膜表面まで形成され、Ｎ型中間濃度層より低い不純物濃度を有するＮ型の半導体層（以下「Ｎ型低濃度層」という。）とを有し、
（３）一のパターンの酸化膜マスクを用いて、Ｎ型低濃度層の表面へＰ型不純物を選択的に導入することによりＰ型領域及びこれを多重に包囲するＰ型のガードリングが形成され、
（４）他の一のパターンの酸化膜マスクを用いて、前記Ｐ型領域の表面へＰ型不純物を選択的に導入することにより前記Ｐ型領域より高濃度で浅く複数のＰ型高濃度領域が形成され、
（５）前記Ｐ型領域及びＰ型高濃度領域に接続するアノード電極金属膜と、
前記半導体基板の裏面に被着するカソード電極金属膜とを備え、
（６）電子線照射によりライフタイムキラーが導入されてなり、
（７）前記ガードリングの数をｍ、最内周のガードリングから外側に向かってｉ番目に当たるガードリングをＧＲｉとし（但し、ｉ＝１〜ｍ）、前記Ｐ型領域と最内周のガードリングＧＲ１との間隔をｄ１、ＧＲｉとＧＲ（ｉ＋１）との間隔をｄ（ｉ＋１）としたとき、ｄｉ＜ｄ（ｉ＋１）であり（但し、ｉ＝１〜（ｍ−１））、
（８）ＧＲｉの線幅をｇｉとしたとき、ｇｉ＝ｇ（ｉ＋１）＜ｇｍであり（但し、ｉ＝１〜（ｍ−２））、
（９）最外周のガードリングを除くガードリングが絶縁膜により覆われ、前記絶縁膜の開口部を介して最外周のガードリングに接続するリング状の電極金属膜及び前記アノード電極金属膜が前記絶縁膜上でフィールド・プレートを形成し、
（10）前記フィールド・プレートは、前記絶縁膜上の領域であって最外周のガードリングを除くガードリングの上方領域において互いに隔絶され、
（11）上記（９）の絶縁膜は、上記（３）の酸化膜マスクと、上記（３）の酸化膜マスクの開口部に露出する前記半導体膜表面が酸化されて形成されてなる酸化膜を含むダイオードである。
【０００８】
請求項２記載の発明は、一のＰ型高濃度領域（最外周に配置されるものを除く）に最も近い他のＰ型高濃度領域が合計６つであり、当該他のＰ型高濃度領域の中心が前記一のＰ型高濃度領域の中心を中心とする正六角形の各頂点に一つずつ分配された配置規則が前記複数のＰ型高濃度領域の全部又は一部に適用されてなることを特徴とする請求項１記載のダイオードである
【００１２】
請求項３記載の発明は、一方でＮ型低濃度層の不純物濃度分布に連続し、他方で半導体基板側のＮ型高濃度層の不純物濃度分布に連続するＮ型中間濃度層の不純物濃度分布が、全体として、Ｎ型低濃度層の不純物濃度に対してスロープ状に漸増した分布を成していることを特徴とする請求項１又は請求項２に記載のダイオードである。
【発明の効果】
【００１３】
本発明によれば、Ｎ型中間濃度層やＳＰＥＥＤ構造、電子線照射によるライフタイムキラーの導入により優れたＯＮ，ＯＦＦ特性が得られるとともに、多重ガードリングによる優れた耐圧維持構造がＰ型領域の形成プロセスとともに形成されるので、高速でソフトな逆回復特性、高耐圧で逆方向漏れ電流の少ない逆阻止性、低いＶＦ特性を有し、簡素なプラナー技術の製造プロセスで低コストに製造可能な高速ダイオード実現することができるという効果がある。
【発明を実施するための最良の形態】
【００１４】
以下に本発明の一実施の形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。図１は本発明の一実施形態のＦＲＤを示す半身断面図（図面下部）と半身平面図（図面上部）である。
【００１５】
（１）基本構成
図１に示すように本ＦＲＤは、Ｎ型不純物としてリンを含むシリコンからなる半導体基板１上にＮ型不純物としてリンを含むシリコンからなる半導体膜２がエピタキシャル成長により形成されたウエファを利用して構成される。
半導体膜２にはＮ型中間濃度層（以下「Ｎ1層」）３と、Ｎ型低濃度層（以下「Ｎ-層」）４と、Ｐ-型活性領域５と、ｍ重に形成されたガードリングＧＲ１〜ＧＲｍと、Ｐ+型活性領域６と、Ｎ+チャネルストップ領域７とが形成されている。
【００１６】
Ｎ1層３は半導体基板１より低い不純物濃度を有する。Ｎ1層３は半導体膜２の成膜工程及びその後の数度の不純物再分布によりＮ-層４より高濃度に形成されてできる。Ｎ1層３の不純物濃度分布がＮ-層４の不純物濃度分布に対しステップ状又はスロープ状に高濃度になるようにＮ1層３を高濃度に形成する。
Ｎ-層４は、半導体基板１の反対側でＮ1層３に連続して半導体膜２表面まで形成されている。Ｎ-層４は、Ｎ型中間濃度層より低い不純物濃度を有する。
【００１７】
Ｐ-型活性領域５及びガードリングＧＲ１〜ＧＲｍは、同一パターンの酸化膜マスクを用いてＰ型不純物が導入されて形成されるもので、同一のプロセスにより形成できる。
Ｐ-型活性領域５は素子中央に形成される。Ｐ-型活性領域５の周囲はｍ個のガードリングＧＲ１〜ＧＲｍによってｍ重に包囲されている。
最内周のガードリングＧＲ１から外側に向かってｉ番目に当たるガードリングをＧＲｉ（但し、ｉ＝１〜ｍ）、Ｐ-型活性領域５と最内周のガードリングＧＲ１との間隔をｄ１、ＧＲｉとＧＲ（ｉ＋１）との間隔とｄ（ｉ＋１）としたとき、ｄｉ＜ｄ（ｉ＋１）である（但し、ｉ＝１〜（ｍ−１））。すなわち、この間隔ｄｉ（ｉ＝１〜ｍ）は外側ほど漸増している。
また、ＧＲｉの線幅をｇｉとしたとき、ｇｉ＝ｇ（ｉ＋１）＜ｇｍである（但し、ｉ＝１〜（ｍ−２））。すなわち、最外周のガードリングＧＲｍの線幅ｇｍが最も太くされ、その他のガードリングＧＲ１〜ＧＲ（ｍ−１）の線幅ｇ１〜ｇ（ｍ−１）は等しくされている。
【００１８】
Ｐ+型活性領域６は、他のパターンの酸化膜マスクを用いてＰ-型活性領域５の表面へＰ型不純物が導入されて形成されるもので、Ｐ-型活性領域５より高濃度で浅く複数形成されている。
複数のＰ+型活性領域６は所定の配置規則によりＰ-型活性領域５の形成範囲内で等間隔に分散配置されている。
Ｎ+型チャネルストップ領域７は、半導体層２の表層最外周部にガードリングＧＲｍと間隔ｄ（ｍ＋１）を隔てて不純物導入により形成される。ｄ（ｍ＋１）＞ｄｍとされている。
【００１９】
さらに本ＦＲＤは、シリコン酸化膜８と、アノード電極９と、フィールド・プレート電極１０と、チャネルストッパ側等電位リング電極１１と、カソード電極１２を備える。
シリコン酸化膜８は、中央と外周に開口部を有する。中央開口部はＰ-型活性領域５の外周縁より内側で開口し複数のＰ+型活性領域６を露出させる。外周開口部は最外周のガードリングＧＲｍの上でその中央を露出させるようにガードリングＧＲｍより細い線幅でリング状に開口する。また、シリコン酸化膜８の外周縁が素子外周より内側に形成されることによりＮ+型チャネルストップ領域７が露出する。ＰＳＧ（リン・珪酸・ガラス）保護膜（図示せず）は、このシリコン酸化膜８上に同一範囲に重ねて敷設されている。
アノード電極９は、シリコン酸化膜８の上記中央開口部を介してＰ+型活性領域６及び
Ｐ-型活性領域５（外周縁を除く）に接続している。アノード電極９の外周縁はシリコン
酸化膜８及びＰＳＧ膜からなる絶縁膜上に形成されている。
【００２０】
フィールド・プレート電極１０は、シリコン酸化膜８の上記外周開口部を介してガードリングＧＲｍに接続するアノード側の等電位リング電極である。フィールド・プレート電極１０の内周縁及び外周縁はシリコン酸化膜８及びＰＳＧ膜からなる絶縁膜上に形成されている。
チャネルストッパ側等電位リング電極１１は、シリコン酸化膜８の外周縁の外側に露出するＮ+型チャネルストップ領域７に接続しており、カソードとほぼ同電位に保持され、その内周縁はシリコン酸化膜８及びＰＳＧ膜からなる絶縁膜上に形成されている。
フィールド・プレート電極１０とチャネルストッパ側等電位リング電極１１は全周に亘って等間隔を保って形成されている。これにより局所放電等による局所破壊が起きにくくなる。カソード電極１１は、半導体基板１の裏面に被着している。以上の電極の材料として主材料としてアルミニウムが使用されている。例えば、Al/Ti/Ni/Au，Al/Ti/Ni/Ag等の複合膜が適用される。
【００２１】
最終絶縁保護膜（図示せず）はアノード電極９の縁部から素子外周に掛けて敷設されて、フィールド・プレート電極１０とチャネルストッパ側等電位リング電極１１を被覆し、電気的・機械的負荷から素子表面を保護する。最終絶縁保護膜としては、シリコン窒化物やＰＳＧ膜を用いることができる。
【００２２】
図１に示すように本ＦＲＤはプレーナ技術により製作されるもので、Ｐ-型活性領域５、ガードリングＧＲ１〜ＧＲｍ及びＰ+型活性領域６の下端縁部は丸みを帯びており曲面接合を構成する。
【００２３】
（２）製造方法
次に、図２及び図３を参照して本ＦＲＤの主要な製造工程につき説明する。図２及び図３は本発明の一実施形態のＦＲＤを製造する主要工程における断面図である。
【００２４】
まず、図２（１）に示すように、Ｎ+型の半導体基板１上にエピタキシャル成長させたＮ-型の半導体層２を有するウエファを酸化させ、その表裏にシリコン酸化膜２１a，２２を形成する。
【００２５】
次に、図２（２）に示すように、半導体層２表面のシリコン酸化膜２１aを周知のリソグラフィ・エッチング技術を用いて開口し酸化膜マスクパターン２１ｂとする。さらに、酸化膜マスクパターン２１ｂをマスクとしてボロンを半導体層２にイオン注入する。ボロン注入後、熱拡散しボロンを活性化させるとともにウエファ表面を再酸化させシリコン酸化膜２１ｃを形成する。以上によりＰ-型活性領域５及びガードリングＧＲ１〜ＧＲｍが形成される。
【００２６】
次に図２（３）に示すように、シリコン酸化膜２１ｃを周知のリソグラフィ・エッチング技術を用いて所定のドットパターンで開口し、これをマスクとしてボロンをＰ-型活性領域５にイオン注入する。ボロン注入後、熱拡散しボロンを活性化させるとともにウエファ表面を再酸化させシリコン酸化膜２１ｄを形成する。これにより複数のＰ+型活性領域６が形成される。
【００２７】
次に、半導体酸化膜２１ｄの周縁部を周知のフォトリソグラフィ技術を用いてエッチングして開口する。これにより開口した開口部を介してリンをイオン注入し、Ｎ+型チャネルストップ層７を形成する。リンのイオン注入後、熱拡散しリンを活性化させるとともにウエファ表面を再酸化膜させシリコン酸化膜２１ｅを形成する。
【００２８】
次に、図３（４）に示すように、ＰＳＧ膜２３aを形成する。
【００２９】
次に図３（５）に示すように、周知のリソグラフィ・エッチング・金属成膜技術を用いて、ＰＳＧ膜２３a及びシリコン酸化膜２１ｅを開口し、ＰＳＧ膜２３ｂ及びシリコン酸化膜８とする。ＰＳＧ膜２３ｂ及びシリコン酸化膜８の開口部を介して上述した電極金属膜９，１０，１１をそれぞれＰ-型活性領域５、Ｐ+型活性領域６、ガードリングＧＲｍ及びＮ+型チャネルストップ領域７に接続するように形成する。
【００３０】
次に、ウエファ裏面を研削する。これにより、裏面のシリコン酸化膜２２は除去される。
【００３１】
その後、図３（５）に示すようにウエファ裏面に上述したカソード電極１２を形成する。さらに、図３（５）に示すように最終絶縁保護膜２４を形成する。中央のアノード電極９は露出させておく。最終絶縁保護膜２４としては、シリコン窒化物やＰＳＧ膜を用いることができる。
【００３２】
以上のようにして形成された素子に対しライフタイムキラーを導入するための電子線照射を行う。なお、電子線は表面側から照射すれば足りるが、本願発明者らは実験により裏面側から照射しても結果に大差はないことを確認している。
【００３３】
（３）Ｐ型活性領域の平面的構造
次に、平面視におけるＰ+型活性領域６の配置につき説明する。図４は、図１においてＰ-型活性領域５及びＰ+型活性領域６が形成された領域内の半導体層２表面の部分拡大図である。
図４（ａ）に示すようにドット状のＰ+型活性領域６が均等分散配置されている。本実施形態に適用される配置規則は、一のＰ+型活性領域６ａ（最外周に配置されるものを除く）に最も近い他のＰ+型活性領域６ｂが合計６つであり、当該他のＰ+型活性領域６ｂの中心が前記一のＰ+型活性領域６ａの中心を中心とする正六角形の各頂点に一つずつ分配された配置規則である。これによりＰ型活性領域を均質に構成でき、電界、電流の局所集中が防がれるので、特に耐圧向上に有効である。
【００３４】
ここで、図４（ａ）に示すようにパターンピッチをa、パターン間隔をｂとする。なお、ｃは酸化膜マスクの開口の直径を示す。開口から導入される不純物は横方向にも拡散するため、ｃ＜ａとされる。
正六角形は６つの合同な正三角形に分割できるから、図４（ａ）に示す正六角形から図４（ｂ）に示すように一つの正三角形を取り出して考える。この正三角形の面積をＳ、この正三角形のうち、Ｐ+型活性領域６の面積をＳp+、Ｐ-型活性領域５の面積をＳp-とすると、次式１〜6が成り立つ。
〈式1〉：Ｓ＝（√３）a2／４
〈式2〉：Ｓp+＝π（ａ−ｂ）2／８
〈式3〉：Ｓp-＝Ｓ−Ｓp+＝（√３）a2／４−π｛（ａ−ｂ）2｝／８
〈式4〉：Ｓp+／Ｓ＝π｛（ａ−ｂ）2｝／｛２（√３）a2｝
〈式5〉：Ｓp-／Ｓ＝１−Ｓp+／Ｓ
〈式6〉：Ｓp+／Ｓp-＝π｛（ａ−ｂ）2｝／〔２（√３）a2−π｛（ａ−ｂ）2｝〕
【００３５】
Ｐ+型活性領域６の分布領域全体は、図４（ｂ）に示す正三角形を単位とする繰返しパターンで形成されるものと近似できるから、上記式4〜6の比についてはＰ+型活性領域６の分布領域全体についても近似的に成り立つものとして扱うことができる。
【００３６】
（４）シミュレーション
（４−１）条件と結果
次に上記実施形態に従うデバイスの耐圧構造について行ったシミュレーションを開示する。図５に、本シミュレーションの計算対象領域の断面構造を示した。計算対象領域はＸ方向0〜450μｍ、Ｙ方向-2.5〜130μｍの領域となる。同領域に２次元不純物の濃度分布線が示される。ガードリング数ｍ＝８である。
図６には縦方向の不純物濃度曲線を示した。図６に示されるように不純物濃度曲線は平坦部と傾斜部が交互に連続するステップ状に推移する。Ｎ1層３の平坦部とＮ-層４の平坦部との間の傾斜部はＮ-層４側と評価し、Ｎ-層４の平坦部とＮ+層の平坦部との間の急峻な傾斜部はＮ+層側と評価する。したがって、Ｎ1層３とＮ-層４の境界線は65μｍ、Ｎ-層４とＮ+層の境界線は115μｍと評価できる。Ｐ-層、すなわち、Ｐ-型活性領域５及びガードリングＧＲ１〜ＧＲ８の深さは共通で5μｍである。なお、Ｎ-層４の不純物濃度分布は傾斜部と平坦部とからなるステップ状のほか、図６中に破線で示すような傾斜部のみのスロープ状を採用しても良い結果が得られる。
【００３７】
逆方向電圧印加シミュレーション（耐圧計算シミュレーション）を行った。逆電圧１２００Ｖ印加時における電位分布及び電界分布を計算した。２次元電位分布図（図７）、深さ0.1μｍの横方向の電位分布図（図８）及び電界分布図（図９）、並びに、縦方向電界分布図（図１０）を示した。逆方向電圧−電流曲線（耐圧計算結果）を図１１に示した。
【００３８】
（４−２）評価
本発明のＦＲＤは、ｄｉ＜ｄ（ｉ＋１）である（但し、ｉ＝１〜（ｍ−１））。本シミュレーションにおいてはｍ＝８であるから、ｄ１＜ｄ２＜ｄ３・・・・ｄ６＜ｄ７＜ｄ８である。これにより図７、８からもわかるように、ｄｉ≧ｄ（ｉ＋１）とする場合に比較して電位線間隔の不均一さが解消できるとともに、電位線の局率を大きくすることができる。したがって、電位線の集中、すなわち、電界の局所集中を防ぎ高耐圧な構造とすることができる。
【００３９】
図９に示されるように、電界強度の極大点は１０点となった。内側から１点目は主接合（すなわち、Ｐ-型活性領域５とＮ-層４よりなるＰＮ接合）の側端で約1.7Ｅ＋05（Ｖ/ｃｍ）となった。２点目、３点目はＧＲ１外端、ＧＲ２外端で約2.24Ｅ＋05（Ｖ/ｃｍ）となり最大電界強度を示した。４〜９点目はＧＲ３〜ＧＲ８の各外端で次第に低くなりＧＲ８外端で約6Ｅ＋05（Ｖ/ｃｍ）と、極大値としては最小となった。１０点目はフィールド・プレート電極１０の外端でやや上昇し約8Ｅ＋05（Ｖ/ｃｍ）となったが極大値としては２番目に低い値となった。全体としては１点目から９点目の極大点が上に凸な円弧状に近い分布となった。
【００４０】
デバイス運転中、最外周のガードリングＧＲ８は最大電荷の発生点となったり、残留キャリアの集中箇所となったりと過酷な条件にさらされる１つの弱部（破壊の発生しやすい箇所）となる。フィールド・プレート電極端部は表面の電界に影響を受けやすく他の１つの弱部となる。主接合端部は主電流の回復時に電流の集中が起こりやすく他の１つの弱部となる。一方、ＧＲ１〜ＧＲ７はシリコン酸化膜８により保護されており電気的に安定しやすい。
本デバイスの耐圧維持構造により、上記３点の弱部の電界強度が抑えられ、安定な中盤のＧＲ１〜ＧＲ７に比較的大きく負担させることとなり、より高く安定な耐圧特性を得ることができる。
また図１１に示すように、本デバイスによればブレークダウン電圧は1400Ｖと十分高いものとなり、逆阻止時逆漏れ電流が少ない逆方向電圧−電流曲線が得られ、高耐圧で逆方向漏れ電流の少ない優れた逆阻止性が得られる。
以上の効果が得られたのは、本発明に従い、ｄｉ＜ｄ（ｉ＋１）とし（但し、ｉ＝１〜（ｍ−１））、ｇｉ＝ｇ（ｉ＋１）＜ｇｍとし（但し、ｉ＝１〜（ｍ−２））、フィールド・プレート（フィールド・プレート電極１０の酸化膜８上の部分及びアノード電極９の酸化膜８上の部分）による電界緩和効果を利用したことによる。
【実施例】
【００４１】
（５）実験
（５−１）条件及び結果
次に上記実施形態に従う実施例及び比較例の耐圧構造について行った実験を開示する。本実験ではデバイスを試作し諸特性の測定を行った。図１２(a)に使用したウエファの仕
様をまとめた表を、(b)に各サンプルの条件をまとめた表を、図１３にサンプルの寸法を
示す。酸化膜マスクの開口の直径ｃ＝４として直径６μｍのドットパターンにＰ+型活性
領域６を形成し、パターンピッチa＝20μｍ、パターン間隔ｂ＝14μｍとした。
Ｐ-型活性領域５を形成するためのイオン注入においては注入量を１×１０13（１/ｃｍ2）又は５×１０13（１/ｃｍ2）とし、いずれの場合も２００（ＫｅＶ）により行い、１
１５０℃で３００分のアニールを行った。Ｐ+型活性領域６は５×１０14（１/ｃｍ2）の
注入量で１５０（ＫｅＶ）により行い、１０５０℃で６０分のアニールを行った。図１４に各Ｐ型層の不純物濃度分布を示す。
【００４２】
図１５に主要特性を測定した結果をまとめた表を示す。測定項目は、逆方向ＩＲ＝10（μＡ）通電時の電圧ＶＲ（Ｖ）、順方向ＩＦ＝400（Ａ）通電時の電圧ＶＦ（Ｖ）、逆回復時間ｔrr（ns）のほか、以下に説明するｔa、ｔｂ、Irrm、Ｑrr、 dIr/dt、Ｅrrである。
図１６に各特性パラメータの説明を補足する波形図を示した。逆回復電流の極大値をIrrmとする。電流波形とｔ軸との交点t0、Irrmになる時点をt1、電流波形上の0.5 Irrmと0.9 Irrmの時の点を通る直線とｔ軸との交点をt2として、t0〜t1がｔa（ns）、t1〜t2をｔｂ（ns）とする。ｔrr＝ｔa＋ｔｂとする。Ｑrrは逆回復時電流波形とｔ軸とにより囲まれた面積を示す。電流波形上の0.5 Irrmと0.9 Irrmの時の点を通る直線の傾きをdIr/dtとし、これが緩やかであるほどソフトリカバリーである。Ｅrrは逆回復時の電流と電圧の積でありターン・オフ時の損失に相当する。
また、ターン・オフ時の条件を、ＩＦ＝400（Ａ）から、−dIF/dt＝1000（Ａ/ns）の速さでＶＲ＝750（Ｖ）までスイッチする条件として測定した。
サンプルNo.27の逆回復波形を図１７に、サンプルNo.30の逆回復波形を図１８に示した。また、サンプルNo.27の逆回復波形とサンプルNo.30の逆回復波形を図１９に重ねて表示した。
【００４３】
（５−２）評価
図１５に示すＶＲ、ｔrr、Irrm、Ｑrr、 dIr/dt、ＥrrのいずれについもサンプルNo.27よりサンプルNo.30の方が良好で、図１７〜１９に示したとおりサンプルNo.27よりサンプルNo.30の方が良好な逆回復波形が得られたという結果が示すとおり、サンプルNo.30の方が高耐圧な逆阻止性と、ソフトリカバリーで短ｔrr、損失が少ないという逆回復特性を有することが確認できた。
【図面の簡単な説明】
【００４４】
【図１】図１は本発明の一実施形態のＦＲＤを示す半身断面図（図面下部）と半身平面図（図面上部）である。
【図２】本発明の一実施形態のＦＲＤを製造する主要工程における断面図である。
【図３】本発明の一実施形態のＦＲＤを製造する図２に続く主要工程における断面図である。
【図４】本発明の一実施形態に係る半導体層２表面の部分拡大図である。
【図５】シミュレーションの計算対象領域の断面構造図である。
【図６】シミュレーション対象デバイスの縦方向の不純物濃度曲線である。
【図７】シミュレーション対象デバイスの逆電圧１２００Ｖ印加時における２次元電位分布図である。
【図８】シミュレーション対象デバイスの逆電圧１２００Ｖ印加時における深さ0.1μｍの横方向の電位分布図である。
【図９】シミュレーション対象デバイスの逆電圧１２００Ｖ印加時における深さ0.1μｍの横方向の電界分布図である。
【図１０】シミュレーション対象デバイスの逆電圧１２００Ｖ印加時における縦方向電界分布図である。
【図１１】シミュレーション対象デバイスの逆方向電圧−電流曲線である。
【図１２】実験サンプルの試作条件を記載した表である。
【図１３】実験サンプルの寸法を示した平面図である。
【図１４】実験サンプルにおける各Ｐ型層の不純物濃度分布図である。
【図１５】実験サンプルの主要特性を測定した結果をまとめた表である。
【図１６】実験で採用した各特性パラメータの説明を補足する波形図である。
【図１７】実験サンプルNo.27の逆回復波形図である。
【図１８】実験サンプルNo.30の逆回復波形図である。
【図１９】実験サンプルNo.27の逆回復波形とサンプルNo.30の逆回復波形を重ねて表示した波形図である。
【図２０】従来技術のＳＰＥＥＤを示す断面図である。
【符号の説明】
【００４５】
１…半導体基板  ２…半導体層  ３…Ｎ型中間濃度層（略称「Ｎ1層」）  ４…Ｎ型低濃度層（略称「Ｎ-層」）  ５…Ｐ-型活性領域  ＧＲ１〜ＧＲｍ…ガードリング  ６…Ｐ+型活性領域  ７…Ｎ+チャネルストップ領域  ８…シリコン酸化膜  ９…アノード電極  １０…フィールド・プレート電極  １１…チャネルストッパ側等電位リング電極  １２…カソード電極  ２３b…ＰＳＧ膜  ２４…最終絶縁保護膜
【図１】
0004647202.tif 000002
【図２】
0004647202.tif 000003
【図３】
0004647202.tif 000004
【図４】
0004647202.tif 000005
【図５】
0004647202.tif 000006
【図６】
0004647202.tif 000007
【図７】
0004647202.tif 000008
【図８】
0004647202.tif 000009
【図９】
0004647202.tif 000010
【図１０】
0004647202.tif 000011
【図１１】
0004647202.tif 000012
【図１２】
0004647202.tif 000013
【図１３】
0004647202.tif 000014
【図１４】
0004647202.tif 000015
【図１５】
0004647202.tif 000016
【図１６】
0004647202.tif 000017
【図１７】
0004647202.tif 000018
【図１８】
0004647202.tif 000019
【図１９】
0004647202.tif 000020
【図２０】
0004647202.tif 000021