(57)【特許請求の範囲】
【請求項１】
緩やかに上昇する傾斜波形電圧を印加した後に緩やかに下降する傾斜波形電圧を走査電極に印加する全セル初期化期間と、走査パルス電圧を前記走査電極に印加して前記走査電極および維持電極からなる表示電極対を有する放電セルで書込み放電を発生させる書込み期間と、輝度重みに応じた回数の維持パルス電圧を前記表示電極対に交互に印加して前記放電セルで維持放電を発生させる維持期間とを有する全セル初期化動作サブフィールドと、
緩やかに下降する傾斜波形電圧を走査電極に印加する選択初期化期間と、前記書込み期間と、前記維持期間とを有する選択初期化動作サブフィールドとを１フィールド期間内に設けて画像表示を行うプラズマディスプレイパネルの駆動方法であって、
輝度重みが最も大きい選択初期化動作サブフィールドを除くいずれかの全セル初期化動作サブフィールドにおける前記全セル初期化期間の前記下降する傾斜波形電圧の最も低い電圧値は、前記輝度重みが最も大きい選択初期化動作サブフィールドの前記初期化期間の前記下降する傾斜波形電圧の最も低い電圧値よりも低くなるように駆動することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
輝度重みが最も小さい全セル初期化動作サブフィールドの初期化期間の前記下降する傾斜波形電圧の最も低い電圧値は、前記輝度重みが最も大きい選択初期化動作サブフィールドの初期化期間の前記下降する傾斜波形電圧の最も低い電圧値よりも低くなるように駆動することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
輝度重みが２番目に小さい選択初期化動作サブフィールドの初期化期間の前記下降する傾斜波形電圧の最も低い電圧値は、前記輝度重みが最も大きい選択初期化動作サブフィールドの初期化期間の前記下降する傾斜波形電圧の最も低い電圧値よりも低く駆動することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
輝度重みが最も小さい全セル初期化動作サブフィールドの初期化期間は、画像表示を行う全ての放電セルに対して初期化放電を発生させる全セル初期化サブフィールドであり、
前記輝度重みが最も大きい選択初期化動作サブフィールドの初期化期間は、
直前のサブフィールドで維持放電を発生させた放電セルで選択的に初期化放電を発生させ
る選択初期化サブフィールドである請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたプラズマディス
プレイパネルと、
緩やかに上昇する傾斜波形電圧を印加した後に緩やかに下降する傾斜波形電圧を走査電極に印加する全セル初期化期間と、走査パルス電圧を前記走査電極に印加して前記走査電極および維持電極からなる表示電極対を有する放電セルで書込み放電を発生させる書込み期間と、輝度重みに応じた回数の維持パルス電圧を前記表示電極対に交互に印加して前記放電セルで維持放電を発生させる維持期間とを有する全セル初期化動作サブフィールドと、
緩やかに下降する傾斜波形電圧を走査電極に印加する選択初期化期間と、前記書込み期間と、前記維持期間とを有する選択初期化動作サブフィールドとを１フィールド期間内に設けて前記プラズマディスプレイパネルを駆動する駆動回路と、を備え、
前記駆動回路は、輝度重みが最も大きい選択初期化動作サブフィールドを除くいずれかの全セル初期化動作サブフィールドにおける前記下降する傾斜波形電圧の最も低い電圧値を、輝度重みが最も大きい選択初期化動作サブフィールドにおける前記初期化期間の前記下降する傾斜波形電圧の最も低い電圧値よりも低くすること、を特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光させてカラー表示を行っている。
【０００３】
パネルを駆動する方法としてはサブフィールド法、すなわち、１フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。各サブフィールドは、初期化期間、書込み期間および維持期間を有し、初期化期間では初期化放電を発生し、続く書込み動作に必要な壁電荷を各電極上に形成する。書込み期間では、表示を行うべき放電セルにおいて選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、走査電極と維持電極とからなる表示電極対に交互に維持パルスを印加し、書込み放電を起こした放電セルで維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。
【０００４】
また、サブフィールド法の中でも、緩やかに変化する電圧波形を用いて初期化放電を行い、さらに維持放電を行った放電セルに対して選択的に初期化放電を行うことで、階調表示に関係しない発光を極力減らしコントラスト比を向上させた新規な駆動方法が開示されている。
【０００５】
具体的には、複数のサブフィールドのうち、１つのサブフィールドの初期化期間において全ての放電セルを放電させる全セル初期化動作を行い、他のサブフィールドの初期化期間においては維持放電を行った放電セルのみ初期化する選択初期化動作を行う。その結果、表示に関係のない発光は全セル初期化動作の放電に伴う発光のみとなりコントラストの高い画像表示が可能となる（例えば、特許文献１参照）。
【０００６】
このように駆動することによって、画像の表示に関係のない発光に依存して変化する黒表示領域の輝度は全セル初期化動作における微弱発光だけとなり、コントラストの高い画像表示が可能となる。
【０００７】
しかしながら、近年、パネルは高精細度化されるとともにますます大画面化され、そのため書込み放電が不安定となって表示を行うべき放電セルで書込み放電が発生せず画像表示品質を劣化させる、あるいは書込み放電を安定に発生させるために必要な電圧が高くなる。
【特許文献１】特開２０００−２４２２２４号公報
【発明の開示】
【０００８】
本発明は、大画面・高輝度パネルであっても、書込み放電を発生させるために必要な電圧を高くすることなく、安定した書込み放電を発生させ、画像表示品質のよいパネルの駆動方法およびプラズマディスプレイ装置を提供する。
【０００９】
本発明は、走査電極および維持電極からなる表示電極対を有する放電セルを複数備えたパネルの駆動方法であって、緩やかに下降する傾斜波形電圧を走査電極に印加する初期化期間と、走査パルス電圧を走査電極に印加して放電セルで書込み放電を発生させる書込み期間と、輝度重みに応じた回数の維持パルス電圧を表示電極対に交互に印加して選択した放電セルで維持放電を発生させる維持期間とを有するサブフィールドを１フィールド期間内に複数設けるステップと、輝度重みが最も小さいサブフィールドにおける下降する傾斜波形電圧の最も低い電圧は、輝度重みが最も大きいサブフィールドにおける下降する傾斜波形電圧の最も低い電圧よりも低くなるように設定するステップと、を備える。
【００１０】
これにより、大画面・高輝度パネルであっても、書込み放電を発生させるために必要な電圧を高くすることなく、安定した書込み放電を発生させることが可能となる。
【００１１】
また、本発明のパネルの駆動方法では、輝度重みが最も大きいサブフィールドにおける下降する傾斜波形電圧の最も低い電圧は、そのサブフィールドにおける走査パルス電圧よりも高くなるように設定することが望ましい。
【００１２】
また、本発明のパネルの駆動方法では、少なくとも輝度重みが２番目に小さいサブフィールドにおける下降する傾斜波形電圧の最も低い電圧は、輝度重みが最も大きいサブフィールドにおける下降する傾斜波形電圧の最も低い電圧よりも低くなるように設定することが望ましい。
【００１３】
また、本発明のパネルの駆動方法では、１フィールド期間内に、初期化期間において画像表示を行う全ての放電セルに対して初期化放電を発生させる全セル初期化サブフィールドと、初期化期間において直前のサブフィールドで維持放電を発生させた放電セルで選択的に初期化放電を発生させる選択初期化サブフィールドとを備え、輝度重みが最も小さいサブフィールドを全セル初期化サブフィールドとし、輝度重みが最も大きいサブフィールドを選択初期化サブフィールドとすることが望ましい。
【００１４】
また、本発明のプラズマディスプレイ装置は、走査電極と維持電極とからなる表示電極対を有する放電セルを複数備えたパネルと、緩やかに下降する傾斜波形電圧を走査電極に印加する初期化期間と、放電セルで書込み放電を発生させる書込み期間と、輝度重みに応じた回数の維持パルス電圧を表示電極対に交互に印加して選択した放電セルで維持放電を発生させる維持期間とを有するサブフィールドを１フィールド期間内に複数設けてパネルを駆動する駆動回路とを備え、駆動回路は、輝度重みが最も小さいサブフィールドにおける下降する傾斜波形電圧の最も低い電圧を、輝度重みが最も大きいサブフィールドにおける下降する傾斜波形電圧の最も低い電圧よりも低くしてパネルを駆動するように構成したことを特徴とする。
【００１５】
これにより、大画面・高輝度パネルであっても、書込み放電を発生させるために必要な電圧を高くすることなく、安定した書込み放電を発生させることが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
【００１７】
（実施の形態１）
図１は、本発明の実施の形態１におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面板２１上には、走査電極２２と維持電極２３とからなる表示電極対２８が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２４が形成され、その誘電体層２４上に保護層２５が形成されている。背面板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。
【００１８】
これら前面板２１と背面板３１とは、微小な放電空間を挟んで表示電極対２８とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオンとキセノンの混合ガスが放電ガスとして封入されている。本実施の形態１においては、輝度向上のためにキセノン分圧を１０％とした放電ガスが用いられている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２８とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。
【００１９】
なお、パネルの構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
【００２０】
図２は、本発明の実施の形態１におけるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。なお、図１、図２に示したように、走査電極ＳＣｉと維持電極ＳＵｉとは互いに平行に対をなして形成されているために、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に大きな電極間容量Ｃｐが存在する。
【００２１】
図３は、本発明の実施の形態１におけるプラズマディスプレイ装置１の回路ブロック図である。プラズマディスプレイ装置１は、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
【００２２】
画像信号処理回路５１は、入力された画像信号ｓｉｇをサブフィールド毎の発光・非発光を示す画像データに変換する。データ電極駆動回路５２はサブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し各データ電極Ｄ１〜Ｄｍを駆動する。
【００２３】
タイミング発生回路５５は、水平同期信号Ｈおよび垂直同期信号Ｖをもとにして各回路ブロックの動作を制御する各種のタイミング信号を発生し、それぞれの回路ブロックへ供給する。走査電極駆動回路５３は、維持期間において走査電極ＳＣ１〜ＳＣｎに印加する維持パルスを発生するための維持パルス発生回路１００を有し、タイミング信号にもとづいて各走査電極ＳＣ１〜ＳＣｎをそれぞれ駆動する。維持電極駆動回路５４は、初期化期間において維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を印加する回路と、維持期間において維持電極ＳＵ１〜ＳＵｎに印加する維持パルスを発生するための維持パルス発生回路２００とを有し、タイミング信号にもとづいて維持電極ＳＵ１〜ＳＵｎを駆動する。
【００２４】
次に、パネル１０を駆動するための駆動電圧波形とその動作について説明する。プラズマディスプレイ装置１は、サブフィールド法、すなわち１フィールド期間を複数のサブフィールドに分割し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行う。それぞれのサブフィールドは初期化期間、書込み期間および維持期間を有する。初期化期間では初期化放電を発生し、続く書込み放電に必要な壁電荷を各電極上に形成する。このときの初期化動作には、全ての放電セルで初期化放電を発生させる初期化動作（以下、「全セル初期化動作」と略記する）と、維持放電を行った放電セルで初期化放電を発生させる初期化動作（以下、「選択初期化動作」と略記する）とがある。書込み期間では、発光させるべき放電セルで選択的に書込み放電を発生し壁電荷を形成する。そして維持期間では、輝度重みに比例した数の維持パルスを表示電極対に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。このときの比例定数を輝度倍率と呼ぶ。なお、サブフィールド構成の詳細については後述することとし、ここではサブフィールドにおける駆動電圧波形とその動作について説明する。
【００２５】
図４は、本発明の実施の形態１におけるパネル１０の各電極に印加する駆動電圧波形図である。図４には、全セル初期化動作を行うサブフィールドと選択初期化動作を行うサブフィールドとを示している。
【００２６】
まず、全セル初期化動作を行うサブフィールドについて説明する。
【００２７】
初期化期間前半部では、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎにそれぞれ０（Ｖ）を印加し、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧（以下、「上りランプ波形電圧」と呼称する）を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部および維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
【００２８】
初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎに正の電圧Ｖｅ１を印加し、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧（以下、「下りランプ波形電圧」と呼称する）を印加する（以下、走査電極ＳＣ１〜ＳＣｎに印加する下りランプ波形電圧の最も低い電圧値を「初期化電圧Ｖｉ４」として引用する）。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。以上により、全ての放電セルに対して初期化放電を行う全セル初期化動作が終了する。
【００２９】
ここで、下りランプ波形電圧を走査電極ＳＣ１〜ＳＣｎに印加することによって発生する初期化放電はデータ電極Ｄ１〜Ｄｍ上部の壁電圧を弱める働きを有する。したがって、下りランプ波形電圧の最も低い初期化電圧Ｖｉ４の電圧値に応じてデータ電極Ｄ１〜Ｄｍ上部の壁電圧は変化し、初期化電圧Ｖｉ４の電圧値を上げると壁電圧を弱める働きが弱まってデータ電極Ｄ１〜Ｄｍ上部の壁電圧は高くなり、初期化電圧Ｖｉ４の電圧値を下げると壁電圧を弱める働きが強まってデータ電極Ｄ１〜Ｄｍ上部の壁電圧は低くなる。そして、本実施の形態１においては、輝度重みに応じてこの初期化電圧Ｖｉ４の電圧値を２つの異なる電圧値で切換える構成としている。以下、電圧値の高い方をＶｉ４Ｈと記し、電圧値の低い方をＶｉ４Ｌと記す。なお、この動作の詳細については後述する。
【００３０】
続く書込み期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ２を、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｃを印加する。
【００３１】
次に、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ１〜Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。このときデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ−Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧の差とが加算されたものとなり放電開始電圧を超える。そして、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間に書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。
【００３２】
このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作が行われる。一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作を走査電極ＳＣｎのｎ行目の放電セルにいたるまで行い、書込み期間が終了する。
【００３３】
続く維持期間では、消費電力を削減するために電力回収回路を用いて駆動を行っている。まず走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓを印加するとともに維持電極ＳＵ１〜ＳＵｎに０（Ｖ）を印加する。すると前の書込み期間で書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。
【００３４】
続いて、走査電極ＳＣ１〜ＳＣｎには０（Ｖ）を、維持電極ＳＵ１〜ＳＵｎには維持パルス電圧Ｖｓをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに交互に輝度重みに輝度倍率を乗じた数の維持パルスを印加し、表示電極対の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。
【００３５】
そして、維持期間の最後には走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間にいわゆる細幅パルス状の電圧差を与えて、データ電極Ｄｋ上の正の壁電圧を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の壁電圧の一部または全部を消去している。具体的には、維持電極ＳＵ１〜ＳＵｎを一旦０（Ｖ）に戻した後、走査電極ＳＣ１〜ＳＣｎに維持パルス電圧Ｖｓを印加する。すると、維持放電を起こした放電セルの維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が起こる。そしてこの放電が収束する前、すなわち放電で発生した荷電粒子が放電空間内に十分残留している間に維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を印加する。これにより維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差が（Ｖｓ−Ｖｅ１）の程度まで弱まる。すると、データ電極Ｄｋ上の正の壁電荷を残したまま、走査電極ＳＣ１〜ＳＣｎ上と維持電極ＳＵ１〜ＳＵｎ上との間の壁電圧はそれぞれの電極に印加した電圧の差（Ｖｓ−Ｖｅ１）の程度まで弱められる。
【００３６】
このように、最後の維持放電、すなわち消去放電を発生させるための電圧Ｖｓを走査電極ＳＣ１〜ＳＣｎに印加した後、所定の時間間隔（以下、「消去位相差Ｔｈ１」と呼称する）の後、表示電極対の電極間の電位差を緩和するための電圧Ｖｅ１を維持電極ＳＵ１〜ＳＵｎに印加する。こうして維持期間における維持動作が終了する。
【００３７】
次に、選択初期化動作を行うサブフィールドの動作について説明する。
【００３８】
選択初期化動作を行う初期化期間では、維持電極ＳＵ１〜ＳＵｎに電圧Ｖｅ１を、データ電極Ｄ１〜Ｄｍに０（Ｖ）をそれぞれ印加し、走査電極ＳＣ１〜ＳＣｎに電圧Ｖｉ３’から電圧Ｖｉ４に向かって緩やかに下降する下りランプ波形電圧を印加する。すると前のサブフィールドの維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧が弱められる。またデータ電極Ｄｋに対しては、直前の維持放電によってデータ電極Ｄｋ上に十分な正の壁電圧が蓄積されているので、この壁電圧の過剰な部分が放電され、書込み動作に適した壁電圧に調整される。一方、前のサブフィールドで維持放電を起こさなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷がそのまま保たれる。このように選択初期化動作は、直前のサブフィールドの維持期間で維持動作を行った放電セルに対して選択的に初期化放電を行う動作である。
【００３９】
ここでも、下りランプ波形電圧を走査電極ＳＣ１〜ＳＣｎに印加することによって発生する初期化放電はデータ電極Ｄ１〜Ｄｍ上部の壁電圧を弱める働きを有する。したがって、下りランプ波形電圧の最も低い初期化電圧Ｖｉ４の電圧値に応じてデータ電極Ｄ１〜Ｄｍ上部の壁電圧は変化し、初期化電圧Ｖｉ４の電圧値を上げると壁電圧を弱める働きが弱まってデータ電極Ｄ１〜Ｄｍ上部の壁電圧は高くなり、初期化電圧Ｖｉ４の電圧値を下げると壁電圧を弱める働きが強まってデータ電極Ｄ１〜Ｄｍ上部の壁電圧は低くなる。そして、本実施の形態１においては、全セル初期化動作における下りランプ波形電圧と同様に、輝度重みに応じてこの初期化電圧Ｖｉ４の電圧値を２つの異なる電圧値、すなわち電圧値の高い方のＶｉ４Ｈと電圧値の低い方のＶｉ４Ｌとで切換える構成としている。
【００４０】
続く書込み期間の動作は全セル初期化動作を行うサブフィールドの書込み期間の動作と同様であるため説明を省略する。続く維持期間の動作も維持パルスの数を除いて同様である。
【００４１】
次に、サブフィールド構成について説明する。図５は、本発明の実施の形態１におけるサブフィールド構成を示す図である。図５はサブフィールド法における１フィールド間の駆動波形を略式に記したもので、それぞれのサブフィールドの駆動波形は図４の駆動波形と同等なものである。
【００４２】
本実施の形態１においては、１フィールドを１０のサブフィールド（第１ＳＦ、第２ＳＦ、・・・、第１０ＳＦ）に分割し、各サブフィールドはそれぞれ、例えば（１、２、３、６、１１、１８、３０、４４、６０、８０）の輝度重みを持つ。
【００４３】
また各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスが表示電極対のそれぞれに印加される。
【００４４】
そして、本実施の形態１では、第１ＳＦの初期化期間では全セル初期化動作を行い、第２ＳＦ〜第１０ＳＦの初期化期間では選択初期化動作を行うものとする。
【００４５】
しかし、本発明はサブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。
【００４６】
ここで、本実施の形態１においては、輝度重みの最も小さいサブフィールドにおける下りランプ波形電圧の最も低い電圧値を、輝度重みの最も大きいサブフィールドにおける下りランプ波形電圧の最も低い電圧値よりも低くなるように設定することで、安定した書込み放電を実現している。
【００４７】
具体的には、図５に示すように、輝度重みの最も小さい第１ＳＦおよびその次に輝度重みの小さい第２ＳＦにおける下りランプ波形電圧の初期化電圧Ｖｉ４をＶｉ４Ｌとし、それ以外の第３ＳＦ〜第１０ＳＦにおける下りランプ波形電圧の初期化電圧Ｖｉ４をＶｉ４Ｌよりも高いＶｉ４Ｈとしている。次に、その理由について説明する。
【００４８】
以下、書込み放電について説明するが、書込み放電はデータ電極３２と走査電極２２との間の放電がきっかけとなり発生するので、ここではデータ電極３２と走査電極２２との間の放電を中心に説明する。
【００４９】
図６は、本発明の実施の形態１におけるデータ電極３２および走査電極２２に印加する駆動電圧波形と、データ電極３２と走査電極２２との間の電位差、すなわち（データ電極に印加する駆動電圧波形）−（走査電極に印加する駆動電圧波形）を示した図である。なお、ここでは、初期化電圧Ｖｉ４を電圧値Ｖｉ４Ｈとし、負の走査パルス電圧Ｖａの振幅である（Ｖｃ−Ｖａ）は、正の電圧Ｖｃからみた負の電圧Ｖｉ４Ｈの大きさである電圧値（Ｖｃ−Ｖｉ４Ｈ）よりも電圧値Ｖｓｅｔ２だけ大きい電圧、すなわち
（Ｖｃ−Ｖａ）＝（Ｖｃ−Ｖｉ４Ｈ）＋Ｖｓｅｔ２
つまり、
Ｖａ＝Ｖｉ４Ｈ−Ｖｓｅｔ２
として説明する。なお、以下では、走査パルス電圧の振幅（Ｖｃ−Ｖａ）をＶｓｃｎと略記する。
【００５０】
初期化放電が終わった直後の時刻ｔＡにおいて、データ電極３２に印加されている電圧は０（Ｖ）、走査電極２２に印加されている電圧はＶｉ４Ｈである。したがって、データ電極３２と走査電極２２との間の電位差は（−Ｖｉ４Ｈ）に等しい。そして、この電位差に壁電圧が加算された電圧は放電開始電圧にほぼ等しい。これは、時刻ｔＡにいたるまでの初期化期間においてデータ電極３２と走査電極２２との間で弱い初期化放電が発生していたことからも明らかである。したがって、データ電極３２と走査電極２２との間の電位差（−Ｖｉ４Ｈ）は放電を開始するかしないかのぎりぎりの電位差（以下、この電位差を「放電最低電圧」と記す）にある。
【００５１】
一方、書込み放電を発生させる時刻ｔＢでは、走査電極２２には負の走査パルス電圧Ｖａが、データ電極３２には書込みパルス電圧Ｖｄが印加されているので、データ電極３２と走査電極２２との間には、（Ｖｄ−Ｖａ）、すなわち（Ｖｄ−Ｖｉ４Ｈ＋Ｖｓｅｔ２）の電位差が印加されている。この電位差は、放電最低電圧（−Ｖｉ４Ｈ）よりも（Ｖｄ＋Ｖｓｅｔ２）高い電位差であるため、放電セルでは書込み放電が発生する。
【００５２】
しかしながら、この書込み放電を安定した放電にするためには、データ電極３２と走査電極２２との間の電位差が、放電最低電圧（−Ｖｉ４Ｈ）よりも所定の電位差（以下、この電位差を「放電安定電圧」と記す）ＶＡだけ高い電圧を超えなければならない。すなわち、
Ｖｄ−Ｖｉ４Ｈ＋Ｖｓｅｔ２＞−Ｖｉ４Ｈ＋ＶＡ
つまり書込みパルス電圧Ｖｄは
Ｖｄ＞ＶＡ−Ｖｓｅｔ２・・・（式１）
でなければならない。
【００５３】
また、走査電極２２に負の走査パルス電圧Ｖａが印加されていない状態、例えば時刻ｔＣでは、走査電極２２には電圧Ｖｃが、データ電極３２には書込みパルス電圧Ｖｄが印加されているので、データ電極３２と走査電極２２との間の電位差は（Ｖｄ−Ｖｃ）となる。そして、このとき不要な放電が発生しないようにデータ電極３２と走査電極２２との間の電位差は放電最低電圧（−Ｖｉ４Ｈ）よりも低くなければならない。すなわち、
Ｖｄ−Ｖｃ＜−Ｖｉ４Ｈ
しかし、放電セルが放電を開始するかしないかのぎりぎりの電圧状態であれば、プライミングの影響等で壁電荷が減少し、見かけ上の暗電流が流れて壁電圧が減少することがある。特に、発光を生じさせる放電セルの全放電セルに対する割合（以下、「点灯率」と記す）が高いとデータ電極３２に書込みパルス電圧Ｖｄが印加される時間が長くなるので、暗電流の流れる時間も長くなる。したがって、この壁電荷の減少を抑制するためには、暗電流そのものを小さくする必要がある。そのために、データ電極３２に書込みパルス電圧Ｖｄが印加されても、データ電極３２と走査電極２２との間の電位差が放電最低電圧（−Ｖｉ４Ｈ）よりもさらに所定の電圧（以下、この電圧を「未放電電圧」と記す）ＶＢだけ低い電圧でなければならない。すなわち、
Ｖｄ−Ｖｃ＜−Ｖｉ４Ｈ−ＶＢ
よって、
Ｖｄ−Ｖｃ＜−（Ｖａ＋Ｖｓｅｔ２）−ＶＢ
つまり、
Ｖｓｃｎ＞Ｖｓｅｔ２＋ＶＢ＋Ｖｄ・・・（式２）
でなければならない。
【００５４】
すなわち、これら２つの条件、
Ｖｄ＞ＶＡ−Ｖｓｅｔ２    （式１）
Ｖｓｃｎ＞Ｖｄ＋Ｖｓｅｔ２＋ＶＢ    （式２）
を満たさなければならない。したがって、書込みパルス電圧の振幅Ｖｄを小さくするためにはＶｓｅｔ２をある程度大きく設定することが有利である。ただし、走査パルス電圧Ｖａが走査電極２２に印加され、データ電極３２に書込みパルス電圧Ｖｄが印加されない場合に書込み放電が発生しない程度でなければならない。
【００５５】
上述の説明では、１つのサブフィールドの書込み期間についての説明であるが、次に、複数のサブフィールドがあり、各サブフィールドで放電のしやすさが異なる場合について説明する。
【００５６】
ここでは、説明を簡単にするために、第１ＳＦと第２ＳＦとの２つのサブフィールドがある場合を例にして説明を進める。
【００５７】
図７は、本発明の実施の形態１における第１ＳＦが第２ＳＦより放電しやすい場合のデータ電極３２および走査電極２２に印加される駆動電圧波形と、データ電極３２と走査電極２２との間の電位差の一例を示した図である。
【００５８】
この場合には、サブフィールド毎に上記の１つの条件を満たさなければならない。すなわち第１ＳＦに対して、
Ｖｄ（１）＞ＶＡ（１）−Ｖｓｅｔ２（１）  （式３）
Ｖｓｃｎ（１）＞Ｖｄ（１）＋Ｖｓｅｔ２（１）＋ＶＢ（１）  （式４）
第２ＳＦに対して、
Ｖｄ（２）＞ＶＡ（２）−Ｖｓｅｔ２（２）  （式５）
Ｖｓｃｎ（２）＞Ｖｄ（２）＋Ｖｓｅｔ２（２）＋ＶＢ（２）  （式６）
図７に示すように、第１ＳＦは第２ＳＦよりも放電しやすいため、第１ＳＦで安定した書込み放電を発生させるために必要な放電安定電圧ＶＡ（１）は第２ＳＦにおける放電安定電圧ＶＡ（２）よりも小さくなり、第１ＳＦの未放電電圧ＶＢ（１）は第２ＳＦの未放電電圧ＶＢ（２）よりも大きくなる。
【００５９】
このように、
ＶＡ（１）＜ＶＡ（２）、ＶＢ（１）＞ＶＢ（２）
となるので、第１ＳＦにおける書込みパルス電圧Ｖｄ（１）は第２ＳＦにおける書込みパルス電圧Ｖｄ（２）よりも低く設定することができる。しかし、回路構成上、書込みパルス電圧Ｖｄをサブフィールド毎に変更することは難しく、これを実現するためには回路構成が複雑になって現実的ではないので、書込みパルス電圧Ｖｄとしては、高い方の書込みパルス電圧Ｖｄ（２）に設定することになる。
【００６０】
すると、（式４）においてＶｄ（１）の代わりにＶｄ（２）が代入されるので（式４）を満たさなくなる可能性がある。そこで、このような場合に（式４）を満足させるためには、例えば、図８に示すように、電圧Ｖｃを（Ｖｄ（２）−Ｖｄ（１））だけ高くしたＶｃ（１）にしてもよい。
【００６１】
図８は、本発明の実施の形態１における第１ＳＦが第２ＳＦより放電しやすい場合のデータ電極３２および走査電極２２に印加される駆動電圧波形と、データ電極３２と走査電極２２との間の電圧変化の一例を示した図である。この場合には走査パルス電圧の振幅Ｖｓｃｎが（Ｖｃ（１）−Ｖａ）となって大きくなるので、駆動電力が増加し、また駆動回路に用いる部品の耐電圧を向上させる等のコストアップにつながる場合がある。
【００６２】
そこで、第１ＳＦにおけるＶｓｅｔ２（１）を小さく設定して、初期化電圧Ｖｉ４を電圧Ｖｉ４Ｌになるようにする。こうすると、走査電極２２の電位Ｖｃを変えることなく、書込みパルス電圧Ｖｄを小さく設定することが可能となる。
【００６３】
図９は、本発明の実施の形態１における第１ＳＦが第２ＳＦより放電しやすい場合のデータ電極３２および走査電極２２に印加される駆動電圧波形と、データ電極３２と走査電極２２との間の電圧変化のさらに他の例を示した図である。
【００６４】
ここでは、
ＶＡ（１）＜ＶＡ（２）
Ｖｓｅｔ２（１）＜Ｖｓｅｔ２（２）
である。そこで、
ＶＡ（２）−ＶＡ（１）＝Ｖｓｅｔ２（２）−Ｖｓｅｔ２（１）  （式７）
となるようにＶｓｅｔ２（１）を設定すると、
Ｖｄ（１）＞ＶＡ（１）−Ｖｓｅｔ２（１）  （式３）
Ｖｄ（２）＞ＶＡ（２）−Ｖｓｅｔ２（２）  （式５）
より、Ｖｄ（１）＝Ｖｄ（２）とすることができる。
【００６５】
また、ここでは
ＶＢ（１）＞ＶＢ（２）
Ｖｓｅｔ２（１）＜Ｖｓｅｔ２（２）
である。そこで、
ＶＢ（１）−ＶＢ（２）＝Ｖｓｅｔ２（２）−Ｖｓｅｔ２（１）  （式８）
となるようにＶｓｅｔ２（１）を設定すると、
Ｖｓｃｎ（１）＞Ｖｄ（１）＋Ｖｓｅｔ２（１）＋ＶＢ（１）  （式４）
Ｖｓｃｎ（２）＞Ｖｄ（２）＋Ｖｓｅｔ２（２）＋ＶＢ（２）  （式６）
より、Ｖｓｃｎ（１）＝Ｖｓｃｎ（２）とすることができ、図９に示すように、書込みパルス電圧の振幅Ｖｄ、走査パルス電圧の振幅Ｖｓｃｎをともに小さくすることができる。
【００６６】
もちろん、必ずしも（式７）と（式８）とが同時に成り立つとは限らないが、第１ＳＦ、第２ＳＦともに時刻ｔＢにおいてデータ電極３２−走査電極２２間の電圧は放電安定電圧ＶＡ（１）、ＶＡ（２）を超えて安定した書込み放電を発生し、時刻ｔＣにおいてデータ電極３２−走査電極２２間の電圧は未放電電圧ＶＢ（１）、ＶＢ（２）を下回り、不要な放電を発生することはない。
【００６７】
あるいは書込みパルス電圧Ｖｄや走査パルス電圧Ｖａの電圧設定を変えない場合には駆動マージンが増加して書込み放電をさらに安定させることができる。
【００６８】
つまり、サブフィールド毎に放電のしやすさに差があると、書込みパルス電圧Ｖｄ、走査パルス電圧の振幅Ｖｓｃｎが最も高くなるサブフィールドの値に設定する必要があるため、書込みパルス電圧Ｖｄ、走査パルス電圧の振幅Ｖｓｃｎをその分高く設定しなければならなくなるが、上述したとおり放電の発生しやすさに応じてＶｓｅｔ２の電圧を調整して、各サブフィールドの放電しやすさをそろえることで、実際に印加する書込みパルス電圧Ｖｄ、走査パルス電圧の振幅Ｖｓｃｎをそれぞれ最小に設定することができる。
【００６９】
本実施の形態１では、第１ＳＦが全セル初期化サブフィールドであり第１ＳＦの書込み期間には十分なプライミングが供給されるので、第１ＳＦは最も放電の発生しやすいサブフィールドであると考えられる。したがって、上述した理由により、このようなサブフィールドではＶｓｅｔ２を小さく設定することで書込みパルス電圧Ｖｄ、走査パルス電圧Ｖａを低く設定することができると考えられる。
【００７０】
そこで、本実施の形態１では、サブフィールドの輝度重みに応じてＶｓｅｔ２を切換えることで、初期化電圧Ｖｉ４を、Ｖｉ４ＬとＶｉ４Ｌよりも高いＶｉ４Ｈとで切換える構成とし、安定した書込みを実現する。すなわち、輝度重みの小さいサブフィールド（本実施の形態１では、第１ＳＦと第２ＳＦ）では図９に示すようにＶｓｅｔ２を０（Ｖ）にすることで初期化電圧Ｖｉ４の電圧を低くして下りランプ波形電圧を深い波形にし、初期化放電の放電期間を長くする。これにより、データ電極Ｄ１〜Ｄｍ上部の壁電圧を弱める働きを強めて壁電圧を低くし、選択されていない行の放電セルの壁電荷が奪われることを低減して、安定した書込み動作が行われるようにする。また、輝度重みの大きいサブフィールド（本実施の形態１では、第３ＳＦ〜第１０ＳＦ）では、図８に示すようにＶｓｅｔ２を所定の電圧（本実施の形態１では１０（Ｖ））にすることで初期化電圧Ｖｉ４の電圧を高くして下りランプ波形電圧を浅い波形にし、初期化放電の放電期間を短くする。これにより、データ電極Ｄ１〜Ｄｍ上部の壁電荷の残留量を増やして壁電圧を高くし、放電開始電圧に対する書込みパルス電圧Ｖｄの相対値を高めて安定した書込み放電を発生させる。
【００７１】
次に、本実施の形態１において、初期化電圧Ｖｉ４の電圧をＶｉ４Ｌとするサブフィールドを第１ＳＦ、第２ＳＦとし、初期化電圧Ｖｉ４の電圧をＶｉ４Ｈとするサブフィールドを第３ＳＦ〜第１０ＳＦとした理由について説明する。
【００７２】
本発明者は、どのサブフィールドでＶｓｅｔ２を低く設定すればよいか、すなわち初期化電圧Ｖｉ４の切換えを最適に行うためにはどのようなサブフィールド構成にすればよいかを調べるために、初期化電圧Ｖｉ４の切換えを行うサブフィールドを変えながら、安定した書込みを行うために必要な走査パルス電圧Ｖａおよび書込みパルス電圧Ｖｄを調べる実験を行った。この実験では、１フィールドを１０のサブフィールド（第１ＳＦ〜第１０ＳＦ）に分割し、各サブフィールドにはそれぞれ（１、２、３、６、１１、１８、３０、４４、６０、８０）の輝度重みを持たせた。また、Ｖｓｅｔ２を０（Ｖ）にすることでＶｉ４Ｌを走査パルス電圧Ｖａと等しい電圧とし、Ｖｓｅｔ２を所定の電圧（本実施の形態１では１０（Ｖ））にすることでＶｉ４ＨをＶｉ４Ｌよりも１０（Ｖ）高い電圧とした。
【００７３】
図１０Ａ、図１０Ｂは、この実験の結果をまとめた図であり、初期化電圧Ｖｉ４を切換えるサブフィールドと走査パルス電圧Ｖａ、書込みパルス電圧Ｖｄとの関係を示した図である。図１０Ａ、図１０Ｂにおいて、横軸は初期化電圧Ｖｉ４切換えサブフィールドを、図１０Ａの縦軸は走査パルス電圧Ｖａを、図１０Ｂの縦軸は書込みパルス電圧Ｖｄを表す。なお、ここでの初期化電圧Ｖｉ４切換えサブフィールドは、初期化電圧Ｖｉ４をＶｉ４ＬからＶｉ４Ｈに切換えるサブフィールドを表す。例えば、初期化電圧Ｖｉ４切換えサブフィールドの「２」は、第１ＳＦ、第２ＳＦでは初期化電圧Ｖｉ４をＶｉ４Ｌとし、第３ＳＦ〜第１０ＳＦでは初期化電圧Ｖｉ４をＶｉ４Ｈとしたことを表す。
【００７４】
図１０Ａに示すとおり、初期化電圧Ｖｉ４切換えサブフィールドが「０」（全てのサブフィールドにおいて初期化電圧Ｖｉ４をＶｉ４Ｈとする）、「１」、「２」では安定した書込み動作を行わせるために必要な走査パルス電圧Ｖａはほとんど変化しない。しかし、それ以降、初期化電圧Ｖｉ４切換えサブフィールドを大きくするにつれて、安定した書込み動作を行わせるために必要な走査パルス電圧Ｖａは徐々に高くなっている。そして、初期化電圧Ｖｉ４切換えサブフィールド「１０」（全てのサブフィールドにおいて初期化電圧Ｖｉ４をＶｉ４Ｌとする）では、初期化電圧Ｖｉ４切換えサブフィールド「２」に対し、安定した書込み動作を行わせるために必要な走査パルス電圧Ｖａは約２０（Ｖ）も高くなっている。
【００７５】
また、図１０Ｂに示すとおり、初期化電圧Ｖｉ４切換えサブフィールドを「１」から「２」にすると、安定した書込み放電を発生させるために必要な書込みパルス電圧Ｖｄは約１１（Ｖ）下がる。しかし、それ以降初期化電圧Ｖｉ４切換えサブフィールドを大きくしても安定した書込み放電を発生させるために必要な書込みパルス電圧Ｖｄはほとんど変化しない。
【００７６】
そこで、本実施の形態１では、Ｖｉ４Ｌを走査パルス電圧Ｖａと等しい電圧にし、Ｖｉ４ＨをＶｉ４Ｌよりも１０（Ｖ）高い電圧にするとともに、初期化電圧Ｖｉ４切換えサブフィールドを「２」、すなわち、輝度重みの最も小さいサブフィールドである第１ＳＦおよび輝度重みが２番目に小さいサブフィールドである第２ＳＦでは初期化電圧Ｖｉ４をＶｉ４Ｌとし、輝度重みの最も大きいサブフィールドである第１０ＳＦを含む第３ＳＦ〜第１０ＳＦでは初期化電圧Ｖｉ４をＶｉ４Ｈとする。これにより、安定した書込みを行わせるために必要な走査パルス電圧Ｖａおよび書込みパルス電圧Ｖｄを低減させる。したがって、走査電極ＳＣ１〜ＳＣｎに実際に印加される走査パルス電圧Ｖａおよびデータ電極Ｄ１〜Ｄｍに実際に印加される書込みパルス電圧Ｖｄは、安定した書込みを行わせるために必要な走査パルス電圧Ｖａおよび書込みパルス電圧Ｖｄに対して相対的に高まり、安定した書込みを実現することができる。
【００７７】
なお、本実施の形態１は、Ｖｉ４Ｌ、Ｖｉ４Ｈ、初期化電圧Ｖｉ４切換えサブフィールド、サブフィールド構成等を上記の値に限定するものではなく、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて最適な値に設定することが望ましい。
【００７８】
次に、全セル初期化動作における初期化電圧Ｖｉ４を制御する方法について説明する。初期化電圧Ｖｉ４を変化させるには、様々な方法が考えられる。例えば、図４の電圧Ｖｉ３から電圧Ｖｉ４の下降傾斜の緩急を制御して電圧Ｖｉ４を高くしたり低くしたりすること等で実現が可能である。
【００７９】
本実施の形態１における初期化電圧Ｖｉ４を制御する方法について、その一例を図面を用いて説明する。なお、ここでは、全セル初期化動作時の駆動波形を例にして初期化電圧Ｖｉ４の制御方法を説明するが、選択初期化動作においても同様の制御方法により、初期化電圧Ｖｉ４を制御することができる。
【００８０】
図１１は、本発明の実施の形態１における走査電極駆動回路５３の回路図である。走査電極駆動回路５３は、維持パルスを発生させる維持パルス発生回路１００、初期化波形を発生させる初期化波形発生回路３００、走査パルスを発生させる走査パルス発生回路４００を備えている。
【００８１】
維持パルス発生回路１００は、走査電極２２を駆動するときの電力を回収して再利用するための電力回収回路１１０と、走査電極２２を電圧Ｖｓにクランプするためのスイッチング素子ＳＷ１と、走査電極２２を０（Ｖ）にクランプするためのスイッチング素子ＳＷ２とを有する。
【００８２】
初期化波形発生回路３００は、ミラー積分回路３１０、３２０を備え、上述した初期化波形を発生させるとともに、全セル初期化動作における初期化電圧Ｖｉ４の制御を行う。ミラー積分回路３１０は、ＦＥＴ１とコンデンサＣ１と抵抗Ｒ１とを有し、電圧Ｖｉ２までランプ状に緩やかに上昇する上りランプ波形電圧を発生する。ミラー積分回路３２０は、ＦＥＴ２とコンデンサＣ２と抵抗Ｒ２とを有し、所定の初期化電圧Ｖｉ４までランプ状に緩やかに低下する下りランプ波形電圧を発生する。なお、図１１には、ミラー積分回路３１０、３２０のそれぞれの入力端子を入力端子ＩＮ１、入力端子ＩＮ２として示している。
【００８３】
なお、本実施の形態１では、初期化波形発生回路３００として実用的であり比較的構成が簡単なＦＥＴを用いたミラー積分回路を採用しているが、何らこの構成に限定されるものではなく、上りランプ波形電圧および下りランプ波形電圧を発生することができる回路であればどのような回路であってもよい。
【００８４】
走査パルス発生回路４００は、スイッチング素子Ｓ３１、Ｓ３２と、ＳｃａｎＩＣとを備え、主通電ライン（維持パルス発生回路１００、初期化波形発生回路３００、走査パルス発生回路４００が共通して接続された図面中に破線で示した通電ライン）に印加された電圧と、主通電ラインの電圧に電圧Ｖｓｃｎを重畳した電圧とのいずれか一方を選択して走査電極に印加する。例えば、書込み期間では、主通電ラインの電圧を負の電圧Ｖａに維持し、ＳｃａｎＩＣに入力される負の電圧Ｖａと、負の電圧Ｖａに電圧Ｖｓｃｎを重畳した電圧Ｖｃとを切換えて出力することで、上述した負の走査パルス電圧Ｖａを発生させる。
【００８５】
なお、走査パルス発生回路４００は、維持期間では維持パルス発生回路１００の電圧波形をそのまま出力する。また、上述したスイッチング素子およびＳｃａｎＩＣはスイッチング動作を行う一般に知られたＭＯＳＦＥＴ等の素子からなり、タイミング発生回路５５から出力されるタイミング信号にもとづき切替えが制御される。
【００８６】
また、走査電極駆動回路５３は、論理積演算を行うアンドゲートＡＧと、２つの入力端子に入力される入力信号の大小を比較する比較器ＣＰとを備える。比較器ＣＰは、電圧Ｖａに電圧Ｖｓｅｔ２が重畳された電圧（Ｖａ＋Ｖｓｅｔ２）と主通電ラインの電圧とを比較し、主通電ラインの電圧の方が高い場合には「０」を、それ以外では「１」を出力する。アンドゲートＡＧには、２つの入力信号、すなわち比較器ＣＰの出力信号ＣＥＬ１と切換え信号ＣＥＬ２とが入力される。切換え信号ＣＥＬ２としては、例えば、タイミング発生回路５５から出力されるタイミング信号を用いることができる。そして、アンドゲートＡＧは、いずれの入力信号も「１」の場合には「１」を出力し、それ以外の場合には「０」を出力する。アンドゲートＡＧの出力は走査パルス発生回路４００に入力され、走査パルス発生回路４００は、アンドゲートＡＧの出力が「０」であれば主通電ラインの電圧を、アンドゲートＡＧの出力が「１」であれば主通電ラインの電圧に電圧Ｖｓｃｎを重畳した電圧を出力する。
【００８７】
次に、初期化波形発生回路３００の動作について説明する。まず、図１２を用いて初期化電圧Ｖｉ４をＶｉ４Ｌにする場合の動作を説明し、次に、図１３を用いて初期化電圧Ｖｉ４をＶｉ４Ｈにする場合の動作を説明する。なお、図１２、図１３では全セル初期化期間についての説明を行うが、選択初期化期間における下りランプ波形電圧についてはここでの説明と同様の動作によって発生させることができるものとする。また、図１２、図１３では、全セル初期化動作を行う駆動電圧波形を期間Ｔ１〜期間Ｔ４で示した４つの期間に分割し、それぞれの期間について説明する。また、電圧Ｖｉ１、電圧Ｖｉ３、電圧Ｖｉ３’は全て電圧Ｖｓに等しいものとして説明し、電圧Ｖｉ４Ｌを負の電圧Ｖａに等しいものとし、また、電圧Ｖｉ４Ｈを負の電圧Ｖａに電圧Ｖｓｅｔ２を重畳させた電圧（Ｖａ＋Ｖｓｅｔ２）に等しいものとして説明する。したがって、電圧Ｖｉ４Ｈは書込み期間における走査パルス電圧Ｖａよりも高い電圧値となる。また、以下の説明においてスイッチング素子を導通させる動作をオン、遮断させる動作をオフと表記する。
【００８８】
図１２は、本発明の実施の形態１における全セル初期化期間の走査電極駆動回路５３の動作の一例を説明するためのタイミングチャートである。なお、ここでは、初期化電圧Ｖｉ４をＶｉ４Ｌにするために、期間Ｔ１〜期間Ｔ４において切換え信号ＣＥＬ２は「０」に維持されており、走査パルス発生回路４００からは、初期化波形発生回路３００の電圧波形がそのまま出力される。
【００８９】
（期間Ｔ１）
まず、維持パルス発生回路１００のスイッチング素子ＳＷ１をオンにする。するとスイッチング素子ＳＷ１を介して走査電極２２に電圧Ｖｓが印加される。そして、その後、スイッチング素子ＳＷ１をオフにする。
【００９０】
（期間Ｔ２）
次に、ミラー積分回路３１０の入力端子ＩＮ１を「ハイレベル」にする。具体的には入力端子ＩＮ１に、例えば電圧１５（Ｖ）を印加する。すると、抵抗Ｒ１からコンデンサＣ１に向かって一定の電流が流れ、ＦＥＴ１のソース電圧がランプ状に上昇し、走査電極駆動回路５３の出力電圧もランプ状に上昇し始める。そしてこの電圧上昇は、入力端子ＩＮ１が「ハイレベル」の間継続する。
【００９１】
この出力電圧が電圧Ｖｉ２まで上昇したら、その後、入力端子ＩＮ１を「ローレベル」にする。
【００９２】
このようにして、放電開始電圧以下となる電圧Ｖｓ（本実施の形態１では、電圧Ｖｉ１、電圧Ｖｉ３、電圧Ｖｉ３’と等しい）から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する上りランプ波形電圧を走査電極２２に印加する。
【００９３】
（期間Ｔ３）
次に、維持パルス発生回路１００のスイッチング素子ＳＷ１をオンにする。すると走査電極２２の電圧が電圧Ｖｓまで低下する。そしてその後、スイッチング素子ＳＷ１をオフにする。
【００９４】
（期間Ｔ４）
次に、ミラー積分回路３２０の入力端子ＩＮ２を「ハイレベル」にする。具体的には入力端子ＩＮ２に、例えば電圧１５（Ｖ）を印加する。すると、抵抗Ｒ２からコンデンサＣ２に向かって一定の電流が流れ、ＦＥＴ２のドレイン電圧がランプ状に下降し、走査電極駆動回路５３の出力電圧もランプ状に下降し始める。そして、出力電圧が所定の負の電圧Ｖｉ４にいたった後、入力端子ＩＮ２を「ローレベル」とする。
【００９５】
このとき、比較器ＣＰでは、この下りランプ波形電圧（主通電ラインの電圧）と、電圧Ｖａに電圧Ｖｓｅｔ２が加えられた電圧（Ｖａ＋Ｖｓｅｔ２）とが比較されており、比較器ＣＰからの出力信号は、下りランプ波形電圧が電圧（Ｖａ＋Ｖｓｅｔ２）以下となった時刻ｔ４において「０」から「１」に切換わる。しかし、期間Ｔ１〜期間Ｔ４において切換え信号ＣＥＬ２は「０」に維持されているため、アンドゲートＡＧからは「０」が出力される。したがって、走査パルス発生回路４００からは、この下りランプ波形電圧がそのまま出力される。
【００９６】
ここで、本実施の形態１では、下りランプ波形電圧が負の電圧Ｖａまで下がりきった後すぐに初期化期間を終了して続く書込み期間に移行するのではなく、負の電圧Ｖａに維持される期間、すなわち、初期化波形が平らに維持される期間Ｔ４’が設けられるように期間Ｔ４を設定している。これにより、下りランプ波形電圧の最低電圧の測定が容易になり、初期化電圧Ｖｉ４の電圧調整を容易に行えるようにしている。なお、本実施の形態１では、この期間Ｔ４’を２０μｓｅｃ程度に設定しているが、パネルの特性やプラズマディスプレイ装置の仕様、あるいは調整の容易さ等に合わせて最適な値に設定することが望ましい。
【００９７】
以上のようにして、走査電極２２に対して、放電開始電圧以下となる電圧Ｖｉ１から放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する上りランプ波形電圧を印加し、その後、電圧Ｖｉ３から初期化電圧Ｖｉ４Ｌに向かって緩やかに下降する下りランプ波形電圧を印加する。
【００９８】
なお、初期化期間終了後、続く書込み期間では、主通電ラインの電圧を負の電圧Ｖａに維持したままとする。これにより、比較器ＣＰからの出力信号は「１」に維持される。また、書込み期間では、切換え信号ＣＥＬ２を「１」にする。すると、アンドゲートＡＧの入力はともに「１」となって、アンドゲートＡＧからは「１」が出力される。これにより、走査パルス発生回路４００からは、負の電圧Ｖａに電圧Ｖｓｃｎが重畳された電圧Ｖｃが出力される。そして、ここでは図示していないが、負の走査パルス電圧を発生させるタイミングで切換え信号ＣＥＬ２を「０」にすることで、アンドゲートＡＧの出力信号は「０」となり、走査パルス発生回路４００からは負の電圧Ｖａが出力される。このようにして、書込み期間における負の走査パルス電圧を発生させることができる。
【００９９】
次に、図１３を用いて初期化電圧Ｖｉ４をＶｉ４Ｈにする場合の動作を説明する。
【０１００】
図１３は、本発明の実施の形態１における全セル初期化期間の走査電極駆動回路５３の動作の他の例を説明するためのタイミングチャートである。なお、ここでは、初期化電圧Ｖｉ４をＶｉ４Ｈにするために、期間Ｔ１〜Ｔ４において切換え信号ＣＥＬ２を「１」にしている。また、図１３において、期間Ｔ１〜Ｔ３の動作は図１２に示した期間Ｔ１〜Ｔ３と同様であるので、ここでは、期間Ｔ４について説明する。
【０１０１】
（期間Ｔ４）
期間Ｔ４では、ミラー積分回路３２０の入力端子ＩＮ２を「ハイレベル」にする。具体的には入力端子ＩＮ２に、例えば電圧１５（Ｖ）を印加する。すると、抵抗Ｒ２からコンデンサＣ２に向かって一定の電流が流れ、ＦＥＴ２のドレイン電圧がランプ状に下降し、走査電極駆動回路５３の出力電圧もランプ状に下降し始める。そして、出力電圧が所定の負の電圧Ｖｉ４にいたった後、入力端子ＩＮ２を「ローレベル」とする。
【０１０２】
このとき、比較器ＣＰでは、この下りランプ波形電圧（主通電ラインの電圧）と、電圧Ｖａに電圧Ｖｓｅｔ２が加えられた電圧（Ｖａ＋Ｖｓｅｔ２）とが比較されており、比較器ＣＰからの出力信号は、下りランプ波形電圧が電圧（Ｖａ＋Ｖｓｅｔ２）以下となった時刻ｔ４において「０」から「１」に切換わる。そして、このとき切換え信号ＣＥＬ２は「１」であるため、アンドゲートＡＧの入力はともに「１」となって、アンドゲートＡＧからは「１」が出力される。これにより、走査パルス発生回路４００からは、この下りランプ波形電圧に電圧Ｖｓｃｎが重畳された電圧が出力される。したがって、この下りランプ波形電圧における最低電圧を（Ｖａ＋Ｖｓｅｔ２）、すなわちＶｉ４Ｈとすることができる。
【０１０３】
このように、本実施の形態１では、走査電極駆動回路５３を図１１に示したような回路構成とすることで、電圧Ｖｓｅｔ２を所望の電圧値に設定するだけで、緩やかに下降する下りランプ波形電圧の最低電圧、すなわち初期化電圧Ｖｉ４の値を簡単に制御することが可能になる。
【０１０４】
なお、本実施の形態１では全セル初期化動作における初期化電圧Ｖｉ４の制御について説明したが、選択初期化動作においては上りランプ波形電圧を発生させない点が異なるだけで下りランプ波形電圧の発生については上述と同様の動作であり、初期化電圧Ｖｉ４の制御も同様に行うことができる。
【０１０５】
また、本実施の形態１では、下りランプ波形電圧が負の電圧Ｖａまで下がりきった後、初期化波形が平らに維持される期間Ｔ４’を２０μｓｅｃ程度に設定した構成を説明したが、この初期化波形が平らに維持される期間を設けない構成、すなわち期間Ｔ４’を０とする構成であってもかまわない。
【０１０６】
（実施の形態２）
図１４は、本発明の実施の形態２におけるサブフィールド構成である。本実施の形態２におけるサブフィールド構成が、実施の形態１におけるサブフィールド構成と異なる点は、第１ＳＦにおける初期化電圧Ｖｉ４をＶｉ４Ｈとした点である。そして、本実施の形態２では、続く第２ＳＦ〜第４ＳＦにおける初期化電圧Ｖｉ４をＶｉ４Ｌとし、残りのサブフィールドの初期化電圧Ｖｉ４をＶｉ４Ｈとしている。これは、次のような理由による。
【０１０７】
近年においては、パネル１０の大画面化、高精細化にともない、更なる高画質化が望まれている。高画質化を実現するための有効な手段として、高輝度化、高階調化がある。例えば、１フィールド期間における総維持パルス数を増やすことで高輝度化を図ることができ、また、１フィールド期間におけるサブフィールド数を増やすことで高階調化を図ることができる。
【０１０８】
しかしながら、これらの手法を用いたサブフィールド構成では、維持パルス数の増加やサブフィールド数の増加により、１フィールド期間に占めるパネル１０の駆動に使用する時間の割合が増大する。そのため、駆動が行われない期間、例えば、最終サブフィールドが終了してから続くフィールドの最初のサブフィールドが開始されるまでの時間間隔等が短縮されてしまう。
【０１０９】
本発明者は、直前のサブフィールドの維持期間において多くの維持放電が発生し、かつその維持期間の終了から続くサブフィールドの初期化期間までの時間間隔が短いと、初期化放電が早く発生することを確認した。これは、直前の維持期間において多くの維持放電により大量のプライミング粒子が発生し、かつ、それらのプライミング粒子が過剰に残留したまま続く初期化動作が開始されるためと考えられる。
【０１１０】
初期化動作は、続く書込み放電が正常に発生するように壁電荷を調節する働きを有する。そのため、適切な放電強度で、かつ適切な継続時間で初期化放電を発生させる必要がある。しかし、初期化放電が早く発生すると、その分だけ初期化放電の継続時間が長くなり、その結果、壁電圧が過剰に弱められる等の初期化不良を引き起こして、続く書込み放電を不安定にする恐れがある。
【０１１１】
したがって、直前のサブフィールドの維持期間において多くの維持放電が発生し、かつその維持期間の終了から続く初期化期間までの時間間隔が短い場合には、初期化放電が早く発生することが予想されるため、初期化放電の継続時間が長くなり過ぎないように初期化電圧Ｖｉ４を設定しなければならない。
【０１１２】
すなわち、本実施の形態２は、高輝度化を図るために１フィールド期間の総維持パルス数を増やしたり、あるいは高階調化を図るためにサブフィールド数を増やしたりすることで、最終サブフィールドの終了から続く第１ＳＦまでの時間間隔が短縮されてしまった場合のサブフィールド構成を示す。図１４に示すように、第１ＳＦにおける初期化電圧Ｖｉ４はＶｉ４Ｈとし、第２ＳＦ〜第４ＳＦにおける初期化電圧Ｖｉ４をＶｉ４Ｌとしている。
【０１１３】
このように、最終サブフィールドの終了から続く第１ＳＦまでの時間間隔が短縮されたサブフィールド構成においては、第１ＳＦにおける初期化電圧Ｖｉ４をＶｉ４Ｈとすることが望ましく、これにより安定した書込みを実現することが可能となる。
【０１１４】
なお、本実施の形態２では、第２ＳＦ〜第４ＳＦの初期化電圧Ｖｉ４をＶｉ４Ｌとした例を示しているが、第２ＳＦ以降どのサブフィールドまでをＶｉ４Ｌとするかは、プラズマディスプレイ装置の仕様やパネルの特性に応じて最適に設定すればよい。
【０１１５】
なお、本発明における実施の形態１および２では、放電ガスのキセノン分圧を１０％としたが、他のキセノン分圧であってもそのパネルに応じた駆動電圧に設定すればよい。
【０１１６】
また、本発明の実施の形態１および２において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に合わせて、適宜最適な値に設定することが望ましい。
【産業上の利用可能性】
【０１１７】
本発明のパネルの駆動方法およびプラズマディスプレイ装置は、大画面・高輝度パネルであっても、書込み放電を発生させるために必要な電圧を高くすることなく、安定した書込み放電を発生させることができ、画像表示品質のよいパネルの駆動方法およびプラズマディスプレイ装置として有用である。
【図面の簡単な説明】
【０１１８】
【図１】本発明の実施の形態１におけるパネルの構造を示す分解斜視図
【図２】本発明の実施の形態１におけるパネルの電極配列図
【図３】本発明の実施の形態１におけるプラズマディスプレイ装置の回路ブロック図
【図４】本発明の実施の形態１におけるパネルの各電極に印加する駆動電圧波形図
【図５】本発明の実施の形態１におけるサブフィールド構成を示す図
【図６】本発明の実施の形態１におけるデータ電極および走査電極に印加される駆動電圧波形と、データ電極−走査電極間の電圧変化を示した図
【図７】本発明の実施の形態１におけるデータ電極および走査電極に印加される駆動電圧波形と、データ電極−走査電極間の電圧変化の一例を示した図
【図８】本発明の実施の形態１におけるデータ電極および走査電極に印加される駆動電圧波形と、データ電極−走査電極間の電圧変化の他の例を示した図
【図９】本発明の実施の形態１におけるデータ電極および走査電極に印加される駆動電圧波形と、データ電極−走査電極間の電圧変化のさらに他の例を示した図
【図１０Ａ】本発明の実施の形態１における初期化電圧Ｖｉ４を切換えるサブフィールドと走査パルス電圧との関係を示した図
【図１０Ｂ】本発明の実施の形態１における初期化電圧Ｖｉ４を切換えるサブフィールドと書込みパルス電圧との関係を示した図
【図１１】本発明の実施の形態１における走査電極駆動回路の回路図
【図１２】本発明の実施の形態１における全セル初期化期間の走査電極駆動回路の動作の一例を説明するためのタイミングチャート
【図１３】本発明の実施の形態１における全セル初期化期間の走査電極駆動回路の動作の他の例を説明するためのタイミングチャート
【図１４】本発明の実施の形態２におけるサブフィールド構成を示す図
【符号の説明】
【０１１９】
１    プラズマディスプレイ装置
１０    パネル
２１    ガラス製の前面板
２２    走査電極
２３    維持電極
２４，３３    誘電体層
２５    保護層
２８    表示電極対
３１    背面板
３２    データ電極
３４    隔壁
３５    蛍光体層
５１    画像信号処理回路
５２    データ電極駆動回路
５３    走査電極駆動回路
５４    維持電極駆動回路
５５    タイミング発生回路
１００，２００    維持パルス発生回路
１１０    電力回収回路
３００    初期化波形発生回路
３１０，３２０    ミラー積分回路
４００    走査パルス発生回路
ＳＷ１，ＳＷ２，Ｓ３１，Ｓ３２    スイッチング素子
ＦＥＴ１，ＦＥＴ２    ＦＥＴ
Ｃ１，Ｃ２    コンデンサ
Ｒ１，Ｒ２    抵抗
ＩＮ１，ＩＮ２    入力端子
ＣＰ    比較器
ＡＧ    アンドゲート
【図１】
0004655090.tif 000002
【図２】
0004655090.tif 000003
【図３】
0004655090.tif 000004
【図４】
0004655090.tif 000005
【図５】
0004655090.tif 000006
【図６】
0004655090.tif 000007
【図７】
0004655090.tif 000008
【図８】
0004655090.tif 000009
【図９】
0004655090.tif 000010
【図１０Ａ】
0004655090.tif 000011
【図１０Ｂ】
0004655090.tif 000012
【図１１】
0004655090.tif 000013
【図１２】
0004655090.tif 000014
【図１３】
0004655090.tif 000015
【図１４】
0004655090.tif 000016