(57)【特許請求の範囲】
【請求項１】
第１の基板と、第２の基板と、前記第１の基板と前記第２の基板との間に挟持された液晶とを有する液晶表示装置であって、
前記第１の基板は、各画素領域に、導電性の反射膜と、前記反射膜の上に設けられた絶縁膜と、前記絶縁膜の上に設けられた透光性の画素電極と、前記絶縁膜の上に設けられた透光性の対向電極とを有し、
前記液晶は、前記第１の基板の前記画素電極と、前記第１の基板の前記対向電極との間の電位差によって発生する電界により駆動され、
前記反射膜は、平面的に見たとき、前記画素電極と前記対向電極との両方に重畳しており、
前記反射膜は、前記各画素領域に対応して配置されたスイッチング素子を介して電位が供給されることを特徴とする液晶表示装置。
【請求項２】
前記反射膜は、前記画素領域の一部に形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記反射膜は、前記画素領域の全域に形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記反射膜は、Ｍｏ層の上にＡｌ層が形成された２層の膜であることを特徴とする請求項１から３の何れかに記載の液晶表示装置。
【請求項５】
前記画素電極は、ＩＴＯで形成されていることを特徴とする請求項１から４の何れかに記載の液晶表示装置。
【請求項６】
前記対向電極は、ＩＴＯで形成されていることを特徴とする請求項１から５の何れかに記載の液晶表示装置。
【請求項７】
前記対向電極は、前記絶縁膜の表面に接していることを特徴とする請求項１から６の何れかに記載の液晶表示装置。
【請求項８】
前記対向電極は、前記第１の基板のみに形成されていることを特徴とする請求項１から７の何れかに記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に、アクティブ・マトリクス型と称される液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は薄型、軽量、低消費電力といった特長を生かして、パーソナルコンピュータに代表される情報機器や携帯型の情報端末や携帯電話、デジタルカメラやカメラ一体型ＶＴＲ機器等のビジュアル機器の画像情報、文字情報の表示機器として広く用いられている。
【０００３】
近年、ＤＶＤの登場、大容量磁気ドライブの急速な進化による大容量メディアの普及やＢＳデジタル放送の開始に伴い、パーソナルコンピュータと映像デジタルメディアの融合が進んでおり、このような用途に対応できる高画質の画像表示装置への要求が強くなっている。
【０００４】
インプレーンスイッチング（ＩＰＳ）モードの液晶ディスプレイは、このような高い画質に対する要求を満たすことが可能な表示方式であることが認められており、その画質の更なる改善に向けてさまざまな改良がなされてきた。
【０００５】
ここで、ＩＰＳモードの液晶ディスプレイとは、液晶を介して対向配置される基板のうち一方の基板の液晶側の画素領域に、画素電極とこの画素電極との間に電界を発生せしめる対向電極とが設けられ、該電界のうち基板とほぼ平行な成分によって液晶の光透過率を制御する構成となっているものである。
【０００６】
一方、携帯電話、携帯情報端末の普及に伴い、消費電力の極めて小さな中小型の液晶表示装置に対する要求も強くなっている。
【０００７】
ＩＰＳモードの液晶表示装置では、たとえば特開平７−３６０５８号に開示されているように、絶縁膜を介した異なる層の金属電極間に発生する横電界により液晶をスイッチングする方式がもっとも一般的であるが、このような構造は、通常のＴＮ方式の表示装置に比べ、画素開口率を大きくすることが困難で、光利用効率が低いという不都合がある。
【０００８】
これを補うために、バックライト輝度を増大させねばならず、ＬＣＤモジュール全体としてノートブックタイプのパーソナルコンピュータや携帯端末に要求されるような低消費電力化は困難であった（以下、第１の従来技術と称する）。
【０００９】
また、上記従来の方式の画素構成では開口率を大きくするためにはそれぞれの電極間の間隔を大きくすることが必要であるが、電極間隔を広くすると駆動電圧が上昇し、ドライバＬＳＩの消費電力が増大してしまう。よって、ＩＰＳモードＬＣＤの低消費電力化は従来の技術では達成は困難であった。
【００１０】
このような問題を解決するため、たとえば特開平１１−３０６３８３号では、平面状の透明電極とこれと異層化されて上方に形成された透明電極よりなる櫛歯状電極との間に発生するフリンジ電界により液晶を駆動することにより画素開口率を向上させる方式が知られている（以下、第２の従来技術と称する）。
【００１１】
また、駆動電圧を低減する方法として、たとえば特開平６−１４８５９６号では、画素に液晶駆動電極を接続した２個のトランジスタを設けてこれらを差動駆動することにより駆動電圧を低減する方式が開示されている（以下、第３の従来技術と称する）。
【００１２】
【発明が解決しようとする課題】
まず、第１の従来技術の問題点は、すでに述べたように、液晶駆動電極に絶縁膜を介した異なる層の金属電極を用いたため開口率の拡大が困難で低消費電力化は達成できない。
【００１３】
第２の従来技術においては、開口率の向上は明らかであるが、従来の方式に比べ、残像の発生が顕著であり、高画質化達成が困難であった。また、工程中に各層の透明電極を形成する必要があるので、工程が複雑になりコスト低減が困難である。
【００１４】
第３の従来技術においては、液晶駆動部では低駆動電圧化は達成できるが、２本の信号線の間に差動電圧を供給するようにドライバＬＳＩの前段で画像データを変換する必要があり、このための回路が複雑になりコストアップになる。また、この変換回路内部での電圧のダイナミックレンジが通常の駆動の場合よりも反って大きくなり、したがってこの部分で消費電力が大きくなってしまい、モジュール全体での低消費電力化が達成できない。
【００１５】
以上のように従来の技術、あるいはその組み合わせでは、低消費電力が要求される機器へのＩＰＳモード液晶の適用は困難であった。
本発明は、このような従来技術の問題点を解決し、たとえばノートブックタイプのパーソナルコンピュータや携帯端末に適した広視野角液晶表示装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１７】
手段１．
少なくとも一方が透明な一対の基板と、この基板に挟持された液晶層を有する液晶表示装置であって、前記一対の基板の一方の基板は少なくともその主表面が絶縁性であって、前記絶縁性の主表面に形成された複数の走査電極と、
前記複数の走査電極に交差するように形成された複数の信号電極と、
複数の共通電極と、
前記複数の信号電極と複数の走査電極の交差点近傍に形成された複数の薄膜トランジスタと、
隣接する２本の走査電極と隣接する２本の信号電極によって規定される画素領域内に前記薄膜トランジスタの各々に接続され配置された液晶駆動電極と、
前記画素領域内に配置された光反射層とを有し、前記液晶駆動電極に与える電圧によって前記液晶層を駆動する機能を有する液晶表示装置において前記光反射層と前記共通電極とこれらの間に挟持された絶縁層により電荷保持容量を形成した。
また、前記光反射層と前記液晶駆動電極は第２の絶縁層により異層化した。
また、前記液晶駆動電極を透明導電膜により構成した。
【００１８】
手段２．
少なくとも一方が透明な一対の基板と、この基板に挟持された液晶層を有する液晶表示装置であって、前記一対の基板の一方の基板は少なくともその主表面が絶縁性であって、前記絶縁性の主表面に形成された複数の走査電極と、
前記複数の走査電極に交差するように形成された複数の信号電極と、
前記複数の信号電極と複数の走査電極の交差点近傍に形成された複数の薄膜トランジスタと、
隣接する２本の走査電極と隣接する２本の信号電極によって規定される画素領域内に前記薄膜トランジスタの各々に接続され配置された液晶駆動電極と、
前記画素領域内に配置された光反射層とを有し、前記液晶駆動電極に与える電圧によって前記液晶層を駆動する機能を有する液晶表示装置において前記光反射層と前記液晶駆動電極とこれらの間に挟持された絶縁層により電荷保持容量を形成した。
【００１９】
また、前記光反射層は共通電極を兼ね、前記走査電極と交差するよう配置した。
また、前記液晶駆動電極を透明導電膜により構成した。
また、前記光反射層と前記液晶駆動電極に挟持される絶縁層をカラーレジストにより構成した。
また、前記光反射層と前記液晶駆動電極に挟持される絶縁層は、反射光を拡散するように所定のパターンにパターニングした。
【００２０】
手段３．
少なくとも一方が透明な一対の基板と、この基板に挟持された液晶層を有する液晶表示装置であって、前記一対の基板の一方の基板は少なくともその主表面が絶縁性であって、前記絶縁性の主表面に形成された複数の走査電極と、
前記複数の走査電極に交差するように形成された複数の信号電極と、
複数の共通電極と、
前記複数の信号電極と複数の走査電極の交差点近傍に形成された複数の薄膜トランジスタと、
隣接する２本の走査電極と隣接する２本の信号電極によって規定される画素領域内に前記薄膜トランジスタの各々に接続され配置された透明導電膜よりなる液晶駆動電極と、前記画素領域内に配置された光反射層とを有し、前記液晶駆動電極に与える電圧によって前記液晶層を駆動する機能を有する液晶表示装置において前記光反射層によって規定される反射表示領域は隣接する２本の信号電極の間の略中央部に配置され、前記反射表示領域と隣接する信号電極の間の領域をもって透過表示領域を規定した。
【００２１】
光反射層と共通電極とこれら間に挟持された絶縁層により電荷保持容量を形成することにより、画素全体の開口率に影響を与えることなく、必要十分な容量値を確保できる。
【００２２】
液晶駆動電極を透明導電膜で構成し、光反射層と液晶駆動電極を絶縁層により異層化することで、光反射層と液晶駆動電極の間で電荷保持容量を形成することが可能になり画素全体の開口率に影響を与えることなく、必要十分な容量値を確保できる。
【００２３】
また、光反射層と液晶駆動電極を異層化する絶縁層としてカラーレジストを用いてカラーフィルタの機能を持たせることにより、対向基板との位置合わせずれに起因する開口率の低下を防止できる。
【００２４】
光反射層と液晶駆動電極により電荷保持容量を構成する際に、光反射層を共通電極として用い、信号電極と平行な方向に延伸して配置することにより、共通電極一本あたりの負荷容量を共通電極を走査電極と平行に延伸させた場合にくらべ小さくすることができる。
【００２５】
このことは、携帯電話、携帯情報機器用として用いられる低消費電力ＬＣＤを前提とすると大きな差となる。低消費電力化するためには、供給する電源電圧を低電圧化することが必須である。
【００２６】
液晶層に印可する駆動電圧を下げるためには、対向基板上のコモン電極の電圧を一定値ではなく液晶駆動電極の電圧波形と同期させて駆動する、いわゆるコモン反転駆動方式を採用することが有効である。
【００２７】
電荷保持容量を有する画素で構成されるＬＣＤに対してコモン反転駆動で液晶層に正しい駆動電圧を供給するためには、電荷保持容量の共通電極も、対向基板のコモン電極と同時に駆動しなければならない。
【００２８】
線順次走査によるコモン反転駆動において選択されている走査線に着目すると、共通電極を走査電極と平行に延伸させた場合には、選択されている走査線に対応する共通電極を入力側から見た負荷容量は選択走査線に接続された１ライン分の画素の電荷保持容量と液晶層容量および共通電極と信号電極の交差容量の和になる。
【００２９】
また、非選択走査線に対応する共通電極の一本あたりの容量は第０近似では共通電極と信号電極の交差容量の和で与えられる。この容量は選択されている走査線に対応する共通電極の容量に比べると非常に小さい値である。
【００３０】
一方、共通電極を信号電極と平行な方向に延伸して配置した場合には、共通電極一本あたりの容量は、共通電極と走査電極の交差容量と選択された画素１個分の電荷保持容量と液晶層容量の和になり、すべての共通電極で等しい。
【００３１】
共通電極全体の容量は共通電極を延伸させる方向によらず等しいが、共通電極を走査電極と平行に延伸させた場合には、共通電極の容量の内選択走査線に対応する共通電極の容量が非選択走査線に対応する他の共通電極に比べて大きいため、共通電極の抵抗値が十分小さくない場合、信号遅延により横方向のシャドウイングが発生し画質不良になる可能性がある。
【００３２】
一方、共通電極を信号電極と平行な方向に延伸して配置した場合には共通電極一本あたりの容量はすべての共通電極で等しく、小さな値になる。このため、上記のような信号遅延による画質問題は発生しない。
本発明のその他の特徴は以下の実施の形態から明らかとなるであろう。
【００３３】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
《画素の構成》
実施例１．
図１は、それぞれ本発明による液晶表示装置の単位画素の一実施例を示す平面である。液晶表示装置の液晶表示部はマトリクス状に配置された多数の画素から構成され、単位画素はそのうちの１つの画素となる。したがって、図１に示す単位画素の上下および左右のそれぞれの単位画素も同様の構成となっている。
【００３４】
そして、図２の右、中、左の各図は、それぞれ図１中Ａ−Ａ’、Ｃ−Ｃ’、Ｂ−Ｂ’部における断面を示す。また、図３は画素アレイ部の等価回路を示す。
【００３５】
全体は歪点約６７０℃の無アルカリガラス基板１上に膜厚５０ｎｍのＳｉ３Ｎ４膜２００と膜厚１２０ｎｍのＳｉＯ２膜２からなるバッファ絶縁膜の上に形成されている。バッファ絶縁膜はガラス基板１からのＮａ等の不純物の拡散を防止する役割を持つ。
【００３６】
前記ＳｉＯ２膜２上には、２個の薄膜トランジスタＴＦＴに対応する２つの膜厚５０ｎｍの多結晶Ｓｉ（以下ｐｏｌｙ‐Ｓｉと記す）膜３０が形成され、各々のｐｏｌｙ−Ｓｉ３０上にはＳｉＯ２からなるゲート絶縁膜２０を介してＭｏよりなる走査配線電極１０が形成されている。また、前記走査配線電極（ゲート信号線）１０と同じＭｏを用いて第２の信号配線電極（基準電圧信号線）１１が形成されている。
【００３７】
上記部材全部を覆うようにＳｉＯ２からなる層間絶縁膜２１が形成され、層間絶縁膜２１に設けたコンタクトスルーホールを介して、Ｍｏ／Ａｌ／Ｍｏの３層金属膜よりなる第１の信号配線電極（ドレイン信号線）１２およびソース電極１３が一方のｐｏｌｙ−Ｓｉ層の一部に設けられたソース、ドレイン層に接続されている。
【００３８】
また、層間絶縁膜２１に設けたコンタクトスルーホールを介して、Ｍｏ／Ａｌ／Ｍｏの３層金属膜よりなる接続電極１６が他方のｐｏｌｙ−Ｓｉ層の一部に設けられたソース、ドレイン層の一方と前記第２の信号配線電極１１とに接続され、ソース、ドレイン層の他方にはＭｏ／Ａｌ／Ｍｏの３層金属膜よりなる第２のソース電極１３’が層間絶縁膜２１に設けたコンタクトスルーホールを介して接続されている。
【００３９】
Ｍｏ／Ａｌ／Ｍｏの３層金属膜の内、Ａｌの下層のＭｏ膜はｐｏｌｙ−Ｓｉ膜とＡｌの間のコンタクト抵抗を、Ａｌの上層のＭｏ膜はソース電極と画素電極の間のコンタクト抵抗を低減するために設けている。
【００４０】
これらの素子全体は、膜厚４００ｎｍのＳｉ３Ｎ４からなる保護絶縁膜２２と膜厚２μｍのアクリル系樹脂を主成分とする有機保護膜２３により被覆されている。
【００４１】
さらに一方の薄膜トランジスタＴＦＴのソース電極１３には保護絶縁膜２２および有機絶縁膜２３に設けたコンタクトスルーホールを介してインジウム‐スズ酸化物（ＩＴＯ）よりなる第１の画素電極１４が接続され、他方の薄膜トランジスタＴＦＴの第２のソース電極１３’には保護絶縁膜２２および有機絶縁膜２３に設けたコンタクトスルーホールを介してＩＴＯよりなる第２の画素電極（対向電極）１５が接続されている。
【００４２】
前記第１の画素電極１４と第２の画素電極１５は図１の平面図に示すように、互いに交合する２つの櫛歯状の電極として構成される。この場合、走査配線電極（ゲート信号線）１０と第１の信号配線電極（ドレイン信号線）とで囲まれる領域のうち実質的に画素領域として機能するのは該領域の周辺を除く部分（液晶を介して対向する他の基板の液晶側の面に形成されるブラックマトリクスの開口部に相当する）となるので、この画素領域にて前記第１の画素電極１４と第２の画素電極１５はそれらの並設方向に交互に配列された状態となる。
【００４３】
また、図３に示すように、前記２本の信号配線電極の内、第１の信号配線電極１２は走査配線電極１０と交差するように形成され、第２の信号配線電極１１は走査配線電極１０と平行に配置されている。第１の信号配線電極１２に供給された電圧は第１の薄膜トランジスタＴＦＴを介して前記第１の画素電極１４に印加され、第２の信号配線電極１１に供給された電圧は、第２の薄膜トランジスタＴＦＴを介して前記第２の画素電極に印加され、液晶はこれらの２つの画素電極間に発生する電界により駆動される。
【００４４】
このように構成された液晶表示装置は、第１および第２の信号配線電極に差動電圧を印加することにより、各々の画素電極に印加される電圧を通常の１／２に低減できる。
【００４５】
また、２つの画素電極を透明電極であるＩＴＯで構成し、かつ、幅４μｍの互いに交合する櫛歯状電極とすることで、駆動電圧を低減できる。
【００４６】
また、電極が透明であることから、電極上の液晶が電極の端部から１．５〜２μｍ内側までフリンジ電界により駆動され、開口部と同等に働くため、実効的な開口率が向上し、光利用効率が向上する。
これらの効果により、ＬＣＤモジュール全体の消費電力を低減できる。
【００４７】
実施例２．
図４は本発明による液晶表示装置の単位画素の一実施例を示す平面図で、図１と対応した図となっている。図５の右、中、左の各図はそれぞれ、図４中Ａ−Ａ’、Ｃ−Ｃ’、Ｂ−Ｂ’部の断面を示す。図６は画素アレイ部の等価回路を示す。
【００４８】
本実施において、使用した各種膜材料およびそれらの積層構造は、実施例２の場合とほぼ同様である。また、第１の信号配線電極（ドレイン信号線）１２に供給された電圧は第１の薄膜トランジスタＴＦＴを介して前記第１の画素電極１４に印加され、第２の信号配線電極（基準電圧信号線）１１に供給された電圧は、第２の薄膜トランジスタＴＦＴを介して前記第２の画素電極に印加される構成、および２つの画素電極を透明電極であるＩＴＯで構成し、かつ、幅４μｍの互いに交合する櫛歯状電極とした点も同様である。
【００４９】
本実施においては、図６に示すように、前記第２の信号配線電極１１を、第１の信号配線１２と略平行に配置した点が実施例１とは異なる。
【００５０】
具体的には、実施例１における接続電極にあたる部材を第２の信号配線電極１１として、第１の信号配線電極１２と平行な方向に延在させたものである。この際、前記第２の信号配線電極１１は櫛歯状の第２の画素電極の内の一本の電極の下層に配置せしめた。
【００５１】
このような配置とすることにより、前記実施例１で必要であった第２の信号配線電極１１と接続電極間を接続するスルーホールを１個排除できるため、開口率を向上できた。また、前記第２の信号配線電極１１は櫛歯状の第２の画素電極の内の一本の電極の下層に配置したことにより、不透明な信号配線電極１１の存在による開口率の低下を最小限とすることができる。
【００５２】
第２の信号配線電極１１を走査電極１０と平行に延伸させた場合には、第２の信号配線電極１１の容量は第２の信号配線電極１１に接続されるすべての画素の電荷保持容量と液晶層容量の和になり、大きな値となる。第２の信号配線電極１１の抵抗値が十分小さくない場合、信号遅延により横方向のシャドウイングが発生し画質不良になる可能性がある。
【００５３】
このことから、実施例２のように、第２の信号配線電極１１を第１の信号配線電極１２と平行な方向に延伸して配置した場合には、第２の信号配線電極１１一本あたりの容量は、共通電極と走査電極の交差容量と選択された画素１個分の電荷保持容量と液晶層容量の和になり、前者にくらべ小さい値となるため上記のような信号遅延による画質問題は発生しない。
【００５４】
実施例３．
図７は本発明による液晶表示装置の単位画素の他の実施例を示した平面図で、図１と対応した図となっている。
【００５５】
図８の右、中、左の各図はそれぞれ、図７中のＡ−Ａ’、Ｃ−Ｃ’、Ｂ−Ｂ’部の断面を示す。図９は画素アレイ部の等価回路を示す。
本実施において、使用した各種膜材料およびそれらの積層構造は、前記実施例１とほぼ同様である。
【００５６】
本実施においては、前記第２の信号配線電極１１と第２の画素電極１５は直接接続され、これらの間には薄膜トランジスタＴＦＴがない構成とした。このように画素内に構成する薄膜トランジスタＴＦＴを１個だけとすることにより、薄膜トランジスタＴＦＴに占有される面積を縮小できるので画素開口率を拡大できる。また、このような構成としても前記第２の信号配線電極１１と第１の信号配線電極１２の間に差動電圧を印加することにより、駆動電圧を低減できる効果は前記第１および第２の実施の形態と同様に得ることができる。
【００５７】
駆動方式としては、１フレーム期間毎に電圧極性を反転するフレーム反転駆動もしくは、１走査期間毎に電圧極性を反転するライン反転駆動のどちらかを使用可能である。
【００５８】
また、２つの画素電極を透明電極であるＩＴＯで構成し、かつ、幅４μｍの互いに交合する櫛歯状電極とした点も同様であるので、実施例１と同様な開口率の向上、駆動電圧電源の低減を実現できる。
【００５９】
本実施のように画素駆動薄膜トランジスタＴＦＴとして、駆動能力の大きなｐｏｌｙ−Ｓｉ薄膜トランジスタＴＦＴを用いることにより薄膜トランジスタＴＦＴのサイズを小さくでき、画素開口率を向上させることが可能となる。
【００６０】
実施例４．
図１０は本発明による液晶表示装置の単位画素の一実施例を示す平面図で、図１と対応した図となっている。図１１の右、中、左の各図はそれぞれ、図１０中Ａ−Ａ’、Ｃ−Ｃ’、Ｂ−Ｂ’部の断面を示す。図１２は画素アレイ部の等価回路を示す。
本実施において、使用した各種膜材料およびそれらの積層構造は、前記実施例１とほぼ同様である。
【００６１】
本実施において、前記実施３と同様に、第２の信号配線電極（基準電圧信号線）１１と第２の画素電極（対向電極）１５は直接接続され、これらの間には薄膜トランジスタＴＦＴがない構成とした。
【００６２】
ただし、この際、前記第２の信号配線電極１１を、第１の信号配線電極１２と略平行に配置した。このような配置とすることにより、第２の信号配線電極と接続電極間を接続するスルーホールを１個排除できるため、開口率を向上できた。
【００６３】
また、前記第２の信号配線電極１１は櫛歯状の第２の画素電極の内の一本の電極の下層に配置したことにより、不透明な信号配線電極１１の存在による開口率の低下を最小限とすることができる。また、本実施の形態では、第２の信号配線電極と第２の画素電極の間の薄膜トランジスタＴＦＴが存在しないため、さらに開口率は大きくできる。
【００６４】
本実施はこれまで、示した実施の形態の中ではもっとも開口率を大きくできる構成である。
その他、駆動電圧を低減できる効果については前記実施例３と同様である。
【００６５】
駆動方式としては、１フレーム毎に１フレーム期間毎に電圧極性を反転するフレーム反転駆動もしくは、１フレーム毎に電圧極性を反転するが、隣り合う第１の信号配線電極には逆極性の電圧を印加するカラム反転駆動のどちらかを使用可能である。
【００６６】
実施例５．
図１３は本発明による液晶表示装置の単位画素の他の実施例を示す平面図で、図１と対応した図となっている。図１４の右、中、左の各図はそれぞれ、図１３のＡ−Ａ’、Ｃ−Ｃ’、Ｂ−Ｂ’部の断面を示す。
【００６７】
本実施において、使用した各種膜材料およびそれらの積層構造は、前記実施例１とほぼ同様である。また、第１の信号配線電極（ドレイン信号線）１２に供給された電圧は第１の薄膜トランジスタＴＦＴを介して前記第１の画素電極１４に印加され、第２の信号配線電極（基準電圧信号線）１１に供給された電圧は、第２の薄膜トランジスタＴＦＴを介して前記第２の画素電極（対向電極）に印加される構成、および２つの画素電極を透明電極であるＩＴＯで構成し、かつ、幅４μｍの互いに交合する櫛歯状電極とした点も同様である。
【００６８】
本実施においては、表示領域を構成する互いに交合する櫛歯状電極の下層に光を反射する反射電極１３’を配置した点が特徴である。
【００６９】
反射電極１３’は、実施例１における第２のソース電極１３’を画素領域の全域にまで延長させることにより形成されている。したがって、反射電極１３’は第２の画素電極と同じ電位となる。また、反射部分表面ではＭｏ／Ａｌ／Ｍｏの３層膜で構成されていた前記第２のソース電極の内、上層のＭｏのみが除去された構成となっている。このようにすることにより、反射電極表面での光反射率を４０％から９０％に大幅に向上できる。
【００７０】
本実施では、外光を反射電極で反射することによって画像表示を得る。
また、液晶は２つの画素電極の間に形成される横電界と第１の画素電極１４と反射電極１３０の間に形成されるフリンジ電界によって駆動される。
【００７１】
前記第２の従来技術（特開平１１−３０６３８３）においても、平面状の透明電極とこれと異層化されて上方に形成された透明電極よりなる櫛歯状電極を用いた横電界方式の液晶表示装置が開示されているが、前記従来例では、すべての櫛歯状電極は同じ電位を与え、平面電極と櫛歯状電極との間に発生する電界のみを利用するのに対し、本実施においては、互いに交合する２つの櫛歯状電極を用い、２本の相対する櫛歯電極の間に発生する電界と櫛歯電極のうちの一つと反射電極の間に発生するフリンジ電界の両方によって液晶を駆動する点が異なる。
【００７２】
このことにより、２本の櫛歯電極の間でより均一な電界を印加できるので、良好な表示画像を得ることができる。
【００７３】
実施例６．
図１５は本発明による液晶表示装置の単位画素の他の実施例を示す平面図で、図１と対応した図となっている。
【００７４】
図１６の右、中、左の各図はそれぞれ、図１５のＡ−Ａ’、Ｃ−Ｃ’、Ｂ−Ｂ’部の断面を示す。
【００７５】
本実施において、使用した各種膜材料およびそれらの積層構造は、前記実施例１とほぼ同様である。また、第１の信号配線電極（ドレイン信号線）１２に供給された電圧は第１の薄膜トランジスタＴＦＴを介して前記第１の画素電極１４に印加され、第２の信号配線電極（基準電圧信号線）１１に供給された電圧は、第２の薄膜トランジスタＴＦＴを介して前記第２の画素電極（対向電極）に印加される構成、および２つの画素電極を透明電極であるＩＴＯで構成し、かつ、幅４μｍの互いに交合する櫛歯状電極とした点も同様である。
【００７６】
本実施においては、表示領域を構成する互いに交合する櫛歯状電極の下層に部分的に光を反射する反射電極１３’を配置し、部分反射・透過型の表示装置を構成した。この反射電極１３’は、実施例５におけるそれと層構造が同様となっており、ただ画素領域の約半分の領域に及んで形成されていることが異なる。すなわち、反射電極１３’が形成されている領域とそれ以外の領域において反射表示領域と透過表示領域を構成するようになっている。
【００７７】
反射表示モードでは外光を反射電極１３’で反射することによって、透過表示モードではバックライトからの光を利用して画像表示を得る。透過、反射の表示原理はこれまで説明したものと同様である。
【００７８】
このような、部分反射・透過型の表示装置は屋外で使用されることの多い携帯電話や携帯端末等の小型機器に適したものであり、本発明の画素構造を利用することにより、駆動電圧を低減できるので機器を低消費電力化できる。また横電界駆動方式の特長である広い視野角も得られるので、良質な画像表示が可能となる。
【００７９】
実施例７．
図１７は本発明による液晶表示装置の単位画素の一実施例を示す平面図で、図１と対応した図となっている。図１８は、図１７のＡ−Ａ’部の断面を示す。図１９は画素アレイ部の等価回路を示す。
本実施において、使用した各種膜材料およびそれらの積層構造は、前記実施例１とほぼ同様である。
【００８０】
本実施においては、まず、第１の信号配線電極（ドレイン信号線）１２に供給された第１の電圧は第１の薄膜トランジスタＴＦＴを介して前記第１の画素電極１４に印加され、第２の信号配線電極（基準電圧信号線）１１に供給された第２の電圧は、第２の薄膜トランジスタＴＦＴを介して前記第２の画素電極（対向電圧）に印加される。
【００８１】
また、第１の信号配線電極１２に供給された第３の電圧は第３の薄膜トランジスタＴＦＴを介して前記第３の画素電極１４０に印加され、第２の信号配線電極１１に供給された第４の電圧は、第４の薄膜トランジスタＴＦＴを介して前記第４の画素電極１５０に印加される。前記第１〜第４の画素電極はいずれも幅４μｍの互いに交合する櫛歯状電極として構成される。
【００８２】
そして、前記第３および第４の画素電極の下層には反射電極１３０’が設けられ反射表示モードで動作し、一方、前記第１および第２の画素電極で構成される表示領域は透過表示モードで動作し、全体として部分反射・透過の表示装置として動作する。
【００８３】
本実施例の特徴は反射表示領域と透過表示領域の各々に一対の薄膜トランジスタＴＦＴを設け、それぞれ異なる電圧で駆動させることを可能とした点にある。
【００８４】
前記、第１および第２の薄膜トランジスタＴＦＴのゲート電極は第１の走査配線電極１０に接続され、第３および第４の薄膜トランジスタＴＦＴのゲート電極は第２の走査配線電極１００に接続されており、それぞれ異なったタイミングで選択ゲートパルス電圧を印加し、これに同期して画像信号を第１の信号配線電極１２と第２の信号配線電極１１に印加することで、反射、透過各々の画素電極に異なった電圧を印加することが可能となる。
【００８５】
このような構成では、画素内の薄膜トランジスタＴＦＴが４個になり開口率の点では不利となるが、反射モードと透過モードで輝度がピークとなる電圧値が異なる場合に良質な画像を得るために有効である。
【００８６】
なお、この実施例では第２の信号配線電極（基準電圧信号線）１１と第２あるいは第４の画素電極（対向電圧）との間に薄膜トランジスタを介在させた構成としたものであるが、この薄膜トランジスタを設けなくてもよいことはもちろんである。
【００８７】
《液晶および対向基板を含む構成の一実施例》
図２０は本発明の実施例１ないし４に係る透過型液晶表示装置の液晶セル断面模式図を示す。
【００８８】
液晶層５０６を基準に下部のガラス基板１上には、上述したように、走査配線電極（図示せず）と信号配線電極（図示せず）とがマトリックス状に形成され、その交点近傍に形成された薄膜トランジスタＴＦＴ（図示せず）を介してＩＴＯよりなる第１の画素電極１４および第２の画素電極１５を駆動する。
【００８９】
液晶層５０６を挾んで対向する対向ガラス基板５０８上には、カラ−フィルタ−５０７、カラ−フィルタ−保護膜ＯＣが形成されている。
【００９０】
偏光板５０５はそれぞれ一対のガラス基板１，５０８の外側の表面に形成され、その偏光透過軸は直交するように配置されている。
【００９１】
液晶層５０６は液晶分子の向きを設定する下部配向膜ＯＲＩ１と、上部配向膜ＯＲＩ２の間に封入され、ガラス基板１と対向ガラス基板５０８との固定を図るシ−ル材ＳＬ（図示せず）によってシ−ルされている。下部配向膜ＯＲＩ１は、ガラス基板１側の有機絶縁膜２３の上部に形成される。
【００９２】
この液晶表示装置はガラス基板１側と対向ガラス基板５０８側の層を別々に形成し、その後上下ガラス基板１，５０８を重ね合わせ、両者間に液晶５０６を封入することによって組立られる。
【００９３】
バックライトＢＬからの光の透過を画素電極１４および１５部分で調節することにより薄膜トランジスタＴＦＴ駆動型のカラ−液晶表示装置が構成される。
【００９４】
液晶層を基板面にほぼ沿う方向の電界により駆動すると、電界を印加したさいに液晶分子が基板面に対して立ちあがることなく、基板面内で回転することにより透過する光の偏光方向を制御して画像表示ができる。
【００９５】
このため、液晶分子の複屈折性に起因するコントラストの視野角依存性を実質的になくすことができ、視野角の広い高画質の液晶表示装置が得られる。
【００９６】
図２１は図２０に示した液晶表示素子の電圧輝度（Ｖ−Ｂ）特性を示す。図中ａが本発明の表示装置のＢ−Ｖ特性であり、図中ｂは電極間間隔１４μｍのメタル電極を用いた従来のいわゆる横電界方式の液晶表示素子のＢ−Ｖ特性である。
【００９７】
本発明の表示素子では透過率がピークとなる電圧が従来の約７Ｖから３．５Ｖまで低減できた。また、透過率のピーク値も大きく向上していることがわかる。
これらは、２つの画素電極を透明電極であるＩＴＯで構成し、かつ、幅４μｍの互いに交合する櫛歯状電極とすることによるものである。
【００９８】
《液晶および対向基板を含む構成の他の実施例》
図２２は本発明の実施例６および７に係る部分反射・透過型液晶表示装置の液晶セル断面模式図を示す。
セルの断面構成は、前述した図２０とほぼ同様であるが、部分反射・透過表示を実現するために櫛歯状電極の一部の下層に反射電極１３’を設けた。
【００９９】
図２３は図２２に示した液晶表示素子の電圧輝度特性を示す。図中ｃは透過表示領域の透過率の電圧依存性を、ｄは反射表示領域の反射率の電圧依存性を示す。反射表示と透過表示で反射率あるいは透過率が最大となる電圧が異なっている。
【０１００】
このような場合には図１７、図１８に示す構成により、反射部と透過部の一対画素電極の各々に薄膜トランジスタＴＦＴを接続し、それぞれ最適な電圧を印加することにより、良好な表示特性を得ることができる。
【０１０１】
《表示装置全体の構成の一実施例》
図２４は、周辺駆動回路を薄膜トランジスタＴＦＴアクティブマトリックスとともに同一基板上に集積した表示装置全体の等価回路を示す。例えば、図１および図２に示した構成を持つ画素と、Ｙ１〜Ｙｅｎｄの走査配線電極１０とＸ１Ｒ、Ｘ１Ｇ、Ｘ１Ｂ〜ＸｅｎｄＢの第１の信号配線電極１２、Ｃ１〜Ｃｅｎｄの第２の信号配線電極とからなる薄膜トランジスタＴＦＴアクティブマトリックス５０と、これを駆動する垂直走査回路５１、第１の信号側駆動回路５３および第２の信号配線電極に信号を供給するよりなる第２の信号側駆動回路、およびレベルシフタＬＳとからなる。
【０１０２】
本実施例では、走査線数は６００本、信号線数は２４００本で、表示部の対角サイズは約５インチである。
【０１０３】
薄膜トランジスタＴＦＴアクティブマトリクスの形態としては、図２５のように、図３および図４で示した構成の画素を使用してもよい、この場合は、薄膜トランジスタＴＦＴアクティブマトリクスはＹ１〜Ｙｅｎｄの走査配線電極１０とＸ１Ｒ、Ｘ１Ｇ、Ｘ１Ｂ〜ＸｅｎｄＢの第１の信号配線電極１２、Ｃ１Ｒ〜Ｃ１ｅｎｄの第２の信号配線電極とから構成され、これを駆動する垂直走査回路５１、第１の信号側駆動回路５３および第２の信号配線電極に信号を供給するよりなる第２の信号側駆動回路、およびレベルシフタＬＳが周辺に配置される。この場合には、第２の信号側駆動回路は表示部の下辺側に配置される点が図２４の形態とは異なる。
【０１０４】
垂直走査回路５１は垂直クロック信号により駆動されるシフトレジスタ回路と行選択電圧を供給されるレベルシフタとからなり、走査配線電極１０に行選択パルスを出力する。
【０１０５】
水平走査回路５２は水平クロック信号により駆動されるシフトレジスタ回路ＳＲＨと６ビットにデジタル化された画像データＤＡＴＡをラッチするためのラッチ回路Ｌ１、ラッチされたデジタルデータをアナログデータにデコードするデジタルーアナログコンバータ回路ＤＡＣ、１行分のＤＡＣからの出力を一時的に蓄えるラインメモリＬＭ，およびラインメモリに蓄えた画像データを信号配線電極１２に供給するためのアナログスイッチＳＷよりなる。尚、ＤＡＣには各ビットに対応して重み付けされた基準電圧信号が供給されている。
【０１０６】
これら駆動回路は相補型（ＣＭＯＳ）のｐｏｌｙ−Ｓｉ薄膜トランジスタＴＦＴあるいは、Ｎ型のｐｏｌｙ−Ｓｉ薄膜トランジスタＴＦＴにより構成される。
【０１０７】
図２６は、図２４または図２５の液晶表示素子の全体構成図を示す。薄膜トランジスタＴＦＴアクティブマトリクス、周辺駆動回路等を形成したガラス基板１と、内表面にカラーフィルタが形成された対向基板５０８とが、シール材５２０によって張り合わされ、間に液晶組成物が封入されている、ガラス基板１と対向基板５０８それぞれの外表面には偏光フィルム５０５が、偏光透過軸が直交するように配置されている。ＴＦＴ基板上の一辺には接続端子５２１が形成され、これに接続されたＦＰＣ５２２により、ＴＦＴ基板に表示データ、制御信号、電源電圧等が供給される。
【０１０８】
ｐｏｌｙ−Ｓｉ薄膜トランジスタＴＦＴを用いてデジタルアナログコンバータ等の駆動回路を基板上に集積したため、外部接続端子数、外部部品点数を大幅に低減できた。また本発明の画素を用いたことにより、液晶駆動電圧を低減できたので、信号側駆動回路の出力電圧を低減でき、回路の消費電力を低減できた。
【０１０９】
このことにより、従来適用が困難であった小型ＬＣＤにＩＰＳモード駆動方式を用いることが可能となった。
【０１１０】
《表示装置全体の構成の他の実施例》
図２７は周辺駆動回路の一部を薄膜トランジスタＴＦＴアクティブマトリックスとともに同一基板上に集積した表示装置全体の等価回路を示す。例えば、図１および図２に示した構成を持つ画素と、Ｙ１〜Ｙｅｎｄの走査配線電極１０とＸ１Ｒ、Ｘ１Ｇ、Ｘ１Ｂ〜ＸｅｎｄＢの第１の信号配線電極１２、Ｃ１〜Ｃｅｎｄの第２の信号配線電極とからなる薄膜トランジスタＴＦＴアクティブマトリックス５０と、これを駆動する垂直走査回路５１、第２の信号配線電極に信号を供給する第２の信号側駆動回路５２、水平側ドライバＬＳＩＤＲＶ１〜ＤＲＶ３、ドライバＬＳＩの出力を複数の第１の信号配線電極に振り分けるためのスイッチ回路ＳＷおよびレベルシフタＬＳとからなる。本実施例では、走査線数は４８０本、信号線数は１９８０本で表示部の対角サイズは約７インチである。また、本実施の形態においてはｐｏｌｙ−Ｓｉ薄膜トランジスタＴＦＴによる駆動回路は全てＮ型薄膜トランジスタＴＦＴのみを用いて構成されている。
【０１１１】
図４５はＮ型薄膜トランジスタＴＦＴのみを用いて構成した垂直走査回路図を、図４６に動作信号波形例を示す。回路はＮ型薄膜トランジスタＴＦＴとブートストラップ容量Ｃｂによって構成され、基準電位Ｖｓｓ、スタート信号Ｖｉｎ、クロックパルス電圧Ｖ１およびこれと相補的なクロックパルス電圧Ｖ２によって駆動されるダイナミック回路である。通常ＣＭＯＳ回路で必要な電源電圧供給配線はなく、Ｖ１、Ｖ２の相補クロック電圧から供給される電荷によって動作する。このため、通常Ｎ型トランジスタと負荷で構成したインバータ回路を用いたシフトレジスタ回路で問題となる電源配線から接地配線への貫通電流が存在しない。このため、駆動回路の消費電力を低減できる。また、Ｎ型薄膜トランジスタＴＦＴだけで回路を構成したため、製造プロセスがＣＭＯＳ構成の回路の製造プロセスに比べて簡略となり低コスト化可能となった。
【０１１２】
図２８は図２７に示した液晶表示素子の全体の斜視構成図を示す。薄膜トランジスタＴＦＴアクティブマトリクス、周辺駆動回路等を形成したガラス基板１と、内表面にカラーフィルタが形成された対向基板５０８とが、シール材５２０によって張り合わされ、間に液晶組成物が封入されている、ガラス基板１と対向基板５０８それぞれの外表面には偏光フィルム５０５が、偏光透過軸が直交するように配置されている。ＴＦＴ基板上の一辺には水平側ドライバＬＳＩはガラス基板上に直接実装され、ドライバＬＳＩには接続端子５２１とこれに接続されたＦＰＣ５２２によりデジタルの表示データ、制御信号、電源電圧等が供給される。
【０１１３】
本実施においては、デジタルの表示データからアナログデータへの変換は水平側ドライバＬＳＩ内で行われ、ｐｏｌｙ−Ｓｉ薄膜トランジスタＴＦＴで構成した周辺駆動回路は、垂直側の走査回路と、ドライバＬＳＩから出力されるアナログデータを複数の信号配線に振り分けるスイッチ回路のみよりなる。水平回路側のスイッチ回路により１本のドライバＬＳＩの出力が複数の信号配線に振り分けわれるので、ドライバＬＳＩの出力ピン数を減らすことができる。これによりドライバＬＳＩの消費電力を低減可能となる。
【０１１４】
《製造方法の一実施例》
次に、前記図２８に示したようにＮ型薄膜トランジスタＴＦＴだけで構成した液晶表示素子に用いるＴＦＴアクティブマトリクス基板を例に取り、その製造工程を図２９〜図３５を用いて説明する。
【０１１５】
厚さ５００μｍ、幅７５０ｍｍ、幅９５０ｍｍの歪点約６７０℃の無アルカリガラス基板１上を洗浄後、ＳｉＨ４とＮＨ３とＮ２の混合ガスを用いたプラズマＣＶＤ法により膜厚５０ｎｍのＳｉ３Ｎ４膜２００を形成する。続いて、テトラエトキシシランとＯ２の混合ガスを用いたプラズマＣＶＤ法により、膜厚１２０ｎｍのＳｉＯ２膜２を形成する。Ｓｉ３Ｎ４、ＳｉＯ２ともに形成温度は４００℃である。
【０１１６】
次に、ＳｉＯ２膜２上にＳｉＨ４、Ａｒの混合ガスを用いたプラズマＣＶＤ法によりほぼ真性の水素化非晶質シリコン膜３００を５０ｎｍ形成する。成膜温度は４００℃で、成膜直後水素量は約５ａｔ％であった。次に基板を４５０℃で約３０分アニールすることにより、水素化非晶質シリコン膜３００中の水素を放出させる。アニ−ル後の水素量は約１ａｔ％であった。
【０１１７】
次に、波長３０８ｎｍのエキシマレーザ光ＬＡＳＥＲを前記非晶質シリコン膜にフルエンス４００ｍＪ／ｃｍ２で照射し、非晶質シリコン膜を溶融再結晶化させて、ほぼ真性の多結晶シリコン膜３０を得る。この時レーザビームは幅０．３ｍｍ、長さ２００ｍｍの細線状の形状であり、ビームの長手方向とほぼ垂直な方向に基板を１０μｍピッチで移動しながら照射した。照射時は窒素雰囲気とした（図２９）。
【０１１８】
通常のホトリソグラフィ法により所定のレジストパターンを多結晶シリコン膜３０上に形成しＣＦ４とＯ２の混合ガスを用いたリアクティブイオンエッチング法により多結晶シリコン膜３０を所定の形状に加工する。
【０１１９】
次に、テトラエトキシシランと酸素の混合ガスを用いたプラズマＣＶＤ法により膜厚１００ｎｍのＳｉＯ２を形成しゲート絶縁膜２０を得る。この時のテトラエトキシシランとＯ２の混合比は１：５０、形成温度は４００℃である。
【０１２０】
次にスパッタリング法により、Ｍｏ膜を２００ｎｍ形成後、通常のホトリソグラフィ法により所定のレジストパターンをＭｏ膜上に形成し、混酸を用いたウエットエッチング法によりＭｏ膜を所定の形状に加工し走査配線電極１０および第２の信号配線１１を得る。
【０１２１】
エッチングに用いたレジストパターンを残したまま、イオン注入法によりＰイオンを加速電圧６０ＫｅＶ、ドーズ量１Ｅ１５（ｃｍ−２）で打ちこみ、Ｎ型薄膜トランジスタＴＦＴのソース、ドレイン領域３１を形成する（図３０）。
【０１２２】
次に、エッチングに用いたレジストパターンを除去後、再度イオン注入法によりＰイオンを加速電圧６５ＫｅＶ、ドーズ量２Ｅ１３（ｃｍ−２）で打ちこみ、Ｎ型薄膜トランジスタＴＦＴのＬＤＤ領域３２を形成する（図３１）。
【０１２３】
ＬＤＤ領域の長さは、Ｍｏをウエットエッチングしたときのサイドエッチング量で定められる。本実施例の場合約０．８μｍである。この長さはＭｏのオーバーエッチング時間を変化させることで制御できる。基板内でのＬＤＤ長のばらつきは約０．１μｍと良好であった。このような工程を用いることで、ＬＤＤを形成するためのマスクパターン形成工程を省略できるので、工程を簡略にできる。
【０１２４】
次に、基板にエキシマランプまたはメタルハライドランプの光を照射するラピッドサーマルアニール（ＲＡＴ）法により打ち込んだ不純物を活性化する。エキシマランプまたはメタルハライドランプ等の紫外光を多く含む光を用いてアニールすることにより、ｐｏｌｙ−Ｓｉ層のみを選択的に加熱できる、ガラス基板が加熱されることによるダメージを回避できる。不純物の活性化は、基板収縮や曲がり変形等が問題にならない範囲で、４５０℃程度以上の温度での熱処理によっても可能である（図３２）。
【０１２５】
次に、テトラエトキシシランと酸素の混合ガスを用いたプラズマＣＶＤ法により膜厚５００ｎｍのＳｉＯ２を形成し層間絶縁膜２１を得る。この時のテトラエトキシシランとＯ２の混合比は１：５、形成温度は３５０℃である。
【０１２６】
次に、所定のレジストパターンを形成後、混酸を用いたウエットエッチング法により、前記層間絶縁膜にコンタクトスル−ホールを開孔する。続いて、スパッタリング法により、Ｔｉを５０ｎｍ、Ａｌ−Ｎｄ合金を５００ｎｍ、Ｔｉ５０ｎｍを順次積層形成した後、所定のレジストパターンを形成後、ＢＣｌ３とＣｌ２の混合ガスを用いたリアクティブイオンエッチング法により一括エッチングし、信号配線電極１２とソース電極１３、１３’接続電極１６を得る（図３３）。
【０１２７】
ＳｉＨ４とＮＨ３とＮ２の混合ガスを用いたプラズマＣＶＤ法により膜厚４００ｎｍのＳｉ３Ｎ４膜２２を形成し、さらに、スピン塗布法によりアクリル系感光性樹脂を約３。５μｍの膜厚で塗布し、所定のマスクを用いて露光、現像して前記アクリル系樹脂にスルーホールを形成する。次に２３０℃で２０分ベークすることで、アクリル樹脂を焼成し、膜厚２．３μｍの有機保護膜２３を得る。続いて、前記有機保護膜２３に設けたスルーホールパターンをマスクとして下層のＳｉ３Ｎ４膜をＣＦ４を用いたリアクティブイオンエッチング法により加工し、Ｓｉ３Ｎ４膜にスルーホールを形成する（図３４）。
【０１２８】
このように、有機保護膜をマスクとして用いて下層の絶縁膜を加工することにより、一回のホトリソグラフィ工程で２層の膜をパターニングできる、工程を簡略化できた。
【０１２９】
最後にスパッタリング法によりＩＴＯ膜を７０ｎｍ形成し、混酸を用いたウエットエッチングにより所定の形状に加工して第１および第２の画素電極を形成しアクティブマトリクス基板が完成する（図３５）。
【０１３０】
《製造方法の他の実施例》
次に、前記図２６に示したようなＣＭＯＳ薄膜トランジスタＴＦＴで構成した内蔵駆動回路を有する液晶表示素子に用いるＴＦＴアクティブマトリクス基板の製造工程を図２６〜図４４を用いて説明する。
【０１３１】
厚さ５００μｍ、幅７５０ｍｍ、幅９５０ｍｍの歪点約６７０℃の無アルカリガラス基板１上を洗浄後、ＳｉＨ４とＮＨ３とＮ２の混合ガスを用いたプラズマＣＶＤ法により膜厚５０ｎｍのＳｉ３Ｎ４膜２００を形成する。続いて、テトラエトキシシランとＯ２の混合ガスを用いたプラズマＣＶＤ法により、膜厚１２０ｎｍのＳｉＯ２膜２を形成する。Ｓｉ３Ｎ４、ＳｉＯ２ともに形成温度は４００℃である。
【０１３２】
次に、ＳｉＯ２膜２上にＳｉＨ４、Ａｒの混合ガスを用いたプラズマＣＶＤ法によりほぼ真性の水素化非晶質シリコン膜３００を５０ｎｍ形成する。成膜温度は４００℃で、成膜直後水素量は約５ａｔ％であった。次に基板を４５０℃で約３０分アニールすることにより、水素化非晶質シリコン膜３００中の水素を放出させる。
【０１３３】
次にテトラエトキシシランとＯ２の混合ガスを用いたプラズマＣＶＤ法により、膜厚１００ｎｍのＳｉＯ２膜２０１を形成し、次にイオン注入法によりボロン（Ｂ＋）を加速電圧４０ＫｅＶドーズ量５Ｅ１２（ｃｍ−２）で注入する。ボロンは薄膜トラジスタＴＦＴのしきい値電圧を調整するためのものである（図３６）。
【０１３４】
次に、緩衝フッ酸によりＳｉＯ２膜２０１を除去し、波長３０８ｎｍのエキシマレーザ光ＬＡＳＥＲを前記非晶質シリコン膜にフルエンス４００ｍＪ／ｃｍ２、で照射し，非晶質シリコン膜を溶融再結晶化させて、Ｐ型の多結晶シリコン膜３０を得る（図３７）。
【０１３５】
次にスパッタリング法により、Ｍｏ膜を２００ｎｍ形成後、通常のホトリソグラフィ法により所定のレジストパターンをＭｏ膜上に形成し、ＣＦ４を用いたリアクティブイオンエッチング法によりＭｏ膜を所定の形状に加工しＮ型薄膜トランジスタＴＦＴのゲート電極１０Ｎを得る。
【０１３６】
エッチングに用いたレジストパターンＰＲを残したまま、イオン注入法によりよりリン（Ｐ）イオンを加速電圧６０ＫｅＶ、ドーズ量１Ｅ１５（ｃｍ−２）で打ちこみ、Ｎ型薄膜トランジスタＴＦＴのソース、ドレイン領域３１を形成する。この時Ｐ型薄膜トランジスタＴＦＴ（図３８左）は素子全体をＭｏ膜とホトレジスト膜ＰＲのパターンで保護しリンイオンが注入されないようにする（図３８）。
【０１３７】
次に、レジストパターンを残したまま、基板を混酸で処理し、加工されたＭｏ電極をサイドエッチングしパターンをスリミングし、レジストを除去した後、イオン注入法によりＰイオンを加速電圧６５ＫｅＶ、ドーズ量２Ｅ１３（ｃｍ−２）で打ちこみ、Ｎ型薄膜トランジスタＴＦＴのＬＤＤ領域３２を形成する（図３９）。
【０１３８】
先の例と同様に、ＬＤＤ領域の長さは混酸によるサイドエッチング時間によって制御される。
【０１３９】
次に所定のレジストパターンをＭｏ膜上に形成し、ＣＦ４を用いたリアクティブイオンエッチング法によりＰ型薄膜トランジスタＴＦＴのゲート電極１０Ｐおよび薄膜トランジスタＴＦＴ以外の配線パターンを得る。この時、Ｎ型薄膜トランジスタＴＦＴは全体をホトレジストパターンで保護し、エッチングガスから保護する（図４０）。
【０１４０】
次に、基板にエキシマランプまたはメタルハライドランプの光を照射するラピッドサーマルアニール（ＲＡＴ）法により打ち込んだ不純物を活性化する（図４１）。
【０１４１】
次に、テトラエトキシシランと酸素の混合ガスを用いたプラズマＣＶＤ法により膜厚５００ｎｍのＳｉＯ２を形成し層間絶縁膜２１を得る。
【０１４２】
次に、所定のレジストパターンを形成後、混酸を用いたウエットエッチング法により、前記層間絶縁膜にコンタクトスル−ホールを開孔する。続いて、スパッタリング法により、Ｔｉを５０ｎｍ、Ａｌ−Ｎｄ合金を５００ｎｍ、Ｔｉ５０ｎｍを順次積層形成した後、所定のレジストパターンを形成後、ＢＣｌ３とＣｌ２の混合ガスを用いたリアクティブイオンエッチング法により一括エッチングし、信号配線電極１２とソース電極１３、１３’接続電極１６を得る（図４２）。
【０１４３】
ＳｉＨ４とＮＨ３とＮ２の混合ガスを用いたプラズマＣＶＤ法により膜厚４００ｎｍのＳｉ３Ｎ４膜２２を形成し、さらに、スピン塗布法によりアクリル系感光性樹脂を約３．５μｍの膜厚で塗布し、所定のマスクを用いて露光、現像して前記アクリル系樹脂にスルーホールを形成する。次に２３０℃で２０分ベークすることで、アクリル樹脂を焼成し、膜厚２．３μｍの有機保護膜２３を得る。続いて、前記有機保護膜２３に設けたスルーホールパターンをマスクとして下層のＳｉ３Ｎ４膜をＣＦ４を用いたリアクティブイオンエッチング法により加工し、Ｓｉ３Ｎ４膜にスルーホールを形成する（図４３）。
【０１４４】
最後にスパッタリング法によりＩＴＯ膜を７０ｎｍ形成し、混酸を用いたウエットエッチングにより所定の形状に加工して第１および第２の画素電極を形成しアクティブマトリクス基板が完成する（図４４）。
【０１４５】
本実施による製法によれば、先の実施例に比べ、僅か１枚のマスク増でＣＭＯＳ回路を有するＴＦＴアクティブマトリクス基板を作製することができる。
【０１４６】
【発明の効果】
以上のように、本発明によれば、低電力で、広視野角を有し、かつ明るい液晶表示装置を低コストで実現できる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図２】図１のＡ−Ａ’線における断面図である。
【図３】図１に示す画素の等価回路である。
【図４】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図５】図４のＡ−Ａ’線における断面図である。
【図６】図４に示す画素の等価回路である。
【図７】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図８】図７のＡ−Ａ’線における断面図である。
【図９】図７に示す画素の等価回路である。
【図１０】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図１１】図１０のＡ−Ａ’線における断面図である。
【図１２】図１０に示す画素の等価回路である。
【図１３】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図１４】図１３のＡ−Ａ’線における断面図である。
【図１５】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図１６】図１５のＡ−Ａ’線における断面図である。
【図１７】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図１８】図１７のＡ−Ａ’線における断面図である。
【図１９】図１７に示す画素の等価回路である。
【図２０】本発明による液晶表示装置の液晶および対向基板をも含めた構成の一実施例を示す断面図である。
【図２１】図２０に示す構成における印加電圧と透過率の関係を示すグラフである。
【図２２】本発明による液晶表示装置の液晶および対向基板をも含めた構成の他の実施例を示す断面図である。
【図２３】図２０に示す構成における印加電圧と透過率の関係を示すグラフである。
【図２４】本発明による液晶表示装置の全体の構成の一実施例を示す等価回路図である。
【図２５】本発明による液晶表示装置の全体の構成の他の実施例を示す等価回路図である。
【図２６】図２４あるいは図２５に示した液晶表示装置の斜視図である。
【図２７】本発明による液晶表示装置の全体の構成の他の実施例を示す等価回路図である。
【図２８】図２７に示した液晶表示装置の斜視図である。
【図２９】本発明による液晶表示装置の製造方法の一実施例を示す断面図で、その方法の一つ目の工程を示す図である。
【図３０】本発明による液晶表示装置の製造方法の一実施例を示す断面図で、その方法の二つ目の工程を示す図である。
【図３１】本発明による液晶表示装置の製造方法の一実施例を示す断面図で、その方法の三つ目の工程を示す図である。
【図３２】本発明による液晶表示装置の製造方法の一実施例を示す断面図で、その方法の四つ目の工程を示す図である。
【図３３】本発明による液晶表示装置の製造方法の一実施例を示す断面図で、その方法の五つ目の工程を示す図である。
【図３４】本発明による液晶表示装置の製造方法の一実施例を示す断面図で、その方法の六つ目の工程を示す図である。
【図３５】本発明による液晶表示装置の製造方法の一実施例を示す断面図で、その方法の七つ目の工程を示す図である。
【図３６】本発明による液晶表示装置の製造方法の他の実施例を示す断面図で、その方法の一つ目の工程を示す図である。
【図３７】本発明による液晶表示装置の製造方法の他の実施例を示す断面図で、その方法の二つ目の工程を示す図である。
【図３８】本発明による液晶表示装置の製造方法の他の実施例を示す断面図で、その方法の三つ目の工程を示す図である。
【図３９】本発明による液晶表示装置の製造方法の他の実施例を示す断面図で、その方法の四つ目の工程を示す図である。
【図４０】本発明による液晶表示装置の製造方法の他の実施例を示す断面図で、その方法の五つ目の工程を示す図である。
【図４１】本発明による液晶表示装置の製造方法の他の実施例を示す断面図で、その方法の六つ目の工程を示す図である。
【図４２】本発明による液晶表示装置の製造方法の他の実施例を示す断面図で、その方法の七つ目の工程を示す図である。
【図４３】本発明による液晶表示装置の製造方法の他の実施例を示す断面図で、その方法の八つ目の工程を示す図である。
【図４４】本発明による液晶表示装置の製造方法の他の実施例を示す断面図で、その方法の九つ目の工程を示す図である。
【図４５】本発明のよる液晶表示装置の走査信号駆動回路の一実施例を示す回路図である。
【図４６】図４５に示した回路の信号波形を示す図である。
【符号の説明】
１…ガラス基板、１０…走査配線電極、１２…第１の信号配線電極、１１…第２の信号配線電極、１３…ソース電極、１４…第１の画素電極、１５…第２の容量電極、１６…接続電極、１０Ｐ…Ｐ型薄膜トランジスタＴＦＴのゲート電極、１０Ｎ…Ｎ型薄膜トランジスタＴＦＴのゲート電極、１００…第２の走査配線電極、２…Ｓｉ３Ｎ４バッファ膜、２００…ＳｉＯ２バッファ膜、２０…ゲート絶縁膜、２１…層間絶縁層、２２…保護絶縁膜、２３…有機絶縁膜、２０１…保護絶縁膜、３００…真性水素化非晶質Ｓｉ膜、３０…ｐｏｌｙ−Ｓｉ膜、３１…低抵抗ｎ型ｐｏｌｙ−Ｓｉ層、３３…高抵抗ｎ型ｐｏｌｙ−Ｓｉ層、
５０…ＴＦＴアクティブマトリクス、５１…垂直走査回路、５３…第１の信号側駆動回路、５２…第２の信号側駆動回路、ＤＲＶ１〜ＤＲＶ３…ドライバＬＳＩ、５０５…偏光板、５０６…液晶組成物、５０７…カラーフィルタ、５０８…対向基板、ＯＣ…カラーフィルタ保護膜、ＯＲＩ１、ＯＲＩ２…配向膜、ＢＬ…バックライト、５２２…ＦＰＣ、５２０…シールパターン、
ＳＲＨ…水平側シフトレジスタ、Ｌ１…ラッチ回路、ＤＡＣ…デジタルアナログ変換回路、ＳＷ…アナログスイッチ回路、ＬＳ…レベルシフタ、
ＰＲ…ホトレジスト、ＬＡＳＥＲ…エキシマレーザ光、ＵＶ…紫外ランプ光
【図１】
0004647843.tif 000002
【図２】
0004647843.tif 000003
【図３】
0004647843.tif 000004
【図４】
0004647843.tif 000005
【図５】
0004647843.tif 000006
【図６】
0004647843.tif 000007
【図７】
0004647843.tif 000008
【図８】
0004647843.tif 000009
【図９】
0004647843.tif 000010
【図１０】
0004647843.tif 000011
【図１１】
0004647843.tif 000012
【図１２】
0004647843.tif 000013
【図１３】
0004647843.tif 000014
【図１４】
0004647843.tif 000015
【図１５】
0004647843.tif 000016
【図１６】
0004647843.tif 000017
【図１７】
0004647843.tif 000018
【図１８】
0004647843.tif 000019
【図１９】
0004647843.tif 000020
【図２０】
0004647843.tif 000021
【図２１】
0004647843.tif 000022
【図２２】
0004647843.tif 000023
【図２３】
0004647843.tif 000024
【図２４】
0004647843.tif 000025
【図２５】
0004647843.tif 000026
【図２６】
0004647843.tif 000027
【図２７】
0004647843.tif 000028
【図２８】
0004647843.tif 000029
【図２９】
0004647843.tif 000030
【図３０】
0004647843.tif 000031
【図３１】
0004647843.tif 000032
【図３２】
0004647843.tif 000033
【図３３】
0004647843.tif 000034
【図３４】
0004647843.tif 000035
【図３５】
0004647843.tif 000036
【図３６】
0004647843.tif 000037
【図３７】
0004647843.tif 000038
【図３８】
0004647843.tif 000039
【図３９】
0004647843.tif 000040
【図４０】
0004647843.tif 000041
【図４１】
0004647843.tif 000042
【図４２】
0004647843.tif 000043
【図４３】
0004647843.tif 000044
【図４４】
0004647843.tif 000045
【図４５】
0004647843.tif 000046
【図４６】
0004647843.tif 000047