(57)【特許請求の範囲】
【請求項１】
第１の電圧を出力する第１の電圧源と、
前記第１の電圧よりも低電位の第２の電圧を出力する第２の電圧源と、
前記第１の電圧源の出力端と前記第２の電圧源の出力端に、一端と他端がそれぞれ接続された階調抵抗と、
前記階調抵抗の両端間の差電圧を検出し、前記差電圧に対応する電流値の出力電流に変換し吐き出し電流及び吸い込み電流として第１及び第２の出力端より出力する回路と、
を備え、前記吐き出し電流及び吸い込み電流が出力される第１及び第２の出力端は、前記階調抵抗の前記一端と他端にそれぞれ接続されている、ことを特徴とする階調電圧発生回路。
【請求項２】
前記第１電圧源が、前記第１の電圧を入力として受け、前記階調抵抗の一端に接続される出力端を前記第１の電圧で駆動する第１の電圧フォロワ回路を含み、
前記第２電圧源が、前記第２の電圧を入力として受け、前記階調抵抗の他端に接続される出力端を前記第２の電圧で駆動する第２の電圧フォロワ回路を含む、ことを特徴とする請求項１記載の階調電圧発生回路。
【請求項３】
高電位側の電圧を発生する第１の定電圧源と、
低電位側の電圧を発生する第２の定電圧源と、
前記第１及び第２の定電圧源の出力に一端と他端がそれぞれ接続された階調抵抗と、
前記階調抵抗の両端間の差電圧を検出する差電圧検出回路と、
前記差電圧を電流に変換し、吐き出し電流と吸い込み電流をそれぞれ出力する電圧電流変換回路と、
を備え、
前記電圧電流変換回路の吐き出し電流出力が前記階調抵抗の高電位側に接続され、吸い込み電流出力が前記階調抵抗の低電位側に接続されている、ことを特徴とする階調電圧発生回路。
【請求項４】
前記第１の定電圧源の出力電圧を入力として受け、出力が前記階調抵抗の一端に接続された第１の電圧フォロワ回路と、
前記第２の定電圧源の出力電圧を入力として受け、出力が前記階調抵抗の他端に接続された第２の電圧フォロワ回路と、
を備えている、ことを特徴とする請求項３記載の階調電圧発生回路。
【請求項５】
前記第１及び前記第２の定電圧源、前記第１及び第２の電圧フォロワ回路は、表示パネル駆動用のドライバに外付けとされ、
前記階調抵抗、前記差電圧検出回路、及び、前記電圧電流変換回路は、前記ドライバに内蔵される、ことを特徴とする請求項４記載の階調電圧発生回路。
【請求項６】
前記第１及び前記第２の定電圧源が、表示パネル駆動用のドライバに外付けとされ、
前記第１及び第２の電圧フォロワ回路、前記階調抵抗、前記差電圧検出回路、及び、前記電圧電流変換回路は、前記ドライバに内蔵される、ことを特徴とする請求項４記載の階調電圧発生回路。
【請求項７】
正転入力端子が、高電位側の電圧を発生する第１の定電圧源の出力に接続され、反転入力端子が出力端子に接続された電圧フォロワ構成の第１のオペアンプと、
正転入力端子が、低電位側の電圧を発生する第２の定電圧源の出力に接続され、反転入力端子が出力端子に接続された電圧フォロワ構成の第２のオペアンプと、
前記第１のオペアンプの出力端子と前記第２のオペアンプの出力端子との間に接続された階調抵抗と、
前記階調抵抗の両端間の差電圧を検出する差電圧検出回路と、
前記差電圧を電流に変換し、吐き出し電流と吸い込み電流をそれぞれ出力する電圧電流変換回路と、
を備え、
前記電圧電流変換回路の吐き出し電流出力が前記階調抵抗の高電位側に接続され、吸い込み電流出力が前記階調抵抗の低電位側に接続されている、ことを特徴とする階調電圧発生回路。
【請求項８】
前記差電圧検出回路及び前記電圧電流変換回路が、
反転入力端子が前記第１の定電圧源の出力に接続された第１のオペアンプと、
反転入力端子が前記第２の定電圧源の出力に接続された第２のオペアンプと、
ゲートが前記第１のオペアンプの出力端子に接続され、ドレインが前記第１のオペアンプの正転入力端子に接続され、ソースが第１の電源に接続された第１導電型の第１のＭＯＳトランジスタと、
ゲートとソースがそれぞれ前記第１のＭＯＳトランジスタのゲートとソースに接続され、ドレインが前記階調抵抗の一端に接続された第１導電型の第２のＭＯＳトランジスタと、
ドレインが前記第２のオペアンプの正転入力端子に接続され、ソースが第２の電源に接続された第２導電型の第３のＭＯＳトランジスタと、
ゲートとソースがそれぞれ前記第３のＭＯＳトランジスタのゲートとソースに接続され、ドレインが前記階調抵抗の他端に接続された第２導電型の第４のＭＯＳトランジスタと、
前記第１のオペアンプの正転入力端子と前記第２のオペアンプの正転入力端子間に接続された電圧電流変換用抵抗と、
を備えている、ことを特徴とする請求項３記載の階調電圧発生回路。
【請求項９】
前記差電圧検出回路及び前記電圧電流変換回路が、
反転入力端子が前記第１の定電圧源の出力に接続された第３のオペアンプと、
反転入力端子が前記第２の定電圧源の出力に接続された第４のオペアンプと、
ゲートが前記第３のオペアンプの出力端子に接続され、ドレインが前記第３のオペアンプの正転入力端子に接続され、ソースが第１の電源に接続された第１導電型の第１のＭＯＳトランジスタと、
ゲートとソースがそれぞれ前記第１のＭＯＳトランジスタのゲートとソースに接続され、ドレインが前記階調抵抗の一端に接続された第１導電型の第２のＭＯＳトランジスタと、
ドレインが前記第４のオペアンプの正転入力端子に接続され、ソースが第２の電源に接続された第２導電型の第３のＭＯＳトランジスタと、
ゲートとソースがそれぞれ前記第３のＭＯＳトランジスタのゲートとソースに接続され、ドレインが前記階調抵抗の他端に接続された第２導電型の第４のＭＯＳトランジスタと、
前記第３のオペアンプの正転入力端子と前記第４のオペアンプの正転入力端子間に接続された電圧電流変換用抵抗と、
を備えている、ことを特徴とする請求項７記載の階調電圧発生回路。
【請求項１０】
前記第１の定電圧源は、正側階調電圧の高電位側の電圧を出力し、
前記第２の定電圧源は、正側階調電圧の低電位側の電圧を出力する、ことを特徴とする請求項８又は９記載の階調電圧発生回路。
【請求項１１】
前記第１の定電圧源は、負側階調電圧の高電位側の電圧を出力し、
前記第２の定電圧源は、負側階調電圧の低電位側の電圧を出力する、ことを特徴とする請求項８又は９記載の階調電圧発生回路。
【請求項１２】
前記階調抵抗が、複数の抵抗が直列に接続されてなる抵抗ストリングよりなる、ことを特徴とする請求項１乃至１１のいずれか一に記載の階調電圧発生回路。
【請求項１３】
請求項１乃至１２のいずれか一記載の階調電圧発生回路を備えた表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関し、特に液晶表示装置の階調電圧発生回路に関する。
【背景技術】
【０００２】
階調電源用演算増幅器は、一般的には、６ビット品で正側５個、負側５個のアンプをもち、また、８ビット品では、正側９個、負側９個のアンプを持つ。そして、これらのアンプは、電源効率を考慮され、電源電位またはＧＮＤ（グランド）電位近辺まで出力することが可能なアンプで構成されている。
【０００３】
また、階調電源は、専用ＩＣも多用されているが、ＬＣＤ（Liquid Crystal Display）ドライバに内蔵される場合もある。この場合、ＣＭＯＳでアンプを構成しなければならない関係上、駆動能力的な余裕はあまりない。そのため、回路的な工夫が要求されている。
【０００４】
図４は、従来の一般的なＬＣＤソースドライバとＬＣＤパネルの構成を示す図である。ＬＣＤソースドライバは、外部より、例えば、それぞれが６ビット・ディジタル表示信号Ｒ、Ｇ、Ｂを取り込むデータレジスタ１と、ストローブ信号ＳＴに同期して６ビットディジタル信号をラッチするラッチ回路２と、並列Ｎ段のディジタル／アナログ変換器よりなるＤ／Ａコンバータ３と、液晶の特性に合わされたガンマ変換特性をもつ液晶階調電圧発生回路４と、Ｄ／Ａコンバータ３からの電圧をバッファするＮ個の電圧フォロワ５と、を備えて構成されている。
【０００５】
ＬＣＤパネルは、データ線と走査線との交差部に設けられ、ゲートが走査線に接続され、ソースがデータ線に接続された薄膜トランジスタＴＦＴ（Thin Film Transistor）６と、ＴＦＴのドレインに一端が接続され、他端がＣＯＭ端子に接続された画素容量７とから構成される。
【０００６】
図４には、ＬＣＤパネルにおいて、１行分の構成が模式的に示されている（Ｎ個の薄膜トランジスタ（ＴＦＴ）が複数行（Ｍ行）分設けられている。不図示のＬＣＤゲートドライバは、各ラインのＴＦＴのゲートを順次駆動していく。Ｄ／Ａコンバータ３は、ラッチ回路２の６ビットディジタル表示信号を、Ｄ／Ａ変換して、Ｎ個の電圧フォロワ５−１〜５−Ｎに供給し、ＴＦＴ６−１〜６−Ｎを介して画素容量７−１〜７−Ｎとして働く液晶素子に印加する。
【０００７】
液晶階調電圧発生回路４によって基準電圧を発生し、Ｄ／Ａコンバータ３において、不図示のＲＯＭスイッチ等によって構成されるデコーダによって、基準電圧の選択を行う。
【０００８】
液晶階調電圧発生回路４は、例えば、抵抗ラダー回路（不図示）を内蔵している。そして、各基準電圧点のインピーダンスを下げるために、且つ、基準電圧を微調整するために、出力を電圧フォロワ構成で駆動するようになっている。
【０００９】
図５は、抵抗ラダー回路を電圧フォロワで駆動する液晶階調電圧発生回路の構成を示す図である（特許文献１、２参照）。図５において、ＬＣＤドライバ内蔵抵抗ラダー回路１０（抵抗Ｒ1、Ｒ2、…、Ｒn-2、Ｒn-1）と、外部抵抗ラダー回路３０（抵抗Ｒ0’、Ｒ1’、Ｒ2’、…、Ｒn-2’、Ｒn-1’）と、外部抵抗ラダー回路３０のタップ電圧を入力して基準電圧Ｖ１〜Ｖｎを出力する電圧フォロワよりなるバッファアンプ２０（ＯＰアンプ（オペレーショナルアンプ；演算増幅器）ＯＰ1、ＯＰ2、…、ＯＰn-1、ＯＰn）と、定電圧発生回路４０（Ｖｒ）を備えている。外部抵抗ラダー回路３０のラダー抵抗Ｒ0’、Ｒ1’、Ｒ2’、…、Ｒn-2’、Ｒn-1’は可変抵抗とし、バッファアンプ２０のＯＰアンプＯＰ1、ＯＰ2、…、ＯＰn-1、ＯＰnに与える電圧を調整する。調整電圧は、液晶パネルの特性に最適なように調整される。
【００１０】
図５に示した液晶階調電圧発生回路において、基準供給電圧は、グランド電位GNDとＶrである。基準供給電圧Ｖrは、例えばバンドギャップリファレンス等の安定した外部の定電圧発生回路４０によって与えられる。階調電圧Ｖn、Ｖn-1、Ｖn-2、…、Ｖ2、Ｖ1はラダー抵抗Ｒ0’、Ｒ1’、Ｒ2’、…、Ｒn-2’、Ｒn-1’によって、最終的に決定される。
【００１１】
すなわち、
Ｖn＝Ｖr
【００１２】
Ｖn-1＝Ｖr ｛（Ｒn-2’＋ Ｒn-3’＋…＋Ｒ0’）／（Ｒn-1’＋Ｒn-2’＋ Ｒn-3’＋…＋Ｒ0’）｝
【００１３】
以下、同様にして、
Ｖ1＝Ｖr｛Ｒ0’／（Ｒn-1’＋Ｒn-2’＋ Ｒn-3’＋…＋Ｒ0’）｝
【００１４】
ここで、内部で階調電圧を決定するラダー抵抗Ｒ1、Ｒ2、…、Ｒn-2、Ｒn-1の各抵抗比と、外部で階調電圧を決定するラダー抵抗Ｒ0’、Ｒ1’、Ｒ2’、…、Ｒn-2’、Ｒn-1’の各抵抗比とが同一であれば、ＯＰアンプＯＰ2、ＯＰ3、…、ＯＰn-1の出力電流は零となる。
【００１５】
しかしながら、GND側から数えてｎ番目のＯＰアンプＯＰn（最高電位出力のＯＰアンプ）の出力電流Ｉnは吐き出し方向で、次式（１）で与えられる。
【００１６】
Ｉn ＝（Ｖn―Ｖ1）／（Ｒ1＋Ｒ2＋…＋Ｒn-1）
＝ Ｉo    
…(1)
【００１７】
また、GND側から数えて１番目のＯＰアンプＯＰ1（最低電位出力のＯＰアンプ）の出力電流I1は、吸い込み方向で、次式（２）で与えられる。
【００１８】
Ｉ1 ＝（Ｖn―Ｖ1）／（Ｒ1＋Ｒ2＋…＋Ｒn-1）
＝ Ｉo 
…(2)
【００１９】
このように、図５に示した液晶階調電圧発生回路においては、式（１）、（２）に示すＯＰアンプＯＰnの吐き出し方向の出力電流Ｉn、及び、ＯＰアンプＯＰ1の吸い込み方向の出力電流Ｉ1のために、ＯＰアンプＯＰn、ＯＰ1の出力ダイナミックレンジが縮小する、という課題があった。
【００２０】
この課題を解決するため、本願出願人は、特許文献２において、図６または図７に示すような構成を提案することで、解決を図っている。
【００２１】
すなわち、例えば図６（Ａ）に示すように、高電圧電源端子VDDとラダー抵抗Ｒn-1の間に補助抵抗Ｒnが接続されており、低電圧電源端子GNDとラダー抵抗Ｒ1との間に補助抵抗Ｒ0が接続されている。その他の構成は、図５と同様である。かかる構成により、高電圧電源端子VDD側の電圧フォロワＯＰnの吐き出し電流を抵抗Ｒnによって調整し、低電圧電源端子GND側の電圧フォロワＯＰ1の吸い込み電流を抵抗Ｒ0によって調整する。なお、図６（Ｂ）は、図６（Ａ）の内蔵抵抗ラダーにおいて抵抗Ｒn/2を省いて構成したものである。
【００２２】
また、図７（Ａ）に示すように、補助抵抗Ｒ0、Ｒnの代わりに、補助電流源Ｉ0、Ｉnを接続する。この時、補助電流源Ｉ0、Ｉnは、式（１）、（２）を満足するように設定するものとする。かかる構成により、ＯＰアンプＯＰn、ＯＰ1の吐き出し電流と吸い込む電流が零となり、出力ダイナミックレンジが拡大し、これらのＯＰアンプの出力段設計を容易化する。なお、図７（Ｂ）は、図７（Ａ）の内蔵抵抗ラダーにおいて抵抗Ｒn/2を省いて構成したものである。
【００２３】
図８は、階調電源回路を構成するバッファ用ＯＰアンプ（ＡH、ＡL）と、複数個のＬＣＤドライバのγ抵抗（γ補正用の階調抵抗）間の接続を示したものである。図８には、複数個のＬＣＤドライバ間を接続する配線の寄生抵抗としての配線抵抗が、回路図上に表されている。すなわち、第１番目のＬＣＤドライバのγ抵抗から、第ｎ番目のＬＣＤドライバのγ抵抗は、各々並列接続されており、更に、各々のγ抵抗の最高電位と最低電位に接続されるノードは、階調電源のバッファ用ＯＰアンプの出力に接続されるが、γ抵抗を並列接続する配線に、寄生抵抗成分（配線抵抗）が発生する。
【００２４】
図８において、１番目のＬＣＤドライバ（1st_ドライバ）のγ抵抗と、２番目のＬＣＤドライバ（2nd_ドライバ）のγ抵抗間、…、n-1番目のＬＣＤドライバのγ抵抗とｎ番目のＬＣＤドライバ（nth_ドライバ）のγ抵抗間、というように順番に配線抵抗成分が発生していく。
【００２５】
【特許文献１】特開平６−３４８２３５号公報
【特許文献２】特開平１０−１４２５８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
上述したように従来のＬＣＤドライバにおいては、図６又は図７に示したような構成とすることで、出力ダイナミックレンジが拡大し、これらのＯＰアンプの出力段設計を容易化するという効果がある。しかしながら、一般的なＬＣＤドライバはある決まった一定の電圧だけで使われるのではなく、各ＬＣＤモジュールのメーカ毎に、使用される電圧値が異なっている場合がほとんどである。従って、ＬＣＤドライバの仕様書には、ある電圧範囲内（例えば、VDD2：８Ｖ〜１３．５Ｖ）で規定し、この電源電圧範囲内動作を保証している場合が一般的である。
【００２７】
このように、電源電圧が変動すると、当然のことながら、γ抵抗に流れる電流も変化する。このため、γ抵抗に接続された一定電流の補助電流源の値とγ抵抗に流れる電流値が正確に一致することはない。
【００２８】
このことは、γ抵抗に接続された一定電流の補助電流源の値と、γ抵抗に流れる電流値との差分が、一番高電位側、又は、一番低電位側に接続されたＯＰアンプの出力に流れることになる（説明にあるように、この差分電流値が零である場合、ＯＰアンプの出力には電流が流れない）。このように、階調電源用ＯＰアンプの出力電流が零になるのは、ある電源電圧の１ポイントだけである。
【００２９】
例えば、最近話題になっているＣＯＧ（Chip On Glass）パネルタイプにおいては、前述した配線抵抗成分が、時には、数百Ωにもなり、大きい。かかる条件で、γ抵抗の配線を行うと、上述したような階調電源用ＯＰアンプ（ＡH、ＡL）の出力電流が零でない場合に、配線抵抗のＯＰアンプ（ＡH、ＡL）の出力電流による電圧降下によって、各ＬＣＤドライバのγ特性が異なってしまう。このことが原因で、「ブロックムラ」と言われている表示不具合が生じる。
【００３０】
ＣＯＧの場合、配線抵抗が大きく、図８に示す各ＬＣＤドライバのγ抵抗間につく配線抵抗成分が無視できない程度である。
【課題を解決するための手段】
【００３１】
本願で開示される発明は、概略以下の構成とされる。
【００３２】
本発明に係る階調電圧発生回路は、階調抵抗（γ抵抗）と、階調抵抗の両端電位を決定する２つの駆動アンプと、階調抵抗の両端電圧を検出する差電圧検出回路と、検出した差電圧を電流に変換する電圧電流変換回路を備え、電流電圧変換回路の吐き出し電流が階調抵抗の高電位側に吸い込み電流が前記階調抵抗の低電位側に接続されている。
【００３３】
本発明の１つの側面（アスペクト）に係る階調電圧発生回路は、第１の電圧を出力する第１の電圧源と、前記第１の電圧よりも低電位の第２の電圧を出力する第２の電圧源と、前記第１の電圧源の出力端と前記第２の電圧源の出力端に、一端と他端がそれぞれ接続された階調抵抗と、前記階調抵抗の両端間の差電圧を検出し、前記差電圧に対応する電流値の出力電流に変換し吐き出し電流及び吸い込み電流として第１及び第２の出力端より出力する回路と、を備え、前記吐き出し電流及び吸い込み電流が出力される第１及び第２の出力端は、前記階調抵抗の前記一端と他端にそれぞれ接続されている。
【００３４】
本発明において、前記第１電圧源が、前記第１の電圧を入力として受け前記第１電圧源の出力端を前記第１の電圧で駆動する第１の電圧フォロワを含み、前記第２電圧源が、前記第２の電圧を入力として受け前記第２電圧源の出力端を前記第２の電圧で駆動する第２の電圧フォロワを含む構成としてもよい。
【００３５】
本発明の他の側面（アスペクト）に係る階調電圧発生回路においては、高電位側の電圧を発生する第１の定電圧源と、低電位側の電圧を発生する第２の定電圧源と、前記第１及び第２の定電圧源の出力に一端と他端がそれぞれ接続された階調抵抗と、前記階調抵抗の両端間の差電圧を検出する差電圧検出回路と、前記差電圧を電流に変換し、吐き出し電流と吸い込み電流をそれぞれ出力する電圧電流変換回路と、を備え、前記電圧電流変換回路の吐き出し電流出力が前記階調抵抗の高電位側に接続され、吸い込み電流出力が前記階調抵抗の低電位側に接続されている。本発明において、前記第１の定電圧源の出力電圧を入力として受け、出力が前記階調抵抗の一端に接続された第１の電圧フォロワ回路と、前記第２の定電圧源の出力電圧を入力として受け、出力が前記階調抵抗の他端に接続された第２の電圧フォロワ回路と、を備えている。
【００３６】
本発明において、前記第１及び前記第２の定電圧源、前記第１及び第２の電圧フォロワ回路は、ＬＣＤドライバ等、表示パネルを駆動するドライバに外付けとされ、前記階調抵抗、前記差電圧検出回路、及び、前記電圧電流変換回路が、前記ドライバに内蔵される、構成としてもよい。あるいは、本発明において、前記第１及び前記第２の定電圧源が、表示パネルを駆動するドライバに外付けとされ、前記第１及び第２の電圧フォロワ回路、前記階調抵抗、前記差電圧検出回路、及び、前記電圧電流変換回路が、前記ドライバに内蔵される構成としてもよい。
【００３７】
本発明に係る階調電圧発生回路においては、正転入力端子が、高電位側の電圧を発生する第１の定電圧源に接続され、反転入力端子が出力端子に接続された電圧フォロワ構成の第１のオペアンプと、正転入力端子が、低電位側の電圧を発生する第２の定電圧源に接続され、反転入力端子が出力端子に接続された電圧フォロワ構成の第２のオペアンプと、前記第１のオペアンプの出力端子と前記第２のオペアンプの出力端子との間に接続された階調抵抗と、前記階調抵抗の両端間の差電圧を検出する差電圧検出回路と、前記差電圧を電流に変換し、吐き出し電流と吸い込み電流をそれぞれ出力する電圧電流変換回路と、を備え、前記電圧電流変換回路の吐き出し電流出力が前記階調抵抗の高電位側に接続され、吸い込み電流出力が前記階調抵抗の低電位側に接続されている。
【００３８】
本発明に係る階調電圧発生回路においては、前記差電圧検出回路及び前記電圧電流変換回路が、反転入力端子が前記第１の電圧源の出力端子に接続された第１のオペアンプと、反転入力端子が前記第２の電圧源の出力端子に接続された第２のオペアンプと、ゲートが前記第１のオペアンプの出力端子に接続され、ドレインが前記第１のオペアンプの正転入力端子に接続され、ソースが第１の電源に接続された第１導電型の第１のＭＯＳトランジスタと、ゲートとソースがそれぞれ前記第１のＭＯＳトランジスタのゲートとソースに接続され、ドレインが前記階調抵抗の一端に接続された第１導電型の第２のＭＯＳトランジスタと、ドレインが前記第２のオペアンプの正転入力端子に接続され、ソースが第２の電源に接続された第２導電型の第３のＭＯＳトランジスタと、ゲートとソースがそれぞれ前記第３のＭＯＳトランジスタのゲートとソースに接続され、ドレインが前記抵抗素子の他端に接続された第２導電型の第４のＭＯＳトランジスタと、前記第１のオペアンプの正転入力端子と前記第２のオペアンプの正転入力端子間に接続された電圧電流変換用抵抗と、を備えている。
【発明の効果】
【００３９】
本発明によれば、電源電圧が変動しても確実に、階調抵抗に流れる電流を検出し、階調抵抗に電流を補給するため、階調電圧を供給する電圧フォロワアンプの出力電流はほぼ流れない。このため、複数個の各ＬＣＤドライバ間の寄生抵抗による電圧降下が発生せず、いわゆるブロックムラによる画質低下を防止することが可能である。
【発明を実施するための最良の形態】
【００４０】
上記した本発明についてさらに詳細に説述すべく添付図面を参照して説明する。本発明に係る階調電圧発生回路は、高電位を発生する第１の定電圧源ＶHと、低電位を発生する定電圧源ＶLと、定電圧源ＶHと定電圧源ＶLとの間に接続されたγ抵抗（１０１）と、γ抵抗の両端の電圧を検出する差電圧検出回路（１０２）と、前記差電圧を抵抗により電流に変換し、その電流出力は吐き出し（source）と吸い込み(sink)の両方の出力を有する電圧電流変換回路（１０３）と、を備え、電圧電流変換回路（１０３）の出力は、吐き出し電流出力がγ抵抗（１０１）の高電位側に、吸い込み電流出力がγ抵抗（１０１）の低電位側に接続されている。
【００４１】
本発明においては、正転入力端子（「非反転入力端子」ともいう）が高電位を発生する定電圧源ＶHに接続され、反転入力端子が出力端子に接続された電圧フォロワ接続の第１のオペアンプと、正転入力端子が低電位を発生する定電圧源VLに接続され、反転入力端子が出力端子に接続された電圧フォロワ接続の第２のオペアンプと、前記第１のオペアンプと第２のオペアンプの各出力間に接続されたγ抵抗と、前記定電圧源VHと前記定電圧源VLとの差電圧を検出する差電圧検出回路と、前記差電圧検出回路の検出電圧を受けて電流に変換し、その電流出力は、吐き出しと吸い込みの両方の出力を有する電圧電流変換回路とを備えた構成としてもよい。
【００４２】
本発明においては、負側階調用として、反転入力端子が第１の定電圧源Ｖ-Hに接続された第１のオペアンプ(ＯＰL1)と、反転入力端子が第２の定電圧源Ｖ-Lに接続されたオペアンプ(ＯＰL2)と、ゲートが第１のオペアンプ(ＯＰL1)の出力端子に接続され、ドレインが第１のオペアンプ(ＯＰL1)の正転入力端子に接続され、ソースが第１の電源(ＶDD)に接続されたＰチャネルＭＯＳトランジスタ（Ｑ３）と、ゲートとソースがそれぞれＰチャネルＭＯＳトランジスタ（Ｑ３）のゲートとソースに接続され、ドレインが、γ抵抗（Ｒ1、Ｒ2、…、Ｒ(n/2)-1）の一端に接続されたＰチャネルＭＯＳトランジスタ(Ｑ４)と、ドレインが第２のオペアンプ(ＯＰL2)の正転入力端子に接続され、ソースが第２の電源（ＶSS）に接続されたＮチャネルＭＯＳトランジスタ(Ｑ１)と、ゲートとソースがそれぞれＮチャネルＭＯＳトランジスタ(Ｑ１)のゲートとソースに接続され、ドレインがγ抵抗（Ｒ1、Ｒ2、…、Ｒ(n/2)-1）の他端に接続されたＮチャネルＭＯＳトランジスタ(Ｑ２)と、第１のオペアンプ(ＯＰL1)の正転入力端子と第２のオペアンプ(ＯＰL2)の正転入力端子間に接続された電圧電流変換用抵抗（Ｒ-）とを備えて構成してもよい。トランジスタＱ３とＱ４はカレントミラーの入力側と出力側を構成し、トランジスタＱ３に流れる電流（電圧電流変換用抵抗（Ｒ-）に流れる電流）のミラー電流を、トランジスタＱ４のドレインから、吐き出し電流として、γ抵抗（Ｒ1、Ｒ2、…、Ｒ(n/2)-1）の高電位側に供給する。トランジスタＱ１とＱ２はカレントミラーの入力側と出力側を構成し、トランジスタＱ１に流れる電流（電圧電流変換用抵抗（Ｒ-）に流れる電流）のミラー電流を、トランジスタＱ２のドレインから、吸い込み電流としてγ抵抗（Ｒ1、Ｒ2、…、Ｒ(n/2)-1）の低電位側に供給する。
【００４３】
同様にして、正側階調用として、差電圧検出回路と電圧電流変換回路は、反転入力端子が第１の定電圧源Ｖ+Hに接続された第１のオペアンプ(ＯＰH1)と、反転入力端子が第２の定電圧源Ｖ+Lに接続された第２のオペアンプ(ＯＰH2)と、ゲートが第１のオペアンプ(ＯＰH1)の出力端子に接続され、ドレインが第１のオペアンプ(ＯＰH1)の正転入力端子に接続され、ソースが第１の電源(ＶDD)に接続されたＰチャネルＭＯＳトランジスタ(Ｑ７)と、ゲートとソースがそれぞれＰチャネルＭＯＳトランジスタ(Ｑ７)のゲートとソースに接続され、ドレインがγ抵抗（Ｒ(n/2)+1、…、Ｒn-2、Ｒn-1）の一端に接続されたＰチャネルＭＯＳトランジスタ(Ｑ８)と、ドレインが第２のオペアンプ(ＯＰH2)の正転入力端子に接続され、ソースが第２の電源（ＶSS）に接続されたＮチャネルＭＯＳトランジスタ(Ｑ５)と、ゲートとソースがそれぞれＮチャネルＭＯＳトランジスタ（Ｑ５）のゲートとソースに接続され、ドレインがγ抵抗（Ｒ(n/2)+1、…、Ｒn-2、Ｒn-1）の他端に接続されたＮチャネルＭＯＳトランジスタ(Ｑ６)と、第１のオペアンプ(ＯＰH1)の正転入力端子と第２のオペアンプ(ＯＰH2)の正転入力端子間に接続された電圧電流変換用抵抗（Ｒ+）とを備えて構成してもよい。トランジスタＱ７とＱ８はカレントミラーの入力側と出力側を構成し、トランジスタＱ７に流れる電流（電圧電流変換用抵抗（Ｒ+）に流れる電流）のミラー電流を、トランジスタＱ８のドレインから、吐き出し電流として、γ抵抗（Ｒ(n/2)+1、…、Ｒn-2、Ｒn-1）の高電位側に供給する。トランジスタＱ５とＱ６はカレントミラーの入力側と出力側を構成し、トランジスタＱ５に流れる電流（電圧電流変換用抵抗（Ｒ+）に流れる電流）のミラー電流を、トランジスタＱ６のドレインから、吸い込み電流としてγ抵抗（Ｒ(n/2)+1、…、Ｒn-2、Ｒn-1）の低電位側に供給する。
【００４４】
本発明は、各ＬＣＤドライバ内に内蔵されるγ抵抗に流れる電流を検出し、該電流と丁度同じ電流を、ＬＣＤドライバ内で発生させてγ抵抗に供給することにより、γ抵抗を駆動する階調電源用演算増幅器は、電流を駆動する必要がなくなる。このため、ＬＣＤドライバを複数個使用する場合に、γ抵抗同士を接続した場合に、その間には、電流が流れず、配線抵抗による電圧降下は生じない。かかる構成により、ブロックムラと呼ばれる表示不具合は発生しない回路を提供することができる。以下実施例に即して説明する。
【実施例】
【００４５】
図１は、本発明の一実施例の階調電圧発生回路の構成を示すブロック図である。図１には、階調電源の駆動アンプが、ＬＣＤドライバに外付けされる構成が開示されている。図１を参照すると、本実施例において、高電位を発生する定電圧源ＶHと、この定電圧源ＶHを正転入力端子（「非反転入力端子」ともいう）に受け、反転入力端子が出力端子に接続された電圧フォロワ構成の駆動アンプＡH（差動アンプ）と、低電位を発生する定電圧源ＶLと、この定電圧源ＶLを正転入力端子に受け、反転入力端子が出力端子に接続された電圧フォロワ接続の駆動アンプＡL（差動アンプ）とが、ＬＣＤドライバの外付け回路をなしている。
【００４６】
本実施例のＬＣＤドライバは、γ電圧発生部１００（階調電圧発生部）として、両端が駆動アンプＡHの出力と駆動アンプＡLの出力との間に接続された、抵抗ストリングよりなるγ抵抗１０１（階調抵抗）と、γ抵抗１０１の両端の電圧を検出する差電圧検出回路１０２と、差電圧を抵抗ＲV→Iにより電流に変換し、電流出力は、吐き出しと吸い込みの両方の出力を有する電圧電流変換回路１０３と、を備えている。
【００４７】
電圧電流変換回路１０３の出力は、吐き出し電流出力がγ抵抗１０１の高電位側に、吸い込み電流出力がγ抵抗１０１の低電位側に接続されている。
【００４８】
図１では、階調電源の駆動アンプ（ＡH、ＡL）は、ＬＣＤドライバに外付けとされていたが、本発明はかかる構成に制限されるものでないことは勿論である。図２は、階調電源の駆動アンプ（ＡH、ＡL）が、ＬＣＤドライバに内蔵される構成の一例を示す図である。図２を参照すると、ＬＣＤドライバの階調電源として、高電位を発生する定電圧源ＶHと低電位を発生する定電圧源ＶLとが外付けされる。そしてＬＣＤドライバ内は、各々の正転入力端子がそれぞれ前述した２つ定電圧源ＶHとVLに接続される２つの電圧フォロワ接続された駆動アンプ（ＡH、ＡL）と、その２つの駆動アンプ（ＡH、ＡL）の各々の出力間に接続されたγ抵抗１０１と、入力端子が前述した２つの定電圧源ＶHとVLに接続され、差電圧を検出する差電圧検出回路１０２と、差電圧を抵抗ＲV→Iにより電流に変換し、その電流出力は吐き出しと吸い込みの両方の出力を有する電圧電流変換回路１０３と、を備えている。電圧電流変換回路１０３の出力は吐き出し電流出力が、γ抵抗１０１の高電位側に、吸い込み電流出力がγ抵抗１０１の低電位側に接続されている。
【００４９】
次に、図１、図２に示した実施例の動作を説明する（図１、図２に示した回路の動作は同じである）。
【００５０】
ブロックとして示されているγ抵抗１０１の両端の総抵抗値をＲTとすると、γ抵抗１０１の両端には、それぞれ、定電圧源ＶHと定電圧源ＶLが接続されているため、γ抵抗１０１に流れる電流Iγは、次式（３）で与えられる。
【００５１】
Iγ＝（ＶH−ＶL）／ＲT
…(3)
【００５２】
そして、差電圧検出回路１０２にて、定電圧源ＶHと定電圧源ＶLの差電圧（＝ＶH−ＶL）を検出し、差電圧（＝ＶH−ＶL）を、電圧電流変換回路１０３において、抵抗ＲV→Iで電流に変換する。すなわち、電圧電流変換回路１０３の出力電流Ioutは、次式（４）で与えられる。
【００５３】
Iout＝（ＶH−ＶL）／ＲV→I
…(4)
【００５４】
電圧電流変換回路１０３は、この電流値Ioutをもった吐き出し電流出力と、吸い込み電流出力を備えている。この吐き出し電流出力と吸い込み電流出力は、吐き出し電流出力が、γ抵抗１０１の高電位側端に、吸い込み電流出力はγ抵抗１０１の低電位側端に接続されている。
【００５５】
従って、
ＲT＝ＲV→I               …(5)
の場合、
Iγ＝Iout                …(6)
となる。
【００５６】
γ抵抗１０１の両端の総抵抗値RＴを電圧電流変換回路１０３の抵抗ＲV→Iと等しくすることで、γ抵抗１０１に流れる電流Iγは、電圧電流変換回路１０３の出力電流Iout（吐き出し電流と吸い込み電流の電流値）と等しくなる。
【００５７】
すなわち、γ抵抗１０１に流れる電流は、全て、電圧電流変換回路１０３から流れ出し、かつ、吸い込まれていくことになる。このことは、２つの駆動アンプ（ＡH、ＡL）の出力には、電流が流れず、ただ、単に電圧を供給するだけで済むことを意味する。
【００５８】
また、この回路の応用例として、電圧電流変換回路１０３において、消費電流を減らすため、抵抗ＲV→Iの抵抗値を上げることも可能である。例えば上述した例で、ＲV→Iのｋ倍の抵抗値を用いたとすると（kＲV→I）、電流値への変換係数を同じく、ｋ倍とすることで、結果的には同じ効果がある。これは、次式（７）で表され、同じ結果が得られる。
【００５９】
Iout ＝ k（ＶH−ＶL）／kＲV→I
＝ （ＶH−ＶL）／ＲV→I
…(7)
【００６０】
図３は、図１にブロック図として示した構成を、具体的な回路構成として例示した図である。
【００６１】
図３を参照すると、正側階調電圧の高電位側の電位を決定する定電圧源Ｖ+Hと、同じく正側階調電圧の低電位側の電位を決定する定電圧源Ｖ+Lと、負側階調電圧の高電位側の電位を決定する定電圧源Ｖ-Hと、同じく負側階調電圧の低電位側の電位を決定する定電圧源Ｖ-Lと、正転入力端子が定電圧源Ｖ+Hに接続された電圧フォロワ接続のオペアンプＯＰ+Hと、正転入力端子が定電圧源Ｖ+Lに接続された電圧フォロワ接続のオペアンプＯＰ+Lと、正転入力端子が前述した定電圧源Ｖ-Hに接続された電圧フォロワ接続のオペアンプＯＰ-Hと、正転入力端子が前述した定電圧源Ｖ-Lに接続された電圧フォロワ接続のオペアンプＯＰ-LとをＬＣＤドライバの外付けで備えている。
【００６２】
ＬＣＤドライバは、オペアンプＯＰ+Hの出力とオペアンプＯＰ+Lの出力との間に接続され、各々の抵抗が直列接続された正側階調抵抗群Ｒ(n/2)＋１〜Rn-1と、オペアンプＯＰ-Hの出力とオペアンプＯＰ-Lの出力との間に接続され、各々の抵抗が直列接続された負側階調抵抗群Ｒ１〜R(n/2)-1と、を備えている。さらに、オペアンプＯＰH1、ＯＰH2、ＯＰL１、ＯＰL2、ＮチャネルＭＯＳトランジスタＱ１、Ｑ２、Ｑ５、Ｑ６、ＰチャネルＭＯＳトランジスタＱ３、Ｑ４、Ｑ７、Ｑ８、抵抗Ｒ＋、Ｒ-を備えている。
【００６３】
オペアンプＯＰH1、ＯＰH2は、反転入力端子が定電圧源Ｖ+H、定電圧源Ｖ+Lにそれぞれ接続されている。オペアンプＯＰL1、オペアンプＯＰL2は、反転入力端子が、それぞれ、定電圧源Ｖ-H、定電圧源Ｖ-Lに接続されている。
【００６４】
ＮチャネルＭＯＳトランジスタＱ１は、ゲートがオペアンプＯＰL２の出力端子に接続され、ドレインがオペアンプＯＰL２の正転入力端子に接続され、ソースが負電源ＶSSに接続されている。
【００６５】
ＮチャネルＭＯＳトランジスタＱ２は、ゲートとソースが、それぞれ、ＮチャネルＭＯＳトランジスタＱ１のゲートとソースに接続され、ドレインが、電圧フォロワアンプＯＰ-Lの出力に接続されている。
【００６６】
ＰチャネルＭＯＳトランジスタＱ３は、ゲートがオペアンプＯＰL１の出力端子に接続され、ドレインがオペアンプＯＰL１の正転入力端子に接続され、ソースが正電源ＶDDに接続されている。
【００６７】
ＰチャネルＭＯＳトランジスタＱ４は、そのゲートとソースが、それぞれ、ＰチャネルＭＯＳトランジスタＱ３のゲートとソースに接続され、ドレインが電圧フォロワアンプＯＰ-Hの出力に接続されている。
【００６８】
ＮチャネルＭＯＳトランジスタＱ５は、ゲートがオペアンプＯＰH2の出力端子に接続され、ドレインがオペアンプＯＰH2の正転入力端子に接続され、ソースが負電源ＶSSに接続されている。
【００６９】
ＮチャネルＭＯＳトランジスタＱ６は、ゲートとソースがそれぞれＮチャネルＭＯＳトランジスタＱ５のゲートとソースに接続され、ドレインが電圧フォロワアンプＯＰ+Lの出力に接続されている。
【００７０】
ＰチャネルＭＯＳトランジスタＱ７は、ゲートがオペアンプＯＰH1の出力端子に接続され、ドレインがオペアンプＯＰH1の正転入力端子に接続され、ソースが正電源ＶDDに接続されている。
【００７１】
ＰチャネルＭＯＳトランジスタＱ８は、ゲートとソースが、それぞれ、ＰチャネルＭＯＳトランジスタＱ７のゲートとソースに接続され、ドレインが電圧フォロワアンプＯＰ＋Ｈの出力に接続されている。
【００７２】
抵抗Ｒ−は、その一端がＮチャネルＭＯＳトランジスタＱ１のドレインに接続され、他端がＰチャネルＭＯＳトランジスタＱ３のドレインに接続され、抵抗値は、負側階調抵抗群Ｒ１〜R(n/2)-1の各抵抗値の総計に等しい。
【００７３】
抵抗Ｒ＋は、その一端がＮチャネルＭＯＳトランジスタＱ５のドレインに接続され、他端がＰチャネルＭＯＳトランジスタＱ７のドレインに接続され、抵抗値は、正側階調抵抗群Ｒ(n/2)+1〜Rn-1の各抵抗値の総計に等しい。
【００７４】
図３に示した回路の動作について説明する。
【００７５】
負側階調抵抗群Ｒ１〜Ｒ(n/2)-1に流れる電流ＩR１〜R(n/2)-1は、オペアンプＯＰ-HとＯＰ-Lが理想であれば、定電圧源Ｖ-Hと定電圧源Ｖ-Lを使って、次式（８）で与えられる。
【００７６】
0004647448.tif 000002
…(8)
【００７７】
同様にして、正側階調抵抗群Ｒ(n/2)+1〜Ｒn-1に流れる電流ＩＲ(n/2)+1〜Rn-1は、オペアンプＯＰ+HとＯＰ+Lが理想であれば、定電圧源Ｖ+Hと定電圧源Ｖ+Lを使って、次式（９）で与えられる。
【００７８】
0004647448.tif 000003
…(9)
【００７９】
次に、電圧検出と電圧電流変換に関して、まず負側階調部に関して説明する。
【００８０】
オペアンプＯＰL1の反転入力端子は定電圧源Ｖ-Hに接続されていて、オペアンプＯＰL1の正転入力端子はＰチャネルＭＯＳトランジスタＱ１のドレインに負帰還がかかっている。従って、負帰還がかかっている時の入力端子のイマジナリーショートの概念から、正転入力端子と反転入力端子の電位は同電位であるので、正転入力端子も定電圧源Ｖ-Hと同じ電位になる。
【００８１】
同様な考え方でオペアンプＯＰL2の正転入力端子は、反転入力端子に接続されている定電圧源Ｖ-Lと同じ電位になる。
【００８２】
従って、負側階調部に関し、オペアンプＯＰL1とＯＰL2の各々の正転入力端子間に接続されている第１の抵抗Ｒ−の両端電圧は、定電圧源Ｖ-Hと定電圧源Ｖ-Lの差電圧に等しくなる。従って第１の抵抗Ｒ−に流れる電流ＩR-は、次式（１０）で与えられる。
【００８３】
0004647448.tif 000004
…(10)
【００８４】
そして、ＮチャネルＭＯＳトランジスタＱ２のゲートとソースは、ＮチャネルＭＯＳトランジスタＱ１のゲートとソースにそれぞれ接続されている。従って、ＮチャネルＭＯＳトランジスタＱ２とＮチャネルＭＯＳトランジスタＱ１は、互いにゲート−ソース間電圧（gate-to-source voltage）が等しいことから、それぞれのドレイン電流も等しくなる。ＮチャネルＭＯＳトランジスタＱ１と、ＮチャネルＭＯＳトランジスタＱ２はカレントミラー回路を構成している。ＮチャネルＭＯＳトランジスタＱ１とＮチャネルＭＯＳトランジスタＱ２のドレイン電流を各々ＩD(Ｑ１)とID(Ｑ２)とすると、次式（１１）が成り立つ。
【００８５】
ＩD(Ｑ１)＝ID(Ｑ２)                …(11)
【００８６】
同様に、ＰチャネルＭＯＳトランジスタＱ３とＱ４もカレントミラー回路を構成し、ＰチャネルＭＯＳトランジスタＱ３とＱ４のドレイン電流ＩD(Ｑ３)とID(Ｑ４)とに関しても同じく、次式（１２）が成り立つ。
【００８７】
ＩD(Ｑ３)＝ID(Ｑ４)              …(12)
【００８８】
一方、抵抗Ｒ-について次式（１３）が成り立つ。
【００８９】
0004647448.tif 000005
…(13)
【００９０】
上述した結果より、負側階調抵抗群Ｒ１〜Ｒ(n/2)-1に流れる電流とＮチャネルＭＯＳトランジスタＱ２とＰチャネルＭＯＳトランジスタＱ４に流れる電流は等しくなる。すなわち、負側階調抵抗群Ｒ1〜Ｒ(n/2)-1に流れる電流をIR１〜R(n/2)-1とすると、次式（１４）が成り立つ。
【００９１】
0004647448.tif 000006
…(14)
【００９２】
よって、電圧フォロワ接続のオペアンプＯＰ-Hと電圧フォロワ接続のオペアンプＯＰ-Lの出力には電流が流れない。この結果、これらの電圧フォロワ接続のオペアンプは電圧を出力するだけで、電流は駆動しないことになり、所望の要求特性を満たす。
【００９３】
次に、正側階調部についても、負側階調部の動作原理と全く同じ動作原理であるため、説明を省略するが、結果だけを示すと、第２の抵抗Ｒ+に流れる電流ＩR＋は、次式（１５）で与えられる。
【００９４】
0004647448.tif 000007
…(15)
【００９５】
また、ＮチャネルＭＯＳトランジスタＱ５とＮチャネルＭＯＳトランジスタＱ６のドレイン電流をそれぞれＩD(Q５)とID(Q６)、ＰチャネルＭＯＳトランジスタＱ７と第４のＰチャネルＭＯＳトランジスタＱ８のドレイン電流をそれぞれＩD(Q７)とID(Q８)とすると、次式（１６）、（１７）が成り立つ。
【００９６】
ＩD(Q５)＝ID(Q６)                …(16)
【００９７】
ＩD(Q７)＝ID(Q８)                …(17)
【００９８】
また、同様に抵抗Ｒ+に関しても、次式（１８）が成り立つ。
【００９９】
0004647448.tif 000008
…(18)
【０１００】
正側階調抵抗群Ｒ(n/2)+1〜Ｒn-1に流れる電流をIR(n/2)+1〜Rn-1とすると、次式（１９）が成り立つ。
【０１０１】
0004647448.tif 000009
…(19)
【０１０２】
このため、負側階調電源部と同様に、電圧フォロワ接続のオペアンプＯＰ＋Hと電圧フォロワ接続のオペアンプＯＰ+Lの出力には電流が流れない。従って、これらの電圧フォロワ接続のオペアンプは電圧を出力するだけで、電流は駆動しないことになり、所望の要求特性を満たす。
【０１０３】
上記実施例においては、正側階調抵抗群と負側階調抵抗群のそれぞれの最高電位と最低電位に接続される電圧フォロワアンプにだけについて着目したものであり、例えば図６、図７等の従来技術に示された、中間電位に接続されるアンプに関しては、電流補償ができない。しかし、階調電源用の電圧フォロワアンプで、条件的に厳しいのは、最も電源寄りのアンプである。これは電源寄りの出力電圧を発生して、電流出力を要求される条件はアンプにとっては設計が困難な場合が多いからである。
【０１０４】
従って、中間電位に接続される電圧フォロワアンプにおいては、本実施例で示したような電流補償が必要でない場合が多いものと思料される。よって、本実施例の有用性は十分に保証されるものと期待される。
【０１０５】
以上説明したように、本実施例の階調電圧発生回路は、電源電圧が変動しても確実に階調抵抗に流れる電流を検出し、階調抵抗に電流を補給するため、階調電圧を供給する電圧フォロワアンプの出力電流はほぼ流れない。
【０１０６】
本実施例によれば、かかる構成により、複数個の各ＬＣＤドライバ間の寄生抵抗による電圧降下が発生せず、いわゆるブロックムラによる画質低下を防止することが可能である。
【０１０７】
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみに制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【０１０８】
【図１】本発明の一実施例の階調電圧発生回路の構成をブロックにて示す図である。
【図２】本発明の一実施例の階調電圧発生回路の構成をブロックにて示す図である。
【図３】本発明の一実施例の階調電圧発生回路の回路構成を示す図である。
【図４】一般的な液晶表示装置を示すブロック図である。
【図５】従来の液晶階調電圧発生回路を示す回路図である。
【図６】従来の液晶階調電圧発生回路の他の実施例を示す回路図である。
【図７】従来の液晶階調電圧発生回路の他の実施例を示す回路図である。
【図８】従来の複数個のＬＣＤドライバが接続された場合の配線抵抗を示す等価回路図である。
【符号の説明】
【０１０９】
１  データレジスタ
２  ラッチ回路
３  Ｄ／Ａコンバータ
４  液晶階調電圧発生回路
５  電圧フォロワ
６  薄膜トランジスタ（ＴＦＴ）
７  画素容量
１０  ＬＣＤドライバ内蔵抵抗ラダー回路
２０  バッファアンプ（電圧フォロワ）
３０  外部抵抗ラダー回路
４０  定電圧発生回路
１００  γ電圧発生部
１０１  γ抵抗
１０２  差電圧検出回路
１０３  電圧電流変換回路
【図１】
0004647448.tif 000010
【図２】
0004647448.tif 000011
【図３】
0004647448.tif 000012
【図４】
0004647448.tif 000013
【図５】
0004647448.tif 000014
【図６】
0004647448.tif 000015
【図７】
0004647448.tif 000016
【図８】
0004647448.tif 000017