(57)【特許請求の範囲】
【請求項１】
誘電体線路を形成するための誘電体線路形状を変更可能な回路形成部と、
該回路形成部の誘電体線路形状を所期情報に基づいて変更するように制御する制御手段とを具備し、
前記回路形成部は、離隔して配設される一対の導電体層と、該導電体層と協働して誘電体線路を形成し得る複数の可動体とを含み、
前記各可動体は、前記誘電体線路の一部分を成す誘電体線路形成状態と、誘電体線路非形成状態とにわたって変位可能に構成されることを特徴とする誘電体線路形成装置。
【請求項２】
前記各可動体を前記誘電体線路形成状態と前記誘電体線路非形成状態とにわたって変位駆動する駆動源をさらに含み、前記制御手段は前記駆動源を駆動制御することを特徴とする請求項１記載の誘電体線路形成装置。
【請求項３】
前記制御手段は、前記回路形成部をフィルタ回路およびカプラの少なくともいずれか１つの誘電体線路形状を変更するように制御することを特徴とする請求項１または２に記載の誘電体線路形成装置。
【請求項４】
離隔して配設される複数の導電体層と協働して誘電体線路を形成し得るピン構造であって、前記誘電体線路を成す誘電体線路形成状態と、誘電体線路非形成状態とにわたって変位可能に構成されることを特徴とするピン構造。
【請求項５】
離隔して配設される一対の導電体層と、
導体から成り、前記一対の導電体層の少なくとも一方に形成された孔を通して、前記導電体層の厚み方向に変位可能に配設される複数の制御ピンと、
該制御ピンの厚み方向の変位位置を制御する制御手段とを含み、
該制御手段は、前記厚み方向の変位位置が制御された前記制御ピンと前記一対の導電体層とによって、ＨガイドまたはＮＲＤガイドを形成することを特徴とする高周波回路。
【請求項６】
誘電体線路を形成するための誘電体線路形状を変更可能な回路形成部と、
該回路形成部の誘電体線路形状を所期情報に基づいて変更するように制御する制御手段とを具備し、
前記回路形成部は、一つの導電体層と、該導電体層と協働して誘電体線路を形成し得る複数の可動体とを含み、
該各可動体は、前記誘電体線路の一部分を形成する誘電体線路形成状態と、誘電体線路非形成状態とにわたって変位可能に構成されることを特徴とする誘電体線路形成装置。
【請求項７】
前記各可動体を前記誘電体線路形成状態と前記誘電体線路非形成状態とにわたって変位駆動する駆動源をさらに含み、前記制御手段は前記駆動源を駆動制御することを特徴とする請求項６記載の誘電体線路形成装置。
【請求項８】
前記制御手段は、前記回路形成部をパワーデバイダ、フィルタ回路およびカプラの少なくともいずれか１つの誘電体線路形状に変更するように制御することを特徴とする請求項６または７に記載の誘電体線路形成装置。
【請求項９】
一つの導電体層と協働して誘電体線路を形成し得るピン構造であって、前記誘電体線路を成す誘電体線路形成状態と誘電体線路非形成状態とにわたって変位可能に構成されることを特徴とするピン構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体線路形成装置、ピン構造および高周波回路に関し、たとえばフィルタ回路、カプラーなどの高周波回路部品に好適に適用される技術に関する。
【背景技術】
【０００２】
近年ソフトウェア無線の研究が盛んに行われている（特許文献１〜５参照）。たとえば携帯端末の既存のソフトウェアを入れ替えてコンフィグレーションを変えることで、該携帯端末をカーナビゲーション装置、地上波のテレビ受信端末など、マルチモードに変え得る。このソフトウェア無線の技術を具現化するために、フィールドプログラマブルゲートアレー（略称ＦＰＧＡ）の大規模化、デジタルシグナルプロセッサー（略称ＤＳＰ）の高速化、リコンフィギュラブルプロセッサー（略称ＲＣＰ）の実用化、Ａ／Ｄ（アナログ／デジタル）・Ｄ／Ａ（デジタル／アナログ）コンバーターの高速化、データ転送インターフェースの高速化の進歩が大きく貢献している（たとえば非特許文献１，２参照）。
【０００３】
ソフトウェア無線の実用化に関しては、特にＦＰＧＡの寄与するところが大きく、その核となる技術となっている。しかし、ＦＰＧＡはデジタル化された信号をプロクラマブルな回路により処理自体を自在に変えることで、様々な変復調処理に対応できるようにしたものであり、その前提として、無線部に関しては広帯域であることが要求されている。
【０００４】
しかし、これに必要な広帯域アンテナや、フィルタの中心周波数および通過帯域のプログラムブル化は困難であるため、フィルタバンクを用意して必要に応じて複数のフィルタを切替える必要がある。またダイレクトコンバージョン方式なども検討されている（非特許文献１，２参照）。
【０００５】
【特許文献１】特許第３６８６７３６号公報
【特許文献２】特許第３４３９９７３号公報
【特許文献３】特許第３５１７０９７号公報
【特許文献４】特開平１１−２８４４０９号公報
【特許文献５】特許第３４２０４７４号公報
【非特許文献１】沖テクニカルレビュー  2005年10月／第204号Vol.72 No.4 P80-85
【非特許文献２】信学技報  IE ICE Technical Report ED2005-116,OME2005-42(2005-09) P45-50
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来技術では、無線部つまりアンテナ、フィルタなどの高周波回路部品に関しては、通過帯域が限定されているかまたは数種類搭載して選択的に用いられる。通過帯域が限定されている無線部については、マルチモードに変え得るソフトウェア無線を実現できない。高周波回路部品を数種類搭載して選択的に用いる無線部については、高周波回路部品の構造が大形化および複雑化するので、汎用性に欠ける。
【０００７】
ダイレクトコンバージョン方式を適用する技術では、次のような問題がある。送信側では、信号処理部から送られたデジタル信号をアナログ信号に変換し、その信号を広帯域にわたって所望の無線周波数へアップコンバートする機能が必要である。受信側では、周波数変換部において、高いレベルの信号が所望の帯域内に複数入力された場合、ダイナミックレンジが低下する問題、およびミキサの非直線ひずみが発生する問題がある。
【０００８】
本発明の目的は、回路部の最適化を図ることができ、汎用性の高い誘電体線路形成装置、ピン構造および高周波回路を提供することである。
【課題を解決するための手段】
【０００９】
本発明は、誘電体線路を形成するための誘電体線路形状を変更可能な回路形成部と、
該回路形成部の誘電体線路形状を所期情報に基づいて変更するように制御する制御手段とを具備し、
前記回路形成部は、離隔して配設される一対の導電体層と、該導電体層と協働して誘電体線路を形成し得る複数の可動体とを含み、
前記各可動体は、前記誘電体線路の一部分を成す誘電体線路形成状態と、誘電体線路非形成状態とにわたって変位可能に構成されることを特徴とする誘電体線路形成装置である。
【００１１】
また本発明は、前記各可動体を前記誘電体線路形成状態と前記誘電体線路非形成状態とにわたって変位駆動する駆動源をさらに含み、前記制御手段は前記駆動源を駆動制御することを特徴とする。
【００１２】
また本発明は、前記制御手段は、前記回路形成部をフィルタ回路およびカプラの少なくともいずれか１つの誘電体線路形状を変更するように制御することを特徴とする。
【００１３】
また本発明は、離隔して配設される複数の導電体層と協働して誘電体線路を形成し得るピン構造であって、前記誘電体線路を成す誘電体線路形成状態と、誘電体線路非形成状態とにわたって変位可能に構成されることを特徴とするピン構造である。
【００１４】
また本発明は、離隔して配設される一対の導電体層と、
導体から成り、前記一対の導電体層の少なくとも一方に形成された孔を通して、前記導電体層の厚み方向に変位可能に配設される複数の制御ピンと、
該制御ピンの厚み方向の変位位置を制御する制御手段とを含み、
該制御手段は、前記厚み方向の変位位置が制御された前記制御ピンと前記一対の導電体層とによって、ＨガイドまたはＮＲＤガイドを形成することを特徴とする高周波回路である。
【００１５】
また本発明は、誘電体線路を形成するための誘電体線路形状を変更可能な回路形成部と、
該回路形成部の誘電体線路形状を所期情報に基づいて変更するように制御する制御手段とを具備し、
前記回路形成部は、一つの導電体層と、該導電体層と協働して誘電体線路を形成し得る複数の可動体とを含み、
該各可動体は、前記誘電体線路の一部分を形成する誘電体線路形成状態と、誘電体線路非形成状態とにわたって変位可能に構成されることを特徴とする誘電体線路形成装置である。
【００１６】
また本発明は、前記各可動体を前記誘電体線路形成状態と前記誘電体線路非形成状態とにわたって変位駆動する駆動源をさらに含み、前記制御手段は前記駆動源を駆動制御することを特徴とする。
【００１７】
また本発明は、前記制御手段は、前記回路形成部をパワーデバイダ、フィルタ回路およびカプラの少なくともいずれか１つの誘電体線路形状に変更するように制御することを特徴とする。
【００１８】
また本発明は、一つの導電体層と協働して誘電体線路を形成し得るピン構造であって、前記誘電体線路を成す誘電体線路形成状態と誘電体線路非形成状態とにわたって変位可能に構成されることを特徴とするピン構造である。
【発明の効果】
【００１９】
本発明によれば、制御手段は、回路形成部の誘電体線路形状を所期情報に基づいて変更するので、回路形成部を自在にかつ簡単に変更することができる。複数種類の高周波回路部品を選択的に用いる従来技術に比べて、構造の簡単化および回路形成部の最適化を図ることが可能となる。したがって汎用性の高い誘電体線路形成装置を実現することができる。
【００２０】
また、誘電体線路形成装置は、一対の導電体層と複数の可動体とで協働して誘電体線路を形成し得る。各可動体を誘電体線路形成状態と誘電体線路非形成状態とにわたって変位させることで、回路形成部を自在にかつ簡単に変更することが可能となる。
【００２１】
また本発明によれば、制御手段は、駆動源を駆動制御することで、各可動体を誘電体線路形成状態と誘電体線路非形成状態とにわたって変位駆動する。このように誘電体線路形状を変更することができる。
【００２２】
また本発明によれば、回路形成部はフィルタ回路およびカプラの少なくともいずれか１つの誘電体線路形状に変更される。このように誘電体線路形成装置の汎用性を高めることができる。
【００２３】
また本発明によれば、ピン構造は、離隔して配設される複数の導電体層と協働して誘電体線路を形成し得る。つまりピン構造は誘電体線路形成状態に変位させることで、該ピン構造を誘電体線路とすることができる。回路形成部の最適化を図ることが可能となるピン構造を実現することができる。
【００２４】
また本発明によれば、制御手段は、制御ピンの変位位置を制御することで、厚み方向の変位位置が制御された制御ピンと一対の導電体層とによって、Ｈガイドまたは非放射性誘電体線路（略称ＮＲＤガイド：Nonradiative Dielectric Waveguide）を形成することができる。ＮＲＤガイドの導体板間隔は、一対の導電体層の間隔によって予め規定され、誘電体ストリップの厚さは制御ピンの変位方向に直交する方向の寸法によって種々規定される。したがって制御ピンの変位位置を制御することで、汎用性の高い高周波回路を実現することができる。
【００２５】
また本発明によれば、一つの導電体層と複数の可動体とで協働して誘電体線路を形成し得る、各可動体を誘電体線路形成状態と誘電体線路非形成状態とにわたって変位させることで、回路形成部を自在にかつ簡単に変更することが可能となる。特に、二つの導電体層を含む構造に比べて、構造を簡単化できる。伝播する電界の向きは導体に対して、垂直でも水平でも使うことができるので、誘電体線路形成装置の汎用性をさらに高めることができる。
【００２６】
また本発明によれば、制御手段は、駆動源を駆動制御することで、各可動体を誘電体線路形成状態と誘電体線路非形成状態とにわたって変位駆動する。このように誘電体線路形状を変更することができる。
【００２７】
また本発明によれば、回路形成部はパワーデバイダ、フィルタ回路およびカプラの少なくともいずれか１つの誘電体線路形状に変更される。このように誘電体線路形成装置の汎用性を高めることができる。
【００２８】
また本発明によれば、ピン構造は、一つの導電体層と協働して誘電体線路を形成し得る。つまりピン構造は誘電体線路形成状態に変位させることで、該ピン構造群を誘電体線路とすることができる。回路形成部の最適化を図ることが可能となるピン構造を実現することができる。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照しながら本発明を実施するための形態を、複数の形態について説明する。各形態で先行する形態で説明している事項に対応している部分には同一の参照符を付し、重複する説明を略する場合がある。構成の一部のみを説明している場合、構成の他の部分は、先行して説明している形態と同様とする。実施の各形態で具体的に説明している部分の組合せばかりではなく、特に組合せに支障が生じなければ、実施の形態同士を部分的に組合せることも可能である。本実施形態に係る可変高周波回路は、パワーデバイダ、カプラ、フィルタ回路などの複数の高周波回路部品に適用される。以下の説明は、可変高周波回路の制御方法の説明および、制御ピンのピン構造の説明をも含む。
【００３０】
図１は、本発明の第１の実施形態に係る可変高周波回路形成部３を表す斜視図である。図２は、制御ピン２の駆動部の要部を、ピン出退方向を含む仮想一平面で切断して見た断面図である。図３は、第１の実施形態に係る可変高周波回路１の電気的構成を表すブロック図である。第１の実施形態に係る可変高周波回路１を、「第１高周波回路１」と称す。第１高周波回路１は、回路形成部としての可変高周波回路形成部３と、制御手段としての高周波回路制御部４とを含む。可変高周波回路形成部３は、誘電体線路を形成するための誘電体線路形状を変更可能な回路形成部である。高周波回路制御部４は、回路形成部の誘電体線路形状を所期情報に基づいて変更するように制御する。先ず可変高周波回路形成部３について説明する。
【００３１】
可変高周波回路形成部３は、可変高周波回路部５と、複数の制御ピン２（可動体に相当する）とを有する。前記制御ピン２を制御誘電体という場合がある。可変高周波回路部５は、第１および第２導電体層６，７を含む。第１および第２導電体層６，７は、誘電体線路の一部を成す一対の導電体層であり、所定間隔ａ離隔して平行に配設されている。これら導電体層６，７はたとえば平面視矩形状に形成されている。第１および第２導電体層６，７の厚み方向をＺ方向と定義し、第１導電体層６の一辺に平行な方向をＸ方向と定義する。ＸおよびＺ方向に直交する第１導電体層６の他辺に平行な方向をＹ方向と定義する。図１において、Ｘ，Ｙ，Ｚ方向をそれぞれ矢符Ｘ，Ｙ，Ｚで表記する。Ｘ方向およびＹ方向を含む仮想一平面を、「ＸＹ平面」と称す。第１高周波回路１またはその一部をＺ方向に見ることを、「平面視」と称す。
【００３２】
第２導電体層７には、制御ピン２を変位させるための複数の貫通孔７ａが形成され、これら複数の貫通孔７ａは、第２導電体層７のＸＹ平面に沿って、Ｘ方向一定間隔おきでかつＹ方向一定間隔おきに配設されている。制御ピン２と貫通孔７ａとが一対一に対応するように構成されている。第２導電体層７の各貫通孔７ａは、後述する制御ピン２の形状に対応するように矩形孔形状に形成されている。ただし各貫通孔７ａは各制御ピン２に対し、制御ピン２を円滑に変位可能にルーズに形成されている。
【００３３】
複数の制御ピン２は、第１および第２導電体層６，７と協働して誘電体線路を形成し得るものである。各制御ピン２は、誘電体線路のいわゆる誘電体ストリップの一部分を成すダウン状態と、アップ状態とにわたって変位可能に構成されている。前記ダウン状態（図２、Ｚ１参照）とは、誘電体線路の一部分を成すＺ方向一方に下降した誘電体線路形成状態と同義であり、前記アップ状態（図２、Ｚ２参照）とは、誘電体線路の一部分を成さないＺ方向他方に上昇した誘電体線路非形成状態と同義である。各制御ピン２は誘電体から成り、Ｚ方向に延びる四角柱に形成されている。各制御ピン２のＺ方向長さは、第１導電体層６，第２導電体層７間の所定間隔ａよりも所定小距離長くなるように形成されている。前記ダウン状態において、その制御ピン２の長手方向一端部２ａは第１導電体層６に当接し、かつ該制御ピン２の長手方向他端部２ｂが第２導電体層７の一表面部からやや突出する。前記アップ状態において、その制御ピン２の長手方向一端部２ａは第１導電体層６から離隔するとともに第２導電体層７のたとえば一表面に面一状になる。ただし必ずしも面一状に限定されるものではない。
【００３４】
複数の制御ピン２をＸＹ平面に沿って連続的にダウン状態にすると、第１および第２導電体層６，７間に誘電体が形成された導波路いわゆるＨガイドとなる。また第１および第２導電体層６，７間の所定間隔ａを信号波長λの１／２以下に狭くすると、空気領域では遮断状態となり信号波は存在できない。これに対し、誘電体内では波長が短縮するので、前記遮断状態が解除され、信号波は伝播できるようになる。いわゆる非放射性誘電体線路（略称ＮＲＤガイド：Nonradiative Dielectric Waveguide）が形成できる。
【００３５】
前記第２導電体層７に形成される複数の貫通孔７ａは、ＸＹ平面に沿ってメッシュ状になっているが、この貫通孔７ａの間隔は、伝播する電磁波の波長に比べて充分に小さく（前記波長の１／２未満、望ましくは前記波長の１／４以下）なっている。したがって、この貫通孔７ａから電磁波が漏れて伝播することはない。換言すれば、ＸまたはＹ方向に隣接する制御ピン２同士の距離であって、隣り合う制御ピン２の横断面の中心間距離δを、波長の１／２未満、望ましくは前記波長の１／４以下に規定することで、貫通孔７ａから電磁波が漏れて伝播することを防止することができる。この性質を利用して、第１導電体層６、第２導電体層７およびダウン状態の複数の制御ピン２で、Ｈガイド又はＮＲＤガイドの誘電体線路を形成し得る。しかも制御ピン２の状態をアップ状態にするかダウン状態にするかで、形成する誘電体線路形状を自在に変更可能になっている。
【００３６】
本実施形態では、各制御ピン２を四角柱に形成しているが四角柱だけに限定されるものではなく、円柱または四角柱以外の多角柱、具体的には三角柱、五角柱などに形成することも可能である。可変高周波回路において、複数の制御ピン２を複数種類の多角柱で構成することも可能であり、円柱および多角柱で構成してもよい。制御ピンを円柱で構成するほうが、角柱で構成するよりも導波路の曲線を形成しやすく多種多様な構造に対応することができ、汎用性を高めることができる。
【００３７】
制御ピン２の長手方向一端部２ａには導体層が形成されており、アップ状態の時に第２導電体層７と面一になるのが好ましい。これにより、各制御ピン２のアップ状態において、各制御ピン２の長手方向一端部２ａを第２導電体層７の一表面に面一状にする、換言すれば、各制御ピン２の長手方向一端部２ａが第２導電体層７の貫通孔７ａに蓋をして閉塞状態を実現し得るので、導体部での伝送損失を極力小さくすることができる。また、後述のピストン１２の上面、内部、下面の少なくともいずれかに導体層が形成されているのが好ましい。これにより、制御ピン２のダウン状態にも同様に閉塞状態を実現し得る。
【００３８】
したがって、制御ピン２において、誘電体線路を成す誘電体線路形成状態であるダウン状態および誘電体線路を成さない誘電体線路非形成状態であるアップ状態のいずれの状態であっても、伝送損失を極力小さくすることができる。ピストン（シール部位）と導体層は同じ部位に形成されていなくてもよく、導体層が図に示す位置にあって、ピストン（シール部位）は制御ピンの上端面に設けられていてもよい（ピストンと導体層は別物）。
【００３９】
高周波回路制御部４について説明する。高周波回路制御部４は、回路パターン情報記憶部８と制御ピン駆動部９とを含み、これらは電気的に接続されている。回路パターン情報記憶部８には、誘電体線路を形成するための誘電体線路形状の情報、つまりパターン情報が格納される。当該第１高周波回路１に有線または無線などを通して送られるパターン情報ＰＤは、回路パターン情報記憶部８に一旦格納される。その情報を再現するように、回路パターン情報記憶部８は制御ピン駆動部９（制御誘電体駆動部）に信号を送る。制御ピン駆動部９は、駆動源としてのポンプモータ、流体圧シリンダ１０、配管１１および図示外の制御弁（配管等と称す）を含み、これらは配管接続されている。第２導電体層７には、流体圧シリンダ１０のシリンダ本体１０Ａが固着されている。
【００４０】
流体圧シリンダ１０は、前記シリンダ本体１０Ａと、制御ピン２の長手方向他端部２ｂに一体的に固着されるピストン１２とを備えている。この流体圧シリンダ１０の作動流体はたとえばガスまたはオイルが適用される。作動流体としてガスを適用した場合には、オイルを適用する場合に比べて第１高周波回路１の軽量化を図ることができ、該第１高周波回路１を含む機器の携帯性向上を図ることができる。回路パターン情報記憶部８から制御ピン駆動部９に送られる信号に基づいて、駆動源から配管１１等を介してシリンダ本体１０Ａ内に作動流体を注入することで、シリンダ本体１０Ａ内に正圧をかけてピストン１２つまり制御ピン２をアップ状態からダウン状態に押し出す。
【００４１】
逆に前記信号に基づいて、シリンダ本体１０Ａ内の作動流体を吸引することで、シリンダ本体１０Ａ内に負圧をかけて制御ピン２をダウン状態からアップ状態に変位する構造になっている。その結果、各制御ピン２がアップ状態またはダウン状態となり、変更された高周波回路が形成される。この高周波回路に入力される高周波信号（略称ＲＦ信号：
Radio Frequency信号）は、可変高周波回路部５でたとえばフィルタ処理などがされた後
出力される。ただし前記フィルタ処理に限定されるものではない。
【００４２】
本実施形態では、シリンダ本体１０Ａ内に負圧をかけて制御ピン２をアップ状態に変位しているが、この形態に限定されるものではない。たとえばシリンダ本体１０Ａ内にかける作動流体の圧力を開放すると、ダウン状態からアップ状態に制御ピン２を変位させるコイルばねから成る付勢手段を設けてもよい。ただし該コイルばねは、たとえば合成樹脂などの非金属によって形成する必要がある。この場合には、シリンダ本体１０Ａ内に負圧をかける本実施形態よりも、制御ピン２を迅速に変位させることができる。仮に配管途中などに作動流体の漏れがあったとしても、制御ピン２を確実にかつ迅速に変位させることが可能となる。各制御ピン２を、モータおよび該モータ軸固着のカム、前述の付勢手段などを用いてアップ状態とダウン状態とにわたって変位可能に制御することも可能である。この場合にも、本実施形態と同様の効果を奏する。
【００４３】
図４は、回路パターンを表す平面図であり、図４（ａ）は、カプラの機能を有するように制御ピン２が配設された回路パターンを表す平面図、図４（ｂ）は結合のギャップを図４（ａ）の回路パターンよりも広げた回路パターンを表す平面図である。制御ピン２は、Ｘ方向およびＹ方向に一定間隔おきに配設され、白抜きの四角は前記誘電体線路を形成しないアップ状態の制御ピン２を、黒四角は誘電体線路を形成するダウン状態の制御ピン２を表している。図４（ａ）に示す誘電体線路形状である回路パターンはたとえばデフォルトで規定されている。図４（ａ）に示す回路パターン情報は、回路パターン情報記憶部８に格納されている。操作者の操作指令によって、回路パターン情報記憶部８は制御ピン駆動部９に信号を送り、制御ピン駆動部９は駆動源を駆動制御する。これによってシリンダ本体１０Ａ内に正圧または負圧がかかり、制御ピン２をアップ状態またはダウン状態に変位し、図４（ａ）に示す回路パターンを得る。
【００４４】
図４（ｂ）に示すように、図４（ａ）の回路パターンから、結合のギャップＧＰを広げた構造にすることも可能である。このように結合ギャップＧＰを調整することによって、電力の分配比がずれ、いわゆるパワーデバイダを形成することができる。該パワーデバイダを実現するパワーデバイダ用パターン情報も、回路パターン情報記憶部８に格納されている。操作者の操作指令によって、回路パターン情報記憶部８は制御ピン駆動部９に信号を送り、制御ピン駆動部９は前記パワーデバイダ用パターン情報に基づいて駆動源を駆動制御する。これによって、図４（ｂ）に示す回路パターンを得る。
【００４５】
図５は、回路パターンを表す平面図であり、図５（ａ）は、直線的な誘電体線路構造の回路パターンを表す平面図、図５（ｂ）は、フィルタ機能を持たせた回路パターンを表す平面図である。本実施形態では、たとえばデフォルトで格納される図５（ａ）に示す回路パターンから、操作者の操作指令によって、フィルタ機能を持たせた回路パターン（フィルタ回路）に変化させることができる。たとえばＸおよびＹ方向に予め定める間隔おきに制御ピン２をダウン状態に変位することで、フィルタ回路を容易にかつ迅速に実現することができる。予め定める制御ピン２をアップ状態またはダウン状態に変位させることで、この回路パターンは自在に変化することができるので、そのフィルタ機能の中心周波数特性および通過帯域までも自在に変更することができる。
【００４６】
以上説明した第１高周波回路１によれば、高周波回路制御部４は、可変高周波回路形成部３の誘電体線路形状をパターン情報（所期情報に相当）に基づいて変更するので、可変高周波回路形成部３を自在にかつ簡単に変更することができる。複数種類の高周波回路部品を選択的に用いる従来技術に比べて、構造の簡単化および可変高周波回路形成部３の最適化を図ることが可能となる。したがって汎用性の高い高周波回路を実現することができる。
【００４７】
第１高周波回路１によれば、離隔して配設される第１および第２導電体層６，７と、複数の制御ピン２とで協働して誘電体線路を形成し得る。各制御ピン２をダウン状態とアップ状態とにわたって変位させることで、可変高周波回路形成部３を自在にかつ簡単に変更することが可能となる。可変高周波回路形成部３は、パワーデバイダ、フィルタ回路およびカプラの少なくともいずれか１つの誘電体線路形状に変更される。このように第１高周波回路１の汎用性を高めることができる。
【００４８】
図６は、第２の実施形態に係る可変高周波回路１Ａの電気的構成を表すブロック図である。第２の実施形態に係る可変高周波回路１Ａを、「第２高周波回路１Ａ」と称す。第２高周波回路１Ａは、回路形成部としての第２可変高周波回路形成部３Ａと、制御手段としての第２高周波回路制御部４Ａとを含む。第２可変高周波回路形成部３Ａは、第２可変高周波回路部５Ａと、複数の制御ピン２とを有する。第２可変高周波回路部５Ａには、該第２可変高周波回路部５Ａで処理された高周波信号を検出するための特性検出ポート１８が形成されている。該特性検出ポート１８から出力される高周波信号の一部を、後述するＲＦ特性測定部１９（ＲＦ：Rad io Frequency）に入力する。
【００４９】
第２高周波回路制御部４Ａは、ＲＦ特性測定部１９と、回路パターン生成部２０と、回路パターン情報記憶部８と、制御ピン駆動部９とを含み、これらは電気的に接続されている。前記特性検出ポート１８から出力される（最終的に出力される）高周波信号を、ＲＦ特性測定部１９に入力する。ここで、所望のＲＦ信号が出力されているか否か判断すべく測定する。この測定結果を表す情報を回路パターン生成部２０に送り、該回路パターン生成部２０は、第２可変高周波回路部５Ａで処理された高周波信号が所望の特性が得られるように処理されているか否かを判断し、それを修正する機能を有する。
【００５０】
回路パターン生成部２０は、記憶手段としてのメモリ２１を備え、そのメモリ２１には、所望の特性が得られるように処理されているか否かを判断する判断基準となる基準データが格納されている。メモリ２１には、測定結果を表す情報が一時的に記憶され、この情報と基準データとが比較に供される。その情報は、回路パターン情報記憶部８に一旦格納される。その情報を再現するように、回路パターン情報記憶部８は制御ピン駆動部９に信号を送る。このように第２可変高周波回路部５Ａで処理されるべき高周波信号を簡単にかつ確実に修正することが可能となる。このフィードバック制御を繰り返し実行することで、第２可変高周波回路部５Ａで所期高周波信号を出力し得る。
【００５１】
たとえば図４に示すカプラ構造を、測定したい機能ブロックの出力信号付近に形成しておき、主信号を大きく乱さない程度に分波させて、特性検出ポート１８に出力させることも可能である。これによって必要な機能ブロックだけを測定することができる。したがって全ての機能ブロックを測定する場合に比べて、中央演算処理装置（略称ＣＰＵ：
Central Processing Unit）などの処理負荷を軽減することができる。その他第１高周波
回路１と同様の作用、効果を奏する。
【００５２】
図７は、回路パターン生成部２０での処理フローを表すフローチャートである。図６も参照しつつ説明する。特に記載しない限り、本処理の制御主体は回路パターン生成部２０である。たとえば第２高周波回路１Ａの図示外の主電源を投入する条件で本処理フローが開始する。開始後ステップａ１に移行し、初期の誘電体線路形状である初期パターンを設定する。次にステップａ２に移行して、特性検出パターンを設定する。次にステップａ３に移行して、基準データと検出されたデータとを比較するため、特性検出ポート１８からの特性検出を取得（終了）したか否かを判断する。「否」との判断でステップａ２に戻る。
【００５３】
前記特性検出が終了したとの判断で、ステップａ４に移行する。このステップａ４において、測定結果である対象データ（たとえば中心周波数など）と、メモリ２１に格納される基準データとを比較し、該中心周波数でよいか否かを判断する。「否」との判断でステップａ５に移行し、ステップａ４における比較結果に基づいて、回路パターン情報記憶部８を介して制御ピン駆動部９に信号を送り、制御ピン２を調整する。その後ステップａ２に戻る。ステップａ４において、前記中心周波数でよいとの判断で、本フローを終了する。本実施形態では、対象データとして中心周波数を適用しているが、必ずしも中心周波数だけに限定されるものではない。複数の対象データを基準データと比較する工程（ステップ）を直列的に付加したフローチャートにすることも可能である。
【００５４】
以上説明したように、ステップａ４のステップにおいて、測定結果である情報と基準データとを比較する。測定結果が当該回路パターンの条件を満たさないつまりＮＧであると判断されると、ステップａ５のステップにおいて調整したうえでステップａ２に戻る。このようなフィードバック制御を繰り返し実行することで、第２可変高周波回路部５Ａで所期高周波信号を高精度に出力することができる。
【００５５】
本実施形態では、第２導電体層７のＸＹ平面全体に複数の制御ピン２が配設されるが、第２導電体層７のＸＹ平面のうちの要部だけに複数の制御ピン２を配設することも可能である。この場合には、可変高周波回路形成部３Ａの構造を簡単化できるうえ、制御ピン２を変位させる制御系を簡単化できる。制御ピン２を変位させるための貫通孔を、第１および第２導電体層に形成する場合もある。この場合には、シリンダ本体の一部で第１および第２導電体層を保持することができ、高周波回路の剛性強度を高めることができる。第１導電体層に複数の貫通孔を形成する分、第１導電体層の軽量化を図ることが可能となる。      
【００５６】
誘電体線路形成装置を、前述したフィルタ回路などの高周波回路部品以外の高周波回路部品にも適用し得る。本実施形態では、誘電体線路形成装置を高周波回路に適用しているが、低周波回路に適用することも可能である。この場合、構造の簡単化および可変低周波回路形成部の最適化を図ることが可能となる。したがって汎用性の高い低周波回路を実現できる。本発明の実施の他の形態として、たとえばユーザの要求に応じて、複数の制御ピンをアップ状態またはダウン状態に制御して以後全制御ピンを変位不可能に固着した所望の高周波回路を提供する場合もある。この場合には、複数種類の高周波回路部品を準備しておく必要がなく、それ故、高周波回路の汎用性を高めることができる。その他、本発明の趣旨を逸脱しない範囲において種々の変更を付加した形態で実施することも可能である。
【００５７】
図８は、本発明の第３の実施形態に係る可変高周波回路形成部３Ｂを表す斜視図である。図９は、制御ピン２Ａの駆動部の要部を、ピン出退方向を含む仮想一平面で切断してみた断面図である。図１０は、第３の実施形態に係る可変高周波回路１Ｂの電気的構成を表すブロック図である。第３の実施形態に係る可変高周波回路１Ｂを「第３高周波回路１Ｂ」と称す。第３高周波回路１Ｂは、回路形成部としての第３可変高周波回路形成部３Ｂと、制御手段としての第３高周波回路制御部４Ｂとを含む。第３可変高周波回路形成部３Ｂは、誘電体線路を形成するための誘電体線路形状を変更可能な回路形成部である。第３高周波回路制御部４Ｂは、第３可変高周波回路形成部３Ｂの誘電体線路形状を所期情報に基づいて変更するように制御する。先ず第３可変高周波回路形成部３Ｂについて説明する。
【００５８】
第３可変高周波回路形成部３Ｂは、第３可変高周波回路部５Ｂと、複数の制御ピン２Ａ（可導体に相当する）とを有する。第３可変高周波回路形成部３Ｂは、導電体層６Ａを含む。本実施形態で形成される誘電体線路はいわゆるイメージ線路であり、イメージ線路を形成する金属板は本実施形態では導電体層６Ａに相当し、誘電体線路は本実施形態では制御ピン２Ａ群で形成される。この導電体層６Ａはたとえば平面視矩形状に形成されている。
【００５９】
導電体層６Ａには、制御ピン２Ａを変位させるための複数の貫通孔６ａが形成され、これら複数の貫通孔６ａは、導電体層６ＡのＸＹ平面に沿って、Ｘ方向一定間隔おきでかつＹ方向一定間隔おきに配設されている。制御ピン２Ａと貫通孔６ａとが一対一に対応するように構成されている。導電体層６Ａの各貫通孔６ａは、後述する制御ピン２Ａの形状に対応するように矩形孔形状に形成されている。ただし各貫通孔６ａは各制御ピン２Ａに対し、制御ピン２Ａを円滑に変位可能にルーズに形成されている。
【００６０】
複数の制御ピン２Ａは、導電体層６Ａと協働して誘電体線路を形成し得るものである。各制御ピン２Ａは、イメージ線路の誘電体線路の一部分を成すアップ状態と、ダウン状態とにわたって変位可能に構成されている。前記アップ状態（図９、Ｚ１参照）とは、誘電体線路の一部分を成すＺ方向一方に上昇した誘電体線路形成状態と同義であり、前記ダウン状態（図９、Ｚ２参照）とは、誘電体線路を成さないＺ方向他方に下降した誘電体線路非形成状態と同義である。各制御ピン２Ａは誘電体から成り、Ｚ方向に延びる四角柱に形成されている。各制御ピン２ＡのＺ方向長さおよび、誘電体線路を形成する制御ピン２Ａ群の幅は所望の周波数帯域に応じて決定される。この周波数帯域は制御ピン２Ａの比誘電率にも関係する。
【００６１】
ところで金属壁に、誘電体線路を伝播する電磁波の波長の１／２未満の孔が開いていても、この孔から電磁波が漏れて伝播することはない。したがって、導電体層６Ａに形成された貫通孔６ａの大きさを信号波長の１／２未満に規定することで、導電体層６Ａから電磁波が漏れて伝播することはなく、イメージ線路の金属板として機能する。そして、誘電体制御ピン２Ａの変位位置をアップ状態にするかダウン状態にするかで、形成する誘電体線路構造を自在に形成または変形可能になっている。
【００６２】
本実施形態では、各制御ピン２Ａを四角柱に形成しているが四角柱だけに限定されるものではなく、円柱または四角柱以外の多角柱、具体的には三角柱、五角柱などに形成することも可能である。各制御ピン２Ａを円柱に形成した場合には、この円柱形状の制御ピン２Ａに対応する導電体層６Ａの貫通孔６ａを円筒孔に形成することができる。
【００６３】
本実施形態では、導電体層６ＡのＺ方向一方（矢符Ｚａにて表記する）には空気が介在しているが、必ずしもこの形態に限定されるものではない。導電体層６ＡのＺ方向一方に、図示外の誘電体が介在してもよい。該誘電体には、制御ピン２Ａの配設位置に対応する複数の孔が形成され、制御ピン２Ａの変位を妨げないようになっている。前記誘電体を挿入した場合には、導電体層６Ａと誘電体とでもって制御ピン２Ａを保持することができる。導電体層６Ａと誘電体とで制御ピン２Ａを保持することで、誘電体がない形態に比べて、第３可変高周波回路形成部３Ｂの剛性強度を高めることができる。該剛性強度を高めることで、制御ピン２Ａを円滑に変位させることができる。
【００６４】
第３高周波回路制御部４Ｂについて説明する。第３高周波回路制御部４Ｂは、回路パターン情報記憶部８と制御ピン駆動部９Ａとを含み、これらは電気的に接続されている。当該第３高周波回路１Ｂに有線または無線などを通して送られるパターン情報ＰＤは、回路パターン情報記憶部８に一旦格納される。その情報を再現するように、回路パターン情報記憶部８は制御ピン駆動部９Ａに信号を送る。制御ピン駆動部９Ａは、駆動源としてのポンプモータ、流体圧シリンダ１０、配管１１および図示外の制御弁(配管等と称す）を含み、これらは配管接続されている。導電体層６Ａには、流体圧シリンダ１０のシリンダ本体１０Ａが固着されている。
【００６５】
流体圧シリンダ１０の作動流体としてガスを適用した場合には、オイルを適用する場合に比べて、第３高周波回路１Ｂの軽量化を図ることができ、該第３高周波回路１Ｂを含む機器の携帯性向上を図ることができる。回路パターン情報記憶部８から制御ピン駆動部９Ａに送られる信号に基づいて、駆動源から配管等を介してシリンダ本体１０Ａ内に正圧をかけてピストン１２つまり制御ピン２Ａをダウン状態からアップ状態に押し出す。
【００６６】
逆に前記信号に基づいて、シリンダ本体１０Ａ内の作動流体を吸引することで、シリンダ本体１０Ａ内に負圧をかけて制御ピン２Ａをアップ状態からダウン状態に変位する構造になっている。その結果、各制御ピン２Ａがダウン状態またはアップ状態となり、変更された高周波信号が形成される。この高周波回路に入力される高周波信号（略称ＲＦ信号：Radio Frequency信号）は、第３可変高周波回路部５Ｂでたとえばフィルタ処理などがされた後出力される。ただし前記フィルタ処理に限定されるものではない。本実施形態でも、シリンダ本体１０Ａ内にかける作動流体の圧力を開放すると、アップ状態からダウン状態に制御ピン２Ａを変位させるコイルばねをシリンダ本体１０Ａと制御ピンの間に設けてもよい。この場合には、シリンダ本体１０Ａ内に負圧をかける本実施形態よりも、制御ピン２Ａを迅速に変位させることができる。仮に配管途中に作動流体の漏れがあったとしても、制御ピン２Ａを確実にかつ迅速に変位させることが可能となる。
【００６７】
図１１は、回路パターンを表す平面図であり、図１１（ａ）および（ｂ）は第１ポートＰｔ１から入力され第２ポートＰｔ２から出力される高周波信号の一部がカップリングして第４ポートＰｔ４へも出力される構造の回路パターンを表す平面図である。ただし、図１１（ａ）の状態は図１１（ｂ）の状態よりも、そのカップリング量が大きいときのパターンを示している。図１１（ａ）および図１１（ｂ）のカプラ用パターン情報は、回路パターン情報記憶部８に格納されている。操作者の操作指令によって、誘電体線路を形成する制御ピン２Ａの一部がアップ状態またはダウン状態に変位することで、図１１（ａ）に示す回路パターンと、図１１（ｂ）に示す回路パターンとにわたって容易にかつ迅速に切換え得る。
【００６８】
図１２は、回路パターンを表す平面図であり、図１２（ａ）は、第２ポートＰｔ２および第３ポートＰｔ３に電力が等分配される回路パターンを表す平面図、図１２（ｂ）は、第２ポートＰｔ２および第３ポートＰｔ３への電力の分配比がずれた回路パターンを表す平面図である。
【００６９】
制御ピン２Ａは、ＸおよびＹ方向に一定間隔おきに配設され、白抜きの四角は誘電体線路を形成しないダウン状態の制御ピン２Ａを、黒四角は誘電体線路を形成するアップ状態の制御ピン２Ａを表している。図１２（ａ）は、等分岐の処理を行うように制御ピン２Ａを配置するものである。この図１２（ａ）に示す誘電体線路形状である回路パターンはたとえばデフォルトで規定されている。第１ポートＰｔ１から入力された高周波信号は第２および第３ポートＰｔ２，Ｐｔ３に電力が等分配される。図１２（ａ）に示す等分岐の処理を行うパターン情報は、回路パターン情報記憶部８に格納されている。操作者の操作指令によって、回路パターン情報記憶部８は制御ピン駆動部９Ａに信号を送り、制御ピン駆動部９Ａは駆動源を駆動制御する。これによってシリンダ本体１０Ａ内に正圧または負圧がかかり、制御ピン２Ａをアップ状態またはダウン状態に変位し、図１２（ａ）に示す回路パターンを得る。
【００７０】
図１２（ｂ）に示すように、図１２（ａ）に示す回路パターンから、分岐直後の誘電体線路の幅を不均一にした構造にすることも可能である。このように分岐直後の誘電体線路の幅を不均一にすることによって、電力の分配比がずれ、いわゆるパワーデバイダを形成することができる。該パワーデバイダを実現するパワーデバイダ用パターン情報も、回路パターン情報記憶部８に格納されている。操作者の操作指令によって、回路パターン情報記憶部８は制御ピン駆動部９Ａに信号を送り、制御ピン駆動部９Ａは前記パワーデバイダ用パターン情報に基づいて駆動源を駆動制御する。これによって、図１２（ｂ）に示すパワーデバイダを得る。
【００７１】
図１２の例では、一つの分岐構造しかないが、可変高周波回路をＸＹ方向に大きくして多数の分岐構造を形成しアンテナの給電回路とすることで、その先に結合されたアンテナ素子への給電比率を自在に変化することができる。したがって放射パターンを自由に変化させることができる。その結果、サイドローブ制御が自在にできるアレーアンテナを形成することも可能となる。
【００７２】
図１３は、回路パターンを表す平面図であり、図１３（ａ）は、直線的な誘電体線路構造の回路パターンを表す平面図、図１３（ｂ）は、フィルタ機能を持たせた回路パターンを表す平面図である。本実施形態では、たとえばデフォルトで格納される図１３（ａ）に示す回路パターンから、操作者の操作指令によって、フィルタ機能を持たせた回路パターン（フィルタ回路）に変化させることができる。たとえば、誘電体線路を図のような島状のパターンとし、それぞれの島で誘電体共振器となるようなサイズに形成し、当該島のピッチを調整する。このような状態を、予め定める制御ピン２Ａをアップ状態またはダウン状態に変位することで、フィルタ回路を容易にかつ迅速に実現することができる。予め定める制御ピン２Ａをアップ状態またはダウン状態に変位させることで、この回路パターンは自在に変化することができるので、そのフィルタ機能の中心周波数特性および通過帯域までも自在に変更することができる。
【００７３】
図１４は、独立した誘電体線路Ａ、Ｂを含む回路パターン等を表す図であり、図１４（ａ）は回路パターンを表す平面図、図１４（ｂ）は、この回路パターンのときのシミュレーション結果を示す図である。図１４（ａ）において、制御ピン２Ａの白四角はダウン状態、黒四角はアップ状態で誘電体線路を形成していることを示す。このときの、制御ピン２ＡのＸおよびＹ方向のサイズは、０．６ｍｍ×０．６ｍｍ、そのピッチはＸおよびＹ方向ともに０．８ｍｍである。アップ状態の制御ピン２Ａの導体層６Ａからの高さつまりＺ方向寸法は３．０ｍｍであり、その比誘電率は９．０である。図１４（ｂ）、S21の値が示すようにポート１から入力された信号はほとんどポート２から出力され、誘電体線路Ｂのポート３およびポート４からは出力されていないことがわかる。制御ピン２Ａを様々なパターンに制御することによって、誘電体線路Ａから誘電体線路Ｂのポート４への結合量を自在に変更することができる。
【００７４】
図１５は、独立した誘電体線路ＡおよびＢを含む回路パターン等を表す図であり、図１５（ａ）は回路パターンを表す平面図、図１５（ｂ）は、この回路パターンのときのシミュレーション結果を示す図である。制御ピン２Ａのサイズおよびピッチは図１４と同じ値に規定されている。図１５（ａ）に示す回路パターンの場合、図１５（ｂ）に示すように、誘電体線路Ａのポート１から入力された信号は、その多くが、ポート２から出力されているが、誘電体線路Ｂのポート４にも結合し、30ＧＨｚにおいて約-11ｄＢ結合していることが分かる。一方ポート３への結合は-20ｄＢ以下であり、ほとんど結合していない。これはすなわち、方向性結合器となっていることを意味する。制御ピン２Ａを様々なパターンに制御することによって、誘電体線路Ａから誘電体線路Ｂのポート４への結合量を自在に変更することができる。
【００７５】
図１６は、独立した誘電体線路ＡおよびＢを含む回路パターン等を表す図であり、図１６（ａ）は回路パターンを表す平面図、図１６（ｂ）は、この回路パターンのときのシミュレーション結果を示す図である。制御ピン２Ａのサイズおよびピッチは図１４と同じ値に規定されている。図１６（ａ）に示す回路パターンの場合、図１６（ｂ）に示すように、誘電体線路Ａのポート１から入力された信号は、ポート２から多く出力されているが、誘電体線路Ｂのポート４にも結合し、30ＧＨｚにおいて約-8ｄＢ結合していることが分かる。一方ポート３への結合は-20ｄＢ以下であり、ほとんど結合していない。これはすなわち、方向性結合器となっていることを意味する。本例では、制御ピン２Ａを様々なパターンに制御することによって、誘電体線路Ａから誘電体線路Ｂのポート４への結合量を自在に変更することができる。
【００７６】
以上説明した第３高周波回路１Ｂによれば、第３高周波回路制御部４Ｂは、第３可変高周波回路形成部３Ｂの誘電体線路形状をパターン情報（所期情報に相当）に基づいて変更するので、第３可変高周波回路形成部３Ｂを自在にかつ簡単に変更することができる。複数種類の高周波回路部品を選択的に用いる従来技術に比べて、構造の簡単化および第３可変高周波回路形成部３Ｂの最適化を図ることが可能となる。したがって汎用性の高い高周波回路を実現することができる。
【００７７】
第３高周波回路１Ｂによれば、導電体層６Ａと、複数の制御ピン２Ａとで協働して誘電体線路を形成し得る。各制御ピン２Ａをダウン状態とアップ状態とにわたって変位させることで、第３可変高周波回路形成部３Ｂを自在にかつ簡単に変更することが可能となる。第３可変高周波回路形成部３Ｂは、パワーデバイダ、フィルタ回路およびカプラの少なくともいずれか１つの誘電体線路形状に変更される。このように第３高周波回路１Ｂの汎用性を高めることができる。特に二つの導電体層を含む構造に比べて、構造を簡単化できる。伝播する電界の向きは導体に対して、垂直でも水平でも使うことができるので、誘電体線路形成装置の汎用性をさらに高めることができる。一つの導電体層６Ａを含んで構成されるので、制御ピン２Ａの挿入量を変えることが可能となる。該挿入量を変えることが可能になるので、たとえばカプラの結合量を前記挿入量に応じて変えることができる。また、二つの導電体層を含む構造の場合、その導体間隔で用いることのできる周波数範囲がある程度限定されるが、この一つの導電体層を含む構造の場合では、制御ピンの挿入量や幅により用いる周波数範囲を変更することができる。したがって汎用性の高い高周波回路を実現できる。
【００７８】
図１７は、第４の実施形態に係る可変高周波回路１Ｃの電気的構成を表すブロック図である。第４の実施形態に係る可変高周波回路１Ｃを、「第４高周波回路１Ｃ」と称す。第４高周波回路１Ｃは、回路形成部としての第４可変高周波回路形成部３Ｃと、制御手段としての第４高周波回路制御部４Ｃとを含む。第４可変高周波回路形成部３Ｃは、第４可変高周波回路部５Ｃと、複数の制御ピン２Ａとを有する。第４可変高周波回路部５Ｃには、該第４可変高周波回路部５Ｃで処理された高周波信号を検出するための特性検出ポート１８が形成されている。該特性検出ポート１８から出力される高周波信号の一部を、後述するＲＦ特性測定部１９（ＲＦ：Radio Frequency）に入力する。
【００７９】
第４高周波回路制御部４Ｃは、ＲＦ特性測定部１９と、回路パターン生成部２０と、回路パターン情報記憶部８と、制御ピン駆動部９Ａとを含み、これらは電気的に接続されている。前記特性検出ポート１８から出力される（最終的に出力される）高周波信号を、ＲＦ特性測定部１９に入力する。ここで、所望のＲＦ信号が出力されているか否か判断すべく測定する。この測定結果を表す情報を回路パターン生成部２０に送り、該回路パターン生成部２０は、第４可変高周波回路部５Ｃで処理された高周波信号が所望の特性が得られるように処理されているか否かを判断し、それを修正する機能を有する。
【００８０】
回路パターン生成部２０は記憶手段としてのメモリ２１を備え、このメモリ２１には、所望の特性が得られるように処理されているか否かを判断する判断基準となる基準データが格納されている。メモリ２１には、測定結果を表す情報が一時的に記憶され、この情報と基準データとが比較に供される。その情報は、回路パターン情報記憶部８に一旦格納される。その情報を再現するように、回路パターン情報記憶部８は制御ピン駆動部９Ａに信号を送る。このように第４可変高周波回路部５Ｃで処理されるべき高周波信号を簡単にかつ確実に修正することが可能となる。このフィードバック制御を繰り返し実行することで、第４可変高周波回路部５Ｃで所期高周波信号を出力し得る。
【００８１】
たとえば図１５（ａ）に示すカプラ構造を、測定したい機能ブロックの出力信号付近に形成しておき、主信号を大きく乱さない程度に分波させて、特性検出ポート１８に出力させることも可能である。これによって、必要な機能ブロックだけを測定することができる。したがって全ての機能ブロックを測定する場合に比べて、ＣＰＵなどの処理負荷を軽減することができる。その他第３高周波回路１Ｂと同様の作用、効果を奏する。
【００８２】
図１８は、回路パターン生成部２０での処理フローを表すフローチャートである。図１７も参照しつつ説明する。特に記載しない限り、本処理の制御主体は回路パターン生成部２０である。たとえば第４高周波回路１Ｃの図示外の主電源を投入する条件で本処理フローが開始する。開始後ステップｂ１に移行し、初期の誘電体線路形状である初期パターンを設定する。次にステップｂ２に移行して特性検出パターンを設定する。次にステップｂ３に移行して、基準データと検出されたデータとを比較するため、第２ポート、第４ポートの特性検出が終了したか否かを判断する。「否」との判断でステップｂ２に戻る。
【００８３】
前記特性検出が終了したとの判断で、ステップｂ４に移行する。このステップｂ４における比較結果に基づいて、回路パターン情報記憶部８を介して制御ピン駆動部９Ａに信号を送り、誘電体線路幅を調整する。その後ステップｂ２に戻る。ステップｂ４において、前記中心周波数でよいとの判断で、ステップｂ６に移行する。ここで測定結果のカップリング量と、メモリ２１に格納される基準データとを比較し、該カップリング量でよいか否かを判断する。「否」との判断でステップｂ７に移行し、ステップｂ６における比較結果に基づいて、回路パターン情報記憶部８を介して制御ピン駆動部９Ａに信号を送り、カプラーの結合量を調整する（図１４、図１５参照）。その後ステップｂ２に戻る。ステップｂ６においてカップリング量でよいとの判断で、本フローを終了する。
【００８４】
以上説明したように、ステップｂ４，ｂ６の各ステップにおいて、測定結果である情報と基準データとを比較する。測定結果が当該回路パターンの条件を満たさないつまりＮＧであると判断されると、それぞれステップｂ５，ｂ７の各ステップにおいて調整したうえでステップｂ２に戻る。このようなフィードバック制御を繰り返し実行することで、第４可変高周波回路部５Ｃで所期高周波信号を高精度に出力することができる。
【００８５】
本実施形態では、導電体層６ＡのＸＹ平面全体に複数の制御ピン２Ａが配設されるが、導電体層６ＡのＸＹ平面のうちの要部だけに複数の制御ピン２を配設することも可能である。この場合には、可変高周波回路形成部の構造を簡単化できるうえ、制御ピン２Ａを変位させる制御系を簡単化できる。
【００８６】
誘電体線路形成装置を、前述したフィルタ回路などの高周波回路部品以外の高周波回路部品にも適用し得る。本実施形態では、誘電体線路形成装置を高周波回路に適用しているが、低周波回路に適用することも可能である。この場合、構造の簡単化および可変低周波回路形成部の最適化を図ることが可能となる。したがって汎用性の高い低周波回路を実現できる。本発明の実施の他の形態として、たとえばユーザの要求に応じて、複数の制御ピン２をアップ状態またはダウン状態に制御して以後全制御ピンを変位不可能に固着した所望の高周波回路を提供する場合もある。この場合には、複数種類の高周波回路部品を準備しておく必要がなく、それ故、高周波回路の汎用性を高めることができる。その他、本発明の趣旨を逸脱しない範囲において種々の変更を付加した形態で実施することも可能である。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１の実施形態に係る可変高周波回路形成部３を表す斜視図である。
【図２】制御ピン２の駆動部の要部を、ピン出退方向を含む仮想一平面で切断してみた断面図である。
【図３】第１の実施形態に係る可変高周波回路１の電気的構成を表すブロック図である。
【図４】回路パターンを表す平面図であり、図４（ａ）は、カプラの機能を有するように制御ピンが配設された回路パターンを表す平面図、図４（ｂ）は結合のギャップを図４（ａ）の回路パターンよりも広げた回路パターンを表す平面図である。
【図５】回路パターンを表す平面図であり、図５（ａ）は、直線的な誘電体線路構造を表す回路パターンを表す平面図、図５（ｂ）は、フィルタ機能を持たせた回路パターンを表す平面図である。
【図６】第２の実施形態に係る可変高周波回路１Ａの電気的構成を表すブロック図である。
【図７】回路パターン生成部２０での処理フローを表すフローチャートである。
【図８】本発明の第３の実施形態に係る可変高周波回路形成部３Ｂを表す斜視図である。
【図９】制御ピン２Ａの駆動部の要部を、ピン出退方向を含む仮想一平面で切断してみた断面図である。
【図１０】第３の実施形態に係る可変高周波回路１Ｂの電気的構成を表すブロック図である。
【図１１】回路パターンを表す平面図であり、図１１（ａ）および（ｂ）は第１ポートＰｔ１から入力され第２ポートＰｔ２から出力される高周波信号の一部がカップリングして第４ポートＰｔ４へも出力される構造の回路パターンを表す平面図である。
【図１２】回路パターンを表す平面図であり、図１２（ａ）は、第２ポートＰｔ２および第３ポートＰｔ３に電力が等分配される回路パターンを表す平面図、図１２（ｂ）は、第２ポートＰｔ２および第３ポートＰｔ３への電力の分配比がずれた回路パターンを表す平面図である。
【図１３】回路パターンを表す平面図であり、図１３（ａ）は、直線的な誘電体線路構造の回路パターンを表す平面図、図１３（ｂ）は、フィルタ機能を持たせた回路パターンを表す平面図である。
【図１４】独立した誘電体線路ＡおよびＢを含む回路パターン等を表す図であり、図１４（ａ）は、回路パターンを表す平面図、図１４（ｂ）は、この回路パターンのときのシミュレーション結果を示す図である。
【図１５】独立した誘電体線路ＡおよびＢを含む回路パターン等を表す図であり、図１５（ａ）は、回路パターンを表す平面図、図１５（ｂ）は、この回路パターンのときのシミュレーション結果を示す図である。
【図１６】独立した誘電体線路ＡおよびＢを含む回路パターン等を表す図であり、図１６（ａ）は、回路パターンを表す平面図、図１６（ｂ）は、この回路パターンのときのシミュレーション結果を示す図である。
【図１７】第４の実施形態に係る可変高周波回路１Ｃの電気的構成を表すブロック図である。
【図１８】回路パターン生成部２０での処理フローを表すフローチャートである。
【符号の説明】
【００８８】
１，１Ａ，１Ｂ  第１高周波回路，第２高周波回路，第３高周波回路
２，２Ａ  制御ピン
３  可変高周波回路形成部
４  高周波回路制御部
５  可変高周波回路部
６  第１導電体層
７  第２導電体層
８  回路パターン情報記憶部
９  制御ピン駆動部
【図１】
0004758300.tif 000002
【図２】
0004758300.tif 000003
【図３】
0004758300.tif 000004
【図４】
0004758300.tif 000005
【図５】
0004758300.tif 000006
【図６】
0004758300.tif 000007
【図７】
0004758300.tif 000008
【図８】
0004758300.tif 000009
【図９】
0004758300.tif 000010
【図１０】
0004758300.tif 000011
【図１１】
0004758300.tif 000012
【図１２】
0004758300.tif 000013
【図１３】
0004758300.tif 000014
【図１４】
0004758300.tif 000015
【図１５】
0004758300.tif 000016
【図１６】
0004758300.tif 000017
【図１７】
0004758300.tif 000018
【図１８】
0004758300.tif 000019