(57)【特許請求の範囲】
【請求項１】
入力端子と、この入力端子に接続した第１のスイッチング素子と、この第１のスイッチング素子に接続した第２のスイッチング素子と、前記第１のスイッチング素子と前記第２のスイッチング素子との接続点にその１次側を接続したトランスと、このトランスの２次側に接続したコイルとコンデンサとの直列体からなるローパスフィルターと、前記コイルと前記コンデンサとの接続点に接続した出力端子と、この出力端子にその第１入力端を接続した比較器と、この比較器の第２入力端に接続した交流信号発生源と、この比較器の出力端と第１のスイッチング素子及び前記第２のスイッチング素子の制御端子との間に接続した一定期間振幅休止手段とを備え、この一定期間振幅休止手段は、パルス発生源と、このパルス発生源にその一方の入力端を接続した第１の比較手段及び第２の比較手段とを有し、この第１の比較手段及び第２の比較手段の他方の入力端に前記比較器の出力端を接続し、前記第１の比較手段の出力端を前記第１のスイッチング素子の制御端子に接続し、前記第２の比較手段の出力端を前記第２のスイッチング素子の制御端子に接続した電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンター等に用いられる電源装置に関するものである。
【背景技術】
【０００２】
従来この種の電源装置は、図７に示されるように、入力端子１に接続したＤＣ電源２には、トランジスタ３、４を接続し、このトランジスタ３、４の接続点にはトランス５及びローパスフィルター６を介して出力端子７、プリンターのローラ等の負荷８が接続されている。
【０００３】
そして、図８（ａ）に示すような出力端子７の電圧を電圧検出回路９で検出して比較器１０の負入力端に入力し、理想の出力電圧信号を出力する交流信号発生源１１をその正入力端に入力することで比較を行う。そうすると、図８（ｂ）に示すようなパルス波形出力電圧を得ることができる。この出力電圧をトランジスタ３、４のベースに入力することにより、ＤＣ電源２の電圧をパルス状にし、フィードバックされた電圧をトランス５に入力していた。
【０００４】
なお、この出願に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開平１０−２９５０８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような従来の電源装置では、スイッチング素子におけるスイッチング損失が問題となっていた。
【０００６】
すなわち、上記従来の構成においては、実際には電圧検出回路９や交流信号発生源１１からリップル電圧などが図８（ｂ）に示されるパルス波形に印加され、図８（ｂ）における間隔ｄにおいて、図２（ｂ）に示すような多数の振幅を持った電圧がスイッチング素子３、４のベースに入力されてしまう（図２（ａ）は図８（ｂ）の間隔ｄを拡大したもの）。そうすると、不必要にスイッチング素子３、４がスイッチしてしまい（例えば、図２（ｂ）に示す出力波形のハイの数だけトランジスタ３がスイッチし、ローの数だけトランジスタ４がスイッチしてしまい）、スイッチング損失が大きくなってしまっていた。
【０００７】
そこで本発明は、パルス波形電圧をトランス等に入力する電源装置において、スイッチング損失の低減を目的とする。
【課題を解決するための手段】
【０００８】
そして、この目的を達成するために本発明は、入力端子と、この入力端子に接続した第１のスイッチング素子と、この第１のスイッチング素子に接続した第２のスイッチング素子と、前記第１のスイッチング素子と前記第２のスイッチング素子との接続点にその１次側を接続したトランスと、このトランスの２次側に接続したコイルとコンデンサとの直列体からなるローパスフィルターと、前記コイルと前記コンデンサとの接続点に接続した出力端子と、この出力端子にその第１入力端を接続した比較器と、この比較器の第２入力端に接続した交流信号発生源と、この比較器の出力端と第１のスイッチング素子及び前記第２のスイッチング素子の制御端子との間に接続した一定期間振幅休止手段とを備え、この一定期間振幅休止手段は、パルス発生源と、このパルス発生源にその一方の入力端を接続した第１の比較手段及び第２の比較手段とを有し、この第１の比較手段及び第２の比較手段の他方の入力端に前記比較器の出力端を接続し、前記第１の比較手段の出力端を前記第１のスイッチング素子の制御端子に接続し、前記第２の比較手段の出力端を前記第２のスイッチング素子の制御端子に接続した電源装置としたものである。
【発明の効果】
【０００９】
本発明の電源装置は、比較器の出力端と第１、第２のスイッチング素子の制御端子との間に、パルス発生源とこれに接続した比較手段とを有した一定期間振幅休止手段を設けることにより、無駄なスイッチングを低減し、スイッチング損失を低減させることができる。
【発明を実施するための最良の形態】
【００１０】
（実施の形態１）
以下、本発明の実施の形態１における電源装置について図面を参照しながら説明する。
【００１１】
図１において、入力端子１２に接続したＤＣ電源１３には、ｎｐｎ型トランジスタ１４のコレクタを接続し、このトランジスタ１４のエミッタにはｐｎｐ型トランジスタ１５のエミッタを接続している。そして、トランジスタ１５のコレクタはグランドに接続し、トランジスタ１４とトランジスタ１５の接続点にはトランス１６の１次コイル１６Ａを接続し、この１次コイル１６Ａの他端には基準電圧素子１７を接続している。一方トランス１６の２次コイル１６Ｂにはコイル１８Ａとコンデンサ１８Ｂとの直列回路からなるローパスフィルター１９を接続し、トランス１６とコンデンサ１８Ｂとの接続点はグランドに接続している。そして、コイル１８Ａとコンデンサ１８Ｂとの接続点には出力端子２０を接続し、この出力端子２０にはプリンターの帯電ローラ等の負荷２１を接続している。そして、出力端子２０の電圧を、コンデンサ２２、２３の直列体から構成した電圧検出回路２４を介して比較器２５の負入力端に接続し、理想の出力電圧信号を出力する交流信号発生源２６をその正入力端に接続している。そして、比較器２５の出力端子をＡＮＤ回路２７の入力端子及びＮＯＴ回路２８の入力端子に接続する。ＮＯＴ回路の出力端子にはＮＡＮＤ回路２９の出力端子を接続し、ＡＮＤ回路２７の出力端子、ＮＡＮＤ回路２９の出力端子をそれぞれトランジスタ１４のベース、トランジスタ１５のベースに接続している。そして、ＡＮＤ回路２７の入力端子及びＮＡＮＤ回路２９の入力端子にはパルス発生源３０の出力を接続しており、このＡＮＤ回路２７、ＮＯＴ回路２８、ＮＡＮＤ回路２９、パルス発生源３０により、一定期間振幅休止手段３１を構成している。
【００１２】
ここで、動作原理について説明する。
【００１３】
まず、ＤＣ電源１３から発生した電流が入力端子１２を介してトランジスタ１４のコレクタの方へ流れる。このとき、トランジスタ１４およびトランジスタ１５のベースのハイ・ローの動作に関しては後に詳しく示すが、トランジスタ１４のベースがハイの時にはトランジスタ１５のベースもハイとなっており、逆にトランジスタ１４のベースがローの時にはトランジスタ１５のベースもローとなるよう設定している。
【００１４】
トランジスタ１４およびトランジスタ１５のベースがハイの時には、ｎｐｎ型トランジスタ１４のコレクタ、エミッタ間は導通状態、ｐｎｐ型トランジスタ１５のエミッタ、コレクタ間は非導通状態となっている。この状態においては、ＤＣ電源１３から発生した電流はトランジスタ１４のコレクタ、エミッタを流れ、基準電圧素子１７にまで流れる。このときトランス１６の１次コイル１６Ａには陽極から陰極方向に電流が流れ、２次コイル１６Ｂの陽極がプラスの電位に誘起される。
【００１５】
一方、トランジスタ１４およびトランジスタ１５のベースがローの時には、ｎｐｎ型トランジスタ１４のコレクタ、エミッタ間は非導通状態、ｐｎｐ型トランジスタ１５のエミッタ、コレクタ間は導通状態となっている。この状態においては、基準電圧素子１７からの電流はトランジスタ１５のエミッタ、コレクタ間を流れ、トランジスタ１５のコレクタに接続されたグランドにまで流れる。このときトランス１６の１次コイル１６Ａには陰極から陽極方向に電流が流れ、２次コイル１６Ｂの陽極がマイナスの電位に誘起される。
【００１６】
このようにして２次コイル１６Ｂの両端に発生した電圧波形は、コイル１８Ａとコンデンサ１８Ｂにより構成されたローパスフィルター１９でその高周波分が除去され（図８（ａ）に示すようなサインカーブとなり）、出力端子２０に出力される。
【００１７】
この出力端子２０の電圧波形は電圧検出回路２４を構成するコンデンサ２２、コンデンサ２３で分圧され、その内のコンデンサ２３の両端電圧を比較器２５の負入力端に入力する。一方、この比較器２５の正入力端には、交流信号発生源２６から発生させた理想の電圧波形を入力する。
【００１８】
そして、交流信号発生源２６からの電圧がコンデンサ２３の両端電圧よりも高い場合にはハイとなり、低い場合にはローとなるような出力が、比較器２５から出力される。この出力波形には、電圧検出回路２４や交流信号発生源２６からのリップル電圧が印加されてしまうため、図２（ｂ）に示すような波形となっている。
【００１９】
この波形が、トランジスタ１４、トランジスタ１５のベースのハイ、ローを決定する一定期間振幅休止手段３１に入力される。具体的には、この一定期間振幅休止手段３１を構成しているＡＮＤ回路２７およびＮＯＴ回路２８の入力端子に入力される。このＮＯＴ回路２８の出力端子にはＮＡＮＤ回路２９の入力端子を接続しており、ＡＮＤ回路２７とＮＡＮＤ回路２９の入力端子には、図２（ｃ）に示すようなパルス発生源３０の信号が入力される。そして、ＮＡＮＤ回路２９の出力によりトランジスタ１５のベースのハイ、ローが決定されＡＮＤ回路２７の出力によりトランジスタ１４のベースのハイ、ローが決定される。
【００２０】
例えば、比較器２５の出力（図２（ｂ））がハイで、且つパルス発生源３０の出力（図２（ｃ））がハイのとき、ＡＮＤ回路２７の出力（図２（ｄ））はハイとなり、比較器２５の出力、パルス発生源３０の出力の内、いずれか一方がローの場合はオフ状態となる。
【００２１】
一方、比較器２５の出力（図２（ｂ））がローで、且つパルス発生源３０の出力（図２（ｃ））がハイのとき、ＮＡＮＤ回路の出力（図２（ｅ））はローとなり、それ以外のときはオフ状態となる。
【００２２】
このような信号がトランジスタ１４、およびトランジスタ１５のベースにそれぞれ入力されると、トランス１６の１次コイル１６Ａには図２（ｆ）のような電圧波形が入力される。
【００２３】
このような構成により、比較器２５の出力にリップ電圧などが印加されたとしても、図２（ｂ）のハイ、ローの数だけトランジスタ１４、１５がスイッチするのではなく、一定期間振幅休止手段におけるパルス発生源３０のハイ時にのみそのスイッチを許可し、且つ出力端子２０の出力電圧を入力側にフィードバックすることができる構成としたため、スイッチング損失の低減を実現することができる。
【００２４】
なお、コイル１８Ａには、トランス１６の漏れインダクタンスを代用することができる。
【００２５】
また、コンデンサ１８Ｂには、出力端子２０に接続される負荷２１の容量成分を代用することができる。
【００２６】
なお、図３のように１次コイル１６Ａに直列に同様のローパスフィルター３２を設けても構わない。
【００２７】
（実施の形態２）
以下、本発明の実施の形態２における電源装置について図面を参照しながら説明する。
【００２８】
なお、実施の形態１と同様の構成を有するものについては、同一符号を付してその説明を省略する。
【００２９】
図３において、実施の形態１と相違する点は、入力端子１２にＮ型ＦＥＴ４０のドレインを接続し、このＮ型ＦＥＴ４０のソースをＮ型ＦＥＴ４１のドレインに接続し、このＮ型ＦＥＴ４１のゲートとＮＯＴ回路２８の間にはＮＡＮＤ回路ではなくＡＮＤ回路３３を設けた点である。トランジスタ４１のドレイン、ソース間は、そのゲートがハイのときに電流を流すことができるため、ＮＡＮＤ回路ではなく、ＡＮＤ回路３３を利用している。
【００３０】
この構成により、トランジスタよりもスイッチングスピードの速いＮ型ＦＥＴ４０、４１を用いた分、スイッチングロスを低減することができる。
【００３１】
さらにＮ型ＦＥＴ４０、４１が寄生ダイオードを有するため、Ｎ型ＦＥＴ４０のソースと、Ｎ型ＦＥＴ４１のドレインの接合点がＤＣ電源１３より高い電位、あるいはグランドより低い電位になることがなく、トランス１６からの逆起電圧に対する耐圧性を保つことができる。
【００３２】
（実施の形態３）
以下、本発明の実施の形態３における電源装置について図面を参照しながら説明する。
【００３３】
なお、実施の形態２と同様の構成を有するものについては、同一符号を付してその説明を省略する。
【００３４】
図４において、実施の形態２と相違する点は、入力端子１２には、２つの１次コイル３４Ａ、３４Ｂと２次コイル３４Ｃとを有するトランス３４を接続し、１次コイル３４Ａの陽極と１次コイル３４Ｂの陰極とを入力端子１２に接続するとともに、１次コイル３４Ａの陰極をＮ型ＦＥＴ３５のドレイン、１次コイル３４Ｂの陽極をＮ型ＦＥＴ３６のドレインに接続した点である。
【００３５】
ここで、動作原理の説明をする。
【００３６】
交流信号発生源２６からの電圧がコンデンサ２３の両端電圧よりも高い場合、比較器２５の出力はハイとなり、パルス発生源３０がハイとなったときにＡＮＤ回路２７の出力がハイとなる。ＡＮＤ回路２７の出力がハイとなると、その出力がＮ型ＦＥＴ３５のゲートに入力され導通状態となり、ＤＣ電源１３からＮ型ＦＥＴ３５のソースに接続したアースに向けて電流が流れる。このときトランス３４の１次コイル３４Ａには陽極から陰極方向に電流が流れ、２次コイル３４Ｃの陽極がプラスの電位に誘起される。
【００３７】
一方、交流信号発生源２６からの電圧がコンデンサ２３の両端電圧よりも低い場合、比較器２５の出力はローとなり、パルス発生源３０がハイとなったときにＡＮＤ回路３３の出力がハイとなる。ＡＮＤ回路３３の出力がハイとなると、その出力がＮ型ＦＥＴ３６のゲートに入力され導通状態となり、ＤＣ電源１３からＮ型ＦＥＴ３６のソースに接続したアースに向けて電流が流れる。このときトランス３４の１次コイル３４Ｂには陰極から陽極方向に電流が流れ、２次コイル３４Ｃの陽極がマイナスの電位に誘起される。
【００３８】
このように、二つの１次コイル３４Ａ、３４Ｂを設け、且つその陽極と陰極とを接続したことにより、１次側の電圧振幅は２倍となるため２次コイルの巻き数を実施の形態２に比べて半分にしても、同電位の出力を得ることができる。そして、電圧振幅が２倍となる分、電流量を半分にしても同じ電力を得ることができるため、１次コイル３４Ａ、３４Ｂに流れる電流を半分にすることができ、結果として１次コイル３４Ａ、３４ＢおよびＮ型ＦＥＴ３５、３６の温度上昇を下げることができる。
【００３９】
（実施の形態４）
以下、本発明の実施の形態４における電源装置について図面を参照しながら説明する。
【００４０】
なお、実施の形態１と同様の構成を有するものについては、同一符号を付してその説明を省略する。
【００４１】
図５において、実施の形態１と相違する点を説明する。
【００４２】
まず、コンデンサ２２とコンデンサ２３との接続点には比較器２５のみならず比較器３７の負入力端を接続し、比較器３７の正入力端には交流信号発生源２６からの電圧を分圧する二つの抵抗３８、３９の接続点を接続している。
【００４３】
そして、比較器２５の出力端子はＮＯＴ回路２８には接続せず、ＡＮＤ回路２７の入力端子のみに接続し、ＮＯＴ回路２８の入力端子には比較器３７の出力端子を接続している。
【００４４】
ここで、動作原理を説明する。
【００４５】
交流信号発生源２６の電圧がコンデンサ２３の両端電圧よりも高い場合、比較器２５の出力はハイとなり、パルス発生源３０がハイのときにＡＮＤ回路２７の出力がハイとなり、ｎｐｎ型トランジスタ１４のベースがハイとなる。
【００４６】
一方、交流信号発生源２６の電圧を分圧した抵抗３９の両端電圧が、コンデンサ２３の両端電圧よりも低い場合、比較器３７の出力はローとなり、パルス発生源３０がハイのときにＮＡＮＤ回路２９の出力がローとなり、ｐｎｐ型トランジスタ１５のベースがローとなる。
【００４７】
このような構成により、コンデンサ２３の両端電圧よりも交流信号発生源２６の電圧が少しでも低くなったときにトランジスタ１５のベースをオフにすることなく、分圧した抵抗３９の両端電圧よりも低くなったときに初めてトランジスタ１５のベースをオフさせることができるため、コンデンサ２３の両端電圧が抵抗３９の両端電圧以上、交流信号発生源２６の電圧以下の時にはトランジスタ１４、１５がオン、オフせず、不要なスイッチング動作を減少させることができる。
【００４８】
（実施の形態５）
以下、本発明の実施の形態５における電源装置について図面を参照しながら説明する。
【００４９】
なお、実施の形態１と同様の構成を有するものについては、同一符号を付してその説明を省略する。
【００５０】
図６において、実施の形態１と相違する点を説明する。
【００５１】
まず、トランス１６の一次側に制御巻き線１６Ｃを設け、この制御巻き線１６Ｃの陰極側をグランドに接続し、陽極側をコイル４３の陰極側に接続する。そして、このコイル４３の陽極をコンデンサ４４の一端に接続するとともに、電圧検出回路４８を構成するコンデンサ４６の一端に接続している。コンデンサ４４の他端はグランドに接続し、コンデンサ４６の他端はコンデンサ４７に接続している。そして、このコンデンサ４６とコンデンサ４７との接続点は比較器２５の負入力端に接続している。
【００５２】
このような構成により、出力端子２０の電圧を直接電圧検出器４８が受けるのではなく、擬似的に出力電圧を検出した制御巻き線１６Ｃからの電圧を、ローパスフィルター４５を通して電圧検出器４８が受けるため、トランス１６における二次側と一次側の電位差をコンデンサ４６が受けることなく、コンデンサ４６の耐圧性を確保することができる。
【産業上の利用可能性】
【００５３】
本発明の電源装置は、無駄なスイッチングを低減し、スイッチング損失を低減させることができるという効果を有し、プリンター等、各種電子機器において有用である。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の形態１における電源装置の回路図
【図２】（ａ）〜（ｆ）は本発明の実施の形態１における電源装置の動作波形図
【図３】本発明の実施の形態２における電源装置の回路図
【図４】本発明の実施の形態３における電源装置の回路図
【図５】本発明の実施の形態４における電源装置の回路図
【図６】本発明の実施の形態５における電源装置の回路図
【図７】従来の電源装置の回路図
【図８】（ａ）、（ｂ）は従来の電源装置の理想波形図
【符号の説明】
【００５５】
１２  入力端子
１４  第１のスイッチング素子（トランジスタ）
１５  第２のスイッチング素子（トランジスタ）
１６  トランス
１９  ローパスフィルタ
２０  出力端子
２５  比較器
２６  交流信号発生源
３１  一定期間振幅休止手段
【図１】
0004682798.tif 000002
【図２】
0004682798.tif 000003
【図３】
0004682798.tif 000004
【図４】
0004682798.tif 000005
【図５】
0004682798.tif 000006
【図６】
0004682798.tif 000007
【図７】
0004682798.tif 000008
【図８】
0004682798.tif 000009