(57)【特許請求の範囲】
【請求項１】
積層された複数の誘電体層と、該誘電体層間に交互に設けられた内部信号電極及び内部グランド電極と、を有するセラミック素体と、
前記セラミック素体に長さ方向Ｘ、幅方向Ｙ及び厚み方向Ｚを仮想した場合に、前記セラミック素体のＸ方向に垂直な第１の外面の両方に設けられた外部信号電極と、
前記セラミック素体のＹ方向に垂直な第２の外面の両方に設けられ、該第２の外面の両方を覆う外部グランド電極と、
を備え、
前記セラミック素体のＸ方向長さがＹ方向長さより長く、
前記内部信号電極は、前記第１の外面の両方の位置で前記外部信号電極と電気的に接続され、かつ前記誘電体層の周囲における前記外部グランド電極と接する部分を除いて前記誘電体層間に設けられ、
前記内部グランド電極は、前記第２の外面の両方におけるＸ方向のすべての位置で前記外部グランド電極と電気的に接続され、かつ前記誘電体層の周囲における前記外部信号電極と接する部分を除いて前記誘電体層間に設けられ、
前記外部グランド電極は、前記セラミック素体のＺ方向の上下面及び前記第１の外面の両方に延長されて設けられていることを特徴とする３端子型セラミックコンデンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子機器の高周波ノイズを除去するために使用される３端子構造を持つ積層セラミックコンデンサに関する。
【０００２】
【従来の技術】
３端子型コンデンサは、２端子型コンデンサと比較して等価直列インダクタンスを小さくできるため、例えば電源ラインからの高周波ノイズをバイパス経路を設けて除去するバイパスコンデンサとして用いた場合において、高周波帯域における挿入損失特性の劣化を少なくすることができる。従来の３端子型セラミックコンデンサにおいては、例えば図２に示すような以下の構成のものが知られている。図２において（Ａ）は斜視図で、（Ｂ）、（Ｃ）は積層前のセラミック素体の構成の１例を示す図である。セラミック素体４０が積層された複数の誘電体層を有しており、これらの誘電体層の片面に内部信号電極４６及び内部グランド電極５０が交互にプリントされ、内部信号電極４６と内部グランド電極５０が誘電体層を挟むことで容量性素子を形成している。セラミック素体４０の長さ方向に垂直な第１の外面５６−１、５６−２に、信号または電源のラインが接続される外部信号電極４２−１、４２−２がそれぞれプリントされ、外部信号電極４２−１、４２−２はそれぞれ第１の外面５６−１、５６−２を覆っている。一方、セラミック素体４０の幅方向に垂直な第２の外面５８−１、５８−２に、接地される外部グランド電極４４−１、４４−２がそれぞれプリントされている。内部信号電極４６は、第１の外面５６−１、５６−２の両方の位置で外部信号電極４２−１、４２−２と電気的に接続されている。一方、内部グランド電極５０は、第２の外面５８−１、５８−２の両方の位置で外部グランド電極４４−１、４４−２と電気的に接続されている。図２（Ｂ）においては、内部信号電極４６の幅方向の寸法が長さ方向に関して一定であり、内部グランド電極５０の長さ方向の寸法が幅方向に関して一定である。一方、図２（Ｃ）においては、内部信号電極４６の幅方向の寸法が長さ方向に関して一定であるが、内部グランド電極５０については長さ方向の寸法を途中で大きくし十字状の電極形状とすることで、内部信号電極４６と内部グランド電極５０との対向面積を大きくし、コンデンサ容量を大きくしている。
【０００３】
【発明が解決しようとする課題】
近年、除去対象となるノイズが高周波化しており、３端子のコンデンサにおいても高周波帯域における挿入損失特性の劣化を防ぐために等価直列インダクタンスをさらに小さくする必要がある。また、周波数及び強さが様々なノイズに対応するためには、コンデンサ容量を任意に設定できる必要があるので、大きいコンデンサ容量を確保できることが必要となる。しかしながら、図２（Ｂ）における従来のセラミックコンデンサにおいては、内部信号電極４６と内部グランド電極５０との対向部分と外部グランド電極４４−１、４４−２との距離が比較的短いため、等価直列インダクタンスは大きくないものの、内部信号電極４６と内部グランド電極５０との対向面積が小さく、大きいコンデンサ容量を確保できないので、コンデンサ容量を任意に設定できない。一方、図２（Ｃ）における従来のセラミックコンデンサにおいては、内部信号電極４６と内部グランド電極５０との対向面積が大きくとれるため、大きいコンデンサ容量を確保できるが、内部信号電極４６と内部グランド電極５０との対向部分と外部グランド電極４４−１、４４−２との距離が長い部分が存在するため、等価直列インダクタンスは大きくなる。このように従来の３端子構造を持つセラミックコンデンサにおいては、等価直列インダクタンスを小さくし、かつコンデンサ容量を任意に設定することができないという課題があった。
【０００４】
本発明は上記課題に鑑みてなされたものであり、等価直列インダクタンスを小さくし、かつコンデンサ容量を任意に設定することができる３端子型セラミックコンデンサを提供することを目的とする。
【０００５】
【課題を解決するための手段】
このような目的を達成するために、本発明に係る３端子型セラミックコンデンサは、積層された複数の誘電体層と、該誘電体層間に交互に設けられた内部信号電極及び内部グランド電極と、を有するセラミック素体と、前記セラミック素体に長さ方向Ｘ、幅方向Ｙ及び厚み方向Ｚを仮想した場合に、前記セラミック素体のＸ方向に垂直な第１の外面の両方に設けられた外部信号電極と、前記セラミック素体のＹ方向に垂直な第２の外面の両方に設けられ、該第２の外面の両方を覆う外部グランド電極と、を備え、前記セラミック素体のＸ方向長さがＹ方向長さより長く、前記内部信号電極は、前記第１の外面の両方の位置で前記外部信号電極と電気的に接続され、かつ前記誘電体層の周囲における前記外部グランド電極と接する部分を除いて前記誘電体層間に設けられ、前記内部グランド電極は、前記第２の外面の両方におけるＸ方向のすべての位置で前記外部グランド電極と電気的に接続され、かつ前記誘電体層の周囲における前記外部信号電極と接する部分を除いて前記誘電体層間に設けられ、前記外部グランド電極は、前記セラミック素体のＺ方向の上下面及び前記第１の外面の両方に延長されて設けられていることを特徴とする。
【０００６】
このように、セラミック素体の第２の外面の両方を外部グランド電極で覆い、内部グランド電極は、第２の外面の両方におけるＸ方向のすべての位置で外部グランド電極と電気的に接続され、かつ誘電体層の周囲における外部信号電極と接する部分を除いて誘電体層間に設けられることにより、容量性素子を形成する内部信号電極と内部グランド電極との対向部分と外部グランド電極との間の信号線路について、線路幅（Ｘ方向の長さ）を広くし、かつ距離を短くできるので、等価インダクタンスを小さくすることができる。そして、セラミック素体のＸ方向長さをＹ方向長さより長く設定することによっても、上記の対向部分と外部グランド電極との間の信号線路について、線路幅（Ｘ方向の長さ）を広くし、かつ距離を短くすることができるので、等価インダクタンスをさらに小さくすることができる。したがって、高周波帯域における挿入損失特性の劣化を防ぐことができる。また、コンデンサ容量を任意に設定することで、周波数及び強さが様々なノイズに対応することができる。
【０００８】
さらに、内部信号電極は、誘電体層の周囲における外部グランド電極と接する部分を除いて誘電体層間に設けられることにより、内部信号電極と内部グランド電極との対向面積を大きくすることができるので、等価直列インダクタンスを小さくした状態で、大きいコンデンサ容量を確保することができる。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）を、図面に従って説明する。
【００１０】
図１は、本発明の実施形態に係る３端子型セラミックコンデンサの構成を示す図であり、（Ａ）は斜視図で、（Ｂ）は積層前のセラミック素体の構成を示す図である。３端子型セラミックコンデンサは、後述する構成のセラミック素体１０、外部信号電極１２−１、１２−２及び外部グランド電極１４−１、１４−２により構成されている。
【００１１】
セラミック素体１０は、片面に内部信号電極１６がプリントされている第１の誘電体層１８と片面に内部グランド電極２０がプリントされている第２の誘電体層２２とが交互に任意の枚数積層されており、その上下には電極がプリントされていない第３の誘電体層２４が積層されている。このように、内部信号電極１６と内部グランド電極２０とが誘電体層を挟むことで容量性素子を形成している。
【００１２】
ここで、図１（Ａ）に示すようにセラミック素体１０の長さ方向をＸ方向、幅方向をＹ方向及び厚み方向をＺ方向とする座標軸を規定する。セラミック素体１０のＸ方向に垂直な第１の外面２６−１、２６−２には、信号または電源のラインが接続される外部信号電極１２−１、１２−２がそれぞれプリントされている。一方、セラミック素体１０のＹ方向に垂直な第２の外面２８−１、２８−２には、接地される外部グランド電極１４−１、１４−２がそれぞれプリントされており、外部グランド電極１４−１、１４−２はそれぞれ第２の外面２８−１、２８−２を覆っている。なお、図１（Ａ）に示すように、外部信号電極１２−１、１２−２は、セラミック素体１０への取り付けや基板への実装のためにセラミック素体１０の上下面に所定の長さ延長されている。同様に外部グランド電極１４−１、１４−２についても、セラミック素体１０の上下面及び第１の外面２６−１、２６−２に所定の長さ延長されている。
【００１３】
内部信号電極１６は、第１の誘電体層１８の周囲における外部信号電極１２−１、１２−２と接するすべての部分で外部信号電極１２−１、１２−２の両方と電気的に接続されており、かつ第１の誘電体層１８の周囲における外部グランド電極１４−１、１４−２と接する部分を除いて第１の誘電体層１８の片面にプリントされている。一方、内部グランド電極２０は、第２の誘電体層２２の周囲における外部グランド電極１４−１、１４−２と接するすべての部分で外部グランド電極１４−１、１４−２と電気的に接続されており、かつ第２の誘電体層２２の周囲における外部信号電極１２−１、１２−２と接する部分を除いて第２の誘電体層２２の片面にプリントされている。また、セラミック素体１０のＸ方向長さはＹ方向長さより長く設定されている。
【００１４】
本実施形態においては、外部グランド電極１４−１、１４−２はそれぞれ第２の外面２８−１、２８−２を覆う。そして、内部グランド電極２０が、第２の誘電体層２２の周囲における外部グランド電極１４−１、１４−２と接するすべての部分で外部グランド電極１４−１、１４−２と電気的に接続されており、かつ第２の誘電体層２２の周囲における外部信号電極１２−１、１２−２と接する部分を除いて第２の誘電体層２２の片面にプリントされる。したがって、容量性素子を形成する内部信号電極１６と内部グランド電極２０との対向部分と外部グランド電極１４−１、１４−２との間の信号線路について、線路幅（Ｘ方向の長さ）を広くし、かつ距離を短くすることができるので、等価インダクタンスを小さくすることができる。そして、セラミック素体１０のＸ方向長さをＹ方向長さより長く設定することによっても、上記の対向部分と外部グランド電極１４−１、１４−２との間の信号線路について、線路幅（Ｘ方向の長さ）を広くし、かつ距離を短くすることができるので、等価インダクタンスをさらに小さくすることができる。したがって、高周波帯域における挿入損失特性の劣化を防ぐことができる。
【００１５】
また、内部信号電極１６が、第１の誘電体層１８の周囲における外部グランド電極１４−１、１４−２と接する部分を除いて第１の誘電体層１８の片面にプリントされることにより、内部信号電極１６と内部グランド電極２０との対向面積を大きくすることができるので、コンデンサの容量を大きく設定することができる。このように、大きいコンデンサ容量を確保できるので、コンデンサ容量を任意に設定することで、周波数及び強さが様々なノイズに対応することができる。
【００１６】
なお、本実施形態においては、内部信号電極１６が、第１の誘電体層１８の周囲における外部グランド電極１４−１、１４−２と接する部分を除いて第１の誘電体層１８の片面にプリントされている構成について説明したが、本実施形態はこのような構成に限るものではなく、除去対象とするノイズの強さ及び周波数に応じて内部信号電極１６の形状を任意に変更して内部信号電極１６と内部グランド電極２０との対向面積を任意に設定することで、コンデンサ容量を任意に設定してよい。
【００１７】
【発明の効果】
以上説明したように、本発明においては、セラミック素体の第２の外面の両方を外部グランド電極で覆い、内部グランド電極は、第２の外面の両方における長さ方向のすべての位置で外部グランド電極と電気的に接続され、かつ誘電体層の周囲における外部信号電極と接する部分を除いて誘電体層間に設けられることにより、等価インダクタンスを小さくすることができ、高周波帯域における挿入損失特性の劣化を防ぐことができる。そして、コンデンサ容量を任意に設定することができ、様々なノイズに対応することができる。
【図面の簡単な説明】
【図１】  本発明の実施形態に係る３端子型セラミックコンデンサの構成を示す図で、（Ａ）は斜視図で、（Ｂ）は積層前のセラミック素体の構成を示す図である。
【図２】  従来の３端子型セラミックコンデンサの構成を示す図で、（Ａ）は斜視図で、（Ｂ）、（Ｃ）は積層前のセラミック素体の構成の１例を示す図である。
【符号の説明】
１０  セラミック素体、１２−１，１２−２  外部信号電極、１４−１，１４−２  外部グランド電極、１６  内部信号電極、２０  内部グランド電極。
【図１】
0004682491.tif 000002
【図２】
0004682491.tif 000003