(57)【特許請求の範囲】
【請求項１】
スイッチング手段及びインダクタを備えて直流入力電圧を直流出力電圧に変換するスイッチング電源回路において、
予め設定した基準電圧と前記直流出力電圧に基づく電圧との差電圧を表す誤差信号を出力するエラーアンプと、
前記誤差信号と発振回路が出力する発振信号とを比較して決定した所定のデューティで前記スイッチング手段のオン／オフを制御するスイッチング信号を出力するＰＷＭコンパレータと、
前記スイッチング手段乃至インダクタに流れる電流を検出する電流検出手段と、
過去の一定期間における前記スイッチング手段乃至インダクタに流れる電流を保持する電流保持手段と、
前記電流検出手段の出力信号である現在の電流情報信号に基づき前記ＰＷＭコンパレータのスイッチング信号のオン期間が小さくなるように調整するとともに前記電流保持手段の出力信号である過去の電流情報信号に基づき前記スイッチング信号のオン期間が大きくなるように調整する電流重畳信号を前記エラーアンプの出力乃至内部に付加する電流重畳手段とを有することを特徴とするスイッチング電源回路。
【請求項２】
請求項１に記載するスイッチング電源回路において、
前記電流検出手段は、前記スイッチング手段又は前記インダクタに直列に接続した第１の抵抗を有し、前記現在の電流情報信号を前記スイッチング手段又は前記インダクタと前記第１の抵抗の接続点の電圧を利用して得るように構成したことを特徴とするスイッチング電源回路。
【請求項３】
請求項２に記載するスイッチング電源回路において、
前記スイッチング手段又は前記インダクタに直列に接続した前記第１の抵抗と、この前記第１の抵抗との接続点から分岐させてこの接続点に接続した電流検出用スイッチング手段と、この電流検出用スイッチング手段に直列に接続した第１のコンデンサとを有し、前記現在の電流情報信号を前記電流検出用スイッチング手段と前記第１のコンデンサの接続点の電圧を利用して得るように構成したことを特徴とするスイッチング電源回路。
【請求項４】
請求項１に記載するスイッチング電源回路において、
前記電流検出手段は、前記スイッチング手段におけるオン抵抗を介して前記スイッチング手段に接続した電流検出用スイッチング手段と、この電流検出用スイッチング手段に直列に接続した第１のコンデンサとを有し、前記現在の電流情報信号を前記オン抵抗に起因する電圧降下に基づく前記電流検出用スイッチング手段と前記第１のコンデンサとの接続点の電圧を利用して得るように構成したことを特徴とするスイッチング電源回路。
【請求項５】
請求項３又は請求項４に記載するスイッチング電源回路において、
前記スイッチング手段がオフした際に、前記現在の電流情報信号を保持するために、
前記ＰＷＭコンパレータのスイッチング信号で前記スイッチング手段をオンした後に前記電流検出用スイッチング手段がオンするとともに、前記スイッチング手段をオフする前に前記電流検出用スイッチング手段がオフするように前記スイッチング信号を制御する制御手段をさらに有することを特徴とするスイッチング電源回路。
【請求項６】
請求項１乃至請求項５のいずれか一つのスイッチング電源回路において、
電流保持手段は、直列に接続した第２の抵抗と第２のコンデンサとを有し、前記電流検出手段が検出した電流情報信号を時定数に基づき遅延し、前記第２の抵抗と第２のコンデンサとの接続点を介して前記過去の電流情報信号として出力するように構成したことを特徴とするスイッチング電源回路。
【請求項７】
請求項１乃至請求項６の何れか一つのスイッチング電源回路において、
前記電流重畳手段は、一方の入力端子に前記過去の電流情報信号を入力するとともに他方の入力端子に前記現在の電流情報信号を入力する差動アンプを有し、この差動アンプの出力信号を前記電流重畳信号として前記エラーアンプの出力乃至内部に付加するように構成したことを特徴とするスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチング電源回路に関し、特に回路に流れている電流を検出してこの電流情報をフィードバックすることで所定の出力電圧を得るものに適用して有用なものである。
【背景技術】
【０００２】
スイッチング電源回路において、このスイッチング電源回路の安定性を維持するため電流フィードバック方式が汎用されている。
【０００３】
従来技術に係るこの種のスイッチング電源回路を図８に示す。同図に示すように、このスイッチング電源回路は、同期整流を行う昇圧用のスイッチング電源回路で、ＮチャンネルのＭＯＳトランジスタで形成したスイッチング手段ＳＷ１、ＰチャンネルのＭＯＳトランジスタで形成したスイッチング手段ＳＷ２及びインダクタＬを備えて直流入力電圧ＶＩＮを所定の直流出力電圧ＶＯＵＴに変換するものである。
【０００４】
ここで、エラーアンプ１は、予め設定した基準電圧ＶＲＥＦと直流出力電圧ＶＯＵＴを抵抗Ｒ１，Ｒ２で分割して得る電圧との差電圧を表す誤差信号Ｖｅｒｒを出力する。また、ＰＷＭコンパレータ２は、誤差信号Ｖｅｒｒと発振回路３が出力する発振信号ＲＡＭＰとを比較して決定した所定のデューティのスイッチング信号ＳＷＳでスイッチング手段ＳＷ１乃至スイッチング手段ＳＷ２のオン／オフを制御する。さらに具体的には、バッファー回路４でスイッチング信号ＳＷＳに基づきスイッチング手段ＳＷ１がオンしている期間、スイッチング手段ＳＷ２がオフするスイッチング信号ＳＷＳ１，ＳＷＳ２を形成してスイッチング手段ＳＷ１及びスイッチング手段ＳＷ２を交互にオン／オフさせる。すなわち同期整流を行う。なお、図中Ｃ１は出力コンデンサ，Ｃ２はスピードアップコンデンサである。
【０００５】
当該スイッチング電源回路は、制御の安定化を図るため、電流フィードバック系を設けている。すなわち、スイッチング手段ＳＷ１に流れる電流ＩＳＷをこのスイッチング手段ＳＷ１と電流検出用抵抗Ｒｓｅｎとの接続点の電圧を利用して電流情報信号Ｓ１１を形成し、これを差動アンプ６に供給して得る電流重畳信号Ｓ１２を減算器５で前記誤差信号Ｖｅｒｒに加算（電流重畳信号Ｓ１２の符号はマイナスであるので実質的には減算）することにより新たな誤差信号Ｖｅｒｒ−ｒを得、この誤差信号Ｖｅｒｒ−ｒをＰＷＭコンパレータ２で発振信号ＲＡＭＰと比較する。
【０００６】
ここで、前記電流情報信号Ｓ１１は、非反転入力端子が接地してある差動アンプ６の反転入力端子に供給される。
【０００７】
図９は、図８に示すスイッチング電源回路の各部の波形を示す波形図で、同図（ａ）は電流ＩＳＷ、（ｂ）は電流情報信号Ｓ１１の波形をそれぞれ示す。また、同図（ｃ）は誤差信号Ｖｅｒｒ、減算器５の出力信号である新たな誤差信号Ｖｅｒｒ−ｒ(点線)及び発振信号ＲＡＭＰの波形を、（ｄ）はＰＷＭコンパレータ２の出力信号であるスイッチング信号ＳＷＳの波形をそれぞれ示している。
【０００８】
図９（特に同図（ｃ））を参照すれば明らかな通り、上記従来技術に係るスイッチング電源回路においては、スイッチング手段ＳＷ１に流れる電流ＩＳＷに比例した電流重畳信号Ｓ１２が誤差信号Ｖｅｒｒから減算される。このため、電流ＩＳＷが増減すると、エラーアンプ１の出力をＰＷＭコンパレータ２の動作に合わせて調整する必要がある。この結果、エラーアンプ１の動作電圧が大きくなり、過渡応答特性の悪化を招来するという問題がある。
【０００９】
なお、上述の如き電流フィードバックバック系を有するスイッチング電源回路を開示する公知の特許文献としては、特開２００５−３３９３６号公報（特許文献１）を挙げることができる。この特許文献１に開示するスイッチング電源回路は、スイッチング毎にスイッチのターンオンする時の電流情報をサンプリングするものであるが、この方法では負荷変動時に生じる電流変化がフィードバックできないため回路が不安定になりやすいという問題を抱えている
【特許文献１】特開２００５−３３９３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上記従来技術に鑑み、動作電圧の改善と、過渡応答特性の改善を実現し得るスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成する本発明の第１の態様は、
スイッチング手段及びインダクタを備えて直流入力電圧を直流出力電圧に変換するスイッチング電源回路において、
予め設定した基準電圧と前記直流出力電圧に基づく電圧との差電圧を表す誤差信号を出力するエラーアンプと、
前記誤差信号と発振回路が出力する発振信号とを比較して決定した所定のデューティで前記スイッチング手段のオン／オフを制御するスイッチング信号を出力するＰＷＭコンパレータと、
前記スイッチング手段乃至インダクタに流れる電流を検出する電流検出手段と、
過去の一定期間における前記スイッチング手段乃至インダクタに流れる電流を保持する電流保持手段と、
前記電流検出手段の出力信号である現在の電流情報信号に基づき前記ＰＷＭコンパレータのスイッチング信号のオン期間が小さくなるように調整するとともに前記電流保持手段の出力信号である過去の電流情報信号に基づき前記スイッチング信号のオン期間が大きくなるように調整する電流重畳信号を前記エラーアンプの出力乃至内部に付加する電流重畳手段とを有することを特徴とするスイッチング電源回路である。
【００１２】
本発明の第２の態様は、
上記第１の態様に記載するスイッチング電源回路において、
前記電流検出手段は、前記スイッチング手段又は前記インダクタに直列に接続した第１の抵抗を有し、前記現在の電流情報信号を前記スイッチング手段又は前記インダクタと前記第１の抵抗の接続点の電圧を利用して得るように構成したことを特徴とするスイッチング電源回路である。
【００１３】
本発明の第３の態様は、
上記第２の態様に記載するスイッチング電源回路において、
前記スイッチング手段又は前記インダクタに直列に接続した前記第１の抵抗と、この前記第１の抵抗との接続点から分岐させてこの接続点に接続した電流検出用スイッチング手段と、この電流検出用スイッチング手段に直列に接続した第１のコンデンサとを有し、前記現在の電流情報信号を前記電流検出用スイッチング手段と前記第１のコンデンサの接続点の電圧を利用して得るように構成したことを特徴とするスイッチング電源回路である。
【００１４】
本発明の第４の態様は、
上記第１の態様に記載するスイッチング電源回路において、
前記電流検出手段は、前記スイッチング手段におけるオン抵抗を介して前記スイッチング手段に接続した電流検出用スイッチング手段と、この電流検出用スイッチング手段に直列に接続した第１のコンデンサとを有し、前記現在の電流情報信号を前記オン抵抗に起因する電圧降下に基づく前記電流検出用スイッチング手段と前記第１のコンデンサとの接続点の電圧を利用して得るように構成したことを特徴とするスイッチング電源回路である。
【００１５】
本発明の第５の態様は、
上記第３又は第４の態様に記載するスイッチング電源回路において、
前記スイッチング手段がオフした際に、前記現在の電流情報信号を保持するために、
前記ＰＷＭコンパレータのスイッチング信号で前記スイッチング手段をオンした後に前記電流検出用スイッチング手段がオンするとともに、前記スイッチング手段をオフする前に前記電流検出用スイッチング手段がオフするように前記スイッチング信号を制御する制御手段をさらに有することを特徴とするスイッチング電源回路である。
【００１６】
本発明の第６の態様は、
上記第１乃至第５の態様のいずれか一つの態様に記載するスイッチング電源回路において、
電流保持手段は、直列に接続した第２の抵抗と第２のコンデンサとを有し、前記電流検出手段が検出した電流情報信号を時定数に基づき遅延し、前記第２の抵抗と第２のコンデンサとの接続点を介して前記過去の電流情報信号として出力するように構成したことを特徴とするスイッチング電源回路である。
【００１７】
本発明の第７の態様は、
上記第１乃至第６の態様の何れか一つの態様に記載するスイッチング電源回路において、
前記電流重畳手段は、一方の入力端子に前記過去の電流情報信号を入力するとともに他方の入力端子に前記現在の電流情報信号を入力する差動アンプを有し、この差動アンプの出力信号を前記電流重畳信号として前記エラーアンプの出力乃至内部に付加するように構成したことを特徴とするスイッチング電源回路である。
【発明の効果】
【００１８】
本発明によれば、電流検出手段の出力信号である現在の電流情報信号に基づき前記ＰＷＭコンパレータのスイッチング信号のオン期間が小さくなるように調整するとともに電流保持手段の出力信号である過去の電流情報信号に基づきスイッチング信号のオン期間が大きくなるように調整する電流重畳信号をエラーアンプの出力乃至内部に付加するようにしたので、エラーアンプの動作電圧を低く抑えることができるとともに、高速・高精度の電流検出によりスイッチング電源回路の高応答性も実現できる。
【発明を実施するための最良の形態】
【００１９】
以下本発明の実施の形態を図面に基づき詳細に説明する。なお、各実施の形態におけるスイッチング電源回路の基本的な構成は図８に示すスイッチング電源回路と同一である。そこで、図８と同一部分には同一番号を付し、重複する説明は省略する。
【００２０】
＜第１の実施の形態＞
図１は本発明の第１の実施の形態に係るスイッチング電源回路を示す回路図である。同図に示すように、本形態に係るスイッチング電源回路は、電流フィードバック系に電流検出手段１１、電流保持手段１２及び電流重畳手段１３を有している。
【００２１】
ここで、電流検出手段１１は電流センサ１４を介してリアルタイムにインダクタＬに流れる電流ＩＬを検出してこの電流ＩＬを表す現在の電流情報信号Ｓ２１を出力する。電流保持手段１２は、過去の一定期間における前記電流ＩＬを保持しておき、所定の過去の期間における前記電流ＩＬに基づく過去の電流情報信号Ｓ２２を出力する。電流重畳手段１３は、電流情報信号Ｓ２１，Ｓ２２を入力する加減算器１５を有しており、現在の電流情報信号Ｓ２１をエラーアンプ１の出力信号である誤差信号Ｖｅｒｒから減算するとともに過去の電流情報信号Ｓ２２を前記誤差信号Ｖｅｒｒに加算して新たな誤差信号Ｖｅｒｒ−ｒを形成してこの誤差信号Ｖｅｒｒ−ｒをＰＷＭコンパレータ２に供給する。このように、電流情報信号Ｓ２１を誤差信号Ｖｅｒｒから減算することでＰＷＭコンパレータ２のスイッチング信号ＳＷＳのオン期間が小さくなるように調整することができる。また、電流情報信号Ｓ２２を誤差信号Ｖｅｒｒに加算することでＰＷＭコンパレータ２のスイッチング信号ＳＷＳのオン期間が大きくなるように調整することができる。
【００２２】
かかる本形態によれば電流保持手段１２の出力信号である電流情報信号Ｓ２２が電流検出手段１１の出力信号である電流情報信号Ｓ２１に対して所定の期間遅れた信号となる。このため、当該スイッチング電源回路において負荷変動が生じ、インダクタＬ、スイッチング手段ＳＷ１及びスイッチング手段ＳＷ２に流れる電流に変化が生じた場合には電流情報信号Ｓ２１，Ｓ２２間に大きな差が発生してエラーアンプ１の出力である誤差信号Ｖｅｒｒの変動を抑制する。
【００２３】
かくして当該スイッチング電源回路の安定性が図れ、またその後定常状態になった場合において、電流情報信号Ｓ２１，Ｓ２２間に差が少なくなる結果、誤差信号Ｖｅｒｒは過渡応答の前と同じ状態と等しくなりエラーアンプ１の動作範囲を小さくすることができる。
【００２４】
＜第２の実施の形態＞
図２は本発明の第２の実施の形態に係るスイッチング電源回路を示す回路図である。同図に示すように、電流検出手段２１は、インダクタＬに直列に接続した抵抗Ｒｓｅｎを有し、現在の電流情報信号Ｓ２１はインダクタＬと抵抗Ｒｓｅｎとの接続点の電圧を利用して得るように構成してある。
【００２５】
電流保持手段２２は、直列に接続した抵抗Ｒ３とコンデンサＣ４とを有し、前記電流検出手段２１が検出した電流情報信号Ｓ２１を、抵抗Ｒ３の抵抗値及びコンデンサＣ４の容量で決まる時定数に基づいて遅延するものである。この結果、抵抗Ｒ３とコンデンサＣ４との接続点を介して過去の電流情報信号Ｓ２２を得る。
【００２６】
電流重畳手段２３は、差動アンプ２４及び加算器２５を有している。差動アンプ２４は、その反転入力端子に現在の電流情報信号Ｓ２１が入力されるとともにその非反転入力端子に過去の電流情報信号Ｓ２２が入力される。加算器２５には差動アンプ２４の出力信号である電流重畳信号Ｓ２３が入力される。この結果、電流重畳信号Ｓ２３は、エラーアンプ１の出力信号である誤差信号Ｖｅｒｒに重畳され新たな誤差信号Ｖｅｒｒ−ｒとしてＰＷＭコンパレータ２に出力される。
【００２７】
ここで、電流重畳信号Ｓ２３は、差動アンプ２４において電流情報信号Ｓ２２から電流情報信号Ｓ２１を差し引いた信号として得られるので、現在の電流情報信号Ｓ２１に基づきＰＷＭコンパレータ２のスイッチング信号ＳＷＳのオン期間が小さくなるように調整するとともに過去の電流情報信号Ｓ２２に基づき前記スイッチング信号ＳＷＳのオン期間が大きくなるように調整したものとなる。
【００２８】
本形態によれば、従来技術に対して抵抗とコンデンサを追加するだけでの非常に簡単な回路構成にて本特許の目的が実現できる。
【００２９】
＜第３の実施の形態＞
図３は本発明の第３の実施の形態に係るスイッチング電源回路を示す回路図である。同図に示すように、電流検出手段３１は、スイッチング手段ＳＷ１に直列に接続した抵抗Ｒｓｅｎと、この抵抗Ｒｓｅｎとの接続点から分岐させてこの接続点に接続した電流検出用スイッチング手段ＳＷ３と、この電流検出用スイッチング手段ＳＷ３に直列に接続した第１のコンデンサＣ３とを有し、現在の電流情報信号Ｓ２１を電流検出用スイッチング手段ＳＷ３とコンデンサＣ３との接続点の電圧を利用して得るように構成してある。ここで、電流検出用スイッチング手段ＳＷ３はＮチャンネルのＭＯＳトランジスタで構成してあり、ゲートに供給されるバッファー回路４の出力信号であるスイッチング信号ＳＷＳ１でオンするようになっている。スイッチング信号ＳＷＳ１は電流検出用スイッチング手段ＳＷ３と同様のＮチャンネルのＭＯＳトランジスタであるスイッチング手段ＳＷ１のゲートにも同時に供給される。
【００３０】
ここで、スイッチング信号ＳＷＳ１は制御手段２６を介して電流検出用スイッチング手段ＳＷ３のゲートに供給するように構成してある。この場合の制御手段２６は、スイッチング信号ＳＷＳ１でスイッチング手段ＳＷ１をオンした後に電流検出用スイッチング手段ＳＷ３がオンするとともに、スイッチング手段ＳＷ１をオフする前に電流検出用スイッチング手段ＳＷＳ３がオフするようにスイッチング信号ＳＷＳ１を制御する。かくして、スイッチング手段ＳＷ１がオフした際に、現在の電流情報信号Ｓ２１を保持することができる。
【００３１】
電流保持手段２２は、直列に接続した抵抗Ｒ３とコンデンサＣ４とを有し、前記電流検出手段２１が検出した電流情報信号Ｓ２１を、抵抗Ｒ３の抵抗値及びコンデンサＣ４の容量で決まる時定数に基づいて遅延するものである。この結果、抵抗Ｒ３とコンデンサＣ４との接続点を介して過去の電流情報信号Ｓ２２を得る。
【００３２】
電流重畳手段２３は、差動アンプ２４及び加算器２５を有している。差動アンプ２４は、その反転入力端子に現在の電流情報信号Ｓ２１が入力されるとともにその非反転入力端子に過去の電流情報信号Ｓ２２が入力される。加算器２５には差動アンプ２４の出力信号である電流重畳信号Ｓ２３が入力される。この結果、電流重畳信号Ｓ２３は、エラーアンプ１の出力信号である誤差信号Ｖｅｒｒに重畳され新たな誤差信号Ｖｅｒｒ−ｒとしてＰＷＭコンパレータ２に出力される。
【００３３】
ここで、電流重畳信号Ｓ２３は、差動アンプ２４において電流情報信号Ｓ２２から電流情報信号Ｓ２１を差し引いた信号として得られるので、現在の電流情報信号Ｓ２１に基づきＰＷＭコンパレータ２のスイッチング信号ＳＷＳのオン期間が小さくなるように調整するとともに過去の電流情報信号Ｓ２２に基づき前記スイッチング信号ＳＷＳのオン期間が大きくなるように調整したものとなる。
【００３４】
図４は、本形態に係るスイッチング電源回路の各部の波形を示す波形図で、同図（ａ）は電流ＩＳＷ、（ｂ）は現在の電流情報信号Ｓ２１（実線）及び過去の電流情報信号Ｓ２２（点線）の波形をそれぞれ示す。また、同図（ｃ）は誤差信号Ｖｅｒｒ、加算器２５の出力信号である新たな誤差信号Ｖｅｒｒ−ｒ(点線)及び発振信号ＲＡＭＰの波形を、（ｄ）はＰＷＭコンパレータ２の出力信号であるスイッチング信号ＳＷＳの波形をそれぞれ示している。
【００３５】
図４（特に同図（ｂ）、（ｃ））を参照すれば明らかな通り、本形態に係るスイッチング電源回路においては、電流情報信号Ｓ２２が電流情報信号Ｓ２１に対して所定の期間遅れた信号となり、しかも過去の電流情報信号Ｓ２２から現在の電流情報信号Ｓ２１を差し引いた差分を表す電流重畳信号Ｓ２３を加算器２５に供給することになるので、誤差信号Ｖｅｒｒの変動を抑制することができる。
【００３６】
＜第４の実施の形態＞
図５は本発明の第４の実施の形態に係るスイッチング電源回路を示す回路図である。同図に示すように、本形態は第３の実施の形態の電流検出手段３１の構成を変更したものであり、その他の構成は全く同一である。そこで、図３と同一部分には同一番号を付し、重複する説明は省略する。
【００３７】
本形態に係る電流検出手段４１は、ＮチャンネルのＭＯＳトランジスタであるスイッチング手段ＳＷ１におけるオン抵抗を介してこのスイッチング手段ＳＷ１に接続した電流検出用スイッチング手段ＳＷ３と、この電流検出用スイッチング手段ＳＷ３に直列に接続したコンデンサＣ３とを有し、現在の電流情報信号Ｓ２１を前記オン抵抗に起因する電圧降下に基づく電流検出用スイッチング手段ＳＷ３とコンデンサＣ３との接続点の電圧を利用して得るように構成したものである。すなわち、ＮチャンネルのＭＯＳトランジスタである電流検出用スイッチング手段ＳＷ３のドレインを、同様にＮチャンネルのＭＯＳトランジスタであるスイッチング手段ＳＷ１のドレインに接続してある。この結果、本形態によれば図３における電流検出用の抵抗Ｒｓｅｎを省略することができ、当該スイッチング電源回路の小型化に資することができる。
【００３８】
ここで、スイッチング信号ＳＷＳ２は、図３に示す第３の実施の形態と同様に、制御手段２６を介して電流検出用スイッチング手段ＳＷ３のゲートに供給する。この場合の制御手段２６は、スイッチング信号ＳＷＳ１でスイッチング手段ＳＷ１をオンした後に電流検出用スイッチング手段ＳＷ３がオンするとともに、スイッチング手段ＳＷ１をオフする前に電流検出用スイッチング手段ＳＷＳ３がオフするようにスイッチング信号ＳＷＳ１を制御する。かくして、スイッチング手段ＳＷ１がオフした際に、現在の電流情報信号Ｓ２１を保持することができる。
【００３９】
＜他の実施の形態＞
上記第１乃至第４の実施の形態は何れも昇圧型のスイッチング電源回路であるが、同様の技術思想で降圧型のスイッチング電源回路を形成することも勿論可能である。図６及び図７に本発明の実施の形態に係る降圧型のスイッチング電源回路を示しておく。なお、図６及び図７中、図１乃至図５の各部と機能的に対応する部分には同一番号を付し、重複する説明は省略する。
【００４０】
なお、上述の各実施の形態における現在の電流情報信号Ｓ２１は、インダクタＬを流れる電流ＩＬ又はスイッチング手段ＳＷ１を流れる電流ＩＳＷを利用して形成したが、これはスイッチング手段ＳＷ２を流れる電流を利用して形成することも可能である。さらに、インダクタＬに流れる電流ＩＬの他、スイッチング手段ＳＷ１のドレイン側又はソース側、スイッチング手段ＳＷ２のドレイン側又はソース側のいずれかを流れる電流であれば同様に利用できる。
【００４１】
また、電流重畳信号Ｓ２３は加減算器１５乃至加算器２５を介して誤差信号Ｖｅｒｒに重畳するようにしたが、電流重畳信号Ｓ２３を直接エラーアンプ１の内部に供給してこの内部で重畳するようにしても良い。
【００４２】
さらに、現在の電流情報信号Ｓ２１に基づくスイッチング信号ＳＷＳに対する影響が、過去の電流情報信号Ｓ２２に基づくスイッチング信号ＳＷＳに対する影響よりも大きくなるようにオフセットを設けても良い。具体的なオフセットの作り方は、各トランジスタのサイズ、抵抗値等、回路素子の諸元を適宜選択することにより種々考えられるが、例えば差動アンプ２４にオフセット電圧を加え現在の電流情報信号Ｓ２１が過去の電流情報信号Ｓ２２により大きくなるように構成することでも実現し得る。
【００４３】
このようなオフセットを設けた場合には、図４（ｃ）に示す誤差信号Ｖｅｒｒの下降の程度を調整することができる。
【００４４】
本発明の各実施の形態は、電流検出手段１１，２１，３１，４１、電流保持手段１２，２２、電流重畳手段１３，２３の何れかの一個づつの組み合わせからなるが、かかる組み合わせに制限はなく、自由に組み合わせることができる。
【産業上の利用可能性】
【００４５】
本発明は、例えば携帯電話、パソコン等の電源回路を形成するスイッチング電源回路を製造、販売する電子機器産業分野で利用することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施の形態に係るスイッチング電源回路を示す回路図である。
【図２】本発明の第２の実施の形態に係るスイッチング電源回路を示す回路図である。
【図３】本発明の第３の実施の形態に係るスイッチング電源回路を示す回路図である。
【図４】図３に示すスイッチング電源回路の各部の波形を示す波形図である。
【図５】本発明の第４の実施の形態に係るスイッチング電源回路を示す回路図である。
【図６】本発明の実施の形態に係る降圧型のスイッチング電源回路の第１の例を示す回路図である。
【図７】本発明の実施の形態に係る降圧型のスイッチング電源回路の第２の例を示す回路図である。
【図８】従来技術に係るスイッチング電源回路を示す回路図である。
【図９】図８に示すスイッチング電源回路の各部の波形を示す波形図である。
【符号の説明】
【００４７】
１    エラーアンプ
２    ＰＷＭコンパレータ
３    発振回路
４    バッファー回路
５    減算器
１１，２１，３１，４１  電流検出手段
１２，２２    電流保持手段
１３，２３  電流重畳手段
１４    電流センサ
１５    加減算器
２４    差動アンプ
２５    加算器
２６    制御手段
Ｃ３、Ｃ４    コンデンサ
ＩＬ，ＩＳＷ    電流
Ｒ３  抵抗
Ｓ２１    過去の電流情報信号
Ｓ２２    現在の電流情報信号
Ｓ２３    電流重畳信号
ＳＷ１，ＳＷ２    スイッチング手段
ＳＷ３    電流検出用スイッチング手段
Ｖｅｒｒ  誤差信号
【図１】
0004686745.tif 000002
【図２】
0004686745.tif 000003
【図３】
0004686745.tif 000004
【図４】
0004686745.tif 000005
【図５】
0004686745.tif 000006
【図６】
0004686745.tif 000007
【図７】
0004686745.tif 000008
【図８】
0004686745.tif 000009
【図９】
0004686745.tif 000010