(57)【特許請求の範囲】
【請求項１】
抵抗およびコンデンサからなる入力フィルタ回路を介して入力される被測定電圧と接地電圧とを交互に切り換えて増幅回路に与える入力切換用のスイッチ回路と、上記増幅回路の出力をデジタル変換するＡ／Ｄ変換回路と、制御手段とを含み、上記制御手段により上記スイッチ回路を切換制御するとともに、上記Ａ／Ｄ変換後の上記被測定電圧から上記接地電圧を減算してオフセット電圧分を除去するオートゼロ補正回路において、
上記スイッチ回路は、スイッチ素子として２つのＮチャンネルＦＥＴと１つのＰチャンネルＦＥＴの３つのＦＥＴを含み、
上記２つのＮチャンネルＦＥＴは、そのソース端子同士およびゲート端子同士が接続され、一方のドレイン端子が上記増幅回路の所定入力端子に、他方のドレイン端子が上記入力フィルタ回路に接続されているとともに、上記ソース端子と上記ゲート端子間には放電用第１抵抗が接続されており、
上記ＰチャンネルＦＥＴは、そのソース端子が接地され、同ソース端子とゲート端子間には放電用第２抵抗が接続されているとともに、ドレイン端子が上記増幅回路の所定入力端子に接続されており、
上記ＮチャンネルＦＥＴ側の各ゲート端子はアノードが同ゲート端子側とされた第１ダイオードを介して、上記ＰチャンネルＦＥＴ側のゲート端子はカソードが同ゲート端子側とされた第２ダイオードを介して上記制御手段のスイッチ切換信号出力ポートにそれぞれ接続され、
さらに、上記ＮチャンネルＦＥＴのソース側には、カソードが同ソース側とされた第３ダイオードを介して所定電圧の直流電源が接続されていることを特徴とするオートゼロ補正回路。
【請求項２】
抵抗およびコンデンサからなる入力フィルタ回路を介して入力される被測定電圧と接地電圧とを交互に切り換えて増幅回路に与える入力切換用のスイッチ回路と、上記増幅回路の出力をデジタル変換するＡ／Ｄ変換回路と、制御手段とを含み、上記制御手段により上記スイッチ回路を切換制御するとともに、上記Ａ／Ｄ変換後の上記被測定電圧から上記接地電圧を減算してオフセット電圧分を除去するオートゼロ補正回路において、
上記スイッチ回路は、スイッチ素子として２つのＰチャンネルＦＥＴと１つのＮチャンネルＦＥＴの３つのＦＥＴを含み、
上記２つのＰチャンネルＦＥＴは、そのソース端子同士およびゲート端子同士が接続され、一方のドレイン端子が上記増幅回路の所定入力端子に、他方のドレイン端子が上記入力フィルタ回路に接続されているとともに、上記ソース端子と上記ゲート端子間には放電用第１抵抗が接続されており、
上記ＮチャンネルＦＥＴは、そのソース端子が接地され、同ソース端子とゲート端子間には放電用第２抵抗が接続されているとともに、ドレイン端子が上記増幅回路の所定入力端子に接続されており、
上記ＰチャンネルＦＥＴ側の各ゲート端子はカソードが同ゲート端子側とされた第１ダイオードを介して、上記ＮチャンネルＦＥＴ側のゲート端子はアノードがゲート端子側とされた第２ダイオードを介して上記制御手段のスイッチ切換信号出力ポートにそれぞれ接続され、
さらに、上記ＰチャンネルＦＥＴのソース側には、カソードが同ソース側とされた第３ダイオードを介して所定電圧の直流電源が接続されていることを特徴とするオートゼロ補正回路。
【請求項３】
上記直流電源の電圧が上記被測定電圧よりも低い電圧に設定されている請求項１または２に記載のオートゼロ補正回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＦＥＴスイッチにより被測定電圧と接地電圧とを交互に入力してＡ／Ｄ変換器などの回路オフセット電圧の影響を排除するオートゼロ補正回路に関するものである。
【０００２】
【従来の技術】
被測定信号をＡ／Ｄ変換してデシタル処理する電気測定器においては、特にその被測定信号が微小である場合、Ａ／Ｄ変換器などから発生する固有的なオフセット成分が測定精度を左右することになる。
【０００３】
そこで、被測定電圧と接地電圧（アース電圧）とを交互に入力して、その被測定電圧のゼロレベルを自動的に校正するオートキャリブレーションが行なわれており、その基本的な回路構成を図２に示す。
【０００４】
これによると、被測定電圧Ｖｍは抵抗ＲおよびコンデンサＣからなる入力フィルタ回路１を介して増幅回路２に与えられるが、この場合、増幅回路２の入力端子側には、交代的にオンオフ制御される２つのスイッチ３ａ，３ｂを有するスイッチ回路３が設けられている。
【０００５】
すなわち、一方のスイッチ３ａは入力フィルタ回路１側に接続され、他方のスイッチ３ｂは接地端子側に接続されており、これらのスイッチ３ａ，３ｂが交代的にオンオフすることにより、増幅回路２に被測定電圧Ｖｍと接地電圧Ｖｅとが交互に入力される。増幅回路２で増幅された各電圧Ｖｍ，Ｖｅは次段のＡ／Ｄ変換回路４でデシタル変換された後、制御手段としてのＣＰＵ５に与えられる。
【０００６】
ＣＰＵ５は、スイッチ回路３に切換信号を定期的に出力するとともに、被測定電圧Ｖｍから接地電圧Ｖｅを減算して図示しない表示装置に出力する。これにより、測定値からＡ／Ｄ変換回路などから生ずる回路オフセット電圧の影響が取り除かれる。
【０００７】
ところで、測定値の信頼性を高めるため、スイッチ回路３は高速で切換制御されるため、リレースイッチなどの機械接点式のものは不適で、実際にはＦＥＴなどの半導体スイッチが用いられている。図３を参照して、その一例としてＦＥＴよりなるスイッチ回路３０について説明する。
【０００８】
このスイッチ回路３０は、スイッチ素子として、相補的に接続されたＮチャンネルＦＥＴ３１０およびＰチャンネルＦＥＴ３２０の２つのＦＥＴを備えている。ＮチャンネルＦＥＴ３１０のソース端子は入力フィルタ回路１側に接続され、そのドレイン端子は増幅回路２の非反転端子に接続されている。
【０００９】
これに対して、ＰチャンネルＦＥＴ３２０のソース端子は接地されており、そのドレイン端子はＮチャンネルＦＥＴ３１０のドレイン端子と同じく増幅回路２の非反転端子に接続されている。
【００１０】
また、各ＦＥＴ３１０，３２０のゲート−ソース間には、これらＦＥＴ３１０，３２０のオフ時に、そのゲート−ソース間に蓄えられる電荷を放電させるための放電用抵抗３１２，３２２が接続されている。
【００１１】
これに関連して、ＮチャンネルＦＥＴ３１０のゲート端子は、第１ダイオード３１１を介してＣＰＵ５のスイッチ切換信号出力ポート５０１に接続され、また、ＰチャンネルＦＥＴ３２０のゲート端子も、第２ダイオード３２１を介してＣＰＵ５のスイッチ切換信号出力ポート５０１に接続されている。
【００１２】
なお、第１ダイオード３１１の向きはアノードがゲート端子側、カソードがスイッチ切換信号出力ポート５０１側であるのに対し、第２ダイオード３２１の向きはカソードがゲート端子側、アノードがスイッチ切換信号出力ポート５０１側である。
【００１３】
ここで、図３に示されているように、ＣＰＵ５からそのスイッチ切換信号出力ポート５０１（Ａ点）に、Ｈ（測定），Ｌ（校正）を交互に繰り返すスイッチ切換信号が出力されるものとする。
【００１４】
なお、この例において、被測定電圧Ｖｍが＋２Ｖ〜−２Ｖの範囲内であるのに対して、Ｈ電圧は＋１０Ｖ，Ｌ電圧は−１０Ｖに設定されており、また、入力フィルタ回路１の抵抗Ｒはきわめて小さな抵抗値とされている。
【００１５】
まず、Ａ点のスイッチ切換信号が「Ｌ」のときには、入力フィルタ回路１側のＢ点から放電用抵抗３１２および第１ダイオード３１１を通ってＡ点側に電流が流れ、そのとき放電用抵抗３１２に発生する電圧降下によりゲート電位がソース電位よりも低くなるため、ＮチャンネルＦＥＴ３１０がオフとなる。
【００１６】
このとき、ＰチャンネルＦＥＴ３２０側では、ゲート電位がソース電位よりも低くなってオンとなり、これによりＰチャンネルＦＥＴ３２０側から増幅回路２の非反転入力端子に接地電圧（アース電圧）Ｖｅが入力される。
【００１７】
次に、Ａ点のスイッチ切換信号が「Ｈ」に転ずると、ＰチャンネルＦＥＴ３２０側では、そのゲート電位がソース電位よりも高くなるため、ＰチャンネルＦＥＴ３２０がオフとされる。
【００１８】
このとき、ＮチャンネルＦＥＴ３１０側では、Ｂ点からＡ点側への電流の流れが止まり、その結果、ゲート電位とソース電位とが同電位になり、ＮチャンネルＦＥＴ３１０がオンとなる。これにより、入力フィルタ回路１側から被測定電圧Ｖｍが増幅回路２の非反転入力端子に入力される。
【００１９】
このようにして、増幅回路２に被測定電圧Ｖｍと接地電圧Ｖｅとが交互に入力され、また、接地電圧入力側のスイッチ素子にもＦＥＴ３２０が用いられているため、漏れ電流を１ｐＡ以下に抑えることができる。
【００２０】
【発明が解決しようとする課題】
しかしながら、ＮチャンネルＦＥＴ３１０のオフ時にＢ点から放電用抵抗３１２および第１ダイオード３１１を通ってＡ点側に電流が流れるため、Ｂ点の電位が変動する。
【００２１】
したがって、ＮチャンネルＦＥＴ３１０がオンしてから、Ｂ点の電位が安定するまで測定動作に入ることができないという別の課題が生ずる。参考までに、図４にＡ点，Ｂ点およびＣ点に現れる電圧波形を示す。Ｃ点は増幅回路２の入力端子側の電圧である。
【００２２】
なお、Ｂ点での電位変動は、入力フィルタ回路１にコンデンサＣが含まれているためであるが、このＲ−ＣフィルタはＳ／Ｎ比を向上させるうえで不可欠であり、これを省くことは好ましくない。
【００２３】
本発明は、上記課題を解決するためになされたもので、その目的は、入力を接地電圧から被測定電圧に切り換えて測定モードに入る際、入力フィルタ回路側の電位を安定させる期間をおく必要のないスイッチ回路（ＦＥＴスイッチ）を備えたオートゼロ補正回路を提供することにある。
【００２５】
【課題を解決するための手段】
上記目的を達成するため、本発明のオートゼロ補正回路は、抵抗およびコンデンサからなる入力フィルタ回路を介して入力される被測定電圧と接地電圧とを交互に切り換えて増幅回路に与える入力切換用のスイッチ回路と、上記増幅回路の出力をデジタル変換するＡ／Ｄ変換回路と、上記スイッチ回路を切換制御するとともに、上記Ａ／Ｄ変換後の上記被測定電圧から上記接地電圧を減算してオフセット電圧分を除去する制御手段とを含み、上記スイッチ回路が、スイッチ素子として２つのＮチャンネルＦＥＴと１つのＰチャンネルＦＥＴの３つのＦＥＴを含み、上記２つのＮチャンネルＦＥＴは、そのソース端子同士およびゲート端子同士が接続され、一方のドレイン端子が上記増幅回路の所定入力端子に、他方のドレイン端子が上記入力フィルタ回路に接続されているとともに、上記ソース端子と上記ゲート端子間には放電用第１抵抗が接続されており、上記ＰチャンネルＦＥＴは、そのソース端子が接地され、同ソース端子とゲート端子間には放電用第２抵抗が接続されているとともに、ドレイン端子が上記増幅回路の所定入力端子に接続されており、上記ＮチャンネルＦＥＴ側の各ゲート端子はアノードが同ゲート端子側とされた第１ダイオードを介して、上記ＰチャンネルＦＥＴ側のゲート端子はカソードが同ゲート端子側とされた第２ダイオードを介して上記制御手段のスイッチ切換信号出力ポートにそれぞれ接続され、さらに、上記ＮチャンネルＦＥＴのソース側には、カソードが同ソース側とされた第３ダイオードを介して所定電圧の直流電源が接続されていることを特徴としている。
【００２６】
上記２つのＮチャンネルＦＥＴが被測定電圧入力側スイッチ素子で、上記１つのＰチャンネルＦＥＴが接地電圧入力側スイッチ素子であるが、これを入れ替えて、被測定電圧入力側スイッチ素子を２つのＰチャンネルＦＥＴとし、接地電圧入力側スイッチ素子を１つのＮチャンネルＦＥＴとしてもよい。
【００２７】
もっとも、この場合には、上記第１および第２ダイオードはそれぞれ逆向きに接続されることになり、また、上記スイッチ切換信号出力ポートに現れるＨ，Ｌによる各スイッチ素子のオン、オフも逆となる。
【００２８】
本発明のオートゼロ補正回路において、上記直流電源は被測定電圧入力側スイッチ素子のソース電位を安定させるためのものであるが、その電圧が上記被測定電圧に重畳されないようにするため、上記直流電源の電圧は上記被測定電圧よりも低い電圧に設定されることが好ましい。
【００２９】
【発明の実施の形態】
次に、図１を参照して、本発明のＦＥＴスイッチが適用されたオートゼロ補正回路の実施形態について説明する。なお、この実施形態において、先に図３で説明した従来例と同一もしくは同一と見なされてよい構成要素にはそれと同一の参照符号が付されている。
【００３０】
この実施形態において、スイッチ回路は参照符号３０Ａで示されている。このスイッチ回路３０Ａは、先に図３で説明した従来例が備えているスイッチ回路３０の構成要素を含むが、被測定電圧入力側スイッチ素子として、ＮチャンネルＦＥＴ３１０のほかに、もう一つのＮチャンネルＦＥＴ３１３が追加されている。
【００３１】
すなわち、被測定電圧入力側スイッチ素子は、２つのＮチャンネルＦＥＴ３１０，３１３よりなり、それらのソース端子同士が接続され、また、ゲート端子同士も接続されている。一方のドレイン端子は増幅器２の非反転端子に接続され、他方のドレイン端子は入力フィルタ回路１に接続されている。
【００３２】
各ＮチャンネルＦＥＴ３１０，３１３のソース端子とゲート端子間に、放電用抵抗３１２が接続され、それら各ゲート端子は第１ダイオード３１１を介してＣＰＵ５のスイッチ切換信号出力ポート５０１に接続されている。
【００３３】
また、各ＮチャンネルＦＥＴ３１０，３１３のソース端子には、第３ダイオード３１５を介して直流電圧源３１４が接続されている。第３ダイオード３１５の向きは、そのカソードがソース端子側でアノードが直流電圧源３１４側である。
【００３４】
直流電圧源３１４は、各ＮチャンネルＦＥＴ３１０，３１３がオフ状態にあるとき、そのソース電位を安定化させるための電源であり、その電圧Ｖｐは被測定電圧Ｖｍよりも低く設定されている（Ｖｍ＞Ｖｐ）。
【００３５】
なお、接地電圧入力側のＰチャンネルＦＥＴ３２０およびＣＰＵ５からそのスイッチ切換信号出力ポート５０１（Ａ点）に出力されるスイッチ切換信号などの他の構成は上記従来例と同じである。
【００３６】
次に、動作について説明する。まず、Ａ点であるスイッチ切換信号出力ポート５０１のスイッチ切換信号が「Ｌ（−１０Ｖ）」のときには、直流電圧源３１４から第３ダイオード３１５、放電用抵抗３１２および第１ダイオード３１１を通ってＡ点に電流が流れ、そのとき放電用抵抗３１２に発生する電圧降下によりゲート電位がソース電位よりも低くなるため、ＮチャンネルＦＥＴ３１０，３１３がともにオフとなる。
【００３７】
このとき、ＰチャンネルＦＥＴ３２０側では、ゲート電位がソース電位よりも低くなってオンとなり、これによりＰチャンネルＦＥＴ３２０側から増幅回路２の非反転入力端子に接地電圧（アース電圧）Ｖｅが入力される。
【００３８】
次に、Ａ点のスイッチ切換信号が「Ｈ（＋１０Ｖ）」に転ずると、ＰチャンネルＦＥＴ３２０側では、そのゲート電位がソース電位よりも高くなるため、ＰチャンネルＦＥＴ３２０がオフとされる。
【００３９】
このとき、ＮチャンネルＦＥＴ３１０，３１３側では、直流電圧源３１４からＡ点側への電流の流れが止まり、その結果、ゲート電位とソース電位とが同電位になり、ＮチャンネルＦＥＴ３１０，３１３がともにオンとなる。
【００４０】
これにより、入力フィルタ回路１側から被測定電圧Ｖｍが増幅回路２の非反転入力端子に入力される。この場合、Ｖｍ＞Ｖｐであるため、直流電圧源３１４の電圧Ｖｐが測定系に入り込むおそれはない。
【００４１】
このように、本発明によれば、ＮチャンネルＦＥＴ３１０と入力フィルタ回路１との間に、もう一つのＮチャンネルＦＥＴ３１３を入れたことにより、各ＮチャンネルＦＥＴ３１０，３１３がオフのときには入力フィルタ回路１側のＢ点から電流が流れない。
【００４２】
そのため、Ｂ点の電位は安定しており、スイッチ切換信号を「Ｈ」として校正モードから測定モードに入る際、入力フィルタ回路１側の電位を安定させる期間をおく必要がなくなる。
【００４３】
なお、本発明の別の実施形態として、被測定電圧入力側の２つのスイッチ素子をＰチャンネルＦＥＴ、接地電圧入力側の１つのスイッチ素子をＮチャンネルＦＥＴとしてもよい。
【００４４】
もっとも、この場合には、上記実施形態の第１ないし第３ダイオードの向きがいずれも逆とされ、Ａ点のスイッチ切換信号が「Ｈ」の場合、被測定電圧入力側のスイッチ素子がオフで、接地電圧入力側のスイッチ素子がオンとなり、Ａ点のスイッチ切換信号が「Ｌ」の場合、被測定電圧入力側のスイッチ素子がオンで、接地電圧入力側のスイッチ素子がオフとなる。
【００４７】
【発明の効果】
以上説明したように、本発明によれば、抵抗およびコンデンサからなる入力フィルタ回路を介して入力される被測定電圧と接地電圧とを交互に切り換えて増幅回路に与える入力切換用のスイッチ回路と、上記増幅回路の出力をデジタル変換するＡ／Ｄ変換回路と、制御手段とを含み、上記制御手段により上記スイッチ回路を切換制御するとともに、上記Ａ／Ｄ変換後の上記被測定電圧から上記接地電圧を減算してオフセット電圧分を除去するオートゼロ補正回路において、入力を接地電圧から被測定電圧に切り換えて測定モードに入る際、入力フィルタ回路側の電位を安定させる期間をおく必要がなくなる。
【図面の簡単な説明】
【図１】本発明によるＦＥＴスイッチを備えたオートゼロ補正回路の実施形態を示した回路図。
【図２】オートゼロ補正回路の基本的な構成を示した回路図。
【図３】従来のスイッチ回路を備えたオートゼロ補正回路を示した回路図。
【図４】従来のスイッチ回路の動作説明用の波形図。
【符号の説明】
１  入力フィルタ回路
２  増幅回路
４  Ａ／Ｄ変換回路
５  ＣＰＵ（制御手段）
５０１  スイッチ切換信号出力ポート
３０Ａ  スイッチ回路
３１０，３１３  ＮチャンネルＦＥＴ
３１１，３１５，３２１  ダイオード
３１２，３２２  放電用抵抗
３１４  直流電源
【図１】
0004705724.tif 000002
【図２】
0004705724.tif 000003
【図３】
0004705724.tif 000004
【図４】
0004705724.tif 000005