(57)【特許請求の範囲】
【請求項１】
複数の行電極対と、前記行電極対に交差して配列されており各交差部にて発光表示セルを形成する複数の列電極と、を有するディスプレイパネルを発光駆動するための駆動パルスを生成し当該駆動パルスを出力端子を介して前記行電極対及び前記列電極に供給する複数の駆動回路を含む駆動装置であって、
前記駆動回路の各々は、インダクタ素子を介して前記出力端子と電力回収用の容量性素子との間に正逆電流路を択一的に形成するスイッチ回路を含み、前記駆動パルスの生成動作を為すスイッチング共振充放電回路を有し、
前記駆動回路各々の内で前記行電極対に接続されている駆動回路各々の前記スイッチング共振充放電回路は、電源投入に応じて第１充電パルスを生成し当該第１充電パルスを前記出力端子を介して前記行電極対の一方の行電極及び他方の行電極の各々に同時に印加することにより前記容量性素子を共振電圧の中点電位まで充電した後に、前記駆動パルスの生成動作に切り替えることを特徴とするディスプレイパネルの駆動装置。
【請求項２】
前記駆動回路各々の内で前記列電極に接続されている駆動回路各々の前記スイッチング共振充放電回路は、電源投入に応じて第２充電パルスを生成し当該第２充電パルスを前記出力端子を介して前記第１充電パルスとは異なる位相で前記列電極の各々に印加することにより前記容量性素子を共振電圧の中点電位まで充電した後に、前記駆動パルスの生成動作に切り替えることを特徴とする請求項１記載のディスプレイパネルの駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マトリクス表示方式のプラズマディスプレイパネル（以下、ＰＤＰと称する）や、ＥＬ(electroluminescence)表示装置などの容量性の発光表示負荷を有するディスプレイパネルの駆動装置に関する。
【０００２】
【従来の技術】
ＰＤＰは、周知の如く、薄型の平面表示装置として種々の研究がなされており、その１つにマトリクス表示方式のＰＤＰが知られている。
図１は、かかるＰＤＰを含んだＰＤＰ駆動装置の概略構成を示す図である。
図１において、ＰＤＰ１には、Ｘ及びＹの１対にて１画面の各行（第１行〜第ｎ行）に対応した行電極対を為す行電極Ｙ1〜Ｙn及び、行電極Ｘ1〜Ｘnが形成されている。更に、これら行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで、１画面の各列（第１列〜第ｍ列）に対応した列電極を為す列電極Ｄ1〜Ｄmが形成されている。この際、１組の行電極対と１つの列電極との交叉部に、１画素に対応した放電セルが形成される。
【０００３】
アドレスドライバ２は、映像信号に基づく各画素毎の画素データを、その論理レベルに応じた電圧値を有する画素データパルスに変換し、これを１行分毎に上記列電極Ｄ1〜Ｄmに印加する。
Ｘ行電極ドライバ３は、各放電セルの残留壁電荷量を初期化する為のリセットパルス、後述するが如き発光放電セルの放電発光状態を維持させる為の維持放電パルスを発生し、これらを上記行電極Ｘ1〜Ｘnに印加する。
【０００４】
Ｙ行電極ドライバ４は、上記Ｘ行電極ドライバ３と同様に、各放電セルの残留壁電荷量を初期化する為のリセットパルス、発光放電セルの放電発光状態を維持させる為の維持放電パルスを発生し、これらを上記行電極Ｙ1〜Ｙnに印加する。更に、Ｙ行電極ドライバ４は、放電セル内に発生した荷電粒子を再形成させる為のプライミングパルス（ＰＰ）、並びに、各放電セルに対し画素データパルスに応じた電荷量を形成せしめて上記発光放電セル又は非発光放電セルの設定を行う為の走査パルス（ＳＰ）を発生し、これらを行電極Ｙ1〜Ｙnに印加する。
【０００５】
図２は、Ｘ行電極ドライバ３、Ｙ行電極ドライバ４、及びアドレスドライバ２の具体的構成を１画素分の電極Ｘj、電極Ｙj、及び電極Ｄiについて示している。電極Ｘjは電極Ｘ1〜Ｘnのうちの第ｊ行の電極であり、電極Ｙjは電極Ｙ1〜Ｙnのうちの第ｊ行の電極である。電極ＸjとＹjとの間はコンデンサＣ０として作用するようになっている。また、電極Ｄiは電極Ｄ1〜Ｄmのうちの第ｉ列の電極である。
【０００６】
Ｘ行電極ドライバ３においては、２つの電源Ｂ１，Ｂ２が備えられている。電源Ｂ１は電圧Ｖs1（例えば、１７０Ｖ）を出力し、電源Ｂ２は電圧Ｖr1（例えば、１９０Ｖ）を出力する。電源Ｂ１の正端子はスイッチング素子Ｓ３を介して電極Ｘjへの接続ライン１１に接続され、負端子はアース接続されている。接続ライン１１とアースとの間にはスイッチング素子Ｓ４が接続されている他、スイッチング素子Ｓ１、ダイオードＤ１及びコイルＬ１からなる直列回路と、コイルＬ２、ダイオードＤ２及びスイッチング素子Ｓ２からなる直列回路とがコンデンサＣ１を共通にアース側に介して接続されている。なお、ダイオードＤ１はコンデンサＣ１側をアノードとしており、ダイオードＤ２はコンデンサＣ１側をカソードとして接続されている。また、電源Ｂ２の正端子はスイッチング素子Ｓ８及び抵抗Ｒ１を介して接続ライン１１に接続され、電源Ｂ２の負端子はアース接続されている。
【０００７】
Ｙ行電極ドライバ４においては、４つの電源Ｂ３〜Ｂ６が備えられている。電源Ｂ３は電圧Ｖs1（例えば、１７０Ｖ）を出力し、電源Ｂ４は電圧−Ｖr1（例えば、−１９０Ｖ）を出力し、電源Ｂ５は電圧−Ｖoff（例えば、−１０〜−２０Ｖ）を出力し、電源Ｂ６は電圧Ｖh（例えば、１６０Ｖ、Ｖh＞Ｖoff）を出力する。電源Ｂ３の正端子はスイッチング素子Ｓ１３を介してスイッチング素子Ｓ１５への接続ライン１２に接続され、負端子はアース接続されている。接続ライン１２とアースとの間にはスイッチング素子Ｓ１４が接続されている他、スイッチング素子Ｓ１１、ダイオードＤ３及びコイルＬ３からなる直列回路と、コイルＬ４、ダイオードＤ４及びスイッチング素子Ｓ１２からなる直列回路とがコンデンサＣ２を共通にアース側に介して接続されている。なお、ダイオードＤ３はコンデンサＣ２側をアノードとしており、ダイオードＤ４はコンデンサＣ２側をカソードとして接続されている。
【０００８】
接続ライン１２はスイッチング素子Ｓ１５を介して電源Ｂ６の負端子への接続ライン１３に接続されている。電源Ｂ４の正端子はアース接続され、負端子はスイッチング素子Ｓ１６、そして抵抗Ｒ２を介して接続ライン１３に接続されている。電源Ｂ５の負端子はスイッチング素子Ｓ１７を介して接続ライン１３に接続され、正端子はアース接続されている。
【０００９】
また、接続ライン１３はスイッチング素子Ｓ２２を介して電極Ｙjへの接続ライン１４に接続されている。電源Ｂ６の正端子はスイッチング素子Ｓ２１を介して接続ライン１４に接続されている。接続ライン１３と１４との間にはダイオードＤ６が接続され、電源Ｂ６の正端子と接続ライン１４との間にはダイオードＤ５が並列に接続されている。ダイオードＤ５は接続ライン１４側をアノードとし、ダイオードＤ６は接続ライン１４側をカソードとして接続されている。
【００１０】
アドレスドライバ２には電源Ｂ７が備えられており、電源Ｂ７は電圧Ｖd（例えば、６０Ｖ）を出力する。電源Ｂ７の正端子はスイッチング素子Ｓ３３、接続ライン１５、及びスイッチング素子Ｓ３５を介して電極Ｄiに接続され、その負端子はアース接続されている。接続ライン１５とアースとの間には、スイッチング素子Ｓ３４が接続されている他、スイッチング素子Ｓ３１、ダイオードＤ７及びコイルＬ５からなる直列回路と、コイルＬ６、ダイオードＤ８及びスイッチング素子Ｓ３２からなる直列回路とがコンデンサＣ３を共通にアース側に介して接続されている。なお、ダイオードＤ７はコンデンサＣ３側をアノードとしており、ダイオードＤ８はコンデンサＣ３側をカソードとして接続されている。
【００１１】
また、電極Ｄiは、スイッチング素子Ｓ３６を介してアースに接続されている。因みに、スイッチング素子Ｓ３５とＳ３６はオルタネイト動作を行う関係にあり、放電セル部の容量Ｃ０に供給するアドレスデータパルスの生成を司る。
図２の回路において、ＰＤＰ装置の電源投入時の所定期間中にのみ、Ｘ行電極ドライバ３、Ｙ行電極ドライバ４、及びアドレスドライバ２に含まれるコンデンサＣ１，Ｃ２，Ｃ３（以下、これらのコンデンサを総称して『電力回収用コンデンサ』と称する）には、各々抵抗Ｒ１０，Ｒ２０，Ｒ３０を介して電源Ｂ８，Ｂ９，Ｂ１０が接続される。これらの電源は、各電力回収用コンデンサを各共振電圧の中点電位に充電するためのものであり、電源Ｂ８，Ｂ９の電位は、前述のＶs1の１／２、即ちＶs1／２、電源Ｂ１０の電位は、前述のＶdの１／２、即ちＶd／２となっている。
【００１２】
上記各ドライバに含まれるスイッチング素子Ｓ１〜Ｓ４、Ｓ８、Ｓ１１〜Ｓ１７、Ｓ２１〜Ｓ２２、及びＳ３１〜Ｓ３６のオン／オフは、図示しない制御回路によって制御される。因みに、図２の各スイッチング素子の矢印が制御回路からの制御信号端子を表している。
なお、Ｙ行電極ドライバ４において電源Ｂ３、スイッチング素子Ｓ１１〜Ｓ１５、コイルＬ３、Ｌ４、ダイオードＤ３、Ｄ４及びコンデンサＣ２がサスティンドライバ（維持放電駆動）部を構成し、電源Ｂ４、抵抗Ｒ２及びスイッチング素子Ｓ１６がリセットドライバ部を構成し、残りの電源Ｂ５、Ｂ６、スイッチング素子Ｓ１７、Ｓ２１、Ｓ２２及びダイオードＤ５、Ｄ６がスキャンドライバ（走査駆動）部を構成している。
【００１３】
次に、かかる構成のＰＤＰ駆動回路の動作について図３のタイミングチャートを参照しつつ説明する。ＰＤＰ駆動装置の動作は、主に、リセット期間、アドレス期間及びサスティン期間からなる。
先ず、リセット期間になると、Ｘ行電極ドライバ３のスイッチング素子Ｓ８がオンとなり、Ｙ行電極ドライバ４のスイッチング素子Ｓ１６，Ｓ２２が共にオンとなる。因みに、その他のスイッチング素子は全てオフである。
【００１４】
スイッチング素子Ｓ８のオンにより電源Ｂ２の正端子からスイッチング素子８、抵抗Ｒ１を介して電極Ｘjに電流が流れ、またスイッチング素子Ｓ１６，Ｓ２２のオンにより電極Ｙjからスイッチング素子Ｓ２２、抵抗Ｒ２、スイッチング素子Ｓ１６を介して電源Ｂ４の負端子に電流が流れ込む。電極Ｘjの電位はコンデンサＣ０と抵抗Ｒ１との時定数により徐々に上昇してリセットパルスＰＲxとなり、電極Ｙjの電位はコンデンサＣ０と抵抗Ｒ２との時定数により徐々に低下してリセットパルスＰＲyとなる。リセットパルスＰＲxの波高値は、最終的に電源Ｂ２の電圧Ｖr1となり、リセットパルスＰＲyの波高値は、最終的に電源Ｂ４の電圧−Ｖr1となる。このリセットパルスＰＲxは電極Ｘ1〜Ｘnの全てに同時に印加され、同様にリセットパルスＰＲyも電極Ｙ1〜Ｙn毎に生成されて電極Ｙ1〜Ｙn全てに同時に印加される。
【００１５】
これらリセットパルスＲＰx及びＲＰyの同時印加により、ＰＤＰ１の全ての放電セルが放電励起して荷電粒子が発生し、この放電終息後、全放電セルの誘電体層には一様に所定量の壁電荷が形成される。
スイッチング素子Ｓ８，Ｓ１６，Ｓ２２は、リセットパルスＰＲx及びＰＲyのレベルが飽和した後、リセット期間の終了以前にオフとなる。また、この時点にスイッチング素子Ｓ４、Ｓ１４及びＳ１５がオンとなり、電極Ｘj及びＹjは共にアースされてリセットパルスＰＲx及びＰＲyは消滅する。以上がリセット期間の動作である。
【００１６】
次に、アドレス期間が開始されると、スイッチング素子Ｓ１４及びＳ１５がオフとなり、スイッチング素子Ｓ１７がオンとなり、同時にスイッチング素子Ｓ２２がオンとなる。スイッチング素子Ｓ１７及びＳ２２のオンにより電源Ｂ５の負端子の負電位−Ｖoffがスイッチング素子Ｓ１７、そしてスイッチング素子Ｓ２２を介して電極Ｙjに印加される。
【００１７】
アドレス期間において、アドレスドライバ２は映像信号に基づく各画素毎の画素データを、その論理レベルに応じた電圧値を有する画素データパルスＤＰ1〜ＤＰnに変換し、これを１行分毎に上記列電極Ｄ1〜Ｄmに順次印加する。例えば、電極Ｙj，及びＹj+1に対しては、図３に示すように画素データパルスＤＰj，及びＤＰj+1が印加される。
【００１８】
一方、アドレス期間において、Ｙ行電極ドライバ４は、正電圧のプライミングパルス（ＰＰ）を行電極Ｙ1〜Ｙnに順次印加して行く。更に、各プライミングパルス（ＰＰ）の印加直後であり、かつ上記画素データパルス群ＤＰ1〜ＤＰn各々のタイミングに同期させて負電圧の走査パルス（ＳＰ）を行電極Ｙ1〜Ｙnに順次印加して行く。
【００１９】
これをＹ行電極ドライバ４について説明すると次のようになる。すなわち、プライミングパルス（ＰＰ）を生成する際には、スイッチング素子Ｓ２１がオンとなり、スイッチング素子Ｓ２２がオフとなる。また、スイッチング素子Ｓ１７はオンのままである。これにより電源Ｂ６と電源Ｂ５とはスイッチング素子Ｓ１７を介して直列に接続された状態となるので、電源Ｂ６の正端子の電位は（Ｖh−Ｖoff）（例えば、１６０Ｖ−２０Ｖ＝１４０Ｖ）となる。この正電位がスイッチング素子Ｓ２１を介して電極Ｙjにプライミングパルス（ＰＰ）として印加される。
【００２０】
プライミングパルス（ＰＰ）の印加後、アドレスドライバ２からの画素データパルスＤＰjの印加に同期してスイッチング素子Ｓ２１がオフとなり、スイッチング素子Ｓ２２がオンとなる。これにより電源Ｂ５の負端子の負電位−Ｖoffがスイッチング素子Ｓ１７、そしてスイッチング素子Ｓ２２を介して電極Ｙjに走査パルス（ＳＰ）として印加される。そして、アドレスドライバ２からの画素データパルスＤＰjの印加の停止に同期してスイッチング素子Ｓ２１がオンとなり、スイッチング素子Ｓ２２がオフとなり、電源Ｂ６の正端子の電位（Ｖh−Ｖoff）がスイッチング素子Ｓ２１を介して電極Ｙjに印加される。その後、（Ｊ＋１）行の電極Ｙj+1についても図３に示すように、電極Ｙjと同様にプライミングパルス（ＰＰ）が印加され、アドレスドライバ２からの画素データパルスＤＰj+1の印加に同期して走査パルス（ＳＰ）が印加される。
【００２１】
走査パルス（ＳＰ）が印加された行電極に属する放電セルのうち、更に、正電圧の画素データパルスＤＰが同時に印加された放電セルにおいて放電が生じ、その壁電荷の大半が失われる。一方、走査パルス（ＳＰ）が印加されたものの正電圧の画素データパルスが印加されなかった放電セルでは放電が生じないので、上記壁電荷が残留したままとなる。この際、壁電荷が残留したままとなった放電セルは発光放電セル、壁電荷が消滅してしまった放電セルは非発光放電セルとなる。以上がアドレス期間における動作である。
【００２２】
続いて、サスティン期間における動作を説明する。
Ｙ行電極ドライバ４においては、アドレス期間からサスティン期間に切り替わる時に、スイッチング素子Ｓ１７，Ｓ２１はオフとなり、代わってスイッチング素子Ｓ１４及びＳ１５がオンとなる。
一方、Ｘ行電極ドライバ３では、前のアドレス期間からスイッチング素子Ｓ４のオン状態が継続しており、電極Ｘjの電位はほぼ０Ｖのアース電位となっている。次に、スイッチング素子Ｓ４がオフとなり、スイッチング素子Ｓ１がオンになると、コンデンサＣ１に蓄えられている電荷によりコイルＬ１、ダイオードＤ１、そしてスイッチング素子Ｓ１を介して電流が電極Ｘjに達してコンデンサＣ０に流れ込み、コンデンサＣ０を充電させる。このとき、コイルＬ１及びコンデンサＣ０の時定数により電極Ｘjの電位は図３に示すように徐々に上昇する。
【００２３】
次いで、スイッチング素子Ｓ１がオフとなり、スイッチング素子Ｓ３がオンとなる。これにより、電極Ｘjには電源Ｂ１の正端子の電位ＶS1が印加される。その後、スイッチング素子Ｓ３がオフとなり、スイッチング素子Ｓ２がオンとなり、コンデンサＣ０に蓄積された電荷により電極ＸjからコイルＬ２、ダイオードＤ２、そしてスイッチング素子Ｓ２を介してコンデンサＣ１に電流が流れ込む。
【００２４】
このとき、コイルＬ２及びコンデンサＣ１の時定数により電極Ｘjの電位は図３に示すように徐々に低下する。電極Ｘjの電位がほぼ０Ｖに達すると、スイッチング素子Ｓ２がオフ、スイッチング素子Ｓ４がオンとなり、コンデンサＣ０はアースされる。
かかる一連の動作によって、Ｘ行電極ドライバ３は、図３に示した如き正電圧の維持放電パルスＩＰxを電極Ｘjに印加する。
【００２５】
Ｙ行電極ドライバ４では、維持放電パルスＩＰxが消滅するスイッチング素子Ｓ４のオンと同時に、スイッチング素子Ｓ１１がオンとなり、スイッチング素子Ｓ１４がオフとなる。スイッチング素子Ｓ１４がオンであったときには電極Ｙjの電位はほぼ０Ｖのアース電位となっているが、スイッチング素子Ｓ１４がオフとなり、スイッチング素子Ｓ１１がオンになると、コンデンサＣ２に蓄えられている電荷によりコイルＬ３、ダイオードＤ３、スイッチング素子Ｓ１１、スイッチング素子Ｓ１５、そしてダイオードＤ６を介して電流が電極Ｙjに達してコンデンサＣ０に流れ込み、コンデンサＣ０を充電させる。このとき、コイルＬ３及びコンデンサＣ０の時定数により電極Ｙjの電位は図３に示すように徐々に上昇する。
【００２６】
次いで、スイッチング素子Ｓ１１がオフとなり、スイッチング素子Ｓ１３がオンとなる。これにより、電極Ｙjには電源Ｂ３の正端子の電位ＶS1がスイッチング素子Ｓ１３，スイッチング素子Ｓ１５、そしてダイオードＤ６を介して印加される。その後、スイッチング素子Ｓ１３がオフとなり、スイッチング素子Ｓ１２がオンとなり、更にスイッチング素子Ｓ２２がオンとなり、コンデンサＣ０に蓄積された電荷により電極Ｙjからスイッチング素子Ｓ２２、スイッチング素子Ｓ１５、コイルＬ４、ダイオードＤ４、そしてスイッチング素子Ｓ１２を介してコンデンサＣ２に電流が流れ込む。このとき、コイルＬ４及びコンデンサＣ２の時定数により電極Ｙjの電位は図３に示すように徐々に低下する。電極Ｙjの電位がほぼ０Ｖに達すると、スイッチング素子Ｓ１２及びＳ２２がオフとなり、スイッチング素子Ｓ１４がオンとなる。
【００２７】
かかる動作によってＹ行電極ドライバ４は図３に示した如き正電圧の維持放電パルスＩＰyを電極Ｙjに印加する。
このように、サスティン期間においては、維持放電パルスＩＰxと維持放電パルスＩＰyとが交互に生成して電極Ｘ1〜Ｘnと電極Ｙ1〜Ｙnとに交互に印加される。このため、上記壁電荷が残留したままとなっている発光放電セルにおいては、かかる維持放電パルス電圧の印加に伴い放電発光を繰り返し、その発光状態を維持するのである。
【００２８】
以上が、図１及び図２に示すＰＤＰ駆動装置／駆動回路における、リセット期間、アドレス期間及びサスティン期間からなる、いわゆる通常の表示駆動シーケンスの動作説明である。
ところで、従来のＰＤＰ駆動装置においては、かかる表示駆動シーケンスに移行する以前の装置電源投入時に、図２に示す各共振ドライバの電力回収用コンデンサ（Ｃ１〜３）を所定の電位に充電する必要があった。即ち、これらのコンデンサの電位を零のままで前述した表示駆動シーケンスを開始すると、共振回路内の電位差から動作に支障を生ずるおそれがある。従って、ＰＤＰ駆動装置の電源投入後、前述の表示駆動シーケンスが開始されるまでに、各々の共振ドライバ回路ではこれらのコンデンサを共振電圧の中点電位まで充電する必要がある。
【００２９】
このため、従来装置においては図２に示す如く、各共振ドライバ毎に電力回収用コンデンサ充電のための電源Ｂ８〜１０を設け、かかる電源から直接に抵抗Ｒ１０〜３０を介して、各コンデンサＣ１〜３を共振電圧の中点電位（Ｖｓ１／２，Ｖｄ／２）まで充電していた。
しかしながら、この方法では装置電源投入時の突入電流を抑制すべく、比較的大きな抵抗値の直列抵抗を介して充電が行う必要がある。それ故、これらのコンデンサの充電に時間を要し、装置電源の投入から通常の表示駆動シーケンスに移行して画面表示を行うまでに時間がかかるという問題が生じていた。
【００３０】
【発明が解決しようとする課題】
本発明は、かかる問題を解決して各共振ドライバ回路に含まれる電力回収用のコンデンサを、所定の電位まで迅速かつ安全に充電することができる、容量性負荷を有する発光表示パネルの駆動装置を提供する。
【００３１】
【課題を解決するための手段】
請求項１記載によるディスプレイパネルの駆動装置は、複数の行電極対と、前記行電極対に交差して配列されており各交差部にて発光表示セルを形成する複数の列電極と、を有するディスプレイパネルを発光駆動するための駆動パルスを生成し当該駆動パルスを出力端子を介して前記行電極対及び前記列電極に供給する複数の駆動回路を含む駆動装置であって、前記駆動回路の各々は、インダクタ素子を介して前記出力端子と電力回収用の容量性素子との間に正逆電流路を択一的に形成するスイッチ回路を含み、前記駆動パルスの生成動作を為すスイッチング共振充放電回路を有し、前記駆動回路各々の内で前記行電極対に接続されている駆動回路各々の前記スイッチング共振充放電回路は、電源投入に応じて第１充電パルスを生成し当該第１充電パルスを前記出力端子を介して前記行電極対の一方の行電極及び他方の行電極の各々に同時に印加することにより前記容量性素子を共振電圧の中点電位まで充電した後に、前記駆動パルスの生成動作に切り替えることを特徴とする。
【００３３】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
本発明によるＰＤＰ駆動装置では、装置電源の投入時にＰＤＰの表示画素毎に、各々のドライバ回路に含まれる各電力回収用のコンデンサを所定の電位まで充電する、いわゆる充電駆動シーケンスを実行する。具体的には、図４に示す如く、かかる充電駆動シーケンスの期間内に、アドレスドライバ２では、コンデンサＣ３の電位を電源Ｂ７の１／２であるＶｄ／２まで、Ｘ行電極ドライバ３及びＹ行電極ドライバ４では、コンデンサＣ１及びＣ２の電位を電源Ｂ１，Ｂ３の１／２であるＶｓ／２まで充電する。
【００３４】
本発明によるＰＤＰ駆動装置においては、かかる充電駆動シーケンスを実行した後に、前述したリセット期間、アドレス期間、及びサスティン期間からなる通常の表示駆動シーケンスに移行することになる。
図５は、本発明のＰＤＰ駆動装置におけるＰＤＰ１画素分の駆動回路の構成を示す回路図であり、前述の図２に示した回路構成と同一部分は同一符号を用いて示している。
【００３５】
なお、図５に示す回路は、図２に示した回路構成から、電源投入時における各共振ドライバの電力回収用コンデンサ（Ｃ１〜３）への充電回路（電源Ｂ８〜１０、及び抵抗Ｒ１０〜３０）を除いたものであり、他の構成部分は同一であるため回路各部の説明は省略する。
図５の回路における充電駆動シーケンスの動作を図６のタイムチャートに基づいて説明する。
【００３６】
充電駆動シーケンスでは、先ず、列電極Ｄiに充電駆動パルスを印加して列電極回路の励振を行う。これを詳細に説明すれば以下の通りである。
先ず、図５のアドレスドライバ２において、スイッチング素子Ｓ３６がオフとなり、Ｓ３５がオンとなる。これによってアドレスドライバ２から充電駆動パルスが列電極Ｄiに印加される準備が整うことになる。
【００３７】
次に、スイッチング素子Ｓ３４がオフとなり、スイッチング素子Ｓ３１がオンになると、コンデンサＣ３に蓄えられている電荷によりコイルＬ５、ダイオードＤ７、そしてスイッチング素子Ｓ３１を介して電流が電極Ｄiに達して、列電極Ｄiに対応する放電セルとの間に形成された容量性負荷に流れ込み、かかる容量性負荷を充電させる。このとき、コイルＬ５及び前記容量性負荷からなる時定数により電極Ｄiの電位は図６に示すように徐々に上昇する。
【００３８】
次いで、スイッチング素子Ｓ３１がオフとなり、スイッチング素子Ｓ３３がオンとなる。これにより、電極Ｄiには電源Ｂ７の正端子の電位Ｖdが印加される。その後、スイッチング素子Ｓ３３がオフとなり、スイッチング素子Ｓ３２がオンとなり、列電極Ｄiと放電セルとの間の容量性負荷に蓄積された電荷により、電極ＤiからコイルＬ６、ダイオードＤ８、そしてスイッチング素子Ｓ３２を介してコンデンサＣ３に電流が流れ込む。
【００３９】
このとき、コイルＬ６及びコンデンサＣ３の時定数により電極Ｄiの電位は図６に示すように徐々に低下する。電極Ｄiの電位がほぼ０Ｖに達すると、スイッチング素子Ｓ３２がオフ、スイッチング電極Ｄi素子Ｓ３４がオンとなり、列電極Ｄiと放電セルとの間の容量性負荷はアースされる。
かかる一連の動作によって、アドレスドライバ２は、図６に示した如き正電圧の充電駆動パルスＤｐを電極にＤi印加することとなる。
【００４０】
なお、装置電源投入直後においては、コンデンサＣ３に蓄えられている電荷は零乃至は極めて微量であり、充電駆動パルスＤｐの電位上昇は極めて小さな値である。しかしながら、電源Ｂ７からの電力供給を得て、電極Ｄiに印加される充電駆動パルスの振幅は、励振駆動の繰り返しと共に急激に増大し、それに伴いコンデンサＣ３の充電電位も急速に増加する。
【００４１】
スイッチング素子Ｓ３４がオンとなり列電極Ｄiの電位がほぼ０となった後、スイッチング素子Ｓ３５がオフ、スイッチング素子Ｓ３６がオンとなって、アドレスドライバ２は電極Ｄiから切り離される。
一方、Ｘ行電極ドライバ３では、以前からスイッチング素子Ｓ４のオン状態が継続しており、電極Ｘjの電位はほぼ０Ｖのアース電位となっている。しかし、アドレスドライバ２からの充電駆動パルスＤｐが消滅すると、スイッチング素子Ｓ４がオフとなり、スイッチング素子Ｓ１がオンになる。これによって、コンデンサＣ１に蓄えられている電荷によりコイルＬ１、ダイオードＤ１、そしてスイッチング素子Ｓ１を介して電流が電極Ｘjに達して、放電セルのコンデンサＣ０に流れ込み、コンデンサＣ０を充電させる。このとき、コイルＬ１及びコンデンサＣ０の時定数により電極Ｘjの電位は図６に示すように徐々に上昇する。
【００４２】
次いで、スイッチング素子Ｓ１がオフとなり、スイッチング素子Ｓ３がオンとなる。これにより、電極Ｘjには電源Ｂ１の正端子の電位ＶS1が印加される。その後、スイッチング素子Ｓ３がオフとなり、スイッチング素子Ｓ２がオンとなり、コンデンサＣ０に蓄積された電荷により電極ＸjからコイルＬ２、ダイオードＤ２、そしてスイッチング素子Ｓ２を介してコンデンサＣ１に電流が流れ込む。
【００４３】
このとき、コイルＬ２及びコンデンサＣ１の時定数により電極Ｘjの電位は図６に示すように徐々に低下する。電極Ｘjの電位がほぼ０Ｖに達すると、スイッチング素子Ｓ２がオフ、スイッチング素子Ｓ４がオンとなり、コンデンサＣ０はアースされる。
かかる一連の動作によって、Ｘ行電極ドライバ３は、図６に示した如き正電圧の充電駆動パルスＩＰxを電極Ｘjに印加する。
【００４４】
また、Ｙ行電極ドライバ４においても、列電極Ｄiにおける充電駆動パルスＤｐが消滅すると、Ｘ行電極ドライバ３におけるスイッチング素子Ｓ４のオフと同時にスイッチング素子Ｓ１４がオフとなる。そして、Ｘ行電極ドライバ３におけるスイッチング素子Ｓ１のオンと同期してスイッチング素子Ｓ１１もオンとなる。スイッチング素子Ｓ１４がオンであったときには電極Ｙjの電位はほぼ０Ｖのアース電位となっているが、スイッチング素子Ｓ１４がオフとなり、スイッチング素子Ｓ１１がオンになると、コンデンサＣ２に蓄えられている電荷によりコイルＬ３、ダイオードＤ３、スイッチング素子Ｓ１１、スイッチング素子Ｓ１５、そしてダイオードＤ６を介して電流が電極Ｙjに達してコンデンサＣ０に流れ込み、コンデンサＣ０を充電させる。このとき、コイルＬ３及びコンデンサＣ０の時定数により電極Ｙjの電位は図６に示すように徐々に上昇する。
【００４５】
次いで、Ｘ行電極ドライバ３におけるスイッチング素子Ｓ１及びＳ３の動きに同期して、スイッチング素子Ｓ１１がオフとなり、スイッチング素子Ｓ１３がオンとなる。これによって、電極Ｙjには電源Ｂ３の正端子の電位ＶS1がスイッチング素子Ｓ１３，スイッチング素子Ｓ１５、そしてダイオードＤ６を介して印加される。
【００４６】
その後、Ｘ行電極ドライバ３におけるスイッチング素子Ｓ３及びＳ２の動きに同期して、スイッチング素子Ｓ１３がオフとなり、スイッチング素子Ｓ１２がオンとなり、更にスイッチング素子Ｓ２２がオンとなる。これによって、コンデンサＣ０に蓄積された電荷により電極Ｙjからスイッチング素子Ｓ２２、スイッチング素子Ｓ１５、コイルＬ４、ダイオードＤ４、そしてスイッチング素子Ｓ１２を介してコンデンサＣ２に電流が流れ込む。このとき、コイルＬ４及びコンデンサＣ２の時定数により電極Ｙjの電位は図６に示すように徐々に低下する。電極Ｙjの電位がほぼ０Ｖに達すると、スイッチング素子Ｓ１２及びＳ２２がオフとなり、スイッチング素子Ｓ１４がオンとなる。
【００４７】
かかる一連の動作によってＹ行電極ドライバ４は、図６に示した如き正電圧の充電駆動パルスＩＰyを電極Ｙjに印加する。
以上の説明並びに、図６のタイムチャートからも明らかなように、電極Ｘjと電極Ｙjに加わる充電駆動パルスＩＰx及びＩＰyは時間的に同期したパルス波形となっている。つまり、コンデンサＣ０の電極Ｘjと電極Ｙjに加わる充電駆動パルスＩＰx及びＩＰyは同位相、同極性のパルスとなり、電極Ｘjと電極Ｙjとの間の電位差は変化しない。このため、充電駆動シーケンス中にコンデンサＣ０の電極Ｘjと電極Ｙjとの間で放電が発生することはなく、当然、コンデンサＣ０の放電セルにおいて誤発光が生じるおそれもない。
【００４８】
なお、装置電源投入直後においては、コンデンサＣ１及びＣ２に蓄えられている電荷は零乃至は極めて微量であり、充電駆動パルスＩＰx及びＩＰyの電位上昇は極めて小さな値である。しかしながら、電源Ｂ１及びＢ３からの電力供給を得て、電極Ｘjと電極Ｙjに印加される充電駆動パルスの振幅は、励振駆動の繰り返しと共に急激に増大し、それに伴いコンデンサＣ１及びＣ２の充電電位も急速に増加する。
【００４９】
以上説明したアドレスドライバ２、Ｘ行電極ドライバ３、及びＹ行電極ドライバ４の動作は、図６のタイムチャートに示す如く、充電駆動シーケンスの期間中繰り返し実行される。そして、各ドライバの電力回収用コンデンサＣ１〜Ｃ３の充電電位が各共振電圧の中点電位まで上昇した時点で、ＰＤＰ駆動装置の制御回路（図示せず）が充電駆動シーケンスを終了して、前述した通常の表示用の駆動シーケンスに移行するのである。
【００５０】
なお、各コンデンサの充電電位が各共振電圧の中点電位に達したか否かの判断、即ち、充電駆動シーケンスの終了時判断に関しては、例えば、前記制御回路が高インピーダンスの電位センサで直接に各コンデンサの電位を監視するようにしても良い。また、充電時の時定数および充電駆動パルスのデューティサイクルが既知であることから励振駆動による電位上昇は予め算定できる。従って、前記制御回路が定めた所定のタイマーにより、充電駆動シーケンスの終了時を判断するようにしても良い。
【００５１】
以上説明した実施例においては、ＰＤＰ駆動回路の列電極駆動回路及び行電極対駆動回路の各々に共振ドライバ回路を用いた例を示したが、本発明はこれに限定されるものではなく、例えば、行電極対駆動回路のみに共振ドライバ回路を用いた場合にも適用できる。
この場合、装置電源投入時に実行される充電駆動シーケンスにおいて、前述の如く、行電極対の電極Ｘと電極Ｙに同相、同極性の充電駆動パルスの印加を所定時間中繰り返し行い、各共振ドライバに含まれる電力回収用の容量素子、即ちコンデンサＣ１及びＣ２を中点電位、即ち共振時の高電位Ｖｓ１と低電位０との中間電位Ｖｓ１／２まで充電する。
【００５２】
なお、上記実施例では、容量性の発光負荷を有するディスプレイパネルとしてＰＤＰを用いた例を示したが、本発明はこれに限定されるものではなく、容量性の発光負荷を有するディスプレイパネルであれば、例えば、ＥＬ表示装置などにも適用できることは言うまでもない。
【００５３】
【発明の効果】
以上詳述した如く、本発明によれば、容量性負荷を有する発光表示パネル駆動装置の共振ドライバに含まれる電力回収用の容量素子を、共振ドライバによる励振によって装置電源の立ち上がりとほぼ同時に所定の電位にまで充電することができる。このため、駆動装置の電源投入から通常の表示駆動シーケンスに移行して画像表示するまでの時間を大幅に短縮することができる。
【００５４】
特に、行電極対を有するマトリクス表示方式においては、共振ドライバによる充電駆動シーケンス中、駆動装置の行電極対を同相・同極性の充電駆動パルスで励振するため、充電駆動シーケンス中に放電セルで誤発光を生じるおそれもない。
【図面の簡単な説明】
【図１】従来のＰＤＰ駆動装置の構成を示すブロック図である。
【図２】従来のＰＤＰ駆動装置における１画素分の構成を示す回路図である。
【図３】図２に示す回路各部のタイムチャートである。
【図４】本発明による充電駆動シーケンスと、表示駆動シーケンスの関係を示すタイムチャートである。
【図５】本発明によるＰＤＰ駆動回路の実施例を示す回路図である。
【図６】図５に示す回路各部の充電駆動シーケンスにおけるタイムチャートである。
【符号の説明】
１  ＰＤＰ
２  アドレスドライバ
３  Ｘ行電極ドライバ
４  Ｙ行電極ドライバ
【図１】
0004660020.tif 000002
【図２】
0004660020.tif 000003
【図３】
0004660020.tif 000004
【図４】
0004660020.tif 000005
【図５】
0004660020.tif 000006
【図６】
0004660020.tif 000007