(57)【特許請求の範囲】
【請求項１】
ブリッジタイプのＤＣ−ＤＣコンバータ用の同期整流回路であって、
１次巻線と２次巻線とを有する１次変圧器と、
前記２次巻線の第１および第２の端子の各々に接続され、各々がＭＯＳＦＥＴにより構成された第１および第２の同期整流器と、
前記第１および第２の同期整流器にドレイン電流を供給するために、該第１および第２の同期整流器の各々に接続された第１および第２のトーテムポール・ドライバと、
タイミング回路と１次巻線および２次巻線を有する変圧器とを含む外部ドライバであって、該２次巻線が第１および第２の端子を含み、前記タイミング回路が前記１次巻線に接続された、前記外部ドライバと、
前記外部ドライバの前記２次巻線の第１および第２の端子の各々に接続された第１および第２のスイッチ・ドライバを含むＤＣレベルシフタとを備え、
前記第１のスイッチ・ドライバが、前記変圧器の前記２次巻線に接続され、かつ、前記第１のトーテムポール・ドライバへ接続され、更に並列に接続された、回路電流の蓄電を提供する第１のコンデンサと該第１コンデンサの電荷の放電を行う第１の抵抗と第１のダイオードとを有し、
前記ＤＣレベルシフタが、前記第１および第２のトーテムポール・ドライバと接続され、この接続により前記第１および第２の同期整流器をオン、オフさせるタイミング信号が、前記第１および第２のトーテムポール・ドライバを介して前記第１および第２のスイッチ・ドライバから前記第１および第２の同期整流器へ転送され、前記第１のスイッチ・ドライバが前記第１同期整流器のオン、オフを切り換えるタイミングを供給することを特徴とする同期整流回路。
【請求項２】
ブリッジタイプのＤＣ−ＤＣコンバータ用の同期整流回路であって、
１次巻線と第１および第２の端子を含む２次巻線とを有する１次変圧器と、
前記２次巻線の第１および第２の端子に接続され、各々がＭＯＳＦＥＴにより構成された第１および第２の同期整流器と、
前記第１および第２の同期整流器にドレイン電流を供給するために、該第１および第２の同期整流器の各々に接続された第１および第２のトーテムポール・ドライバと、
タイミング回路と１次巻線および２次巻線を有する変圧器とを含む外部ドライバであって、該２次巻線が第１および第２の端子を含み、前記タイミング回路が前記１次巻線に接続された、前記外部ドライバと、
前記ＤＣレベルシフタが、前記外部ドライバの前記２次巻線の第１および第２の端子の各々に接続された第１および第２のスイッチ・ドライバを含むＤＣレベルシフタとを備え、
前記第２のスイッチ・ドライバが、前記変圧器の前記２次巻線に接続され、かつ、前記第２のトーテムポール・ドライバへ接続され、更に並列に接続された、回路電流の蓄電を提供する第２のコンデンサと該第２コンデンサの電荷の放電を行う第２の抵抗と第２のダイオードとを有し、
前記ＤＣレベルシフタが、前記第１および第２のトーテムポール・ドライバと接続され、この接続により前記第１および第２の同期整流器をオン、オフさせるタイミング信号が、前記第１および第２のトーテムポール・ドライバを介して前記第１および第２のスイッチ・ドライバから前記第１および第２の同期整流器へ転送され、前記第２のスイッチ・ドライバが前記第２同期整流器のオン、オフを切り換えるタイミングを供給することを特徴とする同期整流回路。
【請求項３】
前記第１のトーテムポール・ドライバが、前記第１の同期整流器のオン、オフを切り換える第１及び第２のスイッチを備えていることを特徴とする請求項１に記載の同期整流回路。
【請求項４】
前記第２のトーテムポール・ドライバが、前記第２の同期整流器のオン、オフを切り換える第３及び第４のスイッチを備えていることを特徴とする請求項１に記載の同期整流回路。
【請求項５】
前記第１及び第２のスイッチがＭＯＳＦＥＴであることを特徴とする請求項５に記載の同期整流回路。
【請求項６】
前記第３及び第４のスイッチがＭＯＳＦＥＴであることを特徴とする請求項６に記載の同期整流回路。
【請求項７】
前記第２のコンデンサの第１の端部が前記外部回路の前記変圧器の前記第１の端子に接続され、それにより前記第２のコンデンサが放電されて前記第１及び第２の同期整流器がオンにされることを特徴とする請求項４に記載の同期整流回路。
【請求項８】
前記第１のコンデンサの第１の端部が前記外部回路の前記変圧器の前記第２の端子に接続され、それにより前記第１のコンデンサが充電されて前記第１及び第２の同期整流器がオンにされることを特徴とする請求項１に記載の同期整流回路。
【請求項９】
第１および第２の同期整流器と第１および第２トーテムポール・ドライバと外部ドライバとを有するブリッジタイプの同期整流回路の駆動回路であって、前記外部ドライバが、１次巻線と動作可能に接続されたタイミング回路と、前記１次巻線と第１および第２の端子を有する２次巻線とを含む変圧器と、出力バスとを備える、前記駆動回路は、
前記変圧器の前記２次巻線の第１端子に接続され、かつ、前記第１のトーテムポール・ドライバへ接続され、更に並列に接続された、回路電流の蓄電を提供する第１のコンデンサと、該第１コンデンサの電荷の放電を行う第１の抵抗と、第１のダイオードとを有する第１のスイッチ・ドライバと、
前記変圧器の前記２次巻線の第２端子に接続され、かつ、前記第２のトーテムポール・ドライバへ接続され、更に並列に接続された、回路電流の蓄電を提供する第２のコンデンサと、該第２コンデンサの電荷の放電を行う第２の抵抗と、第２のダイオードとを有する第２のスイッチ・ドライバと、
前記第１および第２の同期整流器のオン、オフを切り換えるタイミング信号が、前記第１および第２のトーテムポール・ドライバを介して前記第１および第２のスイッチ・ドライバから前記第１および第２の同期整流器へ転送されることを特徴とする駆動回路。
【請求項１０】
前記第１および第２のスイッチがＭＯＳＦＥＴで構成されることを特徴とする請求項９に記載の駆動回路。
【請求項１１】
前記第１のトーテムポール・ドライバは第１および第２のスイッチを備え、前記第１の同期整流器のオン、オフが該第１および第２のスイッチにより切り換えられ、前記第２のトーテムポール・ドライバは第３および第４のスイッチを備え、前記第２の同期整流器のオン、オフが該第３および第４のスイッチにより切り換えられることを特徴とする請求項９に記載の駆動回路。
【請求項１２】
前記第１、第２、第３および第４のスイッチがＭＯＳＦＥＴで構成されることを特徴とする請求項１１に記載の駆動回路。
【請求項１３】
前記第２のコンデンサは、前記外部回路の前記変圧器の前記第１端子に接続され、前記第１および第２の同期整流器をオンに切り換えるために、前記第２のコンデンサが放電されることを特徴とする請求項９に記載の駆動回路。
【請求項１４】
前記第１のコンデンサは前記外部回路の前記変圧器の前記第２端子に接続され、前記第１および第２の同期整流器をオンに切り換えるために、前記第１のコンデンサが蓄電されることを特徴とする請求項９に記載の駆動回路。
【請求項１５】
前記第１のトーテムポール・ドライバが、前記第１の同期整流器のオン、オフを切り換える第１及び第２のスイッチを備えることを特徴とする請求項２に記載の同期整流回路。
【請求項１６】
前記第２のトーテムポール・ドライバが、前記第２の同期整流器のオン、オフを切り換える第３及び第４のスイッチを備えることを特徴とする請求項２に記載の同期整流回路。
【請求項１７】
前記第１及び第２のスイッチがＭＯＳＦＥＴで構成されることを特徴とする請求項１５に記載の同期整流回路。
【請求項１８】
前記第３及び第４のスイッチがＭＯＳＦＥＴで構成されることを特徴とする請求項１６に記載の同期整流回路。
【発明の詳細な説明】
【０００１】
技術分野
本発明は、論理集積回路に関し、特に、ブリッジ・タイプの形態に適用可能な、簡略化されたＤＣ−ＤＣコンバータの同期整流のための外部駆動回路に関する。より具体的には、本発明はタイミング回路の複雑度を簡略化する同期整流の技術を提供する。
【０００２】
発明の背景
論理集積回路は、動作周波数が急激に増加する中で使用電圧が低くなっており、また、システム全体のサイズの小型化が進んでいるため、電源装置をより小型なものにし、なおかつ、電源モジュールをより高効率にすることが望まれている。これらのタイプの用途には、効率を改善し出力密度を増加させるために同期整流が必要となっている。同期整流は、この１０年で低電圧の半導体デバイスによって実現可能な技術に発展し、かなり一般的なものとなっている。
【０００３】
同期整流は、回路中の整流素子であるショットキー・ダイオードの代替としてのＭＯＳＦＥＴ等の能動素子を用いる。近年、当業界では自己駆動（self-driven）型の同期法が、５V以下の電圧を出力するためのＤＣ−ＤＣモジュールにおける同期整流器を駆動するための好適な方法として広く用いられている。これらの自己駆動型の手法の多くは、一般に「Ｄ，１−Ｄ」（相補駆動）型構成とよばれる非常に特殊な構成で用いられるように設計される。これらの型のコンバータでは、最小限の修正で、同期整流器を直接駆動するために、２次巻線の電源変圧器信号が望ましい形状およびタイミングを有する。
【０００４】
ハードスイッチのハーフブリッジ（ＨＢ）整流器、フルブリッジ（ＦＢ）整流器等の構成、および、プッシュプル構成において、変圧器電圧は、認識されうる０電圧区間を有し、これは自己駆動型の同期整流の実現には望ましくないものとなる。変圧器電圧を用いて同期整流器を駆動すると、フリーホイール（free wheelling）状態での影響のある部分に対する同期整流器に用いられるＭＯＳＦＥＴのアンチパラレル寄生ダイオードの導通を生じる。これは、モジュールの効率に悪影響を与えるものであり、望ましくない。結果として、これらの回路構成による外部駆動回路を用いることが必要である。これらの実施においては、フリーホイール状態の期間中で好ましいゲート駆動信号を供給するために、共振リセット間隔が調整される。したがって、外部駆動の実現は多くの場合、同期整流のための良い解決策となりうる。しかし、従来の外部駆動型の同期整流は、複雑度、コストの両方の面で問題がある。
【０００５】
従来より、ブリッジ型同期整流ＤＣ−ＤＣコンバータの外部駆動回路は、センタータップ・ゲート・ドライブ、必要に応じてタイミング信号を反転させる集積回路を備え、同期整流器およびトーテムポール・ドライバを駆動する。このような駆動回路のセンタータップは外部端子を必要とし、これによって変圧器のサイズが大きくなり、コストも上昇する。ドライバに必要な集積回路は、同期整流回路を駆動するのに必要な部品が増えるため、コストが上昇するとともに、回路の信頼性も低下する。したがって、ブリッジ型同期整流のための外部駆動回路を物理的に小さくし、コストを抑えることが必要である。
【０００６】
発明の概要
本発明は、ブリッジタイプのトポロジに容易に適応させることができ、特にプッシュプル、ハーフ・ブリッジ及びフルブリッジ変換に適応させられる、ブリッジタイプの同期整流用の外部駆動回路としての技術的利点を達成するものである。
【０００７】
１つの実施形態において、ＤＣ−ＤＣパワー・コンバータのための同期整流用外部駆動回路が開示されている。その駆動回路、とりわけＤＣレベルシフタは、第１及び第２の同期整流器と第１及び第２のトーテムポール・ドライバとを有する同期整流回路と共に動作可能に設計されている。駆動回路自体は、第１のトーテムポール・ドライバに接続された第１のスイッチ・ドライバと、第２のトーテムポール・ドライバに接続された第２のスイッチ・ドライバとを含んでいる。第１及び第２のスイッチ・ドライバは、第１及び第２の同期整流器に対するトーテム・ポール・ドライバによって第１及び第２の同期整流器のオン、オフを制御するタイミング信号を転送する。第１及び第２のスイッチ・ドライバを利用するこの設計は、従来の駆動回路のセンター・タップ型ゲート・ドライバをなくすことを可能とし、これによりゲート駆動変圧器のサイズを小さくしてコストを低減する。
【０００８】
第１及び第２のスイッチ・ドライバは、回路電流の蓄電をもたらすコンデンサを備えている。ドライバはまた、コンデンサの静電容量が充分に放電又は流出され得るように、コンデンサと並列に接続された抵抗を含んでいる。その上、第１及び第２のスイッチ・ドライバが同期整流器をオン、オフさせる適切なタイミングを提供することを可能とすべく、変圧器にダイオードが接続されている。第１及び第２のスイッチ・ドライバを有する構成が、従来の駆動回路の集積回路（ＩＣ）ドライバをなくすことによってコストのかからない解決策を可能とする。ＩＣドライバは信頼性を低下させる多くの部品を有しているので、第１及び第２のスイッチ・ドライバの簡単な構成は、回路の信頼性を向上させ得る。
【０００９】
更に、１次変圧器、１次スイッチの対、第１及び第２の同期整流器、外部駆動回路、及び出力端子を有する、同期整流回路用の外部駆動回路を使用するＤＣ−ＤＣパワー・コンバータの変化するＤＣ信号を整流する方法が開示されている。該方法は、第１及び第２の同期整流器のオン、オフのタイミングを提供するために外部駆動回路に変化するＤＣ信号を提供するステップと、タイミング信号を外部駆動回路に転送するステップと、外部駆動回路で信号を処理するステップと、処理された信号を第１及び第２の同期整流器に提供するステップとを備えている。
【００１０】
同期整流回路を説明し、その後で、本発明の好適な実施形態を説明し、その利点について検討する。
【００１１】
なお、特に示さないかぎり、各図で共通する参照符号の構成要素は同一の構成要素であることを示す。
【００１２】
図１は、従来の外部駆動型ハーフブリッジ同期整流回路１０を示す図である。回路１０は、第１および第２の同期整流器Ｑ３およびＱ４を備え、変圧器Ｔ１の２次巻線１２に接続されるとともに、それぞれ第１および第２のトーテムポール・ドライバ１８および１６に接続されている。トーテムポール・ドライバ１６および１８のスイッチＱ５，Ｑ６，Ｑ７，Ｑ８は、同期整流器Ｑ３およびＱ４として用いられるＭＯＳＦＥＴよりも小さいＭＯＳＦＥＴであることが好ましい。また、１次側スイッチＱ１およびＱ２は外部駆動回路１４に接続されている。後述するように、第１および第２の同期整流器Ｑ３およびＱ４に対するタイミング信号は外部駆動回路１４およびＤＣレベルシフタ２１から得られる。外部駆動回路１４は第２の変圧器Ｔ２を備える。この変圧器Ｔ２は１次巻線および２次巻線（それぞれ第１および第２の端子を備える）を有し、外部駆動回路１４で生成されたタイミング信号をＤＣレベルシフタ２１に転送する。２次巻線には第３の端子となるセンタータップが設けられている。
【００１３】
外部駆動回路１４はさらに、抵抗Ｒ１，Ｒ２とコンデンサＣ１，Ｃ２を備え、１次側スイッチＱ１またはＱ２がオンする前に、対応する同期整流器Ｑ３またはＱ４がオフすることが可能なような遅延を生じさせる。ＤＣレベルシフタ２１は、抵抗Ｒ３，Ｒ４とコンデンサＣ３，Ｃ４を備え、１次側スイッチＱ１またはＱ２がオフした後に、対応する同期整流器Ｑ３またはＱ４がオンすることを可能とするのに必要な遅延を生じさせる。コンデンサＣ１に電荷が蓄積されると、１次側スイッチＱ１がオンする。変圧器の１次側のドット端末点または第２の端子の電圧はハイレベル（high）となる。コンデンサＣ４が第２の変圧器Ｔ２の第２の端子に接続されており、これによりコンデンサＣ４の電圧はＨとなる。通常はこれでＱ４がＨとなるところであるが、ドライバ２は反転ドライバであるため、Ｑ４のゲート電圧はＱ４がオフとなるローレベル（Low）になる。このとき、Ｒ３およびＣ３の端子電圧はネガティブであり、反転したときにＱ３がオンになる。Ｑ１がオフになると、ゲート・変圧器は短絡する。Ｃ３およびＣ４の電圧は０となる。Ｑ３およびＱ４はオンとなる。その後、コンバータは、回路１０により例示した従来技術の構成によって補償されるフリーホイール（freewhieeling）状態となる。
【００１４】
従来の整流回路１０においてオン／オフのスイッチングを確実に行うために同期整流器Ｑ３，Ｑ４に必要なタイミングをとる場合、これらの実現もは複雑度、コストの両面で問題がある。第２の変圧器Ｔ２の２次巻線のセンタータップは外部端子を要し、回路サイズの増大を招く。これは、コストの増加にもつながる。さらに、第１および第２の同期整流器Ｑ３およびＱ４に送るタイミング信号を反転する集積回路ドライバ２は複雑度が高く、多くの構成要素を必要とし、それに伴い信頼性も低下する。そのためにコストはさらに上昇することになる。本発明は簡略化された外部駆動回路の構成を提供し、回路複雑度およびコストを低減する。さらに、本発明は、複数のコンバータを並列接続することを容易にする構成を含む他の利点も提供する。
【００１５】
とりわけ、本発明は、ＤＣレベルシフタ２１の構成を見直すことで、従来の同期整流回路１０に比べて複雑度を低減させ、かつコスト面の問題をも解消する。本発明のＤＣレベルシフタ２１は、図２のハーフブリッジ同期整流回路２０に示すように、第１および第２のスイッチ・ドライバ１６および１８を備える。スイッチ・ドライバ１６，１８は、同期整流器Ｑ３，Ｑ４に正確なタイミング信号を供給し、従来技術におけるドライバ２を不要にする。よって、同期整流回路２０のコストおよびサイズが低減し、それに伴い回路２０の信頼性が向上する。本発明によれば、スイッチ・ドライバ１６，１８の電圧の充放電により同期整流器Ｑ３，Ｑ４がオン／オフする。同期整流器Ｑ３に直接接続されている第１のトーテムポール・ドライバ１６に必要な信号を送信する第１のスイッチ・ドライバ２２によって、同期整流器Ｑ３がオン／オフする。トーテムポール・ドライバ１６は高いピーク電流を同期整流器Ｑ３に供給するのに使用されうる。第１のトーテムポール・ドライバ１６のｎチャネルＭＯＳＦＥＴ  Ｑ６のオン抵抗、および、同期整流器Ｑ３のゲートコンデンサは、１次側スイッチＱ１がオフした後に同期整流器Ｑ３がオンすることが可能なように設計される。ＭＯＳＦＥＴ  Ｑ６のオン抵抗を選択することで、または、このスイッチと直列に抵抗を配置することで、遅延時間を制御することができる。ＮチャネルＭＯＳＦＥＴ  Ｑ７および同期整流器Ｑ４のゲートコンデンサを有する第２のトーテムポール・ドライバ１８も、１次側のスイッチＱ２がオフした後に同期整流器Ｑ４がオンすることが可能なように設計される。
【００１６】
第１のスイッチ・ドライバ２２は、第１のコンデンサＣ３を備える。このコンデンサＣ３は、同期整流器Ｑ３のスイッチをオンするために正確なタイミングで放電される回路電流を蓄える。第１の抵抗Ｒ３は、第１のコンデンサＣ３を十分に放電又は流出（discharging or bleeding）することを容易にする。実際にはコンデンサを完全に放電することはできず、そのため、本発明で行われるように、コンデンサを放電するために抵抗が付加される。第１のダイオードＤ３は、第２の変圧器Ｔ２の２次巻線の第２の端子（２）での信号の振動に応じて電流を通過させる。第２のスイッチ・ドライバ２４は、第２のコンデンサＣ４、第２の抵抗Ｒ４、第２のダイオードＤ４を有し、上記した第１のスイッチ・ドライバ２２の第１のコンデンサ、第１の抵抗、第２のダイオードと同様に動作する。
【００１７】
動作中、１次側のスイッチＱ１がオンすると、第２の変圧器Ｔ２の２次巻線の端子（１）での電圧はハイレベルとなる。端子（２）は第１のダイオードＤ３によって接地される。第１のコンデンサＣ４に電荷が蓄積されると、同期整流器Ｑ３はオンし、同期整流器Ｑ４はオフする。１次側スイッチＱ１がオフすると、端子（１）の電圧は０となる。この期間中に、第２のコンデンサＣ４は、短絡した巻線を通って同じ電圧に達するまで第１のコンデンサＣ３に放電される。第１のコンデンサＣ３および第２のコンデンサＣ４の電圧は、第２のコンデンサＣ４の元の電圧の１／２の電圧に等しくなる。この電圧は同期整流器Ｑ３およびＱ４をオンさせるのに十分に高い。このときに、コンバータはフリーホイール状態となる。
【００１８】
この外部駆動回路２１の別の利点は、外部駆動回路２１を修正することなく、また、同期整流回路２０の出力バスを短絡させることなく、複数のコンバータを並列接続することができることである。図１に示した従来の駆動回路は、Ｏリング・ダイオード（oring diode）なしに並列接続することはできない。さらに、従来技術では、並列接続されたコンバータが同時に動作を開始しない場合には、開始しないコンバータは出力バスを短絡することになる。コンバータが切り換わらない場合には、ドライバ２への双方の入力がＬとなる。これは、ドライバ２の出力が両方ともハイレベルとなり、同期整流器Ｑ３およびＱ４の両方がオンしてバスが短絡する、という結果になる。
【００１９】
本発明において複数のコンバータが並列接続され、コンバータが切り換わらない場合、外部駆動回路の第２の変圧器Ｔ２からの信号がなくなり、トーテムポール・ドライバ１６，１８の両方がオフし、同期整流器Ｑ３およびＱ４の両方がオフすることになる。したがって、出力バスは短絡から保護される。本発明の共有回路の有効電流に伴い、並列接続されたコンバータは電流を均等に分配する。
【００２０】
図３は、Ｑ３，Ｑ４のドレインおよびゲートの基本的な電圧波形を示している。ここで、Vccpは１次基準電圧、Ns/Npはゲート変圧器巻数比である。
【００２１】
以上、ハーフブリッジ整流器に対する本発明の駆動回路の実施形態を示した。ただし、本発明はフルブリッジ型およびプッシュプル型でも実現可能である。図４は、フルブリッジ整流器２６に対する本発明の駆動回路を示している。図５は、プッシュプル整流器３２に対する本発明の駆動回路を示している。外部駆動回路２１はいずれの形態でも同じ構成のままであり、設計全体が簡略化され、使用する同期整流技術のコストが低減されていることが理解されよう。
【００２２】
本発明は、１次変圧器、１対の１次スイッチ、第１および第２の同期整流器、外部駆動回路、および出力端子を備える同期整流回路に対する外部駆動回路を用いて、ＤＣ−ＤＣコンバータの変動するＤＣ信号を整流する方法も実現する。この方法は、変動するＤＣ信号を外部駆動回路２１に供給して、第１および第２の同期整流器Ｑ３およびＱ４にオン／オフのタイミングを出力し、そのタイミング信号を外部駆動回路２１に転送するステップを有する。本発明の外部駆動回路２１は、同期整流器の両端の電圧のＬまたはＨを駆動して同期整流器Ｑ３，Ｑ４をオン／オフするために、適当なタイミングで放電される電流を蓄えるコンデンサＣ３，Ｃ４を用いて信号を処理することになる。そして、信号は、トーテムポール・ドライバ１６，１８を経由して第１および第２の同期整流器Ｑ３，Ｑ４に供給される。
【００２３】
この外部駆動回路の方法およびシステムは、同期整流器Ｑ３，Ｑ４をコスト面で効率よく駆動する利点を提供する。本発明の他の利点は、同期整流回路の物理的なサイズを小さくできることである。さらに本発明の別の利点は、複数のコンバータの並列接続を容易に実現できることである。
【００２４】
以上図示した実施形態により本発明を説明したが、本発明をこれらの実施形態に限定されるように解釈されるべきではない。上述の説明を参照して、本発明の他の実施形態をはじめ、実施形態を組み合わせたさまざまな変形ができることは当業者には明らかであろう。同期整流器Ｑ３，Ｑ４、スイッチＱ５，Ｑ６，Ｑ７，Ｑ８は、ＭＯＳＦＥＴとして示したが、異なる型のＦＥＴやスイッチング・デバイスが本発明の使用に好適であることも考えられる。よって、請求の範囲はあらゆる変更または実施形態を包含することを意図するものである。
【図面の簡単な説明】
【図１】  従来のブリッジ型同期整流ＤＣ−ＤＣコンバータの駆動回路を示す図である。
【図２】  本発明のブリッジ型同期整流ＤＣ−ＤＣコンバータの駆動回路を示す図である。
【図３】  同期整流器のドレイン、ゲートの電圧波形を示す図である。
【図４】  本発明の外部駆動回路を用いたフルブリッジＤＣ−ＤＣコンバータを示す図である。
【図５】  本発明の外部駆動回路を用いたプッシュプル・コンバータを示す図である。
【図１】
0004620311.tif 000002
【図２】
0004620311.tif 000003
【図３】
0004620311.tif 000004
【図４】
0004620311.tif 000005
【図５】
0004620311.tif 000006