(57)【特許請求の範囲】
【請求項１】
セラミック焼結体よりなり、対向し合う第１，第２の端面を有するサーミスタ素体と、
第１，第２の端面において、サーミスタペーストの焼付けにより形成された第１，第２のサーミスタ層と、
前記第１，第２のサーミスタ層上に形成された第１，第２の外部電極とを備えることを特徴とする、サーミスタ。
【請求項２】
前記サーミスタ素体内に形成された複数の内部電極を有し、該複数の内部電極が第１の端面または第２の端面に引き出されている、請求項１に記載のサーミスタ。
【請求項３】
前記外部電極が導電ペーストの焼付けにより形成された導電膜により構成されており、かつ外部電極の外表面に積層されたメッキ膜をさらに備える、請求項１または２に記載のサーミスタ。
【請求項４】
前記セラミック焼結体が、負の抵抗温度特性を有する半導体セラミックスからなる、請求項１〜３のいずれかに記載のサーミスタ。
【請求項５】
セラミック焼結体よりなり、対向し合う第１，第２の端面を有するサーミスタ素体を用意する工程と、
前記サーミスタ素体の第１，第２の端面上にサーミスタペーストを付与する工程と、
前記サーミスタペーストを焼成し、第１，第２のサーミスタ層を形成する工程と、
前記第１，第２のサーミスタ層上に導電ペーストを塗布し、焼き付けることにより第１，第２の外部電極を形成する工程とを備えることを特徴とするサーミスタの製造方法。
【請求項６】
前記サーミスタ素体の第１，第２の端面にサーミスタペーストを付与するに先立ち、サーミスタ素体をバレル研磨し、サーミスタ素体の第１，第２の端面の外周縁の稜線を研磨する工程をさらに備える、請求項５に記載のサーミスタの製造方法。
【請求項７】
前記サーミスタ素体として、内部に複数の内部電極が形成されておりかつ複数の内部電極が第１，第２の端面に引き出されているサーミスタ素体を用いる、請求項５または６に記載のサーミスタの製造方法。
【請求項８】
前記外部電極を形成した後に、外部電極表面にメッキ膜を形成する工程をさらに備える、請求項５〜７のいずれかに記載のサーミスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば温度検知あるいは回路部品の温度補償などに用いられるサーミスタ及びその製造方法に関し、より詳細には、プリント回路基板などに表面実装され得るチップ型のサーミスタ及びその製造方法に関する。
【０００２】
【従来の技術】
従来、温度検知や電子回路の温度補償を行うために、サーミスタが広く用いられている。サーミスタは、半導体セラミックスよりなるサーミスタ素体の外表面に一対の外部電極を形成した構造を有する。製造に際しては、半導体セラミックスよりなるセラミック焼結体を得た後に、導電ペーストの塗布・焼付により外部電極を形成する。
【０００３】
上記サーミスタとしては、従来より種々の構造のものが知られている。例えば特開平９−１８６００２号公報には、図４に示すサーミスタ５１が開示されている。サーミスタ５１では、サーミスタ素体５２の両端に外部電極５３，５４が形成されている。外部電極５３，５４は、それぞれ、下地となる素子電極５３ａ，５４ａと、素子電極５３ａ，５４ａ上に形成されたカバー電極５３ｂ，５４ｂとを有する。素子電極５３ａ，５４ａは、ＲｕＯ2 などの低抵抗値の酸化物からなり、カバー電極５３ｂ，５４ｂは、Ａｇなどを主成分とする導電ペーストの塗布・焼付により形成されている。ここでは、低抵抗の酸化物からなる素子電極５３ａ，５４ａを形成することにより、半田付け時に半田食われなどによりカバー電極５３ｂ，５４ｂの一部が消失したとしても、素子電極５３ａ，５４ａが残存しているため、サーミスタ５１の電気的特性、例えば比抵抗やＢ定数の低下を防止することができるとされている。
【０００４】
【発明が解決しようとする課題】
サーミスタでは、その用途に応じた電気的特性、すなわち比抵抗やＢ定数を有するものが用いられる。他方、従来のサーミスタでは、抵抗値等を容易に補正することが困難であった。すなわち、半導体セラミックスからなるサーミスタ素体を得た後には、外表面に形成される一対の外部電極間の距離を変更したりすることによってしか抵抗値の調整ができなかった。そのため、抵抗値の調整範囲が狭く、目的とする電気的特性のサーミスタを速やかに提供することが困難であった。
【０００５】
特開平９−１８６００２号公報に開示されている上記サーミスタ５１においても、電気的特性の劣化を防止することができ、高温半田による配線処理に適しているものの、従来より周知のサーミスタと同様に、サーミスタ素体を得た後に、電気的特性を調整することについては、何ら言及されていない。
【０００６】
本発明の目的は、半導体セラミックスよりなるサーミスタ素体を得た後に、抵抗値等の電気的特性を大幅にかつ容易に調整することが可能なサーミスタ及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の広い局面によれば、セラミック焼結体よりなり、対向し合う第１，第２の端面を有するサーミスタ素体と、第１，第２の端面において、サーミスタペーストの焼付けにより形成された第１，第２のサーミスタ層と、第１，第２のサーミスタ層上に形成された第１，第２の外部電極とを備えるサーミスタが提供される。
【０００８】
本発明の特定の局面では、前記サーミスタ素体内に形成された複数の内部電極を有し、該複数の内部電極が第１の端面または第２の端面に引き出されている。
【０００９】
本発明の他の特定の局面では、前記外部電極が導電ペーストの焼付けにより形成された導電膜により構成されており、かつ外部電極の外表面に積層されたメッキ膜がさらに備えられる。
【００１０】
本発明のさらに別の特定の局面では、上記セラミック焼結体は、負の抵抗温度特性を有する半導体セラミックスからなる。
本発明の別の広い局面によれば、セラミック焼結体よりなり、対向し合う第１，第２の端面を有するサーミスタ素体を用意する工程と、サーミスタ素体の第１，第２の端面上にサーミスタペーストを付与する工程と、前記サーミスタペーストを焼成し、第１，第２のサーミスタ層を形成する工程と、第１，第２のサーミスタ層上に導電ペーストを塗布し、焼き付けることにより第１，第２の外部電極を形成する工程とを備えるサーミスタの製造方法が提供される。
【００１１】
本発明に係るサーミスタの製造方法の他の特定の局面では、サーミスタ素体の第１，第２の端面にサーミスタペーストを付与するに先立ち、サーミスタ素体をバレル研磨し、サーミスタ素体の第１，第２の端面の外周縁に存在する稜線を研磨する工程がさらに備えられる。
【００１２】
本発明のサーミスタの製造方法のさらに他の特定の局面では、前記サーミスタ素体として、内部に複数の内部電極が形成されておりかつ複数の内部電極が第１，第２の端面に引き出されているサーミスタ素体が用いられる。
【００１３】
本発明に係るサーミスタの製造方法のさらに別の特定の局面によれば、前記外部電極を形成した後に、外部電極表面にメッキ膜を形成する工程がさらに備えられる。
【００１４】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の具体的な実施例を挙げることにより、本発明を明らかにする。
【００１５】
図１は、本発明の一実施例に係るＮＴＣサーミスタを示す断面図である。ＮＴＣサーミスタ１は、直方体状のサーミスタ素体２を有する。サーミスタ素体２は、負の抵抗温度特性を有する半導体セラミックスからなるセラミック焼結体を用いて構成されている。
【００１６】
サーミスタ素体２内には、複数の内部電極３〜６がサーミスタ素体層を介して重なり合うように配置されている。内部電極３〜６は、Ａｇペーストなどの導電ペーストの焼付けにより形成されている。
【００１７】
内部電極３，５は、サーミスタ素体２の第１の端面２ａに引き出されている。内部電極４，６は、第１の端面と対向している第２の端面２ｂに引き出されている。
【００１８】
端面２ａ，２ｂを覆うように、それぞれ、第１，第２のサーミスタ層７，８が形成されている。サーミスタ層７，８は、サーミスタペーストの焼付けにより形成されている。すなわち、サーミスタ素体２を得た後に、サーミスタペーストを端面２ａ，２ｂを覆うように塗布し、焼き付けることにより、サーミスタ層７，８が形成されている。
【００１９】
上記サーミスタペーストとしては、負の抵抗温度特性を有する半導体セラミック粉末を主体とするものが用いられる。この場合、サーミスタ層７，８を構成する半導体セラミック粉末は、サーミスタ素体２を構成している半導体セラミックスと同じ材料であってもよく、異なる材料であってもよい。
【００２０】
サーミスタ層７，８は、端面２ａ，２ｂだけでなく、サーミスタ素体２の上面２ｃ、下面２ｄ及び図示されていない一対の側面にも至るように形成されている。サーミスタ層７，８及び後述する外部電極が、サーミスタ素体２の上面２ｃ，２ｄ及び一対の側面に至っている部分を、以下、被り部と称する。
【００２１】
サーミスタ層７，８の外表面には、導電ペーストの塗布・焼付により形成された第１，第２の外部電極９，１０を有する。外部電極９，１０は、サーミスタ層７，８の外表面を覆うように形成されている。従って、外部電極９，１０もまた、上記被り部を有するように構成されている。
【００２２】
外部電極９，１０を構成する導電ペーストについては、Ａｇペーストなどの従来より電極材料として用いられている適宜の導電ペーストを用いることができる。
【００２３】
図１から明らかなように、外部電極９，１０と、端面２ａ，２ｂとの間にサーミスタ層７，８が介在されているので、内部電極３〜６は外部電極９，１０に直接電気的に接続されていない。
【００２４】
外部電極９，１０の外表面には、メッキ膜１１ａ，１１ｂ，１２ａ，１２ｂが積層されている。メッキ膜１１ａ，１２ａは、外部電極９，１０の外表面に直接形成されており、例えばＮｉなどの半田食われが生じ難い金属により構成されている。他方、メッキ膜１１ａ，１２ａ上に形成された第２のメッキ膜１１ｂ，１２ｂは、Ｓｎや半田などの半田付け性に優れた金属材料により構成されている。
【００２５】
ＮＴＣサーミスタ１の特徴は、上記サーミスタ層７，８が、外部電極９，１０と端面２ａ，２ｂとの間に介在されていることにある。
すなわち、本実施例のＮＴＣサーミスタ１では、サーミスタ素体２を得た後に、上記サーミスタ層７，８及び外部電極９，１０が形成されるので、サーミスタ層７，８を構成する材料及びサーミスタ層７，８の厚みを調整することにより、抵抗値等の電気的特性を大幅に調整することができる。これを、具体的な実験例に基づき説明する。
【００２６】
Ｍｎ、Ｎｉ、Ｃｏなどの酸化物からなる負の抵抗温度特性を有する半導体セラミック粉末と、有機バインダーと水とを加え、混練することによりセラミックスラリーを得た。このセラミックスラリーを用い、厚み５０μｍのセラミックグリーンシートを作製し、矩形形状に打ち抜いた。
【００２７】
矩形形状のセラミックグリーンシート上に、内部電極を形成するためのＡｇ／Ｐｄペーストを印刷した。しかる後、内部電極形成用Ａｇ／Ｐｄペーストが印刷された複数枚のセラミックグリーンシートを積層し、最上部及び最下部に、無地の矩形の複数枚のセラミックグリーンシートを積層し、厚み方向に加圧して、マザーの積層体を得た。このマザーの積層体を個々のサーミスタ単位の積層体に切断した後、１３００℃で焼成し、セラミック焼結体よりなるサーミスタ素体２を得た。
【００２８】
このサーミスタ素体２を、バレル研磨した。バレル研磨により、上面２ｃ及び下面２ｄと端面２ａ，２ｂとのなす稜線部分に、図１に矢印Ｘで示すような丸みが付けられた。また、図１には示されていないが、一対の側面と、端面２ａ，２ｂとのなす稜線部分にも同様に丸みが付与された。
【００２９】
上記バレル研磨後に、サーミスタ素体２の端面２ａ，２ｂに、サーミスタ層７，８を形成した。サーミスタ層７，８の形成に際しては、サーミスタ素体２を端面２ａ側からサーミスタペースト層に浸漬し、引き上げ、しかる後端面２ｂ側からサーミスタ素体２をサーミスタペースト層に浸漬し、引き上げ、端面２ａ，２ｂを覆うようにサーミスタペーストを付与した。
【００３０】
しかる後、サーミスタペーストが付与されたサーミスタ素体２を１０００〜１３００℃の温度で焼成することにより、図２に示す、厚み５〜１０μｍのサーミスタ層７，８を形成した。
【００３１】
次に、図３に示すように、サーミスタ層７，８の外表面に、Ａｇ／Ｐｄペーストを塗布し、焼き付けることにより厚み４０μｍの外部電極９，１０を形成した。さらに、外部電極９，１０の外表面に、Ｎｉ膜及びＳｎ膜を順次メッキし、メッキ膜１１ａ，１１ｂ，１２ａ，１２ｂを形成した。
【００３２】
上記のようにして、ＮＴＣサーミスタ１を製造したが、上記製造に際し、サーミスタ層７，８の比抵抗ρが、２６Ω・ｃｍ、８８０Ω・ｃｍ及び４７３５Ω・ｃｍとなるように、以下の３種類のサーミスタペーストを用い、実施例１〜３のサーミスタを得た。
【００３３】
サーミスタペースト１…Ｍｎ−Ｎｉ−Ｃｏ−Ｃｕ−Ｏ
サーミスタペースト２…Ｍｎ−Ｎｉ−Ｃｏ−Ａｌ−Ｏ
サーミスタペースト３…Ｍｎ−Ｎｉ−Ａｌ−Ｏ
また、上記サーミスタ層７，８を形成しないことを除いては、上記実施例と同様にして従来例のサーミスタを作製した。
【００３４】
上記のようにして得られた従来例及び実施例１〜３の各サーミスタの特性を下記の表１に示す。
【００３５】
【表１】
0004660922.tif 000002
【００３６】
表１から明らかなように、サーミスタ層７，８を構成するサーミスタペーストを異ならせることにより、同じサーミスタ素体２を用いた場合でも、最終的に得られた完成品としてのサーミスタ１における抵抗値及びＢ定数を大幅に変更し得ることがわかる。
【００３７】
すなわち、焼成によりサーミスタ素体２を得た後に本実施例によればＮＴＣサーミスタ１の抵抗値やＢ定数などの電気的特性を大幅に調整することができる。
従って、用途に応じた特性のＮＴＣサーミスタ１を容易にかつ速やかに提供し得ることがわかる。
【００３８】
なお、サーミスタ層７，８の厚みについては特に限定されるわけではないが、内部電極３〜６と外部電極９，１０との導通を確実なものとするためには、さほど厚くないことが望ましく、１０μｍ以下とすることが望ましい。
【００３９】
上記実施例では、外部電極９，１０の外表面にメッキ膜１１ａ，１１ｂ，１２ａ，１２ｂを形成したが、メッキ膜１１ａ，１１ｂ，１２ａ，１２ｂは必ずしも形成されずともよい。
【００４０】
また、上記実施例では、内部電極３〜６を有する積層型のＮＴＣサーミスタ１を説明したが、本発明は、内部電極を有しないサーミスタにも適用することができる。また、サーミスタ素体についても、円板状や角板状のサーミスタ素体を用いてもよく、円板状や角板状のサーミスタ素体の両主面にサーミスタ層及び外部電極を形成したものであってもよい。
【００４１】
さらに、ＮＴＣサーミスタだけでなく、ＰＴＣサーミスタにも本発明を適用することができる。
【００４２】
【発明の効果】
本発明に係るサーミスタによれば、セラミック焼結体の対向し合う第１，第２の端面にサーミスタペーストの焼付けにより第１，第２のサーミスタ層が形成されており、第１，第２のサーミスタ層上に第１，第２の外部電極が形成されている。従って、セラミック焼結体からなるサーミスタ素体を得た後に、様々な特性のサーミスタペーストから目的とする特性に応じたサーミスタペーストを選択して第１，第２のサーミスタ層を形成することにより、同じサーミスタ素体を用いた場合であっても、最終的に得られるサーミスタの抵抗値やＢ定数などの電気的特性を大幅にかつ容易に調整することができる。よって、必要とされる特性に応じたサーミスタを容易にかつ速やかに提供することができる。
【００４３】
サーミスタ素体内に複数の内部電極が形成されており、複数の内部電極が第１の端面または第２の端面に引き出されている構造を有する場合には、積層型のサーミスタを本発明に従って得ることができるので、様々な抵抗値のサーミスタを容易に設計することができる。
【００４４】
外部電極が導電ペーストの焼付けにより形成された導電膜により形成されており、かつ外部電極の外表面に積層されたメッキ膜をさらに備える場合には、導電ペーストの焼付けにより形成された外部電極により電気的接続の信頼性が高められ、かつ積層されたメッキ膜の材料を選択することにより半田付け性等を高めることができる。
【００４５】
セラミック焼結体が負の抵抗温度特性を有する半導体セラミックスからなる場合には、本発明に従って、抵抗値等の電気的特性を大幅に調整し得るＮＴＣ素子を容易に提供することができる。
【００４６】
本発明に係るサーミスタの製造方法では、サーミスタ素体を用意した後に、サーミスタ素体の第１，第２の端面上にサーミスタペーストを付与し、該サーミスタペーストを焼成することにより、第１，第２のサーミスタ層が形成されるので、サーミスタペーストを選択することにより、最終的に得られるサーミスタの電気的特性を大幅にかつ容易に調整することができる。
【００４７】
サーミスタ素体の第１，第２の端面にサーミスタペーストを付与するに先立ち、サーミスタ素体をバレル研磨し、サーミスタ素体の第１，第２の端面の外周縁の稜線を研磨した場合には、第１，第２のサーミスタ層を稜線部分においても十分な厚みに形成することができる。従って、第１，第２のサーミスタ層による電気的特性の調整を安定に行うことができる。
【００４８】
サーミスタ素体内に複数の内部電極が形成されており、複数の内部電極が第１，第２の端面に引き出されている場合には、本発明に従って、電気的特性を大幅にかつ速やかに調整し得る積層型のサーミスタを容易に提供することができる。
【００４９】
本発明に係る製造方法において、外部電極形成後に、外部電極表面にメッキ膜を形成する場合には、メッキ膜の材料を選択することにより、半田付け性などを容易に高めることができる。
【図面の簡単な説明】
【図１】本発明の一実施例のサーミスタを示す縦断面図。
【図２】図１に示したサーミスタを得るにあたって、サーミスタ素体の外表面に第１，第２のサーミスタ層を形成した状態を示す縦断面図。
【図３】図２に示したサーミスタ素体の第１，第２のサーミスタ層上に外部電極を形成した状態を示す縦断面図。
【図４】従来のサーミスタの一例を示す縦断面図。
【符号の説明】
１…サーミスタ
２…サーミスタ素体
２ａ，２ｂ…第１，第２の端面
３〜６…内部電極
７，８…第１，第２のサーミスタ層
９，１０…第１，第２の外部電極
１１ａ，１１ｂ，１２ａ，１２ｂ…メッキ膜
【図１】
0004660922.tif 000003
【図２】
0004660922.tif 000004
【図３】
0004660922.tif 000005
【図４】
0004660922.tif 000006