(57)【特許請求の範囲】
【請求項１】
集積回路チップであって、
スクライブストリートによって境界を画された能動回路領域と、前記スクライブストリート内にあり、前記能動回路領域を取り囲むスクライブシール構造とを備え、
前記スクライブシール構造は、複数の絶縁膜層により分離された複数の金属レベル内の複数のパターン化された金属層の第１の部分から形成されたバリヤーウォールであって、前記第１の部分が、前記複数の絶縁膜層を連続の垂直な並びで横断する第１の複数の金属接続により接続される、前記バリヤーウォールと、前記バリヤーウォールと組合わされた少なくとも１つの複合構造とを備え、
前記複合構造は、前記複数のパターン化された金属層の第２の部分から形成され、前記パターン化された金属層の第２の部分は、前記複数の絶縁膜層を不連続の垂直な並びで横断する第２の複数の金属接続により接続され、
前記バリヤーウォールが前記能動回路領域と前記複合構造との間に位置する、
集積回路チップ。
【請求項２】
請求項１に記載の集積回路チップであって、
前記第２の複数の金属接続は柱に形成され、前記不連続の垂直な並びが、前記スクライブシール構造の縦方向エッジに沿った異なる選択された位置から見たとき、互い違いのパターンになっている、集積回路チップ。
【請求項３】
請求項１又は２に記載の集積回路チップであって、
前記チップをカバーする保護オーバコート層と、前記保護オーバコート層内に開口した少なくとも１つのスロットであって、前記保護オーバコート層の表面から前記スクライブシール構造のパターン化された金属層の表面まで達している、前記スロットと、を更に備える、集積回路チップ。
【請求項４】
請求項１又は２に記載の集積回路チップであって、
少なくとも幾つかの前記絶縁膜層は、オキシ・窒化物、フルオロ・珪酸ガラス、非ドープ珪酸ガラス、ゲル、発泡性物質、及びそれらの組合わせからなるグループから選択され、
少なくとも幾つかの前記パターン化された金属層は、銅、及び銅合金からなるグループから選択される、集積回路チップ。
【請求項５】
請求項１又は２に記載の集積回路チップであって、
前記バリヤーウォールと前記複合構造の両方は、下にある半導体基板の少なくとも１つの高度にドープされた領域と電気的に接触する、集積回路チップ。
【請求項６】
請求項１又は２に記載の集積回路チップであって、
少なくとも幾つかの前記金属接続の幅は、継続する層において拡幅して行く、集積回路チップ。
【請求項７】
請求項１又は２に記載の集積回路チップであって、
少なくとも幾つかの前記金属接続は、断面で見た時に、階段状の形態をもたらすオフセット配置を有する、集積回路チップ。
【請求項８】
ウェーハ内に集積回路チップを形成する方法であって、
前記ウェーハ内にスクライブストリートにより分けられた集積回路チップのアレイを形成し、
各前記スクライブストリート内に、少なくとも１つの前記集積回路チップを取り囲む少なくとも１つの垂直に連続なバリヤーウォールを形成し、
前記バリヤーウォールと組合わされる少なくとも１つの複合構造を形成し、
前記複合構造は、垂直に不連続なウォールであって、少なくとも１つの前記集積回路チップを取り囲み、
前記バリヤーウォールが能動回路領域と前記複合構造との間に位置する、
方法。
【請求項９】
請求項８に記載の方法であって、
前記不連続なウォールは、複数の絶縁層で分離された複数のパターン化された金属層を備え、前記パターン化された金属層は、柱に形成された複数の金属接続により接続され、前記柱は、前記バリヤーウォールと前記複合構造とを含むスクライブシール構造の縦方向エッジに沿った異なる選択された位置から見たとき、互い違いのパターンで前記絶縁層を横断する、方法。
【請求項１０】
請求項９に記載の方法であって、
前記ウェーハ上に保護オーバコートを形成し、
前記保護オーバコート内に少なくとも１つのスロットを開き、
前記スロットは、前記保護オーバコートの表面から前記複合構造のパターン化した金属層の表面まで達する、方法。
【請求項１１】
請求項９又は１０に記載の方法であって、
少なくとも幾つかの前記絶縁層は、オキシ・窒化物、フルオロ・珪酸ガラス、非ドープ珪酸ガラス、ゲル、発泡性物質、及びそれらの組合わせからなるグループから選択される、方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般的には半導体デバイスの分野に関し、詳述すれば、半導体ウェーハを個々のチップに分離するステップによって生じた割れの伝播によってもたらされる潜在的な破壊から保護されている集積回路チップの製造に関する。
【０００２】
【従来の技術】
例えば、集積回路、トランジスタ、及びダイオードのような殆どの半導体製品は、多数の素子をシリコン、シリコンゲルマニウム、ガリウム砒素等の大きい半導体ウェーハ上に同時に製造する。半導体業界では、各半導体ウェーハから多数の機能的チップ、またはダイスを得るための技術を“ダイシング”技術、または“スクライビング”技術と呼んでいる。当分野においては２つのダイシング方法が特に良く知られている。即ち、ブレードまたはワイヤーソーを使用する研削・切断方法と、ダイヤモンドポイントを使用するスクライビング方法とである。近代的なシリコン技術においては、高速回転ブレードを使用する切断方法が好まれている。半導体ウェーハの表面上に集積回路（ＩＣ）チップのパターンをレイアウトする時に、製造効率から、入手できるチップの数（生産歩留まり）を最大にできるように隣接するＩＣチップ間の距離を最小にする必要がある。
【０００３】
ダイシング技術は、高い標準まで開発されている。1986年９月９日付米国特許第4,610,079号（ Abeら、“Method of Dicing a Semiconductor Wafer”）は、隣接するチップ間に許容される最小距離に関して３つの制約が存在することを指摘している。第１の制約は実際のダイシング幅であり、第２の制約は切断マシンの調整可能な精密さであり、そして第３の制約はダイシングラインから半導体及び絶縁材料内へ横方向に伸びる割れ及びチップアウトである。今日に至るもなお第３の制約、即ち隣接するＩＣチップ間の距離を最小にすることに関して、割れの生成が重大な限界をもたらしている。更にこれらの割れは、熱及び機械応力の下で成長して広がる傾向があり、最終的にはＩＣの機能を危うくするので、信頼性を重大な危機に曝すようになる。
【０００４】
半導体ウェーハの製造及びダイシングに伴うこれらの技術的問題の幾つかを解消するために、幾つかの解決法が提唱されている。絶縁層に重ねた金属エッジバリヤーの援助により、可動イオンの浸透に対してダイシングストリートをシールする技術が、1982年12月の米国特許第4,364,078号（ Smithら、“Edge Barrier of Polysilicon and Metal for Integrated Circuit Chips”）、及び1987年４月の米国特許第4,656,055号（ Dwyer、“Double Level Metal Edge Seal for a Semiconductor Device”）に開示されている。絶縁体がダイシングライン内に伸びていてダイシングプロセス中に割れを生ずる場合には、これらの構造は割れに対して有効でないことが検証されている。1991年６月の米国特許第5,024,970号（ Mori、“Method of Obtaining Semiconductor Chips”）では、プラズマエッチングによって絶縁ゾーン内に小さい溝を設けている。ダイシングプロセスによって生じた多くの割れはこれらの溝で停止するが、全ての割れが停止する訳ではない。
【０００５】
1993年11月の米国特許第5,266,528号（ Yamadaら、“Method of Dicing Semiconductor Wafer with Diamond and Resin Blades”）には、ダイヤモンド及び樹脂ブレードを使用することによって異なる幅の連続する溝を形成させる技術が開示されている。ダイシング中に生成した割れ及びチップアウトの広がりがダイシングラインによって制限される特色は、前述した1986年９月の米国特許第4,610,079号に記載されている。非均一な厚みの層が残留するのを、または自由粒子が生成されるのを回避する技術が、1992年８月の米国特許第5,136,354号（ Moritaら、“Semiconductor Device Wafer with Interlayer Insulating Film Covering the Scribe Lines”）、及び分割出願である1993年８月の米国特許第5,237,199号に開示されている。これらの特許には、パッシベーション膜内にスリット溝をエッチングし、ダイシングプロセス中にパッシベーション層が割れを停止させると記載されている。
【０００６】
後者のアイディアは、1995年５月の米国特許第5,414,297号（ Moritaら、“Semiconductor Device Chip with Interlayer Insulating Film Covering the Scribe Lines”）に継続され、詳述されている。即ち、各集積回路チップの周縁全体の周りに伸びるダイシングラインに平行な１つの垂直金属ラインを生成するために、集積回路の素子間に導電性相互接続を形成するのに使用されるプロセスをどのように活用するかが記載されている。
【０００７】
しかしながら、実際の半導体製造では、これらの構造はダイシングプロセスにおいて発生する幾つかの割れを停止させない。一方、近代的なデバイス応用、基板取付けプロセス、または厳格な環境試験手順によって生成される熱機械応力はこれらの割れに十分なエネルギを伝えることができるので、最終的には多くの割れが障害物をバイパスするか、または単一のシールを突破してしまう。これらの割れに続いて、水分及び汚染物が能動回路内に自由に浸透し、デバイスの電気的性能を激烈に劣化させ始める。
【０００８】
1998年６月２日付米国特許出願第60/073,939号（ Ibnabdeljalilら、“Sacrificial Structures for Arresting Insulator Cracks in Semiconductor Devices”）には、実質的に平行な少なくとも２セットのスクライブストリートシールが開示されている。各セットは、各ダイシングラインの両側をチップのエッジに沿って伸びている。各セットは、少なくとも１つの連続バリヤーウォールと、割れの伝播に関連するエネルギを分散させる手段を有する犠牲複合構造とからなっている。しかしながら、特に相互接続金属としてアルミニウムの代わりに銅が使用される場合には、この方式は、表面付近の割れの横方向伝播、または構造全体に広がる剥離を防ぐことはない。
【０００９】
【発明が解決しようとする課題】
要約すれば、半導体ウェーハを機械的及び環境的破壊から確実に保護するようにダイシングする技術を提供する、従って民需及び軍用市場のために、多量に、且つ柔軟で低費用の設計及び生産方法で製造された費用有効で信頼できる半導体製品を提供するという目標は、今日に至るもなお模索され続けている。製造の新しい設計及び方法は、異なる半導体製品ファミリー及び広範なプロセス変化に適用するのに十分に柔軟であるべきである。好ましくは、これらの刷新は既設設備ベースを使用して達成し、新しい製造装置への投資を無用にすべきである。
【００１０】
【課題を解決するための手段】
本発明は、各集積回路チップのエッジに沿って伸びる半導体ウェーハスクライブストリート内のシール構造のセットに関する。このシール構造は、各チップに近接する連続バリヤーウォールと、このウォールに実質的に平行であって、互い違いのパターンで導電層を相互に接続している金属リベットからなる不連続バリヤーウォールとからなっている。本発明は更に、ウェーハの保護オーバコート内に開き、オーバコートの表面から複合構造の表面に最も近い導電層まで達しているスロットにも関する。
【００１１】
脆い固体内の割れの生成に関するグリフィスのエネルギ平衡概念（1920年に最初に刊行）によれば、発生期の割れまたはノッチの長さの変化が全てのエネルギの和を変化させることはできない。換言すれば、表面エネルギ及び機械エネルギの和は一定に留まらなければならない。割れの広がりについて言えば、これは一般的に表面エネルギは増加することができるが、機械エネルギは減少しなければならないことを意味している。機械エネルギ自体は、材料内に蓄えられた潜在的なひずみエネルギと、外部から印加されるローディングシステムの潜在的なエネルギとの和からなる。これは、これらのエネルギの何れかが低めの値を取ることができる時には、自由になったエネルギを使用して、膨張する割れのためのより多くの表面を生成できることを表している。
【００１２】
グリフィスの平衡要求を半導体デバイスに適用すれば、破壊応力よりも大きい均一な応力が加えられると（例えば、半導体デバイスの動作または試験中に）、発生期の割れは、それが停止または阻止されない限り、自発的に且つ限界なしに伝播することができる。割れ前端における破壊応力自体は、単位面積当たりの自由表面エネルギと、ヤング係数（材料定数）とに比例し、最初の割れまたはノッチの長さに逆比例する。ダイシングストリートは微小割れを生成する公知の領域であり、これらは割れの伝播による半導体デバイスの潜在的な破壊に関して最重要関心事である。
【００１３】
本発明は、絶縁体の割れを阻止するための半導体回路チップ内の犠牲構造、及び半導体ウェーハ内に補強された絶縁体を製造する方法からなる。本発明は、多層金属半導体ウェーハを個々の回路チップにダイシングすることに特定の応用を有している。本発明によれば、ダイシングプロセスによって発生する割れの伝播による信頼性の低下の危険性を生ずることなく、電気的には有利であるが機械的に脆い絶縁体を大面積で高速の集積回路の生産に導入することができる。
【００１４】
本発明によれば、１つより多くの金属犠牲構造を設けることによって、各回路チップ周りの脆い絶縁体領域を、発生期の割れの破裂及び伝播に対してかなりの粘り強さを有する補強された複合体に変換する。この粘り強さに主として貢献しているのは、成分の固有付着エネルギである。この粘り強さは、シールドプロセスによって、特に、割れ界面における靱帯として、補強相が無傷のまま残される場所をブリッジすることによってもたらされる。効果的な粘り強さを得るためには、適当に弱い界面を設けて絶縁体と補強金属構造との間の結合が破れ得るようにし、そしてエネルギが裂け目における結果的なブリッジ内で散逸できるようにすることがキーである。シールドプロセスを最適化しなくとも、破壊が観測されるまでのピーク応力及びひずみが大きく増加するようになり、単位面積当たりの耐割れエネルギが１桁まで増加する。
【００１５】
もし、弱い割れ目が破れて、または金属シール構造が破断して割れが第１のシール構造に浸透することができても、それは絶縁領域の補強された複合特性によって結合を破るためのエネルギを解放しているので、次のシール構造によって阻止される。これらの構造を用いると、脆い酸化物はそれらの剛さを保存することができ、一方金属構造が粘り強さ及びエネルギ吸収能力を高めるようになる（ A.G. Evans, " Perspective on the development of high-toughness ceramics " J. Amer. Ceram. Soc., vol. 73, p. 187, 1990参照）。もし割れの先端の周囲に全面的な塑性ゾーンが発生しなければ、シールドは主として割れ界面を横切る金属における塑性エネルギの解離に関連する。
【００１６】
本発明は、高密度ＩＣ、特に多数の入力／出力を有するＩＣに関し、またローエンド・低コストデバイスにも関する。これらのＩＣは、標準線形及び論理製品、ディジタル信号プロセッサ、マイクロプロセッサ、ディジタル及びアナログデバイス、高周波及び大電力デバイス、及び大及び小面積チップカテゴリのような多くの半導体デバイスファミリーに見出すことができる。本発明は、ダイシングによる半導体材料の犠牲を最小にする要求をも満足する。パッケージの型は、プラスチックデュアルインラインパッケージ（ＰＤＩＰ）、小型外形ＩＣ（ＳＯＩＣ）、クヮッドフラットパック（ＱＦＰ）、薄型ＱＦＰ、ＳＳＯＰ、ＴＳＳＯＰ、ＴＶＳＯＰ、及び他のリードフレームをベースとするパッケージであることができる。
【００１７】
回転ダイシングブレードによるチップアウトから発する、特に表面付近の保護オーバコート内にもたらされるどのような割れをも確実に阻止することが本発明の目的である。
【００１８】
本発明の別の目的は、移動する化学的不純物に対するシーリングバリヤーとしての二役も兼ねる金属間誘電体の構造的補強を導入することによって、完成した製品に対して機械応力に対する信頼性の保証を与えることである。
【００１９】
本発明の別の目的は、スクライブストリート内の犠牲構造を補強リベットとして設計することによって、銅メタライゼーションから誘電体の剥離を防ぐことである。
【００２０】
本発明の別の目的は、破壊メカニズムを確率的最弱リンクモードから平行型モードに変化させ、破壊メカニズムを効果的に排除することによって、完成した製品に対して信頼性の保証を与えることである。この組み込まれた信頼性の保証は幾つかの次世代製品に適用することができる。
【００２１】
本発明の別の目的は、不要な帯電粒子の漂動を阻止する等のために、少なくとも若干の構造に電気的バイアスを印加することである。
【００２２】
本発明の別の目的は、余分な空間を必要とすることなく、または特別な製造費用を付加することなく、集積回路と共に製造することができる複数の犠牲構造を導入することである。
【００２３】
これらの目的は、本発明の犠牲構造の設計及び大量生産プロセスによって達成されている。異なる設計規則の集積回路、及び金属／絶縁体層シーケンスの階層のさまざまな変更が成功裏に使用されている。
【００２４】
本発明の第１の実施の形態においては、金属が充填されている溝（もしくは、トレンチ）が各々の上面に位置決めされていて、各々の上面に配置されている絶縁膜の層を横断する金属の連続“ウォール”を形成している。ダイシングラインと実質的に平行なこの金属ウォールは、回路チップの全周縁の周りに伸びてチップ回路を保護するための犠牲構造を構成している。
【００２５】
ダイシングラインにおいて発生し、集積回路に向かってチップ内へ伝播するように駆動される絶縁体の割れに対して、互い違いのパターンで絶縁層を通して導電層を相互接続している金属リベットからなる犠牲構造は、破壊メカニズムを確率的最弱リンクモードから平行型モードへ変化させることによってさらなる伝播を阻止する。
【００２６】
本発明の付加的な実施の形態においては、犠牲構造は、半導体ウェーハのドープされた領域と電気的に接触している。従って、接地電位のような電位を犠牲構造に印加して不要の帯電粒子の漂動を効果的に停止させることができる。
【００２７】
本発明の付加的な実施の形態においては、犠牲構造は、脆い酸化物内に分布する金属の三次元ネットワークを形成しており、この金属ネットのメッシュサイズは、金属と脆い酸化物との間の付着を補強して剥離を回避するように設計されている。
【００２８】
本発明の第２の実施の形態においては、保護オーバコート内へ開き、オーバコート表面から少なくとも複合犠牲構造の表面に最も近い導電層まで達しているスロットが、チップの周縁を取り囲んでいる。このスロットは、ダイシングラインから、オーバコート表面にほぼ平行な回路に向かって伝播するどのような割れをも停止させる。
【００２９】
本発明による技術的進歩、並びにその目的は、以下の添付図面に基づく本発明の好ましい実施の形態の説明、及び特許請求の範囲に記載の新規な特色から明白になるであろう。
【００３０】
【発明の実施の形態及び実施例】
本発明は、どのような集積回路（ＩＣ）チップにも関するが、好ましい実施の形態においては高速集積回路を含む大きいＩＣチップに関している。回路の電気素子は選択された半導体材料内に製造されており、一方、半導体表面の上面にスタックされている複数の金属層と絶縁体層との交互構造は個々の回路成分を相互に接続するネットワークとして役立っている。
【００３１】
複数のチップが半導体基体材料の各大直径ウェーハ上に同時に製造され、製造プロセスが完了した後に、それらはあるプロセス、即ち“ダイシング”と名付けられた個別化プロセスにおいて互いに分離しなければならない。典型的には、このダイシングプロセスのためのソー（鋸）としては高速回転するブレードが使用され、プロセス中に“ダイシングライン”が生成される。
【００３２】
通常は、ブレードは、切断用円周に細かい粒径のダイヤモンドの粉末を有する鋼またはチタン合金で作られている。通常は、これらのダイシングストリートは半導体ウェーハの厚みを完全に通して切断し、このプロセス中に各ダイシングカットの各側に“縦方向エッジ”が生成される。ダイシング動作の性質から、各ダイシングカットによって生成される２つの縦方向エッジは互いに平行である。このようにしてダイシングプロセスによって製造された半導体チップは直角の直線周縁を有し、矩形または方形のチップ領域が形成される。
【００３３】
本発明において使用する“ダイシングライン”という用語は、個々のチップを分離する回転ソーによって生ずる隙間を表している。用語“スクライブストリート”は個々の能動回路間の半導体材料の幅を表しており、従って、この距離は各回路を取り囲み、分離のためのダイシングプロセスの後の各チップに残される半導体材料の長さを含んでいる。
【００３４】
通常はシリコン、ガリウム砒素、または他のIII−V属化合物である半導体材料は脆い。絶縁体、特に高速集積回路に必要な絶縁体は、典型的には二酸化シリコン、窒化シリコン、オキシ・窒化物、フルオロ珪酸ガラス、非ドープ珪酸ガラス、燐・珪酸ガラス、プラズマ生成テトラエチルオルト・珪酸酸化物、及びシリコン含有水素シルセスキオキサンからなるグループから選択され、これらは全て脆い。近年、ゲル、発泡性物質、及びポリイミドのような有機ポリマーも使用されてきている。ダイシングが遂行されるウェーハ領域内へ、及びそれらの上にこれらの層が伸びていることが多い。
【００３５】
これらの材料が脆い性質であることから、または多層構造であることから、回転ソーイングブレードが、全てのダイシングストリートの両側に微視的チップアウト即ちノッチのぎざぎざした輪郭を残すことは不可避である。エネルギ的に可能な場合には、これらの微視的に乱された表面に微小割れが発生し得る。
【００３６】
本発明は、超高速ディジタル信号プロセッサ（ＤＳＰ）及びマイクロプロセッサ（μＰ）に要求される極めて脆い絶縁体においてさえ、発生期の割れの伝播を阻止する。本発明は更に、ダイシングによる半導体材料の犠牲を最小にする要求をも満足する。また本発明は、ＩＣ製造に従来から使用されているプロセスだけを使用しているので、本発明を使用する際に特別な費用を必要としない。本発明は、どのようなサイズの回路チップ内にも組み入れることができ、最大のダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタチックランダムアクセスメモリ（ＳＲＡＭ）、消去可能・プログラム可能リードオンリーメモリ（ＥＰＲＯＭ）、及び論理回路（ＬＯＧＩＣ）内にさえも組み入れ可能である。
【００３７】
図１Ａは、全体を１００及び１０１で示す２つのチップのエッジの間のダイシングライン１１０（典型的には、40から60μｍ幅）の概要図である。それぞれのＩＣ領域は、それぞれのチップデータエッジにおいて終端している。即ち、チップ１００の回路１０２はチップデータエッジ１０２ａにおいて終端し、スタックされた一連の絶縁層１０６によって上面を覆われている半導体材料の長さ１０４（典型的には、20から45μｍ幅）によって境界が画されている。チップ１０１の回路１０３はチップデータエッジ１０３ａにおいて終端し、スタックされた一連の絶縁層１０７によって上面を覆われている半導体材料の長さ１０５によって境界が画されている。これらの長さ１０４及び１０５の和＋ダイシングライン１１０が隣接するチップデータエッジ１０２ａと１０３ａとの間の距離であり、回路１０２と１０３との間の“スクライブストリート”１１１を表している。典型的なスクライブストリートは、80から150μｍ幅である。チップ個別化プロセスによって、ダイシングライン１１０内の材料は失われる。従って、長さ１０４及び１０５内の材料だけが、それらの関連回路と共に残される。本明細書においては、各関連チップのこの領域のことを“シール領域”という用語で表している。各チップの周縁の周りのこの領域が、割れの伝播及び不純物からＩＣを保護することを意図した本発明のシール構造を含んでいる。
【００３８】
回路領域を取り囲むシール領域内の単一のシール構造は、ダイシングストリートにおけるノッチから始まる若干の割れを実際に停止させることはできるが、全ての割れ、特に新たに出現した超高速集積回路によって今日要求されているより脆い絶縁体層内で発生した割れを停止させるには決して十分ではないことが経験から解っている。その理由は、基本的には、割れが十分なエネルギを含んでいる場合、シール構造内の最弱リンクを見出すまで広がることができることにある。従って、破壊メカニズムは、発生期の割れが最弱リンクを見出す可能性によって制御される。更に、移動する不純物は単一のシールにおいて停止しないことが多く、可動イオンが真っ直ぐに突き抜けて拡散できることも経験済みである。
【００３９】
本発明は、破壊メカニズムを確率的最弱リンクモードから平行型モードに変化させることによって、これらの困難を回避する。図１Ａ、１Ｂ、２Ａ、２Ｂ、３Ａ，及び３Ｂを参照して、本発明を特定の実施の形態としてスクライブストリートシール及び保護オーバコートスロットの組合わせによって説明するが、当業者ならば本発明の原理を異なる組合わせに適用できることは理解されよう。更に、集積回路ウェーハは、シリコン、ガリウム砒素、または電子デバイス生産に広く使用されている他のどのような半導体材料で作ることもできる。
【００４０】
図１Ａは、回路チップ１００及び１０１の極く一部と、それらの間のダイシングライン１１０の概要を示す断面図である。また図１Ａは、シール領域１０４及び１０５を通る断面を、それぞれの中に位置決めされている本発明の幾つかの実施の形態と共に示している。第１の実施の形態は、複数のパターン化された導電層１２０によって相互に接続されている連続ウォール及び不連続ウォールの組合わせで作られているシール構造からなる。これらの層は通常は金属で作られ、ＩＣの対応金属レベルと同時に形成され、パターン化される。特定のＩＣ設計において要求されているように、導電層の材料は、銅、銅合金、アルミニウム、アルミニウム合金、タンタル、チタン、タングステン、モリブデン、クロム、及びそれらの化合物からなるグループから選択される。
【００４１】
チップデータエッジに最も近いシール構造の部分は、導電層の間を離間させている絶縁層１０６の厚みを通る第１のエッチング溝１３０及び１３１によって作られている連続バリヤーウォールである。これらの溝は、上面が互いに整列している。次にこれらの溝は、導電性材料（通常は金属であるが、必ずしも層に使用されている金属と同一である必要はない）で充填される。以上のようにして形成されたこの導電性ウォールは、チップデータエッジに沿って延びている。
【００４２】
特定のＩＣ設計において要求されているように、電気絶縁層１０６は、二酸化シリコン、窒化シリコン、オキシ・窒化物、フルオロ珪酸ガラス、非ドープ珪酸ガラス、燐・珪酸ガラス、プラズマ生成テトラエチルオルト・珪酸酸化物、及びシリコン含有水素シルセスキオキサン、ゲル、発泡性物質、及びポリイミドのような有機ポリマー、及びそれらの組合わせからなるグループから選択される。
【００４３】
半導体基体に最も近い溝１３２及び１３３はそれぞれ、半導体基体の重くドープされた領域１４２及び１４３（以下、“壕”ということが多い）と電気的に接触させることができる。基体自体は、より重めにドープされた開始材料１４０の上面の軽くドープされたエピタキシャル層１４１からなることが多く、両者はウェーハ全体を横切って均一に伸びている。
【００４４】
チップデータエッジとダイシングラインとの間のシール構造の他の部分は、導電層１２０を相互に接続している金属の柱１５０及び１５１からなる複合不連続バリヤーウォールである。本明細書では、これらの金属の柱を“リベット”と呼んでいるが、それはこれらが導電層１２０を相互に接続しているだけではなく、総合的な犠牲スクライブシール構造を強化してもいるからである。
【００４５】
複合構造に機械的な強さを与えて剥離を防ぎ、同時に割れ伝播に関連するエネルギを分散させるために、これらのリベット１５０及び１５１が互い違いのパターンで配列されていることが、本発明の中枢である。このリベット１５０及び１５１の互い違いのパターンは、シール構造を通る異なる切断面で比較すると理解し易い。図１Ａの断面では互い違いの補強用構造が、壕１４２及び１４３と、第１のレベルの導電層とを相互に接続している。リベットは、それぞれ１５０ａ及び１５１ａで示されている。しかしながら、図１Ａの断面には、第１の導電層と第２の導電層とを相互に接続するリベットは含まれておらず、第２の導電層と第３の導電層とを相互に接続している次のリベット１５０ｂ及び１５１ｂだけが示されている。
【００４６】
このリベットレベルにおけるＢ−Ｂ矢視断面を図１Ｂに示す。図１Ａは、図１ＢのＡ−Ａ矢視断面図であって、この断面はリベット１５０ｂ及び１５１ｂを通っている。図１Ｂには、金属ウォール１３ａ及び１３ｂも示されている。これらの金属ウォールは、それぞれチップデータエッジ１０２ａ及び１０３ａに平行な溝１３０及び１３１（図１Ａ）からなり、それぞれチップ１００及び１０１の全周の周りに達している。
【００４７】
リベット位置が互い違いになっているこのパターンが繰り返され、図１Ａの断面図ではリベットが第４の導電層と第５の導電層とを相互に接続しているが、第３の導電層と第４の導電層とを相互に接続するリベット、及び第５の導電層と第６の導電層とを相互に接続するリベットは示されていない。当業者には明白なように、この互い違いのパターンは、図１Ａ及び１Ｂの好ましい実施の形態に示されている６層よりも多くの、または少ない数の導電層に拡張することができる。
【００４８】
図１Ａ及び１Ｂではスキップされている全ての金属リベットは、図１ＢのＡＡ−ＡＡ矢視断面では互い違いのパターンとして現れてくる。この断面を図２Ａに示す。金属リベット２５０ａ及び２５１ａは、複数の導電層１２０の第１の導電層と第２の導電層とを相互に接続している。繰り返しの設計で、リベット２５０ａ及び２５１ａは、第３の導電層と第４の導電層とを相互に接続する、等々である。金属が充填されている溝１３０及び１３１は整列し、それぞれ、図１Ａに示すようなチップデータライン１０２ａ及び１０３ａに近接した金属ウォールを形成している。
【００４９】
図１Ｂではスキップされている全てのリベットが、図２ＡのＢＢ−ＢＢ矢視断面である図２Ｂには示されている。この断面内に存在しているリベット２５０ａ及び２５１ａが強調されている。連続ウォール１３ａ及び１３ｂは図１Ｂと同一である。
【００５０】
図３Ａは、回路側及びスクライブ側を有するチップの一部の概要を示す概略斜視図である。ウェーハ基体の重くドープされた開始材料３４０及び軽くドープされたエピタキシャル層３４１（拡散された壕３４２を含む）は、絶縁層３０６の階層を有している。埋込まれているのは導電層３２０である。４レベルの導電層３２０が図示されているが、この構造はより多くのレベル数を設けることができる。整列した金属充填溝３３０は、チップデータエッジ３０２ａに近接した金属ウォール構造を形成している。図３Ａに示されているように、複数のリベット３５０ａの位置は、複数のリベット３５０ｂの位置と互い違いになっている。この互い違いの位置のリズムは、チップのスクライブシールブロックブロックの絶縁層の階層を通して繰り返されている。
【００５１】
図１Ａ、２Ａ、及び３Ｂには、本発明の第２の実施の形態も示されている。即ち、スロットが保護オーバコート内に開き、オーバコートの表面から少なくとも犠牲シール構造の表面に最も近い導電層まで達している。保護オーバコート層１６０は、通常は0.5乃至1.0μｍの厚みでウェーハ全体上に堆積されている。好ましい材料は、水分不透過性の窒化シリコン、オキシ・窒化シリコン、またはそれらの組合わせである。この層はピンホールは存在しないが脆く、ダイシングライン１１０から発した割れが表面にほぼ平行に回路に向かって伝播することができる。
【００５２】
従って、本発明は、オーバコート１６０の表面から、その全厚みを通して、少なくともシール領域内の複合構造の表面に最も近い導電層まで達するスロット（図１Ａ及び２Ａの１６２及び１６３、図３Ｂの１６１）を含んでいる。図１Ａ及び２Ａにおいては、これらの導電層はそれぞれチップ１００及び１０１内に１２２及び１２３で示されており、また図３Ｂにおいては、導電層は３２１で示されている。スロットの幅は臨界的ではないが、好ましくは５μｍより小さくする。製造プロセスではボンディングワイヤーを取付けるための回路金属パッドを露出させるためにオーバコート内へ窓を設けるが、保護オーバコート内のスロットはそれと同時に開かれる。
【００５３】
シール構造は、集積回路成分の製造と同時に、絶縁体及び金属を順次に堆積させることによって、グループ毎に製造される。先ず、若干の回路素子内に強くドープされた表面領域を製造するために（図１Ａ及び２Ａ参照）、別に必要とされるプロセス中にエピタキシャル半導体材料内に壕を拡散させる。この低抵抗の壕は、構築されるシール構造のためのアンカーとして役立ち、またシール構造に接地電位またはＶssのような特定の電位を印加できるようにする。１つの、またはそれ以上の、または全てのシール構造をそれぞれの壕内にアンカーすることも、または全てのシール構造を壕内にアンカーしないことも本発明の範囲に含まれる。別の実施の形態においては、全ての壕はコヒーレントであり、同一の拡散プロセスによって製造される。
【００５４】
次に、絶縁層１０６ａをウェーハ全体の上に堆積させる。特定のＩＣ設計において要求されているように、この層の厚みは、典型的には0.8乃至1.0μｍの範囲内である。図１Ａ及び２Ａにおいては、これは、回路とダイシングライン１１０との間の層の長さ１０４及び１０５を含む。絶縁層１０６ａは各ＩＣ内でパターン化されて相互接続用のバイアが形成され、同時に絶縁層１０６ａを通して開口１３２、１３３、１５０ａ、及び１５１ａがプラズマエッチングされる。次いで、ＩＣ内の垂直な成分相互接続を形成するために金属（例えば、タングステン、銅、アルミニウム、その他）が堆積され、同時にシール構造開口が充填されてシール構造の部分が形成される。
【００５５】
次に、金属（例えば、アルミニウムまたはアルミニウム・銅合金、または銅）の層１２０が堆積され、次いでＩＣ内の横方向相互接続が形成され、同時にシール構造の横方向金属部分が形成されるようにあるパターンでエッチングされる。図１Ａ及び２Ａに示すように、金属層１２０の厚みは堆積プロセス毎に変化し得る。例えば、幾つかの層は典型的に約0.4乃至0.7μｍの範囲であることができるのに対して、その後の堆積は約0.8から1.2μｍの増加した厚みを有することができる。連続金属構造のための溝の幅、及び不連続シール構造のための柱の幅は、典型的には早めの層において約0.2から0.4μｍの範囲内にある。これらの幅は、整列を容易ならしめるために連続する層において徐々に拡幅して行くことができ、最後には約0.3から0.6μｍの範囲であることができる。
【００５６】
これらのプロセスステップのシーケンスは、特定のＩＣの金属層製造ステップと同じ回数で、また回路及びシール構造のために遂行される同時プロセスで、数回繰り返される。図１Ａ及び２Ａに示す例においては、各シール構造内には６つの金属層１２０が存在しており、従って金属ウォールのための整列した溝１３０と、各シール構造内の不連続部分のための６つの互い違いの、そして整列した柱とが存在する。各パターン化された金属層の幅は、層毎に変化させることができる。溝も、または柱もそれらの頂部を互いに整列させる必要はなく、それらは整列から若干ずれていて断面で見た時に階段状の形態になっていることが多い。
【００５７】
最後に、窒化シリコンのような保護オーバコート層１６０がウェーハ全体の上に堆積される。この層を通してスロット１６２が、ＩＣ内のボンディングパッドの穴と同時にエッチングされる。
【００５８】
図３Ｂのシール領域に概略が示されている２つの割れ３６０及び３６１は、ダイシングラインのノッチから発し、脆い絶縁体内で不規則に成長している。堆積された酸化物及びガラスは、一般的に極めて脆い。しかしながら、本発明に基づく１つ以上の金属シール構造の構成は、各回路チップの周りのこれらの脆い絶縁体領域を、発生期の割れの割れ口及び伝播に対してかなりな粘り強さを有する補強された複合体に変換する。この保護特性から、“犠牲構造”と命名されているのである。保護オーバコート内のスロットが、オーバコート内の割れを停止させる。
【００５９】
本発明の犠牲構造は、回路設計規則、及びプロセスステップの数及び性質によって決定される多くの異なる形状を取ることができる。それらの割れ停止特性の他に、特に銅または銅合金を使用するメタライゼーションの場合に、それらはシール構造を大幅に補強し、剥離を防止する。更に、シールド及びシール構造の割れ停止能力、及び脆い酸化物の補強及び粘り強くするためには、壕は必ずしも必要ではないが、壕を設けることによって金属構造に接地電位及びＶssのような電気的バイアスを簡単に印加することが可能になることを指摘しておくべきであろう。この特性は、不要なイオンのような帯電した不純物の漂動を停止させるのを援助する。
【００６０】
以上に例示のための実施の形態に関して説明したが、この説明は本発明を限定することを意図してなされたものではない。当業者ならば、以上の説明から、例示した実施の形態のさまざまな変更及び組合わせ、並びに本発明の他の実施の形態は明白であろう。例えば、半導体チップの材料は、シリコン、シリコンゲルマニウム、ガリウム砒素、または製造に使用されている他の半導体材料からなることができる。別の例として、シール構造並びにＩＣの構築中に銅メタライゼーション内に銅を埋め込むために、いろいろな耐火金属を使用することができる。従って、特許請求の範囲は、これらのどのような変更または実施の形態をも包含することを意図している。
【００６１】
以上の記載に関連して、以下の各項を開示する。
【００６２】
１．集積回路ウェーハであって、
スクライブストリートによって境界を画され、ダイシングラインによって分離されている集積回路チップのアレイと、
上記各スクライブストリート内にあって、上記各ダイシングラインの両側のチップのエッジに沿ってそれぞれ伸びている少なくとも２セットの実質的に平行な構造と、
を備え、
上記各セットは、
上記各チップにそれぞれ近接している少なくとも１つの連続バリヤーウォールと、
上記ウォールに組合わされていて、上記ウォールと上記ダイシングラインの中心との間に位置する少なくとも１つの犠牲複合構造と、
を含み、上記複合構造は、互い違いのパターンで導電層を相互接続している金属リベットからなる不連続バリヤーウォールであり、それによって、上記複合構造が上記セットに機械的強度を与え、同時に、割れの伝播に関連するエネルギを分散させるようになっている、
ことを特徴とする集積回路ウェーハ。
【００６３】
２．保護オーバコートによってカバーされている集積回路ウェーハであって、
スクライブストリートによって境界を画され、ダイシングラインによって分離されている集積回路チップのアレイと、
上記各スクライブストリート内にあって、上記各ダイシングラインの両側のチップのエッジに沿ってそれぞれ伸びている少なくとも２セットの実質的に平行な構造と、
を備え、
上記各セットは、
上記各チップにそれぞれ近接している少なくとも１つの連続バリヤーウォールと、
上記ウォールに組合わされていて、上記ウォールと上記ダイシングラインの中心との間に位置する少なくとも１つの犠牲複合構造と、
を含み、上記複合構造は、互い違いの手法で導電層を相互接続している金属リベットからなる不連続バリヤーウォールであり、それによって、上記複合構造が上記セットに機械的強度を与え、同時に割れの伝播に関連するエネルギを分散させるようになっており、
上記各セットは、更に、
上記保護オーバコート内に開き、上記オーバコートの表面から少なくとも上記複合構造の表面に最も近い導電層まで達していて、上記保護オーバコート内を伝播する割れを停止させる少なくとも１つのスロットを含んでいる、
ことを特徴とする集積回路ウェーハ。
【００６４】
３．保護オーバコートによってカバーされている集積回路ウェーハであって、
スクライブストリートによって境界を画され、ダイシングラインによって分離されている集積回路チップのアレイと、
上記各スクライブストリート内にあって、上記各ダイシングラインの両側のチップのエッジに沿ってそれぞれ伸びている少なくとも２セットの実質的に平行な構造と、
を備え、
上記各セットは、
上記各チップにそれぞれ近接している少なくとも１つの連続バリヤーウォールと、
上記ウォールに組合わされていて、上記ウォールと上記ダイシングラインの中心との間に位置する少なくとも１つの犠牲複合構造と、
を含み、上記複合構造は、割れの伝播に関連するエネルギを分散させる手段を含み、それによって上記複合構造内へ浸透する十分なエネルギを有するどのような割れも複数のより弱い割れに変換し、どの割れも上記ウォール内へ浸透できなくさせるようになっており、
上記各セットは、更に、
上記保護オーバコート内に開き、上記オーバコートの表面から少なくとも上記複合構造の表面に最も近い導電層まで達ていて上記保護オーバコート内を伝播する割れを停止させる少なくとも１つのスロットを含んでいる、
ことを特徴とする集積回路ウェーハ。
【００６５】
４．上記複合構造の少なくとも一部は上記半導体ウェーハの高度にドープされた領域と電気的に接触していて、上記複合構造の上記部分に電位を印加することができるようになっていることを特徴とする上記１．に記載のウェーハ。
【００６６】
５．上記基体はシリコンで作られ、上記保護オーバコートは窒化シリコン、オキシ窒化シリコン、またはそれらの組合わせで形成されていることを特徴とする上記１．に記載のウェーハ。
【００６７】
６．上記導電層は、銅、銅合金、アルミニウム、アルミニウム合金、タンタル、チタン、タングステン、モリブデン、クロム、及びそれらの化合物からなるグループから選択されることを特徴とする上記１．に記載のウェーハ。
【００６８】
７．上記ウォールは、金属で作られていることを特徴とする上記１．に記載のウェーハ。
【００６９】
８．集積回路ウェーハであって、
スクライブストリートによって互いに離間されている複数の回路チップを担持する表面を有する半導体基体を備え、
上記スクライブストリートは、上記回路チップを互いに分離するために上記基体を切断する上記基体表面の領域を構成しており、
上記各スクライブストリートは、２つの縦方向エッジと上記縦方向エッジ間の中心ダイシングラインとを有し、上記各縦方向エッジは、機械的強度を与え且つ伝播する割れに関連するエネルギを分散させる複合構造を有し、
上記各複合構造は、複数のパターン化された導電層と、複数のパターン化された電気絶縁層とからなり、上記絶縁層の少なくとも１セットは上記チップを横切って伸びる部分を有し、また上記ダイシングラインまで伸びて上記各チップを横切って伸びる上記部分と接触している部分を更に有し、
上記セット内の上記絶縁層は、他の絶縁層の上面上にスタックされており、
上記セットの各絶縁層は、上記各縦方向エッジに沿って伸びる少なくとも１つの溝を更に有し、上記溝は、上記ダイシングラインまで伸びる上記絶縁層の上記部分と上記各チップを横切って伸びる上記絶縁層の部分との間に位置決めされ、上記スタックされた絶縁層内のそれぞれの溝は導電材料で充填され、それによって導電ウォールが形成されており、
上記ダイシングラインまで伸びる絶縁層の上記セットの上記部分は、互い違いのパターンに配列されていて上記絶縁層の上記部分の厚みを完全に貫き、そして金属で作られていて隣接する導電層を相互接続するリベットを形成している柱を更に有し、
上記柱の上記互い違いのパターンは、１つおきの層からなる上記絶縁層のサブセットに原パターンを適用し、それらの中間の層に上記原パターンの変更を適用することによって作られており、それによって界面領域が増加して上記複合構造の安定度が強調される、
ようになっていることを特徴とする集積回路ウェーハ。
【００７０】
９．上記導電層は、銅、銅合金、アルミニウム、アルミニウム合金、タンタル、チタン、タングステン、モリブデン、クロム、及びそれらの化合物からなるグループから選択されることを特徴とする上記８．に記載のウェーハ。
【００７１】
１０．各バイア溝を充填している上記導電性材料は、上記導電層を形成している材料と同一であることを特徴とする上記８．に記載のウェーハ。
【００７２】
１１．各バイア溝を充填している上記導電性材料は、上記導電層を形成している材料とは異なることを特徴とする上記８．に記載のウェーハ。
【００７３】
１２．上記電気絶縁層は、二酸化シリコン、窒化シリコン、オキシ・窒化物、フルオロ・珪酸ガラス、非ドープ珪酸ガラス、燐・珪酸ガラス、プラズマ生成テトラエチルオルト・珪酸酸化物、シリコン含有水素シルセスキオキサン、ゲル、発泡性物質、及びポリイミドのような有機ポリマー、及びそれらの組合わせからなるグループから選択されることを特徴とする上記８．に記載のウェーハ。
【００７４】
１３．上記複合構造の少なくとも一部は上記半導体ウェーハの高度にドープされた領域と電気的に接触していて、上記複合構造の上記部分に電位を印加することができるようになっていることを特徴とする上記８．に記載のウェーハ。
【００７５】
１４．保護オーバコートによってカバーされている集積回路ウェーハであって、
スクライブストリートによって互いに離間されている複数の回路チップを担持する表面を有する半導体基体を備え、
上記スクライブストリートは、上記回路チップを互いに分離するために上記基体を切断する上記基体表面の領域を構成し、
上記各スクライブストリートは２つの縦方向エッジと上記縦方向エッジ間の中心ダイシングラインとを有し、上記各縦方向エッジは機械的強度を与え且つ伝播する割れに関連するエネルギを分散させる複合構造を有し、
上記各複合構造は、複数のパターン化された導電層と、複数のパターン化された電気絶縁層からなり、
上記保護オーバコート内に開き、上記オーバコートの表面からそれぞれ少なくとも上記各複合構造の表面に最も近い導電層まで達していて上記保護オーバコート内を伝播する割れを停止させる少なくとも１つのスロットを含んでいる、
ことを特徴とする集積回路ウェーハ。
【００７６】
１５．上記基体はシリコンで作られ、上記保護オーバコートは窒化シリコン、オキシ窒化シリコン、またはそれらの組合わせで形成されていることを特徴とする上記１４．に記載のウェーハ。
【００７７】
１６．上記電気絶縁層は、二酸化シリコン、窒化シリコン、オキシ・窒化物、フルオロ・珪酸ガラス、非ドープ珪酸ガラス、燐・珪酸ガラス、プラズマ生成テトラエチルオルト・珪酸酸化物、シリコン含有水素シルセスキオキサン、ゲル、発泡性物質、及びポリイミドのような有機ポリマー、及びそれらの組合わせからなるグループから選択されることを特徴とする上記１４．に記載のウェーハ。
【００７８】
１７．上記導電層は、銅、銅合金、アルミニウム、アルミニウム合金、タンタル、チタン、タングステン、モリブデン、クロム、及びそれらの化合物からなるグループから選択されることを特徴とする上記１４．に記載のウェーハ。
【００７９】
１８．半導体ウェーハ内に集積回路チップのアレイを製造し、同時に、上記回路チップの境界を画すスクライブストリート内にシール構造を製造する方法であって、
上記ウェーハ上に電気絶縁層を堆積させて能動回路成分の絶縁部分を形成させ、同時に、上記シール構造の絶縁部分を形成させるステップと、
上記各集積回路内の上記絶縁層をパターン化して相互接続バイアを形成させ、同時に、一方の表面から反対側の表面まで上記シール構造の絶縁層を通る連続開口及び不連続開口を作るステップと、
上記絶縁層上に金属を堆積させて垂直方向の成分相互接続を形成させ、同時に、上記シール構造の開口を充填して上記シール構造の一部を形成させるステップと、
上記各集積回路内の上記金属層をパターン化して横方向の相互接続を形成させ、同時に、上記シール構造の横方向金属部分を形成させるステップと、
連続する上記絶縁層及び金属層の同時堆積及びパターン化ステップを、上記回路相互接続及び上記スクライブストリートシールが完成するまで繰り返すステップと、
を含んでいることを特徴とする方法。
【００８０】
１９．上記ウェーハの予め選択された領域をドープして上記各集積回路内に導電性ゾーンを作り、同時に、上記シール構造内に導電性の壕を作るステップを更に含んでいることを特徴とする上記１８．に記載の方法。
【００８１】
２０．上記ウェーハ上に保護オーバコートの層を堆積させるステップと、
上記オーバコートを通るパターン化された開口を形成させて上記回路にワイヤーをボンディングするための窓を作り、同時に、上記オーバコート内に割れを停止させるためのスロットを作るステップと、
を更に含んでいることを特徴とする上記１８．に記載の方法。
【００８２】
２１．保護オーバコートによってカバーされている集積回路ウェーハであって、シール領域によって境界を画され、ダイシングラインによって分離されている集積回路チップのアレイと、上記各シール領域内にあって、上記各ダイシングラインの両側のチップのエッジに沿ってそれぞれ伸びている少なくとも２セットの実質的に平行な構造とを備え、上記各セットは、上記各チップにそれぞれ近接している少なくとも１つの連続バリヤーウォールと、上記ウォールに組合わされ、上記ウォールと上記ダイシングラインの中心との間に位置する少なくとも１つの犠牲複合構造とを含み、上記複合構造は上記セットに機械的強度を与え、同時に、割れの伝播に関連するエネルギを分散させるようになっており、上記各セットは、更に、上記保護オーバコート内に開き、上記オーバコートの表面から少なくとも上記複合構造の表面に最も近い導電層まで達していて上記保護オーバコート内を伝播する割れを停止させる少なくとも１つのスロットを含んでいる。
【図面の簡単な説明】
【図１Ａ】本発明の第１及び第２の実施の形態の一部の概要を示す概略断面図（図１ＢのＡ−Ａ矢視）である。
【図１Ｂ】本発明の第１の実施の形態の一部の概要を示す概略平面図（図１ＡのＢ−Ｂ矢視）である。
【図２Ａ】本発明の第１及び第２の実施の形態の一部の概要を示す概略断面図（図２ＢのＡＡ−ＡＡ矢視）である。
【図２Ｂ】本発明の第１の実施の形態の一部の概要を示す概略平面図（図２ＡのＢＢ−ＢＢ矢視）である。
【図３Ａ】本発明の第１の実施の形態の一部の概要を示す概略斜視図である。
【図３Ｂ】本発明の第２の実施の形態の一部の概要を示す概略斜視図である。
【符号の説明】
１３  金属ウォール
１００、１０１  チップ
１０２、１０３  チップデータエッジ
１０４、１０５  半導体材料の長さ
１０６、１０７  絶縁層
１１０  ダイシングライン
１１１  スクライブストリート
１２０  導電層
１２２、１２３  最上導電層
１３０、１３１  第１のエッチング溝
１３２、１３３  溝
１４０  開始材料
１４１  エピタキシャル層
１４２、１４３  壕
１５０、１５１  金属柱（リベット）
１６０  保護オーバコート
１６１、１６２、１６３  スロット
２５０、２５１  リベット
３０２  チップデータエッジ
３０６  絶縁層
３２０  導電層
３２１  最上導電層
３３０  溝
３４０  開始材料
３４１  エピタキシャル層
３４２  壕
３６０、３６１  割れ
【図１Ａ】
0004647061.tif 000002
【図１Ｂ】
0004647061.tif 000003
【図２Ａ】
0004647061.tif 000004
【図２Ｂ】
0004647061.tif 000005
【図３Ａ】
0004647061.tif 000006
【図３Ｂ】
0004647061.tif 000007