(57)【特許請求の範囲】
【請求項１】
（ａ）基体の上方にチタンの窒化物またはチタンおよびアルミニウムの窒化物からなり、微結晶を含む微結晶膜でありプラグの結晶情報を遮断可能な膜からなる第１バリア層を形成する工程と、
（ｂ）アンモニアガスのプラズマを励起して、前記第１バリア層の表面に、当該プラズマを照射する工程と、
（ｃ）チタン層またはチタンアルミニウム層からなる第１の金属層を形成する工程と、
（ｄ）前記第１の金属層を窒化して、窒素化合物からなり（１１１）配向を有する第１の配向制御層を形成する工程と、
（ｅ）前記第１の配向制御層の上方に、イリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選択される少なくとも１種の金属であって、（１１１）配向を有する第１電極を形成する工程と、
（ｆ）前記第１電極の上方に、（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）からなり、（１１１）配向を有する強誘電体層を形成する工程と、
（ｇ）前記強誘電体層の上方に第２電極を形成する工程と、
を含む、強誘電体メモリの製造方法。
【請求項２】
請求項１において、
前記工程（ｄ）と（ｅ）の間に、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第２バリア層を前記第１の配向制御層の上方に形成する工程をさらに含む、強誘電体メモリの製造方法。
【請求項３】
請求項１または２において、
前記第１バリア層の膜厚は、５０ｎｍ未満である、強誘電体メモリの製造方法。
【請求項４】
請求項１または２において、
前記第１バリア層の膜厚は、３０ｎｍ以下である、強誘電体メモリの製造方法。
【請求項５】
請求項１ないし４のいずれかにおいて、
前記工程（ａ）では、前記第１バリア層として、微結晶を含む膜を形成する、強誘電体メモリの製造方法。
【請求項６】
請求項１ないし５のいずれかにおいて、
前記工程（ａ）の前に、
アンモニアガスのプラズマを励起して、前記基体の表面に、当該プラズマを照射する工程と、
前記基体の上方にチタンを構成元素として含む第２の金属層を形成する工程と、
前記第２の金属層を窒化して窒素化合物からなる第２の配向制御層を形成する工程と、をさらに含む、強誘電体メモリの製造方法。
【請求項７】
請求項６において、
窒素を含有する雰囲気において加熱することにより、前記第２の金属層を窒化する、強誘電体メモリの製造方法。
【請求項８】
請求項１ないし７のいずれかにおいて、
前記工程（ｄ）では、窒素を含有する雰囲気において加熱することにより、前記第１の金属層を窒化する、強誘電体メモリの製造方法。
【請求項９】
基体の上方に形成されたチタンの窒化物またはチタンおよびアルミニウムの窒化物からなり、微結晶を含む微結晶膜でありプラグの結晶情報を遮断可能な膜からなる第１バリア層と、
前記第１バリア層の上面に形成され、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなり、（１１１）配向を有する第１の配向制御層と、
第１の前記配向制御層の上方に形成され、イリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選択される少なくとも１種の金属であって、（１１１）配向を有する第１電極と、
前記第１電極の上方に形成され、（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）からなり、（１１１）配向を有する強誘電体層と、
前記強誘電体層の上方に形成された第２電極と、
を含む、強誘電体メモリ。
【請求項１０】
請求項９において、
前記第１の配向制御層と前記第１電極の間に形成され、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第２バリア層をさらに含む、強誘電体メモリ。
【請求項１１】
請求項１０において、
前記第２バリア層は、（１１１）配向を有する、強誘電体メモリ。
【請求項１２】
請求項１１において、
前記第１の配向制御層は、チタンの窒化物であり、
前記第２バリア層は、チタンおよびアルミニウムの窒化物である、強誘電体メモリ。
【請求項１３】
請求項９ないし１２のいずれかにおいて、
前記第１バリア層の膜厚は、５０ｎｍ未満である、強誘電体メモリ。
【請求項１４】
請求項９ないし１２のいずれかにおいて、
前記第１バリア層の膜厚は、３０ｎｍ以下である、強誘電体メモリ。
【請求項１５】
請求項９ないし１４のいずれかにおいて、
前記基体は、絶縁層と、前記絶縁層を貫通するコンタクトホールと、前記コンタクトホールに形成された導電層と、前記導電層を介して前記第１電極と電気的に接続されたスイッチングトランジスタとを有する、強誘電体メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体メモリおよびその製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリ装置（ＦｅＲＡＭ）は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できるため、ＤＲＡＭなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
【０００３】
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向性が極めて重要である。
【特許文献１】特開２０００−２７７７０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供することである。
【課題を解決するための手段】
【０００５】
本発明にかかる強誘電体メモリの製造方法は、
（ａ）基体の上方にチタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第１バリア層を形成する工程と、
（ｂ）アンモニアガスのプラズマを励起して、前記第１バリア層の表面に、当該プラズマを照射する工程と、
（ｃ）チタンを構成元素として含む第１の金属層を形成する工程と、
（ｄ）前記第１の金属層を窒化して窒素化合物からなる第１の配向制御層を形成する工程と、
（ｅ）前記第１の配向制御層の上方に第１電極を形成する工程と、
（ｆ）前記第１電極の上方に強誘電体層を形成する工程と、
（ｇ）前記強誘電体層の上方に第２電極を形成する工程と、
を含む。
【０００６】
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｄ）と（ｅ）の間に、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第２バリア層を前記第１の配向制御層の上方に形成する工程をさらに含むことができる。
【０００７】
本発明にかかる強誘電体メモリの製造方法において、
前記第１バリア層の膜厚は、５０ｎｍ未満であることができる。
【０００８】
本発明にかかる強誘電体メモリの製造方法において、
前記第１バリア層の膜厚は、３０ｎｍ以下であることができる。
【０００９】
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ａ）では、前記第１バリア層として、微結晶を含む膜を形成することができる。
【００１０】
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ａ）の前に、
アンモニアガスのプラズマを励起して、前記基体の表面に、当該プラズマを照射する工程と、
前記基体の上方にチタンを構成元素として含む第２の金属層を形成する工程と、
前記第２の金属層を窒化して窒素化合物からなる第２の配向制御層を形成する工程と、
をさらに含むことができる。
【００１１】
本発明にかかる強誘電体メモリの製造方法において、
窒素を含有する雰囲気において加熱することにより、前記第２の金属層を窒化することができる。
【００１２】
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｄ）では、窒素を含有する雰囲気において加熱することにより、前記第１の金属層を窒化することができる。
【００１３】
本発明にかかる強誘電体メモリは、
基体の上方に形成されたチタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第１バリア層と、
前記第１バリア層の上面に形成され、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第１の配向制御層と、
第１の前記配向制御層の上方に形成された第１電極と、
前記第１電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された第２電極と、
を含む。
【００１４】
本発明にかかる強誘電体メモリにおいて、
前記第１の配向制御層と前記第１電極の間に形成され、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第２バリア層をさらに含むことができる。
【００１５】
本発明にかかる強誘電体メモリにおいて、
前記第１バリア層の膜厚は、５０ｎｍ未満であることができる。
【００１６】
本発明にかかる強誘電体メモリにおいて、
前記第１バリア層の膜厚は、３０ｎｍ以下であることができる。
【００１７】
本発明にかかる強誘電体メモリにおいて、
前記第１の配向制御層、前記第１電極、および前記強誘電体層は、結晶質であり、
前記第１の配向制御層に含まれる結晶は、前記第１電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有し、
前記第１バリア層は、微結晶膜であることができる。
【００１８】
本発明にかかる強誘電体メモリにおいて、
前記第１の配向制御層、前記第１電極、および前記強誘電体層の結晶は、（１１１）配向を有することができる。
【００１９】
本発明にかかる強誘電体メモリにおいて、
前記第１の配向制御層、前記第２バリア層、前記第１電極、および前記強誘電体層は、結晶質であり、
前記第１の配向制御層の結晶および前記第２バリア層の結晶は、前記第１電極および前記強誘電体層の結晶の配向と等しい配向を有し、
前記第１バリア層は、微結晶を含む膜であることができる。
【００２０】
本発明にかかる強誘電体メモリにおいて、
前記第１の配向制御層、前記第２バリア層、前記第１電極、および前記強誘電体層に含まれる結晶は、（１１１）配向を有することができる。
【００２１】
本発明にかかる強誘電体メモリにおいて、
前記第１の配向制御層は、チタンの窒化物であり、
前記第２バリア層は、チタンおよびアルミニウムの窒化物であることができる。
【００２２】
本発明にかかる強誘電体メモリにおいて、
前記基体は、絶縁層と、前記絶縁層を貫通するコンタクトホールと、前記コンタクトホールに形成された導電層と、前記導電層を介して前記第１電極と電気的に接続されたスイッチングトランジスタとを有することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。
【００２４】
１．強誘電体メモリ
図１は、本実施の形態の強誘電体メモリ１００を模式的に示す断面図である。図１に示すように、強誘電体メモリ１００は、強誘電体キャパシタ３０と、第１バリア層２９と、第１の配向制御層１２と、第２バリア層２５と、絶縁層２６と、プラグ２０と、強誘電体キャパシタ３０のスイッチングトランジスタ１８とを含む。なお、本実施形態においては、１Ｔ／１Ｃ型のメモリセルについて説明するが、本発明が適用されるのは１Ｔ／１Ｃ型のメモリセルに限定されない。
【００２５】
トランジスタ１８は、ゲート絶縁層１１と、ゲート絶縁層１１上に設けられたゲート導電層１３と、ソース／ドレイン領域である第１不純物領域１７および第２不純物領域１９とを含む。また、プラグ（導電層）２０はスイッチングトランジスタ１８と電気的に接続されている。強誘電体キャパシタ３０とトランジスタ１８との間には絶縁層２６が形成されている。絶縁層２６の材質は、特に限定されないが、たとえば酸化シリコンからなることができる。
【００２６】
強誘電体キャパシタ３０は、絶縁層２６に設けられたプラグ２０の上方に設けられている。このプラグ２０は、第２不純物領域１９の上方に形成されている。プラグ２０は、絶縁層２６を貫通するコンタクトホール２２内を埋めるように形成されている。プラグ２０は例えば、タングステン、モリブデン、タンタル、チタン、ニッケルなどの高融点金属からなり、素子の信頼性の観点からタングステンからなることが好ましい。
【００２７】
また強誘電体メモリ１００は、コンタクトホール２２の側面および底面に形成された第３バリア層２７を、コンタクトホール２２内にさらに含む。プラグ２０は、第３バリア層２７によって覆われている。
【００２８】
第３バリア層２７は、導電性材料からなることができ、たとえば、チタンの窒化物（ＴｉＮ）またはチタンおよびアルミニウムの窒化物（ＴｉＡｌＮ）のうち少なくとも一層からなることができる。この第３バリア層２７によって、プラグ２０の密着性を向上させ、また、プラグ２０の拡散および酸化を防止することができ、ひいてはプラグ２０の低抵抗化を図ることができる。
【００２９】
第１バリア層２９は、絶縁層２６上およびプラグ２０上に形成されている。また、第１バリア層２９は、微結晶を含む微結晶ライクな膜である。微結晶は、数ｎｍ以下の微細な結晶の集合体である。また第１バリア層２９の膜厚は、５０ｎｍ未満であることが好ましく、３０ｎｍ以下であることがより好ましい。第１バリア層２９は、５０ｎｍ未満の膜厚の微結晶を含む微結晶膜であることにより、プラグ２０上においてプラグ２０の結晶配向の影響を受けずに形成されることができ、プラグ２０の結晶情報を遮蔽することができる。このような第１バリア層２９を形成することによって、上層の第１の配向制御層１２の結晶を優れた配向にすることができる。即ち、第１バリア層２９が形成されることにより、プラグ２０の結晶構造が遮蔽され、第１の配向制御層１２を所望の配向にしやすくする。その結果、結晶配向性に優れた第１の配向制御層１２を形成することができ、後述する第１の配向制御層１２の配向制御機能を高めることができる。
【００３０】
第１の配向制御層１２は、第１バリア層２９上に形成されている。この第１の配向制御層１２は、チタンの窒化物（ＴｉＮ）またはチタンおよびアルミニウムの窒化物（ＴｉＡｌＮ）からなり、なかでも配向制御性の高いＴｉＮからなることが好ましい。なお第１の配向制御層１２は、少なくとも一部が結晶質であることができる。
【００３１】
第２バリア層２５は、第１の配向制御層１２上に形成されている。第２バリア層２５は、酸素バリア機能を有する。第２バリア層２５は、チタンの窒化物（ＴｉＮ）またはチタンおよびアルミニウムの窒化物（ＴｉＡｌＮ）からなり、なかでも酸素バリア性の高いＴｉＡｌＮからなることが好ましい。このように酸素バリア性の高い第２バリア層２５を形成することによって、製造工程におけるプラグ２０の酸化を防止することもできる。また第２バリア層２５は、第１電極３２の密着性を向上させることもできる。また第２バリア層２５は、少なくとも一部が結晶質であることができる。
【００３２】
強誘電体キャパシタ３０は、第２バリア層２５の上に設けられた第１電極３２と、第１電極３２の上に設けられた強誘電体層３４と、強誘電体層３４の上に設けられた第２電極３６とを含む。第１電極３２、および強誘電体層３４は、少なくとも一部が結晶質であることができる。第１電極３２はイリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも１種の金属からなることができ、好ましくは白金またはイリジウムからなり、より好ましくは素子の信頼性の高いイリジウムからなる。また、第１電極３２は、単層膜でもよいし、または積層した多層膜でもよい。
【００３３】
強誘電体層３４は、強誘電体物質を含む。この強誘電体物質は、ペロブスカイト型の結晶構造を有し、Ａ１−ｂＢ１−ａＸａＯ３の一般式で示されることができる。Ａは、Ｐｂを含む。Ｂは、ＺｒおよびＴｉのうちの少なくとも１つからなる。Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも１つからなる。強誘電体層３４に含まれる強誘電体物質としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）（ＰＺＴ）、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２（ＢＬＴ）等のペロブスカイト型酸化物やビスマス層状化合物が挙げられる。中でも、強誘電体層３４の材料としてはＰＺＴが好ましい。
【００３４】
また、強誘電体層３４としてＰＺＴを用いる場合、より大きな自発分極量を獲得するため、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のＰＺＴは正方晶に属し、その自発分極軸はｃ軸となるが、ｃ軸と直交するａ軸配向成分が同時に存在してしまうことがある。このａ軸配向成分は分極反転に寄与しないため、ａ軸配向成分の存在によって素子の強誘電特性が損なわれるおそれがある。この場合、強誘電体層３４に用いられるＰＺＴの結晶配向を（１１１）配向にすることにより、ａ軸配向成分を分極反転に寄与させることができる。よって、強誘電体層３４がＰＺＴからなり、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であるのが好ましい。
【００３５】
第２電極３６は、第１電極３２に使用可能な材料として例示した上記材料からなることができ、あるいは、アルミニウム，銀，ニッケルなどからなることができる。また、第２電極３６は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第２電極３６は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
【００３６】
次に、配向制御層１２の配向制御機能について説明する。第１の配向制御層１２は、結晶質であり、所望の結晶配向を有する。したがって、第２バリア層２５は、第１の配向制御層１２上に形成されているため、その材質が結晶質である場合に第１の配向制御層１２の結晶配向の影響を受けて、第１の配向制御層１２と等しい配向を有することができる。本実施の形態によれば、第１の配向制御層１２および第２バリア層２５は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、（１１１）配向を有することができる。即ち、第１の配向制御層１２が良好な結晶質の（１１１）配向を有することにより、第２バリア層２５についても良好な結晶質の（１１１）配向にすることができる。
【００３７】
第１電極３２は、第２バリア層２５上に形成されているため、その材質が結晶質である場合に第２バリア層２５の結晶配向の影響を受けて、第２バリア層２５と等しい配向を有することができる。即ち、第１電極３２は、第１の配向制御層１２の上方に形成されているため、第１の配向制御層１２の結晶配向の影響を受けて、第１の配向制御層１２と等しい配向を有することができる。本実施の形態よれば、第１の配向制御層１２および第２バリア層２５は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、（１１１）配向を有する。よって、第１電極３２の結晶配向を容易に（１１１）配向にすることができる。即ち、第１の配向制御層１２および第２バリア層２５が良好な結晶質の（１１１）配向を有することにより、第１電極３２についても良好な結晶質の（１１１）配向にすることができる。
【００３８】
強誘電体層３４は、第１電極３２上に形成されているため、その材質が結晶質である場合に第１電極３２の結晶配向の影響を受けて、第１電極３２と等しい配向を有することができる。即ち、強誘電体層３４は、第１の配向制御層１２および第２バリア層２５の上方に形成されているため、第１の配向制御層１２および第２バリア層２５の結晶配向の影響を受けて、第１の配向制御層１２および第２バリア層２５と等しい配向を有することができる。本実施の形態よれば、第１の配向制御層１２および第２バリア層２５は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、（１１１）配向を有する。また、同様に第１電極３２は、たとえば白金やイリジウム等の上述した材質からなる場合に（１１１）配向を有することができる。よって、強誘電体層３４の結晶配向を容易に（１１１）配向にすることができる。即ち、第１の配向制御層１２、第２バリア層２５、および第１電極３２が良好な結晶質の（１１１）配向を有することにより、強誘電体層３４についても良好な結晶質の（１１１）配向にすることができる。
【００３９】
強誘電体層３４は、上述したように、ペロブスカイト型酸化物やビスマス層状化合物からなることができ、その結晶配向が（１１１）配向であることが望ましい。本実施の形態において強誘電体層３４は、第１バリア層２９、第１の配向制御層１２、第２バリア層２５、および第１電極３２の上方に形成されることによって、容易に（１１１）配向を有することができる。よって、強誘電体メモリ１００は、優れたヒステリシス特性を得ることができる。
【００４０】
２．強誘電体メモリの製造方法
次に、図１に示す強誘電体メモリ１００の製造方法について、図面を参照して説明する。図２〜図１１はそれぞれ、図１に示される強誘電体メモリ１００の一製造工程を模式的に示す断面図である。
【００４１】
まず、図２に示すように、トランジスタ１８および素子分離領域１６を形成する。より具体的には、半導体基板１０にトランジスタ１８、素子分離領域１６を形成し、その上に絶縁層２６を積層する。トランジスタ１８、素子分離領域１６、および絶縁層２６は、公知の方法を用いて形成することができる。
【００４２】
次に、図３に示すように、絶縁層２６を貫通するようにコンタクトホール２２を設ける。コンタクトホール２２は、たとえば第２不純物領域１９上に設けることができる。フォトリソグラフィ技術を適用してコンタクトホール２２を形成してもよい。具体的には、絶縁層２６の一部を開口するようにレジスト層（図示せず）を形成し、レジスト層の開口領域をエッチングすることによってコンタクトホール２２を形成することができる。
【００４３】
次に、図４に示すように、コンタクトホール２２の側面および底面と、絶縁層２６上とに連続的に第３バリア層２７ａを形成する。第３バリア層２７ａは、チタンの窒化物（たとえばＴｉＮ）またはチタンおよびアルミニウムの窒化物（例えばＴｉＡｌＮ）からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。
【００４４】
次いで、図５に示すように、コンタクトホール２２に導電性材料を埋め込むことにより、導電層２０ａを形成する。導電層２０ａの埋め込みは例えば、ＣＶＤ法またはスパッタリング法を用いて行なうことができる。
【００４５】
次に、図６に示すように、導電層２０ａおよび第３バリア層２７ａの一部を研磨し、除去することによってプラグ２０および第３バリア層２７を形成する。研磨工程では、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａl  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｍｅｎｔ）法による工程を適用することができる。この研磨工程により、絶縁層２６を露出させることができる。このようにして、基体の一例としての、トランジスタ１８、プラグ２０、絶縁層２６等を形成することができる。
【００４６】
なお、絶縁層２６が第３バリア層２７ａより研磨されにくい材質からなる場合には、コンタクトホール２２の内部にリセス（凹部）が発生することがある。リセスが発生した場合には、第３バリア層２７ａと同様の材料等を用いて、スパッタリング等によりリセスを埋め込んでもよい。これにより絶縁層２６からプラグ２０の形成領域まで連続的に平坦化することができる。以上の工程により基体の一例としての、半導体基板１０、トランジスタ１８、絶縁層２６、プラグ２０、第３バリア層２７、および素子分離領域１６が形成される。
【００４７】
次に、図７に示すように、プラグ２０および絶縁層２６の上面に第１バリア層２９ａを形成する。第１バリア層２９ａは、チタンの窒化物（たとえばＴｉＮ）またはチタンおよびアルミニウムの窒化物（例えばＴｉＡｌＮ）からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。ここで第１バリア層２９ａの膜厚は、５０ｎｍ未満であることが好ましく、３０ｎｍ以下であることがより好ましい。第１バリア層２９ａは、その膜厚が５０ｎｍ以上になると結晶構造が発達し、結晶質を有してしまい、この結晶構造は、下層のプラグ２０の結晶配向の影響を受けてしまう。これに対し、５０ｎｍ未満の膜厚を有することによって、第１バリア層２９ａは、数ｎｍ以下の微細な結晶の集合体である微結晶膜からなることができ、上述したように下層のプラグ２０の結晶配向を遮蔽することができる。
【００４８】
次に、第１バリア層２９ａの上面に、第１の配向制御層１２ａ（図１０参照）を形成する。まず、図８に示すように、アンモニアガスのプラズマを励起して、第１の配向制御層１２ａが形成される領域の表面１４ｓに、当該プラズマを照射する（以下、「アンモニアプラズマ処理」とする）。このアンモニアプラズマ処理により、表面１４ｓが−ＮＨで終端され、後述する工程で第１の金属層１４ａを成膜する際に、第１の金属層１４ａを構成する原子が表面１４ｓ上でマイグレーションし易くなる。その結果、第１の金属層１４ａの構成原子がその自己配向性に起因して、規則的な配列（ここでは最密充填）になるように促進され、結晶配向性に優れた第１の金属層１４ａを成膜することができると推測される。
【００４９】
次いで、図９に示すように、チタン層またはチタンアルミニウム層からなる第１の金属層１４ａを成膜する。この第１の金属層１４ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。また、第１の金属層１４ａを成膜する際の基板温度は、その材質に応じて適宜選択が可能であり、例えば、不活性雰囲気（例えば、アルゴン）中で、スパッタリング法により第１の金属層１４ａを形成することができる。この場合、第１の金属層１４ａを成膜する際の基板温度は、第１の配向制御層１２が（１１１）配向を有する点で、室温から４００℃の間であることが好ましく、１００〜４００℃の間がより好ましく、１００〜３００℃の間がさらに好ましい。
【００５０】
ここで、（１１１）配向性を有する第１の配向制御層１２ａが得られる理由としては、以下のとおりである。まず第１の金属層１４ａを構成するＴｉまたはＴｉＡｌにおいてはその自己配向性が強く発現する。第１の金属層１４ａは、この自己配向性により（００１）配向の結晶を有する。このため、後述する窒化工程により、第１の金属層１４ａのＴｉまたはＴｉＡｌが（００１）配向を有する状態のまま、その隙間に窒素原子が入り込み、（１１１）配向を有する第１の配向制御層１２ａを得ることができると推測される。なお、チタン層およびチタンアルミニウム層においては、チタンの割合が大きい程、自己配向性が高いため、チタン層を適用することによって最も配向性の優れた第１の配向制御層１２を得ることができ、ひいては強誘電体層３４の配向性を良好にすることができる。また、上述したように、アンモニアプラズマ処理を施した後にチタン層またはチタンアルミニウム層からなる第１の金属層１４ａを成膜することにより、配向性に優れた第１の金属層１４ａを得ることができる。
【００５１】
次いで、図１０に示すように、第１の金属層１４ａを窒化して、窒化物からなる結晶質の第１の配向制御層１２ａを形成する。第１の金属層１４ａの窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中で第１の金属層１４ａをアニールすることにより、第１の金属層１４ａを窒化する方法が挙げられる。窒素を含む雰囲気としては、アンモニアあるいはそのプラズマを含む雰囲気であってもよい。ここで、アニールは第１の金属層１４ａの融点未満で行なうことが好ましい。この温度範囲でアニールを行なうことにより、第１の金属層１４ａの結晶配向を保持した状態で、第１の金属層１４ａを構成する結晶質の結晶格子の隙間に窒素原子を導入することができる。アニールは、３５０〜６５０℃で行なうのがより好ましく、５００〜６５０℃で行なうのがさらに好ましい。これにより、第１の配向制御層１２ａを得ることができる。
【００５２】
ここで第１の金属層１４ａがチタンおよびアルミニウムを含む場合、第１の配向制御層１２ａは、チタンおよびアルミニウムの窒化物（例えばＴｉＡｌＮ）であることができ、第１の金属層１４ａがチタンを含む場合（例えばＴｉ）、第１の配向制御層１２ａは、チタンの窒化物（例えばＴｉＮ）であることができる。ＴｉおよびＴｉＡｌは六方晶に属し、（００１）配向である。また、この第１の金属層１４ａを窒化して得られた第１の配向制御層１２ａは面心立方晶のＴｉＮまたはＴｉＡｌＮからなり、ＴｉＮおよびＴｉＡｌＮは、原料であるＴｉまたはＴｉＡｌ（第１の金属層１４ａ）の配向性に影響されて、（１１１）配向となる。
【００５３】
次に、図１０に示すように、第１の配向制御層１２ａの上面に第２バリア層２５ａを形成する。第２バリア層２５ａは、チタンの窒化物（たとえばＴｉＮ）またはチタンおよびアルミニウムの窒化物（例えばＴｉＡｌＮ）からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。ここで第２バリア層２５ａを配向制御層１２ａ上に形成することにより、配向制御層１２ａの結晶配向性を第２バリア層２５ａに反映させることができ、第２バリア層２５の結晶性を著しく向上させることができる。
【００５４】
次に、図１１に示すように、第２バリア層２５ａ上に第１電極３２ａを形成する。ここで、第１電極３２ａを第１の配向制御層１２ａおよび第２バリア層２５ａ上に形成することにより、第１の配向制御層１２ａおよび第２バリア層２５ａの結晶配向性を第１電極３２ａに反映させることができる。本実施の形態では、第１の配向制御層１２ａおよび第２バリア層２５ａの少なくとも一部が（１１１）配向を有する結晶質であるため、第１電極３２ａを（１１１）配向に形成することができる。第１電極３２ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法、真空蒸着法、ＣＶＤ法を適用することができる。
【００５５】
次いで、図１１に示すように、第１電極３２ａ上に強誘電体層３４ａを形成する。ここで、強誘電体層３４ａを第１電極３２ａ上に形成することにより、第１電極３２ａの結晶配向性を強誘電体層３４ａに反映させることができる。本実施の形態では、第１電極３２ａの少なくとも一部が（１１１）配向を有する結晶質であるため、強誘電体層３４ａを（１１１）配向に形成することができる。
【００５６】
強誘電体層３４ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、溶液塗布法（ゾル・ゲル法、ＭＯＤ（Metal Organic Decomposition）法などを含む）、スパッタ法、ＣＶＤ法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法などを適用することができる。
【００５７】
次いで、図１１に示すように、強誘電体層３４ａ上に第２電極３６ａを形成する。第２電極３６ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。その後、所定のパターンのレジスト層Ｒ１を第２電極３６ａ上に形成し、このレジスト層Ｒ１をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、第１電極３２と、第１電極３２上に設けられた強誘電体層３４と、強誘電体層３４上に設けられた第２電極３６とを有する、スタック型の強誘電体キャパシタ３０が得られる（図１参照）。以上の工程により強誘電体メモリ１００を製造することができる。
【００５８】
本実施の形態の強誘電体メモリ１００の製造方法によれば、第１の配向制御層１２の形成前に微結晶を含む第１バリア膜２９を形成することにより、結晶配向性に優れた第１の配向制御層１２を形成することができる。このような第１の配向制御層１２を形成することにより、その上面に形成された第１電極３２ａおよび強誘電体層３４ａの結晶配向を良好にして、強誘電体メモリ１００のヒステリシス特性を向上させることができる。
【００５９】
３．変形例
以下に、変形例にかかる強誘電体メモリ２００について図面を参照しながら説明する。変形例にかかる強誘電体メモリ２００は、第２の配向制御層２１２をさらに含む点で、本実施の形態にかかる強誘電体メモリ１００と異なる。
【００６０】
３．１．強誘電体メモリ
図１２は、変形例にかかる強誘電体メモリ２００を模式的に示す断面図である。
【００６１】
第２の配向制御層２１２は、プラグ２０および絶縁層２６と第１バリア層２９との間に形成されている。第２の配向制御層２１２は、上述した第１の配向制御層１２と同様にチタンの窒化物（ＴｉＮ）またはチタンおよびアルミニウムの窒化物（ＴｉＡｌＮ）からなり、なかでも配向制御性の高いＴｉＮからなることが好ましい。なお第２の配向制御層２１２は、少なくとも一部が結晶質であることができる。
【００６２】
強誘電体メモリ２００の他の構成については、上述した強誘電体メモリ１００と同様であるので説明を省略する。
【００６３】
変形例にかかる強誘電体メモリ２００によれば、第２の配向制御層２１２が絶縁層２６と第１バリア層２９との間に形成されているため、絶縁層２６上において第１バリア層２９の結晶配向性を向上させることができる。具体的には、第２の配向制御層２１２は、結晶質であり、所望の結晶配向を有することができる。したがって、第１バリア層２９は、第２の配向制御層２１２上に形成されているため、その材質が結晶質である場合に第２の配向制御層２１２の結晶配向の影響を受けて、第２の配向制御層２１２と等しい配向になりやすい。ここでは、第２の配向制御層２１２および第１バリア層２９は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、（１１１）配向を有することができる。即ち、第２の配向制御層２１２が良好な結晶質の（１１１）配向を有することにより、第１バリア層２９についても良好な結晶質の（１１１）配向にすることができ、その結果、絶縁層２６上において、第１バリア層２９の上方に形成されている第２バリア層２５、第１電極３２、強誘電体層３４の結晶配向性を向上させることができる。これにより強誘電体メモリ２００のヒステリシス特性をさらに向上させることができる。
【００６４】
３．２．強誘電体メモリの製造方法
次に、図１２に示す強誘電体メモリ２００の製造方法について、図面を参照して説明する。図１３〜図１８はそれぞれ、図１２に示される強誘電体メモリ２００の一製造工程を模式的に示す断面図である。
【００６５】
まず、上述した製造方法によりトランジスタ１８、絶縁層２６および導電層２０ａを成膜し、導電層２０ａおよび第３バリア層２７の一部を研磨する。
【００６６】
次に絶縁層２６およびプラグ２０の上面に第２の配向制御層２１２ａ（図１５参照）を形成する。まず、図１３に示すように、アンモニアガスのプラズマを励起して、第２の配向制御層２１２ａが形成される領域の表面２１４ｓに、当該プラズマを照射する。このアンモニアプラズマ処理により、表面２１４ｓが−ＮＨで終端され、後述する工程で第２の金属層２１４ａを成膜する際に、第２の金属層２１４ａを構成する原子が表面２１４ｓ上でマイグレーションし易くなる。その結果、第２の金属層１４ａの構成原子がその自己配向性に起因して、規則的な配列になるように促進され、結晶配向性に優れた第２の金属層２１４ａを成膜することができると推測される。
【００６７】
次いで、図１４に示すように、チタン層またはチタンアルミニウム層からなる第２の金属層２１４ａを成膜する。この第２の金属層２１４ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。また、第２の金属層２１４ａを成膜する際の基板温度は、その材質に応じて適宜選択が可能であり、例えば、不活性雰囲気（例えば、アルゴン）中で、スパッタリング法により第２の金属層２１４ａを形成することができる。この場合、第２の金属層２１４ａを成膜する際の基板温度は、第２の配向制御層２１２が（１１１）配向を有する点で、室温から４００℃の間であることが好ましく、１００〜４００℃の間がより好ましく、１００〜３００℃の間がさらに好ましい。
【００６８】
第２の金属層２１４ａは、自己配向性を発現できる材質からなるが、特に、プラグ２０上より絶縁層２６上において自己配向性を強く発現することができる。第２の金属層２１４ａは、この自己配向性により（００１）配向の結晶を有することができ、後述する窒化工程により、（１１１）配向を有する第２の配向制御層２１２ａを得ることができると推測される。
【００６９】
次いで、図１５に示すように、第２の金属層２１４ａを窒化して、窒化物からなる結晶質の第２の配向制御層２１２ａを形成する。第２の金属層２１４ａの窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中で第２の金属層２１４ａをアニールすることにより、第２の金属層２１４ａを窒化する方法が挙げられる。窒素を含む雰囲気としては、アンモニアあるいはそのプラズマを含む雰囲気であってもよい。ここで、アニールは第２の金属層２１４ａの融点未満で行なうことが好ましい。この温度範囲でアニールを行なうことにより、第２の金属層２１４ａの結晶配向を保持した状態で、第２の金属層２１４ａを構成する結晶質の結晶格子の隙間に窒素原子を導入することができる。アニールは、３５０〜６５０℃で行なうのがより好ましく、５００〜６５０℃で行なうのがさらに好ましい。これにより、第２の配向制御層２１２ａを得ることができる。
【００７０】
次に、図１５に示すように、第２の配向制御層２１２ａの上面に第１バリア層２９aを形成し、その上面に第１の配向制御層１２ａを形成する。第１バリア層２９ａおよび第１の配向制御層１２ａは、上述した方法により形成される。
【００７１】
次に、図１６に示すように、第１の配向制御層１２ａ上に第２バリア層２５ａ、第１電極３２ａ、強誘電体層３４ａ、第２電極３６ａを成膜し、パターニングすることにより、図１２に示す強誘電体メモリ２００を得ることができる。
【００７２】
なお、強誘電体メモリ２００の製造方法における他の工程については、上述した強誘電体メモリ１００の製造方法と同様であるので説明を省略する。
【００７３】
変形例にかかる強誘電体メモリ２００の製造方法によれば、絶縁層２６上において、結晶配向性に優れた第１バリア層２９を得ることができる。この第１バリア層２９の結晶配向の影響を受け、その上方に形成されている第１の配向制御層１２、第２バリア層２５、第１電極３２、および強誘電体層３４の結晶配向を良好にして、強誘電体メモリ１００のヒステリシス特性を向上させることができる。
【００７４】
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。
【００７５】
また、本実施の形態にかかる強誘電体メモリに含まれる強誘電体キャパシタ、配向制御層等の各構成およびその製造方法は、例えば、圧電素子等に含まれるキャパシタに応用することができる。
【００７６】
４．比較例および実験例
次に、比較例および実験例を用いて、上述した強誘電体メモリ１００について具体的に説明する。
【００７７】
４．１．比較例
シリコン基板上にプラグ２０、第１の配向制御層１２、第２バリア層２５、および第１電極３２を形成した。
【００７８】
具体的には、まず、基板上にタングステンからなるプラグ２０をＣＶＤ法により成膜した。次に、プラグ２０の上面をアンモニアプラズマに曝露した。その後チタン層からなる金属層１４ａを形成した。チタン層は、スパッタリングにより形成した。スパッタリングは、チタンをターゲットとして用いて成膜した。チタン層の成膜条件は、雰囲気（アルゴン）の流量が５０［ｓｃｃｍ］であり，成膜パワーが１．５［ｋＷ］であり，基板温度が１５０［℃］であった。
【００７９】
次に、チタン層からなる金属層１４ａを窒素雰囲気下で熱処理（ランプアニール）することにより窒化してチタンの窒化物（ＴｉＮ）からなる配向制御層１２ａを形成した。ここで、熱処理における温度は６５０［℃］であり、熱処理時間は２分間であった。
【００８０】
次に、反応性スパッタリングによりＴｉＡｌＮからなる第２バリア層２５ａを形成した。反応性スパッタリングは、アルゴンガスの流量を５０［ｓｃｃｍ］とし，成膜パワーを１．０［ｋＷ］とし、かつ、基板温度を４００［℃］として行なった。
【００８１】
次いで、スパッタリングによりイリジウムからなる第１電極３２ａを成膜した。スパッタリングは、イリジウムをターゲットとして、雰囲気（アルゴン）の流量を１９９［ｓｃｃｍ］、成膜パワーを１．０［ｋＷ］とし、かつ基板温度を５００［℃］として行った。得られたイリジウム層のＸＲＤパターンを図１９に示す。図１９によれば、２θ＝３６．５°付近、２θ＝３７．５°付近、２θ＝４１°付近、および２θ＝４７．５°付近にピークが観測された。２θ＝３６．５°のピークは、（１１１）配向を有する結晶質のＴｉＮ由来である。２θ＝３７．５°のピークは、（１１１）配向を有する結晶質のＴｉＡｌＮ由来である。２θ＝４１°のピークは、Ｉｒの（１１１）配向成分に由来している。２θ＝４７°のピークは、Ｉｒの（１００）配向成分に由来している。以上の結果より、（１１１）配向を有する結晶質のＩｒの他に、（２００）配向を有する結晶質のＩｒも成膜されていることが確認された。
【００８２】
また、このイリジウム層の結晶配向性を定量的に評価するため、図１９に示すＩｒ（１１１）回折のロッキングカーブを測定した。その結果を図２０に示す。図２０に示すロッキングカーブは、ブロードなプロファイルを示しているため、明瞭なピークを決定できなかった。
【００８３】
４．２．実験例１
上述した本実施の形態にかかる強誘電体メモリ１００の製造方法（図６〜図１１）に従って、シリコン基板上にプラグ２０、第１バリア層２９、第１の配向制御層１２、第２バリア層２５、および第１電極３２を形成した。
【００８４】
具体的には、まず、基板上にタングステンからなるプラグ２０をＣＶＤ法により成膜した。その後反応性スパッタリングによりＴｉＡｌＮからなる第１バリア層２９を形成した。反応性スパッタリングは、アルゴンガスの流量を５０［ｓｃｃｍ］とし，成膜パワーを１．０［ｋＷ］とし、かつ、基板温度を４００［℃］として行なった。ここでプラグ２０の膜厚は約２０ｎｍとした。
【００８５】
次に、第１バリア層２９の上面をアンモニアプラズマに曝露した。その後チタン層からなる金属層１４ａを形成した。チタン層は、スパッタリングにより形成した。スパッタリングは、チタンをターゲットとして用いて成膜した。チタン層の成膜条件は、雰囲気（アルゴン）の流量が５０［ｓｃｃｍ］であり，成膜パワーが１．５［ｋＷ］であり，基板温度が１５０［℃］であった。
【００８６】
次に、チタン層からなる金属層１４ａを窒素雰囲気下で熱処理（ランプアニール）することにより窒化してチタンの窒化物（ＴｉＮ）からなる配向制御層１２ａを形成した。ここで、熱処理における温度は６５０［℃］であり、熱処理時間は２分間であった。
【００８７】
次に、反応性スパッタリングによりＴｉＡｌＮからなる第２バリア層２５ａを形成した。反応性スパッタリングは、アルゴンガスの流量を５０［ｓｃｃｍ］とし，成膜パワーを１．０［ｋＷ］とし、かつ、基板温度を４００［℃］として行なった。
【００８８】
次いで、スパッタリングによりイリジウムからなる第１電極３２ａを成膜した。スパッタリングは、イリジウムをターゲットとして、雰囲気（アルゴン）の流量を１９９［ｓｃｃｍ］、成膜パワーを１．０［ｋＷ］とし、かつ基板温度を５００［℃］として行った。得られたイリジウム層のＸＲＤパターンを図２１に示す。図２１によれば、２θ＝３６．５°付近、２θ＝３７．５°付近、および２θ＝４１°付近にピークが観測された。２θ＝３６．５°のピークは、（１１１）配向を有する結晶質のＴｉＮであると推測される。２θ＝３７．５°のピークは、（１１１）配向を有する結晶質のＴｉＡｌＮであると推測される。２θ＝４１°のピークは、（１１１）配向を有する結晶質のＩｒであると推測される。
【００８９】
以上の結果によれば、実験例１にかかるイリジウム層の（１１１）配向のピーク強度が比較例にかかるイリジウム層のピーク強度の約１０倍であった。また、図１９において観測されたイリジウム層の（２００）配向のピークが実験例１においては観測されなかった。
【００９０】
また、このイリジウム層の結晶配向性を定量的に評価するため、図２１に示す（１１１）配向の回折ピークのロッキングカーブを測定した。その結果を図２２に示す。図２０に示すロッキングカーブは、図２０に示すロッキングカーブより明瞭なピークを有していることが確認された。
【００９１】
以上の結果から、実験例１にかかる強誘電体メモリ１００は、比較例にかかる強誘電体メモリと比べて、第１電極３２の結晶配向性に優れているため、強誘電体層３４の結晶配向性においても優れていると推測され、ひいてはヒステリシス特性についても優れていると推測される。
【００９２】
４．３．実験例２
次に、様々な膜厚のＴｉＡｌＮ層を複数形成し、各ＴｉＡｌＮ層の結晶状態を観察した。ＴｉＡｌＮ層は、プラグ２０の材料として用いられるタングステン層の上面に、反応性スパッタリングにより形成した。反応性スパッタリングは、アルゴンガスの流量を５０［ｓｃｃｍ］とし，成膜パワーを１．０［ｋＷ］とし、かつ、基板温度を４００［℃］として行なった。ここでＴｉＡｌＮ層の膜厚は、それぞれ２０ｎｍ、３０ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍとした。
【００９３】
図２３（Ａ）〜（Ｅ）は、各膜厚のＴｉＡｌＮ層のＳＥＭ（走査型電子顕微鏡）像を示す。また、図２４（Ａ）〜（Ｅ）は、各膜厚のＴｉＡｌＮ層のＸＲＤパターンを示す。図２３（Ａ）〜（Ｅ）によれば、ＴｉＡｌＮ層の膜厚が５０ｎｍ以上において表面に凹凸が確認され、ＴｉＡｌＮ層が厚くなるにつれてその凹凸が深くなっていることが観測された。これは、ＴｉＡｌＮ層の膜厚が５０ｎｍ以上においては、下層のタングステン層の結晶構造がＴｉＡｌＮ層に伝達された状態で、ＴｉＡｌＮ層が結晶成長し、柱状構造が発達してしまったものと推測される。一方、ＴｉＡｌＮ層の膜厚が５０ｎｍ未満の場合には、表面が平坦に形成されていることが確認された。
【００９４】
図２４（Ａ）〜（Ｅ）によれば、ＴｉＡｌＮ層の膜厚が５０ｎｍ以上において、２θ＝３７．５°付近にピークが観測された。このピークは、（１１１）配向を有する結晶質のＴｉＡｌＮ由来である。これによれば、膜厚が５０ｎｍ以上では、ＴｉＡｌＮ層は結晶質であり、膜厚が５０ｎｍ未満では、ＴｉＡｌＮ層は微結晶および／または非晶質と推測される。
【００９５】
以上の結果から、ＴｉＡｌＮ層は、膜厚が５０ｎｍ以上では表面に凹凸があるため、その上に配向制御層等の結晶質の膜を形成したとしても、良好な結晶配向性の膜を得られない場合があるが、ＴｉＡｌＮ層は、膜厚が５０ｎｍ未満では表面が平坦であるため、その上に配向制御層等の結晶質の膜を形成した場合には、良好な結晶配向性の膜を形成できると推測される。
【００９６】
また、ＴｉＡｌＮ層は、膜厚が５０ｎｍ未満である場合、好ましくは３０ｎｍ以下である場合には、ＸＲＤパターンにおいて結晶ピークが観測されないため、微結晶および／または非晶質なＴｉＡｌＮを含む微結晶ライクな膜であると推測される。ＴｉＡｌＮ層（第１バリア層２９）が微結晶ライクな構造であることにより、下層のプラグ２０の結晶情報を遮蔽して、上層の第１の配向制御層１２の結晶配向を向上させることができ、このようなＴｉＡｌＮ層を有する強誘電体メモリ１００は、強誘電体層３４の結晶配向性においても優れていると推測され、ひいてはヒステリシス特性についても優れていると推測される。
【図面の簡単な説明】
【００９７】
【図１】本発明の一実施の形態の強誘電体メモリを模式的に示す断面図。
【図２】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図３】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図４】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図５】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図６】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図７】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図８】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図９】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１０】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１１】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１２】変形例にかかる強誘電体メモリを模式的に示す断面図。
【図１３】図１１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１４】図１１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１５】図１１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１６】図１１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１７】図１１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１８】図１１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１９】比較例で成膜された第１電極（Ｉｒ層）のＸＲＤパターンを示す。
【図２０】図１９に示すＩｒ（１１１）回折のロッキングカーブを示す。
【図２１】実験例１で成膜された第１電極（Ｉｒ層）のＸＲＤパターンを示す。
【図２２】図２１に示すＩｒ（１１１）回折のロッキングカーブを示す。
【図２３】（Ａ）〜（Ｅ）は、実験例２で成膜されたＴｉＡｌＮ層のＳＥＭ像を示す。
【図２４】（Ａ）〜（Ｅ）は、実験例２で成膜されたＴｉＡｌＮ層のＸＲＤパターンを示す。
【符号の説明】
【００９８】
１０  半導体基板、  １１  ゲート絶縁層、  １２，１２ａ  第１の配向制御層、  １３  ゲート導電層、  １４ａ  第１の金属層、  １５  サイドウォール絶縁層、  １６  素子分離領域、  １７  第１不純物領域、  １８  トランジスタ、  １９  第２不純物領域、  ２０  プラグ、２０ａ  導電層、  ２２  コンタクトホール、  ２５、２５ａ  第２バリア層、  ２７、２７ａ  第３バリア層、  ２９、２９ａ  第１バリア層、  ２６  絶縁層、  ３０  強誘電体キャパシタ、  ３２、３２ａ  第１電極、  ３４、３４ａ  強誘電体膜、  ３６、３６ａ  第２電極、  １００、２００  強誘電体メモリ、  Ｒ１  レジスト層
【図１】
0004816916.tif 000002
【図２】
0004816916.tif 000003
【図３】
0004816916.tif 000004
【図４】
0004816916.tif 000005
【図５】
0004816916.tif 000006
【図６】
0004816916.tif 000007
【図７】
0004816916.tif 000008
【図８】
0004816916.tif 000009
【図９】
0004816916.tif 000010
【図１０】
0004816916.tif 000011
【図１１】
0004816916.tif 000012
【図１２】
0004816916.tif 000013
【図１３】
0004816916.tif 000014
【図１４】
0004816916.tif 000015
【図１５】
0004816916.tif 000016
【図１６】
0004816916.tif 000017
【図１７】
0004816916.tif 000018
【図１８】
0004816916.tif 000019
【図１９】
0004816916.tif 000020
【図２０】
0004816916.tif 000021
【図２１】
0004816916.tif 000022
【図２２】
0004816916.tif 000023
【図２３】
0004816916.tif 000024
【図２４】
0004816916.tif 000025