(57)【特許請求の範囲】
【請求項１】
信号増幅用トランジスタと、該信号増幅用トランジスタのコレクタに、それぞれのエミッタが接続された出力側及び非出力側の利得制御用トランジスタとを備えた可変利得増幅器であって、
前記非出力側の利得制御用トランジスタのコレクタと電源側との間に設けられ、前記出力側の利得制御用トランジスタのコレクタと電源側との間に接続された出力負荷と同じ負荷である非出力負荷と、
前記非出力側の利得制御用トランジスタの非出力負荷の端子と入力端子との間に設けられ、前記出力側の利得制御用トランジスタの出力端子から入力端子への負帰還路と同じ回路形式と回路定数で構成される非出力側負帰還路と、
前記負帰還路及び非出力側負帰還路に対するバイアス電流を、前記出力側の利得制御用トランジスタ及び非出力側の利得制御用トランジスタの電流分配比と同じ比で配分して流すための電流分配回路と、
を備えることを特徴とする可変利得増幅器。
【請求項２】
前記電流分配回路は、前記出力側及び非出力側の利得制御用トランジスタと同じ種類の差動トランジスタ対から構成され、
前記差動トランジスタ対の出力は、前記負帰還路及び非出力側負帰還路の動作電流を与え、
前記差動トランジスタ対のトランジスタと前記出力側及び非出力側の利得制御用トランジスタのエミッタ面積比が、前記電流分配回路への入力電流量と前記出力側及び非出力側の利得制御用トランジスタへの入力電流量との比に等しく、
前記出力側及び非出力側の利得制御用トランジスタのベース間と、前記電流分配回路の差動トランジスタ対のベース間に同じ電位差を与える、
ことを特徴とする請求項１に記載の可変利得増幅器。
【請求項３】
前記負帰還路がエミッタフォロワである請求項１に記載の可変利得増幅器。
【請求項４】
信号増幅用トランジスタと、該信号増幅用トランジスタのコレクタに、それぞれのエミッタが接続された出力側及び非出力側の利得制御用トランジスタとを備えた可変利得増幅器を２つ設けて構成した差動増幅器であって、
前記非出力側の２つの利得制御用トランジスタの各コレクタと電源側との間に設けられ、前記出力側の利得制御用トランジスタのコレクタと電源側との間に接続された出力負荷と同じ負荷である非出力負荷と、
前記非出力側の２つの利得制御用トランジスタの前記非出力負荷の端子と入力端子の間に設けられ、前記出力側の利得制御用トランジスタの出力端子から入力端子への負帰還路と同じ回路形式と回路定数で構成される非出力側負帰還路と、
前記２つの可変利得増幅器のそれぞれに、前記負帰還路及び非出力側負帰還路に対するバイアス電流を、前記出力側の利得制御用トランジスタ及び非出力側の利得制御用トランジスタの電流分配比と同じ比で配分して流すための電流分配回路と、
を備えることを特徴とする差動増幅器。
【請求項５】
前記電流分配回路は、前記出力側及び非出力側の利得制御用トランジスタと同じ種類の差動トランジスタ対から構成され、
前記差動トランジスタ対の出力は、前記負帰還路及び非出力側負帰還路の動作電流を与え、
前記２つの可変利得増幅器それぞれに設けられた、前記差動トランジスタ対のトランジスタと前記出力側及び非出力側の利得制御用トランジスタのエミッタ面積比が、それぞれ前記電流分配回路への入力電流量と前記出力側及び非出力側の利得制御用トランジスタへの入力電流量との比に等しく、
前記２つの可変利得増幅器それぞれについて、前記出力側及び非出力側の利得制御用トランジスタのベース間と、前記電流分配回路の差動トランジスタ対のベース間に同じ電位差を与える、
ことを特徴とする請求項４に記載の差動増幅器。
【請求項６】
前記負帰還路がエミッタフォロワである請求項４に記載の差動増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変利得増幅器及び差動増幅器に関する。より詳しくは、信号増幅用トランジスタと、この信号増幅用トランジスタのコレクタにそれぞれのエミッタが接続された出力側、非出力側の利得制御用トランジスタとを備えた可変利得増幅器及び差動増幅器に関する。
【背景技術】
【０００２】
図６は従来技術１として、従来の可変利得増幅回路を２つ備えた差動増幅器のシミュレーション回路図である。図６の上段の出力トランジスタ４ａ、４ｂの電流量により信号増幅用トランジスタ３ａ、３ｂへの負帰還量が変化し、特に利得を最大に減衰させた時に負帰還が殆どかからなくなるという欠点がある。
【０００３】
図６の可変利得差動増幅器の利得制御電圧（Ｖagc）を変化させた時の５０ＭＨｚ、３００ＭＨｚ、５５０ＭＨｚにおけるＳパラメータの入力伝達特性（以下、Ｓ２１という）、雑音指数（Noise Figure. 以下、ＮＦという）、Ｓパラメータの入力反射特性（以下、Ｓ１１という）、相互変調歪み特性を表す３次入力インターセプトポイント（Third Order Input Intercept Point。以下、ＩＩＰ３という）をそれぞれプロットしたグラフを図７Ａ乃至図７Ｄに示す。図７Ａ乃至図７ＤのグラフのＸ軸は図６の上段の利得制御トランジスタペア４ａ、５ａ及び４ｂ、５ｂの２つのベース端子間（Ｖagc印加点９と１０）の電圧の１／２（Ｖagc）をボルト（Ｖ）単位で表示したものである。なお、図６中の入力信号源インピーダンス１５は５０Ω、出力負荷インピーダンス１６は５ｋΩとした。
【０００４】
Ｖagcが変化した時の利得変動の様子は図７ＡのＳ２１に表されている。ＩＩＰ３の測定はそれぞれの中心周波数から±１０ｋＨｚ離れた２つのトーン信号を−５０ｄＢｍで入力してシミュレーションを行った。シミュレーションに用いたトランジスタのトランジション周波数ｆＴは８ＧＨｚである。シミュレーション時の動作電流は、増幅器本体の電流（トランジスタ３ａ、３ｂのエミッタ電流の和）を９．６ｍＡ、負帰還路の電流（トランジスタ６２ａ、６２ｂのエミッタ電流）を６００μＡとし、負帰還路の動作電流と片側の差動増幅器の動差電流の比を１：８に設定した。図中、太い線が５５０ＭＨｚ、中ぐらいの太さの線が３００ＭＨｚ、細い線が５０ＭＨｚのプロットである。
【０００５】
図７Ａ乃至図７Ｄの特性からわかるように、この従来技術１による回路では利得可変域は６０ｄＢ程度あるものの、６ｄＢ以上利得を下げた領域でＳ１１が急激に悪化し、またＩＩＰ３も同時に悪化する。悪化の原因は利得低減時に負帰還量も同時に減衰するためである。
【０００６】
従来技術２として図８のシミュレーション回路図に示す可変利得差動増幅器は、米国特許ＵＳＰ６６００３７１Ｂ２において２００３年に公開された技術に基づくものである。従来技術１で見られた利得低減時のＳ１１、ＩＩＰ３特性の悪化の問題の解消が図られている。上段２つのトランジスタの電流分配比によらず、抵抗ＢＭ、ＢＰを流れる電流は一定値となり、従って利得によらず常に一定の負帰還量が印加されることになる。
【０００７】
図８の可変利得差動増幅器において、利得制御電圧を変化させた時の５０ＭＨｚ、３００ＭＨｚ、５５０ＭHzにおけるＳ２１（ｄＢ）、ＮＦ（ｄＢ）、Ｓ１１（ｄＢ）、ＩＩＰ３（ｄＢｍ）のグラフをそれぞれ図９Ａ乃至図９Ｄに示す。図７Ａ乃至図７Ｄに示した図６の回路のシミュレーションに用いたのと同じトランジスタ、同じ動作電流、環境条件で図８の回路をシミュレーションした結果を、図９Ａ乃至図９Ｄに示した。図９Ａ乃至図９ＤのグラフのＸ軸は、図８の回路図上段の利得制御トランジスタペア４ａ、５ａ及び４ｂ、５ｂの２つのベース端子間（Ｖagc印加点９と１０）の電圧の１／２（Ｖagc）をボルト（Ｖ）単位で表示したものである。
【０００８】
Ｖagc変化時の利得変動の様子は図９ＡのＳ２１に表されている。ＩＩＰ３の測定はそれぞれの中心周波数から±１０ｋＨｚ離れた２つのトーン信号を−５０ｄＢｍで入力してシミュレーションを行った。図９Ａ乃至図９Ｄでは、太い実線が５５０ＭＨｚ、中ぐらいの実線が３００ＭＨｚ、細い実線が５０ＭＨｚのプロットである。
【０００９】
図９Ａ乃至図９Ｄの特性からわかるように、図８の回路を使うことで利得が変わった場合でも常に一定の帰還量が負帰還されるようになり、従来技術１における欠点が解消されている。ただし図８の回路では以下のような欠点がある。
（１）最大／最小利得の比は図８の抵抗ＡＰ（ＡＭ）とＢＰ（ＢＭ）の抵抗値の比で決まり、高々４０ｄＢの最大／最小利得比を得るためにも１００：１という抵抗値の比が必要で、同種類の抵抗でこれらを製造した場合ダイ上の面積が大きくなりがちである。
（２）４０ｄＢの利得可変量を確保するためには前記の理由から抵抗ＢＰ（ＢＭ）の値は、特に高周波増幅器の場合小さな値となり、標準的な５０Ωの入力信号源に対して満足な入力反射特性と雑音指数特性、相互変調歪み特性を同時に達成することが困難となってしまう。このため、４０ｄＢ以上の利得可変域を有する広帯域可変利得増幅器をこの方式で実現することは困難である。
【００１０】
このような理由から広帯域で従来技術２で実現可能な利得可変域はせいぜい２０ｄＢに留まり、その場合でも雑音、歪み、入力反射特性の最良値が従来技術１などに比べて悪化する傾向がある。図８の回路例では、利得可変域を２０ｄＢに設定し、負荷抵抗値（抵抗ＡＭ＋抵抗ＢＭ）は図６の抵抗６ａ及び６ｂの抵抗値と同じ１３５Ωに設定した。このとき、抵抗ＢＭは１３．５Ωとなる。図８の回路では抵抗ＢＭ及びＢＰの抵抗値が低いために、充分な負帰還量を得るには負帰還抵抗１２ａ、１２ｂを図６の回路に比べて低抵抗としなければ、同程度のＩＩＰ３、Ｓ１１特性を得ることができない。但し、抵抗１２ａ、１２ｂの抵抗値を下げることにはＮＦが増大するという悪影響が伴う。図８の回路例では最大利得時のＮＦがおよそ４ｄＢ以下となるように負帰還抵抗値を調整したが、図９Ａ、９Ｄと図７Ａ、７Ｄを比較して分かるように、図６の回路に比べて最大利得時のＳ２１が１〜２ｄＢ程度大きくなり、最大利得時のＩＩＰ３が２〜３ｄＢｍ程度低くなっている。
【００１１】
その他、可変利得増幅回路の特性を改善する方法として、次の文献に示す技術がある。
特許文献１は、外部から入力される制御電圧の増加に応じて利得を減衰させる可変利得増幅回路を複数個並列に接続して、可変利得増幅回路の制御電圧が増加するとエミッタ抵抗の小さい可変利得増幅回路から順に、可変利得増幅回路の利得が減衰する方法が記載されている。この方法によって、可変利得増幅器において、雑音指数特性と相互変調歪特性を同時に満足させることができるとされている。
【００１２】
特許文献２は、利得制御用のトランジスタのうち、出力側でない方のトランジスタのコレクタと電源との間に負荷抵抗を接続し、前記コレクタとグランドの間にコンデンサを接続して、高周波のノイズを低減する方法が記載されている。
【特許文献１】特開２００２−２５２５３２号公報
【特許文献２】特開２００１−７６６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
図１０は、従来技術の問題の解消を図った負帰還付き平衡型可変利得増幅器の回路例を示す。従来技術１で見られた利得低減時のＳ１１及びＩＩＰ３特性の悪化の問題の解消、及び、従来技術２で見られた利得可変域の狭さ、ＮＦを悪化させずに負帰還量を確保することの困難、等の問題の解消を図った回路例である。上段２つのトランジスタ４ａ、４ｂ、５ａ、５ｂに接続されたエミッタフォロワ（トランジスタ６２ａ、６２ｂ、６３ａ、６３ｂ）によって、それぞれ２つの負帰還路を設けることで利得によらず常に一定の負帰還量を印加することを可能としている。
【００１４】
図１１Ａ乃至図１１Ｄは、図１０の回路において２つの上段トランジスタ４ａと５ａ及び４ｂと５ｂのベース間電圧（２ＶＡＧＣ）を変化させた場合の５０ＭＨｚ、３００ＭＨｚ、５５０ＭＨｚにおける特性を示す。図７Ａ乃至図７Ｄに示した図６の回路のシミュレーションに用いたのと同じトランジスタ、同じ動作電流、環境条件で図１０の回路をシミュレーションした結果を、図１１Ａ乃至図１１Ｄに示した。図１１Ａ乃至図１１Ｄでは、太い実線が５５０ＭＨｚ、中ぐらいの実線が３００ＭＨｚ、細い実線が５０ＭＨｚのプロットである。
【００１５】
図１１Ａ乃至図１１Ｄの特性からわかるように、図１０の回路では、入力反射特性、歪み特性が利得変化によらずほぼ一定に保たれており、従来技術１に比べて改良されている。また、利得可変域も５５ｄＢ以上確保できており、最大利得時のＮＦをほとんど悪化させずにＳ１１やＩＩＰ３が利得によらずほぼ一定に保たれ、従来技術２に比べて改善されている。ただし、トランジスタ６３ａ、６３ｂのエミッタフォロワによる２つの負帰還路を新たに追加しているため、従来技術１（図６）及び従来技術２（図８）の回路に比べて消費電流が増加するという欠点がある。従来技術１、２と比較して負帰還路を１本（平衡型では２本）増やしているため、同程度の性能を持つ従来技術１、２に基づく可変利得増幅器に比べて、可変利得増幅器本体の電流の数分の１〜１／１０程度、消費電流が増加する。
【００１６】
本発明は、上記事情に鑑みてなされたものであり、利得を変化させた場合でも常にほぼ一定の負帰還量が印加され、広帯域で安定した増幅度、歪み特性、入力反射特性が得られ、入力参照雑音指数を悪化させず、かつ消費電流を増加させない可変利得増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明の第１の観点に係る可変利得増幅器は、
信号増幅用トランジスタと、該信号増幅用トランジスタのコレクタに、それぞれのエミッタが接続された出力側及び非出力側の利得制御用トランジスタとを備えた可変利得増幅器であって、
前記非出力側の利得制御用トランジスタのコレクタと電源側との間に設けられ、前記出力側の利得制御用トランジスタのコレクタと電源側との間に接続された出力負荷と同じ負荷である非出力負荷と、
前記非出力側の利得制御用トランジスタの非出力負荷の端子と入力端子との間に設けられ、前記出力側の利得制御用トランジスタの出力端子から入力端子への負帰還路と同じ回路形式と回路定数で構成される非出力側負帰還路と、
前記負帰還路及び非出力側負帰還路に対するバイアス電流を、前記出力側の利得制御用トランジスタ及び非出力側の利得制御用トランジスタの電流分配比と同じ比で配分して流すための電流分配回路と、
を備えることを特徴とする。
【００１８】
特に、前記電流分配回路は、前記出力側及び非出力側の利得制御用トランジスタと同じ種類の差動トランジスタ対から構成され、
前記差動トランジスタ対の出力は、前記負帰還路及び非出力側負帰還路の動作電流を与え、
前記差動トランジスタ対のトランジスタと前記出力側及び非出力側の利得制御用トランジスタのエミッタ面積比が、前記電流分配回路への入力電流量と前記出力側及び非出力側の利得制御用トランジスタへの入力電流量との比に等しく、
前記出力側及び非出力側の利得制御用トランジスタのベース間と、前記電流分配回路の差動トランジスタ対のベース間に同じ電位差を与える、
ことを特徴とする。
【００１９】
さらに、前記負帰還路がエミッタフォロワであることを特徴とする。
【００２０】
本発明の第２の観点に係る差動増幅器は、
信号増幅用トランジスタと、該信号増幅用トランジスタのコレクタに、それぞれのエミッタが接続された出力側及び非出力側の利得制御用トランジスタとを備えた可変利得増幅器を２つ設けて構成した差動増幅器であって、
前記非出力側の２つの利得制御用トランジスタの各コレクタと電源側との間に設けられ、前記出力側の利得制御用トランジスタのコレクタと電源側との間に接続された出力負荷と同じ負荷である非出力負荷と、
前記非出力側の２つの利得制御用トランジスタの前記非出力負荷の端子と入力端子の間に設けられ、前記出力側の利得制御用トランジスタの出力端子から入力端子への負帰還路と同じ回路形式と回路定数で構成される非出力側負帰還路と、
前記２つの可変利得増幅器のそれぞれに、前記負帰還路及び非出力側負帰還路に対するバイアス電流を、前記出力側の利得制御用トランジスタ及び非出力側の利得制御用トランジスタの電流分配比と同じ比で配分して流すための電流分配回路と、
を備えることを特徴とする。
【００２１】
特に、前記電流分配回路は、前記出力側及び非出力側の利得制御用トランジスタと同じ種類の差動トランジスタ対から構成され、
前記差動トランジスタ対の出力は、前記負帰還路及び非出力側負帰還路の動作電流を与え、
前記２つの可変利得増幅器それぞれに設けられた、前記差動トランジスタ対のトランジスタと前記出力側及び非出力側の利得制御用トランジスタのエミッタ面積比が、それぞれ前記電流分配回路への入力電流量と前記出力側及び非出力側の利得制御用トランジスタへの入力電流量との比に等しく、
前記２つの可変利得増幅器それぞれについて、前記出力側及び非出力側の利得制御用トランジスタのベース間と、前記電流分配回路の差動トランジスタ対のベース間に同じ電位差を与える、
ことを特徴とする。
【００２２】
さらに、前記負帰還路がエミッタフォロワであることを特徴とする。
【００２３】
なお、前記負帰還路のエミッタフォロワのバイアス電流を、前記可変利得増幅器の出力電流以外の外部電源からとる構成とすることが好ましい。
【発明の効果】
【００２４】
本発明の可変利得増幅器によれば、利得を変化させた場合でも常にほぼ一定の負帰還量が印加され、消費電流を増加させることなく、広帯域で安定した増幅度、歪特性、入力反射特性が得られる。
【発明を実施するための最良の形態】
【００２５】
（実施の形態１）
本発明に係る可変利得増幅器の一実施の形態について、図１により説明する。図１は、本発明の一実施の形態である可変利得増幅器を示す回路図である。以下に示す回路図において、接続線路の三叉路は接続されている点であり、十字路は非接続である。
【００２６】
図１に示す可変利得増幅器１において、信号増幅用トランジスタ（以下、トランジスタをＴｒと記す）３のベースは入力端子７に接続され、エミッタは抵抗１４を介して接地されている。信号増幅用Ｔｒ３のコレクタは、出力側の利得制御用トランジスタ４のエミッタと、非出力側の利得制御用トランジスタ５のエミッタに接続されている。
【００２７】
出力側の利得制御用トランジスタ（以下、出力側Ｔｒという）４のコレクタは出力負荷６を介して電圧源３１に接続されている。出力側Ｔｒ４のコレクタは出力端子８に接続している。また、出力側Ｔｒ４のコレクタは、トランジスタ６２を用いたエミッタフォロワを介して、コンデンサ２１と抵抗１２が直列に接続された負帰還路Ｆ１を通じて、入力端子７に接続されている。
【００２８】
一方、非出力側の利得制御用トランジスタ（以下、非出力側Ｔｒという）５のコレクタは、出力負荷６と同じ抵抗値である非出力負荷１１を介して電圧源３１に接続されている。非出力側Ｔｒ５のコレクタは、出力側Ｔｒ４と同様に、トランジスタ６３を用いたエミッタフォロワを介して、コンデンサ２２と抵抗１３が直列に接続された負帰還路Ｆ２を通じて、入力端子７に接続されている。
【００２９】
出力側Ｔｒ４のベースと非出力側Ｔｒ５のベースは、それぞれ利得制御電圧Ｖagc+とＶagc-が入力されるＶagc+端子９とＶagc-端子１０にそれぞれ接続している。
【００３０】
可変利得増幅器１本体上段の電流分配用差動トランジスタ対、すなわち出力側Ｔｒ４及び非出力側Ｔｒ５と同じ種類の差動トランジスタ対である電流分配トランジスタ１８及び電流分配トランジスタ１９（以下、電流分配Ｔｒ１８及び１９という）によって、電流分配回路１７が構成されている。電流分配回路１７の出力は、エミッタフォロワによる負帰還路Ｆ１及びＦ２に接続されている。
【００３１】
電流分配Ｔｒ１８及び電流分配Ｔｒ１９と、出力側Ｔｒ４及び非出力側Ｔｒ５のエミッタ面積比は、電流分配回路１７への入力電流（すなわち電流源２０の電流）と可変利得増幅器１本体上段の電流分配用差動トランジスタ対への入力電流（すなわち抵抗１４の電流）の比に等しくなっている。
【００３２】
また、電流分配Ｔｒ１８及び電流分配Ｔｒ１９のベース間には、出力側Ｔｒ４と非出力側Ｔｒ５のベース間の電位差と同じ電位差、すなわちＶagc+端子９とＶagc-端子１０の電位差を与える。
【００３３】
次に動作について説明する。入力端子７に入力された信号は、信号増幅用トランジスタ３のベースに供給され、この信号が信号増幅用トランジスタ３のコレクタ電流として増幅される。このコレクタ電流は、出力側Ｔｒ４と非出力側Ｔｒ５のエミッタを引っ張るように流れ、接地抵抗１４に流れ込む。このコレクタ電流は、出力側Ｔｒ４及び非出力側Ｔｒ５のコレクタ電流の総和に等しく、出力側Ｔｒ４及び非出力側Ｔｒ５それぞれのコレクタ電流に振り分けて供給される。このコレクタ電流を振り分ける制御は、出力側Ｔｒ４、非出力側Ｔｒ５のそれぞれのベースから供給される制御電圧により、それぞれのコレクタ電流として出力側Ｔｒ４、非出力側Ｔｒ５に振り分けられる。
【００３４】
このコレクタ電流の振り分けにより、利得を変化させることができる。例えば、利得を大きくしたい場合は、利得制御電圧Ｖagc+側の制御電圧を高くして出力側Ｔｒ４側のコレクタ電流を多く流せばよい。また、利得を小さくしたい場合は、利得制御電圧Ｖagc-側の制御電圧を高くして、非出力側Ｔｒ５のコレクタ電流を多く流せばよい。この制御電圧により利得が制御され、入力信号が入力端子７に入力されると出力側Ｔｒ４のコレクタ電流は、出力負荷６に流れることで電圧変換される。この変換された出力信号が出力端子８より出力される。
【００３５】
出力側Ｔｒ４のコレクタからの負帰還路Ｆ１と、非出力側Ｔｒ５のコレクタからの負帰還路Ｆ２は等しい。出力側Ｔｒ４のベース電圧を、基準電位＋Ｖagc、非出力側Ｔｒ５のベース電圧を、基準電位−Ｖagcとすれば、負帰還路Ｆ１、Ｆ２で入力に負帰還されるので、Ｖagcを変えて利得を変化させても、負帰還量の合計は一定になる。そのため、利得によらずほぼ一定の入力反射特性が得られ、広帯域で利得によらず良好な入力マッチング特性が得られる。また、利得によらずほぼ一定の歪特性が得られる。
【００３６】
バイポーラトランジスタを用いた差動増幅器による電流分配比ＩＲは、増幅器の差動入力（ベース端子間）に印加した電圧Ｖｄにより、理想的には以下の式で与えられる。
ＩＲ＝tanh（Ｖｄ／２ＶＴ）
ＶＴ＝ｋＴ／ｑ
但し、ｋはボルツマン定数（Ｊ／Ｋ）、Ｔは絶対温度（°Ｋ）、ｑは電子の電荷（Ｃ）である。
【００３７】
つまり、理想バイポーラトランジスタを用いた場合、差動入力電圧が同じであればどのバイポーラ電流分配回路でも同じ電流分配比を与える。しかし、実際には単位エミッタ面積当たりのエミッタ電流値が同じであるバイポーラ電流分配回路であれば大体等しい分配比を与えるが、そうでない場合には誤差を伴う。このため、例えば図１の回路で言えば、電流分配回路１７の入力電流と、可変増幅器上段の出力側Ｔｒ４、非出力側Ｔｒ５で構成される電流分配回路の入力電流の比と、電流分配Ｔｒ１８、１９のエミッタ面積と出力側Ｔｒ４、非出力側Ｔｒ５のエミッタ面積の比を等しくすることが基本的に望ましい。
【００３８】
電流分配Ｔｒ１８及び１９と、出力側Ｔｒ４及び非出力側Ｔｒ５のエミッタ面積比は、電流分配回路１７への入力電流と可変利得増幅器１本体上段の電流分配用差動トランジスタ対への入力電流の比に等しく、電流分配Ｔｒ１８及び１９のベース間には、出力側Ｔｒ４と非出力側Ｔｒ５のベース間の電位差と同じ電位差が与えられるので、電流分配Ｔｒ１８及び１９によって、利得に応じて負帰還路Ｆ１及びＦ２に電流が配分される。その結果、図１０の回路では負帰還路Ｆ２の分だけ消費電流が増加していたのに対して、図１の回路では、負帰還路に利得に応じて電流を配分することによって、消費電流を増加させることなく、良好なマッチング特性とほぼ一定の歪み特性が得られる。
【００３９】
さらに、本発明の可変利得増幅器１では、非出力側のトランジスタに負帰還路を設けた図１０の回路に比べて、消費電流の低減に加えて最大利得における雑音指数が低減される。図１０の回路では、２本の負帰還路Ｆ２ａ、Ｆ２ｂのＴｒ６３ａ、Ｔｒ６３ｂに常に一定の動作電流が流れているために、図６の従来技術１の回路に比べてエミッタフォロワ１個分（差動増幅器では２個分）のノイズが増加している。これに対して、図１の回路では最大利得において不必要なＴｒ６３の動作電流が絞られるため、雑音の増加が図１０の回路に比べて抑制されるからである。
【００４０】
また、Ｖagc+端子９とＶagc-端子１０の電位差と同じ電位差を電流分配Ｔｒ１８及び１９のベース間に与えれば動作させることができる。そのため、図１０の利得制御回路にわずかな変更を施すだけで、本実施の形態１の回路を制御することが可能である。従って、利得制御回路が必要とするダイ面積や消費電流を殆ど増加させずに済む。
【００４１】
（実施の形態２）
次に、本発明の可変利得増幅回路を用いた差動増幅器の一実施の形態について説明する。図２は、本発明の一実施の形態である差動増幅器２の回路を示す回路図である。
【００４２】
この実施の形態２では、図２に示すように、正相信号を増幅する可変利得増幅回路Ａと逆位相信号を差動増幅する可変利得増幅回路Ｂとにより差動増幅器２を構成したものである。この場合、信号増幅用トランジスタ３ａ、３ｂ、出力負荷６ａ、６ｂ、出力端子８ａ、８ｂ、出力側Ｔｒ４ａ、４ｂ、非出力側Ｔｒ５ａ、５ｂ、入力端子７ａ、７ｂ、非出力負荷１１ａ、１１ｂは左右対称に構成され、図２の下側の可変利得増幅回路Ａで正相信号を増幅し、上側の可変利得増幅回路Ｂで逆位相信号を増幅する。
【００４３】
図２に示す差動増幅器２において、信号増幅用トランジスタ（以下、信号増幅用Ｔｒという）３ａ、３ｂのベースは入力端子７ａ、７ｂに接続され、エミッタは抵抗を介して電流源に接続されている。信号増幅用Ｔｒ３ａ、３ｂのコレクタは、それぞれ出力側の利得制御用トランジスタ４ａ、４ｂのエミッタと、非出力側の利得制御用トランジスタ５ａ、５ｂのエミッタに接続されている。
【００４４】
出力側の利得制御用トランジスタ（以下、出力側Ｔｒという）４ａ、４ｂのコレクタは出力負荷６ａ、６ｂを介して電圧源３１に接続されている。出力側Ｔｒ４ａ、４ｂのコレクタはトランジスタ６１ａ、６１ｂを用いたエミッタフォロワを介して出力端子８ａ、８ｂに接続している。また、出力側Ｔｒ４ａ、４ｂのコレクタは、トランジスタ６２ａ、６２ｂを用いたエミッタフォロワを介して、コンデンサ２１ａ、２１ｂと抵抗１２ａ、１２ｂが直列に接続された負帰還路Ｆ１ａ、Ｆ１ｂを通じて、入力端子７ａ、７ｂに接続されている。
【００４５】
一方、非出力側の利得制御用トランジスタ（以下、非出力側Ｔｒという）５ａ、５ｂのコレクタは、出力負荷６ａ、６ｂと同じ抵抗値を有する非出力負荷１１ａ、１１ｂを介して電圧源３１に接続されている。非出力側Ｔｒ５ａ、５ｂのコレクタは、出力側Ｔｒ４ａ、４ｂと同様に、トランジスタ６３ａ、６３ｂを用いたエミッタフォロワを介して、コンデンサ２２ａ、２２ｂと抵抗１３ａ、１３ｂが直列に接続された負帰還路Ｆ２ａ、Ｆ２ｂを通じて、入力端子７ａ、７ｂに接続されている。
【００４６】
負帰還路Ｆ１ａ、Ｆ１ｂ、Ｆ２ａ、Ｆ２ｂをエミッタフォロワで構成することにより、入力から出力への影響と、電流分配回路の２つの出力間（出力側Ｔｒ４ａ、４ｂ及び非出力側Ｔｒ５ａ、５ｂのコレクタ間）の結合を小さくし、利得可変範囲を大きくとることが可能となっている。
【００４７】
さらに、エミッタフォロワのバイアス電流を  出力電流以外の外部の回路から与えるように構成している。すなわち、エミッタフォロワを構成するトランジスタ６１ａ、６１ｂ、６２ａ、６２ｂ、６３ａ、６３ｂのベースは出力電流の電圧源３１とは別の電圧源３２に接続されている。
【００４８】
出力側Ｔｒ４ａ、４ｂのベースと非出力側Ｔｒ５ａ、５ｂのベースは、それぞれ利得制御電圧Ｖagc+とＶagc-が入力されるＶagc+端子９とＶagc-端子１０にそれぞれ接続している。
【００４９】
可変利得増幅器１本体上段の電流分配用差動トランジスタ対、すなわち出力側Ｔｒ４ａ、４ｂ及び非出力側Ｔｒ５ａ、５ｂと同じ種類の差動トランジスタ対である電流分配トランジスタ１８ａ、１８ｂ及び電流分配トランジスタ１９ａ、１９ｂ（以下、電流分配Ｔｒ１８ａ、１８ｂ、１９ａ及び１９ｂという）によって、電流分配回路１７ａ、１７ｂが構成されている。電流分配回路１７ａ、１７ｂの出力はそれぞれ、エミッタフォロワによる負帰還路Ｆ１ａ、Ｆ２ａ及びＦ１ｂ、Ｆ２ｂに接続されている。
【００５０】
電流分配Ｔｒ１８ａ、１８ｂ及び電流分配Ｔｒ１９ａ、１９ｂと、出力側Ｔｒ４ａ、４ｂ及び非出力側Ｔｒ５ａ、５ｂのエミッタ面積比は、電流分配回路１７ａ、１７ｂへの入力電流と可変利得増幅器１本体上段の電流分配用差動トランジスタ対への入力電流の比に等しくなっている。
【００５１】
また、電流分配Ｔｒ１８ａ、１８ｂ及び電流分配Ｔｒ１９ａ、１９ｂのベース間には、出力側Ｔｒ４ａ、４ｂと非出力側Ｔｒ５ａ、５ｂのベース間の電位差と同じ電位差、すなわちＶagc+端子９とＶagc-端子１０の電位差を与える。
【００５２】
実施の形態１と同様に、出力側Ｔｒ４ａ、４ｂのコレクタからの負帰還路Ｆ１ａ、Ｆ１ｂと、非出力側Ｔｒ５ａ、５ｂのコレクタからの負帰還路Ｆ２ａ、Ｆ２ｂは等しい。出力側Ｔｒ４ａ、４ｂのベース電圧（Ｖagc+端子９の電圧）を、基準電位＋Ｖagc、非出力側Ｔｒ５ａ、５ｂのベース電圧（Ｖagc-端子１０の電圧）を、基準電位−Ｖagcとすれば、負帰還路Ｆ１ａ、Ｆ２ａ及びＦ１ｂ、Ｆ２ｂでそれぞれ入力に負帰還されるので、Ｖagcを変えて利得を変化させても、負帰還量の合計は一定になる。そのため、利得によらずほぼ一定の入力反射特性が得られ、広帯域で利得によらず良好な入力マッチング特性が得られる。また、利得によらずほぼ一定の歪特性が得られる。
【００５３】
電流分配Ｔｒ１８ａ、１８ｂ及び電流分配Ｔｒ１９ａ、１９ｂと、出力側Ｔｒ４ａ、４ｂ及び非出力側Ｔｒ５ａ、５ｂのエミッタ面積比は、電流分配回路１７ａ、１７ｂへの入力電流と可変利得増幅器１本体上段の電流分配用差動トランジスタ対への入力電流の比に等しく、電流分配Ｔｒ１８ａ、１８ｂ及び電流分配Ｔｒ１９ａ、１９ｂのベース間には、出力側Ｔｒ４ａ、４ｂと非出力側Ｔｒ５ａ、５ｂのベース間の電位差と同じ電位差が与えられるので、電流分配Ｔｒ１８ａ、１８ｂ及び電流分配Ｔｒ１９ａ、１９ｂによって、先に説明した図１の場合と同様の原理に基づき、利得に応じて負帰還路Ｆ１ａ、Ｆ２ａ及びＦ１ｂ、Ｆ２ｂに、Ｔｒ４ａとＴｒ５ａの動作電流の比と同じ比で電流が配分される。その結果、図２の回路では、負帰還路に利得に応じて電流を配分することによって、図１０の負帰還路１本分に当たる電流で負帰還路を動作させることができ、消費電流を増加させることなく、利得によらず良好なマッチング特性とほぼ一定の歪み特性が得られる。
【００５４】
さらに、本発明の可変利得増幅器１では、非出力側のトランジスタに負帰還路を設けた図１０の回路に比べて、消費電流の低減に加えて最大利得における雑音指数が低減される。図１０の回路では、２本の負帰還路Ｆ２ａ、Ｆ２ｂのＴｒ６３ａ、Ｔｒ６３ｂに常に一定の動作電流が流れているために、図６の従来技術１の回路に比べてエミッタフォロワ２個分のノイズが増加している。これに対して、図２の回路では最大利得において不必要なＴｒ６３ａ、６３ｂの動作電流が絞られるため、雑音の増加が図１０の回路に比べて抑制されるからである。
【００５５】
また、Ｖagc+端子９とＶagc-端子１０の電位差と同じ電位差を電流分配Ｔｒ１８ａ、１８ｂ及び電流分配Ｔｒ１９ａ、１９ｂのベース間に与えれば動作させることができる。そのため、図１０の利得制御回路にわずかな変更を施すだけで、本実施の形態２の回路を制御することが可能である。従って、利得制御回路が必要とするダイ面積や消費電流を殆ど増加させずに済む。
【００５６】
本実施の形態２では、図２中の信号電圧源Ｘと入力信号源インピーダンス１５で構成される入力信号源からの単相入力信号をトランス５１によりバランス信号に変換し、信号増幅用Ｔｒ３ａ、Ｔｒ３ｂのベースに印加している。また、出力は出力側Ｔｒ４ａ、４ｂのコレクタからトランジスタ６１ａ、６１ｂを用いてエミッタフォロワで取り出し、それらの差動信号をトランス５２により単相信号に変換し出力負荷インピーダンス１６に印加している。
【００５７】
前記従来技術２では、図８中の出力負荷抵抗値ＡＭ＋ＢＭ及びＡＰ＋ＢＰを減少させると、負帰還信号出力用の抵抗ＢＰ及びＢＭの抵抗値もそれに従って減少し、充分な負帰還量を確保することが困難となる。逆に、負帰還量を充分確保するために図８中の出力負荷抵抗値ＡＭ＋ＢＭ及びＡＰ＋ＢＰを増大させると、いわゆるMiller効果の影響が大きくなり、特に高周波域での負帰還特性が悪化する。これに対して、本実施の形態２の差動増幅器２では、比較的に低い出力負荷６ａ、６ｂ、及び非出力負荷１１ａ、１１ｂを用いた場合でも充分な負帰還量が得られ、このため高周波域でも負帰還特性が悪化しにくい。
【００５８】
また、本実施の形態によれば４０ｄＢ程度の利得可変量が広帯域で実現可能である。前記従来技術２で利得可変量を４０ｄＢとした場合には図８中の抵抗ＢＭ及びＢＰの値が出力負荷抵抗値ＡＭ＋ＢＭ及びＡＰ＋ＢＰの１％の小さな値となる。このように小さな負帰還信号出力抵抗ＢＭ及びＢＰを用いて満足な歪み特性、入力マッチング特性を実現することは困難であり、また雑音指数特性の悪化が伴う。これに対して本実施の形態によれば４０ｄＢ程度の利得可変量と、広帯域での良好な入力マッチング、雑音指数特性を同時に実現することが可能である。
【００５９】
（実施の形態３）
図４は、本発明の一実施の形態である差動増幅器の変形例を示す回路図である。図４の差動増幅器２は、図２の回路に比べて、負帰還抵抗１２ａ、１３ａと信号増幅用Ｔｒ３ａのベース（入力端子７ａ）の間、及び負帰還抵抗１２ｂ、１３ｂと信号増幅用Ｔｒ３ｂのベース（入力端子７ｂ）の間にコンデンサ２３ａ、２４ａ（２３ｂ、２４ｂ）を追加して直流を遮断している。これに伴って、信号増幅用Ｔｒ３ａ、３ｂのベースバイアス電流を外部電源３３から与えるようにしている。
【００６０】
一般的に、同じ周波数帯で同等の性能の可変利得増幅器を図２及び図４の回路で実現しようとした場合、図２の回路における負帰還路中のコンデンサ２１ａ、２２ａ、２１ｂ、２２ｂは、図４の回路における負帰還路中のコンデンサ２３ａ、２４ａ、２３ｂ、２４ｂよりも小さい容量とすることが可能であり、この点では図２の回路の方が有利である。しかし、図２の回路では以下のような問題がある。
【００６１】
実施の形態２の回路では、可変増幅器の信号増幅用Ｔｒ３ａ、３ｂのベースバイアス電流を負帰還路のエミッタフォロワ（Ｔｒ）６２ａ、６３ａ及び６２ｂ、６３ｂの動作電流から供給している。このベースバイアス電流は利得によらず常に一定に消費され、電流分配回路１７ａ、１７ｂの与えるエミッタフォロワ（Ｔｒ）６２ａ、６３ａ及び６２ｂ、６３ｂの動作電流比に対する誤差要因となる。また電流分配回路１７ａ、１７ｂによりエミッタフォロワ（Ｔｒ）６２ａ、６３ａ及び６２ｂ、６３ｂの動作電流を変化させると、それに応じてＴｒ６２ａ、６２ｂ、６３ａ、６３ｂのベース−エミッタ間電圧が変化し、負帰還抵抗１２ａ、１３ａ及び１２ｂ、１３ｂに電位差が生じる。この電位差により生じる負帰還抵抗１２ａ、１３ａ及び１２ｂ、１３ｂを流れる電流も、電流分配回路１７ａ、１７ｂの与えるエミッタフォロワ（Ｔｒ）６２ａ、６３ａ及び６２ｂ、６３ｂの動作電流比に対する誤差要因となる。
【００６２】
この動作電流があるために、図２の回路では最大利得時でも非出力側負帰還路のエミッタフォロワ（Ｔｒ）６３ａ、６３ｂに動作電流がある程度流れ、ここから生じる雑音により非出力側負帰還路のない従来技術１の回路（図６）に比べて最大利得時ＮＦが悪化する。しかし、図１０の回路に比べると図２の回路の非出力側負帰還路のエミッタフォロワ（Ｔｒ）６３ａ、６３ｂの動作電流は少なくなっており、図１０の回路よりも低い最大利得時ＮＦが得られる。
【００６３】
これに対して、図４の実施の形態３の回路では、負帰還路と入力端子７ａ、７ｂの間の直流をコンデンサ２３ａ、２４ａ、２３ｂ、２４ｂで遮断しているために誤差電流が生じず、電流分配回路１７ａ、１７ｂの分配比どおりの動作電流がエミッタフォロワ（Ｔｒ）６２ａ、６３ａ及び６２ｂ、６３ｂに供給される。このため最大利得時には図４の回路の非出力側負帰還路のエミッタフォロワ（Ｔｒ）６３ａ、６３ｂには殆ど動作電流が流れず、非出力側負帰還路のない従来技術１の回路（図６）とほぼ同じ最大利得時ＮＦが得られる。
【００６４】
次に、前記実施の形態の回路について実際の動作のシミュレーションを行った結果を説明する。以下の実施の形態２及び３のシミュレーションでは、図７Ａ乃至図７Ｄに示した図６の回路のシミュレーションで用いたのと同じトランジスタ、入力信号源インピーダンス、出力負荷インピーダンス、動作電流及び温度を適用し、図７Ａ乃至図７Ｄのシミュレーション結果と平等な条件下で性能が比較できるようにした。
【００６５】
（実施例１）
実施の形態２のバランス入出力である可変利得差動増幅器（図２）について、利得制御電圧を変化させた場合の、入力信号が５０ＭＨｚ、３００ＭＨｚ、５５０ＭＨｚにおけるＳパラメータの入力伝達特性（Ｓ２１）、雑音指数（ＮＦ）、Ｓパラメータの入力反射特性（Ｓ１１）、相互変調歪み特性を表す３次入力インターセプトポイント（ＩＩＰ３）をそれぞれプロットしたグラフを図３Ａ乃至図３Ｄに示す。グラフのＸ軸は図２の、出力側Ｔｒ４ａ、４ｂと非出力側Ｔｒ５ａ、５ｂのペアで構成される利得制御トランジスタペアの２つのベース端子９及び１０の間の電圧の１／２（Ｖagc）をボルト単位で表示したものである。
【００６６】
Ｖagcを変化させた時の利得変動の様子は図３ＡのＳ２１のグラフに表されている。ＩＩＰ３の測定はそれぞれの中心周波数から±１０ｋＨｚ離れた２つのトーン信号を、−５０ｄＢｍで入力してシミュレーションを行った。シミュレーションに用いたトランジスタモデルのトランジション周波数ｆＴは８ＧＨｚである。図３Ａ乃至図３Ｄ中、太い線が５５０ＭＨｚ、中間の太さの線が３００ＭＨｚ、細い線が５０ＭＨｚのプロットである。
【００６７】
利得可変域は図１０の回路例におけるシミュレーション結果（図１１Ａ）とほぼ等しくなっており、歪特性と入力反射特性も図１１Ｂ及び図１１Ｃの結果とほぼ同じ値が５０〜６０ｄＢ程度の利得可変域で保たれている。最大利得時のＮＦは図１１Ｂの結果に比べて０．２ｄＢ程度減少している。消費電流は図１０の回路例に比べて負帰還路２本分（０．６ｍＡ×２）だけ減少している。増幅器本体が消費している電流は図１０の回路例と同じ９．６ｍＡである。実施の形態２によって、消費電力を増加させずに、前記の利点を備えた広帯域可変利得増幅器を実現できることがわかる。
【００６８】
（実施例２）
実施の形態３のバランス入出力である可変利得差動増幅器（図４）について、利得制御電圧を変化させた場合の、入力信号が５０ＭＨｚ、３００ＭＨｚ、５５０ＭＨｚにおけるＳパラメータの入力伝達特性（Ｓ２１）、雑音指数（ＮＦ）、Ｓパラメータの入力反射特性（Ｓ１１）、相互変調歪み特性を表す３次入力インターセプトポイント（ＩＩＰ３）をそれぞれプロットしたグラフを図５Ａ乃至図５Ｄに示す。グラフのＸ軸は図４の、出力側Ｔｒ４ａ、４ｂと非出力側Ｔｒ５ａ、５ｂのペアで構成される利得制御トランジスタペアの２つのベース（Ｖagc+端子９及びＶagc-端子１０）の間の電圧の１／２（Ｖagc）をボルト単位で表示したものである。
【００６９】
Ｖagcを変化させた時の利得変動の様子は図５ＡのＳ２１のグラフに表されている。ＩＩＰ３の測定はそれぞれの中心周波数から±１０ｋＨｚ離れた２つのトーン信号を、−５０ｄＢｍで入力してシミュレーションを行った。シミュレーションの条件は、実施例１と同じである。図５Ａ乃至図５Ｄ中、太い線が５５０ＭＨｚ、中間の太さの線が３００ＭＨｚ、細い線が５０ＭＨｚのプロットである。
【００７０】
図１２に各実施の形態について各周波数の最大利得における雑音指数（ＮＦ）を示す。従来技術１（図６）、従来技術２（図８）及び負帰還付き改善例（図１０）についても合わせて記載している。可変増幅器の動作電流等の動作条件は各例で同じである。
【００７１】
図１２において、従来技術２（図８）の最大利得時ＮＦが特に大きな値となっているが、これは従来技術２により他の回路例と同等の入力反射特性や相互変調歪み特性（図９Ｃ及び９Ｄ）を実現しようとすると、負帰還量が小さいために最大利得時ＮＦの悪化を伴うことを示している。
【００７２】
平等な条件で比較を行うために、図１２中の各実施の形態について、その出力側Ｔｒ４ａ、４ｂ及び非出力側Ｔｒ５ａ、５ｂのコレクタに接続された出力負荷６ａ、６ｂ及び非出力負荷１１ａ、１１ｂの抵抗値はすべて同じ値としている。また図８の回路では図９Ａに示されているとおり、利得可変幅を２０ｄＢに設定しており、このとき図８中の抵抗ＢＭ及びＢＰの抵抗値は出力負荷６ａ、６ｂの１／１０の値となっている。つまり図８の回路では他の実施の形態に比べて負帰還信号の振幅が１／１０となっており、同等の負帰還量を得ようとした場合、他の実施の形態に比べて負帰還抵抗１２ａ、１２ｂを低い抵抗値としなければならず、これが同時に雑音の増加を引き起こしている。
【００７３】
実施の形態２の回路（図２）と負帰還付き改善例（図１０）の回路とを比較すると、最大利得時のＮＦの改善量は０．１〜０．２ｄＢ程度である。これは、前述したように、最大利得時でも非出力側のエミッタフォロワのＴｒ６３ａ、６３ｂの動作電流がある程度流れるためである。実施の形態３の回路（図４）は、最大利得時のＮＦが従来技術１の回路（図６）に近い値となっている。
【００７４】
電流分配回路１７ｂの分配比と、出力側Ｔｒ４ｂ、非出力側Ｔｒ５ｂの分配比にある程度の違いがあっても急激に特性の劣化が起こるわけではない。例えば、実施の形態２（図２）の回路は前述した理由から電流分配比に誤差が生じている。実施の形態３（図４）の回路に比べて最大利得時のＮＦ悪化が起こっているが、その他の特性では目立った悪化はない。使用する周波数帯域やダイ面積の制約などを考慮して、実施の形態２（図２）あるいは実施の形態３（図４）などの回路のうち適切なものを選択して用いることができる。
【００７５】
以上述べたように、本発明によれば、消費電流を増加させず、入力参照雑音指数特性を悪化させることなく、広帯域で利得によらず安定した入力反射特性と歪特性が得られる。また、従来技術２に比べて高周波帯域でも歪特性が悪化しにくい。そして、本発明によれば４０ｄＢ以上の利得可変量を広帯域で実現可能である。
【図面の簡単な説明】
【００７６】
【図１】本発明の一実施の形態である可変利得増幅器を示す回路図である。
【図２】本発明の一実施の形態である差動増幅器を示す回路図である。
【図３Ａ】図２の差動増幅器について、利得制御電圧を変化させた場合の、Ｓパラメータの入力伝達特性Ｓ２１をプロットしたグラフである。
【図３Ｂ】図２の差動増幅器について、利得制御電圧を変化させた場合の、雑音指数ＮＦをプロットしたグラフである。
【図３Ｃ】図２の差動増幅器について、利得制御電圧を変化させた場合の、Ｓパラメータの入力反射特性Ｓ１１をプロットしたグラフである。
【図３Ｄ】図２の差動増幅器について、利得制御電圧を変化させた場合の、３次入力インターセプトポイントＩＩＰ３をプロットしたグラフである。
【図４】本発明の一実施の形態である差動増幅器の変形例を示す回路図である。
【図５Ａ】図４の差動増幅器について、利得制御電圧を変化させた場合の、Ｓパラメータの入力伝達特性Ｓ２１をプロットしたグラフである。
【図５Ｂ】図４の差動増幅器について、利得制御電圧を変化させた場合の、雑音指数ＮＦをプロットしたグラフである。
【図５Ｃ】図４の差動増幅器について、利得制御電圧を変化させた場合の、Ｓパラメータの入力反射特性Ｓ１１をプロットしたグラフである。
【図５Ｄ】図４の差動増幅器について、利得制御電圧を変化させた場合の、３次入力インターセプトポイントＩＩＰ３をプロットしたグラフである。
【図６】従来技術１による可変利得差動増幅器のシミュレーション回路図である。
【図７Ａ】図６の差動増幅器について、利得制御電圧を変化させた場合の、Ｓパラメータの入力伝達特性Ｓ２１をプロットしたグラフである。
【図７Ｂ】図６の差動増幅器について、利得制御電圧を変化させた場合の、雑音指数ＮＦをプロットしたグラフである。
【図７Ｃ】図６の差動増幅器について、利得制御電圧を変化させた場合の、Ｓパラメータの入力反射特性Ｓ１１をプロットしたグラフである。
【図７Ｄ】図６の差動増幅器について、利得制御電圧を変化させた場合の、３次入力インターセプトポイントＩＩＰ３をプロットしたグラフである。
【図８】従来技術２による可変利得差動増幅器のシミュレーション回路図である。
【図９Ａ】図８の差動増幅器について、利得制御電圧を変化させた場合の、Ｓパラメータの入力伝達特性Ｓ２１をプロットしたグラフである。
【図９Ｂ】図８の差動増幅器について、利得制御電圧を変化させた場合の、雑音指数ＮＦをプロットしたグラフである。
【図９Ｃ】図８の差動増幅器について、利得制御電圧を変化させた場合の、Ｓパラメータの入力反射特性Ｓ１１をプロットしたグラフである。
【図９Ｄ】図８の差動増幅器について、利得制御電圧を変化させた場合の、３次入力インターセプトポイントＩＩＰ３をプロットしたグラフである。
【図１０】非出力側のトランジスタに負荷と負帰還路を設けた場合の可変利得差動増幅器のシミュレーション回路図である。
【図１１Ａ】図１０の差動増幅器について、利得制御電圧を変化させた場合の、Ｓパラメータの入力伝達特性Ｓ２１をプロットしたグラフである。
【図１１Ｂ】図１０の差動増幅器について、利得制御電圧を変化させた場合の、雑音指数ＮＦをプロットしたグラフである。
【図１１Ｃ】図１０の差動増幅器について、利得制御電圧を変化させた場合の、Ｓパラメータの入力反射特性Ｓ１１をプロットしたグラフである。
【図１１Ｄ】図１０の差動増幅器について、利得制御電圧を変化させた場合の、３次入力インターセプトポイントＩＩＰ３をプロットしたグラフである。
【図１２】各実施の形態について各周波数の最大利得における雑音指数を示す表である。
【符号の説明】
【００７７】
１  可変利得増幅器
２  差動増幅器
３、３ａ、３ｂ  信号増幅用トランジスタ
４、４ａ、４ｂ  出力側利得制御用トランジスタ
５、５ａ、５ｂ  非出力側利得制御用トランジスタ
６、６ａ、６ｂ  出力負荷
７、７ａ、７ｂ  入力端子
８、８ａ、８ｂ  出力端子
９  Ｖagc+端子
１０  Ｖagc-端子
１１、１１ａ、１１ｂ  非出力負荷
１７、１７ａ、１７ｂ  電流分配回路
１８、１８ａ、１８ｂ  電流分配トランジスタ（出力側）
１９、１９ａ、１９ｂ  電流分配トランジスタ（非出力側）
Ｆ１、Ｆ２、Ｆ１ａ、Ｆ２ａ、Ｆ１ｂ、Ｆ２ｂ  負帰還路
Ａ、Ｂ  可変利得増幅回路
【図１】
0004662888.tif 000002
【図２】
0004662888.tif 000003
【図３Ａ】
0004662888.tif 000004
【図３Ｂ】
0004662888.tif 000005
【図３Ｃ】
0004662888.tif 000006
【図３Ｄ】
0004662888.tif 000007
【図４】
0004662888.tif 000008
【図５Ａ】
0004662888.tif 000009
【図５Ｂ】
0004662888.tif 000010
【図５Ｃ】
0004662888.tif 000011
【図５Ｄ】
0004662888.tif 000012
【図６】
0004662888.tif 000013
【図７Ａ】
0004662888.tif 000014
【図７Ｂ】
0004662888.tif 000015
【図７Ｃ】
0004662888.tif 000016
【図７Ｄ】
0004662888.tif 000017
【図８】
0004662888.tif 000018
【図９Ａ】
0004662888.tif 000019
【図９Ｂ】
0004662888.tif 000020
【図９Ｃ】
0004662888.tif 000021
【図９Ｄ】
0004662888.tif 000022
【図１０】
0004662888.tif 000023
【図１１Ａ】
0004662888.tif 000024
【図１１Ｂ】
0004662888.tif 000025
【図１１Ｃ】
0004662888.tif 000026
【図１１Ｄ】
0004662888.tif 000027
【図１２】
0004662888.tif 000028