(57)【特許請求の範囲】
【請求項１】
単相交流電圧をスイッチング手段に入力して高周波交流電圧を作り出し、この交流電圧を変圧器及び整流回路により絶縁、整流して負荷に直流電力を供給するスイッチング電源回路において、
２個のダイオードを直列接続した第１の直列回路と、２個のスイッチング素子を直列接続した第２の直列回路と、第１，第２のコンデンサを直列接続した第３の直列回路と、スナバコンデンサとを互いに並列に接続すると共に、
前記スイッチング素子の一方または両方にゼロ電圧スイッチングを行わせるためのコンデンサを並列に接続し、
第１の直列回路の相互接続点に一方の交流入力端子を接続し、第２の直列回路の相互接続点にセンタータップ付き変圧器の一次巻線の一端を接続し、第３の直列回路の相互接続点に前記一次巻線の他端を接続し、前記一次巻線のセンタータップに他方の交流入力端子をそれぞれ接続し、
前記変圧器の二次巻線に整流回路を接続したことを特徴とするスイッチング電源回路。
【請求項２】
単相交流電圧をスイッチング手段に入力して高周波交流電圧を作り出し、この交流電圧を変圧器及び整流回路により絶縁、整流して負荷に直流電力を供給するスイッチング電源回路において、
２個のダイオードを直列接続した第１の直列回路と、２個のスイッチング素子を直列接続した第２の直列回路と、第１，第２のコンデンサを直列接続した第３の直列回路と、スナバコンデンサとを互いに並列に接続すると共に、
第１の直列回路の相互接続点に一方の交流入力端子を接続し、第２の直列回路の相互接続点にセンタータップ付き変圧器の一次巻線の一端を接続し、第３の直列回路の相互接続点に前記一次巻線の他端を接続し、前記一次巻線のセンタータップに他方の交流入力端子をそれぞれ接続し、
前記変圧器の二次巻線に整流回路を接続したことを特徴とするスイッチング電源回路。
【請求項３】
請求項１または２記載のスイッチング電源回路において、
一方のスイッチング素子のオン、オフのデューティ比を調節して交流入力電流を制御し、他方のスイッチング素子の動作周波数を調節して出力電力を制御することを特徴とするスイッチング電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、単相交流電圧をスイッチング手段に入力して高周波の交流電圧を作り出し、これを変圧器により絶縁し、更に整流して負荷に直流電力を供給するスイッチング電源回路に関する。
【０００２】
【従来の技術】
図５は、”High-Frequency isolation UPS with Novel SMR ” (IECON'93, pp.1258-1263, 1993)に記載された従来技術を示している。
図５において、ダイオードＤ１，Ｄ２を直列接続した第１の直列回路と、ＭＯＳＦＥＴ Ｑ１，Ｑ２を直列接続した第２の直列回路と、ＭＯＳＦＥＴ Ｑ３，Ｑ４を直列接続した第３の直列回路が互いに並列に接続されている。また、これらの直列回路に並列にスナバ回路ＳＮが接続されている。
【０００３】
ダイオードＤ１，Ｄ２の相互接続点にはリアクトルＬ１を介して一方の交流入力端子Ｕが接続され、ＭＯＳＦＥＴ Ｑ１，Ｑ２の相互接続点にはセンタータップ付変圧器Ｔ１の一次巻線の一端が接続され、ＭＯＳＦＥＴ Ｑ３，Ｑ４の相互接続点には変圧器Ｔ１の一次巻線の他端が接続される。また、変圧器Ｔ１の一次巻線のセンタータップには、他方の交流入力端子Ｖが接続される。
【０００４】
変圧器Ｔ１の二次巻線には、ダイオードＤ３，Ｄ４を介してコンデンサＣ５の一端が接続され、変圧器Ｔ１の二次巻線のセンタータップにはコンデンサＣ５の他端が接続されている。
なお、Ｐ，ＮはコンデンサＣ５の両端に接続された直流出力端子である。
【０００５】
この回路において、交流入力電圧が正の期間には、ＭＯＳＦＥＴ Ｑ１，Ｑ３を同時にオンさせると変圧器Ｔ１は短絡状態（一次巻線Ｐ１，Ｐ２が短絡）となり、リアクトルＬ１の電流が増加する。この状態でＭＯＳＦＥＴ Ｑ３をオフさせるとリアクトル電流はＭＯＳＦＥＴ Ｑ１から変圧器Ｔ１の一次巻線Ｐ１を流れ、二次巻線Ｓ１とダイオードＤ３を介してコンデンサＣ５に電力を供給する。
【０００６】
次に、ＭＯＳＦＥＴ Ｑ３をオンさせると、変圧器Ｔ１は再び短絡状態となり、リアクトルＬ１の電流が増加する。その後、ＭＯＳＦＥＴ Ｑ１をオフさせるとリアクトル電流はＭＯＳＦＥＴ Ｑ３を流れて変圧器Ｔ１の一次巻線Ｐ２を逆励磁し、二次巻線Ｓ２とダイオードＤ４を介してコンデンサＣ５に電力を供給する。
【０００７】
この動作を高周波で繰り返すことにより、交流入力電力は変圧器Ｔ１により絶縁変換され、ダイオードＤ３，Ｄ４及びコンデンサＣ５を介して直流電力として出力される。
交流入力電圧が負の場合には、ＭＯＳＦＥＴ Ｑ２，Ｑ４をオン、オフさせることにより、同様に動作する。
【０００８】
【発明が解決しようとする課題】
上述した従来技術では、４個のＭＯＳＦＥＴ Ｑ１〜Ｑ４とリアクトルＬ１及びスナバ回路ＳＮが必要であり、ＭＯＳＦＥＴ Ｑ１〜Ｑ４を駆動する駆動回路も４個必要であるため装置が大形化し、高価格になるといった問題がある。
また、単相交流入力電圧は必ずゼロになる時点があるため、負荷に供給するエネルギーが断続して負荷のリプル電圧が大きくなり、これに対処するために負荷側のコンデンサＣ５の容量を大きくしなければならない。従って、装置が一層大形化し、高価格になるという問題があった。
【０００９】
そこで本発明は、回路の部品点数を減少させると共に大容量の負荷側コンデンサを不要にして装置の小型軽量化、低価格化を可能にしたスイッチング電源回路を提供しようとするものである。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、請求項１に記載した発明は、単相交流電圧をスイッチング手段に入力して高周波交流電圧を作り出し、この交流電圧を変圧器及び整流回路により絶縁、整流して負荷に直流電力を供給するスイッチング電源回路を対象とするものであり、例えば図１に示すように、２個のダイオードＤ１，Ｄ２を直列接続した第１の直列回路と、２個のスイッチング素子(ＭＯＳＦＥＴ）Ｑ１，Ｑ２を直列接続した第２の直列回路と、第１，第２のコンデンサＣ１，Ｃ２を直列接続した第３の直列回路と、スナバコンデンサＣＳとを互いに並列に接続すると共に、前記スイッチング素子Ｑ１，Ｑ２の一方または両方にゼロ電圧スイッチングを行わせるためのコンデンサＣ３，Ｃ４の一方または両方を並列に接続し、第１の直列回路の相互接続点に一方の交流入力端子Ｕを接続し、第２の直列回路の相互接続点にセンタータップ付き変圧器Ｔ１の一次巻線Ｐの一端を接続し、第３の直列回路の相互接続点に前記一次巻線Ｐの他端を接続し、前記センタータップに他方の交流入力端子Ｖをそれぞれ接続し、前記変圧器Ｔ１の二次巻線Ｓに整流回路を接続したものである。
【００１１】
本発明では、例えばスイッチング素子Ｑ１のオンにより一次巻線Ｐの漏れインダクタンスＬＫ１へのエネルギーの蓄積、スナバコンデンサＣＳの蓄積エネルギーの放出を行い、スイッチング素子Ｑ１のオフによりスナバコンデンサＣＳへのエネルギーの蓄積を行う。また、他方のスイッチング素子Ｑ２のオンによりスナバコンデンサＣＳの蓄積エネルギーを放出する。
スイッチング素子Ｑ２のオンによるエネルギーの放出動作は、交流入力電圧がゼロの場合にも可能であるため、出力電力を断続させずにリプル電圧を低減することができ、負荷側のコンデンサＣ５の容量を大きくする必要もなくなる。
【００１２】
また、請求項２記載の発明は、請求項１記載の発明における、ゼロ電圧スイッチングを可能にするためのコンデンサＣ３，Ｃ４を省略したものである。
この発明によれば、請求項１の発明に比べて回路構成を一層簡略化することができる。
【００１３】
更に、請求項３に記載した発明は、請求項１または請求項２に記載した発明において、一方のスイッチング素子のオン、オフのデューティ比を調節して交流入力電流を制御し、他方のスイッチング素子動作周波数を調節して出力電力を制御するものである。
【００１４】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は本発明の第１実施形態であり、請求項１，３に記載した発明の実施形態に相当するものである。なお、図５と同一の構成要素には同一の参照符号を付してある。
【００１５】
図１において、ダイオードＤ１，Ｄ２を直列接続した第１の直列回路と、ＭＯＳＦＥＴ Ｑ１，Ｑ２を直列接続した第２の直列回路と、第１，第２のコンデンサＣ１，Ｃ２を直列接続した第３の直列回路と、スナバコンデンサＣＳが互いに並列に接続されている。
また、ＭＯＳＦＥＴ Ｑ１，Ｑ２には、第３，第４のコンデンサＣ３，Ｃ４がそれぞれ並列に接続されている。ここで、コンデンサＣ３，Ｃ４は何れか一方を省略することも可能である。
【００１６】
ダイオードＤ１，Ｄ２の相互接続点には一方の交流入力端子Ｕが接続され、ＭＯＳＦＥＴ Ｑ１，Ｑ２の相互接続点にはセンタータップ付変圧器Ｔ１の一次巻線Ｐの一端が接続され、コンデンサＣ１，Ｃ２の相互接続点には変圧器Ｔ１の一次巻線Ｐの他端が接続される。
また、前記一次巻線Ｐのセンタータップには、他方の交流入力端子Ｖが接続されている。
【００１７】
更に、変圧器Ｔ１の二次巻線Ｓの両端にはダイオードＤ３，Ｄ４を介してコンデンサＣ５の一端が接続され、二次巻線ＳのセンタータップにはコンデンサＣ５の他端が接続されている。
なお、Ｐ１，Ｐ２はセンタータップにより分割された変圧器Ｔ１の一次巻線、同じくＳ１，Ｓ２はセンタータップにより分割された変圧器Ｔ１の二次巻線、ＬＫ１，ＬＫ２は変圧器Ｔ１の一次側の漏れインダクタンス、Ｐ，ＮはコンデンサＣ５の両端に接続された直流出力端子である。
【００１８】
次に、この回路の動作を、図３及び図４を参照しつつ説明する。なお、図３はＭＯＳＦＥＴ Ｑ１，Ｑ２のオン、オフ時の電流経路を示す図、図４は各部の電圧、電流波形を示す図である。
【００１９】
まず、交流入力電圧が正の期間にＭＯＳＦＥＴ Ｑ１をオンすると、図３（ａ）に実線で示すように交流入力端子Ｕ→ダイオードＤ１→ＭＯＳＦＥＴ Ｑ１→変圧器Ｔ１の一次巻線Ｐ１→交流入力端子Ｖの経路で電流ｉ１が流れ、変圧器Ｔ１の一次巻線の漏れインダクタンスＬＫ１にエネルギーを蓄積する。
また、破線で示すようにコンデンサＣＳ→ＭＯＳＦＥＴ Ｑ１→変圧器Ｔ１の一次巻線Ｐ１，Ｐ２→コンデンサＣ２の経路で電流ｉ２が流れ、それまでに蓄積されていたコンデンサＣＳのエネルギーを、変圧器Ｔ１を介して二次側に放出する。
【００２０】
次に、ＭＯＳＦＥＴ Ｑ１をオフすると、図３（ｂ）に実線で示すように、交流入力端子Ｕ→ダイオードＤ１→コンデンサＣＳ→コンデンサＣ４→変圧器Ｔ１の一次巻線Ｐ１→交流入力端子Ｖの経路で電流ｉ３が流れ、コンデンサＣＳにエネルギーが蓄積され、更にコンデンサＣ４を放電する。
また、コンデンサＣＳ→コンデンサＣ３→変圧器Ｔ１の一次巻線Ｐ１，Ｐ２→コンデンサＣ２の経路で電流ｉ４が流れ、コンデンサＣ３が充電される。
この間、ＭＯＳＦＥＴ Ｑ１をオフする際にはコンデンサＣ３の両端電圧はゼロであり、ゼロ電圧スイッチングによるスイッチング損失の低減が可能になる。
【００２１】
次にＭＯＳＦＥＴ Ｑ２をオンすると、図３（ｃ）に示すようにコンデンサＣＳ→コンデンサＣ１→変圧器Ｔ１の一次巻線Ｐ２，Ｐ１→ＭＯＳＦＥＴ Ｑ２→コンデンサＣＳの経路で電流ｉ５が流れ、コンデンサＣＳのエネルギーは変圧器Ｔ１の一次巻線Ｐを介して二次側に放出される。
【００２２】
そして、ＭＯＳＦＥＴ Ｑ２をオフすると、図３（ｄ）に示すようにコンデンサＣＳ→コンデンサＣ１→変圧器Ｔ１の一次巻線Ｐ２，Ｐ１→コンデンサＣ４の経路で電流ｉ６が流れてコンデンサＣ４を充電し、また、コンデンサＣ３→コンデンサＣ１→変圧器Ｔ１の一次巻線Ｐ２，Ｐ１→コンデンサＣ３の経路で電流ｉ７が流れてコンデンサＣ３を放電する。
この間、ＭＯＳＦＥＴ Ｑ２をオフする際にはコンデンサＣ４の両端電圧はゼロであり、ゼロ電圧スイッチングによるスイッチング損失の低減が可能になる。
【００２３】
上記のように、この実施形態では、ＭＯＳＦＥＴ Ｑ１，Ｑ２に並列接続されたコンデンサＣ３，Ｃ４の充放電により、ＭＯＳＦＥＴ Ｑ１，Ｑ２のゼロ電圧スイッチングが行われる。
また、図３（ｄ）の後は図３（ａ）以後の動作が繰り返し実行される。このようにＭＯＳＦＥＴ Ｑ１，Ｑ２を高周波でオン、オフさせることにより、変圧器Ｔ１の一次巻線Ｐの励磁、逆励磁が繰り返され、二次巻線Ｓ及びダイオードＤ３，Ｄ４を介して直流出力端子Ｐ，Ｎから図４の下段に示すような波形の電流が出力される。
【００２４】
本実施形態によれば、交流入力電流とコンデンサＣＳの充電電流の大きさをＭＯＳＦＥＴ Ｑ１のオン期間によって調整することができ、負荷への供給電力は、ＭＯＳＦＥＴ Ｑ１，Ｑ２のオン期間によって調整することができる。
従って、交流入力電流の制御はＭＯＳＦＥＴ Ｑ１のオン、オフのデューティ比を調節すれば可能であり、負荷への供給電力ないし出力電圧はＭＯＳＦＥＴ Ｑ１のオン期間が決まればＭＯＳＦＥＴ Ｑ２のオン、オフ期間、つまり動作周波数を変化させて調節することができる。
【００２５】
なお、交流入力電圧が負の期間は、ＭＯＳＦＥＴ Ｑ１，Ｑ２を反対にするだけで同じ動作となる。すなわち、図３（ａ）でＭＯＳＦＥＴ Ｑ２をオン（このとき、漏れインダクタンスＬＫ２にエネルギーが蓄積される）、（ｂ）で同オフ、（ｃ）でＭＯＳＦＥＴ Ｑ１をオン、（ｄ）で同オフとすればよい。
【００２６】
更に、図４に示すように交流入力電圧が低い期間ＴＬには、コンデンサＣＳに蓄えられたエネルギーを負荷に放出し、また、入力電圧が高い期間ＴＨには、負荷に電力を供給しながらコンデンサＣＳを充電できるため、出力電力が断続せずリプル電圧を低減することができる。
【００２７】
次に、図２は本発明の第２実施形態を示しており、請求項２，３に記載した発明の実施形態に相当する。図１の実施形態との相違点は、図１におけるコンデンサＣ３，Ｃ４を省略した点である。
この実施形態では、コンデンサＣ３，Ｃ４の充放電電流がなくなり、ＭＯＳＦＥＴ Ｑ１，Ｑ２はゼロ電圧スイッチングしなくなるが、ＭＯＳＦＥＴ Ｑ１，Ｑ２のスイッチングに伴うコンデンサＣＳのエネルギーの放出等の動作は、図１の実施形態とまったく同様である。
本実施形態によれば、図１よりも回路部品数を減少させ、回路構成を更に簡略化することができる。
【００２８】
なお、各実施形態では変圧器Ｔ１の二次側の整流回路としてセンタータップ式の全波整流回路を用いた場合を説明したが、半波整流回路やダイオードを４個用いた全波整流回路、またはフライバック方式の整流回路を用いても良い。
【００２９】
【発明の効果】
以上のように本発明によれば、従来４個必要であったスイッチング素子が２個で足り、その分、駆動回路も簡略化できると共に、入力側リアクトルに代えて変圧器の漏れインダクタンスを利用することにより部品点数の減少、装置の小形軽量化、低価格化を達成することができる。
【００３０】
また、負荷に対して電力を継続的に供給できるため、従来のような断続による電圧リプルを低減でき、負荷側のコンデンサ容量を小さくすることができる。これにより、一層の小形軽量化、低価格化が可能になる。
更に、ゼロ電圧スイッチングを可能にしてスイッチング損失の低減、電力変換効率の向上及び冷却装置の小形化が可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す回路図である。
【図２】本発明の第２実施形態を示す回路図である。
【図３】図１の実施形態におけるＭＯＳＦＥＴのオン、オフ時の電流経路を示す図である。
【図４】図１の実施形態の動作波形を示す図である。
【図５】従来技術を示す回路図である。
【符号の説明】
Ｑ１，Ｑ２：ＭＯＳＦＥＴ
Ｄ１〜Ｄ４：ダイオード
Ｃ１〜Ｃ５：コンデンサ
ＣＳ：スナバコンデンサ
Ｔ１：変圧器
Ｐ，Ｐ１，Ｐ２：一次巻線
Ｓ，Ｓ１，Ｓ２：二次巻線
ＬＫ１，ＬＫ２：漏れインダクタンス
Ｕ，Ｖ：交流入力端子
Ｐ，Ｎ：直流出力端子
【図１】
0004682482.tif 000002
【図２】
0004682482.tif 000003
【図３】
0004682482.tif 000004
【図４】
0004682482.tif 000005
【図５】
0004682482.tif 000006