(57)【特許請求の範囲】
【請求項１】
変圧器の１次巻線をチョッパ回路を介在させて単相３線電路の両電圧線間に接続すると共に、該変圧器の２次巻線を前記両電圧線と負荷の間に直列接続し、チョッパ回路のＰＷＭ制御によりチョッピングした電圧を前記１次巻線に印加して負荷印加電圧を制御する電圧制御方法であって、
入力電圧の半周期毎に「Ｈ」，「Ｌ」の信号を繰り返して発生する同期信号発生ステップと、
入力電圧信号に同期させた内部カウンタがカウントする半周期毎の前後数百μＳの間を常に「Ｌ」となるよう前記同期信号を加工して出力する同期信号加工ステップと、
前記同期信号が「Ｌ」から「Ｈ」に立ち上がってから、前記内部カウンタがカウントする半周期を中心に前後数百μＳ間に、「Ｈ」から「Ｌ」に変化しなかったとき、或いは前記同期信号が「Ｌ」から「Ｈ」に立ち上がってから、内部カウンタがカウントする１周期を中心に前後数百μＳ間に「Ｌ」から「Ｈ」に変化しなかったとき、或いは前記同期信号が「Ｌ」から「Ｈ」に立ち上がってから、前記内部カウンタがカウントする半周期または１周期を中心に前後数百μＳ間の期間外に「Ｈ」から「Ｌ」または「Ｌ」から「Ｈ」に変化したとき停電と判断し、入力電圧を遮断するステップとを有し、
前記加工した同期信号が「Ｌ」の場合にＰＷＭ信号を出力してチョッパ制御することを特徴とする電圧制御方法。
【請求項２】
変圧器の１次巻線をチョッパ回路を介在させて単相３線電路の両電圧線間に接続すると共に、該変圧器の２次巻線を前記両電圧線と負荷の間に直列接続し、チョッパ回路のＰＷＭ制御によりチョッピングした電圧を前記１次巻線に印加して負荷印加電圧を制御する電圧制御装置であって、
ＰＷＭ信号発生手段と、入力電圧の周期に同期した信号を発生する同期信号発生手段と、前記ＰＷＭ信号と該同期信号発生手段からの同期信号を組み合わせて前記チョッパ回路のスイッチング信号を出力する制御手段と、前記チョッパ回路の電源側電圧線に設けた第１開閉手段と、１次巻線の両端間に設けた第２開閉手段と、停電検出手段とを有し、
前記同期信号発生手段が、電源電圧の半周期毎に「Ｈ」，「Ｌ」を繰り返す同期信号を出力すると共に、前記制御手段は前記同期信号を受けて、電源電圧に同期させた内部カウンタがカウントする半周期毎の前後数百μＳの間は常に「Ｌ」信号となるよう加工し、該加工信号とＰＷＭ信号を組み合わせてスイッチング信号を出力し、
前記停電検出手段が停電を検出したら、前記第１開閉手段を開動作させると共に前記第２開閉手段を閉動作させることを特徴とする電圧制御装置。
【請求項３】
前記停電検出手段は、前記同期信号発生手段からの同期信号が「Ｌ」から「Ｈ」に立ち上がってから、前記内部カウンタがカウントする半周期を中心に前後数百μＳ間に、「Ｈ」から「Ｌ」に変化しなかったとき、或いは前記同期信号が「Ｌ」から「Ｈ」に立ち上がってから、内部カウンタがカウントする１周期を中心に前後数百μＳ間に「Ｌ」から「Ｈ」に変化しなかったとき、或いは前記同期信号が「Ｌ」から「Ｈ」に立ち上がってから、前記内部カウンタがカウントする半周期または１周期を中心に前後数百μＳ間の期間外に「Ｈ」から「Ｌ」または「Ｌ」から「Ｈ」に変化したとき停電と判断することを特徴とする請求項２記載の電圧制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＷＭ制御により変圧器の１次側電圧を変化させて、２次側出力電圧を制御する電圧制御方法及び電圧制御装置に関する。
【０００２】
【従来の技術】
単相３線電路において、ＰＷＭ制御（パルス幅変調制御）により電圧を制御する電圧制御装置の回路図を図３に示す。図３では、例えば２００Ｖの入力電圧を変圧器により最大２０Ｖ降圧して１８０Ｖを出力する電圧制御装置を示し、変圧器２０の１次巻線２１を電源側入力端子２３の両電圧線Ｘ−Ｙ間に接続し、２つの巻線から成る２次巻線２２を夫々入力端子２３の電圧線Ｘ，Ｙと出力端子２４の電圧線ｘ，ｙに直列に接続されている。そして、入力端子２３の中性線Ｎは出力端子２４の中性線ｎに直接接続されている。
【０００３】
１次巻線２１には入力電圧を４個のＦＥＴを組み合わせたＰＷＭチョッパ回路２５によりＰＷＭ制御した電圧を印加し、このＰＷＭ制御は出力端子２４の電圧が出力設定値となるように演算された値で行われ、チョッパ回路２５によりチョッピングされた電圧波形は、出力フィルタ回路２６により正弦波電圧に成形され一次巻線に印加されている。
図４は入力電圧波形と４個のＦＥＴの動作タイムチャートを示し、パルスデューティー比を５０％として入力電圧を１０Ｖ降圧して出力する場合を示している。
【０００４】
【発明が解決しようとする課題】
ところが、上記構成の場合、変圧器２０の１次巻線印加電圧が、ＦＥＴのスイッチング遅れやスイッチングノイズ等により図４のタイムチャート通りにスイッチングされず、交流電圧の０クロス付近で歪みが生じ、その影響で出力端の電圧も０クロス付近で歪みが生じていた。
また、運転中に瞬間的な停電があると、両電圧線間の電圧低下時間と制御回路の電圧低下時間との間に差が生じ、また復電時も両電圧線間の電圧が定常値まで上昇する時間と制御回路の電圧が定常値まで上昇する時間には差があるため、各過渡期においてＦＥＴのスイッチング動作が不確定となっていた。そのため、変圧器の１次巻線印加電圧は不定値となり、その結果出力電圧が大きく変動していた。
【０００５】
そこで、本発明は上記問題点に鑑み、出力電圧が０クロス付近でも歪みが発生することが無く、また停電が発生しても電圧波形が乱れることのない電圧制御方法及び電圧制御装置を提供することを課題とする。
【０００６】
【課題を解決するための手段】
上記課題を解決する為に、請求項１の発明は、変圧器の１次巻線をチョッパ回路を介在させて単相３線電路の両電圧線間に接続すると共に、該変圧器の２次巻線を前記両電圧線と負荷の間に直列接続し、チョッパ回路のＰＷＭ制御によりチョッピングした電圧を前記１次巻線に印加して負荷印加電圧を制御する電圧制御方法であって、入力電圧の半周期毎に「Ｈ」，「Ｌ」の信号を繰り返して発生する同期信号発生ステップと、入力電圧信号に同期させた内部カウンタがカウントする半周期毎の前後数百μＳの間を常に「Ｌ」となるよう前記同期信号を加工して出力する同期信号加工ステップと、前記同期信号が「Ｌ」から「Ｈ」に立ち上がってから、前記内部カウンタがカウントする半周期を中心に前後数百μＳ間に、「Ｈ」から「Ｌ」に変化しなかったとき、或いは前記同期信号が「Ｌ」から「Ｈ」に立ち上がってから、内部カウンタがカウントする１周期を中心に前後数百μＳ間に「Ｌ」から「Ｈ」に変化しなかったとき、或いは前記同期信号が「Ｌ」から「Ｈ」に立ち上がってから、前記内部カウンタがカウントする半周期または１周期を中心に前後数百μＳ間の期間外に「Ｈ」から「Ｌ」または「Ｌ」から「Ｈ」に変化したとき停電と判断し、入力電圧を遮断するステップとを有し、前記加工した同期信号が「Ｌ」の場合にＰＷＭ信号を出力してチョッパ制御することを特徴とする。
【０００８】
請求項２の発明は、変圧器の１次巻線をチョッパ回路を介在させて単相３線電路の両電圧線間に接続すると共に、該変圧器の２次巻線を前記両電圧線と負荷の間に直列接続し、チョッパ回路のＰＷＭ制御によりチョッピングした電圧を前記１次巻線に印加して負荷印加電圧を制御する電圧制御装置であって、ＰＷＭ信号発生手段と、入力電圧の周期に同期した信号を発生する同期信号発生手段と、前記ＰＷＭ信号と該同期信号発生手段からの同期信号を組み合わせて前記チョッパ回路のスイッチング信号を出力する制御手段と、前記チョッパ回路の電源側電圧線に設けた第１開閉手段と、１次巻線の両端間に設けた第２開閉手段と、停電検出手段とを有し、前記同期信号発生手段が、電源電圧の半周期毎に「Ｈ」，「Ｌ」を繰り返す同期信号を出力すると共に、前記制御手段は前記同期信号を受けて、電源電圧に同期させた内部カウンタがカウントする半周期毎の前後数百μＳの間は常に「Ｌ」信号となるよう加工し、該加工信号とＰＷＭ信号を組み合わせてスイッチング信号を出力し、前記停電検出手段が停電を検出したら、前記第１開閉手段を開動作させると共に前記第２開閉手段を閉動作させることを特徴とする。
【００１１】
請求項３の発明は、請求項２の発明において、前記停電検出手段は、前記同期信号発生手段からの同期信号が「Ｌ」から「Ｈ」に立ち上がってから、前記内部カウンタがカウントする半周期を中心に前後数百μＳ間に、「Ｈ」から「Ｌ」に変化しなかったとき、或いは前記同期信号が「Ｌ」から「Ｈ」に立ち上がってから、内部カウンタがカウントする１周期を中心に前後数百μＳ間に「Ｌ」から「Ｈ」に変化しなかったとき、或いは前記同期信号が「Ｌ」から「Ｈ」に立ち上がってから、前記内部カウンタがカウントする半周期または１周期を中心に前後数百μＳ間の期間外に「Ｈ」から「Ｌ」または「Ｌ」から「Ｈ」に変化したとき停電と判断することを特徴とする。
尚、数百μＳとは１００μＳ〜８００μＳとする。
【００１２】
【発明の実施の形態】
以下、本発明を具体化した実施の形態を、図面に基づいて詳細に説明する。図１は本発明に係る電圧制御装置の１例を示す回路図であり、１は１個の１次巻線２と２個の２次巻線３を有する変圧器、４は第１〜第４の４個のＦＥＴを有するチョッパ回路、５ａは入力フィルタ回路、５ｂは出力フィルタ回路であり、単相３線電路に接続する入力端子８の両電圧線Ｘ，Ｙがチョッパ回路４及びフィルタ回路５ａ，５ｂを介して変圧器１の１次巻線２に接続され、２個の巻線から成る２次巻線３は夫々入力端子８の電源電圧線Ｘ，Ｙから負荷に接続する出力端子９の電圧線ｘ，ｙに直列に接続され、入力端子８の中性線Ｎは出力端子９の中性線ｎに直接接続されている。
【００１３】
また、電源側電圧線Ｘに第１開閉器６ａが、１次巻線２に並列に第２開閉器６ｂが夫々設けられ、双方は１つの電磁開閉器のａ接点とｂ接点で形成されている。そして、これら開閉器６ａ，６ｂ及びチョッパ回路４の各ＦＥＴは制御部１１により制御されている。
制御部１１には入力端子８からの交流電圧信号を受けて交流電源の０クロス点と同期したパルス信号を発生する同期信号発生回路１２が接続されると共に出力端子９の電圧値を検出して制御部１１に電圧値信号を出力する電圧読込回路１３が接続されている。
【００１４】
制御部１１はマイクロコンピュータを内蔵し、各ＦＥＴを制御する第１〜第４の４個の出力部１１ａ〜１１ｄを有し、この４個の出力部１１ａ〜１１ｄは夫々４個のＯＲ回路１４に接続され、ＯＲ回路１４の出力をチョッパ回路４のＦＥＴ制御信号としている。また、第１開閉器６ａ，第２開閉器６ｂを制御する１つの出力ポート１１ｅを有し、出力ポート１１ｅは開閉器制御回路１６に接続され、第１，第２開閉器を同時に開閉制御している。
【００１５】
この制御部１１の制御動作を図２のタイムチャートを基に説明する。まず、正常動作時は同期信号発生回路１２が入力端子間の交流電源と同期したパルス信号を発生し、制御部１１の入力ポートへ入力する。制御部１１では、そのパルス信号に同期させながら内部カウンタをスタートする。尚、このカウンタはパルス信号の立ち上がりを検知する度に０クリアされる。
また、出力電圧設定部１５で予め設定された設定値と、電圧読込回路１３から入力される出力電圧の読込値とを比較演算し、その結果に準じたパルス幅のＰＷＭパルス信号の正アクティブ信号を出力部１１ａから出力し、負アクティブ信号を出力部１１ｂから出力する。
【００１６】
そして、内部カウンタの値に特定のｓ値、例えばｓ＝４００μＳを設定して次の動作をさせる。
まず、内部カウンタの値がｓになったら、第４の出力部１１ｄの出力を「Ｈ」にする。次に、内部カウンタの値が「半周期−ｓ」となったら、第４の出力部１１ｄを「Ｌ」にし、「半周期＋ｓ」となったら、第３の出力部１１ｃを「Ｈ」にし、「１周期−ｓ」となったら、第３の出力部１１ｃを「Ｌ」にする。このように第３の出力部１１ｃの出力をパルス信号の加工信号とし、第４の出力部１１ｄの出力を第３の出力部１１ｃの信号を反転させて出力する。
そして、これら第１〜第４の出力部の信号を４個のＯＲ回路１４を図示するように介在させることで、図２のＡ，Ｂ，Ｃ，Ｄに示すように、パルス信号が入力交流電圧信号に同期した「Ｌ」信号を出力している間のみＰＷＭ信号を出力させて、この信号によりチョッパ回路４を制御している。
【００１７】
次に停電が発生した場合の動作を説明する。まず、停電の判断は次の３つの条件でおこなう。
１．内部カウンタの値が「半周器−ｓ」から「半周器＋ｓ」の間に交流電源と同期したパルス信号が「Ｈ」から「Ｌ」に変化しなかった時。
２．内部カウンタの値が「１周期−ｓ」から「１周期＋ｓ」の間に交流電源と同期したパルス信号が「Ｌ」から「Ｈ」に変化しなかった時。
３．内部カウンタの値が「半周器−ｓ」から「半周器＋ｓ」の期間外または「１周期−ｓ」から「１周期＋ｓ」の期間外に交流電源と同期したパルス信号が「Ｈ」から「Ｌ」または「Ｌ」から「Ｈ」に変化した時。
【００１８】
以上の場合を停電と判断して、第２の出力部１１ｂを「Ｈ」、第１の出力部１１ａ，第３の出力部１１ｃ、第４の出力部１１ｄを「Ｌ」とし、出力ポート１１ｅから第１及び第２開閉器６ａ，６ｂの動作信号を出力して、第１開閉器６ａを開動作、第２開閉器６ｂを閉動作させて、回路を入力電圧から遮断する。こうすることで、変圧器１の１次巻線２への供給電圧が０Ｖとなる。
【００１９】
このように、入力電圧の０クロス前後で安定させてＰＷＭ信号を出力させることで、出力電圧が０クロス付近でも歪むことがなくなる。また、停電による電圧低下の際、出力端の電圧は入力端側と同様に低下し、低下途中でＦＥＴのミストリガによる電圧波形の乱れが生ずることがないし、停電後の復帰時も入力端の電圧が安定してから制御がスタートすることができ、ＦＥＴのミストリガによる出力端電圧波形の乱れが生じない。
尚、上記ｓ値は４００μＳでなくとも良く、３００μＳから６００μＳの間であれば良好に作用させることができるが、５０Ｈｚの場合は４００μｓ、６０Ｈｚであれば３３０μｓが好適である。また、この実施の形態では制御部がＰＷＭ信号発生手段及び停電検出手段を兼ねているが個別に構成しても良い。
【００２０】
【発明の効果】
以上詳述したように、請求項１，２の発明によれば、ＰＷＭ信号と電源電圧の周期に同期させた信号を組み合わせてチョッパ回路を制御するので、０クロス付近での負荷印加電圧の歪みを無くすことが可能である。
【００２１】
また、停電時入力電圧を遮断するので、出力端の電圧は入力端側と同様に低下し、低下途中でミストリガによる電圧波形の乱れが生じない。
【００２２】
請求項２の発明によれば、電源電圧の周期に同期させた同期信号が「Ｌ」の時のみＰＷＭ信号を出力させることで、０クロス付近での波形歪みを無くせる。
【００２３】
また、停電後の復帰時も入力端の電圧が安定してから制御をスタートすることが可能なため、チョッパ回路のミストリガによる出力端電圧波形の乱れが生じない。従って、停電が発生しても電圧波形が乱れることがない。
【００２４】
請求項３の発明によれば、請求項２の効果に加えて瞬時停電を確実に検出することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の１例を示す電圧制御装置の回路ブロック図である。
【図２】図１の動作のを説明するタイムチャートである。
【図３】従来の電圧制御装置を示す電圧制御装置の回路ブロック図である。
【図４】図３の動作を説明するタイムチャートである。
【符号の説明】
１・・変圧器、２・・１次巻線、３・・２次巻線、４・・チョッパ回路、５・・フィルタ回路、６ａ・・第１開閉器、６ｂ・・第２開閉器、８・・入力端子、９・・出力端子、１１・・制御部、１２・・同期信号発生回路、１３・・電圧読込回路、１４・・ＯＲ回路、１５・・出力電圧設定部。
【図１】
0004647752.tif 000002
【図２】
0004647752.tif 000003
【図３】
0004647752.tif 000004
【図４】
0004647752.tif 000005