(57)【特許請求の範囲】
【請求項１】
基板表層にビア導体を有するセラミック基板を製造する方法であって、
複数枚のグリーンシートを準備する工程と、
前記複数枚のグリーンシートのうちの少なくとも１つのグリーンシートに、ビアホールを形成してビア導体を充填する工程と、
前記ビア導体が充填されたグリーンシートが基板表層を構成するように、前記複数枚のグリーンシートを積層して焼成する工程と、
前記焼成する工程の後、基板表層に位置する前記ビア導体の表面部を機械加工で緻密化する工程と
を備え、
前記複数枚のグリーンシートは、８００℃以上１０００℃以下で焼成できる低温焼成セラミック材料を含むグリーンシートのみから構成される、セラミック基板の製造方法。
【請求項２】
前記緻密化する工程の後、前記ビア導体の前記表面部をめっき処理してパッドを形成する工程をさらに備える、請求項１に記載のセラミック基板の製造方法。
【請求項３】
前記ビア導体を充填する工程において、Ａｇ系の導体により前記ビア導体を形成する、請求項２に記載のセラミック基板の製造方法。
【請求項４】
前記ビア導体を充填する工程において、前記複数枚のグリーンシートの各々に前記ビア導体を充填し、
前記焼成する工程において、基板表層を構成する前記グリーンシートの前記ビア導体のうちの少なくとも１つを、該グリーンシートの下層に積層されるグリーンシートの前記ビア導体に一直線状に接続する、請求項１から３のいずれかに記載のセラミック基板の製造方法。
【発明の詳細な説明】
【０００１】
本発明は、基板表層を貫通するビア導体を有するセラミック基板の製造方法に関するものである。
【０００２】
【従来の技術】
一般に、セラミック多層基板は、層間を電気的に接続するために、各セラミック層にビアホールを形成し、各ビアホールに導体ペーストを充填してビア導体を形成している。このビア導体は、セラミックと同時焼成されるため、ビア導体とセラミックとの焼成収縮挙動の違いが大きくなると、ビアホール周辺に過大な応力が発生してクラック等が発生する原因となる。それ故に、この焼成収縮挙動の違いによるビアホール周辺のクラック等を防止するため、ビア導体がポーラス（多孔質）な構造となるように形成して、ビアホール周辺に発生する応力を緩和するようにしている。
【０００３】
【発明が解決しようとする課題】
ところで、セラミック多層基板の表面には、フリップチップ等を実装するパッド等を形成し、その表面をめっき処理するようにしている。このため、基板表面にポーラスなビア導体の表面が露出していると、めっき処理時にビア導体の内部にめっき液が浸入して残留してしまい、これが導体腐食の原因となって接続信頼性を確保できない。
【０００４】
この対策として、従来は、ビア導体の表面に緻密なカバー導体を印刷して、該ビア導体の内部へのめっき液の浸入を防ぐようにしている。しかし、このカバー導体は、ビア導体径に対して、印刷・加工精度上のずれを見込んで大きめの径に形成する必要があるため、その分、カバー導体（パッド）のピッチを広くしなければならず、最近のパッドピッチの狭ピッチ化、基板の小型化、高密度実装化の要求に十分に対応することができない。しかも、カバー導体（パッド）を印刷する印刷工程が必要になると共に、緻密な導体ペーストが必要となり、材料コストも高くなる欠点がある。
【０００５】
また、チップ実装後に封止して使用するセラミック多層基板に関しては、特に気密性が要求されるため、図４に示すように、基板表層のビア導体１と、その下層のビア導体２とを横方向にずらして両者が重ならないように配置し、両者を内層配線パターン３によって接続することで、基板表層のビア導体１に侵入した湿気等が下層のビア導体２に侵入しないようにしている。このような構成では、上下のビア導体１，２の位置を横方向にずらしたり、両者を接続する内層配線パターン３を形成する配線スペースが必要となり、その分、基板サイズを大きくする必要があり、基板の小型化、高密度実装化の要求に十分に対応することができない。
【０００６】
本発明はこれらの事情を考慮してなされたものであり、第１の目的は、基板表層に位置するビア導体の表面に緻密なカバー導体を印刷しなくても、該ビア導体の内部へのめっき液の浸入を防止できるようにすることであり、また、第２の目的は、ビア導体を狭いスペースに効率的に配置することができるようにすることである。
【０００７】
【課題を解決するための手段】
上記目的を達成するために、本発明のセラミック基板は、基板表層に位置するビア導体の表面部を機械加工で緻密化した構成としたものである。このようにすれば、ビア導体の表面部のオープンポア（空孔）を機械加工で塞いで気密性を確保することができるので、該ビア導体の表面に緻密なカバー導体を印刷せずに、ビア導体の表面部をめっき処理してパッドを形成しても、ビア導体の内部へのめっき液の浸入を防ぐことができる。
【０００８】
但し、本発明は、ビア導体を形成する金属の種類によっては、ビア導体の表面部をめっき処理せずに、そのままパッドとして用いても良いが、低温焼成セラミック基板のように、ビア導体をＡｇ系の導体により形成するセラミック基板では、Ａｇ系のビア導体上に半田を用いた実装を行った場合、Ａｇ導体が半田中に溶解してＡｇ導体とセラミック基板との間の接合強度が低下する“半田くわれ”が発生して、必要な接合強度が得られない。
【０００９】
従って、ビア導体をＡｇ系の導体により形成する場合は、該ビア導体の表面部に、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ｐｄ、Ｃｕ／Ａｕ等のめっき処理してパッドを形成するようにすると良い。
【００１０】
めっき処理には、耐半田くわれ性を向上させる効果の他に、半田実装条件（温度、時間等）を幅広く選択できると共に、部品交換（リペア）作業に耐え得るという効果もある。Ａｇ系のビア導体のみの場合は、半田くわれが最小になるように条件を厳密にする必要があり、また、リペア作業等も難しい。
【００１１】
尚、Ａｇ系のビア導体として、Ａｇ−Ｐｄ、Ａｇ−Ｐｔを使用すれば、耐半田くわれ性は向上するが、この場合も、Ａｇ系導体中に半田中のＳｎが拡散して、Ａｇ−Ｓｎ化合物が形成され、接合強度が低下するので、上記のめっき処理を行った方が良い。
【００１２】
また、多層セラミック基板では、基板表層に位置するビア導体の表面部を機械加工で緻密化し、該ビア導体のうちの少なくとも１つを、その下層のビア導体に一直線状に接続した構成としても良い。要するに、本発明のように、基板表層のビア導体の表面部のオープンポアを機械加工で塞いで気密性を確保すれば、基板表層のビア導体とその下層のビア導体とを内層配線パターンを介さずに一直線状に接続しても、基板表層のビア導体から基板内部に湿気等が侵入することを防止することができる。これにより、従来（図４参照）のように上下のビア導体の位置を横方向にずらす必要がなくなると共に、両者を接続する内層配線パターンを形成する配線スペースが不要となり、その分、基板サイズを小型化することができる。
【００１３】
【発明の実施の形態】
以下、本発明を低温焼成セラミック多層基板に適用した一実施形態を図１乃至図３に基づいて説明する。
【００１４】
図２及び図３に示すように、低温焼成セラミック多層基板は、複数枚の低温焼成セラミックのグリーンシート（セラミック層）１１ａ，１１ｂを積層して８００〜１０００℃で焼成したものである。低温焼成セラミックとしては、例えば、ＣａＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラス：５０〜６５重量％（好ましくは６０重量％）とアルミナ：５０〜３５重量％（好ましくは４０重量％）との混合物を用いる。この他、ＭｇＯ−ＳｉＯ2 −Ａｌ2 Ｏ3 −Ｂ2 Ｏ3 系ガラスとアルミナとの混合物、或は、ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとアルミナとの混合物、ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 系ガラスとアルミナとの混合物、コージェライト系結晶化ガラス等の８００〜１０００℃で焼成できる低温焼成セラミック材料を用いても良い。
【００１５】
各層のセラミック層１１ａ，１１ｂには、ビアホール１２が形成され、各ビアホール１２にビア導体１３ａ，１３ｂが充填されている。各層のビア導体１３ａ，１３ｂは、例えばＡｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ａｇ／Ａｕ等を主に含むＡｇ系導体ペースト、或は、Ａｕ系、Ｃｕ系等の低融点金属のペーストを用いて形成されている。
【００１６】
また、図３に示すように、基板表層に位置するセラミック層１１ａには、表層配線パターン１４がＡｇ系、Ａｕ系、Ｃｕ系等の低融点金属のペーストの印刷により形成され、基板内層に位置するセラミック層１１ｂには、内層配線パターン１５がＡｇ系、Ａｕ系、Ｃｕ系等の低融点金属のペーストの印刷により形成されている。ここで、基板表層とは、基板の上面層と下面層の両方又はいずれか一方を意味する（以下、同じ）。
【００１７】
本実施形態では、基板表層に位置するビア導体１３ａの表面部を機械加工で緻密化して緻密層１６（図１参照）を形成することで、該ビア導体１３ａの表面部のオープンポアを塞いで気密性を確保している。ビア導体１３ａの表面部を緻密化する機械加工としては、例えばブラスト処理（湿式、乾式のいずれでも可）、バフ研磨、ポリッシュ等を採用すれば良い。
【００１８】
更に、図２及び図３に示すように、基板表層に位置するビア導体１３ａのうちの少なくとも１つは、その下層のビア導体１３ｂに一直線状に接続している。
また、図２に示すように、基板表層のフリップチップ実装領域１７に位置するビア導体１３ａは、パッド１８として用いられる。このパッド１８は、図１（ａ）に示すように、ビア導体１３ａの表面部を機械加工で緻密化して緻密層１６を形成し、この緻密層１６の表面に、Ｎｉめっきを下地とするＡｕめっき（Ｎｉ／Ａｕめっき）１９を施して形成したものである。
【００１９】
以上説明した本実施形態によれば、基板表層に位置するビア導体１３ａの表面部を機械加工で緻密化して緻密層１６を形成したので、ビア導体１３ａの表面部の気密性を緻密層１６によって確保することができる。従って、ビア導体１３ａの表面に緻密なカバー導体を印刷せずに、ビア導体１３ａの表面部（緻密層１６）をめっき処理してパッド１８を形成しても、ビア導体１３ａの内部へのめっき液の浸入を防ぐことができる。これにより、ビア導体１３ａの表面に緻密なカバー導体を印刷する印刷工程が不要になると共に、緻密な導体ペーストが不要となり、製造コストを低減することができる。
【００２０】
しかも、パッド１８は、ビア導体１３ａの表面にＮｉ／Ａｕめっき１９を施すだけであるから、パッド１８の径をビア導体１３ａの径とほぼ同じ大きさの径にすることができて、パッド１８のピッチを従来よりも狭くすることができ、基板の小型化、高密度実装化の要求に十分に対応することができる。
【００２１】
尚、ビア導体１３ａを形成する金属の種類によっては、ビア導体１３ａの表面部をめっき処理せずに、そのままパッドとして用いるようにしても良いが、ビア導体１３ａをＡｇ系の導体により形成する場合は、Ａｇ系のビア導体１３ａに接合する半田中のＳｎがＡｇを溶解して接合強度が低下する現象（半田くわれ）を防止するために、本実施形態のように、Ａｇ系のビア導体１３ａの表面部をＮｉ／Ａｕめっき処理してパッド１８を形成するようにすると良い。このようにすれば、フリップチップ等の半田バンプに対する接続信頼性の高いパッド１８を形成することができる。
【００２２】
また、本実施形態のように、基板表層のビア導体１３ａの表面部のオープンポアを機械加工で塞いで気密性を確保すれば、図２、図３に示すように、基板表層のビア導体１３ａとその下層のビア導体１３ｂとを内層配線パターンを介さずに一直線状に接続しても、基板表層のビア導体１３ａから基板内部に湿気等が侵入することを防止することができる。これにより、従来（図４参照）のように上下のビア導体１３ａ，１３ｂの位置を横方向にずらす必要がなくなると共に、両者を接続する内層配線パターンを形成する配線スペースが不要となり、その分、基板サイズを小型化することができて、高密度実装化の要求に十分に対応することができる。
【００２３】
尚、本実施形態は、本発明を低温焼成セラミック多層基板に適用したものであるが、１５００℃以上で焼成するアルミナ等の高温焼成セラミック多層基板に本発明を適用しても良い。本発明を高温焼成セラミック多層基板に適用する場合には、セラミックと同時焼成するビア導体と内層配線パターン等をＭｏ、Ｗ等の高融点金属のペーストで形成すれば良い。
【００２４】
また、ビア導体１３ａの表面部のめっき処理は、Ｎｉ／Ａｕに限定されず、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ｐｄ、Ｃｕ／Ａｕ等を用いても、同様の効果を得ることができる。
【００２５】
【発明の効果】
以上の説明から明らかなように、本発明の請求項１によれば、基板表層に位置するビア導体の表面部を機械加工で緻密化して気密性を確保するようにしたので、ビア導体の表面に緻密なカバー導体を印刷せずに、ビア導体の表面部をめっき処理しても、ビア導体の内部へのめっき液の浸入を防ぐことができ、ビア導体の表面に緻密なカバー導体を印刷する印刷工程が不要になると共に、緻密な導体ペーストが不要となり、製造コストを低減することができる。
【００２６】
また、請求項２では、機械加工で緻密化したビア導体の表面部をめっき処理してパッドを形成したので、パッドの径をビア導体の径とほぼ同じ大きさの径にすることができて、パッドピッチを従来よりも狭くすることができ、基板の小型化、高密度実装化の要求に十分に対応することができる。
【００２７】
また、請求項３では、低温焼成セラミック基板において、ビア導体をＡｇ系の導体により形成し、その表面部を機械加工で緻密化してからめっき処理してパッドを形成するようにしたので、半田くわれを防止して、フリップチップ等の半田バンプとパッドとの接続信頼性を向上することができる。
【００２８】
また、請求項４では、機械加工で緻密化したビア導体のうちの少なくとも１つを、その下層のビア導体に一直線状に接続した構成としたので、気密性を確保しながら、ビア導体を直列配置することができ、その分、基板サイズを小型化することができて、高密度実装化の要求に十分に対応することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すもので、（ａ）はパッド部分の構造を示す拡大縦断面図、（ｂ）は基板表層のビア導体と表層配線パターンの接続構造を示す拡大縦断面図
【図２】セラミック多層基板のパッドの列に沿って切断した縦断面図
【図３】セラミック多層基板のビア導体の直列設計を示す縦断面図
【図４】従来のセラミック多層基板の縦断面図
【符号の説明】
１１ａ，１１ｂ…セラミック層（グリーンシート）、１２…ビアホール、１３ａ，１３ｂ…ビア導体、１４…表層配線パターン、１５…内層配線パターン、１６…緻密層、１７…フリップチップ実装領域、１８…パッド、１９…Ｎｉ／Ａｕめっき。
【図１】
0004686907.tif 000002
【図２】
0004686907.tif 000003
【図３】
0004686907.tif 000004
【図４】
0004686907.tif 000005