(57)【特許請求の範囲】
【請求項１】
各セルは複数のサブスキャン（ＦＳＣ，ＳＳＣ）による照明時間に対して照明され、各々は照明重みに関連する特定の継続時間を有し、サブスキャンは第１と第２のサブスキャン（ＦＳＣ，ＳＳＣ）として分配され、第１のサブスキャン（ＦＳＣ）はパネルの各ローに関してアドレスされ且つ第２のサブスキャン（ＳＳＣ）は少なくとも２つのローに関して同時にアドレスされる、複数のセルを有する表示装置上にビデオ画像を表示する方法であって、第２のサブスキャン（ＳＳＣ）は、表示される画像に従って変化する幾つかのローを有するローのグルーピングで同時にアドレスされることを特徴とする方法。
【請求項２】
全てのローに関して、ローをグルーピングする幾つかの可能な方法が評価され、且つ表示エラーを最小化するグルーピングが選択されることを特徴とする請求項１記載の方法。
【請求項３】
全てのローに関して、ローをグルーピングする幾つかの可能な方法が評価され、且つ最も多くのローを有する可能なグルーピングが選択されることを特徴とする請求項１又は２記載の方法。
【請求項４】
グルーピングは１，２，４又は、８つのローを含むことを特徴とする請求項１乃至３のうちのいずれか一項記載の方法。
【請求項５】
第１のサブスキャンに関連する照明重みは３の倍数であることを特徴とする請求項１乃至４のうちのいずれか一項記載の方法。
【請求項６】
各セルは複数のサブスキャン（ＦＳＣ，ＳＳＣ）によるグレイレベルに比例する時間の間の表示期間にわたって照明され、各サブスキャンは、ローが連続してアドレスされる間のアドレス時間を有する、ローとコラムに構成された複数のセルを有する表示装置であって、ロー毎のグルーピングをアドレスする手段（４０２）を有し、そのローの数は表示されるべき画像に従って変化することを特徴とする表示装置。
【請求項７】
ローをグルーピングする幾つかの可能な方法を評価する評価手段（５０２）を有することを特徴とする請求項６記載の装置。
【請求項８】
表示エラーを最小化するグルーピングを選択する選択手段（５０９，５１５，５２１，５２２，５２３）を有することを特徴とする請求項７記載の装置。
【請求項９】
最も多くのローを有する可能なグルーピングを選択するための選択手段（５２１，５２２，５２３）を有することを特徴とする請求項６記載の装置。
【請求項１０】
丸められたレベルの間で丸められたレベルが３の倍数である差を有するように、同時にアドレスされるグレイレベルを丸めるための丸め回路（５０１）を含むことを特徴とする請求項６乃至９のうちのいずれか一項記載の装置。
【請求項１１】
装置はプラズマディスプレイパネルであり、且つセルは放電セルであることを特徴とする請求項６乃至１０のうちのいずれか一項記載の装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネルのアドレス方法に関する。特に本発明は、別々のアドレッシングと維持を有するパネルの形式のグレーレベルの符号化に関する。
【０００２】
【従来の技術】
プラズマディスプレイパネル、以後ＰＤＰと呼ぶ、は平面の表示スクリーンである。ＰＤＰには２つの大きな群即ち、動作がＤＣタイプと動作がＡＣタイプがある。一般的には、ＰＤＰは隔離するタイル（又は、基板）を有し、各々が１つ又はそれ以上の電極の配列を担い、且つガスが充填された空間のそれらの間を画定する。タイルは前記アレイの電極間の交差を画定するために結合される。各電極の交差点は、ガス空間が対応する基本セルを画定し、ガス空間は部分的に障壁で区切られ、セルが活性化されたときにはその中で電気的放電が発生する。電気的放電は基本セル内でＵＶ線の放射を起こし、セルの壁面に配置された蛍光体はＵＶ線を可視光に変換する。
【０００３】
ＡＣタイプのＰＤＰでは、セルには２つの構造があり、１つマトリックス構造と呼ばれ、他はコプレナー（同一平面状の、ｃｏｐｌａｎａｒ）構造と呼ばれる。これらの構造は異なるが、基本セルの動作は実質的には同じである。各セルは、点火又は”オン”状態又は、消光又は”オフ”状態である。セルは、これらの状態を維持したい継続時間に亘って維持パルスと呼ばれる連続するパルスを送ることによりこれらの状態の１つを維持する。通常はアドレスパルスと呼ばれる大きなパルスを送ることにより、セルがオンされ又はアドレスされる。放電を使用することによりセル内の電荷をからにすることにより、セルはオフ又は、消光される。種々のグレーレベルを得るために、画像の表示期間にわたり、サブスキャン又は、サブフレームを使用してオン及びオフ状態の継続時間を変調することにより人間の目の積分原理が利用される。
【０００４】
各基本セルの時間的点火変調を達成することができるために、２つのいわゆる”アドレスモード”が主に使用される。最初のアドレスモードは、”表示の間のアドレッシング”（ＡＷＤ）と呼ばれ、セルの他のローを維持している間に各ローのセルがアドレスされ、アドレッシングはシフトしてロー毎に起こる。第２のアドレッシングモードは、”アドレッシングと表示の分離”（ＡＤＳ）と呼ばれ、３つの分離した期間中に、パネルの全セルのアドレッシング、維持、及び、消去よりなる。これらの２つのアドレッシングモードの更なる詳細に関しては、当業者は例えば、米国特許番号５，４２０，６０２及び／又は５，４４６，３４４を参照する。
【０００５】
図１は、画像を表示するＡＤＳモードの基本的な時分割を示す。画像の全表示時間Ｔｔｏｔは１６．６又は、２０ｍｓであり、国に依存する。表示時間中は、セル当り２５６のグレーレベルを可能とするために、８つのサブスキャンＳＢ１からＳＢ８が行われ、各サブスキャンは、値Ｔｏの倍数である照明時間Ｔｅｃ間に基本セルを”オン”又は、”オフ”することを可能とする。以後、照明重みをｐとし、ｐはＴｅｃ＝ｐ．Ｔｏのような整数に対応する。サブスキャンの全継続時間は、消去時間Ｔｅｆ、アドレス時間Ｔａ及び、各サブスキャンに特定の照明時間Ｔｅｃを有する。アドレス時間Ｔａは、１つのローのアドレスに対応する、基本時間Ｔａｅのｎ倍に分解される。最大グレーレベルに要する照明時間Ｔｅｃの合計は、最大照明時間Ｔｍａｘに等しいので、以下の式を得る。Ｔｔｏｔ＝ｍ．（Ｔｅｆ＋ｎ．Ｔａｅ）＋Ｔｍａｘ、ここでｍはサブスキャンの数を表す。図１は照明時間の２値の分解に対応する。
【０００６】
１つの問題は、グレーレベルが非常に近いがしかしその照明時間は関連しない、２つの近接する領域から生じる擬似輪郭の生成である。図１の例では、最悪の場合は、レベル１２７と１２８の間の遷移に対応する。これは、グレーレベル１２７は第１の７つのサブスキャンＳＢ１からＳＢ７の間の照明に対応し、一方、レベル１２８は８番目のサブスキャンに対応する。レベル１２７と１２８を有する互いに隣に位置されたスクリーンの２つの領域は、決して同時に照明されない。画像が静的で観測者の目がスクリーン上から離れないときには、（フリッカ効果が無視できるなら）比較的良く時間積分が起こり、そして、比較的近いグレーレベルを伴なう２つの領域が見える。一方、２つの領域がスクリーン上を移動するときに（又は、観測者の目が動くとき）は、積分時間スロットがスクリーン領域を変え、そして、特定の数のセルに対して１つの領域から他の領域へ移動する。逆に、レベル１２７の領域からレベル１２８の領域への目の積分時間スロットのシフトは積分効果を有し、それにより、１フレームの期間にわたってセルがオフされ、この結果、領域に暗い輪郭が現れる。逆にレベル１２８の領域からレベル１２７の領域へ目の積分時間スロットを移すと積分効果を有し、それにより、セルはフレームの継続時間に渡って照明され、この結果、領域に（暗い輪郭よりは知覚しにくい）明るい輪郭が現れる。ディスプレイが３つの（赤，緑，青）の基本セルで動作するときには、輪郭がカラーになるので、この現象は目立つ。
【０００７】
輪郭の現象は、切り替えられた照明重みが異なる時間的分配グループに対応するところでは、全てのレベルで遷移が発生する。大きな重みのスイッチングは、その大きさのために、低い重みのスイッチングよりも更に目立つ。結果の効果はスイッチされた重みとその位置に依存して多かれ少なかれ知覚され得る。このように、輪郭効果は、非常に離れているレベルでも発生し得る。（例えば、６３−１２８、しかし、非常に目に見えるレベル（又は、色）の遷移に対応するものよりも目にはあまり衝撃的でない）。
【０００８】
輪郭の問題を解決するために、１つの解決方法は、高い重み遷移の視覚効果を減少させるために、高い照明重みをばらばらにすることである。図２は１０個のサブスキャンが使用される解決方法を示し、それによりパネルの全体の明るさを減少する結果となる。最大照明時間Ｔｍａｘは、全画像表示時間の約３０％であり、そして、消去とアドレス時間は約７０％である。
【０００９】
１０個のサブスキャンの使用は、図２に示すように、擬似輪郭効果の完全な補償にはならず、且つサブスキャンの数の増加を要する。しかし、サブスキャンの数の増加は、輝度低下の問題を起こす。
【００１０】
この輝度の低下を上昇させるために、パネルの２つのローに共通にサブスキャンを使用することが知られており、それにより、実際の画像表示時間を減少することなしに、サブスキャンの総数を増加させることが可能である。図３は、低重みサブスキャン（重み１と２）が２つのローに共通な１１サブスキャンに亘った分配を示す。２つのローに共通なサブスキャンの使用は、これらのサブスキャンのアドレス時間を２つに分割する効果を有する。２つの共通なサブスキャンの使用は、一定の全体のアドレス時間を維持しながら、更なるサブスキャンの使用を可能とする。しかし、これは、低重みで、低解像度問題を発生する。
【００１１】
解像度の損失を修復し、且つ共通のサブスキャンを増加するために、１つの解決方法では、複数の表現のコードを使用する。図４は、１２のサブスキャン分配を示し、４つは２つの隣接ローに共通である。複数の表現は、グレーレベルの符号化には幾つかの方法があることに基づいている。２つの隣接グレーレベルの符号化は、できる限りエラーを最小化する符号化を使用することにより達成される。しかし、共通のサブスキャンの数が増加すると、更に解像度の損失がある。
【００１２】
欧州特許出願ＥＰ−Ａ−０９４５８４６は、複数の表現のコードの援助で幾つかのローの組の同時走査によるエラーを最小化する符号化システムを開示する。図５は、１４のサブスキャンに亘る符号化の例を示し、その表示時間は約１０サブスキャンに対応する。図５の例では、重み１，２，４，７，１３，１７，２５及び、３６の８つのサブスキャンが同時に２つのロー共通であり、重み５，１０，２０，３０，４０及び、４５の６つのサブスキャンは各ローに特定である。解像度エラーは２つの隣接グレーレベル間の差を丸めることにより最小化され、エラーは常に±１に等しい。
【００１３】
図５に示す符号化は、共通のサブスキャンの数が非常に高いので、理想的に見える。しかし、多くのサブスキャンの使用により符号化差エラーが起こる。図５の例では、各ローに特定のサブスキャンに関連する重みの合計は、１５０等しい。これは、２つの隣接セルが同時にアドレスされ且つグレーレベル間の差が１５０よりも大きいときには、エラーは表示中に出現し、ビデオ画像のドットの１％で平均して発生することを意味する。
【００１４】
【発明が解決しようとする課題】
本発明の目的は、幾つかのローに共通なサブスキャンを使用して、サブスキャンの数の増加により、輪郭の問題を減少することを可能とし、それにより同時に走査されるセルのグレーレベルの間の差を修復する、グレースケールの符号化のためのシステムを提供することである。
【００１５】
【課題を解決するための手段】
本発明は、各セルは複数のサブスキャンによる照明時間に対して照明され、各々は照明重みに関連する特定の継続時間を有し、サブスキャンは第１と第２のサブスキャンとして分配され、第１のサブスキャンはパネルの各ローに関して同時にアドレスされ且つ第２のサブスキャンは少なくとも２つのローに関してアドレスされる、複数のセルを有する表示装置上にビデオ画像を表示する方法である。第２のサブスキャンは、表示される画像に従って変化する幾つかのローを有するローのグルーピングで同時にアドレスされる。
【００１６】
高画像品質を得るために、ローをグルーピングする幾つかの可能な方法が評価され、そして、表示エラーを最小化するグルーピングが選択される。
【００１７】
アドレス時間を減少するために、ローをグルーピングする幾つかの可能な方法が評価され、最も多くのローを有する可能なグルーピングが選択される。
【００１８】
そのような方法で、丸めエラーを最小化するために、第１のサブスキャンに関連する照明重みは、３の倍数である。
【００１９】
本発明は、各セルは複数のサブスキャンによるグレイレベルに比例する時間の間の表示期間にわたって照明され、各サブスキャンは、ローが連続してアドレスされる間のアドレス時間を有する、ローとコラムに構成された複数のセルを有する表示装置であって、ロー毎のグルーピングをアドレスする手段を有し、そのローの数は表示されるべき画像に従って変化することを特徴とする表示装置にも関する。
【００２０】
特に、表示装置は複数の放電セルを有するプラズマディスプレイパネルである。
【００２１】
【発明の実施の形態】
本発明は、図を参照して以下の詳細な説明を読めば更なる特徴と優位点が更に明らかに理解されよう。
【００２２】
表現の理由から、サブスキャンの時間分配は、図１から６に示されているが、暗示的な割合を使用し、これは実際の線形スケールとは対応しない。
【００２３】
図６は本発明に従った好適な時間分配を示す。この時間分配は、各ローに特定の第１のサブスキャンＦＳＣを有し、ここにスクリーンの各セルをアドレスすることを可能とする。好適な例では、６つの第１のサブスキャンＦＳＣが使用され、それぞれの照明重みは３,６,１２,２１,３３、及び、４８が関連している。そのような選択は２５５グレーレベルに亘って最大サ１２３を有することを可能とする。第２のサブスキャンＳＳＣは、ローグループによりローをアドレスすることを可能とする。それぞれの重みが１，２，４，８，１６，２８，３５及び、３８の８つの第２のサブスキャンＳＳＣがある。
【００２４】
サブスキャンをどのように符号化するかを説明する前に、従来のビデオ画像に対応する同じ画像１００を示す図７と８を使用して、採用されている原理を説明するのが適切である。
【００２５】
例えば、画像１００は、白い点線１０３を有する無煙炭の道１０２が続く、暗い緑のフィールドのシーンである。画像の上方部分は、木１０５によりさえぎられる明るい青空１０４である。家の集まり１０６は、地平線１０７上にある。
【００２６】
画像１００は、例えば、図５の時間分配に対応する２つの同時のローをアドレスすることにより、既知の技術により符号化され、約１％の画像のドットは同時にアドレスされるドット間の最大差によるエラーを含む。画像の形式により、エラーレートは０から５％の間で変化する。照明重みの分配もエラーレートに影響する。図５の例は、同時にアドレスされるセルのグレーレベル間の１５０の最大差が可能である。この最大差が例えば１００へ減少されると、画像により１から２％の間で、エラーレートは僅かに増加するようにみえる。一方、エラーレートをかなり減少するためにこの最大差が増加される場合には、同時アドレッシングにより与えられる利益は失われる。
【００２７】
さらに詳細な画像の分析では、最大差によるエラーは、主に画像の高コントラスト点で局部的であるが、しかし、これらは水平又は、垂直ラインである。最大差１５０で符号化された画像１００の場合には、一方では、エラーは、家の集まり１０６と道１０２と破線１０３の間の水平遷移の領域に多く集中しており、他方では、水平線に沿って、木１０５の輪郭に渡って、（遷移が水平でない場合には）道１０２と破線１０３の間の境界に沿って、及び、道１０２とフィールド１０１の間に分布している。最大差が減少すると、エラーは更に強くなるがしかし、同じ位置に局部化されて残る。最大差が大きく減少すると、新たなエラーが出現する。
【００２８】
エラーがローのエラーとして見なされる場合には、種々の領域を識別できる。スクリーンの上方の右に配置された領域１１０は、色がほぼ同じなので、隣接グレーレベル間の差が少ないエラーフリーローに対応する。領域１１０の下に位置する領域１１１は、幾つかのローの組に幾つか（１から３）のエラーを有する。全体の画像はこのように分解される。非制限的な例として、領域１１３と１１４は高エラーレートであり、エラーフリー領域１１５と領域１１６は低いエラーレートを有する。
【００２９】
本発明により採用されている原理は、エラーレートが高いときにはロー毎にアドレスすることを可能とし、エラーレートが低いときには大きなローグループによりアドレッシングを行うために、これらのエラー分布特性を使用する。これは、例えば、領域１１０のエラーフリーローは非常に似た色を有するので、その各コンポーネント（赤，緑，青）は、全体の領域１１０内でグレーレベルが最大で５０変わるように見える。この領域１１０の全てのローを同時に僅かなエラーを有することなしに同時にアドレスすることが可能であり、そして、アドレス時間の節約は高エラーレートを有するロー毎にアドレスされる領域１１２へ転送される。
【００３０】
本発明の実行は、本発明の全体的な原理を記述するアルゴリズムの助けで明確に理解されよう。図９のアルゴリズムは、例えば、８−ローグループごとのようなローグループごとに評価を行う、第１ステップ２０１を有する。１／２／４又は、８ローのグルーピングが可能である。画像の全グループに対する評価は、当業者の選択により、同時に又は、各グループが連続して行われる。第１のステップの最後では、各ローグループ毎に、画像の最適化された符号化の計画が存在する。第１ステップ２０１を、図１０を用いて更に詳細に説明する。
【００３１】
第２のステップ２０２中に、画像の最適化された符号化に必要なアドレス時間が、計算される。これは相対時間計算に制限される。即ちアドレッシング動作の数の計算が行われる。
【００３２】
テスト２０３は、計算されたアドレス時間と、例えば、２つの連続するローを共通な走査に要するアドレス時間に等しい、最大許容アドレス時間ＴＭＡＸを比較する。アドレス時間が時間ＴＭＡＸより小さいか又は等しい場合には、第３ステップ２０４で、最適化された符号化計画に従って符号化が起こる。アドレス時間が時間ＴＭＡＸより大きい場合には、符号化は第４ステップ２０５中に２−ローグループ毎に行われる。
【００３３】
変形として、第４ステップ２０５の代わりに、最適符号化制限を減少し且つステップ１でアルゴリズムを再スタートする目的の第５ステップ２０６を実行することも可能である。この解決方法は、主な欠点としては、現時点では満足に実行が可能でない非常に長い計算時間を有する。
【００３４】
図１０は、種々の可能なグルーピングに従った８−ローグループの符号化を評価するために採用された連続するステップを示す。
【００３５】
図６から分かるように、適用される符号化に許されるのは符号化されるべき３の倍数のみであり、宿命的に符号化エラーを必要とする。第１ステップ３０１中は、適用される符号化グルーピングが何でも、符号化エラーを最小化するために、全体のローの値の丸めが行われる。丸めは同じコラムに対応する８つのグレーレベルＧＬ１からＧＬ８になされる。好適な解決方法は、全グレーレベルの３の乗余をとる。乗余３、０，１，又は、２の最も使用されるものが決定される。最も使用される３の乗余に対応するグレーレベルが変更されずに残り、値１が他のグレーレベルに加算又は、減算されそれにより３の乗余は最も使用される乗余と等しくなる。このように、行われる動作は、グレーレベルＧＬ１からＧＬ８を値Ｖ１からＶ８へ変換し、その間の差は常に３の倍数である。
【００３６】
第２ステップ３０２では、全ての可能なグループから最大値と最小値を抜き出す。可能なグループは、Ｖ１とＶ２，Ｖ３とＶ４，Ｖ５とＶ６，Ｖ７とＶ８，４つ組み（又は、４つ組み）の、Ｖ１からＶ４と、Ｖ５からＶ８及び、８つ組み（又は、８つ組み）のＶ１からＶ８である。
【００３７】
ステップ３０３で、最大値と最小値の差は各グループ毎に計算される。ステップ３０４中に、差は、選択された時間分配により許可される最大差に対応するしきい値Ｓと、比較される。例えば、図６の時間分配が使用されるときには、Ｓは１２３に等しい。
【００３８】
比較の結果はステップ３０５で累積される。累積はローの全長に亘って起こる。累積は各グルーピングのエラーの数を数えることによりローのグルーピングのいくつかの可能な方法を評価することを可能とする。数えるられたエラーの数は所定のローのグループピングで少なくとも１つのエラーを有するコラムの数に対応する。
【００３９】
ステップ３０６で、結果の累積に従って符号化が選択される。最大の最適化は、最大のサイズのグループの可能性を維持することよりなリ、ローの全長にわたってエラーがないことを可能とする。走査時間は所望の走査時間よりも非常に長いので、エラーのないことを有することよりなる制約は、すべての画像で達成できない。２つのロー以上よりなるグルーピングのエラーが受け入れられる場合には、視覚効果は、非常に望ましくない。一方、例えば、１つ又は２つのエラーのようにエラーが少ない場合には、２つのローごとのグルーピングは許可され、ビデオ画像のほとんど完全な符号化を可能としながら、画像は２つのローのグループによるアドレッシングに亘って改善さる。
【００４０】
図９のフローチャートの中で制約減少ステップが使用される場合には、制約の減少は、２−ローグループ毎に許可されたエラーの数を増加することに対応する。
【００４１】
グルーピングの選択に関しては、幾つかの可能性が考えられる。記述の残りでは、グルーピングの２つの例が指示により提示される。
【００４２】
図１１は、本発明に従った回路４００の説明的な例を示す。計算時間の理由により、各グループの評価は、各グループの符号化と同時に起こり、使用されるべき符号化の選択は符号化後になされる。
【００４３】
回路４００は、２つのローに亘って符号化するための回路４０１と、可変サイズのグループピングに亘って符号化する回路４０２を有し、それらの回路は各々が、８つのグレーレベルＧＬ１からＧＬ８を並列に受け、グレーレベルＧＬ１からＧＬ８は８つの隣接ローとコラム電極の交差点に配置されたセルに対応する。２つのローに亘って符号化するための回路４０１は、出力として、グレーレベルＧＬ１からＧＬ８を表示するために行われるべきか又は行われるべきでないサブスキャンに対応する８つのワードを出す。
【００４４】
可変サイズのグループピングに亘って符号化する回路４０２は、８つの出力上に、グレーレベルＧＬ１からＧＬ８を表示するために行われるべきか又は行われるべきでないサブスキャンに対応する８つのワードを出し、１つの出力に８−ローグループに対して処理されたローグルーピングの数を表す情報アイテムＮｂを出す。
【００４５】
回路４００は、２つの遅延回路４０３と４０４を有し、それらは２つの符号化回路４０１と４０２の出力へ接続されている。これらの遅延回路４０３と４０４は例えば、ＦＩＦＯタイプのバッファメモリであり完全な画像を蓄積することを可能とし、どちらかの符号化が最終的に選択されることが決定されるまで符号化の結果を蓄積することができる。
【００４６】
アキュムレータ回路４０５は、一方の入力に、８−ローグループに対して処理されたローグルーピングの数を表す情報アイテムＮｂを受ける。アキュムレータ回路４０５は、出力に出すことができるようにするために、全ての画像の８−ローグループに対応する情報アイテムＮｂを加算し、各画像に対して、全数Ｎｔのグルーピングがなされる。
【００４７】
比較回路４０６は、全数Ｎｔを受け、しきい値と比較し、そして、選択されたビットＣをマルチプレクサ４０７へ送る。グループピングの数がプラズマディスプレイパネルのローの数の半分よりも大きい場合には、マルチプレクサ４０７により出力される８ワードＰ１からＰ８が、２−ローグループ毎の符号化に対応する。
【００４８】
可変サイズのグループピングに亘って符号化する回路４０２の第１の例を図１２に示す。
【００４９】
計算回路５０１は、８グレーレベルＧＬ１からＧＬ８を受け、丸められた値Ｖ１からＶ８へ変換する。変換は、３の剰余を計算することにより行われ、例えば、ルックアップテーブルを使用して行われ、そして、例えば、比較器とカウンタを使用して、最も多く表された３の剰余が決定され、それが丸められた剰余となる。丸められた値Ｖ１からＶ８を得るために、最も多く表された３の剰余に対応しないグレーレベルへ１を加算し、又は、グレーレベルから１を減算する。
【００５０】
例えば、グレーレベルがＧＬ１＝８５、ＧＬ２＝９６、ＧＬ３＝９８、ＧＬ４＝１１８、ＧＬ５＝８７、ＧＬ６＝１３０、ＧＬ７＝８８及び、ＧＬ８＝９１の場合には、以下の値が得られる。３の剰余ＧＬ１＝１、３の剰余ＧＬ２＝０、３の剰余ＧＬ３＝２、３の剰余ＧＬ４＝１、３の剰余ＧＬ５＝０、３の剰余ＧＬ６＝１、３の剰余ＧＬ７＝１及び、３の剰余ＧＬ８＝１である。最も多く表された３の剰余は値１であり、０に等しい３の剰余に関連するグレーレベルに１が加算され、そして、２に等しい３の剰余に関連するグレーレベルから１が減算される。
以下のＶ１＝８５、Ｖ２＝９７、Ｖ３＝９７、Ｖ４＝１１８、Ｖ５＝８８、Ｖ６＝１３０、Ｖ７＝８８及び、Ｖ８＝９１が得られる。
【００５１】
評価回路５０２は、８値Ｖ１からＶ８から、種々の可能なグルーピングから極値を抽出し、そして、各グループについて、最大値と最小値間の差を計算する。差は、しきい値と比較され、そして、ローの全長に亘って蓄積される。種々の機能を生成するために、当業者は、例えば、抽出回路５０３、減算回路５０４、比較回路５０５、累積スイッチ５０６及び、除算回路５０７を含む、図１２に示す回路を生成する。
【００５２】
抽出回路５０３は、２つの入力と２つの出力を使用する。出力の１つは、２つの入力の最大値を出力し、他の出力は２つの入力の最小値を出力する。抽出回路５０３は、かく可能なグルーピング最大値と最小値を出力するために、カスケードに即ち、ペアＶ１−Ｖ２，Ｖ３−Ｖ４，Ｖ５−Ｖ６，Ｖ７−Ｖ８，４つ組みＶ１からＶ４と、Ｖ５からＶ８、８つ組みＶ１からＶ８に、接続される。減算回路５０４は、各グルーピングの最大値と最小値の間の差をとるために配置され、そして、各グルーピングの最大差を比較回路５０５へ送る。比較回路５０５は、それらをしきい値Ｓと比較し、そして、考慮される各グルーピングに対して、最大差がＳよりも大きいか否かを示す。累積スイッチ５０６は、例えば、双安定スイッチ（ＲＳ−タイプスイッチ）であり、その１つの入力は比較回路５０５の出力へ接続され、そして、他の入力(図示していない)はローの開始でスイッチをリセットするために働く。少なくとも１つのエラーがローで生成されたときには、累積スイッチの出力は、ローの最後に来た時に、それを知ることを可能とする。
【００５３】
除算回路５０７は、エラーを許すことが望まれるなら、比較回路５０５と累積スイッチ５０６の間に配置され得る。除算回路５０７は、例えば、おそらくプログラマブルカウンタであり、そのキャリー出力は、除算回路５０７に接続されている。ｎごとの１つのカウンタは、スイッチにより受信されたパルス数をｎで割る効果を有し、これは、スイッチにｎ次のエラーのみを示す効果を有する。好適な実施例では、除算回路５０７は、欠陥点をローの数へ制限するために、ｎ＝３の２−ローグルーピングに対してのみ使用され、それにより０．２％以下のエラーレートを表す。
【００５４】
選択回路５０９は、累積スイッチ５０６の出力に接続され、そして、例えば、組合せ論理回路を使用して、どのタイプのグルーピングが使用できるかを決定する。この例では、選択は８−ローグループ全体に関して行われる。８−ローグループにエラーが無い場合には、８つのローを同時に走査する符号化に対応するビットが活性化される。８−ローグルーピング関して少なくとも１つのエラーがある場合には、且つ４−ローグルーピングにエラーが無い場合には、４−ローグルーピングにより同時に走査する符号化に対応するビットが活性化される。４−ローグルーピングの１つ関して少なくとも１つのエラーがある場合には、且つ２−ローグルーピングに最大で２つのエラーがある場合には、２−ローグルーピングにより同時に走査する符号化に対応するビットが活性化される。２−ローグルーピングの１つ関して少なくとも３つのエラーがある場合には、個々の走査での符号化に対応するビットが活性化される。選択回路５０９は、グルーピング選択に対応する４つのビットを蓄積しそして、それらをバスに出力する。４つのビットは情報アイテムＮｂに対応する。
【００５５】
ＦＩＦＯ（ファーストインファーストアウト）タイプのバッファ回路５１０が、Ｖ１からＶ８を遅延させるために、計算回路５０１の出力に配置される。このように導入された遅延は、符号化選択を評価する時間と等しく、符号化に要する時間より少ない。バッファ回路５１０は、遅延された値Ｖ１’からＶ８’を出力に出力する。
【００５６】
４つの符号化回路５１１から５１４は、バッファ回路５１０の出力に接続される。これらの４つの符号化回路５１１から５１４は、種々の可能な符号化を行うために、並列して動作する。第１の符号化回路５１１は、ロー毎に符号化する。第２の符号化回路５１２は、２−ローグループ毎に符号化する。第３の符号化回路５１３は、４−ローグループ毎に符号化する。第４の符号化回路５１４は、８−ローグループ毎に符号化する。符号化回路は、例えば、既知の技術に従ってルックアップテーブルの助けで生成される。
【００５７】
例えば、第１の符号化回路５１１は、８つのルックアップテーブルからなリ、各々は１つの遅延された値Ｖ１’からＶ８’を受ける。前記テーブルの各々は、その出力に、前記値を表すのに使用されるサブスキャンに対応するワードを出力する。他の符号化回路５１２から５１４は、遅延された値Ｖ１’からＶ８’を特定の値へと、グルーピングに共通な値へ変換し、そして、第１のルックアップテーブルで共通の値を符号化し、そして、第２のルックアップテーブルで特定の値を符号化し、結果は符号化されるべき値を表すのに使用されるサブスキャンに対応するワードを得るために、結合される。
【００５８】
マルチプレックス回路５１５は、符号化回路５１１から５１４の出力の中から情報アイテムＮｂに従って、符号化回路５１１から５１４の１つの出力を選択する。選択を行うために、符号化回路５１１から５１４の出力信号は完全に同期されることが推薦される。
【００５９】
この例の１つの制限は、８−ローグループは同じサイズのグルーピングで符号化されるということにある。このように、例えば、グレーレベルＧＬ１とＧＬ２に対応するペアの、ローのペアに高エラーレートが計数されたなら、レベルＧＬ１とＧＬ２に対応するペアにエラーが観測されず、且つ４つ組みＧＬ５からＧＬ８にエラーが観測されなくても、８つのローは個々に符号化される。
【００６０】
更にグルーピングの選択を徐々に行うために、図１３に、可変サイズのグルーピングの符号化を行う第２の実施例の回路４０２を示す。図１２と同一の参照記号を付した構成要素は同一の構成要素を示す。符号化回路５１１から５１３は、表現の理由から、小サイズの機能要素に分解されている。当業者は、この分解は、基本的な変更なしにこれらの符号化回路の資源の分配にに対応することは容易く理解されよう。
【００６１】
図１３の回路は、図１２の回路と、ローグルーピングの選択が異なり、これにより、選択回路５０９とマルチプレックス回路５１５が省略できる。
【００６２】
レジスタ５２０は、各ローの最後で、ローを、ペアで、４つ組みで又は、８つ組みで符号化できるか否かを示す、ビットを蓄積するために評価回路の出力に接続されている。レジスタ５２０は、その出力で、ローの符号化中を通して蓄積された信号を出力する。
【００６３】
第１のマルチプレクサ５２１は、ローのペアに関連するレジスタ５２０からの信号に従って、第１と第２の符号化回路５１１と５１２による出力として、ペアによりローを選択する。このように、例えば、グレーレベルＧＬ１とＧＬ２に関連するペア１信号のような、１つのペアに関連する信号が、エラーの数がローの長さに渡って２つよりも大きいことを示す場合には、ペアに対応するマルチプレクサ５２１は、第１の符号化回路５１１により出力されたローに独立な符号化を選択する。一方、例えば、グレーレベルＧＬ３とＧＬ４に関連するペア２信号のような、１つのペアに関連する信号が、エラーの数がローの長さに亘って２つよりも小さいか等しいことを示す場合には、ペアに対応するマルチプレクサ５２１は、第２の符号化回路５１２により出力された２−ローグループごとの符号化を選択する。
【００６４】
一方、第２のマルチプレクサ５２２は、４つ組みに関連するレジスタ５２０からの信号に従って、第３の符号化回路５１３による出力としてそして、他方、第１のマルチプレクサ５２１による出力として、４ごとのローによる符号化を選択する。このように、例えば、グレーレベルＧＬ１からＧＬ４に関連する４つ組み１信号のような４つ組みに関連する信号が、ローの長さに渡って少なくとも１つのエラーがあることを示す場合には、４つ組みに対応するマルチプレクサ５２２は、第１のマルチプレクサ５２１からの符号化を選択する。一方、例えば、グレーレベルＧＬ５からＧＬ８に関連する４つ組み２信号のような４つ組みに関連する信号が、ローの長さに渡ってエラーがないことを示す場合には、４つ組みに対応するマルチプレクサ５２２は、第３の符号化回路５１３からの４−ローグループ毎の符号化を選択する。
【００６５】
第３のマルチプレクサ５２３は、一方、第４の符号化回路５１４の出力として及び他方、８つ組みに関連するレジスタ５２０からの信号に従って５２２による出力として、８つごとのローを選択する。このように、例えば、グレーレベルＧＬ１からＧＬ８に関連する８つ組み信号のような８つ組み関連する信号が、ローの長さに渡って少なくとも１つのエラーがあることを示す場合には、マルチプレクサ５２３は、第２のマルチプレクサ５２２からの符号化を選択する。他方、例えば、グレーレベルＧＬ１からＧＬ８に関連する８つ組み信号のような８つ組み関連する信号が、ローの長さに亘ってエラーのがないことを示す場合には、マルチプレクサ５２３は、第４の符号化回路５１４からの８−ローグループ毎の符号化を選択する。
【００６６】
そのような装置では、高エラー密度が８つのうちの２つのロー、例えば、グレーレベルＧＬ１とＧＬ２に関連するローにのみある場合には、これらの２つのローは、個々に符号化され、例えば、グレーレベルＧＬ３とＧＬ４に関連するペアのような同じ４つ組みのローのペアは、共通のサブスキャンで符号化され、例えば、グレーレベルＧＬ５からＧＬ８に関連する４つ組みのような他のローも共通のサブスキャンで符号化される。共通のサブスキャンは、ここで、ゼロエラーレートのローグループの４つのアドレッシングの主要部を構成する。
【００６７】
回路４０２は計算回路５２４を有し、レジスタ５２０からの７つの信号を受け、それを、幾つかのローグループＮｂへ変換する。計算回路５２４は例えば、組合せ論理回路を使用して生成される。
【００６８】
当業者には、本発明は、記述された例には制限されないことは理解されよう。本発明は、例えば、１６又は３２ローのような大きなサイズのローグループに適用できる。また、本発明は、図６に示す以外の時間操作分配にも適用でき、幾つかのローに共通なサブスキャンの重みの合計は１２４と異なる。
【００６９】
記述では、２−ローグルーピング当り２つのエラーを有することが許されるが、しかし、この数は画像品質と符号化の容易さの妥協であることが明らかである。当業者は、所望の画像品質によって、いくつのエラーも許容できる。当業者は、短いアドレス時間から画像品質の損害への利益を望むなら、４−ロー又は、８−ローグルーピングに関するエラーも許容できる。
【００７０】
記述はプラズマディスプレイパネルに関する。本発明は、マトリクスアドレッシングシステムを使用するオン／オフに基づく基本セル動作を使用する他の形式のディスプレイパネルにも使用できる。
【００７１】
【発明の効果】
本発明により、幾つかのローに共通なサブスキャンを使用して、サブスキャンの数の増加により、輪郭の問題を減少することを可能とし、それにより同時に走査されるセルのグレーレベルの間の差を修復する、グレースケールの符号化のためのシステムを提供できる。
【図面の簡単な説明】
【図１】従来技術による時間セル照明分配を示す図である。
【図２】従来技術による時間セル照明分配を示す図である。
【図３】従来技術による時間セル照明分配を示す図である。
【図４】従来技術による時間セル照明分配を示す図である。
【図５】従来技術による時間セル照明分配を示す図である。
【図６】本発明による時間分配を示す図である。
【図７】表示されるべき画像を示す図である。
【図８】同じ画像を示し、本発明に従って、使用される走査をばらばらにすることを表す図である。
【図９】本発明で採用されているアルゴリズムを示す図である。
【図１０】本発明で採用されているアルゴリズムを示す図である。
【図１１】本発明を実行する符号化回路の例を示す図である。
【図１２】本発明を実行する符号化回路の例を示す図である。
【図１３】本発明を実行する符号化回路の例を示す図である。
【符号の説明】
１００  画像
１０４  明るい青空
１０６  家の集まり
１１５、１１６  エラーフリー領域
４００、４０１，４０２  回路
４０３  遅延回路
４０５  アキュムレータ回路
４０６  比較回路
４０７  マルチプレクサ
５０１  計算回路
５０３  抽出回路
５０４  減算回路
５０５  比較回路
５０６  累積スイッチ
５０７  除算回路
５０９  選択回路
５１０  バッファ回路
５１１  第１の符号化回路
５１２  第２の符号化回路
５１３  第３の符号化回路
５１４  第４の符号化回路
５１５  マルチプレックス回路
５２０  レジスタ
５２１  第１のマルチプレクサ
５２２  第２のマルチプレクサ
５２３  第３のマルチプレクサ
５２４  計算回路
【図１】
0004674963.tif 000002
【図２】
0004674963.tif 000003
【図３】
0004674963.tif 000004
【図４】
0004674963.tif 000005
【図５】
0004674963.tif 000006
【図６】
0004674963.tif 000007
【図７】
0004674963.tif 000008
【図８】
0004674963.tif 000009
【図９】
0004674963.tif 000010
【図１０】
0004674963.tif 000011
【図１１】
0004674963.tif 000012
【図１２】
0004674963.tif 000013
【図１３】
0004674963.tif 000014