(57)【特許請求の範囲】
【請求項１】
供給される第１のサンプル数の画像信号から第２のサンプル数の画像信号への画像フォーマット変換を行う画像サンプル数変換装置において、
前記第１のサンプル数の画像信号を、前記第１のサンプル数の整数倍である第３のサンプル数の画像信号へ、前記第１のサンプル数の画像信号の周波数帯域において平坦な周波数特性を有する変換比固定の補間フィルタにより変換する第１の画像サンプル数変換手段と、
前記第１の画像サンプル数変換手段で得た第３のサンプル数の画像信号を、前記第２のサンプル数の画像信号へ、前記第１のサンプル数の画像信号の周波数帯域において比較的平坦な周波数特性を有する可変線形補間フィルタにより変換する第２の画像サンプル数変換手段とを有して構成したことを特徴とする画像サンプル数変換装置。
【請求項２】
供給される第１のサンプル数の画像信号から第２のサンプル数の画像信号への画像フォーマット変換を行う画像サンプル数変換方法において、
前記第１のサンプル数の画像信号を、前記第１のサンプル数の整数倍である第３のサンプル数の画像信号へ、前記第１のサンプル数の画像信号の周波数帯域において平坦な周波数特性を有する変換比固定の補間フィルタにより変換し、
前記第３のサンプル数の画像信号を、前記第１のサンプル数の画像信号の周波数帯域において比較的平坦な周波数特性を有する可変線形補間フィルタにより変換することにより、前記第２のサンプル数の画像信号を得ることを特徴とする画像サンプル数変換方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
画像信号を伝送、蓄積、表示する際に、画像信号を異なった画像フォーマットの画像信号に変換するもので、特に画像の垂直及び水平のサンプル数を任意に変換するものに関する。
【０００２】
【従来の技術】
＜画像フォーマット変換＞
動画像信号は、走査線数、走査線構造、画像レート、水平画素数、画像アスペクト比などにより、何種類かのフォーマットが規格として存在する。
それらの動画像における例を表１に「ディジタル動画像フォーマット」として示す。
これらの画像フォーマット間で変換を行う際に走査線数の変換、水平サンプル数の変換が行われる。垂直サンプル数、すなわち走査線数は、現行ＴＶの４８０本とＨＤＴＶの７２０本や１０８０本がある。水平サンプル数は７２０画素の他に１２８０画素や１９２０画素がある。
なお、画像アスペクト比として、１６：９と４：３が存在するので、変換はそれを考慮する必要がある。
【０００３】
【表１】
0004688249.tif 000002
【０００４】
静止画像では画像のサンプル数は比較的自由であるが、ディジタルスチルカメラで撮像された画像は、コンピュータディスプレイの解像度に合わせて、ＶＧＡ(６４０×４８０画素)、ＳＶＧＡ（８００×６００画素）、ＸＧＡ（１０２４×７６８画素）、ＳＸＧＡ（１２８０×１０２４画素）などが存在し、それぞれの間で変換する必要がある。
【０００５】
一方、画像を編集や加工する場合、またフォーマット変換においても単純な変換でなく、変換時に画枠の大きさを調整する場合は、固定的な変換比ではなく任意の変換比で画像サンプル数を変換する必要がある。
【０００６】
＜従来の画像サンプル数変換装置＞
図４は、サンプル数を少なくする場合の従来の画像サンプル数変換装置の構成例を示したものである。
この従来の画像サンプル数変換装置は、バッファ５、高次可変フィルタ４１、間引き器４２、係数メモリ４３、及び係数制御器４４より構成されている。
変換はリサンプル処理によるが、具体的には画素毎に係数が可変であるディジタルフィルタにより変換後のサンプル点に相当する画素を形成し、必要な画素のみを取り出している。
【０００７】
画像入力端子１から供給された画像信号は、高次可変フィルタ４１で変換後の画素値が形成される。
高次可変フィルタ４１は図５に示されるように、遅延素子５１〜５６、乗算器６０〜６６、及び加算器６８より構成されているもので、係数が画素毎に更新出来るディジタルフィルタである。
入力信号は遅延素子５１と乗算器と６０に供給され、遅延素子５１〜５６で遅延させられた画像信号は、乗算器６１〜６６に夫々供給される。
この遅延はリサンプルが水平方向の場合は１画素遅延であり、垂直方向の場合には１ライン遅延となる。
乗算器６０〜６６は図４の係数メモリ４３から与えられるフィルタタップ係数ｋ０〜ｋ６を夫々乗じる。
【０００８】
乗算結果である出力は加算器６８ですべてが加算されて、変換後のサンプル値として出力される。
高次可変フィルタ４１は、次数が高いほど、すなわち、多くのフィルタタップを有しているものほど周波数特性は良くなる。周波数特性が良くなると解像度が保持され、折返し歪み成分が抑圧された良好な画質となる。
【０００９】
図４で高次可変フィルタ４１は入力に同期して処理される。この場合、出力サンプル数は必要のないサンプルも含まれて入力と同数にされている。不要なサンプルは、間引き器４２で間引かれて除去され、不連続となるのでそれを解消するためにバッファ５に供給される。
バッファ５は有効なサンプルのみを保持し、変換後のサンプルクロックで読み出して一定速度の信号を出力する。
【００１０】
高次可変フィルタ４１で使われるディジタルフィルタは、入力画像のサンプル位置と出力画像のサンプル位置に応じて係数が更新される。係数は係数メモリ４３に格納されており、係数制御器４４からの選択情報で出力される係数が選択される。
係数制御器４４は、変換比情報入力端子９より供給されるサンプル数の変換比に応じて、係数メモリ４３から出力される係数を制御する。
間引き器４２は、変換比情報入力端子９より供給されるサンプル数の変換比に応じて間引き器４２の間引き率を制御する。
【００１１】
一方、サンプル数を多くする場合のサンプル数変換装置は、図４と構成が異なる。
高次可変フィルタ４１で遅延素子５０〜５６は入力に同期するが、乗算器６０〜６７以降は出力に同期して処理される。
この場合、間引き器４２及びバッファ５は必要でなくなるが、高次可変フィルタ４１の入力部と出力部が異なったクロックで動作することになるので、回路構成はより複雑になる。
【００１２】
【発明が解決しようとする課題】
従来の画像サンプル数変換装置は、良好な変換画質を得ようとすると高次のディジタルフィルタを用いる必要がある。
この場合、多くの乗算器が必要となり、係数の精度も必要になるので、高い演算精度も要求される。
サンプル数の比率を任意に設定しようとした場合、係数を変更する必要があるので、回路規模が大きくなってしまう。
ソフトウエア処理で実現するには多くの処理時間を要することになる。また、拡大と縮小で回路構成を変える必要がある。
【００１３】
本発明は以上の点に着目してなされたものであり、入力画像を変換比固定の補間フィルタで整数倍のサンプル数の画像に変換し、その変換した画像を次数の低い可変フィルタで任意のサンプル数の画像に変換することにより、少ない回路量、少ない処理時間で良好な周波数特性の変換画像を得ることを目的とする。
【００１４】
【課題を解決するための手段】
そこで、本発明は、上記課題を解決するために以下の装置及び方法を提供するものである。
（１）供給される第１のサンプル数の画像信号から第２のサンプル数の画像信号への画像フォーマット変換を行う画像サンプル数変換装置において、
前記第１のサンプル数の画像信号を、前記第１のサンプル数の整数倍である第３のサンプル数の画像信号へ、前記第１のサンプル数の画像信号の周波数帯域において平坦な周波数特性を有する変換比固定の補間フィルタにより変換する第１の画像サンプル数変換手段と、
前記第１の画像サンプル数変換手段で得た第３のサンプル数の画像信号を、前記第２のサンプル数の画像信号へ、前記第１のサンプル数の画像信号の周波数帯域において比較的平坦な周波数特性を有する可変線形補間フィルタにより変換する第２の画像サンプル数変換手段とを有して構成したことを特徴とする画像サンプル数変換装置。
（２）供給される第１のサンプル数の画像信号から第２のサンプル数の画像信号への画像フォーマット変換を行う画像サンプル数変換方法において、
前記第１のサンプル数の画像信号を、前記第１のサンプル数の整数倍である第３のサンプル数の画像信号へ、前記第１のサンプル数の画像信号の周波数帯域において平坦な周波数特性を有する変換比固定の補間フィルタにより変換し、
前記第３のサンプル数の画像信号を、前記第１のサンプル数の画像信号の周波数帯域において比較的平坦な周波数特性を有する可変線形補間フィルタにより変換することにより、前記第２のサンプル数の画像信号を得ることを特徴とする画像サンプル数変換方法。
【００１５】
（ 作 用 )
本発明では、入力画像を次数の高い変換比固定の補間フィルタにより整数倍のサンプル数の画像に変換することで、元の信号のスペクトルを保持したまま、高い周波数成分が存在しない整数倍密度の信号が得られる。
その画像を次数の低い可変フィルタで任意のサンプル数の画像に変換すると、次数が低いためこのフィルタ自体の周波数特性はよくないが、サンプル数が多くなっているので周波数軸で整数倍された周波数特性となる。その結果、元の信号のスペクトルが存在する周波数領域は相対的に低い成分となり、あまり劣化しない。総合的に良好な周波数特性を保持しながら任意の画像サンプル数変換が実現される。
【００１６】
【発明の実施の形態】
＜実施例の画像サンプル数変換装置＞
本発明の画像サンプル数変換装置及びその方法の一実施例について、以下に図と共に説明する。
図１は、その実施例を示したものであり、高次固定補間器２、低次可変フィルタ３、間引き器４、バッファ５、及び係数発生器７より構成されている。 図４の従来例と同一構成要素には同一番号を付してある。
【００１７】
図１には、従来例を示した図４と比較して高次可変フィルタ４１の代わりに高次固定補間器２と低次可変フィルタ３があり、また係数メモリ４３及び係数制御器４４の代わりに係数発生器７がある。
なお、ここでは、図６に示されるように水平７２０画素をまず２倍の１４４０画素に変換して、それを９６０画素に変換する場合の実施例について、順次説明する。
【００１８】
図１の実施例に示されるように、画像入力端子１よりの水平７２０画素の画像信号は、高次固定補間器２に供給される。
高次固定補間器２では、入力画像の整数倍の画像信号に変換される。本実施例では水平７２０画素の２倍の１４４０画素に変換される。
【００１９】
図２にサンプル数を２倍に変換する高次固定補間器２の構成の一実施例を示す。
図２において、入力信号は遅延素子２１と乗算器３０に供給され、遅延素子２１〜２７で遅延させられた入力信号は、乗算器３１〜３７に供給される。
遅延はリサンプルが水平方向の場合は１画素遅延であり、垂直方向の場合には１ライン遅延となる。乗算器３０〜３７は係数ｋ０〜ｋ７を夫々乗じる。
ここで、係数ｋ０〜ｋ７の値は変化しないので、乗算器３０〜３７は固定乗算であり、ビットシフトと加算の回路のみで構成される。
乗算結果は加算器３８ですべてが加算されて、補間画素として出力される。
【００２０】
加算器３８の出力である補間画素と遅延素子２４の出力である遅延された入力画素とはセレクタ３９で交互に選択され、２倍密度の信号がセレクタ３９より出力される。
図７の高次補間の特性図に示されるように、この高次固定補間器２の周波数特性は、５４０ＴＶ本より下の周波数成分が保持され、それより上の周波数成分が抑圧されたもので、比較的理想フィルタに近いものとなる。
【００２１】
高次固定補間器２の出力は低次可変フィルタ３に供給される。この低次可変フィルタ３の基本的な処理の考え方は従来例の高次可変フィルタ４１と同じであるが、次数が低いので回路は簡単なものになる。
２サンプルのみを使用する場合は、線形補間となり、片方をｋ倍（ｋ＝０〜１）し、他方を
（１−ｋ）倍することにより実現される。
【００２２】
図３にその低次可変フィルタ３の回路構成の一実施例を示す。
図３に示されるように入力信号は遅延素子（Ｄ）１１と減算器１２に与えられる。遅延素子１１で遅延させられた信号は減算器１２に与えられる。
遅延はリサンプルが水平方向の場合は１画素遅延であり、垂直方向の場合には１ライン遅延となる。
【００２３】
減算器１２では遅延信号から入力信号が減算され、得られた差信号は乗算器１３で係数ｋが乗算される。
ｋの値はあまり高いビット精度は必要としないので、乗算器１３は比較的精度の低い乗算である。その乗算結果は加算器１４で入力信号が加算されて出力される。
【００２４】
この回路処理で、入力信号には（１−ｋ）が乗算され、遅延信号にはｋが乗算されることになる。この低次可変フィルタ３は、図７の低次可変フィルタ特性図に示されるように周波数特性はなだらかである。
しかし、変換比固定の補間フィルタ２で２倍密になっている信号に対し行われるので、実際に有効なのはその低い周波数部分のみとなり、この部分は比較的保持されている。
総合的な周波数特性は、高次固定補間フィルタと低次可変フィルタとを縦続接続した特性となり、比較的理想フィルタに近いものになる。
【００２５】
低次可変フィルタ３の出力の中には必要のない画素が含まれるので次の間引き器４で間引かれる。間引き器４は従来例の間引き器４２と類似構成となるが、動作速度が２倍になっている。
間引きにより不連続となるので、低次可変フィルタ３の出力を次のバッファ５に供給して、変換後のサンプルクロックで読み出して、一定速度の信号を画像出力端子６より出力する。
【００２６】
低次可変フィルタ３以降の処理ではサンプル数が１４４０から９６０に減少することになるが、高次固定補間器２で２倍にしているので、元の７２０よりは増加することになる。
本発明の構成では、低次可変フィルタ３以降の処理でのサンプル数の可変範囲をＳ1からＳ2（０≦Ｓ1＜Ｓ2≦７２０）とすると、２Ｓ1から２Ｓ2間でサンプル数を増減することが可能となる。
【００２７】
係数発生器７は、従来例の係数メモリ４３及び係数制御器４４に相当するが、次数が低いので係数をメモリに格納しておく必要はなく、サンプル数の変換比に応じて、入力サンプルに対する変換後のサンプルの位置を求めればそれがそのまま係数ｋとなる。
【００２８】
図８に、入力画素と被補間画素の距離を、入力１画素間の距離により正規化したものを示す。
その正規化値はフィルタ係数ｋとなり、距離に反比例した形で使われ、補間画素がｋ倍、入力画素が(１−ｋ)倍される。
【００２９】
本実施例で２倍とした高次固定補間器２のサンプル数変換比を３倍、４倍とより高くしていくと、変換周波数特性はより理想的なものになる。また可変範囲も３倍、４倍まで広がることになる。
ただし、高次固定補間器２は回路量が多くなり、低次可変フィルタ３以降の処理の動作速度も速くなる。
【００３０】
【発明の効果】
本発明の画像サンプル数変換装置及びその方法によると、入力画像を固定補間フィルタで整数倍のサンプル数の画像に変換し、その画像を補間フィルタより次数の低い可変フィルタで任意のサンプル数の画像に変換することで、元の信号のスペクトルをあまり劣化させることなく、任意の画像サンプル数の変換が可能となる。
【００３１】
また、本発明によると、高次固定フィルタ補間フィルタは固定フィルタのため実現性が高く、可変フィルタは係数メモリも必要なく回路量は少なくて済む。
また更に、本発明によると、ソフトウエアで処理した場合も処理時間が少なくて済む。
また、本発明によると、固定補間で設定した整数倍までの拡大と縮小を任意の比率で変換することが同一回路で実現出来る。
【図面の簡単な説明】
【図１】本発明の画像サンプル数変換装置の一実施例のブロック構成を示す図である。
【図２】本発明の画像サンプル数変換装置の固定補間フィルタの一実施例のブロック構成を示す図である。
【図３】本発明の画像サンプル数変換装置の低次可変フィルタの一実施例のブロック構成を示す図である。
【図４】従来の画像サンプル数変換装置のブロック構成例を示す図である。
【図５】可変フィルタの構成例を示す図である。
【図６】本発明のサンプル数変換の様子を示す図である。
【図７】本発明の画像サンプル数変換装置のディジタルフィルタの周波数特性を示す図である。
【図８】本発明の係数発生の様子を示す図である。
【符号の説明】
１  画像入力端子
２  高次固定補間器（第１の画像サンプル数変換手段）
３  低次可変フィルタ（第２の画像サンプル数変換手段）
４  間引き器（第２の画像サンプル数変換手段）
５  バッファ（第２の画像サンプル数変換手段）
６  画像出力端子
７  係数発生器（第２の画像サンプル数変換手段）
８  変換比情報入力端子
１１，２１〜２７，５１〜５６，Ｄ  遅延素子
１２  減算器
１３，３０〜３７，６０〜６６  乗算器
１４，３８，６８ 加算器
３９  セレクタ
４３  係数メモリ
４４ 係数制御器
ｋ，ｋ０〜ｋ７ 係数
【図１】
0004688249.tif 000003
【図２】
0004688249.tif 000004
【図３】
0004688249.tif 000005
【図４】
0004688249.tif 000006
【図５】
0004688249.tif 000007
【図６】
0004688249.tif 000008
【図７】
0004688249.tif 000009
【図８】
0004688249.tif 000010