(57)【特許請求の範囲】
【請求項１】
同期して動作するＡ系、Ｂ系２個のＣＰＵの入出力情報をそれぞれ入力してそれら入出力情報対を比較する２線式検査回路と、比較された入出力情報対が一致しているときに前記入出力情報対に対応する交番信号を出力し、比較された入出力情報対が不一致のときにその交番信号の出力を停止する誤り表示回路とを有するバス照合回路において、
前記２線式検査回路の出力情報対の出力周期を前記ＣＰＵの読取信号又は書込信号の入力周期と異なるように構成し、
前記２線式検査回路の出力周期に応じた周期の前記誤り表示回路の前記交番信号に基づいて所定の巡回符号を発生させる巡回符号生成回路と、
前記誤り表示回路からの前記交番信号と同じ出力周期の信号によって前記巡回符号生成回路と同じ所定の巡回符号を発生する別の巡回符号生成回路と、
前記巡回符号生成回路から出力される巡回符号と前記別の巡回符号生成回路から出力される巡回符号とが一致しているか否かを照査する照査回路と、
を有し、前記照査回路の照査結果が一致のときに、前記Ａ系、Ｂ系２個のＣＰＵの入出力情報が一致しているとすることを特徴とするバス照合回路。
【請求項２】
前記Ａ系、Ｂ系のＣＰＵのそれぞれの入出力情報に応じてＡ系、Ｂ系それぞれのパリティ信号を発生するＡ系、Ｂ系２つのパリティ生成回路と、
対応する系の前記ＣＰＵの読取信号又は書込信号の入力毎に出力を反転させるＡ系、Ｂ系２つのトグルフリップフロップ回路と、
前記Ａ系、Ｂ系のパリティ生成回路から発生するパリティ信号と同系のトグルフリップフロップ回路からの信号とを排他的論理和処理し、当該排他的論理和処理信号と同系のＣＰＵの入出力情報の一部を排他的論理和処理して前記２線式検査回路に入力するＡ系、Ｂ系２つの排他的論理和処理部と、
を設け、前記２線式検査回路の出力情報対の出力周期を、前記トグルフリップフロップ回路の出力信号と同じ出力周期に変換して、前記ＣＰＵの読取信号又は書込信号の入力周期と異なるようにしたことを特徴とする請求項１に記載のバス照合回路。
【請求項３】
前記Ａ系とＢ系のいずれか一方のＣＰＵの読取信号又は書込信号を２分周する分周回路を設け、該分周回路の分周出力で前記別の巡回符号生成回路から前記所定の巡回符合を発生させることを特徴とする請求項２に記載のバス照合回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高い安全性，信頼性の要求されるバス同期２重系電子計算機に使用されるバス照合回路に関する。
【０００２】
【従来の技術】
従来、例えば鉄道信号保安装置や産業ロボットのように、高い安全性と高い信頼性の要求されるコンピュータを用いた制御システムとしてバス同期２重系電子計算機が存在している。
【０００３】
このバス同期２重系電子計算機は、同期した２個の演算処理部（ＣＰＵ）と、それらＣＰＵの処理結果を照合するバス照合回路から構成されている。そして、そのバス照合回路は、２個のＣＰＵの入出力情報（入力情報又は出力情報を意味している。）の一致，不一致を比較するフェールセーフな比較回路と、不一致状態を保持する誤り表示回路とから構成されている。
【０００４】
２個のＣＰＵの入出力情報の一致，不一致を比較するフェールセーフな比較回路としては、例えば特開平４−１１９４３５号公報等に示されるような２線式検査回路が知られている。
【０００５】
図２は、２線式検査回路を用いたバス照合回路の概略構成図である。この２線式検査回路イには、図示しない同期したＡ，Ｂ２つのＣＰＵからそれぞれ送出される入出力情報であるＡ系データＤａ及びＢ系データＤｂがＡ系データバスＢａ及びＢ系データバスＢｂを介してそれぞれ入力されるように構成されている。入力される両データＤａ，Ｄｂのうちの一方のデータ、例えばＡ系データＤａは、図示しない反転回路により反転処理されている。
【０００６】
２線式検査回路イは、周知の２線式検査回路と同様に、２ビットのデータ対の比較を行うための複数の基本回路１，１…をツリー状に接続して構成され、２ｎビットのデータ対を比較できるように構成されている。
【０００７】
この２線式検査回路イは、一般に２値論理における情報「１」に対する２線式符号（図２の最終段の基本回路１の出力符号）は、（１，０）の出力であり、情報「０」に対する２線式符号は、（０，１）の出力である。すなわち、２線式符号は、Ａ系データＤａ及びＢ系データＤｂが一致しているとき、（１，０）又は（０，１）の出力となり、これら符号出力が次の誤り表示回路ロに入力される。
【０００８】
誤り表示回路ロは、図示しないフリップフロップ回路（Ｆ／Ｆ回路）を含んで構成され、正規な符号（１，０）の出力又は（０，１）の出力が入力されている間、交番出力を出力し、その正規の符号以外の符号、例えば両系データＤａ，Ｄｂに不一致が発生して２線式符号が（１，１）又は（０，０）の出力のときは、交番出力が停止されるように構成されている。
【０００９】
図２では省略されているが、誤り表示回路ロの出力側には、トランスを介して駆動される監視リレーが接続されている。したがって、両系データＤａ，Ｄｂが一致していて誤り表示回路ロから交番出力が出力されている間は、監視リレーが扛上（ＯＮ）し、両系データＤａ，Ｄｂに不一致が発生して誤り表示回路ロからの交番出力が停止されると、監視リレーが落下（ＯＦＦ）する。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来のバス照合回路は、２重系電子計算機を含む制御システムがＬＳＩ化されるようになってきているので、そのＬＳＩ化に対応したバス照合回路の出現が望まれていた。
【００１１】
例えば、２重系電子計算機の制御システムがＬＳＩ化された結果、線間短絡によりＬＳＩ内部のクロック信号が図２のＸに示される交番出力信号の出力箇所に出力されると、誤り表示回路ロが２個のＣＰＵの入出力情報の不一致を検出したにもかかわらず、交番出力を監視リレーに送出し、データの不一致を見逃すことが考えられる。
【００１２】
そこで、本発明は、上記欠点を解決するためになされたものであって、その目的は、制御システムがＬＳＩ化されたときの線間短絡によりＬＳＩ内部のクロック信号が交番信号として出力されたときでも、データ不一致を効果的に検出することができるバス照合回路を提供することにある。
【００１３】
【課題を解決するための手段】
本発明に係るバス照合回路は、上記目的を達成するために、同期して動作するＡ系、Ｂ系２個のＣＰＵの入出力情報をそれぞれ入力してそれら入出力情報対を比較する２線式検査回路と、比較された入出力情報対が一致しているときに前記入出力情報対に対応する交番信号を出力し、比較された入出力情報対が不一致のときにその交番信号の出力を停止する誤り表示回路とを有するバス照合回路において、前記２線式検査回路の出力情報対の出力周期を前記ＣＰＵの読取信号又は書込信号の入力周期と異なるように構成し、前記２線式検査回路の出力周期に応じた周期の前記誤り表示回路の前記交番信号に基づいて所定の巡回符号を発生させる巡回符号生成回路と、前記誤り表示回路からの前記交番信号と同じ出力周期の信号によって前記巡回符号生成回路と同じ所定の巡回符号を発生する別の巡回符号生成回路と、前記巡回符号生成回路から出力される巡回符号と前記別の巡回符号生成回路から出力される巡回符号とが一致しているか否かを照査する照査回路と、を有し、前記照査回路の照査結果が一致のときに、前記２つの入出力情報が一致しているとすることを特徴としている。
また、前記Ａ系、Ｂ系のＣＰＵのそれぞれの入出力情報に応じてＡ系、Ｂ系それぞれのパリティ信号を発生するＡ系、Ｂ系２つのパリティ生成回路と、対応する系の前記ＣＰＵの読取信号又は書込信号の入力毎に出力を反転させるＡ系、Ｂ系２つのトグルフリップフロップ回路と、前記Ａ系、Ｂ系のパリティ生成回路から発生するパリティ信号と同系のトグルフリップフロップ回路からの信号とを排他的論理和処理し、当該排他的論理和処理信号と同系のＣＰＵの入出力情報の一部を排他的論理和処理して前記２線式検査回路に入力するＡ系、Ｂ系２つの排他的論理和処理部と、を設け、前記２線式検査回路の出力情報対の出力周期を、前記トグルフリップフロップ回路の出力信号と同じ出力周期に変換して、前記ＣＰＵの読取信号又は書込信号の入力周期と異なるようにしたことを特徴としている。
そして、前記Ａ系とＢ系のいずれか一方のＣＰＵの読取信号又は書込信号を２分周する分周回路を設け、該分周回路の分周出力で前記別の巡回符号生成回路から前記所定の巡回符合を発生させることを特徴としている。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。図１は、一実施の形態に係るバス照合回路の概略構成図である。なお、上記図２と同一構成要素には同一符号を用いて説明する。
【００１５】
２線式検査回路イは、上記図２と同様に、２ビットのデータ対の比較を行うための複数の基本回路（図２の１参照）をツリー状に接続して構成され、２ｎビットのデータ対を比較できるように構成されている。
【００１６】
この２線式検査回路イには、同期して動作するＡ，Ｂ２つのＣＰＵ（図示せず）からそれぞれ送出されるＡ系データＤａ及びＢ系データＤｂがＡ系データバスＢａ及びＢ系データバスＢｂを介してそれぞれ入力されるように構成されている。Ａ系データＤａ及びＢ系データＤｂは、ここでは３２ビットのデータＤａ0 〜Ｄａ31，Ｄｂ0 〜Ｄｂ31として示されている。また、これら両データＤａ，Ｄｂのうちの一方のデータ、例えばＡ系データＤａは、図示しない反転回路により反転処理されている。
【００１７】
図１中、１ａ，１ｂは、パリティ生成回路であって、２線式検査回路イにそれぞれ入力されるＡ系データＤａ，Ｂ系データＤｂにパリティ信号をそれぞれ付加できるように構成されている。そして、各パリティ生成回路の出力側は、排他的論理和ゲート（ＥＯＲ）３ａ，３ｂの一方の入力端子にそれぞれ入力されるように構成されている。
【００１８】
図１中、２ａ，２ｂは、トグルフリップフロック（Ｆ／Ｆ）回路２ａ，２ｂであって、各系のＣＰＵ（図示せず）の読取信号ＲＤａ，ＲＤｂ及び書込信号ＷＤａ，ＷＤｂによりそれぞれ起動されるように構成されている。そして、各トグルＦ／Ｆ回路２ａ，２ｂの出力側は、ＥＯＲ３ａ，３ｂの他方側の入力端子にそれぞれ入力されるように構成されている。このように、トグルＦ／Ｆ回路２ａ，２ｂが用いられていることにより、２線式検査回路イ及び誤り表示回路ロの出力は、２線式検査回路イに入力されるデータのパリティに影響されることなく０，１の交番信号を出力することができる特長がある。さらに、両パリティ生成回路１ａ，１ｂ及びトグルＦ／Ｆ回路２ａ，２ｂは、両ＣＰＵ（図示せず）の読取信号ＲＤａ又は書込信号ＷＤａにより起動されるとともに、誤り表示回路ロの照合タイミング信号もいずれかの読取信号ＲＤａ，ＲＤｂ又は書込信号ＷＤａ，ＷＤｂに基づいて行なわれるため、仮に、Ａ系の読取信号ＲＤａが何らかの原因で途絶えるような異常が発生した場合、その読取信号ＲＤａに対するＡ系のトグルＦ／Ｆ回路２ａの出力が変化しないが、トグルＦ／Ｆ回路２ｂは，Ｂ系の照合タイミングでトグルＦ／Ｆ出力を変化させているので、２線式検査回路イにそれぞれ入力される各系データＤａ，Ｄｂが異なり、不一致が検出される。
【００１９】
ＥＯＲ４ａ，４ｂは、各系データＤａ，Ｄｂのうちの奇数個のデータ（図示の例では、Ｄａ0 ，Ｄｂ0 の各１個のデータ）を取込んでそれぞれ反転処理ができるように構成されている。すなわち、ＥＯＲ４ａ，４ｂの一方の入力端子には、各系データＤａ，Ｄｂの一部がそれぞれ入力され、また、他方の入力端子には、ＥＯＲ３ａ，３ｂの出力がそれぞれ入力できるように構成されている。そして、各ＥＯＲ４ａ，４ｂの出力側は、２線式検査回路イの入力側に接続されている。
【００２０】
誤り表示回路ロは、上記図２と同様にＦ／Ｆ回路を含んで構成され、２線式検査回路イから出力される一対の出力情報がトグルＦ／Ｆ回路２ａ，２ｂの出力周期に同期して（１，０）と（０，１）の場合、そのトグルＦ／Ｆ回路２ａ，２ｂの出力周期に応じた交番信号を次のＭ系列信号生成回路１０に出力でき、また、その出力情報が（１，１）又は（０，０）の場合、交番信号の出力を停止できるように構成されている。
【００２１】
Ｍ系列信号生成回路１０は、誤り表示回路ロの交番信号で起動されて巡回符号の一種であるＭ系列符号を出力できるように構成されている。このＭ系列信号生成回路１０は、シフトレジスタと排他的論理和（ＥＯＲ）とにより簡単に作ることができる。このＭ系列信号生成回路１０は、誤り表示回路ロから出力される交番信号をクロックとしてＭ系列符号を発生することができるので、誤検出を効果的に防止することができる。
【００２２】
照査回路１１は、Ａ系照合タイミング信号を分周回路１２で２分周した信号で起動されるとともに、Ｍ系列信号生成回路１０から出力されるＭ系列符号とＭ系列信号生成回路１３から出力されるＭ系列符号とが一致しているか否かを照査するように構成されている。照査回路１１及びＭ系列信号生成回路１３で用いられる照合タイミング信号が分周回路１２で２分周されているのは、誤り表示回路ロから出力される交番信号がＡ系の照合タイミング信号を２分周した交番信号となっており、したがって、この２分周した交番信号をクロックとするＭ系列信号生成回路１０から出力されるＭ系列符号の出力も２分周された周期になっているためである。なお、図１の例では、照合タイミング信号としてＡ系の照合タイミング信号を用いているが、Ｂ系の照合タイミング信号を用いることもできる。
【００２３】
上記構成のバス照合回路において、両系のデータＤａ，Ｄｂが一致しているときは、２線式検査回路イから出力される一対の出力情報は、トグルＦ／Ｆ回路２ａ，２ｂの出力周期に同期して（１，０）又は（０，１）となり誤り表示回路ロに入力され、誤り表示回路ロからはトグルＦ／Ｆ回路２ａ，２ｂの出力周期に応じた交番信号が出力される。また、両系データＤａ，Ｄｂが不一致のときは、２線式検査回路イから出力される一対の出力情報は、（１，１）又は（０，０）となるので、誤り表示回路ロからの交番信号の出力は停止される。
【００２４】
照査回路１１の照査結果が一致のときは、両系データＤａ，Ｄｂが一致していると判定することができる。すなわち、図１のＸに示されるように、ＬＳＩ内部のクロック信号等の交番信号が誤り表示回路ロの出力に混入しても、両系データＤａ，Ｄｂが不一致にもかかわらず他の交番信号により一致していると判定されるのを効果的に防止することができる。
【００２５】
照査回路１１の出力側に設けられている図示しない監視リレーは、照査回路１１の照査結果が一致のときに扛上（ＯＮ）され、照査回路１１の照査結果が不一致のときに落下（ＯＦＦ）される。
【００２６】
【発明の効果】
本発明に係るバス照合回路によれば、２線式検査回路の出力情報対の出力周期をＣＰＵの読取信号又は書込信号の入力周期と異なるように構成し、２線式検査回路の出力周期に応じた周期の誤り表示回路の交番信号に基づいて所定の巡回符号を発生させる巡回符号生成回路と、誤り表示回路からの交番信号と同じ出力周期の信号によって巡回符号生成回路と同じ所定の巡回符号を発生する別の巡回符号生成回路と、巡回符号生成回路から出力される巡回符号と別の巡回符号生成回路から出力される巡回符号とが一致しているか否かを照査する照査回路と、を有し、照査回路の照査結果が一致のときに、Ａ系、Ｂ系２個のＣＰＵの入出力情報が一致しているとする構成としたので、ＬＳＩ内部のクロック信号等の交番信号により誤作動することがなくなる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るバス照合回路の概略構成図である。
【図２】従来のバス照合回路の概略構成図である。
【符号の説明】
イ  ２線式検査回路
ロ  誤り表示回路
１ａ，１ｂ  パリティ生成回路
２ａ，２ｂ  トグルＦ／Ｆ回路
３ａ，３ｂ、４ａ，４ｂ  ＥＯＲ
１０，１３  Ｍ系列信号生成回路
１１  照査回路
１２  分周回路
Ｂａ  Ａ系データバス
Ｂｂ  Ｂ系データバス
Ｄａ  Ａ系データ
Ｄｂ  Ｂ系データ
【図１】
0004647128.tif 000002
【図２】
0004647128.tif 000003