(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた庇状の第１の導電層と、
前記第１の導電層を覆うように設けられた第１の絶縁膜と、
前記第１の絶縁膜の庇状の部分に対応する箇所に埋め込まれるように前記第１の絶縁膜の上に塗布されたテーパ状の第２の絶縁膜と、
前記第１の絶縁膜及び第２の絶縁膜の上に設けられ、前記第１の導電層の庇状の部分の上に配置された第２の導電層と、を備え、
前記第１の導電層が設けられている箇所の上において、前記第１の絶縁膜と前記第２の導電層とが接している配線基板。
【請求項２】
前記第１の導電層が、複数の積層された導体膜から形成され、
前記積層された第１の導電層のうちの最下層の導体膜を除くいずれか一つの導体膜が、隣接する直下の導体膜よりも幅広に形成されることにより、前記第１の導電層が庇状に形成されている請求項１に記載の配線基板。
【請求項３】
前記第２の絶縁膜がガラス膜により構成されている請求項１、又は２に記載の配線基板。
【請求項４】
請求項１乃至３のいずれかに記載の配線基板を備える表示装置。
【請求項５】
基板上に庇状の第１の導電層を形成し、
前記第１の導電層を覆うように第１の絶縁膜を形成し、
前記第１の絶縁膜の前記庇状の部分に対応する箇所に埋め込まれるようにテーパ状の第２の絶縁膜を前記第１の絶縁膜の上から塗布し、
前記第１の絶縁膜及び前記第２の絶縁膜の上から、前記第１の導電層の庇状の部分の上部を含む位置に第２の導電層を形成し、
前記第１の導電層が設けられている箇所の上において、前記第１の絶縁膜と前記第２の導電層とが接している配線基板の製造方法。
【請求項６】
前記第１の導電層が、
前記基板上に複数の導体膜を積層し、前記積層された複数の導体膜をパターニングすることにより形成されている請求項５に記載の配線基板の製造方法。
【請求項７】
前記第２の絶縁膜がＳＯＧにより塗布されていることを特徴とする請求項５、又は６に記載の配線基板の製造方法。
【請求項８】
前記第２の絶縁膜がＳＯＤにより塗布されていることを特徴とする請求項５、又は６のいずれかに記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板及びその製造方法、並びに表示装置に関し、特に詳しくは配線を覆うように絶縁膜が形成された配線基板及びその製造方法、並びに配線基板を備えた表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は液晶パネルと当該液晶パネルの裏面に設けられた面状光源装置を備えている。この液晶表示パネルは、通常、液晶層を狭持する薄膜トランジスタアレイ基板（ＴＦＴアレイ基板）とカラーフィルタ基板（ＣＦ基板）とを備えている。
【０００３】
液晶表示パネルのＴＦＴアレイ基板は、ゲート配線と、ゲート配線と絶縁膜を介して互いに交差するソース配線とを備えている。さらに、ＴＦＴアレイ基板には、ソース配線から延在されたソース電極と、ソース電極と半導体層を介して接続されたドレイン電極とからなるＴＦＴが形成されている。また、ドレイン電極には、例えば、透明導電膜からなる画素電極が接続されている。
【０００４】
このように、ＴＦＴアレイ基板には、複数の配線、電極を形成するため、導電層が積層されている。そして、導電層の間には、各導電層を絶縁するための絶縁膜が形成されている。また、ゲート配線の上に配置されるソース配線の断線を防ぐため、ゲート配線の側面にテーパー状の平坦化膜を形成した液晶表示装置が開示されている（特許文献１）。この液晶表示装置では、ゲート配線の側面にラダーシリコンや、ポリイミド系樹脂等を塗布して、平坦化膜ＰＬＮを形成している（段落００７２、図１）。また、この液晶表示装置では、ゲート配線ＧＬの表面を陽極酸化した後、平坦化膜ＰＬＮを形成している。
【特許文献１】特開２０００−２５００４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、配線の側壁部分が、エッチング条件や、配線の材質、構造等によって庇状となってしまう場合がある。すなわち、配線の断面形状が、配線の表面側に行くほど幅が狭くなるようなテーパ状とならない場合がある。この場合、図１１に示すように、金属配線５１の表面側の幅が、金属配線５１の下側の幅よりも広くなってしまう。このような庇状の部分は、金属配線５１が異なる材質の導電層からなる積層構造の場合に特に発生しやすい。このような庇状の部分では、金属配線５１の上にパッシベーション膜５２が形成されにくい状態となってしまう。また、パッシベーション膜５２にも庇状の箇所が形成されてしまう。
【０００６】
例えば、液晶表示装置のＴＦＴアレイ基板において、画素電極となる透明電極５３が、パッシベーション膜５２上に形成される場合がある。すなわち、図１１に示すように庇状の部分に対応する箇所において、透明電極５３が断線してしまうことがある。この場合、この箇所において、透明電極５３が断線し、表示特性を劣化させる原因となっている。
【０００７】
例えば、金属配線５１をウェットエッチングによって加工した場合、図１１に示すように金属配線５１そのものに庇状の箇所が発生してしまうことがある。そのため、金属配線５１上にスパッタによって窒化膜を成膜してパッシベーション膜５２を形成すると、パッシベーション膜５２にも庇状の箇所が発生する。この場合、パッシベーション膜５２の上の透明電極５３が断線してしまう。
【０００８】
また、金属配線５１をドライエッチングによって加工した場合、金属配線５１の端面が図１２に示すように略垂直となることが多い。この場合でも、前記と同様に、窒化膜などからなるパッシベーション膜５２をスパッタにより形成すると、図１２に示すようにパッシベーション膜５２に庇状部分が発生することがある。このような場合、パッシベーション膜５２の上の透明電極５３に亀裂が生じ、損傷してしまう。もちろん、上記の問題は、透明電極に限らず、複数の配線や電極が絶縁膜を介して重なり合う箇所で発生してしまう。さらに、液晶表示装置のＴＦＴアレイ基板に限らず、その他の表示装置や半導体装置に用いられる基板に付いても同様に上記の問題が発生してしまう。すなわち、基板上に導電層と絶縁膜を積層して、配線や電極を形成する場合、上記の問題が発生してしまっていた。
【０００９】
上述のように従来の配線基板では、配線に庇状の部分がある場合、その庇状の部分に対応する箇所の導電層が損傷してしまうという問題点があった。
本発明はこのような問題点を鑑みてなされたものであり、導電層の損傷を防ぐことができるを配線基板とその製造方法並びに表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の態様にかかる配線基板は、基板と、前記基板上に設けられた庇状の第１の導電層と、前記第１の導電層を覆うように設けられた第１の絶縁膜と、前記第１の絶縁膜の上に設けられ、前記第１の導電層の庇状の部分の上に配置された第２の導電層と、前記第１の導電層の庇状の部分に対応する箇所に塗布されたテーパー状の第２の絶縁膜とを備えるものである。これにより、導電層の損傷を防ぐことができる
【００１１】
本発明の第２の態様にかかる配線基板は、上記の配線基板において、前記第１の導電層の表面に当該第１の導電層の酸化膜が形成され、前記酸化膜の側面に、前記第２の絶縁層が接するように設けられていることを特徴とするものである。これにより、庇状部分における濡れ性を向上できるため、導電層の損傷を防ぐことができる。
【００１２】
本発明の第３の態様にかかる配線基板は、上記の配線基板において、前記第２の絶縁膜が前記第１の導電層の側面と接するよう、前記第１の絶縁膜の下側に形成されているものである。これにより、簡易な構成で、導電層の損傷を防ぐことができる。
【００１３】
本発明の第４の態様にかかる配線基板は、上記の配線基板において、前記第２の絶縁膜が前記第１の絶縁膜の上に形成されているものである。これにより、簡易な構成で、導電層の損傷を防ぐことができる。
【００１４】
本発明の第５の態様にかかる配線基板は、上記の配線基板において、前記第１の導電層が、複数の積層された導体膜から形成され、前記積層された第１の導電層のうちの最下層の導体膜を除くいずれか一つの導体膜が、隣接する直下の導体膜よりも幅広に形成されることにより、前記第１の導電層が庇状に形成されているものである。これにより、第２の導体膜の幅が第１の導体膜よりも広くなってしまった場合でも、導電層の損傷を防ぐことができる。
【００１５】
本発明の第６の態様にかかる配線基板は、上記の配線基板において、前記第２の絶縁膜がガラス膜により構成されているものである。これにより、確実に第２の絶縁層を庇状部分に塗布することができる。
【００１６】
本発明の第７の態様にかかる表示装置は、上記の配線基板のいずれかを備えるものである。これにより、生産性の高い表示装置を提供することができる。
【００１７】
本発明の第８の態様にかかる配線基板の製造方法は、基板上に庇状の第１の導電層を形成し、前記第１の導電層を覆うように第1の絶縁膜を形成し、前記第１の絶縁膜の上から、前記第１の導電層の庇状の部分の上部を含む位置に第２の導電層を形成し、前記第１の導電層の庇状の部分に対応する箇所にテーパ状の第２の絶縁膜を塗布するものである。これにより、導電層の損傷を防ぐことができる。
【００１８】
本発明の第９の態様にかかる配線基板の製造方法は、上記の製造方法において、前記第１の導電層の表面に当該第１の導電層の酸化膜を形成し、前記酸化膜の側面に接するように前記第２の絶縁膜を形成するものである。これにより、庇状部分における濡れ性を向上できるため、導電層の損傷を防ぐことができる。
【００１９】
本発明の第１０の態様にかかる配線基板の製造方法は、上記の製造方法において、前記第２の絶縁膜を前記第１の導電層の側面に接するよう形成するものである。これにより、簡易な工程で、導電層の損傷を防ぐことができる。
【００２０】
本発明の第１１の態様にかかる配線基板の製造方法は、上記の製造方法において、前記第２の絶縁膜が前記第１の絶縁膜の上から形成され、前記第２の絶縁膜が、前記第１の導電層の庇状の部分に対応する前記第１の絶縁層の庇状の部分に形成されているものである。これにより、簡易な工程で、導電層の損傷を防ぐことができる。
【００２１】
本発明の第１２の態様にかかる配線基板の製造方法は、上記の製造方法において、前記第１の導電層が、前記基板上に複数の導体膜を積層し、前記積層された複数の導体膜をパターニングすることにより形成されているものである。これにより、第２の導体膜の幅が第１の導体膜よりも広くなってしまった場合でも、導電層の損傷を防ぐことができる。
【００２２】
本発明の第１３の態様にかかる配線基板の製造方法は、上記の製造方法において、前記第２の絶縁膜がＳＯＧにより塗布されていることを特徴とするものである。これにより、確実に第２の絶縁層を庇状部分に塗布することができる。
【発明の効果】
【００２３】
本発明によれば、導電層の損傷を防ぐことができる配線基板とその製造方法並びに表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２４】
以下に、本発明を適用可能な実施の形態が説明される。以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能であろう。尚、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略される。
発明の実施の形態１．
【００２５】
本発明では、配線基板を液晶表示装置に用いられるボトムゲート型構造のＴＦＴアレイ基板として説明する。本発明にかかるＴＦＴアレイ基板の構成について図１及び図２を用いて説明する。図１はＴＦＴアレイ基板の画素構造を模式的に示す上面図で、図２はＴＦＴアレイ基板の構造を示す断面図である。図２は図１のＡ−Ａ断面を示している。
【００２６】
図において、１はゲート配線、２はソース配線、３はソース電極、４はドレイン電極、５は補助容量配線、６は画素電極、７はゲート絶縁膜、８は層間絶縁膜、９はコンタクトホール、１０はガラス基板、１２は半導体層、２１は塗布絶縁膜である。ガラス基板１０には、図１に示す画素構造がマトリクス状に複数形成されている。すなわち、図１に示す画素構造が、縦方向及び横方向に沿って複数配列されている。
【００２７】
ガラス基板１０上には、ゲート配線１と補助容量配線５が形成されている。ゲート配線１と補助容量配線５とは平行に配置されている。すなわち、隣接するゲート配線１の中央近傍に、補助容量配線５が配置される。このゲート配線１及び補助容量配線５はそれぞれ、多数の画素を構成するため、複数形成されている。ゲート配線１及び補助容量配線５は交互に配置される。ゲート配線１及び補助容量配線５は、例えば、金属薄膜からなる導電層により構成される。ゲート配線１及び補助容量配線５の上には、ゲート絶縁膜７が形成されている。ゲート絶縁膜７はゲート配線１及び補助容量配線５を覆うように配設されている。
【００２８】
ゲート絶縁膜７の上には、ソース配線２が形成される。ソース配線２はゲート絶縁膜７を介して、ゲート配線１及び補助容量配線５と直交するように形成される。従って、ソース配線２は、ゲート配線１と補助容量配線５の上を横切るよう配置される。ソース配線２とゲート配線１とに囲まれる領域が画素となる。ゲート配線１の上には、ソース配線２から延在されたソース電極３が形成されている。ソース電極３はソース配線２とゲート配線１との交差点近傍に配設されている。ドレイン電極４は半導体層１２を介してソース電極３と接続されている。ソース電極３及びドレイン電極４は半導体層１２の上に配置されている。また、半導体層１２の一部は、ゲート絶縁膜７を介してゲート配線１の上に配置されている。
【００２９】
そして、ソース配線２及びソース電極３の上には、層間絶縁膜８が形成されている。層間絶縁膜８はドレイン電極４、ソース電極３及びソース配線２を覆うように形成されている。さらに、層間絶縁膜８はゲート絶縁膜７の上にも設けられている。層間絶縁膜８には、ドレイン電極４の一部を露出させるためのコンタクトホール９が形成されている。コンタクトホール９は、ドレイン電極４のソース電極３の反対側に形成されている。すなわち、ドレイン電極４の一端は、ソース電極３と対向し、ドレイン電極４の他端にはコンタクトホール９が形成されている。ドレイン電極４は、このコンタクトホール９を介して、画素電極６と接続されている。すなわち、層間絶縁膜８の上に設けられた画素電極６はコンタクトホール９を通じて、ドレイン電極４と接続されている。
【００３０】
ソース電極３及びドレイン電極４の側部には、テーパー状の塗布絶縁膜２１が形成されている。この塗布絶縁膜２１はソース配線２の側部にも形成されている。この、塗布絶縁膜２１を形成することによって、ソース配線２、ソース電極３及びドレイン電極４の側部が庇状となった場合でも、その上の導電層の断線を防ぐことができる。この塗布絶縁膜２１の構成については後述する。
【００３１】
ゲート配線１、ソース電極３、ドレイン電極４、及び半導体層１２によって、スイッチング素子である薄膜トランジスタが形成される。すなわち、よって、外部のドライバＩＣからゲート配線１にゲート信号を入力すると、スイッチング素子であるＴＦＴがオン状態となる。この状態で、外部のドライバＩＣからソース配線２を介してソース電極３にソース信号を入力すると、ソース信号に基づく表示電圧がドレイン電極４を介して画素電極に印加される。従って、画素電極に所望の表示電圧を印加することができる。
【００３２】
このＴＦＴアレイ基板とカラーフィルターが設けられたカラーフィルター基板（ＣＦ基板）とが対向配置され、その間に液晶材料が注入される。これにより、液晶表示パネルを形成することができる。画素電極６とＣＦ基板側に設けられた透明な対向電極の電位差により電界が生じ液晶分子が配向される。また、液晶表示パネルの背面側には、バックライトユニットが配設される。このバックライトからの光が、液晶表示パネルの液晶分子の配向状態によって制御される。すなわち、各画素の表示電圧に応じて、バックライトからの光の輝度が制御される。よって、所望の表示を行なうことができる。
【００３３】
次に、塗布絶縁膜２１の構成について図３を用いて説明する。図３は、ソース配線２の側部に形成された塗布絶縁膜２１の構成を拡大して示す断面図である。ソース配線２の側部は、厚み方向の中央近傍の幅が狭い庇状となっている。すなわち、ソース配線２の側面側は、テーパー形状となっておらず、ソース配線２の配線幅が、上面側より中央近傍で狭くなっている。すなわち、ソース配線２の断面形状がくびれている。また、ソース配線２は陽極酸化されており、表面に配線材料の酸化膜２６が形成されている。すなわち、ソース配線２は、第１の導体薄膜２３と、第１の導体薄膜２３の表面に形成された絶縁性の酸化膜２６とを備えている。このソース配線２と塗布絶縁膜２１の上から図２で示した層間絶縁膜８が形成される。
【００３４】
このソース配線２の側面と接するように、テーパ状の塗布絶縁膜２１が形成されている。すなわち、塗布絶縁膜２１は表面の酸化膜２６と接する。塗布絶縁膜２１は、ソース配線２の側面の庇部分に埋め込まれる。塗布絶縁膜２１はソース配線２と略同じ高さで形成する。塗布絶縁膜２１は塗布工程により形成される。例えば、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）により塗布されたガラス膜を塗布絶縁膜２１とすることができる。ＳＯＧにより塗布したガラス膜を塗布絶縁膜２１とすることにより、平坦化に好適なテーパー形状を得ることができる。もちろん、ＳＯＧに限らず、ＳＯＤ（Ｓｐｉｎ  Ｏｎ  Ｄｉｅｌｅｃｔｉｒｃ）等により塗布された誘電体膜を塗布絶縁膜２１としてもよい。この塗布絶縁膜２１は、庇状に形成されたソース電極３やドレイン電極４の側面にも塗布される。このように塗布絶縁膜２１はソース配線２等の庇状の部分に対応する箇所に形成される。また、酸化膜２６を形成することにより、塗布絶縁膜２１との濡れ性を向上させることができる。これにより、塗布絶縁膜２１を庇状部分に埋め込みやすくなる。
【００３５】
表示装置の場合、隣接する配線間の距離が１〜数μｍ程度であるため、ＬＳＩ等の半導体デバイスに比べて広い。本発明の課題を解決するためには、配線間の溝を全て塗布絶縁膜２１で埋める必要がない。すなわち、画素となる領域の全体を塗布絶縁膜２１で覆う必要がない。本発明では、ソース配線２の庇部分の形状が埋め込まれ、かつ層間絶縁膜８の表面の平坦性が良好になるように塗布絶縁膜２１を形成すればよい。従って、図３に示すように塗布絶縁膜２１をテーパー形状に形成すればよい。また、塗布絶縁膜２１はソース配線２の膜厚よりも薄くすることが好ましい。すなわち、塗布絶縁膜２１を、ソース配線２よりも厚くならないように少量だけ塗布することが好ましい。これにより、ソース配線２上やドレイン電極４上に形成されなくなるため、ソース配線２の接続端子部における接触抵抗や、コンタクトホール９での画素電極６との接触抵抗を良好にすることができる。
【００３６】
ＳＯＧ等の塗布工程によって塗布絶縁膜２１を形成することにより、塗布絶縁膜２１がテーパー形状となる。従って、ソース配線２の側面側がなだらかとなる。これにより、庇状の部分に対応する箇所の平坦性が良好となる。そして、塗布絶縁膜２１及びソース配線２の上から、層間絶縁膜８が形成される。層間絶縁膜８は平坦性の高い面に形成されるため、ソース配線２、ソース電極３及びドレイン電極４を被覆することができる。ソース配線２の側面側に塗布絶縁膜２１を設けているため、層間絶縁膜８もなだらかになる。すなわち、画素電極６を形成する形成面の平坦性を向上することができる。よって、層間絶縁膜８の上に、配線や電極を形成した場合でも、庇状部分に対応する箇所での断線や破損を防ぐことができる。例えば、ドレイン電極４の端部上に形成される画素電極６の損傷を防ぐことができる。すなわち、ソース配線２の側端面上の段差部分での段切れを防ぐことができる。もちろん、塗布絶縁膜２１はソース配線２以外の導電層に対して形成してもよい。例えば、ゲート配線１や補助容量配線５の側部に形成することによって、ゲート配線１や補助容量配線５の上を横切るソース配線２の断線を防ぐことができる。このように、塗布絶縁膜２１を形成することによって、上層の導電層の損傷を防ぐことができ、表示品質を向上することができる。
【００３７】
次に、ＴＦＴアレイ基板の製造方法について図４を用いて説明する。図４はＴＦＴアレイ基板の製造方法を示すフローチャートである。なお、以下に示す製造工程は、典型的な一例であり、これに限るものではない。まず、透明なガラス基板１０上に、ゲート配線１及び補助容量配線５を形成する（ステップＳ１０１）。具体的には、絶縁性のガラス基板１０上にＡｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗ等の金属材料をスパッタ装置により成膜する。もちろん、ＡｌＮｄなどの合金を成膜してもよい。さらには、ゲート配線１を異なる材料からなる積層構造とすることも可能である。そして写真製版工程（露光工程）、エッチング工程及びレジスト除去工程により金属材料をパターニングする。これにより、ゲート配線１及び補助容量配線５が形成される。
【００３８】
ゲート配線１及び補助容量配線５が形成されたガラス基板１０上にゲート絶縁膜７を形成し（ステップＳ１０２）、さらにその上から半導体層１２を形成する（ステップＳ１０３）。具体的には、ガラス基板１０上に、ゲート絶縁膜７となるＳｉＮｘ等の絶縁膜、及び半導体層１２となるａ−Ｓｉ膜の半導体膜をプラズマＣＶＤ装置により成膜する。さらに、半導体膜にＰをドープして、オーミック層としてｎ＋ａ−Ｓｉ層を形成する。そして写真製版工程、エッチング工程及びレジスト除去工程により半導体膜をパターニングする。これにより、ゲート絶縁膜７と半導体層１２が形成される。
【００３９】
次に、ソース配線２、ソース電極及びドレイン電極４を形成する（ステップＳ１０４）。具体的には、半導体層１２及びゲート絶縁膜７の上から、ソース配線２、ソース電極３及びドレイン電極４を形成するためのＡｌ、Ｃｒ、Ｍｏ、Ｔｉ、Ｗ等の金属材料をスパッタ装置により形成する。もちろん、ＡｌＮｄなどの合金を成膜してもよい。さらには、ソース配線２等を、異なる材料からなる積層構造としてもよい。そして、写真製版工程、エッチング工程及びレジスト除去工程により金属材料をパターニングする。その際、露出している半導体層１２の表面をエッチングすることで、ソース配線２、ソース電極３及びドレイン電極４が形成される。上記のような工程でスイッチング素子となるＴＦＴが形成される。ソース配線２の膜厚は、およそ１００〜５００ｎｍで形成される。
【００４０】
この後、ソース配線２、ソース電極及びドレイン電極４の表面を陽極酸化する（ステップＳ１０５）。例えば、電解溶液としてシュウ酸水溶液を用いた陽極酸化処理を行い、多孔質状の酸化膜２６を形成する。なお、陽極酸化ではなく、Ｏ２プラズマ雰囲気などに曝すことで、導体薄膜２３の表面に酸化膜２６を形成してもよい。これにより、ソース配線２、ソース電極３及びドレイン電極４の表面に配線材料、すなわち、第１の導体薄膜２３の酸化物が形成される。例えば、導体薄膜の金属材料をＡｌとした場合、導体薄膜２３の表面にはＡｌＯｘが形成される。酸化膜２６を形成することにより、次の工程での塗布絶縁膜２１との濡れ性を向上することができる。
【００４１】
次に、塗布絶縁膜２１を形成する（ステップＳ１０６）。具体的には、ＳＯＧなどによりガラス膜を塗布し、塗布絶縁膜２１を形成する。ＳＯＧ用の材料としては、ＳｉＬＫ（ダウケミカル社製）、ＦＬＡＲＥ２．０（ハネウェル社製）等を用いることができる。あるいは、シロキサン（東レ社製）、ポリシラザン（クラリアント社製）又は、ＨＥＭ−Ｃ（ハネウェル社製）を用いることができる。そして、ＳＯＧによりガラス膜を塗布してから、２００〜４００℃程度の温度で、１時間程度熱処理する。また、熱処理は、Ｎ２雰囲気中で行われる。このＳＯＧのキュアのための熱処理を、ＴＦＴ特性改善のための熱処理と兼ねることも可能である。これにより、製造工程の増加を防ぐことができ、生産性を向上することができる。
【００４２】
塗布絶縁膜２１等の上から層間絶縁膜８を形成する（ステップＳ１０７）。具体的には、ＣＶＤ装置によって、層間絶縁膜８となるＳｉＮｘ膜を形成する。そして、ＳｉＮｘ膜を写真製版工程、レジスト除去工程、エッチング工程によりパターニングする。層間絶縁膜８は、例えば、１００〜４００ｎｍの窒化膜で形成される。これにより、ソース配線２、ソース電極３及びドレイン電極４を層間絶縁膜８で被覆することができる。このとき、ドレイン電極４上には、コンタクトホール９が形成される。なお、ドレイン電極４は、コンタクトホール９の部分でも酸化されているが、層間絶縁膜８のエッチング工程において、表面の酸化膜２６が除去される。すなわち、層間絶縁膜８をオーバーエッチングすることにより、コンタクトホール９の酸化膜２６を除去することができる。また、層間絶縁膜８のエッチング工程がドライエッチングにより行われている場合、酸化膜２６が露出した段階でエッチングガスを切り替えてもよい。これにより、コンタクトホール９の酸化膜２６を確実に除去することができ、コンタクト抵抗の上昇を防ぐことができる。
【００４３】
そして、画素電極６を形成する（ステップＳ１０８）。具体的には、スパッタ装置によって、ＩＴＯ膜等の透明性導電膜を成膜する。そして、写真製版工程、レジスト除去工程、エッチング工程によりパターニングする。これにより、画素電極６が形成される。コンタクトホール９を介してドレイン電極４とＩＴＯ膜とが接触し、スイッチング素子と画素電極６が接続される構造となる。以上のような工程で画素が形成される。この画素をアレイ状に設けることによりＴＦＴアレイ基板が形成される。
【００４４】
液晶表示装置を製造する場合、上記のＴＦＴアレイ基板の上に配向膜を設け、一定の方向にラビング処理を行う。そして、以上の工程で製造されたＴＦＴアレイ基板と、対向電極及びカラーフィルターを備えるＣＦ基板とを対向配置させる。そして基板間に液晶分子を注入し、封止する。この後、ドライバＩＣ等を実装し、偏光板などを貼り付ける。これにより、液晶表示パネルが完成する。そして、背面側にバックライトユニットを設け、筐体に収容することによって、液晶表示装置が完成する。
【００４５】
なお、ソース配線２、ソース電極３及びドレイン電極４を積層構造としてもよい。例えば、ソース配線２等を、図５に示すように、第１の導体薄膜２３と、第１の導体薄膜２３の上に形成された第２の導体薄膜２４との２層構造としてもよい。さらには、ソース配線２を図６に示すように、第１の導体薄膜２３と、第１の導体薄膜２３の上に形成された第２の導体薄膜２４と、第２の導体薄膜２４の上に形成された第３の導体薄膜２５との３層構造としてもよい。このように配線が積層構造になると、材質等の違いによって配線が庇状となることが多い。例えば、材料の異なる薄膜を積層してパターニングする場合に、２層以上を一括してエッチングすることがある。しかしながら、積層構造の材料それぞれでエッチングレートが異なる。また、後のレジスト除去や洗浄のための工程で使用される薬液やガス雰囲気によって、エッチングレートが変わる。従って、ソース配線２の側面に、図５や図６に示すような庇状部分が発生してしまう。例えば、第１の導体薄膜２３のエッチングレートが第２の導体薄膜２４よりも高い場合、サイドエッチングによって、第１の導体薄膜２３の配線幅が、第２の導体薄膜２４よりも狭くなってしまう。この場合、庇部分に対応する箇所では、層間絶縁膜８の上の導電層が損傷しやすくなってしまう。よって、図５及び図６に示すように、積層構造のソース配線２の側部に、塗布絶縁膜２１を形成する。もちろん、第１の導体薄膜２３の線幅が狭くなる場合に限らず、第２の導体薄膜２４の幅が第３の導体薄膜２５よりも狭くなり、庇状となる場合も同様である。この配線側壁の庇状の部分に塗布絶縁膜２１を塗布することにより、上部の段差を緩和させ、層間絶縁膜９上に形成される電極の断線を防止することができる。
【００４６】
例えば、図６に示す３層構造の場合、第１の導体薄膜２３及び第３の導体薄膜２５を厚さ５０〜２００ｎｍ程度のＭｏ薄膜とする。第２の導体薄膜２４は２００〜４００ｎｍのＡｌ薄膜とする。第１の導体薄膜２３は、半導体層１２のシリコンと接するため、バリアメタルとしてＭｏを用いる。これにより、Ａｌが直接シリコンと接するのを防ぐことができ、シリコンがＡｌ中に拡散するのを防止することができる。第２の導体薄膜２４は、配線の電気抵抗を低抵抗化するため、比抵抗の低いＡｌとする。第３の導体薄膜２５は、上層配線とのコンタクト抵抗を良好とするために、Ｍｏとする。これにより、コンタクトホール９や接続端子部でのコンタクト抵抗を良好にすることができる。もちろん、上記の材料、膜厚に限られるものではなく、設計的に必要とされる抵抗値などから最適値、最適材料を選ぶことができる。また、ソース配線等を４層以上の積層構造としてもよい。
【００４７】
なお、本発明において、庇状とは、配線の厚み方向において、上面側での導体薄膜の幅が、下面側の幅よりも狭くなっている場合をいう。例えば、逆テーパー形状のように、下面側に行くほど幅が狭くなる構成や、厚み方向の中央部の幅が、その中央部よりも下側の幅よりも広くなっている構成を含む。換言すると、庇状とは、配線のうち最も幅が広くなっている箇所が、最も下側ではなく、最も幅が狭くなっている箇所が最も上側でない構成を含む。例えば、第１の導体薄膜２３、第２の導体薄膜２４及び第３の導体薄膜２５からなる３層構造の配線において、第１の導体薄膜２３と第３の導体薄膜２５の間に配置された第２の導体薄膜２４の幅が第１の導体薄膜２３と第３の導体薄膜２５よりも細くなっている場合を含む。
発明の実施の形態２．
【００４８】
本実施の形態では、実施の形態１にかかるＴＦＴアレイ基板において、ソース配線２を酸化しないで塗布絶縁膜２１を形成したものである。従って、本実施の形態にかかるＴＦＴアレイ基板の基本的構成は図１及び図２で示した構成と同様であるため説明を省略する。また、本実施の形態にかかるＴＦＴアレイ基板の基本的な製造工程は、実施の形態１で示した製造工程と同様であるため説明を省略する。本実施の形態にかかるＴＦＴアレイ基板に設けられた塗布絶縁膜２１の構成について図７を用いて説明する。図７は、塗布絶縁膜２１が塗布されたソース配線２の構成を拡大して示す断面図である。
【００４９】
本実施の形態では、ソース配線２に対して陽極酸化を行なっていない。すなわち、図４に示すフローチャートにおいて、ステップＳ１０５を省略したものである。従って、塗布絶縁膜２１がソース配線２の側面に直接形成されている。すなわち、ソース配線２の第１の導体薄膜２３の側面に接するように、塗布絶縁膜２１が形成されている。塗布絶縁膜２１は庇状部分においてソース配線２と接するように形成される。この構成でも、実施の形態１と同様の効果を得ることができる。さらに、ステップＳ１０５の陽極酸化処理の工程を省略することができるため、生産性を向上することができる。
【００５０】
また、本実施の形態においても、ソース配線２を異なる材質からなる積層構造とすることができる。例えば、ソース配線２を図８に示すような２層構造としてもよい。さらには、ソース配線２を図９に示すような３層構造としてもよい。この場合でも、庇状部分に塗布絶縁膜２１を形成することで、層間絶縁膜８の上の導電層の損傷を防ぐことができる。
発明の実施の形態３．
【００５１】
本実施の形態にかかるＴＦＴアレイ基板は、ソース配線２の上に、層間絶縁膜８を形成し、層間絶縁膜８の上から塗布絶縁膜２１を形成したものである。従って、本実施の形態にかかるＴＦＴアレイ基板の基本的構成は図１及び図２で示した構成と同様であるため説明を省略する。また、本実施の形態にかかるＴＦＴアレイ基板の基本的な製造工程は、実施の形態１で示した製造工程と同様であるため説明を省略する。本実施の形態にかかるＴＦＴアレイ基板に設けられた塗布絶縁膜２１の構成について図１０を用いて説明する。図１０は、塗布絶縁膜２１が塗布されたソース配線２の構成を拡大して示す断面図である。
【００５２】
本実施の形態では、ソース配線２の上に層間絶縁膜８を形成している。すなわち、図４で示したフローチャートにおいて、ステップＳ１０６とステップＳ１０７の工程の順番を逆にしたものである。ここで、ソース配線２の側面は庇状であるため、その上に形成される層間絶縁膜８も庇状となる。すなわち、ソース配線２の庇状部分に対応する箇所では、層間絶縁膜８にも庇状部分が形成される。この層間絶縁膜８の庇状部分に対応する箇所に、塗布絶縁膜２１が埋め込まれる。これにより、画素電極６の形成面をなだらかにすることができる。これにより、画素電極６が平坦性の高い面に形成されるため、断線や破損を防ぐことができる。もちろん、図１０に示す構成で、ソース配線２を２層以上の積層構造としてもよい。
【００５３】
この構成では、ソース配線２と塗布絶縁膜２１とが接触していない。よって、ソース配線２と塗布絶縁膜２１の濡れ性が高くない場合でも、酸化膜の形成工程（ステップＳ１０５）を省略することができる。これにより、生産性を向上することができる。
【００５４】
なお、上記の説明では、配線基板をボトムゲート型構造のＴＦＴアレイ基板として説明したが、本発明はこれに限られるものではない。また、有機ＥＬ表示装置等の液晶表示装置以外の表示装置に用いられる配線基板に適用してもよい。さらには、表示装置に限らず、半導体装置などの様々な配線基板に適用することが可能である。もちろん、ソース配線に限らず、他の配線、電極の側面の庇状部分に対応する箇所に、塗布絶縁膜２１を形成することによって、上層の導電層の破損を防ぐことができる。また、ゲート絶縁膜７又は層間絶縁膜８などの絶縁膜が庇状となる箇所に対して塗布絶縁膜２１を形成することによって、導電層の破損を防ぐことができる。
【図面の簡単な説明】
【００５５】
【図１】本発明にかかるＴＦＴアレイ基板の画素構造を示す平面図である。
【図２】本発明にかかるＴＦＴアレイ基板の構成を示す断面図である。
【図３】本発明の実施の形態１にかかるＴＦＴアレイ基板のソース配線の側面に設けられた塗布絶縁膜の構成を拡大して示す断面図である
【図４】本発明にかかる液晶表示装置の製造工程を示すフローチャートである。
【図５】本発明の実施の形態１にかかるＴＦＴアレイ基板のソース配線の側面に設けられた塗布絶縁膜の別の構成を拡大して示す断面図である。
【図６】本発明の実施の形態１にかかるＴＦＴアレイ基板のソース配線の側面に設けられた塗布絶縁膜の別の構成を拡大して示す断面図である。
【図７】本発明の実施の形態２にかかるＴＦＴアレイ基板のソース配線の側面に設けられた塗布絶縁膜の構成を拡大して示す断面図である。
【図８】本発明の実施の形態２にかかるＴＦＴアレイ基板のソース配線の側面に設けられた塗布絶縁膜の別の構成を拡大して示す断面図である。
【図９】本発明の実施の形態２にかかるＴＦＴアレイ基板のソース配線の側面に設けられた塗布絶縁膜の別の構成を拡大して示す断面図である。
【図１０】本発明の実施の形態３にかかるＴＦＴアレイ基板のソース配線の側面に設けられた塗布絶縁膜の構成を拡大して示す断面図である。
【図１１】従来のＴＦＴアレイ基板の配線の構成を拡大して示す断面図である。
【図１２】従来のＴＦＴアレイ基板の配線の構成を拡大して示す断面図である。
【符号の説明】
【００５６】
１  ゲート配線、２  ソース配線、３  ソース電極、４  ドレイン電極、
５  補助容量配線、６  画素電極、７  ゲート絶縁膜、８  層間絶縁膜、
９  コンタクトホール、１０  ガラス基板、２１  塗布絶縁膜、２３  第１の導体薄膜、
２４  第２の導体薄膜、２５  第３の導体薄膜、２６  酸化膜
【図１】
0004781776.tif 000002
【図２】
0004781776.tif 000003
【図３】
0004781776.tif 000004
【図４】
0004781776.tif 000005
【図５】
0004781776.tif 000006
【図６】
0004781776.tif 000007
【図７】
0004781776.tif 000008
【図８】
0004781776.tif 000009
【図９】
0004781776.tif 000010
【図１０】
0004781776.tif 000011
【図１１】
0004781776.tif 000012
【図１２】
0004781776.tif 000013