(57)【特許請求の範囲】
【請求項１】
入力電源に接続されるキャパシタと、
前記キャパシタにカップリングされる切り替え回路と、
前記切り替え回路にカップリングされ、負荷に対して電力を供給する出力ストレージユニットと、
前記出力ストレージユニットの状態を示すフィードバック信号に基づいて、前記切り替え回路に前記入力電源から前記キャパシタへ電力を伝送する第１導通経路或いは前記キャパシタから前記出力ストレージユニットへ電力を伝送する第２導通経路を形成するように前記切り替え回路を制御するコントローラとを備え、
前記コントローラは、前記フィードバック信号に基づいて、前記出力ストレージユニットの状態が、前記出力ストレージユニットによって供給される出力電圧が予め決められたリファレンス電圧の上限値以上になってから下限値以下になるまでの第１状態であるかまたは、前記出力電圧が前記リファレンス電圧の前記下限値以下になってから前記上限値以上になるまでの第２状態であるかを判断し、
前記出力ストレージユニットが前記第１状態であると判断された場合、前記コントローラは、前記キャパシタに所定値以上の電圧を保持させるようにし、
前記出力ストレージユニットが一旦前記第２状態になると、前記コントローラは、即時に前記キャパシタから前記出力ストレージユニットに電力を伝送させる
ことを特徴とする直流―直流変換回路。
【請求項２】
前記出力ストレージユニットが一旦前記第２状態になると、前記コントローラは、即時に前記キャパシタに所定期間または所定デュティサイクルで、前記出力ストレージユニットへ電力を伝送させることを特徴とする請求項１に記載の直流―直流変換回路。
【請求項３】
前記コントローラは、
前記フィードバック信号に基づいて検知信号を生成する検知ユニットと、
クロック信号を生成する発振ユニットと、
時分割に前記切り替え回路を制御するための第１制御信号と第２制御信号を生成し、前記第１制御信号によって、前記切り替え回路を前記入力電源から前記キャパシタへ電力を伝送させるように制御し、前記第２制御信号によって、前記切り替え回路を前記キャパシタから前記出力ストレージユニットへ電力を伝送させるように制御し、また、前記第１制御信号が、前記検知信号により生成されるか否かが決められるとともに前記クロック信号によりその生成時点と終了時点が決められ、前記第２制御信号が、前記検知信号と前記クロック信号により生成されるか否かが決められる制御ユニットとを備え、
前記出力ストレージユニットが前記第１状態から前記第２状態へ変換される際、前記制御ユニットは、即時に前記第２制御信号を前記所定期間または前記所定デュティサイクルで生成する
ことを特徴とする請求項２に記載の直流―直流変換回路。
【請求項４】
前記コントローラは、
前記フィードバック信号に基づいて検知信号を生成する検知ユニットと、
周波数が同じでも位相が異なるクロック信号を複数生成する発振ユニットと、
制御ユニットとを備え、
前記出力ストレージユニットの状態が前記第１状態から前記第２状態へ切り替わる時点を前記検知信号の開始時点とし、
前記制御ユニットは、前記複数のクロック信号を受信し前記検知信号の開始時点に基づいて当該複数のクロック信号の何れか１つを選択して出力するマルチプレクサを有し、前記制御ユニットは、当該選択されたクロック信号と前記検知信号に基づいて第１制御信号と第２制御信号を生成し、前記第１制御信号によって、前記入力電源から前記キャパシタへ電力を伝送するように前記切り替え回路を制御し、前記第２制御信号によって、前記キャパシタから前記出力ストレージユニットへ電力を伝送するように前記切り替え回路を制御する
ことを特徴とする請求項１に記載の直流―直流変換回路。
【請求項５】
前記発振ユニットは２つのクロック信号を生成し、前記２つのクロック信号が互いに逆位相であることを特徴とする請求項４に記載の直流―直流変換回路。
【請求項６】
入力電源に接続される入力ストレージユニットと、
前記入力ストレージユニットにカップリングされる切り替え回路と、
前記切り替え回路にカップリングされ、負荷に対して電力を供給する出力ストレージユニットと、
前記出力ストレージユニットの電圧を示すフィードバック信号に基づいて前記切り替え回路を制御するコントローラとを備える直流―直流変換回路において、
前記コントローラは、
前記フィードバック信号により検知信号を生成する検知ユニットと、
周波数が同じでも位相が異なるクロック信号を複数生成する発振ユニットと、
制御ユニットとを備え、
前記出力ストレージユニットの状態が、前記出力ストレージユニットによって供給される出力電圧が予め決められたリファレンス電圧の上限値以上になってから下限値以下になるまでの第１状態から、前記出力電圧が前記リファレンス電圧の前記下限値以下になってから前記上限値以上になるまでの第２状態へ切り替わる時点を前記検知信号の開始時点とし、
前記制御ユニットは、前記複数のクロック信号を受信し前記検知信号の開始時点に基づいて当該複数のクロック信号の何れか１つを選択して出力するマルチプレクサを有し、前記制御ユニットは、当該選択されたクロック信号と前記検知信号に基づいて第１制御信号と第２制御信号を生成し、前記第１制御信号によって、前記入力電源から前記入力ストレージユニットへ電力を伝送するように前記切り替え回路を制御し、前記第２制御信号によって、前記入力ストレージユニットから前記出力ストレージユニットへ電力を伝送するように前記切り替え回路を制御する
ことを特徴とする直流―直流変換回路。
【請求項７】
前記制御ユニットは、前記複数のクロック信号の位相に基づいて、前記複数のクロック信号の何れか１つを選択して出力することを特徴とする請求項６に記載の直流―直流変換回路。
【請求項８】
前記制御ユニットは、ラッチ回路を備え、前記ラッチ回路は、前記発振ユニット、前記検知ユニット及び前記マルチプレクサにカップリングされ、前記発振ユニットは、互いに逆位相である２つのクロック信号を生成し、前記ラッチ回路は、前記検知信号と前記２つのクロック信号の何れか１つに基づいて、前記マルチプレクサに前記２つのクロック信号の何れか１つを選択して出力させるための選択信号を生成することを特徴とする請求項６に記載の直流―直流変換回路。
【請求項９】
電荷ポンプ回路の切り替え回路を制御する電荷ポンプコントローラにおいて、
負荷の状態を示すフィードバック信号に基づいて検知信号を生成する検知ユニットと、
周波数が同じでも位相が異なるクロック信号を複数生成する発振ユニットと、
前記複数のクロック信号を受信して且つ受信した複数のクロック信号の何れか１つを基準クロック信号として出力する判断選択回路を有し、前記基準クロック信号と前記検知信号に基づいて前記切り替え回路の切り替え動作を制御する制御ユニットとを備え、
前記電荷ポンプ回路の出力が所定出力電圧より低いことを前記フィードバック信号が示すとき、前記判断選択回路は、前記検知信号に基づいて、改めて前記複数のクロック信号の何れか１つを基準クロック信号として選択する
ことを特徴とする電荷ポンプコントローラ。
【請求項１０】
前記判断選択回路は、前記複数のクロック信号を受信し前記検知信号に基づいて当該複数のクロック信号の何れか１つを選択して出力するためのマルチプレクサを備えることを特徴とする請求項９に記載の電荷ポンプコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流―直流変換回路とその回路に用いるコントローラに関し、特に、電荷ポンプ制御回路とその制御回路に用いるコントローラに関する。
【背景技術】
【０００２】
図１は、従来の電荷ポンプ制御回路である。上記電荷ポンプ制御回路は、フルブリッジ式切り替え回路と、第１のキャパシタＣｉｎと、第２のキャパシタＣｏｕｔと、電圧フィードバック回路３０と、制御素子１０とを備える。フルブリッジ式切り替え回路は、制御素子１０の制御信号Ｃｏｎ＿１，Ｃｏｎ＿２によって制御される４つのトランジスタスイッチＳＷ１〜ＳＷ４を備える。制御信号Ｃｏｎ＿１がハイレベルであるとき、トランジスタスイッチＳＷ１，ＳＷ２がオンされて第１導通経路を形成し、第１のキャパシタＣｉｎは、入力電源ＶＤＤから第１導通経路を介して伝送された電力を蓄える。また、制御信号Ｃｏｎ＿２がハイレベルであるとき、トランジスタスイッチＳＷ３，ＳＷ４がオンされて第２導通経路を形成し、第１のキャパシタＣｉｎから第２導通経路を介して第２のキャパシタＣｏｕｔに電力が伝送され、第２のキャパシタＣｏｕｔに、負荷（図示せず）に対する出力電圧Ｖｏｕｔを生成させる。
【０００３】
制御素子１０は、発振ユニット１２と、タイミングコントローラ１４と、遅延比較器１６とを備える。遅延比較器１６は、電圧フィードバック回路３０によって生成された電圧フィードバック信号ＶＦＢとリファレンス電圧Ｖ１とを比較することで、検知信号ＤＥＴを生成する。タイミングコントローラ１４は、発振ユニット１２により生成されたクロック信号ＣＬＫと検知信号ＤＥＴとを受信し、クロック信号ＣＬＫのレベルに基づいて、時分割に制御信号Ｃｏｎ＿１，Ｃｏｎ＿２を生成する。
【０００４】
また、図２は、図１の電荷ポンプ制御回路の信号のタイミング概念図である。時点ｔ１において、電圧フィードバック信号ＶＦＢがリファレンス電圧Ｖ１−より低くなると、検知信号ＤＥＴがローレベルからハイレベルへ変化する。しかしながら、このとき、クロック信号ＣＬＫがローレベルであり、即ち、制御信号Ｃｏｎ＿１を生成する時間窓であり、制御素子１０から、ハイレベルである制御信号Ｃｏｎ＿１と、ローレベルである制御信号Ｃｏｎ＿２とが出力され、第２導通経路がオフ状態になり、第１のキャパシタＣｉｎから第２のキャパシタＣｏｕｔに対して電力を伝送することができない。これにより、出力電圧Ｖｏｕｔは、時点ｔ２まで継続して低下する。時点ｔ２において、クロック信号ＣＬＫがローレベルからハイレベルへ変化し、即ち、制御信号Ｃｏｎ＿２を生成する時間窓であり、制御素子１０から、ローレベルである制御信号Ｃｏｎ＿１と、ハイレベルである制御信号Ｃｏｎ＿２とが出力され、第１のキャパシタＣｉｎから第２導通経路を介して第２のキャパシタＣｏｕｔに電力が伝送される。これにより、出力電圧Ｖｏｕｔは、リファレンス電圧Ｖ１＋（時点ｔ３）まで上昇する。しかしながら、時点ｔ１から時点ｔ２まで、出力電圧Ｖｏｕｔが低下し続けて、リファレンス電圧Ｖ１−との差が△Ｖになる。そのため、従来の電荷ポンプ制御回路の出力電圧リップルは予想範囲内に制御されず、比較的大きな電圧リップルになる。この現象が同じく操作モード（制御信号を生成する時点が、クロック信号ＣＬＫによって決められる）の回路にも発生する。
【０００５】
本発明者は、上記欠点を解消するため、慎重に研究し、また、学理を活用して、有効に上記欠点を解消でき、設計が合理である本発明を提案する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記従来の電荷ポンプ制御回路の課題を解消するため、出力電圧が所定の値より低いことを検知すると、直ちに或いは納得できる期間内に、出力端に電力を伝送して出力電圧を上昇させ、従来の電荷ポンプ制御回路と比較すると、電圧リップルが低減する直流―直流変換回路とその回路に用いるコントローラを提供する。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、本発明による直流―直流変換回路は、キャパシタと、切り替え回路と、出力ストレージユニットと、コントローラとを備える。前記キャパシタは入力電源に接続される。前記切り替え回路は上記キャパシタにカップリングされる。前記出力ストレージユニットは、切り替え回路にカップリングされるとともに、負荷に対して電力を供給する。前記コントローラは、上記出力ストレージユニットの状態を示すフィードバック信号に基づいて、上記切り替え回路に上記入力電源から上記キャパシタへ電力を伝送する第１導通経路或いは上記キャパシタから上記出力ストレージユニットへ電力を伝送する第２導通経路を形成するように上記切り替え回路を制御する。また、上記コントローラは、上記フィードバック信号に基づいて、上記出力ストレージユニットの状態が、前記出力ストレージユニットによって供給される出力電圧が予め決められたリファレンス電圧の上限値以上になってから下限値以下になるまでの第１状態であるか若しくは、前記出力電圧が前記リファレンス電圧の前記下限値以下になってから前記上限値以上になるまでの第２状態であるかを判断する。上記出力ストレージユニットが上記第１状態であると判断された場合、上記コントローラは、上記キャパシタに所定値以上の電圧を保持させるようにする。上記出力ストレージユニットが一旦上記第２状態になると、上記コントローラは、即時に上記キャパシタから上記出力ストレージユニットに電力を伝送させる。
【０００８】
また、本発明による直流―直流変換回路は、入力ストレージユニットと、切り替え回路と、出力ストレージユニットと、コントローラとを備える。
【０００９】
前記入力ストレージユニットは入力電源に接続される。前記切り替え回路は上記入力ストレージユニットにカップリングされる。前記出力ストレージユニットは、上記切り替え回路にカップリングされるとともに、負荷に対して電力を供給する。前記コントローラは、上記出力ストレージユニットの電圧を示すフィードバック信号に基づいて、上記切り替え回路を制御する。当該直流―直流変換回路において、上記コントローラは、検知ユニットと、発振ユニットと、制御ユニットとを備える。前記検知ユニットは、上記フィードバック信号により、検知信号を生成する。前記発振ユニットは、周波数が同じでも位相が異なるクロック信号を複数生成する。前記出力ストレージユニットの状態が、前記出力ストレージユニットによって供給される出力電圧が予め決められたリファレンス電圧の上限値以上になってから下限値以下になるまでの第１状態から、前記出力電圧が前記リファレンス電圧の前記下限値以下になってから前記上限値以上になるまでの第２状態へ切り替わる時点を前記検知信号の開始時点とする。上記制御ユニットには、上記複数のクロック信号を受信し、上記検知信号の開始時点に基づいて上記複数のクロック信号の何れか一つを選択して出力するマルチプレクサを有する。また、上記制御ユニットは、当該選択されたクロック信号と上記検知信号に基づいて第１制御信号と第２制御信号を生成し、上記第１制御信号によって、上記入力電源から上記入力ストレージユニットへ電力を伝送するように上記切り替え回路を制御し、上記第２制御信号によって、上記入力ストレージユニットから上記出力ストレージユニットへ電力を伝送するように上記切り替え回路を制御する。
【００１０】
さらに、本発明は、電荷ポンプ回路の切り替え回路を制御するための電荷ポンプコントローラに係る。本発明による電荷ポンプコントローラは、検知ユニットと、発振ユニットと、制御ユニットとを備える。上記検知ユニットは、負荷の状態を示すフィードバック信号に基づいて、検知信号を生成する。上記発振ユニットは、周波数が同じでも位相が異なるクロック信号を複数生成する。上記制御ユニットは、判断選択回路を有する。当該判断選択回路は、上記複数のクロック信号を受信し、受信した複数のクロック信号の何れか１つを基準クロック信号として出力するためのものである、また、上記制御ユニットは、上記基準クロック信号と上記検知信号に基づいて、上記切り替え回路の切り替え動作を制御する。当該電荷ポンプコントローラにおいて、上記電荷ポンプ回路の出力が所定出力電圧より低いことを上記フィードバック信号が示すとき、上記判断選択回路は、上記検知信号に基づいて、改めて上記複数のクロック信号の何れか１つを基準クロック信号として選択する。
【発明の効果】
【００１１】
本発明によれば、出力電圧が所定の値より低いことを検知すると、直ちに或いは納得できる期間内に、出力端に電力を伝送して出力電圧を上昇させ、従来の電荷ポンプ制御回路と比較すると、電圧リップルが低減する。
【００１２】
以下、図面を参照しながら、本発明の特徴や技術内容について、詳しく説明するが、それらの図面等は、参照または説明のためであり、本発明は、それらによって制限されることがない。
【発明を実施するための最良の形態】
【００１３】
図３は、本発明のより良い実施例の直流―直流変換回路の概念図である。直流―直流変換回路は、切り替え回路と、入力ストレージユニットＣ１と、出力ストレージユニットＣ２と、フィードバック回路１３０と、コントローラ１００とを備える。入力ストレージユニットＣ１と出力ストレージユニットＣ２はキャパシタである。切り替え回路は、例えばＭＯＳ、ＩＧＢＴ等の半導体スイッチであり、入力ストレージユニットＣ１と出力ストレージユニットＣ２の間及び入力ストレージユニットＣ１と入力電源ＶＤＤの間にカップリングされる。上記切り替え回路は、コントローラ１００の制御信号Ｃｏｎ＿１に基づいて、入力電源ＶＤＤからの電力を入力ストレージユニットＣ１に伝送して蓄えさせる。また、上記切り替え回路は、コントローラ１００の制御信号Ｃｏｎ＿２に基づいて、入力ストレージユニットＣ１に蓄えられたエネルギーを出力ストレージユニットＣ２へ伝送する。出力ストレージユニットＣ２は、入力ストレージユニットＣ１からの電力を蓄えて、負荷（図示せず）に出力電圧Ｖｏｕｔを供給する。フィードバック回路１３０は、出力ストレージユニットＣ２にカップリングされ、出力ストレージユニットＣ２の電圧を示すフィードバック信号ＦＢを生成する。コントローラ１００は、フィードバック信号ＦＢに基づいて、制御信号Ｃｏｎ＿１，Ｃｏｎ＿２を生成して切り替え回路の動作を制御する。本実施例において、切り替え回路は、フルブリッジ式切り替え回路であり、切り替えスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を備える。コントローラ１００は、制御信号Ｃｏｎ＿１により、切り替えスイッチＳＷ１，ＳＷ２をオンさせて第１導通経路を形成し、入力電源ＶＤＤと入力ストレージユニットＣ１を電気的に接続させる。また、コントローラ１００は、制御信号Ｃｏｎ＿２により、切り替えスイッチＳＷ３，ＳＷ４をオンさせて第２導通経路を形成し、入力ストレージユニットＣ１と出力ストレージユニットＣ２を電気的に接続させる。
【００１４】
コントローラ１００は、比較器１０２と、制御ユニット１０４と、発振器１０６とを備える。比較器１０２は、フィードバック回路１３０により生成されたフィードバック信号ＦＢとリファレンス電圧Ｖ１とを比較して、検知信号ＤＥＴを生成する。上記比較器１０２は、磁気ヒステリシス比較器であるのが好ましい。発振器１０６は、少なくとも１つのクロック信号を生成する（本実施例において、単一クロック信号を生成する）。制御ユニット１０４は、発振器１０６により生成されたクロック信号ＣＬＫと検知信号ＤＥＴとを受信し、上記クロック信号ＣＬＫと検知信号ＤＥＴに基づいて、時分割に制御信号Ｃｏｎ＿１，Ｃｏｎ＿２を生成して切り替え回路を制御することで、時分割に、入力電源ＶＤＤから入力ストレージユニットＣ１に電力を伝送し、または入力ストレージユニットＣ１から出力ストレージユニットＣ２に電力を伝送する。
【００１５】
図４は、図３の実施例の信号のタイミング図である。フィードバック信号ＦＢが、リファレンス電圧Ｖ１＋まで上昇すると、検知信号ＤＥＴがローレベルに変化する。これは、出力ストレージユニットＣ２がエネルギーを放出する第１状態であることを示す。このとき、制御信号Ｃｏｎ＿１がハイレベルで、制御信号Ｃｏｎ＿２がローレベルである。切り替えスイッチＳＷ１，ＳＷ２がオンされて第１導通経路を形成し、電力は入力電源ＶＤＤから入力ストレージユニットＣ１に伝送して蓄えられる。また、このとき、切り替えスイッチＳＷ３，ＳＷ４がオフされて第２導通経路を遮断し、出力ストレージユニットＣ２は負荷へエネルギーを放出する。出力ストレージユニットＣ２は、フィードバック信号ＦＢがリファレンス電圧Ｖ１−に下がるまでにエネルギーを放出すると、検知信号ＤＥＴがハイレベルに変化する。これは、出力ストレージユニットＣ２はエネルギーを蓄える第２状態であることを示す。このとき、クロック信号ＣＬＫはローレベルである。従来の回路において、検知信号ＤＥＴがハイレベルに変化されると、クロック信号ＣＬＫがローレベルになり、この場合、クロック信号ＣＬＫがハイレベルに変化してから、切り替えスイッチＳＷ３，ＳＷ４がオンされて第２導通経路を形成し、出力ストレージユニットＣ２が蓄え始める。言い換えれば、検知信号ＤＥＴがハイレベルで、クロック信号ＣＬＫがローレベルであるとき、切り替えスイッチＳＷ１、ＳＷ２がオンされ、切り替えスイッチＳＷ３，ＳＷ４が遮断されるため、出力電圧ＶＯＵＴが継続して低下して、比較的大きなリップル値が発生する。本発明において、フィードバック信号ＦＢがリファレンス電圧Ｖ１−まで下がると、制御ユニット１０４は、直ちに（期間△ｔ）、ローレベルである制御信号Ｃｏｎ＿１と、ハイレベルである制御信号Ｃｏｎ＿２とを生成する。上記期間△ｔは、予め設定された所定の期間で、クロック信号ＣＬＫの周期によって決められるデュティサイクル、またはクロック信号ＣＬＫの位相によって決められる期間である。このとき、制御ユニット１０４は、クロック信号ＣＬＫによって切り替えスイッチＳＷ３，ＳＷ４を制御して第２導通経路を形成し、出力ストレージユニットＣ２は、フィードバック信号ＦＢがリファレンス電圧Ｖ１＋に上がるまでエネルギーを蓄える。フィードバック信号ＦＢが、再びリファレンス電圧Ｖ１＋まで上がると、出力ストレージユニットＣ２はエネルギーを放出する第１状態になる。このように繰り返して、フィードバック信号ＦＢをリファレンス電圧Ｖ１−からリファレンス電圧Ｖ１＋までの区間に維持する。出力ストレージユニットＣ２が第１状態になる場合、制御信号Ｃｏｎ＿１は、入力ストレージユニットＣ１の充電を所定の充電に維持するように、従来のように継続して切り替えてもよい。本実施例のより良い方法では、制御信号Ｃｏｎ＿１がハイレベルに維持されるため、切り替えスイッチＳＷ１，ＳＷ２が継続的にオンされ、スイッチの切り替え損失が低減される。
【００１６】
図５は、本発明の第２のより良い実施例の直流―直流変換回路概念図である。本実施例において、発振器１０６は、互いに逆位相のクロック信号ＣＬＫ１，ＣＬＫ２を生成する。制御ユニット１０４は、信号選択ユニット１１０と、非オーバーラップ信号生成ユニット１０８とを含む。信号選択ユニット１１０は、検知信号ＤＥＴに基づいて、クロック信号ＣＬＫ１、ＣＬＫ２の何れか１つをリファレンスクロック信号ＣＬＫとして選択して出力する。非オーバーラップ信号生成ユニット１０８は、リファレンスクロック信号ＣＬＫと検知信号ＤＥＴとを受信して、制御信号Ｃｏｎ＿１，Ｃｏｎ＿２を生成する。信号選択ユニット１１０は、マルチプレクサ１１２と、Ｄ型ラッチ回路１１４とを有する。Ｄ型ラッチ回路１１４は、トリガー端ＣＫで検知信号ＤＥＴを受信し、設定端Ｄでクロック信号ＣＬＫ２を受信する。検知信号ＤＥＴがハイレベルである場合、もしクロック信号ＣＬＫ２がローレベルであれば、出力端Ｑからローレベル信号を出力して、マルチプレクサ１１２にクロック信号ＣＬＫ１を選択させて出力させる。検知信号ＤＥＴがハイレベルである場合、もしクロック信号ＣＬＫ２がハイレベルであれば、出力端Ｑからハイレベル信号を出力して、マルチプレクサ１１２にクロック信号ＣＬＫ２を選択させて出力させる。非オーバーラップ信号生成ユニット１０８は、ＮＡＮＤ回路と、非オーバーラップユニット１０８ａとを含む。ＮＡＮＤ回路は、リファレンスクロック信号ＣＬＫと検知信号ＤＥＴとを受信し、演算してから、非オーバーラップユニット１０８ａに出力する。非オーバーラップユニット１０８ａは、ＮＡＮＤ回路からの出力信号に基づいて、非オーバーラップの制御信号Ｃｏｎ＿１，Ｃｏｎ＿２を生成する。これにより、切り替えスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４が同時にオンされて回路が破壊されることを防止する。
【００１７】
図６は、図５の実施例の信号のタイミング図である。時点ｔ１の直前は、出力ストレージユニットＣ２はエネルギーを放出する第１状態である。このとき、信号選択ユニット１１０は、クロック信号ＣＬＫ１をリファレンスクロック信号ＣＬＫとして選択して出力する（図において、クロック信号ＣＬＫ１，ＣＬＫ２には、選択された場合、実線で示し、選択されない場合、破線で示す）。時点ｔ１において、フィードバック信号ＦＢがリファレンス電圧Ｖ１−まで下がり、検知信号ＤＥＴはハイレベルに変化して、信号選択ユニット１１０に信号を選択させる。クロック信号ＣＬＫ１がローレベルで、クロック信号ＣＬＫ２がハイレベルであるため、信号選択ユニット１１０はクロック信号ＣＬＫ２をリファレンスクロック信号ＣＬＫとして選択して出力する。そのため、非オーバーラップ信号生成ユニット１０８は、即時に、ローレベルである制御信号Ｃｏｎ＿１と、ハイレベルである制御信号Ｃｏｎ＿２とを出力し、出力ストレージユニットＣ２が充電する第２状態へ移行する。フィードバック信号ＦＢが再びリファレンス電圧Ｖ１＋まで上がると、出力ストレージユニットＣ２はエネルギーを放出する第１状態に戻り、時点ｔ２において、フィードバック信号ＦＢがリファレンス電圧Ｖ１−まで下がって、出力ストレージユニットＣ２は充電する第２状態に戻る。このように、上記の作動を繰り返す。
【００１８】
図７は、本発明の第３のより良い実施例の直流―直流変換回路概念図である。図５と比較すると、信号選択ユニット１１０は、発振器１０６とＤ型ラッチ回路１１４の間にカップリングされる遅延回路１１６をさらに備える。遅延回路１１６は、クロック信号ＣＬＫ１がある遅延時間ｄｅｌａｙで遅延された後、クロック遅延信号ＤＩＮとして出力する。Ｄ型ラッチ回路１１４は、クロック遅延信号ＤＩＮと検知信号ＤＥＴに基づいて、判断信号ＱＯＵＴを出力する。マルチプレクサ１１２は、それに基づいて、クロック信号ＣＬＫ１若しくはクロック信号ＣＬＫ２を選択して出力する。本実施例において、遅延回路１１６を増設することは、図６のように、時点ｔ２において、クロック信号ＣＬＫ１を選択したものの、制御信号Ｃｏｎ＿２が僅かな時間だけハイレベルに維持され、その直後ローレベルになり、フィードバック信号ＦＢが再びリファレンス電圧Ｖ１−以下まで下がることを防止するためである。本実施例において、クロック遅延信号ＤＩＮでクロック信号ＣＬＫ１，ＣＬＫ２の位相を判断することにより、ハイレベルであるものの間もなくローレベルに変化するか否かを判断する。そうであると判断されるとそれをリファレンスクロック信号ＣＬＫとして選択して出力することをやめる。そのため、遅延時間ｄｅｌａｙにより、出力ストレージユニットＣ２が充電する第２状態に移行する場合、制御信号Ｃｏｎ＿２は、１回目のハイレベルの時間が不足であるせいで出力ストレージユニットＣ２の充電が不足になるという問題を避けることができる。そのため、各種類の適用（負荷の異なりや出力ストレージユニットＣ２の充電速度等）に応じて設定でき、例えば、固定期間やクロック信号ＣＬＫ１により設定された固定デュティサイクルの期間でも良い。
【００１９】
図８は、図７の実施例の信号のタイミング図である。時点ｔ１において、検知信号ＤＥＴがハイレベルに変化される。この時、クロック信号ＣＬＫ２がハイレベルで、クロック遅延信号ＤＩＮがローレベルである。これは、クロック信号ＣＬＫ２が、すぐにハイレベルからローレベルへ変化することを示すため、依然として、クロック信号ＣＬＫ１をリファレンスクロック信号ＣＬＫとして選択して出力する。
【００２０】
時点ｔ２において、リファレンスクロック信号ＣＬＫがハイレベルに変化し、制御信号Ｃｏｎ＿２もハイレベルに変化し、入力ストレージユニットＣ１から出力ストレージユニットＣ２への充電を開始させる。時点ｔ３において、検知信号ＤＥＴが再びハイレベルに変化する。このとき、クロック信号ＣＬＫ１がハイレベルで、クロック遅延信号ＤＩＮもハイレベルであるので、クロック信号ＣＬＫ１は間もなくハイレベルからローレベルに変化する。信号選択ユニット１１０は、クロック信号ＣＬＫ２をリファレンスクロック信号ＣＬＫとして選択して出力する。時点ｔ４において、リファレンスクロック信号ＣＬＫがハイレベルに変化し、制御信号Ｃｏｎ＿２もハイレベルに変化するので、入力ストレージユニットＣ１から出力ストレージユニットＣ２への充電を開始させる。このように、時点ｔ１−ｔ２と時点ｔ３−ｔ４の間、フィードバック信号がリファレンス電圧Ｖ１−よりも低くなるが、その時間は従来のものより短縮するから、依然として比較的低い出力電圧リップルになり、また、出力ストレージユニットＣ２が充電する第２状態に移行するときの１回目の充電時間が不足である問題を解消できる。
【００２１】
勿論、本発明の発振器１０６は、周波数が同じでも位相が異なるクロック信号を２つ以上生成しても良い。制御ユニット１０４のマルチプレクサは、上記複数のクロック信号を受信し、上記複数のクロック信号の位相と検知信号ＤＥＴに基づいて、最適のクロック信号をリファレンスクロック信号として選択して出力することにより、出力ストレージユニットＣ２が第２状態に移行するとき、１回目の充電不足の問題を解消する。上記の実施例は、本発明を説明するためのものであり、本発明に係る特許請求の範囲は、それによって制限されることがない。
【００２２】
図９は、本発明の第４のより良い実施例の直流―直流変換回路概念図である。本実施例において、信号選択ユニット１１０は、非オーバーラップ信号生成ユニット１１８と、トリガー回路１２０とを備える。
【００２３】
検知信号ＤＥＴがハイレベルになると、出力ストレージユニットＣ２が第２状態に移行したことを示し、トリガー回路１２０は、直ちにパルス信号ＣＭＰを生成して、制御ユニット１０４に直ちに所定期間または所定デュティサイクルのハイレベルである制御信号Ｃｏｎ＿２を生成させることで、出力ストレージユニットＣ２が直ちに充電を行うことができる。トリガー回路１２０は、遅延回路１１６と、ＮＯＴ回路と、ＡＮＤ回路とを備えるワンショット回路であってもよい。遅延回路１１６の遅延時間は、所定期間に設定されたものでもよく、或いは、クロック信号ＣＬＫに基づいて所定デュティサイクルに設定されたものでも良い。図１０は、図９の実施例の信号のタイミング図である。時点ｔ１において、フィードバック信号ＦＢがリファレンス電圧Ｖ１−まで下がり、このとき、検知信号ＤＥＴがハイレベルに変化し、制御ユニット１０４は、直ちに所定期間又は所定デュティサイクル△ｔの制御信号Ｃｏｎ＿２を出力して、フィードバック信号ＦＢをリファレンス電圧Ｖ１−以上に戻す。その後、クロック信号ＣＬＫにより決められた制御信号Ｃｏｎ＿１，Ｃｏｎ＿２の生成時点と結束時点に基づいて、フィードバック信号ＦＢをリファレンス電圧Ｖ１＋まで上昇させる。本実施例において、もし負荷が重い負荷で、期間△ｔにより十分な充電が得られない場合、フィードバック信号ＦＢが再びリファレンス電圧Ｖ１−まで下がると、トリガー回路１２０が依然としてトリガーされて、フィードバック信号ＦＢを常にリファレンス電圧Ｖ１−以上に維持させるようにする。
【００２４】
本発明の直流―直流変換回路によれば、出力電圧が所定値より低くなることを検知する場合、即時に或いは納得できる期間内、電力を出力端に伝送し、出力ストレージユニットにストレージを実行させて出力電圧を上げる。従来の電荷ポンプ制御回路に比較すると、電圧リップルが低減される。
【００２５】
上記より、本発明は、より進歩的かつより実用的で、法に従って特許請求を出願する。
【００２６】
以上は、ただ、本発明のより良い実施例であり、本発明は、上記実施例によって制限されることがなく、本発明に係わる特許請求の範囲や明細書の内容に基づいて行った等価の変更や修正は、全てが、本発明の特許請求の範囲内に含まれる。
【図面の簡単な説明】
【００２７】
【図１】従来の電荷ポンプ制御回路概念図
【図２】図１の電荷ポンプ制御回路の信号のタイミング概念図
【図３】本発明による一つのより良い実施例の直流―直流変換回路概念図
【図４】図３の実施例の信号のタイミング図
【図５】本発明による第２のより良い実施例の直流―直流変換回路概念図
【図６】図５の実施例の信号のタイミング図
【図７】本発明による第３のより良い実施例の直流―直流変換回路概念図
【図８】図７の実施例の信号のタイミング図
【図９】本発明による第４のより良い実施例の直流―直流変換回路概念図
【図１０】図９の実施例の信号のタイミング図
【符号の説明】
【００２８】
１００  コントローラ
１０２  比較器
１０４  制御ユニット
１０６  発振器
１０８、１１８  非オーバーラップ信号生成ユニット
１０８ａ  非オーバーラップユニット
１１０  信号選択ユニット
１１２  マルチプレクサ
１１４  Ｄ型ラッチ回路
１１６  遅延回路
１２０  トリガー回路
１３０  フィードバック回路
Ｃ１  入力ストレージユニット
Ｃ２  出力ストレージユニット
ＶＤＤ  入力電源
Ｃｏｎ＿１、Ｃｏｎ＿２  制御信号
Ｖｏｕｔ  出力電圧
ＦＢ  フィードバック信号
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４  切り替えスイッチ
Ｖ１、Ｖ１−、Ｖ１＋  リファレンス電圧
ＣＬＫ  リファレンスクロック信号
ＣＬＫ１、ＣＬＫ２  クロック信号
ＤＥＴ  検知信号
△ｔ  期間
ＣＫ  トリガー端
Ｄ  設定端
Ｑ  出力端
ｔ１、ｔ２、ｔ３、ｔ４  時点
ＤＩＮ  クロック遅延信号
ＱＯＵＴ  判断信号
ｄｅｌａｙ  遅延時間
【図１】
0004766086.tif 000002
【図２】
0004766086.tif 000003
【図３】
0004766086.tif 000004
【図４】
0004766086.tif 000005
【図５】
0004766086.tif 000006
【図６】
0004766086.tif 000007
【図７】
0004766086.tif 000008
【図８】
0004766086.tif 000009
【図９】
0004766086.tif 000010
【図１０】
0004766086.tif 000011