(57)【特許請求の範囲】
【請求項１】
フラーレン分子を内包した単層カーボンナノチューブからなるカーボンナノピーポッドを有するメモリ素子であって、
前記カーボンナノピーポッドが、２本以上５０本以下のバンドル状のカーボンナノピーポッドであり、バックゲート電極上に積層された絶縁層上に載置されると共に、５００ｎｍ〜１０００ｎｍ離間して設けられたソース電極及びドレイン電極に接続され、
前記ソース電極及びドレイン電極と、カーボンナノピーポッドとの間の界面抵抗が２５．６ｋΩより大きく１ＭΩ以下であり、
前記カーボンナノピーポッドには、前記バックゲート電極から１〜５Ｖ印加することにより内包された前記フラーレン分子に単一電子が注入されると共に、前記フラーレン分子が、注入された単一電子を保持することでメモリ情報を保持するメモリセルとなるように構成されたことを特徴とするメモリ素子。
【請求項２】
前記カーボンナノピーポッドの単層カーボンナノチューブが、金属的伝導を示すものであることを特徴とする請求項１記載のメモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はメモリ素子に関する。
【背景技術】
【０００２】
メモリ素子としては、揮発性メモリであるダイナミックランダムアクセスメモリ（ＤＲＡＭ）や不揮発性メモリである磁気ランダムアクセスメモリ（ＭＲＡＭ）がある。ＭＲＡＭの利点は、不揮発性であることと共に、ＤＲＡＭに比べてエネルギー消費が少なくまた読取りおよび書込み速度が大きいことである。ＭＲＡＭの欠点としては、ＭＲＡＭセルの寸法が小さくなるほど自由層の磁化を切り換えるのに必要な磁界が大きくなること、即ち素子の電力消費が大きくなることである。
【０００３】
また、近年、新規材料として高い注目を集めているカーボンナノチューブをチャネルに用いた不揮発性メモリ素子が知られている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開２００６−２１０９１０号公報（請求項１、請求項１１等）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記カーボンナノチューブをチャネルに用いた不揮発性メモリ素子は実用化されていない。
【０００６】
ところで、カーボンナノチューブの特殊な構造のひとつとして、単層カーボンナノチューブの内部空間にフラーレン分子を内包したいわゆるカーボンナノピーポッドがあるが、このカーボンナノピーポッドの電気的物性は未だにほとんど解明されていない。これは、高品質のカーボンナノピーポッド生成が困難であること、及び多くのフラーレン分子を内包するので電子構造が極めて複雑であることが理由である。また、カーボンナノピーポッドの電気特性を調べるためにカーボンナノピーポッドをチャネルとしたＦＥＴ構造を作製する場合、カーボンナノピーポッドの特性がＦＥＴ構造形成時のプロセスダメージに極めて敏感であるため、通常のプロセスではカーボンナノピーポッドの特性を調べられないこともその物性が解明されていない理由の一つとしてあげられる。従って、これらの理由からチャネルとしてカーボンナノピーポッドを用いた量子素子は作製が難しく、実現に至っていないのが現状である。
【０００７】
本発明の課題は、上記従来技術の問題点を解決することにあり、カーボンナノピーポッドを用いて、小型でかつ大容量のメモリ素子を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明のメモリ素子は、フラーレン分子を内包した単層カーボンナノチューブからなるカーボンナノピーポッドを有するメモリ素子であって、前記カーボンナノピーポッドが、２本以上５０本以下のバンドル状のカーボンナノピーポッドであり、バックゲート電極上に積層された絶縁層上に載置されると共に、５００ｎｍ〜１０００ｎｍ離間して設けられたソース電極及びドレイン電極に接続され、前記ソース電極及びドレイン電極と、カーボンナノピーポッドとの間の界面抵抗が２５．６ｋΩより大きく１ＭΩ以下であり、前記カーボンナノピーポッドには、前記バックゲート電極から１〜５Ｖ印加することにより内包された前記フラーレン分子に単一電子が注入されると共に、前記フラーレン分子が、注入された単一電子を保持することでメモリ情報を保持するメモリセルとなるように構成されたことを特徴とする。
【０００９】
かかる構成によれば、本発明のメモリ素子は従来のメモリ素子に比べて非常に小型化が可能である。また、かかる構成であることで、バックゲート電極から電圧が印加されると、バックゲート電圧が閾値より高い領域では、単一電子は前記フラーレン分子に注入され、閾値より低い領域では、単一電子は前記単層カーボンナノチューブに注入される。従って、バックゲート電圧を制御することで、メモリセルとしてのフラーレン分子に単一電子を注入でき、この単一電子のスピンモーメントで「０」「１」状態を表すことができるので、簡易にフレーレンをメモリセルとすることが可能である。
【００１０】
ここで、前記ソース電極及びドレイン電極が５００ｎｍ以上１０００ｎｍ未満で離間して設けられている。所定の距離が５００ｎｍ以上１０００ｎｍ未満であることで、チャネルとしてのカーボンナノピーポッドに単一電子を注入することが可能である。
【００１１】
また、前記金属電極と、カーボンナノピーポッドとの間の界面抵抗が２５．６ｋΩより大きく１ＭΩ以下である。界面抵抗が２５．６ｋΩより大きく１ＭΩ以下であることで、メモリ素子のチャネルとしてのカーボンナノピーポッドに単一電子を注入することが可能である。他方で、界面抵抗が２５．６ｋΩ以下であると、抵抗値が低すぎるため、カーボンナノピーポッドに電子が１以上流入し、カーボンナノピーポッドに単一電子のみを注入することができなくなる。
【００１２】
また、前記バックゲート電極から１〜５Ｖ印加することにより内包された前記フラーレン分子に単一電子が注入されるように構成されている。この範囲でバックゲート電極から電圧を印加することで、上述したようなフラーレン分子に単一電子を注入できる。
また、本発明の好適な実施形態としては、前記カーボンナノピーポッドの単層カーボンナノチューブが、金属的伝導を示すものであることが挙げられる。
前記カーボンナノピーポッドが２本以上５０本以下のバンドル状のカーボンナノピーポッドである。２本以上５０以下のカーボンナノピーポッドからなるバンドル状のカーボンナノピーポッドであることで、カーボンナノピーポッドに単一電子を注入できるからである。他方で、５０本より多いと、カーボンナノピーポッドの本数が多すぎて単一電子特性が平均化されてしまい、消えてしまうからである。
【発明の効果】
【００１３】
本発明のメモリ素子によれば、カーボンナノピーポッドにフラーレン分子をメモリセルとして用いているので、素子全体が小型であり、集積化しやすい。また、フラーレン分子に単一電子を注入してメモリセルとして用いることで、大容量メモリ化ができると共に消費電力が小さいという優れた効果を奏し得る。
【発明を実施するための最良の形態】
【００１４】
本発明のメモリ素子の一の実施形態について図１を用いて説明する。図１はメモリ素子の断面模式図である。
【００１５】
メモリ素子１は、金属層１１と、Ｓｉ層１２と、カーボンナノピーポッド１３と、金属電極１４ａ及び１４ｂとがこの順で積層されてなる。
【００１６】
金属層１１は、メモリ素子１においてバックゲート電極として機能する。金属層１１は、Ａｕから形成される。なお、Ａｕ以外では、例えばチタン（Ｔｉ）で金属層１１を形成してもよい。金属層１１の厚さは、例えば１００ｎｍ〜５００ｎｍ程度であればよい。
【００１７】
金属層１１上には、Ｓｉ層１２が積層されており、金属層１１とＳｉ層１２との密着性を高めるために、金属層１１とＳｉ層１２との間にはＴｉ層１１１が形成されている。このＴｉ層１１１は、密着性が確保されればどのような厚さでもよく、例えば２０ｎｍ〜５０ｎｍ程度で形成されている。
【００１８】
Ｓｉ層１２としては、公知のｐ型のＳｉ基板（厚さは例えば４００ｎｍ〜１０００ｎｍ程度あればよい）そのものを用いることができる。
【００１９】
Ｓｉ層１２上には、絶縁層としてのＳｉＯ2層１２１が形成され、このＳｉＯ2層１２１上にカーボンナノピーポッド１３が配置される。ＳｉＯ2層１２１の厚さは、例えば１００ｎｍ〜２００ｎｍ程度であればよい。
【００２０】
カーボンナノピーポッド１３は、メモリ素子１においてトランジスタのチャネルとして機能する。カーボンナノピーポッド１３は、１つの単層カーボンナノチューブ１３１内にフラーレン（図示せず）が内包されてなるものである。単層カーボンナノチューブ１３１は、単層カーボンナノチューブであり、金属ナノチューブであっても半導体ナノチューブであってもよい。金属ナノチューブとしては、たとえばそのカイラリティが（１０，１０）であるものがあげられる。フラーレンは、メモリ素子１においてメモリセルとして機能するものであり、例えば、Ｃ60、Ｃ82等があげられる。このカーボンナノピーポッド１３は、欠陥（例えば５員環等が混入している等）がなるべく少ない高品質なものが好ましい。かかるカーボンナノピーポッド１３は、単一のカーボンナノピーポッドでもよいが、複数のカーボンナノピーポッドからなるバンドル状のものであってもよい。ただし、この場合は、２本以上５０本以下の数のカーボンナノピーポッド１３からなるものが好ましい。５０本より多いと、後述する単一電子特性が得られなくなってしまい、メモリセルとして機能しないからである。
【００２１】
このカーボンナノピーポッド１３の端部及び前記ＳｉＯ2層１２１を覆うように、二つの金属電極１４ａ及び１４ｂが離間して形成されている。金属電極１４ａは、メモリ素子１においてソース電極、金属電極１４ｂは、メモリ素子１においてドレイン電極として機能する。金属電極１４ａの端部と金属電極１４ｂの端部との距離Ｈは、約６００ｎｍである。この距離Ｈは、このましくは５００ｎｍ〜１０００ｎｍ未満、より好ましくは５００ｎｍ〜６００ｎｍである。距離Ｈが５００ｎｍ〜１０００ｎｍであることで、カーボンナノピーポッド１３が金属電極１４ａ−１４ｂ間で０次元伝導体として機能し、印加するバックゲート電圧により単一電子をカーボンナノピーポッドに注入することが可能である。他方で、１０００ｎｍ以上であると、電子を一つずつカーボンナノピーポッドに注入することができず、５００ｎｍ未満の場合には、ソース電極−ドレイン電極間に存在するメモリセルとしてのフラーレン分子の数が少ないので、メモリ容量が減ってしまうため、好ましくない。
【００２２】
金属電極１４ａ及び１４ｂは、ＡｕからなるＡｕ電極部１４１ａ及び１４１ｂと、ＴｉからなるＴｉ電極部１４２ａ及び１４２ｂとからなる。なお、金属電極１４ａ及び１４ｂをＡｕのみから構成してもよい。Ｔｉ電極部１４２ａ及び１４２ｂは、Ａｕ電極部１４１ａ及び１４１ｂとＳｉＯ2層１２１及びカーボンナノピーポッド１３との密着性を保つために設けられているものであるので、その厚さは２０ｎｍ〜５０ｎｍ程度あればよい。この金属電極１４ａ及び金属電極１４ｂと、カーボンナノピーポッド１３との界面抵抗は、理論値としての量子抵抗（２５．６ｋΩ）より高いことが好ましい。界面抵抗が十分に高いことにより、チャネルとしてのカーボンナノピーポッド１３に単一電子を注入することができる。また、１ＭΩより高いと、逆に単一電子を注入しにくくなってしまう。
【００２３】
即ち、メモリ素子１は、バックゲート電極としての金属層１１と、ソース電極としての金属電極１４ａと、ドレイン電極としての金属電極１４ｂと、絶縁層としてのＳｉＯ2層と、チャネルとしてのカーボンナノピーポッド１３とを備えたＦＥＴ構造となっている。そして、ソース電極−ドレイン電極間が所定の距離離間していることで、カーボンナノピーポッド１３が０次元伝導体としてふるまうので、バックゲート電極からの電圧を調整してカーボンナノピーポッド１３に電子を一つずつ注入することができる。
【００２４】
この場合、前記メモリ素子１は、バックゲート電極（金属層１１）から電圧が印加される場合に、バックゲート電圧が閾値より低い領域では、単一電子は前記単層カーボンナノチューブに注入でき、高い領域では、単一電子は前記フラーレン分子に注入できる。このように、メモリ素子１においては、バックゲート電圧を制御して、簡易に単一電子をカーボンナノピーポッドのどの部位に注入するかを変化せしめることが可能である。この場合の閾値は、１．５Ｖ〜２Ｖ程度のものが多かったが、この閾値は、単層カーボンナノチューブとフラーレン分子の界面抵抗に依存すると考えられるので、この単層カーボンナノチューブとフラーレン分子の界面抵抗を制御することで所望の値に変更することが可能である。
【００２５】
そして、バックゲート電圧が閾値より高い領域でフラーレン分子に単一電子を注入することで、各フラーレン分子がメモリセルとして機能する。この場合、バックゲート電圧が閾値より高い領域において、各フラーレン分子に電子が一つずつ注入されるように、即ち各電子が異なるフラーレン分子に注入されるように、フラーレン分子の直列結合容量に基づく帯電エネルギーを制御する。この帯電エネルギーは内包フラーレン数により決定される。従って、その数を変えることで帯電エネルギーを制御することが可能である。このように制御することで、各フラーレン分子に一つの電子のみを注入でき、各電子は「０」を示す状態、「１」を示す状態のいずれかのスピンモーメントを有することから、この単一電子のスピンモーメントを利用して、フラーレン分子を「０」「１」が記録されたメモリセルとすることができる。
【００２６】
このようなメモリ素子１において、書込み時は印加バックゲート電圧により電子を各内包フラーレンに一個ずつ制御して注入するとともに、かつ、この注入電圧に同期した外部磁場を印加、あるいはレーザー光を照射することで、注入された電子のスピンモーメントを制御し、「０」又は「１」を書込む。そして、読込み時においては、レーザー光線を各フラーレンに照射し、その吸収・反射光をモニタすることで、「０」又は「１」を読み込むことが可能である。
【００２７】
上記メモリ素子の作製方法について以下説明する。
【００２８】
カーボンナノピーポッド１３は、公知の作製方法で得ることができる。例えば、両端を開放した単層カーボンナノチューブを、揮発したフラーレン分子雰囲気中に置いてフラーレン分子をカーボンナノチューブ内に挿入せしめてカーボンナノピーポッドを作製する方法、あるいは二層チューブを熱すると、内層ナノチューブのみがフラーレン分子となることを利用したカーボンナノピーポッドを作製する方法を用いることができる。これらは、それぞれB. W. Smith et al., Nature 393, 323(1998) 、M.Yudasaka, S. Saito, and A.Oshiyama, Phys.Rev. Lett. 86, 3835 (2001)等に詳しい。
【００２９】
次いで、このカーボンナノピーポッドを用いて上記メモリ素子を作製する。かかるメモリ素子の作製方法としては、公知のＦＥＴ構造の作製方法を適用することができる。例えば、初めに、Ｓｉ層１２としてのｐ型Ｓｉ基板（例えば厚さ６００ｎｍ）の一方の面に、ＳｉＯ2層１２１をプラズマＣＶＤ法により形成する。この形成条件は、例えば公知の条件であり、プラズマＣＶＤ装置において、ＴＥＯＳ（テトラエトキシシラン）から成る有機シランガスと、Ｏ2（酸素）から成る酸化性ガスとを導入して（例えばＴＥＯＳの導入量９０ｓｃｃｍ、Ｏ2の導入量３０００ｓｃｃｍ）、所定の圧力条件で形成することができる。なお、すでにＳｉＯ2層１２１が形成されているＳｉ基板を用いてもよい。
【００３０】
その後、このＳｉＯ2層上にカーボンナノピーポッド１３を載置する。
【００３１】
カーボンナノピーポッド１３を載置した後、リフトオフ法を用いてＴｉ電極部１４２ａ及び１４２ｂを作製する。即ち、このカーボンナノピーポッド１３が載置された面にレジストを塗布し、スピンコート法で膜を形成する。レジスト膜形成後、露光し、現像して洗浄する。その後、露光されたマスク上にＴｉ膜が所定の厚さとなるように、真空度：〜１0-7Ｔｏｒｒで蒸着し、マスクをリフトオフすることで、Ｔｉ電極部１４２ａ及び１４２ｂを形成する。蒸着方法としては、公知の蒸着方法、例えばＥＢ蒸着法などを用いることができる。
【００３２】
次いで、Ｔｉ電極部１４２ａ及び１４２ｂ形成と同様の手順で今度はＡｕ電極部１４１ａ及び１４１ｂを作製する。
【００３３】
最後に、Ｓｉ基板の裏面（カーボンナノピーポッド載置側と逆の面）にバックゲート電極１１を蒸着法により、所定の厚さになるように真空度：〜１０-7Ｔｏｒｒで形成する。
【００３４】
以上のようにして、カーボンナノピーポッド１３をチャネルとしたメモリ素子１を作製することができる。なお、上記メモリ素子１の作製においては、金属電極１４ａ及び１４ｂを作製する場合に、界面抵抗を下げることがないようにアニール処理を行わないことが重要である。界面抵抗が下がると、カーボンナノピーポッドに電子を一つずつ注入することができないからである。特に、金属電極１４ａ及び１４ｂをＡｕのみから作製する場合は、アニール処理を行わないことが重要である。
【００３５】
以下、実施例に基づいて本発明をより詳細に説明する。
【実施例１】
【００３６】
本実施例では、メモリ素子１を作製した。メモリ素子１の作製条件は、以下の通りであり、アニール処理はしなかった。
ＳｉＯ2層：     予めＳｉ基板に形成されていたもの、厚さ：１００ｎｍ
Ａｕ電極部：    作製方法：蒸着法、厚さ１００ｎｍ
Ｔｉ電極部：    作製方法：蒸着法、厚さ５０ｎｍ
金属層：        作製方法：蒸着法、厚さ３００ｎｍ
Ｔｉ層：        作製方法：蒸着法、厚さ３０ｎｍ
金属電極１４ａ及び１４ｂ間距離：５００ｎｍ
【００３７】
図２（ａ）はメモリ素子１の上面ＳＥＭ写真を示す。各金属電極間には、カーボンナノピーポッドが配置されている。図２（ｂ）は、このことを示すための、Ｔｉ電極部１４２ａ及び１４２ｂ作製前のメモリ素子１の上面ＳＥＭ写真である。２つのカーボンナノピーポッド１３のバンドルがＳｉＯ2膜上に配置され、図中に示す位置に２つの金属電極が形成される。
【００３８】
カーボンナノピーポッドは、ＡＦＭ及びＴＥＭよりその各チューブ直径が〜１．６ｎｍと同定され、さらに金属的伝導を示したことから、（１０、１０）カイラリティを持つ可能性が高い。また、このチューブ直径とバンドルの直径から、各バンドルにおけるカーボンナノピーポッド１３の数は、約２０であった。チャネル伝導度としてＧ＝４０×［４（２ｅ2／ｈ）＝６４０］μＳが予測されたが、実測定値は１０μＳ程度であった。従って、金属電極とカーボンナノピーポッド間のコンタクト抵抗が大きいことを意味し、電極間のチャネルとしてのカーボンナノピーポッドが０次元として機能できるように構成されていることが確認された。
【実施例２】
【００３９】
実施例１で得られたメモリ素子１に対し、バックゲート印加電圧Ｖｂｇを−４Ｖから３Ｖまで変化させるとともに、ソース−ドレイン電圧Ｖｓｄを変化させて、チャネル伝導度を、Ｔ＝１．５Ｋで調べた。結果を図３に示す。図３中、横軸はバックゲートへの印加電圧Ｖｂｇを示し、縦軸はソース−ドレイン電圧Ｖｓｄを示す。また、Ｚ軸は欄外に詳細を示したようにチャネル伝導度の微分値を示す。
【００４０】
図３に示したように、電気特性は、菱形（ダイアモンド）形状となった。このダイアモンド状の内側がクーロンブロッケードにより伝導度が最小になっている電圧範囲である。クーロンブロッケードとは、メモリ素子１の微小有効容量Ceffを持つカーボンナノピーポッド１３の帯電エネルギーEc=e2/2Ceffにより電子のカーボンナノピーポッド１３へのトンネリングが一個ずつに制限される現象である。このダイアモンド形状におけるソース−ドレイン電圧Ｖｓｄ、即ち縦軸方向の大きさがEcに相当する。さらに量子化エネルギー準位がカーボンナノピーポッド１３内に存在する場合は、そのエネルギー間隔がEcに加算されより大きいサイズのダイアモンドが出現する。
【００４１】
図３によれば、実施例１で作製されたメモリ素子１の電気特性（クーロンブロッケード特性）は、半導体量子ドットや質の高いカーボンナノチューブで報告される電気特性（クーロンブロッケード特性）に比べて一見不規則に見えるダイアモンド形状となった。しかし、この結果から、以下で説明する(１) ダイアモンドの大きさと重なりはＶｂｇ＝±１．７Ｖを境界として劇的に変化する点、(２) Ｖｂｇの正負に対して非対称であり極性を持つ点、の２点が明らかである。
【００４２】
(１)に関しては、−１．７Ｖ＜Ｖｂｇ＜１．７Ｖの領域Ｉ（図３参照）ではダイアモンド形状の大きさ（縦軸方向）は１０ｍＶ以下で比較的小さく、お互いの重なりも少ない。これに対して−１．７Ｖ＞Ｖｂｇ、Ｖｂｇ、＞１．７Ｖの領域ＩＩ（図３参照）ではダイアモンド形状の大きさは最大４０ｍＶ以上にも達し、重なりが極めて大きくなる。
【００４３】
(２)に関しては、Ｖｂｇが正の場合の領域Ｉ内では、約８ｍＶ弱サイズの３つのダイアモンドがＶｂｇ＝０Ｖから並び、２０ｍＶ弱のダイアモンドが一つ存在し、また８ｍＶ弱のダイアモンドが出現する。一方、Ｖｂｇが負の場合の領域Ｉ内では８ｍＶ弱のダイアモンド３個ほど並んだ後にダイアモンドは徐々に小さくなる。領域ＩＩでは負のＶｂｇ側では約１０ｍＶ強のダイアモンドが強く重なり合って存在し、正のＶｂｇ側では約４０ｍＶにもなる大きいダイアモンドがやはり大きく重なり合って出現する。
【００４４】
なお、従来、大きさが不規則で重なり部分の大きいダイアモンド形状は確率的（ストキャスティック）なクーロンダイアモンドとして、欠陥や不純物が多い一つのカーボンナノチューブがこれらの欠陥等により多くの小さいドットに分割され多重結合した構造でしばしば報告されてきた。しかしあるゲート電圧で突然ダイアモンドサイズが劇的に変化するなどの傾向を明確に持つ例はない。
【００４５】
このような図３で明らかとなった傾向において、図中の領域Ｉ、つまり低Ｖｂｇ領域の特性は、フラーレンを内包しない単層カーボンナノチューブのEcにほぼ一致していた。つまり、低Ｖｂｇ領域では、単一電子は単層カーボンナノチューブのみを流れており、フラーレン分子は少なくともEcの有効容量Ceffとしては寄与しないと考えられる。
【００４６】
他方で、領域ＩＩ、即ち高Ｖｂｇ領域では、低Ｖｂｇ領域で単層カーボンナノチューブのみを走行していた単一電子が印加バックゲート電圧Ｖｂｇが増大されることで、フラーレン分子に引き込まれ得る。即ち、印加バックゲート電圧Ｖｂｇを増大させることで、フラーレン分子に単一電子を注入できる。この場合、フラーレン分子軌道と準自由電子軌道との結合に起因する化学結合を介して電子はフラーレン分子に流入する。領域ＩＩでのダイアモンドサイズから見積もられたEcに寄与するフラーレン分子の容量は、低Ｖｂｇ領域Ｉでは単層カーボンナノチューブの容量と同程度、高Ｖｂｇ領域ＩＩでは１／３程度になり、高Ｖｂｇ領域において、より多くのフラーレン分子が直列に静電結合していることになる。1カ所のフラーレン分子にのみ単一電子が流入していくと、この結合数は少ないので、クーロンダイアモンド特性は図に示すように大きくならないため、本メモリ素子において異なるフラーレン分子に単一電子が注入されていることが確認された。
【００４７】
従って、実施例１で作製されたメモリ素子１は、バックゲート電圧を変化させることで、単層カーボンナノチューブに電子を注入したり、また、フラーレン分子に電子を一つずつ注入したりすることができ、これらの特性を変化させる閾値は±１．７Ｖであった。なお、本実施例と同様の作製方法で作製した他のカーボンナノピーポッドを用いたメモリ素子においてもこのようなクーロンダイアモンド特性は得られ、各メモリ素子での閾値は、全て１Ｖ〜５Ｖの間にあり、ほとんどは１．５Ｖ〜２Ｖであった。また、クーロンダイアモンド特性から、異なるフラーレン分子に各電子が注入されていることがわかった。
【００４８】
この場合に、内包された個々のフラーレン分子が単一電子、即ち単一スピンを閉じ込めるセルとして機能できるので、本メモリ素子１は、大容量分子磁気スピンメモリとして構成され得る。特に、一本のカーボンナノピーポッド１３には、金属電極１４ａ及び１４ｂ間に約６００個のフラーレン分子が内包されていると考えられるので、実施例１のようにバンドル状のカーボンナノピーポッドをソース・ドレイン電極間に多数並列配置した構造を作製すれば、非常にメモリ容量の高いスピンメモリを作製することが可能である。
【００４９】
（比較例１）
実施例１とは、バンドルにおけるカーボンナノピーポッドの数が異なる点以外は同一の条件で二つのメモリ素子を作製した。一つのメモリ素子におけるバンドル中のカーボンナノピーポッドの数は６０本、もう一つは１００本程度であると見積もられたが、実施例２と同一条件で電圧を印加しても単一電子特性は得られなかった。
【００５０】
（比較例２）
実施例１とは、ソース電極としての金属電極１４ａと、ドレイン電極としての金属電極１４ｂとの距離を１μｍとして作製した点以外は同一条件でメモリ素子を作製した。この場合においても、実施例２と同一条件で電圧を印加しても単一電子特性は得られなかった。
【００５１】
（比較例３）
実施例１とは、Ａｕ電極部１４１ａ及び１４１ｂを作製した後にアニールした以外は同一の条件で二つのメモリ素子を作製した。アニール条件は、アニール温度：８００℃、雰囲気：窒素雰囲気である。この場合、各メモリ素子の抵抗は約５ｋΩ以下まで下がり、その結果、単一電子特性は得られなかった。
【産業上の利用可能性】
【００５２】
本発明のメモリ素子は、上述したように大容量メモリとして用いることができる。従って、半導体分野で利用可能である。
【図面の簡単な説明】
【００５３】
【図１】メモリ素子を説明するためのメモリ素子の断面摸式図である。
【図２】実施例１で作製されたメモリ素子の（ａ）上面ＳＥＭ写真、（ｂ）作製途中での上面ＳＥＭ写真の拡大図である。
【図３】実施例１で作製されたメモリ素子の電気特性を示すグラフである。
【符号の説明】
【００５４】
１１  金属層
１２  Ｓｉ層
１３  カーボンナノピーポッド
１４ａ、１４ｂ  金属電極
【図１】
0004674912.tif 000002
【図２】
0004674912.tif 000003
【図３】
0004674912.tif 000004