(57)【特許請求の範囲】
【請求項１】
ゲート配線に重なる低濃度不純物領域と前記ゲート配線と重ならない高濃度不純物領域を有する半導体膜と、
前記半導体膜上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された前記ゲート配線と、
を有する半導体装置の作製方法であって、
基板上に前記半導体膜を形成し、
前記半導体膜上に第１のレジストマスクを形成し、
第１のイオンドープにより前記低濃度不純物領域を形成し、
前記半導体膜から前記第１のレジストマスクを除去し、
前記半導体膜をパターニングし、
前記半導体膜上に前記ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、アルゴンのみをスパッタガスとしたスパッタ法によりタングステンまたはタングステンを主成分とする膜を形成し、
前記スパッタ法は、純度が９９．９９９９％以上のタングステンターゲットを用い、前記ゲート配線を形成する基板の温度を３００℃以下とし、ガス圧を１．０Ｐａ以上とし、
前記タングステンまたはタングステンを主成分とする膜上に第２のレジストマスクを形成し、
前記タングステンまたはタングステンを主成分とする膜をパターニングして前記ゲート配線を形成し、
前記第２のレジストマスクを設けたまま第２のイオンドープによって前記高濃度不純物領域を形成し、前記第２のイオンドープで、前記ゲート配線に不純物イオンが注入されないことを特徴とする半導体装置の作製方法。
【請求項２】
ゲート配線に重なる低濃度不純物領域と前記ゲート配線と重ならない高濃度不純物領域を有する半導体膜と、
前記半導体膜上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成された前記ゲート配線と、
を有する半導体装置の作製方法であって、
基板上に前記半導体膜を形成し、
前記半導体膜上に第１のレジストマスクを形成し、
第１のイオンドープにより前記低濃度不純物領域を形成し、
前記半導体膜から前記第１のレジストマスクを除去し、
前記半導体膜をパターニングし、
前記半導体膜上に前記ゲート絶縁膜を形成し、
前記ゲート絶縁膜上に、アルゴンのみをスパッタガスとしたスパッタ法によりタングステンまたはタングステンを主成分とする膜を形成し、前記スパッタ法は、純度が９９．９９９９％以上のタングステンターゲットを用い、前記ゲート配線を形成する基板の温度を３００℃以下とし、ガス圧を１．０Ｐａ以上とし、
前記タングステンまたはタングステンを主成分とする膜上に第２のレジストマスクを形成し、
前記タングステンまたはタングステンを主成分とする膜をパターニングして前記ゲート配線を形成し、
前記第２のレジストマスクを設けたまま第２のイオンドープによって前記高濃度不純物領域を形成し、前記第２のイオンドープで、前記ゲート配線に不純物イオンが注入されず、
前記ゲート配線の窒化処理と前記不純物領域の活性化を同時に行うことを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または２において、
前記ゲート配線の線幅は３μｍ以下であることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一項において、
前記ゲート配線の膜厚は０．１μｍ以上、０．７μｍ以下であることを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一項において、
前記ゲート配線のナトリウムの含有量は０．１ｐｐｍ以下であることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一項において、
前記ゲート配線はアルゴンを含むことを特徴とする半導体装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一項において、
前記タングステンまたはタングステンを主成分とする膜の内部応力は、−１×１０１０ｄｙｎ／ｃｍ２以上、１×１０１０ｄｙｎ／ｃｍ２以下であることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は半導体装置の配線材料に関するものである。特に、薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
従来、上記ＴＦＴの配線材料としては、スパッタ法を用いた抵抗率の低いアルミニウム膜が多用されている。しかしながら、アルミニウムを配線材料として用いてＴＦＴを作製した場合、熱処理によってヒロックやウィスカー等の突起物の形成や、アルミニウム原子のチャネル形成領域への拡散により、ＴＦＴの動作不良やＴＦＴ特性の低下を引き起こしていた。
【０００５】
【発明が解決しようとする課題】
上記に示したようにアルミニウムは、耐熱性が低いためＴＦＴの作製プロセスにおいて好ましい配線材料ではない。
【０００６】
このため、アルミニウム以外の配線材料として、例えばタンタル（Ｔａ）やチタン（Ｔｉ）等を主成分に含む材料を使用する試みがなされている。タンタルやチタンはアルミニウムに比べれば耐熱性が高い一方、電気抵抗率が高いという問題が生じる。また、タンタルは５００℃程度の熱処理を施すと、熱処理前のものと比べて電気抵抗率が数倍に増大するため問題となっていた。
【０００７】
また、基板上に形成された膜が大きな応力を持つ場合、基板の反りや、膜自体の剥離が生じるため、スパッタ法により形成された膜は、膜応力の制御を行って、できるだけ低い応力を持つ膜を形成することが望まれている。膜応力の制御を行う一つの手段として、アルゴン（Ａｒ）やクリプトン（Ｋｒ）やキセノン（Ｘｅ）の混合ガスをスパッタガスとして用いることが提案されている。しかしながら、クリプトン（Ｋｒ）やキセノン（Ｘｅ）は高価なものであるため、混合ガスを用いることは、大量生産する場合において不適であった。
【０００８】
本願発明は、上記問題点を鑑みてなされたものであり、ＡＭ−ＬＣＤに代表される電気光学装置の各回路の配線または電極として、電気抵抗率が十分に低く、且つ耐熱性が十分に高い材料を用い、高い信頼性を有する電気光学装置およびその作製方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
タングステンを主成分とする配線材料であって、前記配線材料中にアルゴンを含み、且つ、前記配線材料中におけるナトリウムの含有量は０．１ｐｐｍ以下であることを特徴とする配線材料である。
【００１０】
また、上記構成において、前記配線材料の電気抵抗率が２０μΩ・ｃｍ以下、好ましくは１５μΩ・ｃｍ以下であることを特徴としている。
【００１１】
また、他の発明の構成は、
絶縁表面上にタングステン膜からなる配線を備えた半導体装置であって、
前記配線はアルゴンを含み、且つ、前記配線におけるナトリウムの含有量は０．１ｐｐｍ以下であることを特徴とする半導体装置である。
【００１２】
また、他の発明の構成は、
絶縁表面上にタングステン膜と、タングステンの窒化物膜とを含む積層構造を有する配線を備えた半導体装置であって、
前記配線はアルゴンを含み、且つ、前記配線におけるナトリウムの含有量は０．１ｐｐｍ以下であることを特徴とする半導体装置である。
【００１３】
上記各構成において、前記配線は、アルゴンをスパッタガスとして用いたスパッタ法により形成されたことを特徴としている。
【００１４】
また、上記各構成のいずれか一において、前記タングステン膜の内部応力は、−１×１０10ｄｙｎ／ｃｍ2以上、１×１０10ｄｙｎ／ｃｍ2以下であることを特徴としている。
【００１５】
また、上記各構成のいずれか一において、前記配線の線幅は３μｍ以下であることを特徴としている。
【００１６】
また、上記各構成のいずれか一において、前記配線の膜厚は０．１μｍ以上、０．７μｍ以下であることを特徴としている。
【００１７】
また、上記各構成のいずれか一において、前記配線をＴＦＴのゲート配線として用いたことを特徴としている。
【００１８】
また、上記各構造を実現するための発明の構成は、
絶縁表面上に配線を少なくとも含む半導体装置の作製方法において、
前記配線は、アルゴンのみをスパッタガスとしたスパッタ法によりタングステン膜を形成する工程と、前記タングステン膜をパターニングする工程とによって形成することを特徴とする半導体装置の作製方法である。
【００１９】
上記構成において、前記スパッタ法は、純度が６Ｎ以上のタングステンターゲットを用いることを特徴としている。
【００２０】
また、上記各構成において、前記スパッタ法は、基板温度を３００℃以下とすることを特徴としている。
【００２１】
また、上記各構成において、前記スパッタ法は、ガス圧を１．０Ｐａ以上とすることを特徴としている。
【００２２】
なお、本明細書中において「内部応力」は図２８に示すように、基板５２に対して薄膜５１が収縮しようとするときには、基板５２はそれを妨げる方向に引っ張るため薄膜５１を内側にして変形し、これを引張応力と呼び、「＋」方向の応力として表している。一方、薄膜５１が伸張しようとするときには、基板５２は押し縮められ薄膜５１を外側にして変形するので、これを圧縮応力と呼び、「−」方向の応力として表している。
【００２３】
なお、本明細書中において「電極」とは、「配線」の一部であり、他の配線との電気的接続を行う箇所、または半導体層と交差する箇所を指す。従って、説明の便宜上、「配線」と「電極」とを使い分けるが、「電極」という文言に「配線」は常に含められているものとする。
【００２４】
【発明の実施の形態】
本願発明の実施形態について、以下に説明する。
【００２５】
上述の課題を解決するために、本発明は、高純度な高融点金属からなるターゲットを用い、スパッタ法によって得られる高融点金属膜を配線材料として提供する。代表的にはタングステン（Ｗ）を高融点金属として用いることを本発明の特徴の一つとしている。
【００２６】
ターゲットとしては純度の高い、好ましくは６Ｎ（９９．９９９９％）以上のタングステンターゲットを用い、スパッタガスとしてはアルゴン（Ａｒ）の単体ガスを用いる。
【００２７】
また、本発明は、基板温度、スパッタガスの圧力（ガス圧）を調節することによって応力制御を行うことを特徴の一つとしている。基板温度を３００℃以下とし、スパッタガスの圧力を１．０Ｐａ以上とすることにより膜の応力を、−５×１０10〜５×１０10ｄｙｎ／ｃｍ2、好ましくは−１×１０10〜１×１０10ｄｙｎ／ｃｍ2とすることができる。
【００２８】
また、従来では、スパッタ電力を大きくすると膜応力が増大していた。しかし、上記本願発明を利用することによって、膜応力の増大を抑制できるため、大きめのスパッタ電力を投入することができ、スパッタレートを向上させることができる。
【００２９】
上記方法によって得られる本願のタングステン膜のナトリウム（Ｎａ）濃度及びカリウム（Ｋ）濃度をＧＤＭＳ分析法によって分析した。その分析結果を表１及び図２５に示す。
【００３０】
【表１】
0004766724.tif 000002
【００３１】
なお、本明細書中のＧＤＭＳ分析法とは、グロー放電質量分析法（Ｇlow Discharge Mass Spectrometry）の略であり、グロー放電により試料をスパッタ、イオン化して取り出す固体質量分析法である。ＧＤＭＳ分析法は、安定したイオン源が得られることにより、微量分析法として広く活用されている分析方法である。
【００３２】
表１及び図２５に示したように、タングステン膜のナトリウム（Ｎａ）濃度を０．１ｐｐｍ以下とすることができ、ゲート配線として用いてもＴＦＴ特性に影響を与えない範囲内に抑えることができた。仮に、ゲート電極中にナトリウム（Ｎａ）濃度が多く含まれていた場合は、ＴＦＴ特性に悪影響を与えてしまう。
【００３３】
また、半導体装置の配線を、タングステン膜と、窒化されたタングステン膜との積層構造としてもよい。例えば、絶縁表面上に窒化タングステン（ＷＮｘ（但し、０＜ｘ＜１））を成膜後、タングステン（Ｗ）を積層する。また、密着性を向上させるために導電性を有する珪素膜（例えばリンドープシリコン膜、ボロンドープシリコン膜等）を窒化タングステン（ＷＮｘ）の下層に設ける構成としてもよい。なお、この配線の線幅は３μｍ以下、膜厚は０．１〜０．７μｍで形成することができる。
【００３４】
図２６（ａ）に本発明のタングステン膜の応力値、図２６（ｂ）に熱処理（５００℃、４時間）後の応力値、図２６（ｃ）に熱処理（８００℃、４時間）後の応力値を示した。タングステン膜の成膜条件は、アルゴンガスの流量を１００ｓｃｃｍとし、スパッタ電力を６ｋＷとした。ただし、図２６（ｂ）及び図２６（ｃ）においては、熱処理する際、２００ｎｍの酸化窒化珪素膜ＳｉＯxＮy（但し、０＜ｘ、ｙ＜１）で覆っている。
【００３５】
本発明のタングステン膜は、熱処理の温度を上げるにつれて、最初は引張応力を有する膜であったものが、熱処理を加えると、さらに引張応力が増加する傾向を有しているため、膜応力の制御を行いやすい。
【００３６】
また、一般的な高融点金属の比較例として、図２６（ａ）にタンタルと窒化タンタルの積層膜の応力値、図２６（ｂ）に熱処理（５００℃、４時間）後の応力値、図２６（ｃ）に熱処理（８００℃、４時間）後の応力値を示している。同様に図２６（ｂ）及び図２６（ｃ）においては、熱処理する際、２００ｎｍの酸化窒化珪素膜ＳｉＯxＮy（但し、０＜ｘ、ｙ＜１）で覆っている。
【００３７】
図２６（ａ）〜図２６（ｃ）に示すように、タンタルと窒化タンタルの積層膜は、熱処理の温度を上げるにつれて、最初は引張応力を有する膜であったものが、熱処理を加えると、圧縮応力を有する膜へと移行する傾向があるため、膜応力の制御が困難である。
【００３８】
また、図２７（ａ）に本発明のタングステン膜の抵抗率、図２７（ｂ）に熱処理（５００℃、４時間）後の抵抗率、図２７（ｃ）に熱処理（８００℃、４時間）後の抵抗率を示した。なお、ここでの抵抗率とは電気抵抗率のことである。
【００３９】
図２７（ａ）〜図２７（ｃ）に示すように、本願のタングステン膜は、低抵抗率（１２〜１６μΩ・ｃｍ程度）を有しており、熱処理後もほとんど抵抗率の変化は見られない。なお、さらにスパッタ条件を適宜変更することによりタングステン膜の抵抗率を１２μΩ・ｃｍ以下、好ましくは９μΩ・ｃｍ程度にすることも可能である。
【００４０】
一方、一般的な高融点金属は酸化に対して耐性がなく、数ｐｐｍの残留酸素が存在する雰囲気での熱処理で容易に酸化してしまっていた。その結果、電気抵抗率の増大や膜剥がれが生じていた。また、イオンドーピングの際、反応ガスに含まれている微量な酸素等の不純物元素が高融点金属膜に注入されることによっても電気抵抗率が増大していた。
【００４１】
例えば、タンタルと窒化タンタルの積層膜は、熱処理する際、２００ｎｍの酸化窒化珪素膜ＳｉＯxＮy（但し、０＜ｘ、ｙ＜１）で覆われているのにも関わらず、熱処理前の抵抗率（２５μΩ・ｃｍ程度）と比べて、熱処理後の抵抗率（５０〜８０μΩ・ｃｍ程度）は数倍に増大していた。
【００４２】
また、通常、他の導電膜とのコンタクトを形成する場合には、他の導電膜を成膜する前に薄い酸化膜及び汚染物を除去するエッチング処理を行っている。次に、図２９に示す構造を基板６０上に形成する際、熱処理（５００℃、１時間）の有無と、電極６２（Ａｌ−Ｓｉ（２ｗｔ％））の成膜前にエッチング処理（１／１０ＨＦ）の有無での、抵抗値の比較を行った結果を表２に示す。
【００４３】
【表２】
0004766724.tif 000003
【００４４】
なお、コンタクト数は５０個とし、接触面積の合計は約４２０μｍ2として、タンタルと窒化タンタルの積層構造を有する電極と、タングステン膜と窒化タングステン膜との積層構造を有する電極とで比較を行った。なお、表２においては、接触面積３μｍ□当たりの抵抗値を示した。
【００４５】
表２では、タンタルと窒化タンタルの積層構造を有する電極６１と電極６２（Ａｌ−Ｓｉ（２ｗｔ％））とのコンタクト抵抗は、エッチング処理（１／１０ＨＦ）が有りの場合のほうが、無しの場合よりも抵抗値は下がっている。また、タンタルと窒化タンタルの積層構造を有する配線のコンタクト抵抗は熱処理を施した場合、急激な増大が見られ、その値は数ｋΩに達している。
【００４６】
一方、タングステン膜と窒化タングステン膜との積層構造を有する電極６１と電極６２（Ａｌ−Ｓｉ（２ｗｔ％））とのコンタクト抵抗は、熱処理及びエッチング処理（１／１０ＨＦ）の有無に関わらず変化が見られない。また、表２においては熱処理する際、図２のように酸化窒化珪素膜で覆っていない。
【００４７】
即ち、本発明のタングステン膜は、熱処理する際、酸化窒化珪素膜等で覆わなくとも抵抗率はほとんど変化しない。これらのことから、本発明のタングステン膜は、非常に耐熱性が高く、且つ、酸化されない膜であることがわかる。また、本発明のタングステン膜を用いた場合、このエッチング処理を省略することが可能である。
【００４８】
本発明は、膜中に含まれるナトリウムが０．０１ｐｐｍ以下であり、且つ、熱処理後も低い電気抵抗率（２０μΩ・ｃｍ以下）を有し、応力が−５×１０10ｄｙｎ／ｃｍ2〜５×１０10ｄｙｎ／ｃｍ2に制御されたタングステン膜をＴＦＴのゲート配線材料やその他の配線材料として用いることにより、ＴＦＴを備えた半導体装置の動作性能や信頼性を大幅に向上させることができる。
【００４９】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００５０】
【実施例】
［実施例１］
本発明の実施例について図１〜図５を用いて説明する。ここでは、画素回路とその周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路では、シフトレジスタ回路、バッファ回路等の基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することとする。
【００５１】
図１（Ａ）において、基板１００には、ガラス基板や石英基板を使用することが望ましい。本実施例ではガラス基板を用いた。その他にもシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。耐熱性が許せばプラスチック基板を用いることも可能である。
【００５２】
そして、基板１００のＴＦＴが形成される表面には、珪素（シリコン）を含む絶縁膜（本明細書中では酸化珪素膜、窒化珪素膜、または酸化窒化珪素膜の総称を指す）からなる下地膜１０１をプラズマＣＶＤ法やスパッタ法で１００〜４００ｎｍの厚さに形成した。なお、本明細書中において酸化窒化珪素膜とはＳｉＯxＮy（但し、０＜ｘ、ｙ＜１）で表される絶縁膜であり、珪素、酸素、窒素を所定の割合で含む絶縁膜を指す。また、酸化窒化珪素膜は、ＳｉＨ4とＮ2ＯとＮＨ3を原料ガスとして作製すればよく、含有する窒素濃度を２５atomic％以上５０atomic％未満とすると良い。
【００５３】
本実施例では、下地膜１０１として、酸化窒化珪素膜を２５〜１００ｎｍ、ここでは５０ｎｍの厚さに、酸化珪素膜を５０〜３００ｎｍ、ここでは１５０ｎｍの厚さとした２層構造で形成した。下地膜１０１は基板からの不純物汚染を防ぐために設けられるものであり、石英基板を用いた場合には必ずしも設けなくても良い。
【００５４】
次に下地膜１０１の上に２０〜１００ｎｍの厚さの、非晶質構造を含む半導体膜（本実施例では非晶質シリコン膜（図示せず））を公知の成膜法で形成した。なお、非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。
【００５５】
そして、特開平７−１３０６５２号公報（ＵＳＰ５，６４３，８２６号に対応）に記載された技術に従って、結晶構造を含む半導体膜（本実施例では結晶質シリコン膜）１０２を形成した。同公報記載の技術は、非晶質シリコン膜の結晶化に際して、結晶化を助長する触媒元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素、代表的にはニッケル）を用いる結晶化手段である。
【００５６】
具体的には、非晶質シリコン膜表面に触媒元素を保持させた状態で加熱処理を行い、非晶質シリコン膜を結晶質シリコン膜に変化させるものである。本実施例では同公報の実施例１に記載された技術を用いるが、実施例２に記載された技術を用いても良い。なお、結晶質シリコン膜には、いわゆる単結晶シリコン膜も多結晶シリコン膜も含まれるが、本実施例で形成される結晶質シリコン膜は結晶粒界を有するシリコン膜である。（図１（Ａ））
【００５７】
非晶質シリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で数時間加熱して脱水素処理を行い、含有水素量を５atom％以下として、結晶化の工程を行うことが望ましい。また、非晶質シリコン膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。
【００５８】
ここでは、下地膜と非晶質シリコン膜とは、同じ成膜法で形成することが可能であるので両者を連続形成しても良い。下地膜を形成後、一旦大気雰囲気にさらされないようにすることで表面の汚染を防ぐことが可能となり、作製されるＴＦＴの特性バラツキを低減させることができる。
【００５９】
次に、結晶質シリコン膜１０２に対してレーザー光源から発する光（レーザー光）を照射（以下、レーザーアニールという）して結晶性の改善された結晶質シリコン膜１０３を形成した。レーザー光としては、パルス発振型または連続発振型のエキシマレーザー光が望ましいが、連続発振型のアルゴンレーザー光でも良い。また、レーザー光のビーム形状は線状であっても矩形状であっても構わない。（図１（Ｂ））
【００６０】
また、レーザー光の代わりにランプから発する光（ランプ光）を照射（以下、ランプアニールという）しても良い。ランプ光としては、ハロゲンランプ、赤外ランプ等から発するランプ光を用いることができる。
【００６１】
なお、このようにレーザー光またはランプ光により熱処理（アニール）を施す工程を光アニール工程という。光アニール工程は短時間で高温熱処理が行えるため、ガラス基板等の耐熱性の低い基板を用いる場合にも効果的な熱処理工程を高いスループットで行うことができる。勿論、目的はアニールであるので電熱炉を用いたファーネスアニール（熱アニールともいう）で代用することもできる。
【００６２】
本実施例では、パルス発振型エキシマレーザー光を線状に加工してレーザーアニール工程を行った。レーザーアニール条件は、励起ガスとしてＸｅＣｌガスを用い、処理温度を室温、パルス発振周波数を３０Ｈｚとし、レーザーエネルギー密度を２５０〜５００mJ/cm2（代表的には３５０〜４００mJ/cm2）とした。
【００６３】
上記条件で行われたレーザーアニール工程は、熱結晶化後に残存した非晶質領域を完全に結晶化すると共に、既に結晶化された結晶質領域の欠陥等を低減する効果を有する。そのため、本工程は光アニールにより半導体膜の結晶性を改善する工程、または半導体膜の結晶化を助長する工程と呼ぶこともできる。このような効果はランプアニールの条件を最適化することによっても得ることが可能である。本明細書中ではこのような条件を第１アニール条件と呼ぶことにする。
【００６４】
次に、結晶質シリコン膜１０３上に後の不純物添加時のために保護膜１０４を形成した。保護膜１０４は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の厚さの酸化窒化珪素膜または酸化珪素膜を用いた。この保護膜１０４は不純物添加時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。
【００６５】
そして、その上にレジストマスク１０５を形成し、保護膜１０４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加した。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加した。
【００６６】
この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でｐ型不純物元素（本実施例ではボロン）を含む不純物領域１０６を形成した。なお、本明細書中では少なくとも上記濃度範囲でｐ型不純物元素を含む不純物領域をｐ型不純物領域（ｂ）と定義する。（図１（Ｃ））
【００６７】
次に、レジストマスク１０５を除去し、新たにレジストマスク１０７〜１１０を形成した。そして、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加してｎ型を呈する不純物領域１１１〜１１３を形成した。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリンまたは砒素を用いることができる。（図１（Ｄ））
【００６８】
この低濃度不純物領域１１１〜１１３は、後にＣＭＯＳ回路およびサンプリング回路のｎチャネル型ＴＦＴにおいて、ＬＤＤ領域として機能させるための不純物領域である。なお、ここで形成された不純物領域にはｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれている。本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｂ）と定義する。
【００６９】
なお、ここではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したイオンドープ法でリンを１×１０18atoms/cm3の濃度で添加した。この工程では、保護膜１０７を介して結晶質シリコン膜にリンを添加した。
【００７０】
次に、保護膜１０４を除去し、再びレーザー光の照射工程を行った。ここでもレーザー光としては、パルス発振型または連続発振型のエキシマレーザー光が望ましいが、連続発振型のアルゴンレーザー光でも良い。また、レーザー光のビーム形状は線状であっても矩形状であっても構わない。但し、添加された不純物元素の活性化が目的であるので、結晶質シリコン膜が溶融しない程度のエネルギーで照射することが好ましい。また、保護膜１０４をつけたままレーザーアニール工程を行うことも可能である。（図１（Ｅ））
【００７１】
本実施例では、パルス発振型エキシマレーザー光を線状に加工してレーザーアニール工程を行った。レーザーアニール条件は、励起ガスとしてＫｒＦガスを用い、処理温度を室温、パルス発振周波数を３０Ｈｚとし、レーザーエネルギー密度を１００〜３００mJ/cm2（代表的には１５０〜２５０mJ/cm2）とした。
【００７２】
上記条件で行われた光アニール工程は、添加されたｎ型またはｐ型を付与する不純物元素を活性化すると共に、不純物元素の添加時に非晶質化した半導体膜を再結晶化する効果を有する。なお、上記条件は半導体膜を溶融させることなく原子配列の整合性をとり、且つ、不純物元素を活性化することが好ましい。また、本工程は光アニールによりｎ型またはｐ型を付与する不純物元素を活性化する工程、半導体膜を再結晶化する工程、またはそれらを同時に行う工程と呼ぶこともできる。このような効果はランプアニールの条件を最適化することによっても得ることが可能である。本明細書中ではこのような条件を第２アニール条件と呼ぶことにする。
【００７３】
この工程によりｎ型不純物領域（ｂ）１１１〜１１３の境界部、即ち、ｎ型不純物領域（ｂ）の周囲に存在する真性な領域（ｐ型不純物領域（ｂ）も実質的に真性とみなす）との接合部が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【００７４】
なお、このレーザー光による不純物元素の活性化に際して、熱処理による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して４５０〜５５０℃程度の熱処理を行えば良い。
【００７５】
次に、結晶質シリコン膜の不要な部分を除去して、島状の半導体膜（以下、活性層という）１１４〜１１７を形成した。（図１（Ｆ））
【００７６】
次に、活性層１１４〜１１７を覆ってゲート絶縁膜１１８を形成した。ゲート絶縁膜１１８は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さに形成すれば良い。本実施例では、プラズマＣＶＤ法でＮ2ＯとＳｉＨ4を原料とした酸化窒化珪素膜を１１５ｎｍの厚さに形成した。（図２（Ａ））
【００７７】
次に、ゲート配線となる高融点金属膜を形成した。なお、ゲート配線は単層の高融点金属膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。本実施例では、第１の高融点金属膜１１９と第２の高融点金属膜１２０とでなる積層膜を形成した。（図２（Ｂ））
【００７８】
ここで第１の高融点金属膜１１９、第２の高融点金属膜１２０としては、タングステン（Ｗ）を主成分とする導電膜（代表的には窒化タングステン膜）、または合金膜（代表的にはＭｏ−Ｗ合金）を用いることができる。
【００７９】
なお、第１の高融点金属膜１１９は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、第２の高融点金属膜１２０は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、第１の高融点金属膜１１９として、５０ｎｍ厚の窒化タングステン（ＷＮｘ）膜を、第２の高融点金属膜１２０として、３５０ｎｍ厚のタングステン（Ｗ）膜を用いた。本実施例では、大気に触れることなく、連続的にスパッタ法を用いて積層形成した。本実施例では、６Ｎ（９９．９９９９％）のタングステンターゲットを用い、スパッタガスとしてはアルゴン（Ａｒ）の単体ガスを用いた。また、基板温度を２００℃とし、スパッタガスの圧力を１．５Ｐａとすることにより膜の応力を、−５×１０10〜５×１０10ｄｙｎ／ｃｍ2、好ましくは−１×１０10〜１×１０10ｄｙｎ／ｃｍ2の範囲内に制御した。こうして、本願のタングステン膜のナトリウム（Ｎａ）濃度はＧＤＭＳ分析で０．１ｐｐｍ以下とすることができ、ゲート配線として用いてもＴＦＴ特性に影響を与えない範囲内にすることができた。
【００８０】
なお、図示しないが、第１の高融点金属膜１１９の下にシリコン膜を２〜２０ｎｍ程度の厚さで形成しておくことは有効である。これによりその上に形成される高融点金属膜の密着性の向上及び酸化防止を図ることができる。
【００８１】
次に、レジストマスク１２３〜１２５を形成した後、第１の高融点金属膜１１９と第２の高融点金属膜１２０とをエッチングして、厚さ４００ｎｍを有するｐチャネル型ＴＦＴのゲート配線１２１及び配線１２２を形成した。
【００８２】
そして、レジストマスク１２３〜１２５を設けたまま、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域１２６、１２７を形成した。このレジストマスク１２３〜１２５は、ｐ型不純物元素の添加工程の際、高融点金属膜に不純物、特に酸素が注入されて抵抗率が増大するのを防ぐ役割を果たしている。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）濃度でボロンを添加した。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域をｐ型不純物領域（ａ）と定義する。（図２（Ｄ））勿論、ゲート絶縁膜をエッチングして、活性層を露呈させてドーピングを行い不純物領域を形成しても良い。
【００８３】
次に、レジストマスク１２３〜１２５を除去した後、レジストマスク１３１〜１３５を形成し、エッチングしてｎチャネル型ＴＦＴのゲート配線１２８〜１３０を形成した。この時、制御回路に形成されるゲート配線１２８、１２９はｎ型不純物領域（ｂ）１１１〜１１３の一部とゲート絶縁膜を介して重なるように形成した。この重なった部分が後にＬov領域となる。なお、ゲート配線１３０は断面では二つに見えるが、実際は連続的に繋がった一つのパターンから形成されている。（図２（Ｅ））
【００８４】
そして、レジストマスク１３１〜１３５を設けたまま、１３１〜１３５をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加した。このレジストマスク１３１〜１３５は、ｐ型不純物元素の添加工程の際、高融点金属膜に不純物、特に酸素が注入されて抵抗率が増大するのを防ぐ役割を果たしている。勿論、ゲート絶縁膜をエッチングして、活性層を露呈させてドーピングを行い不純物領域を形成しても良い。こうして形成された不純物領域１３６〜１３９には前記ｎ型不純物領域（ｂ）の１／２〜１／１０（代表的には１／３〜１／４）の濃度（但し、前述のチャネルドープ工程で添加されたボロン濃度よりも５〜１０倍高い濃度、代表的には１×１０16〜５×１０18atoms/cm3、典型的には３×１０17〜３×１０18atoms/cm3、）でリンが添加されるように調節した。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｃ）と定義する。（図３（Ａ））
【００８５】
なお、この工程ではレジストマスク１３１〜１３５で隠された部分を除いて全てのｎ型不純物領域（ｂ）にも１×１０16〜５×１０18atoms/cm3の濃度でリンが添加されているが、非常に低濃度であるためｎ型不純物領域（ｂ）としての機能には影響を与えない。また、ｎ型不純物領域（ｂ）１３６〜１３９には既にチャネルドープ工程で１×１０15〜１×１０18atoms/cm3の濃度のボロンが添加されているが、この工程ではｐ型不純物領域（ｂ）に含まれるボロンの５〜１０倍の濃度でリンが添加されるので、この場合もボロンはｎ型不純物領域（ｂ）の機能には影響を与えないと考えて良い。また、ｐ型不純物領域（ａ）にも１×１０16〜５×１０18atoms/cm3の濃度でリンが添加されているが、非常に低濃度であるためｐ型不純物領域（ａ）としての機能には影響を与えない。
【００８６】
但し、厳密にはｎ型不純物領域（ｂ）１１１〜１１３のうちゲート配線に重なった部分のリン濃度が２×１０16〜５×１０19atoms/cm3のままであるのに対し、ゲート配線に重ならない部分はそれに１×１０16〜５×１０18atoms/cm3の濃度のリンが加わっており、若干高い濃度でリンを含むことになる。
【００８７】
次に、レジストマスク１３１〜１３５を保持したまま、新たにレジストマスク１４０〜１４２を形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域１４３〜１４９を形成した。勿論、ゲート絶縁膜をエッチングして、活性層を露呈させてドーピングを行い不純物領域を形成しても良い。ここでも、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）とした。（図３（Ｂ））
【００８８】
なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ａ）と定義する。また、不純物領域１４３〜１４９が形成された領域には既に前工程で添加されたリンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、前工程で添加されたリンまたはボロンの影響は考えなくて良い。従って、本明細書中では不純物領域１４３〜１４９はｎ型不純物領域（ａ）と言い換えても構わない。
【００８９】
また、不純物領域１２６、１２７の一部（マスク１３２に重ならない領域のｐ型不純物領域（ａ））にも１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されるが、既にボロンはその少なくとも３倍以上の濃度で添加されている。そのため、予め形成されていたｐ型の不純物領域はＮ型に反転することなく、Ｐ型の不純物領域として機能する。
【００９０】
また、上記各不純物領域の形成においては、レジストマスクをゲート電極の上面に保持したままイオンドーピングを行う例を示したが、レジストマスクに代えて、マスク等を用いてパターニングされた珪素を主成分とするマスクであってもよい。ただし、このマスクは、ゲート電極への酸素イオン等の注入を防止しうる膜厚が必要である。なお、珪素を主成分とするマスクは、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜またはそれらを組み合わせた積層膜で形成すれば良い。
【００９１】
次に、レジストマスク１３１〜１３５、１４０〜１４２を除去した後、第１の層間絶縁膜の一部となる絶縁膜１５１を形成した。絶縁膜１５１は窒化珪素膜、酸化珪素膜、酸化窒化珪素膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は０．１〜０．４μmとすれば良い。本実施例では、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料ガスとし、０．３μm厚の酸化窒化珪素膜（但し窒素濃度が２５〜５０atomic%）を用いた。
【００９２】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において３００〜６５０℃、好ましくは４００〜５５０℃、ここでは５５０℃、４時間の熱処理を行った。（図３（Ｃ））
【００９３】
この時、本実施例において非晶質シリコン膜の結晶化に用いた触媒元素（本実施例ではニッケル）が、矢印で示す方向に移動して、前述の図３（Ｂ）の工程で形成された高濃度にリンを含む領域に捕獲（ゲッタリング）された。これはリンによる金属元素のゲッタリング効果に起因する現象であり、この結果、後のチャネル形成領域１５２〜１５６は前記触媒元素の濃度が１×１０17atoms/cm3以下（好ましくは１×１０16atoms/cm3以下）となった。
【００９４】
また逆に、触媒元素のゲッタリングサイトとなった領域（図３（Ｂ）の工程で不純物領域１４３〜１４９が形成された領域及び不純物領域１２６、１２７の一部）は高濃度に触媒元素が偏析して５×１０18atoms/cm3以上（代表的には１×１０19〜５×１０20atoms/cm3）濃度で存在するようになった。
【００９５】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、活性層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００９６】
活性化工程を終えたら、絶縁膜１５１の上に０．５〜１．５μm厚の層間絶縁膜１５７を形成した。本実施例では層間絶縁膜１５７として０．７μm厚の酸化珪素膜をプラズマＣＶＤ法により形成した。こうして絶縁膜（酸化窒化珪素膜）１５１と層間絶縁膜（酸化珪素膜）１５７との積層膜でなる１μm厚の第１の層間絶縁膜を形成した。
【００９７】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース配線１５８〜１６１と、ドレイン配線１６２〜１６５を形成した。なお、図示されていないがＣＭＯＳ回路を形成するためにドレイン配線１６２、１６３は同一配線として接続されている。また、図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【００９８】
次に、パッシベーション膜１６６として、窒化珪素膜、酸化珪素膜、または酸化窒化珪素膜で５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで形成した。この時、本実施例では膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行った。この前処理により励起された水素が第１の層間絶縁膜中に供給される。、この状態で熱処理を行うことで、パッシベーション膜１６６の膜質を改善するとともに、第１の層間絶縁膜中に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができた。
【００９９】
また、パッシベーション膜１６６を形成した後に、さらに水素化工程を行っても良い。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１６６に開口部を形成しておいても良い。
【０１００】
その後、有機樹脂からなる第２の層間絶縁膜１６７を約１μmの厚さに形成した。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。
【０１０１】
次に、画素回路となる領域において、第２の層間絶縁膜１６７上に遮蔽膜１６８を形成した。なお、本明細書中では光と電磁波を遮るという意味で遮蔽膜という文言を用いる。
【０１０２】
遮蔽膜１６８はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素でなる膜またはいずれかの元素を主成分とする膜で１００〜３００ｎｍの厚さに形成した。本実施例では1wt%のチタンを含有させたアルミニウム膜を１２５ｎｍの厚さに形成した。
【０１０３】
なお、第２の層間絶縁膜１６７上に酸化珪素膜等の絶縁膜を５〜５０ｎｍ形成しておくと、この上に形成する遮蔽膜の密着性を高めることができた。また、有機樹脂で形成した第２の層間絶縁膜１６７の表面にＣＦ4ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する遮蔽膜の密着性を向上させることができた。
【０１０４】
また、このチタンを含有させたアルミニウム膜を用いて、遮蔽膜だけでなく他の接続配線を形成することも可能である。例えば、制御回路内で回路間をつなぐ接続配線を形成できる。但し、その場合は遮蔽膜または接続配線を形成する材料を成膜する前に、予め第２の層間絶縁膜にコンタクトホールを形成しておく必要がある。
【０１０５】
次に、遮蔽膜１６８の表面に陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さの酸化物１６９を形成した。本実施例では遮蔽膜１６８としてアルミニウムを主成分とする膜を用いたため、陽極酸化物１６９として酸化アルミニウム膜（アルミナ膜）が形成された。
【０１０６】
この陽極酸化処理に際して、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製した。これは１５％の酒石酸アンモニウム水溶液とエチレングリコールとを２：８で混合した溶液であり、これにアンモニア水を加え、ｐＨが７±０．５となるように調節した。そして、この溶液中に陰極となる白金電極を設け、遮蔽膜１６４が形成されている基板を溶液に浸し、遮蔽膜１６８を陽極として、一定（数ｍＡ〜数十ｍＡ）の直流電流を流した。
【０１０７】
溶液中の陰極と陽極との間の電圧は陽極酸化物の成長に従い時間と共に変化するが、定電流のまま１００Ｖ／ｍｉｎの昇圧レートで電圧を上昇させて、到達電圧４５Ｖに達したところで陽極酸化処理を終了させた。このようにして遮蔽膜１６８の表面には厚さ約５０ｎｍの陽極酸化物１６９を形成することができた。また、その結果、遮蔽膜１６８の膜厚は９０ｎｍとなった。なお、ここで示した陽極酸化法に係わる数値は一例にすぎず、作製する素子の大きさ等によって当然最適値は変化しうるものである。
【０１０８】
また、ここでは陽極酸化法を用いて遮蔽膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）とすることが好ましい。また、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、ＤＬＣ（Diamond  like  carbon）膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【０１０９】
次に、第２の層間絶縁膜１６７、パッシベーション膜１６６にドレイン配線１６５に達するコンタクトホールを形成し、画素電極１７０を形成した。なお、画素電極１７１、１７２はそれぞれ隣接する別の画素の画素電極である。画素電極１７０〜１７２は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。
【０１１０】
また、この時、画素電極１７０と遮蔽膜１６８とが陽極酸化物１６９を介して重なり、保持容量（キャパシタンス・ストレージ）１７３を形成した。なお、この場合、遮蔽膜１６８をフローティング状態（電気的に孤立した状態）か固定電位、好ましくはコモン電位（データとして送られる画像信号の中間電位）に設定しておくことが望ましい。
【０１１１】
こうして同一基板上に、駆動回路と画素回路とを有したアクティブマトリクス基板が完成した。なお、図４（Ａ）においては、駆動回路にはｐチャネル型ＴＦＴ３０１、ｎチャネル型ＴＦＴ３０２、３０３が形成され、画素回路にはｎチャネル型ＴＦＴでなる画素ＴＦＴ３０４が形成された。
【０１１２】
駆動回路のｐチャネル型ＴＦＴ３０１には、チャネル形成領域２０１、ソース領域２０２、ドレイン領域２０３がそれぞれｐ型不純物領域（ａ）で形成された。但し、実際にはソース領域またはドレイン領域の一部に１×１０20〜１×１０21atoms/cm3の濃度でリンを含む領域が存在する。また、その領域には図３（Ｃ）の工程でゲッタリングされた触媒元素が５×１０18atoms/cm3以上（代表的には１×１０19〜５×１０20atoms/cm3）濃度で存在する。
【０１１３】
また、ｎチャネル型ＴＦＴ３０２には、チャネル形成領域２０４、ソース領域２０５、ドレイン領域２０６、そしてチャネル形成領域の片側（ドレイン領域側）に、ゲート絶縁膜を介してゲート配線と重なった領域（本明細書中ではこのような領域をＬov領域という。なお、ovはoverlapの意味で付した。）２０７が形成された。この時、Ｌov領域２０７は２×１０16〜５×１０19atoms/cm3の濃度でリンを含み、且つ、ゲート配線と全部重なるように形成された。
【０１１４】
また、ｎチャネル型ＴＦＴ３０３には、チャネル形成領域２０８、ソース領域２０９、ドレイン領域２１０、そしてチャネル形成領域の両側にＬＤＤ領域２１１、２１２が形成された。なお、この構造ではＬＤＤ領域２１１、２１２の一部がゲート配線と重なるように配置されたために、ゲート絶縁膜を介してゲート配線と重なった領域（Ｌov領域）とゲート配線と重ならない領域（本明細書中ではこのような領域をＬoff領域という。なお、offはoffsetの意味で付した。）が実現されている。
【０１１５】
ここで図５に示す断面図は図４（Ａ）に示したｎチャネル型ＴＦＴ３０３を図３（Ｃ）の工程まで作製した状態を示す拡大図である。ここに示すように、ＬＤＤ領域２１１はさらにＬov領域２１１a、Ｌoff領域２１１bに区別できる。また、前述のＬov領域２１１aには２×１０16〜５×１０19atoms/cm3の濃度でリンが含まれるが、Ｌoff領域２１１bはその１〜２倍（代表的には１．２〜１．５倍）の濃度でリンが含まれる。
【０１１６】
また、画素ＴＦＴ３０４には、チャネル形成領域２１３、２１４、ソース領域２１５、ドレイン領域２１６、Ｌoff領域２１７〜２２０、Ｌoff領域２１８、２１９に接したｎ型不純物領域（ａ）２２１が形成された。この時、ソース領域２１５、ドレイン領域２１６はそれぞれｎ型不純物領域（ａ）で形成され、Ｌoff領域２１７〜２２０はｎ型不純物領域（ｃ）で形成された。
【０１１７】
本実施例では、画素回路および駆動回路が要求する回路仕様に応じて各回路を形成するＴＦＴの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができた。具体的には、ｎチャネル型ＴＦＴは回路仕様に応じてＬＤＤ領域の配置を異ならせ、Ｌov領域またはＬoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したＴＦＴ構造と低オフ電流動作を重視したＴＦＴ構造とを実現した。
【０１１８】
例えば、アクティブマトリクス型液晶表示装置の場合、ｎチャネル型ＴＦＴ３０２は高速動作を重視するシフトレジスタ回路、分周波回路、信号分割回路、レベルシフタ回路、バッファ回路などの駆動回路に適している。
【０１１９】
また、ｎチャネル型ＴＦＴ３０３はホットキャリア対策と低オフ電流動作の双方を重視するサンプリング回路（サンプルホールド回路）に適している。
【０１２０】
また、ｎチャネル型ＴＦＴ３０４は低オフ電流動作を重視した画素回路、サンプリング回路（サンプルホールド回路）に適している。
【０１２１】
また、チャネル長３〜７μｍに対してｎチャネル型ＴＦＴ３０２のＬov領域２０７の長さ（幅）は０．３〜３．０μｍ、代表的には０．５〜１．５μｍとすれば良い。また、ｎチャネル型ＴＦＴ３０３のＬov領域２１１a、２１２aの長さ（幅）は０．３〜３．０μｍ、代表的には０．５〜１．５μｍ、Ｌoff領域２１１b、２１２bの長さ（幅）は１．０〜３．５μｍ、代表的には１．５〜２．０μｍとすれば良い。また、画素ＴＦＴ３０４に設けられるＬoff領域２１７〜２２０の長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【０１２２】
なお、ｐチャネル型ＴＦＴ３０１は自己整合（セルフアライン）的に形成され、ｎチャネル型ＴＦＴ３０２〜３０４は非自己整合（ノンセルフアライン）的に形成されている。
【０１２３】
また、本実施例では保持容量の誘電体として比誘電率が７〜９と高いアルミナ膜を用いたことで、必要な容量を形成するための面積を少なくすることを可能とした。さらに、本実施例のように画素ＴＦＴ上に形成される遮蔽膜を保持容量の一方の電極とすることで、アクティブマトリクス型液晶表示装置の画像表示部の開口率を向上させることができた。
【０１２４】
なお、本発明は本実施例に示した保持容量の構造に限定される必要はない。例えば、本出願人による特願平９−３１６５６７号出願や特願平１０−２５４０９７号出願に記載された保持容量の構造を用いることもできる。
【０１２５】
次に、アクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図４（Ｂ）に示すように、図４（Ａ）の状態の基板に対し、配向膜４０１を形成した。本実施例では配向膜としてポリイミド膜を用いた。また、対向基板４０２には、透明導電膜４０３と、配向膜４０４とを形成した。なお、対向基板には必要に応じてカラーフィルターや遮蔽膜を形成しても良い。
【０１２６】
次に、配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素回路と、制御回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせた。その後、両基板の間に液晶４０５を注入し、封止剤（図示せず）によって完全に封止した。液晶には公知の液晶材料を用いれば良い。このようにして図４（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成した。
【０１２７】
次に、このアクティブマトリクス型液晶表示装置の構成を、図６の斜視図を用いて説明する。尚、図６は、図１〜図４の断面構造図と対応付けるため、共通の符号を用いている。アクティブマトリクス基板は、ガラス基板１０１上に形成された、画素回路６０１と、走査（ゲート）線側駆動回路６０２と、画像（ソース）線側駆動回路６０３で構成される。画素回路の画素ＴＦＴ３０４はｎチャネル型ＴＦＴであり、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。ゲート線側駆動回路６０２と、ソース線側駆動回路６０３はそれぞれゲート配線１３０とソース配線１６１で画素回路６０１に接続されている。また、ＦＰＣ６０４が接続された外部入出力端子６０５から駆動回路の入出力端子までの接続配線６０６、６０７が設けられている。
【０１２８】
［実施例２］
図７は、実施例１で示したアクティブマトリクス基板の回路構成の一例を示す。本実施例のアクティブマトリクス基板は、ソース信号線側駆動回路７０１、ゲート信号側駆動回路（Ａ）７０７、ゲート信号側駆動回路（Ｂ）７１１、プリチャージ回路７１２、画素回路７０６を有している。なお、本明細書中において、駆動回路とはソース信号線側駆動回路７０１およびゲート信号側駆動回路７０７、７１１を含めた総称である。
【０１２９】
ソース信号線側駆動回路７０１は、シフトレジスタ回路７０２、レベルシフタ回路７０３、バッファ回路７０４、サンプリング回路７０５を備えている。また、走査信号制御回路（Ａ）７０７は、シフトレジスタ回路７０８、レベルシフタ回路７０９、バッファ回路７１０を備えている。ゲート信号側駆動回路（Ｂ）７１１も同様な構成である。
【０１３０】
ここでシフトレジスタ回路７０２、７０８は駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、回路を形成するＣＭＯＳ回路に使われるｎチャネル型ＴＦＴは図４（Ａ）の３０２で示される構造が適している。
【０１３１】
また、レベルシフタ回路７０３、７０９、バッファ回路７０４、７１０は、駆動電圧は１４〜１６Ｖと高くなるが、シフトレジスタ回路と同様に、図４（Ａ）のｎチャネル型ＴＦＴ３０２を含むＣＭＯＳ回路が適している。なお、ゲート配線をダブルゲート構造、トリプルゲート構造といったマルチゲート構造とすることは、各回路の信頼性を向上させる上で有効である。
【０１３２】
また、サンプリング回路７０５は駆動電圧が１４〜１６Ｖであるが、ソース領域とドレイン領域が反転する上、オフ電流値を低減する必要があるので、図４（Ａ）のｎチャネル型ＴＦＴ３０３を含むＣＭＯＳ回路が適している。なお、図４（Ａ）ではｎチャネル型ＴＦＴしか図示されていないが、実際にサンプリング回路を形成する時はｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを組み合わせて形成することになる。
【０１３３】
また、画素回路７０６は駆動電圧が１４〜１６Ｖであり、サンプリング回路７０５よりもさらにオフ電流値が低いことを要求するので、Ｌov領域を配置しない構造とすることが望ましく、図４（Ａ）のｎチャネル型ＴＦＴ３０４を画素ＴＦＴとして用いることが望ましい。
【０１３４】
なお、本実施例の構成は、実施例１に示した作製工程に従ってＴＦＴを作製することによって容易に実現することができる。また、本実施例では画素回路と駆動回路の構成のみ示しているが、実施例１の作製工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ回路、オペアンプ回路、γ補正回路、さらにはメモリ回路やマイクロプロセッサ回路などの信号処理回路（論理回路と言っても良い）を同一基板上に形成することも可能である。
【０１３５】
このように本発明は、同一基板上に画素回路と該画素回路を駆動するための駆動回路とを少なくとも含む半導体装置、例えば同一基板上に信号処理回路、制御回路および画素回路とを具備した半導体装置を実現しうる。
【０１３６】
［実施例３］
本実施例では、実施例１とは異なる工程でＴＦＴを作製する場合について図８を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０１３７】
まず、実施例１の工程に従って図３（Ｂ）までを形成する。この図３（Ｂ）に対応する図が図８（Ａ）である。
【０１３８】
次に、レジストマスク１３１〜１３５、１４０〜１４２を除去した後、ゲート配線１２１、１２８〜１３０および配線１２２に窒化処理を施した。
【０１３９】
ここでの窒化処理とは、熱窒化（アンモニア中または活性な窒素原子を含む雰囲気中での熱処理）、またはプラズマ窒化（高真空状態の反応室にアンモニアガスまたは窒素ガスを導入し、高周波電力を印加することによってプラズマを発生させる処理）を指す。
【０１４０】
本実施例ではアンモニアガスを用いたプラズマ窒化を行い、ゲート配線及び配線の表面に窒化物膜５０６〜５１０を形成した。（図８（Ｂ））このプラズマ窒化を行うことでピンホールの発生を抑えることができる。なお、タングステンの窒化物は十分な導電性を有しているため、配線として機能する。
【０１４１】
次いで、実施例１と同様に熱処理を行い、不純物元素の活性化および触媒元素の低減を行った。（図８（Ｃ））なお、この熱処理を行う前に実施例１と同様に薄い窒化珪素膜からなる保護膜を形成してもよい。
【０１４２】
また、図８（Ｂ）の工程の温度を上げて、ゲート電極の窒化物膜形成と同時に、不純物元素の活性化および触媒元素の低減を一度に行い、図８（Ｃ）の工程を省略してスループットを向上させてもよい。
【０１４３】
こうして、配線の耐酸化性を向上させるとともに、配線の低い電気抵抗率を保持することができた。
【０１４４】
この後は、実施例１の工程に従って図１（Ｅ）以降の工程を行えば良い。（図８（Ｄ））なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。
【０１４５】
［実施例４］
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様である。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０１４６】
まず、実施例１の工程に従って保護膜１０４までを形成する。そして、その上にレジストマスクを形成し、図１（Ｄ）と同一の条件でｎ型不純物元素を添加する。こうしてｎ型不純物領域（ｂ）が形成される。
【０１４７】
次に、レジストマスクを除去し、新たにレジストマスクを形成する。そして、図１（Ｃ）と同一の条件でチャネルドープ工程を行う。こうしてｐ型不純物領域（ｂ）が形成される。
【０１４８】
この後は、実施例１の工程に従って図１（Ｅ）以降の工程を行えば良い。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０１４９】
［実施例５］
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図９を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０１５０】
まず、実施例１の工程に従って図１（Ｂ）の工程まで行う。そして、形成された結晶質シリコン膜１０３をパターニングして活性層９０１〜９０４を形成し、その上に珪素を含む絶縁膜（本実施例では酸化珪素膜）でなる保護膜９０５を１２０〜１５０ｎｍの形成する。（図９（Ａ））
【０１５１】
なお、本実施例ではレーザーアニール工程（第１アニール条件）の後で結晶質シリコン膜をパターニングする例を示しているが、この順序を逆にすることは可能である。
【０１５２】
次に、レジストマスク９０６〜９０９を形成し、図１（Ｄ）と同一の条件でｎ型不純物元素を添加する。こうしてｎ型不純物領域（ｂ）９１０〜９１２が形成される。（図９（Ｂ））
【０１５３】
次に、レジストマスク９０６〜９０９を除去し、新たにレジストマスク９１３を形成する。そして、図１（Ｃ）と同一の条件でチャネルドープ工程を行う。こうしてｐ型不純物領域（ｂ）９１４〜９１６が形成される。（図９（Ｃ））
【０１５４】
その後、レジストマスク９１３を除去し、図１（Ｅ）と同一の条件でレーザーアニール工程（第２アニール条件）を行う。これにより添加されたｎ型またはｐ型の不純物元素が効果的に活性化される。（図９（Ｄ））
【０１５５】
この後は、実施例１の工程に従って図２（Ａ）以降の工程を行えば良い。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０１５６】
［実施例６］
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様である。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０１５７】
まず、実施例１の工程に従って図１（Ｂ）の工程まで行い、実施例５の工程に従って図９（Ａ）の状態を得る。なお、本実施例ではレーザーアニール工程（第１アニール条件）の後で結晶質シリコン膜をパターニングする例を示しているが、この順序を逆にすることは可能である。
【０１５８】
そして、レジストマスクを形成し、図１（Ｃ）と同一の条件でチャネルドープ工程を行う。こうしてｐ型不純物領域（ｂ）が形成される。
【０１５９】
次に、レジストマスクを除去し、新たにレジストマスクを形成する。そして、図１（Ｄ）と同一の条件でｎ型不純物元素を添加する。こうしてｎ型不純物領域（ｂ）が形成される。
【０１６０】
この後は、実施例５で説明した図９（Ｄ）と同様のレーザーアニール工程（第２アニール条件）を行って添加されたｎ型またはｐ型不純物元素の活性化を行い、その後、実施例１の工程に従って図２（Ａ）以降の工程を行えば良い。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０１６１】
［実施例７］
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様である。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０１６２】
まず、実施例１の工程に従って図１（Ａ）の状態を得る。そして、形成された結晶質シリコン膜１０２の上に保護膜を１２０〜１５０ｎｍの厚さに形成する。さらに、その上にレジストマスクを形成し、図１（Ｃ）と同一の条件でチャネルドープ工程を行う。こうしてｐ型不純物領域（ｂ）が形成される。
【０１６３】
次に、レジストマスクおよび保護膜を除去し、図１（Ｂ）と同一の条件でレーザーアニール工程（第１アニール条件）を行う。この工程では、レジストマスクで隠されていた結晶質シリコン膜は結晶性が改善され、ｐ型不純物領域（ｂ）では非晶質化したシリコン膜が再結晶化されると共に、添加されたｐ型不純物元素が活性化される。
【０１６４】
次に、再び保護膜を１２０〜１５０ｎｍの厚さに形成し、レジストマスクを形成する。そして、図１（Ｄ）と同一の条件でｎ型不純物元素を添加する。こうしてｎ型不純物領域（ｂ）が形成される。）
【０１６５】
次に、レジストマスクおよび保護膜を除去し、図１（Ｅ）と同一の条件でレーザーアニール工程（第２アニール条件）を行う。これにより添加されたｎ型またはｐ型の不純物元素が効果的に活性化される。
【０１６６】
なお、レーザーアニール工程（第１アニール条件）を、保護膜を残したまま行うこともできる。その場合、新たに保護膜を形成する工程を削減することができるが、保護膜を介することでレーザー光の減衰があるので、レーザーエネルギー密度を高めに設定することが必要である。また、保護膜はのレーザーアニール工程（第２アニール条件）の時も残しておくことが可能である。この場合も、保護膜を考慮してレーザーエネルギー密度を設定する。
【０１６７】
この後は、実施例１の工程に従って図１（Ｆ）以降の工程を行えば良い。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０１６８】
また、本実施例では、レーザーアニール工程を２回に分けて行っているが、１回のレーザーアニール工程としてもよい。この場合、レーザーアニール工程を第１アニール条件とする必要があるが、これにより工程数を削減することが可能となる。
【０１６９】
［実施例８］
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図１０を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０１７０】
まず、実施例１の工程に従って図１（Ａ）の状態を得る。そして、形成された結晶質シリコン膜１０２の上に保護膜１００１を１２０〜１５０ｎｍの厚さに形成する。さらに、その上にレジストマスク１００２〜１００５を形成し、図１（Ｄ）と同一の条件でｎ型不純物元素を添加する。こうしてｎ型不純物領域（ｂ）１００６〜１００８が形成される。（図１０（Ａ））
【０１７１】
次に、レジストマスク１００２〜１００５および保護膜１００１を除去し、図１（Ｂ）と同一の条件でレーザーアニール工程（第１アニール条件）を行う。この工程では、レジストマスク１００２〜１００５で隠されていた結晶質シリコン膜は結晶性が改善され、ｐ型不純物領域（ｂ）１００６〜１００８では非晶質化したシリコン膜が再結晶化されると共に、添加されたｎ型不純物元素が活性化される。（図１０（Ｂ））
【０１７２】
次に、再び保護膜１０１１を１２０〜１５０ｎｍの厚さに形成し、レジストマスク１０１２を形成する。そして、図１（Ｃ）と同一の条件でチャネルドープ工程を行う。こうしてｐ型不純物領域（ｂ）１０１３〜１０１５が形成される。（図１０（Ｃ））
【０１７３】
次に、レジストマスク１０１２および保護膜１０１１を除去し、図１（Ｅ）と同一の条件でレーザーアニール工程（第２アニール条件）を行う。これにより添加されたｎ型またはｐ型の不純物元素が効果的に活性化される。（図１０（Ｄ））
【０１７４】
なお、図１０（Ｂ）の工程を、保護膜１００１を残したまま行うこともできる。その場合、新たに保護膜１０１１を形成する工程を削減することができるが、保護膜を介することでレーザー光の減衰があるので、レーザーエネルギー密度を高めに設定することが必要である。また、保護膜１００１は図１０（Ｄ）のレーザーアニール工程の時も残しておくことが可能である。この場合も、保護膜を考慮してレーザーエネルギー密度を設定する。
【０１７５】
この後は、実施例１の工程に従って図１（Ｆ）以降の工程を行えば良い。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０１７６】
また、図１０（Ｂ）のレーザーアニール工程（第１アニール条件）を省略し、同工程を図１０（Ｄ）のレーザーアニール工程で兼ねる点に特徴がある。この場合、レーザーアニール工程を第１アニール条件に変更する必要があるが、これにより工程数を削減することが可能となる。
【０１７７】
［実施例９］
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図１１を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０１７８】
まず、実施例１の工程に従って基板１００上に下地膜１０１を形成し、その上に非晶質成分を含む半導体膜を形成する。本実施例では非晶質シリコン膜１１０１をプラズマＣＶＤ法により３０ｎｍの厚さに形成する。（図１１（Ａ））
【０１７９】
次に、珪素を含む絶縁膜でなる保護膜１１０２を１２０〜１５０ｎｍの厚さに形成した後、レジストマスク１１０３を形成する。そして、図１（Ｃ）と同一の条件でチャネルドープ工程を行う。こうしてｐ型不純物領域（ｂ）１１０４が形成される。（図１１（Ｂ））
【０１８０】
次に、レジストマスク１１０３を除去し、新たにレジストマスク１１０６〜１１０８を形成する。そして、図１（Ｄ）と同一の条件でｎ型不純物元素を添加する。こうしてｎ型不純物領域（ｂ）１１０９〜１１１１が形成される。（図１１（Ｃ））
【０１８１】
次に、保護膜１１０２を除去した後、特開平１３０６５２号公報に記載された技術に従って、ｎ型またはｐ型不純物元素が添加された非晶質シリコン膜を結晶化し、結晶質シリコン膜１１１２を得る。（図１１（Ｄ））
【０１８２】
なお、上記特開平１３０６５２号公報の実施例２に記載された技術を用いて結晶化を行う場合、保護膜１１０２をそのまま残しておくことが可能である。即ち、結晶化を促進する触媒元素を選択的に添加する際のマスク膜として活用することが可能である。
【０１８３】
次に、図１（Ｂ）と同一の条件でレーザーアニール工程（第１アニール条件）を行う。この工程では、不純物元素が添加されない結晶質シリコン膜は結晶性が改善され、不純物元素が添加された領域では非晶質化したシリコン膜が再結晶化されると共に、添加されたｎ型またはｐ型不純物元素が活性化される。なお、この工程は図１１（Ｄ）の結晶化工程で結晶質シリコン膜１１１２表面に形成された熱酸化膜を除去した後に行うことが好ましい。（図１１（Ｅ））
【０１８４】
この後は、実施例１の工程に従って図１（Ｆ）以降の工程を行えば良い。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０１８５】
［実施例１０］
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様である。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０１８６】
まず、実施例９の工程に従って図１１（Ａ）の状態を得る。次に、珪素を含む絶縁膜でなる保護膜を１２０〜１５０ｎｍの厚さに形成した後、レジストマスクを形成する。そして、図１（Ｄ）と同一の条件でｎ型不純物元素を添加する。こうしてｎ型不純物領域（ｂ）が形成される。
【０１８７】
次に、レジストマスクを除去し、新たにレジストマスクを形成する。そして、図１（Ｃ）と同一の条件でチャネルドープ工程を行う。こうしてｐ型不純物領域（ｂ）が形成される。
【０１８８】
次に、保護膜を除去した後、特開平１３０６５２号公報に記載された技術に従って、ｎ型またはｐ型不純物元素が添加された非晶質シリコン膜を結晶化し、結晶質シリコン膜を得る。
【０１８９】
この後は、実施例９の工程に従って図１１（Ｅ）以降の工程を行えば良い。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０１９０】
［実施例１１］
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図１２を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０１９１】
まず、実施例１の工程に従って、図１（Ｃ）の状態を得る（図１２（Ａ）〜（Ｃ））。ここで図１（Ｅ）と同一の条件でレーザーアニール工程（第２アニール条件）を行い、チャネルドープ工程で添加されたｐ型不純物元素を活性化しても構わない。
【０１９２】
次に、結晶質シリコン膜をパターニングして活性層１２０１〜１２０４を形成する。そして、その上に８０〜１５０ｎｍ（本実施例では１１０ｎｍ）のゲート絶縁膜１２０５を形成する。ゲート絶縁膜１２０５としては珪素を含む絶縁膜を用いることができるが、本実施例では酸化窒化珪素膜を用いる。（図１２（Ｄ））
【０１９３】
次に、レジストマスク１２０５〜１２０８を形成する。そして、図１（Ｄ）と同様にｎ型不純物元素を添加する。但し、異なる膜厚の絶縁膜を介して不純物元素を添加する際には、図１（Ｄ）の場合と異なる加速電圧を設定する必要がある。こうしてｎ型不純物領域（ｂ）１２０９〜１２１１が形成される。（図１２（Ｅ））
【０１９４】
次に、レジストマスク１２０５〜１２０８を除去し、レーザーアニール工程（第２アニール条件）を行う。これにより添加されたｎ型またはｐ型の不純物元素が効果的に活性化される。また同時に活性層とゲート絶縁膜の界面も改善される。なお、本実施例の場合、１１０ｎｍ厚のゲート絶縁膜を介してレーザー光を照射する必要があるので、それを踏まえてレーザーアニール条件を設定しなければならない。（図１２（Ｆ））
【０１９５】
この後は、実施例１の工程に従って図２（Ｂ）以降の工程を行えば良い。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０１９６】
［実施例１２］
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様である。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０１９７】
まず、実施例１の工程に従って図１（Ｂ）の工程まで行い、実施例５の工程に従って図９（Ａ）の状態を得る。なお、本実施例ではレーザーアニール工程（第１アニール条件）の後で結晶質シリコン膜をパターニングする例を示しているが、この順序を逆にすることは可能である。次いで、マスクを形成した後、チャネルドープ工程を行う。また、本実施例では活性層形成工程の後でチャネルドープ工程を行う例を示しているが、この順序を逆にすることも可能である。
【０１９８】
この後は、実施例１１に従って図１２（Ｅ）〜（Ｆ）の工程を行い、その後、実施例１の工程に従って以降の工程を行えば良い。
【０１９９】
なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０２００】
［実施例１３］
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様である。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０２０１】
まず、実施例１の工程に従って図１（Ａ）の工程まで行い、実施例７の工程に従ってレーザーアニール工程（第１アニール条件）までを行う。次に、レーザーアニール工程（第１アニール条件）を終えた結晶質シリコン膜をパターニングして活性層を形成する。
【０２０２】
なお、本実施例ではレーザーアニール工程（第１アニール条件）の後で結晶質シリコン膜をパターニングする例を示しているが、この順序を逆にすることは可能である。
【０２０３】
次に、実施例１１で説明した図１２（Ａ）の工程と同様にゲート絶縁膜を形成する。この後は、実施例１１に従って図１２（Ａ）〜（Ｃ）の工程を行い、その後、実施例１の工程に従って図２（Ｂ）以降の工程を行えば良い。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０２０４】
また、レーザーアニール工程（第１アニール条件）を省略し、同工程を、ｎ型不純物領域（ｂ）を形成した後に行うレーザーアニール工程で兼ねる構成としてもよい。この場合、レーザーアニール工程の条件を第１アニール条件に変更する必要があるが、これにより工程数を削減することが可能となる。但し、本実施例の場合、１１０ｎｍ厚のゲート絶縁膜を介してレーザー光を照射する必要があるので、それを踏まえてレーザーアニール条件を設定しなければならない。
【０２０５】
［実施例１４］
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様である。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０２０６】
まず、実施例９の工程に従って図１１（Ｂ）の状態を得る（図１１（Ａ）、（Ｂ））。次に、レジストマスク１１０３を除去し、特開平１３０６５２号公報に記載された技術に従って、ｎ型またはｐ型不純物元素が添加された非晶質シリコン膜を結晶化し、結晶質シリコン膜を得る。
【０２０７】
なお、上記特開平１３０６５２号公報の実施例２に記載された技術を用いて結晶化を行う場合、保護膜１１０２をそのまま残しておくことが可能である。即ち、結晶化を促進する触媒元素を選択的に添加する際のマスク膜として活用することが可能である。
【０２０８】
次に、図１（Ｂ）と同一の条件でレーザーアニール工程（第１アニール条件）を行う。この工程では、不純物元素の添加されていない結晶質シリコン膜は結晶性が改善され、不純物元素が添加された領域では非晶質化したシリコン膜が再結晶化されると共に、添加されたｎ型またはｐ型不純物元素が活性化される。
【０２０９】
この後は、実施例１１に従って図１２（Ａ）〜（Ｃ）の工程を行い、その後、実施例１の工程に従って図２（Ｂ）以降の工程を行えば良い。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０２１０】
また、本実施例でのチャネルドープ工程に代えて、ｎ型不純物領域（ｂ）を形成するドーピングを行う構成としてもよい。
【０２１１】
［実施例１５］
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について図１９を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０２１２】
まず、実施例１の工程に従って、図１（Ｂ）の状態を得る（図１３（Ａ）、（Ｂ））。さらに、実施例４の工程に従って図１３（Ｃ）の状態を得る。ここで図１（Ｅ）と同一の条件でレーザーアニール工程（第２アニール条件）を行い、図１３（Ｃ）の工程で添加されたｎ型不純物元素を活性化しても構わない。
【０２１３】
次に、結晶質シリコン膜をパターニングして活性層１３０１〜１３０４を形成する。そして、その上に８０〜１５０ｎｍ（本実施例では１１０ｎｍ）のゲート絶縁膜１３０５を形成する。ゲート絶縁膜１３０５としては珪素を含む絶縁膜を用いることができるが、本実施例では酸化窒化珪素膜を用いる。（図１３（Ｄ））
【０２１４】
次に、レジストマスク１３０６を形成する。そして、図１（Ｃ）と同様にｐ型不純物元素を添加する。但し、異なる膜厚の絶縁膜を介して不純物元素を添加する際には、図１（Ｃ）の場合と異なる加速電圧を設定する必要がある。こうしてｐ型不純物領域（ｂ）１３０７〜１３０９が形成される。（図１３（Ｅ））
【０２１５】
次に、レジストマスク１３０６を除去し、レーザーアニール工程（第２アニール条件）を行う。これにより添加されたｎ型またはｐ型の不純物元素が効果的に活性化される。また同時に活性層とゲート絶縁膜の界面も改善される。なお、本実施例の場合、１１０ｎｍ厚のゲート絶縁膜を介してレーザー光を照射する必要があるので、それを踏まえてレーザーアニール条件を設定しなければならない。
（図１３（Ｆ））
【０２１６】
この後は、実施例１の工程に従って図２（Ｂ）以降の工程を行えば良い。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０２１７】
［実施例１６］
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様である。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０２１８】
まず、実施例１の工程に従って図１（Ｂ）の工程まで行い、次に、実施例５に従って図９（Ｂ）の状態を得る。なお、本実施例ではレーザーアニール工程（第１アニール条件）の後で結晶質シリコン膜をパターニングする例を示しているが、この順序を逆にすることは可能である。また、本実施例では活性層を形成した後にｎ型不純物領域（ｂ）を形成しているが、この順序を逆にすることも可能である。
【０２１９】
この後は、実施例１５に従って図１３（Ｄ）〜（Ｆ）の工程を行い、その後、実施例１の工程に従って図２（Ｂ）以降の工程を行えば良い。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０２２０】
［実施例１７］
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様である。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０２２１】
まず、実施例１の工程に従って図１（Ａ）の工程まで行い、次に、実施例８に従って図１０（Ｂ）の状態を得る。なお、本実施例ではレーザーアニール工程（第１アニール条件）の後で結晶質シリコン膜をパターニングする例を示しているが、この順序を逆にすることは可能である。
【０２２２】
この後は、実施例１５に従って図１３（Ｄ）〜（Ｆ）の工程を行い、その後、実施例１の工程に従って図２（Ｂ）以降の工程を行えば良い。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０２２３】
また、レーザーアニール工程（第１アニール条件）を省略し、同工程を、ｎ型不純物領域（ｂ）を形成した後に行うレーザーアニール工程で兼ねる構成としてもよい。この場合、レーザーアニール工程の条件を第１アニール条件に変更する必要があるが、これにより工程数を削減することが可能となる。但し、本実施例の場合、１１０ｎｍ厚のゲート絶縁膜を介してレーザー光を照射する必要があるので、それを踏まえてレーザーアニール条件を設定しなければならない。
【０２２４】
［実施例１８］
本実施例では、実施例１とは異なる工程順序でＴＦＴを作製する場合について説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様である。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０２２５】
まず、実施例１の工程に従って図１（Ｂ）の工程まで行い、次に、実施例５と同様に結晶質シリコン膜１０３をパターニングして活性層９０１〜９０４を形成する。なお、本実施例ではレーザーアニール工程（第１アニール条件）の後で結晶質シリコン膜をパターニングする例を示しているが、この順序を逆にすることは可能である。
【０２２６】
そして、その上に８０〜１５０ｎｍ（本実施例では１１０ｎｍ）のゲート絶縁膜２３０１を形成する。ゲート絶縁膜としては珪素を含む絶縁膜を用いることができるが、本実施例では酸化窒化珪素膜を用いる。
【０２２７】
次に、レジストマスクを形成する。そして、図１（Ｄ）と同様にｎ型不純物元素を添加する。但し、異なる膜厚の絶縁膜を介して不純物元素を添加する際には、図１（Ｄ）の場合と異なる加速電圧を設定する必要がある。こうしてｎ型不純物領域（ｂ）が形成される。
【０２２８】
次に、レジストマスクを除去し、新たにレジストマスクを形成する。そして、図１（Ｃ）と同一の条件でチャネルドープ工程を行う。但し、異なる膜厚の絶縁膜を介して不純物元素を添加する際には、図１（Ｃ）の場合と異なる加速電圧を設定する必要がある。こうしてｐ型不純物領域（ｂ）が形成される。
【０２２９】
次に、レジストマスクを除去し、レーザーアニール工程（第２アニール条件）を行う。これにより添加されたｎ型またはｐ型の不純物元素が効果的に活性化される。また同時に活性層とゲート絶縁膜の界面も改善される。なお、本実施例の場合、１１０ｎｍ厚のゲート絶縁膜を介してレーザー光を照射する必要があるので、それを踏まえてレーザーアニール条件を設定しなければならない。（
【０２３０】
この後は、実施例１の工程に従って図２（Ｂ）以降の工程を行えば良い。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０２３１】
また、レーザーアニール工程（第１アニール条件）を省略し、同工程を、ｎ型不純物領域（ｂ）を形成した後に行うレーザーアニール工程で兼ねる構成としてもよい。この場合、レーザーアニール工程の条件を第１アニール条件に変更する必要があるが、これにより工程数を削減することが可能となる。但し、本実施例の場合、１１０ｎｍ厚のゲート絶縁膜を介してレーザー光を照射する必要があるので、それを踏まえてレーザーアニール条件を設定しなければならない。
【０２３２】
［実施例１９］
本実施例では、実施例１とは異なる工程でＴＦＴを作製する場合について図１４を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０２３３】
まず、実施例１の工程に従って図２（Ｂ）までを形成する。この図２（Ｂ）に対応する図が図１４（Ａ）である。
【０２３４】
レジストマスク８１６〜８２０を形成した後、第１の高融点金属膜１１９と第２の高融点金属膜１２０とを一括でエッチングしてゲート配線８２１〜８２４及び配線を形成した。この時、制御回路に形成されるゲート配線８２２、８２３はｎ型不純物領域（ｂ）１１１〜１１３の一部とゲート絶縁膜を介して重なるように形成した。この重なった部分が後にＬov領域となる。（図１４（Ｂ））
【０２３５】
次に、ゲート配線８２１〜８２４をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加した。この時、配線及びゲート配線の形成工程に使用したレジストマスク８１６〜８２０を存在させたまま不純物を添加した。こうして形成された不純物領域８２５〜８３０には前記ｎ型不純物領域（ｂ）の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節した。（図１４（Ｃ））
【０２３６】
但し、厳密にはｎ型不純物領域（ｂ）１１１〜１１３のうちゲート配線に重なった部分のリン濃度が２×１０16〜５×１０19atoms/cm3のままであるのに対し、ゲート配線に重ならない部分はそれに１×１０16〜５×１０18atoms/cm3の濃度のリンが加わっており、若干高い濃度でリンを含むことになる。
【０２３７】
このように活性層を露呈させることによって、次に不純物元素の添加工程を行う際に加速電圧を低くすることができる。そのため、また必要なドーズ量が少なくて済むのでスループットが向上する。勿論、ゲート絶縁膜をエッチングして、活性層を露呈させてドーピングを行い不純物領域を形成しても良い。
【０２３８】
次に、ゲート配線を覆う形でレジストマスク８３６〜８３８を形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域８３９〜８４７を形成した。（図１４（Ｄ））
【０２３９】
次に、ｎチャネル型ＴＦＴを覆う形でレジストマスク８４８を形成し、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含む不純物領域８４９、８５０を形成した。
【０２４０】
なお、本実施例で用いたマスク８１６〜８２０、８３６〜８３８、８４８は、フォトマスクを用いて感光したレジスト等の感光性樹脂からなるマスクを用いたが、レジストマスク等を用いてパターニングされた珪素を主成分とするマスクであってもよい。ただし、同様にマスク８１６〜８２０、８３６〜８３８、８４８は、ゲート電極への酸素イオン等の注入を防止しうる膜厚が必要である。
【０２４１】
この後は、実施例１の工程に従って図３（Ｃ）以降の工程を行えば良い。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０２４２】
［実施例２０］
本実施例では、実施例１とは異なる工程でＴＦＴを作製する場合について図１５〜１７を用いて説明する。なお、実施例１とは途中の工程が異なるだけでその他は同様であるので、同じ工程については同一の符号を用いることとする。また、添加する不純物元素も実施例１と同様の不純物元素を例にとる。
【０２４３】
まず、実施例１の工程に従って図１（Ｄ）までを形成する。この図１（Ａ）〜図１（Ｄ）にそれぞれ対応する図が図１５（Ａ）〜図１５（Ｄ）である。
【０２４４】
次に、レジストマスク１５０１〜１５０３を形成し、保護膜１０４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加し、高濃度にボロンを含む不純物領域１５０４、１５０５を形成した。（図１５（Ｅ））
【０２４５】
次いで、保護膜１０４を除去し、再びレーザー光の照射工程を行った。このレーザー光の照射工程は、添加された不純物元素の活性化が目的であるので、結晶質シリコン膜が溶融しない程度のエネルギーで照射することが好ましい。また、保護膜１０４をつけたままレーザーアニール工程を行うことも可能である。（図１６（Ａ））
【０２４６】
次に、結晶質シリコン膜の不要な部分を除去して、実施例１と同様に島状の半導体膜（以下、活性層という）１１５〜１１７、１５０６を形成した。（図１６（Ｂ））
【０２４７】
次に、実施例１と同様にして活性層１１４〜１１７を覆ってゲート絶縁膜１１８を形成した。（図１６（Ｃ））
【０２４８】
次に、実施例１と同様にしてゲート配線となる高融点金属膜を形成した。本実施例では、第１の高融点金属膜１１９として、５０ｎｍ厚の窒化タングステン（ＷＮｘ）膜を、第２の高融点金属膜１２０として、３５０ｎｍ厚のタングステン膜を用いた。（図１６（Ｄ））
【０２４９】
次に、レジストマスク１５０７〜１５１１を形成し、第１の高融点金属膜１１９と第２の高融点金属膜１２０とを一括でエッチングして４００ｎｍ厚のゲート配線１５１３〜１５１６及び配線１５１２を形成した。この時、制御回路に形成されるゲート配線１５０９、１５１０はｎ型不純物領域（ｂ）の一部とゲート絶縁膜を介して重なるように形成した。（図１６（Ｅ））
【０２５０】
次に、ゲート配線１５１３〜１５１６をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加した。こうして形成された不純物領域１５１７〜１５２２には前記ｎ型不純物領域（ｂ）の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節した。（図１６（Ｆ））
【０２５１】
次に、レジストマスク１５０７〜１５１１を保持したまま、新たにレジストマスク１５２３〜１５２６を形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域１５２７〜１５３３を形成した。勿論、ゲート絶縁膜をエッチングして、活性層を露呈させてドーピングを行い不純物領域を形成しても良い。ここでも、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）とした。（図１７（Ａ））
【０２５２】
また、上記各不純物領域の形成においては、レジストマスクをゲート電極の上面に保持したままイオンドーピングを行う例を示したが、レジストマスクに代えて、マスク等を用いてパターニングされた珪素を主成分とするマスクであってもよい。ただし、このマスクは、ゲート電極への酸素イオン等の注入を防止しうる膜厚が必要である。なお、珪素を主成分とするマスクは、窒化珪素膜、酸化珪素膜、酸化窒化珪素膜またはそれらを組み合わせた積層膜で形成すれば良い。
【０２５３】
次に、レジストマスク１５０７〜１５１１、１５２３〜１５２６を除去した後、実施例１と同様に第１の層間絶縁膜の一部となる絶縁膜１５１を形成した。
【０２５４】
その後、実施例１と同様にそれぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するために熱処理工程を行った。（図１７（Ｂ））
【０２５５】
この時、本実施例において非晶質シリコン膜の結晶化に用いた触媒元素（本実施例ではニッケル）が、矢印で示す方向に移動して、前述の工程で形成された高濃度にリンを含む領域に捕獲（ゲッタリング）された。これはリンによる金属元素のゲッタリング効果に起因する現象であり、この結果、後のチャネル形成領域１５３４、１５３〜１５６は前記触媒元素の濃度が１×１０17atoms/cm3以下（好ましくは１×１０16atoms/cm3以下）となった。
【０２５６】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、活性層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０２５７】
活性化工程を終えたら、実施例１の工程に従い、図３（Ｃ）以降の工程を行えば良い。ただし、本実施例においては、層間絶縁膜１６７の形成後、スパッタ法により薄い酸化珪素膜１７４を形成し、遮蔽膜１６８と層間絶縁膜１６７との密着性を高めた。また、酸化珪素膜１７４をエッチングして遮光膜１６８と同一パターンとしてもよい。なお、本実施例の構成は実施例２のアクティブマトリクス型液晶表示装置を作製する際に実施することが可能である。また、本実施例と実施例３とを組み合わせることも可能である。
【０２５８】
［実施例２１］
本実施例ではＴＦＴの活性層（能動層）となる半導体膜を形成する工程について図１８を用いて説明する。なお、本実施例の結晶化手段は特開平７−１３０６５２号公報の実施例１に記載された技術である。
【０２５９】
まず、基板（本実施例ではガラス基板）１８０１上に２００ｎｍ厚の酸化窒化珪素膜でなる下地膜１８０２と２００ｎｍ厚の非晶質半導体膜（本実施例では非晶質シリコン膜）１８０３を形成する。この工程は下地膜と非晶質半導体膜を大気解放しないで連続的に形成しても構わない。
【０２６０】
次に、重量換算で１０ｐｐｍの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層１８０４を非晶質半導体膜１８０３の全面に形成する。ここで使用可能な触媒元素は、ニッケル（Ｎｉ）以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といった元素がある。（図１８（Ａ））
【０２６１】
また、本実施例ではスピンコート法でニッケルを添加する方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜（本実施例の場合はニッケル膜）を非晶質半導体膜上に形成する手段をとっても良い。
【０２６２】
次に、結晶化の工程に先立って４００〜５００℃で１時間程度の熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜５７０℃）で４〜１２時間（好ましくは４〜６時間）の熱処理を行う。本実施例では、５５０℃で４時間の熱処理を行い、結晶質半導体膜（本実施例では結晶質シリコン膜）１８０５を形成する。(図１８（Ｂ）)
【０２６３】
なお、ここで実施例１の図１（Ｅ）と同様のレーザーアニール工程（第１アニール条件）を行って、結晶質半導体膜１８０５の結晶性を改善しても良い。
【０２６４】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。まず、結晶質半導体膜１８０５の表面にマスク絶縁膜１８０６を１５０ｎｍの厚さに形成し、パターニングにより開口部１８０７を形成する。そして、露出した結晶質半導体膜に対して１５族に属する元素（本実施例ではリン）を添加する工程を行う。この工程により１×１０19〜１×１０20atoms/cm3の濃度でリンを含むゲッタリング領域１８０８が形成される。（図１８（Ｃ））
【０２６５】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の熱処理工程を行う。この熱処理工程により結晶質半導体膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域１８０８に捕獲される。即ち、結晶質半導体膜中からニッケルが除去されるため、結晶質半導体膜１８０９に含まれるニッケル濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3にまで低減することができる。（図１８（Ｄ））
【０２６６】
以上のようにして形成された結晶質半導体膜１８０９は、結晶化を助長する触媒元素（ここではニッケル）を用いることによって、非常に結晶性の良い結晶質半導体膜で形成されている。また、結晶化のあとは触媒元素をリンのゲッタリング作用により除去しており、結晶質半導体膜１８０９中（但しゲッタリング領域以外）に残存する触媒元素の濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3である。
【０２６７】
なお、本実施例の特徴は、触媒元素を用いて結晶化させた結晶質半導体膜を形成した後で、活性層として用いない領域にゲッタリング領域（高濃度に１５族に属する不純物元素を含む領域）を形成し、熱処理によって結晶化に用いた触媒元素をゲッタリングする点にある。
【０２６８】
本実施例の構成は、実施例１〜２０に示したいずれの構成とも自由に組み合わせることが可能である。
【０２６９】
［実施例２２］
本実施例ではＴＦＴの活性層（能動層）となる半導体膜を形成する工程について図１９を用いて説明する。具体的には特開平１０−２４７７３５号公報（米国出願番号０９／０３４，０４１号に対応）に記載された技術を用いる。
【０２７０】
まず、基板（本実施例ではガラス基板）１９０１上に２００ｎｍ厚の酸化窒化珪素膜でなる下地膜１９０２と２００ｎｍ厚の非晶質半導体膜（本実施例では非晶質シリコン膜）１９０３を形成する。この工程は下地膜と非晶質半導体膜を大気解放しないで連続的に形成しても構わない。
【０２７１】
次に、酸化珪素膜でなるマスク絶縁膜１９０４を２００ｎｍの厚さに形成し、開口部１９０５を形成する。
【０２７２】
次に、重量換算で１００ｐｐｍの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層１９０６を形成する。この時、触媒元素含有層１９０６は、開口部１９０５が形成された領域において、選択的に非晶質半導体膜１９０３に接触する。ここで使用可能な触媒元素は、ニッケル（Ｎｉ）以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といった元素がある。（図１９（Ａ））
【０２７３】
また、本実施例ではスピンコート法でニッケルを添加する方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜（本実施例の場合はニッケル膜）を非晶質半導体膜上に形成する手段をとっても良い。
【０２７４】
次に、結晶化の工程に先立って４００〜５００℃で１時間程度の熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜６００℃）で６〜１６時間（好ましくは８〜１４時間）の熱処理を行う。本実施例では、５７０℃で１４時間の熱処理を行う。その結果、開口部１９０５を起点として概略基板と平行な方向（矢印で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶質半導体膜（本実施例では結晶質シリコン膜）１９０７が形成される。(図１９（Ｂ）)
【０２７５】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。本実施例では、先ほど形成したマスク絶縁膜１９０４をそのままマスクとして１５族に属する元素（本実施例ではリン）を添加する工程を行い、開口部１９０５で露出した結晶質半導体膜に１×１０19〜１×１０20atoms/cm3の濃度でリンを含むゲッタリング領域１９０８を形成する。（図１９（Ｃ））
【０２７６】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の熱処理工程を行う。この熱処理工程により結晶質半導体膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域１９０８に捕獲される。即ち、結晶質半導体膜中からニッケルが除去されるため、結晶質半導体膜１９０９に含まれるニッケル濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3にまで低減することができる。（図１９（Ｄ））
【０２７７】
以上のようにして形成された結晶質半導体膜１９０９は、結晶化を助長する触媒元素（ここではニッケル）を選択的に添加して結晶化することによって、非常に結晶性の良い結晶質半導体膜で形成されている。具体的には、棒状または柱状の結晶が、特定の方向性を持って並んだ結晶構造を有している。また、結晶化のあとは触媒元素をリンのゲッタリング作用により除去しており、結晶質半導体膜１９０９中に残存する触媒元素の濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3である。
【０２７８】
なお、本実施例の特徴は、触媒元素を用いて結晶化させた結晶質半導体膜を形成した後で、活性層として用いない領域にゲッタリング領域（高濃度に１５族に属する不純物元素を含む領域）を形成し、熱処理によって結晶化に用いた触媒元素をゲッタリングする点にある。
【０２７９】
本実施例の構成は、実施例１〜２１に示したいずれの構成とも自由に組み合わせることが可能である。
【０２８０】
［実施例２３］
本実施例ではＴＦＴの活性層（能動層）となる半導体膜を形成する工程について説明する。実施例２２とは異なるゲッタリング方法を用いた例を示す。具体的には特開平９−３１２２６０号公報に記載された技術を用いる。
【０２８１】
まず、実施例２２と同様に、触媒元素（ニッケル）を用いて結晶化を行い、結晶質半導体膜を形成する。
【０２８２】
次に、プラズマＣＶＤ法またはスパッタ法により１０〜１００ｎｍ厚の珪素を含む絶縁膜を形成する。本実施例では、３０ｎｍ厚の窒化酸化シリコン膜を形成する。この珪素を含む絶縁膜は、他の珪素を含む絶縁膜を単層または積層で用いても構わない。
【０２８３】
次に、８００〜１１５０℃（好ましくは９００〜１０００℃）の温度で１５分〜８時間（好ましくは３０分〜２時間）の熱処理工程を、酸化性雰囲気下で行う（熱酸化工程）。本実施例では酸素雰囲気中に３体積％の塩化水素を添加した雰囲気中で９５０℃８０分の熱処理工程を行う。
【０２８４】
なお、酸化性雰囲気としては、ドライ酸素雰囲気でもウェット酸素雰囲気でも良いが、半導体層中の結晶欠陥の低減にはドライ酸素雰囲気が適している。また、本実施例では酸素雰囲気中にハロゲン元素を含ませた雰囲気としたが、１００％酸素雰囲気で行っても構わない。
【０２８５】
この熱酸化工程によって、結晶質半導体膜中からニッケルが熱酸化膜に移動する。即ち、結晶質半導体膜中からニッケルが除去される。
【０２８６】
本実施例の構成は、実施例１〜２２に示したいずれの構成とも自由に組み合わせることが可能である。
【０２８７】
［実施例２４］
図２０に本発明を利用して絶縁表面上に形成された様々な配線構造の一例を示す。図２０（Ａ）には絶縁表面を有する膜（または基板）１７００上にタングステンを主成分とする材料１７０１からなる単層構造の配線の断面図を示した。この配線は、ターゲットとしては純度が６Ｎのものを用い、スパッタガスとしてはアルゴン（Ａｒ）の単体ガスを用いて形成した膜をパターニングして形成したものである。なお、基板温度を３００℃以下とし、スパッタガスの圧力を１．０Ｐａ以上として応力を制御し、他の条件（スパッタパワー等）は適宜実施者が決定すればよい。
【０２８８】
こうして得られる配線１７０１は、不純物元素がほとんど含まれておらず、特にナトリウムの含有量は、０．１ｐｐｍ以下、酸素の含有量は３０ｐｐｍ以下とすることができ、電気抵抗率は２０μΩ・ｃｍ以下、代表的には、６μ〜１５μΩ・ｃｍとすることができる。また、膜の応力は、−５×１０10〜５×１０10ｄｙｎ／ｃｍ2の範囲内に制御することができる。また、８００℃の熱処理を施しても電気抵抗率は変わらない。
【０２８９】
また、図２０（Ｂ）は、実施例１と同様の二層構造を示した。なお、窒化タングステン（ＷＮｘ）を下層とし、タングステンを上層としている。なお、窒化タングステン膜１７０２は１０〜５０ｎｍ（好ましくは１０〜３０ｎｍ）とし、タングステン膜１７０３は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、大気に触れることなく、連続的にスパッタ法を用いて積層形成した。
【０２９０】
また、図２０（Ｃ）は、絶縁表面を有する膜（または基板）１７００上に形成されたタングステンを主成分とする材料からなる配線１７０４を絶縁膜１７０５で覆った例である。絶縁膜１７０５は窒化珪素膜、酸化珪素膜、酸化窒化珪素膜ＳｉＯxＮy（但し、０＜ｘ、ｙ＜１）またはそれらを組み合わせた積層膜で形成すれば良い。
【０２９１】
また、図２０（Ｄ）は、絶縁表面を有する膜（または基板）１７００上に形成されたタングステンを主成分とする材料からなる配線１７０６の表面を窒化タングステン膜１７０７で覆った例である。なお、図２０（Ａ）の状態の配線にプラズマ窒化等の窒化処理を施すと図２０（Ｄ）の構造が得られる。
【０２９２】
また、図２０（Ｅ）は、絶縁表面を有する膜（または基板）１７００上に形成されたタングステンを主成分とする材料からなる配線１７０９を窒化タングステン膜１７１０、１７０８で囲った例である。この構造は実施例３に示したものと形状は同一である。なお、図２０（Ｂ）の状態の配線にプラズマ窒化等の窒化処理を施すと図２０（Ｅ）の構造が得られる。
【０２９３】
また、図２０（Ｆ）は、図２０（Ｅ）の状態を形成した後、絶縁膜１７１１で覆った例である。絶縁膜１７１１は窒化珪素膜、酸化珪素膜、酸化窒化珪素膜またはそれらを組み合わせた積層膜で形成すれば良い。
【０２９４】
このように、本発明は様々な配線構造に適用することができる。本実施例の構成は、実施例１〜２３に示したいずれの構成とも自由に組み合わせることが可能である。
【０２９５】
［実施例２５］
本実施例では、本発明をシリコン基板上に作製した反射型液晶表示装置に適用した場合について説明する。本実施例は、実施例１において、結晶質シリコン膜でなる活性層の代わりに、シリコン基板（シリコンウェハ）に直接的にｎ型またはｐ型を付与する不純物元素を添加し、ＴＦＴ構造を実現すれば良い。また、反射型であるので、画素電極として反射率の高い金属膜（例えばアルミニウム、銀、またはこれらの合金（Ａｌ−Ａｇ合金）等を用いれば良い。
【０２９６】
なお、本実施例の構成は、実施例１〜２４のいずれの構成とも自由に組み合わせることが可能である。
【０２９７】
［実施例２６］
本発明は従来のＭＯＳＦＥＴ上に層間絶縁膜を形成し、その上にＴＦＴを形成する際に用いることも可能である。即ち、三次元構造の半導体装置を実現することも可能である。また、基板としてＳＩＭＯＸ、Ｓｍａｒｔ−Ｃｕｔ（SOITEC社の登録商標）、ＥＬＴＲＡＮ（キャノン株式会社の登録商標）などのＳＯＩ基板を用いることも可能である。
【０２９８】
なお、本実施例の構成は、実施例１〜２５のいずれの構成とも自由に組み合わせることが可能である。
【０２９９】
［実施例２７］
本発明はアクティブマトリクス型ＥＬディスプレイに適用することも可能である。その例を図２１に示す。
【０３００】
図２１はアクティブマトリクス型ＥＬディスプレイの回路図である。１１は表示領域を表しており、その周辺にはＸ方向駆動回路１２、Ｙ方向駆動回路１３が設けられている。また、表示領域１１の各画素は、スイッチ用ＴＦＴ１４、保持容量１５、電流制御用ＴＦＴ１６、有機ＥＬ素子１７を有し、スイッチ用ＴＦＴ１４にＸ方向信号線１８a（または８８b）、Ｙ方向信号線１９a（または１９b、１９c）が接続される。また、電流制御用ＴＦＴ１６には、電源線２０a、２０bが接続される。
【０３０１】
本実施例のアクティブマトリクス型ＥＬディスプレイでは、Ｘ方向駆動回路１２、Ｙ方向駆動回路１３に用いられるＴＦＴを図４（Ａ）のｐチャネル型ＴＦＴ３０１、ｎチャネル型ＴＦＴ３０２または３０３を組み合わせて形成する。また、スイッチ用ＴＦＴ１４や電流制御用ＴＦＴ１６のＴＦＴを図４（Ａ）のｎチャネル型ＴＦＴ３０４で形成する。
【０３０２】
［実施例２８］
本発明によって作製された液晶表示装置は様々な液晶材料を用いることが可能である。そのような材料として、ＴＮ液晶、ＰＤＬＣ（ポリマー分散型液晶）、ＦＬＣ（強誘電性液晶）、ＡＦＬＣ（反強誘性電液晶）、またはＦＬＣとＡＦＬＣの混合物が挙げられる。
【０３０３】
例えば、「H.Furue et al.;Charakteristics and Drivng Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability,SID,1998」、「T.Yoshida et al.;A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time,841,SID97DIGEST,1997」、または米国特許第5,594,569号に開示された材料を用いることができる。
【０３０４】
特に、しきい値なし（無しきい値）の反強誘電性液晶（Thresholdless Antiferroelectric LCD：ＴＬ−ＡＦＬＣと略記する）を使うと、液晶の動作電圧を±２．５Ｖ程度に低減しうるため電源電圧として５〜８Ｖ程度で済む場合がある。即ち、ドライバー回路と画素マトリクス回路を同じ電源電圧で動作させることが可能となり、液晶表示装置全体の低消費電力化を図ることができる。
【０３０５】
また、無しきい値反強誘電性液晶は、Ｖ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【０３０６】
ここで、Ｖ字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を図２２に示す。図２２に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。なお、液晶パネルにおける入射側の偏光板の透過軸は、液晶パネルのラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角（クロスニコル）に設定されている。
【０３０７】
また、強誘電性液晶や反強誘電性液晶はＴＮ液晶に比べて応答速度が速いという利点をもつ。上記実施例で用いるような結晶質ＴＦＴは非常に動作速度の速いＴＦＴを実現しうるため、強誘電性液晶や反強誘電性液晶の応答速度の速さを十分に生かした画像応答速度の速い液晶表示装置を実現することが可能である。
【０３０８】
なお、本実施例の液晶表示装置をパーソナルコンピュータ等の電子機器の表示ディスプレイとして用いることが有効であることは言うまでもない。
【０３０９】
また、本実施例の構成は、実施例１〜２６のいずれの構成とも自由に組み合わせることが可能である。
【０３１０】
［実施例２９］
本発明を実施して形成されたＴＦＴは様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を実施できる。
【０３１１】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ウエアラブルディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２３に示す。
【０３１２】
図２３（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本願発明を画像入力部２００２、表示装置２００３やその他の信号制御回路に適用することができる。
【０３１３】
図２３（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示装置２１０２、音声入力部２１０３やその他の信号制御回路に適用することができる。
【０３１４】
図２３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本願発明は表示装置２２０５やその他の信号制御回路に適用できる。
【０３１５】
図２３（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示装置２３０２、アーム部２３０３で構成される。本発明は表示装置２３０２やその他の信号制御回路に適用することができる。
【０３１６】
図２３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に適用することができる。
【０３１７】
図２３（Ｆ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本願発明を表示装置２５０２やその他の信号制御回路に適用することができる。
【０３１８】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜２８のどのような組み合わせからなる構成を用いても実現することができる。
【０３１９】
［実施例３０］
本発明を実施して形成されたＴＦＴは様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を実施できる。
【０３２０】
その様な電子機器としては、プロジェクター（リア型またはフロント型）などが挙げられる。それらの一例を図２４に示す。
【０３２１】
図２４（Ａ）はフロント型プロジェクターであり、表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０３２２】
図２４（Ｂ）はリア型プロジェクターであり、本体２７０１、表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０３２３】
なお、図２４（Ｃ）は、図２４（Ａ）及び図２４（Ｂ）中における表示装置２６０１、２７０２の構造の一例を示した図である。表示装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０３２４】
また、図２４（Ｄ）は、図２４（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２４（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０３２５】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜２４及び実施例２８のどのような組み合わせからなる構成を用いても実現することができる。
【０３２６】
【発明の効果】
本願発明を用いることで配線に含まれるナトリウムが０．０１ｐｐｍ以下であり、且つ、低い電気抵抗率（２０μΩ・ｃｍ以下）を有し、応力が−５×１０10以上、５×１０10ｄｙｎ／ｃｍ2以下に制御された配線を形成することができる。
【０３２７】
また、本発明の配線は、８００℃程度の熱処理を施しても低い電気抵抗率（２０μΩ・ｃｍ以下）を維持することができる。
【０３２８】
加えて、タングステンを主成分とする配線の表面に窒化タングステンを形成することによって、低抵抗で信頼性の高い配線を得ることができ、半導体装置（ここでは具体的に電気光学装置）の動作性能や信頼性を大幅に向上させることができる。
【図面の簡単な説明】
【図１】    ＡＭ−ＬＣＤの作製工程を示す図。
【図２】    ＡＭ−ＬＣＤの作製工程を示す図。
【図３】    ＡＭ−ＬＣＤの作製工程を示す図。
【図４】    ＡＭ−ＬＣＤの作製工程を示す図。
【図５】    ｎチャネル型ＴＦＴの断面構造図。
【図６】    アクティブマトリクス型液晶表示装置の斜視図。
【図７】    画素回路と駆動回路の構成を示す図。
【図８】    ＡＭ−ＬＣＤの作製工程を示す図。
【図９】    ＡＭ−ＬＣＤの作製工程を示す図。
【図１０】  ＡＭ−ＬＣＤの作製工程を示す図。
【図１１】  ＡＭ−ＬＣＤの作製工程を示す図。
【図１２】  ＡＭ−ＬＣＤの作製工程を示す図。
【図１３】  ＡＭ−ＬＣＤの作製工程を示す図。
【図１４】  ＡＭ−ＬＣＤの作製工程を示す図。
【図１５】  ＡＭ−ＬＣＤの作製工程を示す図。
【図１６】  ＡＭ−ＬＣＤの作製工程を示す図。
【図１７】  ＡＭ−ＬＣＤの作製工程を示す図。
【図１８】  結晶質半導体膜の作製工程を示す断面図。
【図１９】  結晶質半導体膜の作製工程を示す断面図。
【図２０】  配線構造を示す断面図。
【図２１】  アクティブマトリクス型ＥＬ表示装置の構成を示す図。
【図２２】  無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す図。
【図２３】  電子機器の一例を示す図。
【図２４】  電子機器の一例を示す図。
【図２５】  ＧＤＭＳの分析結果を示す図。
【図２６】  スパッタ圧と応力の関係を示す図。
【図２７】  スパッタ圧と電気抵抗率の関係を示す図。
【図２８】  引張応力と圧縮応力の説明図。
【図２９】  コンタクト抵抗を測定するためのコンタクトチェーンを示す図。
【図１】
0004766724.tif 000004
【図２】
0004766724.tif 000005
【図３】
0004766724.tif 000006
【図４】
0004766724.tif 000007
【図５】
0004766724.tif 000008
【図６】
0004766724.tif 000009
【図７】
0004766724.tif 000010
【図８】
0004766724.tif 000011
【図９】
0004766724.tif 000012
【図１０】
0004766724.tif 000013
【図１１】
0004766724.tif 000014
【図１２】
0004766724.tif 000015
【図１３】
0004766724.tif 000016
【図１４】
0004766724.tif 000017
【図１５】
0004766724.tif 000018
【図１６】
0004766724.tif 000019
【図１７】
0004766724.tif 000020
【図１８】
0004766724.tif 000021
【図１９】
0004766724.tif 000022
【図２０】
0004766724.tif 000023
【図２１】
0004766724.tif 000024
【図２２】
0004766724.tif 000025
【図２３】
0004766724.tif 000026
【図２４】
0004766724.tif 000027
【図２５】
0004766724.tif 000028
【図２６】
0004766724.tif 000029
【図２７】
0004766724.tif 000030
【図２８】
0004766724.tif 000031
【図２９】
0004766724.tif 000032