(57)【特許請求の範囲】
【請求項１】
２つの電極の間に、異なる極性の電圧を印加することにより、抵抗値が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、
前記可変抵抗素子から成るメモリセルを複数有する記憶装置に対して、
前記メモリセルに初めて情報を記録する前に、初期化を行う方法であって、
前記可変抵抗素子が、前記２つの電極の間に、絶縁体から成る記憶層を有し、前記記憶層に接する層内に、或いは、前記記憶層内に、イオン化が容易な金属元素が含有されている構成であり、
前記可変抵抗素子に、前記抵抗値を低抵抗状態から高抵抗状態に変化させる極性の電圧パルスを印加する
記憶装置の初期化方法。
【請求項２】
前記金属元素が、Ｃｕ，Ａｇ，Ｚｎから選ばれる１つ以上の元素である請求項１に記載の記憶装置の初期化方法。
【請求項３】
前記抵抗値が所定の範囲内にある前記メモリセルの数が所定数に達するまで、前記電圧パルスを繰り返し印加する、請求項１又は請求項２に記載の記憶装置の初期化方法。
【請求項４】
通常の情報の記録時に印加する電圧パルスよりも、電圧又はパルス幅の大きい電圧パルスを印加して、前記初期化を行う、請求項１又は請求項２に記載の記憶装置の初期化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性の可変抵抗素子によりメモリセルを構成した記憶装置に対して、初期化を行う方法に係わる。
【背景技術】
【０００２】
従来の記憶装置、特にフラッシュメモリを用いた記憶装置は、記憶データを保持するための電力が不要であることから、近年、盛んに用いられるようになっている。
特に、携帯電話装置を含む、携帯用の端末装置には、メモリとしてフラッシュメモリが多く用いられている。
【０００３】
このようなフラッシュメモリを用いた記憶装置においては、データの書き込み動作の速度が遅いという問題がある（例えば、非特許文献１参照。）。
【０００４】
【非特許文献１】日経エレクトロニクス，２００２．１１．１８号，ｐ．１３０
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、本出願人は、先に、上述したフラッシュメモリよりも優れた特性を持ちうる、不揮発性の可変抵抗素子を提案している。
この可変抵抗素子の膜構成は、例えば、図４の断面図に示すように、２つの電極１０１，１０２の間に導体膜１０３と絶縁体膜１０４を持つ膜構成になっている。導体膜１０３から絶縁体膜１０４に向かって電流Ｉが流れるように電圧をかけると、可変抵抗素子１０５が低抵抗に変化してデータが書き込まれ、絶縁体膜１０４から導体膜１０３に向かって電流が流れるように電圧をかけると、可変抵抗素子１０５が高抵抗に変化してデータが消去される。
【０００６】
この構成の可変抵抗素子１０５は、フラッシュメモリ等と比較して、単純な構造でメモリセルを構成することができるため、素子のサイズ依存性がなく、大きい信号を得ることができるため、スケーリングに強いという特長を有する。
また、抵抗変化によるデータ書き込み速度を例えば５ナノ秒程度と速くすることができ、また低電圧（例えば１Ｖ程度）かつ低電流（例えば２０μＡ程度）で動作させることができるという利点を有する。
【０００７】
この可変抵抗素子１０５では、絶縁体膜１０４や導体膜１０３の構成や製法によっては、抵抗値が過剰に低くなっていることがある。
【０００８】
このように可変抵抗素子１０５が過剰に低い抵抗値となっていると、情報の記録の際に通常使用される、比較的短いパルス幅のパルス電圧を印加しても、可変抵抗素子１０５を高抵抗に変化させることができなくなる。
このため、可変抵抗素子１０５を低抵抗から高抵抗に変化させる情報の記録過程（いわゆる消去過程）において、エラーを生じてしまう。
【０００９】
上述した問題の解決のために、本発明においては、情報を記録する際のエラーの発生を抑制することができる、記憶装置の初期化方法を提供するものである。
【課題を解決するための手段】
【００１０】
本発明の記憶装置の初期化方法は、２つの電極の間に、異なる極性の電圧を印加することにより、抵抗値が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子を備え、この可変抵抗素子から成るメモリセルを複数有する記憶装置に対して、メモリセルに初めて情報を記録する前に初期化を行う方法であって、可変抵抗素子が、２つの電極の間に絶縁体から成る記憶層を有し、記憶層に接する層内に、或いは、記憶層内に、イオン化が容易な金属元素が含有されている構成であり、可変抵抗素子に抵抗値を低抵抗状態から高抵抗状態に変化させる極性の電圧パルスを印加するものである。
【００１１】
上述の本発明の記憶装置の初期化方法によれば、可変抵抗素子に抵抗値を低抵抗状態から高抵抗状態に変化させる極性の電圧パルスを印加することにより、製造時に可変抵抗素子の抵抗値が過剰に低抵抗になっているメモリセルに対しても、そのメモリセルの可変抵抗素子の抵抗値を適切な高抵抗状態に変化させることが可能になる。
これにより、初期化を行った後には、メモリセルの可変抵抗素子に対して、情報の記録を行う際のエラーの発生を抑制して、安定にデータの記録を行うことが可能になる。
【発明の効果】
【００１２】
上述の本発明によれば、メモリセルの可変抵抗素子に対して、情報の記録を行う際のエラーの発生を抑制して、安定にデータの記録を行うことが可能になるため、安定して動作する記憶装置を実現することができる。
【発明を実施するための最良の形態】
【００１３】
本発明に係る可変抵抗素子の一形態の概略断面図を、図１に示す。
この可変抵抗素子５は、２つの電極１，２の間に導体膜３と絶縁体膜４を持つ膜構成になっている。即ち、図４に示した可変抵抗素子１０５と同様の膜構成である。
【００１４】
導体膜３の材料としては、例えば、Ｃｕ，Ａｇ，Ｚｎから選ばれる１つ以上の金属元素を含有する金属膜、合金膜（例えばＣｕＴｅ合金膜）、金属化合物膜等が挙げられる。
また、絶縁体膜４の材料としては、例えば、アモルファスＧｄ２Ｏ３や、ＳｉＯ２等の絶縁体が挙げられる。
【００１５】
このような材料を用いた場合、導体膜３に含まれるＣｕ，Ａｇ，Ｚｎが、イオン化して陰極側に引き寄せられる性質を有する。なお、同様にイオン化しやすい性質を有する、Ｃｕ，Ａｇ，Ｚｎ以外の金属元素を用いてもよい。
従って、電極１，２間に、絶縁体膜４側の電極２が低電位になるように電圧を加えると、金属元素のイオンが電極２に引き寄せられて、絶縁体膜４内に入っていく。そして、イオンが電極２まで到達すると、上下の電極１，２間が導通して抵抗値が下がることになる。このようにして、可変抵抗素子５へのデータ（情報）の書き込みが行われる。
一方、電極１，２間に、導体膜３側の電極１が低電位になるように電圧を加えると、金属元素がイオン化して電極１に引き寄せられて、絶縁体膜４から抜けていくため、上下の電極１，２間の絶縁性が増して、抵抗値が上がることになる。このようにして、可変抵抗素子５に対してデータ（情報）の消去が行われる。
【００１６】
上述した変化を繰り返すことにより、可変抵抗素子５の抵抗値を、高抵抗状態と低抵抗状態との間で可逆的に変化させることができる。
実際には、絶縁体膜４中の金属元素のイオンの量によって、絶縁体膜４の抵抗値が変化しているので、絶縁体膜４を情報が記憶・保持される記憶層とみなすことができる。
【００１７】
可変抵抗素子５の具体的な膜構成としては、例えば、導体膜３としてＣｕＴｅ膜を膜厚２０ｎｍで形成し、その上に絶縁体膜４としてアモルファスＧｄ２Ｏ３膜を膜厚５ｎｍで形成する。
【００１８】
この可変抵抗素子５を用いてメモリセルを構成し、メモリセルを多数設けることにより、メモリ（記憶装置）を構成することができる。
【００１９】
ところで、この可変抵抗素子５では、前述したように、絶縁体膜や導体膜の構成や製法によっては、抵抗値が過剰に低くなっていることがある。
このように可変抵抗素子５が過剰に低い抵抗値となっていると、情報の記録の際に通常使用される、比較的短いパルス幅のパルス電圧を印加しても、可変抵抗素子５を高抵抗に変化させることができなくなる。
このため、可変抵抗素子５を低抵抗から高抵抗に変化させる情報の記録過程（いわゆる消去過程）において、エラーを生じてしまう。
【００２０】
そこで、初回のデータの書き込みに先立って、各メモリセルの可変抵抗素子５に対して初期化過程を行う。
そして、初期化過程として、メモリセルの可変抵抗素子５の抵抗値が低抵抗から高抵抗に変化する極性の電流パルスを印加する。これにより、そのメモリセルの可変抵抗素子５の抵抗値を適切な高抵抗状態に変化させることが可能になる。
これにより、初期化を行った後には、メモリセルの可変抵抗素子に対して、情報の記録を行う際のエラーの発生を抑制して、安定にデータの記録を行うことが可能になる。
【００２１】
続いて、本発明の一実施の形態として、図１に示した可変抵抗素子５を用いてメモリセルを構成した記憶装置（メモリ）に対して、初期化を行う方法を説明する。
【００２２】
本実施の形態では、初期化過程として、前述したように、メモリセルの可変抵抗素子５の抵抗値が低抵抗から高抵抗に変化する極性の電圧パルス（消去電圧パルス）を印加する。これにより、メモリセルの可変抵抗素子５の抵抗値を適切な高抵抗状態に変化させる。以下、このように変化させる処理を、救済処理とも呼ぶこととする。
【００２３】
そして、本実施の形態では、原則として、可変抵抗素子５の抵抗値が所定の範囲内にあるメモリセルの数が、所定数に達するまで、この極性の電圧パルスを繰り返し印加する。
１回目の電圧パルスの印加で、可変抵抗素子５の抵抗値が所定の範囲内にあるメモリセルの数が、所定数に達した場合には、１回目で終了となる。
１回目の電圧パルスの印加で所定数に達しなかった場合には、２回目の電圧パルスの印加を行う。
３回目以降についても、同様である。
【００２４】
ただし、電圧パルスの印加を際限なく繰り返すことは望ましくないため、本実施の形態では、電圧パルスの印加の繰り返し回数ｎに制限を設け、その回数ｎに達したら初期化過程を終了する。
【００２５】
可変抵抗素子５の抵抗値の所定の範囲としては、例えば、抵抗値≧１ＭΩと設定することができる。もちろん、この他の範囲に設定することも可能である。
【００２６】
また、初期化過程の救済処理において、印加する電圧パルス（消去電圧パルス）は、（ベリファイを含む）通常の情報の記録動作において印加する消去電圧パルスよりも、電圧（振幅）が大きい、又はパルス幅が長い電圧パルスとすることが望ましい。
【００２７】
電圧の大きい消去電圧パルスとしては、例えば、電源電圧の電圧パルスを使用することができる。
パルス幅が長い電圧パルスとしては、通常の記録動作の消去電圧パルスのパルス幅をＰＷとしたとき、例えば、１０ＰＷ〜１０７ＰＷのパルス幅の消去電圧パルスを使用する。この場合、通常の記録動作のパルス幅が１０ナノ秒であれば、救済処理ではパルス幅を１００ナノ秒〜１００ミリ秒とする。
【００２８】
ここで、繰り返し回数ｎを２回とした場合の、初期化過程のフローチャートを、図２に示す。
【００２９】
図２に示すフローチャートでは、まずステップＳ１において、可変抵抗素子の抵抗値の読み取りを行う。
次に、ステップ２において、読み取った抵抗値が正常範囲内であるか判断する。
正常範囲内ではない場合（ＮＧ）には、ステップＳ３に進む。
一方、正常範囲内である場合（ＯＫ）には、ステップＳ４に進み、そのビットの素子は合格とする。
ステップＳ３においては、救済用の消去電圧パルスを印加して１回目の消去（救済処理）を行う。
これらＳ１，Ｓ２，Ｓ３，Ｓ４の各ステップをまとめて、１回目の救済処理過程Ｓ１０とする。
【００３０】
続いて、ステップＳ１１において、可変抵抗素子の抵抗値の読み取りを行う。
次に、ステップ１２において、読み取った抵抗値が正常範囲内であるか判断する。
正常範囲内ではない場合（ＮＧ）には、ステップＳ１３に進む。
一方、正常範囲内である場合（ＯＫ）には、ステップＳ１４に進み、そのビットの素子は合格とする。
ステップＳ１３においては、救済用の消去電圧パルスを印加して２回目の消去（救済処理）を行う。
これらＳ１１，Ｓ１２，Ｓ１３，Ｓ１４の各ステップをまとめて、２回目の救済処理過程Ｓ２０とする。
【００３１】
続いて、ステップＳ２１において、可変抵抗素子の抵抗値の読み取りを行う。
次に、ステップ２２において、読み取った抵抗値が正常範囲内であるか判断する。
正常範囲内ではない場合（ＮＧ）には、ステップＳ２３に進む。
一方、正常範囲内である場合（ＯＫ）には、ステップＳ２４に進み、そのビットの素子は合格とする。
ステップＳ２３においては、そのビットの素子を不良ビットとする。
これらＳ２１，Ｓ２２，Ｓ２３，Ｓ２４の各ステップをまとめて、最終判断過程Ｓ３０とする。
【００３２】
なお、繰り返し回数ｎを３回以上とする場合には、設定した繰り返し回数ｎだけ救済処理過程を行う。
【００３３】
図２のフローチャートに従って初期化過程を行った場合の抵抗値の変化の一例を、図３Ａ〜図３Ｃに示す。
図３Ａに示すように、初期化過程（救済処理）の前には、１２×１２の１４４個のメモリセルのうち、７個のメモリセルが１ＭΩ未満の低抵抗であり、不良となっている。
１回目の救済処理過程Ｓ１０を行った後には、図３Ｂに示すように、不良のメモリセルが２個に減少している。
２回目の救済処理過程Ｓ２０を行った後には、図３Ｃに示すように、不良のメモリセルがなくなり、全てのメモリセルが適切な抵抗値の範囲（≧１ＭΩ）内となっている。
【００３４】
次に、本実施の形態の効果を確認するため、試験的に、同一ウエハに、初期状態が約１００ｋΩと過剰に低抵抗である、約４０００個の可変抵抗素子を作製した。
これらの可変抵抗素子に対して、初期化過程の消去電圧パルスを印加したところ、１００ミリ秒後には、ほとんどの可変抵抗素子が約５ＭΩ〜２０ＭΩの範囲内の高抵抗状態に変化した。
【００３５】
初期化過程は、初回のデータの書き込みに先立って、１度実施すればよい。
また、記憶装置の工場出荷時に行っても良いし、出荷後にユーザーが行っても良い。
【００３６】
上述の本実施の形態によれば、初期化過程として、メモリセルの可変抵抗素子５の抵抗値が低抵抗から高抵抗に変化する極性の電流パルス（消去電圧パルス）を印加することにより、製造時に可変抵抗素子５の抵抗値が過剰に低抵抗になっているメモリセルに対しても、そのメモリセルの可変抵抗素子５の抵抗値を適切な高抵抗状態に変化させることができる。
これにより、初期化過程を行った後には、メモリセルの可変抵抗素子５に対して、情報の記録を行う際のエラーの発生を抑制して、安定にデータの記録を行うことが可能になる。
【００３７】
また、本実施の形態によれば、可変抵抗素子５の抵抗値が所定の範囲内にあるメモリセルの数が、所定数に達するまで、前述した極性の電圧パルス（消去電圧パルス）を繰り返し印加することにより、多数のメモリセルを有する記憶装置（メモリ）において、抵抗値が過剰に低抵抗になっているメモリセルを製造時から大幅に低減して、大部分のメモリセルを適切な高抵抗状態に変化させることができる。
【００３８】
さらに、本発明において、可変抵抗素子は、図１に示した可変抵抗素子５の構成に限定されるものではなく、その他の構成も可能である。
【００３９】
例えば、（１）図１とは積層順序を逆にして、絶縁体膜の上に導体膜を積層した構成、（２）導体膜が電極を兼ねる構成、（３）導体膜を設ける代わりに、導体膜に用いられる金属元素を絶縁体膜に含有させた構成等が考えられる。
【００４０】
また、可変抵抗素子としては、イオン化しやすい金属元素と絶縁体膜とを有する可変抵抗素子以外にも、様々な構成がある。
その他の構成の可変抵抗素子であっても、本発明を適用することが可能である。
【００４１】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００４２】
【図１】本発明に係る可変抵抗素子の一形態の膜構成を示す断面図である。
【図２】本発明の初期化方法の一実施の形態の初期化過程のフローチャートである。
【図３】Ａ〜Ｃ  図２のフローチャートに従って初期化過程を行った場合の抵抗値の変化の一例を示す図である。
【図４】可変抵抗素子の膜構成を示す断面図である。
【符号の説明】
【００４３】
１，２  電極、３  導体膜、４  絶縁体膜、５  可変抵抗素子
【図１】
0004816088.tif 000002
【図２】
0004816088.tif 000003
【図３】
0004816088.tif 000004
【図４】
0004816088.tif 000005