(57)【特許請求の範囲】
【請求項１】
絶縁体上にＳｉＧｅ層を形成する方法であって、
シリコン基板を提供するステップと、
該シリコン基板上に表面を有するＳｉＧｅ層を堆積し、それにより、Ｓｉ／ＳｉＧｅ界面が形成されるステップと、
該ＳｉＧｅ層の表面と該Ｓｉ／ＳｉＧｅ界面との間の該ＳｉＧｅ層へイオンを注入し、それにより、欠乏領域が形成されるステップと、
該ＳｉＧｅ層をパターニングおよびエッチングし、それにより、パターニングされたＳｉＧｅ層が形成されるステップと、
該パターニングされたＳｉＧｅ層を絶縁体層に転位する（ｔｒａｎｓｆｅｒ）ステップと
を包含する、方法。
【請求項２】
前記ＳｉＧｅ層は、歪みＳｉＧｅ層である、請求項１に記載の方法。
【請求項３】
前記ＳｉＧｅ層は、緩和したＳｉＧｅ層である、請求項１に記載の方法。
【請求項４】
前記ＳｉＧｅ層は、２０ｎｍから１０００ｎｍの間の厚さである、請求項１に記載の方法。
【請求項５】
前記ＳｉＧｅ層は、１０％から６０％の間の範囲のＧｅ濃度を有する、請求項１に記載の方法。
【請求項６】
前記ＳｉＧｅ層は、勾配が付けられたＧｅ濃度を有する、請求項４に記載の方法。
【請求項７】
前記ＳｉＧｅ層は、一定のＧｅ濃度を有する、請求項４に記載の方法。
【請求項８】
前記イオンは、水素、ヘリウム、あるいは、水素とアルゴン、ヘリウム、またはボロンとの組み合わせのイオンである、請求項１に記載の方法。
【請求項９】
前記パターニングされたＳｉＧｅ層は、１００ｎｍから２ｃｍの間の寸法を含む、請求項１に記載の方法。
【請求項１０】
前記パターニングされたＳｉＧｅ層を転位するステップは、該パターニングされたＳｉＧｅ層の表面を第２の基板上の絶縁層に結合して結合されたカプレットを 形成するステップと、該カプレットを熱アニーリングして前記欠乏領域に沿って該ＳｉＧｅ層を分割するステップとを含む、請求項１に記載の方法。
【請求項１１】
前記ＳｉＧｅ層をアニーリングして該ＳｉＧｅ層を緩和させるステップをさらに包含する、請求項２に記載の方法。
【請求項１２】
絶縁体を覆う歪みシリコン膜を形成する方法であって、
シリコン基板を提供するステップと、
該シリコン基板上に表面を有する歪みＳｉＧｅ層を堆積し、それにより、Ｓｉ／ＳｉＧｅ界面が形成されるステップと、
該歪みＳｉＧｅ層の表面と該Ｓｉ／ＳｉＧｅ界面との間の該歪みＳｉＧｅ層へイオンを注入し、それにより、欠乏領域が形成されるステップと、
該歪みＳｉＧｅ層をパターニングおよびエッチングし、それにより、パターニングされた歪みＳｉＧｅ層が形成されるステップと、
該パターニングされた歪みＳｉＧｅ層を絶縁体層に転位するステップと、
該歪みＳｉＧｅ層を緩和させ、それにより、該歪みＳｉＧｅ層が緩和したＳｉＧｅ層になるステップと、
該緩和したＳｉＧｅ層上に歪みシリコン膜をエピタキシャルに形成するステップと
を包含する、方法。
【請求項１３】
前記ＳｉＧｅ層は、２０ｎｍから１０００ｎｍの間の厚さである、請求項１２に記載の方法。
【請求項１４】
前記ＳｉＧｅ層は、１０％から６０％の間の範囲のＧｅ濃度を有する、請求項１２に記載の方法。
【請求項１５】
前記ＳｉＧｅ層は、勾配が付けられたＧｅ濃度を有する、請求項１４に記載の方法。
【請求項１６】
前記ＳｉＧｅ層は、一定のＧｅ濃度を有する、請求項１４に記載の方法。
【請求項１７】
前記イオンは、水素、ヘリウム、あるいは、水素とアルゴン、ヘリウム、またはボロンとの組み合わせのイオンを含む、請求項１２に記載の方法。
【請求項１８】
前記パターニングされたＳｉＧｅ層は、１００ｎｍから２ｃｍの間の寸法を含む、請求項１２に記載の方法。
【請求項１９】
前記パターニングされたＳｉＧｅ層を転位するステップは、該パターニングされたＳｉＧｅ層の表面を第２の基板上の絶縁層に結合して結合されたカプレットを 形成するステップと、該カプレットを熱アニーリングして前記欠乏領域に沿って該ＳｉＧｅ層を分割するステップとを含む、請求項１２に記載の方法。
【請求項２０】
前記歪みＳｉＧｅ層を緩和させるステップは、さらなる熱アニーリングを行うステップを含む、請求項１９に記載の方法。
【請求項２１】
絶縁体上にＳｉＧｅのない歪みシリコンを形成する方法であって、
シリコン基板を提供するステップと、
該シリコン基板上に表面を有するＳｉＧｅ層を堆積し、それにより、Ｓｉ／ＳｉＧｅ界面が形成されるステップと、
該ＳｉＧｅ層の表面に薄いエピタキシャルなシリコン層を堆積するステップと、
該ＳｉＧｅ層の表面と該Ｓｉ／ＳｉＧｅ界面との間の該ＳｉＧｅ層へ該エピタキシャルなシリコン層を介してイオンを注入し、それにより、欠乏領域が形成されるステップと、
該エピタキシャルなシリコン層およびＳｉＧｅ層をパターニングおよびエッチングし、それにより、パターニングされたＳｉ／ＳｉＧｅ積層が形成されるステップと、
該エピタキシャルなシリコン層を第２の表面上の絶縁層に結合して結合されたカプレットを形成し、かつ、該カプレットを熱アニーリングして該欠乏領域に沿って該ＳｉＧｅ層を分割することによって、該パターニングされたＳｉ／ＳｉＧｅ積層を絶縁体層に転位し、それにより、絶縁体上のシリコン上にパターニングされたＳｉＧｅ領域が形成されるステップと、
該ＳｉＧｅ層を緩和させ、それにより、該エピタキシャルシリコンが歪みシリコン膜になるステップと、
該ＳｉＧｅ層を除去するステップと
を包含する、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、薄膜を形成する方法に関し、より詳細には、歪みＳｉ−Ｇｅ膜または歪みシリコン膜を形成する方法に関する。
【背景技術】
【０００２】
歪みＳｉ膜では、二軸引っ張り歪みによりキャリア伝達特性が向上する。歪みＳｉ膜は、緩和したＳｉＧｅ上にシリコンをエピタキシャルに堆積することによって形成され得る。歪みＳｉ  ＭＯＳＦＥＴは、ＳｉＧｅ−オン−インシュレータ（ＳＧＯＩ）基板を用いて証明されてきた。ＳＧＯＩ基板上の歪みシリコンは、１００ｎｍ以下のデバイスにおいて、歪みシリコンの高可動性にＳＯＩ型構造の利点を組み合わせる。
【０００３】
ＳＧＯＩ基板を製造する方法が報告されてきた。ＳｉＧｅの厚い層は、シリコンウェハ上に堆積し、勾配が付けられたＳｉＧｅ緩衝層およびＧｅ濃度が一定の緩和したＳｉＧｅ層を含む。厚いＳｉＧｅ層は、その後、ＣＭＰを用いて平坦化される。その後、ウェハの分離目的で、水素がＳｉＧｅ層に注入され、微小空洞領域とも呼ばれる欠乏領域を生成する。その後、直接のウェハ結合を用いて、シリコンウェハ上のＳｉＧｅ層の表面は、第２のシリコンウェハ上のシリコン酸化物層の表面に結合される。その後、熱アニールを用いて、結合界面に平行に微小な割れ目を誘発することによって、水素の注入によって形成された欠乏領域においてＳｉＧｅ層を分割する。ここで、第２のシリコンウェハは、ＳＧＯＩ基板に対応する、絶縁シリコン酸化物層および歪みＳｉＧｅ層を有するシリコン基板を含む。ＳｉＧｅ層のさらなる研磨は、欠乏領域の残りの部分によって生じる表面の粗さを除去することが必要となり得る。
【０００４】
ＳｉＧｅのない歪みシリコン膜を生成する方法もまた、説明されてきた。この技術は、上述の方法と同様であり、水素の注入およびウェハの結合の前に、緩和したＳｉＧｅ上にエピタキシャルなシリコンの層を堆積するさらなるステップを有する。ウェハの結合および分割の後に、ＳｉＧｅ層は、シリコン酸化物表面上の歪みＳｉの層を残して、除去される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述の技術は全て、所望されるよりも厚いＳｉＧｅ層を含み、１つまたは２つの複雑なＣＭＰプロセスを必要とし得る。
【課題を解決するための手段】
【０００６】
（本発明の要旨）
したがって、歪みを誘発するＳｉＧｅ層を用いて歪みシリコン膜を形成する方法に関連して、絶縁体上にＳｉＧｅ層を形成する方法が提供される。例えば、ＳｉＧｅ層は、基板を提供し、基板の上にＳｉＧｅの層を堆積することによって、絶縁体上に形成される。その後、欠乏領域が、イオン注入によってＳｉＧｅ層に形成される。ＳｉＧｅ層は、第２の基板上に形成される絶縁体の表面に結合することに適した表面を有する。しかしながら、結合の前に、ＳｉＧｅ層は、互いに部分的に絶縁されたＳｉＧｅ領域を生成するために、パターニングされ、エッチングされる。この部分的な絶縁は、続くアニーリングプロセスによって引き起こされ得る剥離およびふくれ（ｂｌｉｓｔｅｒｉｎｇ）のような損傷を低減するために提供される。この２つの互いに結合された基板は、カプレット（対）を形成する。このカプレットは、このカプレットをアニーリングすることによって、ＳｉＧｅ層に形成される欠乏領域に沿って分割される。結果として生じる構造は、第２の基板上の絶縁体上にＳｉＧｅ領域を有する。最初に提供された基板は、もはや必要とされない。好ましくは、このＳｉＧｅ領域は形成される際に歪んでいるため、分割アニールおよび続くアニーリングは、ＳｉＧｅ領域を緩和させる。
【０００７】
所望であれば、これらの緩和したＳｉＧｅ領域上に、シリコンがエピタキシャルに形成される。ここで、結果として生じるシリコンは、歪みシリコンである。これは、絶縁体上の緩和したＳｉＧｅ層の上に歪みシリコンを含む構造を生成する。
【０００８】
別の実施形態では、第２の基板への転位の前に、ＳｉＧｅ層の上に、シリコン層が形成される。イオンを注入することによって、ＳｉＧｅ層に、欠乏領域が形成される。シリコン層およびＳｉＧｅ層の両方がパターニングされ、その後、シリコン層は第２の基板を覆う絶縁体に結合される。分割アニ−ルおよびあらゆる続く緩和したアニーリングステップの間にＳｉＧｅ層が緩和される際に、ＳｉＧｅ層の緩和は、シリコン層における歪みを誘導することになる。一旦残りのＳｉＧｅ層が除去されると、絶縁体構造の上の歪みシリコンが、残ることになる。
【０００９】
本発明による方法は、絶縁体上にＳｉＧｅ層を形成する方法であって、シリコン基板を提供するステップと、該シリコン基板上に表面を有するＳｉＧｅ層を堆積し、それにより、Ｓｉ／ＳｉＧｅ界面が形成されるステップと、該ＳｉＧｅ層の表面と該Ｓｉ／ＳｉＧｅ界面との間の該ＳｉＧｅ層へイオンを注入し、それにより、欠乏領域が形成されるステップと、該ＳｉＧｅ層をパターニングおよびエッチングし、それにより、パターニングされたＳｉＧｅ層が形成されるステップと、該パターニングされたＳｉＧｅ層を絶縁体層に転位するステップとを包含し、これにより上記目的を達成する。
【００１０】
前記ＳｉＧｅ層は、歪みＳｉＧｅ層であってもよい。
【００１１】
前記ＳｉＧｅ層は、緩和したＳｉＧｅ層であってもよい。
【００１２】
前記ＳｉＧｅ層は、２０ｎｍから１０００ｎｍの間の厚さであってもよい。
【００１３】
前記ＳｉＧｅ層は、１０％から６０％の間の範囲のＧｅ濃度を有してもよい。
【００１４】
前記ＳｉＧｅ層は、勾配が付けられたＧｅ濃度を有してもよい。
【００１５】
前記ＳｉＧｅ層は、一定のＧｅ濃度を有してもよい。
【００１６】
前記イオンは、水素、ヘリウム、あるいは、水素とアルゴン、ヘリウム、またはボロンとの組み合わせのイオンであってもよい。
【００１７】
前記パターニングされたＳｉＧｅ層は、１００ｎｍから２ｃｍの間の寸法を含んでもよい。
【００１８】
前記パターニングされたＳｉＧｅ層を転位するステップは、該パターニングされたＳｉＧｅ層の表面を第２の基板上の絶縁層に結合して結合されたカプレットを形成するステップと、該カプレットを熱アニーリングして前記欠乏領域に沿って該ＳｉＧｅ層を分割するステップとを含んでもよい。
【００１９】
前記ＳｉＧｅ層をアニーリングして該ＳｉＧｅ層を緩和させるステップをさらに包含してもよい。
【００２０】
本発明による方法は、絶縁体を覆う歪みシリコン膜を形成する方法であって、シリコン基板を提供するステップと、該シリコン基板上に表面を有する歪みＳｉＧｅ層を堆積し、それにより、Ｓｉ／ＳｉＧｅ界面が形成されるステップと、該歪みＳｉＧｅ層の表面と該Ｓｉ／ＳｉＧｅ界面との間の該歪みＳｉＧｅ層へイオンを注入し、それにより、欠乏領域が形成されるステップと、該歪みＳｉＧｅ層をパターニングおよびエッチングし、それにより、パターニングされた歪みＳｉＧｅ層が形成されるステップと、該パターニングされた歪みＳｉＧｅ層を絶縁体層に転位するステップと、該歪みＳｉＧｅ層を緩和させ、それにより、該歪みＳｉＧｅ層が緩和したＳｉＧｅ 層になるステップと、該緩和したＳｉＧｅ層上に歪みシリコン膜をエピタキシャルに形成するステップとを包含し、上記目的を達成する。
【００２１】
前記ＳｉＧｅ層は、２０ｎｍから１０００ｎｍの間の厚さであってもよい。
【００２２】
前記ＳｉＧｅ層は、１０％から６０％の間の範囲のＧｅ濃度を有してもよい。
【００２３】
前記ＳｉＧｅ層は、勾配が付けられたＧｅ濃度を有してもよい。
【００２４】
前記ＳｉＧｅ層は、一定のＧｅ濃度を有してもよい。
【００２５】
前記イオンは、水素、ヘリウム、あるいは、水素とアルゴン、ヘリウム、またはボロンとの組み合わせのイオンを含んでもよい。
【００２６】
前記パターニングされたＳｉＧｅ層は、１００ｎｍから２ｃｍの間の寸法を含んでもよい。
【００２７】
前記パターニングされたＳｉＧｅ層を転位するステップは、該パターニングされたＳｉＧｅ層の表面を第２の基板上の絶縁層に結合して結合されたカプレットを形成するステップと、該カプレットを熱アニーリングして前記欠乏領域に沿って該ＳｉＧｅ層を分割するステップとを含んでもよい。
【００２８】
前記歪みＳｉＧｅ層を緩和させるステップは、さらなる熱アニーリングを行うステップを含んでもよい。
【００２９】
本発明による方法は、絶縁体上にＳｉＧｅのない歪みシリコンを形成する方法であって、シリコン基板を提供するステップと、該シリコン基板上に表面を有するＳｉＧｅ層を堆積し、それにより、Ｓｉ／ＳｉＧｅ界面が形成されるステップと、該ＳｉＧｅ層の表面に薄いエピタキシャルなシリコン層を堆積するステップと、該ＳｉＧｅ層の表面と該Ｓｉ／ＳｉＧｅ界面との間の該ＳｉＧｅ層へ該エピタキシャルなシリコン層を介してイオンを注入し、それにより、欠乏領域が形成されるステップと、該エピタキシャルなシリコン層およびＳｉＧｅ層をパターニングおよびエッチングし、それにより、パターニングされたＳｉ／ＳｉＧｅ積層が形成されるステップと、該エピタ キシャルなシリコン層を第２の表面上の絶縁層に結合して結合されたカプレットを形成し、かつ、該カプレットを熱アニーリングして該欠乏領域に沿って該ＳｉＧｅ層を分割することによって、該パターニングされたＳｉ／ＳｉＧｅ積層を絶縁体層に転位し、それにより、絶縁体上のシリコン上にパターニングされた ＳｉＧｅ領域が形成されるステップと、該ＳｉＧｅ層を緩和させ、それにより、該エピタキシャルシリコンが歪みシリコン膜になるステップと、該ＳｉＧｅ層を除去するステップとを包含し、これにより上記目的を達成し、これにより上記目的を達成する。
【発明の効果】
【００３０】
歪みを誘発するＳｉＧｅ層を用いて歪みシリコン膜を形成する方法に関連して、絶縁体上にＳｉＧｅ層を形成する方法を提供することができる。
【発明を実施するための最良の形態】
【００３１】
（本発明の詳細な説明）
図１は、シリコン基板１０を覆うシリコンゲルマニウム（ＳｉＧｅ）層１２を示す断面図である。ＳｉＧｅ層は、約２０ｎｍから約１０００ｎｍの間の厚さを有する。ＳｉＧｅ層は、好ましくは、歪みＳｉＧｅ材料であり、Ｇｅ濃度は、約１０％から約６０％の間の範囲にある。ＳｉＧｅ層は、階段状のＧｅ定数か、または、固定Ｇｅ定数のどちらかを有し得る。
【００３２】
図２は、好ましくはＳｉＧｅ層に欠乏領域１４を生成するためのＳｉＧｅ層１２へのイオン注入の後の、ＳｉＧｅ／Ｓｅ構造を示す。このイオンは、例えば、水素、ヘリウム、あるいは、水素とアルゴン、ヘリウム、またはボロンとの組み合わせであり得る。例えば、水素が利用される場合、このイオンは、約１ｋｅＶから約３００ｋｅＶの間の範囲のエネルギーで、約１ｘ１０１６から約５ｘ１０１７の間の範囲の量の、Ｈ＋またはＨ２＋であり得る。欠乏領域１４は、最大注入イオン濃度の領域に対応する。
【００３３】
図３に示されるように、ＳｉＧｅ層は、パターニングされ、エッチングされる。結果として生じるＳｉＧｅ領域２２は、ミクロン以下、例えば、１００ｎｍから１ｃｍを越える範囲の寸法を有し得る。ＳｉＧｅ層をパターニングすることは、続く処理の間に、ＳｉＧｅ膜に生成される応力を低減する。これらの応力を低減することは、続く緩和プロセスによって引き起こされるふくれおよび剥離を低減、または、排除する。
【００３４】
本発明の方法のある実施形態において、ここで、ＳｉＧｅ領域は、ＣＭＰ研磨なく、接触結合のための準備ができている。別の実施形態では、ＣＭＰ研磨を用いて、接触結合のためのＳｉＧｅ領域をさらに準備し得る。例えば、シリコン酸化物の絶縁層を有する第２の基板が提供される。ＳｉＧｅ領域の表面は、絶縁体層の表面と接触して配置され、カプレットを形成するように結合される。このカプレットは、親水性結合のような直接のウェハ結合を介して形成される。この手順では、ＳｉＧｅ領域および絶縁体層の両方の表面が、改変された（ｍｏｄｉｆｅｄ）ＳＣ−１洗浄溶液（Ｈ２Ｏ：Ｈ２Ｏ２：ＮＨ４ＯＨ＝５：１：１）によって洗浄され、蒸留したＨ２Ｏですすぎ処理される。スピン乾燥の後、両方の表面が親水性になる。乾燥したウェハは、周囲の温度で一定にされる。この結合は、僅かに圧縮することによって小さな領域で開始する。結合領域は、数秒で両方のウェハの界面を介して広がり、結合されたカプレットを形成する。結果として生じるカプレット２８が、図４に示される。説明のために、ＳｉＧｅ領域２２が絶縁体層３２に接触するように、ＳｉＧｅ領域２２を含むウェハが、絶縁層３２を有する基板３０の上で上下が反転されるように示される。ウェハを洗浄し、かつ、結合する方法が上述されたが、異なる洗浄薬品またはプロセスを用いる接触結合の他の方法が利用され得る。
【００３５】
その後、このカプレットは、このカプレットを約３５０℃から約７００℃の間の温度で約３０分から約４時間熱アニーリングすることによって、分割される。明らかに、この熱アニーリングプロセスは、結合界面に平行に微小な割れ目を誘発することによって、水素注入により形成される欠乏領域でＳｉＧｅ層を分割する。分割の後、ＳｉＧｅ領域２２の一部分は、図５に示されるように、基板３０を覆う絶縁体層３２に結合されたままである。カプレットの残りの部分は、更なる処理にもはや必要ではなく、再利用されてもよいし、破棄されてもよい。
【００３６】
カプレットを分割するアニーリングのプロセスは、ＳｉＧｅ領域２２を部分的に緩和させる。より高温でのさらなるアニーリングを用いて、分割の後に、ＳｉＧｅ領域２２をさらに緩和させ得る。図７は、温度の関数として緩和を示す。白丸６０は、６５０℃における、分割プロセスの後の緩和に対応する。黒丸６２は、７８０℃における、約１時間のポスト分割アニーリングに対応する。三角６４は、９５０℃における約３０分間の、さらなるアニーリングの後の緩和に対応する。
【００３７】
カプレットの分割アニールの後、図６に示されるように、シリコン３４の層が、ＳｉＧｅ領域２２の上にエピタキシャルに堆積し得る。ある実施形態では、シリコン３４の層を堆積する前に、ＳｉＧｅ領域２２は、まず、約５０％の緩和を越えて緩和され、好ましくは、約７５％の緩和を超えて緩和される。緩和したＳｉＧｅ上にシリコンをエピタキシャルに形成することによって、形成されるシリコンは、歪みＳｉとなる。別の実施形態では、シリコンの層は、分割の後に堆積され、その後、さらなる緩和アニーリングが適用されて、ＳｉＧｅをさらに緩和させる。分割アニールは、堆積されるシリコンが歪まされるようにＳｉＧｅを緩和させ得るが、ＳｉＧｅのさらなる緩和は、堆積したシリコン層へさらなる歪みを誘発することになる。
【００３８】
図８は、緩和アニールの後のパターニングされたＳｉＧｅを示す。説明のために、この例では、チェス盤のパターンが用いられる。他の形状およびパターンが可能である。ＳｉＧｅは、ＳｉＧｅ領域２２が形成されるように、パターニングされ、エッチングされる。緩和アニーリングプロセスの間に、残りの応力が、これらのフィーチャのエッジに伝播し、それにより、ＳｉＧｅ材料における剥離およびふくれを低減または排除する。図８に示されるチェス盤パターンは、４μｍｘ４μｍパターン、および１６μｍｘ１６μｍパターンの両方を用いて、剥離またはふくれの低減および排除を証明した。１２５μｍｘ１２５μｍと同程度の大きさの緩和したＳｉＧｅの領域は、明らかな剥離またはふくれなく形成された。１ｃｍｘ１ｃｍより大きい領域が可能であることが期待される。
【００３９】
説明および図示された２つのパターンは、例示の目的のみである。多様なパターンを用いて、ＳｉＧｅ転位（ｔｒａｎｓｆｅｒ）および緩和プロセスによる損傷を誘発する応力を低減または排除し得る。
【００４０】
さらに、歪みシリコンを形成するためにパターニングされた歪みＳｉＧｅを転位する（ｔｒａｎｓｆｅｒ）方法の別の実施形態が提供される。図９は、シリコン基板１０を覆うシリコンゲルマニウム（ＳｉＧｅ）層１２を示す断面図である。ＳｉＧｅ層は、約２０ｎｍから約１０００ｎｍの間の厚さを有する。好ましくは、ＳｉＧｅ層は、歪みＳｉＧｅ材料であり、Ｇｅ濃度は、約１０％から約６０％の間の範囲にある。ＳｉＧｅ層は、勾配が付けられたＧｅ定数または固定Ｇｅ定数のどちらかを有し得る。エピタキシャルシリコン層１６は、ＳｉＧｅ層１２上に堆積される。エピタキシャルシリコン層１６は、好ましくは、約１０ｎｍから約２５ｎｍの厚さである。
【００４１】
図１０は、好ましくはＳｉＧｅ層内における欠乏領域１４を生成するためのＳｉＧｅ層１２へのイオン注入の後のＳｉ／ＳｉＧｅ／Ｓｉ構造を示す。例えば、イオンは、水素、ヘリウム、あるいは、水素とアルゴン、ヘリウム、またはボロンとの組み合わせであり得る。例えば、水素が用いられる場合、このイオンは、約１ｋｅＶから約３００ｋｅＶの間の範囲のエネルギーで、約１ｘ１０１６から約５ｘ１０１７の間の範囲の量の、Ｈ＋またはＨ２＋であり得る。欠乏領域１４は、最大注入イオン濃度の領域に対応する。
【００４２】
図１１に示されるように、Ｓｉ／ＳｉＧｅ積層は、パターニングされ、エッチングされる。このエッチングは、ＳｉＧｅ領域２２およびＳｉ表面領域２６を含むＳｉ／ＳｉＧｅ積層２４を生成する。Ｓｉ／ＳｉＧｅ積層２４は、ミクロン以下、例えば、１００ｎｍから１ｃｍを越える範囲の寸法を有し得る。Ｓｉ／ＳｉＧｅ積層をパターニングすることは、続く処理の間に、ＳｉＧｅ領域２２およびおそらくはシリコン領域に生成される応力を低減する。これらの応力を低減することは、続く緩和プロセスによって引き起こされるふくれおよび剥離を低減、または、排除する。
【００４３】
本発明の方法のある実施形態では、ここで、Ｓｉ表面領域は、ＣＭＰ研磨なく、接触結合のための準備ができている。別の実施形態では、ＣＭＰ研磨を用いて、接触結合のためにＳｉ／ＳｉＧｅ積層２４上にＳｉ表面領域２６をさらに準備し得る。絶縁層（例えば、シリコン酸化物）を有する第２の基板が提供される。Ｓｉ表面領域２６は、絶縁体層の表面と接触して配置され、カプレットを形成するように結合される。このカプレットは、親水性結合のような直接のウェハ結合を介して形成される。この手順では、Ｓｉ表面領域および絶縁体層の両方が、改変された（ｍｏｄｉｆｅｄ）ＳＣ−１洗浄溶液（Ｈ２Ｏ：Ｈ２Ｏ２：ＮＨ４ＯＨ＝５：１：１）によって洗浄され、蒸留したＨ２Ｏですすぎ処理される。スピン乾燥の後、両方の表面が親水性になる。乾燥したウェハは、周囲の温度で一定にされる。この結合は、僅かに圧縮することによって小さな領域で開始する。結合領域は、数秒で両方のウェハの界面を介して広がり、結合されたカプレットを形成する。結果として生じるカプレット２８が、図１２に示される。説明のために、Ｓｉ表面領域２６が絶縁体層３２に接触するように、Ｓｉ／ＳｉＧｅ積層２４を含むウェハが、絶縁層３２を有する基板３０の上で上下が反転されるように示される。ウェハを洗浄し、かつ、結合する方法が上述されたが、異なる洗浄薬品またはプロセスを用いる接触結合の他の方法が利用され得る。
【００４４】
その後、このカプレットは、このカプレットを約３５０℃から約７００℃の間の温度で約３０分から約４時間熱アニーリングすることによって、分割される。明らかに、この熱アニーリングプロセスは、結合界面に平行に微小な割れ目を誘発することによって、イオン注入により形成される欠乏領域でＳｉＧｅ層を分割する。分割の後、Ｓｉ／ＳｉＧｅ積層２４の一部分は、図１３に示されるように、基板３０を覆う絶縁体層３２に結合されたＳｉ表面２６を有したままである。カプレットの残りの部分は、更なる処理にもはや必要ではなく、再利用されてもよいし、破棄されてもよい。
【００４５】
カプレットを分割するアニーリングのプロセスは、ＳｉＧｅ領域２２を部分的に緩和させる。より高温でのさらなるアニーリングを用いて、分割の後に、ＳｉＧｅ領域２２をさらに緩和させ得る。分割アニ−ルの間のＳｉＧｅ領域２２の緩和は、Ｓｉ表面２６に歪みを誘発することになる。さらに、緩和アニーリングは、ＳｉＧｅ領域をさらに緩和させ、対応するようにＳｉ表面の歪みを増加させることになる。
【００４６】
図１４に示されるように、一旦ＳｉＧｅ領域が、約５０％より大きいレベル、好ましくは７５％よりも大きいレベルで緩和されると、ＳｉＧｅ領域２２が除去される。例えば、Ｈ２Ｏ、ＨＣｌおよびＨ２Ｏ２（ＳＣ−１）を含有する溶液を用いて、約２５℃から約８０℃の間で、ＳｉＧｅ領域２２が除去され得、絶縁体上にＳｉ表面領域のみを残す。ＳｉＧｅ領域２２の緩和によってＳｉ表面領域２６に誘発された歪みにより、残りのＳｉ表面領域２６は、歪みシリコン領域として残ることになる。このプロセスは、絶縁体上に歪みシリコンを形成する手段を提供する。
【００４７】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。
【００４８】
（要約）
絶縁体を覆うＳｉＧｅ層を形成する方法が提供される。ＳｉＧｅ層は、基板上に堆積され、イオンが注入されて、その表面の下のＳｉＧｅ材料内に欠乏領域を形成する。ＳｉＧｅ層は、その後、第２の基板上の絶縁体に接触結合することによってパターニングされ、転位される。接触結合した後、この構造は、欠乏領域に沿ってＳｉＧｅ層を分割するためにアニーリングされる。分割アニ−ルは、ＳｉＧｅ層を緩和させる。より高温でのさらなるアニーリングを用いて、さらにＳｉＧｅ層を緩和させ得る。歪みシリコン層は、絶縁体上に結果として生じる緩和したＳｉＧｅの構造上に、エピタキシャルに堆積され得る。パターニングの前にＳｉＧｅ層上にシリコン層をエピタキシャルに
堆積する別の方法が提供される。シリコン層は、第２の基板上の絶縁体に結合される。あれば、分割アニールおよびさらなるアニールは、シリコン層へ歪みを誘発することになる。シリコン層は、ＳｉＧｅ層が除去された後、絶縁体上に残る。
【図面の簡単な説明】
【００４９】
【図１】図１は、本発明の方法の実施形態におけるステップを示す断面図である。
【図２】図２は、本発明の方法の実施形態におけるステップを示す断面図である。
【図３】図３は、本発明の方法の実施形態におけるステップを示す断面図である。
【図４】図４は、本発明の方法の実施形態におけるステップを示す断面図である。
【図５】図５は、本発明の方法の実施形態におけるステップを示す断面図である。
【図６】図６は、本発明の方法の実施形態におけるステップを示す断面図である。
【図７】図７は、温度の関数としてＳｉＧｅの緩和のプロットである。
【図８】図８は、本発明の方法に関連して形成されるあるパターンの実施形態の例である。
【図９】図９は、本発明の方法の実施形態におけるステップを示す断面図である。
【図１０】図１０は、本発明の方法の実施形態におけるステップを示す断面図である。
【図１１】図１１は、本発明の方法の実施形態におけるステップを示す断面図である。
【図１２】図１２は、本発明の方法の実施形態におけるステップを示す断面図である。
【図１３】図１３は、本発明の方法の実施形態におけるステップを示す断面図である。
【図１４】図１４は、本発明の方法の実施形態におけるステップを示す断面図である。
【符号の説明】
【００５０】
１０  シリコン基板
１２  ＳｉＧｅ層
１４  欠乏領域
２２  ＳｉＧｅ層
３０  基板
３２  絶縁体層
３４  シリコン
【図１】
0004674844.tif 000002
【図２】
0004674844.tif 000003
【図３】
0004674844.tif 000004
【図４】
0004674844.tif 000005
【図５】
0004674844.tif 000006
【図６】
0004674844.tif 000007
【図７】
0004674844.tif 000008
【図８】
0004674844.tif 000009
【図９】
0004674844.tif 000010
【図１０】
0004674844.tif 000011
【図１１】
0004674844.tif 000012
【図１２】
0004674844.tif 000013
【図１３】
0004674844.tif 000014
【図１４】
0004674844.tif 000015