(57)【特許請求の範囲】
【請求項１】
Ｔ型ゲート電極を有する半導体装置の製造方法であって、
半導体基板を準備する工程と、
該半導体基板上に、高融点金属材料層と低抵抗金属材料層とを順次堆積させる工程と、
該低抵抗金属材料層の上にレジストマスクを形成する工程と、
該レジストマスクをエッチングマスクに用いて、該低抵抗金属材料層と該高融点金属材料層とを連続してエッチングし、高融点金属層と低抵抗金属層の積層構造からなる傘部を有するＴ型ゲート電極を作製するエッチング工程と、
該Ｔ型ゲートを覆うパッシベーション膜を形成する工程とを含み、
該エッチング工程が、反応性のエッチングガスを用いたドライエッチング工程であり、該低抵抗金属材料層をエッチングした後に、該半導体基板を回転させるとともに、該半導体基板の法線方向から所定の角度傾いた方向から該半導体基板にエッチングイオンを入射させ、上記高融点金属材料層をエッチングする工程を含むことを特徴とする半導体装置の製造方法。
【請求項２】
Ｔ型ゲート電極を有する半導体装置の製造方法であって、
半導体基板を準備する工程と、
該半導体基板上に、高融点金属材料層と低抵抗金属材料層とを順次堆積させる工程と、
該低抵抗金属材料層の上にレジストマスクを形成する工程と、
該レジストマスクをエッチングマスクに用いて、該低抵抗金属材料層と該高融点金属材料層とを連続してイオンミリングでエッチングし、高融点金属層と低抵抗金属層の積層構造からなる傘部を有するＴ型ゲート電極を作製する工程と、
該Ｔ型ゲートを覆うパッシベーション膜を形成する製膜工程と、
該製膜工程後に、該パッシベーションを選択的にエッチングして該Ｔ型ゲート電極の傘部に含まれる該高融点金属層の端部を露出させる工程と、
該高融点金属層の端部を選択的にエッチングして、該端部における該高融点金属層の、高融点金属の端部を挟む底面と側面との間の角度を９０°以上にする工程と、
更に、該高融点金属の端部を覆うようにパッシベーション膜を形成する工程とを含むことを特徴とする製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、２層構造のＴ型ゲート電極を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
例えば高周波用半導体装置では、ゲート電極の形成後に熱処理を行うと、ゲート電極材料が半導体基板に拡散してゲート特性が劣化する。このために、ＷＳｉ等の高融点金属層（バリア層）と、Ａｕ等の低抵抗金属層の２層構造からなるゲート電極を用いてゲート特性の劣化を防止している。
２層構造のゲート電極は、高融点金属材料層と低抵抗金属材料層を順次半導体基板上に堆積させた後に、エッチングマスクを用いたイオンミリングにより不要な高融点金属材料層と低抵抗金属材料層とを除去して形成する。通常、ゲート電極は、断面形状がＴ字型であるＴ型ゲート電極として形成される。
【０００３】
図４は、全体が５００で表される、イオンミリングを用いて形成したＴ型ゲートを有する半導体装置の断面図である。半導体装置５００は、半導体基板１を含む。半導体基板１の上には、ＷＳｉ等の高融点金属層２１とＡｕ等の低抵抗金属層２２の２層構造からなるＴ型ゲート電極２が設けられている。また、半導体基板１の表面には、ソース電極３とドレイン電極４が形成されるとともに、表面がパッシベーション膜５で覆われている。
【特許文献１】特開平８−４５９６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図４に示すように、半導体装置５００では、Ｔ型ゲート電極２の傘部において、高融点金属層２１の端部２３が鋭角状に突出している。即ち、Ｔ型ゲート電極２のゲート長方向の垂直断面において、高融点金属層２１の端部２３の内角が鋭角となっている。これは、イオンミリングにより高融点金属層２１と低抵抗金属層２２を同時にエッチングする際に、高融点金属層２１が僅かに等方的にエッチングされるため、最初にエッチングが始まった高融点金属層２１の表面部分が横方向にもエッチングされるためと考えられる。
【０００５】
このように、高融点金属層２１の端部２３に鋭角状の突起部が形成されると、その上に形成されたパッシベーション膜５が突起部の先端部分で薄くなり、パッシベーション膜５の保護性能が劣化するという問題があった。
また、高温高湿試験を行った結果、突起部近傍のパッシベーション膜５から水分が浸透し、高融点金属層２１が腐食することが確認された。
【０００６】
そこで、本発明は、２層構造のＴ型ゲート電極を有する半導体装置において、耐湿性が高く保護性能の劣化しない半導体装置およびその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明は、半導体基板と、半導体基板の上に設けられ、その傘部が高融点金属層とその上に形成された低抵抗金属層とを含むＴ型ゲート電極と、Ｔ型ゲート電極を覆うパッシベーション膜とを含む半導体装置であって、傘部の端部において、高融点金属層の内角が、略９０°以上であることを特徴とする半導体装置である。
【発明の効果】
【０００８】
以上の説明から明らかなように、本発明にかかる半導体装置では、パッシベーション膜の耐湿性が良好で、信頼性の高い半導体装置を得ることができる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１は、全体が１００で表される、本実施の形態１にかかる半導体装置の断面図である。半導体装置１００は、ＧａＡｓ等の半導体基板１を含む。半導体基板１は、リセス１１が形成されたリセス構造を有する。半導体基板１の上には、高融点金属層（バリア層）２１と低抵抗金属層２２の２層構造からなるＴ型ゲート電極２が設けられている。高融点金属層２１としては、ＷＳｉ、ＷＳｉＮ、Ｔａ、ＴａＮ等が用いられる。また、低抵抗金属層２２としては、Ａｕ等が用いられる。
【００１０】
また、半導体基板１の表面には、例えばＡｕからなるソース電極３とドレイン電極４が形成されている。最終的に、半導体基板１等の表面は例えばＳｉＮ、ＳｉＯからなるパッシベーション膜５に覆われて保護される。パッシベーション膜５の膜厚は略５０ｎｍ〜略１μｍである。
【００１１】
半導体装置１００では、Ｔ型ゲート電極２のゲート長方向（紙面に平行な方向）を含む垂直断面において、高融点金属層２１の端部２３の内角が略直角となっている。
【００１２】
なお、ここで「内角」とは、Ｔ型ゲート電極２のゲート長方向を含む垂直断面において、高融点金属層２１の端部２３を挟む底面と側面との間の角度をいう。後述のように、底面や側面が外方に湾曲している場合は、端部２３における、底面の接線と側面の接線とのなす角をいう。
【００１３】
ゲート電極２等を覆うパッシベーション膜５は、例えばプラズマＣＶＤ法で形成するが、一般的に、平坦な部分に比べて、屈曲した部分や突出した部分、ゲート電極の傘部の下部分などには形成しにくい。このため、従来構造の半導体装置５００のように、ゲート電極２の端部２３に鋭角状の突起部がある場合、突起部近傍ではパッシベーション膜５の膜厚が薄くなったり、膜の組成が化学量論的組成からずれて膜質が劣化するなどの問題があった。
【００１４】
これに対して、半導体装置１００のように、高融点金属層２１の端部２３の内角を略直角とすることにより、その上に形成されるパッシベーション膜５は、略均一な膜厚で、化学量論的組成からあまりずれることなく形成できる。
【００１５】
半導体装置１００の耐湿性は、パッシベーション膜５の膜厚や膜質に依存する。パッシベーション膜５の膜厚が厚いほど水分が膜中を拡散して半導体基板１等に到達する時間が長くなり、耐湿性が向上する。また、化学量論的組成に近く緻密な膜ほど、膜中の水分の拡散速度が遅くなり、耐湿性が向上する。
【００１６】
このように、本実施の形態１にかかる半導体装置１００では、端部２３に突起部がないため、端部２３近傍におけるパッシベーション膜５の膜厚や膜質の劣化が防止でき、従来の半導体装置５００に比較して耐湿性が向上し、信頼性の高い半導体装置１００を得ることができる。
【００１７】
従来の半導体装置５００と本発明の半導体装置１００に対して、高温高湿状態での加速試験を行った。実験条件は、温度１３０℃、湿度８５％ＲＨ、保持時間は３００時間とした。
かかる試験の結果、従来の半導体装置５００では、鋭角状の端部２３近傍から水分が浸入し、ＷＳｉの高融点金属層２１全体が水分により酸化または水酸化されて膨潤した。そして、半導体装置５００は、動作不良となった。
これに対して、半導体装置１００では、高融点金属層２１は変質せず、半導体装置１００の性能劣化も認められなかった。これは、半導体装置１００では、端部２３近傍においても、膜質の劣化や膜厚の減少が認められず、良好な耐湿性を有するためと考えられる。
【００１８】
次に図２を参照しながら、半導体装置１００の製造方法について説明する。かかる製造方法は、以下の工程１〜４を含む。
【００１９】
工程１：図２（ａ）に示すように、ＧａＡｓ等の半導体基板１を準備する。半導体基板１には、ソース領域やドレイン領域（図示せず）が作製されている。続いて、半導体基板１の表面を部分的にエッチングしてリセス１１を作製し、更に、シリコン酸化膜でマスク１２を作製する。マスク１２を用いて半導体基板１の一部をエッチングする。
【００２０】
工程２：図２（ｂ）に示すように、スパッタ法を用いてＷＳｉ等の高融点金属材料層２１’を堆積させる。更に、スパッタ法およびメッキ法でＡｕ等の低抵抗金属材料層２２’を堆積させる。
【００２１】
工程３：図２（ｃ）に示すように、フォトレジストでレジストマスク２４を作製した後、レジストマスク２４を用いたドライエッチングで、高融点金属材料層２１’と低抵抗金属材料層２２’とを一の工程で連続してエッチングし、高融点金属層（バリア層）２１と低抵抗金属層２２の２層構造からなるＴ型ゲート電極２を作製する。
【００２２】
ドライエッチングには、ＥＣＲプラズマエッチングや、反応性イオンエッチング（ＲＩＥ）が用いられる。エッチングガスにはＣｌ２等の塩素系の反応性ガスが用いられる。
エッチングイオン２５の入射角のばらつきは、半導体基板１の法線方向から１０°以内に抑えることが好ましい。
【００２３】
ＥＣＲプラズマエッチングを用いる場合は、イオン発生源とエッチング室との間に、メッシュ状の収束グリッドを設け、半導体基板１へのエッチングイオンの入射角度を制御することが好ましい。
【００２４】
工程４：図２（ｄ）に示すように、レジストマスク２４、マスク１２を除去した後、例えばＡｕからなるソース電極３およびドレイン電極４を作製する。
最後に、半導体基板１の表面やゲート電極２を覆うように、例えばプラズマＣＶＤ法を用いてＳｉＮやＳｉＯからなるパッシベーション膜５を作製する。
【００２５】
以上の工程により、半導体装置１００が完成する。
【００２６】
なお、半導体装置１００の製造工程として、従来と同じ製造方法で半導体装置５００を作製した後に、高融点金属層２１の端部２３の突起部を選択的に除去しても構わない。
【００２７】
かかる製造方法では、上述の工程１、２を行った後、工程３において、Ａｒガスを用いたイオンミリングで高融点金属材料層２１’と低抵抗金属材料層２２’とをエッチングし、高融点金属層（バリア層）２１と低抵抗金属層２２の２層構造からなるＴ型ゲート電極２を作製する。この時、高融点金属層２１の端部２３には突起部が形成される。
【００２８】
続いて、工程４でパッシベーション膜５を作製する。この結果、図４に示すような半導体装置５００が得られる。
【００２９】
次に、フッ酸を用いて、端部２３近傍のパッシベーション膜５を選択的に除去する。上述のように、端部２３近傍ではパッシベーション膜５の膜厚が薄く膜質も悪いため、かかる部分のパッシベーション膜５が選択的に除去され、高融点金属層２１が露出する。
【００３０】
続いて、露出した部分の高融点金属層２１をフッ酸で選択的に除去する。この場合、半導体装置全体をフッ酸に浸すことにより、電池作用により露出した高融点金属層２１が選択的にエッチングされる。これにより、端部２３における高融点金属層２１の内角が、略９０°以上となる。
【００３１】
また、露出した高融点金属層２１に高温高湿処理を施して酸化または水酸化することにより、フッ酸によりこの部分を選択的にエッチングすることも可能となる。
【００３２】
かかる工程で、高融点金属層２１の突起部を選択的に除去した後に、再度、プラズマＣＶＤ法等でパッシベーション膜５を形成することにより半導体装置１００を得ることができる。
【００３３】
実施の形態２．
図３は、全体が２００で表される、本実施の形態２にかかる半導体装置の断面図である。図３中、図１と同一符合は、同一又は相当箇所を示す。
【００３４】
半導体装置２００では、Ｔ型ゲート電極２のゲート長方向（紙面に平行な方向）を含む垂直断面において、高融点金属層２１の端部２３の内角（端部２３において高融点金属層２１の底面と側面とのなす角）が鈍角（９０°より大きな角度）となっている。
【００３５】
このように、高融点金属層２１の端部２３の内角を鈍角とすることにより、その上に形成されるパッシベーション膜５は、略均一な膜厚で、ほぼ化学量論的組成からずれることなく形成できる。この結果、耐湿性に優れ、信頼性の高い半導体装置２００を提供することができる。
【００３６】
かかる半導体装置２００は、上述の半導体装置１００の製造工程３（図２（ｃ））において、低抵抗金属材料層２２’をエッチングした後、エッチングイオン２５を半導体基板１の法線方向から傾斜させて入射させるともに半導体基板１を回転させながら高融点金属材料層２１’をエッチングすることにより形成できる。
【００３７】
なお、図３では、端部２３において、内角を構成する底面と側面は平坦面として表したが、外方に張り出すように湾曲した面でも構わない。即ち、内角が９０°以上であれば、端部２３におけるパッシベーション膜５の膜厚や膜質の低下が防止できるため、内角を挟む底面や側面は丸みをもった湾曲面となっても構わない。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態１にかかる半導体装置の断面図である。
【図２】本発明の実施の形態１にかかる半導体装置の製造工程の断面図である。
【図３】本発明の実施の形態２にかかる半導体装置の断面図である。
【図４】従来の半導体装置の断面図である。
【符号の説明】
【００３９】
１  半導体基板、２  ゲート電極、３  ソース電極、４  ドレイン電極、５  パッシベーション膜、１１  リセス、１２  マスク、２１  高融点金属層、２２  低抵抗金属層、２３  端部、２４  レジストマスク、２５  エッチングイオン、１００  半導体装置。
【図１】
0004758170.tif 000002
【図２】
0004758170.tif 000003
【図３】
0004758170.tif 000004
【図４】
0004758170.tif 000005