(57)【特許請求の範囲】
【請求項１】
所定の単位の入力単位データの連続である入力画像データに対して、時間Ｔに入力される１つの前記入力単位データを、Ｎ個の連続する前記入力単位データに順次変換し、前記Ｎ個の連続する前記入力単位データをＴ時間で出力する生成手段と、
前記入力単位データに付加されているヘッダの同期情報に基づいて、前記入力単位データの区切りに対応するＴ／Ｎ時間周期の同期信号を生成する同期信号生成手段と、
前記Ｎ個の前記入力単位データそれぞれに対応する前記Ｎ個の出力先と接続する接続手段と、
前記生成手段により生成された前記Ｎ個の連続する前記入力単位データを順次取得するとともに、前記Ｎ個の前記入力単位データに対して、対応する前記出力先に応じた信号処理を実行する実行手段と、
前記実行手段が前記出力先に応じた信号処理を実行する際に必要となる処理関連情報を記憶し、前記実行手段に時分割に供給する処理関連情報管理手段と、
前記入力単位データに付加されているヘッダの情報と前記Ｔ／Ｎ時間周期の同期信号に基づいて、前記前記実行手段により取得された前記入力単位データが、Ｎ個中の何番目のデータかを検出し、その検出結果を前記処理関連情報管理手段に供給し、前記実行手段に供給する前記処理関連情報を前記処理関連情報管理手段に切り換えさせることで、前記実行手段で実行される前記信号処理を切り換える切り換え手段と、
前記実行手段により前記信号処理が施された、Ｎ個の前記入力単位データのそれぞれを、前記接続手段を介して、対応する前記出力先に出力させる出力制御手段と
を備え、
前記実行手段は、前記入力単位データに前記信号処理が施された画像を構成する画素を、順次、注目画素とし、
その注目画素に対して、クラスタップおよび予測タップとして選択される前記注目画素周辺の前記入力単位データの画素を特定する情報をクラスタップ形成情報および予測タップ形成情報として取得するとともに、前記予測タップを構成する画素と乗算される予測係数のセットを取得し、
取得された前記クラスタップ形成情報に基づいて、前記クラスタップとしての画素を選択し、
選択された前記クラスタップから、前記注目画素を所定のクラスに分類した結果であるクラスコードを生成し、
生成された前記クラスコードに対応する前記予測係数のセットを用いて、前記予測タップを構成する画素と前記予測係数の線形結合演算を行うことで、前記注目画素の画素値を求めるクラス分類適応処理を実行し、
前記処理関連情報管理手段は、前記出力先に応じた信号処理に対応する前記クラスタップ形成情報、前記予測タップ形成情報、および前記予測係数のセットを、前記処理関連情報として前記実行手段に時分割に供給する
ことを特徴とする情報処理装置。
【請求項２】
前記実行手段が行う前記信号処理の少なくとも１つは、ノイズ除去処理または輝度補正処理である
ことを特徴とする請求項１に情報処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置に関し、特に、入力されたデータに対し、出力先に応じた異なる処理を行うことができるようにした情報処理装置に関する。
【０００２】
【従来の技術】
基本的なハードウエア構成を変更せずに、複数の処理を実行することができる装置が、開発されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、出力先に応じて実行する処理を切り換えるとともに、その処理を施したデータを、対応する出力先に出力する装置は、開示されていない。
【０００４】
本発明は、このような状況に鑑みてなされたものであり、出力先に応じて実行する処理を切り換え、その処理を施したデータを、対応する出力先に出力することができるようにするものである。
【０００５】
【課題を解決するための手段】
本発明の情報処理装置は、所定の単位の入力単位データの連続である入力画像データに対して、時間Ｔに入力される１つの入力単位データを、Ｎ個の連続する入力単位データに順次変換し、Ｎ個の連続する入力単位データをＴ時間で出力する生成手段と、入力単位データに付加されているヘッダの同期情報に基づいて、入力単位データの区切りに対応するＴ／Ｎ時間周期の同期信号を生成する同期信号生成手段と、Ｎ個の入力単位データそれぞれに対応するＮ個の出力先と接続する接続手段と、生成手段により生成されたＮ個の連続する入力単位データを順次取得するとともに、Ｎ個の入力単位データに対して、対応する出力先に応じた信号処理を実行する実行手段と、実行手段が出力先に応じた信号処理を実行する際に必要となる処理関連情報を記憶し、実行手段に時分割に供給する処理関連情報管理手段と、入力単位データに付加されているヘッダの情報とＴ／Ｎ時間周期の同期信号に基づいて、実行手段により取得された入力単位データが、Ｎ個中の何番目のデータかを検出し、その検出結果を処理関連情報管理手段に供給し、実行手段に供給する処理関連情報を処理関連情報管理手段に切り換えさせることで、実行手段で実行される信号処理を切り換える切り換え手段と、実行手段により信号処理が施された、Ｎ個の入力単位データのそれぞれを、接続手段を介して、対応する出力先に出力させる出力制御手段とを備え、実行手段は、入力単位データに信号処理が施された画像を構成する画素を、順次、注目画素とし、その注目画素に対して、クラスタップおよび予測タップとして選択される注目画素周辺の入力単位データの画素を特定する情報をクラスタップ形成情報および予測タップ形成情報として取得するとともに、予測タップを構成する画素と乗算される予測係数のセットを取得し、取得されたクラスタップ形成情報に基づいて、クラスタップとしての画素を選択し、選択されたクラスタップから、注目画素を所定のクラスに分類した結果であるクラスコードを生成し、生成されたクラスコードに対応する予測係数のセットを用いて、予測タップを構成する画素と予測係数の線形結合演算を行うことで、注目画素の画素値を求めるクラス分類適応処理を実行し、処理関連情報管理手段は、出力先に応じた信号処理に対応するクラスタップ形成情報、予測タップ形成情報、および予測係数のセットを、処理関連情報として実行手段に時分割に供給することを特徴とする。
【０００８】
実行手段が行う信号処理の少なくとも１つは、ノイズ除去処理または輝度補正処理であることを特徴とする。
【０００９】
本発明の情報処理装置においては、所定の単位の入力単位データの連続である入力画像データに対して、時間Ｔに入力される１つの入力単位データがＮ個の連続する入力単位データに順次変換されて、Ｔ時間で出力され、入力単位データに付加されているヘッダの同期情報に基づいて、入力単位データの区切りに対応するＴ／Ｎ時間周期の同期信号が生成され、入力単位データに付加されているヘッダの情報とＴ／Ｎ時間周期の同期信号に基づいて、実行手段により取得された入力単位データが、Ｎ個中の何番目のデータかが検出され、その検出結果を処理関連情報管理手段に供給し、実行手段に供給する処理関連情報を処理関連情報管理手段に切り換えさせることで、実行手段で実行される信号処理が切り換えられ、Ｎ個の入力単位データに対して、対応する出力先に応じた信号処理が実行手段により実行され、実行手段により信号処理が施された、Ｎ個の入力単位データのそれぞれが、接続手段を介して、対応する出力先に出力される。実行手段では、入力単位データに信号処理が施された画像を構成する画素が、順次、注目画素とされ、その注目画素に対して、クラスタップおよび予測タップとして選択される注目画素周辺の入力単位データの画素を特定する情報がクラスタップ形成情報および予測タップ形成情報として取得されるとともに、予測タップを構成する画素と乗算される予測係数のセットが取得され、取得されたクラスタップ形成情報に基づいて、クラスタップとしての画素が選択され、選択されたクラスタップから、注目画素を所定のクラスに分類した結果であるクラスコードが生成され、生成されたクラスコードに対応する予測係数のセットを用いて、予測タップを構成する画素と予測係数の線形結合演算を行うことで、注目画素の画素値が求められる。処理関連情報管理手段では、出力先に応じた信号処理に対応するクラスタップ形成情報、予測タップ形成情報、および予測係数のセットが、処理関連情報として実行手段に時分割に供給される。
【００１０】
【発明の実施の形態】
図１は、本発明を適用したデータ処理装置１の利用例を示している。データ処理装置１には、複数の外部装置（図１の例では、表示装置や印刷装置）が接続されており、データ処理装置１は、入力されたデータＤ（例えば、画像データ）に対して、出力先の外部装置に応じた処理を選択的に施し、その結果生成されたデータを、対応する外部装置に出力する。
【００１１】
データ処理装置１の動作の概略を説明する。この例の場合、データ処理装置１に入力されるデータＤは、図２（Ａ）に示すように、所定の大きさのデータ（データＤ-1，Ｄ-2，Ｄ-3,・・・）（以下、適宜、入力単位データと称する）毎に時分割多重されているものとする。
【００１２】
データ処理装置１は、データＤ（図２（Ａ））が入力されると、データＤにおける各入力単位データが、出力先の外部装置の数（Ｎ個）ずつ時分割された時分割多重データを生成する。
【００１３】
例えば、表示装置と印刷装置の２つの外部装置が出力先である場合、図２（Ｂ）に示すように、データＤにおける各入力単位データが、２個ずつ時分割多重された（図中、繋がって配置された）時分割多重データが生成される。なお、図２（Ｂ）において、以下の説明を簡単にするために、２個ずつ繋がって配置された同一の入力単位データのうち、先頭（第１番目）に配置された入力単位データには、”Ａ”を、その後（第２番目）に配置された入力単位データには、”Ｂ”を付している。
【００１４】
次に、データ処理装置１は、生成した時分割多重データに時分割多重されている順番に従って入力単位データを処理する。このとき、データ処理装置１は、入力単位データが、Ｎ個の繋がりの中で何番目に配置されているかによって、実行する処理を切り換える。すなわち、出力先に応じて処理が切り換えられる。
【００１５】
例えば、図２（Ｂ）の例では、２個の繋がりの中で第１番目に配置された入力単位データ（”Ａ”が付された入力単位データＤ-1，Ｄ-2，Ｄ-3，・・・）には、表示装置に対応した、ノイズを除去するための処理が施される。また、第２番目に配置された入力単位データ（”Ｂ”が付された入力単位データＤ-1，Ｄ-2，Ｄ-3，・・・）には、印刷装置に対応した、輝度を補正する処理が施される。
【００１６】
データ処理装置１は、このように、時分割多重データに対して処理を実行するが、このときの処理速度は、データＤの入力速度のＮ倍の速度とされる。このようにすることより、処理が施されたデータは、データＤの入力速度に対応した速度で、外部装置のそれぞれに出力される。
【００１７】
図２の例では、データＤ（図２（Ａ））は、時間Ｔに、１個の入力単位データが入力される速度で入力される。すなわち、この場合、時分割多重データは、データＤの入力速度の２倍の、時間Ｔに、２個の入力単位データが処理される速度で処理される。このことより、ノイズが除去されたデータＤまたは輝度が補正されたデータＤが、データＤの入力速度と同じ速度に対応した速度で、表示装置または印刷装置に出力される。
【００１８】
図３は、データ処理装置１の構成例を示している。
【００１９】
データ処理装置１に入力される、データＤは、入力制御部１０に供給される。入力制御部１０は、データＤから、その入力単位データが、Ｎ個ずつ時分割多重された時分割多重データを生成し、それを、データＤの入力速度のＮ倍の速度で、同期信号生成部１１および総合情報処理部１２に供給する。
【００２０】
この例の場合、入力制御部１０は、２つのFIFO２１，２２とスイッチ２３を有しており、データＤの入力単位データの、FIFO２１またはFIFO２２に対する書き込みおよび読み出しを、スイッチ２３を利用して制御することで、図２（Ｂ）に示したように、データＤの入力単位データが、それぞれ２個ずつ時分割多重された時分割多重データを生成し、それを、データＤの入力速度の２倍の速度で、同期信号生成部１１および総合情報処理部１２に出力する。
【００２１】
同期信号生成部１１は、入力制御部１０から供給された時分割多重データの入力単位データに付加されたヘッダを参照して、同期情報を読み取るとともに、読み取った同期情報に基づいて同期信号を生成し、総合情報処理部１２に供給する。例えば、図２（Ｃ）に示すように、時分割多重データ（図２（Ｂ））の入力単位データの位置に対応するクロックが同期信号として生成される。
【００２２】
総合情報処理部１２は、入力制御部１０から供給された時分割多重データに対して、出力先（例えば、表示装置または印刷装置）に応じた処理（例えば、ノイズを除去する処理または輝度を補正する処理）（以下、適宜、信号処理と称する）を実行する。
【００２３】
総合情報処理部１２はまた、出力先に応じた（実行する信号処理に応じた）ストレージ部１３のストレージ１４とFIFO部１５のFIFO１６を選択する処理（以下、適宜、選択処理と称する）を実行する。
【００２４】
総合情報処理部１２は、信号処理を実行する際、信号処理を実行する上で必要な各種データ（以下、適宜、必要データと称する）を、選択したストレージ部１３のストレージ１４に、適宜、供給し、蓄積させる。そして総合情報処理部１２は、必要に応じて、ストレージ部１３のストレージ１４から、必要データを読み出し、それを利用して信号処理を実行する。
【００２５】
総合情報処理部１２は、信号処理を実行した結果生成されたデータ（以下、処理済みデータと称する）を、選択したFIFO部１５のFIFO１６に供給する。
【００２６】
ストレージ部１３は、Ｎ個のストレージ１４−１乃至１４−Ｎから構成されている。総合情報処理部１２により選択されたストレージ１４は、総合情報処理部１２から供給された必要データを蓄積するとともに、要求に応じて、これらのデータを、総合情報処理部１２に供給する。
【００２７】
FIFO部１５は、外部装置とそれぞれ接続されるFIFO１６−１乃至１６−Ｎから構成されている。総合情報処理部１２により選択されたFIFO１６は、総合情報処理部１２から供給された処理済みデータを、一時的に記憶するとともに、それを、接続される外部装置に出力する。なお、この例の場合、FIFO１６−１には、表示装置が、そしてFIFO１６−２には、印刷装置が接続されている。
【００２８】
次に、データ処理装置１の動作を説明する。
【００２９】
この例の場合、データ処理装置１には、図４（Ａ）に示すように、時分割多重されたデータＤが入力される。なお、図４（Ａ）は、図２（Ａ）のデータＤを、後述する図４（Ｂ）乃至（Ｇ）に示すデータと共通の時間軸に対応させて表したものである。
【００３０】
入力制御部１０（FIFO２１）に、例えば、入力単位データのデータＤ-1（図４（Ａ））が入力されたとする。このとき、FIFO２１は、入力されたデータＤ-1を一時的に保持した後、FIFO２２およびスイッチ２３に出力する。スイッチ２３は、このタイミングで、FIFO２１と接続して、FIFO２１の出力であるデータＤ-1を入力し、同期信号生成部１１および総合情報処理部１２に出力する。
【００３１】
FIFO２２は、FIFO２１からのデータＤ-1を、所定の時間（FIFO２１に保持されていたデータＤ-1が同期信号生成部１１および総合情報処理部１２に出力されるまでの時間）保持した後、スイッチ２３に出力する。スイッチ２３は、このタイミングで、FIFO２２と接続して（接続を、FIFO２１からFIFO２２に切り換えて）、FIFO２２の出力であるデータＤ-1を入力し、同期信号生成部１１および総合情報処理部１２に出力する。すなわち、ここまでの処理により、図４（Ｂ）に示すように、繋がって配置された２個のデータＤ-1（図中、”Ａ”と”Ｂ”が付されたデータＤ-1）が、同期信号生成部１１および総合情報処理部１２に出力される。
【００３２】
FIFO２２からのデータＤ-1が、スイッチ２３を介して、同期信号生成部１１および総合情報処理部１２に出力されている間、FIFO２１には、データＤ-2（図４（Ａ））が入力される。FIFO２１は、データＤ-2を所定の時間（FIFO２２に保持されていたデータＤ-1が同期信号生成部１１および総合情報処理部１２に出力されるまでの時間）保持した後、FIFO２２およびスイッチ２３に出力する。スイッチ２３は、このタイミングで、FIFO２１と接続し（接続を、FIFO２２からFIFO２１に切り換えて）、FIFO２１の出力であるデータＤ-2を入力し、同期信号生成部１１および総合情報処理部１２に出力する。
【００３３】
FIFO２２は、FIFO２１からのデータＤ-2を所定の時間保持した後、スイッチ２３に出力する。スイッチ２３は、このタイミングで、FIFO２２と接続し、FIFO２２の出力であるデータＤ-2を入力し、同期信号生成部１１および総合情報処理部１２に出力する。すなわち、ここまでの処理により、図４（Ｂ）に示すように、繋がって配置された２個のデータＤ-2（図中、”Ａ”と”Ｂ”が付されたデータＤ-2）が、同期信号生成部１１および総合情報処理部１２にさらに出力される。
【００３４】
入力制御部１０のFIFO２１乃至スイッチ２３は、時間Ｔに、２個の入力単位データが、同期信号生成部１１および総合情報処理部１２に出力されるように（データＤの入力速度の２倍の速度で出力されるように）、上述した処理を実行する。
【００３５】
以上のような処理が、データＤ-3以降の入力単位データ（図４（Ａ））に対しも行われる。すなわち、これにより、データＤの各入力単位データが、２個ずつ時分割多重された時分割多重データ（図４（Ｂ））が、データＤの入力速度の２倍の速度で、同期信号生成部１１および総合情報処理部１２に出力される。なお、図４（Ｂ）は、図２（Ｂ）の時分割多重データを、図４（Ａ）のデータＤの他、後述する図４（Ｃ）乃至図４（Ｇ）のデータと共通の時間軸に対応させて表したものである。
【００３６】
同期信号生成部１１は、入力制御部１０から供給された時分割多重データに基づいて、同期信号を生成し（図４（Ｃ））、総合情報処理部１２に供給する。
【００３７】
総合情報処理部１２は、図４（Ｂ）中、”Ａ”が付されたデータＤ-1が、入力制御部１０から供給されると、すなわち、２個ずつ繋がって配置されている同一の入力単位データのうち、第１番目に配置された入力単位データが供給されると、表示装置に対応した（ノイズを除去する信号処理に対応した）ストレージ部１３のストレージ１４−１とFIFO部１５のFIFO１６−１を選択する（選択処理を実行する）。
【００３８】
そして総合情報処理部１２は、選択したストレージ部１３のストレージ１４−１に必要データを供給したり、またそれを読み出すようにして、”Ａ”が付されたデータＤ-1に対してノイズを除去するための信号処理を実行する。総合情報処理部１２は、その処理の結果生成された処理済みデータＤa-1を、選択したFIFO部１５のFIFO１６−１に供給する。
【００３９】
FIFO部１５のFIFO１６−１に供給された、総合情報処理部１２からの処理済みデータＤa-1（ノイズが除去された、図４（Ｂ）中、”Ａ”が付されたデータＤ-1）は、図４（Ｄ）に示すようなタイミングで、そこに書き込まれる。そして、所定の時間保持された後、図４（Ｅ）に示すようなタイミングで、表示装置に出力される。
【００４０】
次に、図４（Ｂ）中、”Ｂ”が付されたデータＤ-1が、入力制御部１０から入力されると、すなわち、２個ずつ繋がって配置されている同一の入力単位データのうち、第２番目に配置された入力単位データが供給されると、総合情報処理部１２は、印刷装置に対応した（輝度を補正する信号処理に対応した）ストレージ部１３のストレージ１４−２とFIFO部１５のFIFO１６−２を選択する。
【００４１】
そして総合情報処理部１２は、選択したストレージ部１３のストレージ１４−２に必要データを供給したり、またそれを読み出すようにして、”Ｂ”が付されたデータＤ-1に対して、輝度を補正するための信号処理を実行する。総合情報処理部１２は、その処理の結果生成された処理済みデータＤb-1を、選択したFIFO部１５のFIFO１６−２に供給する。
【００４２】
FIFO部１５のFIFO１６−２に供給された、総合情報処理部１２からの処理済みデータＤb-1（輝度が補正された、図４（Ｂ）中、”Ｂ”が付されたデータＤ-1）は、図４（Ｆ）に示すようなタイミングで、そこに書き込まれる。そして、所定の期間保持された後、図４（Ｇ）に示すようなタイミングで、印刷装置に出力される。
【００４３】
次に、図４（Ｂ）中、”Ａ”が付されたデータＤ-2（第１番目に配置された入力単位データ）が総合情報処理部１２に供給されると、ストレージ部１３のストレージ１４−１とFIFO部１５のFIFO１６−１が再び選択される。そして”Ａ”が付されたデータＤ-2に対して、ノイズを除去するための信号処理が実行され、その結果生成された処理済みデータＤa-2が、選択されたFIFO部１５のFIFO１６−１に供給される。
【００４４】
FIFO部１５のFIFO１６−１に供給された、総合情報処理部１２からの処理済みデータＤa-2（ノイズが除去された、図４（Ｂ）中、”Ａ”が付されたデータＤ-2）は、図４（Ｄ）に示すようなタイミングで、そこに書き込まれる。そして、所定の時間保持された後、図４（Ｅ）に示すようなタイミングで、表示装置に出力される。すなわち、表示装置には、データＤの入力速度に対応した速度で、処理済みデータＤaが出力される。
【００４５】
次に、図４（Ｂ）中、”Ｂ”が付されたデータＤ-2（第２番目に配置された入力単位データ）が総合情報処理部１２に供給されると、ストレージ部１３のストレージ１４−２とFIFO部１５のFIFO１６−２が選択される。そして”Ｂ”が付されたデータＤ-2に対して、輝度を補正するための信号処理が実行され、その結果生成された処理済みデータＤb-2が、選択されたFIFO部１５のFIFO１６−２に供給される。
【００４６】
FIFO部１５のFIFO１６−２に供給された、総合情報処理部１２からの処理済みデータＤb-2（輝度が補正された、図４（Ｂ）中、”Ｂ”が付されたデータＤ-2）は、図４（Ｆ）に示すようなタイミングで、そこに書き込まれる。そして、所定の期間保持された後、図４（Ｇ）に示すようなタイミングで、印刷装置に出力される。すなわち、印刷装置には、データＤの入力速度に対応した速度で、処理済みデータＤbが出力される。
【００４７】
以上のような処理が、時分割多重データ（図４（Ｂ））に時分割多重されているデータＤ-3以降に供給される入力単位データに対しても行われる。
【００４８】
このようにして、入力されたデータＤに対して、出力先に応じたそれぞれ異なる処理が施され、その結果生成されたデータが、対応する出力先に出力される。なお、ここでは、データＤが、時分割多重されて入力される場合を例としているが、例えば、周波数多重などの他の多重が施された状態で入力される場合においても、本発明を適用することができる。なお、この場合、入力制御部１０は、入力された周波数多重されたデータＤから、上述したような時分割データを生成することができる構成を有する。
【００４９】
図５は、総合情報処理部１２の構成例を示している。
【００５０】
総合情報処理部１２は、切り換え信号生成回路３１、処理関連情報管理部３２、処理実行部３３、蓄積データ入出力制御部３４、および出力データ出力制御部３５から構成されている。
【００５１】
総合情報処理部１２に供給された時分割多重データは、切り換え信号生成回路３１および処理実行部３３にそれぞれ供給される。また総合情報処理部１２に供給された、同期信号生成部１１からの同期信号は、切り換え信号生成回路３１に供給される。
【００５２】
切り換え信号生成回路３１は、供給された、時分割多重データの入力単位データに付加されているヘッダを参照し、その入力単位データが、時分割多重データにおけるＮ個の繋がりの中で、何番目に配置されているものかを検出し、その検出結果を含む信号（以下、切り換え信号と称する）を生成する。
【００５３】
図４（Ｂ）の例では、第１番目に配置されている入力単位データ（図中、”Ａ”が付されている入力単位データ）であるか、または第２番目に配置されている入力単位データ（図中、”Ｂ”が付されている入力単位データ）であるかが検出され、その検出結果を含む切り換え信号が生成される。
【００５４】
切り換え信号生成回路３１は、生成した切り換え信号を、同期信号生成部１１から供給された同期信号に対応するタイミングで、処理関連情報管理部３２乃至出力データ出力制御部３５に出力する。例えば、図４（Ｃ）に示す同期信号に対応するタイミングで、切り換え信号が出力される。
【００５５】
処理関連情報管理部３２は、処理実行部３３で実行される信号処理に関連する情報（以下、処理関連情報と称する）を記憶しており、切り換え信号生成回路３１から、切り換え信号が供給されたとき、その切り換え信号に対応する信号処理の処理関連情報を、処理実行部３３に供給する。
【００５６】
図４（Ｂ）の例では、第１番目に配置されている入力単位データ（図中、”Ａ”が付されている入力単位データ）を検出した旨が、切り換え信号に含まれている場合、ノイズを除去する信号処理の処理関連情報が、処理実行部３３に供給される。一方、第２番目に配置されている入力単位データ（図中、”Ｂ”が付されている入力単位データ）を検出した旨が、切り換え信号に含まれている場合、輝度を補正する信号処理の処理関連情報が、処理実行部３３に供給される。
【００５７】
処理実行部３３は、供給される、時分割多重データの入力単位データに対して、切り換え信号生成回路３１からの切り換え信号に対応する信号処理を、処理関連情報管理部３２から供給された処理関連情報に基づいて実行する。
【００５８】
図４（Ｂ）の例では、第１番目に配置されている入力単位データを検出した旨が、切り換え信号に含まれている場合、ノイズを除去する信号処理が実行され、第２番目に配置されている入力単位データを検出した旨が、切り換え信号に含まれている場合、輝度を補正する信号処理が実行される。
【００５９】
蓄積データ入出力制御部３４は、切り換え信号生成回路３１からの切り換え信号に対応したストレージ部１３のストレージ１４を選択する（選択処理を実行する）。このことより、処理実行部３３は、信号処理を実行する上での必要データを、適宜、蓄積データ入出力制御部３４を介して、選択されたストレージ部１３のストレージ１４に供給し、蓄積させる。そして処理実行部３３は、必要に応じて、蓄積データ入出力制御部３４を介して、必要データを読み出すとともに、それを利用して信号処理を実行する。
【００６０】
図４（Ｂ）の例では、第１番目に配置されている入力単位データを検出した旨が、切り換え信号に含まれている場合、ストレージ部１３のストレージ１４−１が選択される。これにより、処理実行部３３は、ノイズを除去する信号処理を実行する上での必要データを、適宜、蓄積データ入出力制御部３４を介して、選択されたストレージ部１３のストレージ１４−１に供給し、蓄積させる。そして処理実行部３３は、必要に応じて、蓄積データ入出力制御部３４を介して、その必要データを読み出すとともに、それを利用してノイズを除去する信号処理を実行する。
【００６１】
一方、第２番目に配置されている入力単位データを検出した旨が、切り換え信号に含まれている場合、ストレージ部１３のストレージ１４−２が選択される。これにより、処理実行部３３は、輝度を補正する信号処理を実行する上での必要データを、適宜、蓄積データ入出力制御部３４を介して、選択されたストレージ部１３のストレージ１４−２に供給し、蓄積させる。そして処理実行部３３は、必要に応じて、蓄積データ入出力制御部３４を介して、その必要データを読み出すとともに、それを利用して輝度を補正する信号処理を実行する。
【００６２】
出力データ出力制御部３５は、切り換え信号生成回路３１からの切り換え信号に対応したFIFO部１５のFIFO１６を選択する（選択処理を実行する）。このことより、処理実行部３３は、入力単位データに対して、信号処理を施した結果生成された処理済みデータを、出力データ出力制御部１５を介して、選択されたFIFO部１５のFIFO１６に出力する。
【００６３】
図４（Ｂ）の例では、第１番目に配置されている入力単位データを検出した旨が、切り換え信号に含まれている場合、FIFO部１５のFIFO１６−１が選択される。これにより、処理実行部３３は、ノイズを除去する信号処理を実行した結果生成された処理済みデータ（図４（Ｄ）中、データＤa-1，Ｄa-2，Ｄa-3，・・・）を、出力データ出力制御部３５を介して、選択されたFIFO部１５のFIFO１６−１に出力する。
【００６４】
一方、第２番目に配置されている入力単位データを検出した旨が、切り換え信号に含まれている場合、FIFO部１５のFIFO１６−２が選択される。これにより、処理実行部３３は、輝度を補正する信号処理を実行した結果生成された処理済みデータ（図４（Ｆ）中、データＤb-1，Ｄb-2，Ｄb-3，・・・）を、出力データ出力制御部３５を介して、選択されたFIFO部１５のFIFO１６−２に出力する。
【００６５】
次に、図６を参照して、処理実行部３３の構成について説明する。
【００６６】
処理実行部３３は、２つのデータ生成回路４１，４４、３つの制御メモリ４２，４５，４７、１つの制御信号生成回路４３、および１つの演算回路４６を有している。
【００６７】
制御メモリ４２、制御メモリ４５、および制御メモリ４７のそれぞれは、処理関連情報管理部３２から供給された処理関連情報を記憶するとともに、必要に応じて、データ生成回路４１，４４、および演算回路４６に供給する。なお、制御メモリ４２，４５，４７に、それぞれ供給される処理関連情報は、データ生成回路４１，４４が生成するデータ、または演算回路４６が実行する演算によって異なる。すなわち、処理実行部３３が実行する信号処理（例えば、ノイズ除去処理または輝度補正処理）によって異なる。その具体例は、後述する。
【００６８】
処理実行部３３に供給された時分割多重データは、データ生成回路４１およびデータ生成回路４４に供給される。処理実行部３３に供給された、切り換え信号生成回路３１からの切り換え信号は、データ生成回路４１，４４、制御信号生成回路４３、および演算回路４６にそれぞれ供給される。
【００６９】
データ生成回路４１は、切り換え信号生成回路３１からの切り換え信号に対応する信号処理を実行する上で必要なデータ（以下、生成データと称する）を、制御メモリ４２より供給された処理関連情報に基づいて生成し、制御信号生成回路４３に供給する。なお、データ生成回路４１が生成する生成データの具体例は、後述する。
【００７０】
また、データ生成回路４１はこのとき、生成データを生成する上で必要なデータ（必要データ）を、蓄積データ入出力制御部３４を介して、ストレージ部１３のストレージ１４に、適宜、供給し、蓄積させる。そしてデータ生成回路４１は、必要に応じて、蓄積データ入出力制御部３４を介して、必要データを読み出すとともに、それを利用して生成データを生成する。
【００７１】
制御信号生成回路４３は、データ生成回路４１から供給された生成データに基づいて、切り換え信号生成回路３１からの切り換え信号に対応する信号処理において必要な制御信号を生成し、制御メモリ４５および制御メモリ４７に供給する。制御信号生成回路４３が生成する制御信号の具体例は、後述する。
【００７２】
制御メモリ４５は、記憶する処理関連情報のうち、制御信号生成回路４３から供給された制御信号に対応するアドレスに記憶している処理関連情報を、データ生成回路４４に供給する。
【００７３】
データ生成回路４４は、切り換え信号生成回路３１からの切り換え信号に対応した信号処理を実行する上で必要な生成データを、制御メモリ４５より供給された処理関連情報に基づいて生成し、演算回路４６に供給する。なお、データ生成回路４４が生成する生成データの具体例は、後述する。
【００７４】
また、データ生成回路４４はこのとき、生成データを生成する上で必要なデータ（必要データ）を、蓄積データ入出力制御部３４を介して、ストレージ部１３のストレージ１４に、適宜、供給し、蓄積させる。そしてデータ生成回路４４は、必要に応じて、蓄積データ入出力制御部３４を介して、必要データを読み出すとともに、それを利用して生成データを生成する。
【００７５】
制御メモリ４７は、記憶する処理関連情報のうち、制御信号生成回路４３から供給された制御信号に対応するアドレスに記憶している処理関連情報を、演算回路４６に供給する。
【００７６】
演算回路４６は、データ生成回路４４から供給された生成データおよび制御メモリ４７から供給された処理関連情報を利用して、切り換え信号生成回路３１からの切り換え信号に対応する演算を実行し、その結果算出されたデータ（処理済みデータ）を、出力データ出力制御部３５を介して、FIFO部１５の所定のFIFO１６に供給する。
【００７７】
次に、ノイズ除去処理としてのクラス分類適応処理を実行する場合の処理実行部３３の動作を説明する。すなわち、この例の場合、データ生成回路４１は、生成データとして、クラスタップを生成し、制御信号生成回路４３は、制御信号としてクラスコードを生成し、データ生成回路４４は、生成データとして予測タップを生成し、そして演算回路４６は、注目画素の画素値を予測する演算を行う。
【００７８】
つまり、このとき、制御メモリ４２に記憶される、処理関連情報管理部３２からの処理関連情報は、このクラス分類適応処理においてクラスタップとして選択される画素に関する情報（以下、適宜、クラスタップ形成情報と称する）であり、制御メモリ４５に記憶される処理関連情報は、このクラス分類適応処理において予測タップとして選択される画素に関する情報（以下、適宜、予測タップ形成情報と称する）である。また、制御メモリ４７に記憶される処理関連情報は、このクラス分類適応処理における予測値算出のための予測係数セットである。
【００７９】
データ生成回路４１は、このクラス分類適応処理により最終的に得られる画像（ノイズが除去された画像）を構成する画素を、順次、注目画素とし、その注目画素に対して、制御メモリ４２から供給されたクラスタップ形成情報で示される画素を、データＤの画像（入力画像）から選択し、それを、クラスタップとして、制御信号生成回路４３に供給する。例えば、図７に示すように、注目画素に対応する入力画像の画素Ｘ1を中心とする３行３列の画素（図中、点線の枠内の画素）が、クラスタップとして選択される。
【００８０】
制御信号生成回路４３は、データ生成回路４１から供給されたクラスタップを構成する入力画像の画素（以下、入力画素と称する）の画素値の特徴（例えば、分布）を検出し、その特徴にあらかじめ割り当てられた値を、注目画素のクラスとして、制御メモリ４５，４７に供給する。
【００８１】
ところで、画素には、一般的に、８ビットのデータが割り当てられているので、この例の場合においても、入力画素に８ビットのデータが割り当てられているとすると、クラスタップを構成する画素の、例えば、画素値の数は、莫大になり、係数を記憶するメモリ等の記憶容量を大きくしなければならないなどの問題が生じる。
【００８２】
そこで、この例の場合、制御信号生成回路４３は、実際は、クラス分類を行うための前処理として、クラスタップを構成する画素のビット数を低減（圧縮）する処理を行う。このビット数の圧縮処理方法として、例えば、ADRC（Adaptive Dynamic Range Coding）処理がある。
【００８３】
このADRC処理では、処理ブロック（クラスタップ）を構成する画素から、最大の画素値MAXと最小の画素値MINがそれぞれ検出されるとともに、画素値MAXと画素値MINとの差分DR（＝画素値MAX−画素値MIN）が演算され、このDRが処理ブロックの局所的なダイナミックレンジDRとされる。そして、処理ブロックを構成する各画素値から画素値MINが減算され、その減算値が、DR／２Kでそれぞれ除算される。その結果、処理ブロックであるクラスタップを構成する各画素値が、元の割当ビット数（８ビット）より少ないKビットに再量子化される。これにより、ADRC処理を行わない場合に比較して、クラス数を少ないものとすることができる。
【００８４】
なお、制御信号生成回路４３における圧縮処理は、ADRC処理に限定されるものではなく、その他の、例えば、ベクトル量子化等を用いることも可能である。
【００８５】
制御信号生成回路４３は、このようにして得られた、クラスタップを構成する入力画素についてのKビットの画素値から、そのクラスを検出し、その検出結果に基づいて、注目画素のクラスコードを決定する。
【００８６】
データ生成回路４４は、入力画像から、注目画素に対して、制御メモリ４５から供給された予測タップ形成情報（制御メモリ４５にこのとき記憶されている予測タップ形成情報のうち、制御信号生成回路４３から供給されたクラスコードに対応するアドレスに記憶されている予測タップ形成情報）で示される入力画素を選択し、これを予測タップとして、演算回路４６に供給する。なお、この例の場合、予測タップは、クラスタップと同様に、注目画素に対応する画素を中心とする３行３列の画素から形成されるものとする。
【００８７】
演算回路４６は、データ生成回路４４から供給された予測タップを構成する入力画素の画素値（画素値ｘ1，ｘ2，・・・）と、制御メモリ４７からこのとき供給された予測係数セット（制御メモリ４７にこのとき記憶されている予測係数セットのうち、制御信号生成回路４３から供給されたクラスコードに対応するアドレスに記憶されている予測係数セット）（予測係数セットｗ1，ｗ2，・・・）とを用いて、その予測係数セットｗと各画素値ｘの、例えば、線形結合により規定される線形１次結合モデルである式（１）に従って演算を行い、注目画素ｙの予測値Ｅ［ｙ］を算出する。その予測値Ｅ[ｙ]が、この例の場合における処理済みデータであり、最終的に生成される画像の画素値を表す。
【００８８】
Ｅ［ｙ］＝ｗ1ｘ1＋ｗ2ｘ2＋・・・
・・・（１）
なお、非線形結合によるモデルを利用して、演算を行うこともできる。
【００８９】
演算回路４６は、このようにして算出した処理済みデータを、出力データ出力制御部３５に供給する。
【００９０】
以上のようにして、ノイズを除去するためのクラス分類適応処理が実行される。なお、ノイズを除去するためのクラス分類適処理は、本出願人が先に出願した特開平7-115569号公報に、より詳細に示されている。
【００９１】
次に、輝度補正処理に対応するクラス分類適応処理を実行する場合の処理実行部３３の動作を説明する。すなわち、この例の場合、制御メモリ４２に記憶される処理関連情報としてのクラスタップ形成情報、制御メモリ４５に記憶される処理関連情報としての予測タップ形成情報、そして制御メモリ４７に記憶される処理関連情報としての予測係数セットのそれぞれは、輝度を補正するためのクラス分類適応処理に対応するものである。
【００９２】
データ生成回路４１は、入力画像の、例えば、１フィールドまたは１フレーム内の画素の輝度値を、制御信号生成回路４３に供給する。
【００９３】
データ生成回路４１はまた、制御メモリ４２から供給されるクラスタップ形成情報に基づいて、クラスタップを形成し、制御信号生成回路４３に供給する。
【００９４】
制御信号生成回路４３は、データ生成回路４１から供給された、１フィールドまたは１フレームの画素の輝度値に基づいて、ｎビットのコードを生成する。具体的には、輝度値が、ｓ個の領域に分けられ、その領域毎の、供給された１フィールドまたは１フレーム内の度数が積算される。そして積算された度数に基づいて、領域毎にａビットの量子化が行われ、合計ｎ（＝ｓ×ａ）ビットのコードが生成される。なお、ここで生成されたコード（以下、第１のクラスコードと称する）は、輝度値の分布の偏り（暗い方に偏っているか、または明るい方に偏っているか）を表す。
【００９５】
制御信号生成回路４３はまた、データ生成回路４１から供給されたクラスタップを構成する入力画素から、輝度値の最大値と最小値を検出し、検出した輝度値の最大値と最小値に基づいて、ｍビットのコードを生成する。ここで生成されるコード（以下、第２のクラスコードと称する）は、いわゆる空間の輝度の変化の様子を示す。
【００９６】
制御信号生成回路４３はさらに、データ生成回路４１から供給されたクラスタップを構成する入力画素の輝度値の平均値を算出し、算出したその平均値を、シフトして、ビットに量子化し、第３のクラスコードを生成する。
【００９７】
制御信号生成回路４３は、生成した第１のクラスコード、第２のクラスコード、および第３のクラスコードに基づいて、最終的なクラスコードを決定し、制御メモリ４５および制御メモリ４７に供給する。
【００９８】
この例の場合におけるデータ生成回路４４乃至制御メモリ４７の処理は、上述した、ノイズを除去するためのクラス分類適応処理を実行する場合と基本的に同様であるので、その詳細な説明は省略する。
【００９９】
以上のようにして、輝度を補正するためのクラス分類適応処理が実行される。なお、輝度を補正するためのクラス分類適処理は、本出願人が先に出願した特開平9-147101号公報に、より詳細に示されている。
【０１００】
【発明の効果】
本発明の情報処理装置によれば、入力されたデータに対し、複数の出力先に応じた信号処理を施して、対応する出力先に出力することができる。
【図面の簡単な説明】
【図１】本発明を適用したデータ処理装置１の利用例を示す図である。
【図２】時分割多重入力データの構成を示す図である。
【図３】図１のデータ処理装置１の構成例を示すブロック図である。
【図４】データ処理のタイミングチャートである。
【図５】図３の総合情報処理部１２の構成例を示すブロック図である。
【図６】図５の共通処理実行部３３の構成例を示すブロック図である。
【図７】クラスタップを説明するための図である。
【符号の説明】
１  データ処理装置，  １０  入力制御部，  １１  同期信号生成部，  １２総合情報処理部，  １３  ストレージ部，  １４  ストレージ，  １５  FIFO部，  １６  FIFO，  ３１  切り換え信号生成回路，  ３２  処理関連情報管理部，  ３３  処理実行部，  ３４  蓄積データ入出力制御部，  ３５  出力データ出力制御部，  ４１  データ生成回路，  ４２  制御メモリ，  ４３  制御信号生成回路，  ４４  データ生成回路，  ４５  制御メモリ，  ４６  演算回路，  ４７  制御メモリ
【図１】
0004766288.tif 000002
【図２】
0004766288.tif 000003
【図３】
0004766288.tif 000004
【図４】
0004766288.tif 000005
【図５】
0004766288.tif 000006
【図６】
0004766288.tif 000007
【図７】
0004766288.tif 000008