(57)【特許請求の範囲】
【請求項１】
揮発性メモリからなる第１のレジスタと、不揮発性メモリからなる第２のレジスタとにデバイスの動作条件情報を記憶するレジスタの設定方法であって、
前記第１のレジスタの前記動作条件情報に変更がある場合に該変更される情報に基づいて前記第２のレジスタの動作条件情報を変更し、
前記動作条件情報の変更は、前記第１のレジスタから該動作条件情報に基づいて出力される制御信号の変化を監視し、該制御信号が変移した場合に前記制御信号に基づいて前記第１のレジスタに記憶した情報と同一の情報を前記第２のレジスタに記憶させる
ことを特徴とするレジスタの設定方法。
【請求項２】
揮発性メモリからなる第１のレジスタと、不揮発性メモリからなる第２のレジスタとにデバイスの動作条件情報を記憶するレジスタの設定方法であって、
前記第１のレジスタの前記動作条件情報に変更がある場合に該変更される情報に基づいて前記第２のレジスタの動作条件情報を変更し、
前記動作条件情報の変更は、前記第１のレジスタへの情報の設定を監視し、設定の変更がある場合に前記第１のレジスタから該動作条件情報に基づいて出力される制御信号に基づいて前記第１のレジスタに記憶した情報と同一の情報を前記第２のレジスタに記憶させることを特徴とするレジスタの設定方法。
【請求項３】
揮発性メモリからなる第１のレジスタと、不揮発性メモリからなる第２のレジスタとを備え、前記第１及び第２のレジスタにデバイスの動作条件情報を記憶し、前記第１又は第２のレジスタの動作条件情報に基づいてデバイスの動作を制御する制御回路を有する半導体装置において、
前記第１のレジスタの前記動作条件情報の変更を検出する変更検出回路を備え、
前記変更検出回路は、前記第１のレジスタから動作条件情報に基づいて出力される制御信号を監視し、該制御信号が変移した場合に検出信号を出力し、
前記第２のレジスタは、前記検出信号に基づいて前記第１のレジスタの設定変更がある場合に前記第１のレジスタから出力される前記制御信号に基づいて前記第１のレジスタに記憶させる情報と同一の情報を記憶することを特徴とする半導体装置。
【請求項４】
揮発性メモリからなる第１のレジスタと、不揮発性メモリからなる第２のレジスタとを備え、前記第１及び第２のレジスタにデバイスの動作条件情報を記憶し、前記第１又は第２のレジスタの動作条件情報に基づいてデバイスの動作を制御する制御回路を有する半導体装置において、
前記第１のレジスタの前記動作条件情報の変更を検出する変更検出回路を備え、
前記変更検出回路は、前記第１のレジスタに入力されるコマンドを監視し、該コマンドが前記第１のレジスタの情報を設定するコマンドの場合に検出信号を出力し、
前記第２のレジスタは、前記検出信号に基づいて前記第１のレジスタの設定変更がある場合に前記第１のレジスタから動作条件情報に基づいて出力される制御信号に基づいて前記第１のレジスタに記憶させる情報と同一の情報を記憶することを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はデバイスの種々の動作仕様を制御するその制御データを記憶するレジスタの設定方法及び半導体装置に関する。
【０００２】
近年、半導体装置は多くの動作モードをサポートし、ユーザのシステムに最適な動作を設定可能になっている。このような半導体装置は動作モードの設定値（設定データ）を記憶するモードレジスタを備えている。半導体装置は、モードレジスタに記憶されたモード情報（設定値）に基づいて動作する。
【０００３】
モードレジスタの設定値は、通常ではモードレジスタセット（ＭＲＳ）コマンドにより外部から情報を書き込む。このＭＲＳコマンドは、半導体装置の動作モードを初期設定するためのコマンドであり、システムの電源投入やシステムリセット時にリセット信号の解除に応答してシステム側から供給される。これにより、例えば半導体記憶装置内のモードレジスタは、ＣＡＳレイテンシ（２クロック、３クロック、または４クロック）、アドレッシングモード（シーケンシャルモード、またはインタリーブモード）、バーストモード（バースト長：０，２，４、または８）などの設定値を記憶する。
【０００４】
【従来の技術】
図１０は第一従来例のブロック回路図である。
半導体装置はＥＥＰＲＯＭやフラッシュ・メモリ等の不揮発性半導体記憶装置であり、モードレジスタ１１は、電源投入時に内部的に初期値（Default 値）を設定する。この初期値はレーザ等により所定の素子を切断することで情報を記憶するＲＯＭや、電源投入により一定の値を持つように設定されたラッチ回路により設定される。モードレジスタ１１は、起動信号ｓｔｔに応答して記憶した設定値（初期値）を持つ制御信号をメモリ制御回路１２に出力する。メモリ制御回路１２は、制御信号に応答して入出力回路等の周辺回路を制御する。この動作により、半導体装置は、設定値（Default 値）にて動作する。
【０００５】
モードレジスタセット（ＭＲＳ）制御回路１３はモードレジスタセット（ＭＲＳ）コマンドに応答してモードレジスタ１１に設定信号を出力する。ＭＲＳコマンドは、複数の制御信号のレベルの組み合わせにより指定される。即ち、ＭＲＳ制御回路１３は、複数の制御信号をデコードしたコマンドがＭＲＳコマンドの場合、アドレス（ＡＤＤ）信号に基づく設定信号をモードレジスタ１１に出力する。モードレジスタ１１は、設定信号に応答して各種設定値を記憶すると共に、設定値に応じた制御信号をメモリ制御回路１２に出力する。この動作により、半導体装置は、新たに設定された設定値にて動作する。
【０００６】
図１１は、ユーザのシステムを含む動作シーケンス図である。
電源投入が行われると、デバイス内部で起動信号ｓｔｔが発生し（ステップＳ１）、モードレジスタ１１内の情報設定を予め定められた初期値（Default 設定）を設定する（ステップＳ２）。この動作により、モードレジスタ１１のモード情報が確定する（ステップＳ３）。
【０００７】
次に、モード変更の有無が判断され（ステップＳ４）、モード変更が無い場合にはモードレジスタ１１から制御信号がメモリ制御回路１２に出力される（ステップＳ５）。制御信号に応答してメモリ制御回路１２が動作し、デバイスのリード／ライトなどの動作が行われる。
【０００８】
その後、ユーザ側のシステム動作仕様に合ったデバイスの動作仕様条件とする為に、ＭＲＳコマンドによりモードレジスタの書換えを行う。即ち、モード変更を行う場合、モード制御信号が発生し（ステップＳ６）、ＭＲＳ制御回路１３がコマンドデコードして設定信号をモードレジスタ１１に出力する（ステップＳ７）。この動作により、モードレジスタ１１に新たなモード情報が確定する（ステップＳ３）。
【０００９】
ところで、モードレジスタ１１は、設定の変更が直ちに反映されるようライト及びリードの高速なメモリであり、このようなメモリはデータを電源が供給されている間保持する揮発性メモリが用いられている。従って、モードレジスタの設定値は、そのモードレジスタ１１を含む半導体装置を搭載したシステムの電源投入やシステムリセットを行う毎に外部より書き込まなければならない。このことは、デバイスに電源を供給してから仕様に合った実際の動作をさせるまでのスタートアップ時間を長くする。
【００１０】
図１２は第二従来例のブロック回路図である。
半導体装置はモードレジスタ２１に設定値を転送するロードレジスタ２２を備える。ロードレジスタ２２は、書換え用制御回路２２ａと不揮発性ＲＡＭ２２ｂを有する。制御回路２２ａには、外部から書換えコマンド（ＬＲＷコマンド;Load Register Write command）が入力される。制御回路２２ａは、ＬＲＷコマンドに応答して不揮発性ＲＡＭ２２ｂの内容を書き換える。
【００１１】
ロードレジスタ２２は、起動信号ｓｔｔに応答して不揮発性ＲＡＭ２２ｂに記憶した設定値をモードレジスタ２１に転送し、モードレジスタ２１はそれを記憶し、その設定値を持つ制御信号をメモリ制御回路２３に出力する。
【００１２】
このように、不揮発性ＲＡＭ２２ｂを有するロードレジスタ２２を備えることで、この半導体装置を搭載したシステムの電源投入やシステムリセットを行う毎にユーザ側のシステム動作仕様に有ったデバイスの動作使用条件とするためのモード設定を実行する手間を省くことができる。
【００１３】
図１３は第二従来例の動作シーケンス図である。
電源投入が行われると、デバイス内部で起動信号ｓｔｔが発生し（ステップＳ１１）、ロードレジスタ２２から予め定められた初期値（Default設定）をモードレジスタ２１にデータロードを行い（ステップＳ１２）、モードレジスタ２１に情報をセットする（ステップＳ１３）。この動作により、モードレジスタ２１のモード情報が確定する（ステップＳ１４）。
【００１４】
次に、モード変更の有無が判断され（ステップＳ１５）、モード変更が無い場合にはモードレジスタ２１から制御信号がメモリ制御回路２３に出力される（ステップＳ１６）。制御信号に応答してメモリ制御回路２３が動作し、デバイスのリード／ライトなどの動作が行われる。
【００１５】
その後、ユーザ側のシステム動作仕様に合ったデバイスの動作仕様条件とする為に、ＭＲＳコマンドによりモードレジスタの書換えを行う。即ち、モード変更を行う場合、モード制御信号が発生し（ステップＳ１７）、ＭＲＳ制御回路２４がコマンドデコードして設定信号をモードレジスタ２１に出力する（ステップＳ１８）。この動作により、モードレジスタ２１に新たなモード情報が確定する（ステップＳ１４）。
【００１６】
デバイスに与えられる電源が一度停止すると、再電源投入後のモードレジスタ２１の設定値は、再度ロードレジスタ２２からロードされ、モードレジスタ２１に格納される。
【００１７】
ロードレジスタ２２の内容を変更する場合、システムにて格納モードデータを変更する書換えコマンド（ＬＲＷコマンド）が発生し（ステップＳ１９）、それを受け取ったロードレジスタ２２の書換え用制御回路２２ａにより書換え情報が不揮発性ＲＡＭ２２ｂに出力され（ステップＳ２０）、不揮発性ＲＡＭ２２ｂの内容が書き換えられる。従って、以降の電源投入において、不揮発性ＲＡＭ２２ｂに書き込まれた新たな設定値がモードレジスタ２１にロードされ、その設定値に応じてメモリ制御回路２３が動作し、デバイスのリード／ライトなどの動作が行われる。
【００１８】
図１４は第三従来例のブロック回路図である。
半導体装置はロードレジスタ２５を備える。ロードレジスタ２５は、書換え用制御回路２５ａと不揮発性ＲＡＭ２５ｂを有する。ロードレジスタ２５は、起動信号ｓｔｔに応答して不揮発性ＲＡＭ２５ｂに記憶した設定値を持つ制御信号をメモリ制御回路２６に出力する。
【００１９】
制御回路２５ａには、外部から書換えコマンド（ＬＲＷコマンド;Load Register Write command）が入力される。制御回路２５ａは、ＬＲＷコマンドに応答して不揮発性ＲＡＭ２５ｂの内容を書き換える。
【００２０】
このように、不揮発性ＲＡＭ２５ｂを有するロードレジスタ２５を備えることで、この半導体装置を搭載したシステムの電源投入やシステムリセットを行う毎にユーザ側のシステム動作仕様に有ったデバイスの動作使用条件とするためのモード設定を実行する手間を省くことができる。
【００２１】
図１５は第三従来例の動作シーケンス図である。
電源投入が行われると、デバイス内部で起動信号ｓｔｔが発生し（ステップＳ９１）、ロード用レジスタ２５から予め定められた初期値（Default設定）をメモリ制御回路２６にデータロードを行い（ステップＳ９２）、メモリ制御回路２６に情報をセットする（ステップＳ９３）。この動作により、メモリ制御回路２６のモード情報が確定する（ステップＳ９４）。
【００２２】
ロード用レジスタ２５の内容を変更する場合、システムにて格納モードデータを変更する書換えコマンド（ＬＲＷコマンド）が発生すると（ステップＳ９５）、それを受け取ったロード用レジスタ２５の書換え用制御回路２５ａにより書換え情報が不揮発性ＲＡＭ２５ｂに出力され（ステップＳ９６）、不揮発性ＲＡＭ２５ｂの内容が書き換えられる（ステップ９２）。従って、以降の電源投入において、不揮発性ＲＡＭ２５ｂに書き込まれた新たな設定値がメモリ制御回路２６にロードされ、その設定値に応じてメモリ制御回路２６が動作し、デバイスのリード／ライトなどの動作が行われる。
【００２３】
【発明が解決しようとする課題】
ところで、第二従来例では、システム側のプログラムは簡素になり、又システム全体のパフォーマンスが向上する。しかしながら、このロードレジスタに情報を与える為にコマンドを用意しなけれぱならない。このことは、システム側のプログラム制御を１つ増加させる、又は顧客側のシステム（ボード）の出荷工程で前記ロードレジスタに特別な書込みを行う必要があり工程を増加させるという問題がある。
【００２４】
また、第三従来例では、上記したようにロード用レジスタ２５は起動信号ｓｔｔに応答して不揮発性ＲＡＭ２５ｂのモード情報をメモリ制御回路２６にロードする。従って、不揮発性ＲＡＭ２５ｂの内容をＬＲＷコマンドにより変更しても、それをシステムの動作に反映させるためには電源の再投入やシステムリセットにより起動信号ｓｔｔを発生させる必要がある。このため、システムの動作を変更するのに極めて長い時間を要するという問題がある。
【００２５】
本発明は上記問題点を解決するためになされたものであって、その目的はモード情報を記憶するレジスタの書き込みの手間を省くことのできるレジスタの設定方法及び半導体装置を提供することにある。
【００２６】
また、不揮発性メモリに格納したモード情報をシステムに容易に反映させることのできるレジスタの設定方法及び半導体装置を提供することにある。
【００２７】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明によれば、揮発性メモリからなる第１のレジスタの動作条件情報に変更がある場合に該変更される情報に基づいて不揮発性メモリからなる第２のレジスタの動作条件情報が変更される。従って、第２のレジスタの情報は、第１のレジスタの情報の変更により自動的にその第１のレジスタの情報と同一の情報に変更される。
【００２８】
動作条件情報の変更は、第１のレジスタから該動作条件情報に基づいて出力される制御信号の変化を監視し、該制御信号が変移した場合に制御信号に基づいて第１のレジスタに記憶した情報と同一の情報を第２のレジスタに記憶させる。
【００３０】
動作条件情報の変更は、請求項２に記載の発明のように、第１のレジスタへの情報の設定を監視し、設定の変更がある場合に第１のレジスタから該動作条件情報に基づいて出力される制御信号に基づいて第１のレジスタに記憶した情報と同一の情報を第２のレジスタに記憶させる。
【００３１】
請求項３に記載の発明によれば、半導体装置には揮発性メモリからなる第１のレジスタの動作条件情報の変更を検出する変更検出回路が備えられ、変更検出回路は、前記第１のレジスタから動作条件情報に基づいて出力される制御信号を監視し、該制御信号が変移した場合に検出信号を出力し、前記第２のレジスタは、前記検出信号に基づいて前記第１のレジスタの設定変更がある場合に前記第１のレジスタから出力される前記制御信号に基づいて前記第１のレジスタに記憶させる情報と同一の情報を記憶する。
【００３２】
請求項４に記載の発明によれば、半導体装置には揮発性メモリからなる第１のレジスタの動作条件情報の変更を検出する変更検出回路が備えられ、変更検出回路は、前記第１のレジスタに入力されるコマンドを監視し、該コマンドが前記第１のレジスタの情報を設定するコマンドの場合に検出信号を出力し、前記第２のレジスタは、前記検出信号に基づいて前記第１のレジスタの設定変更がある場合に前記第１のレジスタから動作条件情報に基づいて出力される制御信号に基づいて前記第１のレジスタに記憶させる情報と同一の情報を記憶する。
【００３４】
【発明の実施の形態】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図１〜図３に従って説明する。
【００３５】
図１は、本実施形態の原理説明図である。
半導体装置３０は、ロード用レジスタ３１、モードレジスタ３２、デバイス制御回路３３、変移検出器３４を含む。
【００３６】
ロード用レジスタ３１は不揮発性ＲＡＭを含み、この不揮発性ＲＡＭには予め半導体装置３０の動作仕様に適した各種モード情報（設定値）が記憶されている。ロード用レジスタ３１は、半導体装置３０の電源投入時に内部で生成する起動信号ｓｔｔに応答して、記憶しているモード情報（設定値）をモードレジスタ３２に転送（ロード）する。詳述すると、ロード用レジスタ３１は、起動信号ｓｔｔに応答して、記憶しているモード情報（設定値）を持つロード信号ＬＲｉをモードレジスタ３２に出力する。
【００３７】
ロード用レジスタ３１及びモードレジスタ３２は、設定を記憶する情報の種類（数）に対応して複数のレジスタからなる。例えば、５つの情報を記憶するロード用レジスタ３１及びモードレジスタ３２はそれぞれ５つのレジスタからなる。そして、ロード用レジスタ３１は、各レジスタの情報をそれぞれ持つロード信号ＬＲ１〜ＬＲ５をモードレジスタ３２に出力するように構成されている。
【００３８】
モードレジスタ３２は転送されたモード情報を記憶する、即ち、ロード信号ＬＲｉの値をそれぞれのレジスタに記憶する。そして、モードレジスタ３２は、記憶したモード情報（設定値）を持つ制御信号ＭＲｉ（ｉはモードレジスタ３２を構成するレジスタを示す値）をデバイス制御回路３３に出力する。デバイス制御回路３３は、制御信号ＭＲｉに応答して入出力回路等の周辺回路を制御する。この動作により、半導体装置３０は、ロード用レジスタ３１に記憶された設定値に応じて動作する。
【００３９】
モードレジスタ３２は、記憶したモード情報を外部からのモードレジスタセット（ＭＲＳ）コマンドにより変更可能に構成されている。モードレジスタ３２はＭＲＳコマンドを受け付け、該ＭＲＳコマンドに付加された設定値あるいはＭＲＳコマンドを受け付けたときの他の信号（アドレス信号等）に基づく設定値を記憶すると共に、設定値に応じた制御信号ＭＲｉをデバイス制御回路３３に出力する。この動作により、半導体装置３０は、モードレジスタ３２に新たに設定された設定値に応じて動作する。
【００４０】
制御信号ＭＲｉは、変移検出器３４及びロード用レジスタ３１に入力される。変移検出器３４は、制御信号ＭＲｉに基づいてモードレジスタ３２のモード情報の変移（書き換え）を監視する。そして、変移検出器３４は、モード情報の書き換えを検出すると、検出信号ＭＲｉＤをロード用レジスタ３１に出力する。
【００４１】
ロード用レジスタ３１は、検出信号ＭＲｉＤに応答してモードレジスタ３２のモード情報が変移した（書き換えられた）とき、記憶しているモード情報（設定値）を制御信号ＭＲｉに基づいて更新する。即ち、ロード用レジスタ３１は、検出信号ＭＲｉＤに応答してモードレジスタ３２のモード情報と同一のモード情報を記憶する。
【００４２】
この様に構成された半導体装置３０において電源が再投入されると、その電源再投入により生成された起動信号ｓｔｔを受けるロード用レジスタ３１は、記憶しているモード情報をモードレジスタ３２にロードする。従って、電源投入時のモードレジスタ３２の設定が不要である。また、ロード用レジスタ３１の内容（モード情報）をモードレジスタ３２の内容と同一にする（ロード用レジスタ３１に同一のモード情報を書き込む）手間が不要である。
【００４３】
尚、モードレジスタ３２を構成する複数のレジスタのうちの１つの情報が変更された場合、その変更されたレジスタの情報のみをロード用レジスタ３１に記憶させるようにしてもよい。即ち、モードレジスタ３２を構成する複数のレジスタのうちの１つの情報が変更された場合、変移検出器３４はその変更されたレジスタを示す検出信号ＭＲｉＤをロード用レジスタ３１に出力する。ロード用レジスタ３１は、その検出信号ＭＲｉＤに応答して、モードレジスタ３２の対応するレジスタから出力される制御信号ＭＲｉ（上記例ではｉ＝１〜５）を受け付け情報を記憶する。
【００４４】
図２は、本実施形態の半導体装置３０の一部ブロック回路図である。
半導体装置３０はＥＥＰＲＯＭやフラッシュ・メモリ等の不揮発性半導体記憶装置である。半導体装置３０は、ロード用レジスタ３１、モードレジスタ３２、デバイス制御回路としてのメモリ制御回路３３、ＭＲｉ変移検出器３４、ＭＲＳ制御回路３５を含む。
【００４５】
ロード用レジスタ３１は、書換え用制御回路３１ａ、不揮発性ＲＡＭ３１ｂを含む。ロード用レジスタ３１は、起動信号ｓｔｔを受け、不揮発性ＲＡＭ３１ｂに記憶されている各種モード情報（設定値）を持つロード信号ＬＲｉをモードレジスタ３２に出力する。
【００４６】
書換え用制御回路３１ａは、不揮発性ＲＡＭ３１ｂの内容（モード情報）を外部より書き換えるために設けられている。制御回路３１ａには、外部から書換えコマンド（ＬＲＷコマンド;Load Register Write Command）が入力される。制御回路３１ａは、ＬＲＷコマンドに応答して、該コマンドに付加された情報或いは該コマンドが入力されるときの他の信号（例えばアドレス信号）に基づく設定値を持つ書換え信号を不揮発性ＲＡＭ３１ｂに出力する。不揮発性ＲＡＭ３１ｂは、書換え信号に基づいて新たなモード情報（設定値）を記憶すると共に、該設定値を持つロード信号ＬＲｉを出力する。
【００４７】
モードレジスタ３２は、半導体装置３０の電源投入によりロード用レジスタ３１から入力されるロード信号ＬＲｉに基づいてモード情報（設定値）を記憶すると共に、該設定値を持つ制御信号ＭＲｉを出力する。また、モードレジスタ３２には、ＭＲＳ制御回路３５から設定信号ＭＲＳｉが入力される。
【００４８】
ＭＲＳ制御回路３５は、モードレジスタセット（ＭＲＳ）コマンドを受け付ける。ＭＲＳコマンドは、複数の制御信号のレベルの組み合わせにより指定される。即ち、ＭＲＳ制御回路３５は、複数の制御信号をデコードしたコマンドがＭＲＳコマンドの場合、アドレス（ＡＤＤ）信号に基づく設定信号ＭＲＳｉをモードレジスタ３２に出力する。モードレジスタ３２は、設定信号ＭＲＳｉに応答して各種設定値をそれぞれに対応するレジスタに記憶すると共に、設定値に応じた制御信号ＭＲｉをメモリ制御回路３３に出力する。この動作により、半導体装置は、新たに設定された設定値にて動作する。
【００４９】
ＭＲｉ変移検出器３４は、モードレジスタ３２から出力される制御信号ＭＲｉを入力し、該制御信号ＭＲｉの変移（モード情報の変更）を監視する。そして、ＭＲｉ変移検出器３４は、制御信号ＭＲｉの変移を検出した場合に検出信号ＭＲｉＤをロード用レジスタ３１に出力する。
【００５０】
ロード用レジスタ３１の書換え用制御回路３１ａは、検出信号ＭＲｉＤに応答して不揮発性ＲＡＭ３１ｂに書換え指令信号を出力する。不揮発性ＲＡＭ３１ｂは、書換え指令信号と制御信号ＭＲｉを入力する。不揮発性ＲＡＭ３１ｂは、書換え指令信号に応答し、制御信号ＭＲｉに基づいて変更されたモード情報（設定値）を対応するレジスタに記憶する。
【００５１】
図３は、ユーザのシステムを含む動作シーケンス図である。
電源投入が行われると、デバイス内部で起動信号ｓｔｔが発生し（ステップＳ２１）、ロード用レジスタ３１から予め定められた初期値（Default 設定）をモードレジスタ３２にデータロードを行い（ステップＳ２２）、モードレジスタ３２に情報をセットする（ステップＳ２３）。この動作により、モードレジスタ３２のモード情報が確定する（ステップＳ２４）。
【００５２】
次に、モード変更の有無が判断され（ステップＳ２５）、モード変更が無い場合にはモードレジスタ３２から制御信号ＭＲｉがメモリ制御回路３３に出力される（ステップＳ２６）。制御信号ＭＲｉに応答してメモリ制御回路３３が動作し、デバイスのリード／ライトなどの動作が行われる。
【００５３】
その後、顧客側のシステム動作仕様に合ったデバイスの動作仕様条件とする為に、ＭＲＳコマンドによりモードレジスタ３２の書換えを行う。即ち、モード変更を行う場合、モード制御信号が発生し（ステップＳ２７）、ＭＲＳ制御回路３５がコマンドデコードして設定信号ＭＲＳｉをモードレジスタ３２に出力する（ステップＳ２８）。この動作により、モードレジスタ３２に新たなモード情報が確定する（ステップＳ２４）。
【００５４】
この時、ＭＲｉ変移検出器３４はモードレジスタ３２がメモリ制御回路３３に出力する制御信号ＭＲｉに基づいてモードレジスタ３２のデータ変更が有るか否かを判断し（ステップＳ２９）、変更がある場合に検出信号ＭＲｉＤを出力する。ロード用レジスタ３１の書換え用制御回路３１ａは、検出信号ＭＲｉＤに応答して書換え指令信号を出力し、不揮発性ＲＡＭ３１ｂの書き換えを制御し（ステップＳ３０）、不揮発性ＲＡＭ３１ｂの内容が書き換えられる（ステップＳ２２）。
【００５５】
デバイスに与えられる電源が一度停止すると、再電源投入後のモードレジスタ３２の設定値は、再度ロードレジスタ３１からロードされ、モードレジスタ３２に格納される。
【００５６】
この様に、モードレジスタ３２の内容を変更した場合には、その変更内容がロード用レジスタ３１に自動的に反映される。また、ロード用レジスタ３１の内容を変更する場合、システムにてＬＲＷコマンドが発生する。従って、データ変更有りと判断され（ステップＳ２９）、それを受け取った書換え用制御回路３１ａにより書換え指令信号が不揮発性ＲＡＭ３１ｂに出力され（ステップＳ３０）、不揮発性ＲＡＭ３１ｂの内容が書き換えられる。従って、以降の電源投入において、不揮発性ＲＡＭ３１ｂに書き込まれた新たな設定値がモードレジスタ３２にロードされ、その設定値に応じてメモリ制御回路３３が動作し、デバイスのリード／ライトなどの動作が行われる。
【００５７】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）モードレジスタ３２のモード情報（設定値）の変更をそれから出力される制御信号ＭＲｉに基づいて検出する変移検出器３４を備え、その変移検出器３４からの検出信号ＭＲｉＤに基づいてモードレジスタ３２のモード情報が変更された時に制御信号ＭＲｉに基づいてロード用レジスタ３１の情報を書き換えるようにした。その結果、モードレジスタ３２の情報を変更するだけでロード用レジスタ３１の情報が自動的に変更されるため、ロード用レジスタ３１に新たな情報を書き込む手間を省くことができ、ユーザシステムのプログラムを簡単にすることができる。
【００５８】
（２）ロード用レジスタ３１は起動信号ｓｔｔに応答して記憶した情報をモードレジスタ３２へロードする。従って、システムの起動時毎にモードレジスタ３２へモード情報を書き込む手間を省くことができる。また、ユーザシステムにて起動時にモード情報を書き込む必要がないので、スタートアップ時間を短縮することができる。
【００５９】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図４〜図６に従って説明する。
尚、説明の便宜上、第一実施形態と同様の構成については同一の符号を付してその説明を一部省略する。
【００６０】
図４は、本実施形態の原理説明図である。
半導体装置４０は、ロード用レジスタ４１、モードレジスタ３２、デバイス制御回路３３、変移検出器４２を含む。
【００６１】
ロード用レジスタ４１は不揮発性ＲＡＭを含み、この不揮発性ＲＡＭには予め半導体装置４０の動作仕様に適した各種モード情報（設定値）が記憶されている。ロード用レジスタ４１は、半導体装置４０の電源投入時に内部で生成する起動信号ｓｔｔに応答して、記憶しているモード情報（設定値）をモードレジスタ３２に転送（ロード）する。詳述すると、ロード用レジスタ４１は、起動信号ｓｔｔに応答して、記憶しているモード情報（設定値）を持つロード信号ＬＲｉをモードレジスタ３２に出力する。
【００６２】
ロード用レジスタ４１及びモードレジスタ３２は、設定を記憶する情報の種類（数）に対応して複数のレジスタからなる。例えば、５つの情報を記憶するロード用レジスタ４１及びモードレジスタ３２はそれぞれ５つのレジスタからなる。そして、ロード用レジスタ４１は、各レジスタの情報をそれぞれ持つロード信号ＬＲ１〜ＬＲ５をモードレジスタ３２に出力するように構成されている。
【００６３】
モードレジスタ３２は転送されたモード情報を記憶する、即ち、ロード信号ＬＲｉの値をそれぞれのレジスタに記憶する。そして、モードレジスタ３２は、記憶したモード情報（設定値）を持つ制御信号ＭＲｉ（ｉはモードレジスタ３２を構成するレジスタを示す値）をデバイス制御回路３３に出力する。デバイス制御回路３３は、制御信号ＭＲｉに応答して入出力回路等の周辺回路を制御する。この動作により、半導体装置４０は、ロード用レジスタ４１に記憶された設定値に応じて動作する。
【００６４】
モードレジスタ３２は、記憶したモード情報を外部からのモードレジスタセット（ＭＲＳ）コマンドにより変更可能に構成されている。モードレジスタ３２はＭＲＳコマンドを受け付け、該ＭＲＳコマンドに付加された設定値あるいはＭＲＳコマンドを受け付けたときの他の信号（アドレス信号等）に基づく設定値を記憶すると共に、設定値に応じた制御信号ＭＲｉをデバイス制御回路３３に出力する。この動作により、半導体装置４０は、モードレジスタ３２に新たに設定された設定値に応じて動作する。
【００６５】
ＭＲＳコマンドは、変移検出器４２に入力される。変移検出器４２は、ＭＲＳコマンドに基づいてモードレジスタ３２のモード情報の変移（書き換え）を監視する。そして、変移検出器４２は、モード情報の書き換えを検出すると、検出信号ＭＲＳＤをロード用レジスタ４１に出力する。即ち、第一実施形態ではモードレジスタ３２の内容が変更されたその結果である制御信号ＭＲｉにてモードレジスタ３２の内容変更を監視したが、本実施形態ではモードレジスタ３２を変更するＭＲＳコマンドにてモードレジスタ３２の内容変更を監視している。
【００６６】
ロード用レジスタ４１は、検出信号ＭＲＳＤに応答してモードレジスタ３２のモード情報が変移した（書き換えられた）とき、記憶しているモード情報（設定値）を更新する。即ち、ロード用レジスタ４１は、検出信号ＭＲＳＤに応答してモードレジスタ３２のモード情報と同一のモード情報を記憶する。
【００６７】
この様に構成された半導体装置４０において電源が再投入されると、その電源再投入により生成された起動信号ｓｔｔを受けるロード用レジスタ４１は、記憶しているモード情報をモードレジスタ３２にロードする。従って、電源投入時のモードレジスタ３２の設定が不要である。また、ロード用レジスタ４１の内容（モード情報）をモードレジスタ３２の内容と同一にする（ロード用レジスタ４１に同一のモード情報を書き込む）手間が不要である。
【００６８】
尚、第一実施形態と同様に、モードレジスタ３２を構成する複数のレジスタのうちの１つの情報が変更された場合、その変更されたレジスタの情報のみをロード用レジスタ４１に記憶させるようにしてもよい。即ち、モードレジスタ３２を構成する複数のレジスタのうちの１つの情報が変更された場合、変移検出器４２はその変更されたレジスタを示す検出信号ＭＲＳＤをロード用レジスタ４１に出力する。ロード用レジスタ４１は、その検出信号ＭＲＳＤに応答して、モードレジスタ３２の対応するレジスタから出力される制御信号ＭＲｉ（上記例ではｉ＝１〜５）を受け付け情報を記憶する。
【００６９】
図５は、本実施形態の半導体装置４０の一部ブロック回路図である。
半導体装置４０はＥＥＰＲＯＭやフラッシュ・メモリ等の不揮発性半導体記憶装置である。半導体装置４０は、ロード用レジスタ４１、モードレジスタ３２、デバイス制御回路としてのメモリ制御回路３３、ＭＲＳ変移検出器４２、ＭＲＳ制御回路４３を含む。
【００７０】
ロード用レジスタ４１は、書換え用制御回路４１ａ、不揮発性ＲＡＭ４１ｂを含む。ロード用レジスタ４１は、起動信号ｓｔｔを受け、不揮発性ＲＡＭ４１ｂに記憶されている各種モード情報（設定値）を持つロード信号ＬＲｉをモードレジスタ３２に出力する。
【００７１】
書換え用制御回路４１ａは、不揮発性ＲＡＭ４１ｂの内容（モード情報）を外部より書き換えるために設けられている。制御回路４１ａには、外部から書換えコマンド（ＬＲＷコマンド;Load Register Write Command）が入力される。制御回路４１ａは、ＬＲＷコマンドに応答して、該コマンドに付加された情報或いは該コマンドが入力されるときの他の信号（例えばアドレス信号）に基づく設定値を持つ書換え信号を不揮発性ＲＡＭ４１ｂに出力する。不揮発性ＲＡＭ４１ｂは、書換え信号に基づいて新たなモード情報（設定値）を記憶すると共に、該設定値を持つロード信号ＬＲｉを出力する。
【００７２】
モードレジスタ３２は、半導体装置４０の電源投入によりロード用レジスタ４１から入力されるロード信号ＬＲｉに基づいてモード情報（設定値）を記憶すると共に、該設定値を持つ制御信号ＭＲｉを出力する。また、モードレジスタ３２には、ＭＲＳ制御回路４３から設定信号ＭＲＳｉが入力される。
【００７３】
ＭＲＳ制御回路４３は、モードレジスタセット（ＭＲＳ）コマンドを受け付ける。ＭＲＳコマンドは、複数の制御信号のレベルの組み合わせにより指定される。即ち、ＭＲＳ制御回路４３は、複数の制御信号をデコードしたコマンドがＭＲＳコマンドの場合、アドレス（ＡＤＤ）信号に基づく設定信号ＭＲＳｉをモードレジスタ３２に出力する。モードレジスタ３２は、設定信号ＭＲＳｉに応答して各種設定値をそれぞれに対応するレジスタに記憶すると共に、設定値に応じた制御信号ＭＲｉをメモリ制御回路３３に出力する。この動作により、半導体装置は、新たに設定された設定値にて動作する。
【００７４】
更に、ＭＲＳ制御回路４３は、デコードしたコマンドを示すコマンド信号ＣｍｄｉをＭＲＳ変移検出器４２に出力する。ＭＲＳ変移検出器４２は、ＭＲＳ制御回路４３から出力されるコマンド信号Ｃｍｄｉを入力し、該コマンド信号Ｃｍｄｉの変移（コマンドの変更）を監視する。そして、ＭＲＳ変移検出器４２は、コマンド信号Ｃｍｄｉの変移を検出した場合に検出信号Ｍｒｓｄをロード用レジスタ４１に出力する。
【００７５】
ロード用レジスタ４１の書換え用制御回路４１ａは、検出信号Ｍｒｓｄに応答して不揮発性ＲＡＭ４１ｂに書換え指令信号を出力する。不揮発性ＲＡＭ４１ｂは、書換え指令信号とアドレス信号Ａｄｄを入力する。不揮発性ＲＡＭ４１ｂは、書換え指令信号に応答し、アドレス信号Ａｄｄに基づいてモードレジスタ３２に設定されるモード情報（設定値）を対応するレジスタに記憶する。
【００７６】
図６は、ユーザのシステムを含む動作シーケンス図である。
電源投入が行われると、デバイス内部で起動信号ｓｔｔが発生し（ステップＳ３１）、ロード用レジスタ４１から予め定められた初期値（Default 設定）をモードレジスタ３２にデータロードを行い（ステップＳ３２）、モードレジスタ３２に情報をセットする（ステップＳ３３）。この動作により、モードレジスタ３２のモード情報が確定する（ステップＳ３４）。
【００７７】
次に、モード変更の有無が判断され（ステップＳ３５）、モード変更が無い場合にはモードレジスタ３２から制御信号ＭＲｉがメモリ制御回路３３に出力される（ステップＳ３６）。制御信号ＭＲｉに応答してメモリ制御回路３３が動作し、デバイスのリード／ライトなどの動作が行われる。
【００７８】
その後、顧客側のシステム動作仕様に合ったデバイスの動作仕様条件とする為に、ＭＲＳコマンドによりモードレジスタ３２の書換えを行う。即ち、モード変更を行う場合、モード制御信号が発生し（ステップＳ３７）、ＭＲＳ制御回路４３がコマンドデコードする（ステップＳ３８）。
【００７９】
そのコマンドがＭＲＳコマンドの場合、ＭＲＳ変移検出器４２はモードレジスタ３２がメモリ制御回路３３に出力するコマンド信号Ｃｍｄｉに基づいてモードレジスタ３２のデータ変更が有るか否かを判断し（ステップＳ３９）、変更がある場合に検出信号Ｍｒｓｄを出力する。ロード用レジスタ４１の書換え用制御回路４１ａは、検出信号Ｍｒｓｄに応答して書換え指令信号を出力し、不揮発性ＲＡＭ４１ｂの書き換えを制御し（ステップＳ４０）、不揮発性ＲＡＭ４１ｂの内容が書き換えられる（ステップＳ３２）。
【００８０】
デバイスに与えられる電源が一度停止すると、再電源投入後のモードレジスタ３２の設定値は、再度ロードレジスタ３１からロードされ、モードレジスタ３２に格納される。
【００８１】
この様に、モードレジスタ３２の内容を変更した場合には、その変更内容がロード用レジスタ４１に自動的に反映される。
デコード（ステップＳ３８）したコマンドがＬＲＷコマンドの場合、即ちロード用レジスタ４１の内容を変更するためにシステムにてＬＲＷコマンドが発生した場合はデータ変更有りと判断し（ステップＳ３９）、それを受け取った書換え用制御回路４１ａにより書換え指令信号が不揮発性ＲＡＭ４１ｂに出力され（ステップＳ４０）、不揮発性ＲＡＭ４１ｂの内容が書き換えられる。従って、以降の電源投入において、不揮発性ＲＡＭ４１ｂに書き込まれた新たな設定値がモードレジスタ３２にロードされ、その設定値に応じてメモリ制御回路３３が動作し、デバイスのリード／ライトなどの動作が行われる。
【００８２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）変移検出器４２は、モードレジスタ３２のモード情報（設定値）を変更するコマンドの場合に検出信号ＭＲＳＤを出力する。ロード用レジスタ４１は、検出信号ＭＲＳＤに応答し、モードレジスタ３２のモード情報を変更するために入力されるアドレス信号Ａｄｄに基づいてロード用レジスタ３１の情報を書き換えるようにした。その結果、モードレジスタ３２の情報を変更するだけでロード用レジスタ３１の情報が自動的に変更されるため、ロード用レジスタ３１に新たな情報を書き込む手間を省くことができ、ユーザシステムのプログラムを簡単にすることができる。
【００８３】
（第三実施形態）
以下、本発明を具体化した第三実施形態を図７〜図９に従って説明する。
尚、説明の便宜上、第一実施形態と同様の構成については同一の符号を付してその説明を一部省略する。
【００８４】
図７は、本実施形態の原理説明図である。
半導体装置５０は、ロード用レジスタ５１、デバイス制御回路５２、書換え用レジスタ５３を含む。
【００８５】
ロード用レジスタ５１は不揮発性ＲＡＭを含み、この不揮発性ＲＡＭには予め半導体装置５０の動作仕様に適した各種モード情報（設定値）が記憶されている。ロード用レジスタ５１は、半導体装置５０の電源投入時に内部で生成する起動信号ｓｔｔに応答して、記憶しているモード情報（設定値）をデバイス制御回路５２に転送（ロード）する。詳述すると、ロード用レジスタ５１は、起動信号ｓｔｔに応答して、記憶しているモード情報（設定値）を持つ第１制御信号ＬＲｉをデバイス制御回路５２に出力する。
【００８６】
デバイス制御回路５２はラッチ機能を持ちロードされたモード情報（設定値）を記憶する。そして、デバイス制御回路５２は、記憶したモード情報に基づいて入出力回路等の周辺回路を制御する。この動作により、半導体装置５０は、ロード用レジスタ５１に記憶されデバイス制御回路５２にロードされた設定値に応じて動作する。
【００８７】
ロード用レジスタ５１には、外部から書換えコマンド（ＬＲＷコマンド;Load Register Write Command）が入力される。ロード用レジスタ５１は、ＬＲＷコマンドに応答して、該コマンドに付加された情報或いは該コマンドが入力されるときの他の信号（例えばアドレス信号）に基づく設定値を新たなモード情報として記憶する。
【００８８】
更に、ロード用レジスタ５１は、ＬＲＷコマンドに応答して記憶する設定値と実質的な同一値を持つ書換え信号を書換え用レジスタ５３に出力する。書換え用レジスタ５３は揮発性ＲＡＭからなり、ロード用レジスタ５１から入力される書換え信号に基づいてモード情報（設定値）を記憶する。
【００８９】
即ち、ロード用レジスタ５１は、ＬＲＷコマンドに応答して新たなモード情報を記憶するとともに、そのモード情報を書換え用レジスタ５３に記憶させる。従って、ロード用レジスタ５１と書換え用レジスタ５３には、ほぼ同時に新たなモード情報（設定値）が入力される。これにより、ロード用レジスタ５１と書換え用レジスタ５３では新たなモード情報を記憶する動作が平行して実施される。
【００９０】
新たなモード情報を記憶した書換え用レジスタ５３は、記憶したモード情報と実質的な同一値を持つ第２制御信号ＭＲｉをデバイス制御回路５２に出力する。デバイス制御回路５２は、第２制御信号ＭＲｉを受け取るとそれをラッチ機能にて記憶し、該記憶したモード情報に基づいて入出力回路等の周辺回路を制御する。この動作により、半導体装置５０は、書換え用レジスタ５３に設定されデバイス制御回路５２にロードされた新たな設定値に応じて動作する。従って、半導体装置５０は、電源の再投入やシステムリセットなどにより起動信号ｓｔｔを発生させる必要がなく、短時間で新たな設定値に基づく動作を開始する。
【００９１】
書換え用レジスタ５３は揮発性ＲＡＭからなるため、新たな設定値の記憶動作が不揮発性ＲＡＭを含むロード用レジスタ５１に比べて極めて早く終了する。例えば、書換え用レジスタ５３に設定値を記憶させるためはｎＳ（ナノ秒）オーダの時間を要するが、ロード用レジスタ５１にはμＳ（マイクロ秒）オーダの時間が必要である。従って、ＬＲＷコマンドが入力されてから短時間で書換え用レジスタ５３から第２制御信号ＭＲｉが出力されるため、半導体装置５０の動作は、ＬＲＷコマンドを受け付けてから遅滞なく新たな設定値に応じた動作に変更される。
【００９２】
尚、第一及び第二実施形態と同様に、ロード用レジスタ５１を構成する複数のレジスタのうちの１つの情報が変更された場合、その変更されたレジスタの情報のみを書換え用レジスタ５３に記憶させるように制御してもよい。
【００９３】
図８は、本実施形態の半導体装置５０の一部ブロック回路図である。
半導体装置５０はＥＥＰＲＯＭやフラッシュ・メモリ等の不揮発性半導体記憶装置である。半導体装置５０は、ロード用レジスタ５１、デバイス制御回路としてのメモリ制御回路５２、第１及び第２スイッチＳＷ１，ＳＷ２を含む。第１スイッチＳＷ１はロード用レジスタ５１とメモリ制御回路５２との間に接続され、第２スイッチＳＷ２は書換え用レジスタ５３とメモリ制御回路５２との間に接続されている。
【００９４】
ロード用レジスタ５１は、書換え用制御回路５１ａ、不揮発性ＲＡＭ５１ｂを含む。ロード用レジスタ５１は、起動信号ｓｔｔを受け、不揮発性ＲＡＭ５１ｂに記憶されている各種モード情報（設定値）を持つ第１制御信号ＬＲｉをメモリ制御回路５２に出力する。
【００９５】
書換え用制御回路５１ａは、不揮発性ＲＡＭ５１ｂの内容（モード情報）を外部より書き換えるために設けられている。制御回路５１ａには、外部から書換えコマンド（ＬＲＷコマンド;Load Register Write Command）が入力される。制御回路５１ａは、ＬＲＷコマンドに応答して、該コマンドに付加された情報或いは該コマンドが入力されるときの他の信号（例えばアドレス信号）に基づく設定値を持つ書換え信号を不揮発性ＲＡＭ５１ｂと書換え用レジスタ５３に出力する。
【００９６】
不揮発性ＲＡＭ５１ｂは、書換え信号に基づいて新たなモード情報（設定値）を記憶すると共に、該設定値を持つ第１制御信号ＬＲｉを出力する。
書換え用レジスタ５３は、書換え用制御回路５１ａからの書換え信号に応答して新たなモード情報（設定値）を記憶すると共に、該設定値を持つ第２制御信号ＭＲｉを出力する。
【００９７】
第１スイッチＳＷ１は通常オフであり、起動信号ｓｔｔに応答してオンする。従って、メモリ制御回路５２には、起動信号ｓｔｔに応答してオンした第１スイッチＳＷ１を介してロード用レジスタ５１からの第１制御信号ＬＲｉ又は書換え用レジスタ５３からの第１制御信号ＬＲｉが供給される。
【００９８】
第２スイッチＳＷ２は通常オフであり、書換え信号に応答してオンする。従って、メモリ制御回路５２には、書換え信号に応答してオンした第２スイッチＳＷ２を介して書換え用レジスタ５３からの第２制御信号ＭＲｉが供給される。
【００９９】
尚、第１及び第２スイッチＳＷ１，ＳＷ２は相補的にオンオフする構成としてもよい。この場合、起動時及び通常時には、メモリ制御回路５２にオンした第１スイッチＳＷ１を介してロード用レジスタ５１からの第１制御信号ＬＲｉが供給され、書換え後はオンした第２スイッチＳＷ２を介して書換え用レジスタ５３からの第２制御信号ＭＲｉが供給される。このため、メモリ制御回路５２はラッチ機能を有する必要がなく、その分回路規模が小さくなる。
【０１００】
尚、第１及び第２スイッチＳＷ１，ＳＷ２を起動信号ｓｔｔによりオンオフ制御してもよい。
また、不揮発性ＲＡＭ５１ｂの書き込み終了信号により、第１スイッチＳＷ１をオン、第２スイッチＳＷ２をオフに制御するようにしてもよい。即ち、ＬＲＷコマンドにより不揮発性ＲＡＭ５１ｂへの新たなモード情報の記憶を開始させると同時にそれを書換え用レジスタ５３にも記憶させる。そして、不揮発性ＲＡＭ５１ｂに新たなモード情報を記憶させている間、第２スイッチＳＷ２をオン制御（第１スイッチＳＷ１はオフ）して書換え用レジスタ５３からの第２制御信号ＭＲｉによりメモリ制御回路５２を動作させる。そして、不揮発性ＲＡＭ５１ｂへの書き込みが終了すると、第１スイッチＳＷ１をオン制御（第２スイッチＳＷ２はオフ）してロード用レジスタ５１からの第１制御信号ＬＲｉに基づいて記憶したモード情報によりメモリ制御回路５２を動作させる。
【０１０１】
尚、第１及び第２スイッチＳＷ１，ＳＷ２は、メモリ制御回路（デバイス制御回路）５２に供給する第１及び第２制御信号ＬＲｉ，ＭＲｉが不一致な場合に障害が発生するのを防ぐ機能として表したものであり、論理ゲートなどにより同等の機能を提供する回路として構成されてもよい。また、メモリ制御回路５２の入力端子をハイインピーダンス状態に設定することで、メモリ制御回路５２が第１及び第２スイッチＳＷ１，ＳＷ２と同等の機能を有する構成としてもよい。更に、第１及び第２制御信号ＬＲｉ，ＭＲｉが一致している場合には第１及び第２スイッチＳＷ１，ＳＷ２が共にオンしているように制御してもよい。
【０１０２】
図９は、ユーザのシステムを含む動作シーケンス図である。
電源投入が行われると、デバイス内部で起動信号ｓｔｔが発生し（ステップＳ４１）、ロード用レジスタ５１から予め定められた初期値（Default 設定）をメモリ制御回路５２にデータロードを行い（ステップＳ４２）、メモリ制御回路５２に情報をセットする（ステップＳ４３）。この動作により、メモリ制御回路５２のモード情報が確定する（ステップＳ４４）。
【０１０３】
ロード用レジスタ５１の内容を変更するためにシステムにてＬＲＷコマンドが発生すると（ステップＳ４５）、それを受け取った書換え用制御回路５１ａにより書換え指令信号が不揮発性ＲＡＭ５１ｂに出力され（ステップＳ４６）、不揮発性ＲＡＭ５１ｂの内容が書き換えられる（ステップＳ４２）と共に、書換え用レジスタ５３の内容が書き換えられる（ステップＳ４７）。そして、書換え用レジスタ５３の内容に基づいてメモリ制御回路５２のモード情報が確定する（ステップＳ４４）。
【０１０４】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）半導体装置５０は、不揮発性メモリからなるロード用レジスタ５１と揮発性メモリからなる書換え用レジスタ５３を備える。そして、外部からのＬＲＷコマンドによりロード用レジスタ５１の情報を書き換える時に、その書き換える内容と同一の情報を書換え用レジスタ５３に記憶させ、その書換え用レジスタ５３からの第２制御信号ＭＲｉによりデバイス制御回路５２を動作させるようにした。その結果、起動信号ｓｔｔを発生させることなく新たな設定値に基づいて半導体装置５０を動作させることができるので、システム動作の変更に要する時間を短縮することができる。
【０１０５】
（２）揮発性メモリからなる書換え用レジスタ５３において情報の書換えに要する時間は、不揮発性ＲＡＭ５１ｂにおけるそれに比べて極めて短い。従って、ロード用レジスタ５１の情報を出力するようにシステムを変更する（コマンドに応答して不揮発性ＲＡＭ２５ｂの情報を出力するように構成する）場合に比べて、短時間でメモリ制御回路５２に新たなモード情報をロードすることができ、システム動作の変更に要する時間を短縮することができる。
【０１０６】
尚、前記各実施形態は、以下の態様に変更してもよい。
・上記第二実施形態では、アドレス信号Ａｄｄに基づいてモードレジスタ３２に書き込むモード情報（設定値）と同一の内容をロード用レジスタ４１の不揮発性ＲＡＭ４１ｂに自動的に記憶するようにしたが、第一実施形態と同様にモードレジスタ３２の内容をロード用レジスタ４１に自動的に記憶するようにしてもよい。即ち、図４に点線で示すように、ロード用レジスタ４１にモードレジスタ３２から出力される制御信号ＭＲｉを入力させ、それに基づいてロード用レジスタ４１にモードレジスタ３２のモード情報（設定値）と同一の内容を記憶させる。このように構成しても、上記実施形態と同様にロード用レジスタ４１にモード情報を書き込む手間を省くことができる。
【０１０７】
・上記第一及び第二実施形態では、モードレジスタ３２からデバイス制御回路（メモリ制御回路）３３に対して制御信号ＭＲｉを出力する構成としたが、デバイスの電源投入時にロード用レジスタ３１，４１からモードレジスタ３２にモード情報をロードすると共にロード用レジスタ３１，４１から制御信号をデバイス制御回路３３に対して出力させ、モードレジスタ３２の内容が変更された場合、それ以降はモードレジスタ３２からデバイス制御回路３３に対して制御信号ＭＲｉを出力する構成としてもよい。
【０１０８】
また、ロード用レジスタ３１，４１とモードレジスタ３２との出力信号の何れかを選択してその選択信号を制御信号としてデバイス制御回路３３に供給する構成としてもよい。
【０１０９】
以上の様々な実施の形態をまとめると、以下のようになる。
（付記１）  揮発性メモリからなる第１のレジスタと、不揮発性メモリからなる第２のレジスタとにデバイスの動作条件情報を記憶するレジスタの設定方法であって、
前記第１のレジスタの前記動作条件情報に変更がある場合に該変更される情報に基づいて前記第２のレジスタの動作条件情報を変更することを特徴とするレジスタの設定方法。
（付記２）  前記動作条件情報の変更は、前記第１のレジスタから該動作条件情報に基づいて出力される制御信号の変化を監視し、該制御信号が変移した場合に前記制御信号に基づいて前記第１のレジスタに記憶した情報と同一の情報を前記第２のレジスタに記憶させることを特徴とする付記１記載のレジスタの設定方法。
（付記３）  前記動作条件情報の変更は、前記第１のレジスタへの情報の設定を監視し、設定の変更がある場合に前記第１のレジスタに前記情報を設定するための信号に基づいて前記第１のレジスタに記憶させる情報と同一の情報を前記第２のレジスタに記憶させることを特徴とする付記１記載のレジスタの設定方法。
（付記４）  前記動作条件情報の変更は、前記第１のレジスタへの情報の設定を監視し、設定の変更がある場合に前記第１のレジスタから該動作条件情報に基づいて出力される制御信号に基づいて前記第１のレジスタに記憶した情報と同一の情報を前記第２のレジスタに記憶させることを特徴とする付記１記載のレジスタの設定方法。
（付記５）  前記デバイスの起動信号に応答して前記第２のレジスタの動作条件情報を前記第１のレジスタにロードすることを特徴とする付記１乃至４のうちの何れか一つに記載のレジスタの設定方法。
（付記６）  揮発性メモリからなる第１のレジスタと、不揮発性メモリからなる第２のレジスタとを備え、前記第１及び第２のレジスタにデバイスの動作条件情報を記憶し、前記第１又は第２のレジスタの動作条件情報に基づいてデバイスの動作を制御する制御回路を有する半導体装置において、
前記第１のレジスタの前記動作条件情報に変更がある場合に該変更される情報に基づいて前記第２のレジスタの動作条件情報を変更することを特徴とする半導体装置。
（付記７）  揮発性メモリからなる第１のレジスタと、不揮発性メモリからなる第２のレジスタとを備え、前記第１及び第２のレジスタにデバイスの動作条件情報を記憶し、前記第１又は第２のレジスタの動作条件情報に基づいてデバイスの動作を制御する制御回路を有する半導体装置において、
前記第１のレジスタの前記動作条件情報の変更を検出する変更検出回路を備え、
前記変更検出手段が前記動作条件情報の変更を検出した場合に該変更される情報に基づいて前記第２のレジスタの動作条件情報を変更することを特徴とする半導体装置。
（付記８）  前記第２のレジスタにはデバイスの起動信号が入力され、該起動信号に応答して記憶した動作条件情報を前記第１のレジスタにロードすることを特徴とする付記６又は７記載の半導体装置。
（付記９）  前記変更検出回路は、前記第１のレジスタに入力されるコマンドを監視し、該コマンドが前記第１のレジスタの情報を設定するコマンドの場合に検出信号を出力し、
前記第２のレジスタは、前記検出信号に基づいて前記第１のレジスタの設定変更がある場合に前記第１のレジスタに前記情報を設定するための信号に基づいて前記第１のレジスタに記憶させる情報と同一の情報を記憶することを特徴とする付記７記載の半導体装置。
（付記１０）  前記変更検出回路は、前記第１のレジスタに入力されるコマンドを監視し、該コマンドが前記第１のレジスタの情報を設定するコマンドの場合に検出信号を出力し、
前記第２のレジスタは、前記検出信号に基づいて前記第１のレジスタの設定変更がある場合に前記第１のレジスタから出力される制御信号に基づいて前記第１のレジスタに記憶させる情報と同一の情報を記憶することを特徴とする付記７記載の半導体装置。
（付記１１）  前記変更検出回路は、前記第１のレジスタから出力される制御信号を監視し、該制御信号が変移した場合に検出信号を出力し、
前記第２のレジスタは、前記検出信号に基づいて前記第１のレジスタの設定変更がある場合に前記第１のレジスタから出力される制御信号に基づいて前記第１のレジスタに記憶させる情報と同一の情報を記憶することを特徴とする付記７記載の半導体装置。
（付記１２）  前記第２のレジスタは、前記検出信号に応答して情報の書き換えを指示する書換え用制御回路を含むことを特徴とする付記６乃至１１のうちの何れか一つに記載の半導体装置。
（付記１３）  前記書換え用制御回路は、前記第２のレジスタの情報を書き換える外部コマンドを受け付け前記書き換えを指示することを特徴とする付記１２記載の半導体装置。
（付記１４）  揮発性メモリからなる第１のレジスタと、不揮発性メモリからなる第２のレジスタとにデバイスの動作条件情報を記憶するレジスタの設定方法であって、
前記第２のレジスタの前記動作条件情報に変更がある場合に該変更される情報に基づき前記第２のレジスタと略平行して前記第１のレジスタの動作条件情報を変更することを特徴とするレジスタの設定方法。
（付記１５）  揮発性メモリからなる第１のレジスタと、不揮発性メモリからなる第２のレジスタとを備え、前記第１及び第２のレジスタにデバイスの動作条件情報を記憶し、前記第１又は第２のレジスタの動作条件情報に基づいてデバイスの動作を制御する制御回路を有する半導体装置において、
前記第２のレジスタの前記動作条件情報に変更がある場合に該変更される情報に基づき前記第２のレジスタと略平行して前記第１のレジスタの動作条件情報を変更することを特徴とする半導体装置。
（付記１６）  前記第２のレジスタには、該第２のレジスタの情報を書き換える外部コマンドに基づいて該第２のレジスタの書き換えを制御する書換え用制御回路を備え、該書換え用制御回路は前記第１レジスタの書き換えを制御することを特徴とする付記１５記載の半導体装置。
【０１１０】
【発明の効果】
以上詳述したように、請求項１〜４に記載の発明によれば、モード情報を記憶するレジスタの書き込みの手間を省くことのできるレジスタの設定方法及び半導体装置を提供することができる。
【図面の簡単な説明】
【図１】  第一実施形態の原理説明図である。
【図２】  第一実施形態のブロック回路図である。
【図３】  第一実施形態のシーケンス説明図である。
【図４】  第二実施形態の原理説明図である。
【図５】  第二実施形態のブロック回路図である。
【図６】  第二実施形態のシーケンス説明図である。
【図７】  第三実施形態の原理説明図である。
【図８】  第三実施形態のブロック回路図である。
【図９】  第三実施形態のシーケンス説明図である。
【図１０】  第一従来例のブロック回路図である。
【図１１】  第一従来例のシーケンス説明図である。
【図１２】  第二従来例のブロック回路図である。
【図１３】  第二従来例のシーケンス説明図である。
【図１４】  第三従来例のブロック回路図である。
【図１５】  第三従来例のシーケンス説明図である。
【符号の説明】
３２  第１のレジスタとしてのモードレジスタ
３１，４１  第２のレジスタとしてのロード用レジスタ
３４，４２  変更検出回路としての変移検出器
５１  第２のレジスタとしてのロード用レジスタ
５３  第１のレジスタとしての書換え用レジスタ
ＭＲｉ  制御信号
ＭＲｉＤ，ＭＲＳＤ  検出信号
ｓｔｔ  起動信号
【図１】
0004745528.tif 000002
【図２】
0004745528.tif 000003
【図３】
0004745528.tif 000004
【図４】
0004745528.tif 000005
【図５】
0004745528.tif 000006
【図６】
0004745528.tif 000007
【図７】
0004745528.tif 000008
【図８】
0004745528.tif 000009
【図９】
0004745528.tif 000010
【図１０】
0004745528.tif 000011
【図１１】
0004745528.tif 000012
【図１２】
0004745528.tif 000013
【図１３】
0004745528.tif 000014
【図１４】
0004745528.tif 000015
【図１５】
0004745528.tif 000016