(57)【特許請求の範囲】
【請求項１】
ＶＢ法又はＶＧＦ法による結晶成長時の結晶中の長手方向及び径方向の温度勾配を２．０℃／ｃｍ以下として、光弾性測定による残留歪値｜Ｓｒ−Ｓｔ｜が１．８×１０-5以下のＧａＡｓインゴットを成長する結晶成長工程と、
前記ＧａＡｓインゴットから光弾性測定による残留歪値｜Ｓｒ−Ｓｔ｜が１．８×１０-5以下の半絶縁性ＧａＡｓウエハを切り出すスライス工程と、
前記スライス工程により得られた前記半絶縁性ＧａＡｓウエハの外周縁部に研削加工により面取り部を形成する面取工程と、
前記半絶縁性ＧａＡｓウエハの前記面取り部を含む前記外周縁部に鏡面研磨加工を施して前記面取工程の前記研削加工によって発生したマイクロクラックを除去する鏡面研磨工程と、
前記半絶縁性ＧａＡｓウエハの表面を研磨するウエハ表面研磨工程とを有し、
さらに前記半絶縁性ＧａＡｓウエハにイオンを打ち込むイオン注入工程と、前記イオンを活性化させ前記半絶縁性ＧａＡｓウエハの導電性を向上させる活性化アニール工程とを行い、前記半絶縁性ＧａＡｓウエハを電子デバイス用基板とすることを特徴とする電子デバイス用基板の製造方法。
【請求項２】
ＬＥＣ法によりＧａＡｓインゴットを成長する結晶成長工程と、
前記ＧａＡｓインゴットに対し、インゴット長手方向及び径方向の温度勾配を２．０℃／ｃｍ以下、最高到達温度を１０００℃から前記ＧａＡｓインゴットの融点未満とし、６００℃〜最高到達温度の温度範囲でアニールを施すことにより、前記ＧａＡｓインゴットの光弾性測定による残留歪値｜Ｓｒ−Ｓｔ｜を１．８×１０-5以下にするアニール工程と、
前記ＧａＡｓインゴットから光弾性測定による残留歪値｜Ｓｒ−Ｓｔ｜が１．８×１０-5以下の半絶縁性ＧａＡｓウエハを切り出すスライス工程と、
前記スライス工程により得られた前記半絶縁性ＧａＡｓウエハの外周縁部に研削加工により面取り部を形成する面取工程と、
前記半絶縁性ＧａＡｓウエハの前記面取り部を含む前記外周縁部に鏡面研磨加工を施して前記面取工程の前記研削加工によって発生したマイクロクラックを除去する鏡面研磨工程と、
前記半絶縁性ＧａＡｓウエハの表面を研磨するウエハ表面研磨工程とを有し、
さらに前記半絶縁性ＧａＡｓウエハにイオンを打ち込むイオン注入工程と、前記イオンを活性化させ前記半絶縁性ＧａＡｓウエハの導電性を向上させる活性化アニール工程とを行い、前記半絶縁性ＧａＡｓウエハを電子デバイス用基板とすることを特徴とする電子デバイス用基板の製造方法。
【請求項３】
請求項１に記載の電子デバイス用基板の製造方法において、
前記鏡面研磨工程による前記面取り部を含む外周縁部の研磨量が、２０μｍ≦研磨量≦６０μｍの範囲内に定められたことを特徴とする電子デバイス用基板の製造方法。
【請求項４】
請求項２に記載の電子デバイス用基板の製造方法において、
前記鏡面研磨工程による前記面取り部を含む外周縁部の研磨量が、２０μｍ≦研磨量≦６０μｍの範囲内に定められたことを特徴とする電子デバイス用基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半絶縁性ＧａＡｓウエハの製造方法に係り、特に、アニール処理の際のスリップを抑制する半絶縁性ＧａＡｓウエハの製造方法に関するものである。
【背景技術】
【０００２】
一般に、半絶縁性ＧａＡｓインゴットはＬＥＣ法（液体封止引き上げ法）、縦型融液法（垂直ブリッジマン法（ＶＢ法）、垂直温度勾配凝固法（ＶＧＦ法））で製造されており、スライス、イオン打ち込み、アニール、研磨等のプロセスを経て、電子デバイスの製造プロセスに電子デバイス用基板として供給される。
図６は従来の半絶縁性ＧａＡｓウエハの製造工程を示す工程図である。
同図に示すように、従来の半絶縁性ＧａＡｓウエハの製造工程は、スライス工程Ａ、面取り工程Ｂ、ウエハ面の研磨工程Ｃ、イオン注入工程（ｉｏｎ  ｉｍｐｌａｎｔａｔｉｏｎ）Ｄ、アニール工程Ｅで構成されており、ＧａＡｓインゴットをスライス加工してウエハ形状とした後（スライス工程Ａ）、スライスした半絶縁性ＧａＡｓウエハのウエハエッジ部、すなわち、外周縁部に面取り加工（面取り工程Ｂ）を施し、その後、ウエハ面を研磨加工（ウエハ面の研磨工程Ｃ）してこれを電子デバイス用基板としてイオン注入工程Ｄに供給している。なお、Ｓｉウエハでは、デバイス製造時に発生するパーティクルを取り除くため、面取り加工後に、その表面を鏡面研磨に仕上げることがなされている。
イオン注入工程Ｄは、半絶縁性ＧａＡｓウエハに、例えば、Ｓｉイオンを打ち込んで半絶縁性ＧａＡｓウエハの導電性を向上させるための工程であり、活性化アニールに代表されるアニール工程Ｅは、半絶縁性ＧａＡｓウエハのウエハ面内温度を均一化しながら所定のアニール条件で所定時間所定温度に加熱することによりイオン注入工程Ｄで結晶中に無理やり打ち込んだ結晶の格子配列の乱れをきれいに再配列させることで、イオン打ち込みによる導電率の向上を図る工程である。導電性を向上する活性化アニールの処理温度や加熱時間、不純物の種類、濃度等のアニール条件については、各電子デバイスメーカが独自の条件を設定し転位、歪み、固有欠陥の少ない製造方法を検討しているが、一般には、温度を約５００〜９００℃付近まで急昇温し、その後、急冷するという方法が用いられている。なお、この種の技術としては、例えば、面内の転位密度が１×１０4ｃｍ以下で、炭素濃度が０．５〜２．５×１０-15ｃｍ-3の範囲にあり、さらに、炭素以外の不純物濃度が．1×１０17ｃｍ-3未満であるＧａＡｓ結晶の製造方法において、昇温又は冷却の温度変化が６００℃以下の温度範囲で１５０℃／ｈ以下、７５０℃〜１０００℃の温範囲で５０℃／ｈ、且つ８００℃〜１０００℃の温度範囲で１〜1００時間保持することで、低転位密度を維持するとともに、結晶の電気特の均一化を高めるようにした熱処理方法が提案されている(特許文献１)。
【特許文献１】特開平１１−２６８９９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、前記提案のようにアニール条件を種々変更しても半絶縁性ＧａＡｓウエハにスリップ転位が発生することがあり、製品として使用することができない場合がある。
そこで、前記した半絶縁性ＧａＡｓウエハの製造工程とスリップ転位との関係や半絶縁性ＧａＡｓウエハの残留歪とスリップ転位との関係を鋭意検討した結果、次のことが分かった。
(１)前記半絶縁性ＧａＡｓウエハの製造工程では、半絶縁性ＧａＡｓウエハの外周縁部に砥石により研削加工を施しているが、砥石により研削加工を施すと、半絶縁性ＧａＡｓウエハの面取り部を含む外周縁部にマイクロクラックが発生しており、このマイクロクラックがスリップ転位の発生要因となっていることが分かった。半絶縁性ＧａＡｓウエハでもマイクロクラックが発生すると、金属でよくみられるようにマイクロクラックを起点とした脆性破壊と同様の現象が発生するものと考えられる。
(２)ウエハ面内の残留歪とスリップ転位の発生率(スリップ発生率)との関係では、両者に相関があり、残留歪が高くなるとスリップ発生率が徐々に高くなる傾向がある。そして、半絶縁性ＧａＡｓウエハには残留歪がある値を超えるとアニールでのスリップ発生率が一気に高くなる臨界点があることが分かった。
従って、導電性の良好な半絶縁性ＧａＡｓウエハを製造するためＳｉイオンなどのイオンを打ち込んだ後、格子の再配列のためにアニールを実施する半絶縁性ＧａＡｓウエハの製造方法においては、研削によるマイクロクラックの発生や面内残留歪値とスリップ発生率との関係を考慮する必要があり、従来の直径約１０．１６ｃｍ（４インチ）サイズから直径約１５．２４ｃｍ（６インチ）サイズ、さらには、その上のサイズの半絶縁性ＧａＡｓウエハを製造できるようにする必要がある。
本発明の第１の目的は、半絶縁性ＧａＡｓウエハの研削加工に起因するマイクロクラックを除去し、アニールの際のスリップを防止することにある。
本発明の第２の目的は、半絶縁性ＧａＡｓウエハの残留歪を適正にし、スリップ発生率を低下させることにある。
【課題を解決するための手段】
【０００４】
請求項１記載の発明は、ＶＢ法又はＶＧＦ法による結晶成長時の結晶中の長手方向及び径方向の温度勾配を２．０℃／ｃｍ以下として、光弾性測定による残留歪値｜Ｓｒ−Ｓｔ｜が１．８×１０-5以下のＧａＡｓインゴットを成長する結晶成長工程と、前記ＧａＡｓインゴットから光弾性測定による残留歪値｜Ｓｒ−Ｓｔ｜が１．８×１０-5以下の半絶縁性ＧａＡｓウエハを切り出すスライス工程と、前記スライス工程により得られた前記半絶縁性ＧａＡｓウエハの外周縁部に研削加工により面取り部を形成する面取工程と、前記半絶縁性ＧａＡｓウエハの前記面取り部を含む前記外周縁部に鏡面研磨加工を施して前記面取工程の前記研削加工によって発生したマイクロクラックを除去する鏡面研磨工程と、前記半絶縁性ＧａＡｓウエハの表面を研磨するウエハ表面研磨工程とを有し、さらに前記半絶縁性ＧａＡｓウエハにイオンを打ち込むイオン注入工程と、前記イオンを活性化させ前記半絶縁性ＧａＡｓウエハの導電性を向上させる活性化アニール工程とを行い、前記半絶縁性ＧａＡｓウエハを電子デバイス用基板とすることを特徴とする電子デバイス用基板の製造方法である。
上記発明は、ＧａＡｓインゴットより切り出された半絶縁性ＧａＡｓウエハの外周縁部に研削加工により面取り部を形成し、この半絶縁性ＧａＡｓウエハにイオンを打ち込んだ後、アニールを施すようにした半絶縁性ＧａＡｓウエハ製造方法において、前記半絶縁性ＧａＡｓウエハの面取り部を含む外周縁部に鏡面研磨加工を施して前記研削加工によって発生したマイクロクラックを除去するようにしたものである。このように半絶縁性ＧａＡｓウエハの面取り部を含む外周縁部に鏡面研磨加工を施してマイクロクラックを除去するので、アニールの際に、マイクロクラックに起因するスリップ転位の発生が抑制される。
さらに、前記半絶縁性ＧａＡｓウエハの前記研削加工前の光弾性測定による残留歪値｜Ｓｒ−Ｓｔ｜又はＧａＡｓインゴットの光弾性測定による残留歪値｜Ｓｒ−Ｓｔ｜が１．８×１０-5以下であるようにしたものである。残留歪は結晶成長時に受ける熱履歴と関連があり、結晶中の温度差が大きいほど残留歪値は高くなる傾向にある。また、残留歪値とスリップ発生率との間にも相関があり、ＧａＡｓインゴット又はＧａＡｓウエハの面内の光弾性測定により測定された面内の残留歪値｜Ｓｒ−Ｓｔ｜＝１．８×１０-5を超えるとスリップ発生率は一気に上昇する。このため、本発明では、半絶縁性ＧａＡｓウエハのウエハ面内の残留歪値｜Ｓｒ−Ｓｔ｜、ＧａＡｓインゴットの残留歪値｜Ｓｒ−Ｓｔ｜をそれぞれ１．８×１０-5以下とし、残留歪によるスリップの発生に対応する。
【０００５】
請求項２記載の発明は、ＬＥＣ法によりＧａＡｓインゴットを成長する結晶成長工程と、前記ＧａＡｓインゴットに対し、インゴット長手方向及び径方向の温度勾配を２．０℃／ｃｍ以下、最高到達温度を１０００℃から前記ＧａＡｓインゴットの融点未満とし、６００℃〜最高到達温度の温度範囲でアニールを施すことにより、前記ＧａＡｓインゴットの光弾性測定による残留歪値｜Ｓｒ−Ｓｔ｜を１．８×１０-5以下にするアニール工程と、前記ＧａＡｓインゴットから光弾性測定による残留歪値｜Ｓｒ−Ｓｔ｜が１．８×１０-5以下の半絶縁性ＧａＡｓウエハを切り出すスライス工程と、前記スライス工程により得られた前記半絶縁性ＧａＡｓウエハの外周縁部に研削加工により面取り部を形成する面取工程と、前記半絶縁性ＧａＡｓウエハの前記面取り部を含む前記外周縁部に鏡面研磨加工を施して前記面取工程の前記研削加工によって発生したマイクロクラックを除去する鏡面研磨工程と、前記半絶縁性ＧａＡｓウエハの表面を研磨するウエハ表面研磨工程とを有し、さらに前記半絶縁性ＧａＡｓウエハにイオンを打ち込むイオン注入工程と、前記イオンを活性化させ前記半絶縁性ＧａＡｓウエハの導電性を向上させる活性化アニール工程とを行い、前記半絶縁性ＧａＡｓウエハを電子デバイス用基板とすることを特徴とする電子デバイス用基板の製造方法である。
上記発明では、ＧａＡｓインゴットとして、結晶中の長手方向及び径方向の温度勾配を２．０℃／ｃｍ以下、最高到達温度を１０００℃から前記ＧａＡｓインゴットの融点未満とし、６００℃〜最高到達温度の温度範囲でアニール処理を施したＧａＡｓインゴットを用いるものである。このようにすると、残留歪値｜Ｓｒ−Ｓｔ｜がＧａＡｓインゴットの段階で１．８×１０-5以下となる。
【０００８】
請求項３又は４記載の発明は、前記鏡面研磨加工による前記面取り部を含む外周縁部の研磨量が２０μｍ≦研磨量≦６０μｍの範囲内に定められたものである。
前記面取り部を含む外周縁部の前記鏡面研磨加工による研磨量の下限を２０μｍ未満とするとマイクロクラックが十分に除去されず、アニールの際にスリップが多く発生してしまうが、前記研磨量を２０μｍ以上、６０μｍ以下とするとこのような問題が解消される。ここで、前記研磨量の上限を６０μｍとするのは６０μｍまで研磨すればマイクスリップの除去は十分となり、それ以上の研磨をしても作業時間のロスをもたらすだけになるからである。
【発明の効果】
【０００９】
以上、説明したことから明らかなように、本発明によれば、アニールの際のスリップが抑制され、製品の歩留まりが向上するという優れた効果が発揮される。
【発明を実施するための最良の形態】
【００１０】
以下、図１乃至図６を参照して本発明の一実施の形態について説明する。
【００１１】
まず、図３及び図４を参照して本発明にかかるＬＥＣ法及び縦型融液法（ＶＢ法、ＶＧＦ法）によるＧａＡｓインゴットの製造方法について説明する。
【００１２】
図３はＬＥＣ法に係るＧａＡｓ単結晶製造装置を示している。
図示されるように、ＬＥＣ法に用いるＧａＡｓ単結晶製造装置１は、炉体部分であるチャンバ２、結晶を引き上げる為の引上軸３、原料の容器であるルツボ５、このルツボ５を受ける為のルツボ軸４を有する構造となっている。
ＬＥＣ法によるＧａＡｓインゴット１０の製造方法では、先ず原料の容器となるルツボ５に、ＧａとＡｓ及びＡｓの揮発防止材である三酸化硼素６を入れ、これをチャンバ２内にセットする。また、引上軸３の先端に結晶の元となる種結晶７を取り付ける。ルツボ５には、例えば、材質がＰＢＮのルツボを用いる。
種結晶７はＧａＡｓ融液と接する面を（１００）面とする。チャンバ２に原料をセットした後、チャンバ２内を真空にし、不活性ガスを充填する。この後、チャンバ２内に設置してある抵抗加熱ヒータ８に通電してチャンバ２内の温度を昇温させ、ＧａとＡｓとの合成によりＧａＡｓを作製する。その後、更に、昇温させＧａＡｓを融液化させ、ＧａＡｓ融液９とする。続いて、引上軸３、ルツボ軸４を回転方向が互いに逆になるように回転させる。この状態で、引上軸３を、先端に取り付けてある種結晶７がＧａＡｓ融液９に接触するまで下降させる。続いて、抵抗加熱ヒータ８の設定温度を徐々に下げながら引上軸３を一定の速度で上昇させることで、種結晶７から徐々に結晶径を太らせながら結晶肩部を形成する。目標とする結晶外径となったならば、外径を一定に保つように外形制御を行い、例えば、直径、約１５．２４ｃｍ（６インチ）のＧａＡｓインゴット１０を製造する。
このようにＬＥＣ法による製造方法では、急温度勾配状態で成長を行なうため、結晶成長時の温度勾配の制御によって、ＧａＡｓインゴット１０の残留歪値｜Ｓｒ−Ｓｔ｜を｜Ｓｒ−Ｓｔ｜≦１．８×１０-5とすることができない。
このため、ＬＥＣ法の場合は、ＧａＡｓインゴット１０の育成後、このＧａＡｓインゴット１０にアニールを施し、残留歪値｜Ｓｒ−Ｓｔ｜を｜Ｓｒ−Ｓｔ｜≦１．８×１０-5とする。
ＧａＡｓインゴット１０に対するアニールの条件は、結晶中の長手方向及び径方向の温度勾配を２．０℃／ｃｍ以下、最高到達温度を１０００℃から前記ＧａＡｓインゴット１０の融点未満とし、６００ｓ℃〜最高到達温度の温度範囲でアニールを施す。
ここで、残留歪値｜Ｓｒ−Ｓｔ｜は、応力の大きさによって偏向面が回転する光弾性測定により測定する。Ｓｒは円柱座標での半径方向の伸縮歪を、Ｓｔは円柱座標での円柱接線方向の歪である。残留圧縮歪値｜Ｓｒ−Ｓｔ｜は下式によって定義されている。
｜Ｓｒ−Ｓｔ｜＝｛｜Ｓyy−Ｓzz｜2十｜２Ｓyz｜2｝(1/2)
但し、｜Ｓyy−Ｓzz｜は伸縮歪、｜２Ｓyz｜は、剪断歪である。
なお、光弾性測定により歪を測定する光弾性測定装置(残留ひずみ測定装置)は、American Institute of Physics［Rev．Sci．Instrum．64(7)、July 1993、P,1815〜1821］にMasayosi Yamada（Kyto  Ｉnstitute of Technogy）に投稿されたHigh−Sensitivity computer-controlled Infrared ploariscopeが知られている。
【００１３】
図４は縦型融液法（ＶＢ法、ＶＧＦ法）に係るＧａＡｓ単結晶製造装置を示している。
同図に示すように、縦型融液法（ＶＢ法、ＶＧＦ法）のＧａＡｓ単結晶製造装置２１は、炉体部分であるチャンバ２２と、原料の容器であるルツボ２５を受ける為のルツボ軸２４を有する構造となっている。
ＶＢ法（若しくはＶＧＦ法）によるＧａＡｓインゴットの製造方法では、先ず原料の容器となるルツボ２５に、ＧａＡｓ多結晶及びＡｓの揮発防止材である三酸化硼素２６を入れる。ルツボ２５には、例えば、材質がＰＢＮのルツボを用いる。
ルツボ２５の先端細径部内に、結晶の元となる種結晶２７を取りつける。種結晶２７は、ＧａＡｓ融液と接する面を（１００）面とする。これらをチャンバ２２内にセットした後、チャンバ２２内を真空にし、不活性ガスを充填する。その後、チャンバ２２内に設置してある抵抗加熱ヒータ２８に通電し、チャンバ２２内の温度を下部から上部に向かって温度が高くなるように温度勾配を設定した状態で昇温し、ルツボ２５内のＧａＡｓ多結晶を融液化させ、ＧａＡｓ融液２９とする。次に、ルツボ２５の先端に設置した種結晶２７にＧａＡｓ融液２９が接触するまで炉内温度を昇温し種付けを行なう。
ＶＢ法の場合は、この状態から抵抗加熱ヒータ２８の設定値を固定した状態のままルツボ軸２４を一定の速度で降下させることで、種結晶２７からＧａＡｓ融液２９を固化させてＧａＡｓインゴット(図示せず)の製造を行う。
また、ＶＧＦ法の場合は、種付け後に、ルツボ軸２４は移動させず、抵抗加熱ヒータ２８の設定値を一定の割合で降温させることで、種結晶２７からＧａＡｓ融液２９を固化させてＧａＡｓインゴット(図示せず)の製造を行う。
そして、ＶＢ法及びＶＧＦ法の場合には、成長は低温度勾配下で行ない、結晶成長時の結晶中の長手方向及び径方向の温度勾配を、２．０℃／ｃｍ以下とし、応力の大きさによって偏向面が回転する光弾性測定による残留歪値｜Ｓｒ−Ｓｔ｜を｜Ｓｒ−Ｓｔ｜≦１．８×１０-5とする。なお、この場合「成長時」とは結晶が融液状態から固化する過程から固化後から結晶温度が６００℃以下となる徐冷過程までを含むものとする。
【００１４】
このようにＬＥＣ法で育成するＧａＡｓインゴット１０については結晶成長後のＧａＡｓインゴット１０のアニールにより残留歪値｜Ｓｒ−Ｓｔ｜が｜Ｓｒ−Ｓｔ｜≦１．８×１０-5となり、また、縦型融液法（ＶＢ法、ＶＧＦ法）では、成長の段階で残留歪値｜Ｓｒ−Ｓｔ｜が｜Ｓｒ−Ｓｔ｜≦１．８×１０-5となるので、それぞれＧａＡｓインゴット１０から切り出す半絶縁性ＧａＡｓウエハ１１のウエハ面内の残留歪値｜Ｓｒ−Ｓｔ｜は１．８×１０-5以下となり、残留歪に対するスリップ発生率は大幅に低下する。
【００１５】
図１は半絶縁性ＧａＡｓウエハ１１の製造方法を示す工程図である。
まず、前記ＧａＡｓインゴット１０を所定の厚さ（例えば、約６２５μｍ）でスライスし、半絶縁性ＧａＡｓウエハ１１を切り出す（スライス工程Ａ）。続いて、図２に示すように、前記半絶縁性ＧａＡｓウエハ１１の外周縁部を面取り機（砥石）で面取りし、面取り部１２を形成する（面取り工程Ｂ）。その後、面取り部１２を含む外周縁部（ウエハ端部）１３、すなわち、ウエハエッジ部に、前記鏡面研磨加工を施し、砥石による研削加工によって発生したマイクロクラックを除去する。鏡面研磨加工の研磨量ΔＬは、２０μｍ以上、６０μｍ以下とする（ウエハエッジ部の研磨工程Ｂ１）。
次に、半絶縁性ＧａＡｓウエハ１１のウエハ表面の研磨を行う（ウエハ面の研磨工程Ｃ）。このウエハ面の研磨工程Ｃはラッピング工程、エッチング工程、ポリッシング工程、洗浄・乾燥工程などから成る。
エッチング工程では、前記半絶縁性ＧａＡｓウエハ１１，１１，…間の厚さばらつきやウエハ面の平坦性を整えた後、エッチング液による化学エッチングによって、加工歪層を除去する。
ポリッシング工程では、例えば、セラミックス板にウエハ裏面を貼り、表面を下にし、ポリッシャーの研磨布を貼った回転研磨テーブルにあて、研磨液を上から滴下しながらメカノケミカル研磨により鏡面に仕上げる。
次に、洗浄を行ない、最後に乾燥する（洗浄・乾燥工程）。この後は、ウエハを電子デバイス用基板として、イオン注入工程Ｄと活性化アニール工程Ｅとからなる電子デバイスの製造プロセスに供給し、イオン注入工程Ｄで、導電性を高めるためのイオン、例えば、Ｓｉイオンを打ち込んだ後、活性化アニール工程Ｅで      
で活性化アニールを施してイオン打ち込みによる格子配列の乱れを再配列により修正し、導電性を向上する。
半絶縁性ＧａＡｓウエハ１１のアニールの際は、半絶縁性ＧａＡｓウエハ１１の残留歪値｜Ｓｒ−Ｓｔ｜が既に１．８×１０-5以下で、面取り部１２を含む外周縁部、すなわち、ウエハエッジ部が２０μｍ≦研磨量≦６０μｍの範囲内で鏡面研磨によって既に除去されているので、マイクロクラックに起因するスリップも発生しない。
【００１６】
図５は前記製造方法で製造した半絶縁性ＧａＡｓウエハ１１の前記面取り部１２を含む外周縁部１３に対する鏡面研磨の研磨量とウエハ面内の残留歪値とをパラメータとして半絶縁性ＧａＡｓウエハ１１のスリップ発生率の調べるためのウエハアニール実験炉の構成を示し、表１は、実験の結果を示している。
【００１７】
まず、アニール実験炉の構成を説明する。
【００１８】
図５に示すように、ウエハアニール実験炉１４は、チャンバ１５内にウエハ配置板１６が水平に設置されており、その上面に半絶縁性ＧａＡｓウエハ１１を配置する構造となっている。また、ウエハ配置板１６の下部に、横方向に３つの加熱ゾーンが設け、各ゾーンにヒータ１７を配置した３ゾーンヒータ構造となっている。これらのヒータ１７により加熱する各ゾーンは、半絶縁性ＧａＡｓウエハ１１の両端と中央に位置しており、各ヒータ１７の設定温度を調整することで、半絶縁性ＧａＡｓウエハ１１のウエハ面内の温度分布を自由に調整することができる。
【００１９】
実験には、直径約１５．２４ｃｍ（６インチ）、厚さ約６２５μｍの半絶縁性ＧａＡｓウエハ１１を用い、半絶縁性ＧａＡｓウエハ１１の面取り部１２を含む外周縁部１３、すなわち、ウエハエッジ部に対する鏡面研磨量ΔＬと残留歪値の２つをパラメータにとり、パラメータの組み合わせ毎に１０枚の半絶縁性ＧａＡｓウエハ１１についてスリップ発生率を調べた。なお、半絶縁性ＧａＡｓウエハ１１の面取り部１２を含む外周縁部１３、すなわち、ウエハエッジ部の鏡面研磨量ΔＬ（μｍ）は、０、１０、２０、３０、４０、５０、６０（μｍ）とし、光弾性測定による残留歪値｜Ｓｒ−Ｓｔ｜は、０．９×１０-5、１．０×１０-5、１．２×１０-5、１．５×１０-5、１．８×１０-5、２．０×１０-5とした。
ウエハアニール実験炉１４の温度設定については、ウエハ中央部で８５０℃、ウエハ両端で８３０℃とし、ウエハ面内で中央、両端の温度差が２０℃となるよう設定した。そして、この温度設定値に到達するまでの時間を３０分、到達後、５分間保持し、その後１時間で常温まで冷却した。
表１において、研磨量０μｍは、面取り部１２を含む外周縁部１３の鏡面研磨を施さないままの状態でアニールした結果を示している。
【表１】
0004655861.tif 000002
【００２０】
上記表１の結果からも明らかな様に、前記半絶縁性ＧａＡｓウエハ１１の、面取り部１２を含む外周縁部１３の鏡面研磨量ΔＬが、２０μｍ≦研磨量ΔＬ≦６０μｍの範囲で、且つ、ウエハ面内の残留歪値｜Ｓｒ−Ｓｔ｜が、１．８×１０-5以下の範囲（表１の網掛け領域）では、スリップ転位の発生率、すなわち、スリップ発生率が最大でも２０％であり、本発明の有効性を示す結果となった。
また、実験では、一方のパラメータが同じでも他方のパラメータが変化すると、スリップ発生率が変化することが確認された。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施の形態の半絶縁性ＧａＡｓウエハの製造方法に係る工程図である。
【図２】本発明の一実施の形態に係る半絶縁性ＧａＡｓウエハの面取り部を含む外周縁部に対する鏡面研磨加工とその研磨量を示す解説図である。
【図３】本実施の一実施の形態に係るＧａＡｓ単結晶製造装置を示す解説図である。
【図４】本実施の一実施の形態の縦型融液法（ＶＢ法、ＶＧＦ法）に係る図４は縦型融液法（ＶＢ法、ＶＧＦ法）に係るＧａＡｓ単結晶製造装置を示す解説図である。
【図５】本実施の一実施の形態に係るウエハアニール処理の実験炉を示した概略図である。
【図６】従来の半絶縁性ＧａＡｓウエハの製造方法を示した工程図である。
【符号の説明】
【００２２】
１  ＧａＡｓ単結晶製造装置
２  チャンバ
３  引上軸
４  ルツボ軸
５  ルツボ
６  三酸化硼素
７  種結晶
８  抵抗加熱ヒータ
９  ＧａＡｓ融液
１０  ＧａＡｓ単結晶
１１  半絶縁性ＧａＡｓウエハ
１２  面取り部
１３  外周縁部(ウエハエッジ部)
１４  ウエハアニール実験炉
１５  チャンバ
１６  ウエハ配置板
１７  ３ゾーン構造ヒータ
２１  ＧａＡｓ単結晶製造装置
２２  チャンバ
２４  ルツボ軸
２５  ルツボ
２６  三酸化硼素
２７  種結晶
２８  抵抗加熱ヒータ
２９  ＧａＡｓ融液
ΔＬ  研磨量
【図１】
0004655861.tif 000003
【図２】
0004655861.tif 000004
【図３】
0004655861.tif 000005
【図４】
0004655861.tif 000006
【図５】
0004655861.tif 000007
【図６】
0004655861.tif 000008