(57)【特許請求の範囲】
【請求項１】
光センサの配列を有し、該光センサは夫々、該光センサの前記配列がシーンに露光される場合にアナログ充電信号を発生する第１の基板と、
前記第１の基板へ結合され且つ画素支持回路の配列を含み、該画素支持回路は夫々、前記アナログ充電信号を受信してディジタル充電信号に変換する第２の基板とを有し、
前記第１の基板及び前記第２の基板は導電性バンプにより結合され、
前記第１の基板はマルチプレクサの配列を有し、各マルチプレクサは、前記光センサの配列内の光センサのグループへ結合され、それにより、該グループ内の光センサの夫々からの前記アナログ充電信号は、前記画素支持回路の１つへ結合され、
前記光センサのグループは、第１の色の付されたフィルタを有する第１の光センサと、第２の色の付されたフィルタを有する第２の光センサと、第３の色の付されたフィルタを有する第３の光センサと、第１の色の付されたフィルタ、第２の色の付されたフィルタ及び、第３の色の付されたフィルタのうちの１つを有する第４の光センサとを有する、ディジタル画像センサ。
【請求項２】
前記第１の色の付されたフィルタは赤色フィルタであり、前記第２の色の付されたフィルタは緑色フィルタであり、前記第３の色の付されたフィルタは青色フィルタである、請求項１に記載の画像センサ。
【請求項３】
前記第１の色の付されたフィルタ、第２の色の付されたフィルタ、及び、第３の色の付されたフィルタは同一の光スペクトラムを検知するように作られる、請求項１に記載の画像センサ。
【請求項４】
前記第２の基板は更に、前記画素支持回路の配列に接続されたディジタルデータメモリを有し、前記画素支持回路の夫々からのディジタル充電信号は、直接的に前記ディジタルデータメモリに蓄積される、請求項１に記載の画像センサ。
【請求項５】
前記導電性バンプの夫々は、前記第１の基板及び前記第２の基板のうちのいずれか１つにインジウム堆積により形成される、請求項１に記載の画像センサ。
【請求項６】
前記導電性バンプは、インジウム、銅、はんだ、銀及び、金を含むグループから選択される材料を使用して形成される、請求項１に記載の画像センサ。
【請求項７】
ディジタル画像センサを形成する方法であって、
第１の基板上に光センサの配列を形成する段階であって、前記光センサは夫々、該光センサの前記配列がシーンに露光される場合にアナログ充電信号を発生する段階と、
画素支持回路の配列を第２の基板上に形成する段階であって、前記画素支持回路は夫々、前記アナログ充電信号を受信してディジタル充電信号に変換するアナログディジタル変換器を有する段階と、
導電性バンプにより前記第１の基板を前記第２の基板へ結合する段階とを有し、
当該方法は、更に、マルチプレクサの配列を前記第１の基板に形成する段階を有し、各マルチプレクサは、前記光センサの配列内の光センサのグループへ結合され、それにより、該グループ内の光センサの夫々からの前記アナログ充電信号は、前記画素支持回路の１つへ結合され、
前記光センサのグループは、第１の色の付されたフィルタを有する第１の光センサと、第２の色の付されたフィルタを有する第２の光センサと、第３の色の付されたフィルタを有する第３の光センサと、第１の色の付されたフィルタ、第２の色の付されたフィルタ及び、第３の色の付されたフィルタのうちの１つを有する第４の光センサとを有する、方法。
【請求項８】
前記導電性バンプの夫々は、前記第１の基板及び前記第２の基板のうちのいずれか１つにインジウム堆積により形成される、請求項７に記載の方法。
【請求項９】
前記導電性バンプは、インジウム、銅、はんだ、銀及び、金を含むグループから選択される材料を使用して形成される、請求項７に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像センサシステムに関し、特にディジタル画像センサの改善された設計に関する。
【０００２】
【従来の技術】
ディジタル写真は、過去数年に出現した最も注目される技術の１つである。適切なハードウェアとソフトウェア（及び、若干の知識で）誰もがディジタル写真の原理を動作させることができる。例えば、ディジタルカメラは、ディジタル写真の切り口である。近年の製品の導入、技術進歩、及び、価格低下は、電子メールとワールドワイドウェブの出現とともに、ディジタルカメラを民生品の注目される新たなカテゴリーとするのに役立っている。
【０００３】
しかし、ディジタルカメラは、従来のフィルムカメラのようには動作しない。実際に、それらは、コンピュータスキャナー、コピー又は、ファックス機に更に緊密に関連している。大部分のディジタルカメラは、シーンを検知するために、電荷結合素子（ＣＣＤ）又は相補型金属酸化物半導体（ＣＭＯＳ）のような画像センサ又は光検知素子を使用する。光検知素子は、シーンから反射されれた光に反応し、そして、その反応の強さを、更にディジタル化される電子的充電信号に変換する。例えば、光を赤色、緑色及び、青色フィルタを通すことにより、反応は、各々の別々のカラースペクトラムに対して測定される。ソフトウェアにより読出しが結合され且つ評価されるときにはカメラは、写真の各セグメントの特定の色を決定できる。画像は実際には数値データの集合であるので、コンピュータへ簡単にダウンロードでき、そして、更なる芸術的効果のために操作される。
【０００４】
しかし、ディジタルカメラは、従来の写真が達成できる解像度を有しない。一方、フィルムに化学的に基づく粒状性によってのみ制限される従来のフィルムに基づく技術は、典型的には、数千万の画素の解像度を有し、一般の消費者に受け入れられる多くの商用のディジタルカメラで使用される画像センサは、１００万画素より僅かに高い解像度を有する。
【０００５】
更に、ディジタルセンサのダイナミックレンジはフィルムに基づく従来の写真が持つほど広くはないことが多い。これは、特に、一般的にはＣＣＤよりも低ダイナミックレンジを有する、ＣＭＯＳ画像センサの場合に成り立つ。図１は、Ｆｏｗｌｅｒ他による米国特許番号５，４６１，４２５に記載された、ディジタルカメラ１０のブロック図を示す。図に示すように、画像センサコア１２は、各々が光検出要素のアナログ出力を表すビットのストリームを出力する専用のＡ／Ｄ変換器に接続された光検出要素（光検出器又は、光センサ）を有する、画素１５の２次元配列である。言いかえると、Ｆｏｗｌｅｒによる画像センサは、ディジタル画像データを直接出力する。後続する支持回路が劇的に簡単化されるだけでなく、従来のＣＭＯＳ画像センサを考慮すると、この構造により多くの優位点が提供される。優位点は、画像センサの動作のより良い制御と、それによる更に良い画像品質を有する。
【０００６】
【発明が解決しようとする課題】
しかし、専用のＡ／Ｄ変換器を各々の光検出要素に付加することは、そのような画像センサを配備することを制限しうる、多くの実際の問題を生じる。１つの問題は、画像センサコア１２が専用のＡ／Ｄ変換器がない場合よりも大きくなることである。画像センサが１００万の光検出器を有することが望まれる場合には、多数の専用のＡ／Ｄ変換器となり、これは、画像センサコアの大きな空間を占める。大きな画像センサコアは、典型的には、高コストで低歩留まりである。従って、ディジタル画像データを直接的に製造するディジタル画像センサの新たな設計が必要である。更に、光検出器の感度は制限された大きさの画像センサ内に専用のＡ／Ｄ変換器を配置するために光検出器を小さくする必要があるときには、光検出器の感度が妥協される。通常の処理の下では、画素の光検知部分の効率と感度は、減少されたＣＭＯＳ素子サイズと共に減少する。更に加えて、光センサは、大きな漏洩電流の悪影響が増加し、そして、これゆえに特性サイズが減少するので、ノイズが多くなる。この減少した感度は、対応する低ダイナミックレンジの素子となり、補償するために画素で更なる支持回路を必要とすることになる。画素での支持回路の増加は、チップに関する小さな素子サイズの利益をなくす。従って、支持回路に関して小さな素子サイズを維持しながら、高効率と高感度を有するＣＭＯＳ光センサを有する装置が必要である。
【０００７】
【課題を解決するための手段】
本発明に従って、画像センサの光センサは、第１の基板上に構成され、そして、光センサの支持回路は第２の基板上に構成される。第１の基板と第２の基板は、第１の基板上の光センサの各々が第２の基板上の支持回路と電気的に接続されるように、電気的に結合される。１つの実施例では、第１の基板と第２の基板はバンプ（ｂｕｍｐｉｎｇ）を通して電気的に結合される。言い換えると、導電材料（例えば、インジウム）のバンプは、第２の基板面上に形成され、バンプは支持回路と電気的に結合される。ビア（ｖｉａｓ）及び同様な導電バンプ（ｂｕｍｐｓ）は第１の基板上に好適に形成され、それにより、第１の基板と第２の基板が整列されたときに、第１の基板上の光センサ光センサは、第２の基板上のバンプと電気的に結合される。多くの実施例では、第１のイ板は第２の基板と接触して配置されそして、適所で結合される。幾つかの実施例では、第１と第２の基板は、同じ処理技術（例えば、ＣＭＯＳ）を使用して製造でき、一方、他の実施例では、基板を製造するのに異なる処理技術が使用できる。
【０００８】
１つの実施例では、画像装置は、画素の配列を有する。各画素は、光センサと光センサのための画素支持回路を有する。本発明に従って、光センサは第１の基板上に形成され、そして、ビア及びバンプ技術を通して、第２の基板上の画素支持回路へ電気的に接続される。他の実施例では、多重回路も第１の基板上に形成され、そして、第１の基板上の光センサと第２の基板上の画素支持回路の間で信号を結合するために、複数の光センサが第２の基板上の同じバンプを使用できる。
【０００９】
本発明の異なる実施例は、１つ又はそれ以上の、以下のような優位点を生じうる。第１に、本発明のを採用する画像センサのサイズが、多くの画素レベルの支持回路を配置するために非常に大きくなるということはなく、従って、画像センサの感度が保存できる。第２に、そのような画像センサの半導体ウェーハーの歩留まりを、画像センサのサイズがほとんど変更されないままのように、維持できる。この結果、そのような画像センサのコストは制御でき、そして、画像センサの流行が実現される。
【００１０】
本発明のこれらのそして更なる実施例を、図を参照して以下に説明する。本発明の実施例の他の目的、利益及び、優位点も、以下に説明する。
【００１１】
【発明の実施の形態】
図２Ａは、本発明が実行される光センサ配列（画像センサ）１００を示す。光センサ配列１００は、静止画又は、ビデオ画像捕捉のいずれかのために、画像捕捉装置（例えば、ディジタルカメラ）内で使用される。典型的には、ＣＭＯＳ技術を使用する基板上に少なくとも部分的に作られた光センサ配列１００は、配列に配置された複数の画素１５０−ｉ，ｊを有する。図２Ａでは、個々の画素１５０−ｉ，ｊは、ロー１０２−ｉとコラム１０４−ｊに配置され、ここで、ロー１０２−ｉは、ロー１０２−１から１０２−Ｎの１つであり、そして、コラム１０４−ｊはコラム１０４−１から１０４−Ｍの１つである。カラー検出に関しては、各画素１５０−ｉ，ｊは光学フィルタ（例えば、赤色フィルタ、青色フィルタ又は、緑色フィルタ、）を有する。そして、画素１５０−ｉ，ｊは、モザイクの選択的に等価的なフィルタに配置され、それにより、異なるグループの画素１５０−ｉ，ｊは、異なるカラーの光を検出する。例えば、画素１５０−ｉ，ｊの第１のグループ１０６は、赤色スペククトラムを検出し、画素１５０−ｉ，ｊの第２のグループ１０８は、緑色スペククトラムを検出し、画素１５０−ｉ，ｊの第３のグループ１１０は、青色スペククトラムを検出する。光センサ配列１００の解像度は、ローとコラムの数により決定される。図２Ａでは、光センサ配列１００の解像度は、ＮかけるＭであり、多くのアプリケーションでは、例えば、１０００画素かける１０００画素である。
【００１２】
光センサ配列１００内の各画素１５０−ｉ，ｊは、露光されたときに電気信号を発生する光センサーを有する。図２Ｂは、光センサ配列１００内の画素１５０−ｉ，ｊの１つの単一画素１５０の例を示す。従って、画素１５０は、画素グループ１０６，１０８又は、１１０の１つのメンバである。
【００１３】
図２Ｂでは、画素１５０は、（図２Ａの）光センサ配列１００内の画素１５０−ｉ，ｊの１つに対する回路の１つの実施例を示す。画素１５０は、フォトダイオードでもよい光センサ１２０と画素支持回路１３８を有する。光センサ１２０は、キャパシタ１２４と並列した電流源１２２として表してもよい。フォトダイオード１２０は、トランジスタ１２８のソースとドレインと直列に接続され、そして、光センサ１２０とトランジスタ１２８の組合せは、電圧ＶＣＣとグランドの間に接続されている。トランジスタ１２８のゲート１３０は、リセット信号を受ける。ゲート１３０へのリセット信号がハイに設定されたときには、トランジスタ１２８をオンし、キャパシタ１２４はトランジスタ１２８のしきい値ＶＴＨより低いＶＣＣに充電される。リセット信号がキャパシタ１２４を充電するのに十分長くハイに設定された後には、リセット信号はトランジスタ１２８をオフするためにローに設定される。そして、キャパシタ１２４は、電流源１２２を介して放電される。
【００１４】
電流源１２２はキャパシタ１２４を、光センサ１２０に入るフォトンの数に依存するレートで放電する。フィルタ１３６でフィルタされた光１２６からのフォトンは、光センサ１２０へ入射する。キャパシタ１２４を亘る電圧、光センサ１２０に入るフォトン総数に依存する。キャパシタ１２４を亘る電圧である電圧出力信号Ｖｏｕｔは、トランジスタ１２８がオフされる時と光センサ１２０に入射する光１２６がオフする時の間の積分された光強度を示す。
【００１５】
回路１３２は、キャパシタ１２４からの電圧出力信号Ｖｏｕｔを受信するために接続される。回路１３２は、画素充電信号を形成するために、電圧出力信号Ｖｏｕｔを高める。画素充電信号は、次のアナログディジタル変換回路に接続されるのに適する高められた電圧出力信号である。回路１３２は、幾つかの実施例では不用であることに注意する。実際の実施に依存して、回路１３２の使用は画素１５０の感度を向上する。
【００１６】
図２Ｂに示す画素１５０の動作は、読出し処理が後続する光積分処理に関連する。これらの２つの処理は、制御された時間期間中に持続される。最初に、トランジスタ１２８をオンすることにより、キャパシタ１２４が充電される。そして、上述の光積分処理で、光１２６は時間の設定期間即ち、露光時間中に光センサ１２０に入射する。光積分処理が進行する期間は、露光制御と呼ばれ、電子的シャッターにより達成され、そして、光センサ１２０によりどのくらいの電荷が消散されたかを制御する。光積分処理の後に、画素１５０は読出し処理を開始し、その間に、各光検出器内の画素充電信号は、読出し回路を介して、データバス又は、ビデオバスへ読み出される。積分処理の終了後に、画素充電信号は回路１３２により測定されそして、Ａ／Ｄ変換器１３４によりディジタル化され、画素１５０の露光量を示す、ディジタル化された画素充電信号を生じる。Ａ／Ｄ変換器１３４は、どの程度の精度（例えば、８，１０又は、１６ビット）を有することができる。
【００１７】
Ａ／Ｄ変換器１３４は、回路１３２からの入力画素充電信号（即ち、アナログ信号）と接続され、そして、ディジタル化された画素充電信号を発生するためにＣＬＫによりトリガされたときに、アナログ信号をディジタル化する。従来成されているような画素１５０の外側の回路に対して、画素１５０内での画素充電信号をディジタル化する優位点は、ディジタル化された画素充電信号を、アナログ信号でするよりも高速に光センサ配列１００内の各画素１５０−ｉ，ｊから読出すことができることである。画素レベルディジタル化の更に詳細な説明は、米国特許番号５，４６１，４２５に説明されており、参照によりここに組み込まれる。
【００１８】
図３は、本発明に従った画像センサ３００の機能的なブロック図を示す。画像センサ３００は、図２Ａと２Ｂに記載されたのと同様な画素のＮかけるＭ配列を有する、センサ配列３０２を有する。センサ配列３０２からディジタル信号を読み出すのを容易にするために、センス増幅器とラッチ回路３０４がセンサ配列３０２に結合されている。しきい値メモリ３０６、時間インデックスメモリ３０８及び、ディジタルメモリ３１０はセンサ配列３０２に接続される。センサ配列３０２は、ＮかけるＭの画素配列であり、各画素はｋビットのディジタル化された画素充電信号を出力し、しきい値メモリ３０６はＮかけるＭビットでありそして、時間インデックスメモリ３０８のサイズはＮかけるＭかけるｍビットであり、ここでｍは時間分解度である。１つの実施例では、センサ配列３０２の解像度は、１０００かける１０００画素であり、各１０ビットで出力する（即ち、Ｎ＝Ｍ＝１０００及び、ｋ＝１０）。従ってしきい値メモリ３０６は１メガビットであり、時間インデックスメモリ３０８は、２ビットの時間分解度で２メガビットとなり、そして、ディジタルメモリ３１０は少なくとも１．２メガバイトである。このメモリ構成の結果、センサ配列３０２内の各画素は個々にしきい値メモリ３０６と時間インデックスメモリ３０８によりスタンプが付され、そして、ディジタルメモリ３１０に蓄積される。
【００１９】
このように、上述し且つ図３に示された構成は、各画素が画像の明部と暗部を補償するために異なる露光時間に対して画像が露光される。更に加えて、どのくらい長い露光時間が各画素に関連し且つその画素に対して強度が積分されたかに関する情報が、時間インデックスメモリ３０８とディジタルメモリ３１０に蓄積される。画像センサ３００の更なる説明は、Ｄａｖｉｄ  Ｙａｎｇ他の”広ダイナミックレンジを達成するための時間インデックスされた方法を介した複数のサンプリング（Ｍｕｌｔｉｐｌｅ  Ｓａｍｐｌｉｎｇ  ｖｉａ  ａ  Ｔｉｍｅ−Ｉｎｄｅｘｅｄ  Ｍｅｔｈｏｄ  ｔｏ  Ａｃｈｉｅｖｅ  Ｗｉｄｅ  Ｄｙｎａｍｉｃ  Ｒａｎｇｅｓ）”と題する米国特許出願番号０９／５６７，７８６に記載されており、一人は２０００年５月９日に出願されたこの出願の発明者であり、参照によりここに組み込まれる。
【００２０】
図２Ａ−２Ｂ及び３の構成から分かるように、画像センサ３０２は画素要素の２次元配列を有し、各々は光検出器とＡ／Ｄ変換器を有する支持回路を有する。１つの実施例によれば、各画素要素は、米国特許番号５，４６１，４２５に記載されたように実行されうる又は、代わりに図２Ｂの回路１３８に従って実行されうる、同一の回路を含む。
【００２１】
回路１３８の種々の実行に関わらず、各画素要素は回路１３８を配置するために、特定の量の空間を占有しなければならない。実際には、回路１３８を配置するためには、画像センサのサイズが大きくなるか又は、光検出器のサイズが小さくなるかの何れかである。何れの場合にも、製造歩留まり又は、光検出器のサイズは減少される。光検出器のサイズが小さくなると、光検出器の効率と感度は有害に減少される。更なるフィルタリングと増幅により回路回路１３２内で感度のいくらかの損失は補償できるが、より小さな特徴サイズで支持回路を含みながら、光センサの感度を保持することが好ましい。
【００２２】
図４Ａは、本発明に従ったディジタル画像センサ４５０内の単一画素４００の実施例の断面図を示す。画素４００は、基板４０１上に形成された画素支持回路と異なる基板４０２上に形成された光センサ４０７を有する。基板４０１と基板４０２は、同一の半導体材料でも、異なる半導体材料でも良いが、基板４０１はＣＭＯＳプロセスで形成されるのが好ましい。基板４０１と基板４０２は、接合部４０５と４０６を介して電気的に接続される。接合部４０５と４０６は、例えば、インジウムバンプであり、従来技術で既知の処理により基板４０１上に形成される。実際及び、実行に依存して、バンプの材料は、はんだ、銅、銀又は、金を含む。光センサ４０７からバンプ４０５と４０６への電気的接続は、基板４０２内に深いビアを形成することにより生成される。
【００２３】
例えば、接合部４０５と４０６がインジウムバンプ技術により形成される場合には、インジウムは特定の処理に依存して、基板４０２の裏側又は、基板４０１の上面の接合部４０５と４０６に対する位置に堆積される。基板の裏面と上面の参照は図４Ａに関してであり、基板を製造するのに使用される１つのウェーハーの特定のサイドを意味するものではないことに注意する。電気的接合部は、現在の金属化技術によりインジウムになされうる。そして、基板４０１は基板４０２上に配置されそして、そこでプレスされ、間にインジウムの堆積されたコールドウェルを形成し、接合部４０５と４０６を形成する。
【００２４】
１つの実施例によれば、光センサ４０７は、基板４０２に形成された光検出領域４１２を有する。典型的には、基板４０２はｐ−型領域を有し、そして、光検出領域４１２はｐ−型領域内にｎ＋領域を形成するために（例えば、イオン注入のような）ドープが行われる。
【００２５】
図４Ｂの基板４０１のブロック図に示すように、画素支持回路は、図２Ｂの回路１３２と同様に接合部４０５で受信された信号を処理する回路４０８を有する。回路１３２から出力されたアナログ画素充電信号は、Ａ／Ｄ変換回路４０９に入力される。Ａ／Ｄ変換回路４０９は、Ａ／Ｄ変換器又は、クロック信号ＣＬＫに応答してアナログ画素充電信号をディジタル信号充電信号に変換する他の回路を有する。アナログ画素充電信号をディジタル信号充電信号に変換する変換回路の１つは、１９９９年３月２２日にＤａｖｉｄ  Ｙａｎｇ他により出願された、発明の名称”同時のアナログディジタル変換と乗算のための方法（Ｍｅｔｈｏｄｆｏｒ  Ｓｉｍｕｌｔａｎｅｏｕｓ  Ａｎａｌｏｇ−ｔｏ−ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｓｉｏｎ  ａｎｄ  Ｍｕｌｔｉｐｌｉｃａｔｉｏｎ）”米国特許出願番号０９／２７４，２０２に開示されており、参照によりここに組み込まれる。
【００２６】
図４Ｃは、光センサ４０７を示す図である。図４Ｃ内の光センサ４０７は、キャパシタ４１１に並列する光検知電流源４１０としてモデル化されている。光センサ４０７は、基板４０１上で電気的に接合部４０５と４０６に接続されている。随意に、接合部４０６は、省略でき、そして、グランド接続は基板４０２へなされる。基板４０２上の別の接続で光センサ４０７をグランドに接続することは、画素４００により要求される接続数を半分に減少する、即ち、各画素に対して２つの接続の代わりに、接続４０５のみが要求される。
【００２７】
幾つかの実施例では、絶縁層４０３が、基板４０１と４０２を保護し且つ分離するために、基板４０１と４０２の間に形成される。更に加えて、光フィルタ４０４は、光センサ４０７の光集合領域４１２上に配置され、それにより光センサ４０７は特定の色の光（例えば、赤、緑又は、青色の光）を検知する。
【００２８】
図４Ｄは、ディジタル画像装置４５０の光センサ配列４５１を示す。光センサ配列４５１は、ＮｘＭの画素の配列を含み、各々のＮｘＭの配列の画素は、図４Ａに示す画素４００と同様である。基板４０２は、ＮｘＭの光センサの配列を有し、各々のＮｘＭの配列の光センサは、図４Ａと４Ｃに示す光センサ４０７と同様である。図４Ｄでは、基板４０２に別のグランドが接続され、それにより、ＮｘＭの画素の配列内の各画素に対しては、電気的結合を提供するために、基板４０１上に唯１つの接合部４０５のみが要求される。各々のＮｘＭの配列の光センサは、グランド４５２に接続され、それにより接合部４０６（図４Ａ）は不要である。
【００２９】
基板４０１は、図４Ｂに示すように、各々の接合部４０５に接続された画素支持回路を有する。他の実施例に従って、基板４０１は、図２と３に記載されているように、蓄積メモリと同様に制御回路と読み出し回路を有する。基板４０１は、基板４０２とは別に製造されるので、異なる処理技術を、基板４０１と基板４０２を製造するのに使用することができる。基板４０１及び、４０１上に形成された種々の回路は、最新のＣＭＯＳ技術を使用して処理されうる。基板４０２は、最適化された感度とノイズ特性を有する光センサを製造するために処理される。
【００３０】
更に、非常に小さい支持回路が基板４０２内に含まれているので、基板４０２のほとんど全体の面は、光センサに専有されている。これは、信号処理のためのＣＭＯＳ技術の利益を維持しながら、光センサ配列の高い解像度を可能とする。
【００３１】
図５Ａは、ディジタル画像装置５００を示す。画像装置５００は、画素支持回路５０１、光センサ５０２、ローデコーダ回路５０７、コントローラ５０６、フィルタ５０４及び、メモリ５０５を有する。当業者は、これらの機能の少なくとも一部は、基板５０３の外部に配置できることは理解されよう。図２と３に関連して前述したように、ローデコーダ５０７は、画素支持回路５０１に接続され、光センサ５０２の各光センサからディジタル充電信号を読み出す制御を行う。ディジタル画素充電信号データストリームは、フィルタ５０４により受信されそして、メモリ５０５に蓄積される。メモリ５０５は、図３で説明したように、しきい値メモリと時間インデックスメモリを有する。コントローラ５０６は、ポート５０９で受信された制御信号に応答してポート５０８を通してディジタル画像装置５００からデータが読み出されるように、ローデコーダ５０７、メモリ５０５及び、光センサ５０２を制御する。
【００３２】
光センサ５０２は、基板５１１上に構成され、一方、画素支持回路５０１、フィルタ／センス増幅器５０４、メモリ５０５、コントローラ５０６及び、ローデコーダ５０７は、基板５０３上に構成することができる。基板５１１は、位置決めされ、そして、基板５０３と接続され、それにより、光センサ５０２は画素支持回路５０１と電気的に接続され、そして、制御信号とグランドを光センサ５０２に入力できる。幾つかの実施例では、制御信号はポート５１０を通して光センサ５０２へ入力できる。基板５１１は、画像装置５００により提供される十分な解像度を支持できるどのようなサイズでも良い。更に加えて、基板５０３上には度のような形式の支持回路を構成しても良い。言いかえると、基板５０３は画素支持回路５０１にのみには限定されない。
【００３３】
前述のように、光センサ５０２と画素支持回路の間の電気的導電性は、基板５０３の面上に設けられた導電性バンプ５１２の配列により提供される。導電性バンプ５１２は、基板５１１の底面上の導電性点５１３の同様な配列と整列する。導電性点５１３は、光センサ５０２の個々の光センサと電気的に接続される。導電性バンプ５１２は、画素支持回路５０１内の個々の回路と電気的に接続される。
【００３４】
光センサ５０２を画素支持回路５０１と電気的に結合する方法を使用することができる。１つの方法は、基板５１１内にビアで埋められた深い導体を有し、各々のビアは光センサ５０２内の光センサと電気的に接続されており、基板５０３上の金属化ラインと電気的に接触する。基板５１１は、基板５０３にエポキシ樹脂で接着されることが可能である。
【００３５】
インジウムバンプ技術も使用できる。導電性バンプ５１１及び基板５１１の底面上の対応する導電性点５１３が、インジウムバンプの場合には、基板５１１と基板５０３は、適所で圧接される。圧接処理は、基板５０３上に光センサ５０２を整列させることを含み、それにより導電性点５１３とバンプ５１１は整列されそして、光センサ５０２と基板５０３周囲温度で圧力が与えられる。インジウムは圧力下でそれ自身と容易に溶接し、導電点５１３とバンプ５１１の両方がインジウムの場合には、基板５１１と基板５０３に圧力を与えることで適所でそれぞれの部分が共に溶接する。グランド入力５１４も、同様に基板５０３上のグランドポート５１５と溶接する。同様に、制御入力５１０も基板５０３上の制御ポート５１６と溶接する。更に加えて、誘電性エポキシが、基板５１１と基板５０３を適所に保持するのを補助するために、導電性点５１３とバンプ５１１を妨害することなく、基板５１１と５０３の間に選択的に与えられる。
【００３６】
光センサ５０２と基板５１１は、図４Ａから４Ｄで光センサ４０７と基板４０２と共に説明したのと同様である。さらに加えて、画素支持回路５０１と基板５０３は、図４Ａから４Ｄで基板４０１の画素支持回路で説明したのと同様である。しかし、幾つかの実施例では、１つ以上の光センサは基板５１１と基板５０３の間の電気的接続（即ち、導電性点５１３の１つと対応バンプ４１１）を使用できる。
【００３７】
インジウムバンプ技術で、バンプ５１２のピッチは僅かに光センサ５０２のピッチよりも大きくなる。例えば、バンプ５１２のピッチは約２０μｍである。しかし、光センサ５０２の個々の光センサの密度は制限される。光センサのサイズが０．２０μｍよりも小さくない例では、以下に詳細に示す多重処理が使用されうる。図４Ａから４Ｄで前述したような、１つのバンプ５１２を使用する個々の光センサの代わりに、複数の光センサは、単一のバンプ５１２を使用できる。図５Ｂと５Ｃは、複数の光センサがバンプ５１２の各バンプを使用する実施例を示す。
【００３８】
図５Ｂは、複数の個々の光センサが電気的接点５１３の１つを共有する、基板５１１上の光センサ５０２のブロック図を示す。光センサ５０２は、個々の光センサ５０２−１，１から５０２−Ｎ，Ｍを有する光センサのＮかけるＭ配列（即ち、ＮローとＭコラムの光センサを有する光センサ配列）である。光センサ５０２−１，１から５０２−Ｎ，Ｍは、クラスタ５２０−１，１から５２０−Ｑ，Ｐにグループ化され、クラスタ５２０−１，１から５２０−Ｑ，Ｐの各々は、Ｚ＋１の光センサを有する。クラスタは、光センサ５０２のどのようなグループにも構成される。多くの実施例では、クラスタ５２０の各々は、同数の光センサ５０２を有する。図５Ｂでは、クラスタ５２０−１，１は、例えば、光センサ５０２−１，１、光センサ５０２−１，２、光センサ５０２−２，１及び、光センサ５０２−２，２を有する。クラスタ５２０−１，１は他の光センサも有してもよい。
【００３９】
各クラスタにＺ＋１の光センサを有する多くの実施例では、Ｑ＝Ｎ／ｓｑｒｔ（Ｚ＋１）かけるＰ＝Ｍ／ｓｑｒｔ（Ｚ＋１）のクラスタが形成され、ここで、ｓｑｒｔ（）は平方根演算子を示す。１つの特定の便利なグループ化はＺ＝３であり、これにより、４つの光センサの各グループは、図２Ａに示す赤色、緑色及び、青色の色検知光センサを有する。
【００４０】
例えば、５２０−１，１の１つのクラスタ５２０内の各光センサは、例えば、５１３−１，１から５１３−Ｑ，Ｐのような接続５１３の単一の１つを共有するために、例えば、マルチプレクサ５２１−１，１から５２１−Ｑ，Ｐのマルチプレクサ５２１を通して接続される。マルチプレクサ５２１の各々は、Ｚ＋１の個々のトランジスタを有する、各々のトランジスタは、光センサのクラスタ５２０の１つからの出力を受けるために接続される。図５Ｂでは、クラスタ５２０−１，１から５２０−Ｐ，Ｑの各々は、マルチプレクサ５２１−１，１から５２１−Ｐ，Ｑをそれぞれ有する。マルチプレクサ５２１−１，１から５２１−Ｐ，Ｑの各々は、トランジスタ５２２−１，１から５２２−Ｐ，Ｑ、５２３−１，１から５２３−Ｐ，Ｑ、５２４−１，１から５２４−Ｐ，Ｑ、及び、５２５−１，１から５２５−Ｐ，Ｑ、を有する。トランジスタ５２２−１，１から５２２−Ｐ，Ｑは、各々が制御信号Ｓ０によりオンされ、トランジスタ５２３−１，１から５２３−Ｐ，Ｑは各々が制御信号Ｓ１によりオンされ、トランジスタ５２４−１，１から５２４−Ｐ，Ｑは、各々が制御信号Ｓ２によりオンされ、そして、トランジスタ５２５−１，１から５２５−Ｐ，Ｑは、各々が制御信号Ｓ３によりオンされる。制御信号Ｓ０からＳＺは、それぞれ接続部５１０−０から５１０−Ｚで入力される。従って、制御信号Ｓ０からＳＺの各々は、トランジスタの全組みをオンし、そしてそれらは、次に、光センサの組みを接続部５１３−１，１から５１３−Ｑ，Ｐを結合する。Ｓ０は例えば、トランジスタの組み５２２をオンする。例えば、トランジスタ５２２の組みがオンにされるときには、トランジスタ５２２に接続された光センサの組みは接続部５１３に接続される。例えば、トランジスタ５２２−１，１が信号Ｓ０によりオンされるときには、光センサ５２０−１，１は接続部５１３−１，１に接続される。
【００４１】
図５Ｃは、図５Ｂに示す基板５１１上の光センサ５０２を受けるための基板５０３のブロック図を示す。画素支持回路５０１は、画素回路のＰかけるＱの配列を含む。バンプ接続５１２−１，１から５１２−Ｑ，Ｐは、トランジスタ５３０−１，１から５３０−Ｑ，Ｐを通して、それぞれＶＣＣへ接続されている。トランジスタ５３０−１，１から５３０−Ｑ，Ｐは、各々が、前述のようにリセット信号を受けるように接続されている。バンプ接続５１２−１，１から５１２−Ｑ，Ｐは、それぞれ回路５３１−１，１から５３１−Ｑ，Ｐにも接続されている。回路５３１−１，１から５３１−Ｑ，Ｐの各々は、フィルタ、増幅器及び、５１２−１，１から５１２−Ｑ，Ｐで受信された信号をディジタル画素充電信号に変換するディジタルアナログ変換器を含む。ディジタル画素充電信号は、ローデコーダ５０７からのロー信号に応答して、ライン５３２−１から５３２−Ｐに接続される。フィルタ５０４は、ライン５３２−１から５３２−Ｐからのディジタル画素信号を受け、そして、メモリ５０５に、対応するディジタル化された画像を蓄積する。
【００４２】
信号Ｓ０からＳＺは、バンプ５１６−１から５１６−Ｚを通して基板５１１と通信される。基板５１１は、バンプ５１５を通してグランドに接続される。
【００４３】
動作では、光センサ５０２−１，１から５０２−Ｎ，Ｍの各々が、信号Ｓ０からＳＺの各々をハイに設定し、且つリセット信号をハイに（即ち、ＶＣＣ近くに）設定することにより充電される。光センサ５０２−１，１から５０２−Ｎ，Ｍの各々が一旦充電されると、信号Ｓ０からＳＺとリセット信号は、ローに設定される。光センサ５０２を含む基板５１１は、画像に露光され、ここで、画像の部分は、設定された時間期間の間、光センサ５０２−１，１から５０２−Ｎ，Ｍの各々に入力する。露光時間中は、光センサ５０２−１，１から５０２−Ｎ，Ｍの各々は、受けた光を積分する。幾つかの実施例では、光センサ５０２−１，１から５０２−Ｎ，Ｍの各々は、色の付されたフィルタを有し、それにより、各光センサで、特定及び、波長の光のみが積分される。幾つかの実施例では、図３で説明したように、光センサの各クラスタは、所定の時間期間中に、画像から受けた光を積分するように設定できる。
【００４４】
積分ステップが完了すると、読出し処理が開始する。読出しは、光センサの組の各々に対して達成される。光センサの組みは、制御信号Ｓ０からＳＺのうちの１つをハイに設定し、クラスタ５２０−１，１から５２０−Ｑ，Ｐの各々中の対応する光センサを接続部５１３−１，１から５１３−Ｑ，Ｐにそれぞれ接続することにより選択される。一旦、光センサの１つの組の読出しが完了すると、コントローラ５０６は、全ての光センサが読み出されるまで、制御信号Ｓ０からＳＺの他の組みをハイに設定することができる。
【００４５】
上述の説明と図面は、例のためのみであり、制限をするものではない。当業者は、この開示の範囲内で、特に述べてはいないが多くの変形があると理解されよう。本発明は、請求の範囲によってのみ制限される。
【００４６】
【発明の効果】
本発明により、支持回路に関して小さな素子サイズを維持しながら、高効率と高感度を有するＣＭＯＳ光センサを有する装置を提供することができる。
【図面の簡単な説明】
【図１】Ｆｏｗｌｅｒ他による米国特許番号５，４６１，４２５に開示された画像センサを示す図である。
【図２Ａ】本発明に従ったＣＭＯＳ画像センサ又は光検知装置のブロック図である。
【図２Ｂ】本発明に従ったディジタル画像センサ回路の例示のブロック図である。
【図３】本発明に従ったディジタル画像センサのブロック図である。
【図４Ａ】本発明に従ったディジタル画像センサのブロック図である。
【図４Ｂ】本発明に従ったディジタル画像センサのブロック図である。
【図４Ｃ】本発明に従ったディジタル画像センサのブロック図である。
【図４Ｄ】本発明に従ったディジタル画像センサのブロック図である。
【図５Ａ】本発明に従ったディジタル画像センサのブロック図である。
【図５Ｂ】本発明に従ったディジタル画像センサのブロック図である。
【図５Ｃ】本発明に従ったディジタル画像センサのブロック図である。
【符号の説明】
１０    ディジタルカメラ
１２    画像センサコア
１５    画素
１００  光センサ配列
１０２  ロー
１０４  コラム
１２０  光センサ
１２２  電流源
１２４  キャパシタ
１２８  トランジスタ
１３０  ゲート
１３２  回路
１３４  Ａ／Ｄ変換器
１３６  フィルタ
１３８  画素支持回路
１５０  画素
３００  画像センサ
３０２  センサ配列
３０４  センス増幅器とラッチ回路
３０６  しきい値メモリ
３０８  時間インデックスメモリ
３１０  ディジタルメモリ
４００  画素
４０１  基板
４０２  基板
４０３  絶縁層
４０５、４０６  バンプ
４０５、４０６  接合部４０５と４０６&#9;名詞
４０７  光センサ
４０８  回路
４０９  Ａ／Ｄ変換回路
４１０  光検知電流源
４１１  キャパシタ
４１２  光検出領域
４５０  ディジタル画像センサ
４５０  ディジタル画像装置
４５１  光センサ配列
５００  ディジタル画像装置
５０１  画素支持回路
５０２  光センサ
５０３  基板
５０４  フィルタ
５０４  フィルタ／センス増幅器
５０５  メモリ
５０６  コントローラ
５０７  ローデコーダ
５１０  接続部
５１１  基板
５１２  導電性バンプ
５１３  接続部
５１６  バンプ
５２０−１，１から５２０−Ｑ，Ｐ  クラスタ
５２１−１，１から５２１−Ｑ，Ｐ  マルチプレクサ
５２２−１，１から５２２−Ｐ，Ｑ  トランジスタ
５２３−１，１から５２３−Ｐ，Ｑ  トランジスタ
５２４−１，１から５２４−Ｐ，Ｑ  トランジスタ
５２５−１，１から５２５−Ｐ，Ｑ  トランジスタ
５３０−１，１から５３０−Ｑ，Ｐ  トランジスタ
５３１−１，１から５３１−Ｑ，Ｐ  回路
５３２−１から５３２−Ｐ  ライン
【図１】
0004686060.tif 000002
【図２Ａ】
0004686060.tif 000003
【図２Ｂ】
0004686060.tif 000004
【図３】
0004686060.tif 000005
【図４Ａ】
0004686060.tif 000006
【図４Ｂ】
0004686060.tif 000007
【図４Ｃ】
0004686060.tif 000008
【図４Ｄ】
0004686060.tif 000009
【図５Ａ】
0004686060.tif 000010
【図５Ｂ】
0004686060.tif 000011
【図５Ｃ】
0004686060.tif 000012