(57)【特許請求の範囲】
【請求項１】
半導体基板に形成されたＲｕ下部電極と、
前記Ｒｕ下部電極が酸化されて形成されたものであって、ルチル結晶構造を持つＲｕＯ２前処理膜と、
前記ＲｕＯ２前処理膜の結晶構造によってルチル結晶構造に形成され、不純物でドーピングされたＴｉＯ２誘電膜と、
前記ＴｉＯ２誘電膜上に形成された上部電極と、
を備える半導体素子のキャパシタであって、
前記不純物は、Ａｌ及びＨｆのうち選択された少なくともいずれか一つであり、０．１〜１０ａｔ％ドーピングされていることを特徴とする半導体素子のキャパシタ。
【請求項２】
前記ＲｕＯ２前処理膜の厚さは、５ｎｍ以下であることを特徴とする請求項１に記載の半導体素子のキャパシタ。
【請求項３】
前記上部電極は、貴金属、耐熱金属、耐熱金属窒化物または導電性酸化物であることを特徴とする請求項１または２に記載の半導体素子のキャパシタ。
【請求項４】
前記貴金属はＲｕ、ＰｔまたはＩｒであり、前記耐熱金属窒化物はＴｉＮ、ＴａＮまたはＷＮであり、前記導電性酸化物はＲｕＯ２、ＩｒＯ２またはＳｒＲｕＯ３であることを特徴とする請求項３に記載の半導体素子のキャパシタ。
【請求項５】
半導体基板にＲｕ下部電極を形成する工程と、
前記Ｒｕ下部電極の表面を酸化させてルチル結晶構造を持つＲｕＯ２前処理膜を形成する工程と、
前記ＲｕＯ２前処理膜上に前記前処理膜の結晶構造によってルチル結晶構造にＴｉＯ２誘電膜を形成しつつ前記ＴｉＯ２誘電膜に不純物をドーピングする工程であって、前記不純物は、Ａｌ及びＨｆのうち選択された少なくともいずれか一つであり、０．１−１０ａｔ％ドーピングされる工程と、
前記ＴｉＯ２誘電膜上に上部電極を形成する工程と、
を含む半導体素子のキャパシタ製造方法。
【請求項６】
前記ＲｕＯ２前処理膜の厚さは、５ｎｍ以下であることを特徴とする請求項５に記載の半導体素子のキャパシタ製造方法。
【請求項７】
前記上部電極は、貴金属、耐熱金属、耐熱金属窒化物または導電性酸化物であることを特徴とする請求項５または６に記載の半導体素子のキャパシタ製造方法。
【請求項８】
前記貴金属はＲｕ、ＰｔまたはＩｒであり、前記耐熱金属窒化物はＴｉＮ、ＴａＮまたはＷＮであり、前記導電性酸化物はＲｕＯ２、ＩｒＯ２またはＳｒＲｕＯ３であることを特徴とする請求項７に記載の半導体素子のキャパシタ製造方法。
【請求項９】
前記ＲｕＯ２前処理膜を先ず形成した後に前記ＴｉＯ２誘電膜の形成を開始するか、前記ＴｉＯ２誘電膜を形成する間に前記ＲｕＯ２前処理膜を形成することを特徴とする請求項５に記載の半導体素子のキャパシタ製造方法。
【請求項１０】
前記Ｒｕ下部電極は、プラズマを利用した原子層蒸着方法または化学気相蒸着方法を利用して形成することを特徴とする請求項５に記載の半導体素子のキャパシタ製造方法。
【請求項１１】
前記ＲｕＯ２前処理膜を形成するために、前記ＴｉＯ２誘電膜の形成開始前に前記Ｒｕ下部電極をオゾンガスで熱処理することを特徴とする請求項５に記載の半導体素子のキャパシタ製造方法。
【請求項１２】
前記ＲｕＯ２前処理膜を形成するために、前記ＴｉＯ２誘電膜を形成する間に酸化剤としてオゾンガスを使用することを特徴とする請求項５に記載の半導体素子のキャパシタ製造方法。
【請求項１３】
前記ＲｕＯ２前処理膜を形成する工程と前記ＴｉＯ２誘電膜を形成する工程とはインサイチュで行われ、
前記半導体基板を反応室内へ引入する工程と、
前記反応室内へオゾンガスを流入させて前記Ｒｕ下部電極の表面を酸化させることによってＲｕＯ２前処理膜を形成する工程と、
前記反応室内へＴｉ前駆体を供給する工程、前記反応室内のＴｉ前駆体をパージする工程、前記反応室内へ酸化剤を供給する工程及び前記反応室内の酸化剤をパージする工程からなるＴｉＯ２蒸着サイクルを数回反復する原子層蒸着方法によってＴｉＯ２誘電膜を形成する工程と、
を含むことを特徴とする請求項５に記載の半導体素子のキャパシタ製造方法。
【請求項１４】
前記酸化剤は、オゾンガス、水蒸気または酸素プラズマであることを特徴とする請求項１３に記載の半導体素子のキャパシタ製造方法。
【請求項１５】
前記ＲｕＯ２前処理膜を形成する工程と前記ＴｉＯ２誘電膜を形成する工程とはインサイチュで行われ、
前記半導体基板を反応室内へ引入する工程と、
前記反応室内へＴｉ前駆体を供給する工程、前記反応室内のＴｉ前駆体をパージする工程、前記反応室内へオゾンガスを供給する工程及び前記反応室内のオゾンガスをパージする工程からなるＴｉＯ２蒸着サイクルを数回反復する原子層蒸着方法によってＴｉＯ２誘電膜を形成すると同時に、前記オゾンガスを利用して前記Ｒｕ下部電極の表面を酸化させることによってＲｕＯ２前処理膜を形成する工程と、
を含むことを特徴とする請求項５に記載の半導体素子のキャパシタ製造方法。
【請求項１６】
前記ＴｉＯ２誘電膜を形成した後、後熱処理する工程をさらに含み、前記ＴｉＯ２誘電膜を形成する温度と前記後熱処理温度とをそれぞれ４００℃以下及び５００℃以下に維持することを特徴とする請求項１３または１５に記載の半導体素子のキャパシタ製造方法。
【請求項１７】
前記不純物は、Ａｌ及びＨｆのうち選択された少なくともいずれか一つであり、０．１−１０ａｔ％にドーピングすることを特徴とする請求項１３または１５に記載の半導体素子のキャパシタ製造方法。
【請求項１８】
前記Ａｌ及びＨｆのうち選択された少なくともいずれか一つをドーピングするために、前記ＴｉＯ２誘電膜を形成する間にＡｌ及びＨｆのうち選択された少なくともいずれか一つを含む不純物ソースを気相で導入することを特徴とする請求項１７に記載の半導体素子のキャパシタ製造方法。
【請求項１９】
前記不純物ソースは、前記Ｔｉ前駆体供給工程と別途に導入するか、Ｔｉ前駆体の供給工程に含めて導入することを特徴とする請求項１８に記載の半導体素子のキャパシタ製造方法。
【請求項２０】
前記Ａｌ及びＨｆのうち選択された少なくともいずれか一つをドーピングするために、
前記反応室内へＴｉ前駆体を供給する工程、前記反応室内のＴｉ前駆体をパージする工程、前記反応室内へ酸化剤を供給する工程及び前記反応室内の酸化剤をパージする工程からなるＴｉＯ２蒸着サイクルをｎ回（ｎ≧１）反復した後、
前記反応室内へＡｌ及びＨｆのうち選択された少なくともいずれか一つを含む不純物ソースを供給する工程と、
前記反応室内の不純物ソースをパージする工程と、を含むドーピングサイクルを行い、
前記ＴｉＯ２蒸着サイクルとドーピングサイクルとからなるサイクルを数回反復することを特徴とする請求項１３に記載の半導体素子のキャパシタ製造方法。
【請求項２１】
前記ドーピングサイクルは、
前記反応室内の不純物ソースをパージする工程後に、
前記反応室内へ酸化剤を供給する工程と、
前記反応室内の酸化剤をパージする工程と、
をさらに含むことを特徴とする請求項２０に記載の半導体素子のキャパシタ製造方法。
【請求項２２】
前記Ａｌ及びＨｆのうち選択された少なくともいずれか一つをドーピングするために、前記ＴｉＯ２誘電膜上にＡｌ及びＨｆのうち選択された少なくともいずれか一つを含む不純物ソース膜を蒸着した後、前記ＴｉＯ２誘電膜中へ拡散させることを特徴とする請求項１７に記載の半導体素子のキャパシタ製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のキャパシタ及びその製造方法に係り、より詳細には、誘電膜を改善して顕著に増大した静電容量を持つ半導体素子のキャパシタ及びその製造方法に関する。
【背景技術】
【０００２】
ＤＲＡＭのような半導体素子は、１個のトランジスタと１個のキャパシタとで構成されている。このようにキャパシタを備える半導体素子の容量を高めるためには、キャパシタの静電容量を増大させることが重要である。これまでキャパシタの静電容量を増大させるために、下部電極を立体化する方法、下部電極の高さを高くする方法、誘電膜の厚さを薄くする方法などが利用されてきたが、狭い空間で安定的に高い静電容量を確保するのに限界に到達した。これにより、高誘電率を持つ誘電膜の使用が要求されている。高誘電率を持つ物質として、Ｔａ２Ｏ５、ＴｉＯ２、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＺｒＯ２、ＨｆＯ２、ＢａＴｉＯ３、ＳｒＴｉＯ３、（Ｂａ，Ｓｒ）ＴｉＯ３などの例を挙げることができる。
【０００３】
このような高誘電率を持つ誘電体は、従来キャパシタの電極物質として使われたポリシリコンと容易に反応して電極との界面に低誘電率を持つ物質を形成することによって、静電容量の確保に悪い影響を及ぼす問題点を抱いている。このような問題点を解決するために、下部電極または下部電極と上部電極いずれもをポリシリコンに比べて相対的に酸化され難い物質、例えば、白金（Ｐｔ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）などの貴金属やタングステン（Ｗ）のような耐熱金属、または窒化タングステン（ＷＮ）、または窒化チタン（ＴｉＮ）のような耐熱金属窒化物で形成せねばならない。
【０００４】
一方、高誘電率を持つ誘電体のうち三成分系誘電体が二成分系誘電体に比べて数百倍も顕著に大きい誘電率を持つ。しかし、三成分系誘電体は、物質の構造特性上蒸着が複雑であり、化学量論を合わせ難く、７００℃以上の後熱処理温度を要して電極物質の変形を招くために、実際半導体素子の製造工程に適用し難い。
【０００５】
二成分系誘電体のうちＲｕ電極上に有機金属化学気相蒸着方法（Ｍｅｔａｌ−Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、ＭＯＣＶＤ）で形成するＴａ２Ｏ５膜は、６０以上の誘電率を持つために注目された。しかし、Ｔａ２Ｏ５膜も６００℃以上の後熱処理温度を要するが、この温度でＲｕ電極の劣化は非常に深刻である。
【０００６】
したがって、三成分系誘電体に比べて簡単な構造を持つ物質でありつつ高い誘電率を持ち、また低温工程の可能なキャパシタ誘電膜を開発する必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする技術的課題は、簡単な構造を持つ物質でありつつ高い誘電率を持つ誘電膜を採用した半導体素子のキャパシタを提供することである。
【０００８】
本発明が解決しようとする他の技術的課題は、簡単な構造を持つ物質でありつつ高い誘電率を持つ誘電膜を低温工程で形成して半導体素子のキャパシタを製造する方法を提供することである。
【課題を解決するための手段】
【０００９】
前記技術的課題を達成するための本発明による半導体素子のキャパシタは、半導体基板に形成されたＲｕ下部電極と、前記Ｒｕ下部電極が酸化されて形成されたものであって、ルチル（ｒｕｔｉｌｅ）結晶構造を持つＲｕＯ２前処理膜と、前記ＲｕＯ２前処理膜の結晶構造によってルチル結晶構造に形成され、不純物でドーピングされたＴｉＯ２誘電膜と、前記ＴｉＯ２誘電膜上に形成された上部電極と、を備える。
【００１０】
前記ＲｕＯ２前処理膜の厚さは、５ｎｍ以下であることが望ましい。前記不純物は、Ａｌ及びＨｆのうち選択された少なくともいずれか一つであることが望ましく、０．１〜１０ａｔ％にドーピングされていることが望ましい。前記Ｒｕ上部電極は、貴金属、耐熱金属、耐熱金属窒化物または導電性酸化物である。このとき、前記貴金属はＲｕ、ＰｔまたはＩｒであり、前記耐熱金属窒化物はＴｉＮ、ＴａＮまたはＷＮであり、前記導電性酸化物はＲｕＯ２、ＩｒＯ２またはＳｒＲｕＯ３である。
【００１１】
前記技術的課題を達成するための本発明による半導体素子のキャパシタ製造方法によれば、半導体基板にＲｕ下部電極を形成する。前記Ｒｕ下部電極の表面を酸化させてルチル結晶構造を持つＲｕＯ２前処理膜を形成する。前記ＲｕＯ２前処理膜上に前記前処理膜の結晶構造によってルチル結晶構造にＴｉＯ２誘電膜を形成しつつ前記ＴｉＯ２誘電膜に不純物をドーピングする。前記ＴｉＯ２誘電膜上に上部電極を形成する。
【００１２】
ここで、前記ＲｕＯ２前処理膜をまず形成した後に前記ＴｉＯ２誘電膜の形成を開始するか、前記ＴｉＯ２誘電膜を形成する間に前記ＲｕＯ２前処理膜を形成する。前記Ｒｕ下部電極は、プラズマを利用した原子層蒸着方法（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ）または化学気相蒸着方法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）を利用して形成する。前記ＲｕＯ２前処理膜を形成するために、前記ＴｉＯ２誘電膜の形成開始前に前記Ｒｕ下部電極をオゾンガスで熱処理するか、前記ＴｉＯ２誘電膜を形成する間に酸化剤でオゾンガスを使用する。
【００１３】
望ましい実施形態で、前記ＲｕＯ２前処理膜を形成する工程と前記ＴｉＯ２誘電膜を形成する工程とはインサイチュで行われ、前記半導体基板を反応室内へ引入する工程、前記反応室内へオゾンガスを流入させて前記Ｒｕ下部電極の表面を酸化させることによってＲｕＯ２前処理膜を形成する工程、及びＡＬＤによりＴｉＯ２誘電膜を形成する工程を含む。ＡＬＤによりＴｉＯ２誘電膜を形成する工程は、前記反応室内へＴｉ前駆体を供給する工程、前記反応室内のＴｉ前駆体をパージする工程、前記反応室内へ酸化剤を供給する工程及び前記反応室内の酸化剤をパージする工程からなるサイクルを数回反復することである。前記酸化剤は、オゾンガス、水蒸気または酸素プラズマである。
【００１４】
他の望ましい実施形態でも、前記ＲｕＯ２前処理膜を形成する工程と前記ＴｉＯ２誘電膜を形成する工程とはインサイチュで行われ、前記半導体基板を反応室内へ引入する工程と、前記反応室内へＴｉ前駆体を供給する工程、前記反応室内のＴｉ前駆体をパージする工程、前記反応室内へオゾンガスを供給する工程及び前記反応室内のオゾンガスをパージする工程からなるサイクルを数回反復するＡＬＤによってＴｉＯ２誘電膜を形成すると同時に、前記オゾンガスを利用して前記Ｒｕ下部電極の表面を酸化させることによってＲｕＯ２前処理膜を形成する工程と、を含む。
【００１５】
前記ＴｉＯ２誘電膜を形成した後、後熱処理する工程をさらに含み、前記ＴｉＯ２誘電膜を形成する温度と前記後熱処理温度とをそれぞれ４００℃以下及び５００℃以下に維持する。
【００１６】
前記Ａｌ及びＨｆのうち選択された少なくともいずれか一つは０．１−１０ａｔ％にドーピングする。前記Ａｌ及びＨｆのうち選択された少なくともいずれか一つをドーピングするために、前記ＴｉＯ２誘電膜を形成する間にＡｌ及びＨｆのうち選択された少なくともいずれか一つを含む不純物ソースを気相で導入する。このとき、前記不純物ソースは、前記Ｔｉ前駆体供給工程と別途に導入するか、Ｔｉ前駆体の供給工程に含めて導入する。
【００１７】
前記Ａｌ及びＨｆのうち選択された少なくともいずれか一つをドーピングするために、前記ＴｉＯ２誘電膜上にＡｌ及びＨｆのうち選択された少なくともいずれか一つを含む不純物ソース膜を蒸着した後、前記ＴｉＯ２誘電膜中へ拡散させる方法も利用できる。
【発明の効果】
【００１８】
本発明によれば、ペロブスカイト構造を持つ（Ｂａ，Ｓｒ）ＴｉＯ３のように製作し難い三成分系誘電体に比べて簡単な構造を持つ物質であるＴｉＯ２誘電膜を採用することによって、現在のギガ級保存容量を持つ半導体素子を製造するためのＵＬＳＩ−ＤＲＡＭ工程で最も大きい問題点の一つであるキャパシタ製造工程に関連した諸般問題を画期的に改善できる。
【００１９】
本発明によってＲｕＯ２前処理膜を形成した上にＴｉＯ２誘電膜をルチル結晶構造で形成すれば、誘電率の高い誘電膜を低温で形成できる。そして、ＴｉＯ２誘電膜に不純物をドーピングして漏れ電流の低下を補償するので、等価酸化膜の厚さ０．７ｎｍ以下の誘電膜を形成できる。また、以上のようなあらゆる工程が薄膜蒸着時には４００℃以下、蒸着後の後熱処理も５００℃以下で進んでＲｕ電極の熱による変形などの劣化を防止する。
【発明を実施するための最良の形態】
【００２０】
以下、添付図面を参照して本発明の望ましい実施例を詳細に説明する。しかし、本発明の実施例は色々な他の形態に変形でき、本発明の範囲が後述する実施例に限定されるものと解釈されてはならないだめである。本発明の実施例は当業者に本発明をさらに完全に説明するために提供されるものである。したがって、図面での要素の形状などはさらに明確な説明を強調するために誇張されたものであり、図面上で同じ符号で表示された要素は同じ要素を意味する。
【００２１】
〔第１実施例〕
図１は、本発明の第１実施例による半導体素子のキャパシタを説明するための断面図である。
【００２２】
図１を参照すれば、本発明による半導体素子のキャパシタは、半導体基板１００に形成されたＲｕ下部電極１４０ａ、Ｒｕ下部電極１４０ａが酸化されて形成されたものであって、ルチル結晶構造を持つＲｕＯ２前処理膜１４６、ＲｕＯ２前処理膜１４６の結晶構造によってルチル結晶構造に形成されて不純物でドーピングされたＴｉＯ２誘電膜１５０、及びＴｉＯ２誘電膜１５０上に形成された上部電極１６０を備える。上部電極１６０は、貴金属、耐熱金属、耐熱金属窒化物または導電性酸化物でありうる。この時、上部電極１６０をなす貴金属は、Ｒｕ、ＰｔまたはＩｒであり、耐熱金属窒化物はＴｉＮ、ＴａＮまたはＷＮであり、導電性酸化物はＲｕＯ２、ＩｒＯ２またはＳｒＲｕＯ３でありうる。
【００２３】
半導体基板１００には、不純物領域１０５をソース及びドレインとして持つトランジスタ（図示せず）のような構造物が提供され、その上部にコンタクトプラグ１１５を備える下部絶縁膜１１０が形成されうる。下部絶縁膜１１０上にはエッチング停止膜パターン１２０ａが形成されうる。図１において、説明の便宜上、半導体基板１００上に形成された細部構造物は一部図示していない。
【００２４】
図１に図示した例は、Ｒｕ下部電極１４０ａの上面、外面及び内面がいずれもキャパシタ領域として利用されるシリンダー型キャパシタである。しかし、本発明はこれに限定されず、例えば、Ｒｕ下部電極１４０ａの上面及び内面のみキャパシタ領域として利用されるコンケーブ（ｃｏｎｃａｖｅ）型キャパシタで具現されることもできる。または、スタック型キャパシタで具現されることもできる。コンケーブ型及びスタック型キャパシタの場合、隣接する二つのＲｕ下部電極１４０ａ間に後述するモールド酸化膜パターン（図３ないし図５の“１３０ａ”）が介在される。
【００２５】
また、図１に図示した例は、ＣＯＢ（Ｃａｐａｃｉｔｏｒ  Ｏｖｅｒ  Ｂｉｔ  ｌｉｎｅ）のように、ＤＲＡＭでビットライン上にキャパシタが位置する場合である。しかし、本発明はこれに限定されず、ＣＵＢ（Ｃａｐａｃｉｔｏｒ  Ｕｎｄｅｒ  Ｂｉｔ  Ｌｉｎｅ）のようにビットライン下にキャパシタが位置する場合、またはトレンチ型キャパシタのように半導体基板中へキャパシタが形成される場合で具現されることもできる。
【００２６】
本発明において、ＲｕＯ２前処理膜１４６の厚さは５ｎｍ以下であることが望ましい。ＴｉＯ２誘電膜１５０は、ルチル結晶構造を持つために高誘電率を持つ。また、ＲｕＯ２前処理膜１４６の結晶構造によって形成されたものであるので、ＲｕＯ２前処理膜１４６のない場合に比べて低温でもルチル結晶構造で形成できるという長所がある。ＴｉＯ２誘電膜１５０にドーピングされた不純物は、Ａｌ及びＨｆのうち選択された少なくともいずれか一つであることが望ましく、０．１〜１０ａｔ％にドーピングされている。さらに望ましくは、０．１〜５ａｔ％にドーピングされている。このような不純物ドーピングによって、ＴｉＯ２誘電膜１５０の誘電率減少を最小化しつつ漏れ電流を大きく改善して、後述する実験例に示したように、等価酸化膜の厚さ０．７ｎｍ以下の誘電膜が形成できる。ＴｉＯ２誘電膜１５０にＡｌ及びＨｆのうち選択された少なくともいずれか一つを０．１ａｔ％以下にドーピングする時には、ドーピングによる効果が微小である。１０ａｔ％以上にドーピングする時には漏れ電流改善の効果より誘電率減少の影響が大きい。
【００２７】
このように、本発明による半導体素子のキャパシタは、三成分系誘電膜に比べて簡単な構造を持つ二成分系物質でありつつ高い誘電率を持つＴｉＯ２誘電膜を採用したものであって、ＴｉＯ２誘電膜に不純物をドーピングして誘電率減少を最小化しつつ漏れ電流を大きく改善したものである。
【００２８】
〔第２実施例〕
図２ないし図８は、本発明の第２実施例による半導体素子のキャパシタ製造方法を説明するための断面図である。図９及び図１０は、本発明の第２実施例による半導体素子のキャパシタ製造方法のうちＴｉＯ２誘電膜形成工程のフローチャートである。
【００２９】
まず図２を参照すれば、半導体基板１００にＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）またはＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）のような素子分離工程を利用して活性領域を限定した後、活性領域に不純物領域１０５をソース及びドレインとして持つトランジスタ構造物を形成する。ＤＲＡＭを製作するための半導体基板１００は、シリコンウェーハであることが通常的であるが、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）やＳＯＳ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｓａｐｐｈｉｒｅ）などで基板を構成してもよい。
【００３０】
トランジスタ構造物上に下部絶縁膜１１０を形成した後、下部絶縁膜１１０を貫通して半導体基板１００の不純物領域１０５と接する複数個のコンタクトプラグ１１５を形成する。コンタクトプラグ１１５及び下部絶縁膜１１０上に、例えば、シリコン窒化膜から形成されたエッチング停止膜１２０を先ず形成した後、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）、ＰＥ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ）−ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｙｌ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）またはＨＤＰ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）−酸化物などを蒸着してモールド酸化膜１３０を形成する。
【００３１】
次いで、図３のように、エッチング停止膜１２０の上面が露出されるまでモールド酸化膜１３０をエッチングしてモールド酸化膜パターン１３０ａを形成する。この時、エッチング停止膜１２０は、下部絶縁膜１１０がエッチングされないように保護する。次いで、露出されたエッチング停止膜１２０のみ除去する程にエッチング工程を進行して、コンタクトプラグ１１５及びその周辺の下部絶縁膜１１０の上面を露出させるホール１３５を形成する。モールド酸化膜パターン１３０ａの下部にはエッチング停止膜パターン１２０ａが残留する。
【００３２】
図４を参照して、ホール１３５を完全に埋め込まない程の厚さにＲｕ膜１４０を形成する。このようなＲｕ膜１４０は、本発明によるキャパシタの下部電極となる膜であって、スパッタリングによって形成してもよいが、プラズマを利用したＡＬＤまたはＣＶＤを利用して形成するが望ましい。
【００３３】
ここで、ＡＬＤとは、ＣＶＤの一類型であって、流入されたソースガスを基板表面に化学吸着させて残りのソースガスをパージした後、前記吸着されたソースガスでから物質層を形成する方法である。ソースガスの流入→パージのサイクルを反復して所望の厚さの物質層を形成できる。この方法によれば、通常原子層単位で物質層の厚さを調節できるので、優秀な段差被覆性を持つ物質層を形成でき、物質層内に含まれた不純物の濃度も非常に低くなる。
【００３４】
ＡＬＤを利用したＲｕ膜１４０の形成時、Ｔｉ（ＯＣ３Ｈ７）４及びＨ２Ｏをソースガスで２５０℃で１０ｎｍ程度のＴｉＯ２膜をシード層及び接合層として先ず形成した後、Ｒｕ（ＥｔＣｐ）２、ＲｕＣｐ（ｉ−ＰｒＣｐ）またはＲｕ（ＤＥＲ）２をソースガスとし、Ｏ２及びプラズマ活性化されたＨ２を反応ガスとして３００℃でＲｕ膜１４０を形成できる。ガス供給時間とパージ時間はそれぞれ０．１秒、５秒程度にすることができる。
【００３５】
次いで、図５を参照して、Ｒｕ膜１４０上にギャップフィル特性の良いＵＳＧ（Ｕｎｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜のようなキャッピング膜１４５を蒸着してホール１３５の内部を埋め込む。次に、モールド酸化膜パターン１３０ａの上面が表れるまでキャッピング膜１４５とＲｕ膜１４０とをエッチバックまたはＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）で除去する（図面で点線上の部分を除去することである）。これにより、それぞれ分離されたキャパシタＲｕ下部電極１４０ａが形成される。
【００３６】
次いで、図６に示したように、キャッピング膜１４５とモールド酸化膜パターン１３０ａとをウェットエッチングで除去してＲｕ下部電極１４０ａの表面を露出させる。このような構造でＲｕ下部電極１４０ａの上面、外面及び内面がいずれもキャパシタ領域として利用されるシリンダー型キャパシタを製造できる。キャッピング膜１４５のみ除去する場合には、Ｒｕ下部電極１４０ａの上面及び内面のみキャパシタ領域として利用されるコンケーブ型キャパシタを製造できる。その後、Ｒｕ下部電極１４０ａ表面を酸化させてルチル結晶構造を持つＲｕＯ２前処理膜１４６を形成する。
【００３７】
ＲｕＯ２前処理膜１４６を形成するために、Ｒｕ下部電極１４０ａをオゾンガスで１００〜４００℃で熱処理する。例えば、２５０℃の温度で約１５秒間熱処理する。Ｒｕ下部電極１４０ａは六方最密（ＨＣＰ）構造の結晶構造を持つが、オゾンガスでその表面を処理すれば、Ｒｕが酸化されつつルチル結晶構造を持つ酸化膜が形成される。この時、ＲｕＯ２前処理膜１４６の厚さは５ｎｍ以下であることが望ましい。本発明で形成するＲｕＯ２前処理膜１４６は、後続成長させるＴｉＯ２誘電膜１５０のシード層の役割を行い、ＲｕＯ２前処理膜１４６とＴｉＯ２誘電膜１５０との格子定数差がほとんどないので、ＴｉＯ２誘電膜１５０がＲｕＯ２前処理膜１４６の結晶構造によってエピタキシャル成長する。
【００３８】
このように本実施例では、ＲｕＯ２前処理膜１４６をまず形成した後、図７を参照してＴｉＯ２誘電膜１５０の形成工程を始める。ＲｕＯ２前処理膜１４６を形成する工程とＴｉＯ２誘電膜１５０を形成する工程とはインサイチュで行える。すなわち、半導体基板１００を反応室（図示せず）内へ引入した後、反応室内へオゾンガスを流入させてＲｕ下部電極１４０ａの表面を酸化させることによってＲｕＯ２前処理膜１４６を形成した後、その反応室でＴｉＯ２誘電膜１５０の形成工程を続けて進行する。
【００３９】
一般的には、ＴｉＯ２を７００℃以上の高温で蒸着して初めてＴｉＯ２膜がルチル結晶構造を持つ。しかし、本発明によれば、ＲｕＯ２前処理膜１４６がルチル結晶構造を持っているので、その上に成長するＴｉＯ２誘電膜１５０も、前処理膜１４６の結晶構造によってルチル結晶構造で形成される。したがって、本発明の方法で行えば、ルチル結晶構造を持つＴｉＯ２誘電膜１５０の形成温度を４００℃以下に維持できる。
【００４０】
本実施例のように３次元的な構造を持つ下部電極１４０ａ上に誘電膜１５０を均一に形成するためには、段差被覆性の優秀なＣＶＤまたはＡＬＤを利用できる。ＡＬＤによってＴｉＯ２誘電膜１５０を形成する工程は、図９のようなフローチャートによることができる。
【００４１】
図９を参照すれば、反応室内へＴｉ前駆体を供給する（工程Ｓ１）。Ｔｉ前駆体は、半導体基板１００上に約２００〜４００℃程度の温度で約０．１〜３秒間提供される。使用できるＴｉ前駆体の例は、ＴＴＩＰ（Ｔｉｔａｎｉｕｍ  ＴｅｔｒａＩｓｏｐｒｏＰｏｘｉｄｅ，Ｔｉ（ＯＣ３Ｈ７）４）を含む。Ｔｉ前駆体が半導体基板１００上に提供されれば、Ｔｉ前駆体の一部がＲｕＯ２前処理膜１４６に吸着される。そのうち、化学吸着されたＴｉ前駆体はＴｉ金属膜を単原子層として形成する。
【００４２】
次いで、反応室内のＴｉ前駆体をパージする（工程Ｓ２）。パージガスとしては、アルゴン（Ａｒ）ガスまたは窒素（Ｎ２）ガスのような不活性ガスを利用できる。このパージガスは、反応実からＴｉ前駆体のうち化学吸着されていない部分を除去する。パージガスは反応室内へ約０．１〜３秒間供給される。
【００４３】
次いで、反応室内へ酸化剤を供給する（工程Ｓ３）。酸化剤は、オゾンガス、水蒸気（Ｈ２Ｏ）または酸素プラズマである。酸化剤は、約２００〜４００℃程度の温度で約０．１〜３秒間提供される。酸化剤は、工程Ｓ１で形成されたＴｉ金属膜と化学的に反応して、ＲｕＯ２前処理膜１４６上に一層のＴｉＯ２誘電膜を形成する。
【００４４】
酸化剤としてオゾンガスを使用する場合、オゾンガスの量は１００〜５００ｇ／とすることができる。オゾンガス供給時間を延長させるほどＴｉＯ２誘電膜の厚さとＴｉＯ２誘電膜の密度は増大する一方、ＴｉＯ２誘電膜内のＴｉ密度は減少する。オゾンガス供給時間が長い場合のＴｉＯ２誘電膜の電気的物性（等価酸化膜の厚さ、漏れ電流密度など）が、オゾンガス供給時間が短い場合のＴｉＯ２誘電膜の電気的物性より優秀である。
【００４５】
次いで、反応室内の酸化剤をパージする（工程Ｓ４）。パージガスは、反応室から反応していない酸化剤を除去する。この工程のパージガスは工程Ｓ２のパージガスと同じ種類、同じ供給時間及び温度で供給できる。場合によっては、工程Ｓ２のパージガスと相異なる種類、相異なる供給時間及び温度で供給することもある。
【００４６】
このようにＳ１ないしＳ４の工程からなるＴｉＯ２蒸着サイクルを数回反復して所望の厚さにルチル結晶構造を持つＴｉＯ２誘電膜１５０を形成する。
【００４７】
一般的には、ＴｉＯ２を高温で蒸着して初めてＴｉＯ２膜がルチル結晶構造を持ち、低温でＴｉＯ２膜を形成すれば、アナターゼ結晶構造を持つ。アナターゼ結晶構造を持つＴｉＯ２膜は約３０〜４０程度の相対誘電率を持つ一方、ルチル結晶構造を持つＴｉＯ２膜は約９０〜１７０程度の非常に大きい相対誘電率を持つ。特に、正方晶結晶に属するルチル結晶構造のＴｉＯ２膜は、短軸であるａ軸に沿っては約９０程度の相対誘電率を示すが、長軸であるｃ軸に沿っては約１７０程度までの顕著に高い相対誘電率を表す。しかし、このようなルチル結晶構造を持つＴｉＯ２膜は少なくとも７００℃以上の高温でのみ形成されるために、従来にはルチル結晶構造を持つＴｉＯ２膜を形成する間に、トランジスタ、絶縁膜及び配線のような下部構造物と、特にＲｕからなる下部電極が熱的に損傷されるという問題点がある。
【００４８】
しかし、本発明によれば、ＲｕＯ２前処理膜１４６がルチル結晶構造を持っているので、その上に形成されるＴｉＯ２誘電膜１５０もその結晶構造によってルチル結晶構造に形成される。したがって、４００℃以下の低温、例えば、２００〜３００℃程度の低温でもルチル結晶構造を持つＴｉＯ２誘電膜１５０を形成できる。本発明では、このように低温でルチル結晶構造を持つＴｉＯ２誘電膜１５０を形成することによって、下部構造物の劣化なしにキャパシタ工程を進行できる。また、大きい誘電率を期待することができる。
【００４９】
本発明では、このようにＴｉＯ２誘電膜１５０を形成しつつ、またＴｉＯ２誘電膜１５０に不純物をドーピングする。不純物ドーピングは漏れ電流特性の低下を補償する。しかし、不純物ドーピングによってＴｉＯ２誘電膜１５０の誘電率が減少しうる。したがって、適正なドーピング濃度を決定して最適化せねばならない。本発明者の実験結果、ドーピングする不純物はＡｌ及びＨｆのうち選択された少なくともいずれか一つ、ドーピング濃度は０．１〜１０ａｔ％であることが望ましい。ａｔ％の基準はＴｉの原子量である。さらに望ましくは、０．１−５ａｔ％にドーピングして誘電率減少を最小化しつつ漏れ電流を改善する。ＴｉＯ２誘電膜１５０にＡｌ及びＨｆのうち選択された少なくともいずれか一つを０．１ａｔ％以下にドーピングする時には、ドーピングによる効果が微小である。１０ａｔ％以上にドーピングする時には、漏れ電流改善の効果より誘電率減少の影響が大きい。
【００５０】
Ａｌ及びＨｆのうち選択された少なくともいずれか一つをドーピングするためには、ＴｉＯ２誘電膜１５０を形成する間にＡｌ及びＨｆのうち選択された少なくともいずれか一つを含む不純物ソースを気相で導入する方法を利用するか、ＴｉＯ２誘電膜１５０上にＡｌ及びＨｆのうち選択された少なくともいずれか一つを含む不純物ソース膜を蒸着した後、ＴｉＯ２誘電膜１５０中へ拡散させる方法を利用できる。
【００５１】
例えば、ＡｌをドーピングするためにＴｉＯ２誘電膜１５０を形成する間に、ＴＭＡ（ｔｒｉｍｅｔｈｙｌ  ａｌｕｍｉｎｕｍ，Ａｌ（ＣＨ３）３）のようにＡｌを含む不純物ソースを気相で導入する。また、ＨｆをドーピングするためにＴｉＯ２誘電膜１５０を形成する間に、ＴＥＭＡＨｆ（ｔｅｔｒａ  ｅｔｈｙｌ  ｍｅｔｈｙｌ  ａｍｉｎｏ  ｈａｆｎｉｕｍ，Ｈｆ［Ｎ（Ｃ２Ｈ５）ＣＨ３］４）、ＴＤＭＡＨｆ（ｔｅｔｒａ  ｄｉｍｅｔｈｙｌ  ａｍｉｎｏ  ｈａｆｎｉｕｍ，Ｈｆ［Ｎ（ＣＨ３）２］４）、ＴＤＥＡＨｆ（ｔｅｔｒａ  ｄｉｅｔｈｙｌ  ａｍｉｎｏ  ｈａｆｎｉｕｍ，Ｈｆ［Ｎ（Ｃ２Ｈ５）２］４）、ＨｆＣｌ４またはＮＯＨ（Ｈｆ（［Ｎ（ＣＨ３）（Ｃ２Ｈ５）］３［ＯＣ（ＣＨ３）３］）のようにＨｆを含む不純物ソースを気相で導入する。またはＡｌをドーピングするためにＴｉＯ２誘電膜１５０を形成した後、その上にＡｌ２Ｏ３膜のようにＡｌを含む膜を蒸着した後、ＴｉＯ２誘電膜１５０中へＡｌを拡散させる。ＨｆをドーピングするためにＴｉＯ２誘電膜１５０を形成した後、その上にＨｆＯ２膜のようにＨｆを含む膜を蒸着した後、ＴｉＯ２誘電膜１５０中へＨｆを拡散させる。ＴｉＯ２誘電膜１５０の厚さによって不純物ソース膜の厚さも変わらねばならないが、前記のドーピング濃度を満足させるために通常的に不純物ソース膜の厚さは１ｎｍ内外とすることができる。また、この程度の厚さを持つ不純物ソース膜は、ＴｉＯ２誘電膜１５０中へいずれも拡散して均一に広がるために、ＴｉＯ２誘電膜１５０上に積層した不純物ソース膜が残ることはほとんどない。不純物ソース膜の蒸着もＡＬＤによることができる。
【００５２】
気相の不純物ソースは、図１０に示したように、Ｔｉ前駆体供給工程（Ｓ１）サイクルと別個に導入してパージするか、図９に示したＴｉ前駆体の供給工程（Ｓ１）サイクルに含めて導入する。
【００５３】
図１０を参照すれば、ＴｉＯ２誘電膜１５０にＡｌ及びＨｆのうち選択された少なくともいずれか一つをドーピングするために、反応室内へＴｉ前駆体を供給する工程（Ｓ１）、反応室内のＴｉ前駆体をパージする工程（Ｓ２）、反応室内へ酸化剤を供給する工程（Ｓ３）及び反応室内の酸化剤をパージする工程（Ｓ４）からなるＴｉＯ２蒸着サイクルをｎ回（ｎ≧１）反復した後、反応室内へＡｌ及びＨｆのうち選択された少なくともいずれか一つを含む不純物ソースを供給する工程（Ｓ５）、反応室内の不純物ソースをパージする工程（Ｓ６）、反応室内へ酸化剤を供給する工程（Ｓ７）、及び反応室内の酸化剤をパージする工程（Ｓ８）を含むドーピングサイクルを１回行い、このようなＴｉＯ２蒸着サイクル及びドーピングサイクルからなるサイクルを数回反復する。ドーピングサイクルのうち、図１０のフローチャートで括弧で表示した部分である、反応室内へ酸化剤を供給する工程（Ｓ７）及び反応室内の酸化剤をパージする工程（Ｓ８）は省略してもよい。または、ドーピングサイクル直前の酸化剤供給（Ｓ３）と酸化剤パージ工程（Ｓ４）とを省略してもよい。Ｔｉ前駆体の供給時間対不純物ソースの供給時間の比率を高くするほどＴｉＯ２誘電膜１５０中の不純物濃度が増大する。
【００５４】
このような方法を利用して適正な量の不純物をドーピングすることで、ＴｉＯ２誘電膜１５０の誘電率減少を最小化しつつ漏れ電流を大きく改善し、後述する実験例から分かるように、等価酸化膜の厚さ０．７ｎｍ以下の誘電膜を形成できる。
【００５５】
ＴｉＯ２誘電膜１５０を形成した後には、その電気的特性が改善されるように、後熱処理（ａｎｎｅａｌｉｎｇ）する工程をさらに行ってもよい。例えば、ＴｉＯ２誘電膜１５０が形成された結果物を酸素（Ｏ２）と窒素（Ｎ２）が含まれたガス雰囲気で熱処理できる。後熱処理温度を５００℃以下に維持する。この程度の温度は、下部構造物及びＲｕ下部電極１４０ａの構造的安定性を阻害しない。後熱処理時間は３０分以内とすることができる。
【００５６】
次いで、図８に示したように、ＴｉＯ２誘電膜１５０上に上部電極１６０を形成する。上部電極１６０は貴金属、耐熱金属、耐熱金属窒化物または導電性酸化物で形成する。貴金属はＲｕ、ＰｔまたはＩｒであり、耐熱金属窒化物はＴｉＮ、ＴａＮまたはＷＮであり、導電性酸化物はＲｕＯ２、ＩｒＯ２またはＳｒＲｕＯ３でありうる。
【００５７】
以上、説明したように、本発明によるキャパシタ製造方法でＴｉＯ２誘電膜１５０はＲｕＯ２前処理膜１４６の結晶構造によって形成されるので、２００〜３００℃の低温でも形成でき、ルチル結晶構造を持つために高誘電率を持つ。また、ＴｉＯ２誘電膜１５０に不純物をドーピングすることで、誘電率減少を最小化しつつ漏れ電流を大きく改善できる。
【００５８】
〔第３実施例〕
図１１及び図１２は、本発明の第３実施例による半導体素子のキャパシタ製造方法のうちＴｉＯ２誘電膜形成工程のフローチャートである。
【００５９】
前述した第２実施例では、ＲｕＯ２前処理膜１４６をまず形成した後にＴｉＯ２誘電膜１５０を形成する例を説明した。しかし、ＴｉＯ２誘電膜１５０を形成する間、換言すれば、ＴｉＯ２誘電膜１５０の形成をまず始めた後、誘電膜形成を完了する前にＲｕＯ２前処理膜１４６を形成してもよく、この時、ＲｕＯ２前処理膜１４６を形成するためにＴｉＯ２誘電膜１５０を形成する間に酸化剤としてオゾンガスを使用する。以下では、このような方法の実施例について説明する。
【００６０】
まず、図５を参照して説明した工程まで進む。その後、キャッピング膜１４５とモールド酸化膜パターン１３０ａをウェットエッチングで除去してＲｕ下部電極１４０ａ表面を露出させる。
【００６１】
その後、半導体基板１００を反応室内へ引入し、図１１または図１２のようなフローチャートによってＴｉＯ２誘電膜１５０の形成を始める。ＲｕＯ２前処理膜１４６を形成するためには、ＴｉＯ２誘電膜１５０を形成する間に酸化剤としてオゾンガスを使用することが特徴である。
【００６２】
まず図１１を参照すれば、反応室内へＴｉ前駆体を供給し（工程Ｓ１１）、反応室内のＴｉ前駆体をパージした後（工程Ｓ１２）、反応室内へオゾンガスを供給し（工程Ｓ１３）、反応室内のオゾンガスをパージする（工程Ｓ１４）。このような工程Ｓ１１ないしｓ１４からなるＴｉＯ２蒸着サイクルを数回反復するＡＬＤによって図７と共にＴｉＯ２誘電膜１５０を形成する。この時、使われるオゾンガスは１００〜５００ｇ／ｍ３、例えば４００ｇ／ｍ３の濃度とするが、オゾンガスは、ＴｉＯ２誘電膜１５０を侵入してＲｕ下部電極１４０ａの表面を酸化させることができる。したがって、ＴｉＯ２誘電膜１５０を形成すると同時にＲｕ下部電極１４０ａの表面にＲｕＯ２前処理膜１４６を形成する。この時にも、ＲｕＯ２前処理膜１４６の厚さは５ｎｍ以下であることが望ましい。特に、このようにＲｕＯ２前処理膜１４６が形成される場合、Ｒｕ下部電極１４０ａの粗度の増大が抑制される長所と工程単純化の長所とがある。
【００６３】
それ以外に、ＴｉＯ２誘電膜１５０を形成する方法、特に不純物ドーピングに関しては、図９及び図１０を参照して説明したような第２実施例の説明をそのまま援用できる。図１２は、ＴｉＯ２誘電膜１５０の形成をまず始めた後、誘電膜形成を完了する前にＲｕＯ２前処理膜１４６を形成する本実施例でＴｉＯ２誘電膜１５０に不純物をドーピングする例を示すものであって、図１０のフローチャートと類似しているが、酸化剤として特にオゾンガスを使用することが分かる。
【００６４】
本実施例による特有の効果は、ＲｕＯ２前処理膜１４６の形成工程を別途に進行するものではなく、ＴｉＯ２誘電膜１５０の形成時に酸化剤としてオゾンガスを使用することにより、ＴｉＯ２誘電膜１５０を形成する間に形成できて簡単であるということである。
【００６５】
本発明に関するさらに詳細な内容は、次の具体的な実験例を通じて説明し、ここに記載されていない内容は、当業者ならば十分に技術的に類推できるものであるので、説明を省略する。また、次の実験例は本発明を制限しようとするものではない。
【００６６】
＜実験例１＞
本発明の第３実施例、すなわち、ＴｉＯ２誘電膜を形成する間にＲｕＯ２前処理膜を形成する例によってＴｉＯ２誘電膜を形成した。しかし、ＴｉＯ２誘電膜に不純物ドーピングは施さなかった。具体的に、Ｒｕ下部電極上にトラベリング・ウェーブ方式の原子層蒸着装備を利用して、２５０℃の温度でＴＴＩＰとオゾンガスを使用してＴｉＯ２誘電膜を形成した。ＴｉＯ２誘電膜は、４００℃の温度及びＮ２（９５％）／Ｏ２（５％）雰囲気で後熱処理した。
【００６７】
図１３は、このように形成したＡｌをドーピングしていないＴｉＯ２誘電膜の物理的厚さ変化による等価酸化膜（Ｔｏｘｅｑ）の厚さ変化を示すグラフである。グラフの勾配からＴｉＯ２誘電膜の誘電率が１００に該当するということが分かる。
【００６８】
前述したように、ＴｉＯ２誘電膜の結晶構造がアナターゼである時に相対誘電率は３０〜４０程度である。ＴｉＯ２誘電膜がルチル結晶構造である時、短軸であるａ軸に沿っては約９０程度の相対誘電率を、長軸であるｃ軸に沿っては約１７０程度の相対誘電率を表す。本実験例ではＴｉＯ２誘電膜の誘電率が１００程度であるため、２５０℃の低温であるもののルチル結晶構造のＴｉＯ２誘電膜を形成したことが分かる。これはＴｉＯ２誘電膜を形成する間にオゾンガスの酸化作用によりＲｕ下部電極の表面が酸化されてＲｕＯ２前処理膜を形成したためである。また、このように形成したＴｉＯ２誘電膜の誘電率が９０と１７０との間にあるので、ルチル結晶構造がランダムに配列されたものであることが分かる。
【００６９】
＜実験例２＞
図１４は、本発明の第３実施例によってＴｉＯ２誘電膜を形成した場合、ＴｉＯ２誘電膜のＸ線回折（Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ：ＸＲＤ）分析資料を示す図面であり、図１５は、Ｒｕ下部電極とＴｉＯ２誘電膜間の界面のＸ線光電子分散（Ｘ−ｒａｙ  Ｐｈｔｏｅｍｉｓｓｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ、ＸＰＳ）スペクトル資料を示す図面である。図１４に示したように、本発明によってＲｕ電極上にオゾンガスを利用する原子層蒸着工程で形成したＴｉＯ２誘電膜の結晶構造はルチルである。これは、図１５に示すように、オゾンガスを利用する原子層蒸着工程でＴｉＯ２誘電膜を形成する場合、Ｒｕ電極の表面が薄いＲｕＯ２に変換されたためである。
【００７０】
＜実験例３＞
図１６は、ＡｌがドーピングされたＴｉＯ２誘電膜とドーピングされていないＴｉＯ２誘電膜との漏れ電流−電圧（Ｊ−Ｖ）グラフである。本実験の場合、上部電極として電子源蒸発法で蒸着した白金を使用した。■は、ＡｌでドーピングされたＴｉＯ２誘電膜の場合であり、●は、ドーピングされていないＴｉＯ２誘電膜の場合である。前述したように、本発明で実施する誘電膜の不純物ドーピングは漏れ電流特性低下を補償する。しかし、ＴｉＯ２誘電膜の誘電率を低減させる。したがって、適正なドーピング濃度を決定せねばならない。本発明者の実験結果、不純物がＡｌである場合、適正なドーピング濃度は０．１〜１０ａｔ％である。
【００７１】
図１６を参照すれば、Ａｌを適正量のＴｉＯ２誘電膜にドーピングした時、ドーピングしていない誘電膜に比べて等価酸化膜の厚さはさらに薄いが、漏れ電流が０．５〜１Ｖ領域で非常に小さいことを示す。図面に提示していないが、Ａｌをドーピングする場合に誘電損失またＡｌ混入により低減する効果もある。実験結果、ＡｌをドーピングしていないＴｉＯ２誘電膜の誘電損失は２％程であったが、ＡｌをドーピングしたＴｉＯ２誘電膜の場合に誘電損失は０．５％に大きく低減した。
【００７２】
図１７は、最適化された濃度にＡｌドーピングされたＴｉＯ２誘電膜の物理的厚さ変化による等価酸化膜の厚さ変化を示すグラフである。グラフの勾配から誘電膜の誘電率が５０程度であり、得られる最小等価酸化膜の厚さが約０．４ｎｍであることが分かる。
【００７３】
図１８は、最適化された濃度にＡｌドーピングされたＴｉＯ２誘電膜の漏れ電流−電圧（Ｊ−Ｖ）グラフである。約０．６２ｎｍ程度の等価酸化膜の厚さでＤＲＡＭキャパシタで要求される５Ｘ１０−７Ａ／ｃｍ２＠０．８Ｖ以下の漏れ電流が維持されることを示している。
【００７４】
図１９は、ＡｌがドーピングされたＴｉＯ２誘電膜とドーピングされていないＴｉＯ２誘電膜の等価酸化膜の厚さによる漏れ電流グラフである。●は、ＡｌでドーピングされたＴｉＯ２誘電膜の場合であり、▲は、ドーピングされていないＴｉＯ２誘電膜の場合である。図１９を参照すれば、１Ｘ１０−２Ａ／ｃｍ２＠０．８Ｖ以下の漏れ電流条件によるならば、本発明のようなＡｌドーピングされたＴｉＯ２誘電膜では等価酸化膜の厚さを５Åまで薄くすることができる。等価酸化膜の厚さを６Åとするならば、本発明のようなＡｌドーピングされたＴｉＯ２誘電膜では１Ｘ１０−７Ａ／ｃｍ２＠０．８Ｖ以下の漏れ電流条件を満足させることができる。
【００７５】
以上の図１７ないし図１９を参照すれば、図１３のように不純物をドーピングしていないＴｉＯ２誘電膜に比べて誘電率は低減するが、ＤＲＡＭキャパシタで要求される誘電率、漏れ電流及び等価酸化膜が得られることが分かる。
【００７６】
＜実験例４＞
不純物としてＡｌをドーピングする場合とＨｆをドーピングする場合とを比較してみた。Ａｌは、ＴｉＯ２誘電膜を形成する間にＡｌを含む不純物ソースを気相で供給してドーピングし、Ｈｆは、ＴｉＯ２誘電膜上にＨｆＯ２膜をＡＬＤで蒸着して拡散させてドーピングした。
【００７７】
図２０は、ＡｌがドーピングされたＴｉＯ２誘電膜とＨｆがドーピングされたＴｉＯ２誘電膜との等価酸化膜の厚さによる漏れ電流グラフである。
【００７８】
図面で■、●、▲は、ＡｌでドーピングされたＴｉＯ２誘電膜の場合であり、□は、ＨｆがドーピングされたＴｉＯ２誘電膜の場合である。そして、■は、ＴｉＯ２蒸着サイクルを１２０回、Ａｌドーピングサイクルを１回行った場合であり、●は、ＴｉＯ２蒸着サイクルを９０回、Ａｌドーピングサイクルを１回行った場合であり、▲は、ＴｉＯ２蒸着サイクルを６０回、Ａｌドーピングサイクルを１回行った場合である。□で表したデータは、ＴｉＯ２蒸着サイクル１７５、２５０、３００、３５０回に対してＨｆＯ２蒸着サイクルをそれぞれ５回行って得た（これは、ＴｉＯ２誘電膜を約８〜１０ｎｍ蒸着し、その上にＨｆＯ２を約０．５ｎｍ蒸着したことに該当する）。
【００７９】
図２０を参照すれば、ＨｆがドーピングされたＴｉＯ２誘電膜の場合が、ＡｌがドーピングされたＴｉＯ２誘電膜の場合より同じ等価酸化膜の厚さで漏れ電流が同一、または５倍程度少ない。特に、等価酸化膜６Å以下の部分でＨｆがドーピングされたＴｉＯ２誘電膜の漏れ電流がさらに少ないことが分かる。
【００８０】
図２１は、等価酸化膜の厚さが６Åで同じである、ＡｌがドーピングされたＴｉＯ２誘電膜とＨｆがドーピングされたＴｉＯ２誘電膜、そして不純物がドーピングされていないＴｉＯ２誘電膜の漏れ電流−電圧（Ｊ−Ｖ）グラフである。
【００８１】
図面で、■は、ＨｆがドーピングされたＴｉＯ２誘電膜に係り、ＴｉＯ２蒸着サイクル２５０回に対してＨｆＯ２蒸着サイクルを５回行った場合であり、▲は、ＡｌがドーピングされたＴｉＯ２誘電膜に係り、ＴｉＯ２蒸着サイクルを６０回、Ａｌドーピングサイクルを１回行った場合であり、★は、不純物がドーピングされていないＴｉＯ２誘電膜の場合である。
【００８２】
図２１を参照すれば、１Ｖ以下の低い電圧の印加時、ＨｆがドーピングされたＴｉＯ２誘電膜の漏れ電流が最も少ないことが分かる。
【００８３】
＜実験例５＞
図２２は、蒸着された状態（ａｓ−ｄｅｐｏｓｉｔｅｄ）のＡｌドーピングされたＴｉＯ２誘電膜、ＡｌドーピングされたＴｉＯ２誘電膜をＮ２／Ｏ２雰囲気で後熱処理した場合、及びＡｌドーピングされたＴｉＯ２誘電膜をＯ３処理した場合の等価酸化膜の厚さ及び誘電率を示す図面である。図面で、■は、等価酸化膜の厚さを、□は、誘電率を表す。図２２を見れば、後熱処理したＡｌドーピングされたＴｉＯ２誘電膜の場合が最も等価酸化膜の厚さが薄くて誘電率が大きいことが分かる。したがって、誘電膜蒸着後に後熱処理することが望ましいということが分かる。
【００８４】
図２３は、蒸着された状態のＡｌドーピングされたＴｉＯ２誘電膜、後熱処理したＡｌドーピングされたＴｉＯ２誘電膜及びＯ３処理したＡｌドーピングされたＴｉＯ２誘電膜の漏れ電流−電圧（Ｊ−Ｖ）グラフである。グラフで、■は、蒸着された状態のＡｌドーピングされたＴｉＯ２誘電膜、中にエックス表示がある四角は、後熱処理（または、アニーリング）したＡｌドーピングされたＴｉＯ２誘電膜、点線で描いた四角は、Ｏ３処理したＡｌドーピングされたＴｉＯ２誘電膜の結果をそれぞれ表す。
【００８５】
図２３を見れば、後熱処理したＡｌドーピングされたＴｉＯ２誘電膜の場合が最も漏れ電流が少ないということが分かる。したがって、この結果でも誘電膜蒸着後に後熱処理することが望ましいということが分かる。
【００８６】
＜実験例６＞
本発明の第２実施例、すなわち、ＲｕＯ２前処理膜をまず形成した後、ＴｉＯ２誘電膜を形成する例によってＴｉＯ２誘電膜を形成して試片を用意した。具体的に、ＲｕＯ２前処理膜を形成するために、Ｒｕ下部電極をオゾンガスで２５０℃の温度で約１５秒間熱処理した。その後、ＲｕＯ２前処理膜上にＡＬＤによって約２７ｎｍ厚さのＴｉＯ２誘電膜を形成した。この時、酸化剤で水蒸気を使用した。
【００８７】
このようにオゾンガスで前処理して形成したＲｕＯ２前処理膜上に形成されたＴｉＯ２誘電膜と比較するために、オゾンガスによる前処理なしに酸化剤として水蒸気を使用するＡＬＤによって、Ｒｕ下部電極上に直接ＴｉＯ２誘電膜を形成した比較用試片も用意した。
【００８８】
本発明による試片と比較用試片とのＴｉＯ２誘電膜の結晶構造を把握するためにＸＲＤ分析を行った。この場合、ＴｉＯ２誘電膜が薄くてＸＲＤではＴｉＯ２に該当するピークを探すことが困難であった。したがって、傾斜角ＸＲＤ（Ｇｌａｎｃｉｎｇ  Ａｎｇｌｅ  ＸＲＤ：ＧＡＸＲＤ）分析を実施した。
【００８９】
図２４は、本発明の第２実施例によってオゾンガスで前処理して形成したＲｕＯ２前処理膜上にＴｉＯ２誘電膜を形成した場合と、オゾンガスによる前処理なしに酸化剤として水蒸気を使用するＡＬＤによって、Ｒｕ下部電極上に直接ＴｉＯ２誘電膜を形成した比較用試片のＧＡＸＲＤ分析資料を示す図面である。図２４で、上方のグラフは比較用試片に関するものであり、下方のグラフは本発明による試片に関するものである。
【００９０】
オゾンガスによる前処理なしに酸化剤で水蒸気を使用するＡＬＤによって、Ｒｕ下部電極上に直接ＴｉＯ２誘電膜を形成した比較用試片（上方のグラフ）の場合、アナターゼに該当する（１０１）及び（２００）ピークを示す。本発明によってオゾンガスで前処理して形成したＲｕＯ２前処理膜上にＴｉＯ２誘電膜を形成した試片（下方のグラフ）の場合、ルチル（１１０）及び（１０１）を示す。
【００９１】
このような結果から、Ｒｕ下部電極をオゾンガスで前処理するならば、酸化剤として水蒸気を使用するＡＬＤによってもルチル結晶構造を持つＴｉＯ２誘電膜を形成できるということが分かる。
【００９２】
＜実験例７＞
実験例６のように、本発明の第２実施例によってオゾンガスで前処理して形成したＲｕＯ２前処理膜上に、酸化剤で水蒸気を使用するＡＬＤによってＴｉＯ２誘電膜を形成した第１試片、そして、これと比較するためにオゾンガスによる前処理なしに酸化剤として水蒸気を使用するＡＬＤによって、Ｒｕ下部電極上に直接ＴｉＯ２誘電膜を形成した比較用試片を用意し、本発明の第３実施例によってＲｕＯ２前処理膜を先ず形成する代わり、酸化剤としてオゾンガスを使用するＡＬＤによってＴｉＯ２誘電膜を形成する間にＲｕＯ２前処理膜を形成した第２試片も用意した。
【００９３】
図２５は、それぞれの方法によるＴｉＯ２誘電膜の物理的厚さ変化による等価酸化膜の厚さ変化を示すグラフである。グラフで○は、第１試片の結果であり、●は、比較用試片の結果であり、■は、第２試片の結果である。
【００９４】
図２５を参照すれば、第１試片と第２試片の場合に誘電率は約８３程度であり、比較用試片の場合に誘電率は約３７程度である。したがって、本発明の第２実施例や第３実施例によってＴｉＯ２誘電膜を形成する場合にルチル結晶構造を持つことが確認できる。
【００９５】
＜実験例８＞
前の実施例で説明したように、本発明による半導体素子のキャパシタはシリンダー型、コンケーブ型またはスタック型のような３次元下部電極の構造を持つことができる。３次元下部電極上に形成する誘電膜も３次元構造を持つが、一般的に薄膜の蒸着方法によって３次元構造の上面、側面及び底面に形成される薄膜の厚さ及び結晶構造、電気的性質が相異なって不均一になる。薄膜の厚さが不均一ならば薄膜の物性も影響を受ける恐れがある。しかし、本発明による方法によれば、３次元構造に均一な厚さに蒸着されたＴｉＯ２誘電膜を得ることができるが、本実験例ではその結果を示す。
【００９６】
図２６は、本実験例で用意したサンプルの模式的な断面図である。
【００９７】
前の実施例で説明したように、モールド酸化膜をエッチングしてホール１３５を形成し、ホール１３５及びモールド酸化膜パターン１３０ａの段差に沿ってＲｕ膜１４０、ＲｕＯ２前処理膜１４６、ＴｉＯ２誘電膜１５０及び上部電極１６０を順に形成する。各要素の形成方法は前の実施例による。この時、比較の目的で一部サンプルのＴｉＯ２誘電膜１５０は不純物ドーピングを施せず、他の一部サンプルのＴｉＯ２誘電膜１５０に対してはＡｌドーピングを施した（図示の便宜上、ホール１３５の側面を直線で示したが、ホール１３５をボッシュ方法により形成する場合には、ホール１３５の側面がしわが寄る形態となる。）。
【００９８】
ホール１３５の上面（正確にはモールド酸化膜パターン１３０ａの上面）、側面及び底面に形成されたＴｉＯ２誘電膜１５０の誘電的な性質をそれぞれ測定することは困難である。したがって、本実施例では、ホール１３５の大きさ及びホール１３５間の間隔を異ならせていろいろな種類のサンプルを作り、ホール１３５アレイの幾何による予想静電容量と実測静電容量とを比較した。予想静電容量は、モールド酸化膜パターン１３０ａの上面に形成されたＴｉＯ２誘電膜１５０の厚さと誘電定数を測定し、ホール１３５の側面及び底面にもこの厚さと誘電定数を維持しつつＴｉＯ２誘電膜１５０が形成されると仮定し、ホール１３５アレイの幾何によって計算した総面積を利用して計算する。
【００９９】
図２７は、ドーピングされていないＴｉＯ２誘電膜に対して、ＴｉＯ２誘電膜が蒸着されるホール間隔による静電容量をホールのサイズ別に示すグラフである。
【０１００】
ホール１３５の直径／深さが０．８／４．６μｍのサンプル及び１．０／６．２μｍのサンプルを用意した。隣接するホール１３５間の間隔は０．５μｍから４μｍまで変化させた。全体ホール１３５アレイの面積は１００Ｘ１００μｍ２であり、ドーピングされていないＴｉＯ２誘電膜を形成した。電気的コンタクトのために各アレイにアレイと同じ面積のコンタクトパッドを付着した。
【０１０１】
図２８は、ＡｌドーピングされたＴｉＯ２誘電膜に対して、ＴｉＯ２誘電膜が蒸着されるホール間隔による静電容量をホールのサイズ別に示すグラフである。
【０１０２】
ホール１３５の直径／深さが０．８／７．５μｍのサンプル及び１．０／８．３μｍのサンプルを用意した。隣接するホール１３５間の間隔は０．５μｍから４μｍまで変化させた。全体ホール１３５アレイの面積は５０Ｘ５０μｍ２であり、ＡｌドーピングされたＴｉＯ２誘電膜を形成した。電気的コンタクトのために各アレイにアレイと同じ面積のコンタクトパッドを付着した。
【０１０３】
図２７及び図２８のグラフで、■は、ホールのサイズが０．８μｍの時であり、●は、ホールのサイズが１．０μｍの時である。また、□と○とは、ホールアレイの幾何による予想静電容量であり、■と●とは、実測静電容量である。
【０１０４】
図２７及び図２８を参照すれば、ホールのサイズが変わっても、そして、Ａｌドーピング如何に関係なく予想静電容量と実測静電容量とがほぼ一致することが分かる。予想静電容量は、ＴｉＯ２誘電膜の厚さ及び誘電性質が位置によって変わらずに一定であるという仮定下に得た値であるので、このような予想静電容量と実測静電容量とがほぼ一致するということは、本発明によってＴｉＯ２誘電膜を形成すれば、３次元構造の上面、側面及び底面に関係なく実際に均一な厚さと誘電性質を得られるということを示す。したがって、本発明による半導体素子のキャパシタ及びその製造方法は、均一な誘電膜の厚さが要求され、数十ギガ級以上の保存容量が要求される５０級ＤＲＡＭに十分に適用可能である。
【０１０５】
前述したように、本発明の望ましい実施例を参照して説明したが、当業者ならば特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させうるということが理解できる。
【産業上の利用可能性】
【０１０６】
本発明による半導体素子のキャパシタ及びその製造方法は、数十ギガ級以上の保存容量が要求される５０ｎｍ級ＤＲＡＭに十分に適用可能である。
【図面の簡単な説明】
【０１０７】
【図１】本発明の第１実施例による半導体素子のキャパシタを説明するための断面図である。
【図２】本発明の第２実施例による半導体素子のキャパシタ製造方法を説明するための断面図である。
【図３】本発明の第２実施例による半導体素子のキャパシタ製造方法を説明するための断面図である。
【図４】本発明の第２実施例による半導体素子のキャパシタ製造方法を説明するための断面図である。
【図５】本発明の第２実施例による半導体素子のキャパシタ製造方法を説明するための断面図である。
【図６】本発明の第２実施例による半導体素子のキャパシタ製造方法を説明するための断面図である。
【図７】本発明の第２実施例による半導体素子のキャパシタ製造方法を説明するための断面図である。
【図８】本発明の第２実施例による半導体素子のキャパシタ製造方法を説明するための断面図である。
【図９】本発明の第２実施例による半導体素子のキャパシタ製造方法のうちＴｉＯ２誘電膜形成工程のフローチャートである。
【図１０】本発明の第２実施例による半導体素子のキャパシタ製造方法のうちＴｉＯ２誘電膜形成工程のフローチャートである。
【図１１】本発明の第３実施例による半導体素子のキャパシタ製造方法のうちＴｉＯ２誘電膜形成工程のフローチャートである。
【図１２】本発明の第３実施例による半導体素子のキャパシタ製造方法のうちＴｉＯ２誘電膜形成工程のフローチャートである。
【図１３】ＡｌをドーピングしていないＴｉＯ２誘電膜の物理的厚さ変化による等価酸化膜の厚さ変化を示すグラフである。
【図１４】本発明の第３実施例によってＴｉＯ２誘電膜を形成した場合、ＴｉＯ２誘電膜のＸＲＤ分析資料を示す図面である。
【図１５】本発明の第３実施例によってＴｉＯ２誘電膜を形成した場合、Ｒｕ電極とＴｉＯ２誘電膜との間界面のＸＰＳスペクトル資料を示す図面である。
【図１６】ＡｌがドーピングされたＴｉＯ２誘電膜とドーピングされていないＴｉＯ２誘電膜との漏れ電流−電圧（Ｊ−Ｖ）グラフである。
【図１７】最適化されたドーピング濃度でＡｌドーピングされたＴｉＯ２誘電膜の物理的厚さ変化による等価酸化膜の厚さ変化を示すグラフである。
【図１８】最適化されたドーピング濃度でＡｌドーピングされたＴｉＯ２誘電膜の漏れ電流−電圧（Ｊ−Ｖ）グラフである。
【図１９】ＡｌがドーピングされたＴｉＯ２誘電膜とドーピングされていないＴｉＯ２誘電膜との等価酸化膜の厚さによる漏れ電流グラフである。
【図２０】ＡｌがドーピングされたＴｉＯ２誘電膜とＨｆがドーピングされたＴｉＯ２誘電膜との等価酸化膜の厚さによる漏れ電流グラフである。
【図２１】等価酸化膜の厚さが６Åで同一である、ＡｌがドーピングされたＴｉＯ２誘電膜とＨｆがドーピングされたＴｉＯ２誘電膜、そして不純物がドーピングされていないＴｉＯ２誘電膜の漏れ電流−電圧（Ｊ−Ｖ）グラフである。
【図２２】蒸着された状態のＡｌドーピングされたＴｉＯ２誘電膜、後熱処理したＡｌドーピングされたＴｉＯ２誘電膜及びＯ３処理したＡｌドーピングされたＴｉＯ２誘電膜の等価酸化膜の厚さ及び誘電率を示す図面である。
【図２３】蒸着された状態のＡｌドーピングされたＴｉＯ２誘電膜、後熱処理したＡｌドーピングされたＴｉＯ２誘電膜及びＯ３処理したＡｌドーピングされたＴｉＯ２誘電膜の漏れ電流−電圧（Ｊ−Ｖ）グラフである。
【図２４】本発明の第２実施例によってオゾンガスで前処理して形成したＲｕＯ２前処理膜上にＴｉＯ２誘電膜を形成した場合と、オゾンガスによる前処理なしにＲｕ下部電極上に直接ＴｉＯ２誘電膜を形成した場合との試片のＧＡＸＲＤ分析資料を示す図面である。
【図２５】多様な蒸着方法によるＴｉＯ２誘電膜の物理的厚さ変化による等価酸化膜の厚さ変化を示すグラフである。
【図２６】本発明による実験例で設けたサンプルの模式的な断面図である。
【図２７】ドーピングされていないＴｉＯ２誘電膜に対して、ＴｉＯ２誘電膜が蒸着されるホール間隔による静電容量をホールのサイズ別に示すグラフである。
【図２８】ＡｌドーピングされたＴｉＯ２誘電膜に対して、ＴｉＯ２誘電膜が蒸着されるホール間隔による静電容量をホールのサイズ別に示すグラフである。
【符号の説明】
【０１０８】
１００  半導体基板
１０５  不純物領域
１１０  下部絶縁膜
１１５  コンタクトプラグ
１２０ａ  エッチング停止膜パターン
１４０ａ  Ｒｕ下部電極
１４６  ＲｕＯ２前処理膜
１５０  ＴｉＯ２誘電膜
１６０  上部電極
【図１】
0004709115.tif 000002
【図２】
0004709115.tif 000003
【図３】
0004709115.tif 000004
【図４】
0004709115.tif 000005
【図５】
0004709115.tif 000006
【図６】
0004709115.tif 000007
【図７】
0004709115.tif 000008
【図８】
0004709115.tif 000009
【図９】
0004709115.tif 000010
【図１０】
0004709115.tif 000011
【図１１】
0004709115.tif 000012
【図１２】
0004709115.tif 000013
【図１３】
0004709115.tif 000014
【図１４】
0004709115.tif 000015
【図１５】
0004709115.tif 000016
【図１６】
0004709115.tif 000017
【図１７】
0004709115.tif 000018
【図１８】
0004709115.tif 000019
【図１９】
0004709115.tif 000020
【図２０】
0004709115.tif 000021
【図２１】
0004709115.tif 000022
【図２２】
0004709115.tif 000023
【図２３】
0004709115.tif 000024
【図２４】
0004709115.tif 000025
【図２５】
0004709115.tif 000026
【図２６】
0004709115.tif 000027
【図２７】
0004709115.tif 000028
【図２８】
0004709115.tif 000029