(57)【特許請求の範囲】
【請求項１】
イオンの入口部分、及び前記イオンの入口部分からのイオンを検出する電子イオン検出要素の線形アレーを備えてなるシステムであって、
前記線形アレーの各検出要素が、イオン焦点面にそって異なる位置に配置されるとともに、互いに絶縁された２層の導電性材料で形成されていて、イオンが生成する電荷を直接検出する容量性検出要素を備えていて、さらに、
所定量の電荷をフィルする電荷リザーバ及び前記電荷リザーバにフィルされた電荷をスピルするゲートを有し、前記スピルされた電荷を蓄積して出力することにより、前記容量性検出要素から電荷を示す信号を受信して増幅する電荷モード増幅器と、
前記電荷リザーバをフィルし、次いで前記容量性検出要素からの電荷を示す信号に応じて前記電荷リザーバ内の電荷をスピルするように前記ゲートを制御する制御器とを備え、
前記容量性検出要素からの電荷を示す信号を増幅して出力するようにしたイオンを検出するためのシステム。
【請求項２】
アレーの前記各検出要素が、ＣＣＤの技法を利用して製造された構造体を備えている請求項１に記載のシステム。
【請求項３】
前記イオンを前記焦点面にそって生成する質量分析計をさらに備えている請求項１に記載のシステム。
【請求項４】
前記電荷モード増幅器から、増幅された電荷を受け取るＣＣＤシフトレジスタをさらに備えている請求項１に記載のシステム。
【請求項５】
前記電子イオン検出要素のリセット要素をさらに備えている請求項１に記載のシステム。
【請求項６】
質量分析システムからイオンを受け取る位置に配置された焦点面領域と、
前記焦点面領域にそって線形アレー中に配置された複数の電荷検出要素であって、各々が、前記イオンを受け取って前記イオンに基づいて電荷信号を生成する互いに絶縁された第一電極と第二電極で形成されている電荷検出要素と、
所定量の電荷をフィルする電荷リザーバと、前記電荷リザーバにフィルされた電荷を前記生成された電荷信号に応じてスピルするゲートとを有し、前記スピルされた電荷を蓄積して出力することにより、電荷の量を増幅するように動作する、前記複数の電荷検出要素に各々対応した複数の電荷モード増幅器を含んでいて、前記複数の電荷モード増幅器が各々、前記電荷リザーバをフィルし、次いで前記複数の電荷検出要素から前記電荷を受け取って前記受け取った電荷に応じて前記ゲートを制御することにより前記リザーバにフィルされた電荷をスピルして蓄積した後に、前記生成された電荷信号を示す電荷を獲得するＣＣＤベースの処理システムとを備えたシステム。
【請求項７】
前記複数の電荷検出要素が各々、同電荷検出要素を指定レベルにリセットするリセット要素を備えている請求項６に記載のシステム。
【請求項８】
前記リセット要素が、前記第一電極に関連する第一リセット要素及び前記第二電極に関連する第二リセット要素を備えている請求項７に記載のシステム。
【請求項９】
前記電荷モード増幅器が、前記電荷リザーバに対応する第一ゲートと前記電荷をスピルするためのゲートを構成する第二ゲートを有し、前記第一ゲートと前記第ニゲートの大きさを異ならせておき、前記第一ゲートと第二ゲートの大きさの間の比率が前記電荷モード増幅器の電荷の量を増幅する大きさを設定する請求項６に記載のシステム。
【発明の詳細な説明】
【０００１】
関連出願の相互参照
本願は、2001年１月１６日付けで出願された米国仮特許願第６０／２６２，０２０号の優先権を主張するものである。
【０００２】
背景
焦点面質量分析計（focal
plane mass spectrometer）は知られている。例えば、普及している焦点面型質量分析計の一つは、いわゆるマッタウフ−ヘルツォーク型（Mattauch-Herzog geometry）のものである。これらの装置は、異なる質量を有するイオンを、焦点面にそって空間で分離する。この種の分光分析計の作動の利点は、１００％のデューティサイクルが可能でありかつイオン検出の感度が高いことである。このシステムは、取り扱いにくいことがありかつ感度が不充分なことがある写真乾板などの従来のシステムに匹敵している。
【０００３】
質量分析計の焦点面にそって空間で分離されたイオンを同時に測定する電気光学イオン検出器（ＥＯＩＤ）が米国特許第５，８０１，３８０号に記載されている。この装置は、イオンを電子に変換し次に光子に変換することによって作動できる。その光子は、イオン誘発信号の画像を形成する。そのイオンは、マイクロチャネル電子増倍アレーに衝突することによって電子を生成する。その電子は加速されて、蛍光体（phosphor）をコートされた光ファイバープレートに向かいそのプレートが光子画像を生成する。これらの画像は光検出アレーを用いて検出される。
【０００４】
ＥＯＩＤは、多くの点で非常に有利であるが、多くの変換が必要なので比較的煩雑である。その上に、蛍光体を使用する必要があるから、蛍光体がこの検出器のダイナミックレンジを限定する点で煩雑になる。マイクロチャネル装置も、高い電圧、例えば１Ｋｖを印加する必要があるので煩雑である。また、この装置は、１０−６トルのような減圧環境内に置かれるマイクロチャネル装置のような特定の構造を必要とすることがある。これらの高い操作圧力において、マイクロチャネル装置は、イオンのフィードバック及び放電を経験することができる。フリンジ磁界（fringe magnetic field）は電子の軌道（electron trajectory）に影響することがある。また等方性りん光の発光（isotropic phosphorescence emission）も分解能に影響することがある。したがって、質量分析計の分解能は、上記の作用及びその他の作用によって損われることがある。
【０００５】
要約
本願は、例えばＧＣＭＳシステムなどの質量分析システムに使用できる電荷検知システムであって、質量分析装置のイオンを、（例えばＥＯＩＤのように）測定する前に電子及び光子に変換することなしに直接測定できる改良システムを定義する。一実施態様は電荷結合デバイス「ＣＣＤ」の技法を利用できる。このＣＣＤ技法は金属酸化物半導体を含んでいてもよい。このシステムは、検出器を使用して、帯電粒子を直接検出し収集することができる。その検出された帯電粒子は、ＣＣＤの一部と関連するシフトレジスタに直接蓄積する画像電荷の等価物（equivalent）を生成する。この信号電荷は、通常の方式で、ＣＣＤを通じて、クロックに同期して単一の出力増幅器に出力させることができる。ＣＣＤは、その検出器全体に対して電荷対電圧変換増幅器を一つしか使用しないので、検出器アレー内の個々の要素の信号利得とオフセットバリエーションを最小限にすることができる。このことは、ＣＭＯＳの技術を超える利点である。
【０００６】
詳細な説明
図１は本発明の一実施態様を示す。質量分析システム９８（ガスクロマトグラフ−質量分析計の組み合わせ又は質量分析計単独でもよい）は、焦点面９９にそってイオンを生成する。質量が異なるイオンが、その焦点面にそって空間で分離される。これらのイオンは、焦点面にそって、個々の検出器によって、高い空間分解能で測定されなければならない。この実施態様によれば、焦点面上でのイオンを測定するのに電子線形アレー検出器を使用できる。
【０００７】
ＣＣＤシフトレジスタに接続された容量性要素（capacitive element）のアレーが、帯電粒子の検出器を、焦点面にそって形成している。この実施態様において、ＣＣＤ画素１００、１０５、１１０、１１５の線形アレーが焦点面９９にそって形成されている。各画素は、通常の３相ＣＣＤプロセス法を利用して製造される。各画素は、互いに絶縁された２層の導電性材料で製造された容量性検知要素部分１３０を備えている。その導電性材料は、例えばアルミニウム又は他の導電性結線材料であればよい。その容量性検知要素は、電荷モード入力構造体１３５を利用して、ＣＣＤシフトレジスタに接続することができる。その電荷モード入力構造体は、典型的に、フィル−アンド−スピル入力構造体（fill-and-spill input structure）として知られている。この要素は、容量性検知要素に集められた電荷を検知してそのキャパシタの電荷に比例する信号電荷のパケットを生成する。フィル−アンド−スピルは当該技術分野でよく知られており、例えば、D.D.Bussら、「Applications to Signal Processing」、Charge Coupled Devices And Systems、１９７９年に記載されている。フィル−アンド−スピルによって、オフセットレベルが無視できる程度の１００ｄｂより大きい直線性（linearity）を生成することができる。また、そのフィル−アンド−スピルの構造体は、電荷ドメインに利得を効果的に提供することができる。例えば、この実施態様の電荷モード増幅器は１０の利得を得ることができる。その電荷モード増幅器の出力は、信号収集領域１４０に送られ、次いでＣＣＤシフトレジスタ１４５に送られる。この構造体のさらに詳細な内容を本明細書に提示する。
【０００８】
図２は、帯電粒子検出器として作動するユニットセルを示す。上記のように、イオンは、イオン捕獲電極２００とボトム電極２０２を含む一対の電極によって捕獲される。入射帯電粒子が上記電極対によって捕獲される。
【０００９】
これら電極は各々、それぞれのトランジスタに接続されている。すなわち、電極２００はトランジスタ２０５に接続され、そして電極２０２はトランジスタ２０６に接続されている。これらのトランジスタは、電極２００、２０２に対する電位をリセットレベルに定期的にリセットするように駆動される。これら電極の下にゲート２１０が配置されている。そのゲート２１０は、フィル−アンド−スピルの入力、レベル制御ゲート及びＣＣＤレジスタパートを備えている。検出器の一部であってもよく又はある種の外部ユニットであってもよい制御器２５０が、本明細書に記載されている順序で本明細書に記載される信号の生成を制御することができる。
【００１０】
図３は、検出キャパシタ１９９を初期化次いでリセットする、本発明の装置を初期化する手順を示す。本発明の装置の作動の第一部分は、検出キャパシタ１９９のトップ電極２００とボトム電極２０２を既知の電位にリセットすることを要求する。したがって、それぞれの電界効果トランジスタ２０５が駆動されて、電極２００、２０２に既知の電位を印加する。ＤＤ１に対するバイアスは低くすることができる。又はバイアスは「ＳＩＧ」ゲートを通じて加えられる。
【００１１】
図４は、前記キャパシタをリセットから解放し、次に、その「リザーバ（reservoir）」領域を、リザーバゲート４００によって、電荷で、前記フィル−アンド−スピルの一部としてフィルすることを示している。第一に、ダイオード領域ＤＤ１に印加されるバイアスはグランドに向かって立ち上げられる。これは、ゲートＤＣによって形成されたバリアを超えて上記リザーバ領域にスピルする電荷のソースを提供する効果がある。この期間中、ゲートＤＤＧは、オンの状態に保持され、その結果、オーバーフローする電荷を、ドレインダイオードＤＤＯを通って前記構造体から直接、除くことができる。
【００１２】
図５では、リセットＦＥＴ２０５、２０６がターンオフされている。また、ダイオードＤＤ１がその初期の正のレベルまで再びバイアスされる。出力ゲートＤＤＧ／ＴＧはオフに維持されている。これによって、リザーバ内の信号を平衡させることができる。このように、残留リセット電荷が除去される。
【００１３】
上記のフィル−アンド−スピルの操作は、キャパシタプレートに印加された絶対電圧レベルに対する感度を実質的に補償することができる。したがって、固有ＦＥＴしきい値及び放射線誘発ＦＥＴしきい値の両者のＦＥＴしきい値のいずれの変動も重要性が低くなる。これらの変動は、検出アレーを形成するユニットセル内の信号オフセットを変動させない。また、これは、ダイオード源を通じて電荷でウェルをフィルする結果として別様に存在しうるＫＴＣノイズを除くことができる。
【００１４】
図６は、すべての平衡操作が完了したときの結果を示す。次いで、前記構造体が帯電粒子を検出し始める。帯電粒子がキャパシタプレート上に検出されると、これら粒子からの電荷がゲートＳＩＧの電圧レベルを変化させる。この電圧の変化によって、電荷のパケットが、前記リザーバからＳＩＧゲートを横切って、ゲートＷ−２とＷ−３によってコレクションウェル（collection well）中に流入する。大きいリザーバとより小さいＳＩＧゲートを使用することによって、増幅を電荷ドメインに起こすことができる。ＳＩＧゲート上での小さい変化によって、リザーバからの一層多量の電荷流（charge flow）を生成することができる。上記サイクルの所望の部分が終了すると、ＤＤＧ／ＴＧゲートは、バイアスされて、それ以上の電荷の移転を防ぐことができる。
【００１５】
図７は積分サイクル（integration cycle）の終了を示す。ＳＩＧゲートの電位によって定義されるケイ素ウェル内の電位レベルは、積分される信号電荷の量を決定する。電荷の検出と信号の積分は、ＳＩＧゲートが生成する電位が、リザーバによって保持されている電荷のレベルより低く低下するまで続けることができる。実際に、積分は、リセットトランジスタ２０５、２０６を使用して、いつでも停止することができる。
【００１６】
図８と９は、収集された信号電荷が、ゲートＷ−２、Ｗ−３によって、記憶ウェルからＣＣＤシフトレジスタＳ１、Ｓ２へどのようにして転送されるかを示す。図８は、収集領域からＣＣＤシフトレジスタ中への電荷の転送を示す。次に、図９は、ＣＣＤシフトレジスタ内の電荷について操作が完了したことを示す。前記転送は、前記制御ゲートに適当なバイアスを加えることによって実施される。次に、電荷は、標準の電荷−電圧変換ステージによって、ＣＣＤシフトレジスタの出力において検出される。
【００１７】
いくつかの実施態様だけを詳細に開示してきたが、他の変形実施態様も可能である。例えば、先に開示した実施態様は、二つの連続プレートで製造された単一の大きな検出キャパシタを使用すると記載されている。しかし、別のシステムは、第二セットのＣＣＤレジスタによって直列に連結された一連のより小さい検出キャパシタを使用できる。上記第二セットのレジスタは、ＣＣＤシフトレジスタに対して直角に接続することができる。これらのレジスタは、小さいキャパシタンスの各々からの電荷パケットを合計することができる。このシステムは、演算を速く行うことができかついくつかの条件内でノイズ性能を改善できる。
【００１８】
このような変型はすべて本願の請求項に含まれる。
【図１】
0004647883.tif 000002
【図２】
0004647883.tif 000003
【図３】
0004647883.tif 000004
【図４】
0004647883.tif 000005
【図５】
0004647883.tif 000006
【図６】
0004647883.tif 000007
【図７】
0004647883.tif 000008
【図８】
0004647883.tif 000009
【図９】
0004647883.tif 000010