(57)【特許請求の範囲】
【請求項１】
アレイ状に単位セルが配置されたセルアレイ部とこのセルアレイを操作する周辺回路部とを有するＣＭＯＳイメージセンサにおいて、前記セルまたは前記セルアレイ部の周囲にノイズ電荷吸収領域が設けられ、前記ノイズ電荷吸収領域には第一導電型シリコン基板表面に形成された第１の第二導電型拡散層が含まれ、前記セルまたは前記セルアレイ部には、前記第一導電型シリコン基板表面に形成され、それよりも高い不純物濃度を有する第一導電型拡散層と、前記第一導電型拡散層の内側の領域の前記第一導電型シリコン基板に形成された第２の第二導電型拡散層が含まれ、前記第１および第２の第二導電型拡散層は同時に形成されたものであり、該第１の第二導電型拡散層が一定電位に固定され、前記第２の第二導電型拡散層の直下に、深い第一導電型拡散層を更に有し、前記深い第一導電型拡散層は、前記第一導電型拡散層に接続されていることを特徴とするＣＭＯＳイメージセンサ。
【請求項２】
前記ノイズ電荷吸収領域が、前記セルアレイ部と前記周辺回路部との間に形成されていることを特徴とする請求項１記載のＣＭＯＳイメージセンサ。
【請求項３】
前記ノイズ電荷吸収領域が、前記セルアレイ部の周囲を囲むように形成されていることを特徴とする請求項２記載のＣＭＯＳイメージセンサ。
【請求項４】
アレイ状に単位セルが配置されたセルアレイ部を有し、前記セルアレイ内に信号電荷を収集する有効セル群と、前記有効セル群に隣接し暗時レベルを検出するＯＢセル群とを含むＣＭＯＳイメージセンサにおいて、前記有効セル群と前記ＯＢセル群との間に前記ノイズ電荷吸収領域が形成されていることを特徴とする請求項１記載のＣＭＯＳイメージセンサ。
【請求項５】
前記ＯＢセル群には、前記第一導電型シリコン基板表面に形成され、それよりも高い不純物濃度を有する他の第一導電型拡散層と、前記他の第一導電型拡散層の内側の領域に形成された第３の第二導電型拡散層が含まれ、前記第３の第二導電型拡散層は、前記第１および第２の第二導電型拡散層と同一構造である請求項４記載のＣＭＯＳイメージセンサ。
【請求項６】
前記第３の第二導電型拡散層の直下に、他の深い第一導電型拡散層を更に有し、前記他の深い第一導電型拡散層は、前記他の第一導電型拡散層に接続されていることを特徴とする請求項５記載のＣＭＯＳイメージセンサ。
【請求項７】
前記セルアレイ部内の前記有効セル間に、前記ノイズ電荷吸収領域が形成されていることを特徴とする請求項１記載のＣＭＯＳイメージセンサ。
【請求項８】
アレイ状に単位セルが配置されたセルアレイ部とこのセルアレイを操作する周辺回路部と前記セルまたは前記セルアレイ部の周囲に設けられたノイズ電荷吸収領域を有するＣＭＯＳイメージセンサの製造方法であって、第一導電型シリコン基板表面の前記セルまたは前記セルアレイ部に、前記第一導電型シリコン基板よりも高い不純物濃度を有する第一導電型拡散層と、前記第一導電型拡散層に接続される深い第一導電型拡散層とを形成し、前記ノイズ電荷吸収領域の前記第一導電型シリコン基板表面と、前記セルまたは前記セルアレイ部の前記第一導電型拡散層の内側の領域の前記第一導電型シリコン基板表面とに、それぞれ、第１の第二導電型拡散層と、第２の第二導電型拡散層を同時に形成し、前記第２の第二導電型拡散層の直下に、前記深い第一導電型拡散層を有するようにすることを特徴とするＣＭＯＳイメージセンサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アレイ状に単位セルが配置されたセルアレイ部とこれらセルを駆動する周辺回路部を有するＣＭＯＳイメージセンサにおいて、セルアレイ部の周りに基板内のノイズ電荷を吸収する領域を有するＣＭＯＳイメージセンサと、ＣＭＯＳイメージセンサの製造方法に関する。
【０００２】
【従来の技術】
図５に従来のＣＭＯＳイメージセンサの断面図を示す。図５では、Ｐ型シリコン基板上１に形成されたセルアレイ端部のセル内フォトダイオード及び周辺回路部ＮｃｈＭＯＳＦＥＴの断面概略図を示す。ＮｃｈＭＯＳＦＥＴはＰ型シリコン基板１に形成されたＰウェル５内に形成されている。セル内フォトダイオード部には、Ｐウェル５は形成されず、より深い位置にディープＰウェル６が形成されている。これにより、近赤外までの入射光に対して高い感度が得られるようになっている。
【０００３】
基板表面にはＮ型拡散層２が形成され、さらに表面にはＰ型拡散層８が形成され、埋め込みフォトダイオード構造になっている。これにより表面付近で発生するノイズを抑えて画質の向上が図られている。セル内フォトダイオードと周辺回路部ＮｃｈＭＯＳＦＥＴの間にはフィールド酸化膜１１が形成され素子分離が行われている。
【０００４】
【発明が解決しようとする課題】
しかし、このようなＣＭＯＳイメージセンサにおいては、暗時レベルを決定するＯＢセルや有効セルが、その周囲で発生し基板中を浮遊するノイズ電荷の影響を受け画質が劣化するという問題があった。
このような問題を生じるのは、周辺回路部で発生し基板中を浮遊するノイズ電荷が、セルアレイ内の有効セルやＯＢセルのフォトダイオードにノイズとして取り込まれてしまうこと、及び、セルアレイ内の有効セル部で発生し基板中をＯＢセル部へ移動する電荷が、ＯＢセルのフォトダイオードにノイズとして取り込まれてしまうことが原因となっている。
【０００５】
本発明は、このような事情を考慮してなされたもので、その目的は、暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを提供することにある。
また、製造工程を増加させること無く、暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを製造する方法を提供することにある。
【０００６】
【課題を解決するための手段】
以上の課題を解決するために、請求項１記載の発明は、アレイ状に単位セルが配置されたセルアレイ部とこのセルアレイを操作する周辺回路部とを有するＣＭＯＳイメージセンサにおいて、セルまたはセルアレイ部の周囲 にノイズ電荷吸収領域が設けられ、ノイズ電荷吸収領域には第一導電型シリコン基板表面に形成された第二導電型拡散層が含まれ、第二導電型拡散層が一定電位に固定されていることを特徴とするＣＭＯＳイメージセンサである。
【０００７】
請求項２記載の発明は、請求項１記載の発明において、ノイズ電荷吸収領域が、セルアレイ部と前記周辺回路部との間に形成されていることを特徴とする。
【０００８】
請求項３記載の発明は、請求項２記載の発明において、ノイズ電荷吸収領域が、セルアレイ部の周囲を囲むように形成されていることを特徴とする。
【０００９】
請求項４記載の発明は、請求項１記載の発明において、アレイ状に単位セルが配置されたセルアレイ部を有し、セルアレイ内に信号電荷を収集する有効セル群と、有効セル群に隣接し暗時レベルを検出するＯＢセル群とを含むＣＭＯＳイメージセンサにおいて、有効セル群と前記ＯＢセル群との間にノイズ電荷吸収領域が形成されていることを特徴とする。
【００１０】
請求項５記載の発明は、請求項１記載の発明において、セルアレイ部内の有効セル間にノイズ電荷吸収領域が形成されていることを特徴とする。
【００１１】
請求項６記載の発明は、アレイ状に単位セルが配置されたセルアレイ部とこのセルアレイを操作する周辺回路部とを有するＣＭＯＳイメージセンサの製造方法において、有効セル及びＯＢセルのフォトダイオードを構成するＰＮ接合とノイズ電荷吸収領域内のＰＮ接合とが同時に形成されることを特徴とするＣＭＯＳイメージセンサの製造方法である。
【００１２】
【発明の実施の形態】
図１に、本発明の第１の実施の形態であるＣＭＯＳイメージセンサの断面図を示す。図１は、Ｐ型シリコン基板１上に形成されたセルアレイ端部のセル内フォトダイオード、周辺回路部ＮｃｈＭＯＳＦＥＴ及びノイズ電荷吸収領域の断面概略図を示す。ノイズ電荷吸収領域では、Ｐ型シリコン基板１表面にＮ型拡散層２が形成されている。このＮ型拡散層２はセル内フォトダイオード部のＮ型拡散層２と同じもので同時に形成されている。ノイズ電荷吸収領域のＮ型拡散層２はコンタクトプラグ３、アルミ配線４によって電源電圧に固定されている。ノイズ電荷吸収領域のＮ型拡散層２直下には、セルアレイ部、周辺回路部のようなＰウェル５、ディープＰウェル６は形成されていないが、ノイズ電荷吸収領域のＮ型拡散層２の外側にはＰウェル５が形成されている。
【００１３】
図２にはＣＭＯＳイメージセンサチップのレイアウト概略図を示す。図２に示すように、チップ内には単位セルをアレイ状に配列したセルアレイ部があり、その周りにこのセルアレイを駆動するための周辺回路を配置してある。本発明の実施の形態では、セルアレイ部の周囲の周辺回路部との間にノイズ吸収領域が配置される。
【００１４】
図３は、Ｐ型シリコン基板１上に形成されたセルアレイ内の有効セルのフォトダイオード、ＯＢ（オプティカルブラック）セルのフォトダイオード、及びノイズ電荷吸収領域の断面概略図を示す。ノイズ電荷吸収領域は有効セルとＯＢセルの間に配置され、Ｐ型シリコン基板１表面にＮ型拡散層２が形成されている。このＮ型拡散層２は有効セル、ＯＢセルのフォトダイオード部のＮ型拡散層２と同じもので同時に形成されている。ノイズ電荷吸収領域のＮ型拡散層２はコンタクトプラグ３、アルミ配線４によって電源電圧に固定されている。ノイズ電荷吸収領域のＮ型拡散層２直下には、有効セル、ＯＢセルのようなＰウェル５、ディープＰウェル６は形成されていないが、ノイズ電荷吸収領域のＮ型拡散層２の外側にはＰウェル５が形成されている。
【００１５】
これら有効セル、ＯＢセルのフォトダイオードを構成するＰＮ接合とノイズ電荷吸収領域のＰＮ接合とは同時に形成されているため、ＣＭＯＳイメージセンサの製造プロセスにおいて、工程増加は全く無く、これまでの製造プロセスと同様の工数でＣＭＯＳイメージセンサを製造することができる。
【００１６】
図４に、本発明の第２の実施の形態であるＣＭＯＳイメージセンサの断面図を示す。図４では、Ｐ型シリコン基板１上に形成されたセルアレイ内の有効セルのフォトダイオード間に配置されたノイズ電荷吸収領域の断面概略図を示す。ノイズ電荷吸収領域は有効セル間にあって有効セルを取り囲むように配置され、Ｐ型シリコン基板１表面にＮ型拡散層２が形成されている。このＮ型拡散層２は有効セルのフォトダイオード部のＮ型拡散層２と同じもので同時に形成されている。ノイズ電荷吸収領域のＮ型拡散層２はコンタクトプラグ３、アルミ配線４によって電源電圧に固定されている。ノイズ電荷吸収領域のＮ型拡散層２直下には、有効セルのようなＰウェル５、ディープＰウェル６は形成されていないが、ノイズ電荷吸収領域のＮ型拡散層２の外側にはＰウェル５が形成されている。
【００１７】
本発明の実施の形態によると、ノイズ吸収領域のＰＮ接合は相対的に濃度の低い基板内にあり電源電圧で逆バイアスされており、空乏層が拡がりやすく基板中の浮遊電荷を収集しやすいポテンシャルプロファイルに構成されているため、周辺回路部で発生し基板中を浮遊するノイズ電荷が、ノイズ吸収領域のＰＮ接合に収集され、セルアレイ内の有効セルやＯＢセルのフォトダイオードに取り込まれ難くなる効果がある。
【００１８】
また、セルアレイ内の有効セル部で発生し基板中をＯＢセル部へ移動する電荷が、ノイズ吸収領域のＰＮ接合に収集され、ＯＢセルのフォトダイオードに取り込まれ難くなる効果がある。
【００１９】
これにより、暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを実現することができる。
また、有効セル、ＯＢセルのフォトダイオードを構成するＰＮ接合とノイズ電荷吸収領域のＰＮ接合とは同時に形成されるため、製造工程を増加させること無く、暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを製造する方法を実現することができる。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、アレイ状に単位セルが配置されたセルアレイ部とこれらセルを駆動する周辺回路部を有するＣＭＯＳイメージセンサにおいて、セルアレイ部の周りに基板内のノイズ電荷を吸収する領域を有することによって、有効セル部の基板中で発生した電荷が浮遊して隣接セルに取り込まれる前にノイズ吸収領域のＰＮ接合に収集されるため、有効セルのノイズ電荷が低減され画質劣化を防ぐことができるＣＭＯＳイメージセンサを提供することができる。
【００２１】
また、本発明によれば、有効セル、ＯＢセルのフォトダイオードを構成するＰＮ接合とノイズ電荷吸収領域のＰＮ接合とは同時に形成されるため、製造工程を増加させること無く、暗時レベルを決定するＯＢセルへのノイズ電荷の影響を低減し、画質劣化を防ぐことができるＣＭＯＳイメージセンサを製造する方法を提供することができる。
【図面の簡単な説明】
【図１】  図１は、本発明の第１の実施の形態であるＣＭＯＳイメージセンサの断面図を示す図である。
【図２】  図２は、ＣＭＯＳイメージセンサチップのレイアウト概略図を示す図である。
【図３】  図３は、本発明の第１の実施の形態であるＣＭＯＳイメージセンサの断面図を示す図である。
【図４】  図４は、本発明の第２の実施の形態であるＣＭＯＳイメージセンサの断面図を示す図である。
【図５】   図５は、従来のＣＭＯＳイメージセンサの断面図を示す図である。
【符号の説明】
１…Ｐ型シリコン基板、２…Ｎ型拡散層、３…コンタクトプラグ、
４…アルミ配線、５…Ｐウェル、６…ディープＰウェル、７…アルミ遮光膜
８…Ｐ型拡散層、９…層間絶縁膜、１０…ゲートポリシリ、
１１…フィールド酸化膜、１２…ソース・ドレイン拡散層、１３…ゲート酸化膜
【図１】
0004781509.tif 000002
【図２】
0004781509.tif 000003
【図３】
0004781509.tif 000004
【図４】
0004781509.tif 000005
【図５】
0004781509.tif 000006