(57)【特許請求の範囲】
【請求項１】
基体上に多結晶性半導体薄膜を形成するに際し、
前記基体上に所定の形状／寸法の段差を有する凹部を形成する工程と、
少なくとも前記凹部内にシリコン及び／又はカーボンからなる超微粒子をペースト状 又は分散液状態から付着させる工程と、
水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した水素系  活性種を前記超微粒子に作用させてクリーニングを行う工程と、
この超微粒子をシードに結晶成長させて半導体材料薄膜を気相成長させる工程と、
この半導体材料薄膜を研磨してこの薄膜面を含む表面を平坦化する工程と
を経て前記多結晶性半導体薄膜を得る、多結晶性半導体薄膜の形成方法。
【請求項２】
基体上に多結晶性半導体薄膜を有する半導体装置を製造するに際し、
前記基体上に所定の形状／寸法の段差を有する凹部を形成する工程と、
少なくとも前記凹部内にシリコン及び／又はカーボンからなる超微粒子をペースト状 又は分散液状態から付着させる工程と、
水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した水素系  活性種を前記超微粒子に作用させてクリーニングを行う工程と、
この超微粒子をシードに結晶成長させて半導体材料薄膜を気相成長させる工程と、
この半導体材料薄膜を研磨してこの薄膜面を含む表面を平坦化する工程と
を経て前記多結晶性半導体薄膜を得る、半導体装置の製造方法。
【請求項３】
原料ガス及び水素又は水素含有ガスの少なくとも一部を加熱された触媒体に接触させて触媒的に分解させ、これによって生成したラジカル、イオンからなる反応種を基体上に堆積させて、前記半導体材料薄膜を気相成長させる、請求項１又は２に記載した方法。
【請求項４】
前記半導体材料薄膜の気相成長後に、水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した高温の水素系分子、水素系原子、活性化水素イオンからなる水素系活性種を前記半導体材料薄膜に作用させてアニールを行う、請求項３に記載した方法。
【請求項５】
前記半導体材料薄膜と同様の半導体材料薄膜の気相成長と前記アニールとを繰り返す、請求項４に記載した方法。
【請求項６】
加熱された前記触媒体に前記水素又は水素含有ガスの少なくとも一部を接触させ、これによって生成した高温の水素系分子、水素系原子、活性化水素イオンからなる水素系活性種を前記半導体材料薄膜に作用させてアニールを行う、請求項１又は２に記載した方法。
【請求項７】
加熱された前記触媒体に、原料ガス及び水素系キャリアガスの少なくとも一部を接触させて触媒的に分解させ、これによって生成したラジカル、イオンからなる反応種を加熱された前記基体上に堆積させて前記半導体材料薄膜を気相成長させた後、前記原料ガスの供給を停止し、加熱された触媒体に前記水素系キャリアガスの少なくとも一部を接触させ、これによって生成した高温の水素系分子、水素系原子、活性化水素イオンからなる水素系活性種を前記半導体材料薄膜に作用させてアニールを行う、請求項１、２、４又は５に記載した方法。
【請求項８】
前記気相成長時の水素又は水素含有ガス供給量よりも前記アニール時の水素又は水素含有ガス供給量を多くする、請求項７に記載した方法。
【請求項９】
タングステン、トリア含有タングステン、モリブデン、白金、パラジウム、バナジウム、シリコン、アルミナ、金属を付着したセラミックス、及び炭化ケイ素からなる群より選ばれた少なくとも１種の材料によって、前記触媒体を形成する、請求項１又は２に記載した方法。
【請求項１０】
前記触媒体及びこれを支持する支持体の純度を９９．９９ｗｔ％以上とする、請求項１又は２に記載した方法。
【請求項１１】
前記多結晶性半導体薄膜が多結晶性シリコン薄膜、多結晶性ゲルマニウム薄膜、多結晶性シリコン−ゲルマニウム薄膜、多結晶性炭化ケイ素薄膜からなり、かつ、前記水素又は水素含有ガスが水素又は水素と不活性なガスとの混合ガスからなる、請求項１又は２に記載した方法。
【請求項１２】
前記半導体材料薄膜にIV族元素の少なくとも１種を含有させる、請求項１又は２に記載した方法。
【請求項１３】
前記多結晶性半導体薄膜によって、薄膜絶縁ゲート型電界効果トランジスタのチャンネル、ソース及びドレイン領域、又は配線、抵抗、容量又は電子放出体を形成する、請求項１又は２に記載した方法。
【請求項１４】
前記チャンネル、ソース及びドレイン領域の形成後に、これらの領域に対し、水素又は水素含有ガスを加熱された触媒体に接触させることによって生成した水素系活性種を作用させる、請求項１３に記載した方法。
【請求項１５】
シリコン半導体装置、シリコン半導体集積回路装置、シリコン−ゲルマニウム半導体装置、シリコン−ゲルマニウム半導体集積回路装置、化合物半導体装置、化合物半導体集積回路装置、炭化ケイ素半導体装置、炭化ケイ素半導体集積回路装置、液晶表示装置、有機又は無機エレクトロルミネセンス表示装置、フィールドエミッションディスプレイ（ＦＥＤ）装置、発光ポリマー表示装置、発光ダイオード表示装置、ＣＣＤエリア／リニアセンサ装置、ＭＯＳセンサ装置、太陽電池装置用の薄膜を製造する、請求項１又は２に記載した方法。
【請求項１６】
内部回路及び周辺回路を有する半導体装置、固体撮像装置、電気光学装置の製造に際し、これらの少なくとも一部を構成する薄膜絶縁ゲート型電界効果トランジスタのチャンネル、ソース及びドレイン領域を前記多結晶性半導体薄膜によって形成する、請求項１又は２に記載した方法。
【請求項１７】
各色用の有機又は無機エレクトロルミネセンス層の下層にそれぞれ、前記薄膜絶縁ゲート型電界効果トランジスタのドレイン又はソースと接続された陰極又は陽極を有する、請求項１６に記載した方法。
【請求項１８】
前記薄膜絶縁ゲート型電界効果トランジスタを含む能動素子上も前記陰極が覆い、或いは前記各色用の有機又は無機エレクトロルミネセンス層の各層上及び各層間の全面に前記陰極又は陽極が被着されている装置を製造する、請求項１７に記載した方法。
【請求項１９】
前記各色用の有機又は無機エレクトロルミネセンス層間にブラックマスク層を形成する、請求項１７に記載した方法。
【請求項２０】
フィールドエミッションディスプレイ装置のエミッタを、前記多結晶性半導体薄膜を介して前記薄膜絶縁ゲート型電界効果トランジスタのドレインに接続すると共に前記多結晶性半導体薄膜上に成長されたｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜又は窒素含有又は非含有の炭素薄膜又は窒素含有又は非含有の炭素薄膜表面に形成した多数の微細突起構造によって形成する、請求項１６に記載した方法。
【請求項２１】
前記薄膜絶縁ゲート型電界効果トランジスタを含む能動素子上にアース電位の金属遮蔽膜を形成する、請求項２０に記載した方法。
【請求項２２】
前記金属遮蔽膜を前記フィールドエミッションディスプレイ装置のゲート引き出し電極と同一材料で同一工程により形成する、請求項２１に記載した方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基体上に多結晶性シリコンなどの多結晶性半導体薄膜を形成する方法、及びこの多結晶性半導体薄膜を基体上に有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である例えばＭＯＳＴＦＴ（Thin Film Transistor＝薄膜絶縁ゲート型電界効果トランジスタ）のソース、ドレイン及びチャンネル領域を多結晶シリコン膜で形成するに際し、プラズマＣＶＤ（ＣＶＤ：Chemical Vapor Deposition＝化学的気相成長法）又はＰＶＤ（ＰＶＤ：Physical Vapor Deposition＝物理的気相成長法）や減圧ＣＶＤ法等が用いられている。
【０００３】
例えば特開平５−２８３７２６号によれば、シリコンパウダーにより研磨された基板上に、この基板に付着したシリコンパウダーの微粒子を核として、プラズマＣＶＤ又はＰＶＤ法によりアモルファスシリコン膜を形成した後に、永久磁石を用いたＥＣＲ放電の水素プラズマにて一定時間暴露する工程の繰り返しにより、多結晶シリコンを成膜する方法が提案されている。
【０００４】
また、プラズマＣＶＤ法、減圧ＣＶＤ法等により形成したアモルファス又は多結晶シリコンは、特開平７−１３１０３０号、特開平９−１１６１５６号、特公平７−１１８４４３号にみられるように、単に高温アニール又はエキシマレーザーアニール（ＥＬＡ：Excimer Laser Anneal）処理することにより、多結晶シリコン膜のキャリア移動度の改善を図ってきたが、この方法では８０〜１２０ｃｍ2／Ｖ・ｓｅｃ程度のキャリア移動度を得るのが限界であった。しかし、プラズマＣＶＤ法によるアモルファスシリコン薄膜のＥＬＡで得られた多結晶シリコン薄膜を用いるＭＯＳＴＦＴの電子移動度は、１００ｃｍ2／Ｖ・ｓｅｃ前後であり、高精細化にも対応できるので、最近は駆動回路一体型の多結晶シリコンＭＯＳＴＦＴを用いたＬＣＤ（Liquid Crystal Display＝液晶表示装置）が注目されている（特開平６−２４２４３３号参照）。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記した方法はいずれも、次に示す欠点を回避することができない。
【０００６】
（１）上記のシリコンパウダーを用いる方法では、その粒径をコントロールするために、シリコンパウダー又はシリコンパウダーを含むペーストにて研磨したり、或いはシリコンパウダーを有機溶媒中に分散し、超音波洗浄機を用いてその時間を管理することにより行っているが、基板上の任意の指定場所に付着させるコントロールができない。このために、例えば基板上のＴＦＴ形成領域を指定できないので、高性能／高品質なＴＦＴの形成及びその集積回路基板を自由に形成できない。
【０００７】
（２）この方法のシリコン粒径のコントロールは十分でなく、基板上の多結晶シリコンの膜質がばらつくので、特性ばらつきとなり、歩留及び品質の問題がある。又、シリコンパウダーの付着分散中に、その表面に酸化膜及び有機汚れ被膜等が形成されやすいので、多結晶シリコン結晶成長のシードになりにくい。
【０００８】
（３）永久磁石を用いたＥＣＲ放電の水素プラズマは、ＲＦ／ＶＨＦプラズマの水素プラズマに比べて強いエネルギーなので、効果は高いが、有効処理面積が狭いので、特性がばらつき易く、大面積の基板処理の生産性が低く、しかもＥＣＲ装置は高価であり、汎用性が低い。
【０００９】
また、エキシマレーザーを用いると、その出力の安定性や、生産性、大型化による装置価格の上昇、歩留／品質低下等の問題が山積しており、特に、１ｍ×１ｍの大型ガラス基板になると、前記の問題が拡大して性能／品質向上とコストダウンが一層難しくなる。
【００１０】
また、固相成長法による多結晶シリコンＭＯＳＴＦＴの製法では、６００℃以上での十数時間のアニールと、約１０００℃での熱酸化のゲートＳｉＯ2の形成が必要なために、半導体製造装置を採用せざるを得ない。このために、基板サイズは、ウエーハサイズ８〜１２インチφが限界であり、また高耐熱性で高価な石英ガラスを採用しなければならず、コストダウンが難しく、ＥＶＦやデータ／ＡＶプロジェクタに用途が限定されている。
【００１１】
近時、ガラス基板のような絶縁性基板上に、多結晶シリコン膜、窒化シリコン膜等を低温で作製し得る優れた熱ＣＶＤである触媒ＣＶＤ法が開発され（特公昭６３−４０３１４号、特公平８−２５０４３８号参照）、実用化の検討が推進されている。触媒ＣＶＤ法においては、結晶化アニールなしで、３０ｃｍ2／Ｖ・ｓｅｃ程度のキャリア移動度を得ているが、良質なＭＯＳＴＦＴデバイスを作製するにはまだ不十分である。そして、ガラス基板上に多結晶シリコン膜を形成すると、成膜条件次第では初期のアモルファスシリコンの遷移層（厚さ５〜１０ｎｍ）が形成されやすいので、ボトムゲート型ＭＯＳＴＦＴとした場合は所望のキャリア移動度は得にくい。一般に駆動回路一体型の多結晶シリコンＭＯＳＴＦＴを用いたＬＣＤは、ボトムゲート型ＭＯＳＴＦＴが歩留及び生産性の面で製造しやすいが、この問題がネックとなってくる。
【００１２】
本発明の目的は、高結晶化率で高品質の多結晶性シリコン等の多結晶性半導体薄膜を容易かつ低コストに、しかも大面積に形成可能な方法を提供することにある。
【００１３】
本発明の他の目的は、こうした多結晶性半導体薄膜を構成部分として有するＭＯＳＴＦＴ等の半導体装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
即ち、本発明は、基体上に多結晶性半導体薄膜を形成するに際し、或いは基体上に多結晶性半導体薄膜を有する半導体装置を製造するに際し、
前記基体上に適当な形状／寸法の段差を有する凹部を形成する工程と、
少なくとも前記凹部内にシリコン及び／又はカーボンからなる超微粒子を付着させる工程と、
水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した水素系活性種を前記微粒子に作用させてクリーニングを行う工程と、
この微粒子をシードに結晶成長させて半導体材料薄膜を気相成長させる工程と
を経て前記多結晶性半導体薄膜を得る、多結晶性半導体薄膜の形成方法、又は半導体装置の製造方法に係るものである。
【００１５】
本発明によれば、基体上に多結晶性半導体薄膜を形成するに際し、前記基体上に適当な形状／寸法の段差を有する凹部を形成し、少なくともこの凹部内にシリコン及び／又はカーボンからなる超微粒子を付着させ、水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した水素系活性種を前記超微粒子に作用させてクリーニングを行い、この超微粒子をシードに結晶成長させて前記半導体材料薄膜を気相成長させているので、次の（１）〜（４）に示すような顕著な作用効果が得られる。
【００１６】
（１）基板の任意の指定場所に適当な形状及び寸法の段差を有する凹部を形成し、そこにシリコンパウダー等の超微粒子を付着分散させ、触媒ＡＨＡ処理での水素系活性種の作用により、この超微粒子のアモルファス成分を選択的にエッチング除去し、更にこの超微粒子の表面の酸化膜及び有機汚れ等を除去できるので、この超微粒子を結晶成長の核（シード）として触媒ＣＶＤ、高密度触媒ＣＶＤ法等により、ばらつきの少ない大きな粒径の多結晶性シリコン膜等を指定された領域に形成できる。ここで、加熱された触媒体に水素又は水素含有ガスを接触させて生成した水素系活性種（高温の水素系分子、水素系原子、活性化水素イオン等）による処理を触媒ＡＨＡ（Atomic Hydrogen Anneal）処理と称するが、この触媒ＡＨＡ処理により、高温の水素系分子、水素系原子、活性水素イオン等の水素系活性種を前記超微粒子に対し吹き付け等で作用させているので、高温の加熱触媒体の輻射熱による加熱も加わって、微粒子表面の有機物や酸化被膜を除去し、多結晶性半導体薄膜の結晶成長のシードとして有効に作用させることができる。
【００１７】
（２）絶縁性基板の任意の指定場所に高性能、高品質のＴＦＴを形成でき、その集積回路基板を自由に形成できる。そして、必要に応じて、絶縁性基板上のＴＦＴ形成領域の適当な寸法及び形状の段差を有する凹部内に大粒径多結晶性シリコン薄膜が埋め込まれた面を研磨して、平坦な大粒径多結晶性シリコン薄膜面の基板が得られるので、高性能、高品質の多結晶性シリコン半導体装置、電気光学装置等の製造が可能となる。
【００１８】
（３）バイアス触媒ＣＶＤ及び触媒ＡＨＡ処理は、プラズマの発生なしに行えるので、プラズマによるダメージがなく、またプラズマＡＨＡ処理に比べ、シンプルで安価な装置を実現できる。
【００１９】
（４）触媒ＡＨＡ処理は基体温度を低温化しても上記水素系活性種のエネルギーが大きいために、目的とするシリコン及び／又はダイヤモンド構造のカーボン超微粒子が確実に安定して得られることから、基体温度を特に３００〜４００℃と低温化しても、多結晶性半導体薄膜が超微粒子をシードに効率良く成長し、従って大型で安価な低歪点の絶縁基板（ガラス基板、耐熱性樹脂基板等）を使用でき、この点でもコストダウンが可能となる。
【００２０】
なお、本発明において、上記の触媒ＡＨＡ処理で形成されるシリコン及び／又はカーボンの超微粒子は、粒径１ｎｍ以上（好ましくは１０〜１００ｎｍ）で１個／μｍ2以上（好ましくは１〜１００個／μｍ2）の面積比率で点在していることが望ましい。また、上記の多結晶性半導体薄膜は、アモルファス成分が除去された或いは微量存在してよい大粒径（グレインサイズでは通常、数１００ｎｍ以上）の多結晶をベースとしたものであり、微結晶も含有する構造からなる。なお、この多結晶性半導体薄膜となる上記の半導体材料薄膜は、多結晶以外にも、低級結晶性半導体薄膜であって、アモルファス成分を含有する微結晶をベースとした構造を例えば微結晶シリコン薄膜、微結晶カーボン薄膜と称し、又は微結晶を含有するアモルファス（非晶質）をベースとした構造を例えばアモルファスシリコン薄膜、アモルファスカーボン薄膜と称する。これは、上記のシリコン超微粒子等が触媒ＡＨＡ処理での水素系活性種等の作用によりダイヤモンド構造のカーボン等になり、これが結晶成長のシードとなって多結晶性シリコン薄膜が形成されることになる。
【００２１】
【発明の実施の形態】
本発明の方法においては、ガラス基板等の基板上に、適当な寸法及び段差を有する凹部を形成するには、汎用フォトリソグラフィ及びエッチング技術を採用するのがよく、これによって段差（深さ）５０〜５００ｎｍ、縦１０μｍ×横３０μｍの凹部を形成するのがよい。この場合、ＲＩＥ（Reactive Ion Etching）、ＣＦ4ガスのプラズマエッチング、フッ酸系エッチング液でのウエットエッチングを行ってもよい。
【００２２】
そして、この凹部内に、シリコンパウダー又はカーボンパウダー又はこれらが混在した微粒子を付着分散させるには、シリコンパウダー又はカーボンパウダー又はシリコンパウダー及びカーボンパウダーを含むペーストでの研磨により、凹部内にシリコンパウダー又はカーボンパウダー又はシリコンパウダー及びカーボンパウダーの微粒子を付着分散させてもよい。また、シリコンパウダー又はカーボンパウダー又はこれらが混在したパウダーを有機溶媒（アセトン、エチルアルコール、エチルアルコール／アセトン等）中に分散し、超音波洗浄機のパワー及び時間管理で凹部内にシリコンパウダー又はカーボンパウダー又はこれらが混在した微粒子を付着分散させてもよい。これらのパウダー粒径は、１０ｎｍ〜１０μｍ、例えば５０〜２００ｎｍ、特に１０〜５０ｎｍが望ましい。尚、研磨しない場合は、凹部段差の寸法よりも小さい粒径が望ましい。
【００２３】
触媒ＡＨＡ処理により、上記凹部内に付着したシリコンパウダー及び／又はカーボンパウダーの表面をクリーニングして、酸化膜、有機汚れ等の異質膜を除去すると同時に、アモルファス構造のシリコン及びカーボンを選択的にエッチングしてシリコン微粒子及びダイヤモンド構造のカーボン微粒子を形成し、多結晶成長のシードとする。この触媒ＡＨＡ処理は、次の触媒ＣＶＤ又は高密度触媒ＣＶＤ法等での多結晶性半導体薄膜の成膜前に連続作業の一貫として実施してよい。
【００２４】
この多結晶性半導体薄膜は、気相成長法（触媒ＣＶＤ法、高密度プラズマＣＶＤ法、高密度触媒ＣＶＤ法等：以下、同様）によって形成するのがよい。この場合、望ましくは融点未満の温度（８００〜２０００℃、例えば１６００〜１８００℃）に加熱された前記触媒体に、原料ガス及び水素又は水素含有ガスの少なくとも一部を接触させて触媒的に分解させ、これによって生成したラジカル、イオン等の反応種を加熱された前記基体上に堆積させて前記薄膜を触媒ＣＶＤにより気相成長させるのがよい。この際、基板に設けた凹部内のシリコンパウダー又はカーボンパウダー（特に、ダイヤモンド構造のカーボン微粒子：以下、同様）又はシリコンパウダー及びカーボンパウダー混在の微粒子を結晶成長の核（シード）として、例えば錫を１０18〜１０20ａｔｏｍｓ／ｃｃ含有の大粒径の多結晶性シリコン薄膜を成膜することができる。そして、必要に応じてこの半導体材料薄膜を研磨してこの薄膜面を含む表面を平坦化するのがよく、また基板のＴＦＴ領域の凹部内に多結晶性シリコン薄膜を埋め込むことができる。
【００２５】
また、この気相成長後に、連続して前記原料ガスの供給を停止し、望ましくは、融点未満の温度に加熱された触媒体（これは前記触媒体と同一物であるのがよいが、別のものであってもよい。）に前記水素又は水素含有ガスの少なくとも一部を接触させ、これによって生成した高温の水素系分子、水素系原子、活性化水素イオン等の水素系活性種を前記半導体材料薄膜に作用させて触媒ＡＨＡ処理によるアニールを行うのがよい。
【００２６】
この場合、前記気相成長時の水素又は水素含有ガス供給量よりも前記アニール時の水素又は水素含有ガス供給量を多くする。例えば、気相成長時に用いる水素系キャリアガスは水素又は水素と不活性ガス（熱伝導性が良好であって反応性向上に寄与するアルゴン、ヘリウム、キセノン、クリプトン、ラドン等）との混合ガスであり、混合ガスの場合は水素含有比率は５０モル％以上とすることによって触媒体の酸化劣化を防止できる。また、触媒ＡＨＡ処理時に用いる水素又は水素含有ガスは、気相成長時の水素系キャリアガスと同様であってよいが、例えばガス流量３００〜１０００ＳＣＣＭ（Standard cc per minute）、ガス圧１０〜５０Ｐａと大きくし（バイアス又は非バイアス触媒ＣＶＤのときのガス圧は０．１〜数Ｐａ）、ガスによる熱伝導の増大と水素系活性種の発生量の増大を図るのがよい。
【００２７】
また、前記半導体材料薄膜の気相成長後に、連続して水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した高温の水素系分子、水素系原子、活性化水素イオン等の水素系活性種を前記半導体材料薄膜に作用させてアニールを行い、必要あれば、前記半導体材料薄膜と同様の半導体材料薄膜の気相成長と前記アニールとを繰り返すのが望ましい。このためには、前記原料ガス供給手段と前記水素又は水素含有ガス供給手段とを制御する制御手段を有するのがよい。
【００２８】
即ち、触媒ＡＨＡ処理されて得られる多結晶性半導体薄膜上に更に半導体材料薄膜を気相成長させる工程とアニール工程とを目的とする膜厚となるまで繰り返す、いわば２ステップ又はそれ以上のマルチ触媒ＡＨＡ処理により、この半導体材料薄膜は既に触媒ＡＨＡ処理で多結晶化された下地膜上に、これをシードとして多結晶化され易い状態で成長し易くなり、目的とする高結晶化率、高品質の多結晶性半導体膜を所定の膜厚で得ることができる。即ち、触媒ＣＶＤと触媒ＡＨＡ処理を繰り返すマルチ触媒ＡＨＡ処理により、例えば触媒ＣＶＤでダイヤモンド構造のカーボン超微粒子層上に成膜された多結晶性シリコンを触媒ＡＨＡ処理でシード化し、この上に触媒ＣＶＤで半導体材料薄膜を気相成長させ、更に触媒ＡＨＡ処理することにより、高結晶化率、大粒径の多結晶性シリコン膜等を形成することができる。
【００２９】
具体的には、シリコン膜においては、大量の高温の水素系活性種などが有する熱エネルギーが移動して、その膜の温度を局部的に上昇させ、水素系活性種の還元作用によりアモルファス成分をエッチングして微結晶シリコン薄膜等は多結晶化し、多結晶性シリコン薄膜は高結晶化して大粒径の多結晶性シリコン薄膜が形成され易くなると共に、この上に気相成長させる多結晶性シリコン薄膜はより高結晶化、大粒径化され、キャリア移動度の向上が図れる。
【００３０】
しかも、多結晶性シリコン薄膜上又は膜内又は粒界にシリコン酸化物が存在したとき、水素系活性種がこれと反応してＳｉＯを生成して蒸発除去させるので、多結晶性シリコン薄膜上又は膜内のシリコン酸化物を減少／除去させることができ、キャリア移動度の向上を図ることができる。
【００３１】
また、この触媒ＣＶＤの場合、触媒体の種類及び温度、基板加熱温度、気相成膜条件、原料ガスの種類、添加するｎ又はｐ型不純物濃度等により、広範囲のｎ又はｐ型不純物濃度の多結晶性シリコン薄膜が容易に得られ、かつ、触媒ＡＨＡ処理により大きな粒径の多結晶性シリコン薄膜を形成できるので、高キャリア移動度でＶth（しきい値）調整が容易であり、低抵抗での高速動作が可能となる。
【００３２】
なお、多結晶性シリコンをプラズマＣＶＤで成膜し、これを触媒ＡＨＡ処理する場合、プラズマＣＶＤでの多結晶性シリコン膜中に１０〜２０％含有する水素を触媒ＡＨＡ処理で減少／除去させ、大きな粒径の多結晶性シリコン膜を形成できるので、大きなキャリア移動度の多結晶性シリコン膜の形成が可能となる。更に、基板加熱温度、気相成膜条件、原料ガスの種類、触媒ＡＨＡ処理条件、添加するｎ又はｐ型不純物濃度等により、広範囲のｎ又はｐ型不純物濃度の多結晶性シリコン膜が容易に得られるので、高移動度でＶth調整が容易で低抵抗での高速動作が可能となる。
【００３３】
前記触媒ＣＶＤによる上記の気相成長は、具体的には、前記触媒体を８００〜２０００℃の範囲であってその融点未満の温度に加熱し（例えば触媒体に通電してそれ自体の抵抗加熱によって加熱し）、この加熱された触媒体により前記原料ガス及び前記水素又は水素含有ガスの少なくとも一部を触媒反応又は熱分解反応させて生成した前記反応種を、例えば３００〜４００℃に加熱した基板上に薄膜を堆積させることができる。このような触媒体温度や下記の触媒体材質は触媒ＡＨＡ処理時も同様である。
【００３４】
ここで、触媒体の加熱温度が８００℃未満であると、原料ガスの触媒反応又は熱分解反応が不十分となって堆積速度が低下し易く、また２０００℃を超えると触媒体の構成材料が堆積膜中に混入して膜の電気的特性を阻害し、膜質低下を生じ、また、触媒体の融点以上の加熱は、その形態安定性が失われるので、回避するのがよい。触媒体の加熱温度は、その構成材料の融点未満であって１１００℃〜１８００℃であるのが好ましい。
【００３５】
触媒体は、タングステン、トリア含有タングステン、モリブデン、白金、パラジウム、バナジウム、シリコン、アルミナ、金属を付着したセラミックス、及び炭化ケイ素からなる群より選ばれた少なくとも１種の材料によって形成することができる。
【００３６】
そして、この触媒体及びこれを支持する支持体の純度を９９．９９ｗｔ％（４Ｎ）以上、好ましくは９９．９９９ｗｔ％（５Ｎ）又はそれ以上とすることによって、形成される多結晶性半導体薄膜の重金属汚染を低減することができる。
【００３７】
基板温度は、基板の歪点以下の温度、例えば２００〜８００℃が好ましく、より好ましくは３００〜４００℃とすれば、効率的で高品質の成膜を行なえる。基板温度が高いと、安価なほうけい酸ガラス、アルミノけい酸ガラスが使用できなくなり、また熱の影響によって不純物のドーピング濃度分布が変化し易くなる。
【００３８】
通常の熱ＣＶＤ法で多結晶性シリコン膜を形成する場合には、基板温度を約６００〜９００℃とする必要があるが、本発明に基づく成膜では、プラズマや光励起を必要とせずに、上記のような低温での熱ＣＶＤが可能となることが極めて有利である。本発明に基づく触媒ＣＶＤ時の基板温度が上記したように低いため、基板、例えばガラス基板として、歪点が４７０〜６７０℃と低いほうけい酸ガラスやアルミノけい酸ガラス等のガラスや耐熱性樹脂基板等を用いることができる。これは、安価で薄板化が容易であり、大型化（１ｍ×１ｍ以上）が可能であり、また長尺ロール化されたガラス板を作製できる。例えば、長尺ロール化ガラス板上に、上記手法を用いて薄膜を連続して又は非連続に作製することができる。
【００３９】
本発明によるバイアス又は非バイアス触媒ＣＶＤによる気相成長での低級結晶性半導体薄膜の形成に使用する原料ガスは、水素化ケイ素又はその誘導体、水素化ケイ素又はその誘導体と水素、ゲルマニウム、炭素又はスズを含有するガスとの混合物、水素化ケイ素又はその誘導体と周期表第III族又は第Ｖ族元素からなる不純物を含有するガスとの混合物、水素化ケイ素又はその誘導体と水素、ゲルマニウム、炭素又はスズを含有するガスと周期表第III族又は第Ｖ族元素からなる不純物を含有するガスとの混合物等が挙げられる。
【００４０】
上記の如き原料ガスを使用することによって、多結晶性半導体薄膜として、多結晶性シリコン膜、多結晶性ゲルマニウム膜、多結晶性シリコン−ゲルマニウム膜又は多結晶性炭化ケイ素膜を形成することができる。
【００４１】
そして、半導体材料薄膜の成長時又は成長後に、錫、ゲルマニウム、鉛等のIV族元素の少なくとも１種を合計が適量（１０15ａｔｏｍｓ／ｃｃ以上、例えば１０18〜１０20ａｔｏｍｓ／ｃｃ）含有させる（更にこの状態で触媒ＡＨＡ処理による前記アニール工程を行う）と、多結晶性半導体薄膜の結晶粒界に存在する不整を低減し、その膜ストレスを低減して高キャリア移動度、高品質の多結晶性半導体が得られ易くなる。このIV族元素は、原料ガス中にガス成分として混合したり、或いはイオン注入又はイオンドーピングにより、半導体材料薄膜中に含有させることができる。また、本発明により形成した多結晶性半導体膜中の酸素、窒素、炭素濃度はそれぞれ１×１０19ａｔｏｍｓ／ｃｃ以下、好ましくは５×１０18ａｔｏｍｓ／ｃｃ以下がよく、水素濃度は０．０１原子％以上が好ましい。又、ナトリウム（Ｎａ）濃度はＳＩＭＳ最低濃度領域で１×１０18ａｔｏｍｓ／ｃｃ以下が好ましい。
【００４２】
なお、触媒ＣＶＤ（又はバイアス触媒ＣＶＤ）する前に、前記触媒体を水素系ガス雰囲気中で加熱処理することが望ましい。これは、触媒体の熱処理が十分な場合に、触媒体の構成材料が放出され、これが成膜された膜中に混入することがあるが、触媒体を水素系ガス雰囲気中で成膜前の空焼き加熱することによってそのような混入を解消することができる。従って、成膜室内を水素系ガスで充たした状態で触媒体を成膜時よりも高い温度（例えばタングステンでは２２００〜２５００℃）で所定時間の空焼きを行った後に、通常の成膜時の温度（例えばタングステンでは１７００℃）に戻すように加熱し、次いで水素系ガスをキャリアガスとして原料ガス（いわゆる反応ガス）を供給することがよい。尚、触媒体の純度、材料によっては、この空焼き処理は最初のみ実施し、必ずしも成膜前に実施する必要はない。
【００４３】
前記触媒ＡＨＡ処理は、高温の水素系活性種により前記多結晶性半導体薄膜中の特にアモルファス成分を選択的にエッチングする作用があり、高結晶化率、大粒径（特にグレインサイズが数１００ｎｍ以上）の多結晶をベースとする薄膜を形成し得、かつ膜中のキャリア不純物を活性化する処理であるが、その際、触媒体温度は１６００〜１８００℃、基板−触媒体間の距離は２０〜５０ｍｍとし、バイアス又は非バイアス触媒ＣＶＤよりも水素系キャリアガス流量を多く（ガス圧を高く）して水素系活性種等の増大化等を図ることにより処理時間を短縮する等、処理効果向上のため、任意に変更してもよい。
【００４４】
本発明の処理で得られた前記多結晶性半導体薄膜によって、ＭＯＳＴＦＴのチャンネル、ソース及びドレイン領域、又は配線、抵抗、容量又は電子放出体等を形成することができる。この場合、前記チャンネル、ソース及びドレイン領域の形成後に、これらの領域に対し、この触媒ＡＨＡ処理を施すと、上記のｎ型又はｐ型不純物のイオン活性化を行える。
【００４５】
また、多結晶性シリコン等の前記多結晶性半導体薄膜中への外部からの酸素侵入を低減するために、例えば多結晶性シリコン薄膜等内においてゲート絶縁膜側から外部に向って結晶粒径を小さくして高密度化するか、或いはアモルファスシリコン薄膜又は微結晶シリコン含有アモルファスシリコン薄膜等で前記多結晶性シリコン薄膜を被覆するのがよい。この場合、汎用フォトリソグラフィ及びエッチング技術により、微結晶シリコン又はアモルファスシリコン薄膜を除去し、前記多結晶性シリコン薄膜とコンタクトしたソース、ドレイン電極を形成することができる。
【００４６】
本発明は、シリコン半導体装置、シリコン半導体集積回路装置、シリコン−ゲルマニウム半導体装置、シリコン−ゲルマニウム半導体集積回路装置、化合物半導体装置、化合物半導体集積回路装置、炭化ケイ素半導体装置、炭化ケイ素半導体集積回路装置、液晶表示装置、有機又は無機エレクトロルミネセンス（ＥＬ）表示装置、フィールドエミッションディスプレイ（ＦＥＤ）装置、発光ポリマー表示装置、発光ダイオード表示装置、ＣＣＤエリア／リニアセンサ装置、ＭＯＳセンサ装置、太陽電池装置用の薄膜を形成するのに好適である。
【００４７】
この場合、内部回路及び周辺回路を有する半導体装置、固体撮像装置、電気光学装置等の製造に際し、これらの少なくとも一部を構成するＭＯＳＴＦＴのチャンネル、ソース及びドレイン領域を前記多結晶性半導体薄膜によって形成してよく、また駆動回路、映像信号処理回路及びメモリー回路等の周辺回路一体型の構成とすることもできる。
【００４８】
また、各色用の有機又は無機エレクトロルミネセンス層（ＥＬ層）の下層にそれぞれ、前記ＭＯＳＴＦＴのドレイン又はソースと接続された陰極又は陽極を有するＥＬ素子構造とするのがよい。
【００４９】
この場合、前記ＭＯＳＴＦＴ及びダイオード等の能動素子上も前記陰極が覆うようにすれば、陽極が上部にある構造では発光面積が増大すると共に、陰極の遮光作用で発光光が前記能動素子に入射してリーク電流を発生させることを防止できる。また、前記各色用の有機又は無機ＥＬ層の各層上及び各層間の全面に前記陰極又は陽極が被着されるようにすれば、全面が陰極又は陽極で覆われることにより、湿気に弱い有機ＥＬ層の劣化や電極の酸化を防止して、長寿命、高品質、高信頼性が可能となり、また陰極で覆われると放熱効果が高まるので、発熱による薄膜の構造変化（融解あるいは再結晶化）が低減し、長寿命、高品質、高信頼性が可能となり、更にこれにより、高精度、高品質のフルカラーの有機ＥＬ層を生産性良く形成できるので、コストダウンが可能となる。
【００５０】
また、前記各色用の前記有機又は無機ＥＬ層間にクロム、二酸化クロム等のブラックマスク層を形成すると、各色間又は画素間での光漏れを防ぎ、コントラストが向上する。
【００５１】
本発明をフィールドエミッションディスプレイ（ＦＥＤ）装置に適用するときは、そのエミッタ（電界放出カソード）を、前記多結晶性半導体薄膜を介して前記ＭＯＳＴＦＴのドレインに接続すると共に前記多結晶性半導体薄膜上に成長されたｎ型多結晶性半導体膜又は多結晶性ダイヤモンド膜又は窒素含有又は非含有の炭素薄膜又は窒素含有又は非含有の炭素薄膜表面に形成した多数の微細突起構造（例えばカーボンナノチューブ）などによって形成するのがよい。
【００５２】
この場合、前記ＭＯＳＴＦＴ、ダイオード等の能動素子上にアース電位の金属遮蔽膜（これは、前記ＦＥＤ装置のゲート引き出し電極と同一材料で同一工程により形成すると、工程簡略化等の点で有利である。）を形成すると、気密容器内にあるガスがエミッタから放出された電子により正イオン化されて絶縁層上にチャージアップし、この正電荷が絶縁層下にある能動素子に不要な反転層を形成したり、この反転層を介して余分な電流が流れるために生じるエミッタ電流の暴走を防止することができる。また、エミッタから放出された電子の衝突により蛍光体が発光する際、この光によりＴＦＴのゲートチャンネル内に電子、正孔が発生してリーク電流が生じることも防止できる。
【００５３】
次に、本発明を好ましい実施の形態について更に詳細に説明する。
【００５４】
第１の実施の形態
図１〜図１１について、本発明の第１の実施の形態を説明する。
【００５５】
本実施の形態は、本発明をトップゲート型の多結晶性シリコンＣＭＯＳ（Complementary MOS）ＴＦＴに適用したものである。
【００５６】
＜触媒ＣＶＤ法及び触媒ＡＨＡ処理とその装置＞
まず、本実施の形態に用いる触媒ＣＶＤ法及び触媒ＡＨＡ処理について説明する。触媒ＣＶＤ法においては水素系キャリアガスとシランガス等の原料ガスとからなる反応ガスを加熱されたタングステン等の触媒体に接触させ、これによって生成したラジカルな堆積種又はその前駆体及び活性化水素イオン等の水素系活性種に高いエネルギーを与え、基板上に多結晶性シリコン等の多結晶性半導体薄膜を気相成長させる。そして、この成膜後に原料ガスの供給を停止し、或いは水素系キャリアガスのみを供給することによって、多結晶性半導体薄膜、又は基板上のシリコン超微粒子等の触媒ＡＨＡ処理を行い（つまり、高温の水素系分子、水素系原子、活性化水素イオン等の水素系活性種によりアモルファス成分のカーボン又はシリコン等を選択的に還元エッチングし或いはシリコン超微粒子等の表面の酸化膜、有機汚れ等の異質膜を除去し、更にダイヤモンド構造のカーボン超微粒子を形成する。）、これらのシリコン超微粒子等をシード（核）にして大粒径の多結晶性シリコン薄膜を形成させ、或いはシリコン超微粒子等の表面の酸化膜、有機汚れ等の異質膜を除去し、更にダイヤモンド構造のカーボン超微粒子等を形成する。これらの触媒ＡＨＡ処理と触媒ＣＶＤとを繰り返して、より大粒径で所定膜厚の多結晶性シリコン等の多結晶性半導体薄膜を得る。
【００５７】
この触媒ＣＶＤ及び触媒ＡＨＡ処理は、図５〜図６に示す如き真空装置を用いて実施される。
【００５８】
この装置によれば、水素系キャリアガスと炭化水素（例えばメタン）又は水素化ケイ素（例えばモノシラン、ジシラン、トリシラン）等の原料ガス４０（及び必要に応じてＢ2Ｈ6やＰＨ3などのドーピングガスも含む。）からなるガスは、供給導管４１からシャワーヘッド４２の供給口（図示せず）を通して成膜室４４へ導入される。成膜室４４の内部には、ガラス等の基板１を支持するためのサセプタ４５と、耐熱性の良い（望ましくは触媒体４６と同じか或いはそれ以上の融点を有する材質の）シャワーヘッド４２と、例えばコイル状のタングステン等の触媒体４６と、更には開閉可能なシャッター４７とがそれぞれ配されている。なお、図示はしないが、サセプタ４５と成膜室４４との間には磁気シールが施され、また、成膜室４４は前工程を行なう前室に後続され、ターボ分子ポンプ等でバルブを介して排気される。
【００５９】
そして、基板１はサセプタ４５内のヒーター線等の加熱手段で加熱され、また触媒体４６は例えば抵抗線として融点以下（特に８００〜２０００℃、タングステンの場合は約１６００〜１８００℃）に加熱されて活性化される。触媒体４６の両端子は直流又は交流の触媒体電源４８に接続され、この電源からの通電により所定温度に加熱される。
【００６０】
触媒ＣＶＤ法を実施するには、図５の状態で、成膜室４４内の真空度を１．３３×１０-4〜１．３３×１０-6Ｐａとし、例えば水素系キャリアガス５０〜１００ＳＣＣＭを供給して、触媒体を所定温度に加熱して活性化した後に、水素化ケイ素（例えばモノシラン）ガス１〜２０ＳＣＣＭ（及び必要に応じてＢ2Ｈ6や、ＰＨ3等のドーピングガスも適量含む。）からなる原料ガス４０を供給導管４１からシャワーヘッド４２の供給口４３を通して導入して、ガス圧を０．１３３〜１３．３Ｐａ、例えば１．３３Ｐａとする。ここで、水素系キャリアガスは、水素、水素＋アルゴン、水素＋ヘリウム、水素＋ネオン、水素＋キセノン、水素＋クリプトン等の、水素に不活性ガスを適量混合させたガスであれば、いずれでもよい（以下、同様）。尚、原料ガスの種類又は触媒体の材質によっては、必ずしも水素系キャリアガスは必要ではない。
【００６１】
そして、図６のようにシャッター４７を開け、水素系キャリアガス及び原料ガス４０の少なくとも一部を触媒体４６と接触して触媒的に分解させ、触媒分解反応または熱分解反応によって、高エネルギーをもつシリコン等のイオン、ラジカル等の反応種の集団（即ち、堆積種又はその前駆体及びラジカル水素イオン）を形成する。こうして生成したイオン、ラジカル等の反応種５０を高いエネルギーで基板の歪点以下、例えば２００〜８００℃（特に３００〜４００℃）に保持された基板１上に多結晶性シリコン等の所定の薄膜として気相成長させる。
【００６２】
こうして、プラズマを発生することなく、反応種に対し、触媒体４６の触媒作用とその熱エネルギーによるエネルギーを与えるので、原料ガスを効率良く反応種に変えて、基板１上に均一に熱ＣＶＤで堆積することができる。
【００６３】
また、基板温度を低温化しても堆積種のエネルギーが大きいために、目的とする良質の膜が得られることから、基板温度を上記のように更に低温化でき、大型で安価な絶縁基板（ほうけい酸ガラス、アルミノけい酸ガラス等のガラス基板、ポリイミド等の耐熱性樹脂基板等）を使用でき、この点でもコストダウンが可能となる。
【００６４】
また、勿論のことであるが、プラズマの発生がないので、プラズマによるダメージがなく、低ストレスの生成膜が得られると共に、プラズマＣＶＤ法に比べ、はるかにシンプルで安価な装置が実現する。
【００６５】
この場合、減圧下（例えば０．１３３〜１．３３Ｐａ）又は常圧下で操作を行なえるが、減圧タイプよりも常圧タイプの方がよりシンプルで安価な装置が実現する。そして、常圧タイプでも従来の常圧ＣＶＤと比べて密度、均一性、密着性のよい高品質膜が得られる。この場合も、減圧タイプよりも常圧タイプの方がスループットが大であり、生産性が高く、コストダウンが可能である。
【００６６】
上記の触媒ＣＶＤにおいて、触媒体４６による副射熱のために、基板温度は上昇するが、上記のように、必要に応じて基板加熱用ヒーター５１を設置してよい。また、触媒体４６はコイル状（これ以外にメッシュ、ワイヤー、多孔板状もよい。）としているが、更にガス流方向に複数段（例えば２〜３段）として、ガスとの接触面積を増やすのがよい。なお、このＣＶＤにおいて、基板１をサセプタ４５の下面においてシャワーヘッド４２の上方に配しているので、成膜室４４内で生じたパーティクルが落下して基板１又はその上の膜に付着することがない。
【００６７】
＜触媒ＡＨＡ処理とその装置＞
そして、本実施の形態においては、上記の装置をそのまま用い、触媒ＣＶＤによる気相成長後に原料ガスの供給を停止し、触媒ＣＶＤ時よりも多い流量で水素系キャリアガスのみを成膜室４４内に供給して、或いは、同様の水素系キャリアガスにより、半導体材料薄膜又は超微粒子に対して触媒ＡＨＡ処理を行い、大量の高温の水素系活性種の選択的な還元作用により、アモルファス構造のシリコンのエッチング、より多結晶化のためのアニール、或いは有機物等のクリーニングを施し、かつ、半導体材料薄膜に対し触媒ＣＶＤと触媒ＡＨＡ処理とを所定回数繰り返して、目的とする膜厚の多結晶性シリコン薄膜等の多結晶性半導体薄膜を形成する。
【００６８】
この触媒ＡＨＡ処理は、加熱された触媒体により分解、生成した水素系活性種により微粒子表面の有機物や酸化物をクリーニング除去し、半導体材料薄膜をシードとして多結晶化し易くして、高結晶化率、大粒径（特にグレインサイズが数１００ｎｍ以上）の多結晶をベースとする薄膜を形成し得、または半導体材料薄膜に対してはそのアモルファス成分をエッチングしてこの上に更に結晶化され易い状態で多結晶性半導体薄膜を成膜することができ、かつ膜中のキャリア不純物を活性化する処理である。その際、触媒体温度１６００〜１８００℃、基板−触媒体間の距離２０〜５０ｍｍ、基板温度３００〜４００℃とし、また水素系キャリアガスは上記したと同様に水素又は水素と不活性ガス（アルゴン、ヘリウム、キセノン、クリプトン、ラドン等）との混合ガスであり、混合ガスの場合は水素含有比率は５０モル％以上とすることによって触媒体の酸化劣化を防止できる。また、触媒ＡＨＡ処理時に用いる水素又は水素含有ガスは、バイアス又は非バイアス触媒ＣＶＤの気相成長時の水素系キャリアガスと同様であってよいが、ガス流量３００〜１０００ＳＣＣＭ、ガス圧１０〜５０Ｐａと大きくし（バイアス又は非バイアス触媒ＣＶＤのときは０．１〜数Ｐａ）、ガスによる熱伝導の増大と水素系活性種等の発生量の増大を図るのがよい。
【００６９】
図７は、上記の触媒ＣＶＤと触媒ＡＨＡ処理における上記水素系キャリアガス及び原料ガスの導入時間及びタイミングを多結晶性シリコン薄膜形成の場合について示し、また図８は、流量計（ＭＦＣ）や調整弁などを組み込んだガス導入系を示す。
【００７０】
まず、成膜を行う前に、ゲートバルブを通してチャンバ（成膜室）４４内に基板１を搬入し、サセプタ４５に載置し、次いで、排気系を作動させてチャンバ４４内を所定圧力まで排気するとともに、サセプタ４５に内蔵されたヒーターを作動させて基板１を所定温度まで加熱する。
【００７１】
そして、ガス導入系によって、まず水素系キャリアガス３００〜１０００ＳＣＣＭ、例えば５００ＳＣＣＭをチャンバ１内に導入する。導入された水素ガスの一部は、加熱触媒体４６による接触分解反応により活性化水素イオン等の水素系活性種となり、基板表面に到達して、基板１の表面クリーニングを行う。その後に水素系キャリアガスを１５０ＳＣＣＭにする。
【００７２】
このように、チャンバ４４内に水素系キャリアガスが供給されている状態で、ガス導入系を作動させ、原料ガス（メタン又はモノシラン１５ＳＣＣＭ）をチャンバ４４内に導入する。導入された原料ガスは、加熱触媒体４６の熱触媒反応及び熱分解反応により堆積種が生成され、多結晶性シリコン薄膜等として基板表面に気相成長する。
【００７３】
その後、原料ガスの導入を停止して、チャンバ４４内から原料ガスを排出し、更に水素系キャリアガスのみを３００〜１０００ＳＣＣＭ、例えば５００ＳＣＣＭの流量で導入する、これによって、加熱触媒体による接触分解反応で生じた活性化水素イオン等の水素系活性種が上記の多結晶性シリコン薄膜等に作用してそのアモルファス成分をエッチングし、アモルファス成分が除去された多結晶性シリコン粒を形成し得、またこれをシードとして結晶化が促進された高結晶化率、大粒径の多結晶性シリコン薄膜を得る。
【００７４】
こうして得られた多結晶性シリコン薄膜を更に触媒ＡＨＡ処理し、この上に、再び上記の触媒ＣＶＤを施し、多結晶性シリコン薄膜をシードとしてその上に多結晶性シリコン薄膜を成長させ、更に触媒ＡＨＡ処理、触媒ＣＶＤを繰り返して行うことにより、多結晶性シリコン薄膜の膜厚をコントロールしつつ最終的には目的とする膜厚で高結晶化率、大粒径の多結晶性シリコン薄膜を形成することができる。
【００７５】
このように、水素系活性種のラジカル作用により、熱エネルギーが膜に移動して局部的に温度上昇させ、半導体薄膜は、アモルファス成分がエッチングされて結晶化が促進され、大粒径の多結晶性膜化し、高キャリア移動度、高品質の多結晶性半導体薄膜を得ることができ、しかも、多結晶性シリコン薄膜上又は膜内にシリコン酸化物が存在したときに、これと還元反応してＳｉＯ等を生成して蒸発させるので、その薄膜上又は膜内のシリコン酸化物を減少／除去させることができ、高キャリア移動度、高品質の多結晶性シリコン薄膜等を得ることができる。
【００７６】
また、微結晶シリコン含有アモルファスシリコン又はアモルファスシリコン含有微結晶シリコン薄膜等は下地の超微粒子をシードに結晶化し、多結晶性シリコン薄膜は高結晶率化が促進され、大粒径の多結晶性シリコン膜化する。しかも、その膜に含有されるアモルファス構造のシリコンが水素系活性種の作用下でエッチングされるので、高結晶化率で大粒径の多結晶性シリコン薄膜が形成される。
【００７７】
そして、この触媒ＡＨＡ処理時に、半導体薄膜中に存在するキャリア不純物は高温で活性化され、各領域において最適なキャリア不純物濃度を得ることができ、また、大量の高温の水素系活性種（水素分子、水素原子及び活性化水素イオンなど）によるクリーニング（基板等への吸着ガス及び有機物残渣等の還元除去）が可能であり、触媒体も酸化劣化し難しくなり、更に水素化により、半導体膜中の例えばシリコンダングリングボンドをなくし、特性が向上する。
【００７８】
こうした触媒ＡＨＡ処理によるアニールと半導体薄膜のバイアス又は非バイアス触媒ＣＶＤによる気相成長とを目的とする膜厚となるまで繰り返すことにより、この半導体薄膜は既に触媒ＡＨＡ処理で多結晶化された下地膜上に多結晶化され易い状態で成長し易くなり、目的とする高結晶化率、高品質の多結晶性半導体薄膜を所定の膜厚で得ることができる。即ち、触媒ＣＶＤと触媒ＡＨＡ処理を繰り返すマルチ触媒ＡＨＡ処理により、例えばバイアス又は非バイアス触媒ＣＶＤで成膜された微結晶シリコン含有アモルファスシリコン又はアモルファスシリコン及び微結晶シリコン含有多結晶シリコン薄膜等を触媒ＡＨＡ処理で多結晶性シリコン薄膜化し、多結晶性シリコン薄膜は高結晶率化し、更にこの多結晶性シリコン薄膜をシードとした触媒ＣＶＤで多結晶性シリコン薄膜膜の気相成長、更には触媒ＡＨＡ処理を繰り返すので、高結晶化率、大粒径の多結晶性シリコン薄膜を形成することができる。
【００７９】
なお、上記の触媒ＣＶＤ及び触媒ＡＨＡ処理はいずれも、プラズマの発生なしに行えるので、プラズマによるダメージがなく、低ストレスの生成膜が得られ、またプラズマＣＶＤ法に比べ、シンプルで安価な装置を実現できる。
【００８０】
図９は、本実施の形態による上記のマルチ触媒ＡＨＡ処理（触媒ＣＶＤと触媒ＡＨＡ処理の繰り返し）で得られた多結晶性シリコン薄膜のラマンスペクトルをその繰り返し回数等に応じて示すものである。この結果によれば、触媒ＣＶＤによるシリコンの堆積（ｄｅｐｏ）時のガス流量をＳｉＨ4：Ｈ2＝５：５００ＳＣＣＭ、触媒温度＝１８００〜２０００℃、基板温度＝４００℃とし、触媒ＡＨＡ処理の条件を各種とし、繰り返し回数も変えたところ、この繰り返し回数を多くし、かつ処理時間を長くし、処理時の水素流量を増加させると、サンプル＃１→＃２→＃３→＃４の順に、アモルファス（非晶質）シリコンや微結晶シリコンが減少し、多結晶シリコンが増加すること（即ち、大粒径化、高結晶化すること）が明らかである。尚、ここで、ＡＨＡ１は成膜前の基板表面のシリコン及び／又はカーボン微粒子のクリーニング処理であってよく、本来の触媒ＡＨＡ処理はＡＨＡ２〜４である。
【００８１】
また、図１０は、各サンプルについての結晶化率を多結晶性シリコン薄膜中の多結晶の有無について比較して示すものである。これによれば、結晶化率はサンプル＃１→＃２→＃３→＃４の順に高くなり、かつ微結晶（Ｉｍ）を含む方が高くなることが分かる。
【００８２】
これらの結果は、本発明に基づく処理が高結晶化率、大粒径の多結晶性半導体薄膜の形成にとって非常に優れた方法であることを示すものである。
【００８３】
なお、本実施の形態において、上記の触媒ＣＶＤでは、例えば０．４ｍｍφタングステンワイヤーの触媒体及びこれを支持している例えば０．８ｍｍφモリブデンワイヤーの支持体（図示せず）の純度が問題となるが、従来の純度：３Ｎ（９９．９ｗｔ％）を４Ｎ（９９．９９ｗｔ％）以上、好ましくは５Ｎ（９９．９９９ｗｔ％）又はそれ以上に純度を上げることにより、触媒ＣＶＤによる多結晶性シリコン薄膜中の鉄、ニッケル、クロム等の重金属汚染を低減できることが実証されている。図１１（Ａ）は純度３Ｎでの膜中の鉄、ニッケル、クロム等の重金属濃度を示すが、これを５Ｎに高めることによって図１１（Ｂ）に示すように鉄、ニッケル、クロム等の重金属濃度を大幅に減らせることが判明した。これにより、ＴＦＴ特性の向上が可能となる。
【００８４】
＜トップゲート型ＣＭＯＳＴＦＴの製造＞
次に、本実施の形態によるトップゲート型ＣＭＯＳＴＦＴの製造例を示す。
【００８５】
まず、図１の（１）に示す石英ガラス、結晶化ガラス、ほうけい酸ガラス、アルミノけい酸ガラスなどの絶縁基板１上に、触媒ＣＶＤ等により、窒化シリコン膜１００〜２００ｎｍ厚、酸化シリコン膜１００〜２００ｎｍ厚の下地保護膜を形成し、少なくともＴＦＴ形成領域に、汎用フォトリソグラフィ及びエッチング技術により、深さ（段差）５０〜２００ｎｍ、縦１０μｍ×横３０μｍの凹部１９０を形成する。この時に、凹部の底面にはガラス基板からの不純物（Ｎａ+など）侵入防止のために窒化シリコン膜を形成しておくのがよい。この時にＣＦ4ガスのプラズマエッチング又はＲＩＥ（Reactive Ion Etching）、フッ酸系エッチング液でのウエットエッチングを行ってもよい。
【００８６】
基板１として耐熱性樹脂基板を用いる場合、ポリイミド等の耐熱性樹脂基板の、少なくともＴＦＴ形成領域に所定形状及び寸法の段差を有する凹部を形成するには、例えば１００μｍ厚のポリイミド基板に、例えば高さ５０〜２００ｎｍ、縦１０μｍ×横３０μｍの所定形状及び寸法の金型をスタンピングして金型と同じ形状及び寸法の段差を有する凹部を形成する。或いは、補強材としてのステンレス等の金属板に、コーティング、スクリーン印刷等の寸法によりポリイミド等の耐熱性樹脂膜５〜１０μｍ厚を形成し、この膜に例えば高さ５０〜２００ｎｍ、縦１０μｍ×横３０μｍの所定形状及び寸法の金型をスタンピングして、少なくともＴＦＴ形成領域に金型と同じ形状及び寸法の段差を有する凹部を形成してもよい。或いは、ステンレス等の金属板の少なくともＴＦＴ形成領域に、深さ１〜２μｍ、縦１０μｍ×横３０μｍの所定形状及び寸法の段差をエッチングで形成し、ポリイミド等の耐熱性樹脂膜をコーティングして所定形状及び寸法の段差を有する凹部を形成してもよい。
【００８７】
なお、ＴＦＴ形成のプロセス温度によって基板１のガラス材質を使い分ける。２００〜５００℃の低温の場合：ほうけい酸、アルミノけい酸ガラス等のガラス基板（５００×６００×０．５〜１．１μｍ厚）、耐熱性樹脂基板を用いてもよい。
６００〜１０００℃の高温の場合：石英ガラス、結晶化ガラス等の耐熱性ガラス基板（６〜１２インチφ、７００〜８００μｍ厚）を用いてもよい。
【００８８】
次いで、図１の（２）に示すように、凹部１９０内に、シリコンパウダー又はカーボンパウダー又はこれらが混在した超微粒子１００Ａを付着分散させる。例えば、シリコンパウダー又はカーボンパウダー又はシリコンパウダー及びカーボンパウダーを含むペーストでの研磨により、凹部内にシリコンパウダー又はカーボンパウダー又はシリコンパウダー及びカーボンパウダーの超微粒子を付着分散させてもよい。或いはシリコンパウダー又はカーボンパウダー又はこれらが混在したパウダーを有機溶媒（アセトン、エチルアルコール、エチルアルコール／アセトン等）中に分散し、超音波洗浄機のパワー及び時間管理で凹部内にシリコンパウダー又はカーボンパウダー又はこれらが混在した超微粒子を付着分散させてもよい。これらのパウダー１００Ａは、凹部１９０よりも小さい大きさ、例えば５０〜２００ｎｍが望ましい。
【００８９】
次いで、図１の（３）に示すように、触媒ＡＨＡ処理での水素系活性種等の作用により、シリコンパウダー及び／又はカーボンパウダー１００Ａの表面をクリーニングして、酸化膜、有機汚れ等の異質膜を除去し、クリーニングされたシリコン又はダイヤモンド構造のカーボン超微粒子１００Ｂとする。この触媒ＡＨＡ処理は、次の触媒ＣＶＤ又は高密度触媒ＣＶＤ法等での成膜前に、連続作業の一貫として実施してもよい。
【００９０】
この触媒ＡＨＡ処理は、触媒ＣＶＤ法において原料ガスを供給しないで処理する方法であり、具体的には、減圧下で、水素系キャリアガスを供給して触媒体を所定温度（約１６００〜１８００℃、例えば約１７００℃設定）に加熱し、例えば３００〜１０００ＳＣＣＭの水素系キャリアガスを供給して１０〜５０Ｐａのガス圧とし、大量の高温の水素系活性種（活性化水素イオンなど）を発生させて、これらを超微粒子１００Ａに吹き付ける。これにより大量の高温の水素系活性種（活性化水素イオンなど）が有する高い熱エネルギーが移動して、温度を局部的に上昇させ、超微粒子表面の有機物等をエッチングでクリーニングし、更に、アモルファス成分の選択的エッチングによりシリコン超微粒子又は（ダイヤモンド構造の）カーボン超微粒子１００Ｂを形成し、多結晶性シリコン成長の核とする。
【００９１】
次いで、図１の（４）に示すように、連続して触媒ＣＶＤ法（或いはマルチ触媒ＡＨＡ処理）によって、例えば周期表IV族元素、例えば錫を１０18〜１０20ａｔｏｍｓ／ｃｃドープした（これはＣＶＤ時又は成膜後のイオン注入によってドープしてよい。）多結晶性シリコン薄膜７を上記超微粒子１００Ｂをシードに５０〜１００ｎｍ厚、例えば５０ｎｍ厚に気相成長させる。但し、この錫のドーピングは必ずしも必要ではない（以下、同様）。この触媒ＣＶＤを行うとき、触媒体の酸化劣化防止のため、水素系キャリアガスを供給して触媒体を所定温度（約１６００〜１８００℃、例えば１７００℃設定）に加熱し、ＣＶＤによる成膜後は触媒体を問題ない温度まで冷却して水素系キャリアガスをカットする必要がある。
【００９２】
このとき、必要に応じて、モノシランにｎ型不純物（燐、ひ素、アンチモン）又はｐ型不純物（ボロン等）を適量添加、例えば１０15〜１０18ａｔｏｍｓ／ｃｃ含有させて、ｎ型又はｐ型の多結晶性シリコン薄膜を形成してもよい。また、上記超微粒子１００Ｂ上に、触媒ＣＶＤにより微結晶シリコン又は多結晶性シリコン薄膜を１０〜３０ｎｍ厚に成長させた後、触媒ＡＨＡ処理し、更にその上に触媒ＣＶＤにより多結晶性シリコン薄膜を１０〜３０ｎｍ厚に成長させ、更に触媒ＡＨＡ処理し、更にその上に触媒ＣＶＤにより多結晶性シリコン薄膜を１０〜３０ｎｍ厚に成長させ、更に触媒ＡＨＡ処理してもよい。この方法によって、より大きい粒径のより厚い膜の多結晶性シリコン薄膜を形成できる。
【００９３】
この場合、図５及び図６に示した装置を用い、上記の触媒ＣＶＤにより下記の条件で例えば錫ドープの多結晶性シリコン薄膜を気相成長させ、しかる後に下記の条件で触媒ＡＨＡ処理を行ってアニールし、多結晶性シリコン薄膜をより多結晶化し、これらの触媒ＣＶＤと触媒ＡＨＡ処理とを繰り返して５０ｎｍ厚の多結晶性シリコン薄膜７を形成してよい。例えば、触媒ＣＶＤで１０〜３０ｎｍ厚の膜を成長させ、触媒ＡＨＡ処理した後、触媒ＣＶＤで１０〜３０ｎｍ厚の膜を成長させ、更に触媒ＡＨＡ処理した後に、触媒ＣＶＤで１０〜３０ｎｍ厚の膜を成長させて、最終的に目的とする膜厚の多結晶性シリコン薄膜を得る。
【００９４】
触媒ＣＶＤによる錫含有多結晶性シリコンの成膜：
水素（Ｈ2）をキャリアガス、原料ガスとしてモノシラン（ＳｉＨ4）、水素化錫（ＳｎＨ4）を適量比率で混合して形成。Ｈ2流量：５０〜１５０ＳＣＣＭ、ＳｉＨ4流量：１〜２０ＳＣＣＭ、ＳｎＨ4流量：１〜２０ＳＣＣＭ。この時、原料ガスのシラン系ガス（シラン又はジシラン又はトリシラン等）に、ｎ型のリン又はひ素又はアンチモン等を適量混入したり、又はｐ型のボロン等を適量混入することにより、任意のｎ又はｐ型不純物キャリア濃度の錫含有多結晶性シリコン薄膜を形成してもよい。
0004644964.tif 000002
【００９５】
触媒ＡＨＡ処理：
触媒ＡＨＡ処理は、触媒ＣＶＤにおいて原料ガスを供給しない方法であり、具体的には、減圧下で、水素系キャリアガスをガス流量３００〜１０００ＳＣＣＭ、ガス圧１０〜５０Ｐａで供給して触媒体を所定温度（約１６００〜１８００℃、例えば約１７００℃）に加熱し、大量の高温の水素系活性種を発生させ、これらを基板上に形成した例えば多結晶性シリコン薄膜に吹き付ける。これにより、大量の高温の水素系活性種が有する熱エネルギーがそれらの膜に移動して、それらの膜温度を上昇させ、アモルファスシリコンや微結晶シリコンを含有するときには水素系活性種の還元作用によりアモルファス成分が選択的にエッチングされてこれらは多結晶化し、多結晶性シリコン薄膜は高結晶化して、大粒径の錫含有多結晶性シリコン膜化し、錫等のIV族元素の効果によりその結晶粒界に存在する不整及びストレスを低減し、高キャリア移動度及び高品質の錫含有多結晶性シリコン薄膜を形成することができる。
【００９６】
また、上記の水素系活性種は、多結晶性シリコン薄膜上又は膜内にシリコン酸化物が存在したときにこれと還元反応してＳｉＯ等を生成し、蒸発除去させるので、それらの膜上又は膜内のシリコン酸化物を減少／除去させることができ、高キャリア移動度及び高品質の多結晶性シリコン薄膜を形成できる。この触媒ＡＨＡ処理を後述のゲートチャンネル／ソース／ドレイン形成後に行うと、大量の高温の水素系活性種が有する熱エネルギーがそれらの膜に移動して、それらの膜温度を上昇させ、結晶化促進と同時にゲートチャンネル／ソース／ドレインに注入され、キャリア不純物（燐、ひ素、ボロン等）がイオン活性化される。
【００９７】
触媒ＣＶＤにより、窒化シリコン膜、酸化シリコン膜、錫含有多結晶シリコン薄膜を連続成膜する一例を示す。まず、上記の各膜を同一のチャンバで形成する場合は、水素系キャリアガスを常時供給し、触媒体を所定温度に加熱してスタンバイをしておき、次のように処理してよい。
【００９８】
モノシランにアンモニアを適当比率で混合して所定膜厚の窒化シリコン膜を形成し、前の原料ガスを十分に排出した後に、連続してモノシランとＨｅ希釈Ｏ2を適当比率で混合して所定膜厚の酸化シリコン膜を形成し、前の原料ガス等を十分に排出した後に、モノシランとＳｎＨ4を適当比率で混合して触媒ＣＶＤにより所定膜厚の錫含有多結晶性シリコン薄膜を形成する。成膜後は原料ガスをカットし、触媒体を問題ない温度まで冷却して水素系キャリアガスをカットする。なお、絶縁膜形成時の原料ガスは傾斜減少又は傾斜増加させて、傾斜接合の絶縁膜としてもよい。
【００９９】
或いは、それぞれ独立したチャンバで形成する場合は、各チャンバ内に水素系キャリアガスを常時供給し、触媒体を所定温度に加熱してスタンバイしておき、次のように処理してよい。Ａチャンバに移し、モノシランにアンモニアを適量比率で混合して所定膜厚の窒化シリコン膜を形成する。次にＢチャンバに移し、モノシランにＨｅ希釈Ｏ2を適量比率で混合して酸化シリコン膜を形成する。次にＣチャンバに移し、モノシランとＳｎＨ4を適量比率で混合して、錫含有の多結晶性シリコン薄膜を形成する。必要に応じて次にＢチャンバに移し、モノシランにＨｅ希釈Ｏ2を適量比率で混合して触媒ＣＶＤにより多結晶性シリコン膜を形成する。成膜後は原料ガスをカットし、触媒体を問題ない温度まで冷却して水素系キャリアガスをカットする。この時に、それぞれのチャンバ内に水素系キャリアガスとそれぞれの原料ガスを常時供給して、スタンバイの状態にしておいてもよい。
【０１００】
ここで、各膜の成膜条件としては（但し、多結晶性シリコン薄膜の成膜条件は上述したので省略）、チャンバ内に水素系キャリアガス（水素、アルゴン＋水素、ヘリウム＋水素、ネオン＋水素等）を常時流し、流量と圧力、サセプタ温度を下記の所定の値に制御する。
チャンバ内圧力：１〜１５Ｐａ程度、例えば１０Ｐａ
サセプタ温度  ：３００〜４００℃
水素系キャリアガス流量（混合ガスの場合、水素は７０〜８０モル％以上）：５０〜１５０ＳＣＣＭ
【０１０１】
また、窒化シリコン膜は、次の条件で５０〜２００ｎｍの厚みに形成する。
水素（Ｈ2）をキャリアガスとし、原料ガスとしてモノシラン（ＳｉＨ4）に  アンモニア（ＮＨ3）を適量比率で混合して形成。
水素（Ｈ2）流量：５０〜１５０ＳＣＣＭ、
ＳｉＨ4流量：１〜２０ＳＣＣＭ、ＮＨ3流量：５〜６０ＳＣＣＭ
【０１０２】
また、酸化シリコン膜は、次の条件で１００〜２００ｎｍの厚みに形成する。
水素（Ｈ2）をキャリアガス、原料ガスとしてモノシラン（ＳｉＨ4）にＨｅ  希釈Ｏ2を適量比率で混合して形成。
水素（Ｈ2）流量：５０〜１５０ＳＣＣＭ、
ＳｉＨ4流量：１〜２０ＳＣＣＭ、Ｈｅ希釈Ｏ2流量：１〜２ＳＣＣＭ
【０１０３】
上記のようにして、凹部１９０内において超微粒子１００Ｂをシードに多結晶性シリコン薄膜７を成長させた後、基板表面を光学研磨して、凹部以外の領域の多結晶性シリコン薄膜を除去してもよい。これによって錫含有又は非含有大粒径多結晶性シリコン薄膜が凹部内に埋め込まれた平坦な表面の基板が形成される。但し、この時には、光学研磨された錫含有又は非含有の大粒径多結晶性シリコン薄膜表面には、酸化膜及び有機汚れ被膜が形成されるので、触媒ＡＨＡ処理してクリーニングした後に、以降の処理を行うのがよい。
【０１０４】
そして次に、多結晶性シリコン薄膜７をソース、チャンネル及びドレイン領域とするＭＯＳＴＦＴの作製を行なう。
【０１０５】
即ち、図２の（５）に示すように、汎用フォトリソグラフィ及びエッチングにより多結晶性シリコン薄膜７をアイランド化した後、ｎＭＯＳＴＦＴ用のチャンネル領域の不純物濃度制御によるしきい値（Ｖth）の最適化のために、ｐＭＯＳＴＦＴ部をフォトレジスト９でマスクし、イオン注入又はイオンドーピングによりｐ型不純物イオン（例えばボロンイオン）１０を例えば５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定し、多結晶性シリコン薄膜７の導電型をｐ型化した多結晶性シリコン薄膜１１とする。
【０１０６】
次いで、図２の（６）に示すように、ｐＭＯＳＴＦＴ用のチャンネル領域の不純物濃度制御によるＶthの最適化のために、今度はｎＭＯＳＴＦＴ部をフォトレジスト１２でマスクし、イオン注入又はイオンドーピングによりｎ型不純物イオン（例えば燐イオン）１３を例えば１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度に設定し、多結晶性シリコン薄膜７の導電型をｎ型化した多結晶性シリコン薄膜１４とする。尚、多結晶性シリコン薄膜７の上に酸化シリコン膜がある場合は除去して、しきい値（Ｖth）の最適化のイオン注入又はイオンドーピングしてもよい。
【０１０７】
次いで、図３の（７）に示すように、必要あれば結晶化促進と膜中の不純物の活性化のために上記の触媒ＡＨＡ処理を行なった後、触媒ＣＶＤ等によりゲート絶縁膜の酸化シリコン膜５０ｎｍ厚８を形成した後、ゲート電極材料としてのリンドープド多結晶シリコン膜１５を例えば２〜２０ＳＣＣＭのＰＨ3及び２０ＳＣＣＭのモノシランの供給下での上記と同様の触媒ＣＶＤ法によって厚さ例えば４００ｎｍ厚に堆積させる。
【０１０８】
次いで、図３の（８）に示すように、フォトレジスト１６を所定パターンに形成し、これをマスクにしてリンドープド多結晶シリコン膜１５をゲート電極形状にパターニングし、更に、必要に応じてフォトレジスト１６の除去後に図３の（９）に示すように、例えば触媒ＣＶＤ等によりゲート電極用保護膜の酸化シリコン膜１７を２０〜３０ｎｍ厚に形成する。
【０１０９】
次いで、図３の（１０）に示すように、ｐＭＯＳＴＦＴ部をフォトレジスト１８でマスクし、イオン注入又はイオンドーピングによりｎ型不純物である例えば燐イオン１９を例えば１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴＦＴのｎ+型ソース領域２０及びドレイン領域２１をそれぞれ形成する。
【０１１０】
次いで、図４の（１１）に示すように、ｎＭＯＳＴＦＴ部をフォトレジスト２２でマスクし、イオン注入又はイオンドーピングによりｐ型不純物である例えばボロンイオン２３を例えば１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴのｐ+型ソース領域２４及びドレイン領域２５をそれぞれ形成する。
【０１１１】
こうしてゲート、ソース及びドレインを形成するが、これらは上記したプロセス以外の方法で形成することが可能である。
【０１１２】
即ち、図１の（４）の工程後に、多結晶性シリコン薄膜７をｐＭＯＳＴＦＴとｎＭＯＳＴＦＴ領域にアイランド化し、ｐＭＯＳＴＦＴ領域にイオン注入又はイオンドーピングでｎ型不純物、例えば燐イオンを１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴＦＴ領域にｐ型不純物、例えばボロンイオンを５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定し、各チャンネル領域の不純物濃度を制御し、Ｖthを最適化する。
【０１１３】
そして、次に、汎用フォトリソグラフィ技術により、フォトレジストマスクで各ソース／ドレイン領域を形成する。ｎＭＯＳＴＦＴの場合、イオン注入又はイオンドーピング法によりｎ型不純物、例えばひ素、燐イオンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｐＭＯＳＴＦＴの場合、イオン注入又はイオンドーピング法によりｐ型不純物、例えばボロンイオンを１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定する。
【０１１４】
しかる後、必要あれば膜中の不純物の活性化のために触媒ＡＨＡ処理を行った後、ゲート絶縁膜として酸化シリコン膜を形成するが、必要に応じて連続して窒化シリコン膜と酸化シリコン膜を形成する。
【０１１５】
即ち、必要に応じて、触媒ＡＨＡ処理後に連続して触媒ＣＶＤ法により、水素系キャリアガスとモノシランにＨｅ希釈Ｏ2を適量比率で混合して酸化シリコン膜８を２０〜３０ｎｍ厚に形成し、必要に応じて水素系キャリアガスとモノシランにＮＨ3を適量比率で混合して窒化シリコン膜を１０〜２０ｎｍ厚に形成し、更に前記の条件で酸化シリコン膜を２０〜３０ｎｍ厚に形成する。この後は、上記と同様の汎用の触媒ＣＶＤ法、フォトリソグラフィ技術によりゲート電極を形成する。
【０１１６】
ゲート、ソース及びドレイン形成後は、図４の（１２）に示すように、全面に上記したと同様の触媒ＣＶＤ法等によって、水素系キャリアガス１５０ＳＣＣＭを共通として、１〜２ＳＣＣＭのヘリウムガス希釈のＯ2、１５〜２０ＳＣＣＭのモノシラン供給下で酸化シリコン膜２６を例えば１００〜２００ｎｍ厚に、１〜２０ＳＣＣＭのＰＨ3、１〜２ＳＣＣＭのヘリウム希釈のＯ2、１５〜２０ＳＣＣＭのモノシラン供給下でフォスフィンシリケートガラス（ＰＳＧ）膜２７を３００〜４００ｎｍ厚に形成し、５０〜６０ＳＣＣＭのＮＨ3、１５〜２０ＳＣＣＭのモノシラン供給下で窒化シリコン膜２８を例えば１００〜２００ｎｍ厚に形成し、積層絶縁膜を形成する。その後に、例えば約１０００℃で２０〜３０秒のＲＴＡ（Rapid Thermal Anneal）処理でイオン活性化させ、各領域に設定したキャリア不純物濃度とする。
【０１１７】
次いで、図４の（１３）に示すように、上記の絶縁膜の所定位置にコンタクト窓開けを行い、各コンタクトホールを含む全面に１％Ｓｉ入りアルミニウム等の電極材料をスパッタ法等で１μｍの厚みに堆積し、これをパターニングして、ｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴのそれぞれのソース又はドレイン電極２９（Ｓ又はＤ）とゲート取出し電極又は配線３０（Ｇ）を形成し、トップゲート型の各ＣＭＯＳＴＦＴを形成する。この後に、フォーミングガス中で４００℃、１ｈの水素化及びシンター処理する。
【０１１８】
なお、上記のゲート電極の形成に代えて、全面にＭｏ−Ｔａ合金等の耐熱性金属のスパッタ膜４００〜５００ｎｍ厚を形成し、汎用フォトリソグラフィ及びエッチング技術により、ｎＭＯＳＴＦＴ及びｐＭＯＳＴＦＴのゲート電極を形成してよい。
【０１１９】
上述したように、本実施の形態によれば、下記（ａ）〜（ｋ）の優れた作用効果を得ることができる。
【０１２０】
（ａ）基板の任意の指定場所に適当な形状及び寸法の段差を有する凹部を形成し、そこにシリコンパウダー等の超微粒子を付着分散させ、触媒ＡＨＡ処理での水素系活性種の作用により、この超微粒子のアモルファス成分を選択的にエッチング除去し、更にこの超微粒子の表面の酸化膜及び有機汚れ等を除去できるので、この超微粒子を結晶成長の核（シード）として触媒ＣＶＤ、高密度触媒ＣＶＤ法等により、ばらつきの少ない大きな粒径の多結晶性シリコン薄膜等を指定された領域に形成できる。
【０１２１】
（ｂ）絶縁性基板の任意の指定場所に高性能、高品質のＴＦＴを形成でき、その集積回路基板を自由に形成できる。
【０１２２】
（ｃ）必要に応じて、絶縁性基板上のＴＦＴ形成領域の適当な寸法及び形状の段差を有する凹部内に大粒径多結晶性シリコン薄膜が埋め込まれた面を研磨して、平坦な大粒径多結晶性シリコン薄膜面の基板が得られるので、高性能、高品質の多結晶性シリコン半導体装置、電気光学装置等の製造が可能となる。
【０１２３】
（ｄ）超微粒子を結晶成長のシードとして基板上に形成した多結晶性半導体薄膜に触媒ＡＨＡ処理を行うと、高温の水素系活性種等が有する大量の熱エネルギーがその膜等に移動して、その膜等の温度を局部的に上昇させる。これによって、アモルファス成分がエッチングされるため、アモルファスシリコンや微結晶シリコン薄膜は多結晶化し、多結晶性シリコン薄膜は高結晶率化して、大粒径で高結晶化率の多結晶性シリコン薄膜が形成され、キャリア移動度向上が図れる。また、この薄膜上に更に同様の半導体薄膜を気相成長させ、これらの触媒ＡＨＡ処理と気相成長とを繰り返すと多結晶性シリコン等は高結晶化して、高結晶化率、大粒径の多結晶性シリコン薄膜等を形成することができる。この結果、トップゲート型のみならず、ボトムゲート型、デュアルゲート型ＭＯＳＴＦＴでも、高いキャリア（電子／正孔）移動度の高結晶化率で大粒径の多結晶性シリコン薄膜等が得られるために、この高性能の多結晶性シリコン等の半導体薄膜を使用した高速、高電流密度の半導体装置、電気光学装置、更には高効率の太陽電池等の製造が可能となる。
【０１２４】
（ｅ）更に、多結晶性シリコン薄膜等の膜上又は膜内又は粒界にシリコン酸化物が存在したとき、これと反応してＳｉＯを形成して蒸発させるので、多結晶性シリコン薄膜内のシリコン酸化物を減少、除去させることができ、移動度の向上を図ることができる。
【０１２５】
（ｆ）触媒ＣＶＤ、高密度触媒ＣＶＤ法による成膜を行う場合、触媒体の種類及び温度、基板加熱温度、気相成膜条件、原料ガスの種類、添加するｎ又はｐ型不純物濃度等により、広範囲のｎ又はｐ型不純物濃度の多結晶性シリコン膜が容易に得られ、かつ更に触媒ＡＨＡ処理により大きな粒径で高結晶化率の多結晶性シリコン膜を形成できるので、高キャリア移動度でＶth調整が容易で低抵抗での高速動作が可能となる。
【０１２６】
（ｇ）触媒ＣＶＤ、高密度触媒ＣＶＤ法等により、錫又は他のIV族元素（鉛、ゲルマニウムなど）、例えば錫を１０18〜１０20ａｔｏｍｓ／ｃｃ含有のアモルファス又は微結晶又は多結晶シリコン膜を形成し、その後に触媒ＡＨＡ処理で大きな粒径の多結晶性シリコン膜を形成できるので、錫含有の効果により多結晶性シリコン粒界に存在する結晶不整を減少させて内部応力を減少させ、大きな移動度多結晶性シリコン膜形成が可能となる。
【０１２７】
（ｈ）なお、プラズマＣＶＤによる成膜後に触媒ＡＨＡ処理を行う場合、プラズマＣＶＤでのアモルファスシリコン膜中に１０〜２０％含有する水素を触媒ＡＨＡ処理で減少／除去させ、大きな粒径の多結晶性シリコン膜を形成するので、大きなキャリア移動度の多結晶性シリコン膜の形成が可能となる。
【０１２８】
（ｉ）触媒ＣＶＤ及び触媒ＡＨＡ処理は、プラズマの発生なしに行えるので、プラズマによるダメージがなく、またプラズマＡＨＡ処理に比べ、シンプルで安価な装置を実現できる。
【０１２９】
（ｊ）触媒ＡＨＡ処理は基体温度を低温化しても上記水素系活性種のエネルギーが大きいために、目的とするシリコン及び／又はダイヤモンド構造のカーボンの超微粒子が確実に安定して得られることから、基体温度を特に３００〜４００℃と低温化しても、多結晶性半導体薄膜が超微粒子をシードに効率良く成長し、従って大型で安価な低歪点の絶縁基板（ガラス基板、耐熱性樹脂基板等）を使用でき、この点でもコストダウンが可能となる。
【０１３０】
（ｋ）ゲートチャンネル／ソース／ドレイン領域に添加されたｎ又はｐ型不純物の触媒ＡＨＡ処理でのイオン活性化に、条件によっては触媒ＣＶＤ装置が兼用できるので、設備投資の削減、生産性向上でのコストダウンが可能となる。
【０１３１】
第２の実施の形態
＜ＬＣＤの製造例１＞
本実施の形態は、高温プロセスによる多結晶性シリコンＭＯＳＴＦＴを用いたＬＣＤ（液晶表示装置）に本発明を適用したものであり、以下にその製造例を示す（この製造例は、後述する有機ＥＬやＦＥＤ等の表示装置等にも同様に適用可能である）。
【０１３２】
まず、図１２の（１）に示すように、画素部及び周辺回路部において、石英ガラス、結晶化ガラスなどの耐熱性絶縁基板６１（歪点約８００〜１１００℃、厚さ５０ミクロン〜数ｍｍ）の一主面に、上述した触媒ＣＶＤ法等により下地保護膜（図示せず）の形成後に上述したと同様にして凹部１９０（ここでは図示せず：以下、同様）を形成し、更にシリコン及び／又はカーボン超微粒子１００Ａを付着させる。
【０１３３】
次いで、図１２の（２）に示すように、上述の触媒ＡＨＡ処理により、超微粒子１００Ａをクリーニングし、有機物等が除去されたシリコン又は／及びダイヤモンド構造のカーボン超微粒子層１００Ｂに改質させる。
【０１３４】
次いで、図１２の（３）に示すように、上述した触媒ＣＶＤ法等によって、超微粒子層１００Ｂをシードに多結晶性シリコン薄膜６７を凹部内に例えば５０ｎｍ厚に形成する。この多結晶性シリコン薄膜は、上述のマルチ触媒ＡＨＡ処理により形成してよい。
【０１３５】
次いで、図１３の（４）に示すように、フォトレジストマスクを用いて多結晶性シリコン薄膜６７をパターニング（アイランド化）し、例えば、表示領域のｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部及びｐＭＯＳＴＦＴ部などのトランジスタ、ダイオード等の能動素子、抵抗、容量、インダクタンス等の受動素子の活性層を形成する。
【０１３６】
次いで、トランジスタ活性層６７のチャンネル領域の不純物濃度制御によるＶthの最適化のために前記と同様のボロン又は燐等の所定の不純物のイオン注入を行なった後、図１３の（５）に示すように、例えば上記と同様の触媒ＣＶＤ法等によって多結晶性シリコン薄膜６７の表面に厚さ例えば５０ｎｍ厚のゲート絶縁膜用の酸化シリコン膜６８を形成する。触媒ＣＶＤ法等でゲート絶縁膜用の酸化シリコン膜６８を形成する場合、基板温度及び触媒体温度は上記したものと同様であるが、酸素ガス流量は１〜２ＳＣＣＭ、モノシランガス流量は１５〜２０ＳＣＣＭ、水素系キャリアガスは１５０ＳＣＣＭとしてよい。尚、チャンネル領域の不純物濃度制御する前又は後に、例えば、約１０００℃、３０分の高温熱酸化により、ゲート絶縁膜用の酸化シリコン膜６８を形成してもよい。
【０１３７】
次いで、図１３の（６）に示すように、ゲート電極及びゲートライン用材料として、例えばＭｏ−Ｔａ合金をスパッタリングで厚さ例えば４００ｎｍ厚に堆積させるか、或いは、リンドープド多結晶性シリコン膜を例えば水素系キャリアガス１５０ＳＣＣＭ、２〜２０ＳＣＣＭのフォスフィン（ＰＨ3）及び２０ＳＣＣＭのモノシランガスの供給下での上記と同様の触媒ＣＶＤ法等によって厚さ例えば４００ｎｍ厚に堆積させる。そして、汎用フォトリソグラフィー及びエッチング技術により、ゲート電極材料層をゲート電極７５及びゲートラインの形状にパターニングする。尚、リンドープド多結晶性シリコン膜の場合は、触媒ＣＶＤ等により、その表面に保護用酸化シリコン膜（１０〜２０ｎｍ厚）を形成してもよい。
【０１３８】
次いで、図１４の（７）に示すように、ｐＭＯＳＴＦＴ部をフォトレジスト７８でマスクし、イオン注入又はイオンドーピング法によりｎ型不純物である例えばヒ素（又は燐）イオン７９を例えば１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎＭＯＳＴＦＴのｎ+型ソース領域８０及びドレイン領域８１をそれぞれ形成する。
【０１３９】
次いで、図１４の（８）に示すように、ｎＭＯＳＴＦＴ部をフォトレジスト８２でマスクし、イオン注入又はイオンドーピング法によりｐ型不純物である例えばボロンイオン８３を例えば１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定し、ｐＭＯＳＴＦＴのｐ+型ソース領域８４及びドレイン領域８５をそれぞれ形成する。
【０１４０】
次いで、図１４の（９）に示すように、全面に上記したと同様のバイアス触媒ＣＶＤ法等によって、水素系キャリアガス１５０〜２００ＳＣＣＭを共通として、１〜２ＳＣＣＭのＨｅ希釈Ｏ2、１５〜２０ＳＣＣＭのモノシラン供給下で酸化シリコン膜を例えば１００〜２００ｎｍ厚に、更に、１〜２０ＳＣＣＭのフォスフィン（ＰＨ3）、１〜２ＳＣＣＭのＨｅ希釈Ｏ2、１５〜２０ＳＣＣＭのモノシラン供給下でフォスフィンシリケートガラス（ＰＳＧ）膜を３００〜４００ｎｍ厚に形成し、５０〜６０ＳＣＣＭのアンモニア（ＮＨ3）、１５〜２０ＳＣＣＭのモノシラン供給下で窒化シリコン膜を例えば１００〜２００ｎｍ厚に形成する。これらの絶縁膜の積層によって層間絶縁膜８６を形成する。なお、このような層間絶縁膜は、上記とは別の通常の方法で形成してもよい。この後に、例えば９００℃、５分間のＮ2中のアニール又は１０００℃、２０〜３０秒のＮ2中のＲＴＡ処理によりイオン活性化し、各領域に設定したキャリア不純物濃度とする。
【０１４１】
次いで、図１５の（１０）に示すように、上記の絶縁膜８６の所定位置にコンタクト窓開けを行い、各コンタクトホールを含む全面にアルミニウムなどの電極材料をスパッタ法等で１μｍの厚みに堆積し、これをパターニングして、画素部のｎＭＯＳＴＦＴのソース電極８７及びデータライン、周辺回路部のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴのソース電極８８、９０とドレイン電極８９、９１及び配線をそれぞれ形成する。この後に、例えばフォーミングガス中、４００℃、１ｈの水素化及びシンター処理して界面準位の改善とオーミックコンタクトの改善を図る。
【０１４２】
次いで、表面上に酸化シリコン膜等の層間絶縁膜９２をＣＶＤ法等で形成した後、図１５の（１１）に示すように、画素部のｎＭＯＳＴＦＴドレイン領域において層間絶縁膜９２及び８６にコンタクトホールを開け、例えば１３０〜１５０ｎｍ厚のＩＴＯ（Indium tin oxide：インジウム酸化物にスズをドープした透明電極材料）膜を真空蒸着法等で全面に堆積させ、パターニングしてｎＭＯＳＴＦＴのドレイン領域８１に接続された透明画素電極９３を形成する。この後に、例えばフォーミングガス中、２５０℃、１ｈ、アニールして、ＩＴＯ膜とのオーミックコンタクトを改善し、ＩＴＯの透明度を向上させる。
【０１４３】
こうしてアクティブマトリクス基板（以後、ＴＦＴ基板と称する）を作製し、透過型のＬＣＤを作製することができる。この透過型ＬＣＤは、図１５（１２）に示すように、透明画素電極９３上に配向膜９４、液晶９５、配向膜９６、透明電極９７、対向基板９８が積層された構造からなっている。
【０１４４】
なお、上記した工程は、反射型のＬＣＤの製造にも同様に適用可能である。図２０（Ａ）には、この反射型のＬＣＤの一例が示されているが、図中の１０１は粗面化された絶縁膜９２上に被着された反射膜であり、ＭＯＳＴＦＴのドレインと接続されている。
【０１４５】
このＬＣＤの液晶セルを面面組立で作製する場合（２インチサイズ以上の中／大型液晶パネルに適している。）、まずＴＦＴ基板６１と、全面ベタのＩＴＯ（Indium Tin Oxide）電極９７を設けた対向基板９８の素子形成面に、ポリイミド配向膜９４、９６を形成する。このポリイミド配向膜はロールコート、スピンコート等により５０〜１００ｎｍ厚に形成し、１８０℃／２ｈで硬化キュアする。
【０１４６】
次いで、ＴＦＴ基板６１と対向基板９８をラビング、又は光配向処理する。ラビングバフ材にはコットンやレーヨン等があるが、バフかす（ゴミ）やリタデーション等の面からはコットンの方が安定している。光配向は非接触の線型偏光紫外線照射による液晶分子の配向技術である。なお、配向には、ラビング以外にも、偏光又は非偏光を斜め入射させることによって高分子配向膜を形成することができる（このような高分子化合物は、例えばアゾベンゼンを有するポリメチルメタクリレート系高分子等がある）。
【０１４７】
次いで、洗浄後に、ＴＦＴ基板６１側にはコモン剤塗布、対向基板９８側にはシール剤塗布する。ラビングバフかす除去のために、水、又はＩＰＡ（イソプロピルアルコール）洗浄する。コモン剤は導電性フィラーを含有したアクリル、又はエポキシアクリレート、又はエポキシ系接着剤であってよく、シール剤はアクリル、又はエポキシアクリレート、又はエポキシ系接着剤であってよい。加熱硬化、紫外線照射硬化、紫外線照射硬化＋加熱硬化のいずれも使用できるが、重ね合せの精度と作業性からは紫外線照射硬化＋加熱硬化タイプが良い。
【０１４８】
次いで、対向基板９８側に所定のギャップを得るためのスペーサを散布し、ＴＦＴ基板６１と所定の位置で重ね合せる。対向基板９８側のアライメントマークとＴＦＴ基板６１側のアライメントマークとを精度よく合わせた後に、紫外線照射してシール剤を仮硬化させ、その後に一括して加熱硬化する。
【０１４９】
次いで、スクライブブレークして、ＴＦＴ基板６１と対向基板９８を重ね合せた単個の液晶パネルを作成する。
【０１５０】
次いで、液晶９５を両基板６１−９８間のギャップ内に注入し、注入口を紫外線接着剤で封止後に、ＩＰＡ洗浄する。液晶の種類は何れでも良いが、例えばネマティック液晶を用いる高速応答のＴＮ（ツイストネマティック）モードが一般的である。
【０１５１】
次いで、加熱急冷処理して、液晶９５を配向させる。
【０１５２】
次いで、ＴＦＴ基板６１のパネル電極取り出し部にフレキシブル配線を異方性導電膜の熱圧着で接続し、更に対向基板９８に偏光板を貼合わせる。
【０１５３】
また、液晶パネルの面単組立の場合（２インチサイズ以下の小型液晶パネルに適している。）、上記と同様、ＴＦＴ基板６１と対向基板９８の素子形成面に、ポリイミド配向膜９４、９６を形成し、両基板をラビング、又は非接触の線型偏光紫外線光の配向処理する。
【０１５４】
次いで、ＴＦＴ基板６１と対向基板９８をダイシング又はスクライブブレークで単個に分割し、水又はＩＰＡ洗浄する。ＴＦＴ基板６１にはコモン剤塗布、対向基板９８にはスペーサ含有のシール剤塗布し、両基板を重ね合せる。これ以降のプロセスは上記に準ずる。
【０１５５】
上記したＬＣＤにおいて、対向基板９８はＣＦ（カラーフィルタ）基板であって、カラーフィルタ層（図示せず）をＩＴＯ電極９７下に設けたものである。対向基板９８側からの入射光は例えば反射膜９３で効率良く反射されて対向基板９８側から出射してよい。
【０１５６】
他方、ＴＦＴ基板６１として、ＴＦＴ基板６１にカラーフィルタを設けたオンチップカラーフィルタ（ＯＣＣＦ）構造のＴＦＴ基板とするときには、対向基板９８にはＩＴＯ電極がベタ付け（又はブラックマスク付きのＩＴＯ電極がベタ付け）される。
【０１５７】
透過型ＬＣＤの場合、次のようにしてオンチップカラーフィルタ（ＯＣＣＦ）構造とオンチップブラック（ＯＣＢ）構造を作製することができる。
【０１５８】
即ち、図１５の（１３）に示すように、フォスフィンシリケートガラス／酸化シリコンの絶縁膜８６のドレイン部も窓開けしてドレイン電極用のアルミニウム埋込み層を形成した後、Ｒ、Ｇ、Ｂの各色を各セグメント毎に顔料分散したフォトレジスト９９を所定厚さ（１〜１．５μｍ）で形成した後、汎用フォトリソグラフィ技術で所定位置（各画素部）のみを残すパターニングで各カラーフィルタ層９９（Ｒ）、９９（Ｇ）、９９（Ｂ）を形成する（オンチップカラーフィルタ構造）。この際、ドレイン部の窓開けも行う。なお、不透明なセラミック基板や低透過率のガラス及び耐熱性樹脂基板は使用できない。
【０１５９】
次いで、表示用ＴＦＴのドレインに連通するコンタクトホールに、カラーフィルタ層上にかけてブラックマスク層となる遮光層１００’を金属のパターニングで形成する。例えば、スパッタ法により、モリブデンを２００〜２５０ｎｍ厚で成膜し、表示用ＭＯＳＴＦＴを覆って遮光する所定の形状にパターニングする（オンチップブラック構造）。
【０１６０】
次いで、透明樹脂の平坦化膜９２を形成し、更にこの平坦化膜に設けたスルーホールにＩＴＯ透明電極９３を遮光層１００’に接続するように形成する。
【０１６１】
このように、表示アレイ部上に、カラーフィルタ９９やブラックマスク１００’を作り込むことにより、液晶表示パネルの開口率を改善し、またバックライトも含めたディスプレイモジュールの低消費電力化が実現する。
【０１６２】
図１６は、上述のトップゲート型ＭＯＳＴＦＴを組み込んで駆動回路一体型に構成したアクティブマトリクス液晶表示装置（ＬＣＤ）の全体を概略的に示すものである。このアクティブマトリクスＬＣＤは、主基板６１（これはアクティブマトリクス基板を構成する。）と対向基板９８とをスペーサ（図示せず）を介して貼り合わせたフラットパネル構造からなり、両基板６１−９８間に液晶（ここでは図示せず）が封入されている。主基板６１の表面には、マトリクス状に配列した画素電極９３と、この画素電極を駆動するスイッチング素子とからなる表示部、及びこの表示部に接続される周辺駆動回路部とが設けられている。
【０１６３】
表示部のスイッチング素子は、上記したｎＭＯＳ又はｐＭＯＳ又はＣＭＯＳでＬＤＤ構造のトップゲート型ＭＯＳＴＦＴで構成される。また、周辺駆動回路部にも、回路要素として、上記したトップゲート型ＭＯＳＴＦＴのＣＭＯＳ又はｎＭＯＳ又はｐＭＯＳＴＦＴ又はこれらの混在が形成されている。なお、一方の周辺駆動回路部はデータ信号を供給して各画素のＴＦＴを水平ライン毎に駆動する水平駆動回路であり、また他方の周辺駆動回路部は各画素のＴＦＴのゲートを走査ライン毎に駆動する垂直駆動回路であり、通常は表示部の両辺にそれぞれ設けられる。これらの駆動回路は、点順次アナログ方式、線順次デジタル方式のいずれも構成できる。
【０１６４】
図１７に示すように、直交するゲートバスラインとデータバスラインの交差部に上記のＭＯＳＴＦＴが配置され、このＭＯＳＴＦＴを介して液晶容量（ＣLC）に画像情報を書き込み、次の情報がくるまで電荷を保持する。この場合、ＴＦＴのチャンネル抵抗だけで保持させるには十分ではないので、それを補うため液晶容量と並列に蓄積容量（補助容量）（ＣS）を付加し、リーク電流による液晶電圧の低下を補ってよい。こうしたＬＣＤ用ＭＯＳＴＦＴでは、画素部（表示部）に使用するＴＦＴの特性と周辺駆動回路に使用するＴＦＴの特性とでは要求性能が異なり、特に画素部のＴＦＴではオフ電流の制御、オン電流の確保が重要な問題となる。このため、表示部には、後述の如きＬＤＤ構造のＴＦＴを設けることによって、ゲート−ドレイン間に電界がかかりにくい構造としてチャンネル領域にかかる実効的な電界を低減させ、オフ電流を低減し、特性の変化も小さくできる。しかし、プロセス的には複雑になり、素子サイズも大きくなり、かつオン電流が低下するなどの問題も発生するため、それぞれの使用目的に合わせた最適設計が必要である。
【０１６５】
なお、使用可能な液晶としては、ＴＮ液晶（アクティブマトリクス駆動のＴＮモード用に用いられるネマチック液晶）をはじめ、ＳＴＮ（スーパーツイステッドネマチック）、ＧＨ（ゲスト・ホスト）、ＰＣ（フェーズ・チェンジ）、ＦＬＣ（強誘電性液晶）、ＡＦＬＣ（反強誘電性液晶）、ＰＤＬＣ（ポリマー分散型液晶）等の各種モード用の液晶を採用してよい。
【０１６６】
＜ＬＣＤの製造例２＞
次に、本実施の形態による低温プロセスの多結晶性シリコンＭＯＳＴＦＴを用いたＬＣＤ（液晶表示装置）の製造例を示す（この製造例は後述する有機ＥＬやＦＥＤの表示装置等にも同様に適用可能である）。
【０１６７】
この製造例では、上述の製造例１において、基板６１としてアルミノけい酸ガラス、ホウケイ酸ガラス等を使用し、図１２の（１）、（２）及び（３）の工程を同様に行う。即ち、基板６１上に触媒ＣＶＤと触媒ＡＨＡ処理により錫含有（又は非含有）の多結晶性シリコン薄膜６７を形成してこれをアイランド化し、表示領域のｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部及びｐＭＯＳＴＦＴ部を形成する。この場合、同時に、ダイオード、コンデンサ、インダクタンス、抵抗等の領域を形成する。
【０１６８】
次いで、図１８の（１）に示すように（但し、下地保護膜及び凹部１９０は図示省略：以下、同様）、各ＭＯＳＴＦＴゲートチャンネル領域のキャリア不純物濃度を制御してＶthを最適化するために、表示領域のｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部をフォトレジスト８２でカバーし、周辺駆動回路領域のｐＭＯＳＴＦＴ部に、イオン注入又はイオンドーピング法により例えば燐、ひ素等のｎ型不純物７９を１×１０12ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０17ａｔｏｍｓ／ｃｃのドナー濃度に設定し、更に図１８の（２）に示すように、周辺駆動回路領域のｐＭＯＳＴＦＴ部をフォトレジスト８２でカバーし、表示領域のｎＭＯＳＴＦＴ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部に、イオン注入又はイオンドーピング法により例えばボロン等のｐ型不純物８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度を設定する。
【０１６９】
次いで、図１８の（３）に示すように、表示領域のｎＭＯＳＴＦＴ部にｎ-型のＬＤＤ（Lightly Doped Drain）部を形成するために、汎用フォトリソグラフィ技術により、表示領域のｎＭＯＳＴＦＴのゲート部と周辺駆動領域のｐＭＯＳＴＦＴ及びｎＭＯＳＴＦＴ全部をフォトレジスト８２で覆い、露出した表示領域のｎＭＯＳＴＦＴのソース／ドレイン領域に、イオン注入又はイオンドーピング法により例えば燐等のｎ型不純物７９を１×１０13ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０18ａｔｏｍｓ／ｃｃのドナー濃度に設定して、ｎ-型のＬＤＤ部を形成する。
【０１７０】
次いで、図１９の（４）に示すように、表示領域のｎＭＯＳＴＦＴ部及び周辺駆動回路領域のｎＭＯＳＴＦＴ部の全部をフォトレジスト８２でカバーし、周辺駆動回路領域のｐＭＯＳＴＦＴ部のゲート部をフォトレジスト８２でカバーして露出したソース、ドレイン領域に、イオン注入又はイオンドーピング法により例えばボロン等のｐ型不純物８３を１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定してｐ+型のソース部８４、ドレイン部８５を形成する。
【０１７１】
次いで、図１９の（５）に示すように、周辺駆動回路領域のｐＭＯＳＴＦＴ部をフォトレジスト８２でカバーし、表示領域のｎＭＯＳＴＦＴのゲート及びＬＤＤ部と周辺駆動回路領域のｎＭＯＳＴＦＴ部のゲート部をフォトレジスト８２でカバーし、露出した表示領域及び周辺駆動領域のｎＭＯＳＴＦＴのソース、ドレイン領域に、イオン注入又はイオンドーピング法により例えば燐、ひ素等のｎ型不純物７９を１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でイオンドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ｎ+型のソース部８０、ドレイン部８１を形成する。
【０１７２】
次いで、図１９の（６）に示すように、プラズマＣＶＤ、ＴＥＯＳ系プラズマＣＶＤ、触媒ＣＶＤ法等により、ゲート絶縁膜６８として、酸化シリコン膜４０〜５０ｎｍ厚、窒化シリコン膜１０〜２０ｎｍ厚、酸化シリコン膜４０〜５０ｎｍ厚の積層膜を形成する。そして、ハロゲンランプ等でのＲＴＡ処理を例えば、約１０００℃、１０〜３０秒行い、添加したｎ又はｐ型不純物をイオン活性化することにより、設定した各々のキャリア不純物濃度を得る。
【０１７３】
この後に、全面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチングにより、全ＴＦＴのゲート電極７５及びゲートラインを形成する。更にこの後に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケートガラス（ＰＳＧ）膜２００〜３００ｎｍ厚、窒化シリコン膜１００〜２００ｎｍ厚の積層膜からなる絶縁膜８６を形成する。
【０１７４】
次いで、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全ＴＦＴ部のソース／ドレイン部及び表示用ｎＭＯＳＴＦＴ部のソース部の窓開けを行う。窒化シリコン膜はＣＦ4のプラズマエッチング、酸化シリコン膜及びリンシリケートガラス膜はフッ酸系エッチング液でエッチング処理する。
【０１７５】
次いで、図１９の（７）に示すように、全面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全ＴＦＴのソース、ドレイン電極８８、８９、９０、９１を形成すると同時に、表示用ｎＭＯＳＴＦＴのソース電極８７及びデータラインを形成する。
【０１７６】
次いで、図示は省略したが、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケートガラス膜（ＰＳＧ膜）２００〜３００ｎｍ厚、窒化シリコン膜１００〜３００ｎｍ厚を層間絶縁膜（上述の９２）として全面に形成し、フォーミングガス中で約４００℃、１時間、水素化及びシンター処理する。その後に、表示用ｎＭＯＳＴＦＴのドレイン部コンタクト用窓開けを行う。
【０１７７】
ここで、ＬＣＤが透過型の場合は、画素開口部の酸化シリコン膜、フォスフィンシリケートガラス膜及び窒化シリコン膜は除去し、また反射型の場合は、画素開口部等の酸化シリコン膜、フォスフィンシリケートガラス膜及び窒化シリコン膜は除去する必要はない（これは上述又は後述のＬＣＤにおいても同様である）。
【０１７８】
透過型の場合、図１５の（１０）と同様に、全面に、スピンコート等で２〜３μｍ厚のアクリル系透明樹脂平坦化膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、表示用ＴＦＴのドレイン側の透明樹脂窓開けを形成した後、全面に１３０〜１５０ｎｍ厚のＩＴＯスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、表示用ｎＭＯＳＴＦＴのドレイン部とコンタクトしたＩＴＯ透明電極を形成する。更に熱処理（フォーミングガス中で２００〜２５０℃、１時間）により、コンタクト抵抗の低減化とＩＴＯ透明度向上を図る。
【０１７９】
反射型の場合は、全面に、スピンコート等で２〜３μｍ厚の感光性樹脂膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、少なくとも画素部に凹凸形状パターンを形成し、リフローさせて凹凸反射下部を形成する。同時に、表示用ｎＭＯＳＴＦＴのドレイン部の感光性樹脂窓開けを形成する。しかる後、全面に、３００〜４００ｎｍ厚の１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、画素部以外のアルミニウム膜を除去し、表示用ｎＭＯＳＴＦＴのドレイン電極と接続した凹凸形状のアルミニウム反射部を形成する。その後に、フォーミングガス中で３００℃、１時間シンター処理する。
【０１８０】
なお、上記において、ｎＭＯＳＴＦＴのソース、ドレインを形成した後に、触媒ＡＨＡ処理すれば、多結晶性シリコン薄膜の膜温度を局部的に上昇させ、結晶化が更に促進され、高移動度及び高品質の多結晶性シリコン薄膜を形成する。同時に、高温の水素分子、水素原子、活性化水素イオン等が有する熱エネルギーが膜に移動して、膜温度を局部的に上昇させるので、ゲートチャンネル／ソース／ドレイン領域に注入された燐、ひ素、ボロンイオン等が活性化される。
【０１８１】
なお、プラズマＣＶＤ法によってアモルファスシリコン含有微結晶シリコン薄膜を形成した場合、膜中に１０〜２０％の水素が含有されるが、触媒ＡＨＡ処理によって減少／除去することができて多結晶性シリコン膜化し、高移動度及び高品質の多結晶性シリコン薄膜を形成する。又、多結晶性シリコン薄膜上又は膜内にシリコン酸化物が存在するときに、これと還元反応してＳｉＯを生成し、蒸発除去させるので、それらの膜上又は膜内のシリコン酸化物を減少／除去させることができ、高移動度及び高品質の多結晶性シリコン薄膜を形成できる。
【０１８２】
＜ボトムゲート型又はデュアルゲート型ＭＯＳＴＦＴ＞
ＭＯＳＴＦＴを組み込んだ例えばＬＣＤにおいて、上述のトップゲート型に代えて、ボトムゲート型、デュアルゲート型のＭＯＳＴＦＴからなる透過型ＬＣＤを製造した例を述べる（但し、反射型ＬＣＤも同様である）。
【０１８３】
図２０（Ｂ）に示すように、表示部及び周辺部にはボトムゲート型のｎＭＯＳＴＦＴが設けられ、或いは図２０（Ｃ）に示すように、表示部及び周辺部にはデュアルゲート型のｎＭＯＳＴＦＴがそれぞれ設けられている。これらのボトムゲート型、デュアルゲート型ＭＯＳＴＦＴのうち、特にデュアルゲート型の場合には上下のゲート部によって駆動能力が向上し、高速スイッチングに適し、また上下のゲート部のいずれかを選択的に用いて場合に応じてトップゲート型又はボトムゲート型として動作させることもできる。
【０１８４】
図２０（Ｂ）のボトムゲート型ＭＯＳＴＦＴにおいて、図中の１０２はＭｏ−Ｔａ合金等のゲート電極であり、１０３は窒化シリコン膜及び１０４は酸化シリコン膜であってゲート絶縁膜を形成し、このゲート絶縁膜上にはトップゲート型ＭＯＳＴＦＴと同様の多結晶性シリコン薄膜６７を用いたチャンネル領域等が形成されている。また、図２０（Ｃ）のデュアルゲート型ＭＯＳＴＦＴにおいて、下部ゲート部はボトムゲート型ＭＯＳＴＦＴと同様であるが、上部ゲート部は、ゲート絶縁膜１０６を酸化シリコン膜と窒化シリコン膜、必要に応じて更に酸化シリコン膜の積層膜で形成し、この上に上部ゲート電極７５を設けている。
【０１８５】
＜ボトムゲート型ＭＯＳＴＦＴの製造＞
まず、ガラス基板６１上の全面に、Ｍｏ−Ｔａ合金のスパッタ膜を３００〜４００ｎｍ厚に形成し、これを汎用フォトリソグラフィ及びエッチング技術により２０〜４５度のテーパーエッチングし、少なくともＴＦＴ形成領域に、ボトムゲート電極１０２を形成すると同時に、ゲートラインを形成する。ガラス材質の使い分けは上述したトップゲート型に準ずる。
【０１８６】
次いで、プラズマＣＶＤ、ＴＥＯＳ系プラズマＣＶＤ、触媒ＣＶＤ、減圧ＣＶＤ等の気相成長法により、ゲート絶縁膜及び保護膜用の窒化シリコン膜１０３及び酸化シリコン膜１０４を形成し、少なくともＴＦＴ形成領域内に適当な形状／寸法の段差を有する凹部を形成し、シリコン又は／及びカーボン超微粒子を付着させ、触媒ＡＨＡ処理によりクリーニングされたシリコン又は／及びダイヤモンド構造のカーボン超微粒子を形成する。これをシードに触媒ＣＶＤ等により錫含有又は非含有の多結晶性シリコン薄膜を凹部内に形成し、更に触媒ＡＨＡ処理を繰り返して高結晶化率の大粒径多結晶性シリコン薄膜６７を形成する。これらの気相成膜条件は上述したトップゲート型に準ずる。なお、ボトムゲート絶縁膜及び保護膜用の窒化シリコン膜はガラス基板からのＮａイオンストッパ作用を期待して設けるものであるが、合成石英ガラスの場合は不要である。
【０１８７】
これ以降のプロセスは上述したものに準ずるが、すでに上記の工程でゲート電極を形成しているので、ここではゲート電極用多結晶シリコン膜形成、ゲート電極形成、ゲート多結晶シリコン酸化工程は不要である。
【０１８８】
そして次に、上述したと同様に、ｐＭＯＳＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し（但し、一方の領域のみを図示：以下、同様）、各チャンネル領域のキャリア不純物濃度を制御してＶthを最適化するために、イオン注入又はイオンドーピング法によりｎ型又はｐ型不純物を適当量混入した後、更に、各ＭＯＳＴＦＴのソース、ドレイン領域を形成するためにイオン注入又はイオンドーピング法によりｎ型又はｐ型不純物を適当量混入させる。この後に、不純物活性化のために触媒ＡＨＡ処理又はＲＴＡ処理のアニールをする。
【０１８９】
これ以降のプロセスは、上述したものに準ずる。
【０１９０】
＜デュアルゲート型ＭＯＳＴＦＴの製造＞
上記のボトムゲート型と同様に、ボトムゲート電極１０２、ゲート絶縁膜１０３及び１０４、シリコン又は／及びダイヤモンド構造のカーボン超微粒子をシードとして凹部内に形成した高結晶化率で大粒径の多結晶性シリコン薄膜６７をそれぞれ形成する。但し、ボトムゲート絶縁膜及び保護膜用の窒化シリコン膜１０３はガラス基板からのＮａイオンストッパ作用を期待して設けるものであるが、合成石英ガラスの場合は不要である。
【０１９１】
そして次に、上述したと同様に、ｐＭＯＳＴＦＴ、ｎＭＯＳＴＦＴ領域をアイランド化し、各チャンネル領域のキャリア不純物濃度を制御してＶthを最適化するために、イオン注入又はイオンドーピング法によりｎ型又はｐ型不純物を適当量混入した後、更に、各ＭＯＳＴＦＴのソース、ドレイン領域を形成するためにイオン注入又はイオンドーピング法によりｎ型又はｐ型不純物を適当量混入させる。
【０１９２】
次いで、トップゲート絶縁膜１０６用の酸化シリコン膜及び窒化シリコン膜、必要に応じて更に酸化シリコン膜の積層膜を成膜する。気相成長条件は上述したトップゲート型に準ずる。尚、この後に不純物活性化のためにＲＴＡ処理のアニールをする。
【０１９３】
この後に、全面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォトリグラフィ及びエッチング技術により、全ＴＦＴのトップゲート電極７５及びゲートラインを形成する。この後に、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケートガラス（ＰＳＧ）膜２００〜３００ｎｍ厚等からなる絶縁膜８６を形成する。次に、汎用フォトリソグラフィ及びエッチング技術により、周辺駆動回路の全ＭＯＳＴＦＴのソース、ドレイン電極部、さらに表示部ｎＭＯＳＴＦＴのソース電極部の窓開けを行う。
【０１９４】
次いで、全面に４００〜５００ｎｍ厚の１％Ｓｉ入りアルミニウムスパッタ膜を形成し、汎用フォトリソグラフィ及びエッチング技術により、ソース及びドレインの各アルミニウム電極８７、８８及び８９、ソースライン及び配線等を形成する。次いで、プラズマＣＶＤ、触媒ＣＶＤ法等により、酸化シリコン膜１００〜２００ｎｍ厚、フォスフィンシリケートガラス膜（ＰＳＧ膜）２００〜３００ｎｍ厚、窒化シリコン膜１００〜３００ｎｍ厚を層間絶縁膜９２として全面に形成し、フォーミングガス中で約４００℃、１時間、水素化及びシンター処理する。その後に、表示用ｎＭＯＳＴＦＴのドレイン部コンタクト用窓開けを行い、ＩＴＯ等の画素電極９３を形成する。
【０１９５】
上述したように、本実施の形態によれば、上述の第１の実施の形態と同様に、触媒ＣＶＤと触媒ＡＨＡ処理により、ＬＣＤの表示部及び周辺駆動回路部のＭＯＳＴＦＴのゲートチャンネル、ソース及びドレイン領域となる、高キャリア移動度でＶth調整が容易であり、低抵抗での高速動作が可能な高結晶化率で大粒径の多結晶性シリコン薄膜を形成することができる。この多結晶性シリコン薄膜によるトップゲート、ボトムゲート又はデュアルゲート型ＭＯＳＴＦＴを用いた液晶表示装置は、高いスイッチング特性と低リーク電流のＬＤＤ構造を有する表示部と、高い駆動能力のＣＭＯＳ、又はｎＭＯＳ、又はｐＭＯＳ周辺駆動回路、映像信号処理回路、メモリー回路等を一体化した構成が可能となり、高画質、高精細、狭額縁、高効率、安価な液晶パネルの実現が可能である。
【０１９６】
そして、低温（３００〜４００℃）で形成できるので、安価で、大型化が容易な低歪点ガラスを採用でき、コストダウンが可能となる。しかも、アレイ部上にカラーフィルタやブラックマスクを作り込むことにより、液晶表示パネルの開口率、輝度等を改善し、カラーフィルタ基板を不要とし、生産性改善等によるコストダウンが実現する。
【０１９７】
第３の実施の形態
本実施の形態は、本発明を有機又は無機のエレクトロルミネセンス（ＥＬ）表示装置、例えば有機ＥＬ表示装置に適用したものである。以下にその構造例と製造例を示す。
【０１９８】
＜有機ＥＬ素子の構造例Ｉ＞
図２１（Ａ）、（Ｂ）に示すように、この構造例Ｉによれば、ガラス等の基板１１１上に、本発明に基づいて上述した方法で段差１９０内に形成された高結晶化率、大粒径の多結晶性シリコン薄膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース領域１２０及びドレイン領域１２１が形成されている。そして、ゲート絶縁膜１１８上にゲート電極１１５、ソース及びドレイン領域上にソース電極１２７及びドレイン電極１２８、１３１が形成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電極１２８を介して接続されていると共に、ＭＯＳＴＦＴ２のソース電極１２７との間に絶縁膜１３６を介してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２のドレイン電極１３１は有機ＥＬ素子の陰極１３８にまで延設されている。
【０１９９】
各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、この絶縁膜上には陰極を覆うように有機ＥＬ素子の例えば緑色有機発光層１３２（又は青色有機発光層１３３、更には図示しない赤色有機発光層）が形成され、この有機発光層を覆うように陽極（１層目）１３４が形成され、更に共通の陽極（２層目）１３５が全面に形成されている。なお、ＣＭＯＳＴＦＴからなる周辺駆動回路、映像信号処理回路、メモリー回路等の製法は、上述した液晶表示装置に準ずる（以下、同様）。
【０２００】
この構造の有機ＥＬ表示部は、有機ＥＬ発光層が電流駆動用ＭＯＳＴＦＴ２のドレインに接続され、陰極（Ｌｉ−Ａｌ、Ｍｇ−Ａｇなど）１３８がガラス等の基板１１１の面に被着され、陽極（ＩＴＯ膜など）１３４、１３５がその上部に設けられており、従って、上面発光１３６’となる。また、陰極がＭＯＳＴＦＴ上を覆っている場合は発光面積が大きくなり、このときには陰極が遮光膜となり、発光光等がＭＯＳＴＦＴに入射しないのでリーク電流発生がなく、ＴＦＴ特性の悪化がない。
【０２０１】
また、各画素部周辺に図２１（Ｃ）のようにブラックマスク部（クロム、二酸化クロム等）１４０を形成すれば、光漏れ（クロストーク等）を防止し、コントラストの向上が図れる。
【０２０２】
なお、画素表示部に緑色、青色、赤色の３色発光層を使用する方法、色変換層を使用する方法、白色発光層にカラーフィルターを使用する方法のいずれでも、良好なフルカラーのＥＬ表示装置が実現でき、また、各色発光材料である高分子化合物のスピンコーティング法、又は金属錯体の真空加熱蒸着法においても、長寿命、高精度、高品質、高信頼性のフルカラー有機ＥＬ部を生産性良く作成できるので、コストダウンが可能となる（以下、同様）。
【０２０３】
従来のこの種の有機ＥＬは、アモルファス又は微結晶シリコンＭＯＳＴＦＴを用いているので、Ｖthが変動しても電流値が変わり易く、画質に変動が起き易い。しかも、移動度が小さいため、高速応答でドライブできる電流にも限界があり、またｐチャンネルの形成が困難であり、小規模なＣＭＯＳ回路構成さえも困難である。そこで、比較的大面積化が容易であって高信頼性でキャリア移動度も高く、ＣＭＯＳ回路構成も可能な多結晶性シリコンＭＯＳＴＦＴを用いることが望ましいが、従来の多結晶シリコン膜は、１）アモルファスシリコン膜を３００〜４００℃のプラズマＣＶＤ法で成膜し、エキシマレーザーアニールして多結晶シリコン膜化する。２）アモルファスシリコン膜を４３０〜５００℃のＬＰＣＶＤ法で成膜し、窒素ガス中で６００℃／５〜２０ｈｒと８５０℃／０．５〜３ｈｒで固相成長させて多結晶シリコン膜化する。
【０２０４】
しかし、１）は、高価なエキシマレーザー装置の採用、エキシマレーザーの不安定性起因のＴＦＴ特性むらと品質問題、生産性低下等によるコストアップとなる。２）は、６００℃以上、１５〜２０ｈｒｓの長時間の熱処理のために、汎用ガラス基板を使用できず、石英ガラス採用となるので、コストアップとなる。また、フルカラー有機ＥＬ層では、その微細加工プロセスにおいて、電極の酸化や有機ＥＬ材料が酸素、水分にさらされたり、加熱で構造変化（溶解あるいは再結晶化）して劣化しやすいので、各色発光領域を高精度に形成するのが難しい。
【０２０５】
次に、本実施の形態による有機ＥＬ素子の製造プロセスを説明すると、まず、図２２の（１）に示すように、上述した工程を経て多結晶性シリコン薄膜からなるソース領域１２０、チャンネル領域１１７及びドレイン領域１２１を形成した後、ゲート絶縁膜１１８を形成し、この上にＭＯＳＴＦＴ１、２のゲート電極１１５をＭｏ−Ｔａ合金等のスパッタリング成膜とフォトリソグラフィ及びエッチング技術により形成し、またＭＯＳＴＦＴ１のゲート電極に接続されるゲートラインをスパッタリング成膜とフォトリソグラフィ及びエッチング技術により（以下、同様）形成する。そして、オーバーコート膜（酸化シリコン等）１３７を触媒ＣＶＤ等の気相成長法により（以下、同様）形成後、１０００℃、１０〜３０秒等のＲＴＡ処理によりイオン活性化する。そしてＭＯＳＴＦＴ２のソース電極１２７及びアースラインを形成し、更にオーバーコート膜（酸化シリコン／窒化シリコン積層膜など）１３６を形成する。
【０２０６】
次いで、図２２の（２）に示すように、ＭＯＳＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２のゲート部の窓開けを行った後、図２２の（３）に示すように、１％Ｓｉ入りＡｌのスパッタリングと汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１のドレイン電極とＭＯＳＴＦＴ２のゲート電極を１％Ｓｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１のソース電極と、この電極に接続される１％Ｓｉ入りＡｌからなるソースラインを形成する。そして、オーバーコート膜（酸化シリコン／フォスフィンシリケートガラス／窒化シリコン積層膜など）１３０を形成し、ＭＯＳＴＦＴ２のドレイン部の窓開けを行い、ＭＯＳＴＦＴ２のドレイン部と接続した発光部の陰極１３８を形成する。
【０２０７】
次いで、図２２の（４）に示すように、有機発光層１３２等及び陽極１３４、１３５を形成する。
【０２０８】
なお、上記において、緑色（Ｇ）発光有機ＥＬ層、青色（Ｂ）発光有機ＥＬ層、赤色（Ｒ）発光有機ＥＬ層はそれぞれ、１００〜２００ｎｍ厚に形成するが、これらの有機ＥＬ層は、低分子化合物の場合は真空加熱蒸着法で形成され、高分子化合物の場合はディッピングコーティング、スピンコーティングなどの塗布法やインクジェット法によりＲ、Ｇ、Ｂ発光ポリマーを配列する方法が用いられる。金属錯体の場合は、昇華可能な材料を真空加熱蒸着法で形成される。
【０２０９】
有機ＥＬ層には、単層型、二層型、三層型等があるが、ここでは低分子化合物の三層型の例を示す。
単層型；陽極／バイポーラー発光層／陰極、
二層型；陽極／ホール輸送層／電子輸送性発光層／陰極、又は陽極／ホール輸送性発光層／電子輸送層／陰極、
三層型；陽極／ホール輸送層／発光層／電子輸送層／陰極、又は陽極／ホール輸送性発光層／キャリアブロック層／電子輸送性発光層／陰極
【０２１０】
なお、図２１（Ｂ）の素子において、有機発光層の代わりに公知の発光ポリマーを用いれば、パッシブマトリクス又はアクティブマトリクス駆動の発光ポリマー表示装置（ＬＥＰＤ）として構成することができる（以下、同様）。
【０２１１】
＜有機ＥＬ素子の構造例II＞
図２３（Ａ）、（Ｂ）に示すように、この構造例IIによれば、ガラス等の基板１１１上に、上記の構造例Ｉと同様に、本発明に基づいて上述した方法で形成された高結晶化率、大粒径の多結晶性シリコン薄膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース領域１２０及びドレイン領域１２１が形成されている。そして、ゲート絶縁膜１１８上にゲート電極１１５、ソース及びドレイン領域上にソース電極１２７及びドレイン電極１２８、１３１が形成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電極１２８を介して接続されていると共に、ＭＯＳＴＦＴ２のドレイン電極１３１との間に絶縁膜１３６を介してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２のソース電極１２７は有機ＥＬ素子の陽極１４４にまで延設されている。
【０２１２】
各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、この絶縁膜上には陽極を覆うように有機ＥＬ素子の例えば緑色有機発光層１３２（又は青色有機発光層１３３、更には図示しない赤色有機発光層）が形成され、この有機発光層を覆うように陰極（１層目）１４１が形成され、更に共通の陰極（２層目）１４２が全面に形成されている。
【０２１３】
この構造の有機ＥＬ表示部は、有機ＥＬ発光層が電流駆動用ＭＯＳＴＦＴ２のソースに接続され、ガラス等の基板１１１の面に被着された陽極１４４を覆うように有機ＥＬ発光層を形成し、その有機ＥＬ発光層を覆うように陰極１４１を形成し、全面に陰極１４２を形成しており、従って、下面発光１３６’となる。また、陰極が有機ＥＬ発光層間及びＭＯＳＴＦＴ上を覆っている。即ち、全面に、例えば緑色発光有機ＥＬ層を真空加熱蒸着法等により形成した後に、緑色発光有機ＥＬ部をフォトリソグラフィ及びドライエッチングで形成し、連続して同様に、青色、赤色発光有機ＥＬ部を形成し、最後に全面に陰極（電子注入層）１４１をマグネシウム：銀合金又はアルミニウム：リチウム合金により形成する。この全面に更に形成した陰極（電子注入層）で密封するので、外部から有機ＥＬ層間に湿気が侵入することを特に全面被着の陰極１４２により防止して湿気に弱い有機ＥＬ層の劣化や電極の酸化を防止し、長寿命、高品質、高信頼性が可能となる（これは、図２１の構造例Ｉでも陽極で全面被覆されているため、同様である）。また、陰極１４１及び１４２により放熱効果が高まるので、発熱による薄膜の構造変化（融解又は再結晶化）が低減し、長寿命、高品質、高信頼性が可能となる。しかも、これによって、高精度、高品質のフルカラーの有機ＥＬ層を生産性良く作成できるので、コストダウンが可能となる。
【０２１４】
また、各画素部周辺に図２３（Ｃ）のようにブラックマスク部（クロム、二酸化クロム等）１４０を形成すれば、光漏れ（クロストーク等）を防止し、コントラストの向上が図れる。なお、このブラックマスク部１４０は、酸化シリコン膜１４３（これはゲート絶縁膜１１８と同時に同一材料で形成してよい。）によって覆われている。
【０２１５】
次に、この有機ＥＬ素子の製造プロセスを説明すると、まず、図２４の（１）に示すように、上述した工程を経て高結晶化率で大粒径の多結晶性シリコン薄膜からなるソース領域１２０、チャンネル領域１１７及びドレイン領域１２１を形成した後、バイアス触媒ＣＶＤ等の気相成長法によりゲート絶縁膜１１８を形成し、Ｍｏ−Ｔａ合金等のスパッタリング成膜及び汎用フォトリソグラフィ及びエッチング技術によりこの上にＭＯＳＴＦＴ１、２のゲート電極１１５を形成し、またＭｏ−Ｔａ合金等のスパッタリング成膜及び汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１のゲート電極に接続されるゲートラインを形成する。そして、バイアス触媒ＣＶＤ等の気相成長法によりオーバーコート膜（酸化シリコン等）１３７を形成後、１０００℃、１０〜３０秒のＲＴＡ処理によりイオン活性化する。そして、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ２のドレイン電極１３１及びＶddラインを形成し、更に触媒ＣＶＤ等の気相成長法によりオーバーコート膜（酸化シリコン／窒化シリコン積層膜等）１３６を形成する。
【０２１６】
次いで、図２４の（２）に示すように、汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１のソース／ドレイン部、ＭＯＳＴＦＴ２のゲート部の窓開けを行った後、図２４の（３）に示すように、１％Ｓｉ入りＡｌのスパッタリング成膜及び汎用フォトリソグラフィ及びエッチング技術により、ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１のソースに接続される１％Ｓｉ入りＡｌからなるソースラインを形成する。そして、オーバーコート膜（酸化シリコン／フォスフィンシリケートガラス／窒化シリコン積層膜など）１３０を形成し、汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ２のソース部の窓開けを行い、ＩＴＯ等のスパッタリング及び汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ２のソース部と接続した発光部の陽極１４４を形成する。
【０２１７】
次いで、図２４の（４）に示すように、上記のように有機発光層１３２等及び陰極１４１、１４２を形成する。
【０２１８】
なお、以下に述べる有機ＥＬの各層の構成材料や形成方法は図２３の例に適用されるが、図２１の例にも同様に適用されてよい。
【０２１９】
緑色発光有機ＥＬ層に低分子化合物を用いる場合は、ガラス基板上の陽極（ホール注入層）である電流駆動用ＭＯＳＴＦＴのソース部とコンタクトしたＩＴＯ透明電極上に、連続した真空加熱蒸着法により形成する。
１）ホール輸送層は、アミン系化合物（例えば、トリアリールアミン誘導体、アリールアミンオリゴマー、芳香族第三アミン等）等
２）発光層は、緑色発光材料であるトリス（８−ヒドロキシキシリノ）Ａｌ錯体（Ａｌｑ）等
３）電子輸送層は、１，３，４−オキサジアゾール誘導体（ＯＸＤ）、１，２，４−トリアゾール誘導体（ＴＡＺ）等
４）陰極である電子注入層は、４ｅＶ以下の仕事関数を有する材料で作られるのが好ましい。
例えば、１０：１（原子比）のマグネシウム：銀合金の１０〜３０ｎｍ厚
アルミニウム：リチウム（濃度は０．５〜１％）合金の１０〜３０ｎｍ厚
ここで、銀は有機界面との接着性を増すためにマグネシウム中に１〜１０原子％添加され、リチウムは安定化のためにアルミニウム中に濃度は０．５〜１％添加される。
【０２２０】
緑色画素部を形成するには、緑色画素部をフォトレジストでマスクし、ＣＣｌ4ガスのプラズマエッチングにより陰極である電子注入層のアルミニウム：リチウム合金を除去し、連続して電子輸送層、発光層、ホール輸送層の低分子系化合物及びフォトレジストを酸素プラズマエッチングで除去し、緑色画素部を形成する。この時に、フォトレジストの下にはアルミニウム：リチウム合金があるので、フォトレジストがエッチングされても問題ない。又、この時に、電子輸送層、発光層、ホール輸送層の低分子系化合物層は、ホール注入層のＩＴＯ透明電極よりも大きい面積とし、後工程で全面に形成する陰極１４２の電子注入層（マグネシウム：銀合金等）と電気的ショートしないようにする。
【０２２１】
次に、青色発光有機ＥＬ層を低分子化合物で形成する場合は、ガラス基板上の陽極（ホール注入層）である電流駆動用ＴＦＴのソース部とコンタクトしたＩＴＯ透明電極上に、連続して真空加熱蒸着により形成する。
１）ホール輸送層は、アミン系化合物（例えば、トリアリールアミン誘導体、アリールアミンオリゴマー、芳香族第三アミン等）等
２）発光層は、青色発光材料であるＤＴＶＢｉのようなジスチリル誘導体等
３）電子輸送層は、１，３，４−オキサジアゾール誘導体（ＴＡＺ）、１，２，４−トリアゾール誘導体（ＴＡＺ）等
４）陰極である電子注入層は、４ｅＶ以下の仕事関数を有する材料で作られるのが好ましい。
例えば、１０：１（原子比）のマグネシウム：銀合金の１０〜３０ｎｍ厚
アルミニウム：リチウム（濃度は０．５〜１％）合金の１０〜３０ｎｍ厚
ここで、銀は有機界面との接着性を増すためにマグネシウム中に１〜１０原子％添加され、リチウムは安定化のためにアルミニウム中に濃度は０．５〜１％添加される。
【０２２２】
青色画素部を形成するには、青色画素部をフォトレジストでマスクし、ＣＣｌ4ガスのプラズマエッチングで陰極である電子注入層のアルミニウム：リチウム合金を除去し、連続して電子輸送層、発光層、ホール輸送層の低分子系化合物及びフォトレジストを酸素プラズマエッチングで除去し、青色画素部を形成する。この時に、フォトレジストの下にはアルミニウム：リチウム合金があるので、フォトレジストがエッチングされても問題ない。又、この時に、電子輸送層、発光層、ホール輸送層の低分子系化合物層は、ホール注入層のＩＴＯ透明電極よりも大きい面積とし、後工程で全面に形成する陰極１４２の電子注入層（マグネシウム：銀合金等）と電気的ショートしないようにする。
【０２２３】
また、赤色発光有機ＥＬ層を低分子化合物で形成する場合は、ガラス基板上の陽極（ホール注入層）である電流駆動用ＴＦＴのソース部とコンタクトしたＩＴＯ透明電極上に、連続して真空加熱蒸着により形成する。
１）ホール輸送層は、アミン系化合物（例えば、トリアリールアミン誘導体、アリールアミンオリゴマー、芳香族第三アミン等）等
２）発光層は、赤色発光材料であるＥｕ（Ｅｕ(ＤＢＭ)3（Ｐｈｅｎ））等
３）電子輸送層は、１，３，４−オキサジアゾール誘導体（ＯＸＤ）、１，２
，４−トリアゾール誘導体（ＴＡＺ）等
４）陰極である電子注入層は、４ｅＶ以下の仕事関数を有する材料で作られるのが好ましい。
例えば、１０：１（原子比）のマグネシウム：銀合金の１０〜３０ｎｍ厚
アルミニウム：リチウム（濃度は０．５〜１％）合金の１０〜３０ｎｍ厚
銀は有機界面との接着性を増すためにマグネシウム中に１〜１０原子％添加され、リチウムは安定化のためにアルミニウム中に濃度は０．５〜１％添加される。
【０２２４】
赤色画素部を形成するには、赤色画素部をフォトレジストでマスクし、ＣＣｌ4ガスのプラズマエッチングで陰極である電子注入層のアルミニウム：リチウム合金を除去し、連続して電子輸送層、発光層、ホール輸送層の低分子系化合物及びフォトレジストを酸素プラズマエッチングで除去し、赤色画素部を形成する。この時に、フォトレジストの下にはアルミニウム：リチウム合金があるので、フォトレジストがエッチングされても問題ない。又、この時に、電子輸送層、発光層、ホール輸送層の低分子系化合物層は、ホール注入層のＩＴＯ透明電極よりも大きい面積とし、後工程で全面に形成する陰極１４２の電子注入層（マグネシウム：銀合金等）と電気的ショートしないようにする。この後に、共通の陰極１４２の電子注入層（マグネシウム：銀合金等）を全面に形成する。
【０２２５】
陰極である電子注入層は、４ｅＶ以下の仕事関数を有する材料で作られるのが好ましい。例えば、１０：１（原子比）のマグネシウム：銀合金の１０〜３０ｎｍ厚、又はアルミニウム：リチウム（濃度は０．５〜１％）合金の１０〜３０ｎｍ厚とする。ここで、銀は有機界面との接着性を増すためにマグネシウム中に１〜１０原子％添加され、リチウムは安定化のためにアルミニウム中に濃度は０．５〜１％添加される。なお、スパッタリングで成膜してもよい。
【０２２６】
第４の実施の形態
本実施の形態は、本発明を電界放出型（フィールドエミッション）ディスプレイ装置（ＦＥＤ：Field Emission Display）に適用したものである。以下にその構造例と製造例を示す。
【０２２７】
＜ＦＥＤの構造例Ｉ＞
図２５（Ａ）、（Ｂ）、（Ｃ）に示すように、この構造例Ｉによれば、ガラス等の基板１１１上に、本発明に基づいて上述した方法で段差内に形成された高結晶化率、大粒径の多結晶性シリコン薄膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース領域１２０及びドレイン領域１２１が形成されている。そして、ゲート絶縁膜１１８上にゲート電極１１５、ソース及びドレイン領域上にソース電極１２７及びドレイン電極１２８が形成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電極１２８を介して接続されていると共に、ＭＯＳＴＦＴ２のソース電極１２７との間に絶縁膜１３６を介してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２のドレイン領域１２１はそのままＦＥＤ素子のＦＥＣ（電界放出カソード）にまで延設され、エミッタ領域１５２として機能している。
【０２２８】
各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０と同一材料にて同一工程で接地用の金属遮蔽膜１５１が形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにおいては、多結晶性シリコン薄膜からなるエミッタ領域１５２上に電界放出エミッタとなるｎ型多結晶性シリコン膜１５３が形成され、更にｍ×ｎ個の各エミッタに区画するための開口を有するように、絶縁膜１１８、１３７、１３６及び１３０がパターニングされ、この上面にはゲート引き出し電極１５０が被着されている。
【０２２９】
また、このＦＥＣに対向して、バックメタル１５５付きの蛍光体１５６をアノードとして形成したガラス基板等の基板１５７が設けられており、ＦＥＣとの間は高真空に保持されている。
【０２３０】
この構造のＦＥＣにおいては、ゲート引き出し電極１５０の開口下には、本発明に基づいて形成された多結晶性シリコン薄膜１５２上に成長されたｎ型多結晶性シリコン膜１５３が露出し、これがそれぞれ電子１５４を放出する薄膜型のエミッタとして機能する。即ち、エミッタの下地となる多結晶性シリコン薄膜１５２は、大粒径（グレインサイズ数１００ｎｍ以上）のグレインからなっているため、これをシードとしてその上にｎ型多結晶性シリコン膜１５３をバイアス触媒ＣＶＤ等によって成長させると、この多結晶性シリコン膜１５３はさらに大きな粒径で成長し、表面が電子放出にとって有利な微細な凹凸１５８を生じるように形成されるのである。尚、この時に、多結晶性ダイヤモンド膜、窒素含有又は非含有の炭素薄膜、窒素含有又は非含有の炭素薄膜表面に多数の微細突起構造（例えばカーボンナノチューブ）を有する電子放出体（エミッタ）としてもよい。
【０２３１】
従って、エミッタが薄膜からなる面放出型であるために、その形成が容易であると共に、エミッタ性能も安定し、長寿命化が可能となる。
【０２３２】
また、すべての能動素子（これには周辺駆動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含まれる。）の上部にアース電位の金属遮蔽膜１５１（この金属遮蔽膜は、ゲート引き出し電極１５０と同じ材料（Ｎｂ、Ｔｉ／Ｍｏ等）、同じ工程で形成すると工程上都合がよい。）が形成されているので、次の（１）、（２）の利点を得ることができる。
【０２３３】
（１）気密容器内にあるガスがエミッタ１５３から放出された電子により正イオン化されて絶縁層上にチャージアップし、この正電荷が絶縁層下にあるＭＯＳＴＦＴに不要な反転層を形成し、この反転層からなる不要な電流経路を介して余分な電流が流れるために、エミッタ電流の暴走が起きる。しかし、ＭＯＳＴＦＴ上の絶縁層に金属遮蔽膜１５１を形成してアース電位に落としているので、チャージアップ防止が可能となり、エミッタ電流の暴走を防止できる。
【０２３４】
（２）エミッタ１５３から放出された電子の衝突により蛍光体１５６が発光するが、この光によりＭＯＳＴＦＴのゲートチャンネル内に電子、正孔が発生し、リーク電流となる。しかし、ＭＯＳＴＦＴ上の絶縁層に金属遮蔽膜１５１が形成されているので、ＭＯＳＴＦＴへの光入射が防止され、ＭＯＳＴＦＴの動作不良は生じない。
【０２３５】
また、バイアス触媒ＣＶＤ等により、少なくとも多結晶性シリコンＭＯＳＴＦＴのドレイン領域に連続してｎ型多結晶性シリコン膜等の電子放出体（エミッタ）が形成されているので、その接合性が良好であり、高効率のエミッタ特性が可能となる。
【０２３６】
また、１つの画素表示部の電子放出体（エミッタ）領域を複数に分割し、それぞれにスイッチング素子のＭＯＳＴＦＴを接続すれば、たとえ１つのＭＯＳＴＦＴが故障しても、他のＭＯＳＴＦＴが動作するので、１つの画素表示部は必ず電子放出する構成となっており、高品質で歩留が高く、コストダウンできる。又、これらのＭＯＳＴＦＴにおいて、電気的オープン不良のＭＯＳＴＦＴは問題ないが、電気的ショートしたＭＯＳＴＦＴはレーザーリペアで分離できるので、高品質で歩留が高く、コストダウンできる。
【０２３７】
これに比べて、従来のＦＥＤでは、シリコン単結晶基板を用いるために、基板コストが高く、ウエーハサイズ以上の大面積化が困難である。そして、カソード電極表面に減圧ＣＶＤ等により導電性の多結晶シリコン膜を形成し、その表面にプラズマＣＶＤ等により結晶性ダイヤモンド膜を形成して電子放出体を構成することが提案されているが、減圧ＣＶＤ時の成膜温度が６３０℃と高く、ガラス基板を採用できないので、コストダウンが難しい。そして、その減圧ＣＶＤによる多結晶シリコン膜は粒径が小さく、その上の結晶性ダイヤモンド膜も粒径が小さく、電子放出体の特性が良くない。更に、プラズマＣＶＤのために、反応エネルギーが不足しているので、良い結晶性ダイヤモンド膜は得にくい。又、透明電極又はＡｌ、Ｔｉ、Ｃｒ等の金属のカソード電極と導電性の多結晶シリコン膜の接合性が悪いので、良好な電子放出特性は得られない。
【０２３８】
次に、本実施の形態によるＦＥＤの製造プロセスを説明すると、まず、図２６の（１）に示すように、上述した工程を経て全面に多結晶性シリコン薄膜１１７を形成した後、汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミッタ領域にアイランド化し、プラズマＣＶＤ、触媒ＣＶＤ法等により全面に保護用酸化シリコン膜１５９を形成する。
【０２３９】
次いで、ＭＯＳＴＦＴ１、２のゲートチャンネル不純物濃度の制御によるＶthの最適化のために、イオン注入又はイオンドーピング法により全面にボロンイオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定する。
【０２４０】
次いで、図２６の（２）に示すように、フォトレジスト８２をマスクにして、イオン注入又はイオンドーピング法によりＭＯＳＴＦＴ１、２のソース／ドレイン部及びエミッタ領域に燐イオン７９を１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領域１２０、ドレイン領域１２１、エミッタ領域１５２をそれぞれ形成した後、汎用フォトリソグラフィ及びエッチング技術によりエミッタ領域の保護用酸化シリコン膜を除去する。
【０２４１】
次いで、図２６の（３）に示すように、バイアス又は非バイアス触媒ＣＶＤによりエミッタ領域を形成する多結晶性シリコン薄膜１５２をシードに、モノシランとＰＨ3等のドーパントを適量比率で混合し、表面に微細凹凸１５８を有し、ドーパントを例えば５×１０20〜１×１０21ａｔｏｍｓ／ｃｃ含有するｎ型多結晶性シリコン膜１５３を１〜５μｍ厚にエミッタ領域に形成し、同時に他の酸化シリコン膜１５９及びガラス基板１１１上にはｎ型アモルファスシリコン膜１６０を１〜５μｍ厚に形成する。
【０２４２】
次いで、図２６の（４）に示すように、上述した触媒ＡＨＡ処理時の水素系活性種などの作用により、アモルファスシリコン膜１６０を選択的にエッチング除去し、酸化シリコン膜１５９のエッチング除去後に触媒ＣＶＤ等によりゲート絶縁膜（酸化シリコン膜等）１１８を形成する。
【０２４３】
次いで、図２７の（５）に示すように、スパッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属によりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴＦＴ１のゲート電極に接続されるゲートラインを形成し、オーバーコート膜（酸化シリコン膜等）１３７を形成した後、１０００℃、１０〜２０秒のＲＴＡ処理等でイオン活性化を行い、ＭＯＳＴＦＴ２のソース部窓開け後にスパッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属でＭＯＳＴＦＴ２のソース電極１２７及びアースラインを形成する。更に、プラズマＣＶＤ、触媒ＣＶＤ等によりオーバーコート膜（酸化シリコン／窒化シリコン積層膜など）１３６を形成する。
【０２４４】
次いで、図２７の（６）に示すように、ＭＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１のソース電極とそのソースに接続されるソースライン１２７を形成する。
【０２４５】
次いで、図２７の（７）に示すように、オーバーコート膜（酸化シリコン／フォスフィンシリケートガラス／窒化シリコン積層膜など）１３０を形成した後、ＧＮＤラインの窓開けし、図２７の（８）に示すように、ゲート引き出し電極１５０や金属遮蔽膜１５１をＮｂ蒸着後のエッチングで形成し、更に電界放出カソード部を窓開けしてエミッタ１５３を露出させ、上述した触媒ＡＨＡ処理での水素系活性種等でクリーニングすると同時に、水素径活性種等の選択的エッチング作用により微細な凹凸を顕著化させる。
【０２４６】
＜ＦＥＤの構造例II＞
図２８（Ａ）、（Ｂ）、（Ｃ）に示すように、この構造例IIによれば、ガラス等の基板１１１上に、上記の構造例Ｉと同様に、本発明に基づいて上述した方法で段差内に形成された高結晶化率、大粒径の多結晶性シリコン薄膜によって、スイッチング用ＭＯＳＴＦＴ１と電流駆動用ＭＯＳＴＦＴ２のゲートチャンネル１１７、ソース領域１２０及びドレイン領域１２１が形成されている。そして、ゲート絶縁膜１１８上にゲート電極１１５、ソース及びドレイン領域上にソース電極１２７及びドレイン電極１２８が形成されている。ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートとはドレイン電極１２８を介して接続されていると共に、ＭＯＳＴＦＴ２のソース電極１２７との間に絶縁膜１３６を介してキャパシタＣが形成され、かつ、ＭＯＳＴＦＴ２のドレイン領域１２１はそのままＦＥＤ素子のＦＥＣ（電界放出カソード）にまで延設され、エミッタ領域１５２として機能している。
【０２４７】
各ＭＯＳＴＦＴは絶縁膜１３０で覆われ、この絶縁膜上には、ＦＥＣのゲート引き出し電極１５０と同一材料にて同一工程で接地用の金属遮蔽膜１５１が形成され、各ＭＯＳＴＦＴ上を覆っている。ＦＥＣにおいては、多結晶性シリコン薄膜からなるエミッタ領域１５２上に電界放出エミッタとなるｎ型多結晶性ダイヤモンド膜１６３が形成され、更にｍ×ｎ個の各エミッタに区画するための開口を有するように、絶縁膜１１８、１３７、１３６及び１３０がパターニングされ、この上面にはゲート引き出し電極１５０が被着されている。
【０２４８】
また、このＦＥＣに対向して、バックメタル１５５付きの蛍光体１５６をアノードとして形成したガラス基板等の基板１５７が設けられており、ＦＥＣとの間は高真空に保持されている。
【０２４９】
この構造のＦＥＣは、ゲート引き出し電極１５０の開口下には、本発明に基づいて形成された多結晶性シリコン薄膜１５２上に成長されたｎ型多結晶ダイヤモンド膜１６３が露出し、これがそれぞれ電子１５４を放出する薄膜型のエミッタとして機能する。即ち、エミッタの下地となる多結晶性シリコン膜１５２は、大粒径（グレインサイズ数１００ｎｍ以上）のグレインからなっているため、これをシードとしてその上にｎ型多結晶性ダイヤモンド膜１６３を触媒ＣＶＤ等によって成長させると、この多結晶性ダイヤモンド膜１６３はやはり大粒径で成長し、表面が電子放出にとって有利な微細な凹凸１６８を生じるように形成されるのである。尚、この時に、窒素含有又は非含有の炭素薄膜、窒素含有又は非含有の炭素薄膜表面に多数の微細突起構造（例えばカーボンナノチューブ）を有する電子放出体（エミッタ）としてもよい。
【０２５０】
従って、エミッタが薄膜からなる面放出型であるために、その形成が容易であると共に、エミッタ性能も安定し、長寿命化が可能となる。
【０２５１】
また、すべての能動素子（これには周辺駆動回路及び画素表示部のＭＯＳＴＦＴとダイオードが含まれる。）の上部にアース電位の金属遮蔽膜１５１（この金属遮蔽膜は、ゲート引き出し電極１５０と同じ材料（Ｎｂ、Ｔｉ／Ｍｏ等）、同じ工程で形成すると工程上都合がよい。）が形成されているので、上述したと同様に、ＭＯＳＴＦＴ上の絶縁層に金属遮蔽膜１５１を形成してアース電位に落とし、チャージアップ防止が可能となり、エミッタ電流の暴走を防止でき、また、ＭＯＳＴＦＴ上の絶縁層に金属遮蔽膜１５１が形成されているので、ＭＯＳＴＦＴへの光入射が防止され、ＭＯＳＴＦＴの動作不良は生じない。
【０２５２】
次に、このＦＥＤの製造プロセスを説明すると、まず、図２９の（１）に示すように、上述した工程を経て全面に多結晶性シリコン薄膜１１７を形成した後、汎用フォトリソグラフィ及びエッチング技術によりＭＯＳＴＦＴ１とＭＯＳＴＦＴ２及びエミッタ領域にアイランド化し、プラズマＣＶＤ、触媒ＣＶＤ法等により全面に保護用酸化シリコン膜１５９を形成する。
【０２５３】
次いで、ＭＯＳＴＦＴ１、２のゲートチャンネル不純物濃度の制御によるＶthの最適化のために、イオン注入又はイオンドーピング法により全面にボロンイオン８３を５×１０11ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、１×１０17ａｔｏｍｓ／ｃｃのアクセプタ濃度に設定する。
【０２５４】
次いで、図２９の（２）に示すように、フォトレジスト８２をマスクにして、イオン注入又はイオンドーピング法によりＭＯＳＴＦＴ１、２のソース／ドレイン部及びエミッタ領域に燐イオン７９を１×１０15ａｔｏｍｓ／ｃｍ2のドーズ量でドーピングし、２×１０20ａｔｏｍｓ／ｃｃのドナー濃度に設定し、ソース領域１２０、ドレイン領域１２１、エミッタ領域１５２をそれぞれ形成した後、汎用フォトリソグラフィ及びエッチング技術によりエミッタ領域の保護用酸化シリコン膜を除去する。
【０２５５】
次いで、図２９の（３）に示すように、バイアス又は非バイアス触媒ＣＶＤによりエミッタ領域を形成する多結晶性シリコン薄膜１５２をシードに、モノシランとメタン（ＣＨ4）及びドーパントを適量比率混合し、表面に微細凹凸１６８を有するｎ型多結晶性ダイヤモンド膜１６３をエミッタ領域に形成し、同時に他の酸化シリコン膜１５９及びガラス基板１１１上にはｎ型アモルファスダイヤモンド膜１７０を形成する。
【０２５６】
次いで、図２９の（４）に示すように、上述した触媒ＡＨＡ処理時の水素系活性種等などの作用により、アモルファスダイヤモンド膜１７０を選択的にエッチング除去し、酸化シリコン膜１５９のエッチング除去後に触媒ＣＶＤ等によりゲート絶縁膜（酸化シリコン膜等）１１８を形成する。
【０２５７】
次いで、図３０の（５）に示すように、スパッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属によりＭＯＳＴＦＴ１、２のゲート電極１１５、ＭＯＳＴＦＴ１のゲート電極に接続されるゲートラインを形成し、オーバーコート膜（酸化シリコン膜等）１３７を形成した後、ＲＴＡ等の１０００℃、１０〜２０秒のイオン活性化処理を行う。この後にＭＯＳＴＦＴ２のソース部窓開け後にスパッタリング法によるＭｏ−Ｔａ合金等の耐熱性金属でＭＯＳＴＦＴ２のソース電極１２７及びアースラインを形成する。更に、プラズマＣＶＤ、触媒ＣＶＤ等によりオーバーコート膜（酸化シリコン／窒化シリコン積層膜など）１３６を形成する。
【０２５８】
次いで、図３０の（６）に示すように、ＭＯＳＴＦＴ１のソース／ドレイン部及びＭＯＳＴＦＴ２のゲート部の窓開けを行い、ＭＯＳＴＦＴ１のドレインとＭＯＳＴＦＴ２のゲートを１％Ｓｉ入りＡｌ配線１２８で接続し、同時にＭＯＳＴＦＴ１のソース電極とそのソースに接続されるソースライン１２７を形成する。
【０２５９】
次いで、図３０の（７）に示すように、オーバーコート膜（酸化シリコン／フォスフィンシリケートガラス／窒化シリコン積層膜など）１３０を形成した後、ＧＮＤラインの窓開けし、図３０の（８）に示すように、ゲート引き出し電極１５０や金属遮蔽膜１５１をＮｂ蒸着後のエッチングで形成し、更に電界放出カソード部を窓開けしてエミッタ１６３を露出させ、上述した触媒ＡＨＡ処理での水素系活性種でクリーニングすると同時に、水素系活性種等の選択的エッチング作用により微細な凹凸を顕著化させる。
【０２６０】
なお、上記において、多結晶性ダイヤモンド膜１６３を成膜する際、使用する原料ガスとしての炭素含有化合物は、例えば
１）メタン、エタン、プロパン、ブタン等のパラフィン系炭化水素
２）アセチレン、アリレン系のアセチレン系炭化水素
３）エチレン、プロピレン、ブチレン等のオレフィン系炭化水素
４）ブタジエン等のジオレフィン系炭化水素
５）シクロプロパン、シクロブタン、シクロペンタン、シクロヘキサン等の脂環式炭化水素
６）シクロブタジエン、ベンゼン、トルエン、キシレン、ナフタリン等の芳香族炭化水素
７）アセトン、ジエチルケトン、ベンゾフェノン等のケトン類
８）メタノール、エタノール等のアルコール類
９）トリメチルアミン、トリエチルアミン等のアミン類
１０）グラファイト、石炭、コークス等の炭素原子のみからなる物質
であってよく、これらは、１種を単独で用いることもできるし、２種以上を併用することもできる。
【０２６１】
また、使用可能な不活性ガスは、例えばアルゴン、ヘリウム、ネオン、クリプトン、キセノン、ラドンである。ドーパントとしては、例えばホウ素、リチウム、窒素、リン、硫黄、塩素、ひ素、セレン、ベリリウム等を含む化合物又は単体が使用可能であり、そのドーピング量は１０16ａｔｏｍｓ／ｃｃ以上であってよい。
【０２６２】
第５の実施の形態
本実施の形態は、本発明を光電変換装置としての太陽電池に適用したものである。以下にその製造例を示す。
【０２６３】
まず、図３１の（１）に示すように、ステンレス等の金属基板１１１上に、所定の形状／寸法の段差を有する凹部を形成し、シリコン又は／及びカーボン超微粒子を付着させて、上述した触媒ＡＨＡ処理、触媒ＣＶＤ法等によって、シリコン又は／及びダイヤモンド構造のカーボン超微粒子層をシードにｎ型多結晶性シリコン膜７を凹部内に形成する。この多結晶性シリコン膜７は、上述のマルチ触媒ＡＨＡ処理により形成してよく、高結晶化率、大粒径の錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物含有のｎ型多結晶性シリコン膜として１００〜２００ｎｍ厚に形成する。この多結晶性シリコン膜７には、リン等のｎ型不純物をＰＨ3等としてモノシランと共に供給して例えば１×１０17〜１×１０18ａｔｏｍｓ／ｃｃ含有させる。
【０２６４】
次いで、図３１の（２）に示すように、多結晶性シリコン膜７上に、これをシードにして触媒ＣＶＤ等により錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物含有のｉ型多結晶性シリコン膜１８０、錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物含有のｐ型多結晶性シリコン膜１８１等を成長させ、光電変換層を形成する。
【０２６５】
例えば、触媒ＣＶＤにより、モノシランに水素化錫（ＳｎＨ4）を適量比率で混合してｉ型の大粒径の錫含有多結晶性シリコン膜１８０を２〜５μｍ厚に成長させ、この上に、モノシランにｐ型不純物ボロン（Ｂ2Ｈ6など）と水素化錫（ＳｎＨ4）を適量比率混合して、例えば１×１０17〜１×１０18ａｔｏｍｓ／ｃｃ含有させたｐ型の大粒径の錫含有多結晶性シリコン膜１８１を１００〜２００ｎｍ厚に形成する。この時にそれぞれの膜中に錫又は他のIV族元素（Ｇｅ、Ｐｂ）の単独又は混合物、例えば錫を１×１０16ａｔｏｍｓ／ｃｃ以上、好ましくは１×１０18〜１×１０20ａｔｏｍｓ／ｃｃ含有させることにより、結晶粒界に存在する結晶不整及び応力を低減させるので、キャリア移動度向上を図ることができる（これは、ｎ型又はｐ型多結晶性シリコン膜７、１８１を形成する場合も同様である）。
【０２６６】
また、上述したマルチ触媒ＡＨＡ処理を行ってよい。例えば、バイアス触媒ＣＶＤでｎ型又はｐ型の錫含有多結晶性シリコン薄膜を２０〜５０ｎｍ厚に成長させた後、触媒ＡＨＡ処理を行い、触媒ＣＶＤでｎ型又はｐ型の錫含有多結晶性シリコン薄膜を２０〜５０ｎｍ厚に成長させ、触媒ＡＨＡ処理後、更に触媒ＣＶＤでｎ型又はｐ型の錫含有多結晶性シリコン薄膜を２０〜５０ｎｍに成長させた後、触媒ＡＨＡ処理を行うように、各処理を必要回数繰り返す方法で成膜してもよい（これはｉ型多結晶性シリコン膜１８０の場合も同様である）。この方法によって、より高結晶化率であってより大きい粒径の錫含有多結晶性シリコン膜を形成できる。また、成膜途中で原料ガス供給量を増加して、高速成膜とすることもできる。
【０２６７】
次いで、図３１の（３）に示すように、上記の方法で形成したｎ−ｉ−ｐ接合の高結晶化率で大粒径の錫含有多結晶性シリコン膜の全面に、透明電極１８２を形成する。例えば、汎用スパッタリング技術により、無反射コート用の１３０〜１５０ｎｍ厚のＩＴＯ（Indium Tin Oxide）又はＩＺＯ（Indium Zinc Oxide）膜等の透明電極１８２を形成する。そして、この上に、汎用スパッタリング技術により、メタルマスクを用いて、所定領域に銀等のくし型電極１８３を１００〜１５０ｎｍ厚に形成する。
【０２６８】
なお、上記の膜は錫又は他のIV族元素を必ずしも含有していなくてもよいが、この場合も上記と同様に製造することができる。また、上記のｎ−ｉ−ｐ接合構造以外にも、ｐ−ｉ−ｎ接合、ｐ−ｎ接合、ｎ−ｐ接合等の構造も同様に作製することができる。
【０２６９】
本実施の形態による太陽電池は、本発明に基づく高結晶化率で大粒径の多結晶性シリコン膜によって、高キャリア移動度で変換効率の大きい光電変換薄膜を形成でき、良好な表面テクスチャ構造と裏面テクスチャ構造が形成されるので、光封じ込め効果が高く、変換効率の大きい光電変換薄膜を形成できる。これはまた、太陽電池に限らず、電子写真用の感光体ドラム等の薄膜光電変換装置にも有利に利用することができる。
【０２７０】
これに比べて、従来のこの種の光電変換装置では、ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ等によりアモルファスカーボン薄膜を形成し、プラズマ水素処理でカーボン超微粒子を形成してこれを多結晶シリコン結晶成長の核として大粒径多結晶シリコン膜を形成しており、ｎ型多結晶シリコン層とｉ型多結晶シリコン活性層及びｐ型多結晶シリコン層を連続成膜し、その全面にＩＴＯ膜を積層し、最後にくし型電極を形成して、２μｍ厚程度の薄膜多結晶性シリコン太陽電池を得ている。
【０２７１】
ところが、この従来法では、次のような欠点を回避できない。
１）ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ法等による低温形成の結晶質シリコン系薄膜は、そのエネルギーが低いので、原料ガスの化学的分解反応やプラズマ水素処理が不十分になりやすく、結晶粒径が小さいので、移動度が小さく、しかも粒界の多さやピンホール等のために局部的な電気的ショート又はリークによる過剰電流が発生しやすく、光電変換層として必要な数μｍの膜厚に堆積させたときに膜の内部応力や歪が大きくなって、最悪の場合には膜が剥離してしまうという問題がある。これによって、光電変換層の製造歩留や信頼性を著しく低下させ、それを含む光電変換装置の実用化を目指す上で大きな支障となる。
２）ＲＦプラズマＣＶＤ、ＶＨＦプラズマＣＶＤ等のプラズマＣＶＤ法はエネルギーが低いので、原料ガスの利用効率が５〜１０％と低い。このために、生産性が低く、コストダウンしにくい。
【０２７２】
以上に述べた本発明の実施の形態は、本発明の技術的思想に基づいて種々変形が可能である。
【０２７３】
例えば、上述した触媒ＣＶＤ法と触媒ＡＨＡ処理の繰り返し回数や各条件は種々変更してよく、用いる基板等の材質も上述したものに限定されることはない。
【０２７４】
また、本発明は、表示部等の内部回路や周辺駆動回路及び映像信号処理回路及びメモリー回路等のＭＯＳＴＦＴに好適なものであるが、それ以外にもダイオードなどの素子の能動領域や、抵抗、キャパシタンス（容量）、配線、インダクタンス等の受動領域を本発明による多結晶性シリコン薄膜で形成することも可能である。
【０２７５】
【発明の作用効果】
本発明は上述したように、基体上に多結晶性半導体薄膜を形成するに際し、前記基体上に所定の形状／寸法の段差を有する凹部を形成し、少なくともこの凹部内にシリコン及び／又はカーボンからなる微粒子を付着させ、水素又は水素含有ガスを加熱された触媒体に接触させ、これによって生成した水素系活性種を前記微粒子に作用させてクリーニングを行い、シリコン又は／及びダイヤモンド構造のカーボン超微粒子をシードに触媒ＣＶＤ法等により前記半導体材料薄膜を気相成長させているので、次の（１）〜（４）に示すような顕著な作用効果が得られる。
【０２７６】
（１）基板の任意の指定場所に適当な形状及び寸法の段差を有する凹部を形成し、そこにシリコンパウダー等の超微粒子を付着分散させ、触媒ＡＨＡ処理での水素系活性種の作用により、この超微粒子のアモルファス成分を選択的にエッチング除去し、更にこの超微粒子の表面の酸化膜及び有機汚れ等を除去できるので、この超微粒子を結晶成長の核（シード）として触媒ＣＶＤ、高密度触媒ＣＶＤ法等により、ばらつきの少ない大きな粒径の多結晶性シリコン膜等を指定された領域に形成できる。
【０２７７】
（２）絶縁性基板の任意の指定場所に高性能、高品質のＴＦＴを形成でき、その集積回路基板を自由に形成できる。そして、必要に応じて、絶縁性基板上のＴＦＴ形成領域の適当な寸法及び形状の段差を有する凹部内に大粒径多結晶性シリコン膜が埋め込まれた面を研磨して、平坦な大粒径多結晶性シリコン膜面の基板が得られるので、高性能、高品質の多結晶性シリコン半導体装置、電気光学装置等の製造が可能となる。
【０２７８】
（３）触媒ＣＶＤ及び触媒ＡＨＡ処理は、プラズマの発生なしに行えるので、プラズマによるダメージがなく、またプラズマＡＨＡ処理に比べ、シンプルで安価な装置を実現できる。
【０２７９】
（４）触媒ＡＨＡ処理は基体温度を低温化しても上記水素系活性種のエネルギーが大きいために、目的とするシリコン及び／又はダイヤモンド構造のカーボン超微粒子が確実に安定して得られることから、基体温度を特に３００〜４００℃と低温化しても、多結晶性半導体薄膜が微粒子をシードに効率良く成長し、従って大型で安価な低歪点の絶縁基板（ガラス基板、耐熱性樹脂基板等）を使用でき、この点でもコストダウンが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態によるＭＯＳＴＦＴの製造プロセスを工程順に示す断面図である。
【図２】同、製造プロセスを工程順に示す断面図である。
【図３】同、製造プロセスを工程順に示す断面図である。
【図４】同、製造プロセスを工程順に示す断面図である。
【図５】同、製造に用いる触媒ＣＶＤ及び触媒ＡＨＡ処理用の装置の一状態での概略断面図である。
【図６】同、この装置の他の状態での概略断面図である。
【図７】同、この装置を用いた処理時のガス流量のタイミングチャートである。
【図８】同、この装置のガス供給系の概略図である。
【図９】同、この処理により得られた半導体膜のラマンスペクトルを比較して示すグラフである。
【図１０】同、半導体薄膜の結晶化率を比較して示すグラフである。
【図１１】同、触媒体及びこの支持体の純度による膜中の重金属濃度を比較して示すグラフである。
【図１２】本発明の第２の実施の形態によるＬＣＤの製造プロセスを工程順に示す断面図である。
【図１３】同、製造プロセスを工程順に示す断面図である。
【図１４】同、製造プロセスを工程順に示す断面図である。
【図１５】同、製造プロセスを工程順に示す断面図である。
【図１６】同、ＬＣＤの全体の概略レイアウトを示す斜視図である。
【図１７】同、ＬＣＤの等価回路図である。
【図１８】同、ＬＣＤの他の製造プロセスを工程順に示す断面図である。
【図１９】同、製造プロセスを工程順に示す断面図である。
【図２０】同、ＬＣＤのＭＯＳＴＦＴを各種示す断面図である。
【図２１】本発明の第３の実施の形態による有機ＥＬ表示装置の要部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び同画素周辺部の断面図（Ｃ）である。
【図２２】同、有機ＥＬ表示装置の製造プロセスを工程順に示す断面図である。
【図２３】同、他の有機ＥＬ表示装置の要部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び同画素周辺部の断面図（Ｃ）である。
【図２４】同、有機ＥＬ表示装置の製造プロセスを工程順に示す断面図である。
【図２５】本発明の第４の実施の形態によるＦＥＤの要部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び同要部の概略平面図（Ｃ）である。
【図２６】同、ＦＥＤの製造プロセスを工程順に示す断面図である。
【図２７】同、製造プロセスを工程順に示す断面図である。
【図２８】同、他のＦＥＤの要部の等価回路図（Ａ）、同要部の拡大断面図（Ｂ）及び同要部の平面図（Ｃ）である。
【図２９】同、ＦＥＤの製造プロセスを工程順に示す断面図である。
【図３０】同、製造プロセスを工程順に示す断面図である。
【図３１】本発明の第５の実施の形態による太陽電池の製造プロセスを工程順に示す断面図である。
【符号の説明】
１、６１、９８、１１１、１５７…基板、７、６７…多結晶性シリコン薄膜、
１４、６７、１１７…チャンネル、
１５、７５、１０２、１０５、１１５…ゲート電極、
８、６８、１０３、１０４、１０６、１１８…ゲート絶縁膜、
２０、２１、８０、８１、１２０、１２１…ｎ+型ソース又はドレイン領域、
２４、２５、８４、８５…ｐ+型ソース又はドレイン領域、
２７、２８、８６、９２、１３０、１３６、１３７…絶縁膜、
２９、３０、８７、８８、８９、９０、９１、９３、９７、１２７、１２８、１３１…電極、４０…原料ガス、４２…シャワーヘッド、４４…成膜室、
４５…サセプタ、４６…触媒体、４７…シャッター、４８…触媒体電源、
９４、９６…配向膜、９５…液晶、９９…カラーフィルタ層、
１００Ａ…シリコン又はカーボン微粒子、
１００Ｂ…クリーニングされたシリコン又はカーボン微粒子、
１００’、１４０…ブラックマスク層、１３２、１３３…有機発光層、
１３４、１３５、１４４…陽極、１３８、１４１、１４２、１７１…陰極、
１５０…ゲート引き出し電極（ゲートライン）、１５１…遮蔽膜、
１５２…エミッタ、１５３…ｎ型多結晶性シリコン膜、１５５…バックメタル、
１５６…蛍光体、１５８、１６８…微細凹凸、
１６３…ｎ型多結晶性ダイヤモンド膜、１８０…ｉ型多結晶性シリコン膜、
１８１…ｐ型多結晶性シリコン膜、１８２…透明電極、１８３…くし型電極、
１９０…凹部
【図１】
0004644964.tif 000003
【図２】
0004644964.tif 000004
【図３】
0004644964.tif 000005
【図４】
0004644964.tif 000006
【図５】
0004644964.tif 000007
【図６】
0004644964.tif 000008
【図７】
0004644964.tif 000009
【図８】
0004644964.tif 000010
【図９】
0004644964.tif 000011
【図１０】
0004644964.tif 000012
【図１１】
0004644964.tif 000013
【図１２】
0004644964.tif 000014
【図１３】
0004644964.tif 000015
【図１４】
0004644964.tif 000016
【図１５】
0004644964.tif 000017
【図１６】
0004644964.tif 000018
【図１７】
0004644964.tif 000019
【図１８】
0004644964.tif 000020
【図１９】
0004644964.tif 000021
【図２０】
0004644964.tif 000022
【図２１】
0004644964.tif 000023
【図２２】
0004644964.tif 000024
【図２３】
0004644964.tif 000025
【図２４】
0004644964.tif 000026
【図２５】
0004644964.tif 000027
【図２６】
0004644964.tif 000028
【図２７】
0004644964.tif 000029
【図２８】
0004644964.tif 000030
【図２９】
0004644964.tif 000031
【図３０】
0004644964.tif 000032
【図３１】
0004644964.tif 000033