(57)【特許請求の範囲】
【請求項１】
プリ半田構造が形成された半導体パッケージ基板の製法であって、
少なくとも表面に電気接続パッド及び導電回路が複数形成されたパッケージ基板を準備するステップ（Ａ）と、
前記パッケージ基板の表面に有機絶縁保護層を形成し、前記有機絶縁保護層、前記電気接続パッド及び前記導電回路の上表面の高さが同じになるように前記有機絶縁保護層の膜厚を薄くすることによって、前記有機絶縁保護層の表面に前記電気接続パッド及び前記導電回路の上表面を露出させるステップ（Ｂ）と、
前記パッケージ基板の表面に、印刷、スピンコーティング（spin coating）及び貼合のいずれかによって絶縁膜を被覆し、次いでパターニング工程によって、前記絶縁膜が前記導電回路を被覆して前記電気接続パッドの上表面及びその周縁の前記有機絶縁保護層の部分的な表面を露出させるステップ（Ｃ）と、
前記パッケージ基板の表面に、順に導電膜とレジスト層を形成し、次いで前記レジスト層に複数の開孔を形成して前記電気接続パッド表面の導電膜を完全に露出させるステップ（Ｄ）と、
電気メッキを行い、前記電気接続パッドの上方の前記導電膜の上にプリ半田材料を沈積するステップ（Ｅ）と、
プリ半田材料を前記電気接続パッドの上方の前記導電膜の露出表面に電気メッキした後、前記レジスト層及びその被覆された導電膜を除去するステップ（Ｆ）と、
を順次実施することを特徴とする、プリ半田構造が形成された半導体パッケージ基板の製法。
【請求項２】
ステップ（Ｅ）において、前記電気メッキによりプリ半田材料を沈積させて導電柱を形成することを特徴とする請求項１に記載のプリ半田構造が形成された半導体パッケージ基板の製法。
【請求項３】
ステップ（Ｆ）の後に、さらに、前記電気メッキにより沈積されたプリ半田材料を、リフロー（Reflow）工程によってプリ半田バンプを形成することを特徴とする請求項１に記載のプリ半田構造が形成された半導体パッケージ基板の製法。
【請求項４】
プリ半田構造を形成するための半導体パッケージ基板において、
少なくとも表面に電気接続パッド及び導電回路が複数形成されたパッケージ基板と、
前記パッケージ基板の表面に形成され、前記電気接続パッドの周縁と緊密に接合するとともに、前記電気接続パッド及び前記導電回路の上表面の高さと同じになるように前記電気接続パッド及び前記導電回路の上表面が完全に露出している有機絶縁保護層と、
前記電気接続パッドの上表面及びその周縁の前記有機絶縁保護層の部分的な表面を露出させるように前記導電回路を被覆する絶縁膜と、
前記複数の電気接続パッドの上表面の全体に形成される導電膜と、
電気メッキによって前記電気接続パッドの上方の前記導電膜の上表面に形成されるプリ半田バンプと、
を備えることを特徴とする、プリ半田構造を形成するための半導体パッケージ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法に関し、特に、電気接続パッドが露出された半導体パッケージ基板上に電気メッキまたは孔版印刷（Stencil printing）方式によってプリ半田バンプが形成される基板構造及びその製法に関するものである。
【背景技術】
【０００２】
ＩＢＭ社が1960年よりフリップチップパッケージ（Flip chip package）技術を早期に
取り入れている。ワイヤボンディング（wire bond）技術が半導体チップと基板との電気
接続を一般のボンディングワイヤで行うのに対し、このフリップチップ技術は半田バンプによって行うことを特徴としている。したがって、フリップチップ技術では、パッケージ密度を向上させて、パッケージ素子のサイズを低減できることが利点であるとともに、長い金属ワイヤを必要としないため、電気機能が向上する。このことに鑑みて、業界では複数にわたってセラミックス基板上に高温半田、即ちＣ４テクノロジ（Controlled Collapse Chip Connection technology）が使用されている。
【０００３】
近年、高密度、高速度、及び低コストの半導体素子のニーズが増加しており、また、電子製品の体積が次第に減少する傾向にある。これに対応するため、フリップチップ素子を低コストである有機配線板（例えば印刷配線板または基板）に設置し、アンダーフィル剤（Underfill）をチップの下に充填して、シリコンチップと有機配線板との構造において
熱膨張の差異によって生じる熱応力を減少させることは、すでに広く行われている。
【０００４】
現在のフリップチップ技術においては、半導体集積回路（IC）チップの表面上に電気電極パッド（Electrode pads）が配置され、有機配線板にもそれに対応した電気接続パッドが備えられ、該チップと配線板との間に半田バンプまたはその他の導電接着材料を設置する必要がある。チップは電気接続面が下に向くように該配線板に設置されており、該半田バンプまたは導電接着材料により、該チップと配線板とが電気入力／出力（I／O）及び機械的に接続されている。
【０００５】
図1A、1Bは、従来のフリップチップ素子を示す。図に示すように、複数の金属バンプ11は、チップ13下面の電極パッド12上に形成され、一方、ソルダーからなる複数のプリ半田バンプ14は、配線板16上面の電気接続パッド15上に形成されている。このプリ半田バンプ14を溶融させるのに充分なリフロー温度の条件下で、プリ半田バンプ14を金属バンプ11にリフローすることによって、ソルダージョイント（Joint）17が形成される。ソルダーバ
ンプ・ソルダージョイント（Solder bump joint）は、さらに、チップ13と配線板16との
隙間にアンダーフィル剤材料18を充填することで、チップ13と配線板16との熱膨張差を抑制し、ソルダージョイント17の応力を低減させることが可能である。
【０００６】
図2は、従来からフリップチップパッケージ部材に用いられている有機配線板2を示す。有機配線板2は、電気接続パッド21と、絶縁層22と、金属バリア層23とを基本的に備える
。有機配線板2の絶縁層22は、有機材料、繊維混合された有機材料または顆粒混合された
有機材料など（例えばエポキシ樹脂、ポリイミド（Polyimide）、ビスメリイミド トリアジン（Bismeleimide triazine）、シアネート エステル（Cyanate ester）、ポリベンゾ
シクロブテン（Polybenzocyclobutene）またはそのガラス繊維（Glass fiber）である複
合材料等）からなる。電気接続パッド21は、一般的に金属材料（例えば銅）からなる。金属バリア層23は、電気接続パッド21に形成されたニッケル接着層、及びニッケル接着層に
形成された金保護層を備える。この金属バリア層23は、金、ニッケル、パラジウム、銀、スズ、ニッケル／パラジウム、クロム／チタン、パラジウム／金またはニッケル／パラジウム／金などからなり、電気メッキ（Electroplateing）、無電解メッキ（Electroless plating）または物理気相成長法（Physical vapor deposition）等の方法によって形成さ
れる。この後、配線板2の表面上に形成された配線層の保護やそれに絶縁性を付与するた
めに、該配線板2の表面上に有機絶縁保護層24、例えばソルダーレジスト（solder resist）が塗布されている。
【０００７】
図2に示すように、電気接続パッド21は絶縁保護層24で覆われ、且つ電気接続パッド21
上面にはフリップチップソルダージョイントが形成されるようにプリ半田バンプ25が形成されている。現在、業界においては、主に孔版印刷技術によって該電気接続パッド21表面に半田が沈積されプリ半田バンプが形成されている。中でも、該孔版印刷の技術で広く用いられている孔版版材は鋼板である。
【０００８】
また、現在では、通信、ネットワーク及びコンピュータなどの各種の携帯（Portable）製品が急激に普及しており、ＩＣ面積を減少させることができ、高密度と多ピン化特性のあるボールグリッドアレイ（BGA）、フリップチップ（Flip chip）式、チップサイズパッケージ（CSP、Chip size package）、及びマルチチップモジュール（MCM、Multi chip module）等のパッケージ部材は、ますますパッケージ市場の主流になっている。これらのパッケージ部材は、マイクロプロセッサー、チップセット、グラフィックチップ、及びASIC等の高性能チップと合わせて、より高速の演算機能が発揮される。
【０００９】
しかしながら、これらの構造は配線の幅と電気接続パッドのサイズが縮小され、電気接続パッド隙間26が縮減される場合、電気接続パッド21の間に絶縁保護層24が存在することによって電気接続パッド21の上面が一部被覆されてしまう。したがって、絶縁保護層24に露出した電気接続パッド21のサイズ（面積）がより減少することになり、その後形成されるプリ半田バンプの位置合わせの問題が生じるとともに、絶縁保護層24が占める空間とその形成された膜厚の影響で、孔版印刷技術における孔版穴あけサイズもそれによって縮減してしまう。その結果、孔版の型開けが困難となり孔版の製造コストが向上するのみならず、孔版の穴あけの穴ピッチが細微となりプリ半田材料が通過できなくなるため、工程技術上の障害となる。しかも、絶縁保護層24が電気接続パッド21の表面を一部被覆し、また絶縁保護層24が占める空間とその形成された膜厚の影響によりプリ半田材料の使用量が増加したり、パッケージ基板の相対膜厚が増加し、さらに工程の費用の増加を招くなど、半導体装置の小型化に不利である。さらに、電気メッキ方式によって絶縁保護層24の開口領域にプリ半田バンプ25を形成する際に、プリ半田材料が電気接続パッド21表面と接触する面積が制限されているため、形成されたプリ半田結合力の強度が欠けることとなり、プリ半田の信頼性テストを通過することができない場合もある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従って、本発明は、プリ半田材料の位置合わせの精度の不良、結合力強度の不足、及び孔版印刷工程の歩留まりの低下を回避するために、集積回路パッケージ基板にプリ半田構造を有効に形成することを、解決すべき課題とする。
【課題を解決するための手段】
【００１１】
上記のような従来の技術の欠点に鑑みて、本発明は、表面に電気接続パッドが複数形成された半導体パッケージ基板において、有機絶縁保護層を被覆し薄くすることによって該電気接続パッドの表面を完全に露出することで、該電気接続パッドにプリ半田構造を形成するための領域を広く設けることができる、プリ半田構造を形成するための半導体パッケージ基板及びその製法を提供することを目的とする。
【００１２】
また、本発明は、電気接続パッドとプリ半田沈積材料との接触面積の増加によって、プリ半田結合力の強度を向上させることができる、プリ半田構造を形成するための半導体パッケージ基板及びその製法を提供することを目的とする。
【００１３】
また、本発明は、従来のように、電気接続パッドの間にある絶縁保護層の存在により該絶縁保護層に露出された電気接続パッドのサイズが減少することによって、その後形成されるバンプの位置合わせの問題や、プリ半田構造を該電気接続パッドに形成するのが困難であることを回避することの可能な、プリ半田構造を形成するための半導体パッケージ基板及びその製法を提供することを目的とする。
【００１４】
上記やその他の目的を達成するために、本発明に係るプリ半田構造を形成するための半導体パッケージ基板の製法は、少なくとも表面に電気接続パッドが複数形成されたパッケージ基板を準備するステップと、前記パッケージ基板の表面に有機絶縁保護層を形成するステップと、前記有機絶縁保護層の膜厚を薄くすることによって、前記有機絶縁保護層の表面に電気接続パッドの上表面を露出させるステップと、を備えることを特徴とする。
【００１５】
さらに、本発明に係るプリ半田構造が形成された半導体パッケージ基板の製法は、前記有機絶縁保護層と前記電気接続パッドとの表面上に、導電膜とレジスト層を順に形成し、該レジスト層に複数の開孔を形成することで、該電気接続パッド表面の導電膜を露出させ、そして該パッケージ基板に電気メッキ工程を行い、該電気接続パッドにプリ半田材料を沈積させる。または直接孔版印刷（Stencil printing）方式によって、該電気接続パッドにプリ半田材料を沈積させ、リフロー半田工程によって該電気接続パッドにプリ半田バンプを形成させる。
【発明の効果】
【００１６】
本発明の製法によれば、プリ半田構造を形成するための半導体パッケージ基板は、少なくとも表面に電気接続パッドが複数形成される半導体パッケージ基板と、該パッケージ基板の表面に形成され、且つ電気接続パッドと緊密に接合されるとともに、該電気接続パッドの上表面が露出している有機絶縁保護層と、を備え、該電気接続パッドの表面には、この後、電気メッキまたは印刷方式によってプリ半田構造を形成することが可能である。
【００１７】
本発明は、従来から、集積回路パッケージ基板の表面に絶縁保護層を形成した場合に、電気接続パッドの表面の一部が被覆されてしまうことによる不良の影響に鑑みてなされた。その結果、有機絶縁保護層の表面に電気接続パッドの上表面を露出させ、電気接続パッドにプリ半田構造を形成するための広い領域を設けることにより、従来のように、該絶縁保護層の形成によって集積回路と電気接続パッドとの空間の占用、及びその形成された膜厚の影響により、プリ半田材料の使用量が増加したり、パッケージ基板の相対膜厚が増加する問題や、さらに工程コストが増加する問題などの半導体装置の小型化に不利となる問題を回避し、且つ電気接続パッドとプリ半田沈積材料との接触面積を増加させ、プリ半田の結合力強度の向上に寄与することができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照しながら、本発明に係るプリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法の実施例を詳細に説明する。参照する図面はいずれも簡略化されたイメージ図であって、ここでは、本発明の基本構造を模式的に示しているだけである。その示された構成は実際に実施されたときの数、形状、及びサイズの比率に基づいて描かれたものではなく、その実際に実施されたときの数、形状、及びサイズの比率は選択可能な設計であり、かつその構成レイアウトの形態によってはさらに複雑である可能性がある。
【００１９】
図3A〜図3Iは、本発明に係るプリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法の実施例を断面により模式的に示す。
【００２０】
図3Aに示すように、半導体パッケージ基板3において、その表面には複数の電気接続パ
ッド32が形成されている。該基板の表面には該電気接続パッド32に接続されるための複数の導電回路31が同時に形成されていてもよい。パッケージ基板3に導電回路31と電気接続
パッド32とを形成するため技術は極めて数が多く、かつ業界に周知された工程技術であり、本願の目的とする技術特徴ではないため、ここでは詳しい説明を省略する。
【００２１】
図3Bに示すように、電気接続パッド32が形成されたパッケージ基板3の表面には、印刷
、スピンコーティング（spin coating）及び貼合のいずれかを利用して該有機絶縁保護層33が形成されている。該有機絶縁保護層33はソルダーマスク層であり、例えば緑ペイントであってよい。
【００２２】
図3Cに示すように、有機絶縁保護層33の膜厚を薄くすることによって、電気接続パッド32の表面が露出される。研磨などの技術によって有機絶縁保護層33の一部の除去することができ、有機保護絶縁層33と電気接続パッド32の周縁（側面）とが緊密に接合し、電気接続パッド32の表面が露出され、本発明に係るプリ半田構造を形成するための半導体パッケージ基板が完成する。以下、本発明に係るプリ半田構造を形成するための半導体パッケージ基板を、単に「半導体パッケージ基板」または「パッケージ基板」ということがある。
【００２３】
図3Dに示すように、基板表面に電気接続パッド32と導電回路31が同時に形成されている場合、さらにパッケージ基板3の表面に印刷、スピンコーティング（spin coating）及び
貼合のいずれかによって絶縁膜を形成し、露光、現像等のパターニング工程によって絶縁膜34で導電回路31表面を被覆し、電気接続パッド32の上表面のみがパッケージ基板3の表
面に露出される。前記絶縁膜34としては、有機または無機の耐酸化膜を用いることができる。パッケージ基板3の最外層表面に導電回路31が形成されていない場合、絶縁膜34を形
成して被覆する必要がない（図3D'に示す）。また、導電回路31は絶縁膜34の形成によっ
て被覆（図3D"に示す）することなく、その後の電気メッキによるプリ半田工程において
直接レジスト層によって被覆を行ってもよい。
【００２４】
図3Eに示すように、さらにパッケージ基板3の表面に導電膜35を形成することもできる
。導電膜35は、主に後述のようにプリ半田の電気メッキに必要な電流伝導ルートであって、金属、合金または複数の層が積層された金属層からなり、例えば銅、スズ、ニッケル、クロム、チタン、銅クロム合金またはスズ鉛合金等の組合せのいずれかからなる。物理気相成長法（PVD）、化学気相成長法（CVD）、無電解メッキまたは化学積層等の方式、例えばスパッタリング（sputtering）、蒸着（evaporation）、アーク気相成膜（arc vapor deposition）、イオンビームスパッタリング（ion beam sputtering）、レーザーアブレーション成膜（laser ablation deposition）、またはプラズマ促進の化学気相成長法（CVD）等の方法によって該配線板の表面に形成される。
【００２５】
図3Eに示すように、表面に電気接続パッド32と、絶縁膜34で被覆されている導電回路31とを有するパッケージ基板を導電膜35によって被覆する。また、図3E'は、パッケージ基
板3の表面に導電回路31が形成されていない場合、該基板表面が絶縁膜で被覆されず基板
表面に直接導電膜35が形成されている状態を示す。図3E"は、表面に電気接続パッド32と
導電回路31とを有するパッケージ基板を直接導電膜35によって被覆し、該導電回路31の表面に絶縁膜34が被覆されていない状態を示す。
【００２６】
以下では、基板表面に導電回路31と電気接続パッド32とを有し、該導電回路31表面に絶縁膜34（図3Eに示す）が形成された場合において説明する。なお、基板表面に電気接続パッドのみを有する場合（図3E'に示す）、及び基板表面に導電回路と電気接続パッドを有
し導電回路に絶縁膜が形成されていない場合（図3E"に示す）においては、その工程はほ
ぼ同様であるが、主な差異は基板表面の導電回路に絶縁膜34が形成されていることにある。
【００２７】
図3Fに示すように、パッケージ基板3の表面において導電膜35にレジスト層36をパター
ニング形成することにより、レジスト層36に複数の開孔360が形成され、電気接続パッド32の表面の導電膜35が露出される。レジスト層36は、ドライフィルムまたは液体フォトレ
ジスト等からなるフォトレジスト層（photoresist）であってよく、印刷、スピンコーテ
ィング（spin coating）または貼合のいずれかによってパッケージ基板3の表面に形成さ
れ、露光、現像等によってパターニングされ、またはレーザ技術によって開孔360が形成
される。
【００２８】
図3Gに示すように、パッケージ基板3に電気メッキ（electroplation）を行う。電気メ
ッキを行う際に、導電膜35の有する導電特性によって、電流伝導ルートであるレジスト層の開孔360における電気接続パッド32上に、電気メッキによりプリ半田構造が形成される
。このように電気メッキすることで、従来の孔版印刷（Stencil printing）技術における問題、すなわち電気接続パッドのサイズやピッチが縮小される場合、該孔版の開孔も縮小させなければならず、該孔版の型開けが困難となり、製造コストが増加するとともに、該孔版の開孔のピッチの細微によってプリ半田材料が通過できず、孔版のクリーニングによる工程の煩雑さなどの様々な問題が改善されることとなり、回路と電気接続パッドとの微小なピッチを有するパッケージ基板に適用することが可能となる。プリ半田材料は、鉛、スズ、銀、銅、ビスマス、アンチモン、亜鉛、ニッケル、ジルコニウム、マグネシウム、インジウム、テルル及びガリウム等の元素の混合物からなる合金のいずれかを用いることができる。
【００２９】
図3Hに示すように、電気接続パッド32の露出表面にプリ半田材料の電気メッキを行った後、まずレジスト層36を除去し、さらにレジスト層36によって被覆された導電膜35を除去する。電気接続パッド32上に電気メッキされたプリ半田材料は、導電柱37であってよく、フリップチップ式半導体チップの電極パッドを電気的に接続する。
【００３０】
図3Ｉに示すように、前記電気メッキによって沈積されたプリ半田材料が溶融するに十
分な温度条件下で、リフロー（reflow）工程を行うことで、電気接続パッド32上にプリ半田バンプ38が形成され、本発明に係るプリ半田構造が形成された半導体パッケージ基板が完成する。その後、半導体チップの金属バンプに接合され、ソルダージョイントが形成される。
【００３１】
図4A〜図4Eは、本発明に係るプリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法の他の実施例を示す。該実施例は、孔版印刷方式によって基板表面に露出された電気接続パッドに半田材料が沈積される。
【００３２】
図4Aに示すように、半導体パッケージ基板3において、その表面には複数の電気接続パ
ッド32が形成されている。該基板の表面には該電気接続パッド32に接続されるための複数の導電回路31が同時に形成されてもよい。
【００３３】
図4Bに示すように、電気接続パッド32が形成されたパッケージ基板3の表面に、印刷、
スピンコーティング（spin coating）及び貼合のいずれかを利用して該有機絶縁保護層33
が形成されている。有機絶縁保護層33はソルダーマスク層であり、例えば緑ペイントであってよい。
【００３４】
図4Cに示すように、有機絶縁保護層33の膜厚を薄くすることによって、電気接続パッド32の上表面が露出され、有機保護絶縁層33と電気接続パッド32の周縁（側面）とが緊密に接合するとともに、電気接続パッド32の上表面が完全に露出する。このようにして、本発明に係るプリ半田構造を形成するための半導体パッケージ基板が完成する。
【００３５】
図4Dに示すように、該基板表面に電気接続パッド32と導電回路31が形成されている場合、さらにパッケージ基板3の表面に絶縁膜を形成する。絶縁膜としては、有機または無機
の耐酸化膜を用いることができる。露光、現像等のパターニング工程によって絶縁膜34により導電回路31表面が被覆され、電気接続パッド32の上表面がパッケージ基板3の表面に
露出される。パッケージ基板3の最外層表面に導電回路31が形成されていない場合、絶縁
膜34を形成して被覆する必要がない（図4D'に示す）。該導電回路31には絶縁膜34の形成
によって被覆（図4D"に示す）を行うこともない。本実施例の図面においては、基板表面
に導電回路31と電気接続パッド32が形成され、導電回路31に絶縁膜34が形成されることを説明する。
【００３６】
図4Eに示すように、その後、孔版印刷技術によってパッケージ基板3の表面における電
気接続パッド32に半田材料が沈積され、該沈積された半田材料が溶融するに十分な温度条件下で、リフロー（reflow）工程を行い、リフローによって電気接続パッド32上に半田バンプ38を形成し、本発明に係るプリ半田構造が形成された半導体パッケージ基板が完成する。絶縁膜34の膜厚はわずか2〜5ミクロンであり、電気接続パッド32の周囲に被覆されないのみならず、絶縁膜34の膜厚が薄いため、基板3の表面に孔版印刷によって電気接続パ
ッド32上に半田材料を沈積する実施可能性が影響を受けることはなく、位置合わせの問題が低減する。当然のように、基板の表面に絶縁膜34が形成されていなければ、それらの問題が生じないのは言うまでもなく、広い接触面積を有する電気接続パッド32上にプリ半田バンプ38が形成されるように孔版印刷技術に有効的に提供される。さらに、前記孔版印刷技術によく見られる孔版版材は鋼板である。
【００３７】
以下において図面に沿いながら、本発明に係る応用実施例を説明する。本発明に係る製法によって形成されたプリ半田構造を備えたパッケージ基板3は、該パッケージ基板3における電気接続パッド32に形成された導電柱37を、電極パッドを有する半導体チップに接合することが可能である。図5A〜図5Bに示すように、複数の電極パッド42を有する半導体チップ41において、該半導体チップ41の電極パッド42が、それぞれパッケージ基板3の導電
柱37の位置に対応し、半導体チップ41がパッケージ基板3に電気的に接続されるように設
置される。
【００３８】
本発明によれば、パッケージ基板3の他の応用実施例においては、金属バンプを有する
半導体チップに接合することが可能である。図6Aに示すように、半導体チップ51には複数の電極パッド52が半導体チップ51の作用表面に形成され、電極パッド52は複数の金属バンプ53を有する。半導体チップ51は、金属バンプ53がそれぞれパッケージ基板3のプリ半田
バンプ38の位置に対応することによって、パッケージ基板3に電気的に接続されるように
設置される。そして、図6Bに示すように、プリ半田バンプ38が金属バンプ53にリフローされることによって、半導体チップ51とパッケージ基板3との間にフリップチップソルダー
ジョイント54が形成される。半導体チップ51における金属バンプ53は、金属、合金または複数の金属が積層されたものからなり、例えば半田パンプ、金バンプ、銅バンプまたはソルダーキャップ（Solder Caps）によって被覆された銅柱等である。金属バンプ53は任意
の形状であってよく、例えば釘柱状バンプ、球形バンプ、柱状バンプまたはその他の形状のバンプである。
【００３９】
本発明によれば、パッケージ基板3のさらに他の応用実施例として、フリップチップソ
ルダージョイント及び配線板と基板との間に板対板のソルダージョイントを同時に形成するように応用することが可能である。図7Aに示すように、配線板6において適当な位置に
チップ62が設置される。配線板6としては、有機またはセラミックス配線板を用いること
もできる。配線板6において、チップ62の周辺に複数の電気接続パッド61が形成される。
複数の金属バンプ64、65は、それぞれ配線板6の電気接続パッド61表面、及びチップ62の
電極パッド63表面に形成される。そして、配線板6を、その金属バンプ64、65がパッケー
ジ基板3に形成されたプリ半田バンプ38に向くようにすることによって、パッケージ基板3に接合される。図7Bに示すように、金属バンプ64、65がそれぞれ対応したプリ半田バンプ38にリフローすることによって、チップ62とパッケージ基板3との間にフリップチップリ
フロージョイント66が形成され、配線板6とパッケージ基板3との間に板対板のソルダリングジョイント67が形成される。
【００４０】
本発明に係るさらに他の応用実施例においては、パッケージ基板3はフリップチップ実
装70を形成する半導体パッケージ基板として用いられる。図8に示すように、基板はその
第一、第二表面に、複数の電気接続パッドがそれぞれ形成され、前記の方法によって、該基板の第一表面の電気接続パッドに複数のプリ半田バンプ38が形成され、該基板の第二表面の電気接続パッドに複数の半田ボール39が形成され、半導体チップ71を、フリップチップ方式によってパッケージ基板3に設置する。このフリップチップの設置方式は、チップ71に形成された電極パッド72における金属バンプ73がパッケージ基板3に形成されたプリ半田バンプ38に半田付けされ、アンダーフィル剤74がチップ71とパッケージ基板3との間の
隙間に充填されることで、フリップチップ実装70が形成される。
【００４１】
本発明に係るプリ半田構造を形成するための半導体パッケージ基板及びその製法において、有機絶縁保護層の表面に電気接続パッドの上表面を露出させ、電気接続パッドにプリ半田構造を形成するための広い領域を設けることにより、従来のように、該絶縁保護層の形成によって集積回路と電気接続パッドとの空間の占用、及びその形成された膜厚の影響により、プリ半田材料の使用量が増加したり、パッケージ基板の相対膜厚が増加する問題や、さらに工程コストが増加する問題などの半導体装置の小型化に不利となる問題を回避し、且つ電気接続パッドとプリ半田沈積材料との接触面積を増加させ、プリ半田の結合力強度の向上に寄与することができる。
【００４２】
本発明に用いられる電気接続パッドは、一般の配線板におけるバンプパッド、プリ半田パッドまたはボールパッド等に応用することが可能である。本明細書の図面は一部の電気接続パッドのみを示すが、実際に該電気接続パッド及びプリ半田の数は、実際の工程の需要に応じて適宜決定され、パッケージ基板の表面に設計される。しかも、該工程はパッケージ基板の単一側面または両側面に実施されることが可能である。
【００４３】
上記の実施の形態は本発明を例示する目的で示すものであり、本発明は、これらによって何ら限定されるものではない。本発明に係る実質的な技術内容は、下記の特許請求の範囲に定義される。本発明はこの技術分野に精通したものが特許請求の範囲を脱しない範囲で様々な修飾や変更が可能であり、そうした修飾や変更は本発明の技術範囲に入るものである。
【図面の簡単な説明】
【００４４】
【図１】図1A、1Bは、従来のフリップチップ素子の製造工程を断面により模式的に示す。
【図２】図2は、従来の絶縁保護層とプリ半田バンプを有する配線板の断面を模式的に示す。
【図３−１】図3A〜図3D" は、本発明に係るプリ半田構造を形成するための半導体パッケージ基板の製法、およびプリ半田構造が形成された半導体パッケージ基板の製法を断面により模式的に示す。
【図３−２】図3E〜図3Hは、本発明に係るプリ半田構造が形成された半導体パッケージ基板の製法を断面により模式的に示す。
【図３−３】図3Iは、本発明に係るプリ半田構造が形成された半導体パッケージ基板を断面により模式的に示す。
【図４】図4A〜図4Eは、本発明に係るプリ半田構造を形成するための半導体パッケージ基板の製法、およびプリ半田構造が形成された半導体パッケージ基板の製法における他の実施例を断面により模式的に示す
【図５】図5A〜図5Bは、本発明に係るプリ半田構造が形成された半導体パッケージ基板において半導体チップが接合された構造を断面により模式的に示す。
【図６】図6A〜図6Bは、本発明に係るプリ半田構造が形成された半導体パッケージ基板において金属バンプを有する半導体チップが接合された構造を断面により模式的に示す。
【図７】図7A〜図7Bは、本発明に係るプリ半田構造が形成された半導体パッケージ基板においてフリップチップソルダージョイント及び板対板のソルダージョイントが形成されるように接合された構造を断面により模式的に示す。
【図８】図8は、フリップチップ実装が形成された半導体パッケージの構造を断面により模式的に示す。
【符号の説明】
【００４５】
2、6、16  配線板
3  パッケージ基板
11、53、64、65、73  金属バンプ
12、42、52、63、72  電極パッド
13、41、51、62、71  半導体チップ
14、25、38  プリ半田バンプ
15、21、61  電気接続パッド
17、54、66、67  ソルダージョイント
18、74  アンダーフィル剤
22  絶縁層
23  金属バリア層
24  絶縁保護層
26  隙間
31  導電回路
32  電気接続パッド
33  有機絶縁保護層
34  絶縁膜
35  導電膜
36  レジスト層
37  導電柱
39  半田ボール
70  フリップチップ実装
360  開孔
【図１】
0004660643.tif 000002
【図２】
0004660643.tif 000003
【図３−１】
0004660643.tif 000004
【図３−２】
0004660643.tif 000005
【図３−３】
0004660643.tif 000006
【図４】
0004660643.tif 000007
【図５】
0004660643.tif 000008
【図６】
0004660643.tif 000009
【図７】
0004660643.tif 000010
【図８】
0004660643.tif 000011