(57)【特許請求の範囲】
【請求項１】
電荷検出素子において検出が完了した電荷をリセットするためのリセットゲートとリセットドレインから構成されるリセットトランジスタを有するイメージセンサにおいて、
前記リセットゲートのポテンシャルを制御するためのリセットゲート電極と、
リセットパルスとシフトパルスを入力信号とし、前記リセットゲートのポテンシャルを制御する信号を出力信号とし、前記シフトパルスに応答して前記出力信号の初期値を決定し、前記リセットパルスに応答して前出力信号を前記リセットゲート電極に与える電位シフト回路を有することを特徴とする
イメージセンサ。
【請求項２】
請求項１に記載のイメージセンサにおいて、
前記リセットゲート電極は、
第１のリセットゲートのポテンシャルを制御する第１の信号が与えられる第１のリセットゲート電極と、
第２のリセットゲートのポテンシャルを制御する第２の信号が与えられる第２のリセットゲート電極と
を有し、
前記電位シフト回路は、
前記第１のリセットゲートのポテンシャルと前記第２のリセットゲートのポテンシャルの差が所定の値となるように
前記第１の信号を前記第１のリセットゲート電極に与え、前記第２の信号を前記第２のリセットゲート電極に与えることを特徴とする
イメージセンサ。
【請求項３】
電荷検出素子において検出が完了した電荷をリセットするための、リセットゲートとリセットドレインを備えたリセットトランジスタが備えられたイメージセンサの電位シフト回路において、
リセットパルスを入力するための第１の接点と、
前記リセットゲートのポテンシャルを制御する信号を出力する第２の接点と、
前記第１の接点と前記第２の接点との間に設けられたキャパシタと
を有し、
前記第２の接点は、スイッチを介して電圧源と接続され、
前記第２の接点は、シフトパルスに応答し、前記電圧源に応じた信号が出力され、
前記第１の接点は、前記リセットパルスに応答し、前記第１の接点に応じた信号が出力されることを特徴とする
電位シフト回路。
【請求項４】
請求項３に記載の電位シフト回路であって、
前記リセットゲートは、
第１のリセットゲートのポテンシャルを制御する第１の信号が与えられる第１のリセットゲート電極と
第２のリセットゲートのポテンシャルを制御する第２の信号が与えられる第２のリセットゲート電極と
を備え、
前記第１のリセットゲートのポテンシャルと前記第２のリセットゲートのポテンシャルを独立に制御するように、
前記第１の信号を前記第１のリセットゲート電極に与え、
前記第２の信号を前記第２のリセットゲート電極に与えることを特徴とする
電位シフト回路。
【請求項５】
電荷検出素子において検出が完了した電荷をリセットするための、リセットゲートとリセットドレインを備えたリセットトランジスタが備えられたイメージセンサにおいて、
前記リセットゲートにおける不純物濃度が第１の濃度である第１の拡散領域と、
前記第１の拡散領域よりも不純物濃度が高濃度である第２の拡散領域から構成され、
前記リセットトランジスタが、
前記第１の拡散領域と前記第２の拡散領域のポテンシャルを独立に制御するための第１のリセットゲート電極と第２のリセットゲート電極を有することを特徴とする
イメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤ（Charge Coupled Device）イメージセンサに関し、特にＣＣＤイメージセンサを構成する電荷検出素子に関する。
【背景技術】
【０００２】
デジタルカメラやカメラ付携帯電話の普及に伴って、ＣＣＤイメージセンサが市場に流通するようになってきている。ＣＣＤイメージセンサは、光を信号電荷に変換（光電変換）し、その信号電荷を蓄積する受光素子と、その受光素子に蓄積された信号電荷を転送する電荷結合素子（ＣＣＤ）と、転送された信号電荷を検出し、電気信号（電圧）に変換するＦＤＡ（Floating Diffusion Amplifier：フローティング・ディフュージョン・アンプ）とが備えられている（例えば、特許文献１参照）。
【０００３】
ＦＤＡは、転送されてきた信号電荷の量に基づいて、その電荷量を電圧に変換している。ＦＤＡの後段にはリセットトランジスタが備えられている。リセットトランジスタには、リセットゲートとリセットドレインとが備えられている。リセットトランジスタは、ＦＤＡが電圧に変換した電荷をリセットドレインに提供している。これによって、ＣＣＤイメージセンサでは、ＦＤＡが検出を完了した電荷と、これから検出する電荷とが混在することを防止している。
【０００４】
図１は、上記特許文献１（特開平１−１９６１７５号公報）ＣＣＤイメージセンサ１１の構成を示す断面図である。従来のＣＣＤイメージセンサ１１は、Ｐ基板１２に備えられたＣＣＤレジスタ転送電極部１３と、そのＣＣＤレジスタ転送電極部１３を転送されてきた電荷を、信号電圧に変換するフローティングディフュージョン１５とを備えている。またＣＣＤイメージセンサ１１は、フローティングディフュージョン１５とリセットゲート電極１６とリセットドレイン１７とでリセットトランジスタを構成している。リセットトランジスタは、所定のタイミングでフローティングディフュージョン１５のポテンシャルを基準のポテンシャルにリセットしている。
【０００５】
また、図１を参照すると、ＣＣＤレジスタ転送電極部１３とフローティングディフュージョン１５との間には、アウトプットゲート電極１４が備えられている。アウトプットゲート電極１４は、転送されてきた電荷を所定のタイミングでフローティングディフュージョン１５に提供している。さらに、フローティングディフュージョン１５は、出力アンプ１８に接続されている、フローティングディフュージョン１５は、転送されてきた電荷を信号電圧に変換し、出力アンプ１８に提供している。出力アンプ１８は、その信号電圧を増幅して出力端子Ｖｏｕｔから出力している。
【０００６】
リセットトランジスタを構成するリセットゲート電極１６には、リセットパルスφＲが印加されている。また、ＣＣＤレジスタ転送電極部１３は、第１クロックφ１に応答して動作する第１転送電極と、第２クロックφ２に応答して動作する第２転送電極を備えている。図１に示されているように、第１転送電極の下層には、Ｐ基板１２に形成されたＮ拡散領域とＮ−拡散領域とが備えられている。これによって、第１転送電極の下層のＮ拡散領域は、第１クロックφ１に応答してポテンシャルが深くなるストレージ電極として作用している。また、第１転送電極の下層のＮ−拡散領域は、第１クロックφ１に応答してポテンシャルが浅くなるバリア電極として作用している。
【０００７】
つまり、第１転送電極はストレージ電極とバリア電極との対として構成されている。同様に、第２転送電極は、第２クロックφ２に応答して、その下のポテンシャルが深くなるストレージ電極と、ポテンシャルが浅くなるバリア電極との対として構成されている。また、図１に示されているように、アウトプットゲート電極１４の下層のＰ基板１２には、Ｎ−拡散領域が構成されている。また、アウトプットゲート電極１４にはアウトプットゲート電圧ＶＯＧが印加されている。
【０００８】
以下に、図面を参照して、従来のＣＣＤイメージセンサ１１の動作タイミングに関して説明を行う。図２は、従来のＣＣＤイメージセンサ１１の動作を示すタイミングチャートである。図２の（ａ）に示されている波形は、第１クロックφ１を表している。図２の（ｂ）に示されている波形は、第２クロックφ２を表している。図２の（ｃ）に示されている波形は、リセットパルスφＲを示している。図２の（ｄ）に示されている波形は、出力端子Ｖｏｕｔからの信号電圧を示している。
【０００９】
図２を参照すると、時刻ｔ１１では、第１クロックφ１がＬｏｗレベルであり、第２クロックφ２がＨｉｇｈレベルとなっている。時刻ｔ１２においては、第１クロックφ１がＨｉｇｈレベルとなり、第２クロックφ２がＬｏｗレベルとなっている。このとき、リセットパルスφＲはＬｏｗレベルを維持している。時刻ｔ１３において、リセットパルスφＲがＬｏｗレベルからＨｉｇｈレベルに反転する。また、このとき第１クロックφ１と第２クロックφ２も反転する。リセットパルスφＲは、時刻ｔ１３から時刻ｔ１４を経て時刻ｔ１５までＨｉｇｈレベルを維持する。時刻ｔ１５において、リセットパルスφＲは、ＨｉｇｈレベルからＬｏｗレベルに反転する。さらに時刻ｔ１６において、時刻ｔ１１と同様の状態になる。
【００１０】
以下に、図面を参照して上記の動作タイミングにおける電荷転送について説明を行う。図３は、従来のＣＣＤイメージセンサ１１のポテンシャルの深さの変化を示す図である。図３には、ＣＣＤイメージセンサ１１の各電極に印加される電圧に応答してポテンシャルの深さを変化させ、電荷を転送する様子が示されている。図３を参照すると、従来のＣＣＤイメージセンサ１１において、時刻ｔ１１で、第１転送電極から第２転送電極へのポテンシャルが階段状となる。このときアウトプットゲート電極１４が障壁となるようにアウトプットゲート電圧ＶＯＧが設定されている。そのため、第２転送電極のストレージ電極に信号電荷ｅs１が蓄積される。また、時間ｔ１１において、リセットゲート電極１６には、ＬｏｗレベルであるリセットパルスφＲが印加されている。そのため、リセットゲート電極１６の下層のＮ型拡散領域は、フローティングディフュージョン１５とリセットドレイン１７との間において、両者を隔てるポテンシャル障壁となっている。
【００１１】
時刻ｔ１２において、第１クロックφ１と第２クロックφ２とは反転している。したがって、第１転送電極のストレージ電極には、前段の転送電極（図示されず）から信号電荷ｅｓ２が転送される。このとき、第２転送電極のストレージ電極に転送されていた電荷ｅｓ１は、フローティングディフュージョン１５に転送される。フローティングディフュージョン１５は、転送された電荷に応答してその電荷量を信号電圧に変換して出力アンプ１８に出力する。
【００１２】
時刻ｔ１３において、リセットゲート電極１６にＨｉｇｈレベルのリセットパルスφＲが印加される。これによって、リセットゲート電極１６下のポテンシャルが、フローティングディフュージョン１５下のポテンシャルより深い状態となる。その後、時刻ｔ１４において、リセットゲート電極１６が電位障壁として作用しなくなるため、フローティングディフュージョン１５の電荷が、リセットドレイン１７に排出される。
【００１３】
次に、時刻ｔ１５において、リセットパルスφＲがＬｏｗレベルとなる。このとき、リセットゲート電極１６下のポテンシャルが低下する。図３に示されているように、リセットパルスφＲがＬｏｗレベルになることによって、リセットトランジスタがＯＦＦ状態となる。このとき、時刻ｔ１４において、リセットゲート電極１６下のＮ型拡散領域に存在した電荷が、フローティングディフュージョン１５とリセットドレイン１７の両方向に振り分けられる。
【００１４】
浮遊（フローティング）状態のフローティングディフュージョン１５では、振り分けられた電荷ｅr１（または、電荷ｅr２）が、リセットフィードスルーノイズ（以下リセットノイズと呼ぶ）となる。図３に示されているように、そのリセットノイズによりフローティングディフュージョン１５のポテンシャルは低電位へとシフトしている。上述の図２の（ｄ）を参照すると、時刻ｔ１６における出力端子Ｖｏｕｔの電位は、ＶＲＤレベルからリセットフィードスルーレベルＶＦ１にシフトしている。
【００１５】
従来のＣＣＤイメージセンサ１１では、このＶＲＤレベルとリセットフィードスルーレベルＶＦ１との差であるリセットフィードスルーノイズが、リセットノイズＶＲＦ１として出力されている。このリセットノイズＶＲＦ１は、画素信号の劣化や、増幅回路のダイナミックレンジを狭めるなどのデメリットを生じる場合がある。そのため、リセットノイズを減少させる技術が知られている（例えば、特許文献２参照）。
【００１６】
図４は、上記特許文献２（特開平６−２０５３０９号公報）に記載のＣＣＤイメージセンサ２３の構成を示す断面図である。そのＣＣＤイメージセンサ２３は、フローティングディフュージョン１５とリセットドレイン１７との間にリセットゲート電極２０を備えている。図４を参照すると、リセットゲート電極２０は、第１リセットゲート電極２１と第２リセットゲート電極２２とを含んで構成されている。図４に示されているように、第１リセットゲート電極２１には、リセットパルスφＲが印加されている。また、第２リセットゲート電極２２は、抵抗Ｒ１０１に接続され、その抵抗Ｒ１０１を介してリセットパルスφＲが印加されている。この構成以外は上述のＣＣＤイメージセンサ１１と同様の構成である。
【００１７】
図５は、ＣＣＤイメージセンサ２３の動作を示すタイミングチャートである。図５の（ａ）は、第１クロックφ１の波形を表している。図５の（ｂ）は、第２クロックφ２の波形を表している。図５の（ｃ）は、第１リセットゲート電極２１に印加されるリセットパルスφＲの波形を表している。図５の（ｄ）は、抵抗Ｒ１０１を介して第２リセットゲート電極２２に印加されるリセットパルスφＲ’の波形を表している。図５の（ｅ）は、出力端子Ｖｏｕｔから出力される信号電圧の波形を表している。
【００１８】
図５を参照すると、時刻ｔ２１において、第１クロックφ１がＬｏｗレベルであり、第２クロックφ２がＨｉｇｈレベルとなっている。時刻ｔ２２において、第１クロックφ１がＨｉｇｈレベルとなり、第２クロックφ２がＬｏｗレベルとなっている。このとき、リセットパルスφＲはＬｏｗレベルを維持している。時刻ｔ２３において、リセットパルスφＲがＬｏｗレベルからＨｉｇｈレベルに反転する。また、このとき第１クロックφ１と第２クロックφ２も反転する。リセットパルスφＲは、時刻ｔ２３から時刻ｔ２４を経過し時刻ｔ２５までＨｉｇｈレベルを維持する。
【００１９】
上述したように、第２リセットゲート電極２２とノードＮ０１との間には、抵抗Ｒ１０１が設けられている。そのため、第２リセットゲート電極２２に供給される遅延リセットパルスφＲ’のパルス波形は、抵抗Ｒ１０１とゲート容量によるＲＣ遅延に起因する波形鈍りが生じる。時刻ｔ２４において、遅延リセットパルスφＲ’がＨｉｇｈレベルになる。遅延リセットパルスφＲ’は、時刻ｔ２３から時刻ｔ２４にかけてＬｏｗレベルからＨｉｇｈレベルに遷移している。時刻ｔ２５において、リセットパルスφＲは、ＨｉｇｈレベルからＬｏｗレベルに反転する。さらに時刻ｔ２６において、遅延リセットパルスφＲ’がＬｏｗレベルになる。ここにおいて、各素子は、時刻ｔ２１と同様の状態になる。
【００２０】
図６は、ＣＣＤイメージセンサ２３のポテンシャルを示す図である。図６を参照すると、時刻ｔ２１において、アウトプットゲート電極１４が障壁となって第２転送電極のストレージ電極に信号電荷ｅs１が蓄積されている。このとき、リセットパルスφＲがＬｏｗレベルのため、リセットゲート電極２０は、フローティングディフュージョン１５とリセットドレイン１７の間に存在して両者を隔てるポテンシャル障壁となっている。
【００２１】
時刻ｔ２２において、第１クロックφ１と第２クロックφ２が反転している。そのため第１転送電極のストレージ電極には、前段の転送電極から、信号電荷ｅｓ２が転送される。また、第２転送電極のストレージ電極に蓄積されている電荷eｓ１は、フローティングディフュージョン１５に転送される、フローティングディフュージョン１５は、その電荷の量に応答して信号電圧を出力アンプ１８に出力する。
【００２２】
時刻ｔ２３において、リセットパルスφＲがＨｉｇｈレベルとなる。ここにおいて、第１リセットゲート電極２１にはリセットパルスφＲが直接印加されている。したがって、時刻ｔ２３において、第１リセットゲート電極２１の下のＮ型拡散領域のポテンシャルは、フローティングディフュージョン１５よりも深くなる。次に時刻ｔ２４で、第２リセットゲート電極２２の下のＮ型拡散領域のポテンシャルが、フローティングディフュージョン１５よりも深くなる。したがって、時刻ｔ２４において、フローティングディフュージョン１５とリセットドレイン１７との電位障壁がなくなり、フローティングディフュージョン１５の電荷（電荷ｅｓ１＋電荷ｅｒ１）がリセットドレイン１７にリセットされる。
【００２３】
次に時間ｔ２５でリセットパルスφＲがＬｏｗレベルとなる。第１リセットゲート電極２１の下のＮ型拡散領域のポテンシャルは、リセットパルスφＲに応答して上昇する。第２リセットゲート電極２２に供給される遅延リセットパルスφＲ’は、抵抗Ｒ１０１の作用により遅延される。図６に示されているように、第２リセットゲート電極２２の下のＮ型拡散領域のポテンシャルは、時刻ｔ２６で上昇する。図６に示されているように、このとき（時刻ｔ２５と時刻ｔ２６との間の時間では）リセットゲート電極２０は、一時的にリセットゲートポテンシャルがリセットドレイン１７側に向けて階段状に深くなっている。したがって、第２リセットゲート電極２２側の電荷は、リセットドレイン１７にすべて転送され、第１リセットゲート電極２１側の振り分け電荷ｅｒ２のみが、フローティングディフュージョン１５とリセットドレイン１７とに振り分け転送される。従って、たとえばＣＣＤイメージセンサ１１におけるリセットゲート電極１６のゲート長と、ＣＣＤイメージセンサ２３におけるリセットゲート電極２０のゲート長とが同じ長さの場合には、フローティングディフュージョン１５への振り分けられる電荷ｅｒの量は、リセットゲート電極２０の方が、第２リセットゲート電極２２側の電荷分だけ減少する。
【００２４】
図７は、上記の場合における、出力端子Ｖｏｕｔの電圧を比較する波形図である。波形３１は、ＣＣＤイメージセンサ１１における出力端子Ｖｏｕｔの出力電圧（波形は点線で表示）を示している。また波形３２は、ＣＣＤイメージセンサ２３における出力端子Ｖｏｕｔの出力電圧（波形は実線で表示）を示している。ここで、ＣＣＤイメージセンサ１１のノイズ量を電圧ΔＶＲＦ１とし、ＣＣＤイメージセンサ２３のノイズ量を電圧ΔＶＲＦ２とする。図７を参照すると、ＣＣＤイメージセンサ２３におけるリセットノイズは、ＣＣＤイメージセンサ１１よりも減少している。
【００２５】
また、上述の従来技術以外にも、特許文献３〜５に示されるようなＣＣＤイメージセンサが知られている。特許文献３（特許第２５７８６１５号公報）は、リセットトランジスタのチャネル領域に、３段の濃度勾配を形成して、チャネル領域内の電荷を振り分ける技術を開示している。特許文献４（特開平１１−１５０６８５号公報）は、二つのリセットゲートに印加するリセットパルスの動作タイミングを変える技術を開示している。特許文献５（特開２００５−３１７９９３号公報）は、二つの電極を有するリセットゲートに対し、フローティングディフュージョン側に深くなるような階段状のポテンシャルを構成し、電荷検出感度を変化させる技術を開示している。
【００２６】
【特許文献１】特開平１−１９６１７５号公報
【特許文献２】特開平６−２０５３０９号公報
【特許文献３】特許第２５７８６１５号公報
【特許文献４】特開平１１−１５０６８５号公報
【特許文献５】特開２００５−３１７９９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２７】
上述のように、従来のＣＣＤイメージセンサ１１では、フローティングディフュージョン１５にリセットノイズ電荷ｅr２が振り込まれる。そのため、従来のＣＣＤイメージセンサ１１では、リセットノイズ電荷ｅr２により、フローティングディフュージョン１５の電荷蓄積可能量（ｅｓの蓄積量）が減少してしまうことがある。また、従来のＣＣＤイメージセンサ１１では、リセットノイズ電荷ｅr２により、信号電圧の振幅が大きくなる。そのため、増幅回路ダイナミックレンジの減少や、Ｓ／Ｎの劣化が生じることがある。したがって、従来のＣＣＤイメージセンサ１１では、リセットノイズ電荷ｅr２に起因して、読みとり画像の画質が劣化してしまうという問題が生じる。
【００２８】
さらに、従来のＣＣＤイメージセンサ１１では、リセットトランジスタがオフ状態のときに、出力端子Ｖｏｕｔから出力される信号電圧の波形が、ＶＲＤからＶＦレベルに落ち着く。このとき、従来のＣＣＤイメージセンサ１１では、ゲート上の電荷の振り分け転送遅延に時間がかかる。そのため、電荷転送遅延分だけ信号電圧がＶＦ１レベル（安定したレベル）を維持する期間が短くなる。ＣＣＤの信号出力は、ＶＦ１レベルを基準レベルとして信号レベルを取り込む。そのため、ＶＦ１レベル（安定したレベル）を維持する期間が短くなると、ＣＣＤの動作速度が低下する原因となってしまう。
【００２９】
リセットノイズを低減させるために、図４に示されるようなＣＣＤイメージセンサ２３が知られている。ＣＣＤイメージセンサ２３では、上述のように、リセットゲート電極２０の第２リセットゲート電極２２に接続される配線に抵抗を備えている。したがって、リセットゲート電極２０は、そのＲＣの遅延によるパルスの劣化により、リセット時間そのものが長くなってしまう。また、ＣＣＤイメージセンサ２３では、ＶＦ２レベルに落ち着くまでの期間も、遅延分長くなる。よってリセットノイズレベルの低減はできても、動作速度が低下してしまうという問題がある。
【課題を解決するための手段】
【００３０】
以下に、［発明を実施するための最良の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００３１】
上記課題を解決するために、受光素子から提供される電荷（ｅｓ１）を転送する電荷転送部（１００）と、電荷転送部（１００）から転送される前記電荷（ｅｓ１）を信号電圧に変換する電荷検出素子（３００）と、前記電荷転送部（１００）と前記電荷転送部（１００）との間に設けられ、前記電荷（ｅｓ１）を前記電荷検出素子（３００）に提供する出力ゲート（２００）と、リセットパルス（φＲ）に応答して前記電荷検出素子（３００）に蓄積された電荷（ｅｓ１）をリセットドレイン（５００）に提供するリセットゲート（４００ａ）と、前記リセットパルス（φＲ）を供給するリセットパルス供給ノード（Ｎ１）と前記リセットゲート（４００ａ）との間に設けられたポテンシャルシフト回路（７００）とを具備するＣＣＤイメージセンサを構成する。
【００３２】
ここにおいて、前記リセットゲート（４００ａ）は、第１リセットゲート電極（４０１）と第２リセットゲート電極（４０２）とを有する。その第２リセットゲート電極（４０２）は、第１リセットゲート電極（４０１）と前記リセットドレイン（５００）との間に構成されている。そして、前記ポテンシャルシフト回路（７００）は、前記第２リセットゲート電極（４０２）に対応する第２リセット部拡散領域（４０２ａ）のポテンシャルが、前記第１リセットゲート電極（４０１）に対応する第１リセット部拡散領域（４０１ａ）のポテンシャルと前記リセットドレイン（５００）のポテンシャルとの中間になるようなシフト電圧を前記第２リセットゲート電極（４０２）に供給する。
【００３３】
これによって、リセットゲートを二つの電極で構成し、そのリセットドレイン側の電極には、そのリセットゲートのポテンシャルがリセットドレイン側に階段状に深くなるような電圧を印加する。
【発明の効果】
【００３４】
本発明によると、リセットゲートから電荷検出素子（ＦＤ）側へ振り分けられる電荷量を低減する事により、リセットノイズを低減させている。リセットノイズを低減させることで、読みとり画像の画質を向上させることが可能となる。
【００３５】
また、本発明によると、リセットノイズの収束時間を低減させることで、駆動速度の高速化が可能となる。
【００３６】
また、本発明によると、リセットパルスφＲの振幅を増加させるためのデバイス内部駆動ドライバを備えることなくＣＣＤイメージセンサを構成することが可能となる。
【００３７】
さらに、本発明によると、シフトパルスとレベルシフト回路を備えることなく、リセットゲートから電荷検出素子（ＦＤ）側へ振り分けられる電荷量を低減させることが可能となる。
【発明を実施するための最良の形態】
【００３８】
［第１の実施形態］
以下に、図面を参照して本発明を実施するための形態について説明を行う。図８は、本発明のＣＣＤイメージセンサ１０１における、第１の実施形態の構成を例示する断面図である。本実施形態のＣＣＤイメージセンサ１０１は、基板１０２と、その基板１０２に構成されたＣＣＤレジスタ転送電極部拡散層領域１００と、アウトプットゲート部拡散層領域２００と、フローティングディフュージョン３００と、リセットゲート電極部拡散層領域４００ａと、リセットドレイン部拡散層領域７と、出力アンプ８と、電位シフト回路７００とを含んで構成されている。
【００３９】
ＣＣＤレジスタ転送電極部拡散層領域１００は、受光素子（図示されず）から提供される電荷をフローティングディフュージョン３００に転送している。また、図８に示されているように、ＣＣＤレジスタ転送電極部拡散層領域１００とフローティングディフュージョン３００との間には、アウトプットゲート部拡散層領域２００が備えられている。アウトプットゲート部拡散層領域２００は、ＣＣＤレジスタ転送電極部拡散層領域１００により転送された電荷を所定のタイミングでフローティングディフュージョン３００に提供している。フローティングディフュージョン３００は、アウトプットゲート部拡散層領域２００を介して供給される電荷を、信号電圧に変換している。図８に示されているように、フローティングディフュージョン３００は出力アンプ６００に接続されている。出力アンプ６００は、フローティングディフュージョン３００から出力される電圧を増幅して出力端子Ｖｏｕｔを介して出力している。また、ＣＣＤイメージセンサ１０１は、フローティングディフュージョン３００をソースとし、リセットゲート電極部拡散層領域４００ａの上層の電極をゲート電極とし、リセットドレイン部拡散層領域５００をドレインとするリセットトランジスタを構成している。リセットトランジスタは、所定のタイミングでフローティングディフュージョン３００の電位をリセットドレイン部拡散層領域５００の電位にリセットしている。
【００４０】
図８を参照すると、ＣＣＤレジスタ転送電極部拡散層領域１００は、第１クロックφ１に応答して動作するＣＣＤ第１電極１１０と、第２クロックφ２に応答して動作するＣＣＤ第２電極１２０とを含んで構成されている。ＣＣＤ第１電極１１０は、ＣＣＤ第１バリア電極１１１とＣＣＤ第１ストレージ電極１１２とを備えている。図８に示されているように、ＣＣＤ第１バリア電極１１１の下層には、Ｎ−型拡散領域により形成されるＣＣＤ第１バリア電極部拡散層領域１１１ａが構成されている。また、ＣＣＤ第１ストレージ電極１１２の下層には、Ｎ型拡散領域により形成されるＣＣＤ第１ストレージ電極部拡散層領域１１２ａが構成されている。これによって、第１クロックφ１に対応して変動する、ＣＣＤ第１バリア電極部拡散層領域１１１ａとＣＣＤ第１ストレージ電極部拡散層領域１１２ａのポテンシャルを比較すると、ＣＣＤ第１ストレージ電極部拡散層領域１１２ａの方がより深いポテンシャルとなる。
【００４１】
同様に、ＣＣＤ第２電極１２０はＣＣＤ第２バリア電極１２１とＣＣＤ第２ストレージ電極１２２とを備えている。ＣＣＤ第２バリア電極１２１の下層には、Ｎ−型拡散領域により形成されるＣＣＤ第２バリア電極部拡散層領域１２１ａが構成され、ＣＣＤ第２ストレージ電極１２２の下層には、Ｎ型拡散領域により形成されるＣＣＤ第２ストレージ電極部拡散層領域１２２ａが構成されている。したがって、第２クロックφ１に対応して変動する、ＣＣＤ第２バリア電極部拡散層領域１２１ａとＣＣＤ第２ストレージ電極部拡散層領域１２２ａのポテンシャルを比較すると、ＣＣＤ第２ストレージ電極部拡散層領域１２２ａの方がより深いポテンシャルとなる。
【００４２】
また、図８を参照すると、アウトプットゲート部拡散層領域２００のポテンシャルを制御するためのアウトプットゲート電極２００ａには、アウトプットゲート電圧ＶＯＧが印加されている。さらに、リセットゲート電極は、第１リセットゲート電極４０１と第２リセットゲート電極４０２とを含んで構成されている。図８に示されているように、第１リセットゲート電極４０１は第１ノードＮ１に接続されている。そして、第２リセットゲート電極４０２は、電位シフト回路７００を介して第１ノードＮ１に接続されている。
【００４３】
電位シフト回路７００は、第２リセットゲート電極４０２の下層の拡散領域（以下、第２リセット部拡散層領域４０２ａと呼ぶ）のポテンシャルを、第１リセットゲート電極４０１の下層の拡散領域（以下、第１リセット部拡散層領域４０１ａと呼ぶ）のポテンシャルよりも深くするような電位を第２リセットゲート電極４０２に供給している。ここにおいて、図８を参照すると、電位シフト回路７００には、第１ノードＮ１を介してリセットパルスφＲが供給されている。図８に示されているように、電位シフト回路７００は、キャパシタ７０１と、スイッチ７０２と、シフト電源７０３とで構成されている。なお、以下の実施形態において、スイッチ７０２がＮチャネルＭＯＳトランジスタである場合を例示して、本願発明に関する説明を行っていく。これは、本発明における電位シフト回路７００のスイッチ７０２が、ＮチャネルＭＯＳトランジスタに限定されることを意味するものではない。
【００４４】
図８を参照すると、キャパシタ７０１は、第１ノードＮ１と第２リセットゲート電極４０２との間に備えられている。また、キャパシタ７０１は、一端が第１ノードＮ１に接続され、他端が第２ノードＮ２を介して第２リセットゲート電極４０２に接続されている。スイッチ７０２は、ドレインが第２ノードＮ２に接続され、ソースがシフト電源７０３に接続されている。また、スイッチ７０２のゲートには、シフトパルスφＳが供給されている。シフト電源７０３は、接地端と電源端とを備えている。シフト電源７０３の接地端は接地線に接続され、電源端はスイッチ７０２のソースに接続されている。
【００４５】
本実施形態において、キャパシタ７０１は、リセットパルスφＲの直流成分を除去している。また、スイッチ７０２は、シフトパルスφＳに応答してオンすることによって、キャパシタ７０１をシフト電源７０３と等しい電位に充電している。そして、シフト電源７０３は、電位Ｖ１を提供している。ここにおいて、電位Ｖ１は、第２リセット部拡散層領域４０２ａのポテンシャルを、第１リセット部拡散層領域４０１ａのポテンシャルよりも深くするような電位である。換言すると、電位シフト回路７００は、第１リセットゲート電極４０１に対して、一定の正電位を第２リセットゲート電極１４に供給している。さらに、第１リセットゲート電極４０１と第２リセットゲート電極４０２には、第１ノードＮ１を介してリセットパルスφＲが印加されている。したがって、図８に示されているように、第１リセットゲート電極４０１には、リセットパルスφＲのレベルが供給され、第２リセットゲート電極４０２には、リセットパルスφＲのレベルに対し、電圧Ｖ１だけシフトされた電位が供給される。
【００４６】
以下に、図面を参照して本実施形態のＣＣＤイメージセンサ１０１の動作に関して説明を行う。図９は、本実施形態のＣＣＤイメージセンサ１０１の動作を例示するタイミングチャートである。図９の（ａ）は、シフトパルスφＳの動作波形を示している。図９の（ｂ）は、第１クロックφ１の動作波形を示している。図９の（ｃ）は、第２クロックφ２の動作波形を示している。図９の（ｄ）は、リセットパルスφＲの動作波形を示している。図９の（ｅ）は、出力端子Ｖｏｕｔから出力される出力電圧の波形を示している。
【００４７】
図９を参照すると、シフトパルスφＳは、第１クロックφ１と第２クロックφ２が停止している期間に活性化されている。シフトパルスφＳが活性化することによって、スイッチ７０２がＯＮ状態になり、キャパシタ７０１が充電される。第２リセットゲート電極４０２は、第１リセットゲート電極４０１に比較して、キャパシタ７０１に蓄えられる電荷に対応した電位（電圧Ｖ１）だけポテンシャルが深くなる。これによりリセットゲート部拡散層領域４００ａのポテンシャルは、リセットドレイン部拡散層領域５００側に階段状に深くなる。
【００４８】
図９を参照すると、時間ｔ０１において、第１クロックφ１がＬｏｗレベルを供給し、第２クロックφ２がＨｉｇｈレベルを供給する。またこのとき、リセットパルスφＲがＬｏｗレベルを供給している。時刻ｔ０２において、第１クロックφ１が反転することによってＨｉｇｈレベルを供給し、同様に、第２クロックφ２が反転してＬｏｗレベルを供給する。また、このとき、リセットパルスφＲはＬｏｗレベルを維持する。
【００４９】
時刻ｔ０３において、リセットパルスφＲがＨｉｇｈレベルとなる。また、このタイミングで第１クロックφ１と第２クロックφ２とが反転する。したがって、第１クロックφ１がＬｏｗレベルを供給し、第２クロックφ２がＨｉｇｈレベルを供給する。時刻ｔ０４において、リセットパルスφＲが、ＨｉｇｈレベルからＬｏｗレベルに遷移する。このとき、第１クロックφ１と第２クロックφ２とは、時刻ｔ０４でのレベルを維持する。
【００５０】
以下に、図面を参照して、上記のタイミングで各クロックが供給されたときのＣＣＤイメージセンサ１０１の動作について説明を行う。図１０は、ＣＣＤイメージセンサ１０１による電荷転送におけるポテンシャルを示す図である。図１０を参照すると、時刻ｔ０１において、アウトプットゲート部拡散層領域２００が障壁となっているため、ＣＣＤ第２ストレージ電極部拡散層領域１２２ａに第１信号電荷ｅｓ１が蓄積されている。また、時刻ｔ０１において、リセットパルスφＲはＬｏｗレベルである。そのため、リセットゲート電極部拡散層領域４００ａは、フローティングディフュージョン３００とリセットドレイン部拡散層領域５００部拡散層領域との間に存在して、両者を隔てるポテンシャル障壁として作用している。図１０に示されているように、このときフローティングディフュージョン３００には第１エラー電荷ｅｒ１が蓄積されている。
【００５１】
時刻ｔ０２において、第１クロックφ１と第２クロックφ２とが反転する。そのため、ＣＣＤ第１ストレージ電極部拡散層領域１１２ａには、それの前段の転送電極からの第２信号電荷ｅｓ２が転送されてくる。また、時刻ｔ０２において、ＣＣＤ第２ストレージ電極部拡散層領域１２２ａの第１信号電荷ｅｓ１は、フローティングディフュージョン３００に転送される。フローティングディフュージョン３００は、その第１信号電荷ｅｓ１とすでに蓄積されていた第１エラー電荷ｅｒ１とを結合した電荷を信号電圧に変換して出力アンプ６００に出力する。
【００５２】
時刻ｔ０３において、リセットパルスφＲがＨｉｇｈレベルとなる。図１０に示されているように、ＨｉｇｈレベルのリセットパルスφＲに応答して、リセットゲート電極部拡散層領域４００ａのポテンシャルは、電圧ＶＲＤが印加されているリセットドレイン部拡散層領域５００のポテンシャルよりも深い状態となる。したがって、フローティングディフュージョン３００とリセットドレイン部拡散層領域５００との電位障壁がなくなるため、フローティングディフュージョン３００の電荷がリセットドレイン部拡散層領域５００にリセットされる。
【００５３】
時刻ｔ０４において、リセットパルスφＲがＬｏｗレベルとなる。リセットゲート電極部拡散層領域４００ａはＬｏｗレベルのリセットパルスφＲに応答してＯＦＦ状態になる。図１０に示されているように、第１リセット部拡散層領域４０１ａのポテンシャルと第２リセット部拡散層領域４０２ａのポテンシャルとでは、第２リセット部拡散層領域４０２ａのポテンシャルのほうがリセットドレイン部拡散層領域５００側に深くなっている。そのため、第２リセット部拡散層領域４０２ａの電荷は、すべてリセットドレイン部拡散層領域５００側に転送される。したがって、本実施形態のＣＣＤイメージセンサ１０１では、第１リセット部拡散層領域４０１ａの電荷のみが、リセットドレイン部拡散層領域５００とフローティングディフュージョン３００の両方に振り分け転送される。したがって、フローティングディフュージョン３００は、第１リセット部拡散層領域４０１ａから振り分けられる第２エラー電荷ｅｒ２を蓄積することになる。
【００５４】
以下に、図面を参照して、本実施形態のＣＣＤイメージセンサ１０１における出力電圧に関して説明を行う。図１１は、本実施形態のＣＣＤイメージセンサ１０１における出力端子Ｖｏｕｔからの出力電圧を示す波形図である。図１１の波形８００は、本実施形態のＣＣＤイメージセンサ１０１における出力端子Ｖｏｕｔからの出力電圧を示している。また、比較のために、図１１の波形３１には、従来のＣＣＤイメージセンサ１１における出力端子Ｖｏｕｔからの出力電圧を示している。なお、図１１に示されている波形図の各々は、第１リセットゲート電極４０１のゲート長と第２リセットゲート電極４０２のゲート長とを合わせた長さと、従来のＣＣＤイメージセンサ１１のリセットゲート長とが、同じ長さである場合を例示している。
【００５５】
上述のように、本実施形態のＣＣＤイメージセンサ１０１では、リセットゲート電極部拡散層領域４００ａからフローティングディフュージョン３００への振り分け電荷ｅｒが、第２リセット部拡散層領域４０２ａの電荷分だけ減少している。図１１を参照すると、この場合におけるリセットノイズである電圧ΔＶＲＦが、従来のノイズ量である電圧ΔＶＲＦ１よりも小さくなっていることが示されている。これによって、本実施形態のＣＣＤイメージセンサ１０１は、リセットノイズを低減させることで、読みとり画像の画質を向上させることが可能となる。
【００５６】
また、本実施形態のＣＣＤイメージセンサ１０１は、従来のＣＣＤイメージセンサ１１または（ＣＣＤイメージセンサ２３）のリセットゲート長よりも短い長さの第１リセットゲート電極４０１を備えて構成されている。リセットゲート電極部拡散層領域４００ａからフローティングディフュージョン３００に第２エラー電荷ｅｒ２が転送される時間は、リセットゲート電極部拡散層領域４００ａの第１リセットゲート電極４０１のゲート長に対応して変化する。図１１の時間Δｔ１は、従来のＣＣＤイメージセンサ１１において、振り分け電荷ｅｒが転送される時間を示している、また、図１１の時間Δｔ２は、本実施形態の振り分け電荷ｅｒ（第１エラー電荷ｅｒ１、または、第２エラー電荷ｅｒ２）が転送される時間を示している。図１１を参照すると、従来の時間Δｔ１に比較して、本実施形態の時間Δｔ２のほうが短いことが示されている。したがって、本実施形態の第１リセットゲート電極４０１を従来のＣＣＤイメージセンサ１１（またはＣＣＤイメージセンサ２３）のリセットゲート長より短く作ることにより、リセットノイズレベルとそのノイズ遅延時間を低減することができる。
【００５７】
また、上述のように、本実施形態のＣＣＤイメージセンサ１０１は、第２リセットゲート電極４０２に抵抗を直列接続することなくポテンシャルの制御を行っている。そのため、従来のＣＣＤイメージセンサ２３のような、ＲＣの遅延によるリセット速度の遅延や、電荷転送の遅延を発生させることなく信号電圧を出力することができる。
【００５８】
［第２の実施形態］
以下に、図面を参照して、本発明の第２の実施形態について説明を行う。以下に述べる第２の実施形態において、第１の実施形態の同じ符号が付されている要素は、第１の実施形態の要素と同様の構成・動作である。したがって、以下の説明では、重複する要素に関しては、それらの説明を省略する。図１２は、第２の実施形態のＣＣＤイメージセンサ１０１の構成を例示する断面図である。第２の実施形態のＣＣＤイメージセンサ１０１は、リセットパルスφＲを供給するリセットパルス供給端子と第１リセットゲート電極４０１との間に第１電位シフト回路７１０を備えている。また、そのＣＣＤイメージセンサ１０１は、リセットパルス供給端子と第２リセットゲート電極４０２との間に第２電位シフト回路７２０を備えている。第１電位シフト回路７１０と第２電位シフト回路７２０とは、第１の実施形態の電位シフト回路７００と同様の構成である。
【００５９】
図１２を参照すると、第１電位シフト回路７１０は、第３ノードＮ３と第１リセットゲート電極４０１との間に設けられている。また、第２電位シフト回路７２０は、その第３ノードＮ３と第２リセットゲート電極４０２との間に設けられている。図１２に示されているように、第１電位シフト回路７１０は、第１キャパシタ７１１と、第１スイッチ７１２と、第１シフト電源７１３とを含んで構成されている。なお、以下の実施形態において、第１スイッチ７１２がＮチャネルＭＯＳトランジスタである場合を例示して、第２の実施形態に関する説明を行っていく。これは、本発明における第１スイッチ７１２が、ＮチャネルＭＯＳトランジスタに限定されることを意味するものではない。図１２を参照すると、第１キャパシタ７１１は、一端が第３ノードＮ３に接続され、他端が第４ノードを介して第１リセットゲート電極４０１に接続されている。第１スイッチ７１２は、ドレインが第４ノードに接続され、ソースが第１シフト電源７１３に接続されている。また、第１シフト電源７１３のゲートには、第６ノードＮ６を介してシフトパルスφＳが供給されている。さらに、第１シフト電源７１３は、接地端と電源端とを備えている。第１シフト電源７１３の接地端は接地線に接続され、電源端は第１スイッチ７１２のソースに接続されている。
【００６０】
同様に、第２電位シフト回路７２０は、第２キャパシタ７２１と、第２スイッチ７２２と、第２シフト電源７２３とを含んで構成されている。なお、その第２スイッチ７２２も、ＮチャネルＭＯＳトランジスタである場合を例示するが、これは、第２スイッチ７２２がＮチャネルＭＯＳトランジスタに限定されることを意味するものではない。図１２を参照すると、第２キャパシタ７２１は、一端が第３ノードＮ３に接続され、他端が第５ノードＮ５を介して第２リセットゲート電極４０２に接続されている。第２スイッチ７２２は、ドレインが第５ノードＮ５に接続され、ソースが第２シフト電源７２３に接続されている。また、第２スイッチ７２２のゲートには、第６ノードＮ６を介してシフトパルスφＳが供給されている。さらに、第２シフト電源７２３は、接地端と電源端とを備えている。第２シフト電源７２３の接地端は接地線に接続され、電源端は第２スイッチ７２２のソースに接続されている。第２の実施形態において、第１シフト電源７１３が提供する電圧を第１電圧Ｖ３３とし、第２シフト電源７２３が提供する電圧を第２電圧Ｖ３６とすると、
第１電圧Ｖ３３＜第２電圧Ｖ３６
である。ここにおいて、第１電圧Ｖ３３と第２電圧Ｖ３６とは、ＣＣＤイメージセンサ１０１の電源から分圧回路等で作られていることが好ましい。
【００６１】
以下に、第２の実施形態における電荷転送の動作について説明を行う。図１３は、第２の実施形態におけるポテンシャルの変化を示す図である。ここにおいて、第２の実施形態のＣＣＤイメージセンサ１０１には、第１の実施形態と同様のタイミングでシフトパルスφＳ、第１クロックφ１、第２クロックφ２およびリセットパルスφＲが供給されるものとする。また、図１３におけるポテンシャルは下方向が＋であるとする。図１３を参照すると、第２の実施形態において、時刻ｔ０１における第１リセット部拡散層領域４０１ａと第２リセット部拡散層領域４０２ａのポテンシャルは、第１リセット部拡散層領域４０１ａよりも第２リセット部拡散層領域４０２ａの方が、第１リセットゲート電極４０１と第２リセットゲート電極４０２の電位差ΔＶによって生じるポテンシャル差の分だけ深くなっている。
【００６２】
本実施形態のＣＣＤイメージセンサ１０１は、シフトパルスφＳが、第１クロックφ１と第２クロックφ２が停止している期間に活性化することによって、第１スイッチ７１２と第２スイッチ７２２とがＯＮ状態になる。第１スイッチ７１２と第２スイッチ７２２がＯＮ状態になることによって、第１キャパシタ７１１と第２キャパシタ７２１とが充電される。上述のように、
第１電圧Ｖ３３＜第２電圧Ｖ３６
である。そのため、第２リセットゲート電極４０２は、第１リセットゲート電極４０１に比較して、
ΔＶ＝｜第１電圧Ｖ３３−第２電圧Ｖ３６｜
に対応した電圧ΔＶだけポテンシャルが深くなる。これによりリセットゲート電極部拡散層領域４００ａのポテンシャルは、リセットドレイン部拡散層領域５００側に階段状に深くなる。
【００６３】
時刻ｔ０１において、アウトプットゲート部拡散層領域２００が障壁となっているため、ＣＣＤ第２ストレージ電極部拡散層領域１２２ａに第１信号電荷ｅｓ１が蓄積されている。また、時刻ｔ０１において、リセットパルスφＲはＬｏｗレベルである。そのため、リセットゲート電極部拡散層領域４００ａは、フローティングディフュージョン３００とリセットドレイン部拡散層領域５００との間に存在して、両者を隔てるポテンシャル障壁として作用している。また、このときフローティングディフュージョン３００には第１エラー電荷ｅｒ１が蓄積されている。
【００６４】
時刻ｔ０２において、第１クロックφ１と第２クロックφ２とが反転する。そのため、ＣＣＤ第１ストレージ電極部拡散層領域１１２ａには、それの前段の転送電極からの第２信号電荷ｅｓ２が転送されてくる。また、時刻ｔ０２において、ＣＣＤ第２ストレージ電極部拡散層領域１２２ａの第１信号電荷ｅｓ１は、フローティングディフュージョン３００に転送される。フローティングディフュージョン３００は、その第１信号電荷ｅｓ１とすでに蓄積されていた第１エラー電荷ｅｒ１とを結合した電荷を、信号電圧に変換して出力アンプ６００に出力する。
【００６５】
時刻ｔ０３において、リセットパルスφＲがＨｉｇｈレベルとなる。従って、第１の実施形態と同様に、ＨｉｇｈレベルのリセットパルスφＲに応答して、リセットゲート電極部拡散層領域４００ａのポテンシャルは、電圧ＶＲＤが印加されているリセットドレイン部拡散層領域５００のポテンシャルよりも深い状態となる。したがって、フローティングディフュージョン３００とリセットドレイン部拡散層領域５００との電位障壁がなくなるため、フローティングディフュージョン３００の電荷がリセットドレイン部拡散層領域５００にリセットされる。
【００６６】
その後、時刻ｔ０４において、リセットパルスφＲがＬｏｗレベルとなる。リセットゲート電極部拡散層領域４００ａはＬｏｗレベルのリセットパルスφＲに応答してＯＦＦ状態になる。上述のように、第２の実施形態においても、第１リセット部拡散層領域４０１ａのポテンシャルと第２リセット部拡散層領域４０２ａのポテンシャルとでは、第２リセット部拡散層領域４０２ａのポテンシャルのほうがリセットドレイン部拡散層領域５００側に深くなっている。そのため、第２リセット部拡散層領域４０２ａの電荷は、すべてリセットドレイン部拡散層領域５００側に転送される。第２の実施形態のＣＣＤイメージセンサ１０１は、第１の実施形態のＣＣＤイメージセンサ１０１と同様に、第１リセット部拡散層領域４０１ａの電荷のみが、リセットドレイン部拡散層領域５００とフローティングディフュージョン３００の両方に振り分け転送される。したがって、フローティングディフュージョン３００は、第１リセット部拡散層領域４０１ａから振り分けられる第２エラー電荷ｅｒ２を蓄積することになる。
【００６７】
ＣＣＤイメージセンサにおいて、リセットドレイン部拡散層領域５００に印加されるリセットドレイン電圧ＶＲＤが１０Ｖ程度のデバイスが多く普及している。この場合に、リセットパルスφＲのＨｉｇｈレベルが５Ｖ程度では、適切なリセット動作を行うことができない場合がある。リセット動作を適切に実行するため、ＣＣＤイメージセンサでは、内部のドライバ等により、リセットパルスφＲの振幅レベルを１０Ｖ以上としている。第２の実施形態のＣＣＤイメージセンサ１０１は、上述のように、第１シフト電源７１３を有する第１電位シフト回路７１０と第２シフト電源７２３を有する第２電位シフト回路７２０とを備えている。第１電位シフト回路７１０は、第１シフト電源７１３と同じ電位を第１リセットゲート電極４０１に供給している。同様に、第２電位シフト回路７２０は、第２シフト電源７２３と同じ電位を第２リセットゲート電極４０２に供給している。そのため、第１リセットゲート電極４０１と第２リセットゲート電極４０２は、第１電位シフト回路７１０と第２電位シフト回路７２０とを備えていないときの電位に比較して、高い電位にシフトされている。このとき、例えば電圧Ｖ３３と電圧Ｖ３６とが５Ｖ程度であるならば、リセットパルスφＲの振幅電圧が５Ｖ程度であったとしても、第１リセット部拡散層領域４０１ａおよび第２リセット部拡散層領域４０２ａのポテンシャルを１０Ｖ以上にすることが可能となる。したがって、第２の実施形態のＣＣＤイメージセンサ１０１は、デバイス内部のドライバ等を構成することなくリセットノイズを低減させることが可能となる。なお、第１の実施形態のＣＣＤイメージセンサ１０１におけるリセットパルスφＲは、上記のようにデバイス内部のドライバによって、振幅レベルをリセットドレイン電圧ＶＲＤ以上にすることが好ましい。
【００６８】
［第３の実施形態］
以下に、図面を参照して、本発明の第３の実施形態について説明を行う。なお、第３の実施形態では、第２の実施形態と同様に、図面に同じ符号を使用している要素に関しては、重複する説明を省略するものとする。図１４は、第３の実施形態におけるＣＣＤイメージセンサ１０１の構成を例示する断面図である。図１４を参照すると、第３の実施形態のＣＣＤイメージセンサ１０１のリセットゲート電極部拡散層領域４００ａは、第１リセット部拡散層領域４０３ａと第２リセット部拡散層領域４０４ａとを含んで構成されている。図１４に示されているように、第１リセット部拡散層領域４０３ａは、Ｎ型拡散領域であり、第２リセット部拡散層領域４０４ａはＮ＋型拡散領域である。
【００６９】
第３の実施形態では、リセットゲート電極部拡散層領域４００ａのチャネル領域を形成する拡散工程において、第１リセット部拡散層領域４０３ａの形成後の時点で第２リセット部拡散層領域４０４ａに不純物注入を行っている。不純物注入は第１リセットゲート電極４０１に対し自己整合で第２リセットゲート電極４０２下からリセットドレイン部拡散層領域５００にかけて注入される。そのため、第２リセットゲート電極４０２下にはＮ＋拡散領域が形成される。なお、リセットドレイン部拡散層領域５００は、リセットドレイン領域であり、不純物濃度の高いＮ＋＋拡散領域である。そのため、第２リセット部拡散層領域４０４ａへの不純物注入では影響を受けることはない。また、図１４に示されているように、第３の実施形態において、第１リセットゲート電極４０１と第２リセットゲート電極４０２は、第７ノードＮ７を介してリセットパルスφＲを供給する端子と直結している。
【００７０】
以下に、第３の実施形態におけるＣＣＤイメージセンサ１０１の動作に関して説明を行う。図１５は、第３の実施形態のＣＣＤイメージセンサ１０１における、基板ポテンシャルを示す図である。なお図１５における電位ポテンシャルは、下方向が＋であり、駆動タイミングは、上述の図９と同様である。図１５を参照すると、時刻ｔ０１において、第１リセットゲート電極４０１と第２リセットゲート電極４０２には、同じ電位が供給される。このとき、第２リセット部拡散領域６２の不純物濃度が第１リセット部拡散領域６１の不純物濃度よりも高濃度である。したがって、第１または第２の実施形態と同様に、リセットゲート電極部拡散領域６のポテンシャルはリセットドレイン部拡散領域７側に階段状に深くなる。
【００７１】
したがって、第３の実施形態のＣＣＤイメージセンサ１０１は、電位シフト回路７００（または第１電位シフト回路７１０と第２電位シフト回路７２０）とを構成することなく、リセットゲートから電荷検出素子（ＦＤ）側へ振り分けられる電荷量を低減する事により、リセットノイズを低減させることが可能である。なお、上述してきた複数の実施形態は、その構成・動作に矛盾が生じない範囲において、組み合わせて実施することが可能である。
【図面の簡単な説明】
【００７２】
【図１】図１は、従来のＣＣＤイメージセンサ１１の構成を示す断面図である。
【図２】図２は、従来のＣＣＤイメージセンサ１１の動作を示すタイミングチャートである。
【図３】図３は、従来のＣＣＤイメージセンサ１１のポテンシャルの深さの変化を示す図である。
【図４】図４は、従来のＣＣＤイメージセンサ２３の構成を示す断面図である。
【図５】図５は、ＣＣＤイメージセンサ２３の動作を示すタイミングチャートである。
【図６】図６は、ＣＣＤイメージセンサ２３のポテンシャルを示す図である。
【図７】図７は、従来のＣＣＤイメージセンサの出力端子Ｖｏｕｔの電圧を示す波形図である。
【図８】図８は、本発明のＣＣＤイメージセンサ１０１における、第１の実施形態の構成を例示する断面図である。
【図９】図９は、第１の実施形態のＣＣＤイメージセンサ１０１の動作を例示するタイミングチャートである。
【図１０】図１０は、第１の実施形態のＣＣＤイメージセンサ１０１による電荷転送におけるポテンシャルを示す図である。
【図１１】図１１は、第１の実施形態のＣＣＤイメージセンサ１０１における出力端子Ｖｏｕｔからの出力電圧を示す波形図である。
【図１２】図１２は、第２の実施形態のＣＣＤイメージセンサ１０１の構成を例示する断面図である。
【図１３】図１３は、第２の実施形態におけるポテンシャルの変化を示す図である。
【図１４】図１４は、第３の実施形態におけるＣＣＤイメージセンサ１０１の構成を例示する断面図である。
【図１５】図１５は、第３の実施形態のＣＣＤイメージセンサ１０１における、基板ポテンシャルを示す図である。
【符号の説明】
【００７３】
１１…ＣＣＤイメージセンサ
１２…Ｐ基板
１３…ＣＣＤレジスタ転送電極部
１４…アウトプットゲート電極
１５…フローティングディフュージョン
１６…リセットゲート電極
１７…リセットドレイン
１８…出力アンプ
２０…リセットゲート電極
２１…第１リセットゲート電極
２２…第２リセットゲート電極
２３…ＣＣＤイメージセンサＲ１０１…抵抗
Ｎ０１…ノード
φＲ’…遅延リセットパルス
３１…波形
３２…波形
１０１…ＣＣＤイメージセンサ
１０２…基板
１００…ＣＣＤレジスタ転送電極部拡散層領域
２００…アウトプットゲート部拡散層領域
２００ａ…アウトプットゲート電極
３００…フローティングディフュージョン
４００ａ…リセットゲート部拡散層領域
４０１ａ…第１リセット部拡散層領域
４０２ａ…第２リセット部拡散層領域
４０３ａ…第１リセット部拡散層領域
４０４ａ…第２リセット部拡散層領域
５００…リセットドレイン部拡散層領域
６００…出力アンプ
７００…電位シフト回路
７１０…第１電位シフト回路
７２０…第２電位シフト回路
１１０…ＣＣＤ第１電極
１１１…ＣＣＤ第１バリア電極
１１１ａ…ＣＣＤ第１バリア電極部拡散層領域
１１２…ＣＣＤ第１ストレージ電極
１１２ａ…ＣＣＤ第１ストレージ電極部拡散層領域
１２０…ＣＣＤ第２電極
１２１…ＣＣＤ第２バリア電極
１２１ａ…ＣＣＤ第２バリア電極部拡散層領域
１２２…ＣＣＤ第２ストレージ電極
１２２ａ…ＣＣＤ第２ストレージ電極部拡散層領域
４０１…第１リセットゲート電極
４０２…第２リセットゲート電極
７０１…キャパシタ
７０１…スイッチ
７０３…シフト電源
８００…波形
７１１…第１キャパシタ
７１２…第１スイッチ
７１３…第１シフト電源
７２１…第２キャパシタ
７２２…第２スイッチ
７２３…第２シフト電源
Ｎ１…第１ノード
Ｎ２…第２ノード
Ｎ３…第３ノード
Ｎ４…第４ノード
Ｎ５…第５ノード
Ｎ６…第６ノード
Ｎ７…第７ノード
φ１…第１クロック
φ２…第２クロック
φＲ…リセットパルス
φＳ…シフトパルス
Ｖｏｕｔ…出力端子
【図１】
0004807783.tif 000002
【図２】
0004807783.tif 000003
【図３】
0004807783.tif 000004
【図４】
0004807783.tif 000005
【図５】
0004807783.tif 000006
【図６】
0004807783.tif 000007
【図７】
0004807783.tif 000008
【図８】
0004807783.tif 000009
【図９】
0004807783.tif 000010
【図１０】
0004807783.tif 000011
【図１１】
0004807783.tif 000012
【図１２】
0004807783.tif 000013
【図１３】
0004807783.tif 000014
【図１４】
0004807783.tif 000015
【図１５】
0004807783.tif 000016