(57)【特許請求の範囲】
【請求項１】
第１のバイアス電流から入力信号に比例した電流を減算した第１の電流と、第２のバイアス電流に前記入力信号に比例した電流を加算した第２の電流とを生成する信号入力回路と、
前記第１及び第２のバイアス電流を生成し、前記信号入力回路に供給するバイアス電流生成回路と、
前記信号入力回路から出力される前記第１の電流により電荷蓄積部材の電荷量を変化させて当該電荷蓄積部材の電圧を第１の電圧範囲で変化させる第１の動作と前記信号入力回路から出力される前記第２の電流により電荷蓄積部材の電荷量を変化させて当該電荷蓄積部材の電圧を第２の電圧範囲で変化させる第２の動作とを交互に行うことによって、前記第１及び第２の動作の期間を周期とし、その周期内の前記第１又は第２の動作の期間をパルス幅とするパルス幅変調信号を生成し、出力するパルス幅変調回路と、
前記パルス幅変調信号に基づいて開閉が制御される第１のスイッチング素子と第２のスイッチング素子を直列に接続した直列回路を含み、前記第１，第２のスイッチング素子の接続点から増幅信号を出力するスイッチング回路と、
前記直列回路の両端に直流電圧を供給する直流電源と、
を備えたスイッチングアンプであって、
前記バイアス電流生成回路は、前記直列回路に供給される直流電圧に比例した電流を生成し、その電流を前記第１及び第２のバイアス電流として前記信号入力回路に供給する電流源で構成されていることを特徴とする、スイッチングアンプ。
【請求項２】
前記直流電源は、前記直列回路の一方端に第１の直流電圧を供給し、他方端に前記第１の直流電圧に対して大きさが同じで、極性が逆極性の第２の直流電圧を供給する、請求項１に記載のスイッチングアンプ。
【請求項３】
前記バイアス電流生成回路は、前記第１のバイアス電流の２倍の大きさの電流を出力する電流源回路であり、
前記信号入力回路は、前記電流源回路の出力端に一対の増幅素子が並列に接続され、両増幅素子の入力端子間に前記入力信号が入力される差動増幅回路で構成され、前記電流源回路から出力される電流が同じ大きさの電流に二分され、一方が前記第１のバイアス電流として前記一対の増幅素子の一方に分流して当該増幅素子により前記第１の電流が生成され、他方が前記第２のバイアス電流として前記一対の増幅素子の他方に分流して当該増幅素子により前記第２の電流が生成される、請求項１又は２に記載のスイッチングアンプ。
【請求項４】
前記バイアス電流生成回路は、前記第１のバイアス電流と同じ大きさの２つの電流を出力する二連出力型のカレントミラー回路で構成され、
前記信号入力回路は、前記カレントミラー回路の２個の出力端にそれぞれ第１の増幅素子と第２の増幅素子が接続され、両増幅素子の入力端子間に前記入力信号が入力される差動増幅回路で構成され、前記カレントミラー回路の一方の出力端から出力される電流が前記第１の増幅素子に前記第１のバイアス電流として供給されて当該第１の増幅素子により前記第１の電流が生成され、前記カレントミラー回路の他方の出力端から出力される電流が前記第２の増幅素子に前記第２のバイアス電流として供給されて当該第２の増幅素子により前記第２の電流が生成される、請求項１又は２に記載のスイッチングアンプ。
【請求項５】
前記パルス幅変調回路は、前記信号入力回路から出力される前記第１の電流により充電が行われる第１の電荷蓄積部材と、前記第１の電荷蓄積部材の電圧が所定の閾値以上であるか否かによって出力レベルが反転する第１の論理回路と、前記信号入力回路から出力される前記第２の電流により充電が行われる第２の電荷蓄積部材と、前記第２の電荷蓄積部材の電圧が所定の閾値以上であるか否かによって出力レベルが反転する第２の論理回路とを含む非安定マルチバイブレータで構成され、
前記第１の論理回路と前記第２の論理回路によってそれぞれ前記第１の動作と前記第２の動作が交互に制御されることによって前記第１の論理回路から前記パルス幅変調信号が出力される、請求項１乃至４のいずれかに記載のスイッチングアンプ。
【請求項６】
前記パルス幅変調回路は、１つの電荷蓄積部材と、前記電荷蓄積部材の電圧が所定の閾値以上であるか否かによって出力レベルが反転する論理回路と、前記論理回路の出力レベルが前記電荷蓄積部材の電圧が所定の閾値未満を示すレベルであれば、前記信号入力回路から出力される前記第１の電流で前記電荷蓄積部材に電荷を蓄積させ、前記論理回路の出力レベルが前記電荷蓄積部材の電圧が所定の閾値以上を示すレベルであれば、前記信号入力回路から出力される前記第２の電流で前記電荷蓄積部材の電荷を放出させるように、前記電荷蓄積部材に対する電流の経路を切り替える切替回路と、を含み、
前記論理回路及び前記切替回路によって前記第１の動作と前記第２の動作が交互に制御されることによって前記論理回路から前記パルス幅変調信号が出力される、請求項１乃至４のいずれかに記載のスイッチングアンプ。
【請求項７】
前記バイアス電流生成回路は、前記第１の直流電圧に比例した前記第１の電流を生成し、その第１の電流を前記第１のバイアス電流として前記信号入力回路に供給する第１のカレントミラー回路と、前記第２の直流電圧に比例した前記第２の電流を生成し、その第２の電流を前記第２のバイアス電流として前記信号入力回路に供給する第２のカレントミラー回路とを備え、
前記パルス幅変調回路は、１つの電荷蓄積部材と、前記電荷蓄積部材の電圧が所定の閾値以上であるか否かによって出力レベルが反転する論理回路と、前記論理回路の出力レベルが前記電荷蓄積部材の電圧が所定の閾値未満を示すレベルであれば、前記第１のカレントミラー回路から供給される前記第１の電流で前記電荷蓄積部材に電荷を蓄積させ、前記論理回路の出力レベルが前記電荷蓄積部材の電圧が所定の閾値以上を示すレベルであれば、前記第２のカレントミラー回路から供給される前記第２の電流で前記電荷蓄積部材の電荷を放出させるように、前記電荷蓄積部材に対する電流の経路を切り替える切替回路と、を含み、
前記論理回路及び前記切替回路によって前記第１の動作と前記第２の動作が交互に制御されることによって前記論理回路から前記パルス幅変調信号が出力される、請求項２に記載のスイッチングアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、例えばオーディオ信号をパルス幅変調（ＰＷＭ）してその変調信号を出力するパルス幅変調回路を用いたスイッチングアンプ（例えばオーディオアンプ）に関するものである。
【背景技術】
【０００２】
従来、スイッチングアンプでは、例えば入力信号としてのオーディオ信号をパルス幅変調してその変調信号を出力するパルス幅変調回路が用いられている場合がある。このスイッチングアンプでは、パルス幅変調回路から出力される変調信号に基づいて所定の電源電圧がスイッチングされ、スイッチングされた出力信号が例えばローパスフィルタを通して負荷（例えばスピーカ）に出力される。
【０００３】
図１０は、従来のスイッチングアンプの一例を示す構成図である。このスイッチングアンプは、オーディオ信号発生源ＡＵに接続されたパルス幅変調回路３１（内部構成は例えば特許文献１参照）と、スイッチング回路３２と、ローパスフィルタ回路３３とを備えている。このスイッチングアンプによれば、オーディオ信号発生源ＡＵから出力されたオーディオ信号ｅSは、パルス幅変調回路３１においてその振幅がパルス幅変調され、変調された変調信号ＯＵＴ１，ＯＵＴ２がスイッチング回路３２に出力される。スイッチング回路３２では、変調信号ＯＵＴ１，ＯＵＴ２に基づいて正負の電源電圧＋ＶD，−ＶDが交互にスイッチングされ、スイッチングされた出力は、ローパスフィルタ回路３によって高周波成分が除去されて出力信号Ｖ0として図示しない負荷に供給される。
【０００４】
【特許文献１】特開２００４−３２００９７号公報
【０００５】
図１１は、図１０に示す点Ｐにおけるスイッチング回路３２によるスイッチング後の出力波形を示す図であるが、スイッチＳＷ１のオン時間Ｔ１には、正の電源電圧＋ＶDが出力され、スイッチＳＷ２のオン時間Ｔ２には、負の電源電圧−ＶDが出力される。ここで、このスイッチングアンプの変調度ｍは、ｍ＝（Ｔ１−Ｔ２）／（Ｔ１＋Ｔ２）で表すことができる。
【０００６】
また、このスイッチングアンプの出力における平均電圧ＶAVEは、正の電源電圧＋ＶDが出力される期間Ｔ１（スイッチＳＷ１のオン時間）に正の電源電圧＋ＶDを乗じたものから、負の電源電圧−ＶDが出力される期間Ｔ２（スイッチＳＷ２のオン時間）に負の電源電圧−ＶDを乗じたものを加算し、その結果を期間Ｔ１＋Ｔ２で除算したもので表すことができる。すなわち、平均電圧ＶAVEは、ＶAVE＝（Ｔ１・ＶD−Ｔ２・ＶD）／（Ｔ１＋Ｔ２）で表され、この式を変形すると、ＶAVE＝[（Ｔ１−Ｔ２）／（Ｔ１＋Ｔ２）]・ＶDとなる。
【０００７】
変調度ｍ＝（Ｔ１−Ｔ２）／（Ｔ１＋Ｔ２）なので、平均電圧ＶAVE＝ｍ・ＶDとなり、スイッチＳＷ１，ＳＷ２のオン時間Ｔ１，Ｔ２の時間幅で正負の電源電圧±ＶDをスイッチングしたときの出力Ｖ0の平均電圧ＶAVEは、変調度ｍに電源電圧ＶDを乗じたものとして表すことができる。
【０００８】
ここで、このスイッチングアンプの電圧利得（電圧増幅率）Ａｖは、出力電圧に対する入力電圧の比であるため、Ａｖ＝ＶAVE／ｅSで表すことができ、ＶAVE＝ｍ・ＶDであるから、電圧利得Ａｖ＝（ｍ・ＶD）／ｅSとなる。これにより、スイッチングアンプの電圧利得Ａｖは、電源電圧ＶDによって変化し、すなわち電源電圧ＶDが変動すれば電圧利得Ａｖもそれに応じて変化することがわかる。
【０００９】
例えば周波数ｆ２のオーディオ信号ｅSをパルス幅変調し、そのパルス幅変調されたオーディオ信号ｅSを、正負の電源電圧±ＶDでスイッチングして負荷（スピーカ）に出力する場合を考える。ここで、図１２に示すように、正負の電源電圧±ＶDが周波数ｆ１で正負対称に変動すると、出力信号は、この正負の電源電圧±ＶDの変動に影響され、すなわち正負の電源電圧±ＶDの変動による振幅変調を受けることになる。
【００１０】
また、出力信号のスペクトル波形を見ると、図１３に示すように、信号周波数ｆ２の両サイドにｆ２−ｆ１、ｆ２＋ｆ１の周波数を有するスペクトル成分が現れるようになる。実際の電源電圧は、単一周波数ではなく多くの周波数成分を含む構成であるため、図１０に示したスイッチングアンプの構成では、さらに多くのサイドスペクトル成分が生じることになる。
【００１１】
このように、正負の電源電圧±ＶDが変動すれば、スイッチングアンプの電圧利得Ａｖも変化し、負荷（スピーカ）からは、音量が微妙に変化した音声が外部へ出力されることになるといった問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本願発明は、上記した事情のもとで考え出されたものであって、電源電圧の変動に基づく電圧利得の変化を抑制することのできるスイッチングアンプを提供することを、その課題とする。
【課題を解決するための手段】
【００１３】
上記の課題を解決するため、本願発明では、次の技術的手段を講じている。
【００１４】
本願発明によって提供されるスイッチングアンプは、第１のバイアス電流から入力信号に比例した電流を減算した第１の電流と、第２のバイアス電流に前記入力信号に比例した電流を加算した第２の電流とを生成する信号入力回路と、前記第１及び第２のバイアス電流を生成し、前記信号入力回路に供給するバイアス電流生成回路と、前記信号入力回路から出力される前記第１の電流により電荷蓄積部材の電荷量を変化させて当該電荷蓄積部材の電圧を第１の電圧範囲で変化させる第１の動作と前記信号入力回路から出力される前記第２の電流により電荷蓄積部材の電荷量を変化させて当該電荷蓄積部材の電圧を第２の電圧範囲で変化させる第２の動作とを交互に行うことによって、前記第１及び第２の動作の期間を周期とし、その周期内の前記第１又は第２の動作の期間をパルス幅とするパルス幅変調信号を生成し、出力するパルス幅変調回路と、前記パルス幅変調信号に基づいて開閉が制御される第１のスイッチング素子と第２のスイッチング素子を直列に接続した直列回路を含み、前記第１，第２のスイッチング素子の接続点から増幅信号を出力するスイッチング回路と、前記直列回路の両端に直流電圧を供給する直流電源と、を備えたスイッチングアンプであって、前記バイアス電流生成回路は、前記直列回路に供給される直流電圧に比例した電流を生成し、その電流を前記第１及び第２のバイアス電流として前記信号入力回路に供給する電流源で構成されていることを特徴としている（請求項１）。なお、前記直流電源は、前記直列回路の一方端に第１の直流電圧を供給し、他方端に前記第１の直流電圧に対して大きさが同じで、極性が逆極性の第２の直流電圧を供給するとよい（請求項２）。
【００１５】
この構成によれば、このスイッチングアンプの電圧利得は、パルス幅変調回路で生成されるパルス幅変調信号の変調度とスイッチング回路に供給される直流電圧の積に比例するが、信号入力回路に供給される第１，第２のバイアス電流はスイッチング回路に供給される直流電圧に比例するようにバイアス電流生成回路で生成されるので、パルス幅変調信号の変調度はスイッチング回路に供給される直流電圧に反比例する。従って、変調度と直流電圧の積では直流電圧が相殺され、直流電圧が変動しても、このスイッチングアンプの電圧利得には影響しなくなる。したがって、スイッチング回路に供給される直流電圧が変動しても、負荷（スピーカ）からは、音量が微妙に変化した音声が外部へ出力されることがなく、良好な音声信号を出力させることができる。
【００１６】
本願発明のスイッチングアンプにおいて、前記バイアス電流生成回路は、前記第１のバイアス電流の２倍の大きさの電流を出力する電流源回路であり、前記信号入力回路は、前記電流源回路の出力端に一対の増幅素子が並列に接続され、両増幅素子の入力端子間に前記入力信号が入力される差動増幅回路で構成され、前記電流源回路から出力される電流が同じ大きさの電流に二分され、一方が前記第１のバイアス電流として前記一対の増幅素子の一方に分流して当該増幅素子により前記第１の電流が生成され、他方が前記第２のバイアス電流として前記一対の増幅素子の他方に分流して当該増幅素子により前記第２の電流が生成されるようにするとよい（請求項３）。また、前記バイアス電流生成回路は、前記第１のバイアス電流と同じ大きさの２つの電流を出力する二連出力型のカレントミラー回路で構成され、前記信号入力回路は、前記カレントミラー回路の２個の出力端にそれぞれ第１の増幅素子と第２の増幅素子が接続され、両増幅素子の入力端子間に前記入力信号が入力される差動増幅回路で構成され、前記カレントミラー回路の一方の出力端から出力される電流が前記第１の増幅素子に前記第１のバイアス電流として供給されて当該第１の増幅素子により前記第１の電流が生成され、前記カレントミラー回路の他方の出力端から出力される電流が前記第２の増幅素子に前記第２のバイアス電流として供給されて当該第２の増幅素子により前記第２の電流が生成されるようにするとよい（請求項４）。
【００１７】
本願発明のスイッチングアンプにおいて、前記パルス幅変調回路は、前記信号入力回路から出力される前記第１の電流により充電が行われる第１の電荷蓄積部材と、前記第１の電荷蓄積部材の電圧が所定の閾値以上であるか否かによって出力レベルが反転する第１の論理回路と、前記信号入力回路から出力される前記第２の電流により充電が行われる第２の電荷蓄積部材と、前記第２の電荷蓄積部材の電圧が所定の閾値以上であるか否かによって出力レベルが反転する第２の論理回路とを含む非安定マルチバイブレータで構成され、前記第１の論理回路と前記第２の論理回路によってそれぞれ前記第１の動作と前記第２の動作が交互に制御されることによって前記第１の論理回路から前記パルス幅変調信号が出力される構成にするとよい（請求項５）。また、前記パルス幅変調回路は、１つの電荷蓄積部材と、前記電荷蓄積部材の電圧が所定の閾値以上であるか否かによって出力レベルが反転する論理回路と、前記論理回路の出力レベルが前記電荷蓄積部材の電圧が所定の閾値未満を示すレベルであれば、前記信号入力回路から出力される前記第１の電流で前記電荷蓄積部材に電荷を蓄積させ、前記論理回路の出力レベルが前記電荷蓄積部材の電圧が所定の閾値以上を示すレベルであれば、前記信号入力回路から出力される前記第２の電流で前記電荷蓄積部材の電荷を放出させるように、前記電荷蓄積部材に対する電流の経路を切り替える切替回路と、を含み、前記論理回路及び前記切替回路によって前記第１の動作と前記第２の動作が交互に制御されることによって前記論理回路から前記パルス幅変調信号が出力される構成にするとよい（請求項６）。
【００１８】
本願発明のスイッチングアンプにおいて、前記バイアス電流生成回路は、前記第１の直流電圧に比例した前記第１の電流を生成し、その第１の電流を前記第１のバイアス電流として前記信号入力回路に供給する第１のカレントミラー回路と、前記第２の直流電圧に比例した前記第２の電流を生成し、その第２の電流を前記第２のバイアス電流として前記信号入力回路に供給する第２のカレントミラー回路とを備え、前記パルス幅変調回路は、１つの電荷蓄積部材と、前記電荷蓄積部材の電圧が所定の閾値以上であるか否かによって出力レベルが反転する論理回路と、前記論理回路の出力レベルが前記電荷蓄積部材の電圧が所定の閾値未満を示すレベルであれば、前記第１のカレントミラー回路から供給される前記第１の電流で前記電荷蓄積部材に電荷を蓄積させ、前記論理回路の出力レベルが前記電荷蓄積部材の電圧が所定の閾値以上を示すレベルであれば、前記第２のカレントミラー回路から供給される前記第２の電流で前記電荷蓄積部材の電荷を放出させるように、前記電荷蓄積部材に対する電流の経路を切り替える切替回路と、を含み、前記論理回路及び前記切替回路によって前記第１の動作と前記第２の動作が交互に制御されることによって前記論理回路から前記パルス幅変調信号が出力される構成にするとよい（請求項７）。
【００１９】
この構成によれば、バイアス電流生成回路において、スイッチング回路に供給される第１の直流電圧に比例する第１の電流を生成し、その第１の電流を第１のバイアス電流として信号入力回路に供給する。また、スイッチング回路に供給される第２の直流電圧に比例する第２の電流を生成し、その第２の電流を第２のバイアス電流として信号入力回路に供給するので、第１，第２の直流電圧間においてばらつきや時間的な変動があっても、このスイッチングアンプの電圧利得の変動を抑制することができる。したがって、請求項１に記載のスイッチングアンプと同様の作用効果を奏する。
【００２０】
本願発明のその他の特徴及び利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【発明を実施するための最良の形態】
【００２１】
以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。
【００２２】
＜第１実施形態＞
図１は、本願発明の第１実施形態に係るスイッチングアンプを示す構成図である。  図２は、図１に示すスイッチングアンプの一実施例を表す回路図である。このスイッチングアンプは、図示しないオーディオ信号発生源に接続されたパルス幅変調回路１と、スイッチング回路２と、ローパスフィルタ回路３と、本実施形態の特徴部分である利得変動抑制回路４と、負荷ＲＬと、正負の電源電圧±ＥDを供給する第１電源５及び第２電源６とを備えている。
【００２３】
このスイッチングアンプでは、オーディオ信号発生源から出力されたオーディオ信号は、パルス幅変調回路１においてその振幅がパルス幅変調され、変調された変調信号に基づいてスイッチング回路２において正負の電源電圧＋ＥD，−ＥDが交互にスイッチングされ、スイッチングされた出力は、ローパスフィルタ回路３によって高周波成分が除去されて負荷ＲＬに供給される。
【００２４】
このスイッチングアンプでは、利得変動抑制回路４によって電源電圧ＥDが電流に変換され、その電流がパルス幅変調回路１におけるバイアス電流としてパルス幅変調回路１に供給される。これにより、パルス幅変調回路１におけるバイアス電流を電源電圧ＥDに比例させることができ、電源電圧ＥDの変動によるこのスイッチングアンプの電圧利得Ａｖの変動を抑制することができる。以下、詳述する。なお、この第１実施形態における電源電圧ＥDは、その値が略同一とされている。
【００２５】
パルス幅変調回路１は、例えば入力信号としてのオーディオ信号をパルス幅変調（ＰＷＭ）して２つの変調信号ＯＵＴ１，ＯＵＴ２を生成、出力するものである。２つの変調信号ＯＵＴ１，ＯＵＴ２は、交互にレベルが異なるように変化するものであり、例えば変調信号ＯＵＴ１がハイレベルのとき、変調信号ＯＵＴ２はローレベルとなる。なお、この第１実施形態におけるパルス幅変調回路１は、その一例として非安定マルチバイブレータを用いた積分型パルス幅変調回路を適用しているが、第２実施形態以降に説明するように、パルス幅変調回路としては、非安定マルチバイブレータを用いたものに限るものではない。
【００２６】
パルス幅変調回路１は、図２に示すように、変調回路１１とパルス発生回路１２とによって構成されている。変調回路１１は、いわゆる差動増幅回路によって構成され、入力端１ａに一端同士が接続された抵抗Ｒ１，Ｒ２と、それぞれの他端に接続されたトランジスタＱ１，Ｑ２とからなる。変調回路１１は、２つの入力端子ｅ１，ｅ２間の差電圧で示されるオーディオ信号ｅS（＝ｅ１−ｅ２）に応じてトランジスタＱ１，Ｑ２を流れる第１及び第２電流Ｉ１，Ｉ２の電流分配比を変化させるものである。すなわち、オーディオ信号ｅ１，ｅ２がトランジスタＱ１，Ｑ２によって、それぞれ第１及び第２電流Ｉ１，Ｉ２に変換される。
【００２７】
なお、第１及び第２電流Ｉ１，Ｉ２の総和は、入力端１ａに入力されるバイアス電流Ｉ0（＝Ｉ１＋Ｉ２）である。また、オーディオ信号ｅSに対するバイアス電流Ｉ0の変換コンダクタンスをＧ0とすると、変換コンダクタンスＧ0は、１／（Ｒ１＋Ｒ２）で表される。
【００２８】
パルス発生回路１２は、充電用コンデンサＣ１，Ｃ２、第１ないし第４インバータ回路ＩＮＶ１〜ＩＮＶ４、及び第１及び第２ダイオードＤ１，Ｄ２からなり、パルス幅変調信号の被変調信号（キャリア）であるパルス信号を生成する回路である。パルス発生回路１２は、変調回路１１から供給される第１及び第２電流Ｉ１，Ｉ２に基づいて、充電用コンデンサＣ１，Ｃ２に電荷を充電し、充電用コンデンサＣ１，Ｃ２の充電時間に対応した時間幅を有する変調信号ＯＵＴ１，ＯＵＴ２を出力するものである。なお、第１及び第２ダイオードＤ１，Ｄ２の各カソード側には、所定の電源電圧ＶAが供給され、第１ないし第４インバータ回路ＩＮＶ１〜ＩＮＶ４には、所定の電源電圧ＶA，ＶB（例えばＶB＝ＶA−５Ｖ）が供給されている（図２では供給形態が一部のみ記載されている）。
【００２９】
具体的に動作を説明すると、第１インバータ回路ＩＮＶ１の入力がハイレベル、第２インバータ回路ＩＮＶ２の入力がローレベルとすると、第１インバータ回路ＩＮＶ１の出力がローレベル、第２インバータ回路ＩＮＶ２の出力はハイレベルになる。したがって、第３インバータ回路ＩＮＶ３の出力はハイレベル、第４インバータ回路ＩＮＶ４の出力はローレベルになる。このとき、第２電流Ｉ２は、第１ダイオードＤ１を通して電源ＶAに流れる。
【００３０】
一方、第１電流Ｉ１は、充電用コンデンサＣ２に流れ、充電用コンデンサＣ２を充電する。充電用コンデンサＣ２が充電されることにより、第２インバータ回路ＩＮＶ２の入力の電位は徐々に上昇していく。第２インバータ回路ＩＮＶ２の入力が閾値以上になると、その出力がローレベルに反転する。第２インバータ回路ＩＮＶ２の出力がローレベルになると、充電用コンデンサＣ１を介して第１インバータ回路ＩＮＶ１の入力がローレベルになり、第１インバータ回路ＩＮＶ１の出力がハイレベルに反転する。
【００３１】
第１インバータ回路ＩＮＶ１の出力がハイレベルに反転すると、充電用コンデンサＣ２が放電され、かつ第２インバータ回路ＩＮＶ２の入力がハイレベルになる。その後、第２電流Ｉ２によって充電用コンデンサＣ１が充電されることにより、上記と逆の動作が行われる。この動作を繰り返すことによって、第１及び第２インバータ回路ＩＮＶ１，ＩＮＶ２からはハイレベル又はローレベルのパルス信号が交互に出力される。
【００３２】
第１及び第２インバータ回路ＩＮＶ１，ＩＮＶ２から出力されるパルス信号は、波形整形用の第３及び第４インバータ回路ＩＮＶ３，ＩＮＶ４に入力され、第３及び第４インバータ回路ＩＮＶ３，ＩＮＶ４によって信号の立ち上がりが急峻なパルス信号が出力される。それらのパルス信号は、変調信号ＯＵＴ１，ＯＵＴ２としてスイッチング回路２に出力される。
【００３３】
スイッチング回路２は、第１電源５の正極側に接続された第１スイッチング素子ＳＷ１と、第２電源６の負極側に接続された第２スイッチング素子ＳＷ２とによって構成され、第１及び第２スイッチング素子ＳＷ１，ＳＷ２は、パルス幅変調回路１から出力された２つの変調信号ＯＵＴ１，ＯＵＴ２に基づいて、互いに異なるタイミングで切り換えられた出力信号（図１１参照）を、ローパスフィルタ回路３に出力するものである。なお、第１及び第２スイッチング素子ＳＷ１，ＳＷ２は、例えば電界効果トランジスタ（ＭＯＳ−ＦＥＴ）によって構成されるが、これに限るものではない。
【００３４】
ローパスフィルタ回路３は、コイルＬ0及びコンデンサＣ0によるＬＣ回路によって構成され、スイッチング回路２から出力される出力信号の高周波成分を除去して負荷ＲＬ（例えばスピーカ）に供給する回路である。
【００３５】
利得変動抑制回路４は、第１電源５の電源電圧ＥDを電流に変換して、それをパルス幅変調回路１の変調回路１１に供給することにより、電源電圧ＥDの変動に基づく、このスイッチングアンプの電圧利得Ａｖの変動を抑制するための回路である。利得変動抑制回路４は、ＰＮＰ型の第１及び第２トランジスタＱ0１，Ｑ0２と、それぞれのエミッタに接続されたエミッタ抵抗ＲE，Ｒｉと、第２トランジスタＱ0２のコレクタに接続された抵抗Ｒｊとによって構成されている。エミッタ抵抗ＲE，Ｒｉは、それぞれ第１電源５の正極側に接続されており、抵抗Ｒｊは、第２電源６の負極側に接続されている（これらはカレントミラー回路を構成する）。
【００３６】
第１及び第２トランジスタＱ0１，Ｑ0２は、互いにベース端子同士が接続され、第２トランジスタＱ0２のベースとコレクタとが導通されている。また、第１トランジスタＱ0１のコレクタがパルス幅変調回路１の変調回路１１の抵抗Ｒ１，Ｒ２の一端同士に接続されており、これにより、利得変動抑制回路４において電源電圧ＥDが変換された電流がバイアス電流Ｉ0として、パルス幅変調回路１に供給される。なお、第１電源５の負極側は、第２電源６の正極側に接続されているとともに、グランド電位に接続されている。
【００３７】
上記構成において、電源電圧ＥDに対するバイアス電流Ｉ0の変換コンダクタンスをＧｖとすると、バイアス電流Ｉ0は、電源電圧ＥDと変換コンダクタンスＧｖとの積で表され、すなわち、Ｉ0＝Ｇｖ・ＥDとなる。このことは、バイアス電流Ｉ0が電源電圧ＥDに比例していることを示している。ここで、変換コンダクタンスＧｖは、エミッタ抵抗Ｒｉ，ＲE、及び抵抗Ｒｊで表すと、Ｒｉ／[ＲE・（Ｒｉ＋Ｒｊ）]となる。したがって、バイアス電流Ｉ0は、Ｉ0＝（Ｒｉ・ＥD）／[ＲE・（Ｒｉ＋Ｒｊ）]で表すことができる。
【００３８】
一方、このスイッチングアンプの変調度ｍは、図１１に示したＴ１，Ｔ２により、変調度ｍ＝（Ｔ１−Ｔ２）／（Ｔ１＋Ｔ２）で表される。なお、Ｔ１は、スイッチング回路２におけるスイッチング素子ＳＷ１のオン時間であり、Ｔ２は、スイッチング素子ＳＷ２のオン時間である。また、変調度ｍは、第１及び第２電流Ｉ１，Ｉ２を用いると、第２電流Ｉ２と第１電流Ｉ１との差を両者の和で除算したものとして表すこともできる。すなわち、変調度ｍは、ｍ＝（Ｉ２−Ｉ１）／（Ｉ１＋Ｉ２）となる。
【００３９】
ここで、第１電流Ｉ１は、バイアス電流Ｉ0からオーディオ信号の電圧ｅｓ及び変換コンダクタンスＧ0の積を引いたものであるので、Ｉ１＝Ｉ0−Ｇ0・ｅSで表すことができる。ここで、Ｇ0は、上述したように、オーディオ信号ｅSに対する変換コンダクタンスを表し、変換コンダクタンスＧ0は、１／（Ｒ１＋Ｒ２）である。一方、バイアス電流Ｉ0は、上述したように、Ｉ0＝Ｇｖ・ＥDであるので、第１電流Ｉ１は、Ｉ１＝Ｇｖ・ＥD−Ｇ0・ｅSとなる。
【００４０】
また、第２電流Ｉ２は、バイアス電流Ｉ0にオーディオ信号の電圧ｅS及び変換コンダクタンスＧ0の積を加えたものであるので、Ｉ２＝Ｉ0＋Ｇ0・ｅSで表すことができる。また、上述したように、バイアス電流Ｉ0は、Ｉ0＝Ｇｖ・ＥDであるので、第２電流Ｉ２は、Ｉ２＝Ｇｖ・ＥD＋Ｇ0・ｅSとなる。
【００４１】
したがって、スイッチングアンプの変調度ｍは、ｍ＝（Ｉ２−Ｉ１）／（Ｉ１＋Ｉ２）であるので、この式に上述した第１及び第２電流Ｉ１，Ｉ２を代入すると、変調度ｍは、ｍ＝（Ｇ0・ｅS）／（Ｇｖ・ＥD）で表される。すなわち、変調度ｍは、オーディオ信号ｅSに比例し、電源電圧ＥDに反比例することになる。
【００４２】
一方、出力の平均電圧ＶAVEは、背景技術の欄で説明したように、変調度ｍと電源電圧ＥDとの積で求められるため（ＶAVE＝ｍ・ＥD）、これに変調度ｍを表す上式を代入すれば、平均電圧ＶAVEは、ＶAVE＝（Ｇ0・ｅS）／Ｇｖとなる。
【００４３】
また、スイッチングアンプとしての電圧利得Ａｖは、入力電圧に対する出力電圧の比で表すことができるので、電圧利得Ａｖ＝出力電圧／入力電圧＝ＶAVE／ｅSであり、この式に平均電圧ＶAVEを表す上式を代入すれば、電圧利得Ａｖ＝Ｇ0／Ｇｖとなる。
【００４４】
すなわち、この式により、電圧利得Ａｖは電源電圧ＥDとは無関係になることがわかる。つまり、利得変動抑制回路４によって電源電圧ＥDを電流に変換して、それをパルス幅変調回路１の変調回路１１にバイアス電流Ｉ0として供給することにより、バイアス電流Ｉ0を電源電圧ＥDに比例させることができる。そのため、電源電圧ＥDが変動しても、電圧利得Ａｖには何ら影響を与えず、電圧利得Ａｖの変動が抑制されることになる。したがって、電源電圧ＥDが変動しても、負荷（スピーカ）からは、音量が微妙に変化した音声が外部へ出力されることがなく、良好な音声信号を出力させることができる。
【００４５】
＜第２実施形態＞
図３は、本願発明の第２実施形態に係るスイッチングアンプを示す回路図である。この第２実施形態のスイッチングアンプは、図１に示したパルス幅変調回路１の内部構成が第１実施形態に係るスイッチングアンプと異なる点で第１実施形態と異なる。
【００４６】
すなわち、第２実施形態に係るパルス幅変調回路１Ａは、差動増幅回路からなる変調回路１１と、１つのコンデンサＣ３による充放電によってパルス信号を発生するパルス発生回路１２Ａと、カレントミラー回路１３とによって構成されている。
【００４７】
パルス発生回路１２Ａは、積分用コンデンサＣ３、第５ないし第９インバータ回路ＩＮＶ５〜ＩＮＶ９、第３ないし第６ダイオードＤ３〜Ｄ６、及び抵抗Ｒｐによって構成されている。第５インバータ回路ＩＮＶは、積分用コンデンサＣ３に対する電流の流れを切り換える切換スイッチとして機能するものであり、入力信号を反転する第６ないし第９インバータ回路ＩＮＶ６〜ＩＮＶ９と機能が異なる。なお、切換スイッチとして機能する第５インバータ回路ＩＮＶ５の構成は、これに限るものではない。
【００４８】
カレントミラー回路１３は、ベース端子同士が接続されたＮＰＮ型のトランジスタＱ３，Ｑ４及びエミッタ抵抗Ｒ３，Ｒ４で構成されている。トランジスタＱ３のコレクタは、変調回路１１のトランジスタＱ１のコレクタに接続され、トランジスタＱ４のコレクタは、パルス発生回路１２Ａの第６ダイオードのカソード側に接続され、エミッタ抵抗Ｒ３，Ｒ４は、それぞれ電源電圧ＶCに接続されている。その他の構成については、上記した第１実施形態と略同様である。
【００４９】
動作を説明すると、第７インバータ回路ＩＮＶ７の出力（図３の点Ｐ１参照）がローレベルにあるとき、第１電流Ｉ１は、第５ダイオードＤ５、第５インバータ回路ＩＮＶ５を介して積分用コンデンサＣ３に流れ込み、積分用コンデンサＣ３を充電する。積分用コンデンサＣ３が充電され、第７インバータ回路ＩＮＶ７の出力がハイレベルになると、積分用コンデンサＣ３に蓄えられた電荷は、カレントミラー回路１３の出力の第２電流Ｉ２によって、第５インバータ回路ＩＮＶ５、第６ダイオードＤ６を介して放電される。
【００５０】
積分用コンデンサＣ３が放電されると、第７インバータ回路ＩＮＶ７の出力がローレベルになり、上記した動作が繰り返される。第８及び第９インバータ回路ＩＮＶ８，ＩＮＶ９は、波形整形用のものであり、第７インバータ回路ＩＮＶ７から出力されるパルス信号を整形して、変調信号ＯＵＴ１，ＯＵＴ２として後段のスイッチング回路２に出力する。
【００５１】
上記構成において、第５ダイオードＤ５に流れる第１電流Ｉ１は、第１実施形態と同様に、変調回路１１においてバイアス電流Ｉ0の下に生成され、このバイアス電流Ｉ0は、利得変動抑制回路４によって電源電圧ＥDが変換されたものであり、電源電圧ＥDに比例したものである。そのため、この第２実施形態に係るスイッチングアンプにおいても、第１実施形態と同様に、電源電圧ＥDが変動しても、電圧利得Ａｖの変動が抑制されることになる。
【００５２】
なお、第３及び第４ダイオードＤ３，Ｄ４は、電流バイパス用として機能するダイオードである。また、第５及び第６ダイオードＤ５，Ｄ６は、第７インバータ回路ＩＮＶ７が例えばＭＯＳ−ＦＥＴで構成されている場合、積分用コンデンサＣ３に蓄えられた電荷がＭＯＳ−ＦＥＴのボディダイオードを通じて流れるのを防止するためのものである。さらに、第５及び第６ダイオードＤ５，Ｄ６は、第５インバータ回路ＩＮＶ５への入力信号（切換スイッチの制御信号に相当）が、第５インバータ回路ＩＮＶ５に内蔵された入力保護用ダイオードを通じて電源ＶA又はＶBへ流れ込むのを防止するための逆流防止用ダイオードとして機能する。
【００５３】
＜第３実施形態＞
図４は、本願発明の第３実施形態に係るスイッチングアンプを示す回路図である。このスイッチングアンプは、第１及び第２実施形態に示した利得変動抑制回路４の内部構成が異なる点で第１及び第２実施形態と異なる。
【００５４】
すなわち、第３実施形態の利得変動抑制回路４Ａは、ＰＮＰ型の第１ないし第３トランジスタＱ0１〜Ｑ0３と、それぞれのエミッタに接続されたエミッタ抵抗ＲE1，ＲE2，Ｒｉと、第２トランジスタＱ0２のコレクタに接続された抵抗Ｒｊとによって構成されている。エミッタ抵抗ＲE1，ＲE2，Ｒｉは、それぞれ第１電源５の正極側に接続されている。
【００５５】
第１ないし第３トランジスタＱ0１〜Ｑ0３は、互いにベース端子同士が接続され、第２トランジスタＱ0２のベースとコレクタとが導通されている。また、第１トランジスタＱ0１のコレクタがパルス幅変調回路１Ａの変調回路１１Ａの第１トランジスタＱ１のエミッタに接続され、第３トランジスタＱ0３のコレクタが同じく変調回路１１Ａの第２トランジスタＱ２のエミッタに接続されている。変調回路１１Ａでは、抵抗Ｒ５の両端がトランジスタＱ１，Ｑ２のエミッタ端子にそれぞれ接続されている。なお、その他の構成については、上記した第１実施形態と略同様である。
【００５６】
この構成によれば、変調回路１１ＡのトランジスタＱ１，Ｑ２には、利得変動抑制回路４Ａの第１及び第３トランジスタＱ0１，Ｑ0３によってバイアス電流Ｉ0が直接的に流れるようになっている。この場合、電源電圧ＥDに対するバイアス電流Ｉ0の変換コンダクタンスＧｖは、ＲE1＝ＲE2＝ＲEとすると、Ｇｖ＝Ｒｉ／[ＲE・（Ｒｉ＋Ｒｊ）]で表すことができるので、バイアス電流Ｉ0は、Ｉ0＝（Ｒｉ・ＥD）／[ＲE・（Ｒｉ＋Ｒｊ）]で表される。
【００５７】
この構成においても、スイッチングアンプとしての電圧利得Ａｖは、Ａｖ＝Ｇ0／Ｇｖとなり、電圧利得Ａｖは電源電圧ＥDとは無関係になる。すなわち、電源電圧ＥDが変動しても、電圧利得Ａｖには何ら影響を与えず、電圧利得Ａｖの変動が抑制されることになる。そのため、上記した実施形態と同様の作用効果を奏することができる。この場合、変換コンダクタンスＧ0はＧ0＝１／Ｒ５である。
【００５８】
＜第４実施形態＞
図５は、本願発明の第４実施形態に係るスイッチングアンプを示す回路図である。この第４実施形態のスイッチングアンプは、第２実施形態に示したパルス幅変調回路１Ａ（図３参照）に対して第３実施形態に示した利得変動抑制回路４Ａ（図４参照）を組み合わせた点で第１ないし第３実施形態と異なる。その他の構成については、上記した第２及び第３実施形態と略同様である。
【００５９】
すなわち、第２実施形態に示した、積分用コンデンサＣ３のみによって充放電が行われ、パルス幅変調を行うパルス幅変調回路１Ａにおいても、第３実施形態に示した、バイアス電流Ｉ0を直接的に変調回路１１ＡのトランジスタＱ１，Ｑ２に流す利得変動抑制回路４Ａを適用することができる。そのため、この第４実施形態に係るスイッチングアンプにおいても、上記した実施形態と同様の作用効果を奏することができる。
【００６０】
＜第５実施形態＞
図６は、本願発明の第５実施形態に係るスイッチングアンプを示す回路図である。この第５実施形態のスイッチングアンプは、精度の高い値のバイアス電流Ｉ0がパルス幅変調回路１の変調回路１１に供給される利得変動抑制回路４Ｂが採用されている点で、第１実施形態と異なる。
【００６１】
詳細には、第１電源５の正極側には、第１インダクタンスＬｊ１が接続され、第２電源６の負極側には、第２インダクタンスＬｊ２が接続され、第１及び第２インダクタンスＬｊ１，Ｌｊ２の両端には、第１コンデンサＣｊ１が接続されている。そして、第１コンデンサＣｊ１の両端には、抵抗Ｒｉ，Ｒｊが直列に接続されている。
【００６２】
抵抗Ｒｉの両端には、第２コンデンサＣｊ２が接続されているとともに、抵抗Ｒｉ及び抵抗Ｒｊの中点には、電流帰還用のオペアンプＯＰの正極側の入力端子が接続されている。オペアンプＯＰの出力端子には、トランジスタＱ0１のベースが接続されており、トランジスタＱ0１のエミッタには、エミッタ抵抗ＲEが接続されているとともに、オペアンプＯＰの負極側の入力端子が接続されている。そして、トランジスタＱ0１の出力には、パルス幅変調回路１の変調回路１１の抵抗Ｒ１，Ｒ２の一端同士が接続されており、これにより、利得変動抑制回路４Ｂにおいて電源電圧ＥDが変換された電流がバイアス電流Ｉ0として、パルス幅変調回路１に供給される。
【００６３】
ここで、スイッチングアンプを構成する第１及び第２電源５，６から出力される電源電圧ＥDには、パルス性ノイズが多く存在している場合がある。そこで、この第５実施形態のスイッチングアンプでは、その電源電圧ＥDの出力に対して、第１又は第２インダクタンスＬｊ１，Ｌｊ２と、コンデンサＣｊ１又はＣｊ２とからなるＬＣフィルタを構成することにより、上記パルス性ノイズを除去するようにしている。なお、上記ＬＣフィルタのカットオフ周波数は、信号帯域よりは高く設定されるとともに、スイッチング周波数より低く設定されることが好ましい。
【００６４】
また、このスイッチングアンプでは、オペアンプＯＰによって電流帰還された出力信号をトランジスタＱ0１に対して与えることにより、精度の高い値のバイアス電流Ｉ0をパルス幅変調回路１の変調回路１１に供給することができる。したがって、この第５実施形態のスイッチングアンプでは、電源電圧ＥDが変動しても、電圧利得Ａｖの変動をより十分にかつ効果的に抑制することができる。
【００６５】
なお、上記利得変動抑制回路４Ｂでは、第１及び第２インダクタンスＬｊ１，Ｌｊ２に代えて、抵抗値の比較的小さな抵抗ｒｊが用いられて、コンデンサＣｊ１又はＣｊ２によってＲＣフィルタを構成するようにしてもよい。
【００６６】
＜第６実施形態＞
ところで、例えば第１実施形態に示したスイッチングアンプにおいては、第１及び第２電源５，６から出力される電源電圧ＥDの値が略同一とされている。ここで、電源電圧ＥDの値が等しくない場合は、その差に応じた、後述する出力成分がそれらの出力に付加される場合がある。
【００６７】
一般に、２つの電源から出力される正負の電源電圧が全く対称で、かつ変動しないことはあり得ず、通常は、所定の設定電圧（理想電圧）ＥD0に対して多少のばらつきが存在するとともに、時間的な変動成分が存在する。これらのばらつきや変動成分は、正の電源電圧をＥD１、負の電源電圧をＥD２とすると、正負の電源電圧ＥD１，ＥD２間で対称な成分ＥDｃと、正負の電源電圧ＥD１，ＥD２間で非対称な成分ＥDｎとの２つの成分に分けることができる。より詳細には、正負の電源電圧ＥD１，ＥD２間で対称な成分ＥDｃとは、正負の電源電圧ＥD１，ＥD２間で変動しても、正負の電源電圧ＥD１，ＥD２間の中心電圧が変化しないものであり、正負の電源電圧ＥD１，ＥD２間で非対称な成分ＥDｎとは、正負の電源電圧ＥD１，ＥD２間の電圧は一定で、正負の電源電圧ＥD１，ＥD２間の中心電圧が変化するものである。すなわち、正負の電源電圧ＥD１，ＥD２は、それぞれＥD１＝ＥD0＋ＥDｃ＋ＥDｎ，ＥD２＝ＥD0＋ＥDｃ−ＥDｎで表すことができる。
【００６８】
いわゆるフルブリッジ型のスイッチングアンプでは、正負の電源電圧ＥD１，ＥD２に対してオーディオ信号が出力されるので、正負の電源電圧ＥD１，ＥD２間で対称な成分ＥDｃによってスイッチングアンプの電圧利得Ａｖを変化させることがあるが、正負の電源電圧ＥD１，ＥD２間で非対称な成分ＥDｎの変動の影響を受けることは少ない。
【００６９】
一方、ＳＥＰＰ（single ended push-pull）型のスイッチングアンプの場合、グランド電位といった固定の電位に対してオーディオ信号が出力されるので、正負の電源電圧ＥD１，ＥD２間で対称な成分ＥDｃによってスイッチングアンプの電圧利得Ａｖを変化させるとともに、正負の電源電圧ＥD１，ＥD２間で非対称な成分ＥDｎがそのまま負荷ＲＬに対する出力信号に付加されるといった問題点がある。
【００７０】
図７は、信号周波数ｆ２の対称な成分ＥDｃと、信号周波数ｆ３の非対称な成分ＥDｎで変動する電源に接続されたＳＥＰＰ型のスイッチングアンプにおいて、周波数ｆ１の入力信号を増幅したときの出力スペクトルを示したものである。同図によると、電源電圧の変動によって生じる対称な成分ＥDｃによる信号の振幅変調では、信号周波数ｆ１の両サイドにｆ１−ｆ２とｆ１＋ｆ２の２つの周波数成分を有するサイドスペクトルが見られる他、電源電圧の変動によって生じる非対称な成分ＥDｎである周波数ｆ３のスペクトルも現れるようになる。
【００７１】
そこで、第６実施形態のスイッチングアンプでは、利得変動抑制回路４Ｃは、正側の電源電圧ＥD１が変換された電流と、負側の電源電圧ＥD２が変換された電流とをそれぞれパルス幅変調回路におけるバイアス電流に比例させるようにしている。これにより、負荷ＲＬに対する出力信号に非対称な成分ＶDｎが付加されることがなくなるようにしている。
【００７２】
図８は、第６実施形態に係るスイッチングアンプの回路図であり、このスイッチングアンプは、積分型パルス幅変調回路によるＳＥＰＰ型スイッチングアンプである。このスイッチングアンプの利得変動抑制回路４Ｃは、大略的に第２実施形態に係るスイッチングアンプ（図３参照）の構成が、正側の電源電圧ＥD１に対するもの及び負側の電源電圧ＥD２に対するものとして２つ設けられた構成とされている。それにともない、カレントミラー回路も、正側の電源電圧ＥD１に対するもの及び負側の電源電圧ＥD２に対するものとして２つずつ設けられている。
【００７３】
具体的には、利得変動抑制回路４Ｃは、正側の電源電圧ＥD１に対するものとして（以下、「第１利得変動抑制回路４Ｃａ」という）、ベース端子同士が接続されたＰＮＰ型のトランジスタＱ0１，Ｑ0２と、正側の電源電圧ＥD１に接続されるとともに、各トランジスタＱ0１，Ｑ0２のエミッタ抵抗である抵抗ＲEａ，Ｒｉａと、トランジスタＱ0２のコレクタに一端が接続された抵抗Ｒｊａとによって構成されている。抵抗Ｒｊａの他端は、グランド電位に接続されている。
【００７４】
また、利得変動抑制回路４Ｃは、負側の電源電圧ＥD２に対するものとして（以下、「第２利得変動抑制回路４Ｃｂ」という）、ベース端子同士が接続されたＮＰＮ型のトランジスタＱ0３，Ｑ0４と、負側の電源電圧ＥD２に接続されるとともに、各トランジスタＱ0３，Ｑ0４のエミッタ抵抗である抵抗ＲEｂ，Ｒｉｂと、トランジスタＱ0４のコレクタに一端が接続された抵抗Ｒｊｂとによって構成されている。抵抗Ｒｊｂの他端は、グランド電位に接続されている。
【００７５】
第１利得変動抑制回路４ＣａのトランジスタＱ0１のコレクタ端子は、ＰＮＰ型のトランジスタＱ１ａ，Ｑ２ａ及びエミッタ抵抗Ｒ１ａ，Ｒ２ａで構成される、パルス幅変調回路１Ｃの変調用電流作成回路１１Ｃａ（以下、「第１変調用電流作成回路１１Ｃａ」という）に接続され、この接続線を通じて第１利得変動抑制回路４Ｃａから第１変調用電流作成回路１１Ｃａへバイアス電流Ｉ0ａが与えられる。第１変調用電流作成回路１１ＣａのトランジスタＱ１ａ，Ｑ２ａの各コレクタは、ＮＰＮ型のトランジスタＱ３ａ，Ｑ４ａ及びエミッタ抵抗Ｒ３ａ，Ｒ４ａで構成されるカレントミラー回路１３Ｂ（以下、「第１カレントミラー回路１３Ｂ」という）に接続されている。エミッタ抵抗Ｒ３ａ，Ｒ４ａは、それぞれ電源電圧ＶCに接続されている。
【００７６】
一方、第２利得変動抑制回路４ＣｂのトランジスタＱ0３のコレクタ端子は、ＮＰＮ型のトランジスタＱ１ｂ，Ｑ２ｂ及びエミッタ抵抗Ｒ１ｂ，Ｒ２ｂで構成される変調用電流作成回路１１Ｃｂ（以下、「第２変調用電流作成回路１１Ｃｂ」という）に接続され、この接続線を通じて第２利得変動抑制回路４Ｃｂから第２変調用電流作成回路１１Ｃｂへバイアス電流Ｉ0ｂが与えられる。第２変調用電流作成回路１１ＣｂのトランジスタＱ１ｂ，Ｑ２ｂの各コレクタは、ＰＮＰ型のトランジスタＱ３ｂ，Ｑ４ｂ及びエミッタ抵抗Ｒ３ｂ，Ｒ４ｂで構成されるカレントミラー回路１３Ａ（以下、「第２カレントミラー回路１３Ａ」という）に接続されている。エミッタ抵抗Ｒ３ｂ，Ｒ４ｂは、それぞれ電源電圧ＶDに接続されている。
【００７７】
その他のパルス幅変調回路１Ｃの構成は、第２実施形態に係るパルス幅変調回路１Ａの構成と略同様である。
【００７８】
この構成によれば、正側の電源電圧ＥD１は、第１利得変動抑制回路４Ｃａにおいて電流に変換され、正側の電源電圧ＥD１に比例した第１バイアス電流Ｉ0ａとして第１変調用電流作成回路１１Ｃａに与えられる。第１変調用電流作成回路１１ＣａのトランジスタＱ１ａのコレクタ電流である第２電流Ｉ２は、第１バイアス電流Ｉ0ａと、オーディオ信号ｅSが変換された電流成分とによって決定される。第２電流Ｉ２は、カレントミラー回路１３Ｂによってシンク電流としてパルス発生回路１２Ａの第５インバータ回路ＩＮＶ５にダイオードＤ６を介して与えられる。
【００７９】
一方、負側の電源電圧ＥD２は、第２利得変動抑制回路４Ｃｂにおいて電流に変換され、負側の電源電圧ＥD２に比例した第２バイアス電流Ｉ0ｂとして第２変調用電流作成回路１１Ｃｂに与えられる。第２変調用電流作成回路１１ＣｂのトランジスタＱ１ｂのコレクタ電流である第１電流Ｉ１は、第２バイアス電流Ｉ0ｂと、オーディオ信号ｅSが変換された電流成分とによって決定される。第１電流Ｉ１は、カレントミラー回路１３Ａによってソース電流としてパルス発生回路１２Ａの第５インバータ回路ＩＮＶ５にダイオードＤ５を介して与えられる。
【００８０】
具体的には、第１バイアス電流Ｉ0ａは、正の電源電圧ＥD１と、正の電源電圧ＥD１に対する第１バイアス電流Ｉ0ａの変換コンダクタンスＧｖａとの積で表され、変換コンダクタンスＧｖａは、Ｇｖａ＝Ｒｉａ／[ＲEａ・（Ｒｉａ＋Ｒｊａ）]であるため、第１バイアス電流Ｉ0ａは、Ｉ0ａ＝Ｒｉａ／[ＲEａ・（Ｒｉａ＋Ｒｊａ）]・ＥD１となる。
【００８１】
一方、第２バイアス電流Ｉ0ｂは、負の電源電圧ＥD２と、負の電源電圧ＥD２に対する第２バイアス電流Ｉ0ｂの変換コンダクタンスＧｖｂとの積で表され、変換コンダクタンスＧｖｂは、Ｇｖｂ＝Ｒｉｂ／[ＲEｂ・（Ｒｉｂ＋Ｒｊｂ）]であるため、第１バイアス電流Ｉ0ｂは、Ｉ0ｂ＝Ｒｉｂ／[ＲEｂ・（Ｒｉｂ＋Ｒｊｂ）]・ＥD２となる。
【００８２】
また、第１電流Ｉ１は、Ｉ１＝Ｉ0ｂ−ｅS／（Ｒ１ｂ＋Ｒ２ｂ）で表され、オーディオ信号ｅSに対する第１バイアス電流Ｉ0ａの変換コンダクタンスＧ0ａは、Ｇ0ａ＝１／（Ｒ１ｂ＋Ｒ２ｂ）であるため、第１電流Ｉ１は、Ｉ１＝Ｇｖａ・ＥD２−Ｇ0ａ・ｅｓとなる。
【００８３】
一方、第２電流Ｉ２は、Ｉ２＝Ｉ0ａ＋ｅS／（Ｒ１ａ＋Ｒ２ａ）で表され、オーディオ信号ｅSに対する第２バイアス電流Ｉ0ｂの変換コンダクタンスＧ0ｂは、Ｇ0ｂ＝１／（Ｒ１ａ＋Ｒ２ａ）であるため、第２電流Ｉ２は、Ｉ２＝Ｇｖｂ・ＥD１＋Ｇ0ｂ・ｅｓとなる。
【００８４】
ここで、出力の平均電圧ＶAVEは、ＶAVE＝（Ｔ１・ＥD１−Ｔ２・ＥD２）／（Ｔ１＋Ｔ２）で表され、第１及び第２電流Ｉ１，Ｉ２で表すと、ＶAVE＝（Ｉ１・ＥD１−Ｉ２・ＥD２）／（Ｉ１＋Ｉ２）となる。そのため、ＶAVE＝[（Ｇｖａ・ＥD２−Ｇ0ａ・ｅｓ）・ＥD１−（Ｇｖｂ・ＥD１＋Ｇ0ｂ・ｅｓ）・ＥD２]／[（Ｇｖｂ・ＥD１＋Ｇ0ｂ・ｅｓ）＋（Ｇｖａ・ＥD２−Ｇ0ａ・ｅｓ）]となり、ＶAVE＝（Ｇｖａ・ＥD２・ＥD１−Ｇ0ａ・ｅｓ・ＥD１−Ｇｖｂ・ＥD１・ＥD２−Ｇ0ｂ・ｅｓ・ＥD２）／（Ｇｖｂ・ＥD１＋Ｇ0ｂ・ｅｓ＋Ｇｖａ・ＥD２−Ｇ0ａ・ｅｓ）となる。各抵抗がＲｉａ＝Ｒｉｂ、Ｒｊａ＝Ｒｊｂ、Ｒ１ａ＝Ｒ２ａ＝Ｒ１ｂ＝Ｒ２ｂとすれば、変換コンダクタンスもＧｖａ＝Ｇｖｂ、Ｇ0ａ＝Ｇ0ｂとなるので、出力の平均電圧ＶAVEは、ＶAVE＝−Ｇ0ａ・ｅｓ・（ＥD１＋ＥD２）／Ｇｖａ・（ＥD１＋ＥD２）＝−Ｇ0ａ・ｅｓ／Ｇｖａとなる。
【００８５】
これにより、スイッチングアンプとしての電圧利得Ａｖは、Ａｖ＝ＶAVE／ｅSであるので、電圧利得Ａｖ＝−Ｇ0ａ／Ｇｖａとなる。なお、電圧利得Ａｖは、上記より、Ａｖ＝−[ＲEａ・（Ｒｉａ＋Ｒｊａ）／Ｒ１ａ・（Ｒ１ｂ＋Ｒ２ｂ）]といった抵抗のみの値で決定される。
【００８６】
上記のように、ＳＥＰＰ型のスイッチングアンプの場合であっても、第２利得変動抑制回路４Ｃｂによって、第２電流Ｉ２におけるバイアス電流成分を負側の電源電圧ＥD２に比例させ、第１利得変動抑制回路４Ｃａによって、第１電流Ｉ１におけるバイアス電流成分を正側の電源電圧ＥD１に比例させることができる。そのため、正負の電源電圧ＥD１，ＥD２にばらつきがあり、かつ時間的な変動が生じたとしても、負荷ＲＬに対する出力信号に、正負の電源電圧ＥD１，ＥD２間で非対称な成分ＶDｎが付加されることを抑制することができる。また、上記した各式より、電圧利得Ａｖは正負の電源電圧ＥD１，ＥD２ＥDとは無関係になり、正負の電源電圧ＥD１，ＥD２にばらつきがあり、かつ時間的な変動が生じたとしても、電圧利得Ａｖには何ら影響を与えず、電圧利得Ａｖの変動を抑制することができる。
【００８７】
＜第７実施形態＞
図９は、本願発明の第７実施形態に係るスイッチングアンプを示す回路図である。このスイッチングアンプは、第６実施形態に示したＳＥＰＰ型スイッチングアンプの変形例である。第７実施形態のスイッチングアンプは、第６実施形態のスイッチングアンプ（図８参照）に比して利得変動抑制回路及びパルス変調回路の一部が異なる。
【００８８】
具体的には、第７実施形態に係る利得変動抑制回路４Ｄは、正側の電源電圧ＥD１に対するものとして（以下、「第１利得変動抑制回路４Ｄａ」という）、ＮＰＮ型のトランジスタＱ0６と、一端が正側の第１電源５（電源電圧ＥD１）に接続されるとともに、他端がトランジスタＱ0６のコレクタに接続された抵抗Ｒｊａと、一端がトランジスタＱ0６のエミッタに接続されるとともに、他端がグランド電位に接続された抵抗Ｒｉａとによって構成されている。
【００８９】
また、利得変動抑制回路４Ｄは、負側の電源電圧ＥD２に対するものとして（以下、「第２利得変動抑制回路４Ｄｂ」という）、ＰＮＰ型のトランジスタＱ0８と、一端が負側の第２電源６（電源電圧ＥD２）に接続されるとともに、他端がトランジスタＱ0８のコレクタに接続された抵抗Ｒｊと、一端がトランジスタＱ0８のエミッタに接続されるとともに、他端がグランド電位に接続された抵抗Ｒｉとによって構成されている。
【００９０】
パルス幅変調回路１Ｄは、トランジスタＱ１ａ，Ｑ１ｂ、エミッタ抵抗Ｒ１ａ，Ｒ１ｂ、及びトランジスタＱ0５，Ｑ0７からなる変調回路１１Ｄを含み、トランジスタＱ0５は、第１利得変動抑制回路４ＤａのトランジスタＱ0６とベース端子同士が接続されている。また、トランジスタＱ0７は、第２利得変動抑制回路４ＤｂのトランジスタＱ0８とベース端子同士が接続されている。トランジスタＱ0５のコレクタは、電源電圧ＶDに接続されている。トランジスタＱ0７のコレクタは、電源電圧ＶCに接続されている。
【００９１】
エミッタ抵抗Ｒ１ａの一端は、ＮＰＮ型のトランジスタＱ0５のエミッタに接続されており、このエミッタ抵抗Ｒ１ａを流れる電流が第２電流Ｉ２となる。一方、エミッタ抵抗Ｒ１ａｂ一端は、ＰＮＰ型のトランジスタＱ0７のエミッタに接続されており、このエミッタ抵抗Ｒ１ｂを流れる電流が第１電流Ｉ１となる。
【００９２】
変調回路１１ＤのトランジスタＱ１ａのコレクタは、第２カレントミラー回路１３Ｂに接続されている一方、トランジスタＱ１ｂのコレクタは、第１カレントミラー回路１３Ａに接続されている。その他の構成については、第６実施形態に係るスイッチングアンプの構成と略同様である。
【００９３】
ここで、トランジスタＱ0５のベース電圧Ｖａは、Ｖａ＝[Ｒｉａ／（Ｒｉａ＋Ｒｊａ）]・ＥD１でほぼ表すことができ、同様に、トランジスタＱ0７のベース電圧Ｖｂは、Ｖｂ＝−[Ｒｉｂ／（Ｒｉｂ＋Ｒｊｂ）]・ＥD２でほぼ表すことができる。したがって、抵抗Ｒ１ｂを流れる第１電流Ｉ１は、Ｉ１＝（ｅS−Ｖｂ）／Ｒ１ｂであるので、Ｉ１＝[Ｒｉｂ／[Ｒ１ｂ・（Ｒｉｂ＋Ｒｊｂ）]]・ＥD２＋ｅS／Ｒ１ｂとなる。この式において、Ｒｉｂ／[Ｒ１ｂ・（Ｒｉｂ＋Ｒｊｂ）]は変換コンダクタンスＧｖｂであり、１／Ｒ１ｂは変換コンダクタンスＧ0ｂであるため、第１電流Ｉ１は、Ｉ１＝Ｇｖｂ・ＥD２＋Ｇ0ｂ・ｅSとなる。
【００９４】
また、抵抗Ｒ１ａを流れる第２電流Ｉ２は、Ｉ２＝（Ｖａ−ｅｓ）／Ｒ１ａであるので、Ｉ２＝[Ｒｉａ／[Ｒ１ａ・（Ｒｉａ＋Ｒｊａ）]]・ＥD１−ｅS／Ｒ１ａとなる。この式において、Ｒｉａ／[Ｒ１ａ・（Ｒｉａ＋Ｒｊａ）]は変換コンダクタンスＧｖａであり、１／Ｒ１ａは変換コンダクタンスＧ0ａであるため、第２電流Ｉ２は、Ｉ２＝Ｇｖａ・ＥD１−Ｇ0ａ・ｅSとなる。
【００９５】
これにより、スイッチングアンプとしての電圧利得Ａｖは、Ａｖ＝ＶAVE／ｅSであるので、各抵抗がＲｉａ＝Ｒｉｂ、Ｒｊａ＝Ｒｊｂ、Ｒ１ａ＝Ｒ２ａとすれば、各変換コンダクタンスは、Ｇｖａ＝Ｇｖｂ、Ｇ0ａ＝Ｇ0ｂとなるため、電圧利得Ａｖ＝Ｇ0ａ／Ｇｖａとなる。なお、電圧利得Ａｖは、上記より、Ａｖ＝（Ｒｉａ＋Ｒｊａ）／Ｒｉａといった抵抗のみの値で決定される。
【００９６】
このように、第７実施形態に係るＳＥＰＰ型のスイッチングアンプであっても、電圧利得Ａｖは正負の電源電圧ＥD１，ＥD２とは無関係になり、正負の電源電圧ＥD１，ＥD２にばらつきがあり、かつ時間的な変動が生じたとしても、電圧利得Ａｖには何ら影響を与えず、電圧利得Ａｖの変動を抑制することができる。
【００９７】
もちろん、この発明の範囲は上述した実施の形態に限定されるものではない。
【図面の簡単な説明】
【００９８】
【図１】本願発明の第１実施形態に係るスイッチングアンプを示す構成図である。
【図２】図１に示すスイッチングアンプの回路図である。
【図３】本願発明の第２実施形態に係るスイッチングアンプの回路図である。
【図４】本願発明の第３実施形態に係るスイッチングアンプの回路図である。
【図５】本願発明の第４実施形態に係るスイッチングアンプの回路図である。
【図６】本願発明の第５実施形態に係るパルス幅変調回路を示す回路図である。
【図７】ＳＥＰＰ型のスイッチングアンプにおける周波数信号のスペクトル波形を示す図である。
【図８】本願発明の第６実施形態に係るパルス幅変調回路を示す回路図である。
【図９】本願発明の第６実施形態に係るパルス幅変調回路を示す回路図である。
【図１０】従来のスイッチングアンプを示す構成図である。
【図１１】従来のスイッチング回路のスイッチング波形を示す図である。
【図１２】従来のスイッチングアンプの出力波形と電源電圧波形との関係を示す図である。
【図１３】従来のスイッチングアンプにおける周波数信号のスペクトル波形を示す図である。
【符号の説明】
【００９９】
１  パルス幅変調回路
２  スイッチング回路
３  ローパスフィルタ回路
４  利得変動抑制回路
５  第１電源
６  第２電源
ＥD  電源電圧
ｅS  オーディオ信号
Ｉ0  バイアス電流
Ｑ0１  第１トランジスタ
Ｑ0２  第２トランジスタ
ＲE  エミッタ抵抗
Ｒｉ  エミッタ抵抗
Ｒｊ  抵抗
【図１】
0004807021.tif 000002
【図２】
0004807021.tif 000003
【図３】
0004807021.tif 000004
【図４】
0004807021.tif 000005
【図５】
0004807021.tif 000006
【図６】
0004807021.tif 000007
【図７】
0004807021.tif 000008
【図８】
0004807021.tif 000009
【図９】
0004807021.tif 000010
【図１０】
0004807021.tif 000011
【図１１】
0004807021.tif 000012
【図１２】
0004807021.tif 000013
【図１３】
0004807021.tif 000014