(57)【特許請求の範囲】
【請求項１】
複数段の転送回路により走査信号を順次転送し、前記各転送回路毎に出力するシフトレジスタ回路、
ｉ（奇数）段目の転送回路及びｉ−１段目の転送回路の出力を２入力とするトランスミッションゲート型の第１ＮＡＮＤ回路と、前記ｉ段目の転送回路の出力を前記第１ＮＡＮＤ回路の出力側に入力するトランスミッションゲート型の第１インバータ回路とを備えた第１回路と、ｉ＋１段目の転送回路及び前記ｉ段目の転送回路の出力を２入力とするトランスミッションゲート型の第２ＮＡＮＤ回路と、前記ｉ段目の転送回路の出力を前記第２ＮＡＮＤ回路の出力側に入力するトランスミッションゲート型の第２インバータ回路とを備えた第２回路とが交互に配置されてなり、
前記トランスミッションゲートのオン／オフを制御する表示モード切替信号により第１表示モードが選択された時は前記第１及び第２ＮＡＮＤ回路をオン、前記第１及び第２インバータ回路をオフして、前記ｉ段目の転送回路と前記ｉ−１段目の転送回路の出力をＮＡＮＤ演算した結果をｉ段目の前記第１回路から走査信号として出力すると共に、前記ｉ＋１段目の転送回路と前記ｉ段目の転送回路の出力をＮＡＮＤ演算した結果をｉ＋１段目の前記第２回路から走査信号として出力し、
前記表示モード切替信号により第２表示モードが選択された時は前記ＮＡＮＤ回路をオフ、前記第１及び第２インバータ回路をオンして、前記ｉ段目の転送回路の出力を前記第１及び第２インバータ回路を介してそれぞれ前記第１及び第２ＮＡＮＤ回路の出力側に入力し、ｉ段目の前記第１回路とｉ＋１段目の前記第２回路から走査信号として出力するモード切替回路、
を具備することを特徴とする駆動回路。
【請求項２】
前記表示モード切替信号により第１表示モードが選択された時は、ｉ段目の前記第１回路から出力される走査信号のパルス波形をｉ−１段目の前記第２回路からのパルスカット出力信号でカットすると共に、ｉ＋１段目の前記第２回路から出力される走査信号のパルス波形をｉ段目の前記第１回路からのパルスカット出力信号でカットし、
前記表示モード切替信号により第２表示モードが選択された時は、ｉ段目の前記第１回路から出力される走査信号のパルス波形をｉ−２段目の前記第１回路からのパルスカット出力信号でカットすると共に、ｉ＋１段目の前記第２回路から出力される走査信号のパルス波形をｉ−１段目の前記第２回路からのパルスカット出力信号でカットするパルスカット回路を具備することを特徴とする請求項１に記載の駆動回路。
【請求項３】
複数の信号線と複数の走査線とが直交するように配置され、前記両線の各交点近傍にスイッチング素子を介して画素電極が配置された画素部と、前記信号線に映像信号を供給する信号線駆動回路と、請求項１又は２の駆動回路で構成される走査線駆動回路とを備え、
前記走査線駆動回路は、前記表示モード切替信号により第１表示モードが選択された時は、走査線１ライン毎に走査信号を出力し、また前記表示モード切替信号により第２表示モードが選択された時は、前記走査線２ライン同時に走査信号を出力することを特徴とする電極基板。
【請求項４】
請求項３の電極基板からなる第１基板と、前記画素電極と相対する対向電極が形成された第２基板と、これら両基板間に保持された液晶層とを備え、
前記走査線駆動回路は、外部から供給された表示モード切替信号により第１表示モードが選択された時は、走査線１ライン毎に走査信号を出力し、また前記表示モード切替信号により第２表示モードが選択された時は、前記走査線２ライン同時に走査信号を出力することを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は駆動回路、電極基板及び液晶表示装置に関し、詳しくは走査線に走査信号を出力する走査線駆動回路と、この走査線駆動回路を画素部と同一基板上に形成したアレイ基板と、このアレイ基板を備えたアクティブマトリクス型の液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、薄型、軽量であることに加えて低消費電力という特性を活かし、携帯型情報端末の表示装置として広く用いられている。中でも、マトリクス状に配置された画素毎に薄膜トランジスタ（ＴＦＴ）からなるスイッチング素子を設けたアクティブマトリクス型の液晶表示装置は、発色性に優れ、また残像が少ないことから、高精細な表示画像が要求される分野で使用されている。また近年では、スイッチング素子に走査信号を供給する走査線駆動回路や信号線を介して画素電極に映像信号を供給する信号線駆動回路などを、画素が形成された絶縁基板上に一体に形成した駆動回路内蔵型の液晶表示装置も開発されている。
【０００３】
【発明が解決しようとする課題】
ところで、液晶表示装置の用途の一つとして車載型モニタがある。このような車載型モニタには、カーナビゲーション画面とＴＶ画面の両方を表示する機能が必要とされている。一般に、カーナビゲーション画面はＴＶ画面に比べて解像度が高いため、ＴＶ画面用の液晶モニタでカーナビゲーション画面を表示すると解像度が低くなり、詳細な地図表示ができなくなるという問題点があった。また、解像度の高いカーナビゲーション画面用の液晶モニタでＴＶ画面を表示すると、表示画面が縮小されてしまい、画面が見づらくなるという問題点があった。
【０００４】
この発明の目的は、カーナビゲーション画面では高精細な地図表示を行うことができ、またＴＶ画面では表示画面を縮小することなしにＴＶ画像の表示を可能とする駆動回路、電極基板及び液晶表示装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、複数段の転送回路により走査信号を順次転送し、前記各転送回路毎に出力するシフトレジスタ回路、ｉ（奇数）段目の転送回路及びｉ−１段目の転送回路の出力を２入力とするトランスミッションゲート型の第１ＮＡＮＤ回路と、前記ｉ段目の転送回路の出力を前記第１ＮＡＮＤ回路の出力側に入力するトランスミッションゲート型の第１インバータ回路とを備えた第１回路と、ｉ＋１段目の転送回路及び前記ｉ段目の転送回路の出力を２入力とするトランスミッションゲート型の第２ＮＡＮＤ回路と、前記ｉ段目の転送回路の出力を前記第２ＮＡＮＤ回路の出力側に入力するトランスミッションゲート型の第２インバータ回路とを備えた第２回路とが交互に配置されてなり、
前記トランスミッションゲートのオン／オフを制御する表示モード切替信号により第１表示モードが選択された時は前記第１及び第２ＮＡＮＤ回路をオン、前記第１及び第２インバータ回路をオフして、前記ｉ段目の転送回路と前記ｉ−１段目の転送回路の出力をＮＡＮＤ演算した結果をｉ段目の前記第１回路から走査信号として出力すると共に、前記ｉ＋１段目の転送回路と前記ｉ段目の転送回路の出力をＮＡＮＤ演算した結果をｉ＋１段目の前記第２回路から走査信号として出力し、前記表示モード切替信号により第２表示モードが選択された時は前記ＮＡＮＤ回路をオフ、前記第１及び第２インバータ回路をオンして、前記ｉ段目の転送回路の出力を前記第１及び第２インバータ回路を介してそれぞれ前記第１及び第２ＮＡＮＤ回路の出力側に入力して、ｉ段目の前記第１回路とｉ＋１段目の前記第２回路から走査信号として出力するモード切替回路を具備することを特徴とする駆動回路である。
【０００６】
好ましい形態として、前記シフトレジスタ回路は半クロック型のシフトレジスタで構成される。
【０００７】
好ましい形態として、前記第１表示モードは走査線数の多いカーナビゲーション画面用の表示モードであり、前記第２表示モードは前記カーナビゲーション画面よりも走査線数の少ないＴＶ画面用の表示モードである。
【０００８】
好ましい形態として、前記表示モード切替信号は、Ｈｉｇｈレベル又はＬｏｗレベルの直流信号である。
【０００９】
好ましい形態として、Ｈｉｇｈ又はＬｏｗレベルのシャット信号と前記モード切替回路から出力される走査信号とを２入力とするＮＡＮＤ回路を前記モード切替回路の後段に配置し、常時はＨｉｇｈレベルのシャット信号を入力することで走査信号の出力を許容し、電源投入直後の所定期間はＬｏｗレベルのシャット信号を入力することで走査信号の出力を抑制する。
【００１０】
請求項２の発明は、請求項１において、前記表示モード切替信号により第１表示モードが選択された時は、ｉ段目の前記第１回路から出力される走査信号のパルス波形をｉ−１段目の前記第２回路からのパルスカット出力信号でカットすると共に、ｉ＋１段目の前記第２回路から出力される走査信号のパルス波形をｉ段目の前記第１回路からのパルスカット出力信号でカットし、前記表示モード切替信号により第２表示モードが選択された時は、ｉ段目の前記第１回路から出力される走査信号のパルス波形をｉ−２段目の前記第１回路からのパルスカット出力信号でカットすると共に、ｉ＋１段目の前記第２回路から出力される走査信号のパルス波形をｉ−１段目の前記第２回路からのパルスカット出力信号でカットするパルスカット回路を具備することを特徴とする。
【００１１】
また、上記目的を達成するため、請求項３の発明は、複数の信号線と複数の走査線とが直交するように配置され、前記両線の各交点近傍にスイッチング素子を介して画素電極が配置された画素部と、前記信号線に映像信号を供給する信号線駆動回路と、請求項１又は２の駆動回路で構成される走査線駆動回路とを備え、前記走査線駆動回路は、前記表示モード切替信号により第１表示モードが選択された時は、走査線１ライン毎（Ｇ１，Ｇ２，…Ｇｎ）に走査信号を出力し、また前記表示モード切替信号により第２表示モードが選択された時は、前記走査線２ライン同時（Ｇ１＋Ｇ２，Ｇ３＋Ｇ４，…Ｇｎ−１＋Ｇｎ）に走査信号を出力することを特徴とする電極基板である。
【００１２】
さらに上記目的を達成するため、請求項４の発明は、請求項３の電極基板からなる第１基板と、前記画素電極と相対する対向電極が形成された第２基板と、これら両基板間に保持された液晶層とを備え、前記走査線駆動回路は、前記外部駆動回路から出力された表示モード切替信号により第１表示モードが選択された時は、走査線１ライン毎（Ｇ１，Ｇ２，…Ｇｎ）に走査信号を出力し、また前記表示モード切替信号により第２表示モードが選択された時は、前記走査線２ライン同時（Ｇ１＋Ｇ２，Ｇ３＋Ｇ４，…Ｇｎ−１＋Ｇｎ）に走査信号を出力することを特徴とする液晶表示装置である。
【００１３】
好ましい形態として、前記第１基板の走査線駆動回路に制御信号と表示モード切替信号を供給し、また信号線駆動回路に制御信号と映像信号を供給する外部駆動回路を備える。前記制御信号として、前記信号線駆動回路には、例えば水平スタート信号ＸＳＴ、水平クロック信号ＸＣＫなどが供給される。また前記走査線駆動回路には、垂直スタート信号ＹＳＴ、垂直クロック信号ＹＣＫ、シャット信号ＹＳＨＵＴ、表示モード切替信号ＥＮＡなどが供給される。
【００２１】
【発明の実施の形態】
以下、この発明に係わる駆動回路、電極基板及び液晶表示装置をアクティブマトリクス型の液晶表示装置に適用した場合について説明する。
【００２２】
［実施形態１］
実施形態１では、１つの走査線駆動回路で２つの表示モードの切り替えができるようにした例について説明する。
【００２３】
図２は、実施形態１に係わる液晶表示装置の概略構成を示すブロック図である。
【００２４】
画素アレイ部１０１には、複数の信号線Ｓ１，Ｓ２，…Ｓｍ（以下、総称Ｓ）と複数の走査線Ｇ１，Ｇ２，…Ｇｎ（以下、総称Ｇ）が互いに交差するように配線されており、これら両線の各交差部にはスイッチング素子としての画素トランジスタ１０６が配置されている。画素トランジスタ１０６のゲートは１水平ライン毎に共通に走査線Ｇに共通に接続され、ソースは１垂直ライン毎に信号線Ｓに共通に接続されている。またドレインは画素電極１０７（及び図示しない補助容量）に接続されている。この画素電極１０７と電気的に相対する対向電極１０８は、アレイ基板１０４と対向配置された図示しない対向基板上に形成されており、両基板間には液晶層１０９が保持されている。なお、画素アレイ部は本実施形態における画素部を構成している。
【００２５】
信号線駆動回路１０２は、図示しないシフトレジスタ、レベルシフタ、バッフ回路などで構成され、後述する外部駆動回路１０５から供給される各種タイミング信号に従って、映像信号を対応する信号線Ｓに順次サンプリングする。
【００２６】
走査線駆動回路１０３は、後述するシフトレジスタ回路部２０１，モード切替回路部２０２などで構成され、外部駆動回路１０５から供給される各種タイミング信号に従って、走査線Ｇに走査信号を順次出力する。本実施形態の走査線駆動回路１０３では、外部駆動回路１０５から送られてくる後述の表示モード切替信号ＥＮＡ（／ＥＮＡ）により、走査線１ライン毎（Ｇ１，Ｇ２，…Ｇｎ）に走査信号を出力する第１表示モードと、走査線２ライン同時（Ｇ１＋Ｇ２，Ｇ３＋Ｇ４，…Ｇｎ−１＋Ｇｎ）に走査信号を出力する第２表示モードの２つの表示モードの切り替えができるように構成されている。本実施形態では、第１表示モードをカーナビゲーション画面の表示モードとし、第２表示モードをＴＶ画面の表示モードとする。
【００２７】
外部駆動回路１０５は、アレイ基板１０４外に配置された制御回路であり、信号線駆動回路１０２には水平スタート信号ＸＳＴ、水平クロック信号ＸＣＫを供給し、走査線駆動回路１０３には垂直スタート信号ＹＳＴ、垂直クロック信号ＹＣＫ、後述するシャット信号ＹＳＨＵＴ、表示モード切替信号ＥＮＡを供給している。また外部から供給される映像信号は、外部駆動回路１０５を経由して（又は経由せずに）、図示しないビデオバスにより信号線駆動回路１０２に供給されている。
【００２８】
図１は、走査線駆動回路１０３の回路構成図である。走査線駆動回路１０３は、シフトレジスタ回路部２０１、モード切替回路部２０２、シャット回路部２０３、レベルシフタ回路部（Ｌ／Ｓ）２０４、パルスカット回路部２０５及びバッファ回路部２０６により構成されている。以下、上記各部の構成を説明する。ただし図１では、実線の枠で囲まれた範囲を上記各部の回路単位とし、その一つを代表して説明するものとする。
【００２９】
シフトレジスタ回路部２０１は、外部駆動回路１０５から供給される垂直スタート信号ＹＳＴを垂直クロック信号ＹＣＫ，／ＹＣＫのタイミングで順次転送して、各段毎に走査信号として出力する回路であり、トランスミッションゲート付きインバータ回路２０７，２０８と、インバータ回路２０９，２１０とで構成されている。このうち、トランスミッションゲート付きインバータ回路２０７，２０８は、図３に示すようなＣＭＯＳ回路で構成されている。図３に示すｐ−ｃｈ及びｎ−ｃｈトランスミッションゲートは、垂直クロック信号ＹＣＫ，／（反転）ＹＣＫによりオン／オフが制御される。またＩＮには垂直スタート信号ＹＳＴが入力される。
【００３０】
図１では、インバータ回路２０７のｐ−ｃｈ及びｎ−ｃｈトランスミッションゲートを▲１▼と記し、インバータ回路２０８のｐ−ｃｈ及びｎ−ｃｈトランスミッションゲートを▲２▼と記している。そして、▲１▼と記されたｎ−ｃｈトランスミッションゲート及び▲２▼と記されたｐ−ｃｈトランスミッションゲートには垂直クロック信号ＹＣＫが、また▲１▼と記されたｐ−ｃｈトランスミッションゲート及び▲２▼と記されたｎ−ｃｈトランスミッションゲートには／ＹＣＫがそれぞれ入力される。
【００３１】
図５のタイミングチャートに示すように、垂直クロック信号ＹＣＫ，／ＹＣＫのタイミングで順次転送された垂直スタート信号ＹＳＴは、図１の出力段２２０，２２１，…２２５からそれぞれ半クロックの位相差で走査信号として出力される。
【００３２】
なお、シフトレジスタ回路部２０１は本実施形態における転送回路であり、複数のシフトレジスタ回路部２０１は本実施形態におけるシフトレジスタ回路を構成している。
【００３３】
モード切替回路部２０２は、表示モード切替信号ＥＮＡ（／ＥＮＡ）に応じて走査信号の出力形式を切り替える回路であり、トランスミッションゲート付きＮＡＮＤ回路２１１と、トランスミッションゲート付きインバータ回路２１２と、インバータ回路２１３とで構成されている。このうちＮＡＮＤ回路２１１は、自段及び前段の出力段からの出力が２つの入力端に入力されるように接続されている。またインバータ回路２１２は、走査線２ライン（Ｇ１＋Ｇ２，Ｇ３＋Ｇ４，…Ｇｎ−１＋Ｇｎ）に対応する２つのモード切替回路部２０２をペアとしたときに、奇数段（Ｇ１，Ｇ３，Ｇ５，…）の出力段から出力された走査信号が各インバータ回路２１２を介してそれぞれのＮＡＮＤ回路２１１の出力側に入るように接続されている。
【００３４】
なお、図１に示す実線の枠内のＮＡＮＤ回路２１１、インバータ回路２１２はそれぞれ本実施形態における第２ＮＡＮＤ回路、第２インバータ回路であり、これらの回路を備えたモード切替回路部２０２は本実施形態における第１回路を構成している。また、上記モード切替回路部２０２の左隣りに位置するＮＡＮＤ回路２１１、インバータ回路２１２は本実施形態における第１ＮＡＮＤ回路、第１インバータ回路であり、これらの回路を備えたモード切替回路部２０２は本実施形態における第２回路を構成している。更に、複数のモード切替部２０２は本実施形態におけるモード切替回路を構成している。
【００３５】
上記構成によると、前記走査線２ラインに対応する２つのモード切替回路部２０２において、ＮＡＮＤ回路２１１をオン、インバータ回路２１２をオフとした時には、各ＮＡＮＤ回路２１１に自段及び前段の出力段から出力された走査信号が半クロックの位相差で入力するため、そのＮＡＮＤ演算の結果が各走査線毎に走査信号として出力される。また、ＮＡＮＤ回路２１１をオフ、インバータ回路２１２をオンとした時には、奇数段（Ｇ１，Ｇ３，Ｇ５，…）の出力段から出力された１つの走査信号が各ＮＡＮＤ回路２１１の出力側ラインに供給され、走査線２ライン同時に出力される。
【００３６】
トランスミッションゲート付きＮＡＮＤ回路２１１は、図４に示すようなＣＭＯＳ回路で構成されている。そして、ｐ−ｃｈ及びｎ−ｃｈトランスミッションゲートは、表示モード切替信号ＥＮＡ，／（反転）ＥＮＡによりオン／オフが制御される。またＩＮ１には自段のシフトレジスタ回路部からの出力が、ＩＮ２には前段のシフトレジスタ回路部からの出力がそれぞれ入力される。また、トランスミッションゲート付きインバータ回路２１２は、図３に示すようなＣＭＯＳ回路で構成されている。
【００３７】
図１のモード切替回路部２０２において、ＮＡＮＤ回路２１１のｐ−ｃｈ及びｎ−ｃｈトランスミッションゲートを▲３▼と記し、インバータ回路２１２のｐ−ｃｈ及びｎ−ｃｈトランスミッションゲートを▲４▼と記している。そして、▲３▼と記されたｎ−ｃｈトランスミッションゲート及び▲４▼と記されたｐ−ｃｈトランスミッションゲートには表示モード切替信号ＥＮＡが、また▲３▼と記されたｐ−ｃｈトランスミッションゲート及び▲４▼と記されたｎ−ｃｈトランスミッションゲートには／ＥＮＡがそれぞれ入力される。
【００３８】
外部駆動回路１０５から供給される表示モード切替信号ＥＮＡは、Ｈｉｇｈレベル又はＬｏｗレベルの直流信号である。したがって、表示モード切替信号ＥＮＡがＨｉｇｈレベルであれば、／ＥＮＡはＬｏｗレベルとなり、表示モード切替信号ＥＮＡがＬｏｗレベルであれば、／ＥＮＡはＨｉｇｈレベルとなる。本実施形態では、カーナビゲーション画面の表示モードでは、表示モード切替信号ＥＮＡ＝Ｈ、／ＥＮＡ＝Ｌとし、ＴＶ画面の表示モードでは、表示モード切替信号ＥＮＡ＝Ｌ、／ＥＮＡ＝Ｈとしている。
【００３９】
なお、Ｈｉｇｈレベルは本実施形態における第１電位であり、Ｌｏｗレベルは本実施形態における第２電位である。
【００４０】
シャット回路部２０３は、走査線駆動回路１０２としての機能を一時的に停止する回路であり、ＮＡＮＤ回路２１４により構成されている。ＮＡＮＤ回路２１４の一方の入力端にはＨ又はＬレベルのシャット信号ＹＳＨＵＴが入力され、他方の入力端には自段のモード切替回路部２０２から出力された走査信号が入力される。通常、シャット回路部２０３にはＨレベルのシャット信号ＹＳＨＵＴが与えられ、モード切替回路部２０２から出力された走査信号は、そのまま後段のレベルシフタ回路部２０４に送られる。一方、電源投入直後の所定期間はＬレベルのシャット信号ＹＳＨＵＴが与えられ、この期間中は走査信号が出力されないようにして、不要な画像が表示されないように制御される。
【００４１】
レベルシフタ回路部２０４は、シャット回路部２０３を経て送られてきた走査信号の振幅を画素トランジスタの駆動に必要な電圧まで昇圧する回路である。
【００４２】
パルスカット回路部２０５は、１ライン毎（又は２ライン毎）に隣接する走査線に出力される走査信号のパルス波形が、トランジスタのバラツキにより重なるのを防ぐための回路であり、ＮＯＲ回路２１５と、インバータ回路２１６と、トランスミッションゲート付きインバータ回路２１７，２１８とで構成されている。このうち、トランスミッションゲート付きインバータ回路２１７，２１８は、図３に示すようなＣＭＯＳ回路で構成されている。
【００４３】
図１のパルスカット回路部２０５において、インバータ回路２１７のｐ−ｃｈ及びｎ−ｃｈトランスミッションゲートを▲３▼と記し、インバータ回路２１８のｐ−ｃｈ及びｎ−ｃｈトランスミッションゲートを▲４▼と記している。そして、▲３▼と記されたｎ−ｃｈトランスミッションゲート及び▲４▼と記されたｐ−ｃｈトランスミッションゲートには表示モード切替信号ＥＮＡが、また▲３▼と記されたｐ−ｃｈトランスミッションゲート及び▲４▼と記されたｎ−ｃｈトランスミッションゲートには／ＥＮＡがそれぞれ入力される。
【００４４】
なお、複数のパルスカット回路部２０５は、本実施形態におけるパルスカット回路を構成している。
【００４５】
バッファ回路部２０６は、パルスカット回路部２０５から出力された走査信号を各走査線Ｇ１，Ｇ２，…Ｇｎに出力する回路であり、インバータ回路２１９で構成されている。
【００４６】
次に、上記のように構成された走査線駆動回路１０２において、第１表示モードであるカーナビゲーション画面の表示を行う場合と、第２表示モードであるＴＶ画面の表示を行う場合の動作をそれぞれ説明する。なお、ここでは上記各部のうち主要な回路部の動作についてのみ説明する。
【００４７】
まず、カーナビゲーション画面の表示を行う場合は、図５のタイミングチャートに示すように、表示モード切替信号ＥＮＡ＝Ｈ、／ＥＮＡ＝Ｌとする。各モード切替回路部２０２では、各段のＮＡＮＤ回路２１１がオン、インバータ回路２１２がオフするため、例えば出力段２２１から出力された走査信号はＮＡＮＤ回路２１１の一方の入力端に入力され、また出力段２２２からの走査信号はＮＡＮＤ回路２１１の他方の入力端に半クロックの位相差で入力されることになる。この結果、モード切替回路部２０２では、ＮＡＮＤ回路２１１の入力端が２つともＨレベルとなる期間だけ出力が有効となり、図５に示すように走査線１ライン毎（Ｇ１，Ｇ２，…）に走査信号が出力される。
【００４８】
この時に、パルスカット回路部２０５では、表示モード切替信号ＥＮＡ＝Ｈ、／ＥＮＡ＝Ｌであるため、インバータ回路２１８がオン、インバータ回路２１７がオフする。このため、自段の出力信号のパルス波形を前段の出力信号のパルス波形でカットした波形が走査信号として出力されることになる。
【００４９】
なお、自段の出力信号とは走査信号であり、前段の出力信号とは前段から出力される走査信号であって、本実施形態におけるパルスカット出力信号を意味している。
【００５０】
一方、ＴＶ画面の表示を行う場合は、図６のタイミングチャートに示すように、表示モード切替信号ＥＮＡ＝Ｌ、／ＥＮＡ＝Ｈとする。各モード切替回路部２０２では、各段のＮＡＮＤ回路２１１がオフ、インバータ回路２１２がオンするため、例えば出力段２２１から出力された走査信号はＮＡＮＤ回路２１１に入力されることなく、走査線Ｇ１、Ｇ２に対応するモード切替回路２０２のインバータ回路２１２に同時に入力されることになる。この結果、走査線Ｇ１、Ｇ２に対応するそれぞれのモード切替回路部２０２からは、出力段２１１から入力された同一の出力が取り出されることになり、走査線２ライン同時（Ｇ１＋Ｇ２，Ｇ３＋Ｇ４，…Ｇｎ−１＋Ｇｎ）に走査信号が出力されることになる。
【００５１】
この時に、パルスカット回路部２０５では、表示モード切替信号ＥＮＡ＝Ｌ、／ＥＮＡ＝Ｈであるため、インバータ回路２１８がオフ、インバータ回路２１７がオンする。このため、自段の出力信号のパルス波形を前々段の出力信号のパルス波形でカットした波形が走査信号として出力されることになる。
【００５２】
上記実施形態１の走査線駆動回路１０３によれば、カーナビゲーション画面を表示する際には、表示モード切替信号ＥＮＡ＝Ｈ、／ＥＮＡ＝Ｌとすることにより、走査線１ライン毎（Ｇ１，Ｇ２，…Ｇｎ）に走査信号を出力することができるので、高精細な地図表示を行うことができる。またＴＶ画面を表示する際には、表示モード切替信号ＥＮＡ＝Ｌ、／ＥＮＡ＝Ｈとすることにより、走査線２ライン同時（Ｇ１＋Ｇ２，Ｇ３＋Ｇ４，…Ｇｎ−１＋Ｇｎ）に走査信号を出力することができるため、表示画面を縮小することなくＴＶ画像の表示を行うことが可能となる。
【００５３】
また、パルスカット回路部２０５では、自段の出力信号のパルス波形を前段又は前々段の出力信号のパルス波形でカットした波形を走査信号として出力するため、トランジスタのバラツキにより１ライン毎（又は２ライン毎）に隣接する走査線に出力される走査信号のパルス波形が重なるのを防止することができる。したがって、表示ムラを生じることがなく、また選択画素への映像信号の書き込み不足などを生じることがないので、良好な表示品位を得ることができる。
【００５４】
［実施形態２］
実施形態２では、表示モードに対応した走査線駆動回路を２つ配置し、選択された表示モードに対応する走査線駆動回路のみ動作させることで、２つの表示モードの切り替えができるようにした例について説明する。
【００５５】
図７は、実施形態２に係わる液晶表示装置の概略構成を示すブロック図である。図７では、図２と同等部分を同一符号で示している。ここでは、画素アレイ１０１と信号線駆動回路１０２の説明を省略する。
【００５６】
走査線駆動回路３０１，３０３は、後述するシフトレジスタ回路部４０１などで構成され、外部駆動回路３０５から供給される各種タイミング信号に従って、走査線Ｇに走査信号を順次出力する。走査線駆動回路３０１，３０３は、走査線Ｇの両端に配置されている。走査線駆動回路３０１は、走査線１ライン毎（Ｇ１，Ｇ２，…Ｇｎ）に走査信号を出力する第１表示モードで動作する駆動回路であり、走査線駆動回路３０３は、走査線２ライン同時（Ｇ１＋Ｇ２，Ｇ３＋Ｇ４，…Ｇｎ−１＋Ｇｎ）に走査信号を出力する第２表示モードで動作する駆動回路である。この２つの走査線駆動回路の動作は、外部駆動回路３０５から送られてくる表示モード切替信号ＥＮＡ（／ＥＮＡ），同ＥＮＢ（／ＥＮＢ）により切り替えられる。本実施形態においては、第１表示モードをカーナビゲーション画面の表示モードとし、第２表示モードをＴＶ画面の表示モードとする。
【００５７】
なお、図７において、走査線駆動回路３０１と走査線駆動回路３０３の位置関係は逆であってもよい。
【００５８】
外部駆動回路３０５は、アレイ基板１０４外に配置された制御回路であり、信号線駆動回路１０２には水平スタート信号ＸＳＴ、水平クロック信号ＸＣＫを供給し、走査線駆動回路３０１には垂直スタート信号ＹＳＴ、垂直クロック信号ＹＣＫ、シャット信号ＹＳＨＵＴ、表示モード切替信号ＥＮＡを供給している。また走査線駆動回路３０３には垂直スタート信号ＹＳＴ、垂直クロック信号ＹＣＫ、シャット信号ＹＳＨＵＴ、表示モード切替信号ＥＮＢを供給している。更に、外部から供給される映像信号は、外部駆動回路３０５を経由して（又は経由せずに）、図示しないビデオバスにより信号線駆動回路１０２に供給されている。
【００５９】
図８は、走査線駆動回路３０１の回路構成図である。走査線駆動回路３０１は、シフトレジスタ回路部４０１、シャット回路部４０２，レベルシフタ回路部（Ｌ／Ｓ）４０３、パルスカット回路部４０４及びバッファ回路部４０５により構成されている。以下、各部の構成について説明するが、図８においても実線の枠で囲まれた範囲を上記各部の回路単位とし、その一つを代表して説明する。またシャット回路部４０２、レベルシフタ回路部４０３の構成は図１のシャット回路部２０３、レベルシフタ回路部２０４と同じであるため説明を省略する。
【００６０】
シフトレジスタ回路部４０１は、外部駆動回路３０５から供給される垂直スタート信号ＹＳＴを垂直クロック信号ＹＣＫ，／ＹＣＫのタイミングで順次転送する回路であり、本実施形態では、二段毎に１つの走査信号が出力されるように構成されている。またシフトレジスタ回路部４０１は、トランスミッションゲート型のインバータ回路４０６，４０７と、インバータ回路４０８とで構成されている。このうち、トランスミッションゲート型のインバータ回路４０６，４０７は、図３に示すようなＣＭＯＳ回路で構成されている。図３に示すｐ−ｃｈ及びｎ−ｃｈトランスミッションゲートは、垂直クロック信号ＹＣＫ，／（反転）ＹＣＫによりオン／オフが制御される。またＩＮには垂直スタート信号ＹＳＴが入力される。
【００６１】
図８では、インバータ回路４０６のｐ−ｃｈ及びｎ−ｃｈトランスミッションゲートを▲１▼と記し、インバータ回路４０７のｐ−ｃｈ及びｎ−ｃｈトランスミッションゲートを▲２▼と記している。そして、▲１▼と記されたｎ−ｃｈトランスミッションゲート及び▲２▼と記されたｐ−ｃｈトランスミッションゲートには垂直クロック信号ＹＣＫが、また▲１▼と記されたｐ−ｃｈトランスミッションゲート及び▲２▼と記されたｎ−ｃｈトランスミッションゲートには／ＹＣＫがそれぞれ入力される。
【００６２】
なお、シフトレジスタ回路部４０１は本実施形態における転送回路である。そして、複数のシフトレジスタ回路部４０１は本実施形態における第１シフトレジスタ回路を構成している。
【００６３】
パルスカット回路部４０４は、ＮＯＲ回路４１０と、インバータ回路４１１，４１２とで構成され、ＮＯＲ回路４１０において自段の出力信号のパルス波形を前段からの出力信号のパルス波形でカットすることにより、隣接する走査線に出力される走査信号が重なるのを防いでいる。
【００６４】
なお、自段の出力信号とは走査信号であり、前段の出力信号とは前段から出力される走査信号であって、本実施形態におけるパルスカット出力信号を意味している。
【００６５】
バッファ回路部４０５は、パルスカット回路部４０４から出力された走査信号を走査線１ライン毎Ｇ１，Ｇ２，…Ｇｎに出力する回路であり、トランスミッションゲート型のインバータ回路４１３で構成されている。インバータ回路４１３は、図１０に示すようなＣＭＯＳ回路からなり、ｎ−ｃｈトランスミッションゲート及びｐ−ｃｈトランスミッションゲートには表示モード切替信号ＥＮＡ（又は／ＥＮＡ）が入力される。
【００６６】
なお、バッファ回路部４０５は本実施形態における第１バッファ回路である。そして、シフトレジスタ回路部４０１とバッファ回路部４０５を備えた走査線駆動回路３０１は本実施形態における第１駆動回路を構成している。
【００６７】
図９は、走査線駆動回路３０３の回路構成図である。走査線駆動回路３０３は、シフトレジスタ回路部５０１、シャット回路部５０２，レベルシフタ回路部（Ｌ／Ｓ）５０３、パルスカット回路部５０４及びバッファ回路部５０５により構成されている。以下、各部の構成について説明するが、図９においても実線の枠で囲まれた範囲を上記各部の回路単位とし、その一つを代表して説明する。またシャット回路部５０２、レベルシフタ回路部５０３の構成は図１のシャット回路部２０３、レベルシフタ回路部２０４と同じであるため説明を省略し、またパルスカット回路部５０４の構成は図８のパルスカット回路部４０４と同じであるため説明を省略する。
【００６８】
シフトレジスタ回路部５０１は、外部駆動回路３０５から供給される垂直スタート信号ＹＳＴを垂直クロック信号ＹＣＫ，／ＹＣＫのタイミングで順次転送する回路であり、本実施形態では、二段毎に１つの走査信号が出力されるように構成されている。またシフトレジスタ回路部５０１は、トランスミッションゲート型のインバータ回路５０６，５０７と、インバータ回路５０８とで構成されている。このうち、トランスミッションゲート型のインバータ回路５０６，５０７は、図３に示すようなＣＭＯＳ回路で構成されている。図９では、インバータ回路５０６のｐ−ｃｈ及びｎ−ｃｈトランスミッションゲートを▲１▼と記し、インバータ回路５０７のｐ−ｃｈ及びｎ−ｃｈトランスミッションゲートを▲２▼と記している。そして、▲１▼と記されたｎ−ｃｈトランスミッションゲート及び▲２▼と記されたｐ−ｃｈトランスミッションゲートには垂直クロック信号ＹＣＫが、また▲１▼と記されたｐ−ｃｈトランスミッションゲート及び▲２▼と記されたｎ−ｃｈトランスミッションゲートには／ＹＣＫがそれぞれ入力される。ただし、走査線駆動回路３０３に与えられるＹＣＫ（／ＹＣＫ）は、図１３のタイミングチャートに示すように、図１２に示したＹＣＫ（／ＹＣＫ）の周波数の１／２となっている。
【００６９】
なお、シフトレジスタ回路部５０１は本実施形態における転送回路である。そして、複数のシフトレジスタ回路部５０１は本実施形態における第２シフトレジスタ回路を構成している。
【００７０】
バッファ回路部５０５は、パルスカット回路部５０４から出力された走査信号を走査線２ライン同時（Ｇ１＋Ｇ２，Ｇ３＋Ｇ４，…Ｇｎ−１＋Ｇｎ）に出力する回路であり、トランスミッションゲート型のインバータ回路５１１，５１２で構成されている。インバータ回路５１１，５１２は、図１１に示すようなＣＭＯＳ回路からなり、それぞれのｎ−ｃｈトランスミッションゲート及びｐ−ｃｈトランスミッションゲートには表示モード切替信号ＥＮＢ（又は／ＥＮＢ）が入力される。
【００７１】
なお、複数のバッファ回路部５０５は本実施形態における第２バッファ回路である。そして、シフトレジスタ回路部５０１とバッファ回路部５０５を備えた走査線駆動回路３０３は本実施形態における第２駆動回路を構成している。
【００７２】
次に、上記のように構成された走査線駆動回路３０１及び３０３において、第１表示モードであるカーナビゲーション画面の表示を行う場合と、第２表示モードであるＴＶ画面の表示を行う場合の動作について説明する。なお、ここでは上記各部のうち主要な回路部の動作についてのみ説明する。
【００７３】
カーナビゲーション画面の表示を行う場合、走査線駆動回路３０１に対しては、図１２のタイミングチャートに示すように、表示モード切替信号ＥＮＡ＝Ｈ、／ＥＮＡ＝Ｌを供給し、走査線駆動回路３０３に対しては、表示モード切替信号ＥＮＢ＝Ｈ、／ＥＮＢ＝Ｌ（図示せず）を供給する。
【００７４】
この時は、走査線駆動回路３０１のバッファ回路部４０５では、表示モード切替信号ＥＮＡによりインバータ回路４１３がオンするため、シフトレジスタ回路部４０１から二段毎に出力された走査信号は、図１２に示すように走査線１ライン毎（Ｇ１，Ｇ２，…Ｇｎ）に出力される。一方、走査線駆動回路３０３のバッファ回路部５０５では、表示モード切替信号ＥＮＢによりインバータ回路５１１，５１２はオフするため、バッファ回路部５０５の出力はフローティング状態となる。
【００７５】
このように、カーナビゲーション画面の表示を行う期間中は、走査線駆動回路３０１からは走査線１ライン毎に走査信号が出力される一方、走査線駆動回路３０３は停止した状態となる。
【００７６】
ＴＶ画面の表示を行う場合は、走査線駆動回路３０１に対しては、表示モード切替信号ＥＮＡ＝Ｌ、／ＥＮＡ＝Ｈ（図示せず）を供給し、走査線駆動回路３０３に対しては、図１３のタイミングチャートに示すように、表示モード切替信号ＥＮＢ＝Ｌ、／ＥＮＢ＝Ｈを供給する。
【００７７】
この時は、走査線駆動回路３０３のバッファ回路部５０５では、表示モード切替信号ＥＮＢによりインバータ回路５１１，５１２がオンするため、シフトレジスタ回路部５０１から二段毎に出力された走査信号は、図１３に示すように走査線２ライン同時（Ｇ１＋Ｇ２，Ｇ３＋Ｇ４，…Ｇｎ−１＋Ｇｎ）に出力される。一方、走査線駆動回路３０１のインバータ回路４１３がオフするため、バッファ回路部４０５の出力はフローティング状態となる。
【００７８】
このように、ＴＶ画面の表示を行う期間中は、走査線駆動回路３０３からは走査線２ライン同時に走査信号が出力される一方、走査線駆動回路３０１は停止した状態となる。
【００７９】
上記実施形態２の走査線駆動回路３０１，３０３によれば、カーナビゲーション画面を表示する際には、表示モード切替信号ＥＮＡ＝Ｈ、／ＥＮＡ＝Ｌ、且つ表示モード切替信号ＥＮＢ＝Ｈ、／ＥＮＢ＝Ｌとすることにより、走査線駆動回路３０１から走査線１ライン毎（Ｇ１，Ｇ２，…Ｇｎ）に走査信号を出力させ、且つ走査線駆動回路３０３を停止させることができるので、高精細な地図表示を行うことができる。またＴＶ画面を表示する際には、表示モード切替信号ＥＮＡ＝Ｌ、／ＥＮＡ＝Ｈ、且つ表示モード切替信号ＥＮＢ＝Ｌ、／ＥＮＢ＝Ｈとすることにより、走査線駆動回路３０３から走査線２ライン同時（Ｇ１＋Ｇ２，Ｇ３＋Ｇ４，…Ｇｎ−１＋Ｇｎ）に走査信号を出力させ、且つ走査線駆動回路３０１を停止させることができるため、表示画面を縮小することなくＴＶ画像の表示を行うことができる。
【００８０】
とくに、実施形態２の走査線駆動回路３０１，３０３では、実施形態１の走査線駆動回路１０３に比べて回路構成を簡素化することができ、回路設計も容易となる。
【００８１】
また、パルスカット回路部４０４，５０４では、自段の出力信号のパルス波形を前段の出力信号のパルス波形でカットした波形を走査信号として出力するため、トランジスタのバラツキにより１ライン毎（又は２ライン毎）に隣接する走査線に出力される走査信号のパルス波形が重なるのを防止することができる。したがって、表示ムラを生じることがなく、また選択画素への映像信号の書き込み不足などを生じることがないので、良好な表示品位を得ることができる。
【００８２】
ところで、上述した実施形態１及び２の液晶表示装置に関連する従来例として、特開平６−９５０７１号公報には、一つの液晶表示装置でインターレース駆動、２ライン同時駆動、順次駆動等の各種の駆動が行えるようにした技術が提案されている。
【００８３】
しかし、この特開平６−９５０７１号公報の液晶表示装置では、２ライン同時駆動（インターレース駆動でも同じ）を行う場合には奇数、偶数の各フィールド毎に制御信号の信号波形を変化させる必要があり、とくに順次走査駆動を行う場合にはシフトパルスに同期したクロック波形の制御信号を入力する必要があるため、この制御信号を供給する外部回路の負担が大きいという問題点がある。これに対して上記実施形態１及び２の液晶表示装置では、いずれの駆動方式においても表示モード切替信号はＨｉｇｈレベル又はＬｏｗレベルの直流信号であり、従来例に比べて制御信号の供給が容易となるため、外部回路での負担を軽減することができる。
【００８４】
なお、各実施形態の走査線駆動回路は、アレイ基板１０４上に画素アレイ部１０１と一体に形成されたものでなくてもよい。例えば、信号線駆動回路と共に外部駆動回路上に配置されたものであってもよい。
【００８５】
さらに、各実施形態の走査線駆動回路は、液晶表示装置又はその電極基板に適用されるだけでなく、例えば電極基板上に有機ＥＬを形成した構造の平面表示装置、又は対向配置された電極基板間に有機ＥＬを保持した構造の平面表示装置にも適用することができる。
【００８６】
【発明の効果】
以上説明したように、本発明によれば、カーナビゲーション画面を表示する場合は走査線１ライン毎に走査信号を出力することにより、高精細な地図表示を行うことができ、またＴＶ画面を表示する場合は走査線２ライン同時に走査信号を出力することにより、表示画面を縮小することなくＴＶ画像の表示を行うことが可能となる。したがって、本発明を適用した車載型モニタでは、一つのモニタ画面でカーナビゲーション画面とＴＶ画面のどちらにも適した表示画像を得ることができる。
【図面の簡単な説明】
【図１】実施形態１における走査線駆動回路の回路構成図。
【図２】実施形態１に係わる液晶表示装置の概略構成を示すブロック図。
【図３】トランスミッションゲート型のインバータ回路の具体例を示す回路構成図。
【図４】トランスミッションゲート型のＮＡＮＤ回路の具体例を示す回路構成図。
【図５】実施形態１においてカーナビゲーション画面の表示を行う場合のタイミングチャート。
【図６】実施形態１においてＴＶ画面の表示を行う場合のタイミングチャート。
【図７】実施形態２に係わる液晶表示装置の概略構成を示すブロック図。
【図８】実施形態２における走査線駆動回路の回路構成図。
【図９】実施形態２における走査線駆動回路の回路構成図。
【図１０】トランスミッションゲート型のインバータ回路の具体例を示す回路構成図。
【図１１】トランスミッションゲート型のインバータ回路の具体例を示す回路構成図。
【図１２】実施形態１においてカーナビゲーション画面の表示を行う場合のタイミングチャート。
【図１３】実施形態１においてＴＶ画面の表示を行う場合のタイミングチャート。
【符号の説明】
１０１…画素アレイ部、１０２…信号線駆動回路、１０３，３０１，３０３…走査線駆動回路、１０４…アレイ基板、１０５，３０５…外部駆動回路、２０１，４０１，５０１…シフトレジスタ回路部、２０２…モード切替回路部、２０３，４０２，５０２…シャット回路部、２０４，４０３，５０３…レベルシフト回路部、２０５，４０４，５０４…パルスカット回路部、２０６，４０５，５０５…バッファ回路部
【図１】
0004846133.tif 000002
【図２】
0004846133.tif 000003
【図３】
0004846133.tif 000004
【図４】
0004846133.tif 000005
【図５】
0004846133.tif 000006
【図６】
0004846133.tif 000007
【図７】
0004846133.tif 000008
【図８】
0004846133.tif 000009
【図９】
0004846133.tif 000010
【図１０】
0004846133.tif 000011
【図１１】
0004846133.tif 000012
【図１２】
0004846133.tif 000013
【図１３】
0004846133.tif 000014