(57)【特許請求の範囲】
【請求項１】
半導体基板上に第１の絶縁膜を介して半導体層を形成したＳＯＩ基板の前記半導体層に半導体素子を形成する半導体装置の製造方法において、
前記半導体層にＭＯＳＦＥＴを形成するためのウエル領域と不純物拡散ゲッタリング領域とを互いに離間して形成する工程と、
前記半導体層の表面に選択的に前記不純物拡散ゲッタリング領域を覆う第２の絶縁膜を形成する工程と、
前記第２の絶縁膜が形成されていない前記ウエル領域の表面に前記ＭＯＳＦＥＴのゲート酸化膜を形成する工程と、
前記ゲート酸化膜の上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記ＭＯＳＦＥＴのソース・ドレイン領域を形成する工程と、
前記第２の絶縁膜、前記ゲート電極および前記半導体層の表面に層間絶縁膜を形成する工程と、
前記層間絶縁膜上にエッチングストップ膜を形成する工程と、
該エッチングストップ膜上にエッチングマスク膜を形成する工程と、
該エッチングマスク膜，前記エッチングストップ膜，前記第２の絶縁膜を選択的に開口する工程と、
前記エッチングマスク膜をマスクとして前記不純物拡散ゲッタリング領域を貫通して前記第１の絶縁膜に到達する分離溝を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記分離溝形成後、分離溝内に絶縁膜を形成する前に、前記エッチングストップ膜が露出するまで前記エッチングマスク膜を除去する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記分離溝形成後、前記分離溝の側壁に第３の絶縁膜を形成する工程と、
前記第３の絶縁膜が形成された前記分離溝内部を多結晶シリコン若しくは絶縁膜からなる充填層で充填する工程と、
前記エッチングストップ膜が露出するまで前記半導体基板表面に付着した前記充填層を除去する工程とを有することを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＳＯＩ基板を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造プロセスでは、製造工程中に起こる重金属汚染に起因した接合リークやゲート酸化膜の耐圧劣化が発生する。
重金属汚染による半導体装置の上記特性劣化の対策として、いくつかのゲッタリング技術が用いられている。通常、ＣＺ引き上げ法により製造されたシリコンウエハ内に含まれる酸素の析出を利用した内因性ゲッタリング（イントリンシックゲッタリング）技術が一般的に用いられている。
【０００３】
また、酸素原子は、熱処理により析出し、微小欠陥や積層欠陥を形成する。これらの欠陥は歪み場を形成し、重金属不純物原子を固着しやすい特性を有している。素子を形成するウエハ表面の酸素濃度を外方拡散により低減し、且つ、ウエハ内部には酸素の析出を起こして、重金属を固着させる手法が、前記の内因性ゲッタリングである。
一方、ウエハの裏面に高濃度の不純物拡散層、多結晶シリコン、ダメージ層などを形成し、この領域に歪み場を形成して、重金属不純物原子を固着する外因性ゲッタリング（エクストリンシックゲッタリング）技術がある。
【特許文献１】特開平１０−３３２４１号公報
【特許文献２】特開平４−３４０７４５号公報
【特許文献３】特開昭５７−１３３６３７号公報
【特許文献４】特開平７−２４９６３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、低耐圧の制御回路と高耐圧の出力回路を１チップ内に形成するパワーＩＣや高速動作ＬＳＩにおいて、分離面積や寄生効果の低減に効果があるＳＯＩ基板が利用されている。
ＳＯＩ基板は、半導体基板上に絶縁膜を介して、半導体層を形成した構造となっている。素子を形成する半導体層はＳＯＩ基板の製造工程の熱処理により、酸素濃度が５．０×１０17原子／ｃｍ3以下に減少すると、第２の半導体層中には酸素の析出は起こらない。従って、半導体層内には、重金属は固着されない。
【０００５】
また、絶縁膜が前記半導体層と半導体基板の間に存在するため、ゲッタリングのための欠陥層や高濃度の不純物拡散層を形成しても、ＣＺウエハの裏面にゲッタリングのための欠陥層や高濃度の不純物拡散層を形成する程、ゲッタリング効果は得られない。
これを解決するために、例えば、特開平１０−０３２２０９号公報に開示されているように、半導体層内の重金属をゲッターするためのゲッタリング層を形成する方法がある。この方法は、半導体層と絶縁層の間に高濃度の不純物拡散層を介在させて、この不純物拡散層に重金属を固着させる方法であり、この方法を用いて、半導体装置の耐圧特性などの電気的特性を向上させることができる。
【０００６】
しかし、ＳＯＩ基板に形成した、高耐圧の半導体装置では、半導体層と絶縁膜とで電界を分担しているが、前記の特開平１０−０３２２０９号公報で開示されている方法では、ゲッタリング効果を持たせている高濃度の不純物拡散層で空乏層の伸びが止められて、絶縁膜まで、電界が拡がらない。そのために、高耐圧の半導体装置を実現することが困難である。
【０００７】
また、特開昭６１−３２４３３号公報で、半導体層に選択的に欠陥領域をイオン注入で形成して、ゲッタリング作用を持たせている方法を開示しているが、この方法では、通常、半導体装置の製造で使用していないイオン種を半導体層にイオン注入するために、取扱いが厄介で、また生産性もよくない。また、これらのイオン種はボロンなどと比べると、ゲッタリング効果が低い。
【０００８】
また、特開昭６３−３８２３５号公報で開示されている方法では、ゲッタリング効果を持つ不純物拡散領域の不純物の表面濃度についての具体的な情報が開示されていない。
この発明の目的は、前記の課題を解決して、半導体チップを小型化できて、高いゲッタリング領域を有する高耐圧の半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
前記の目的を達成するために、半導体基板上に第１の絶縁膜を介して半導体層を形成したＳＯＩ基板の前記半導体層に半導体素子を形成する半導体装置の製造方法において、
前記半導体層にＭＯＳＦＥＴを形成するためのウエル領域と不純物拡散ゲッタリング領域とを互いに離間して形成する工程と、
前記半導体層の表面に選択的に前記不純物拡散ゲッタリング領域を覆う第２の絶縁膜を形成する工程と、
前記第２の絶縁膜が形成されていない前記ウエル領域の表面に前記ＭＯＳＦＥＴのゲート酸化膜を形成する工程と、
前記ゲート酸化膜の上にゲート電極を形成する工程と、
前記ゲート電極をマスクとして前記ＭＯＳＦＥＴのソース・ドレイン領域を形成する工程と、
前記第２の絶縁膜、前記ゲート電極および前記半導体層の表面に層間絶縁膜を形成する工程と、
前記層間絶縁膜上にエッチングストップ膜を形成する工程と、
該エッチングストップ膜上にエッチングマスク膜を形成する工程と、
該エッチングマスク膜，前記エッチングストップ膜，前記第２の絶縁膜を選択的に開口する工程と、
前記エッチングマスク膜をマスクとして前記不純物拡散ゲッタリング領域を貫通して前記第１の絶縁膜に到達する分離溝を形成する工程とを有する製造方法とする。
【００１１】
前記のように、活性領域の直近にゲッタリング用の不純物拡散領域を設けることで、活性領域内に導入された重金属不純物などの不純物を効率よくゲッタリングできる。また、分離溝を形成する前に、分離溝形成領域に前記不純物拡散領域を形成することで、不純物拡散領域が占める無駄な面積を小さくできて、半導体チップの小型化を図ることができる。
【発明の効果】
【００１２】
この発明によれば、不純物拡散ゲッタリング領域と素子間を分離する分離溝を重複させることにより、半導体装置の小型化できる。
また、半導体層表面の分離溝形成領域に事前に高濃度の不純物拡散領域を形成することにより、さらに、半導体装置のゲート耐圧およびソース・ドレイン間の耐圧を向上させることができて、その結果、これらの良品率を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
図１は、この発明の第１参考例の半導体装置の構成図で、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。尚、同図（ａ）は、半導体表面を基準にして描き、分離領域１００については範囲のみを示した。
図１において、半導体基板１上に絶縁膜２を介してｎ形半導体層３を形成したＳＯＩ（Ｓｉｌｏｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板２００を用いて、半導体装置を製作する。さらに、具体的に説明すると、このＳＯＩ基板２００は、半導体基板１と、予め表面に絶縁膜２を形成した厚いｎ形半導体層を結合し、この厚いｎ形半導体層を所望の厚さに加工して前記のｎ形半導体層３とすることで得られる。図では、ｎ形半導体層３は島状にした後を示す。
【００１４】
ｎ形半導体層３は絶縁膜５と充填層６で複数の島に分離され、この島状に分離されたｎ形半導体層３の表面層にｎウエル領域２２とｐウエル領域２３を形成し、ｎウエル領域２２にはｐソース領域２６ａとｐドレイン領域２６ｂとゲート酸化膜２５ａを介してゲート電極２４ａが形成される。ｐウエル領域２３にはｎソース領域２７ａとｎドレイン領域２７ｂとゲート酸化膜２５ｂを介してゲート電極２４ｂが形成される。ｐソース領域２６ａ、ｐドレイン領域２６ｂ、ｎソース領域２７ａおよびｎドレイン領域２７ｂ上に、ソース電極９ａ、９ｃ、ドレイン電極９ｂ、９ｄが形成されて、ｐチャネルＭＯＳＦＥＴ１０１とｎチャネルＭＯＳＦＥＴ１０２が形成される。これらのｎウエル領域２２とｐウエル領域２３から所定の距離を離して、且つ、これらのウエル領域２２、２３を取り囲むように、高濃度の不純物拡散領域１０を形成する。これらのＭＯＳＦＥＴ１０１、１０２の耐圧構造部に厚い酸化膜７が形成され、その上に層間絶縁膜８が形成される。前記の島状に分離する絶縁膜５と充填層６が分離領域１００となる。
【００１５】
前記の高濃度の不純物拡散領域１０をｐ形不純物であるボロンで形成し、その表面濃度を１×１０18原子／ｃｍ3から５×１０20原子／ｃｍ3とし、拡散深さは４μｍ程度とする。ゲッタリング効果を有効に働かせるには、この表面濃度は、ゲート酸化膜２５ａ、２５ｂを形成する以前に形成される拡散領域（ｎウエル領域２２やｐウエル領域２３）の濃度（通常は３×１０18原子／ｃｍ3未満である）より高くする必要があり、そのため、表面濃度の下限値を１×１０18原子／ｃｍ3とした。また、この表面濃度が５×１０20原子／ｃｍ3以上ではゲッタリング効果が飽和するために、上限値を５×１０20原子／ｃｍ3とした。
【００１６】
高濃度の不純物拡散領域１０の不純物原子は前記のボロンの他に、リン、ヒ素およびフッ素の原子を単独もしくは複合で用いても構わない。複合して用いた場合も、複合の不純物拡散領域の表面濃度を１×１０18原子／ｃｍ3から５×１０20原子／ｃｍ3とすることで、前記と同様の効果が期待できる。
このように、表面濃度を１×１０18原子／ｃｍ3から５×１０20原子／ｃｍ3の範囲を設定することで、半導体装置のゲート耐圧を確保し、ソース・ドレイン間の耐圧を高耐圧化することができる。
【００１７】
図２は、図１の素子構造で、高濃度の不純物拡散領域の表面濃度と良品率の関係を示す。高濃度の不純物拡散領域１０の不純物原子にボロンを用いた例を示す。また、この良品率はゲート耐圧とソース・ドレイン間の耐圧とを含んだ、合計の良品率である。表面濃度が１×１０18原子／ｃｍ3以上とすることで、良品率を６０％以上とすることができる。
図３は、この発明の第２参考例の半導体装置における要部断面図である。図１との違いは、図１の絶縁膜による分離領域１００が形成されていない点である。この参考例では素子分離には接合分離を用いている。この場合も図１と同様の効果が得られる。
【００１８】
図４から図１６は、この発明の第３参考例で、図１の半導体装置における製造方法について、工程順に示した製造工程断面図である。
まず、厚さ、６３０μｍ程度の半導体基板１上に厚さ１〜３μｍの絶縁膜２を介して、厚さ５〜１０μｍの半導体層３が形成されたＳＯＩ基板を形成する（図４）。
このＳＯＩ基板に、厚さ１μｍ程度のエッチングマスク材２１を形成する（図５）。
【００１９】
つぎに、レジストパターニング・エッチング（レジストをフォトリソグラフィーでパターニングとエッチングすること）により分離溝形成領域４ａのエッチングマスク材２１を開口する。エッチングマスク材２１には熱酸化膜膜を用い、エッチングマスク材２１の開口幅は１〜２μｍである（図６）。
エッチングマスク材２１をマスクとして、半導体層３表面から絶縁膜２に達する分離溝４を形成する（図７）。
【００２０】
その後、エッチングマスク材２１を除去した後、分離溝４の側壁および半導体層３に、絶縁膜５を形成する。このとき、絶縁膜５の膜厚は０．５〜１．０μｍである（図８）。
さらに分離溝４に充填層６を埋め込む。この充填層６には多結晶シリコンを用いた（図９）。
分離領域１００以外の領域の絶縁膜５を除去した後、ｐチャネルＭＯＳＦＥＴの形成領域１０１ａ、ｎチャネルＭＯＳＦＥＴの形成領域１０２ａに、それぞれ、ｎウエル領域２２、ｐウエル領域２３を形成する（図１０）。
【００２１】
続いて、分離領域１００とｐチャネルＭＯＳＦＥＴの形成領域１０１ａ、ｎチャネルＭＯＳＦＥＴの形成領域の間の領域に、高濃度の不純物拡散領域１０を形成する。この不純物拡散領域１０の拡散不純物としてボロンを用い、加速電圧８０ｋｅＶ、注入量５．０×１０15ｃｍ-2でイオン注入で形成する。この条件で形成される高濃度の不純物拡散領域１０の表面濃度は、２．５×１０19原子／ｃｍ3である。この表面濃度は一例であり、本発明では、この不純物拡散領域１０の表面濃度を１×１０18〜５×１０20原子／ｃｍ3となるように、注入量を選定する（図１１）。
【００２２】
さらに、ｐチャネルＭＯＳＦＥＴの形成領域１０１ａ、ｎチャネルＭＯＳＦＥＴの形成領域１０２ａ以外に選択的に絶縁膜７を形成する。この絶縁膜７は熱酸化で形成されたＬＯＣＯＳ酸化膜であり、膜厚は０．５〜１．０μｍである。不純物拡散層１０は、この絶縁膜７の下に埋め込まれる。また、この絶縁膜７を形成する時の酸化温度により、分離領域１００で囲まれた領域内の半導体層３に分布するＦｅ、Ｃｒなどの重金属は高濃度の不純物拡散領域１０に集まり、半導体層３に混入しているこれらの重金属の濃度は低下する（図１２）。この状態でゲート酸化膜２５ａ、２５ｂおよびゲート電極２４ａ、２４ｂを形成する（図１３）。
【００２３】
これ以降は、通常のＭＯＳＦＥＴを製造するプロセスでｐソース領域２６ａとｐドレイン領域２６ｂを形成し、ｎソース領域２７ａとｎドレイン領域２７ｂを形成し（図１４）、層間絶縁膜８を形成し（図１５）、ソース電極２６ａ、２７ａ、ドレイン電極２６ｂ、２７ｂとなる金属電極９を形成する（図１６）。この図１６は図１と同じである。
この第３参考例では、高濃度の不純物拡散領域１０をボロンで形成しているが、リン、ヒ素およびフッ素で形成してもよい。また、その場合、これらの原子を単独で形成しても、複数個混在させて形成してもよい。いずれの場合も、この不純物拡散領域１０の表面濃度を１×１０18原子／ｃｍ3〜５×１０20原子／ｃｍ3の範囲になるように、イオン注入量を選定する。
【００２４】
前記のようにすることで、高いゲッタリング効果が得られ、図２に示すように、耐圧の良品率が、例えば６０％以上に向上する。また、イオン種に、ＭＯＳＦＥＴを形成する場合に用いられる通常のイオン種のため、通常の製造プロセスで、通常使用する製造設備でこの不純物拡散領域１０を形成できる。
図１７は、この発明の第１実施例で、この発明の製造方法により製造された半導体装置の構成図を示し、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。尚、同図（ａ）は、半導体表面を基準にして描き、分離領域１００については範囲のみを示した。
【００２５】
図１７と図１との違いは、高濃度の不純物拡散領域１０を貫通して分離領域１００が形成されている点である。この高濃度の不純物拡散領域１０は分離領域１００より広い領域である。図１７では、分離領域１００の両側に高濃度の不純物拡散領域１０が形成されているが、片側でもよく、また、分離領域１００内の領域に形成して、最終的には、分離領域１００を形成するとき、除去されても構わない。
【００２６】
図１８から図３０は、この発明の第２実施例で、図１７の半導体装置における製造方法について、工程順に示した製造工程断面図である。
厚さ約６３０μｍの半導体基板１上に厚さ１〜３μｍの第１の絶縁層２を介してｎ形半導体層３が厚さ５〜１０μｍで形成されたＳＯＩ基板に厚さ２０ｎｍ〜４０ｎｍのバッファ酸化膜３０（スクリーン酸化膜ともいう）を熱酸化法により形成し、ｐチャネルＭＯＳＦＥＴを形成する領域１０１ａ、ｎチャネルＭＯＳＦＥＴを形成する領域１０１ａにそれぞれｎウエル領域２２、ｐウエル領域２３を、それぞれフォトリソグラフ技術を用いて選択的にイオン注入した後、熱処理を施し形成する（図１８）。
【００２７】
続いて、分離溝を形成する分離領域１００より広い領域に選択的に高濃度の不純物拡散領域１０を形成する（図１９）。この実施例では、拡散不純物としてボロンを用い、加速電圧８０ｋｅＶ、注入量５．０×１０15ｃｍ-2でイオン注入で形成した。また、イオン注入後、１１００℃、２時間の熱処理を行った。この条件で形成される高濃度の不純物拡散領域１０の表面濃度は、その後の製造プロセスを経た最終段階で、２．５×１０19原子／ｃｍ3である
続いて、バッファ酸化膜３０を除去した後、選択酸化法により、絶縁膜７を形成した後、ｐチャネルＭＯＳＦＥＴを形成する領域１０１ａ、ｎチャネルＭＯＳＦＥＴを形成する領域１０２ａにゲート酸化膜２５ａ、２５ｂとゲート電極２４ａ２４ｂを形成する。さらに、ｎウエル領域２２の表面層にｐソース領域２６ａとｎドレイン領域２６ｂを形成し、ｐウエル領域２３の表面層にｎソース領域２７ａとｎドレイン領域２７ｂを形成する（図２０）。
【００２８】
続いて、層間絶縁膜８ａ、エッチングストップ膜３１およびエッチングマスク膜３２を形成する（図２１）。層間絶縁膜８ａは化学気相成長法により形成された酸化シリコン膜で、膜厚は０．１〜０．５μｍである。エッチングストップ膜３１は化学気相成長法により形成された窒化シリコン膜または多結晶シリコン膜であり、膜厚は０．１〜０．５μｍである。エッチングマスク膜３２は化学気相成長法により形成した酸化シリコン膜で、膜厚は１〜２μｍである。
【００２９】
高濃度の不純物拡散領域１０内の上部の層間絶縁膜８ａ、エッチングストップ膜３１およびエッチングマスク膜３２をフォトリソグラフ技術を用いて選択的に開口し開口部４ａを形成した後（図２２）、エッチングマスク膜３２をマスクとして絶縁膜２に到達する分離溝４を異方性エッチングにより形成する（図２３）。分離溝17の開口幅は１〜３μｍである。
【００３０】
続いて、エッチングマスク膜３２を、希釈した弗化水素酸溶液またはドライエッチングプロセスにより、完全に除去する。除去の終点はエッチングストップ膜３１で規定される（図２４）。
続いて、この分離溝４の内部に絶縁膜５を形成した後、充填層６によりこの分離溝４内を充填する（図２５）。絶縁膜５は化学気相成長法により形成した酸化シリコン膜であり、膜厚は０．４〜１．０μｍである。充填層６は化学気相成長法により形成した多結晶シリコンであり、膜厚は０．５〜１．０μｍである。このとき、分離溝４の幅と絶縁膜５の膜厚を最適化すれば、絶縁膜５のみでこの分離溝４の内部を完全に充填することができる。
【００３１】
続いて、表面に付着した充填層６をドライエッチングプロセスを用いて除去した後、絶縁膜５をエッチングストップ膜３１が露出するまで、希釈した弗化水素酸溶液またはドライエッチングプロセスにより除去する（図２６）。
続いて、エッチングストップ膜３１をドライエッチング法により除去し、層間絶縁膜８ａを露出させ、充填層６の表面高さを層間絶縁膜８ａ表面高さと同一になるように、充填層６の凸部を除去して平坦化し（図２７）、続いて、この層間絶縁膜８ａ上、絶縁膜５上および充填層６上に、層間絶縁膜８を形成する（図２８）。
【００３２】
その後は、通常の半導体装置の製造プロセスと同様に、ｐチャネルＭＯＳＦＥＴ、ｎチャネルＭＯＳＦＥＴのｐソース領域２６ａ、ｐドレイン領域２６ｂおよびｎソース領域２７ａ、ｎドレイン領域２７ｂに到達するコンタクト孔３３を形成し（図２９）、金属膜でソース電極９ａ、９ｃおよびドレイン電極９ｂ、９ｄを形成する（図３０）。
この実施例では、ｐチャネルＭＯＳＦＥＴ１０１、ｎチャネルＭＯＳＦＥＴ１０２の例を用いて説明したが、その他の構成素子としてバイポーラトランジスタ，ダイオードおよび高耐圧ＭＯＳＦＥＴであっても、高濃度の不純物拡散領域１０や分離領域１００の構成およびそれらの製造方法は同様である。
【００３３】
また、前記の第１実施例の半導体装置では、ｎ形半導体層３の表面層に、分離領域１００の分離溝４を形成する前に、事前に高濃度の不純物拡散領域１０を形成することにより、ゲート酸化膜２５ａ、ｂおよびソース領域、ドレイン領域を形成する拡散接合の電気的特性を改善し、良品率・信頼性を向上できる。またその他に以下の効果が得られる。（１）重金属を固着するゲッタリング層である前記高濃度の不純物拡散領域１０と、素子間を分離する分離領域である分離溝４を重複させることにより、半導体装置の小型化が可能である。（２）重金属汚染により劣化するゲート酸化膜２５ａ、ｂおよび拡散接合の形成工程前に高濃度の不純物拡散領域１０を形成し、この高濃度の純物拡散領域１０を形成した後、分離溝４を形成するため、重金属の十分なゲッタリングが可能である。
【００３４】
例として、半導体装置の小型化を簡単に一次元で考える。分離溝で規定されるｎ形半導体層３に対し十分なゲッタリングが得られる高濃度の不純物拡散領域１０の実効的な幅を５μｍ，分離溝幅を２μｍとすると、高濃度の不純物拡散領域１０と分離溝４で必要となる領域の幅は分離溝４で規定された領域の片側で７μｍ，両側で１４μｍである。本発明の場合５μｍの幅で高濃度の不純物拡散領域１０と分離溝４が形成できるので、分離溝４で規定されて領域の片側で２μｍ低減できる。例えば、半導体装置が、５０個の分離領域で構成される場合、２μｍ×２（両側）×５０（分離領域）＝２００μｍの小型化が可能である。
【図面の簡単な説明】
【００３５】
【図１】この発明の第１参考例の半導体装置の構成図で、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図２】図１の素子構造で、高濃度の不純物拡散領域の表面濃度と良品率の関係を示す図
【図３】この発明の第２参考例の半導体装置における要部断面図
【図４】この発明の第３参考例で、半導体装置の製造工程断面図
【図５】図４に続く、この発明の第３参考例で、半導体装置の製造工程断面図
【図６】図５に続く、この発明の第３参考例で、半導体装置の製造工程断面図
【図７】図６に続く、この発明の第３参考例で、半導体装置の製造工程断面図
【図８】図７に続く、この発明の第３参考例で、半導体装置の製造工程断面図
【図９】図８に続く、この発明の第３参考例で、半導体装置の製造工程断面図
【図１０】図９に続く、この発明の第３参考例で、半導体装置の製造工程断面図
【図１１】図１０に続く、この発明の第３参考例で、半導体装置の製造工程断面図
【図１２】図１１に続く、この発明の第３参考例で、半導体装置の製造工程断面図
【図１３】図１２に続く、この発明の第３参考例で、半導体装置の製造工程断面図
【図１４】図１３に続く、この発明の第３参考例で、半導体装置の製造工程断面図
【図１５】図１４に続く、この発明の第３参考例で、半導体装置の製造工程断面図
【図１６】図１５に続く、この発明の第３参考例で、半導体装置の製造工程断面図
【図１７】この発明の第１実施例で、この発明の製造方法により製造された半導体装置の構成図を示し、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図１８】この発明の第２実施例で、半導体装置の製造工程断面図
【図１９】図１８に続く、この発明の第２実施例で、半導体装置の製造工程断面図
【図２０】図１９に続く、この発明の第２実施例で、半導体装置の製造工程断面図
【図２１】図２０に続く、この発明の第２実施例で、半導体装置の製造工程断面図
【図２２】図２１に続く、この発明の第２実施例で、半導体装置の製造工程断面図
【図２３】図２２に続く、この発明の第２実施例で、半導体装置の製造工程断面図
【図２４】図２３に続く、この発明の第２実施例で、半導体装置の製造工程断面図
【図２５】図２４に続く、この発明の第２実施例で、半導体装置の製造工程断面図
【図２６】図２５に続く、この発明の第２実施例で、半導体装置の製造工程断面図
【図２７】図２６に続く、この発明の第２実施例で、半導体装置の製造工程断面図
【図２８】図２７に続く、この発明の第２実施例で、半導体装置の製造工程断面図
【図２９】図２８に続く、この発明の第２実施例で、半導体装置の製造工程断面図
【図３０】図２９に続く、この発明の第２実施例で、半導体装置の製造工程断面図
【符号の説明】
【００３６】
１    半導体基板
２    絶縁膜
３    ｎ形半導体層
４    分離溝
４ａ  開口部
５    絶縁膜
６    充填層
７    絶縁膜
８    層間絶縁膜
８ａ  層間絶縁膜
９ａ、９ｃ    ソース電極
９ｂ、９ｄ    ドレイン電極
１０    高濃度の不純物拡散領域
２１    エッチングマスク材
２２    ｎウエル領域
２３    ｐウエル領域
２４ａ、２４ｂ    ゲート電極
２５ａ、２５ｂ    ゲート酸化膜
２６ａ  ｐソース領域
２６ｂ  ｐドレイン領域
２７ａ  ｎソース領域
２７ｂ  ｎドレイン領域
３０    バッファ酸化膜
３１    エッチングストップ膜
３２    エッチングスマスク膜
３３    コンタクト孔
１０１    ｐチャネルＭＯＳＦＥＴ
１０１ａ  ｐチャネルＭＯＳＦＥＴを形成する領域
１０２    ｎチャネルＭＯＳＦＥＴ
１０２ａ  ｎチャネルＭＯＳＦＥＴを形成する領域
２００    ＳＯＩ基板
【図１】
0004807310.tif 000002
【図２】
0004807310.tif 000003
【図３】
0004807310.tif 000004
【図４】
0004807310.tif 000005
【図５】
0004807310.tif 000006
【図６】
0004807310.tif 000007
【図７】
0004807310.tif 000008
【図８】
0004807310.tif 000009
【図９】
0004807310.tif 000010
【図１０】
0004807310.tif 000011
【図１１】
0004807310.tif 000012
【図１２】
0004807310.tif 000013
【図１３】
0004807310.tif 000014
【図１４】
0004807310.tif 000015
【図１５】
0004807310.tif 000016
【図１６】
0004807310.tif 000017
【図１７】
0004807310.tif 000018
【図１８】
0004807310.tif 000019
【図１９】
0004807310.tif 000020
【図２０】
0004807310.tif 000021
【図２１】
0004807310.tif 000022
【図２２】
0004807310.tif 000023
【図２３】
0004807310.tif 000024
【図２４】
0004807310.tif 000025
【図２５】
0004807310.tif 000026
【図２６】
0004807310.tif 000027
【図２７】
0004807310.tif 000028
【図２８】
0004807310.tif 000029
【図２９】
0004807310.tif 000030
【図３０】
0004807310.tif 000031