(57)【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との交差に対応して複数設けられ、各々は、画素容量と、前記データ線と前記画素容量との間でオンまたはオフ状態となるスイッチング素子とを有し、前記画素容量は、前記スイッチング素子がオンしたときにデータ線に供給されたデータ信号に応じた階調となる画素を備え、
前記複数の画素を用いて表示を行う全画面表示モードと、前記複数の走査線のうち、一部の走査線に対応する画素を用いて表示を行うとともに、残りの走査線に対応する画素を非表示とする部分表示モードとを有する電気光学装置であって、
前記全画面表示モードの場合、前記複数の走査線を所定の順番で選択するとともに、選択した走査線に対し、前記スイッチング素子をオン状態とさせる選択電圧を印加する一方、
前記部分表示モードの場合、前記複数の走査線のうち前記一部の走査線を、１フレームの期間に所定の順番で選択するとともに、選択した走査線に前記選択電圧を印加し、前記残りの走査線に、前記一部の走査線が選択される期間以外の期間であって、ｍ（ｍは２以上の整数）フレームにおいて当該一部の走査線に前記選択電圧が印加される期間の長さの総和よりも長い期間にわたって連続して、ｍフレームあたり１回で、前記スイッチング素子をオン状態とさせる電圧であって前記選択電圧よりも低い電圧を印加する走査線駆動回路と、
前記全画面表示モードの場合に、前記走査線に前記選択電圧が印加されたとき、前記データ線に画素の階調に応じたデータ信号を供給する一方、
前記部分表示モードの場合に、前記一部の走査線に前記選択電圧が印加されたとき、前記データ線に画素の階調に応じたデータ信号を供給し、前記残りの走査線に前記スイッチング素子をオン状態とさせる電圧が印加されたとき、前記データ線に画素をオフ表示とさせるデータ信号を供給するデータ線駆動回路と、
を備えることを特徴とする電気光学装置。
【請求項２】
前記部分表示モードの場合、前記走査線駆動回路は、
前記残りの走査線に、前記スイッチング素子をオン状態とさせる電圧を、同時に印加する
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記スイッチング素子は、アモルファス・シリコン型のトランジスタである
ことを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
複数の走査線と複数のデータ線との交差に対応して複数設けられ、各々は、画素容量と、前記データ線と前記画素容量との間でオンまたはオフ状態となるスイッチング素子とを有し、前記画素容量は、前記スイッチング素子がオンしたときのデータ線に供給されたデータ信号に応じた階調となる画素を備え、
前記複数の画素を用いて表示を行う全画面表示モードと、前記複数の走査線のうち、一部の走査線に対応する画素を用いて表示を行うとともに、残りの走査線に対応する画素を非表示とする部分表示モードとを有する電気光学装置の駆動方法であって、
前記全画面表示モードの場合、
前記複数の走査線を所定の順番で選択するとともに、選択した走査線に対し、前記スイッチング素子をオン状態とさせる選択電圧を印加し、前記データ線に対し、画素の階調に応じたデータ信号を供給し、
前記部分表示モードの場合、前記複数の走査線のうち前記一部の走査線を、１フレームの期間に所定の順番で選択するとともに、選択した走査線に対し、前記選択電圧を印加し、前記データ線に対し、画素の階調に応じたデータ信号を供給する一方、
前記残りの走査線に、前前記一部の走査線が選択される期間以外の期間であって、ｍ（ｍは２以上の整数）フレームにおいて当該一部の走査線に前記選択電圧が印加される期間の長さの総和よりも長い期間にわたって連続して、ｍフレームあたり１回で、前記スイッチング素子をオン状態とさせる電圧であって前記選択電圧よりも低い電圧を印加し、前記データ線に対し、画素をオフ表示とさせるデータ信号を供給する
ことを特徴とする電気光学装置の駆動方法。
【請求項５】
請求項１乃至３のいずれかに記載の電気光学装置を備える
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、部分表示モードから全画面表示モードに移行したときの表示品位の低下を抑
える技術に関する。
【背景技術】
【０００２】
携帯電話やＰＤＡ（個人向情報端末）などの携帯型電子機器では、電池駆動が原則であ
るので、低消費電力であることの要求が強い。このため、携帯型電子機器において、表示
装置として用いられる液晶装置などの電気光学装置にも、低消費電力であることが強く求
められている。
そこで、走査線とデータ線との交差に対応して画素がマトリクス状に配列するアクティ
ブマトリクス型の電気光学装置に、画素のすべてを用いて表示を行う全画面表示モードと
、一部の画素だけを用いて表示を行うとともに他の画素を非表示とする部分表示モードと
の２つの動作モードを持たせて、例えば操作時には全画面表示モードとし、非操作時には
部分表示モードとして、低消費電力化を図る試みがなされている。
この試みにおいて、全画面表示モードから部分表示モードに移行する際、非表示とする
画素をオフ表示とし（液晶素子の両端電圧を所定値以下とし）、この後、非表示とする画
素の領域にかかる走査線の選択を停止させる技術が提唱されている（特許文献１参照）。
この技術によれば、非表示となる画素による残像現象の発生を抑えられるとともに、非表
示とする画素への書き込みが停止するので、その分、低消費電力化が図られる、と考えら
れた。
【特許文献１】特開２００２−２２１９４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記技術では、全画面表示モードに復帰したときに、部分表示モードに
おいて表示を行っていた画素の領域と、非表示であった画素の領域とで表示品位に差が生
じる傾向がある、といった問題が発生した。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、全画面
表示モードにおける表示品位に差が生じることを防止した電気光学装置、駆動方法および
電子機器を提供することにある。
【課題を解決するための手段】
【０００４】
アクティブマトリクス型の電気光学装置は、トランジスタ等のスイッチング素子を用い
て画素をスイッチングする構成をいうが、このスイッチング素子の特性が、ゲート電圧の
印加期間に応じてシフトする場合がある。詳細には、図７に示されるように、ゲート電圧
の印加期間が長くなるにつれて、Ｖg（ゲート電圧）−Ｉd（ドレイン電流）特性が右方向
にシフトする場合がある。このＶg−Ｉd特性が右方向にシフトすると、ドレイン電流が低
下、すなわちオン抵抗が増大して、画素への書き込みがしにくくなる。なお、このような
上記Ｖg−Ｉd特性のシフト現象は、スイッチング素子が特にアモルファス型の薄膜トラン
ジスタである場合に顕著にみられる。
【０００５】
一方、上記技術によれば、走査線に印加される電圧の条件は、全画面表示モードでは全
走査線にわたって等しいのに対し、部分表示モードでは、表示画素の領域にかかる走査線
では選択電圧が印加される一方、非表示画素の領域にかかる走査線では選択電圧が印加さ
れないので、両走査線で互いに異なることになる。このため、全画面表示モードと部分表
示モードとを切替可能とした場合に、上記技術を採用すると、部分表示モードにおいて表
示画素の領域にかかる走査線の方が非表示画素の領域にかかる走査線よりもゲート電圧の
印加期間が長くなる結果、部分表示モードにおいて表示画素の領域となる走査線にゲート
が接続されたスイッチング素子は、非表示画素の領域となる走査線にゲートが接続された
スイッチング素子よりも、上記Ｖg−Ｉd特性が右方向にシフトすることになる。
したがって、部分表示モードにおいて表示を行う画素のスイッチング素子と、部分表示
モードにおいて非表示となる画素のスイッチング素子とでは、上記Ｖg−Ｉd特性が、製造
時から時間を経ることによって相違することになるので、表示品位に差が生じることにな
る、と考えられる。
【０００６】
このように表示品位に差が生じないようにするためには、上記Ｖg−Ｉd特性が、部分表
示モードにおける表示画素の領域と非表示画素の領域とで、ほぼ同じようにシフトするよ
うに、スイッチング素子におけるゲート電圧の印加期間を調整すれば良いはずである。
ただし、部分表示モードにおいて、走査線を全画面表示モードと同じように選択して、
非表示画素をオフ状態に書き込む構成では、上記Ｖg−Ｉd特性をほぼ同じようにシフトさ
せることができるものの、部分表示モードの最大の目的である低消費電力を図ることがで
きなくなる。
【０００７】
そこで、本発明者は、部分表示モードにおいて、複数フレームでみたときに、非表示画素の領域にかかる走査線にも、表示画素の領域にかかる走査線と同じ、または、それ以上のデューティ比で電圧が印加される構成を案出した。
詳細には、複数の走査線と複数のデータ線との交差に対応して複数設けられ、各々は、画素容量と、前記データ線と前記画素容量との間でオンまたはオフ状態となるスイッチング素子とを有し、前記画素容量は、前記スイッチング素子がオンしたときにデータ線に供給されたデータ信号に応じた階調となる画素を備え、前記複数の画素を用いて表示を行う全画面表示モードと、前記複数の走査線のうち、一部の走査線に対応する画素を用いて表示を行うとともに、残りの走査線に対応する画素を非表示とする部分表示モードとを有する電気光学装置であって、前記全画面表示モードの場合、前記複数の走査線を所定の順番で選択するとともに、選択した走査線に対し、前記スイッチング素子をオン状態とさせる選択電圧を印加する一方、前記部分表示モードの場合、前記複数の走査線のうち前記一部の走査線を、１フレームの期間に所定の順番で選択するとともに、選択した走査線に前記選択電圧を印加し、前記残りの走査線に、前記一部の走査線が選択される期間以外の期間であって、ｍ（ｍは２以上の整数）フレームにおいて当該一部の走査線に前記選択電圧が印加される期間の長さの総和よりも長い期間にわたって連続して、ｍフレームあたり１回で、前記スイッチング素子をオン状態とさせる電圧であって前記選択電圧よりも低い電圧を印加する走査線駆動回路と、前記全画面表示モードの場合に、前記走査線に前記選択電圧が印加されたとき、前記データ線に画素の階調に応じたデータ信号を供給する一方、前記部分表示モードの場合に、前記一部の走査線に前記選択電圧が印加されたとき、前記データ線に画素の階調に応じたデータ信号を供給し、前記残りの走査線に前記スイッチング素子をオン状態とさせる電圧が印加されたとき、前記データ線に画素をオフ表示とさせるデータ信号を供給するデータ線駆動回路と、を備える構成を案出した。本発明によれば、部分表示モードにおいて、非表示画素の領域にかかる走査線である残りの走査線への書込周期は、表示画素の領域にかかる走査線である一部の走査線への書込周期よりも長くなるので、その分低消費電力化を図ることができるととともに、スイッチング素子のＶg−Ｉd特性が、部分表示モードにおける表示画素の領域と非表示画素の領域とで、ほぼ同じようにシフトさせることが可能となる。
【０００８】
本発明において、前記部分表示モードの場合、前記走査線駆動回路は、前記残りの走査線に、前記スイッチング素子をオン状態とさせる電圧を、同時に印加する構成が望ましい。
特に、本発明は、前記スイッチング素子が、アモルファス・シリコン型のトランジスタである場合、Ｖg−Ｉd特性のシフトが顕著である同トランジスタに極めて有効となる。
本発明は、電気光学装置のみならず、電気光学装置の駆動方法としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について図面を参照して説明する。
図１は、本発明の実施形態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、表示パネル１００、データ線駆動回路
２５０、走査線駆動回路３５０および制御回路４００を含む。このうち、表示パネル１０
０では、１２行の走査線３１１が行（Ｘ）方向に延在する一方、１０列のデータ線２１１
が列（Ｙ）方向に延在するように、それぞれ設けられている。
画素１１６は、１２行の走査線３１１と１０列のデータ線２１１との交差に対応して、
それぞれ配列している。したがって、本実施形態では、画素１１６が縦１２行×横１０列
でマトリクス状に配列することなる。なお、この配列はあくまでも説明のための便宜上に
過ぎず、本発明を、この配列に限定する趣旨ではない。
【００１０】
画素１１６の詳細な構成について説明する。図２は、画素１１６の電気的な構成を示す
図であり、ｉ行及びこれに隣接する（ｉ＋１）行と、ｊ列及びこれに隣接する（ｊ＋１）
列との交差に対応する２×２の計４画素分の構成が示されている。なお、ｉ、（ｉ＋１）
は、画素１１６が配列する行を一般的に示す場合の記号であって、本実施形態では１以上
１２以下の整数であり、ｊ、（ｊ＋１）は、画素１１６が配列する列を一般的に示す場合
の記号であって、本実施形態では１以上１０以下の整数である。
【００１１】
図２に示されるように、各画素１１６は、画素容量１１８と、スイッチング素子として
機能するとともにｎチャネルであってアモルファス型の薄膜トランジスタ（Thin Film Tr
ansistor：以下単に「ＴＦＴ」と略称する）２４１とを有する。
ここで、各画素１１６については互いに同一構成なので、ｉ行ｊ列に位置するもので代
表させて説明すると、当該ｉ行ｊ列の画素１１６において、ＴＦＴ２４１のゲートはｉ行
目の走査線３１１に接続される一方、そのソースはｊ列目のデータ線２１１に接続され、
そのドレインは画素容量１１８の一端たる画素電極２３１に接続されている。
また、画素容量１１８の他端は共通電極１１１に接続されている。この共通電極１１１
は、図１に示されるように全ての画素１１６にわたって共通であって、時間的に一定の電
圧ＬＣcomが印加されている。
【００１２】
表示パネル１００は、素子基板と対向基板との一対の基板が一定の間隙を保って貼り合
わせた構成となっており、この間隙に液晶が挟持されている。また、素子基板には、走査
線３１１や、データ線２１１、画素電極２３１およびＴＦＴ２４１が形成されて、この電
極形成面が、対向基板に設けられた共通電極１１１と対向する。
したがって、本実施形態において、画素容量１１８は、画素電極２３１と共通電極１１
１とが液晶を介して互いに対向することによって生じる容量で表されることになる。
【００１３】
画素容量１１８では、電界が画素電極２３１および共通電極１１１の間で保持電圧に応
じた強さで発生し、このため、液晶の配向状態が変化する。このため、偏光子（図示省略
）を通過する光量は、当該電圧実効値に応じた値となる。
本実施形態において、画素容量１１８で保持される電圧実効値は、画素電極２３１およ
び共通電極１１１の差電圧で定まるので、ｉ行ｊ列の画素を目的の階調とするには、ｉ行
目の走査線３１１に選択電圧を印加して、ＴＦＴ２４１を導通（オン）状態とさせるとと
もに、ｊ列目のデータ線２１１の電圧を、ｉ行ｊ列の画素の階調に応じた値とすれば良い
ことになる。
なお、本実施形態では説明の便宜上、当該電圧実効値がゼロに近ければ、光の透過率が
最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少
して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードとする。
【００１４】
説明を再び図１に戻すと、制御回路４００は、制御信号Ｃntの供給によって、走査線駆
動回路３５０およびデータ線駆動回路２５０による表示パネル１００の走査を制御する。
また、制御回路４００は、当該走査制御に必要なモード信号ＰＤを、走査線駆動回路３５
０およびデータ線駆動回路２５０に供給する一方、画素容量１１８の書込極性を指定する
極性指示信号ＰＯＬを、データ線駆動回路２５０に供給する。
【００１５】
走査線駆動回路３５０は、１、２、３、…、１２行目の走査線に対し、制御信号Ｃntお
よびモード信号ＰＤにしたがって、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ１２を供給するも
のである。
ここで、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ１２は、本実施形態においてＨレベルに相
当する選択電圧ＶddまたはＬレベルに相当する非選択電圧（保持電圧）Ｖssをとる。なお
、この非選択電圧Ｖssは、実際には電圧ゼロであって、電圧基準の接地電位Ｇndである。
また、走査信号について、特に行を特定しないで一般的に説明する場合にはＹｉと表記す
る。
【００１６】
次に、データ線駆動回路２５０は、縦１２行×横１０列のマトリクス配列に対応した記
憶領域（図示省略）を有し、各記憶領域では、それぞれ対応する画素１１６の階調値（明
るさ）を指定する階調データＤaが記憶される。なお、階調データＤaは、図示しない上位
装置から供給され、表示内容に変更が生じた場合には、対応する記憶領域に記憶された階
調データＤaが書き換えられる構成となっている。
さらに、データ線駆動回路２５０は、当該記憶領域に記憶された階調データＤaの１行
分と、モード信号ＰＤと、極性指示信号ＰＯＬとに応じてデータ信号Ｘ１、Ｘ２、Ｘ３、
…、Ｘ１０を生成して、１、２、３、…、１０列目のデータ線２１１に供給する。
なお、データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ１０について、特に列を特定しないで一般
的に説明する場合にはＸｊと表記する。
【００１７】
次に、電気光学装置１０の動作について説明する。図３は、全画面表示モードと部分表
示モードとにおける電気光学装置１０の動作を説明するための走査信号や、データ信号等
の波形を示す図である。
図において、モード信号ＰＤは、全画面表示モードであれば、１垂直走査期間（１Ｆ）
の全域にわたってＬレベルとなる一方、部分表示モードであれば、１垂直走査期間（１Ｆ
）のうち、表示画素の領域にかかる走査線３１１が選択される期間ではＬレベルとなり、
非表示画素の領域にかかる走査線３１１が選択される期間ではＨレベルとなる。
したがって、モード信号ＰＤは、全画面モードであるか、部分表示モードであるかを指
定するとともに、部分表示モードを指定する場合には、表示画素および非表示画素の領域
にかかる走査線３１１をも指定することになる。
【００１８】
なお、本実施形態では、全画面表示モードであれば、図４（ａ）に示されるように、縦
１２行×横１０列の画素１１６のすべてによって表示を行う一方、部分表示モードであれ
ば、図４（ｂ）に示されるように、１〜４行目の走査線３１１にかかる画素の領域（ハッ
チング領域）だけを表示に用い、他の画素については非表示にするものとする。したがっ
て、本実施形態においてモード信号ＰＤは、部分表示モードであれば、１垂直走査期間（
１Ｆ）のうち、表示画素となる１〜４行目の走査線３１１が選択される期間だけＬレベル
となり、他の走査線３１１については非表示画素の領域にかかるので、Ｈレベルとなる。
【００１９】
また、極性指示信号ＰＯＬは、Ｈレベルであれば、画素容量１１８に対して画素電極２
３１を高位側とした書き込み（正極性書込）を指定し、Ｌレベルであれば画素電極２３１
を低位側とした書き込み（極性書込）を指定する信号であり、本実施形態では、図３に示
されるように、１垂直走査期間（１Ｆ）内では、１水平走査期間（１Ｈ）毎に極性反転す
るとともに、隣接する１垂直走査期間同士において同一の水平走査期間に着目しても極性
反転の関係にある。したがって、本実施形態では、走査線毎に書込極性が反転する走査線
反転（行反転）となるが、本発明をこれに限定する趣旨ではない。
なお、このように極性反転する理由は、液晶に直流成分が印加されることによる劣化を
防止するためである。
【００２０】
動作表示モードが全画面表示モードである場合、走査線駆動回路３５０は、図３に示さ
れるように、１垂直走査期間（１Ｆ）にわたって、１行ずつ走査線３１１を順番に１水平
走査期間（１Ｈ）毎に選択するとともに、選択走査線３１１への走査信号をＨレベルに相
当する電圧Ｖddとし、それ以外の非選択走査線３１１への走査信号をＬレベルに相当する
電圧Ｖssとする。
【００２１】
また、データ線駆動回路２５０は、全画面表示モードである場合に、走査線駆動回路３
５０によってｉ行目の走査線３１１に選択電圧Ｖddが印加されるとき（走査信号ＹｉがＨ
レベルになるとき）、事前に当該ｉ行目の走査線３１１に位置する１〜１０列の画素１行
分の階調データＤaを記憶領域から読み出すとともに、極性指示信号ＰＯＬで正極性書込
が指定されていれば、電圧Ｖcを基準に、階調データＤaで指定された電圧だけ高位側のア
ナログ信号に変換する一方、負極性書込が指定されていれば、電圧Ｖcを基準に、階調デ
ータＤaで指定された電圧だけ低位側のアナログ信号に変換して、それぞれ走査信号Ｙｉ
がＨレベルとなるのに合わせて、１、２、３、…、１０列目のデータ線２１１にデータ信
号Ｘ１、Ｘ２、Ｘ３、…、Ｘ１０を一斉に供給する。
ここで、電圧Ｖcとは、書込極性の基準であり、本実施形態では、共通電極１１１に印
加される電圧ＬＣcomに一致しているが、後述する理由により、電圧ＬＣcomが電圧Ｖcよ
りも若干低位側に設定される場合がある。
なお、図３は、列を特定しないで、ｊ列目のデータ信号Ｘｊにおける電圧波形の例を示
している。
【００２２】
全画面表示モードにおいて、ｉ行目の走査信号ＹｉがＨレベルになると、当該ｉ行目の
画素１１６におけるＴＦＴ２４１がオン状態となるので、例えば当該ｉ行目であってｊ列
目に位置する画素電極２３１には、データ信号Ｘｊが印加される。このため、当該ｉ行ｊ
列の画素１１６は、データ信号Ｘｊの電圧に応じた階調、すなわち、当該ｉ行ｊ列の画素
に対応する階調データＤaで指定された階調となる。このような画素電極２３１へのデー
タ信号の印加（画素への書き込み）は、当該ｉ行目の１〜１０列の画素について同時並行
的に実行される。
さらに、全画面表示モードでは、画素への書き込みが、１、２、３、…、１２行目に対
して順番に実行される結果、１垂直走査期間において、目的とする１枚の画像（１フレー
ムの画像）が表示されることになる。
【００２３】
次に、動作表示モードが部分表示モードである場合、走査線駆動回路３５０は、図３に
示されるように、各垂直走査期間において、表示画素の領域にかかる１、２、３、４行目
の走査線３１１を順番に１水平走査期間（１Ｈ）毎に選択して、選択した走査線への走査
信号をＨレベルとするが、非表示画素の領域にかかる５、６、７…、１２行目の走査線３
１１については、４垂直走査期間（４Ｆ）につき１回、４行目の走査線３１１を選択した
直後に、１水平走査期間の４倍である４水平走査期間（４Ｈ）にわたって同時に選択して
、それらの走査信号Ｙ５、Ｙ６、Ｙ７、…、Ｙ１２をＨレベルに相当する電圧Ｖddとする
。なお、部分表示モードである場合に、走査線駆動回路３５０は、非選択走査線３１１へ
の走査信号をＬレベルに相当する電圧Ｖssとする点については、全画面表示モードと同様
である。
【００２４】
また、データ線駆動回路２５０は、部分表示モードである場合に１、２、３、４行目の
走査線３１１に選択電圧Ｖddが印加されるとき（走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４のいず
れかがＨレベルになるとき）、事前に選択走査線３１１に位置する１〜１０列の画素１行
分の階調データＤaを記憶領域から読み出すとともに、極性指示信号ＰＯＬで正極性書込
が指定されていれば、電圧Ｖcを基準に、階調データＤaで指定された電圧だけ高位側のア
ナログ信号に変換する一方、負極性書込が指定されていれば、電圧Ｖcを基準に、階調デ
ータＤaで指定された電圧だけ低位側のアナログ信号に変換して、１、２、３、…、１０
列目のデータ線２１１にデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ１０を一斉に供給する。
一方、データ線駆動回路２５０は、部分表示モードである場合に５、６、７、…、１２
行目の走査線３１１に選択電圧Ｖddが印加されるとき（走査信号Ｙ５〜Ｙ１２のいずれか
がＨレベルになるとき）、記憶領域に記憶された階調データＤaとは関係なく、１、２、
３、…、１０列目のデータ線２１１に、電圧Ｖcのデータ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ
１０を一斉に供給する。
なお、部分表示モードである場合に、すべての走査信号がＬレベルとなる期間が存在す
るが、この期間において、データ線駆動回路２５０は、データ信号Ｘ１、Ｘ２、Ｘ３、…
、Ｘ１０の供給動作を停止する。
【００２５】
部分表示モードにおいて、表示画素の領域にかかる走査信号Ｙ１、Ｙ２、Ｙ３、Ｙ４が
順番にＨレベルになると、１、２、３、４行目の画素については、それぞれデータ信号が
書き込まれる。このため、１、２、３、４行目の画素については、それぞれ階調データＤ
aで指定された階調となる表示が行われる。
一方、非表示画素にかかる走査信号Ｙ５、Ｙ６、Ｙ７、…、Ｙ１２が同時にＨレベルに
なると、５、６、７、…、１２行目の画素について、ノーマリーホワイトモードにおいて
オフ表示である電圧Ｖcが書き込まれる。このため、５、６、７、…、１２行目の画素に
ついて、強制的に白色表示、すなわち、オフ表示となる。
【００２６】
本実施形態では、部分表示モードにおいて、表示画素の領域にかかる走査線３１１と、
非表示画素の領域にかかる走査線３１１とでは、４垂直走査期間（４Ｆ）を１周期として
みた場合に選択電圧Ｖddが印加される期間が互いに同一である。このため、両領域におけ
るＴＦＴ２４１のＶg−Ｉd特性は、同じ量でシフトすることになるので、両領域において
、表示品位に差が生じることはない。
また、非表示画素の領域にかかる５、６、７…、１２行目の走査線３１１については、
４垂直走査期間（４Ｆ）につき１回で、１回当たり４水平走査期間（４Ｈ）にわたって同
時に選択しているので、当該選択期間における垂直走査周波数は、実質的に低減し、その
分、低消費電力化を図ることも可能となる。
【００２７】
なお、上述した実施形態では、部分表示モードにおいて、非表示画素の領域にかかる走
査線を選択するときに、表示画素の領域に係る走査線と同じ選択電圧Ｖddを印加する構成
としたが、その印加期間が長いことに鑑みれば、その選択電圧は、低くても十分にオフ表
示とさせる電圧Ｖcを書き込むことが可能である。そこで、図５に示されるように、部分
表示モードにおいて、非表示画素の領域にかかる走査線を選択するときに、選択電圧Ｖdd
よりも低い電圧Ｖdd'を印加する構成としても良い。ここで、電圧Ｖdd'は、ＴＦＴ２４１
をオン状態とさせるのに十分なゲート電圧であることはもちろんである。
このような電圧Ｖdd'を印加すると、電圧が低くなる分、走査線３１１の寄生容量や、
走査信号がとりうる電圧を供給する電源回路等で、消費される電力を抑えることが可能と
なる。
【００２８】
部分表示モードにおいて、非表示画素の領域にかかる走査線を選択するときに、電圧Ｖ
dd'を印加すると、ゲート電圧が小さくなる分、ＴＦＴ２４１へのストレスが少なくなる
ので、特性のシフト量が、表示画素の領域のＴＦＴに比べて小さくなる場合がある。この
場合には、電圧Ｖdd'を印加する期間を、特性のシフト量が同等となるように、４水平走
査期間（４Ｈ）よりも長い期間にわたって連続して印加する構成とすれば良い（図５参照
）。
【００２９】
また、実施形態において、部分表示モードにおいて、表示画素の領域にかかる最後４行
目の走査線の選択後に、非表示画素の領域にかかる走査線を選択したが、この選択につい
ては、表示画素の領域にかかる走査線の選択と重複しなければいつでも良い。また、必ず
しも、非表示画素の領域にかかる走査線を全部同時に選択する必要もない。
さらに、部分表示モードにおいて、非表示画素の領域にかかる走査線を選択する期間を
４垂直走査期間につき１回で、１回当たり４水平走査期間以上としたが、２以上のｍ垂直
走査期間につき１回で、１回あたりｍ水平走査期間以上としても良い。
【００３０】
また、ＴＦＴ２４１では、そのゲート・ドレイン間の寄生容量に起因して、オンからオ
フ時にドレイン（画素電極２３１）の電位が低下する現象（プッシュダウン、突き抜け、
フィールドスルーなどと呼ばれる）が発生する。
液晶の劣化を防止するために、画素容量１１８を交流駆動することが原則であるので、
共通電極１１１に対して高位側（正極性）と低位側（負極性）とを交互に書き込みをする
が、このときの高位側電圧と低位側電圧との中間電圧Ｖcを電圧ＬＣcomに一致させた状態
で、交互書き込みをすると、プッシュダウンのために、画素容量１１８の電圧実効値が、
負極性書込の方が正極性書込よりも大きくなってしまう。このため、正極性・負極性の交
互書き込みをしても画素容量の電圧実効値が互いに等しくなるように、共通電極１１１に
印加する電圧ＬＣcomを、データ信号の振幅基準である電圧Ｖcよりも若干低下させて設定
する場合がある。
【００３１】
また、オフ時におけるＴＦＴ２４１を介した画素容量１１８からの電荷リークの影響を
少なくするために、蓄積容量を画素毎に別途設けても良い。
実施形態では、電圧無印加状態において白色を表示するノーマリーホワイトモードとし
たが、電圧無印加状態において黒色を表示するノーマリーブラックモードとしても良い。
なお、ノーマリーブラックモードにおいて、画素のオフ表示とは、画素の黒色表示を意味
する。
さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画素、または、４原色以上の画素で１ドッ
トを構成して、カラー表示を行うとしても良い。
上述した実施形態では、同一画素についての書込極性の変更周期を１垂直走査期間（１
フレーム）としたが、その理由は、上述したように画素容量１１８に対して直流成分の印
加を防止するためなので、その反転については２以上のフレーム周期としても良い。
【００３２】
表示パネル１００は透過型に限られず、反射型や、両者の中間的な半透過半反射型であ
っても良い。さらに、ＴＮ型に限られず、ＳＴＮ型やなど、分子の長軸方向と短軸方向と
で可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶
解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶を用いても良
い。くわえて、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電
圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオト
ロピック配向）の構成や、いわゆるＩＰＳ（面内スイッチング方式、ＦＳＳを含む）方式
としても良い。
さらに、本発明では、電気光学装置として液晶表示装置に限られず、全画面表示モード
と部分表示モードとを有するものであれば、例えばＥＬ（Electronic Luminescence）素
子、電子放出素子、電気泳動素子、デジタルミラー素子などを用いた装置や、プラズマデ
ィスプレイなどにも適用可能である。
【００３３】
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器につ
いて説明する。図６は、実施形態に係る電気光学装置１０を用いた携帯電話１２００の構
成を示す斜視部である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受
話口１２０４、送話口１２０６とともに、上述した電気光学装置１０を備えるものである
。この電気光学装置では、操作ボタン１２０２を操作するような使用時には全画面表示モ
ードに、それ以外の待ち受け時には部分表示モードに、それぞれ動作モードを切り替える
ことによって低消費電力化を図ることが可能となる。
なお、電気光学装置１０のうち、表示パネル１００以外の構成要素については電話器に
内蔵されるので、外観としては現れない。
【００３４】
電気光学装置１０が適用される電子機器としては、図６に示される携帯電話の他にも、
デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（またはモ
ニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、
ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備え
た機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上述した
電気光学装置１０が適用可能であることは言うまでもない。そして、いずれの電子機器に
おいても、低消費電力を図るとともに、表示品位に差が発生するのを抑えることが可能と
なる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態に係る電気光学装置の構成を示す図である。
【図２】同電気光学装置における画素の構成を示す図である。
【図３】同電気光学装置における信号波形を示す図である。
【図４】同電気光学装置の表示の一例を示す図である。
【図５】同電気光学装置の変形例に係る信号波形を示す図である。
【図６】同電気光学装置を適用した携帯電話を示す図である。
【図７】同電気光学装置におけるスイッチング素子（ＴＦＴ）の特性を示す図である。
【符号の説明】
【００３６】
１０…電気光学装置、１１１…共通電極、１１６…画素、２１１…データ線、２３１…
画素電極、２４１…ＴＦＴ、２５０…データ線駆動回路、３１１…走査線、３５０…走査
線駆動回路、４００…制御回路、１２００…携帯電話
【図１】
0004810910.tif 000002
【図２】
0004810910.tif 000003
【図３】
0004810910.tif 000004
【図４】
0004810910.tif 000005
【図５】
0004810910.tif 000006
【図６】
0004810910.tif 000007
【図７】
0004810910.tif 000008