(57)【特許請求の範囲】
【請求項１】
液晶を挟持した二枚の基板と、
前記基板の一方に形成した複数の走査線と前記走査線に交差する如く形成した複数の信号線と、
前記各走査線と各信号線が交差する表示領域に設けて単位画素のオン・オフを制御するスイッチング素子と、
前記一方の基板の端縁に設けて前記走査線に接続した走査線駆動回路および前記信号線に接続した信号線駆動回路とを具備する液晶表示素子であって、
前記信号線の延長方向に沿って、前記走査線の延長方向で隣接する二つの画素電極の端縁のそれぞれに絶縁膜を介して重畳すると共に、前記信号線の延長方向の両端で当該信号線の下層を絶縁膜を介して交差する交差部で連結した遮光電極とを有し、
前記信号線の断線を、当該断線した信号線と前記交差部の重なり部分とを電気的に接続すると共に、前記遮光電極を前記スイッチング素子に接続しない一方と前記スイッチング素子に接続する他方とに電気的に切り離して修正することを特徴とする液晶表示素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示素子に係り、特に液晶表示素子を構成する基板に形成した走査線や信号線の断線や短絡を低減すると共に断線や短絡の修正による画素の輝度変化を防止する修正配線を備えた液晶表示素子に関する。
【０００２】
【従来の技術】
液晶パネルはガラスなどの透明板からなる２枚の基板の間に液晶層を挟持し、当該基板の内面に形成した画素形成電極間に選択的に電界を印加することにより、画像を表示するものである。
【０００３】
液晶表示素子として様々な表示方式が提案され、製品化されているが、その中でも、高品質の画像表示が可能な薄膜トランジスタ型の液晶表示素子は、２枚の基板の一方に画素選択用のスィッチング素子（アクティブ素子）として薄膜トランジスタを有し、この薄膜トランジスタを駆動するための走査線、信号線を配線してある。
【０００４】
高精細の画像を実現するためには、上記走査線や信号線の数が増大し、それらの配置密度も大となってくる。しかし、これらの配線密度の増大と共に、製造工程中での断線の発生頻度も多くなる。
【０００５】
このような断線を修正するために、従来から修正用配線を具備させて断線部分を修復することが行われている。
【０００６】
図１６は従来の液晶表示素子における断線修正用配線の配置例を模式的に説明する平面図である。また、図１７は走査線と信号線の交差部分に形成される画素の拡大平面図である。
【０００７】
液晶表示素子ＰＮＬは下側基板である薄膜トランジスタ基板（以下、ＴＦＴ基板と言う）ＳＵＢ１と上側基板であるカラーフィルタ基板（以下、ＣＦ基板と言う）ＳＵＢ２の間に図示しない液晶を挟持してある。ＴＦＴ基板ＳＵＢ１とＣＦ基板ＳＵＢ２の液晶と接する界面には、それぞれ液晶を初期配向させるための配向膜（液晶配向制御膜）が形成してある。
【０００８】
ＴＦＴ基板ＳＵＢ１の内面には走査線（ゲート配線）ＧＬ、信号線（ドレイン配線）ＤＬが敷設してあり、それぞれ走査線駆動回路（ゲート線駆動回路）ＧＤＲ、信号線駆動回路ＤＤＲに接続されている。
【０００９】
走査線ＧＬと信号線ＤＬの交差部には薄膜トランジスタＴＦＴが形成してある。この薄膜トランジスタは実際には１画素あたり２個を隣接させて形成し、製造工程で一方が所定の特性を奏しないような場合のバックアップとして準備しておく。図１７では説明を簡単にするため一個の薄膜トランジスタのみを示してある。
【００１０】
また、ＣＦ基板ＳＵＢ２の内面には多色（一般には赤Ｒ、緑Ｇ、青Ｂの３色）のカラーフィルタが形成してある。また、これらのカラーフィルタの間に遮光膜であるブラックマトリクスを備えたものもある。このカラーフィルタの上層すなわち液晶側には画素電極との間で液晶の配向方向を制御するための対向電極（共通電極）が形成してある。なお、上記の対向電極をＴＦＴ基板ＳＵＢ１側に配置した、所謂横電界方式も知られている。
【００１１】
１画素は一対の走査線ＧＬと一対の信号線ＤＬで囲まれた領域に形成される。薄膜トランジスタＴＦＴは、走査線ＧＬをゲート電極とし、信号線ＤＬの一部を延ばしてドレイン電極ＳＤ２とし、両者の間にシリコン半導体層ＡＳＩを介在させている。画素領域には画素電極ＩＴＯが形成されており、薄膜トランジスタＴＦＴとソース電極ＳＤ１で接続している。
【００１２】
信号線ＤＬに沿って画素電極ＩＴＯとの境界部分には遮光電極ＬＳＤが設けられている。この遮光電極ＬＳＤは液晶表示素子の背面に設置するバックライトからの光が信号線ＤＬと画素電極ＩＴＯの境界部分から抜け出る、所謂光漏れを防止してコントラストの低下を抑制する機能を有する。
【００１３】
図１６に示した構成では、走査線駆動回路ＧＤＲ、信号線駆動回路ＤＤＲは共に複数の半導体チップからなり、ＴＦＴ基板ＳＵＢ１の周辺に直接形成する、所謂チップ・オン・グラス方式、フレキシブルプリント基板状に半導体チップを搭載してＴＦＴ基板ＳＵＢ１に圧着するテープキャリアパッド方式などが知られている。
【００１４】
このＴＦＴ基板ＳＵＢ１の薄膜トランジスタＴＦＴで構成される表示領域ＡＲ（画素領域または有効領域とも言う）を囲んで、かつＣＦ基板ＳＵＢ２の領域内に、当該表示領域ＡＲを周回して修正用配線ＲＥＰが設けられている。
【００１５】
図１８は図１６の符号Ａで囲んだ部分の模式断面図である。図中、ＴＦＴ基板ＳＵＢ２の内面には走査線ＧＬが形成され、その上を絶縁膜（ゲート絶縁膜）ＧＩを介して断線の修正用配線ＲＥＰが形成されている。その最上層にはさらに絶縁膜（パッシベーション膜）１５を形成してある。なお、信号線側の断面構造は、配線密度が走査線ＧＬ側よりも大であることを除いて、走査線側と略同様の構成であるので、図面による説明は省略する。
【００１６】
図１６に示した断線の修正用配線ＲＥＰは、走査線あるいは信号線が断線した場合、断線した信号線または走査線の両側と修正用配線の交差部にレーザ光を照射して両者の間に介在している絶縁膜を排除し、両者を電気的に接続させる。この修正用配線を通って信号を供給することで断線の修正を行う。
【００１７】
なお、このような配線の欠陥修正のために走査線と信号線とは別個の修正用配線を用いる従来技術を開示したものとしては、特開平９−８０４７０号公報を挙げることができる。
【００１８】
また、図１７で説明した遮光電極を備えた液晶表示素子は特開平１１−２１２１１９号公報に開示されている。
【００１９】
【発明が解決しようとする課題】
上記図１６で説明した修正用配線を用いる従来技術では、修正用配線が走査線と信号線に多くの交差部で交差して形成され、薄膜で形成するこれらの修正用配線が走査線や信号線との乗り越え部が多くなるため、修正用配線と走査線または信号線との間で短絡が生じたり、あるいは修正用配線に断線が発生する場合がある。
【００２０】
また、修正配線を基板上に薄膜電極として形成するため、その抵抗が大きく、断線を修正した部分の画素の輝度がその周囲と異なってしまい、表示画像の品質を劣化させる場合があるなど、解決すべき課題の一つとなっていた。
【００２１】
本発明の目的は、上記従来技術における課題を解決し、製造工程における走査配線や信号配線の断線の修正を容易にすると共に、修正後の画素の輝度変化を防止した新規な構造を有する液晶表示素子を提供することにある。
【００２２】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の手段は、走査電極および信号電極について、それぞれの表示領域の両側に修正用配線を設けると共に、当該修正用配線の外側に上記走査線用と信号線用の外部配線を設け、断線の修正時は断線した配線を前記外部配線で正常な配線に接続する構成とした。
【００２３】
また、本発明の第２の手段は、上記修正用配線はＴＦＴ基板内に形成し、上記外部配線の一方または双方をＣＦ基板の内面で表示領域の端部に形成し、信号線の断線の修正時には断線した配線を前記外部配線で正常な配線に接続する構成とした。
【００２４】
さらに、本発明の第３の手段は、信号線の両側に沿って画素電極の境界に絶縁膜を介して重畳するように配置した遮光電極を備え、上記信号線の延長方向で上記画素電極の端部に上記遮光電極に絶縁膜を介して重なるように突出させた突出部を形成した。
【００２５】
信号線が断線した場合に、上記突出部と上記遮光電極の重なり部分にレーザ光を照射して遮光電極と信号線とを電気的に接続することにより、当該部分の信号線の断線を修正する構成とした。
【００２６】
上記の突出部は、信号線の両側（走査線の延長方向で隣接する二つの画素側）に形成してもよいし、片側（走査線の延長方向で隣接する二つの画素の一方側）に形成してもよい。
【００２７】
さらにまた、本発明の第４の手段は、上記信号線の延長方向の両側に形成する遮光電極を画素の端部において連結した形状に形成した。この連結部分は絶縁膜を介して信号線の下層を通って交差する。
【００２８】
信号線が断線した場合に、上記遮光電極の連結部分の信号線にレーザ光を照射して絶縁膜を破壊して遮光電極と電気的に接続する。また、一方の遮光電極は上記連結部で電気的に切離して信号線の抵抗変化を防止する。これにより、切断した信号線は遮光電極で接続される。
【００２９】
上述した本発明の第２及び第３の手段を信号線の断線修復に適用する場合、液晶表示素子を次のように構成することが推奨される。
【００３０】
その一例は、液晶を挟持した一対の基板と、この一対の基板の一方の前記液晶に対向する面の上部に第１の方向に延伸するように形成され且つこの第１の方向に交差する第２の方向に沿って並設された複数の走査線と、前記複数の走査線の上部に形成された第１の絶縁膜と、前記第１の絶縁膜の上部に前記第２の方向に延伸するように形成され且つ前記第１の方向に沿って並設された複数の信号線と、前記複数の走査線の一対と前記複数の信号線の一対とにより囲まれた夫々の領域に設けられた画素電極と、前記複数の信号線の一対の一方と前記画素電極との間に夫々設けられ且つ前記複数の走査線の一対の一方により制御されるスイッチング素子と、複数の走査線の一対の間を前記複数の信号線の一対の少なくとも一方に沿って延伸し且つ前記一対の基板の一方と前記第１の絶縁膜との間に形成された第１の導体層とを構成要素として備えた液晶表示素子において、前記複数の信号線の一対の少なくとも一方に前記第１の導体層に前記第１の絶縁膜を介して重なる少なくとも２つの突出部分を形成した構成である。
【００３１】
また、別の一例は、上述の一例と同じ構成要素を備えた液晶表示素子において、前記第１の導体層に前記複数の信号線の少なくとも一方に前記第１の絶縁膜を介して重なる少なくとも２つの突出部分を形成した構成である。
【００３２】
上述の構成要素を備えた液晶表示素子（液晶表示パネルともいう）では、前記複数の走査線の所定の一対と前記複数の信号線の所定の一対とにより囲まれた表示領域（画素ともいう）の形状は、リアルなカラー映像を表示するために前記第２の方向に沿った辺より前記第１の方向に沿った辺を小さく設計することが多い。従って、前記複数の信号線（映像信号線とも呼ばれる）の各々が形成される空間は、前記複数の走査線（ゲート信号線とも呼ばれる）の各々が形成される空間に比べて狭く、その分信号線の幅を狭くせざるを得ない。このため、複数の信号線の断線確率は複数の走査線のそれに比べ高い。
【００３３】
このような状況において、上述の前者の例に記した如く液晶表示素子を構成すれば、前記信号線の前記第１導体層に沿った部分で生じた断線を、この信号線に設けられた突出部分の前記第１導体層に重なる位置にレーザ光を照射して突出部分と第１導体層とを導通させることにより修復することができる（前記信号線の断線部分に代えて第１導体層で映像信号を伝送することができる）。また、上述の後者の例に記した如く液晶表示素子を構成すれば、前記信号線の前記第１導体層に沿った部分で生じた断線を、この信号線の断線部分を挟み且つ前記第１導体層の突出部分に重なる位置にレーザ光を照射して信号線と第１導体層とを導通させることにより修復することができる。いずれの例においても、信号線の断線が生じなければ、信号線と第１導体層とを電気的に分離させたままにしてよい。また、上述の第１導体層を前記画素電極（ＩＴＯやＩＺＯ等の光透過性が６０％以上の導電材料からなる）に比べて光透過性の低い金属や合金等の膜で形成し、これを前記第１の絶縁膜を介して前記画素電極の周縁部と重なるように設ければ、画素電極周縁部に発生する端電場による不測の光漏れを抑止することができる。
【００３４】
昨今の液晶表示素子は、特開平９−３３９５１号公報等に開示されるように前記複数の信号線の上部に第２の絶縁膜を形成し、この上部に前記画素電極を形成する。画素電極は第２の絶縁膜に形成された開口を通して前記スイッチング素子の一端に接続される。この液晶表示装置において、前記第１の絶縁膜がゲート絶縁膜として知られるのに対し、前記第２の絶縁膜は保護膜又はパッシベーション膜として知られる。このように構成される液晶表示素子にも、上述の２つの構成のいずれもが適用できる。上述のレーザ光照射による断線修復を前記一対の基板の一方（ＴＦＴ基板とも呼ばれる）の成膜プロセスが完了した後に行なう場合、前記信号線と前記第１の導体層とを導通させる上で、又はレーザ光照射における前記信号線又はその突出部分材料の拡散を抑える上で、前記第１の絶縁膜は前記第２の絶縁膜よりも薄く形成することが推奨される。また、上述の前者の例の場合、前記第１の導体層と前記信号線の突出部分とが重なる領域には、少なくとも前記画素電極に覆われない部分（レーザ光を通過させるための部分）を確保することが望ましい。
【００３５】
なお、本発明は上記の構成および後述する実施例の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能である。例えば、後述の実施例にて説明される液晶表示素子を上述した本発明の第２及び第３の手段に係る応用例のいずれかに即して、その形状を変えてもよい。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態につき、実施例の図面を参照して詳細に説明する。
【００３７】
図１は本発明による液晶表示素子の第１実施例の構成を模式的に示す平面図である。液晶表示素子ＰＮＬはＴＦＴ基板ＳＵＢ１とＣＦ基板ＳＵＢ２の間に液晶を挟持してなる。
【００３８】
ＴＦＴ基板ＳＵＢ１の内面には画素毎に薄膜トランジスタが形成してあり、この薄膜トランジスタのゲート電極に接続する多数の走査線（ゲート配線）ＧＬと、この走査線ＧＬと交差するように薄膜トランジスタのドレイン電極に接続する多数の信号線（ドレイン配線）ＤＬが敷設されている。
【００３９】
ＴＦＴ基板ＳＵＢ１のＣＦ基板ＳＵＢ２から外れた外縁には、複数の半導体チップで構成した走査線駆動回路ＧＤＲ、および走査線駆動回路ＧＤＲを構成する半導体チップよりも多い数の半導体チップで構成した信号線駆動回路ＤＤＲが搭載されている。
【００４０】
走査線ＧＬは走査線駆動回路ＧＤＲに接続され、信号線ＤＬは信号線駆動回路ＤＤＲに接続されて、所定の画素を構成する薄膜トランジスタをオン・オフさせる。
【００４１】
なお、図示しないが、各走査線と各信号線が交差する表示領域ＡＲに設けた薄膜トランジスタのソース電極は画素領域の大部分を占める画素電極に接続され、この画素電極とＣＦ基板ＳＵＢ２側の対向電極との間に液晶の配向方向を制御する電界を形成する。
【００４２】
本実施例では、ＴＦＴ基板ＳＵＢ１の内面、かつＣＦ基板ＳＵＢ２の領域内、かつ表示領域ＡＲの外側において、走査線ＧＬおよび信号線ＤＬの両側にそれぞれ修正用配線（走査線の修正用配線ＲＥＰ１と信号線の修正用配線ＲＥＰ２）を設けた。
【００４３】
そして、当該修正用配線ＲＥＰ１とＲＥＰ２のそれぞれの外側で基板と独立させて、上記走査線用の外部配線ＲＲＰ１と信号線用の外部配線ＲＲＰ２を設け、断線の修正時は断線した走査配線ＧＬまたは信号配線ＤＬを修正用配線ＲＥＰ１またはＲＥＰ２にレーザ光の照射で電気的に接続し、外部配線ＲＲＰ１またはＲＲＰ２で正常な配線に接続する構成とした。
【００４４】
本実施例によれば、液晶表示素子の表示領域の外側に外部配線ＲＲＰ１またはＲＲＰ２を設けたことによって走査線ＧＬや信号線ＤＬと各修正用配線ＲＥＰ１、ＲＥＰ２との交差部が前記した従来技術のものよりも少なくなる。したがって、修正用配線ＲＥＰ１、ＲＥＰ２の断線や走査線ＧＬや信号線ＤＬとの短絡の発生が抑制される。その結果として、液晶表示素子の製造歩留りが向上する。
【００４５】
図２は本発明による液晶表示素子の第２実施例の構成を模式的に示す平面図である。図１と同一符号は同一機能部分に対応する。本実施例では、走査線ＧＬおよび信号線ＤＬの修正用配線ＲＥＰ１、ＲＥＰ２をＴＦＴ基板ＳＵＢ１側に形成し、これら修正用配線ＲＥＰ１、ＲＥＰ２を接続するための外部配線ＲＲＰ１’、ＲＲＰ２’をＣＦ基板ＳＵＢ２の内面に形成した。
【００４６】
修正用配線ＲＥＰ１、ＲＥＰ２と外部配線ＲＲＰ１’、ＲＲＰ２’の接続は、ＴＦＴ基板ＳＵＢ１とＣＦ基板ＳＵＢ２を貼り合わせる工程で導電性ビーズ、あるいは導電性接着材を用いて電気的に接続する。
【００４７】
本実施例によれば、外部配線ＲＲＰ１’、ＲＲＰ２’はＴＦＴ基板ＳＵＢ１の内面よりも平坦な内面のＣＦ基板ＳＵＢ２側に形成するため、他の配線との交差による断線が無く、またこの外部配線ＲＲＰ１’、ＲＲＰ２’は対向電極の形成工程で同時に形成することができるため、製造工程の工程数を増加させることがない。その結果として、液晶表示素子の製造歩留りが向上する。
【００４８】
図３は本発明による液晶表示素子の第３実施例の構成を模式的に示す１画素付近の要部平面図である。本実施例の液晶表示素子は、走査線ＧＬと信号線ＤＬの交差部に薄膜トランジスタＴＦＴを備えている。
【００４９】
薄膜トランジスタＴＦＴは、走査線ＧＬをゲート電極とし、その上層に形成した半導体層ＡＳＩの上に信号線ＤＬから延びるドレイン電極ＳＤ２を有し、画素電極ＩＴＯとはソース電極ＳＤ１で接続してある。
【００５０】
信号線ＤＬの延長方向に沿って、その両側すなわち走査線ＤＬの延長方向で隣接する二つの画素電極ＩＴＯの端縁のそれぞれに絶縁膜を介して重畳する遮光電極ＬＳＤとを備えている。
【００５１】
信号線ＤＬの延長方向の両端では、画素電極ＩＴＯの端部（信号線ＤＬと平行する端部）に沿って遮光電極ＬＳＤが絶縁膜（図示せず）を介して当該画素電極ＩＴＯの一部と重畳するごとく突出させた突出部ＤＬＰを備えている。
【００５２】
図４は本発明による液晶表示素子の第３実施例において信号線ＤＬに断線が生じた場合の修正構造を説明する１画素付近の要部平面図である。信号線ＤＬに図示した断線ＤＦが発生したとき、信号線ＤＬの一対の突出部ＤＬＰにレーザ光を照射し、その溶接点ＳＰＷで遮光電極ＬＳＤと突出部ＤＬＰの間にある絶縁膜を破壊し、遮光電極ＬＳＤと突出部ＤＬＰを電気的に接続する。これにより、信号線ＤＬに遮光電極ＬＳＤでバイパスが形成される。
【００５３】
遮光電極ＬＳＤの抵抗率を信号線ＧＬのそれと同様にしておくことで、断線修正による抵抗変化が防止でき、当該画素のコントラストの変化を回避し、高品質の画像表示を得ることができる。
【００５４】
なお、本実施例では、バイパスとして図中の右側の突出部を用いたが、左側の突出部を用いても同様の効果を得ることができる。
【００５５】
図５は本発明による液晶表示素子の第４実施例の構成を模式的に示す１画素付近の要部平面図である。本実施例の液晶表示素子の構成は、信号線ＤＬに形成する突出部の構造を除いて前記第３実施例と同様である。
【００５６】
すなわち、本実施例の信号線ＤＬには、対応する画素の画素電極ＩＴＯ側にのみ突出部ＤＬＰを備えている。この突出部ＤＬＰは信号線ＤＬの延長方向に沿って、その片側すなわち対応する画素電極ＩＴＯの端縁に絶縁膜を介して遮光電極ＬＳＤと重畳させてある。
【００５７】
信号線ＤＬに断線ＤＦが生じた場合の修正構造は図４と同様であり、信号線ＤＬの一対の突出部ＤＬＰにレーザ光を照射し、その溶接点ＳＰＷで遮光電極ＬＳＤと突出部ＤＬＰの間にある絶縁膜を破壊し、遮光電極ＬＳＤと突出部ＤＬＰを電気的に接続する。これにより、信号線ＤＬに遮光電極ＬＳＤでバイパスが形成される。
【００５８】
遮光電極ＬＳＤの抵抗率を信号線ＧＬのそれと同様にしておくことで、断線修正による抵抗変化が防止でき、当該画素のコントラストの変化を回避し、高品質の画像表示を得ることができる。
【００５９】
図６は本発明による液晶表示素子の第５実施例の構成を模式的に示す１画素付近の要部平面図である。本実施例の液晶表示素子の構成は、信号線ＤＬに沿って形成する遮光電極ＬＳＤの構造を除いて前記第３、第４実施例と同様である。
【００６０】
信号線ＤＬの延長方向に沿って、当該走査線の延長方向で隣接する二つの画素電極ＩＴＯの端縁のそれぞれに絶縁膜を介して重畳すると共に、前記信号線ＤＬの延長方向の両端で当該信号線ＤＬの下層を絶縁膜を介して交差する交差部ＣＢで連結した遮光電極ＬＳＤを有している。
【００６１】
図７は本発明による液晶表示素子の第５実施例において信号線ＤＬに断線が生じた場合の修正構造を説明する１画素付近の要部平面図である。信号線ＤＬに図示した断線ＤＦが発生したとき、遮光電極ＬＳＤの交差部ＣＢ上の信号線ＤＬにレーザ光を照射し、その溶接点ＳＰＷで遮光電極ＬＳＤと交差部ＣＢの間にある絶縁膜を破壊し、遮光電極ＬＳＤと交差部ＣＢを電気的に接続する。これにより、信号線ＤＬに遮光電極ＬＳＤでバイパスが形成される。
【００６２】
そして、遮光電極ＬＳＤの一方すなわち図の左側の画素電極側の遮光電極をレーザ光の照射で電気的に切り離す。遮光電極ＬＳＤの抵抗率を信号線ＧＬのそれと同様にしておくことで、バイパスとなる遮光電極ＬＳＤの抵抗を信号線ＤＬと同等とすることができ、抵抗変化に起因する当該画素のコントラストの変化を回避し、高品質の画像表示を得ることができる。
【００６３】
また、本発明の他の実施例として、図６における遮光電極ＬＳＤを信号線ＤＬと画素電極の端縁にわたる一様な電極膜として形成することもできる。この場合、断線修正時に当該部分の遮光電極ＬＳＤの上記図の左側の画素電極側の遮光電極の領域を信号線ＤＬに沿ってレーザ光で切断し、あるいは適当なトリミングを施すことでバイパスとなる遮光電極ＬＳＤの抵抗を信号線ＤＬと同等とすることができ、抵抗変化に起因する当該画素のコントラストの変化を回避し、高品質の画像表示を得ることができる。
【００６４】
次に、本発明を適用する液晶表示素子の詳細について図８〜図１５を参照して説明する。
【００６５】
図８は液晶表示素子の等価回路の説明図である。液晶表示素子の表示領域ＡＲ内で、薄膜トランジスタＴＦＴは隣接する２本の信号線ＤＬと、隣接する２本の走査線ＧＬとの交差領域に配置される。薄膜トランジスタＴＦＴの信号電極と走査電極は、それぞれ信号線ＤＬと走査線ＧＬに接続される。Ｇ−１〜Ｇｅｎｄ＋１は走査線ＧＬを走査線駆動回路（図ではゲートドライバとして示す。以降の説明でも同様）ＧＤＲに接続する引出し端子ＧＴＭを示す。同様に、ＤｉＲ〜Ｄｉ＋１Ｂは信号線ＤＬを信号線駆動回路（図ではドレインドライバとして示す。以降の説明でも同様）に接続する引出し端子ＤＴＭを示す。
【００６６】
ＰＷＵは電源および表示制御回路（図では、コントローラとして示す）であり、ホストらの表示データおよびクロック信号等を受けて走査線駆動回路ＧＤＲと信号線駆動回路ＤＤＲに表示のための各種信号と電圧を供給する。
【００６７】
薄膜トランジスタＴＦＴのソース電極は図中にＲ，Ｇ，Ｂで示した各色画素を構成する画素電極に接続され、画素電極と対向電極（図示せず）との間に液晶層が設けられているので、薄膜トランジスタＴＦＴのソース電極との間には液晶容量（ＣLC：図示せず）が等価的に接続される。
【００６８】
薄膜トランジスタＴＦＴは走査電極に正のバイアス電圧を印加すると導通し、負のバイアス電圧を印加すると不導通となる。また、薄膜トランジスタＴＦＴのソース電極（正確には、ソース電極に接続した画素電極）と前ラインの走査線との間には、次の表示信号の書込みがなされるまで表示信号を保持するための保持容量Ｃadd が接続される。
【００６９】
なお、ソース電極、信号電極は本来その間のバイアス極性によって決まるもので、この液晶表示素子ではその極性は動作中反転するので、ソース電極、信号電極は動作中入れ替わるものと理解されたい。しかし、ここでは説明の便宜上、一方をソース電極、他方を信号電極と固定して説明する。
【００７０】
図９は走査線駆動回路と信号線駆動回路に対する表示データとクロック信号の流れの説明図である。ホストから入力する表示データ（赤（Ｒ）、緑（Ｇ）、青（Ｂ））、制御信号クロック、表示タイミング信号、同期信号はコントローラＣＲＲに入り、上記のように表示のための信号が生成されて走査線駆動回路ＧＤＲと信号線駆動回路ＤＤＲに供給される。
【００７１】
信号線駆動回路ＤＤＲの前段のキャリー出力は、そのまま次段の信号線駆動回路ＤＤＲのキャリー入力に与えられる。
【００７２】
図１０は液晶表示素子のＣＦ基板側に形成した対向電極に印加される対向電圧と信号線に供給される信号電圧および走査線に供給される走査電圧のレベルとその波形図であり、信号電圧波形は黒表示のときを示す。
【００７３】
薄膜トランジスタの走査電極に供給されるゲートオンレベル波形（直流）とゲートオッフレベル波形は、−９Ｖ〜−１４Ｖの間で変化し、１０Ｖでゲートオンする。信号電極波形（黒表示時）と対向電圧Ｖcom 波形は、約０Ｖ〜３Ｖの間でレベル変化する。例えば、黒レベルの信号電圧波形を１水平期間（１Ｈ）毎に変化させるため、論理処理回路で１ビットずつ論理反転を行い、信号線駆動回路に入力している。走査電極に印加されるゲートオフレベル波形は対向電圧Ｖcom と略同様の振幅と位相で動作する。
【００７４】
図１１は液晶表示素子の各駆動回路の概略構成と信号の流れを示すブロック図である。表示制御装置２０１、バッファ回路２１０は図９におけるコントローラＣＲＲに設けられ、ドレインドライバ２１１は信号線駆動回路ＤＤＲに、ゲートドライバ２０６は走査線駆動回路ＧＤＲに相当する。
【００７５】
ドレインドライバ２１１は表示データのデータラッチ部と出力電圧発生回路とから構成される。また、階調基準電圧生成部２０８、マルチプレクサ２０９、コモン電圧生成部２０２、コモンドライバ２０３、レベルシフト回路２０７、ゲートオン電圧生成部２０４、ゲートオフ電圧生成部２０５、およびＤＣ−ＤＣコンバータ２１２は図９の電源部ＰＷＵに設けられる。
【００７６】
図１２は情報処理装置の本体コンピュータ（ホスト）からコントローラに入力される表示データおよびコントローラからドレインドライバ（すなわち信号線駆動回路）とゲートドライバ（すなわち走査線駆動回路）に出力される信号のタイミング図である。
【００７７】
コントローラＣＲＲは本体（コンピュータ）からの制御信号（クロック信号、表示タイミング信号、同期信号）を受けて、ドレインドライバＤＤＲへの制御信号としてクロックＤ１（ＣＬ１）、シフトクロックＤ２（ＣＬ２）および表示データを生成し、同時にゲートドライバＧＤＲへの制御信号として、フレーム開始指示信号ＦＬＭ、クロックＧ（ＣＬ３）および表示データを生成する。
【００７８】
なお、本体からの表示信号の伝送に低電圧差動信号（ＬＶＤＳ信号）を用いる方式では、本体からのＬＶＤＳ信号を液晶表示素子の走査線駆動回路近傍に設置される図示しないインターフェイス基板ＰＣＢに搭載したＬＶＤＳ受信回路で元の信号に変換してから走査線駆動回路と信号線駆動回路に供給する。
【００７９】
図１２から明らかなように、ドレインドライバのシフト用クロック信号Ｄ２（ＣＬ２）は本体から入力されるクロック信号（ＤＣＬＫ）および表示データの周波数と同じであり、ＸＧＡ表示素子では約４０ＭＨｚの高周波となる。
【００８０】
次に、本発明の液晶表示素子を用いた液晶表示装置とその実装機器の具体例について図１３〜図１５を参照して説明する。
【００８１】
図１３は本発明の液晶表示素子を電子機器に搭載する液晶表示装置として各種部品と共に集積化した液晶表示モジュールの各構成部品を示す分解斜視図である。
【００８２】
図１３中、ＳＨＤは金属材の上フレーム、ＷＤはその表示窓、ＰＮＬは液晶表示素子、ＳＰＳは光拡散板、ＧＬＢは導光体、ＲＦＳは反射板、ＢＬはバックライト、ＭＣＡは下フレームであり、図に示すような上下の配置関係で各部材が積み重ねられて液晶表示モジュールＭＤＬが組み立てられる。
【００８３】
液晶表示モジュールＭＤＬは上フレームＳＨＤに設けられた爪と下フレームに形成したフックによって全体が固定されるようになっている。
【００８４】
上フレームＳＨＤの周辺には駆動回路基板（走査線側＝ゲート側回路基板、信号線側＝ドレイン側回路基板）ＰＣＢ１，ＰＣＢ２、インタフェース回路基板ＰＣＢ３がテープキャリアパッドＴＣＰ１，ＴＣＰ２、あるいはジョイナＪＮ１，ＪＮ２，ＪＮ３で液晶パネルＰＮＬおよび回路基板相互間が接続されている。
【００８５】
下フレームＭＣＡは、その開口ＭＯにバックライトＢＬを構成する光拡散シートＳＰＳ、導光体ＧＬＢ、反射板ＲＦＳを収納する形状になっている。
【００８６】
なお、導光体ＧＬＢの側面には線状ランプ（蛍光管）ＬＰが配置される。この線状ランプＬＰから出射される光を導光体ＧＬＢ、反射板ＲＦＳ、光拡散板ＳＰＳにより表示面で一様な照明光として液晶パネルＰＮＬ側に出射する。ＬＳは蛍光管ＬＰに備えた反射シートである。
【００８７】
このバックライトＢＬと液晶パネルＰＮＬの間には照明光に進路を調整するためのプリズムシートＰＲＳが遮光スペーサＩＬＳを介して積層されている。
【００８８】
図１４は液晶表示素子をバックライトと共に上フレームと下フレームで一体化した液晶表示モジュールの外形構造の説明図であって、（Ａ）は表示面側の平面図、（Ｂ）は左側側面図、（Ｃ）は右側側面図、（Ｄ）は上側側面、（Ｅ）は下側側面図を示す。
【００８９】
同図において、ＡＲは上フレームＳＨＤの表示窓ＷＤに露呈された表示領域、ＨＬＤ１〜４は取り付け穴、ＬＣＴは接続コネクタ、ＬＰＣ１はランプケーブル、ＣＴ１はインターフェースコネクタである。
【００９０】
この液晶表示モジュールは、上フレームＳＨＤと下フレームＭＣＡの２種類の収納・保持部材を用いて組み込まれ、取り付け穴ＨＬＤ１〜４でノートパソコンやモニター等の情報処理装置の表示部に実装される。
【００９１】
取り付け穴ＨＬＤ１とＨＬＤ２の間にある凹部にはバックライト用のインバータが組み込まれ、接続コネクタＬＣＴとランプケーブルＬＰＣ１でバックライト組立体を構成する線状ランプ（蛍光管）に電力を供給する。なお、この例では蛍光管は液晶パネルＰＮＬの裏下辺に組み込まれている。
【００９２】
本体コンピユータ（ホスト）からの信号および必要な電源は裏面に位置するインターフェースコネクタＣＴ１を介して供給される。
【００９３】
図示の液晶表示モジュールは外径寸法が大きく、表示域ＡＲも大きくなったにも係わらず、表示に寄与しない所謂額縁領域が小さい。さらに、重量も軽量化され、可搬型情報処理装置の可搬性を失うことなく見やすい大画面表示が得られる。
【００９４】
図１５は図１４の液晶表示モジュールの実装例を説明するノート型コンピユータの斜視図である。このノート型コンピユータ（可搬型パソコン）はキーボード部（本体部）と、このキーボード部にヒンジで連結した表示部から構成される。キーボード部にはキーボードとホスト（ホストコンピュータ）、ＣＰＵ等の信号生成機能を収納し、表示部のケースＣＡＳＥには液晶表示素子ＰＮＬの周辺に駆動回路基板ＦＰＣ１，ＦＰＣ２、コントロールチップＴＣＯＮを搭載したＰＣＢ、およびバックライトを一体化した液晶表示モジュールと、バックライトの電源であるインバータ電源基板ＩＶなどが実装される。
【００９５】
そして、上記の液晶表示モジュールを構成する液晶表示素子は前記した実施例の何れかの断線・短絡修正構造あるいは断線修正構造を有することで、製造工程における配線の断線に対して容易かつ確実に対応でき、結果として製造歩留りが向上し、高品質の画像表示を可能とする。
【００９６】
【発明の効果】
以上説明したように、本発明によれば、製造工程における走査配線や信号配線の断線を容易かつ確実にの修正することができ、修正後の画素の輝度変化を防止して高品質の画像表示を可能とした液晶表示素子を提供することができる。
【図面の簡単な説明】
【図１】本発明による液晶表示素子の第１実施例の構成を模式的に示す平面図である。
【図２】本発明による液晶表示素子の第２実施例の構成を模式的に示す平面図である。
【図３】本発明による液晶表示素子の第３実施例の構成を模式的に示す１画素付近の要部平面図である。
【図４】本発明による液晶表示素子の第３実施例において信号線ＤＬに断線が生じた場合の修正構造を説明する１画素付近の要部平面図である。
【図５】本発明による液晶表示素子の第４実施例の構成を模式的に示す１画素付近の要部平面図である。
【図６】本発明による液晶表示素子の第５実施例の構成を模式的に示す１画素付近の要部平面図である。
【図７】本発明による液晶表示素子の第５実施例において信号線ＤＬに断線が生じた場合の修正構造を説明する１画素付近の要部平面図である。
【図８】液晶表示素子の等価回路の説明図である。
【図９】走査線駆動回路と信号線駆動回路に対する表示データとクロック信号の流れの説明図である。
【図１０】液晶表示素子の各駆動回路の概略構成と信号の流れを示すブロック図である。
【図１１】液晶表示素子の各駆動回路の概略構成と信号の流れを示すブロック図である。
【図１２】情報処理装置の本体コンピュータ（ホスト）からコントローラに入力される表示データおよびコントローラからドレインドライバ（すなわち信号線駆動回路）とゲートドライバ（すなわち走査線駆動回路）に出力される信号のタイミング図である。
【図１３】本発明の液晶表示素子を電子機器に搭載する液晶表示装置として各種部品と共に集積化した液晶表示モジュールの各構成部品を示す分解斜視図である。
【図１４】液晶表示素子をバックライトと共に上フレームと下フレームで一体化した液晶表示モジュールの外形構造の説明図である。
【図１５】図１４の液晶表示モジュールの実装例を説明するノート型コンピユータの斜視図である。
【図１６】従来の液晶表示素子における断線修正用配線の配置例を模式的に説明する平面図である。
【図１７】走査線と信号線の交差部分に形成される画素の拡大平面図である。
【図１８】図１６の符号Ａで囲んだ部分の模式断面図である。
【符号の説明】
ＰＮＬ・・・・液晶表示素子、ＳＵＢ１・・・・下側基板である薄膜トランジスタ基板（ＴＦＴ基板）、ＳＵＢ２・・・・上側基板であるカラーフィルタ基板（ＣＦ基板と言う）、ＧＬ・・・・走査線（ゲート配線）、ＤＬ・・・・信号線（ドレイン配線）、ＧＤＲ・・・・走査線駆動回路（ゲート線駆動回路）、ＤＤＲ・・・・信号線駆動回路、ＴＦＴ・・・・薄膜トランジスタ、ＲＥＰ１，ＲＥＰ２・・・・修正配線、ＲＲＰ１，ＲＲＰ２・・・・外部配線、ＡＲ・・・・表示領域、ＬＳＤ・・・・遮光電極、ＤＬＰ・・・・突出部、ＳＰＷ・・・・溶接点、ＤＦ・・・・断線部、ＣＢ・・・・交差部。
【図１】
0004722260.tif 000002
【図２】
0004722260.tif 000003
【図３】
0004722260.tif 000004
【図４】
0004722260.tif 000005
【図５】
0004722260.tif 000006
【図６】
0004722260.tif 000007
【図７】
0004722260.tif 000008
【図８】
0004722260.tif 000009
【図９】
0004722260.tif 000010
【図１０】
0004722260.tif 000011
【図１１】
0004722260.tif 000012
【図１２】
0004722260.tif 000013
【図１３】
0004722260.tif 000014
【図１４】
0004722260.tif 000015
【図１５】
0004722260.tif 000016
【図１６】
0004722260.tif 000017
【図１７】
0004722260.tif 000018
【図１８】
0004722260.tif 000019