(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
上記半導体基板の一主面上に第１の絶縁膜を介して形成されたゲート電極と、
上記半導体基板の一主面側の上記ゲート電極に覆われていない領域に設けられた第２導電型のソース領域およびドレイン領域と、
上記ゲート電極下のチャネル領域と上記ソース領域に挟まれた領域上および上記チャネル領域とドレイン領域に挟まれた領域上に、上記チャネル領域を通過するキャリアと異なる極性の固定電荷を含んだ第２の絶縁膜を備え、
上記第２の絶縁膜の固定電荷を含む領域と上記半導体基板との界面が、上記第１の絶縁膜と上記半導体基板との界面よりも上記半導体基板側の深い位置にあると共に、
上記第１の絶縁膜は、上記第２の絶縁膜とは異なる組成であって、かつ、上記第２の絶縁膜中の固定電荷となる不純物が上記第２の絶縁膜よりも拡散しにくい膜質であり、
上記第２の絶縁膜の固定電荷を含む領域に接する上記第１導電型の半導体基板の表面付近で反転層が形成されることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記固定電荷となる不純物としてセシウムを用い、
上記キャリアが電子であるとき、上記第２の絶縁膜の固定電荷を含む領域の上記固定電荷の面密度が５.３×１０12ｃｍ-2以上かつ３×１０14ｃｍ-2以下であることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
上記キャリアが電子であるとき、上記第２の絶縁膜の固定電荷を含む領域の一部または全部に、固定電荷となる不純物としてセシウム,バリウムおよびルビジウムのうちの少なくとも１つを用いたことを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
上記固定電荷となる不純物としてヨウ素を用い、
上記キャリアが正孔であるとき、上記第２の絶縁膜の固定電荷を含む領域の面密度が８×１０12ｃｍ-2以上であることを特徴とする半導体装置。
【請求項５】
請求項１または４に記載の半導体装置において、
上記キャリアが正孔であるとき、上記第２の絶縁膜の固定電荷を含む領域の一部または全部に、固定電荷となる不純物としてヨウ素を用いたことを特徴とする半導体装置。
【請求項６】
請求項１に記載の半導体装置を製造する半導体装置の製造方法であって、
半導体基板の一主面に設けられた第１の絶縁膜の上に選択的にゲート電極を形成する工程と、
上記半導体基板の一主面のうちの上記ゲート電極に覆われていない領域に、上記半導体基板との化学反応によって第２の絶縁膜を形成する工程と、
上記第２の絶縁膜中に固定電荷となる不純物を注入する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
上記第２の絶縁膜中に固定電荷となる不純物を注入する工程の後に、アニール工程を含むことを特徴とする半導体装置の製造方法。
【請求項８】
請求項１に記載の半導体装置を製造する半導体装置の製造方法であって、
半導体基板の一主面に設けられた第１の絶縁膜の上に選択的にゲート電極を形成する工程と、
上記半導体基板の一主面のうちの上記ゲート電極に覆われていない領域に、上記半導体基板との化学反応によって第２の絶縁膜を形成する工程と、
上記第２の絶縁膜を形成した後、窒素,一酸化窒素,一酸化二窒素,アンモニアおよび窒素ラジカルのうちの少なくとも１つを含む雰囲気にさらす工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置およびその製造方法に関し、特にＭＩＳ(Metal insulator semiconductor)型電界効果トランジスタ等の半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化に伴い、ＭＩＳ型電界効果トランジスタのゲート長の微細化が進んでいる。このような微細ゲート長を有する電界効果トランジスタでは、閾値電圧のゲート長依存性が大きい、ソース・ドレイン間のパンチスルーが起こりやすい等の短チャネル効果が顕在化する。
【０００３】
このような短チャネル効果を防ぐ方法の１つとして、ゲート電極側壁に第２のゲート電極を備えたＭＩＳ型電界効果トランジスタが提案されている(例えば、非特許文献１参照)。この従来のＭＩＳ型電界効果トランジスタの断面図を図７に示す。
【０００４】
上記ＭＩＳ型電界効果トランジスタによれば、図７に示すように、シリコン基板１０１上に形成された第１のゲート絶縁膜１１４と、上記第１のゲート絶縁膜１１４上に形成された第１のゲート電極１１５と、第２のゲート絶縁膜１１６を介して、上記第１のゲート電極１１５を覆うように形成された第２のゲート電極１１７と、シリコン基板１０１の表面のうち、第１のゲート電極１１５下のチャネル領域から離れた位置に形成されたソース領域１０９およびドレイン領域１１０からなる。
【０００５】
上記構成によれば、第１のゲート電極１１５とは独立に、第２のゲート電極１１７に電圧を加えることによって、第２のゲート電極１１７直下のシリコン基板１０１表面に反転層が形成され、極めて浅いソース・ドレインエクステンションを形成することができる。これにより、短チャネル効果を極めて抑制することができる。
【０００６】
しかしながら、上記ＭＩＳ型電界効果トランジスタでは、第２のゲート電極１１７を形成することにより、第１のゲート電極１１５と第２のゲート電極１１７との間に発生する寄生容量が負荷となり、例えば、集積回路等を形成した場合に動作速度の低下を招いてしまうという問題がある。また、通常のＭＩＳ型電界効果トランジスタに比べて、第２のゲート電極１１７用のコンタクトおよび配線を余分に形成する必要があるため、素子サイズの増大や配線設計の自由度の減少を招くという問題がある。
【非特許文献１】Hisao Kawamura,Toshisugu Sakamoto,Toshio Baba,Yukinori Ochiai,Jun'ich Fujita,and Jun'ich Sone著,「アイトリプルイー・トランザクション・オン・エレクトロン・デバイセズ(IEEE TRANSACTION ON ELETRON DEVICES)」，米国，アイトリプルイー(IEEE)，第４７巻(VOL.47)，第４号(NO.4)，２０００年４月(APRIL2000)，P.856-860
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この発明は、上記問題を解決すべくなされたものであり、その目的は、寄生容量や素子サイズの増大を招くことなく、短チャネル効果を抑制できるＭＩＳ型電界効果トランジスタ等の半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、第１の発明の半導体装置は、第１導電型の半導体基板と、上記半導体基板の一主面上に第１の絶縁膜を介して形成されたゲート電極と、上記半導体基板の一主面側の上記ゲート電極に覆われていない領域に設けられた第２導電型のソース領域およびドレイン領域と、上記ゲート電極下のチャネル領域と上記ソース領域に挟まれた領域上および上記チャネル領域とドレイン領域に挟まれた領域上に、上記チャネル領域を通過するキャリアと異なる極性の固定電荷を含んだ第２の絶縁膜を備え、上記第２の絶縁膜の固定電荷を含む領域と上記半導体基板との界面が、上記第１の絶縁膜と上記半導体基板との界面よりも上記半導体基板側の深い位置にあると共に、上記第１の絶縁膜は、上記第２の絶縁膜とは異なる組成であって、かつ、上記第２の絶縁膜中の固定電荷となる不純物が上記第２の絶縁膜よりも拡散しにくい膜質であり、上記第２の絶縁膜の固定電荷を含む領域に接する上記第１導電型の半導体基板の表面付近で反転層が形成されることを特徴としている。
【０００９】
なお、本明細書において、第１導電型および第２導電型とは、半導体の導電型を表す。第２導電型がＰ型の場合、第１導電型はＮ型またはイントリンシック(真性半導体)を意味し、第２導電型がＮ型の場合、第１導電型はＰ型またはイントリンシックを意味する。
【００１０】
上記構成の半導体装置によれば、上記半導体基板の一主面側のゲート電極下のチャネル領域とソース領域に挟まれた領域上およびチャネル領域とドレイン領域に挟まれた領域上に、上記チャネル領域を通過するキャリアと異なる極性の固定電荷を含んだ第２の絶縁膜を備えている。このため、上記第２の絶縁膜の固定電荷を含む領域下の第１導電型半導体表面付近でバンドベンディングが起こることによって反転層が形成され、極めて浅いソース・ドレインエクステンションが形成される。更に、上記第２の絶縁膜の固定電荷を含む領域と上記半導体基板との界面が、上記第１の絶縁膜と上記半導体基板との界面よりも上記半導体基板側に位置することによって、固定電荷(特に第２の絶縁膜と半導体基板との界面付近にある固定電荷)とゲート電極との間の距離を大きく取ることができる。このため、上記第２の絶縁膜の固定電荷を含む領域から伸びる電気力線がゲート電極で終端されることがほとんどなく、半導体基板側で終端することができ、高キャリア密度の反転層が形成可能である。従って、上記反転層は、極浅かつ低抵抗のソース・ドレインエクステンションとして機能することができる。
【００１１】
また、通常のＭＩＳ型電界効果トランジスタに対して、余分な電極等を付加する必要がないため、寄生容量の増大や素子面積の増大等をまねくことがない。
【００１２】
従って、寄生容量や素子サイズの増大を招くことなく、短チャネル効果を抑制したＭＩＳ型電界効果トランジスタ等の半導体装置を提供することができる。
【００１３】
また、一実施形態の半導体装置は、上記固定電荷となる不純物としてセシウムを用い、上記キャリアが電子であるとき、上記第２の絶縁膜の固定電荷を含む領域の上記固定電荷の面密度が５.３×１０12ｃｍ-2以上かつ３×１０14ｃｍ-2以下であることを特徴としている。
【００１４】
上記実施形態の半導体装置によれば、この半導体装置が電子をキャリアとするＮ型チャネル素子の場合に、上記第２の絶縁膜の正の固定電荷を含む領域の上記固定電荷の面密度が５.３×１０12ｃｍ-2以上かつ３×１０14ｃｍ-2以下とすることにより、正の固定電荷を含む領域によって誘起される反転層のシート抵抗を十分に小さくでき、非常に高い駆動電流を得ることができる。
【００１５】
また、一実施形態の半導体装置は、上記キャリアが電子であるとき、上記第２の絶縁膜の固定電荷を含む領域の一部または全部に、固定電荷となる不純物としてセシウム,バリウムおよびルビジウムのうちの少なくとも１つを用いたことを特徴としている。
【００１６】
上記実施形態の半導体装置によれば、この半導体装置がＮ型チャネル素子の場合に、セシウム,バリウムおよびルビジウムのうちの少なくとも１つを用いて、正の固定電荷を実現している。
【００１７】
上記セシウム、バリウム、ルビジウムは、アルカリ金属またはアルカリ土類金属に属しているため、第1イオン化エネルギーが小さく、正の電荷を持つイオンになりやすい性質を持っている。また、上記セシウム、バリウム、ルビジウムは、室温でも移動しやすいナトリウム等の軽元素とは異なり、原子番号が大きいため、通常の素子動作温度領域において電荷が移動することがない。従って、上記セシウム、バリウム、ルビジウムは、正の固定電荷となる不純物として極めて有効な物質である。更に、高温においては、例えば酸化シリコン膜等の絶縁膜中で拡散する性質や、例えば酸化シリコンと半導体基板との界面等の界面付近にパイルアップする性質がある。従って、熱拡散を用いることによって、上記第２の絶縁膜の固定電荷を含む領域と半導体基板との界面付近に固定電荷を分布させることが自己整合的に実現される。従って、ゲート電極から遠く、半導体基板に非常に近い位置に正の固定電荷を分布させることが非常に容易である。
【００１８】
また、上記セシウム、バリウム、ルビジウムは、半導体製造装置として一般的なイオン注入装置を用いて上記第２の絶縁膜中に導入することが可能であるため、特別な装置を必要とせず、注入量を精密に制御しながら容易にＮ型チャネルＭＩＳ型電界効果トランジスタ等の半導体装置を製造することが可能である。
【００１９】
また、一実施形態の半導体装置は、上記固定電荷となる不純物としてヨウ素を用い、上記キャリアが正孔であるとき、上記第２の絶縁膜の固定電荷を含む領域の面密度が８×１０12ｃｍ-2以上であることを特徴としている。
【００２０】
上記実施形態の半導体装置によれば、この半導体装置が正孔をキャリアとするＰ型チャネル素子の場合に、上記第２の絶縁膜の負の固定電荷を含む領域の面密度が８×１０12ｃｍ-2以上にすることにより、負の固定電荷によって誘起される反転層のシート抵抗を十分に小さくでき、非常に高い駆動電流を得ることができる。
【００２１】
また、一実施形態の半導体装置は、上記キャリアが正孔であるとき、上記第２の絶縁膜の固定電荷を含む領域の一部または全部に、固定電荷となる不純物としてヨウ素を用いたことを特徴としている。
【００２２】
上記実施形態の半導体装置によれば、この半導体装置が正孔をキャリアとするＰ型チャネル素子の場合に、ヨウ素を用いて、負の固定電荷を実現している。
【００２３】
上記ヨウ素は、周期表第VIIB族に属しているハロゲン元素であるため、電子親和力が大きく、負の電荷を持つイオンになりやすい性質を持っている。また、原子番号が大きいため、室温でも移動しやすい弗素、塩素等の軽元素とは異なり、通常の素子動作温度領域において電荷が移動することはない。従って、上記ヨウ素は、負の固定電荷として極めて有効な物質であると共に、高温において、例えば酸化シリコン膜等の絶縁膜中で拡散する性質や、例えば酸化シリコンと半導体基板との界面等の界面付近にパイルアップする性質がある。従って、熱拡散を用いることによって、上記第２の絶縁膜の固定電荷を含む領域と半導体基板との界面付近に固定電荷を分布させることが自己整合的に実現される。従って、ゲート電極から遠く、半導体基板に非常に近い位置に負の固定電荷を分布させることが非常に容易である。
【００２４】
上記ヨウ素は、半導体製造装置として一般的なイオン注入装置を用いて上記第２の絶縁膜中に導入することが可能であるため、特別な装置を必要とせず、注入量を精密に制御しながら容易にＰ型チャネルＭＩＳ型電界効果トランジスタ等の半導体装置を製造することが可能である。
【００２５】
また、第２の発明の半導体装置の製造方法は、上記半導体装置を製造する半導体装置の製造方法であって、半導体基板の一主面に設けられた第１の絶縁膜の上に選択的にゲート電極を形成する工程と、上記半導体基板の一主面のうちの上記ゲート電極に覆われていない領域に、上記半導体基板との化学反応によって第２の絶縁膜を形成する工程と、上記第２の絶縁膜中に固定電荷となる不純物を注入する工程とを含むことを特徴としている。
【００２６】
上記半導体装置の製造方法によれば、上記第１の絶縁膜の上に選択的にゲート電極を形成後に、上記半導体基板の一主面のうち上記ゲート電極に覆われていない領域に、半導体基板との化学反応(例えば半導体基板表面の酸化)によって第２の絶縁膜を形成するため、第２の絶縁膜と半導体基板との界面を、第１の絶縁膜と半導体基板との界面よりも深い位置(半導体基板側)に容易に形成することができる。
【００２７】
これにより、上記第２の絶縁膜の固定電荷を含む領域下の半導体表面付近でバンドベンディングにより反転層が形成され、極めて浅いソース・ドレインエクステンションが形成される。更に、上記第２の絶縁膜の固定電荷を含む領域から伸びる電気力線がゲート電極で終端されることがほとんどなく、半導体基板側で終端することができ、高キャリア密度の反転層が形成可能である。
【００２８】
従って、寄生容量や素子サイズの増大を招くことなく、短チャネル効果を抑制したＭＩＳ型電界効果トランジスタ等の半導体装置を製造することができる。
【００２９】
また、一実施形態の半導体装置の製造方法は、上記第２の絶縁膜中に固定電荷となる不純物を注入する工程の後に、アニール工程を含むことを特徴としている。
【００３０】
上記実施形態の半導体装置の製造方法によれば、上記第２の絶縁膜中に固定電荷となる不純物を注入する工程の後にアニールを行うため、上記第２の絶縁膜中で上記固定電荷の再分布が起き、第２の絶縁膜と半導体基板の界面付近に自己整合的に固定電荷を分布させることが容易にできる。
【００３１】
また、第３の発明の半導体装置の製造方法は、上記半導体装置を製造する半導体装置の製造方法であって、半導体基板の一主面に設けられた第１の絶縁膜の上に選択的にゲート電極を形成する工程と、上記半導体基板の一主面のうちの上記ゲート電極に覆われていない領域に、上記半導体基板との化学反応によって第２の絶縁膜を形成する工程と、上記第２の絶縁膜を形成した後、窒素,一酸化窒素,一酸化二窒素,アンモニアおよび窒素ラジカルのうちの少なくとも１つを含む雰囲気にさらす工程を含むことを特徴としている。
【００３２】
上記半導体装置の製造方法によれば、第１の絶縁膜の上に選択的にゲート電極を形成した後に、上記半導体基板の一主面のうち上記ゲート電極に覆われていない領域に、上記半導体基板との化学反応(例えば半導体基板表面の酸化)によって第２の絶縁膜を形成し、その後、窒素、一酸化窒素、一酸化二窒素、アンモニア、窒素ラジカルのうち少なくとも１つを含む雰囲気にさらすことによって、上記第２の絶縁膜中、特に上記第２の絶縁膜と半導体基板との界面付近に窒素原子が導入され、シリコン−窒素間結合等の原子間の結合欠陥、歪み等に由来する固定電荷を容易に形成することができる。また、上記半導体基板との化学反応によって第２の絶縁膜を形成するため、第２の絶縁膜と半導体基板との界面を、第１の絶縁膜と半導体基板との界面よりも深い位置(半導体基板側)に容易に形成することができる。
【００３３】
これにより、上記第２の絶縁膜の固定電荷を含む領域下の半導体表面付近でバンドベンディングにより反転層が形成され、極めて浅いソース・ドレインエクステンションが形成される。更に、上記第２の絶縁膜の固定電荷を含む領域から伸びる電気力線がゲート電極で終端されることがほとんどなく、半導体基板側で終端することができ、高キャリア密度の反転層が形成可能である。
【００３４】
従って、寄生容量や素子サイズの増大を招くことなく、短チャネル効果を抑制したＭＩＳ型電界効果トランジスタ等の半導体装置を製造することができる。
【００３５】
また、通常の半導体製造材料、半導体製造装置を用いて製造することができるため、汚染等に対する問題もなく、非常に容易に製造することが可能である。
【発明の効果】
【００３６】
以上より明らかなように、この発明の半導体装置およびその製造方法によれば、寄生容量や素子サイズの増大を招くことなく、短チャネル効果を抑制できるＭＩＳ型電界効果トランジスタ等の半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００３７】
以下、この発明の半導体装置およびその製造方法を図示の実施の形態により詳細に説明する。
【００３８】
この発明に使用できる半導体基板は、特に限定されないが、シリコン基板が好ましい。更に、ＳＯＩ(Semiconductor On Insulator)基板、または、シリコン結晶に歪みを加えることによってキャリア移動度を向上させた歪みシリコン基板であってもよい。尚、各実施の形態では、固定電荷となる不純物としてセシウムを用いたＮ型チャネル素子を中心に説明するが、不純物の導電型を逆にし、セシウムをヨウ素に置き換えることにより、Ｐ型チャネル素子を形成することができる。また、Ｎ型チャネル素子の場合、セシウムの代わりにバリウム、ルビジウムを用いるか、または、これら３つのうちの少なくとも２種を含む混合物を用いても同様の効果が得られる。無論、両型の素子が同一基板上に形成されてもよいし、相補型ＭＩＳ(Metal insulator semiconductor)型電界効果トランジスタを形成してもよいし、集積回路を形成してもよい。
【００３９】
(第１実施形態)
この発明の第１実施形態の半導体装置は、セシウムによる固定電荷によって誘起される反転層をソース・ドレインエクステンションとするＮ型チャネルＭＩＳ型電界効果トランジスタを、簡単な工程により実現したものである。
【００４０】
図１(a)〜(d)はこの発明の第１実施形態の半導体装置の製造方法を説明するための工程順に示した半導体装置の一例としてのＮ型チャネルＭＩＳ型電界効果トランジスタの断面図である。
【００４１】
まず、図１(a)に示すように、半導体基板の一例としてのＰ型シリコン基板１の一主面に公知の方法によってＳＴＩ(Shallow  Trench  Isolation)領域２を形成し、素子形成領域を区分する。次にこの素子形成領域の表面に設けられた第１の絶縁膜の一例としての酸化シリコンからなるゲート絶縁膜３の上に多結晶シリコン膜を堆積してパターニングすることにより、ゲート電極４を形成する。ゲート絶縁膜３の材質は、絶縁性を有する限り何でも良いが、固定電荷となる不純物(セシウム等)が拡散しにくい酸窒化シリコンや窒化シリコン等の材質であることが望ましい。
【００４２】
次に、シリコン基板全面を酸化する化学反応によって、第２の絶縁膜の一例としての酸化シリコン膜５を形成する。上記酸化シリコン膜５とシリコン基板１との界面は、上記ゲート絶縁膜３とシリコン基板１との界面よりも深い位置に形成される。尚、上記酸化シリコン膜５の膜厚は、ゲート絶縁膜３の膜厚より大きいことが望ましい。これにより、後の工程で、酸化シリコン膜５中にある固定電荷となる不純物(セシウム等)が熱拡散する場合に、上記固定電荷となる不純物を含む酸化シリコン膜５側から見たゲート絶縁膜３の断面積が小さくなるので、上記固定電荷となる不純物がゲート絶縁膜３中に侵入するのを抑制することができる。したがって、固定電荷となる不純物(セシウム等)の分布を容易に制御することができる。
【００４３】
尚、上記酸化シリコン膜５は、シリコン基板１を熱酸化することにより形成したが、例えば、シリコン基板１を熱酸化した後にＣＶＤ(Chemical Vapor Deposition：化学的気相成長)法等によって酸化シリコンを堆積した積層膜であっても良い。これにより、酸化シリコン膜５の膜厚と、酸化シリコン膜５とシリコン基板１との界面の深さを独立に制御することができる。
【００４４】
次に、図１(b)に示すように、シリコン基板表面にレジストを塗布した後、ＳＴＩ領域２を覆い、かつ、素子形成領域のうちの少なくともソース・ドレインエクステンションを形成すべき領域が開口するようにレジストをパターニングすることによって、レジストマスク６を形成する。その後、ゲート電極４およびレジストマスク６をマスクとして、酸化シリコン膜５中にセシウムをイオン注入する。上記セシウムは、第１イオン化エネルギーが非常に小さいため、正の電荷を持つイオンとして安定に存在することができる。従って、上記酸化シリコン膜５に、セシウムからなる正の固定電荷を含む領域７が形成される。尚、上記セシウムの代わりにバリウムまたはルビジウムを用いてもよいし、セシウム、バリウム、ルビジウムのうち少なくとも２種を用いても良い。
【００４５】
上記正の固定電荷を含む領域７から発せられる電界により、上記正の固定電荷を含む領域７下のシリコン基板１表面でバンドベンディングが起こる。上記シリコン基板１表面の電位が、シリコン基板１のフェルミポテンシャルと真性フェルミポテンシャルとの差の２倍程度に達することにより、正の固定電荷を含む領域７下のシリコン基板１表面に反転層が形成される。尚、上記反転層は、ソース・ドレインエクステンションとして機能することになる。
【００４６】
また、上記イオン注入の前に、シリコン基板全面に窒化シリコン膜を形成してもよい。固定電荷となる不純物(セシウム等)を酸化シリコン膜５中に注入する前に窒化シリコン膜を形成することにより、上記不純物を注入した後の工程における熱処理等によって、上記不純物がシリコン基板１に対して反対側に熱拡散するのを防ぐことができる。尚、上記窒化シリコン膜は、セシウム等の不純物が拡散しない材質であれば何でも良い。また、この場合、窒化シリコン膜越しに、酸化シリコン膜５中にセシウムイオンをイオン注入するため、上記窒化シリコン膜の膜厚は、上記酸化シリコン膜５の膜厚の１／２以下であることが好ましい。例えば、酸化シリコン膜５が３５０Å〜５００Åの場合、窒化シリコン膜を１００Å、セシウムイオンの注入エネルギー３０〜５０ｋｅＶ程度とすることにより、セシウムイオンは、酸化シリコン膜５の膜厚方向のほぼ中央付近に分布することができる。
【００４７】
次に、図１(c)に示すように、レジストマスク６(図１(b)に示す)を剥離した後、ＣＶＤ(Chemical Vapor Deposition：化学的気相成長)法にて酸化シリコン膜を所望の厚さ堆積し、ＲＩＥ(Reactive Ion Etching：反応性イオンエッチング)によりエッチバックすることによって、ゲート電極４の両側に、固定電荷を含む領域７の一部を覆うようにゲート側壁８を形成する。但し、上記酸化シリコン膜は絶縁性を有する限り材質は何でも良いが、固定電荷となる不純物(セシウム等)の拡散を防ぐ酸窒化シリコンや窒化シリコン等の材料が好ましい。その後、ゲート電極４およびゲート側壁８をマスクとして砒素イオンをイオン注入し、図１(d)に示すソース領域９およびドレイン領域１０を形成後、活性化アニールを行う。これにより、セシウムは酸化シリコン膜５中を拡散し、酸化シリコン膜５とシリコン基板１との界面付近にパイルアップし、シリコン基板１表面により近い位置に固定電荷を分布させることができる。従って、セシウムは効率よく固定電荷として活性化することができ、十分なキャリア密度を持つ反転層を形成することができる。
【００４８】
更に、図１(c)に示すように、酸化シリコン膜５とシリコン基板１との界面は、ゲート絶縁膜３とシリコン基板１との界面よりも深い位置にあるため、固定電荷はゲート電極４から離れた位置で、かつシリコン基板１に近接した位置に分布することができる。これにより、ゲート電極−固定電荷間の静電容量を小さくすることができるので、固定電荷から伸びる電気力線がゲート電極４で終端することがほとんどなく、効果的にシリコン基板１側で終端することが可能となる。従って、低抵抗反転層からなるソース・ドレインエクステンションを形成することができる。
【００４９】
また、固定電荷によって誘起される反転層とゲート電極４との間の静電容量が小さくなるため、寄生容量が小さくなり、素子動作速度の向上を図ることができる。
【００５０】
尚、活性化アニールは、ＲＴＡ(Rapid Thermal Annealing：瞬間アニール)、スパイクアニール、フラッシュランプアニール、レーザーアニール等による高温短時間のアニールが好ましい。例えば、８００℃〜１１００℃、１秒〜１８０秒程度のアニールを行う。また、ソース領域９およびドレイン領域１０形成前、かつ、セシウムを酸化シリコン膜５にイオン注入した後に、活性化アニールとは別に、セシウムの再分布を促すアニールを行ってもよい。例えば、７００℃〜１１００℃、１秒〜２時間程度のアニールを行うことによって、セシウムを十分に拡散させることができる。
【００５１】
次に、図１(d)に示すように、公知の方法で層間絶縁膜１１,上部配線１２等を形成して、半導体装置が完成する。
【００５２】
図２は、ゲート長３５ｎｍ、ゲート絶縁膜の酸化シリコン換算膜厚１ｎｍ、セシウムのドーズ量３×１０13ｃｍ-2として作成したこの第１実施形態の半導体装置(Ｎ型チャネル素子)の電気特性を示す。図２において、横軸はゲート電圧[Ｖ]を表し、縦軸はドレイン端子電流[Ａ／μｍ]を表している。ドレイン電圧は１Ｖとし、そのときのオン電流は１.２ｍＡ／μｍであった。図２からわかるように、非常に良好なトランジスタ特性を得ることができた。
【００５３】
また、図１(d)からわかるように、この発明の第１実施形態の半導体装置は、ゲート電極４に覆われたチャネル領域とソース領域９およびドレイン領域１０との間にある酸化シリコン膜５中にセシウムからなる正の固定電荷を含む領域７を有している。
【００５４】
セシウムは、原子番号５５と質量が大きく、また、周期律表の中で最も低い第１イオン化エネルギー(３.８９eＶ)を持っているため、通常の素子動作温度領域において、酸化シリコン膜等の絶縁膜中を移動するようなことはなく、正の電荷を持つイオンとして安定に存在することができる。従って、絶縁膜中で正の固定電荷として極めて安定に存在することができる。尚、バリウム、ルビジウムに関しても、同様の効果が得られる。
【００５５】
上記正の固定電荷を含む領域７から発せられる電界により、上記正の固定電荷を含む領域７下のシリコン基板１表面でバンドベンディングが起こり、正の固定電荷を含む領域７下のシリコン基板１表面に反転層が形成される。上記反転層は、チャネル領域とソース領域９との間およびチャネル領域とドレイン領域１０との間に形成されているので、極めて浅いソース・ドレインエクステンションとして機能する。
【００５６】
但し、反転層が形成されるためには、例えば固定電荷によってシリコン基板１内に形成される空乏層内の不純物濃度が均一の場合、固定電荷密度が、
【数１】
0004723182.tif 000002
κ  ：  基板の比誘電率
ε  ：  真空の誘電率[Ｆ／ｃｍ]
ＮA  ：  空乏層中のアクセプター濃度[ｃｍ-3]
ＮD  ：  空乏層中のドナー濃度[ｃｍ-3]
ｑ  ：  電荷素量[Ｃ]
φB  ：  ２（ｋBＴ／ｑ)ln（|ＮA-ＮD|／Ｎi)
Ｎi  ：  真性キャリア濃度[ｃｍ-3]
ｋB  ：  ボルツマン定数[ｅＶ／Ｋ]
Ｔ  ：  温度[Ｋ]
ＶR  ：シリコン基板−ソース領域９間にかかる逆バイアス電圧(＞０)[Ｖ]
（チャネル領域−ソース領域９間の反転層の場合）
または、シリコン基板−ドレイン領域１０間にかかる逆バイアス電圧（＞０）[Ｖ]
（チャネル領域−ドレイン領域１０間の反転層の場合）
よりも大きいことが必要である。例えば、チャネル領域−ソース領域９間に反転層を形成するためには、ＶR=０[Ｖ]、|ＮA-ＮD|＝１×１０18[ｃｍ-3]の場合(ＮA＞ＮD)、固定電荷密度は３.５×１０12[ｃｍ-2]以上必要である。
また、固定電荷によって誘起される反転層のシート抵抗は、低ければ低いほど素子特性は向上する。固定電荷密度が大きいほど反転層として誘起されるキャリア密度は上昇するが、逆に基板表面に対して垂直方向の電界が大きくなるため、キャリア移動度の劣化が起こる。このため、シート抵抗を低くするために最適な固定電荷密度が現われる。
【００５７】
図３にセシウムからなる正の固定電荷によって誘起される反転層のシート抵抗の固定電荷密度依存性の測定結果を示す。図３において、横軸は正の固定電荷(セシウム)密度[ｃｍ-2]を表し、縦軸は反転層のシート抵抗[Ω/□]を表している。尚、測定に用いた試料は、次のように作成した。まず、P型シリコン基板(基板濃度：１×１０18ｃｍ-3)を熱酸化することにより酸化シリコン膜(３５０Å)を形成し、その上にＬＰ−ＣＶＤ法(減圧ＣＶＤ法)により窒化シリコン膜(１００Å)を形成した後、セシウムを４０ｋｅＶにてイオン注入し、窒素雰囲気中でアニールを行った。固定電荷として活性化したセシウムの量は、酸化シリコン膜とシリコン基板との界面から約５０Å以内に分布する酸化シリコン膜中のセシウム量にほぼ一致した。図３からわかるように、基板濃度一定の条件のもとでは、ある固定電荷密度において、固定電荷によって誘起される反転層のシート抵抗は最小値となる。例えば、基板濃度が１×１０18[ｃｍ-2]の場合、固定電荷密度を５.３×１０12ｃｍ-2以上かつ３×１０14ｃｍ-2以下とすることにより、１０[kΩ／□]以下の低シート抵抗値を得ることができる。更に好ましくは、１×１０13ｃｍ-2以上かつ３×１０13ｃｍ-2以下とすることにより、十分小さなシート抵抗値を得ることができ、従って、Ｎ型チャネルＭＩＳ型電界効果トランジスタの駆動電流を非常に大きくすることができる。
同様に、基板濃度１.２×１０16ｃｍ-3、１.１×１０19ｃｍ-3のＰ型シリコン基板を用いて測定した結果、反転層のシート抵抗が１０kΩ/□以下となる固定電荷密度はそれぞれ、１.３×１０12ｃｍ-2以上かつ３.０×１０14ｃｍ-2以下(基板濃度：１.２×１０16ｃｍ-3)、２.３×１０13ｃｍ-2以上かつ３.０×１０14ｃｍ-2以下(基板濃度：１.１×１０19ｃｍ-3)であった。
【００５８】
Ｐ型チャネル素子の場合は、上記セシウムをヨウ素に置き換えることにより、固定電荷の極性は負となる。この場合、反転層が形成されるためには、固定電荷によって形成される空乏層内の不純物濃度が均一の場合、
固定電荷密度が、
【数２】
0004723182.tif 000003
ただし  κ    ：  基板の比誘電率
ε    ：  真空の誘電率[Ｆ／ｃｍ]
ＮA  ：  アクセプター濃度[ｃｍ-3]
ＮD  ：  ドナー濃度[ｃｍ-3]
ｑ  ：  電荷素量[Ｃ]
φB  ：  ２(ｋBＴ／q)ln(ＮA／Ｎi)
Ｎi  ：  真性キャリア濃度[ｃｍ-3]
ｋB  ：  ボルツマン定数[ｅＶ／Ｋ]
Ｔ  ：  温度[Ｋ]
ＶR  ：  シリコン基板−ソース領域間にかかる逆バイアス電圧(＞０)[Ｖ]
(またはシリコン基板−ドレイン領域間にかかる逆バイアス電圧)
よりも大きいことが必要である。例えば、チャネル領域−ソース領域９間に反転層を形成するためには、ＶR＝０[Ｖ]、｜ＮA−ＮD｜＝１×１０18[ｃｍ-3]の場合(ＮA＜ＮD)、固定電荷密度は３.５×１０12[ｃｍ-2]以上必要である。
【００５９】
図４にヨウ素からなる負の固定電荷によって誘起される反転層のシート抵抗の固定電荷密度依存性の測定結果を示す。図４において、横軸は負の固定電荷(ヨウ素)密度[ｃｍ-2]を表し、縦軸は反転層のシート抵抗[Ω／□]を表している。尚、測定に用いた試料は、次のように作成した。まず、Ｎ型シリコン基板(基板濃度：１×１０18ｃｍ-3)を熱酸化することにより酸化シリコン膜(３５０Å)を形成し、その上にＬＰ−ＣＶＤ法(減圧ＣＶＤ法)により窒化シリコン膜(１００Å)を形成した後、ヨウ素を４０ｋｅＶにてイオン注入し、窒素雰囲気中でアニールを行った。固定電荷として活性化したヨウ素量は、酸化シリコン膜とシリコン基板との界面から約５０Å以内に分布する酸化シリコン膜中のヨウ素量にほぼ一致した。図４からわかるように、固定電荷密度を８×１０12ｃｍ-2以上とすることにより、２０[kΩ／□]以下の低いシート抵抗値を得ることができる。更に好ましくは、固定電荷密度を１×１０14ｃｍ-2以上とすることにより、ほぼ最小のシート抵抗を得ることができる。従って、Ｐ型チャネルＭＩＳ型電界効果トランジスタの駆動電流を大きくすることができる。同様に、基板濃度１.２×１０16ｃｍ-3、１.１×１０19ｃｍ-3のＮ型シリコン基板を用いて測定した結果、反転層のシート抵抗が２０kΩ/□以下となる固定電荷密度はそれぞれ、３.０×１０12ｃｍ-2以上、２.２×１０13ｃｍ-2以上であった。
【００６０】
尚、シリコン基板１の代わりに、歪みシリコン基板を用いた場合は、キャリア移動度増大の効果により、上記シート抵抗は更に低下し、より大きな駆動電流を得ることができる。
【００６１】
また、図１(d)からわかるように、この発明の第１実施形態の半導体装置は、酸化シリコン膜５とシリコン基板１との界面を、ゲート絶縁膜３とシリコン基板１との界面よりも深い位置に形成しているが、この構造の優位性について図５(a),(b)を用いて説明する。
【００６２】
固定電荷によって反転層が形成されている状況を考える。図５(ａ)にソース領域側のゲート電極４端近傍を拡大した図を示す。ゲート電極４と固定電荷１８との間の静電容量をＣ1[Ｆ／ｃｍ2]とし、固定電荷１８と反転層１９との間の実効的な静電容量をＣ2[Ｆ／ｃｍ2]とすると、ゲート電極４、固定電荷１８、シリコン基板１に至る等価回路図５(ｂ)のように表される。但し、ゲート電極４の電位をＶ［Ｖ］、シリコン基板１の電位を０［Ｖ］とする。ゲート絶縁膜３の膜厚(酸化シリコン換算膜厚)をｔox［ｃｍ］、固定電荷１８と反転層１９との実効的な距離(酸化シリコン換算膜厚)をｔinv［ｃｍ］、ゲート絶縁膜３とシリコン基板１界面から見た酸化シリコン膜５とシリコン基板１との界面の深さをｄ［ｃｍ］、とすると、ソース領域側のゲート電極４端近傍では、近似的に次のように表される。
Ｃ1  ＝  κSiO2ε／(ｔox＋ｄ)
Ｃ2  ＝  κSiO2ε／ｔinv
但し、κSiO2  ：  酸化シリコンの比誘電率
ε    ：  真空の誘電率［Ｆ／ｃｍ2］
【００６３】
ここで、固定電荷密度を＋ＱFC［Ｃ／ｃｍ2］、ゲート電極４に誘起される電荷密度を−Ｑ1［Ｃ／ｃｍ2］、シリコン基板１側に誘起される電荷密度を−Ｑ2［Ｃ／ｃｍ2］、反転層１９の電荷密度をＱinv［Ｃ／ｃｍ2］、ゲート電極４に印加される電圧をＶ［Ｖ］、固定電荷１８の電位をＶFC［Ｖ］、ゲート電極４のフラットバンド電圧をＶFB(＜０)［Ｖ］とすると、次式が成り立つ。
ＱFC  ＝  Ｑ1＋Ｑ2
Ｑ1  ＝  Ｃ1(ＶFC−Ｖ＋ＶFB)
Ｑ2  ＝  Ｑinv＋ＱB
Ｑinv  ＝  Ｃ2(ＶFC−２φB)
但し、ＱB［Ｃ／ｃｍ2］は空乏層２０内の空間電荷密度であり、次のように表される。
【数３】
0004723182.tif 000004
κSi：シリコン基板１の比誘電率
【００６４】
上式より、Ｑinvは次のように表される。
Ｑinv  ＝  ［Ｃ2／(Ｃ1＋Ｃ2)］［ＱFC＋Ｃ1(Ｖ−ＶFB−２φB−ＱB／Ｃ1)］
ここで、Ｃ1(Ｖ−ＶFB−２φB−ＱB／Ｃ1)はゲート電極４から漏れ出た電界によって生じる電荷密度に相当するが、固定電荷１８によって誘起される反転層１９をソース・ドレインエクステンションとして用いる場合、反転層１９の電荷密度は、
Ｃ1(Ｖ−ＶFB−２φB−ＱB／Ｃ1)
よりも十分大きくとることが好ましい。この場合、固定電荷密度ＱＦＣを十分大きくとることになる。
ＱFCが十分大きい場合は、
Ｑinv  ＝  ［Ｃ2／(Ｃ1＋Ｃ2)］ＱFC
と近似できる。従って、Ｃ1を小さくする、即ち、ｄを大きく設計ことによって、効率的に反転層１９を形成することができ、より大きな反転層電荷密度Ｑinvを得ることができる。
【００６５】
上記からわかるように、酸化シリコン膜５とシリコン基板１との界面を、ゲート絶縁膜３とシリコン基板１との界面よりも深い位置に形成することにより、ゲート電極４と固定電荷１８との間の静電容量Ｃ1を小さくすることができ、ゲート電極４端近傍における効率的な反転層１９の形成を実現することができ、素子性能を向上することができる。
例えば、Ｃ1／Ｃ2＝１／５と設計する場合、
ｄ  ＝  ５ｔinv−ｔox
とすればよい。例えば、ｔox＝１［ｎｍ］、ｔinv＝０．５［ｎｍ］の場合、ｄ＝１．５［ｎｍ］とすればよい。
【００６６】
(第２実施形態)
この発明の第２実施形態の半導体装置は、原子間の結合欠陥、歪み等に由来する固定電荷によって誘起される反転層をソース・ドレインエクステンションとするＮ型チャネルＭＩＳ型電界効果トランジスタを、簡単な工程により実現したものである。
【００６７】
図６(a)〜(d)はこの発明の第２実施形態の半導体装置の製造方法を説明するための工程順に示した半導体装置の一例としてのＮ型チャネルＭＩＳ型電界効果トランジスタの断面図である。
【００６８】
まず、図６(a)に示すように、半導体基板の一例としてのＰ型シリコン基板１の一主面に公知の方法によってＳＴＩ(Shallow  Trench  Isolation)領域２を形成し、素子形成領域を区分する。次にこの素子形成領域の表面に設けた酸化シリコンからなるゲート絶縁膜３の上に多結晶シリコン膜を堆積してパターニングすることにより、ゲート電極４を形成する。ゲート絶縁膜３の材質は、絶縁性を有する限り何でも良いが、固定電荷となる不純物(セシウム等)が拡散しにくい酸窒化シリコンや窒化シリコン等の材質であっても良い。
【００６９】
次に、シリコン基板全面を酸化する化学反応によって、酸化シリコン膜５を形成する。上記酸化シリコン膜５とシリコン基板１との界面は、上記ゲート絶縁膜３とシリコン基板１との界面よりも深い位置に形成される。
【００７０】
次に、図６(b)に示すように、アンモニア雰囲気中で１０８０℃、３００秒のアニールを行う。アニール条件は、例えば９００℃以上かつ１１００℃以下、５秒以上１０００秒以下であっても良い。これにより、酸化シリコン膜５中に窒素原子が導入され、低密度の固定電荷が発生する第２の絶縁膜の一例としての酸窒化シリコン膜１３が形成される。尚、シリコン基板１との界面付近での酸窒化シリコン膜１３中の窒素濃度は、１０ａｔｏｍ％以上であることが好ましい。次に、窒素雰囲気中、１０８０℃、３００秒のアニールを行う。これにより、固定電荷が増加し、反転層を形成するのに十分な密度の固定電荷を発生することができる。尚、固定電荷密度が増加する原因の詳細については不明であるが、シリコン−窒素、シリコン−酸素、窒素−酸素等の間の結合欠陥、歪み等に由来しているものと考えられる。
【００７１】
これにより、正の固定電荷が発生し、チャネル領域とソース領域との間およびチャネル領域とドレイン領域との間のシリコン基板１表面に反転層が形成される。
【００７２】
尚、上記アンモニアは、窒素、一酸化窒素、一酸化二窒素、窒素ラジカルのうちのいずれかであってもよい。
【００７３】
また、上記酸化シリコン膜５中に、少なくともセシウム、バリウム、ルビジウムのうちのいずれか１つをイオン注入法等によって導入しても良い。
【００７４】
次に、図６(c)に示すように、ＣＶＤ(Chemical Vapor Deposition：化学的気相成長)法にて酸化シリコン膜を所望の厚さ堆積し、ＲＩＥ(Reactive Ion Etching：反応性イオンエッチング)によりエッチバックすることによって、ゲート電極４の両側にゲート側壁８を形成する。但し、上記ゲート側壁８は絶縁性を有する限り材質は何でも良いが、固定電荷となる不純物(セシウム等)の拡散を防ぐ酸窒化シリコンや窒化シリコン等の材質が好ましい。その後、ゲート電極４およびゲート側壁８をマスクとして砒素イオンをイオン注入し、ソース領域９およびドレイン領域１０を形成後、活性化アニールを行う。
【００７５】
尚、活性化アニールは、ＲＴＡ(Rapid Thermal Annealing：瞬間アニール)等の高温短時間のアニールが好ましい。無論、上記砒素イオンは、リン、アンチモン等のドナーとなる注入種であってもよい。活性化アニール後にサリサイドを形成しても良い。
【００７６】
次に、図６(d)に示すように、公知の方法で層間絶縁膜１１、上部配線１２等を形成して、半導体装置が完成する。
【００７７】
この発明の第２実施形態の半導体装置は、ゲート電極４に覆われたチャネル領域とソース領域９との間およびチャネル領域とドレイン領域１０との間にある酸窒化シリコン膜１３中に正の固定電荷を含む領域１７を有している。上記正の固定電荷を含む領域１７から発せられる電界により、上記正の固定電荷を含む領域１７下のシリコン基板１表面でバンドベンディングが起こり、正の固定電荷を含む領域１７下のシリコン基板１表面に反転層が形成される。上記反転層は、チャネル領域とソース領域９およびドレイン領域１０との間に形成されているので、極めて浅いソース・ドレインエクステンションとして機能する。
【図面の簡単な説明】
【００７８】
【図１】図１は、この発明の第１実施形態の半導体装置の一例としてのＮ型チャネルＭＩＳ型電界効果トランジスタの製造方法の手順を説明する図である。
【図２】図２は、上記半導体装置(Ｎ型チャネル素子)の電気特性を示す図である。
【図３】図３は、セシウムを用いて発生させた正の固定電荷によって誘起される反転層シート抵抗の固定電荷密度依存性を示す図である。
【図４】図４は、ヨウ素を用いて発生させた負の固定電荷によって誘起される反転層シート抵抗の固定電荷密度依存性を示す図である。
【図５】図５(a)は、この発明の第１実施形態の半導体装置のソース側のゲート電極端近傍を拡大した図であり、図５(b)は、図５(a)の等価回路を示す図である。
【図６】図６は、この発明の第２実施形態の半導体装置の製造方法のの手順を説明する図である。
【図７】図７は、ゲート電極側壁に第２のゲート電極を備えた従来のＭＩＳ型電界効果トランジスタの断面図である。
【符号の説明】
【００７９】
１…シリコン基板
２…ＳＴＩ領域
３…ゲート絶縁膜
４…ゲート電極
５…酸化シリコン膜
６…レジストマスク
７,１７…正の固定電荷を含む領域
８…ゲート側壁
９…ソース領域
１０…ドレイン領域
１１…層間絶縁膜
１２…上部配線
１３…酸窒化シリコン膜
１８…固定電荷
１９…反転層
２０…空乏層
１０１…シリコン基板
１０９…ソース領域
１１０…ドレイン領域
１１４…第１のゲート絶縁膜
１１５…第１のゲート電極
１１６…第２のゲート絶縁膜
１１７…第２のゲート電極
【図１】
0004723182.tif 000005
【図２】
0004723182.tif 000006
【図３】
0004723182.tif 000007
【図４】
0004723182.tif 000008
【図５】
0004723182.tif 000009
【図６】
0004723182.tif 000010
【図７】
0004723182.tif 000011