(57)【特許請求の範囲】
【請求項１】
一つの伝送路を介して、デジタル化した映像信号、音声信号、制御信号を含むデジタル信号を双方向伝送する映像信号多重伝送装置において、
外部映像信号入力側に、外部映像信号入力に同期するクロックを生成する外部同期部とラインメモリとゲンロック信号と同期したクロック及び水平同期を供給するタイミング発生部と映像信号のデータ量を圧縮する映像圧縮部とを有し、
外部映像信号出力側に、圧縮映像を保存するフレームメモリとゲンロック信号と同期した垂直同期信号を供給するタイミング発生部と映像伸張部とを有し、
外部映像信号入力側で、ゲンロック信号と非同期の外部映像信号入力に同期したクロックでラインメモリに書き込み、ゲンロック信号と同期したクロックでラインメモリから読み出す事により、ゲンロック信号と非同期の外部映像信号入力をラインメモリを用いてクロック周波数と水平同期周波数の同期化を行い、前記外部映像信号のデータ量を圧縮して伝送し、
受信した前記外部映像信号を伸張し、圧縮映像を保存するフレームメモリからゲンロック信号と同期した垂直同期信号で読み出す事により、垂直同期周波数を同期化し出力することを特徴とする映像信号多重伝送装置。
【請求項２】
請求項１の映像信号多重伝送装置を具備することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビジョンカメラ装置等の撮像装置に用いる映像信号多重伝送装置における伝送方式の改良に関するものである。
【背景技術】
【０００２】
従来、テレビジョンカメラシステムでは撮像部（カメラヘッド）と接続されたアダプタ部と制御部（Camera Control Unit:CCU）との間で本線映像信号，送り返し映像信号，音声信号，コントロール用シリアルデータ信号，及び電源の送受信の時分割双方向伝送を３重同軸（トライアックス）ケーブル１本の伝送路で行う方法をデジタルトライアックスシステムと称する。簡易方法として伝送路に通常の同軸ケーブルも用いることもある。
【０００３】
主な映像信号としてはＳＤＴＶとして有効走査線４８５本のＮＴＳＣと有効走査線５７５本のＰＡＬ、ＨＤＴＶとして有効走査線７２０本と有効走査線１０８０本、ＳＨＤＴＶとして有効走査線２１６０本、ＵＨＤＴＶとして有効走査線４３２０本があり、以下代表として、ＮＴＳＣで説明する。
【０００４】
撮像部から出力されたＮＴＳＣの１０ｂｉｔ４：２：２の放送用映像デジタル信号は２７０Ｍｂｐｓのデータ量があり、送り返しの映像信号はデータ圧縮（以下映像圧縮）しても約５０Ｍｂｐｓのデータ量がある。時分割双方向伝送の場合、映像信号を時間圧縮し、約３６０Ｍｂｐｓの信号にして短い時間で間欠的に撮像部と接続されたアダプタ部から制御部に伝送する。そして時間圧縮により空いた期間に、制御部から撮像部と接続されたアダプタ部の方向に３６０Ｍｂｐｓに時間圧縮した送り返しの映像信号を短い時間で間欠的に伝送する。その処理を１秒間に数回の速度で入出力切換え器により切り替えを行なうことにより時分割双方向伝送を実現している（特許文献１）。
【特許文献１】特開平７−２０３３９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
テレビ局のスタジオ等でデジタルトライアックスシステムを用いる場合、オンエア中の他のカメラの映像やアナウンサーの台本用の映像を制御部に入力し、その映像信号をトライアックスケーブルを介してアダプタ部に伝送し、カメラのビューファインダや台本投射装置に映像を出力することがある。そのとき、制御部に入力される映像信号がデジタルトライアックスシステムと同期結合をされていれば問題ないが、そうでない非同期の映像信号の場合、映像圧縮する場合など通常はフレームシンクロナイザを用いて１フレーム分の映像信号をメモリにバッファリングし、クロック周波数および水平・垂直周波数の同期化を行う必要がある。
【０００６】
しかしながら、フレームシンクロナイザをカメラ制御装置に内蔵しようとする場合、Synchronous Dynamic Random Access Memory(SY-DRAM)などの外付けフレームメモリが必要となるため、コストが増える。
【０００７】
本発明は、上記の課題を解決し、カメラ制御装置におけるフレームシンクロナイザを不要とする双方向伝送方法の改善を目的とする。
【課題を解決するための手段】
【０００８】
本発明は、上記の目的を達成するために、一つの伝送路を介して、デジタル化した映像信号、音声信号、制御信号を含むデジタル信号を双方向伝送する映像信号多重伝送装置において、外部映像信号入力側に、外部映像信号入力に同期するクロックを生成する外部同期部とラインメモリとシステムと同期したクロック及び水平同期を供給するタイミング発生部と映像信号のデータ量を圧縮する映像圧縮部とを有し、外部映像信号出力側に、圧縮映像を保存するフレームメモリとシステムと同期した垂直同期信号を供給するタイミング発生部と映像伸張部とを有し、外部映像信号入力側で、システムと非同期の外部映像信号入力に同期したクロックでラインメモリに書き込み、システムと同期したクロックでラインメモリから読み出す事により、システムと非同期の外部映像信号入力をラインメモリを用いてクロック周波数と水平同期周波数の同期化を行い、前記外部映像信号のデータ量を圧縮して伝送し、受信した前記外部映像信号を伸張し、圧縮映像を保存するフレームメモリからシステムと同期した垂直同期信号で読み出す事により、垂直同期周波数を同期化し出力することを特徴とする映像信号多重伝送装置である。
【０００９】
また、上記の映像信号多重伝送装置を具備する撮像装置である。
【発明の効果】
【００１０】
以上のように本発明によれば、制御部に非同期の映像信号が入力された場合に、制御部で映像圧縮をするための最低必要条件であるクロック周波数と水平同期周波数の同期化を行う。この同期化は１Ｈ分のラインメモリで良いため、ＦＰＧＡなど既存の汎用デジタルＩＣに内蔵されたメモリで構成できる。そして、その同期化された信号で映像圧縮を行い、トライアックスケーブルでアダプタ部へ伝送し、アダプタ部で映像信号を伸張する際に、フレームメモリを用いて垂直周波数の同期化を行うことにより、制御部内のフレームシンクロナイザが不要になる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の一実施例を、本発明の一実施例のトライアックスシステムの全体を示すブロック図の図１と本発明の１実施例の制御部のラインメモリ入出力信号を示した模式図の図２とを使って説明する。
【００１２】
本発明の一実施例のトライアックスシステムの全体を示すブロック図の図１において、制御部４８に入力される外部入力シリアルデジタル映像信号はケーブルイコライザ（ＥＱ）１で波形等化された後、クロックデータリカバリ部（ＣＤＲ）２でデータとデータに同期したクロックを抽出される。そしてそのクロックとデータを用いてシリアル−パラレル変換部３で１０ビットのパラレル信号に変換する。次に、ＴＲＳ（タイミングリファレンスシグナル）検出部４でＳＡＶ（スタート・オブ・アクティブビデオ）とＥＡＶ（エンド・オブ・アクティブビデオ）を検出し、ＳＡＶからＥＡＶまでの水平有効映像信号のみをラインメモリ６に書き込み、ＳＡＶ／ＥＡＶと水平ブランキング信号はＴＲＳ除去部５で切り捨てる。ここで、ラインメモリ６のライトアドレスカウンタ７はＳＡＶ直後の最初の水平有効映像信号をアドレス０とし、ＳＡＶの最後のワードをアドレス１７１５とする１７１６分周カウンタである。一方、リードアドレスカウンタ８はカメラ制御装置内部のタイミング発生部１１に同期した水平アドレスカウンタ１０により制御される。ラインメモリ６から読み出された水平有効映像データはＴＲＳ付加部１３でＳＡＶ、ＥＡＶおよび水平ブランキングを付加される。このラインメモリ６により、入力映像信号のクロック周波数と水平同期周波数を制御部４８内のタイミングに同期化することができる。このラインメモリの入出力データを本発明の１実施例の制御部のラインメモリ入出力信号を示した模式図の図２に示す。
【００１３】
ここで、ＴＲＳ付加部の水平アドレスは制御部４８内部のタイミング発生部１１に同期しているが、垂直位相は制御部４８内部のタイミングに関わらず、制御部４８に入力される映像信号のＴＲＳにより１フレームに最大１回強制的にリセットをかけられる。ここで、最大１回というのは、入力映像信号のクロック周波数とカメラ制御装置内のクロック周波数とのずれがラインメモリで吸収できなくなるまで蓄積された場合に１フレームに１回リセットをかけるということである。これにより、映像が垂直方向に同期が流れることを防いでいる。また、リセットにより映像が乱れないように垂直ブランキング内のＴＲＳでリセットをかける。
【００１４】
次に、ＴＲＳを付加された映像信号は映像圧縮部１４に送られ、フレームメモリ１５に１フレーム画面分バッファされた後、圧縮が開始される。圧縮されたデータは、バッファメモリ１６で伝送データ量を調整された後、同期データとＣＰＵ１８から出力される制御データと共に多重部１７で時分割多重され、スイッチ１９と接栓４０とを経て制御部４８から出力される。ここで、スイッチ１９は制御部４８のタイミング発生部１１により入力と出力を所定の時間単位（本実施例では約１．６ミリ秒）で切り替えるものである。スイッチが出力側のときの信号の流れは上述の通りであるが、スイッチが入力側のときには、アダプタ部４７側からブランキングを除去された撮像部の非圧縮映像信号が入力され、バッファメモリ２０でブランキングの時間調整を行った後、ＴＲＳ付加部２１でＥＡＶとＳＡＶ及びブランキングを付加され、パラレル−シリアル変換部２２でシリアルデジタル映像信号として制御部４８から出力される。
【００１５】
一方、アダプタ部４７ではトライアックスケーブル２３と接栓３９経由で制御部４８から送られてきたデータをスイッチ２４を経て、分離部２５で圧縮映像データと同期データおよび制御データに分離される。ここで、スイッチ２４は、アダプタ部４７のタイミング発生部３０によって入力と出力が切り替わり、制御部４８のスイッチ１９と切替タイミングを同期させることにより、制御部４８とアダプタ部４７間の時分割双方向伝送を実現している。
【００１６】
圧縮映像データはバッファメモリ２６でデータ転送速度を調整された後、映像伸張部２７に送られる。ここで、フレームメモリ２８を用いて、制御部４８側で生じた垂直周波数のずれを吸収した上で、映像伸張処理を行うことにより、最終的にフレーム同期化することができる。なお、フレームメモリ２８は映像伸張処理の際、圧縮映像データがアンダーフローを起こさないために元々必要な物であり、本発明を実施するために新規に追加になったものではない。
【００１７】
この後、伸張された映像信号はＶＢＳエンコーダ２９により、アナログコンポジット映像信号に変換され、アダプタ部４７から出力される。
【００１８】
また、同期データについては、タイミング発生部３０の基準信号源となり、ブラックバースト信号発生器３１でカメラにゲンロック信号を出力する。撮像部４６はこのゲンロック信号に同期した映像信号を出力するので、まずレート変換部３２でアダプタ部４７内のクロックで映像データを再サンプリングを行い、バッファメモリ３３でブランキングを除去した後、同じく撮像部４６から来る制御信号と共に多重部３４で時分割多重され、スイッチ２４の出力タイミングに合わせて制御部４８へ伝送される。
【００１９】
また、撮像部４６からは、入射された光は、レンズ４１を通り、色分解光学系（Prism）４２で赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に分光され、それぞれ撮像素子４３によってデジタル映像信号に変換される。撮像素子４３はＣＭＯＳ撮像素子でも、ＣＣＤ撮像素子と駆動回路とＣＤＳとＡＧＣとＡ／Ｄでも構わない。
【００２０】
撮像素子４３からのデジタル映像信号は、映像信号処理部４５でブラックバランス、ホワイトバランス、γ補正等の信号処理が施される。映像信号処理部４５からの出力信号は、アダプタ部４７のレート変換部３２とバッファメモリ３３とで時間圧縮し、音声信号、ＣＰＵデータ、ユーティリティデータ(ケーブル補正回路設定データ等)と多重部３４で多重され、スイッチ２４と接栓３９とトライアックスケーブル２３を通して制御部４８に伝送される。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施例のトライアックスシステムの全体を示すブロック図
【図２】本発明の１実施例の制御部のラインメモリ入出力信号を示した模式図
【符号の説明】
【００２２】
１：ケーブルイコライザ（ＥＱ）、２：クロックデータリカバリ部（ＣＤＲ）、３：シリアル−パラレル変換部、４：ＴＲＳ検出部、５：ＴＲＳ除去部、６：ラインメモリ、７：ライトアドレスカウンタ、８：リードアドレスカウンタ、９：垂直アドレスカウンタ、１０：水平アドレスカウンタ、１１：タイミング発生器、１２：ＴＲＳ生成部、１３：ＴＲＳ付加部、１４：映像圧縮部、１５：フレームメモリ、１６：バッファメモリ、１７，３４：多重部、１８，４４：ＣＰＵ、１９：スイッチ、２０：バッファメモリ、２１：ＴＲＳ付加部、２２：パラレル−シリアル変換器、２３：トライアックスケーブル、２４：スイッチ、２５：分離回路、２６：バッファメモリ、２７：映像伸張部、２８：フレームメモリ、２９：ＶＢＳエンコーダ、３０：タイミング発生部、３１：ブラックバースト発生部、３２：レート変換部、３３：バッファメモリ、
３９，４０：接栓、４１：レンズ部、４２：色分解光学系、４３：撮像素子、４５：映像信号処理部、４６：撮像部、４７：アダプタ部、４８：制御部
【図１】
0004836891.tif 000002
【図２】
0004836891.tif 000003