(57)【特許請求の範囲】
【請求項１】
半導体領域に形成された少なくとも１つの受光素子領域と、
半導体領域に形成された少なくとも１つの回路素子領域と、
前記受光素子領域を除く前記半導体領域上に形成された多層配線領域と、
を有し、
前記多層配線領域は、前記回路素子領域の回路素子に電気的に接続された多層構造の金属配線層と外部からの光を遮光する遮光壁とを含み、
前記遮光壁は、前記受光素子領域の外周に沿うように、前記多層構造の金属配線層と同一工程で形成され、
かつ、前記遮光壁は、断続的に分割されたホール形状に形成されており、前記ホール状の遮光壁は、千鳥状に複数列に配される、
半導体装置。
【請求項２】
半導体領域に形成された少なくとも１つの受光素子領域と、
半導体領域に形成された少なくとも１つの回路素子領域と、
前記受光素子領域を除く前記半導体領域上に形成された多層配線領域と、
を有し、
前記多層配線領域は、前記回路素子領域の回路素子に電気的に接続された多層構造の金属配線層と外部からの光を遮光する遮光壁とを含み、
前記遮光壁は、前記回路素子領域の外周に沿うように、前記多層構造の金属配線層と同一工程で形成され、
かつ、前記遮光壁は、断続的に分割されたホール形状に形成されており、前記ホール状の遮光壁は、千鳥状に複数列に配される、
半導体装置。
【請求項３】
半導体領域に形成された少なくとも１つの受光素子領域と、
半導体領域に形成された少なくとも１つの回路素子領域と、
前記受光素子領域を除く前記半導体領域上に形成された多層配線領域と、
を有し、
前記多層配線領域は、前記回路素子領域の回路素子に電気的に接続された多層構造の金属配線層と外部からの光を遮光する遮光壁とを含み、
前記遮光壁は、半導体チップの外周に沿うように、前記多層構造の金属配線層と同一工程で形成され、
かつ、前記遮光壁は、断続的に分割されたホール形状に形成されており、前記ホール状の遮光壁は、千鳥状に複数列に配される、
半導体装置。
【請求項４】
前記多層配線領域は、少なくとも１つの遮光金属配線層を最上層に含み、前記遮光壁は、前記遮光金属配線層の外周に沿って配される、請求項１ないし３いずれか１つに記載の半導体装置。
【請求項５】
前記遮光壁は、半導体領域に形成された不純物領域にオーミック接続されており、前記不純物領域に前記遮光壁を介して電圧が印加される、請求項１ないし４いずれか１つに記載の半導体装置。
【請求項６】
前記遮光壁は、少なくとも上部金属層、下部金属層、上部および下部金属層間の絶縁膜に形成されたヴィアホール内の金属プラグを含む、請求項１ないし５いずれか１つに記載の半導体装置。
【請求項７】
前記上部金属層は、前記最上層の遮光金属配線層とプラグによって接続される、請求項６に記載の半導体装置。
【請求項８】
半導体領域に形成された少なくとも１つの受光素子領域と、
半導体領域に形成された少なくとも１つの回路素子領域と、
前記受光素子領域を除く前記半導体領域に形成された多層配線領域と、
を有し、
前記多層配線領域は、前記回路素子領域の回路素子に電気的に接続された多層構造の金属配線層と外部からの光を遮光する遮光壁とを含み、
前記遮光壁は、前記受光素子領域および前記回路素子領域の外周に沿うように、前記多層構造の金属配線層と同一工程で形成され、
かつ、前記遮光壁は、半導体領域に形成された不純物領域にオーミック接続されており、前記不純物領域に前記遮光壁を介して電圧が印加され、
前記多層構造の各々の金属層は層間絶縁膜に形成されたヴィアコンタクトによって接続されている、
半導体装置。
【請求項９】
前記遮光壁は、断続的に分割されたホール形状に形成されており、前記ホール状の遮光壁は、千鳥状に複数列に配される、請求項８に記載の半導体装置。
【請求項１０】
請求項１ないし９いずれか１つに記載の半導体装置と、
記録媒体に光を照射する光源と、
を含み、
前記半導体装置の受光素子領域には、前記光源から出射された光の一部または前記記録媒体からの反射光が入射される、光学読取装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＩＮフォトダイオード等の受光素子を含む半導体装置に関する。
【背景技術】
【０００２】
ＰＩＮフォトダイオードは、Ｐ型半導体とＮ型半導体の間にIntrinsic層（高抵抗のエピタキシャル層など）を含むＰ−Ｉ−Ｎ構造を持ち、入射した光を光電流に変換する素子である。その原理は、エネルギー・バンド・ギャップより大きなエネルギーの光が逆バイアス印加されたＰＩＮ構造を持つシリコン（Ｓｉ）中に入射されると、シリコン結晶内で電子−正孔対が生成され、それらは光キャリアとして電子はＮ層へ、正孔はＰ層へそれぞれ移動し、逆方向の電流が出力される。
【０００３】
例えば特許文献１は、図６（ａ）に示すように、Ｎ型半導体層１１の表層にＰ型半導体層１２を形成し、半導体層１２上にマスク層３０および絶縁層Ｉを形成し、図６（ｂ）に示すように、マスク層３０をエッチングストッパとして絶縁層Ｉに開口部Ｈを形成し、ウエットエッチングにより開口部Ｈ内のマスク層３０を除去するフォトダイオードの製造方法を開示している。これにより、エッチングの損傷によるリークの発生を抑制している。さらに特許文献１は、図７に示すように、Ｎ型半導体層１１内に碁盤の目状に複数のＰ型半導体層１２を形成し、シリコン表面に、酸化シリコン膜２５および窒化シリコン膜２６からなる反射防止膜ＡＲを形成したフォトダイオードを開示している。
【０００４】
【特許文献１】特開２００１−３２００７９号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
光学ピックアップ等に用いられる受光用の半導体装置は、ＰＩＮフォトダイオード等の受光素子領域と、受光素子によって得られた電流を増幅する回路等が形成された回路素子領域とを含んでいる。光源からのレーザ光またはメディア媒体からの反射光は、受光素子領域にのみ受光されることが望ましいが、これらの光は、位置決め精度などのマージンを考慮して一定のビーム径を有しているため、チップ表面の受光素子領域および回路素子領域が照射されているのが現状である。
【０００６】
こうした光が回路素子領域に入射されてしまうと、その光エネルギーによって生成された電荷等の影響によってリークなどの特性異常が引き起こされ、回路が誤動作するという問題が発生する。従来の半導体装置では、その対策として最上層のメタル配線を遮光メタル層として併用している。
【０００７】
図８は、従来の半導体装置の概略構成を示すもので、図８（ａ）は平面図、図８（ｂ）はそのＡ−Ａ線断面図である。半導体装置１００は、シリコン基板（基板上にエピタキシャル成長された半導体層を含む）１１０を含み、シリコン基板上には、ＰＩＮフォトダイオードによる受光素子が形成された受光素子領域１２０と、その周辺に回路素子領域１３０が形成されている。シリコン基板上には、金属配線層およびそれらの間に介在された層間絶縁膜を含む多層配線領域１４０が形成され、多層配線領域１４０には受光素子領域１２０を露出させ、あるいはそこへの入射を可能にするための開口部Ｈが形成されている。また、多層配線領域１４０の最上層には、配線と遮光を兼ねたＡｌ等の遮光メタル配線層１５０、１５２、１５４が形成されている。
【０００８】
遮光メタル配線層１５０、１５２，１５４は、配線としての配線パターンを形成しなければならないため、配線層と配線層との間には間隙１６０が形成され、そこが未遮光領域となってしまう。未遮光領域がシリコン酸化膜によって覆われているような場合、入射光Ｌ１がシリコン酸化膜を透過し、未遮光領域からの光が回路素子にノイズを生じさせて回路素子が誤動作してしまうことがある。また、チップの外縁部１６２も遮光メタル配線１５０、１５２、１５４によって覆われていないため、入射光Ｌ２の一部が外縁部１６２から回路素子領域１３０に入射するおそれがある。
【０００９】
さらに多層配線領域１４０は、金属配線層１４２とこれを接続するヴィアコンタクト（プラグ）１４４を含むが、ビアコンタクト１４４は、開口部Ｈの側面から一定のマージンをもって離れた位置に形成されているため、ビアコンタクト１４４は、遮光部材としては完全に機能し得ず、入射光Ｌ３の一部は、開口部Ｈの側面から周辺回路領域１３０へ向けて入射するおそれがある。
【００１０】
本発明は、このような従来の課題を解決するものであり、回路素子領域への光の入射を抑制し回路素子を正常に動作させることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る半導体装置は、半導体領域に形成された少なくとも１つの受光素子領域と、半導体領域に形成された少なくとも１つの回路素子領域と、前記受光素子領域を除く前記半導体領域上に形成された多層配線領域とを有し、前記多層配線領域は、前記回路素子領域の回路素子に電気的に接続された多層構造の金属配線層と外部からの光を遮光する遮光壁とを含み、前記遮光壁は、前記受光素子領域の外周に沿うように、前記多層構造の金属配線層と同一工程で形成され、かつ、前記遮光壁は、断続的に分割されたホール形状に形成されており、前記ホール状の遮光壁は、千鳥状に複数列に配される。
【００１２】
遮光壁は、前記回路素子領域や半導体チップの外周に沿うように配されることができる。また多層配線領域は、少なくとも１つの遮光金属配線層を最上層に含み、遮光壁は、遮光金属配線層の外周に沿って配されることができる。
【００１３】
好ましくは、遮光壁は、少なくとも上部金属層、下部金属層、上部および下部金属層間の絶縁膜に形成されたヴィアホール内の金属プラグを含む。好ましくは上部金属層は、前記最上層の遮光金属配線層とプラグによって接続される。
【発明の効果】
【００１４】
本発明によれば、受光素子領域の外周に沿うように遮光壁を設けたことにより不要な光が回路素子領域へ入射されるのが防止され、回路の誤動作を防止することができる。さらに遮光壁は、多層配線領域の金属配線層と同一のプロセスを用いて構成されるため、製造工程を増加することなく簡易に遮光壁を形成することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の最良の実施形態について図面を参照して詳細に説明する。なお、図面は、発明の特徴部分を明示し分かり易くする説明するための誇張を含むものであり、必ずしも実際の半導体装置のスケールと同一ではない。また、図８に示す構成と同一のものについては同一参照番号を付してある。
【実施例】
【００１６】
図１（ａ）は、本発明の第１の実施例に係る半導体装置の平面図、図１（ｂ）はそのＡ１−Ａ１線断面図である。本発明の第１の実施例に係る半導体装置２００は、シリコン基板（基板上に形成されたエピタキシャル等の半導体層を含む）１１０を含み、シリコン基板１１０には、ＰＩＮフォトダイオードを構成する受光素子領域１２０と、ＰＩＮフォトダイオードにて光電変換された電流を増幅する回路等を含む周辺回路領域１３０が形成されている。
【００１７】
シリコン基板１１０上には、多層構造の金属配線層およびそれらの間に介在された絶縁膜を含む多層配線領域２１０が形成され、多層配線領域２１０には、受光素子領域１２０を露出するような矩形状の開口部Ｈが形成されている。多層配線領域２１０の最上層として、Ａｌなど金属層をパターンニングした矩形状の遮光メタル配線層２２０、２３０と、受光素子領域１２０の開口部Ｈの輪郭に対応する開口が形成された遮光メタル配線層２４０とが形成されている。なお、遮光メタル配線層２２０、２３０、２４０や受光素子領域１２０を含むチップ表面は、シリコン酸化膜または窒化シリコン膜等の保護膜によって覆われている。
【００１８】
開口部Ｈに入射した光は、保護膜を透過してシリコン基板表面に形成されたＰＩＮフォトダイオードを照射する。ＰＩＮフォトダイオードは、逆バイアス電圧が印加され、そこに空乏領域を形成しており、この空乏領域に光が入射されると、電子−正孔対が発生し、電子、正孔が逆バイアスされた電極に移動し、光電流が生成される。これらの電流は、回路素子領域において増幅され、図示しない端子から外部へ出力される。
【００１９】
第１の実施例において特徴的な点は、多層配線領域２１０が、外部からの光を遮光するためのラインパターンの遮光壁２２２、２３２、２４２を備えていることである。遮光壁２４２は、周辺回路領域１３０への光の入射経路にあたる、ＰＩＮフォトダイオードの外周部を取り囲むように開口部Ｈの側面に近接して配されている。遮光壁２４４は、遮光メタル配線層２４０の外周部または輪郭に沿うように配されている。遮光壁２２２は、遮光メタル配線層２２０の外周部または輪郭に沿うように配され、遮光壁２３２は、遮光メタル配線層２３０の外周部または輪郭に沿うように配されている。遮光壁２２２、２３２、２４４の一部は、チップの外周部に沿うように配された遮光壁を兼ねる。
【００２０】
例示の多層配線領域２１０は、４層構造の金属配線層を有しており、好ましくは、遮光壁は、４層構造の金属配線層と同様に４層構造の金属層を含んでいる。遮光壁は、金属配線層と同一のプロセスを用いて形成されるため、遮光壁を形成するための新たなプロセスは必要としない。すなわち、金属配線層を形成するときの配線パターンや層間絶縁膜にヴィアホールを形成するときのマスクパターンを変更するだけでよい。好ましくは遮光壁を構成する金属層は、層間絶縁膜に形成されたビアホールを充填するヴィアコンタクトまたはプラグを含む。
【００２１】
図２は、４層構造の遮光壁の製造プロセスの一例を示す図である。図２（ａ）に示すように、シリコン基板上にＡｌ等の第１の金属層Ｍ１のパターンが形成される。次に、第１の金属層Ｍ１を含む領域上にシリコン酸化膜またはＢＰＳＧ等の第１の層間絶縁膜Ｌ１が形成され、層間絶縁膜Ｌ１には、第１のヴィアホールＶ１が形成される。次に、図２（ｂ）に示すように、ＴｉＷ等のバリアメタルＢＭ１が形成され、さらにヴィアホールＶ１内にプラグＰ１が形成されるようにＣｕ等の第２の金属層Ｍ２が形成される。そして、バリアメタルＢＭ１および第２の金属層Ｍ２がパターンニングされる。
【００２２】
次に、図２（ｃ）に示すように、第２の層間絶縁膜Ｌ２が形成され、第２の金属層Ｍ２と整合する位置に第２のヴィアホールＶ２が形成される。次に、図２（ｄ）に示すように、バリアメタルＢＭ２が形成され、ヴィアホールＶ２内にプラグＰ２が形成されるように第３の金属層Ｍ３が形成され、バリアメタルＢＭ２および第３の金属層Ｍ３がパターニングされる。以後、同様に第３の層間絶縁膜Ｌ３が形成され、第３のヴィアホールＶ３のプラグＰ３を介して最上層の第４の金属層、すなわち遮光メタル配線層２２０（２３０、２４０）が形成される。
【００２３】
層間絶縁膜は、平坦化処理されることが好ましく、例えば、ＢＰＳＧのような液状化された絶縁物質を塗布することにより形成され、あるいはＣＭＰ等により平坦化されてもよい。また、層間絶縁膜に形成されるヴィアホールの大きさや形状は、用いられる金属層の材質や層間絶縁膜の膜厚等に応じて適宜選択される。遮光壁の金属層はラインパターンとなるため、ヴィアコンタクトまたはプラグ内にボイドが発生しないような、埋め込み性が良好なＣｕを用いることが望ましい。また上記の例では、第２の金属層ないし第４の金属層の下層にバリアメタルＢＭ１〜ＢＭ３を形成したが、バリアメタルは必ずしも必須ではない。さらに、上記の例では、プラグと金属層とを同一工程で形成したが、例えば、多層配線プロセスがヴィアホール内に形成するプラグと、プラグ上に形成する金属層とを異なるプロセスを用いて異なる材料で形成するのであれば、遮光壁のプラグと金属層もこれに従うことになる。
【００２４】
図３は、遮光壁の配置例を示す図であり、ここでは、遮光壁２２２を例に用いている。遮光壁２２２は、図３（ａ）に示すように、シリコン基板１１０上のフィールド酸化膜２５０によって画定された活性領域内の高濃度不純物領域２５２にオーミック接続されるように配置される。この場合、遮光壁２２２は、高濃度不純物領域２５２と遮光メタル配線層２２０間に電流経路を提供することができる。
【００２５】
また、図３（ｂ）に示すように、遮光壁２２２は、シリコン基板１１０上のフィールド酸化膜２５０上に形成することができる。遮光壁２２２は、遮光メタル配線層２２０と電気的に接続されているが、シリコン基板とは電気的に絶縁されている。遮光壁２２２には、ＥＳＤ等の大きな電圧が印加されることがあるが、フィールド酸化膜の厚い膜厚によって活性領域への電界の影響を抑制することができる。
【００２６】
本実施例によれば、多層配線領域に外部からの光を反射する遮光壁を形成することで、例えば、遮光メタル配線層２２０、２３０、２４０の間隔１６０や外縁部１６２を照射した光は、遮光壁２２２、２３２、２４４によって遮光されるので、回路素子領域１３０への光の入射を防止することができる。さらに開口部Ｈに入射した光は、概ね受光素子領域１２０によって受光されるが、開口部Ｈの側面を照射した光は、遮光壁２４２によって遮光されるので、周辺回路領域１３０への光の入射が防止される。さらにチップ表面を照射した光は、最上層の遮光メタル配線層２２０、２３０、２４０によって遮光される。これにより、回路素子の誤動作が防止され、受光素子の感度を高性能に保つことができる。
【００２７】
次に、本発明の第２の実施例について説明する。第１の実施例では、遮光壁をラインパターンとしたが、第２の実施例に係る半導体装置３００では、遮光壁を複数のホール形状またはリベット状とし、複数のホール形状の遮光壁を２列に配列し、これらを千鳥格子状にする。図４に示すように、遮光メタル配線層２２０の外周部に沿ってホール状の遮光壁３１０が配され、それよりも内側にホール状の遮光壁３１２が配されている。同様に、遮光メタル配線層２３０の外周部に沿ってホール状の遮光壁３２０が配され、それよりも内側にホール状の遮光壁３２２が配されている。遮光メタル配線層２４０の外周部にも、ホール状の遮光壁３３０、３３２が配されて、さらに受光素子領域１２０を取り囲むように２列のホール状の遮光壁３４０、３４２が配される。好ましくは、外側のホール状の遮光壁のピッチ中央に内側の遮光壁が位置するように、あるいはその反対に配される。
【００２８】
第１の実施例で示したラインパターンのプラグは、埋め込みが不良であると、プラグ内にボイドが発生し易い。プラグ内にボイドが発生すると、その部分の平坦性が欠け、ヴィアコンタクト以降のプロセスにおいてパターン不良の不具合が発生し易くなる。第２の実施例では、ラインパターンを複数のホール状に分割するため、プラグ内にボイドが発生し難いという利点がある。従って、第２の実施例は、Ｃｕよりも埋め込み性が良くないＡｌ配線プロセスに適している。この場合、プラグにはタングステンを用いることができる。なお、上記の例では、ホール状の遮光壁を２列としたが、これは一例であり、１列または３列であってもよいし、すべての遮光壁が同じ列数である必要はない。第1の実施例の遮光壁と第２の実施例のホール状の遮光壁とを混在させるような遮光壁であってもよい。
【００２９】
上記の第１、第２の実施例では、シリコン基板上に１つの受光素子領域が形成される例を示したが、複数の受光素子または受光素子領域が形成された場合にも、各受光素子領域を取り囲むように遮光壁を多層配線領域内に形成することができる。
【００３０】
さらに上記実施例では、受光素子領域の外周部、周辺回路領域の外周部およびチップの外周部のそれぞれの位置に遮光壁を形成する例を示したが、必ずしもこれらのすべての位置に遮光壁を形成せずとも一部の位置に遮光壁を形成するようにしてもよい。さらに上記実施例では、遮光壁を形成する金属層の数を多層配線領域の金属配線層の数と同じとしたが、遮光壁は、多層配線領域の金属配線層の数よりも少なくしてもよい。この場合、シリコン基板の近傍では、光が斜めから大きな角度で入射することは難しいので、シリコン基板に近接した金属層を省略した遮光壁としてもよい。
【００３１】
次に、本実施例に係る半導体装置の適用例を説明する。図５は、光学ピックアップの一構成例である。光学ピックアップ４００は、回転駆動されるディスクに記録されたデータを光学的に読取り、またはデータを光学的に書き込むための装置である。光学ピックアップ４００は、青色光を出射するレーザ素子またはレーザダイオード素子を含む光源４１０と、スプリッタ４２０と、受光装置４３０、４４０とを有する。スプリッタ４２０は、光源４１０から出射された青色光をディスクＤに反射させるとともにその一部を受光装置４３０へ透過し、さらに、ディスクＤの反射光を受光装置４４０へ透過する。受光装置４３０は、光源４１０の光出力をモニタし、その結果に基づき青色光の光出力が安定化される。受光装置４４０は、ディスクＤの反射光をモニタし、その結果に基づきフォーカス制御やトラッキング制御が行われる。また、受光装置４４０は、ディスクＤに書き込まれたデータの読み取りにも使用される。
【００３２】
上記した第１および第２の実施例に係る半導体装置２００、３００は、このような受光装置４３０、４４０に適用される。受光装置４３０、４４０は、青色光を受光するためのＰＩＮフォトダイオードを含み、ＰＩＮフォトダイオードによって検出された信号を増幅したり、あるいは処理するための回路を１つのシリコンチップ上に集積する。集積回路は、複数のＭＯＳトランジスタ等を含んでいる。
【００３３】
本発明の好ましい実施の形態について詳述したが、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００３４】
【図１】図１（ａ）は、本発明の第１の実施例に係る半導体装置の概略構成を示す平面図、図１（ｂ）は、そのＡ１−Ａ１線断面図である。
【図２】本実施例による遮光壁の製造工程の例を示す図である。
【図３】図３（ａ）は、遮光壁をシリコン基板上の導電領域上に形成した例を示し、図３（ｂ）は、遮光壁をシリコン基板上の絶縁領域上に形成した例を示す図である。
【図４】図４（ａ）は、本発明の第２の実施例に係る半導体装置の概略構成を示す平面図、図４（ｂ）は、そのＡ２−Ａ２線断面図である。
【図５】本実施例の半導体装置を光学ピックアップに適用した例を示す図である。
【図６】従来のＰＩＮフォトダイオードの構成を示す断面図である。
【図７】従来のＰＩＮフォトダイオードの構成を示す断面図である。
【図８】従来の半導体装置の課題を説明する図である。
【符号の説明】
【００３５】
１１０：シリコン基板
１２０：受光素子領域
１３０：回路素子領域
２００、３００：半導体装置
２１０：多層配線領域
２２０、２３０、２４０：遮光メタル配線層
２２２、２３２、２４２、２４４：遮光壁
２５０：フィールド酸化膜
２５２：高濃度不純物領域
３１０、３１２、３２０、３２２、３３０、３３２、３４０、３４２：遮光壁
【図１】
0004770857.tif 000002
【図２】
0004770857.tif 000003
【図３】
0004770857.tif 000004
【図４】
0004770857.tif 000005
【図５】
0004770857.tif 000006
【図６】
0004770857.tif 000007
【図７】
0004770857.tif 000008
【図８】
0004770857.tif 000009