(57)【特許請求の範囲】
【請求項１】
基板と、前記基板の一主面に形成された下地電極層と、前記下地電極層の上面の一部に形成された上地電極層と、を備えた機能素子であって、
前記下地電極層と前記上地電極層との界面領域から、前記下地電極層の厚み方向に延びる複数の穴部が前記下地電極層内に形成されており、
前記複数の穴部は、該穴部の深さが前記下地電極層の厚みよりも浅い第１の穴部と、前記下地電極層を貫通する第２の穴部とを有し、
前記第１の穴部および前記第２の穴部の総和に対する前記第２の穴部の割合が９．１％以下であることを特徴とする機能素子。
【請求項２】
前記穴部内に前記上地電極層の一部が充填されていることを特徴とする請求項１に記載の機能素子。
【請求項３】
前記下地電極層上に、前記上地電極層の周囲を取り囲む保護層が被着されており、前記上地電極層の一部が、前記保護層と前記下地電極層との界面領域に平面方向に延びる凹部に充填されていることを特徴とする請求項１又は請求項２に記載の機能素子。
【請求項４】
前記上地電極層上に、半田層を形成したことを特徴とする請求項１乃至請求項３のいずれか１項に記載の機能素子。
【請求項５】
前記上地電極層上に、金（Ａｕ）層を形成することを特徴とする請求項１乃至請求項３のいずれか１項に記載の機能素子。
【請求項６】
回路配線を有する基体と、前記基体の一主面上に形成されたパッド部と、前記パッド部に前記上地電極層が電気的に接続されるように前記基体上に実装された請求項１乃至５のいずれかに記載された機能素子と、を備えた機能素子実装構造体。
【請求項７】
基板の一主面に所定パターンの下地電極層を形成する第１の工程と、
前記下地電極層の一部上面が露出するように保護層を形成する第２の工程と、
前記下地電極層の露出部に形成された下地電極層表面の酸化膜を除去する第３の工程と、
前記基板をジンケート液中に浸漬することにより、前記下地電極層の露出部に穴部を形成する第４の工程と、
前記基板を無電解メッキ液中に浸漬することにより、前記下地電極層上に上地電極層を形成する第５の工程と、を含み、
前記基板は半導体基板であり、前記第３の工程前に、前記半導体基板の他主面を研磨するとともに、研磨後に露出した半導体基板材料の他主面に酸化膜を形成する工程を経ることを特徴とする機能素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、機能素子及びその製造方法、並びに機能素子実装構造体に関するものである。
【背景技術】
【０００２】
半導体素子などの機能素子には、電源と接続したり電気信号を入出力するための電極が必要となる。従来、機能素子に形成する電極として、アルミニウム電極などの下地電極層上にニッケル膜などの上地電極層を形成したもの等が知られている。例えば、特許文献１には、半導体基板上に下地電極層としてアルミニウム電極を形成し、その上に水酸化ナトリウムと酸化亜鉛を溶かしたジンケート処理液で亜鉛を析出させた後、無電界ニッケルメッキによって上地電極層としてニッケル膜を形成することが開示されている。
【特許文献１】特開平１１−２１４４２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところが従来の電極では、下地電極層と基板との密着が不十分であり、下地電極層が基板から剥離する場合があった。そこで本発明は、電極と基板との密着力を向上させた機能素子を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明の機能素子は、基板と、前記基板の一主面に形成された下地電極層と、前記下地電極層の上面の一部に形成された上地電極層と、を備えた機能素子であって、
前記下地電極層と前記上地電極層との界面領域から、前記下地電極層の厚み方向に延びる複数の穴部が前記下地電極層内に形成されており、
前記複数の穴部は、該穴部の深さが前記下地電極層の厚みよりも浅い第１の穴部と、前記下地電極層を貫通する第２の穴部とを有し、
前記第１の穴部および前記第２の穴部の総和に対する前記第２の穴部の割合が９．１％以下であることを特徴とする。
【０００５】
前記穴部に前記上地電極層の一部が充填されていることが好ましい。【０００６】
更に前記下地電極層上に、前記上地電極層の周囲を取り囲む保護層が被着されており、前記上地電極層は、その一部が、前記保護層と下地電極層との界面領域に平面方向に延びる凹部に充填されていることが好ましい。【０００７】
また、前記上地電極層上に、半田層を形成したものであることが好ましい。【０００８】
更に前記上地電極層上に、金（Ａｕ）層を形成することが好ましい。【０００９】
また本発明の機能素子実装構造体は、回路配線を有する基体の一主面上に、本件発明の機能素子を実装するためのパッド部を設け、該パッド部と、前記機能素子の上地電極層（又はその上に形成された半田層又は金層）とを電気的に接続することにより、前記機能素子を前記基体上に実装したことを特徴とする。【００１０】
また本発明の機能素子の製造方法は、基板の一主面に所定パターンの下地電極層を形成する第１の工程と、
前記下地電極層の一部上面が露出するように保護層を形成する第２の工程と、
前記下地電極層の露出部に形成された下地電極層表面の酸化膜を除去する第３の工程と、
前記基板をジンケート液中に浸漬することにより、前記下地電極層の露出部に穴部を形成する第４の工程と、
前記基板を無電解メッキ液中に浸漬することにより、前記下地電極層上に上地電極層を形成する第５の工程と、を含み、
前記基板は半導体基板であり、前記第３の工程前に、前記半導体基板の他主面を研磨するとともに、研磨後に露出した半導体基板材料の他主面に酸化膜を形成する工程を経ることを特徴とする。
【発明の効果】
【００１２】
本件発明者は、下地電極層と基板との密着力が低い原因の１つは、図５に示すように下地電極層に上面から下面に至る多数の貫通孔が形成されるためであることを見出した。下地電極層に多数の貫通孔が形成されていると、下地層の貫通孔の最深部まで上地電極層となる金属が十分に析出しにくい。このため、下地層の貫通孔の最深部付近には空洞ができてしまうことがある。このような空洞があると、基板と下地電極層との密着領域がそれだけ少なくなり、結果として基板と下地電極層との密着力が低下してしまう。本発明の機能素子によれば、下地電極層に複数の穴部が形成されているものの、この穴部はその多くが基板まで貫通していない。それ故、基板と下地電極層との密着面積が減少することを抑制でき、両者の密着力を向上できる。しかも穴部内にも上地電極層の一部が充填されれば、下地電極層と上地電極層との間でも引き剥れが生じにくくなる。それ故、例えば回路配線を有する基体に実装された機能素子において、上地電極層に熱応力等が加わった場合であっても、電極の引き剥れが生じにくくなる。【００１３】
また穴部は、その深さが貫通孔に比して浅いため、穴部の最深部付近にも上地電極層の一部が充填できる。従って、ジンケート液やエッチング液等の各工程で使用される薬液が穴部の最深部付近に残存することを防止できる。更に、保護層との界面領域にできた下地電極層の凹部にも、上地電極層の一部を充填させていることから、ここでも薬液が残存することが防止できる。これにより、薬液による下地電極層や上地電極層の腐食も抑制できる。【００１４】
また本発明の製造方法により機能素子を製造することにより、上地電極層上に形成された半田バンプに熱応力等が加わった場合であっても、基板と下地電極層との間、及び下地電極層と上地電極層との間で引き剥れが生じにくい機能素子を得ることができる。【００１５】
更に、前述の通り、前記基板が半導体基板である場合には、無電解メッキ工程前に、前記半導体基板下面を研磨するとともに、研磨後に露出した半導体基板材料の表面に酸化膜を形成する工程を経ることが好ましい。これによって、該半導体基板の下面に金属片が付着していた場合であっても、該金属片を除去できるとともに、研磨後の半導体基板が露出することを防止できる。従って、該金属片や半導体基板の露出部へのメッキ材料の析出が防止できる。【００１６】
そして、この金属片等へのメッキ材料の析出を防止することにより、本来のメッキ対象である下地電極層の上面だけにメッキを施すことができる。従って、下地電極層の上面にメッキ材料を析出する際に、析出時間の長時間化やノジュールと呼ばれる突起物の発生を有効に抑制することができる。これにより下地電極層上面に所望の上地電極層を所定の時間内に安定的に形成できる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態にかかる半導体素子の部分断面図である。
【図２】図１の半導体素子を説明するための部分平面図である。
【図３Ａ】図１の半導体素子の製造方法を説明する工程の部分断面図である。
【図３Ｂ】図３Ａの次の工程を示す部分断面図である。
【図３Ｃ】図３Ｂの次の工程を示す部分断面図である。
【図３Ｄ】図３Ｃの次の工程を示す部分断面図である。
【図３Ｅ】図３Ｄの次の工程を示す部分断面図である。
【図４】本発明の機能素子実装構造体の部分断面図である。
【図５】半導体素子の部分断面図である。
【図６Ａ】図５の半導体素子の製造方法を説明する工程の部分断面図である。
【図６Ｂ】図６Ａの次の工程を示す部分断面図である。
【図６Ｃ】図６Ｂの次の工程を示す部分断面図である。
【図６Ｄ】図６Ｃの次の工程を示す部分断面図である。
【図６Ｅ】図６Ｄの次の工程を示す部分断面図である。
【図６Ｆ】図６Ｅの次の工程を示す部分断面図である。
【図７】本発明の実施例において使用したシェア強度測定装置の概略側面図である。
【図８】本発明の実施例において行ったシェア強度試験の様子を示す側面図である。
【符号の説明】
【００１８】
１・・・半導体基板
２・・・下地電極層
２Ｘ・・・穴部
２Ｙ・・・凹部
３・・・上地電極層
４・・・保護層
５・・・Ｚｎ粒子
６・・・基体
７・・・回路パターン
８・・・パッド部
９・・・半田層
１０・・・封止樹脂
２１・・・ボールシェアセンサ
２２・・・シェアツール
２３・・・ステージ
Ｓ・・・酸化膜
Ｋ・・・空洞
Ｍ・・・シェア強度測定装置
【発明を実施するための最良の形態】
【００１９】
以下、本発明の機能素子を、半導体素子を例に添付図面に基づいて詳細に説明する。【００２０】
図１は、本発明の機能素子の一例である半導体素子の部分断面図である。図１に示す半導体素子は、半導体基板１、下地電極層２、上地電極層３、保護層４で構成されている。この半導体素子を構成する半導体基板１の表面には、半導体機能を達成するための下地電極層２及びこの下地電極層２と電気的に接続された上地電極層３が形成されている。この半導体基板１上に下地電極層２を覆う保護層４が被着している。そして、保護層４からは、下地電極層２の一部が露出しており、この露出部上に上地電極層３が形成される。また上地電極層３との界面領域における下地電極層２には、複数の穴部２Ｘが形成されている。この穴部２Ｘに上地電極層３が充填された構造をしている。【００２１】
半導体基板１には、例えば単結晶シリコン等が用いられる。半導体基板１の内部には、必要に応じてＰ型領域、Ｎ型領域、絶縁領域等により構成されたトランジスタ等の機能回路等が集積され、これら機能回路間を電気的に接続する電極層等が形成されていても良い。そして基板の一主面に下地電極層２や上地電極層３、保護層４等が被着されている。【００２２】
半導体基板１上に形成される所定パターンの下地電極層２は、Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ等の金属材料により形成することが好ましい。また、０．５μｍ〜２．０μｍの厚みに被着することが好ましい。下地電極層２は、電源電力や電気信号等を供給するために外部回路との接続用電極として機能する。そして、保護層４からは、下地電極層２の一部が露出している。尚、この露出部は例えば円形状であり、その直径が好ましくは４０μｍ〜１００μｍ程度である。この露出部の下地電極層２の上面は、保護層４直下の下地電極層２の上面よりも凡そ５ｎｍ〜５０ｎｍ低くなっていることが好ましい。【００２３】
また、前記露出部を取り囲む保護層４下に位置する下地電極層２には、露出部側から保護層４との界面領域に沿って、略水平方向に、奥行きが例えば５ｎｍ〜５０ｎｍ、厚みが例えば５ｎｍ〜５０ｎｍの凹部２Ｙが形成されることが好ましい。保護層４から露出する下地電極層２が平面視したときに円形であれば、この凹部２Ｙはリング状となる。【００２４】
一方、露出部の下地電極層２の上面には複数の穴部２Ｘが形成されている。この穴部２Ｘは、下地電極層２の上面から下地電極層２の内部に延びているものの半導体基板１の上面までは到達していない。このため半導体基板１と下地電極層２との密着面積が減少することがないため、その密着力が低下することはない。それ故、例えば半導体素子が回路配線を有する基体等に実装されたために、下地電極層２に応力が加わった場合であっても、半導体基板１と下地電極層２との間で剥れが生じにくくなる。尚、穴部２Ｘの一部に半導体基板１の上面まで到達するものがあっても、穴部２Ｘの平均の深さが下地電極層２の厚さよりも小さければ上記効果を得ることができる。【００２５】
更に、この穴部２Ｘの深さは凡そ５０ｎｍ〜２００ｎｍ程度であることが好ましい。また、穴部２Ｘの延在方向は概ね下向きであるが、屈曲している箇所があっても良い。一部に屈曲した個所があれば、下地電極層２と上地電極層３との密着力を向上できる。また、この穴部２Ｘは、平面視したときに１個／μｍ２〜２０個／μｍ２程度生じていることが好ましい。更に、穴部２Ｘの径は、凡そ１０ｎｍ〜５００ｎｍであることが好ましい。【００２６】
そしてこの下地電極層２上には、上地電極層３が形成されている。下地電極層２に電気的に接続されている上地電極層３は、Ｎｉ（ニッケル）等の金属材料が被着されることにより形成されている。この上地電極層３は、保護層４から電極を突出させるとともに、例えば、半田層を介して半導体基板１を回路基体に実装した場合に、下地金属層２が半田層中に拡散することを防止する機能を果たしている。【００２７】
この上地電極層３は、下地電極層２の上面を被覆するとともにその一部が穴部２Ｘ内の最深部付近まで充填されていることが好ましい。これによって、穴部２Ｘの最深部付近に半導体素子製造工程中に浸入したジンケート液やエッチング液等の薬液が残存することを抑制できる。従って、薬液による下地電極層２や上地電極層３の腐食を抑制できる。更に、保護層４との界面領域にできた水平方向に延びる下地電極層２の凹部２Ｙにも、上地電極層３が充填していることが好ましい。これによっても、薬液の残存を抑制できる。【００２８】
また、下地電極層２の穴部２Ｘ内に上地電極層３の一部が埋入しているため、上地電極層３と下地電極層２とを強固に密着させることが可能である。従って、半導体素子を回路配線を有する基体等の外部装置に搭載した際に、上地電極層３が何らかの外力により上向きや横向きに引っ張られても、上地電極層３が下地電極層２から引き剥がされにくくなる。特に穴部２Ｘの径が所々変化していたり、また屈曲していたりすると、より上地電極層３が下地電極層２から引き剥れにくくなる。更に、下地電極層２の凹部２Ｙ内にも上地電極層３が充填されていれば、前述の外力等により上地電極層３が引っ張られても保護層４により引き剥れが一層抑制される。【００２９】
これに対し、図５に示すように、下地電極層１２の穴部１２Ｚが貫通して半導体基板１１に到達していると、下地電極層１２と半導体基板１１の密着力が低下する。図５の半導体素子では、下地電極層１２の上面から下面に至る多数の貫通孔１２Ｚができている。そしてこの貫通孔１２Ｚに上地電極層１３が部分的に入り込んだ構造をしている。また、露出部の下地電極層１２の周囲に位置する保護層１４の直下領域で、且つ保護層１４と下地電極層１２との界面に沿って平面的に延伸した凹部１２Ｙが存在する。【００３０】
下地電極層１２にできた貫通孔１２Ｚの最深部付近までは、上地電極層１３となる金属が十分に析出しきらず、これにより貫通孔１２Ｚの最深部付近には空洞Ｋができてしまうことがある。また保護層１４と下地電極層１２との界面領域に形成された凹部１２Ｙの先端部付近にも充分にＮｉが析出せず、空洞Ｋができてしまうことがある。このように空洞Ｋがあると、半導体基板１１と下地電極層１２との密着領域がそれだけ少なくなり、結果としてこれらの間の密着力が低下してしまう。【００３１】
また、仮に貫通孔１２Ｚの最深部付近までＮｉが析出していたとしても、半導体基板１１上面と下地電極層１２との密着力の低下を充分には抑制できない。これは無電解メッキにより析出した上地電極層１３と半導体基板１１との密着力は、スパッタリングやＣＶＤ真空蒸着等の薄膜形成技術により形成された下地電極層１２と半導体基板１１との密着力よりも弱いためである。このため、例えば回路配線を有する基体等に半導体素子を実装した場合に、下地電極層１２に外部からの応力等が加わった場合、半導体基板１１と下地電極層１２との間で剥れが生じ易くなる。【００３２】
また貫通孔１２Ｚの最深部付近に空洞Ｋが存在する場合には、この空洞Ｋにジンケート液やエッチング液等の各工程で使用される薬液が残存することがあり、腐食発生の原因となり得る。更にこの薬液が残存する問題は、保護層１４との界面領域にできた下地電極層１２の凹部１２Ｙでも起こり得る。即ち、この凹部１２Ｙの先端部付近に空洞Ｋができると、この空洞Ｋに薬液が残存して腐食が発生する場合がある。【００３３】
図１に示す半導体素子において、下地電極層２の上面を覆う保護層４は、上述の上地電極層３を露出するように半導体基板１上に形成されている。保護層４の具体的な材料としては、窒化珪素（Ｓｉ３Ｎ４）や酸化珪素（ＳｉＯ２）、ポリイミド等の電気絶縁材料が例示できる。この保護層４は、上地電極層３の周囲の下地電極層２の一部を被覆しているため、この被覆部では他の領域に比べて保護層４の表面が上方に膨らんだ形となる。そして、保護層４は、半導体基板１上の機能回路や下地電極層２等を大気と良好に遮断することで、これらが大気中に含まれている水分等の接触により腐食することを有効に防止する作用をなす。保護膜４は、従来周知の薄膜加工技法を採用することによって半導体基板１の上面に形成することができ、０．５μｍ〜２．０μｍの厚みに形成することが好ましい。【００３４】
（機能素子の製造方法）
次に、本発明の機能素子の製造方法の一例を、半導体素子を例にとり、図３Ａ〜Ｅを用いて説明する。【００３５】
工程（ａ）
まず、図３Ａに示すように、機能回路が集積された半導体基板１上に所定パターンの下地電極層２を形成する。この下地電極層２は、スパッタリング等により成膜され、その後フォトリソグラフフィ技術によって所定パターンに形成される。【００３６】
工程（ｂ）
次に、図３Ｂに示すように、下地電極層２全面を覆うようにスパッタリング法を用いて保護層４を形成し、フォトリソグラフィ技術により保護層４に所定の開口を設けて、下地電極層２の一部を露出させる。この露出部に上地電極層３が形成される。尚、このスパッタリングの際には半導体基板を加熱することが行われる。この保護層の形成工程における熱処理等によって、下地電極層の露出部表面にはヒロックと呼ばれる凸部が形成されてしまう。更に、上述のように凸部が形成された下地電極層２の露出部表面には、この保護層形成時に熱処理を含む工程を経ることから、Ａｌ等の下地電極層材料が酸化してできたＡｌ２Ｏ３（アルミナ）の酸化膜Ｓが形成されてしまう。この状態における下地電極層２の露出部の表面状態は粗く、算術平均粗さで０．０１μｍ〜０．０２μｍである。また、酸化膜Ｓの厚みにもばらつきがある。【００３７】
以下、工程（ｃ）〜（ｅ）においては、無電解メッキ法による上地電極層１３層の形成工程を説明する。【００３８】
工程（ｃ）
次に、図３Ｃに示すように、上述の下地電極層の露出部をドライエッチングする。このドライエッチングに先立って、まず半導体素子に付着した油脂等の残留薄膜の除去や酸化膜Ｓの薄膜化がウェットエッチングにより行われる場合がある。本工程のドライエッチングは、上述した厚みにばらつきのある酸化膜Ｓを除去することを目的として行われ、これにより下地電極層２の形成材料であるＡｌの略全面が表面に露出する。【００３９】
尚、本工程（ｃ）の後、次工程（ｄ）前に、下地電極層２上には、空気中の酸素と接触することにより均一な厚みの自然酸化膜（図示せず）が形成される。この自然酸化膜は、前述の熱により形成された酸化膜Ｓに比してその厚みも薄く、また厚みのばらつきも小さい。【００４０】
工程（ｄ）
次に、図３Ｄに示すように、上述の半導体素子をジンケート液中に浸漬する。このとき工程（ｃ）終了後に形成された略均一な厚みの自然酸化膜が、ジンケート液のエッチング作用により最初に除去される。そして、自然酸化膜が除去されていく中で下地電極層２の略全面が露出すると同時に、この露出した面の下地電極層２の材料であるＡｌがジンケート液中の触媒金属のＺｎと置換して細かいＺｎ粒子５が析出する。【００４１】
ところで前述の下地電極層のＡｌ表面には、自然酸化膜が残存してしまう。この自然酸化膜残存領域下の下地電極層は、前述の露出領域に比して若干遅れてジンケート液中に露出する為、この新たな露出領域即ち上記自然酸化膜残存領域は、自然酸化膜除去領域に比して、前述のＡｌとＺｎの置換作用よりも電池作用によるＡｌの溶解がより顕著に進行し、その結果この露出領域には局所的に穴部２Ｘが形成される。【００４２】
尚、この下地電極層２のエッチングは厚み方向だけでなく、保護層４と下地電極層２との界面に沿った水平方向にも進み、露出部に隣接する保護層４の下側に、平面視でリング状の凹部２Ｙが形成される。【００４３】
一方、上述の穴部２Ｘの周囲には、Ｚｎ粒子５が析出し、時間の経過とともにＺｎ粒子５の析出密度が高くなり、下地電極層の穴部２Ｘの上面を覆うようになる。これにより穴部２Ｘの中に新鮮なジンケート液が供給されにくくなる。従って電池作用による下地電極層２のＡｌの溶解が進行しにくくなり、このジンケート処理工程を経ても穴部２Ｘが従来のように貫通することは少ない。また、上記穴部２Ｘや凹部２Ｙの内壁にも部分的にＺｎ粒子５が析出する。【００４４】
工程（ｅ）
最後に、図３Ｅに示すように、上地電極層３を形成する。この工程（ｅ）では、下地電極層２の露出部に無電解めっき法により、Ｎｉからなる上地電極層３を形成する。このとき、下地電極層２の露出部の略全面に析出したＺｎ粒子５や穴部２Ｘや凹部２Ｙの内壁に析出したＺｎ粒子５がＮｉと置換され、その置換作用の後、Ｎｉの自己触媒作用によりＮｉ層が成長し、上地電極層３が形成される。
以上により、本発明の半導体素子が完成する。【００４５】
この製造方法によれば、従来の製造方法に比して、穴部２Ｘが貫通しにくくなる、或いは貫通しないことに加えて、以下に説明する方法に比べてジンケート処理やエッチング処理の回数を減ずることができる。【００４６】
図６Ａ〜Ｅは、下地電極層の露出をドライエッチングせずにジンケート処理を行う製造方法を示している。このような製造方法を用いると、ジンケート処理などの回数が増えるとともに、図５に示すような形態となり易い。【００４７】
まず、図６Ａに示すように、半導体基板１１上に所定パターンの下地電極層１２を形成し、フォトリソグラフフィ技術によって所定パターンに形成される。そして、図６Ｂに示すように、下地金属層１２全面を覆うように保護層１４を形成し、フォトリソグラフィ技術により保護層１４に所定の開口を設ける。ここまでの工程は、上記の方法と同様であり、下地電極層１２の表面にはヒロック等の凸部１２Ｈや、下地電極層１２の表面が酸化して形成される酸化膜（図示せず）も生じている。この酸化膜は比較的厚く、また厚みのばらつきも大きい。【００４８】
次に、図６Ｃに示すように、第１のジンケート処理をする。まず半導体素子の上面に付着した油脂等の残留薄膜の除去が行われる。その後、半導体素子をジンケート液中に浸漬させる。このときジンケート液中では、下地電極層１２上面に形成される酸化膜がエッチング作用により除去されていく。そして上述した下地電極層１２の凸部１２Ｈが、その他の下地電極層１２の表面領域よりも先にジンケート液中に露出するため、凸部１２Ｈの下地電極層１２と、ジンケート液中の触媒の金属、例えばＺｎ（亜鉛）とが置換してＺｎ粒子１５が析出する。そして、新たなＺｎ粒子の析出により従来凸部１２Ｈがあった領域にＺｎ粒子１５が成長するとともに、いまだ露出していない箇所における酸化膜除去も進行する。しかし、この除去の進行により新たに露出する領域があっても、この新たな露出領域では置換作用によるＺｎの析出だけではなく、電池作用によるＡｌのジンケート液中への溶解が顕著に起こる。これにより新たな露出領域に下地電極層１２を貫通する貫通孔１２Ｚができる。また上述のジンケート液のエッチング作用により保護層１４との界面に存在する下地電極層１２にも溶解が生じて、この保護層１４との界面領域の平面方向に延びる凹部１２Ｙが形成されてしまう。【００４９】
次に、図６Ｄに示すように、下地電極層１２上に析出したＺｎ粒子をウェットエッチングにより除去する。これにより平坦なＡｌ表面が再び上面に現れる。このように下地電極層１２は、貫通孔１２Ｚの形成領域を除く上面が平坦になったことで、その後に下地電極層１２の上面が自然に酸化してできる酸化膜（自然酸化膜）は略均一な厚みとなる。【００５０】
そして、図６Ｅに示すように、次に第２のジンケート処理をする。上述の自然酸化膜が略均一な厚みを有するため、自然酸化膜がエッチング作用により除去されるときに下地電極層１２の上面全体が略同時にジンケート液中に露出し、貫通孔１２Ｚを除く表面全体に略均一にＺｎ粒子１５が析出する。このためＺｎ粒子１５同士の距離は互いに近接し、またその粒子は細かくなる。このような細かいＺｎ粒子１５同士が近接して析出すると、比較的短時間で析出したＺｎ粒子１５が堆積層を形成する。一方、貫通孔１２Ｚの内壁にもＺｎが析出するものの、貫通孔１２Ｚの最深部付近にはＺｎが析出しきらない場合がある。【００５１】
最後に、図６Ｆに示すように、下地電極層１２の貫通孔１２Ｚの内部及び下地電極層１２上に、無電解メッキ法により上地電極層１３となる金属であるＮｉを析出させる。このような方法で電極を形成すると、ジンケート処理を２回行う必要があり、ジンケート処理中に形成される穴部１２Ｚが深くなり易い。従って、図５に示すように、穴部１２Ｚの多くが半導体基板１まで貫通した形態となる傾向がある。そうすると、下地電極層１２にできた貫通孔１２Ｚの最深部付近までは、上地電極層１３となる金属が十分に析出しきらず、これにより貫通孔１２Ｚの最深部付近には空洞Ｋができ易くなる。また前述した保護層１４との界面領域の下地電極層１２の凹部１２Ｙの先端部付近にも充分にＮｉが析出せず、空洞Ｋができ易くなる。【００５２】
従って、図３Ａ〜Ｅに説明したように、ドライエッチングで自然酸化膜を薄く、均一にしてからジンケート処理を行うことが好ましく、それによって密着性に優れ、腐食の起きにくい電極を形成することができる。【００５３】
尚、本発明の製造方法は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。【００５４】
例えば上述の実施形態において、保護層４形成（工程（ｂ））の後、一連の無電解メッキ工程（ｄ）〜（ｅ）よりも前の工程で、前記半導体基板の他主面、即ち、下地電極層２を形成した側とは逆側の主面や側面を研磨するとともに、研磨後に新たに露出した半導体基板の他主面や側面に酸化膜を形成する工程を経てもよい。【００５５】
このような研磨は、例えばダイヤモンド砥石を有するグラインダーにより行われ、これにより半導体基板の他主面や側面を平坦化する。このとき研磨される厚みは、例えば、半導体基板１の他主面を研磨する場合、半導体基板１の厚み６２５μｍ程度に対して２７５μｍ程度であり、研磨後の半導体基板の厚みを３５０μｍ程度とする。【００５６】
また酸化膜の形成は、研磨後に純水による洗浄及びエアブローによる乾燥を経ることにより行われ、これにより半導体基板の他主面や側面に膜厚の略均一な酸化膜（例えばＳｉ製の半導体基板の場合は、ＳｉＯ２膜）を形成できる。【００５７】
この工程を経ることにより、基板１の他主面や側面の状態を良好にできる。種々の工程において製造装置の金属製ステージ上に半導体基板を載置する際や、金属製のアームを用いて半導体基板を製造装置間で移動させる際に、半導体基板の他主面や側面にステージやアームの材料である金属片が付着したり、スクラッチ傷が発生して半導体基板の表面からその内部材料が露出する場合がある。そのような場合であっても、上記の研磨を行うことにより、金属片やスクラッチ傷を除去できる。また、その後に形成する酸化膜は、無電解メッキ時のメッキレジストとしてマスキングの役割を担うことから、研磨後の半導体基板基材（例えばＳｉ）がジンケート液やメッキ液中に露出することを防止できる。  【００５８】
そして、この金属片等へのメッキ材料の析出を防止することにより、メッキが施されることを、本来のメッキ対象である下地電極層上面に集中させることができる。従って、下地電極層上面におけるメッキ材料析出の長時間化やノジュールと呼ばれる突起物の発生を有効に抑制することができる。これにより下地電極層上面に所望の上地電極層を所定の時間内に安定的に形成できる。特に、金属片やスクラッチ傷の大きさが、無電解メッキにより形成される上地電極層の平面視での大きさよりも大きい場合は、この効果が顕著である。例えば、無電解メッキにより形成される上地電極層の平面視における直径φが５０μｍ程度である場合、金属片やスクラッチの平面視における直径φが２００μｍ以上と非常に大きい場合は、この効果が顕著である。【００５９】
更に、酸化膜をマスキングとして機能させることにより、研磨後、無電解メッキ工程前において、半導体基板他主面や側面にドライフィルムやフォトレジスト、又はメッキ治具等による新たなマスキング処理を省略することができ、半導体素子の生産性が向上することになる。【００６０】
（機能素子実装構造体）
次に、本発明の機能素子実装構造体を、上述の半導体素子を搭載した半導体素子実装構造体を例にとって説明する。
この半導体素子実装構造体は、図４に示すように主として上述の半導体素子と、半導体素子を搭載する基体６とから構成される。基体６はその上面に回路パターン７及び回路パターン７の所定域に設けられたパッド部８を有している。そしてこのパッド部８と半導体素子の上地電極層３とが半田層９によって接続される。或いはパッド部８と、上地電極層３上に形成された金（Ａｕ）層とを半田層９で接続しても良い。さらに、上地電極層３とパッド部８を直接接続しても良い。さらに、半導体素子の実装後、半導体素子と基体６との間に封止樹脂１０が充填される場合もある。【００６１】
半導体素子実装構造体の基体６は、その内部や上面にアルミニウムや金、銅等の金属材料で回路パターン７やビアホール導体等が形成されており、更には種々の電子部品や別の機能素子が搭載されている。この基体６に形成される回路パターン７は、例えば金やアルミニウム、銅等の金属配線を所定パターンに加工することにより形成される。【００６２】
基体６の材料は、絶縁体材料や半導体素子搭載領域となる一主面が酸化された金属材料等でもよく用途・機能に応じて適宜選択される。例えば半導体素子がサーマルヘッド制御用半導体素子である場合は、基体６としてセラミックス製のヘッド基板やガラスエポキシ樹脂製の回路基板が用いられる。【００６３】
基体６の一主面上に形成される回路パターン７は、例えばアルミニウム（Ａｌ）や銅（Ｃｕ）、金（Ａｕ）等の導電体からなり、少なくとも基体６の一主面に後述するパッド部８の形成領域を有していればよい。また、回路パターン７は、必要に応じて他主面まで引き回される場合や、基体６内部に形成されたビアホール導体に接続される場合がある。このような回路パターン７は、従来周知のフォトリソグラフィ技術や厚膜印刷技法を用いて形成することができる。【００６４】
回路パターン７の一部上面に形成されるパッド部８は、上述した半導体素子の上地電極層３と同様に無電解めっき法により形成することができる。【００６５】
一方、半導体素子の上地電極層３上に半田層９を形成するには、例えば半田ペーストを従来周知の印刷法により塗布し、これを加熱・溶融することが行われる。また上地電極層３上に金層を形成するには、電解めっき技術や無電解めっき技術が採用できる。この場合の金めっき液としては、亜硫酸化合物で構成されるものや、金・還元剤・安定剤・緩衝剤等を含む無電解めっき液が使用できる。【００６６】
そして半導体素子を基体６上に実装するには、まず基体６のパッド部８形成主面と、半導体素子の上地電極層３形成面とを対向させて、基体６のパッド部８上に上地電極層３が位置するように配置する。【００６７】
次に上地電極層３をパッド部８に当接させ、その後、上地電極層３を加熱・溶融させてパッド部８に被着することにより接合される。この接合は、上地電極層３或いは半田層９等のパッド部８に接合される金属層を、例えば電熱炉や超音波、レーザー照射等従来周知の手法により加熱溶融させることにより行うことができる。【００６８】
最後に、基体６と半導体素子との間に封止樹脂１０を充填することにより、この接合部が被覆される。この封止樹脂１０は、例えばエポキシ樹脂等の従来周知のものが用いられるが、基体と半導体素子の保護層４とで形成される１０μｍ〜１００μｍ程度のせまい間隙に充填する必要があるため、その粘性は低く設定される。【００６９】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良が可能である。例えば、上述の実施例にかえて上地電極層を形成した後、金（Ａｕ）層を薄く形成し、更にこの上に半田層を形成しても良い。この金層を形成することにより、半田層形成前までの間に上地電極層材料のニッケル表面が酸化・腐食してしまうことを抑制できる。また、図示しないが、上地電極層とパッド部とを対向させ、両者の間隙に異方性導電膜を介在させて熱圧着させることにより導通を図る手法を用いることも可能である。【００７０】
このような場合であっても、半導体基板１と基体６との熱膨張率差による熱応力等が、半導体基板１と下地電極層２間、下地電極層２と上地電極層３間、更には回路パターン７とパッド部８間に印加された場合であっても、夫々の部位間において剥れが生じにくい。また、熱応力以外の何らかの不要な力が印加されても同様の効果を奏することができる。【００７１】
更に上述した実施形態では、機能素子として半導体素子を用いた場合を説明したが、半導体素子以外に、例えば圧電基板上に電極層を形成したＳＡＷ素子でもよい。
【実施例１】
【００７２】
本実施例では、貫通孔及び穴部の総和に対する貫通孔の割合と、下地電極層−上地電極層間の接合強度との相関関係について実験した。【００７３】
１．試料作成
まず、上記実験を行うための半導体素子として試料No.１〜No.６を作成した。
試料No.１は、従来例に記載した製造方法により製造し、その他の試料は、本発明の製造方法により製造した。
試料No.２〜No.６においては、本発明の製造方法の工程（ｃ）の通りドライエッチングを行っており、このエッチング時間を試料毎に異ならせている。各試料No.２〜No.６のエッチング時間は、試料No.２は約１ｍｉｎ、試料No.３は約５ｍｉｎ、試料No.４は約１０ｍｉｎ、試料No.５は約２０ｍｉｎ、試料No.６は約３０ｍｉｎである。一方、試料No.２〜No.６において共通するドライエッチングの諸条件は、到達真空度０．２Ｐａ、ガス種類は水素（純度：９９．９９％）、ガス流量１００ｍｌ／ｍｉｎ、ガス圧２０Ｐａ，ＲＦパワー３００Ｗである。【００７４】
２．穴部（貫通孔）計数方法
（１）まず、試料No.１〜No.６の上地電極層の直下に位置する下地電極層の断面を、集束イオンビーム加工観察装置（Focused Ion Beam System）を用いて、各試料No.１〜No.６につき５箇所ずつ切り出した。この切り出し部は、凡そ幅２０μｍ、深さ５μｍ程度である。【００７５】
（２）次に、この切り出し部の任意の箇所を、走査型電子顕微鏡（加速電圧１５．００ＫＶ、撮影倍率１００００倍）にて撮像し、凡そ幅１０μｍに亘る断面写真を得た。【００７６】
（３）次に、この断面写真において、下地電極層に形成された穴部及び貫通孔の個数をカウントし、貫通孔／（穴部＋貫通孔）を算出した。【００７７】
３．シェア強度試験
試料No.１〜No.６の下地電極層と上地電極層との接合強度を評価するために、上地電極層上に略球形の半田バンプ９を形成し、この半田バンプ９がついた状態でのシェア強度試験を実施した。
このシェア強度試験は、図７に示したシェア強度測定装置（ＲＨＥＳＣＡ（株）製ＰＴＲ−１０００）Ｍを用いて行った。シェア強度測定装置Ｍは、ボールシェアセンサ２１およびシェアツール２２を備えており、これらは上下移動可能に保持されている。半田バンプ９が接合された試料No.１〜No.６は、ステージ２３上に配置され、このステージ２３は水平方向に移動可能である。
まず、図８に示すように、上地電極層３上に半田バンプ９を搭載した試料No.１〜No.６をステージ２３に載置する。本実施例での半田バンプ９のサイズは、直径φ４０μｍ〜１００μｍであり、保護層４の開口径はφ４０μｍ〜１００μｍである。
次に、シェアツール２２を保護層４の表面に接触する間際まで降下させ、半導体素子の表面の位置をテスタに認識させると、予め設定した距離（約１０μｍ）だけシェアツール２２を上昇させる。
その後、ステージ２３を水平方向に速度２５μｍ／ｓｅｃで移動させ、シェアツール２２が半田ボール９を横方向から押圧するように成し、接合部の上方を通過させる。
これにより、各半田バンプにおいて下地電極層２と上地電極層３との間で剥離を生じさせ、上地電極層３の下地電極層２から剥離した平面視したときの面積、即ち、剥離により新たに露出した下地電極層２の平面視したときの面積を測定した。さらに、半田バンプ毎に剥離面積率（平面視したときの新たに露出した下地電極層２の面積／平面視したときの剥離前の上地電極層の面積）を割り出した。
尚、本シェア強度試験は、試料No.１〜No.６において各々１００個の半田バンプに対して行った。【００７８】
４．結果
貫通孔及び穴部の総和に対する貫通孔の割合と下地電極層と上地電極層との接合強度との相関関係について、表１にまとめた。
【表１】
0004722047.tif 000002
【００７９】
ここでは、各試料Ｎｏ．１〜Ｎｏ．６の各々１００個の半田バンプに関して、上地電極層３の剥離面積率が５０％以上の半田バンプが９０個以上であった場合を「×」、２５％以上５０％未満の半田バンプが９０個以上であった場合を「△」、１％以上２５％未満の半田バンプが９０個以上であった場合を「○」、全く発生しなかった半田バンプが９０個以上であった場合を「◎」で表記している。【００８０】
この実施例により、工程（Ｃ）におけるエッチング時間が長いほど、貫通孔と穴部の総和に対する貫通孔の占める割合が少なくなり、逆に穴部の割合が多くなることが確認できた。また貫通孔が減少し穴部が増加するほど、下地電極層と上地電極層との間で剥離が生じにくくなることが確認できた。
【図１】
0004722047.tif 000003
【図２】
0004722047.tif 000004
【図３Ａ】
0004722047.tif 000005
【図３Ｂ】
0004722047.tif 000006
【図３Ｃ】
0004722047.tif 000007
【図３Ｄ】
0004722047.tif 000008
【図３Ｅ】
0004722047.tif 000009
【図４】
0004722047.tif 000010
【図５】
0004722047.tif 000011
【図６Ａ】
0004722047.tif 000012
【図６Ｂ】
0004722047.tif 000013
【図６Ｃ】
0004722047.tif 000014
【図６Ｄ】
0004722047.tif 000015
【図６Ｅ】
0004722047.tif 000016
【図６Ｆ】
0004722047.tif 000017
【図７】
0004722047.tif 000018
【図８】
0004722047.tif 000019