(57)【特許請求の範囲】
【請求項１】
サージ吸収素子であって、
第１の端子電極、第２の端子電極、及び第３の端子電極と、
相互に極性反転結合される第１の内部導体及び第２の内部導体を有しており、前記第１の内部導体の一端が前記第１の端子電極に接続され、前記第２の内部導体の一端が前記第２の端子電極に接続されたインダクタ部と、
一端が前記第１の内部導体の他端に接続されると共に他端が前記第２の内部導体の他端に接続された第１の内部電極と、前記第３の端子電極に接続された第２の内部電極と、を有するサージ吸収部と、
前記第１の端子電極と前記第２の端子電極との間に接続された容量成分を有するキャパシタ部と、を備え、
該サージ吸収素子の入力インピーダンスが特性インピーダンスに整合されていることを特徴とするサージ吸収素子。
【請求項２】
前記キャパシタ部が有する容量成分は、前記第１の内部導体と前記第２の内部導体とにより形成されることを特徴とする請求項１に記載のサージ吸収素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サージ吸収素子に関する。
【背景技術】
【０００２】
ＩＣやＬＳＩ等の半導体デバイスは、高圧の静電気によって破壊される、あるいは、特性が劣化する。このため、半導体デバイスには、静電気対策としてバリスタ等のサージ吸収素子が使用されている。
【０００３】
ところで、バリスタを始めとするサージ吸収素子は浮遊容量成分や浮遊誘導成分を有する。このため、高速信号を扱う回路にサージ吸収素子を適用すると高速信号を劣化させてしまう。高速信号を扱う回路にサージ吸収素子を適用するためには、サージ吸収素子の浮遊容量成分を小さくしなければ、高速信号の立ち上がり特性や遅延特性の劣化を避けられない。しかしながら、サージ吸収素子の浮遊容量成分を小さくすると、サージ吸収素子の制御電圧の上昇やエネルギー耐量を減少させてしまう。
【０００４】
浮遊容量成分の影響を軽減するサージ吸収素子として、インダクタと２つのバリスタとを備えるサージ吸収素子が知られている（例えば、特許文献１参照）。特許文献１に記載されたサージ吸収素子は、第１のバリスタとインダクタからなる並列回路と、並列回路に電気的に直列に接続された第２のバリスタと、第２のバリスタと並列回路との直列回路の両端に接続された入出力電極及びグランド電極と、を備えている。
【特許文献１】特開２００１−６０８３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載されたサージ吸収素子では、第１のバリスタの浮遊容量とインダクタとによりバンドパスフィルタが構成されることとなるため、広帯域にわたってインピーダンス整合をとることは困難である。したがって、高速信号に対しては十分な特性を実現することができない。
【０００６】
本発明の目的は、高速信号に対してもインピーダンス整合に優れたサージ吸収素子を提供することである。
【課題を解決するための手段】
【０００７】
本発明に係るサージ吸収素子は、第１の端子電極、第２の端子電極、及び第３の端子電極と、相互に極性反転結合される第１の内部導体及び第２の内部導体を有しており、第１の内部導体の一端が第１の端子電極に接続され、第２の内部導体の一端が第２の端子電極に接続されたインダクタ部と、第１の内部導体の他端と第２の内部導体の他端とが異なる位置で接続された第１の内部電極と、第３の端子電極に接続された第２の内部電極と、を有するサージ吸収部と、第１の端子電極と第２の端子電極との間に接続された容量成分を有するキャパシタ部と、を備える。
【０００８】
本発明に係るサージ吸収素子では、インダクタ部が相互に極性反転結合される第１の内部導体及び第２の内部導体を有している。このため、サージ吸収部の浮遊容量成分に対してインダクタ部の誘導係数を適切に設定することにより、浮遊容量成分の影響をキャンセルすることが可能となる。この結果、広帯域にわたって周波数特性の平坦な入力インピーダンスを実現することができる。
【０００９】
また、本発明では、容量成分を有するキャパシタ部を更に備えている。これにより、サージ吸収部の浮遊容量成分に対してインダクタ部の誘導係数とキャパシタ部の容量成分の容量とを柔軟に設定することができる。
【００１０】
好ましくは、キャパシタ部が有する容量成分は、第１の内部導体と第２の内部導体とにより形成される。この場合、キャパシタ部を構成するための内部電極等を別途設ける必要がなく、素子の構成が簡素化されると共に、素子の小型化を図ることができる。
【００１１】
好ましくは、第１の端子電極が、入力端子電極であり、第２の端子電極が、出力端子電極であり、第１の内部導体と第２の内部導体とが、正結合している。
【発明の効果】
【００１２】
本発明によれば、高速信号に対してもインピーダンス整合に優れたサージ吸収素子を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。また、説明中、「上」及び「下」なる語を使用することがあるが、これは各図の上下方向に対応したものである。
【００１４】
図１及び図２に基づいて、本実施形態に係るサージ吸収素子ＳＡ１の構成を説明する。図１は、本実施形態に係るサージ吸収素子を示す概略斜視図である。図２は、本実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。
【００１５】
サージ吸収素子ＳＡ１は、図７に示されるように、素体１、第１の端子電極３、第２の端子電極５、一対の第３の端子電極７、及び外部導体９，１３，１１，１５を備えている。素体１は、直方体形状を呈しており、例えば、長さが１．６ｍｍ程度に設定され、幅が０．８ｍｍ程度に設定され、高さが０．５ｍｍ程度に設定されている。
【００１６】
第１の端子電極３と、外部導体９と、外部導体１１とは、素体１の長手方向に沿った一方の側面にそれぞれ形成されている。第２の端子電極５と、外部導体１３と、外部導体１５とは、素体１の長手方向に沿った他方の側面にそれぞれ形成されている。第１の端子電極３は第２の端子電極５と、外部導体９は第２外部導体１３と、外部導体１１は外部導体１５と、互いに対向するようにそれぞれ形成されている。第３の端子電極７は、素体１の長手方向の端部にそれぞれ形成されている。第１の端子電極３は、サージ吸収素子ＳＡ１の入力端子電極として機能する。第２の端子電極５は、サージ吸収素子ＳＡ１の出力端子電極として機能する。第３の端子電極７は、サージ吸収素子ＳＡ１のグランド端子電極として機能する。
【００１７】
素体１は、図２に示されるように、インダクタ部１０とサージ吸収部２０とを有している。素体１は、サージ吸収部２０、インダクタ部１０及び保護層５０が下方から順に積層された構造を呈している。
【００１８】
インダクタ部１０は、相互に極性反転結合される第１の内部導体Ｌ１及び第２の内部導体Ｌ２を有している。第１の内部導体Ｌ１は、第１の導体パターン１７と第２の導体パターン２１とが直列に接続されてなるものである。第２の導体パターン２１の一端が第１の内部導体Ｌ１の一端に相当し、第１の導体パターン１７の一端が第１の内部導体Ｌ１の他端に相当する。第２の内部導体Ｌ２は、第３の導体パターン２５と第４の導体パターン２９とが直列に接続されてなるものである。第３の導体パターン２５の一端が第２の内部導体Ｌ２の一端に相当し、第４の導体パターン２９の一端が第２の内部導体Ｌ２の他端に相当する。
【００１９】
インダクタ部１０は、第１の導体パターン１７が形成されたインダクタ層１９と、第２の導体パターン２１が形成されたインダクタ層２３と、第３の導体パターン２５が形成されたインダクタ層２７と、第４の導体パターン２９が形成されたインダクタ層３１と、が積層されることにより構成されている。
【００２０】
第１の導体パターン１７の一端すなわち第１の内部導体Ｌ１の他端は、素体１の一方の側面（外部導体１１が形成された側面）に露出するように、インダクタ層１９の一辺に引き出されている。第１の導体パターン１７の一端すなわち第１の内部導体Ｌ１の他端は、素体１の側面に形成された外部導体１１に接続されている。第２の導体パターン２１の一端すなわち第１の内部導体Ｌ１の一端は、素体１の一方の側面（第１の端子電極３が形成された側面）に露出するように、インダクタ層２３の一辺に引き出されている。第２の導体パターン２１の一端すなわち第１の内部導体Ｌ１の一端は、素体１の側面に形成された第１の端子電極３に接続されている。
【００２１】
第１の導体パターン１７の他端と第２の導体パターン２１の他端とは、素体１の同じ側面（外部導体９が形成された側面）に露出するように、インダクタ層１９，２３の一辺にそれぞれ引き出されている。第１の導体パターン１７の他端と第２の導体パターン２１の他端とは、素体１の側面に形成された外部導体９にそれぞれ接続されている。第１の導体パターン１７の他端と第２の導体パターン２１の他端とは外部導体９を通して電気的に接続されることとなる。なお、第１の導体パターン１７と第２の導体パターン２１とは、上記のような外部導体９ではなく、素体１内部に形成されたスルーホール導体等によって接続されてもよい。第１の導体パターン１７及び第２の導体パターン２１に含まれる導電材としては、特に限定されないが、Ｐｄ、ＡｇまたはＡｇ−Ｐｄ合金からなることが好ましい。
【００２２】
第３の導体パターン２５の一端すなわち第２の内部導体Ｌ２の一端は、素体１の他方の側面（第２の端子電極５が形成された側面）に露出するように、インダクタ層２７の一辺に引き出されている。第３の導体パターン２５の一端すなわち第２の内部導体Ｌ２の一端は、素体１の側面に形成された第２の端子電極５に接続されている。第４の導体パターン２９の一端すなわち第２の内部導体Ｌ２の他端は、素体１の他方の側面（外部導体１５が形成された側面）に露出するように、インダクタ層３１の一辺に引き出されている。第４の導体パターン２９の一端すなわち第２の内部導体Ｌ２の他端は、素体１の側面に形成された外部導体１５に接続されている。
【００２３】
第３の導体パターン２５の他端と第４の導体パターン２９の他端とは、素体１の同じ側面（外部導体１３が形成された側面）に露出するように、インダクタ層２７，３１の一辺にそれぞれ引き出されている。第３の導体パターン２５の他端と第４の導体パターン２９の他端とは、素体１の側面に形成された外部導体１３にそれぞれ接続されている。第３の導体パターン２５の他端と第４の導体パターン２９の他端とは外部導体１３を通して電気的に接続されることとなる。なお、第３の導体パターン２５と第４の導体パターン２９とは、上記のような外部導体１３ではなく、素体１内部に形成されたスルーホール導体等によって接続されてもよい。第３の導体パターン２５及び第４の導体パターン２９に含まれる導電材としては、特に限定されないが、Ｐｄ、ＡｇまたはＡｇ−Ｐｄ合金からなることが好ましい。
【００２４】
第２の導体パターン２１と第３の導体パターン２５とは、インダクタ層２３，２７の積層方向から見て相互に重なり合う領域２１ａ，２５ａをそれぞれ含んでいる。第２の導体パターン２１と第３の導体パターン２５とは、領域２１ａ，２５ａにおいて容量結合する。第２の導体パターン２１は第１の内部導体Ｌ１の一部であり、第３の導体パターン２５は第２の内部導体Ｌ２の一部である。したがって、第２の導体パターン２１と第３の導体パターン２５とが容量結合するということは、第１の内部導体Ｌ１と第２の内部導体Ｌ２とが容量結合することを意味する。
【００２５】
各インダクタ層１９，２３，２７，３１は、ＺｎＯを主成分とするセラミック材料から構成されている。インダクタ層１９，２３，２７，３１を構成するセラミック材料は、ＺｎＯのほか、添加物として希土類（例えば、Ｐｒ）、Ｋ、Ｎａ、Ｃｓ、Ｒｂ等の金属元素を含有していてもよい。なかでも、希土類を添加すると特に好ましい。希土類の添加により、インダクタ層１９，２３，２７，３１と後述するバリスタ層３５，３９との体積変化率の差を容易に低減することができる。また、インダクタ層１９，２３，２７，３１には、後述するサージ吸収部２０との接合性の向上を目的として、Ｃｒ、ＣａやＳｉが更に含まれていてもよい。インダクタ層１９，２３，２７，３１中に含まれるこれらの金属元素は、金属単体や酸化物等の種々の形態で存在することができる。インダクタ層１９，２３，２７，３１に含まれる添加物の好適な含有量は、当該インダクタ層１９，２３，２７，３１に含まれるＺｎＯの総量中、０．０２ｍｏｌ％以上２ｍｏｌ％以下であると好ましい。これらの金属元素の含有量は、例えば、誘導結合高周波プラズマ発光分析装置（ＩＣＰ）を用いて測定することができる。
【００２６】
各インダクタ層１９，２３，２７，３１は、後述するバリスタ層３５，３９に含まれるＣｏを実質的に含有していないものである。ここで、「実質的に含有していない」状態とは、これらの元素を、インダクタ層１９，２３，２７，３１を形成する際に原料として意図的に含有させなかった場合の状態をいうものとする。例えば、サージ吸収部２０からインダクタ部１０への拡散等によって意図せずにこれらの元素が含まれる場合は、「実質的に含有していない」状態に該当する。なお、インダクタ層１９，２３，２７，３１は、上述した条件を満たす限り、更なる特性の向上等を目的として、その他の金属元素等を更に含んでいてもよい。
【００２７】
サージ吸収部２０は、第１の内部電極３３と第２の内部電極３７とを有している。サージ吸収部２０は、第１の内部電極３３が形成されたバリスタ層３５と第２の内部電極３７が形成されたバリスタ層３９とが積層されることにより構成されている。
【００２８】
第１の内部電極３３は、ストレートライン型のパターンを有しており、バリスタ層３５の短手方向に沿って伸びている。第１の内部電極３３の一端は、素体１の一方の側面（外部導体１１が形成された側面）に露出するように、バリスタ層３５の一辺に引き出されている。第１の内部電極３３の一端は、素体１の一方の側面に形成された外部導体１１に接続されている。第１の導体パターン１７の一端すなわち第１の内部導体Ｌ１の他端と、第１の内部電極３３の一端とは、外部導体１１を通して電気的に接続されることとなる。第１の内部電極３３の他端は、素体１の他方の側面（外部導体１５が形成された側面）に露出するように、バリスタ層３５の一辺に引き出されている。第１の内部電極３３の他端は、素体１の他方の側面に形成された外部導体１５に接続されている。第４の導体パターン２９の一端すなわち第２の内部導体Ｌ２の他端と、第１の内部電極３３の他端とは、外部導体１５を通して電気的に接続されることとなる。
【００２９】
このように、第１の内部電極３３には、第１の内部導体Ｌ１の他端と第２の内部導体Ｌ２の他端とが、異なる位置で接続されている。
【００３０】
第２の内部電極３７は、ストレートライン型のパターンを有しており、バリスタ層３９の長手方向に沿って伸びている。第２の内部電極３７の一端は、素体１の一方の端面に露出するように、バリスタ層３９の一辺に引き出されている。第２の内部電極３７の一端は、素体１の一方の端面に形成された第３の端子電極７に接続されている。第２の内部電極３７の他端は、素体１の他方の端面に露出するように、バリスタ層３９の一辺に引き出されている。第２の内部電極３７の他端は、素体１の他方の端面に形成された第３の端子電極７に接続されている。
【００３１】
第１の内部電極３３と第２の内部電極３７とは、バリスタ層３５，３９の積層方向から見て相互に重なり合う領域３３ａ，３７ａをそれぞれ含んでいる。したがって、バリスタ層３５，３９における第１の内部電極３３と第２の内部電極３７とに重なる領域３３ａ，３７ａがバリスタＢ１特性を発現する領域として機能する。第１の内部電極３３及び第２の内部電極３７に含まれる導電材としては、特に限定されないが、Ｐｄ、ＡｇまたはＡｇ−Ｐｄ合金からなることが好ましい。
【００３２】
各バリスタ層３５，３９は、ＺｎＯを主成分とするセラミック材料から構成されている。このセラミック材料中には、添加物として、希土類及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏが更に含まれている。ここで、バリスタ層３５，３９は、希土類に加えてＣｏを含むことから、優れた電圧非直線特性、すなわちバリスタ特性を有するものとなるほか、高い誘電率（ε）を有するものとなる。逆に言えば、上述したインダクタ層１９，２３，２７，３１は、Ｃｏを含まないことから、バリスタ特性を有さず、また誘電率が小さく、しかも抵抗率が高いため、インダクタ部１０の構成材料として極めて好適な特性を有している。バリスタ層３５，３９を構成するセラミック材料は、添加物としてＡｌを更に含んでいてもよい。Ａｌを含む場合、バリスタ層３５，３９は低抵抗となる。添加物として含まれる希土類は、Ｐｒが好ましい。
【００３３】
これらの添加物としての金属元素は、バリスタ層３５，３９において、金属単体や酸化物等の形態で存在することができる。なお、バリスタ層３５，３９は、更なる特性の向上を目的として、添加物として上述したもの以外の金属元素等（例えば、Ｃｒ、Ｃａ、Ｓｉ、Ｋ等）を更に含有していてもよい。
【００３４】
保護層５０は、それぞれセラミック材料からなる層であり、インダクタ部１０を保護する。保護層５０の構成材料は特に限定されず、種々のセラミック材料等を適用可能であるが、上述した積層構造との剥離を低減する観点からは、ＺｎＯを主成分として含む材料が好ましい。
【００３５】
第１の端子電極３、第２の端子電極５、第３の端子電極７及び外部導体９，１３，１１，１５は、第１の内部導体Ｌ１，Ｌ２や内部電極３３，３７を構成しているＰｄ等の金属と電気的に良好に接続できる金属材料からなるものであると好ましい。例えば、Ａｇは、Ｐｄからなる導体パターン１７，２１，２５，２９や内部電極３３，３７との電気的な接続性が良好であり、しかも素体１の端面に対する接着性が良好であることから、外部電極用の材料として好適である。
【００３６】
第１の端子電極３、第２の端子電極５、第３の端子電極７及び外部導体９，１３，１１，１５の表面には、Ｎｉめっき層（図示省略）及びＳｎめっき層（図示省略）等が順に形成されている。これらのめっき層は、主としてサージ吸収素子ＳＡ１をはんだリフローにより基板等に搭載する際の、はんだ耐熱性やはんだ濡れ性を向上することを目的として形成されるものである。
【００３７】
次に、図３及び図４に基づいて、上述した構成を有するサージ吸収素子ＳＡ１の回路構成を説明する。図３は、第１実施形態に係るサージ吸収素子の回路構成を説明するための図である。図４は、図３に示された回路構成の等価回路を示す図である。
【００３８】
第１の内部導体Ｌ１と第２の内部導体Ｌ２とは、上述したように、インダクタ層２３，２７の積層方向から見て相互に重なり合う領域２１ａ，２５ａをそれぞれ含んでおり、当該領域２１ａ，２５ａにおいて容量結合している。そのため、サージ吸収素子ＳＡ１は、図３に示されるように、第１の内部導体Ｌ１と第２の内部導体Ｌ２とにより形成される容量成分６１を有したキャパシタ部を備えることとなる。容量成分６１を有したキャパシタ部は、第１の端子電極３と第２の端子電極５との間に接続されることとなる。
【００３９】
図３に示されるように、第１の導体パターン１７の一端すなわち第１の内部導体Ｌ１の他端は、第１の内部電極３３の一端に接続されている。第４の導体パターン２９の一端すなわち第２の内部導体Ｌ２の他端は、第１の内部電極３３の他端に接続されている。ストレートライン型のパターンである第１の内部電極３３は、バリスタＢ１の構成要素であると共に、第１の内部導体Ｌ１と第２の内部導体Ｌ２とを接続する導体としての役割も有する。よって、第１の内部電極３３を介して、第１の内部導体Ｌ１及び第２の内部導体Ｌ２は短絡されることとなる。したがって、サージ吸収素子ＳＡ１の回路構成は、図３に示されるように、第１の内部導体Ｌ１と第２の内部導体Ｌ２とが接続されたものとなる。
【００４０】
ここで、「極性反転結合」とは、図３に示されるように、第１の内部導体Ｌ１に相当するインダクタンス成分の巻き始めを第１の端子電極３側とし、第２の内部導体Ｌ２に相当するインダクタンス成分の巻き始めを、第１の内部導体Ｌ１側（本実施形態においては、外部導体１５側）とした場合に、第１の内部導体Ｌ１と第２の内部導体Ｌ２との結合が「正」であることを意味する。すなわち、「極性反転結合」とは、第１の内部導体Ｌ１に第１の端子電極３側から電流が流れ込み、第２の内部導体Ｌ２に第１の内部導体Ｌ１と接続する側（本実施形態においては、外部導体１５側）から電流が流れ込み、第１の内部導体Ｌ１に生じる磁束と第２の内部導体Ｌ２に生じる磁束を互いに強めあうことを意味する。
【００４１】
サージ吸収素子ＳＡ１においては、第１の内部電極３３と、第２の内部電極３７と、バリスタ層３５，３９における第１の内部電極３３及び第２の内部電極３７に重なる領域３３ａ，３７ａとにより、一つのバリスタＢ１が構成されることとなる。バリスタＢ１は、図３に示されるように、一端が第１の内部導体Ｌ１及び第２の内部導体Ｌ２に接続され、他端が第３の端子電極７に接続される。
【００４２】
相互に極性反転結合される第１の内部導体Ｌ１及び第２の内部導体Ｌ２は、図４に示されるように、第１のインダクタンス成分６５、第２のインダクタンス成分６７及び第３のインダクタンス成分６９に変換することができる。第１のインダクタンス成分６５と第２のインダクタンス成分６７とは、第１の端子電極３と第２の端子電極５との間に直列に接続される。第３のインダクタンス成分６９は、直列に接続された第１のインダクタンス成分６５と第２のインダクタンス成分６７との接続点とバリスタＢ１との間に接続される。各内部導体Ｌ１，Ｌ２の誘導係数をＬｚとし、内部導体Ｌ１，Ｌ２間の結合係数をＫｚとすると、第１のインダクタンス成分６５及び第２のインダクタンス成分６７の誘導係数は（１＋Ｋｚ）Ｌｚとなり、第３のインダクタンス成分６９の誘導係数は−ＫｚＬｚとなる。
【００４３】
バリスタＢ１は、図４に示されるように、第３のインダクタンス成分６９と第３の端子電極７との間に並列接続される可変抵抗７１及び浮遊容量成分７３に変換することができる。可変抵抗７１は、通常は抵抗値が大きく、高圧サージが印加されると抵抗値が小さくなる。バリスタＢ１において、小振幅の高速信号に対しては、浮遊容量成分７３のみで近似することができる。
【００４４】
図４に示されたサージ吸収素子ＳＡ１の入力インピーダンスＺｉｎは、下記（１）式にて表される。ここで、容量成分６１の容量をＣｓとし、バリスタＢ１の浮遊容量成分７３の容量をＣｚとしている。
【数１】
0004839762.tif 000002
【００４５】
（１）式において、下記（２）式を満たすように容量成分６１の容量Ｃｓを設定すれば、入力インピーダンスＺｉｎは周波数特性に依存しなくなる。容量成分６１の容量Ｃｓを下記（２）式に設定した上で、下記（３）式に示すように各内部導体の誘導係数Ｌｚを設定すれば、入力インピーダンスＺｉｎは特性インピーダンスＺｏに整合させることができる。
【数２】
0004839762.tif 000003
【数３】
0004839762.tif 000004
上記（２）式及び（３）式からも分かるように、内部導体Ｌ１，Ｌ２間の結合係数Ｋｚを任意に選べるため、柔軟性の高い回路設計が可能となる。
【００４６】
したがって、本実施形態によれば、サージ吸収素子ＳＡ１を、半導体デバイス等を高圧の静電気から保護しつつ、高速信号に対してもインピーダンス整合に優れたサージ吸収素子とすることができる。
【００４７】
ところで、バリスタＢ１は、図５に示されるように、浮遊インダクタンス成分７５も含んでいる。通常は、可変抵抗７１の抵抗値が大きく、高圧サージが印加されると抵抗値が小さくなる。しかし、浮遊容量成分７３及び浮遊インダクタンス成分７５が存在する。このために、入力信号として高速信号を扱う半導体デバイスの入力側にサージ吸収素子ＳＡ１を付加すると、高速信号の劣化の原因となる。高速信号を扱う回路にサージ吸収素子ＳＡ１を適用するためには、浮遊容量成分７３だけでなく浮遊インダクタンス成分７５の影響も小さくする方が好ましい。
【００４８】
図４に示される等価回路からも分かるように、負性誘導係数を持つ第３のインダクタンス成分６９を利用すると、バリスタＢ１の浮遊インダクタンス成分７５をキャンセルすることができる。ただし、見かけ上、結合が小さくなった状態と同じになるため、結合係数Ｋｚと誘導係数Ｌｚはそのままで、容量成分６１の容量Ｃｓを下記（４）式とする。ここで、浮遊インダクタンス成分７５の誘導係数をＬｅとしている。
【数４】
0004839762.tif 000005
ただし、ＫｚＬｚ≧Ｌｅである。このように設計すると、サージ吸収素子ＳＡ１に浮遊容量成分７３と浮遊インダクタンス成分７５が含まれていても、入力インピーダンスＺｉｎを特性インピーダンスＺｏに整合させることができる。
【００４９】
次に、図６を参照して第１実施形態に係るサージ吸収素子ＳＡ１を製造する方法について説明する。図６は、第１実施形態に係るサージ吸収素子を製造する工程を説明するためのフロー図である。
【００５０】
サージ吸収素子ＳＡ１の製造においては、まず、インダクタ層１９，２３，２７，３１、及び、バリスタ層３５，３９の原料となるセラミック材料を含むペーストを製造する（ステップＳ１０１）。具体的には、バリスタ層３５，３９形成用のペーストは、主成分であるＺｎＯに対し、添加物として、希土類（例えば、Ｐｒ）及びＢｉからなる群より選ばれる少なくとも一種の元素、Ｃｏのほか、必要に応じてＡｌ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ等を、焼成後に所望の含有量となるように加え、これらのバインダー等を添加して混合することにより調製することができる。この場合の金属元素は、例えば、酸化物として添加することができる。
【００５１】
インダクタ層１９，２３，２７，３１形成用のペーストは、主成分であるＺｎＯに対し、必要に応じて、添加物として希土類、Ｂｉ等の金属元素を加え、更にこれらにバインダー等を添加して混合することによって調製可能である。インダクタ層１９，２３，２７，３１形成用のペーストには、バリスタ層３５，３９形成用のペーストとは異なり、Ｃｏは添加しない。上記金属元素は、例えば、酸化物、シュウ酸塩、炭酸塩等の化合物の形態で添加することができる。これらの添加量は、後述するような焼成を行った後の素体１において、金属元素が上述したような所望の含有量となるように調整する。
【００５２】
これらのペーストを、プラスチックフィルム等の上にドクターブレード法等により塗布した後に乾燥させ、セラミック材料からなるグリーンシートを形成する（ステップＳ１０２）。これにより、インダクタ層１９，２３，２７，３１形成用のグリーンシート（以下、「インダクタシート」という）、及び、バリスタ層３５，３９形成用のグリーンシート（以下、「バリスタシート」という）を、それぞれ所要の枚数ずつ得る。上記グリーンシートの形成において、プラスチックフィルム等は、塗布・乾燥後すぐに各シートから剥離してもよく、後述する積層の直前に剥離してもよい。また、このグリーンシートの形成工程においては、これらのシートとともに、上記と同様の方法でＺｎＯを含む保護層５０形成用のグリーンシートを形成する。
【００５３】
次に、インダクタシート又はバリスタシートの上に、第１及び第２の内部導体Ｌ１，Ｌ２となる第１〜第４の導体パターン１７，２１，２５，２９や第１及び第２の内部電極３３，３７を形成するための導体ペーストを、それぞれのシートに対して所望のパターンとなるようにスクリーン印刷する（ステップＳ１０３）。これにより、所望のパターンを有する導体ペースト層が設けられた各シートを得る。例えば、導体ペーストとしては、Ｐｄ、ＡｇやＡｇ−Ｐｄ合金を主成分として含む導体ペーストが挙げられる。
【００５４】
続いて、第１及び第２の内部電極３３，３７にそれぞれ対応する導体ペースト層が設けられたバリスタシートを順次積層する（ステップＳ１０４）。続いて、この上に、第１〜第４の導体パターン１７，２１，２５，２９にそれぞれ対応する導体ペースト層が設けられたインダクタシートを順次積層する（ステップＳ１０５）。さらに、これらの積層構造の上に、保護層５０形成用のグリーンシートを更に重ね、これらを圧着することにより、素体１の前駆体である積層体を得る。
【００５５】
その後、得られた積層体を、所望のサイズとなるようにチップ単位に切断した後、このチップを、所定温度（例えば、１０００〜１４００℃）で焼成して、素体１を得る（ステップＳ１０６）。続いて、得られた素体１の表面からその内部にＬｉを拡散させる。ここでは、得られた素体１の表面にＬｉ化合物を付着させた後、熱処理等を行う。Ｌｉ化合物の付着には、密閉回転ポットを用いることができる。Ｌｉ化合物としては、特に限定されないが、熱処理することによりＬｉが素体１の表面から第１〜第４の導体パターン１７，２１，２５，２９や第１及び第２の内部電極３３，３７の近傍にまで拡散できる化合物であり、例えば、Ｌｉの酸化物、水酸化物、塩化物、硝酸塩、ホウ酸塩、炭酸塩及びシュウ酸塩等が挙げられる。なお、サージ吸収素子ＳＡ１の製造において、このＬｉ拡散の工程は必ずしも必須ではない。
【００５６】
そして、このＬｉ拡散された素体１の側面に、銀を主成分とするペーストを転写した後に焼き付けた後、更にめっきを施すことによって、第１の端子電極３、第２の端子電極５、第３の端子電極７、及び外部導体９，１３，１１，１５をそれぞれ形成し、サージ吸収素子ＳＡ１を得る（ステップＳ１０７）。めっきは、電気めっきにより行うことができ、例えば、ＣｕとＮｉとＳｎ、ＮｉとＳｎ、ＮｉとＡｕ、ＮｉとＰｄとＡｕ、ＮｉとＰｄとＡｇ、又は、ＮｉとＡｇ等を用いることができる。
【００５７】
以上のように、本第１実施形態では、インダクタ部１０が相互に極性反転結合される第１の内部導体Ｌ１及び第２の内部導体Ｌ２を有している。このため、サージ吸収部２０の浮遊容量成分７３に対してインダクタ部１０の誘導係数を適切に設定することにより、浮遊容量成分７３の影響をキャンセルすることが可能となる。この結果、広帯域にわたって周波数特性の平坦な入力インピーダンスを実現することができる。
【００５８】
また、本第１実施形態では、容量成分６１を有するキャパシタ部を更に備えることとなる。これにより、サージ吸収部２０の浮遊容量成分７３に対してインダクタ部１０の誘導係数とキャパシタ部の容量成分６１の容量とを柔軟に設定することができる。
【００５９】
本第１実施形態のサージ吸収素子ＳＡ１は、半導体デバイス等を高圧の静電気から保護しつつ、高速信号に対してもより一層インピーダンス整合に優れたサージ吸収素子ＳＡ１とすることができる。
【００６０】
本第１実施形態において、インダクタ部１０は、第１の内部導体Ｌ１の第１の導体パターン１７が形成されたインダクタ層１９、第１の内部導体Ｌ１の第２の導体パターン２１が形成されたインダクタ層２３、第２の内部導体Ｌ２の第３の導体パターン２５が形成されたインダクタ層２７、及び第２の内部導体Ｌ２の第４の導体パターン２９が形成されたインダクタ層３１が積層されることにより構成される。第１の内部導体Ｌ１の第２の導体パターン２１と第２の内部導体Ｌ２の第３の導体パターン２５とは、インダクタ層２３，２７の積層方向から見て相互に重なり合う領域２１ａ，２５ａを含んでいる。相互に重なり合う領域２１ａ，２５ａ同士が容量結合して、上述した容量成分６１が形成されることとなる。これにより、キャパシタ部を構成するための内部電極等を別途設ける必要がなく、サージ吸収素子ＳＡ１の構成が簡素化されると共に、サージ吸収素子ＳＡ１の小型化を図ることができる。
【００６１】
本第１実施形態において、サージ吸収部２０は、第１の内部電極３３が形成されたバリスタ層３５と第２の内部電極３７が形成されたバリスタ層３９とが積層されることにより構成され、第１の内部電極３３と第２の内部電極３７とは、バリスタ層３５，３９の積層方向から見て相互に重なり合う領域３３ａ，３７ａを含んでいる。これにより、サージ吸収部２０をバリスタＢ１により構成することができる。
【００６２】
本第１実施形態において、インダクタ部１０を構成するインダクタ層１９，２３，２７，３１及びサージ吸収部２０を構成するバリスタ層３５，３９が、ともにＺｎＯを主成分とするセラミック材料から形成されている。このため、インダクタ部１０とサージ吸収部２０とでは、焼成時に生じる体積変化の差が極めて小さい。したがって、これらを同時に焼成したとしても、両者の間にひずみや応力等が発生し難い。その結果、得られたサージ吸収素子ＳＡ１は、インダクタ部１０とサージ吸収部２０とが異なる材料により形成された従来のサージ吸収素子ＳＡ１と比較して、両者の剥離が極めて生じ難いものとなる。
【００６３】
インダクタ層１９，２３，２７，３１は、上述の如く、ＺｎＯを主成分とし、添加物としてＣｏを実質的に含有しないセラミック材料から構成される。このような材料は、インダクタの構成材料として十分な程度に高い抵抗率を有している。具体的には、インダクタ材料として好適な１ＭΩを超える抵抗率を有するものとなり易い。このため、インダクタ部１０は、単独では抵抗率の点で特性が不十分であったＺｎＯを主成分として含んでいるにもかかわらず、優れたインダクタ特性を発揮し得るものとなる。
【００６４】
本第１実施形態において、第１の導体パターン１７の他端及び第２の導体パターン２１の他端は、外部導体９を通して接続されている。第３の導体パターン２５の他端及び第４の導体パターン２９の他端は、外部導体１３を通して接続されている。第１の導体パターン１７の一端及び第１の内部電極３３の一端は、外部導体１１を通して接続されている。第４の導体パターン２９の一端及び第１の内部電極３３の他端は、外部導体１５を通して接続されている。これにより、内部導体同士、及び内部導体と内部電極との間を容易且つ確実に接続することができる。
【００６５】
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【００６６】
本発明のサージ吸収素子は、上述した等価回路やこれと同等の機能を有するものを構成できれば、その積層構造や電極等の形成位置を任意に変化させることができる。例えば、端子電極３，５，７及び外部導体９，１３，１１，１５の位置関係は任意に変更してもよい。この場合であっても、上述したような効果に優れるサージ吸収素子ＳＡ１が得られる。
【００６７】
本実施形態では、サージ吸収部２０としてバリスタＢ１を用いるようにしているが、これに限られない。サージ吸収部２０として、コンデンサ、ＰＮ接合（例えば、ツェナーダイオードや、シリコンサージクランパ等）、ギャップ放電素子等を用いるようにしてもよい。
【００６８】
インダクタ部１０、サージ吸収部２０、及び保護層５０の各積層数は、必ずしも上述した実施形態に限定されない。すなわち、例えば、内部導体が形成されたインダクタ層を繰り返し積層することで、コイルパターンにおけるターン数を更に増加させてもよい。また、内部電極が形成されたバリスタ層を更に繰り返して積層してもよい。これらの積層数は、所望とするサージ吸収素子の特性にあわせて適宜調整することができる。
【００６９】
ところで、サージ吸収素子のインダクタ部１０において内部導体を積層していると、インダクタ層を構成する材料が高誘電率を有する場合、積層方向に隣り合う内部導体が結合して、当該内部導体間に寄生容量が生じることになる。したがって、インダクタ部１０において内部導体を積層した構成のものでは、特に、高周波用途への適用が困難な傾向にある。このような観点から、インダクタ層は、その誘電率が低い方が好ましく、具体的には、比誘電率が５０以下であると好ましい。
【図面の簡単な説明】
【００７０】
【図１】本実施形態に係るサージ吸収素子を示す概略斜視図である。
【図２】本実施形態に係るサージ吸収素子に含まれる素体の構成を説明するための分解斜視図である。
【図３】本実施形態に係るサージ吸収素子の回路構成を説明するための図である。
【図４】図３に示された回路構成の等価回路を示す図である。
【図５】バリスタの等価回路を示す図である。
【図６】本実施形態に係るサージ吸収素子を製造する工程を説明するためのフロー図である。
【符号の説明】
【００７１】
ＳＡ１・・・サージ吸収素子、Ｌ１・・・第１の内部導体、Ｌ２・・・第２の内部導体、Ｂ１・・・バリスタ、１・・・素体、３・・・第１の端子電極、５・・・第２の端子電極、７・・・第３の端子電極、９，１３，１１，１５・・・外部導体、１０・・・インダクタ部、１９，２３，２７，３１・・・インダクタ層、２０・・・サージ吸収部、３３・・・第１の内部電極、３５，３９・・・バリスタ層、３７・・・第２の内部電極。
【図１】
0004839762.tif 000006
【図２】
0004839762.tif 000007
【図３】
0004839762.tif 000008
【図４】
0004839762.tif 000009
【図５】
0004839762.tif 000010
【図６】
0004839762.tif 000011