(57)【特許請求の範囲】
【請求項１】
電圧入力端子と出力ノードとの間に接続され、入力されるパルス信号に応じて導通状態となる第１のスイッチング素子を有するスイッチング回路と、
上記出力ノードと電圧出力端子との間に接続された寄生抵抗成分を有するインダクタンス素子と、上記電圧出力端子と基準電圧端子との間に接続された寄生抵抗成分を有する第１のキャパシタンス素子とを有するフィルタ回路と、
上記出力ノードから取り出した電圧に応じた制御電圧を生成するフィードバック制御回路と、
上記制御電圧に応じてパルス幅が制御される上記パルス信号を生成して上記スイッチング回路に供給するパルス幅変調回路と、
を含み、
上記フィードバック制御回路が、上記出力ノードと基準電圧端子との間に接続された第１および第２の抵抗素子と、上記電圧出力端子と上記第１および第２の抵抗素子の接続中点との間に接続された第２のキャパシタンス素子と、上記第１および第２の抵抗素子の接続中点の電圧と基準電圧とを入力して上記制御電圧を出力する差動増幅回路とを有する、
ＤＣ−ＤＣコンバータ。
【請求項２】
上記スイッチング回路が、上記出力ノードと基準電圧端子との間に接続され、上記第１のスイッチング素子が非導通状態のときに導通状態となる第２のスイッチング素子または整流素子を有する、請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
上記フィードバック制御回路が、上記第２のキャパシタンス素子と並列に接続された第３の抵抗素子を有する、請求項１又は２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
上記フィードバック制御回路が、上記第１および第２の抵抗素子の接続中点と上記差動増幅回路の出力端子との間に接続された第３のキャパシタンス素子を有する、請求項１乃至３の何れかに記載のＤＣ−ＤＣコンバータ。
【請求項５】
上記フィードバック制御回路が、上記第１および第２の抵抗素子の接続中点と上記差動増幅回路の出力端子との間に直列接続された第３のキャパシタンス素子および第３の抵抗素子と、上記第３の抵抗素子に並列に接続された第４のキャパシタンス素子とを有する、請求項１乃至４の何れかに記載のＤＣ−ＤＣコンバータ。
【請求項６】
電圧入力端子と出力ノードとの間に接続され、入力されるパルス信号に応じて導通状態となる第１のスイッチング素子を有するスイッチング回路と、
上記出力ノードと電圧出力端子との間に接続された寄生抵抗成分を有するインダクタンス素子と、上記電圧出力端子と基準電圧端子との間に接続された寄生抵抗成分を有する第１のキャパシタンス素子とを有するフィルタ回路と、
上記出力ノードから取り出した電圧に応じた制御電圧を生成するフィードバック制御回路と、
上記制御電圧に応じてパルス幅が制御される上記パルス信号を生成して上記スイッチング回路に供給するパルス幅変調回路と、
を含み、
上記フィードバック制御回路が、上記出力ノードと電圧出力端子との間に直列に接続された第１の抵抗素子および第２のキャパシタンス素子と、上記第１の抵抗素子と上記第２のキャパシタンス素子との接続中点の電圧と基準電圧とを入力して電流信号を出力するトランスコンダクタンスと、上記トランスコンダクタンスから出力される電流信号を電圧信号に変換する第３のキャパシタンス素子とを有する、
ＤＣ−ＤＣコンバータ。
【請求項７】
上記パルス幅変調回路が、上記制御電圧と三角波信号とを比較して上記パルス信号を生成するコンパレータを有する請求項３乃至６の何れかに記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、出力側に接続されているレギュレーション用の外部抵抗を要せず、出力電圧の安定化及び変換効率の向上を実現できるＤＣ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】
ＤＣ−ＤＣコンバータは、供給される直流電圧を負荷の変動に依存せずに一定の電圧に変換して負荷回路に供給することができる。通常、このようなＤＣ−ＤＣコンバータは、出力電圧に応じてフィードバック制御電圧を生成し、当該フィードバック制御電圧に応じてスイッチング制御信号を生成して直流電圧の負荷側への供給を制御することで、出力電圧の安定化をはかる。
【０００３】
図８は、一般的な電圧モードのＤＣ−ＤＣコンバータの一構成例を示している。図示のように、このＤＣ−ＤＣコンバータは、出力フィルタ部１０、フィードバック制御部２０、パルス幅変調部（ＰＷＭ変調部）３０、及びスイッチング部４０によって構成されている。
【０００４】
スイッチング部４０は、入力電源電圧Ｖinと接地電位ＧＮＤとの間に直列接続されているｐＭＯＳトランジスタＭ１及びｎＭＯＳトランジスタＭ２、さらにダイオードＤ１によって構成されている。トランジスタＭ１とＭ２は、それぞれのゲートにＰＷＭ変調部３０から供給されるＰＷＭ変調パルスＳp が印加される。トランジスタＭ１とＭ２のドレイン同士の接続点であるノードＮＤ１に出力フィルタ部１０のコイルＬe の一端が接続されている。
【０００５】
スイッチング部４０において、ＰＷＭ変調パルスＳp に応じてトランジスタＭ１とＭ２が交互に導通と遮断状態に制御される。例えば、ＰＷＭ変調パルスＳpがローレベルのとき、トランジスタＭ１が導通し、トランジスタＭ２が遮断する。逆に、ＰＷＭ変調パルスＳp がハイレベルのとき、トランジスタＭ１が遮断し、トランジスタＭ２が導通する。
トランジスタＭ１が導通しているとき、電源電圧Ｖinから出力フィルタ部１０に電流ＩC が供給される。トランジスタＭ１が遮断し、トランジスタＭ２が導通しているとき、出力フィルタ部１０に設けられているコイルＬe によって負荷側への出力電流が維持される。
また、ダイオードＤ１は、トランジスタＭ１とＭ２の切り替えタイミングのずれを吸収し、電圧変換効率の向上をはかるために設けられている。
【０００６】
出力フィルタ部１０は、スイッチング部４０から供給される出力電流を入力し、出力コンデンサＣout によって平滑化を行い、出力電圧Ｖout を負荷に供給する。
【０００７】
フィードバック制御部２０は、出力フィルタ部１０から負荷側に出力される電圧Ｖout に応じたフィードバック電圧ＶC を生成し、ＰＷＭ変調部３０に供給する。フィードバック制御部２０は、抵抗素子Ｒ１、Ｒ２、Ｒ３、コンデンサＣ１、及び差動増幅回路ＡＭＰ１によって構成されている。抵抗素子Ｒ２とＲ３は、出力電圧Ｖout の出力端子と接地電位ＧＮＤとの間に直列接続され、出力電圧Ｖout を分圧して分圧電圧ＶO1を発生する。差動増幅回路ＡＭＰ１の反転入力端子と出力端子との間に、直列接続のコンデンサＣ１と抵抗素子Ｒ１が設けられている。
電圧ＶO1が差動増幅回路ＡＭＰ１の反転入力端子に印加される。また、所定の基準電圧Ｖref が差動増幅回路ＡＭＰ１の非反転入力端子に印加される。
【０００８】
差動増幅回路ＡＭＰ１及びそれに接続されている回路素子、例えば、その反転入力端子と出力端子間に直列接続されているコンデンサＣ１と抵抗素子Ｒ１によって、比較回路及び積分回路が構成されている。
即ち、フィードバック制御部２０において、分圧電圧ＶO1の積分電圧と基準電圧Ｖref の電圧レベルが比較され、当該比較結果に応じて制御電圧（フィードバック電圧）ＶC が出力される。基準電圧Ｖref のレベルが一定であるので、分圧電圧ＶO1が上昇した場合、制御電圧ＶC の電圧レベルが低下し、逆に分圧電圧ＶO1が低下した場合、制御電圧ＶC の電圧レベルが上昇する。
【０００９】
ＰＷＭ変調部３０は、フィードバック制御部２０からの制御電圧ＶC 及び三角波発生回路３２によって発生した三角波に応じて、パルス幅が変調されたパルス信号（ＰＷＭ変調パルス）Ｓp を生成し、スイッチング部４０に供給する。
図示のように、ＰＷＭ変調部３０は、コンパレータＣＭＰ１及び三角波発生回路３２によって構成されている。コンパレータＣＭＰ１の反転入力端子に制御電圧ＶC が印加され、その非反転入力端子に三角波発生回路３２によって生成された三角波信号が印加される。コンパレータＣＭＰ１の出力能力が不足している場合や、スイッチング部４０との信号レベルが一致していない場合には、コンパレータＣＭＰ１の出力に出力ドライブ回路やレベルシフト回路を付加してもよい。
【００１０】
コンパレータＣＭＰ１の出力端子から、パルス幅が制御電圧ＶC に応じて変調されたパルス信号Ｓp が出力される。ここで、三角波発生回路３２によって生成された三角波のオフセット電圧が一定とすると、制御電圧ＶC のレベルが大きくなると、出力されるパルス信号Ｓp の正側のパルス幅が狭くなり、負側のパルス幅が広くなる。逆に、制御電圧ＶC のレベルが小さくなると、パルス信号Ｓp の正側のパルス幅が大きくなり、負側のパルス幅が狭くなる。
【００１１】
以下、上述した構成を有するＤＣ−ＤＣコンバータのフィードバック制御の動作について説明する。
例えば、負荷変動などによって負荷に供給される出力電圧Ｖout のレベルが低下したとき、分圧電圧ＶO1も低下し、フィードバック制御部２０から出力される制御電圧ＶC が上昇する。これに応じてＰＷＭ変調部３０においてパルス信号Ｓp の正側のパルス幅が狭くなって、負側のパルス幅が広くなる。
スイッチング部４０において、パルス信号Ｓp がハイレベルのとき、即ち、パルス信号Ｓp が正側に保持されている間、トランジスタＭ１が遮断し、トランジスタＭ２が導通する。また、パルス信号Ｓp がローレベルのとき、即ち、パルス信号Ｓp が負側に保持されている間、トランジスタＭ１が導通し、トランジスタＭ２が遮断する。このため、パルス信号Ｓp が負側に保持されている間、入力電源電圧Ｖinが出力フィルタ部１０のコイルＬe に印加され、パルス信号Ｓp が正側に保持されている間、フィルタ部１０のコイルＬe によって電流が負荷側に供給される。
【００１２】
このため、上述したように、負荷の変動などによって出力フィルタ部１０によって供給される電圧Ｖout が低下すると、ＰＷＭ変調部３０によって出力される変調パルス信号Ｓp の正側のパルス幅狭くなり、負側のパルス幅が広くなるので、スイッチング部４０において、パルス信号Ｓp の１周期の間、トランジスタＭ１が導通する時間がトランジスタＭ２が導通する時間より長く制御される。これによって入力電源電圧Ｖinが出力フィルタ部１０に印加される時間の割合が長くなり、出力電圧Ｖout が上昇する方向に制御される。
【００１３】
逆に、出力電圧Ｖout が上昇すると、その分圧電圧ＶO1も上昇し、フィードバック制御部２０から出力される制御電圧ＶC の電圧レベルが低下する。これに応じて、ＰＷＭ変調部３０において、パルス信号Ｓp の正側のパルス幅が広くなり、負側のパルス幅が狭くなるように変調される。このため、スイッチング部４０において、トランジスタＭ１が導通する時間がトランジスタＭ２が導通する時間より短く制御されるので、入力電源電圧Ｖinが出力フィルタ部１０に印加される時間の割合が短くなり、出力電圧Ｖout が降下する方向に制御される。
【００１４】
上述したフィードバック制御によって、出力電圧Ｖout が常に基準電圧Ｖref及び抵抗素子Ｒ２とＲ３の分圧比によって設定された一定のレベルに制御されるので、安定した電圧Ｖout を負荷側に供給することが可能である。
【００１５】
【発明が解決しようとする課題】
ところで、上述した従来のＤＣ−ＤＣコンバータでは、制御系の安定のため、出力コンデンサＣout の等価直列抵抗（Ｒest ）による位相の戻りが必要である。このため、セラミックコンデンサなど等価直列抵抗の小さいコンデンサでは、出力の安定化がはかりにくい。また、回路構成上静的なロードレギュレーションがないため、過渡的なロードレギュレーション特性の向上を実現し難い。
【００１６】
図９は、上述の問題を解決するために提案されたＤＣ−ＤＣコンバータの一例を示す回路図である。図示のように、このＤＣ−ＤＣコンバータにおいて、出力フィルタ部１０ａのコイルＬe と電圧Ｖout の出力端子との間に抵抗素子ＲC が接続されている。なお、出力フィルタ部１０ａ以外の他の各構成部分は、図８に示すＤＣ−ＤＣコンバータのそれぞれの構成部分と同じである。
【００１７】
本例のＤＣ−ＤＣコンバータにおいて、電圧Ｖout の出力側に直列抵抗素子ＲC を接続することによって、この抵抗素子ＲC が出力コンデンサＣout の等価直列抵抗と同様に働き、位相の戻りが大きくなるので、より安定な制御系を実現できる。また、出力側に抵抗素子ＲC を直列接続することによって、静的なロードレギュレーションが発生し、過渡を含めたオーバーオールのロードレギュレーションの特性が改善される。
【００１８】
しかし、上述したＤＣ−ＤＣコンバータでは、出力側に接続されている抵抗素子ＲC は、安定した低い抵抗値が要求されるため、高価なものが必要となり、コスト増を招く結果となる。また、抵抗素子ＲC による出力電力の損失が生じ、ＤＣ−ＤＣコンバータの効率が低下してしまうという不利益が生じてしまう。
【００１９】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、出力側に直列の抵抗素子を要せず、コイルの寄生抵抗を利用して出力特性の改善を実現でき、効率の低下を防止できるＤＣ−ＤＣコンバータを提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、本発明のＤＣ−ＤＣコンバータは、電圧入力端子と出力ノードとの間に接続され、入力されるパルス信号に応じて導通状態となる第１のスイッチング素子を有するスイッチング回路と、上記出力ノードと電圧出力端子との間に接続された寄生抵抗成分を有するインダクタンス素子と、上記電圧出力端子と基準電圧端子との間に接続された寄生抵抗成分を有する第１のキャパシタンス素子とを有するフィルタ回路と、上記出力ノードから取り出した電圧に応じた制御電圧を生成するフィードバック制御回路と、上記制御電圧に応じてパルス幅が制御される上記パルス信号を生成して上記スイッチング回路に供給するパルス幅変調回路とを有する。
【００２１】
また、本発明では、好適には、上記スイッチング回路が、上記出力ノードと基準電圧端子との間に接続され、上記第１のスイッチング素子が非導通状態のときに導通状態となる第２のスイッチング素子または整流素子を有する。
【００２２】
また、本発明では、好適には、上記フィードバック制御回路が、上記出力ノードと基準電圧端子との間に接続された第１および第２の抵抗素子と、上記電圧出力端子と上記第１および第２の抵抗素子の接続中点との間に接続された第２のキャパシタンス素子と、上記第１および第２の抵抗素子の接続中点の電圧と基準電圧とを入力して上記制御電圧を出力する差動増幅回路とを有する。
【００２３】
また、本発明では、好適には、上記フィードバック制御回路が、上記第２のキャパシタンス素子と並列に接続された第３の抵抗素子を有する。
【００２４】
また、本発明では、好適には、上記フィードバック制御回路が、上記第１および第２の抵抗素子の接続中点と上記差動増幅回路の出力端子との間に接続された第３のキャパシタンス素子を有する。
【００２５】
また、本発明では、好適には、上記フィードバック制御回路が、上記第１および第２の抵抗素子の接続中点と上記差動増幅回路の出力端子との間に直列接続された第３のキャパシタンス素子および第３の抵抗素子と、上記第３の抵抗素子に並列に接続された第４のキャパシタンス素子とを有する。
【００２６】
また、本発明では、好適には、上記フィードバック制御回路が、上記出力ノードと電圧出力端子との間に直列に接続された第１の抵抗素子および第２のキャパシタンス素子と、上記第１の抵抗素子と上記第２のキャパシタンス素子との接続中点の電圧と基準電圧とを入力して電流信号を出力するトランスコンダクタンスと、上記トランスコンダクタンスから出力される電流信号を電圧信号に変換する第３のキャパシタンス素子とを有する。
【００２７】
さらに、本発明では、好適には、上記パルス幅変調回路が、上記制御電圧と三角波信号とを比較して上記パルス信号を生成するコンパレータを有する。
【００２８】
【発明の実施の形態】
第１実施形態
図１は本発明に係るＤＣ−ＤＣコンバータの第１の実施形態を示す回路図である。
図示のように、本実施形態のＤＣ−ＤＣコンバータは、出力フィルタ部１０、パルス幅変調部（ＰＷＭ変調部）３０、スイッチング部４０及びフィードバック制御部１００によって構成されている。
【００２９】
以下、本実施形態の各部分の構成及び動作について説明する。
出力フィルタ部１０は、コイルＬe 、及び出力コンデンサＣout によって構成されている。
コイルＬe はスイッチング部４０の出力ノードＮＤ１と出力端子Ｔout との間に接続されている。出力コンデンサＣout は、出力端子Ｔout と接地電位ＧＮＤとの間に接続されている。
【００３０】
コイルＬe は、等価的にインダクタＬとそれに直列接続の寄生抵抗Ｒｌによって構成されている。一方、出力コンデンサＣout には等価直列抵抗Ｒest がある。
本実施形態のＤＣ−ＤＣコンバータは、コイルＬe の寄生抵抗Ｒｌを利用して、出力端子に抵抗素子を追加することなく、電圧Ｖout の出力特性の改善をはかる。
【００３１】
フィードバック制御部１００は、差動増幅回路ＡＭＰ１、抵抗素子Ｒ２，Ｒ３及びコンデンサＣ２，Ｃ３によって構成されている。
抵抗素子Ｒ２とＲ３は、スイッチング部４０の出力ノードＮＤ１と接地電位ＧＮＤとの間に直列接続されている。即ち、抵抗素子Ｒ２とＲ３によって、スイッチング部４０の出力ノードＮＤ１の電圧が分圧され、分圧電圧ＶO1が発生される。
分圧電圧ＶO1が差動増幅回路ＡＭＰ１の反転入力端子に印加され、また、所定の基準電圧Ｖref が差動増幅回路ＡＭＰ１の非反転入力端子に印加される。差動増幅回路ＡＭＰ１の反転入力端子と出力端子との間に、コンデンサＣ３が接続されている。また、図１に示すように、抵抗素子Ｒ２とＲ３との接続点であるノードＮＤ２と出力端子Ｔout との間にコンデンサＣ２が接続されている。
【００３２】
フィードバック制御部１００は、スイッチング部４０の出力ノードＮＤ１の電圧を分圧し、分圧電圧を積分して基準電圧Ｖref と比較し、当該比較結果に応じて制御電圧ＶC を出力する。
【００３３】
ＰＷＭ変調部３０は、フィードバック制御部２０からの制御電圧ＶC 及び三角波発生回路３２によって発生した三角波に応じて、パルス幅が変調されたパルス信号Ｓp を生成し、スイッチング部４０に供給する。
図示のように、ＰＷＭ変調部３０は、コンパレータＣＭＰ１及び三角波発生回路３２によって構成されている。コンパレータＣＭＰ１の反転入力端子に制御電圧ＶC が印加され、その非反転入力端子に三角波発生回路３２によって生成された三角波信号が印加される。
【００３４】
コンパレータＣＭＰ１の出力端子からパルス幅が制御電圧ＶC に応じて変調されたパルス信号Ｓp が出力される。ここで、三角波発生回路３２によって生成される三角波のオフセット電圧が一定とすると、制御電圧ＶC のレベルが大きくなると、出力されるパルス信号Ｓp の正側のパルス幅が狭くなり、負側のパルス幅が広くなる。逆に、制御電圧ＶC のレベルが小さくなると、パルス信号Ｓp の正側のパルス幅が大きくなり、負側のパルス幅が狭くなる。
【００３５】
以下、本実施形態のＤＣ−ＤＣコンバータのフィードバック制御の動作にについて説明する。
スイッチング部４０において、ＰＷＭ変調部３０から供給されるパルス信号Ｓp に応じて、トランジスタＭ１とＭ２のオン／オフが制御される。例えば、パルス信号Ｓp がハイレベルに保持されているとき、トランジスタＭ１が遮断し、トランジスタＭ２が導通する。逆に、パルス信号Ｓp がローレベルに保持されているとき、トランジスタＭ１が導通し、トランジスタＭ２が遮断する。そして、トランジスタＭ１が導通している間、入力電源電圧Ｖinから出力フィルタ部１０に電流ＩC が供給される。トランジスタＭ１が遮断し、トランジスタＭ２が導通しているとき、出力フィルタ部１０のコイルＬe によって、電流が負荷側に供給される。
【００３６】
フィードバック制御部１００によって、出力電圧Ｖout のレベルに応じて制御電圧ＶC のレベルが制御される。さらに、ＰＷＭ変調部３０によって、制御電圧ＶC に応じて出力されるパルス信号Ｓp の正側パルスと負側パルスの比が制御される。即ち、パルス信号Ｓp のデューティ比が制御される。
【００３７】
負荷の変動などの原因で、出力電圧Ｖout の電圧レベルが基準値より上下する。
例えば、負荷変動などによって負荷に供給される出力電圧Ｖout のレベルが低下したとき、抵抗素子Ｒ２とＲ３によって発生する分圧電圧ＶO1も低下し、フィードバック制御部２０から出力される制御電圧ＶC が上昇する。これに応じてＰＷＭ変調部３０においてパルス信号Ｓp の正側のパルス幅が狭くなって、負側のパルス幅が広くなる。
これに応じて、スイッチング部４０において、パルス信号Ｓp の１周期の間、トランジスタＭ１が導通する時間がトランジスタＭ２が導通する時間より長く制御されるので、入力電源電圧Ｖinが出力フィルタ部１０に印加される時間の割合が長くなり、出力電圧Ｖout が上昇する方向に制御される。
【００３８】
逆に、負荷の変動などによって出力電圧Ｖout が上昇すると、分圧電圧ＶO1も上昇し、フィードバック制御部２０から出力される制御電圧ＶC の電圧レベルが低下する。これに応じて、ＰＷＭ変調部３０において、パルス信号Ｓp の正側のパルス幅が広くなり、負側のパルス幅が狭くなるように変調される。このため、スイッチング部４０において、トランジスタＭ１が導通する時間がトランジスタＭ２が導通する時間より短く制御されるので、入力電源電圧Ｖinが出力フィルタ部１０に印加される時間の割合が短くなり、出力電圧Ｖout が降下する方向に制御される。
【００３９】
本実施形態のＤＣ−ＤＣコンバータにおいて、図１に示すように、分圧電圧ＶO1を発生するために、抵抗素子Ｒ２はノードＮＤ１から電圧を取り出している。即ち、フィードバックするために取り出した電圧は、出力電圧Ｖout そのものではなく、コイルＬe の入力側である。この取り出し点と出力端子Ｔout との間に、図示のように、コイルＬe の寄生抵抗Ｒｌがある。即ち、本実施形態では、コイルＬe の寄生抵抗Ｒｌを利用することで、出力電圧特性の改善をはかる。これによって、コイルＬe と出力端子Ｔout との間に低い抵抗値の抵抗素子を接続する必要がなく、変換効率の向上を実現できる。
【００４０】
なお、フィードバック電圧の取り出し場所が異なると、フィードバック制御系の伝達特性が変化することがある。このため、本実施形態のＤＣ−ＤＣコンバータでは、分圧用抵抗素子Ｒ２とＲ３との接続点、即ち、分圧電圧ＶO1の出力点であるノードＮＤ２と出力端子Ｔout との間に、コンデンサＣ２が設けられている。
以下、本実施形態のＤＣ−ＤＣコンバータの制御系の伝達関数を求め、従来のＤＣ−ＤＣコンバータと同じ伝達特性を持つことを説明する。
【００４１】
ここで、まず、本実施形態のＤＣ−ＤＣコンバータにおいて、ノードＮＤ１からフィードバック制御部１００の出力端子、即ち、差動増幅回路ＡＭＰ１の出力端子までの間の伝達関数を求める。
【００４２】
図２は、出力フィルタ部１０の等価回路を示している。図２（ａ）に示す等価回路によって出力フィルタ部１０の伝達関数Ｈ1 （ｓ）は、次式によって与えられる。
【００４３】
【数１】
H1 (s)＝(Re+1/sCe)/(sL+ Re+1/sCe )
＝（1+sReCe)／（1+sReCe ＋s2LCe ）
…（１）
【００４４】
式（１）において、Ｌ、ＣｅとＲｅはそれぞれコイルＬe のインダクタンス、出力コンデンサＣout の容量値及び出力コンデンサＣout の等価直列抵抗を表す。
【００４５】
一方、図２（ｂ）に示すようにコイルＬe がインダクタンスＬとその寄生抵抗Ｒｌとの直列回路によって等価できる場合、上述した出力フィルタ部１０の伝達関数Ｈ1 （ｓ）において、分母側のＲｅは（Ｒｅ＋Ｒｌ）に置き換えられ、次式のＨ1 ’（ｓ）に変形される。
【００４６】
【数２】
H1' (s) ＝(Re+1/sCe)/(sL+ Re+Rl+1/sCe )
＝（1+sReCe)/ (1+s(Re+Rl)Ce ＋s2LCe ）
…（２）
【００４７】
そして、図１において、ノードＮＤ１からフィードバック制御部１００の出力端子、即ち、差動増幅回路ＡＭＰ１の出力端子までの伝達関数Ｈ10（ｓ）は、差動増幅回路ＡＭＰ１が理想的なオペアンプであると仮定すると、次のように求められる。
【００４８】
【数３】
H10 (s) ＝-(1/sC3)/R2 -H1'(s)((1/sC3)/(1/sC2))
＝-[1/sR2C3+sC2/sC3 (1+sReCe)/(1+s(Re+Rl)Ce ＋s2LCe)]
＝-[1+s(Re+Rl)Ce＋s2LCe+sR2C2(1+sReCe)]/[sR2C3(1+s(Re+Rl)Ce+s2LCe)]
＝-[1+s(ReCe+RlCe+R2C2)+s2Ce(L+C2R2Re)]/[sR2C3(1+s(Re+Rl)Ce+s2LCe)]
＝-[1+s(ReCe+RlCe+R2C2)+s2R2CeC2(L/C2R2+Re)]
/[sR2C3(1+s(Re+Rl)Ce+s2LCe)]      …（３）
【００４９】
これに対して、従来技術の説明にある図９に示すＤＣ−ＤＣコンバータにおけるノードＮＤ１から差動増幅回路ＡＭＰ１の出力端子までの伝達関数Ｈ20（ｓ）は、次式のように求められる。
【００５０】
【数４】
H20 (s) ＝-[(R1+1/sC1)/R2] H1'' (s)
＝-[(1+sR1C1)/sR2C1] H1'' (s)       …（４）
【００５１】
式（４）において、Ｈ1'' （ｓ）は、出力フィルタ部１０ａにおいて、ノードＮＤ１から、ノードＮＤ３までの伝達関数を示し、次式によって与えられる。
【００５２】
【数５】
H1'' (s)＝(Rc+Re+1/sCe)/(sL+Rc+Re+1/sCe)
＝[1+s(Rc+Re)Ce]/[1+s(Rc+Re)Ce+s2LCe]
…（５）
【００５３】
式（５）を式（４）に代入すると、伝達関数Ｈ20（ｓ）は次ように求められる。
【００５４】
【数６】
H20 (s) ＝-[(1+sR1C1)/sR2C1][1+s(Rc+Re)Ce]/[1+(Rc+Re)sCe+s2LCe]
＝[1+s(R1C1+RcCe+ReCe)+s2R1(Rc+Re)CeC1]
/sR2C1[1+(Rc+Re)sCe+s2LCe]      …（６）
【００５５】
上述した式（３）と式（６）を比較すると、以下の条件が満たされると、式（３）と式（６）が等しくなる。
【００５６】
【数７】
R2C2＝R1C1                        …（７）
L/C2R2＝Rc                        …（８）
R2C3＝R2C1                        …（９）
Rl＝Rc                            …（１０）
【００５７】
式（７）によって、C2＝R1C1/R2 が得ら。式（８）によって、C2＝L/R2Rcが得られ、また、式（９）によって、C3＝C1が得られる。
【００５８】
上述したように、本実施形態のＤＣ−ＤＣコンバータにおいて、コイルＬe の寄生抵抗Ｒｌを利用することで、出力フィルタ部１０の出力側に出力の安定性をはかるための低抵抗素子の使用を回避できる。コイルの寄生抵抗Ｒｌを利用するために、図１に示すように、出力電圧のフィードバック処理を行うフィードバック制御部１００において、出力電圧をスイッチング部４０のノードＮＤ１から取り出す。また、コイルＬe のインダクタンスをＬとすると、容量値がＬ／ＲC Ｒ２に等しいコンデンサＣ２が出力端子Ｔout と分圧電圧ＶO1の出力ノードであるノードＮＤ２との間に設けられている。また、容量値がＣ１に等しいコンデンサＣ３が差動増幅回路ＡＭＰ１の反転入力端子と出力端子との間に設けられる。当該コンデンサＣ３によって、フィードバック制御部１００の高周波フィードバック利得が設定される。
【００５９】
図９に示す従来のＤＣ−ＤＣコンバータにおいては、Ｃ１Ｒ１の時定数を自由に設定可能であるが、本実施形態のＤＣ−ＤＣコンバータでは、コイルＬe のインダクタンスＬと寄生抵抗Ｒｌを、抵抗素子Ｒ２とコンデンサＣ２とに対して、Ｌ／Ｒｌ＝Ｒ２Ｃ２の関係を満足させる必要がある。
【００６０】
また、制御系の安定性を確保するために、次式に示す関係を満たす必要がある。
【００６１】
【数８】
Ｌ／Ｒｌ＞＞（ＬＣe ）1 /2          …（１１）
【００６２】
式（１１）によって、コイルＬe の寄生抵抗素子Ｒｌは、次式を満たす必要がある。
【００６３】
【数９】
Ｒｌ＜＜（Ｌ／Ｃe ）1 /2            …（１２）
【００６４】
一般的に入手できる部品を使用することで、式（１２）の条件を満たすことが可能であるので、ＤＣ−ＤＣコンバータの回路部品にはほとんど制約を受けることはない。
【００６５】
図３は、本実施形態のＤＣ−ＤＣコンバータの出力電圧Ｖout の過渡応答特性を示す波形図である。
図３において、横軸は時間ｔを表し、縦軸は電圧Ｖout を表している。図示の波形例では、時間ｔ＝１００μｓのとき、負荷が変化し、出力電流が増加することによって、出力電圧Ｖout の波形に変化が生じる。
【００６６】
ここで、例えば、時間ｔ＝１００μｓのとき、負荷変動などの原因によって負荷電流が増加し、時間ｔ＝２００μｓのとき、負荷電流がもとに戻る。図３は、負荷電流の変動に対して、本実施形態のＤＣ−ＤＣコンバータ及び従来のＤＣ−ＤＣコンバータの出力応答特性を示している。
図３において、Ａは従来のＤＣ−ＤＣコンバータ、例えば、図８に示すＤＣ−ＤＣコンバータの出力電圧Ｖout の波形を示し、Ｂは本実施形態のＤＣ−ＤＣコンバータの出力電圧Ｖout の波形を示している。図示のように、従来のＤＣ−ＤＣコンバータでは負荷の変動に対して、出力電圧Ｖout がほぼ一定のレベルに保持されている。しかし、負荷の変化点において大きなリンギングが発生する。
【００６７】
これに対して、本実施形態のＤＣ−ＤＣコンバータは、負荷の変動に対応して出力電圧Ｖout がわずかに変化するが、負荷の変動点に大きなリンギングの発生がなく、出力の安定性が改善される。なお、図９に示す従来のＤＣ−ＤＣコンバータも本実施形態のＤＣ−ＤＣコンバータとほぼ同様な応答特性を有する。これは、上述したように、本実施形態のＤＣ−ＤＣコンバータと図９に示すものは、フィードバック制御部において同じ伝達特性を有する。ただし、図９に示すＤＣ−ＤＣコンバータにおいて、出力特性を改善するために電圧Ｖout の出力側に外部抵抗素子ＲC を接続していたが、本実施形態のＤＣ−ＤＣコンバータでは、コイルＬe の寄生抵抗を利用して、出力の静的なロードレギュレーション特性を実現している。このため、変換効率を維持しながら、供給電圧の安定性を向上させ、出力特性の改善を実現できる。
【００６８】
上述したように、本実施形態のＤＣ−ＤＣコンバータによれば、コイルの寄生抵抗を利用して、出力電圧Ｖout の特性を改善することができる。これによって、出力側に高価な抵抗素子を接続する必要がなく、回路コストの低減を実現できるほか、抵抗素子に消費する電力を節約でき、変換効率の向上を実現できる利点がある。
【００６９】
第２実施形態
図４は本発明に係るＤＣ−ＤＣコンバータの第２の実施形態を示す回路図である。
図示のように、本実施形態のＤＣ−ＤＣコンバータは、出力フィルタ部１０、パルス幅変調部（ＰＷＭ変調部）３０、スイッチング部４０及びフィードバック制御部１００ａによって構成されている。なお、本実施形態は、上述した本発明の第１の実施形態のＤＣ−ＤＣコンバータに較べて、フィードバック制御部１００ａを除けば、他の構成部分はほぼ同じ構成及び機能を有する。このため、以下、本実施形態におけるフィードバック制御部１００ａを中心に説明する。
【００７０】
図示のように、フィードバック制御部１００ａは、差動増幅回路ＡＭＰ１、分圧用抵抗素子Ｒ２，Ｒ３、コンデンサＣ２，Ｃ４及び抵抗素子Ｒ４によって構成されている。
抵抗素子Ｒ２とＲ３は、スイッチング部４０の出力ノードＮＤ１と接地電位ＧＮＤとの間に直列接続されている。即ち、抵抗素子Ｒ２とＲ３によって、スイッチング部４０の出力ノードＮＤ１の電圧が分圧され、分圧電圧ＶO1が発生される。
分圧電圧ＶO1が差動増幅回路ＡＭＰ１の反転入力端子に印加され、また、所定の基準電圧Ｖref が差動増幅回路ＡＭＰ１の非反転入力端子に印加される。差動増幅回路ＡＭＰ１の反転入力端子と出力端子との間に、並列に接続されているコンデンサＣ４と抵抗素子Ｒ５に、コンデンサＣ５が直列接続されている。また、図４に示すように、抵抗素子Ｒ２とＲ３との接続点であるノードＮＤ２と出力端子Ｔout との間にコンデンサＣ２が接続されている。
【００７１】
本実施形態のＤＣ−ＤＣコンバータは、図５に示す従来のＤＣ−ＤＣコンバータの改良である。図５に示すように、このＤＣ−ＤＣコンバータにおいて、出力側に抵抗素子ＲC が接続されている。即ち、コイルＬe の出力端子と電圧Ｖoutの出力端子Ｔout との間に抵抗素子ＲC が接続されている。抵抗素子ＲC は、低い抵抗値を持ち、ＤＣ−ＤＣコンバータの出力特性に静的なロードレギュレーションを与えることで、出力の安定性をはかることができる。
【００７２】
また、図５に示すＤＣ−ＤＣコンバータにおいて、出力端子Ｔout に抵抗素子ＲC を接続することによって、フィードバック制御系の位相戻りを実現でき、制御系の安定性の向上をはかれる。さらに、抵抗素子ＲC による位相の戻りが不十分な場合、フィードバック制御部２０ａにおいて、抵抗素子Ｒ１２とコンデンサＣ１２を追加してさらに位相を戻して補償する回路が設けられている。
【００７３】
図５に示す従来のＤＣ−ＤＣコンバータに対して、本実施形態のＤＣ−ＤＣコンバータでは、フィードバック電圧が、スイッチング部４０の出力ノードＮＤ１から取り出されている。即ち、分圧用抵抗素子Ｒ２とＲ３は、ノードＮＤ１と接地電位ＧＮＤとの間に直列接続されている。このため、コイルＬe の寄生抵抗Ｒｌが静的なロードレギュレーションを発生させ、出力電圧Ｖout の安定性の向上を実現できる。
【００７４】
また、本実施形態において、フィードバック制御部１００ａの伝達特性を図５に示すＤＣ−ＤＣコンバータのフィードバック制御部２０ａの伝達特性と一致させるために、差動増幅回路ＡＭＰ１の反転入力端子と出力端子の間に、抵抗素子Ｒ４及びコンデンサＣ４とＣ５を設けるほか、ノードＮＤ２と出力端子Ｔout との間にコンデンサＣ２を接続している。
【００７５】
こうして構成された本実施形態のＤＣ−ＤＣコンバータにおいて、次式に示すように回路素子を設定することによって、図５に示す従来のＤＣ−ＤＣコンバータのフィードバック制御部２０ａと同じ伝達関数を持つことができる。
【００７６】
【数１０】
Ｒ４Ｃ４＝Ｒ１２Ｃ１２              …（１３）
Ｒ４Ｃ５＝Ｒ２Ｃ１２                …（１４）
【００７７】
即ち、本実施形態のＤＣ−ＤＣコンバータにおいて、式（１３）と（１４）に従って抵抗素子Ｒ４及びコンデンサＣ４，Ｃ５の値を決めることによって、図５に示す従来のＤＣ−ＤＣコンバータとほとんど同じフィードバック制御特性を実現できる。さらに、本実施形態のＤＣ−ＤＣコンバータにおいては、コイルＬeの寄生抵抗を利用して出力特性の改善をはかるため、出力側に抵抗素子ＲC を接続する必要がなく、変換効率を低下させずに静的なロードレギュレーションを実現できる。
【００７８】
第３実施形態
図６は本発明に係るＤＣ−ＤＣコンバータの第３の実施形態を示す回路図である。
図示のように、本実施形態のＤＣ−ＤＣコンバータは、出力フィルタ部１０、パルス幅変調部（ＰＷＭ変調部）３０、スイッチング部４０及びフィードバック制御部１００ｂによって構成されている。なお、本実施形態は、上述した本発明の第１の実施形態のＤＣ−ＤＣコンバータに較べて、フィードバック制御部１００ｂを除けば、他の構成部分はほぼ同じ構成及び機能を有する。このため、以下、本実施形態におけるフィードバック制御部１００ｂを中心に説明する。
【００７９】
図６は、本実施形態のＤＣ−ＤＣコンバータにおいて、分圧用抵抗素子として、抵抗素子Ｒ２１とＲ３が設けられている。これらの抵抗素子は、スイッチング部４０の出力ノードＮＤ１と接地電位ＧＮＤとの間に直列に接続されている。また、抵抗素子Ｒ２１とＲ３との接続点であるノードＮＤ２と出力端子Ｔout との間に、抵抗素子Ｒ２２とコンデンサＣ２が並列に接続されている。
【００８０】
本実施形態のＤＣ−ＤＣコンバータのフィードバック制御部１００ｂにおいて、抵抗素子Ｒ２１，Ｒ２２及び抵抗素子Ｒ３によって構成された分圧回路によって、出力電圧Ｖout が分圧される。こうして生成された分圧電圧ＶO1が差動増幅回路ＡＭＰ１の反転入力端子に入力される。差動増幅回路ＡＭＰ１の非反転入力端子に基準電圧Ｖref が入力される。
【００８１】
差動増幅回路ＡＭＰ１によって、分圧電圧ＶO1と基準電圧Ｖref とが比較され、比較結果に応じて制御電圧ＶC が生成され、ＰＷＭ変調部３０に供給される。
制御電圧ＶC に応じて、デューティ比が制御されるパルス信号Ｓp が生成され、スイッチング部４０に供給される。
【００８２】
フィードバック制御部１００ｂにおいて、抵抗素子Ｒ２１とＲ２２を設けることによって、コイルＬe の寄生抵抗Ｒｌに生じた電圧が抵抗素子Ｒ２１とＲ２２によって分圧されて取り出される。
【００８３】
本実施形態のＤＣ−ＤＣコンバータによれば、コイルの寄生抵抗を利用することで、出力特性に静的なロードレギュレーションを生じさせるので、出力特性の改善を実現できる。また、出力側に外部抵抗を接続する必要がなく、変換効率を維持しながら出力電圧の安定性の向上を実現できる。
【００８４】
第４実施形態
図７は本発明に係るＤＣ−ＤＣコンバータの第４の実施形態を示す回路図である。
図示のように、本実施形態のＤＣ−ＤＣコンバータは、出力フィルタ部１０、パルス幅変調部（ＰＷＭ変調部）３０、スイッチング部４０及びフィードバック制御部１００ｃによって構成されている。なお、本実施形態は、上述した本発明の第１の実施形態のＤＣ−ＤＣコンバータに較べて、フィードバック制御部１００ｃを除けば、他の構成部分はほぼ同じ構成及び機能を有する。このため、以下、本実施形態におけるフィードバック制御部１００ｃを中心に説明する。
【００８５】
図示のように、フィードバック制御部１００ｃは、差動増幅回路（トランスコンダクタ）ＡＭＰ２、分圧用抵抗素子Ｒ３１，Ｒ３２及びコンデンサＣ３１，Ｃ３２によって構成されている。
【００８６】
本実施形態のＤＣ−ＤＣコンバータにおいて、フィードバック制御部１００ｃの差動増幅回路ＡＭＰ２は、トランスコンダクタによって構成され、入力される差動電圧に応じた電流を出力する。
【００８７】
図７に示すように、抵抗素子Ｒ３１とコンデンサＣ３１は、コイルＬe に並列に接続されている。抵抗素子Ｒ３１とコンデンサＣ３１との接続点が、トランスコンダクタンスＡＭＰ２の反転入力端子に接続されている。トランスコンダクタンスＡＭＰ２の非反転入力端子に、基準電圧Ｖref が印加される。
コンデンサＣ３２と抵抗素子Ｒ３２は、トランスコンダクタンスＡＭＰ２の出力端子と接地電位ＧＮＤとの間に直列接続されている。
【００８８】
上述したように構成されたフィードバック制御部１００ｃにおいて、トランスコンダクタンスＡＭＰ２によって、抵抗素子Ｒ３１とコンデンサＣ３１との接続点の電圧ＶO2と基準電圧Ｖref との差分に応じた電流が出力される。当該電流によってコンデンサＣ３２がチャージされ、制御電圧ＶC が発生する。即ち、トランスコンダクタンスＡＭＰ２の出力端子の電圧ＶC が入力電圧ＶO2と基準電圧Ｖref との差分に応じて決まる。
【００８９】
フィードバック制御部１００ｃによって出力される電圧ＶC は制御電圧としてＰＷＭ変調部３０に供給される。ＰＷＭ変調部３０において、制御電圧ＶC に応じて出力されるパルス信号Ｓp のパルス幅が制御される。即ち、パルス信号Ｓpのデューティ比が制御電圧ＶC に応じて制御される。パルス信号Ｓp がスイッチング部４０に供給され、そして、スイッチング部４０において、パルス信号Ｓpのパルス幅に応じて、トランジスタＭ１とＭ２が交互に導通するように制御され、出力フィルタ部１０の出力電圧Ｖout がほぼ一定となるように制御される。
【００９０】
フィードバック制御部１００ｃにおいて、直列接続されている抵抗素子Ｒ３１とコンデンサＣ３１によって、コイルＬe の電圧を検出する電圧検出回路が構成されている。図示のように、コイルＬe は、等価的にインダクタンスＬと寄生抵抗Ｒｌとの直列回路と見なすことができる。
【００９１】
抵抗素子Ｒ３１とコンデンサＣ３１によって構成された検出回路において、以下の条件が満たされると、抵抗素子Ｒ３１とコンデンサＣ３１との接続点の電圧ＶO2がコイルＬe の電流に比例する。
【００９２】
【数１１】
Ｌ１／Ｒ１＝Ｒ３１Ｃ３１            …（１５）
【００９３】
即ち、フィードバック制御部１００ｃにおいて、出力フィルタ部１０のコイルＬe に流れる出力電流に応じて、フィードバック制御が行われる。コイルＬe の電流が増えると、電圧ＶO2が上昇し、これに応じてトランスコンダクタンスＡＭＰ２の出力電流が低くなり、制御電圧ＶC のレベルが低下する。ＰＷＭ変調部３０において、制御電圧ＶC のレベルが低くなると、パルス信号Ｓp の正側の幅が広く、負側の幅が狭くなる。これに応じて、スイッチング部４０において、トランジスタＭ１の導通時間が短く、トランジスタＭ２の導通時間が長くなるので、出力フィルタ部１０に駆動電流を供給する時間が短くなる。
逆に、出力フィルタ部１０のコイルＬe に流れる電流が低下すると、電圧ＶO2が低下し、これに応じてトランスコンダクタンスＡＭＰ２の出力電流が高くなり、制御電圧ＶC のレベルが上昇する。ＰＷＭ変調部３０において、制御電圧ＶCのレベルが高くなると、パルス信号Ｓp の正側の幅が狭く、負側の幅が広くなる。これに応じて、スイッチング部４０において、トランジスタＭ１の導通時間が長く、トランジスタＭ２の導通時間が短くなるので、出力フィルタ部１０に駆動電流を供給する時間が長くなる。
【００９４】
上述したように、フィードバック制御部１００ｃによって、出力フィルタ部１０のコイルＬe に流れる電流が検出され、検出結果に応じて制御電圧ＶC が生成されるので、コイルＬe の出力電流が常に一定になるようにフィードバック制御が行われ、安定した出力電流及び出力電圧Ｖout を負荷に供給することができる。
【００９５】
【発明の効果】
以上説明したように、本発明のＤＣ−ＤＣコンバータによれば、コイルの寄生抵抗を利用して、フィードバック制御系の安定性の向上を実現でき、また静的なロードレギュレーションを発生させ、出力電圧の特性を改善できる。
さらに、本発明によれば、コイルの寄生抵抗を利用することによって、出力側に高価な外部抵抗を用いることなく、変換効率の向上を実現しながら、回路コストの低減及び消費電力の節約を実現できる利点がある。
【図面の簡単な説明】
【図１】本発明に係るＤＣ−ＤＣコンバータの第１の実施形態を示す回路図である。
【図２】出力フィルタ部の等価回路を示す回路図である。
【図３】ＤＣ−ＤＣコンバータの出力電圧の過渡応答特性を示す波形図である。
【図４】本発明に係るＤＣ−ＤＣコンバータの第２の実施形態を示す回路図である。
【図５】従来のＤＣ−ＤＣコンバータの一構成例を示す回路図である。
【図６】本発明に係るＤＣ−ＤＣコンバータの第３の実施形態を示す回路図である。
【図７】本発明に係るＤＣ−ＤＣコンバータの第４の実施形態を示す回路図である。
【図８】従来のＤＣ−ＤＣコンバータの一構成例を示す回路図である。
【図９】従来のＤＣ−ＤＣコンバータの他の構成例を示す回路図である。
【符号の説明】
１０…出力フィルタ部、  ２０，２０ａ…フィードバック制御部、
３０…ＰＷＭ変調部、４０…スイッチング部、
１００，１００ａ，１００ｂ，１００ｃ…フィードバック制御部。
【図１】
0004810775.tif 000002
【図２】
0004810775.tif 000003
【図３】
0004810775.tif 000004
【図４】
0004810775.tif 000005
【図５】
0004810775.tif 000006
【図６】
0004810775.tif 000007
【図７】
0004810775.tif 000008
【図８】
0004810775.tif 000009
【図９】
0004810775.tif 000010