(57)【特許請求の範囲】
【請求項１】
背面入射可能なＣＭＯＳ画像センサーを製造する方法であって、
（ａ）半導体基板上に形成された埋設酸化層上のＳｉまたはＧｅからなる単結晶半導体層である薄膜絶縁体上シリコン（ＴＦ−ＳＯＩ）基板、または、薄膜絶縁体上ゲルマニウム（ＴＦ−ＧｅＯＩ）基板からなる基板を選択する工程と、
（ｂ）前記基板の前面上に光センサーエピタキシャル層をエピタキシャル成長してセンサーマトリクス体を形成する工程と、
（ｃ）前記基板の前面側の前記センサーマトリクス体上に金属製の高密相互接続線を形成する工程と、
（ｄ）前記基板の前面側の全処理完了後に、埋設酸化層下方の前記半導体基板を除去する工程と、
（ｅ）前記埋設酸化層の背面上にカラーフィルターまたは表面プラズモンポラリトン（ＳＰＰ）構造体を含む積層体を前記埋設酸化層と一体的に形成する工程と、
（ｆ）所定の波長の光を透過させる透明基板を、前記積層体の背面に接合する工程とからなるＣＭＯＳ画像センサー製造方法。
【請求項２】
前記埋設酸化層の背面側に設けられた前記積層体が、前記埋設酸化層と前記透明基板とのあいだに形成された少なくとも１つのカラーフィルターからなる請求項１記載のＣＭＯＳ画像センサーの製造方法。
【請求項３】
前面入射可能なＣＭＯＳ画像センサーを製造する方法であって、
（ａ）半導体基板上に形成された埋設酸化層上のＳｉまたはＧｅからなる単結晶半導体層である薄膜絶縁体上シリコン（ＴＦ−ＳＯＩ）基板、または、薄膜絶縁体上ゲルマニウム（ＴＦ−ＧｅＯＩ）基板からなる基板を選択する工程と、
（ｂ）前記基板の前面上に光センサーエピタキシャル層をエピタキシャル成長してセンサーマトリクス体を形成する工程と、
（ｃ）前記基板の前面側の前記センサーマトリクス体上に金属製の高密相互接続線を形成する工程と、
（ｄ’）前記高密相互接続線上に表面プラズモンポラリトン（ＳＰＰ）構造体を形成する工程
とからなるＣＭＯＳ画像センサーの製造方法。
【請求項４】
エピタキシャル成長された前記光センサーエピタキシャル層の上に、ホモ接合またはヘテロ接合のピクセル内エピタキシャル成長によるキャパシタが直接形成される請求項１記載のＣＭＯＳ画像センサーの製造方法。
【請求項５】
エピタキシャル成長された前記光センサーエピタキシャル層の上に、ピクセル内ＭＯＳキャパシタが直接形成される請求項１記載のＣＭＯＳ画像センサーの製造方法。
【請求項６】
前記相互接続線の形成工程中に、ピクセル域上にピクセル内ＭＩＭキャパシタが形成される請求項１記載のＣＭＯＳ画像センサーの製造方法。
【請求項７】
前記表面プラズモンポラリトン（ＳＰＰ）構造体が、１Ｄアレイまたは２Ｄアレイ構造に整列されると共に、誘電率が低い絶縁材層と、該誘電率が低い絶縁材層上に形成された誘電率が高い絶縁材層と、該誘電率が高い絶縁材層の上面に形成された導電材の薄膜層とからなり、
前記誘電率が低い絶縁材層には、前記誘電率の高い絶縁材層が充填されているホールが層の全厚さにわたり設けられており、その区域では、前記誘電率が高い絶縁材層の断面がＴ字形状であって、
前記誘電率が低い絶縁材層に設けられたホールは、電磁照射が接続される光センサーに整合配置されており、
前記誘電率が高い絶縁材層上に積層された前記導電材の薄膜層には、表面全体を完全に覆うように繰返し形成可能な、四角、長方形、または六角形の所定形状に分離されたピクセルのアレイにパターン形成されており、
前記誘電率が低い絶縁材層に設けられたホールの径は、前記分離された導電材の薄膜層により規定されるピクセルの面積よりも小さく形成されており、
前記分離された導電材の薄膜層により規定されるピクセルのアレイがレンズの画像面に配置され、一方、誘電率の高い絶縁材層が充填されているホールの底側が、光センサーの受光域に配置されており、
前記表面プラズモンポラリトン構造体が、前記所定形状に分離された前記導電材の薄膜層の上面に入射する電磁照射により励起され、電磁照射はホールの底側へ伝播され、光センサーに受光される
請求項１または３記載のＣＭＯＳ画像センサーの製造方法。
【請求項８】
前記導電材の薄膜層の上面が、共鳴波長を調整する方法として、それぞれ異なる誘電率をもつ複数の絶縁材で被覆されており、
前記導電材の薄膜層の１Ｄまたは２Ｄのアレイが、前記基板の前面に形成された前記光センサーと正確に整合配置されている請求項７記載のＣＭＯＳ画像センサーの製造方法。
【請求項９】
前記表面プラズモンポラリトン（ＳＰＰ）構造体が、１Ｄアレイまたは２Ｄアレイ構造に形成され、ピクセルを上面視すると、表面全体を完全に覆うよう繰返し形成可能な、四角、長方形、または六角形の所定形状のピクセルのアレイにパターン形成されており、その前面と背面とが対称的な非平面形状に形成され、その中央部に少なくとも１つのスリットまたはホールを設けた導電材の薄膜層からなり、
前記導電材の薄膜層の底面と上面とが、絶縁材と接触しており、
前記導電材の薄膜層の上面が、レンズの画像面に配置されており、一方、前記導電材の薄膜層の底面から出る光束がサブ波長寸法の断面を有し、
各導電材の薄膜層において、光がその底側から出射するホールまたはスリットが、センサーピクセル内の光センサーに非常に正確に整合配置されている請求項１または３記載のＣＭＯＳ画像センサーの製造方法。
【請求項１０】
前記ピクセルのそれぞれの前記導電材の薄膜層の表面領域が、回折を起こすことなく、光の波長よりも小さい請求項７または９記載のＣＭＯＳ画像センサーの製造方法。
【請求項１１】
前記ピクセルのアレイにパターン形成された前記導電材の薄膜層は、波長選択性および／または偏光選択性を向上できるよう、所望の導電材料または膜厚で形成され、または所望のサイズまたはピッチにパターン化されて形成されている請求項７または９記載のＣＭＯＳ画像センサーの製造方法。
【請求項１２】
背面入射式前記基板の前記埋設酸化層上に１Ｄアレイまたは２Ｄアレイで形成されている、表面プラズモンポラリトン（ＳＰＰ）構造体が、前記基板の前面に形成された前記光センサーと正確に整合配置されている請求項１記載のＣＭＯＳ画像センサーの製造方法。
【請求項１３】
前記積層体と前記透明基板との間に、負の屈折率を有する材料からなるスーパーレンズが一体構造に形成されている請求項１記載のＣＭＯＳ画像センサーの製造方法。
【請求項１４】
請求項１ないし１３のいずれか１項記載の製造方法により作成されたＣＭＯＳ画像センサー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換方法、特に、相補形酸化金属半導体（ＣＭＯＳ）の集積技術に適するシリコンデバイスによる光検知方法に関する。
【背景技術】
【０００２】
従来の電荷結合素子（ＣＣＤ）やＣＭＯＳ画像センサー（ＣＩＳ）は、高性能画像センサー技術の要となる複数の素子で構成されている。それら素子とは、光を電気信号に変換する光電ダイオード、アナログ信号を処理して、デジタル信号に変換し、デジタル信号を処理するＣＭＯＳ素子や回路、カラーフィルターなどである。ＣＩＳ技術の長所は、ＣＣＤがカラーフィルター処理と受光処理とを統合するだけなのに対して、１つの「ダイ」つまり「チップ」の上に全部の素子を一体に集積できることである。
【０００３】
従来のＣＩＳ技術では、ＣＭＯＳ素子製造法で形成される内蔵式の垂直ｐｎ接合、ソース／ウェル接合、ドレイン／ウェル接合を使って、光検知のための光ダイオードが製造される。そのため、光検知の能力は、受光係数などのシリコンの固有エネルギー帯域構造特性や、注入特性、接合深さ、絶縁構造深さ（ＬＯＣＯＳやＳＴＩ）などの複数の特性に依存することになる。
【０００４】
シリコンの受光収効率は、波長にも大いに影響される。光フォトンの波長が短い（エネルギー量が大きい）場合、光の波長の長い（エネルギー量が小さい）のと比べて、表面から短い距離の範囲に受光される。特にシリコンにおいては、可視域の光は、青色が非常に効率よく受光されるが、赤色は受光率が悪いため、「受光深さ」を深くする必要がある。それゆえ、赤色の受光においては、受光域での最小厚さに制限が生ずる。
【０００５】
一方、最新のＣＭＯＳ技術では、トランジスタの横方向の寸法の短縮のみならず、縦方向の構造を短縮、つまり、高密注入した接合部位の深さを浅くすることが要請されている。実際に、ＭＯＳＦＥＴを小型化すると、ソース域やドレイン域がほぼ、または、完全な縮退状態になってしまう。その結果、その半導体内部における電界が弱くなり、つまり、完全に遮蔽されてしまい、電荷伝送が拡散に集約される恐れがある。ＣＩＳデバイスでは、ＭＯＳＦＥＴのソース／ドレイン域で受光されるため、その表面付近で（青色よりも）短い波長成分のみが受光されることになり、電子孔対の寿命が短くなり、再結合率が増加する。そのため、電荷量が光による総発生量の端数に下がってしまう。このことは、シリコンが効率良く受光できるＵＶ光などの波長の光に対する、ＣＩＳデバイスの量子効率が低下することを意味する。
【０００６】
しかし、波長の長い光の受光効率を高め、短い波長の光から発生する電荷キャリヤの集積効率を高めることは、たとえバルク基板表面にあっても、ＣＭＯＳ技術における継続的な小型化要件と対立することになる。
【０００７】
特に、９０ｎｍ以下の高性能のＣＭＯＳデバイスを製造するのに、薄膜ＳＯＩ基板の利用が好適であることが広く周知である。ＣＭＯＳ技術が高度になるほど、薄膜ＳＯＩ基板の利用がいっそう有利となる。しかしながら、従来のＣＣＤやＣＩＳデバイスでは、受光のためバルク構造のシリコン基板を使用するが、ＣＭＯＳデバイス製造に使用する従来の薄膜ＳＯＩ構造のシリコン基板では、あまりにも薄すぎて、受光薄膜内の光路長が短くなるため、可視光線波長を効率よく受光できないという欠点がある。
【０００８】
それゆえ、従来のＣＩＳ技術では、薄膜ＳＯＩ基板とは相性がよいが、９０ｎｍ以下の高性能のＣＭＯＳデバイスの製造要件とは相性が良くないと言われる。また、従来のＣＭＯＳ画像センサーは、速度、密度、電力消費、価格の点で、「ムーアの法則」と呼ばれる、周知のＣＭＯＳ小型化の優位性を、あてはめることができない。
【０００９】
より高度なＣＭＯＳデバイスが、ピクセル内部やセンサーマトリクス体の周辺部の両方で重要視される。アクティブピクセルセンサーには、受光に関与しない区域をもつピクセル内トランジスタが必要となる。ピクセルの全面積に対するセンサー区域の比率は、「充填係数」と呼ばれる。ＣＭＯＳのサイズを小型化できない理由は、ＣＩＳのピクセルのサイズを縮小できないことにある。このため、所定分解能における画像センサーのサイズが制限されるので、光学系（レンズ）の構造が限定されて、全体の寸法、重量、価格などに影響を与えるのである。
【００１０】
また、ＣＭＯＳ画像センサーのピクセルサイズの縮小化は、レンズ系の分解能により制限される。ＣＣＤやＣＭＯＳ画像センサーのマトリクス体により撮像された画像の画質は、レンズ系の分解能の最小値よりもピクセルのサイズが小さくなると低下する。それゆえ、レンズ系の分解能以下のピクセルのサイズの縮小化は、まったく的はずれである。一方、レンズ系のコストは、分解能が高いと上昇する。
【００１１】
従来のレンズ系の構造における光学特性の原則は、「回折による制限」である。これは、レンズ系を無限の精度で作成するという非現実的な仮定をもってしも、集光される光の波長付近の分解能をもつレンズ系を設計することが不可能であることを意味する。
【００１２】
従来のＣＩＳの構造は、光ダイオードとなるＭＯＳＦＥＴのソース／ウェルおよびドレイン／ウェル（垂直）ｐｎ接合で構成される。しかし、ＭＯＳＦＥＴのソース域やドレイン域が、反対極性の不純物が注入された半導体層上ではなく、埋設酸化層上に直接に形成されているため、そのような（垂直）ｐｎ接合が存在しない完全空乏ＳＯＩ（ＦＤ−ＳＯＩ）層と呼ばれる薄膜絶縁体上シリコン構造（ＴＦ−ＳＯＩ）基板ではそのような構造を作成できない。けれども、薄膜ＳＯＩ構造のＣＭＯＳにそのような接合が存在したとしても、結晶シリコン膜が３０ｎｍを越えない薄さであるため、可視帯域における光の受光が非効率となり、画像センサーとしての実際の利用には不十分である。
【発明の開示】
【００１３】
本発明が開示するのは、薄膜ＳＯＩ基板を使って高性能のＣＭＯＳ画像センサーを製造する方法の解決策である。つまり、速度、電力消費、小型化などの、最新鋭のＣＭＯＳデバイスの長所に加えて、ＳＯＩ基板にはバルク基板とは異なる品質差が備わっており、ＳＯＩ基板の背面を除去して、透明の基板に代替させることが容易である。このことは、厚膜ＳＯＩ構造や薄膜ＳＯＩ構造のどちらでも適用可能であるが、以下に説明するように、薄膜ＳＯＩ基板を利用するほうがより効果的である。
【００１４】
従来のＣＣＤやＣＩＳ技術では、「ベイヤーパターン」と呼ばれる市松模様パターンを形成してカラーフィルターを作成して、隣接するピクセルの赤、緑、青の異なる色を交互にフィルター処理する。補色の３原色として、シアン、黄、マジェンタも使われる。カラーフィルターは、一般的なピクセルの３原色に限定されるものではない。従来のカラーＣＭＯＳ画像センサーはバルク構造のシリコン製ウェハ上に形成されるため、前面入射のみが可能である。
【００１５】
カラーフィルター製造に使う材料は、シリコン処理に適合しないので、従来のカラーＣＩＳ構造のカラーフィルターは、最終層である金属層上に積層した不活性層の表面上に形成される。ゆえに、金属層の数が増えにつれ、受光するシリコン製ウェハの上面とカラーフィルターの距離が離れてしまう。金属層の数が増えると隣接するピクセル間のカラークロストークが増えてしまう。というのも、より多くの光が基板の法線から逸脱した角度で入射し、同じピクセルに属さない光ダイオードに検知されるためである。これは、たいへん重要な欠点であって、実際には、最新鋭のＣＭＯＳ技術では６層か７層の金属層が必要であるにも関わらず、金属層の数を３または４に限定してしまう。金属層の数の限定は、同じ金型で製造され、画像センサーと一体化構造となる「システム構成」に重大な結果制限をもたらす。たとえば、画像圧縮などで必要な高度なデジタル信号処理では、通常３層または４層の金属層を必要とするような、マイクロプロセッサーおよび／またはデジタル信号プロセッサーのコア構成が必要とされる。
【００１６】
また、「前面」入射式でも、金属線が障害とならない光検知域が必要となるため、ピクセル内部回路を周辺外部回路へ接続する金属線に対する重大な制限となる。このピクセル回路と周辺回路とを相互接続する金属線の制限は、さらに、ピクセルと周辺の接続のための信号の最大帯域をも制限することになり、最大フレーム速度やダイナミックレンジなどのパラメータにも負の影響を及ぼす。
【００１７】
薄膜ＳＯＩ構造上の光ダイオードの背面入射形式は、画像センサーの全体構造に対して数多くの連続影響を与える可能性をもつ構成上の特徴である。それにより、前面入射を必要とするバルク基板では不可能な、酸化体の背面上に複数の異なる構造層を一体形成することが可能となる。
【００１８】
そのような構造にすると、前面上における特別なレイアウトや処理の必要性がなくなるのである。たとえば、従来のカラーフィルターにおける、表面プラズモンポラリトン（ＳＰＰ）構造などのナノ光学構造がそれである。共鳴キャビティ構造などのその他の構造例では、前面の積層の特殊なレイアウト形状が必要となる。それら構造体のいずれも、あるいは、それら組み合わせのいずれも、バルク基板上に形成することが不可能であることに留意すべきである。後で詳細に説明するように、ウェハ背面の処理や背面入射の処理は、サブ波長域での分解能を可能にする集合レンズ系の製造を含む、従来の光学系の制限を超越した完全に新規な構造体の現実化には有効であり、さらにより高度なＣＭＯＳ技術を必要とするようなサブ波長ピクセルの開発を、誘導し正当化するのである。
【００１９】
それゆえ、ＣＭＯＳ画像センサーにおけるＴＦ−ＳＯＩ基板またはＴＦ−ＧｅＯＩ基板の利用や背面入射式の採用は、画像センサー、波長フィルター、レンズ系で構成される従来の画像システムの基本的な限界を克服する著しい新規の構成や技術に対する実質的な基礎構成である。
【００２０】
本発明の第１の目的は、薄膜絶縁体上シリコン（ＴＦ−ＳＯＩ）構造または薄膜絶縁体上ゲルマニウム（ＴＦ−ＧｅＯＩ）構造の上にＣＭＯＳ画像センサーを作成する製造方法を提供することである。
【００２１】
基板の前面上に、光ダイオードをエピタキシャル成長で形成する。また、基板の前面上にセンサーマトリクス形状の金属接続層を積層する。ＴＦ−ＳＯＩ基板またはＴＦ−ＧｅＯＩ基板の前面の全体処理を完了した後、埋設絶縁層（埋設酸化層）下側の基板材を除去する。そして、酸化層の背面に構造体（積層体）を一体的に形成する。その背面側に、所望の波長を透過する透明基板を接合する。たとえば、透明基板の例として、水晶、サファイヤ、ガラス、プラスチックなどが、可視光線透過に適切である。センサーマトリクス構造の背面入射が可能となり、ＣＭＯＳが形成されている反対側の基板背面に形成された構造体へ光が入射できる。
【００２２】
本発明の第２の目的は、その酸化層の背面上に従来のカラーフィルターが形成されているＴＦ−ＳＯＩ基板またはＴＦ−ＧｅＯＩ基板上に背面入射式のカラーＣＭＯＳ画像センサーを作成する製造方法を提供することである。
【００２３】
本発明の第３の目的は、「ＳＰＰ光ファネル」と呼ばれる表面プラズモンポラリトン（ＳＰＰ）構造体が、その酸化層背面に形成されており、そのため、センサーマトリクスと一体構造となっているＴＦ−ＳＯＩ基板またはＴＦ−ＧｅＯＩ基板上に背面入射式のカラーＣＭＯＳ画像センサーを作成する製造方法を提供することである。ＳＰＰ光ファネル素子は、可視光線、紫外線、赤外線の波長に対する下記に記載の機能のいずれか、あるいは、全部を備えることができる。
１． 波長フィルター処理
２． 偏光フィルター処理
３． 光線のサブ波長サイズへの制限および導波処理
【００２４】
本発明の第４の目的は、サブ波長分解能をもつ平面形状またはスラブ形状の「スーパーレンズ」が、その基板の背面上に形成され、センサーマトリクスと一体構造になっているＴＦ−ＳＯＩ基板またはＴＦ−ＧｅＯＩ基板上に背面入射式のカラーＣＭＯＳ画像センサーを作成する製造方法を提供することである。
【発明を実施するための最良の形態】
【００２５】
背面入射式ＴＦ−ＳＯＩ構造ＣＭＯＳ画像センサー
本発明は、引用文献としてのＷＯ０２／０３３７５５および同時係属中の国際出願ＰＣＴ／ＥＰ０３／１０３４６に開示された内容を、ＴＦ−ＳＯＩＭまたはＴＦ−ＧｅＯＩ上にＳＡＭ−ＡＰＤ層が形成された新規のタイプのＣＭＯＳ画像センサー（ＣＩＳ）の製造に関連させたものである。図１は、ＣＭＯＳデバイス、光ダイオード層（光ダイオードエピタキシャル層を意味する、以下同じ）、金属層が形成された完全処理後のＴＦ−ＳＯＩ構造ウェハ概略図である。
【００２６】
ＳＯＩ基板やＧｅＯＩ基板では、埋設酸化層下方のウェハは、その埋設酸化層や上側結晶半導体（ＳｉまたはＧｅ）層の物理的支持体として機能するだけであって、結晶半導体層上に形成されたＣＭＯＳデバイスの特性には、ほぼ影響を与えない。そのため、埋設酸化層下方のウェハ支持体は、ＵＶ光線、可視光線、ＩＲ光線などの所定波長の光を透過させる異なる素材の物理的基板と、容易に代替可能である。
【００２７】
そのＳＯＩ基板上に形成された純粋に電気的なＣＭＯＳ回路との関連が少ないＳＯＩ基板の特徴の１つは、ＳＯＩ構造ウェハ上の埋設酸化層が、その埋設酸化層下方の厚いシリコン基板の除去操作のための「マーカー層」としての役目をもつことである。処理技術の観点から、「マーカー層」の存在により、厚いシリコン基板の、ＩＲ光線、可視光線、ＵＶ光線などを透過する、水晶やサファイヤなどの材質の基板との交換が非常に簡単に行える。適用例によって、そのような光透過素材は、ガラスや、より軽くて柔軟性のあるプラスチックが望ましい。所定の波長の光を透過する異なる物理的基板への交換は、ウェハの前面上での全処理操作が完了した後で行われることに留意すべきである。それゆえ、ウェハ前面上にＣＭＯＳデバイスや光ダイオード層を形成するのに、新規の処理方法を開発あるいは従来の処理方法を変更する必要がないのである。また、ＴＦ−ＳＯＩ（またはＴＦ−ＧｅＯＩ）構造のウェハの埋設酸化層下方の基板を除去して、異なる基板と接合する操作は、ＴＦ−ＳＯＩ（またはＴＦ−ＧｅＯＩ）構造ウェハの前面上に載置された材料や構成に影響を与えないよう、非常に低い温度、あるいは、室温にて行うことにも留意すべきである。
【００２８】
埋設酸化層の下の厚いウェハの除去処理は、埋設酸化層や上側の結晶半導体層の支持体を除去することである。そのため、埋設酸化層の下の厚いウェハの除去処理中には、デバイス層が最終的に透明基板と接合されるまで、一時的にデバイス層を前面側の機械式ホルダーに接着しておく。
【００２９】
背面入射可能なＴＦ−ＳＯＩ画像センサーでは、前面上における相互積層処理に使う最大温度よりも低い温度に維持されているあいだにＣＭＯＳデバイスや光ダイオード層を積層することにより、ウェハの前面の処理に影響を与えることなく、埋設酸化層の背面に積層することが可能である。
【００３０】
バルク構造のウェハ上での標準的なＣＭＯＳ処理では、最初の処理工程の１つが、続くパターン処理工程で利用する標示マークを作成することである。標示マークは、バルク構造のシリコンウェハに溝孔をエッチング加工して作成する。この処理工程は、ＳＯＩ構造のウェハにも適用可能であって、その場合、上側の薄膜シリコン層や埋設酸化層を横切って、埋設酸化層下方のシリコン基板に深く溝孔をエッチング形成する。
【００３１】
埋設酸化層の下部のシリコン層を除去すると、標示マークが消えてしまう。それゆえ、別の標示マークを、多層あるいは最初の金属層などの他の層にも作成し、埋設酸化層の背面上におけるパターン処理用の標示マークとして使用するのである。この標示マークにより、ウェハの前面上で実施する異なるパターン処理工程のあいだの整合が保たれる。
【００３２】
埋設酸化層の厚さや、作成する積層構成に応じて、異なる形状や特性の新規の積層を形成する前に、酸化層上に直接光透過素材の薄膜を形成することが望ましい。
【００３３】
埋設酸化層の下の厚いウェハを除去した後、ただし、透明基板にデバイス層を最終的に接合するよりも前に、埋設酸化層上に追加層を直接形成することも可能である。たとえば、入射光線が斜めの角度の場合には、カラー成分のクロストークを抑制するため、光ダイオードへ近接させてカラーフィルター層を形成することが望ましい。ウェハの前面上の光ダイオードに整合させて、埋設酸化層上に形成した従来のカラーフィルター層を、図２に示す。
【００３４】
また、前面入射式よりも有利な背面入射式の別の長所として、センサーマトリクス体の前面に金属製の高密相互接続線が形成できることであり、それゆえ、マトリクス体内のピクセルと、センサーマトリクス体の周辺部の回路とのあいだにおける周波数帯域適性化が可能になるのである。
【００３５】
背面入射式のさらに別の長所として、基板の前面の光ダイオードの上面に金属膜などのミラー面が形成可能である。ミラー面は、その反射光を光ダイオードへ戻せるため、受光層内の光学路が２倍となり、受光効率を倍増させる可能性をもつ。
【００３６】
さらに、背面入射式の長所には、光ダイオードの上面に直接にキャパシタ層を形成できることがある。そのような「ピクセル内」キャパシタ層は、光ダイオード上に垂直に積層されるため、面積上の制限をもたない。光ダイオードの水平方向のサイズや、パターン処理工程での対処サイズに応じて、光ダイオード上面のキャパシタ層のパターン形状を決定できるので、単一の光ダイオード層の上面に複数のキャパシタを並べて形成することができる。キャパシタの光ダイオードへの接続は、直列でも並列でも構わない。
【００３７】
ピクセル内キャパシタは、光ダイオード層のエピタキシャル成長形成の直後に、ホモ接合および／またはヘテロ接合にてエピタキシャル成長で形成する。光ダイオード層上でエピタキシャル成長により形成されたピクセル内キャパシタ層を、図３に示す。
【００３８】
ピクセル内キャパシタ層は、酸化金属半導体（ＭＯＳ）構造で形成しても構わない。ＭＯＳ構造の場合、光ダイオードの電極層上に直接に絶縁層を成長または積層させて形成し、その後に、金属または縮退半導体の層を積層する。縮退半導体の金属パターン処理により、単一の光ダイオード層上に複数のＭＯＳ積層体を形成することができる。さらにまた、ピクセル内キャパシタは、金属／絶縁体／金属（ＭＩＭ）構造で形成することも可能である。そのＭＩＭ構造の場合、処理工程中の金属化段階で実施する。ＭＩＭ構造キャパシタは、光ダイオード上に直接に形成された接合キャパシタまたはＭＯＳキャパシタと交互の形態で、あるいは、それらに追加という形態で作成しても構わない。ピクセルの水平方向サイズや、ＭＩＭ構造の必要サイズに応じて、ピクセルの１個分の範囲に複数のＭＩＭキャパシタ層を形成することも可能である。
【００３９】
背面入射式の優位性や、埋設酸化層上の波長フィルター、および、前面でのピクセル域の高密相互接続線を備えた金属層などの長所などは、薄膜ＳＯＩ基板と同じく、厚膜ＳＯＩ基板の場合でも共有できる。しかしながら、埋設酸化層上の結晶シリコン層が厚い場合、可視光線やＵＶ光線の短い波長の光がよけいに吸収されてしまう。そのため、上側のシリコン層の厚さが所定値を越えると、結晶シリコン層上のエピタキシャル層に到達する短い波長の光量が減ってしまう。この理由から、前出のＷＯ０２／０３３７５５およびＰＣＴ／ＥＰ／０３／１０３４６に開示された内容と組み合わされた、本発明の長所全部を実現するためには、薄膜ＳＯＩ構造を利用するほうがより効果的である。
【００４０】
光を透過させる基板により、光ダイオードは、前面から入射する光よりも背面から入射する光を受光する。このことが、ＣＭＯＳ画像センサーの新規の設計多様性をもたらすのである。
１． １Ｄ（１次元を意味する、以下同じ）または２Ｄ（２次元を意味する、以下同じ）センサーアレイ内の光ダイオードを、背面入射のみに対応させる。
２． １Ｄまたは２Ｄセンサーアレイ内の光ダイオードを、背面入射または前面入射に対応させる。
３． １Ｄまたは２Ｄセンサーアレイ内の２個の光ダイオードのうち、片方は前面入射に対応させ、他方を背面入射に対応させる。
【００４１】
また、背面が所定の波長の光を透過しない基板上に形成された画像センサーの場合には、背面入射のみへの対応、あるいは、背面入射および／または前面入射への対応のオプションが不可能であることに留意すべきである。
【００４２】
背面入射式の画像センサーの製造技術は、下記により実現できる。
１． ＴＦ−ＳＯＩ構造またはＴＦ−ＧｅＯＩ構造を基板として作成する。
２． ウェハの前面上に、金属製の多層相互接続線を含む、ＣＭＯＳデバイスや光ダイオード層を形成するのに必要な処理工程全部を実行する。
３． ウェハの前面に、物理的支持体を一時的に取り付ける。
４． ＴＦ−ＳＯＩ構造ウェハまたはＴＦ−ＧｅＯＩ構造ウェハの埋設酸化層下方の半導体基板を除去する。
５． 埋設酸化層の背面上に追加積層を形成する。ただし、背面上で実行される全製造工程を、ウェハの前面上の構造、デバイス、材質に影響を与えない低い温度値にて実施する。また、背面上でのパターン処理工程全部が、たとえば、ＭＩＭ構造などの、ウェハ前面に形成されたマークに整合し、前面上で実行されるパターン処理工程のどの工程でも整合許容値を同じ値にする。
６． 背面上処理工程の終了後に、デバイス層構造体に光透過性基板を接合して、前面の一時的に取り付けられた物理的支持体を除去する。
７． 切断処理と梱包処理を実行する。
【００４３】
ＳＰＰ光ファネル
ＳＯＩウェハの埋設酸化層の背面上に形成するのに適した構造体の１つに、従来のカラーフィルターパターン積層体がある。この積層体の製造法は、バルク構造のシリコンウェハの前面入射のための金属層の上面において従来から行われているように、カラーフィルター操作のための積層工程とパターン処理行程からなる。
【００４４】
別の構造体として、表面プラズモンポラリトン（ＳＰＰ）構造があって、金属層の積層工程とパターン処理工程とで形成する。ＳＰＰ構造は、一般的に、光学デバイスとして機能し、「プラズモン光学系」と呼ばれるパターン処理にて形成された薄膜金属層で構成される。またＳＰＰ構造は、誘電体で構成され、光子結晶と呼ばれる光子バンドギャップ材料や、従来の光学系の利用では不可能な電磁波の操作を行うことができる。異なる波長帯の表面プラズモンを、それぞれ異なる金属で対応させるが、紫外線はアルミニウム、可視光線は金、銀、銅、赤外線は酸化スズインジウム（ＩＴＯ）などの化合物である。それら薄膜の厚さは、通常は数十ナノメーター程度である。
【００４５】
金属の種類や層厚に関する要件は、ウェハ前面処理で利用する金属層形成技術では不適性である。適切な金属がアルミや銅であっても、金属層の厚さは金属線の厚さと異なり、相互接続回路素子で利用できるだけである。それゆえ、ＳＯＩ構造のウェハの背面での光学機能のためには、ＳＰＰ構造が最適である。
【００４６】
金属、膜厚、パターンサイズ、パターンピッチ、金属層に接する誘電体などの組み合わせを好適にすれば、以下のような好ましい光学特性が得られる。
１． 金属層のサブ波長ホールの電磁波の伝播が、「小ホール」回折原理における予測値よりも数倍大きな光透過率で行われる。ゼロ位透過スペクトルが、一定の効率においてホール直径の１０倍までの波長において最大透過制御できる。
２． ２Ｄ金属格子を使った、波長フィルター処理が可能。
３． ２Ｄ金属格子を使った、偏光フィルター処理が可能。
４． 放射波長よりも短い水平寸法のスポット径への電磁波の焦点処理。
５． 共鳴波長が、金属に接する誘電体の変更により調整可能。
【００４７】
ＳＰＰ構造の特異な特性は、紫外線、可視光線、短波長赤外線、中波長赤外線、長波長赤外線などの波長範囲における画像センサーの作用性および／または機能性を高めるのに個別あるいは集合的に利用が可能である。
【００４８】
本発明で開示するそのＳＰＰ構造からなる新規デバイスを、少なくとも２つの異なる実施例における「ＳＰＰ光ファネル」として以下に説明する。両方とも、１Ｄアレイまたは２Ｄアレイの構成で、下記に記載の処理装置と画像センサーが一体構造になっている。既に説明した理由から、ＴＦ−ＳＯＩ基板またはＴＦ−ＧｅＯＩ基板上に形成された背面入射式ＣＭＯＳ画像センサーは、ＳＰＰ光ファネルのセンサーを組み込むための好ましい画像センサー技術である。
【００４９】
従来の単一チップ式のデジタルカメラでは、センサーマトリクスがレンズ系から投影される画像焦点平面上に設けられている。２Ｄアレイ（マトリクス）式のＳＰＰ光ファネル素子を利用した場合、焦点平面上の光が、センサーマトリクス内の光センサー（光ダイオード）に直接受光されるのではなく、最初は、個別のＳＰＰ光ファネル素子に入力された後、光ダイオードまでガイドされて受光される。つまり、レンズ系にて焦点平面上に投影された画像を入力する中間工程を追加したため、以下に詳細に説明する新たな複数の長所が生ずる。
【００５０】
ＳＰＰ光ファネルからなる装置では、下記の２個の異なる種類のピクセルに設定することができる。
１． 「センサーピクセル」：単数または複数の光ダイオードと、複数のトランジスタとを備える光センサー素子。
２． 「ＳＰＰピクセル」：レンズの画像面にアレイ形成されるＳＰＰ光ファネル素子。
【００５１】
以下で説明する両実施例において、それらセンサーピクセルとＳＰＰピクセルのどちらも、焦点平面の全面積を占め、再現性がよい四角、長方形、六角形、その他の適当な形状に構成しても構わない。各ＳＰＰピクセルは、同じセンサーピクセルに属する単数または複数の光ダイオードに接続されている。標準的な構成例では、センサーピクセルとＳＰＰピクセルの数が、１対１の関係にある。両方のタイプのピクセル共に、幾何学寸形状、寸法、ピッチが同じで、同じ行数列数のマトリクスアレイ形状に構成される。
【００５２】
図５は、断面がＴ字形の四角ピクセルアレイ構成をもつＳＰＰ光ファネル素子を図示している。ＳＰＰ光ファネルの上面側は、マトリクス形状の薄膜金属層である。各ＳＰＰピクセルは、隣接の金属パターン層（隣接ＳＰＰピクセル群）から独立した金属層で形成されている。ＳＰＰピクセルは、パターン層で形成してもよいし、そうでなくでも構わない。ＳＰＰピクセルのパターン形状により、表面プラズモン共鳴の波長の制御が可能となる。表面プラズモン共鳴の波長を調整する別の方法として、金属層に接する誘電層の選択法がある。つまり、異なる誘電率により、共鳴波長の変化を発生させるのである。
【００５３】
Ｔ字形状の底面へ到達した光を、方法の１つで波長フィルター処理しない場合、別途の波長フィルター素子を、そのＳＰＰピクセル構成と組み合わせて使用することも可能である。たとえば、従来のカラーフィルターは、金属層上に直接に、あるいは、薄膜誘電層により分離して、ＳＰＰピクセルが形成されている。また、留意してほしいのは、入射域と表面プラズモンとのあいだの接続を高めて、波長フィルター機能をもたせるため、格子構造などのその他の構造体を金属層の上面に積層することも可能なことである。
【００５４】
ＳＰＰピクセルに、表面プラズモンの共鳴波長に対応した波長をもつ光が入射されると、励起信号が、上側の金属層から、誘電率が低い素材層のホールの底まで伝播される。ホールの底は、電磁エネルギーを効率的よく接続できるよう、光ダイオードに十分に近接した位置に設けられている。同じ金属層下側に第２ホールを追加することにより、２個の光ダイオードへの接続が可能になる。各ＳＰＰピクセルの上側金属層下により多くのホールを追加形成すれば、より多くの光ダイオードへの共鳴表面プラズモンの接続が可能になる。
【００５５】
金属層は、レンズ系の画像面に位置しており、下記の要素で決まるＳＰＰピクセルの領域を決定する。
１． 画像面を形成するレンズの分解能。回折制限光学系では、分解能の限界値は、焦点投影される光の波長で決まる。
２． ウェハ前面に形成できるセンサーピクセルの最小サイズ。センサーピクセルの最小サイズは、光ダイオードの可能最小サイズや、各ピクセル内のＣＭＯＳデバイスの数とサイズにより決まる。一般的に、より向上したＣＭＯＳ技術はセンサーピクセルの小型化を可能にする。
【００５６】
ＳＰＰ光ファネルの実施例の物理的精度、および、その作動原理の証明は、オリバーＪＦマーチンによる「回折限界を越える接触リソグラフのための平面プラズモン照射技法」（マイクロエレクトリックエンジニアリング誌、６７〜６８号（２００３年）、ページ２４〜３０）記載のシミュレーション作業から理解できる。シミュレーション作業から判るのは、「ＳＰＰ光ファネル」により作成された表面プラズモンの受光媒体への接続は、本発明の説明では光ダイオードである受光媒体とＳＰＰ光ファネル素子とのあいだの距離が、１０ｎｍ程度の短距離の場合に可能になる事実である。
【００５７】
ＳＰＰピクセルを構成するＴ字構造体とそれに対応するセンサーピクセルに属する光ダイオードとのあいだの距離の限界値は、非常に厳格である。一方では、ＳＰＰ光ファネルを光検知器に非常に近接して設置する必要があり、他方では、積層全体の厚さつまり高さのせいで、複数の金属層の存在とは相容れないレンズ系の画像面に位置に対向する金属層を整合させる必要があるという理由から、バルク構造基板上に形成された前面入射式画像センサーは、限界値で規定されるのである。それゆえ、実施例では、ＴＦ−ＳＯＩウェハまたはＴＦ−ＧｅＯＩウェハの上側に形成された光ダイオードと組み合わされた背面入射式画像センサーが絶対的に必要となる。
【００５８】
図６には、断面が長方形である四角形状のピクセルアレイが図示されている。ＳＰＰ光ファネルの上面は、ピクセルマトリクス内の薄膜金属層のパターン形状を示す。各ピクセルはパターン化された金属膜であり、隣接するパターン化された金属膜（隣接ピクセル）から隔離される。１つのピクセルを構成する金属層のパターンにより、共鳴波長が選定される。また、中央のサブ波長スリット／ホールおよび側面溝の形状により、透過光の波長や透過光線の発散度が決まる。側面溝の数が増えるほど、光線の平行度が高まる。パターン金属層の構造パラメータを最適化するには、透過光束の断面積を波長より小さくすることである。そして、光線は、ＴＦ−ＳＯＩウェハまたはＴＦ―ＧｅＯＩウェハ上に形成された光ダイオードに入射する。金属層の上面は、焦点平面に位置しており、ピクセル範囲を決定している。この構成により、ＳＰＰ光ファネルと光センサー素材とのあいだの物理的距離を極端に近づける必要性がなくなる。その結果、本実施例のＳＰＰ光ファネルを、前面入射式画像センサーに利用することができるのである。
【００５９】
前記の両タイプのＳＰＰ光ファネルの実施例からは、以下のような新規の長所が得られる。
１． 透過光線を、フィルター処理される異なる波長に応じた材料を準備するのではなく、金属層のパターン構成（ＳＰＰピクセル）により波長フィルター処理できる。
２． ＳＰＰ構造による波長のフィルター処理を、所望の波長域で実施でき、可視光線または非可視光線のための従来のカラーフィルターよりも帯域を狭くすることができる。
３． 互いに離間しつつも近接した金属層（ＳＰＰピクセル）を、異なるパターン形状にすることができ、それゆえ、異なる波長の光（可視光線または非可視光線）を透過可能である。
４． 透過光線を、金属層のパターン構成（ＳＰＰ）により偏光フィルター処理できる。
５． 互いに離間しつつも近接した金属層（ＳＰＰピクセル）を、異なるパターン形状にすることができ、それゆえ、異なる偏光の光を透過可能である。
６． 透過光束の断面積を、波長より小さくすることができる。
７． 光ダイオードの範囲を、透過光束の断面積よりわずかに大きくするだけでよい。その結果、光ダイオードの範囲は、ＳＰＰピクセルの面積よりも小さくなる。
８． 所定の光束に対して、光ダイオードで受光する光子の数を、光ダイオードの面積ではなく、ＳＰＰピクセルの面積で決定することができる。
９． ＳＰＰ光ファネルの場合、光ダイオードの面積とセンサーピクセルの面積との比率としての充填率が無関係となる。
１０． 他の要素が同じである場合、光電信号のＳＮ比は、光ダイオード面積に対するＳＰＰピクセルの面積の比率に比例して増える。
１１． ＳＰＰ構造は、入射光線の反射を生じない。そのため、ＳＰＰ光ファネルを含むＳＰＰ構造は、完全なる反射防止層となり得る。
１２． ＳＰＰ構造は、透過率が一定であるため、入射光線の増幅作用を実現できる。
【００６０】
ＳＰＰ構造を備えた波長フィルターの実現は、従来のカラーフィルターよりも数多くの優位性をもつ。その最も重要な長所は、ＳＰＰ構造を使えば、従来のカラーフィルターでは性能が低い、あるいは、まったく不可能なスペクトル所定域における波長フィルター処理が行えることであり、可視光線域のカラーフィルター処理／再生処理における重要な要素でもある、高い精度（フィルター帯域が狭い）でその波長フィルター処理が行えることである。ＳＰＰ構造を備えた波長フィルターのスペクトル精度は、ハイパースペクトル撮像に必要なフィルター要件を満足させるものでなければならない。数多くの異なる波長のフィルターを並列に形成することは容易であるため、ＳＰＰ波長フィルター構造は、紫外線、可視光線、短波長赤外線、中波長赤外線、長波長赤外線などのスペクトル域をカバーするマルチスペクトル撮像技術においては、理想的な解決策である。さらに、従来の波長フィルターでみられる反射や受光率の課題と比べて、選択された波長の透過率が一定である。それら全部の特性により、ＳＰＰ構造を備えた波長フィルターは、従来式のものよりも構造が簡単でコスト的に優位である。
【００６１】
ＳＰＰ構造の長所は、さらに、従来の技術が画像センサーの「偏光フィルタ」一体化に不適切であるため、偏光フィルター処理にも重要や役目をする。
【００６２】
長波長赤外線の検知に適する光検知器として、ヘテロ接合内部光照射（ＨＩＰ）装置があり、たとえば、ＰＣＴ特許ＥＰ／０３／１０３４６に開示の暗電流が大きな装置がある。また、一般的な長波長赤外線検知器は、信号レベルが非常に低い。この２つの要素のおかげで、ＳＮ比（ＳＮＲ）が低くなってしまう欠点がある。ＳＰＰ光ファネルは、光ダイオード域をピクセル域よりも小さくできるため、長波長赤外線検知におけるＳＮ比を高めることができる。その結果、光検知器の面積に比例する漏れ電流としての暗電流の大幅な低減ができ、その一方で、光ダイオードよりも大きな面積のパターン金属層（ＳＰＰピクセル）により信号が集積できる。それゆえ、信号の保持およびノイズ（暗電流）の低減から、光検知器の面積に対するＳＰＰピクセルの面積の比率の対数に比例して、ＳＮ比を増加させることができる。
【００６３】
検出率に対する「ファネル効果」の影響は、簡単な演算で表すことができ、たとえば、光ダイオードの面積を１００μｍ×１００μｍから０．１２μｍ×０．１２μｍへ変えると、光信号を一定にしたまま、暗電流を〜６９５，０００のファクターで低減できる。暗電流の平方根の逆数に比例する検出率は、８３３程度増加する。この観点から、ＳＰＰ光ファネルは、光ダイオードの待機電流を減らすことにより光検知器のＳＮ比を増加させることができるため、「ノイズ低減装置」として機能する。この特性は、ＰＩＮデバイスと同様にＨＩＰデバイスにも応用可能なため、可視光線、紫外線、赤外線の帯域での光検知や撮像に適用できる。
【００６４】
さらに、基本的にエピタキシャル成長素子である光検知器の作成に不可避の欠点が「デバイス面積」に依存するという理由から、コストの点でも優位性をもつ。つまり、光検知器の「デバイス面積」を低減することは、欠点を減らすことにつながり、生産性を上げ、コストを下げる結果となる。
【００６５】
画像センサーとスーパーレンズの一体化
前述したように、画像装置の分解能は下記の２つの基本要素に依存する。
１）センサーピクセルのサイズ。
２）レンズ系の分解能。
【００６６】
従来の画像装置では、画像センサーとレンズ群とは２種類の異なる部品であり、異なる技術に属するため、製造も別途に行われる。従来の画像センサーと従来のレンズ系は、それらの性質から一体化が不可能であった。
【００６７】
光学系に関する最新の研究開発の結果、レンズ系の製造法と同様に動作性能を革命的に改善する可能性が生まれた。その新規の概念は、「完全レンズ」とか「スーパーレンズ」と呼ばれ、平面形状つまりスラブ形状をもち、光波長以下の分解能をもつ。サブ波長分解能は、光学「一過性波」や光学「近接場」を処理できる光学系を形成することにより達成できる。従来のレンズ系は、遠接場の電磁波にだけ作用する。近接場放射光には、従来のレンズ系では不可能な増幅や共鳴を必要とするサブ波長域の成分が含まれている。
【００６８】
「スーパーレンズ」に関しては、いくつかの実施例が紹介されている。そのうち、負の屈折率をもつ素材で実現可能な「負屈折」を基本として例がある。また、屈折率の材質を利用することなく、たとえば、金属誘電光子結晶などを使い、負屈折を実現する例も提案されている。
【００６９】
さらにまた、実際の素材や素子の非観念性ゆえ不可避の損失を補償できるよう、近接場波の光学増幅を伴った負屈折レンズも、紹介されている。
【００７０】
まったく異なるアプローチも試みられており、光学位相共役演算にて、スーパーレンズのサブ波長分解能を達成するものもある。その概念は、波混成可能な非線形つまり活性素材の面を必要とする平面レンズの実現を可能にする。
【００７１】
前記のようなスーパーレンズの実現による、一過性波を処理する課題に対する複数の異なる技術的解決策が提示されてはいるが、いくつかの共通する特徴がある。
１． スーパーレンズで、サブ波長分解能を可能にする。
２． スーパーレンズが、平面つまりスラブ形状である。
３． スーパーレンズを、従来形レンズ製造に使う技術ではなく、マイクロエレクトリック分野で使う技術にて製造する。
【００７２】
本発明では、画像センサーマトリクスとスーパーレンズとの一体構造化のための製造方法を開示している。本発明の製造方法の特徴は、受光される光の波長よりも小さいセンサーピクセルを備えた、ＴＦ−ＳＯＩ基板やＴＦ−ＧｅＯＩ基板上に形成された背面入射式ＣＭＯＳ画像センサーとスーパーレンズとを一体化させることである。
【００７３】
前記の製造方法では、本発明の前出の実施例で説明した方法で、「ＳＰＰ光ファネル」素子つまり「ＳＰＰピクセル」を画像面に設置する。これにより、「ＳＰＰピクセル」をサブ波長サイズに形成することができる。
【００７４】
図７は、スラブ形状のスーパーレンズを、本発明の第１の実施例の方法で作成したＳＰＰ光ファネル、および、背面入射式薄膜ＳＯＩ構造ＣＭＯＳ画像センサーと一体化構造にした概略図である。
【００７５】
背面入射式画像センサーと統合されたスーパーレンズの一体構造体は、単数または複数の画像センサーで構成され、別設置の回折制限レンズ群を備えた、従来のデジタル画像装置に比べて、大きさ、重量、コストの点で非常に優位性をもつ。
【００７６】
また、スーパーレンズの光学系は、従来の回折制限レンズを使う光学系に匹敵するものである。たとえば、焦点操作やズーム操作など、光学素子間の距離の制御調整を必要とする光学系も、マイクロ電子機械アクテュエータで駆動する支持膜を形成することにより、本発明の方法にて実現できる。そのような構造の製造法は、周知の技術で可能である。
【００７７】
最後に、最新鋭のＳＡＭ−ＡＰＤセンサー（たとえば、ＰＣＴ／ＥＰ０３／１０３４６に記載のもの）を、埋設酸化層の背面にＳＰＰ光ファネルとスーパーレンズとが形成された、ＴＦ−ＳＯＩ基板やＴＦ−ＧｅＯＩ基板上に形成された背面入射式ＣＭＯＳデバイス（たとえば、４５ｎｍ設計基準など）と組み合わせても、スーパーレンズによる近接場の投影詳細を記録できるサブ波長ＳＰＰピクセルつまりセンサーピクセルを形成できる。たとえば、可視光線の最大波長をＲｅｄ（λ≒６５０ｎｍ）で示す場合、λ／３の分解能をおよそ０．２０μｍ×０．２μｍのピクセルに変換できる。そのような微細なピクセルを作成する能力により、電子式ズーム操作が従来の光学系ズーム操作に比べて性能がよい大型のセンサーマトリクスの形成が推進されるため、画像拡大を行うためのＭＥＭＳ素子の作成の必要がなくなる。
【００７８】
処理構成
以下の説明は、「スーパーレンズ」を画像センサーマトリクスと一体化形成するための方法であって、ＴＦ−ＳＯＩ基板やＴＦ−ＧｅＯＩ基板上に形成された背面入射式ＣＭＯＳ画像センサーの予備処理工程、および、オプションのＳＰＰ光ファネルの予備処理行程を示す。
【００７９】
説明の工程は、ＳＰＰ光ファネルを作成した直後に開始する。背面側の全処理工程を、ウェハの前側上に形成された積層や材質の障害にならないような低い温度で行う。
【００８０】
単独の集光レンズではなく「スーパーレンズ」を製造する工程は、従来のレンズ群と同じ機能をもつ「スーパーレンズ群」を作成できるよう、複数回繰り返す。なお下記では、単数の「スーパーレンズ」として説明する。
【００８１】
製造手順
製造手順の一例を、関連図面を参照して説明する。ただし、関連図面に図示の積層やパターン形状はスケール寸法ではない。
【００８２】
ＳＰＰ光ファネルの第１実施例の作成の処理手順
本例は、ＴＦ−ＳＯＩ基板やＴＦ−ＧｅＯＩ基板上に形成された背面入射式ＣＭＯＳ画像センサーの製造工程である。ウェハの前面の処理については、ＰＣＴ／ＥＰ／０３／１０３４６に記載の、背面入射画像センサーの処理例を参照のこと（図８Ａ）。
【００８３】
背面側の最初の処理は、埋設酸化層下のバルク構造シリコン層の除去である。バルク構造シリコン層は、埋設酸化層や上側シリコン層を物理的に支持するためのでものであり、それゆえ、基板の上側は、続く処理工程のため物理的支持体に（一時的に）取り付ける必要がある。
【００８４】
バルク構造シリコン層の除去は、埋設酸化層に対する選択的ウェットエッチング処理により行う。その処理には、たとえばＫＯＨなど、標準的な数種の化学薬品の使用が可能である。この処理工程では、マイクロ処理で行う複数のマスキング工程を整合させるため、リソグラフ技術で「マーカー層」を露出形成する。一般的な「マーカー層」とは、（バルク構造またはＳＯＩ構造の）基板にエッチングされた溝であり、処理工程中に、ＳｉＯ2やＳｉ3Ｎ4などが充填され、バルク構造のシリコン層が除去されても消滅しないため、基板の背面を処理する複数のリソグラフ工程の整合に利用する（図８Ｂ）。
【００８５】
“バリヤ層材料”
１）続く後の処理中において埋設酸化層を保護できるよう、埋設酸化層の露出表面に、化学的に安定したバリヤ材料（バンドギャップが広いのが好ましい）の薄膜を形成するのが望ましい。いつくか挙げられるその材料の候補として、Ａｌ2Ｏ3が最適である。ただし、積層の際、低温で行うことが必須である（図８Ｃ）。
【００８６】
“集光層”
２）所望の波長全部に対する屈折率の低い誘電材料（ＰＶＤ、ＣＶＤ、スピンオンなどの適切な方法で）を積層する（図８Ｄ）。
３）フォトリソグラフ技術にて（フォトレジスト材を除去し）、前記の屈折率の低い誘電材料を除去すべき区域を露出させる。
４）前記の屈折率の低い誘電材料を、所定パターン形状にエッチング処理し、Ａｌ2Ｏ3バリヤ層で停止する。
５）フォトレジストを除去し、洗浄する（図８Ｅ）。
【００８７】
“ピクセルと波長フィルターの作成”
６）前に積層した誘電材料よりも所望波長に対する屈折率の大きい誘電材料を、（ＰＶＤ、ＣＶＤ、スピンオンなどの適切な方法で）積層する（図８Ｆ）。
７）所望波長に適した組成や厚さの金属層を、積層する。
８）フォトリソグラフ技術にて（フォトレジスト材を除去し）、金属層の除去すべき区域を露出させる。
９）金属層を、所定パターン形状にエッチング処理し、屈折率の大きな誘電材料層で停止する。
１０）フォトレジストを除去し、洗浄する（図８Ｇ）。
１１）透明基板を接合する際の界面材料として適切である誘電材料を、（ＰＶＤ、ＣＶＤ、スピンオンなどの適切な方法で）積層する。
１２）透明基板をウェハに低温で接合し、ウェハの前面の物理支持体を除去する（図８Ｈ）。
【００８８】
上記の処理工程を実行するための処理器材、処理法、薬品などは、ウェハ接合までのＳＯＩ基板の作成や、ＩＣ回路の３Ｄ積層などから、今ではより一般的になっている。ＳＯＩ基板の作成は、デバイス以外の積層のみの形成である。しかしながら、ＩＣ回路の３Ｄ積層においては、複数のウェハ間や、積層する個々のＩＣ間のより精度の高い整合性が必要となる。
【００８９】
ＳＰＰ光ファネルの第２実施例の処理手順
本例は、ＴＦ−ＳＯＩ基板やＴＦ−ＧｅＯＩ基板上、あるいは、バルク構造基板上に形成された前面入射式ＣＭＯＳ画像センサーの製造工程である。ウェハの前面の処理については、前面入射式画像検知のためである。光ダイオードの理想的な注入処理やへテロ接合の形態は、ＰＣＴ／ＥＰ０３／１０３４６の記載を参照のこと（図９Ａ）。
【００９０】
“バリヤ層材料”
１）相互接続のための最後の金属層の形成の後、絶縁層を積層する。絶縁層の厚さはそれほど厳密ではないが、たとえば、１マイクロメータにする。絶縁層は、その下側の金属層や誘電層と反応しない、また、その上側に積層される金属や絶縁体層とも反応しない化学的に安定したバリヤ材料（バンドギャップが広いのが好ましい）で形成する必要がある。絶縁層の形成時の温度は、すでに積層済みの材料に影響しないような十分に低い温度とする。その材料の例として、ＳｉＯ2やＡｌ2Ｏ3が挙げられる（図９Ｂ）。
【００９１】
“出力コルゲート層（波型にする、しわをつける層、すなわち非平面層を意味する、以下同じ）”
２）光線の「出口側」の金属層の底面のコルゲート深さに適合する厚さをもつ誘電材料を（ＰＶＤ、ＣＶＤ、ＰＥ−ＣＶＤなどの適切な方法で）積層する。このハードマスク層である絶縁層は、最終工程で積層される「バリヤ材料」に対して選択的にエッチング処理することを容易にする。誘電材料の例として、Ｓｉ3Ｎ4が挙げられる（図９Ｃ）。
３）フォトリソグラフ技術にて（フォトレジスト材を除去し）、誘電材料を除去すべき区域を露出させる。
４）屈折率の低い誘電材料を、所定パターン形状にエッチング処理し、バリヤ層で停止する。
５）フォトレジストを除去し、洗浄する（図９Ｄ）。
【００９２】
“入力コルゲート層”
６）所望の光学特性で決まる厚さをもつ、銀や金などの適当な金属の層を、たとえばＰＶＤ法で積層する。この層の厚さは、「入力コルゲート」深さと「出力コルゲート」深さの和よりも大きい（図９Ｅ）。
７）フォトリソグラフ技術にて（フォトレジスト材を除去し）、金属材を除去すべき区域を露出させる。
８）金属材を所定パターン形状にエッチング処理し、コルゲートに必要な深さで停止する。
９）フォトレジストを除去し、洗浄する（図９Ｆ）。
【００９３】
“中央ホール／スリットとピクセル絶縁”
１０）フォトリソグラフ技術にて（フォトレジスト材を除去し）、金属層の除去すべき区域を露出させる。
１１）上側全部の誘電層と金属層を、所定パターン形状にエッチング処理し、金属層の前の「バリヤ材」で停止する。このエッチング処理により、中央ホール／スリット、および、中央ホール／スリットが設けられた両面コルゲート形状金属層の絶縁区域である各ピクセルを形成する。
１２）フォトレジストを除去し、洗浄する（図９Ｇ）。
１３）下側金属層の界面材料として適切である誘電材料を、（ＰＶＤ、ＣＶＤ、スピンオンなどの適切な方法で）積層する。この誘電材料により（コルゲート）金属層の凹部を埋め、表面を平坦にする（図９Ｈ）。
１４）不動態層を積層する。
【００９４】
スーパーレンズ形成の処理手順
本例は、背面入射式のＴＦ−ＳＯＩ構造やＴＦ−ＧｅＯＩ構造の画像センサーと一体構造である「スーパーレンズ」の製造工程を説明する。必須要件ではないが、前出の説明例に記載した第１実施例によるＳＰＰ光ファネルの形成よりも前に、「スーパーレンズ」を形成するのが望ましい。ＳＰＰ光ファネルは、「スーパーレンズ」の画像面に位置している。下記で説明する処理手順は、ウェハに透明基板を接合するより前の、ＳＰＰ光ファネルの形成の直後に開始する（図１０Ａ）。
【００９５】
１． たとえば、ＳｉＯ2などの誘電層を形成する。
誘電層の厚さは、ＳＰＰ光ファネル素子が設けられた画像面と、光がレンズから出るレンズ背面とのあいだの理想的な距離に等しい（図１０Ｂ）。
【００９６】
スーパーレンズの形成
前記に説明したように「スーパーレンズ効果」は、異なる概念から得られるものである。選択手段として、下記に２つの概念例を示す。
【００９７】
選択例２Ａ−金属誘電体光子結晶
２Ｄ光子結晶の積層は、「レイヤ  バイ  レイヤ」法により簡単に行える。３Ｄ光子結晶の積層は、複数の異なる構成、技法、手順により実施できる。たとえば、「ベニヤ板」構造は、「レイヤ  バイ  レイヤ」法にて形成できる。「レイヤ  バイ  レイヤ」法は、従来のシリコンマイクロ電子分野における処理技術として好適な方法である。図では、光子結晶の内部詳細が省略されている（図１０Ｃ）。
【００９８】
選択例２Ｂ−光学位相共役
光学位相共役媒体の作成は、三波合成可能なアクティブデバイスとなる薄膜形状の非線形光学媒体の形成と同じである。三波合成層は、自己修復可能で、ウェット合成法が可能な、「キラル液」などの非結晶材で形成できる。このオプションは、図示しない。
【００９９】
３． ウェハを透明基板に接合して、「スーパーレンズ」に物理的支持体および保護層を付加する。この接合処理は、ＴＦ−ＳＯＩ基板やＹＦ−ＧｅＯＩ基板の両面に積層された構造体や材料のいずれにも損傷を与えないような低い温度で行う必要がある。
【０１００】
４． 基板の前面から物理的支持体を除去する（図１０Ｅ）。
【０１０１】
５． 完成した「チップ」をダイス切断処理し、パッケージ処理する。
【図面の簡単な説明】
【０１０２】
【図１】その表面上にＣＭＯＳデバイスおよびＳＡＭ−ＡＰＤが形成された、金属層を含む完全処理済みＴＦ−ＳＯＩ構造ウェハの概略図である。
【図２】埋設酸化層下側の半導体基板が除去された後、その埋設酸化層上に従来のカラーフィルターが形成され、新規の透明基板が接合されている、前面にＣＭＯＳデバイスやＳＡＭ−ＡＰＤが設けられた薄膜ＳＯＩまたは薄膜ＧｅＯＩ構造のウェハの概略図である。
【図３】光ダイオード層上にエピタキシャル成長積層されたピクセル内ホモ接合またはヘテロ接合のキャパシタ層の概略図である。
【図４】光ダイオード層上に直接形成されたピクセル内ＭＯＳキャパシタ層の概略図である。
【図５】ＳＰＰ光ファネルが光ダイオードに近接して形成されている、ＳＰＰ光ファネルの第１実施例の概略図である。
【図６】ＳＰＰ光ファネルが光ダイオードから離間して形成されている、ＳＰＰ光ファネルの第２実施例の概略図である。
【図７】本発明に関わる第１実施例のＳＰＰ光ファネル、および、背面入射式薄膜ＳＯＩ構造のＣＭＯＳ画像センサーと一体構造であるスラブ形状のスーパーレンズの概略図である。
【図８Ａ】ＳＰＰ光ファネルの第１実施例のための、一連の処理工程例を示す。
【図８Ｂ】ＳＰＰ光ファネルの第１実施例のための、一連の処理工程例を示す。
【図８Ｃ】ＳＰＰ光ファネルの第１実施例のための、一連の処理工程例を示す。
【図８Ｄ】ＳＰＰ光ファネルの第１実施例のための、一連の処理工程例を示す。
【図８Ｅ】ＳＰＰ光ファネルの第１実施例のための、一連の処理工程例を示す。
【図８Ｆ】ＳＰＰ光ファネルの第１実施例のための、一連の処理工程例を示す。
【図８Ｇ】ＳＰＰ光ファネルの第１実施例のための、一連の処理工程例を示す。
【図８Ｈ】ＳＰＰ光ファネルの第１実施例のための、一連の処理工程例を示す。
【図９Ａ】ＳＰＰ光ファネルの第２実施例のための、一連の処理工程例を示す。
【図９Ｂ】ＳＰＰ光ファネルの第２実施例のための、一連の処理工程例を示す。
【図９Ｃ】ＳＰＰ光ファネルの第２実施例のための、一連の処理工程例を示す。
【図９Ｄ】ＳＰＰ光ファネルの第２実施例のための、一連の処理工程例を示す。
【図９Ｅ】ＳＰＰ光ファネルの第２実施例のための、一連の処理工程例を示す。
【図９Ｆ】ＳＰＰ光ファネルの第２実施例のための、一連の処理工程例を示す。
【図９Ｇ】ＳＰＰ光ファネルの第２実施例のための、一連の処理工程例を示す。
【図９Ｈ】ＳＰＰ光ファネルの第２実施例のための、一連の処理工程例を示す。
【図１０Ａ】第１実施例のＳＰＰ光ファネル、および、背面入射式ＴＦ―ＳＯＩ構造のＣＭＯＳ画像センサーと、スーパーレンズとの一体構造体のための一連の処理工程例を示す。
【図１０Ｂ】第１実施例のＳＰＰ光ファネル、および、背面入射式ＴＦ―ＳＯＩ構造のＣＭＯＳ画像センサーと、スーパーレンズとの一体構造体のための一連の処理工程例を示す。
【図１０Ｃ】第１実施例のＳＰＰ光ファネル、および、背面入射式ＴＦ―ＳＯＩ構造のＣＭＯＳ画像センサーと、スーパーレンズとの一体構造体のための一連の処理工程例を示す。
【図１０Ｄ】第１実施例のＳＰＰ光ファネル、および、背面入射式ＴＦ―ＳＯＩ構造のＣＭＯＳ画像センサーと、スーパーレンズとの一体構造体のための一連の処理工程例を示す。
【図１０Ｅ】第１実施例のＳＰＰ光ファネル、および、背面入射式ＴＦ―ＳＯＩ構造のＣＭＯＳ画像センサーと、スーパーレンズとの一体構造体のための一連の処理工程例を示す。
【図１】
0004723860.tif 000002
【図２】
0004723860.tif 000003
【図３】
0004723860.tif 000004
【図４】
0004723860.tif 000005
【図５】
0004723860.tif 000006
【図６】
0004723860.tif 000007
【図７】
0004723860.tif 000008
【図８Ａ】
0004723860.tif 000009
【図８Ｂ】
0004723860.tif 000010
【図８Ｃ】
0004723860.tif 000011
【図８Ｄ】
0004723860.tif 000012
【図８Ｅ】
0004723860.tif 000013
【図８Ｆ】
0004723860.tif 000014
【図８Ｇ】
0004723860.tif 000015
【図８Ｈ】
0004723860.tif 000016
【図９Ａ】
0004723860.tif 000017
【図９Ｂ】
0004723860.tif 000018
【図９Ｃ】
0004723860.tif 000019
【図９Ｄ】
0004723860.tif 000020
【図９Ｅ】
0004723860.tif 000021
【図９Ｆ】
0004723860.tif 000022
【図９Ｇ】
0004723860.tif 000023
【図９Ｈ】
0004723860.tif 000024
【図１０Ａ】
0004723860.tif 000025
【図１０Ｂ】
0004723860.tif 000026
【図１０Ｃ】
0004723860.tif 000027
【図１０Ｄ】
0004723860.tif 000028
【図１０Ｅ】
0004723860.tif 000029