(57)【特許請求の範囲】
【請求項１】
二つの電気回路ユニットを相互接続する双方向接続ライン沿いのどこかに設けられ、電気絶縁を行なう少なくとも一つのオプトカプラを具備した、双方向接続ライン用の電気絶縁装置であって、
一つのオプトカプラ又は二つの別個のオプトカプラが前記双方向接続ラインに設けられ、
スイッチング信号を生成する制御ユニットが設けられ、
前記スイッチング信号は、関連した接続ラインを介して、前の信号フローの方向とは逆の方向に信号を伝送するため、前記関連した接続ラインに対する前記一つのオプトカプラの有効な方向を切り替えるか、又は、前記二つのオプトカプラのうちの一方を作動させ、もう一方のオプトカプラを停止させる、
ことを特徴とする電気絶縁装置。
【請求項２】
前記双方向接続ラインは、データライン又は制御ラインの何れかに関連する、請求項１記載の電気絶縁装置。
【請求項３】
前記接続ラインを介して相互接続された前記回路ユニットは、コネクションインタフェース、特にIEEE 1394バスインタフェースのデータリンクレイヤブロック及び物理レイヤブロックの回路ブロックに関連する、請求項１又は２記載の電気絶縁装置。
【請求項４】
それぞれの制御ユニットは、IEEE 1394規格に準拠して、データリンクレイヤブロックと物理レイヤブロックの間の前記接続バスの二つの制御ライン上の前記制御信号を評価する、請求項３記載の電気絶縁装置。
【請求項５】
前記制御ユニットによって対応した状態にスイッチングされるトライステートドライバが、前記オプトカプラ間の切り替え、又は、一つのオプトカプラの有効な方向の切り替えのために使用される、請求項１乃至４のうち何れか一項記載の電気絶縁装置。
【発明の詳細な説明】
【０００１】
本発明は、オプトカプラを用いる双方向接続ライン／バスライン用の電気絶縁装置に関する。
【０００２】
［先行技術］
本発明は、独立請求項１及び２の一般的なタイプの双方向接続用の電気絶縁装置に基づく。複数の独立した装置がラインを介して相互接続される場合、相互接続されたコンポーネント間に、屡々、電気絶縁を設ける必要が生じる。電気絶縁は、特に、接続された装置が、たとえば、建物に分散型で施設された場合に、設ける必要がある。なぜならば、このような状況では、たとえば、電源ライン上の電位差によって装置間にかなり大きい電位差が生じるからである。このような電位差は、数ミリボルトから大きいボルト数までの範囲で生じる。このタイプの電位差は、安定に現れる場合と不安定に現れる場合とがある。電位差は、たとえば、建物内で瞬時総電力消費に応じて変化する。しかし、電位差は、
たとえば、建物自体への落雷、或いは、建物付近への落雷による破壊的な影響を伴って、瞬間的に低下することがある。
【０００３】
あまり厳しくない状況では、バスコネクションを介して通るデータ信号及び／又は制御信号は、殆ど間違いを含まない。しかし、これらの信号は、接続された回路セクションの破壊を招く可能性がある。
【０００４】
接続ラインによる望ましくないアースループの問題が頻繁に発生する。たとえば、誘導電流は、バスコネクションのケーブルスクリーンを通じて流れ、同様に、伝達されたデータ信号を損なう。誘導された電位差が十分に大きい場合、偶然にこの対応したバスコネクションケーブルを触った人に危害が及ぶ可能性がある。
【０００５】
したがって、ラインによって相互接続された局を完全に電気絶縁することが必要である。
【０００６】
相互接続されたコンポーネントの電気絶縁が必要とされるバスシステムの一例は、近年に重要性を増しているIEEE 1394バス規格である。このバス規格の正確な名称は、IEEE Std 1394-1995, "IEEE Standard for a high performance serial bus" of 12.12.1995である。
【０００７】
二対のデータラインと、アース及びＶＣＣの二つの電源ラインを接続するバスシステムと、バスコネクションケーブル内のケーブルスクリーンとが関連する。二対のデータラインは、同期直列データ伝送を可能にさせる。このバスシステムの最も顕著な特性のうちの一つは、おそらく、データ伝送が、毎秒１００メガビットから毎秒４００メガビットまでの非常に高いデータレートで実現できることである。
【０００８】
バスを介して相互接続された局の電気絶縁の実現に関して、２通りの明解な回路実現例が、上記規格のAppendix J.6に記載されている。どちらの例も、電気絶縁は、データリンクレイヤモジュールと、物理レイヤモジュールとの間で行なわれている。一方の例では、抵抗器及びキャパシタが適切に接続された変圧器が電気絶縁のために使用され、他方の例では、容量性デカップリングが電気絶縁のために設けられる。しかし、これらの解決法は、データリンクレイヤモジュール及び物理レイヤモジュールが別々のチップとして存在することを前提としている。既に説明したように、二つのモジュールの容量性絶縁は、実際上、高周波では高信頼性の解決法を構成しない。信号損失（劣化）及び干渉放射が生じる。変圧器を用いる電気絶縁の場合、この解決法は、バスインタフェースのデータリンクレイヤモジュール及び物理レイヤモジュールを一つのチップに集積化しようとする場合には使用できないという更なる欠点がある。
【０００９】
さらに、相互接続された回路ユニットの電気絶縁のため、いわゆる、オプトカプラが使用されることは公知である。
【００１０】
［発明の概要］
本発明の目的は、電気絶縁装置、特に、非常に高い周波数でも高信頼性で動作し、極めて容易にチップ上に集積化可能な双方向接続ライン用の電気絶縁装置を提案することである。
【００１１】
本発明の目的は、独立請求項１及び２の特徴を用いて実現される。本発明の第１の実施例によれば、双方向接続ライン用の電気絶縁装置は、双方向接続ライン毎に設けられた２個の別個のオプトカプラと、制御ユニットと、を含み、制御ユニットは、二つの回路ユニットのうちの一方の回路ユニットによって出力された制御信号に依存する形でスイッチング信号を発生し、スイッチング信号は、対応したスイッチを介して、２個のオプトカプラのうちの一方を作動させ、他方のオプトカプラを停止させ、これにより、一方向の接続ラインを介して信号の伝送を行なう。この解決法では、変圧器のような集積化し難いコンポーネントが不要である。また、制御ユニットは、簡単な方法で構成可能であり、容易にチップ上に集積化され得る。
【００１２】
請求項２に記載された本発明による第２の解決法は、双方向接続ライン毎に唯一のオプトカプラだけを使用する。この解決法は、
相互接続された二つの回路ユニットのうちの一方によって出力された制御信号に依存して、制御ユニットが関連した接続ラインに対してオプトカプラの有効な方向を切り替えるように、制御ユニットを変更することによって達成される。この場合、スイッチング動作のために２個の付加的なスイッチを設けるだけでよい。このようなスイッチの設置は、チップ設計上の問題を生じない。したがって、この解決法は、特に簡単な形で集積化可能な電気絶縁装置を提供する。
【００１３】
請求項１及び２に記載された装置の更に有利な展開例及び改良例は、従属請求項に示された手段を用いて実現可能である。請求項４によれば、電気絶縁装置は、バスインタフェースのデータリンクレイヤモジュールと物理レイヤモジュールの間に設けられているので非常に有利である。この解決法が、IEEE 1394バスインタフェースの場合に使用されるならば、各個の制御ユニットが、対応したオプトカプラを作動させるか、又は、オプトカプラの有効な方向を切り替えるべく、二つのモジュール間の接続バスの２本の制御ラインＣＴＬ［０：１］上の制御信号を評価するために十分である。
【００１４】
トライステートドライバは、特に、オプトカプラ間の切り替え用のスイッチとして、或いは、オプトカプラの有効な方向を切り替えるためのスイッチとして、都合よく使用され、トライステートドライバは、対応した制御ユニットによって駆動される。
【００１５】
以下、添付図面を参照して本発明の実施例をより詳細に説明する。
【００１６】
［発明の実施例］
以下、IEEE 1394バスインタフェース用の電気絶縁装置の例を使用して本発明を説明する。図１には、IEEE 1394バスインタフェースの基本構造が示されている。IEEE 1394バスインタフェースは、データリンクレイヤモジュール１０と、物理レイヤモジュール２０の二つのモジュールを含む。これらの二つのモジュールは、別個のチップに集積化される。しかし、望ましくは、これらのモジュールは単一チップ上に一緒に集積化される。モジュール間のコネクションは、２本の双方向制御ラインＣＴＬ［０：１］と、たとえば、８本の双方向データラインＤ［０：７］と、データリングレイヤモジュールから進む一方向制御ラインＬＲＥＱと、物理レイヤモジュールから進むシステムクロック用の制御ラインＳＣＬＫと、によって実現される。また、更なるIEEE 1394バスインタフェースへのコネクションは、物理レイヤモジュール２０へ接続された外部接続ラインによって行なわれるが、外部接続ラインは図示されない。このように、データリンクレイヤモジュール１０は、IEEE 1394バスインタフェースをアプリケーションユニットへ接続するコネクションを含む。データリンクレイヤモジュール及び物理レイヤモジュールの構造及び動作方法に関する詳細な説明については、上述のIEEE 1394規格を参照のこと。
【００１７】
IEEE 1394規格では、図２に示されているように、電気絶縁装置３０をデータリンクレイヤモジュール１０と物理レイヤモジュール２０の間に設けることが提唱されている。
【００１８】
電気絶縁装置３０の構造は、図３の本発明の第１の実施例に示されている。図３において、オプトカプラユニット３１が示されている。オプトカプラユニット３１は、別個のオプトカプラ３１１及び３１２を含む。オプトカプラ３１２は、オプトカプラ３１１に対して逆向き、並列に接続されているので、一方のオプトカプラの発光素子は、双方向接続ラインの中でデータリンクレイヤモジュール１０へ接続されている部分に接続され、もう一方のオプトカプラの発光素子は、接続レインの中で物理レイヤモジュールへ接続された部分によって給電される。図示された例の場合に、制御ラインＣＴＬ［０］は、オプトカプラユニット３１に接続される。二つのオプトカプラの間には、それぞれのトライステートドライバ３２がオプトカプラユニット３１の両側に接続されている。図示された二つのトライステートドライバ３２は、相補型イネーブル信号
【００１９】
【外１】
0004642298.tif 000002
及び、ＥＮによって切り替えられる。これについて、以下で詳述する。トライステートドライバ３２は、以下のような効力を有する。トライステートドライバは、高インピーダンス状態、又は、信号の通過を許可する低インピーダンス状態へ切り替えられる。データリンクレイヤモジュール１０側のトライステートドライバ３２が低インピーダンスに切り替えられたとき、物理レイヤモジュール２０から下側のオプトカプラ３１２を介してデータリンクレイヤモジュール１０へ進む制御ラインＣＴＬ［０］による信号フローを実現することができる。このとき同時に、物理レイヤモジュール２０側のトライステートドライバ３２は高インピーダンスへ切り替えられているので、逆向きの信号フローは阻止される。これと並行して、勿論、上側のオプトカプラを同時にスイッチオフすることが可能である。反対の場合、すなわち、データリンクレイヤモジュール１０側の渡来ステートドライバ３２が高インピーダンスへ切り替えられ、物理レイヤモジュール２０側のトライステートドライバ３２が低インピーダンスへ切り替えられたとき、制御ラインＣＴＬ［０］を介してデータリンクレイヤモジュール１０から物理レイヤモジュール２０への信号フローが実現可能である。トライステートドライバ３２の切り替えは、制御ユニット３３によって制御信号ＥＮ及び
【００２０】
【外２】
0004642298.tif 000003
を用いて行なわれる。そのため、制御ユニット３３は、２本の制御ラインＣＴＬ［０：１］上で信号状態を評価する。完全な機能実現のため、クロック信号ＳＣＬＫ、又は、クロック信号ＳＣＬＫから修正されたクロック信号、並びに、リセット信号ＲＥＳが制御ユニット３３へ供給される。
【００２１】
IEEE 1394規格は、物理レイヤモジュール２０に双方向接続ラインＣＴＬ［０：１］及びＤ［０：７］の制御権を与える。データリンクレイヤモジュール１０は、物理レイヤモジュール２０がこれらの双方向接続ラインに関する制御権をデータリンクモジュール１０へ渡したときに限り、これらの双方向接続ラインを駆動することが許可される。物理レイヤモジュール２０が双方向接続ラインに対する制御権をいつ、どのようにして放棄するかは、IEEE 1394規格のAppendix Jに完全に記載されている。制御ユニット３３の状態図を図４に示す。以下では、図４を参照して制御ユニット３３の状態遷移について説明する。
【００２２】
説明を始める前に、トライステートドライバ３２及びオプトカプラ装置３１を含む図３に示された構造体は、データリンクレイヤモジュール１０と物理レイヤモジュール２０の間の各双方向接続ラインに、すなわち、制御ラインＣＴＬ［０：１］とデータラインＤ［９：７］の両方に設けなければならないことに注意する必要がある。２本の一方向制御ラインＬＲＥＱ及びＳＣＬＫに対し、簡単なオプトカプラを完全な電気絶縁装置内に設ける必要がある。しかし、これらのオプトカプラは、これらのラインの一方向性に応じて一方向だけで動作すればよい。
【００２３】
制御ユニット３３の状態図には、４通りの状態が示されている。バスインタフェースのリセット後若しくは初期化後に、制御ユニット３３は、アイドル状態に移る。アイドル状態において、制御ユニットは、論理状態ＥＮ＝０と、
【００２４】
【外３】
0004642298.tif 000004
を出力信号として出力する。これは、図３の左側のトライステートドライバ３２が低インピーダンス状態へ切り替り、右側のトライステートドライバ３２が高インピーダンス状態へ切り替るのと等価である。全ての双方向ラインを介する信号フローは、物理レイヤモジュール２０からデータリンクレイヤモジュール１０へ進む。制御ユニット３３は、論理レベル１が両方の制御ラインＣＴＬ［０］及びＣＴＬ［１］上のクロックサイクル中に検出されると、この状態から離れる。制御ユニット３３は、チェック０状態へ移る。両方の制御ラインが論理０を取る場合、制御ユニット３３はリンク状態へ移る。全ての場合を通じて、制御ユニット３３はアイドル状態へ戻る。リンク状態の場合に、ＥＮ＝１と、
【００２５】
【外４】
0004642298.tif 000005
の組み合わせが出力信号として出力される。これは、双方向接続ラインに関する制御権をデータリンクレイヤモジュール１０へ放棄するのと等価である。この結果、図３の左側のトライステートドライバ３２は高インピーダンス状態へ移り、右側のトライステートドライバ３２は低インピーダンス状態へ移る。かくして、全ての双方向ラインに対する信号フローは、データリンクレイヤモジュール１０から物理レイヤモジュール２０へ進む。この状態で、論理０状態が両方の制御ラインＣＴＬ［０：１］上に生じた場合、制御ユニット３３はリンク状態から離れ、チェック１状態へ切り替わる。チェック１状態において、論理状態０が次のクロックサイクルで両方の制御ラインから供給されたかどうかを判定するチェックを行なう。論理状態０が両方の制御ラインから供給された場合、制御ユニット３３はアイドル状態へ戻る。供給されなかった場合、制御ユニット３３はリンク状態へ切り替わる。
【００２６】
次に、本発明による電気絶縁装置の他の実施例について、図５を参照して詳細に説明する。類似したコンポーネントが図３におけるのと同じ名前で指定される。図３に示された解決法との相違点は、オプトカプラユニット３１内では、唯一のオプトカプラが双方向接続ライン毎に設けられている点である。しかし、オプトカプラの有効な向きは、制御ラインＣＴＬ［０：１］上の信号に依存した形で切り替わる。これは、接続ライン毎に４個のトライステートドライバ３２によって行なわれる。本例の場合、制御ユニット３３は、図３の例と同じ方法で構成される。制御ユニット３３は、図４に示された状態遷移図と同じ状態図に従って機能する。したがって、アイドル状態の場合に、制御ユニットは、ラインＥＮ及び
【００２７】
【外５】
0004642298.tif 000006
を介して論理状態０及び１を出力する。その結果として、図５の左側の二つのトライステートドライバ３２のうちの第１のトライステートドライバ３２は、高インピーダンス状態に切り替わり、第２のトライステートドライバ３２は、これに応じて低インピーダンス状態に切り替わる。したがって、図５の右側の二つのトライステートドライバ３２のうちの第１のトライステートドライバ３２は、高インピーダンス状態に切り替わり、もう一方のトライステートドライバ３２は、これに応じて低インピーダンス状態に切り替わる。信号フローは以下の通りである。信号は、送信器としての物理レイヤモジュール２０から、図５の右側にある第２のトライステートドライバへ進み、オプトカプラを介して図５の左側にある第２のトライステートドライバ３２に進み、そこからデータリンクレイヤモジュールへ進むデータラインＤ［０］を経由して流れる。他のリンク状態において、論理信号１及び０は、ラインＥＮ及び
【００２８】
【外６】
0004642298.tif 000007
へ出力される。その結果として、データリンクレイヤモジュール１０は、送信器として動作する。データは、図５の左側にある第１のトライステートドライバ３２と、オプトカプラユニット５１内のオプトカプラと、図５の右側にある第１のトライステートドライバ３２とを流れ、そこから、物理レイヤモジュール２０の入力へ流れる。
【００２９】
上記の電気絶縁装置の実施例は、IEEE 1394バス規格以外のバスに対しても使用することによって効果が得られる。上記の電気絶縁装置の実施例は、双方向接続ラインに電気絶縁を設けることが意図されている場合に利用することが可能である。このような問題は他のバスシステムの場合にも生じる問題である。
【図面の簡単な説明】
【図１】  IEEE 1394規格に準拠したデータリンクモジュールと物理レイヤモジュールの間の接続ラインを示す図である。
【図２】  データリンクレイヤモジュール、電気絶縁装置及び物理レイヤモジュールの基本構成を示す図である。
【図３】  本発明の第１の実施例による電気絶縁装置の構成図である。
【図４】  図３に示された電気絶縁装置の制御ユニットの状態遷移図である。
【図５】  本発明の第２の実施例による電気絶縁装置の構成図である。
【図１】
0004642298.tif 000008
【図２】
0004642298.tif 000009
【図３】
0004642298.tif 000010
【図４】
0004642298.tif 000011
【図５】
0004642298.tif 000012