(57)【特許請求の範囲】
【請求項１】
基板上に形成されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極の上部に形成され、前記ソース電極の一端と前記ドレイン電極の一端を覆う低分子有機半導体層と、
前記低分子有機半導体層の上部に形成され、有機絶縁物質と無機絶縁物質の二重層でなり、前記低分子有機半導体層の上部面及び側面すべてを覆い、前記ソース電極の他端と前記ドレイン電極の他端を露出させるゲート絶縁膜と、
前記ゲート絶縁膜の上部に形成されるゲート電極と、
前記ゲート電極上部に形成され、前記ドレイン電極の他端を露出させるコンタクトホールを有する保護層と、
前記保護層上部に形成され、前記コンタクトホールを通じて前記ドレイン電極と電気的に連結される画素電極と
を備えることを特徴とする薄膜トランジスタ。
【請求項２】
前記基板の上部に形成されるバッファ層をさらに備えることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記バッファ層の一部は、前記ソース電極と前記ドレイン電極との間に露出することを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項４】
前記バッファ層は、無機絶縁物質及び有機絶縁物質のいずれか一つを含むことを特徴とする請求項２に記載の薄膜トランジスタ。
【請求項５】
前記バッファ層の無機絶縁物質は、窒化シリコン（ＳｉＮｘ）、酸化シリコン（ＳｉＯｘ）、及び酸窒化シリコン（ＳｉＯｘＮｙ）のいずれか一つを含むことを特徴とする請求項４に記載の薄膜トランジスタ。
【請求項６】
前記バッファ層の有機絶縁物質は、ＰＶＰ（ｐｏｌｙ  ｖｉｎｙｌ  ｐｙｒｒｏｌｉｄｏｎｅ）、ＰＶＡ（ｐｏｌｙ  ｖｉｎｙｌ  ａｌｃｏｈｏｌ）、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、及びＰＭＭＡ（ｐｏｌｙ  ｍｅｔｈｙｌ  ｍｅｔａ  ａｃｒｙｌａｔｅ）のいずれか一つを含むことを特徴とする請求項４に記載の薄膜トランジスタ。
【請求項７】
前記ソース電極及び前記ドレイン電極は、金属物質又は有機導電性物質のいずれか一つを含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項８】
前記金属物質は、金（Ａｕ）、酸化インジウムスズ（ＩＴＯ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、及びチタニウム（Ｔｉ）のいずれか一つを含むことを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項９】
前記有機導電性物質は、ＰＥＤＯＴ−ＰＳＳ（ｐｏｌｙ  ｅｔｈｙｌｅｎｅ  ｄｉｏｘｙ  ｔｈｉｏｐｈｅｎｅ−ｐｏｌｙ  ｓｔｙｒｅｎｅ  ｓｕｌｆｏｎａｔｅ）を含むことを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項１０】
前記低分子有機半導体層は、ペンタセン（ｐｅｎｔａｃｅｎｅ：Ｃ22Ｈ14）を含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項１１】
前記ゲート絶縁膜の無機絶縁物質は、酸化シリコン（ＳｉＯｘ）及び窒化シリコン（ＳｉＮｘ）のいずれか一つを含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項１２】
前記ゲート絶縁膜の有機絶縁物質は、ＰＶＡ（ｐｏｌｙ  ｖｉｎｙｌ  ａｌｃｏｈｏｌ）及びポリイミド（ｐｏｌｙｉｍｉｄｅ）のいずれか一つを含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項１３】
前記基板は、プラスチック、ガラス、及び金属物質のうちいずれか１つを含むことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項１４】
基板の上部にソース電極及びドレイン電極を形成する段階と、
前記ソース電極及び前記ドレイン電極の上部に、前記ソース電極の一端と前記ドレイン電極の一端を覆う低分子有機半導体層を形成する段階と、
前記低分子有機半導体層の上部に形成され、有機絶縁物質と無機絶縁物質の二重層でなり、前記低分子有機半導体層の上部面及び側面すべてを覆い、前記ソース電極の他端と前記ドレイン電極の他端を露出させるゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜の上部にゲート電極を形成する段階と、
前記ゲート電極上部に形成され、前記ドレイン電極の他端を露出させるコンタクトホールを有する保護層を形成する段階と、
前記保護層上部に形成され、前記コンタクトホールを通じて前記ドレイン電極と電気的に連結される画素電極を形成する段階と
を備えることを特徴とする薄膜トランジスタの製造方法。
【請求項１５】
前記基板の上部にバッファ層を形成する段階をさらに備えることを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１６】
前記ソース電極及び前記ドレイン電極は、２００℃以下の温度で形成されることを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記低分子有機半導体層は、蒸着（ｅｖａｐｏｒａｔｉｏｎ）法で形成されることを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタに関し、特に、有機半導体物質を用いた薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
近年、社会が本格的な情報化時代に入るに従って、大量の情報を処理及び表示するディスプレイ分野が急速に発展してきており、最近、特に、薄形、軽量、低消費電力といった優れた性能を有する薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）型液晶表示装置（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ：ＴＦＴ−ＬＣＤ）が開発され、既存のブラウン管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ：ＣＲＴ）に代えて使用されている。
【０００３】
液晶表示装置の画像表示原理は、液晶の光学的異方性と分極特性とを利用したものである。周知のように、液晶は、分子構造が細長く、配列に方向性を有する光学的異方性を有し、且つ、電界内に置かれる場合に、その大きさによって分子の配列方向が変化する分極特性を有する。液晶表示装置は、液晶層を挟んで対向する面に各々画素電極及び共通電極が形成されたアレイ基板（ａｒｒａｙ  ｓｕｂｓｔｒａｔｅ）及びカラーフィルター基板（ｃｏｌｏｒ  ｆｉｌｔｅｒ  ｓｕｂｓｔｒａｔｅ）を組み合わせて構成された液晶パネルを必須な構成要素としており、これらの電極間の電界変化により液晶分子の配列方向を人為的に調節し、このときに変化する光の透過率を用いて様々な画像を表示する非発光型の装置である。
【０００４】
最近、特に画像表現の基本単位である画素（ｐｉｘｅｌ）をマトリクス（行列）方式で配列し、スイッチング素子を各画素に配置してそれぞれのスイッチング素子を独立に制御するアクティブマトリクス方式（ａｃｔｉｖｅ  ｍａｔｒｉｘ  ｔｙｐｅ）が解像度及び動画像の表示能力に非常に優れていて、注目されている。このようなスイッチング素子として薄膜トランジスタを使用した液晶表示装置が、よく知られたＴＦＴ−ＬＣＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ）である。
【０００５】
より具体的には、一般的な液晶表示装置２０の分解斜視図である図１に示されたように、液晶層３０を挟んでアレイ基板１０とカラーフィルター基板２２とが互いに対向するように組み合わせられた構成を有する。下部のアレイ基板１０は、上面にそれぞれ縦横に交差配列され、多数の画素領域Ｐを定義する複数のゲート配線１４及びデータ配線１６を含み、これら２つの配線１４、１６の交差地点には、薄膜トランジスタＴｒが設けられ、これが各画素領域Ｐに設けられた画素電極１８と一対一に対応して接続されている。
【０００６】
また、下部のアレイ基板１０と対向する上部のカラーフィルター基板２２には、その背面でゲート配線１４、データ配線１６及び薄膜トランジスタＴｒなどの非表示領域を覆うように、各画素領域Ｐを取り囲む格子形状のブラックマトリクス２５が形成されている。ブラックマトリクス２５の格子の内部には、各画素領域Ｐに対応するように順次繰り返して配列された赤色カラーフィルター２６ａ、緑色カラーフィルター２６ｂ、及び青色カラーフィルター２６ｃを含むカラーフィルター層２６が形成されている。また、カラーフィルター基板２２には、ブラックマトリクス２５及び赤色、緑色、青色のカラーフィルター層２６の全面にわたって透明な共通電極２８が設けられている。
【０００７】
そして、図面に示してはいないが、これらの２つの基板１０、２２は、それらの間に注入された液晶の漏洩を防止するために、各基板１０、２２の周囲に設けられたシール剤などで液晶を封止している。また、各基板１０、２２と液晶層３０との境界部分には、液晶分子を一定の方向に配列するための上下部の配向膜が設けられ、各基板１０、２２の少なくとも一つの外側面には、偏光板が取り付けられる。
【０００８】
さらに、液晶パネルの背面には、バックライト（ｂａｃｋ−ｌｉｇｈｔ）が光源として設けられている。ゲート配線１４に薄膜トランジスタＴｒのオン（ｏｎ）／オフ（ｏｆｆ）信号が順次印加され、選択された画素領域Ｐの画素電極１８にデータ配線１６の画像信号が伝達されると、画素電極１８と共通電極２８との間の垂直電界により液晶分子が駆動され、これにより、光の透過率が変化し、様々な画像を表示することができる。
【０００９】
このような液晶表示装置において、アレイ基板１０やカラーフィルター基板２２の母体となる絶縁基板は、通常、ガラス基板が使われているが、最近になって、ノートパソコンやＰＤＡのような小型の携帯用端末機が普及するにしたがって、これらの製品に適用可能なように、ガラス基板より軽量であると共に、柔軟な特性を有し、且つ破損した際の危険性が少ないプラスチック基板を用いた液晶パネルが提案されている。
【００１０】
しかしながら、液晶表示装置の製造特性上、特に、スイッチング素子である薄膜トランジスタが形成されるアレイ基板の製造においては、２００℃以上の高温を必要とする高温工程が多いので、耐熱性及び耐化学性がガラス基板より劣るプラスチック基板を用いてアレイ基板を製造することは困難である。そのため、プラスチック基板を用いた液晶パネルでは、上部基板を構成するカラーフィルター基板のみをプラスチック基板で製造し、下部のアレイ基板は、通常のガラス基板を用いて液晶表示装置を製造していることが現況である。
【００１１】
前述のような問題を解決するために、最近、有機半導体物質などを用いて２００℃以下の低温工程で薄膜トランジスタを形成するアレイ基板の製造方法が提案されている。
【００１２】
以下、２００℃以下の低温工程で有機半導体物質を用いたアレイ基板を製造する方法について説明する。
【００１３】
２００℃以下の低温工程で薄膜トランジスタを含む画素を形成するにあたって、電極と配線とを構成する金属物質、絶縁膜及び保護層などは、低温蒸着または塗布（コーティング）の方法などにより形成しても、薄膜トランジスタの特性に何ら影響を与えない。しかしながら、チャンネルが形成される半導体層を、一般的な半導体物質である非晶質シリコンを用いて低温工程により形成する場合には、内部構造が緻密でなく、高温工程で形成した場合と比較して、電気伝導度などの重要特性が低下するという問題が発生する。
【００１４】
したがって、この問題を解決するために、非晶質シリコンなどの従来の半導体物質の代わりに、半導体特性を有する有機物質を用いて有機半導体層を形成することが提案されている。
【００１５】
この際、半導体特性を有する有機物質は、大きく、高分子有機半導体物質と低分子有機半導体物質とに分けられる。低分子有機半導体物質は、高分子有機半導体物質に比べて電気伝導度などの特性に優れているので、主として、シリコンに代わる半導体物質として用いられているが、有機溶媒またはアルコールなどのような溶媒に対して非常に脆弱なので、薄膜トランジスタの形成に低分子有機半導体物質を用いることが難しいという短所がある。
【００１６】
有機半導体物質を用いて薄膜トランジスタを形成する場合、有機半導体物質は、通常、蒸着法により基板上に形成され、有機半導体物質の一部は、有機溶媒やアルコールなどの溶媒に対して脆弱な性質を有する。そのため、有機半導体物質が有機溶媒やアルコールなどの溶媒（現像液やエッチング液の成分）に露出することを最小化するために、従来の有機半導体物質を用いた薄膜トランジスタの断面図である図２に示されるように、通常は、ゲート電極４３が基板４０上の最下部に形成され、離隔空間５２を持って絶縁層４７上にソース電極５０及びドレイン電極５３が形成され、ソース電極５０及びドレイン電極５３の表面と、有機半導体層５７の裏面とが接触するボトムゲート（ｂｏｔｔｏｍ  ｇａｔｅ）のボトムコンタクト（ｂｏｔｔｏｍ  ｃｏｎｔａｃｔ）構造が形成されている。
【００１７】
しかし、ボトムゲートにおいて、ボトムコンタクト構造の場合、接触抵抗が大きく、また電荷の注入が難しいので問題となっており、その結果、一般的に移動度などが低くなり、薄膜トランジスタの特性が低下するようになる。
【００１８】
一方、有機半導体物質を用いてボトムゲートのトップコンタクト構造を形成する場合には、薄膜トランジスタの特性は優れているが、パターニングに際して、現像液またはエッチング液に露出されると、その特性上、半導体物質としての性能が急激に低下する。そのため、図３に示されるように、ゲート電極７３が形成された基板７０上に絶縁層７５を形成し、絶縁層７５上にシャドウマスク（ｓｈａｄｏｗ  ｍａｓｋ）などを用いて特定の形態で有機半導体物質をパターニングして有機半導体層７８を形成した後、その上部に、シャドウマスク９２を用いて、離隔空間８１を持って形成されたソース電極８０及びドレイン電極８２を形成する。しかしながら、シャドウマスク９２の物理的な制約によってソース電極８０及びドレイン電極８２間の離隔空間８１の距離、すなわち、チャンネルの長さｄ１が数十μｍ以上となり、薄膜トランジスタＴｒ自体のサイズが大きくなり、開口率及び解像度などに影響を与えるので、実際の液晶表示装置などの表示装置に適用することが困難となる。
これを克服するために、ゲート電極が半導体層の上部に位置するトップゲートタイプの薄膜トランジスタが提案されている。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
従来のトップゲートタイプの薄膜トランジスタは、半導体特性を有する有機物質として、高分子有機半導体物質が用いられている。しかしながら、ほとんどの高分子有機半導体物質は、望ましくない電気特性を有する非晶質の有機半導体層を形成するという問題があった。
【００２０】
また、上記のような構造においては、ゲート絶縁層としての有機絶縁層上に形成される高分子有機半導体の層を、製造工程の最中に損傷するおそれがあるという問題もあった。
【００２１】
本発明は、前述のような問題を解決するためになされたもので、その目的は、有機溶媒やアルコールなどの溶媒に対して非常に脆弱な特性を有する有機半導体物質を用いた薄膜トランジスタまたはアレイ基板を製造する際に、有機半導体物質からなる半導体層を損傷することなく、トップゲートタイプでボトムコンタクト構造の薄膜トランジスタ及びこれを備えたアレイ基板を製造することにある。
【００２２】
また、本発明の他の目的は、有機半導体物質と金属物質との接触抵抗を最小化することによって、素子特性を向上させることができる有機半導体物質を用いた薄膜トランジスタ及びこれを備えた液晶表示装置用アレイ基板の製造方法を提供することにある。
【課題を解決するための手段】
【００２３】
上記目的を達成するために、本発明に係る薄膜トランジスタは、基板上に形成されたソース電極及びドレイン電極と、前記ソース電極及び前記ドレイン電極の上部に形成され、前記ソース電極の一端と前記ドレイン電極の一端を覆う低分子有機半導体層と、前記低分子有機半導体層の上部に形成され、有機絶縁物質と無機絶縁物質の二重層でなり、前記低分子有機半導体層の上部面及び側面すべてを覆い、前記ソース電極の他端と前記ドレイン電極の他端を露出させるゲート絶縁膜と、前記ゲート絶縁膜の上部に形成されるゲート電極と、前記ゲート電極上部に形成され、前記ドレイン電極の他端を露出させるコンタクトホールを有する保護層と、前記保護層上部に形成され、前記コンタクトホールを通じて前記ドレイン電極と電気的に連結される画素電極とを備える。
【００２４】
また、本発明に係る薄膜トランジスタの製造方法は、基板の上部にソース電極及びドレイン電極を形成する段階と、前記ソース電極及び前記ドレイン電極の上部に、前記ソース電極の一端と前記ドレイン電極の一端を覆う低分子有機半導体層を形成する段階と、前記低分子有機半導体層の上部に形成され、有機絶縁物質と無機絶縁物質の二重層でなり、前記低分子有機半導体層の上部面及び側面すべてを覆い、前記ソース電極の他端と前記ドレイン電極の他端を露出させるゲート絶縁膜を形成する段階と、前記ゲート絶縁膜の上部にゲート電極を形成する段階と、前記ゲート電極上部に形成され、前記ドレイン電極の他端を露出させるコンタクトホールを有する保護層を形成する段階と、前記保護層上部に形成され、前記コンタクトホールを通じて前記ドレイン電極と電気的に連結される画素電極を形成する段階とを備える。
【発明の効果】
【００２７】
本発明に係る有機半導体物質を用いた液晶表示装置用アレイ基板は、水分及び薬液（有機溶媒またはアルコールなどを含む現像液やエッチング液）に対して脆弱な有機半導体物質を用いて、損傷無しに有機半導体層を形成できる製造方法を提供することができる。また、トップゲートタイプのボトムコンタクト構造として、有機半導体層の裏面がソース電極及びドレイン電極の表面と接触する薄膜トランジスタ及びこれを備えた液晶表示装置用アレイ基板を提供することによって、素子特性を向上させることができる。
【００２８】
また、表面状態が滑らかなバッファ層を形成し、バッファ層上に有機半導体層を形成することによって、有機半導体層の結晶性を向上させ、素子特性を更に向上させることができる。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照して本発明をさらに詳細に説明する。
【００３０】
実施の形態１．
図４ａ〜図４ｇは、本発明の実施の形態１に係る有機半導体薄膜トランジスタを備えた液晶表示装置用アレイ基板を製造する方法を示す図であって、アレイ基板上の薄膜トランジスタを含む１つの画素領域に対する各製造工程を示す断面図である。
【００３１】
図４ａに示されるように、プラスチック、ガラスまたは絶縁層でコーティングされた金属物質（バッファ層を形成する場合には、絶縁層は形成しなくてもよい）からなる絶縁基板１０１上にバッファ層１０３を形成する。バッファ層１０３を形成する理由は、続いて形成される有機半導体層の結晶性を向上させるためである。したがって、バッファ層１０３は、表面粗さ（ｓｕｒｆａｃｅ  ｒｏｕｇｈｎｅｓｓ）が良好な、すなわち非常に滑らかな表面状態を有する物質を利用することが好ましい。
【００３２】
例えば、滑らかな表面を有する無機絶縁物質としては、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、及び酸窒化シリコン（ＳｉＯｘＮｙ）などが挙げられる。これらの無機絶縁物質を用いてバッファ層１０３を形成する際には、２００℃以下の温度雰囲気で蒸着して形成することが好ましい。
【００３３】
また、滑らかな表面を有する有機絶縁物質としては、ＰＶＰ（ｐｏｌｙ  ｖｉｎｙｌ  ｐｙｒｒｏｌｉｄｏｎｅ）、ＰＶＡ（ｐｏｌｙ  ｖｉｎｙｌ  ａｌｃｏｈｏｌ）、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、及びＰＭＭＡ（ｐｏｌｙ  ｍｅｔｈｙｌ  ｍｅｔａ  ａｃｒｙｌａｔｅ）などが挙げられる。これらの有機絶縁物質は、常温の雰囲気で塗布することによって形成される。
【００３４】
次に、図４ｂに示されるように、バッファ層１０３層上に、導電性を有する金属または導電性有機物質を蒸着または塗布し、これをパターニングすることによって、離隔空間１１５を有するソース電極１１３及びドレイン電極１１６を形成する。
【００３５】
さらに詳細に説明すれば、後続工程においてｐタイプの有機半導体層を形成する場合には、ホール（ｈｏｌｅ）注入が容易となるように、仕事関数（ｗｏｒｋ  ｆｕｎｃｔｉｏｎ）が比較的高い金属物質、例えば金（Ａｕ）、酸化インジウムスズ（ＩＴＯ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）のいずれか１つの金属物質を２００℃以下の温度雰囲気でスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）により蒸着して金属層を形成する。また、例えばＰＥＤＯＴ−ＰＳＳ（ｐｏｌｙ  ｅｔｈｙｌｅｎｅ  ｄｉｏｘｙ  ｔｈｉｏｐｈｅｎｅ−ｐｏｌｙ  ｓｔｙｒｅｎｅ  ｓｕｌｆｏｎａｔｅ）などの有機導電性物質を塗布して有機導電性物質層を形成する。一方、ｎタイプの有機半導体層を形成する場合には、比較的仕事関数が低い金属物質である例えばアルミニウム（Ａｌ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）のいずれか１つの金属物質を２００℃以下の温度雰囲気でスパッタリングにより蒸着して金属層を形成する。その後、金属層または有機導電性物質層上にフォトレジストを塗布し、これをマスクとして用いて露光し、露光されたフォトレジスト層を現像した後に、エッチングし、パターニングすることによって、図示のような互いに離隔するソース電極１１３及びドレイン電極１１６を形成する。この際、互いに離隔するソース電極１１３及びドレイン電極１１６は、マスク工程によりパターニングされて形成されるので、その離隔間隔ｄ１１を数μｍ〜数十μｍの間で任意に設定することができる。
【００３６】
また、この際、図示してはいないが、ソース電極１１３に接続され、且つ一方向に延びるデータ配線を同時に形成する。
【００３７】
次に、図４ｃに示されるように、ソース電極１１３、ドレイン電極１１６及びデータ配線（図示せず）上に、真空蒸着器を用いて有機半導体物質、例えばペンタセン（Ｃ２２Ｈ１４）を２００℃以下の温度雰囲気で熱蒸着することで、全面に有機半導体物質層１２０を形成する。このような有機半導体物質層１２０は、加工性と結晶性とにおいて長所を有する。
【００３８】
この場合、従来、シャドウマスクなどを用いた蒸着（ｅｖａｐｏｒａｔｉｏｎ）を進行して有機半導体物質を蒸着したが、本実施の形態では、従来とは異なって、真空蒸着器を用いてシャドウマスク無しに有機半導体物質を熱蒸着することで、全面に形成された有機半導体物質層１２０は、表面均一度や結晶性に優れているという特徴を有する。
【００３９】
次に、全面に形成された有機半導体物質層１２０上に、有機半導体物質層１２０の特性を劣化させないための絶縁物質を蒸着またはコーティングすることによって、絶縁層１２５を形成する。このような有機半導体物質層と接触し、且つこれを劣化させないための絶縁物質としては、酸化シリコン（ＳｉＯｘ）、または窒化シリコン（ＳｉＮｘ）などの無機絶縁物質と、ＰＶＡ（ｐｏｌｙ  ｖｉｎｙｌ  ａｌｃｏｈｏｌ）または気相蒸着された高分子物質であるポリイミドなどの有機絶縁物質とが挙げられる。
【００４０】
ここで、酸化シリコン（ＳｉＯｘ）、または窒化シリコン（ＳｉＮｘ）などの無機絶縁物質を用いて絶縁層１２５を形成する場合には、比較的プラズマによる損傷が少ないｅ−ｂｅａｍ（電子ビーム）を用いた蒸着装置、またはＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）装置を用いて形成することが好ましい。有機半導体物質の特性を劣化させないための有機絶縁物質として、有機溶媒、またはアルコールなどが含まれない溶媒を使用した有機絶縁物質であるＰＶＡ（ｐｏｌｙ  ｖｉｎｙｌ  ａｌｃｏｈｏｌ）またはポリイミドを用いて絶縁層１２５を形成する場合には、常温の雰囲気で塗布することによって形成することができる。
【００４１】
この際、有機絶縁物質をコーティングした後、無機絶縁物質を連続して蒸着することで、二重構造の絶縁層（図示せず）を形成することができる。
【００４２】
次に、図４ｄに示されるように、絶縁層（図４ｃの１２５）上にフォトレジストをコーティングし、これを光の透過領域と遮断領域とを有するマスクを用いて露光し、現像することで、フォトレジストパターン１９１を形成する。その後、異方性を有する反応性イオンエッチング（ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ：ＲＩＥ）のようなドライエッチングを実施することによって、フォトレジストパターン１９１の外部に露出した絶縁層（図４ｃの１２５）と、その下部の有機半導体物質層（図４ｃの１２０）とを除去することによって、ソース電極１１３とドレイン電極１１６と間の離隔された領域を含んでソース電極１１３及びドレイン電極１１６を覆う形態の有機半導体層１２１と、その上部に有機半導体層１２１と同じパターン形態を有するゲート絶縁膜１２６とを形成する。この際、ドレイン電極１１６には、その一部が露出されるように、第１のコンタクトホール１２８が形成される。
【００４３】
この際、本発明の特性上、ソース電極１１３に連結されたデータ配線（図示せず）の上部にも、有機半導体層１２１とゲート絶縁膜１２６とが形成される。これは、後続工程でその上部にゲート配線（図示せず）が形成されることによってデータ配線とゲート配線とが交差する部分において、ショート（ｓｈｏｒｔ）が発生することを防止するためである。
【００４４】
次に、図４ｅに示されるように、ゲート絶縁膜１２６上に残存するフォトレジストパターン（図４ｄの１９１）をアッシング（ａｓｈｉｎｇ）により除去し、ゲート絶縁膜１２６上に、金属物質、例えば、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）、クロム（Ｃｒ）のいずれか１つの金属物質を２００℃以下の温度雰囲気でスパッタ装置またはエバポレイタ（ｅｖａｐｏｒａｔｏｒ）などの装置を用いて蒸着することで、第２の金属層を形成する。続いて、マスク工程を進行してパターニングすることによって、ソース電極１１３及びドレイン電極１１６の離隔領域に対応して、離隔領域の距離ｄ１１と同一であるか、または離隔領域の距離ｄ１１より広く、且つ下部の有機半導体層１２１の幅よりは小さいか、または同じ大きさの長さＬを有するゲート電極１３２を形成する。これにより、下部からソース電極１１３及びドレイン電極１１６と、有機半導体層１２１と、ゲート絶縁膜１２６と、ゲート電極１３２とは、１つの薄膜トランジスタＴｒを形成する。
【００４５】
また、本発明の製造工程上の特徴として、ゲート電極１３２を形成すると同時に、ゲート電極１３２から離隔し、且つ第１のコンタクトホール１２８を介してドレイン電極１１６と接触する補助ドレイン電極１３４を形成する。
【００４６】
ここで、ゲート電極１３２及び補助ドレイン電極１３４を形成するための第２の金属層をパターニングする際、ウェットエッチングを進行しても構わないが、等方性を有するプラズマエッチング（ｐｌａｓｍａ  ｅｔｃｈｉｎｇ：ＰＥ）などのドライエッチングを実施することによって、ゲート電極１３２及び補助ドレイン電極１３４を形成することが好ましい。これは、ゲート電極１３２をパターニングする際、有機溶媒を含むエッチング液を用いたウェットエッチングを進行する場合には、ゲート絶縁膜１２６の側面に有機半導体層１２１が露出される構造を有するので、たとえ側面だとしても、エッチング液と接触することによって、微小ながらも損傷されるので、これを防止するためである。
【００４７】
また、ゲート電極１３２及び補助ドレイン電極１３４を形成する際、同じパターニング工程により、ゲート電極１３２に連結され、且つ下部のデータ配線（図示せず）と交差して画素領域を定義するゲート配線（図示せず）を形成する。
【００４８】
次に、更に図４ｆを参照すれば、ゲート電極１３２及びゲート配線（図示せず）を含む基板１０１の全面に、有機絶縁物質、例えば、ＰＶＰ（ｐｏｌｙ  ｖｉｎｙｌ  ｐｙｒｒｏｌｉｄｏｎｅ）、ＰＶＡ（ｐｏｌｙｖｉｎｙｌ  ａｌｃｏｈｏｌ）、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＭＭＡ（ｐｏｌｙ  ｍｅｔｈｙｌ  ｍｅｔａａｃｒｙｌａｔｅ）、及びフォトアクリル（ｐｈｏｔｏ  ａｃｒｙｌ）のいずれか１つの物質を塗布することによって、全面に表面が平坦な保護層１４０を形成し、マスク工程を進行して保護層１４０をパターニングすることによって、有機半導体層１２１の外側に露出した補助ドレイン電極１３４を露出させる第２のコンタクトホール１４５を形成する。
【００４９】
この際、図示してはいないが、ゲート配線及びデータ配線の端部には、ゲート配線及びデータ配線自身がそれぞれ広がってゲートパッド電極とデータパッド電極を各々形成し、ゲート及びデータパッド部を形成するが、各パッド部において第２のコンタクトホール１４５を形成すると同時に、ゲート及びデータパッド電極を各々露出させるゲート及びデータパッドコンタクトホールをさらに形成する。
【００５０】
次に、図４ｇに示されるように、第２のコンタクトホール１４５を有する保護層１４０を含む基板１０１の全面に、透明な導電性物質、例えば、酸化インジウムスズ（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）を２００℃以下で蒸着することで、透明導電性物質層を形成する。続いて、マスク工程を進行して透明導電性物質層をパターニングすることによって、第２のコンタクトホール１４５を介してドレイン電極１１６と接触する補助ドレイン電極１３４に連結された画素電極１５０を形成して、アレイ基板を完成する。
【００５１】
ここで、図示してはいないが、画素電極１５０を形成する際、ゲート及びデータパッド部においては、ゲート及びデータパッド電極と各々ゲート及びデータパッドコンタクトホールを介して接触するゲート及びデータ補助パッド電極を形成する。
【００５２】
図４ｈは、本発明の実施の形態１に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の断面図である。
【００５３】
図４ｈに示されるように、液晶表示装置用アレイ基板は、基板１０１の上部に形成されたソース電極１１３及びドレイン電極１１６と、ソース電極１１３及びドレイン電極１１６の上部に形成され、ペンタセンなどからなる低分子有機半導体層１２１とを含む。低分子有機半導体層１２１は、ソース電極１１３及びドレイン電極１１６の両終端を覆う。低分子有機半導体層１２１の結晶性を向上させるために、ソース電極１１３及びドレイン電極１１６を形成する前に、基板１０１の上部にバッファ層１０３が形成される。
【００５４】
そして、有機半導体層１２１の上部に、無機物質または有機物質からなるゲート絶縁膜１２６が形成される。ゲート絶縁膜１２６は、有機物質及び無機物質の二重構造で形成されてもよい。
【００５５】
ゲート絶縁膜１２６の上部には、ゲート電極１３２が形成され、ソース電極１１３、ドレイン電極１１６及び低分子有機半導体層１２１と共に、薄膜トランジスタＴｒを構成する。ゲート絶縁膜１２６は、低分子有機半導体層１２１と実質的に水平方向の寸法が等しい。
【００５６】
また、補助ドレイン電極１３４は、第１のコンタクトホール１２８を介してドレイン電極１１６と電気的に接触し、保護層１４０は、薄膜トランジスタＴｒが形成された基板１０１の表面を覆って全面に形成される。
【００５７】
画素電極１５０は、保護層１４０に形成された第２のコンタクトホール１４５を介して補助ドレイン電極１３４と電気的に接触する。
【００５８】
実施の形態２．
図５ａ〜図５ｆは、本発明の実施の形態２に係る有機半導体物質を用いて薄膜トランジスタ及びこれを備えた液晶表示装置用アレイ基板を製造する方法を示す図であって、アレイ基板上の薄膜トランジスタを含む一つの画素領域に対する各製造工程を示す断面図である。本発明の実施の形態２において、実施の形態１と同一に進行される部分については簡単に説明する。
【００５９】
図５ａに示されるように、プラスチック、ガラスまたは絶縁層でコーティングされた金属物質（バッファ層を形成する場合には、絶縁層を形成しなくても構わない）からなる絶縁基板２０１上にバッファ層２０３を形成する。バッファ層２０３を形成する理由及びバッファ層２０３を形成する物質については、実施の形態１で説明しているので、説明を省略する。
【００６０】
次に、図５ｂに示されるように、バッファ層２０３上に、導電性を有する金属物質、例えば、金（Ａｕ）、酸化インジウムスズ（ＩＴＯ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）のいずれか１つの物質を２００℃以下の雰囲気で蒸着することで、金属層を形成する。また、導電性有機物質、例えば、ＰＥＤＯＴ−ＰＳＳ（ｐｏｌｙ  ｅｔｈｙｌｅｎｅ  ｄｉｏｘｙ  ｔｈｉｏｐｈｅｎｅ−ｐｏｌｙ  ｓｔｙｒｅｎｅ  ｓｕｌｆｏｎａｔｅ）をコーティングすることによって、導電性有機物質層を形成する。続いて、これを２００℃以下の雰囲気でパターニングすることによって、離隔空間２１５を有するソース電極２１３及びドレイン電極２１６と、ソース電極２１３に接続され、且つ一方向に延びるデータ配線（図示せず）とを形成する（この際、続いて形成される有機半導体層のタイプによってソース電極２１３及びドレイン電極２１６を形成する金属物質を、仕事関数の高低を考慮して選択しなければならないが、これは、実施の形態１で説明したので、詳細な説明は省略する）。
【００６１】
次に、図５ｃに示されるように、ソース電極２１３、ドレイン電極２１６及びデータ配線（図示せず）が形成された基板２０１上に、真空蒸着器を用いて有機半導体物質、例えば、ペンタセン（ｐｅｎｔａｃｅｎｅ：Ｃ２２Ｈ１４）を２００℃以下の温度雰囲気で熱蒸着することで、全面に有機半導体物質層２２０を形成する。
【００６２】
この場合、従来、シャドウマスクなどを用いた蒸着を進行して有機半導体物質を蒸着したが、本実施の形態では、従来とは異なって、真空蒸着器を用いて有機半導体物質を熱蒸着することで、形成された有機半導体物質層２２０の表面均一度が優れているという特徴を有する。
【００６３】
次に、全面に形成された有機半導体物質層２２０上に、有機半導体物質層２２０の特性を劣化させないための絶縁物質を蒸着またはコーティングすることによって、絶縁層２２５を形成する。
【００６４】
有機半導体物質層２２０の特性を劣化させないための絶縁物質には、無機絶縁物質として、酸化シリコン（ＳｉＯｘ）、または窒化シリコン（ＳｉＮｘ）などが挙げられる。また、有機絶縁物質として、有機溶媒、またはアルコールなどが含まれない溶媒を使用したＰＶＡ（ｐｏｌｙ  ｖｉｎｙｌ  ａｌｃｏｈｏｌ）、または気相蒸着された高分子物質であるポリイミドなどが挙げられる。
【００６５】
ここで、酸化シリコン（ＳｉＯｘ）、または窒化シリコン（ＳｉＮｘ）などの無機絶縁物質を用いて絶縁層２２５を形成する場合には、比較的プラズマによる損傷が少ないｅ−ｂｅａｍを用いた蒸着装置、またはＣＶＤ（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）装置を用いて蒸着形成することが好ましい。また、ＰＶＡ（ｐｏｌｙ  ｖｉｎｙｌ  ａｌｃｏｈｏｌ）またはポリイミドなどの有機絶縁物質を用いて絶縁層２２５を形成する場合には、有機絶縁物質を塗布することによって形成することができる。
【００６６】
また、有機絶縁物質をコーティングした後、その上に無機絶縁物質を蒸着することで、二重構造の絶縁層を形成することができる。
【００６７】
次に、絶縁層２２５上に、金属物質、例えば、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）、クロム（Ｃｒ）のいずれか１つの金属物質を２００℃以下の温度雰囲気でスパッタ装置またはエバポレイタなどの装置を用いて蒸着することで、第２の金属層２３１を形成する。
【００６８】
次に、図５ｄに示されるように、第２の金属層（図５ｃの２３１）上の全面にフォトレジストを塗布してフォトレジスト層（図示せず）を形成し、光の透過領域と反射領域とを有するマスク（図示せず）を、フォトレジスト層（図示せず）の上部に位置させた後、マスク（図示せず）を介してフォトレジスト層（図示せず）の露光を実施する。
【００６９】
その後、マスクを介して露光されたフォトレジスト層（図示せず）を現像することによって、フォトレジストパターン２９１を形成する。この場合、有機半導体物質層２２０の側面が現像液などに露出するが、基板２０１の周縁部に形成された有機半導体物質層２２０は、後続工程で除去されるので、問題にならない。
【００７０】
次に、フォトレジストパターン２９１の外部に露出した第２の金属層（図５ｃの２３１）をエッチングすることによって、ゲート電極２３２と、下部のデータ配線（図示せず）と交差して画素領域を定義するゲート配線（図示せず）とを形成する。この場合、第２の金属層（図５ｃの２３１）のエッチングは、ウェット（ｗｅｔ）でもドライ（ｄｒｙ）でも、いずれかのエッチング方法を利用しても構わない。
【００７１】
この際、ゲート電極２３２は、下部のソース電極２１３及びドレイン電極２１６の対向する終端と所定幅をもって重畳するように形成されることが好ましい。これは、後続工程で、ゲート電極２３２をエッチングマスクとして下部の絶縁層２２５及び有機半導体物質層２２０をエッチングする際に、ゲート電極２３２と同じ形状で有機半導体層２２１が形成され、有機半導体層２２１は、必ずソース電極２１３及びドレイン電極２１６と同時に接触する構造にならなければならないからである。
【００７２】
次に、図５ｅに示されるように、ゲート電極２３２及びゲート配線（図示せず）が形成された基板２０１において、ゲート電極２３２及びゲート配線（図示せず）（または、ゲート電極２３２及びゲート配線（図示せず）の上部に残存するフォトレジストパターン（図５ｄの２９１））をエッチングマスクとして、異方性（ａｎｉｓｏｔｒｏｐｉｃ）を有する反応性イオンエッチング（ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ：ＲＩＥ）のようなドライエッチングを実施することによって、ゲート電極２３２及びゲート配線（図示せず）の外部に露出した絶縁層（図５ｄの２２５）と、その下部の有機半導体物質層（図５ｄの２２０）とを除去する。したがって、基板２０１の最下部からソース電極２１３及びドレイン電極２１６と、その上部の有機半導体層２２１及びゲート絶縁膜２２６と、ゲート絶縁膜２２６の上部のゲート電極２３２とで、薄膜トランジスタＴｒが形成される。
【００７３】
この際、ゲート電極２３２及びゲート配線（図示せず）により覆われない部分について、絶縁層（図５ｄの２２５）及びその下部の有機半導体物質層（図５ｄの２２０）は、ドライエッチングにより全部除去される。そのため、ソース電極２１３、ドレイン電極２１６及びデータ配線（図示せず）において、ゲート配線（図示せず）と交差することによって重畳する領域を除いた部分が露出されるが、ゲート配線（図示せず）と交差する領域においては、有機半導体層２２１とその上部にゲート絶縁膜２２６とが形成されるので、ショートなどの問題が発生しないことが分かる。
【００７４】
次に、図５ｆに示されるように、ゲート電極２３２とゲート配線（図示せず）との上部に残存するフォトレジストパターン（図５ｅの２９１）を、アッシングにより除去する。この際、フォトレジストパターン（図５ｅの２９１）は、ゲート絶縁膜２２６と有機半導体層２２１とを形成するためのドライエッチングを実施する前に、まずアッシングを実施することによって除去することもできる。
【００７５】
その後、ゲート電極２３２と、ゲート配線（図示せず）と、露出されたソース電極２１３及びドレイン電極２１６と、データ配線（図示せず）とを含む基板２０１の全面に、有機絶縁物質、例えば、ＰＶＰ（ｐｏｌｙ  ｖｉｎｙｌ  ｐｙｒｒｏｌｉｄｏｎｅ）、ＰＶＡ（ｐｏｌｙｖｉｎｙｌ  ａｌｃｏｈｏｌ）、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＭＭＡ（ｐｏｌｙ  ｍｅｔｈｙｌ  ｍｅｔａ  ａｃｒｙｌａｔｅ）、ポリイミド、及びフォトアクリルのいずれか１つの物質を塗布することによって、有機絶縁物質の特性上、下部の段差に影響されずに、全面に表面が平坦な保護層２４０を形成する。または、基板２０１の全面に、無機絶縁物質である酸化シリコン（ＳｉＯｘ）または窒化シリコン（ＳｉＮｘ）を、プラズマによる損傷が少ないｅ−ｂｅａｍを用いた蒸着装置、またはＣＶＤ装置を用いて２００℃以下で蒸着することで、保護層２４０を形成する。
【００７６】
したがって、ゲート電極２３２及びゲート配線（図示せず）を形成する際、ドライエッチングにより絶縁層（図５ｄの２２５）及び有機半導体物質層（図５ｄの２２０）が除去されることによって、外部に露出したデータ配線（図示せず）と、ソース電極２１３及びドレイン電極２１６と、最上部に形成されたゲート電極２３２及びゲート配線（図示せず）とが、全て保護層２４０により覆われることが分かる。
【００７７】
次に、保護層２４０上にフォトレジスト層（図示せず）を形成し、その上部にマスク（図示せず）を位置させた後に露光し、フォトレジスト層（図示せず）を現像する。続いて、フォトレジストパターン（図示せず）を形成した後、フォトレジストパターン（図示せず）の外部に露出した保護層２４０をエッチングすることで、有機半導体層２２１の外側に露出したドレイン電極２１６を露出させる第２のコンタクトホール２４５を形成する。また、保護層２４０が感光性を有する有機絶縁物質（例えば、感光性のＢＣＢまたはフォトアクリル）からなる場合には、保護層２４０上にマスク（図示せず）を位置させた後、露光し、現像することで、ドレイン電極２１６を露出させる第２のコンタクトホール２４５を形成する。
【００７８】
この際、図示してはいないが、同じ工程により、ゲート配線及びデータ配線の終端が位置する領域、即ち、ゲート及びデータパッド部においても、ゲートパッド電極及びデータパッド電極を各々露出させるゲート及びデータパッドコンタクトホールを形成する。
【００７９】
次に、図５ｇに示されるように、第２のコンタクトホール２４５を有する保護層２４０を含む基板２０１の全面に、透明な導電性物質、例えば、酸化インジウムスズ（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）を２００℃以下で全面に蒸着することによって、透明導電性物質層（図示せず）を形成する。続いて、マスク工程を進行して透明導電性物質層をパターニングすることによって、第２のコンタクトホール２４５を介してドレイン電極２１６と接触する画素電極２５０を形成し、アレイ基板を完成する。
【００８０】
ここで、図示してはいないが、画素電極２５０を形成する際、ゲート及びデータパッド部においては、ゲート及びデータパッド電極と各々ゲート及びデータパッドコンタクトホールを介して接触するゲート及びデータ補助パッド電極を形成する。
【００８１】
図５ｈは、本発明の実施の形態２に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の断面図である。
【００８２】
図５ｈに示されるように、液晶表示装置用アレイ基板は、基板２０１の上部に形成されたソース電極２１３及びドレイン電極２１６と、ソース電極２１３及びドレイン電極２１６の上部に形成され、且つペンタセンなどからなる低分子有機半導体層２２１とを含む。低分子有機半導体層２２１の結晶性を向上させるために、ソース電極２１３及びドレイン電極２１６を形成する前に、基板２０１の上部にバッファ層２０３が形成される。
【００８３】
そして、有機半導体層２２１の上部に、無機物質または有機物質からなるゲート絶縁膜２２６が形成される。ゲート絶縁膜２２６は、有機物質及び無機物質の二重構造で形成されてもよい。
【００８４】
ゲート絶縁膜２２６の上部には、ゲート電極２３２が形成され、ソース電極２１３、ドレイン電極２１６及び低分子有機半導体層２２１と共に薄膜トランジスタＴｒを構成する。
【００８５】
保護層２４０は、薄膜トランジスタＴｒが形成された基板２０１の全面に形成される。
【００８６】
図４ｈに示された実施の形態１の場合とは異なって、画素電極２５０は、保護層２４０に形成されたコンタクトホール２４５を介してドレイン電極２１６と直接電気的に接触する。また、低分子有機半導体層２２１は、ソース電極２１３及びドレイン電極２１６の両終端を覆わない。また、低分子有機半導体層２２１、ゲート絶縁膜２２６及びゲート電極２３２は、実質的に水平方向の寸法が等しい。
【００８７】
実施の形態３．
実施の形態１の変形例である実施の形態３を図６ａ及び図６ｂを参照して説明する。図６ａ及び図６ｂは、本発明の実施の形態３に係る有機半導体薄膜トランジスタを備えたアレイ基板の製造過程の中で、有機半導体層、ゲート絶縁膜及びゲート電極を形成する工程を示す断面図である。
【００８８】
図６ａに示されるように、実施の形態１での補助ドレイン電極（図４ｅの１３４）を省略するために、ゲート絶縁膜３２６と有機半導体層３２１を形成する際、ドレイン電極３１６の一部を露出するように形成することができる。後続工程において、ドレイン電極３１６は、画素電極と電気的に接続されなければならないが、ゲート電極と画素電極との接触を防止するために、保護層を更に形成する必要がある。ここで、ドレイン電極３１６をゲート絶縁膜３２６と有機半導体層３２１との外部に露出させない場合には、保護層をパターニングする際、ドレイン電極３１６を露出させなければならない。しかしながら、この場合には、ゲート絶縁膜３２６と有機半導体層３２１を共にエッチングしなければならず、各パッド部にゲート及びデータパッドコンタクトホールを形成する際、問題になり得る。そのため、これを防止するためにドレイン電極３１６の一部を露出するように形成する。
【００８９】
ここで、フォトレジストパターン３９１は、ドレイン電極３１６に対応する絶縁物質層（図示せず）を露出するように形成され、その後、有機半導体物質層（図示せず）と絶縁物質層とを、フォトレジストパターン３９１をマスクとして用いてパターニングすることによって、有機半導体層３２１とゲート絶縁膜３２６とを形成する。
【００９０】
したがって、有機半導体層３２１とゲート絶縁膜３２６とは、ドレイン電極３１６を露出し、このような構造では、補助ドレイン電極（図４ｅの１３４）を省略することができる。
【００９１】
ここで、図６ｂを参照すれば、ゲート絶縁膜３２６の上部にゲート電極３３２を形成するための第２の金属層を形成する際、これがゲート絶縁膜３２６の外部に露出したドレイン電極３１６と接触することになるが、離隔空間３１５を有するソース電極３１３及びドレイン電極３１６を構成する金属物質と、ゲート電極３３２を構成する金属物質とは、互いに異なる材質を使用するので、ドライエッチングまたはウェットエッチングを行う際、選択比を異にするガスまたはエッチング液を利用することによって、選択的に除去が可能なので、問題にならない。
【００９２】
また、図６ａ及び図６ｂ以後の工程を説明すれば、ゲート電極３３２が形成された基板３０１の全面に保護層を形成するが、この際、保護層は、ドレイン電極３１６と接触し、且つドレイン電極３１６を露出させる第２のコンタクトホールを有する。その後、保護層の上部に画素電極を形成し、画素電極は、第２のコンタクトホールを介してドレイン電極３１６と接触する。
【００９３】
実施の形態４．
図７は、本発明の実施の形態４に係るトップゲートタイプの薄膜トランジスタを示す断面図である。なお、実施の形態１と同一の構成要素については、同一の図面番号を付与している。
【００９４】
図７の液晶表示装置用アレイ基板は、ゲート絶縁膜１２６の構造を除いて、図４ｈに示された実施の形態１に係る液晶表示装置用アレイ基板と同様である。実施の形態１とは異なって、ゲート絶縁膜１２６は、低分子有機半導体層１２１の両終端を覆っていて、低分子有機半導体層１２１は、製造工程の間、有機溶媒またはアルコールのような現像液やエッチング液から保護される。
【００９５】
実施の形態５．
図８は、本発明の実施の形態５に係るトップゲートタイプの薄膜トランジスタを示す断面図である。なお、実施の形態２と同一の構成要素については、同一の図面番号を付与している。
【００９６】
図８の液晶表示装置用アレイ基板は、ゲート絶縁膜２２６の構造を除いて、図５ｈに示された実施の形態２に係る液晶表示装置用アレイ基板と同様である。実施の形態２とは異なって、ゲート絶縁膜２２６は、低分子有機半導体層２２１の両終端を覆っていて、低分子有機半導体層２２１は、製造工程の間、有機溶媒又はアルコールのような現像液やエッチング液から保護される。
【００９７】
本発明の上記実施の形態１〜５によれば、有機溶媒またはアルコールのような現像液やエッチング液による低分子有機半導体層の損傷無しに、アレイ基板のトップゲートタイプの薄膜トランジスタを製造することができる。また、動作機能が向上したボトムコンタクトチャンネル層を有するトップゲートタイプの薄膜トランジスタを提供することができる。このようなトップゲートタイプの薄膜トランジスタの長所について図面を参照して説明する。
【００９８】
図９は、トップゲートタイプの薄膜トランジスタと、ボトムゲートタイプの薄膜トランジスタとの電気的特性の差異を説明するために、基板の上部の有機半導体層を示す断面図である。
【００９９】
図９に示されるように、低分子有機半導体物質層１２０は、基板１０１と当接する底面のシード（ｓｅｅｄ）から結晶粒（ｇｒａｉｎ）が成長しながら結晶化される。結晶化工程の間、結晶粒は、互いに競争して成長し、互いに結合して結晶粒界（ｇｒａｉｎ  ｂｏｕｎｄａｒｙ）を減少させる。したがって、低分子有機半導体物質層１２０上部の結晶粒界１２０ｂは、低分子有機半導体物質層１２０下部の結晶粒界１２０ａよりも低い密度を有する。その結果、低分子有機半導体物質層１２０の上部にチャンネルが形成されるトップゲートタイプの薄膜トランジスタは、低分子有機半導体物質層１２０の下部にチャンネルが形成されるボトムゲートタイプの薄膜トランジスタより優れた電気的特性を有する。
【０１００】
さらに、良好な表面粗さを有するバッファ層が有機半導体物質層の下部に形成されているので、有機半導体物質層が良好な表面均一度を有する。図示してはいないが、本発明の実施の形態に係るアレイ基板は、液晶表示装置を備えたフラットパネルディスプレイ（ＦＰＤ：ｆｌａｔ  ｐａｎｅｌ  ｄｉｓｐｌａｙ）に用いられる。
【図面の簡単な説明】
【０１０１】
【図１】一般的な液晶表示装置を示す分解斜視図である。
【図２】従来の有機半導体物質を用いた一般的な薄膜トランジスタを示す断面図である。
【図３】従来の有機半導体物質を用いてボトムゲートのトップコンタクト構造で形成された薄膜トランジスタを示す断面図である。
【図４ａ】本発明の実施の形態１に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程を示す断面図である。
【図４ｂ】本発明の実施の形態１に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程を示す断面図である。
【図４ｃ】本発明の実施の形態１に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程を示す断面図である。
【図４ｄ】本発明の実施の形態１に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程を示す断面図である。
【図４ｅ】本発明の実施の形態１に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程を示す断面図である。
【図４ｆ】本発明の実施の形態１に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程を示す断面図である。
【図４ｇ】本発明の実施の形態１に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程を示す断面図である。
【図４ｈ】本発明の実施の形態１に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板を示す断面図である。
【図５ａ】本発明の実施の形態２に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程を示す断面図である。
【図５ｂ】本発明の実施の形態２に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程を示す断面図である。
【図５ｃ】本発明の実施の形態２に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程を示す断面図である。
【図５ｄ】本発明の実施の形態２に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程を示す断面図である。
【図５ｅ】本発明の実施の形態２に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程を示す断面図である。
【図５ｆ】本発明の実施の形態２に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程を示す断面図である。
【図５ｇ】本発明の実施の形態２に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程を示す断面図である。
【図５ｈ】本発明の実施の形態２に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板を示す断面図である。
【図６ａ】本発明の実施の形態３に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程の一部を示す断面図である。
【図６ｂ】本発明の実施の形態３に係るトップゲートタイプの薄膜トランジスタを備えたアレイ基板の製造工程の一部を示す断面図である。
【図７】本発明の実施の形態４に係るトップゲートタイプの薄膜トランジスタを示す断面図である。
【図８】本発明の実施の形態５に係るトップゲートタイプの薄膜トランジスタを示す断面図である。
【図９】トップゲートタイプの薄膜トランジスタと、ボトムゲートタイプの薄膜トランジスタとの電気的特性の差異を説明するために、基板上部の有機半導体物質層を示す断面図である。
【符号の説明】
【０１０２】
１０１、２０１、３０１  基板、１０３、２０３  バッファ層、１１３、２１３、３１３  ソース電極、１１５、２１５、３１５  離隔空間、１１６、２１６、３１６  ドレイン電極、１２０ｂ、１２０ａ  結晶粒界、１２０、２２０  有機半導体物質層、１２１、２２１、３２１  有機半導体層、１２５、２２５  絶縁層、１２６、２２６、３２６  ゲート絶縁膜、１２８  第１コンタクトホール、１３２、２３２、３３２  ゲート電極、１３４  補助ドレイン電極、１４０、２４０  保護層、１４５、２４５  第２のコンタクトホール、１５０、２５０  画素電極、１９１、２９１、３９１  フォトレジストパターン、２３１  第２の金属層、Ｔｒ  薄膜トランジスタ。
【図１】
0004676390.tif 000002
【図２】
0004676390.tif 000003
【図３】
0004676390.tif 000004
【図４ａ】
0004676390.tif 000005
【図４ｂ】
0004676390.tif 000006
【図４ｃ】
0004676390.tif 000007
【図４ｄ】
0004676390.tif 000008
【図４ｅ】
0004676390.tif 000009
【図４ｆ】
0004676390.tif 000010
【図４ｇ】
0004676390.tif 000011
【図４ｈ】
0004676390.tif 000012
【図５ａ】
0004676390.tif 000013
【図５ｂ】
0004676390.tif 000014
【図５ｃ】
0004676390.tif 000015
【図５ｄ】
0004676390.tif 000016
【図５ｅ】
0004676390.tif 000017
【図５ｆ】
0004676390.tif 000018
【図５ｇ】
0004676390.tif 000019
【図５ｈ】
0004676390.tif 000020
【図６ａ】
0004676390.tif 000021
【図６ｂ】
0004676390.tif 000022
【図７】
0004676390.tif 000023
【図８】
0004676390.tif 000024
【図９】
0004676390.tif 000025