(57)【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の両主面にそれぞれ形成された第一電極及び第二電極と、前記半導体基板の一部を覆って形成された絶縁皮膜とを含むサージ保護用半導体装置であって、
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第一導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層と、前記低濃度第一導電型半導体層の表面から前記低濃度第一導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在し、且つ前記高濃度第一導電型半導体層との界面及び前記第二導電型半導体層との界面を有する円筒状の低濃度第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第一導電型半導体層の表面と、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とするサージ保護用半導体装置。
【請求項２】
半導体基板と、前記半導体基板の両主面にそれぞれ形成された第一電極及び第二電極と、前記半導体基板の一部を覆って形成された絶縁皮膜とを含むサージ保護用半導体装置であって、
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層上に形成された低濃度第二導電型半導体層と、前記低濃度第二導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第二導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とするサージ保護用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サージ保護用半導体装置に関する。
【背景技術】
【０００２】
従来のサージ保護用半導体装置としては、定電圧ダイオードを利用したものが知られている。このようなサージ保護用半導体装置では、定電圧ダイオードのブレークダウン電圧に達するサージ電圧（過度電圧）が加わった際に、定電圧ダイオードによって、前記サージ電圧により流れるサージ電流（過度電流）をグランド方向へ流して機器を保護している（例えば、特許文献１参照）。
【０００３】
図４は、前記特許文献１に提案された従来のサージ保護用半導体装置の断面図である。図４に示すように、前記サージ保護用半導体装置は、半導体基板１００を含み、この半導体基板１００は、高濃度Ｎ型半導体基板１１０と、高濃度Ｎ型半導体基板１１０上に形成された低濃度Ｎ型半導体層１１１と、低濃度Ｎ型半導体層１１１の表面から層内に延在したＰ型半導体層１１２と、Ｐ型半導体層１１２の表面から層内に延在した高濃度Ｎ型半導体層１１３とを含む。また、絶縁皮膜１１６が、低濃度Ｎ型半導体層１１１の表面と、Ｐ型半導体層１１２の表面と、高濃度Ｎ型半導体層１１３の表面中央部領域以外の表面とを覆って形成されている。更に、カソード電極１１４が、絶縁皮膜１１６で覆われていない高濃度Ｎ型半導体層１１３の前記表面中央部領域上と、絶縁皮膜１１６の一部上とに跨って形成されている。また、アノード電極１１５が、高濃度Ｎ型半導体基板１１０の表面を覆って形成されている。なお、Ｊ１１は絶縁皮膜１１６と低濃度Ｎ型半導体層１１１との界面、Ｊ１２は絶縁皮膜１１６とＰ型半導体層１１２との界面、Ｊ１３は絶縁皮膜１１６と高濃度Ｎ型半導体層１１３との界面、Ｊ１４は低濃度Ｎ型半導体層１１１とＰ型半導体層１１２との界面、Ｊ１５は高濃度Ｎ型半導体層１１３とＰ型半導体層１１２との界面を各々示している。このサージ保護用半導体装置は、カソード電極１１４とアノード電極１１５との間にブレークダウン電圧に達するサージ電圧が加わった際に、このサージ電圧により流れるサージ電流を機器（図示せず）側に流すことなくアノード電極１１５側に逃がす効果を有している。
【特許文献１】特開２００３−１１０１１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、前記サージ保護用半導体装置は、シリコン等からなる半導体基板１００と酸化シリコン等からなる絶縁皮膜１１６との界面近傍に、格子間距離など、各々の結晶構造が異なることに起因する結晶欠陥が存在するため、耐サージ性（サージ電圧に対する耐性）が低いという問題があった。即ち、前記サージ保護用半導体装置では、界面Ｊ１５及び界面Ｊ１４が絶縁皮膜１１６にまで達していることから、サージ電圧の印加時に、結晶欠陥により耐サージ性が低下した界面Ｊ１１、界面Ｊ１２及び界面Ｊ１３にサージ電流が流れるおそれがあった。
【０００５】
本発明は、前記従来の課題を解決するもので、耐サージ性の高いサージ保護用半導体装置を提供する。
【課題を解決するための手段】
【０００６】
本発明の第１のサージ保護用半導体装置は、半導体基板と、前記半導体基板の両主面にそれぞれ形成された第一電極及び第二電極と、前記半導体基板の一部を覆って形成された絶縁皮膜とを含むサージ保護用半導体装置であって、
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第一導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層と、前記低濃度第一導電型半導体層の表面から前記低濃度第一導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在し、且つ前記高濃度第一導電型半導体層との界面及び前記第二導電型半導体層との界面を有する円筒状の低濃度第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第一導電型半導体層の表面と、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とする。
【０００７】
本発明の第２のサージ保護用半導体装置は、半導体基板と、前記半導体基板の両主面にそれぞれ形成された第一電極及び第二電極と、前記半導体基板の一部を覆って形成された絶縁皮膜とを含むサージ保護用半導体装置であって、
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第二導電型半導体層と、前記低濃度第二導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第二導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とする。
【０００８】
本発明の第３のサージ保護用半導体装置は、半導体基板と、前記半導体基板の両主面にそれぞれ形成された第一電極及び第二電極と、前記半導体基板の一部を覆って形成された絶縁皮膜とを含むサージ保護用半導体装置であって、
前記半導体基板は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板上に形成された低濃度第一導電型半導体層と、前記低濃度第一導電型半導体層上に形成された低濃度第二導電型半導体層と、前記低濃度第二導電型半導体層の表面から層内に延在した高濃度第一導電型半導体層と、前記高濃度第一導電型半導体層の底面から前記低濃度第二導電型半導体層の層内に前記高濃度第一導電型半導体層と軸線を共有するように延在した第二導電型半導体層とを含み、
前記絶縁皮膜は、前記低濃度第二導電型半導体層の表面と、前記高濃度第一導電型半導体層における表面中央部領域以外の表面とを覆って形成されており、
前記第一電極は、前記絶縁皮膜で覆われていない前記高濃度第一導電型半導体層の前記表面中央部領域上と、前記絶縁皮膜の一部上とに跨って形成されており、
前記第二電極は、前記高濃度第一導電型半導体基板の表面を覆って形成されており、
前記低濃度第二導電型半導体層の不純物濃度が、前記第二導電型半導体層の不純物濃度より低いことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、耐サージ性の高いサージ保護用半導体装置を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下本発明の実施形態について、図面を参照しながら説明する。なお、下記の実施形態においては、第一導電型半導体をＮ型半導体、第二導電型半導体をＰ型半導体、第一電極をカソード電極、第二電極をアノード電極として説明する。
【００１１】
（実施形態１）
図１は、本発明の実施形態１におけるサージ保護用半導体装置の断面図である。図１に示すように、実施形態１におけるサージ保護用半導体装置は、半導体基板１０と、半導体基板１０の両主面にそれぞれ形成されたカソード電極７及びアノード電極８と、半導体基板１０の一部を覆って形成された絶縁皮膜６とを含む。
【００１２】
半導体基板１０は、高濃度Ｎ型半導体基板１と、高濃度Ｎ型半導体基板１上に形成された低濃度Ｎ型半導体層２と、低濃度Ｎ型半導体層２の表面から層内に延在した高濃度Ｎ型半導体層４と、高濃度Ｎ型半導体層４の底面から低濃度Ｎ型半導体層２の層内に高濃度Ｎ型半導体層４と軸線を共有するように延在したＰ型半導体層３と、低濃度Ｎ型半導体層２の表面から低濃度Ｎ型半導体層２の層内に高濃度Ｎ型半導体層４と軸線を共有するように延在し、且つ高濃度Ｎ型半導体層４との界面Ｊ４及びＰ型半導体層３との界面Ｊ５を有する円筒状の低濃度Ｐ型半導体層５とを含む。
【００１３】
絶縁皮膜６は、低濃度Ｎ型半導体層２の表面と、低濃度Ｐ型半導体層５の表面と、高濃度Ｎ型半導体層４における表面中央部領域以外の表面とを覆って形成されている。また、カソード電極７は、絶縁皮膜６で覆われていない高濃度Ｎ型半導体層４の前記表面中央部領域上と、絶縁皮膜６の一部上とに跨って形成されており、アノード電極８は、高濃度Ｎ型半導体基板１の表面を覆って形成されている。なお、Ｊ１は低濃度Ｎ型半導体層２と絶縁皮膜６との界面、Ｊ２は低濃度Ｐ型半導体層５と絶縁皮膜６との界面、Ｊ３は高濃度Ｎ型半導体層４と絶縁皮膜６との界面、Ｊ６は低濃度Ｐ型半導体層５と低濃度Ｎ型半導体層２との界面、Ｊ７は高濃度Ｎ型半導体層４とＰ型半導体層３との界面、Ｊ８はＰ型半導体層３と低濃度Ｎ型半導体層２との界面を各々示している。
【００１４】
前記構成において、高濃度Ｎ型半導体基板１には、例えば、厚みが４００μｍ程度であって、リン等の不純物の濃度が１０18〜１０21ｃｍ-3程度である単結晶シリコン基板が使用できる。低濃度Ｎ型半導体層２には、例えば、厚みが５０μｍ程度のエピタキシャル成長させたシリコン材料層が使用できる。また、低濃度Ｎ型半導体層２に含まれるリン等の不純物の濃度は、高濃度Ｎ型半導体基板１の不純物濃度より低く、例えば１０13〜１０16ｃｍ-3程度である。Ｐ型半導体層３には、例えば、厚みが２０μｍ程度であって、ボロン等の不純物の濃度が１０18〜１０20ｃｍ-3程度である単結晶シリコン層が使用できる。高濃度Ｎ型半導体層４には、例えば、厚みが１０μｍ程度の単結晶シリコン材料層が使用できる。また、高濃度Ｎ型半導体層４に含まれるリン等の不純物の濃度は、低濃度Ｎ型半導体層２の不純物濃度より高く、例えば１０18〜１０20ｃｍ-3程度である。低濃度Ｐ型半導体層５には、例えば、厚みが３０μｍ程度の単結晶シリコン層が使用できる。また、低濃度Ｐ型半導体層５に含まれるボロン等の不純物の濃度は、Ｐ型半導体層３の不純物濃度よりも低く、例えば１０14〜１０17ｃｍ-3程度である。絶縁皮膜６には、例えば、厚みが２μｍ程度のシリコン酸化膜等が使用できる。カソード電極７及びアノード電極８には、一般的な電極材料である銅や金などの金属が使用できる。
【００１５】
かかる構成によれば、高濃度Ｎ型半導体層４とＰ型半導体層３との界面Ｊ７、及びＰ型半導体層３と低濃度Ｎ型半導体層２との界面Ｊ８がメイン接合部となる。また、高濃度Ｎ型半導体層４と低濃度Ｐ型半導体層５との界面Ｊ４、及び低濃度Ｐ型半導体層５と低濃度Ｎ型半導体層２との界面Ｊ６とがサブ接合部となる。また、上述したように低濃度Ｐ型半導体層５の不純物濃度が、Ｐ型半導体層３の不純物濃度より低いため、メイン接合部である界面Ｊ７及び界面Ｊ８に対して、サブ接合部である界面Ｊ４及び界面Ｊ６の降伏電圧が高くなる。これにより、カソード電極７とアノード電極８との間にサージ電圧が加わった際、サブ接合部である界面Ｊ４及び界面Ｊ６を通過する事なく、メイン接合部である界面Ｊ７及び界面Ｊ８にのみサージ電流が流れる。従って、半導体基板１０と絶縁皮膜６との界面近傍にサージ電流が流れず、サージ保護用半導体装置の耐サージ性を向上させることが出来る。
【００１６】
なお、本実施形態において、Ｐ型半導体層３及び低濃度Ｐ型半導体層５の延在を低濃度Ｎ型半導体層２の層内に留めたが、Ｐ型半導体層３及び低濃度Ｐ型半導体層５を更に深く延在させて高濃度Ｎ型半導体基板１内に達する構造としても良い。
【００１７】
また、空乏層の拡がりが半導体基板１０の側面に達して特性を損なう事を防ぐ目的として、半導体基板１０におけるカソード電極７側の主面の外周縁に、チャンネルストッパーとして高濃度Ｎ型半導体層を別途設けてもよい。
【００１８】
（実施形態２）
次に、本発明の実施形態２におけるサージ保護用半導体装置について説明する。図２は、本発明の実施形態２におけるサージ保護用半導体装置の断面図である。なお、図２において、図１と同一の構成要素には同一の符号を付し、その説明を省略する場合がある。
【００１９】
図２に示すように、実施形態２におけるサージ保護用半導体装置は、半導体基板１０と、半導体基板１０の両主面にそれぞれ形成されたカソード電極７及びアノード電極８と、半導体基板１０の一部を覆って形成された絶縁皮膜６とを含む。
【００２０】
半導体基板１０は、高濃度Ｎ型半導体基板１と、高濃度Ｎ型半導体基板１上に形成された低濃度Ｐ型半導体層５と、低濃度Ｐ型半導体層５の表面から層内に延在した高濃度Ｎ型半導体層４と、高濃度Ｎ型半導体層４の底面から低濃度Ｐ型半導体層５の層内に高濃度Ｎ型半導体層４と軸線を共有するように延在したＰ型半導体層３とを含む。
【００２１】
絶縁皮膜６は、低濃度Ｐ型半導体層５の表面と、高濃度Ｎ型半導体層４における表面中央部領域以外の表面とを覆って形成されている。また、カソード電極７は、絶縁皮膜６で覆われていない高濃度Ｎ型半導体層４の前記表面中央部領域上と、絶縁皮膜６の一部上とに跨って形成されており、アノード電極８は、高濃度Ｎ型半導体基板１の表面を覆って形成されている。また、低濃度Ｐ型半導体層５の不純物濃度が、Ｐ型半導体層３の不純物濃度より低い。
【００２２】
かかる構成によれば、高濃度Ｎ型半導体層４とＰ型半導体層３との界面Ｊ７がメイン接合部となる。また、高濃度Ｎ型半導体層４と低濃度Ｐ型半導体層５との界面Ｊ４がサブ接合部となる。そして、上述したように、低濃度Ｐ型半導体層５の不純物濃度が、Ｐ型半導体層３の不純物濃度より低いため、メイン接合部である界面Ｊ７に対してサブ接合部である界面Ｊ４の降伏電圧が高くなる。これにより、カソード電極７とアノード電極８との間にサージ電圧が加わった際、サブ接合部である界面Ｊ４を通過する事なく、メイン接合部である界面Ｊ７にのみサージ電流が流れる。従って、半導体基板１０と絶縁皮膜６との界面近傍にサージ電流が流れず、サージ保護用半導体装置の耐サージ性を向上させることが出来る。
【００２３】
なお、本実施形態において、Ｐ型半導体層３の延在を低濃度Ｐ型半導体層５の層内に留めたが、Ｐ型半導体層３を更に深く延在させて高濃度Ｎ型半導体基板１内に達する構造としても良い。
【００２４】
その他、上述のサージ保護用半導体装置を複数並列させる場合は、各サージ保護用半導体装置のチャンネルのアイソレーションを確保するために、各サージ保護用半導体装置間に高濃度Ｎ型半導体層を隔壁として別途設けてもよい。
【００２５】
（実施形態３）
次に、本発明の実施形態３におけるサージ保護用半導体装置について説明する。図３は、本発明の実施形態３におけるサージ保護用半導体装置の断面図である。なお、図３において、図１及び図２と同一の構成要素には同一の符号を付し、その説明を省略する場合がある。
【００２６】
図３に示すように、実施形態３におけるサージ保護用半導体装置は、上述した実施形態２におけるサージ保護用半導体装置（図２参照）に対し、半導体基板１０の構成のみが異なる。実施形態３におけるサージ保護用半導体装置では、高濃度Ｎ型半導体基板１と低濃度Ｐ型半導体層５との間に低濃度Ｎ型半導体層２が介在している。これにより、高濃度Ｎ型半導体基板１は、低濃度Ｎ型半導体層２の不純物濃度に依存することなく、アノード電極８とオーミック接触することができる。従って、低濃度Ｎ型半導体層２の不純物濃度を低減してもサージ保護用半導体装置の耐サージ性が低下しないため、低濃度Ｎ型半導体層２の不純物濃度を低減することによって、サージ保護用半導体装置の寄生容量を低減することができる。なお、高濃度Ｎ型半導体基板１及び低濃度Ｎ型半導体層２の不純物濃度は、例えばそれぞれ１０18〜１０21ｃｍ-3程度及び１０13〜１０16ｃｍ-3程度とすることができる。その他の構成は、上述した実施形態２におけるサージ保護用半導体装置と同様であるため、実施形態３におけるサージ保護用半導体装置によっても、実施形態２におけるサージ保護用半導体装置と同様の効果を発揮させることができる。
【００２７】
以上、本発明の実施形態について説明したが、本発明はこれに限定されない。例えば、上述した実施形態１〜３においては、第一導電型半導体をＮ型半導体とし、第二導電型半導体をＰ型半導体として説明したが、第一導電型半導体をＰ型半導体とし、第二導電型半導体をＮ型半導体としてもよい。その場合、アノード電極とカソード電極が入れ替わる事となる。
【産業上の利用可能性】
【００２８】
本発明は、基準電圧回路や保護回路として有用であり、特に、耐サージ性が要求される回路に有用である。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態１におけるサージ保護用半導体装置の断面図である。
【図２】本発明の実施形態２におけるサージ保護用半導体装置の断面図である。
【図３】本発明の実施形態３におけるサージ保護用半導体装置の断面図である。
【図４】従来のサージ保護用半導体装置の断面図である。
【符号の説明】
【００３０】
１  高濃度Ｎ型半導体基板
２  低濃度Ｎ型半導体層
３  Ｐ型半導体層
４  高濃度Ｎ型半導体層
５  低濃度Ｐ型半導体層
６  絶縁皮膜
７  カソード電極
８  アノード電極
１０  半導体基板
Ｊ１  低濃度Ｎ型半導体層２と絶縁皮膜６との界面
Ｊ２  低濃度Ｐ型半導体層５と絶縁皮膜６との界面
Ｊ３  高濃度Ｎ型半導体層４と絶縁皮膜６との界面
Ｊ４  高濃度Ｎ型半導体層４と低濃度Ｐ型半導体層５との界面
Ｊ５  Ｐ型半導体層３と低濃度Ｐ型半導体層５との界面
Ｊ６  低濃度Ｐ型半導体層５と低濃度Ｎ型半導体層２との界面
Ｊ７  高濃度Ｎ型半導体層４とＰ型半導体層３との界面
Ｊ８  Ｐ型半導体層３と低濃度Ｎ型半導体層２との界面
【図１】
0004642767.tif 000002
【図２】
0004642767.tif 000003
【図３】
0004642767.tif 000004
【図４】
0004642767.tif 000005