(57)【特許請求の範囲】
【請求項１】
シリケート界面膜と、
前記シリケート界面膜上に形成された、金属合金酸化物を含む高誘電体膜とを含み、
前記シリケート界面膜は、Ｍ１−ｘＳｉｘＯ２（ただし、Ｍは、ハフニウム、ジルコニウム、タンタル、チタン、スカンジウム、イットリウム、ランタン及びアルミニウムよりなる群から選択される１種以上の金属原子を示し、０．５≦ｘ≦０．９である。）で表示される金属シリケートで形成され、
前記金属合金酸化物は、少なくとも２種の相互拡散された金属元素を含むか、または、少なくとも２種の金属元素が原子レベルで均一に混合され、
前記金属合金酸化物は、ＡｙＢ１−ｙＯ２（ただし、Ａ、Ｂはそれぞれ金属原子を示し、前記Ａで示す金属原子は、前記Ｍと同一又は同族物質であり、前記Ｂで示す金属原子はＸＩＩＩ族金属であり、０＜ｙ＜１である。）であることを特徴とする半導体素子の多層誘電体構造物。
【請求項２】
金属合金酸化物は、前記高誘電体膜の純固定電荷量が最小になるようにする物質から選択されたことを特徴とする請求項１に記載の半導体素子の多層誘電体構造物。
【請求項３】
前記金属合金酸化物は、ハフニウム−アルミニウム合金酸化物、ジルコニウム−アルミニウム合金酸化物、タンタル−アルミニウム合金酸化物、チタン−アルミニウム合金酸化物、イットリウム−アルミニウム合金酸化物およびハフニウム−ジルコニウム−アルミニウム合金酸化物からなる群から選択される１種以上である、請求項１または２に記載の半導体素子の多層誘電体構造物。
【請求項４】
前記高誘電体膜の誘電率は、前記シリケート界面膜の誘電率より高いことを特徴とする請求項１〜３のいずれか１項に記載の半導体素子の多層誘電体構造物。
【請求項５】
前記シリケート界面膜の誘電率は、シリコン窒化膜、シリコン酸化膜又はシリコン酸窒化膜の誘電率より高いことを特徴とする請求項１〜４のいずれか１項に記載の半導体素子の多層誘電体構造物。
【請求項６】
前記シリケート界面膜の厚さは、約５Å〜５０Åであることを特徴とする請求項１〜５のいずれか１項に記載の半導体素子の多層誘電体構造物。
【請求項７】
前記シリケート界面膜の厚さは、約５Å〜１０Åであることを特徴とする請求項６に記載の半導体素子の多層誘電体構造物。
【請求項８】
前記１−ｘは、０．２〜０．４であることを特徴とする請求項１〜７のいずれか１項に記載の半導体素子の多層誘電体構造物。
【請求項９】
前記ＡとＭで示す金属原子はＩＶ族金属であることを特徴とする請求項１〜８のいずれか１項に記載の半導体素子の多層誘電体構造物。
【請求項１０】
前記Ａで示す金属原子は、ジルコニウム又はハフニウムであり、前記Ｂはアルミニウムであることを特徴とする請求項１〜９のいずれか１項に記載の半導体素子の多層誘電体構造物。
【請求項１１】
前記ｙは、０．５〜０．９であることを特徴とする請求項１〜１０のいずれか１項に記載の半導体素子の多層誘電体構造物。
【請求項１２】
前記Ａ：Ｂの組成比が１：１〜５：１になるようにすることを特徴とする請求項１〜１１のいずれか１項に記載の半導体素子の多層誘電体構造物。
【請求項１３】
前記Ａ：Ｂの組成比が２：１であることを特徴とする請求項１２に記載の半導体素子の多層誘電体構造物。
【請求項１４】
前記シリケート界面膜は、前記高誘電体膜から拡散されたアルミニウム原子を含むことを特徴とする請求項１０に記載の半導体素子の多層誘電体構造物。
【請求項１５】
前記ｙは、前記シリケート界面膜と前記高誘電体膜の界面から前記高誘電体膜の上面へ行くほど減少し、
前記Ａの濃度は、前記高誘電体膜の厚さに沿って濃度の傾きを有することを特徴とする請求項１〜１４のいずれか１項に記載の半導体素子の多層誘電体構造物。
【請求項１６】
前記Ｂの濃度は、前記高誘電体膜内の前記Ａの濃度の傾きに反比例することを特徴とする請求項１〜１５のいずれか１項に記載の半導体素子の多層誘電体構造物。
【請求項１７】
前記高誘電体膜は、前記シリケート界面膜から拡散されたシリコン原子を含むことを特徴とする請求項１〜１６のいずれか１項に記載の半導体素子の多層誘電体構造物。
【請求項１８】
前記高誘電体膜は、非晶質結晶構造であることを特徴とする請求項１〜１７のいずれか１項に記載の半導体素子の多層誘電体構造物。
【請求項１９】
前記高誘電体膜の厚さは２Å〜６０Åであることを特徴とする請求項１〜１８のいずれか１項に記載の半導体素子の多層誘電体構造物。
【請求項２０】
シリケート界面膜を形成する段階と、
前記シリケート界面膜上に金属合金酸化物よりなる高誘電体膜を形成する段階と、
を含み、
前記金属合金酸化物は、相互拡散された少なくとも２種の金属元素を含み、
前記高誘電体膜を形成する段階は、
第１の金属元素を含む第１の層をＡＬＤ方法により形成する段階と、
前記第１の層上に第２の金属元素を含む第２の層をＡＬＤ方法により形成する段階と、
結果物を前記第１及び第２の金属元素が相互拡散する温度でアニーリングする段階と、
を含み、
前記シリケート界面膜は、Ｍ１−ｘＳｉｘＯ２（ただし、Ｍは、ハフニウム、ジルコニウム、タンタル、チタン、スカンジウム、イットリウム、ランタン及びアルミニウムよりなる群から選択される１種以上の金属原子を示し、０．５≦ｘ≦０．９である。）で表示される金属シリケートで形成され、
前記第１の層は、前記Ｍと同一又は同族物質の酸化物を含み、
前記第２の層は、ＸＩＩＩ族金属の酸化物を含むことを特徴とする半導体素子の多層誘電体構造物の製造方法。
【請求項２１】
前記アニーリング温度は、９００℃以上である請求項２０に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項２２】
前記第１の層は所定の第１の電荷を有し、前記第２の層は前記第１の層の前記所定の第１の電荷とは反対の所定の第２の電荷を有することを特徴とする請求項２０または２１に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項２３】
前記所定の第１の電荷は正の固定電荷であり、前記所定の第２の電荷は負の固定電荷であることを特徴とする請求項２２に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項２４】
前記アニーリング段階前に、一つ以上の前記第１及び第２の層を追加に形成する段階をさらに含むことを特徴とする請求項２０〜２３のいずれか１項に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項２５】
最上層は、アルミニウム酸化物層であることを特徴とする請求項２４に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項２６】
前記第２の層の厚さは、前記第１の層厚さの半分であることを特徴とする請求項２０〜２５のいずれか１項に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項２７】
前記第１の層は１０Å厚さで形成し、前記第２の層は５Å厚さで形成することを特徴とする請求項２６に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項２８】
前記第１の層は、ハフニウム酸化物、ジルコニウム酸化物、タンタル酸化物、アルミニウム酸化物、チタン酸化物、イットリウム酸化物、ストロンチウム酸化物、スカンジウム酸化物、ランタン酸化物およびバリウム酸化物とからなる群から選択される１種以上で形成し、
前記第２の層は、アルミニウム酸化物で形成することを特徴とする請求項２０〜２７のいずれか１項に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項２９】
前記１−ｘは、０．２〜０．４であることを特徴とする請求項２０〜２８のいずれか１項に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項３０】
前記シリケート界面膜を形成する段階は、ＡＬＤ方法、ＭＯＣＶＤ方法又は反応性スパッタリング方法により行うものである、請求項２０〜２９のいずれか１項に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項３１】
シリケート界面膜を形成する段階と、
前記シリケート界面膜上に金属合金酸化物よりなる高誘電体膜を形成する段階と、
を含み、
前記高誘電体膜は、相互拡散された少なくとも２種の金属元素を含み、
前記高誘電体膜を形成する段階は、ＭＯＣＶＤ方法又は反応性スパッタリング方法により遂行され、前記２種の金属元素のソースは、同時に供給されて前記高誘電体膜を形成し、
前記シリケート界面膜は、Ｍ１−ｘＳｉｘＯ２（ただし、Ｍは、ハフニウム、ジルコニウム、タンタル、チタン、スカンジウム、イットリウム、ランタン及びアルミニウムよりなる群から選択される１種以上の金属原子を示し、０．５≦ｘ≦０．９である。）で表示される金属シリケートで形成され、
前記２種の金属元素のうち少なくとも１種は、前記Ｍと同一又は同族物質であり、
他の１種は、ＸＩＩＩ族金属であることを特徴とする、半導体素子の多層誘電体構造物の製造方法。
【請求項３２】
前記相互拡散される少なくとも２種の金属元素は、原子レベルで均一に混合されることを特徴とする請求項２０〜３０のいずれか１項に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項３３】
前記相互拡散される少なくとも２種の金属元素は、原子レベルで均一に混合されることを特徴とする請求項３１に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項３４】
前記高誘電体膜の誘電率は、前記シリケート界面膜の誘電率より大きいことを特徴とする請求項２０〜３０、３２のいずれか１項に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項３５】
前記高誘電体膜の誘電率は、前記シリケート界面膜の誘電率より大きいことを特徴とする請求項３１または３３に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項３６】
前記高誘電体膜の厚さは、２Å〜６０Åであることを特徴とする請求項２０〜３０、３２、３４のいずれか１項に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項３７】
前記高誘電体膜の厚さは、２Å〜６０Åであることを特徴とする請求項３１、３３、３５のいずれか１項に記載の半導体素子の多層誘電体構造物の製造方法。
【請求項３８】
請求項２０〜３０、３２、３４、３６のいずれか１項に記載の方法により製造された多層誘電体構造物を含むことを特徴とする半導体素子。
【請求項３９】
請求項３１、３３、３５、３７のいずれか１項に記載の方法により製造された多層誘電体構造物を含むことを特徴とする半導体素子。
【請求項４０】
基板と、
前記基板上に形成されたシリケート界面膜と、
前記シリケート界面膜上に形成され、金属合金酸化物を含む高誘電体膜と、
ゲート電極と、
前記ゲート電極に隣接して形成されたソース／ドレーン領域と、
を含み、
前記シリケート界面膜は、Ｍ１−ｘＳｉｘＯ２（ただし、Ｍは、ハフニウム、ジルコニウム、タンタル、チタン、スカンジウム、イットリウム、ランタン及びアルミニウムよりなる群から選択される１種以上の金属原子を示し、０．５≦ｘ≦０．９である。）で表示される金属シリケートで形成され、
前記金属合金酸化物は、少なくとも２種の相互拡散された金属元素を含むか、または、少なくとも２種の金属元素が原子レベルで均一に混合され、
前記金属合金酸化物は、ＡｙＢ１−ｙＯ２（ただし、Ａ、Ｂはそれぞれ金属原子を示し、前記Ａで示す金属原子は、前記Ｍと同一又は同族物質であり、前記Ｂで示す金属原子はＸＩＩＩ族金属であり、０＜ｙ＜１である。）であることを特徴とする半導体素子。
【請求項４１】
前記高誘電体膜の誘電率は、前記シリケート界面膜の誘電率より大きいことを特徴とする請求項４０に記載の半導体素子。
【請求項４２】
前記ゲート電極は、金属又はポリシリコンで形成されたことを特徴とする請求項４０または４１に記載の半導体素子。
【請求項４３】
基板と、
ゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたフローティングゲートと、
前記フローティングゲート上に形成されたシリケート界面膜と、
前記シリケート界面膜上に形成され、金属合金酸化物を含む高誘電体膜と、
前記高誘電体膜上に形成されたコントロールゲートと、
を含み、
前記シリケート界面膜は、Ｍ１−ｘＳｉｘＯ２（ただし、Ｍは、ハフニウム、ジルコニウム、タンタル、チタン、スカンジウム、イットリウム、ランタン及びアルミニウムよりなる群から選択される１種以上の金属原子を示し、０．５≦ｘ≦０．９である。）で表示される金属シリケートで形成され、
前記金属合金酸化物は、少なくとも２種の相互拡散された金属元素を含むか、または、少なくとも２種の金属元素が原子レベルで均一に混合され、
前記金属合金酸化物は、ＡｙＢ１−ｙＯ２（ただし、Ａ、Ｂはそれぞれ金属原子を示し、前記Ａで示す金属原子は、前記Ｍと同一又は同族物質であり、前記Ｂで示す金属原子はＸＩＩＩ族金属であり、０＜ｙ＜１である。）であることを特徴とする不揮発性メモリ素子。
【請求項４４】
前記高誘電体膜の誘電率は、前記シリケート界面膜の誘電率より大きいことを特徴とする請求項４３に記載の不揮発性メモリ素子。
【請求項４５】
前記ゲート絶縁膜は、前記シリケート界面膜と、前記シリケート界面膜上に形成され、金属合金酸化物を含む高誘電体膜とを含むことを特徴とする請求項４３または４４に記載の不揮発性メモリ素子。
【請求項４６】
基板と、
前記基板上に形成されたシリケート界面膜と、
前記シリケート界面膜上に形成され、金属合金酸化物を含む高誘電体膜と、
前記高誘電体膜上に形成されたフローティングゲートと、
前記フローティングゲート上に形成されたゲートの層間絶縁膜と、
前記ゲートの層間絶縁膜上に形成されたコントロールゲートと、
を含み、
前記シリケート界面膜は、Ｍ１−ｘＳｉｘＯ２（ただし、Ｍは、ハフニウム、ジルコニウム、タンタル、チタン、スカンジウム、イットリウム、ランタン及びアルミニウムよりなる群から選択される１種以上の金属原子を示し、０．５≦ｘ≦０．９である。）で表示される金属シリケートで形成され、
前記金属合金酸化物は、少なくとも２種の相互拡散された金属元素を含むか、または、少なくとも２種の金属元素が原子レベルで均一に混合され、
前記金属合金酸化物は、ＡｙＢ１−ｙＯ２（ただし、Ａ、Ｂはそれぞれ金属原子を示し、前記Ａで示す金属原子は、前記Ｍと同一又は同族物質であり、前記Ｂで示す金属原子はＸＩＩＩ族金属であり、０＜ｙ＜１である。）であることを特徴とする不揮発性メモリ素子。
【請求項４７】
下部電極と、
前記下部電極上に形成されたシリケート界面膜と、
前記シリケート界面膜上に形成され、金属合金酸化物を含む高誘電体膜と、
前記高誘電体膜上に形成された上部電極と、
を含み、
前記シリケート界面膜は、Ｍ１−ｘＳｉｘＯ２（ただし、Ｍは、ハフニウム、ジルコニウム、タンタル、チタン、スカンジウム、イットリウム、ランタン及びアルミニウムよりなる群から選択される１種以上の金属原子を示し、０．５≦ｘ≦０．９である。）で表示される金属シリケートで形成され、
前記金属合金酸化物は、少なくとも２種の相互拡散された金属元素を含むか、または、少なくとも２種の金属元素が原子レベルで均一に混合され、
前記金属合金酸化物は、ＡｙＢ１−ｙＯ２（ただし、Ａ、Ｂはそれぞれ金属原子を示し、前記Ａで示す金属原子は、前記Ｍと同一又は同族物質であり、前記Ｂで示す金属原子はＸＩＩＩ族金属であり、０＜ｙ＜１である。）であることを特徴とする不揮発性メモリ素子。
【請求項４８】
前記高誘電体膜の誘電率は、前記シリケート界面膜の誘電率より大きいことを特徴とする請求項４７に記載の不揮発性メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の多層誘電体構造物および半導体素子に係り、特にシリケート界面膜と特定の高誘電体膜とを含む半導体素子の多層誘電体構造物、および該半導体素子の多層誘電体構造物を含む半導体素子及びその製造方法に関する。
【背景技術】
【０００２】
集積回路の各世代の発展に伴って、高集積度及び高性能を提供するために素子の大きさは、次第に小さくなっている。特に、ゲート誘電体膜は、可能な限り薄く形成されるが、ゲート誘電体膜の厚さが薄くなるほど、ＭＯＳトランジスタのような微細電子素子の駆動電流が増加するためである。従って、素子の性能を向上させるためには単に薄いだけではなく、信頼性があり、欠陥が少ないゲート誘電膜を形成するものが次第に重要になっている。
【０００３】
数十年間、熱酸化膜すなわち、シリコン酸化膜がゲート誘電体膜として使用されてきた。これは、シリコン熱酸化膜が下部のシリコン基板に対して安定であり、製造工程が簡単になるためである。
【０００４】
しかしながら、シリコン酸化膜は、３．９程度の低い誘電定数を有するためシリコン酸化膜よりなるゲート誘電体膜の厚さを薄くするには限界があり、特に薄いシリコン酸化膜よりなるゲート誘電体膜を通じてゲート漏洩電流が発生するため、シリコン酸化膜の厚さを薄くすることはさらに困難である。
【０００５】
このような状況下、シリコン酸化膜より厚いが、素子の性能を改善させることができる代替誘電体膜が要求されている。こうした代替誘電体膜の性能は、酸化膜換算膜厚（Ｅｑｕｉｖａｌｅｎｔ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ；ＥＯＴ）として評価されるか、表現される。
【０００６】
前述した問題点を解決するためにいろいろの試みが行われてきた。例えば、特許文献１は、シリコン基板及び高誘電体膜の間にシリコンオキシナイトライド膜を介在させる技術を開示し、特許文献２は、ゲート誘電体膜としてハフニウムオキシナイトライド膜又はジルコニウムオキシナイトライド膜を使用する技術を開示する。これに加えて、特許文献３は、シリコン酸化膜、シリコン窒化膜及びシリコンオキシナイトライド界面膜を開示する。また、特許文献４は、高誘電率を有するジルコニウムシリコンオキシナイトライド膜又はハフニウムシリコンオキシナイトライド膜を開示する。
【特許文献１】米国特許第６，０２０，０２４号
【特許文献２】米国特許第６，０１３，５５３号
【特許文献３】国際特許出願公開第ＷＯ００／０１００８号
【特許文献４】米国特許第６，０２０，２４３号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、こうした方法は前述した問題点を解決するのにおいて十分ではない。例えば、高誘電体膜及びシリコン基板の間又は高誘電体膜及びポリシリコンゲート電極の間に介在されるシリコン窒化膜又はシリコンオキシナイトライド膜は、高い界面状態密度と共に電荷のトラッピングを誘発させる。従って、上記方法は、チャネル移動度を減少させて素子の性能を低下させる。その上に、シリコン窒化膜又はシリコンオキシナイトライド膜を形成するためには相対的に多い熱工程が要求される。
【０００８】
従って、界面特性の改善として、誘電体膜の酸化膜換算膜厚さを薄くさせることによって素子の性能を改善させることができる誘電体膜及びこの製造方法が要求される。
【０００９】
本発明の技術的課題は、界面特性の改善は勿論、誘電体膜の酸化膜換算膜厚さを薄くすることによって素子の性能を改善させることができる改善された半導体素子の多層誘電体構造物を提供することにある。
【００１０】
本発明の他の技術的課題は、前述した半導体素子の多層誘電体構造物の製造に適した方法を提供するところにある。
【課題を解決するための手段】
【００１１】
前述した技術的課題を達成するための本発明の半導体素子の多層誘電体構造物の実施形態は、シリケート界面膜と、シリケート界面膜上に形成され、かつ金属合金酸化物を含む高誘電体膜とを含む。
【００１２】
前述した他の技術的課題を達成するための本発明の半導体素子の多層誘電体構造物の製造方法は、シリケート界面膜を形成する段階と、シリケート界面膜上に金属合金酸化物よりなる高誘電体膜を形成する段階とを含む。
【００１３】
前述したさらに他の技術的課題を達成するための本発明の半導体素子の多層誘電体構造物は、
さらに、前記金属合金酸化物よりなる高誘電体膜を形成する段階が、
第１の金属元素を含む第１の層をＡＬＤ方法により形成する段階と、
前記第１の層上に第２の金属元素を含む第２の層をＡＬＤ方法により形成する段階と、
前記結果物を前記第１及び第２の金属元素が相互拡散されるようにする温度でアニーリングする段階と、
を含むことを特徴とする方法により製造される。
【００１４】
前述したさらに他の技術的課題を達成するための本発明の半導体素子の多層誘電体構造物は、
前記高誘電体膜が、相互拡散された少なくとも２種の金属元素を含み、
前記高誘電体膜を形成する段階は、ＭＯＣＶＤ方法又は反応性スパッタリング方法により遂行され、前記２種の金属元素のソースは、同時に供給されて前記高誘電体膜を形成する方法により製造される。
【００１５】
前述したさらに他の技術的課題を達成するための本発明の半導体素子は、基板と、基板上に形成されたシリケート界面膜と、シリケート界面膜上に形成され、金属合金酸化物を含む高誘電体膜と、ゲート電極と、ゲート電極に隣接して形成されたソース／ドレーン領域と、を含む。
【００１６】
前述したさらに他の技術的課題を達成するための本発明の不揮発性メモリ素子は、基板と、ゲート絶縁膜と、ゲート絶縁膜上に形成されたフローティングゲートと、フローティングゲート上に形成されたシリケート界面膜と、シリケート界面膜上に形成され、金属合金酸化物を含む高誘電体膜と、高誘電体膜上に形成されたコントロールゲートと、を含む。
【００１７】
前述したさらに他の技術的課題を達成するための本発明の不揮発性メモリ素子は、基板と、基板上に形成されたシリケート界面膜と、シリケート界面膜上に形成され、金属合金酸化物を含む高誘電体膜と、高誘電体膜上に形成されたフローティングゲートと、フローティングゲート上に形成されたゲートの層間絶縁膜と、該絶縁膜上に形成されたコントロールゲートと、を含む。
【００１８】
前述したさらに他の技術的課題を達成するための本発明の不揮発性メモリ素子は、下部電極と、下部電極上に形成されたシリケート界面膜と、シリケート界面膜上に形成され、金属合金酸化物を含む高誘電体膜と、高誘電体膜上に形成された上部電極と、を含む。
【発明の効果】
【００１９】
本発明によれば、界面特性が改善され、シリコン窒化膜又はシリコン酸窒化膜よりなる界面膜を介在する従来技術による誘電体膜のＥＯＴと同一であるか、これより薄くすることができる。すなわち、高誘電体膜と共にシリコン酸化膜、シリコン窒化膜又は酸窒化膜より誘電率が大きいシリケート界面膜を結合することによって改善された界面特性を有する少ないＥＯＴを達成することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の利点及び特徴、およびこれらを達成する方法を、添付する図面を参照しつつ後述する実施形態によって明確にする。しかしながら、本発明は、以下で開示される実施形態に限定されるものではない。なお、明細書において同一符号は同一構成要素を示す。
【００２１】
以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。
【００２２】
図１は、本発明の一実施形態を示す断面図であって、本発明の半導体素子の多層誘電体構造物は、シリケートよりなるシリケート界面膜１２が導電層又はシリコン基板のような基板１０上に形成されたものである。該半導体素子の多層誘電体構造物は、これを用いて半導体とすることができる。従って、半導体素子の多層誘電体構造物は半導体を構成する一部材である。該半導体素子の多層誘電体構造物において、シリケート界面膜１２の誘電率は、シリコン酸化膜、シリコン窒化膜又はシリコン酸窒化膜の誘電率より大きい。
【００２３】
シリケート界面膜１２の厚さは、５Å〜５０Åであることが好ましく、より望ましくは５Å〜１０Å厚さ（２Å〜４ÅＥＯＴ）である。
【００２４】
シリケート界面膜１２は、Ｍ１−ｘＳｉｘＯ２（ただし、Ｍは金属原子を示し、０＜ｘ＜１である。）で示される金属シリケートで形成されることが好ましい。Ｍで示す金属原子は、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）およびアルミニウム（Ａｌ）よりなる群から選択される１種以上であってもよい。しかしながら、本発明はこれら金属に限定されず、本発明の思想及び範囲内で本発明に適したどんな異なる物質も使用されることができる。
【００２５】
Ｍ１−ｘＳｉｘＯ２で示す金属シリケートにおいて、１−ｘの値が０．１以上であることが好ましい。これにより最適の誘電率をうることができる。望ましくは、１−ｘは０．５以下であり、より望ましくは、１−ｘは０．２〜０．４である。
【００２６】
シリケート界面膜１２の上面に高誘電体膜１４が形成されて半導体素子の多層誘電体構造物１５を構成することができる。高誘電体膜１４は、シリコン酸化膜より高い誘電率を有し、望ましくは、シリケート界面膜１２より高い誘電率を有するものである。また、高誘電体膜１４は、下部のシリケート界面膜１２との整合性に優れ、ゲート電極又はコントロールゲートなどのような上部構造物と反応しないものが望ましい。
【００２７】
本発明で、シリケート界面膜１２は、実質的に界面特性を向上させ得る。これは、シリケート界面膜１２が高誘電体膜１４と下部基板１０との反応又は高誘電体膜１４とキャパシタ下部電極との反応を実質的に抑制することができるためである。また、シリケート界面膜１２は、シリコン酸化膜よりさらに負の形成エネルギーを有するのでシリコン基板上で化学的に安定して信頼性が高い半導体素子を形成させることができる。従って、本発明は、従来方法に比べて界面トラップ密度を低めることができ、実質的に界面特性を向上させ得る。
【００２８】
また、シリケート界面膜１２は、１０〜１２程度の相対的に高い誘電率を有するので従来の方法に比べてＥＯＴを減少させることができる。
【００２９】
ひいては、金属シリケート界面膜１２は、以降の熱処理工程が行なわれる９００℃以上の高温でも実質的に非晶質状態を維持することができる。従って、金属シリケート界面膜１２内では、粒界の形成が少なく漏洩電流を減少させることができる。
【００３０】
高誘電体膜１４は、金属合金酸化物よりなる。高誘電体膜１４の金属合金酸化物は、少なくとも２種の相互拡散可能な金属元素を含むことができる。金属合金酸化物は、少なくとも２種の金属酸化物の混合物であってもよい。より望ましくは、少なくとも２種の金属元素が原子レベルで均一に混合されたものである。しかしながら、応用分野に応じて、少なくとも２種の金属元素は、不均一に混合されることもでき、本発明の範囲内で誘電体として機能するのに十分な程度で混合されることができる。
【００３１】
高誘電体膜１４を形成する少なくとも２種の金属酸化物は、高誘電体膜１４内の最小の純固定電荷量（ｎｅｔ  ｆｉｘｅｄ  ｃｈａｒｇｅ）を殆ど０にしうる物質から選択することができる。このような金属酸化物としては、ハフニウム酸化物、ジルコニウム酸化物、タンタル酸化物、アルミニウム酸化物、チタン酸化物、イットリウム酸化物、ストロンチウム酸化物、スカンジウム酸化物、ランタン酸化物又はバリウム酸化物などがある。ただし、これに限定されるものではない。
【００３２】
金属合金酸化物としては、ハフニウム−アルミニウム合金酸化物、ジルコニウム−アルミニウム合金酸化物、タンタル−アルミニウム合金酸化物、チタン−アルミニウム合金酸化物、イットリウム−アルミニウム合金酸化物又はハフニウム−ジルコニウム−アルミニウム酸化物であることが好ましい。ただし、これに限定されるものではない。一方、金属−アルミニウム合金酸化物は、ハフニウム−アルミネート（ＨｆＡｌＯ）のように金属アルミネートで表現されることができる。
【００３３】
高誘電体膜１４は、シリケート界面膜１２より高い誘電率を有する金属合金酸化物で形成されうる。
【００３４】
また、金属酸化物は、ＡｙＢ１−ｙＯ２（ただし、Ａ、Ｂはそれぞれ金属原子を示し、０＜ｙ＜１である。）で示される酸化物であることが好ましい。また、Ａで示す金属原子は、シリケート界面膜１２の金属（Ｍ）と同一又は同族金属であることが望ましい。例えば、半導体素子の多層誘電体構造物１５がハフニウムシリケート界面膜１２を含むものであれば、高誘電体膜１４は、ハフニウム酸化膜とアルミニウム酸化膜の混合物などのようなハフニウム−アルミニウム合金金属膜を含むことが好ましい。また、シリケート界面膜１２がジルコニウムシリケート界面膜であれば、高誘電体膜１４は、ジルコニウム酸化膜とアルミニウム酸化膜の混合物のようなジルコニウムアルミニウム合金金属膜を含むことが好ましい。これにより得られる半導体素子の特性を向上することができる。例えば、シリケート界面膜１２とその上の高誘電体膜１４との電気的な整合性により界面特性が向上される。
【００３５】
より望ましくは、Ａ及びＭで示す金属原子は、ＩＶ族金属であり、Ｂで示す金属原子はＸＩＩＩ族金属である。例えば、Ａで示す金属原子はジルコニウム又はハフニウムであり、Ｂで示す金属原子はアルミニウムであることが好ましい。
【００３６】
なお、高誘電率と高い結晶化温度を有するためにｙは０．５〜０．９であることがこのましい。
【００３７】
ＡとＢの組成比は、１：１〜５：１であることが好ましい。Ａの含量が多くなれば、誘電率は増加するが、結晶化温度が低くなるので漏洩電流を増加させる。理想的には、高誘電体膜１４は、実質的に非晶質結晶構造であるり、漏洩電流を減少させるものである。より望ましくは、Ａ：Ｂの組成比は約２：１にすれば固定電荷を殆ど０にできる。Ａで示す金属原子がハフニウム又はジルコニウムであり、Ｂで示す金属原子がアルミニウムである場合は、このような特性を付与することができる。高誘電体膜１４は、２Å〜６０Å厚さで形成されることができる。ここで、２Åは、原子層の基本厚さであり、６０Åは、後続のアニーリング工程でのポッピング（ｐｏｐｐｉｎｇ）現象を抑制することができる上限厚さである。形成工程で誘電体膜内にトラップされたヒドロキシル（ｈｙｄｒｏｘｙｌ）ラジカルは、後続のアニーリング工程でポッピングされて誘電体膜内にホールを残すことによって誘電体膜を損傷させる。このようなポッピング現象が発生すれば、後続のゲートポリ蒸着などのような工程を顕著に阻害することができる。
【００３８】
図２は、半導体素子に適用するために、前述した半導体素子の多層誘電体構造物１５を製造する他の実施形態による方法を説明するための断面図である。説明を明瞭かつ簡潔にするために従来の広く知られた製造工程の詳細な説明は省略する。
【００３９】
前述したように、シリケート界面膜１２は、導電層または半導体基板１０上に形成される。望ましくは、金属シリケート界面膜１２は、図１を参照して説明した物質で形成されうる。より望ましくは、金属シリケート界面膜１２は、ＡＬＤ技術を使用して形成される。従って、高い温度を必要とする従来の技術に比べて低い温度で実施することができる。さらに、ＡＬＤ技術を使用することによって、従来の化学気相蒸着方法では不可能な多様な種類の前駆体が使用されることができ、成膜厚さを非常に精巧に調節することができる。
【００４０】
特に、金属シリケート界面膜１２を形成するためのＡＬＤ技術は、金属ソース、シリコンソース及び酸素ソースガスの送り込み（ｐｕｌｓｉｎｇ）とパージ（ｐｕｒｇｉｎｇ）段階を交代に反復して実施することによって行なうことができる。ジルコニウムシリケート界面膜１２の場合、ＺｒＣｌ４が金属ソースとして使用されることができる。同様に、ハフニウムシリケート界面膜１２の場合、ＨｆＣｌ４を金属ソースとして使用することができる。また、シリコンソースは、ＳｉＨ４又はＳｉＣｌ４Ｈ２を使用することができる。酸素ソースは、Ｈ２０、オゾン、酸素ラジカル、ＩＰＡのようなアルコール、Ｄ２０又はＨ２０２などが使用されうる。これ以外にも、本発明の範囲内で本発明に適した異なる前駆体を使用することができる。たとえば下表１に記載された多様な前駆体が使用されることができるが、これに限定されるものではない。
【００４１】
【表１】
0004722501.tif 000002
【００４２】
シリケート界面膜１２の厚さ及び組成比について、原子層蒸着方法と類似した方法で調製してもよく、化学気相蒸着法（ＣＶＤ）、有機金属化学気相蒸着法（ＭＯＣＶＤ）又は反応性スパッタリング技術を使用することもできる。有機金属化学気相蒸着技術は、ＨＦ（Ｏ−Ｓｉ−Ｒ３）４又はＺｒ（Ｏ−Ｓｉ−Ｒ３）４のような前駆体を使用して行なうことができる。なお、前記式中で「Ｒ」は、Ｃ２Ｈ５を示す。これ以外にも、ハフニウムソースとしてＨｆ−ｔ−ブトキシドが使用でき、ジルコニウムソースとしてＺｒ−ｔ−ブトキシドが使用できる。また、シリコンソースとして、テトラエトキシオルソシラン又はテトラエチルオルソシリケートを使用しうる。
【００４３】
続いて、図１を参照しつつ説明したように、金属合金酸化物を含む高誘電体膜１４をシリケート界面膜１２上に形成する。高誘電体膜１４を形成するために、第１の金属元素を含む第１の層１８をＡＬＤ技術により形成することが好ましい。次いで、第２の金属を含む第２の層２０を第１の層１８上にＡＬＤ技術に形成することが好ましい。第１及び第２の金属元素は、ハフニウム酸化物、ジルコニウム酸化物、タンタル酸化物、アルミニウム酸化物、チタン酸化物、イットリウム酸化物、ストロンチウム酸化物、スカンジウム酸化物、ランタン酸化物又はバリウム酸化物の酸化物を形成することができる。
【００４４】
シリケート界面膜１２をジルコニウムシリケートで形成する場合、上部の高誘電体膜１４は、ジルコニウム酸化膜とアルミニウム酸化膜を積層した後、熱処理することによって形成することができる。この場合、シリケート界面膜１２の金属は、金属合金酸化膜（高誘電体膜１４）内に含まれた金属のうち一つと同一の金属なので、シリケート界面膜１２と上部の高誘電体膜１４との電気的な整合性が向上される。同様に、シリケート界面膜１２がハフニウムシリケートで形成されれば、高誘電体膜１４は、ハフニウム酸化膜とアルミニウム酸化膜を積層した後、熱処理を行うことによって形成される。
【００４５】
より望ましくは、第１の層１８は、正または負のいずれかの所定の第１の電荷を有することができ、第２の層２０は、第１の層１８と反対の負または正のいずれかの第２の電荷を有する。より望ましくは、第１の層１８の所定の第１の電荷は正の固定電荷であり、第２の層２０の第２の電荷は負の固定電荷である。このような要件を満たす第１の層１８は、ハフニウム酸化物、ジルコニウム酸化物、タンタル酸化物、アルミニウム酸化物、チタン酸化物、イットリウム酸化物、ストロンチウム酸化物、スカンジウム酸化物、ランタン酸化物又はバリウム酸化物で形成され、第２の層２０は、アルミニウム酸化物で形成されることが好ましい。
【００４６】
このようにすれば、高誘電体膜１４内の純固定電荷量を最小化することができる。従来は、チャネル移動度を減少させるクーロンスカッタリングのような問題を誘発する固定電荷量の問題があったが、本発明ではハフニウム酸化物、ジルコニウム酸化物、タンタル酸化物、アルミニウム酸化物、チタン酸化物、イットリウム酸化物、ストロンチウム酸化物、スカンジウム酸化物、ランタン酸化物又はバリウム酸化物で形成された第１の層１８内の正の固定電荷を、アルミニウム酸化物で形成した第２の層２０内の負の固定電荷で相殺させることによって、このような問題を解決することができる。特に、金属酸化物を原子レベルで均一に混合して形成するか、以降の製造工程で相互拡散させることによって、より効果的に解決することができる。
【００４７】
第２の層２０の厚さは、第１の層１８の厚さの約半分程度であることが好ましい。第１の層１８がハフニウム酸化物又はジルコニウム酸化物などで形成され、第２の層２０がアルミニウム酸化物で形成された場合、厚さとの関係によってアルミニウム酸化膜の固定電荷量がハフニウム酸化膜又はジルコニウム酸化膜の固定電荷量の約２倍程度になるためである。例えば、第１の層１８は、１０Å程度の厚さで形成することができ、第２の層２０は、５Å程度厚さで形成することができる。
【００４８】
次いで、アニーリング又は熱処理を実施して本発明の図１に示されている半導体素子の多層誘電体構造物１５を形成する。例えば、アニーリングは約９００℃以上の温度で実施し、図２に示された第１の層１８及び第２の層２０が互いに混合されて、少なくとも２種の相互拡散された金属元素を含む高誘電体膜１４を形成させる。望ましくは、アニーリング温度は、約９５０℃である。より望ましくは、アニーリング温度は、十分に高くて少なくとも２種の金属元素が原子レベルで均一に混合されて高誘電体膜１４が金属合金酸化膜になるようにする。
【００４９】
本発明の他の実施形態を示す図３に示すように、図１に示されている半導体素子の多層誘電体構造物１５を形成するための熱処理又はアニーリングを実施する前に、一つ又はそれ以上の第１及び第２の層１８，２０をさらに形成することができる。また、異なる導電膜２４を高誘電体膜１４上に形成して多用な半導体素子を形成してもよい。この場合、アニーリング前に、多層誘電体構造物１５の最上層２２を、アルミニウム酸化物で形成し、高誘電体膜１４と導電膜２４との界面特性を向上させてもよい。なお、前記シリケート界面膜は、前記高誘電体膜から拡散されたアルミニウム原子を含むものを好適に使用することができる。また、前記高誘電体膜は、前記シリケート界面膜から拡散されたシリコン原子を含む事が好ましい。
【００５０】
さらに他の実施形態として、高誘電体膜１４を、ＭＯＣＶＤ技術により形成することができる。望ましくは、２種の金属原子のソースを同時に供給して金属合金酸化物よりなる高誘電体膜１４を形成することができる。また、金属合金酸化膜は、反応性スパッタリング技術を使用して形成することもできる。反応性スパッタリング技術は、金属の蒸着工程間工程チャンバ内に酸素ガスを注入することによって行なうことができる。
【００５１】
前述した本発明の実施形態は、以下で記述するようにＭＯＳトランジスタを形成するために使用することができる。また、本発明の範囲でその実施形態は、不揮発性メモリ素子のゲートの層間絶縁膜又はキャパシタの誘電体膜として使用することもできる。
【００５２】
図４に、本発明が適用できるＭＯＳトランジスタ４１を示す。これは半導体基板１００上に形成されたシリケート界面膜１２０ａ、シリケート界面膜１２０ａ上に形成されてゲート誘電体膜１２０を構成する高誘電体膜１２０ｂを含む。シリケート界面膜１２０ａ及び高誘電体膜１２０ｂは、図１に示す高誘電体膜１５である。ＭＯＳトランジスタ４１は、ポリシリコン膜１３０ａとシリサイド膜１３０ｂとよりなるゲート電極１３０及びゲート電極１３０に隣接して形成されたソース／ドレーン領域１０６をさらに含むことができる。ゲート電極１３０は金属で形成してもよい。また、金属又はポリシリコンで形成してもよい。さらに、ゲート電極１３０の両側壁にスペーサ１５０を形成して半導体素子とすることもできる。なお、番号１０７はチャネル領域を示す。
【００５３】
図５に、本発明の不揮発性メモリ素子５１を示す。半導体基板２００と、ゲート絶縁膜２０９と、フローティングゲート２１０と、フローティングゲート２１０上に形成されたシリケート界面膜２２０ａと、シリケート界面膜２２０ａ上に形成されてゲートの層間誘電体膜２２０を完成するための高誘電体膜２２０ｂと、を含む。シリケート界面膜２２０ａ及び高誘電体膜２２０ｂは、図１に示す態様で形成することができる。また、ゲートの層間誘電体膜２２０上にコントロールゲート２３０が形成される。コントロールゲート２３０は、ポリシリコン膜２３０ａとシリサイド膜２３０ｂとから構成されることができる。スペーサ２５０とチャネル領域２０７とで特定されるソース／ドレーン領域２０６が追加的に形成され、不揮発性メモリ素子５１を完成することができる。図１の多層誘電体構造は、ゲートの層間誘電体膜２２０又はゲート絶縁膜２０９のうちいずれか一つに又はこれら全てに使用することができる。
【００５４】
図６に、本発明のキャパシタ６１を示す。下部電極３１０と、下部電極３１０上に形成されたシリケート界面膜３２０ａと、シリケート界面膜３２０ａ上に形成されてキャパシタ誘電体膜３２０を完成する高誘電体膜３２０ｂと、を含む。シリケート界面膜３２０ａと高誘電体膜３２０ｂは図１に示す方法で製造できる。キャパシタ６１は、キャパシタ誘電体膜３２０上に形成された上部電極３３０をさらに含んでもよい。キャパシタ６１は、電気的に半導体基板３００に連結される。図１〜図６に示される基板は、半導体又はドーピングされたポリシリコンなどのような導電体であってもよい。また、基板は単結晶シリコン基板又はＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板であってもよい。
【００５５】
図７に、図４で示すＭＯＳトランジスタを、シリケート界面膜１２０ａをＨｆＳｉＯ２で高誘電体膜１２０ｂをＨｆ０．６７Ａｌ０．２３Ｏ１．６７を使用して形成した構造について分析した結果を示すグラフである。
【００５６】
図７において、記号丸文字１はＳｉ含量を示し、記号丸文字２はＨｆの含量を示し、記号丸文字３はアルミニウムの含量を示す。望ましくは、Ｈｆ及びＡｌは、全て高誘電体膜１２０ｂの全体に均一な濃度で分布する。シリケート界面膜１２０ａは、高誘電体膜１２０ｂから拡散されたアルミニウム原子を含み、高誘電体膜１２０ｂは、シリケート界面膜１２０ａから拡散されたシリコン原子を含むことがわかる。
【００５７】
また、シリケート界面膜１２０ａで、Ａｌの濃度はシリケート界面膜１２０ａの上面から基板１００へ行くほど減少し、Ｓｉの濃度はシリケート界面膜１２０ａの上面から高誘電体膜１２０ｂの上面へ行くほど減少している。
【００５８】
ＡｙＢ１−ｙＯ２の組成を有する高誘電体膜１２０ｂ内のｙ値は、シリケート界面膜１２０ａと高誘電体膜１２０ｂとの界面から高誘電体膜１２０ｂの上面へ行くほど減少し、Ａの濃度は、高誘電体膜１２０ｂの全ての厚さにかけて傾きを有することがわかる。なお本発明では、Ｂの濃度は、高誘電体膜１２０ｂ内でのＡの濃度に反比例してもよい。言い換えれば、ｙはゲート誘電体膜１２０の高さにより変化することができる。もしＡがシリケート界面膜１２０ａの金属（Ｍ）と同一であり、Ｂがゲート電極、コントロールゲート又はキャパシタ上部電極などのような上部電極構造と化学的に安定的な物質を含む場合は、前述した濃度分布とすることができる。本発明の実施形態によれば、信頼性がある半導体素子構造を形成することができる。
【００５９】
また、Ｑセクション内の丸文字２及び３の濃度は、階段様に変化させ、またはゲート誘電体膜１２０の厚さをランダムに変化させてもよい。
【００６０】
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
【産業上の利用可能性】
【００６１】
本発明は、半導体素子の製造分野に効果的に適用でき、特にメモリ素子のトランジスタ、キャパシタなどに効果的に用いられうる。
【図面の簡単な説明】
【００６２】
【図１】本発明の一実施形態による半導体素子の断面図である。
【図２】本発明の他の実施形態による半導体素子の断面図である。
【図３】本発明のさらに他の実施形態による半導体素子の断面図である。
【図４】ＭＯＳトランジスタに使用された本発明の実施形態を示す断面図である。
【図５】不揮発性メモリ素子に使用された本発明の実施形態を示す断面図である。
【図６】キャパシタに使用された本発明の実施形態を示す断面図である。
【図７】図４を参照して説明された実施形態を使用して形成した構造を分析したグラフである。
【符号の説明】
【００６３】
１０：基板
１２：シリケート界面膜
１４：高誘電体膜
１５：多層誘電体構造物
１８：高誘電体膜を構成する第１の層
２０：高誘電体膜を構成する第２の層
２２：最上層
２４：導電膜
６１：キャパシタ
４１：ＭＯＳトランジスタ
５１：不揮発性メモリ素子
１００、２００：半導体基板
１２０：ゲート誘電体膜
１２０ａ、２２０ａ、３２０ａ：シリケート界面膜
１２０ｂ、２２０ｂ、３２０ｂ：高誘電体膜
１３０ａ、２３０ａ：ポリシリコン膜
１３０ｂ、２３０ｂ：シリサイド膜
１３０：ゲート電極
１０６、２０６：ソース／ドレーン領域
１５０、２５０：スペーサ
１０７、２０７：チャネル領域
２０９：ゲート絶縁膜
２２０：層間誘電体膜
２１０：フローティングゲート
２３０：コントロールゲート
３００：半導体基板
３１０：下部電極
３３０：上部電極。
【図１】
0004722501.tif 000003
【図２】
0004722501.tif 000004
【図３】
0004722501.tif 000005
【図４】
0004722501.tif 000006
【図５】
0004722501.tif 000007
【図６】
0004722501.tif 000008
【図７】
0004722501.tif 000009