(57)【特許請求の範囲】
【請求項１】
基板の表面上に配置されたカソード電極と、
絶縁層を介して前記カソード電極上に積層されるゲート電極と、を備え、
前記絶縁層と前記ゲート電極とを貫通し前記カソード電極の一部領域を露出せしめる複数の開口部が設けられ、各々の前記開口部内に前記カソード電極と電気的に接続された電子放出層が設けられた電子放出素子において、
前記開口部を前記基板の表面に垂直な方向から見たときの形状は、リング状であり、
前記複数の開口部は、電子放出素子の中央部に配列されている複数の開口部と、前記中央部の複数の開口部の周囲を取り囲むように配列されている周辺部の複数の開口部と、からなり、
前記中央部の開口部は、同一の高さの側壁を有するように形成されており、
前記周辺部の開口部は、前記周辺部の開口部内の電子放出層から放出される電子ビームを前記中央部に向かって偏向させるために、前記中央部側の側壁よりも前記中央部とは反対側の側壁のほうが高くなるように形成されていることを特徴とする電気放出素子。
【請求項２】
前記周辺部の開口部の前記中央部側のゲート電極よりも、前記中央部とは反対側のゲート電極の厚みが厚いことを特徴とする請求項１に記載の電子放出素子。
【請求項３】
前記中央部の複数の開口部は、マトリクス状に配列されており、
前記周辺部の複数の開口部は、前記中央部の複数の開口部の四方を取り囲むように、方形に配列されていることを特徴とする請求項１又は２に記載の電子放出素子。
【請求項４】
前記中央部の複数の開口部は、円形に配列されており、
前記周辺部の複数の開口部は、前記中央部の複数の開口部に対して同心円状に配列されていることを特徴とする請求項１又は２に記載の電子放出素子。
【請求項５】
前記リング状の開口部の内側のゲート電極と外側のゲート電極とを接続する接続部分が設けられていることを特徴とする請求項１乃至４のいずれか１項に記載の電子放出素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子放出素子に関するものであり、さらに、それを使用した、電子源、および画像形成装置に関するものである。
【０００２】
【従来の技術】
従来、電子放出素子として熱電子源と冷陰極電子源の２種類が知られている。冷陰極電子源には電界放出型（以下、ＦＥ型と称する）、金属／絶縁層／金属型（以下、ＭＩＭ型と称する）や、表面伝導型電子放出素子等がある。
【０００３】
ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋｅ  ＆  Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ  ｉｎ  Ｅｌｅｃｔｒｏｎ  Ｐｈｙｓｉｃｓ，８，８９  （１９５６）  あるいはＣ．Ａ．Ｓｐｉｎｄｔ，“ＰＨＹＳＩＣＡＬ  Ｐｒｏｐｅｒｔｉｅｓ  ｏｆｔｈｉｎ−ｆｉｌｍ  ｆｉｅｌｄ  ｅｍｉｓｓｉｏｎ  ｃａｔｈｏｄｅｓ  ｗｉｔｈ  ｍｏｌｙｂｄｅｎｉｕｍ  ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）等に開示されたものが知られている。
【０００４】
ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ，“Ｏｐｅｒａｔｉｏｎ  ｏｆ  Ｔｕｎｎｅｌ−Ｅｍｉｓｓｉｏｎ  Ｄｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌｙ．Ｐｈｙｓ．，３２，６４６（１９６１）等に開示されたものが知られている。
【０００５】
また、最近の例では、Ｔｏｓｈｉａｋｉ．Ｋｕｓｕｎｏｋｉ，“Ｆｌｕｃｔｕａｔｉｏｎ−ｆｒｅｅ  ｅｌｅｃｔｒｏｎ  ｅｍｉｓｓｉｏｎ  ｆｒｏｍ  ｎｏｎ−ｆｏｒｍｅｄ  ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ（ＭＩＭ）ｃａｔｈｏｄｅｓ  Ｆａｂｒｉｃａｔｅｄ  ｂｙ  ｌｏｗ  ｃｕｒｒｅｎｔ  Ａｎｏｄｉｃ  ｏｘｉｄａｔｉｏｎ”，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ．３２（１９９３）ｐｐ．Ｌ１６９５，Ｍｕｔｓｕｍｉ  ｓｕｚｕｋｉ  ｅｔａｌ“Ａｎ  ＭＩＭ−Ｃａｔｈｏｄｅ  Ａｒｒａｙ  ｆｏｒ  Ｃａｔｈｏｄｅ  ｌｕｍｉｎｅｓｃｅｎｔ  Ｄｉｓｐｌａｙｓ”，ＩＤＷ’９６，（１９９６）ｐｐ．５２９等が研究されている。
【０００６】
表面伝導型の例としては、エリンソンの報告（Ｍ．Ｉ．Ｅｌｉｎｓｏｎ  Ｒａｄｉｏ  Ｅｎｇ．Ｅｌｅｃｔｒｏｎ  Ｐｈｙｓ．，１０（１９６５））に記載のもの等があり、この表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。表面伝導型素子では、前記のエリンソンの報告に記載のＳｎＯ2薄膜を用いたもの、Ａｕ薄膜を用いたもの、（Ｇ．Ｄｉｔｔｍｅｒ．Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ，９，３１７（１９７２））、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの（Ｍ．Ｈａｒｔｗｅｌｌ  ａｎｄ  Ｃ．Ｇ．Ｆｏｎｓｔａｄ，ＩＥＥＥ  Ｔｒａｎｓ．ＥＤ  Ｃｏｎｆ．，５１９（１９８３））等が報告されている。
【０００７】
【発明が解決しようとする課題】
ここで、電子放出素子を画像形成装置に応用するには、蛍光体を十分な輝度で発光させる放出電流が必要である。また、ディスプレイの高精細化のためには蛍光体に照射される電子ビームの径が小さいものである事が要求される。そして製造し易いという事が重要である。
【０００８】
従来ＭＩＭ型は、下部電極と上部電極の間に絶縁体を配置し、両電極間に電圧を印加して電子を取り出す構造である。内部電界方向と放出される電子の方向が一致し、かつ放出面での電位分布に歪みがないために、小さい電子ビーム径が実現できるが、絶縁層と上部電極で電子の散乱が起こるために効率が悪いのが一般的である。
【０００９】
従来のＦＥ型の例としてＳｐｉｎｄｔ型の電子放出素子がある。Ｓｐｉｎｄｔ型では、放出点としてマイクロチップが形成され、その先端から電子が放出される構成が一般的であり、蛍光体を発光させるために放出電流密度を大きくすると、電子放出部の熱的な破壊を誘起し、ＦＥ素子の寿命を制限することになる。また、先端から放出された電子は、ゲート電極で形成された電場によって広がる傾向があり、ビーム径を小さくできないという欠点がある。
【００１０】
電子ビームの広がりを防ぐ例としては、電子放出部上方に収束電極を配置した例がある。これは放出された電子ビームを収束電極の負電位により絞るのが一般的だが、製造工程が複雑となり、製造コストの増大を招く。
【００１１】
さらに、Ｓｐｉｎｄｔ型ではマイクロチップ先端の１点が電子放出点となることから１素子内に電子放出部を複数として電子放出点を増やし、必要な電子放出量の確保をすることが一般的である。また、電子放出点を増やすことで、電子放出量の変動が少なくでき安定性が向上する。
【００１２】
しかしながら、１素子内に電子放出部が複数あると、電子ビーム全体の径は、最外郭の電子放出部の位置に依存し、１つ電子放出部の場合より大きくなるのは一般的である。
【００１３】
そのような問題の解決策として、１素子の周辺に電子ビームを曲げる機能のある例として、ＵＳ５５２８１０３号や、特開２０００−１０６１１２号公報に開示されたものがある。これらは、電子ビームの制御を有効とするためには、１素子の面積を大きくしなくてはいけないという欠点があり、高精細な電子ビームには不十分であった。
【００１４】
また一方、１素子内で、独立に電子ビームの方向を偏向させることができれば、電子ビーム径を大きくすることなく、複数の電子放出部を有す素子が構成でき有用である。
【００１５】
そのような従来のＦＥ型のＳｐｉｎｄｔ型の従来例としては、特開平８−３１５７２１号公報に開示されたものがあり、これを図１５に示した。図１５において、１３１は基板、１３２は円錐状のカソード、１３３はキャビティー、１３４は絶縁層、１３５はゲート電極である。円錐状のカソードは、偏心して配置されている。、
電子ビーム径を小さくする別の例としては、Ｓｐｉｎｄｔ型のようなマイクロチップを形成しない方法がある。たとえば、特開平８−０９６７０３号公報、特開平８−０９６７０４号公報に開示されたものがある。これは孔内に配置した薄膜から電子放出を行わせるため、電子放出面上に平坦な等電位面が形成され電子ビームの広がりが小さくなるという利点がある。
【００１６】
また、電子放出物質として低仕事関数の構成材料を使用することで、マイクロチップを形成しなくても電子放出が可能であり、低駆動電圧が図れる。また製造方法が比較的に簡易であるという利点もある。
【００１７】
さらに、電子放出が面状で行われるために、電界の集中がおきず、チップの破壊がおこらず、長寿命である。
【００１８】
このような構造では、個々の微細孔からの電子放出素子からの電子ビームが小さくできるという利点がある。
【００１９】
しかしながら、微細孔では、電子放出部の面積は小さく、１つの電子放出部だけでは、電子放出量が少なくなってしまう。
【００２０】
本発明は上記の従来技術の課題を解決するためになされたもので、その目的とするところは、電子ビーム径のさらなる小径化を実現させた電子放出素子、及びこの電子放出素子を備えた、画質が良好で高精細な電子源及び画像形成装置を提供することにある。
【００２８】
基板の表面上に配置されたカソード電極と、絶縁層を介して前記カソード電極上に積層されるゲート電極と、を備え、前記絶縁層と前記ゲート電極とを貫通し前記カソード電極の一部領域を露出せしめる複数の開口部が設けられ、各々の前記開口部内に前記カソード電極と電気的に接続された電子放出層が設けられた電子放出素子において、前記開口部を前記基板の表面に垂直な方向から見たときの形状は、リング状であり、前記複数の開口部は、電子放出素子の中央部に配列されている複数の開口部と、前記中央部の複数の開口部の周囲を取り囲むように配列されている周辺部の複数の開口部と、からなり、前記中央部の開口部は、同一の高さの側壁を有するように形成されており、前記周辺部の開口部は、前記周辺部の開口部内の電子放出層から放出される電子ビームを前記中央部に向かって変更させるために、前記中央部側の側壁よりも前記中央部とは反対側の側壁のほうが高くなるように形成されていることを特徴とする。
【００３１】
前記開口部を前記基板の表面に垂直な方向からみたときの形状は、リング状であることも好適である。
【００３２】
前記リング状の開口部の内側のゲート電極と外側のゲート電極とを接続する接続部分が設けられていることも好適である。
【００３９】
【発明の実施の形態】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。また、カソード、ゲート、アノード電極に印加される電圧、駆動波形等の条件も特に特定な記載がない限りはそれらのみに限定する趣旨のものではない。
【００４０】
図１〜図４は本発明の実施の形態に係る電子放出素子の模式図である。
【００４１】
図１においては、ｘｙ平面での素子の平面図を示したものである。なお、図には説明の便宜上、部材毎にハッチングを施している。また、図２は、図１における素子の駆動状態を示したものであり、図１におけるＡ−Ａ’断面を斜視図で示している。
【００４２】
本実施の形態に係る電子放出素子は、概略、基板１と、基板１上に積層されるカソード電極２と、カソード電極２上に積層される絶縁層３と、絶縁層３上に積層される第１及び第２のゲート電極４ａ，４ｂと、電子放出層５と、から構成される。
【００４３】
電子放出層５は、ｗ１の幅、Ｌ１の長さのスリット状の開口部内に形成されて、カソード電極２に電気的に接続されている。開口部とは、絶縁層３とゲート電極４ａ，４ｂの一部領域が取り除かれたものである。
【００４４】
また、スリット状の開口部は、ｘ方向に複数、ここでは、ｘ方向に３つ構成されており、スリット同士はｗ２だけ離れて隣接して設けられている。
【００４５】
また、本実施の形態において、電子放出構造とは、スリット状の開口部と、該開口部内に形成された電子放出層５とを有して、電子放出層５から電子を放出させる構造のことであり、１つの電子放出素子に複数設けられているものである。
【００４６】
そして、偏向放出構造として、素子の両側には、第１のゲート電極４ａの上に、さらに第２のゲート４ｂが積層されている。
【００４７】
すなわち、複数の電子放出構造のうちの中央領域において、開口部を構成し少なくとも絶縁層３と第１のゲート電極４ａとで積層される側壁は略同一の高さに設けられおり、該中央領域以外の領域において、第２のゲート４ｂが積層された領域は、開口部を構成する側壁の高さが部分的に異なる領域となる。
【００４８】
したがって、本素子では、高さの同じ開口部からなる中央領域の電子放出構造としての電子放出部と、ゲート電極の高さの違う開口部からなる周辺（中央領域以外の領域）の電子放出部と、で構成されている。
【００４９】
ここで、偏向放出構造は、中央領域に存在する電子放出構造とは、独立して設けられており、また、偏向放出構造の開口部の側壁のうち、中央領域側に位置する側壁の高さは、該中央領域から離間した側に位置する側壁の高さよりも低く設けられ、非対称的な構造となっている。
【００５０】
また、カソード電極２とゲート電極４ａ，４ｂ間には駆動電圧Ｖｇが電源６により与えられる。
【００５１】
７は電子放出素子の上方に離れて配置されたアノード電極であり、アノード電圧Ｖａが高圧電源８により与えられる。アノード電極−素子間距離Ｈは通常はカソード電極２の位置を基準とすればいい。アノード電極７では電子放出部からの電子が捕捉される。
【００５２】
図３は、図２の素子の等電位面と電子ビーム軌道との関係を説明するための図である。
【００５３】
中央領域の電子放出部の直上部は、開口部に対してほぼ対称な等電位面となるため、電子はｚ方向にむかって垂直に放出され、またその広がりは、ｘ方向に対して対称となる。
【００５４】
一方、周辺の電子放出部では、ゲート電極の高さの非対称性により等電位面も非対称となる。これにより、電子軌道が曲げられる。影響を受けるのは第２のゲート電極４ｂを積層した側、すなわち、素子の周辺部の軌道である。したがって、周辺部の電子放出部の広がりはｘ方向に対して非対称になる。適当な非対称性をもたせることで、図３に示すような、周辺部の電子放出部の広がりが、ちょうど、中央領域のひろがりと重なるようにすることもできる。
【００５５】
本実施の形態の電子放出素子では、開口部を微細にし、かつ、電子放出層５がほぼ平坦に構成されていることで、電子放出層５とアノード電極７との間に比較的歪みが少なく平坦な電界が形成されるため、電子ビームの広がりが比較的に小さいのが特徴である。
【００５６】
さらに、電子放出層５の材料として、低仕事関数の材料を選択することで、素子駆動電圧を低くできる。
【００５７】
さらに、電子放出部は３か所であり、１つの電子放出部に比べ、電子放出量を増やすことができ、また、電子放出の変動が低減する。
【００５８】
さらに、中央領域の電子放出部と、周辺部の電子放出部の電子到達位置を近づけることができ、電子放出部を３つとして複数にしてもビーム径の広がりを抑えることができる。
【００５９】
図４は、図１で示す本実施の形態の電子放出素子を作製する方法の一例を説明する図である。
【００６０】
以下、図４を参照して、本実施の形態の電子放出素子の製造方法の一例を説明する。
【００６１】
図４（ａ）に示すように、予め、その表面を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、シリコン基板等にスパッタ法等によりＳｉＯ2を積層した積層体、アルミナ等セラミックスの絶縁性基板のうち、いずれか一つを基板１として用い、基板１上にカソード電極２を積層する。
【００６２】
カソード電極２は一般的に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。カソード電極２の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6、ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料、アモルファスカーボン，グラファイト，ダイヤモンドライクカーボン，ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。カソード電極２の厚さとしては、数十ｎｍから数ｍｍの範囲で設定され、好ましくは数百ｎｍから数μｍの範囲で選択される。
【００６３】
次に、カソード電極２に続いて絶縁層３、第１のゲート電極４ａを堆積する。
【００６４】
絶縁層３は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成され、その厚さとしては、数ｎｍから数μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲から選択される。望ましい材料としてはＳｉＯ2，ＳｉＮ，Ａｌ2Ｏ3，ＣａＦなどの高電界に絶えられる耐圧の高い材料が望ましい。
【００６５】
第１のゲート電極４ａは、カソード電極２と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成される。第１のゲート電極４ａの材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6、ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料等から適宜選択される。
【００６６】
次に、図４（ｂ）に示すように、部分的に第２のゲート電極４ｂを作製する。
【００６７】
なお、第２のゲート電極４ｂは、第１のゲート電極４ａと同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良い。
【００６８】
次に、図４（ｃ）に示すように、フォトリソグラフィー技術によりマスクパターン４１を形成する。
【００６９】
さらに、図４（ｄ）に示すように、開口部を形成する。開口部とは、絶縁層３，第１のゲート電極４ａ，第２のゲート電極４ｂの各層の一部領域がカソード電極２上から取り除かれたものである。ただし、本エッチング工程は、カソード電極２上で停止しても良いし、カソード電極２の一部がエッチングされても良い。
【００７０】
ただし、カソード電極２自体が図４（ｂ）の段差形状を反映して、段差にエッチングされることを回避しなくてはいけない。
【００７１】
そのために、エッチング工程はそれぞれカソード電極２，絶縁層３，ゲート電極４の各層の材料に応じて、エッチング方法を選択する必要がある。
【００７２】
次に、図４（ｅ）に示すように、全面に電子放出層５を堆積する。
【００７３】
電子放出層５は蒸着法、スパッタ法、プラズマＣＶＤ法等の一般的成膜技術などで形成される。電子放出層５の材料は、低仕事関数の材料を選択するのが好ましい。例えば、アモルファスカーボン，グラファイト，ダイヤモンドライクカーボン，ダイヤモンドを分散した炭素及び炭素化合物等から適宜選択される。好ましくはより仕事関数の低いダイヤモンド薄膜、ダイヤモンドライクカーボン等が良い。電子放出層５の膜厚としては、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。
【００７４】
これらの電子放出層５から電子を放出させるのに必要な電界としては、できるだけ低くできれば、駆動電圧をさげられる。〜５×１０5Ｖ／ｍ以下であれば、駆動電圧は十数Ｖ程度に低減でき好ましい。
【００７５】
次に、図４（ｆ）のようにマスクパターン４１を剥離して図１で示すような素子が完成する。
【００７６】
ゲート電極４ｂの高さの差としては、数十ｎｍから数十μｍの範囲で設定され、好ましくは数百ｎｍ程度であり、ビーム径にあわせて、その非対称性の条件が選択される。
【００７７】
この場合、非対称とした方向、すなわちｘ方向のビーム径が小さくなる。
【００７８】
孔の径ｗ１は、素子の電子放出特性に大きく依存する因子であり、素子を構成する材料の特性、特に電子放出層の仕事関数や膜厚、素子の駆動電圧、その時に必要とする電子放出ビームの形状により適宜設定される。通常、ｗ１は数百ｎｍから数十μｍの範囲から選択される。
【００７９】
孔の平面形状は特に定められるものではない。ただし、非対称性を構成するのに好ましい構成として、スリット状、リング状等が好ましい。
【００８０】
孔が微細である場合やリング状である場合には、孔と孔の間隔ｗ２も重要となるが、通常、ｗ２は数百ｎｍから数十μｍの範囲から適宜、選択される。
【００８１】
孔の長さＬ１は、電子放出量に依存する因子であり適宜設定される。
【００８２】
さらに、カソード電極２のパターンニング後、電子放出層５を全面に形成し、エッチング工程で、電子放出層５の上面でエッチングを停止させる場合もあり、また、ダイヤモンド薄膜、またはダイヤモンドライクカーボン等を所望の場所に選択的に堆積する場合もある。
【００８３】
さらには、本実施の形態の電子放出素子は積層を繰り返した非常に単純な構成であり、製造プロセスが容易であり、歩留まり良く製造できる。
【００８４】
本発明を適用した電子放出素子の応用例について以下に述べる。
【００８５】
本実施の形態の電子放出素子の複数個を基体上に配列し、例えば電子源、あるいは画像形成装置が構成できる。
【００８６】
電子放出素子の配列については、種々のものが採用される。一例として、電子放出素子をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、Ｘ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Ｙ方向の配線に共通に接続した単純マトリクス配置がある。
【００８７】
以下、単純マトリクス配置について詳述する。
【００８８】
図５，図６において、５１，６１は電子源基板、５２，６２はＸ方向配線、５３，６３はＹ方向配線である。５４，６４は本実施の形態の電子放出素子である。
【００８９】
ｍ本のＸ方向配線６２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。Ｙ方向配線６３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線６２と同様に形成される。これらｍ本のＸ方向配線６２とｎ本のＹ方向配線６３との間には、層間絶縁層（不図示）が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【００９０】
層間絶縁層（不図示）は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ2等で構成される。例えば、Ｘ方向配線６２を形成した基板６１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線６２とＹ方向配線６３の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。Ｘ方向配線６２とＹ方向配線６３は、それぞれ外部端子として引き出されている。
【００９１】
電子放出素子６４を構成するｍ本のＸ方向配線６２は、カソード電極２をかねる場合もあり、ｎ本のＹ方向配線６３は、ゲート電極４をかねる場合があり、層間絶縁層は絶縁層３をかねる場合がある。
【００９２】
Ｘ方向配線６２には、Ｘ方向に配列した電子放出素子６４の行を、選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線６３には、Ｙ方向に配列した電子放出素子６４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【００９３】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図７を用いて説明する。
【００９４】
図７は、画像形成装置の表示パネルの一例を示す模式図である。
【００９５】
図７において、７１は電子放出素子、８１は電子放出素子を複数配した電子源基板、９１は電子源基板８１を固定したリアプレート、９６はガラス基体９３の内面に蛍光膜９４とメタルバック９５等が形成されたフェースプレートである。９２は、支持枠であり、該支持枠９２には、リアプレート９１、フェースプレート９６がフリットガラスなどを用いて接続される。
【００９６】
外囲器（パネル）９８は、上述の如く、フェースプレート９６、支持枠９２、リアプレート９１で構成される。リアプレート９１は主に基板８１の強度を補強する目的で設けられるため、基板８１自体で十分な強度を持つ場合は別体のリアプレート９１は不要とすることができ、基板８１とリアプレート９１が一体構成の部材であっても構わない。
【００９７】
支持枠９２の蛍光膜９４とメタルバック９５とをその内側表面に配置したフェースプレート９６とリアプレート９１と支持枠９２とが接合する接着面にフリットガラスを塗布し、フェースプレート９６と支持枠９２とリアプレート９１とを、所定の位置で合わせ、固定し、加熱して焼成し封着する。
【００９８】
また、焼成し封着する加熱手段は、赤外線ランプ等を用いたランプ加熱、ホットプレート等、種々のものが採用でき、これらに限定されるものではない。
【００９９】
また、外囲器を構成する複数の部材を加熱接着する接着材料は、フリットガラスに限るものではなく、封着工程後、充分な真空雰囲気を形成できる材料であれば、種々の接着材料を採用することができる。
【０１００】
上述した外囲器は、本発明の一実施態様であり、限定されるものではなく、種々のものが採用できる。
【０１０１】
他の例として、基板８１に直接支持枠９２を封着し、フェースプレート９６、支持枠９２及び基板８１で外囲器９８を構成しても良い。また、フェースプレート９６、リアプレート９１間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器９８を構成することもできる。
【０１０２】
また、図８にフェースプレート９６に形成された蛍光膜９４を模式図で示す。蛍光膜９４は、モノクロームの場合は蛍光体８５のみから構成することができる。カラーの蛍光膜の場合は、蛍光体の配列により図８（ａ）に示すブラックストライプあるいは図８（ｂ）に示すブラックマトリクスなどと呼ばれる黒色導電材８６と蛍光体８５とから構成することができる。
【０１０３】
ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体８５間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜９４における外光反射によるコントラストの低下を抑制することにある。ブラックストライプの材料としては、通常用いられている黒鉛を主成分とする材料の他、導電性があり、光の透過及び反射が少ない材料を用いることができる。
【０１０４】
ガラス基板９３に蛍光体を塗布する方法は、モノクローム、カラーによらず、沈澱法、印刷法等が採用できる。蛍光膜９４の内面側には、通常メタルバック９５が設けられる。メタルバックを設ける目的は、蛍光体の発光のうち内面側への光をフェースプレート９６側へ鏡面反射させることにより輝度を向上させること、電子ビーム加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光膜９４を保護すること等である。メタルバック９５は、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理（通常、「フィルミング」と呼ばれる。）を行い、その後Ａｌを真空蒸着等を用いて堆積させることで作製できる。
【０１０５】
フェースプレート９６には、更に蛍光膜９４の導電性を高めるため、蛍光膜９４の外面側に透明電極（不図示）を設けてもよい。
【０１０６】
本実施の形態においては、電子放出素子７１の直上に電子ビームが到達するため、電子放出素子７１の直上に蛍光膜９４が配置されるように、位置あわせされて構成される。
【０１０７】
次に、封着工程を施した外囲器（パネル）を封止する真空封止工程について説明する。
【０１０８】
真空封止工程は、外囲器（パネル）９８を加熱して、８０〜２５０℃に保持しながら、イオンポンプ、ソープションポンプなどの排気装置によりの排気管（不図示）を通じて排気し、有機物質の十分少ない雰囲気にした後、排気管をバーナーで熱して溶解させて封じきる。外囲器９８の封止後の圧力を維持するために、ゲッター処理を行なうこともできる。これは、外囲器９８の封止を行う直前あるいは封止後に、抵抗加熱あるいは高周波加熱等を用いた加熱により、外囲器９８内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、外囲器９８内の雰囲気を維持するものである。
【０１０９】
以上の工程によって製造された単純マトリクス配置の電子源を用いて構成した画像形成装置は、各電子放出素子に、容器外端子Ｄｏｘ１〜Ｄｏｘｍ，Ｄｏｙ１〜Ｄｏｙｎを介して電圧を印加することにより、電子放出が生ずる。
【０１１０】
高圧端子９７を介してメタルバック９５、あるいは透明電極（不図示）に高圧を印加し、電子ビームを加速する。
【０１１１】
加速された電子は、蛍光膜９４に衝突し、発光が生じて画像が形成される。
【０１１２】
図９はＮＴＳＣ方式のテレビ信号に応じて表示を行うための駆動回路の一例を示すブロック図である。
【０１１３】
走査回路１３０２は、内部にＭ個のスイッチング素子を備えたもので（図中，Ｓ１ないしＳｍで模式的に示している）ある。各スイッチング素子は、直流電圧源Ｖｘの出力電圧もしくは０（Ｖ）（グランドレベル）のいずれか一方を選択し、表示パネル１３０１の端子Ｄｏｘ１ないしＤｏｘｍと電気的に接続される。
【０１１４】
Ｓ１乃至Ｓｍの各スイッチング素子は、制御回路１３０３が出力する制御信号Ｔｓｃａｎに基づいて動作するものであり、例えばＦＥＴのようなスイッチング素子を組み合わせることにより構成することができる。
【０１１５】
直流電圧源Ｖｘは、電子放出素子の特性に基づき設定されている。
【０１１６】
制御回路１３０３は、外部より入力する画像信号に基づいて適切な表示が行なわれるように各部の動作を整合させる機能を有する。制御回路１３０３は、同期信号分離回路１３０６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎおよびＴｓｆｔおよびＴｍｒｙの各制御信号を発生する。
【０１１７】
同期信号分離回路１３０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝度信号成分とを分離する為の回路で、一般的な周波数分離（フィルター）回路等を用いて構成できる。同期信号分離回路１３０６により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号と表した。該ＤＡＴＡ信号はシフトレジスタ１３０４に入力される。
【０１１８】
シフトレジスタ１３０４は、時系列的にシリアルに入力される前記ＤＡＴＡ信号を、画像の１ライン毎にシリアル／パラレル変換するためのもので、前記制御回路１３０３より送られる制御信号Ｔｓｆｔに基づいて動作する（即ち、制御信号Ｔｓｆｔは，シフトレジスタ１３０４のシフトクロックであるということもできる。）。シリアル／パラレル変換された画像１ライン分（電子放出素子Ｎ素子分の駆動データに相当）のデータは、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフトレジスタ１３０４より出力される。
【０１１９】
ラインメモリ１３０５は、画像１ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路１３０３より送られる制御信号Ｔｍｒｙに従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶された内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変調信号発生器１３０７に入力される。
【０１２０】
変調信号発生器１３０７は、画像データＩｄ’１乃至Ｉｄ’ｎの各々に応じて本実施の形態の電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じて表示パネル１３０１内の本実施の形態の電子放出素子に印加される。
【０１２１】
本素子にパルス状の電圧を印加する場合、例えば電子放出閾値以下の電圧を印加しても電子放出は生じないが、電子放出閾値以上の電圧を印加する場合には電子ビームが出力される。その際、パルスの波高値Ｖｍを変化させる事により出力電子ビームの強度を制御することが可能である。また、パルスの幅Ｐｗを変化させることにより出力される電子ビームの電荷の総量を制御する事が可能である。
【０１２２】
従って、入力信号に応じて、電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器１３０７として、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜パルスの波高値を変調するような電圧変調方式の回路を用いることができる。
【０１２３】
パルス幅変調方式を実施するに際しては、変調信号発生器１３０７として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
【０１２４】
シフトレジスタ１３０４やラインメモリ１３０５は、デジタル信号式あるいはアナログ信号式のものを採用できる。画像信号のシリアル／パラレル変換や記憶が所定の速度で行なわれれば良いからである。
【０１２５】
デジタル信号式を用いる場合には、同期信号分離回路１３０６の出力信号ＤＡＴＡをデジタル信号化する必要があるが、これには１３０６の出力部にＡ／Ｄ変換器を設ければ良い。これに関連してラインメモリ１３０５の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器１３０７に用いられる回路が若干異なったものとなる。即ち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器１３０７には、例えばＤ／Ａ変換回路を用い、必要に応じて増幅回路などを付加する。
【０１２６】
パルス幅変調方式の場合、変調信号発生器１３０７には、例えば高速の発振器および発振器の出力する波数を計数する計数器（カウンタ）及び計数器の出力値と前記メモリの出力値を比較する比較器（コンパレータ）を組み合せた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を本実施の形態の電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。
【０１２７】
アナログ信号を用いた電圧変調方式の場合、変調信号発生器１３０７には、例えばオペアンプなどを用いた増幅回路を採用でき、必要に応じてレベルシフト回路などを付加することもできる。パルス幅変調方式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）を採用でき、必要に応じて本実施の形態の電子放出素子の駆動電圧まで電圧増幅するための増幅器を付加することもできる。
【０１２８】
ここで述べた画像形成装置の構成は、本発明を適用可能な画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号については、ＮＴＳＣ方式を挙げたが入力信号はこれに限られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、これよりも、多数の走査線からなるＴＶ信号（例えば、ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用できる。
【０１２９】
また表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。
【０１３０】
【実施例】
以下、本発明の実施例を詳細に説明する。
【０１３１】
［実施例１］
図１，４を用いて本発明の実施例１に係る電子放出素子及びその製造方法の一例について説明する。
【０１３２】
（工程１）
まず、図４（ａ）に示すように、基板１に石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極２として厚さ８００ｎｍのＡｌを形成した。
【０１３３】
次に、絶縁層３として厚さ６００ｎｍのＳｉＯ2、ゲート電極４ａとして厚さ１００ｎｍのＴａをこの順で堆積した。
【０１３４】
（工程２）
さらに、図４（ｂ）に示すように、ゲート電極４ｂとして厚さ４００ｎｍのＴａをマスクパターンを介して、部分的に形成した。
【０１３５】
（工程３）
次に、図４（ｃ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、マスクパターン４１を形成した。
【０１３６】
（工程４）
図４（ｄ）に示すように、マスクパターン４１をマスクとして、Ｔａのゲート電極４ａ、４ｂ及び絶縁層３をＣＦ4ガスを用いてそれぞれドライエッチングし、カソード電極２で停止させ、幅ｗ１が１μｍ、隣接素子との間隔ｗ２が５μｍ、幅Ｌ１が１００μｍの開口を形成した。
【０１３７】
（工程５）
続いて図４（ｅ）に示すように、プラズマＣＶＤ法でダイヤモンドライクカーボンの電子放出層５を全面に１００ｎｍ程度堆積した。反応ガスはＣＨ4ガスを用いた。
【０１３８】
（工程６）
図４（ｆ）に示すように、マスクパターン４１を完全に除去し、本実施例１の電子放出素子を完成させた。
【０１３９】
以上のようにして作製した電子放出素子を、図１のように、Ｈ＝２ｍｍとして配置した。Ｖａ＝１０ｋＶ、Ｖｇ＝１５Ｖとした。
【０１４０】
ここで、比較例１として、第２ゲート電極４ｂを積層せず、第１ゲート電極のみで形成した対称な素子を作製し、同時に駆動を行った。
【０１４１】
ここで、アノード電極７として蛍光体を塗布した電極を用い、電子ビームのサイズを観察した。ここで言う電子ビームサイズとは、発光した蛍光体でのピーク輝度の１０％の領域までのサイズとした。
【０１４２】
その結果、電子放出量は、比較例、実施例ともほとんど変わらなかった。ビーム径は、比較例１で（ｘ、ｙ）＝（１８０μｍ、２２０μｍ）、本実施例で（１２０μｍ、２２０μｍ）となり、ビーム径はｘ方向に対しビーム径を小さくできた。
【０１４３】
［実施例２］
図１０に本発明の実施例２を示す。本実施例は、実施例１の変形例であり、図１０において素子は平面図を示している。
【０１４４】
本実施例では、スリットはｗ１＝１μｍ、ｗ２＝５μｍ、Ｌ１＝３０μｍとし、ｘ方向に７個、ｙ方向では、周辺部に１つずつ２個、それぞれ配置し、第２のゲート電極４ｂをスリットを取り囲んで形成している。本実施例ではｙ方向にも非対称性が構成されている。
【０１４５】
その結果、ビーム径は、（ｘ、ｙ）＝（１８０μｍ、１８０μｍ）となり、ｙ方向にもビーム径が縮まり、略円形のビームとなった。
【０１４６】
［実施例３］
図１１〜図１３に本発明の実施例３を示す。図１１は平面図である。
【０１４７】
本実施例は、実施例１のスリットが円形になり、リング状に配置された形状を有す電子放出部が、５×５個で１素子に配置されている構成である。
【０１４８】
１つの電子放出素子として、３×３個の電子放出部が中央に配置され、それを取り囲むように１６個の電子放出部が周辺部に配置されている。
【０１４９】
図１２に本実施例の代表的な電子放出素子の平面図を示した。図１２（ａ）は図１１に示す中央部の素子１１１の平面図、図１２（ｂ）は図１１に示す周辺部の素子１１２の平面図である。
【０１５０】
両者とも、リングの孔幅ｗ１、内径ｗ３で構成されている。
【０１５１】
中央部の素子は、リングの一部に形成された接続部分で、リング内部のゲート電極４ａとリング外側のゲート電極４ａとが接続されている。この接続部は、リング内と同じ構成になっていても、別構成になっていてもよい。接続方向は、１カ所でもそれ以上でもよい．
また、接続部は絶縁層３、カソード電極２を貫くコンタクトホールを介して、カソード電極２、層間絶縁層（不図示）の下部で接続してもよい。この場合、接続部はリングの一部に配置する必要はない。
【０１５２】
また、中央部の素子１１１には、第２のゲート電極４ｂが積層されていない。
【０１５３】
周辺部の素子１１２は、中央部の素子１１１と同様に接続部があるが、この接続部が中央部に向かう方向で全面にわたって形成されている。
【０１５４】
また、周辺部の素子１１２において周辺部に向かう側には、第２のゲート電極４ｂが積層されている。
【０１５５】
本実施例での、電子軌道の模式図を図１３に示した。図１３（ａ）は中央部の素子１１１の断面図および電子軌道図、図１３（ｂ）は周辺部の素子１１２の断面図および電子軌道図である。
【０１５６】
中央部の素子は、対称構造であるため、電子はｚ方向に放出され、ビームの広がりはｘ方向に対称となる。
【０１５７】
一方、周辺部の素子は非対称性により、電子軌道が曲げられ、ビームの広がりが非対称となる。また、その方向は、素子の配置される場所によって異なっているが、すべて、電子ビームが中央部に向かうように配置されている。
【０１５８】
本実施例では、ｗ１を１μｍ、ｗ３を５μｍとし、素子間間隔を１０μｍとしたところ、ビーム径は、１９０μｍ×１９０μｍとなった。
【０１５９】
［実施例４］
図１４に本発明の実施例４を示す。
【０１６０】
本実施例は実施例３と同様の電子放出素子を１素子の中で円状に配置した変形例である。
【０１６１】
本実施例では、実施例３に比べ、ビームの円形度が向上した。一方、電子放出素子の個数が少ないために、若干、変動率が大きくなった。
【０１６２】
［実施例５］
実施例１〜４の電子放出素子で画像形成装置を作製した。一例として、実施例１の素子で作製した場合について示す。図７は実施例１の素子で作製した画像形成装置の構成図である。
【０１６３】
実施例１の素子を１００×１００のＭＴＸ状に配置した。素子は、横１５０μｍ、縦２５０μｍのピッチで配置した。素子上部には２ｍｍに距離を隔てた位置に蛍光体を配置した。蛍光体には１０ｋＶの電圧を印加した。また、駆動電圧はＶｇ＝１５Ｖとした。この結果、高精細な画像形成装置が形成できた。
【０１６４】
【発明の効果】
以上説明したように、本発明によれば、電子ビーム径のさらなる小径化を実現させるとともに、製造プロセスが容易で、低電圧で高効率で安定した電子放出が可能な電子放出素子を提供することが可能となる。
【０１６５】
また、本発明による電子放出素子を用いると、画質が良好で高精細であって、性能の優れた電子源及び画像形成装置が実現可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る電子放出素子の構成を示す平面図である。
【図２】本発明の実施の形態に係る電子放出素子を示す斜視図である。
【図３】本発明の実施の形態に係る電子放出素子の電子軌道を示す図である。
【図４】本発明の実施の形態に係る電子放出素子の製造方法の一例を示す図である。
【図５】本発明の実施の形態に係る電子源の一例を示す図である。
【図６】本発明の実施の形態に係る単純マトリクス配置の電子源を示す概略構成図である。
【図７】本発明の実施の形態に係る単純マトリクス配置の電子源を用いた画像形成装置を示す概略構成図である。
【図８】本発明の実施の形態に係る画像形成装置における蛍光膜を示す図である。
【図９】本発明の実施の形態に係る画像形成装置の駆動回路を示すブロック図である。
【図１０】本発明の実施例２を示す図である。
【図１１】本発明の実施例３を示す平面図である。
【図１２】本発明の実施例３を説明するための素子の図である。
【図１３】本発明の実施例３の電子軌道を示す図である。
【図１４】本発明の実施例４を示す図である。
【図１５】従来の電子放出素子を模式的に示した図である。
【符号の説明】
１  基板
２  カソード電極
３  絶縁層
４ａ，４ｂ  ゲート電極
５  電子放出層
６  駆動電源
７  アノード電極
８  高圧電源
４１  マスクパターン
５４，６４，７１  電子放出素子
６１，８１  電子源基板
６２  Ｘ方向配線
６３  Ｙ方向配線
８５  蛍光体
８６  黒色導電材
９１  リアプレート
９２  支持枠
９３  ガラス基体
９４  蛍光膜
９５  メタルバック
９６  フェースプレート
９８  外囲器
１１１  中央部の電子放出部
１１２  周辺部の電子放出部
【図１】
0004810010.tif 000002
【図２】
0004810010.tif 000003
【図３】
0004810010.tif 000004
【図４】
0004810010.tif 000005
【図５】
0004810010.tif 000006
【図６】
0004810010.tif 000007
【図７】
0004810010.tif 000008
【図８】
0004810010.tif 000009
【図９】
0004810010.tif 000010
【図１０】
0004810010.tif 000011
【図１１】
0004810010.tif 000012
【図１２】
0004810010.tif 000013
【図１３】
0004810010.tif 000014
【図１４】
0004810010.tif 000015
【図１５】
0004810010.tif 000016