(57)【特許請求の範囲】
【請求項１】
少なくとも第１のセクション及び第２のセクションに分割されたメモリアレイに対して、ディジタル画像データを記憶し取り出す方法において、
前記方法は、
上記メモリアレイの上記第１のセクション及び第２のセクションに上記ディジタル画像データを交互に記憶し、
上記交互に記憶することは、
上記ディジタル画像データが上記第２のセクションに記憶されている間、上記第１のセクションに上記ディジタル画像データを記憶することを禁止することと、
上記ディジタル画像データが上記第１のセクションに記憶されている間、上記第２のセクションに上記ディジタル画像データを記憶することを禁止することとを含み、
上記メモリアレイへの上記ディジタル画像データの記憶と、先に記憶されたディジタル画像データの上記メモリアレイからの取り出しとの間の時間が可変であるように、第１のディジタル画像のデータの全体が上記第１のセクションに記憶され、第２のディジタル画像のデータの少なくとも一部が上記第２のセクションに記憶された後、上記メモリアレイの上記第１のセクション及び第２のセクションから同時に、上記先に記憶されたディジタル画像データを取り出す方法。
【請求項２】
上記メモリアレイの上記第１のセクション及び第２のセクションに上記ディジタル画像データを交互に記憶することは、
上記ディジタル画像データが上記第１のセクションまたは第２のセクションに記憶されるべき位置を示し、上記メモリアレイへ連続的な書き込みアドレスを生成する書き込みポインタを起動することと、
上記メモリアレイの上記第１のセクションの中に先に記憶されたディジタル画像データが上書きされないように、ディジタル画像データが上記メモリアレイの上記第２のセクションに書き込まれているときに上記メモリアレイの上記第１のセクションに書き込みをすることを禁止する少なくとも１つの制御信号を生成することと、
上記メモリアレイの上記第２のセクションの中に先に記憶されたディジタル画像データが上書きされないように、ディジタル画像データが上記メモリアレイの上記第１のセクションに書き込まれているときに上記メモリアレイの上記第２のセクションに書き込みをすることを禁止する少なくとも１つの制御信号を生成することと、
上記書き込みポインタの起動、上記第１のセクションに書き込みをすることを禁止する少なくとも１つの制御信号の生成、及び上記２のセクションに書き込みをすることを禁止する少なくとも１つの制御信号の生成に従って、上記ディジタル画像データを上記連続的な書き込みアドレスに書き込むことと、
上記書き込みポインタを上記書き込みアドレスの予め定められた最初のものにリセットすること、
を含む請求項１記載の方法。
【請求項３】
上記の少なくとも１つの制御信号は、少なくとも一つの書き込みマスクを備える請求項２に記載の方法。
【請求項４】
上記の制御信号は少なくとも一つのアレイ許可信号を備える請求項２に記載の方法。
【請求項５】
上記メモリアレイの上記第１のセクション及び第２のセクションから、先に記憶されたディジタル画像データを同時に取り出すことは、さらに、
先に記憶されたディジタル画像データが上記メモリアレイの上記第１のセクション及び第２のセクションから同時に取り出されるべき位置を示し、上記メモリアレイへ連続的な読み出しアドレスを生成する読み出しポインタを起動することと、
上記の連続的な読み出しアドレスから、上記の先に記憶されたディジタル画像データを連続的に読み出すことと、
さらに先に記憶されたディジタル画像データが取り出されるべき上記読み出しアドレスの内の予め定められた一つに上記読み出しポインタを設定すること
を含む請求項１〜４の何れか一項に記載の方法。
【請求項６】
画像データ分析を追加して行うために、上記メモリアレイの中にデータが記憶されていない期間中に、上記の、先に記憶されたディジタル画像データを、さらに取り出すことをさらに備える請求項１〜５の何れか一項に記載の方法。
【請求項７】
上記メモリアレイ内の上記第１のセクションまたは上記題２のセクションのいずれかに先に記憶された画像データが上書きされない場合に、上記書き込みポインタを前にリセットすることなく連続的な書き込みアドレスをさらに生成するために上記書き込みポインタを起動することをさらに含み、それによって上記ディジタル画像データと上記の先の記憶されたディジタル画像データの両方が上記メモリアレイ中に保存される請求項２〜６の何れか一項に記載の方法。
【請求項８】
少なくとも第１のセクション及び第２のセクションに分割されたメモリアレイに対してディジタル画像データの連続的フィールドを記憶し取り出す方法において、上記メモリアレイの上記第１のセクション及び第２のセクションの各々の中の上記連続的フィールドの内で、非同一そして非近似のものを表す上記ディジタル画像データの内の、非同一そして非近似のものを交互に記憶し、このとき、上記の連続的フィールドの類似および同一なものを表す上記ディジタル画像データの内、類似および同一ものを記憶することを禁止するステップと、
上記メモリアレイから入力及び出力される画像間の時間が、メモリアレイに全体的な画像のデータを記憶するのに必要な非整数の遅延であるように、全体的な画像のデータが上記第１のセクション及び第２のセクションの一方に記憶され、少なくとも部分的な画像のデータが上記第１のセクション及び第２のセクションの他方に記憶された後、上記メモリアレイの上記第１のセクション及び第２のセクションから同時に、前の連続的フィールドを表す、先に記憶されたディジタル画像データを取り出すステップとを備え、
上記類似および同一ものを記憶することを禁止するステップは、
上記第２のセクションに上記ディジタル画像データを記憶している間、上記第１のセクションに上記ディジタル画像データを記憶することを禁止するステップと、
上記第１のセクションに上記ディジタル画像データを記憶している間、上記第２のセクションに上記ディジタル画像データを記憶することを禁止するステップとを含むことを特徴とする方法。
【請求項９】
ディジタル画像データを記憶し取り出す装置において、
少なくとも第１のセクション及び第２のセクションに分割されるメモリアレイ手段と、
新しい入力画像データを、上記第１のセクション及び第２のセクションの内、予め定められたものの連続的なアドレスに記憶するために、連続的な書き込みポインタを生成する書き込みアドレス生成器と、
上記第２のセクションが上記予め定められたセクションの時、上記第１のセクションへの書き込みが禁止され、かつ、上記第１のセクションが上記予め定められたセクションの時、上記第２のセクションへの書き込みが禁止されるように、上記の連続的アドレスにおける、メモリアレイ手段の上記第１のセクション及び第２のセクションへの書き込みを選択的に禁止する書き込みマスクを生成し、それによって他の画像から上記の連続的アドレスに書き込まれたデータが上書きされない、書き込みマスク生成手段と、
上記メモリアレイ手段から入力及び出力される画像間の時間が、メモリアレイ手段に全体的な画像のデータを記憶するのに使われる非整数の遅延であるように、全体的な画像のデータが上記第１のセクション及び第２のセクションの一方に記憶され、少なくとも部分的な画像のデータが上記第１のセクション及び第２のセクションの他方に記憶された後、上記データをそこから取り出すために、連続的読み出しポインタを生成する読み出しアドレス生成手段と
を備えることを特徴とする装置。
【請求項１０】
上記メモリアレイ手段は、多数の個別のメモリアレイを備え、上記の書き込みマスク生成器は、上記の多数の個別のメモリアレイを選択的に許可するアレイ許可信号の形式で上記の書き込みマスクを生成する回路を備えることを特徴とする請求項９記載の装置。
【請求項１１】
上記の書き込みマスク生成器は、上記メモリアレイ手段内に集積されていることを特徴とする請求項９または１０記載の装置。
【請求項１２】
上記メモリアレイ手段に対して上記データを書き込みと取り出しの両方を行う単一の双方向データバスをさらに備えることを特徴とする請求項９〜１１の何れか一項に記載の装置。
【請求項１３】
上記書き込みアドレス生成手段および上記読み出しアドレス生成手段は、アドレス信号を生成するために一つの統合的アドレス生成器に包含され、上記メモリアレイ手段は、さらに、上記統合的アドレス生成器から上記アドレス信号を受信する一つの統合的アドレス入力と、上記個々のアドレスが書き込み位置あるいは読み出し位置に対応しているかどうかを示す信号を上記の統合的アドレス生成器から受信する追加的な入力とを含んでいることを特徴とする請求項９〜１２の何れか一項に記載の装置。
【請求項１４】
ディジタル画像データを記憶し取り出す装置において、
少なくとも２つのセクションに分割されるメモリアレイと、
上記メモリアレイと組み合わされ、新しい入力画像を上記メモリアレイの少なくとも２つのセクションの連続的アドレスに記憶する位置に連続的な書き込みポインタを生成する書き込みアドレス生成器と、
上記メモリアレイの選択されたセクション以外のいかなるセクションにも前もって記憶されたデータを上書きしないように、上記メモリアレイの選択されたセクション以外の上記メモリアレイのいかなるセクションにも書き込みを禁止する書き込みマスクを生成する書き込みマスク生成器と、
上記メモリアレイから入力及び出力される画像間の時間が、メモリアレイに全体的な画像のデータを記憶するのに使われる非整数の遅延であるように、全体的な画像のデータが上記セクションの一方に記憶され、少なくとも部分的な画像のデータが上記セクションの他方に記憶された後、記憶したデータをそこから取り出すために、連続的な読み出しポインタを生成する読み出しポインタ生成器と
を備える装置。
【請求項１５】
コンピュータに、少なくとも第１のセクション及び第２のセクションに分割されたメモリアレイに対してディジタル画像データの連続的フィールドを記憶し取り出す手順を実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体において、
前記手順は、
メモリアレイの上記第１のセクション及び第２のセクションの一方に、連続的フィールドを表すディジタル画像データを交互に記憶し、このとき、入力画像データを上記第１のセクション及び第２のセクションの他方に記憶するのを禁止し、また、上記メモリアレイから入力及び出力される画像間の時間が、メモリアレイに全体的な画像のデータを記憶するのに使われる非整数の遅延であるように、全体的な画像のデータが上記第１のセクション及び第２のセクションの一方に記憶され、少なくとも部分的な画像のデータが上記第１のセクション及び第２のセクションの他方に記憶された後、上記の記憶と同時に、前の連続的フィールドを表す先に記憶されたディジタル画像データを、メモリアレイの上記第１のセクション及び第２のセクションから取り出すことを特徴とする媒体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、概ねディジタル画像処理に関し、より特化して、さらなる処理に使用するためのメモリに対するディジタル画像データの記憶と取り出しの装置と方法に関する。
【０００２】
【従来の技術および発明が解決しようとする課題】
後に続く処理に先だつディジタル画像データの電気的記憶装置は何年もの間、利用されてきた。
従来技術による多数のディジタル画像を処理するシステムにおいて用いられる画像記憶方法の一つに、直列に接続された多数の画像の遅延を使用するものがある。入力データは第１の遅延素子に与えられ、その第１の遅延素子の出力は第２の遅延素子に与えられるといった具合である。全ての遅延素子の出力は、入力データと共に、フィルタをかけたりするような次の処理に利用することができる。
【０００３】
従来技術による多数の画像を記憶する他のものは、二つ以上の画像のために、十分な記憶場所（アドレス）を持った大きな記憶素子（すなわちメモリアレイ）を使用する。画像データは、メモリアレイに順次記憶され、後に続く処理のために後で取り出される。この方法では、メモリアレイに記憶された個々の画像の各々から必要なデータを全て取り出す多重読み出し動作を必要とする。多重読み出し動作は、非常に高速で価格を抑えたメモリアレイと、多重アドレスからの読み出しを制御するのに追加される論理回路を必要とする。
【０００４】
上で論じた様に、従来技術による方法は、後に続く画像処理の応用において使用されてきた。そのような応用の中に、一連のフィルムフレームをビデオに変換するものがある。２４Ｈｚを６０Ｈｚのインタレースビデオに変換するのに、個々のフィルムフレームは、最初スキャンされてから二つのビデオフィールド（ＡとＢ）に分割される。ライブビデオと異なり、これらの２つのフィールドは、時間的に置き換えられることはない；フィールドＡとＢは、同時に取得した事柄を共に含んでいるので、どちらの順で表示されてもかまわない。この手順に従って、４フィールド毎に挿入された追加フィールドと共にフィールドＡとＢの間で交代しながら、フィルムフィールドが交互に表示される。この処理は、３：２引き落とし（=pulldown）と呼ばれ、各フィルムフレームから“引き落とされた”ビデオフィールドの数から命名されている（フレーム１から３フィールド、フレーム２から２フィールド等）。結果として、フィールド率は６０Ｈｚになり、容易にビデオテープに転送できる。
【０００５】
上述の従来技術は、出力画像処理率に影響しない入力データ率の変化は考慮に入れない。データ率の変化は、ビデオと画像のデータ源において共通であり、特にもし最初のデータ源がアナログフォーマット（ＶＣＲのような）かバスを通して通信する場合にはそうであることは理解されよう。加えて、従来技術は、画像遅延の整数であるところの入力と出力の間の遅延に帰着する。いくつかの場合において、上述した様に多くの画像間の時間フィルタリングあるいはフレーム率変換の様な入力と出力の間の非整数あるいは可変な遅延量を持つことが望ましい。さらに、いくつかの環境では、入力から出力への最小限の待ち時間が必要であろう。
【０００６】
以下の従来技術は本願に関連があると考えられる。
米国特許書類
4,876,596 - Faroudja        １９８９年１０月２４日    フィルムからビデオへとスキャンラインを２倍にする変換器
4,987,551 - Garrett, Jr.    １９９１年１月２２日      個々のスキャンラインに関して細片でカーソルパターンを作成する装置
5,008,838 - Kelleher  他    １９９１年４月１６日      ２重バッファとフレームバッファの同時初期化に関する方法
5,257,348 - Roskowski  他   １９９３年１０月２６日    単一のフレームバッファの中にビデオ信号と画像信号の両方を記憶する方法
5,321,809 - Aranda          １９９４年６月１４日      グラフィックシステムの類別された画素可変バッファリングと処理
5,550,592 - Markandey  他   １９９６年８月２７日      フィルムモードでのプログレッシブスキャンの変換
5,598,525 - Nally  他       １９９７年１月２８日      マルチメディアデータの処理と表示システムにおける画像とビデオデータを制御する装置とシステムと方法
5,604,514 - Hancock         １９９７年２月１８日      画素モードのフレームバッファの判定を行う図形／画像表示システムと組み合わせたパーソナルコンピュータ
【０００７】
【課題を解決するための手段】
本発明によれば、従来技術よりも画像処理でさらに柔軟な解決法が与えられるが、そこでは、出力画像は一つ以上の入力画像の作用であり、それは、ビデオ逆インタレースや、フレーム率変換や、時間フィルタと補間や、画像のぶれや、画像分析のようなものである。蓄積技術は、多重画像処理のために与えられており、そこでは入出力間の画像遅延の非積分数を持つことが望ましいか、あるいは入出力間の遅延量が時間的に可変であることが必要であり、そして、そこでは画像データは画像遅延の流れに従って直列に転送される必要は無い。
【０００８】
本発明の他の相によれば、改良されているのは、ビデオの３：２で引き落とされた配列の後に続く処理に備えたディジタル画像記憶装置である。本発明では、別のフィルムのフレームからやってきたデータを記憶する間に、特定のフィルムのフレームからのみ生じた画像の処理を将来の処理のために行うのを認めるような方法で画像を記憶する技術を与える。本発明の前述した利点は、すなわち、入出力間の非整数あるいは可変の遅延量は、またビデオの３：２で引き落とされた配列を記憶するのに適用される。
【０００９】
従って、本発明によって、少なくとも２つのセクションに分かれたメモリアレイを用いた画像データ記憶装置と取り出し装置が与えられる。書き込みポインタは、画像データが記憶されるメモリのアドレス（メモリの全てのセクションを含む）を作るのに使用される。書き込みマスク生成器は、ポインタによってアドレスが与えられたメモリの中の、データの上書きを防ぐのが望ましい、予め定まった部分をマスクするのに使用される。読み出しポインタは、データがさらなる処理のために引き出されるメモリアレイの中のアドレスを作る。
【００１０】
本発明による入力データの記憶動作の方法は、次のステップの最も一般的な局面を含んでいる：
１）新しい入力データが記憶されるメモリアレイの位置を示す書き込みポインタを生成する；
２）メモリアレイの部分に書き込みを禁止して、他の画像から記憶したデータが上書きされない様な書き込みマスクを生成する；
３）入力データをアレイに書き込むのを可能にする；
４）画像データの入力完了に続いて、古いデータが上書きされようとすると書き込みポインタがリセットされるか、あるいは、新しいデータがメモリアレイ内の分離されたアドレス空間内に記憶されようとすると変更はされない。
【００１１】
入力データを記憶するのと同時に、出力データを取り出す動作方法には以下のステップが含まれる：
１）処理しようとする希望の画像データのあるメモリアレイの中の位置を示す読み出しポインタを生成する；
２）記憶された全ての画像の中の、対応する全ての画像データに同時にアクセスする能力で、アレイからの記憶されたデータの読み出しを可能にし；
３）画像データの出力完了に続いて、読み出しポインタは次の画像データが記憶されている位置にリセットされる。この場所は、前回読み出しをしたデータと同じ場所か、あるいはより新しいデータが記憶されている新しい場所であろう。
【００１２】
本発明のもう一つの相では、画像データの記憶装置は多重メモリアレイから成り、そこでは個々の各アレイへの書き込みは、一つのメモリアレイの書き込みマスクの代わりに、アレイ許可信号を使用して選択的に制御され得る。
本発明のさらなる相では、画像データの記憶装置は、画像処理回路と同じ装置上に含まれることができる。
本発明の、なおさらなる相では、メモリアレイは、メモリアレイへのデータ書き込みと、メモリアレイからのデータ読み出しの両方のために単一の双方向データバスを利用する。この相は、図２７に示されている。
【００１３】
本発明の今ひとつの相では、メモリアレイは、アドレスが書き込み位置を示すかあるいは読み出し位置を示すかを示すのに追加された入力と、書き込みアドレスと読みだしアドレスの位置の両方を与える統合アドレス生成器と共に、読み出しおよび書き込み位置の両方を示す単一の統合的アドレス入力を利用する。
本発明の他の相では、メモリアレイからの追加された読み出し動作は、メモリアレイがアイドル状態で、主な処理作業から離れて追加的な画像データの分析ができる間に行われる。
【００１４】
本発明のさらなる相では、本装置は、ビデオデータと、フィルムデータと、一時的にフィルタをかけたりフレーム率を変換したりする応用分野でのコンピュータグラフィクスのような他のデータとから与えられる画像素材を画像処理するのに使用される。
本発明の、これらのそして他の目的、相、利点、特徴は、添付される図面と共に提供される以下の実施形態の詳述を検討することにより、さらによく理解され評価されるであろう。
【００１５】
【発明の実施の形態】
従来技術と本発明の実施形態の記述は、次の図面を参照しつつ以下に与えられる。
図１は、従来技術によるユニットフィールド遅延を使用したディジタル画像記憶装置のためのメモリアレイを示すブロック図である。
図２は、図１の従来技術に従った多重画像処理中のフィールド遅延の代表的な内容を示している。
図３は、従来技術による技術を用いてフィルムデータから始められたビデオフィールドのシークエンスを示している。
図４は、本発明の実施形態による、メモリアレイとディジタル画像記憶装置の補助制御回路を示すブロック図である。
図５は、実施形態による、図２のメモリアレイを図解したものである。
図６は、入力データと出力データの間の関係を示したもので、実施形態の第１動作モードによる。
【００１６】
図７は、図６に認められる時間区間Ｔ１におけるメモリアレイの内容を示しており、実施形態の第１動作モードによる。
図８は、図６に認められる時間区間Ｔ２におけるメモリアレイの内容を示しており、実施形態の第１動作モードによる。
図９は、図６に認められる時間区間Ｔ３におけるメモリアレイの内容を示しており、実施形態の第１動作モードによる。
図１０は、図６に認められる時間区間Ｔ４におけるメモリアレイの内容を示しており、実施形態の第１動作モードによる。
【００１７】
図１１は、図６に認められる時間区間Ｔ５におけるメモリアレイの内容を示しており、実施形態の第１動作モードによる。
図１２は、図６に認められる時間区間Ｔ６におけるメモリアレイの内容を示しており、実施形態の第１動作モードによる。
図１３は、図６に認められる時間区間Ｔ７におけるメモリアレイの内容を示しており、実施形態の第１動作モードによる。
図１４は、入力データと出力データの間の関係を示したもので、実施形態の第２動作モードによる。
【００１８】
図１５は、図１４に認められる時間区間Ｔ１におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
図１６は、図１４に認められる時間区間Ｔ２におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
図１７は、図１４に認められる時間区間Ｔ３におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
図１８は、図１４に認められる時間区間Ｔ４におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【００１９】
図１９は、図１４に認められる時間区間Ｔ５におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
図２０は、図１４に認められる時間区間Ｔ６におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
図２１は、図１４に認められる時間区間Ｔ７におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
図２２は、図１４に認められる時間区間Ｔ８におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【００２０】
図２３は、図１４に認められる時間区間Ｔ９におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
図２４は、図１４に認められる時間区間Ｔ１０におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
図２５は、図１４に認められる時間区間Ｔ１１におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
図２６は、図１４に認められる時間区間Ｔ１２におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【００２１】
図２７は、データの書き込みと読み出しの両方に対して、メモリアレイが単一の双方向データバスを利用する本発明の他の実施形態を示すブロック図である。
図２８は、位置の書き込みと読み出しの両方を示すのに、メモリアレイが単一の統合的アドレス入力を利用する本発明の他の実施形態を示すブロック図である。
【００２２】
図１は、多重画像遅延における多重ディジタル画像を記憶する従来技術による方法を図示している。入力データは、画像データ源（１）によって与えられ、フィールド遅延（３）へ、そして後続の画像処理器（５）の第１の入力に送られる。フィールド遅延（３）からの遅延された画像データは、フィールド遅延（７）の入力に、そして画像処理器（５）の第２の入力等に送られる。
【００２３】
図２は、画像（入力画像１、入力画像２、入力画像３）をフィールド遅延（３）とフィールド遅延（７）を通して転送する様子を図示したものである。
図３は、フィルムフレーム率からビデオ率へと変換されているビデオフィールドのシークエンスを示しており、これは従来技術の３：２の引き落とし技術による。図３に示されるように、フィルムフレーム１から作られたビデオのフィールドは、フィールド１Ａ，１Ｂ，１Ａ*と名付けられる。フィールド１Ａには、フィルムフレーム１の全ての偶数のスキャンラインが含まれており、フィールド１Ｂには、フィルムフレーム１の全ての奇数のスキャンラインが含まれている。おそらく雑音内容の差以外は、追加フィールドのフィールド１Ａ*は、フィールド１Ａと同一である。
【００２４】
図４は、実施形態によるブロック図を示しており、ここには、ディジタル画像データ源（４０）と、書き込みアドレス生成器（４１）と、読み出しアドレス生成器（４２）と、メモリアレイ（４３）と、書き込みマスク生成器（４４）と、後続のディジタル画像処理器（４７）とが含まれる。
図５は、０からＭ−１までの標識の付いたＭ個のアドレス位置と、０からＮ−１のビットとＮから２Ｎ−１のビットでそれぞれ表される２つのセクションＡとＢに分けられるアドレス位置毎の２Ｎビットの記憶装置とを持ったメモリアレイ４３の実施形態による構造と構成を図示している。
【００２５】
ディジタル画像データ源（４０）は、メモリアレイ（４３）の両方のセクションにディジタル画像データを供給する。書き込みマスク生成器（４４）は、アレイに対するデータ書き込みの制御をするのにメモリアレイ（４３）へマスク信号を供給する。書き込みアドレス生成器（４１）と読み出しアドレス生成器（４２）は、データがそれぞれ書き込まれかつ読み出されるメモリアレイアドレス位置を与える。メモリアレイ（４３）の出力データの流れは、画像処理と操作のために後続の処理器（４７）に接続される。
実施形態の一つの動作モードで、ディジタル画像データは、図６に図示されたデータ源（４０）によって転送される。入力シークエンスには、画像データは全く転送されない空白時間の量によって分けられる多くのディジタル画像が含まれる。
【００２６】
書き込みアドレス生成器（４１）と読み出しアドレス生成器（４２）は、開始アドレスに初期化される。最初の入力画像（入力画像１）は、書き込みアドレス生成器（４１）によって示されるアドレスから開始して、メモリアレイ（４３）のセクションＡに書き込まれる。書き込みマスク生成器（４４）は、メモリアレイのセクションＢにデータの書き込みが起こらない様にアレイを制御する。メモリアレイのセクションＢは空なので、正常な処理は行われず、従って読み出し動作は行われない。このところは図６で時刻Ｔ１で示され、また、図７として示されるのがメモリアレイの内容である。
【００２７】
入力画像２の開始時において、書き込みアドレス生成器（４１）は、初期アドレスにリセットされる。入力画像２は、データ源（４０）から到着するので、書き込みアドレス生成器（４１）により示されるアドレスから始まってメモリアレイのセクションＢに書き込まれる。書き込みマスク生成器（４４）は、メモリアレイのセクションＡにデータの書き込みが起こらず、メモリアレイのセクションＡが同じアドレスへの２回目の書き込みによって影響を受けないようにアレイを制御する。このことは、図６の時刻Ｔ２に示され、また、メモリアレイの内容は図８に示される。
【００２８】
時刻Ｔ２の後すぐに、記憶されているデータ（入力画像１と２）は、読み出しアドレス生成器（４２）によって示される初期アドレスから始めて、メモリアレイから読み出される。入力画像２からのデータの中には、既に書き込まれたものもあるので、今や処理器４７によって後続の処理を入力画像１と共に行うことができる。最初のアドレスから読むと、入力画像１と２の両方の最初の行を取り込む。読み出しアドレス生成器（４２）によって示される、次のアドレスを続けて読むと、両方の画像から相補的なラインを取り込む。書き込みは常に読み出しの前なので、データが書き込まれる前にメモリから読み出す様なアンダーフローをメモリアレイが起こす危険は無い。この読み出し動作は、図６の時刻Ｔ３に示され、また、メモリアレイの内容は図９に示される。
【００２９】
入力画像２の書き込みが完全に終わった後に、入力データ源（４０）は、空白でありそれ以上のデータは与えられない。しかし、処理器（４７）によって出力データは処理されているので、データの読み出しは、続いているであろう。この読み出し動作は、図６の時刻Ｔ４に示され、また、メモリの内容は図１０に示される。
入力画像３の最初に、書き込みアドレス生成器（４１）は初期アドレスにリセットされる。書き込みマスク生成器（４４）は、メモリアレイのセクションＢにデータ書き込みが起こらないようにアレイを制御する。入力画像３の画像データは、データ源（４０）から到着するので、メモリアレイのセクションＡに書き込まれる。この時までに、出力処理は、入力画像１の最初のラインを使うのを終了し、それはそれ以上必要なくなる。セクションＢには、書き込みマスクによって再書き込みから守られる入力画像２情報が含まれる。この事象は、図６の時刻Ｔ５に示され、また、メモリの内容は図１１に示される。
【００３０】
時刻Ｔ５の少々後、入力画像１と２からのデータを使用した出力処理は、終了し、それ以上の読み込み動作は起こらない。しかし、入力画像３の入力データをメモリアレイのセクションＡを書き込むことは継続する。この事象は、図６の時刻Ｔ６に示され、また、メモリの内容は図１２に示される。時刻Ｔ６の少々後、読み出しアドレス生成器（４２）は、初期アドレスにリセットされ、記憶されたデータ（入力画像２と３）は、メモリアレイ４３から読み出される。時刻Ｔ３に対して記述されたのと同様の方法で、最初のアドレスからの読み出し動作は、入力画像２と３の両方の最初のラインを取り込む。続く読み出し動作で、残りのデータを取り込む。入力画像３のデータの書き込み動作は、書き込みアドレス生成器（４１）によって示されるアドレスを続ける。この事象は、図６の時刻Ｔ７に示され、また、メモリの内容は図１３に示される。
【００３１】
書き込みマスク生成器（４４）を制御することによってメモリのセクションＡとＢに交互に記憶された、次に来る画像の各々に対してサイクルは継続する。読み出し動作は、メモリアレイ（４３）の両方のセクションから、記憶されているデータを引き出す。
実施形態の第２の動作モードで、ディジタル画像データは、図１４に図示されたデータ源（４０）によって転送される。入力シークエンスには、動作の第１モードと併せて上述した様に、画像データは全く転送されない空白時間の量によって分けられる多くのディジタル画像が含まれる。しかし、このモードでは、一連の画像は、図３に示した従来技術と併せて上述した交互のパターンにおいて、各フィルムのフレームは３個あるいは２個のビデオ画像フィールドに連続的に転送されるように、フィルムからとらえられた。
【００３２】
書き込みアドレス生成器（４１）と読み出しアドレス生成器（４２）は、開始アドレスに初期化される。最初の入力画像（入力画像１Ａ）は、書き込みアドレス生成器（４１）によって示されるアドレスから開始して、メモリアレイ（４３）のセクションＡに書き込まれる。書き込みマスク生成器（４４）は、メモリアレイのセクションＢにデータの書き込みが起こらない様にアレイを制御する。メモリアレイのセクションＢは空なので、正常な処理は行われず、従って読み出し動作は行われない。このところは図１４で時刻Ｔ１で示され、また、メモリアレイの内容は、図１５に示される。
【００３３】
入力画像１Ｂの開始時において、書き込みアドレス生成器（４１）は、初期アドレスにリセットされる。入力画像１Ｂは、データ源（４０）から到着するので、書き込みアドレス生成器（４１）により示されるアドレスから始まってメモリアレイのセクションＢに書き込まれる。書き込みマスク生成器（４４）は、メモリアレイのセクションＡにデータの書き込みが起こらず、メモリアレイのセクションＡのデータが同じアドレスへの２回目の書き込みによって影響を受けないようにアレイを制御する。このことは、図１４の時刻Ｔ２に示され、また、メモリアレイの内容は図１６に示される。
【００３４】
時刻Ｔ２の少し将来に、記憶されているデータ（入力画像１Ａと１Ｂ）は、読み出しアドレス生成器（４２）によって示される初期アドレスから始めて、メモリアレイ（４３）から読み出される。入力画像１Ｂからのデータの中には、既に書き込まれたものもあるので、今や処理器（４７）によって後続の処理を入力画像１Ａと共に行うことができる。最初のアドレスから読むと、入力画像１Ａと１Ｂの両方の最初の行を取り込む。読み出しアドレス生成器（４２）によって示される、次のアドレスを続けて読むと、両方の画像から相補的なラインを取り込む。書き込みは常に読み出しの前なので、データが書き込まれる前にメモリから読み出す様なアンダーフローをメモリアレイが起こす危険は無い。
【００３５】
この読み出し動作は、図１４の時刻Ｔ３に示され、また、メモリの内容は図１７に示される。入力画像１Ｂの書き込みが完全に終わった後に、入力データ源（４０）は、今や空白でありそれ以上のデータは与えられない。しかし、処理器４７によって出力データは処理されているので、データの読み出しは、続いているであろう。この読み出し動作は、図１４の時刻Ｔ４に示され、また、メモリの内容は図１８に示される。
【００３６】
入力画像１Ａ*の最初に、書き込みアドレス生成器（４１）は初期アドレスにリセットされる。入力画像１Ａ*には、入力画像１Ａと同じデータが含まれ（少量のシステム雑音を除く）るが、これは、入力画像１Ａと１Ａ*の両方は、同じフィルムデータから生成しているからである。この理由から、入力画像１Ａは、入力画像１Ａ*によって上書きされる。この実施形態の変種において、入力画像１Ａ*を捨てて、先に記憶された入力画像１Ａを取ることもできる。書き込みマスク生成器（４４）は、メモリアレイのセクションＢにデータ書き込みが起こらないようにアレイを制御する。入力画像１Ａ*の画像データは、データ源（４０）から到着するので、メモリアレイのセクションＡに書き込まれる。この時までに、出力処理は、入力画像１Ａの最初のラインを使うのを終了し、それはそれ以上必要なくなる。セクションＢには、書き込みマスクによって再書き込みから守られる入力画像１Ｂの情報が含まれる。この事象は、図１４の時刻Ｔ５に示され、また、メモリの内容は図１９に示される。
【００３７】
時刻Ｔ５の少々後、入力画像１Ａと１Ｂからのデータを使用した出力処理は、終了し、それ以上の読み込み動作は起こらない。しかし、入力画像１Ａ*の入力データをメモリアレイのセクションＡを書き込むことは継続する。この事象は、図１４の時刻Ｔ６に示され、また、メモリの内容は図２０に示される。
時刻Ｔ６の少々後、読み出しアドレス生成器（４２）は、初期アドレスにリセットされ、記憶されたデータ（入力画像１Ａ*と１Ｂ）は、メモリアレイ（４３）から読み出される。時刻Ｔ３に対して記述されたのと同様の方法で、最初のアドレスからの読み出し動作は、入力画像１Ａ*と１Ｂの両方の最初のラインを取り込む。続く読み出し動作で、残りのデータを取り込む。入力画像１Ａ*のデータの書き込み動作は、書き込みアドレス生成器（４１）によって示されるアドレスを続ける。この事象は、図１４の時刻Ｔ７に示され、また、メモリの内容は図２１に示される。
【００３８】
時刻Ｔ７の少々後、入力画像２Ｂが入力される。このデータは、この時点ではデータ処理には使用されない、が、メモリアレイ（４３）に記憶されなければならない。また、入力画像２Ｂに対応して処理すべきデータは無いので、後続の処理器は、入力画像１Ａ*と１Ｂからのデータを再び使用しなければならない。この理由から、入力画像２Ｂに対するデータは、メモリアレイ（４３）のセクションＢの未使用領域に記憶される。書き込みアドレス生成器（４１）は、リセットはしないが最終値を保存しており、書き込みはこの位置から始まる。書き込みマスク生成器（４４）が、アレイを制御してメモリアレイのセクションＡにデータの書き込みが起こらないようにする。これによって、将来の画像１Ａ*と１Ｂの読み出しができるようになる。メモリアレイ（４３）からの入力画像１Ａ*と１Ｂを読み出すことは、これで終了する。この事象は、図１４の時刻Ｔ８に示され、また、メモリの内容は図２２に示される。
【００３９】
画像データの読み出しが、再び開始される。入力画像２Ｂに対応する画像は無いので、このデータをこの時点で処理器（４７）によって後続の処理に使うことは不可能である。その代わり、入力画像１Ａ*と１Ｂを読み出すことは、読み出しアドレス生成器（４２）を入力画像１Ａ*と１Ｂの開始位置にリセットすることによって繰り返される。入力画像２Ｂの書き込みが続くので、書き込みアドレス生成器（４１）はゼロにラップアラウンドし、入力画像１Ｂのデータに上書きを開始する、しかし、読み出しが終了する前ではない。この事象は、図１４の時刻Ｔ９に示され、また、メモリの内容は図２３に示される。
【００４０】
入力画像２Ｂと空白期間の終了に続いて、入力画像２Ａが開始される。この画像は、入力画像２Ｂと共に処理されるであるから、メモリアレイ（４３）のセクションＡの同じアドレスに記憶される。書き込みマスク生成器（４４）は、アレイを制御してメモリアレイのセクションＢにデータの書き込みが起こらないようにする。入力画像２Ａの最初で、書き込みアドレス生成器（４１）は、入力画像２Ｂの開始時に使われたのと同じ位置にプログラムされる。この間、入力画像１Ａ*と１Ｂの読み出しは継続する。この事象は、図１４の時刻Ｔ１０に示され、また、メモリの内容は図２４に示される。
【００４１】
時刻Ｔ１０の少々後、入力画像１Ａ*と１Ｂの読み出しが終了する。その後、読み出しアドレス生成器（４２）は、入力画像２Ａと２Ｂが読み出されて処理器（４７）によって処理されるように、その開始位置にリセットされる。この間、入力画像２Ａは、メモリアレイ（４３）のセクションＡに書き込まれる。書き込みアドレス生成器（４１）はゼロに反転し、入力画像２Ａの書き込みはメモリアレイのセクションＡの先頭に続き、これらは書き込みアドレスマスク生成器（４４）によって制御される。この事象は、図１４の時刻Ｔ１１に示され、また、メモリの内容は図２５に示される。
【００４２】
時刻Ｔ１１の後、１画像時間あとで、入力画像３Ｂがメモリアレイ４３に与えられる。書き込みマスク生成器は、アレイを制御して、セクションＢにデータの書き込みが起こらないようにする。入力画像３Ｂに対応する画像は無いので、この時点で処理器（４７）によって後続の処理にこのデータを使うのは不可能である。代わりに、入力画像２Ａと２Ｂの読み出しが、読み出しアドレス生成器（４２）を入力画像２Ａと２Ｂの開始位置に設定することにより繰り返され、読み出しはその開始位置から始まる。入力画像３Ｂの書き込みが続くにつれて、書き込みアドレス生成器（４１）はゼロにラップラウンドし、入力画像２Ｂの上書きを始めるが、それは読み出しが終了する前ではない。この事象は、図１４の時刻Ｔ１２に示され、また、メモリの内容は図２６に示される。
【００４３】
書き込みマスク生成器（４４）と書き込みアドレス生成器（４１）を制御することによりメモリセクションＡとＢの中に交互に記憶される、続いてやって来る各画像に対してサイクルは継続する。読み出し動作は、メモリアレイ（４３）の両セクションから、読み出しアドレス生成器４２により示される位置から始めて、記憶されているデータを取り出す。
図２７を参照すると、本発明の他の実施形態では、図４の手段で使用されている単一方向の専用バスと対照的に、双方向データバスが使われ、アレイ（４３）にデータを書いたりそこからデータを読んだりするのに使用されるものが示されている。
【００４４】
図２８において、単一の書き込み／読み出しアドレス生成器（４９）が使用されて、読み出しと書き込みの両方のメモリ位置と、生成されたアドレスが書き込み位置を参照しているのか読み出し位置を参照しているのかを示す読み出し／書き込み指示信号の両方を生成する。
他の全ての点において、図２７と図２８の実施形態は、図４の実施形態と同じように動作する。
本発明の方法と装置が図解による応用例で要約され説明されたので、既に当業者には、多くの広範に渡り変更した実施形態は、本発明の応用範囲内であり、ここで提供される例は図示のみによるものであり、本発明の範囲に制限されると解釈されるべきではない。
【００４５】
【図面の簡単な説明】
【図１】  従来技術によるユニットフィールド遅延を使用したディジタル画像記憶装置のためのメモリアレイを示すブロック図である。
【図２】  図１の従来技術に従った多重画像処理中のフィールド遅延の代表的な内容を示している。
【図３】  従来技術による技術を用いてフィルムデータから始められたビデオフィールドのシークエンスを示している。
【図４】  本発明の実施形態による、メモリアレイとディジタル画像記憶装置の補助制御回路を示すブロック図である。
【図５】  実施形態による、図２のメモリアレイを図解したものである。
【図６】  入力データと出力データの間の関係を示したもので、実施形態の第１動作モードによる。
【図７】  図６に認められる時間区間Ｔ１におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図８】  図６に認められる時間区間Ｔ２におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図９】  図６に認められる時間区間Ｔ３におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図１０】  図６に認められる時間区間Ｔ４におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図１１】  図６に認められる時間区間Ｔ５におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図１２】  図６に認められる時間区間Ｔ６におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図１３】  図６に認められる時間区間Ｔ７におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図１４】  入力データと出力データの間の関係を示したもので、実施形態の第２動作のモードによる。
【図１５】  図１４に認められる時間区間Ｔ１におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図１６】  図１４に認められる時間区間Ｔ２におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図１７】  図１４に認められる時間区間Ｔ３におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図１８】  図１４に認められる時間区間Ｔ４におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図１９】  図１４に認められる時間区間Ｔ５におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図２０】  図１４に認められる時間区間Ｔ６におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図２１】  図１４に認められる時間区間Ｔ７におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図２２】  図１４に認められる時間区間Ｔ８におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図２３】  図１４に認められる時間区間Ｔ９におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図２４】  図１４に認められる時間区間Ｔ１０におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図２５】  図１４に認められる時間区間Ｔ１１におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図２６】  図１４に認められる時間区間Ｔ１２におけるメモリアレイの内容を示しており、実施形態の第２動作モードによる。
【図２７】  データの書き込みと読み出しの両方に対して、メモリアレイが単一の双方向データバスを利用する本発明の他の実施形態を示すブロック図である。
【図２８】  位置の書き込みと読み出しの両方を示すのに、メモリアレイが単一の統合的アドレス入力を利用する本発明の他の実施形態を示すブロック図である
【符号の説明】
１…画像データ源
３、７…フィールド遅延
５…画像処理器
４０…ディジタル画像データ源
４１…書き込みアドレス生成器
４２…読み出しアドレス生成器
４３…メモリアレイ
４４…書き込みマスク生成器
４７…ディジタル画像処理器
【図１】
0004723051.tif 000002
【図２】
0004723051.tif 000003
【図３】
0004723051.tif 000004
【図４】
0004723051.tif 000005
【図５】
0004723051.tif 000006
【図６】
0004723051.tif 000007
【図７】
0004723051.tif 000008
【図８】
0004723051.tif 000009
【図９】
0004723051.tif 000010
【図１０】
0004723051.tif 000011
【図１１】
0004723051.tif 000012
【図１２】
0004723051.tif 000013
【図１３】
0004723051.tif 000014
【図１４】
0004723051.tif 000015
【図１５】
0004723051.tif 000016
【図１６】
0004723051.tif 000017
【図１７】
0004723051.tif 000018
【図１８】
0004723051.tif 000019
【図１９】
0004723051.tif 000020
【図２０】
0004723051.tif 000021
【図２１】
0004723051.tif 000022
【図２２】
0004723051.tif 000023
【図２３】
0004723051.tif 000024
【図２４】
0004723051.tif 000025
【図２５】
0004723051.tif 000026
【図２６】
0004723051.tif 000027
【図２７】
0004723051.tif 000028
【図２８】
0004723051.tif 000029