(57)【特許請求の範囲】
【請求項１】
絶縁性基板上に薄膜トランジスタ及び反射板を有する第１の基板と、
透明電極を有するとともに前記第１の基板に対向する第２の基板と、
前記第１の基板と前記第２の基板との間に収容された液晶層と、
を有する液晶表示装置の製造方法において、
前記絶縁性基板上に形成された金属層、絶縁層もしくは半導体層のうち少なくとも１つの層の上に所定形状にパターニングされたエッチングマスクを形成する第１の工程と、
前記エッチングマスクを用いて前記金属層、絶縁層もしくは半導体層のうち少なくとも１つ以上の層をエッチングすることにより、前記薄膜トランジスタの構成部分及びこれと分離する複数の突起部を形成しつつ前記絶縁性基板の一部を露出させる第２の工程と、
前記エッチングマスクのみをリフローすることにより、前記薄膜トランジスタの構成部分の露出面ないしその近傍の前記絶縁性基板の表面を前記エッチングマスクで覆うとともに、隣接する前記突起部の間の前記絶縁性基板の表面の一部を露出させつつ前記突起部の露出面ないしその近傍の前記絶縁性基板の表面を前記エッチングマスクで覆う第３の工程と、
前記第３の工程の後、前記エッチングマスクを用いて前記絶縁性基板をエッチングすることにより前記絶縁性基板の露出する領域に１又は２以上の陥没部を形成する第４の工程と、
少なくとも前記突起部及び前記陥没部によって形成される凹凸面に沿って表面に凹凸面を有する反射板を選択的に形成する第５の工程と、
を含むことを特徴とする液晶表示装置の製造方法。
【請求項２】
前記絶縁性基板上に金属層及び絶縁層がこの順に形成されている場合、
前記第２の工程において前記エッチングマスクを用いて前記絶縁層をエッチングすることにより前記金属層の一部を露出させるコンタクトホールを形成し、
前記第３の工程における前記エッチングマスクのリフローにより前記コンタクトホールを前記エッチングマスクで塞ぐことを特徴とする請求項１記載の液晶表示装置の製造方法。
【請求項３】
前記第４の工程の後、前記第５の工程の前に、少なくとも前記突起部及び前記陥没部によって形成される凹凸面に沿って表面に凹凸面を有する他の絶縁層を形成する第６の工程を含むことを特徴とする請求項１又は２記載の液晶表示装置の製造方法。
【請求項４】
絶縁性基板上に薄膜トランジスタ及び反射板を有する第１の基板と、
透明電極を有するとともに前記第１の基板に対向する第２の基板と、
前記第１の基板と前記第２の基板との間に収容された液晶層と、
を有する液晶表示装置の製造方法において、
前記絶縁性基板上に金属層を形成した後、第１のエッチングマスクを用いて前記金属層をエッチングすることによりゲート電極を形成しつつ前記絶縁性基板の一部を露出させる第１の工程と、
前記ゲート電極を含む前記絶縁性基板上に絶縁層を形成した後、第２のエッチングマスクを用いて前記絶縁層をエッチングすることによりゲート絶縁膜及びこれと分離する複数の突起部を形成しつつ前記絶縁性基板の一部を露出させる第２の工程と、
前記第２のエッチングマスクのみをリフローすることにより、前記ゲート絶縁膜の露出面ないしその近傍の絶縁性基板の表面を前記第２のエッチングマスクで覆うとともに、隣接する前記突起部の間の前記絶縁性基板の表面の一部を露出させつつ前記突起部の露出面ないしその近傍の前記絶縁性基板の表面を前記第２のエッチングマスクで覆う第３の工程と、
前記第３の工程の後、前記第２のエッチングマスクを用いて前記絶縁性基板をエッチングすることにより前記絶縁性基板の露出する領域に１又は２以上の陥没部を形成する第４の工程と、
少なくとも前記突起部及び前記陥没部によって形成される凹凸面に沿って表面に凹凸面を有する反射板を選択的に形成する第５の工程と、
を含むことを特徴とする液晶表示装置の製造方法。
【請求項５】
前記第２の工程において、前記絶縁層を形成した後、前記第２のエッチングマスクを用いる前に、前記絶縁層上に半導体層を形成し、その後、第３のエッチングマスクを用いて前記半導体層をエッチングすることにより前記ゲート電極の上方にアイランドを形成する第６の工程を含むことを特徴とする請求項４記載の液晶表示装置の製造方法。
【請求項６】
前記第５の工程で形成される前記反射板は、前記突起部及び前記陥没部によって形成される凹凸面上に直接配設されることを特徴とする請求項４又は５記載の液晶表示装置の製造方法。
【請求項７】
前記反射板は、下層にＣｒ層、上層にＡｌ／Ｎｄ層の積層構造からなり、
前記第５の工程において、前記反射板を形成する際に前記積層構造のソース電極及びドレイン電極も選択的に形成し、
前記反射板、前記ソース電極及び前記ドレイン電極を含む前記絶縁層上に他の絶縁層を形成した後、前記他の絶縁層及び前記Ａｌ／Ｎｄ層に前記ソース電極の前記Ｃｒ層の一部を露出させるコンタクトホールを形成し、
前記他の絶縁層上に前記コンタクトホールを通って前記ソース電極と電気的に接続する透明電極層を選択的に形成することを特徴とする請求項５記載の液晶表示装置の製造方法。
【請求項８】
絶縁性基板上に薄膜トランジスタ及び反射板を有する第１の基板と、
透明電極を有するとともに前記第１の基板に対向する第２の基板と、
前記第１の基板と前記第２の基板との間に収容された液晶層と、
を有する液晶表示装置の製造方法において、
前記絶縁性基板上に第１の金属層を形成した後、第１のエッチングマスクを用いて第１の金属層をエッチングすることによりゲート電極を形成しつつ前記絶縁性基板の一部を露出させる第１の工程と、
前記ゲート電極を含む前記絶縁性基板上に第１の絶縁層及び半導体層の順に形成した後、第２のエッチングマスクを用いて前記半導体層をエッチングすることにより前記ゲート電極の上方にアイランドを形成する第２の工程と、
前記アイランドを含む前記第１の絶縁層上に第２の金属層を形成した後、第３のエッチングマスクを用いて前記第２の金属層をエッチングすることにより前記ソース電極及びドレイン電極を形成する第３の工程と、
前記ソース電極及び前記ドレイン電極を含む前記第１の絶縁層上に第２の絶縁層を形成した後、第４のエッチングマスクを用いて前記第２の絶縁層及び前記第１の絶縁層をエッチングすることにより複数の突起部を形成しつつ前記絶縁性基板の一部を露出させる第４工程と、
前記第４の工程の後、前記第４のエッチングマスクのみをリフローすることにより、前記第１の絶縁層及び前記第２の絶縁層の露出面ないしその近傍の絶縁性基板の表面を前記第４のエッチングマスクで覆うとともに、隣接する前記突起部の間の前記絶縁性基板の表面の一部を露出させつつ前記突起部の露出面ないしその近傍の絶縁性基板の表面を前記第４のエッチングマスクで覆う第５の工程と、
前記第５の工程の後、前記第４のエッチングマスクを用いて前記絶縁性基板をエッチングすることにより前記絶縁性基板の露出する領域に１又は２以上の陥没部を選択的に形成する第６の工程と、
少なくとも前記突起部及び前記陥没部によって形成される凹凸面に沿って表面に凹凸面を有する反射板を選択的に形成する第７の工程と、
を含むことを特徴とする液晶表示装置の製造方法。
【請求項９】
絶縁性基板上に薄膜トランジスタ及び反射板を有する第１の基板と、
透明電極を有するとともに前記第１の基板に対向する第２の基板と、
前記第１の基板と前記第２の基板との間に収容された液晶層と、
を有する液晶表示装置の製造方法において、
第１のエッチングマスクを用いて平坦な前記絶縁性基板をエッチングすることにより前記絶縁性基板の所定の領域に凹凸面を選択的に形成する第１の工程と、
前記絶縁性基板上に金属層を形成した後、第２のエッチングマスクを用いて前記金属層をエッチングすることにより前記絶縁性基板の平坦な領域の上にゲート電極を選択的に形成するとともに、前記絶縁性基板の凹凸面を含む領域の上に前記ゲート電極と分離し、かつ、前記絶縁性基板の凹凸面に沿って表面に凹凸面を有する反射板を選択的に形成する第２の工程と、
を含むことを特徴とする液晶表示装置の製造方法。
【請求項１０】
絶縁性基板上に薄膜トランジスタ及び反射板を有する第１の基板と、
透明電極を有するとともに前記第１の基板に対向する第２の基板と、
前記第１の基板と前記第２の基板との間に収容された液晶層と、
を有する液晶表示装置の製造方法において、
前記絶縁性基板上に第１の金属層を形成した後、第１のエッチングマスクを用いて前記第１の金属層をエッチングすることによりゲート電極、これと分離する複数の突起部、及び、前記ゲート電極及び前記突起部と分離する配線部をそれぞれ形成しつつ前記絶縁性基板の一部を露出させる第１の工程と、
前記第１のエッチングマスクのみをリフローすることにより、前記ゲート電極及び前記配線部それぞれの露出面ないしその近傍の前記絶縁性基板の表面を前記第１のエッチングマスクで覆うとともに、隣接する前記突起部の間の前記絶縁性基板の表面の一部を露出させつつ前記突起部の露出面ないしその近傍の前記絶縁性基板の表面を前記第１のエッチングマスクで覆う第２の工程と、
前記第２の工程の後、前記第１のエッチングマスクを用いて前記絶縁性基板をエッチングすることにより前記絶縁性基板の露出する領域に１又は２以上の陥没部を形成する第３の工程と、
前記ゲート電極、前記突起部及び前記配線を含む前記絶縁性基板上に第１の絶縁層及び半導体層の順に形成した後、第２のエッチングマスクを用いて前記半導体層をエッチングすることにより前記ゲート電極の上方にアイランドを形成する第４の工程と、
第３のエッチングマスクを用いて前記第１の絶縁層をエッチングすることにより前記配線部の一部を露出させる第１のコンタクトホールを形成する第５の工程と、
前記アイランドを含む前記第１の絶縁層上に第２の金属層を形成した後、第４のエッチングマスクを用いて前記第２の金属層をエッチングすることによりソース電極、ドレイン電極及び反射板を形成し、前記ソース電極を前記第１のコンタクトホールを通して前記配線部と電気的に接続させる第６の工程と、
前記ソース電極、前記ドレイン電極及び前記反射板を含む前記第１の絶縁層上に第２の絶縁層を形成した後、第５のエッチングマスクを用いて前記第２の絶縁層及び前記第１の絶縁層に前記配線部の一部を露出させる第２のコンタクトホールを形成する第７の工程と、
前記第２の絶縁層上に前記第２のコンタクトホールを通って前記配線と電気的に接続する透明電極層を選択的に形成するする第８の工程と、
を含むことを特徴とする液晶表示装置の製造方法。
【請求項１１】
絶縁性基板上に薄膜トランジスタ及び反射板を有する第１の基板と、透明電極を有するとともに前記第１の基板に対向する第２の基板と、前記第１の基板と前記第２の基板との間に収容された液晶層と、を有する液晶表示装置の製造方法において、
前記絶縁性基板上に第１の金属層を形成した後、第１のエッチングマスクを用いて前記第１の金属層をエッチングすることによりゲート電極、及び、前記ゲート電極と分離する配線部をそれぞれ形成しつつ前記絶縁性基板の一部を露出させる第１の工程と、
前記ゲート電極及び前記配線部を含む前記絶縁性基板上に第１の絶縁層及び半導体層の順に形成した後、第２のエッチングマスクを用いて前記半導体層をエッチングすることにより前記ゲート電極の上方にアイランドを形成する第２の工程と、
第３のエッチングマスクを用いて前記第１の絶縁層をエッチングすることにより前記配線部の一部を露出させる第１のコンタクトホールを形成するとともに、複数の突起部を形成しつつ前記絶縁性基板の一部を露出させる第３の工程と、
前記第３のエッチングマスクのみをリフローすることにより、前記第１の絶縁層の露出面ないしその近傍の前記絶縁性基板の表面を前記第３のエッチングマスクで覆うとともに、前記第１のコンタクトホールを前記第３のエッチングマスクで塞ぎ、隣接する前記突起部の間の前記絶縁性基板の表面の一部を露出させつつ前記突起部の露出面ないしその近傍の前記絶縁性基板の表面を前記第３のエッチングマスクで覆う第４の工程と、
前記第４の工程の後、前記第３のエッチングマスクを用いて前記絶縁性基板をエッチングすることにより前記絶縁性基板の露出する領域に１又は２以上の陥没部を形成する第５の工程と、
前記アイランドを含む前記第１の絶縁層、前記突起部及び前記陥没部上に第２の金属層を形成した後、第４のエッチングマスクを用いて前記第２の金属層をエッチングすることによりソース電極、ドレイン電極及び反射板を形成し、前記ソース電極を前記第１のコンタクトホールを通して前記配線部と電気的に接続させる第６の工程と、
前記ソース電極、前記ドレイン電極及び前記反射板を含む前記第１の絶縁層上に第２の絶縁層を形成した後、第５のエッチングマスクを用いて前記第２の絶縁層及び前記第１の絶縁層に前記配線部の一部を露出させる第２のコンタクトホールを形成する第７の工程と、
前記第２の絶縁層上に前記第２のコンタクトホールを通って前記配線と電気的に接続する透明電極層を選択的に形成するする第８の工程と、
を含むことを特徴とする液晶表示装置の製造方法。
【請求項１２】
前記エッチングマスクは、フォトレジストであることを特徴とする請求項１乃至１１のいずれか一に記載の液晶表示装置の製造方法。
【請求項１３】
前記反射板は、凹凸面の所定の領域に開口部を有することを特徴とする請求項１乃至１２のいずれか一に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、反射型又は半透過型パネルを有する液晶表示装置の製造方法に関し、特に、工程を簡略化しても良好な表示機能を有する液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ等のアクティブ素子を用いた液晶表示装置は、薄型で軽量という特徴を有し、高画質のフラットパネルディスプレイとして利用されている。液晶表示装置は、低価格化を実現するために製造工程の簡略化の検討が進められている。
【０００３】
液晶表示装置は、携帯端末用の表示装置として利用されており、主に反射型・半透過型の液晶表示装置が用いられている。
【０００４】
このうち、反射型液晶表示装置は、外部から入射した光を装置内部に備えられた反射板で反射させ、この反射光を表示光源として利用することで、光源にバックライトを不要としている（図３参照）。その結果、反射型液晶表示装置は、透過型液晶表示装置よりも低消費電力化、薄型化、軽量化を達成するのに有効である。
【０００５】
一方、半透過型液晶表示装置は、外光が弱い時にも有効に表示させるため、外光を反射板により反射させた反射光を利用して反射表示を行なうとともに、反射板の一部に開口された開口部からバックライトを透過させた透過光を利用して透過表示を行なう（図２参照）。
【０００６】
液晶表示装置の基本構造は、ＴＮ（ツイステッドネマティック）方式、一枚偏光板方式、ＳＴＮ（スーパーツイステッドネマティック）方式、ＧＨ（ゲストホスト）方式、ＰＤＬＣ（高分子分散）方式、コレステリック方式等を用いた液晶と、これをスイッチングするための素子と、液晶セル内部あるいは外部に設けた反射板と、透明電極と、からなる。
【０００７】
反射板は、画素電極として使用するほか、広い角度からの入射光に対し表示画面に垂直な方向へ散乱する光の強度を増加させるのに有効であり、より明るい表示を得ることができる。また、表面が凹凸になったパッシベーション膜上に反射膜を覆い、反射面を凹凸に形成することで、良好な反射特性を得ることができる。反射面を凹凸に形成する方法の従来の一例として、特開平１０−３１９４２２号公報を参照されたい。
【０００８】
透明電極（ＩＴＯ:Indium Tin Oxide等）は、画素電極として使用するほか、半透過型液晶表示装置における画面の高精細化や開口率を高めるため、ドレイン層と層分離して最上層に形成する方法が用いられる。また、透明電極は、Ａｌを含む金属からなる反射板の表面におけるヒロックの発生を防止するため、反射板の表面に形成することがある。また、透明電極は、半透過型液晶表示装置における反射板のバックライトを透過させる開口部においても画素電極として機能させるために用いられる。さらに、透明電極は、ドレインバスラインとこれと分離したドレイン電極とを電気的に接続させる配線として用いられることがある。
【０００９】
一般にＴＮ方式のアクティブマトリクス基板は、互いに直交する方向に延在するゲート配線及びドレイン配線と、これらの配線で囲まれた領域に形成される反射板もしくは透明電極と、ゲート配線とドレイン配線の交差部近傍に形成される薄膜トランジスタ（ＴＦＴ）とから構成され、ＴＦＴの表面には性能を確保するためのチャネル保護膜が形成される。このアクティブマトリクス基板のＴＦＴ及び反射板もしくは透明電極上には液晶を所定の方向に配列させる配光膜が形成され、配向膜、共通電極（透明電極）、カラーフィルタ、等が形成された対向基板との間に液晶が封入され液晶表示装置が形成される。
【００１０】
従来技術の液晶表示装置の製造方法として、特開平１０−３１９４２２号公報記載の発明について説明する。図８１及び図８２は、従来の一例に係る反射型液晶表示装置用のアクティブマトリクス基板の製造工程を模式的に示した工程断面図である。
【００１１】
このようなアクティブマトリクス基板は、まず、図８１（ａ）に示すように、透明絶縁性基板１０１上にＣｒ等のゲート電極層を堆積し、第１のマスクを用いて、露出したＣｒをエッチングして走査線となるゲートバスライン１０２、ゲート電極１０３を形成する。
【００１２】
次に、図８１（ｂ）に示すように、ＳｉＮｘからなるゲート絶縁膜１０５、ａ−Ｓｉ膜１０７ａ、オーミック接触層となるｎ+型ａ−Ｓｉ膜１０７ｂの順に連続して堆積した後、第２のマスクを用いて、不要なａ−Ｓｉ層１０７ａ及びｎ+型ａ−Ｓｉ膜１０７ｂを選択的にエッチングし、アイランドを形成する。
【００１３】
次に、図８１（ｃ）に示すように、Ｃｒ等のソース／ドレイン電極層を堆積した後、第３のマスクを用いて、ａ−Ｓｉ層１０７ａのチャネル領域の開口及び所定の配線パターンを形成するための不要なソース／ドレイン電極層を選択的にエッチングし、信号線となるソース電極１０８、ドレイン電極１０９、ドレインバスライン１１０を形成する。
【００１４】
次に、ソース電極１０８及びドレイン電極１０９をエッチングマスクとしてｎ+型ａ−Ｓｉ膜１０７ｂをエッチングして、オーミック接触層を形成する。
【００１５】
次に、図８１（ｄ）に示すように、基板全面にポリイミド等の有機絶縁膜１１２を堆積し、第４のマスクを用いて、ソース電極１０８の一部を露出させるコンタクトホール１１３と、ゲートバスライン１０２の一部を露出させるコンタクトホール１１７ｃと、を開口する。
【００１６】
次に、図８２（ｅ）に示すように、第５のマスクを用いて、有機絶縁膜１１２の一部を選択的に除去し、熱処理し、凹凸部１１２ｂを形成する。
【００１７】
次に、図８２（ｆ）に示すように、基板全面にＡｌ等の金属層を堆積した後、第６のフォトマスクを用いて当該金属層を選択的にエッチングし、反射板１０４ｂを形成する。これにより表面が凹凸状の反射板が形成される。反射板１０４ｂは、コンタクトホール１１３を通ってソース電極１０８と電気的に接続する。
【００１８】
最後に、図８２（ｇ）透明絶縁性基板１０１全面にＩＴＯ等の透明電極層を堆積した後、第７のフォトマスクを用いて所定の領域の透明電極層を除去し、コンタクトホール１１７ｃを通ってドレインバスライン１０２と接続するドレイン端子１１７ｄと、反射板１０４のヒロックの発生を防止するヒロック防止膜１５２（透明電極であってもよい）を形成して、アクティブマトリクス基板の製造を終了する。
【００１９】
このような従来のアクティブマトリクス基板は、画素電極となる反射板や透明電極がソース／ドレイン電極層とは同じ層には設けられておらず、有機絶縁膜にて絶縁分離されている。故に、透明電極層とドレイン電極層との絶縁分離のためには、これらをアクティブマトリクス基板の法線方向から見て横方向に離間させる必要がないから、これらを非常に近接させるか、あるいは重ねることができる。したがって、これらを横方向に離間させたときに、その隙間から漏れる制御されないバックライト光を遮蔽するためのブラックマトリクスを小さくでき、開口率を高くすることができるというメリットがある。よって、透明電極層とドレイン電極層を有機絶縁膜によって絶縁分離させている。
【００２０】
【発明が解決しようとする課題】
従来において明るく高品位の表示が可能な液晶表示装置を製造するには、高性能のトランジスタと高性能の反射板とを同一絶縁性基板上に形成することが要求され、多くの成膜工程、フォトリソグラフィ工程（ＰＲ工程）及びエッチング工程等が必要となっている。
【００２１】
先に示した図８１及び図８２の従来のアクティブマトリクス基板の製造方法では、ＰＲ工程を要する工程として、ゲートバス配線及びゲート電極の形成で１ＰＲ、コンタクト層及び半導体層の形成で１ＰＲ、ソース電極、ドレイン電極及びソースバス配線の形成で１ＰＲ、有機絶縁膜のコンタクトホール形成で１ＰＲ、有機絶縁膜の凹凸の形成で１ＰＲ、反射板の形成で１ＰＲ、透明電極の形成で１ＰＲであり、計７ＰＲ工程を必要とする。このようにＰＲ工程が多いと、装置の製造コストが高く、従って単価が高いといった問題がある。
【００２２】
以上のような事情に照らして、ＰＲ工程数の削減により製造コストの低下を実現し、かつ、高輝度及び高品位表示性能を実現することで、高輝度液晶表示装置を低価格で提供することが要望されている。
【００２３】
本発明の目的は、ＰＲ工程を削減しても良好な表示性能を発揮する液晶表示装置及びその製造方法を提供することである。
【００２４】
【課題を解決するための手段】
本発明の第１の視点においては、絶縁性基板上に薄膜トランジスタ及び反射板を有する第１の基板と、透明電極を有するとともに前記第１の基板に対向する第２の基板と、前記第１の基板と前記第２の基板との間に収容された液晶層と、を有する液晶表示装置の製造方法において、前記絶縁性基板上に形成された金属層、絶縁層もしくは半導体層のうち少なくとも１つの層の上に所定形状にパターニングされたエッチングマスクを形成する第１の工程と、前記エッチングマスクを用いて前記金属層、絶縁層もしくは半導体層のうち少なくとも１つ以上の層をエッチングすることにより、前記薄膜トランジスタの構成部分及びこれと分離する複数の突起部を形成しつつ前記絶縁性基板の一部を露出させる第２の工程と、前記エッチングマスクのみをリフローすることにより、前記薄膜トランジスタの構成部分の露出面ないしその近傍の前記絶縁性基板の表面を前記エッチングマスクで覆うとともに、隣接する前記突起部の間の前記絶縁性基板の表面の一部を露出させつつ前記突起部の露出面ないしその近傍の前記絶縁性基板の表面を前記エッチングマスクで覆う第３の工程と、前記第３の工程の後、前記エッチングマスクを用いて前記絶縁性基板をエッチングすることにより前記絶縁性基板の露出する領域に１又は２以上の陥没部を形成する第４の工程と、少なくとも前記突起部及び前記陥没部によって形成される凹凸面に沿って表面に凹凸面を有する反射板を選択的に形成する第５の工程と、を含むことを特徴とする。
【００２５】
また、前記液晶表示装置の製造方法において、前記絶縁性基板上に金属層及び絶縁層がこの順に形成されている場合、前記第２の工程において前記エッチングマスクを用いて前記絶縁層をエッチングすることにより前記金属層の一部を露出させるコンタクトホールを形成し、前記第３の工程における前記エッチングマスクのリフローにより前記コンタクトホールを前記エッチングマスクで塞ぐことが好ましい。絶縁性基板がガラス基板であってエッチング液がＨＦである場合に、コンタクトホールから金属層が露出していると、ＨＦが金属層を透過し、その下層のガラス基板がエッチングされるおそれがあるからである。
【００２６】
また、前記液晶表示装置の製造方法においては、前記第４の工程の後、前記第５の工程の前に、少なくとも前記突起部及び前記陥没部によって形成される凹凸面に沿って表面に凹凸面を有する他の絶縁層を形成する第６の工程を含むことが好ましい。突起部及び陥没部によって形成される凹凸面の面粗さが大きすぎる（角張っている）時に、凹凸の丸みを調整することができるからである。
【００２７】
本発明の第２の視点においては、絶縁性基板上に薄膜トランジスタ及び反射板を有する第１の基板と、透明電極を有するとともに前記第１の基板に対向する第２の基板と、前記第１の基板と前記第２の基板との間に収容された液晶層と、を有する液晶表示装置の製造方法において、前記絶縁性基板上に金属層を形成した後、エッチングマスクを用いて前記金属層をエッチングすることによりゲート電極及びこれと分離する複数の突起部を形成しつつ前記絶縁性基板の一部を露出させる第１の工程と、前記エッチングマスクのみをリフローすることにより、前記ゲート電極の露出面ないしその近傍の前記絶縁性基板の表面を前記エッチングマスクで覆うとともに、隣接する前記突起部の間の前記絶縁性基板の表面の一部を露出させつつ前記突起部の露出面ないしその近傍の前記絶縁性基板の表面を前記エッチングマスクで覆う第２の工程と、前記第２の工程の後、前記エッチングマスクを用いて前記絶縁性基板をエッチングすることにより前記絶縁性基板の露出する領域に１又は２以上の陥没部を形成する第３の工程と、前記絶縁層の凹凸面に沿って表面に凹凸面を有する反射板を選択的に形成する第４の工程と、を含むことを特徴とする。
【００２８】
本発明の第３の視点においては、絶縁性基板上に薄膜トランジスタ及び反射板を有する第１の基板と、透明電極を有するとともに前記第１の基板に対向する第２の基板と、前記第１の基板と前記第２の基板との間に収容された液晶層と、を有する液晶表示装置の製造方法において、前記絶縁性基板上に金属層を形成した後、第１のエッチングマスクを用いて前記金属層をエッチングすることによりゲート電極を形成しつつ前記絶縁性基板の一部を露出させる第１の工程と、前記ゲート電極を含む前記絶縁性基板上に絶縁層を形成した後、第２のエッチングマスクを用いて前記絶縁層をエッチングすることによりゲート絶縁膜及びこれと分離する複数の突起部を形成しつつ前記絶縁性基板の一部を露出させる第２の工程と、前記第２のエッチングマスクのみをリフローすることにより、前記ゲート絶縁膜の露出面ないしその近傍の絶縁性基板の表面を前記第２のエッチングマスクで覆うとともに、隣接する前記突起部の間の前記絶縁性基板の表面の一部を露出させつつ前記突起部の露出面ないしその近傍の前記絶縁性基板の表面を前記第２のエッチングマスクで覆う第３の工程と、前記第３の工程の後、前記第２のエッチングマスクを用いて前記絶縁性基板をエッチングすることにより前記絶縁性基板の露出する領域に１又は２以上の陥没部を形成する第４の工程と、少なくとも前記突起部及び前記陥没部によって形成される凹凸面に沿って表面に凹凸面を有する反射板を選択的に形成する第５の工程と、を含むことを特徴とする。
【００２９】
また、前記液晶表示装置の製造方法においては、前記第２の工程において、前記絶縁層を形成した後、前記第２のエッチングマスクを用いる前に、前記絶縁層上に半導体層を形成し、その後、第３のエッチングマスクを用いて前記半導体層をエッチングすることにより前記ゲート電極の上方にアイランドを形成する第６の工程を含むことが好ましい。
【００３０】
また、前記液晶表示装置の製造方法においては、前記第５の工程で形成される前記反射板は、前記突起部及び前記陥没部によって形成される凹凸面上に直接配設されることが好ましい。突起部及び陥没部によって形成される凹凸面の面粗さが小さくならないようにすることができるからである。
【００３１】
また、前記液晶表示装置の製造方法においては、前記反射板は、下層にＣｒ層、上層にＡｌ／Ｎｄ層の積層構造からなり、前記第５の工程において、前記反射板を形成する際に前記積層構造のソース電極及びドレイン電極も選択的に形成し、前記反射板、前記ソース電極及び前記ドレイン電極を含む前記絶縁層上に他の絶縁層を形成した後、前記他の絶縁層及び前記Ａｌ／Ｎｄ層に前記ソース電極の前記Ｃｒ層の一部を露出させるコンタクトホールを形成し、前記他の絶縁層上に前記コンタクトホールを通って前記ソース電極と電気的に接続する透明電極層を選択的に形成することが好ましい。反射板におけるＡｌ／Ｎｄ層表面でのヒロックの発生を防止しつつ、ソース電極と透明電極層（ＩＴＯ等）との間の良好な導電性を維持できるからである。
【００３２】
本発明の第４の視点においては、絶縁性基板上に薄膜トランジスタ及び反射板を有する第１の基板と、透明電極を有するとともに前記第１の基板に対向する第２の基板と、前記第１の基板と前記第２の基板との間に収容された液晶層と、を有する液晶表示装置の製造方法において、前記絶縁性基板上に第１の金属層を形成した後、第１のエッチングマスクを用いて第１の金属層をエッチングすることによりゲート電極を形成しつつ前記絶縁性基板の一部を露出させる第１の工程と、前記ゲート電極を含む前記絶縁性基板上に第１の絶縁層及び半導体層の順に形成した後、第２のエッチングマスクを用いて前記半導体層をエッチングすることにより前記ゲート電極の上方にアイランドを形成する第２の工程と、前記アイランドを含む前記第１の絶縁層上に第２の金属層を形成した後、第３のエッチングマスクを用いて前記第２の金属層をエッチングすることにより前記ソース電極及びドレイン電極を形成する第３の工程と、前記ソース電極及び前記ドレイン電極を含む前記第１の絶縁層上に第２の絶縁層を形成した後、第４のエッチングマスクを用いて前記第２の絶縁層及び前記第１の絶縁層をエッチングすることにより複数の突起部を形成しつつ前記絶縁性基板の一部を露出させる第４の工程と、前記第４の工程の後、前記第４のエッチングマスクのみをリフローすることにより、前記第１の絶縁層及び前記第２の絶縁層の露出面ないしその近傍の絶縁性基板の表面を前記第４のエッチングマスクで覆うとともに、隣接する前記突起部の間の前記絶縁性基板の表面の一部を露出させつつ前記突起部の露出面ないしその近傍の絶縁性基板の表面を前記第４のエッチングマスクで覆う第５の工程と、前記第５の工程の後、前記第４のエッチングマスクを用いて前記絶縁性基板をエッチングすることにより前記絶縁性基板の露出する領域に１又は２以上の陥没部を選択的に形成する第６の工程と、少なくとも前記突起部及び前記陥没部によって形成される凹凸面に沿って表面に凹凸面を有する反射板を選択的に形成する第７の工程と、を含むことを特徴とする。
【００３３】
本発明の第５の視点においては、絶縁性基板上に薄膜トランジスタ及び反射板を有する第１の基板と、透明電極を有するとともに前記第１の基板に対向する第２の基板と、前記第１の基板と前記第２の基板との間に収容された液晶層と、を有する液晶表示装置の製造方法において、第１のエッチングマスクを用いて平坦な前記絶縁性基板をエッチングすることにより前記絶縁性基板の所定の領域に凹凸面を選択的に形成する第１の工程と、前記絶縁性基板上に金属層を形成した後、第２のエッチングマスクを用いて前記金属層をエッチングすることにより前記絶縁性基板の平坦な領域の上にゲート電極を選択的に形成するとともに、前記絶縁性基板の凹凸面を含む領域の上に前記ゲート電極と分離し、かつ、前記絶縁性基板の凹凸面に沿って表面に凹凸面を有する反射板を選択的に形成する第２の工程と、を含むことを特徴とする。
【００３４】
本発明の第６の視点においては、絶縁性基板上に薄膜トランジスタ及び反射板を有する第１の基板と、透明電極を有するとともに前記第１の基板に対向する第２の基板と、前記第１の基板と前記第２の基板との間に収容された液晶層と、を有する液晶表示装置の製造方法において、前記絶縁性基板上に第１の金属層を形成した後、第１のエッチングマスクを用いて前記第１の金属層をエッチングすることによりゲート電極、これと分離する複数の突起部、及び、前記ゲート電極及び前記突起部と分離する配線部をそれぞれ形成しつつ前記絶縁性基板の一部を露出させる第１の工程と、前記第１のエッチングマスクのみをリフローすることにより、前記ゲート電極及び前記配線部それぞれの露出面ないしその近傍の前記絶縁性基板の表面を前記第１のエッチングマスクで覆うとともに、隣接する前記突起部の間の前記絶縁性基板の表面の一部を露出させつつ前記突起部の露出面ないしその近傍の前記絶縁性基板の表面を前記第１のエッチングマスクで覆う第２の工程と、前記第２の工程の後、前記第１のエッチングマスクを用いて前記絶縁性基板をエッチングすることにより前記絶縁性基板の露出する領域に１又は２以上の陥没部を形成する第３の工程と、前記ゲート電極、前記突起部及び前記配線を含む前記絶縁性基板上に第１の絶縁層及び半導体層の順に形成した後、第２のエッチングマスクを用いて前記半導体層をエッチングすることにより前記ゲート電極の上方にアイランドを形成する第４の工程と、第３のエッチングマスクを用いて前記第１の絶縁層をエッチングすることにより前記配線部の一部を露出させる第１のコンタクトホールを形成する第５の工程と、前記アイランドを含む前記第１の絶縁層上に第２の金属層を形成した後、第４のエッチングマスクを用いて前記第２の金属層をエッチングすることによりソース電極、ドレイン電極及び反射板を形成し、前記ソース電極を前記第１のコンタクトホールを通して前記配線部と電気的に接続させる第６の工程と、前記ソース電極、前記ドレイン電極及び前記反射板を含む前記第１の絶縁層上に第２の絶縁層を形成した後、第５のエッチングマスクを用いて前記第２の絶縁層及び前記第１の絶縁層に前記配線部の一部を露出させる第２のコンタクトホールを形成する第７の工程と、前記第２の絶縁層上に前記第２のコンタクトホールを通って前記配線と電気的に接続する透明電極を選択的に形成するする第８の工程と、を含むことを特徴とする。透明電極が最上層にあると、液晶へ印加する電界が小さくなるのを防止することができるからである。また、ソース電極と透明電極が配線を介して電気的に接続することで、ドレイン電極と透明電極との間の短絡を防止することができるからである。
【００３５】
本発明の第７の視点においては、絶縁性基板上に薄膜トランジスタ及び反射板を有する第１の基板と、透明電極を有するとともに前記第１の基板に対向する第２の基板と、前記第１の基板と前記第２の基板との間に収容された液晶層と、を有する液晶表示装置の製造方法において、前記絶縁性基板上に第１の金属層を形成した後、第１のエッチングマスクを用いて前記第１の金属層をエッチングすることによりゲート電極、及び、前記ゲート電極と分離する配線部をそれぞれ形成しつつ前記絶縁性基板の一部を露出させる第１の工程と、前記ゲート電極及び前記配線部を含む前記絶縁性基板上に第１の絶縁層及び半導体層の順に形成した後、第２のエッチングマスクを用いて前記半導体層をエッチングすることにより前記ゲート電極の上方にアイランドを形成する第２の工程と、第３のエッチングマスクを用いて前記第１の絶縁層をエッチングすることにより前記配線部の一部を露出させる第１のコンタクトホールを形成するとともに、複数の突起部を形成しつつ前記絶縁性基板の一部を露出させる第３の工程と、前記第３のエッチングマスクのみをリフローすることにより、前記第１の絶縁層の露出面ないしその近傍の前記絶縁性基板の表面を前記第３のエッチングマスクで覆うとともに、前記第１のコンタクトホールを前記第３のエッチングマスクで塞ぎ、隣接する前記突起部の間の前記絶縁性基板の表面の一部を露出させつつ前記突起部の露出面ないしその近傍の前記絶縁性基板の表面を前記第３のエッチングマスクで覆う第４の工程と、前記第４の工程の後、前記第３のエッチングマスクを用いて前記絶縁性基板をエッチングすることにより前記絶縁性基板の露出する領域に１又は２以上の陥没部を形成する第５の工程と、前記アイランドを含む前記第１の絶縁層、前記突起部及び前記陥没部上に第２の金属層を形成した後、第４のエッチングマスクを用いて前記第２の金属層をエッチングすることによりソース電極、ドレイン電極及び反射板を形成し、前記ソース電極を前記第１のコンタクトホールを通して前記配線部と電気的に接続させる第６の工程と、前記ソース電極、前記ドレイン電極及び前記反射板を含む前記第１の絶縁層上に第２の絶縁層を形成した後、第５のエッチングマスクを用いて前記第２の絶縁層及び前記第１の絶縁層に前記配線部の一部を露出させる第２のコンタクトホールを形成する第７の工程と、前記第２の絶縁層上に前記第２のコンタクトホールを通って前記配線と電気的に接続する透明電極を選択的に形成するする第８の工程と、を含むことを特徴とする。
【００３６】
また、前記液晶表示装置の製造方法においては、前記エッチングマスクは、フォトレジストであることが好ましい。
【００３７】
また、前記液晶表示装置の製造方法においては、前記反射板は、凹凸面の所定の領域に開口部を有することが好ましい。
【００３８】
【発明の実施の形態】
絶縁性基板上に薄膜トランジスタ及び反射板を有する第１の基板と、透明電極を有するとともに前記第１の基板に対向する第２の基板と、前記第１の基板と前記第２の基板との間に収容された液晶層と、を有する液晶表示装置の製造方法において、前記絶縁性基板（図２３の１）上に形成された金属層（図２３の３ａ、２５、２６）、絶縁層もしくは半導体層のうち少なくとも１つの層の上に所定形状にパターニングされたエッチングマスク（図２３の２４）を形成する第１の工程と、前記エッチングマスクを用いて前記金属層、絶縁層もしくは半導体層のうち少なくとも１つ以上の層をエッチングすることにより、前記薄膜トランジスタの構成部分（図２３の３ａ）及びこれと分離する複数の突起部（図２３の２６）を形成しつつ前記絶縁性基板の一部を露出させる第２の工程（図２３（ａ））と、前記エッチングマスクのみをリフローすることにより、前記薄膜トランジスタの構成部分の露出面ないしその近傍の前記絶縁性基板の表面を前記エッチングマスクで覆うとともに、隣接する前記突起部の間の前記絶縁性基板の表面の一部を露出させつつ前記突起部の露出面ないしその近傍の前記絶縁性基板の表面を前記エッチングマスクで覆う第３の工程（図２３（ｂ））と、前記第３の工程の後、前記エッチングマスクを用いて前記絶縁性基板をエッチングすることにより前記絶縁性基板の露出する領域に１又は２以上の陥没部（図２３の１ａ、１ｂ）を形成する第４の工程（図２３（ｃ））と、少なくとも前記突起部及び前記陥没部によって形成される凹凸面に沿って表面に凹凸面を有する反射板（図２４の４ａ、４ｂ）を選択的に形成する第５の工程（図２４（ｆ））と、を含むことにより、一つのエッチングマスクで、ゲート電極やゲート絶縁膜などの薄膜トランジスタの構成部分の形成と同時に、起伏の大きい凹凸面の形成が可能となる。
【００３９】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を用いて説明する。
【００４０】
［実施例１］
図１は、本発明の実施例１に係る液晶表示装置の構成を模式的に示したブロック図である。図２は、本発明の実施例１に係る半透過型液晶表示装置における表示部の構成を模式的に示した部分断面図である。図３は、本発明の実施例１に係る反射型液晶表示装置における表示部の構成を模式的に示した部分断面図である。図４は、本発明の実施例１に係る液晶表示装置におけるアクティブマトリクスの構成を模式的に示した平面図である。図５〜図１０は、本発明の実施例１に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した平面図である。図１１〜図１５は、本発明の実施例１に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した断面図であり、図１１はＡ−Ａ´間、図１２はＢ−Ｂ´間、図１３はＣ−Ｃ´間、図１４はＤ−Ｄ´間、図１５はＥ−Ｅ´間である。
【００４１】
図１を参照すると、液晶表示装置は、画像処理回路、制御回路、表示電圧発生回路、ドレインドライバ、ゲートドライバ、表示パネルを有する。画像処理回路は、画像情報に基づきあらかじめ設定された演算を行い、演算された画像処理信号を制御回路に送る。制御回路は、受け取った画像処理信号に基づき、ドレインドライバ及びゲートドレイバのアライメントなどの位置微調整を行なうとともに、表示電圧発生回路で発生させる電圧を制御する。表示電圧発生回路は、制御回路からの制御に基づきドレインドライバ、ゲートドライバ、及び、表示パネルにおける共通端子のそれぞれに所定の電圧を供給する。ドレインドライバは、制御回路からの制御に基づきドレイン端子を介して表示パネルにおけるアクティブマトリクス基板を駆動させる。ゲートドライバは、制御回路からの制御に基づきゲート端子を介して表示パネルにおけるアクティブマトリクス基板を駆動させる。表示パネルにおけるモジュールの実装については、ＴＣＰ（tape carrier package）、ＣＯＧ（chip on glass）、ＣＯＦ（chip on flexible printed circuit board）などの技術が用いられる
【００４２】
図２を参照すると、表示パネルは、半透過型液晶表示装置の場合、開口部４ｃを有する反射板４を備えたアクティブマトリクス基板１５の透明電極１４側の全面上には配向膜１６が形成され、アクティブマトリクス基板１５の絶縁性基板側の全面上には絶縁性基板側から順に位相差板３１、偏光板３２、バックライト３３を有する。対向基板４０側の配向膜４１とアクティブマトリクス基板１５の配向膜１６との間には、液晶層５０を有する。対向基板４０は、液晶層側から配向膜４１、対向透明共通電極４２、樹脂保護膜４３、カラーフィルタ４４、対向透明絶縁性基板４５、位相差板４６、偏光板４７の順に積層して構成される。
【００４３】
図３を参照すると、反射型液晶表示装置の場合、開口部を有さない反射板４を備えたアクティブマトリクス基板１５の絶縁性基板側にはバックライト等を有さず、配向膜１６、液晶層５０及び対向基板４０については半透過型液晶表示装置の場合と特に変わるところはない。
【００４４】
図４を参照すると、アクティブマトリクス基板１５は、マトリクス内の画素又はドットごとに駆動素子が設けられ、駆動素子のスイッチングにより液晶を駆動する。
【００４５】
図１０及び図１１を参照すると、実施例１に係るアクティブマトリクス基板は、以下のように構成される。
【００４６】
所定の領域に凹凸面１ａを有するガラス、プラスチック、ポリカーボネート等からなる絶縁性基板１上の平坦面の領域に、Ｃｒ、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒ／Ａｌ等からなる複数のゲートバスライン２が平行に配設されるとともに、ゲートバスライン２からはゲート電極３が分岐する。絶縁性基板１は、反射型の場合、透明である必要はない。ゲートバスライン２は走査線として機能する。絶縁性基板１上の凹凸面１ａを含む領域にＣｒ、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒ／Ａｌ等からなる反射板４（４ａ、４ｂ）を有する。反射板４は、ゲートバスライン２と分離する。反射板４の表面は、絶縁性基板１の凹凸面１ａに沿ってほぼ同様の凹凸面となっており、表面粗さの最大高さは２〜３μｍ程度であり、凸部の頂部と頂部の間隔は数十μｍ程度である。半透過型液晶表示装置の場合、反射板４における凹凸面の領域の一部には、バックライトの光を透過するための開口部４ｃを有する。反射型液晶表示装置の場合、反射板４における凹凸面の領域には開口部を設けない。なお、図面上の凹凸面の凸部及び凹部は、尖ったように見えるが、実際はなだらかに丸みを帯びている。
【００４７】
ゲート電極３、反射板４を含む絶縁性基板１上にＳｉＮｘ、ＳｉＯｘなどからなるゲート絶縁膜５が形成されており、ゲート絶縁膜５は、反射板４上の所定の位置に反射板４を露出させるコンタクトホール６を有し、反射板４の凹凸面上の領域ではこの凹凸面に沿って凹凸面を有する。
【００４８】
ゲート電極３の上方のゲート絶縁膜上にはアモルファスシリコン（ａ−Ｓｉ）、多結晶シリコンなどからなる半導体層７ａと、その両端にｎ＋型ａ−Ｓｉなどのコンタクト電極７ｂと、からなるアイランド７を有する。
【００４９】
アイランド７上の一端側にはＣｒ、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒ／Ａｌ等からなるソース電極８（８ａ）が形成され、他端側にはＣｒ、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒ／Ａｌ等からなるドレイン電極９（９ａ）が形成されている。ドレイン電極９は、ゲートバスライン２とゲート絶縁膜５を介して交差するドレインバスライン１０（１０ａ）から分岐する。ドレインバスライン１０は、信号線として機能し、ドレイン電極９と同様の金属から構成される。
【００５０】
ゲート電極３、ゲート絶縁膜５、アイランド７、ソース電極８及びドレイン電極９は、薄膜トランジスタ１１（ＴＦＴ）を構成し、ＴＦＴ１１は、スイッチング素子として機能する。
【００５１】
ゲートバスライン２、ドレインバスライン１０及びＴＦＴ１１を含む基板上の全面にＳｉＮｘ、ＳｉＯｘなどからなるパッシベーション膜１２が形成されている。パッシベーション膜１２は、ゲート絶縁膜５のコンタクトホールと対応する位置に第１のコンタクトホール６を有し、ソース電極８上の所定の位置にソース電極８を露出させる第２のコンタクトホール１３を有し、ゲート絶縁膜５の凹凸面上の領域ではこの凹凸面に沿って凹凸面を有する。
【００５２】
パッシベーション膜１２上の凹凸面を含む領域にはＩＴＯ（酸化インジウム）、ＩＺＯ（酸化インジウム亜鉛）等からなる透明電極１４を有し、透明電極１４は第１のコンタクトホール６及び第２のコンタクトホール１３を通って反射板４とソース電極８とを接続する。透明電極１４は、反射板４とともに画素電極として機能する。
【００５３】
絶縁性基板１上には、その角部にアクティブマトリクス基板１５のゲートバスライン２及びドレインバスライン１０と、図２や図３の対向基板４０における対向透明共通電極４２と、に共通電位を供給するための共通端子部１９、共通素子部２０、共通バスライン２１が形成されている。図示されていないが、各ＴＦＴ１１と隣接するゲートバスライン２との間にはストレージキャパシタが形成されることがある。
【００５４】
次に、実施例１に係るアクティブマトリクス基板の製造工程について説明する。
【００５５】
まず、図５、図１１（ａ）、図１２（ａ）、図１３（ａ）、図１４（ａ）及び図１５（ａ）を参照すると、ガラスなどの表面が平坦な絶縁性基板１上にフォトリソグラフィ技術により第１のマスク（図示せず）を形成し、その後ＨＦ（フッ酸）を用いたウェットエッチング、サンドブラスト、ＣＦ４やＯ２を用いたドライエッチングなどにより絶縁性基板１の所定の領域に凹凸面１ａを形成し、その後洗浄し、その後第１のマスクを除去する。
【００５６】
ここで、ガラス基板をウェットエッチングする場合、同時に基板の裏面もエッチングされ、基板の厚さを薄くすることができる点でメリットがある。
【００５７】
次に、図６、図１１（ｂ）、図１２（ｂ）、図１３（ｂ）、図１４（ｂ）及び図１５（ｂ）を参照すると、絶縁性基板１上の全面にＣｒ、Ｔｉ、Ｍｏ等の下地金属２ａ、３ａ、４ａ、１７ａ（以下、「Ｃｒ」とする）、Ａｌ等の上地金属２ｂ、３ｂ、４ｂ、１７ｂ（以下、「Ａｌ／Ｎｄ」とする）の順にゲート電極層（図示せず）を形成する。
【００５８】
ここで、ゲート電極層は、例えば、スパッタ法を用いて下地金属Ｃｒと上地金属Ａｌ／Ｎｄとの合計膜厚を１００〜２００ｎｍ程度の膜厚に積層する。
【００５９】
次に、図６、図１１（ｂ）、図１２（ｂ）、図１３（ｂ）、図１４（ｂ）及び図１５（ｂ）を参照すると、ゲート電極層上にフォトリソグラフィ技術による第２のマスク（図示せず）を形成し、その後ドライエッチングやウェットエッチングなどにより不要なゲート電極層を除去し、その後第２のマスクを除去する。これにより、ゲート電極３、ゲートバスライン２、ゲート端子部の下地金属１７ａ、１７ｂ、反射板４、共通端子部の下地金属１９ａ、ドレイン用の共通バスライン２１、共通素子部用のゲート電極２０ｄ、２０ｅが形成される。
【００６０】
ここで、ゲート端子部の下地金属１７ａ、１７ｂは、ゲートバスライン２と接続する。反射板４は、反射型の場合は開口部を設けず、半透過型の場合は開口部４ｃを設ける。共通端子部の下地金属１９ａは、ドレイン用の共通バスライン２１と接続する。共通素子部用のゲート電極２０ｄは、ドレイン用の共通バスライン２１又はゲートバスライン２と接続する。共通素子部用のゲート電極２０ｅは、ドレイン用の共通バスライン２１、ゲートバスライン２等と分離する。
【００６１】
次に、図７、図１１（ｃ）、図１２（ｃ）、図１３（ｃ）、図１４（ｃ）及び図１５（ｃ）を参照すると、ゲート電極３、ゲートバスライン２、ゲート端子部の下地金属１７ａ、１７ｂ、反射板４、共通端子部の下地金属１９ａ、ドレイン用の共通バスライン２１、共通素子部用のゲート電極２０ｄ、２０ｅを含む基板上の全面にＳｉＮｘ等のゲート絶縁膜５と、半導体層となるａ−Ｓｉ層７ａと、コンタクト電極となるｎ＋型ａ−Ｓｉ層７ｂを順次形成する。半導体層とコンタクト電極は、アイランド７、２０ｆとなる。
【００６２】
ここで、ゲート絶縁膜５は、例えば、プラズマＣＶＤ法により膜厚３００〜５００ｎｍ程度に成膜する。また、アイランド７、２０ｆは、例えば、ａ−ＳｉをプラズマＣＶＤ法により膜厚１５０〜４００ｎｍ程度に成膜し、ｎ＋型ａ−ＳｉをプラズマＣＶＤ法により膜厚２０〜６０ｎｍ程度に成膜する。
【００６３】
また、ｎ＋型ａ−Ｓｉ層７ｂは、ａ−Ｓｉ層７ａとのオーミック接続を得るために、ａ−Ｓｉ層７ａまで形成した基板をＰＨ3プラズマ雰囲気中に保持し、リンをａ−Ｓｉ層７ａに拡散させ、その表層にｎ＋層を形成する。その際の処理条件としては、例えば、プラズマＣＶＤ装置を用いて３００℃の温度で、ＰＨ3／Ｈ2（０．５％ＰＨ3）ガスを１０００ｓｃｃｍで供給し、圧力：２００Ｐａ、ＲＦパワー：０．１Ｗ／ｃｍ2で５分間処理することにより達成できる。
【００６４】
次に、図７、図１１（ｃ）、図１２（ｃ）、図１３（ｃ）、図１４（ｃ）及び図１５（ｃ）を参照すると、ｎ＋型ａ−Ｓｉ層７ｂ上にフォトリソグラフィ技術による第３のマスク（図示せず）を形成し、その後ドライエッチングなどにより不要なａ−Ｓｉ層７ａ及びｎ＋型ａ−Ｓｉ層７ｂを除去し、その後第３のマスクを除去する。これによりアイランド７、２０ｆができる。アイランド７は、液晶駆動用のゲート電極３の上方に形成される。アイランド２０ｆは、共通素子部用のゲート電極２０ｄ、共通素子部用のゲート電極２０ｅ、共通素子部用のゲート電極２０ｄ、共通素子部用のゲート電極２０ｅそれぞれの上方に形成される。
【００６５】
次に、図８、図１１（ｄ）、図１２（ｄ）、図１３（ｄ）、図１４（ｄ）及び図１５（ｄ）を参照すると、ゲート電極３、ゲートバスライン２、ゲート端子部の下地金属１７ａ、１７ｂ、反射板４、共通端子部の下地金属１９ａ、ドレイン用の共通バスライン２１、共通素子部用のゲート電極２０ｄ、２０ｅ、アイランド７、２０ｆを含む基板上の全面に、ドレイン電極層となるＴｉ、Ｃｒ、Ｍｏ等の金属層８ａ、９ａ、１０ａ、１８ａ、２０ａ、２２ａをスパッタ法等により膜厚１００〜２００ｎｍ程度成膜する。
【００６６】
次に、図８、図１１（ｄ）、図１２（ｄ）、図１３（ｄ）、図１４（ｄ）及び図１５（ｄ）を参照すると、金属層８ａ、９ａ、１０ａ、１８ａ、２０ａ、２２ａ上にフォトリソグラフィ技術による第４のマスク（図示せず）を形成し、その後ドライエッチングなどにより不要な金属を除去する。これにより、ソース電極８、ドレイン電極９、ドレインバスライン１０、ドレイン端子部の下地金属１８ａ、ゲート用の共通バスライン２２、共通素子部用のソース／ドレイン電極２０ａが形成される。複数ある共通素子部用のソース／ドレイン電極２０ａの一部は、ドレインバスライン１０及びゲート用の共通バスライン２２ａと接続する。
【００６７】
次に、ソース電極８ａ、ドレイン電極９ａ及び第４のマスクをエッチングマスクとしてｎ+型ａ−Ｓｉ膜７ｂをエッチングし、その後、第４のマスクを除去する。これによりオーミック接触層が形成される。
【００６８】
次に、図９、図１１（ｅ）、図１２（ｅ）、図１３（ｅ）、図１４（ｅ）及び図１５（ｅ）を参照すると、ゲート電極３、ゲートバスライン２、ゲート端子部の下地金属１７ａ、１７ｂ、反射板４、共通端子部の下地金属１９ａ、ドレイン用の共通バスライン２１、共通素子部用のゲート電極２０ｄ、２０ｅ、アイランド７、２０ｆ、ソース電極８、ドレイン電極９、ドレインバスライン１０、ドレイン端子部の下地金属１８ａ、ゲート用の共通バスライン２２ａ、共通素子部用のソース／ドレイン電極２０ａを含む基板上の全面に、ＳｉＮｘ等のパッシベーション膜１２をプラズマＣＶＤ法等により膜厚１００〜５００ｎｍ程度成膜する。
【００６９】
ここで、パッシベーション膜１２の材料としては、後の工程でコンタクトホール６、１３等を良好に形成するために、ａ−Ｓｉａ７及びゲート絶縁膜５とのエッチングの選択比が十分に大きいものを選択することが好ましい。
【００７０】
次に、図９、図１１（ｅ）、図１２（ｅ）、図１３（ｅ）、図１４（ｅ）及び図１５（ｅ）を参照すると、パッシベーション膜１２上にフォトリソグラフィ技術による第５のマスク（図示せず）を形成し、その後ドライエッチングなどにより、コンタクトホールとなる領域の余分なパッシベーション膜１２、ゲート絶縁膜５もしくはＡｌ／Ｎｄ層２ｂ、４ｂ、１７ｂ、１９ａ、２１ｂを、Ｃｒ層２ａ、４ａ、８ａ、１０ａ、１７ａ、１８ａ、１９ａ、２０ａ、２０ｄ、２０ｅ、２１ａ、２２ａの一部が露出するまで除去し、その後第５のマスクを除去する。これにより、コンタクトホール６、１３、１７ｃ、１８ｃ、１９ｂ、２０ｃ、２１ｃ、２２ｃが形成される。
【００７１】
ここで、コンタクトホール６は、反射板のＣｒ層４ａの一部を露出させるホールである。コンタクトホール１３は、ソース電極（Ｃｒ層）８ａの一部を露出させるホールである。コンタクトホール１７ｃは、ゲート端子部のＣｒ層１７ａの一部を露出させるホールである。コンタクトホール１８ｃは、ドレイン端子部のＣｒ層１８ａの一部を露出させるホールである。コンタクトホール１９ｂは、共通端子部のＣｒ層１９ａの一部を露出させるホールである。コンタクトホール２０ｃは、共通素子部のＣｒ層２ａ、２０ａ、２０ｄ、２０ｅ、２１ａ、２２ａの一部を露出させるホールである。コンタクトホール２１ｃは、ドレイン用共通バスラインのＣｒ層２１ａの一部を露出させるホールである。コンタクトホール２２ｃは、ゲート用共通バスラインのＣｒ層２２ａの一部を露出させるホールである。
【００７２】
また、コンタクトホール６、１７ｃ、１９ｂ、一部の２０ｃ、２０ｅ及び２１ｃについてＡｌ／Ｎｄ層２ｂ、４ｂ、１７ｂ、１９ａ、２１ｂを除去するのは、後の工程で形成するピクセルとなるＩＴＯとＡｌ／Ｎｄとの導電性がよくないからである。
【００７３】
次に、図１０、図１１（ｆ）、図１２（ｆ）、図１３（ｆ）、図１４（ｆ）及び図１５（ｆ）を参照すると、パッシベーション膜１２を含む基板上の全面に、ＩＴＯ等の透明電極層１４、１７ｄ、１８ｄ、１９ｃ、２０ｇ、２３をスパッタリング等により膜厚３０〜１００ｎｍ程度成膜する。
【００７４】
最後に、図１０、図１１（ｆ）、図１２（ｆ）、図１３（ｆ）、図１４（ｆ）及び図１５（ｆ）を参照すると、透明電極層１４、１７ｄ、１８ｄ、１９ｃ、２０ｇ、２３上にフォトリソグラフィ技術による第６のマスク（図示せず）を形成し、その後ウェットエッチング（シュウ酸、王水、塩化第二鉄＋塩酸）などにより、余分な透明電極層を除去し、その後第６のマスクを除去する。これにより、画素電極となる透明電極１４、ゲート端子部の端子１７ｄ、ドレイン端子部の端子１８ｄ、共通端子部の端子１９ｃ、共通素子部の配線２０ｇ、共通バスライン２１、２２間の配線２３が形成される。
【００７５】
ここで、透明電極１４は、コンタクトホール６、１３を通ってソース電極８と反射板４を電気的に接続する（図７及び図９参照）。ゲート端子部の端子１７ｄ、ドレイン端子部の端子１８ｄ、共通端子部の端子１９ｃは、各部のコンタクトホール１７ｃ、１８ｃ、１９ｂを通って各部のＣｒ層１７ａ、１８ａ、１９ａと接続する。共通素子部の配線２０ｆは、適宜組合せのコンタクトホール２０ｃを通って、ゲートバスライン２と共通素子部のソース／ドレイン電極２０ａ、共通バスライン２２と共通素子部のゲート電極２０ｅ、共通バスライン２１と共通素子部のソース／ドレイン電極２０ａ、ドレインバスライン１０と共通素子部のゲート電極２０ｅそれぞれの間を電気的に接続する。共通バスライン２１、２２間の配線２３は、コンタクトホール２１ｃ、２２ｃを通って共通バスライン２１、２２間を電気的に接続する。
【００７６】
また、このように画素電極である透明電極１４が基板の最上層に形成すると、電界を絶縁膜等で隔てることなく液晶に直接印加することができるといった点でメリットがある。このようなことから、反射型の場合にも、透明電極１４を基板の最上層に形成することが好ましい。
【００７７】
以上の工程により、図１１に示す構造のアクティブマトリクス基板を製造することができる。このように、実施例１のアクティブマトリクス基板の製造方法によれば、６枚のマスクのみで反射板に凹凸のある良好な表示機能を有する反射型又は半透過型のアクティブマトリクス基板を形成することができ、従来の製造方法に比べて、少なくとも１ＰＲ分工程を簡略化することができる。
【００７８】
［実施例２］
次に、実施例２について図面を用いて説明する。図１６〜図２２は、本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した平面図である。図２３〜図３２は、本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した断面図であり、図２３及び図２４はＡ−Ａ´間、図２５及び図２６はＢ−Ｂ´間、図２７及び図２８はＣ−Ｃ´間、図２９及び図３０はＤ−Ｄ´間、図３１及び図３２はＥ−Ｅ´間である。
【００７９】
図２２乃至図２４を参照すると、実施例２に係るアクティブマトリクス基板は、以下のように構成される。アクティブマトリクス基板以外の液晶表示装置の構成は実施例１と同様である。
【００８０】
所定の領域に凹凸面１ａを有する絶縁性基板１上の平坦面の領域に、複数のゲートバスライン２が平行に配設されるとともに、ゲートバスライン２からはゲート電極３が分岐する。絶縁性基板１上の凹凸面１ａにおける頂部平坦面上にゲート電極３と同一金属であるＣｒ、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒ／Ａｌ等からなる凸状部材２６を有する。凸状部材２６は、絶縁性基板１上の凹凸面１ａとともに反射板４の凹凸面を形成する際の基礎となる。また、絶縁性基板１上の凸状部材２６とゲート電極３との間には、反射板４とゲート電極３との間の短絡を防止するとともに凸状部材２６及びゲート電極３と分離した短絡防止配線２５を有する。
【００８１】
ゲート電極３、短絡防止配線２５、凸状部材２６を含む絶縁性基板１上にＳｉＮｘ、ＳｉＯｘなどからなるゲート絶縁膜５が形成されており、ゲート絶縁膜５は、短絡防止配線２５上の所定の位置に短絡防止配線２５を露出させるコンタクトホール２７、２８を有し、絶縁性基板１の凹凸面１ａ及び凸状部材２６によって形成された凹凸面上の領域ではこの凹凸面に沿って凹凸面を有する。コンタクトホール２７は、ソース電極８と短絡防止配線２５とを電気的に接続させるためのホールである。コンタクトホール２８は、透明電極１４と短絡防止配線２５とを電気的に接続させるためのホールである。
【００８２】
ゲート電極３の上方のゲート絶縁膜５上には半導体層７ａ、コンタクト電極７の順に積層したアイランド７を有する。
【００８３】
アイランド７上の一端側にはソース電極８（８ａ、８ｂ）が形成され、他端側にはドレイン電極９（９ａ、９ｂ）が形成されている。ソース電極８は、コンタクトホール２７を通って短絡防止配線２５と電気的に接続する。ドレイン電極９は、ゲートバスライン２とゲート絶縁膜５を介して交差するドレインバスライン１０（１０ａ、１０ｂ）から分岐する。
【００８４】
絶縁性基板の凹凸面１ａ上方のゲート絶縁膜５上の領域には、ソース電極８及びドレイン電極９と同一金属でありこれらと分離する反射板４が形成されている。反射板４の表面は、絶縁性基板の凹凸面１ａ及び凸状部材２６によって形成された凹凸面に沿ってほぼ同様の凹凸面となっており、例えば、表面粗さの最大高さは２〜３μｍ程度であり、凸部の頂部と頂部の間隔は数十μｍ程度である。半透過型液晶表示装置の場合、反射板４における凹凸面の領域の一部には、バックライトの光を透過するための開口部４ｃを有する。反射型液晶表示装置の場合、反射板４における凹凸面の領域には開口部を設けない。なお、図面上の凹凸面の凸部及び凹部は、尖ったように見えるが、実際はなだらかに丸みを帯びている。
【００８５】
ゲート電極３、ゲート絶縁膜５、アイランド７、ソース電極８及びドレイン電極９は、薄膜トランジスタ１１（ＴＦＴ）を構成し、ＴＦＴ１１は、スイッチング素子として機能する。
【００８６】
ＴＦＴ１１、反射板４を含む基板上の全面にパッシベーション膜１２が形成されている。パッシベーション膜１２は、ゲート絶縁膜５のコンタクトホールと対応する位置にコンタクトホール２８を有し、反射板４の凹凸面上の領域ではこの凹凸面に沿って凹凸面を有する。
【００８７】
パッシベーション膜１２上の凹凸面を含む領域には透明電極１４を有し、透明電極１４はコンタクトホール２８を通って短絡防止配線２５と電気的に接続する。透明電極１４は、反射板４とともに画素電極として機能する。
【００８８】
次に、実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程について説明する。
【００８９】
まず、図１６、図２３（ａ）、図２５（ａ）、図２７（ａ）、図２９（ａ）及び図３１（ａ）を参照すると、表面が平坦な絶縁性基板１上の全面に下地金属２ａ、３ａ、１７ａ、１８ａ、１９ａ、２０ｄ、２０ｅ、２１ａ、２５、２６となるゲート電極層（Ｃｒ層、図示せず）を形成する。
【００９０】
次に、図１６、図２３（ａ）、図２５（ａ）、図２７（ａ）、図２９（ａ）及び図３１（ａ）を参照すると、ゲート電極層上にフォトリソグラフィ技術による第１のマスク２４を形成し、その後ドライエッチングやウェットエッチングなどにより不要なゲート電極層を除去する。これにより、ゲートバスライン２、ゲート電極３、ゲート端子部の下地金属１７ａ、ドレイン端子部の下地金属１８ａ、共通端子部の下地金属１９ａ、共通素子部用のゲート電極２０ｄ、２０ｅ、ドレイン用の共通バスライン２１、短絡防止配線２５、凸状部材２６が形成される。この段階では、第１のマスク２４は除去されていない。
【００９１】
次に、図１６、図２３（ｂ）、図２５（ｂ）、図２７（ｂ）、図２９（ｂ）及び図３１（ｂ）を参照すると、第１のマスク２４のみが溶融する程度にリフローし、ゲートバスライン２、ゲート電極３、ゲート端子部の下地金属１７ａ、ドレイン端子部の下地金属１８ａ、共通端子部の下地金属１９ａ、共通素子部用のゲート電極２０ｄ、２０ｅ、ドレイン用の共通バスライン２１、短絡防止配線２５、凸状部材２６それぞれについて露出している側壁ないしその近傍の絶縁性基板１表面を第１のマスク２４で覆う。
【００９２】
ここで、ゲート電極３と短絡防止配線２５との間の間隔は数μｍあり、凸状部材２６の間隔は数十μｍあるので、隣接する凸状部材２６間ではその第１のマスク２４同士が繋がらないようにして、ゲート電極３と短絡防止配線２５との間でそれぞれの第１のマスク２４同士を繋がるようにすることができる。
【００９３】
次に、図１７、図２３（ｃ）、図２５（ｃ）、図２７（ｃ）、図２９（ｃ）及び図３１（ｃ）を参照すると、ＨＦ（フッ酸）を用いたウェットエッチング、サンドブラスト、ＣＦ４やＯ２を用いたドライエッチングなどにより絶縁性基板１の所定の領域に凹凸面１ａを形成し、その後洗浄し、その後第１のマスクを除去する。図１７における点線は、絶縁性基板における段部１ｂであり、その囲まれた領域では絶縁性基板１の表面はもとの平坦面であり、その外側は低くなっている。
【００９４】
このように、ゲート電極３等を形成した後の工程で絶縁性基板１をエッチングする場合、絶縁性基板がガラスのときゲート電極等とガラスの間にＨＦが介在することがないため、ゲート電極等の剥離を防止することができるといった点でメリットがある。
【００９５】
次に、図１８、図２３（ｄ）、図２５（ｄ）、図２７（ｄ）、図２９（ｄ）及び図３１（ｄ）を参照すると、ゲートバスライン２、ゲート電極３、ゲート端子部の下地金属１７ａ、ドレイン端子部の下地金属１８ａ、共通端子部の下地金属１９ａ、共通素子部用のゲート電極２０ｄ、２０ｅ、ドレイン用の共通バスライン２１、短絡防止配線２５、凸状部材２６を含む基板上の全面にＳｉＮｘ等のゲート絶縁膜５と、半導体層となるａ−Ｓｉ層７ａと、コンタクト電極となるｎ＋型ａ−Ｓｉ層７ｂを順次形成する。
【００９６】
次に、図１８、図２３（ｄ）、図２５（ｄ）、図２７（ｄ）、図２９（ｄ）及び図３１（ｄ）を参照すると、ｎ＋型ａ−Ｓｉ層７ｂ上にフォトリソグラフィ技術による第２のマスク（図示せず）を形成し、その後ドライエッチングなどにより不要なａ−Ｓｉ層７ａ及びｎ＋型ａ−Ｓｉ層７ｂを除去し、その後第２のマスクを除去する。これによりアイランド７、２０ｆができる。
【００９７】
次に、図１９、図２４（ｅ）、図２６（ｅ）、図２８（ｅ）、図３０（ｅ）及び図３２（ｅ）を参照すると、アイランド７、２０ｆを含むゲート絶縁膜５上にフォトリソグラフィ技術による第３のマスク（図示せず）を形成し、その後ドライエッチングなどにより、コンタクトホールとなる領域の余分なゲート絶縁膜５を、Ｃｒ層２、１８ａ、２０ｅ、２１、２５の一部が露出するまで除去し、その後第３のマスクを除去する。これにより、コンタクトホール１８ｅ、２０ｃ、２１ｃ、２７が形成される。
【００９８】
ここで、コンタクトホール１８ｅは、ドレイン素子部のＣｒ層１８ａの一部を露出させるホールである。コンタクトホール２０ｃは、共通素子部のＣｒ層２、２０ａ、２０ｅ、２１の一部を露出させるホールである。コンタクトホール２１ｃは、共通バスライン２１の一部を露出させるホールである。コンタクトホール２７は、短絡防止配線２５の一部を露出させるホールである。
【００９９】
次に、図２０、図２４（ｆ）、図２６（ｆ）、図２８（ｆ）、図３０（ｆ）及び図３２（ｆ）を参照すると、基板上の全面に下地金属４ａ、８ａ、９ａ、１０ａ、２２ａ（以下、「Ｃｒ」とする）、上地金属４ｂ、８ｂ、９ｂ、１０ｂ、２２ｂ（以下、「Ａｌ／Ｎｄ」とする）の順に積層したソース／ドレイン電極層を形成する。
【０１００】
次に、図２０、図２４（ｆ）、図２６（ｆ）、図２８（ｆ）、図３０（ｆ）及び図３２（ｆ）を参照すると、ソース／ドレイン電極層上にフォトリソグラフィ技術による第４のマスク（図示せず）を形成し、その後ドライエッチングやウェットエッチングなどにより不要なソース／ドレイン電極層を除去する。これにより、反射板４、ソース電極８、ドレイン電極９、ドレインバスライン１０、共通素子部用のソース／ドレイン電極２０ａ、２０ｂ、ゲート用の共通バスライン２２が形成される。
【０１０１】
ここで、反射板４は、反射型の場合は開口部を設けず、半透過型の場合は開口部４ｃを設ける。また、反射板４は、ソース電極８と接続しており、ソース電極８はコンタクトホール２７を通って短絡防止配線２５と接続している。共通素子部用のソース／ドレイン電極２０ａ、２０ｂは、コンタクトホール２０ｃを通って、ゲートバスライン２、ドレイン用の共通バスライン２１又は共通素子部のゲート電極２０ｅと接続している。ゲート用の共通バスライン２２は、コンタクトホール２１ｃを通ってドレイン用の共通バスライン２１と接続している。
【０１０２】
次に、ソース電極８、ドレイン電極９等の金属層及び第４のマスクをエッチングマスクとしてｎ+型ａ−Ｓｉ膜７ｂをエッチングし、その後、第４のマスクを除去する。これによりオーミック接触層が形成される。
【０１０３】
次に、図２１、図２４（ｇ）、図２６（ｇ）、図２８（ｇ）、図３０（ｇ）及び図３２（ｇ）を参照すると、反射板４、ソース電極８、ドレイン電極９、ドレインバスライン１０、共通素子部用のソース／ドレイン電極２０ａ、２０ｂ、ゲート用の共通バスライン２２を含むゲート絶縁膜５上の全面に、パッシベーション膜１２をプラズマＣＶＤ法等により成膜する。
【０１０４】
次に、図２１、図２４（ｇ）、図２６（ｇ）、図２８（ｇ）、図３０（ｇ）及び図３２（ｇ）を参照すると、パッシベーション膜１２上にフォトリソグラフィ技術による第５のマスク（図示せず）を形成し、その後ドライエッチングなどにより、コンタクトホールとなる領域の余分なパッシベーション膜１２もしくはゲート絶縁膜５を、Ｃｒ層１７ａ、１８ａ、１９ａ、２５の一部が露出するまで除去し、その後第５のマスクを除去する。これにより、コンタクトホール１７ｃ、１８ｃ、１９ｂ、２８が形成される。
【０１０５】
ここで、コンタクトホール１７ｃは、ゲート端子部のＣｒ層１７ａの一部を露出させるホールである。コンタクトホール１８ｃは、コンタクトホール１８ｅ以外の領域におけるドレイン端子部のＣｒ層１８ａの一部を露出させるホールである。コンタクトホール１９ｂは、共通端子部のＣｒ層１９ａの一部を露出させるホールである。コンタクトホール２８は、コンタクトホール２７以外の領域における短絡防止配線２５の一部を露出させるホールである。
【０１０６】
次に、図２２、図２４（ｈ）、図２６（ｈ）、図２８（ｈ）、図３０（ｈ）及び図３２（ｈ）を参照すると、パッシベーション膜１２を含む基板上の全面に、ＩＴＯ等の透明電極層１４、１７ｄ、１８ｄ、１９ｃをスパッタリング等により成膜する。
【０１０７】
最後に、図２２、図２４（ｈ）、図２６（ｈ）、図２８（ｈ）、図３０（ｈ）及び図３２（ｈ）を参照すると、透明電極層１４、１７ｄ、１８ｄ、１９ｃ上にフォトリソグラフィ技術による第６のマスク（図示せず）を形成し、その後ウェットエッチングなどにより、余分な透明電極層を除去し、その後第６のマスクを除去する。これにより、画素電極となる透明電極１４、ゲート端子部の端子１７ｄ、ドレイン端子部の端子１８ｄ、共通端子部の端子１９ｃが形成される。
【０１０８】
ここで、透明電極１４は、コンタクトホール２８を通って短絡防止配線２５と電気的に接続する。ゲート端子部の端子１７ｄ、ドレイン端子部の端子１８ｄ、共通端子部の端子１９ｃは、各部のコンタクトホール１７ｃ、１８ｃ、１９ｂを通って各部のＣｒ層１７ａ、１８ａ、１９ａと接続する。
【０１０９】
以上の工程により、図２２に示す構造のアクティブマトリクス基板を製造することができる。このように、実施例２のアクティブマトリクス基板の製造方法によれば、６枚のマスクのみで反射板に凹凸のある良好な表示機能を有する反射型又は半透過型のアクティブマトリクス基板を形成することができ、従来の製造方法に比べて、少なくとも１ＰＲ分工程を簡略化することができる。
【０１１０】
［実施例３］
次に、実施例３について図面を用いて説明する。図３３〜図３８は、本発明の実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した平面図である。図３９〜図４５は、本発明の実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した断面図であり、図３９及び図４０はＡ−Ａ´間、図４１及び図４２はＢ−Ｂ´間、図４３はＣ−Ｃ´間、図４４はＤ−Ｄ´間、図４５はＥ−Ｅ´間である。
【０１１１】
図３８乃至図４０を参照すると、実施例３に係るアクティブマトリクス基板は、以下のように構成される。アクティブマトリクス基板以外の液晶表示装置の構成は実施例１と同様である。
【０１１２】
所定の領域に凹凸面１ａを有する絶縁性基板１上の平坦面の領域に、複数のゲートバスライン２が平行に配設されるとともに、ゲートバスライン２からはゲート電極３が分岐する。絶縁性基板１上の凹凸面１ａにおける頂部平坦面上にゲート電極３と同一金属であるＣｒ、Ｔａ、Ｍｏ、Ｔｉ、Ｃｒ／Ａｌ等からなる凸状部材２６を有する。凸状部材２６は、絶縁性基板１上の凹凸面１ａとともに反射板４の凹凸面を形成する際の基礎となる。
【０１１３】
ゲート電極３、凸状部材２６を含む絶縁性基板１上にＳｉＮｘ、ＳｉＯｘなどからなるゲート絶縁膜５が形成されており、絶縁性基板１の凹凸面１ａ及び凸状部材２６によって形成された凹凸面上の領域ではこの凹凸面に沿って凹凸面を有する。
【０１１４】
ゲート電極３の上方のゲート絶縁膜５上には半導体層７ａ、コンタクト電極７の順に積層したアイランド７を有する。
【０１１５】
アイランド７上の一端側にはソース電極８（８ａ、８ｂ）が形成され、他端側にはドレイン電極９（９ａ、９ｂ）が形成されている。反射板４（４ａ、４ｂ）は、ソース電極８と同一層に分離することなく絶縁性基板１の凹凸面１ａ及び凸状部材２６によって形成された凹凸面上方のゲート絶縁膜５上の領域に形成されている。反射板４の表面は、絶縁性基板の凹凸面１ａ及び凸状部材２６によって形成された凹凸面に沿ってほぼ同様の凹凸面となっており、表面粗さの最大高さは２〜３μｍ程度であり、凸部の頂部と頂部の間隔は数十μｍ程度である。半透過型液晶表示装置の場合、反射板４における凹凸面の領域の一部には、バックライトの光を透過するための開口部４ｃを有する。反射型液晶表示装置の場合、反射板４における凹凸面の領域には開口部を設けない。なお、図面上の凹凸面の凸部及び凹部は、尖ったように見えるが、実際はなだらかに丸みを帯びている。ドレイン電極９は、ゲートバスライン２とゲート絶縁膜５を介して交差するドレインバスライン１０（１０ａ、１０ｂ）から分岐する。
【０１１６】
ゲート電極３、ゲート絶縁膜５、アイランド７、ソース電極８及びドレイン電極９は、薄膜トランジスタ１１（ＴＦＴ）を構成し、ＴＦＴ１１は、スイッチング素子として機能する。
【０１１７】
ＴＦＴ１１、反射板４を含む基板上の全面にパッシベーション膜１２が形成されている。パッシベーション膜１２は、反射板４の凹凸面上の所定の領域に反射板のＣｒ層４ａを露出させるコンタクトホール６を有し、反射板４の凹凸面上の領域ではこの凹凸面に沿って凹凸面を有する。
【０１１８】
パッシベーション膜１２上の凹凸面を含む領域には透明電極１４を有し、透明電極１４はコンタクトホール６を通って反射板４と電気的に接続する。透明電極１４は、反射板４とともに画素電極として機能する。
【０１１９】
次に、実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程について説明する。
【０１２０】
まず、図３３、図３９（ａ）、図４１（ａ）、図４３（ａ）、図４４（ａ）及び図４５（ａ）を参照すると、表面が平坦な絶縁性基板１上の全面に下地金属２ａ、３ａ、１７ａ、１９ａ、２０ｄ、２０ｅ、２１ａとなるゲート電極層（Ｃｒ層、図示せず）を形成する。
【０１２１】
次に、図３３、図３９（ａ）、図４１（ａ）、図４３（ａ）、図４４（ａ）及び図４５（ａ）を参照すると、ゲート電極層上にフォトリソグラフィ技術による第１のマスク２４を形成し、その後ドライエッチングやウェットエッチングなどにより不要なゲート電極層を除去する。これにより、ゲートバスライン２、ゲート電極３、ゲート端子部の下地金属１７ａ、共通端子部の下地金属１９ａ、共通素子部用のゲート電極２０ｄ、２０ｅ、ドレイン用の共通バスライン２１が形成される。この段階では、第１のマスク２４は除去されていない。
【０１２２】
次に、図３３、図３９（ｂ）、図４１（ｂ）、図４３（ｂ）、図４４（ｂ）及び図４５（ｂ）を参照すると、第１のマスク２４のみが溶融する程度にリフローし、ゲートバスライン２、ゲート電極３、ゲート端子部の下地金属１７ａ、共通端子部の下地金属１９ａ、共通素子部用のゲート電極２０ｄ、２０ｅ、ドレイン用の共通バスライン２１それぞれについて露出している側壁ないしその近傍の絶縁性基板１表面を第１のマスク２４で覆う。
【０１２３】
次に、図３４、図３９（ｃ）、図４１（ｃ）、図４３（ｃ）、図４４（ｃ）及び図４５（ｃ）を参照すると、ＨＦ（フッ酸）を用いたウェットエッチング、サンドブラスト、ＣＦ４やＯ２を用いたドライエッチングなどにより絶縁性基板１の所定の領域に凹凸面１ａを形成し、その後洗浄し、その後第１のマスクを除去する。図３４における点線は、絶縁性基板における段部１ｂであり、その囲まれた領域では絶縁性基板１の表面はもとの平坦面であり、その外側は低くなっている。
【０１２４】
次に、図３５、図３９（ｄ）、図４１（ｄ）、図４３（ｄ）、図４４（ｄ）及び図４５（ｄ）を参照すると、ゲートバスライン２、ゲート電極３、ゲート端子部の下地金属１７ａ、共通端子部の下地金属１９ａ、共通素子部用のゲート電極２０ｄ、２０ｅ、ドレイン用の共通バスライン２１を含む基板上の全面にＳｉＮｘ等のゲート絶縁膜５と、半導体層となるａ−Ｓｉ層７ａと、コンタクト電極となるｎ＋型ａ−Ｓｉ層７ｂを順次形成する。
【０１２５】
次に、図３５、図３９（ｄ）、図４１（ｄ）、図４３（ｄ）、図４４（ｄ）及び図４５（ｄ）を参照すると、ｎ＋型ａ−Ｓｉ層７ｂ上にフォトリソグラフィ技術による第２のマスク（図示せず）を形成し、その後ドライエッチングなどにより不要なａ−Ｓｉ層７ａ及びｎ＋型ａ−Ｓｉ層７ｂを除去し、その後第２のマスクを除去する。これによりアイランド７、２０ｆができる。
【０１２６】
次に、図３６、図４０（ｅ）、図４２（ｅ）、図４３（ｅ）、図４４（ｅ）及び図４５（ｅ）を参照すると、基板上の全面に下地金属４ａ、８ａ、９ａ、１０ａ、２２ａ（以下、「Ｃｒ」とする）、上地金属４ｂ、８ｂ、９ｂ、１０ｂ、２２ｂ（以下、「Ａｌ／Ｎｄ」とする）の順に積層したソース／ドレイン電極層を形成する。
【０１２７】
次に、図３６、図４０（ｅ）、図４２（ｅ）、図４３（ｅ）、図４４（ｅ）及び図４５（ｅ）を参照すると、ソース／ドレイン電極層上にフォトリソグラフィ技術による第３のマスク（図示せず）を形成し、その後ドライエッチングやウェットエッチングなどにより不要なソース／ドレイン電極層を除去する。これにより、反射板４、ソース電極８、ドレイン電極９、ドレインバスライン１０、共通素子部用のソース／ドレイン電極２０ａ、２０ｂ、ゲート用の共通バスライン２２が形成される。
【０１２８】
ここで、反射板４は、反射型の場合は開口部を設けず、半透過型の場合は開口部４ｃを設ける。また、反射板４は、ソース電極８と同一層で連続して接続している。
【０１２９】
次に、ソース電極８、ドレイン電極９等の金属層及び第３のマスクをエッチングマスクとしてｎ+型ａ−Ｓｉ膜７ｂをエッチングし、その後、第３のマスクを除去する。これによりオーミック接触層が形成される。
【０１３０】
次に、図３７、図４０（ｆ）、図４２（ｆ）、図４３（ｆ）、図４４（ｆ）及び図４５（ｆ）を参照すると、反射板４、ソース電極８、ドレイン電極９、ドレインバスライン１０、共通素子部用のソース／ドレイン電極２０ａ、２０ｂ、ゲート用の共通バスライン２２を含むゲート絶縁膜５上の全面に、パッシベーション膜１２をプラズマＣＶＤ法等により成膜する。
【０１３１】
次に、図３７、図４０（ｆ）、図４２（ｆ）、図４３（ｆ）、図４４（ｆ）及び図４５（ｆ）を参照すると、パッシベーション膜１２上にフォトリソグラフィ技術による第４のマスク（図示せず）を形成し、その後ドライエッチングなどにより、コンタクトホールとなる領域の余分なパッシベーション膜１２、ゲート絶縁膜５もしくはＡｌ／Ｎｄ層２ｂ、４ｂ、１７ｂ、１９ａ、２１ｂを、Ｃｒ層２ａ、４ａ、１０ａ、１７ａ、１８ａ、１９ａ、２０ａ、２０ｄ、２０ｅ、２１ａ、２２ａの一部が露出するまで除去し、その後第４のマスクを除去する。これにより、コンタクトホール６、１７ｃ、１８ｃ、１９ｂ、２０ｃ、２１ｃ、２２ｃが形成される。
【０１３２】
ここで、コンタクトホール６は、反射板のＣｒ層４ａの一部を露出させるホールである。コンタクトホール１７ｃは、ゲート端子部のＣｒ層１７ａの一部を露出させるホールである。コンタクトホール１８ｃは、ドレイン端子部のＣｒ層１８ａの一部を露出させるホールである。コンタクトホール１９ｂは、共通端子部のＣｒ層１９ａの一部を露出させるホールである。コンタクトホール２０ｃは、共通素子部のＣｒ層２ａ、２０ａ、２０ｄ、２０ｅ、２１ａ、２２ａの一部を露出させるホールである。コンタクトホール２１ｃは、ドレイン用共通バスラインのＣｒ層２１ａの一部を露出させるホールである。コンタクトホール２２ｃは、ゲート用共通バスラインのＣｒ層２２ａの一部を露出させるホールである。
【０１３３】
次に、図３８、図４０（ｇ）、図４２（ｇ）、図４３（ｇ）、図４４（ｇ）及び図４５（ｇ）を参照すると、パッシベーション膜１２を含む基板上の全面に、ＩＴＯ等の透明電極層１４、１７ｄ、１８ｄ、１９ｃ、２０ｇ、２３をスパッタリング等により成膜する。
【０１３４】
最後に、図３８、図４０（ｇ）、図４２（ｇ）、図４３（ｇ）、図４４（ｇ）及び図４５（ｇ）を参照すると、透明電極層１４、１７ｄ、１８ｄ、１９ｃ、２０ｇ、２３上にフォトリソグラフィ技術による第５のマスク（図示せず）を形成し、その後ウェットエッチングなどにより、余分な透明電極層を除去し、その後第５のマスクを除去する。これにより、画素電極となる透明電極１４、ゲート端子部の端子１７ｄ、ドレイン端子部の端子１８ｄ、共通端子部の端子１９ｃ、共通素子部の配線２０ｇ、共通バスライン２１、２２間の配線２３が形成される。
【０１３５】
ここで、透明電極１４は、コンタクトホール６を通って反射板のＣｒ層４ａと電気的に接続する。ゲート端子部の端子１７ｄ、ドレイン端子部の端子１８ｄ、共通端子部の端子１９ｃは、各部のコンタクトホール１７ｃ、１８ｃ、１９ｂを通って各部のＣｒ層１７ａ、１８ａ、１９ａと接続する。共通素子部の配線２０ｆは、適宜組合せのコンタクトホール２０ｃを通って、ゲートバスライン２と共通素子部のソース／ドレイン電極２０ａ、共通バスライン２２と共通素子部のゲート電極２０ｅ、共通バスライン２１と共通素子部のソース／ドレイン電極２０ａ、ドレインバスライン１０と共通素子部のゲート電極２０ｅそれぞれの間を電気的に接続する。共通バスライン２１、２２間の配線２３は、コンタクトホール２１ｃ、２２ｃを通って共通バスライン２１、２２間を電気的に接続する。
【０１３６】
以上の工程により、図３８に示す構造のアクティブマトリクス基板を製造することができる。このように、実施例３のアクティブマトリクス基板の製造方法によれば、５枚のマスクのみで反射板に凹凸のある良好な表示機能を有する反射型又は半透過型のアクティブマトリクス基板を形成することができ、従来の製造方法に比べて、少なくとも２ＰＲ分工程を簡略化することができる。
【０１３７】
［実施例４］
次に、実施例４について図面を用いて説明する。図４６〜図５２は、本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した平面図である。図５３〜図６２は、本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した断面図であり、図５３及び図５４はＡ−Ａ´間、図５５及び図５６はＢ−Ｂ´間、図５７及び図５８はＣ−Ｃ´間、図５９及び図６０はＤ−Ｄ´間、図６１及び図６２はＥ−Ｅ´間である。
【０１３８】
図５２乃至図５４を参照すると、実施例４に係るアクティブマトリクス基板は、以下のように構成される。アクティブマトリクス基板以外の液晶表示装置の構成は実施例１と同様である。
【０１３９】
所定の領域に凹凸面１ａを有する絶縁性基板１上の平坦面の領域に、複数のゲートバスライン２が平行に配設されるとともに、ゲートバスライン２からはゲート電極３が分岐する。
【０１４０】
ゲート電極３を含む絶縁性基板１上にＳｉＮｘなどからなるゲート絶縁膜５が形成されている。絶縁性基板１上の凹凸面１ａにおける頂部平坦面上に、ゲート絶縁膜５と同一材料であるＳｉＮｘ等からなる凸状部材５ａを有する。凸状部材５ａは、絶縁性基板１上の凹凸面１ａとともに反射板４の凹凸面を形成する際の基礎となる。なお、図示していないが、絶縁性基板１上の凹凸面１ａにおける頂部平坦面と凸状部材５ａの間に、実施例２や実施例３のようにゲート電極３と同一金属であるＣｒ等からなる凸状部材を有していてもよい（図２３、図３９の凸状部材２６参照）。
【０１４１】
ゲート電極３の上方のゲート絶縁膜５上には半導体層７ａ、コンタクト電極７の順に積層したアイランド７を有する。
【０１４２】
アイランド７上の一端側にはソース電極８（８ａ）が形成され、他端側にはドレイン電極９（９ａ）が形成されている。ドレイン電極９は、ゲートバスライン２とゲート絶縁膜５を介して交差するドレインバスライン１０（１０ａ）から分岐する。
【０１４３】
ゲート電極３、ゲート絶縁膜５、アイランド７、ソース電極８及びドレイン電極９は、薄膜トランジスタ１１（ＴＦＴ）を構成し、ＴＦＴ１１は、スイッチング素子として機能する。
【０１４４】
ＴＦＴ１１を含む基板上にパッシベーション膜１２が形成されている。パッシベーション膜１２は、ソース電極８の所定の領域にそのＣｒ層８ａを露出させるコンタクトホール６、１３を有する。コンタクトホール６は、ソース電極８ａと反射板４ｂとを電気的に接続するためのホールである。コンタクトホール１３は、ソース電極８ａと透明電極１４とを電気的に接続するためのホールである。また、凸状部材５ａ上にもパッシベーション膜１２と同一材料であるＳｉＮｘ等からなる凸状部材１２ａを有する。
【０１４５】
反射板４（４ｂ）は、絶縁性基板１の凹凸面１ａ及び凸状部材５ａ、１２ａ（場合によりＣｒ層による凸状部材）によって形成された凹凸面ないしＴＦＴ１１上方のパッシベーション膜１２上の領域に形成されている。絶縁性基板１の凹凸面１ａ及び凸状部材５ａ、１２ａ（場合によりＣｒ層による凸状部材）によって形成された凹凸面上方の反射板４ｂと、ＴＦＴ１１上方の反射板４ｂと、は同一工程で形成されたものであり、両者は導通している。反射板４の表面は、絶縁性基板の凹凸面１ａ及び凸状部材５ａ、１２ａによって形成された凹凸面に沿ってほぼ同様の凹凸面となっており、表面粗さの最大高さは２〜３μｍ程度であり、凸部の頂部と頂部の間隔は数十μｍ程度である。半透過型液晶表示装置の場合、反射板４における凹凸面の領域の一部には、バックライトの光を透過するための開口部４ｃを有する。反射型液晶表示装置の場合、反射板４における凹凸面の領域には開口部を設けない。なお、図面上の凹凸面の凸部及び凹部は、尖ったように見えるが、実際はなだらかに丸みを帯びている。
【０１４６】
反射板４ないしパッシベーション膜１２上の凹凸面を含む領域には透明電極１４を有し、透明電極１４はコンタクトホール６を通ってソース電極８と電気的に接続する。透明電極１４は、反射板４とともに画素電極として機能する。反射板４上に接触させるようにして透明電極１４を形成すると、反射板４がＡｌを含む金属である場合に透明電極１４であるＩＴＯがＡｌによるヒロックの発生を防止する効果がある。透明電極（ＩＴＯ）１４は、反射板（Ａｌ／Ｎｄ）４との間の導電性があまりよくないので、主にソース電極（Ｃｒ）８側から電源が供給される。
【０１４７】
次に、実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程について説明する。
【０１４８】
まず、図４６、図５３（ａ）、図５５（ａ）、図５７（ａ）、図５９（ａ）及び図６１（ａ）を参照すると、表面が平坦な絶縁性基板１上の全面に下地金属２ａ、３ａ、１７ａ、１９ａ、２０ｄ、２０ｅ、２１ａとなるゲート電極層（Ｃｒ層、図示せず）を形成する。
【０１４９】
次に、図４６、図５３（ａ）、図５５（ａ）、図５７（ａ）、図５９（ａ）及び図６１（ａ）を参照すると、ゲート電極層上にフォトリソグラフィ技術による第１のマスク（図示せず）を形成し、その後ドライエッチングやウェットエッチングなどにより不要なゲート電極層を除去し、その後第１のマスクを除去する。これにより、ゲートバスライン２、ゲート電極３、ゲート端子部の下地金属１７ａ、共通端子部の下地金属１９ａ、共通素子部用のゲート電極２０ｄ、２０ｅ、ドレイン用の共通バスライン２１が形成される。
【０１５０】
次に、図４７、図５３（ｂ）、図５５（ｂ）、図５７（ｂ）、図５９（ｂ）及び図６１（ｂ）を参照すると、ゲートバスライン２、ゲート電極３、ゲート端子部の下地金属１７ａ、共通端子部の下地金属１９ａ、共通素子部用のゲート電極２０ｄ、２０ｅ、ドレイン用の共通バスライン２１を含む基板上の全面にＳｉＮｘ等からなるゲート絶縁膜５と、半導体層となるａ−Ｓｉ層７ａと、コンタクト電極となるｎ＋型ａ−Ｓｉ層７ｂを順次形成する。
【０１５１】
次に、図４７、図５３（ｂ）、図５５（ｂ）、図５７（ｂ）、図５９（ｂ）及び図６１（ｂ）を参照すると、ｎ＋型ａ−Ｓｉ層７ｂ上にフォトリソグラフィ技術による第２のマスク（図示せず）を形成し、その後ドライエッチングなどにより不要なａ−Ｓｉ層７ａ及びｎ＋型ａ−Ｓｉ層７ｂを除去し、その後第２のマスクを除去する。これによりアイランド７、２０ｆができる。
【０１５２】
次に、図４８、図５３（ｃ）、図５５（ｃ）、図５７（ｃ）、図５９（ｃ）及び図６１（ｃ）を参照すると、基板上の全面にＣｒ等の金属４ａ、８ａ、９ａ、１０ａ、２２ａ（以下、「Ｃｒ」とする）からなるソース／ドレイン電極層（図示せず）を形成する。
【０１５３】
次に、図４８、図５３（ｃ）、図５５（ｃ）、図５７（ｃ）、図５９（ｃ）及び図６１（ｃ）を参照すると、ソース／ドレイン電極層上にフォトリソグラフィ技術による第３のマスク（図示せず）を形成し、その後ドライエッチングやウェットエッチングなどにより不要なソース／ドレイン電極層を除去する。これにより、ソース電極８、ドレイン電極９、ドレインバスライン１０、共通素子部用のソース／ドレイン電極２０ａ、２０ｂ、ゲート用の共通バスライン２２が形成される。
【０１５４】
次に、ソース電極８、ドレイン電極９等の金属層及び第３のマスクをエッチングマスクとしてｎ+型ａ−Ｓｉ膜７ｂをエッチングし、その後、第３のマスクを除去する。これによりオーミック接触層が形成される。
【０１５５】
次に、図４９、図５３（ｄ）、図５５（ｄ）、図５７（ｄ）、図５９（ｄ）及び図６１（ｄ）を参照すると、ソース電極８、ドレイン電極９、ドレインバスライン１０、共通素子部用のソース／ドレイン電極２０ａ、２０ｂ、ゲート用の共通バスライン２２を含むゲート絶縁膜５上の全面に、パッシベーション膜１２をプラズマＣＶＤ法等により成膜する。
【０１５６】
次に、図４９、図５３（ｄ）、図５５（ｄ）、図５７（ｄ）、図５９（ｄ）及び図６１（ｄ）を参照すると、パッシベーション膜１２上にフォトリソグラフィ技術による第４のマスク２９を形成し、その後ドライエッチングなどにより、コンタクトホールとなる領域の余分なパッシベーション膜１２もしくはゲート絶縁膜５を、絶縁性基板１もしくはＣｒ層２ａ、８ａ、１０ａ、１７ａ、１８ａ、１９ａ、２０ａ、２０ｄ、２０ｅ、２１ａ、２２ａの一部が露出するまで除去する。これにより、コンタクトホール６、１３、１７ｃ、１８ｃ、１９ｂ、２０ｃ、２１ｃ、２２ｃと凸状部材５ａ、１２ａが形成される。なお、この段階では、第４のマスク２９は除去されていない。
【０１５７】
ここで、コンタクトホール６は、ソース電極８ａの一部を露出させるホールである。コンタクトホール１３は、ソース電極８ａの一部を露出させるホールである。コンタクトホール１７ｃは、ゲート端子部のＣｒ層１７ａの一部を露出させるホールである。コンタクトホール１８ｃは、ドレイン端子部のＣｒ層１８ａの一部を露出させるホールである。コンタクトホール１９ｂは、共通端子部のＣｒ層１９ａの一部を露出させるホールである。コンタクトホール２０ｃは、共通素子部のＣｒ層２ａ、２０ａ、２０ｄ、２０ｅ、２１ａ、２２ａの一部を露出させるホールである。コンタクトホール２１ｃは、ドレイン用共通バスラインのＣｒ層２１ａの一部を露出させるホールである。コンタクトホール２２ｃは、ゲート用共通バスラインのＣｒ層２２ａの一部を露出させるホールである。
【０１５８】
次に、図４９、図５４（ｅ）、図５６（ｅ）、図５８（ｅ）、図６０（ｅ）及び図６２（ｅ）を参照すると、第４のマスク２９のみが溶融する程度にリフローし、ゲート絶縁膜５、パッシベーション膜１２、凸状部材５ａ、１２ａそれぞれについて露出している側壁ないしその近傍の絶縁性基板１の表面を第４のマスク２９で覆うとともに、コンタクトホール６、１３、１７ｃ、１８ｃ、１９ｂ、２０ｃ、２１ｃ、２２ｃについては露出するＣｒ層２ａ、８ａ、１０ａ、１７ａ、１８ａ、１９ａ、２０ａ、２０ｄ、２０ｅ、２１ａ、２２ａの表面を含めて第４のマスク２９で塞ぐ。
【０１５９】
ここで、Ｃｒ層表面を含むコンタクトホールの直径は数μｍ程度であり、凸状部材５ａ、１２ａの間隔は数十μｍ程度であるので、隣接する凸状部材５ａ、１２ａ間ではその第４のマスク２９同士が繋がらないようにして、Ｃｒ層表面を含む各コンタクトホールの表面を第４のマスク２９で覆うようにすることができる。これにより、第４のマスク２９で覆われていない露出面を各凸状部材５ａ、１２ａ間の絶縁性基板１のみとすることができる。
【０１６０】
次に、図５０、図５４（ｆ）、図５６（ｆ）、図５８（ｆ）、図６０（ｆ）及び図６２（ｆ）を参照すると、ＨＦ（フッ酸）を用いたウェットエッチング、サンドブラスト、ＣＦ４やＯ２を用いたドライエッチングなどにより絶縁性基板１の所定の領域に凹凸面１ａを形成し、その後洗浄し、その後第４のマスクを除去する。
【０１６１】
次に、図５１、図５４（ｇ）、図５６（ｇ）、図５８（ｇ）、図６０（ｇ）及び図６２（ｇ）を参照すると、パッシベーション膜１２を含む基板上の全面に、Ａｌ／Ｎｄ等の金属４ｂ（以下、「Ａｌ／Ｎｄ」とする）からなる反射板層を形成する。
【０１６２】
次に、図５１、図５４（ｇ）、図５６（ｇ）、図５８（ｇ）、図６０（ｇ）及び図６２（ｇ）を参照すると、反射板層上にフォトリソグラフィ技術による第５のマスク（図示せず）を形成し、その後ドライエッチングやウェットエッチングなどにより不要な反射板層を除去し、その後第５のマスクを除去する。これにより、反射板４ｂが形成される。
【０１６３】
ここで、反射板４は、反射型の場合は開口部を設けず、半透過型の場合は開口部４ｃを設ける。また、反射板４は、コンタクトホール６を通ってソース電極８と接続している。また、反射板（Ａｌ／Ｎｄ）４は、ソース電極（Ｃｒ）８と材質が異なるので、選択比の差により反射板層を選択的にエッチングすることは可能であり、コンタクトホール１３、１７ｃ、１８ｃ、１９ｂ、２０ｃ、２１ｃ、２２ｃからＣｒ層２ａ、８ａ、１０ａ、１７ａ、１８ａ、１９ａ、２０ａ、２０ｄ、２０ｅ、２１ａ、２２ａを露出させることができる。また、絶縁性基板１の凹凸面１ａ及び凸状部材５ａ、１２ａによって形成された凹凸面上方の反射板４ｂと、ＴＦＴ１１上方の反射板４ｂと、は導通している。
【０１６４】
次に、図５２、図５４（ｈ）、図５６（ｈ）、図５８（ｈ）、図６０（ｈ）及び図６２（ｈ）を参照すると、パッシベーション膜１２を含む基板上の全面に、ＩＴＯ等の透明電極層１４、１７ｄ、１８ｄ、１９ｃ、２０ｇ、２３をスパッタリング等により成膜する。
【０１６５】
最後に、図５２、図５４（ｈ）、図５６（ｈ）、図５８（ｈ）、図６０（ｈ）及び図６２（ｈ）を参照すると、透明電極層１４、１７ｄ、１８ｄ、１９ｃ、２０ｇ、２３上にフォトリソグラフィ技術による第６のマスク（図示せず）を形成し、その後ウェットエッチングなどにより、余分な透明電極層を除去し、その後第６のマスクを除去する。これにより、画素電極となる透明電極１４、ゲート端子部の端子１７ｄ、ドレイン端子部の端子１８ｄ、共通端子部の端子１９ｃ、共通素子部の配線２０ｇ、共通バスライン２１、２２間の配線２３が形成される。
【０１６６】
ここで、透明電極１４は、コンタクトホール１３を通ってソース電極８ａと電気的に接続する。ゲート端子部の端子１７ｄ、ドレイン端子部の端子１８ｄ、共通端子部の端子１９ｃは、各部のコンタクトホール１７ｃ、１８ｃ、１９ｂを通って各部のＣｒ層１７ａ、１８ａ、１９ａと接続する。共通素子部の配線２０ｆは、適宜２つの組合せのコンタクトホール２０ｃを通って、ゲートバスライン２と共通素子部のソース／ドレイン電極２０ａ、共通バスライン２２と共通素子部のゲート電極２０ｅ、共通バスライン２１と共通素子部のソース／ドレイン電極２０ａ、ドレインバスライン１０と共通素子部のゲート電極２０ｅそれぞれの間を電気的に接続する。共通バスライン２１、２２間の配線２３は、コンタクトホール２１ｃ、２２ｃを通って共通バスライン２１、２２間を電気的に接続する。
【０１６７】
以上の工程により、図５２に示す構造のアクティブマトリクス基板を製造することができる。このように、実施例４のアクティブマトリクス基板の製造方法によれば、６枚のマスクのみで反射板に凹凸のある良好な表示機能を有する反射型又は半透過型のアクティブマトリクス基板を形成することができ、従来の製造方法に比べて、少なくとも１ＰＲ分工程を簡略化することができる。
【０１６８】
［実施例５］
次に、実施例５について図面を用いて説明する。図６３〜図６８は、本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した平面図である。図６９〜図７８は、本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した断面図であり、図６９及び図７０はＡ−Ａ´間、図７１及び図７２はＢ−Ｂ´間、図７３及び図７４はＣ−Ｃ´間、図７５及び図７６はＤ−Ｄ´間、図７７及び図７８はＥ−Ｅ´間である。
【０１６９】
図６８乃至図７０を参照すると、実施例５に係るアクティブマトリクス基板は、以下のように構成される。アクティブマトリクス基板以外の液晶表示装置の構成は実施例１と同様である。
【０１７０】
所定の領域に凹凸面１ａを有する絶縁性基板１上の平坦面の領域に、複数のゲートバスライン２が平行に配設されるとともに、ゲートバスライン２からはゲート電極３が分岐する。
【０１７１】
ゲート電極３を含む絶縁性基板１上にＳｉＮｘなどからなるゲート絶縁膜５が形成されている。絶縁性基板１上の凹凸面１ａにおける頂部平坦面上に、ゲート絶縁膜５と同一材料であるＳｉＮｘ等からなる凸状部材５ａを有する。凸状部材５ａは、絶縁性基板１上の凹凸面１ａとともに反射板４の凹凸面を形成する際の基礎となる。また、絶縁性基板１上の凸状部材５ａとゲート電極３との間には、反射板４とゲート電極３との間の短絡を防止するとともに凸状部材２６及びゲート電極３と分離した短絡防止配線２５を有する。
【０１７２】
ゲート電極３、短絡防止配線２５を含む絶縁性基板１上にＳｉＮｘなどからなるゲート絶縁膜５が形成されており、ゲート絶縁膜５は、短絡防止配線２５上の所定の位置に短絡防止配線２５を露出させるコンタクトホール２７、２８を有する。コンタクトホール２７は、ソース電極８と短絡防止配線２５とを電気的に接続させるためのホールである。コンタクトホール２８は、透明電極１４と短絡防止配線２５とを電気的に接続させるためのホールである。
【０１７３】
ゲート電極３の上方のゲート絶縁膜５上には半導体層７ａ、コンタクト電極７の順に積層したアイランド７を有する。
【０１７４】
アイランド７上の一端側にはソース電極８（８ａ、８ｂ）が形成され、他端側にはドレイン電極９（９ａ、９ｂ）が形成されている。ソース電極８は、コンタクトホール２７を通って短絡防止配線２５と電気的に接続する。反射板４（４ａ、４ｂ）は、ソース電極８と同一層に分離することなく絶縁性基板１の凹凸面１ａ及び凸状部材５ａによって形成された凹凸面上の領域に形成されている。反射板４の表面は、絶縁性基板の凹凸面１ａ及び凸状部材２６によって形成された凹凸面に沿ってほぼ同様の凹凸面となっており、表面粗さの最大高さは２〜３μｍ程度であり、凸部の頂部と頂部の間隔は数十μｍ程度である。半透過型液晶表示装置の場合、反射板４における凹凸面の領域の一部には、バックライトの光を透過するための開口部４ｃを有する。反射型液晶表示装置の場合、反射板４における凹凸面の領域には開口部を設けない。なお、図面上の凹凸面の凸部及び凹部は、尖ったように見えるが、実際はなだらかに丸みを帯びている。ドレイン電極９は、ゲートバスライン２とゲート絶縁膜５を介して交差するドレインバスライン１０（１０ａ、１０ｂ）から分岐する。
【０１７５】
ゲート電極３、ゲート絶縁膜５、アイランド７、ソース電極８及びドレイン電極９は、薄膜トランジスタ１１（ＴＦＴ）を構成し、ＴＦＴ１１は、スイッチング素子として機能する。
【０１７６】
ＴＦＴ１１、反射板４を含む基板上にパッシベーション膜１２が形成されている。パッシベーション膜１２は、ゲート絶縁膜５のコンタクトホール２８と対応する位置に短絡防止配線２５を露出させるコンタクトホール２８を有する。コンタクトホール２８は、短絡防止配線２５と透明電極１４とを電気的に接続するためのホールである。
【０１７７】
パッシベーション膜１２を含む領域には透明電極１４を有し、透明電極１４はコンタクトホール２８を通って短絡防止配線２５と電気的に接続する。透明電極１４は、反射板４とともに画素電極として機能する。
【０１７８】
次に、実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程について説明する。
【０１７９】
まず、図６３、図６９（ａ）、図７１（ａ）、図７３（ａ）、図７５（ａ）及び図７７（ａ）を参照すると、表面が平坦な絶縁性基板１上の全面に下地金属２ａ、３ａ、１７ａ、１８ａ、１９ａ、２０ｄ、２０ｅ、２１ａ、２５となるゲート電極層（Ｃｒ層、図示せず）を形成する。
【０１８０】
次に、図６３、図６９（ａ）、図７１（ａ）、図７３（ａ）、図７５（ａ）及び図７７（ａ）を参照すると、ゲート電極層上にフォトリソグラフィ技術による第１のマスク（図示せず）を形成し、その後ドライエッチングやウェットエッチングなどにより不要なゲート電極層を除去し、その後第１のマスクを除去する。これにより、ゲートバスライン２、ゲート電極３、ゲート端子部の下地金属１７ａ、ドレイン端子部の下地金属１８ａ、共通端子部の下地金属１９ａ、共通素子部用のゲート電極２０ｄ、２０ｅ、ドレイン用の共通バスライン２１、短絡防止配線２５が形成される。
【０１８１】
次に、図６４、図６９（ｂ）、図７１（ｂ）、図７３（ｂ）、図７５（ｂ）及び図７７（ｂ）を参照すると、ゲートバスライン２、ゲート電極３、ゲート端子部の下地金属１７ａ、ドレイン端子部の下地金属１８ａ、共通端子部の下地金属１９ａ、共通素子部用のゲート電極２０ｄ、２０ｅ、ドレイン用の共通バスライン２１、短絡防止配線２５を含む基板上の全面にＳｉＮｘ等からなるゲート絶縁膜５と、半導体層となるａ−Ｓｉ層７ａと、コンタクト電極となるｎ＋型ａ−Ｓｉ層７ｂを順次形成する。
【０１８２】
次に、図６４、図６９（ｂ）、図７１（ｂ）、図７３（ｂ）、図７５（ｂ）及び図７７（ｂ）を参照すると、ｎ＋型ａ−Ｓｉ層７ｂ上にフォトリソグラフィ技術による第２のマスク（図示せず）を形成し、その後ドライエッチングなどにより不要なａ−Ｓｉ層７ａ及びｎ＋型ａ−Ｓｉ層７ｂを除去し、その後第２のマスクを除去する。これによりアイランド７、２０ｆができる。
【０１８３】
次に、図６５、図６９（ｃ）、図７１（ｃ）、図７３（ｃ）、図７５（ｃ）及び図７７（ｃ）を参照すると、アイランド７、２０ｆを含むゲート絶縁膜５上にフォトリソグラフィ技術による第３のマスク３０を形成し、その後ドライエッチングなどにより、コンタクトホールとなる領域及び凸状部材５ａ以外の領域の余分なゲート絶縁膜５を、Ｃｒ層２、１８ａ、２０ｅ、２１、２５の一部が露出するまで除去する。これにより、コンタクトホール１８ｅ、２０ｃ、２１ｃ、２７が形成される。なお、この段階では、第３のマスク３０は除去されていない。
【０１８４】
ここで、コンタクトホール１８ｅは、ドレイン素子部のＣｒ層１８ａの一部を露出させるホールである。コンタクトホール２０ｃは、共通素子部のＣｒ層２、２０ａ、２０ｅ、２１の一部を露出させるホールである。コンタクトホール２１ｃは、共通バスライン２１の一部を露出させるホールである。コンタクトホール２７は、短絡防止配線２５の一部を露出させるホールである。
【０１８５】
次に、図６５、図６９（ｄ）、図７１（ｄ）、図７３（ｄ）、図７５（ｄ）及び図７７（ｄ）を参照すると、第３のマスク３０のみが溶融する程度にリフローし、ゲート絶縁膜５、凸状部材５ａそれぞれについて露出している側壁ないしその近傍の絶縁性基板１を第３のマスク３０で覆うとともに、コンタクトホール１８ｅ、２０ｃ、２１ｃ、２７についてはＣｒ層２、１８ｅ、２０ｅ、２１、２５の表面を含めて第３のマスク３０で塞ぐ。
【０１８６】
ここで、Ｃｒ層表面を含むコンタクトホールの直径は数μｍ程度であり、ゲート電極３と短絡防止配線２５との間の間隔は数μｍあり、凸状部材５ａの間隔は数十μｍあるので、隣接する凸状部材５ａ間ではその第３のマスク３０同士が繋がらないようにして、ゲート電極３と短絡防止配線２５との間でそれぞれの第１のマスク２４同士を繋がるようにすることができる。これにより、第３のマスク３０で覆われていない露出面を各凸状部材５ａ間の絶縁性基板１のみとすることができる。コンタクトホールを第３のマスク３０で塞ぐのは、コンタクトホールから金属層が露出すると絶縁性基板（ガラス）のエッチングに用いられるＨＦが金属層に透過し、その下層のガラスがエッチングされるおそれがあるからである。
【０１８７】
次に、図６５、図７０（ｅ）、図７２（ｅ）、図７４（ｅ）、図７６（ｅ）及び図７８（ｅ）を参照すると、ＨＦ（フッ酸）を用いたウェットエッチング、サンドブラスト、ＣＦ４やＯ２を用いたドライエッチングなどにより絶縁性基板１の所定の領域に凹凸面１ａを形成し、その後洗浄し、その後第３のマスクを除去する。
【０１８８】
次に、図６６、図７０（ｆ）、図７２（ｆ）、図７４（ｆ）、図７６（ｆ）及び図７８（ｆ）を参照すると、ゲート絶縁膜５、凸状部材５ａ、アイランド７を含む基板上の全面にＣｒ等の下地金属４ａ、８ａ、９ａ、１０ａ、２２ａ（以下、「Ｃｒ」とする）、Ａｌ／Ｎｄ等の上地金属４ｂ、８ｂ、９ｂ、１０ｂ、２２ｂ（以下、「Ａｌ／Ｎｄ」とする）の順に積層したソース／ドレイン電極層（図示せず）を形成する。
【０１８９】
次に、図６６、図７０（ｆ）、図７２（ｆ）、図７４（ｆ）、図７６（ｆ）及び図７８（ｆ）を参照すると、ソース／ドレイン電極層上にフォトリソグラフィ技術による第４のマスク（図示せず）を形成し、その後ドライエッチングやウェットエッチングなどにより不要なソース／ドレイン電極層、ｎ＋型ａ−Ｓｉ層７ｂを除去する。これにより、反射板４、ソース電極８、ドレイン電極９、ドレインバスライン１０、共通素子部用のソース／ドレイン電極２０ａ、２０ｂ、ゲート用の共通バスライン２２が形成される。なお、この段階では、第４のマスクは除去されていない。
【０１９０】
ここで、反射板４は、反射型の場合は開口部を設けず、半透過型の場合は開口部４ｃを設ける。また、反射板４は、ソース電極８と接続しており、ソース電極８はコンタクトホール２７を通って短絡防止配線２５と接続している。共通素子部用のソース／ドレイン電極２０ａ、２０ｂは、コンタクトホール２０ｃを通って、ゲートバスライン２、共通素子部のゲート電極２０ｅ又はドレイン用の共通バスライン２１と接続している。ゲート用の共通バスライン２２は、コンタクトホール２１ｃを通ってドレイン用の共通バスライン２１と接続している。
【０１９１】
次に、ソース電極８、ドレイン電極９等の金属層及び第４のマスクをエッチングマスクとしてｎ+型ａ−Ｓｉ膜７ｂをエッチングし、その後、第４のマスクを除去する。これによりオーミック接触層が形成される。
【０１９２】
次に、図６７、図７０（ｇ）、図７２（ｇ）、図７４（ｇ）、図７６（ｇ）及び図７８（ｇ）を参照すると、反射板４、ソース電極８、ドレイン電極９、ドレインバスライン１０、共通素子部用のソース／ドレイン電極２０ａ、２０ｂ、ゲート用の共通バスライン２２を含むゲート絶縁膜５上の全面に、パッシベーション膜１２をプラズマＣＶＤ法等により成膜する。
【０１９３】
次に、図６７、図７０（ｇ）、図７２（ｇ）、図７４（ｇ）、図７６（ｇ）及び図７８（ｇ）を参照すると、パッシベーション膜１２上にフォトリソグラフィ技術による第５のマスク（図示せず）を形成し、その後ドライエッチングなどにより、コンタクトホールとなる領域の余分なパッシベーション膜１２もしくはゲート絶縁膜５を、Ｃｒ層１７ａ、１８ａ、１９ａ、２５の一部が露出するまで除去し、その後、第５のマスクを除去する。これにより、コンタクトホール１７ｃ、１８ｃ、１９ｂ、２８が形成される。
【０１９４】
ここで、コンタクトホール１７ｃは、ゲート端子部のＣｒ層１７ａの一部を露出させるホールである。コンタクトホール１８ｃは、ドレイン端子部のＣｒ層１８ａの一部を露出させるホールである。コンタクトホール１９ｂは、共通端子部のＣｒ層１９ａの一部を露出させるホールである。コンタクトホール２８は、短絡防止配線２５の一部を露出させるホールである。
【０１９５】
次に、図６８、図７０（ｈ）、図７２（ｈ）、図７４（ｈ）、図７６（ｈ）及び図７８（ｈ）を参照すると、パッシベーション膜１２を含む基板上の全面に、ＩＴＯ等の透明電極層１４、１７ｄ、１８ｄ、１９ｃ、２０ｇ、２３をスパッタリング等により成膜する。
【０１９６】
最後に、図６８、図７０（ｈ）、図７２（ｈ）、図７４（ｈ）、図７６（ｈ）及び図７８（ｈ）を参照すると、透明電極層１４、１７ｄ、１８ｄ、１９ｃ上にフォトリソグラフィ技術による第６のマスク（図示せず）を形成し、その後ウェットエッチングなどにより、余分な透明電極層を除去し、その後第６のマスクを除去する。これにより、画素電極となる透明電極１４、ゲート端子部の端子１７ｄ、ドレイン端子部の端子１８ｄ、共通端子部の端子１９ｃが形成される。
【０１９７】
ここで、透明電極１４は、コンタクトホール２８を通って短絡防止配線２５と電気的に接続する。ゲート端子部の端子１７ｄ、ドレイン端子部の端子１８ｄ、共通端子部の端子１９ｃは、各部のコンタクトホール１７ｃ、１８ｃ、１９ｂを通って各部のＣｒ層１７ａ、１８ａ、１９ａと接続する。
【０１９８】
以上の工程により、図６８に示す構造のアクティブマトリクス基板を製造することができる。このように、実施例５のアクティブマトリクス基板の製造方法によれば、６枚のマスクのみで反射板に凹凸のある良好な表示機能を有する反射型又は半透過型のアクティブマトリクス基板を形成することができ、従来の製造方法に比べて、少なくとも１ＰＲ分工程を簡略化することができる。
【０１９９】
［実施例６］
次に、実施例６の液晶表示装置におけるアクティブマトリクス基板の製造工程について図面を用いて説明する。図７９及び図８０は、本発明の実施例６に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した断面図である。
【０２００】
まず、図７９（ａ）を参照すると、表面が平坦な絶縁性基板１上の全面にＣｒ等の金属２ａ、３ａ、２６となるゲート電極層（図示せず）を形成する。
【０２０１】
次に、図７９（ａ）を参照すると、ゲート電極層上にフォトリソグラフィ技術による第１のマスク２４を形成し、その後ドライエッチングやウェットエッチングなどにより不要なゲート電極層を除去する。これにより、ゲートバスライン２ａ、ゲート電極３ａ、凸状部材２６が形成される。この段階では、第１のマスク２４は除去されていない。
【０２０２】
次に、図７９（ｂ）を参照すると、第１のマスク２４のみが溶融する程度にリフローし、ゲートバスライン２ａ、ゲート電極３ａ、凸状部材２６それぞれについて露出している側壁ないしその近傍の絶縁性基板１表面を第１のマスク２４で覆う。
【０２０３】
ここで、凸状部材２６の間隔を数十μｍとすると、隣接する凸状部材２６間ではその第１のマスク２４同士が繋がらないようにすることができる。
【０２０４】
次に、図７９（ｃ）を参照すると、ＨＦ（フッ酸）を用いたウェットエッチング、サンドブラスト、ＣＦ４やＯ２を用いたドライエッチングなどにより絶縁性基板１の所定の領域に凹凸面１ａを形成し、その後洗浄し、その後第１のマスクを除去する。
【０２０５】
次に、図７９（ｄ）を参照すると、ゲートバスライン２ａ、ゲート電極３ａを含む基板上の全面にＳｉＮｘ等のゲート絶縁膜５と、半導体層となるａ−Ｓｉ層７ａと、コンタクト電極となるｎ＋型ａ−Ｓｉ層７ｂを順次形成する。
【０２０６】
次に、図７９（ｄ）を参照すると、ｎ＋型ａ−Ｓｉ層７ｂ上にフォトリソグラフィ技術による第２のマスク（図示せず）を形成し、その後ドライエッチングなどにより不要なａ−Ｓｉ層７ａ及びｎ＋型ａ−Ｓｉ層７ｂを除去し、その後第２のマスクを除去する。これによりアイランド７ａ、７ｂができる。
【０２０７】
次に、図８０（ｅ）を参照すると、ゲート絶縁膜５、ｎ＋型ａ−Ｓｉ層７ｂ上にフォトリソグラフィ技術による第３のマスク（図示せず）を形成し、その後ドライエッチングなどにより不要なゲート絶縁膜５を除去し、その後第３のマスクを除去する。これにより、絶縁性基板の凹凸面１ａ及び凸状部材２６が表面露出する。
【０２０８】
次に、図８０（ｆ）を参照すると、基板上の全面にＣｒ等の下地金属４ａ、８ａ、９ａ、１０ａ（以下、「Ｃｒ」とする）、Ａｌ／Ｎｄ等の上地金属４ｂ、８ｂ、９ｂ、１０ｂ（以下、「Ａｌ／Ｎｄ」とする）の順に積層したソース／ドレイン電極層を形成する。ソース／ドレイン電極層は、絶縁性基板の凹凸面１ａの表面上に配される。
【０２０９】
次に、図８０（ｆ）を参照すると、ソース／ドレイン電極層上にフォトリソグラフィ技術による第４のマスク（図示せず）を形成し、その後ドライエッチングやウェットエッチングなどにより不要なソース／ドレイン電極層を除去する。これにより、反射板４ａ、４ｂ、ソース電極８ａ、８ｂ、ドレイン電極９ａ、９ｂ、ドレインバスライン１０ａ、１０ｂが形成される。ここで、反射板４ａ、４ｂは、ソース電極８ａ、８ｂ、と同一層で連続的に接続している。
【０２１０】
次に、ソース電極８、ドレイン電極９等の金属層及び第４のマスクをエッチングマスクとしてｎ+型ａ−Ｓｉ膜７ｂをエッチングし、その後、第４のマスクを除去する。これによりオーミック接触層が形成される。
【０２１１】
次に、図８０（ｇ）を参照すると、反射板４、ａ−Ｓｉ層７ａ、ソース電極８、ドレイン電極９、ドレインバスライン１０を含むゲート絶縁膜５上の全面に、パッシベーション膜１２をプラズマＣＶＤ法等により成膜する。
【０２１２】
次に、図８０（ｇ）を参照すると、パッシベーション膜１２上にフォトリソグラフィ技術による第５のマスク（図示せず）を形成し、その後ドライエッチングなどにより、コンタクトホールとなる領域の余分なパッシベーション膜１２及びゲート絶縁膜５を、Ｃｒ層３ａの一部が露出するまで除去し、その後第５のマスクを除去する。これにより、コンタクトホール６が形成される。ここで、コンタクトホール６は、反射板のＣｒ層４ａの一部を露出させるホールである。
【０２１３】
次に、図８０（ｈ）を参照すると、パッシベーション膜１２を含む基板上の全面に、ＩＴＯ等の透明電極層１４をスパッタリング等により成膜する。
【０２１４】
最後に、図８０（ｈ）を参照すると、透明電極層１４上にフォトリソグラフィ技術による第６のマスク（図示せず）を形成し、その後ウェットエッチングなどにより、余分な透明電極層を除去し、その後第６のマスクを除去する。これにより、画素電極となる透明電極１４が形成される。透明電極１４は、コンタクトホール６を通って反射板４と電気的に接続する。
【０２１５】
以上の工程により、図８０（ｈ）に示す構造のアクティブマトリクス基板を製造することができる。このように、実施例７のアクティブマトリクス基板の製造方法によれば、６枚のマスクのみで反射板に凹凸のある良好な表示機能を有する反射型又は半透過型のアクティブマトリクス基板を形成することができ、従来の製造方法に比べて、少なくとも１ＰＲ分工程を簡略化することができる。
【０２１６】
【発明の効果】
また、本発明によれば、５〜６枚のマスクのみで良好な反射性能を有する反射板を備えるアクティブマトリクス基板を製造することができ、アクティブマトリクス基板の低価格化を実現することができる。
【０２１７】
その理由は、ゲート電極層、ゲート絶縁膜、ａ−Ｓｉ層もしくはソース／ドレイン電極層をエッチングする際のマスクをリフロー等によりマスクを有効活用して絶縁性基板に複数の陥没部を形成しているため、工程を削減することができるからである。また、絶縁性基板に陥没部とともに、余分な金属層、絶縁層もしくは半導体層を突起部とすることで、陥没部及び突起部によって起伏の大きな凹凸面が形成でき、良好な反射特性を示す表面粗さの最大高さが２〜３μｍ程度の反射板が形成できるからである。さらに、ＴＦＴを形成に用いられるＰＲのみで、陥没部及び突起部の形成とともに、共通端子部や共通素子部などを形成することができるからである。
【図面の簡単な説明】
【図１】本発明の実施例１に係る液晶表示装置の構成を模式的に示したブロック図である。
【図２】本発明の実施例１に係る半透過型液晶表示装置における表示部の構成を模式的に示した部分断面図である。
【図３】本発明の実施例１に係る反射型液晶表示装置における表示部の構成を模式的に示した部分断面図である。
【図４】本発明の実施例１に係る液晶表示装置におけるアクティブマトリクスの構成を模式的に示した平面図である。
【図５】本発明の実施例１に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第１の平面図である。
【図６】本発明の実施例１に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第２の平面図である。
【図７】本発明の実施例１に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第３の平面図である。
【図８】本発明の実施例１に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第４の平面図である。
【図９】本発明の実施例１に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第５の平面図である。
【図１０】本発明の実施例１に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第６の平面図である。
【図１１】本発明の実施例１に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＡ−Ａ´間の断面図である。
【図１２】本発明の実施例１に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＢ−Ｂ´間の断面図である。
【図１３】本発明の実施例１に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＣ−Ｃ´間の断面図である。
【図１４】本発明の実施例１に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＤ−Ｄ´間の断面図である。
【図１５】本発明の実施例１に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＥ−Ｅ´間の断面図である。
【図１６】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第１の平面図である。
【図１７】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第２の平面図である。
【図１８】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第３の平面図である。
【図１９】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第４の平面図である。
【図２０】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第５の平面図である。
【図２１】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第６の平面図である。
【図２２】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第７の平面図である。
【図２３】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＡ−Ａ´間の第１の断面図である。
【図２４】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＡ−Ａ´間の第２の断面図である。
【図２５】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＢ−Ｂ´間の第１の断面図である。
【図２６】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＢ−Ｂ´間の第２の断面図である。
【図２７】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＣ−Ｃ´間の第１の断面図である。
【図２８】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＣ−Ｃ´間の第２の断面図である。
【図２９】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＤ−Ｄ´間の第１の断面図である。
【図３０】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＤ−Ｄ´間の第２の断面図である。
【図３１】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＥ−Ｅ´間の第１の断面図である。
【図３２】本発明の実施例２に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＥ−Ｅ´間の第２の断面図である。
【図３３】本発明の実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第１の平面図である。
【図３４】本発明の実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第２の平面図である。
【図３５】本発明の実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第３の平面図である。
【図３６】本発明の実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第４の平面図である。
【図３７】本発明の実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第５の平面図である。
【図３８】本発明の実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第６の平面図である。
【図３９】本発明の実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＡ−Ａ´間の第１の断面図である。
【図４０】本発明の実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＡ−Ａ´間の第２の断面図である。
【図４１】本発明の実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＢ−Ｂ´間の第１の断面図である。
【図４２】本発明の実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＢ−Ｂ´間の第２の断面図である。
【図４３】本発明の実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＣ−Ｃ´間の断面図である。
【図４４】本発明の実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＤ−Ｄ´間の断面図である。
【図４５】本発明の実施例３に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＥ−Ｅ´間の断面図である。
【図４６】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第１の平面図である。
【図４７】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第２の平面図である。
【図４８】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第３の平面図である。
【図４９】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第４の平面図である。
【図５０】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第５の平面図である。
【図５１】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第６の平面図である。
【図５２】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第７の平面図である。
【図５３】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＡ−Ａ´間の第１の断面図である。
【図５４】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＡ−Ａ´間の第２の断面図である。
【図５５】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＢ−Ｂ´間の第１の断面図である。
【図５６】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＢ−Ｂ´間の第２の断面図である。
【図５７】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＣ−Ｃ´間の第１の断面図である。
【図５８】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＣ−Ｃ´間の第２の断面図である。
【図５９】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＤ−Ｄ´間の第１の断面図である。
【図６０】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＤ−Ｄ´間の第２の断面図である。
【図６１】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＥ−Ｅ´間の第１の断面図である。
【図６２】本発明の実施例４に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＥ−Ｅ´間の第２の断面図である。
【図６３】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第１の平面図である。
【図６４】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第２の平面図である。
【図６５】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第３の平面図である。
【図６６】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第４の平面図である。
【図６７】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第５の平面図である。
【図６８】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第６の平面図である。
【図６９】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＡ−Ａ´間の第１の断面図である。
【図７０】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＡ−Ａ´間の第２の断面図である。
【図７１】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＢ−Ｂ´間の第１の断面図である。
【図７２】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＢ−Ｂ´間の第２の断面図である。
【図７３】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＣ−Ｃ´間の第１の断面図である。
【図７４】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＣ−Ｃ´間の第２の断面図である。
【図７５】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＤ−Ｄ´間の第１の断面図である。
【図７６】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＤ−Ｄ´間の第２の断面図である。
【図７７】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＥ−Ｅ´間の第１の断面図である。
【図７８】本発明の実施例５に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示したＥ−Ｅ´間の第２の断面図である。
【図７９】本発明の実施例６に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第１の断面図である。
【図８０】本発明の実施例６に係る液晶表示装置におけるアクティブマトリクス基板の製造工程を模式的に示した第２の断面図である。
【図８１】従来の一例に係る反射型液晶表示装置用のアクティブマトリクス基板の製造工程を模式的に示した第１の断面図である。
【図８２】従来の一例に係る反射型液晶表示装置用のアクティブマトリクス基板の製造工程を模式的に示した第２の断面図である。
【符号の説明】
１、１０１  絶縁性基板
１ａ  凹凸面
１ｂ  段部
２、１０２  ゲートバスライン（走査線）
２ａ  Ｃｒ
２ｂ  Ａｌ／Ｎｄ
３、１０３  ゲート電極
３ａ  Ｃｒ
３ｂ  Ａｌ／Ｎｄ
４、１０４  反射板（画素電極）
４ａ  Ｃｒ
４ｂ、１０４ｂ  Ａｌ／Ｎｄ
４ｃ  開口部
５、１０５  ゲート絶縁膜
５ａ  凸状部材（ＳｉＮｘ）
６  第１のコンタクトホール
７、１０７  アイランド
７ａ、１０７ａ  ａ−Ｓｉ（半導体層）
７ｂ、１０７ｂ  ｎ＋型ａ−Ｓｉ（コンタクト電極）
８、１０８  ソース電極
８ａ  Ｃｒ
８ｂ  Ａｌ／Ｎｄ
９、１０９  ドレイン電極
９ａ  Ｃｒ
９ｂ  Ａｌ／Ｎｄ
１０、１１０  ドレインバスライン（信号線）
１０ａ  Ｃｒ
１０ｂ  Ａｌ／Ｎｄ
１１  ＴＦＴ
１２、１１２  パッシベーション膜
１２ａ  凸状部材（ＳｉＮｘ）
１１２ｂ  凹凸部
１３、１１３  コンタクトホール
１４  透明電極（画素電極）
１５  アクティブマトリクス基板
１６  配向膜
１７  ゲート端子部
１７ａ  Ｃｒ
１７ｂ  Ａｌ／Ｎｄ
１７ｃ、１１７ｃ  コンタクトホール
１７ｄ、１１７ｄ  端子
１８  ドレイン端子部
１８ａ  Ｃｒ（下地金属）
１８ｂ  Ａｌ／Ｎｄ
１８ｃ、１８ｅ  コンタクトホール
１８ｄ  端子（ＩＴＯ）
１９  共通端子部
１９ａ  下地金属（ＣｒもしくはＡｌ／Ｎｄ）
１９ｂ  コンタクトホール
１９ｃ  端子（ＩＴＯ）
２０  共通素子部
２０ａ  Ｃｒ（ソース／ドレイン電極）
２０ｂ  Ａｌ／Ｎｄ（ソース／ドレイン電極）
２０ｃ  コンタクトホール
２０ｄ、２０ｅ  ゲート電極
２０ｆ  アイランド
２０ｇ  配線（ＩＴＯ）
２１  共通バスライン（ドレイン用）
２１ａ  Ｃｒ
２１ｂ  Ａｌ／Ｎｄ
２１ｃ  コンタクトホール
２２  共通バスライン（ゲート用）
２２ａ  Ｃｒ
２２ｂ  Ａｌ／Ｎｄ
２２ｃ  コンタクトホール
２３  配線（ＩＴＯ）
２４  第１のマスク
２５  短絡防止配線
２６  凸状部材（Ｃｒ）
２７、２８  コンタクトホール
２９  第４のマスク
３０  第３のマスク
３１  位相差板
３２  偏光板
３３  バックライト
３４  フロントライト
４０  対向基板
４１  配向膜
４２  対向透明共通電極
４３  樹脂保護膜
４４  カラーフィルタ
４５  対向透明絶縁性基板
４６  位相差板
４７  偏光板
５０  液晶層
５１  配線（ＩＴＯ）
５２、１５２  ヒロック防止膜（ＩＴＯ）
【図１】
0004718725.tif 000002
【図２】
0004718725.tif 000003
【図３】
0004718725.tif 000004
【図４】
0004718725.tif 000005
【図５】
0004718725.tif 000006
【図６】
0004718725.tif 000007
【図７】
0004718725.tif 000008
【図８】
0004718725.tif 000009
【図９】
0004718725.tif 000010
【図１０】
0004718725.tif 000011
【図１１】
0004718725.tif 000012
【図１２】
0004718725.tif 000013
【図１３】
0004718725.tif 000014
【図１４】
0004718725.tif 000015
【図１５】
0004718725.tif 000016
【図１６】
0004718725.tif 000017
【図１７】
0004718725.tif 000018
【図１８】
0004718725.tif 000019
【図１９】
0004718725.tif 000020
【図２０】
0004718725.tif 000021
【図２１】
0004718725.tif 000022
【図２２】
0004718725.tif 000023
【図２３】
0004718725.tif 000024
【図２４】
0004718725.tif 000025
【図２５】
0004718725.tif 000026
【図２６】
0004718725.tif 000027
【図２７】
0004718725.tif 000028
【図２８】
0004718725.tif 000029
【図２９】
0004718725.tif 000030
【図３０】
0004718725.tif 000031
【図３１】
0004718725.tif 000032
【図３２】
0004718725.tif 000033
【図３３】
0004718725.tif 000034
【図３４】
0004718725.tif 000035
【図３５】
0004718725.tif 000036
【図３６】
0004718725.tif 000037
【図３７】
0004718725.tif 000038
【図３８】
0004718725.tif 000039
【図３９】
0004718725.tif 000040
【図４０】
0004718725.tif 000041
【図４１】
0004718725.tif 000042
【図４２】
0004718725.tif 000043
【図４３】
0004718725.tif 000044
【図４４】
0004718725.tif 000045
【図４５】
0004718725.tif 000046
【図４６】
0004718725.tif 000047
【図４７】
0004718725.tif 000048
【図４８】
0004718725.tif 000049
【図４９】
0004718725.tif 000050
【図５０】
0004718725.tif 000051
【図５１】
0004718725.tif 000052
【図５２】
0004718725.tif 000053
【図５３】
0004718725.tif 000054
【図５４】
0004718725.tif 000055
【図５５】
0004718725.tif 000056
【図５６】
0004718725.tif 000057
【図５７】
0004718725.tif 000058
【図５８】
0004718725.tif 000059
【図５９】
0004718725.tif 000060
【図６０】
0004718725.tif 000061
【図６１】
0004718725.tif 000062
【図６２】
0004718725.tif 000063
【図６３】
0004718725.tif 000064
【図６４】
0004718725.tif 000065
【図６５】
0004718725.tif 000066
【図６６】
0004718725.tif 000067
【図６７】
0004718725.tif 000068
【図６８】
0004718725.tif 000069
【図６９】
0004718725.tif 000070
【図７０】
0004718725.tif 000071
【図７１】
0004718725.tif 000072
【図７２】
0004718725.tif 000073
【図７３】
0004718725.tif 000074
【図７４】
0004718725.tif 000075
【図７５】
0004718725.tif 000076
【図７６】
0004718725.tif 000077
【図７７】
0004718725.tif 000078
【図７８】
0004718725.tif 000079
【図７９】
0004718725.tif 000080
【図８０】
0004718725.tif 000081
【図８１】
0004718725.tif 000082
【図８２】
0004718725.tif 000083