(57)【特許請求の範囲】
【請求項１】
アクティブマトリクス駆動方式に対応した画素構造を有するＥＬ表示パネルにおいて、
各画素の階調値を反映した逆バイアス電位を発生する逆バイアス電位発生部と、
画素回路を構成する駆動トランジスタのゲート電極に、前記逆バイアス電位を印加して画素を非発光状態とした後、前記駆動トランジスタのゲート・ソース間電圧がその閾値電圧より大きくなるようにオフセット電位を印加し、この状態で前記駆動トランジスタを動作させて駆動電流を流すことにより閾値補正動作を行ない、前記閾値補正動作完了後に階調値に対応する信号電位を印加する電圧印加部と
を有し、
前記電圧印加部は、前記逆バイアス電位又は信号電位を各信号線に時分割に印加するもであるとともに、１フレーム期間内に占める発光期間長の割合を切り替え可能であり、
前記逆バイアス電位発生部は、前記閾値補正動作完了後に印加する前記信号電位に基づいて前記逆バイアス電位を設定するものであり、かつ、高輝度に対応する逆バイアス電圧が低輝度に対応する逆バイアス電圧よりも大きくなるように前記逆バイアス電位を設定するとともに、それぞれの輝度において発光期間の割合が長い場合の逆バイアス電圧が発光期間の割合が短い場合の逆バイアス電圧よりも大きくなるように前記逆バイアス電位を設定する
ＥＬ表示パネル。
【請求項２】
前記逆バイアス電位をＶini 、ＥＬ発光素子の閾値電位をＶthel、カソード電位をＶcat 、信号電位をＶsig で表すとき、
前記逆バイアス電位が、次式で与えられる請求項１に記載のＥＬ表示パネル。
Ｖini ＝Ｖthel＋Ｖcat −（αＶsig ＋β）（ただし、α＞０かつβ≧０）
【請求項３】
アクティブマトリクス駆動方式に対応した画素構造と、各画素の階調値を反映した逆バイアス電位を発生する逆バイアス電位発生部と、画素回路を構成する駆動トランジスタのゲート電極に前記逆バイアス電位を印加する電圧印加部とを有するＥＬ表示パネルと、
システム全体の動作を制御するシステム制御部と、
前記システム制御部に対する操作入力を受け付ける操作入力部と
を有し、
前記電圧印加部は、前記駆動トランジスタゲート電極に、前記逆バイアス電位を印加して画素を非発光状態とした後、前記駆動トランジスタのゲート・ソース間電圧がその閾値電圧より大きくなるようにオフセット電位を印加し、この状態で前記駆動トランジスタを動作させて駆動電流を流すことにより閾値補正動作を行ない、前記閾値補正動作完了後に階調値に対応する信号電位を印加するものであり、さらに、前記逆バイアス電位又は信号電位を各信号線に時分割に印加するもであるとともに、１フレーム期間内に占める発光期間長の割合を切り替え可能であり、
前記逆バイアス電位発生部は、前記閾値補正動作完了後に印加する前記信号電位に基づいて前記逆バイアス電位を設定するものであり、かつ、高輝度に対応する逆バイアス電圧が低輝度に対応する逆バイアス電圧よりも大きくなるように前記逆バイアス電位を設定するとともに、それぞれの輝度において発光期間の割合が長い場合の逆バイアス電圧が発光期間の割合が短い場合の逆バイアス電圧よりも大きくなるように前記逆バイアス電位を設定する
電子機器。
【請求項４】
アクティブマトリクス駆動方式に対応した画素構造を有するＥＬ表示パネルの駆動方法において、
画素回路を構成する駆動トランジスタのゲート電極に、逆バイアス電位を印加して画素を非発光状態とした後、前記駆動トランジスタのゲート・ソース間電圧がその閾値電圧より大きくなるようにオフセット電位を印加し、この状態で前記駆動トランジスタを動作させて駆動電流を流すことにより閾値補正動作を行ない、前記閾値補正動作完了後に階調値に対応する信号電位を印加する工程と、
前記逆バイアス電位又は信号電位を各信号線に時分割に印加するとともに、１フレーム期間内に占める発光期間長の割合を切り替える工程と、
各画素の階調値を反映した逆バイアス電位を発生する工程を有し、当該工程では、前記閾値補正動作完了後に印加する前記信号電位に基づいて前記逆バイアス電位を設定し、さらに、高輝度に対応する逆バイアス電圧が低輝度に対応する逆バイアス電圧よりも大きくなるように前記逆バイアス電位を設定するとともに、それぞれの輝度において発光期間の割合が長い場合の逆バイアス電圧が発光期間の割合が短い場合の逆バイアス電圧よりも大きくなるように前記逆バイアス電位を設定する
ＥＬ表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、アクティブマトリクス駆動方式で駆動制御されるＥＬ表示パネル及びその駆動技術に関する。なお、この明細書で提案する発明は、ＥＬ表示パネル、電子機器及びＥＬ表示パネルの駆動方法としての側面も有する。
【背景技術】
【０００２】
図１に、アクティブマトリクス駆動型の有機ＥＬパネルに一般的な回路ブロック構成を示す。図１に示すように、有機ＥＬパネル１は、画素アレイ部３と、その駆動回路である信号書込制御線駆動部５及び水平セレクタ７で構成される。なお、画素アレイ部３には、信号線ＤＴＬと書込制御線ＷＳＬの各交点に画素回路９が配置される。
【０００３】
ところで、有機ＥＬ素子は電流発光素子である。このため、有機ＥＬパネルでは、各画素に対応する有機ＥＬ素子に流れる電流量の制御により階調を制御する駆動方式が採用される。
【０００４】
図２に、この種の画素回路９のうち最も単純な回路構成の一つを示す。この画素回路９は、薄膜トランジスタＴ１、Ｔ２及び保持容量Ｃｓで構成される。以下、薄膜トランジスタＴ１を「サンプリングトランジスタＴ１」といい、薄膜トランジスタＴ２を「駆動トランジスタＴ２」という。
【０００５】
サンプリングトランジスタＴ１は、対応画素の階調に対応する信号電位Ｖsig の保持容量Ｃｓへの書き込みを制御するＮチャネル型の薄膜トランジスタである。また、駆動トランジスタＴ２は、保持容量Ｃｓに保持された信号電位Ｖsig に応じて定まるゲート・ソース間電圧Ｖgsに基づいて駆動電流Ｉｄｓを有機ＥＬ素子ＯＬＥＤに供給するＰチャネル型の薄膜トランジスタである。
【０００６】
図２の場合、駆動トランジスタＴ２のソース電極は、電源電位Ｖccが固定的に印加されている電源線に接続され、常に飽和領域で動作する。すなわち、駆動トランジスタＴ２は、信号電位Ｖsig に応じた大きさの駆動電流を有機ＥＬ素子ＯＬＥＤに供給する定電流源として動作する。この際、駆動電流Ｉｄｓは次式で与えられる。
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2／２
【０００７】
因みに、μは、駆動トランジスタＴ２の多数キャリアの移動度である。また、Ｖthは、駆動トランジスタＴ２の閾値電圧である。また、ｋは、（Ｗ／Ｌ）・Ｃoxで与えられる係数である。ここで、Ｗはチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【０００８】
なお、この構成の画素回路の場合、図３に示す有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴って、駆動トランジスタＴ２のドレイン電圧が変化する特性があることが知られている。しかし、ゲート・ソース間電圧Ｖgsは一定に保たれるので、有機ＥＬ素子に供給される電流量には変化が無く、発光輝度を一定に保つことができる。
【０００９】
以下に、アクティブマトリクス駆動方式を採用する有機ＥＬパネルディスプレイに関する文献を例示する。
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、薄膜プロセスの種類によっては図２に示す回路構成を採用できない場合がある。すなわち、現在の薄膜プロセスでは、Ｐチャネル型の薄膜トランジスタを採用できない場合がある。このような場合、駆動トランジスタＴ２をＮチャネル型薄膜トランジスタに置き換えることになる。
【００１１】
図４に、この種の画素回路の構成を示す。この場合、駆動トランジスタＴ１２のソース電極は有機ＥＬ素子ＯＬＥＤの陽極（アノード）端子に接続される。ただし、この画素回路１１の場合には、有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴ってゲート・ソース間電圧Ｖgsが変動する問題がある。このゲート・ソース間電圧Ｖgsの変動は、駆動電流量を変化させ、発光輝度を変化させてしまう。
【００１２】
この他、各画素回路１１を構成する駆動トランジスタＴ１２の閾値及び移動度は、画素毎に異なっている。この駆動トランジスタＴ１２の閾値や移動度の違いは、駆動電流値のバラツキとなって出現し、発光輝度が画素毎に変化する原因となる。
【００１３】
従って、Ｎチャネル型薄膜トランジスタで構成される駆動トランジスタの特性バラツキを防ぐ回路構成を採用する有機ＥＬパネル１の画素回路２１とその駆動回路との接続関係を図５に示す。
画素回路２１は、Ｎチャネル型の薄膜トランジスタＴ２１、Ｔ２２、Ｔ２３、Ｔ２４、Ｔ２５と保持容量Ｃｓとで構成される。
【００１４】
なお、薄膜トランジスタＴ２１（以下、「第１のサンプリングトランジスタＴ２１」という。）は、信号電位Ｖsig の書き込みを制御するスイッチとして動作する。薄膜トランジスタＴ２２（以下、「第２のサンプリングトランジスタＴ２２」という。）は、オフセット信号電位Ｖofs の書き込みを制御するスイッチとして動作する。
【００１５】
薄膜トランジスタＴ２３（以下、「第１のスイッチングトランジスタＴ２３」という。）は、薄膜トランジスタＴ２５に対する電源電位Ｖccの供給を制御するスイッチとして動作する。薄膜トランジスタＴ２４（以下、「第２のスイッチングトランジスタＴ２４」という。）は、薄膜トランジスタＴ２５に対する初期化電位Ｖssの供給を制御するスイッチとして動作する。
【００１６】
薄膜トランジスタＴ２５（以下、「駆動トランジスタＴ２５」という。）は、オン動作時に、有機ＥＬ素子ＯＬＥＤに駆動電流量を供給する定電流源として動作する。
画素回路２１の駆動には、信号書込制御線駆動部２３、オフセット信号線駆動部２５、給電制御スイッチ駆動部２７、初期化制御スイッチ駆動部２９、水平セレクタ３１が用いられる。
【００１７】
信号書込制御線駆動部２３は、第１のサンプリングトランジスタＴ２１をオン・オフ制御する駆動回路である。
オフセット信号線駆動部２５は、第２のサンプリングトランジスタＴ２２をオン・オフ制御する駆動回路である。
【００１８】
給電制御スイッチ駆動部２７は、第１のスイッチングトランジスタＴ２３をオン・オフ制御する駆動回路である。
初期化制御スイッチ駆動部２９は、第２のスイッチングトランジスタＴ２４をオン・オフ制御する駆動回路である。
水平セレクタ３１は、各信号線ＤＴＬに画素データＤinに応じた信号電位Ｖsig を印加する駆動回路である。
【００１９】
図６に、これら駆動回路を用いた画素回路の駆動動作例を示す。
まず、発光状態における画素回路内の動作状態を図７に示す。このとき、第１のスイッチングトランジスタＴ２３のみがオン状態である（図６（ｔ１））。一方、駆動トランジスタＴ２５は飽和領域で動作し、そのゲート・ソース間電圧Ｖgsで定まる大きさの駆動電流Ｉdsを有機ＥＬ素子ＯＬＥＤに供給する。
【００２０】
次に、非発光状態の動作状態を説明する。非発光状態は、第１のスイッチングトランジスタＴ２３がオフ制御されることで開始される（図６（ｔ２））。すなわち、薄膜トランジスタＴ２１〜Ｔ２４の全てがオフ制御されることで開始される。この動作により、有機ＥＬ素子ＯＬＥＤに対する駆動電流Ｉdsの供給が遮断され、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖel（駆動トランジスタＴ２５のソース電位Ｖｓ）が低下する。
【００２１】
なお、アノード電位Ｖelの低下は、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電位Ｖcat の和に対応する電位に達した時点で停止する。因みに、駆動トランジスタＴ２５のゲート電極は自由端であるので、アノード電位Ｖelの低下に連動してゲート電位Ｖｇも同様に低下する。
この後、第２のサンプリングトランジスタＴ２２と第２のスイッチングトランジスタＴ２４がオン状態に切り替わることで閾値補正準備動作が開始される（図６（ｔ３））。
【００２２】
図８に、この時点での画素回路内の接続状態を示す。この際、駆動トランジスタＴ２５のゲート電位Ｖｇはオフセット信号電位Ｖofs 、ソース電位Ｖｓは初期化電位Ｖssに制御される。すなわち、駆動トランジスタＴ２５のゲート・ソース間電圧ＶgsはＶofs −Ｖssに制御される。この電圧は、閾値電圧Ｖthより大きい値に設定されている。従って、Ｖofs −Ｖssに応じた大きさの駆動電流Ｉds’が電源線（Ｖcc）から初期化電位線Ｖssに流れる。
【００２３】
ただし、この駆動電流Ｉds’が有機ＥＬ素子ＯＬＥＤに流れてしまうと、信号電位Ｖsig とは関係のない輝度で発光してしまう。そこで、有機ＥＬ素子ＯＬＥＤの非発光状態が保たれるように、オフセット信号電位Ｖofs と初期化電位Ｖssを設定する。
【００２４】
すなわち、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電圧Ｖcat の和よりも小さくなるように初期化電位Ｖssを設定する。なお、第２のサンプリングトランジスタＴ２２と第２のスイッチングトランジスタＴ２４はいずれを先にオン制御しても良い。
【００２５】
次に、第２のサンプリングトランジスタＴ２２をオン制御した状態のまま、第２のスイッチングトランジスタＴ２４だけをオフ制御し、続いて第１のスイッチングトランジスタＴ２３をオン制御する（図６（ｔ４））。図９に、この時点における画素回路内の動作状態を示す。なお図９では、有機ＥＬ素子ＯＬＥＤをダイオードと容量の等価回路で示す。
【００２６】
この際、Ｖel≦Ｖcat ＋Ｖthel（有機ＥＬ素子ＯＬＥＤのリーク電流が駆動トランジスタＴ２５に流れる電流よりもかなり小さい）である限り、駆動トランジスタＴ２５の電流は、保持容量Ｃｓと有機ＥＬ素子ＯＬＥＤの寄生容量Ｃelを充電するのに使われる。
この充電動作により、アノード電位Ｖelは時間の経過と共に上昇する。図１０に、この動作中における駆動トランジスタＴ２５のソース電位Ｖｓの時間変化を示す。
【００２７】
なお、この電位の上昇は、駆動トランジスタＴ２５のゲート・ソース間電圧Ｖgsがその閾値電圧Ｖthに達した時点で終了する。この時、アノード電位Ｖelは、Ｖel＝Ｖofs −Ｖth≦Ｖcat ＋Ｖthelを満たす。この動作が、駆動トランジスタＴ２５の閾値補正動作である。この後、第１のスイッチングトランジスタＴ２３が先にオフ制御され、続いて第２のサンプリングトランジスタＴ２２がオフ制御される。
【００２８】
オフ制御をこの順番に実行することにより、駆動トランジスタＴ２５のゲート電位Ｖｇの変動を抑えることができる。
次に、第１のサンプリングトランジスタＴ２１だけをオン制御し、信号書込兼移動度補正動作を開始する（図６（ｔ５））。図１１に、この時点における画素回路内の状態を示す。このとき、駆動トランジスタＴ２５のゲート・ソース間電圧Ｖgsは、次式で与えられる。
【００２９】
Ｖgs＝｛Ｃel／（Ｃel＋Ｃｓ＋Ｃtr）｝・（Ｖsig −Ｖofs ）＋Ｖth
因みに、Ｃelは有機ＥＬ素子ＯＬＥＤの寄生容量であり、Ｃtrは駆動トランジスタＴ２５の寄生容量であり、Ｃｓは保持容量である。
ただし、ＣelはＣｓやＣtrに比べて大きい。従って、ゲート・ソース間電圧Ｖgsは、ほぼＶsig ＋Ｖthで与えられる。
【００３０】
この状態で、第１のスイッチングトランジスタＴ２３をオン制御する（図６（ｔ６））。この場合も、駆動トランジスタＴ２５のソース電位Ｖｓが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電位Ｖcat の和を越えなければ（有機ＥＬ素子ＯＬＥＤのリーク電流が駆動トランジスタＴ２５に流れる電流よりかなり小さければ）、駆動トランジスタＴ２５に流れる電流は保持容量Ｃｓと有機ＥＬ素子ＯＬＥＤの寄生容量Ｃelの充電に使用される。
【００３１】
図１２に、この時点における画素回路内の動作状態を示す。なお、この時点で、駆動トランジスタＴ２５の閾値補正動作は既に完了している。このため、駆動トランジスタＴ２５に流れる電流は、移動度μを反映した値になる。
具体的には、移動度μが大きい駆動トランジスタＴ２５の電流量は大きくなり、ソース電位Ｖｓの上昇も早くなる。
【００３２】
一方、移動度が小さい駆動トランジスタＴ２５の電流量は小さくなり、ソース電位Ｖｓの上昇は遅くなる。
図１３に、駆動トランジスタＴ２５のソース電圧Ｖｓと時間との関係を示す。結果的に、駆動トランジスタＴ２５のゲート・ソース間電圧Ｖgsは、移動度μを反映して小さくなり、一定時間経過後には完全に移動度を補正したゲート・ソース間電圧Ｖgsに収束する。
【００３３】
この信号書込兼移動度補正動作の終了後、第１のサンプリングトランジスタＴ２１をオフ制御し、駆動トランジスタＴ２５のゲート電極を自由端に制御する。これに伴い、駆動トランジスタＴ２５の駆動電流Ｉds’は有機ＥＬ素子ＯＬＥＤへと流れ、駆動電流値に応じた輝度での発光が開始される。なお、駆動トランジスタＴ２５のソース電位Ｖｓは、有機ＥＬ素子ＯＬＥＤに流れる駆動電流値に応じた電圧Ｖx まで上昇する（図６（ｔ７））。
【００３４】
図１４に、この時点における画素回路の動作状態を示す。
なお、説明した回路例の場合も、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性自体は、発光時間が長くなのに従い変化する。すなわち、電圧Ｖｘも変化する。
しかし、この回路構成の場合には、駆動トランジスタＴ２５のゲート・ソース間電圧Ｖgsが一定値に保たれるので、有機ＥＬ素子ＯＬＥＤに流れる電流値が変化されずに済む。
【００３５】
すなわち、経時変化に伴って有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性が変化しても、一定電流Ｉds’が常に流れ続けることになり、有機ＥＬ素子ＯＬＥＤの輝度を一定に保つことができる。
確かに、図５に示す画素回路２１は、有機ＥＬ素子ＯＬＥＤの特性変動に対して有効に機能する。
【００３６】
しかし、他の理由により、経時変化による輝度変化の可能性がある。それは、画素回路２１を構成する薄膜トランジスタＴ２１〜Ｔ２５の閾値電圧の変動である。
図１５に、薄膜トランジスタの閾値電圧が有する一般的なバイアス特性を示す。図１５（Ａ）は正バイアスをゲート電極に印加し続けた場合の特性変化を示し、図１５（Ｂ）は負バイアスをゲート電極に印加し続けた場合の特性変化を示す。
【００３７】
図１５に示すように、薄膜トランジスタには、正バイアスの継続時に閾値電圧Ｖthが正方向に移動する特性が認められ、負バイアスの継続時に閾値電圧Ｖthが負方向に移動する特性が認められる。
図５に示す回路構成の場合、薄膜トランジスタＴ２１〜Ｔ２４には、１フレーム内に正バイアスと負バイアスが交互に印加される。従って、閾値電圧Ｖthの変動は大きくない。
【００３８】
しかし、駆動トランジスタＴ２５だけは、常に正バイアスが印加された状態で駆動される。結果的に、駆動トランジスタＴ２５の閾値電圧Ｖthだけは正方向に大きく変動してしまう。特に、駆動トランジスタＴ２５の形成にアモルファスシリコンプロセスが用いられている場合、時間の経過に伴って閾値電圧Ｖthの変動量が非常に大きくなり易い。
【００３９】
一方、図５に示す画素回路２１の場合、駆動トランジスタＴ２５の閾値補正動作に先立って、駆動トランジスタＴ２５のゲート・ソース間電圧Ｖgsを閾値電圧Ｖth以上に制御する必要がある。
【００４０】
なぜなら、ゲート・ソース間電圧Ｖgsが閾値電圧以下であると、電流はリーク電流しか流れなくなるため駆動トランジスタＴ２５のゲート・ソース間電圧ＶgsはＶofs−Ｖssからほとんど変化しないためである。ところが、このように閾値電圧Ｖthが大きく変動すると、閾値補正の前提条件を満たさなくなるおそれがあり、閾値補正動作が正常に実行できなくなる。
【００４１】
そこで、図１６（ｔ２）に示すように、非発光期間の開始時の駆動トランジスタＴ２５に負バイアスを印加し、閾値電圧の変動を少しでも小さくする駆動方式の適用が考えられる。なお、図１６の場合には、この期間に第２のサンプリングトランジスタＴ２２をオン制御して駆動トランジスタＴ２５のゲート電位Ｖｇをオフセット電位Ｖofs に制御することで実行する。
【００４２】
ただし、図１６に示す駆動方式では、白表示時も黒表示時も逆バイアスの値は常に同じ値に固定される。すなわち、黒表示時の場合でも白表示時の場合でも閾値電圧Ｖthの負方向への変動量は同じである。一方で、閾値電圧Ｖthの正方向への変動量は、白表示時と黒表示時とで異なっている。このため、図５に示す画素回路２１にあっても、時間の経過に伴う焼き付きの発生を原理的には避け得ない問題がある。
【課題を解決するための手段】
【００４３】
そこで、発明者らは、アクティブマトリクス駆動方式に対応した画素構造を有するＥＬ表示パネルに、各画素の階調値を反映した逆バイアス電位を発生する逆バイアス電位発生部と、非発光期間にある画素回路を構成する駆動トランジスタのゲート電極に、逆バイアス電位を印加する電圧印加部とを搭載する仕組みを提案する。
【００４４】
ここで、高輝度に対応する逆バイアス電圧は、低輝度に対応する逆バイアス電圧よりも大きな電圧に設定されることが望ましい。高輝度ほど閾値電圧の正方向への移動量が大きくなるので、これを打ち消すには負方向への移動量を大きくする必要があるためである。
【００４５】
なお、逆バイアス電位の印加は、専用線を通じて実行しても良いし、信号電位を印加する信号線を共用して実行しても良い。因みに、信号線を共用する場合には、信号線に逆バイアス電位と信号電位を時分割で供給すれば良い。
【００４６】
また、１フレーム期間内に占める発光期間長の割合が切り替え可能な場合、逆バイアス電位の変動幅が、発光期間の割合に反比例するように設定されることが望ましい。すなわち、発光期間の割合が長い場合（消灯期間が短い場合）には逆バイアス電位の変動幅を大きくし、発光期間の割合が短い場合（消灯期間が長い場合）には逆バイアス電位の変動幅を小さくすることが望ましい。このような制御を実行すれば、閾値電圧Ｖthの正方向への変動量と負方向への変動量とをバランスを図ることができる。
【００４７】
また、発明者らは、前述した駆動技術を採用するＥＬ表示パネルを搭載した電子機器を提案する。
ここで、電子機器は、ＥＬ表示パネルと、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成する。
【発明の効果】
【００４８】
発明者らの提案する発明では、各画素の階調値を反映して逆バイアス電位（結果的に、逆バイアス電圧）が設定されるため、１フレーム内における閾値電圧の変動量を互いに打ち消すように設定できる。すなわち、駆動トランジスタの閾値電圧に経時変化が生じない又は経時変化が極めて小さくなるように制御できる。結果的に、画素間での輝度ムラの生じ難いＥＬ表示パネルを実現できる。
【発明を実施するための最良の形態】
【００４９】
以下、発明を、アクティブマトリクス駆動型の有機ＥＬパネルに適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００５０】
（Ａ）外観構成
なお、この明細書では、画素アレイ部と駆動回路とを同じ半導体プロセスを用いて同じ基板上に形成した表示パネルだけでなく、例えば特定用途向けＩＣとして製造された駆動回路を画素アレイ部の形成された基板上に実装したものも有機ＥＬパネルと呼ぶ。
【００５１】
図１７に、有機ＥＬパネルの外観構成例を示す。有機ＥＬパネル４１は、支持基板４３のうち画素アレイ部の形成領域に対向部４５を貼り合わせた構造を有している。
【００５２】
支持基板４３は、ガラス、プラスチックその他の基材で構成され、その表面に有機ＥＬ層や保護膜等を積層した構造を有している。対向部４５は、ガラス、プラスチックその他の透明部材を基材とする。なお、有機ＥＬパネル４１には、外部から支持基板４３に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）４７が配置される。
【００５３】
（Ｂ）形態例１
（Ｂ−１）システム構成
以下では、信号電位Ｖsig に応じて逆バイアス電圧を可変することができる有機ＥＬパネル４１の形態例を説明する。
【００５４】
図１８に、有機ＥＬパネル４１のシステム構成例を示す。図１８に示す有機ＥＬパネル４１は、画素アレイ部５１と、その駆動回路である信号書込制御線駆動部５３、オフセット信号線駆動部５５、給電制御スイッチ駆動部５７、初期化制御スイッチ駆動部５９、水平セレクタ６１、タイミングジェネレータ６３で構成される。
【００５５】
画素アレイ部５１は、信号線ＤＴＬと書込制御線ＷＳＬとの各交点位置にサブ画素を配置したマトリクス構造を有している。因みに、サブ画素は１画素を構成する画素構造の最小単位である。例えばホワイトユニットとしての１画素は、有機ＥＬ材料の異なる３つのサブ画素（Ｒ、Ｇ、Ｂ）で構成される。
【００５６】
図１９に、サブ画素に対応する画素回路７１と各駆動回路との接続関係を示す。また図２０に、形態例１で提案する画素回路７１の内部構成を示す。なお、画素回路７１は、５つのＮチャネル型の薄膜トランジスタＴ２１、Ｔ２２、Ｔ２３、Ｔ２４、Ｔ２５と保持容量Ｃｓとで構成される点において、図５に示す画素回路２１と同じである。
【００５７】
信号書込制御線駆動部５３は、薄膜トランジスタＴ２１（以下、「第１のサンプリングトランジスタＴ２１」という。）をオン・オフ制御する駆動回路である。第１のサンプリングトランジスタＴ２１のオン制御時には、駆動トランジスタＴ２５のゲート電極に信号線ＤＴＬの信号電位（この明細書では、「信号線電位」ともいう。）が印加される。
【００５８】
オフセット信号線駆動部５５は、薄膜トランジスタＴ２２（以下、「第２のサンプリングトランジスタＴ２２」という。）をオン・オフ制御する駆動回路である。第２のサンプリングトランジスタＴ２２のオン制御時には、駆動トランジスタＴ２５のゲート電極にオフセット電位Ｖofs が印加される。
【００５９】
給電制御スイッチ駆動部５７は、薄膜トランジスタＴ２３（以下、「第１のスイッチングトランジスタＴ２３」という。）をオン・オフ制御する駆動回路である。第１のスイッチングトランジスタＴ２３のオン制御時には、駆動トランジスタＴ２５のドレイン電極に高電位の駆動電位（すなわち、電源電位Ｖcc）が印加される。
【００６０】
初期化制御スイッチ駆動部５９は、薄膜トランジスタＴ２４（以下、「第２のスイッチングトランジスタＴ２４」という。）をオン・オフ制御する駆動回路である。第２のスイッチングトランジスタＴ２４のオン制御時には、駆動トランジスタＴ２５のソース電極に低電位の駆動電位（すなわち、初期化電位Ｖss）が印加される。
【００６１】
これら各駆動部は、いずれも垂直解像度数分の出力段数を有するシフトレジスタで構成され、タイミングジェネレータ６３から与えられるタイミング信号により各制御線に必要な駆動パルスを出力する。
【００６２】
水平セレクタ６１は、１フレーム内に、各信号線ＤＴＬに画素データＤinに対応する信号電位Ｖsig 又は信号電位Ｖsig に対応する大きさの逆バイアス電位Ｖini を時分割で印加する駆動回路である。
タイミングジェネレータ６３は、書込制御線ＷＳＬ、信号線ＤＴＬ、給電制御線ＶＳＳＬ、初期化制御線ＲＳＬの駆動に必要なタイミングパルスを生成する。
【００６３】
（Ｂ−２）水平セレクタの構成
図２１に、この形態例のキーデバイスである水平セレクタ６１の回路構成例を示す。
水平セレクタ６１は、プログラマブルロジックデバイス８１と、メモリ８３と、シフトレジスタ９１、１０１と、ラッチ回路９３、１０３と、Ｄ／Ａ変換回路９５、１０５と、バッファ回路９７、１０７と、セレクタ１１１とで構成される。
【００６４】
このうち、プログラマブルロジックデバイス８１とＶini 系の回路１０１、１０３、１０５、１０７が、特許請求の範囲における「逆バイアス電位発生部」に対応する。また、セレクタ１１１が、特許請求の範囲における「電圧印加部」に対応する。
プログラマブルロジックデバイス８１は、逆バイアス電位Ｖini に対応する画素データＤin’（階調値）を発生する回路デバイスである。
【００６５】
この形態例の場合、メモリ８３は、非発光期間が複数の水平走査期間に跨る場合に用いられる。従って、非発光期間内に実行される消灯動作から各種の補正動作が１水平走査期間内に全て実行される場合には、メモリ８３を搭載しない場合も考えられる。
【００６６】
プログラマブルロジックデバイス８１は、画素データＤinをメモリ８３から読み出すことにより、逆バイアス電位Ｖini の印加タイミングと信号電位Ｖsig の印加タイミングとの時間差を調整しながら動作する。
【００６７】
ここで、プログラマブルロジックデバイス８１は、信号電位系（Ｖsig 系）に対しては、対応領域から読み出された画素データＤinをそのまま出力する。一方、プログラマブルロジックデバイス８１は、逆バイアス電位系（Ｖini
系）に対しては、対応領域から読み出された画素データＤinに基づいて発生した画素データＤin’（階調値）を出力する。
【００６８】
ただし、発生される逆バイアス電位Ｖini には、カソード電位Ｖcat と、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelと、駆動トランジスタＴ２５の閾値電圧Ｖthの総和（Ｖcat ＋Ｖthel＋Ｖth）以下であることが求められる。これは、有機ＥＬ素子ＯＬＥＤの発光を停止するためである。
【００６９】
更に、発生される逆バイアス電位Ｖini には、高輝度ほど逆バイアス電圧が大きくなることが求められる。すなわち、有機ＥＬ素子ＯＬＥＤの発光輝度が高いほど逆バイアス電位Ｖini が小さくなることが求められる。図２２に、信号電位Ｖsig と対応する逆バイアス電位Ｖini との対応関係を示す。
【００７０】
図２２（Ａ）は、黒表示（信号電位Ｖsig の最小値）に対応する逆バイアス電位Ｖini の発生例である。図２２（Ｂ）は、中間輝度表示（信号電位Ｖsig の中間値）に対応する逆バイアス電位Ｖini の発生例である。図２２（Ｃ）は、白表示（信号電位Ｖsig の最大値）に対応する逆バイアス電位Ｖini の発生例である。
【００７１】
この形態例の場合、プログラマブルロジックデバイス８１は、逆バイアス電位Ｖini
に対応する画素データＤin’を次式に基づいて発生する。
Ｄin’＝Ｄthel＋Ｄcat −（αＤin＋β）
【００７２】
ただし、Ｄthelは有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelに対応するデータ値であり、Ｄcat はカソード電位Ｖcat に対応するデータ値である。また、係数α及びβは、α＞０かつβ≧０を満たす値が事前に設定されるものとする。
【００７３】
プログラマブルロジックデバイス８１は、入力される又は読み出される画素データＤinを前式に代入することにより、各信号電位Ｖsig に対応する逆バイアス電位Ｖini 用の画素データＤin’を算出する。
【００７４】
結果的に、信号線ＤＴＬに印加される逆バイアス電位Ｖini は、以下の関係式を満たすことになる。
Ｖini ＝Ｖthel＋Ｖcat −（αＶsig ＋β）（ただし、α＞０かつβ≧０）
勿論、Ｖini は、Ｖcat ＋Ｖthel＋Ｖthより小さいので前述した条件を満たしている。また、信号電位Ｖsig が大きいほど逆バイアス電位Ｖini が小さくなるという条件も満たしている。
【００７５】
シフトレジスタ９１、１０１は、画素データＤin及びＤin’の出力タイミングを与える回路デバイスである。
ラッチ回路９３、１０３は、出力タイミングの調整用に画素データＤin及びＤin’を保持する記憶デバイスである。
【００７６】
Ｄ／Ａ変換回路９５、１０５は、入力されたディジタル信号をアナログ信号に変換する回路デバイスである。なお、Ｖini 系のＤ／Ａ変換回路１０５には負電源を使用する。
バッファ回路９７、１０７は、アナログ信号を画素回路の駆動に適した信号レベルに変換する回路デバイスである。
セレクタ１１１は、１水平走査期間内に、逆バイアス電位Ｖini と信号電位Ｖsig を時間順次に出力する回路デバイスである。
【００７７】
（Ｂ−３）駆動動作例
図２３に、図２０に示す画素回路の駆動動作例を示す。
まず、発光状態における画素回路内の動作状態を図２４に示す。このとき、第１のスイッチングトランジスタＴ２３のみがオン状態である（図２３（ｔ１））。一方、駆動トランジスタＴ２５は飽和領域で動作し、そのゲート・ソース間電圧Ｖgsで定まる大きさの駆動電流Ｉdsを有機ＥＬ素子ＯＬＥＤに供給する。
【００７８】
次に、非発光状態の動作状態を説明する。非発光状態は、第１のスイッチングトランジスタＴ２３をオン制御した状態のまま、第１のサンプリングトランジスタＴ２１が新たにオン制御されることで開始される（図２３（ｔ２））。このとき、信号線ＤＴＬには逆バイアス電位Ｖini が印加されている。
【００７９】
この動作により、駆動トランジスタＴ２５のゲート電位Ｖｇは逆バイアス電位Ｖini
に制御される。この時点における画素回路内の動作状態を図２５に示す。
このとき、駆動トランジスタＴ２５のソース電位Ｖｓは、保持容量Ｃｓのカップリング動作を通じて低下する。この電位変動中に、駆動トランジスタＴ２５のゲート・ソース間電圧Ｖgsが閾値電圧Ｖth以下になり、有機ＥＬ素子ＯＬＥＤは非発光状態に切り替わる。
【００８０】
なお、カップリング動作後の駆動トランジスタＴ２５のソース電位Ｖｓ（有機ＥＬ素子ＯＬＥＤのアノード電位Ｖel）が、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電位Ｖcat の和以下の場合には、その電位がそのまま保持される。
【００８１】
一方、カップリング動作後の駆動トランジスタＴ２５のソース電位Ｖｓが、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電位Ｖcat の和より大きい場合には、有機ＥＬ素子ＯＬＥＤの放電によりＶthel＋Ｖcat に収束する。図２５は、駆動トランジスタＴ２５のソース電位Ｖｓが、Ｖthel＋Ｖcat に収束した状態を表している。
【００８２】
すなわち、駆動トランジスタＴ２５のドレイン電極には電源電位Ｖccが印加され、駆動トランジスタＴ２５のゲート電位Ｖｇには逆バイアス電位Ｖini が印加され、ソース電位ＶｓにはＶthel＋Ｖcat が印加された状態が生成される。このことは、駆動トランジスタＴ２５に逆バイアス電圧が印加されたことを意味する。
【００８３】
しかも、前述したように、ここでの逆バイアス電位Ｖini は、後に書き込まれる信号電位Ｖsig の大きさを反映している。すなわち、後に書き込まれる信号電位Ｖsig が黒表示電位であれば逆バイアス電圧も小さく、信号電位Ｖsig が白表示電位であれば逆バイアス電圧も大きくなる。
【００８４】
結果的に、発光期間中に生じる閾値電圧Ｖthの正方向への変動量分を同じ１フレーム内の非発光期間中に印加する逆バイアス電圧により補正することができる。
【００８５】
なお、この画素回路７１の場合には、第１のスイッチングトランジスタＴ２３のオン・オフ制御により、１フレーム期間中の発光時間の割合を可変することが可能である。また、このような発光期間長の積極的な可変制御を行わなくても、表示システムによっては１フレーム期間中の発光時間の割合が異なることが想定される。
【００８６】
勿論、１フレーム期間中における発光時間の割合が多ければ、閾値電圧Ｖthの正方向への変動量も大きくなる。従って、この場合には、逆バイアス電位Ｖini を小さくして、より大きな逆バイアス電圧が印加されるようにするのが望ましい。
【００８７】
一方、発光時間の割合が少なければ閾値電圧Ｖthの変動量も小さくなる。従って、この場合には、逆バイアス電位Ｖini を大きくして、より小さい逆バイアス電圧が印加されるようにするのが望ましい。図２６に、発光時間の割合に応じた逆バイアス電位Ｖini の設定関係を例示する。実線は、発光期間が短い場合の逆バイアス電位Ｖini の発生例であり、破線は、発光時間が長い場合の逆バイアス電位Ｖini の発生例である。
【００８８】
この後、第１のサンプリングトランジスタＴ２１と第１のスイッチングトランジスタＴ２３をオフ制御すると共に、第２のサンプリングトランジスタＴ２２と第２のスイッチングトランジスタＴ２４をオン状態に切り替える。この動作により、閾値補正準備動作が開始される（図２３（ｔ３））。
【００８９】
図２７に、この時点での画素回路内の接続状態を示す。この際、駆動トランジスタＴ２５のゲート電位Ｖｇはオフセット電位Ｖofs 、ソース電位Ｖｓは初期化電位Ｖssに制御される。すなわち、駆動トランジスタＴ２５のゲート・ソース間電圧ＶgsはＶofs −Ｖssに制御される。この電圧は、閾値電圧Ｖthより大きい値に設定されている。従って、Ｖofs −Ｖssに応じた大きさの駆動電流Ｉds’が電源電位線Ｖccから初期化電位線Ｖssに流れる。
【００９０】
ただし、この駆動電流Ｉds’が有機ＥＬ素子ＯＬＥＤに流れてしまうと、信号電位Ｖsig とは関係のない輝度で発光してしまう。そこで、有機ＥＬ素子ＯＬＥＤを非発光状態に保つために、オフセット電圧Ｖofs と初期化電圧Ｖssを設定する。
【００９１】
すなわち、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電圧Ｖcat の和よりも小さくなるように設定される。なお、第２のサンプリングトランジスタＴ２２と第２のスイッチングトランジスタＴ２４はいずれを先にオン制御しても良い。
【００９２】
次に、第２のサンプリングトランジスタＴ２２をオン制御した状態のまま、第２のスイッチングトランジスタＴ２４だけをオフ制御する（図２３（ｔ４））。図２８に、この時点における画素回路内の動作状態を示す。なお図２８では、有機ＥＬ素子ＯＬＥＤをダイオードと容量の等価回路で示す。
【００９３】
この際、Ｖel≦Ｖcat ＋Ｖthel（有機ＥＬ素子ＯＬＥＤのリーク電流が駆動トランジスタＴ２５に流れる電流よりもかなり小さい）である限り、駆動トランジスタＴ２５の電流は、保持容量Ｃｓと有機ＥＬ素子ＯＬＥＤの寄生容量Ｃelを充電するために使われる。
この充電動作により、アノード電位Ｖelは時間の経過と共に上昇する。
【００９４】
なお、この電位の上昇は、駆動トランジスタＴ２５のゲート・ソース間電圧Ｖgsがその閾値電圧Ｖthに達した時点で終了する。この時、アノード電位Ｖelは、Ｖel＝Ｖofs −Ｖth≦Ｖcat ＋Ｖthelを満たす。この動作が、駆動トランジスタＴ２５の閾値補正動作である。この後、第１のスイッチングトランジスタＴ２３が先にオフ制御され、続いて第２のサンプリングトランジスタＴ２２がオフ制御される。
【００９５】
オフ制御をこの順番に実行することにより、駆動トランジスタＴ２５のゲート電位Ｖｇの変動を抑えることができる。
次に、第１のサンプリングトランジスタＴ２１だけを新たにオン制御し、信号書込兼移動度補正動作を開始する（図２３（ｔ５））。図２９に、この時点における画素回路内の状態を示す。このとき、駆動トランジスタＴ２５のゲート・ソース間電圧Ｖgsは、次式で与えられる。
【００９６】
Ｖgs＝｛Ｃel／（Ｃel＋Ｃｓ＋Ｃtr）｝・（Ｖsig −Ｖofs ）＋Ｖth
因みに、Ｃelは有機ＥＬ素子ＯＬＥＤの寄生容量であり、Ｃtrは駆動トランジスタＴ２５の寄生容量であり、Ｃｓは保持容量である。
ただし、ＣelはＣｓやＣtrに比べて大きい。従って、ゲート・ソース間電圧Ｖgsは、ほぼＶsig ＋Ｖthで与えられる。
【００９７】
この状態で、第１のスイッチングトランジスタＴ２３を新たにオン制御する（図２３（ｔ６））。この場合も、駆動トランジスタＴ２５のソース電位Ｖｓが有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電位Ｖcat の和を越えなければ（有機ＥＬ素子ＯＬＥＤのリーク電流が駆動トランジスタＴ２５に流れる電流よりかなり小さければ）、駆動トランジスタＴ２５に流れる電流は保持容量Ｃｓと有機ＥＬ素子ＯＬＥＤの寄生容量Ｃelの充電に使用される。
【００９８】
図３０に、この時点における画素回路内の動作状態を示す。なお、この時点で、駆動トランジスタＴ２５の閾値補正動作は既に完了している。このため、駆動トランジスタＴ２５に流れる電流は、移動度μを反映した値になる。
具体的には、移動度μが大きい駆動トランジスタＴ２５の電流量は大きくなり、ソース電位Ｖｓの上昇も早くなる。
【００９９】
一方、移動度が小さい駆動トランジスタＴ２５の電流量は小さくなり、ソース電位Ｖｓの上昇は遅くなる。
結果的に、駆動トランジスタＴ２５のゲート・ソース間電圧Ｖgsは、移動度μを反映して小さくなり、一定時間経過後には完全に移動度を補正したゲート・ソース間電圧Ｖgsに収束する。
【０１００】
この信号書込兼移動度補正動作の終了後、第１のサンプリングトランジスタＴ２１をオフ制御し、駆動トランジスタＴ２５のゲート電極を自由端に制御する。これに伴い、駆動トランジスタＴ２５の駆動電流Ｉds’は有機ＥＬ素子ＯＬＥＤへと流れ、駆動電流値に応じた輝度で発光を開始する。なお、駆動トランジスタＴ２５のソース電位Ｖｓは、有機ＥＬ素子ＯＬＥＤに流れる駆動電流値に応じた電圧Ｖx まで上昇する（図２３（ｔ７））。
【０１０１】
図３１に、この時点における画素回路の動作状態を示す。
なお、説明した回路例の場合も、有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性自体は、発光時間が長くなのるにつれて変化する。すなわち、電圧Ｖｘも変化する。
しかし、この回路構成の場合には、駆動トランジスタＴ２５のゲート・ソース間電圧Ｖgsが一定値に保たれるので、有機ＥＬ素子ＯＬＥＤに流れる電流値が変化されずに済む。
【０１０２】
すなわち、経時変化に伴って有機ＥＬ素子ＯＬＥＤのＩ−Ｖ特性が変化しても、一定電流Ｉds’が常に流れ続けることになり、有機ＥＬ素子ＯＬＥＤの輝度を一定に保つことができる。
【０１０３】
（Ｂ−４）まとめ
以上の通り、逆バイアス電圧を信号電位Ｖsig の大きさに応じて設定することにより、１フレーム期間内における閾値電圧Ｖthの正方向への変動量と負方向への変動量を揃えることができる。
【０１０４】
この結果、駆動トランジスタＴ２５の閾値電圧に生じる変動を小さくでき、画素毎の閾値電圧Ｖthのバラツキを小さくできる。このことは、画素間に輝度差が発生する現象（焼き付き現象）を効果的に抑制できる。結果的に、使用時間が長くなっても、輝度ムラの発生し難い有機ＥＬパネルを実現できる。
【０１０５】
また、この駆動方式の場合には、閾値補正準備前に駆動トランジスタＴ２５のソース電位Ｖｓを上げる必要がない。このため、有機ＥＬパネルの低コスト化にも効果的である。
また、この駆動方式の場合には、有機ＥＬパネルの製造に、閾値電圧Ｖthの変動量が大きいアモルファスシリコン系のプロセスを適用するのに有利である。
【０１０６】
（Ｃ）形態例２
（Ｃ−１）システム構成
この形態例では、画素回路を２つのＮチャネル型薄膜トランジスタと保持容量Ｃｓとで構成する有機ＥＬパネルについて説明する。
【０１０７】
図３２に、有機ＥＬパネル４１のシステム構成例を示す。図３２に示す有機ＥＬパネル４１は、画素アレイ部１２１と、その駆動回路である信号書込制御線駆動部１２３、電流供給線駆動部１２５、水平セレクタ１２７と、タイミングジェネレータ１２９とで構成される。
【０１０８】
この形態例に係る画素アレイ部１２１も、信号線ＤＴＬと書込制御線ＷＳＬとの各交点位置にサブ画素を配置するマトリクス構造を有している。ただし、サブ画素（画素回路）を構成するＮチャネル型薄膜トランジスタの数が２つである点が形態例１と異なっている。
【０１０９】
図３３に、サブ画素に対応する画素回路１３１と各駆動回路との接続関係を示す。また図３４に、形態例２で提案する画素回路１３１の内部構成を示す。画素回路１３１は、２つのＮチャネル型の薄膜トランジスタＴ３１、Ｔ３２と保持容量Ｃｓとで構成される。
【０１１０】
このうち、薄膜トランジスタＴ３１（以下、「サンプリングトランジスタＴ３１」という。）は、信号線ＤＴＬの電位（この形態例では、信号電位Ｖsig 、逆バイアス電位Ｖini 、オフセット信号電位Ｖofs ）の書き込みを制御するスイッチとして動作する。
【０１１１】
薄膜トランジスタＴ３２（以下、「駆動トランジスタＴ３２」という。）は、オン動作時に、有機ＥＬ素子ＯＬＥＤに駆動電流量を供給する定電流源として動作する。
この形態例の場合、画素回路１３１の駆動には、信号書込制御線駆動部１２３、電流供給線駆動部１２５、水平セレクタ１２７が用いられる。
【０１１２】
信号書込制御線駆動部１２３は、サンプリングトランジスタＴ３１をオン・オフ制御する駆動回路である。サンプリングトランジスタＴ３１のオン制御時には、駆動トランジスタＴ３２のゲート電極に信号線ＤＴＬの電位が印加される。
【０１１３】
電流供給線駆動部１２５は、電流供給線ＤＳＬを高電位Ｖccと低電位Ｖssの２種類の電源電位で駆動する駆動回路である。この形態例の場合、１フレーム期間内に少なくとも１回は低電位期間が配置される。
【０１１４】
これら各駆動部は、いずれも垂直解像度数分の出力段数を有するシフトレジスタで構成され、タイミングジェネレータ１２９から与えられるタイミング信号により各線に必要な駆動パルスを出力する。
【０１１５】
水平セレクタ１２７は、１水平走査期間を１周期として、画素データＤinに対応する信号電位Ｖsig 、信号電位Ｖsig に対応する逆バイアス電位Ｖini 及びオフセット信号電位Ｖofs のいずれかを各信号線ＤＴＬに出力する駆動回路である。出力順序は任意であるが、ここでは逆バイアス電位Ｖini 、オフセット信号電位Ｖofs 、信号電位Ｖsig の順番とする。
タイミングジェネレータ１２９は、書込制御線ＷＳＬ及び電流供給線ＤＳＬの駆動に必要なタイミングパルスを生成する回路デバイスである。
【０１１６】
（Ｃ−２）水平セレクタの構成
図３５に、この形態例のキーデバイスである水平セレクタ１２７の回路構成例を示す。なお、基本的な構成は形態例１で説明した水平セレクタ６１と同じである。従って、図３５には図２１との対応部分に同一符号を付して示す。
【０１１７】
水平セレクタ１２７は、プログラマブルロジックデバイス８１と、メモリ８３と、シフトレジスタ９１、１０１と、ラッチ回路９３、１０３と、Ｄ／Ａ変換回路９５、１０５と、バッファ回路９７、１０７と、セレクタ１４１とで構成される。
【０１１８】
このうち水平セレクタ１２７で新規な構成部分は、セレクタ１４１だけである。この形態例に係るセレクタ１４１は、１水平走査期間内に、逆バイアス電位Ｖini と、オフセット信号電位Ｖofs 、信号電位Ｖsig を予め設定されたタイミングで時間順次に出力する点で形態例１のセレクタ１１１とは異なっている。なお、オフセット信号電位Ｖofs は、外部の電圧源から供給される固定電圧である。
【０１１９】
（Ｃ−３）駆動動作例
図３６に、図３４に示す画素回路１３１の駆動動作例を示す。因みに図３６では、電流供給線ＤＳＬに印加する２種類の電源電位のうち高電位（発光電位）の方をＶccで表し、低電位（非発光電位）の方をＶssで表している。
【０１２０】
なお、図３６（Ａ）は、書込制御線ＷＳＬに印加される駆動パルスの例である。図３６の場合、閾値補正準備動作や閾値補正動作が複数の水平走査期間に分割実行される例を表している。図３６（Ｂ）は、電流供給線ＤＳＬに印加される駆動パルスの例である。図３６（Ｃ）は、信号線ＤＴＬに印加される電位波形の例である。図３６（Ｄ）は、駆動トランジスタＴ３２のゲート電位Ｖｇの電位波形である。図３６（Ｅ）は、駆動トランジスタＴ３２のソース電位Ｖｓの電位波形である。
【０１２１】
まず、発光状態における画素回路内の動作状態を図３７に示す。このとき、電流供給線ＤＳＬは高電位Ｖccに維持されており、サンプリングトランジスタＴ３１はオフ状態に制御されている（図３６（ｔ１））。
【０１２２】
勿論、発光時の駆動トランジスタＴ３２は飽和領域で動作する。従って、有機ＥＬ素子ＯＬＥＤには、ゲート・ソース間電圧Ｖgsに応じて定まる電流Ｉdsが駆動トランジスタＴ３２から供給される。
【０１２３】
次に、非発光状態の動作状態を説明する。非発光期間は、電流供給線ＤＳＬを高電位Ｖccに維持した状態のまま、サンプリングトランジスタＴ３１を新たにオン制御することで開始される（図３６（ｔ２））。このとき、信号線ＤＴＬには逆バイアス電位Ｖini が印加されている。
【０１２４】
この動作により、駆動トランジスタＴ３２のゲート電位Ｖｇは逆バイアス電位Ｖini
に制御される。この時点における画素回路内の動作状態を図３８に示す。
このとき、駆動トランジスタＴ３２のソース電位Ｖｓは、保持容量Ｃｓのカップリング動作を通じて低下する。この電位変動中に、駆動トランジスタＴ３２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖth以下になり、有機ＥＬ素子ＯＬＥＤは非発光状態に切り替わる。
【０１２５】
この画素回路の場合も、カップリング動作後の駆動トランジスタＴ３２のソース電位Ｖｓ（有機ＥＬ素子ＯＬＥＤのアノード電位Ｖel）が、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電位Ｖcat の和以下の場合には、その電位がそのまま保持される。
【０１２６】
一方、カップリング動作後の駆動トランジスタＴ３２のソース電位Ｖｓが、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電位Ｖcat の和より大きい場合には、有機ＥＬ素子ＯＬＥＤの放電によりＶthel＋Ｖcat に収束する。図３８は、駆動トランジスタＴ３２のソース電位Ｖｓが、Ｖthel＋Ｖcat に収束した状態を表している。
【０１２７】
すなわち、駆動トランジスタＴ３２は、逆バイアス電圧の印加状態に制御される。勿論、ここでの逆バイアス電圧は、後に書き込まれる信号電位Ｖsig の大きさを反映するように制御されている。例えば後に書き込まれる信号電位Ｖsig が黒表示電位であれば逆バイアス電圧が小さい値に制御され、後に書き込まれる信号電位Ｖsig が白表示電位であれば逆バイアス電圧も大きい値に制御される。
【０１２８】
従って、この形態例に係る画素回路の場合にも、発光期間中に生じる閾値電圧Ｖthの正方向への変動量分を同じ１フレーム内の非発光期間中に印加する逆バイアス電圧により補正することができる。
【０１２９】
勿論、この場合も、１フレーム期間に占める発光時間の割合等を考慮して逆バイアス電圧の大きさを最適に設定することが望ましい。
なお、駆動トランジスタＴ３２のゲート電極に逆バイアス電位Ｖini を書き込んだ後は、図３９に示すように、信号線ＤＴＬの他の電位が書き込まれる前にサンプリングトランジスタＴ３１がオフ制御される（図３６（ｔ３））。これにより、駆動トランジスタＴ３２の逆バイアス状態が維持される。
【０１３０】
この逆バイアス状態の一定期間経過後に電流供給線ＤＳＬの電源電位が高電位Ｖccから低電位Ｖssに切り替え制御される（図３６（ｔ４））。この時点での画素回路内の動作状態を図４０に示す。
【０１３１】
ここでの低電位Ｖssは、後に実行される閾値補正動作を正常に行うため、Ｖofs −Ｖss＞Ｖthを満たす電位に設定されている。この低電位Ｖssの印加により、電源線ＤＳＬの電位が駆動トランジスタＴ３２のソース電位Ｖｓとなる。結果的に、有機ＥＬ素子ＯＬＥＤのアノード電位は低下する。
【０１３２】
次に、信号線ＤＴＬの電位がオフセット信号電位Ｖofs のタイミングでサンプリングトランジスタＴ３１がオン状態に制御される（図３６（ｔ５））。なお、電流供給線ＤＳＬは低電位Ｖssのままとする。この時点での画素回路内の動作状態を図４１に示す。
【０１３３】
このとき、駆動トランジスタＴ３２のゲート電位Ｖｇは、オフセット信号電位Ｖofs に制御される。この動作が、閾値補正準備動作である。なお、ゲート電位Ｖｇの変動を避けるため、信号線ＤＴＬの電位がオフセット信号電位以外の期間では、図４２に示すようにサンプリングトランジスタＴ３１がオフ制御される。
【０１３４】
やがて、閾値補正動作の実行タイミングが到来する。この補正動作は、信号線ＤＴＬにオフセット信号電位Ｖofs が印加されている期間中に、サンプリングトランジスタＴ３１をオン制御すると共に電流供給線ＤＳＬを高電位Ｖccに制御することにより実行される（図３６（ｔ６））。この時点における画素回路内の動作状態を図４３に示す。
【０１３５】
駆動トランジスタＴ３２がオン動作した状態で電流供給線ＤＳＬに高電位Ｖccが印加されることにより、駆動トランジスタＴ３２の閾値補正動作が開始される。これに伴い、駆動トランジスタＴ３２のゲート電位Ｖｇがオフセット信号電位Ｖofs に制御された状態で、ソース電位Ｖｇだけが上昇を開始する。
【０１３６】
なお、この形態例の場合、信号線ＤＴＬには１水平走査期間内に３つの電位が繰り返し出現する。従って、オフセット信号電位Ｖofs の供給期間が終わると、サンプリングトランジスタＴ３１は、オフセット信号電位Ｖofs
の次回供給タイミングまで再びオフ制御される（図３６（ｔ７））。図４４に、この時点における画素回路内の動作状態を示す。
【０１３７】
なお、この期間では、駆動トランジスタＴ３２のゲート電極は自由端である。従って、ソース電位Ｖs の上昇に伴うブートストラップ動作によりゲート電位Ｖｇもソース電位Ｖｓの上昇に連動して上昇する。
【０１３８】
やがて、信号線ＤＴＬにオフセット信号電位Ｖofs が供給されるタイミングになると、サンプリングトランジスタＴ３１は再びオン制御される。このオン動作により、駆動トランジスタＴ３２のゲート電位Ｖｇは、オフセット信号電位Ｖofs に押し下げられる。この際、駆動トランジスタＴ３２のソース電位Ｖｓは、保持容量Ｃｓによるカップリング量だけ押し下げられ、その押し下げ後の状態から電位の上昇を再開する（図３６（ｔ８））。
【０１３９】
この再開後の閾値補正動作において、駆動トランジスタＴ３２のゲート・ソース間電圧Ｖgsが閾値電圧Ｖthになると、駆動トランジスタＴ３２は勿論自動的にカットオフ動作する。しかし、図３６の場合には、２回目の閾値補正動作では閾値補正動作が完了しないので、オフセット信号電位Ｖofs の供給期間が終わると、サンプリングトランジスタＴ３１は、オフセット信号電位Ｖofs
の次回供給タイミングまで再びオフ制御される（図３６（ｔ９））。
【０１４０】
そして、３回目の閾値補正動作期間において、閾値補正動作は完了し、駆動トランジスタＴ３２は自動的にカットオフ動作する（図３６（ｔ１０））。この時点における画素回路内の動作状態を図４５に示す。なお、ソース電位Ｖｓは、Ｖｓ＝Ｖofs −Ｖth≦Ｖcat ＋Ｖthelを満たしている。従って、有機ＥＬ素子ＯＬＥＤはオン動作できず、この時点で発光することはない。
【０１４１】
この後直ぐに又は図３６（ｔ１１）の期間を挟んだ後、駆動トランジスタＴ３２のゲート電極には信号電位Ｖsig が印加される（図３６（ｔ１２））。この時点における画素回路内の動作状態を図４６に示す。
【０１４２】
前述したように、信号電位Ｖsig は、各画素の階調に応じた電圧である。このとき、駆動トランジスタＴ３２のゲート電位Ｖｇは、サンプリングトランジスタＴ３１を通じて信号電位Ｖsig に制御される。また、駆動トランジスタＴ３２のソース電位Ｖｓは、電流供給線ＤＳＬから流れ込む電流により時間とともに上昇する。
【０１４３】
このとき、駆動トランジスタＴ２５のゲート・ソース間電圧Ｖgsは、次式で与えられる。
Ｖgs＝｛Ｃel／（Ｃel＋Ｃｓ＋Ｃtr）｝・（Ｖsig −Ｖofs ）＋Ｖth
形態例１でも説明したようにＣelはＣｓやＣtrに比べて大きいので、ゲート・ソース間電圧Ｖgsは、ほぼＶsig ＋Ｖthに収束する。
【０１４４】
この動作が、信号電位の書き込み動作兼移動度補正動作である。他の形態例で説明したように、ここでのゲート・ソース間電圧Ｖgsは、駆動トランジスタＴ３２の移動度μを反映した値になる。
【０１４５】
この信号書込兼移動度補正動作の終了後、サンプリングトランジスタＴ３１がオフ制御されることで新たな発光期間が開始される（図３２（ｔ１３））。この際、駆動トランジスタＴ３２の駆動電流Ｉds’は有機ＥＬ素子ＯＬＥＤへと流れ、駆動電流値に応じた発光が開始される。図４７に、この時点における画素回路の動作状態を示す。
【０１４６】
（Ｃ−４）まとめ
以上の通り、各画素回路が２つのＮチャネル型薄膜トランジスタで構成される場合でも、形態例１の場合と同様、駆動トランジスタＴ３２に閾値電圧Ｖthの経時変動が現れ難い駆動技術を実現できる。
勿論、ここでの画素回路の場合にも、閾値補正動作や移動度補正動作を実行できるため、駆動トランジスタＴ３２の特性バラツキによる画面ムラの発生を効果的に抑制できる。
【０１４７】
（Ｄ）形態例３
（Ｄ−１）システム構成
この形態例では、形態例２で説明した画素回路を有する有機ＥＬパネル４１について、移動度補正動作の精度を更に高めることができる駆動方法を説明する。
【０１４８】
図４８に、有機ＥＬパネル４１のシステム構成例を示す。なお、図４８には、図３２との対応部分に同一符号を付して示している。
図４８に示す有機ＥＬパネル４１は、画素アレイ部１２１と、そその駆動回路である信号書込制御線駆動部１５３、電流供給線駆動部１５５、水平セレクタ１５７と、タイミングジェネレータ１５９とで構成される。
【０１４９】
この形態例に係る画素アレイ部１２１は、形態例２の構成と同じである。すなわち、画素回路１３１は、スイッチングトランジスタＴ３１と駆動トランジスタＴ３２で構成される。
図４９に、サブ画素に対応する画素回路１３１と各駆動回路との接続関係を示す。また図５０に、形態例３で提案する画素回路１３１に供給する信号線電位の関係を示す。
【０１５０】
信号書込制御線駆動部１５３は、サンプリングトランジスタＴ３１をオン・オフ制御する駆動回路である。サンプリングトランジスタＴ３１のオン制御時には、駆動トランジスタＴ３２のゲート電極に信号線ＤＴＬの電位が印加される。
【０１５１】
電流供給線駆動部１５５は、電流供給線ＤＳＬを高電位Ｖccと低電位Ｖssの２種類の電源電位で駆動する駆動回路である。この形態例の場合、１フレーム期間内に少なくとも１回は低電位期間が配置される。
【０１５２】
これら各駆動部は、いずれも垂直解像度数分の出力段数を有するシフトレジスタで構成され、タイミングジェネレータ１５９から与えられるタイミング信号により各線に必要な駆動パルスを出力する。
【０１５３】
水平セレクタ１５７は、１水平走査期間を１周期として、画素データＤinに対応する信号電位Ｖsig 、信号電位Ｖsig を反映する逆バイアス電位Ｖini 、第１のオフセット信号電位Ｖofs1、第２のオフセット信号電位Ｖofs2のいずれかを各信号線ＤＴＬに出力する駆動回路である。
【０１５４】
なお、第１のオフセット信号電位Ｖofs1は、形態例２のオフセット信号Ｖofs に対応する。この形態例の場合、第２のオフセット信号電位Ｖofs2は、信号電位Ｖsig と第１のオフセット信号電位Ｖofs1の中間電位で与えられる。水平セレクタ１５７は、信号電位Ｖsig に対応する画素データＤinに応じて第２のオフセット信号電位Ｖofs2を発生する。
【０１５５】
出力順序は任意であるが、ここでは逆バイアス電位Ｖini 、第１のオフセット信号電位Ｖofs1、第２のオフセット信号電位Ｖofs2、信号電位Ｖsig の順番とする。
タイミングジェネレータ１５９は、書込制御線ＷＳＬ及び電流供給線ＤＳＬの駆動に必要なタイミングパルスを生成する回路デバイスである。
【０１５６】
（Ｄ−２）水平セレクタの構成
図５１に、この形態例のキーデバイスである水平セレクタ１５７の回路構成例を示す。なお、基本的な構成は形態例２で説明した水平セレクタ１２７と同じである。従って、図５１には図３５との対応部分に同一符号を付して示す。
【０１５７】
水平セレクタ１５７は、プログラマブルロジックデバイス８１と、メモリ８３と、シフトレジスタ９１、１０１と、ラッチ回路９３、１０３と、Ｄ／Ａ変換回路９５、１０５と、バッファ回路９７、１０７と、セレクタ１６１とで構成される。
【０１５８】
このうち水平セレクタ１５７で新規な構成部分は、セレクタ１６１だけである。この形態例に係るセレクタ１６１は、１水平走査期間内に、逆バイアス電位Ｖini と、第１のオフセット信号電位Ｖofs1と、第２のオフセット信号電位Ｖofs2と、信号電位Ｖsig とを予め設定されたタイミングで時間順次に出力する点で形態例２のセレクタ１２７とは異なっている。
【０１５９】
なお、第１のオフセット信号電位Ｖofs1は、形態例２のオフセット電位Ｖofs に対応する。一方、第２のオフセット信号電位Ｖofs2は、信号電位Ｖsig の最大電位と第１のオフセット電位Ｖofs1との中間階調電位として与えられる。この形態例では、第２のオフセット信号電位Ｖofs2を（Ｖsig −Ｖofs1）／２として規定する。
【０１６０】
（Ｄ−３）駆動動作例
図５２に、この形態例に係る画素回路の駆動動作例を示す。
まず、発光状態における画素回路内の動作状態を図５３に示す。このとき、電流供給線ＤＳＬの電位は高電位Ｖccであり、サンプリングトランジスタＴ３１はオフ制御された状態にある（図５２（ｔ１））。
【０１６１】
このとき、駆動トランジスタＴ３２は飽和領域で動作するように設定されている。このため、有機ＥＬ素子ＯＬＥＤに流れる電流Ｉdsは、駆動トランジスタＴ３２のゲート・ソース間電圧Ｖgsに応じた値を採る。
【０１６２】
次に、非発光期間の動作状態を説明する。非発光期間は、信号線ＤＴＬに逆バイアス電位Ｖini
が印加された状態でサンプリングトランジスタＴ３１がオン制御されることにより開始される（図５２（ｔ２））。この時点における画素回路内の動作状態を図５４に示す。
【０１６３】
このとき、駆動トランジスタＴ３２のソース電位Ｖｓは保持容量Ｃｓを通じたカップリング動作により低下する。なお、有機ＥＬ素子ＯＬＥＤは、駆動トランジスタＴ３２のゲート・ソース電圧Ｖgsが閾値電圧Ｖth以下となった時点で消灯する。
因みに、カップリング動作後の駆動トランジスタＴ３２のソース電位Ｖｓ（有機ＥＬ素子ＯＬＥＤのアノード電位Ｖel）が、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電位Ｖcat の和以下であればその電位がそのまま保持される。
【０１６４】
これに対し、カップリング動作後の駆動トランジスタＴ３２のソース電位Ｖｓが、有機ＥＬ素子ＯＬＥＤの閾値電圧Ｖthelとカソード電位Ｖcat の和より大きければ、有機ＥＬ素子ＯＬＥＤの放電によりＶthel＋Ｖcat に収束する。図５４は、駆動トランジスタＴ３２のソース電位Ｖｓが、Ｖthel＋Ｖcat に収束した状態を表している。
【０１６５】
この際、駆動トランジスタＴ３２のドレイン電極には高電位Ｖccが印加されており、ゲート電位Ｖｇには逆バイアス電位Ｖini が印加されている。すなわち、駆動トランジスタＴ３２には逆バイアス電圧が印加された状態にある。なお、逆バイアス電位Ｖini は、信号書き込み時の信号電位Ｖsig を反映しているので、前述したように信号電位Ｖsig の印加による閾値電圧Ｖthの変動を打ち消すように作用する。
【０１６６】
この後、信号線ＤＴＬの電位が切り替わる前にサンプリングトランジスタＴ３１がオフ制御される（図５２（ｔ３））。なお、逆バイアス電圧の印加状態は継続する。
この逆バイアス状態が一定期間経過した後、電流供給線ＤＳＬの電源電位が高電位Ｖccから低電位Ｖssに切り替え制御される（図５２（ｔ４））。この時点での画素回路内の動作状態を図５５に示す。
【０１６７】
このとき、逆バイアス電位Ｖini と電流供給線ＤＳＬの電位（低電位Ｖss）と電位差が、駆動トランジスタＴ３２のゲート・ソース間電圧Ｖgsとなる。
ここで、逆バイアス電位Ｖini がＶss＋Ｖthより小さければ、駆動トランジスタＴ３２はカットオフ状態のままである。
【０１６８】
この形態例では、逆バイアス電位Ｖini がＶss＋Ｖthより小さいと仮定している。ただし、逆バイアス電位Ｖini は必ずしもＶss＋Ｖthより小さい必要はない。
次に、信号線ＤＴＬの電位が第１のオフセット電位Ｖofs1のタイミングでサンプリングトランジスタＴ３１をオン状態に制御する（図５２（ｔ５））。この制御により、駆動トランジスタＴ３２のゲート電位Ｖｇは第１のオフセット電位Ｖofs1に遷移する。
【０１６９】
図５６に、この時点における画素回路内の動作状態を示す。
このとき、駆動トランジスタＴ３２のゲート・ソース間電圧Ｖgsは、Ｖofs1−Ｖssで与えられる。
【０１７０】
この時点のゲート・ソース間電圧Ｖgs は、閾値補正動作の実行を確保すべく、駆動トランジスタＴ３２の閾値電圧Ｖthより大きい値に設定されている。
やがて、閾値補正動作の実行タイミングが到来する。この補正動作は、信号線ＤＴＬに第１のオフセット信号電位Ｖofs1が印加されている期間中に、サンプリングトランジスタＴ３１をオン制御すると共に電流供給線ＤＳＬを高電位Ｖccに制御することにより実行される（図５２（ｔ７））。この時点における画素回路内の動作状態を図５７に示す。
【０１７１】
駆動トランジスタＴ３２がオン動作した状態で電流供給線ＤＳＬに高電位Ｖccが印加されることにより、駆動トランジスタＴ３２の閾値補正動作が開始される。これに伴い、駆動トランジスタＴ３２のゲート電位Ｖｇがオフセット信号電位Ｖofs1に制御された状態で、ソース電位Ｖｇだけが上昇を開始する。
【０１７２】
このとき、駆動トランジスタＴ３２のソース電位Ｖｓ（有機ＥＬ素子ＯＬＥＤのアノード電位Ｖel）がＶcat ＋Ｖthel以下である限り（有機ＥＬ素子ＯＬＥＤのリーク電流が駆動トランジスタＴ３２に流れる電流よりもかなり小さい状態にある限り）、駆動トランジスタＴ３２の電流は保持容量Ｃｓと有機ＥＬ素子ＯＬＥＤの寄生容量Ｃelを充電するために使われる。
【０１７３】
駆動トランジスタＴ３２のソース電位Ｖｓは、時間の経過と共に上昇を開始する。
一定時間経過後、サンプリングトランジスタＴ３１はオフ制御される。ただし、この時点における駆動トランジスタＴ３２のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthより大きい。従って、電流供給線から流れ込む電流は保持容量Ｃｓを充電するように流れる。
【０１７４】
これに伴い、駆動トランジスタＴ３２のゲート電位Ｖｇは、ソース電位Ｖｓに連動して上昇する。なお、逆バイアスがかかっているので有機ＥＬ素子ＯＬＥＤが発光することはない。
やがて、信号線ＤＴＬに第１のオフセット信号電位Ｖofs1が供給されるタイミングになると、サンプリングトランジスタＴ３１は再びオン制御される。このオン動作により、駆動トランジスタＴ３２のゲート電位Ｖｇは、第１のオフセット信号電位Ｖofs1に押し下げられる。
【０１７５】
この動作を繰り返すことで、駆動トランジスタＴ３２のゲート・ソース間電圧Ｖgsは閾値電圧Ｖthに収束する（図５２（ｔ９、ｔ１１）。
なおこの時点で、駆動トランジスタＴ３２のソース電位Ｖｓは、Ｖcat ＋Ｖthel以下を満たす。
【０１７６】
閾値補正動作が終了すると、サンプリングトランジスタＴ３１が一旦オフ制御される。
この後、信号線ＤＴＬの電位が第２のオフセット信号電位Ｖofs2になった時点で、サンプリングトランジスタＴ３１が再びオン制御される（図５２（ｔ１３））。このサンプリングトランジスタＴ３１のオン状態は、信号線ＤＴＬの電位が信号電位Ｖsig に切り替わった後も継続される（図５２（ｔ１４））。図５８に、この時点における画素回路内の動作状態を示す。
【０１７７】
この期間において、駆動トランジスタＴ３２のゲート電位Ｖｇは、第２のオフセット信号電位Ｖofs2から信号電位Ｖsig に変化する。この際、ソース電位Ｖｓは、電流供給線ＤＳＬから電流の供給が継続されるため、時間の経過と共に上昇してゆく。
【０１７８】
もっとも、駆動トランジスタＴ３２のソース電位ＶｓがＶthel＋Ｖcat を越えなければ（有機ＥＬ素子ＯＬＥＤのリーク電流が駆動トランジスタＴ３２に流れる電流よりかなり小さければ）、駆動トランジスタＴ３２の電流は保持容量Ｃｓと有機ＥＬ素子ＯＬＥＤの寄生容量Ｃelを充電するのに使用される。
【０１７９】
このとき、駆動トランジスタＴ３２の閾値補正動作は既に完了しているため、駆動トランジスタＴ３２に流れる電流は移動度μを反映した値になる。
ところで、この種の移動度補正方式では、一般に白表示時の移動度補正時間に対して中間階調表示時の移動度補正時間が長くなる。特に、移動度補正を信号電位Ｖsig の印加で実行する形態例２の駆動方式の場合には、この時間差が大きいため、白表示画素についての移動度補正と中間階調画素についての移動度補正を同じ書き込み時間内に完了できない。
【０１８０】
しかし、この形態例のように信号電位Ｖsig の入力前に第２のオフセット信号電位Ｖofs2を入力することで白表示での移動度補正時間と中間階調表示での移動度補正時間を一定にすることが可能となる。
以下、具体的に説明する。図５９に白表示時の移動度補正時間を示し、図６０に中間階調表示時（黒表示近い例）の移動度補正動作を示す。
【０１８１】
なお、図５９（Ａ）及び図６０（Ａ）は、形態例２に対応する移動度補正動作を示し、図５９（Ｂ）及び図６０（Ｂ）に形態例３に対応する移動度補正動作を示す。なお、形態例２に対応する移動度補正時間をｔ１で示し、形態例３に対応する移動度補正時間をｔ１’で示す。
【０１８２】
まず、白表示時について考える。図５９に示すように、第２のオフセット信号電位Ｖofs2を使用する場合、使用しない場合に比して移動度補正に要する時間を長くすることができる。
【０１８３】
一方、中間階調表示時について考える。図６０に示すように、第２のオフセット信号電位Ｖofs2を使用する場合、使用しない場合に比して移動度補正に要する時間を短くすることができる。
【０１８４】
すなわち、本来は補正時間が短く済む白表示時の補正時間を長くする一方で、本来は補正時間が長い中間階調表示時の補正時間を短くすることができる。このことは、表示階調によらず移動度補正に要する時間をほぼ一定に揃えることができることを意味する。
【０１８５】
そして、以上の動作終了後、サンプリングトランジスタＴ３１をオフ制御して書き込み動作を終了すると、有機ＥＬ素子ＯＬＥＤに駆動電流が流れることになり発光期間が開始する（図５２（ｔ１５））。図６１に、この時点における画素回路内の動作状態を示す。
なお、駆動トランジスタＴ３２のゲート・ソース間電圧Ｖgsは一定である。従って、駆動トランジスタＴ３２は一定電流Ｉds’を有機ＥＬ素子ＯＬＥＤに流す。
【０１８６】
なお、有機ＥＬ素子ＯＬＥＤのアノード電位Ｖelは、電流Ｉds’が流れる電圧Ｖx まで上昇する。
【０１８７】
（Ｄ−４）まとめ
以上の通り、この形態例で説明した有機ＥＬパネルの場合には、形態例２の効果に加え、以下の効果を実現できる。
すなわち、階調値の違いにかかわらず移動度補正動作に必要な時間をほぼ揃えることができる。すなわち、全ての画素回路について移動度補正動作を揃えることができる。このことは、各画素の移動度μを決められた時間内に過不足無く補正できることを意味する。結果的に、有機ＥＬパネルの高精細化や高速化が進んでも、ムラやスジの現れ難い駆動技術を実現できる。
【０１８８】
（Ｅ）他の形態例
（Ｅ−１）他の画素回路例
前述した形態例では、画素回路が５つのＮチャネル薄膜トランジスタで構成される場合（形態例１）や２つのＮチャネル薄膜トランジスタで構成される場合（形態例２、３）について説明した。
【０１８９】
しかし、画素回路の構成はこれらに限らない。例えば図６２に示すように、画素回路１７１が３つのＮチャネル薄膜トランジスタで構成される場合にも適用できる。なお、図６２は、図２０及び図３４との対応部分に同一符号を付して示す。
【０１９０】
この画素回路１７１は、形態例１と形態例２の中間型であり、オフセット信号電位Ｖofs
の印加を専用の薄膜トランジスタＴ３３で制御することを特徴とする。すなわち、形態例２の場合には、信号線ＤＴＬを通じて印加していたオフセット信号電位Ｖofs の印加を形態例１の場合のように独立させることを特徴とする。なお、オフセット信号電位Ｖofs の印加タイミング等は形態例２の同様となる。
【０１９１】
（Ｅ−２）逆バイアス電位の発生方法
前述した形態例の場合には、基本的に事前に設定された関係式に基づいて画素データＤin（信号電位Ｖsig ）に応じた大きさの画素データＤin’を生成する場合について説明した。
【０１９２】
しかし、１フレーム期間中に占める発光期間の割合（デューティ）を、表示内容や周辺輝度に応じて可変できる有機ＥＬパネルにおいては、この可変情報に基づいて逆バイアス電位Ｖini の生成に適用する関係式又はテーブルを適応的に切り換える仕組みを採用しても良い。
【０１９３】
図６３に、この仕組みに対応した水平セレクタ１８１の構成例を示す。なお、図６３には、図２１との対応部分に同一符号を付して示している。図６３では、プログラマブルロジックデバイス１８３内に、逆バイアス電位発生特性切替部１８５を搭載する構成例を示している。この場合、逆バイアス電位発生特性切替部１８５は、外部から与えられるデューティ情報（１フレーム期間内の発光時間割合を与える情報）に応じて関係式（例えば係数の変更）や参照テーブルを切り換える処理を実行させれば良い。
【０１９４】
（Ｅ−３）第２のオフセット信号電位Ｖofs2の発生例
前述した形態例の場合には、第２のオフセット信号電位Ｖofs2を固定値として与える場合について説明した。しかし、画素データＤin（信号電位Ｖsig ）に応じた大きさの画素データＤin”として生成することもできる。
【０１９５】
図６４に、この仕組みに対応した水平セレクタ１９１の構成例を示す。なお、図６４には、図２１との対応部分に同一符号を付して示す。図６４に示す水平セレクタ１９１のうち新規な構成部分は、プログラマブルロジックデバイス１９３と、第２のオフセット信号電位Ｖofs2系の回路部分（シフトレジスタ２０１、ラッチ回路２０３、Ｄ／Ａ回路２０５、バッファ回路２０７）と、セレクタ２１１の部分である。
【０１９６】
このうち、プログラマブルロジックデバイス１９３には、信号電位Ｖsig と第１のオフセット電位Ｖofs1との中間電位を発生する機能を新たに追加する。例えば（Ｖsig −Ｖofs1）／２に相当する画素データＤin”を、メモリ８３から読み出される画素データＤinに基づいて生成する。
【０１９７】
この駆動方式に対応する電位変化を図６５及び図６６に示す。なお、図６５は白表示時の移動度補正時間を示し、図６６は中間階調表示時（黒表示近い例）の移動度補正動作を示している。
【０１９８】
このうち、図６５（Ａ）及び図６６（Ａ）は、形態例２に対応する移動度補正動作を示し、図６５（Ｂ）及び図６６（Ｂ）は、この説明に対応する移動度補正動作を示す。因みに、形態例２に対応する移動度補正時間をｔ１で示し、この説明に対応する移動度補正時間をｔ１’で示す。
【０１９９】
この駆動方式の場合も、白表示時の移動度補正時間は、第２のオフセット信号電位Ｖofs2の使用により伸ばすことができる。また、中間階調表示時の移動度補正時間も、第２のオフセット信号電位Ｖofs2の使用により伸ばすことができる。ただし、中間階調表示時の時間の伸びは、階調値が大きい（信号電位Ｖsig が大きい）場合に比して小さくなる。
【０２００】
従って、この駆動方式を採用により、白表示時と中間階調表示時の補正時間の差を圧縮することができる。この時間差が十分小さければ、形態例２の場合よりも、移動度補正に要する時間を揃える効果を高めることができる。結果的に、移動度補正の過不足による画質劣化を抑制して、視認される画質を向上することができる。
【０２０１】
（Ｅ−４）逆バイアス電位Ｖini の他の印加例
前述した形態例の場合には、いずれも水平セレクタが駆動制御する信号線ＤＴＬを通じて逆バイアス電位Ｖini を駆動トランジスタのゲート電極に印加する場合について説明した。
【０２０２】
しかし、逆バイアス電位Ｖini は、他の配線を通じて駆動トランジスタのゲート電極に印加しても良い。また、この場合は勿論、逆バイアス電位発生部は水平セレクタの外部に配置することができる。
【０２０３】
（Ｅ−５）製品例
（ａ）電子機器
前述の説明では、有機ＥＬパネルを例に発明を説明した。しかし、前述した有機ＥＬパネルは、各種の電子機器に実装した商品形態でも流通される。以下、他の電子機器への実装例を示す。
【０２０４】
図６７に、電子機器２２１の概念構成例を示す。電子機器２２１は、前述した有機ＥＬパネル２２３、システム制御部２２５及び操作入力部２２７で構成される。システム制御部２２５で実行される処理内容は、電子機器２２１の商品形態により異なる。また、操作入力部２２７は、システム制御部２２５に対する操作入力を受け付けるデバイスである。操作入力部２２７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
【０２０５】
なお、電子機器２２１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
図６８に、その他の電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機２３１の筐体正面には、フロントパネル２３３及びフィルターガラス２３５等で構成される表示画面２３７が配置される。表示画面２３７の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０２０６】
また、この種の電子機器２２１には、例えばデジタルカメラが想定される。図６９に、デジタルカメラ２４１の外観例を示す。図６９（Ａ）が正面側（被写体側）の外観例であり、図６９（Ｂ）が背面側（撮影者側）の外観例である。
【０２０７】
デジタルカメラ２４１は、保護カバー２４３、撮像レンズ部２４５、表示画面２４７、コントロールスイッチ２４９及びシャッターボタン２５１で構成される。このうち、表示画面２４７の部分が、形態例で説明した有機ＥＬパネルに対応する
【０２０８】
また、この種の電子機器２２１には、例えばビデオカメラが想定される。図７０に、ビデオカメラ２６１の外観例を示す。
ビデオカメラ２６１は、本体２６３の前方に被写体を撮像する撮像レンズ２６５、撮影のスタート／ストップスイッチ２６７及び表示画面２６９で構成される。このうち、表示画面２６９の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０２０９】
また、この種の電子機器２２１には、例えば携帯端末装置が想定される。図７１に、携帯端末装置としての携帯電話機２７１の外観例を示す。図７１に示す携帯電話機２７１は折りたたみ式であり、図７１（Ａ）が筐体を開いた状態の外観例であり、図７１（Ｂ）が筐体を折りたたんだ状態の外観例である。
【０２１０】
携帯電話機２７１は、上側筐体２７３、下側筐体２７５、連結部（この例ではヒンジ部）２７７、表示画面２７９、補助表示画面２８１、ピクチャーライト２８３及び撮像レンズ２８５で構成される。このうち、表示画面２７９及び補助表示画面２８１の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０２１１】
また、この種の電子機器２２１には、例えばコンピュータが想定される。図７２に、ノート型コンピュータ２９１の外観例を示す。
ノート型コンピュータ２９１は、下型筐体２９３、上側筐体２９５、キーボード２９７及び表示画面２９９で構成される。このうち、表示画面２９９の部分が、形態例で説明した有機ＥＬパネルに対応する。
【０２１２】
これらの他、電子機器２２１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【０２１３】
（Ｅ−５）他の表示デバイス例
前述の形態例においては、発明を有機ＥＬパネルに適用する場合について説明した。
しかし、前述した駆動技術は、その他のＥＬ表示装置に対しても適用することができる。例えばＬＥＤを配列する表示装置その他のダイオード構造を有する発光素子を画面上に配列した表示装置に対しても適用できる。例えば無機ＥＬパネルにも適用できる。
【０２１４】
（Ｅ−６）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【０２１５】
【図１】有機ＥＬパネルの機能ブロック構成を説明する図である（従来）。
【図２】画素回路と駆動回路との接続関係を説明する図である（従来）。
【図３】有機ＥＬ素子のＩ−Ｖ特性の経時変化を説明する図である（従来）。
【図４】他の画素回路例を示す図である（従来）。
【図５】画素回路と駆動回路の他の接続関係を説明する図である（従来）。
【図６】図５に示す画素回路の駆動動作例を示す図である（従来）。
【図７】画素回路の動作状態を説明する図である。
【図８】画素回路の動作状態を説明する図である。
【図９】画素回路の動作状態を説明する図である。
【図１０】ソース電位の経時変化を示す図である。
【図１１】画素回路の動作状態を説明する図である。
【図１２】画素回路の動作状態を説明する図である。
【図１３】移動度の違いによる経時変化の違いを示す図である。
【図１４】画素回路の動作状態を説明する図である。
【図１５】駆動トランジスタの閾値電圧の経時的な変動現象を説明する図である。
【図１６】固定量の逆バイアス電圧を印加する駆動方法を説明する図である。
【図１７】有機ＥＬパネルの外観構成例を示す図である。
【図１８】有機ＥＬパネルのシステム構成例を示す図である。
【図１９】画素回路と駆動回路との接続関係を説明する図である。
【図２０】形態例１に係る画素回路の構成例を示す図である。
【図２１】形態例１に係る水平セレクタの構成例を示す図である。
【図２２】信号電位に応じて発生される逆バイアス電位Ｖini と逆バイアス電圧の大きさとの関係を示す図である。
【図２３】形態例１に係る駆動動作例を示す図である。
【図２４】画素回路の動作状態を説明する図である。
【図２５】画素回路の動作状態を説明する図である。
【図２６】１フレーム期間内の発光期間長の割合に応じた逆バイアス電位の設定例を示す図である。
【図２７】画素回路の動作状態を説明する図である。
【図２８】画素回路の動作状態を説明する図である。
【図２９】画素回路の動作状態を説明する図である。
【図３０】画素回路の動作状態を説明する図である。
【図３１】画素回路の動作状態を説明する図である。
【図３２】形態例２に係る有機ＥＬパネルの構成例を示す図である。
【図３３】画素回路と駆動回路との接続関係を示す図である。
【図３４】形態例２に係る画素回路の構成例を示す図である。
【図３５】形態例２に係る水平セレクタの構成例を示す図である。
【図３６】形態例２に係る駆動動作例を示す図である。
【図３７】画素回路の動作状態を説明する図である。
【図３８】画素回路の動作状態を説明する図である。
【図３９】画素回路の動作状態を説明する図である。
【図４０】画素回路の動作状態を説明する図である。
【図４１】画素回路の動作状態を説明する図である。
【図４２】画素回路の動作状態を説明する図である。
【図４３】画素回路の動作状態を説明する図である。
【図４４】画素回路の動作状態を説明する図である。
【図４５】画素回路の動作状態を説明する図である。
【図４６】画素回路の動作状態を説明する図である。
【図４７】画素回路の動作状態を説明する図である。
【図４８】形態例３に係る有機ＥＬパネルの構成例を示す図である。
【図４９】画素回路と駆動回路の接続関係を示す図である。
【図５０】形態例３に係る画素回路の構成例を示す図である。
【図５１】形態例３に係る水平セレクタの構成例を示す図である。
【図５２】形態例３に係る画素回路の駆動動作例を示す図である。
【図５３】画素回路の動作状態を説明する図である。
【図５４】画素回路の動作状態を説明する図である。
【図５５】画素回路の動作状態を説明する図である。
【図５６】画素回路の動作状態を説明する図である。
【図５７】画素回路の動作状態を説明する図である。
【図５８】画素回路の動作状態を説明する図である。
【図５９】移動度補正を２段階で実行する場合の効果を説明する図である。
【図６０】移動度補正を２段階で実行する場合の効果を説明する図である。
【図６１】画素回路の動作状態を説明する図である。
【図６２】有機ＥＬパネルの他の構成例を示す図である。
【図６３】水平セレクタの他の構成例を示す図である。
【図６４】水平セレクタの他の構成例を示す図である。
【図６５】移動度補正を２段階で実行する場合の他の駆動例を説明する図である。
【図６６】移動度補正を２段階で実行する場合の他の駆動例を説明する図である。
【図６７】電子機器の概念構成例を示す図である。
【図６８】電子機器の商品例を示す図である。
【図６９】電子機器の商品例を示す図である。
【図７０】電子機器の商品例を示す図である。
【図７１】電子機器の商品例を示す図である。
【図７２】電子機器の商品例を示す図である。
【符号の説明】
【０２１６】
４１        有機ＥＬパネル
５１        画素アレイ部
５３        信号書込制御線駆動部
５５        オフセット信号線駆動部
５７        給電制御スイッチ駆動部
５９        初期化制御スイッチ駆動部
６１        水平セレクタ
６３        タイミングジェネレータ
８１        プログラマブルロジックデバイス
１２１      画素アレイ部
１２３      信号書込制御線駆動部
１２５      電流供給線駆動部
１２７      水平セレクタ
１５３      信号線書込駆動部
１５５      電流供給線駆動部
１５７      水平セレクタ
１８１      水平セレクタ
１８３      プログラマブルロジックデバイス
１８５      逆バイアス電位発生特性切替部
１９３      プログラマブルロジックデバイス
【図１】
0004760840.tif 000002
【図２】
0004760840.tif 000003
【図３】
0004760840.tif 000004
【図４】
0004760840.tif 000005
【図５】
0004760840.tif 000006
【図６】
0004760840.tif 000007
【図７】
0004760840.tif 000008
【図８】
0004760840.tif 000009
【図９】
0004760840.tif 000010
【図１０】
0004760840.tif 000011
【図１１】
0004760840.tif 000012
【図１２】
0004760840.tif 000013
【図１３】
0004760840.tif 000014
【図１４】
0004760840.tif 000015
【図１５】
0004760840.tif 000016
【図１６】
0004760840.tif 000017
【図１７】
0004760840.tif 000018
【図１８】
0004760840.tif 000019
【図１９】
0004760840.tif 000020
【図２０】
0004760840.tif 000021
【図２１】
0004760840.tif 000022
【図２２】
0004760840.tif 000023
【図２３】
0004760840.tif 000024
【図２４】
0004760840.tif 000025
【図２５】
0004760840.tif 000026
【図２６】
0004760840.tif 000027
【図２７】
0004760840.tif 000028
【図２８】
0004760840.tif 000029
【図２９】
0004760840.tif 000030
【図３０】
0004760840.tif 000031
【図３１】
0004760840.tif 000032
【図３２】
0004760840.tif 000033
【図３３】
0004760840.tif 000034
【図３４】
0004760840.tif 000035
【図３５】
0004760840.tif 000036
【図３６】
0004760840.tif 000037
【図３７】
0004760840.tif 000038
【図３８】
0004760840.tif 000039
【図３９】
0004760840.tif 000040
【図４０】
0004760840.tif 000041
【図４１】
0004760840.tif 000042
【図４２】
0004760840.tif 000043
【図４３】
0004760840.tif 000044
【図４４】
0004760840.tif 000045
【図４５】
0004760840.tif 000046
【図４６】
0004760840.tif 000047
【図４７】
0004760840.tif 000048
【図４８】
0004760840.tif 000049
【図４９】
0004760840.tif 000050
【図５０】
0004760840.tif 000051
【図５１】
0004760840.tif 000052
【図５２】
0004760840.tif 000053
【図５３】
0004760840.tif 000054
【図５４】
0004760840.tif 000055
【図５５】
0004760840.tif 000056
【図５６】
0004760840.tif 000057
【図５７】
0004760840.tif 000058
【図５８】
0004760840.tif 000059
【図５９】
0004760840.tif 000060
【図６０】
0004760840.tif 000061
【図６１】
0004760840.tif 000062
【図６２】
0004760840.tif 000063
【図６３】
0004760840.tif 000064
【図６４】
0004760840.tif 000065
【図６５】
0004760840.tif 000066
【図６６】
0004760840.tif 000067
【図６７】
0004760840.tif 000068
【図６８】
0004760840.tif 000069
【図６９】
0004760840.tif 000070
【図７０】
0004760840.tif 000071
【図７１】
0004760840.tif 000072
【図７２】
0004760840.tif 000073