(57)【特許請求の範囲】
【請求項１】
絶縁層上に導体パターンを形成する回路基板の製造方法において、
前記絶縁層上に通電層を形成する通電層形成工程と、
前記通電層上にパターン用マスクを形成するマスク形成工程と、
前記通電層のうち前記パターン用マスクの非形成領域に、電流方向を周期的に反転するＰＲ電解メッキ処理により導体層を形成する導体層形成工程とを備え、
前記導体層形成工程では、前記導体層の幅が、前記通電層から離間するにしたがって短く形成されることで、前記パターン用マスクと前記導体層との間に、前記導体層に対する前記通電層とは反対側の空間に連通する隙間が形成されることを特徴とする回路基板の製造方法。
【請求項２】
前記導体層形成工程で形成される前記導体層の層厚が、前記パターン用マスクの層厚と同等であることを特徴とする請求項１に記載の回路基板の製造方法。
【請求項３】
前記導体層形成工程で、被メッキ物を溶かすリバース電流が、被メッキ物を堆積させるフォワード電流と比較して、電流量が２倍以上５倍以下である共に、前記リバース電流を流す時間が０．０２倍以上０．２倍以下であることを特徴とする請求項２に記載の回路基板の製造方法。
【請求項４】
前記導体層形成工程の後、前記導体層の表面に電解メッキ処理により被覆層を形成する被覆層形成工程を備えることを特徴とする請求項１から３のいずれか１項に記載の回路基板の製造方法。
【請求項５】
前記導体層形成工程で、前記導体層の幅方向の中央部に、谷部を形成することを特徴とする請求項１から４のいずれか１項に記載の回路基板の製造方法。
【請求項６】
前記導体層形成工程で、被メッキ物を溶かすリバース電流が、被メッキ物を堆積させるフォワード電流と比較して、電流量が２．５倍以上５倍以下である共に、前記リバース電流を流す時間が０．０２倍以上０．２倍以下であることを特徴とする請求項５に記載の回路基板の製造方法。
【請求項７】
前記被覆層形成工程の後で前記パターン用マスクを除去することを特徴とする請求項６に記載の回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばプリント基板や半導体パッケージ基板などの回路基板の製造方法に関する。
【背景技術】
【０００２】
プリント基板や半導体パッケージ基板における導体パターンは、一般的に絶縁層の表面に形成された銅パターンによって構成されている。通常、このような導体パターンを形成する場合には、絶縁層上に形成された導体膜をエッチングするサブトラクティブ法が用いられている。しかし、近年の導体パターンの細線化や高密度化に伴い、電解メッキ処理によって導体パターンを形成するセミアディティブ法を用いた形成方法が提案されている（例えば、特許文献１参照）。
【０００３】
ここで、セミアディティブ法を用いた導体パターンの形成方法について説明する。まず、絶縁基板４１の全面にＰｄ（パラジウム）からなるメッキ触媒核を形成し、無電解メッキ処理によって絶縁基板４１上に無電解銅メッキ層である通電層４２を形成する。次に、通電層４２上にドライフィルムレジストを貼り合わせ、フォトリソグラフィ技術により通電層４２の形成領域に開口を有するパターン用マスク４３を形成する（図９（ａ））。そして、パターン形成用マスク４３で被覆されずに露出した通電層４２上に、電解メッキ処理によって電解銅メッキ層である導体層４４を形成する（図９（ｂ））。その後、レジスト層４３を剥離し、導体層４４で被覆されていない通電層４２を除去することで導体パターン４５を形成する（図９（ｃ））。
このとき、導体層４４は、直流（ＤＣ）電流による電解メッキ処理によって形成されているため、図９（ｃ）に示すように、断面は太鼓状となっている。
【特許文献１】特開２００１−３４５５４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の回路基板の製造方法には、以下の課題が残されている。すなわち、上記従来の回路基板の製造方法では、電解銅メッキ層が断面太鼓状となる。このため、導体パターンを狭ピッチ化した際、パターン形成用マスクを膨潤または溶解して確実に剥離するために、形成する予定の電解銅メッキ層の層厚に対して１．５倍程度の厚いパターン形成用マスクの層厚が必要であり、導体パターンの狭ピッチ化が困難であった。
【０００５】
本発明は、前述の課題に鑑みてなされたもので、導体パターンの狭ピッチ化が可能な回路基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の回路基板の製造方法は、絶縁層上に導体パターンを形成する回路基板の製造方法において、前記絶縁層上に通電層を形成する通電層形成工程と、前記通電層上にパターン用マスクを形成するマスク形成工程と、前記通電層のうち前記パターン用マスクの非形成領域に、電流方向を周期的に反転するＰＲ電解メッキ処理により導体層を形成する導体層形成工程とを備え、前記導体層形成工程では、前記導体層の幅が、前記通電層から離間するにしたがって短く形成されることで、前記パターン用マスクと前記導体層との間に、前記導体層に対する前記通電層とは反対側の空間に連通する隙間が形成されることを特徴とする。
【０００８】
この発明では、ＰＲ電解メッキ処理を用いることで側壁と底面とのなす角が９０°以下である導体層が形成でき、パターン用マスクの除去が容易に行える。
すなわち、被メッキ物を通電層上にメッキするフォワード電流と被メッキ物を溶かすリバース電流とを周期的に流すことで、導体層をその幅が通電層から離間するにしたがって大きくならないように形成できる。このため、導体層形成工程において導体層がパターン用マスクの内周壁を押し広げることがない。そのため、複数の導体パターン間の距離を短縮しても、パターン用マスクを除去するための剥離液がパターン用マスクの底部まで導体層によって妨げられることなく浸透する。したがって、パターン用マスクが確実に除去でき、導体パターンの狭ピッチ化や縮小化が図れる。
また、導体層の側壁と底面とのなす角度を９０°未満とすることで、導体層の側壁とパターン用マスクとの間に間隙が形成されるため、剥離液をパターン用マスクの底部までより確実に浸透させることができる。
【００１０】
また、本発明の回路基板の製造方法は、前記導体層形成工程で形成される前記導体層の層厚が、前記パターン用マスクの層厚と同等であることが好ましい。
この発明では、パターン用マスクの層厚を導体層の層厚と同等にすることで、マスク形成工程においてフォトリソグラフィ技術を用いてパターン用マスクを形成する場合、露光光が細くてもレジスト層の底面まで確実に露光、現像することができる。このため、パターン用マスクの開口領域の狭ピッチ化や縮小化が図れる。したがって、導体パターンのさらなる狭ピッチ化や縮小化が図れる。
【００１２】
また、本発明の回路基板の製造方法は、前記導体層形成工程で、被メッキ物を溶かすリバース電流が、被メッキ物を堆積させるフォワード電流と比較して、電流量が２倍以上５倍以下である共に、前記リバース電流を流す時間が０．０２倍以上０．２倍以下であることが好ましい。
この発明では、リバース電流をフォワード電流と比較して電流量を２倍以上５倍以下（フォワード電流の電流量とリバース電流の電流量との比が１：２から１：５）とすると共に、電流を流す時間を０．０２倍以上０．２倍以下（フォワード電流を流す時間とリバース電流を流す時間との比が５：１から５０：１）とすることで、パターン用マスクの開口領域における内周面と導体層との間に間隙を確実に形成できる。
【００１３】
また、本発明の回路基板の製造方法は、前記導体層形成工程の後、前記導体層の表面に電解メッキ処理により被覆層を形成する被覆層形成工程を備えることが好ましい。
この発明では、導体層の側壁とパターン用マスクとの間に間隙が形成されているため、新たにマスクを形成することなく導体層の側面に被覆層を形成できる。すなわち、被メッキ物を通電層上にメッキするフォワード電流と被メッキ物を溶かすリバース電流とを周期的に流すことで、導体層の幅が通電層から離間するにしたがって短くなるように形成される。このため、パターン用マスクと導体層との間に間隙が形成され、導体層の側面に被覆層が形成される。したがって、製造工程を増加させることなく導体パターンの側面にも被覆層が形成できる。
【００１４】
また、本発明の回路基板の製造方法は、前記導体層形成工程で、前記導体層の幅方向の中央部に、谷部を形成することが好ましい。
この発明では、導体層の幅方向の中央部に谷部を形成することで、例えばワイヤボンディングなどを行う際のボンディング位置の位置決めが容易となる。
【００１５】
また、本発明の回路基板の製造方法は、前記導体層形成工程で、被メッキ物を溶かすリバース電流が、被メッキ物を堆積させるフォワード電流と比較して、電流量が２．５倍以上５倍以下である共に、前記リバース電流を流す時間が０．０２倍以上０．２倍以下であることが好ましい。
この発明では、リバース電流をフォワード電流と比較して電流量を２．５倍以上５倍以下（フォワード電流の電流量とリバース電流の電流量との比が１：２．５から１：５）とすると共に、電流を流す時間を０．０２倍以上０．２倍以下（フォワード電流を流す時間とリバース電流を流す時間との比が５：１から５０：１）とすることで、導体層の幅方向の中央部に谷部を形成できる。
【００１６】
また、本発明の回路基板の製造方法は、前記被覆層形成工程の後で前記パターン用マスクを除去することが好ましい。
この発明では、導体層上に被覆層を形成してからパターン用マスクを除去するので、製造工程の増加が抑制される。
【発明の効果】
【００１７】
本発明の回路基板の製造方法によれば、側壁と底面とのなす角が９０°以下である導体層を形成することで、導体パターンの間に配置されたパターン用マスクの底面まで確実に除去することができるので、導体パターンの狭ピッチ化や縮小化が図れる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明にかかる回路基板の第１の実施形態を、図１を参照しながら説明する。
本実施形態における回路基板１は、いわゆる多層配線基板の表面の層に用いられる基板であって、絶縁基板（絶縁層）２と、絶縁基板２の一方の面に形成された導体パターン３と、導体パターン３の表面に形成された第１及び第２被覆層４ａ、４ｂとを備えている。なお、特に断りのない限り、導体パターン３は絶縁基板２の両面に形成されるが、本明細書では模式的に片面のみを示している。
【００１９】
絶縁基板２は、例えばポリイミド樹脂のような絶縁性材料によって形成された基板であり、その層厚が例えば２５μｍとなっている。また、絶縁基板２にはその厚さ方向に貫通するビア５が形成されており、このビア５には導電材料が充填されている。
【００２０】
導体パターン３は、通電層６と、通電層６上に形成された導体層７とによって構成されている。
通電層６は、例えば銅（Ｃｕ）によって構成されており、絶縁基板２の一面に無電解メッキ処理を施した後さらに電解メッキ処理を施し、これを薄くすることによって形成されている。ここで、この通電層６の層厚は、例えば１μｍとなっている。
導体層７は、通電層６と同様に、例えば銅によって構成されており、通電層６上に電流方向を周期的に反転するＰＲ電解メッキ処理を施すことによって形成されている。この導体層７は、その断面がほぼ台形状（側面と底面とのなす角度が９０°未満）となっており、その幅が通電層６から離間するにしたがって漸次短くなるように形成されている。ここで、この導体層７の層厚は、例えば１０μｍとなっている。
【００２１】
第１被覆層４ａは、銅で構成された導体パターン３の表面への拡散を抑制する機能を有しており、例えばニッケル（Ｎｉ）によって構成されている。ここで、第１被覆層４ａの層厚は、例えば３μｍとなっている。
また、第２被覆層４ｂは、ワイヤボンディング時におけるワイヤボンディング特性を向上させる機能を有しており、例えば金（Ａｕ）によって構成されている。ここで、第２被覆層４ｂの層厚は、例えば０．３μｍとなっている。
【００２２】
次に、以上のような構成の回路基板１の製造方法を、図２を用いて説明する。
最初に、通電層形成工程を行う。これは、絶縁基板２に貫通孔であるビア５を形成する。そして、絶縁基板２の両面に無電解メッキ処理によって厚さ１μｍ程度の無電解銅メッキ層を形成した後、電解メッキ処理によって厚さ２０μｍ程度の電解銅メッキ層を形成してビア５を銅で充填する。そして、形成した電解銅メッキ層を薄くして、厚さ１μｍ程度の通電層６を形成する（図２（ａ））。
続いて、マスク形成工程を行う。これは、通電層６上にドライフィルムレジストを貼り合わせ、フォトリソグラフィ技術により、導体層７の形成領域に開口を有するパターン用マスク１１を形成する（図２（ｂ））。ここでは、平面視においてパターン用マスク１１の開口領域とビア５とが重なるように形成している。
【００２３】
そして、導体層形成工程を行う。これは、電流方向を周期的に反転させるＰＲ電解メッキ処理によって通電層６に給電しながら、パターン用マスク１１の開口領域に導体層７を形成する。ここで、通電層６上に被メッキ物である銅を堆積させるフォワード電流の電流量を２Ａ／ｄｍ２（以下、ＡＳＤと称する）、電流を流す時間を２０ｍｓｅｃとし、通電層６上に堆積された被メッキ物である銅を溶かすリバース電流の電流量を４ＡＳＤ、電流を流す時間を１ｍｓｅｃとしている。
これにより、断面がほぼ台形状である導体層７が形成される。ここで、導体層７が断面ほぼ台形状であることから、パターン用マスク１１の開口領域における内周面と導体層７の側面との間に間隙が形成される。
【００２４】
次に、被覆層形成工程を行う。これは、電解メッキ処理によって通電層６に給電しながら、パターン用マスク１１の開口領域に第１被覆層４ａを形成して導体層７の表面に積層する。さらに、第１被覆層４ａと同様に、電解メッキ処理によって第１被覆層４ａ上に第２被覆層４ｂを積層する（図２（ｄ））。ここで、パターン用マスク１１の開口領域における内周面と導体層７の側面との間に間隙が形成されているので、第１及び第２被覆層４ａ、４ｂの形成時に、第１及び第２被覆層４ａ、４ｂが導体層７の側面にまで形成される。
【００２５】
そして、水酸化ナトリウム水溶液などのアルカリ性水溶液を剥離液として用いてパターン用マスク１１を除去する（図２（ｅ））。
最後に、過硫化水系エッチング液を用いたウエットエッチング法によって、通電層６のうち導体層７が形成されていない非形成領域を除去する。これにより、導体パターン３が形成される（図２（ｆ））。
以上のようにして回路基板１を製造する。
【００２６】
このように構成された回路基板１及び回路基板の製造方法によれば、導体層７の側壁とパターン用マスク１１との間に間隙が形成されるので、パターン用マスク１１を除去するためのアルカリ性水溶液がパターン用マスク１１の底部まで確実に浸透することができる。このため、パターン用マスク１１の開口領域の間隔を小さくしても、パターン用マスク１１の剥離が確実に行われる。したがって、導体パターン３の狭ピッチ化や縮小化が図れる。
また、パターン用マスク１１の開口領域における内周面と導体層７との間に間隙が形成されるので、新たにマスクを形成することなく導体層７の側面に第１及び第２被覆層４ａ、４ｂを形成できる。したがって、製造工程数を増加させることなく導体パターン３の側面にも第１及び第２被覆層４ａ、４ｂを形成できる。また、第１及び第２被覆層４ａ、４ｂの幅が導体パターン３の幅と同等となることによっても、狭ピッチ化や縮小化が図れる。
ここで、リバース電流をフォワード電流と比較して電流量を２倍以上５倍以下（フォワード電流の電流量とリバース電流の電流量との比が１：２から１：５）とすると共に、電流を流す時間を０．０２倍以上０．２倍以下（フォワード電流を流す時間とリバース電流を流す時間との比が５：１から５０：１）とすることで、通電層６から離間するにしたがってその幅が短くなる導体層７が形成されるので、パターン用マスク１１の開口領域における内周面と導体層７との間に間隙が確実に形成される。
【００２７】
次に、第２の実施形態について、図３を参照しながら説明する。なお、以下の説明において、上記実施形態で説明した構成要素には同一符号を付し、その説明を省略する。
第２の実施形態と第１の実施形態との異なる点は、本実施形態の回路基板２０では、導体層２１の幅方向の中央部に谷部２２が形成されている点である。
【００２８】
次に、以上のような構成の回路基板２０の製造方法を、図４を用いて説明する。
本実施形態における回路基板の製造方法は、第１の実施形態と同様にマスク形成工程において通電層６上にパターン用マスク１１を形成した後（図４（ａ））、ＰＲ電解メッキ処理による導体層形成工程を行う。ここで、フォワード電流の電流量を２ＡＳＤ、電流を流す時間を２０ｍｓｅｃとし、リバース電流の電流量を１０ＡＳＤ、電流を流す時間を１ｍｓｅｃとしている。
これにより、断面がほぼ台形状であってその幅方向の中央部に谷部２２が形成された導体層２１が形成される（図４（ｂ））。ここで、上述と同様に、パターン用マスク１１の開口領域における内周面と導体層２１の側面との間には間隙が形成されている。
【００２９】
続いて、被覆層形成工程を行う。これは、第１の実施形態と同様に、電解メッキ処理によって通電層６に給電しながら第１及び第２被覆層４ａ、４ｂを形成する（図４（ｃ））。
そして、パターン用マスク１１を除去し、ウエットエッチング法によって、通電層６のうち導体層２１が形成されていない非形成領域を除去する。これにより、導体パターン２３が形成される（図４（ｄ））。
以上のようにして回路基板２０を製造する。
【００３０】
以上のように構成された回路基板の製造方法及び回路基板２０においても、上述した第１の実施形態と同様の作用、効果を奏するが、導体層２１の幅方向の中央部に谷部２２を形成することで、第１及び第２被覆層４ａ、４ｂ上に例えばワイヤボンディングなどを行う際の位置決めが容易となる。
ここで、リバース電流をフォワード電流と比較して電流量を２．５倍以上５倍以下（フォワード電流の電流量とリバース電流の電流量との比が１：２．５から１：５）とすると共に、電流を流す時間を０．０２倍以上０．２倍以下（フォワード電流を流す時間とリバース電流を流す時間との比が５：１から５０：１）とすることで、導体層２１の幅方向の中央部に谷部２２が形成される。
【００３１】
次に、第３の実施形態について、図５を参照しながら説明する。なお、以下の説明において、上記実施形態で説明した構成要素には同一符号を付し、その説明を省略する。
第３の実施形態と第１の実施形態との異なる点は、本実施形態の回路基板３０では導体パターン３１が被覆層で覆われていない点である。なお、本実施形態の回路基板３０は、いわゆる多層配線基板の内側の層に用いられる基板となっている。
すなわち、導体パターン３１は、通電層６と、通電層６上に形成された導体層３２とによって構成されており、層厚が例えば１５μｍとなっている。そして、導体層３２は、断面の形状がほぼ長方形となっている。
【００３２】
次に、以上のような構成の回路基板３０の製造方法を、図６を用いて説明する。
本実施形態における回路基板の製造方法は、第１の実施形態と同様にマスク形成工程において通電層６上にパターン用マスク３３を形成する（図６（ａ））。ここで、パターン用マスク３３の層厚は、導体層３２の層厚と同等（例えば、１５μｍ程度）としている。これにより、幅の狭い光をドライフィルムレジストに照射した場合でも、照明光がドライフィルムレジストの底面まで十分な光量で到達する。したがって、導体層３２のピッチを例えば８μｍ以下の６μｍ程度まで狭ピッチとすること可能となっている。
【００３３】
続いて、ＰＲ電解メッキ処理による導体層形成工程を行う。ここで、フォワード電流の電流量を０．５ＡＳＤ、電流を流す時間を２０ｍｓｅｃとし、リバース電流の電流量を１ＡＳＤ、電流を流す時間を１ｍｓｅｃとしている。これにより、断面がほぼ長方形状であり、層厚が１５μｍである導体層３２が形成される（図６（ｂ））。そして、パターン用マスク３３を除去し、ウエットエッチング法によって通電層６のうち導体層３２が形成されていない非形成領域を除去する（エッチダウン）。このとき、導体層３２の上面も薄くエッチングされる。これにより、層厚１５μｍの導体パターン３１が形成される（図６（ｃ））。
以上のようにして回路基板３０を製造する。
【００３４】
以上のように構成された回路基板の製造方法及び回路基板３０においても、上述した第１の実施形態と同様の作用、効果を奏するが、パターン用マスク３３の層厚を導体層３２の層厚と同等とすることで、照明光の幅が狭くてもドライフィルムレジストの底面まで十分な光量で到達する。したがって、導体層３２を狭ピッチとすることができる。
ここで、リバース電流をフォワード電流と比較して電流量を０．３倍以上５倍以下（フォワード電流の電流量とリバース電流の電流量との比が１：０．３から１：５）とすると共に、電流を流す時間を０．０２倍以上０．２倍以下（フォワード電流を流す時間とリバース電流を流す時間との比が５：１から５０：１）とすることで、導体層をその幅が通電層から離間するにしたがって大きくならないように確実に形成できる。
【実施例１】
【００３５】
次に、本発明にかかる回路基板を実施例により具体的に説明する。
まず、実施例１として、ＰＲ電解メッキ処理におけるフォワード電流の電流量を２ＡＳＤ、電流を流す時間を２０ｍｓｅｃとし、リバース電流の電流量を４ＡＳＤ、電流を流す時間を１ｍｓｅｃとして電解銅メッキ層である導体層７を通電層６上に形成し、この導体層７の表面にニッケルで構成された被覆層４を形成した。これを図７に示す。
図７に示すように、通電層から離間するにしたがってその幅が短くなるように導体層が形成され導体パターンの側面にも被覆層が形成されていることを確認した。
【実施例２】
【００３６】
また、実施例２として、ＰＲ電解メッキ処理におけるフォワード電流の電流量を２ＡＳＤ、電流を流す時間を２０ｍｓｅｃとし、リバース電流の電流量を４ＡＳＤ、電流を流す時間を１ｍｓｅｃとして通電層６上に電解銅メッキ層である導体層７を形成した。同様に、実施例３として、ＰＲ電解メッキ処理におけるフォワード電流の電流量を２ＡＳＤ、電流を流す時間を２０ｍｓｅｃとし、リバース電流の電流量を１０ＡＳＤ、電流を流す時間を１ｍｓｅｃとして通電層６上に電解銅メッキ層である導体層２１を形成した。さらに、実施例４として、ＰＲ電解メッキ処理におけるフォワード電流の電流量を０．５ＡＳＤ、電流を流す時間を２０ｍｓｅｃ、リバース電流の電流量を１ＡＳＤ、電流を流す時間を１ｍｓｅｃとして通電層６上に電解銅メッキ層である導体層３２を形成した。その上、比較例１として、直流電解メッキ処理によって通電層４２上に電解銅メッキ層である導体層４４を形成した。これら実施例２〜４及び比較例１で形成された導体層を図８（ａ）〜（ｄ）に示す。
【００３７】
図８（ａ）に示すように、ＰＲ電解メッキ処理によって導体層を形成することで通電層６から離間するにしたがってその幅が短くなるように導体層が形成されることを確認した。また、図８（ｂ）に示すように、ＰＲ電解メッキ処理におけるフォワード電流とリバース電流との電流量や電流を流す時間を調整することで、導体層の幅方向の中央部に谷部を形成できることを確認した。そして、図８（ｃ）に示すように、ＰＲ電解メッキ処理におけるフォワード電流とリバース電流との電流量や電流を流す時間を調整することで、断面が長方形の導体層が形成されることを確認した。一方、図８（ｄ）に示すように、直流電解メッキ処理では、導体層の断面が太鼓型となることを確認した。
【００３８】
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態において、回路基板１、２０、３０を半導体パッケージ基板としているが、プリント基板としてもよい。
また、回路基板１、２０、３０には絶縁基板２の一面にのみ導体パターン２、２３、３１が形成されているが、絶縁基板２の他面にも同様に導体パターン２、２３、３１を形成し、ビア５を介して双方の導体パターンを接続する構成としてもよい。
また、複数の回路基板１、２０、３０を接着して積層する構成としてもよい。ここで、導体パターンの積層方法としては一括積層法や逐次積層法、一括積層法及び逐次積層法を組み合わせた方法などを用いることができる。
また、回路基板１、２０、３０は、絶縁基板２上に導体パターン２、２３、３１を形成した構成となっているが、導体パターン２、２３、３１が形成される表層に絶縁層が形成されていれば、絶縁基板２に代えて、内部で導体パターンが積層されて表層に絶縁層が形成された基板を用い、この基板の絶縁層上に導体パターン２、２３、３１を形成する構成としてもよい。
【００３９】
また、絶縁基板２としてポリイミド基板を用いているが、ＢＴレジンやガラスエポキシ基板など、他の絶縁性材料を用いてもよい。
また、絶縁基板２に無電解メッキ処理を施すことで通電層６を形成しているが、スパッタ法など、他の手法を施すことによって形成してもよい。
また、絶縁基板２にビア５を形成しているが、絶縁基板２の両面の間で電気的な接続をする必要がなければビア５を形成しなくてもよい。
【００４０】
また、通電層６を、絶縁基板２の一面に無電解銅メッキ層及び電解銅メッキ層を形成した後で薄くすることによって形成されているが、絶縁基板２の一面にスパッタ法を用いて銅薄膜を形成した後で電解メッキ処理で厚さ１μｍ〜３μｍの電解銅メッキ層を形成することや、絶縁基板２上に無電解メッキ処理で厚さ１μｍ程度の無電解銅メッキ層を形成することなど、他の方法によって形成してもよい。
また、通電層６や導体層７、２１、３２としては、導電性を有していれば銅に限られない。
また、通電層６の層厚を１μｍとしているが、電解メッキ処理時に通電層６の全域に給電を行うことができ、通電層６のうち導体層７、２１、３２の非形成領域を除去するときに導体層７、２１、３２が過度にエッチングされなければ、これに限らない。
【００４１】
また、第１の実施形態において、導体層形成工程でフォワード電流の電流量とリバース電流の電流量との比を１：２から１：５としているが、断面ほぼ台形状の導体層７が形成できれば、これに限られない。同様に、フォワード電流を流す時間とリバース電流を流す時間との比を５：１から５０：１としているが、これに限られない。
そして、第２の実施形態において、導体層形成工程でフォワード電流の電流量とリバース電流の電流量との比を１：２．５から１：５としているが、断面ほぼ台形状であって中央に谷部２２を有する導体層２１が形成できれば、これに限られない。同様に、フォワード電流を流す時間とリバース電流を流す時間との比を５：１から５０：１としているが、この範囲に限られず、１０：１から３０：１としてもよい。
さらに、第３の実施形態において、導体層形成工程でフォワード電流の電流量とリバース電流の電流量との比を１：０．３から１：５としているが、底面と側面とのなす角度が９０°以下の導体層３２が形成できれば、これに限られない。同様に、フォワード電流を流す時間とリバース電流を流す時間との比を５：１から５０：１としているが、これに限られない。
【００４２】
また、第１及び第２被覆層４ａ、４ｂとしては、ニッケル（Ｎｉ）や金のほかに、Ｐｄや錫（Ｓｎ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）あるいはこれらにニッケルや金を含めたうちの２以上を含む金属を用いてもよい。
また、導体パターン３、２３上に被覆層を２層形成しているが、１層であってもよく、被覆層を３層以上積層してもよい。
また、パターン用マスク１１、３３がドライフィルムレジストを貼り合せた後でフォトリソグラフィ技術を用いることで形成されているが、液状レジストを塗布した後にフォトリソグラフィ技術を用いることによって形成されてもよい。ここで、液状レジストの塗布方法としては、ディップ法やコーター法を用いることができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１の実施形態における回路基板を示す断面図である。
【図２】図１の回路基板の製造工程を示す断面図である。
【図３】本発明の第２の実施形態における回路基板を示す断面図である。
【図４】図３の回路基板の製造工程を示す断面図である。
【図５】本発明の第３の実施形態における回路基板を示す断面図である。
【図６】図５の回路基板の製造工程を示す断面図である。
【図７】実施例の回路基板を示す断面図である。
【図８】実施例及び比較例の導体層を示す断面図である。
【図９】従来の回路基板の製造工程を示す断面図である。
【符号の説明】
【００４４】
１，２０，３０  回路基板
２  絶縁基板（絶縁層）
３，２３，３１  導体パターン
４ａ  第１被覆層（被覆層）
４ｂ  第２被覆層（被覆層）
６  通電層
７，２１，３２  導体層
１１，３３  パターン用マスク
２２  谷部
【図１】
0004730220.tif 000002
【図２】
0004730220.tif 000003
【図３】
0004730220.tif 000004
【図４】
0004730220.tif 000005
【図５】
0004730220.tif 000006
【図６】
0004730220.tif 000007
【図７】
0004730220.tif 000008
【図８】
0004730220.tif 000009
【図９】
0004730220.tif 000010