(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタの上に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成され、前記薄膜トランジスタのゲート電極と接続されたゲート信号線と、
前記ゲート信号線の上に形成された絶縁層と、
前記絶縁層の上部に形成され、第１の配向膜と第２の配向膜とに挟まれた液晶と、
を有し、
前記ゲート信号線の端部は、前記絶縁層の端部より、内側に窪んだ部分を有し、
前記第１の配向膜は、前記絶縁層の表面及び側面と、前記ゲート信号線の側面と、前記内側に窪んだ部分と、を覆って形成されていることを特徴とする表示装置。
【請求項２】
薄膜トランジスタの上に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成され、前記薄膜トランジスタのゲート電極と接続されたゲート信号線と、
前記層間絶縁膜の上に形成され、前記薄膜トランジスタのソース領域又はドレイン領域に接続されたソース電極と、
前記薄膜トランジスタのソース領域又はドレイン領域の一方と電気的に接続された画素電極と、
前記ゲート信号線及び前記ソース電極の上に形成された絶縁層と、
前記絶縁層の上部に形成され、第１の配向膜と第２の配向膜とに挟まれた液晶と、
を有し、
前記ゲート信号線の端部は、前記絶縁層の端部より、内側に窪んだ部分を有し、
前記第１の配向膜は、前記絶縁層の表面及び側面と、前記ゲート信号線の側面と、前記内側に窪んだ部分と、を覆って形成されていることを特徴とする表示装置。
【請求項３】
請求項１又は請求項２において、
前記ゲート信号線は導電層の積層構造からなり、
前記内側に窪んだ部分は、前記積層構造のうちの一層が窪んでいることを特徴とする表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記絶縁層は、遮光性を有する膜からなり、前記薄膜トランジスタを覆って形成されていることを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一に記載の表示装置を用いて作製された電子機器。
【請求項６】
絶縁表面上に薄膜トランジスタを形成し、
前記薄膜トランジスタの上に層間絶縁膜を形成し、
前記層間絶縁膜の上に画素電極を形成し、
前記層間絶縁膜にコンタクトホールを形成し、
前記層間絶縁膜の上に導電膜を形成し、
前記導電膜の上に絶縁膜を形成し、
前記導電膜及び前記絶縁膜をエッチングして、前記コンタクトホールを介して前記薄膜トランジスタのゲート電極と接続されるゲート信号線と、前記ゲート信号線の上に絶縁層と、を形成し、
前記絶縁層の上に、第１の配向膜と第２の配向膜とに挟まれた液晶を形成し、
前記絶縁層はドライエッチングによってエッチングし、
前記導電層はウエットエッチングによって、またはウエットエッチングとドライエッチングの両方でエッチングすることを特徴とする表示装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
【０００２】
本発明は、絶縁基板上に形成された薄膜トランジスタ（ＴＦＴ）で構成された液晶表示装置およびその作製方法に関する。
【０００３】
【従来の技術】
薄膜トランジスタ（ＴＦＴ）を利用したアクティブマトリクス型液晶表示装置は、ビデオカメラ、画像再生装置、ヘッドマウントディスプレイ、携帯電話、携帯情報端末等の直視型表示装置として、また、フロント及びリアプロジェクトのようなレンズ光学系により拡大表示を目的とする投射型の表示装置として開発が活発に行われている。
【０００４】
図３に、アクティブマトリクス型液晶表示装置の構成の例を示す。ソース信号線３０１とゲート信号線３０２と画素ＴＦＴ３０３と保持容量３０４より構成される。画素ＴＦＴ３０３のゲート電極は、ゲート信号線３０２に接続され、画素ＴＦＴ３０３のドレイン領域またはソース領域の１方は、ソース信号線３０１に接続され、もう一方は、保持容量３０４及び画素電極３０５に接続されている。
【０００５】
この画素の駆動方法を以下に説明する。ゲート信号線３０２に信号電圧が入力され、画素ＴＦＴ３０３がオンになると、ソース信号線３０１より、信号電圧が入力されて、保持容量３０４に電荷が蓄積される。この蓄積された電荷により、画素電極３０５に電圧が印可され、液晶を挟んだ電極間に電圧が印可される。この印可電圧に対応して液晶の分子の配向が変化し、透過光量が制御される。
【０００６】
印可電圧と透過光量の関係を図４に示す。印可電圧を−Ｖm〜Ｖmの範囲で変化させることによって、透過光量を変化させることができる。なお、印可電圧が０の時、最大透過光量Ｔmaxとなるものとする。ここで、液晶は一定の方向の電界をかけ続けると、イオンが片側にたまり、すぐ劣化するという問題がある。そのため、画素に信号書き込みをおこなう毎に印可電圧の極性を逆にした駆動を行うのが一般的である。
【０００７】
図５に、この表示装置を駆動したときのゲート信号電圧とソース信号電圧と液晶に印可される電圧の関係を示す。この図では、ある１本のゲート信号線Ｇｎと、ある１本のソース信号線Ｓｍに注目し、ある1つの画素における液晶への印可電圧を示している。
【０００８】
ゲート信号線が選択され、液晶に電圧が印可されると、その印可電圧に応じて液晶分子の配向が変化する。これにより透過光量が変化し、画像の表示を行う。ここで、液晶に印可される電圧は、−Ｖ〜Ｖの範囲で変化し、画素に信号が書き込まれる毎に極性が逆になっている。なお、｜Ｖ｜は、図４において、｜Ｖm｜以下の値にとる。
【０００９】
このアクティブマトリクス型液晶表示装置の作製において、その工程数を削減することにより、製造コストの低減及び歩留まりの向上が進められてきた。
【００１０】
従来のアクティブマトリクス型液晶表示装置の画素部の断面図の例を図６（Ａ）に示す。
【００１１】
画素部１０１には、画素ＴＦＴ１０２と保持容量１０３が形成されている。ここで、１０４はＴＦＴ基板の絶縁基板、１０５は画素ＴＦＴ１０２のソース領域もしくはドレイン領域、１０６は画素ＴＦＴ１０２のチャネル領域、１０８はゲート絶縁膜、１０７及び１１２は保持容量１０３の電極で、間に絶縁層１０９を挟んでいる。なお、電極１０７は半導体層で形成され、不純物元素がドープされている。電極１０７は、画素ＴＦＴ１０２のドレイン領域と接続されている。また、２１５はゲート信号線、２１０はソース信号線、１１６はドレイン配線、１１３は層間絶縁膜、１１８は画素電極、１１９及び１２６は配向膜、１２０は液晶、１２１は対向基板の絶縁基板、１２２はブラックマトリクス（ＢＭ）、１２３はカラーフィルタ、１２４は平坦化膜、１２５は対向電極である。
【００１２】
ここで、使用するマスク枚数を少なくするため、ドレイン配線１１６に接続される画素電極１１８は、直接ドレイン配線１１６上に接触させることによって導通がとられている。
【００１３】
ここで、ソース配線２１０は、ドレイン配線１１６や画素電極１１８と同じ層にパターニングされている。このため、ソース配線と画素電極とのショートを防ぐために、ソース信号線と画素電極の間は十分なスペース部分がなければならない。また、このスペース部分からの光漏れを防ぐため、このスペース部分をＢＭで覆う必要がある。
【００１４】
このときの画素の上面図を図６（Ｂ）に示す。なおわかりやすくするために、画素電極及びＢＭを取り去った領域を一部示している。ここで、図６（Ａ）は、図６（Ｂ）におけるＡ〜Ａ′の断面図に相当する。なお、図６（Ａ）と同じ符号の部分は、同じ部分を示す。２１０はソース信号線、１１６はドレイン配線、２１５はゲート信号線、１１８は画素電極、２２０は半導体層で、図６（Ａ）において１０５〜１０７に相当する。
【００１５】
ここで、ソース信号線２１０と画素電極１１８の間には、スペース部分２３０が設けられ、ソース信号線２１０と画素電極１１８がショートするのを防いでいる。このため、画素電極１１８の面積を大きくすることができない。そのため開口率を大きくすることができない。また、このスペース部分２３０からの光漏れを防ぐため、対向基板上に設けられたＢＭ１２２によって、このスペース部分２３０が覆われている。ここで、ＴＦＴ基板と対向基板を貼り合わせる際のずれや、光の回り込み等の影響を考慮して、ＢＭが画素電極の端部分と重なるようにしておく必要がある。これによりさらに開口率が下がるという問題がある。
【００１６】
そこで、図７（Ａ）に示すような構造をもつ表示装置が、提案された。なお、図６（Ａ）及び図６（Ｂ）と同じ符号の部分は、同じ部分を示している。
【００１７】
図７（Ａ）において、１１１はゲート電極、１１４はソース配線、１１０はソース信号線、１１５はゲート信号線である。
【００１８】
図７（Ａ）に示した断面図の表示装置では、ソース信号線１１４をゲート電極１１１と同時に形成し、また、ゲート信号線１１５は、ソース配線１１４及びドレイン配線１１６と同時に形成する。ここで、ソース信号線１１０は、このソース配線１１４によって画素ＴＦＴ１０２のソース領域と接続されている。この構成により、マスク枚数を増やすこと無くソース信号線とゲート信号線の作製される層を入れ替えられる。この様なソース信号線とゲート信号線の配置を逆クロス構造と呼ぶ。この構造により、ソース信号線１１０がドレイン配線１１６の下の層に配置されるため、ソース信号線１１０の上部にも画素電極１１８が形成できるようなり、開口率を増大することができる。
【００１９】
図７（Ｂ）に、図７（Ａ）の上面図を示す。なおわかりやすくするために、画素電極及びＢＭを取り去った領域を一部示している。ここで図７（Ａ）は、図７（Ｂ）におけるＡ〜Ａ′及びＢ〜Ｂ′の断面図に相当する。画素電極１１８をソース信号線１１０の上にまで重ねて形成し光漏れを防いでいるため、対向基板上に設けられるＢＭ１２２の部分は、図６（Ｂ）に比べて減少している。こうして、図６に比べて開口率が増大する。
【００２０】
【発明が解決しようとする課題】
前記した逆クロス構造を用いた表示装置では、ゲート信号線がドレイン配線及び画素電極と同じ層に形成され、その上部に配向膜および液晶が形成されることになる。
【００２１】
ここで、図５において、ゲート信号線選択信号電圧をＶoとし、非選択の信号電圧は−Ｖoである。ゲート信号線の数をｙとすると、ゲート信号線が選択されている期間は、１フレーム期間の１／ｙであるから、ｙが多くなるほど選択期間は短くなり、非選択の信号電圧が印可されている期間の割合が多くなる。そのため、画素が選択されていない間は、ずっと−Ｖoの電圧が入力され続けることになる。
【００２２】
表示装置の規格がＶＧＡの場合、４７９/４８０以上の期間において−Ｖoが入力されていることになる。
【００２３】
なお、図５で示したようにソース信号線に印可される電圧は、周期的に極性が反転しているため液晶部分に影響は少ない。一方、ゲート信号線に入力される電圧は、上述した様に一定の極性を持つ傾向にある。この様な、ゲート信号線に入力される信号電圧が、ゲート信号線のすぐ上部に配置された液晶部分に影響を与える。これが、液晶の劣化を進める原因となっている。
【００２４】
そこで、工程上使用するマスク枚数を増やすことなく、ゲート信号線に印可される信号電圧の、周辺の液晶に与える影響が抑えられた表示装置を作製することを課題とする。
【００２５】
【課題を解決するための手段】
ゲート信号線、ソース配線及びドレイン配線となる金属層を成膜した後、絶縁層を形成し、絶縁層と金属層を１回のフォトリソグラフィ工程によってパターニングする。すなわち、マスク枚数を増やすことなくゲート信号線と配向膜との間に絶縁膜を形成する。これにより、ゲート信号線に流れる信号電圧の、液晶への影響を抑えることができる。
【００２６】
以下に本発明の構成を示す。
【００２７】
本発明によって、
絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素とを有し、
前記複数の画素は、画素ＴＦＴと、画素電極と、対向電極と、前記画素電極と前記対向電極との間に配置された液晶部分とを有し、
前記液晶部分は、第１の配向膜と、第２の配向膜と、前記第１の配向膜と前記第２の配向膜に挟まれた液晶とを有し、
前記画素ＴＦＴのゲート電極は、前記複数のゲート信号線の１つと接続され、
前記画素ＴＦＴのドレイン領域とソース領域とは、一方は前記複数のソース信号線の１つに接続され、もう一方は前記画素電極に接続され、
前記第１の配向膜は、前記画素電極と前記液晶との間に配置され、
前記第２の配向膜は、前記対向電極と前記液晶の間に配置され、
前記複数のゲート信号線が、前記画素ＴＦＴのソース電極及びドレイン電極を構成する導電物質で形成された表示装置において、
前記ゲート信号線と、前記第１の配向膜との間に絶縁層を有し、かつ前記絶縁層は、前記ゲート信号線をパターニングする工程で絶縁物質からなる層をパターニングして形成されることを特徴とする表示装置が提供される。
【００２８】
本発明によって、
前記絶縁物質からなる層を、ドライエッチングにてエッチングした絶縁層と、
前記導電物質からなる層を、ウエットエッチングのみで、もしくはウエットエッチングとドライエッチングの両方で、エッチングすることにより形成した前記ゲート信号線とを、有することを特徴とする表示装置が提供される。
【００２９】
本発明によって、
前記ゲート信号線の端面は、前記絶縁層の端面より、０.１μｍ〜０.５μｍ内側に位置し、
前記絶縁層の端部に対して前記ゲート信号線端部が内側に窪んだ、窪み部分を有することを特徴とする表示装置が提供される。
【００３０】
本発明によって、
前記窪み部分は、前記第１の配向膜によってふさがれていることを特徴とする表示装置が提供される。
【００３１】
本発明によって、
絶縁基板上に複数のソース信号線と複数のゲート信号線と、複数の画素とを有し、
前記複数の画素は、画素ＴＦＴと、画素電極と、対向電極と、前記画素電極と前記対向電極との間に配置された液晶部分とを有し、
前記液晶部分は、第１の配向膜と、第２の配向膜と、前記第１の配向膜と前記第２の配向膜に挟まれた液晶とを有し、
前記画素ＴＦＴのゲート電極は、前記複数のゲート信号線の１つと接続され、
前記画素ＴＦＴのドレイン領域とソース領域とは、一方は前記複数のソース信号線の１つに接続され、もう一方は前記画素電極に接続され、
前記第１の配向膜は、前記画素電極と前記液晶との間に配置され、
前記第２の配向膜は前記対向電極と前記液晶の間に配置され、
前記複数のゲート信号線が、前記画素ＴＦＴのソース電極及びドレイン電極を構成する導電物質で形成された表示装置において、
前記ゲート信号線と前記第１の配向膜の間に、遮光性のある絶縁材料を有することを特徴とする表示装置が提供される。
【００３２】
本発明によって、
複数のソース信号線に入力される信号を処理するソース信号線駆動回路と複数のゲート信号線に入力される信号を処理するゲート信号線駆動回路に、フレキシブルプリントサーキット基板により外部からの信号を入力する表示装置において、
前記フレキシブルプリントサーキット基板が接続された外部入力端子の配線部分を、
前記ソース信号線駆動回路と前記ゲート信号線駆動回路を構成するＴＦＴのゲート電極と同じ層に同じ材質で形成することを特徴とする表示装置が提供される。
【００３３】
本発明によって、
絶縁基板上に複数の画素と、フレキシブルプリントサーキット基板を接続する外部入力端子とを有し、
前記複数の画素は、ＴＦＴと透明電極とを有する表示装置において、
前記外部入力端子は、前記ＴＦＴのゲート電極を構成する材料と、前記透明電極を構成する材料との積層構造によって構成されていることを特徴とする表示装置が提供される。
【００３４】
本発明によって、
前記外部入力端子は、前記ＴＦＴのゲート電極と前記ＴＦＴのソース電極及びドレイン電極との間の、層間膜を除去して形成されていることを特徴とする表示装置が提供される。
【００３５】
本発明は、前記表示装置を用いることを特徴とするビデオカメラ、画像再生装置、ヘッドマウントディスプレイ、携帯電話、携帯情報端末であっても良い。
【００３６】
【発明の実施の形態】
図１に本発明の表示装置の画素部の断面図を示す。なお、図７と同じ部分は、同じ符号によって表し、説明は省略する。
【００３７】
図１において、ゲート信号線１１５、ソース配線１１４、ドレイン配線１１６及び配線１１７の上部には、絶縁膜１０が配置されている。この絶縁膜１０により、ゲート信号線１１５を流れる信号電圧が、配向膜１１９及び液晶１２０に及ぼす影響を抑えることができる。
【００３８】
図１の構造をもつ表示装置を作製する手法について、図２を用いて説明する。なお、図７と同じ部分は、同じ符号によって表し、説明は省略する。
【００３９】
図２（Ａ）は、画素ＴＦＴ１０２及び保持容量１０３を作製した後、層間絶縁膜１１３を形成した状態である。ここまでのプロセスは、公知の方法を用いればよい。この後、図２（Ｂ）に示すように、まず画素電極１１８をパターニング形成する。その後、ソース信号線、画素ＴＦＴのソース領域及びドレイン領域、保持容量の半導体層に達するコンタクトホール１６〜１９を形成する。なお図示していないが、画素ＴＦＴのゲート電極に達するコンタクトホールも、この時同時に形成する。そして、ゲート信号線、ソース配線、ドレイン配線及び保持容量と画素電極を接続するための配線を形成するために、金属層２０を形成する。なお、本明細書では、便宜上、この金属層２０をＳ／Ｄメタル層と呼ぶことにする。このＳ／Ｄメタル層２０の上にさらに絶縁層２１を形成する。このＳ／Ｄメタル層２０及び絶縁層２１を同時にパターニングし、ソース配線１１４、ゲート信号線１１５、ドレイン配線１１６、配線１１７を形成し、図２（Ｃ）のような構造が得られる。
【００４０】
また上記では、画素電極１１８を形成した後、コンタクトホール１６〜１９を形成しているが、この順序は逆でも良い。
【００４１】
この後、配向膜をつけ対向基板と貼り合わせて間に液晶を封入すれば、図１の構造をもつ液晶表示装置が得られる。
【００４２】
この様に、Ｓ／Ｄメタル層２０と絶縁層２１を一度にパターニングすることによって、マスク枚数を増やすことなく、ゲート信号線が絶縁膜１０で覆われた構造の表示装置を作製することができる。
【００４３】
【実施例】
以下に、本発明の実施例について説明する。
【００４４】
（実施例１）
本実施例では、実施の形態で述べた方法とは異なる方法で、マスク枚数を増やすことなくゲート信号線が絶縁膜で覆われた構造の表示装置を作製する手法について説明する。
【００４５】
図７に示したような従来の表示装置や、図１で示した表示装置では、対向基板側にＢＭ層を作製していた。ここで、本実施例では、図８に示すようにＢＭ２２２をゲート信号線を覆う絶縁膜として用いた。このため、対向基板上には、ＢＭ層を形成する必要がない。なお、図７と同じ部分は、同じ符号によって表し、説明は省略する。
【００４６】
図９に、図８の表示装置の作製工程を示す。
【００４７】
図９（Ａ）に示すように、画素ＴＦＴ１０２及び保持容量１０３を作製した後、層間絶縁膜１１３を形成し、まず画素電極１１８をパターニング形成する。その後、ソース信号線、画素ＴＦＴのソース領域及びドレイン領域、保持容量の半導体層に達するコンタクトホール１６〜１９を形成する。なお図示していないが、画素ＴＦＴのゲート電極に達するコンタクトホールも、この時同時に形成する。そして、ゲート信号線、ソース配線、ドレイン配線及び保持容量と画素電極を接続するための配線を形成するために、Ｓ／Ｄメタル層２０を形成する。
【００４８】
なお、上記では画素電極１１８を形成した後コンタクトホール１６〜１９を形成しているが、この順序は逆でも良い。
【００４９】
ここまでのプロセスは、発明の実施の形態で述べたプロセスと同じである。
【００５０】
次に、図９（Ｂ）のように、Ｓ／Ｄメタル層２０をパターニングし、ソース配線１１４、ゲート信号線１１５、ドレイン配線１１６、配線１１７を形成する。その後、ＢＭ層２２を形成する。ＢＭ層２２は、黒色または褐色の樹脂によって形成され、遮光を行う。
【００５１】
図９（Ｃ）に示すように、ＢＭ層２２をパターニングし、ゲート信号線、ソース配線及びドレイン配線周りがＢＭ２２２によって覆われる様にする。なお、ＢＭ層２２は、レジストマスクをパターニングした後、ドライエッチングしても良いし、感光性の樹脂を用いても良い。
【００５２】
その後、配向膜をつけ、対向基板と貼り合わせて間に液晶を封入すれば、図８に示した様な表示装置が完成する。
【００５３】
本実施例では、ＢＭ２２２をゲート信号線周りにパターニングする際、マスクを１枚使っているが、その代わりに、対向基板上にＢＭ層を形成する必要がなくなり、このとき使用されるマスクが必要なくなるため、全体として表示装置を作製する際のマスク枚数の増加はない。
【００５４】
（実施例２）
本実施例では、本発明の表示装置のＦＰＣ（フレキシブルプリントサーキット基板：Flexible Printed Circuit）端子部の例について説明する。
【００５５】
従来の表示装置では、Ｓ／Ｄメタルにより形成された配線を用いて、各回路の入力部と外部入力端子との接続を取り、外部からの信号を入力していた。ここで、本実施例の構造では、このＳ／Ｄメタル層の上部には絶縁膜が形成されており、このＳ／Ｄメタル層に形成された配線では、ＦＰＣと接続することができない。
【００５６】
そこで、ゲート電極を形成した層と同じ層に、ゲート電極を形成する金属を用いて、各回路の入力部と外部入力端子を接続するための配線を形成する。なお、本明細書では、ゲート電極を形成する金属をゲートメタルと呼ぶことにする。
【００５７】
図１４に本発明の表示装置の上面図及び断面図を示す。
【００５８】
図１４（Ａ）は、本発明の表示装置の上面図である。画素基板１４００上に、ソース信号線駆動回路１４０１、ゲート信号線駆動回路１４０２、画素部１４０３、外部入力端子１４０４が形成されている。また、１４３０は、シール材である。なお、この図では、わかりやすくするために、対向基板側及び液晶部分は、図示しなかった。
【００５９】
外部入力端子１４０４において、ＦＰＣ端子１４０６が接続され、そこから入力された信号は、配線１４０７ａ、１４０７ｂによって各回路に入力される。
【００６０】
図中、Ａ−Ａ'の断面図を図１４（Ｂ）に示す。図１４（Ａ）と同じ部分は、同じ符号で表す。なお、ソース信号線駆動回路１４０１の構造として、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴを組み合えあせたＣＭＯＳ回路１４０８を図示する。また、画素部１４０３には、画素ＴＦＴ１４１４のみを示す。ここで、１４２２は下地膜、１４２１はゲート絶縁膜、１４０５は液晶である。なお、配向膜等は図示していない。また、対向基板側１４２０の対向電極やカラーフィルタ等もここでは省略した。
【００６１】
外部入力端子１４０４において、異方性導電性樹脂１４１７によりＦＰＣ端子１４０６が貼り付けられ、接続配線１４１０とＦＰＣ端子１４０６が接続されている。なお、接続配線１４１０は、図１４（Ａ）において、１４０７ａ及び１４０７ｂに対応する。このＦＰＣ端子１４０６を介して外部より信号などが入力される。
【００６２】
ここで、接続配線１４１０は、ゲート電極形成時に同時に形成される。この接続配線１４１０にＦＰＣ端子１４０６を接続するためには、層間絶縁膜１４１１にコンタクトホールを形成する必要がある。これは、ソース配線１４１２、ドレイン配線１４１３等のためにコンタクトホールを形成する際に、同時に形成すればよい。
【００６３】
また、このコンタクトホール形成後、画素電極１４１５を形成する際にＩＴＯ膜１４１６を同時にパターニング形成する。ＩＴＯ膜１４１６を設けることにより、ＦＰＣ端子１４０６を、異方性導電性樹脂１４１７により貼り付ける際の密着性を高めることができ、また、接続配線１４１０を形成するゲートメタルの酸化を防止することができる。
【００６４】
なお、異方性導電性樹脂１４１７は、導電性粒子１４１８と接着材１４１９によって構成される。この導電性粒子１４１８の外径は、配線１４１０のピッチよりも小さいため、接着剤１４１９中に分散する量を適当なものにすると、隣接する配線と短絡することなく対応するＦＰＣ側の配線と電気的な接続を形成することができる。
【００６５】
（実施例３）
本実施例では、図１で示した画素部の構造をもつ表示装置の、画素部及びその周辺に設けられる駆動回路部（ソース信号線側駆動回路、ゲート信号線側駆動回路）のＴＦＴ及び保持容量を同時に作製する手法について、図１０〜図１２を用いて詳しく説明する。但し、説明を簡単にするために、駆動回路部に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【００６６】
まず、図１０（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００[nm]（好ましくは５０〜１００[nm]）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜５００２ｂを５０〜２００[nm]（好ましくは１００〜１５０[nm]）の厚さに積層形成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【００６７】
島状半導体層５００３〜５００６は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５００３〜５００６の厚さは２５〜８０[nm]（好ましくは３０〜６０[nm]）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００６８】
レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０[Hz]とし、レーザーエネルギー密度を１００〜４００[mJ/cm2](代表的には２００〜３００[mJ/cm2])とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０[kHz]とし、レーザーエネルギー密度を３００〜６００[mJ/cm2](代表的には３５０〜５００[mJ/cm2])とすると良い。そして幅１００〜１０００[μm]、例えば４００[μm]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８[％]として行う。
【００６９】
次いで、島状半導体層５００３〜５００６を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[nm]としてシリコンを含む絶縁膜で形成する。本実施例では、１２０[nm]の厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、高周波（１３．５６[MHz]）、電力密度０．５〜０．８[W/cm2]で放電させて形成することが出来る。このようにして作製される酸化シリコン膜は、その後４００〜５００[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることが出来る。
【００７０】
そして、ゲート絶縁膜５００７上にゲート電極を形成するための第１の導電膜５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８をＴａで５０〜１００[nm]の厚さに形成し、第２の導電膜５００９をＷで１００〜３００[nm]の厚さに形成する。
【００７１】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することが出来る。また、α相のＴａ膜の抵抗率は２０[μΩcm]程度でありゲート電極に使用することが出来るが、β相のＴａ膜の抵抗率は１８０[μΩcm]程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０[nm]程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることが出来る。
【００７２】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９[％]のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０[μΩｃｍ]を実現することが出来る。
【００７３】
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例で望ましいものとしては、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＷとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＡｌとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＣｕとする組み合わせが挙げられる。
【００７４】
次に、レジストによるマスク５０１０を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１[Pa]の圧力でコイル型の電極に５００[W]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００[W]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印可する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【００７５】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印可するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０[nm]程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１１〜５０１６（第１の導電層５０１１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１６ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第１の形状の導電層５０１１〜５０１６で覆われない領域は２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。（図１０（Ｂ））
【００７６】
そして、第１のドーピング処理を行いＮ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14[atoms/cm2]とし、加速電圧を６０〜１００[keV]として行う。Ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５０１１〜５０１５がＮ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５０１７〜５０２５が形成される。第１の不純物領域５０１７〜５０２５には１×１０20〜１×１０21[atoms/cm3]の濃度範囲でＮ型を付与する不純物元素を添加する。（図１０（Ｂ））
【００７７】
次に、図１０（Ｃ）に示すように、レジストマスクは除去しないまま、第２のエッチング処理を行う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の形状の導電層５０２６〜５０３１（第１の導電層５０２６ａ〜５０３１ａと第２の導電層５０２６ｂ〜５０３１ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２６〜５０３１で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【００７８】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することが出来る。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【００７９】
そして、図１１（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてＮ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０[keV]とし、１×１０13[atoms/cm2]のドーズ量で行い、図１１（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２６〜５０３０を不純物元素に対するマスクとして用い、第１の導電層５０２６ａ〜５０３０ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第３の不純物領域５０３２〜５０３６が形成される。この第３の不純物領域５０３２〜５０３６に添加されたリン（Ｐ）の濃度は、第１の導電層５０２６ａ〜５０３０ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層５０２６ａ〜５０３０ａのテーパー部と重なる半導体層において、第１の導電層５０２６ａ〜５０３０ａのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【００８０】
図１１（Ｂ）に示すように第３のエッチング処理を行う。エッチングガスにＣＨＦ6を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチング処理により、第１の導電層５０２６ａ〜５０３１ａのテーパー部を部分的にエッチングして、第１の導電層が半導体層と重なる領域が縮小される。第３のエッチング処理によって、第３の形状の導電層５０３７〜５０４２（第１の導電層５０３７ａ〜５０４２ａと第２の導電層５０３７ｂ〜５０４２ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第３の形状の導電層５０３７〜５０４２で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【００８１】
第３のエッチング処理によって、第３の不純物領域５０３２〜５０３６においては、第１の導電層５０３７ａ〜５０４１ａと重なる第３の不純物領域５０３２ａ〜５０３６ａと、第１の不純物領域と第３の不純物領域との間の第２の不純物領域５０３２ｂ〜５０３６ｂとが形成される。
【００８２】
そして、図１１（Ｃ）に示すように、Ｐチャネル型ＴＦＴを形成する島状半導体層５００４、５００６に第1の導電型とは逆の導電型の第４の不純物領域５０４３〜５０５４を形成する。第３の形状の導電層５０３８ｂ、５０４１ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴを形成する島状半導体層５００３、５００５および導電層５０４２はレジストマスク５２００で全面を被覆しておく。不純物領域５０４３〜５０５４にはそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成し、そのいずれの領域においても不純物濃度が２×１０20〜２×１０21[atoms/cm3]となるようにする。
【００８３】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第３の形状の導電層５０３７〜５０４１がゲート電極として機能する。また、５０４２は島状のソース信号線として機能する。
【００８４】
レジストマスク５２００を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することが出来る。熱アニール法では酸素濃度が１[ppm]以下、好ましくは０．１[ppm]以下の窒素雰囲気中で４００〜７００[℃]、代表的には５００〜６００[℃]で行うものであり、本実施例では５００[℃]で４時間の熱処理を行う。ただし、第３の形状の導電層５０３７〜５０４２に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【００８５】
さらに、３〜１００[％]の水素を含む雰囲気中で、３００〜４５０[℃]で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８６】
次いで、図１２（Ａ）に示すように、酸化窒化シリコン膜から成る第１の層間絶縁膜５０５５を１００〜２００[nm]の厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜５０５６を形成する。
【００８７】
第２の層間絶縁膜５０５６としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することが出来る。特に、第２の層間絶縁膜５０５６は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５[μm]（さらに好ましくは２〜４[μm]）とすれば良い。
【００８８】
次に、第１の層間絶縁膜５０５５、第２の層間絶縁膜５０５６、およびゲート絶縁膜５００７に対してコンタクトホールを形成した。
【００８９】
コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、Ｎ型の不純物領域５０１７、５０１８、５０２１、５０２３に達するコンタクトホール、Ｐ型の不純物領域５０４３、５０４８、５０４９または５０５４に達するコンタクトホール、ソース信号線５０４２に達するコンタクトホール、およびゲート電極に達するコンタクトホール（図示せず）をそれぞれ形成する。
【００９０】
その後、画素電極５０６３としてＩＴＯ膜を１１０［ｎｍ］の厚さに形成し、パターニングを行った。また、酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。（図１２（Ａ））
【００９１】
その後、Ｓ／Ｄメタル層５１００を形成した。なお、本実施例では、このＳ／Ｄメタル層５１００としてチタン膜、窒化チタン膜、アルミニウム膜をスパッタ法で連続形成した３層構造の積層膜を用いた。勿論、他の導電膜を用いても良い。
【００９２】
Ｓ／Ｄメタル層５１００の上に、絶縁層５１０１を形成する。なお、この絶縁層５１０１としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することが出来る。絶縁層５１０１をこれらの樹脂を用いて、５０００Å〜１μｍの厚さに形成する。本実施例では、絶縁層５１０１としてアクリルを０.６μｍの厚さに形成した。
【００９３】
次に、図１２（Ｂ）に示すように、絶縁層５１０１及びＳ／Ｄメタル層５１００を同時にパターニングし、各配線（接続配線、信号線を含む）５０５７〜５０６２、５０９９及びその上の絶縁膜５１１１を形成した。
【００９４】
ここで、図１７（Ａ）は、パターニング形成されたゲート信号線５０９９付近の拡大図である。絶縁層５１０１及びＳ／Ｄメタル層５１００のエッチングについて、図１７（Ａ）を用いて説明する。なお、図１７（Ａ）において、図１２と同じ符号は同じ部分を示す。
【００９５】
エッチングは、絶縁層５１０１として形成したアクリル１７０４をドライエッチング、また、Ｓ／Ｄメタル層５１００のアルミニウム層１７０３をウエットエッチング、窒化チタン層１７０２及びチタン層１７０１をドライエッチングによって行う。これにより、アルミニウム層を、内側に０.１μｍ〜０.５μｍ窪ませた形状を作製することができる。
【００９６】
図１２（Ｂ）において、ドレイン配線５０６１及び接続配線５０６２を画素電極５０６３と接して重なるように配置することでコンタクトを取っている。
【００９７】
こうして、同一基板上に、駆動回路部のＴＦＴ及び画素部のＴＦＴと保持容量が完成する。本明細書では、便宜上、この様な基板をアクティブマトリクス基板とよぶ。
【００９８】
なお、本実施例では、透過型のアクティブマトリクス型液晶表示装置のアクティブマトリクス基板の作製方法を示したが、反射型のアクティブマトリクス型液晶表示装置のアクティブマトリクス基板も同様の手法で作製可能である。
【００９９】
この様にして得られたアクティブマトリクス基板の、ゲート信号線及びその上部に形成された絶縁層の断面ＳＥＭ（走査電子顕微鏡）写真を図１６（ａ）に示す。図１６（ａ）は、配向膜を形成する前の観察像である。
【０１００】
（実施例４）
本実施例では、実施例３の手法により作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。説明には図１３を用いる。
【０１０１】
図１２（Ｂ）の状態のアクティブマトリクス基板を得た後、図１２（Ｂ）のアクティブマトリクス基板上に配向膜１６７を形成しラビング処理を行う。この配向膜１６７は、５００Å〜１５００Åの膜厚で形成するのが好ましい。本実施例では、７００Åの膜厚で形成した。
【０１０２】
ここで、図１７（Ｂ）に示すように、配向膜１６７を、図１７（Ａ）に示したアルミニウム層の窪み部分に入れる。これにより、ゲート信号線の信号電圧による、ゲート信号線周りに生じる電界の液晶部への影響を、さらに軽減することができる。なお、図１７（Ｂ）において、図１３と同じ符号は同じ部分を示す。
【０１０３】
ゲート信号線及びその上部に形成された絶縁層を、配向膜で覆ったところの観察像を図１６（ｂ）に示す。なお、配向膜をつけた後、２００℃で９０分間ポストベークを行っている。
【０１０４】
なお、本実施例では配向膜１６７を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ（図示せず）を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
【０１０５】
次いで、対向基板１６８を用意する。この対向基板には、着色層１７４、遮光層１７５が各画素に対応して配置されたカラーフィルタに設けられている。また、駆動回路の部分にも遮光層１７７を設けた。このカラーフィルタと遮光層１７７とを覆う平坦化膜１７６を設けた。次いで、平坦化膜１７６上に透明導電膜からなる対向電極１６９を画素部に形成し、対向基板の全面に配向膜１７０を形成し、ラビング処理を施した。この配向膜１７０は、５００Å〜１５００Åの膜厚で形成するのが好ましい。本実施例では、７００Åの膜厚で形成した。
【０１０６】
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材１７１で貼り合わせる。シール材１７１にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料１７３を注入し、封止剤（図示せず）によって完全に封止する。液晶材料１７３には公知の液晶材料を用いれば良い。このようにして図１３に示すアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、実施例２で述べた手法によりＦＰＣを貼りつけた。
【０１０７】
こうして得られた液晶表示パネルの構成を図１５の上面図を用いて説明する。なお、図１４と対応する部分には同じ符号を用いた。
【０１０８】
図１５で示す上面図は、画素部１４０３、ソース信号線駆動回路１４０１、ゲート信号線駆動回路１４０２、ＦＰＣ端子１４０６を貼り付ける外部入力端子１４０４、外部入力端子と各回路の入力部までを接続する配線１４０７ａ、１４０７ｂなどが形成されたアクティブマトリクス基板と、カラーフィルタなどが設けられた対向基板１４２０とがシール材１４３０を介して貼り合わされている。
【０１０９】
ソース信号線駆動回路１４０１と重なるように対向基板側に遮光層４７７ａが設けられ、ゲート信号線駆動回路１４０２と重なるように対向基板側に遮光層４７７ｂが形成されている。また、画素部１４０３上の対向基板側に設けられたカラーフィルタ４０９は遮光層と、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着色層とが各画素に対応して設けられている。実際に表示する際には、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、青色（Ｂ）の着色層の３色でカラー表示を形成するが、これら各色の着色層の配列は任意なものとする。
【０１１０】
ここでは、カラー化を図るためにカラーフィルタ４０９を対向基板に設けているが特に限定されず、アクティブマトリクス基板を作製する際、アクティブマトリクス基板にカラーフィルタを形成してもよい。
【０１１１】
また、カラーフィルタにおいて隣り合う画素の間には遮光層が設けられており、表示領域以外の箇所を遮光している。また、ここでは、駆動回路を覆う領域にも遮光層４７７ａ、４７７ｂを設けているが、駆動回路を覆う領域は、後に液晶表示装置を電子機器の表示部として組み込む際、カバーで覆うため、特に遮光層を設けない構成としてもよい。また、アクティブマトリクス基板を作製する際、アクティブマトリクス基板に遮光層を形成してもよい。
【０１１２】
また、上記遮光層を設けずに、対向基板と対向電極の間に、カラーフィルタを構成する着色層を複数層重ねた積層で遮光するように適宜配置し、表示領域以外の箇所（各画素電極の間隙）や、駆動回路を遮光してもよい。
【０１１３】
この様にして、液晶表示装置が完成する。
【０１１４】
なお、本実施例では、透過型のアクティブマトリクス型液晶表示装置の作製方法を示したが、反射型のアクティブマトリクス型液晶表示装置も同様の手法で作製可能である。
【０１１５】
（実施例５）
実施例３及び実施例４のようにして作製される液晶表示装置は、液晶モジュールを構成でき、さらに液晶表示表示装置は各種電子機器の表示部として用いることができる。以下に、本発明を用いて形成された液晶表示装置を表示媒体として組み込んだ電子機器について説明する。
【０１１６】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８に示す。
【０１１７】
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、筐体２００２、表示部２００３、キーボード２００４等を含む。本発明の液晶表示装置はパーソナルコンピュータの表示部２００３に用いることができる。
【０１１８】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明の液晶表示装置はビデオカメラの表示部２１０２に用いることができる。
【０１１９】
図１８（Ｃ）は頭部取り付け型の液晶表示装置の一部（右片側）であり、本体２３０１、信号ケーブル２３０２、頭部固定バンド２３０３、表示モニタ２３０４、光学系２３０５、表示部２３０６等を含む。本発明の液晶表示装置は頭部取り付け型の液晶表示装置の表示部２３０６に用いることができる。
【０１２０】
図１８（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、操作スイッチ２４０３、表示部（ａ）２４０４、表示部（ｂ）２４０５等を含む。表示部（ａ）は主として画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明の液晶表示装置は記録媒体を備えた画像再生装置の表示部（ａ）、（ｂ）に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることができる。
【０１２１】
図１８（Ｅ）は携帯型（モバイル）コンピュータであり、本体２５０１、カメラ部２５０２、受像部２５０３、操作スイッチ２５０４、表示部２５０５等を含む。本発明の液晶表示装置２５０５は携帯型（モバイル）コンピュータの表示部に用いることができる。
【０１２２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜４のどのような組み合わせからなる構成を用いても実現することができる。
【０１２３】
【発明の効果】
従来の逆クロス構造の液晶表示装置では、ゲート信号線が直接配向膜に接していたため、そこを流れる信号電圧によって液晶が劣化するという問題があった。
【０１２４】
本発明は、上記構成により、作製工程上使用するマスク枚数を増やすことなく、ゲート信号線の上部に絶縁膜を形成することができる。これにより、ゲート信号線を流れる信号電圧の液晶への影響を抑え、液晶の劣化を防ぐことができる。
【図面の簡単な説明】
【図１】    本発明の液晶表示装置の画素部の断面図。
【図２】    本発明の液晶表示装置の画素部の作製工程を示す図。
【図３】    液晶表示装置の画素の構成を示す図。
【図４】    液晶の印可電圧と透過光量を関係を示す図。
【図５】    液晶表示装置の駆動電圧のタイミングチャートを示す図。
【図６】    従来の液晶表示装置の画素部の断面図及び上面図。
【図７】    従来の液晶表示装置の画素部の断面図及び上面図。
【図８】    本発明の液晶表示装置の画素部の断面図。
【図９】    本発明の液晶表示装置の画素部の作製工程を示す図。
【図１０】  本発明の液晶表示装置の作製工程を示す図。
【図１１】  本発明の液晶表示装置の作製工程を示す図。
【図１２】  本発明の液晶表示装置の作製工程を示す図。
【図１３】  本発明の液晶表示装置の作製工程を示す図。
【図１４】  本発明の液晶表示装置の上面図及び断面図。
【図１５】  本発明の液晶表示装置の上面図。
【図１６】  本発明の液晶表示装置のＴＦＴのゲート信号線周辺のＳＥＭ観察像。
【図１７】  本発明の液晶表示装置のＴＦＴのゲート信号線周辺の拡大図。
【図１８】  本発明の液晶表示装置を用いた電子機器の図。
【図１】
0004689009.tif 000002
【図２】
0004689009.tif 000003
【図３】
0004689009.tif 000004
【図４】
0004689009.tif 000005
【図５】
0004689009.tif 000006
【図６】
0004689009.tif 000007
【図７】
0004689009.tif 000008
【図８】
0004689009.tif 000009
【図９】
0004689009.tif 000010
【図１０】
0004689009.tif 000011
【図１１】
0004689009.tif 000012
【図１２】
0004689009.tif 000013
【図１３】
0004689009.tif 000014
【図１４】
0004689009.tif 000015
【図１５】
0004689009.tif 000016
【図１６】
0004689009.tif 000017
【図１７】
0004689009.tif 000018
【図１８】
0004689009.tif 000019