(57)【特許請求の範囲】
【請求項１】
電源電圧端子と接地端子間に直列に接続されたハイサイドトランジスタおよびローサイドトランジスタを含むトランジスタ対を少なくとも２対含む出力段に対して駆動信号を供給し、駆動対象のモータのコイルに、スイッチング電圧を供給するモータ駆動回路であって、
前記モータのトルクの目標値に応じて、前記出力段のトランジスタのオンオフを制御する駆動信号を生成する駆動信号生成回路と、
前記駆動信号生成回路から出力される前記駆動信号にもとづき、前記出力段の前記ハイサイドトランジスタおよび前記ローサイドトランジスタを交互にオンオフするドライバ回路と、
を備え、
前記ドライバ回路は、前記モータの停止が指示されると、前記トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか一方を直ちにオフするとともに、前記トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、所定の遅延時間経過後にオフし、かつ
前記ドライバ回路は、
前記モータの停止を指示する停止信号を受け、前記遅延時間だけシフトした異なるタイミングで、所定レベルとなる第１タイミング信号および第２タイミング信号を出力するタイミング信号生成回路と、
前記駆動信号生成回路から前記ハイサイドトランジスタに供給されるハイサイド駆動信号の経路上に設けられ、前記ハイサイド駆動信号を前記第１タイミング信号と論理合成し、前記第１タイミング信号が所定レベルの期間、前記ハイサイドトランジスタを強制的にオフする第１合成回路と、
前記駆動信号生成回路から前記ローサイドトランジスタに供給されるローサイド駆動信号の経路上に設けられ、前記ローサイド駆動信号を前記第２タイミング信号と論理合成し、前記第２タイミング信号が所定レベルの期間、前記ローサイドトランジスタを強制的にオフする第２合成回路と、
を含むことを特徴とするモータ駆動回路。
【請求項２】
前記タイミング信号生成回路は、前記第１タイミング信号を所定レベルとしてから、前記遅延時間経過後に前記第２タイミング信号を所定レベルとし、
前記第２合成回路は、前記遅延時間の間、前記ローサイドトランジスタのオンオフを、前記ローサイド駆動信号にもとづき設定することを特徴とする請求項１に記載のモータ駆動回路。
【請求項３】
前記タイミング信号生成回路は、前記第２タイミング信号を所定レベルとしてから、前記遅延時間経過後に前記第１タイミング信号を所定レベルとし、
前記第１合成回路は、前記遅延時間の間、前記ハイサイドトランジスタのオンオフを、前記ハイサイド駆動信号にもとづき設定することを特徴とする請求項１に記載のモータ駆動回路。
【請求項４】
前記タイミング信号生成回路は、前記第１タイミング信号を所定レベルとしてから、前記遅延時間経過後に前記第２タイミング信号を所定レベルとし、
前記第２合成回路は、前記遅延時間の間、前記ローサイドトランジスタを、強制的にオンすることを特徴とする請求項１に記載のモータ駆動回路。
【請求項５】
前記タイミング信号生成回路は、前記第２タイミング信号を所定レベルとしてから、前記遅延時間経過後に前記第１タイミング信号を所定レベルとし、
前記第１合成回路は、前記遅延時間の間、前記ハイサイドトランジスタを、強制的にオンすることを特徴とする請求項１に記載のモータ駆動回路。
【請求項６】
前記モータの状態をモニタし、所定の条件を満たすとき所定レベルとなり、前記モータの停止を指示する停止信号を生成する停止信号生成回路をさらに備えることを特徴とする請求項１から５のいずれかに記載のモータ駆動回路。
【請求項７】
前記停止信号生成回路は、前記モータの温度をモニタし、所定の温度範囲から逸脱したときに、前記停止信号を所定レベルとすることを特徴とする請求項６に記載のモータ駆動回路。
【請求項８】
前記停止信号生成回路は、前記モータの回転状態をモニタし、回転不能のときに、前記停止信号を所定レベルとすることを特徴とする請求項６に記載のモータ駆動回路。
【請求項９】
前記停止信号生成回路は、前記モータのコイルに流れる電流を検出し、検出した電流が所定値を超えたときに、前記停止信号を所定レベルとすることを特徴とする請求項６に記載のモータ駆動回路。
【請求項１０】
１つの半導体基板上に一体集積化されたことを特徴とする請求項１から９のいずれかに記載のモータ駆動回路。
【請求項１１】
ファンモータと、
前記ファンモータを駆動する請求項１から１０のいずれかに記載のモータ駆動回路と、
を備えることを特徴とする冷却装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ駆動技術に関する。
【背景技術】
【０００２】
近年のパーソナルコンピュータやワークステーションの高速化にともない、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｏｒ  Ｕｎｉｔ）やＤＳＰ(Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ)などの演算処理用ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）の動作速度は上昇の一途をたどっている。
【０００３】
このようなＬＳＩは、その動作速度、すなわちクロック周波数が高くなるにつれて発熱量も大きくなる。ＬＳＩからの発熱は、そのＬＳＩ自体を熱暴走に導いたり、あるいは周囲の回路に対して影響を及ぼすという問題がある。したがって、ＬＳＩの適切な熱冷却はきわめて重要な技術となっている。
【０００４】
ＬＳＩを冷却するための技術の一例として、冷却ファンによる空冷式の冷却方法がある。この方法においては、たとえば、ＬＳＩの表面に対向して冷却ファンを設置し、冷たい空気を冷却ファンによりＬＳＩ表面に吹き付ける。このような冷却ファンによるＬＳＩの冷却に際して、ＬＳＩ付近の温度をモニタし、その温度に応じてファンの回転を変化させることにより冷却の程度を調整することが行われている（特許文献１、２）。また、特許文献３には、ファンモータが予め定められた最低の回転数以上で回転するように、パルス幅変調された信号のデューティ比を制限する技術が開示されている。
【０００５】
【特許文献１】特開平７−３１１９０号公報
【特許文献２】特開２００１−２８４８６８号公報
【特許文献３】特開２００４−１５３９５５号公報
【特許文献４】特開平６−９８５７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
回転しているモータを停止すると、コイルに回生電流が流れ、この回生電流が、電源に向かって流れるという問題があった。この際に発生する逆起電圧は、トランジスタ素子などの耐圧を超える場合も想定される。かかる問題は、ファンモータの駆動のみでなく、その他のモータ駆動の際にも発生する。
【０００７】
特許文献４には、サイリスタを駆動対象のモータと並列に設け、回生制御を行う技術が開示されている。しかしながら、特許文献４に記載される技術は、複数のトランジスタによってブリッジ回路を構成し、複数のトランジスタを交互にオンオフして駆動する際（たとえば特許文献３のＨブリッジ回路など）には、利用することができない。
【０００８】
Ｈブリッジ回路などを利用したモータ駆動回路では、モータの停止時に生ずる逆起電圧から回路を保護するために、電源電圧端子と接地間に、キャパシタを設けたり、ツェナーダイオードを設け、回生電流の逃げ道を形成し、逆起電圧をクランプする手法がとられていた。しかしながら、キャパシタやツェナーダイオードの追加は、回路面積やコストの上昇につながるという問題があった。
【０００９】
本発明は係る課題に鑑みてなされたものであり、その目的は、ブリッジ構成によりモータを駆動するモータ駆動回路におけるモータの停止時の逆起電圧の発生の抑制にある。
【課題を解決するための手段】
【００１０】
本発明のある態様は、電源電圧端子と接地端子間に直列に接続されたハイサイドトランジスタおよびローサイドトランジスタを含むトランジスタ対を少なくとも２対含む出力段に対して駆動信号を供給し、駆動対象のモータのコイルに、スイッチング電圧を供給するモータ駆動回路に関する。このモータ駆動回路は、モータのトルクの目標値に応じて、出力段のトランジスタのオンオフを制御する駆動信号を生成する駆動信号生成回路と、駆動信号生成回路から出力される駆動信号にもとづき、出力段のハイサイドトランジスタおよびローサイドトランジスタを交互にオンオフするドライバ回路と、を備える。ドライバ回路は、モータの停止が指示されると、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか一方を直ちにオフするとともに、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、所定の遅延時間経過後にオフする。
【００１１】
この態様によると、遅延時間の間、ハイサイドトランジスタで構成されるループ、あるいはローサイドトランジスタで構成されるループに回生電流を流すことができるため、逆起電圧の発生を抑制することができる。
【００１２】
ドライバ回路は、遅延時間の間、ハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、駆動信号にもとづき制御してもよい。
この場合、遅延時間の間、回生電流は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のボディダイオードあるいは別に設けられたフライホイールダイオードを介して流れる。
【００１３】
ドライバ回路は、遅延時間の間、ハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、強制的にオンしてもよい。
この場合、遅延時間の間、ハイサイドトランジスタあるいはローサイドトランジスタがオンするため、回生電流がトランジスタの抵抗値の低いチャンネルを流れることになり、回路の消費電力を低減することができる。
【００１４】
ドライバ回路は、モータの停止を指示する停止信号を受け、遅延時間だけシフトした異なるタイミングで、所定レベルとなる第１タイミング信号および第２タイミング信号を出力するタイミング信号生成回路と、駆動信号生成回路からハイサイドトランジスタに供給されるハイサイド駆動信号の経路上に設けられ、ハイサイド駆動信号を第１タイミング信号と論理合成し、第１タイミング信号が所定レベルの期間、ハイサイドトランジスタを強制的にオフする第１合成回路と、駆動信号生成回路からローサイドトランジスタに供給されるローサイド駆動信号の経路上に設けられ、ローサイド駆動信号を第２タイミング信号と論理合成し、第２タイミング信号が所定レベルの期間、ローサイドトランジスタを強制的にオフする第２合成回路と、を含んでもよい。
【００１５】
タイミング信号生成回路は、第１タイミング信号を所定レベルとしてから、遅延時間経過後に第２タイミング信号を所定レベルとし、第２合成回路は、遅延時間の間、ローサイドトランジスタを、ローサイド駆動信号にもとづき駆動してもよい。
【００１６】
タイミング信号生成回路は、第２タイミング信号を所定レベルとしてから、遅延時間経過後に第１タイミング信号を所定レベルとし、第１合成回路は、遅延時間の間、ハイサイドトランジスタを、ハイサイド駆動信号にもとづき駆動してもよい。
【００１７】
タイミング信号生成回路は、第１タイミング信号を所定レベルとしてから、遅延時間経過後に第２タイミング信号を所定レベルとし、第２合成回路は、遅延時間の間、ローサイドトランジスタを、強制的にオンしてもよい。
【００１８】
タイミング信号生成回路は、第２タイミング信号を所定レベルとしてから、遅延時間経過後に第１タイミング信号を所定レベルとし、第１合成回路は、遅延時間の間、ハイサイドトランジスタを、強制的にオンしてもよい。
【００１９】
モータの状態をモニタし、所定の条件を満たすとき所定レベルとなり、モータの停止を指示する停止信号を生成する停止信号生成回路をさらに備えてもよい。
【００２０】
停止信号生成回路は、モータの温度をモニタし、所定の温度範囲から逸脱したときに、停止信号を所定レベルとしてもよい。停止信号生成回路は、モータの回転状態をモニタし、回転不能のときに、停止信号を所定レベルとしてもよい。停止信号生成回路は、モータのコイルに流れる電流を検出し、検出した電流が所定値を超えたときに、停止信号を所定レベルとしてもよい。
【００２１】
モータ駆動回路は、１つの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。モータ駆動回路を、１つのＬＳＩとして集積化することにより、回路面積を削減することができる。
【００２２】
本発明の別の態様は、冷却装置である。この冷却装置は、ファンモータと、ファンモータを駆動する上述のモータ駆動回路と、を備える。
【００２３】
本発明のさらに別の態様は、電子機器である。この電子機器は、上述の冷却装置を備える。この態様によると、電子機器の内部の冷却対象を、温度に応じて好適に冷却することができる。
【００２４】
本発明のさらに別の態様は、電源電圧端子と接地端子間に直列に接続されたハイサイドトランジスタおよびローサイドトランジスタを含むトランジスタ対を少なくとも２対含む出力段に対して駆動信号を供給し、駆動対象のモータのコイルに、スイッチング電圧を供給するモータ駆動方法である。このモータ駆動方法は、モータのトルクの目標値に応じて、出力段のトランジスタのオンオフを制御する駆動信号を生成するステップと、生成した駆動信号にもとづき、出力段のハイサイドトランジスタおよびローサイドトランジスタを交互にオンオフするステップと、モータの停止を指示する停止信号を生成するステップと、モータの停止が指示されると、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか一方を直ちにオフするとともに、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、所定の遅延時間経過後にオフするステップと、を備える。
【００２５】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２６】
本発明によれば、ブリッジ構成によりモータを駆動するモータ駆動回路において、モータの停止時の逆起電圧の発生を抑制することができる。
【発明を実施するための最良の形態】
【００２７】
（第１の実施の形態）
本発明の実施の形態は、デスクトップ型あるいはノート型のパーソナルコンピュータやワークステーションなどの電子計算機、あるいは冷蔵庫などの電子機器を冷却するための冷却装置に使用されるモータ駆動回路に関する。
【００２８】
図１は、本発明の第１の実施の形態に係る冷却装置２００の構成を示す回路図である。冷却装置２００は、モータ駆動回路１００、Ｈブリッジ回路１１０、ファンモータ１２０を含む。
【００２９】
ファンモータ１２０は、本実施の形態において単相全波モータであって、図示しない冷却対象物に対向して配置される。このファンモータ１２０は、モータ駆動回路１００およびＨブリッジ回路１１０によって生成されるスイッチング信号Ｖｓｗ１、Ｖｓｗ２によりコイル電流、すなわち通電状態が制御されて回転が制御される。
【００３０】
Ｈブリッジ回路１１０は、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２、電流検出抵抗Ｒｄｅｔを含む。このＨブリッジ回路１１０は、ファンモータ１２０を駆動するための出力段である。第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１は、電源電圧端子１１２と接地端子ＧＮＤ間に直列に接続され、トランジスタ対（以下、第１トランジスタ対という）を構成する。同様に、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２も、トランジスタ対（以下第２トランジスタ対という）を構成する。本実施の形態において、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２は、ＰチャンネルＭＯＳＦＥＴである。また、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２は、ＮチャンネルＭＯＳＦＥＴである。
【００３１】
第１トランジスタ対を構成する第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２は、交互に相補的にオンオフする。第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１のオンオフは、各トランジスタのゲートに印加される、第１ハイサイド駆動信号ＳＤＨ１、第１ローサイド駆動信号ＳＤＬ１によって制御される。
【００３２】
第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１の接続点の電圧が、第１スイッチング信号Ｖｓｗ１として、ファンモータ１２０のコイルの一端に印加される。第１ハイサイドトランジスタＭＨ１がオンのとき、第１スイッチング信号Ｖｓｗ１は電源電圧Ｖｄｄとなり、第１ローサイドトランジスタＭＬ１がオンのとき、第１スイッチング信号Ｖｓｗ１は接地電位（０Ｖ）となる。
【００３３】
第２トランジスタ対を構成する第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフは、各トランジスタのゲートに印加される第２ハイサイド駆動信号ＳＤＨ２、第２ローサイド駆動信号ＳＤＬ２によって制御される。２つのトランジスタの接続点の電圧は、第２スイッチング信号Ｖｓｗ２として、ファンモータ１２０のコイルの他端に印加される。第２スイッチング信号Ｖｓｗ２は、第１スイッチング信号Ｖｓｗ１と逆相となるように制御される。
【００３４】
共通に接続された第１ローサイドトランジスタＭＬ１および第２ローサイドトランジスタＭＬ２のソースと、接地端子ＧＮＤ間には、電流検出抵抗Ｒｄｅｔが設けられる。この電流検出抵抗Ｒｄｅｔは、ファンモータ１２０のコイルに流れる電流を電圧（検出電圧Ｖｄｅｔという）に変換する。検出電圧Ｖｄｅｔは、モータ駆動回路１００に帰還される。
【００３５】
なお、Ｈブリッジ回路１１０を構成する４つのトランジスタは、モータ駆動回路１００に一体集積化されてもよい。また、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２のソースと、電源電圧Ｖｄｄを出力する電源（図示せず）には、逆接防止用のダイオードを設けてもよい。
【００３６】
モータ駆動回路１００は、出力段であるＨブリッジ回路１１０に対して、駆動信号ＳＤＨ１、ＳＨＬ１、ＳＤＨ２、ＳＤＬ２を供給する。Ｈブリッジ回路１１０の駆動方法としては、リニア駆動と、パルス駆動があるが、本実施の形態はいずれの方式にも対応することができるものである。
【００３７】
モータ駆動回路１００は、駆動信号生成回路１０、ドライバ回路２０、停止信号生成回路３０を備え、ひとつの半導体基板上に一体集積化された機能ＩＣである。
【００３８】
駆動信号生成回路１０は、ファンモータ１２０のトルクの目標値およびロータの相遷移に応じて、Ｈブリッジ回路１１０のトランジスタＭＨ１、ＭＨ２、ＭＬ１、ＭＬ２のオンオフを制御する駆動信号ＳＤＨ１、ＳＤＨ２、ＳＤＬ１、ＳＤＬ２を生成する。駆動信号生成回路１０は、たとえば、図示しないホール素子から出力されるホール信号にもとづいて、駆動信号（以下、必要に応じてＳＤと総称する）を生成してもよい。さらに、トルクの目標値に応じて、デューティ比が設定されるパルス幅変調信号を生成し、このパルス幅変調信号と、ホール信号を合成することにより、駆動信号ＳＤを生成してもよい。
【００３９】
ドライバ回路２０は、駆動信号生成回路１０から出力される駆動信号ＳＤにもとづき、Ｈブリッジ回路１１０のハイサイドトランジスタＭＨ１、ＭＨ２およびローサイドトランジスタＭＬ１、ＭＬ２を相補的に、交互にオンオフする。
【００４０】
ドライバ回路２０は、モータの停止が指示されると、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか一方を直ちにオフする。本実施の形態においてドライバ回路２０は、第１、第２トランジスタ対それぞれの第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２を直ちにオフするものとする。
【００４１】
さらに、ドライバ回路２０は、トランジスタ対のハイサイドトランジスタまたはローサイドトランジスタのいずれか他方を、所定の遅延時間τｄ経過後にオフする。本実施の形態においてドライバ回路２０は、第１、第２トランジスタ対それぞれの第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２を遅延時間τｄ経過後にオフする。
【００４２】
次に、ドライバ回路２０の構成例について、図１のブロック図をもとに説明する。本実施の形態において、ドライバ回路２０は、タイミング信号生成回路２２、第１合成回路２４、第２合成回路２６、プリドライバ２８を含む。
【００４３】
タイミング信号生成回路２２は、ファンモータ１２０の停止を指示する停止信号Ｓｓｔｏｐを受け、遅延時間τｄだけシフトした異なるタイミングで、ハイレベルとなる第１タイミング信号ＳＴ１、第２タイミング信号ＳＴ２を出力する。本実施の形態において、タイミング信号生成回路２２は、第１タイミング信号ＳＴ１をハイレベルとしてから、遅延時間τｄ経過後に第２タイミング信号ＳＴ２をハイレベルとする。
【００４４】
第１合成回路２４は、駆動信号生成回路１０から第１ハイサイドトランジスタＭＨ１および第２ハイサイドトランジスタＭＨ２に供給される、第１ハイサイド駆動信号ＳＤＨ１、第２ハイサイド駆動信号ＳＤＨ２の経路上に設けられる。第１合成回路２４は、ハイサイド駆動信号ＳＤＨ１、ＳＤＨ２を、第１タイミング信号ＳＴ１と論理合成し、第１タイミング信号ＳＴ１がハイレベルの期間、ハイサイドトランジスタＭＨ１、ＭＨ２を強制的にオフする。第１合成回路２４は、第１タイミング信号ＳＴ１がハイレベルの期間、ハイサイド駆動信号ＳＤＨ１、ＳＤＨ２の信号レベルを、ハイサイドトランジスタＭＨ１、ＭＨ２がオフする論理値に固定する。第１合成回路２４は、ＡＮＤゲートやＯＲゲートなどを用いて容易に構成することができる。
【００４５】
第２合成回路２６は、駆動信号生成回路１０から第１ローサイドトランジスタＭＬ１および第２ローサイドトランジスタＭＬ２に供給される、第１ローサイド駆動信号ＳＤＬ１および第２ローサイド駆動信号ＳＤＬ２の経路上に設けられる。第２合成回路２６は、ローサイド駆動信号ＳＤＬ１、ＳＤＬ２を第２タイミング信号ＳＴ２と論理合成し、第２タイミング信号ＳＴ２がハイレベルの期間、ローサイドトランジスタＭＬ１、ＭＬ２を強制的にオフする。第２合成回路２６は、第２タイミング信号ＳＴ２がハイレベルの期間、ローサイド駆動信号ＳＤＬ１、ＳＤＬ２の信号レベルを、ローサイドトランジスタＭＬ１、ＭＬ２がオフする論理値に固定する。
【００４６】
また、本実施の形態において、第２合成回路２６は、遅延時間τｄの間、ローサイドトランジスタＭＬ１、ＭＬ２のオンオフを、ローサイド駆動信号ＳＤＬ１、ＳＤＬ２にもとづき設定する。
【００４７】
第１合成回路２４および第２合成回路２６から出力されるハイサイド駆動信号ＳＤＨ１’、ＳＤＨ２’、およびローサイド駆動信号ＳＤＬ１’、ＳＤＬ２’は、プリドライバ２８へと入力される。プリドライバ２８は、Ｈブリッジ回路１１０を構成するトランジスタを駆動するのに十分な駆動能力を有する。プリドライバ２８は、駆動信号ＳＤＨ１’、ＳＤＨ２’、ＳＤＬ１’、ＳＤＬ２’にもとづいて、トランジスタＭＨ１、ＭＨ２、ＭＬ１、ＭＨ２のオンオフを切り換える。
【００４８】
停止信号生成回路３０は、ファンモータ１２の状態をモニタし、所定の条件を満たすときハイレベルとなってファンモータ１２０の停止を指示する停止信号Ｓｓｔｏｐを生成する。本実施の形態において、停止信号生成回路３０にはファンモータ１２０のコイルに流れる電流に対応した検出電圧Ｖｄｅｔが入力されている。停止信号生成回路３０は、検出電圧Ｖｄｅｔが所定のしきい値電圧を超えたとき、すなわち、コイル電流が所定値を超えたときに、停止信号Ｓｓｔｏｐをハイレベルとして、ファンモータ１２０の停止を指示する。
【００４９】
停止信号生成回路３０は、ファンモータ１２０のコイル電流の他、ファンモータ１２０の温度をモニタし、温度が所定の温度範囲を逸脱したときに、停止信号Ｓｓｔｏｐをハイレベルとしてもよい。また、停止信号生成回路３０は、ファンモータ１２０の回転状態をモニタし、異物などによって回転不能のときに、停止信号Ｓｓｔｏｐをハイレベルとしてもよい。停止信号生成回路３０は、複数の情報をモニタし、複合的に解析して停止信号Ｓｓｔｏｐを生成してもよい。停止信号生成回路３０は、回路の異常を検出する回路と把握してもよい。また、タイミング信号生成回路２２に入力される停止信号Ｓｓｔｏｐは、モータ駆動回路１００の外部から与えられてもよい。
【００５０】
以上のように構成されたモータ駆動回路１００の動作について説明する。図２（ａ）〜（ｅ）は、本実施の形態に係るモータ駆動回路１００の、モータ停止時における動作状態を示すタイムチャートである。図２（ａ）は、停止信号Ｓｓｔｏｐを、同図（ｂ）は、第１タイミング信号ＳＴ１を、同図（ｃ）は、第２タイミング信号ＳＴ２を、同図（ｄ）は、第１合成回路２４から出力されるハイサイド駆動信号ＳＤＨ’を、同図（ｅ）は、第２合成回路２６から出力されるローサイド駆動信号ＳＤＬ’を示す。
【００５１】
時刻ｔ０〜ｔ１の期間、モータ駆動回路１００は、ファンモータ１２０を所定の回転数で回転させている。時刻ｔ１に、停止信号生成回路３０によって回路の異常が検出されると、停止信号Ｓｓｔｏｐがハイレベルとなる。停止信号Ｓｓｔｏｐがハイレベルとなると、タイミング信号生成回路２２は、直ちに第１タイミング信号ＳＴ１をハイレベルとする。
【００５２】
時刻ｔ１に、第１タイミング信号ＳＴ１がハイレベルとなると、第１合成回路２４は、ハイサイド駆動信号ＳＤＨの論理値を固定し、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２をオフする。
【００５３】
時刻ｔ１から遅延時間τｄ経過後の時刻ｔ２に、タイミング信号生成回路２２は、第２タイミング信号ＳＴ２をハイレベルとする。第２タイミング信号ＳＴ２がハイレベルとなると、第２合成回路２６は、ローサイド駆動信号ＳＤＬの論理値を固定し、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２をオフする。
【００５４】
時刻ｔ１〜ｔ２の遅延時間τｄの期間、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２は、駆動信号生成回路１０により生成される駆動信号ＳＤＬ１、ＳＤＬ２によってオンオフが制御されている。上述のように、第１ローサイド駆動信号ＳＤＬ１、第２ローサイド駆動信号ＳＤＬ２は、排他的にオンオフが制御されるため、時刻ｔ１〜ｔ２においても、ファンモータ１２０のロータの位置に応じて、一方がオン、他方がオフの状態となっている。
【００５５】
図３（ａ）〜（ｃ）は、モータ停止時のＨブリッジ回路１１０の状態を示す図である。図３（ａ）は、停止信号Ｓｓｔｏｐがハイレベルに遷移した時刻ｔ１の直前における状態を、同図（ｂ）は、時刻ｔ１〜ｔ２の遅延時間τｄの期間の状態を、同図（ｃ）は、時刻ｔ２以降の状態を示している。図３（ａ）〜（ｃ）において、Ｈブリッジ回路１１０を構成するトランジスタは、スイッチとして示される。
【００５６】
図３（ａ）に示すように、停止信号Ｓｓｔｏｐがハイレベルとなる時刻ｔ１の直前において、第１ハイサイドトランジスタＭＨ１、第２ローサイドトランジスタＭＬ２がオンの状態であったとする。このとき、ファンモータ１２０のコイルＬには、電源電圧端子１１２から第１ハイサイドトランジスタＭＨ１、コイルＬ、第２ローサイドトランジスタＭＬ２の経路でコイル電流Ｉｃｏｉｌが流れている。
【００５７】
時刻ｔ１に、第１ハイサイドトランジスタＭＨ１、第２ハイサイドトランジスタＭＨ２が強制的にオフすると、コイルＬに蓄えられていたエネルギによって、逆起電力が発生し、同図（ａ）に流れていたコイル電流Ｉｃｏｉｌを流し続けようとする。その結果、第１ローサイドトランジスタＭＬ１のバックゲートとドレイン間に存在するボディダイオードＤ１を介して、コイル電流Ｉｃｏｉｌが供給される。
【００５８】
図３（ｂ）に示す状態が遅延時間τｄの間、保持されると、コイルＬに蓄えられたエネルギが消散し、コイル電流Ｉｃｏｉｌは０となる。逆に言えば、遅延時間τｄは、回生によりエネルギが消散するのに要する時間よりも長く設定することが望ましい。この時間は、コイルのインダクタンス等によって定めるべき値であり、ファンモータなどに使用されるモータであれば、たとえば、サブｍｓから数十ｍｓの範囲に設定するのが望ましい。
【００５９】
時刻ｔ２に、第２タイミング信号ＳＴ２がハイレベルとなると、図３（ｃ）に示すように、すべてのトランジスタ（スイッチ）がオフする。
【００６０】
このように、本実施の形態に係るモータ駆動回路１００によれば、モータの停止が指示されてから、ローサイドトランジスタをオフするまでに遅延をもたせることにより、２つのローサイドトランジスタを含むループによって回生経路を形成することができ、回生電流を消散することができる。その結果、コイルＬに流れる回生電流が、電源電圧端子１１２を介して、外部に接続される電源に流れ込まないため、逆起電圧によって、電源電圧端子１１２の電位が瞬時的に跳ね上がるのを防止することができる。
【００６１】
また、この態様によれば、電源に電流が流れ込まないために、電源電圧端子１１２と接地端子間にツェナーダイオードを設けたり、キャパシタを設ける必要がなくなるため、回路を簡素化し、また低コスト化を図ることもできる。
【００６２】
次に、第１の実施の形態の変形例について説明する。上述の実施の形態においては、停止信号Ｓｓｔｏｐがハイレベルとなってから、ハイサイドトランジスタをオフし、その後、遅延時間τｄが経過するまでの期間、ローサイドトランジスタをオフしていた。変形例では、停止信号Ｓｓｔｏｐの遷移を受けて、ローサイドトランジスタを直ちにオフし、その後、遅延時間の経過後に、ハイサイドトランジスタをオフしてもよい。
【００６３】
かかる変形例は、たとえば、タイミング信号生成回路２２において、第１タイミング信号ＳＴ１と第２タイミング信号ＳＴ２のレベル遷移のタイミングを入れ替えることによって容易に実現できる。
【００６４】
図４（ａ）〜（ｃ）は、この変形例におけるモータ停止時のＨブリッジ回路１１０の状態を示す図である。図４（ａ）、（ｃ）は、図３（ａ）、（ｃ）と同様である。本変形例では、時刻ｔ１〜ｔ２の遅延時間τｄの期間、回生電流が、第１ハイサイドトランジスタＭＨ１および第２ハイサイドトランジスタＭＨ２のボディダイオードで形成されるループに流れる。その結果、電源電圧端子１１２を介して電源（図示せず）に回生電流が流れ込まず、電源電圧端子１１２の電位が瞬時的に跳ね上がるのを防止することができる。
【００６５】
（第２の実施の形態）
第１の実施の形態では、停止信号Ｓｓｔｏｐがハイレベルとなってから、遅延時間τｄが経過するまでの期間、ローサイドトランジスタ（変形例においては、ハイサイドトランジスタ）のオンオフを、駆動信号生成回路１０から出力される駆動信号にもとづいて設定した。これに対して、第２の実施の形態では、停止信号Ｓｓｔｏｐがハイレベルとなってから、遅延時間τｄが経過するまでの期間、２つのローサイドトランジスタを強制的にオンする。
【００６６】
第２の実施の形態に係るモータ駆動回路１００も、基本的には図１と同様に構成すればよい。たとえば、第２合成回路２６に第２タイミング信号ＳＴ２に加えて、第１タイミング信号ＳＴ１を入力し、２つのタイミング信号を論理演算することにより、第１タイミング信号ＳＴ１のみがハイレベルの期間を検出する。第２合成回路２６は、第１タイミング信号ＳＴ１のみがハイレベルの期間、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２がいずれもオンとなるように、第１ローサイド駆動信号ＳＤＬ１’、第２ローサイド駆動信号ＳＤＬ２’の論理値を制御する。
【００６７】
図５（ａ）〜（ｅ）は、第２の実施の形態に係るモータ駆動回路１００の、モータ停止時における動作状態を示すタイムチャートである。また、図６（ａ）〜（ｃ）は、本実施の形態に係るモータ停止時のＨブリッジ回路１１０の状態を示す図である。
【００６８】
第２の実施の形態に係るモータ駆動回路１００と、第１の実施の形態に係るモータ駆動回路１００は、時刻ｔ１〜ｔ２の遅延時間τｄの期間のみ、その動作を異にする。図５（ｅ）に示すように、時刻ｔ１〜ｔ２の期間、第２合成回路２６から出力される駆動信号ＳＤＬ’は、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２がいずれもオンとなる論理値に設定される。
【００６９】
図６（ａ）は、停止信号Ｓｓｔｏｐがハイレベルに遷移した時刻ｔ１の直前における状態を、同図（ｂ）は、時刻ｔ１〜ｔ２の遅延時間τｄの期間の状態を、同図（ｃ）は、時刻ｔ２以降の状態を示している。
【００７０】
図６（ｂ）に示すように、本実施の形態では、遅延時間τｄの間、第１ローサイドトランジスタＭＬ１、第２ローサイドトランジスタＭＬ２がオン状態とされる。その結果、第１の実施の形態では、第１ローサイドトランジスタＭＬ１のボディダイオードを介して流れていた回生電流が、第１ローサイドトランジスタＭＬ１のチャンネル内を流れることになり、第１ローサイドトランジスタＭＬ１および第２ローサイドトランジスタＭＬ２のチャンネルによってループが形成され、コイルに蓄えられたエネルギが消散される。
【００７１】
第１の実施の形態のように、トランジスタのボディダイオードに電流が流れると、順方向電圧Ｖｆ分の電圧降下が発生する。一方、本実施の形態においては、回生電流が、第１ローサイドトランジスタＭＬ１のチャンネルに流れるため、電圧降下は、ドレインソース間電圧Ｖｄｓとなる。ドレインソース間電圧Ｖｄｓは、順方向電圧Ｖｆに比べて小さいため、消費電力を抑えることができる。
【００７２】
本実施の形態についても、第１の実施の形態と同様の変形例が考えられる。すなわち、変形例では、停止信号Ｓｓｔｏｐの遷移を受けて、ローサイドトランジスタを直ちにオフし、その後、遅延時間の間、２つのハイサイドトランジスタをオンし、その後、ハイサイドトランジスタをオフしてもよい。
【００７３】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００７４】
実施の形態では、モータ駆動回路１００がひとつのＬＳＩに一体集積化される場合について説明したが、これには限定されず、一部の構成要素がＬＳＩの外部にディスクリート素子あるいはチップ部品として設けられ、あるいは複数のＬＳＩにより構成されてもよい。たとえば、Ｈブリッジ回路３６は、ディスクリートのパワートランジスタを用いて構成してもよいし、モータ駆動回路１００に内蔵されてもよい。
【００７５】
また、実施の形態において使用されるトランジスタは、バイポーラトランジスタとＦＥＴを相互に置換してもよいし、Ｐチャンネル、Ｎチャンネルトランジスタを置換して構成してもよい。
【００７６】
実施の形態においては、単相モータを駆動する場合について説明したが、本発明はこれには限定されない。すなわち、３相モータなどを駆動するモータ駆動回路などにおいても、モータの停止時に、ハイサイド側をオフするタイミングと、ローサイド側のトランジスタをオフするタイミングを、遅延時間だけシフトすることにより、回生電流が電源に向かって流れるのを防止することができる。
【００７７】
実施の形態において、モータ駆動回路１００は、ファンモータを駆動する場合について説明したが、本発明に係るモータ駆動回路の駆動対象となるモータは、ファンモータに限定されるものではなく、その他の単相、多相モータに幅広く適用することができる。
【００７８】
実施の形態で説明した回路において、信号のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【図面の簡単な説明】
【００７９】
【図１】第１の実施の形態に係る冷却装置の構成を示す回路図である。
【図２】第１の実施の形態に係るモータ駆動回路のモータ停止時における動作状態を示すタイムチャートである。
【図３】第１の実施の形態におけるＨブリッジ回路のモータ停止時の状態を示す図である。
【図４】第１の実施の形態の変形例におけるＨブリッジ回路のモータ停止時の状態を示す図である。
【図５】第２の実施の形態に係るモータ駆動回路のモータ停止時における動作状態を示すタイムチャートである。
【図６】第２の実施の形態におけるＨブリッジ回路のモータ停止時の状態を示す図である。
【符号の説明】
【００８０】
１００  モータ駆動回路、  １１０  Ｈブリッジ回路、  １１２  電源電圧端子、  １２０  ファンモータ、  ２００  冷却装置、  １０  駆動信号生成回路、  ２０  ドライバ回路、  ２２  タイミング信号生成回路、  ２４  第１合成回路、  ２６  第２合成回路、  ２８  プリドライバ、  ３０  停止信号生成回路、  ＳＴ１  第１タイミング信号、  ＳＴ２  第２タイミング信号、  ＳＤＨ１  第１ハイサイド駆動信号、  ＳＤＨ２  第２ハイサイド駆動信号、  ＳＤＬ１  第１ローサイド駆動信号、  ＳＤＬ２  第２ローサイド駆動信号、  ＭＨ１  第１ハイサイドトランジスタ、  ＭＬ１  第１ローサイドトランジスタ、  ＭＨ２  第２ハイサイドトランジスタ、  ＭＬ２  第２ローサイドトランジスタ、  Ｖｓｗ１  第１スイッチング信号、  Ｖｓｗ２  第２スイッチング信号。
【図１】
0004809046.tif 000002
【図２】
0004809046.tif 000003
【図３】
0004809046.tif 000004
【図４】
0004809046.tif 000005
【図５】
0004809046.tif 000006
【図６】
0004809046.tif 000007