(57)【特許請求の範囲】
【請求項１】
表示ラインに対応した複数の行電極対と前記行電極対の各々に交叉して配列された複数の列電極とを有し前記行電極対及び前記列電極の各交差部に画素を担う放電セルが形成されているプラズマディスプレイパネルを備え、１フィールドの表示期間を、夫々がアドレス期間と発光維持期間とからなる複数のサブフィールドで構成して前記プラズマディスプレイパネルに対する駆動を行うプラズマディスプレイ装置であって、
前記アドレス期間中において前記映像信号に対応した画素データパルスを発生してこれを１表示ライン分毎に順次、前記列電極に印加する列電極ドライバと、
前記アドレス期間中において前記画素データパルス各々の印加タイミングに同期して走査パルスを発生してこれを前記行電極対の一方の行電極に順次印加して行くと共に、前記発光維持期間において全ての前記行電極対に交互に繰り返し維持パルスを印加する行電極ドライバと、を有し、
前記列電極ドライバは、所定電位を有する電源電位を発生して電源ラインに印加する電源回路と、１表示ライン分毎の前記映像信号に応じて前記電源ライン上の前記電源電位を選択的に前記列電極各々に印加することにより前記画素データパルスを生成するデータパルスドライバと、からなり、
前記発光維持期間において前記電源ライン上の電流値を検出しこの検出した電流値に基づいて前記列電極ドライバの電源を遮断せしめるドライバ保護手段を更に備えたことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記ドライバ保護手段は、前記電源回路及び前記電源ライン間を接続又は遮断する電源遮断スイッチと、前記発光維持期間において検出した前記電源ライン上の電流値が所定値よりも大である場合に前記データパルスドライバで内部ショートが生じていると判定して前記電源回路及び前記電源ライン間を遮断せしめるべく前記電源遮断スイッチを制御するショート検出回路と、からなることを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
表示ラインに対応した複数の行電極対と前記行電極対の各々に交叉して配列された複数の列電極とを有し前記行電極対及び前記列電極の各交差部に画素を担う放電セルが形成されているプラズマディスプレイパネルを備え、１フィールドの表示期間を、夫々がアドレス期間と発光維持期間とからなる複数のサブフィールドで構成して前記プラズマディスプレイパネルに対する駆動を行うプラズマディスプレイ装置であって、
前記アドレス期間中において前記映像信号に対応した画素データパルスを発生してこれを１表示ライン分毎に順次、前記列電極に印加する列電極ドライバと、
前記アドレス期間中において前記画素データパルス各々の印加タイミングに同期して走査パルスを発生してこれを前記行電極対の一方の行電極に順次印加して行くと共に、前記発光維持期間において全ての前記行電極対に交互に繰り返し維持パルスを印加する行電極ドライバと、を有し、
前記列電極ドライバは、所定電位を有する電源電位を発生して電源ラインに印加する電源回路と、１表示ライン分毎の前記映像信号に応じて前記電源ライン上の前記電源電位を選択的に前記列電極各々に印加することにより前記画素データパルスを生成すると共に、前記アドレス期間の最後尾において所定期間だけ前記電源電位を前記列電極各々に印加した後、全ての前記列電極をハイインピーダンス状態にせしめるデータパルスドライバと、からなり、
前記発光維持期間において前記電源ライン上の電位を検出しこの検出した電位に基づいて前記列電極ドライバの電源を遮断せしめるドライバ保護手段を更に備えたことを特徴とするプラズマディスプレイ装置。
【請求項４】
前記ドライバ保護手段は、前記電源回路及び前記電源ライン間を接続又は遮断する電源遮断スイッチと、前記発光維持期間において検出した前記電源ライン上の電位が所定電位よりも小である場合に前記データパルスドライバで内部ショートが生じていると判定して前記電源回路及び前記電源ライン間を遮断せしめるべく前記電源遮断スイッチを制御するショート検出回路と、からなることを特徴とする請求項１記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、プラズマディスプレイ装置に関する。
【０００２】
【従来の技術】
現在、薄型、平面の表示デバイスとしてプラズマディスプレイパネルが着目されている。
図１は、プラズマディスプレイパネルを搭載したプラズマディスプレイ装置の概略構成を示す図である。
【０００３】
図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、ｍ個の列電極Ｚ1〜Ｚmと、これら列電極各々と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹi(1≦i≦n)にて、ＰＤＰ１０における第１表示ライン〜第ｎ表示ラインを担っている。列電極Ｚと、行電極Ｘ及びＹとの間には、放電ガスが封入されている放電空間が形成されている。そして、この放電空間を含む各行電極対と列電極との各交差部に、赤色で放電発光する放電セル、緑色で放電発光する放電セル、又は青色で放電発光する放電セルが形成される構造となっている。尚、各放電セルは、放電現象を利用して発光を行うものである為、放電に伴う"発光状態"と、"消灯状態"の２つの状態のみを取りうる。すなわち、最低輝度と、最高輝度の２階調分の輝度しか表現できないのである。
【０００４】
そこで、駆動装置１００は、このような放電セルを有するＰＤＰ１０にて、映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を行う。サブフィールド法では、１フィールドの表示期間を複数のサブフィールドに分割し、各サブフィールドにそのサブフィールドに対応した放電発光期間を割り当てる。そして、各サブフィールド毎に、その割り当てられた期間だけ、放電セルの各々を入力映像信号に応じて選択的に放電発光せしめる。
【０００５】
図２は、上述した如き階調駆動を実施すべく、駆動装置１００が１サブフィールド内においてＰＤＰ１０の行電極対及び列電極に印加する各種駆動パルスと、その印加タイミングを示す図である。尚、駆動装置１００には、各種駆動パルスを発生する為の行電極ドライバ及び列電極ドライバ(図示せぬ)が搭載されている。
【０００６】
図２の一斉リセット行程Ｒcにおいて、行電極ドライバは、正極性のリセットパルスＲＰX及び負極性のリセットパルスＲＰYを夫々発生して、これらを図２に示す如く行電極Ｘ1〜Ｘn、及び行電極Ｙ1〜Ｙnに夫々印加する。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０の全ての放電セルがリセット放電され、各放電セル内には一様に所定量の壁電荷が形成される。
【０００７】
次に、アドレス行程Ｗcにおいて、駆動装置１００は、入力映像信号に基づき各放電セルに対応した画素データを生成する。列電極ドライバは、各画素データの論理レベルに対応したパルス電圧を有する画素データパルスを発生する。例えば、列電極ドライバは、上記画素データが論理レベル"１"である場合には高電圧、"０"である場合には低電圧(０ボルト)のパルス電圧を有する画素データパルスを生成する。列電極ドライバは、かかる画素データパルスを１表示ライン分(ｍ個)毎にグループ化した画素データパルス群ＤＰ1、ＤＰ2、・・・・、ＤＰn各々を、図２に示されるように順次、列電極Ｚ1〜Ｚmに印加して行く。この間、行電極ドライバは、各画素データパルス群ＤＰの印加タイミングに同期して図２に示されるが如き負極性の走査パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルのみに放電(選択消去放電)が生じ、その放電セル内に形成されていた壁電荷が消滅する。
【０００８】
次に、発光維持行程Ｉcにおいて行電極ドライバは、図２に示されるように、正極性の維持パルスＩＰX及びＩＰYを交互に繰り返し発生して、行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnに印加する。尚、この発光維持行程Ｉcにおいて繰り返し印加する維持パルスＩＰX及びＩＰYの回数は、上述した如く各サブフィールド毎に割り当てられた放電発光期間に対応した回数である。これら維持パルスＩＰの印加に応じて、その放電空間内に壁電荷が残留している放電セルのみが、これら維持パルスＩＰX及びＩＰYが印加される度に放電(維持放電)する。すなわち、上記アドレス行程Ｗcにおいて選択消去放電の生起されなかった放電セルのみが、各サブフィールドに割り当てられている期間に亘り上記維持放電に伴う発光を繰り返し、その発光状態を維持するのである。
【０００９】
駆動装置１００は、上記一斉リセット行程Ｒc、アドレス行程Ｗc、及び発光維持行程Ｉcなる一連の動作を、各サブフィールド毎に実行すべく上記行電極ドライバ及び列電極ドライバを制御する。かかる制御によれば、１フィールドの表示期間を通して、入力映像信号の輝度レベルに対応した回数だけ維持放電に伴う発光が為される。この際、視覚的には、１フィールドの表示期間を通して実施された発光回数に応じた中間輝度が表現される。
【００１０】
ところで、上述した如き各種駆動パルスは比較的高電圧である為、これら駆動パルスを発生するドライバが誤動作して内部ショートした際には、大電流が長期間に亘ってドライバに流れ込み過大電力損失が生じつづける。そこで、ドライバ各々に電源電圧を供給する共通電源ライン上に過大電流を検出する過大電流検出回路を設けておき、過大電流の検出時に強制的に電源を遮断する電源遮断回路を設ける。この際、上記列電極ドライバは、実際には上記列電極Ｚ1〜Ｚm各々に対応したｍ個の独立したドライバである為、上記共通電源ライン上に流れる電流量は画素データにも依存する。よって、列電極ドライバ内の１つのドライバが内部ショートしてこのドライバに大電流が流れ、その影響が上記共通電源ライン上に反映されても、これが過大電流によるものであるか否かを容易に判別することが出来ないという問題が生じた。つまり、例え各ドライバが正常に機能していても、画素データによっては多くのドライバから同時に高電圧の画素データパルスが出力されることがあり、この際、上記共通電源ライン上には大電流が流れることになるからである。
【００１１】
【発明が解決しようとする課題】
本発明は、上記の問題を解決するためになされたものであり、プラズマディスプレイパネルの電極を駆動するドライバの過大電力損失を確実に防止することが出来るプラズマディスプレイ装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明の第１の特徴によるプラズマディスプレイ装置は、表示ラインに対応した複数の行電極対と前記行電極対の各々に交叉して配列された複数の列電極とを有し前記行電極対及び前記列電極の各交差部に画素を担う放電セルが形成されているプラズマディスプレイパネルを備え、１フィールドの表示期間を、夫々がアドレス期間と発光維持期間とからなる複数のサブフィールドで構成して前記プラズマディスプレイパネルに対する駆動を行うプラズマディスプレイ装置であって、前記アドレス期間中において前記映像信号に対応した画素データパルスを発生してこれを１表示ライン分毎に順次、前記列電極に印加する列電極ドライバと、前記アドレス期間中において前記画素データパルス各々の印加タイミングに同期して走査パルスを発生してこれを前記行電極対の一方の行電極に順次印加して行くと共に、前記発光維持期間において全ての前記行電極対に交互に繰り返し維持パルスを印加する行電極ドライバと、を有し、前記列電極ドライバは、所定電位を有する電源電位を発生して電源ラインに印加する電源回路と、１表示ライン分毎の前記映像信号に応じて前記電源ライン上の前記電源電位を選択的に前記列電極各々に印加することにより前記画素データパルスを生成するデータパルスドライバと、からなり、前記発光維持期間において前記電源ライン上の電流値を検出しこの検出した電流値に基づいて前記列電極ドライバの電源を遮断せしめるドライバ保護手段を更に備える。
【００１３】
又、本発明の第２の特徴によるプラズマディスプレイ装置は、表示ラインに対応した複数の行電極対と前記行電極対の各々に交叉して配列された複数の列電極とを有し前記行電極対及び前記列電極の各交差部に画素を担う放電セルが形成されているプラズマディスプレイパネルを備え、１フィールドの表示期間を、夫々がアドレス期間と発光維持期間とからなる複数のサブフィールドで構成して前記プラズマディスプレイパネルに対する駆動を行うプラズマディスプレイ装置であって、前記アドレス期間中において前記映像信号に対応した画素データパルスを発生してこれを１表示ライン分毎に順次、前記列電極に印加する列電極ドライバと、前記アドレス期間中において前記画素データパルス各々の印加タイミングに同期して走査パルスを発生してこれを前記行電極対の一方の行電極に順次印加して行くと共に、前記発光維持期間において全ての前記行電極対に交互に繰り返し維持パルスを印加する行電極ドライバと、を有し、前記列電極ドライバは、所定電位を有する電源電位を発生して電源ラインに印加する電源回路と、１表示ライン分毎の前記映像信号に応じて前記電源ライン上の前記電源電位を選択的に前記列電極各々に印加することにより前記画素データパルスを生成すると共に、前記アドレス期間の最後尾において所定期間だけ前記電源電位を前記列電極各々に印加した後、全ての前記列電極をハイインピーダンス状態にせしめるデータパルスドライバと、からなり、前記発光維持期間において前記電源ライン上の電位を検出しこの検出した電位に基づいて前記列電極ドライバの電源を遮断せしめるドライバ保護手段を更に備える。
【００１４】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図３は、本発明によるプラズマディスプレイ装置の概略構成を示す図である。
図３において、プラズマディスプレイパネルとしてのＰＤＰ１０は、ｍ個の列電極Ｚ1〜Ｚmと、これら列電極各々と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹi(1≦i≦n)にて、ＰＤＰ１０における第１表示ライン〜第ｎ表示ラインを担っている。列電極Ｚと、行電極Ｘ及びＹとの間には、放電ガスが封入されている放電空間が形成されている。そして、この放電空間を含む各行電極対と列電極との各交差部に、赤色で放電発光する放電セル、緑色で放電発光する放電セル、又は青色で放電発光する放電セルが形成される構造となっている。
【００１５】
行電極ドライバ３０は、駆動制御回路５０から供給されたタイミング信号に応じて、図４に示されるが如き負極性のリセットパルスＲＰX、及び正極性の維持パルスＩＰXを発生してＰＤＰ１０の行電極Ｘ1〜Ｘnに印加する。行電極ドライバ４０は、駆動制御回路５０から供給されたタイミング信号に応じて、図４に示されるが如き正極性のリセットパルスＲＰY、走査パルスＳＰ及び維持パルスＩＰYを発生してＰＤＰ１０の行電極Ｙ1〜Ｙnに印加する。
【００１６】
列電極ドライバ２０は、駆動制御回路５０から供給された画素データビットＤＢ1〜ＤＢm各々の論理レベルに対応したパルス電圧を有する画素データパルスを発生する。そして、列電極ドライバ２０は、かかる画素データパルスを１表示ライン分(ｍ個)毎にグループ化した画素データパルス群ＤＰ1〜ＤＰnの各々を、順次、ＰＤＰ１０の列電極Ｚ1〜Ｚmに印加して行く。
【００１７】
図５は、列電極ドライバ２０の内部構成を示す図である。
図５に示すように、列電極ドライバ２０は、電源回路２１及び画素データパルス発生回路２２から構成される。
電源回路２１におけるコンデンサＣ１は、その一端がＰＤＰ１０のアース電位Ｖｓに設定されている。スイッチング素子Ｓ１は、上記駆動制御回路５０から論理レベル"０"のスイッチング信号ＳＷ１が供給されている間はオフ状態にある。一方、かかるスイッチング信号ＳＷ１の論理レベルが"１"である場合にはオン状態となって、上記コンデンサＣ１の他端に生じた電位をコイルＬ１、ダイオードＤ１及び電源遮断スイッチＳＷＸを介して電源ライン２上に印加する。スイッチング素子Ｓ２は、上記駆動制御回路５０から論理レベル"０"のスイッチング信号ＳＷ２が供給されている間はオフ状態である一方、かかるスイッチング信号ＳＷ２の論理レベルが"１"である場合にはオン状態となって上記電源ライン２上の電位を電源遮断スイッチＳＷＸ、コイルＬ２及びダイオードＤ２を介して上記コンデンサＣ１の他端に印加する。この際、コンデンサＣ１は、上記電源ライン２上の電位によって充電される。スイッチング素子Ｓ３は、上記駆動制御回路５０から論理レベル"０"のスイッチング信号ＳＷ３が供給されている間はオフ状態である一方、かかるスイッチング信号ＳＷ３の論理レベルが"１"である場合にはオン状態となって直流電源Ｂ１による電源電位Ｖaを電源遮断スイッチＳＷＸを介して電源ライン２上に印加する。尚、直流電源Ｂ１の負側端子は上記アース電位Ｖｓに設定されている。又、電源遮断スイッチＳＷＸは、後述するが如く、ショート検出回路６０から論理レベル"１"のショート検出信号ＳＤが供給されている場合を除き、常にオン状態に固定されている。
【００１８】
尚、駆動制御回路５０は、図６に示す如きシーケンスにて推移するスイッチング信号ＳＷ１〜ＳＷ３を上記電源回路２１のスイッチング素子Ｓ１〜Ｓ３に夫々供給する。
先ず、駆動行程Ｇ１では、スイッチング素子Ｓ１〜Ｓ３の内のスイッチング素子Ｓ１のみがオン状態となり、コンデンサＣ１に蓄えられていた電荷が放電される。すると、上記放電に伴う放電電流が、スイッチング素子Ｓ１、コイルＬ１、ダイオードＤ１、及び電源遮断スイッチＳＷＸを介して電源ライン２に流れ込む。この際、上記コンデンサＣ１による放電、及びコイルＬ１及び負荷容量Ｃ0による共振作用により電源ライン２上の電位は図６に示す如く徐々に上昇する。
【００１９】
次に、駆動行程Ｇ２では、スイッチング素子Ｓ１〜Ｓ３の内のスイッチング素子Ｓ３のみがオン状態となるので、直流電源Ｂ１による電位Ｖaが直接、電源ライン２上に印加される。
次に、駆動行程Ｇ３では、スイッチング素子Ｓ３がオフ状態、スイッチング素子Ｓ２がオン状態に切り替わる。スイッチング素子Ｓ３がオフ状態に切り替わると、上記電位Ｖaの印加が停止する。そして、スイッチング素子Ｓ２がオン状態となるので、ＰＤＰ１０の負荷容量Ｃ0が放電を開始し、この放電により、列電極Ｚi、スイッチング素子ＳＷＺi、電源ライン２、電源遮断スイッチＳＷＸ、コイルＬ２、ダイオードＤ２、及びスイッチング素子Ｓ２を介してコンデンサＣ１に電流が流れ込む。すなわち、ＰＤＰ１０の負荷容量Ｃ0内に蓄積された電荷が、電源回路２１のコンデンサＣ１に回収されるのである。このとき、コイルＬ２及び負荷容量Ｃ0で決まる時定数により、電源ライン２上の電位は図６に示す如く徐々に低下する。
【００２０】
上記駆動行程Ｇ１〜Ｇ３なる動作を繰り返し実行することにより、電源回路２１は、図６に示す如き所定の振幅Ｖ1を有する共振パルス電源電位ＰＶを発生し、これを電源ライン２上に印加する。
一方、図５に示す画素データパルス発生回路２２は、ＰＤＰ１０の列電極Ｚ1〜Ｚm各々に対応して設けられたデータパルスドライバＤＶ1〜ＤＶmから構成される。データパルスドライバＤＶ1〜ＤＶm各々には、夫々に対応させて駆動制御回路５０から、上記画素データビットＤＢ1〜ＤＢmが供給される。各データパルスドライバＤＶは、このデータパルスドライバＤＶに供給された画素データビットＤＢに応じて電源ライン２及び列電極Ｚ間を接続及び遮断するデータスイッチング素子ＳＷＺ1と、列電極Ｚをアース電位Ｖsに設定するデータスイッチング素子ＳＷＺ0とから構成される。データスイッチング素子ＳＷＺ1は、例えば画素データビットＤＢが論理レベル"１"である場合にはオン状態となって電源ライン２及び列電極Ｚ間を接続する一方、論理レベル"０"である場合にはオフ状態となって電源ライン２及び列電極Ｚ間の接続を遮断する。データスイッチング素子ＳＷＺ0は、この画素データビットＤＢが論理レベル"１"である場合にはオフ状態となって電源ライン２及び列電極Ｚ間を接続する一方、論理レベル"０"である場合にはオン状態となり列電極Ｚをアース電位Ｖsに設定する。つまり、データスイッチング素子ＳＷＺ0及びＳＷＺ1は、画素データビットＤＢの論理レベルに基づいて相補的にオン状態及びオフ状態になるのである。これにより、各データパルスドライバＤＶは、このデータパルスドライバＤＶに対応させて駆動制御回路５０から供給された画素データビットＤＢが論理レベル"１"である場合には、その間、図６に示す如き共振パルス電源電位ＰＶを列電極Ｚに印加する。つまり、これが前述した如き高電圧の画素データパルスとなる。一方、画素データビットＤＢが論理レベル"１"である場合には、データパルスドライバＤＶは、アース電位Ｖsを列電極Ｚに印加する。つまり、これが前述した如き低電圧の画素データパルスとなる。
【００２１】
図３に示すショート検出回路６０は、駆動制御回路５０から供給された発光維持信号ＩＫに応じて列電極ドライバ２０の電源ライン２上に流れる電流値を検出し、その電流値に基づいて、データパルスドライバＤＶ1〜ＤＶm各々内の少なくとも１において内部ショートが生じているか否かを検出する。すなわち、ショート検出回路６０は、データパルスドライバＤＶ内に形成されているデータスイッチング素子ＳＷＺ1及びＳＷＺ0が同時にオン状態になっているか否か(ショートしているか否か)を検出するのである。そして、ショート検出回路６０は、その検出結果を示すショート検出信号ＳＤを行電極ドライバ３０、４０及び列電極ドライバ２０の電源遮断スイッチＳＷＸに供給する。
【００２２】
駆動制御回路５０は、前述した如きサブフィールド法を用いてＰＤＰ１０を階調駆動させるべく、列電極ドライバ２０、行電極ドライバ３０及び行電極ドライバ４０各々を制御する。つまり、駆動制御回路５０は、１フィールド表示期間を複数のサブフィールドに分割し、各サブフィールド毎に、図４に示す如き駆動を実施させるべく上記各種ドライバの各々を制御するのである。かかる制御により、列電極ドライバ２０、行電極ドライバ３０及び行電極ドライバ４０各々は、以下の如きタイミングにて各種駆動パルスを発生してＰＤＰ１０を駆動する。
【００２３】
先ず、図４に示す一斉リセット行程Ｒcでは、行電極ドライバ３０は、負極性のリセットパルスＲＰXを発生し、これを行電極Ｘ1〜Ｘnの各々に一斉に印加する。上記リセットパルスＲＰXと同時に、行電極ドライバ４０は、図４に示す如き正極性のリセットパルスＲＰYを発生し、これを行電極Ｙ1〜Ｙnの各々に一斉に印加する。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０の全ての放電セルがリセット放電され、各放電セル内には一様に所定量の壁電荷が形成される。尚、かかる一斉リセット行程Ｒcの実行中、駆動制御回路５０は、図４に示す如く論理レベル"０"の発光維持信号ＩＫをショート検出回路６０に供給する。
【００２４】
次に、図４に示すアドレス行程Ｗcでは、駆動制御回路５０は、入力された映像信号を各画素毎の例えば８ビットの画素データに変換し、この画素データを各ビット桁毎に分割した画素データビットＤＢを得る。そして、駆動制御回路５０は、同一ビット桁同士にて、各行毎に、その行に属する第１列〜第ｍ列各々に対応した画素データビットＤＢ1〜ＤＢmを抽出し、これらを列電極ドライバ２０に供給する。この際、列電極ドライバ２０は、画素データビットＤＢ1〜ＤＢmの論理レベルに対応したパルス電圧を有する画素データパルスを発生する。例えば、列電極ドライバ２０は、上記画素データが論理レベル"１"である場合には高電圧、"０"である場合には低電圧(０ボルト)のパルス電圧を有する画素データパルスを発生する。列電極ドライバ２０は、かかる画素データパルスを１表示ライン分(ｍ個)毎にグループ化した画素データパルス群ＤＰ1、ＤＰ2、・・・・、ＤＰn各々を、図４に示されるように順次、列電極Ｚ1〜Ｚmに印加して行く。更に、かかるアドレス行程Ｗcにおいて、行電極ドライバ４０は、上記画素データパルス群ＤＰ各々の印加タイミングに同期して図４に示されるが如き負極性の走査パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された列電極との交差部の放電セルのみに放電(選択消去放電)が生じ、その放電セル内に形成されていた壁電荷が消滅する。
【００２５】
尚、かかるアドレス行程Ｗcの実行中、駆動制御回路５０は、図４に示す如く論理レベル"０"の発光維持信号ＩＫをショート検出回路６０に供給する。
次に、図４に示す発光維持行程Ｉcにおいて、行電極ドライバ３０及び４０は、図４に示されるように、正極性の維持パルスＩＰX及びＩＰYを交互に繰り返し発生して、行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnに印加する。尚、この発光維持行程Ｉcにおいて繰り返し印加する維持パルスＩＰX及びＩＰYの回数は、各サブフィールド毎に割り当てられた放電発光期間に対応した回数である。これら維持パルスＩＰの印加に応じて、その放電空間内に壁電荷が残留している放電セルのみが、これら維持パルスＩＰX及びＩＰYが印加される度に放電(維持放電)する。すなわち、上記アドレス行程Ｗcにおいて選択消去放電の生起されなかった放電セルのみが、各サブフィールドに割り当てられている期間に亘り上記維持放電に伴う発光を繰り返し、その発光状態を維持するのである。
【００２６】
駆動制御回路５０は、上記一斉リセット行程Ｒc、アドレス行程Ｗc、及び発光維持行程Ｉcでの動作を、各サブフィールド毎に実行すべく上記列電極ドライバ２０、行電極ドライバ３０及び４０を制御する。
ここで、駆動制御回路５０は、上記発光維持行程Ｉcの実行中には、図４に示す如き論理レベル"１"の発光維持信号ＩＫをショート検出回路６０に供給する。かかる論理レベル"１"の発光維持信号ＩＫが供給されている間に限り、ショート検出回路６０は、列電極ドライバ２０内の上記電源ライン２に流れる電流が所定電流よりも大であるか否かの判定を行う。この際、小であると判定された場合には、ショート検出回路６０は、列電極ドライバ２０のデータパルスドライバＤＶ各々において内部ショートが生じていないと判断して、論理レベル"０"のショート検出信号ＳＤを出力する。一方、電源ライン２上の電流が所定電流よりも大であると判定された場合には、データパルスドライバＤＶ各々内のいずれか１のデータスイッチング素子ＳＷＺがショートしていると判断して、論理レベル"１"のショート検出信号ＳＤを出力する。かかる論理レベル"１"のショート検出信号ＳＤに応じて、行電極ドライバ３０及び４０各々内に設けれている電源回路(図示せぬ)が強制的にオフ状態にされる。又、列電極ドライバ２０の電源遮断スイッチＳＷＸは、上記ショート検出信号ＳＤが論理レベル"０"である間は電源回路２１の発生した共振パルス電源電位ＰＶを電源ライン２上に中継する一方、論理レベル"１である間は、上記共振パルス電源電位ＰＶの電源ライン２への供給を停止する。
【００２７】
すなわち、列電極ドライバ２０の各データパルスドライバＤＶ内に形成されているデータスイッチング素子ＳＷＺ1及びＳＷＺ0が正常に動作している場合(非ショート状態)には、上記電源ライン２上に流れる電流は図７(ａ)に示す如く推移する。つまり、図７(ａ)に示すように、アドレス行程Ｗcの実行時には電源ライン２上に所定電流ＩPRよりも高電流が流れるが、発光維持行程Ｉcの実行時にはその電流値は０に推移するのである。ところが、データパルスドライバＤＶ1〜ＤＶm各々の内、少なくとも１つで内部ショートが生じていると、発光維持行程Ｉcの実行時においても電源ライン２上に流れる電流は所定電流ＩPRよりも高電流となる。すなわち、データパルスドライバＤＶ内において内部ショートが生じる(データスイッチング素子ＳＷＺ1及びＳＷＺ0が同時にオン状態になる)と、電源回路２１が発生した共振パルス電源電位ＰＶに基づく電流が、電源ライン２、ＳＷＺ1及びＳＷＺ0なる経路に流れ込む。これにより、電源ライン２上の電流値が所定電流ＩPRを越えるのである。この際、データスイッチング素子ＳＷＺ0は、ＳＷＺ1に比して耐圧が低いので上記所定電流ＩPを越えるような高電流が長時間流れ込むと過大電力損失が生じる。
【００２８】
そこで、上記ショート検出回路６０では、図７に示す如き発光維持行程Ｉcの実行期間中においてのみで電源ライン２上の電流が所定電流ＩPRよりも高いか否かを判定することにより、データパルスドライバＤＶ各々内の少なくとも１において内部ショートが生じているか否か検出するようにしたのである。そして、この内部ショート状態を検出した場合には、電源遮断スイッチＳＷＸによって、電源回路２１が発生した共振パルス電源電位ＰＶのデータパルスドライバＤＶへの供給を強制的に停止させるのである。
【００２９】
よって、上記ショート検出回路６０及び電源遮断スイッチＳＷＸからなるドライバ保護手段によれば、データパルスドライバＤＶ1〜ＤＶm各々の１つだけに内部ショートが生じていても、これを確実に検出して電源遮断することができる。従って、このドライバ保護手段によれば、内部ショートに伴う過電流から列電極ドライバ２０を確実に保護することができるようになるのである。
【００３０】
尚、上記ショート検出回路６０では、電源ライン２上の電流値に基づいてデータパルスドライバの内部ショートを検出するようにしているが、電源ライン２上の電位変化によっても内部ショートを検出することが可能である。
この際、駆動制御回路５０は、アドレス行程Ｗcの最後尾、つまり画素データパルス群ＤＰnの印加後に、図８に示す如くスイッチング信号ＳＷ３の論理レベルを"０"から"１"へ推移させて電源回路２１のスイッチング素子Ｓ３をオン状態に設定する(ショート検出予備行程ＹＢ)。よって、直流電源Ｂ１による電位Ｖaが電源ライン２上に印加される。更に、かかるショート検出予備行程ＹＢにおいて、駆動制御回路５０は、全てのデータパルスドライバＤＶ1〜ＤＶm各々のデータスイッチング素子ＳＷＺ0及びＳＷＺ1を共にオフ状態に設定する。かかるショート検出予備行程ＹＢの実行後、駆動制御回路５０は、スイッチング信号ＳＷ３の論理レベルを"１"から"０"へ推移させてスイッチング素子Ｓ３をオフ状態に切り換える。これにより、図８に示す如く、スイッチング素子Ｓ１〜Ｓ３が全てオフ状態となる。この際、データスイッチング素子ＳＷＺ0及びＳＷＺ1がショートしていなければ、電源ライン２はハイインピーダンス状態となり、電源ライン２上の電位は、図８に示す如く、上記ショート検出予備行程ＹＢの段階で電源ライン２上に印加された電位Ｖaに維持される。一方、データスイッチング素子ＳＷＺ0及びＳＷＺ1が共にショートしている、つまり上記ショート検出予備行程ＹＢにて両者を共にオフ状態に設定したにも拘わらず、ＳＷＺ0及びＳＷＺ1がショートしていると、電源ライン２上の電位は０である。そこで、ショート検出回路６０は、上記ショート検出予備行程ＹＢの実行後の発光維持行程Ｉcの実行中において、上記電源ライン２上の電位が図８に示す如き所定電位ＶPRよりも大であるか否かを判定する。この際、電源ライン２上の電位が上記所定電位ＶPRよりも大であると判定した場合には、ショート検出回路６０は、全てのデータパルスドライバにおいて内部ショートが生じていないことを示す論理レベル"０"のショート検出信号ＳＤを列電極ドライバ２０、行電極ドライバ３０及び４０に供給する。一方、小であると判定した場合には、ショート検出回路６０は、少なくとも１つのデータパルスドライバ内において内部ショートが生じていることを示す論理レベル"１"のショート検出信号ＳＤを発生して、列電極ドライバ２０、行電極ドライバ３０及び４０に供給する。
【００３１】
又、上記実施例においては、電源回路２１として、図５に示す如きコンデンサＣ１、コイルＬ１及びＬ２を用いた共振電源を採用しているが、これに限らず、単なる直流電源、もしくはポンプアップ電源を採用しても良い。
図９は、ポンプアップ電源を採用した場合における電源回路２１の他の内部構成を示す図である。
【００３２】
図９に示す如く、ポンプアップ電源を採用した場合、電源回路２１は、直流電圧源ＢＢ、ダイオードＤＤ、コンデンサＣＣ、ＰチャンネルのＦＥＴ(field effect transistor)Ｑ１、ＮチャンネルのＦＥＴＱ２、及び電源遮断スイッチＳＷＸから構成される。尚、電源遮断スイッチＳＷＸの動作は図５に示されるものと同一であり、前述した如きショート状態の検出時以外はオン状態固定となっている。
【００３３】
直流電圧源ＢＢは、画素データパルスのパルス電圧値Ｖ1の略１／２の電位である電位(１／２)Ｖ1を発生してダイオードＤＤのアノード端及びＦＥＴＱ１のソース端に印加する。ＦＥＴＱ１のドレイン端には、ＦＥＴＱ２のドレイン端及びコンデンサＣＣの一端が接続されている。ＦＥＴＱ２のソース端はアース電位に設定されている。コンデンサＣＣの他端及びダイオードＤＤのカソード端は互いに接続されており、その接続端が電源遮断スイッチＳＷＸを介して電源ライン２に接続されている。ＦＥＴＱ１及びＱ２各々のゲート端には、駆動制御回路５０からの電源駆動信号ＢＧが供給されている。この際、ＦＥＴＱ１は、上記電源駆動信号ＢＧが論理レベル"１"である間はオフ状態となるが、論理レベル"０"である間はオン状態となり、上記直流電圧源ＢＢが発生した電位(１／２)Ｖ1をコンデンサＣＣの一端に供給する。一方、ＦＥＴＱ２は、上記電源駆動信号ＢＧが論理レベル"０"である間はオフ状態となるが、論理レベル"１"である間はオン状態となって、アース電位をコンデンサＣＣの一端に供給する。
【００３４】
かかる図９に示す如きポンプアップ電源を駆動すべく、駆動制御回路５０は、図１０に示す如き推移を有する電源駆動信号ＢＧを発生する。
先ず、電源駆動信号ＢＧが論理レベル"１"である間は、ＦＥＴＱ１がオフ状態、ＦＥＴＱ２がオン状態になるので、直流電圧源ＢＢが発生した電位(１／２)Ｖ1がダイオードＤＤ及び電源ライン２を介してコンデンサＣＣに印加され、このコンデンサＣＣが充電される。この際、電源ライン２上の電位は図１０に示す如く(１／２)Ｖ1となる。ここで、上記電源駆動信号ＢＧが論理レベル"１"から"０"に推移すると、ＦＥＴＱ１がオン状態、ＦＥＴＱ２がオフ状態に切り替わる。よって、電源ライン２上の電位は、ダイオードＤＤを介して直流電圧源ＢＢから供給された電位(１／２)Ｖ1と、コンデンサＣＣの他端の電位(１／２)Ｖ1とを加算した電位Ｖ1となる。以上の如き動作が繰り返し実行されることにより、電源ライン２上に、図１０に示す如く電位Ｖ1〜電位(１／２)Ｖ1間で推移するパルス電源電位が生成されるのである。
【００３５】
又、上記実施例においては、データパルスドライバで内部ショートが検出された場合には、列電極ドライバ２０、行電極ドライバ３０及び４０各々内の電源を遮断するようにしたが、プラズマディスプレイ装置自体の電源を強制的に遮断するようにしても良い。
【００３６】
【発明の効果】
以上詳述した如く、本発明においては、発光維持期間中においてのみで電源ライン上の電流又は電位を検出し、その検出した電流又は電位に基づいて列電極ドライバ内のショート状態を検出して、電源を遮断するようにしている。
かかる構成によれば、列電極ドライバ内に形成されている１つのデータパルスドライバにおいてのみで内部ショートが生じた場合にも、これを容易に検出できるので、ドライバの過大電力損失を確実に防止することが可能となる。
【図面の簡単な説明】
【図１】プラズマディスプレイ装置の概略構成を示す図である。
【図２】サブフィールド法に基づく駆動を採用した際に１サブフィールド内においてＰＤＰ１０に印加される各種駆動パルスと、その印加タイミングの一例を示す図である。
【図３】本発明によるプラズマディスプレイ装置の概略構成を示す図である。
【図４】図３に示されるプラズマディスプレイ装置のＰＤＰ１０に印加される各種駆動パルスと、その印加タイミングの一例を示す図である。
【図５】列電極ドライバ２０の内部構成の一例を示す図である。
【図６】電源回路２１の内部動作を示す図である。
【図７】電源回路２１の電源ライン２上に流れる電流値の推移を示す図である。
【図８】電源ライン２上の電位変化に基づいて内部ショートを検出する際に実施する電源回路２１の駆動動作を示す図である。
【図９】電源回路２１の他の構成を示す図である。
【図１０】図９に示す電源回路２１の内部動作を示す図である。
【主要部分の符号の説明】
２０  列電極ドライバ
５０  駆動制御回路
６０  ショート検出回路
【図１】
0004689078.tif 000002
【図２】
0004689078.tif 000003
【図３】
0004689078.tif 000004
【図４】
0004689078.tif 000005
【図５】
0004689078.tif 000006
【図６】
0004689078.tif 000007
【図７】
0004689078.tif 000008
【図８】
0004689078.tif 000009
【図９】
0004689078.tif 000010
【図１０】
0004689078.tif 000011