(57)【特許請求の範囲】
【請求項１】
入射光を光電変換して信号電荷を蓄積する光電変換部と、前記光電変換部に蓄積された信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された信号電荷を信号電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電位をリセットするリセットトランジスタとを含む単位画素が配列されてなる画素アレイ部と、
前記電荷電圧変換部を構成するウェルの電圧を、前記リセットトランジスタにより前記電荷電圧変換部の電位をリセットする際に負電圧に設定する電圧設定手段と
を備えた固体撮像装置。
【請求項２】
前記リセットトランジスタは、デプレッション型トランジスタである
請求項１記載の固体撮像装置。
【請求項３】
前記転送トランジスタのゲート下のポテンシャル障壁は、前記光電変換部のオーバーフローパルスよりも高い
請求項１記載の固体撮像装置。
【請求項４】
前記電圧設定手段により前記電荷電圧変換部の電位を前記ウェルの電圧を負電圧にするときに、前記転送トランジスタのゲートに印加する電圧を低下させる手段を有する
請求項１記載の固体撮像装置。
【請求項５】
前記単位画素は、前記電荷電圧変換部の信号を入力とする増幅トランジスタをさらに有し、
前記電圧設定手段は、前記増幅トランジスタから前記電荷電圧変換部の信号を出力する際に、前記ウェルの電圧を前記電荷電圧変換部のリセット時の電圧よりも高い電圧に設定する
請求項１記載の固体撮像装置。
【請求項６】
入射光を光電変換して信号電荷を蓄積する光電変換部と、前記光電変換部に蓄積された信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された信号電荷を信号電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電位をリセットするリセットトランジスタと、前記電荷電圧変換部の信号を入力とする増幅トランジスタとを含む単位画素が配列されてなる画素アレイ部と、
前記増幅トランジスタにより前記電荷電圧変換部の信号を出力する際に、前記電荷電圧変換部を構成するウェルの電圧を前記電荷電圧変換部のリセット時の電圧よりも高い電圧に設定する電圧設定手段と
を備えた固体撮像装置。
【請求項７】
前記電圧設定手段は、前記リセットトランジスタにより前記電荷電圧変換部の電位をリセットする際に前記ウェルの電圧を負電圧にする
請求項６記載の固体撮像装置。
【請求項８】
入射光を光電変換して信号電荷を蓄積する光電変換部と、前記光電変換部に蓄積された信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された信号電荷を信号電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電位をリセットするリセットトランジスタとを含む単位画素が配列されてなる画素アレイ部を備えた固体撮像装置の駆動にあたって、
前記電荷電圧変換部を構成するウェルの電圧を、前記リセットトランジスタにより前記電荷電圧変換部の電位をリセットする際に負電圧に設定して前記光電変換部から前記電荷電圧変換部へ信号電荷を転送する
固体撮像装置の駆動方法。
【請求項９】
入射光を光電変換して信号電荷を蓄積する光電変換部と、前記光電変換部に蓄積された信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された信号電荷を信号電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電位をリセットするリセットトランジスタと、前記電荷電圧変換部の信号を入力とする増幅トランジスタとを含む単位画素が配列されてなる画素アレイ部を備えた固体撮像装置の駆動にあたって、
前記増幅トランジスタにより前記電荷電圧変換部の信号を出力する際に、前記電荷電圧変換部を構成するウェルの電圧を前記電荷電圧変換部のリセット時の電圧よりも高い電圧に設定する
固体撮像装置の駆動方法。
【請求項１０】
固体撮像装置と、
被写体からの光を前記固体撮像装置の撮像面上に導く光学系とを具備し、
前記固体撮像装置は、
入射光を光電変換して信号電荷を蓄積する光電変換部と、前記光電変換部に蓄積された信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された信号電荷を信号電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電位をリセットするリセットトランジスタとを含む単位画素が配列されてなる画素アレイ部と、
前記電荷電圧変換部を構成するウェルの電圧を、前記リセットトランジスタにより前記電荷電圧変換部の電位をリセットする際に負電圧に設定する電圧設定手段とを備えた
撮像装置。
【請求項１１】
固体撮像装置と、
被写体からの光を前記固体撮像装置の撮像面上に導く光学系とを具備し、
前記固体撮像装置は、
入射光を光電変換して信号電荷を蓄積する光電変換部と、前記光電変換部に蓄積された信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された信号電荷を信号電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電位をリセットするリセットトランジスタと、前記電荷電圧変換部の信号を入力とする増幅トランジスタとを含む単位画素が配列されてなる画素アレイ部と、
前記増幅トランジスタにより前記電荷電圧変換部の信号を出力する際に、前記電荷電圧変換部を構成するウェルの電圧を前記電荷電圧変換部のリセット時の電圧よりも高い電圧に設定する電圧設定手段とを備えた
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関し、特に光電変換素子を含む単位画素の各々が増幅機能を持つ増幅型の固体撮像装置、その駆動方法および当該固体撮像装置を用いた撮像装置に関する。
【背景技術】
【０００２】
近年、ＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサに代表される増幅型の固体撮像装置の開発が活発化している。この種の固体撮像装置（例えば、特許文献１参照）では、ＭＯＳのデザインルールの縮小に伴って電源電圧の低電圧化が進められている。その結果、単位画素内の電荷電圧変換部であるフローティングディフュージョン部の電位をリセットする際のリセット電圧が低くなってきている。
【０００３】
【特許文献１】特開２００１−６９４０８号公報
【０００４】
本来、固体撮像装置においては、ＳＮ比の向上を図る上で、信号の増幅を信号処理系の前段で行うことが有利とされている。そのため、ＳＮ比を良好なものとするためには、フローティングディフュージョン部の容量を小さく抑えて、信号電荷を信号電圧に変化する際の変換効率を高くすることが望まれる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、フローティングディフュージョン部の変換効率が高くなると（フローティングディフュージョン部の容量が小さくなると）、それに応じて撮像の感度（センサ感度）が高くなるため、例えば強い光が固体撮像装置の撮像面に入射したときに、光電変換部に蓄積される信号電荷をフローティングディフュージョン部に転送しきれなくなるという問題が生じる。フローティングディフュージョン部に転送しきれなく、転送残りが生じると、残像などの発生原因となり、画質の劣化を招くことになる。
【０００６】
また、仮に光電変換部からフローティングディフュージョン部への信号電荷の転送に成功したとしても、増幅トランジスタをソースフォロアとして動作させる場合には、増幅トランジスタのゲートに印加される電圧が過度に低くなってしまう。そのため、増幅トランジスタのソース側に設置される定電流源（トランジスタ）のドレインに十分な電圧が印加されなくなる。すると、定電流源は良好な動作をすることができなくなるため、ソースフォロアのリニアリティーが悪化するなどの影響が現れる。
【０００７】
また、この対策として、光電変換部での飽和信号量を増加させると、転送不良が発生しやくなる。そのため、従来においては、ダイナミックレンジの拡大とＳＮ比の向上とを同時に実現することが困難であった。
【０００８】
そこで、本発明は、入射光量が多く、信号電荷が多量に光電変換部に蓄積された状態でも、転送残りを発生させることなく電荷の転送を行うことで、ダイナミックレンジの拡大を可能にした固体撮像装置、固体撮像装置の駆動方法および撮像装置を提供することを第１の目的とする。
【０００９】
また、本発明は、電荷電圧変換後の信号を高い増幅率で出力することで、Ｓ／Ｎの向上を可能にした固体撮像装置、固体撮像装置の駆動方法および撮像装置を提供することを第２の目的とする。
【課題を解決するための手段】
【００１０】
上記第１の目的を達成するために、本発明では、入射光を光電変換して信号電荷を蓄積する光電変換部と、前記光電変換部に蓄積された信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された信号電荷を信号電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電位をリセットするリセットトランジスタとを含む単位画素が配列されてなる固体撮像装置において、前記電荷電圧変換部を構成するウェルの電圧を、前記リセットトランジスタにより前記電荷電圧変換部の電位をリセットする際に負電圧に設定する構成を採っている。
【００１１】
上記構成の固体撮像装置において、電荷電圧変換部を構成するウェルの電圧を、リセットトランジスタにより電荷電圧変換部の電位をリセットする際に負電圧にすることで、光電変換部のポテンシャルと電荷電圧変換部のポテンシャルとの差を拡大できる。これにより、入射光量が多く信号電荷が多量に光電変換部に蓄積された状態でも、転送残りを発生させることなく光電変換部から電荷電圧変換部へ信号電荷の転送を行うことが可能となる。
【００１２】
上記第２の目的を達成するために、本発明では、入射光を光電変換して信号電荷を蓄積する光電変換部と、前記光電変換部に蓄積された信号電荷を転送する転送トランジスタと、前記転送トランジスタにより転送された信号電荷を信号電圧に変換する電荷電圧変換部と、前記電荷電圧変換部の電位をリセットするリセットトランジスタと、前記電荷電圧変換部の信号を入力とする増幅トランジスタとを含む単位画素が配列されてなる固体撮像装置において、前記増幅トランジスタにより前記電荷電圧変換部の信号を出力する際に、前記電荷電圧変換部を構成するウェルの電圧を前記電荷電圧変換部のリセット時の電圧よりも高い電圧に設定する構成を採っている。
【００１３】
上記構成の固体撮像装置において、増幅トランジスタにより電荷電圧変換部の信号を出力するときに、電荷電圧変換部を構成するウェルの電圧を、電荷電圧変換部をリセットしたときの電圧よりも高い電圧にすることで、電荷電圧変換後の信号を高い増幅率で出力できる。
【発明の効果】
【００１４】
本発明によれば、電荷電圧変換部を構成するウェルの電圧を負電圧にすることで、入射光量が多く信号電荷が多量に光電変換部に蓄積された状態でも、転送残りを発生させることなく光電変換部から電荷電圧変換部へ信号電荷を転送できるためダイナミックレンジを拡大できる。
【００１５】
また、増幅トランジスタにより電荷電圧変換部の信号を出力するときに、電荷電圧変換部を構成するウェルの電圧を電荷電圧変換部のリセット時の電圧よりも高い電圧にすることで、電荷電圧変換後の信号を高い増幅率で出力できるためＳ／Ｎを向上できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１７】
図１は、本発明の一実施形態に係る増幅型の固体撮像装置、例えばＣＭＯＳイメージセンサの構成の一例を示すブロック図である。
【００１８】
図１に示すように、本実施形態に係るＣＭＯＳイメージセンサ１０は、光電変換部である例えばフォトダイオードを含む単位画素１１、画素アレイ部（撮像領域）１２、垂直選択回路１３、列並列信号処理回路であるカラム回路１４、水平選択回路１５、水平信号線１６、出力回路１７、タイミングジェネレータ（ＴＧ）１８およびウェル電圧制御回路１９等を有するエリアセンサ構成となっている。
【００１９】
単位画素１１の具体的な回路構成については後述する。画素アレイ部１２は、単位画素１１が２次元マトリクス状に多数配置されてなり、当該２次元マトリクス状の画素配列に対して列ごとに垂直信号線３１が、行ごとに後述する制御線（図２の転送線３２やリセット線３４）がそれぞれ配線された構成となっている。垂直信号線３１の一端には、例えばＭＯＳトランジスタからなる定電流源３５が接続されている（図２参照）。
【００２０】
垂直選択回路１３は、シフトレジスタやアドレスデコーダなどによって構成され、単位画素１１内の転送トランジスタを駆動する転送信号や、リセットトランジスタを駆動するリセット信号などの制御信号を行単位で順次出力することによって画素アレイ部１２の各画素１１を行単位で選択駆動する。
【００２１】
カラム回路１４は、画素アレイ部１２の水平方向の画素ごと、即ち垂直信号線３１ごとに配され、画素列ごとに並列的に所定の信号処理を行う列並列信号処理回路であり、例えばＳ／Ｈ（サンプルホールド）回路およびＣＤＳ(Correlated Double Sampling;相関二重サンプリング)回路などによって構成される。
【００２２】
水平選択回路１５は、シフトレジスタなどによって構成され、カラム回路１４を通して行単位で並列的に出力される各画素１１の信号を、列ごとに配された水平選択スイッチを介して順次選択走査することによって水平信号線１６に出力させる。なお、図１では、図面の簡略化のため、水平選択スイッチについては図示を省略している。この水平選択スイッチは、水平選択回路１５によって列単位で順次オン／オフ駆動される。
【００２３】
水平選択回路１５による選択駆動により、カラム回路１４から列ごとに順次出力される単位画素１１の信号は、水平信号線１６を通して出力回路１７に供給される。出力回路１７は、水平信号線１６を通して供給される画素信号に対して、増幅処理、選択処理、ＡＧＣ(Automatic Gain Control;自動利得制御)処理、Ａ／Ｄ（アナログ／デジタル）変換処理などの信号処理を施す。
【００２４】
タイミングジェネレータ１８は、垂直同期信号、水平同期信号およびマスタークロック信号に基づいて各種のタイミング信号を生成し、これら各種のタイミング信号を基に垂直選択回路１３、カラム回路１４および水平選択回路１５などの駆動制御を行う。
【００２５】
ウェル電圧制御回路１９は、特許請求の範囲における電圧設定手段に相当し、単位画素１１内の電荷電圧変換部を構成するウェルの電圧を任意のタイミングで制御し、当該ウェルの電圧を負電圧に設定する。このウェル電圧制御回路１９を設けて単位画素１１を駆動する点が本発明の特徴とするところであり、その駆動方法の詳細については後述する。
【００２６】
（画素回路）
図２は、単位画素１１の回路構成の一例を示す回路図である。図２に示すように、本回路例に係る単位画素１１は、光電変換素子、例えばフォトダイオード２１に加えて、例えば転送トランジスタ２２、リセットトランジスタ２３および増幅トランジスタ２４の３つのトランジスタを有する画素回路となっている。ここでは、これらトランジスタ２２〜２４として、例えばＮチャネルのＭＯＳトランジスタを用いている。
【００２７】
フォトダイオード２１は、入射光をその光量に応じた電荷量の信号電荷（ここでは、電子）に光電変換し、当該信号電荷を蓄積する。転送トランジスタ２２は、フォトダイオード２１のカソードと電荷電圧変換部であるＦＤ（フローティングディフュージョン）部２５との間に接続されるとともに、転送線３２にゲートが接続され、ゲートに転送線３２を介して転送パルスφＴＲＦが与えられることにより、フォトダイオード２１に蓄積された信号電荷をＦＤ部２５に転送する。
【００２８】
ＦＤ部２５は、フォトダイオード２１から転送された信号電荷を信号電圧に変換する。リセットトランジスタ２３は、電源線３３にドレインが、ＦＤ部２５にソースが、リセット線３４にゲートがそれぞれ接続され、フォトダイオード２１からＦＤ部２５への信号電荷の転送に先立って、ゲートにリセット線３４を介してリセットパルスφＲＳＴが与えられることによってＦＤ部２５の電位をリセットする。電源線３３には、電源電圧としてＶＤＤレベルとＧＮＤレベルとが選択的に与えられる。
【００２９】
増幅トランジスタ２４は、ＦＤ部２５にゲートが、電源線３３にドレインが、垂直信号線３１にソースがそれぞれ接続されたソースフォロア構成となっており、電源線３３の電位がＶＤＤレベルになることによって動作状態となって画素１１の選択をなし、リセットトランジスタ２３によってリセットした後のＦＤ部２５の信号電圧をリセットレベルとして垂直信号線３１に出力し、さらに転送トランジスタ２２によって信号電荷を転送した後のＦＤ部２５の信号電圧を信号レベルとして垂直信号線３１に出力する。
【００３０】
なお、単位画素１１の回路構成としては、上記のように増幅トランジスタ２４を選択トランジスタと兼用した３トランジスタ構成のものに限られるものではなく、例えば、増幅トランジスタ２４のドレインと電源線３３との間、あるいはソースと垂直信号線３１との間に接続された選択トランジスタを有する４トランジスタ構成のものなどを用いることも可能である。
【００３１】
上記構成の単位画素１１が２次元マトリクス状に配置されてなるＣＭＯＳイメージセンサにおいて、本発明の特徴とするウェル電圧制御回路１９は、例えばリセットトランジスタ２３により電荷電圧変換部であるＦＤ部２５の電位をリセットする際に、当該ＦＤ部２５を構成するウェル２６の電圧を負電圧にする。ウェル電圧制御回路１９はさらに、増幅トランジスタ２４によりＦＤ部２６の信号を出力する際に、ウェル２６の電圧をＦＤ部２５のリセット時の電圧よりも高い電圧に設定する。
【００３２】
ここで、ウェル電圧制御回路１９を設けないで単位画素１１を駆動する従来例による駆動の場合と、ウェル電圧制御回路１９を設けて単位画素１１を駆動する本発明による駆動の場合とを対比する。
【００３３】
先ず、従来例による駆動の場合について図３のポテンシャル図を用いて説明する。従来例による駆動の場合、ウェル２６の電圧Ｖｗｅｌｌは０Ｖである。
【００３４】
図３（Ａ）は、リセットオン時のポテンシャル図である。すなわち、リセットトランジスタ２３のゲートにリセットパルスφＲＳＴを印加して当該リセットトランジスタ２３をオンさせ、ＦＤ部２５の電位をリセットした状態である。この状態では、ＦＤ部２５は、電源線３３から供給されるリセット電圧Ｖｒｓｔ（本例では、ＶＤＤレベル）でリセットされる。
【００３５】
図３（Ｂ）は、リセットオフ時のポテンシャル図である。すなわち、リセットトランジスタ２３がオフすることで、当該リセットトランジスタ２３のゲート下のポテンシャルが浅くなる。そして、リセット電圧Ｖｒｓｔが増幅トランジスタ２４によりリセットレベルとして出力される。
【００３６】
図３（Ｃ）は、信号電荷の転送時のポテンシャル図である。すなわち、転送トランジスタ２２のゲートに転送パルスφＴＲＦを印加して当該転送トランジスタ２２をオンさせたときの状態である。転送トランジスタ２２がオンすることで、そのゲート下のポテンシャルが深くなるために、光電変換によってフォトダイオード２１に蓄積された信号電荷がＦＤ部２５に転送される。
【００３７】
図３（Ｄ）は、信号電荷の転送後のポテンシャル図である。すなわち、転送トランジスタ２２がオフすることで、ＦＤ部２５の電位はフォトダイオード２１から転送された信号電荷の電荷量に応じた電圧となる。この信号電荷に応じた電圧は、増幅トランジスタ２４により信号レベルとして出力される。
【００３８】
ここで、電源電圧の低電圧化が進められ、リセット電圧Ｖｒｓｔが低くなってきている状況の中で、ＳＮ比を良好なものとするために、ＦＤ部２５の容量を小さく抑えて、信号電荷を信号電圧に変化する際の変換効率を高くすると、それに応じて撮像の感度が高くなるため、例えば強い光が固体撮像装置の撮像面に入射したときに、図３（Ｄ）に示すように、フォトダイオード２１の信号電荷はＦＤ部２５まで転送されず、転送残りして一部がフォトダイオード２１に残留してしまう。また、仮にフォトダイオード２１のポテンシャルが浅く、ＦＤ部２５への信号電荷の転送に成功したとしても、ＦＤ部２５の電位は極端に低くなってしまう。
【００３９】
続いて、本発明による駆動の場合について図４のポテンシャル図を用いて説明する。
【００４０】
図４（Ａ）は、リセットオン時のポテンシャル図である。すなわち、ウェル電圧制御回路１９により、ウェル２６の電圧Ｖｗｅｌｌを負電圧に設定し、リセットトランジスタ２３のゲートにリセットパルスφＲＳＴを印加して当該リセットトランジスタ２３をオンさせ、ＦＤ部２５の電位をリセットした状態である。このとき、ＦＤ部２５は、電源線３３から供給されるリセット電圧Ｖｒｓｔ（本例では、ＶＤＤレベル）でリセットされる。なお、負電圧は、リセット電圧Ｖｒｓｔに応じて任意に決定される。
【００４１】
ここで、リセットトランジスタ２３としては、デプレッション型トランジスタが用いられる。すなわち、ウェル２６の電圧を考慮し、当該ウェル２６への負電圧の印加時にも、リセットトランジスタ２３が十分深くオンするようにその閾値電圧をデプレッション化して設計するのが好ましい。
【００４２】
図４（Ｂ）は、リセットオフ時のポテンシャル図である。すなわち、リセットトランジスタ２３がオフすることで、当該リセットトランジスタ２３のゲート下のポテンシャルが浅くなる。このときも、ウェル２６の電圧Ｖｗｅｌｌは負電圧である。そして、リセット電圧Ｖｒｓｔが増幅トランジスタ２４によりリセットレベルとして出力される。
【００４３】
図４（Ｃ）は、ウェル２６の電圧Ｖｗｅｌｌを負電圧から０Ｖに戻したときのポテンシャル図である。ＦＤ部２５はフローティング状態にあるため、ウェル２６の電圧Ｖｗｅｌｌを０Ｖに戻すことで、電圧Ｖｗｅｌｌの上昇に伴ってＦＤ部２５の電位も上昇する。結果として、図３（Ｂ）のときよりも高い電圧でＦＤ部２５をリセットすることができる。
【００４４】
図４（Ｄ）は、信号電荷の転送時のポテンシャル図である。すなわち、転送トランジスタ２２のゲートに転送パルスφＴＲＦを印加して当該転送トランジスタ２２をオンさせたときの状態である。転送トランジスタ２２がオンすることで、そのゲート下のポテンシャルが深くなるために、光電変換によってフォトダイオード２１に蓄積された信号電荷がＦＤ部２５に転送される。このとき、元々のＦＤ部２４の電位が高いため、フォトダイオード２１での転送残りが発生しない。
【００４５】
図４（Ｅ）は、信号電荷の転送後のポテンシャル図である。すなわち、転送トランジスタ２２がオフすることで、ＦＤ部２５の電位はフォトダイオード２１から転送された信号電荷の電荷量に応じた電圧となる。このとき、ウェル２６を負電圧にしないとき、即ち図３（Ｄ）の状態よりも電荷転送後のＦＤ部２５の電位が高くなっている。このため、ＦＤ部２５の電位を増幅トランジスタ２４により信号レベルとして出力する際に、増幅トランジスタ２４は高い増幅率で信号を増幅することができる。
【００４６】
図４（Ｃ）の状態で単位画素１１から出力されるリセットレベルと、図４（Ｅ）の状態で単位画素１１から出力される信号レベルは、垂直信号線３１を通してカラム回路１４に供給され、当該カラム回路１４におけるＣＤＳ処理でそれぞれ順にサンプリングされる。このように、図４（Ｃ）の状態、即ちウェル２６の電圧が安定した状態でサンプリングを行うことで、ウェル２６に印加する負電圧のバラツキにより発生するリセットノイズの影響を除去する。
【００４７】
転送トランジスタ２２のゲート下のポテンシャル障壁は、フォトダイオード２１のオーバーフローパス、具体的には図４（Ａ）に示すように、フォトダイオード２１のｎ型の信号電荷蓄積領域とその下のｎ型基板（または、ｎウェル）に形成されたｐ型のオーバーフローバリア領域４０よりも十分高くなるように設計する。これにより、ウェル２６に負電圧を印加しても、フォトダイオード２１に蓄積された信号電荷が転送トランジスタ２２のゲート下からオーバーフローしないため、飽和信号の減少を抑制することができる。
【００４８】
また、オーバーフローパスが主に転送トランジスタ２２のゲート下に存在する場合には、ウェル２６の電圧を負電圧にするときに、それに伴って転送トランジスタ２２のゲートに印加する電圧、即ち転送パルスφＴＲＦの電圧も同程度に低下させることで、信号電荷の転送パスとオーバーフローパスとの相対的なポテンシャル差を確保できるため、飽和信号の減少を抑制することができる。
【００４９】
［適用例］
上記実施形態に係る固体撮像装置は、デジタルスチルカメラやビデオカメラ等の撮像装置において、その撮像デバイスとして用いて好適なものである。
【００５０】
ここに、撮像装置とは、撮像デバイスとしての固体撮像装置、当該固体撮像装置の撮像面（受光面）上に被写体の像光を結像させる光学系および当該固体撮像装置の信号処理回路を含むカメラモジュール（例えば、携帯電話等の電子機器に搭載されて用いられる）、当該カメラモジュールを搭載したデジタルスチルカメラやビデオカメラ等のカメラシステムを言うものとする。
【００５１】
図５は、本発明に係る撮像装置の構成の一例を示すブロック図である。図５に示すように、本例に係る撮像装置は、レンズ５１を含む光学系、撮像デバイス５２、カメラ信号処理回路５３およびデバイス駆動回路５４等によって構成されている。
【００５２】
レンズ５１を含む光学系は、被写体からの像光を撮像デバイス５２の撮像面上に結像する。撮像デバイス５２は、デバイス駆動回路５４による駆動制御の下に、レンズ５１によって撮像面上に結像された像光を画素単位で電気信号に変換して得られる画像信号を出力する。この撮像デバイス５２として、先述した実施形態に係る固体撮像装置、即ちＣＭＯＳイメージセンサが用いられる。カメラ信号処理部５３は、撮像デバイス５２から出力される画像信号に対して、所定の信号処理を施す。
【００５３】
デバイス駆動回路５４は、例えば図１におけるタイミング発生回路１８やウェル電位制御回路１９等によって構成され、単位画素の駆動時には、ウェル電位制御回路１９による制御の下に、例えばリセットトランジスタにより電荷電圧変換部の電位をリセットする際に、当該電荷電圧変換部を構成するウェルの電圧を負電圧にし、また増幅トランジスタにより電荷電圧変換部の信号を出力する際に、ウェルの電圧を電荷電圧変換部のリセット時の電圧よりも高い電圧に設定する。
【００５４】
上述したように、デジタルスチルカメラやビデオカメラ等の撮像装置において、その撮像デバイスとして先述した実施形態に係るＣＭＯＳイメージセンサを搭載することで、次のような作用効果を得ることができる。
【００５５】
すなわち、当該ＣＭＯＳイメージセンサでは、電源電圧の低電圧化が進められ、リセット電圧が低くなってきている状況の中で、ＳＮ比を良好なものとするために、ＦＤ部２５の容量を小さく抑えて、信号電荷を信号電圧に変化する際の変換効率を高くした場合において、入射光量が多く、信号電荷が多量に光電変換部に蓄積された状態でも、転送残りを発生させることなく電荷の転送を行うことでダイナミックレンジを拡大でき、また電荷電圧変換後の信号を高い増幅率で出力することでＳ／Ｎを向上できるため、高画質の撮像画像を得ることができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施形態に係るＣＭＯＳイメージセンサの構成の一例を示すブロック図である。
【図２】単位画素の回路構成の一例を示す回路図である。
【図３】従来例による駆動の場合の動作説明のためのポテンシャル図である。
【図４】本発明による駆動の場合の動作説明のためのポテンシャル図である。
【図５】本発明に係る撮像装置の構成の一例を示すブロック図である。
【符号の説明】
【００５７】
１１…単位画素、１２…画素アレイ部（撮像領域）、１３…垂直選択回路、１４…カラム回路（列並列信号処理回路）、１５…水平選択回路、１６…水平信号線、１７…出力回路、１８…タイミングジェネレータ（ＴＧ）、１９…ウェル電圧制御回路、２１…フォトダイオード、２２…転送トランジスタ、２３…リセットトランジスタ、２４…増幅トランジスタ、２５…ＦＤ（フローティングディフュージョン）部、２６…ＦＤ部を構成するウェル
【図１】
0004807014.tif 000002
【図２】
0004807014.tif 000003
【図３】
0004807014.tif 000004
【図４】
0004807014.tif 000005
【図５】
0004807014.tif 000006