(57)【特許請求の範囲】
【請求項１】
遊技機の主制御を司る主基板と図柄表示装置を制御する図柄表示基板とを各々独立して設けた遊技機であって、
前記図柄表示基板には、
第１ＣＰＵを備え、前記主基板からの信号を受信する第１の制御手段と、
第２ＣＰＵを備え、前記第１の制御手段からの信号を受信するとともに、前記図柄表示装置に表示される画像データの処理を行い、前記図柄表示装置に信号を送信する第２の制御手段とを備え、
電源を投入後、前記第１ＣＰＵが稼働可能な状態まで立ち上がるまでの時間は、前記第２ＣＰＵが稼働可能な状態まで立ち上がるまでの時間よりも短く、
前記第１の制御手段は、前記第２の制御手段の立ち上がりを監視する監視手段を備え、前記第２の制御手段の立ち上がりを検知するまでは、前記主基板からの信号を前記第２の制御手段に伝達しないように構成されたこと
を特徴とする遊技機。
【請求項２】
遊技機の主制御を司る主基板と図柄表示装置を制御する図柄表示基板とを各々独立して設けた遊技機であって、
前記図柄表示基板には、第１ＣＰＵを備え、前記主基板からの信号を受信する第１の制御手段と、第２ＣＰＵを備え、前記図柄表示装置に表示される画像データの処理を行い、前記図柄表示装置に信号を送信する第２の制御手段と、前記第１の制御手段と前記第２の制御手段との間に双方向に信号の送受信が可能な第３の制御手段を備え、
電源を投入後、前記第１ＣＰＵが稼働可能な状態まで立ち上がるまでの時間は、前記第２ＣＰＵが稼働可能な状態まで立ち上がるまでの時間よりも短く、
前記第３の制御手段は前記第１の制御手段の立ち上がり後に当該第１の制御手段から送信される開始信号を受けることで、所定レベルの報知信号を前記第１の制御手段に送信を開始するとともに、監視手段を備え当該監視手段により前記第２の制御手段の立ち上がりの監視を開始し、当該監視手段により前記第２の制御手段が立ち上がったことを検知したときには、前記第１の制御手段に送信していた報知信号のレベルを変化させ、
前記第１の制御手段は、前記第３の制御手段から送信される報知信号が所定のレベルときは、前記主基板からの信号を前記第２の制御手段に伝達しないように構成されたこと
を特徴とする遊技機。
【請求項３】
前記第１の制御手段から、前記第３の制御手段に送信される開始信号は、前記第１の制御手段から、前記第３の制御手段に前記図柄表示装置のために送信されるコマンドと共通の形式の信号であって、かつ第２の制御手段が受信しても前記図柄表示装置の制御に影響を与えないダミーコマンドであること
を特徴とする請求項２に記載の遊技機。
【請求項４】
前記第２の制御手段が立ち上がるまでは、前記第１の制御手段により、前記図柄表示装置に待機中であることを報知する表示を行うこと
を特徴とする請求項１乃至請求項３のいずれかに記載の遊技機。
【請求項５】
前記第２の制御手段の起動が完了したことを条件に、前記主基板の起動を行うこと
を特徴とする請求項１乃至請求項４のいずれかに記載の遊技機。
【請求項６】
前記第１の制御手段は、当該第１の制御手段の起動が完了すると、前記第１の制御手段に備えられた受信禁止フラグがオンされ、当該受信禁止フラグに基づいて前記主基板からの信号の受領を禁止し、
かつ、前記第２の制御手段の起動完了に関連づけて当該受信禁止フラグがオフにされ前記主基板からの信号の受領を許容すること
を特徴とする請求項１乃至請求項５のいずれかに記載の遊技機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はパチンコ機等の遊技機に関し、詳細には、遊技機の主制御を司る主基板と図柄表示装置を制御する図柄表示基板とを各々独立して設けた遊技機であって、当該図柄表示基板に図柄表示装置を制御する第一の制御手段と、当該第一の制御手段との間でデータを送受信し且つ前記主基板からのデータを受信する第二の制御手段を備えた遊技機に関する。
【０００２】
【従来の技術】
従来、遊技機、例えばパチンコ機では、遊技機の制御を司る主基板を設け、この主基板にＣＰＵを備えて、遊技機の図柄表示装置の制御、電飾の発光態様の制御、音声発生の制御、及び遊技球の払い出しの制御等を行っていた。しかし、図柄表示装置に液晶ディスプレーなどを用いようとした場合、液晶画面に動画を表示するために膨大なデータを主基板で処理することが必要になる。そうすると遊技機の制御を司る主基板にすべての制御を行わせることになり、主基板の負担が大きくなり、制御しきれなかったり、処理速度が遅くなるような場合が生じた。そのため主基板以外に、図柄表示装置を制御する図柄表示基板、遊技球の払い出しに関する制御を司る払出制御基板、遊技機の電飾の発光態様を制御する電飾基板、遊技機の音声発生を制御する音基板等を各々独立して設け、主基板で行っていた制御の一部をそれぞれの基板で分散して行い、主基板の制御の負担を軽減するような構成の遊技機があった。この場合、主基板は、図柄表示基板のＣＰＵに、所定の図柄を特定して表示させるコマンドを送るだけで、複雑な処理は図柄表示基板のＣＰＵが処理するため、主基板の負担を著しく軽減することができるようになった。
【０００３】
一方、このような主基板のＣＰＵとは独立して設けられた図柄表示基板上のＣＰＵは、図柄表示装置に表示される図柄の複雑化及び高精細化により例えば３２ビットタイプＣＰＵのような高速処理が可能な高性能なＣＰＵが用いられ、図柄表示装置において高精細な動画を高速に表示できるように構成されていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような３２ビットタイプの高性能なＣＰＵは、図柄表示装置を制御するための膨大なデータを高速に処理するために、ＯＳ（オペレーティングソフト）を備えるなど、プログラム自体が複雑になる。そのため、電源を投入してから図柄表示基板のＣＰＵが稼働可能な状態まで立ち上がるまでには、ＯＳ等を読み込む必要などから所定の起動時間が必要になる。一方、処理の負担が小さい主基板は例えば８ビットタイプのＣＰＵを用いた簡易な構成でよく、主基板のＣＰＵは短時間に稼働可能な状態に立ち上がる。従って、同時に電源が投入された直後では、先に主基板が立ち上がって図柄表示基板のＣＰＵにコマンドを送ることになるが、この時点では図柄表示基板のＣＰＵは、まだ立ち上がっていない。さらに、遊技機の基準により、データの送信に関しては、主基板から図柄表示基板への一方通行しか認められていないような場合は、図柄表示基板から主基板へのデータの送信ができず、主基板側からは図柄表示基板の状態を判断することが出来なかった。
そのため、主基板上に設けられたＣＰＵから図柄表示基板に設けられたＣＰＵに直接データを送信しようとした場合に、図柄表示基板に設けられたＣＰＵが起動中である場合には、主基板上に設けられたＣＰＵからデータを送信されると図柄表示基板に設けられた起動中のＣＰＵが誤動作してしまうことがあるという問題があった。
【０００５】
本発明は、上記課題を解決するものであり、遊技機の主制御を司る主基板と図柄表示装置を制御する図柄表示基板とに各々独立して制御手段を設けた遊技機において、図柄表示装置の制御手段が起動中の場合は、主基板からのコマンドを受信しないようにしてＣＰＵの誤動作を生じない遊技機を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係る発明の遊技機は、遊技機の主制御を司る主基板と図柄表示装置を制御する図柄表示基板とを各々独立して設けた遊技機であって、前記図柄表示基板には、第１ＣＰＵを備え、前記主基板からの信号を受信する第１の制御手段と、第２ＣＰＵを備え、前記第１の制御手段からの信号を受信するとともに、前記図柄表示装置に表示される画像データの処理を行い、前記図柄表示装置に信号を送信する第２の制御手段とを備え、電源を投入後、前記第１ＣＰＵが稼働可能な状態まで立ち上がるまでの時間は、前記第２ＣＰＵが稼働可能な状態まで立ち上がるまでの時間よりも短く、前記第１の制御手段は、前記第２の制御手段の立ち上がりを監視する監視手段を備え、前記第２の制御手段の立ち上がりを検知するまでは、前記主基板からの信号を前記第２の制御手段に伝達しないように構成されたことを特徴とする。
【０００７】
この構成の遊技機では、遊技機の主制御を司る主基板と図柄表示装置を制御する図柄表示基板とに各々独立して制御手段を設け、図柄表示基板に設けられた図柄表示装置に信号を送信する第２の制御手段が起動中の場合は、主基板からの信号を受信する図柄表示装置の第１の制御手段が主基板からのコマンドを第２の制御手段に伝達しないようにするため、第２の制御手段が誤作動を起こして図柄表示装置の表示画面に不所望な画面を表示することがない。
【０００８】
また、請求項２に係る発明の遊技機は、遊技機の主制御を司る主基板と図柄表示装置を制御する図柄表示基板とを各々独立して設けた遊技機であって、前記図柄表示基板には、第１ＣＰＵを備え、前記主基板からの信号を受信する第１の制御手段と、第２ＣＰＵを備え、前記図柄表示装置に表示される画像データの処理を行い、前記図柄表示装置に信号を送信する第２の制御手段と、前記第１の制御手段と前記第２の制御手段との間に双方向に信号の送受信が可能な第３の制御手段を備え、電源を投入後、前記第１ＣＰＵが稼働可能な状態まで立ち上がるまでの時間は、前記第２ＣＰＵが稼働可能な状態まで立ち上がるまでの時間よりも短く、前記第３の制御手段は前記第１の制御手段の立ち上がり後に当該第１の制御手段から送信される開始信号を受けることで、所定のレベルの報知信号を前記第１の制御手段に送信を開始するとともに、監視手段を備え当該監視手段により前記第２の制御手段の立ち上がりの監視を開始し、当該監視手段により前記第２の制御手段が立ち上がったことを検知したときには、前記第１の制御手段に送信していた報知信号のレベルを変化させ、前記第１の制御手段は、前記第３の制御手段から送信される報知信号が所定のレベルのときは、前記主基板からの信号を前記第２の制御手段に伝達しないように構成されたことを特徴とする。
【０００９】
この構成の遊技機では、遊技機の主制御を司る主基板と図柄表示装置を制御する図柄表示基板とに各々独立して制御手段を設け、図柄表示基板に設けられた図柄表示装置のために信号を送信する第２の制御手段が起動中の場合は、主基板からの信号を受信する図柄表示基板の第１の制御手段が主基板からのコマンドを第２の制御手段に伝達しないようにするため、第２の制御手段が誤動作を起こして図柄表示装置の表示画面に不所望な画面を表示することがない。
さらに、第１の制御手段と第２の制御手段との間に双方向に信号の送受信が可能な第３の制御手段を設け、第３の制御手段に監視手段を備えて第２の制御手段の立ち上がりの監視を開始し、これを検知した場合に第１の制御手段に報知するため、第１の制御手段の負担を軽減することができる。
【００１０】
請求項３に係る発明の遊技機では、請求項２に記載の遊技機の構成に加え、前記第１の制御手段から、前記第３の制御手段に送信される開始信号は、前記第１の制御手段から、前記第３の制御手段に前記図柄表示装置のために送信されるコマンドと共通の形式の信号であって、かつ第２の制御手段が受信しても前記図柄表示装置の制御に影響を与えないダミーコマンドであることを特徴とする。
【００１１】
この構成の遊技機では、請求項２に記載の遊技機の作用に加え、第１の制御手段から、第３の制御手段に送信される開始信号が、第１の制御手段から、第３の制御手段に図柄表示装置のために送信されるコマンドと共通の形式の信号とすることができるため、第１の制御手段は通常の制御と同様の制御で開始信号を発信でき、かつ第２の制御手段の起動が完了しているような場合でも誤動作を起こすようなことがない。
【００１２】
請求項４に係る発明の遊技機では、請求項１乃至請求項３のいずれかに記載の遊技機の構成に加え、前記第２の制御手段が立ち上がるまでは、前記第１の制御手段により、前記図柄表示装置に待機中であることを報知する表示を行うことを特徴とする。
【００１３】
この構成の遊技機では、請求項１乃至請求項３のいずれかに記載の遊技機の作用に加え、図柄表示基板の第２の制御手段が立ち上がるまでは、第１の制御手段により図柄表示装置に待機中であることを報知する表示を行うことができるため、遊技者に不所望な画面を表示することがない。
【００１４】
請求項５に係る発明の遊技機では、請求項１乃至請求項４のいずれかに記載の遊技機の構成に加え、前記第２の制御手段の起動が完了したことを条件に、前記主基板の起動を行うことを特徴とする。
【００１５】
この構成の遊技機では、請求項１乃至請求項４のいずれかに記載の遊技機の作用に加え、主基板の起動が、図柄表示基板全体の起動が完了してから行われるため、主基板からの信号が確実に図柄表示基板に受信され、誤作動を生じることがない。
【００１６】
請求項６に係る発明の遊技機では、請求項１乃至請求項５のいずれかに記載の遊技機の構成に加え、前記第１の制御手段は、当該第１の制御手段の起動が完了すると、前記第１の制御手段に備えられた受信禁止フラグがオンされ、当該受信禁止フラグに基づいて前記主基板からの信号の受領を禁止し、かつ、前記第２の制御手段の起動完了に関連づけて当該受信禁止フラグがオフにされ前記主基板からの信号の受領を許容することを特徴とする。
【００１７】
この構成の遊技機では、請求項１乃至請求項５のいずれかに記載の遊技機の作用に加え、第１の制御手段の起動が完了すると、ここに備えられた受信禁止フラグがオンされ、この受信禁止フラグに基づいて主基板からの信号の受領を禁止し、かつ、第２の制御手段の起動完了に関連づけられて受信禁止フラグがオフにされ主基板からの信号の受領を許容するため、主基板からの信号を誤動作しないタイミングで第１の制御手段で受領することができる。
【００１８】
【発明の実施の形態】
以下、本発明の遊技機の好ましい一の実施の形態であるパチンコ機１について図面を参照して説明する。
【００１９】
まず、パチンコ機１についての機械的構成について、図面を参照して説明する。図１はパチンコ機１の正面図である。図１に示すように、パチンコ機１の正面の上半分の部分には、略正方形の遊技盤２が設けられ、遊技盤２には、ガイドレール３で囲まれた略円形の遊技領域４が設けられている。パチンコ機１の遊技盤２の下方部には、図示外の発射機に遊技球を供給し、また、賞品球を受ける上皿５が設けられ、上皿５の直下には、賞品球を受ける下皿６が設けられ、下皿６の右横には、発射ハンドル７が設けられている。
【００２０】
次に、遊技盤２の機械的構成について図２を参照して説明する。図２はパチンコ機１の遊技盤２の正面図である。遊技盤２には、ガイドレール３で囲まれた略円形の遊技領域４が設けられている。遊技領域４の略中央には、液晶画面を備えた特別図柄表示装置８が設けられている。また、特別図柄表示装置８の右上方には電飾風車９が設けられ、左上方にも電飾風車１０が設けられている。さらに、特別図柄表示装置８の右側には普通図柄始動ゲート１１が設けられ、左側にも普通図柄始動ゲート１２が設けられている。
【００２１】
また、特別図柄表示装置８の下方には、特別図柄始動電動役物１５が設けられており、その特別図柄始動電動役物１５の下方には、大入賞口１６が設けられている。さらに、普通図柄始動ゲート１１の下方には、入賞口１９が設けられ、普通図柄始動ゲート１２の下方には、入賞口２０が設けられている。さらに、特別図柄表示装置８の下部には遊技球を暫時載置可能なステージ２１が鉛直方向に対して略垂直に設けられる。特別図柄表示装置８の右肩には遊技球通過口２２が設けられ、特別図柄表示装置８の左肩にも遊技球通過口２３が設けられている。これらの遊技球通過口２２，２３を通過した遊技球が特別図柄表示装置８の内部（いわゆるワープゾーン）を通ってステージ２１に現出するようになっている。ステージ２１に現出した遊技球は、ステージ２１上に暫時載置されて、ステージ２１の直下に設けられている特別図柄始動電動役物１５に向かって落下するようになっている。
【００２２】
また、特別図柄表示装置８の上方には、普通図柄表示装置２４が設けられており、一桁の数字や一文字のアルファベット等の図柄を表示できるようになっている。さらに、普通図柄表示装置２４の左右には各々２個ずつのＬＥＤからなる特別図柄始動保留部２５が設けられており、特別図柄始動電動役物１５に入賞したいわゆる保留球の数を表示することができる。また、特別図柄表示装置８と普通図柄表示装置２４との間には、４個のＬＥＤからなる普通図柄始動保留部２６が設けられており、この普通図柄始動保留部２６は、普通図柄始動ゲート１１，１２を通過した遊技球のいわゆる保留球数を表示することができる。なお、遊技盤２には、上記以外に、アウト口、種々の電飾ランプ、風車及び多数の障害釘等が所定位置に設けられている。
【００２３】
次に、特別図柄表示装置８の構造及び表示画面を図３を参照して説明する。図３は、特別図柄表示装置８の正面図である。図３に示すように、特別図柄表示装置８の液晶画面には、第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３の３つの特別図柄を横方向に並べて区分表示可能になっている。なお、特別図柄表示装置８は、上記の第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３の特別図柄の表示に限定されずに、特別図柄に替えて、あるいは特別図柄とともに動画やメッセージ等も表示できるようになっている。なお、特別図柄表示装置８は、液晶表示装置を用いるだけでなく、ＣＲＴ、ＬＥＤ、プラズマディスプレイ等の各種の表示装置を用いることが出来ることは言うまでもなく、また特別図柄の表示の配列は横方向に限らず、又その変動方向も縦方向に限られるものではなく、縦方向に配列して、横方向に変動させる等任意に配列し変動させることができる。
【００２４】
上記の第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３に各々表示される図柄として、本実施の形態の遊技機１では、麻雀牌を模した「一萬」、「二萬」、「三萬」、「四萬」、「五萬」、「六萬」、「七萬」、「八萬」、「九萬」、「白（文字なし以下同じ）」、「發」、「中」の１２種類の図柄があり、特別図柄始動電動役物１５に遊技球が入賞して、第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３の３つの図柄が予め定められた所定の組合せ、例えば特定の同じ数字や文字あるいは図柄等で揃った場合（例えば、図３に示す「七萬」が３つ揃った場合）に、大当たりとされる。
【００２５】
また、前記１２図柄の内、「三萬」、「五萬」、「七萬」、「白」、「發」、「中」を確率変動図柄（特定大当たり図柄）とし、所定の抽選手段により特定大に当選した場合には、これらのうちの何れかの図柄が第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３に同じ図柄を揃えて表示して確率変動突入を遊技者に報知し、次の大当たりを引く確率を高くするように変更する。大当たりの確率は、一例としては、通常状態では、３１７．６分の１であり、確率変動状態では、６８．１分の１であるが、必ずしもこの値に限られるものではない。なお、「一萬」、「二萬」、「四萬」、「六萬」、「八萬」、「九萬」を非確率変動図柄（非特定大当たり図柄又は通常図柄）とする。
【００２６】
次に、図４を参照して、パチンコ機１の背面の機構について説明する。図４はパチンコ機１の背面図である。図４に示すように、パチンコ機１の背面の下部には、基板ボックス３１が設けられ、基板ボックス３１の上方には、センターカバー３２が設けられている。基板ボックス３１内には、パチンコ機１の主制御を司る主基板４１と、各基板に電源を供給する電源基板４２と、遊技機の音声発生を制御する音基板４３とが設けられている。また、センターカバー３２内には、特別図柄表示装置８を制御する図柄表示基板４４と、遊技球の払い出しの制御を司る払出制御基板４５と、遊技機の電飾の発光態様を制御する電飾基板４６とが設けられている。また、センターカバー３２の下部には、中継基板４７が設けられている。さらに、センターカバー３２の右横には、賞品球払出装置４９が設けられている。
【００２７】
次に、本実施の形態のパチンコ機１の電気的回路構成について図５を参照して説明する。図５は、パチンコ機１の電気的回路構成を示すブロック図である。パチンコ機１の制御部４０は、主基板４１、電源基板４２、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６、中継基板４７から構成され、主基板４１には、プログラムに従って各種の処理を行う主基板ＣＰＵユニット５０が設けられている。この主基板ＣＰＵユニット５０には、各種の演算処理を行う主基板ＣＰＵ５１、フラグやカウンタ値やデータやプログラム等を記憶する主基板ＲＡＭ５２と、制御プログラム及び各種の初期値のデータやテーブルデータ等を記憶した主基板ＲＯＭ５３とが設けられており、これらは個別に設けられてもよいが、本実施の形態においては１つのＬＳＩとして一体にモールディングされている。
【００２８】
主基板ＣＰＵユニット５０には、割込リセット回路５７が接続され、割込リセット回路５７は、０．００２秒（以下「２ｍｓ」と略す。）毎に、割込信号を主基板ＣＰＵ５１に与えるようになっており、主基板ＣＰＵ５１は、主基板ＲＯＭ５３に記憶された制御プログラムに従って、パチンコ機１の全体の制御である主制御を行う。なお、主基板ＣＰＵ５１の一例としては、８ビットのＣＰＵが使用されている。
【００２９】
主基板４１には、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６、中継基板４７等との間においてデータ信号の送受信を行うＩ／Ｏインターフェース５４が設けられている。このＩ／Ｏインターフェース５４には、図示外の遊技場管理用コンピュータにパチンコ機１の情報を出力する出力ポート５５が接続されている。なお、図柄表示基板４４には、メインＣＰＵ１００、サブＣＰＵ１０３が搭載され（図６参照）、また電源基板４２、音基板４３、図柄表示基板４４、払出制御基板４５及び電飾基板４６にも、各々ＣＰＵ（図示外）が搭載されている。なお、主基板４１はパチンコ機１の主制御を司り、電源基板４２は各基板に直流電流を供給し、音基板４３はパチンコ機１の音声発生を制御し、図柄表示基板４４は特別図柄表示装置８の制御を行い、払出制御基板４５は賞品球払出装置４９の制御を行い、電飾基板４６はパチンコ機１の各電飾の発光態様を制御し、中継基板４７は、各センサーの配線の中継を行っている。
【００３０】
電飾基板４６には、普通図柄始動保留部２６を構成する普通図柄記憶数表示ＬＥＤ５９、特別図柄始動保留部２５を構成する特別図柄記憶数表示ＬＥＤ６０、その他のＬＥＤ６２及び電飾ランプ６３が接続され、また、図柄表示基板４４には特別図柄表示装置８が接続され、また、音基板４３には、スピーカー４８が接続され、また、払出制御基板４５には、賞品球払出装置４９が接続され、さらに、中継基板４７には、普通図柄表示装置２４、大入賞口開放ソレノイド７０、特別図柄始動電動役物開放ソレノイド７１、特別図柄始動電動役物１５（図２参照）に入賞した遊技球を検出する始動口スイッチ７２、普通図柄始動ゲート１１，１２（図２参照）を通過した遊技球を検出する普通図柄作動スイッチ７３、大入賞口１６（図２参照）内のＶゾーンに入賞した遊技球を検出するＶスイッチ（入賞感知機構）７４、大入賞口１６に入賞した遊技球数を計数するためのカウントスイッチ７５（入賞感知機構）、入賞口１９，２０（図２参照）に入賞して図示外の案内通路により入賞球集合部に集められた入賞球を検出する入賞口スイッチ７６（入賞感知機構）とが接続されている。
【００３１】
電源基板４２は、主基板４１、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６、中継基板４７に各々接続されて、安定化された直流の電流を供給するようになっている。なお、主基板４１、音基板４３、払出制御基板４５、電飾基板４６、中継基板４７には、直流１２Ｖが供給され、図柄表示基板４４には、直流５Ｖ及び直流１２Ｖが供給されるようになっている。さらに、電源基板４２には、交流２４Ｖが供給されている。電源基板４２には、図示外のシリコンダイオードブリッジからなる整流器、電解コンデンサからなる平滑回路、レギュレータＩＣからなる安定化回路等が設けられており、安定化された直流の１２Ｖ及び５Ｖを供給できるようになっている。なお、図５では、特に図示しないが、主基板４１、電源基板４２、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６、中継基板４７は、全て、アースラインで接続されている。また、電源基板４２は、各基板毎に電源電流を個別に投入できるように各基板別の図示しないスイッチを備えている。
【００３２】
そして、電源基板４２は、後に詳述するように、図柄表示基板４４と同時に音基板４３、払出制御基板４５、電飾基板４６、中継基板４７のスイッチをオンした後に、図柄表示基板４４のメインＣＰＵ１００の起動の完了を検知した図柄表示基板４４のサブＣＰＵ１０３からの所定の信号に基づいて、主基板４１のスイッチをオンして電源電流を投入するように構成されている。このように構成することで、主基板４１の主基板ＣＰＵ５１の起動が完了したときには、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６、中継基板４７のすべての起動が完了しており、主基板４１からの信号を誤動作することなく受信できる。
【００３３】
次に、図６を参照して、図柄表示基板４４の構造及び図柄表示基板４４と主基板４１及び特別図柄表示装置８との接続関係について説明する。図６は、図柄表示基板４４の構造、及び図柄表示基板４４と主基板４１及び特別図柄表示装置８との接続関係を示すブロック図である。図６に示すように、図柄表示基板４４には、８ビットのＣＰＵであるサブＣＰＵ１０３が設けられる。サブＣＰＵ１０３には、主基板４１の主基板ＣＰＵ５１からＩ／Ｏインターフェース５４、バスライン９５を介して変動パターン指定コマンドデータ、停止図柄指定コマンドデータ、図柄停止コマンドデータ及び電源投入時（朝一）出目設定コマンドデータ等の各コマンドデータを送信するアドレス／データ信号２０１や、ストローブ信号２００（図７参照）などが片方向に送信される。サブＣＰＵ１０３には、受信したアドレス／データ信号２０１をデータとして一時的に記憶するサブＲＡＭ１０４と、制御プログラムや各種のデータを記憶したサブＲＯＭ１０５とが接続されている。なお、サブＣＰＵ１０３とサブＲＡＭ１０４とサブＲＯＭ１０５は、それぞれ独立した構成であってもよいが、１チップに構成されたものでもよい。ここでは、サブＣＰＵ１０３とサブＲＡＭ１０４とサブＲＯＭ１０５とがサブＣＰＵユニット９９として１チップに構成されたものを使用している。なお、サブＣＰＵ１０３は、画像データの展開などの処理は行わないため、メインＣＰＵ１００に比較すると処理の負担が小さく８ビットタイプのＣＰＵが用いられ、サブＣＰＵ１０３自体を制御するプログラムは小さい。そのため、電源を投入後速やかに稼働可能な状態になり起動が完了する。
【００３４】
また、図柄表示基板４４には、ゲートアレイとして構成されたＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）からなる周辺機器用Ｉ／Ｏコントローラ１１０が設けられ、バスライン１１１を介してサブＣＰＵユニット９９と双方向に送受信が可能に接続されている。この周辺機器用Ｉ／Ｏコントローラ１１０には、低速バス１１３を介してＩ／Ｏコントローラ１１４が双方向に送受信が可能に接続されている。また、周辺機器用Ｉ／Ｏコントローラ１１０からＩ／Ｏコントローラ１１４に割り込み用の接続線が低速バス１１３を介さないで接続され、周辺機器用Ｉ／Ｏコントローラ１１０から送出された割込信号（ＩＲＥＱ）が、ダイレクトにＩ／Ｏコントローラ１１４に送信されるようになっている。Ｉ／Ｏコントローラ１１４からは、高速バス１１５を介して、メインＣＰＵ１００に信号が双方向に送受信可能に接続される。
【００３５】
メインＣＰＵ１００は、本実施の形態では、データを高速かつ大量に処理する必要から３２ビットタイプのＣＰＵにより構成され、特別図柄表示装置８の液晶１２１の画面にカラーの高精細な動画を表示する処理に適している。但し、この３２ビットのメインＣＰＵ１００を作動させるためには、複雑な処理ができるような所定のオペーレーティングソフト（ＯＳ）が必要であり、起動時にはメインＲＯＭ１０２に格納されているＯＳを読み出しメインＲＡＭ１０１にロードする必要がある。このＯＳは複雑であるのでデータ量が大きく、そのため、電源を投入しても、直ちには稼働することができず、所定の起動時間が必要になっている。この電源投入後、起動が完了するまでは、主基板４１からのコマンドを受信しても、このコマンドに基づいた処理を実行することはできず、起動途中の不安定な状態で信号を受けたりすると、場合によっては誤動作を起こす可能性がある。なお、メインＣＰＵ１００とサブＣＰＵ１０３が同時に電源を投入された場合、前述のようにサブＣＰＵ１０３は８ビットで立ち上がりが速いため、サブＣＰＵ１０３が先に立ち上がる。
【００３６】
なお、メインＣＰＵ１００が処理を実行するためには、比較的大きいＲＡＭの記憶容量を必要とするため、内部メモリだけでは不足で外部メモリが必要になる。特に画像データの処理には外部メモリが必須であり、比較的大容量のメインＲＡＭ１０１を備える。また、ＯＳや画像データを格納するために比較的大容量のメインＲＯＭ１０２を備え、これらはアドレスバス、データバス、システムバスから構成されたバスラインによりマイコンとして構成される。なお、メインＣＰＵ１００とメインＲＡＭ１０１とメインＲＯＭ１０２の相互は、それぞれ信号のやり取りが可能であれば、必ずしも１カ所にまとめて構成される必要はなく、それぞれが独立した構成であってもよく、例えば、メインＲＡＭ１０１が、グラフィックエンジン１１６に接続されているような構成であってもよい。もちろん１チップあるいは１ボードに構成されたものでもよい。本実施の形態では単純化するためメインＣＰＵユニット９８としてメインＣＰＵ１００とメインＲＡＭ１０１とメインＲＯＭ１０２が１チップに構成されたものを使用する。
【００３７】
Ｉ／Ｏコントローラ１１４は、高速バス１１５を介して、グラフィックエンジン１１６にも接続している。そして、さらに、Ｉ／Ｏコントローラ１１４から高速バス１１５を介さないでグラフィックエンジン１１６に接続する接続線であるバスライン１２２を備えている。従って、サブＣＰＵ１０３からの信号はメインＣＰＵ１００の立ち上がりに関係なくかつ汎用の高速バス１１５を介さずグラフィックエンジン１１６にダイレクトに送出することができる。
【００３８】
メインＣＰＵユニット９８は、グラフィックエンジン１１６に接続され、主基板４１から送られてきたコマンドデータに基づき所定の画像データをグラフィックエンジン１１６に送出する。グラフィックエンジン１１６は、液晶コントローラ１２０と接続されており、さらに液晶コントローラ１２０は、特別図柄表示装置８の液晶１２１に接続されている。グラフィックエンジン１１６は、画像データに基づきドライバである液晶コントローラ１２０に制御信号を送出し、液晶コントローラ１２０は駆動信号を特別図柄表示装置８の液晶１２１に送出する。液晶１２１はこの信号に基づいて図柄を表示する。
【００３９】
次に特別図柄表示装置８の制御について説明する。本実施の形態のパチンコ機１では、 特別図柄表示装置８の制御に関しては、主基板４１の主基板ＣＰＵ５１が、グラフィックエンジン１１６を制御する描画用のデータを送信するのではなく、主基板ＣＰＵ５１からは、図柄表示基板４４のサブＣＰＵ１０３に、変動パターン指定コマンドデータ、停止図柄指定コマンドデータ、図柄停止コマンドデータ及び電源投入時（朝一）出目設定コマンドデータ等の図柄表示に関する各コマンドデータをアドレス／データ信号２０１により送信し（図７参照）、これらの各コマンドデータは一旦、図柄表示基板４４のサブＲＡＭ１０４に一旦記憶される。
【００４０】
そして、サブＣＰＵ１０３が、サブＲＡＭ１０４に記憶している受信した変動パターン指定コマンドデータ、停止図柄指定コマンドデータ、図柄停止コマンドデータ、及び電源投入時（朝一）出目設定コマンドデータ等の図柄表示に関する各コマンドデータ等を解析して、周辺機器用Ｉ／Ｏコントローラ１１０を介して図示外の図柄検査装置に図柄に関する情報を出力し、図柄表示基板４４のメインＣＰＵ１００には、サブＲＡＭ１０４に記憶されている第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３に表示される図柄の変動パターン指定コマンドデータ、停止図柄指定コマンドデータ、図柄停止コマンドデータ、及び電源投入時（朝一）出目設定コマンドデータ等の各コマンドデータを送信し、メインＣＰＵ１００はそのデータに基づいて、メインＲＯＭ１０２から必要なデータをグラフィックエンジン１１６に送り、グラフィックエンジン１１６は、具体的な描画データを生成して制御信号として液晶コントローラ１２０に送り、液晶コントローラ１２０はこの制御信号に基づいて大電流の駆動信号を送出して液晶１２１にその図柄が表示されるように構成されている。すなわち、本実施の形態のパチンコ機１は、所謂ブラックボックス対応機である。
【００４１】
なお、本実施の形態では、サブＣＰＵ１０３が特許請求の範囲の第１の制御手段に対応し、メインＣＰＵ１００が第２の制御手段に対応し、周辺機器用Ｉ／Ｏコントローラ１１０が第３の制御手段に対応するものである。
【００４２】
次に、主基板４１とサブＣＰＵユニット９９と周辺機器用Ｉ／Ｏコントローラ１１０とメインＣＰＵ１００との信号のやり取りを説明する。図７は、主基板４１とサブＣＰＵユニット９９と周辺機器用Ｉ／Ｏコントローラ１１０とメインＣＰＵ１００との信号のやり取りを模式的に示す図である。
【００４３】
まず、主基板４１のＩ／Ｏインターフェース５４は、図柄表示基板４４のサブＣＰＵユニット９９とバスライン９５（図６参照）により接続されており、主基板４１側から図柄表示基板４４には一方通行でアドレス／データ信号２０１、ストローブ信号２００が送られる。このうちアドレス／データ信号２０１は、コマンドデータ、具体的にはアドレスとデータを交互に送信する信号で、本実施の形態では、「００Ｈ〜ＦＦＨ」の２桁の１６進数の数字と１６進数を表す「Ｈ」の文字により構成され、アドレスに当たる先行コマンドデータで処理の種類を、データに当たる後続コマンドデータで具体的な内容が、メインＲＯＭ１０２に記憶されたテーブルデータにより特定される。また、ストローブ信号２００は、信号の発信タイミングを同期させるため同期信号で、主基板側４１から送信されるアドレス／データ信号２０１を送信するタイミングをサブＣＰＵユニット９９に伝達し、サブＣＰＵ１０３（図６参照）が受信するタイミングを制御する制御信号である。つまり、主基板４１と図柄表示基板４４とは、本実施の形態では双方向には通信できず、主基板４１から図柄表示基板４４への１方向の送信のみが可能に構成されているため、ハンドシェイク転送方式は採用し得ず、主基板４１側から送信されるアドレス／データ信号２０１を受信するサブＣＰＵ１０３（図６参照）の受信するタイミングをストローブ信号２００により制御する。
【００４４】
このようにストローブ信号２００により受信タイミングを調整されながらアドレス／データ信号２０１を受信したサブＣＰＵユニット９９は、周辺機器用Ｉ／Ｏコントローラ１１０へ、アドレス／データ信号３０１、アドレス／データ切換信号（図７においてＡ／Ｄ切換信号と表記する）３０２、イネーブル信号３０３を送信し、一方、周辺機器用Ｉ／Ｏコントローラ１１０からは、サブＣＰＵユニット９９へＡＣＫ（アクノリッジ）信号３０４、ＣＬＫ（クロック）信号３０５を送信している。そしてさらに、周辺機器用Ｉ／Ｏコントローラ１１０は、メインＣＰＵユニット９８にアドレス／データ信号４０１、アドレス／データ切換信号（図７においてＡ／Ｄ切換信号と表記する）４０２、イネーブル信号４０３を送信し、一方、メインＣＰＵユニット９８からは、周辺機器用Ｉ／Ｏコントローラ１１０へＡＣＫ信号４０４、ＣＬＫ信号４０５、起動信号４０６を送信している。
【００４５】
アドレス／データ信号２０１，３０１，４０１は、基本的に共通の信号であり主基板４１のＩ／Ｏインターフェース５４から図柄表示基板４４のサブＣＰＵユニット９９から周辺機器用Ｉ／Ｏコントローラ１１０を介して図柄表示基板４４のメインＣＰＵユニット９８に送られるアドレスを指定するデータ及び実行するコマンドを特定するデータを表す信号波形である。また、主基板４１から送信されるアドレス／データ信号２０１とサブＣＰＵユニット９９から周辺機器用Ｉ／Ｏコントローラ１１０に送出されるアドレス／データ信号３０１も基本的に同じものであるが、後述のダミーコマンドを含まないことで異なる。具体的なコマンドデータとしては、例えば、「変動パターン１指定」から「変動パターン２５指定」の変動パターン指定コマンドデータと、「第１停止図柄１指定」から「第１停止図柄１２指定」の第１停止図柄指定コマンドデータと、「第２停止図柄１指定」から「第２停止図柄１２指定」の第２停止図柄指定コマンドデータと、「第３停止図柄１指定」から「第３停止図柄１２指定」の第３停止図柄指定コマンドデータと、「電源投入時第１停止図柄１指定」から「電源投入時第１停止図柄１２指定」の電源投入時第１停止図柄指定コマンドデータと、「電源投入時第２停止図柄１指定」から「電源投入時第２停止図柄１２指定」の電源投入時第２停止図柄指定コマンドデータと、「電源投入時第３停止図柄１指定」から「電源投入時第３停止図柄１２指定」の電源投入時第３停止図柄指定コマンドデータ等がある。
【００４６】
ここでアドレス／データ信号２０１，３０１，４０１により送信される各コマンドデータの内容について詳細に説明する。各コマンドデータは、先行コマンドデータと後続コマンドデータから構成される。先行コマンドデータは、１コマンドが１バイトから構成される。具体的には、１バイトの情報を４ビットずつに分け、それぞれの４ビットを１６進数の数で表し、この１６進数の表記による２桁の数字又はアルファベットの組合せから成り、その末尾に１６進数のデータであることを表す「Ｈ」を付加する。従って「００Ｈ」から「ＦＦＨ」までの２５６通りのコマンドが構成できる。また、後続コマンドデータも先行コマンドデータと同様の構成による。従って、１組の信号は、２バイトから構成される。もちろん、各コマンドデータは、先行コマンドデータを「０Ｈ」から「ＦＨ」までと、後続コマンドデータを「０Ｈ」から「ＦＨ」までとして合わせて１コマンドが１バイトから構成されるようにしても良い。各コマンドデータを、１コマンドが１バイトから構成されるようにすれば、コマンドデータの送受信の時間を短縮できるという利点がある。
【００４７】
ここでアドレス／データ信号２０１，３０１，４０１の一例として、変動パターン指定コマンドデータについて説明する。変動パターン指定コマンドデータは、「変動パターン１指定」から「変動パターン２５指定」までの２５種類があり、この変動パターン指定コマンドデータは、主基板４１の主基板ＲＯＭ５３に記憶され、図柄表示基板４４に送信された場合には、図柄表示基板４４のサブＲＡＭ１０４に一時的に記憶される。ここで、変動パターン１を指定した場合では、先行コマンドデータが「８０Ｈ」、後続コマンドデータが「０１Ｈ」であり、変動パターン２を指定した場合では、先行コマンドデータが「８０Ｈ」、後続コマンドデータが「０２Ｈ」であり、変動パターン１５を指定した場合では、先行コマンドデータが「８０Ｈ」、後続コマンドデータが「０ＦＨ」であり、同様に変動パターン２５を指定した場合では、先行コマンドデータが「８０Ｈ」、後続コマンドデータが「１９Ｈ」である。
【００４８】
また、アドレス／データ信号２０１，３０１，４０１の他の一例の第１停止図柄指定コマンドデータの場合では、第１停止図柄指定コマンドデータは、「第１停止図柄１指定」から「第１停止図柄１２指定」までの１２種類があり、この第１停止図柄指定コマンドデータは、主基板ＣＰＵ５１から受信したものが図柄表示基板４４のサブＲＡＭ１０４に記憶されている。ここで、第１停止図柄１を指定した場合では、先行コマンドデータが「８１Ｈ」、後続コマンドデータが「０１Ｈ」であり、第１停止図柄２を指定した場合では、先行コマンドデータが「８１Ｈ」、後続コマンドデータが「０２Ｈ」であり、第１停止図柄１２を指定した場合では、先行コマンドデータが「８１Ｈ」、後続コマンドデータが「０ＣＨ」である。つまり、先行コマンドデータは、変動パターン指定コマンドデータや、第１停止図柄指定コマンドデータなどのデータの種類を指定し、後続コマンドデータは、その中の種類を特定する。
【００４９】
従って、この「００Ｈ〜ＦＦＨ」の形式のデータであれば、サブＣＰＵ１０３でアドレス／データ信号２０１と、周辺機器用Ｉ／Ｏコントローラ１１０でアドレス／データ信号３０１と、メインＣＰＵ１００でアドレス／データ信号４０１により送信されるコマンドデータと認識され、そのように取り扱われる。
【００５０】
次に、ダミーコマンドについて説明する。ダミーコマンドは、先行コマンドデータとして「ＦＦＨ」、後続コマンドデータとして同じく「ＦＦＨ」の形式で表現される１組のコマンドデータである。つまりダミーコマンドは、上記コマンドデータと同じ「００Ｈ」〜「ＦＦＨ」の形式を採っているため、サブＣＰＵ１０３、周辺機器用Ｉ／Ｏコントローラ１１０やメインＣＰＵ１００においては、アドレス／データ信号２０１，３０１，４０１によるコマンドデータと認識される。しかし、形式的には「００Ｈ」〜「ＦＦＨ」の形式を採っていても、内容的には実効のある一切の命令を含まないものである。従って、このダミーデータを受領した、サブＣＰＵユニット９９や周辺機器用Ｉ／Ｏコントローラ１１０、さらにメインＣＰＵ１００は通常のアドレス／データ信号３０１，４０１によるコマンドデータと同様、ダミーコマンドを受領した場合は、周辺機器用Ｉ／Ｏコントローラ１１０及びメインＣＰＵ１００はサブＣＰＵユニット９９又は周辺機器用Ｉ／Ｏコントローラ１１０に対してＡＣＫ信号３０４，４０４を送信する。但し、コマンドとしては無意味な命令であるため何らの動作をすることもなく、従って誤動作も起こしにくい。なお、周辺機器用Ｉ／Ｏコントローラ１１０については、通常のアドレス／データ信号３０１によるコマンドデータとは異なり、サブＣＰＵ１０３から送信されたダミーコマンドを受信した場合には、周辺機器用Ｉ／Ｏコントローラ１１０からサブＣＰＵ１０３に送信するＡＣＫ信号３０４が一旦発信をはじめたら、メインＣＰＵ１００からの起動信号４０６を周辺機器用Ｉ／Ｏコントローラ１１０が受信するまでは継続してＡＣＫ信号３０４発信するように構成されている。
【００５１】
図７に示すように、アドレス／データ切換信号３０２は、図柄表示基板４４のサブＣＰＵユニット９９から周辺機器用Ｉ／Ｏコントローラ１１０に送信される。また、アドレス／データ切換信号４０２は、周辺機器用Ｉ／Ｏコントローラ１１０から図柄表示基板４４のメインＣＰＵユニット９８に送信される。これらのアドレス／データ切換信号３０２，４０２は、アドレス／データ信号３０１，４０１と共に送信され、そのアドレス／データ信号３０１，４０１が、現在搬送しているのがアドレスデータとコマンドデータのうちのアドレスデータである先行コマンドデータを送信していることを指示する信号である。図１４に示すように、このアドレス／データ切換信号３０２，４０２がＨＩＧＨの間は、上述のアドレス／データ信号３０１，４０１のうちのアドレスデータの信号、具体的には先行コマンドデータが送信される。先行コマンドデータが送信されると、アドレス／データ切換信号３０２，４０２がＬＯＷとなり、先行コマンドデータの送信は停止する。
【００５２】
また、イネーブル信号３０３は、図７に示すように、図柄表示基板４４のサブＣＰＵユニット９９から周辺機器用Ｉ／Ｏコントローラ１１０に送信される信号である。また、イネーブル信号４０３は、周辺機器用Ｉ／Ｏコントローラ１１０から図柄表示基板４４のメインＣＰＵユニット９８に、それぞれ送信される信号である。このイネーブル信号３０３，４０３は、アドレス／データ信号３０１，４０１と共に送信され、そのアドレス／データ信号３０１，４０１が、現在搬送しているのがアドレスデータとコマンドデータのうちのコマンドデータである後続コマンドデータを送信していることを指示する信号である。このイネーブル信号３０３、４０３がＨＩＧＨの間に、上述のアドレス／データ信号３０１，４０１のうちのデータの信号、具体的には後続コマンドデータが送信される。周辺機器用Ｉ／Ｏコントローラ１１０及び図柄表示基板４４のメインＣＰＵユニット９８はサブＣＰＵユニット９９から後続コマンドデータの受信を開始する。後続コマンドデータのデータの送信が終了すると、イネーブル信号３０３，４０３がＬＯＷとなり、後続コマンドデータの送信は停止する。
【００５３】
ＡＣＫ（アクノリッジ）信号３０４は、図７に示すように、図柄表示基板４４のサブＣＰＵユニット９９が同じ図柄表示基板４４内の周辺機器用Ｉ／Ｏコントローラ１１０に先行コマンドデータ及び後続コマンドデータからなる一対のアドレス／データ信号３０１によるコマンドを送信した時に、周辺機器用Ｉ／Ｏコントローラ１１０からサブＣＰＵユニット９９に送られるアドレス／データ信号３０１に対するコマンドの受領を示す信号である。また、ＡＣＫ信号４０４は、周辺機器用Ｉ／Ｏコントローラ１１０が図柄表示基板４４内のメインＣＰＵユニット９８に先行コマンドデータ及び後続コマンドデータからなる一対のアドレス／データ信号４０１によるコマンドを送信した時に、メインＣＰＵユニット９８から周辺機器用Ｉ／Ｏコントローラ１１０に送られるアドレス／データ信号４０１に対するコマンドの受領を示す信号である。ＡＣＫ信号３０４，４０４を送信するタイミングは、後続コマンドデータのデータの読取を周辺機器用Ｉ／Ｏコントローラ１１０あるいはメインＣＰＵ１００が完了した時点で、周辺機器用Ｉ／Ｏコントローラ１１０あるいはメインＣＰＵ１００は、後続コマンドデータを受領するとＡＣＫ信号３０４，４０４をＨＩＧＨにする。そして、このＡＣＫ信号３０４，４０４は所定時間ＨＩＧＨの状態を維持してサブＣＰＵ１０３に対して発振し続けるように構成される。なお、ダミーコマンドを受信した周辺機器用Ｉ／Ｏコントローラ１１０の場合は、前述のようにＡＣＫ信号３０４を、メインＣＰＵ１００からの起動信号４０６を受信するまでＨＩＧＨの状態に維持する。
【００５４】
ＣＬＫ（クロック）信号３０５，４０５は、メインＣＰＵ１００、周辺機器用Ｉ／Ｏコントローラ１１０、サブＣＰＵ１０３の動作を司る基準時間を与えるもので、メインＣＰＵ１００に内蔵され又は別途設けられた水晶発振装置であるクロックジェネレータにより発振され、周辺機器用Ｉ／Ｏコントローラ１１０にＣＬＫ信号４０５として伝達され、周辺機器用Ｉ／Ｏコントローラ１１０からサブＣＰＵ１０３にＣＬＫ信号３０５として伝達される。従って、メインＣＰＵ１００、周辺機器用Ｉ／Ｏコントローラ１１０、サブＣＰＵ１０３（図６参照）は、このクロック信号３０５，４０５の信号周期を共有して作動する。
【００５５】
次に、上記のように構成されたパチンコ機１の電源を投入時の制御について、図１０〜図１４を参照して説明する。ここで、図１０は、電源投入時の処理の流れを示すフローチャートであり、図１１は、図１０のイニシャライズ処理ｓ３の処理を詳細に示すフローチャートである。図１２は、通常のパチンコ機１の電源投入時の各部分の状態を示すタイムチャートである。図１４は、電源投入時の各信号のタイミングチャートである。
【００５６】
以下、図１０に示すフローチャートに沿って説明をする。まず図柄表示基板４４に電源が投入され（図１０：電源投入時）、サブＣＰＵ１０３の起動が完了すると、最初に図柄表示基板４４のサブＲＡＭ１０４のＲＡＭパターンチェックがなされ（ステップ１（以下ステップをｓとし、ｓ１のように略記する））、このＲＡＭパターンチェックがＯＫだったら（ｓ１：Ｙｅｓ）、通常の処理に移行する（通常処理へ）。
【００５７】
一方、ＲＡＭパターンチェックがＯＫでなかったら（ｓ１：Ｎｏ）、一旦サブＲＡＭ１０４のＲＡＭクリアを行い（ｓ３）、イニシャライズ処理を行う（ｓ５）。イニシャライズ処理は（ｓ５）、図１１に示すように、まずサブＣＰＵ１０３から、周辺機器用Ｉ／Ｏコントローラ１１０、Ｉ／Ｏコントローラ１１４を介してグラフィックエンジン１１６にサブＲＯＭ１０５に格納されている「しばらくお待ち下さい」の表示を行うデータを割り込ませて、特別図柄表示装置８の液晶１２１の画面に「しばらくお待ち下さい」の表示を行う（図６、図９参照）。この間メインＣＰＵ１００から表示すべきデータが送られてもこのデータをマスクして表示させないようにする。このように制御することで、メインＣＰＵ１００の起動中に生じる誤動作による不所望の表示を防止する。
【００５８】
液晶１２１の画面に「しばらくお待ち下さい。」の表示を行ったら（ｓ５１）、サブＲＡＭ１０４のコマンド通信用バッファ１に先行ダミーコマンド「ＦＦＨ」を格納し（ｓ５３）、同様にサブＲＡＭ１０４のコマンド通信用バッファ２に後続ダミーコマンド「ＦＦＨ」を格納する（ｓ５５）。また、サブＲＡＭ１０４の図示しないコマンド受信禁止フラグを、コマンドの受信を禁止することを表す「１」にセットする（ｓ５７）。コマンド受信禁止フラグは、このフラグがＯＮ（「１」）になっている間は主基板４１からＩ／Ｏインタフェース５４を介して送信されるアドレス／データ信号２０１によるコマンドをサブＣＰＵユニット９９が受信しないようにするものである。つまり、アドレス／データ信号２０１が主基板４１からサブＣＰＵ１０３に送信されても、サブＣＰＵ１０３は、このサブＲＡＭ１０４のコマンド受信禁止フラグを読み出してフラグがＯＮ（「１」）の場合には、アドレス／データ信号２０１によるコマンドの受信をしないようにする。なお、サブＲＡＭ１０４のコマンド受信禁止フラグがＯＦＦ（「０」）に解除されれば、サブＣＰＵユニット９９がサブＲＡＭ１０４のコマンド受信禁止フラグがＯＦＦ（「０」）になっていることを確認したことを条件に、主基板４１からＩ／Ｏインターフェース５４を介して送信されるアドレス／データ信号２０１によるコマンドが受信されるようになる。コマンド受信禁止フラグをＯＮにセットし終わると（ｓ５７）、イニシャライズ処理（ｓ５）を終了して、図１０に示すメインルーチンに戻る（イニシャライズ終了）。
【００５９】
次に先行コマンド処理を行う（ｓ７）。先行コマンド処理（ｓ７）では、サブＣＰＵ１０３から周辺機器用Ｉ／Ｏコントローラ１１０にアドレス／データ信号３０１（図７）により先行ダミーコマンドを送信する。この場合、アドレス／データ切換信号３０２を同時に送信しアドレス／データ信号３０１が先行コマンドデータであることを識別させる。また、続いて後続コマンド処理を行う（ｓ８）。後続コマンド処理（ｓ８）では、サブＣＰＵ１０３から周辺機器用Ｉ／Ｏコントローラ１１０にアドレス／データ信号３０１（図７）により後続ダミーコマンドを送信する。この場合、イネーブル信号３０３を同時に送信しアドレス／データ信号３０１が後続コマンドデータであることを識別させる。
【００６０】
次に、サブＣＰＵ１０３は、周辺機器用Ｉ／Ｏコントローラ１１０からＡＣＫ信号３０４がＬＯＷレベルであるかを読み出す（ｓ１１）。アドレス／データ信号３０１が周辺機器用Ｉ／Ｏコントローラ１１０に受領された場合は、周辺機器用Ｉ／Ｏコントローラ１１０からサブＣＰＵユニット９９に送信されるＡＣＫ信号３０４（図７参照）がＨＩＧＨレベルになり周辺機器用Ｉ／Ｏコントローラ１１０のフリップフロップ回路によりサブＣＰＵユニット９９に対してＨＩＧＨレベルに維持されたＡＣＫ信号３０４を送信し続ける。そしてＡＣＫ信号３０４がＨＩＧＨレベルが維持された状態において、メインＣＰＵユニット９８から起動信号４０６（図７参照）が周辺機器用Ｉ／Ｏコントローラ１１０に送信されると、これを受領した周辺機器用Ｉ／Ｏコントローラ１１０はサブＣＰＵユニット９９に送信しているＡＣＫ信号３０４のレベルをＬＯＷに落とす。従って、メインＣＰＵユニット９８が起動信号４０６を送信したら、即ち、メインＣＰＵ１００の起動が完了すれば、ＡＣＫ信号３０４のレベルがＬＯＷになる。つまり、サブＣＰＵ１０３は、周辺機器用Ｉ／Ｏコントローラ１１０のＡＣＫ信号３０４を一定のインターバルで周期的に受信すればメインＣＰＵ１００の立ち上がりを検知できるため、サブＣＰＵ１０３が周辺機器用Ｉ／Ｏコントローラ１１０あるいはメインＣＰＵ１００を常時監視する必要がない。そのため、サブＣＰＵ１０３の制御の負担を著しく軽減することができる。
【００６１】
ＡＣＫ信号３０４がＨＩＧＨの状態では（ｓ１１：Ｎｏ）、サブＣＰＵ１０３は一定のインターバルで次にＡＣＫ信号３０４を読み出しに行くまでの間、他の処理を行う（ｓ１３）ことができる。そして、サブＣＰＵ１０３は、このインターバルで他の処理を行いながら周辺機器用Ｉ／Ｏコントローラ１１０のＡＣＫ信号３０４を繰り返し監視する（ｓ１１：Ｎｏ，ｓ１３，ｓ１１）。このように周辺機器用Ｉ／Ｏコントローラ１１０にメインＣＰＵ１００の立ち上がりを常時監視させる回路を設けることで、サブＣＰＵ１０３はＡＣＫ信号３０４あるいは起動信号４０６を常時監視する負担から開放され、メインＣＰＵ１００の立ち上がりを監視しつつ、並列的に他の処理を行うことが可能になり、全体として処理を速やかに行うことができる。
【００６２】
ここで、サブＣＰＵ１０３が周辺機器用Ｉ／Ｏコントローラ１１０からのＡＣＫ信号３０４がＬＯＷレベルであることを検知したら（ｓ１１：Ｙｅｓ）、メインＣＰＵ１００が起動を完了したことになるので、サブＣＰＵ１０３は、電源基板４２（図５参照）に、所定の信号を送出し、電源基板４２は主基板４１の電源をＯＮする（ｓ１５）。次に、メインＣＰＵ１００は既に起動を完了してしているので、サブＣＰＵ１０３は、サブＲＡＭ１０４のコマンド受信禁止フラグをクリアして０とし、主基板４１からのアドレス／データ信号２０１によるコマンドの受け入れを許容する（ｓ１７）。そして、特別図柄表示装置８の「しばらくお待ち下さい。」の画面（図９参照）を消去し（ｓ１９）、主基板４１からのアドレス／データ信号２０１によるコマンドに基づいた画面を表示可能にする。そして、主基板４１の主基板ＣＰＵ５１が立ち上がった状態では、既に図柄表示基板４４のサブＣＰＵ１０３及びメインＣＰＵ１００のいずれもが立ち上がっているので、図柄表示基板４４として主基板４１からのアドレス／データ信号２０１の受け入れの準備が完了している。そのため、誤動作を起こすことなく主基板４１からのアドレス／データ信号２０１に基づいて特別図柄表示装置８の液晶１２１により図柄が表示され、通常の処理が行われる（図１０：通常処理へ）。なお、このとき液晶１２１には、特別図柄以外の図柄も主基板４１からのアドレス／データ信号２０１に基づいて表示される。
【００６３】
次に、上記フローチャートのような順序の制御に基づくパチンコ機１の動作のタイミングを、図１２のタイムチャート及び図１４のタイムチャートに沿って図７を参照してさらに詳細に説明する。
【００６４】
まずパチンコ機１の電源が投入されると、図１２、図１４のｔ０のタイミングでサブＣＰＵ１０３が立ち上がり、図１４に示すアドレス／データ信号３０１により、先行ダミーコマンドＡｄがアドレス／データ切換信号３０２ａと共にサブＣＰＵ１０３から周辺機器用Ｉ／Ｏコントローラ（図１４においてＩ／Ｏと略記する。）１１０に送出され、続いてアドレス／データ信号３０１により後続ダミーコマンドＤｄがイネーブル信号３０３ｄとともに、周辺機器用Ｉ／Ｏコントローラ１１０の送出される。また、図１２に示すようにこれと略同時にサブＲＡＭ１０４のコマンド受信禁止フラグに１がセットされフラグがＯＮされる。従って、この後に主基板４１からアドレス／データ信号２０１を受けた場合は、サブＲＡＭ１０４のコマンド受信禁止フラグがＯＮされているので、コマンドデータが送られてきても、これを受信せず無視することになる。そして、この先行ダミーコマンドＡｄと、後続ダミーコマンドＤｄを受信した周辺機器用Ｉ／Ｏコントローラ１１０は、ＡＣＫ信号３０４をＨＩＧＨの状態にする。
【００６５】
この状態で、周辺機器用Ｉ／Ｏコントローラ１１０は、メインＣＰＵ１００の起動信号４０６を常時監視する。そして、サブＣＰＵ１０３は、一定のインターバルで周辺機器用Ｉ／Ｏコントローラ１１０からの先行ダミーコマンドＡｄと後続ダミーコマンドＤｄを受信した旨の報知であるＡＣＫ信号３０４を読み出しに行く。このインターバルの間サブＣＰＵ１０３は、メインＣＰＵ１００の立ち上がりの監視作業から開放されるため、他の処理を行うことができる。次に、図１２、図１４のｔ１のタイミングでメインＣＰＵ１００の起動が完了すると、メインＣＰＵユニット９８から周辺機器用Ｉ／Ｏコントローラ１１０へ起動信号４０６により起動信号４０６ａが送出され、周辺機器用Ｉ／Ｏコントローラ１１０がサブＣＰＵユニット９９に送出しているＡＣＫ信号３０４をＨＩＧＨからＬＯＷレベルに変更する。そして、一定のインターバルで周辺機器用Ｉ／Ｏコントローラ１１０のＡＣＫ信号３０４を監視しているサブＣＰＵ１０３がＡＣＫ信号３０４がＬＯＷレベルであることを検知すると、主基板４１の電源をＯＮするように電源基板４２（図５参照）に信号を送出する。このとき、サブＲＡＭ１０４のコマンド受信禁止フラグに０がセットされフラグがＯＦＦされる。従って、以後主基板４１からアドレス／データ信号２０１が送信された場合には、サブＣＰＵ１０３は、コマンド受信禁止フラグがＯＦＦ（「０」）であるため、これをコマンドとして受信して周辺機器用Ｉ／Ｏコントローラ１１０にアドレス／データ信号３０１を送信する等の処理を行う。そして所定の時間が経過し図１２、図１４のｔ２のタイミングで主基板４１の主基板ＣＰＵ５１が起動を完了すると、通常の処理に移行する。
【００６６】
以下通常の処理について、簡単に説明する。通常の処理では、主基板４１からストローブ信号２００により一対のストローブ信号２００ａとストローブ信号２００ｂがサブＣＰＵ１０３に送出され、アドレス／データ信号２０１の送出開始のタイミングがサブＣＰＵ１０３に報知される。続いて、主基板４１からアドレス／データ信号２０１によりアドレス信号Ａ１が送出される。サブＣＰＵ１０３は、サブＲＡＭ１０４のコマンド受信禁止フラグがＯＦＦであることを条件に、このアドレス信号Ａ１は、サブＣＰＵ１０３からアドレス／データ切換信号３０２ａと共に周辺機器用Ｉ／Ｏコントローラ１１０に送られ、さらに周辺機器用Ｉ／Ｏコントローラ１１０は、これらの信号をメインＣＰＵユニット９８に送出する。アドレス信号Ａ１の送出が完了すると、次に主基板４１からデータ信号Ｄ１が送出される。このデータ信号Ｄ１も、サブＲＡＭ１０４のコマンド受信禁止フラグがＯＦＦであることを条件に、サブＣＰＵ１０３が、サブＣＰＵユニット９９からイネーブル信号３０３ａと共に周辺機器用Ｉ／Ｏコントローラ１１０に送られ、さらに周辺機器用Ｉ／Ｏコントローラ１１０は、これらの信号をメインＣＰＵユニット９８に送出する。データ信号Ｄ１を受信したメインＣＰＵ１００は、これらの一対のアドレス信号Ａ１、データ信号Ｄ１を正しく受信すると、ＡＣＫ信号４０４ａを周辺機器用Ｉ／Ｏコントローラ１１０に送信し、周辺機器用Ｉ／Ｏコントローラ１１０はＡＣＫ信号３０４ｂをサブＣＰＵユニット９９に送信する。
【００６７】
そしてこのＡＣＫ信号３０４ｂを受信したサブＣＰＵ１０３は、最初の一対のアドレス／データ信号Ａ１，Ｄ１が正しくメインＣＰＵ１００に受領されたことを認識し、次のアドレス信号Ａ２をアドレス／データ切換信号３０２ａと共に送信し、続いて次のデータ信号Ｄ２をイネーブル信号３０３ｂと共に送信する。そして、これらの信号Ａ２，Ｄ２をメインＣＰＵ１００が受領したらＡＣＫ信号４０４ｂを周辺機器用Ｉ／Ｏコントローラ１１０に送出し、周辺機器用Ｉ／Ｏコントローラ１１０は、ＡＣＫ信号３０４ｂをサブＣＰＵ１０３に送出する。同じように、アドレス信号Ａ３がアドレス／データ切換信号３０２ｃと共に送出され、データ信号Ｄ３がイネーブル信号３０３ｃと共に送出され、ＡＣＫ信号４０４ｃ、３０４ｃが返される。このようにシェイクハンド転送方式で主基板４１からのデータがメインＣＰＵ１００に確実に伝達され、このデータに基づいてメインＣＰＵ１００は指定されたアドレスのデータをメインＲＯＭ１０２から読み出してグラフィックエンジン１１６に送出し、グラフィックエンジン１１６はこれを展開して制御信号を液晶コントローラ１２０に送出し、ドライバーである液晶コントローラ１２０は、駆動信号を液晶１２１に送出して所定の画像を表示する。
【００６８】
ここで、簡単に各変動パターンが液晶１２１にどのように表示されるかを簡単に説明する。例えば、変動パターン１を指定した場合では、第１停止図柄Ｌ１、第２停止図柄Ｌ２、第３停止図柄Ｌ３の全図柄が変動を開始し、５１００ｍｓ後に、後述する各停止図柄指定コマンドデータで指定された停止図柄で停止するように調整し、キャラクタの出現はなく昼の背景を表示する。また、その他の変動パターンを指定した場合には、それぞれ所定の表示を行うデータがメインＲＯＭ１０２にテーブルデータとして記憶されているので、このデータに従ってそれぞれの表示を行う。
【００６９】
次に、上記各信号が発生する起因となる遊技機の動作について簡単に説明する。まず、特別図柄始動電動役物１５に遊技球が入賞して、特別図柄始動電動役物１５に設けられている入賞口スイッチ７６が、遊技球の入賞を感知する。そして、主基板ＣＰＵ５１が主基板ＲＯＭ５３に記憶された制御プログラムに基づいて、大当たり判定やリーチ判定を行った後に、主基板ＣＰＵ５１は、Ｉ／Ｏインターフェース５４及びバスライン９５を介して、サブＣＰＵ１０３に特別図柄表示装置８の液晶１２１の画面の変動開始を指示する。
【００７０】
以上、パチンコ機１の電源の投入時の動作を説明したが、次に主基板４１の電源が入っている状態で、何らかの原因で、図柄表示基板４４の電源が落ちたような場合、あるいは図柄表示基板４４より先に主基板４１が起動してしまった場合について説明する。このような場合においても、基本的には通常の制御と同様の制御が行われる。図１３は、主基板ＣＰＵ５１がサブＣＰＵ１０３より先に立ち上がった場合のタイムチャートである。図１３においてｔ３のタイミングで既に主基板４１が立ち上がっている場合、主基板４１は、図柄表示基板４４に信号を一方向しか送信できないため、図柄表示基板４４の状態は認識できない。従って主基板４１の主基板ＣＰＵ５１からは、図柄表示基板４４の状態に拘わらず、サブＣＰＵ１０３にストローブ信号２００やアドレス／データ信号２０１が送出される。この段階では、サブＣＰＵ１０３は起動していないため、これらの主基板４１から送出される信号は無視されることになる。つぎに、サブＣＰＵ１０３が起動する途中の不安定な状態では、メインＣＰＵ１００はまだ全く起動しておらず、主基板４１からのコマンドを受信してサブＣＰＵ１０３が誤動作をしたとしても特別図柄表示装置８には全く信号は到達せず誤動作のおそれは少ない。そして、サブＣＰＵ１０３が立ち上がった直後にイニシャライズ処理（図１１参照）により、特別図柄表示装置８の液晶１２１の画面は「しばらくお待ち下さい。」の画面（図９参照）が表示されるとともに（Ｓ５１）、コマンド受信禁止フラグがＯＮされ（ｓ５７）、主基板４１からのコマンドを受け付けないように制御される。従って、メインＣＰＵ１００の起動段階における誤動作を所持やすい不安定な状態では、メインＣＰＵ１００は全くコマンドを受信することはなく、よって誤動作により特別図柄表示装置８の液晶１２１の画面に不所望な画像を表示することがない。
【００７１】
そして、ｔ５のタイミングでメインＣＰＵ１００の起動が完了したら（図１０：ｓ１１：Ｙｅｓ）、サブＲＡＭ１０４のコマンド受信禁止フラグがＯＦＦにされ（図１０：ｓ１７）、特別図柄表示装置８の液晶１２１をマスクしている「しばらくお待ち下さい。」の表示が消去されて（図１０：ｓ１９）、主基板４１からのコマンドの受信が可能になる。この段階では、サブＣＰＵ１０３はもちろんメインＣＰＵ１００は既に起動を完了して安定した状態になっているため誤動作を生じることがないので、特別図柄表示装置８の液晶１２１に不所望な画像が表示されることもない。
【００７２】
以上説明したように、本実施の形態のパチンコ機１では、パチンコ機１の主制御を司る主基板４１と特別図柄表示装置８を制御する図柄表示基板４４とに各々独立して制御手段を設け、図柄表示基板４４に設けられた特別図柄表示装置８のために信号を送信する第２の制御手段であるメインＣＰＵ１００が起動中の場合は、主基板４１からの信号を受信する図柄表示基板４４の第１の制御手段であるサブＣＰＵ１０３が主基板４１からのコマンドをメインＣＰＵ１００に伝達しないようにするため、メインＣＰＵ１００が誤動作を起こして特別図柄表示装置８の液晶１２１の表示画面に不所望な画面を表示することがないという効果を奏する。
【００７３】
さらに、サブＣＰＵ１０３とメインＣＰＵ１００との間に双方向に信号の送受信が可能な第３の制御手段である周辺機器用Ｉ／Ｏコントローラ１１０を設け、周辺機器用Ｉ／Ｏコントローラ１１０にメインＣＰＵ１００を常時監視する監視手段である回路を備えてメインＣＰＵ１００の立ち上がりの監視し、メインＣＰＵ１００からの起動信号４０６を検知した場合にサブＣＰＵ１０３に送信しているＡＣＫ信号３０４のレベルを変えることで報知するため、サブＣＰＵ１０３の負担を軽減することができる。
【００７４】
また、本実施の形態のパチンコ機１では、サブＣＰＵ１０３から、周辺機器用Ｉ／Ｏコントローラ１１０に送信されるサブＣＰＵ１０３の立ち上がりを示す信号が、サブＣＰＵ１０３から、周辺機器用Ｉ／Ｏコントローラ１１０に特別図柄表示装置８のために送信されるアドレス／データ信号と共通の形式のダミーコマンド信号とするため、サブＣＰＵ１０３は通常の制御と同様の制御でダミーコマンドを発信でき立ち上がりを報知することができる。さらにメインＣＰＵ１００の起動が完了しているような場合でも、ダミーコマンドは何ら実行を伴なわない命令であるので誤動作を起こすようなことがないという効果を奏する。
【００７５】
さらに、本実施の形態のパチンコ機１では、図柄表示基板４４のメインＣＰＵ１００が起動するまでは、サブＣＰＵ１０３により特別図柄表示装置８に「しばらくお待ち下さい。」のような待機中の表示を行うことができるという効果がある。そのため、遊技者に不所望な画面を表示することがないという効果を奏する。
【００７６】
そして、本実施の形態のパチンコ機１では、主基板４１の起動が、図柄表示基板４４の全体の起動が完了してから行われるため、主基板４１からの信号が確実に図柄表示基板４４に受信され、誤作動を生じることがないという効果を奏する。
【００７７】
なお、本実施の形態のパチンコ機１では、サブＣＰＵ１０３の起動が完了すると、サブＲＡＭ１０４の受信禁止フラグがオンされ、この受信禁止フラグに基づいて主基板４１からの信号の受領を禁止し、かつ、メインＣＰＵ１００の起動完了によりＬＯＷレベルになったときは受信禁止フラグがオフにされ主基板４１からのアドレス／データ信号２０１、ストローブ信号２００の受領を許容するため、主基板４１からの信号を誤動作しないタイミングでサブＣＰＵ１０３で受領することができるという効果を奏する。
【００７８】
以上、本発明に係る遊技機を、一の実施の形態であるパチンコ機１を例に説明したが、本発明は、上記実施の形態に限定されるものではなく、当業者により適宜変更し改良して実施できるものである。また、本発明は各種のパチンコ機に限らず、パチコン機、パチスロ機等種々の遊技機に広く適用できることはいうまでもない。
【００７９】
例えば、周辺機器用Ｉ／Ｏコントローラ１１０にメインＣＰＵ１００の起動の監視を開始させるタイミングをダミーコマンドによりとっているが、別途アドレス／データ信号３０１とは別の信号を用いたり、あるいは別の回路で周辺機器用Ｉ／Ｏコントローラ１１０に送るようにしてもよい。また、メインＣＰＵ１００が起動を完了した場合にメインＣＰＵ１００から周辺機器用Ｉ／Ｏコントローラ１１０に報知する起動信号は、独立した回路、信号とされているが、メインＣＰＵ１００のＡＣＫ信号４０４の回路、信号を利用して報知するようにしてもよい。さらに、周辺機器用Ｉ／Ｏコントローラ１１０からサブＣＰＵ１０３にメインＣＰＵ１００の起動完了を報知するＡＣＫ信号３０４は、通常のコマンド受領を報知するＡＣＫ信号と共通のものを使用しているが、これらはもちろん別回路の信号を用いてもよい。
また、アドレス／データ信号２０１，３０１は、先行コマンドデータと後続コマンドデータとの一対のデータから構成されているが、一連のデータとして送信してもよい。
以上のように、本実施の形態のパチンコ機１の信号の構成は、１例であり、それぞれの制御手段間で信号のやり取りが可能であれば如何なる構成でもよい。
【００８０】
また、特別図柄表示装置８は、本発明の図柄表示装置に相当するものであり、液晶に限らずＣＲＴなど画像が表示可能なものであれば如何なる構成でもよく、電球、ＬＥＤによるアクションをともなったものでもよい。
【００８１】
さらに、本実施の形態のパチンコ機１では、図６に示すようにサブＣＰＵ１０３とメインＣＰＵ１００との間に周辺機器用Ｉ／Ｏコントローラ１１０を備え、周辺機器用Ｉ／Ｏコントローラ１１０がサブＣＰＵ１０３からのダミーコマンドを受けて、周辺機器用Ｉ／Ｏコントローラ１１０がメインＣＰＵ１００の立ち上がりを監視し、その結果をＡＣＫ信号３０４のレベルの変化としてサブＣＰＵ１０３に報知するような構成を取っているが、必ずしも周辺機器用Ｉ／Ｏコントローラ１１０を備える必要はなく、周辺機器用Ｉ／Ｏコントローラ１１０を備えないでサブＣＰＵ１０３が直接メインＣＰＵ１００の起動信号４０６によりメインＣＰＵ１００の立ち上がりを監視するような構成でも請求項１に係る発明の実施ができる。なお、この場合は、図１０に示すフローチャートとは異なり、ｓ１３のその他の処理を行わずに、ｓ１１：Ｎｏから直接ｓ１１に戻り常時監視をするような制御とすることが好ましい。つまり、サブＣＰＵ１０３の処理能力に余裕があれば、周辺機器用Ｉ／Ｏコントローラ１１０を介することなく制御が可能である。このように構成することで、部品点数を減らしたり、あるいは周辺機器用Ｉ／Ｏコントローラ１１０を備えた場合でも、周辺機器用Ｉ／Ｏコントローラの制御を単純化できる。
【００８２】
ここで、図８は、本実施の形態の変形例の電源監視回路７８及びリセット遅延回路７９の電気的回路構成を示すブロック図である。本実施の形態のパチンコ機１では、上記のように電源基板４２から音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６、中継基板４７の各基板に同時に電源電流が投入されたあとに、図柄表示基板４４のメインＣＰＵ１００の起動が完了後にサブＣＰＵ１０３により電源基板４６に信号が送られて主基板４１の電源が投入されるが、予め各基板の誤動作を防止するため、音基板４３、図柄表示基板４４、払出制御基板４５、電飾基板４６、中継基板４７の他の基板の電源が投入されてから、一定時間後に主基板４１に電源が投入されるような構成としてもよい。以下、電源監視回路７８及びリセット遅延回路７９を備えた本実施の形態の変形例について、図８を参照して簡単に説明する。主基板４１には、電源監視回路７８及びリセット遅延回路７９が設けられている。電源監視回路７８は、主基板４１、音基板４３、払出制御基板４５、電飾基板４６、中継基板４７（図５参照）に供給される直流１２Ｖの電圧値を監視する１２Ｖ電源監視回路７８ａと、図柄表示基板４４に供給される直流５Ｖの電圧値を監視する５Ｖ電源監視回路７８ｂとから構成されている。１２Ｖ電源監視回路７８ａは、主基板４１、音基板４３、払出制御基板４５、電飾基板４６、中継基板４７に供給される直流１２Ｖの電圧値を測定して、ＯＮ又はＯＦＦの信号を出力する。また、５Ｖ電源監視回路７８ｂは、図柄表示基板４４に供給される直流５Ｖの電圧値を測定して、ＯＮ，ＯＦＦの信号を出力する。
【００８３】
また、リセット遅延回路７９は、分周カウンタ８１及びＡＮＤ回路８２から構成されている。分周カウンタ８１には、電源監視信号入力部８１ａと、クロック入力部８１ｂと、信号出力部８１ｃとが設けられており、この分周カウンタ８１は、分周率を任意に設定可能なフリップフロップ回路から構成されている。本変形例では、クロック入力部８１ｂから入力されたクロックを２２５分周するように設定している。さらに、主基板ＣＰＵ５１には、図５に示すように、水晶発振器から構成されたＯＳＣ回路８０が接続され、このＯＳＣ回路８０から基本クロックの８．１９２ＭＨｚが主基板ＣＰＵユニット５０のクロック入力部５０ａに供給されている。そして、基本クロックの８．１９２ＭＨｚが４分周された２．０４８ＭＨｚのクロックが、主基板ＣＰＵユニット５０のクロック出力部５０ｂから出力されて、分周カウンタ８１のクロック入力部８１ｂに入力されている。
【００８４】
また、分周カウンタ８１の電源監視信号入力部８１ａには、５Ｖ電源監視回路７８ｂが接続されている。分周カウンタ８１では、電源監視信号入力部８１ａに入力される５Ｖ電源監視回路７８ｂからの信号がＯＮの場合で、主基板ＣＰＵユニット５０から供給される２．０４８ＭＨｚのクロック信号を２２５分周した周波数の一周期である１６．４秒が経過した後に、信号出力部８１ｃからＯＮの信号がＡＮＤ回路８２に出力される。このとき、１２Ｖ電源監視回路７８ａからもＯＮの信号が出力されていると、ＡＮＤ回路８２からは、ＯＮの信号が主基板ＣＰＵユニット５０のリセット許可信号入力部５０ｃに入力される。リセット許可信号入力部５０ｃにＯＮの信号が入力されると、主基板ＣＰＵユニット５０では、図５に示す割込リセット回路５７からの２ｍ秒単位のリセット信号に従って、主基板ＲＯＭ５３に記憶された図示外の制御プログラムを実行して、パチンコ機１の制御が行われる。
【００８５】
次に、この変形例の電源回路の作用について説明する。まず、図示しない電源基板４２のスイッチをＯＮ（電源投入）すると、電源基板４２に交流２４Ｖが供給され、電源基板４２から制御部４０、主基板４１、音基板４３、払出制御基板４５、電飾基板４６、中継基板４７へ直流１２Ｖが供給される。また、直流５Ｖが図柄表示基板４４に供給される。ここで、電源監視回路７８を構成する１２Ｖ電源監視回路７８ａは、制御部４０、主基板４１、音基板４３、払出制御基板４５、電飾基板４６、中継基板４７に供給される１２Ｖの直流の電圧値を絶えず測定し、１２Ｖ以上で有ればＯＮの信号をＡＮＤ回路８２へ供給し、１２Ｖ未満で有ればＯＦＦの信号をＡＮＤ回路８２へ供給する。また、５Ｖ電源監視回路７８ｂは、図柄表示基板４４に供給される５Ｖの直流の電圧値を絶えず測定し、５Ｖ以上で有ればＯＮの信号を分周カウンタ８１の電源監視信号入力部８１ａへ供給し、５Ｖ未満で有ればＯＦＦの信号を分周カウンタ８１の電源監視信号入力部８１ａへ供給する。
【００８６】
ここで、電源監視信号入力部８１ａへ５Ｖ電源監視回路７８ｂからＯＮの信号が入力されているときに、２．０４８ＭＨｚのクロックが、主基板ＣＰＵユニット５０のクロック出力部５０ｂから出力されて、分周カウンタ８１のクロック入力部８１ｂに入力されると、分周カウンタ８１では、クロック入力部８１ｂに入力された２．０４８ＭＨｚを２２５だけ分周して、０．０６１Ｈｚを得る。そして、この０．０６１Ｈｚの１周期である１６．４秒の遅延時間の経過後に、ＯＮの信号をＡＮＤ回路８２へ出力する。ここで、ＡＮＤ回路８２に１２Ｖ電源監視回路７８ａからＯＮの信号が入力されていれば、ＡＮＤ回路８２からは、ＯＮの信号が主基板ＣＰＵユニット５０のリセット許可信号入力部５０ｃに入力されて、主基板ＣＰＵユニット５０では、割込リセット回路５７からの２ｍ秒単位のリセット信号に従って、主基板ＲＯＭ５３に記憶された制御プログラムに従って、制御が開始される。
【００８７】
電源基板４２のスイッチをＯＮすると、直ちに、電源基板４２から主基板４１、音基板４３、払出制御基板４５、電飾基板４６、中継基板４７へ直流１２Ｖが供給され、また、直流５Ｖが図柄表示基板４４に供給されるが、主基板４１の主基板ＣＰＵユニット５０は、リセット遅延回路７９の働きにより、１６．４秒の遅延時間の経過後に、ＯＮ信号が主基板ＣＰＵユニット５０のリセット許可信号入力部５０ｃに入力される。その後、主基板ＣＰＵユニット５０では、割込リセット回路５７からの２ｍ秒単位のリセット信号に従って、主基板ＲＯＭ５３に記憶された制御プログラムに従って、パチンコ機１の制御が開始される。
【００８８】
そして、主基板ＣＰＵユニット５０の起動は、電源基板４２のスイッチをＯＮしてから、１６．４秒の遅延時間の経過後となるので、その１６．４秒の遅延時間の間に、音基板４３、払出制御基板４５、電飾基板４６、図柄表示基板４４の起動が完了する。この１６．４秒の遅延時間は、各基板の内、最も立ち上がりの遅い基板の立ち上がり時間より長くなるように予め設定されているものである。この設定は、分周カウンタ８１を構成するフリップフロップ回路に事前に、各基板の内、最も立ち上がりの遅い基板の立ち上がり時間より長くなるように分周率を設定しておくことにより行われる。本変形例は、クロック入力部８１ｂから入力されたクロックを２２５分周するように設定している。従って、主基板ＣＰＵユニット５０の起動が完了して主基板４１が完全に立ち上がった状態のときには、他の全ての基板が立ち上がった状態になっており、主基板４１から他の基板へコマンド信号を送っても確実に受け付けられて、送信先の基板が立ち上がっていないためにホストからのコマンド信号が受け付けられずにエラーとなることがない。
【００８９】
本変形例では、１２Ｖ電源監視回路７８ａ及び５Ｖ電源監視回路７８ｂを採用しているので、各基板に正常な電圧が印加されている場合のみに、リセット遅延回路７９から、所定の遅延時間後にリセット許可信号がＯＮとして、主基板ＣＰＵユニット５０のリセット許可信号入力部５０ｃに入力されるので、主基板４１以外の他の基板に正しい電圧の直流が供給されずに、他の基板が正しく起動できずにいる場合に、所定の遅延時間が経過して、主基板４１が先に立ち上がってしまうことを防止できる。特に、図柄表示基板４４は、立ち上がりに約１２秒を要する立ち上がりの遅い基板であるために、上記のリセット遅延回路７９で、１６．４秒の遅延時間を設定することにより、主基板ＣＰＵユニット５０の起動が完了して主基板４１が完全に立ち上がった状態のときには、通常は、主基板４１から図柄表示基板４４にコマンド信号を送っても当該コマンド信号が受け付けられずにエラーとなることがない。
【００９０】
しかしながら、本実施の形態の図柄表示基板４４のメインＣＰＵ１００は３２ビットのＣＰＵであり、起動に際してはＯＳをメインＲＯＭ１０２から読み出す必要があり、ときにはレジストリの再設定等に時間がかかることがあり、必ずしも正確に１２秒で立ち上がるとは限らない。また何らかの原因で図柄表示基板４４の電源が落ちる場合もありうる。このような場合には、変形例のように構成された電源基板４２であっても、先に主基板４１が起動した状態から、後から図柄表示基板４４のメインＣＰＵ１００が起動をするという事態が想定される。このような場合においては、メインＣＰＵ１００が起動中の図柄表示基板４４に対して主基板４１から信号が送られる結果となり誤動作を生じてしまうおそれがあるが、本実施の形態のような構成によればこのような場合であっても、特別図柄表示装置８の液晶１２１の画面に不所望な画像を表示するようなことがない。
【００９１】
以上、本発明の遊技機は、本実施の形態およびその変形例に限定されず特許請求の範囲を逸脱しない限り、種々変更し改良して実施できることはいうまでもない。
【００９２】
【発明の効果】
請求項１に係る発明の遊技機では、遊技機の主制御を司る主基板と図柄表示装置を制御する図柄表示基板とに各々独立して制御手段を設け、図柄表示基板に設けられた図柄表示装置に信号を送信する第２の制御手段が起動中の場合は、主基板からの信号を受信する図柄表示装置の第１の制御手段が主基板からのコマンドを第２の制御手段に伝達しないようにするという効果がある。そのため、第２の制御手段が誤動作を起こして図柄表示装置の表示画面に不所望な画面を表示することがないという効果がある。
【００９３】
請求項２に係る発明の遊技機では、遊技機の主制御を司る主基板と図柄表示装置を制御する図柄表示基板とに各々独立して制御手段を設け、図柄表示基板に設けられた図柄表示装置のために信号を送信する第２の制御手段が起動中の場合は、主基板からの信号を受信する図柄表示基板の第１の制御手段が主基板からのコマンドを第２の制御手段に伝達しないようにするという効果がある。そのため、第２の制御手段が誤動作を起こして図柄表示装置の表示画面に不所望な画面を表示することがないという効果を奏する。
さらに、第１の制御手段と第２の制御手段との間に双方向に信号の送受信が可能な第３の制御手段を設け、第３の制御手段に監視手段を備えて第２の制御手段の立ち上がりの監視を開始し、これを検知した場合に第１の制御手段に報知するため、第１の制御手段の負担を軽減することができる。
【００９４】
請求項３に係る発明の遊技機では、請求項２に記載の遊技機の効果に加え、第１の制御手段から、第３の制御手段に送信される開始信号が、第１の制御手段から、第３の制御手段に図柄表示装置のために送信されるコマンドと共通の形式の信号とすることができるという効果がある。そのため、第１の制御手段は通常の制御と同様の制御で開始信号を発信でき、かつ第２の制御手段の起動が完了しているような場合でも誤動作を起こすようなことがないという効果を奏する。
【００９５】
請求項４に係る発明の遊技機では、請求項１乃至請求項３のいずれかに記載の遊技機の効果に加え、図柄表示基板の第２の制御手段が起動するまでは、第１の制御手段により図柄表示装置に待機中であることを報知する表示を行うことができるという効果がある。そのため、遊技者に不所望な画面を表示することがないという効果を奏する。
【００９６】
請求項５に係る発明の遊技機では、請求項１乃至請求項４のいずれかに記載の遊技機の効果に加え、主基板の起動が、図柄表示基板全体の起動が完了してから行われるという効果がある。そのため、主基板からの信号が確実に図柄表示基板に受信され、誤作動を生じることがないという効果を奏する。
【００９７】
請求項６に係る発明の遊技機では、請求項１乃至請求項５のいずれかに記載の遊技機の効果に加え、第１の制御手段の起動が完了すると、ここに備えられた受信禁止フラグがオンされ、この受信禁止フラグに基づいて主基板からの信号の受領を禁止し、かつ、第２の制御手段の起動完了に関連づけて受信禁止フラグがオフにされ主基板からの信号の受領を許容することができるという効果がある。そのため、主基板からの信号を誤動作しないタイミングで第１の制御手段で受領することができるという効果を奏する。
【図面の簡単な説明】
【図１】  パチンコ機１の正面図である。
【図２】  パチンコ機１の遊技盤２の正面図である。
【図３】  特別図柄表示装置８の正面図である。
【図４】  パチンコ機１の背面図である。
【図５】  パチンコ機１の電気的回路構成を示すブロック図である
【図６】  図柄表示基板４４の構造及び図柄表示基板４４と主基板４１及び特別図柄表示装置８との接続関係を示すブロック図である。
【図７】  主基板４１とサブＣＰＵユニット９９と周辺機器用Ｉ／Ｏコントローラ１１０とメインＣＰＵ１００との信号のやり取りを模式的に示す図である。
【図８】  本実施の形態の変形例の電源監視回路７８及びリセット遅延回路７９の電気的回路構成を示すブロック図である。
【図９】  特別図柄表示装置８の画面の変動停止時の各信号のタイミングチャートである。
【図１０】  電源投入時の処理の流れを示すフローチャートである。
【図１１】  図１０のイニシャライズ処理ｓ３の処理を詳細に示すフローチャートである。
【図１２】  通常のパチンコ機１の電源投入時の各部分の状態を示すタイムチャートである。
【図１３】  主基板ＣＰＵ５１がサブＣＰＵ１０３より先に立ち上がった場合のタイムチャートである。
【図１４】  電源投入時の各信号のタイミングチャートである。
【符号の説明】
１  パチンコ機
８  特別図柄表示装置
４１  主基板
４２  電源基板
４４  図柄表示基板
５０  主基板ＣＰＵユニット
５４  Ｉ／Ｏインターフェース
９８  メインＣＰＵユニット
９９  サブＣＰＵユニット
１００  メインＣＰＵ
１０３  サブＣＰＵ
１１０  周辺機器用Ｉ／Ｏコントローラ
１２１  液晶
【図１】
0004669594.tif 000002
【図２】
0004669594.tif 000003
【図３】
0004669594.tif 000004
【図４】
0004669594.tif 000005
【図５】
0004669594.tif 000006
【図６】
0004669594.tif 000007
【図７】
0004669594.tif 000008
【図８】
0004669594.tif 000009
【図９】
0004669594.tif 000010
【図１０】
0004669594.tif 000011
【図１１】
0004669594.tif 000012
【図１２】
0004669594.tif 000013
【図１３】
0004669594.tif 000014
【図１４】
0004669594.tif 000015