(57)【特許請求の範囲】
【請求項１】
単一波長で発振する半導体レーザの活性層の近傍に導電性半導体層からなり、活性層部分の温度を制御するための加熱層を設けるとともに、前記加熱層を半絶縁性半導体層で囲み、
前記加熱層と前記活性層との間に前記半絶縁性半導体層のみ、前記活性層に接する導電性埋込半導体層と前記半絶縁性半導体層のみ、或いは、前記活性層に対して二重ヘテロ接合を形成する積層半導体層と前記半絶縁性半導体層のみのいずれかが設けられていることを特徴とする光半導体装置。
【請求項２】
上記加熱層を囲む半絶縁性半導体層が、上記活性層の少なくとも近傍を埋め込む半絶縁性埋込層であることを特徴とする請求項１記載の光半導体装置。
【請求項３】
上記加熱層を囲む半絶縁性半導体層の一部が、半絶縁性半導体基板により構成されることを特徴とする請求項１記載の光半導体装置。
【請求項４】
上記加熱層を上記活性層の少なくとも近傍を埋め込む半絶縁性埋込層の内部及び少なくとも半絶縁性半導体基板を構成要素とする半絶縁性半導体層の内部の両方に設けたことを特徴とする請求項１記載の光半導体装置。
【請求項５】
上記少なくとも半絶縁性半導体基板を構成要素とする半絶縁性半導体層の内部に設けた加熱層が、上記活性層の延在方向に沿って蛇行していることを特徴とする請求項３または請求項４に記載の光半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は光半導体装置に関するものであり、特に、波長多重通信に用いる単一波長で発振する半導体レーザにおける温度による発振波長を抑制するための温度可変制御機構の構成に特徴のある光半導体装置に関するものである。
【０００２】
【従来の技術】
近年の通信需要の飛躍的な増加に伴い、波長の異なる複数の信号光を多重化することで一本の光ファイバで大容量伝送を行う波長多重通信（ＷＤＭ：Ｗａｖｅｌｅｎｇｔｈ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）システムの開発が進んでいる。
【０００３】
この様な波長多重通信システムにおいて、広い波長選択範囲と高い光出力を同時に実現する光源が、システムを構築する上で強く要請されており、この様な要請に応えるために、発振波長を熱制御により連続的に変化させるために温度可変制御機構を半導体レーザに一体化して設けた光半導体装置が注目されており、この光半導体装置を用いることは光源の小型化、低コスト化に繋がり非常に有効である。
【０００４】
ここで、図１２を参照して、従来の波長可変半導体レーザ装置を説明する。
図１２参照
図１２は、従来の波長可変半導体レーザ装置の概略的斜視図であり、成長層側に抵抗薄膜８８からなる温度可変制御機構を設けたＤＦＢ（分布帰還型）半導体レーザをキャリア９２にマウントしたものである。
【０００５】
なお、この場合のＤＦＢ半導体レーザは、ＦＢＨ（Ｆｌａｔ−Ｂｕｒｉｅｄ−Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造半導体レーザ等で構成されており、（１００）面を主面とするｎ型ＩｎＰ基板７１上に設けたｎ型ＩｎＰバッファ層７２の表面をコルゲーション加工することによってλ／４シフト型回折格子７３を形成する。
【０００６】
次いで、有機金属気相成長法（ＭＯＶＰＥ法）を用いて、厚さが、例えば、７０ｎｍのｎ型ＩｎＧａＡｓＰガイド層７４、厚さが、例えば、５０ｎｍで、ＰＬ波長組成が１．１５μｍのノン・ドープのＩｎＧａＡｓＰＳＣＨ（Ｓｅｐａｒａｔｅ  Ｃｏｎｆｉｎｅｍｅｎｔ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）層７５を成長させ、次いで、厚さが、例えば、５．１ｎｍのノン・ドープＩｎＧａＡｓＰウエル層、及び、厚さが、例えば、１０ｎｍで、ＰＬ波長が１．３μｍ組成のノン・ドープＩｎＧａＡｓＰバリア層を、ノン・ドープＩｎＧａＡｓＰウエル層が６層になるように交互に成長させることによってＭＱＷ活性層７６を成長させる。
この場合、ノン・ドープＩｎＧａＡｓＰウエル層のＰＬ波長組成は、例えば、１５８０Åであるが、量子効果によって、利得ピークは１５３０〜１５６０Åの範囲となる。
【０００７】
引き続いて、厚さが、例えば、１００ｎｍのノン・ドープのＩｎＧａＡｓＰＳＣＨ層７７、及び、厚さが、例えば、３００ｎｍのｐ型ＩｎＰクラッド層７８を順次成長させる。
【０００８】
次いで、ＣＶＤ法によって厚さ０．３μｍのＳｉＯ2 膜を堆積させたのち、パターニングして幅１．４μｍのストライプ状のＳｉＯ2 マスク（図示せず）を形成し、次いで、このＳｉＯ2 マスクをマスクとしてエタン＋水素からなるエタン系のガスを用いたＲＩＥ（反応性イオンエッチング）法によってメサエッチングを行いストライプ状メサを形成する。
【０００９】
次いで、このＳｉＯ2 マスクを選択成長マスクとして厚さが、例えば、１．５μｍのｐ型ＩｎＰ埋込層７９、厚さが、例えば、０．５μｍのｎ型ＩｎＰ電流ブロック層８０を順次成長させる。
【００１０】
次いで、ＳｉＯ2 マスクを除去したのち、再び、ＭＯＶＰＥ法を用いて、厚さが、例えば、２．０μｍのｐ型ＩｎＰクラッド層８１、及び、厚さが、０．５μｍのｐ型ＩｎＧａＡｓコンタクト層８２を成長させて表面を平坦化する。
【００１１】
次いで、再び、ＣＶＤ法によって厚さ０．４μｍのＳｉＯ2 保護膜８３を堆積させたのち、パターニングしてＤＦＢ半導体レーザに対する開口部を形成し、Ａｕ・ＺｎＡｕ電極からなるｐ側電極８４を形成する。
一方、ｎ型ＩｎＰ基板７１の裏面の全面にｎ側電極８５としてＡｕ・Ｇｅ／Ａｕ電極を設ける。
【００１２】
次いで、再び、ＣＶＤ法によって厚さ０．４μｍのＳｉＯ2 保護膜８６を堆積させたのち、スパッタ法によって、全面に、厚さが、例えば、３００ｎｍのＴｉ膜を堆積させ、ＤＦＢ半導体レーザを覆うように矩形状にパターニングして加熱器となる抵抗薄膜８７を形成する。
【００１３】
次いで、ＳｉＯ2 保護膜８６に開口部８８を形成し、この開口部８８を介してボンディングワイア９０をボンディングすることによって、ｐ側電極８４とボンディングワイア９０とを電気的に接続し、また、薄膜抵抗８７の両端にもボンディングワイア８９を接続するとともに、サブマウント、即ち、キャリア９１にマウントすることによって波長可変半導体レーザの基本構成が完成する。
【００１４】
この波長可変半導体レーザにおいては、抵抗薄膜８７にボンディングワイア８９を介して電流を流し、抵抗薄膜８７を加熱することによってＭＱＷ活性層７６近傍の温度を可変制御して発振波長を可変にする方法を採用している。
【００１５】
図１３参照
図１３は、ＤＦＢ半導体レーザの発振波長の温度依存性を示すもので、温度Ｔの上昇とともに発振波長λは長波長側に変化し、その勾配はａは、約０．０９６、即ち、
λ＝０．０９６Ｔ＋１５３３．４〔ｎｍ〕
となる。
【００１６】
したがって、抵抗薄膜８７に流す電流量によって温度を可変制御して、ＤＦＢ半導体レーザの発振波長を、例えば、１５３５ｎｍ近傍として±５ｎｍ程度の範囲で可変にすることができる。
【００１７】
【発明が解決しようとする課題】
しかし、上述の波長可変半導体レーザ装置においては、抵抗薄膜８７からなる加熱器は、熱伝導性の低いＳｉＯ2 保護膜８６を挟むため、必然的にＭＱＷ活性層７６までの熱抵抗が大きくなり、効率良く活性層近傍を加熱することができなかった。
【００１８】
その結果、従来の構成においては、ＭＱＷ活性層７６の温度を４０℃上昇させるのに必要な電力が１２００ｍＷ（＝１．２Ｗ）以上と大きくなる問題があり、低消費電力化が強く要請されている。
【００１９】
したがって、本発明は、活性層近傍を効率良く温度上昇させ、低消費電力で且つ広い波長選択範囲の動作を実現する。
【００２０】
【課題を解決するための手段】
図１は本発明の原理的構成の説明図であり、この図１を参照して本発明における課題を解決するための手段を説明する。
図１参照
上述の目的を達成するため、本発明は、光半導体装置において、単一波長で発振する半導体レーザの活性層４の近傍に導電性半導体層からなり、活性層部分の温度を制御するための加熱層３を設けるとともに、この加熱層３を半絶縁性半導体層２で囲み、加熱層３と活性層４との間に半絶縁性半導体層２のみ、活性層４に接する導電性埋込半導体層と半絶縁性半導体層２のみ、或いは、活性層４に対して二重ヘテロ接合を形成する積層半導体層と半絶縁性半導体層２のみのいずれかが設けられていることを特徴とする。
【００２１】
この様に、導電性半導体層からなる加熱層３を半導体レーザ本体を構成する半絶縁性半導体層内に埋め込むことによって、活性層４と加熱層３との間の熱抵抗を低減、例えば、１／８程度に低減することができ、それによって、低消費電力化が可能になるとともに、波長選択範囲をより広くすることが可能になる。
なお、加熱層３は半絶縁性半導体層内に埋め込まれているので、電気的には独立駆動が可能であり、レーザ駆動電流と干渉することはない。
【００２２】
なお、この場合の加熱層３を埋め込む半絶縁性半導体層２は、半絶縁性埋込層５であっても、或いは、一部が半絶縁性半導体基板１により構成されるものであっても良く、さらには、その両方の組合せでも良く、両方を組み合わせることによって、温度の微調整が可能になるとともに、活性層４の周辺における温度分布の偏りを低減することができる。
【００２３】
また、加熱層３はストライプ方向に沿って蛇行した形状でも良く、それによって、共振器長が短い場合にも必要な発熱量を稼ぐことが可能になる。
【００２４】
また、この様な構成は半導体レーザ単体のみならず、活性層４の出射端面側に少なくとも半導体光増幅器をモノリシックに一体化した光半導体装置や、回折格子６の周期により互いに異なった単一波長で発振する半導体レーザをほぼ平行に複数モノリシックに配置した光半導体装置にも好適なものである。
【００２５】
【発明の実施の形態】
ここで、図２乃至図４を参照して、本発明の第１の実施の形態の光半導体装置の製造工程を説明するが、図４（ｆ）は、完成した光半導体装置の概略的斜視図であり、また、図４（ｇ）は、図４（ｆ）におけるＡ−Ａ′に沿って切断した概略的断面図である。
図２（ａ）参照
まず、（１００）面を主面とするＦｅドープ半絶縁性ＩｎＰ基板１１上に有機金属気相成長法（ＭＯＶＰＥ法）を用いて、厚さが、例えば、３μｍで、Ｓｉ濃度が、例えば、１×１０18ｃｍ-3のｎ型ＩｎＰ層を成長させたのち、通常のフォトリソグラフィー工程を用いて、幅が５０μｍのストライプ状にエッチングすることによってｎ型ＩｎＰ加熱層１２を形成する。
【００２６】
図２（ｂ）参照
次いで、再び、ＭＯＶＰＥ法を用いて、厚さが、例えば、５．０μｍのＦｅドープＩｎＰ高抵抗層１３を堆積させることによってｎ型ＩｎＰ加熱層１２を埋め込み電気的に絶縁分離する。
【００２７】
図２（ｃ）参照
引き続いて、厚さが、例えば、３．０μｍのｎ型ＩｎＰバッファ層１４を成長させたのち、このｎ型ＩｎＰバッファ層１４の表面をコルゲーション加工することによって、λ／４シフト型回折格子１５を形成し、次いで、再び、ＭＯＶＰＥ法を用いて、厚さが、例えば、７０ｎｍのｎ型ＩｎＧａＡｓＰガイド層１６を堆積させる。
【００２８】
図３（ｄ）参照
引き続いて、厚さが、例えば、５０ｎｍで、ＰＬ波長組成が１．１５μｍのノン・ドープのＩｎＧａＡｓＰＳＣＨ層１７を成長させ、次いで、厚さが、例えば、５．１ｎｍのノン・ドープＩｎＧａＡｓＰウエル層、及び、厚さが、例えば、１０ｎｍで、ＰＬ波長が１．３μｍ組成のノン・ドープＩｎＧａＡｓＰバリア層を、ノン・ドープＩｎＧａＡｓＰウエル層が６層になるように交互に成長させることによってＭＱＷ活性層１８を成長させる。
この場合、ノン・ドープＩｎＧａＡｓＰウエル層のＰＬ波長組成は、例えば、１５８０Åであるが、量子効果によって、利得ピークは１５３０〜１５６０Åの範囲となる。
【００２９】
引き続いて、厚さが、例えば、１００ｎｍのノン・ドープのＩｎＧａＡｓＰＳＣＨ層１９、及び、厚さが、例えば、３００ｎｍのｐ型ＩｎＰクラッド層２０を順次成長させる。
【００３０】
図３（ｅ）参照
次いで、ＣＶＤ法によって厚さ０．３μｍのＳｉＯ2 膜を堆積させたのち、パターニングして幅が、例えば、１．４μｍのストライプ状のＳｉＯ2 マスク２１を形成し、このＳｉＯ2 マスク２１をエッチングマスクとして、エタン＋水素からなるエタン系のガスを用いたＲＩＥ法によってメサエッチングを行い、高さが、例えば、１．５μｍのストライプ状メサ２２を形成する。
【００３１】
図４（ｆ）及び（ｇ）参照
次いで、このＳｉＯ2 マスク２１を選択成長マスクとして厚さが、例えば、１．５μｍのｐ型ＩｎＰ埋込層２３、厚さが、例えば、０．５μｍのｎ型ＩｎＰ電流ブロック層２４を順次成長させる。
【００３２】
次いで、ＳｉＯ2 マスク２１を除去したのち、再び、ＭＯＶＰＥ法を用いて、厚さが、例えば、２．０μｍのｐ型ＩｎＰクラッド層２５、及び、厚さが、０．５μｍのｐ型ＩｎＧａＡｓコンタクト層２６を成長させて表面を平坦化する。
【００３３】
次いで、再び、ＣＶＤ法によって厚さ０．４μｍのＳｉＯ2 膜を堆積させたのち、パターニングしてｎ側電極２９を設けるための段差部を形成するための開口部を有するＳｉＯ2 マスク（図示を省略）を形成し、このＳｉＯ2 マスクをマスクとしてＲＩＥを施すことによってｎ型ＩｎＰバッファ層１４の一部を露出させる。
【００３４】
次いで、再び、ＣＶＤ法によって厚さ０．４μｍのＳｉＯ2 膜を堆積させたのち、パターニングして加熱器用電極３０を形成するための開口部を有するＳｉＯ2 マスク（図示を省略）を形成し、このＳｉＯ2 マスクをマスクとしてＲＩＥを施すことによってｎ型ＩｎＰ加熱層１２に達するビアホールを形成する。
【００３５】
次いで、このＳｉＯ2 マスクのｎ側電極２９の形成領域の開口部を設けたのち、全面にＣＶＤ法によってＳｉＯ2 膜を堆積させたのち、異方性エッチングを施すことによってビアホールの側壁にサイドウォール３１を形成する。
なお、この場合、ｎ側電極２９の形成領域の開口部にもサイドウォールが形成されるが、図示は省略する。
【００３６】
次いで、蒸着法を用いてＡｕ・Ｇｅ／Ａｕを堆積させ、ビアホール及び開口部を埋め込んだのち、エッチングすることによって、ｎ側電極２９及び加熱器用電極３１を形成する。
この場合、ビアホールの側壁はサイドウォールで被覆されているので、加熱器用電極３１とｐ型ＩｎＧａＡｓコンタクト層２６乃至ｎ型ＩｎＰバッファ層１４とが電気的に短絡することはない。
【００３７】
次いで、ＳｉＯ2 マスクのストライプ状メサに対応する領域にストライプ状の開口部を設けてＳｉＯ2 保護膜２７としたのち、Ａｕ・Ｚｎ／Ａｕからなるｐ側電極２８を形成し、最後に、共振器長が３００μｍになるように劈開したのち、両端面に反射防止膜（図示を省略）を形成することによって波長可変半導体レーザの基本構成が完成する。
【００３８】
この様に、本発明の第１の実施の形態の光半導体装置においては、加熱器をｎ型ＩｎＰ加熱層１２によって構成するとともに、半導体基板上に設け、ＭＱＷ活性層１８に対しては、ＳｉＯ2 膜を介することなく半導体層のみを介して熱が伝達されるので、熱抵抗が小さくなり加熱効率が向上する。
【００３９】
次に、図５を参照して、本発明の第２の実施の形態の光半導体装置を説明するが、ｎ型ＩｎＰ加熱層の平面パターンが異なるだけで、他の構成は上記の第１の実施の形態と同様であるので、説明は簡単にする。
図５参照
この本発明の第２の実施の形態においては、ｎ型ＩｎＰ層を堆積させたのち、ｎ型ＩｎＰ層をＭＱＷ活性層１８の幅より若干太い程度にパターニングするとともに、両端にコンタクト用パターンを有する形状のｎ型ＩｎＰ加熱層３２としたものである。
【００４０】
この第２の実施の形態においては、ＭＱＷ活性層１８の形状に対応するようにｎ型ＩｎＰ加熱層３２を形成しているので、ＭＱＷ活性層１８の近傍のみを効果的に加熱することが可能になり、より低消費電力化が可能になる。
【００４１】
次に、図６を参照して、本発明の第３の実施の形態の光半導体装置を説明するが、ｎ型ＩｎＰ加熱層の平面パターンが異なるだけで、他の構成は上記の第１の実施の形態と同様であるので、説明は簡単にする。
図６参照
この本発明の第３の実施の形態においては、ｎ型ＩｎＰ層を堆積させたのち、ｎ型ＩｎＰ層をＭＱＷ活性層１８の延在方向に沿って蛇行するようにパターニングするとともに、両端にコンタクト用パターンを有する形状のｎ型ＩｎＰ加熱層３３としたものである。
【００４２】
この第３の実施の形態においては、ｎ型ＩｎＰ加熱層３３を蛇行させているので、ｎ型ＩｎＰ加熱層３３の実効的長さを充分に確保することができ、それによって、共振器長が短いＤＦＢ半導体レーザにおいても、波長制御に必要な発熱量を確保することが可能になる。
【００４３】
次に、図７乃至図９を参照して、本発明の第４の実施の形態の光半導体装置の製造工程を説明する。
図７（ａ）参照
まず、（１００）面を主面とするｎ型ＩｎＰ基板４１上にＭＯＶＰＥ法を用いて、厚さが、例えば、２．０μｍのｎ型ＩｎＰバッファ層４２を成長させたのち、このｎ型ＩｎＰバッファ層４２の表面をコルゲーション加工することによって、λ／４シフト型回折格子４３を形成し、次いで、再び、ＭＯＶＰＥ法を用いて、厚さが、例えば、７０ｎｍのｎ型ＩｎＧａＡｓＰガイド層４４を堆積させる。
【００４４】
図７（ｂ）参照
引き続いて、厚さが、例えば、５０ｎｍで、ＰＬ波長組成が１．１５μｍのノン・ドープのＩｎＧａＡｓＰＳＣＨ層４５を成長させ、次いで、厚さが、例えば、５．１ｎｍのノン・ドープＩｎＧａＡｓＰウエル層、及び、厚さが、例えば、１０ｎｍで、ＰＬ波長が１．３μｍ組成のノン・ドープＩｎＧａＡｓＰバリア層を、ノン・ドープＩｎＧａＡｓＰウエル層が６層になるように交互に成長させることによってＭＱＷ活性層４６を成長させる。
この場合も、ノン・ドープＩｎＧａＡｓＰウエル層のＰＬ波長組成は、例えば、１５８０Åであるが、量子効果によって、利得ピークは１５３０〜１５６０Åの範囲となる。
【００４５】
引き続いて、厚さが、例えば、１００ｎｍのノン・ドープのＩｎＧａＡｓＰＳＣＨ層４７、厚さが、例えば、１．５μｍのｐ型ＩｎＰクラッド層４８、及び、厚さが、０．５μｍのｐ型ＩｎＧａＡｓコンタクト層４９を順次成長させる。
【００４６】
図８（ｃ）参照
次いで、ＣＶＤ法によって厚さ０．３μｍのＳｉＯ2 膜を堆積させたのち、パターニングして幅が、例えば、１．４μｍのストライプ状のＳｉＯ2 マスク５０を形成し、このＳｉＯ2 マスク５０をエッチングマスクとして、エタン＋水素からなるエタン系のガスを用いたＲＩＥ法によってメサエッチングを行い、高さが、例えば、３．０μｍのストライプ状メサを形成する。
【００４７】
図８（ｄ）参照
次いで、このＳｉＯ2 マスク５０を選択成長マスクとして厚さが、例えば、３．０μｍのＦｅドープＩｎＰ埋込層５１を成長させて、ストライプ状メサの両側を埋め込んで表面をほぼ平坦にする。
【００４８】
図９（ｅ）参照
次いで、ＳｉＯ2 マスク５０を除去したのち、再び、ＣＶＤ法によって厚さ０．４μｍのＳｉＯ2 膜を堆積させたのち、パターニングして加熱層を形成するための、幅が、例えば、１μｍの開口部を有するＳｉＯ2 マスク５２を形成し、このＳｉＯ2 マスク５２をマスクとしてＲＩＥを施すことによってＦｅドープＩｎＰ埋込層５１に深さが、例えば、０．５μｍのストライプ状の凹部を形成する。
【００４９】
次いで、このＳｉＯ2 マスク５２を選択成長マスクとして用いて、再び、ＭＯＶＰＥ法によって、Ｓｉ濃度が、例えば、１×１０18ｃｍ-3のｎ型ＩｎＰ層を成長させることによって、ＦｅドープＩｎＰ埋込層５１内に埋め込まれたｎ型ＩｎＰ加熱層５３を形成する。
【００５０】
図９（ｆ）参照
次いで、ＳｉＯ2 マスク５２を除去したのち、再び、ＣＶＤ法によって厚さ０．４μｍのＳｉＯ2 膜を堆積させたのち、パターニングしてｐ側電極５５及び加熱器用電極５７を形成するための開口部を形成してＳｉＯ2 保護膜５４とし、ストライプ状メサに対応する開口部にＡｕ・Ｚｎ／Ａｕを堆積させてｐ側電極５５とする。
【００５１】
一方、ｎ型ＩｎＰ加熱層５３に対向する開口部及びｎ型ＩｎＰ基板４１の裏面にＡｕ・Ｇｅ／Ａｕを堆積させて、加熱器用電極５７及びｎ側電極５６を形成し、最後に、共振器長が３００μｍになるように劈開したのち、両端面に反射防止膜（図示を省略）を形成することによって波長可変半導体レーザの基本構成が完成する。
【００５２】
この様に、本発明の第４の実施の形態の光半導体装置においては、ｎ型ＩｎＰ加熱層５３からなる加熱器をストライプ状メサを埋め込むＦｅドープＩｎＰ埋込層内に設けているので、ＭＱＷ活性層４６のごく近傍から加熱することが可能になる。
【００５３】
次に、図１０（ａ）を参照して、本発明の第５の実施の形態の光半導体装置を説明するが、埋込構造が異なるだけで、他の構成は上記の第４の実施の形態と基本的に同様であるので、説明は簡単にする。
図１０（ａ）参照
この本発明の第５の実施の形態においては、埋込構造を上記の第１の実施の形態と同様にＦＢＨ構造にするとともに、この逆バイアス接合を利用した埋込層にｎ型ＩｎＰバッファ層４２に達する深いストライプ状の凹部を形成し、この凹部をＦｅドープＩｎＰ埋込層６１によって埋め込む。
【００５４】
次いで、新たなＳｉＯ2 マスクを用いて、上記の第４の実施の形態と同様にＦｅドープＩｎＰ埋込層６１にＭＱＷ活性層４６の近傍に達する深さのストライプ状の凹部を設け、この凹部の途中までをｎ型ＩｎＰ層で埋め込んでｎ型ＩｎＰ加熱層６２とするとともに、それ以降を再びＦｅドープＩｎＰ埋込層６１で埋め込む。
【００５５】
次いで、加熱器用電極５７を形成する際に、ｎ型ＩｎＰ加熱層６２に達するビアホール形成し、ＳｉＯ2 膜の堆積及び異方性エッチングを行うことによってビアホールの内壁にサイドウォール６３を形成し、このビアホールをＡｕ・Ｇｅ／Ａｕで埋め込むことによって加熱器用電極５７を形成したものである。
【００５６】
この第５の実施の形態においても、ｎ型ＩｎＰ加熱層６２からなる加熱器をＦｅドープＩｎＰ埋込層６１内に設けているので、ストライプ状メサを埋め込む埋込構造の構造如何に拘わらず、ＭＱＷ活性層４６のごく近傍から加熱することが可能になる。
【００５７】
また、この場合には、第４の実施の形態に比べて、ｎ型ＩｎＰ加熱層６２をＭＱＷ活性層４６の近傍のみに設けているので、熱伝達効率がさらに向上する。
【００５８】
次に、図１０（ｂ）を参照して、本発明の第６の実施の形態の光半導体装置を説明するが、埋込構造が異なるだけで、他の構成は上記の第４の実施の形態と基本的に同様であるので、説明は簡単にする。
図１０（ｂ）参照
この本発明の第６の実施の形態においては、埋込構造は上記の第１の実施の形態のＦＢＨ構造におけるｐ型ＩｎＰ埋込層及びｎ型ＩｎＰ電流ブロック層をＦｅドープＩｎＰ埋込層６４に置き変えるとともに、このＦｅドープＩｎＰ埋込層６４の埋込工程を中断してストライプ状のｎ型ＩｎＰ加熱層６５を選択的に設け、再び、ＦｅドープＩｎＰ埋込層６４成長させることによって、ｎ型ＩｎＰ加熱層６５をＦｅドープＩｎＰ埋込層６４内に埋め込んだものである。
【００５９】
この第６の実施の形態においては、上記の第４の実施の形態に比べて埋込構造が複雑になるものの、ｎ型ＩｎＰ加熱層６５からなる加熱器をＭＱＷ活性層４６の近傍のみに設けているので、熱伝達効率が向上する。
【００６０】
次に、図１１を参照して、本発明の第７の実施の形態の光半導体装置を説明するが、この第７の実施の形態は、上記の第１の実施の形態と上記の第４の実施の形態とを組み合わせたものであり、他の構成は第１の実施の形態或いは第４の実施の形態と基本的に同様であるので、説明は極めて簡単にする。
【００６１】
図１１参照
図１１は、本発明の第７の実施の形態の概略的断面図であり、基板側にｎ型ＩｎＰ加熱層１２を設けるとともに、ストライプ状メサを埋め込むＦｅドープＩｎＰ埋込層５１内にもｎ型ＩｎＰ加熱層５３を設けて、ＭＱＷ活性層１８を垂直方向及び水平方向の２方向から加熱するようにしたものである。
【００６２】
この第７の実施の形態においては、ＭＱＷ活性層１８を垂直方向及び水平方向の２方向から加熱することができるので、温度の微調整に有利であり、また、活性層周辺の温度分布の偏りを低減することができる。
【００６３】
以上、本発明の各実施の形態を説明してきたが、本発明は上記の各実施の形態に記載した構成に限られるものではなく、各種の変更が可能である。
例えば、上記の各実施の形態においては、加熱器をｎ型ＩｎＰ層によって形成しているが、ｐ型ＩｎＰ層によって形成しても良いものである。
但し、ｐ型不純物のＺｎはＦｅドープＩｎＰ層中でマイグレーションしやすいので、ｐ型不純物としてはＭｇ等の他のＩＩ族元素を用いることが望ましい。
【００６４】
また、上記の第７の実施の形態においては、埋込構造として第４の実施の形態における埋込構造を用いているが、この様な構成に限られるものではなく、第５の実施の形態或いは第６の実施の形態の埋込構造を用いても良いものである。
【００６５】
また、上記の各実施の形態においては、単一のＤＦＢ半導体レーザからなる波長可変半導体レーザとして説明しているが、互いに異なる単一波長で発振するＤＦＢ半導体レーザをモノリシックに並列に並べてレーザアレイを構成しても良いものであり、この場合には、各ＤＦＢ半導体レーザに対応するように夫々ストライプ状の加熱層を用いても良いものである。
【００６６】
また、上記の各実施の形態においては、ＤＦＢ半導体レーザのみからなる光半導体装置として説明しているが、この様な構成に限られるものではなく、ＤＦＢ半導体レーザの出射端面側に半導体光増幅器や半導体光変調器等を直列にモノリシックに一体化しても良いものである。
【００６７】
また、上記の各実施の形態においては、ＩｎＧａＡｓＰＳＣＨ層をＭＱＷ活性層の両側に設けているが、ＩｎＧａＡｓＰＳＣＨ層は片側だけでも良く、或いは、省略しても良く、また、活性層はＭＱＷ活性層に限られるものではなく、バルクのＩｎＧａＡｓＰ活性層を用いても良いものである。
【００６８】
また、上記の各実施の形態においては、ＤＦＢレーザアレイの発光中心波長を１．５μｍ帯としているが、１．５μｍ帯に限られるものではなく、１．３μｍ帯としても良いものである。
【００６９】
また、上記の各実施の形態においては、光半導体装置をＩｎＧａＡｓＰ／ＩｎＰ系で構成しているが、ＩｎＧａＡｓＰ／ＩｎＰ系に限られるものではなく、ＡｌＧａＡｓ／ＧａＡｓ系によって構成しても良いものであり、それによって、ＬＡＮ等の近距離光通信システムの光源として用いることができる。
【００７０】
【発明の効果】
本発明によれば、波長を可変制御するための加熱器を半導体層によって構成するとともに、この半導体加熱層を半絶縁性半導体層によって絶縁分離することによって活性層の近傍に設けているので、効率良く温度を制御することができ、それによって、低消費電力化及び可変波長領域を広域化することができ、ひいては、波長多重通信システムの実現・普及に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の第１の実施の形態の途中までの製造工程の説明図である。
【図３】本発明の第１の実施の形態の図２以降の途中までの製造工程の説明図である。
【図４】本発明の第１の実施の形態の図３以降の製造工程の説明図である。
【図５】本発明の第２の実施の形態の加熱層の説明図である。
【図６】本発明の第３の実施の形態の加熱層の説明図である。
【図７】本発明の第４の実施の形態の途中までの製造工程の説明図である。
【図８】本発明の第４の実施の形態の図７以降の途中までの製造工程の説明図である。
【図９】本発明の第４の実施の形態の図８以降の製造工程の説明図である。
【図１０】本発明の第５及び第６の実施の形態の光半導体装置の概略的断面図である。
【図１１】本発明の第７の実施の形態の光半導体装置の概略的断面図である。
【図１２】従来の波長可変半導体レーザの概略的斜視図である。
【図１３】ＤＦＢ半導体レーザの発振波長の温度依存性の説明図である。
【符号の説明】
１  半絶縁性半導体基板
２  半絶縁性半導体層
３  加熱層
４  活性層
５  半絶縁性埋込層
６  回折格子
１１  Ｆｅドープ半絶縁性ＩｎＰ基板
１２  ｎ型ＩｎＰ加熱層
１３  ＦｅドープＩｎＰ高抵抗層
１４  ｎ型ＩｎＰバッファ層
１５  λ／４シフト型回折格子
１６  ｎ型ＩｎＧａＡｓＰガイド層
１７  ＩｎＧａＡｓＰＳＣＨ層
１８  ＭＱＷ活性層
１９  ＩｎＧａＡｓＰＳＣＨ層
２０  ｐ型ＩｎＰクラッド層
２１  ＳｉＯ2 マスク
２２  ストライプ状メサ
２３  ｐ型ＩｎＰ埋込層
２４  ｎ型ＩｎＰ電流ブロック層
２５  ｐ型ＩｎＰクラッド層
２６  ｐ型ＩｎＧａＡｓコンタクト層
２７  ＳｉＯ2 保護膜
２８  ｐ側電極
２９  ｎ側電極
３０  加熱器用電極
３１  サイドウォール
３２  ｎ型ＩｎＰ加熱層
３３  ｎ型ＩｎＰ加熱層
４１  ｎ型ＩｎＰ基板
４２  ｎ型ＩｎＰバッファ層
４３  λ／４シフト型回折格子
４４  ｎ型ＩｎＧａＡｓＰガイド層
４５  ＩｎＧａＡｓＰＳＣＨ層
４６  ＭＱＷ活性層
４７  ＩｎＧａＡｓＰＳＣＨ層
４８  ｐ型ＩｎＰクラッド層
４９  ｐ型ＩｎＧａＡｓコンタクト層
５０  ＳｉＯ2 マスク
５１  ＦｅドープＩｎＰ埋込層
５２  ＳｉＯ2 マスク
５３  ｎ型ＩｎＰ加熱層
５４  ＳｉＯ2 保護膜
５５  ｐ側電極
５６  ｎ側電極
５７  加熱器用電極
５８  ｐ型ＩｎＰクラッド層
５９  ｐ型ＩｎＰ埋込層
６０  ｎ型ＩｎＰ電流ブロック層
６１  ＦｅドープＩｎＰ埋込層
６２  ｎ型ＩｎＰ加熱層
６３  サイドウォール
６４  ＦｅドープＩｎＰ埋込層
６５  ｎ型ＩｎＰ加熱層
７１  ｎ型ＩｎＰ基板
７２  ｎ型ＩｎＰバッファ層
７３  λ／４シフト型回折格子
７４  ｎ型ＩｎＧａＡｓＰガイド層
７５  ＩｎＧａＡｓＰＳＣＨ層
７６  ＭＱＷ活性層
７７  ＩｎＧａＡｓＰＳＣＨ層
７８  ｐ型ＩｎＰクラッド層
７９  ｐ型ＩｎＰ埋込層
８０  ｎ型ＩｎＰ電流ブロック層
８１  ｐ型ＩｎＰクラッド層
８２  ｐ型ＩｎＧａＡｓコンタクト層
８３  ＳｉＯ2 保護膜
８４  ｐ側電極
８５  ｎ側電極
８６  ＳｉＯ2 保護膜
８７  抵抗薄膜
８８  開口部
８９  ボンディングワイア
９０  ボンディングワイア
９１  キャリア
【図１】
0004718020.tif 000002
【図２】
0004718020.tif 000003
【図３】
0004718020.tif 000004
【図４】
0004718020.tif 000005
【図５】
0004718020.tif 000006
【図６】
0004718020.tif 000007
【図７】
0004718020.tif 000008
【図８】
0004718020.tif 000009
【図９】
0004718020.tif 000010
【図１０】
0004718020.tif 000011
【図１１】
0004718020.tif 000012
【図１２】
0004718020.tif 000013
【図１３】
0004718020.tif 000014