(57)【特許請求の範囲】
【請求項１】
対角位置にあるスイッチング素子が同時にＯＮ−ＯＦＦを行い、正負の矩形波電圧を出力する単相のフルブリッジインバータを有するＤＣ／ＤＣコンバータにおいて、
前記フルブリッジインバータの出力に流れる電流を検出するインバータ電流検出回路と、
前記インバータ電流検出回路の検出電流値を予め設定されたインバータ電流比較値と比較する第１の電流比較回路と、
前記インバータ電流検出回路の検出電流値の正負の反転値を前記インバータ電流比較値と比較する第２の電流比較回路と、
前記第１の電流比較回路の出力に接続された、所定のディレイ時間を持つ第１のＯＦＦディレイ回路と、
前記第２の電流比較回路の出力に接続された、所定のディレイ時間を持つ第２のＯＦＦディレイ回路と、
前記第１と第２のＯＦＦディレイ回路のいずれかの出力が継続してＯＦＦとなることにより欠相を検知する欠相検知回路とを備えたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
対角位置にあるスイッチング素子が同時にＯＮ−ＯＦＦを行い、正負の矩形波電圧を出力する単相のフルブリッジインバータを有するＤＣ／ＤＣコンバータにおいて、
前記フルブリッジインバータの出力に流れる電流を検出するインバータ電流検出回路と、
前記インバータ電流検出回路の検出電流値を予め設定されたインバータ電流比較値と比較する第１の電流比較回路と、
前記インバータ電流検出回路の検出電流値の正負の反転値を前記インバータ電流比較値と比較する第２の電流比較回路と、
前記第１の電流比較回路の出力に接続された、サンプリング時間よりも長いＯＦＦディレイ特性を持つ第１のＯＦＦディレイ回路と、
前記第２の電流比較回路の出力に接続された、サンプリング時間よりも長いＯＦＦディレイ特性を持つ第２のＯＦＦディレイ回路と、
前記第１と第２のＯＦＦディレイ回路のいずれかの出力が継続してＯＦＦとなることにより欠相を検知する欠相検知回路とを備えたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項３】
対角位置にあるスイッチング素子が同時にＯＮ−ＯＦＦを行い、正負の矩形波電圧を出力する単相のフルブリッジインバータを有するＤＣ／ＤＣコンバータにおいて、
前記フルブリッジインバータの出力に流れる電流を検出するインバータ電流検出回路と、
前記インバータ電流検出回路の検出電流値を比較値と比較する第１の電流比較回路と、
前記インバータ電流検出回路の検出電流値の正負の反転値を前記比較値と比較する第２の電流比較回路と、
前記第１の電流比較回路の出力に接続された、スイッチング周期よりも長いＯＦＦディレイ特性を持つ第１のＯＦＦディレイ回路と、
前記第２の電流比較回路の出力に接続された、スイッチング周期よりも長いＯＦＦディレイ特性を持つ第２のＯＦＦディレイ回路と、
前記第１と第２のＯＦＦディレイ回路のいずれかの出力が継続してＯＦＦとなることにより欠相を検知する欠相検知回路とを備えたことを特徴とするＤＣ／ＤＣコンバータ。
【請求項４】
当該ＤＣ／ＤＣコンバータの出力電流を検出する負荷電流検出回路と、
前記負荷電流検出回路が検出する検出電流値が予め設定された負荷電流比較値以下の時に、前記欠相検知回路に対して欠相検知動作を禁止する欠相検知制限回路とを備えたことを特徴とする請求項１〜３のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項５】
当該ＤＣ／ＤＣコンバータの出力電流を検出する負荷電流検出回路を備え、
前記第１の電流比較回路は、前記インバータ電流比較値に代えて、前記負荷電流検出回路の負荷検出電流値と前記インバータ電流検出回路のインバータ検出電流値とを比較し、
前記第２の電流比較回路は、前記インバータ電流比較値に代えて、前記負荷電流検出回路の負荷検出電流値と前記インバータ電流検出回路のインバータ検出電流値の正負の反転値とを比較することを特徴とする請求項１〜３のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記負荷電流検出回路が検出する検出電流値が予め設定された負荷電流比較値以下の時に、前記欠相検知回路に対して欠相検知動作を禁止する欠相検知制限回路を備えたことを特徴とする請求項５に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単相のフルブリッジインバータを有する車両用のＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
一般に、対角位置にあるスイッチング素子が同時にＯＮ−ＯＦＦを行い、正負の矩形波電圧を出力する単相のフルブリッジインバータと、このフルブリッジインバータの交流出力を所定電圧の直流に整流して出力する車両用のＤＣ／ＤＣコンバータにおいては、スイッチング素子が欠相により不動作となると、フルブリッジインバータのインバータ出力電流が正又は負のみにしか流れない。そこで従来は、その電流状態を検出して欠相を検知している。
【０００３】
しかしながら、車両用のＤＣ／ＤＣコンバータはスイッチング周波数がｋＨｚオーダと非常に高く、例えばサンプリングの遅いソフトウエアでは、高周波電流波形を正しく検出することが困難であった。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、上述したような従来技術の問題点に鑑みてなされたものであり、高周波で動作するフルブリッジインバータを有するＤＣ／ＤＣコンバータにおいて、欠相の誤検知がなく、かつ、欠相を容易に検出可能なＤＣ／ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の１つの特徴は、対角位置にあるスイッチング素子が同時にＯＮ−ＯＦＦを行い、正負の矩形波電圧を出力する単相のフルブリッジインバータを有するＤＣ／ＤＣコンバータにおいて、前記フルブリッジインバータの出力に流れる電流を検出するインバータ電流検出回路と、前記インバータ電流検出回路の検出電流値を予め設定されたインバータ電流比較値と比較する第１の電流比較回路と、前記インバータ電流検出回路の検出電流値の正負の反転値を前記インバータ電流比較値と比較する第２の電流比較回路と、前記第１の電流比較回路の出力に接続された、所定のディレイ時間を持つ第１のＯＦＦディレイ回路と、前記第２の電流比較回路の出力に接続された、所定のディレイ時間を持つ第２のＯＦＦディレイ回路と、前記第１と第２のＯＦＦディレイ回路のいずれかの出力が継続してＯＦＦとなることにより欠相を検知する欠相検知回路とを備えたことにある。
【０００６】
本発明の別の特徴は、対角位置にあるスイッチング素子が同時にＯＮ−ＯＦＦを行い、正負の矩形波電圧を出力する単相のフルブリッジインバータを有するＤＣ／ＤＣコンバータにおいて、前記フルブリッジインバータの出力に流れる電流を検出するインバータ電流検出回路と、前記インバータ電流検出回路の検出電流値を予め設定されたインバータ電流比較値と比較する第１の電流比較回路と、前記インバータ電流検出回路の検出電流値の正負の反転値を前記インバータ電流比較値と比較する第２の電流比較回路と、前記第１の電流比較回路の出力に接続された、サンプリング時間よりも長いＯＦＦディレイ特性を持つ第１のＯＦＦディレイ回路と、前記第２の電流比較回路の出力に接続された、サンプリング時間よりも長いＯＦＦディレイ特性を持つ第２のＯＦＦディレイ回路と、前記第１と第２のＯＦＦディレイ回路のいずれかの出力が継続してＯＦＦとなることにより欠相を検知する欠相検知回路とを備えたことにある。
【０００７】
本発明のさらに別の特徴は、対角位置にあるスイッチング素子が同時にＯＮ−ＯＦＦを行い、正負の矩形波電圧を出力する単相のフルブリッジインバータを有するＤＣ／ＤＣコンバータにおいて、前記フルブリッジインバータの出力に流れる電流を検出するインバータ電流検出回路と、前記インバータ電流検出回路の検出電流値を比較値と比較する第１の電流比較回路と、前記インバータ電流検出回路の検出電流値の正負の反転値を前記比較値と比較する第２の電流比較回路と、前記第１の電流比較回路の出力に接続された、スイッチング周期よりも長いＯＦＦディレイ特性を持つ第１のＯＦＦディレイ回路と、前記第２の電流比較回路の出力に接続された、スイッチング周期よりも長いＯＦＦディレイ特性を持つ第２のＯＦＦディレイ回路と、前記第１と第２のＯＦＦディレイ回路のいずれかの出力が継続してＯＦＦとなることにより欠相を検知する欠相検知回路とを備えたことにある。
【発明の効果】
【０００８】
本発明のＤＣ／ＤＣコンバータによれば、フルブリッジインバータが高周波で動作するときに、その欠相の誤検知がなく、欠相を容易に検出できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態を図に基づいて詳説する。
【００１０】
（第１の実施の形態）図１は本発明の第１の実施の形態のＤＣ／ＤＣコンバータの回路構成を示している。ＤＣ／ＤＣコンバータは、主回路構成として、対角位置にあるスイッチング素子が同時にＯＮ−ＯＦＦを行い、正負の矩形波電圧を出力する単相のフルブリッジインバータ１と、トランス２と、このトランス２の二次電流を整流する整流回路３から構成される。
【００１１】
本実施の形態のＤＣ／ＤＣコンバータでは、フルブリッジインバータ１の出力電流Ｉｉｎｖを所定のサンプリング周期毎に検出するインバータ電流検出器１１、インバータ検出電流値Ｉｉｎｖと比較するためのインバータ電流比較値Ｉ１を設定する比較値設定器１２を備えている。またＤＣ／ＤＣコンバータは、欠相検知のために、インバータ電流検出器１１のインバータ検出電流値Ｉｉｎｖと比較値設定器１２によるインバータ電流比較値Ｉ１とを比較し、インバータ検出電流値Ｉｉｎｖ＞インバータ電流比較値Ｉ１が成立する時に信号を出力する比較回路１４、またインバータ電流検出器４のインバータ検出電流値Ｉｉｎｖの正負を反転させる反転回路１３、この反転回路１３が正負反転させたインバータ検出電流値−Ｉｉｎｖとインバータ電流既定値Ｉ１とを比較し、反転インバータ検出電流値−Ｉｉｎｖ＞インバータ電流比較値Ｉ１が成立する時に信号を出力する比較回路１４Ａ、さらに、比較回路１４及び比較回路１４Ａから出力された信号に対してインバータ１の予め設定した所定時間だけディレイをかけるＯＦＦディレイ回路１５，１５Ａを備えている。
【００１２】
ＤＣ／ＤＣコンバータでは、さらに、ＯＦＦディレイ回路１５，１５Ａの出力の排他的論理和を演算する排他的論理和回路１６、この排他的論理和回路１６が所定時間以上継続してハイ（Ｈ）を出力する時にハイ（Ｈ）、そうでない時にロー（Ｌ）を出力するＯＮディレイ回路１７、そして、このＯＮディレイ回路１７のロー（Ｌ）出力により欠相と判断してインバータ１のゲートＯＦＦ信号を出力するゲートＯＦＦ出力回路２０を備えている。
【００１３】
次に、上記構成のＤＣ／ＤＣコンバータによる欠相検知動作について、図２、図３のタイミングチャートを用いて説明する。
【００１４】
図２は、正常時のインバータ検出電流値Ｉｉｎｖとインバータ電流既定値Ｉ１、反転回路１３の出力−Ｉｉｎｖ、比較回路１４，１４Ａの出力、ＯＦＦディレイ回路１５，１５Ａの出力の関係を示す図である。比較回路１４は、インバータ検出電流値Ｉｉｎｖとインバータ電流比較値Ｉ１とを比較し、インバータ検出電流値Ｉｉｎｖ＞インバータ電流比較値Ｉ１が成立する時にハイ（Ｈ）信号を出力する。比較回路１４Ａは、反転回路１３による反転検出電流値−Ｉｉｎｖとインバータ電流既定値Ｉ１とを比較し、反転インバータ検出電流値−Ｉｉｎｖ＞インバータ電流比較値Ｉ１が成立する時にハイ（Ｈ）信号を出力する。ＯＦＦディレイ回路１５，１５Ａそれぞれは、比較回路１４及び比較回路１４Ａから出力されたハイ（Ｈ）信号に対してディレイをかけ、ハイ（Ｈ）信号を所定時間維持し続ける。
【００１５】
この結果、排他的論理和回路１６は、ＯＦＦディレイ回路１５及び１５Ａの出力の排他的論理和を演算し、共にハイ（Ｈ）信号が入力されているのでハイ（Ｈ）信号を継続して出力し、ＯＮディレイ回路１７は継続してハイ（Ｈ）信号が入力されるので欠相はなしとしてゲートＯＦＦ信号を出力せず、インバータ１の動作を継続させる。
【００１６】
図３は、欠相時のインバータ検出電流値Ｉｉｎｖとインバータ電流既定値Ｉ１、反転回路１３の出力−Ｉｉｎｖ、比較回路１４，１４Ａの出力、ＯＦＦディレイ回路１５，１５Ａの出力の関係を示す図である。比較回路１４はインバータ検出電流値Ｉｉｎｖがインバータ電流比較値Ｉ１以上のときにその出力を変化させる。逆に、インバータ１の負の電流検出系統では、比較回路１４Ａが反転電流値−Ｉｉｎｖがインバータ電流比較値Ｉ１以下であるときにその出力を変化させるが、欠相が発生した場合には、図３に示すように、例えば、反転回路１３による反転検出電流値−Ｉｉｎｖがインバータ電流既定値Ｉ１よりも大きくなることはなく、その結果、比較回路１４Ａの出力がハイ（Ｈ）になることはなく、継続してロー（Ｌ）のままである。このため、一方のＯＦＦディレイ回路１５はハイ（Ｈ）信号を出力し続けるが、他方のＯＦＦディレイ回路１５Ａの出力はロー（Ｌ）のままになる。
【００１７】
この結果、排他的論理和回路１６は、ＯＦＦディレイ回路１５，１５Ａの出力が異なる状態になるのでその出力を一定時間以上継続して変化させ、ＯＮディレイ回路１７の出力も変化し、ゲートＯＦＦ出力回路２０はこれによって欠相検知とみなしてフルブリッジインバータ１をゲートＯＦＦさせて停止させる。
【００１８】
以上のように、本実施の形態のＤＣ／ＤＣコンバータによれば、欠相を高周波の電流波形で検知するのではなく、直流値であるＯＦＦディレイ回路１４，１４Ａの出力で検出できるので、容易に欠相検出できる。
【００１９】
（第２の実施の形態）次に、本発明の第２の実施の形態について説明する。本実施の形態のＤＣ／ＤＣコンバータの構成は第１の実施の形態で用いた図１のＤＣ／ＤＣコンバータと同じである。そして、本実施の形態のＤＣ／ＤＣコンバータは、図１に示すＯＦＦディレイ回路１５，１５Ａのディレイ時間が第１の実施の形態では予め設定した所定時間としたものを、インバータ電流検出器１１によるインバータ１の電流検出のサンプリング時間より長い時間にしたことを特徴としている。
【００２０】
本実施の形態のＤＣ／ＤＣコンバータによれば、フルブリッジインバータ１のスイッチング素子の欠相を高周波の電流波形で検知するのではなく、直流値であるＯＦＦディレイ回路１５，１５Ａの出力で検出できるので、容易に欠相検知できる。
【００２１】
（第３の実施の形態）次に、本発明の第３の実施の形態のＤＣ／ＤＣコンバータについて説明する。本実施の形態のＤＣ／ＤＣコンバータの構成は、第１の実施の形態で用いた図１のＤＣ／ＤＣコンバータと同じである。そして、本実施の形態のＤＣ／ＤＣコンバータは、図１に示すＯＦＦディレイ回路１５，１５Ａのディレイ時間が第１の実施の形態では予め設定した所定時間としたものを、インバータ１のスイッチング周期の時間より長い時間としたことを特徴としている。
【００２２】
本実施の形態のＤＣ／ＤＣコンバータによれば、欠相を高周波の電流波形で検知するのではなく、直流値であるＯＦＦディレイ回路１５，１５Ａの出力で検出できるので、容易に欠相検知できる。
【００２３】
（第４の実施の形態）次に、本発明の第４の実施の形態のＤＣ／ＤＣコンバータについて説明する。図４は本発明の第４の実施の形態のＤＣ／ＤＣコンバータの回路構成を示す。本実施の形態のＤＣ／ＤＣコンバータは、その出力である負荷電流Ｉｃｎｖが小さい時には欠相検知をマスクすることを特徴とし、負荷電流検出器２１、この負荷電流検出器２１の検出した負荷検出電流値Ｉｃｎｖに対する負荷電流比較値Ｉ２を設定する負荷電流比較値設定器２２、負荷検出電流値Ｉｃｎｖと負荷電流比較値Ｉ２とを比較する負荷電流比較器２３と、そして、負荷電流比較器２３の出力によってゲートＯＦＦ出力回路２０の出力を禁止するためのＡＮＤ回路２４を追加的に備えている。尚、図４において、図１に示した第１の実施の形態と共通する要素には同一の符号を付して示してある。
【００２４】
次に、本実施の形態のＤＣ／ＤＣコンバータの欠相検知動作について説明する。負荷電流比較回路２１では負荷電流検出器２１の検出した負荷検出電流値Ｉｃｎｖを負荷電流比較値設定器２２からの負荷電流比較値Ｉ２と比較し、Ｉｃｎｖ＜Ｉ２の場合には負荷電流比較器２３の出力はロー（Ｌ）となり、ＡＮＤ回路２４により欠相検知の機能をマスクする。これにより、負荷検出電流値Ｉ２が極端に小さい時には欠相を誤検出する可能性があるので、第１の実施の形態と同様に容易に欠相検知できると共に、負荷電流が少ない時に不要な誤検出を防止することができる。
【００２５】
尚、本実施の形態にあっても、第１の実施の形態に対する第２、第３の実施の形態と同様に、ＯＦＦディレイ回路１５，１５Ａのディレイ時間はインバータ電流検出器１１のサンプリング周期あるいはフルブリッジインバータ１のスイッチング周期より長い時間に設定することができる。
【００２６】
（第５の実施の形態）次に、本発明の第５の実施の形態のＤＣ／ＤＣコンバータについて説明する。図５は本実施の形態のＤＣ／ＤＣコンバータの回路構成を示している。本実施の形態のＤＣ／ＤＣコンバータにおける主回路構成は、図１に示した第１の実施の形態と共通である。
【００２７】
そして本実施の形態のＤＣ／ＤＣコンバータでは、負荷電流Ｉｃｎｖに係数Ｋを掛けた値を比較値としてインバータ検出電流値Ｉｉｎｖ及びその反転値−Ｉｉｎｖと比較して欠相判別する点に特徴があり、フルブリッジインバータ１の出力電流を所定のサンプリング周期毎に検出するインバータ電流検出器１１、同様に所定のサンプリング周期毎に負荷電流を検出する負荷電流検出器２１、この負荷検出検出器２１の出力する負荷検出電流値Ｉ２に係数Ｋをかけて比較値Ｋ＊Ｉｃｎｖとして出力する係数掛算器２５、インバータ電流検出器１１のインバータ検出電流値Ｉｉｎｖと係数掛算器２５からの比較値Ｋ＊Ｉｃｎｖとを比較し、インバータ検出電流値Ｉｉｎｖ＞比較値Ｋ＊Ｉｃｎｖが成立する時に信号を出力する比較回路１４、またインバータ電流検出器４のインバータ検出電流値Ｉｉｎｖの正負を反転させる反転回路１３、この反転回路１３が正負反転させたインバータ検出電流値−Ｉｉｎｖと比較値Ｋ＊Ｉｃｎｖとを比較し、反転インバータ検出電流値−Ｉｉｎｖ＞比較値Ｋ＊Ｉｃｎｖが成立する時に信号を出力する比較回路１４Ａを備えている。さらに、本実施の形態のＤＣ／ＤＣコンバータは、第１の実施の形態と同様のＯＦＦディレイ回路１５，１５Ａ、排他的論理和回路１６、ＯＮディレイ回路１７及びゲートＯＦＦ出力回路２０を備えている。
【００２８】
次に、上記構成のＤＣ／ＤＣコンバータによる欠相検知動作について、図６、図７のタイミングチャートを用いて説明する。図６は、負荷電流Ｉｃｎｖが少ない場合のインバータ電流Ｉｉｎｖ、比較値Ｋ＊Ｉｃｎｖ、比較回路１４，１４Ａの出力の関係を示しており、図７は、負荷電流Ｉｃｎｖが多い場合のインバータ電流、比較値、比較回路出力の関係を示している。
【００２９】
比較回路１４でインバータ検出電流値Ｉｉｎｖ＞比較値Ｋ＊Ｉｃｎｖが成立する時、比較回路１４から信号がハイ（Ｈ）信号が出力される。また、インバータ検出電流値Ｉｉｎｖは、反転回路１３で反転されて比較回路１４Ａに入力され、この比較回路１４Ａにおいて反転値−Ｉｉｎｖと比較値Ｋ＊Ｉｃｎｖとが比較される。そして−Ｉｉｎｖ＞Ｋ＊Ｉｃｎｖが成立するとき、比較回路１４Ａからハイ（Ｈ）信号が出力される。
【００３０】
比較回路１４及び１４Ａから出力された信号は、ＯＦＦディレイ回路１５，１５Ａにそれぞれ入力される。ＯＦＦディレイ回路１５，１５Ａのディレイ時間が予め設定されたディレイ時間より長い場合は、ＯＦＦディレイ回路１５，１５Ａの出力は連続してハイ（Ｈ）となる。スイッチング素子が欠相した場合には、比較回路１４若しくは比較回路１４Ａの条件が成立しなくなるため、ＯＦＦディレイ回路１５若しくはＯＦＦディレイ回路１５Ａの出力が連続してロー（Ｌ）となる。ＯＦＦディレイ回路１５，１５Ａの出力を排他的論理和１６に入力し、ＯＮディレイ回路１７で決まる時間継続した場合に、その出力は変化して欠相検知信号となり、ゲートＯＦＦ出力回路２０はフルブリッジインバータ１に対してゲートＯＦＦ信号を出力して停止させる。
【００３１】
本実施の形態では、フルブリッジインバータ１の正の電流検出系統は、インバータ検出電流値Ｉｉｎｖが負荷検出電流値ＩｃｎｖをＫ倍して得られる比較値Ｋ＊Ｉｃｎｖ以上のときにその出力を変化させる。同様にインバータ１の負の電流検出系統は、反転インバータ検出電流値−Ｉｉｎｖが比較値Ｋ＊Ｉｃｎｖ以下であるときにその出力を変化させる。正負の電流検出系統の出力は、それぞれＯＦＦディレイ回路１５，１５Ａに入力される。この２つのＯＦＦディレイ回路１５，１５Ａの出力が排他的論理和回路１６に入力され、それらが異なる状態になったときにその出力は変化し、ＯＮディレイ回路１７によりその状態が一定時間継続した場合に、その出力は変化し欠相検知し、フルブリッジインバータ１を停止することができる。
【００３２】
本実施の形態によれば、図６、図７に示したように、負荷電流Ｉｃｎｖの大きさによって欠相を検出するインバータ電流Ｉｉｎｖに対する比較レベルを変えることができ、それにより、負荷電流Ｉｃｎｖが大きい時には誤動作が発生し難くなり、また負荷電流が小さい時にも確実に欠相を検出することができる。さらに、ＯＦＦディレイ回路１５，１５Ａの出力は直流であるため、サンプリングの遅いソフトウエアでも欠相の検出が可能となる。
【００３３】
尚、本実施の形態にあっても、第１の実施の形態に対する第２、第３の実施の形態のようにＯＦＦディレイ回路１５，１５Ａのディレイ時間をインバータ１のスイッチング周期よりも長くし、あるいはインバータ電流検出器１１のサンプリング周期よりも長くすることができる。
【００３４】
（第６の実施の形態）次に、本発明の第６の実施の形態のＤＣ／ＤＣコンバータについて、図８を参照して説明する。本実施の形態は、図１に示した第１の実施の形態に対する図４に示した第４の実施の形態のように、負荷電流Ｉｃｎｖが小さい時には欠相検知をマスクする構成を特徴とし、図５に示した第５の実施の形態のＤＣ／ＤＣコンバータの回路要素に対して、さらに、負荷電流比較値Ｉ２を設定する負荷電流比較値設定器２２、負荷電流検出器２１の出力Ｉｃｎｖを負荷電流比較値Ｉ２と比較する負荷電流比較器２３、そして、負荷電流比較器２３の出力によってゲートＯＦＦ出力回路２０の出力を禁止するためのＡＮＤ回路２４を追加的に備えている。尚、図８において、図５に示した第５の実施の形態と共通する要素には同一の符号を付して示してある。
【００３５】
本実施の形態のＤＣ／ＤＣコンバータによれば、負荷検出電流値Ｉｃｎｖを負荷電流比較値Ｉ２と比較し、Ｉｃｎｖ＜Ｉ２の場合は負荷電流比較器２３の出力をロー（Ｌ）にし、これをＡＮＤ回路２４によりゲートＯＦＦ出力回路２０の出力を禁止する。これにより、負荷電流Ｉｃｎｖが少ない時に欠相検知の機能をマスクすることができ、負荷電流が少ない時に不要な誤検出を防止することができる。
【００３６】
尚、本実施の形態にあっても、第１の実施の形態に対する第２、第３の実施の形態のようにＯＦＦディレイ回路１５，１５Ａのディレイ時間をインバータ１のスイッチング周期よりも長くし、あるいはインバータ電流検出器１１のサンプリング周期よりも長くすることができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施の形態のＤＣ／ＤＣコンバータのブロック図。
【図２】上記実施の形態のＤＣ／ＤＣコンバータによるインバータ正常時のインバータ電流と既定値、反転回路出力、比較回路出力、ＯＦＦディレイ回路出力の関係を示す波形図。
【図３】上記実施の形態のＤＣ／ＤＣコンバータによるインバータ欠相時のインバータ電流と既定値、反転回路出力、比較回路出力、ＯＦＦディレイ回路出力の関係を示す波形図。
【図４】本発明の第４の実施の形態のＤＣ／ＤＣコンバータのブロック図。
【図５】本発明の第５の実施の形態のＤＣ／ＤＣコンバータのブロック図。
【図６】上記実施の形態のＤＣ／ＤＣコンバータによる負荷電流が少ない場合のインバータ電流、比較値、比較回路出力の関係を示す波形図。
【図７】上記実施の形態のＤＣ／ＤＣコンバータによる負荷電流が多い場合のインバータ電流、比較値、比較回路出力の関係を示す波形図。
【図８】本発明の第６の実施の形態のＤＣ／ＤＣコンバータのブロック図。
【符号の説明】
【００３８】
１  フルブリッジインバータ
２  トランス
３  整流回路
２  比較値
１１  インバータ電流検出器
１２  インバータ電流比較値設定器
１３  反転回路
１４，１４Ａ  比較回路
１５，１５Ａ  ＯＦＦディレイ回路
１６  排他的論理和回路
１７  ＯＮディレイ回路
２０  ゲートＯＦＦ出力回路
２１  負荷電流検出器
２２  負荷電流比較値設定器
２３  負荷電流比較器
２４  ＡＮＤ回路
２５  係数掛算器
【図１】
0004836659.tif 000002
【図２】
0004836659.tif 000003
【図３】
0004836659.tif 000004
【図４】
0004836659.tif 000005
【図５】
0004836659.tif 000006
【図６】
0004836659.tif 000007
【図７】
0004836659.tif 000008
【図８】
0004836659.tif 000009