(57)【特許請求の範囲】
【請求項１】
多極端子の端子配列パターンに基づいて決定され、前記端子配列パターンに応じて異なる所定の電圧印加パターンを記憶手段から取得して、前記多極端子における、電圧を印加する端子としての電圧印加端子群と、電圧を印加しない端子であって、電圧を測定する端子としての電圧非印加端子群とを設定する工程と、
前記電圧印加端子群に電圧を印加する工程と、
前記電圧非印加端子群を同時に短絡させるとともに地絡用抵抗を介して地絡させる工程と、
前記電圧非印加端子群の電圧値を計測する工程と、
計測された電圧値と所定の閾値とを比較してショートの有無を判定する工程とを、
備え、
前記端子配列パターンが、五列三行に端子が格子状に整列配置されたパターンであるとともに、
前記電圧印加パターンが、二列及び四列の全行と、一列及び三列及び五列の二行とにある端子を、電圧を印加する端子とし、残りの端子を、電圧を計測する端子とする第一パターンと、一列及び三列及び五列の全行と、二列及び四列の一行及び三行とにある端子を、電圧を印加する端子とし、残りの端子を、電圧を計測する端子とする第二パターンとからなる、
または、
前記端子配列パターンが、五列の端子を備えた行が四行あり、各端子が千鳥格子状に配置されたパターンであるとともに、
前記電圧印加パターンが、二行及び三行に存在する端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第一パターンと、各行において二列と四列にある端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第二パターンと、一行及び三行に存在する端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第三パターンとからなる、
ことを特徴とする多極端子のショート検出方法。
【請求項２】
多極端子に電圧を印加可能な電力供給手段と、
前記多極端子のうち任意の端子に任意のタイミングで電圧印加可能とする電圧印加回路スイッチング手段と、
前記多極端子のうち任意の端子を任意のタイミングで短絡するとともに、抵抗手段を介して地絡する電圧計測回路スイッチング手段と、
端子の電圧を計測する電圧計測手段と、
前記多極端子の端子配列パターンに応じて異なる所定の電圧印加パターンを記憶手段から取得して、電圧を印加する端子としての電圧印加端子群と、電圧を印加しない端子であって、電圧を測定する端子としての電圧非印加端子群とを設定し、前記電圧印加端子群へ電圧を印加しつつ、前記電圧非印加端子群を同時に短絡させて、短絡させた前記電圧非印加端子群に対して電圧の計測を行うことを指令するとともに、前記電圧計測手段にて得られた前記電圧非印加端子群の電圧値を取得して、所定の値と比較演算処理することによりショートの有無を判定する演算処理手段とを、
備え、
前記端子配列パターンが、五列三行に端子が格子状に整列配置されたパターンであるとともに、
前記電圧印加パターンが、二列及び四列の全行と、一列及び三列及び五列の二行とにある端子を、電圧を印加する端子とし、残りの端子を、電圧を計測する端子とする第一パターンと、一列及び三列及び五列の全行と、二列及び四列の一行及び三行とにある端子を、電圧を印加する端子とし、残りの端子を、電圧を計測する端子とする第二パターンとからなる、
または、
前記端子配列パターンが、五列の端子を備えた行が四行あり、各端子が千鳥格子状に配置されたパターンであるとともに、
前記電圧印加パターンが、二行及び三行に存在する端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第一パターンと、各行において二列と四列にある端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第二パターンと、一行及び三行に存在する端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第三パターンとからなる、
ことを特徴とする多極端子のショート検出システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多極端子間のショートを検出する多極端子の高速ショート検出方法及びそのための検出システムに関する。
【背景技術】
【０００２】
従来、端子間のショートを検出する方法として、二端子間の抵抗値を測定して、該抵抗値が予め設定された閾値と比較することにより、ショートの有無を検出する抵抗測定法が一般的である。
例えば、半導体集積回路の入力端子、出力端子、入出力端子などの外部端子と電源端子とのショートの有無を検出するには、ショート検出対象となる全ての二端子間の抵抗値を測定して検査しなければならない。また、回路基板などに半導体集積回路を搭載してモジュール化された段階でショートの検出を行う場合でも、同様にショート検出対象となる全ての二端子間の抵抗値を測定して検査する必要がある。
【０００３】
また、特許文献１に記載の技術では、正常時の端子電圧からのずれ量を計測して、計測値が予め設定しておいた一定値以上ずれていれば、ショートと判定する端子のショート検出方法が提案されている。この方法は、初期状態からの電圧値の変化を検出して、この変
化量に応じて、ショートの有無を判定する方法である。
【０００４】
【特許文献１】特開平９−１１３５６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のような抵抗測定法においては、ショート検出対象となる全ての二端子間の抵抗をくまなく測定する必要があるため、特に、端子の数が多い多極端子板等においては検査に時間と手間を要していた。
また、上記特許文献１に記載のショート検出方法では、ショートの判定基準とする閾値が、正常時の電圧値に基づいて決定されるため、初期段階においてショート不良が存在している場合は、これを検出することができないという不具合がある。
【０００６】
上記従来技術に鑑み、本発明においては、多極端子において、ショート検出にかかる時間と手間を、従来の手法と比較して大幅に削減し、また、多極端子を備えた製品の製造ラインにおいてもショート検出を行うことのできる、ショート検出方法及びショート検出シ
ステムを提案する。
【課題を解決するための手段】
【０００７】
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。
【０００８】
即ち、請求項１においては、多極端子の端子配列パターンに基づいて決定され、前記端子配列パターンに応じて異なる所定の電圧印加パターンを記憶手段から取得して、前記多極端子における、電圧を印加する端子としての電圧印加端子群と、電圧を印加しない端子であって、電圧を測定する端子としての電圧非印加端子群とを設定する工程と、前記電圧印加端子群に電圧を印加する工程と、前記電圧非印加端子群を同時に短絡させるとともに地絡用抵抗を介して地絡させる工程と、前記電圧非印加端子群の電圧値を計測する工程と、計測された電圧値と所定の閾値とを比較してショートの有無を判定する工程とを、備え、前記端子配列パターンが、五列三行に端子が格子状に整列配置されたパターンであるとともに、前記電圧印加パターンが、二列及び四列の全行と、一列及び三列及び五列の二行とにある端子を、電圧を印加する端子とし、残りの端子を、電圧を計測する端子とする第一パターンと、一列及び三列及び五列の全行と、二列及び四列の一行及び三行とにある端子を、電圧を印加する端子とし、残りの端子を、電圧を計測する端子とする第二パターンとからなる、または、前記端子配列パターンが、五列の端子を備えた行が四行あり、各端子が千鳥格子状に配置されたパターンであるとともに、前記電圧印加パターンが、二行及び三行に存在する端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第一パターンと、各行において二列と四列にある端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第二パターンと、一行及び三行に存在する端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第三パターンとからなる、多極端子のショート検出方法である。
【０００９】
請求項２においては、多極端子に電圧を印加可能な電力供給手段と、前記多極端子のうち任意の端子に任意のタイミングで電圧印加可能とする電圧印加回路スイッチング手段と、前記多極端子のうち任意の端子を任意のタイミングで短絡するとともに、抵抗手段を介して地絡する電圧計測回路スイッチング手段と、端子の電圧を計測する電圧計測手段と、前記多極端子の端子配列パターンに応じて異なる所定の電圧印加パターンを記憶手段から取得して、電圧を印加する端子としての電圧印加端子群と、電圧を印加しない端子であって、電圧を測定する端子としての電圧非印加端子群とを設定し、前記電圧印加端子群へ電圧を印加しつつ、前記電圧非印加端子群を同時に短絡させて、短絡させた前記電圧非印加端子群に対して電圧の計測を行うことを指令するとともに、前記電圧計測手段にて得られた前記電圧非印加端子群の電圧値を取得して、所定の値と比較演算処理することによりショートの有無を判定する演算処理手段とを、備え、前記端子配列パターンが、五列三行に端子が格子状に整列配置されたパターンであるとともに、前記電圧印加パターンが、二列及び四列の全行と、一列及び三列及び五列の二行とにある端子を、電圧を印加する端子とし、残りの端子を、電圧を計測する端子とする第一パターンと、一列及び三列及び五列の全行と、二列及び四列の一行及び三行とにある端子を、電圧を印加する端子とし、残りの端子を、電圧を計測する端子とする第二パターンとからなる、または、前記端子配列パターンが、五列の端子を備えた行が四行あり、各端子が千鳥格子状に配置されたパターンであるとともに、前記電圧印加パターンが、二行及び三行に存在する端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第一パターンと、各行において二列と四列にある端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第二パターンと、一行及び三行に存在する端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とする第三パターンとからなる、多極端子のショート検出システムである。
【発明の効果】
【００１０】
本発明の効果として、以下に示すような効果を奏する。
【００１１】
請求項１においては、端子配列に応じた所定パターンでの同時電圧印加及び電圧非印加端子の電圧測定を繰り返すことにより、多極端子を構成する端子間全てのショートの検出を行うことができ、ショート検査に要する時間の低減を図ることができる。
【００１２】
請求項２においては、端子配列に応じた所定パターンでの同時電圧印加及び電圧非印加端子の電圧測定を繰り返すことにより、多極端子を構成する端子間全てのショートの検出を行うことができ、ショート検査に要する時間の低減を図ることができる。
【発明を実施するための最良の形態】
【００１３】
次に、発明の実施の形態を説明する。
図１は本発明の実施例に係るショート検出システムの概略図、図２は制御装置の構成を示す概略図、図３はショート検査回路の一例を示す図、図４はショート検出処理の流れを示す図である。
図５は端子配列パターンと電圧印加パターン群の一例を示す図、図６は端子配列パターンと電圧印加パターン群の一例を示す図である。
【００１４】
本発明に係る多極端子のショート検出方法及びショート検出システムは、ある製品に具備される多極端子の全てにおいて、ショートの有無を判断するためのものである。
従って、本発明に係る検出方法にて、まず、ショートが存在する製品を抽出し、さらに、抽出した製品において、いずれの端子間がショートしているのかを検出する検査を行うことが好ましい。
なお、ショートが存在する製品はわずかであるため、すべての製品においてどこの端子間にショートが存在しているかを検出するよりも、第一段階として、製品のショートの存在の有無を判断し、次に、ショートが存在するとされた製品のみ抽出してどこの端子間がショートしているのかを検出する作業を行ってショート箇所を検出する方が、時間及び労力を削減することができると考えることができる。
また、製品の製造ラインに本発明に係るショート検出システムを備えることにより、製造ラインにおいてショートの有無を判断することが容易となる。ショート検出システムは比較的簡易な構造であり、また、ショート検出に要する時間も、各端子間を個々に検査するときと比較して短いため、製造ラインにおいてショート検出を行ったとしても製造ラインの流れを阻害することなく、また、自動的にショートの有無を検出することができるため好ましい。
【００１５】
本発明に係るショート検出方法は、ショート検出システム１０によりショート検出プログラムが実行されることによって行われる。本実施例において、ショート検出対象は、電子基板に具備される多極端子であり、これらの多極端子全体においてショートの有無を判定する。
但し、ショート検出対象は、電子基板に具備される多極端子に限定されるものではなく、多極端子を備えた製品とすることができ、本発明を採用することによって、従来と比較して高速に、製品に備えられる端子間にショートが有るか否かを判定することができ、製造ラインにおいて多極端子のショートの自動検出を行うことが可能となる。
【００１６】
図１は本発明の実施例に係るショート検出システム１０の概略図である。
本ショート検出システム１０は、演算処理手段として機能する制御装置１１と、警報出力手段として機能する警報装置１２と、電圧計測手段として機能する電圧計測装置１３と、電力供給手段として機能する電源装置１６と、電圧印加回路スイッチング手段として機能する電圧印加用リレー１４と、電圧計測回路スイッチング手段として機能する電圧計測用リレー１５とを備えている。
【００１７】
そして、警報装置１２と、電圧計測装置１３と、電圧印加用リレー１４と、電圧計測用リレー１５とは、いずれも制御装置１１に通信回線にて接続され、制御装置１１にて制御されている。但し、警報装置１２と、電圧計測装置１３とを、それぞれコンピュータ等を備えた独立した装置とし、これらの装置を通信回線にて制御装置１１に接続することにより、双方向通信を可能として、制御装置１１にてこれらの装置を制御するように構成することもできる。
【００１８】
図２に示す如く、前記制御装置１１にはコンピュータが備えられており、演算処理手段２１と、入力手段２２と、出力手段２３と、通信制御手段２４と、記憶手段２５等で構成され、これらの各手段はバスを介して接続され、入力手段２２、出力手段２３、通信制御手段２４及び記憶手段２５は、演算処理手段２１により制御されている。制御装置１１に備えられるコンピュータは汎用的なコンピュータを利用することができ、詳細なハードウエアの説明は省略する。
【００１９】
前記演算処理手段２１は、ＣＰＵ（中央処理装置）であって、演算処理及び制御装置１１の実行制御を行うとともに、周辺機器の制御を実行する機能を果たす手段である。
前記入力手段２２は、例えば、キーボードやポインティングデバイス等であり、演算処理手段２１に対して情報を入力したり、記憶手段２５に情報を入力したりする機能を果たす手段である。
前記出力手段２３は、例えば、ディスプレイや印字プリンタ等であって、演算処理手段２１において、算出された結果を表示出力する機能を果たす手段である。また、ユーザに対して、入力を必要とする情報の表示等を行うための機能を果たす手段である。
前記通信制御手段２４は、警報装置１２や電圧計測装置１３や電圧印加用リレー１４や電圧計測用リレー１５等の制御装置１１に接続された装置等との情報（信号）の出入力を可能とし、情報（信号）の伝達を制御する機能を果たす手段である。
【００２０】
記憶手段２５には、ショート検出システム１０を運用する際に必要な各種データがデータベースとして登録されており、さらに、入力手段２２にて入力された各種データを取得して蓄積可能であるとともに、適宜蓄積データを出力することが可能とされている。記憶手段２５は、データの書き込みと読み出しとを行うことができる記憶媒体であれば良く、ハードディスクドライブやＲＡＭやＲＯＭ等の種々の媒体を使用可能である。
記憶手段２５には、ショート検出プログラム５１等の制御装置１１にてショート検出処理を実行する際に必要なプログラムや、電圧印加パターン群５３と多極端子配列パターン５４とが関連付けて格納されたデータベース５２等が、蓄積されている。そして、制御装置１１の演算処理手段２１により適宜これらの情報が読み出され、実行される。
【００２１】
そして、ショート検出システム１０では制御装置１１の演算処理手段２１が出力する制御信号によって制御され、また、演算処理手段２１に対してデータが出力される。すなわち、制御装置１１はＲＯＭやＲＡＭと共にプログラム実行環境を形成しており、制御装置１１がショート検出プログラム５１を実行しつつ、演算処理手段２１が該ショート検出プログラム５１に従って所定の演算処理を実行することにより、ショート検出処理が行われ、処理中に必要なデータが記憶手段２５に対して出入力され、また、通信手段を介して外部へ出入力可能に構成されている。
【００２２】
図３は、ショート検査回路の一例を示す図である。
同図において、製品１８（例えば、多数のコネクタピン有するＥＣＵ等）の端子１９・１９・・・がショートの被検出対象である。
各端子１９・１９・・・には、電源装置１６の正極ライン１６ａが、それぞれ電圧印加用リレー１４・１４・・・を介して接続されており、該電圧印加用リレー１４を開閉することで、各端子１９・１９・・・への電源電圧の印加および非印加を切り換え可能としている。
なお、電圧印加用リレー１４・１４・・・の電気接点の開閉は、制御装置１１より送信される信号に基づいて制御される。これにより、任意の端子１９・１９・・・に、任意のタイミングで同時に電圧を印加することができるように構成されている。
【００２３】
また、各端子１９・１９・・・には、電圧計測装置１３が、それぞれ電圧計測用リレー１５を介して接続され、該端子１９・１９・・・の電圧値を計測できるように構成されている。つまり、電圧計測用リレー１５・１５・・・を開閉することにより電圧計測装置１３の各端子１９・１９・・・への接続・非接続を切り換えることが可能となっており、電圧計測用リレー１５を閉じた任意の端子１９・１９・・・の電圧値を計測できるように構成されている。
また、各端子１９・１９・・・は、電圧計測用リレー１５・１５・・・及び地絡用抵抗１７を介して電源装置１６の負極ライン１６ｂと接続されており、電圧計測用リレー１５・１５・・・を閉じることにより、任意の端子１９・１９・・・間を短絡して、電圧レベルを略一定にできるように構成されている。
前記電圧計測用リレー１５・１５・・・の電気接点の開閉は、制御装置１１より送信される信号に基づいて制御される。
【００２４】
これにより、任意の端子１９・１９・・・に接続された回路２０・２０・・・を、任意のタイミングで同時に短絡させるとともに、短絡させた回路に接続された端子１９・１９・・・の電圧値を計測することができるように構成されている。
【００２５】
上述のショート検査回路では、電圧印加処理及び電圧計測処理において、予め設定された電圧印加パターン応じて各端子の電圧の印加・非印加が決定され、電圧を印加すると決定された端子１９・１９・・・に同時に電圧が印加され、電圧を印加しない端子の電圧が電圧計測装置１３にて測定される。
【００２６】
本発明において、ショート検出はショート検出システム１０にて実行され、その処理手順は図４に示す流れ図に従う。
すなわち、制御装置１１にてショート検出プログラム５１が実行されると、まず、ステップＳ３１において、データベースに蓄積されている情報から、検査対象の多極端子配列パターンに適した電圧印加パターン群の読み出しが行われる。電圧印加パターン群には複数の電圧印加パターンが具備されており、これらのパターンに応じて、パターンの数だけ電圧印加及び電圧計測を行うことによって、検査対象である多極端子のショートの検出を行うことができる。
【００２７】
記憶手段２５のデータベースには、一つの多極端子配列パターンに対して、複数の電圧印加パターンからなる電圧印加パターン群が関連付けられて登録されており、多極端子配列パターンより一義的に適した電圧印加パターン群を読み出すことができるようにされている。また、電圧印加パターン群に具備される電圧印加パターンは、第一パターンから、第Ｘパターンまで存在し、Ｘの数は多極端子配列パターンに応じて異なる。また、電圧印加パターンも多極端子配列パターンに応じて異なる。
電圧印加パターン群の詳細については後述する。
【００２８】
そして、ステップＳ３２において、上述の電圧印加パターン群から最初の電圧印加パターンとして、第一パターンが選択され、この電圧印加パターンが第ｎパターンとして認識される。
ステップＳ３３において、第ｎパターンに応じた電圧印加を行うように電圧印加用リレーのＯＮ信号が送信される。
続いて、ステップＳ３４において、第ｎパターンに応じた電圧計測を行うように、電圧計測用リレー１５・１５・・・のＯＮ信号が送信され、電圧計測装置１３にて、電圧の計測が行われる。電圧の計測は、ステップＳ３３にて電圧が印加されていない端子群１９・１９・・・（電圧計測用リレー１５・１５・・・がＯＮして閉じられた端子群１９・１９・・・）について行われる。
【００２９】
電圧計測装置１３にて計測された電圧の値（電圧計測値α）は、制御装置１１に取得され（Ｓ３５）、比較演算処理が行われる（Ｓ３６）。
比較演算処理では、電圧計測値αが、閾値βより小さな値であるかが判断され、閾値βより小さな値でなければ第ｎパターンにおいて「不良」と判定され（Ｓ４２）、閾値βより小さな値であれば第ｎパターンにおいて「良」と判断される（Ｓ３７）。
すなわち、電圧が印加されている端子群１９・１９・・・と電圧が印加されていない端子群１９・１９・・・との間で、全くショートが発生していなければ、電圧が印加されていない端子群１９・１９・・・の計測電圧値は電源電圧値よりも低くなるため、この場合は「良」と判断している。
逆に、電圧が印加されている端子群１９・１９・・・と電圧が印加されていない端子群１９・１９・・・との間で一箇所でもショートが発生していれば、電圧が印加されていない端子群１９・１９・・・の電圧値も、電圧が印加されている端子群１９・１９・・・と同等レベルの電圧値となるため、この場合は「不良」と判断している。
なお、閾値βは、電源電圧値に基づいて決定される値である。電源電圧値は予め入力されるか、若しくは、電源に備えられる電圧計より得られる計測値を電源電圧値とする。
【００３０】
条件分岐Ｓ３６において、「良」と判断されれば（Ｓ３７）、条件分岐Ｓ３８において、実行されている第ｎパターンが、パターン群の最終電圧印加パターンである第Ｘパターンであるか（ｎ＝Ｘ？）が判断される。
条件分岐Ｓ３８において、第Ｘパターンであれば、パターン群に具備される電圧印加パターンにおいて電圧計測が行われたものと判断されて、現検査対象が「ショート無し」と判断され（Ｓ３９）、この情報が記憶手段２５に記録されて（Ｓ４０）、現検査対象に対するショート検出処理が終了する。
【００３１】
また、条件分岐Ｓ３８において、第Ｘパターンでなければ、次の電圧印加パターンに関するルーチンが開始される。まず、第（ｎ＋１）電圧印加パターンが選択されて、新たに、第ｎパターンとして認識され（Ｓ４１）、ステップＳ３３に戻って、電圧印加処理→電圧計測処理→比較演算処理からなるルーチンが繰り返される。
【００３２】
一方、条件分岐Ｓ３６において、「不良」と判断されれば（Ｓ４２）、現検査対象が「ショート有り」であると判断されて（Ｓ４３）、警報装置１２に信号が送信され（Ｓ４４）、警報信号を受けた警報装置１２において警報が出力される。そして、「ショート有り」と判断された検査対象の情報が記憶手段２５に記録され（Ｓ４５）、現検査対象に対するショート検出処理が終了する。
【００３３】
なお、前記警報装置１２にブザーやランプ、ディスプレイ等の出力手段を備えて、該警報装置１２に出力される警報を、ブザーの発信やランプの点灯等としたり、或いは、ディスプレイに不良情報を表示させるものとしたりすることができる。
【００３４】
ここで、前記電圧印加パターン群について説明する。
電圧印加パターン群は、検査対象である多極端子の端子配列パターンによって決定され、ある端子配列パターンに対して、最も電圧印加回数が少なくなるように、すなわち、パターン群に具備される電圧印加パターンの数が最も少なくなるように、各電圧印加パターンが決定される。
以下に、端子配列パターンとそれに対応する電圧印加パターン群について、二つの例を示す。
【００３５】
図５では、端子配列パターン（端子配列パターンＡ）と、この端子配列パターンＡに対応する電圧印加パターン群の一例を示している。
図５（ａ）に示す端子配列パターンＡは、五列三行に端子が格子状に整列配置されたパターンである。この検査対象となる端子配列パターンＡに対しては、図５（ｂ）に示す第一パターンと、図５（ｃ）に示す第二パターンとからなる、電圧印加パターン群が決定される。
なお、図５（ｂ）及び図５（ｃ）において、黒丸で示す端子は電圧印加用リレーをＯＮとして電圧を印加する端子であり、白丸で示す端子は電圧計測用リレーをＯＮとして電圧を計測する端子であり、さらに、端子を結ぶ線は、各図に示す電圧印加パターンで電圧印加及び電圧測定を行うことによりショートを検出可能な回路を示している。
【００３６】
前記第一パターンは、二列及び四列の全行と、一列及び三列及び五列の二行とにある端子を、電圧を印加する端子とし、残りの端子を、電圧を計測する端子とするパターンである。
また、前記第二パターンは、一列及び三列及び五列の全行と、二列及び四列の一行及び三行とにある端子を、電圧を印加する端子とし、残りの端子を、電圧を計測する端子とするパターンである。
前記第一パターンと、第二パターンとにおいて、電圧の印加と電圧非印加端子の電圧測定とを行うことにより、図５（ａ）に示す端子配列パターンＡにて端子同士を繋ぐ実線で示す回路全てのショートの検出を行うことができる。すなわち、図５（ａ）に示す端子配列パターンＡでは、電圧の印加と電圧の測定を、二回行うことで製品のショートを検出することができるのである。
【００３７】
また、図６では、端子配列パターン（端子配列パターンＢ）と、この端子配列パターンＢに対応する電圧印加パターン群の一例を示している。
図６（ａ）に示す端子配列パターンＢは、五列の端子を備えた行が四行あり、各端子が千鳥格子状に配置されたパターンである。この検査対象となる端子配列パターンＢに対しては、図６（ｂ）に示す第一パターンと、図６（ｃ）に示す第二パターンと、図６（ｄ）に示す第三パターンとからなる、電圧印加パターン群が決定される。
なお、図６（ｂ）、図６（ｃ）及び図６（ｄ）において、黒丸で示す端子は電圧印加用リレーをＯＮとして電圧を印加する端子であり、白丸で示す端子は電圧計測用リレーをＯＮとして電圧を計測する端子であり、さらに、端子を結ぶ線は、各図に示す電圧印加パターンで電圧印加及び電圧測定を行うことによりショートを検出可能な回路を示している。
【００３８】
前記第一パターンは、二行及び三行に存在する端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とするパターンである。
また、前記第二パターンは、各行において二列と四列にある端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とするパターンである。
また、前記第三パターンは、一行及び三行に存在する端子を、電圧を印加する端子とし、残りの端子を電圧を計測する端子とするパターンである。
前記第一パターンと、第二パターンと、第三パターンと、において、電圧の印加と電圧非印加端子の電圧測定とを行うことにより、図６（ａ）に示す端子配列パターンＢにて端子同士を繋ぐ実線で示す回路全てのショートの検出を行うことができる。すなわち、図６（ａ）に示す端子配列パターンＢでは、電圧の印加と電圧の測定を、三回行うことで製品のショートを検出することができるのである。
【００３９】
上述の如く、端子配列パターンに応じたパターン群に具備される各電圧印加パターンで、同時電圧印加と電圧非印加端子の電圧測定とを繰り返すことにより、従来の二端子ごとにショート確認するショート検出方法と比較して、電圧印加と電圧測定の回数が低減されるため、ショート検査にかかる時間を大幅に削減することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例に係るショート検出システムの概略図。
【図２】制御装置の構成を示す概略図。
【図３】ショート検査回路の一例を示す図。
【図４】ショート検出処理の流れを示す図。
【図５】端子配列パターンと電圧印加パターン群の一例を示す図。
【図６】端子配列パターンと電圧印加パターン群の一例を示す図。
【符号の説明】
【００４１】
１０  ショート検出システム
１１  制御装置
１２  警報装置
１３  電圧計測装置
１４  電圧印加用リレー
１５  電圧計測用リレー
１６  電源装置
１７  地絡用抵抗
１９  端子
【図１】
0004810058.tif 000002
【図２】
0004810058.tif 000003
【図３】
0004810058.tif 000004
【図４】
0004810058.tif 000005
【図５】
0004810058.tif 000006
【図６】
0004810058.tif 000007