(57)【特許請求の範囲】
【請求項１】
複数の入力信号のうち一つの入力信号を選択して出力するマルチプレクサ回路において、
差動入力信号が印加されて差動出力電圧を出力する差動回路と、この差動回路の差動出力に一端が接続される第１及び第２の負荷抵抗と、前記第１及び第２の負荷抵抗の他端に共通に接続されるコモンモード抵抗とで構成され、前記コモンモード抵抗にコモンモード電流が流れるとコモンモード電流が流れなかった場合のローレベルの出力電圧よりもハイレベルの出力電圧が小さくなる、第１及び第２の差動入力信号がそれぞれ印加される第１及び第２のバッファ回路と、
差動選択信号により前記第１のバッファ回路内の前記コモンモード抵抗に前記コモンモード電流を流すか否かを制御する第１のコモンモード制御回路と、
差動選択信号により前記第２のバッファ回路内の前記コモンモード抵抗に前記コモンモード電流を流すか否かを制御する第２のコモンモード制御回路と、
前記第１のバッファ回路の出力電圧若しくは前記第２のバッファ回路の出力電圧の内、出力電圧の大きいバッファ回路の出力電圧を差動出力信号として出力する出力段回路と
を備えたことを特徴とするマルチプレクサ回路。
【請求項２】
複数の入力信号のうち一つの入力信号を選択して出力するマルチプレクサ回路において、
差動入力信号が印加されて差動出力を出力する差動回路と、この差動回路の差動出力に一端が接続される第１及び第２の負荷抵抗と、前記第１及び第２の負荷抵抗の他端に共通に接続されるコモンモード抵抗とで構成され、前記コモンモード抵抗にコモンモード電流が流れるとコモンモード電流が流れなかった場合のローレベルの出力電圧よりもハイレベルの出力電圧が小さくなる、複数の差動入力信号がそれぞれ印加される複数のバッファ回路と、
差動選択信号により前記複数のバッファ回路内の前記コモンモード抵抗に前記コモンモード電流を流すか否かを制御する前記バッファ回路と同数のコモンモード制御回路と、
前記複数のバッファ回路の出力電圧の内、出力電圧の大きいバッファ回路の出力電圧を差動出力信号として出力する出力段回路と
を備えたことを特徴とするマルチプレクサ回路。
【請求項３】
複数の入力信号のうち一つの入力信号を選択して出力するマルチプレクサ回路において、
差動入力信号が印加されて差動出力を出力する差動回路と、この差動回路の差動出力に一端が接続される第１及び第２の負荷抵抗と、前記第１及び第２の負荷抵抗の他端に共通に接続されるコモンモード抵抗とで構成され、前記コモンモード抵抗にコモンモード電流が流れるとコモンモード電流が流れなかった場合のローレベルの出力電圧よりもハイレベルの出力電圧が小さくなる、第１及び第２の差動入力信号がそれぞれ印加される第１及び第２のバッファ回路と、
差動選択信号により前記第１のバッファ回路内の前記コモンモード抵抗若しくは前記第２のバッファ回路内の前記コモンモード抵抗の何れかに前記コモンモード電流を流すように制御するコモンモード制御回路と、
前記第１のバッファ回路の出力電圧若しくは前記第２のバッファ回路の出力電圧の内、出力電圧の大きいバッファ回路の出力電圧を差動出力信号として出力する出力段回路と
を備えたことを特徴とするマルチプレクサ回路。
【請求項４】
前記コモンモード制御回路が、
前記差動選択信号により前記コモンモード電流を前記バッファ回路内のコモンモード抵抗に流すか否かを制御する差動回路から構成されたことを特徴とする
請求項１若しくは請求項２記載のマルチプレクサ回路。
【請求項５】
前記コモンモード制御回路が、
前記差動選択信号により前記コモンモード電流を前記第１のバッファ回路若しくは前記第２のバッファ回路内のコモンモード抵抗の何れかに流すように制御する差動回路から構成されたことを特徴とする
請求項３記載のマルチプレクサ回路。
【請求項６】
前記各回路を構成するトランジスタが、
ＮＰＮトランジスタ、Ｎ型のＭＯＳトランジスタ、或いは、ＮＰＮトランジスタとＮ型のＭＯＳトランジスタとの混在であることを特徴とする
請求項１乃至請求項５のいずれかに記載のマルチプレクサ回路。
【請求項７】
前記各回路を構成するトランジスタが、
ＰＮＰトランジスタ、Ｐ型のＭＯＳトランジスタ、或いは、ＰＮＰトランジスタとＰ型のＭＯＳトランジスタとの混在であることを特徴とする
請求項１乃至請求項５のいずれかに記載のマルチプレクサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の入力信号のうち一つの入力信号を選択して出力するマルチプレクサ回路に関し、特に動作に必要な電源電圧を低くすることが可能なマルチプレクサ回路に関する。
【背景技術】
【０００２】
従来のマルチプレクサ回路に関連する先行技術文献としては次のようなものがある。
【０００３】
【特許文献１】特開昭６４−０４９３１３号公報
【特許文献２】特開２０００−２３６２４４号公報
【特許文献３】特開２００２−１５２０２２号公報
【特許文献４】特開２００４−２４１７９７号公報
【０００４】
図３は従来のマルチプレクサ回路の一例を示す回路図である。図３において１，２，１０，１５及び１６は抵抗、３，４，５，６，７，８，９，１１，１２，１３及び１４はトランジスタ、１００及び１０１、並びに、１０２及び１０３はそれぞれ差動の入力信号、１０４及び１０５は差動の選択信号、１０６はバイアス電圧信号、１０７及び１０８は差動の出力信号である。
【０００５】
また、入力信号１０１は入力信号１００の反転信号、入力信号１０３は入力信号１０２の反転信号、選択信号１０５は選択信号１０４の反転信号、出力信号１０８は出力信号１０７の反転信号である。
【０００６】
入力信号１００及び１０１はそれぞれトランジスタ３及び４のベースに印加され、入力信号１０２及び１０３はそれぞれトランジスタ５及び６のベースに印加される。また、選択信号１０４及び１０５はそれぞれトランジスタ７及び８のベースに印加される。
【０００７】
トランジスタ３のコレクタは抵抗１の一端、トランジスタ５のコレクタ及びトランジスタ１２のベースにそれぞれ接続され、トランジスタ４のコレクタは抵抗２の一端、トランジスタ６のコレクタ及びトランジスタ１１のベースにそれぞれ接続される。
【０００８】
トランジスタ３のエミッタはトランジスタ４のエミッタ及びトランジスタ７のコレクタに接続され、トランジスタ５のエミッタはトランジスタ６のエミッタ及びトランジスタ８のコレクタに接続される。
【０００９】
トランジスタ７のエミッタはトランジスタ８のエミッタ及びトランジスタ９のコレクタに接続され、トランジスタ９のエミッタは抵抗１０の一端に接続される。
【００１０】
一方、トランジスタ１１のエミッタからは出力信号１０７が出力されると共にトランジスタ１１のエミッタはトランジスタ１３のコレクタに接続され、トランジスタ１３のエミッタは抵抗１５の一端に接続される。
【００１１】
また、トランジスタ１２のエミッタからは出力信号１０８が出力されると共にトランジスタ１２のエミッタはトランジスタ１４のコレクタに接続され、トランジスタ１４のエミッタは抵抗１６の一端に接続される。
【００１２】
最後に、バイアス電圧信号１０６はトランジスタ９，１３及び１４のベースに印加され、正電圧源”ＶＣＣ”が抵抗１及び２の他端、トランジスタ１１及び１２のコレクタにそれぞれ印加され、負電圧源”ＶＥＥ”が抵抗１０，１５及び１６の他端にそれぞれ印加される。
【００１３】
ここで、図３に示す従来例の動作を説明する。トランジスタ９及び抵抗１０は、トランジスタ９のベースに印加されるバイアス電圧と抵抗１０の抵抗値によって一意に決定される電流を出力する定電流源として動作する。
【００１４】
すなわち、バイアス電圧を”Ｖｂｉａｓ”、トランジスタ９のベース・エミッタ間電圧を”Ｖｂｅ９”、抵抗１０の抵抗値を”Ｒ１０”として場合、定電流”Ｉ１”は、
Ｉ１＝（Ｖｂｉａｓ−Ｖｂｅ９−ＶＥＥ）／Ｒ１０      （１）
となる。
【００１５】
一方、トランジスタ７及び８は差動回路を構成しているので入力され差動の選択信号１０４及び１０５の信号レベルによって前述の定電流”Ｉ１”を切り替えるように動作する。
【００１６】
もし、選択信号１０４がハイレベルであり、選択信号１０５はローレベルであれば、定電流”Ｉ１”はトランジスタ３及び４で構成される差動回路側に供給される。
【００１７】
ここで、入力信号１００がハイレベルであり、入力信号１０２はローレベルであれば、トランジスタ３が”ＯＮ”、トランジスタ４が”ＯＦＦ”になる。
【００１８】
このため、抵抗１の抵抗値を”Ｒ１”とすれば、トランジスタ３のコレクタの電圧は、抵抗１に電流”Ｉ１”が流れることにより、”ＶＣＣ−Ｒ１・Ｉ１”となる。
【００１９】
この電圧がトランジスタ１２及び１４と抵抗１６で構成されるエミッタフォロワ回路を介して出力信号１０８（反転信号）として出力されるので、その電圧値を”Ｖ１０８”、トランジスタ１２のベース・エミッタ間電圧を”Ｖｂｅ１２”とすれば、
Ｖ１０８＝ＶＣＣ−Ｒ１・Ｉ１−Ｖｂｅ１２      （２）
となる。また、式（２）の電圧値はローレベルになる。
【００２０】
一方、トランジスタ４のコレクタの電圧は、抵抗２に電流が流れないので、”ＶＣＣ”のままとなる。
【００２１】
この電圧がトランジスタ１１及び１３と抵抗１５で構成されるエミッタフォロワ回路を介して出力信号１０７（非反転信号）として出力されるので、その電圧値を”Ｖ１０７”、トランジスタ１１のベース・エミッタ間電圧を”Ｖｂｅ１１”とすれば、
Ｖ１０７＝ＶＣＣ−Ｖｂｅ１１      （３）
となる。また、式（３）の電圧値はハイレベルになる。
【００２２】
すなわち、選択信号１０４がハイレベルであり、選択信号１０５はローレベルであれば、差動の入力信号１００の信号レベル（ハイレベル）が差動の出力信号１０７として出力され、差動の入力信号１０１の信号レベル（ローレベル）が差動の出力信号１０８として出力されることになる。
【００２３】
同様に、選択信号１０４がローレベルであり、選択信号１０５はハイレベルであれば、差動の入力信号１０２の信号レベルが差動の出力信号１０７として出力され、差動の入力信号１０３の信号レベルが差動の出力信号１０８として出力されることになる。
【００２４】
この結果、２つの差動の入力信号が印加される２つの差動回路に対して、選択信号１０４及び１０５に基づき定電流を切り替えて供給することにより、複数の入力信号のうち一つの入力信号を選択して出力することが可能になる。
【発明の開示】
【発明が解決しようとする課題】
【００２５】
しかし、図３に示すような従来例では、入力信号が式（２）及び式（３）のような信号レベルであり、全てのトランジスタを飽和させない、言い換えれば、全てのトランジスタのベース・コレクタ間電圧がプラスであるためには、入力信号電圧を”Ｖｉｎ”、トランジスタ３及び７のベース・エミッタ間電圧を”Ｖｂｅ３”及び”Ｖｂｅ７”とすれば、
Ｖｉｎ−Ｖｂｅ３−Ｖｂｅ７−Ｖｂｅ９−Ｒ１０・Ｉ１＞ＶＥＥ      （４）
である必要性がある。
【００２６】
ここで、入力信号電圧”Ｖｉｎ”をハイレベル、各トランジスタのベース・エミッタ間電圧が”Ｖｂｅ”で等しいとすれば、
ＶＣＣ−Ｖｂｅ−Ｖｂｅ−Ｖｂｅ−Ｖｂｅ−Ｒ１０・Ｉ１＞ＶＥＥ
ＶＣＣ−ＶＥＥ＞４・Ｖｂｅ＋Ｒ１０・Ｉ１      （５）
となり、”Ｖｂｅ＝０．８Ｖ”とした場合には、最低でも”３．２Ｖ”以上の電源電圧が必要になってしまうといった問題点があった。
従って本発明が解決しようとする課題は、動作に必要な電源電圧を低くすることが可能なマルチプレクサ回路を実現することにある。
【課題を解決するための手段】
【００２７】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
複数の入力信号のうち一つの入力信号を選択して出力するマルチプレクサ回路において、
差動入力信号が印加されて差動出力電圧を出力する差動回路と、この差動回路の差動出力に一端が接続される第１及び第２の負荷抵抗と、前記第１及び第２の負荷抵抗の他端に共通に接続されるコモンモード抵抗とで構成され、前記コモンモード抵抗にコモンモード電流が流れるとコモンモード電流が流れなかった場合のローレベルの出力電圧よりもハイレベルの出力電圧が小さくなる、第１及び第２の差動入力信号がそれぞれ印加される第１及び第２のバッファ回路と、差動選択信号により前記第１のバッファ回路内の前記コモンモード抵抗に前記コモンモード電流を流すか否かを制御する第１のコモンモード制御回路と、差動選択信号により前記第２のバッファ回路内の前記コモンモード抵抗に前記コモンモード電流を流すか否かを制御する第２のコモンモード制御回路と、前記第１のバッファ回路の出力電圧若しくは前記第２のバッファ回路の出力電圧の内、出力電圧の大きいバッファ回路の出力電圧を差動出力信号として出力する出力段回路とを備えたことにより、トランジスタの縦積み段数が１段削減できるので動作に必要な電源電圧を低くすることが可能になる。
【００２８】
請求項２記載の発明は、
複数の入力信号のうち一つの入力信号を選択して出力するマルチプレクサ回路において、
差動入力信号が印加されて差動出力を出力する差動回路と、この差動回路の差動出力に一端が接続される第１及び第２の負荷抵抗と、前記第１及び第２の負荷抵抗の他端に共通に接続されるコモンモード抵抗とで構成され、前記コモンモード抵抗にコモンモード電流が流れるとコモンモード電流が流れなかった場合のローレベルの出力電圧よりもハイレベルの出力電圧が小さくなる、複数の差動入力信号がそれぞれ印加される複数のバッファ回路と、差動選択信号により複数のバッファ回路内の前記コモンモード抵抗に前記コモンモード電流を流すか否かを制御する前記バッファ回路と同数のコモンモード制御回路と、前記複数のバッファ回路の出力電圧の内、出力電圧の大きいバッファ回路の出力電圧を差動出力信号として出力する出力段回路とを備えたことにより、トランジスタの縦積み段数が１段削減できるので動作に必要な電源電圧を低くすることが可能になる。
【００２９】
請求項３記載の発明は、
複数の入力信号のうち一つの入力信号を選択して出力するマルチプレクサ回路において、
差動入力信号が印加されて差動出力を出力する差動回路と、この差動回路の差動出力に一端が接続される第１及び第２の負荷抵抗と、前記第１及び第２の負荷抵抗の他端に共通に接続されるコモンモード抵抗とで構成され、前記コモンモード抵抗にコモンモード電流が流れるとコモンモード電流が流れなかった場合のローレベルの出力電圧よりもハイレベルの出力電圧が小さくなる、第１及び第２の差動入力信号がそれぞれ印加される第１及び第２のバッファ回路と、差動選択信号により前記第１のバッファ回路内の前記コモンモード抵抗若しくは前記第２のバッファ回路内の前記コモンモード抵抗の何れかに前記コモンモード電流を流すように制御するコモンモード制御回路と、前記第１のバッファ回路の出力電圧若しくは前記第２のバッファ回路の出力電圧の内、出力電圧の大きいバッファ回路の出力電圧を差動出力信号として出力する出力段回路とを備えたことにより、トランジスタの縦積み段数が１段削減できるので動作に必要な電源電圧を低くすることが可能になる。
【００３１】
請求項４記載の発明は、
請求項１若しくは請求項２記載の発明であるマルチプレクサ回路において、
前記コモンモード制御回路が、
前記差動選択信号により前記コモンモード電流を前記バッファ回路内のコモンモード抵抗に流すか否かを制御する差動回路から構成されたことにより、トランジスタの縦積み段数が１段削減できるので動作に必要な電源電圧を低くすることが可能になる。
【００３２】
請求項５記載の発明は、
請求項３記載の発明であるマルチプレクサ回路において、
前記コモンモード制御回路が、
前記差動選択信号により前記コモンモード電流を前記第１のバッファ回路若しくは前記第２のバッファ回路内のコモンモード抵抗の何れかに流すように制御する差動回路から構成されたことにより、トランジスタの縦積み段数が１段削減できるので動作に必要な電源電圧を低くすることが可能になる。
【００３３】
請求項６記載の発明は、
請求項１乃至請求項５のいずれかに記載の発明であるマルチプレクサ回路において、
前記各回路を構成するトランジスタが、
ＮＰＮトランジスタ、Ｎ型のＭＯＳトランジスタ、或いは、ＮＰＮトランジスタとＮ型のＭＯＳトランジスタとの混在であることにより、トランジスタの縦積み段数が１段削減できるので動作に必要な電源電圧を低くすることが可能になる。
【００３４】
請求項７記載の発明は、
請求項１乃至請求項５のいずれかに記載の発明であるマルチプレクサ回路において、
前記各回路を構成するトランジスタが、
ＰＮＰトランジスタ、Ｐ型のＭＯＳトランジスタ、或いは、ＰＮＰトランジスタとＰ型のＭＯＳトランジスタとの混在であることより、トランジスタの縦積み段数が１段削減できるので動作に必要な電源電圧を低くすることが可能になる。
【発明の効果】
【００３５】
本発明によれば次のような効果がある。
請求項１，２，３，４，５，６，及び請求項７の発明によれば、選択信号によってコモンモード制御回路がバッファ回路に流れるコモンモード電流を制御し、コモンモード電流が流れなかったバッファ回路の出力を出力信号として出力することにより、トランジスタの縦積み段数が１段削減できるので動作に必要な電源電圧を低くすることが可能になる。
【発明を実施するための最良の形態】
【００３６】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るマルチプレクサ回路の一実施例を示す回路図である。
【００３７】
図１において、１７，１８，１９，２３，２７，２８，２９，３０，３４，３８，４２及び４６は抵抗、２０，２１，２２，２４，２５，２６，３１，３２，３３，３５，３６，３７，３９，４０，４１，４３，４４及び４５はトランジスタ、１０９及び１１０、並びに、１１１及び１１２はそれぞれ差動の入力信号、１１３及び１１４、並びに、１１５及び１１６はそれぞれ差動の選択信号、１１７はバイアス電圧信号、１１８及び１１９は差動の出力信号である。
【００３８】
また、１７，１８，１９，２０，２１，２２及び２３はバッファ回路８０を、２４，２５，２６及び２７はコモンモード制御回路８１を、２８，２９，３０，３１，３２，３３及び３４はバッファ回路８２を、３５，３６，３７及び３８はコモンモード制御回路８３を、３９，４０，４１，４２，４３，４４，４５及び４６は出力段回路８４をそれぞれ構成している。
【００３９】
また、バッファ回路８０は２０，２１，２２及び２３から構成される差動回路と、１８及び１９から構成される負荷抵抗と、１７から構成されるコモンモード抵抗とから成る。同様に、バッファ回路８２は３１，３２，３３及び３４から構成される差動回路と、２９及び３０から構成される負荷抵抗と、２８から構成されるコモンモード抵抗とから成る。
【００４０】
また、コモンモード制御回路８１は２４，２５，２６及び２７から構成される差動回路から成り、コモンモード制御回路８３は３５，３６，３７及び３８から構成される差動回路から成る。
【００４１】
さらに、入力信号１１０は入力信号１０９の反転信号、入力信号１１２は入力信号１１１の反転信号、選択信号１１４は選択信号１１３の反転信号、選択信号１１６は選択信号１１５の反転信号、出力信号１１９は出力信号１１８の反転信号である。
【００４２】
また、選択信号１１３及び選択信号１１５の取り得る信号レベルの組み合わせとしては、選択信号１１３がハイレベル及び選択信号１１５がローレベル、或いは、選択信号１１３がローレベル及び選択信号１１５がハイレベルの組み合わせだけであり、その他の組み合わせは考慮しない。
【００４３】
入力信号１０９及び１１０はそれぞれトランジスタ２０及び２１のベースに印加され、入力信号１１１及び１１２はそれぞれトランジスタ３１及び３２のベースに印加される。
【００４４】
また、選択信号１１３及び１１４はそれぞれトランジスタ２５及び２４のベースに印加され、選択信号１１５及び１１６はそれぞれトランジスタ３６及び３５のベースに印加される。
【００４５】
トランジスタ２０のコレクタは抵抗１８の一端、トランジスタ４３のベースにそれぞれ接続され、トランジスタ２１のコレクタは抵抗１９の一端、トランジスタ３９のベースにそれぞれ接続される。
【００４６】
トランジスタ２０のエミッタはトランジスタ２１のエミッタ及びトランジスタ２２のコレクタに接続され、トランジスタ２２のエミッタは抵抗２３の一端に接続される。
【００４７】
トランジスタ２４のコレクタは抵抗１８及び抵抗１９の他端、抵抗１７の一端にそれぞれ接続され、トランジスタ２４のエミッタはトランジスタ２５のエミッタ及びトランジスタ２６のコレクタに接続され、トランジスタ２６のエミッタは抵抗２７の一端に接続される。
【００４８】
トランジスタ３１のコレクタは抵抗２９の一端、トランジスタ４４のベースにそれぞれ接続され、トランジスタ３２のコレクタは抵抗３０の一端、トランジスタ４０のベースにそれぞれ接続される。
【００４９】
トランジスタ３１のエミッタはトランジスタ３２のエミッタ及びトランジスタ３３のコレクタに接続され、トランジスタ３３のエミッタは抵抗３４の一端に接続される。
【００５０】
トランジスタ３５のコレクタは抵抗２９及び抵抗３０の他端、抵抗２８の一端にそれぞれ接続され、トランジスタ３５のエミッタはトランジスタ３６のエミッタ及びトランジスタ３７のコレクタに接続され、トランジスタ３７のエミッタは抵抗３８の一端に接続される。
【００５１】
一方、トランジスタ３９のエミッタからは出力信号１１８が出力されると共にトランジスタ３９のエミッタはトランジスタ４０のエミッタ、トランジスタ４１のコレクタに接続され、トランジスタ４１のエミッタは抵抗４２の一端に接続される。
【００５２】
また、トランジスタ４３のエミッタからは出力信号１１９が出力されると共にトランジスタ４３のエミッタはトランジスタ４４のエミッタ、トランジスタ４５のコレクタに接続され、トランジスタ４５のエミッタは抵抗４６の一端に接続される。
【００５３】
最後に、バイアス電圧信号１１７はトランジスタ２２，２６，３３，３７，４１及び４５のベースに印加され、正電圧源”ＶＣＣ”が抵抗１７及び２８の他端、トランジスタ３９，４０，４３及び４４のコレクタにそれぞれ印加され、負電圧源”ＶＥＥ”が抵抗２３，２７，３４，３８，４２及び４６の他端にそれぞれ印加される。
【００５４】
ここで、図１に示す実施例の動作を説明する。抵抗１７，１８，１９，２８，２９及び３０の抵抗値をそれぞれ”Ｒ１７”、”Ｒ１８”、”Ｒ１９”，”Ｒ２８”、”Ｒ２９”及び”Ｒ３０”とする。
【００５５】
また、トランジスタ２２及び抵抗２３で構成される定電流源の出力電流を”Ｉ２”、トランジスタ２６及び抵抗２７で構成される定電流源の出力電流を”Ｉ３”（以下、コモンモード電流と呼ぶ。）、トランジスタ３３及び抵抗３４で構成される定電流源の出力電流を”Ｉ４”、トランジスタ３７及び抵抗３８で構成される定電流源の出力電流を”Ｉ５”（以下、コモンモード電流と呼ぶ。）とする。
【００５６】
そして、これらの値は、
Ｒ１７＝Ｒ２８＝Ｒａ      （６）
Ｒ１８＝Ｒ１９＝Ｒ２９＝Ｒ３０＝Ｒｂ      （７）
Ｉ２＝Ｉ４＝Ｉｄ      （８）
Ｉ３＝Ｉ５＝Ｉｃ      （９）
を満たし、さらに、
Ｒａ・Ｉｃ＞Ｒｂ・Ｉｄ      （１０）
となるように回路素子パラメータを設定しているものとする。
【００５７】
もし、選択信号１１３がハイレベル（反転信号の選択信号１１４はローレベル）であれば、コモンモード電流”Ｉ３”は、バッファ回路８０を介すことなく、トランジスタ２５によって正電圧源”ＶＣＣ”から直接流れることになる。
【００５８】
言い換えれば、選択信号１１３がハイレベル（反転信号の選択信号１１４はローレベル）であれば、コモンモード制御回路８１が、バッファ回路８０を介すことなく、コモンモード電流”Ｉ３”を流すことになる。
【００５９】
このため、入力信号１０９及び１１０がそれぞれハイレベル及びローレベルとすれば、バッファ回路８０の２つの出力の信号レベルはハイレベルが、
ＶＣＣ−Ｒ１７・Ｉ２＝ＶＣＣ−Ｒａ・Ｉｄ
となり、ローレベルが、
ＶＣＣ−（Ｒ１７＋Ｒ１８）・Ｉ２＝ＶＣＣ−（Ｒａ＋Ｒｂ）・Ｉｄ
となる。
【００６０】
一方、選択信号１１５がローレベル（反転信号の選択信号１１６はハイレベル）であれば、コモンモード電流”Ｉ５”は、トランジスタ３５によって正電圧源”ＶＣＣ”からバッファ回路８２を構成する抵抗２８（コモンモード抵抗）を介して流れることになる。
【００６１】
言い換えれば、選択信号１１５がローレベル（反転信号の選択信号１１６はハイレベル）であれば、コモンモード制御回路８３が、コモンモード電流”Ｉ５”をバッファ回路８２を構成する抵抗２８（コモンモード抵抗）を介して流すことになる。
【００６２】
このため、入力信号１１１及び１１２がそれぞれハイレベル及びローレベルとすれば、バッファ回路８２の２つの出力の信号レベルはハイレベルが、
ＶＣＣ−Ｒ２８・（Ｉ４＋Ｉ５）＝ＶＣＣ−Ｒａ・（Ｉｃ＋Ｉｄ）
となり、ローレベルが、
ＶＣＣ−（Ｒ２８＋Ｒ２９）・Ｉ４−Ｒ２８・Ｉ５
＝ＶＣＣ−（Ｒａ＋Ｒｂ）・Ｉｄ−Ｒａ・Ｉｃ
となる。
【００６３】
ここで、バッファ回路８０のローレベルと、バッファ回路８２のハイレベルの差”ΔＶ”を計算すると、
ΔＶ＝{ＶＣＣ−（Ｒａ＋Ｒｂ）・Ｉｄ}−{ＶＣＣ−Ｒａ・（Ｉｃ＋Ｉｄ）｝
＝Ｒａ・Ｉｃ−Ｒｂ・Ｉｄ      （１１）
となる。
【００６４】
但し、式（１０）に示す関係があるので式（１１）は常にプラスとなる。言い換えれば、バッファ回路８０の出力電圧は、バッファ回路８２の出力電圧がハイレベル、或いは、ローレベルであるかに関わりなく、常にバッファ回路８２の出力電圧よりも大きくなる。
【００６５】
すなわち、バッファ回路にコモンモード電流が流れると、コモンモード電流が流れなかった場合のローレベルの出力電圧よりも出力電圧が小さくなることになる。
【００６６】
一方、出力段回路８４を構成するトランジスタ３９及び４０、並びに、トランジスタ４３及び４４は、各トランジスタのベースへの入力電圧の大きい方のトランジスタが”ＯＮ”になり他方は”ＯＦＦ”になる。
【００６７】
このため、選択信号１１３がハイレベル（反転信号の選択信号１１４はローレベル）及び選択信号１１５がローレベル（反転信号の選択信号１１６はハイレベル）の場合には、バッファ回路８２の出力電圧がハイレベル、或いは、ローレベルであるかに関わりなく、出力電圧１１８としてはバッファ回路８０のハイレベルの出力電圧が出力され、出力電圧１１９としてはバッファ回路８０のローレベルの出力電圧が出力されることになる。
【００６８】
同様に、選択信号１１３がローレベル（反転信号の選択信号１１４はハイレベル）及び選択信号１１５がハイレベル（反転信号の選択信号１１６はローレベル）の場合には、バッファ回路８０の出力電圧がハイレベル、或いは、ローレベルであるかに関わりなく、出力電圧１１８及び１１９としてはバッファ回路８２の差動の出力電圧が出力されることになる。
【００６９】
ちなみに、図３に示す従来例で必要としていた選択信号が印加された差動回路（トランジスタ７及び８）を削減でき、トランジスタの縦積み段数が１段削減されたので、動作に必要な電源電圧を”０．８Ｖ”改善することができる。
【００７０】
この結果、選択信号によってコモンモード制御回路がバッファ回路に流れるコモンモード電流を制御し、コモンモード電流が流れなかったバッファ回路の出力を出力信号として出力することにより、トランジスタの縦積み段数が１段削減できるので動作に必要な電源電圧を低くすることが可能になる。
【００７１】
また、図２は本発明に係るマルチプレクサ回路の他の実施例を示す回路図である。図２において、１７，１８，１９，２０，２１，２２，２３，２８，２９，３０，３１，３２，３３，３４，３９，４０，４１，４２，４３，４４，４５，４６，８０，８２及び８４は図１と同一符号を付してある。
【００７２】
また、４７，４８及び４９はトランジスタ、５０は抵抗、１２０及び１２１、並びに、１２２及び１２３はそれぞれ差動の入力信号、１２４及び１２５は差動の選択信号、１２６はバイアス電圧信号、１２７及び１２８は差動の出力信号である。また、４７，４８，４９，５０はコモンモード制御回路８５を構成している。
【００７３】
また、コモンモード制御回路８５は４７，４８，４９及び５０から構成される差動回路から成る。
【００７４】
さらに、入力信号１２１は入力信号１２０の反転信号、入力信号１２３は入力信号１２２の反転信号、選択信号１２５は選択信号１２４の反転信号、出力信号１２８は出力信号１２７の反転信号である。
【００７５】
入力信号１２０及び１２１はそれぞれトランジスタ２０及び２１のベースに印加され、入力信号１２２及び１２３はそれぞれトランジスタ３１及び３２のベースに印加される。
【００７６】
また、選択信号１２４及び１２５はそれぞれトランジスタ４８及び４７のベースに印加される。
【００７７】
トランジスタ２０のコレクタは抵抗１８の一端、トランジスタ４３のベースにそれぞれ接続され、トランジスタ２１のコレクタは抵抗１９の一端、トランジスタ３９のベースにそれぞれ接続される。
【００７８】
トランジスタ２０のエミッタはトランジスタ２１のエミッタ及びトランジスタ２２のコレクタに接続され、トランジスタ２２のエミッタは抵抗２３の一端に接続される。
【００７９】
トランジスタ４７のコレクタは抵抗１８及び抵抗１９の他端、抵抗１７の一端にそれぞれ接続され、トランジスタ４７のエミッタはトランジスタ４８のエミッタ及びトランジスタ４９のコレクタに接続され、トランジスタ４９のエミッタは抵抗５０の一端に接続される。
【００８０】
トランジスタ３１のコレクタは抵抗２９の一端、トランジスタ４４のベースにそれぞれ接続され、トランジスタ３２のコレクタは抵抗３０の一端、トランジスタ４０のベースにそれぞれ接続される。
【００８１】
トランジスタ３１のエミッタはトランジスタ３２のエミッタ及びトランジスタ３３のコレクタに接続され、トランジスタ３３のエミッタは抵抗３４の一端に接続される。
【００８２】
トランジスタ４８のコレクタは抵抗２９及び抵抗３０の他端、抵抗２８の一端にそれぞれ接続される。
【００８３】
一方、トランジスタ３９のエミッタからは出力信号１２７が出力されると共にトランジスタ３９のエミッタはトランジスタ４０のエミッタ、トランジスタ４１のコレクタに接続され、トランジスタ４１のエミッタは抵抗４２の一端に接続される。
【００８４】
また、トランジスタ４３のエミッタからは出力信号１２８が出力されると共にトランジスタ４３のエミッタはトランジスタ４４のエミッタ、トランジスタ４５のコレクタに接続され、トランジスタ４５のエミッタは抵抗４６の一端に接続される。
【００８５】
最後に、バイアス電圧信号１２６７はトランジスタ２２，３３，４１，４５及び４９のベースに印加され、正電圧源”ＶＣＣ”が抵抗１７及び２８の他端、トランジスタ３９，４０，４３及び４４のコレクタにそれぞれ印加され、負電圧源”ＶＥＥ”が抵抗２３，３４，４２，４６及び５０の他端にそれぞれ印加される。
【００８６】
ここで、図２に示す実施例の動作を説明する。但し、図１に示す実施例と同じ動作に関しては説明を省略する。
【００８７】
また、トランジスタ４９及び抵抗５０で構成される定電流源の”Ｉ６”（以下、コモンモード電流と呼ぶ。）とする。式（６）〜式（８）及び式（１０）は前述と同様であり、
Ｉ６＝Ｉｃ      （１２）
を満たしている。
【００８８】
もし、選択信号１２４がハイレベルで選択信号１２５がローレベルであれば、コモンモード電流”Ｉ６”は、トランジスタ４８によって正電圧源”ＶＣＣ”からバッファ回路８２を構成する抵抗２８（コモンモード抵抗）を介して流れることになる。
【００８９】
言い換えれば、選択信号１２４がハイレベルで選択信号１２５がローレベルであれば、コモンモード制御回路８５が、コモンモード電流”Ｉ６”をバッファ回路８２を構成する抵抗２８（コモンモード抵抗）を介して流すことになる。
【００９０】
もし、選択信号１２４がローレベルで選択信号１２５がハイレベルであれば、コモンモード電流”Ｉ６”は、トランジスタ４７によって正電圧源”ＶＣＣ”からバッファ回路８０を構成する抵抗１７（コモンモード抵抗）を介して流れることになる。
【００９１】
言い換えれば、選択信号１２４がローレベルで選択信号１２５がハイレベルであれば、コモンモード制御回路８５が、コモンモード電流”Ｉ６”をバッファ回路８０を構成する抵抗１７（コモンモード抵抗）を介して流すことになる。
【００９２】
すなわち、図１に示す実施例では、バッファ回路とコモンモード制御回路とが一対で構成されていたが、図２に示す実施例では２つのバッファ回路８０及び８２で１つのコモンモード制御回路８５を共有する構成になっている。
【００９３】
このため、選択信号１２４がハイレベルで選択信号１２５がローレベルの場合には、バッファ回路８２の出力電圧がハイレベル、或いは、ローレベルであるかに関わりなく、出力電圧１２７及び１２８としてはバッファ回路８０の差動の出力電圧が出力されることになる。
【００９４】
同様に、選択信号１２４がローレベルで選択信号１２５がハイレベルの場合には、バッファ回路８０の出力電圧がハイレベル、或いは、ローレベルであるかに関わりなく、出力電圧１２７及び１２８としてはバッファ回路８２の差動の出力電圧が出力されることになる。
【００９５】
ちなみに、図２に示す実施例でも図３に示す従来例で必要としていた選択信号が印加された差動回路（トランジスタ７及び８）を削減でき、トランジスタの縦積み段数が１段削減されたので、動作に必要な電源電圧を”０．８Ｖ”改善することができる。
【００９６】
この結果、選択信号によって共有のコモンモード制御回路がバッファ回路に流れるコモンモード電流を制御し、コモンモード電流が流れなかったバッファ回路の出力を出力信号として出力することにより、トランジスタの縦積み段数が１段削減できるので動作に必要な電源電圧を低くすることが可能になる。
【００９７】
なお、図１に示す実施例ではバッファ回路とコモンモード制御回路との対を２つ用いた構成であり、図２に示す実施例では２つのバッファ回路と共有のコモンモード制御回路とから構成されている。
【００９８】
すなわち、２つの差動の入力信号の一を選択して１つの出力信号として出力する、所謂”２対１”のマルチプレクサ回路を例示しているが、勿論、３つ以上のバッファ回路とコモンモード制御回路との対を用いて”ｎ対１（ｎは整数）”のマルチプレクサ回路に適用しても構わない。
【００９９】
そして、出力段回路としては各バッファ回路の出力がベースに接続された複数個のトランジスタのエミッタを共通化して定電流源（例えば、トランジスタ４１及び抵抗４２で構成される定電流源、或いは、トランジスタ４５及び抵抗４６で構成される定電流源）に接続する。
【０１００】
この場合には、選択信号によって複数のコモンモード制御回路が、選択する１つのバッファ回路以外の複数のバッファ回路にコモンモード電流を流すよう制御する。
【０１０１】
このため、コモンモード電流が流れなかった選択されたバッファ回路の出力電圧だけが大きくなり、選択されたバッファ回路の差動の出力電圧が印加されたトランジスタだけが”ＯＮ”になり、その他の複数のトランジスタは”ＯＦＦ”になり、その他の複数のバッファ回路の出力電圧がハイレベル、或いは、ローレベルであるかに関わりなく、”ＯＮ”となったトランジスタが接続されるバッファ回路の差動の出力電圧だけが出力されることになる。
【０１０２】
また、図１及び図２等示すマルチプレクサ回路を２つ組み合わせてＤ型のフリップフロップを構成することも可能である。
【０１０３】
また、図１及び図２に示す実施例ではＮＰＮトランジスタを用いたマルチプレクサ回路を例示しているが、勿論、Ｎ型のＭＯＳ（Metal Oxide Semiconductor）トランジスタのみ、或いは、ＮＰＮトランジスタとＮ型のＭＯＳトランジスタとを混在させてマルチプレクサ回路を構成しても構わない。
【０１０４】
また、ＰＮＰトランジスタ、Ｐ型のＭＯＳトランジスタ、或いは、ＰＮＰトランジスタとＰ型のＭＯＳトランジスタとを混在させてマルチプレクサ回路を構成しても構わない。
【０１０５】
この場合には、図１等におけるＮＰＮトランジスタをＰＮＰトランジスタに置換すると共に正電圧源”ＶＣＣ”と負電圧源”ＶＥＥ”を入れ替えた構成となる。
【図面の簡単な説明】
【０１０６】
【図１】本発明に係るマルチプレクサ回路の一実施例を示す回路図である。
【図２】本発明に係るマルチプレクサ回路の他の実施例を示す回路図である。
【図３】従来のマルチプレクサ回路の一例を示す回路図である。
【符号の説明】
【０１０７】
１，２，１０，１５，１６，１７，１８，１９，２３，２７，２８，２９，３０，３４，３８，４２，４６，５０  抵抗
３，４，５，６，７，８，９，１１，１２，１３，１４，２０，２１，２２，２４，２５，２６，３１，３２，３３，３５，３６，３７，３９，４０，４１，４３，４４，４５，４７，４８，４９  トランジスタ
８０，８２  バッファ回路
８１，８３，８５  コモンモード制御回路
８４  出力段回路
１００，１０１，１０２，１０３，１０９，１１０，１１１，１１２，１２０，１２１，１２２，１２３  入力信号
１０４，１０５，１１３，１１４，１１５，１１６、１２４，１２５  選択信号
１０６，１１７，１２６  バイアス電圧信号
１０７，１０８，１１８，１１９，１２７，１２８  出力信号
【図１】
0004807117.tif 000002
【図２】
0004807117.tif 000003
【図３】
0004807117.tif 000004