(57)【特許請求の範囲】
【請求項１】
電気光学素子を含む画素が行列状に２次元配置され、当該行列状の画素配置の列ごとに信号線が配線されてなる画素アレイ部を有する、高温ポリシリコン薄膜トランジスタを用いて成る表示パネルと、
デジタルの映像信号をアナログの映像信号に変換する第１の駆動ブロックと、
前記表示パネルと前記第１の駆動ブロックとの間に別チップとして介在し、前記第１の駆動ブロックから出力されるアナログの映像信号をバッファリングして前記表示パネルに供給する、単結晶シリコンで作製された第２の駆動ブロックと、
前記第２の駆動ブロック内に単結晶シリコンで作製され、前記表示パネルの駆動に用いる制御信号をレベルシフトする、入力段に保護回路を有するレベルシフト回路と
を備え、
前記第１の駆動ブロックは、デジタルの映像信号を第１のクロックに同期してサンプルホールドするサンプルホールド回路と、前記サンプルホールド回路でサンプルホールドされたデジタルの映像信号をアナログの映像信号に変換するデジタル／アナログ変換回路と、前記デジタル／アナログ変換回路から出力されるアナログの映像信号をバッファリングするバッファ回路とを有し、
前記第２の駆動ブロックは、前記第１の駆動ブロックから出力されるアナログの映像信号を前記第１のクロックよりも低く、線順次駆動を可能にする周波数の第２のクロックに同期してサンプルホールドするサンプルホールド回路と、前記サンプルホールド回路から出力されるアナログの映像信号をバッファリングするバッファ回路とを有する
表示装置。
【請求項２】
前記表示パネルは、前記画素アレイ部への映像信号の書き込みに先立って当該画素アレイ部に対してプリチャージ信号を書き込むプリチャージ回路を有し、
前記第２の駆動ブロック内に単結晶シリコンで作製され、前記プリチャージ信号をバッファリングして前記表示パネルに供給する、入力段に保護回路を有するバッファ回路を更に備えた
請求項１に記載の表示装置。
【請求項３】
電気光学素子を含む画素が行列状に２次元配置され、当該行列状の画素配置の列ごとに信号線が配線されてなる画素アレイ部を有する、高温ポリシリコン薄膜トランジスタを用いて成る表示パネルと、
デジタルの映像信号をアナログの映像信号に変換する第１の駆動ブロックと、
前記表示パネルと前記第１の駆動ブロックとの間に別チップとして介在し、前記第１の駆動ブロックから出力されるアナログの映像信号をバッファリングして前記表示パネルに供給する、単結晶シリコンで作製された第２の駆動ブロックと
を備え、
前記第１の駆動ブロックは、デジタルの映像信号を第１のクロックに同期してサンプルホールドするサンプルホールド回路と、前記サンプルホールド回路でサンプルホールドされたデジタルの映像信号をアナログの映像信号に変換するデジタル／アナログ変換回路と、前記デジタル／アナログ変換回路から出力されるアナログの映像信号をバッファリングするバッファ回路とを有し、
前記第２の駆動ブロックは、前記第１の駆動ブロックから出力されるアナログの映像信号を前記第１のクロックよりも低く、線順次駆動を可能にする周波数の第２のクロックに同期してサンプルホールドするサンプルホールド回路と、前記サンプルホールド回路から出力されるアナログの映像信号をバッファリングするバッファ回路とを有する
表示装置の駆動方法であって、
前記表示パネルの駆動に用いる制御信号を、前記第２の駆動ブロック内に単結晶シリコンで作製され、入力段に保護回路を有するレベルシフト回路でレベルシフトした後前記表示パネルに供給する
表示装置の駆動方法。
【請求項４】
前記表示パネルは、前記画素アレイ部への映像信号の書き込みに先立って当該画素アレイ部に対してプリチャージ信号を書き込むプリチャージ回路を有し、
前記プリチャージ信号を、前記第２の駆動ブロック内に単結晶シリコンで作製され、入力段に保護回路を有するバッファ回路でバッファリングした後前記表示パネルに供給する
請求項３に記載の表示装置の駆動方法。
【請求項５】
電気光学素子を含む画素が行列状に２次元配置され、当該行列状の画素配置の列ごとに信号線が配線されてなる画素アレイ部と、前記画素アレイ部への映像信号の書き込みに先立って当該画素アレイ部に対してプリチャージ信号を書き込むプリチャージ回路とを有する、高温ポリシリコン薄膜トランジスタを用いて成る表示パネルと、
デジタルの映像信号をアナログの映像信号に変換する第１の駆動ブロックと、
前記表示パネルと前記第１の駆動ブロックとの間に別チップとして介在し、前記第１の駆動ブロックから出力されるアナログの映像信号をバッファリングして前記表示パネルに供給する、単結晶シリコンで作製された第２の駆動ブロックと、
前記第２の駆動ブロック内に単結晶シリコンで作製され、前記プリチャージ信号をバッファリングして前記表示パネルに供給する、入力段に保護回路を有するバッファ回路と
を備え、
前記第１の駆動ブロックは、デジタルの映像信号を第１のクロックに同期してサンプルホールドするサンプルホールド回路と、前記サンプルホールド回路でサンプルホールドされたデジタルの映像信号をアナログの映像信号に変換するデジタル／アナログ変換回路と、前記デジタル／アナログ変換回路から出力されるアナログの映像信号をバッファリングするバッファ回路とを有し、
前記第２の駆動ブロックは、前記第１の駆動ブロックから出力されるアナログの映像信号を前記第１のクロックよりも低く、線順次駆動を可能にする周波数の第２のクロックに同期してサンプルホールドするサンプルホールド回路と、前記サンプルホールド回路から出力されるアナログの映像信号をバッファリングするバッファ回路とを有する
表示装置。
【請求項６】
電気光学素子を含む画素が行列状に２次元配置され、当該行列状の画素配置の列ごとに信号線が配線されてなる画素アレイ部と、前記画素アレイ部への映像信号の書き込みに先立って当該画素アレイ部に対してプリチャージ信号を書き込むプリチャージ回路とを有する、高温ポリシリコン薄膜トランジスタを用いて成る表示パネルと、
デジタルの映像信号をアナログの映像信号に変換する第１の駆動ブロックと、
前記表示パネルと前記第１の駆動ブロックとの間に別チップとして介在し、前記第１の駆動ブロックから出力されるアナログの映像信号をバッファリングして前記表示パネルに供給する、単結晶シリコンで作製された第２の駆動ブロックと
を備え、
前記第１の駆動ブロックは、デジタルの映像信号を第１のクロックに同期してサンプルホールドするサンプルホールド回路と、前記サンプルホールド回路でサンプルホールドされたデジタルの映像信号をアナログの映像信号に変換するデジタル／アナログ変換回路と、前記デジタル／アナログ変換回路から出力されるアナログの映像信号をバッファリングするバッファ回路とを有し、
前記第２の駆動ブロックは、前記第１の駆動ブロックから出力されるアナログの映像信号を前記第１のクロックよりも低く、線順次駆動を可能にする周波数の第２のクロックに同期してサンプルホールドするサンプルホールド回路と、前記サンプルホールド回路から出力されるアナログの映像信号をバッファリングするバッファ回路とを有する
表示装置の駆動方法であって、
前記プリチャージ信号を、前記第２の駆動ブロック内に単結晶シリコンで作製され、入力段に保護回路を有するバッファ回路でバッファリングした後前記表示パネルに供給する
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示装置の駆動方法に関し、特に電気光学素子および当該電気光学素子を含む画素が行列状に２次元配置されるとともに、当該行列状の画素配列の列ごとに配線された信号線を通して画素の信号を出力する構成の表示装置および当該表示装置の駆動方法に関する。
【背景技術】
【０００２】
電気光学素子および当該電気光学素子を含む画素が行列状に２次元配置されてなる表示装置、例えば電気光学素子として液晶セルを用いた液晶表示装置では、画素が行列状に２次元配置されてなる画素アレイ部と同じ基板、即ち液晶パネル（表示パネル）上に、画素アレイ部の画素の各々を駆動する周辺の駆動回路部を一体的に形成する傾向にある。周辺の駆動回路部、例えば画素アレイ部の画素の各々を行単位で選択する垂直駆動回路では、垂直スタートパルスＶＳＴや垂直クロックパルスＶＣＫなどの制御信号が用いられる。これらの制御信号は、液晶パネルにその外部から与えられることになる。
【０００３】
ところで、表示パネルの外部の回路部分で用いられる電源電圧としては、液晶表示装置全体の低消費電力化を目的として、一般的に、３Ｖや３．３Ｖ程度の低振幅電圧の電源電圧が用いられる。一方、特に液晶表示装置では、液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗（物質固有の抵抗値）等が劣化するのを防ぐことを目的として、アナログの映像信号の極性を所定の周期で反転させる交流化が行われる。このため、液晶パネルの内部で用いる制御信号を、レベルシフト回路を用いて１０Ｖ以上、例えば１５Ｖ程度の高振幅電圧にレベルシフトすることが行われる。
【０００４】
このレベルシフト回路は、単結晶シリコンによって液晶パネルとは別のチップ上に、もしくはディスクリート部品によってプリント基板上に作製されるのが一般的であった。しかしながら、液晶パネルとは別のチップ上もしくはプリント基板上にレベルシフト回路を作製したのでは、セットを構成する部品点数が増えるとともに、それぞれ別々のプロセスで作製しなければならないため、セットの小型化、低コスト化の妨げになる。
【０００５】
このため、従来は、レベルシフト回路についても、垂直駆動回路などの周辺の駆動回路部と同様に、画素アレイ部と共に同一の基板（液晶パネル）上に同一のプロセスを用いて一体的に形成するようにしていた（例えば、特許文献１参照）。
【０００６】
【特許文献１】特開２００２−１７５０２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、液晶パネルに外部から制御信号を入力する場合、その入力経路を通して内部の回路素子が静電気によって破壊させるのを防止するために、制御信号の入力段に保護ダイオードを設けて静電対策を図るのが一般的である。この保護ダイオードは、レベルシフト回路を液晶パネル上に搭載する構成を採る場合、レベルシフト回路の入力段に設けられることになる。このとき、垂直駆動回路等の周辺の駆動回路部が、例えばポリシリコンで作製される場合、当然のことながら、レベルシフト回路および保護ダイオードもポリシリコンで作製されることになる。
【０００８】
しかしながら、ポリシリコンで作製された保護ダイオードは、単結晶シリコンで作製された保護ダイオードと比較すると、その性能が極端に低下してしまう。したがって、レベルシフト回路を液晶パネル上に搭載した構成を採ることにより、セットの小型化、低コスト化を図ることができる反面、保護ダイオードの性能が低下することに伴ってパネル内部の回路素子に対する静電対策が不十分なものになるという課題があった。
【０００９】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、セットの小型化、低コスト化を図りつつ、パネル内部の回路素子に対してより確実な静電対策を施すことを可能とした表示装置および表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明では、電気光学素子を含む画素が行列状に２次元配置され、当該行列状の画素配置の列ごとに信号線が配線されてなる画素アレイ部を有する（加えて、前記画素アレイ部への映像信号の書き込みに先立って当該画素アレイ部に対してプリチャージ信号を書き込むプリチャージ回路を有する）表示パネルと、デジタルの映像信号をアナログの映像信号に変換する第１の駆動ブロックと、前記第１の駆動ブロックから出力されるアナログの映像信号をバッファリング（インピーダンス変換）する第２の駆動ブロックとを備えた表示装置において、前記表示パネルの駆動に用いる制御信号（または、プリチャージ信号）を前記第２の駆動ブロックでレベルシフト（または、バッファリング）した後前記表示パネルに供給する構成を採っている。
【００１１】
上記構成の表示装置において、制御信号（または、プリチャージ信号）を第２の駆動ブロックでレベルシフト（または、バッファリング）するということは、レベルシフト回路（または、バッファ回路）を表示パネル上に搭載するではなく、第２の駆動ブロック上に搭載することを意味する。これにより、レベルシフト回路（または、バッファ回路）を単結晶シリコンで作製することができるため、レベルシフト回路（または、バッファ回路）の入力段に設ける保護ダイオードの性能を高めることができる。しかも、レベルシフト回路（または、バッファ回路）を専用のチップ上に作製するのではなく、第２の駆動ブロックのチップ上に作製するため部品点数が増えることがなく、また第２の駆動ブロックと同じプロセスで作製できるためプロセスが増えることもない。
【発明の効果】
【００１２】
本発明によれば、チップの数を増やしたり、プロセスを変更したりしなくても、性能の高い保護ダイオードを作製することができるため、セットの小型化、低コスト化を図りつつ、パネル内部の回路素子に対してより確実な静電対策を施すことができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１４】
図１は、本発明が適用される表示装置の構成例を示すブロック図である。本実施形態では、例えば、階調１０ビット、解像度１９２０×１０８０のフルＨＤ（ドットクロック；１６０ＭＨｚ）の駆動方式を採用する高温ポリシリコンを用いた３板式プロジェクション型の液晶表示装置を適用例として挙げて、その具体的な実施例について説明するものとする。
【００１５】
図１に示すように、本適用例に係る３板式プロジェクション型液晶表示装置１０は、Ｒ（赤），Ｇ（緑），Ｂ（青）の液晶パネル（表示パネル）１１Ｒ，１１Ｇ，１１Ｂと、これら液晶パネル１１Ｒ，１１Ｇ，１１Ｂに対して１系統の信号制御部１２と、それぞれ３系統のＬＣＤドライバ（第１の駆動ブロック）１３Ｒ，１３Ｇ，１３Ｂおよびアナログドライバ（第２の駆動ブロック）１４Ｒ，１４Ｇ，１４Ｂを備えた構成となっている。
【００１６】
図２に、液晶パネル１１Ｒ，１１Ｇ，１１Ｂの構成の一例を示す。液晶パネル１１Ｒ，１１Ｇ，１１Ｂは、２枚の透明絶縁基板、例えばガラス基板が所定の間隙を持って対向配置され、当該２枚のガラス基板間に液晶材料を封止した構成となっている。これら液晶パネル１１Ｒ，１１Ｇ，１１Ｂの一方のガラス基板上に、画素２１が行列状に２次元配置されて画素アレイ部２４を構成している。この画素アレイ部２４には、ｍ行ｎ列の画素配列に対して行ごとに走査線２２−１〜２２−ｍが配線され、列ごとに信号線２３−１〜２３−ｎが配線されている。
【００１７】
図３に、画素２１の回路構成の一例を示す。画素２１は、画素トランジスタ、例えばＴＦＴ(Thin Film Transistor;薄膜トランジスタ)２１１と、このＴＦＴ２１１のドレイン電極に画素電極が接続された液晶セル２１２と、ＴＦＴ２１１のドレイン電極に一方の電極が接続された保持容量２１３とを有する構成となっている。ここで、液晶セル２１は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。ＴＦＴ２１１としては、移動度が高いポリシリコンＴＦＴが用いられる。
【００１８】
ＴＦＴ２１１は、ゲート電極が走査線２２（２２−１〜２２−ｍ）に接続され、ソース電極が信号線２３（２３−１〜２３−ｎ）に接続されている。また、例えば、液晶セル２１２の対向電極および保持容量２１３の他方の電極がコモン線２７に対して各画素共通に接続されている。そして、液晶セル２１２の対向電極には、コモン線２７を介してコモン電圧（対向電極電圧）Ｖｃｏｍが各画素共通に与えられる。
【００１９】
画素アレイ部２４と同一のガラス基板上には、当該画素アレイ部２４の例えば左右両側に垂直駆動回路２５Ａ，２５Ｂが配置されるとともに、画素アレイ部２４の例えば上側にセレクタ回路２６が配置されている。ここでは、画素アレイ部２４の左右両側に垂直駆動回路２５Ａ，２５Ｂを配置するとしたが、１つの垂直駆動回路２５を画素アレイ部２４の左右の一方側にのみ配置する構成を採ることも可能である。垂直駆動回路２５Ａ，２５Ｂやセレクタ回路２６も、ポリシリコンＴＦＴを用いて作製される。一方、液晶パネル１１Ｒ，１１Ｇ，１１Ｂの他方のガラス基板上には、画素２１ごとにそれぞれの色（Ｒ，Ｇ，Ｂ）のカラーフィルタ（図示せず）が設けられている。
【００２０】
２つの垂直駆動回路２５Ａ，２５Ｂは、シフトレジスタなどによって構成されている。これら垂直駆動回路２５Ａ，２５Ｂにおいて、各シフトレジスタは、垂直スタートパルスＶＳＴに応答してシフト動作を開始し、当該垂直スタートパルスＶＳＴを垂直クロックパルスＶＣＫ（一般的には、互いに逆相のクロックパルスＶＣＫ，ＶＣＫＸ）に同期して順次シフトすることにより、各転送段で転送された転送パルスを走査パルスＶ１〜Ｖｍとして順に出力する。走査パルスＶ１〜Ｖｍは、走査線２２−１〜２２−ｍに順に与えられることによって画素２１を行単位で選択する。
【００２１】
セレクタ回路２６は、例えば、水平方向の画素数ｎ、即ち信号線２３−１〜２３−ｎの本数ｎの半分の個数ｋ（＝ｎ／２）のスイッチ回路ＳＷ１〜ＳＷｋによって構成されている。これらスイッチ回路ＳＷ１〜ＳＷｋは、１入力２出力の構成となっており、アナログドライバ１４Ｒ，１４Ｇ，１４Ｂから液晶パネル１１Ｒ，１１Ｇ，１１Ｂにアナログ映像信号を入力するｋ本の映像信号入力線２８−１〜２８−ｋに入力端が接続され、信号線２３−１〜２３−ｎのうち、奇数の信号線２３−１，２３−３，…，２３−ｎ−１に一方の出力端が接続され、偶数の信号線２３−２，２３−４，…，２３−ｎに他方の出力端が接続されている。
【００２２】
これにより、スイッチ回路ＳＷ１〜ＳＷｋは、奇数の信号線２３−１，２３−３，…，２３−ｎ−１と、偶数の信号線２３−２，２３−４，…，２３−ｎとを選択することによって、垂直駆動回路２５Ａ，２５Ｂによる垂直走査によって選択された行の画素２１に対して、映像信号入力線２８−１〜２８−ｋによって入力されるアナログの映像信号を、奇数番目の画素と偶数番目の画素とに分けて２回に亘って書き込むことになる。以下、このような駆動を、選択行の全画素２１に対して一斉にアナログ映像信号を書き込む線順次駆動に対して疑似線順次駆動と呼ぶこととする。
【００２３】
なお、ここでは、奇数の信号線２３−１，２３−３，…，２３−ｎ−１と偶数の信号線２３−２，２３−４，…，２３−ｎとに選択的にアナログ映像信号を供給する２信号線選択による疑似線順次駆動の場合を例に挙げたが、２信号線選択による疑似線順次駆動に限られるものではなく、４本の信号線に対して選択的にアナログ映像信号を供給する４信号線選択や、６本の信号線に対して選択的にアナログ映像信号を供給する６信号線選択や、８本の信号線に対して選択的にアナログ映像信号を供給する８信号線選択などによる疑似線順次駆動を採ることも可能である。
【００２４】
また、図４に示すように、セレクタ回路２６による信号線の選択を行わず、ｎ本の映像信号入力線２８−１〜２８−ｎによってアナログ映像信号を液晶パネル１１Ｒ，１１Ｇ，１１Ｂに入力するとともに、これらｎ本の映像信号入力線２８−１〜２８−ｎとｎ本の信号線２３−１〜２３−ｎとを直接に接続し、映像信号入力線２８−１〜２８−ｎから直接信号線２３−１〜２３−ｎにアナログ映像信号を入力し、選択行の各画素２１に一斉にアナログ映像信号を書き込む完全線順次駆動を採ることも可能である。
【００２５】
再び図１において、信号制御部１２は、入力されるデジタルの映像信号Ｒ，Ｇ，Ｂを、例えば１水平期間ごとに奇数画素用と偶数画素用とに分ける処理などを行うとともに、入力される水平同期信号ＨＳＹＮＣ、垂直同期信号ＶＳＹＮＣおよびマスタークロックＣＬＫに基づいて、ＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂおよびアナログドライバ１４Ｒ，１４Ｇ，１４Ｂを駆動制御するための各種のタイミングパルスを生成する。
【００２６】
ＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂは、信号制御部１２から転送されるデジタルの映像信号をアナログの映像信号に変換するＤ／Ａ（デジタル／アナログ）変換機能を持つと共に、インピーダンス変換（バッファリング）する機能を持っている。アナログドライバ１４Ｒ，１４Ｇ，１４Ｂは、単結晶シリコン等の高移動度のトランジスタで作製され、ＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂから供給されるアナログの映像信号をサンプルホールドしかつ再度インピーダンス変換する機能を持っている。
【００２７】
上記構成の高温ポリシリコンを用いた３板式プロジェクション型の液晶表示装置１０においては、Ｄ／Ａ変換後のアナログの映像信号をインピーダンス変換（バッファリング）する回路部分を、第１の動作速度（動作周波数）、例えば１ＭＨｚ以上の高速で動作するＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂと、第１の動作速度よりも低い第２の動作速度、例えば１ＭＨｚ以下の低速で動作するアナログドライバ１４Ｒ，１４Ｇ，１４Ｂとの２段構成としている。このような２段構成を採ることにより、以下に述べるような作用効果を得ることができる。
【００２８】
すなわち、高速動作するＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂと液晶パネル１１Ｒ，１１Ｇ，１１Ｂとの間に、低速動作するアナログドライバ１４Ｒ，１４Ｇ，１４Ｂを介在させることで、６ＭＨｚ程度と動作に限界がある高温ポリシリコンＴＦＴを用いた液晶表示装置において、ブロック順次（複数ドット同時サンプリング）駆動を採らなくても、線順次駆動（疑似線順次駆動を含む）での駆動が可能になる。このことは、ＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂの数を低減できることを意味する。
【００２９】
より具体的には、従来の高温ポリシリコンでは６ＭＨｚ程度でしか動作できず、ＬＣＤドライバを４個（６出力×４個＝２４出力）必要としていたのに対して、単結晶シリコン等の高移動度のトランジスタで製造されたアナログドライバ１４Ｒ，１４Ｇ，１４Ｂでは駆動周波数が２０ＭＨｚ以上でも動作が可能となるため、アナログドライバ１個につきＬＣＤドライバの数を１個（６出力）にすることができる。これにより、アナログドライバ１４Ｒ，１４Ｇ，１４Ｂを挿入しても、液晶パネル１１Ｒ，１１Ｇ，１１Ｂの１つにつきドライバが２個、合計６個設けるだけで済むため、システム全体の低コスト化を図ることができる。
【００３０】
また、線順次駆動（疑似線順次駆動を含む）が可能であることにより、画素２１の保持容量２１３（図３を参照）への書き込み時間を長く取ることができるため、画質の向上を図ることができる。さらに、画素２１のＴＦＴ２１１のＷ／Ｌを絞り込むことが可能で、しかもガラス基板上に高速で動作するサンプリング回路が存在しないため、低速の周辺回路部（垂直駆動回路２５Ａ，２５Ｂ）と画素アレイ部２４でＴＦＴを造り分ける必要が無い。したがって、低コストにて液晶パネル１１Ｒ，１１Ｇ，１１Ｂを提供できる。
【００３１】
なお、ＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂとアナログドライバ１４Ｒ，１４Ｇ，１４Ｂを実装するに当たっては、３板式プロジェクション型の液晶表示装置では、ＬＣＤドライバ１３Ｒ，１３Ｇ，１３Ｂは出力ピン数が１００ピン以下と少ないためＰＣＢ(Printed Circuit Board)ボード上に実装し、アナログドライバ１４Ｒ，１４Ｇ，１４Ｂは出力ピン数が多いため、ＣＯＦ(Chip On Film)もしくはＣＯＧ(Chip On Glass)実装することが望ましい。
【００３２】
［第１実施形態］
図５は、本発明の第１実施形態に係るＬＣＤドライバ１３（１３Ｒ，１３Ｇ，１３Ｂ）、アナログドライバ１４（１４Ｒ，１４Ｇ，１４Ｂ）および液晶パネル１１（１１Ｒ，１１Ｇ，１１Ｂ）の構成の一例を示すブロック図である。
【００３３】
図５において、ＬＣＤドライバ１３は、サンプルホールド回路１３１、Ｄ／Ａコンバータ回路１３２および交流機能付きアナログバッファ回路１３３によって構成されている。サンプルホールド回路１３１は、信号制御部１２から転送されるデジタルの映像信号ＤＳを、スタートパルスＳＰに応答してクロックＣＫに同期してサンプルホールドする。Ｄ／Ａコンバータ回路１３２は、サンプルホールド回路１３１でサンプルホールドされたデジタルの映像信号をアナログの映像信号に変換して出力する。交流機能付きアナログバッファ回路１３３は、Ｄ／Ａコンバータ回路１３２から出力されるアナログの映像信号に対してインピーダンス変換（バッファリング）を行うとともに、アナログの映像信号の極性を例えば１Ｈ（Ｈは水平期間）ごとに反転させることによって当該映像信号を交流化する。
【００３４】
アナログドライバ１４は、アナログサンプルホールド回路１４１、アナログバッファ回路１４２およびレベルシフト回路１４３によって構成されている。アナログサンプルホールド回路１４１は、ＬＣＤドライバ１３から転送されるアナログの映像信号を、スタートパルスＡＳＰに応答して、クロックＣＫよりも低い速度（周波数）のクロックＡＣＫに同期してサンプルホールドする。アナログバッファ回路１４２は、アナログサンプルホールド回路１４１から出力されるアナログの映像信号に対してインピーダンス変換（バッファリング）を行った後液晶パネル１１に転送する。
【００３５】
レベルシフト回路１４３は、液晶パネル１１（１１Ｒ，１１Ｇ，１１Ｂ）の駆動に用いる制御信号、例えば垂直駆動回路２５Ａ，２５Ｂの駆動に用いる垂直スタートパルスＶＳＴや垂直クロックパルスＶＣＫ、セレクタ回路２６の駆動に用いる水平セレクトパルスＨＳＥＬなどのタイミングパルスについて、例えば５Ｖ以下、具体的には３Ｖや３．３Ｖ程度の低振幅電圧から、液晶の駆動に必要な１０Ｖ以上、例えば１５Ｖ程度の高振幅電圧にレベルシフトして液晶パネル１１に供給する。
【００３６】
ところで、パネル型の液晶表示装置では、外部の回路との電気的な接続を行ういわゆるパッドと呼称される入力端子に静電気が発生すると、当該静電気によってパネル内部の回路素子が破壊される場合がある。このため、静電気による静電破壊からパネル内部の回路素子、本例では垂直駆動回路２５Ａ，２５Ｂを構成する回路素子を保護するために、垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫ、水平セレクトパルスＨＳＥＬなどのタイミングパルスの入力段、具体的には図６に示すように、レベルシフト回路１４３の入力段に保護回路１４３Ａが設けられている。
【００３７】
保護回路１４３Ａは、電源ラインＶＤＤにカソードが、入力ラインＬ１１にアノードがそれぞれ接続された保護ダイオードＤ１１と、入力ラインＬ１１にカソードが、接地ラインＧＮＤにアノードがそれぞれ接続された保護ダイオードＤ１２とによって構成されている。保護ダイオードＤ１１，Ｄ１２は、アナログサンプルホールド回路１４１およびアナログバッファ回路１４２を構成する回路素子と同様に、単結晶シリコン等の高移動度のトランジスタで作製される。
【００３８】
レベルシフト回路１４３に入力される垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫ、水平セレクトパルスＨＳＥＬなどのタイミングパルスは、保護回路１４３Ａを経由した後、実際に振幅電圧のレベル変換（レベルシフト）を行うレベル変換回路部１４３Ｂに供給される。なお、保護回路１４３Ａとしては、２つの保護ダイオードＤ１１，Ｄ１２からなる上記構成のものに限られるものではない。
【００３９】
上述したように、例えば高温ポリシリコンを用いた３板式プロジェクション型の液晶表示装置１０において、制御信号であるタイミングパルスをレベルシフトするレベルシフト回路１４３をアナログドライバ（第２の駆動ブロック）１４上に搭載することにより、当該レベルシフト回路１４３を単結晶シリコンで作製することができるため、液晶パネル１１上にポリシリコンで作製する場合に比べて、入力段の保護ダイオードＤ１１，Ｄ１２の性能を高めることができる。
【００４０】
しかも、レベルシフト回路１４３を専用のチップ上に作製するのではなく、アナログドライバ１４のチップ上に作製するため、部品点数が増えることがなく、またアナログドライバ１４と同じプロセスで作製することができるためプロセスが増えることもない。したがって、チップの数を増やしたり、プロセスを変更したりしなくても、性能の高い保護ダイオードＤ１１，Ｄ１２を作製することができるため、セットの小型化、低コスト化を図りつつ、パネル内部の回路素子、本例では垂直駆動回路２５Ａ，２５Ｂやセレクタ回路２６を構成する回路素子に対してより確実な静電対策を施すことができる。
【００４１】
［第２実施形態］
図７は、本発明の第２実施形態に係るＬＣＤドライバ１３（１３Ｒ，１３Ｇ，１３Ｂ）、アナログドライバ１４（１４Ｒ，１４Ｇ，１４Ｂ）および液晶パネル１１（１１Ｒ，１１Ｇ，１１Ｂ）の構成の一例を示すブロック図であり、図中、図５と同等部分には同一符号を付して示している。ＬＣＤドライバ１３の構成は、図５の場合と全く同じである。
【００４２】
本実施形態に係る液晶パネル１１は、ユニフォーミティを改善する（画質を向上する）ために、画素アレイ部２４の各画素へのアナログ映像信号の書き込みに先立って、所定レベルのプリチャージ信号を画素アレイ部２４の各画素に書き込むためのプリチャージ回路２７を有する構成となっている。なお、図７では、図面の簡略化のために、画素アレイ部２４の左右の垂直駆動回路２５Ａ，２５Ｂについては図示を省略してある。
【００４３】
アナログドライバ１４は、アナログサンプルホールド回路１４１およびアナログバッファ回路１４２に加えて、アナログバッファ回路１４４を有する構成となっている。アナログサンプルホールド回路１４１およびアナログバッファ回路１４２の各機能は、図５の場合と同じである。アナログバッファ回路１４４は、外部から入力されるプリチャージ信号に対してインピーダンス変換（バッファリング）を行った後液晶パネル１１に転送するインピーダンス変換回路である。
【００４４】
アナログバッファ回路１４４は、図８に示すように、入力段に保護回路１４４Ａを有している。保護回路１４４Ａは、電源ラインＶＤＤにカソードが、入力ラインＬ２１にアノードがそれぞれ接続された保護ダイオードＤ２１と、入力ラインＬ２１にカソードが、接地ドラインＧＮＤにアノードがそれぞれ接続された保護ダイオードＤ２２とによって構成されている。保護ダイオードＤ１，Ｄ２は、アナログサンプルホールド回路１４１およびアナログバッファ回路１４２を構成する回路素子と同様に、単結晶シリコン等の高移動度のトランジスタで作製される。
【００４５】
アナログバッファ回路１４４に入力されるプリチャージ信号は、保護回路１４４Ａを経由した後、実際にインピーダンス変換を行うインピーダンス変換回路部１４４Ｂに供給される。なお、保護回路１４４Ａとしては、２つの保護ダイオードＤ２１，Ｄ２２からなる上記構成のものに限られるものではない。
【００４６】
上述したように、ユニフォーミティの改善（画質向上）を目的としてプリチャージ回路２７を搭載した液晶パネル１１（１１Ｒ，１１Ｇ，１１Ｂ）を用いた例えば３板式プロジェクション型の液晶表示装置１０において、プリチャージ信号に対してインピーダンス変換をなすアナログバッファ回路１４４をアナログドライバ（第２の駆動ブロック）１４上に作製することにより、当該アナログバッファ回路１４４を単結晶シリコンで作製することができるため、液晶パネル１１上にポリシリコンで作製する場合に比べて、入力段の保護ダイオードＤ２１，Ｄ２２の性能を高めることができる。
【００４７】
しかも、アナログバッファ回路１４４を専用のチップ上に作製するのではなく、アナログドライバ１４のチップ上に作製するため、部品点数が増えることがなく、またアナログドライバ１４と同じプロセスで作製することができるためプロセスが増えることもない。したがって、チップの数を増やしたり、プロセスを変更したりしなくても、性能の高い保護ダイオードＤ２１，Ｄ２２を作製することができるため、セットの小型化、低コスト化を図りつつ、パネル内部の回路素子、本例ではプリチャージ回路２７を構成する回路素子に対してより確実な静電対策を施すことができる。
【００４８】
なお、本実施形態では、プリチャージ信号に対してインピーダンス変換（バッファリング）を行うアナログバッファ回路１４４をアナログドライバ１４上に搭載する場合について説明したが、第１実施形態の場合と同様に、外部から与えられるタイミングパルスをレベル変換するレベル変換回路１４３についてもアナログバッファ回路１４４と共にアナログドライバ１４上に搭載するようにしても良い。
【００４９】
なお、上記第１，第２実施形態では、画素の電気光学素子として液晶セルを用いた液晶表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限定されるものではなく、デジタルの映像信号を第１の駆動ブロックでアナログの映像信号に変換し、しかる後第２の駆動ブロックでインピーダンス変換して表示パネルに入力する構成の表示装置全般に適用することが可能である。例えば、３板式プロジェクション型の液晶表示装置以外にも、２板式プロジェクション型の液晶表示装置、単板式プロジェクション型の液晶表示装置、カムコーダーに使用されるビュウファインダー（ＶＦ）にも適用可能である。さらには、画素の電気光学素子として有機ＥＬ(electro luminescence) 素子を用いた有機ＥＬ表示装置にも適用可能である。
【図面の簡単な説明】
【００５０】
【図１】本発明が適用される高温ポリシリコンを用いた３板式プロジェクション型の液晶表示装置の構成を示すブロック図である。
【図２】液晶パネルの一構成例を示すブロック図である。
【図３】画素の回路構成の一例を示す回路図である。
【図４】液晶パネルの他の構成例を示すブロック図である。
【図５】本発明の第１実施形態に係るＬＣＤドライバ、アナログドライバおよび液晶パネルの構成の一例を示すブロック図である。
【図６】レベルシフト回路の構成の一例を示すブロック図である。
【図７】本発明の第２実施形態に係るＬＣＤドライバ、アナログドライバおよび液晶パネルの構成の一例を示すブロック図である。
【図８】アナログバッファ回路の構成の一例を示すブロック図である。
【符号の説明】
【００５１】
１０…３板式プロジェクション型液晶表示装置、１１（１１Ｒ，１１Ｇ，１１Ｂ）…液晶パネル、１２…信号制御部、１３（１３Ｒ，１３Ｇ，１３Ｂ）…ＬＣＤドライバ、１４（１４Ｒ，１４Ｇ，１４Ｂ）…アナログドライバ、１５（１５Ｒ，１５Ｇ，１５Ｂ）…ＬＣＤアナログドライバ、２１…画素、２２（２２−１〜２２−ｍ）…走査線、２３（２３−１〜２３−ｎ）…信号線、２４…画素アレイ部、２５Ａ，２５Ｂ…垂直駆動回路、２６…セレクタ回路、２７…プリチャージ回路、１４３…レベル変換回路、１４４…アナログバッファ回路（インピーダンス変換回路）
【図１】
0004810795.tif 000002
【図２】
0004810795.tif 000003
【図３】
0004810795.tif 000004
【図４】
0004810795.tif 000005
【図５】
0004810795.tif 000006
【図６】
0004810795.tif 000007
【図７】
0004810795.tif 000008
【図８】
0004810795.tif 000009