(57)【特許請求の範囲】
【請求項１】
（ａ）基板の上方にチタン層を形成する工程と、
（ｂ）前記チタン層の上にチタンおよびアルミニウムを含む合金層を形成する工程と、
（ｃ）窒素を含む雰囲気下での熱処理を行なうことにより、少なくとも前記合金層を窒化させバリア層を形成する工程と、
（ｄ）前記バリア層の上に第１電極を形成する工程と、
（ｅ）前記第１電極の上に強誘電体層を形成する工程と、
（ｆ）前記強誘電体層の上に第２電極を形成する工程と、を含む、半導体装置の製造方法。
【請求項２】
請求項１において、
前記工程（ｂ）の後に、
不活性ガス雰囲気下で熱処理を行うことにより、前記チタン層と、前記合金層とを融合させる工程と、を含む、半導体装置の製造方法。
【請求項３】
請求項１において、
前記工程（ｂ）の前に、
窒素を含む雰囲気下で熱処理を行なうことにより、前記チタン層を窒化チタン層に変換する工程と、を含む、半導体装置の製造方法。
【請求項４】
請求項１ないし３のいずれかにおいて、
前記バリア層の組成は、Ｔｉ（１−ｘ）ＡｌｘＮｙ（ここで、０＜ｘ≦０．３であり、かつ、０＜ｙである）である、半導体装置の製造方法。
【請求項５】
請求項１ないし４のいずれかにおいて、
前記工程（ａ）は、前記チタン層を形成する前に、
（ａ−１）前記基板の上方に絶縁層を形成する工程と、
（ａ−２）前記絶縁層を貫通し、タングステンを含むプラグ導電層を形成する工程と、を含み、前記プラグ導電層の上に前記チタン層を形成する、半導体装置の製造方法。
【請求項６】
請求項５において、
前記工程（ａ）は、前記チタン層を形成する前に、更に、
前記工程（ａ−２）の後の前記絶縁層及び前記プラグ導電層を、窒素を含むプラズマに暴露する工程を、含む、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリ装置（ＦｅＲＡＭ）は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できるため、ＤＲＡＭなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
【０００３】
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向が極めて重要である。
【特許文献１】特開２０００−２７７７０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、強誘電体キャパシタを構成する各層の結晶配向を良好に制御することができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００５】
本発明にかかる半導体装置の製造方法のひとつは、（ａ）基板の上方にチタン層を形成する工程と、（ｂ）前記チタン層の上にチタンおよびアルミニウムを含む合金層を形成する工程と、（ｃ）窒素を含む雰囲気下での熱処理を行なうことにより、少なくとも前記合金層を窒化させバリア層を形成する工程と、（ｄ）前記バリア層の上に第１電極を形成する工程と、（ｅ）前記第１電極の上に強誘電体層を形成する工程と、（ｆ）前記強誘電体層の上に第２電極を形成する工程と、を含む。
上記のひとつの半導体装置の製造方法において、前記工程（ｂ）の後に、不活性ガス雰囲気下で熱処理を行うことにより、前記チタン層と、前記合金層とを融合させる工程と、を含むことが好ましい。
上記のひとつの半導体装置の製造方法において、前記工程（ｂ）の前に、窒素を含む雰囲気下で熱処理を行なうことにより、前記チタン層を窒化チタン層に変換する工程と、を含む、ことが好ましい。
上記のひとつの半導体装置の製造方法において、前記バリア層の組成は、Ｔｉ（１−ｘ）ＡｌｘＮｙ（ここで、０＜ｘ≦０．３であり、かつ、０＜ｙである）である、ことが好ましい。
上記のひとつの半導体装置の製造方法において、前記工程（ａ）は、前記チタン層を形成する前に、（ａ−１）前記基板の上方に絶縁層を形成する工程と、（ａ−２）前記絶縁層を貫通し、タングステンを含むプラグ導電層を形成する工程と、を含み、前記プラグ導電層の上に前記チタン層を形成する、ことが好ましい。
上記のひとつの半導体装置の製造方法において、前記工程（ａ）は、前記チタン層を形成する前に、更に、前記工程（ａ−２）の後の前記絶縁層及び前記プラグ導電層を、窒素を含むプラズマに暴露する工程、を含む、ことが好ましい。
（１）本発明にかかる半導体装置の製造方法は、
（ａ）基板の上方にチタン層を形成する工程と、
（ｂ）前記チタン層の上方にチタンおよびアルミニウムを含む合金層を形成する工程と、
（ｃ）窒素を含む雰囲気下での熱処理を行なうことにより、少なくとも前記合金層を窒化させバリア層を形成する工程と、
（ｄ）前記バリア層の上方に第１電極を形成する工程と、
（ｅ）前記第１電極の上方に強誘電体層を形成する工程と、
（ｆ）前記強誘電体層の上方に第２電極を形成する工程と、を含む。
【０００６】
本発明にかかる半導体装置によれば、基板の上方にチタン層を形成し、このチタン層の上方に第１合金層を形成する。チタン層は、自己配向性に優れるため特定の配向に優先的に成長した結晶層を形成することができる。このチタン層の上に、第１合金層を形成することで、チタン層の配向性が反映されることとなり、第1合金層の配向性を向上させることができる。つまり、所望の結晶配向を有するバリア層を形成できることとなる。さらに、このバリア層の上方に、第１電極および強誘電体層を形成することで、所望の結晶配向を有する各層を形成することができる。その結果、良好なヒステリシス特性を有する半導体装置を提供することができる。
【０００７】
なお、本発明において、特定のＡ層（以下、「Ａ層」という。）の上方に特定のＢ層（以下、「Ｂ層」という。）を設けるというとき、Ａ層の上に直接Ｂ層を設ける場合と、Ａ層の上に他の層を介してＢ層を設ける場合とを含む意味である。
【０００８】
本発明にかかる半導体装置は、さらに、下記の態様をとることができる。
【０００９】
（２）本発明にかかる半導体装置の製造方法において、
前記工程（ｂ）の後に、
不活性ガス雰囲気下で熱処理を行うことにより、前記チタン層と、前記合金層とを融合させる工程と、を含むことができる。
【００１０】
（３）本発明にかかる半導体装置の製造方法において、
前記工程（ｂ）の前に、
窒素を含む雰囲気下で熱処理を行なうことにより、前記チタン層を窒化チタン層に変換する工程と、を含むことができる。
【００１１】
（４）本発明にかかる半導体装置の製造方法において、
前記バリア層の組成は、Ｔｉ（１−ｘ）ＡｌｘＮｙ（ここで、０＜ｘ≦０．３であり、かつ、０＜ｙである）であることができる。
【００１２】
（５）本発明にかかる半導体装置の製造方法において、
前記工程（ａ）は、前記チタン層を形成する前に、
（ａ−１）前記基板の上方に絶縁層を形成する工程と、
（ａ−２）前記絶縁層を貫通し、タングステンを含むプラグ導電層を形成する工程と、を含み、前記プラグ導電層の上に前記チタン層を形成することができる。
【００１３】
（６）本発明にかかる半導体装置の製造方法において、
前記工程（ａ）は、前記チタン層を形成する前に
前記基板を窒素を含むプラズマに暴露する工程を、含むことができる。
【００１４】
この態様によれば、絶縁層の上にチタン層を形成する場合であっても、自己配向性をさらに向上させることができ、良好な結晶配向性を有するチタン層を形成することができる。
【発明を実施するための最良の形態】
【００１５】
本発明の実施形態の一例について、図面を参照しつつ説明する。
【００１６】
１．第１の実施形態
１．１．半導体装置
まず、本実施の形態にかかる製造方法により製造される半導体装置について、図１を参照しつつ説明する。図１は、本実施の形態にかかる半導体装置を模式的に示す断面図である。
【００１７】
図１に示すように、本実施の形態にかかる半導体装置は、基板１０と、絶縁層１２と、コンタクト部３０と、強誘電体キャパシタ４０と、を含む。
【００１８】
基板１０は、半導体基板（たとえばシリコン基板）である。基板１０には、複数のトランジスタ（図示しない）が形成されている。トランジスタは、ソース領域又はドレイン領域となる不純物領域と、ゲート絶縁層と、ゲート電極と、を含む。各トランジスタの間には素子分離領域（図示しない）が形成され、トランジスタ間の電気的絶縁が図られている。本実施の形態に係る半導体装置は、たとえば１Ｔ１Ｃ型のスタック構造を有する。
【００１９】
絶縁層１２は、基板１０上に形成されている。絶縁層１２は、たとえば酸化シリコン層（ＳｉＯ２層）、窒化シリコン層（ＳｉＮ層）、窒化酸化シリコン層（ＳｉＯＮ層）および酸化アルミニウム層（Ａｌ２Ｏ３層）の少なくともいずれか１層から形成され、単一層であってもよいし、複数層であってもよい。
【００２０】
コンタクトホール２０は、絶縁層１２を貫通している。コンタクトホール２０の内部には、電気的導電性を有するコンタクト部３０が形成されている。
【００２１】
コンタクト部３０は、基板１０の面に垂直方向に延出して形成され、絶縁層１２を貫通している。コンタクト部３０の一方の端部には、基板１０のトランジスタ（ソース領域およびドレイン領域のいずれか一方）が電気的に接続され、他方の端部には強誘電体キャパシタ４０が電気的に接続されている。すなわち、コンタクト部３０は、トランジスタおよび強誘電体キャパシタ４０を電気的に接続する。
【００２２】
コンタクト部３０は、バリア層３２と、プラグ導電層（以下、「プラグ」ともいう。）３４とを含んで構成される。バリア層は、コンタクトホール２０の内壁（基板１０および絶縁層１２の露出面）を覆うように設けられている。プラグ３４は、バリア層３２の上に設けられている。
【００２３】
強誘電体キャパシタ４０は、バリア層４２、下部電極４４、強誘電体層４６、上部電極４８が順に積層して形成されている。バリア層４２は、少なくとも、コンタクト部３０の上に設けられている。本実施の形態では、平面視したときに、コンタクト部３０およびその周辺の絶縁層１２をも覆うパターンを有している。このように、バリア層４２（下部電極４４）は、プラグ３４に電気的に接続されている。詳しくは、強誘電体キャパシタ４０の下部電極４４は、トランジスタのソース領域又はドレイン領域のいずれかに電気的に接続されている。本実施の形態に係る半導体装置が有する強誘電体メモリでは、強誘電体キャパシタ４０の下部電極４４がビット線に電気的に接続され、強誘電体キャパシタ４０の上部電極４８がプレート線に電気的に接続され、トランジスタのゲート電極がワード線に電気的に接続されている。
【００２４】
バリア層４２は、プラグ３４が後の工程で酸化されることを抑制するための層である。バリア層４２は、第１バリア層４２ａと第２バリア層４２ｂとが積層されて構成されている。たとえば、第１バリア層４２ａは、ＴｉＮであり、第２バリア層４２ｂは、チタン、アルミニウムおよび窒素を含む層であることができる。具体的には、Ｔｉ（１−ｘ）ＡｌｘＮｙ（ここで、０＜ｘ≦０．３であり、かつ、０＜ｙである）であることが好ましい。
【００２５】
下部電極４４および上部電極４８は、たとえばＰｔ、Ｉｒ、Ｉｒ酸化物（ＩｒＯｘ）、Ｒｕ、Ｒｕ酸化物（ＲｕＯｘ）、ＳｒＲｕ複合酸化物（ＳｒＲｕＯｘ）などから形成される。下部電極４４および上部電極４８は、単一層から形成されていてもよいし、複数層から形成されていてもよい。
【００２６】
強誘電体層４６は、Ｐｂ、Ｚｒ、Ｔｉを構成元素として含む酸化物からなるＰＺＴ系強誘電体を用いて形成されていてもよい。あるいは、ＴｉサイトにＮｂをドーピングしたＰｂ（Ｚｒ、Ｔｉ、Ｎｂ）Ｏ３（ＰＺＴＮ系）を適用してもよい。あるいは、強誘電体層４６はこれらの材料に限定されるものではなく、たとえばＳＢＴ系、ＢＳＴ系、ＢＩＴ系、ＢＬＴ系のいずれを適用してもよい。
【００２７】
本実施の形態にかかる半導体装置は、所望の配向を有する強誘電体層４６を有する強誘電体キャパシタ４０を含む。そのため、良好なヒステリシス特性を有する強誘電体キャパシタ４０を含む半導体装置を提供することができる。
【００２８】
１．２．半導体装置の製造方法
次に、本実施の形態にかかる半導体装置の製造方法について、図２ないし図８を参照しつつ説明する。図２ないし図８は、本実施の形態にかかる半導体装置の製造工程を模式的に示す断面図である。
【００２９】
（１）まず、図２に示すように、基板１０上に絶縁層１２を形成する。絶縁層１２は、基板１０における複数のトランジスタが形成された面上に形成する。絶縁層１２は、ＣＶＤ法などの公知技術を適用して形成することができる。
【００３０】
（２）次に、図３に示すように、絶縁層１２を貫通するコンタクトホール２０を形成する。その場合、フォトリソグラフィ技術を適用してもよい。詳しくは、絶縁層１２の一部を開口するようにレジスト層（図示しない）を形成し、該レジスト層からの開口部をエッチングすることによって、絶縁層１２を貫通するコンタクトホール２０を形成する。コンタクトホール２０からは基板１０が露出している。
【００３１】
（３）次に、コンタクトホール２０にコンタクト部３０（図１参照）を形成する。コンタクト部３０の形成では、まず、図４に示すように、コンタクトホール２０の内面に沿ってバリア層３１を形成する。バリア層３１は、スパッタリング等によって成膜することができる。バリア層３１は、コンタクトホール２０の側面（第１および第２の絶縁層１２，１４の端面）およびコンタクトホール２０の底面（基板１０の上面）に形成し、コンタクトホール２０の内面に形成する部分と連続して絶縁層１２の上面にも形成する。ただし、バリア層３１は、コンタクトホール２０を埋めないように形成する。
【００３２】
（４）次に、図５に示すように、コンタクトホール２０の内部および絶縁層１２上に第１の導電層３３を形成する。第１の導電層３３は、コンタクトホール２０の内部（詳しくはバリア層３１で囲まれた内側）を埋め込むように形成する。第１の導電層３３は、たとえば、スパッタリング法により成膜することができる。
【００３３】
（５）次に、図６に示すように、第１の導電層３３を研磨する。本実施の形態では、第１の導電層３３の一部およびバリア層３１の一部を研磨および除去する。すなわち、第１の導電層３３（およびバリア層３１）をストッパとなる絶縁層１２が露出するまで研磨する。研磨工程では、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａl  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｍｅｎｔ）法による工程を適用することができる。この工程により、コンタクト部３０を形成することができる。
【００３４】
ついで、図６に示すように、絶縁層１２およびコンタクト部３０の上に、金属層４１０を形成する。金属層４１０としては、強誘電体層４６の所望の配向と、同一の原子配列の規則性を有する材質を用いる。また、その配列を形成しやすい材質からなることが好ましい。金属層４１０は、後に窒化されてバリア層４１ａとなる。金属層４１０としては、たとえば、チタン層を用いることができる。
【００３５】
ついで、金属層４１０の上に、合金層４１２を形成する。合金層４１２は、後の工程で窒化されてバリア層４１ｂとなる。合金層４１２としては、バリア層４１ｂとなったときに、バリア層４１ａと比して高い酸化防止効果を有する材質を用いる。また、金属層４１０が有する配向性と同じ配向性を有する結晶層となる材質を用いる。合金層４１２としては、たとえば、チタンとアルミニウムとの合金層を用いることができる。
【００３６】
金属層４１０を形成する前に、基板１０を窒素を含むプラズマ雰囲気に曝すことが好ましい。たとえば、アンモニアプラズマに曝すことが好ましい。これにより、金属層４１０の自己配向性の効果を向上させることができ、所定の配向を有する金属層４１０を形成することができる。
【００３７】
（６）次に、図７に示すように、金属層４１０および合金層４１２を窒化する。具体的には、窒素雰囲気下で熱処理を行う。この工程により、たとえば、ＴｉＮ層からなるバリア層４１ａとＴｉＡｌＮ層からなるバリア層４１ｂとを形成することができる。
【００３８】
（７）次に、図８に示すように、バリア層４１ｂの上に下部電極４３、強誘電体層４５、上部電極４７を順に積層して積層体を形成する。
【００３９】
下部電極４３の形成方法としては、スパッタリング法、真空蒸着法、ＣＶＤ法などを適用することができる。強誘電体層４５の形成方法としては、溶液塗布法（ゾル・ゲル法、ＭＯＤ（Metal Organic Decomposition）法などを含む）、スパッタ法、ＣＶＤ法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法などを適用することができる。なお、上部電極４７は下部電極４３と同様の方法を適用して形成することができる。ついで、積層体の上に、たとえば、レジスト層Ｒ１を形成する。レジスト層Ｒ１は、フォトリソグラフィ技術を適用して形成することができる。
【００４０】
（８）次に、図１に示すように、積層体のうちレジスト層Ｒ１に覆われない部分を除去する。この工程により、バリア層４２、下部電極４４、強誘電体層４６および上部電極４８が形成される。積層体の除去は、公知のエッチング技術を適用して行うことができる。積層体をパターニングして強誘電体キャパシタ４０を形成した後、強誘電体層４６の安定化（たとえばエッチングダメージ回復）のため酸素雰囲気下でアニール処理を行う。
【００４１】
以上の工程により、本実施の形態にかかる半導体装置を製造することができる。
【００４２】
本実施形態にかかる半導体装置によれば、基板の上方にチタン層（金属層）４１０を形成し、このチタン層４１０の上方に合金層４１２を形成する。チタン層４１０は、自己配向性に優れるため特定の配向に優先的に成長した結晶層を形成することができる。このチタン層４１０の上に、合金層４１２を形成することで、チタン層４１０の配向性が反映されることとなり、合金層４１２の配向性を向上させることができる。つまり、所望の結晶配向を有するバリア層４２を形成できることとなる。さらに、このバリア層４２ｂの上方に、上部電極４４および強誘電体層４６を形成することで、所望の結晶配向を有する各層を形成することができる。その結果、良好なヒステリシス特性を有する半導体装置を提供することができる。
【００４３】
（変形例）
本実施の形態にかかる半導体装置の製造方法は、上記の製造方法に限定されることなく、以下に示す変形例にかかる製造方法により形成することができる。変形例にかかる製造方法を図９を参照しつつ説明する。
【００４４】
変形例にかかる製造方法では、まず、工程（６）で説明するように、金属層４１０を形成する。ついで、図９に示すように、窒化処理を施しバリア層４１ａを形成する。その後、バリア層４１ａの上に、合金層４１２を形成する。この後の工程は、上記の製造方法と同様である。
【００４５】
この変形例によれば、金属層４１０を確実に窒化することができ、プラグ３４の酸化防止効果をより高めることができる。
【００４６】
２．第２の実施形態
次に、第２の実施形態にかかる半導体装置について、図１０を参照しつつ説明する。図９は、第２の実施形態にかかる半導体装置を模式的に示す断面図である。第２の実施形態にかかる半導体装置は、第１の実施形態と比して、バリア層４２の構成が異なる例である。なお、以下の説明では、第１の実施形態と異なる点について説明する。
【００４７】
図１０に示すように、第２の実施形態にかかる半導体装置では、バリア層４２は、一層で構成されている。具体的には、ＴｉＡｌＮ層である。バリア層４２は、強誘電体層４６の所望の配向性と、同一の原子の配列の規則性を有する結晶層である。バリア層４２は、プラグ３４の酸化防止の役割を果たす。
【００４８】
次に、第２の実施形態にかかる半導体装置の製造方法について説明する。なお、以下の説明では、第１の実施形態と異なる工程について説明する。
【００４９】
第１の実施形態の工程（１）ないし（５）までを行い、金属層４１０および合金層４１２を形成する。その後、不活性ガス雰囲気下で熱処理を行う。熱処理の温度は、４５０℃ないし７２５℃であることが好ましい。処理時間は、２分ないし４０分であることが好ましい。この熱処理により、合金層４１４を形成する。たとえば、金属層４１０としてＴｉ層を、合金層４１２としてＴｉＡｌ層を用いる場合、Ａｌが拡散しやすい元素であるため、熱処理により移動しやすくなり、Ｔｉ層側にまで拡散させることができる。そして、全体で、ＴｉＡｌ層（合金層４１４）を形成することができるのである。これにより、Ｔｉ層を、最終的にＴｉＡｌＮ層にまで変換させることができる。
【００５０】
第２の実施形態にかかる半導体装置の製造方法によれば、所定の配向を有する金属層４１０を形成することで、上層に形成される各種層、とくに、強誘電体層４６配向の制御に寄与でき、その後には、窒化されてバリア層４１ａとなり、プラグ３４の酸化防止の寄与することができる。その結果、良好なヒステリシス特性を有し、かつ、下層に位置するトランジスタとの導通も良好である半導体装置を製造することができる。
【００５１】
３．実験例
３．１．実験例
（１）まず、半導体基板（シリコン基板）１０にトランジスタを形成し、次いでトランジスタ上に絶縁層１２を積層した。次いで、絶縁層１２にコンタクトホール２０を形成し、このコンタクトホール２０にＣＶＤ法によりタングステンを充填した後、化学的機械的研磨によって、絶縁層１２の表面より上方のタングステンを研磨することにより、プラグ３４を形成した（図１参照）。
【００５２】
（２）次に、絶縁層１２およびプラグ３４上に、金属層４１０として、スパッタリング法によりＴｉ層を形成した。
【００５３】
金属層４１０の成膜条件は、アルゴンガスの流量が５０［ｓｃｃｍ］であり，成膜パワーが１．５［ｋＷ］であり，基板温度を１５０［℃］である条件で成膜を行った。このようにして形成されたＴｉ層４１０の膜厚は、２０ｎｍであった。このＴｉ層４１０のＸＲＤ（格子回折）パターンを図１１に示す。図１１に示すように、２θ＝３８°付近にピークが観測された。このピークは、Ｔｉ層の（００２）配向に起因するものと推測される。
【００５４】
（３）次に、金属層４１０の上に、スパッタリング法により、ＴｉＡｌ層からなる合金層４１２を成膜した。この成膜工程においては、窒素分圧が１０％の雰囲気として用い、ターゲットとしてＴｉＡｌを選択した。なお、ターゲットにおけるチタンとアルミニウムの比率は、Ｔｉ／Ａｌ＝７０：３０とした。
【００５５】
また、ＴｉＡｌ層の成膜条件は、アルゴンガスの流量が５０［ｓｃｃｍ］であり，成膜パワーが１．０［ｋＷ］であり，基板温度を４００［℃］である条件で成膜を行なった。このようにして形成された合金層４１２の膜厚は、１００ｎｍであった。このＴｉＡｌ層４１２のＸＲＤ（Ｘ線回折）パターンを図１２に示す。図１２に示すように、２θ＝３８°付近にピークが観測された。このピークは、ＴｉＡｌ層の（００２）配向に起因するものと推測される。
【００５６】
（４）次に、金属層４１０および合金層４１２を窒化して、ＴｉＮ層からなるバリア層４１ａおよびＴｉＡｌＮ層からなるバリア層４１ｂを形成する。この窒化の条件は、１００％窒素雰囲気であり、温度が６５０℃であり、処理時間は、２分であった。この工程を終えた段階のＸＲＤパターンを図１３に示す。図１３に示すように、２θ＝３７°付近に、２種のピークが観測された。３７°より小さい位置に観測されるピークは、ＴｉＮ層の（１１１）配向に起因するピークと推測される。一方、３７°より大きい位置に観測されるピークは、ＴｉＡｌＮ層の（１１１）配向に起因するピークと推測される。
【００５７】
（５）次に、スパッタリング法により、下部電極４４を形成した。下部電極４４の成膜条件は、アルゴンガスの流量が１９９［ｓｃｃｍ］であり，成膜パワーが１．０［ｋＷ］であり，基板温度を５００［℃］である条件で成膜を行った。この条件により成膜されたアルゴンガスの下部電極４４の膜厚は、９０ｎｍであった。このようにして形成された下部電極４４のＸＲＤ（Ｘ線回折）パターンを、図１４に示す。
【００５８】
図１４に示すように、２θ＝４１°付近にピークが観測された。このピークは、（１１１）配向を有するＩｒ膜に起因するものと推測される。さらに、図１４に示すＩｒ（１１１）回折のロッキンカーブを測定した。その結果を図１５に示す。図１５に示すロッキンカーブの半値幅ＦＷＨＭは、約２．９０°であった。なお、ロッキングカーブの半値幅ＦＷＨＭとは、図１５に示すように、最大ピーク強度の１／２のピーク強度を有する２つの角度の差である。これにより、優れた（１１１）配向性を有する下部電極を形成できたことが確認された。
【００５９】
３．２．比較例
次に比較例について説明する。比較例では、まず、上記実験例の工程（１）を行った。ついで、絶縁層１２およびプラグ３４上に、スパッタリング法により、ＴｉＡｌＮからなるバリア層を成膜した。この成膜工程においては、窒素分圧が１０％の雰囲気であり、ターゲットとしてＴｉＡｌを選択した。なお、ターゲットにおけるチタンとアルミニウムの比率は、Ｔｉ／Ａｌ＝７０：３０とした。
【００６０】
また、バリア層の成膜条件は、アルゴンガスの流量が５０［ｓｃｃｍ］であり，成膜パワーが１．０［ｋＷ］であり，基板温度を４００［℃］である条件で成膜を行なった。ついで、上記実験例の工程（５）と同様に、下部電極４４を形成した。
【００６１】
図１６にバリア層を形成し終えた後に測定したＸＲＤパターンを、図１７に、下部電極を形成し終えた後に測定したＸＲＤパターンを示す。図１６に示すように、２θ＝３７°付近にピークが観測されるものの、強度が非常に小さく結晶性が良くないことが推測される。また、図１７に示すように、２θ＝４１°付近にピークは観測されるものの、強度は小さく、十分に（１１１）配向した下部電極が形成できていないことが確認された。
【００６２】
さらに、図１７に示す（１１１）配向を示す回折ピークのロッキンカーブを測定した。その結果を図１８に示す。図１８に示すロッキンカーブの半値幅ＦＷＨＭは、約１２．９°であった。これは、実験例との半値幅と比して大きい値であり、（１１１）配向成分が少ないことがわかった。
【００６３】
以上の結果から、本実験例によれば、このように、配向が制御された下部電極を形成することができることが確認された。そのため、本実施形態にかかる製造方法によれば、所望の配向性を有する強誘電体層を形成することができるのである。
【００６４】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成（たとえば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００６５】
【図１】第１の実施形態にかかる半導体装置を模式的に示す断面図。
【図２】第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図３】第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図４】第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図５】第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図６】第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図７】第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図８】第１の実施形態にかかる半導体装置の製造工程を模式的に示す断面図。
【図９】第１の実施形態の変形例にかかる製造工程を模式的に示す断面図。
【図１０】第２の実施形態にかかる半導体装置を模式的に示す断面図。
【図１１】実験例におけるＴｉ層のＸＲＤパターンを示す図。
【図１２】実験例におけるＴｉＡｌ層のＸＲＤパターンを示す図。
【図１３】実験例におけるＴｉＮ層およびＴｉＡｌＮ層のＸＲＤパターンを示す図。
【図１４】実験例におけるＩｒ層のＸＲＤパターンを示す図。
【図１５】図１４に示すＩｒ（１１１）回折のロッキングカーブを示す。
【図１６】比較例におけるＴｉＡｌＮ層のＸＲＤパターンを示す図。
【図１７】比較例におけるＩｒ層のＸＲＤパターンを示す図。
【図１８】図１７に示すＩｒ（１１１）回折のロッキングカーブを示す。
【符号の説明】
【００６６】
１０…基板、  １２…絶縁層、  ２０…コンタクトホール、  ３０…コンタクト部、  ３１、３２…バリア層、  ３３…第１の導電層、  ３４…プラグ、  ４０…強誘電体キャパシタ、  ４２…バリア層、  ４２ａ…第１バリア層、  ４２ｂ…第２バリア層、  ４３、４４…下部電極、  ４５、４６…強誘電体層、  ４７、４８…上部電極、  ４１０…金属層（チタン層）、  ４１２、４１４…合金層
【図１】
0004671039.tif 000002
【図２】
0004671039.tif 000003
【図３】
0004671039.tif 000004
【図４】
0004671039.tif 000005
【図５】
0004671039.tif 000006
【図６】
0004671039.tif 000007
【図７】
0004671039.tif 000008
【図８】
0004671039.tif 000009
【図９】
0004671039.tif 000010
【図１０】
0004671039.tif 000011
【図１１】
0004671039.tif 000012
【図１２】
0004671039.tif 000013
【図１３】
0004671039.tif 000014
【図１４】
0004671039.tif 000015
【図１５】
0004671039.tif 000016
【図１６】
0004671039.tif 000017
【図１７】
0004671039.tif 000018
【図１８】
0004671039.tif 000019