(57)【特許請求の範囲】
【請求項１】
所定の振幅情報を有する第１の入力信号を２つに分離して、それぞれを入力する第１のスイッチ回路および第２のスイッチ回路と、
所定の周波数情報を有する第２の入力信号を入力し、その周波数情報に基づいて前記第１のスイッチ回路および前記第２のスイッチ回路を導通または遮断するスイッチ切換制御回路と、
前記スイッチ切換制御回路の動作によって生成された前記第１のスイッチ回路および前記第２のスイッチ回路の出力信号を入力するオペアンプで構成された加減算回路と、
を有し、
前記第１の入力信号の振幅情報はそのままに、前記第１の入力信号と前記第２の入力信号とから得られる新たな周波数を有する出力信号を出力する変調回路において、
前記第１のスイッチ回路の出力端子と前記加減算回路の一方の入力端子との間に第１のフローティング抑制バッファ回路を設け、
前記第２のスイッチ回路の出力端子と前記加減算回路の他方の入力端子との間に第２のフローティング抑制バッファ回路を設け、
前記第１のフローティング抑制バッファ回路は、第１の定電圧発生手段と第１のバッファアンプとを直列に接続し、
前記第２のフローティング抑制バッファ回路は、第２の定電圧発生手段と第２のバッファアンプとを直列に接続し、
前記第１の定電圧発生手段および前記第２の定電圧発生手段は、前記第１のスイッチ回路または前記第２のスイッチ回路が遮断したときに、前記第１、第２のバッファアンプの入力端子が電気的にフローティング状態にならないように、それぞれ第１の定電圧と第２の定電圧とを発生するように構成されており、
前記第１の定電圧発生手段は、第３のスイッチ回路を有し、
前記第２の定電圧発生手段は、第４のスイッチ回路を有し、
前記第３のスイッチ回路および該第４のスイッチ回路は、前記第１のスイッチ回路および前記第２のスイッチ回路の出力端子と所定の電圧を出力する電源手段との間にそれぞれ設けられ、
前記第１の定電圧発生手段は、前記第１のスイッチ回路が遮断したときに前記第３のスイッチ回路が導通して前記所定の電圧を出力する電源手段に接続することで前記第１の定電圧を発生し、
前記第２の定電圧発生手段は、前記第２のスイッチ回路が遮断したときに前記第４のスイッチ回路が導通して前記所定の電圧を出力する電源手段に接続することで前記第２の定
電圧を発生し、
前記第１のスイッチ回路および前記第２のスイッチ回路が導通したときには前記第３のスイッチ回路および前記第４のスイッチ回路は遮断して前記第１の定電圧および前記第２の定電圧を発生しないことを特徴とする変調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、所定の信号と局発振回路からの信号とをミキシングする変調回路に関し、特に標準時刻情報信号を含む標準電波を受信し、時刻を表示する電波修正時計に用いる変調回路に関する。
【背景技術】
【０００２】
異なる複数の信号をミキシングして１つの信号を出力する回路をミキシング回路といい、このミキシング回路は、複数信号の掛け合わせを行う回路として広く利用されている。ミキシング回路は、さまざまな回路構成が提案されている。すなわち、トランスとダイオードを用いたリング変調器やアナログスイッチを用いた二重平衡変調器などである。
【０００３】
特にスイッチ回路を用いたミキシング回路は、大型で高価なトランスと固体差のあるダイオードとを用いたミキシング回路に比べ、回路の簡易化と小型化とが可能なため、信号の変復調回路として広く用いられている。
【０００４】
従来知られているミキシング回路は、オペアンプと抵抗とで構成された加減算回路とアナログスイッチとを有し、入力信号を変調する回路であって、小型な回路構成で低周波数でも制限を受けずに変調できるという特徴を有する。
【０００５】
このような従来知られているミキシング回路は、搬送波の位相のずれに起因する搬送波のリークが発生しており、二重平衡変調器の変調特性を低下させるという問題を生じていた。このような問題を解決するためには多くの提案を見るものである（例えば、特許文献１参照。）。
【０００６】
特許文献１に示した従来技術は、アナログスイッチとインバータと増幅器とを有し、入力信号をインバータもしくはフリップフロップ回路で位相反転した搬送波で変調する回路であって、搬送波の位相ずれが生じにくいという特徴がある。
【０００７】
詳しく説明する。図５は特許文献１に示した従来技術を説明するための回路図である。図５において、３０１は入力信号入力端子、３０２は局発信号入力端子、３０３と３０４とはアナログスイッチを用いた第１，第２のスイッチ回路、３０５はインバータ、３０６は増幅器、３０６ａは非反転入力端子、３０６ｂは反転入力端子、３０７は変調出力端子、３０８，３０９，３１０，３１１は抵抗である。
【０００８】
入力信号入力端子３０１は、第１，第２のスイッチ回路３０３，３０４に入力され、局発信号入力端子３０２は、第１のスイッチ回路３０３に入力されるとともに、インバータ３０５に入力している。インバータ３０５の出力は、第２のスイッチ回路３０４に入力され、第１のスイッチ回路３０３の出力は、抵抗３０８に入力している。抵抗３０８の出力は、抵抗３０９に入力されるとともに、非反転入力端子３０６ａに入力している。
また、第２のスイッチ回路３０４の出力は、抵抗３１０に入力され、抵抗３１０の出力は、反転入力端子３０６ｂと抵抗３１１とに入力され、抵抗３１１の出力は、増幅器３０６の出力端子である変調出力端子３０７に接続している。
【０００９】
第１，第２のスイッチ回路３０３，３０４に入力された搬送波により、入力信号入力端子３０１から入力された信号のスイッチング動作が行なわれ、搬送波と同じ周期で信号入力が断続される。信号入力は波形を櫛の歯状に変形され、第１，第２のスイッチ回路３０３，３０４から出力される。
これらの出力を増幅器３０６によって合成し、変調出力端子３０７に出力する。
【００１０】
特許文献１に示した従来技術は、第１，第２のスイッチ回路３０３，３０４に入力する搬送波をインバータもしくはフリップフロップで生成することにより、入力信号入力端子３０１から第１，第２のスイッチ回路３０３，３０４に至る間の搬送波の位相ずれを抑制し、搬送波リークの問題を解決するものである。
【００１１】
【特許文献１】特開平５−３０８２２５号公報（第３頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
特許文献１に示した従来技術は、２つのアナログスイッチである第１，第２のスイッチ回路３０３，３０４を切り換えて信号を伝達するが、これらのアナログスイッチが導通しているときは、加減算回路の電流が入力信号入力端子３０１に信号を入力している回路に影響を与えるという問題がある。
また、アナログスイッチ遮断時に加減算回路への入力電圧は定電圧にすべきであるが、消費電流を抑制するため加減算回路に高抵抗を用いた場合、高抵抗による浮遊容量と高抵抗を流れる電流量が少ないこととにより、加減算回路の入力電圧を定電圧にすることができず、アナログスイッチ遮断直前の入力信号電圧が保持されたまま加減算回路に入力されることになり、変調器の出力波形の振幅に不要な変動が現れるという問題があった。
【００１３】
本発明の変調回路は、これらの問題を解決するためになされるものであって、アナログスイッチ導通時に加減算回路の電流が前段回路に影響を与えるのを防ぎ、かつアナログスイッチ遮断時に加減算回路の入力電圧を定電圧にでき、変調器の出力に不要なノイズ周波数が含まれない変調回路を提供するものである。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、本発明は以下の構成を採用する。
【００１５】
所定の振幅情報を有する第１の入力信号を２つに分離して、それぞれを入力する第１のスイッチ回路および第２のスイッチ回路と、所定の周波数情報を有する第２の入力信号を入力し、その周波数情報に基づいて第１のスイッチ回路および第２のスイッチ回路を導通または遮断するスイッチ切換制御回路と、スイッチ切換制御回路の動作によって生成された第１のスイッチ回路および第２のスイッチ回路の出力信号を入力するオペアンプで構成された加減算回路と、を有し、第１の入力信号の振幅情報はそのままに、第１の入力信号と第２の入力信号とから得られる新たな周波数を有する出力信号を出力する変調回路において、
第１のスイッチ回路の出力端子と加減算回路の一方の入力端子との間に第１のフローティング抑制バッファ回路を設け、第２のスイッチ回路の出力端子と加減算回路の他方の入力端子との間に第２のフローティング抑制バッファ回路を設け、第１のフローティング抑制バッファ回路は、第１の定電圧発生手段と第１のバッファアンプとを直列に接続し、第２のフローティング抑制バッファ回路は、第２の定電圧発生手段と第２のバッファアンプとを直列に接続し、第１の定電圧発生手段および第２の定電圧発生手段は、第１のスイッチ回路または第２のスイッチ回路が遮断したときに、第１、第２のバッファアンプの入力端子が電気的にフローティング状態にならないように、それぞれ第１の定電圧と第２の定電圧とを発生することを特徴とする。
【００１６】
第１の定電圧発生手段は、第３のスイッチ回路を有し、第２の定電圧発生手段は、第４のスイッチ回路を有し、第３のスイッチ回路および第４のスイッチ回路は、第１のスイッチ回路および第２のスイッチ回路の出力端子と所定の電圧を出力する電源手段との間にそ
れぞれ設けられ、第１の定電圧発生手段は、第１のスイッチ回路が遮断したときに第３のスイッチ回路が導通して所定の電圧を出力する電源手段に接続することで第１の定電圧を発生し、第２の定電圧発生手段は、第２のスイッチ回路が遮断したときに第４のスイッチ回路が導通して所定の電圧を出力する電源手段に接続することで第２の定電圧を発生し、第１のスイッチ回路および第２のスイッチ回路が導通したときには第３のスイッチ回路および第４のスイッチ回路は遮断して第１の定電圧および第２の定電圧を発生しないことを特徴とする。
【発明の効果】
【００１８】
本発明の変調回路は、アナログスイッチ導通時に加減算回路の電流が前段回路に影響を与えるのを防ぎ、アナログスイッチ遮断時に加減算回路の入力電圧を定電圧にできるフローティング抑制バッファ回路を有する回路を備えている。
この回路は、アナログスイッチが遮断された側の加減算回路の入力電圧を定電圧にできるため、不要な直流電圧成分が加算されることのない正常な変調波形を出力できるようになり、波高値の変動を防ぐことができる。
このように、本発明の変調回路は、前段回路の性能を劣化させることなく波高値の変動を抑制しつつ変調波を出力できるため、より高精度な回路を構成することができる。
【００１９】
また、変調回路の出力に現れる不要な周波数成分が抑制できるため、電源やグランドを通した他の回路へのノイズ回り込みを防ぎ、後段に設けるフィルタ回路の次数を下げることができ、回路実装面積の小規模化と消費電力の低減に寄与できる。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明に係る変調回路の実施形態を図面参照しながら詳細に説明する。本発明の実施形態では、本発明の変調回路を、標準電波を受信し時刻を修正する電波修正時計の変調回路として用いた場合を例にして説明する。
【００２１】
［全体ブロックの説明：図１］
図１は、本発明の変調回路の第１の実施形態を説明するブロック図である。
図１において、１は第１のスイッチ回路、２は第２のスイッチ回路、３はスイッチ切換制御回路、４は第１のフローティング抑制バッファ回路、５は第２のフローティング抑制バッファ回路、６は加減算回路、７は第１の定電圧発生手段、８は第２の定電圧発生手段、９は第１のバッファアンプ、１０は第２のバッファアンプである。
【００２２】
第１のフローティング抑制バッファ回路４は、第１の定電圧発生手段７と第１のバッファアンプ９とを直列に接続した構成を有しており、第２のフローティング抑制バッファ回路５は、第２の定電圧発生手段８と第２のバッファアンプ１０とを直列に接続した構成を有している。
なお、第１のバッファアンプ９や第２のバッファアンプ１０は、オペアンプを用いた非反転増幅回路で構成することができる。例えば、電圧増幅率を１としたボルテージフォロワを用いる。
【００２３】
また、２０１は入力信号、２０２は局発切換入力信号、２０３は第１の切換制御信号、
２０４は第２の切換制御信号、２０５は第１のスイッチ出力信号、２０６は第２のスイッチ出力信号、２０７は第３の切換制御信号、２０８は第４の切換制御信号、２０９は第１のバッファ出力信号、２１０は第２のバッファ出力信号、２１１は変調出力信号である。
【００２４】
図示しない受信手段からの得られるタイムコードを含む入力信号２０１は、第１のスイッチ回路１と第２のスイッチ回路２とに入力しており、図示しない信号発生器から得られた所定の信号である局発切換入力信号２０２は、スイッチ切換制御回路３に入力している。
【００２５】
スイッチ切換制御回路３は、第１の切換制御信号２０３を生成して第１のスイッチ回路１に出力し、第２の切換制御信号２０４を生成して第２のスイッチ回路２に出力する。
また、スイッチ切換制御回路３は、第３の切換制御信号２０７を生成して第１の定電圧発生手段７に出力し、第４の切換制御信号２０８を生成して第２の定電圧発生手段８に出力する。
第１のスイッチ回路１の出力である第１のスイッチ出力信号２０５は、第１の定電圧発生手段７に入力し、第２のスイッチ回路２の出力である第２のスイッチ出力信号２０６は、第２の定電圧発生手段８に入力する。
【００２６】
第１の定電圧発生手段７の出力は、第１のバッファアンプ９に入力し、第２の定電圧発生手段８の出力は、第２のバッファアンプ１０に入力する。
第１のバッファアンプ９から出力される第１のバッファ出力信号２０９は、加減算回路６の一方の端子に入力し、第２のバッファアンプ１０から出力される第２のバッファ出力信号２１０は、加減算回路６の他方の端子に入力し、加減算回路６で加減算する。この加減算回路６で加減算された電圧波形は、変調出力信号２１１として出力される。
【００２７】
図１において、第１，第２の定電圧発生手段７，８において、制御信号が必要な例として第３の切換制御信号２０７と第４の切換制御信号２０８とを図示しているが、これに限定するものではない。抵抗回路を使って第１，第２の定電圧発生手段７，８を構成したときは、第３，第４の切換制御信号２０７，２０８を省略することができる。そのような構成についても後述する。
【００２８】
［スイッチ回路の構成説明：図２］
次に、スイッチ回路の構成例を説明する。図２は、図１に示す第１のスイッチ回路１および第２のスイッチ回路２にＭＯＳ素子を用いる回路例である。
図２において、２２０はＴＧ切換制御信号、２２２はＴＧ入力信号、２２３はＴＧ出力信号、２２１はインバータ、２２４はＰチャンネル型ＭＯＳ素子、２２５はＮチャンネル型ＭＯＳ素子、２２６は電源、２２７はグランドである。Ｐチャンネル型ＭＯＳ素子２２４とＮチャンネル型ＭＯＳ素子２２５とは、知られているＭＯＳ型トランジスタであるＭＯＳ型ＦＥＴを用いることができる。
【００２９】
なお、図２に示す回路例を図１に示す第１のスイッチ回路１とすれば、ＴＧ入力信号２２２は入力信号２０１に相当し、ＴＧ出力信号２２３は第１のスイッチ出力信号２０５に相当し、ＴＧ切換制御信号２１２０は第１の切換制御信号２０３に相当する。
【００３０】
ＴＧ切換制御信号２２０は、Ｐチャンネル型ＭＯＳ素子２２４のゲートとインバータ２２１とに入力する。
ＴＧ入力信号２２２は、Ｐチャンネル型ＭＯＳ素子２２４のドレイン端子もしくはソース端子のどちらか一方と、Ｎチャンネル型ＭＯＳ素子２２５のドレイン端子もしくはソース端子のどちらか一方とに接続する。
ＴＧ出力信号２２３は、ＴＧ入力信号２２２が接続されていない側のＰチャンネル型Ｍ
ＯＳ素子２２４のドレイン端子もしくはソース端子と、ＴＧ入力信号２２２の接続されていない側のＮチャンネル型ＭＯＳ素子２２５のドレイン端子もしくはソース端子とに接続する。
Ｐチャンネル型ＭＯＳ素子２２４のサブストレート端子は、グランド２２７に接続し、Ｎチャンネル型ＭＯＳ素子２２５のサブストレート端子は、電源２２６に接続する。
【００３１】
このように、２つのＭＯＳ素子のドレイン端子もしくはソース端子同士を接続するスイッチ回路を、トランスミッションゲートと呼ぶ。
【００３２】
［スイッチ回路の動作説明：図２］
次に、図２に示す回路の動作を説明する。この説明では、この回路への供給電源は負電源で説明する。つまり、電源２２６は負の電圧を出力する電源手段に接続する。もちろん、正電源で動作させてもよく、そのときは、電源２２６をグランド（つまり、０Ｖ）とし、グランド２２７を正の電圧を出力する電源手段に接続してもよい。
【００３３】
図２の構成においては、グランド２２７の電位に対しＰチャンネル型ＭＯＳ素子２２４のチャンネル形成のためのしきい値電圧の分だけ低い電圧をＴＧ切換制御信号２２０に加えることで、Ｐチャンネル型ＭＯＳ素子２２４のドレイン端子とソース端子との間が導通する。
インバータ２２１は、ＴＧ切換制御信号２２０の反転電位を出力し、電源２２６の電位に対しＮチャンネル型ＭＯＳ素子２２５のチャンネル形成のためのしきい値電圧の分だけ高い電圧をＮチャンネル型ＭＯＳ素子２２５のゲート端子に加えることで、Ｎチャンネル型ＭＯＳ素子２２５のドレイン端子とソース端子との間が導通する。
【００３４】
逆に、Ｐチャンネル型ＭＯＳ素子２２４のゲート端子にグランド電位と等しいかそれに近い電圧を加え、インバータ２２１によりその電圧が反転されＮチャンネル型ＭＯＳ素子２２５のゲート端子に負側電源２２６の電位に等しいかそれに近い電圧が加わると、Ｐチャンネル型ＭＯＳ素子２２４とＮチャンネル型ＭＯＳ素子２２５とのドレイン端子とソース端子との間は遮断する。
【００３５】
したがって、単純に図２に示す回路を動作させるには、ＴＧ切換制御信号２２０に電源２２６の電位を入力することで、ＴＧ入力信号２２２とＴＧ出力信号２２３とを導通させることができる。
また、ＴＧ切換制御信号２２０にグランド２２７の電位を入力することで、ＴＧ入力信号２２２とＴＧ出力信号２２３とを遮断できる。
【００３６】
［変調回路の動作説明：図１］
次に本発明の変調回路の動作を図１を参照しながら説明する。
スイッチ切換制御回路３は、第１のスイッチ回路１と第２のスイッチ回路２とが同時に導通しないように、第１の切換制御信号２０３と１８０度位相がずれた第２の切換制御信号２０４を、第１のスイッチ回路１と第２のスイッチ回路２とにそれぞれ出力する。
第１のスイッチ回路１では、第１の切換制御信号２０３の波形電圧レベルに合わせて入力信号２０１を通過させ、第１の切換制御信号２０３とのミキシングを行う。また、第２のスイッチ回路２も同様にミキシングを行う。
【００３７】
スイッチ切換制御回路３は、第１のスイッチ回路１を遮断状態にすると、第３の切換制御信号２０７により第１の定電圧発生手段７が定電圧を発生し出力するように制御する。
また、スイッチ切換制御回路３は、第１のスイッチ回路１を導通させるときには、第１の定電圧発生手段７が第１のスイッチ出力信号２０５と同等の電圧を出力するよう制御を行う。
第２の定電圧発生手段８も同様にスイッチ切換制御回路３から第４の切換制御信号２０８で制御される。
【００３８】
スイッチ切換制御回路３からの第３の切換制御信号２０７により、第１のスイッチ回路１が導通され、第１の定電圧発生手段７の出力に現れた第１のスイッチ出力信号２０５と同等の電圧は、第１のバッファアンプ９でバッファされ、第１のバッファ出力信号２０９を加減算回路６に入力して演算を行う。
このとき、スイッチ切換制御回路３からの第４の切換制御信号２０８により第２のスイッチ回路２は遮断されており、第２の定電圧発生手段８で発生した定電圧が第２のバッファアンプ１０を通して加減算回路６に入力され演算を行う。
【００３９】
スイッチ切換制御回路３からの第４の切換制御信号２０８により、第２のスイッチ回路２が導通され、第２の定電圧発生手段８の出力に現れた第２のスイッチ出力信号２０６と同等の電圧は、第２のバッファアンプ１０でバッファされ、第２のバッファ出力信号２１０を加減算回路６に入力して演算を行う。
このとき、スイッチ切換制御回路３からの第３の切換制御信号２０７により第１のスイッチ回路１は遮断されており、第１の定電圧発生手段７で発生した定電圧が第１のバッファアンプ９を通して加減算回路６に入力され演算を行う。
【００４０】
このようにすることで、遮断されたスイッチ回路側から加減算回路６には定電圧が入力されるため、フローティングにより保持された電圧が加算されずに済む。
波高値によってタイムコードを判定している電波修正時計では、変調出力信号２１１の波高値に不必要な変動が加わると誤判定につながってしまうため、変調出力信号波高値の変動抑制は大変重要である。本発明の変調回路では、タイムコードを含む変調出力信号２１１の波高値に不要な変動を生じさせることなく変調信号を出力することができる。
【００４１】
ところで、第１の定電圧発生手段７および第２の定電圧発生手段８で発生した定電圧は、入力信号２０１の基準電圧と同じ電圧である。例えば、入力信号２０１がバイアス電圧のかかっていない交流信号なら定電圧は０Ｖであるし、電源が負電圧範囲で回路を動作させる場合は、負電圧範囲で回路が動作する上でグランド相当としている電圧となる。
【００４２】
［フローティング抑制バッファ回路の構成説明：図３］
次に、フローティング抑制バッファ回路の構成例を説明する。図３は、本発明の変調回路のフローティング抑制バッファ回路の第１の実施形態を説明するブロック図である。
図３において、１５はスイッチ回路、１５ａ，１５ｂはＭＯＳ素子、２１はオペアンプ、３０は定電圧電源、２１２はフローティング抑制バッファ回路入力、２１３はフローティング抑制バッファ回路出力、２１４はフローティング抑制バッファ回路制御入力である。
スイッチ回路１５は、２つのＭＯＳ素子１５ａ，１５ｂを接続してなるトランスミッションゲートである。１５ｃはインバータであり、この２つのＭＯＳ素子のゲートに入力される信号を反転させる。バッファアンプ１６は、オペアンプ２１をボルテージフォロアとして用いている。
【００４３】
なお、フローティング抑制バッファ回路入力２１２は、図１における第１，第２のスイッチ出力信号２０５，２０６に相当し、フローティング抑制バッファ回路出力２１３は、第１，第２のバッファ出力信号２０９，２１０に相当し、フローティング抑制バッファ回路制御入力２１４は、第３，第４の切換制御信号２０７，２０８に相当し、バッファアンプ１６は、第１，第２のバッファアンプ９，１０に相当する。
【００４４】
図３のフローティング抑制バッファ回路入力２１２は、スイッチ回路１５に入力すると
ともに第１のバッファアンプ９に入力する。スイッチ回路１５のもう一方の端子は定電圧電源３０に接続し、フローティング抑制バッファ回路制御入力２１４は図２のＴＧ切換制御信号２２０に相当するスイッチ回路１５の制御端子に入力する。
オペアンプ２１の出力は、バッファアンプ１６を構成しているため自身の負側入力端子に接続しているが、フローティング抑制バッファ回路出力２１３としても出力し、加減算回路６に入力する。
【００４５】
［フローティング抑制バッファ回路の動作説明：図１、図３］
次に、図３に示すフローティング抑制バッファ回路の動作を図１も用いて説明する。なお、次に示す説明では、図３に示す回路例を図１に示す第１のフローティング抑制バッファ回路４と第２のフローティング抑制バッファ回路５とに用いたものとして説明するので、図３に示す構成の番号が説明上、重複して用いられている。
【００４６】
スイッチ切換制御回路３から出力された第１の切換制御信号２０３により第１のスイッチ回路１が導通し、第３の切換制御信号２０７により第１のフローティング抑制バッファ回路４内の第１の定電圧発生手段７であるスイッチ回路１５が遮断して、第１のスイッチ出力信号２０５はそのまま第１のバッファアンプ９の入力に伝達される。
第１のバッファアンプ９は、加減算回路６と第１のスイッチ出力信号２０５とを電流的に分離しながら、第１のスイッチ出力信号２０５の電圧波形を加減算回路６に入力する。これにより、入力信号２０１と加減算回路６とは、相互の回路動作に影響を受けることがない。
【００４７】
その一方で、スイッチ切換制御回路３から出力された第２の切換制御信号２０４により第２のスイッチ回路２が遮断し、第４の切換制御信号２０８により第２のフローティング抑制バッファ回路５内の第２の定電圧発生手段８であるスイッチ回路１５が導通して、定電圧電源３０による定電圧が第２のバッファアンプ１０を介して加減算回路６に入力され、第１のバッファ出力信号２０９と第２のバッファ出力信号２１０との演算を行う。
【００４８】
次に、スイッチ切換制御回路３から出力された第２の切換制御信号２０４により、第２のスイッチ回路２が導通し、第４の切換制御信号２０８により、第２のフローティング抑制バッファ回路５内の第２の定電圧発生手段８であるスイッチ回路１５が遮断して、第２のスイッチ出力信号２０６はそのまま第２のバッファアンプ１０の入力に伝達される。
第２のバッファアンプ１０は、加減算回路６と第２のスイッチ出力信号２０６とを電流的に分離しながら、第２のスイッチ出力信号２０６の電圧波形を加減算回路６に入力する。これにより、入力信号２０１と加減算回路６とは、相互の回路動作に影響を受けることがない。
【００４９】
その一方で、スイッチ切換制御回路３から出力された第１の切換制御信号２０３により第１のスイッチ回路１が遮断し、第３の切換制御信号２０７により第１のフローティング抑制バッファ回路４内の第１の定電圧発生手段７であるスイッチ回路１５が導通して、定電圧電源３０による定電圧が第１のバッファアンプ９を介して加減算回路６に入力され、第１のバッファ出力信号２０９と第２のバッファ出力信号２１０との演算を行う。
【００５０】
従って、第１，第２のスイッチ回路１，２のうち遮断されたスイッチ回路側から加減算回路６に入力される電圧は定電圧とすることができ、フローティングにより保持された電圧が加算されることを防ぐことができる。これにより、変調出力信号２１１の波高値にフローティング電圧成分による変動が現れることなく、タイムコードの判定を容易にする。
【００５１】
［フローティング抑制バッファ回路の別の構成説明：図４］
次に、フローティング抑制バッファ回路の別の構成例を説明する。図４は、本発明の変
調回路のフローティング抑制バッファ回路の第２の実施形態を説明するブロック図である。
図４に示す第２の実施形態と図３に示す第１の実施形態との違いは、スイッチ回路１５（２つのＭＯＳ素子を用いるトランスミッションゲート）を抵抗１７で置き換えたところである。すでに説明した同一の構成には同一の番号を付与している。
【００５２】
フローティング抑制バッファ回路入力２１２は、オペアンプ２１の正側に入力するとともに抵抗１７を介して定電圧電源３０に接続する。オペアンプ２１の出力と負入力端子とにかかわる接続は、すでに説明した構成と同一である。
図１のスイッチ切換制御回路３から出力される第３，第４の切換制御信号２０７，２０８に対応する制御信号は、そもそも使用しないため省略している。
フローティング抑制バッファ回路入力２１２は、図１における第１，第２のスイッチ出力信号２０５，２０６に相当し、フローティング抑制バッファ回路出力２１３は第１，第２のバッファ出力信号２０９，２１０に相当し、バッファアンプ１６は第１，第２のバッファアンプ９，１０に相当する。
【００５３】
［フローティング抑制バッファ回路の動作説明：図１、図４］
次に、図４に示すフローティング抑制バッファ回路の動作を図１も用いて説明する。なお、次に示す説明では、図４に示す回路例を図１に示す第１のフローティング抑制バッファ回路４と第２のフローティング抑制バッファ回路５とに用いたものとして説明するので、図４に示す構成の番号が説明上、重複して用いられている。
【００５４】
スイッチ切換制御回路３から出力された第１の切換制御信号２０３により、第１のスイッチ回路１が導通し、第２の切換制御信号２０４により、第２のスイッチ回路２が遮断すると、第１のフローティング抑制バッファ回路４では、第１のスイッチ出力信号２０５の電圧波形が第１のバッファアンプ９を介して加減算回路６に入力され、一方、第２のフローティング抑制バッファ回路５では、抵抗１７を介した定電圧電源３０の定電圧が第２のバッファアンプ１０に入力され、バッファされて加減算回路６に入力される。
【００５５】
同様に、スイッチ切換制御回路３から出力された第２の切換制御信号２０４により、第２のスイッチ回路２が導通し、第１の切換制御信号２０３により、第１のスイッチ回路１が遮断すると、第２のフローティング抑制バッファ回路５では、第２のスイッチ出力信号２０６の電圧波形が第２のバッファアンプ１０を介して加減算回路６に入力され、一方、第１のフローティング抑制バッファ回路４では、抵抗１７を介した定電圧電源３０の定電圧が第１のバッファアンプ９に入力され、バッファされて加減算回路６に入力される。
【００５６】
第１，第２のバッファアンプ９，１０は、加減算回路６と第１，第２のスイッチ出力信号２０５，２０６を電流的に分離するため、入力信号２０１と加減算回路６とは、相互の回路動作に影響を受けることがない。
従って、第１，第２のスイッチ回路１，２のうち遮断されたスイッチ回路側から加減算回路６に入力される電圧は定電圧とすることができ、フローティングにより保持された電圧が加算されることを防ぐことができる。これにより、変調出力信号２１１の波高値にフローティング電圧成分による変動が現れることなく、タイムコードの判定を容易にする。
【産業上の利用可能性】
【００５７】
本発明の変調回路は、搬送波の位相のずれに起因する搬送波のリークを防止しながら、変調出力に不要な波高値変動を起こさずミキシングを行うことができる。このため、自己回路のノイズ混入を極力防ぐ必要のある高ゲインアンプを用いた変復調回路に適用できる。
【図面の簡単な説明】
【００５８】
【図１】本発明の変調回路を説明するブロック図である。
【図２】本発明の変調回路を構成するスイッチ回路を説明する回路図である。
【図３】本発明の変調回路を構成するフローティング抑制バッファ回路を説明する回路図である。
【図４】本発明の変調回路を構成するフローティング抑制バッファ回路の異なる構成を説明する回路図である。
【図５】特許文献１に示した従来技術を説明する回路図である。
【符号の説明】
【００５９】
１  第１のスイッチ回路
２  第２のスイッチ回路
３  切換信号回路
４  第１のフローティング抑制バッファ回路
５  第２のフローティング抑制バッファ回路
６  加減算回路
７  第１の定電圧発生手段
８  第２の定電圧発生手段
９  第１のバッファアンプ
１０  第２のバッファアンプ
１５  スイッチ回路
１７  抵抗
１６  バッファアンプ
２１  オペアンプ
３０  定電圧電源
２０１  入力信号
２０２  局発切換入力信号
２０３  第１の切換制御信号
２０４  第２の切換制御信号
２０５  第１のスイッチ出力信号
２０６  第２のスイッチ出力信号
２０７  第３の切換制御信号
２０８  第４の切換制御信号
２０９  第１のバッファ出力信号
２１０  第２のバッファ出力信号
２１１  変調出力信号
２１２  フローティング抑制バッファ回路入力
２１３  フローティング抑制バッファ回路出力
２１４  フローティング抑制バッファ回路制御入力
２２０  ＴＧ切換制御信号
２２２  ＴＧ入力信号
２２３  ＴＧ出力信号
２２１  インバータ
２２４  Ｐチャンネル型ＭＯＳ素子
２２５  Ｎチャンネル型ＭＯＳ素子
２２６  電源
２２７  グランド
【図１】
0004723546.tif 000002
【図２】
0004723546.tif 000003
【図３】
0004723546.tif 000004
【図４】
0004723546.tif 000005
【図５】
0004723546.tif 000006