(57)【特許請求の範囲】
【請求項１】
第１基板と、第２基板と、前記第１及び第２基板との間に設けられた隔壁と、前記第１及び第２基板と隔壁によって形成される密閉空間に配置された泳動粒子と分散媒からなる液層と、第１基板上に形成された第１電極と、前記隔壁に形成された第２電極とを備えた電気泳動表示素子において、
前記第１電極と前記第２電極とを接続する抵抗層を有し、
前記抵抗層の体積抵抗率が１０６Ωｃｍ乃至１０１２Ωｃｍであることを特徴とする電気泳動表示素子。
【請求項２】
前記抵抗層が前記第２電極と前記第１電極を覆うように一体で形成されていることを特徴とする請求項１に記載の電気泳動表示素子。
【請求項３】
前記抵抗層の抵抗値が前記液層の抵抗値よりも小さいことを特徴とする請求項１又は２に記載の電気泳動表示素子。
【請求項４】
前記第１電極と前記抵抗層との間に絶縁層を有し、前記第１電極と前記抵抗層とが前記絶縁層の中のコンタクトホールを介して接続されていることを特徴とする請求項１乃至３のいずれか１項に記載の電気泳動表示素子。
【請求項５】
前記絶縁層は、着色層を含むことを特徴とする請求項４に記載の電気泳動表示素子。
【請求項６】
前記コンタクトホールに接続用材料を充填し、前記接続用材料を介して前記第１電極と前記抵抗層とが接続されていることを特徴とする請求項４又は５に記載の電気泳動表示素子。
【請求項７】
前記抵抗層は、ポリシラン、ポリシロキサン、ポリアセチレンの有機膜もしくはそれらの複合体もしくはそれらの共重合体であることを特徴とする請求項１乃至６のいずれか１項に記載の電気泳動表示素子。
【請求項８】
前記抵抗層は、半導体膜であることを特徴とする請求項１乃至６のいずれか１項に記載の電気泳動表示素子。
【請求項９】
前記抵抗層は、金属粉もしくはカーボン粒子がエポキシ樹脂もしくはポリプロピレン樹脂に配合された導電性樹脂膜であることを特徴とする請求項１乃至６のいずれか１項に記載の電気泳動表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動表示素子及び電気泳動表示素子の駆動方法に関する。
【背景技術】
【０００２】
近年、情報機器の発達に伴い、低消費電力且つ薄型の表示装置のニーズが増しており、これらのニーズに合わせた表示装置の研究、開発が盛んに行われている。
【０００３】
特に、ウエアラブルＰＣや電子手帳等の用途から屋外で使用されることが多く、低消費電力かつ省スペースであることが望まれるため、例えば液晶ディスプレイ等の薄型ディスプレイによる表示機能と座標入力処理を一体化し、ディスプレイに表示された内容をペン或いは指で押圧操作することにより直接的に入力できる物が製品化されている。
【０００４】
しかし、多くの液晶はいわゆるメモリ性が無い為、表示期間中は液晶に対して電圧印加を行い続ける必要がある。一方で、メモリ性を有する液晶においては、ウエアラブルＰＣのようにさまざまな環境における使用を想定した場合の、信頼性を確保することが難しく実用化には至っていない。
【０００５】
そこで、メモリ性を有する、薄型軽量ディスプレイ方式の一つとして、電気泳動表示装置がある。この電気泳動表示装置は、所定間隙を開けた状態に配置された一対の基板と、その基板間隙に注入された絶縁性液体と、絶縁性液体に分散された多数の帯電泳動粒子と、絶縁性液体に近接するように配置された一対の電極と、これら電極を覆うように絶縁層とを備えた電気泳動表示素子を備えている（例えば、特許文献１参照）。
【０００６】
図１６は、このような従来の電気泳動表示素子の構成の一例を示すものであり、（ａ）に示すように分散媒である絶縁性液体１０３に分散された多数の帯電泳動粒子１０４を広い面積に配置した場合と、（ｂ）に示すように帯電泳動粒子１０４を狭い面積に集積させた場合との色の違いを利用して種々の表示を行うようになっている。なお、図中、１０５は画素電極、１０６は共通電極であり、この共通電極１０６は画素を仕切るように配置され、これらの電極１０５，１０６はそれぞれ絶縁膜１０７，１０８で覆われている。
【０００７】
【特許文献１】特許第３４２１４９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、従来の電気泳動表示素子において、画素電極１０５と共通電極１０６間に電圧を印加したとき、等電位線は図１７に示す点線のようになる。ここで、この図から、画素周辺の電極間の狭い場所では等電位線が密なため電界が強く、画素Ｇの中央部では電界が弱くなることから、絶縁性液体１０３と帯電泳動粒子１０４とからなる液層内の電界は不均一なことがわかる。上下の基板に電極を設けて帯電泳動粒子を移動させる垂直移動型電気泳動表示素子においてはこのような電界不均一は生じないが、水平移動型の場合には、通常、画素内の電極と、画素周囲の電極との間で帯電泳動粒子を移動させるので、著しい電界不均一が生じる。
【０００９】
そのため、中間調を表示する際に、印加電圧に応じて表示電極上に帯電泳動粒子を部分的に移動させようとすると、印加電圧と中間調の関係が線形から大きく外れて、位置の制御が困難となり、安定した階調を表示することができない。
【００１０】
また、黒を表示する場合においては、画素電極１０５にマイナスの電圧を印加して帯電泳動粒子を画素電極上に集めて表示を行うが、画素Ｇの中央方向への電界が非常に弱いため、帯電泳動粒子が画素中央部まで到達せず、十分なコントラストが得られない。
【００１１】
さらに、電界の強い場所では、帯電した帯電泳動粒子とカウンターイオンの分極も非常に大きくなるため、粒子移動のために電圧を印加した後、電極間を短絡すると、粒子間反発及び粒子・イオン引力による反電場が発生し、それによって粒子が動いてしまい、表示のメモリ性が失われる場合があった。
【００１２】
一方、電気泳動表示素子のカラー化においては、カラーフィルターを用いる方式が最も簡単であり、従来の電気泳動表示素子においては、カラーフィルターを対向基板側に形成する場合と、反射電極上に形成する場合の２通りがある。
【００１３】
ここで、カラーフィルターを対向基板側に形成する場合には、カラーフィルターと画素とが一致するようにセルを組み立てるようにしているが、この際、カラーフィルターと画素との位置ずれが生じる。そして、このような位置ずれが生じた場合、隣接画素間での混色を招くことから、これを防ぐため、位置合わせマージン分のブラックマトリックスを対向基板側に設ける必要がある。
【００１４】
しかし、このようにブラックマトリックスを設けた場合には、高い開口率を得ることが困難である。特に、１５０ｐｐｉ以下の高精細画素を形成する場合や、熱膨張係数の高いプラスチック基板を使用する場合では、開口率の低下が著しい。
【００１５】
これに対し、カラーフィルターを反射電極上に形成する場合は、図１８のように直接画素にカラーフィルター１０９ａ，１０９ｂ，１０９ｃを形成することによって開口率低下を抑えることが出来る。しかし、このようなセル構成では焼きつきの原因である残留ＤＣが発生する場合があり、それによってもメモリ性が損なわれる。
【００１６】
この対策としては、絶縁層、即ちカラーフィルター上に透明電極を形成して、絶縁層の残留ＤＣが溜まらない構成にする方法があるが、構造が複雑になる上、透明電極による光吸収も無視できない。
【００１７】
このような従来の電気泳動表示素子の課題を改善して、メモリ性を維持しかつ明るさを改善することが望まれていた。
【課題を解決するための手段】
【００１８】
本発明は、第１基板と、第２基板と、前記第１及び第２基板との間に設けられた隔壁と、前記第１及び第２基板と隔壁によって形成される密閉空間に配置された泳動粒子と分散媒からなる液層と、第１基板上に形成された第１電極と、前記隔壁に形成された第２電極とを備えた電気泳動表示素子において、
前記第１電極と前記第２電極とを接続する抵抗層を有し、前記抵抗層の体積抵抗率が１０６Ωｃｍ乃至１０１２Ωｃｍであることを特徴とするものである。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を実施するための最良の形態を図面を用いて詳細に説明する。
【００２１】
図１は、本発明の第１の実施の形態に係る電気泳動表示素子の概略構成を示す図であり、図１において、１は第１基板、２は第２基板、Ｇは画素である。ここで、第２基板２は、例えば透明ガラスや透明フィルムなどの光透過性板で構成されている。なお、第１基板１は必ずしも透明である必要はなく、フィルム基板や金属基板等で構成してもよい。
【００２２】
第１基板上には表示面形成体８が形成されている。ここで、この表示面形成体８は、透明な材料、あるいは所望の色で着色された材料を用いて形成されるものであり、例えば、アクリル樹脂、エポキシ樹脂、シリコン樹脂などのプラスチック材料あるいはガラスなどを使用できる。また、これらに酸化チタン、酸化亜鉛、酸化アルミニウムなどの無機酸化物顔料、染料を混ぜ合わせて着色化、光散乱化させてもよい。
【００２３】
表示面形成体８の上には、第１電極５が形成されている。ここで、この第１電極５としては、ＩＴＯ膜だけではなく、Ａｌ膜等の金属膜を用いてもよい。また、第１電極５のサイズは画素面積の３０％以下で、どのような形状でもよい。ただし、液層内の電界を十分に均一化させるためには、１０％以下のサイズで、画素Ｇと相似な形状が好ましい。
【００２４】
図２は、本実施の形態に係る画素Ｇの構成を示す平面図であり、画素ピッチ５０μｍの正方形画素に、５μｍ×５μｍの正方形の第１電極５が形成されている。なお、第１電極５の占める割合は１％である。また、画素Ｇが長方形の場合は、図３の（ａ）および図３の（ｂ）に示すように、第１電極５をライン状に、または複数個設けても良い。
【００２５】
また、第１基板１と第２基板２との間には、第１基板１と第２基板２との間隔を所定間隔に保ち、かつ隣接する画素とを隔てるための隔壁６が設けられている。ここで、この隔壁６の厚さは通常５μｍ〜３０μｍ程度であり、隔壁６としては一般に使用されているレジスト材料或いは、熱可塑性材料、紫外線硬化材料などを使用できる。また、この隔壁６の表面には第２電極７が形成されており、この第２電極７は、Ａｌ、Ｔｉの金属膜だけでなく、ＩＴＯ膜で構成しても良い。
【００２６】
そして、これら第２電極７と第１電極５を覆うように抵抗層９が形成されている。ここで、この抵抗層９としては、光透過性の材料で、ポリシラン、ポリシロキサン、ポリアセチレンなどの有機膜、もしくはそれの複合体、共重合体、または、カーボン含有膜、インジウム−スズ酸化物（ＩＴＯ）などの無機膜、またはシリコンなどの半導体膜、または導電性のフィラ（充填物）、例えば金属粉、カーボン粒子等をエポキシ樹脂、ポリプロピレン樹脂等に配合して得る導電性樹脂膜を使用できる。さらに界面部材として、これらの膜の積層膜でもよい。体積抵抗率は１０６Ωｃｍ〜１０１２Ωｃｍ、膜厚は１ｎｍ〜２００ｎｍが望ましい。
【００２７】
なお、本実施の形態においては、電気泳動表示素子の製造を簡単にするため、抵抗層９を第２電極７と第１電極５を覆うように形成したが、少なくとも抵抗層９を介して第２電極７と第１電極５とが接続されていれば良い。
【００２８】
一方、第１及び第２基板１，２、隔壁６との間に形成される密封空間には、液層分散媒と、この分散媒に分散されている帯電した電気泳動粒子４を含み、液層を形成する電気泳動分散液３が封入されている。ここで、液層分散媒としては、水、メタノール、エタノール、アセトン、ヘキサン、トルエン、長鎖アルキル基を有するベンゼン類等の芳香族炭化水素等又は、その他の種々の油類等の単独又はこれらの混合物に界面活性剤等を配合したものを用いることができる。
【００２９】
また、電気泳動粒子４は、分散媒中で電位差による電気泳動により移動する性質を有する有機あるいは無機の粒子であり、この電気泳動粒子としては、例えば、アニリンブラック、カーボンブラック等の黒色顔料、二酸化チタン、三酸化アンチモン等の白色顔料、アゾ系顔料、その他着色顔料等の１種又は２種以上を用いることができる。
【００３０】
さらに、これらの顔料には、必要に応じ、電解質、界面活性剤、樹脂、ゴム、油等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加することができる。
【００３１】
なお、本実施の形態では、第１電極５と第２電極７との間には、駆動電圧を発生する駆動電圧発生装置が接続されている。
【００３２】
次に、このように構成された電気泳動表示素子の動作について説明する。以下の説明では、電気泳動粒子４は正に帯電している場合を例に挙げるが、負に帯電している場合でも、電気泳動粒子の動く方向が逆になることを考慮すれば同様に説明することができる。
【００３３】
図４に駆動波形を示す。ここで、第２電極７の電位は０Ｖとする。図４（ａ）は第１電極電位、図４（ｂ）は図１中の点Ａにおける抵抗層電位（導電膜電位）、図４（ｃ）は光学応答を示している。また、時間ｔ１からｔ２の期間はリセット期間、ｔ２からｔ３の期間は書込み期間に相当する。
【００３４】
リセット期間では電気泳動粒子の位置を所定の位置に揃えるために、リセット電圧Ｖｒを印加する。このとき図１中の点Ａにおける抵抗層９の電位は、抵抗分圧により第２電極電位（０Ｖ）と第１電極電位（Ｖｒ）の間の電位となる。
【００３５】
その後、書込み期間に移ると書込み電圧Ｖｗが印加され、同様に抵抗層電位も変化し、抵抗分圧により、第１電極電位（Ｖｗ）よりも低い電位となる。
【００３６】
書込み終了後、電圧を０Ｖに落として表示状態維持期間へ移行する。ここで、第１電極上の抵抗層９の法線方向の抵抗、及び、第２電極表面の抵抗層９の法線方向抵抗を第１電極と第２電極間の液層の抵抗よりも十分に低くしておけば残留ＤＣは溜まらないので、０Ｖに落とした直後、逆方向の電場は発生せず、メモリ性は損なわれない。
【００３７】
ところで、このように第１電極５と第２電極７とを抵抗層９を介して接続することにより、駆動電圧を印加した場合、抵抗層内に電位勾配が生じ、抵抗分圧により抵抗層９の電位は第２電極７に近いほど小さくなり、遠い場所では電位差が大きくなる。図５は、このときの等電位線の状態を示すものであり、図５に示すように第１電極５と第２電極７間の等電位線の間隔が従来と比べて格段に広くなるので、隔壁電極近傍の電界が小さくなる。
【００３８】
従って、液層中の極端な電界不均一性が解消され、電気泳動粒子にかかる電界もほぼ均一となる。そして、このように電界を均一にすることにより、印加電圧パルスのパルス幅を変えて帯電泳動粒子の移動量を制御することが容易になり、この結果、安定した中間調表示を得ることが出来る。
【００３９】
また、第１電極５が表示画素Ｇの中央部に形成されているので、黒を表示する時に中央に向かう横方向の電界が生じる。このため、電気泳動粒子が中央部まで到達するようになり、コントラストを格段に向上させることができる。さらに、電界均一化によって粒子・イオンの分極による反電場を抑えることができ、十分なメモリ性も得ることも可能である。
【００４０】
次に、本発明の第２の実施の形態について説明する。
【００４１】
図６は本実施の形態に係る電気泳動表示素子の概略構成を示す図であり、図６において、図１と同一符号は、同一または相当部分を示している。
【００４２】
図６において、１３は第１基板１上に形成された凹凸部であり、１２は凹凸部１３の上面に形成された第１電極である。ここで、この凹凸部１３は、例えば感光性樹脂を塗布した後、露光およびウェット現像を行うことで形成することができる。また、ガラスに微細な凹凸を作る方法でも良い。また、この凹凸部上に形成された第１電極１２の材料としては、ＡｌやＡｇなど反射率の高い材料を用いることが望ましい。
【００４３】
そして、このように凹凸部上に第１電極１２を形成することによって、第１電極１２に光を拡散させる機能を持たせることができる。また、凹凸部１３の傾斜角の分布を制御し、視野角を拡大させるとともに外光を効率良く反射させることができるので、第１の実施の形態よりも明るい良好な表示が得られる。また、ＩＴＯ電極を用いなくとも反射率の維持が可能となるため、プロセスの簡略化が可能となる。
【００４４】
１０ａ、１０ｂ、１０ｃは、第１電極上に形成されている絶縁層を構成する着色層であり、この着色層１０ａ，１０ｂ，１０ｃは、例えば、赤色または、緑色または、青色の顔料を分散させた紫外線硬化型アクリル樹脂レジストで構成されている。なお、この着色層１０ａ，１０ｂ，１０ｃの膜厚は通常０．５μｍ〜４μｍ程度である。
【００４５】
１１は、画素の中央部に形成されたコンタクトホールであり、抵抗層９は第２電極７と共に着色層上に形成された隔壁６と、着色層１０ａ，１０ｂ，１０ｃとコンタクトホール１１を覆うように形成されている。これにより、第１電極１２と第２電極７とは、コンタクトホール１１内に形成された抵抗層９とを介して接続されることになる。
【００４６】
また、本実施の形態において、このコンタクトホール１１は第２電極７から最も遠い場所、即ち、画素Ｇのほぼ中央部に形成されている。そして、このようにコンタクトホール１１を画素Ｇのほぼ中央部に形成することにより、画素Ｇの中央部と第２電極間の電位差が最も大きくなる。これにより、黒表示時に中央に向かう横方向の電界が生じ、この結果、電気泳動粒子４が画素中央部まで到達するようになり、コントラストが格段に向上する。
【００４７】
次に、このように構成された電気泳動表示素子の動作について説明する。なお、以下の説明では、電気泳動粒子は正に帯電している場合を例に挙げるが、負に帯電している場合でも、電気泳動粒子の動く方向が逆になることを考慮すれば同様に説明することができる。
【００４８】
図７に駆動波形を示す。ここで、第２電極の電位は０Ｖとする。
【００４９】
図７（ａ）は第１電極電位、図７（ｂ）は図６中の点Ａにおける抵抗層電位（導電膜電位）、図７（ｃ）は光学応答を示している。また、時間ｔ１からｔ２の期間はリセット期間、ｔ２からｔ３の期間は書込み期間、ｔ３からｔ４の期間は電圧オフ移行期間に相当する。
【００５０】
時間ｔ１では、電気泳動粒子４の位置を所定の位置に揃えるために、リセット電圧Ｖｒを印加する。印加直後は、図６中の点Ａにおける抵抗層電位は、抵抗層９と第１電極間の容量と、着色層（絶縁層）１０ａ，１０ｂ，１０ｃと第１電極間の容量の比で分圧されることによりほぼ印加電圧と同じ電位になる。しかし、その後、抵抗層９の抵抗分圧により所定の電圧に落ち着く。この時定数は、抵抗層９の抵抗及び、抵抗層９と第１電極間で形成される容量により調整可能である。
【００５１】
その後、書込み期間に移ると書込み電圧Ｖｗが印加される。このとき、抵抗層電位は容量分圧により電圧Ｖｗ以上の電位になるが、リセット期間中と同様の時定数で抵抗分圧の所定の電圧に落ち着く。そして、図７（ｃ）に示すように所定の階調レベルになった後、電圧オフ移行期間に移る。
【００５２】
ここで、時間ｔ３直後に、０Ｖにすると、抵抗層９と第１電極間に溜まっている電荷により逆極性の電場が生じ、メモリ性を損なってしまう。そこで、第１電極電位をセルの時定数よりも長い時定数で徐々に０Ｖに変化するようにすれば、逆極性の電場の発生を抑えることができ、メモリ性を維持することが可能となる。
【００５３】
つまり、表示するための電圧を第１電極５と抵抗層間に印加した後、着色層（絶縁層）１０ａ，１０ｂ，１０ｃの容量と抵抗層９で決定される時定数よりも大きい時定数で、実質的に０Ｖに変化させることにより、着色層（絶縁層）１０ａ，１０ｂ，１０ｃに溜まる残留ＤＣの時定数よりも長い時定数で印加電圧を０Ｖに落とすことが可能になる。この結果、液層に対して逆極性の電圧がかかるのが抑制され、電気泳動粒子が逆方向へ移動することなく良好なメモリ性を得ることが出来る。
【００５４】
次に、本発明の第３実施の形態について説明する。
【００５５】
図８は、本実施の形態に係る電気泳動表示素子の概略構成を示す図であり、図８において、図６と同一符号は、同一または相当部分を示している。
【００５６】
図８において、１２はコンタクトホール１１に充填された接続用材料であり、この接続用材料１２を介して、コンタクトホール１１において第１電極５と抵抗層９とが接続されている。そして、このように構成することにより、抵抗層９の表面の段差を小さくすることができ、電気泳動粒子４がコンタクトホール部の段差に張り付くといった問題を解決することができる。
【００５７】
なお、このような接続用材料１２としては、抵抗層９の抵抗よりも低い材料が望ましく、Ａｌ、Ｔｉなどの金属やＩＴＯ、導電性樹脂などを用いても良い。そして、このように接続用材料１２の抵抗が低い場合には、コンタクトホール部における接続用材料の抵抗による電位降下を抑えることができ、第２の実施の形態よりも効率良く液層に電圧を印加することができ、これにより所望の電圧を液層に印加することができる。さらに、接続用材料１２が金属の場合には、コンタクトホール１１の径を小さくしても、接続部の抵抗が十分低くできるため、表示に有効な部分の面積が広くなり、明るく良好な表示が得られる。
【００５８】
図９は、既述した第１〜第３の実施の形態に係る電気泳動表示素子を表示パネルとして用いた電気泳動表示装置のシステム構成を示すブロック図であり、同図において４１はパネルコントローラ、４３はソースドライバ、４２はゲートドライバ、４４は電気泳動表示パネルである。
【００５９】
ここで、パネルコントローラ４１は、入力される画像データに基づいて、フィールド同期信号、水平同期信号、データ取り込みクロックなどの制御信号、および表示データを生成し、ソースドライバ４３、ゲートドライバ４２に転送するものであり、ソースドライバ４３、ゲートドライバ４２は、パネルコントローラ４１より受信した制御信号、表示データに従って電気泳動表示パネル４４に駆動電圧を出力するものである。そして、電気泳動表示パネル４４は、この駆動電圧に応じ表示を行うようになっている。
【００６０】
なお、この電気泳動表示パネル４４は、第１基板上に一定間隔で配線された不図示の複数のデータライン群と、複数のデータライン群に立体交差して第１基板上に一定間隔で配置された不図示の走査ライン群及び補助容量線群と、複数のデータライン及び走査ラインとの各交差部に対応して一定間隔で配置された複数の画素Ｇが設けられている。
【００６１】
図１０は、例えば第２の実施の形態に係る電気泳動表示素子（図６参照）を用いた電気泳動表示パネル４４の一画素における等価回路を示す図であり、画素４５の第１電極１２は、アクティブマトリクス駆動表示用のスイッチング素子である薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下ＴＦＴという）４６のドレイン電極に接続され、第２電極７は電圧Ｖｃｏｍである共通電極４９に接続されている。なお、全画素の第２電極は共通電極４９に接続される。また、走査ラインであるゲートライン４７はＴＦＴ４６のゲート電極、データラインであるソースライン４８はＴＦＴ４６のソース電極に接続される。なお、ＴＦＴはｎ型トランジスタとした。
【００６２】
ドレイン電極には着色層の容量である補助容量５０が補助容量線５１との間に形成されており、全画素の補助容量は、電圧Ｖｃｓの補助容量線５１に接続される。
【００６３】
以下、具体的な駆動方法について説明する。
【００６４】
図１１に電気泳動表示パネル４４のある一画素に対する駆動波形を示す。ここで、第２電極７の電位は０Ｖとする。図１１（ａ）はゲートドライバ４２から入力されるゲート信号（走査信号パルス）、図１１（ｂ）はソースドライバ４３から第１電極１２に入力される情報信号パルス、図１１（ｃ）は第１電極電位波形と抵抗層電位波形を、図１１（ｄ）は光学応答を示している。
【００６５】
ここで、駆動期間は、リセット期間、書込み期間、電圧オフ移行期間の３つの期間で構成されている。なお、以下、各期間が２フィールドで構成される場合について説明するが、各期間のフィールド数が異なる場合や２フィールド以上で構成される場合でも同様の効果があり、問題はない。
【００６６】
まず、リセット期間において、ゲート信号に同期して、ソースドライバ４３よりソースライン４８にリセットパルスＶｒ１が印加され、画素（第１電極１２）に電圧Ｖｒ１が書込まれる。なお、この後のフィールド期間中は電圧が保持される。このとき、第１電極１２と第２電極７とが抵抗層９を介して接続されているので、抵抗層９の抵抗と補助容量５０で決定される時定数にて第１電極電位が変化する。この第１電極電位変化量は、抵抗層９の抵抗と補助容量５０を調整することで、小さくすることができる。
【００６７】
ここで、抵抗層電位については、リセット直後、既述した第２の実施の形態と同様に容量分圧で電位Ｖｒ１になり、その後、抵抗層９の抵抗分圧に落ち着く。なお、第２の実施の形態と異なるのは、第１電極電位変化に応じて、抵抗層の抵抗分圧も変化している点であるが、隔壁近傍の電界を緩和する効果は第２の実施の形態と同様である。
【００６８】
リセット期間中の次のフィールドでは、再度、第１電極５に電圧Ｖｒ１が書込まれる。このときの第１電極電位変化は小さいので、抵抗層９の電位変動も小さい。その後は、前のフィールドと同様に電位降下する。
【００６９】
次に、書込み期間に移るときは、第１電極５に電圧Ｖｗ１が書込まれ、その後、電圧が保持され、電気泳動粒子４の移動により表示状態が黒から白へ変わる。このとき、抵抗層９の電位は、Ｖｒ１からＶｗ１の電位差とほぼ等しい量の電位変化を受けるため、Ｖｗ１よりも高くなる。その後、抵抗層９の抵抗分圧に落ち着く。次のフィールドの電位変化については、リセット期間中の第２フィールドと同様である。
【００７０】
次に、電圧オフ移行期間では、第１フィールドで画素はＶｓ１が書込まれ、第２フィールドでＶｓ２が書込まれる。抵抗層電位は抵抗層９の抵抗分圧で決定され、第１電極電位の変化に応じて変化する。
【００７１】
ここで、書込み期間直後に電圧を０Ｖに変化させると、着色層に溜まった電荷により抵抗層の電位が逆極性になり、逆方向の電場が発生してメモリ性が阻害されることから、本実施の形態においては、Ｖｗ１＞Ｖｓ１＞Ｖｓ２の関係を満たしながら電圧を低下させることにより、第１電極電位を０Ｖに減衰させるまでの時間を、着色層の容量と抵抗層の抵抗で決定される時定数よりも長くするようにしている。
【００７２】
着色層の膜厚を１μｍ、着色層の誘電率を3、画素サイズを５０μｍ×５０μｍとすると、抵抗層９と第１電極５で挟まれた着色層部の容量は、コンタクトホール部を除き、１画素あたり約０．１３ｐＦである。共通電極と第１電極間の抵抗が１０１２Ωとなるように抵抗層を形成した場合、残留ＤＣが解消される時定数は約１３ｍｓとなる。ここで、第１電極電位を１００ｍｓの時間で０Ｖに減衰させると、逆極性の電場は発生しない。このように第１電極電位を０Ｖに減衰させるまでの時間を、着色層の容量と抵抗層の抵抗で決定される時定数よりも長くすることにより、逆極性の電場が発生することなく第１電極電位と抵抗層電位を０Ｖに落とすことができ、書込み期間後の光学応答が変化しないようにすることができる。ここで、実使用上、表示の切り替え速度は１秒以下が望ましく、第１電極電位の減衰時間も１秒以下が望ましい。なお、着色層と抵抗層で決定される時定数が減衰時間を超えない範囲であれば、着色層の膜厚、誘電率、抵抗層の抵抗はどのような値であっても良い。
【００７３】
つまり、以上説明した駆動方法によれば、逆方向の電場が発生することなく、隔壁近傍の電界不均一性を改善することができるので、電気泳動表示パネルのメモリ性及びコントラスト、表示品位を格段に向上させることが可能となる。
【００７４】
図１２は、電気泳動表示パネル４４の一画素における他の等価回路を示す図であり、駆動電源線５２と電圧制御ＴＦＴ５３とが追加されている。なお、この電圧制御ＴＦＴ５３は、画素ＴＦＴ４６と同様のｎ型トランジスタである。
【００７５】
そして、電圧制御ＴＦＴ５３のソース電極とドレイン電極には、それぞれ駆動電源線５２と画素４５の第１電極が接続されており、ゲート電極には画素ＴＦＴ４６のドレイン電極が接続されている。
【００７６】
次に、具体的な駆動方法について説明する。
【００７７】
図１３に電気泳動表示パネル４４のある一画素に対する駆動波形を示す。ここで、第２電極の電位は０Ｖとする。図１３（ａ）はゲートドライバから入力されるゲート信号（走査信号パルス）を、図１３（ｂ）はソースドライバから画素に入力される信号線電位（情報信号パルス）を、図１３（ｃ）はＶｄｄ信号を、図１３（ｄ）は第１電極電位波形と抵抗層電位波形を、図１３（ｅ）は光学応答を示している。
【００７８】
まず、リセット期間において、ゲート信号に同期してソースドライバ４３よりパルスＶｔ１が印加され、電圧制御ＴＦＴ５３のゲートに電圧Ｖｔ１が書込まれる。このとき、第２電極７の電位は０Ｖ、駆動電源線５２の電圧は−Ｖｄｄであり、第２電極と駆動電源線間で電位差−Ｖｄｄを与えていることになる。
【００７９】
ここで、電圧制御ＴＦＴ５３のソース・ドレイン間抵抗はゲート電圧で制御され、電圧Ｖｔ１を印加した場合の抵抗が、第２電極と第１電極間の抵抗層抵抗よりも十分低いとすると、抵抗分圧により第１電極電位は、ほぼ−Ｖｄｄとなり、電気泳動粒子のリセット動作を行うことができる。
【００８０】
次のフィールドでは、電圧制御ＴＦＴ５３のゲートに電圧Ｖｔ０が書込まれ、電圧制御ＴＦＴ５３はオフ状態となる。ここで、この電圧制御ＴＦＴ５３のオフは、電圧制御ＴＦＴ５３のソース・ドレイン間抵抗が抵抗層抵抗よりも高くなることを意味しており、第１電極電位は抵抗分圧の結果、第２電極電位に近づく。
【００８１】
その後、次の書込み期間において書込み電圧を液層に印加させるために、駆動電源線の電圧が＋Ｖｄｄに変化するが、電圧制御ＴＦＴ５３がオフであるため第１電極電位は変化しない。
【００８２】
次のフィールドでは、電圧制御ＴＦＴ５３のゲートに電圧Ｖｔ２が書込まれ、このＴＦＴのソース・ドレイン間抵抗が下がる。ここで、抵抗分圧により第１電極電位は、電圧制御ＴＦＴ５３のゲート電圧で制御されることから、所望の階調電圧Ｖｗ１を得るための電圧Ｖｔ２を印加すればよい。ここで、電圧Ｖｔ２がＶｔ１よりも高くなる理由は、電圧制御ＴＦＴがｎ型トランジスタで、正極性の電圧＋Ｖｄｄを書込む条件であり、ソース・ドレイン間抵抗が高いからである。
【００８３】
次のフィールドでは、電圧制御ＴＦＴ５３のゲートに電圧Ｖｔ０が書込まれ、これにより電圧制御ＴＦＴ５３はオフ状態となり、第１電極電位は抵抗分圧の結果、第２電極電位に近づく。
【００８４】
このような駆動方法であっても、隔壁近傍の抵抗層電位を抑えることができるので、既述した図１２に示すものと同様の効果が得られる。さらに、第１電極に流れる電流を制御する手段である電圧制御ＴＦＴ５３を設けることにより、画素ＴＦＴ４６がオフであっても、安定した電流が第１電極に供給されるので、電位降下が防止され、良好な表示が得られる。
【００８５】
図１４は、電気泳動表示パネル４４の一画素における他の等価回路を示す図であり、図１２に示した配線図に、ＡＺ線５４とＡＺＢ線５５、及びｎ型トランジスタ５６、５７（ＭＮ１とＭＮ２）、容量５８、５９（Ｃ１とＣ２）が追加されている。
【００８６】
以下、具体的な駆動方法について説明する。
【００８７】
図１５に電気泳動表示パネル４４のある一画素に対する駆動波形を示す。ここで、第２電極の電位は０Ｖとする。図１５（ａ）はゲートドライバから入力されるゲート信号（走査信号パルス）を、図１５（ｂ）はソースドライバから画素に入力される信号線電位（情報信号パルス）を、図１５（ｃ）はＡＺ信号を、図１５（ｄ）はＡＺＢ信号を示している。
【００８８】
期間１では、ゲート信号が立ち上がって画素ＴＦＴ４６がオンになり、画素ＴＦＴ４６のドレイン電極の電位は、信号線電位Ｖｄｄと同じになる。その後ＡＺが立ち上がりＭＮ１もオンになる。前のシーケンスにおいてＡＺＢがオンであるので、第１電極の電位は、ほぼ第２電極電位（０Ｖ）にある。従って、電圧制御ＴＦＴ５３のゲート・ソース間電圧Ｖｇｓはマイナスになるので、電圧制御ＴＦＴ５３はオフ状態が確保される。
【００８９】
期間２では、ＡＺが立ち上がってＭＮ１がオンになり、ＡＺＢによりＭＮ２がオフになる。これにより、Ｖｄｄの電流は電圧制御ＴＦＴ５３のゲートに回り込み、ゲート・ソース間電圧Ｖｇｓが電圧制御ＴＦＴ５３の閾値電圧Ｖｔｈと等しくなるまで電荷が流れる。Ｖｇｓ＝Ｖｔｈとなった時点で電圧制御ＴＦＴ５３がオフになる。
【００９０】
この後、ＡＺがたち下がって、ＭＮ１がオフになると、Ｃ１とＣ２にはＶｔｈが記録される。即ち、Ｃ１の電圧差がＶｄｄ−Ｖｔｈであり、Ｃ２の電位差もＶｄｄ−Ｖｔｈである。
【００９１】
期間３では、信号線にΔＶｄａｔａ分だけ高い信号を入力すると、容量分圧により電圧制御ＴＦＴのゲート電圧が変動する。期間４でＡＺＢをオンにすると、第１電極に電流が流れる。
【００９２】
このような構成では、電圧制御ＴＦＴ５３の閾値Ｖｔｈを補償することができ、このように電圧制御ＴＦＴ５３の閾値Ｖｔｈを補償することにより、第１電極に一定の電流を流すことができる。これにより、電圧制御ＴＦＴ５３の閾値のばらつきに伴う第１電極電位のばらつきを防ぐことができ、所望の階調表示を得ることができる。この結果、電気泳動表示パネルの面内でムラのない均一で良好な表示を得ることが出来る。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１の実施の形態に係る電気泳動表示素子の概略構成を示す図。
【図２】上記電気泳動表示素子の画素の構成を示す平面図。
【図３】上記電気泳動表示素子の画素の他の構成を示す平面図。
【図４】上記電気泳動表示素子の駆動波形を示す図。
【図５】上記電気泳動表示素子の駆動状態における等電位線を示す図。
【図６】本発明の第２の実施の形態に係る電気泳動表示素子の概略構成を示す図。
【図７】上記電気泳動表示素子の駆動波形を示す図。
【図８】本発明の第３の実施の形態に係る電気泳動表示素子の概略構成を示す図。
【図９】上記第１〜第３の実施の形態に係る電気泳動表示素子を表示パネルとして用いた電気泳動表示装置のシステム構成を示すブロック図。
【図１０】電気泳動表示装置の電気泳動表示パネルの一画素における等価回路を示す図。
【図１１】上記電気泳動表示パネルの一画素の駆動波形を示す図。
【図１２】電気泳動表示装置の電気泳動表示パネルの一画素における他の等価回路を示す図。
【図１３】上記電気泳動表示パネルの一画素の駆動波形を示す図。
【図１４】電気泳動表示装置の電気泳動表示パネルの一画素における他の等価回路を示す図。
【図１５】上記電気泳動表示パネルの一画素の駆動波形を示す図。
【図１６】従来の電気泳動表示素子の一画素の断面図。
【図１７】上記従来の電気泳動表示素子の駆動状態における等電位線を示す図。
【図１８】従来の他の電気泳動表示素子の一画素の断面図。
【符号の説明】
【００９４】
１        第１基板
２，１２  第２基板
３        分散液
４        帯電粒子
５        第１電極
６        隔壁
７        第２電極
８        表示面形成体
９        抵抗層
１０ａ    着色層
１０ｂ    着色層
１０ｃ    着色層
１１      ・コンタクトホール
１３      凹凸部
１４      接続用材料
４１      パネルコントローラ
４４      電気泳動表示パネル
４６      画素ＴＦＴ
５３      電圧制御ＴＦＴ
【図１】
0004724384.tif 000002
【図２】
0004724384.tif 000003
【図３】
0004724384.tif 000004
【図４】
0004724384.tif 000005
【図５】
0004724384.tif 000006
【図６】
0004724384.tif 000007
【図７】
0004724384.tif 000008
【図８】
0004724384.tif 000009
【図９】
0004724384.tif 000010
【図１０】
0004724384.tif 000011
【図１１】
0004724384.tif 000012
【図１２】
0004724384.tif 000013
【図１３】
0004724384.tif 000014
【図１４】
0004724384.tif 000015
【図１５】
0004724384.tif 000016
【図１６】
0004724384.tif 000017
【図１７】
0004724384.tif 000018
【図１８】
0004724384.tif 000019