(57)【特許請求の範囲】
【請求項１】
フレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置用の金属線セグメント（１０，１２）を形成する方法であって、
（ａ）規定のギャップ間隔長をそれぞれ有する複数のギャップ（６ａ，６ｂ，６ｃ，．．．６ｉ）によって分離された複数のベーシック金属層セグメント（２ａ，２ｂ，２ｃ，．．．２ｊ）を設ける段階と、
（ｂ）前記ベーシック金属層セグメント上に複数の金属オプション層セグメント（８ａ，８ｂ，８ｃ，．．．８ｈ）を含む金属オプション層（８）を設ける段階とを含み、前記金属オプション層セグメントがそれぞれ、前記ベーシック金属層セグメント間のギャップのそれぞれのギャップ間隔長と少なくとも同じ長さを有し、前記金属オプション層セグメントが、前記ベーシック金属層セグメント間のギャップのうちの１つをオープン状態としたままいくつかのギャップと重なり、オープン状態とされたままの１つのギャップ以外のギャップ間に導電経路を形成し、それにより前記ベーシック金属層セグメントと前記金属オプション層セグメントとが共に、フレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置用の第１及び第２の金属線セグメントを形成し、
前記ベーシック金属層セグメント上に前記金属オプション層を設ける段階の後で前記金属オプション層セグメントによってオープン状態とされたままの前記ベーシック金属層セグメント間の１つのギャップが、ベーシック金属層を、メモリ装置の上位メモリ・バンクと下位メモリ・バンクをそれぞれ支援することができる第１及び第２の金属線セグメントに分離するように位置決めされる、方法。
【請求項２】
前記ベーシック金属層セグメントを設ける段階が、
（ｉ）半導体基板（４）上にベーシック金属層（２）を堆積させる段階と、
（ｉｉ）該ベーシック金属層をエッチングして前記ベーシック金属層セグメントを形成する段階とを含む、請求項１に記載の方法。
【請求項３】
前記ベーシック金属層セグメントを設ける段階が、さらに、
（ｉｉｉ）前記ギャップによって分離された前記ベーシック金属層セグメントのパターンを有する第１のマスクをパターン形成する段階と、
（ｉｖ）前記ベーシック金属層をエッチングする段階の前に、該ベーシック金属層上に前記第１のマスクを位置決めする段階とを含む、請求項２に記載の方法。
【請求項４】
前記ベーシック金属層セグメント（２ａ，２ｂ，２ｃ，．．．２ｊ）上に前記金属オプション層（８）を設ける段階が、該ベーシック金属層セグメント間の各々のギャップ上に前記金属オプション層セグメントを堆積させる段階を含む、請求項１から３のいずれか一項に記載の方法。
【請求項５】
前記ベーシック金属層セグメント（２ａ，２ｂ，２ｃ，．．．２ｊ）上に前記金属オプション層（８）を設ける段階が、さらに、前記各々のギャップ上に前記金属オプション層セグメントを堆積させる段階の前に、該金属オプション層セグメントで覆われるべきギャップを露出させるベーシック金属層セグメント上にマスクを設ける段階を含む、請求項４に記載の方法。
【請求項６】
前記金属オプション層セグメントの数が、前記ベーシック金属層セグメント間のギャップの数よりも１つ少ない、請求項１から５のいずれか一項に記載の方法。
【発明の詳細な説明】
【０００１】
（技術分野）
本発明は、フラッシュ・メモリ装置に関し、より詳細には、フレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置においてフレキシブルに区分された金属線セグメントを形成する方法に関する。
【０００２】
（背景技術）
コンピュータやデジタル通信などの様々な用途のために、半導体集積回路産業によって不揮発性メモリ装置が開発されている。従来のフラッシュ・メモリ装置は、典型的に、１つの固定化されたメモリ・バンクを含む。従来の同時動作フラッシュ・メモリ装置は、典型的に、一定数のメモリ・セル・セクタをそれぞれ含む２つの固定化されたメモリ・バンクを有する。メモリ・セルの各セクタは、一定量のメモリ記憶容量、たとえば０．５メガバイト（ＭＢ）を有し、また一定数のメモリ・セル・ページ、たとえば１６ページのメモリ・セルからなる。一般に、１ページは、単一ワード線上のメモリ・セルに記憶されたメモリの１ワードとして定義される。
【０００３】
従来の同時動作ＮＯＲフラッシュ・メモリ・アレイなどの従来の同時動作フラッシュ・メモリ装置において、メモリ・セルは、上位メモリ・バンクと下位メモリ・バンクに分けられる。上位メモリ・バンクと下位メモリ・バンクはそれぞれ、所定の一定サイズのメモリ記憶域を有する。上位メモリ・バンクと下位メモリ・バンクは、一般に、異なる機能に使用される。たとえば、上位メモリ・バンクはコード記憶に使用され、下位メモリ・バンクはデータ記憶に使用される。  従来の同時動作フラッシュ・メモリ装置では上位メモリ・バンクと下位バンク・メモリの区分が固定されているため、異なるメモリ区分には集積回路設計の異なるフラッシュ・メモリ装置が必要とされる。したがって、コード記憶とデータ記憶のために異なる上位メモリ・バンクと下位メモリ・バンクの区分を必要とする様々な用途にメモリ回路をカスタマイズするために、従来の同時動作フラッシュ・メモリ装置の固定化された上位メモリ・バンク区分と下位メモリ・バンク区分のそれぞれに異なる回路設計が必要になる。
【０００４】
従来の同時動作不揮発性メモリ装置では、上位メモリ・バンクと下位メモリ・バンクのそれぞれのメモリ記憶域のサイズが変更できないため、１つの回路設計では、様々な上位メモリ・バンクと下位メモリ・バンクの区分を必要とするいくつかの異なる用途のうちの１つにしか適切でない場合がある。様々な上位メモリ・バンクと下位メモリ・バンクの区分を有する同時動作フラッシュ・メモリ装置を作製するためには、装置ごとに異なる回路設計と異なる組の関連マスクが必要とされる。
【０００５】
様々な上位メモリ・バンク区分と下位メモリ・バンク区分を有する同時動作フラッシュ・メモリ装置ごとに異なる集積回路と異なるフルセットのマスクを設計しなければならないことの欠点は、設計、製造及び試験工程にきわめて高いコストがかかり時間がかかる場合があることである。したがって、フレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置が必要である。さらに、フラッシュ・メモリを上位メモリ・バンクと下位メモリ・バンクにフレキシブルに分割し同時にフラッシュ・メモリ装置内の金属線用の全く異なる一組のマスクを設計する必要をなくすために、フラッシュ・メモリ・アレイならびにそれと関連する復号回路のビット線用のフレキシブルに区分された金属線セグメントを形成する方法が必要である。
【０００６】
（発明の開示）
本発明は、これらの要求を満たすものである。本発明によれば、フレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置用のフレキシブルに区分された金属線セグメントを形成する方法は、一般に、
（ａ）規定のギャップ間隔長をそれぞれ有する複数のギャップによって分離された複数のベーシック金属層セグメントを設ける段階と、
（ｂ）前記ベーシック金属層セグメント上に複数の金属オプション層セグメントを含む金属オプション層を設ける段階とを含み、前記金属オプション層セグメントがそれぞれ、前記ベーシック金属層セグメント間のギャップのそれぞれのギャップ間隔長と少なくとも同じ長さを有し、前記金属オプション層セグメントが、前記ベーシック金属層セグメント間のギャップのうちの１つをオープン状態としたままいくつかと重なり、オープン状態とされたままの１つのギャップ以外のギャップ間に導電経路を形成し、それにより前記ベーシック金属層セグメントと前記金属オプション層セグメントとが共に、フレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置用の第１及び第２の金属線セグメントを形成する。
【０００７】
実施形態において、ベーシック金属層セグメントを設ける段階が、コンピュータ援用設計（ＣＡＤ）技術を使用することによってコンピュータ上でベーシック金属層用のマスク・パターンを設計する段階を含み、金属オプション層を設ける段階が、コンピュータ上でＣＡＤ技術を使用することによって金属オプション層セグメント用のマスク・パターンを設計する段階を含む。金属オプション層セグメントの数は、ベーシック金属層セグメント間のギャップの数よりも１つ少ない。金属オプション層セグメント用のマスクは、２つのマスク・パターンがコンピュータ上で組み合わされたときに、金属オプション層セグメント用のマスク・パターンが、ベーシック金属層のギャップのうちの１つをオープン状態とすること以外はベーシック金属層セグメント用のマスク・パターンと重なるように設計される。オープン・ギャップは、上位メモリ・バンクと下位メモリ・バンクの間にメモリ区分境界を形成する。
【０００８】
さらに他の実施形態において、ベーシック金属層用のマスク・パターンは、ベーシック金属層上の所定の位置に一定数のギャップを有する固定パターンであり、各ギャップは、複数の所定のメモリ区分境界のそれぞれを指定する。所定のメモリ区分境界のうちの１つを選択した後で、選択したメモリ区分境界用のデータを、金属オプション層セグメント用のマスク・パターンを選択するコンピュータに入力することができる。ベーシック金属層用のマスク・パターンと金属オプション層セグメント用のマスク・パターンがコンピュータ上で組み合わされた後、上位メモリ・バンク用と下位メモリ・バンク用の２つの金属線セグメントが形成された１つのマスク・パターンが形成される。
【０００９】
代替の実施形態において、ベーシック金属層セグメントを設ける段階は、半導体基板上にベーシック金属層を堆積させ、ベーシック金属層をエッチングしてベーシック金属層セグメントを形成する段階を含む。さらに他の実施形態において、ベーシック金属層セグメントを設ける段階は、さらに、ギャップによって分離されたベーシック金属層セグメントのパターンを有する第１のマスクをパターン形成し、ベーシック金属層をエッチングする段階の前にベーシック金属層上に第１のマスクを位置決めする段階を含む。
【００１０】
更なる実施形態において、ベーシック金属層セグメント上に金属オプション層を設ける段階は、ベーシック金属層セグメント間の各ギャップに金属オプション層セグメントを堆積させる段階を含む。さらに他の実施形態において、ベーシック金属層セグメント上に金属オプション層を設ける段階は、各ギャップ上に金属オプション層セグメントを堆積させる段階の前に金属オプション層セグメントと重ねられるギャップを露出させるベーシック金属層セグメント上にマスクを設ける段階を含む。
【００１１】
フラッシュ・メモリ・アレイを上位メモリ・バンクと下位メモリ・バンクに分離するために、金属オプション層セグメントの総数が、ベーシック金属層セグメント間のギャップの総数よりも１つ少ない。ベーシック金属層セグメントは、メモリ装置に少なくとも１つのセクタをそれぞれ支援することができる。ベーシック金属層上に金属オプション層を設ける段階の後で金属オプション層セグメントによってオープン状態とされたままのベーシック金属層のギャップが、ベーシック金属層を第１及び第２のベーシック金属層セグメントに分離する。第１及び第２のベーシック金属層セグメントは、フラッシュ・メモリ装置の上位メモリ・バンクと下位メモリ・バンクをそれぞれ支援することができる。さらに、フラッシュ・メモリ・アレイを上位メモリ・バンクと下位メモリ・バンクに分離するために金属オプション層セグメントによってオープン状態とされたギャップを除くベーシック金属層セグメント間に導電経路を形成するために、各金属オプション層セグメントの長さは、ベーシック金属層セグメント間の各ギャップのギャップ間隔長より大きくてもよい。
【００１２】
フレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置内に上位メモリ・バンクと下位メモリ・バンク用の金属線セグメントを形成する方法が、Ｍ２金属層上のメモリ・アレイ内のビット線の製造と同時動作フラッシュ・メモリ装置用のＸデコーダやプリデコーダなどの様々な復号回路用の金属線セグメントの製造に適用可能である。フレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置において、メモリ・アレイ内の各ビット線は、下位メモリ・バンクと上位メモリ・バンク内のメモリ・セルにそれぞれ接続された第１と第２のＭ２線セグメントに分けられる。同様に、フレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置用の復号回路は、本発明の方法により製造された第１及び第２の金属線セグメントをそれぞれ有する金属オプション線を含むこともできる。
【００１３】
本発明は、フレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置用のフレキシブルに区分された金属線セグメントを形成する方法を提供する。本発明のさらに他の利点は、金属オプション層だけのマスク・パターンを変更することによって、いくつかの所定の区分境界のうちの１つから選択されたメモリ区分境界でフラッシュ・メモリ装置を上位メモリ・バンクと下位メモリ・バンクにフレキシブルに区分することができることである。本発明のさらに他の利点は、ベーシック金属層の上に金属オプション層セグメントを形成マスク以外、集積回路構造を作成するための様々なマスクを設計する必要がなくなることである。
【００１４】
本発明をその特定の実施形態に関して説明し、図面を参照する。
（発明を実施するための形態）
図１は、たとえばブロックＳＡ０，ＳＡ１，ＳＡ２．．．ＳＡ６３で示された複数のメモリ・セルのセクタを含むＮＯＲフラッシュ・メモリ装置などの同時動作不揮発性メモリ装置の簡略化した図を示す。メモリ・セクタＳＡ０，ＳＡ１，ＳＡ２，．．．ＳＡ６３は、複数の行と列に配列され、各行は、４つのメモリ・セクタを含む。メモリ・セクタの行は、Ｚ４（０）からＺ４（１５）まで連続的に番号が付けられる。図１に示したようなＮＯＲフラッシュ・メモリ装置は、さらに、列Ｚ４（１６）からＺ４（１７）で配列されたメモリ・セクタＳＳ０，ＳＳ１，ＳＳ２，．．．ＳＳ７を含む。
【００１５】
メモリ・セルＳＡＯ、ＳＡ１，ＳＡ、．．．ＳＡ６３の各セクタは、０．５メガバイト（ＭＢ）のメモリを含む。メモリ・セクタＺ４（０）、Ｚ４（１）、Ｚ４（２），．．．Ｚ４（１５）は、２ＭＢのメモリを含む。最後のメモリ・セクタＳＡ６３はオプションであり、隠蔽メモリ・セクタと見なすことができる。メモリ・セクタＳＳＯ、ＳＳ１，ＳＳ２，．．．ＳＳ７の総記憶容量は、約０．５ＭＢである。セクタＳＳ０，５５１，ＳＳ２，．．．ＳＳ７の０．５ＭＢのメモリは、コード記憶に必要な最小の所定の下位バンク・メモリと見なすことができる。図１は、また、メモリを上位メモリ・バンクと下位メモリ・バンクにそれぞれ２分することができる複数のメモリ区分境界線を示す。図１に、本発明による３２ＭＢの同時動作フラッシュ・メモリ装置のいくつかの可能な区分の例を示し、スラッシュの前の数字は上位メモリ・バンク内のメモリの量を示し、スラッシュの後の数字は下位メモリ・バンク内のメモリの量を示す。メモリ区分境界は、任意の隣り合ったメモリ・セクタの行の間に設定することができ、各メモリ・セクタが０．５ＭＢのメモリを含み、各行が４つのメモリ・セクタを含む場合は、境界が隣に変化するごとに上位メモリ・バンクと下位メモリ・バンクが２ＭＢ増分または減分する。
【００１６】
図１は、フレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置内のメモリの様々な可能な区分の単なる１例を示す。しかしながら、本発明は、図１に示したようなメモリ区分境界に制限されず、他のメモリ区分境界も実現可能である。たとえば、図１は、上位メモリ・バンク内に最小１６ＭＢと最大３１．５ＭＢのメモリを生じさせ、下位メモリ・バンク内に最小０．５ＭＢと最大１６ＭＢのメモリを生じさせるメモリ区分境界を示すが、メモリ１６ＭＢ未満の上位バンクとメモリ１６ＭＢ以上の下位バンクを提供する他のメモリ区分境界を設定することができる。たとえば、行Ｚ４（０）とＺ４（１）の間やＺ４（１）とＺ４（２）の間などにフレキシブルなメモリ区分境界を設定することができる。
【００１７】
図２は、本発明の方法による半導体基板４上で形成されたベーシック金属層２の簡略化した平面図である。ベーシック金属層２は、ベーシック金属層ストリップの形の複数のベーシック金属層セグメント２ａ，２ｂ，２ｃ，．．．２ｊを含む。隣り合ったベーシック金属層セグメント２ａと２ｂ，２ｂと２ｃ，２ｃと２ｄ，．．．２ｉと２ｊの間に複数のギャップ６ａ，６ｂ，６ｃ，．．．６ｉが位置決めされる。ベーシック金属層セグメント２ａ，２ｂ，２ｃ，．．．２ｊは、オープン・ギャップ６ａ，６ｂ，６ｃ，．．．６ｉによって分離されたベーシック金属層ストリップ２によって形成され、フレキシブル・バンク区分アーキテクチャを有するフラッシュ・メモリ装置のために本発明の方法によって作製されたベーシック金属層のベース素子としてはたらく。
【００１８】
実施形態において、ベーシック金属層セグメント２ａ，２ｂ，２ｃ，．．．２ｊを有するベーシック金属層のマスク・パターンは、コンピュータ援用設計（ＣＡＤ）技術を使用することによってコンピュータ上に作成される。マスク・パターンのコンピュータ援用設計は、集積回路マスクを設計する従来のＣＡＤソフトウェアを使用することによって達成することができる。ベーシック金属層セグメント間のギャップ６ａ，６ｂ，６ｃ，．．．６ｉはそれぞれ、複数の各所定のメモリ区分境界を指定し、ベーシック金属層２上のギャップの数とその位置が固定される。後で説明する金属オプション層用のマスク・パターンを準備することによって、そのようなメモリ区分境界のどれか１つを同時動作フラッシュ・メモリ装置用のメモリ区分境界として選択することができる。したがって、図２に示したようなベーシック金属層用の固定のマスク・パターンは、ベーシック金属層において定義されたギャップにあるメモリ・バンク区分境界により様々な同時動作フラッシュ・メモリ装置の基礎の役割をすることができる。
【００１９】
代替の実施形態において、ベーシック金属層セグメント２ａ，２ｂ，２ｃ，．．．２ｊは、基板４上にベーシック金属層を堆積させ、ベーシック金属層をエッチングしてベーシック金属層セグメント２ａ，２ｂ，２ｃ，．．．２ｊを形成することによって半導体基板４上に設けられる。さらに他の実施形態において、ベーシック金属層セグメント２ａ，２ｂ，２ｃ，．．．２ｊは、最初にそれぞれのギャップ６ａ，６ｂ，６ｃ，．．．６ｉによって分離されたベーシック金属層セグメント２ａ，２ｂ，２ｃ，．．．２ｊのパターンで第１のマスクをパターン形成し、第１のマスクをベーシック金属層上に位置決めしてからベーシック金属層をエッチングする段階によって形成される。ベーシック金属層を堆積させ、パターン形成し、エッチングしてベーシック金属層セグメント２ａ，２ｂ，２ｃ，．．．２ｊを形成する処理は、当業者に既知の従来の半導体素子上の金属処理方法によって達成することができる。
【００２０】
本発明によれば、フレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置用のフレキシブルに区分された金属線セグメントを作成する方法は、さらに、図２に示したようなベーシック金属層セグメント２ａ，２ｂ，２ｃ，．．．２ｊの上に図３に示したような複数の金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｈを含む金属オプション層８を設ける段階を含む。金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｈの総数は、ベーシック金属層セグメント２ａ，２ｂ，２ｃ，．．．２ｊ間のギャップ６ａ，６ｂ，６ｃ，．．．６ｉの合計数よりも１だけ小さい。図３に示したような金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｈはそれぞれ、図２のギャップ６ａ，６ｂ，６ｃ，．．．６ｉのそれぞれのギャップ間隔長Ｂと少なくとも同じ程度の長さＡを有する。ベーシック金属層２の各ギャップ６ａ，６ｂ，６ｃ，．．．６ｈの上に配置される金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｈはそれぞれ、各ギャップのギャップ間隔長Ｂよりも少し大きい長さＡを有することができ、その結果、図３に示したような金属オプション層８が図２に示したようなベーシック金属層２の上に設けられた後で、ベーシック金属層セグメント２ａと２ｉの間に導電経路が形成される。
【００２１】
金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｈが、ベーシック金属層２の上に、物理的にあるいはコンピュータ上でベーシック金属層と金属オプション層のマスク・パターンを重ねることによって配置された後、金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｈが、オープン状態とされたままのギャップ６ｉ以外のベーシック金属層２の各ギャップ６ａ，６ｂ，６ｃ，．．．６ｈと重なり、その結果、ベーシック金属層セグメント２ａ，２ｂ，２ｃ，．．．２ｉが金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｈによって接続されて１つの金属ストリップが形成され、ベーシック金属層セグメント２ｊが別の金属ストリップを形成する。図４は、図３に示したような金属オプション層８が図２に示したようなベーシック金属層２の上に設けられた後の基板４上のベーシック金属層の簡略化した平面図を示す。
【００２２】
図４において、第１の金属線セグメント１０は、図２のベーシック金属層セグメント２ａ，２ｂ，２ｃ，．．．２ｉを図３の金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｈを電気的に接続することによって形成され、下位メモリ・バンク用の金属層ストリップとしてはたらく。図４の第２の金属線セグメント１２は、図２のベーシック金属層セグメント２ｊと同じであり、上位メモリ・バンク用の金属層ストリップとしてはたらく。下位メモリ・バンク用の金属層ストリップ１０と上位メモリ・バンク用の金属層ストリップ１２は、金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｈがベーシック金属層２上に設けられてベーシック金属層セグメント２ａ，２ｂ，２ｃ，．．．２ｉが接続された後でオープン状態とされたままのギャップ６ｉによって分離される。図４に示した例において、ベーシック金属層ストリップ１０と１２の間のギャップ６ｉは、１６ＭＢ／１６ＭＢの上位バンク／下位バンク・メモリ区分境界を規定する。
【００２３】
実施形態において、金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｈを有する金属オプション層８のマスク・パターンは、コンピュータ援用設計（ＣＡＤ）技術を使用することによりコンピュータ上に作成される。集積回路用のマスク・パターンを設計する従来のＣＡＤソフトウェアを使用することによって、金属オプション層８のマスク・パターンの設計を達成することができる。複数の所定の区分境界から１つのメモリ区分境界が選択された後、すなわち図２に示したようなベーシック金属層２の複数のギャップ６ａ，６ｂ，６ｃ，．．．６ｉから選択区分境界が選択された後で、図３に示したような金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｈのデータがコンピュータに入力され、図３に示したような金属オプション層８用のマスク・パターンが作成される。
【００２４】
次に、図３に示したような金属オプション層８用のマスク・パターンと図２に示したようなベーシック金属層用のマスク・パターンが、コンピュータ上でコンピュータ援用設計技術を使用することによって組み合わされ、図４に示したようなギャップ６ｉによって分離された第１の金属線セグメント１０と第２の金属線セグメント１２のマスク・パターンが作成される。マスク・パラメータは、図３の金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｈが、図２のギャップ６ａ，６ｂ，６ｃ，．．．６ｈとそれぞれ重なり、図４に示したような金属線ストリップ１０及び１２のマスク・パターンが作成されるように組み合わされる。図４のオープン・ギャップ６ｉは、図１に示したようなメモリ・ブロックを分離するメモリ区分境界を規定する。ギャップ６ｉによって定義されたメモリ区分境界は、フラッシュ・メモリをそれぞれ記憶容量１６ＭＢを含む上位バンクと下位バンクに区分する。
【００２５】
代替の実施形態において、図３に示したような金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｈは、図２に示したようなベーシック金属層セグメント２ａ，２ｂ，２ｃ，．．．２ｉ間のそれぞれのギャップ６ａ，６ｂ，６ｃ，．．．６ｈの上に付着される。さらに他の実施形態において、ベーシック金属層２上に金属オプション層８を設ける段階が、さらに、ベーシック金属層２上に金属オプション層８ａ，８ｂ，８ｃ，．．．８ｈと重ねられるギャップ６ａ，６ｂ，６ｃ，．．．６ｈを露出させるマスクを設ける段階と、次の金属オプション層セグメントを堆積させる段階と、次の各ギャップ６ａ，６ｂ，６ｃ，．．．６ｈ上に金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｈを堆積させる段階とを含む。メモリ区分境界を規定するためにオープン状態とされたままにされるギャップ６ｉには、金属オプション層８が堆積されない。
【００２６】
図４に示したように、ギャップ６ｉで分離された金属線セグメント１０と１２は、２つの別々のメモリ・バンクを支援することができる。たとえば、第１の金属線セグメント１０は、下位メモリ・バンク用のＭ２金属層のビット線セグメントとしてはたらき、第２の金属線セグメント１２は、上位メモリ・バンク用のＭ２金属層のもう１つのビット線セグメントとしてはたらく。上部メモリ・バンクと下位メモリ・バンクは、異なる機能に使用されることがある。たとえば、上位メモリ・バンクがデータ記憶に使用され、下位メモリ・バンクがコード記憶に使用される。
【００２７】
様々な上位バンク／下位バンク・メモリ・バンク区分を有するフラッシュ・メモリ装置が必要なときは、異なる位置でオープン状態とされたギャップを有する上位メモリ・バンク及び下位メモリ・バンク用の金属線セグメントを形成して、メモリを異なる上位／下位バンク・メモリ比の上位バンクと下位バンクに区分するために、金属オプション層８のパターンを変更するだけでよい。異なるメモリ区分比に対応するために、ベーシック金属層セグメント２ａ，２ｂ，２ｃ，．．．２ｊを変更しなくてもよい。
【００２８】
もう１つの説明的な例として、図５は、金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｇ及び８ｉを含む金属オプション層８のもう１つのパターンを示す。図３に示したような金属オプション層セグメントと対照的に、図５の金属オプション層は、金属オプション層セグメント８ｈではなく８ｉを含む。図５に示したような金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｇ及び８ｉが、図２のベーシック金属層２の上に位置決めされるとき、金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｇ及び８ｉがそれぞれ、ギャップ６ａ，６ｂ，６ｃ，．．．６ｇ及び６ｉに重なる。ギャップ６ｈは、金属オプション層８によってオープン状態とされたままにされる。前の例と同じように、図５に示したような金属オプション層８の金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｇ及び８ｉの総数は、図２に示したようなギャップ６ａ，６ｂ，６ｃ，．．．６ｉの総数よりも１だけ少ない。
【００２９】
金属オプション層セグメント８ａ，８ｂ，８ｃ，．．．８ｇ及び８ｉが、図２のベーシック金属層２の各ギャップ６ａ，６ｂ，６ｃ，．．．６ｇ及び６ｉ上に堆積された後、図６に示したように、第１，第２のベーシック金属層ストリップ１４及び１６が半導体基板４上に形成される。ベーシック金属層ストリップ１４に沿ってベーシック金属層セグメント２ａと２ｈの間に導電経路が形成され、ベーシック金属層ストリップ１６に沿ってベーシック金属層セグメント２ｉと２ｊの間にもう１つの導電経路が形成される。あるいは、コンピュータ上でベーシック金属層用のマスク・パターンと金属オプション層用のマスク・パターンを組み合わせて、図６に示したような金属線セグメント用の単一のマスク・パターンを作成することができる。
【００３０】
図６に示したように、ギャップ６ｈは、金属線セグメント１４と１６を分離し、上部メモリ・バンクと下位メモリ・バンクの間のメモリ区分境界を形成する。第１のベーシック金属層セグメント１４が、コード記憶用の下位バンクを支援することができ、第２のベーシック金属層セグメント１６が、データ記憶用の上位メモリ・バンクを支援することができる。この場合、ギャップ６ｈは、１８ＭＢ／１４ＭＢの上位バンク／下位バンク・メモリ比を有する上部メモリ・バンクと下位メモリ・バンクの間のメモリ区分境界としてはたらく。
【００３１】
図２を再び参照すると、ベーシック金属層２のギャップ６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆ，６ｇ、６ｈ及び６ｉはそれぞれ、上位バンク／下位バンク・メモリ比率が３１．５ＭＢ／０．５ＭＢ、３０ＭＢ／２ＭＢ、２８ＭＢ／４ＭＢ、２６ＭＢ／６ＭＢ、２４ＭＢ／８ＭＢ、２２ＭＢ／１０ＭＢ、２０ＭＢ／１２ＭＢ、１８ＭＢ／１４ＭＢ及び１６ＭＢ／１６ＭＢの３２ＭＢフラッシュ・メモリ装置の可能な複数の所定のメモリ区分境界を規定する。図７Ａ〜図７Ｉは、３２ＭＢフラッシュ・メモリ装置を１６ＭＢ／１６ＭＢ、１８Ｍ／１４ＭＢ、２０Ｍ／１２Ｍ、．．．３１．５ＭＢ／０．５ＭＢの上位バンク／下位バンク・メモリ比のメモリ・バンクに分割する処理を示す。たとえば、図７Ａは、図３に示した金属オプション層８を図２に示したベーシック金属層２の各ギャップ６ａ，６ｂ，６ｃ，．．．６ｈと重ねることにより得られる図４に示したようなギャップ６ｉによって分離された金属線セグメント１０及び１２によって達成される上位バンク／下位バンク比が１６ＭＢ／１６ＭＢのメモリ区分を示す。
【００３２】
図７Ａにおいて、金属オプションＯＰＴＡ、ＯＰＴＢ、ＯＰＴＣ、．．．ＯＰＴＨが、下位メモリ・バンクの金属線セグメント１０に電気的に接続され、図１に示したようなメモリ・セクタＳＡ３２，ＳＡ３３，．．．ＳＡ６３及びＳＳ０，ＳＳ１，．．．ＳＳ７を含む行Ｚ４（８）、Ｚ４（９）、．．．Ｚ４（１７）上の１６ＭＢの下位バンク・メモリを支援する。図７Ａにおいて、金属線セグメント１２は、図１に示したようなメモリ・セクタ、ＳＡ０，ＳＡ１，．．．ＳＡ３１を含む行Ｚ４（０）、Ｚ４（１）、．．．Ｚ４（７）上の１６ＭＢの上位バンク・メモリを支援する。前述の実施形態において、上位メモリ・バンクにデータ記憶用に最小１６ＭＢの記憶容量が割りあてられる。
【００３３】
図７Ｂは、上位メモリ・バンクに１８ＭＢを割りあて、下位メモリ・バンクに１４ＭＢを割りあてたメモリ区分境界を示す。図７Ｂに示したメモリ区分は、図６に示した金属層パターンに対応し、ギャップ６ｈが、下位メモリ・バンクの金属線セグメント１４から上位メモリ・バンクの金属線セグメント１６を分離する。図７Ｂにおいて、下位メモリ・バンクの金属線セグメント１４は、図１に示した行Ｚ４（９）、Ｚ４（１０）、．．．Ｚ４（１７）に対応する金属オプションＯＰＴＢ、ＯＰＴＣ、．．．ＯＰＴＨに電気的に接続される。図７Ｂに示した金属オプションＯＰＴＡは、図１に示した行Ｚ４（８）に対応する。図７Ｂにおいて、上位メモリ・バンクの金属線セグメント１６は、図１に示したような行Ｚ４（８）ならびに行Ｚ４（０）、．．．Ｚ４（７）の金属オプションＯＰＴＡに電気的に接続される。この例において、上位メモリ・バンクが１８ＭＢの記憶容量を含み、下位メモリ・バンクが１４ＭＢの記憶容量を含む。
【００３４】
金属オプション層セグメントは、それらが図２に示したベーシック金属層２上に形成されたときに、所望のメモリ区分を作成するために上位メモリ・バンクと下位メモリ・バンクのベーシック金属層セグメント間のギャップが位置６ｉ、６ｈ、６ｇ、．．．６ａのどれかでオープン状態とされるようにパターン形成することができる。図７Ｃ〜図７Ｉは、上位バンク／下位バンク・メモリ比が異なる上位バンク／下位バンク・メモリ区分境界の他の例を示す。図７Ｃ〜図７Ｈは、上位メモリ・バンクが２ＭＢ増分し下位メモリ・バンクが２ＭＢ減分したメモリ容量の変化を有するメモリ区画境界を示す。図７Ｉは、コード記憶用に下位メモリ・バンクに最小０．５ＭＢ割りあてられ、データ記憶用に３１．５ＭＢの上位メモリ・バンクが割りあてられたメモリ区分境界示す。
【００３５】
それぞれ図７Ｃ、７Ｄ、．．．７１におけるメモリ区分境界６ｇ、６ｆ，．．．６ａは、図２に示したベーシック金属層２における同じ参照数字を有するギャップに対応する。たとえば、金属オプション層がベーシック金属層２上に設けられて金属線セグメントが形成された後でギャップ６ａがオープン状態とされたままのときは、図７Ｉに示したようなメモリ区分が作成され、その結果、３１．５ＭＢのメモリは、上位メモリ・バンクに割りあてられた金属オプションＯＰＴＡ、ＯＰＴＢ、．．．ＯＰＴＨ上のメモリと下位メモリ・バンクに割りあてられた０．５ＭＢのメモリとを含む。もう１つの例において、ベーシック金属層２上に金属オプション層が設けられた後で図２のギャップ６ｂがオープン状態とされたままの場合は、ベーシック金属層セグメントが図７Ｈに示したようなメモリ区分用に形成され、その結果、３０ＭＢのメモリは、上位メモリ・バンクに割りあてられた金属オプションＯＰＴＡ、ＯＰＴＢ、．．．ＯＰＴＧ上のメモリと、下位メモリ・バンクに割りあてられた金属オプションＯＰＴＨ上のメモリを含む２ＭＢのメモリとを含む。
【００３６】
図８は、本発明によるフレキシブルに区分された金属線セグメントを形成する方法が適用可能なフレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置の例を示す。図８に示したように、同時動作フラッシュ・メモリ装置は、メモリ・アレイ２０，メモリ・アレイ２０に接続されたＸデコーダ２２，及びＸデコーダ２２に接続された２つのプリデコーダ２４と２６を含む。プリデコーダ２４と２６は、それぞれＬＡとＵＡとして表された下位バンク・メモリ・アドレスと上位バンク・メモリ・アドレスに接続される。複数の列と行で配列された複数のメモリ・セルを含むメモリ・アレイ２０は、メモリ・セルの各列に接続されたビット線２８及び３０のように複数のビット線を含む。
【００３７】
メモリ・アレイ内のビット線はそれぞれ、上位メモリ・バンクに割り当てられた各列のメモリ・セルに接続された第１の金属線セグメントと、下位メモリ・バンクに割り当てられた各列のメモリ・セルに接続された第２の金属線セグメントとを含む。たとえば、図８に示したように、ビット線２８と３０はそれぞれ、第１と第２のビット線セグメント２８ａ，２８ｂ及び３０ａ，３０ｂを含む。ビット線２８と３０はそれぞれ、下位メモリ・バンクと上位メモリ・バンクの間の区分境界としてはたらくように、それぞれの第１のビット線セグメントと第２のビット線セグメントの間に各ギャップを有する。上位メモリ・バンクのビット線セグメントは、第１のＹデコーダ３２に接続され、下位メモリ・バンクのビット線セグメントは、第２のＹデコーダ３４に接続される。メモリ・アレイ２０内のビット線は、通常、Ｍ２金属層と呼ばれる金属層を使用することによって形成される。第１と第２のＭ２金属線セグメントをそれぞれ含むメモリ・アレイ２０内のビット線のパターンは、本発明によるフレキシブルに区分された金属線セグメントを形成する方法を使用することによって形成することができる。
【００３８】
さらに、図８に示したようなＸデコーダ２２はまた、メモリ区分境界を規定するギャップによって分離されたセグメント３６ａ及び３６ｂなどの複数の金属線セグメントを含む。たとえば、第１の金属線セグメント３６ａは、上位メモリ・バンク内のメモリ・セルの各行を復号するために実装されることがあり、Ｘデコーダ２２の第２の金属線セグメント３６ｂは、メモリ・アレイ２０の下位メモリ・バンク内のメモリ・セルの各行を復号するために実装されることがある。本発明によってフレキシブルに区分された金属線セグメントを形成する方法は、また、Ｘデコーダ２２内のセグメント３６ａ及び３６ｂなどの金属線セグメントの製造に適用可能である。
【００３９】
図９は、本発明によるフレキシブルに区分された金属線セグメントを形成する方法が適用可能なフレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置のもう１つの例を示す。この例において、それぞれ上位メモリ・バンクと下位メモリ・バンク用のフレキシブルに区分されたビット線セグメント２８と３０及びＹデコーダ３２と３４を有するメモリ・アレイ２０は、図８に示し前に説明したものと類似している。しかしながら、この例において、Ｘデコーダ４０は、メモリ・アレイ２０用の固定化されたバンク行デコーダである。Ｘデコーダ４０は、それぞれ第１と第２のプリデコーダ４２と４４に接続された２つの入力を有する。
【００４０】
プリデコーダ４２と４４内にはそれぞれ、ＵＡとＬＡとしてそれぞれ示された上位バンク・メモリ・アドレス入力と下位バンク・メモリ・アドレス入力に設けられる複数の金属線セグメントが設けられる。たとえば、第１のプリデコーダ４２内には、それぞれ上位バンク・メモリ・アドレス入力ＵＡと下位のバンク・メモリ・アドレスＬＡをプリデコードするために第１及び第２の金属線セグメント４６ａと４６ｂが接続される。同様に、上位バンク・メモリ・アドレス入力ＵＡと下位バンク・メモリ・アドレス入力ＬＡをそれぞれプリデコードするために、第２のプリデコーダ４４内の第１及び第２の金属線セグメント４８ａと４８ｂが接続される。本発明によるフレキシブルに区分された金属線セグメントを形成する方法は、メモリ・アレイ２０内のビット線２８と３０の製造ならびにプリデコーダ４２及び４４内の金属線セグメント４６ａ，４６ｂ，４８ａ及び４８ｂの製造に適用可能である。
【００４１】
図１０は、本発明によるフレキシブルに区分された金属線セグメントを形成する方法が適用可能なフレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置の復号回路の例を示す。復号回路は、それぞれＵＡとＬＡとして示された上位バンク・メモリ・アドレスと下位バンク・メモリ・アドレスの少なくともいくつかのアドレス・ビットを受け取ることができる上位バンク・デコーダ５０と下位バンク・デコーダ５２をそれぞれ含む。複数の金属線５４，５６，５８，６０，６２，６４，６６及び６８は、上部バンク・デコーダ５０と下位バンク・デコーダ５２の間に位置決めされる。各金属線は、複数の所定の可能なメモリ区分境界のそれぞれに対応する複数の所定のギャップを有する。たとえば、金属線５４は、９つの可能なメモリ区分境界５４ａ，５４ｂ，５４ｃ，．．．５４ｉを有する。他の金属線は、同じ数の区分境界を有する。たとえば、２４ＭＢ／８ＭＢの上位バンク／下位バンク・メモリ境界を必要とするときは、それぞれの金属線５４，５６，５８，．．．６８上にギャップ５４ｅ，５６ｅ，５８ｅ，．．．６８ｅが形成され、金属線を下位と上位の各メモリ・バンクの金属線セグメントに分けられる。
【００４２】
各金属線５４，５６，５８，．．．６８から各バンク・アドレス・デコード・ビットを受け取るように接続された８ビット出力であるバンク・アドレス・デコード出力ＺＺＺ（１５：８）は、各金属線に沿ったギャップの位置に応じて、下位バンク・デコーダ５２から復号ビットの一部を受け取り、上位バンク・デコーダ５０から他の復号ビットを受け取る。たとえば、２４ＭＢ／８ＭＢの上位バンク／下位バンク・メモリ区分を指定するために各金属線５４，５６，５８，．．．６８に沿った指定位置５４ｅ，５６ｅ，５８ｅ，．．．６８ｅにギャップが形成されるとき、行ｂｌ（１２）、ｂｌ（１３）、ｂｌ（１４）及びｂｌ（１５）の金属線セグメントに接続された下位バンク・デコーダ５２によって、ＺＺＺ復号出力ＺＺＺ（１５：１２）の上位ビットが生成される。行ｕｂ（８）、ｕｂ（９）、ｕｂ（１０）及びｕｂ（１１）の金属線セグメントに接続された上位バンク・デコーダ５０によって、ＺＺＺ復号ビットＺＺＺ（１１：８）が生成される。次に、ビットＺＺＺ（１５：８）復号ビットが反転器６９に通されてＺ４復号信号ビットＺＺＺ（１５：８）が生成され、これは次にＸデコーダ７０に送られる。
【００４３】
Ｘデコーダ７０は、さらに、図１に示したような行Ｚ４（１６）とＺ４（１７）に属する下位メモリ・バンク用に予約されたメモリ・ブロック、たとえばメモリ・ブロックＳＳ０，ＳＳ１，ＳＳ２，．．．ＳＳ７の復号ビットであるビットＺ４（１６）やＺ４（１７）などの固定バンク・アドレス復号ビットを受け取るように接続されてもよい。図１０を再び参照すると、Ｘデコーダ７０は、メモリ・アレイ７２に接続され、メモリ・アレイ７２の行デコーダとしてはたらく。メモリ・アレイ７２内では、図８と図９に示し前に説明した形と類似の形で、ビット線７４及び７６などのビット線を第１と第２のビット線セグメントに区分して、メモリ・セルを下位メモリ・バンクと上位メモリ・バンクに区分することができる。
【００４４】
（産業上の利用可能性）
本発明によるフラッシュ・メモリ装置用のフレキシブルに区分された金属線セグメントを形成する方法は、フレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置の製造に適用可能である。同じベーシック金属層パターンを維持しながら金属オプション層パターンだけを変更することによって、様々な上位メモリ・バンク区分と下位メモリ・バンク区分を有するメモリ装置を作成することができる。ベーシック金属層は、複数の所定のメモリ区分境界のうちの１つをそれぞれ規定する複数のギャップを有する。ベーシック金属層に金属オプション層セグメントが配置された後で、ベーシック金属層におけるギャップのうちの１つがオープン状態とされたままにされ、上位メモリ・バンクと下位メモリ・バンク用のベーシック金属層セグメントが形成される。特にコンピュータ援用設計技術を使用し、それによりフラッシュ・メモリ装置の製造を簡略化することによって比較的容易に生成することができる様々な金属オプション層パターンを有する同じ集積回路設計を使用することにより、異なる上位と下位のバンク・メモリ区分を有するフラッシュ・メモリ装置を作成することができる。本発明をその特定の実施形態に関して説明したが、特許請求の範囲で説明するような本発明の範囲に含まれる多くの修正を行うことができる。
【図面の簡単な説明】
【図１】  図１は、メモリを上位メモリ・バンクと下位メモリ・バンクに区分することができる複数のフレキシブルに区分された境界線を有する複数のメモリ・ブロック・セルを含む同時動作フラッシュ・メモリ装置の実施形態を示す図である。
【図２】  図２は、ベーシック金属層を複数のベーシック金属層セグメントに分離する複数のギャップを有するベーシック金属層の簡略化した平面図を示す。
【図３】  図３は、図２に示したようなベーシック金属層上に設けられる前の複数の金属オプション層セグメントの簡略化した平面図を示す。
【図４】  図４は、本発明の方法により図２に示したようなベーシック金属層上に図３に示したような金属オプション層セグメントが設けられた後の金属層の簡略化した平面図を示す。
【図５】  図５は、図２に示したようなベーシック金属層上に設けられる前の金属オプション層セグメントのもう１つのパターンの簡略化した平面図を示す。
【図６】  図６は、本発明の方法により図２に示したような基本金属層上に図５に示したような金属オプション層セグメントが設けられた後の金属層の簡略化した平面図を示す。
【図７】  図７Ａ〜図７Ｉは、９つの区分境界により３２ＭＢのフレキシブルに区分されたフラッシュ・メモリ装置内のメモリ区分境界の例を示す。
【図８】  図８は、本発明の方法により製造された複数のフレキシブルに区分された金属線セグメントをそれぞれ有するメモリ・アレイとＸデコーダを含むフレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置の例を示す。
【図９】  図９は、本発明の方法により製造された複数のフレキシブルに区分された金属線セグメントをそれぞれ有するメモリ・アレイと２つのプリデコーダを含むフレキシブル・バンク区分アーキテクチャを有する同時動作フラッシュ・メモリ装置のもう１つの例を示す。
【図１０】  図１０は、本発明の方法により製造された複数のフレキシブルに区分された金属線セグメントを有する復号回路の例を示す。
【図１】
0004642234.tif 000002
【図２】
0004642234.tif 000003
【図３】
0004642234.tif 000004
【図４】
0004642234.tif 000005
【図５】
0004642234.tif 000006
【図６】
0004642234.tif 000007
【図７】
0004642234.tif 000008
【図８】
0004642234.tif 000009
【図９】
0004642234.tif 000010
【図１０】
0004642234.tif 000011