(57)【特許請求の範囲】
【請求項１】
接続端子を有しこの接続端子を介して少なくとも直列又は並列回路の一方を構成するように接続された複数の一方向導通ユニットと、故障検出装置とを備え
上記一方向導通ユニットは、接続端子としての陽極端子と陰極端子との２端子と、上記２端子間に接続されゲートにより駆動制御される半導体スイッチング素子と、陽極側が上記陽極端子側になるようにして上記半導体スイッチング素子に並列に接続された並列ダイオードと、上記２端子間が導通した時に上記２端子間に発生する導通電圧を所定の電圧に昇圧して出力する昇圧回路と、上記２端子間の導通状態を継続できるように上記昇圧回路の出力を電源として上記半導体スイッチング素子の上記ゲートに駆動信号を出力する駆動制御回路とを有するものであり、
上記故障検出装置は上記半導体スイッチング素子の故障を検出するものである
一方向導通装置。
【請求項２】
上記昇圧回路は、自身の出力を上記昇圧回路を動作させる電源電圧に用い、動作開始時には上記並列ダイオードの両端に発生する順方向電圧により動作することを特徴とする請求項１に記載の一方向導通装置。
【請求項３】
上記半導体スイッチング素子は、ドレインが上記陰極端子に接続されソースが上記陽極端子に接続されたＭＯＳＦＥＴであり、
上記昇圧回路は、上記ＭＯＳＦＥＴのソースとドレイン間に発生する電圧を所定の電圧に昇圧して出力するものであることを特徴とする請求項１に記載の一方向導通装置。
【請求項４】
上記半導体スイッチング素子は、ソース・ドレイン間に寄生ダイオードが内蔵され、ドレインが上記陰極端子に接続されソースが上記陽極端子に接続されたｎチャネル型ＭＯＳＦＥＴであり、
上記昇圧回路は、上記２端子間が導通時に上記ｎチャネル型パワーＭＯＳＦＥＴのソースとドレイン間に発生する上記ドレインを電位基準とした正の電圧を上記所定の電圧に昇圧して出力するものであり、
上記駆動制御回路は、上記ドレインを電位基準とした正の電圧を上記駆動信号として出力するものであることを特徴とする請求項１に記載の一方向導通装置。
【請求項５】
上記昇圧回路は、昇圧した電圧により充電されるコンデンサと、上記コンデンサの電圧を上記昇圧回路自身の電源に用いるための電源切替回路とを有し、起動時には上記寄生ダイオードの両端に発生する順方向電圧により動作し、起動後は上記コンデンサの電圧を上記昇圧回路自身の電源に用いるよう上記電源切替回路にて切り替えるものであることを特徴とする請求項４に記載の一方向導通装置。
【請求項６】
上記昇圧回路は、抵抗素子とダイオードとが上記２端子間に直列に接続された直列回路を有するものであって、上記２端子間の導通時に上記抵抗素子の端子間に発生する電圧を上記所定の電圧に昇圧して出力するものであることを特徴とする請求項１に記載の一方向導通装置。
【請求項７】
上記ゲート制御回路は、上記抵抗素子の端子間電圧が上記陽極端子を電位基準として負の電圧であるときには上記抵抗素子の端子間電圧の昇圧動作を行なう一方で、上記抵抗素子の端子間電圧が上記陽極端子を電位基準として零以上の電圧であるときには上記昇圧動作を停止するとともに、上記陽極端子の電位を上記駆動信号として出力するものであることを特徴とする請求項６に記載の一方向導通装置。
【請求項８】
上記２端子は交流電源に接続されるものであって、上記半導体スイッチング素子及び上記ダイオードは、上記交流電源の最大出力電圧を上回る耐圧を有するものであることを特徴とする請求項６又は請求項７に記載の一方向導通装置。
【請求項９】
上記故障検出回路は、上記半導体スイッチング素子の短絡または開放状態を検出するものであることを特徴とする請求項１に記載の一方向導通装置。
【請求項１０】
上記故障検出回路は、上記半導体スイッチング素子の短絡または開放状態に応じて検出信号を出力するものであることを特徴とする請求項９に記載の一方向導通装置。
【請求項１１】
上記故障検出回路は、上記半導体スイッチング素子の短絡または開放状態を検出すると、上記一方向導通ユニットの上記昇圧回路及び上記駆動制御回路の少なくとも一方の動作を停止するものであることを特徴とする請求項９に記載の一方向導通装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一方向に電流を流し、またその逆の方向の電流を阻止する一方向導通ユニットを複数備えた一方向導通装置に関するものである。
【背景技術】
【０００２】
例えば、複数のダイオードが直列に接続された直列冗長回路において、各ダイオードにそれぞれバイパス回路を並列に接続するとともに、検出回路によりダイオードの開放故障や短絡故障を検出して、当該故障したダイオードに並列に接続されたバイパス回路に電流を迂回させ、運転の継続を可能とするものがある（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００５−１２９６９１公報（段落番号００２８、００４６、図１及び図７）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のような複数のダイオードを使用した冗長系を含むシステム等、特に複数のダイオードが使用される用途では、接続数分だけ順方向電圧に比例して損失が増加し、全体の効率に影響を与えるという問題点があった。この発明は、上記のような問題点を解決するためになされたものであり、損失を低減できるとともに故障を検出して適切な処置をとりうる一方向導通装置を得ることを目的とする。
【課題を解決するための手段】
【０００５】
この発明に係る一方向導通装置においては、
接続端子を有しこの接続端子を介して少なくとも直列又は並列回路の一方を構成するように接続された複数の一方向導通ユニットと、故障検出装置とを備え
一方向導通ユニットは、接続端子としての陽極端子と陰極端子との２端子と、２端子間に接続されゲートにより駆動制御される半導体スイッチング素子と、陽極側が陽極端子側になるようにして半導体スイッチング素子に並列に接続された並列ダイオードと、２端子間が導通した時に２端子間に発生する導通電圧を所定の電圧に昇圧して出力する昇圧回路と、上記２端子間の導通状態を継続できるように昇圧回路の出力を電源として半導体スイッチング素子のゲートに駆動信号を出力する駆動制御回路とを有するものであり、
故障検出装置は半導体スイッチング素子の故障を検出するものである。
【発明の効果】
【０００６】
この発明は、接続端子を有しこの接続端子を介して少なくとも直列又は並列回路の一方を構成するように接続された複数の一方向導通ユニットと、故障検出装置とを備え
一方向導通ユニットは、接続端子としての陽極端子と陰極端子との２端子と、２端子間に接続されゲートにより駆動制御される半導体スイッチング素子と、陽極側が陽極端子側になるようにして半導体スイッチング素子に並列に接続された並列ダイオードと、２端子間が導通した時に２端子間に発生する導通電圧を所定の電圧に昇圧して出力する昇圧回路と、昇圧回路の出力を電源として半導体スイッチング素子のゲートに駆動信号を出力する駆動制御回路とを有するものであり、
故障検出装置は半導体スイッチング素子の故障を検出するものであるので、
損失を低減できるとともに故障を検出して適切な処置をとりうる一方向導通装置を得ることができる。
【発明を実施するための最良の形態】
【０００７】
実施の形態１．
図１〜図７は、この発明を実施するための実施の形態１を示すものであり、図１は一方向導通装置を用いた太陽光発電システムの構成を示す構成図、図２は一方向導通装置の構成を示す構成図、図３は一方向導通ユニットの構成を示すブロック図、図４はこの実施の形態における一方向導通ユニットと従来のダイオードとの電力損失の比較を示す比較図である。図５は一方向導通ユニットの故障検出回路の動作を説明するための説明図、図６及び図７は動作を説明するための波形図である。
【０００８】
図１において、太陽電池１５０は一方向導通装置１００を介して図示しない電力システム（電圧Ｖｏｕｔ）に接続されている。一方向導通装置１００は、後述する一方向導通ユニットとしての整流装置１０をそれぞれ用いた一方向導通ユニット１０１ａ及び１０１ｂを直列に接続して直列回路１０１を構成し、外部接続端子１１１，１１２を設けて、ひとつのパッケージに搭載したものである。
【０００９】
図２において、一方向導通装置１００は直列回路１０１と故障検出回路１０５と外部接続端子１１１と外部接続端子１１２と警報出力端子１１９とを有する。直列回路１０１は、同一の整流装置１０を用いた一方向導通ユニット１０１ａ，１０１ｂを有し、一方向導通ユニット１０１ａの陽極端子１６が外部接続端子１１１に接続され、一方向導通ユニット１０１ａの陰極端子１７が一方向導通ユニット１０１ｂの陽極端子１６に接続され、一方向導通ユニット１０１ｂの陰極端子１７が外部接続端子１１２に接続されている。
【００１０】
故障検出回路１０５は、一方向導通ユニット１０１ａの陽極端子１６、陰極端子１７の端子間電圧及び一方向導通ユニット１０１ｂの陽極端子１６、陰極端子１７の端子間電圧を監視して、一方向導通ユニット１０１ａ及び１０１ｂの故障を検出し、警報出力端子１１９を介して故障検出信号ＳＦ１，ＳＦ２を外部へ発信するとともに、所定時間後に導通を停止する停止信号ＳＴ１，ＳＴ２を一方向導通ユニット１０１ａあるいは一方向導通ユニット１０１ｂへ送出する。一方向導通ユニット１０１ａ及び１０１ｂとして使用される整流装置１０は、図２に示すように、ゲート制御回路１、昇圧回路２、ＭＯＳＦＥＴ９、陽極端子１６、陰極端子１７を有する。整流装置１０の詳細構成については、後述する。
【００１１】
一方向導通装置１００の動作の説明に先立ち、まず整流装置１０の詳細構成及び単独の動作について図３によって説明する。図３において、整流装置１０は、ソース・ドレイン間に寄生ダイオード９ａを内蔵したｎチャネル型パワーＭＯＳＦＥＴ９（以下、単にＭＯＳＦＥＴ９と称す）と、ＭＯＳＦＥＴ９を駆動制御するゲート制御回路１と、ゲート制御回路１の電源電圧を生成する昇圧回路２と、電源切替回路３と、逆電圧保護回路としての保護回路４〜７とを備える。また、外部端子を、陽極端子１６、陰極端子１７の２端子とし、ＭＯＳＦＥＴ９はソースを陽極端子１６（Ａ）に、ドレインを陰極端子１７（Ｋ）に接続する。昇圧回路２の昇圧用コンデンサ８は、保護回路７を介してＭＯＳＦＥＴ９のソース及びドレインに接続されている。
【００１２】
次に、動作を説明する。動作開始前には、ゲート制御回路１及び昇圧回路２とも停止状態で、ＭＯＳＦＥＴ９はオフ状態である。この状態で、陽極端子１６から陰極端子１７に電流が流れると、寄生ダイオード９ａ（図３）に順方向電流が流れ、ソース・ドレイン間に寄生ダイオード９ａの順方向電圧が発生する。この電圧は、ドレインを電位基準とする正の電圧であり、昇圧回路２に供給され、昇圧回路２を起動させる。昇圧回路２は、陽極端子１６から陰極端子１７に電流が流れる時にソース・ドレイン間に発生する電圧、この場合、寄生ダイオードの順方向電圧を昇圧し、昇圧用コンデンサ８を所定の電圧に充電する。
【００１３】
昇圧用コンデンサ８の電圧は、ゲート制御回路１に電源電圧（駆動電圧）として供給されて、ゲート制御回路１はＭＯＳＦＥＴ９のゲート駆動信号を生成する。ゲート制御回路１は、ＭＯＳＦＥＴ９のソース・ドレイン間の電圧がドレインを電位基準として正の電圧であることを検出して、即ちソース・ドレイン間の導通を検出して、ゲートを駆動するようにゲート駆動信号を生成しＭＯＳＦＥＴ９をオンする。また、昇圧用コンデンサ８が所定の電圧に充電されると、電源切替回路３が動作して、昇圧用コンデンサ８の電圧が昇圧回路２の電源電圧として供給されるようになる。
【００１４】
ＭＯＳＦＥＴ９がオンすると、陽極端子１６から陰極端子１７にＭＯＳＦＥＴ９を介して電流が流れ、この電流とＭＯＳＦＥＴ９のオン抵抗による電圧降下が発生して、ソース・ドレイン間に電圧が発生する。このソース・ドレイン間の電圧はドレインを電位基準とする正の電圧であり、昇圧回路２に入力され、昇圧回路２は昇圧動作を行い、昇圧された電圧は昇圧回路２とゲート制御回路１の双方に電源電圧として供給される。そしてゲート制御回路１はＭＯＳＦＥＴ９のゲート駆動信号を生成しＭＯＳＦＥＴ９をオンオフ制御する。
以上の動作を繰り返し、ＭＯＳＦＥＴ９の導通時にソース・ドレイン間に発生する電圧を昇圧し、昇圧された電圧を昇圧回路２とゲート制御回路１の双方に給電しながらＭＯＳＦＥＴ９を連続的に駆動するように動作する。
【００１５】
ここでＭＯＳＦＥＴ９がオフの状態、例えば陽極端子１６よりも陰極端子１７の電位が高い逆電圧の場合、ＭＯＳＦＥＴ９には寄生ダイオード９ａが存在するために逆電圧となり電流は流れない。また、図示しないダイオードで構成された保護回路４はゲート制御回路１に逆電圧が印加されるのを阻止し、保護回路６は昇圧回路２に逆電圧が印加されるのを阻止する。また、保護回路５，７を設けたことにより逆電圧状態で陰極端子１７から陽極端子１６へ電流が流れる経路を絶つことができる。このように逆電圧保護のための保護回路４〜７を設けたため、昇圧回路２及びゲート制御回路１の破壊を防ぐことがきる。
【００１６】
以上のように、ＭＯＳＦＥＴ９の導通時にソース・ドレイン間に発生する電圧を昇圧し、昇圧された電圧を昇圧回路２とゲート制御回路１の双方に給電しながらＭＯＳＦＥＴ９を連続的に駆動する。このため、ＭＯＳＦＥＴ９のゲートを駆動するための駆動電圧、例えば５Ｖの電圧を外部から供給する必要がなく、ゲート制御回路１はＭＯＳＦＥＴ９を連続的に駆動制御できる。このように、外部からの電源供給が不要であるため、従来の２端子のダイオードとの置き換えが容易である。
【００１７】
ＭＯＳＦＥＴ９のオン抵抗は耐圧、形状、性能等によりそれぞれ異なるが、例えば低い抵抗値だと数１０ｍΩ程度の素子が存在する。一方、ダイオードはこれよりもずっと導通抵抗が大きい。両者の比較を図４に示す。図４において、ダイオードＤｉｏはダイオードの電流対電力損失特性曲線、Ｒｅｃはこの実施の形態における整流装置１０の電流対電力損失特性曲線であり、電流Ａ１を流したときの、損失低減量はＤｉｆとなる。
【００１８】
さらに、具体的な値をあげれば、仮にＭＯＳＦＥＴ９のオン抵抗を２０ｍΩと仮定すると、陽極端子１６から陰極端子１７に流れる電流値が例えば１０Ａの場合、ドロップ電圧は０．２Ｖとなる。一方１０Ａの電流を流したときのダイオードの順方向電圧は耐圧の低いＳＢＤ（ショットキダイオード）で０．６〜１．０Ｖ、耐圧の高いＦＲＤ（ファーストリカバリーダイオード）では１．０Ｖ〜３．０Ｖが一般的であり、これらダイオードと比較するとＭＯＳＦＥＴ９によるドロップ電圧は小さく低損失である。このため、この実施の形態に用いられる整流装置１０は、２端子のダイオードとの置き換えが容易であるとともに、ダイオードよりも導通時の損失が低減され高効率な整流装置となる。
【００１９】
また、昇圧回路２は、寄生ダイオード９ａに順方向電流が流れた時にソース・ドレイン間に発生する順方向電圧により起動し、その後、昇圧回路２自身の出力が電源になるように電源切替回路３により切り替えられる。このため、外部からの電源供給なしに起動し、効率的で安定した昇圧動作を継続できる。
【００２０】
ところで、ＭＯＳＦＥＴは従来、一般的にソースを電位基準として回路構成し、ソース・ゲート間に駆動電圧を印加して駆動するものであった。これに対し、この実施の形態では、ＭＯＳＦＥＴ９をｎチャネル型とし、ドレインを電位基準として回路構成し、ドレイン・ゲート間に正の駆動電圧を印加するようにした。そして、昇圧回路２は、入力電圧であるソース・ドレイン間の電圧をドレインを電位基準とする正の電圧とし、昇圧により正の駆動電圧となる例えば５Ｖ程度まで昇圧する。このように、昇圧回路２の入出力電圧にドレインを電位基準とした正電圧だけを扱うようにし、ゲート制御回路１は、昇圧された電圧をそのまま電源電圧及び駆動電圧として用いる。このため昇圧回路２及びゲート制御回路１が容易に構成でき、小型化、簡略化を図ることができる。
【００２１】
なお、ゲート制御回路１はＭＯＳＦＥＴ９のオン動作を継続させるように制御動作を行うもので、ＭＯＳＦＥＴ９のオン時のソース・ドレイン間のドロップ電圧はそもそも小さい値である。このため、ドレインを電位基準とした駆動電圧は、ソースを電位基準にした場合とほぼ同等の電圧として扱うことができる。
【００２２】
ここで、一方向導通装置１００の動作の説明をする。一方向導通装置１００が太陽電池１５０に接続され所定の電流が流れているときは、図５に示すように一方向導通ユニット１０１ａ及び１０１ｂの各端子（Ａ−Ｋ）間電圧はそれぞれＶｄｓ１，Ｖｄｓ２であり、外部接続端子１１１、外部接続端子１１２間の電圧Ｖｄｓ（以下、一方向導通装置１００の端子間電圧という）はＶｄｓ＝Ｖｄｓ１＋Ｖｄｓ２である。ここで、図６における時間ｔ１において、一方向導通ユニット１０１ｂが開放故障しＭＯＳＦＥＴがオフしたとすると、一方向導通ユニット１０１ｂの端子間電圧が増加するため一方向導通装置１００の端子間電圧も図６（ｂ）の端子間電圧曲線Ｂ１のように上昇し、Ｖｄｓ＝Ｖｄｓ１＋Ｖｆ２となる。なお、図６（ｂ）におけるＶｆ１，Ｖｆ２は、それぞれ一方向導通ユニット１０１ａ、一方向導通ユニット１０１ｂが開放故障したときのそれぞれの端子電圧である。
【００２３】
故障検出回路１０５は一方向導通ユニット１０１ａ及び１０１ｂの端子間電圧を監視しており、時間ｔ２において一方向導通ユニット１０１ｂの端子間電圧が所定値を越える（図６（ｂ）のＣ１点）と警報出力端子１１９から故障検出信号ＳＦ１（図６（ｃ））を発すると、一方向導通装置１００の外部に設けられた図示しない報知装置に、例えば一方向導通ユニット１０１ｂの開放故障を表示するとともに当該報知装置において警報ブザーを鳴らすなどの適切な処置を取る。
【００２４】
さらに、一方向導通ユニット１０１ｂの開放故障が発生した後、時間ｔ３において停止信号ＳＴ１（図６（ｄ））を一方向導通ユニット１０１ａに発し、健全な一方向導通ユニット１０１ａを停止させる。システムの電圧Ｖｏｕｔ（図１参照）は、一方向導通ユニット１０１ｂが開放故障したとき図６（ａ）に示す曲線Ｂ２のように時間ｔ１から低下し始め、時間ｔ３において一方向導通ユニット１０１ａに停止信号ＳＴ１が出され一方向導通ユニット１０１ａの開路にともないさらに低下する。これは、一方向導通ユニット１０１ａの開路にともない一方向導通ユニット１０１ａの端子間電圧Ｖｄｓ１が大きくなり１Ｖｆ１となるためである。なお、一方向導通装置１００の端子間電圧が上昇し、システムの電圧Ｖｏｕｔが所定値を越えて低下すると、図示しない保護装置が動作し、例えばシステムを停止させるなどの保護動作を行う。
【００２５】
次に、一方向導通ユニット１０１ｂが短絡故障した場合について説明する。図７における時間ｔ５において、一方向導通ユニット１０１ｂが短絡故障したとすると、Ｖｄｓ２はほぼ零となるので、一方向導通ユニット１０１ｂの端子間電圧が減少するため一方向導通装置１００の端子間電圧も図７（ｂ）の端子間電圧Ｅ１のように低下し、ＶｄｓはＶｄｓ１にほぼ等しくなる。故障検出回路１０５は、時間ｔ６において一方向導通ユニット１０１ｂの端子間電圧が所定値を下回る（Ｆ１点）と警報出力端子１１９から故障検出信号ＳＦ２（図７（ｃ））を発すると、一方向導通装置１００の外部に設けられた図示しない報知装置において、例えば一方向導通ユニット１０１ｂの短絡故障を表示するとともに警報ブザーを鳴らすなどの適切な処置を取る。
【００２６】
さらに、一方向導通ユニット１０１ｂの短絡故障が発生した後、時間ｔ７において停止信号ＳＴ２（図７（ｄ））を一方向導通ユニット１０１ａに発し、健全な一方向導通ユニット１０１ａを停止させる。システムの電圧Ｖｏｕｔは、一方向導通ユニット１０１ｂが短絡故障したとき図７（ａ）に示す曲線Ｅ２のように時間ｔ５から上昇を開始するが、時間ｔ７において一方向導通ユニット１０１ａに停止信号ＳＴ２が出され一方向導通ユニット１０１ａの開路にともない低下する。これは、一方向導通ユニット１０１ａの開路にともない一方向導通ユニット１０１ａの端子間電圧Ｖｄｓ１が大きくなりＶｆ１となるためである。
【００２７】
なお、一方向導通装置１００の端子間電圧が上昇し、システムの電圧Ｖｏｕｔが所定値を越えて低下すると、図示しない保護装置が動作し、例えばシステムを停止させるなどの保護動作を行う。さらに、一方向導通ユニット１０１ｂが短絡故障した場合、一方向導通ユニット１０１ａ単独で動作に支障がない場合は時間ｔ７を充分に大きく例えば数日間にとり、その間に一方向導通ユニット１０１ｂの修復を行い一方向導通ユニット１０１ａの停止を回避するなど、システムの要請に応じて適宜対処することができる。
【００２８】
以上のようにこの実施の形態によれば、従来のダイオードに代えて整流装置１０を使用したので、整流装置１０の開放制御が可能であり必要に応じて開放することができ、かつダイオードに比較して低損失であり、冗長接続による導通損失を低減できる。また、故障検出回路１０５を設けて故障検出信号ＳＦ１，ＳＦ２を発するようにしたので、どの整流装置１０（一方向導通ユニット１０１ａ，１０１ｂ）が故障したのかを知ることができる。そして、その内容に応じて適切な処置を行うことができる。
【００２９】
なお上記では故障検出信号のうち開放故障時の検出信号をＳＦ１、短絡故障時の検出信号をＳＦ２としたが、一方向導通ユニット１０１ａ、１０１ｂ個別に検出信号ＳＦ１a、ＳＦ１ｂ、あるいはＳＦ２ａ、ＳＦ２ｂを設けることにより、どの一方向導通ユニット１０１すなわちどの整流装置１０が故障したかを容易に特定でき、より適切な処置を行うことができる。
【００３０】
実施の形態２．
図８〜図１０は、実施の形態２を示すものであり、図８は一方向導通装置を用いた太陽光発電システムの構成を示す構成図、図９は一方向導通装置の構成を示す構成図、図１０は一方向導通装置の動作を説明するための波形図である。図８において、一方向導通装置２００は、整流装置１０を用いた一方向導通ユニット２０１ａ及び２０１ｂを並列に接続して並列回路２０１を構成し、それぞれのアノード及びカソードに接続した外部接続端子２１１，２１２を設けて、ひとつのパッケージに搭載したものである。
【００３１】
図８において、太陽光発電装置１５０の一方の出力端子が一方向導通装置２００の外部接続端子２１１に接続され、他方の端子は接地されている。太陽光発電装置１５０は一方向導通装置２００の外部接続端子２１２を介して図示しない電力システム（電圧Ｖｏｕｔ）に接続される。一方向導通装置２００は、図９に示すように図３に示した整流装置１０を用いた一方向導通ユニット２０１ａと一方向導通ユニット２０１ｂとを、そのアノードＡ側を共通にして外部接続端子２１１にそれぞれ接続し、カソードＫ側を共通にして外部接続端子２１２に接続している。
【００３２】
故障検出回路２０５は、一方向導通ユニット２０１ａのアノードＡとカソードＫ間の電圧を監視し、その故障を検出し警報出力端子２１９を介して故障検出信号ＳＦ２１を発して報知し、また停止信号ＳＴ２１を一方向導通ユニット２０１ａ及び２０１ｂに発し、健全な一方向導通ユニット２０１ａあるいは一方向導通ユニット２０１ｂを停止するのは、図２に示した故障検出回路１０５と同様である。
【００３３】
次に、動作を図１０により説明する。一方向導通ユニット２０１ａ及び２０１ｂが並列に接続されており、一方向導通装置２００に所定の電流が流れているときの外部接続端子２１１と外部接続端子２１２間の端子間電圧ＶｄｓをＶｄｓｐ（以下、一方向導通装置２００の端子間電圧という）とする、ここで、図１０における時間ｔ２１において、一方向導通ユニット２０１ｂが開放故障したとすると、通電経路は一方向導通ユニット２０１ａだけとなるために一方向導通装置２００の通電抵抗が倍増し一方向導通装置２００の端子間電圧Ｖｄｓが図１０（ｂ）の端子間電圧Ｈ１のように増加し、Ｖｄｓ＝２×Ｖｄｓｐとなる。
【００３４】
故障検出回路２０５は一方向導通ユニット２０１ａ（及び一方向導通ユニット２０１ｂ）の端子間電圧を監視しており、時間ｔ２２において一方向導通ユニット２０１ａの端子間電圧が所定値を越える（Ｊ１点）と警報出力端子２１９から故障検出信号ＳＦ２１（図１０（ｃ））を発すると、一方向導通装置１００の外部に設けられた図示しない報知装置において、例えば開放故障を表示するとともに、警報ブザーを鳴らすなどの適切な処置をとる。なお、この場合、一方向導通ユニット２０１ａ、一方向導通ユニット２０１ｂのいずれが開放故障したかは分別できない。
【００３５】
さらに、一方向導通ユニット２０１ｂの開放故障が継続した場合、時間ｔ２３において停止信号ＳＴ２１（図１０（ｄ）を一方向導通ユニット２０１ａ及び２０１ｂに発し、健全な一方向導通ユニット２０１ａあるいは一方向導通ユニット２０１ｂを停止させる。システムの電圧Ｖｏｕｔ（図８参照）は、一方向導通ユニット２０１ｂが開放故障したとき図１０（ａ）に示す曲線Ｈ２のように時間ｔ２１から低下し始め、時間ｔ２３において一方向導通ユニット２０１ａ及び２０１ｂに停止信号ＳＴ２１が出され一方向導通ユニット２０１ａあるいは一方向導通ユニット２０１ｂの開路にともないさらに低下する。一方向導通ユニット２０１ａ及び２０１ｂ双方の開路にともない端子間電圧Ｖｄｓが大きくなるためである。なお、システムの電圧Ｖｏｕｔが所定値を越えて低下すると、図示しない保護装置が動作し、例えばシステムを停止させるなどの保護動作を行う。
【００３６】
次に、一方向導通ユニット２０１ｂが短絡故障した場合、一方向導通装置２００の端子間電圧Ｖｄｓが減少するので、故障検出回路２０５はこれを検出して故障検出信号ＳＦ２２を発する。また、この場合、一方向導通ユニット２０１ａが健全であっても一方向導通装置２００は一方向導通機能を喪失するので、必要に応じて後備保護など然るべき処置をする。
【００３７】
以上のように、この実施の形態によれば、一方向導通装置２００を構成する一方向導通ユニット２０１ａ，２０１ｂ（整流装置１０）の一方が開放故障した場合でも、必要な時間運転を継続することができる。
【００３８】
実施の形態３．
図１１は、実施の形態３を示す一方向導通装置を用いた太陽光発電装置の並列運転システムの構成を示す構成図である。図１１において、一方向導通装置３００は、整流装置１０を用いた一方向導通ユニット３０１ａ及び３０１ｂを直列に接続して直列回路３０１を構成し、整流装置１０を用いた一方向導通ユニット３０２ａ及び３０２ｂを直列に接続して直列回路３０２を構成し、直列回路３０１のアノードＡが接続される外部接続端子３１１、直列回路３０２のアノードＡが接続される外部接続端子３１２、直列回路３０１及び直列回路３０２のカソードＫが共通に接続される外部接続端子３１３、故障検出回路３０５を設け、ひとつのパッケージに搭載したものである。
【００３９】
図１１において、太陽光発電装置１５０の一方の出力端子がそれぞれ一方向導通装置３００の外部接続端子３１１及び外部接続端子３１２に接続され、他方の端子は接地されている。一方向導通装置３００を介して並列に接続された２組の太陽光発電装置１５０は外部接続端子３１３を介して図示しない電力システムに接続されている。故障検出回路３０５は実施の形態１及び２で述べた故障検出回路１０５，２０５を複合した動作をするものであり、直列回路３０１、直列回路３０２、一方向導通ユニット３０１ａ，３０１ｂ，３０２ａ，３０２ｂのいずれの故障か及び開放故障かあるいは短絡故障かを判定し、報知する。また、故障の態様に応じて、直列回路３０１、３０２、一方向導通ユニット３０１ａ，３０１ｂ，３０２ａ，３０２ｂの停止（開放）などの保護動作を行う。
【００４０】
このような、太陽光発電装置などを複数接続して必要な電力を確保するシステムにおいて、太陽光発電装置の出力側にダイオードの直列冗長回路を挿入し、複数台の太陽光発電装置が並列運転されているシステムを考えたとき、太陽光発電装置の出力は従来ダイオードを使用した場合従来ダイオードの順方向電圧Ｖｖｆ分低下し、加えて、電流Ｉｆが流れることによる損失が発生する。仮に、直並列に運転されている台数をｎ台とした場合、システム全体でＶｖｆ×Ｉｆ×ｎ台分の損失が発生することになる。
【００４１】
今、順方向電圧Ｖｖｆが約０．７Ｖの従来ダイオードが使用された直並列冗長系システムの場合、導通時の電圧降下は、各出力において約０．７Ｖであり、順方向に流れる電流Ｉｆが例えば３Ａである時の個々の導通損失は、０．７Ｖ×３Ａ（Ｗ）となる。さらにシステム全体では、使用されたダイオードの数だけの損失が発生する。４個使用の場合は、０．７Ｖ×３Ａ×４＝８．４Ｗとなる。
【００４２】
一方、この実施の形態によれば、整流装置１０を直列接続して構成した一方向導通装置３００においては、整流装置１０は例えばオン抵抗Ｒｄｓｏｎが０．１ΩであるようなＭＯＳＦＥＴ９とした場合、個々の整流装置１０（一方向導通ユニット３０１ａ，３０１ｂ，３０２ａ，３０２ｂ）を流れる電流が３Ａである場合、導通時の順方向の電圧降下は約０．１オーム×３Ａであり、このときの導通損失は、０．３Ｖ×３Ａ（Ｗ）となる。さらにシステム全体では、使用されるダイオードの数だけの損失が発生するので、０．３×３×４＝３．６Ｗの電力損失となる。従って、本実施の形態によれば、従来ダイオードを適用した場合に比較して、損失を約４３％に低減できる。
【００４３】
以上のように、整流装置１０を使用することによって、例えばこの実施の形態のように複数の電源である太陽光発電装置を並列運転し負荷に必要な電力を供給する場合や、ひとつの電源が故障しても別の電源から電力を供給する場合のような、並列冗長システム等において、電力損失を大幅に低減することができる。
【００４４】
なお、図１１において、直列回路３０１，３０２を構成する整流装置１０の直列接続数や直列回路（直列回路３０１，３０２）の数をもっと増やした場合においても、同様に大幅な電力損失の低減を図ることができる。また、故障検出装置を設けて直列回路３０１、一方向導通ユニット３０１ａ，３０１ｂ、直列回路３０２、一方向導通ユニット３０２ａ、一方向導通ユニット３０２ｂの故障の有無及び開放故障か短絡故障かなど故障の状態（故障モード）を検知し、電力システムへ故障を報知することにより、同システムは故障の状態を判別することにより、故障の状態に応じて運転の継続、バックアップ装置を用いての運転、所定時間後に停止、直ちに停止など適切な処置を講じることができる。
【００４５】
実施の形態４．
図１２は、実施の形態４である一方向導通装置の構成を示す構成図である。図１２において、一方向導通装置４００は、次のように構成されている。一方向導通ユニット４０１ａ，４０１ｂ，４０２ａ、４０２ｂ，４０３ａ，４０３ｂはそれぞれ整流装置１０を用いたもので、一方向導通ユニット４０１ａ，４０１ｂが直列接続された直列回路４０１、一方向導通ユニット４０２ａ，４０２ｂが直列接続された直列回路４０２、一方向導通ユニット４０３ａ，４０３ｂが直列接続された直列回路４０３が、そのアノードＡ側が外部接続端子４１１に共通に接続され、各直列回路４０１〜４０３のカソードＫ側はそれぞれ外部接続端子４１２、外部接続端子４１３、外部接続端子４１４に接続されたものと、故障検出回路４０５をひとつのパッケージに搭載したものであり、１入力多端子出力形の一方向導通装置である。
【００４６】
故障検出回路４０５は、図１１の故障検出回路３０５と同様の動作をするものであり、直列回路４０１、直列回路４０２、直列回路４０３、一方向導通ユニット４０１ａ，４０１ｂ，４０２ａ，４０２ｂ，４０３ａ，４０３ｂのいずれの故障か及び開放故障かあるいは短絡故障かを判定し、図示しない電力システムの保護装置や報知装置などに知らせる。また、故障の態様に応じて、直列回路４０１，４０２，４０3、一方向導通ユニット４０１ａ，４０１ｂ，４０２ａ，４０２ｂ，４０３ａ，４０３ｂの停止（開放）などの保護動作を行う。
【００４７】
実施の形態５．
図１３〜図１５は、実施の形態５を示すものであり、図１３は一方向導通装置を用いた単相全波整流装置の構成を示す構成図、図１４は一方向導通装置を用いた三相全波整流装置の構成を示す構成図、図１５は一方向導通装置の構成を示す構成図である。図１３において、単相全波整流装置は、後述する一方向導通装置５００を４組、図示のように単相ブリッジ接続し、交流側端子５５０，５６０から入力される交流を単相全波整流して、直流側端子５７０，５８０から出力する。図１４において、三相全波整流装置は、後述する一方向導通装置５００を６組、図示のように三相ブリッジ接続し、交流側端子６６３，６６４，６６５から入力される三相交流を三相全波整流して、直流側端子６６１，６６２から出力する。
【００４８】
一方向導通装置５００は、図１５に示すように、整流装置１０を用いた一方向導通ユニット５０１ａ及び５０１ｂを直列に接続した直列回路５０１及び一方向導通ユニット５０２ａ及び５０２ｂを直列に接続した直列回路５０２を、さらに並列に接続して整流装置１０を直並列冗長接続し、外部接続端子５１１，５１２及び故障検出回路５０５を設けてひとつのパッケージに搭載したものである。故障検出回路５０５の動作は図１１の故障検出回路３０５と同様である。
【００４９】
以上のように、この発明における整流装置１０を用いて様々な結線をした一方向導通装置により、電力損失を大幅に低減できる。電力損失低減により、回路の効率が向上し、回路の発熱が軽減されるため冷却構造が小型化できるとともに、電力システムの省電力化、小型化、軽量化が可能となる。したがって、例えば、電気自動車の電気回路に適用すれば、軽量化、高効率化による燃費向上、排出ガスの低減を図ることができる。さらに、宇宙衛星など省電力、小型、軽量化が重要な機器などに最適である。また、故障検出回路５０５を設けて一方向導通装置を構成する個々の整流装置１０の故障の有無や故障モードを検出するようにしたので、故障の態様に応じて適切な対応を行うことができ、全体の信頼性向上を図ることができる。
【００５０】
実施の形態６．
図１６は、実施の形態６である一方向導通ユニットの構成を示す回路図であり、実施の形態１における図３に示した一方向導通ユニットを具体的な回路で構成した例を示すものである。図１６に示すように、整流装置２０は、図３におけるゲート制御回路１としてコンパレータＣＯＭＰを用い、昇圧回路２は、ブーストコンバータＢＣＯＭ、昇圧用コイルＬ１、昇圧用コンデンサＣ１、昇圧用スイッチＳ２及び昇圧用ダイオードＤ１で構成し、電源切替回路３は、電源切替用ダイオードＤ２及び電源切替用抵抗Ｒ２で構成する。
【００５１】
また、保護回路４を構成する逆電圧保護用素子として制御回路用保護素子ＤＳ３（ダイオード）、ＤＺ１（ツェナーダイオード）と、保護回路６を構成する逆電圧保護用素子として昇圧回路用保護素子ＤＺ２（ツェナーダイオード）、Ｄ３（ダイオード）とを備える。また、保護回路５を構成する逆電流防止用素子として逆電流防止素子ＤＳ１（ダイオード）と、保護回路７を構成する逆電流防止素子として逆電流防止スイッチＤＳ２とを備える。逆電流防止スイッチＤＳ２は寄生ダイオードＤＳ２ａを有する。また、寄生ダイオードＤＳ２ａと導通方向が同方向になるようにして並列ダイオードＤ４が並列に接続されている。さらに、コンパレータＣＯＭＰの電源供給を制御する制御用半導体スイッチング素子として電源供給制御スイッチＳ３を備える。なお、Ｒ１は電圧検出用抵抗、Ｒ３はＭＯＳＦＥＴ９の誤動作防止用抵抗、Ｒ４、Ｒ５は電源供給制御スイッチＳ３の制御用抵抗である。
【００５２】
次に、動作の詳細について説明する。
動作開始前には、コンパレータＣＯＭＰ及びブーストコンバータＢＣＯＭとも停止状態で、ＭＯＳＦＥＴ９はオフ状態である。この状態で、陽極端子１６から陰極端子１７に電流が流れると、ＭＯＳＦＥＴ９の寄生ダイオードに順方向電流が流れ、ソース・ドレイン間に寄生ダイオードの順方向電圧が発生する。この電圧は、ドレインを電位基準とする正の電圧であり、ブーストコンバータＢＣＯＭに供給される。
【００５３】
ここで、ＭＯＳＦＥＴ９の寄生ダイオード９ａの順方向電圧と逆電流防止素子ＤＳ１の順方向電圧との差電圧がブーストコンバータＢＣＯＭの起動電圧以上に設定されており、ブーストコンバータＢＣＯＭを起動させる。ブーストコンバータＢＣＯＭは起動後発振し始め昇圧用スイッチＳ２を駆動して昇圧動作を開始し、昇圧用コンデンサＣ１が所定の電圧に充電される。逆電流防止スイッチＤＳ２は、コンパレータＣＯＭＰの駆動信号で制御されるスイッチであり、逆電流防止スイッチＤＳ２の寄生ダイオードＤＳ２ａ及び並列ダイオードＤ４の順方向電圧は、ＭＯＳＦＥＴ９の寄生ダイオード９ａの順方向電圧よりも低く設定されている。この逆電流防止スイッチＤＳ２は、ブーストコンバータＢＣＯＭの起動時にはオフしているが、寄生ダイオードＤＳ２ａを介して昇圧用コイルＬ１に正の電圧が入力される。
【００５４】
ＭＯＳＦＥＴ９と、逆電流防止スイッチＤＳ２とは共にコンパレータＣＯＭＰの駆動信号で制御されるが、逆電流防止スイッチＤＳ２はＭＯＳＦＥＴ９と同等の性能あるいはそれ以上の性能のＭＯＳＦＥＴ９を単独あるいはダイオードと並列に挿入し、ＭＯＳＦＥＴ９と同等あるいは早いタイミングでオン動作をするものとする。これにより、昇圧回路の昇圧経路でのドロップ電圧を減らすことができ、ＭＯＳＦＥＴ９のオン動作時、またオンした後も、昇圧用コイルＬ１に正の電圧が入力され昇圧動作の維持が可能になる。
【００５５】
ブーストコンバータＢＣＯＭは、起動するとＭＯＳＦＥＴ９の寄生ダイオード９ａの順方向電圧から昇圧用コイルＬ１に入力される電圧を昇圧し、昇圧用コンデンサＣ１は所定の電圧、例えば５Ｖに充電される。昇圧用コンデンサＣ１が所定の電圧に充電されると電源供給制御スイッチＳ３がオンし、コンパレータＣＯＭＰに電源電圧（駆動電圧）として５Ｖの電圧が供給される。コンパレータＣＯＭＰは、ＭＯＳＦＥＴ９のソース・ドレイン間の電圧がドレインを電位基準として正の電圧であることを検出して、すなわちソース・ドレイン間の導通を検出して、ゲートにゲート駆動信号となるＨｉ信号を印加してＭＯＳＦＥＴ９をオンさせる。
【００５６】
ＭＯＳＦＥＴ９をオンさせるためには、通常ソース・ゲート間に一定の電圧を印加する必要があるが、その値は一般的なＭＯＳＦＥＴで２〜４Ｖである。コンパレータＣＯＭＰはＭＯＳＦＥＴ９のドレイン・ゲート間に電源電圧である５Ｖと同じＨｉ信号を出力することで、ＭＯＳＦＥＴ９を十分にオンさせることができる。
【００５７】
また、昇圧用コンデンサＣ１が所定の電圧に充電されると、電源切替用ダイオードＤ２及び電源切替用抵抗Ｒ２を利用して昇圧用コンデンサＣ１の電圧がブーストコンバータＢＣＯＭの電源電圧として供給されるようになる。このため、ＭＯＳＦＥＴ９のオン後にソース・ドレイン間の電位差が小さくなり、それによって逆電流防止素子ＤＳ１を経由してブーストコンバータＢＣＯＭに入力される電圧が低くなってしまった場合でも、電源切替用ダイオードＤ２及び電源切替用抵抗Ｒ２を介した電源電圧を利用して昇圧動作を安定して行うことができる。この動作によりコンパレータＣＯＭＰにも安定して電源電圧が供給されることになる。
【００５８】
ＭＯＳＦＥＴ９がオンすると、陽極端子１６から陰極端子１７にＭＯＳＦＥＴ９を介した電流が流れ、この電流とＭＯＳＦＥＴ９のオン抵抗による電圧降下が発生して、ソース・ドレイン間に電圧が発生する。このソース・ドレイン間の電圧はドレインを電位基準とする正の電圧であり、上述したように昇圧用コイルＬ１に正の電圧が入力され、ブーストコンバータＢＣＯＭは昇圧用スイッチＳ２を駆動して昇圧用コンデンサＣ１に電荷を蓄積する。
【００５９】
昇圧用コンデンサＣ１に蓄積された電荷は、上述したようにブーストコンバータＢＣＯＭとコンパレータＣＯＭＰとの双方に電源として供給される。そしてコンパレータＣＯＭＰはＭＯＳＦＥＴ９のゲート駆動信号を生成しＭＯＳＦＥＴ９がオンする。
以上の動作を繰り返し、ＭＯＳＦＥＴ９の導通時にソース・ドレイン間に発生する電圧を昇圧し、昇圧された電圧をブーストコンバータＢＣＯＭとコンパレータＣＯＭＰとの双方に給電しながらＭＯＳＦＥＴ９を連続的に駆動するように動作する。
【００６０】
ここでＭＯＳＦＥＴ９がオフの状態、例えば陽極端子１６よりも陰極端子１７の電位が高い逆特性の場合、ＭＯＳＦＥＴ９については寄生ダイオード９ａに逆電圧が印加され電流は流れない。また、制御回路用保護素子ＤＳ３、ＤＺ１によりコンパレータＣＯＭＰの入力電圧の逆電圧が阻止される。また、昇圧回路用保護素子ＤＺ２によりブーストコンバータＢＣＯＭに、昇圧回路用保護素子Ｄ３により昇圧用スイッチＳ２に、それぞれ逆電圧が印加されるのが阻止される。また、逆電圧状態で陰極端子１７から陽極端子１６へ昇圧回路用保護素子ＤＺ２を介して電流が流れる経路を、逆電流防止素子ＤＳ１により遮断できる。また、ＭＯＳＦＥＴ９がオフの時は逆電流防止スイッチＤＳ２もオフであり、逆電圧状態で陰極端子１７から陽極端子１６へ昇圧回路用保護素子Ｄ３を介して電流が流れる経路を、逆電流防止スイッチＤＳ２により遮断できる。
【００６１】
また陽極端子１６よりも陰極端子１７の電位が高い逆特性に、正特性から切り替わるタイミングにおいて、昇圧用コンデンサＣ１の電圧が低下すると電源供給制御スイッチＳ３がオフするため、コンパレータＣＯＭＰへの電源供給が遮断される。これにより、逆特性時にはコンパレータＣＯＭＰによるＭＯＳＦＥＴ９の駆動制御を完全に停止させ、制御遅れや誤動作によりＭＯＳＦＥＴ９をオンさせることがなく、逆電圧状態で陰極端子１７から陽極端子１６へ電流を流すことが確実に防止できる。
なお、この実施の形態においては、電源供給制御スイッチＳ３はｐチャネル型ＭＯＳＦＥＴを用い、オン・オフ制御用に抵抗Ｒ４、Ｒ５を用いたが、オン・オフ制御用にＩＣを用いても良く、同様の効果を得ることができる。
【００６２】
また、ゲート制御回路１としてコンパレータＣＯＭＰを用いたものを示したが、オペアンプを使用すれば同等の制御が可能である。またこれらに、ノンインバータバッファＩＣ等を使用すればゲート駆動能力が向上する。この場合、逆電流防止スイッチＤＳ２をＭＯＳＦＥＴ９よりも早いタイミングでオン動作させるような制御も可能であり、またＭＯＳＦＥＴ９を複数のＭＯＳＦＥＴにて構成することもできる。
【００６３】
また、昇圧回路２にブーストコンバータＢＣＯＭを用いたが、例えばチャージポンプ等他の昇圧回路を適用しても良く、同様の効果を得ることができる。
【００６４】
実施の形態７．
図１７は、実施の形態７である一方向導通ユニットの構成を示す構成図である。図１７において、整流装置３０は、ＭＯＳＦＥＴ９と、マイクロパワーコンバータ部３１と、駆動制御回路としてのゲート制御回路４０とを備え、外部端子として陽極端子３６、陰極端子３７の２端子が設けられている。この場合、ＭＯＳＦＥＴ９はｎチャネル型ＭＯＳＦＥＴであり寄生ダイオード９ａを有し、ソースを陽極端子３６に、ドレインを陰極端子３７に接続する。このような整流装置３０を、実施の形態１〜６で示した整流装置１０，２０の代わりに使用する。
【００６５】
図１７に示すように、マイクロパワーコンバータ部３１、ゲート制御回路４０は、それぞれＭＯＳＦＥＴ９のソース・ドレイン間に接続されている。マイクロパワーコンバータ部３１は、主にクロック発生回路としての発振器３２とチャージポンプ３３と充放電コンデンサ３４とで構成されている昇圧回路部と、このチャージポンプ３３の後段に配されるＤＣ／ＤＣコンバータ３５とを備える。また、ＤＣ／ＤＣコンバータ３５は、リアクトル、ダイオード及びスイッチから成る昇圧チョッパ回路などで構成される。
【００６６】
ゲート制御回路４０は、端子間電圧検出部４１及びゲートドライバ４２により構成され、マイクロパワーコンバータ部３１より供給される電圧を電源として動作する。ゲートドライバ４２の出力はＭＯＳＦＥＴ９のゲートに接続される。またこれら端子間電圧検出部４１及びゲートドライバ４２は低消費電流回路で構成されている。
【００６７】
次に、動作を説明する。図１７に示すように、マイクロパワーコンバータ部３１、ゲート制御回路４０は、それぞれＭＯＳＦＥＴ９のソース・ドレイン間に接続されている。動作開始前には、マイクロパワーコンバータ部３１及びゲート制御回路４０とも停止状態で、ＭＯＳＦＥＴ９が導通していない開放状態である。この状態で、陽極端子３６から陰極端子３７に電流ｉが流れる場合は、寄生ダイオード９ａに順方向電流が流れる。これにより整流装置３０は動作開始し、寄生ダイオード９ａの順方向電圧特性により、ＭＯＳＦＥＴ９のソース・ドレイン間に寄生ダイオード９ａの両端電圧である数１００ｍＶの電位差が発生し、この電位差による微小電圧によりマイクロパワーコンバータ部３１が起動して昇圧動作を開始する。
【００６８】
マイクロパワーコンバータ部３１は、陽極端子３６から陰極端子３７へ電流ｉが流れる導通時に両端子間に発生する電圧であるソース・ドレイン間の電圧Ｖｄｓを所定の電圧まで昇圧する。この昇圧動作により生成された電圧は、ゲート制御回路４０に電源電圧として供給され、ゲート制御回路４０はＭＯＳＦＥＴ９のゲート駆動信号（駆動電圧Ｖｇ）を生成する。これによりＭＯＳＦＥＴ９がオンして導通すると、陽極端子３６から陰極端子３７にＭＯＳＦＥＴ９を介した電流ｉが流れる。ここでＭＯＳＦＥＴ９を流れる電流ｉは、寄生ダイオード９ａを介するものではなく、ＭＯＳＦＥＴ９がオンしてチャネルを流れる本来のスイッチ電流である。
【００６９】
ＭＯＳＦＥＴ９に電流ｉが流れると、この電流ｉとＭＯＳＦＥＴ９の内部抵抗による電圧降下が発生し、ＭＯＳＦＥＴ９のソース・ドレイン間に例えば０．３Ｖの電圧Ｖｄｓが発生する。このソース・ドレイン間の電圧Ｖｄｓはマイクロパワーコンバータ部３１に供給され、マイクロパワーコンバータ部３１は昇圧動作を行い、昇圧された電圧はゲート制御回路４０に電源電圧として供給される。そしてゲート制御回路４０はＭＯＳＦＥＴ９のゲート駆動信号を生成し、ＭＯＳＦＥＴ９が導通する。
以上の動作を繰り返し、ＭＯＳＦＥＴ９の導通時にソース・ドレイン間に発生する導通電圧Ｖｄｓを昇圧し、昇圧された電圧をゲート制御回路４０に給電しながらＭＯＳＦＥＴ９を連続的に駆動するように動作する。
【００７０】
実施の形態８．
図１８、図１９は、実施の形態８を示すものであり、図１８は一方向導通ユニットの構成を示す構成図、図１９は動作を説明するための説明図である。図１８において、整流装置５０は、ＭＯＳＦＥＴ９、抵抗素子５２、ダイオード回路５３、陽極端子５６、陰極端子５７、ゲート制御回路６０を備える。このような整流装置５０を、実施の形態１〜５で示した整流装置１０の代わりに使用する。以下では、便宜上、陽極端子５６を電位基準とする。ＭＯＳＦＥＴ９は、ソースが陽極端子５６に接続され、ドレインが陰極端子５７に接続されている。抵抗素子５２とダイオード回路５３とは直列に接続されて直列回路を構成し、陽極端子５６と陰極端子５７との間に接続されている。
【００７１】
抵抗素子５２は、一方の端子５２ａが陽極端子５６に接続され、他方の端子５２ｂがダイオード回路５３の陽極端子に接続されている。ダイオード回路５３は、抵抗素子５２の一方の端子５２ｂ及び陰極端子５７に接続された１個若しくは複数個の逆耐圧保護用のダイオード５３ａ（図１８では２個並列）からなる。本実施の形態において、ＭＯＳＦＥＴ９は、ソース・ドレイン間の耐圧が陽極端子５６に入力される交流電圧の最大値を上回るように設計される。また、ダイオード回路５３においても、逆方向バイアス状態における耐圧が陽極端子５６に入力される交流電圧の最大値を上回るように設計される。
【００７２】
ゲート制御回路６０は、入力端子６２，６４と、入力回路７０と、発振回路７２と、チャージポンプ回路７４と、スイッチ素子７６と、出力端子６６とを有する。入力端子６２は、抵抗素子５２の一方の端子５２ａに接続されている。従って、入力端子６２は、該一方の端子５２ａを介して陽極端子５６に接続されているため、ゲート制御回路６０における電位基準となる。入力端子６４は、抵抗素子５２の他方の端子５２ｂに接続されている。これにより、ゲート制御回路６０には、入力端子６２，６４を介して抵抗素子５２の両端子間に発生する端子間電圧が電源電圧として供給される。
【００７３】
ゲート制御回路６０は、電源電圧を受けて起動すると、以下に述べる方法によって抵抗素子５２の端子５２ａ，５２ｂ間に発生した電圧を所定の電圧に昇圧してＭＯＳＦＥＴ９のゲート駆動電圧を生成する。詳細には、入力回路７０は、入力端子６２，６４を介して抵抗素子５２の両端子５２ａ，５２ｂ間に発生する端子間電圧が入力される。そして、当該端子間電圧を発振回路７２、チャージポンプ回路７４及びスイッチ素子７６に出力する。
【００７４】
発振回路７２は、詳細構成は図示しないが例えばＲＣ型発振回路により構成される。発振回路７２は、抵抗素子５２の端子間電圧を電源電圧として受け、ゲート制御回路６０の動作タイミングを指定するためのクロック信号ＣＬＫ，ＣＬＫＢを生成する。そして、発振回路７２は、その生成したクロック信号ＣＬＫ，ＣＬＫＢをチャージポンプ回路７４へ出力する。なお、クロック信号ＣＬＫＢは、クロック信号ＣＬＫと逆位相にされている。
【００７５】
チャージポンプ回路７４は、発振回路７２から供給されるクロック信号ＣＬＫ，ＣＬＫＢに同期して図示しない容量素子のチャージポンプ動作を行うことにより、抵抗素子５２の端子間電圧を所定の電圧（たとえば５Ｖ程度）に昇圧する。チャージポンプ回路７４の出力端子は、ゲート制御回路６０の出力端子６６に接続され、かつ、出力端子６６は、ＭＯＳＦＥＴ９のゲートに接続されている。従って、昇圧後の電圧は、出力端子６６を介してＭＯＳＦＥＴ９のゲート−ソース間に印加される。これにより、ＭＯＳＦＥＴ９は、ソース（陽極端子５６に相当）及びゲート（出力端子６６に相当）間の電圧Ｖｇをゲート駆動電圧として駆動される。
【００７６】
スイッチ素子７６は、入力端子６２と出力端子６６との間に設けられ、入力回路７０から与えられる抵抗素子５２の他方の端子５２ｂの電位に応じてオン／オフする。具体的には、スイッチ素子７６は、しきい値電圧Ｖｔｈ＝０Ｖのｎチャネル型ＭＯＳトランジスタからなる。そのため、抵抗素子５２の他方の端子５２ｂ（入力端子６４）の電位が入力端子６２の電位（陽極端子５６の電位に相当）よりも低い場合、すなわち、抵抗素子５２の端子間電圧が陽極端子５６を電位基準として負の電圧となる場合には、ソースを電位基準としてＭＯＳＦＥＴ９のゲート・ソース間の電圧が負となり、しきい値電圧Ｖｔｈ（＝０Ｖ）を下回るため、スイッチ素子７６はオフ状態となる。この場合には、入力端子６２と出力端子６６とは電気的に開路される。
【００７７】
一方、抵抗素子５２の他方の端子５２ｂの電位が入力端子６２の一方の端子５２ａの電位（陽極端子５６の電位に相当）以上となる場合、すなわち、抵抗素子５２の端子間電圧が陽極端子５６を電位基準として０Ｖ以上となる場合には、スイッチ素子７６のソースを電位基準としてゲート・ソース間の電圧がしきい値電圧Ｖｔｈ（＝０Ｖ）以上となるため、スイッチ素子７６はオン状態となる。この場合には、入力端子６２及び出力端子６６が電気的に接続されているため、ＭＯＳＦＥＴ９のゲートには、入力端子６２の電位、すなわち、陽極端子５６の電位が印加される。従って、ＭＯＳＦＥＴ９は、ソースを電位基準としてソース及びゲート間の電圧Ｖｇが０Ｖとなるため、オフ状態となる。
【００７８】
なお、本実施の形態において、ゲート制御回路６０は、標準的なＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ）トランジスタの製造プロセスを用いて、５Ｖ以下の電源電圧に対応可能となるように製造される。但し、入力回路７０、発振回路７２及びチャージポンプ回路７４については、抵抗素子５２の端子間の電圧（たとえば０．３Ｖ程度）を電源電圧として動作する必要があるため、しきい値電圧Ｖｔｈの絶対値が０．２〜０．３Ｖとなるように製造される。また、スイッチ素子７６については、上述したように、しきい値電圧Ｖｔｈが０Ｖとなるように製造される。
【００７９】
すなわち、ゲート制御回路６０は、Ｖｔｈ＝０．２Ｖのｎチャネル型ＭＯＳトランジスタ及びＶｔｈ＝−０．２Ｖのｐチャネル型ＭＯＳトランジスタと、Ｖｔｈ＝０Ｖのｎチャネル型ＭＯＳトランジスタとを有するように、ＣＭＯＳトランジスタの製造プロセスにより製造される。
【００８０】
次に、図１９を参照しながら本実施の形態による整流装置５０の動作について説明する。図１９において、整流装置５０は、陽極端子５６が図示しない交流電源に接続され、陰極端子５７が同じく図示しない負荷抵抗に接続されているとする。交流電源は、たとえば商用電源であり、周波数６０Ｈｚの商用交流電圧（ＡＣ１００Ｖ）を出力する。整流装置５０は、陽極端子５６に入力される商用交流電圧（外部電圧）を半波整流して陰極端子５７から負荷抵抗へ出力する。
【００８１】
なお、整流装置５０において、ＭＯＳＦＥＴ９及びダイオード回路５３は、商用交流電圧の波高値１４１Ｖを充分に上回る耐圧（たとえば約２００Ｖ）を有するように設計される。動作開始前には、ゲート制御回路６０は停止状態であり、ＭＯＳＦＥＴ９はオフ状態である。この状態で、まず、陽極端子５６の電位が０Ｖから１４０Ｖまで上昇する場合について説明する。
【００８２】
この場合においては、陽極端子５６の電位が０Ｖから上昇するに従って陽極端子５６が陰極端子５７よりも高電位となるため、寄生ダイオード９ａに順方向電流が流れる。これにより、整流装置５０では、図中のラインＬ１に示される電流経路を通って交流電源から負荷抵抗に電流が流れる。このとき、陽極端子５６及び陰極端子５７の間には、寄生ダイオード９ａの順方向電圧が発生する。この順方向電圧は、寄生ダイオード９ａのサイズに依存しており、たとえば０．８〜１．０Ｖ程度である。さらに、寄生ダイオード９ａに順方向電流が流れるのと並行して、図１９中のラインＬ２に示されるように、抵抗素子５２及びダイオード回路５３にも微小の電流が流れる。そして、この微小電流によって、抵抗素子５２の端子間には電位差が発生する。
【００８３】
なお、本実施の形態において、抵抗素子５２の端子間に発生する電位差は、抵抗素子５２の一方の端子５２ａ（陽極端子５６に相当）を電位基準として−０．３Ｖ程度となる。言い換えれば、本実施の形態では、−０．３Ｖ程度の電位差が発生するように、抵抗素子５２の抵抗値及びダイオード回路５３における逆耐圧保護用のダイオード５３ａの仕様や並列接続個数が決定されている。そして、抵抗素子５２の端子間に発生した電位差（−０．３Ｖ）は、入力端子６２，６４を介してゲート制御回路６０に入力される。ゲート制御回路６０は、抵抗素子５２の端子間の電位差（−０．３Ｖ）を電源電圧として起動し、当該電位差を所定の電圧（５．０Ｖ程度）に昇圧する。そして、ゲート制御回路６０は、昇圧後の電圧（５．０Ｖ程度）をゲート駆動電圧として、出力端子６６を介してＭＯＳＦＥＴ９のゲートに印加する。
【００８４】
詳細には、上述のように、入力回路７０は、一方の端子７０ａに陽極端子５６の電位（基準電位に相当）を受け、他方の端子７０ｂに抵抗素子５２の他方の端子５２ｂの電位（＝−０．３Ｖ）を受けると、該他方の端子５２ｂの電位（−０．３Ｖ）を発振回路７２、チャージポンプ回路７４及びスイッチ素子７６に出力する。発振回路７２は、該他方の端子５２ｂの電位を受けて起動し、周波数が例えば約１ＭＨｚのクロック信号ＣＬＫ，ＣＬＫＢを生成する。
【００８５】
チャージポンプ回路７４は、発振回路７２から供給されるクロック信号ＣＬＫ，ＣＬＫＢに同期して図示しない容量素子のチャージポンプ動作を行うことにより、抵抗素子５２の他方の端子５２ｂの電位（−０．３Ｖ）を所定の電位（５．０Ｖ程度）に昇圧する。そして、チャージポンプ回路７４は、昇圧後の電位（５．０Ｖ）を、出力端子６６を介してＭＯＳＦＥＴ９のゲートに印加する。
【００８６】
これにより、ＭＯＳＦＥＴ９は、ソース及びゲートの間に５．０Ｖのゲート駆動電圧を受けてオンされる。そして、ＭＯＳＦＥＴ９がオンしたことによって、陽極端子５６と陰極端子５７との間には、図中のラインＬ３に示される電流経路が形成される。ここで、当該電流経路においては、陽極端子５６及び陰極端子５７の間、すなわちＭＯＳＦＥＴ９のソース・ドレイン間に導通電圧が発生する。なお、導通電圧は、ソース・ドレイン間に流れる電流とＭＯＳＦＥＴ９のオン抵抗との積で表される。このときの導通電圧は、ＭＯＳＦＥＴ９の低いオン抵抗に起因して、寄生ダイオード９ａに発生する順方向電圧（０．８〜１．０Ｖ）から減少し、０．４〜０．６Ｖ程度となる。
【００８７】
なお、ゲート制御回路６０において、抵抗素子５２の他方の端子５２ｂの電位（約−０．３Ｖ）を所定の電位（約５．０Ｖ）に昇圧するのに要する時間は、１ｍｓ程度と短い。従って、整流装置５０が導通時の順方向電圧は、陽極端子５６の電位が０Ｖから上昇し始めた初期のタイミングでは、寄生ダイオード９ａの順方向電圧である０．８〜１．０Ｖを示すが、約１ｍｓ経過後にはＭＯＳＦＥＴ９がオンすることによって０．４〜０．６Ｖにまで低下する。そして、整流装置５０の導通時には、陽極端子５６及び陰極端子５７の間に発生する導通電圧と該２端子間を流れる電流との積で表される導通損失が発生する。本実施の形態によれば、導通電圧は、ダイオードの０．８〜１．０Ｖよりも０．４Ｖ低くなる。このため、整流装置５０の導通損失を、この電圧低下分だけ低減することができる。
【００８８】
以上のように、ＭＯＳＦＥＴ９のソース・ドレイン間が導通すると、ゲート制御回路６０は、抵抗素子５２の端子間に発生した電位差からゲート駆動電圧を生成してＭＯＳＦＥＴ９の導通を継続しようとする。このとき、ゲート制御回路６０は、ソース・ドレイン間の導通により抵抗素子５２の端子間に発生する電圧の絶対値が若干低下するものの、その電圧を電源電圧として連続して昇圧動作を行う。
【００８９】
これにより、ＭＯＳＦＥＴ９が導通している間は、ゲート制御回路６０はゲート駆動電圧を生成してＭＯＳＦＥＴ９を駆動することにより、整流装置５０は自己給電しながら導通状態を継続することができる。このため、ＭＯＳＦＥＴ９のゲート駆動電圧、たとえば５Ｖの電圧を外部から供給する必要なく、ＭＯＳＦＥＴ９を連続的に駆動制御できる。このように、外部からの電源供給が不要であるため、２端子のダイオードとの置き換えが容易であり、該ダイオードよりも導通損失を低減して高効率な整流装置を実現することができる。
【００９０】
次に、陽極端子５６の電位が０Ｖから低下する場合について説明する。
この場合においては、陽極端子５６の電位が０Ｖから低下するに従って陰極端子５７が陽極端子５６よりも高電位となるため、寄生ダイオード９ａは、逆方向電圧が印加されて電流が流れない。また、抵抗素子５２及びダイオード回路５３においても電流が流れないため、抵抗素子５２の端子間には電位差が発生しない。これにより、ゲート制御回路６０においては、入力端子６２，６４を介する電源電圧が供給されないために、発振回路７２及びチャージポンプ回路７４が停止状態となり、昇圧動作が実行されない。
【００９１】
その一方で、スイッチ素子７６は、Ｖｔｈ＝０ＶのｎチャネルＭＯＳトランジスタのゲートに印加される電位（抵抗素子５２の他方の端子５２ｂの電位に相当）が、ソースに印加される入力端子６２の電位（陽極端子５６の電位に相当）よりも高くなる。これにより、ｎチャネルＭＯＳトランジスタのゲート・ソース間の電圧がしきい値電圧Ｖｔｈを上回るため、スイッチ素子７６はオン状態となる。ＭＯＳＦＥＴ９は、ゲートに陽極端子５６の電位が印加されることによって、ソースを電位基準としてソース及びゲート間の電圧Ｖｇが０Ｖとなるため、オフされる。
【００９２】
以上に説明したように、陽極端子５６の電位が０Ｖから正側に変化した場合には、最初にＭＯＳＦＥＴ９の寄生ダイオード９ａが導通し、寄生ダイオード９ａが導通したタイミングから約１ｍｓ経過後に、ＭＯＳＦＥＴ９がオンする。そして、陽極端子５６の電位が正側から負側に変化したタイミングで、ＭＯＳＦＥＴ９がオフする。整流装置５０は、一連の陽極端子５６の電位に応じたオン／オフ動作を繰り返すことによって、交流電圧の半波整流を実行する。このような動作の繰り返しによって、陰極端子Ｋからは半波整流された交流電圧が出力されて負荷抵抗に供給される。
【００９３】
以上のように、この実施の形態によれば、ＭＯＳＦＥＴ９と並列に抵抗素子５２とダイオード５３との直列回路を接続するようにし、抵抗素子５２の端子間電圧を昇圧回路の電源として用いるようにし、ＭＯＳＦＥＴ９のゲート駆動電圧は、抵抗素子５２の端子間に発生する微小な電位差０．３Ｖから生成されるようにした。かかる構成は、陰極端子５７の電位を直接的にゲート駆動電圧とするそれぞれ実施の形態１の図３、実施の形態６の図１６、実施の形態７の図１７に示した整流装置１０、整流装置２０、整流装置３０とは異なっている。この実施の形態によれば、抵抗素子５２とダイオード５３の順方向導通抵抗とで整流装置５０の順方向降下電圧を任意に分圧できるとともに、ＭＯＳＦＥＴ９がオフであるときＭＯＳＦＥＴ９に印加される逆電圧は、ダイオード５３で阻止されるので、抵抗素子５２及びダイオード５３を要請に合わせて選ぶことにより、任意の外部電圧特に高電圧回路例えば数十〜数百Ｖに至る任意の高電圧回路に適用でき、適用可能な外部電圧が、ＭＯＳＦＥＴ９のゲート駆動電圧によって制限されることがない。従って、この実施の形態における整流装置５０を一方向導通装置に用いれば、低損失でかつ一方向導通ユニットの故障の状態を知ることができる一方向導通装置を得ることができる。
【００９４】
なお、上記各実施の形態では、整流装置に用いる電界効果型トランジスタとして、寄生ダイオードを内蔵したｎチャネル型パワーＭＯＳトランジスタを用いたが、ＳｉＣトランジスタなど、ゲートで駆動制御される他の電界効果型トランジスタでもよい。また、寄生ダイオードを利用しない場合は、ＭＯＳＦＥＴ９に並列に任意の導通抵抗を有するダイオードを接続してもよい。
【００９５】
また、この発明の特許請求の範囲における構成要素と以上の各実施の形態における構成要素との対応関係は、以下の通りである。
陽極端子：陽極端子１６，３６，５６、
陰極端子：陰極端子１７，３７，５７、
一方向導通ユニット：整流装置１０，２０，３０，５０、
故障検出装置：故障検出回路１０５，２０５，３０５，４０５，５０５、
半導体スイッチング素子：ＭＯＳＦＥＴ９、
並列ダイオード：寄生ダイオード９ａ、
昇圧回路：昇圧回路２、マイクロコンバータ部３１、チャージポンプ回路７４、
駆動制御回路：ゲート制御回路１，４０、スイッチ素子７６、
コンデンサ：コンデンサ８、
電源切替回路：電源切替回路３、
抵抗素子：抵抗素子５２、
ダイオード：ダイオード回路５３、
一方向導通装置：一方向導通装置１００，２００，３００，５００。
【図面の簡単な説明】
【００９６】
【図１】この発明の実施の形態１である一方向導通装置を用いた太陽光発電システムの構成を示す構成図である。
【図２】一方向導通装置の構成を示す構成図である。
【図３】一方向導通ユニットの構成を示すブロック図である。
【図４】図１の一方向導通ユニットと従来のダイオードとの電力損失の比較を示す比較図である。
【図５】一方向導通ユニットの故障検出回路の動作を説明するための説明図である。
【図６】一方向導通ユニットの動作を説明するための波形図である。
【図７】一方向導通ユニットの動作を説明するための波形図である。
【図８】この発明の実施の形態２である一方向導通装置を用いた太陽光発電システムの構成を示す構成図である。
【図９】一方向導通装置の構成を示す構成図である。
【図１０】一方向導通装置の動作を説明するための波形図である。
【図１１】この発明の実施の形態３である一方向導通装置を用いた太陽光発電装置の並列運転システムの構成を示す構成図である。
【図１２】この発明の実施の形態４である一方向導通装置の構成を示す構成図である。
【図１３】この発明の実施の形態５である一方向導通装置を用いた単相全波整流装置の構成を示す構成図である。
【図１４】この発明の実施の形態５である一方向導通装置を用いた三相全波整流装置の構成を示す構成図である。
【図１５】図１３及び図１４の一方向導通装置の構成を示す構成図である。
【図１６】この発明の実施の形態６である一方向導通ユニットの構成を示す回路図である。
【図１７】この発明の実施の形態７である一方向導通ユニットの構成を示す構成図である。
【図１８】この発明の実施の形態８である一方向導通ユニットの構成を示す構成図である。
【図１９】図１８の一方向導通ユニットの動作を説明するための説明図である。
【符号の説明】
【００９７】
１  ゲート制御回路、２  昇圧回路、９  ＭＯＳＦＥＴ、
１０，２０，３０  整流装置、３１  マイクロパワーコンバータ部、
４０  ゲート制御回路、５０  整流装置、５２  抵抗素子、
５３ａ  逆耐圧保護用のダイオード、７４  チャージポンプ回路、７６  スイッチ素子、
１００，２００，３００，４００，５００  一方向導通装置、
１０１ａ，１０１ｂ  一方向導通ユニット、
２０１ａ，２０１ｂ，３０１ａ，３０１ｂ，３０２ａ，３０２ｂ  一方向導通ユニット、
４０１ａ，４０１ｂ，４０２ａ，４０２ｂ，４０３ａ，４０３ｂ  一方向導通ユニット、
５０１ａ，５０１ｂ，５０２ａ，５０２ｂ  一方向導通ユニット、
１０５，２０５，３０５，４０５，５０５  故障検出回路。
【図１】
0004846744.tif 000002
【図２】
0004846744.tif 000003
【図３】
0004846744.tif 000004
【図４】
0004846744.tif 000005
【図５】
0004846744.tif 000006
【図６】
0004846744.tif 000007
【図７】
0004846744.tif 000008
【図８】
0004846744.tif 000009
【図９】
0004846744.tif 000010
【図１０】
0004846744.tif 000011
【図１１】
0004846744.tif 000012
【図１２】
0004846744.tif 000013
【図１３】
0004846744.tif 000014
【図１４】
0004846744.tif 000015
【図１５】
0004846744.tif 000016
【図１６】
0004846744.tif 000017
【図１７】
0004846744.tif 000018
【図１８】
0004846744.tif 000019
【図１９】
0004846744.tif 000020