(57)【特許請求の範囲】
【請求項１】
支持体となる第１の基板（１）と、活性層となる半導体材料層（２１）との間に介在させた絶縁層（３２）を備える複合基板（４）の作製方法において、以下の順序で、
ソース基板となる第２の基板（２）上に絶縁層（３２）を形成または堆積するステップ、または、ソース基板となる第２の基板（２）上に絶縁層（３２）を形成または堆積し、前記第１の基板（１）上に絶縁層（３１）を形成または堆積するステップと、
前記第２の基板（２）上の絶縁層（３２）を熱回復処理するステップ、または、前記第２の基板（２）上の絶縁層（３２）及び前記第１の基板（１）上の絶縁層（３１）を回復熱処理するステップと、
前記第２の基板（２）上の絶縁層（３２）の前面（３２０）、および前記第１の基板（１）の前面（１０）または前記第１の基板（１）上の絶縁層（３１）の前面（３１０）から選択された、一体に接合される２つの面の少なくとも１つをプラズマ活性化するステップと、
前記第２の基板上の前記絶縁層（３２）が、前記第１の基板（１）と前記第２の基板（２）との間に位置するように、前記第１の基板（１）と前記第２の基板（２）とを分子接合によって一体に接合するステップと、
前記活性層となる半導体材料層（２１）を構成する材料の厚みのみを保持し、前記複合基板（４）を製造するように、前記第２の基板（２）の背部部分（２３）を除去するステップと、
を備え、
前記回復熱処理ステップが、３０分〜２時間の範囲の期間、４００℃〜６００度の範囲の温度で、中性ガスおよび水素の雰囲気中でアニールすることによって実行されるＦＧＡタイプの処理を備え、
前記プラズマ活性化ステップが、処理される基板を活性化チャンバ内に導入し、酸素（Ｏ２）、窒素（Ｎ２）、アルゴン（Ａｒ）、およびヘリウム（Ｈｅ）から選択されたガス、または前記ガスの混合物から形成されたプラズマに、５秒〜６０秒間、前記処理される基板を前記チャンバにおいて露出するステップであることを特徴とする、方法。
【請求項２】
支持体となる第１の基板（１）と、活性層となる半導体材料層（２１）との間に介在させた絶縁層（３２）を備える複合基板（４）の作製方法において、以下の順序で、
ソース基板となる第２の基板（２）上に絶縁層（３２）を形成または堆積するステップ、または、ソース基板となる第２の基板（２）上に絶縁層（３２）を形成または堆積し、前記第１の基板（１）上に絶縁層（３１）を形成または堆積するステップと、
前記第２の基板（２）上の絶縁層（３２）を熱回復処理するステップ、または、前記第２の基板（２）上の絶縁層（３２）及び前記第１の基板（１）上の絶縁層（３１）を回復熱処理するステップと、
前記第２の基板（２）上の絶縁層（３２）の前面（３２０）、および前記第１の基板（１）の前面（１０）または前記第１の基板（１）上の絶縁層（３１）の前面（３１０）から選択された、一体に接合される２つの面の少なくとも１つをプラズマ活性化するステップと、
前記第２の基板上の前記絶縁層（３２）が、前記第１の基板（１）と前記第２の基板（２）との間に位置するように、前記第１の基板（１）と前記第２の基板（２）とを分子接合によって一体に接合するステップと、
前記活性層となる半導体材料層（２１）を構成する材料の厚みのみを保持し、前記複合基板（４）を製造するように、前記第２の基板（２）の背部部分（２３）を除去するステップと、
を備え、
前記回復熱処理ステップが、３０分〜１時間の範囲の期間、中性ガス雰囲気中、または、中性ガスおよび酸素雰囲気中、９００℃を超える温度での熱処理を備え、
前記プラズマ活性化ステップが、処理される基板を活性化チャンバ内に導入し、酸素（Ｏ２）、窒素（Ｎ２）、アルゴン（Ａｒ）、およびヘリウム（Ｈｅ）から選択されたガス、または前記ガスの混合物から形成されたプラズマに、５秒〜６０秒間、前記処理される基板を前記チャンバにおいて露出するステップであることを特徴とする、方法。
【請求項３】
前記プラズマ活性化ステップが、１０ｓｃｃｍ〜１０００ｓｃｃｍの範囲の流量で、チャンバ内に前記ガスが導入され、前記チャンバに確立された圧力が、１０ミリトール〜２００ミリトールの範囲にあり、１００Ｗ〜３０００Ｗの範囲の無線周波数出力を適用することによって、プラズマが開始され維持されることを特徴とする、請求項１または２に記載の方法。
【請求項４】
前記第１の基板上の絶縁層（３１）及び前記第２の基板上の絶縁層（３２）が、酸化物であることを特徴とする、請求項１〜３のいずれか一項に記載の方法。
【請求項５】
前記第１の基板上の絶縁層（３１）及び前記第２の基板上の絶縁層（３２）が、高誘電率材料であることを特徴とする、請求項１〜３のいずれか一項に記載の方法。
【請求項６】
前記高誘電率材料が、二酸化ハフニウム（ＨｆＯ２）、酸化イットリウム（Ｙ２Ｏ３）、三酸化ストロンチウムチタン（ＳｒＴｉＯ３）、アルミナ（Ａｌ２Ｏ３）、二酸化ジルコニウム（ＺｒＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化チタン（ＴｉＯ２）、それらの窒化物、およびそれらの珪化物からなる群から選択されることを特徴とする、請求項５に記載の方法。
【請求項７】
前記第２の基板（２）の前記背部部分（２３）が、研摩および／または研磨によって除去されることを特徴とする、請求項１〜６のいずれか一項に記載の方法。
【請求項８】
前記プラズマ活性化ステップ前に前記第２の基板（２）内にウィークゾーン（２２）を形成するステップと、前記ウィークゾーン（２２）に沿って剥離することによって、前記第２の基板（２）の前記背部部分（２３）を除去するステップとを備えることを特徴とする、請求項１〜７のいずれか一項に記載の方法。
【請求項９】
前記ウィークゾーン（２２）が、前記第２の基板（２）内での原子種注入によって得られることを特徴とする、請求項８に記載の方法。
【請求項１０】
前記活性層となる半導体材料層（２１）が、シリコン、ゲルマニウム、およびストレインドシリコンから選択された材料から作られることを特徴とする、請求項１〜９のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つの埋め込み絶縁層を備えるタイプ、すなわち、支持基板と、ソース基板から得られた半導体材料の活性層との間に介在させた少なくとも１つの埋め込み絶縁層を含むタイプの、「ハイブリッド」または「複合」と称する基板の低温作製方法に関する。
【０００２】
さらに正確に言えば、本発明は、電気特性を実質的に向上させた、上述したような複合基板を得る方法に関する。上記基板は、特に、光学、電子工学、および光電子工学の分野において使用される。
【背景技術】
【０００３】
以下の記載および特許請求の範囲において、「絶縁体」という用語は、場合により、誘電率が高い電気絶縁材料を意味する。
【０００４】
さらに、本発明の方法により想定される複合基板はすべて、高温熱処理が施されるとダメージを受けてしまうものであることを特徴とする。これらの基板は２つのグループに大別される。
【０００５】
第１のグループは、ドナー基板と受け側基板との間の基板の少なくとも１つを、「上昇」として定義される温度、さらには、高温に露出できないようにした複合基板を備える。
【０００６】
このようなドナーまたは受け側の基板のいくつかのタイプは、以下のように区別することができる。
ａ）拡散する可能性のある元素を含むタイプ
「上昇」温度とは、一線を超えると、元素が拡散してダメージを被る温度である。これは、基板が以下のものを含む場合である。
・（例えば、ホウ素またはヒ素の）ドーピングプロファイル、
・埋め込み金属層（接地面、埋め込みゲート）、または、
・保存が必要なシャープな界面を有する半導体層のスタック（シリコンゲルマニウム（ＳｉＧｅ）上のシリコン（Ｓｉ）、またはゲルマニウム（Ｇｅ）上のシリコン（Ｓｉ））。
ｂ）高温で不安定または液体であるタイプ
・例えば、ゲルマニウムは、約９００℃の融点を有するので、７５０℃より高い温度、さらには、６００℃より高い温度にさらすことができない。
・保持される歪み状態（解放状態または張力や圧縮がかかった状態）にあり、基板が高温に露出されると乱され得る層を備える基板。
【０００７】
第２のグループは、以下の場合のいずれかにより、ソース基板を支持基板に接合した後、上昇温度に露出できない複合基板を備える。
ａ）これらの基板の２つの材料の熱膨張係数に差がある場合。これは、基板が「ＳＯＱ」の頭文字で知られる「シリコン・オン・クォーツ（ｓｉｌｉｃｏｎ  ｏｎ  ｑｕａｒｔｚ）」タイプの場合、特にそうである。
ｂ）一方の基板から別の基板へ元素の拡散を回避できる場合。
【０００８】
さらに正確に言えば、本発明の方法による向上の対象となる電気特性は、以下のとおりである。
・埋め込み絶縁層の電荷密度（「Ｑｂｏｘ」の略語で知られる）。１ｃｍ２当たり５×１０１１電荷未満の値を得ることが望ましい。
・ブレークダウン電圧、すなわち、絶縁体の抵抗が急に下がる一線となる電圧。最大値を得ることが望ましい。一例として、埋め込み酸化珪素層の場合の好ましい値は、可能な限り、１０ＭＶ／ｃｍ［メガボルト／センチメートル］に近いものである。
・活性層における正孔および／または電子の移動度。１つの説明的な例として、およそ１０１５ａｔｏｍｓ／ｃｍ３の濃度でホウ素がドープされたシリコンにおいて、５００ｃｍ２．Ｖ−１．ｓ−１［センチメートル２．ボルト−１．秒−１］より大きな電子移動度を得ることが望まれる。
・２つの層間の界面での捕獲密度を意味する、「ＤＩＴ」、いわゆる、「界面捕獲密度（ｄｅｎｓｉｔｙ  ｏｆ  ｉｎｔｅｒｆａｃｅ  ｔｒａｐ）」値。本発明において、埋め込み絶縁層と活性層との間の界面でのＤＩＴ値と、場合により、絶縁層とそれに隣接する層との間の界面でのＤＩＴ値の向上が求められる。
【０００９】
ＤＩＴ値が、本発明の基板形成ステップに影響を与える主要なパラメータの１つであるため、以下の記載では、ＤＩＴ値に焦点を当てる。さらに、このパラメータは、移動度にある効果を有する。しかしながら、本発明の目的は、一般に、最終的な基板の電気性能を向上することである。
【００１０】
捕獲は、界面で電荷キャリアを保持または放出する能力を有する。捕獲は、複合基板上に作られることになる後々の電子コンポーネントの電気特性に極めて悪い影響を与える。
【００１１】
簡潔にするために、以下、「ＤＩＴ値」と称する、界面での捕獲密度を、捕獲数／ｅＶ．ｃｍ２として表す。ＤＩＴ値が高いほど、基板の電気特性は悪化する。
【００１２】
１つの例として、１０１２．ｅＶ−１．ｃｍ−２の値は、基板の低電気特性に相当する高い値である。現在、得られる最良のＤＩＴ値は、「ゲート酸化物」として知られる非常に高品質の酸化物と、それらの支持体との間の界面に対して、およそ１０１０．ｅＶ−１．ｃｍ−２である。このような酸化物は、例えば、トランジスタ、メモリ、コンデンサ、および集積回路を形成する他のタイプのコンポーネントに見られる。
【００１３】
図１Ａ〜図１Ｅは、当分野において既知であるＳＯＩタイプの基板を作製する１つの形態の様々なステップを示す。
【００１４】
図１Ａおよび図１Ｂに示すように、本方法は、基板表面に酸化物層Ｏｘｙを形成するためにソース基板Ｓｏｕを酸化するステップと、次いで、活性層Ｃａｃｔを規定するために原子種注入を実行するステップとからなる。酸化物層は、一般にかなり厚みがあり、およそ１５０ｎｍ［ナノメートル］である。
【００１５】
支持基板Ｓｕｐに接合し（図１Ｃ）、ソース基板Ｓｏｕの残りを剥離した（図１Ｄ）後、支持体と活性層との間に介在させた酸化物層Ｏｘｙを備える複合基板が得られ、この酸化物層には、参照番号Ｉ１およびＩ２（図１Ｄ）をそれぞれ付与した、支持体および活性層の各々との接触界面がある。
【００１６】
最後に、得られる複合基板の上面に、基板上での仕上げ熱処理中に上面を保護する目的の層が形成されてもよい。このようにして、基板は、保護層Ｃｐｒで被覆され、その保護層Ｃｐｒと活性層Ｃａｃｔとの間に界面Ｉ３がある。
【００１７】
従来技術から、複合基板のある界面で、ＤＩＴ値を向上し得る、すなわち、低減し得る方法が既知である。
【００１８】
「フォーミングガスアニール（ｆｏｒｍｉｎｇ  ｇａｓ  ａｎｎｅａｌ）」の頭文字である「ＦＧＡ」として既知であるこれらの方法の１つは、水素と中性ガスとを含有する雰囲気中、およそ４５０℃の低温で、界面の修復／回復熱処理を実行するステップからなる。
【００１９】
しかしながら、このような方法が４５０℃で実行されると、ＤＩＴ値の向上に関する効果は、保護層Ｃｐｒと活性層Ｃａｃｔとの間の界面Ｉ３にしか及ばず、界面Ｉ１およびＩ２には及ばず、及んだとしても、非常にわずかである。このＦＧＡ処理方法は、界面に遭遇するたびに効果が失われていく。したがって、この方法では、深い位置にある界面に対して効果をあまり発揮しなくなってしまう。
【００２０】
さらなる可能性として、高温、すなわち、９００℃を超える、さらには、１０００℃を超える高温でアニール熱処理を実行するステップがある。このような処理は、界面Ｉ２でのＤＩＴ値を向上することもあるが、以下に記載するように、一定の基板には適用できない。
【００２１】
これは、接合によって形成されるある種の構造体、または、例えば、ゲルマニウム（Ｇｅ）またはストレインドＳｉ（ｓＳｉ）などの高温で不安定な材料を含有する複合基板に当てはまる。
【００２２】
また、これは、熱膨張係数の差が著しい複数の材料（例えば、シリコン・オン・クォーツ）から形成された基板、または、例えば、ドーピングプロファイルや金属製の接地面を含む構造体など、拡散が許されない要素を含む基板にも当てはまる。
【００２３】
このように、高温を採用する任意のＤＩＴ向上処理を上記のタイプの構造体に適用することは不可能である。
【００２４】
さらに、このような作製において、高温熱処理を必要としない接合技術を用いることも必要である。
【００２５】
したがって、Ｓｕｎｉらによる文献「Ｅｆｆｅｃｔ  ｏｆ  ｐｌａｓｍａ  ａｃｔｉｖａｔｉｏｎ  ｏｎ  ｈｙｄｒｏｐｈｉｌｉｃ  ｂｏｎｄｉｎｇ  ｏｆ  Ｓｉ  ａｎｄ  ＳｉＯ２」、Ｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ  Ｓｏｃｉｅｔｙ  Ｐｒｏｃｅｅｄｉｎｇｓ、Ｖｏｌｕｍｅ  ２００１−２７、ｐｐ  ２２〜３０から、接合される表面の少なくとも１つ、すなわち、支持体Ｓｕｐおよび／またはソースＳｏｕの表面をプラズマ活性化するステップによって、接合される表面を密着させるステップを先行させる解決策が既知である。
【００２６】
このようにして、２００℃で、わずか１時間アニールした後でも、界面Ｉ１で１Ｊ／ｍ２［ジュール／メートル２］に近い高接合エネルギーが得られる。
【００２７】
しかしながら、プラズマ活性化は、界面Ｉ１の電気特徴、特に、ＤＩＴ値をかなり著しく悪化させてしまう。
【００２８】
これに関しては、基板の電気特性に及ぼすプラズマ活性化の負の効果を示した、Ｋ  Ｓｃｈｊｏｌｂｅｒｇ−Ｈｅｎｒｉｋｓｅｎらによる文献「Ｏｘｉｄｅ  ｃｈａｒｇｅｓ  Ｉｎｄｕｃｅｄ  ｂｙ  ｐｌａｓｍａ  ａｃｔｉｖａｔｉｏｎ  ｆｏｒ  ｗａｆｅｒ  ｂｏｎｄｉｎｇ」、Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ａ  １０２  （２００２）、９９〜１０５を参照されたい。
【００２９】
さらに、同文献によれば、後続する「ＦＧＡ」タイプのアニール処理によって、基板の電気特性に及ぼすプラズマ活性化の悪影響を補正することが可能である。同文献によれば、シリコン基板上に作られた良好な品質の酸化物の場合、ＤＩＴ値は、プラズマ活性化後、およそ数１０１０．ｅＶ−１．ｃｍ−２であるが、残念ながら、「ＦＧＡ」処理後の接合力は、５０％を超える率で低減してしまう。
【００３０】
しかしながら、非移送ゾーンの問題を回避するために、構成要素の層の１つを引き続き薄層化することが想定される場合、複合構造体に強力な接合を生み出すことも重要である。
【発明の開示】
【発明が解決しようとする課題】
【００３１】
本発明の目的は、従来技術の上述した欠点を解消することである。
【００３２】
さらに正確に言えば、本発明の目的は、主に、支持する活性層との界面で良好な電気特性を備えた埋め込み絶縁層を含む複合基板の製造方法を提供することである。
【００３３】
さらに詳しく言えば、本方法は、少なくとも１つの層が、４００℃または５００℃付近の上昇温度、さらには、高温、すなわち、９００℃以上の熱処理に耐えることができない複合基板に適用可能である。
【００３４】
最後に、上記方法はまた、移送活性層が、載置する絶縁層に非常に強力に付着した複合基板を製造可能でなければならない。
【課題を解決するための手段】
【００３５】
この目的を達成するために、本発明は、「支持体」と称する第１の基板と、「活性層」と称する半導体材料層との間に介在させた少なくとも１つの薄い絶縁層を備えるタイプの、電気特性を向上させた複合基板の作製方法に関する。
【００３６】
本発明によれば、上記方法は、以下の順序で、
「ソース基板」と称する第２の基板上に絶縁層を形成または堆積し、場合により、上記支持基板上に絶縁層を形成または堆積するステップと、
上記絶縁層、および、場合により、上記支持基板上に形成された上記絶縁層を回復熱処理するステップと、
ソース基板の絶縁層の前面、および支持基板の前面または支持基板の絶縁層の前面から選択された、一体に接合されるように意図された２つの面の少なくとも１つをプラズマ活性化するステップと、
上記絶縁層が、上記支持基板と上記ソース基板との間に位置するように、上記支持基板と上記ソース基板とを分子接合によって一体に接合するステップと、
上記活性層を構成する材料の厚みのみを保持し、上記複合基板を製造するように、上記ソース基板の「背部」と称する部分を除去するステップと、
を備える。
【００３７】
本発明の他の有利で非制限的な特徴は、単独または組み合わせで、以下のとおりである。
【００３８】
・回復熱処理は、約３０分〜２時間の範囲の期間、４００℃〜６００度の範囲の温度で、中性ガスおよび水素の雰囲気中でアニールすることによって実行されるＦＧＡタイプの処理を備える。
【００３９】
・回復熱処理は、約３０分〜１時間、中性ガス雰囲気中、場合により、酸素の存在下において、９００℃を超える温度での熱処理を備える。
【００４０】
・回復熱処理は、だいたい数秒〜数分間実行されるＲＴＡタイプの熱処理を備える。
【００４１】
・プラズマ活性化処理は、処理される基板を活性化チャンバ内に導入し、酸素（Ｏ２）、窒素（Ｎ２）、アルゴン（Ａｒ）、およびヘリウム（Ｈｅ）から選択された純ガス、または上記ガスの混合物から形成されたプラズマに、約５秒〜６０秒間、基板をチャンバにおいて露出するステップにあり、１０標準立方センチメートル毎分（ｓｃｃｍ）〜１０００ｓｃｃｍの範囲の流量で、チャンバ内に上記ガスが導入され、チャンバに確立された圧力が、１０ミリトール（ミリトール）〜２００ミリトールの範囲にあり、１００ワット（Ｗ）〜３０００Ｗの範囲の無線周波数出力を適用することによって、プラズマが開始され維持される。
【００４２】
・絶縁層は、酸化物である。
【００４３】
・絶縁層は、高誘電率材料である。
【００４４】
・高誘電率材料は、二酸化ハフニウム（ＨｆＯ２）、酸化イットリウム（Ｙ２Ｏ３）、三酸化ストロンチウムチタン（ＳｒＴｉＯ３）、アルミナ（Ａｌ２Ｏ３）、二酸化ジルコニウム（ＺｒＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化チタン（ＴｉＯ２）、それらの窒化物、およびそれらの珪化物を含む群から選択される。
【００４５】
・ソース基板の背部部分は、研摩および／または研磨によって除去される。
【００４６】
・本方法は、プラズマ活性化ステップ前にソース基板内にウィークゾーンを形成するステップと、上記ウィークゾーンに沿って剥離することによって、ソース基板の背部部分を除去するステップとを備える。
【００４７】
・ウィークゾーンは、ソース基板内での原子種注入によって得られる。
【００４８】
・上記活性層は、シリコン、ゲルマニウム、およびストレインドシリコンから選択された材料から作られる。
【００４９】
・本方法は、ソース基板または支持基板の１つのすべてまたは部分をドープするステップを含む。
【００５０】
本発明の他の特徴および利点は、添付の図面を参照しながら以下の記載から明らかになり、添付の図面は、指示的であるが非制限的方法で可能な実施形態及び実施例を表す。
【発明を実施するための最良の形態】
【００５１】
図２を参照しながら、本発明の複合基板の作製方法の様々なステップについて簡単に記載する。
【００５２】
図２Ａを参照すると、本方法において、「支持基板」と称する第１の基板１と、「ソース基板」と称する第２の基板２とを使用していることが分かる。
【００５３】
支持基板１およびソース基板１の上面の参照番号は、それぞれ１０および２０である。
【００５４】
次いで、図２Ｂに示されているように、少なくともソース基板２と、場合により、支持基板１上に、絶縁層が形成または堆積される。
【００５５】
支持基板１上に存在する絶縁層の参照番号は３１であり、ソース基板２上にある絶縁層の参照番号は３２である。
【００５６】
絶縁層３１、３２の自由面または前面の参照番号は、それぞれ３１０および３２０である。
【００５７】
絶縁層３１および支持基板１との間の界面の参照番号は３１１であり、絶縁層３２とソース基板２との間の界面の参照番号は３２１である。
【００５８】
次いで、図２Ｃにさらに良好に示されているように、絶縁層３２を「回復」させるために、すなわち、その電気特性および界面３２１の電気特性を向上させるために、絶縁層３２で覆われたソース基板２上で熱処理が実行される。以下の記載および特許請求の範囲において、この処理のことを「回復熱処理」と称する。
【００５９】
絶縁層３１は、支持基板１上に存在すれば、場合により、回復熱処理を受けてもよい。
【００６０】
図２Ｄは、互いに接合されることが意図された２つの面の少なくとも１つにわたって、すなわち、面３２０、３１０、または１０の少なくとも１つにわたって（絶縁層３１がない場合）実行されるプラズマ活性化ステップを示す。
【００６１】
次いで、前面１０、２０が互いに対面するように、２つの基板１および２の分子接合による接合が実行される（図２Ｅを参照）。接合界面の参照番号は５である。
【００６２】
最後に、参照番号が４である最終複合基板において活性層２１を構成する材料の厚みのみを保持するために、ソース基板２の「背部」部分と称する部分が除去される（図２Ｆを参照）。
【００６３】
以下、本方法の様々なステップおよび選択される材料についてさらに詳細に記載する。
【００６４】
複合基板４において、基板１は、当分野において一般的であるように、機械的支持体として作用する。
【００６５】
さらに、支持基板１が、最終電子コンポーネントの構成要素（電極、接地面、チャネルなど）になる要素を含むこともあり得る。
【００６６】
支持基板１は、有益には、半導体材料から作られる。
【００６７】
複合基板４の活性層２１は、以下に記載するように、ソース基板２から得られる。また、上記ソース基板２は、半導体材料から形成される。
【００６８】
単なる説明的な例として、基板１および２として使用されてもよい材料の様々な例を以下に記載する。
・支持基板１：シリコン（Ｓｉ）、炭化珪素（ＳｉＣ）、ゲルマニウム（Ｇｅ）、例えば、シリコン基板上のゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、または窒化ガリウム（ＧａＮ）層などの任意のエピタキシャル成長層、またはストレインドシリコン（ｓｔｒａｉｎｅｄ  ｓｉｌｉｃｏｎ）層。
・ソース基板２：シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＡｓＧａ）、またはインジウムリン（ＩｎＰ）。
【００６９】
基板１および２は、多層化されてもよいことに留意されたい。
【００７０】
本発明は、上昇温度または高温の熱処理に耐性がない層を含む複合基板を製造する特定の応用のものである。基板１または２の構成要素となり得る記載可能な材料の例は、以下のとおりである。ストレインドシリコン（ｓｔｒａｉｎｅｄ  ｓｉｌｉｃｏｎ）、ゲルマニウム、金属製またはドープされた層、または互いに拡散可能な連続する半導体層である。
【００７１】
絶縁層３１、３２は、例えば、酸化珪素（ＳｉＯ２）または窒化珪素（Ｓｉ３Ｎ４）などの酸化物または窒化物層、酸窒化ゲルマニウム（ＧｅｘＯｙＮｚ）層、窒化アルミニウム（ＡｌＮ）層、二酸化ハフニウム（ＨｆＯ２）、酸化イットリウム（Ｙ２Ｏ３）、三酸化ストロンチウムチタン（ＳｒＴｉＯ３）、アルミナ（Ａｌ２Ｏ３）、二酸化ジルコニウム（ＺｒＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化チタン（ＴｉＯ２）、それらの窒化物、およびそれらの珪化物などの高誘電率（ｈｉｇｈ  ｋ）の誘電体材料層から選択される。
【００７２】
各絶縁層３１または３２の性質は、支持基板１およびソース基板２に使用される材料の性質に応じて選択される。さらに、絶縁体３２は、界面３２１の電気特性を最適化するために選択される。
【００７３】
一例として、ＧｅＯＩ（ゲルマニウム・オン・インシュレータ（ｇｅｒｍａｎｉｕｍ  ｏｎ  ｉｎｓｕｌａｔｏｒ））タイプの最終基板４を製造するためには、シリコン支持基板上に薄い酸化珪素層が形成されてもよく、ゲルマニウムソース基板上に、ＨｆＯ２層が形成されてもよい。
【００７４】
絶縁体３１、３２は、電気特性に関して優れた品質のものであることが好ましい。さらに正確に言えば、絶縁体３２は、界面３１１および３２１でのＤＩＴ値が、可能な限り低い。
【００７５】
説明的な例として、層１および２がシリコンから形成され、絶縁層３１、３２が二酸化珪素から形成される場合、界面３１１および３２１でのＤＩＴ値は、１０１１．ｅＶ−１．ｃｍ−２以下、さらには、１０１０．ｅＶ−１．ｃｍ−２以下である。
【００７６】
次に、絶縁体が酸化物である場合、ゲート酸化物などの最適な品質の酸化物を形成するために、あらゆる措置を講じて形成される。これに関しては、Ｇｒｅｅｎらの文献「Ｕｌｔｒａｔｈｉｎ  （＜４ｎｍ）  ＳｉＯ２  ａｎｄ  Ｓｉ−Ｏ−Ｎ  ｇａｔｅ  ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒｓ  ｆｏｒ  ｓｉｌｉｃｏｎ  ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ：  Ｕｎｄｅｒｓｔａｎｄｉｎｇ  ｔｈｅ  ｐｒｏｃｅｓｓｉｎｇ，  ｓｔｒｕｃｔｕｒｅ  ａｎｄ  ｐｈｙｓｉｃａｌ  ａｎｄ  ｅｌｅｃｔｒｉｃａｌ  ｌｉｍｉｔｓ」、Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、ｖｏｌｕｍｅ  ９０、ｎ°５、Ｓｅｐｔｅｍｂｅｒ  １，２００１、ｐａｇｅｓ  ２０８６  ｆｆを参照されたい。
【００７７】
酸化物が形成される基板１および２の表面は、あらゆる汚染を防止するために、例えば、「ＲＣＡ」化学薬液での処理を使用して、ディープクリーニングによって準備される。
【００７８】
「ＲＣＡ」処理は、以下の溶液を用いて連続して表面を処理することからなる。
・水酸化アンモニウム（ＮＨ４ＯＨ）、過酸化水素（Ｈ２Ｏ２）、および脱イオン水の混合物を含む、「ＳＣ１」（標準洗浄１（ｓｔａｎｄａｒｄ  ｃｌｅａｎ  １））という頭文字で知られる第１の溶液。
・塩酸（ＨＣｌ）、過酸化水素（Ｈ２Ｏ２）、および脱イオン水の混合物を含む、「ＳＣ２」（標準洗浄２（ｓｔａｎｄａｒｄ  ｃｌｅａｎ  ２））という頭文字で知られる第２の溶液。
【００７９】
次いで、酸化物は、支持基板１および／またはソース基板２をそれぞれ酸化熱処理することによって得られる。
【００８０】
また、絶縁層３１、３２は、低圧化学気相堆積（ＬＰＣＶＤ）法または原子層堆積（ＡＬＤ）法によって得られてもよい。
【００８１】
［回復熱処理］
図２Ｃに示すように、上記回復処理は、種々の方法で実行されてもよい。
【００８２】
第１の可能性は、「ＦＧＡ」（フォーミングガスアニール）タイプの熱アニールを実行するステップからなる。
【００８３】
上記ＦＧＡ処理は、３０分〜約２時間の範囲の期間、好ましくは、約９０分間、４００℃〜６００℃の範囲、好ましくは、４５０℃付近の温度で、中性ガスおよび水素の雰囲気中において実行されることが好ましい。
【００８４】
上記処理は、例えば、制御された雰囲気下において環状炉で実行される。
【００８５】
このようにして上記処理を受けた絶縁層は、この絶縁層が形成された基板との界面で、比較的低い「ＤＩＴ」値を有する。
【００８６】
達成された「ＤＩＴ」値は、１０１１．ｅＶ−１．ｃｍ−２より低く、さらには、数１０１０．ｅＶ−１．ｃｍ−２より低い。
【００８７】
第２の可能性は、約３０分〜１時間、中性ガス（例えば、アルゴン）の雰囲気中、または中性ガスおよび酸素の雰囲気中、高温、すなわち、９００℃を超える温度、さらには１１００℃を超える温度で、高温熱アニールを実行するステップからなる。上記処理は、例えば、制御された雰囲気下において環状炉で実行される。
【００８８】
この第２の可能性は、２つの基板の１つが、このような処理に耐性があり、上記処理が、場合により、このような処理に耐性がある絶縁層で覆われた基板にのみ適用される場合に限り用いられるのは明確である。
【００８９】
上記高温処理は、場合により、ＦＧＡ処理の補完的なものとして、好ましくは、その処理の前に実行されてもよい。
【００９０】
最後に、１つの変形例において、先に述べた２つのタイプの熱アニールは、高速熱アニール（ＲＴＡ）機器において実行されてもよいことに留意されたい。このように、回復アニール方法のだいたいの持続時間は、数秒〜数分、典型的に、３０秒である。
【００９１】
［プラズマ活性化処理］
プラズマ活性化処理（図２Ｄ）は、電気特性、特に、絶縁層とそれに隣接する層（このような層が存在する場合）との間の界面のＤＩＴ値を保持する条件下で実行される。実際、これらの値は、先行する回復処理の終わりに既に低減され（向上され）ている。
【００９２】
表面の「プラズマ活性化」とは、その表面をプラズマに露出することとして定義され、特に、真空下または大気圧で実行されてもよい。
【００９３】
上記活性化は、活性化が実行されるチャンバに供給されるガスの性質、流量、または圧力、および適用電力などの様々な露出パラメータを制御することによって実行される。
【００９４】
本発明において、活性化される絶縁層で覆われた基板は、チャンバ内に導入された後、純ガス、典型的に、酸素（Ｏ２）、場合により、窒素（Ｎ２）、アルゴン（Ａｒ）、もしくはヘリウム（Ｈｅ）、または、例えば、酸素およびヘリウム、酸素およびアルゴン、もしくはヘリウムおよび窒素など、上記ガスの混合物がチャンバ内に送られ、電力が適用されると、チャンバからプラズマが発生する。
【００９５】
使用するガスの流量は、活性化チャンバの容積と、基板のサイズとに応じたものである。
【００９６】
ガスは、１０ｓｃｃｍ〜１０００ｓｃｃｍの範囲の流量で送られることが好ましい。一例として、２００ｍｍ直径の基板の場合、７５ｓｃｃｍの流量が使用され、３００ｍｍ直径の基板の場合、２００ｓｃｃｍの流量が使用される。
【００９７】
プラズマ処理中にチャンバにおいて確立された圧力は、１０ミリトール〜２００ミリトールの範囲、典型的に、５０ミリトール付近になるように制御される（１ミリトールは、１．３３×１０−１Ｐａに等しい）。
【００９８】
２００ｍｍ直径の基板の場合、１００Ｗ〜２０００Ｗの範囲、好ましくは、２５０Ｗ付近、３００ｍｍ直径の基板の場合、１００Ｗ〜３０００Ｗ、好ましくは、５００Ｗ付近のＲＦ（無線周波数）電力を適用することによって、プラズマが開始され維持される。
【００９９】
次いで、接合される面の表面は、約５〜６０秒間、好ましくは、１０〜３０秒間、プラズマに露出される。
【０１００】
また、プラズマ処理にかかる露出時間を、厳密に必要である時間に制限することも適切である。
【０１０１】
この時間は、好ましくは、１分未満であり、より良好なのは、３０秒未満である。露出時間が長くなると、絶縁体に電荷が蓄積され、絶縁体の電荷密度（ＱＢＯＸ）が増大する危険性があり、導入部で述べた電気特性の向上を損なってしまいかねない。
【０１０２】
［ソース基板の背部部分の除去］
上記除去は、例えば、研摩および／または研磨によって実行されてもよい。
【０１０３】
１つの変形例において、上記背部部分は、ウィークゾーンを形成することによって除去される。
【０１０４】
図３Ａ〜図３Ｇに、この変形例を示し、同図において、上述したものと同一の要素は、同一の参照番号を有する。
【０１０５】
ソース基板２内に形成されたウィークゾーン２２は、活性層２１と背部部分２３とを区切る。
【０１０６】
ゾーン２２は、多孔性ゾーンによって形成されてもよく、これに関しては、Ｋ  Ｓａｋａｇｕｃｈｉらの文献「Ｅｌｔｒａｎ（登録商標）  ｂｙ  ｓｐｌｉｔｔｉｎｇ  ｐｏｒｏｕｓ  Ｓｉ  ｌａｙｅｒｓ」、Ｔｈｅ  ＥｌｅｃｔｒｏＣｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ  Ｉｎｃ  ＰＶ９９−３、Ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ  ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  ｄｅｖｉｃｅｓ、Ｐ．Ｌ．Ｈｅｍｍｅｎｔ、ｐｐ  １１７〜１２１を参照されたい。
【０１０７】
しかしながら、ゾーン２２は、薄い酸化物３２を劣化しないように、軽い原子種、好ましくは、水素および／またはヘリウムイオンを注入することによって形成されることが有益である（図２Ｃを参照）。
【０１０８】
注入条件に関しては、本願明細書において使用するＳｍａｒｔＣｕｔ（商標）方法について記載したＣ．ＭａｌｅｖｉｌｌｅおよびＣ．Ｍａｚｕｒｅの文献「Ｓｍａｒｔ  Ｃｕｔ（商標）  ｔｅｃｈｎｏｌｏｇｙ：  ｆｒｏｍ  ３００  ｎｍ  ｕｌｔｒａｔｈｉｎ  ＳＯＩ  ｐｒｏｄｕｃｔｉｏｎ  ｔｏ  ａｄｖａｎｃｅｄ  ｅｎｇｉｎｅｅｒｅｄ  ｓｕｂｓｔｒａｔｅｓ」、Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ  ４８  （２００４）、１０５５−１０６３を参照されたい。
【０１０９】
原子種注入が使用される場合、これは、図３Ｂの回復熱処理後に実行される。
【０１１０】
ゾーン２２に沿って背部部分２３を剥離するステップは、熱的または機械的起源の応力、例えば、アニール処理を適用するか、上記ウィークゾーン２２にブレードを導入することからなる。
【０１１１】
以下、２つの特定の実施例について記載する。
【実施例１】
【０１１２】
活性層が接地面を備える基板（「接地面シリコン・オン・インシュレータ（ｇｒｏｕｎｄ  ｐｌａｎｅ  ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）」の頭文字「ＧＰ−ＳＯＩ」で知られる基板）の準備
【０１１３】
図３Ａ〜図３Ｇを参照しながら、この例について記載する。
【０１１４】
接地面を規定するために、（図３Ａおよび図３Ｂに示す）ホウ素を高濃度ドープした約１μｍ［マイクロメートル］の厚みの薄い層６０の堆積物で、シリコン支持基板１を覆った。
【０１１５】
この高濃度ドープ層は、接合用の前面６００を有する（図３Ｃを参照）。上記表面６００の粗さを低減して接合に適したものにするために、この面を研磨または平滑化した。
【０１１６】
次いで、図３Ｄに示すように、ドープ層６０で覆われた支持基板１に、典型的に、１０５０℃で約１０秒間、高温熱アニール処理（ＲＴＡ）を施した。
【０１１７】
さらに、シリコンソース基板２を使用して、ドライ酸化で酸化させ、それを約５０ナノメートル（５０ｎｍ）の厚みのＳｉＯ２層３２で覆った。
【０１１８】
次いで、層３２に、４５０℃で約１時間３０分間、ＦＧＡタイプの回復処理を施した（図３Ｂを参照）。酸化物３２のＤＩＴ値は、数１０１０．ｅＶ−１．ｃｍ−２であった。
【０１１９】
図３Ｃに示すように、ウィークゾーン２２を規定するために、５．５×１０１６Ｈ＋／ｃｍ２の投与量、３７ｋｅＶの注入エネルギーを用いて、基板２に、水素イオン注入を施した。
【０１２０】
酸化物層３２の自由面３２０に、プラズマ活性化を施した（図３Ｅ）。基板２の直径は、３００ｍｍであり、以下のパラメータ、酸素プラズマ、２００ｓｃｃｍ流量、５００Ｗ出力、５０ミリトール圧力、３０秒、を使用した。
【０１２１】
分子接合によって接合し（図３Ｆ）、短期間、５００℃付近の熱処理によってソース基板の背部部分を剥離した後、図３Ｇに示す複合基板を得た。接合後熱処理は、電気特性を低減させる危険を招くことになりかねない酸化物内または活性層内へのホウ素の拡散を防止するために、意図的に限定されたものであることに留意されたい。
【０１２２】
上記複合基板のＤＩＴ値は、数１０１０．ｅＶ−１．ｃｍ−２であった。
【実施例２】
【０１２３】
酸化物および石英のスタック上にシリコンの活性層を備える複合基板の準備
【０１２４】
実施例１で使用したものと同じソース基板２を採用し、同じ処理を施したが、実施例１とは、１１００℃の高温アニールで実行した回復処理と、ヘリウム（１．５×１０１６Ｈｅ＋／ｃｍ２）および水素（１×１０１６Ｈ＋／ｃｍ２）の同時注入によってウィークゾーンの形成を実行した点が異なる。
【０１２５】
さらに、石英支持基板１を使用し、その前面１０に、基板２の実施例１で使用したパラメータを用いて、プラズマ活性化を施した。
【０１２６】
得られた複合基板の酸化物とシリコンとの間の界面でのＤＩＴ値は、数１０１０．ｅＶ−１．ｃｍ−２であった。
【０１２７】
本発明によれば、プラズマ活性化前に回復処理が体系的に実行されたということは、言い換えれば、接合エネルギーは低減されていないが、「ＤＩＴ」値は、極めて低い値に保たれているということである。したがって、接合は強力であり、その後のソース基板の薄層化が容易であった。
【図面の簡単な説明】
【０１２８】
【図１Ａ】既知の従来例によるＳＯＩタイプの基板の作製におけるステップを表す図である。
【図１Ｂ】既知の従来例によるＳＯＩタイプの基板の作製におけるステップを表す図である。
【図１Ｃ】既知の従来例によるＳＯＩタイプの基板の作製におけるステップを表す図である。
【図１Ｄ】既知の従来例によるＳＯＩタイプの基板の作製におけるステップを表す図である。
【図１Ｅ】既知の従来例によるＳＯＩタイプの基板の作製におけるステップを表す図である。
【図２Ａ】本発明の第１の実施形態による作製方法におけるステップを表す図である。
【図２Ｂ】本発明の第１の実施形態による作製方法におけるステップを表す図である。
【図２Ｃ】本発明の第１の実施形態による作製方法におけるステップを表す図である。
【図２Ｄ】本発明の第１の実施形態による作製方法におけるステップを表す図である。
【図２Ｅ】本発明の第１の実施形態による作製方法におけるステップを表す図である。
【図２Ｆ】本発明の第１の実施形態による作製方法におけるステップを表す図である。
【図３Ａ】上記方法の変形例を表す図である。
【図３Ｂ】上記方法の変形例を表す図である。
【図３Ｃ】上記方法の変形例を表す図である。
【図３Ｄ】上記方法の変形例を表す図である。
【図３Ｅ】上記方法の変形例を表す図である。
【図３Ｆ】上記方法の変形例を表す図である。
【図３Ｇ】上記方法の変形例を表す図である。
【符号の説明】
【０１２９】
１…支持基板、２…ソース基板、４…複合基板、５…接合界面、２１…活性層、２２…ウィークゾーン、３１，３２…絶縁層、６０…ドープ層、３１０，３２０…自由面、３１１，３２１…界面。
【図１Ａ】
0004722823.tif 000002
【図１Ｂ】
0004722823.tif 000003
【図１Ｃ】
0004722823.tif 000004
【図１Ｄ】
0004722823.tif 000005
【図１Ｅ】
0004722823.tif 000006
【図２Ａ】
0004722823.tif 000007
【図２Ｂ】
0004722823.tif 000008
【図２Ｃ】
0004722823.tif 000009
【図２Ｄ】
0004722823.tif 000010
【図２Ｅ】
0004722823.tif 000011
【図２Ｆ】
0004722823.tif 000012
【図３Ａ】
0004722823.tif 000013
【図３Ｂ】
0004722823.tif 000014
【図３Ｃ】
0004722823.tif 000015
【図３Ｄ】
0004722823.tif 000016
【図３Ｅ】
0004722823.tif 000017
【図３Ｆ】
0004722823.tif 000018
【図３Ｇ】
0004722823.tif 000019