(57)【特許請求の範囲】
【請求項１】
複数のチャネル領域およびソース領域を含む活性領域と、前記活性領域の外縁を囲み、エピタキシャル層が形成された基板からなるダイの端部に拡張された終端領域とにより画定されるＭＯＳゲートデバイスであって、
前記ダイの表面上を覆い、前記活性領域の前記チャネル領域の少なくとも一部分および前記外縁を覆う位置から前記ダイの前記端部に向かって拡張されたフィールド酸化膜と、
前記フィールド酸化膜と前記活性領域の前記外縁とを覆い、前記フィールド酸化膜により前記活性領域から絶縁された導電性の多結晶シリコンのフィールドプレートと、
前記フィールドプレートと前記活性領域の少なくとも一部分の上に配置されたＬＴＯ層と、
前記チャネル領域とその各々のソース領域との間の反転チャネル領域を覆う多結晶シリコンゲートと、
前記ＬＴＯ層の少なくとも一部分の上に配置され、前記チャネル領域と前記ソース領域とに接続されている金属ソース電極と、
前記ＬＴＯ層の少なくとも一部分の上に配置され、前記フィールドプレートを介して前記多結晶シリコンゲートに接続された金属ゲート電極と、
前記ダイの中心から放射状に一定の間隔で配置され、前記活性領域を取り囲む複数のフローティング・ガードリング・ディフュージョンであって、前記フィールドプレートの直下に配置され、前記金属ソース電極の少なくとも一部が前記複数のフローティング・ガードリング・ディフュージョンの少なくとも一つに重なる、フローティング・ガードリング・ディフュージョンと
を備えたことを特徴とするＭＯＳゲートデバイス。
【請求項２】
複数のチャネル領域およびソース領域を含む活性領域と、前記活性領域の外縁を囲み、エピタキシャル層が形成された基板からなるダイの端部に拡張された終端領域とにより画定されるＭＯＳゲートデバイスであって、
前記ダイの表面上を覆い、前記活性領域の前記チャネル領域の少なくとも一部分および前記外縁を覆う位置から前記ダイの前記端部に向かって拡張されたフィールド酸化膜と、
前記フィールド酸化膜と前記活性領域の前記外縁とを覆い、前記フィールド酸化膜により前記活性領域から絶縁された導電性の多結晶シリコンのフィールドプレートと、
前記チャネル領域とその各々のソース領域との間の反転チャネル領域を覆うゲートと、
前記フィールドプレートの少なくとも一部分の上に配置され、前記チャネル領域とその各々のソース領域に接続されているソース電極と、
前記フィールドプレートを介して前記ゲートに接続されたゲート電極と、
前記ダイの中心から放射状に一定の間隔で配置され、前記活性領域を取り囲む複数のフローティング・ガードリング・ディフュージョンであって、前記フィールドプレートの直下に配置され、前記金属ソース電極の少なくとも一部が前記複数のフローティング・ガードリング・ディフュージョンの少なくとも一つに重なる、フローティング・ガードリング・ディフュージョンと
を備えたことを特徴とするＭＯＳゲートデバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスに関し、より詳細には、ＭＯＳゲートデバイスの終端構造に関する。
【０００２】
【従来の技術】
ＭＯＳＦＥＴ、ＩＧＢＴなどのＭＯＳゲート半導体デバイス等は、ダイまたはチップの周辺の端部における破壊を防止するために、能動素子領域を囲む終端構造を有していなければならない。従って、ＭＯＳゲートデバイスの降伏電圧は、しばしば活性領域よりもむしろ終端により制限される。終端構造は、導電性のフィールドプレートと、ガードリングの側面に分かれたフローティング・ガードリング・ディフュージョンとを使用する。終端が十分高い降伏電圧を有しているならば、活性領域のエピタキシャルで形成されたドリフト領域の濃度を増大させることが可能になり、デバイスがＯＮ状態の時に抵抗ＲＤＳＯＮを減少させる。
【０００３】
【発明が解決しようとする課題】
このような終端は、ある程度のシリコン領域を使用して、活性領域に充当されたチップ領域の割合を減少させる。従って、終端を高い降伏電圧を有するように作製するので、さらに領域が必要とされ、従って、与えられたチップの活性領域が減少し、減少させた抵抗ＲＤＳＯＮの利益を相殺する。
【０００４】
与えられたチップまたはダイの領域を減少させながら、フィールドプレートとガードリング・ディフュージョンとを使用するＭＯＳゲートデバイスのための終端を提供することが要求されている。
【０００５】
【課題を解決するための手段】
本発明によれば、通常、フィールドプレートから側面に間隔をおいて置かれ、活性領域の境界からダイのストリート（street）または端部までの電界をガードする利益を提供するガードリングは、フィールドプレートの直下に配置される。新規の終端は、所与の電圧定格とダイのサイズを有するＭＯＳＦＥＴのＲＤＳＯＮを、２５％減少させることがわかる。なぜならば、より少ない領域で、所与のダイのサイズに対する活性領域を増加させ、ボディまたはドリフト領域の濃度を増大させることができるからである。
【０００６】
特に、２００Ｖの降伏電圧を定格とするパワーＭＯＳＦＥＴと、２．８ｍｍ×３．６ｍｍの方形のダイに対して、新規の終端は、終端領域を１．７ｍｍ２から１．１ｍｍ２に減少させ、エピタキシャル・シリコンボディの抵抗率を５．７Ωｃｍから４．７Ωｃｍに減少させる。ダイのオン抵抗は、０．１９Ωから０．１４Ωに減少された。
【０００７】
【発明の実施の形態】
図１を参照して、縦型導電ＮチャネルパワーＭＯＳＦＥＴの従来の終端を示し、パワーＭＯＳＦＥＴは、エピタキシャル堆積されたＮ−層１２をその上に有する単結晶のＮ＋基板１１に構成されたダイ１０を備えている。２００Ｖの降伏電圧を定格とするデバイスに対して、Ｎ−層１２は、２３μｍの厚さと５．７Ωｃｍの抵抗率とを有している。ダイは、あらゆる形状、領域を有することができ、典型的には、２．８ｍｍ×３．６ｍｍの大きさと２５０μｍの厚さの長方形とすることができる。本発明は、ＮチャネルＭＯＳＦＥＴデバイスに関して開示されているが、本発明は、ＩＧＢＴ、開示されているすべての導電性の種類を逆にしたＰチャネルデバイスを含む、あらゆるＭＯＳゲートデバイスに適用できることを理解されたい。
【０００８】
デバイスの活性部分は、Ｎ＋ソース２１からなるＰチャネルディフュージョン２０を含む。最も外側のチャネルディフュージョン２２は、ハーフセル（half cell）であり、米国特許６１８０９８１号により詳細に示されている。ハーフセル２２は、被覆するフィールド酸化膜層２３、フィールド酸化膜２３を覆う導電性の多結晶シリコンのフィールドプレート２４、及び領域２２の接合部を有する。第２の多結晶シリコンのフィールドプレート２５は、フィールド酸化膜２３と、ダイのストリートに拡張されたＰディフュージョン２６との上に位置している。ＬＴＯ絶縁酸化膜３０は、フィールドプレート２４，２５を覆う。アルミニウムソース電極３１は、ＬＴＯ層３０を覆い、図示の領域のソース領域２１及びチャネル領域２１，２２と、活性領域の全てのソース及びチャネル領域とに接続される。アルミニウムソース電極３１は、多結晶シリコンのフィールドプレート２４及び全ての多結晶シリコンゲートに接続されたゲートランナー４１で画定されるギャップ４０で分割される。多結晶シリコンゲート、すなわちＭＯＳＦＥＴゲートポリセグメント４２は、ゲートポリ４２が１つのセグメントの多結晶シリコンゲート格子に、内部的に接続されている（図示しない）。
【０００９】
活性領域の外側からダイのストリートに向かって拡張する電界を進めるために、図１にＰディフュージョン５０，５１として示す、１または複数のフローティング・ガードリング・ディフュージョンを用いる。これらディフュージョンは、フィールドプレート２５の左側端部と、フィールドプレート２４の右側端部との間に配置される。このことは、大きな横方向の領域を必要とし、終端領域によって占有されるダイ１０の領域が増大する。
【００１０】
新規な本発明を図２に示し、ここで、図１と同様の部分は、同じ参照符号を有する。図２の図１との相違は、Ｐガードリング・ディフュージョン５０，５１（またはあらゆる所望の数の、一定の間隔で置かれたディフュージョン）が、フィールドプレート２４の直下に配置されていることである。特定の間隔を、２．８ｍｍ×３．６ｍｍの大きさの２００Ｖダイについて、図２にμｍの単位で示す。
【００１１】
この新規なガードリング５０，５１の再配置は、図１に示した従来技術に要求される格子間隔を守り、フィールドプレート２４の端部とダイのストリートとの間の間隔は、かなり減少する（例えば、４７μｍ）。従って、所与の領域（図１のダイの領域）のダイに対して、ダイの領域の大きな割合を、活性領域に充当することができ、オン抵抗を減少させる。さらに、本発明を使用すると、Ｎ−シリコンの抵抗率が減少されて（５．７Ωｃｍから４．７Ωｃｍ）、結果として図１の従来技術のダイのオン抵抗が２５％減少することがわかる。
【００１２】
図２の特定の実施形態において、図示の各層は、以下の厚さを用いる。
電極３１，４１                                  ８μｍ
ＬＴＯ３０                                  ７，０００Å
多結晶シリコン２４，２５                  １０，０００Å
フィールド酸化膜２３                      １０，０００Å
Ｐ＋酸化膜（ディフュージョン５０，５１の上）  ３，０５０Å
ゲート酸化膜（ゲートポリ４２の直下）        １，５００Å
本発明を特定の実施形態に基づいて説明したが、他の多くの変更、修正及び使用が、当業者には明らかである。従って、本発明は、ここに開示された詳細な説明には限定されないことが好ましい。
【図面の簡単な説明】
【図１】側面に置き換えられたフィールドプレートとガードリング・ディフュージョンのセットを用いた従来のＭＯＳＦＥＴの終端を示す断面図である。
【図２】ガードリング・ディフュージョンがフィールドプレートの直下に配置された図１と同様の断面図である。
【符号の説明】
２４，２５    フィールドプレート
５０，５１    Ｐガードリング・ディフュージョン
【図１】
0004676670.tif 000002
【図２】
0004676670.tif 000003