(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された開口部を有する層間絶縁膜と、
前記開口部内を埋設するタングステン膜と、
前記タングステン膜の表面に形成された、Ｔｉ膜以外の第１バリアメタル膜と、
前記第１バリアメタル膜上に形成された、Ｔｉ含有膜である第２バリアメタル膜と、
前記第２バリアメタル膜の表面に形成された金属配線膜と、
を備え、
前記第１バリアメタル膜は、ＴｉＮ膜、ＷＮ膜、またはＴａＮ膜によって構成され、
前記第２バリアメタル膜は、Ｔｉ膜とＴｉＮ膜とを順に積層した積層膜であり、
前記金属配線膜がアルミニウム配線であり、
前記第１バリアメタル膜、前記第２バリアメタル膜、および前記金属配線膜は、ドライエッチングにより加工されている半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記第１バリアメタル膜がＴｉＮ膜である、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タングステン膜上にバリアメタル膜を備える半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置の製造方法としては、図２に示す方法がある。
【０００３】
この製造方法においてはまず、半導体基板２０１上の層間絶縁膜２０２に開口部２０２ａを形成する。開口部２０２ａを、Ｔｉ膜２０４、ＴｉＮ膜２０６、タングステン膜（以下、Ｗ膜）で埋め込み、エッチバックまたはＣＭＰ法により、これらの膜を開口部２０２ａに残し、Ｗプラグ２０８を形成する。
【０００４】
次に、層間絶縁膜２０２全体を覆うように、バリアメタルとしてＴｉ膜２１０と、ＴｉＮ膜２１２とを形成する。そして、ＴｉＮ膜２１２上に、アルミ配線２１４と、Ｔｉ膜２１６と、ＴｉＮ膜２１８とを順に成膜する。次いで、ドライエッチングにより、これらの膜を除去して、アルミ配線を形成する（図２（ｂ））。このように、バリアメタルをＴｉ膜２１０とＴｉＮ膜２１２との積層構造とすることにより、ＴｉＮ膜２１２の表面に形成される配線層のマイグレーション耐性を向上させ、さらに配線層との密着性を向上させることができる。
【０００５】
しかしながら、上記プロセスでは、アルミ配線を形成する際に、Ｗプラグ２０８と接触しているＴｉ膜２１０にサイドエッチによる損傷箇所２２２が生じることがあった。この損傷箇所２２２により、Ｗプラグ２０８とＴｉ膜２１０との接触抵抗が増加し、これらの電気的接続が低下することがあった。
【０００６】
これを解決する技術として特許文献１に記載の技術が提案されている。当該技術は、まず、層間絶縁膜に、この層間絶縁膜の表面よりも上面が高くなるようにＷプラグを形成する。さらに、層間絶縁膜上およびＷプラグ上を覆うように、Ｔｉ膜とＴｉＮ膜とを順に成膜してバリアメタルを形成した後に、Ｗプラグ上のバリアメタル（ＴｉＮ膜／Ｔｉ膜）のみをＣＭＰ法により除去する方法である。
【０００７】
また、特許文献２には、Ｗプラグ表面および層間絶縁膜の表面に、単層のＴｉＮ膜が形成された半導体装置が記載されている。
【特許文献１】特開２００４−３９８７９号公報
【特許文献２】特開２００４−１４７６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
【０００９】
第一に、特許文献１に記載の方法においては、微細なＷプラグを制御性よく形成する必要があり、さらに、Ｗプラグ上に形成されたバリアメタル膜のみ除去する必要がある。そのため、再現性や制御性が非常に困難であり、依然として、アルミ配線を形成する際のエッチング工程において、Ｗプラグと接触しているＴｉ膜がサイドエッチされることがあった。これにより、ＷプラグとＴｉ膜との接触抵抗が増加し、電気的接続が低下する。さらに、Ｗプラグ上に形成されたバリアメタル膜を除去する工程等が必要であり、製造工程数や製造コストが増加する。
【００１０】
第二に、特許文献２に記載の半導体装置においては、ＴｉＮ膜表面に形成される配線層の成膜性が低下し、歩留まりが低下することがあった。特に、配線層がＡｌ配線層である場合、成膜性の低下が顕著であった。
【００１１】
このように、タングステン膜を備える半導体装置において、簡便な方法により、バリアメタル膜のサイドエッチを防止して、タングステン膜とバリアメタル膜との電気的接続を向上させることができる半導体装置が求められていた。さらに、配線層の成膜性を向上させることができる半導体装置が求められていた。
【課題を解決するための手段】
【００１２】
本発明によれば、半導体基板と、前記半導体基板上に形成された開口部を有する層間絶縁膜と、前記開口部内を埋設するタングステン膜と、前記タングステン膜の表面に形成された、Ｔｉ膜以外の第１バリアメタル膜と、前記第１バリアメタル膜上に形成された、Ｔｉ含有膜である第２バリアメタル膜と、前記第２バリアメタル膜の表面に形成された金属配線膜と、を備え、前記第１バリアメタル膜は、ＴｉＮ膜、ＷＮ膜、またはＴａＮ膜によって構成され、前記第２バリアメタル膜は、Ｔｉ膜とＴｉＮ膜とを順に積層した積層膜であり、前記金属配線膜がアルミニウム配線であり、前記第１バリアメタル膜、前記第２バリアメタル膜、および前記金属配線膜は、ドライエッチングにより加工されている半導体装置が提供される。
【００１３】
本発明によれば、バリアメタル層を特定の積層構造とすることにより、バリアメタル膜のサイドエッチを防止することのできる構造を有し、タングステン膜とバリアメタル膜との電気的接続が安定化された半導体装置を提供することができる。さらに、配線層の成膜性を向上させることができる半導体装置を提供することができる。
【発明の効果】
【００１４】
本発明によれば、簡便な方法により、タングステン膜とバリアメタル膜との電気的接続を安定させることができるとともに、配線層の成膜性を向上させることができる半導体装置が提供される。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１６】
本実施形態における半導体装置について説明する。
図１（ｂ）に示すように、本実施形態の半導体装置は、半導体基板１０１と、半導体基板１０１上に形成された開口部１０２ａを有する層間絶縁膜１０２と、開口部１０２ａ内を埋設するタングステン膜（Ｗプラグ１０８）と、Ｗプラグ１０８の表面に形成された第１バリアメタル膜１１０と、第１バリアメタル膜１１０上に形成された第２バリアメタル膜１１１と、第２バリアメタル膜１１１の表面に形成された金属配線膜１１６と、を備える。開口部１０２ａの内壁と、Ｗプラグ１０８との間には、Ｔｉ膜１０４とＴｉＮ膜１０６が積層されている。なお、半導体基板１０１表面には、下層配線（不図示）が形成されていてもよい。
【００１７】
第１バリアメタル膜１１０は、Ｗプラグ１０８と接する側に形成されている。第１バリアメタル膜１１０は、Ｔｉ膜以外からなり、窒化膜を用いることができる。例えば、ＴｉＮ膜、ＷＮ膜、ＴａＮ膜等を挙げることができる。第１バリアメタル膜１１０の膜厚は、１０ｎｍ以上１００ｎｍ以下程度である。本実施形態においては、第１バリアメタル膜１１０が、ＴｉＮ膜から形成された例により説明する。
【００１８】
第２バリアメタル膜１１１は、Ｔｉ含有膜からなり、例えば、Ｔｉ膜、ＴｉＮ膜、ＴｉＷ膜等から選ばれる１層または積層膜であってもよい。第２バリアメタル膜１１１の膜厚は、１０ｎｍ以上１５０ｎｍ以下程度である。本実施形態においては、第２バリアメタル膜１１１が、Ｔｉ膜１１２と、ＴｉＮ膜１１４とが順に積層された積層膜により説明する。
【００１９】
また、金属配線膜１１６は、Ａｌ膜またはＷ膜から構成することができる。本実施形態においては、ＴｉＮ膜１１４の表面に形成される。
【００２０】
このような本実施形態の半導体装置は、次のようにして製造することができる。
【００２１】
まず、半導体基板１０１上に、層間絶縁膜１０２を形成する。次いで、通常のリソグラフィ技術により、層間絶縁膜１０２の所定の位置に開口部１０２ａを形成する。そして、この開口部１０２ａの内壁と層間絶縁膜１０２の上面を覆うように、Ｔｉ膜１０４とＴｉＮ膜１０６とを順に積層する。さらに、ＴｉＮ膜１０６の内壁を埋め込むように、通常のスパッタ法やＣＶＤ法によりＷ膜を形成する。
【００２２】
次いで、開口部１０２ａの外部における、Ｔｉ膜１０４、ＴｉＮ膜１０６、およびＷ膜を、エッチバック法やＣＭＰ法等により除去し、これらの膜を開口部１０２ａ内にのみ残し、Ｗプラグ１０８を形成する。
【００２３】
そして、通常のスパッタ法やＣＶＤ法により、層間絶縁膜１０２全体を覆うように、第１バリアメタル膜１１０と、第２バリアメタル膜１１１であるＴｉ膜１１２およびＴｉＮ膜１１４とを順に積層する。
そして、ＴｉＮ膜１１４表面に、金属配線膜１１６と、Ｔｉ膜１１８と、ＴｉＮ膜１２０とを順に形成する（図１（ａ））。
【００２４】
次いで、通常のドライエッチングにより、ＴｉＮ膜１２０と、Ｔｉ膜１１８と、金属配線膜１１６と、第２バリアメタル膜１１１（ＴｉＮ膜１１４およびＴｉ膜１１２）と、第１バリアメタル膜１１０とを選択的に除去し、半導体装置を形成する（図１（ｂ））。
【００２５】
以下に、本実施形態の効果を説明する。
【００２６】
本実施形態の半導体装置は、Ｔｉ膜以外の第１バリアメタル膜１１０と、第１バリアメタル膜１１０上に形成された、Ｔｉ含有膜である第２バリアメタル膜１１１とからなるバリアメタル膜を有している。そのため、タングステン膜（Ｗプラグ１０８）とバリアメタル膜との電気的接続を安定させるとともに、配線層の成膜性を向上させることができる
【００２７】
特許文献１の半導体装置において、層間絶縁膜表面に形成するバリアメタル層は、通常ＴｉＮ膜／Ｔｉ膜の２層構造で形成されている。しかしながら、このような従来の半導体装置においては、配線を形成するドライエッチング工程の際に、タングステン膜と接しているＴｉ膜がサイドエッチングされる場合がある。そのため、ＷプラグとＴｉ膜との接触抵抗が増加し、電気的接続が低下することがあった。
さらに、特許文献２の半導体装置において、Ｗプラグ表面に形成された単層のＴｉＮ膜の表面に、配線層が形成されている。このような従来の半導体装置においては、配線層の成膜性が低下し、歩留まりが低下することがあった。
【００２８】
これに対し、本実施形態においては、タングステン膜（Ｗプラグ１０８）がＴｉ膜以外からなる第１バリアメタル膜１１０と接している。そのため、金属配線膜１１６を形成する際のエッチング工程において、第１バリアメタル膜１１０にサイドエッチによる損傷箇所が生じることがない。これにより、タングステン膜（Ｗプラグ１０８）と第１バリアメタル膜１１０との電気的接続が安定し、製品の歩留まりが向上する。
さらに、本実施形態におけるバリアメタル膜は、Ｔｉ膜以外の第１バリアメタル膜１１０と、Ｔｉ含有膜である第２バリアメタル膜１１１との積層構造を有する。これにより、タングステン膜（Ｗプラグ１０８）や層間絶縁膜１０２の影響を排することができ、さらにＴｉ含有膜である第２バリアメタル膜１１１により、配線層の成膜性を向上させることができる。そのため、半導体装置の製品の歩留まりが向上する。
【００２９】
また、本実施形態における第１バリアメタル膜１１０は、窒化膜から形成することができ、さらにＴｉＮ膜から形成することができる。
これにより、配線を形成するドライエッチング工程の際に、第１バリアメタル膜１１０がサイドエッチングされることが抑制される。そのため、Ｗプラグ２０８と第１バリアメタル膜１１０との電気的接続の低下が、特に抑制される。
【００３０】
また、本実施形態における第２バリアメタル膜１１１は、Ｔｉ膜１１２とＴｉＮ膜１１４とを順に積層した積層膜から構成することができる。
【００３１】
これにより、配線層の成膜性をさらに向上させることができ、製品の歩留まりがより向上する。このような効果は、金属配線膜１１６がアルミニウム配線またはタングステン配線である場合に好適に得られる。
【００３２】
さらに、本実施形態においては、金属配線膜１１６をアルミニウム配線とすることができる。この場合、アルミニウム配線の成膜性が特に向上する。
【００３３】
従来の半導体装置のバリアメタル層は、通常Ｔｉ膜２１０とＴｉＮ膜２１２とが順に積層された２層構造である。このバリアメタル層上にアルミ配線２１４を設けた場合において、アルミ配線２１４の成膜性の低下が生じることがある。このような傾向は、特許文献２に記載の半導体装置において、特に顕著である。
アルミ配線２１４の成膜性の低下としては、具体的には、Ａｌの配向性が低下によるマイグレーション耐性の低下を挙げることができる。このマイグレーション耐性に影響を及ぼすＡｌの配向性は、下地であるＴｉＮ膜２１２の表面状態の影響を受ける。さらに、このＴｉＮ膜２１２の表面状態は、さらにその下地膜であるＴｉ膜２１０や、層間絶縁膜２０２およびＷプラグ２０８の影響を受ける。そのため、バリアメタル層が単層のＴｉＮ層から形成されている特許文献２に記載の半導体装置においては、特にマイグレーション耐性が低下する。
【００３４】
これに対し、本実施形態によれば、Ｗプラグ１０８と第２バリアメタル膜１１１との間に、第１バリアメタル膜１１０を有している。そのため、アルミニウム配線に対する、タングステン膜（Ｗプラグ１０８）や層間絶縁膜１０２の影響を排することができ、Ａｌの配向性が良好となり、金属配線膜１１６の成膜性が向上する。これにより、金属配線膜１１６のマイグレーション耐性が向上し、安定した電気的特性が得られるため、製品の歩留まりが向上する。
【００３５】
またさらに、本実施形態においては、金属配線膜１１６をタングステン配線とすることができる。この場合、タングステン配線と第２バリアメタル膜１１１との密着性が向上するなど、タングステン配線の成膜性が特に向上する。
【００３６】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００３７】
たとえば、第１バリアメタル膜１１０と第２バリアメタル膜１１１との間に、他のバリアメタル膜を複数膜有していてもよい。
【図面の簡単な説明】
【００３８】
【図１】実施の形態に係る半導体装置の製造方法を模式的に示した断面図である。
【図２】従来の半導体装置の製造方法を模式的に示した断面図である。
【符号の説明】
【００３９】
１０１        半導体基板
１０２        層間絶縁膜
１０２ａ      開口部
１０４        Ｔｉ膜
１０６        ＴｉＮ膜
１０８        Ｗプラグ
１１０        第１バリアメタル膜
１１１        第２バリアメタル膜
１１２        Ｔｉ膜
１１４        ＴｉＮ膜
１１６        金属配線膜
１１８        Ｔｉ膜
１２０        ＴｉＮ膜
２０１        半導体基板
２０２        層間絶縁膜
２０２ａ      開口部
２０４        Ｔｉ膜
２０６        ＴｉＮ膜
２０８        Ｗプラグ
２１０        Ｔｉ膜
２１２        ＴｉＮ膜
２１４        アルミ配線
２１６        Ｔｉ膜
２１８        ＴｉＮ膜
２２２        損傷箇所
【図１】
0004718962.tif 000002
【図２】
0004718962.tif 000003