(57)【特許請求の範囲】
【請求項１】
絶縁層上に通電層を形成する工程と、
前記通電層上に、８μｍ以下の幅を有するパターン用マスクを形成する工程と、
前記通電層上の前記パターン用マスクで覆われていない領域に、電流方向を周期的に反転させて行うＰＲ電解メッキ処理により導体層を形成する工程と、
前記パターン用マスクを除去する工程と
を備え、
前記ＰＲ電解メッキ処理における正電流ＩＦと逆電流ＩＲの電流比（ＩＦ／ＩＲ）は、１：２未満〜１：１であり、正電流の通電時間ＴＦと逆電流の通電時間ＴＲの比（ＴＦ／ＴＲ）は、５：１〜１０：１であり、前記導体層は、３０μｍ以下のピッチであって、ほぼ長方形の断面形状を有し、それによって前記パターン用マスクの除去は、残渣を生ずることなく行われることを特徴とする配線基板の製造方法。
【請求項２】
前記導体層と前記パターン用マスクの厚さは、ほぼ同一であることを特徴とする請求項１に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板や半導体パッケージ基板などの配線基板の製造方法に関する。
【背景技術】
【０００２】
従来より、例えば樹脂製配線基板の表面に配線パターンを形成するには、通常、エッチングによるサブトラクティブ法が採られている。しかし、近年の配線の細線化・高密度化に伴い、電解めっきによって配線パターンを形成するセミアディティブ法による微細配線形成技術が期待されている。
【０００３】
このセミアディティブ法によれば、例えば、以下のような手法で銅からなる配線層が形成される。
【０００４】
即ち、まず、基板表面全面にパラジウムからなるめっき触媒核を形成する。次いで、無電解銅めっきにより、基板表面全体に無電解銅めっき層(以下シード層とする)を形成する。次に、シード層上に感光性レジストをラミネートし、露光・現像を行い、レジストパターンを形成する。
【０００５】
その後、基板端に電極をつけて、露出したシード層上に電解銅めっき（硫酸銅めっき）を行い、シード層上に電解銅めっき層を形成する。次いで、感光性レジストを剥離し、クイックエッチングにより電解めっき層で覆われていないシード層を除去することにより、銅配線パターンが形成される。このような従来の配線層の形成方法は、例えば特許文献１に記載されている。
【０００６】
このように、従来のセミアディティブ工法においては、シード層の形成、レジストパターンの形成、及び直流（ＤＣ）電流による金属の電解めっきによって配線を形成していた。しかし、直流（ＤＣ）電流によるめっき法では、得られためっき層がレジストの側面を押し、図１１に示すように、配線の断面形状が太鼓型になるという問題がある。
【０００７】
配線パターンの形成後、水酸化ナトリウムを主とする剥離剤によるフォトレジストの剥離を行うが、このような太鼓型の断面形状の配線では、配線パターンが細く、かつ高密度である場合には、例えば特許文献２，３に記載されているような従来の剥離剤によっては、レジスト残渣が生じ易くなってしまう。
【０００８】
このレジスト残渣の問題を解決するために、近年、水酸化ナトリウムに代わり、アミン系の剥離剤を用いてフォトレジストを剥離する方法が用いられ始め、これにより微細な配線パターンの形成が期待されている。
【０００９】
この方法は、微細な配線パターンを形成する上で優れている。しかし、使用する剥離剤が従来の剥離剤に比べて５〜１０倍の価格であること、剥離剤自体が危険であることなどのデメリットもあるため、従来の剥離剤でも良好な剥離性が得られる方法が求められている。
【００１０】
また、例えば配線形成を行った後に、レジスト残渣をより効果的に除去するために、レジスト除去工程とその後の水洗工程において超音波を用いる方法も提案されている(例えば、特許文献４参照)。しかし、この方法では、従来の方法より工程数が増え、製造コストが増加してしまう。
【特許文献１】特開平０８−１８１４０２号公報
【特許文献２】ＷＯ０１−０９２９５８号公報
【特許文献３】特開平１１−２１４５７２号公報
【特許文献４】特開平０５−１９８９２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
以上のように、レジスト残渣の問題を、安価な水酸化ナトリウムのような剥離剤を用い、工程数を増やすことなく解決することが求められている。
【００１２】
本発明は、以上のような事情の下になされ、レジストの剥離を容易に行うことができる形状の配線層を容易に形成することを可能とした配線基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明は、絶縁層上に通電層を形成する工程と、前記通電層上に、８μｍ以下の幅を有するパターン用マスクを形成する工程と、前記通電層上の前記パターン用マスクで覆われていない領域に、電流方向を周期的に反転させて行うＰＲ電解メッキ処理により導体層を形成する工程と、  前記パターン用マスクを除去する工程とを備え、前記ＰＲ電解メッキ処理における正電流ＩＦと逆電流ＩＲの電流比（ＩＦ／ＩＲ）は、１：２未満〜１：１であり、正電流の通電時間ＴＦと逆電流の通電時間ＴＲの比（ＴＦ／ＴＲ）は、５：１〜１０：１であり、前記導体層は、３０μｍ以下のピッチであって、ほぼ長方形の断面形状を有し、それによって前記パターン用マスクの除去は、残渣を生ずることなく行われることを特徴とする配線基板の製造方法を提供する。
【００１５】
本発明の配線基板の製造方法によると、導体層と前記パターン用マスクの厚さを、ほぼ同一とすることができる。
【発明の効果】
【００１６】
本発明によれば、ＰＲ電解メッキ処理における正電流ＩＦと逆電流ＩＲの電流比（ＩＦ／ＩＲ）を、１：３〜１：１に制御することにより、ほぼ長方形の断面形状を有する導体層を得ることができ、そのため、従来の太鼓型の断面形状の導体層の場合に比べ、例えば水酸化ナトリウム水溶液などの通常の剥離剤によっても容易にパターン用マスクを剥離することができる。
【００１７】
また、３０μm以下の狭いピッチでの銅配線を形成する場合に剥離液として水酸化ナトリウムを用いても、レジスト残渣の問題がなく、配線形成を行うことが可能である。
【発明を実施するための最良の形態】
【００１８】
以下、発明を実施するための最良の形態について説明する。
【００１９】
本発明の一態様に係る配線基板の製造方法は、セミアディティブ法により配線を形成するに際し、電流の極性を反転させて電解めっきを行うＰＲ(periodic reverse)法を用い、その電解めっき条件として、正電流ＩＦと逆電流ＩＲの電流比（ＩＦ／ＩＲ）を１：３〜１：１とすることを特徴とする。
【００２０】
このように、ＩＦ／ＩＲを制御して電解めっきを行うことにより、ほぼ長方形の断面形状を有する配線層を形成することができる。そして、長方形の断面形状を有する配線層を形成することにより、電解めっき後のパターン用マスク（レジストパターン）の除去を、レジスト残渣が残ることなく確実に行うことができる。従って、高価な剥離剤を用いることなく、水酸化ナトリウム等の従来用いられている通常の剥離剤によっても、何ら支障なくパターン用マスクの除去を行うことができる。
【００２１】
ＩＦ／ＩＲが上記範囲を外れ、ＩＦ／ＩＲが１：１よりも大きくなる場合には、太鼓型ないしドーム型の断面形状の配線となり、パターン用マスクの除去が困難となり、逆に、ＩＦ／ＩＲが１：３よりも小さくなる場合には、側面が傾斜して、台形型の断面形状の配線となる。
【００２２】
ＰＲ電解メッキ処理における正電流の通電時間ＴＦと逆電流の通電時間ＴＲの比（ＴＦ／ＴＲ）は、５：１〜５０：１であることが望ましい。ＴＦ／ＴＲがこの範囲より大きい場合には、配線形状はドーム型となり、小さい場合には、形状は上記のいずれかをとることができるが、めっき表面にざらつきなどを生じ、使用できない。
【００２３】
本発明の一態様に係る配線基板の製造方法によると、パターン用マスクの厚さが従来よりも薄くても、所定の高さの導体層を形成することができ、例えば、導体層と前記パターン用マスクの厚さを、ほぼ同一とすることができる。このようにパターン用マスクの厚さを薄くすることにより、微細な、例えば８μｍ以下の幅のパターン用マスクを形成することができる。
【００２４】
以下、図面を参照して、本発明の実施形態について説明する。
【００２５】
第１の実施形態
図１は、本発明の第１の実施形態に係る配線基板の製造方法を工程順に示す断面図である。まず、図１（ａ）に示すように、回路基板（図示せず）上に形成された絶縁層１上に、めっきリードとなるシード層２を形成するとともに、フォトレジストをラミネートおよび露光・現像処理することにより、シード層２の不要部分をマスキングするレジストパターン３を形成した。
【００２６】
図１（ａ）で用いている回路基板は一般的なもので良く、絶縁層１としては、エポキシ樹脂、ＢＴレジン、ポリイミド樹脂など、通常用いられる材料を用いることができる。なお、本実施形態では、絶縁層１としてポリイミド樹脂を用いた。シード層２としては、絶縁層１上に直接無電解銅めっきにより１μｍ程度の厚みで析出させた銅を用いた。
【００２７】
直流（ＤＣ）電解めっきを用いたセミアディティブ法では、一般的に１５μｍ厚の銅めっきの層を得るために必要なフォトレジストの厚さは約２５μｍであるが、このレジスト厚では、フォトレジストの解像限界は１０μｍ幅以上になってしまう。ＰＲ法を用いる本発明の方法では、１５μｍの銅めっきの層に対してフォトレジストの厚さを１５μｍまで薄くすることができ、解像限界も６μｍ幅まで小さくすることができるため、微細配線の形成において有利となる。
【００２８】
次に、図１（ｂ）に示すように、レジストパターン３の開口部内にＰＲ法による電解銅めっきにより、所望の厚さの回路配線４を形成した。なお、ＰＲ法による電解銅めっきの条件は、下記の通りである。
【００２９】
正電流
電流値：２Ａ／ｄｍ２
時間：２０ｍｓｅｃ
逆電流
電流値：２Ａ／ｄｍ２
時間：１ｍｓｅｃ
以上の条件で得られた銅めっき厚は、１５μｍであった。
【００３０】
次いで、図１（ｃ）に示すように、剥離液として水酸化ナトリウムを用いてレジストパターン３の剥離を行った。本実施形態の場合、配線の断面形状が長方形であるため、めっき銅の間のフォトレジスト残渣が残りにくくなるという利点がある。
【００３１】
その後、クイックエッチングを行い、露出するシード層２を除去することにより、図１（ｄ）に示すように、長方形の断面形状を有する配線回路配線４を得た。なお、クイックエッチングは、硫酸過水（硫酸と過酸化水素水との混合液）系のエッチング液を用いた。
【００３２】
このように、ＰＲ法を用いて形成した回路配線４の断面形状を図２に示す。
【００３３】
図２に示すように、回路配線の断面形状は長方形であり、図１１に示す従来のＤＣ法によって形成された太鼓型の断面形状の配線とは大きく異なっていることがわかる。
【００３４】
第２の実施形態
次に、本発明を半導体パッケージ基板の製造に適用した第２の実施形態について説明する。
【００３５】
まず、図３（ａ）に示すように、基材として２５μｍ厚のポリイミド樹脂層１１の両面に６μｍ厚の銅箔１２ａ，１２ｂを被覆した基材を用意した。次いで、図３（ｂ）に示すように、この基材の一方の面に対し、レーザーを用いて穴あけ加工を行い、ビア１３を形成した。その後、ビア加工において発生したスミアを除去するためデスミア処理を行った後、無電解銅めっきを行い、ビアの内側に給電層（図示せず）を形成した。
【００３６】
次に、図３（ｃ）に示すように、ビアフィリングめっきにより、ビア１３の内部を銅めっきで充填して、フィルドビア１４とすると共に銅箔１２ａ，１２ｂ上にもめっきを行い、シード層１２ａ’，１２ｂ’とした。その後、シード層１２ａ’，１２ｂ’の上にレジスト１５ａ，１５ｂをラミネーターにより貼付した。そして、レジスト１５ａ，１５ｂに対し、露光及び現像を行い、図３（ｄ）に示すように、レジストパターン１６ａ，１６ｂを形成した。
【００３７】
その後、ＰＲ法により銅の電解めっきを行い、図４（ａ）に示すように、銅の配線層１７ａ，１７ｂを形成した。次いで、図４（ｂ）に示すように、レジストパターン１６ａ，１６ｂを剥離し、クイックエッチングを行い、図４（ｃ）に示すように、シード層１２ａ’，１２ｂ’の露出する部分を除去した。
【００３８】
次に、得られた構造の両面に、接着剤層１８ａ，１８ｂを介して、片面銅箔基材１９ａ，１９ｂを同時に貼り合わせ、図５（ａ）に示すように、４層板を形成した。片面銅箔基材１９ａ，１９ｂはそれぞれポリイミド樹脂層１９１ａ，１９１ｂと銅箔１９２ａ，１９２ｂを備えている。
【００３９】
次いで、図５（ｂ）に示すように、この４層板の両面に対し、レーザーを用いて穴あけ加工を行い、ビア２０ａ，２０ｂを形成した。
【００４０】
その後、図６（ａ）に示すように、デスミア処理、無電解銅めっきの後、ビアフィリングめっきを行い、ビア２０ａ，２０ｂの内部を銅めっきで充填してフィルドビア２１ａ，２１ｂとすると共に銅箔１９２ａ，１９２ｂ上にもめっきを行い、シード層１９２ａ’，１９２ｂ’とした。その後、シード層１９２ａ’，１９２ｂ’の上にレジスト（図示せず）を貼付し、露光、現像を行い、レジストパターン２２ａ，２２ｂを形成した。
【００４１】
その後、ＰＲ法により銅の電解めっきを行い、レジストパターン２２ａ，２２ｂを剥離し、クイックエッチングを行って露出する銅箔を除去し、図６（ｂ）に示すように、銅の配線層２３ａ，２３ｂを形成した。
【００４２】
図面では省略したが、同様にして、片面銅箔基材の貼り付け、配線層の形成を繰り返し、６層や８層の多層配線基板を形成した。
【００４３】
そして、図７に示すように、最外層にソルダーレジスト２４ａ，２４ｂを形成し、図８に示すように、その開口部にＮｉ／金めっき層２５ａ，２５ｂを形成した。次いで、図９に示すように、Ｎｉ／金めっき層２５ｂにはんだバンプ２６を形成し、半導体パッケージ基板を得た。
【００４４】
このような半導体パッケージ基板を用いた、電子部品の一形態の模式図を図１０に示す。
【００４５】
次に、本発明者らは、PR法による電解めっきにおける条件として、正電流と逆電流の比（ＩＦ／ＩＲ）及び時間の比（ＴＦ／ＴＲ）を種々変化させて、銅のめっきを行い、配線を形成した。その結果、得られた配線の断面形状は、下記表に示す通りとなった。
【表１】
0004730222.tif 000002
【００４６】
上記表から、ＩＦ／ＩＲが１：１、ＴＦ／ＴＲが１０：１のときに、長方形の断面形状が得られることがわかる。一方、ＩＦ／ＩＲが１：２、ＴＦ／ＴＲが１０：１では、断面形状は台形となり、ＩＦ／ＩＲが１：５、ＴＦ／ＴＲが１０：１では、断面形状はＭ形となり、正電流のみを流した場合には、断面形状はドーム型となった。
【００４７】
なお、例１及び２の長方形及び台形の断面形状では、中央部分の膜厚が周辺部と比較して±０．５μｍ以内であり、例３のＭ形の断面形状では、中央部分の膜厚が周辺部と比較して０．５μｍ以上低く、例４のドーム形の断面形状では、中央部分の膜厚が周辺部と比較して０．５μｍ以上高い結果が得られた。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施形態に係る配線基板の製造方法を工程順に示す断面図である。
【図２】本発明の第１の実施形態に係る配線基板の製造方法により得た配線の断面を示す写真図である。
【図３】本発明の第２の実施形態に係る半導体パッケージ基板の製造方法を工程順に示す断面図である。
【図４】本発明の第２の実施形態に係る半導体パッケージ基板の製造方法を工程順に示す断面図である。
【図５】本発明の第２の実施形態に係る半導体パッケージ基板の製造方法を工程順に示す断面図である。
【図６】本発明の第２の実施形態に係る半導体パッケージ基板の製造方法を工程順に示す断面図である。
【図７】本発明の第２の実施形態に係る半導体パッケージ基板の製造方法を工程順に示す断面図である。
【図８】本発明の第２の実施形態に係る半導体パッケージ基板の製造方法を工程順に示す断面図である。
【図９】本発明の第２の実施形態に係る半導体パッケージ基板の製造方法を工程順に示す断面図である。
【図１０】本発明の第２の実施形態に係る方法により得た半導体パッケージ基板を示す断面図である。
【図１１】従来の直流（ＤＣ）電流によるめっき法により得た配線の断面を示す写真図である。
【符号の説明】
【００４９】
１…絶縁層、２，１２ａ’，１２ｂ’，１９２ａ’，１９２ｂ’…シード層、３，１６ａ，１６ｂ，２２ａ，２２ｂ…レジストパターン、４，１７ａ，１７ｂ，２３ａ，２３ｂ…配線層、１１，１９１ａ，１９１ｂ…ポリイミド樹脂層、１２ａ，１２ｂ，１９２ａ，１９２ｂ…銅箔、１３，２０ａ，２０ｂ…ビア、１４，２１ａ，２１ｂ…フィルドビア、１５ａ，１５ｂ…レジスト、１８ａ，１８ｂ…接着剤層、１９ａ，１９ｂ…片面銅箔基材、２４ａ，２４ｂ…ソルダーレジスト、２５ａ，２５ｂ…Ｎｉ／金めっき層、２６…はんだバンプ。
【図１】
0004730222.tif 000003
【図２】
0004730222.tif 000004
【図３】
0004730222.tif 000005
【図４】
0004730222.tif 000006
【図５】
0004730222.tif 000007
【図６】
0004730222.tif 000008
【図７】
0004730222.tif 000009
【図８】
0004730222.tif 000010
【図９】
0004730222.tif 000011
【図１０】
0004730222.tif 000012
【図１１】
0004730222.tif 000013