(57)【特許請求の範囲】
【請求項１】
磁気パルスを発生する環状手段とこれらのパルスを検出するための素子（４）とを備えた軸受要素において、該検出素子（４）はアナログ信号を送信する一線上に配列された複数の検知要素（５）と、直角位相にある信号を得るために前記アナログ信号を処理するための電子回路とを有し、前記検出素子（４）は４の倍数個である４Ｐ個の検知要素（５）を有し、前記４Ｐ個の検出素子（４）はＰ個の要素（５）を有する４つのサブセットに分割され、
Ｐ個の要素を有する第１のサブセットの各検知要素（５）は信号Ｓ１を与える第１の加算器に接続され、
Ｐ個の要素を有する第２のサブセットの各検知要素（５）は信号Ｓ２を与える第２の加算器に接続され、
Ｐ個の要素を有する第３のサブセットの各検知要素（５）は信号Ｓ’１を与える第３の加算器に接続され、
Ｐ個の要素を有する第４のサブセットの各検知要素（５）は信号Ｓ’２を与える第４の加算器に接続され、
前記検出素子はさらに次式
ＳＩＮ＝（Ｓ１−Ｓ２）−（Ｓ’１−Ｓ’２）
ＣＯＳ＝（Ｓ１＋Ｓ２）−（Ｓ’１＋Ｓ’２）
にてそれぞれ表される２つの信号ＳＩＮ及びＣＯＳを与える加算器及びインバータの回路を備え、
これらの信号ＳＩＮ及びＣＯＳは磁気オフセットを含まないことを特徴とする軸受要素。
【請求項２】
前記整列させられた検知要素（５）は、ホール効果センサ、磁気抵抗器、及び巨大磁気抵抗器からなる群から選択されることを特徴とする請求項１に記載の軸受要素。
【請求項３】
前記検知要素は互いに等間隔に配されることを特徴とする請求項１または２に記載の軸受要素。
【請求項４】
前記パルス発生手段は、ある１個の領域の磁化の方向が該領域に隣接する２個の領域に対して逆方向となっている複数の隣り合う領域によって形成されたフェライト粒子を含有する合成材料にて形成される環状要素であることを特徴とする請求項１乃至３のいずれか１項に記載の軸受要素。
【請求項５】
前記検出素子はこれらの出力信号の分解能を向上させるための補間器を含むことを特徴とする請求項１乃至４のいずれか１項に記載の軸受要素。
【請求項６】
検知要素はＡＳＩＣ型の回路支持要素上に集積化されることを特徴とする請求項１乃至５のいずれか１項に記載の軸受要素。
【請求項７】
前記検出素子はＡＳＩＣ型のパーソナライズド集積回路に含まれることを特徴とする請求項６に記載の軸受要素。
【請求項８】
前記パルス発生手段はシール接合部を形成する予め組み立てられたアセンブリに組み込まれることを特徴とする請求項１乃至７のいずれか１項に記載の軸受要素。
【請求項９】
前記検出素子は固定レースに着脱可能に固定されることを特徴とする請求項８に記載の軸受要素。
【発明の詳細な説明】
【０００１】
本発明は、「コーダ」と呼ぶ、パルスを発生するための回転手段と、「センサ」と呼ぶ検出素子とを備えた軸受要素であって、コーダを内蔵した軸受要素を有する軸受の回転速度、位置角、及び回転方向などの情報を得ることを可能にする軸受要素の技術分野に関する。
【０００２】
こうした軸受は例としてホイールアンチロックシステムを備えた自動車の車輪において使用されている。
本発明はより詳細には、内蔵磁気コーダ、及び、機能的に関連した磁気抵抗器型またはホール効果型センサを備えた軸受要素に関するものであるがこれに限定されない。
【０００３】
ここで云う「ホール効果センサ」とは、一般にプレート状の半導体として構成される少なくとも１個の検知要素を備えたセンサを指すものである。電流Ｉが流れるセンサが、この電流に対して角度θをなす磁場Ｂ内に置かれると、電流Ｉ及び磁場Ｂに直交する方向に、Ｖ＝ＫＩＢｓｉｎθに等しい電圧Ｖが生ずる。Ｋは「ホール定数」と呼ばれ、材料及び検知要素の形状の関数である。Ｋは温度とともに変化する。
【０００４】
ここで云う「磁気抵抗器」とは、磁場の強度を感知するバリスタのことであって、言い換えれば、抵抗に流れる電流の方向に直交する方向に印加される１方向磁場の強度が変化すると抵抗値が変化する半導体材料にて形成された抵抗器のことである。
【０００５】
ホールセンサは、得られる情報が起電力に関するものであるため、能動的センサと考えられる。
こうしたホールセンサが位置または運動を検出する目的で使用される場合、誘導磁場を生じる磁石が、測定される１次的な値が作用する検知要素であり、２次的な測定対象、すなわち、センサが直接的に感度を有する測定対象である従来の垂直な誘導成分を変化させる。
【０００６】
内蔵磁気コーダ及びホール効果型または磁気抵抗器型のセンサを備えた軸受要素の多くの構成が従来技術において知られている。
例として以下の文献を参照されたい。
フランス特許出願公開公報第２６６７９４７号、同第２６６９４３２号、同第２６６９７２８号、同第２６７１６３３、同第２６７８６９１号、同第２６７８６９２号、同第２６９０９８９号、同第２６９３２７２号、同第２６９４０８２号、同第２７０２５６７号、同第２７１０９８５号、同第２７１８４９９号。
【０００７】
欧州特許出願公開公報第３７５０１９号、同第４２００４０号、同第４２００４１号、同第４３８６２４号、同第４８７４０５号、同第４８８８５３号、同第４９８２９８号、同第５１８１５７号、同第５２１７８９号、同第５２２９３３号、同第５３１９２４号、同第５５７９３１号、同第５５７９３２号、同第６４７８５１号、同第６９３６８９号、同第７０１１３２号、同第７０１１３３号、同第７１４０２９号、同第７４５８５７号、同第７５１３１１号、同第７５３６７９号、同第７６７３８５号。
【０００８】
やはり例として本出願人による以下の文献を参照されたい。
フランス特許出願公開公報第２６３９６８９号、同第２６４０７０６号、同第２６４５９２４号、同第２７３０２８３号、同第２７３２４５８号、同第２７１７２６６号、同第２７０１２９８号。
【０００９】
欧州特許出願公開公報第３７１８３６号、同第３７６７７１号、同第４８４１９５号、同第３９４０８３号、同第６０７７１９号、同第６１６２１９号、同第６１９４３８号、同第６３１１４０号、同第６５２４３８号、同第６７１６２８号、同第７２５２８１号、同第７３５３４８号。
【００１０】
軸受の内レース及び外レースの回転速度、及びレースの回転方向の両方を知りたい場合、回転方向を定義するために電気的位相が９０度ずれた２個の信号が与えられる。
【００１１】
理解を助けるため、周波数の等しい２つの正弦波形は、これらの信号がπ／２すなわち９０°位相がずれている場合、すなわち、信号の一方がピーク値にあるときに他方が０であるような場合に、直角位相にあるという。
【００１２】
例として本出願人によるフランス特許出願公開公報第ＦＲ−Ａ−２５９９７９４号には、一実施形態において、ｎを磁石の長さとして、ｎ＋０．５ｎの角度をおいて配された２個のホールセンサまたは磁気抵抗器を支持する固定要素を有する情報センサを備えた軸受、または、軸受要素が開示されている。
【００１３】
欧州特許出願公開公報第ＥＰ−Ａ−３９５７８３号には、１以上のホール効果センサを有する、回転速度及び／または回転角度を測定するためのセンサを備えた軸受が開示されている。
【００１４】
上記に述べたような素子においては、基板上に配されるか、または、コーダの関数である所定の固定間隔をおいてシリコン上に直接配設される２個のホール効果型または磁気抵抗器感受性要素から上記のような互いに位相のずれた信号が生じる。
【００１５】
センサの原理により固定される要素間の距離に関し、極間の距離が調整されていない場合には検知要素から生ずるデジタル信号は直角位相にない。
そのため、従来技術に基づく公知の素子は以下のような難点を有する。
−極長さの範囲、したがって、極長さが固定され、２重センサ（２個の検知要素を有する）とともに使用することが可能なコーダの範囲が、デジタル入力信号の直角位相の公差によって制限される。
【００１６】
−要素間距離に対応した極長さに対し、出力信号の公差はセンサの技術水準及び検知要素の配置の精度の関数である。
国際特許出願公開公報第ＷＯ９７／０１６６０号やフランス特許出願公開公報第ＦＲ−９７／１２０３３号に開示されるような、補間原理に関連したアナログ信号を与える２重センサの場合、アナログ信号の直角位相に関して必要とされる精度のため、こうしたセンサの使用は、極距離が要素間距離に正確に対応した磁気コーダに限定される。
【００１７】
本発明は軸受要素の外レースまたは内レースの回転方向を検出するための素子に関するものである。この素子は更にレースの角位置及び回転速度の検出を可能とし、更に、異なる極長さへの適合及び磁気オフセットの相殺を可能とするものである。
【００１８】
したがって、本発明の目的は、磁気パルスを発生する環状手段、及びこれらのパルスを検出するための、複数の整列させられた検知要素を有する検出素子を備えた軸受要素を提供することにある。
【００１９】
これらの整列させられた検知要素は、例として、ホール効果センサ、磁気抵抗器、及び巨大磁気抵抗器からなる群から選択され、互いに対して等間隔に配される。
【００２０】
一実施形態においては、パルス発生手段は、ある領域における磁化の方向がこの領域に隣接する２個の領域に対して逆方向である複数の隣り合う領域によって形成されたフェライト粒子が添加された合成材料にて形成される環状要素である。
【００２１】
第１の実施形態においては、検出要素は、例としてＮ個の要素を有するサブセットに分割された偶数２Ｎ個の検知要素を有し、第１のサブセットの各検知要素は第１の加算器に接続され、第２のサブセットの各検知要素は第２の加算器に接続され、第１及び第２の加算器からの２つの総和Ｓ1，Ｓ2は第３の加算器の入力部に接続され、第１の加算器の出力Ｓ1、及び、インバータを介して、第２の加算器の出力Ｓ2は、第４の加算器の入力部に接続され、第３及び第４の加算器からの信号ＳＩＮ＝Ｓ1＋Ｓ2及びＣＯＳ＝Ｓ1−Ｓ2は回路によって処理されて、検出素子に対するパルス発生手段の回転方向及び／または回転の速さ及び／または位置が求められる。
【００２２】
第１の変形例においては、コーダの極長さＬｐは検知要素の個数２Ｎと検知要素間の距離ｄとの積にほぼ等しいことにより、信号ＳＩＮ及びＣＯＳは完全に直角位相にありかつほぼ同じ振幅を有する。
【００２３】
第２の変形例においては、極長さＬｐは検知要素の個数２Ｎと検知要素間の距離ｄとの積よりも小さい。
第３の変形例においては、極長さＬｐは検知要素の個数２Ｎと検知要素間の距離ｄとの積よりも大きい。
【００２４】
プログラミングにおいて、検知要素の全体の個数２Ｎよりも少ない偶数個２Ｍの検知要素を用い、Ｍ個の要素を有する２つのサブセットを得る。第１のサブセットの各検知要素は第１の加算器に接続され、第２のサブセットの各検知要素は第２の加算器に接続され、第１及び第２の加算器からの２つの総和は第３の加算器の入力部に接続され、第２の加算器の出力はインバータを介して第４の加算器の入力部に接続され、第３及び第４の加算器からの信号は回路によって処理されて、検出素子に対するパルス発生手段の回転方向及び／または回転の速さが求められる。これらの信号はほぼ完全な直角位相にある。
【００２５】
このプログラミングはＥＥＰＲＯＭまたはツェナーザッピングによって行うことが可能である。
想到される一変形例においては、増幅回路によって第３及び第４の加算器からの信号に対して同じ振幅を再確立することが可能である。
【００２６】
第２の実施形態においては、検出素子は、４の倍数個である多数の検知要素であって、例としてＰ個の要素を有する４つのサブセットに分割される４Ｐ個の検知要素を有する。Ｐ個の要素を有する第１のサブセットの各検知要素は信号Ｓ1を与える第１の加算器に接続され、Ｐ個の要素を有する第２のサブセットの各検知要素は信号Ｓ2を与える第２の加算器に接続され、Ｐ個の要素を有する第３のサブセットの各検知要素は信号Ｓ’1を与える第３の加算器に接続され、Ｐ個の要素を有する第４のサブセットの各検知要素は信号Ｓ’2を与える第４の加算器に接続される。加算器及びインバータの回路は、式ＳＩＮ＝Ｓ1−Ｓ2−（Ｓ’1−Ｓ2’）及びＣＯＳ＝Ｓ1＋Ｓ2−（Ｓ’1＋Ｓ2’）にてそれぞれ表される２つの信号ＳＩＮ及びＣＯＳを与える。これらの信号ＳＩＮ及びＣＯＳには磁気オフセットは含まれない。
【００２７】
一変形例として、検出素子はこれらの出力信号の分解能を向上させるための補間器を含む。
別の一実施形態においては、検知要素はＡＳＩＣ型の回路支持要素上に集積化される。検出素子はＡＳＩＣ型のパーソナライズド集積回路に含ませることが可能である。
【００２８】
一実施形態に基づけば、パルス発生手段はシール接合部を形成する予め組み立てられたアセンブリに組み込まれる。検出素子を固定レースに着脱可能に固定することが可能である。
【００２９】
内蔵磁気コーダを有する軸受要素は、「コーダ」と呼ばれる、磁気パルスを発生するための多極型回転手段と、「センサ」と呼ばれる、この磁場を検出するための素子とを有する。
【００３０】
コーダは、偶数個の極を有し、回転レースの外周上に配されるかもしくはシール接合部を形成する予備組み立てされたアセンブリに組み込まれる。
例として、多極型磁化コーダは、ある１つの領域における磁化の方向がこれに隣接する２つの領域に対して逆方向となっている複数の隣り合う領域によって形成されたバリウムフェライトまたはストロンチウムフェライトまたは他の硬い強磁性材料の粒子を含有する合成材料にて形成される。
【００３１】
センサの極長さＬｐは問題となる読み出し径において測定される磁極の長さとして定義される。
こうした構成においては、コーダによって与えられる誘導磁場は問題となる空気間隙において正弦曲線状となることが考えられる。
【００３２】
図１は、コーダの２個の極２，３について、例として直交成分などの第２の誘導磁場Ｂの成分の周期１を概略的に示したものである。
検出素子４は、等間隔ｄをおいて配された、磁気抵抗器型またはホール効果センサ型の偶数２Ｎ個の検知要素５を有する。これらの要素５は直線Ｄにほぼ沿って配される。例として、検知要素５は直線に近似可能な円弧状に配することが可能である。
【００３３】
図２及び３に示された実施形態においては、２４個の要素５が配されている。
この配置により、長さが（２Ｎ−１）ｄである検知要素５のアレイ６が定義される。
【００３４】
検出素子は、多極型磁気コーダの速度及び／または方向及び／または回転角などの情報を例として得るため、ひいては、該コーダを支持した軸受要素のレースの速度及び／または方向及び／または回転角などの情報を得るために検知要素５から生ずるアナログ信号を処理するための電子回路を更に有する。
【００３５】
検出素子はシリコン基板や、これに相当するＡｓＧａなどの基板上に集積して使用することが可能であり、特定の用途に合わせてパーソナライズされた集積回路を構成することが可能である。この回路は、ＡＳＩＣ（用途特定型集積回路）と呼ばれる、部分的または完全に要請に基づいて設計された集積回路である。
【００３６】
図２に示された実施形態においては、検知要素５のセットは、Ｎ個の要素（図２の実施形態においては１２個）からなる２つのサブセット８，９に分けられている。
【００３７】
第１のサブセット８の各検知要素５は、増幅器などの第１の加算器すなわち加算回路１０に接続され、Ｎ個の第１の要素５から生ずる信号Ｓｅ1，Ｓｅ2，．．．，ＳｅNを加え合わせる。
【００３８】
同様に、第２のサブセット９の各検知要素５は増幅器などの第２の加算器すなわち加算回路１１に接続され、残りのＮ個の検知要素から生ずる信号Ｓｅ(N+1)，Ｓｅ(N+2)，Ｓｅ(N+3)，．．．，Ｓｅ2Nを加え合わせる。
【００３９】
したがって２つの総和信号が得られる。
Ｓ1＝Ｓｅ1＋．．．＋ＳｅN
Ｓ2＝Ｓｅ(N+1)＋．．．＋Ｓｅ2N
第１及び第２の加算手段の２つの総和Ｓ1及びＳ2は第３の加算手段すなわち加算回路１２の入力部に接続される。
第１の加算手段の出力Ｓ1、及びインバータを介した、第２の加算手段の出力Ｓ2は、第４の加算手段すなわち加算回路１４の入力部に接続される。
【００４０】
ここで、
Ｓｅ1＝ｓｉｎ（ωｔ−α／２）
Ｓｅ2＝．．．
・・・
Ｓｅ(2N-1)＝．．．
Ｓｅ2N＝ｓｉｎ（ωｔ−（１／２＋２Ｎ−１）α）
とする。αは２個の検知要素間の位相差（α＝π／２Ｎ・Ｌｐ０／Ｌｐ）であって、長さＬｐ０＝２Ｎｄは検知要素のアレイの長さに直接関係している。
【００４１】
したがって第３及び第４の加算手段１２，１４の出力部において２つの正弦波形信号が現れる。すなわち、
Ｓ1＋Ｓ2（以下ＳＩＮと呼ぶ）
及び、
Ｓ1−Ｓ2（以下ＣＯＳと呼ぶ）。
ここで、
ＳＩＮ＝ｓｉｎ（πＬｐ０／２Ｌｐ）・ｓｉｎ（ωｔ−πＬｐ０／２Ｌｐ）／ｓｉｎ（π／２／Ｌｐ・Ｌｐ０／２Ｎ）
ＣＯＳ＝２ｓｉｎ2（πＬｐ０／４Ｌｐ）・ｃｏｓ（ωｔ−πＬｐ０／２Ｌｐ）／ｓｉｎ（π／２／Ｌｐ・Ｌｐ０／２Ｎ）
【００４２】
ただしｄは検知要素間の距離である。
上記の２式から、極長さＬｐが２Ｎｄに等しいことにより、検出素子は同じ振幅を有する２つの信号ＳＩＮ及びＣＯＳを直角位相として与えることが分かる。したがってＬｐ＝２Ｎｄは、ＳＩＮ及びＣＯＳの振幅が同じである参照長さであることが分かる。
【００４３】
したがってこの素子によって、検知要素が基板上に配設される場合におけるような、検知要素の公差及び検知要素の位置決めを行う必要をなくすことが可能である。
【００４４】
更に、コーダの極長さＬｐがセンサに適当でない場合、信号の振幅のみが改変され、信号の位相は一定に保たれる。
これにより、電子的補間システムを用いることなく素子を使用することが可能である。これはすなわち、信号が磁気コーダの分解能に等しい分解能を有する場合、信号ＳＩＮ及びＣＯＳの直角位相は広い範囲の極長さＬｐにわたって保存されるということである。
【００４５】
例としてフランス特許出願公開公報第ＦＲ−２７５４０６３号に述べられる検出素子の出力信号の分解能を高めるための補間器の使用という観点から見た場合、これらのアナログ信号は、高品質の補間されたデジタル信号を与えるために以下の条件を満たさなければならない。
【００４６】
−完全な直角位相にあること。
−同じ振幅を有すること。
−磁気及び電子的オフセットがないこと。
本発明の第２の実施形態は、広い範囲の極長さＬｐについてこれら３つの条件を満たすアナログ信号を与える検出素子を提案するものである。
上記に述べられた検出装置は完全な直角位相にある信号を与えるものである。
【００４７】
アナログ信号ＳＩＮとＣＯＳとの間の振幅の比は次式にて与えられる。
ａｍｐ（ＣＯＳ）／ａｍｐ（ＳＩＮ）＝ｔｇ（πＬｐ０／４Ｌｐ）
長さＬｐ０が極長さＬｐよりも大きい場合、信号ＳＩＮの振幅は信号ＣＯＳの振幅よりも小さくなることが分かる。
Ｌｐ０がＬｐに等しい場合、信号ＳＩＮの振幅は信号ＣＯＳの振幅に等しい。
【００４８】
Ｌｐ０がＬｐよりも小さい場合、信号ＳＩＮの振幅は信号ＣＯＳの振幅よりも大きくなる。
第１の変形例において、Ｌｐ０がＬｐよりも大きい場合、使用可能な極長さの数を大きくするための手段は、例として、ＥＥＰＲＯＭやツェナーザッピング型のプログラムによって２Ｎ個の内の２Ｍ個の要素を使用してアレイの長さを小さくするためのものである（ＭはＮよりも小さい）。
【００４９】
ここで云うＥＥＰＲＯＭとは、電子的に消去可能なＰＲＯＭのことを指し、例として各セルは、ＭＮＯＳまたはＤＩＦＭＯＳトランジスタまたはこれに相当する読み出し及び書き込みトランジスタ及びＭＮＯＳ（Ｍｅｔａｌ  Ｎｉｔｒｉｄｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが半導体メモリを形成したものから構成される。
【００５０】
ツェナーザッピングとは、ツェナー調整、すなわち、強度の増大する複数の定常電流源の供給を受ける逆バイアス電圧がかけられたツェナーダイオードを選択的に短絡させることにより、与えられたバイナリー入力語についてリコンバータによって供給される電圧におけるすべての誤差を補正することをいう。このようにして得られた回路の全体の強度によって抵抗器の端子に必要な補正電圧が与えられる。
【００５１】
０．１ｍｍの間隔をおいて配された３０個の検知要素のアレイを、０．２ｍｍのステップを有する３〜１ｍｍの極長さについて使用することが可能である（理論的には１ｍｍ以下の値を用いることが可能であるが、ほとんど磁場を生じない）。
【００５２】
したがって、この場合、センサのプログラミングにより検知要素を逆向きの１１の異なる極長さに対して使用することが可能である。
第２の変形例においては、ＳＩＮ及びＣＯＳの信号において同じ振幅を得るために、これら２つの信号の内の一方を他方に対して電子的に増幅することが可能である。
【００５３】
磁気的及び電気的オフセットは、検出される信号に加え合わされる連続的な成分に対応する（その磁気オフセットは検知要素の全体にわたって均一であるものと考えられる）。
【００５４】
ＣＯＳは信号Ｓ2をＳ1から差し引くことによって得られる。これによりこれら２つの項のそれぞれの磁気オフセットに関する連続的な成分は除かれる。
これはＳＩＮについては当てはまらず、この場合には、検知要素からのすべての信号を加え合わせることによって得られる。
【００５５】
図３に示されたＳＩＮにおける磁気的オフセットをなくすための解決策では、アレイをＰ個の検知要素を有する４個の部分に分割する。アレイは、４Ｐ個の検知要素からなり、例として加算増幅器及び符号変換器などに基づいた電子回路を用いて以下の組み合わせを与える。
【００５６】
ＳＩＮ＝Ｓ1−Ｓ2−（Ｓ’1−Ｓ2’）
ＣＯＳ＝Ｓ1＋Ｓ2−（Ｓ’1＋Ｓ2’）
図３に示される例においては、４Ｐ個の検知要素からなるアレイによって以下の完全な磁場がカバーされる。
Ｌｐ０＝２Ｌｐ（ただしＬｐ０＝２Ｐｄ）
２つの差の間の差によって信号ＳＩＮが得られることにより、磁気オフセットに関連した連続的成分は取り除かれる。
【００５７】
したがって補間器において用いられるこれらのアナログ信号は磁気オフセットを含まない。電子的な成分も本出願に述べられない他の手段によって低減することが可能である。
【００５８】
完全な磁場周期をカバーする４Ｐ個の検知要素からなるアレイが図３に示されるように４個の部分に分割される場合、次式にて表されるＳＩＮ及びＣＯＳ信号が与えられる。
【００５９】
【数１】
0004722293.tif 000002
このように４個の部分に分割することによる磁気オフセットの打ち消しは、信号ＳＩＮ及びＣＯＳの増幅に適合しているため、極長さＬｐが長さＬｐ０よりも小さい場合に、許容される極長さが増大する。
【００６０】
その利得の値は次式によって与えられる。
Ｒ＝ａｍｐ（ＣＯＳ）/ ａｍｐ（ＳＩＮ）＝ｓｉｎ（πＬｐ０／４Ｌｐ）／２ｓｉｎ（πＬｐ０／８Ｌｐ）
本発明に基づく素子によれば多極型磁気コーダによって与えられる磁場を測定することが可能であり、電気的な位相差がセンサの極長さとは無関係に常に９０°である２つのアナログ信号が与えられる。
【００６１】
図に示されない特定の回路によりこれら２つのアナログ信号を処理することにより、低速度の回転の場合を含めて多極型磁気コーダの回転方向を導出することが可能である。
【図面の簡単な説明】
【図１】コーダの２個の極及びコーダによって与えられる作動空気間隙におけるほぼ正弦曲線状の誘導磁場を示す部分概略図。
【図２】本発明に基づく検出素子の一実施形態を示す図。
【図３】本発明に基づく検出素子の第２の実施形態を示す図。
【図１】
0004722293.tif 000003
【図２】
0004722293.tif 000004
【図３】
0004722293.tif 000005