(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板の一方の主面より互いに離間して形成された複数の第２導電型の半導体領域と、
隣り合う前記第２導電型の半導体領域の間に形成され、隣り合う前記第２導電型の半導体領域のそれぞれに一部が重なる第１導電型の半導体領域と、
前記主面に接して形成され、前記第２導電型の半導体領域にオーミック接合し、かつ前記第１導電型の半導体領域にショットキー接合する第１の電極と、
前記半導体基板の他方の主面に接して形成され、前記半導体基板とオーミック接合する第２の電極と、
を具備し、
前記第１導電型の半導体領域との重なりによる補償によって形成される実質的な前記第２導電型の半導体領域の隣り合う間隔は、前記主面における間隔よりもある深さにおいて狭くなっていることを特徴とする半導体装置。
【請求項２】
第１導電型の半導体基板と、
前記半導体基板の一方の主面より互いに一部が重なり合うように熱拡散されて形成された複数の第２導電型の半導体領域と、
隣り合う前記第２導電型の半導体領域の重なり合う部分に形成された第１導電型の半導体領域と、
前記主面に接して形成され、前記第２導電型の半導体領域にオーミック接合し、かつ前記第１導電型の半導体領域にショットキー接合する第１の電極と、
前記半導体基板の他方の主面に接して形成され、前記半導体基板とオーミック接合する第２の電極と、
を具備し、
前記第１導電型の半導体領域との重なりによる補償によって形成される実質的な前記第２導電型の半導体領域の隣り合う間隔は、前記主面における間隔よりもある深さにおいて狭くなっていることを特徴とする半導体装置。
【請求項３】
前記第１導電型の半導体領域は前記第２導電型の半導体領域よりも浅く形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１導電型の半導体領域との重なりによる補償によって形成される実質的な前記第２導電型の半導体領域に関し、隣り合う当該第２導電型の半導体領域の最も狭い間隔は、無バイアス時に前記第２導電型の半導体領域から伸びる空乏層が互いにつながる程度であることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
【請求項５】
前記第１導電型の半導体領域との重なりによる補償によって形成される複数の実質的な前記第２導電型の半導体領域の抵抗に関し、基板中央寄りに配置された当該第２導電型の半導体領域の抵抗よりも周辺領域に配置された前記第２導電型の半導体領域の抵抗の方が高いことを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＰＷＭインバータや無停電電源などに使用される高速ダイオードを構成する半導体装置に関し、特にショットキー接合ダイオードのうちのＪＢＳ（Ｊｕｎｃｔｉｏｎ  Ｂａｒｒｉｅｒ  Ｃｏｎｔｒｏｌｌｅｄ  Ｓｈｏｔｔｋｙ）ダイオードやＭＰＳ（Ｍｅｒｇｅｄ  ＰＩＮ  Ｓｈｏｔｔｋｙ）ダイオードを構成する半導体装置に関する。
【０００２】
【従来の技術】
図４は、従来のＪＢＳダイオードの構造を示す縦断面図である。図４に示すように、従来、ＪＢＳダイオードは、カソード領域となるｎ+半導体層１上にｎ-半導体層２が設けられ、このｎ-半導体層２の表面にアノード領域となる複数のｐ半導体領域３が所定の間隔おきに形成された構成となっている。アノード電極４は、ｎ-半導体層２の表面およびｐ半導体領域３の表面にわたって形成されている。アノード電極４はｎ-半導体層２にショットキー接合し、一方、ｐ半導体領域３にオーミック接合する。カソード電極５はｎ+半導体層１の表面に形成されている。
【０００３】
このＪＢＳダイオードでは、順方向バイアス時にはショットキー接合部を介してアノード電極４からカソード電極５へ電流が流れる。一方、逆方向バイアス時にはｐ半導体領域３から伸びる空乏層６（点線で示す）がショットキー接合部をピンチオフする。これによって、ショットキー接合部の電界が緩和され、漏れ電流が低減する。図４に示すＪＢＳダイオードと同様の構成の半導体装置はたとえば特開平２−１５１０６７号公開公報に開示されている。
【０００４】
ＭＰＳダイオードは、ＪＢＳダイオードの順方向オン電圧が高いという欠点を改善したものであり、その構造は基本的にＪＢＳダイオードと同じである。ＭＰＳダイオードでは、順方向バイアス時に少数キャリア（正孔）の注入が起こり、これによって伝導度変調が発生してオン電圧が低下する。逆方向バイアス時には、ＪＢＳダイオードと同様にショットキー接合部のピンチオフにより、漏れ電流が低減する。ＭＰＳダイオードでは、一般的なＰＩＮダイオードよりも小数キャリアの注入を下げることができるため、逆回復時の逆回復電流が低減し、ソフトリカバリー特性が得られる。
【０００５】
また、図５に示すように、カソード領域となるｎ+半導体層１上のｎ-半導体層２にトレンチを形成し、このトレンチの底にアノード領域となる複数のｐ半導体領域７を所定間隔おきに形成し、トレンチ側壁酸化膜８の内側をｐ型のポリシリコン９で埋め戻した構成のショットキー接合ダイオードが知られている。
【０００６】
【発明が解決しようとする課題】
しかしながら、図４に示すＪＢＳダイオード、特開平２−１５１０６７号公開公報に開示された半導体装置およびＭＰＳダイオードでは、ショットキー接合部をピンチオフさせるために隣り合うｐ型のアノード領域の間隔を十分に狭くする必要があり、オーミック接合部に対するショットキー接合部の比率を十分に高めることができないという問題点がある。換言すれば、ショットキー接合部の比率を高くすると、隣り合うｐ型のアノード領域の間隔が広くなり、ショットキー接合部をピンチオフさせることが困難となる。図５に示すようにトレンチを形成する構成によれば、表面よりも深い部分から空乏層が伸びるため、この問題点を改善することができるが、工程が複雑になり、製造コストの増大を招くという欠点がある。
【０００７】
本発明は、上記問題点に鑑みてなされたものであって、オーミック接合部に対するショットキー接合部の比率が十分に高く、かつ安価に製造可能な構成のＪＢＳダイオードやＭＰＳダイオードを構成する半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置は、第１導電型（ｎ型）の半導体基板の主面側に複数の第２導電型（ｐ型）の半導体領域を離してまたは一部が重なるように形成し、隣り合う第２導電型の半導体領域にまたがって第１導電型の半導体領域を浅く形成することによって、隣り合う第２導電型の半導体領域の相対峙する浅い領域を第１導電型の半導体領域との重なりによって補償し、それによって形成される実質的な第２導電型の半導体領域の隣り合う間隔が、主面において広くなり、かつある深さにおいて狭くなるようにしたものである。
【０００９】
この発明によれば、実質的な第２導電型の半導体領域の隣り合う間隔が主面において広いため、隣り合う第２導電型の半導体領域の間にある第１導電型の半導体領域と、それに接触する電極とにより形成されるショットキー接合部が広くなる。また、実質的な第２導電型の半導体領域の隣り合う間隔がある深さにおいて狭いため、ショットキー接合部が容易にピンチオフされる。
【００１０】
【発明の実施の形態】
以下に、本発明の半導体装置の実施の形態について図面を参照しつつ詳細に説明する。
【００１１】
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体装置の構造を示す縦断面図である。この半導体装置は、図１に示すように、カソード領域となるｎ+半導体層１１上にｎ-半導体層１２が設けられてなる半導体基板１０を用いて作製されている。この半導体基板１０の一方の主面側には、その主面より、複数（特に限定しないが、図示例では４個）のアノード領域となるｐ半導体領域１３が所定の間隔おきに形成されている。そして、隣り合うｐ半導体領域１３の間には、ｎ半導体領域１７がｐ半導体領域１３に一部重なるように形成されている。これらｐ半導体領域１３およびｎ半導体領域１７はたとえばイオン注入法により形成される。
【００１２】
ｐ半導体領域１３およびｎ半導体領域１７の表面にわたって形成されたアノード電極１４は、ｎ半導体領域１７にショットキー接合するとともに、ｐ半導体領域１３にオーミック接合する。カソード電極１５はｎ+半導体層１１の表面、すなわち半導体基板１０の他方の主面に形成されている。
【００１３】
ｐ半導体領域１３の、ｎ半導体領域１７と重なる部分はｎ半導体領域１７により補償されてｎ領域となる。そのため、ｐ半導体領域１３の実質的な部分１３１は、図２に示すように、半導体基板１０の主面よりも深い部分で幅が広い、すなわち幅が極大となる構造となる。つまり、ｐ半導体領域１３の実質的な部分１３１は、これと隣り合うｐ半導体領域１３の実質的な部分１３１と、半導体基板１０の主面において離れ、かつある深さにおいて主面における間隔よりも近づく。ここで、ある深さとは、ｐ半導体領域１３の実質的な部分１３１の幅が極大となる深さである。このため、図２に点線で示すように、空乏層１６は、ｐ半導体領域１３の実質的な部分１３１の幅が極大となる付近でつながり易くなる。
【００１４】
したがって、アノード電極１４とｎ-半導体層１２との接触部、すなわちショットキー接合部の幅を従来よりも大きくしても、低い逆バイアスでショットキー接合部をピンチオフさせることが可能となる。換言すれば、ショットキー接合部をピンチオフさせることが可能な範囲で、ショットキー接合部の幅を従来よりも大きくすることができる。順方向バイアス時にはショットキー接合部を介してアノード電極１４からカソード電極１５へ電流が流れる。
【００１５】
ｐ半導体領域１３の実質的な部分１３１の幅が極大となる点での、隣り合うｐ半導体領域１３の実質的な部分１３１との距離は、たとえば無バイアス時に空乏層１６が丁度つながる程度であるのが好ましい。このように設計すれば、ショットキー接合部の電界を十分緩和することができ、非常に有効である。ただし、これよりも広くてもよく、その場合には漏れ電流は若干増加するが、電子電流の通路を十分確保することができるため、特にＪＢＳダイオードの場合に有効である。
【００１６】
ここで、ｐ半導体領域１３は、その平面形状がストライプ状、メッシュ状または多角形状となるように形成される。半導体基板１０の主面におけるｐ半導体領域１３の実質的な部分１３１の幅（すなわちオーミック接合部の幅）、およびショットキー接合部の幅は、素子の耐圧や、この半導体装置がＪＢＳダイオードであるかＭＰＳダイオードであるかによっても異なるが、たとえばそれぞれ１〜２０μｍ程度である。
【００１７】
上述した実施の形態１によれば、ｐ半導体領域１３の実質的な部分１３１の隣り合う間隔が半導体基板１０の主面において広く、かつある深さにおいて狭いため、ショットキー接合部が従来よりも広くなってもショットキー接合部を容易にピンチオフさせることができる。つまり、ショットキー接合部をピンチオフさせることが可能な範囲で、オーミック接合部に対するショットキー接合部の比率を十分に高くすることができる。また、トレンチ・エッチングやトレンチの埋め戻しおよび平坦化処理などが不要であるため、トレンチを形成する場合に比べて安価に製造することができる。したがって、低漏れ電流のダイオードを低コストで得ることができる。
【００１８】
実施の形態２．
図３は、本発明の実施の形態２にかかる半導体装置の構造を示す縦断面図である。この半導体装置が、図１に示す実施の形態１と異なるのは、アノード領域となるｐ半導体領域がつながっていることである。すなわち、図３に示すように、カソード領域となるｎ+半導体層２１およびｎ-半導体層２２からなる半導体基板２０の一方の主面側に、その主面より、複数（特に限定しないが、図示例では４個）のアノード領域となるｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄが、隣り合うものどうしが一部重なり合うように熱拡散されて形成されている。
【００１９】
そして、隣り合うｐ半導体領域２３ａとｐ半導体領域２３ｂとの重なり部分を含んで、両ｐ半導体領域２３ａ，２３ｂにまたがってｎ半導体領域２７が形成されている。隣り合うｐ半導体領域２３ｂとｐ半導体領域２３ｃ、および隣り合うｐ半導体領域２３ｃとｐ半導体領域２３ｄについても同様に、それぞれｎ半導体領域２７が形成されている。ｎ半導体領域２７はたとえばイオン注入法により形成される。
【００２０】
ｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄおよびｎ半導体領域２７の表面にわたって形成されたアノード電極２４は、ｎ半導体領域２７にショットキー接合するとともに、ｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄにオーミック接合する。カソード電極２５は半導体基板２０の他方の主面に形成されている。
【００２１】
実施の形態２においても、ｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄの、ｎ半導体領域２７と重なる部分はｎ半導体領域２７により補償されてｎ領域となる。そのため、ｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄの実質的な部分は、半導体基板２０の主面よりも深い位置で幅が極大となる構造となる。このため、ｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄから伸びる空乏層は、ｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄの実質的な部分の幅が極大となる付近でつながり易くなる。
【００２２】
また、実施の形態２では、熱拡散によりｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄが互いに重なるまで横方向に伸びているため、各ｎ半導体領域２７の中央部の表面部分がｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄにより補償される。そのため、図１に示す実施の形態１と比較して、各ｎ半導体領域２７の中央部分が比較的低濃度となるので、ショットキー接合を安定的に形成し易いという利点がある。
【００２３】
また、実施の形態２では、図３に示すように、ｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄのうち周辺領域に位置するｐ半導体領域２３ａ，２３ｄの幅は、基板中央寄りに位置するｐ半導体領域２３ｂ，２３ｃの幅よりも小さくなっている。これは、周辺領域に位置するｐ半導体領域２３ａ，２３ｄの抵抗（２点鎖線で仮想的に示すＲ１，Ｒ４）を基板中央寄りに位置するｐ半導体領域２３ｂ，２３ｃの抵抗（２点鎖線で仮想的に示すＲ２，Ｒ３）よりも大きくする（Ｒ１，Ｒ４＞Ｒ２，Ｒ３）ためである。このような構成とすることによって、周辺領域での少数キャリアの注入を基板中央寄りの領域よりも少なくしており、逆回復時に、図示しない周辺耐圧構造部の少数キャリアが周辺領域のｐ半導体領域２３ａ，２３ｄに集中して破壊に至るのを防いでいる。
【００２４】
なお、周辺領域に位置するｐ半導体領域２３ａ，２３ｄの幅を小さくする代わりに、周辺領域に位置するｐ半導体領域２３ａ，２３ｄとこれに重なるｎ半導体領域２７との重なり部分を、基板中央寄りに位置するｐ半導体領域２３ｂ，２３ｃに対するよりも大きくしても、同様に逆回復時の破壊を防ぐことができる。また、最外周に位置するｐ半導体領域に限らず、周辺領域に位置する複数のｐ半導体領域について抵抗を大きくしてもよいし、基板中央から周辺領域に近づくにつれて徐々にまたは段階的にｐ半導体領域の抵抗が大きくなるようにｐ半導体領域およびｎ半導体領域を形成してもよい。
【００２５】
上述した実施の形態２によれば、ショットキー接合部をピンチオフさせることが可能な範囲で、オーミック接合部に対するショットキー接合部の比率を十分に高くすることができる。また、トレンチを形成する場合に比べて安価に製造することができる。さらには、ＭＰＳダイオードとして使用する場合には、ｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄおよびｎ半導体領域２７の形成位置や幅などを変えるだけでｐ半導体領域２３ａ，２３ｂ，２３ｃ，２３ｄの実質的な部分（少数キャリア注入領域）の抵抗を制御することができるので、少数キャリアの注入量を場所により変えることが容易となる。したがって、逆回復電流を小さくし、ソフトリカバリー特性を維持したままで、低漏れ電流のダイオードを低コストで得ることができる。
【００２６】
【発明の効果】
本発明によれば、実質的な第２導電型の半導体領域の隣り合う間隔が主面において広く、かつある深さにおいて狭いため、ショットキー接合部をピンチオフさせることが可能な範囲で、オーミック接合部に対するショットキー接合部の比率を十分に高くすることができる。また、トレンチを形成する場合に比べて安価に製造することができる。したがって、低漏れ電流のダイオードを低コストで得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかる半導体装置の構造を示す縦断面図である。
【図２】図１に示す半導体装置において空乏層のつながりを説明するための図である。
【図３】本発明の実施の形態２にかかる半導体装置の構造を示す縦断面図である。
【図４】従来のＪＢＳダイオードの構造を示す縦断面図である。
【図５】従来のＪＢＳダイオードの他の構造を示す縦断面図である。
【符号の説明】
１０，２０    半導体基板
１３，２３ａ〜２３ｄ    ｐ半導体領域（第２導電型の半導体領域）
１４，２４    アノード電極（第１の電極）
１５，２５    カソード電極（第２の電極）
１７，２７    ｎ半導体領域（第１導電型の半導体領域）
【図１】
0004810776.tif 000002
【図２】
0004810776.tif 000003
【図３】
0004810776.tif 000004
【図４】
0004810776.tif 000005
【図５】
0004810776.tif 000006