(57)【特許請求の範囲】
【請求項１】
実装基板上に下地材料層を形成する工程と、
前記下地材料層をパターンエッチングし、前記実装基板上のダム形成領域にダム下地層を形成する工程と、
前記ダム下地層を含む前記実装基板上に導体層を形成する工程と、
前記導体層をパターンエッチングすることで、前記実装基板上のチップ実装領域の周囲の電極パッドと、前記チップ実装領域と前記電極パッドの形成領域との間の前記ダム形成領域に前記電極パッド側へのアンダーフィル材の流出を堰き止めるダムとを分離形成する工程と、
前記電極パッド及び前記ダムを含む前記実装基板上に絶縁保護層を形成する工程と、
前記導体層をバンプ下地層として、前記チップ実装領域内にめっきバンプを形成する工程と、
前記チップ実装領域に半導体チップをフリップチップ実装した後、前記実装基板と前記半導体チップとの間に前記アンダーフィル材を充填する工程と
を有する半導体装置の製造方法。
【請求項２】
チップ実装領域の周囲に形成された第１の高さを有する電極パッドと、前記チップ実装領域と前記電極パッドの形成領域との間に形成され、ダム下地層と、前記第１の高さを有し前記電極パッドの構成材料からなる第１のダム層と、絶縁材料からなる第２のダム層との積層構造からなり、前記第１の高さよりも高い第２の高さを有するダムとを有する実装基板と、
前記実装基板の前記チップ実装領域に複数のバンプを用いてフリップチップ実装された半導体チップと、
前記実装基板と前記半導体チップとの間に充填されたアンダーフィル材と
を具備する半導体装置。
【請求項３】
前記第１のダム層はアルミニウムからなる
請求項２に記載の半導体装置。
【請求項４】
前記実装基板は、半導体チップである
請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装基板に半導体チップがフリップチップ実装された半導体装置に関し、更に詳しくは、実装基板と半導体チップとの間に充填されるアンダーフィル材の流出防止用或いは堰き止め用のダムを備えた半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
近年、電子機器の高機能化や軽薄短小化の要求に伴って電子部品の高密度集積化や高密度実装化が進み、フリップチップ実装を用いたＭＣＭ（マルチチップモジュール）又はＳＩＰ（システムインパッケージ）タイプの半導体装置が主流になりつつある。この種の半導体装置の中には、インターポーザと称される実装基板に半導体チップをフリップチップ実装した構成を採用したものがある（例えば下記特許文献１参照）。
【０００３】
図６はこの種の従来の半導体装置の概略構成を示しており、図中Ａは平面図、Ｂは断面図である。図示した半導体装置は、実装基板１と半導体チップ２とによって構成されている。実装基板１は、例えばシリコンインターポーザや半導体チップ２よりも大型の半導体チップによって構成されている。半導体チップ２は実装基板１の主面のほぼ中央部に複数のバンプ３を用いてフリップチップ実装されている。実装基板１の周縁部には、実際に半導体チップ２が実装される領域（以下「チップ実装領域」という。）を取り囲む状態で複数の電極パッド４が形成されている。
【０００４】
また、実装基板１の主面上であってチップ実装領域と電極パッド４の形成領域との間にはダム５が設けられている。ダム５は、電極パッド４の形成領域よりも内側でチップ実装領域を取り囲むように平面視矩形状の枠型に形成されている。ダム５は、実装基板１の主面から突出する状態で形成されている。さらに、実装基板１の主面上では、当該実装基板１と半導体チップ２との間にアンダーフィル材６が充填されている。
【０００５】
アンダーフィル材６は、実装基板１に半導体チップ２をフリップチップ実装した後に充填される。その際、アンダーフィル材６は、図７に示すように、半導体チップ２の周縁部とダム５との間に配置されたノズル７から実装基板１の主面上へ滴下される。こうして滴下されたアンダーフィル材６は、実装基板１と半導体チップ２との間の微小な空間に毛細管現象によって引き込まれ、充填される。その際、ノズル７から滴下されたアンダーフィル材６が電極パッド４を汚染しないように、ダム５がアンダーフィル材６の流出を堰き止める。このアンダーフィル材６の流出防止機能を確保するために、図７に示したようにダム５が二重に形成される場合もある。なお、アンダーフィル材６は、実装基板１と半導体チップ２との間に充填された後、加熱硬化される。
【０００６】
ダム５は、従来より、実装基板１のチップ実装領域に形成されるバンプ３と同時に作製されている。すなわち、バンプ３がめっきバンプで構成される従来の半導体装置においては、ダム５もまためっき法で形成されている（例えば下記特許文献２参照）。以下、めっきバンプの形成方法の一例を図８〜図１１を参照して説明する。
【０００７】
図８〜図１１は実装基板１のめっきバンプ３Ａ（及びダム５）の一形成方法を説明する要部の工程断面図である。まず、シリコンからなる実装基板１の主面上に絶縁膜１０を介してバンプ下地層１１をパターン形成する（図８Ａ）。このバンプ下地層１１は、例えば電極パッド４を構成するアルミニウム層で形成される。次に、実装基板１の主面上に例えばＳｉＮからなる絶縁保護膜（パッシベーション膜）１２を形成した後、フォトリソ技術を用いてバンプ下地層１１の形成領域を一部開口する（図８Ｂ）。
【０００８】
次に、絶縁保護膜１２の上からＴｉスパッタ膜１３及びＣｕスパッタ膜１４を順次積層してバリアメタル層を形成した後（図８Ｃ，Ｄ）、全面をフォトレジスト層１５で被覆する（図９Ａ）。フォトレジスト層１５はマスク１６を介しての露光処理（図９Ｂ）とその後の現像処理を経て、図９Ｃに示すようなレジスト開口部１５ａを形成し、電解めっきでＮｉ膜１７を選択成長させる（図９Ｄ）。そして、電解Ｎｉ膜１７の上に例えばＳｎＡｇ系のはんだめっき１８を形成する（図１０Ａ）。
【０００９】
続いて、フォトレジスト層１５を除去した後（図１０Ｂ）、はんだめっき１８の形成領域以外の不要なＣｕ膜１４及びＴｉ膜１３をウェットエッチング法等で除去する（図１０Ｃ，Ｄ）。そして、実装基板１の主面上にフラックス１９を塗布し（図１１Ａ）、はんだめっき１８をリフローさせることでバンプ３Ａ（及びダム５）が形成され（図１１Ｂ）、最後にフラックス１９を洗浄除去してバンプ形成工程が終了する（図１１Ｃ）。
【００１０】
以上のような工程を経て、実装基板１のチップ実装領域にバンプ３Ａが形成される。従来の半導体装置は、このバンプ３Ａの形成工程と同時に、アンダーフィル材６の流出防止用のダム５がはんだめっきでパターン形成されていた。
【００１１】
【特許文献１】特開２００５−２７６８７９号公報
【特許文献２】特開２００３−２３４３６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
近年における半導体装置の小型化の要求を受けて、図６に示した構成の半導体装置においては実装基板１の更なる小型化が検討されている。この場合、実装基板１の小型化によりアンダーフィル材６の滴下領域が狭くなるため、実装基板１上に供給したアンダーフィル材が半導体チップ２の上に這い上がったり、ダム５を乗り越えて電極パッド４へ流出するおそれが生じる。このような問題を回避するため、ダム５のパターン幅を更に狭くすることでアンダーフィル材６の滴下領域を確保する必要が生じる。
【００１３】
しかしながら、従来の半導体装置の製造方法においては、ダム５をはんだめっきで形成しているため、パターン幅を最小でも数十μｍまでしか制御できず、微細ダムを安定して形成することが非常に難しいという問題がある。
【００１４】
また、実装基板１の小型化に伴って電極パッド４とダム５の間の距離が益々短くなる。このため、はんだめっき法でダムを形成する従来の方法では、めっき形成用のシード層として形成されるＴｉ膜１３或いはＣｕ膜１４を電極パッド４上からエッチング除去することが困難になり、ワイヤーボンディング時にワイヤが電極パッド４から剥がれ易くなるという不具合が発生する。
【００１５】
本発明は上述の問題に鑑みてなされ、微細なダムを安定して形成することができ、実装基板の小型化に対応することができる半導体装置の製造方法及び半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１６】
以上の課題を解決するに当たり、本発明は、実装基板上のチップ実装領域の周囲に電極パッドを形成する工程と、チップ実装領域と電極パッドの形成領域との間に電極パッド側へのアンダーフィル材の流出を堰き止めるダムを形成する工程とを有する半導体装置の製造方法において、実装基板上に電極パッドを構成する導体層を形成する工程と、上記導体層をパターン加工して電極パッド層とダム層とを分離形成する工程とを有する。
【００１７】
本発明の半導体装置の製造方法は、アンダーフィル材の流出を堰き止めるダムの形成を電極パッドの形成工程と同時に行うことで、従来のはんだめっき法による場合よりも微細かつ高精度にダムを安定して形成するようにしている。
【００１８】
電極パッドは、実装基板の上に形成された導体層（例えばアルミニウム層）をフォトリソグラフィ技術によってパターンエッチングすることで形成される。このとき、同じ導体層をダム用にパターンエッチングすることで、電極パッドと同時にダムが形成される。フォトリソグラフィ技術を用いたパターン加工は、１μｍ以下（最小でも数十ｎｍ程度）の微細加工を高精度に制御可能であるため、はんだめっき法に比べて著しく微細なダムを安定して形成することが可能となる。
【００１９】
導体層からなるダム層の形成後、実装基板上に形成された絶縁保護層（パッシベーション膜）を積層することで、所定高さのダムを完成させることができる。これにより、電極パッドの構成材料からなる第１のダム層と、この第１のダム層を被覆する第２のダム層とが形成される。
【００２０】
なお、第１のダム層は、一層に限らず多層構造であってもよい。この第１のダム層を多層構造とする場合、下地層は上記電極パッドの構成材料でもよいし、他の材料（例えば絶縁膜）であってもよい。
【発明の効果】
【００２１】
以上述べたように、本発明によれば、アンダーフィル材の流出防止用ダムを微細かつ高精度に安定して製造することが可能となる。これにより、実装基板の低面積化を図ることができ、半導体装置の更なる小型化に充分に対応することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照して説明する。なお勿論、本発明は以下の実施の形態に限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００２３】
（第１の実施の形態）
図１及び図２は、本発明の第１の実施の形態による半導体装置２０の概略構成を示している。ここで、図１Ａは実装基板１に対する半導体チップ２の実装前の状態を示す側断面図、Ｂはその実装後の状態を示す側断面図、図２は半導体装置２０の平面図及び実装基板１の要部拡大断面図である。
【００２４】
本実施の形態の半導体装置２０は、実装基板１と半導体チップ２とによって構成されている。実装基板１は、例えばシリコンインターポーザや半導体チップ２よりも大型の半導体チップによって構成されている。半導体チップ２は、実装基板１の主面のほぼ中央部に複数のバンプ３（３Ａ，３Ｂ）を用いてフリップチップ実装される。実装基板１の周縁部には、実際に半導体チップ２が実装される領域（以下「チップ実装領域」という。）を取り囲む状態で複数の電極パッド４が形成されている。
【００２５】
実装基板１の主面上であって、チップ実装領域と電極パッド４の形成領域との間にはダム２１が設けられている。ダム２１は、電極パッド４の形成領域よりも内側でチップ実装領域を取り囲むように平面視矩形状の枠型に形成されている。ダム２１は、実装基板１の主面から突出する状態で形成されている。さらに、実装基板１の主面上では、当該実装基板１と半導体チップ２との間にアンダーフィル材６が充填されて硬化されている。
【００２６】
アンダーフィル材６は、半導体チップ２が実装基板１上に実装された後、半導体チップ２の周縁とダム２１との間の実装基板１上に滴下される。アンダーフィル材６は、毛細管現象を利用して半導体チップ２と実装基板１との間の狭い隙間に引き込まれるとともに、ダム２１によって電極パッド４側への流出が堰き止められる。所定量のアンダーフィル材６が半導体チップ２の下面に行き渡ると、図１Ｂに示したように半導体チップ２の側周部からアンダーフィル材６が裾野状に広がり、その後の加熱処理で硬化することで実装基板１と半導体チップ２との間を機械的に強固に保持する。
【００２７】
さて、本実施の形態において、ダム２１は、図２に示すように、ダム形成層２２Ａとこのダム形成層２２Ａ上に形成された絶縁保護膜（パッシベーション膜）１２との積層構造で構成されている。ダム形成層２２Ａは、電極パッド４を構成する導体層（例えばアルミニウム層）からなり、パッシベーション膜１２は、窒化シリコン（ＳｉＮ）等の絶縁材料からなる。なお、ダム形成層２２Ａは本発明の「第１のダム層」或いは「ダム層」に対応し、ダム形成層２２Ａ上の絶縁保護膜１２は本発明の「第２のダム層」に対応する。
【００２８】
ダム形成層２２Ａは、後述するように電極パッド４の形成工程と同時に形成されるため、電極パッド４を構成する導体層と同一高さに形成されている。勿論、ダム形成層２２Ａの高さは電極パッド４の形成厚に関係なく任意に設定することが可能であり、例えば後述するようにダム形成層を多層化して目的とする高さに形成することが可能である。
【００２９】
ダム２１の高さは、ダム形成層２２Ａの層厚と絶縁保護膜１２の膜厚の総計で決まり、実装基板１や半導体チップ２の大きさ、使用するアンダーフィル材６の種類、粘度等で適宜設定される。本実施の形態では、アンダーフィル材６として酸無水物系の樹脂材料が用いられ、ダム２１の形成高さは例えば１μｍ以上５μｍ以下の範囲で設定される。
【００３０】
図３はダム２１の形成方法を示す工程断面図である。ダム２１は、電極パッド４と同時に形成される。
【００３１】
先ず、図３Ａに示すように、シリコン製の実装基板１の上に酸化シリコン膜等の絶縁膜１０を形成し、その上に電極パッド４の構成材料からなる導体層２２を形成する。この導体層２２は、フォトリソグラフィ技術を用いて所定形状にパターン加工されることで、図３Ｂに示すように電極パッド４とダム形成層２２Ａが分離形成される。なお、図示せずとも実装基板１のチップ実装領域では、この導体層がバンプ３Ａの下地層として同様にパターン加工される。
【００３２】
次に、図３Ｃに示すように、電極パッド４及びダム形成層２２Ａを含む実装基板１の主面全域に絶縁保護膜１２を形成した後、電極パッド４の形成領域にあっては電極パッド４の上面を一部開口させる開口部１２ａをパターン加工する。これにより、電極パッド４が作製されると同時に、所定高さのダム２１が完成する。
【００３３】
なお、電極パッド４及びダム２１の作製後は、チップ実装領域上のバンプ下地層の上にバンプ３Ａを形成する工程が行われる。バンプ３Ａは図８〜図１１を参照して説明した工程を経て作製される。
【００３４】
本実施の形態においては、アンダーフィル材６の流出を堰き止めるダム２１の形成を電極パッド４の形成工程と同時に行うようにしているので、従来のはんだめっき法による場合よりも微細かつ高精度なダムを安定して形成することができる。すなわち、ダム２１の本体となるダム形成層２２が、電極パッド４を構成する導体層のフォトリソグラフィ技術を用いたパターンエッチングによって形成されるので、線幅が１μｍ以下（最小でも数十ｎｍ程度）の微細加工を高精度に制御することが可能となり、はんだめっき法（線幅数十μｍ）に比べて著しく微細なダムを安定して形成できるようになる。
【００３５】
また、従来のはんだめっき法を用いたダム形成方法では、矩形枠状の隅部の曲率や加工条件等に起因して「ダムだまり」と称される不良が発生することがあったが、本実施の形態ではこのような不良の発生を回避することができるので、ダム形状の設計自由度を高めることができる。
【００３６】
以上のように、本実施の形態によれば、アンダーフィル材６の流出防止用ダム２１を微細かつ高精度に安定して製造することが可能となる。これにより、実装基板１の低面積化を図ることができ、半導体装置２０の更なる小型化に充分に対応することが可能となる。
【００３７】
また、ダム２１の形成にめっき法を用いていないので、ダム２１の近傍に位置する電極パッド４上のめっき形成用シード層のエッチング残りを防ぐことが可能となり、実装基板１の歩留まり向上を図ることができる。
【００３８】
なお、ダム２１はチップ実装領域のまわりを１重に形成する場合に限らず、２重以上に形成してもよい。この場合、ダムの形成幅を従来よりも微細化できるので、ダム形成領域増大による影響を少なくできる。
【００３９】
（第２の実施の形態）
次に、図４及び図５を参照して本発明の第２の実施の形態によるアンダーフィル流出防止用ダム３１の構成及びその形成方法について説明する。図４及び図５は当該ダムの一形成方法を示す工程断面図である。
【００４０】
先ず、図４Ａに示すように、実装基板１の上に絶縁膜１０を形成し、その上にダム下地層３２Ａを構成する下地材料層３２を形成する。この下地材料層３２は導体層であってもよいし絶縁層であってもよく、本実施の形態ではアルミニウムで構成されている。
【００４１】
次に、図４Ｂに示すように、下地材料層３２上であってダム形成領域を被覆するレジストパターンＲＰ１を形成し、このレジストパターンＲＰ１をマスクとして下地材料層３２をエッチング除去する。これにより、図４Ｃに示すようにダム形成領域にダム下地層３２Ａが形成される。
【００４２】
続いて、図４Ｄに示すように、電極パッド４を構成する導体層（アルミニウム層）３３を実装基板１の主面全面に形成した後、図５Ａに示すようにダム形成位置及び電極パッド形成位置を被覆するレジストパターンＲＰ２を形成する。そして、これらレジストパターンＲＰ２をマスクとして導体層３３を形成することで、図５Ｂに示すように電極パッド４及びダム形成層３３Ａが作製される。その後、図５Ｃに示すように、絶縁保護膜１２を形成し電極パッド４上に開口部１２ａを形成することによって、電極パッド４及びダム３１が完成する。
【００４３】
以上のように構成されるダム３１は、ダム下地層３２Ａとダム形成層３３Ａとその上の絶縁保護膜１２との３層構造を有している。このように、ダム形成層３３Ａの下にダム下地層３２Ａを形成することによって、ダム３１の全体の高さ調整をより容易に行うことができる。更に、電極パッド４よりも高く実装基板１上にダム３１を形成することができ、アンダーフィル材の流出防止機能を更に高めることができる。
【００４４】
なお、ダム下地層３２Ａ及びダム形成層３３Ａは本発明の「第１のダム層」或いは「ダム層」に対応し、その上の絶縁保護膜１２は本発明の「第２のダム層」に対応する。第１のダム層は上述の例のように２層構造に限らず更に多層化することも勿論可能である。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施の形態による半導体装置２０の概略構成図である。
【図２】半導体装置２０の概略平面図及び実装基板１の要部拡大断面図である。
【図３】実装基板１上の電極パッド４及びダム２１の形成工程を説明する工程断面図である。
【図４】本発明の第２の実施の形態によるダム３１の形成方法を説明する工程断面図である。
【図５】本発明の第２の実施の形態によるダム３１の形成方法を説明する工程断面図である。
【図６】従来の半導体装置の概略構成図であり、Ａは平面図、Ｂは側断面図である。
【図７】アンダーフィル充填工程を説明する要部拡大断面図である。
【図８】めっきバンプの形成方法を説明する工程断面図である。
【図９】めっきバンプの形成方法を説明する工程断面図である。
【図１０】めっきバンプの形成方法を説明する工程断面図である。
【図１１】めっきバンプの形成方法を説明する工程断面図である。
【符号の説明】
【００４６】
１…実装基板、２…半導体チップ、３，３Ａ，３Ｂ…バンプ、４…電極パッド、６…アンダーフィル材、７…ノズル、１２…絶縁保護膜、１８…はんだめっき、２０…半導体装置、２１，３１…ダム、２２Ａ，３３Ａ…ダム形成層、３２Ａ…ダム下地層
【図１】
0004792949.tif 000002
【図２】
0004792949.tif 000003
【図３】
0004792949.tif 000004
【図４】
0004792949.tif 000005
【図５】
0004792949.tif 000006
【図６】
0004792949.tif 000007
【図７】
0004792949.tif 000008
【図８】
0004792949.tif 000009
【図９】
0004792949.tif 000010
【図１０】
0004792949.tif 000011
【図１１】
0004792949.tif 000012