(57)【特許請求の範囲】
【請求項１】
フォトダイオードと周辺回路を同一半導体基板に形成した光半導体集積回路装置において、
分離領域を介して前記フォトダイオードと前記周辺回路が隣接し、
少なくとも前記フォトダイオードの受光領域上に反射防止膜が形成されており、
前記反射防止膜上及び前記周辺回路上に前記反射防止膜の保護膜となる絶縁膜が形成されており、
前記周辺回路上の前記保護膜となる絶縁膜上には、複数の絶縁膜からなる層間絶縁層と複数の金属配線層が形成されており、
前記反射防止膜の前記フォトダイオードの受光領域上方の前記保護膜となる絶縁膜及び各々の前記複数の絶縁膜からなる層間絶縁層に開口部が形成され、前記開口部は、前記保護膜となる絶縁膜及び前記各々の層間絶縁層の開口面積が、前記半導体基板より遠ざかるに従って大きくなるように階段状に形成されており、
前記周辺回路の形成領域の最上層の前記層間絶縁層上、及び前記各々の層間絶縁層の前記開口部の内壁、及び前記保護膜となる絶縁膜の端部上まで延在するように遮光膜が形成され、前記保護膜となる絶縁膜の前記開口部の内壁には前記遮光膜が形成されていないことを特徴とする光半導体集積回路装置。
【請求項２】
前記遮光膜はアルミニウム又はアルミニウム・シリコン合金又はアルミニウム・シリコン・銅合金であることを特徴とする請求項１に記載の光半導体集積回路装置。
【請求項３】
前記遮光膜はアルミニウム又はアルミニウム・シリコン合金又はアルミニウム・シリコン・銅合金であり、前記遮光膜の上にシリコン窒化膜が形成されていることを特徴とする請求項１又は請求項２に記載の光半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光信号を電気信号に変換するためのフォトダイオードを内臓した光半導体集積回路装置に関するものである。
【背景技術】
【０００２】
赤外線などによる光信号伝達手段の受信側、又は光ピックアップ装置の光信号読み取り装置などでは、受光用のフォトダイオードをその周辺回路と共に集積化した光半導体装置が用いられるようになってきた。ＩＣ化した装置は、個別部品でハイブリッド化したものに比べてコストダウンが期待でき、また外部電磁界による雑音に対して強いというメリットを有する。上記フォトダイオード内蔵半導体装置は、周辺回路への光入射による余分な光電流が生じないよう、フォトダイオード部分以外の領域を入射光から遮断する必要がある。
【０００３】
図９は上記フォトダイオード内蔵半導体装置の一例を示したものである（特許文献１参照）。
【０００４】
図中にフォトダイオード５１とＮＰＮトランジスタ５２を示す。
はＰ型の単結晶シリコン半導体基板、５４は基板５３上に気相成長法により形成したノンドープの第１のエピタキシャル層、５５はエピタキシャル層５４上に気相成長法により形成したＮ−型の第２のエピタキシャル層である。基板５３の比抵抗は２〜４Ω・ｃｍである。そして、第１のエピタキシャル層５４は厚さ５〜１０ｕｍ，比抵抗は５０Ω・ｃｍ以上である。そして、第２のエピタキシャル層５５は厚さ２〜５ｕｍ，比抵抗は約１Ω・ｃｍである。
【０００５】
基板５３、第１のエピタキシャル層５４および第２のエピタキシャル層５５は、エピタキシャル層５５表面から基板５３に達するＰ型の分離領域５６によって、フォトダイオード５１形成用の第１の島領域５７とＮＰＮトランジスタ５２形成用の第２の島領域５８とに区画する。この分離領域５６は、基板５３表面から上下方向に拡散した第１の分離領域５９、第１のエピタキシャル層５４表面から上下方向に拡散した第２の分離領域６０および第２のエピタキシャル層５５の表面から拡散した第３の分離領域６１から成る。第１と第２の島領域５７，５８は、分離領域５６と第１、第２のエピタキシャル層５４、５５との境界および基板５３と第１のエピタキシャル層５４との境界で各々が完全に囲まれるようにする。
【０００６】
第１の島領域５７には、フォトダイオード５１のＮ＋型拡散領域６２を形成する。基板５３をＰＩＮ（Ｐｏｓｉｔｉｖｅ−Ｉｎｔｒｉｎｓｉｃ−Ｎｅｇａｔｉｖｅ）接合のＰｏｓｉｔｉｖｅとし、第１、第２のエピタキシャル層５４、５５をＰＩＮ接合のＩｎｔｒｉｎｓｉｃとし、Ｎ＋型拡散領域６２をＰＩＮ接合のＮｅｇａｔｉｖｅとしてＰＩＮ接合を形成することでフォトダイオード５１を形成する。
【０００７】
第２の島領域５８には、ＮＰＮトランジスタ５２を形成する。ＮＰＮトランジスタ５２は、Ｎ型コレクタ領域６６、Ｎ型の埋め込み層６３、Ｐ型ベース領域６４、Ｎ型エミッタ領域６５とで構成する。
【０００８】
Ｎ型コレクタ領域６６は第２のエピタキシャル層５５の表面からＮ型の埋め込み層６３に連結するように形成する。Ｎ型の埋め込み層６３は第１、第２のエピタキシャル層５４、５５との境界にまたがるようにして形成する。Ｐ型ベース領域６４は第２のエピタキシャル層５５の表面に形成する。Ｎ型エミッタ領域６５はベース領域６４の表面に形成する。
【０００９】
第２のエピタキシャル層５５の表面を酸化膜６７で覆い、部分的に開孔してコンタクトホールを形成する。このコンタクトホールはＮＰＮトランジスタ５２のエミッタ領域６５、Ｐ型ベース領域６４、コレクタ領域６６とフォトダイオード５１のＮ＋型拡散領域６２と分離領域５６上に形成する。このコンタクトホールを介してＮＰＮトランジスタ５２領域にコレクタ電極４８、ベース電極４９、エミッタ電極５０を配設する。フォトダイオード５１のＮ＋型拡散領域６２にカソード電極４６、分離領域５６にアノード電極４７を配設する。
【００１０】
酸化膜６７と各電極４６、４７、４８、４９、５０の上に酸化膜６８を形成する。酸化膜６８の上にＡｌ層４５を遮光膜として形成する。Ａｌ層４５はフォトダイオード５１の部分は開口する。フォトダイオード５１上の酸化膜厚はＮＰＮトランジスタ５２上の酸化膜厚とほぼ同じである。
【特許文献１】特開平１０−１０７２４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
記録密度の向上に伴い使用する波長も短くなって近年は波長４０５ｎｍのブルーレーザが着目されている。
【００１２】
しかし、ブルーレーザー用のフォトダイオードでは、チップを封止する透明パッケージに用いる樹脂が入射光のエネルギーを吸収して、パッケージが焼けてしまう。従って、ＩＣパッケージとして樹脂を用いずにチップを気密する中空パッケージを採用しなければならない。その結果フォトダイオード受光領域上の絶縁膜は中空パッケージの空気にさらされることになるので、空気と絶縁膜との屈折率の差に起因して絶縁膜表面での入射光の反射が生じ、これが絶縁膜の膜厚に依存性をもつので、結果としてフォトダイオードの感度が絶縁膜のばらつきによって影響を受けるという問題が知られている。この問題を解決するためには、受光領域上の絶縁膜を除去することが望ましい。一方、上述した遮光膜は不要な光の進入を防ぐためにフォトダイオードの近傍まで被覆することが望ましい。しかしながら、近年のＬＳＩの高集積化と多層配線化により絶縁膜の合計膜厚は増大する一方であり、斯様な絶縁膜に開口を設けて絶縁膜上に遮光膜を形成すると、開口部の段差で遮光膜が破断するという問題があった。
【課題を解決するための手段】
【００１３】
本発明は、上述した各事情に鑑みて成されたものであり、
第一に半導体層に形成されたフォトダイオードを内蔵する光半導体集積回路装置において、前記半導体層表面に積層された絶縁層には、前記フォトダイオードの受光領域上に開口部が階段状に形成され、前記絶縁層の上には遮光膜を被覆したことを特徴とする。
【００１４】
第二に前記遮光膜が前記開口部の内壁及び前記開口部に露出する前記フォトダイオードの近傍まで延在することを特徴とする。
【００１５】
第三に前記遮光膜がアルミニウム又はアルミニウム・シリコン合金又はアルミニウム・シリコン・銅合金である事を特徴とする
【発明の効果】
【００１６】
第一に開口部を階段状に形成したことで、開口部の段差が低減される。それにより、その上に被覆する遮光膜のステップカバレッジが改善される。従って、フォトダイオードの受光領域上面にある開口部の段差で遮光膜は破断しない。従って、従来の遮光膜が破断するという問題は解決される。
【００１７】
第二に遮光膜が開口部の内壁及び開口部に露出するフォトダイオードの近傍まで延在することで、不要な光の進入を最大限に防ぐことができる。
【００１８】
第三に遮光膜としてアルミニウム又はアルミニウム・シリコン合金又はアルミニウム・シリコン・銅合金が使用できることで、遮光膜を形成するためにかかる費用を少なくすることができる。
【発明を実施するための最良の形態】
【００１９】
以下に本発明の一実施例について図面を参照しながら詳細に説明する。
【００２０】
図１はフォトダイオード２とＮＰＮトランジスタ３を組み込んだ光半導体集積回路装置１の断面図である。４はＰ型の単結晶シリコン半導体基板、５は基板４上に気相成長法により形成したノンドープの第１のエピタキシャル層、６はエピタキシャル層５上に気相成長法により形成したノンドープの第２のエピタキシャル層である。基板４の比抵抗は２〜４Ω・ｃｍである。そして、第１のエピタキシャル層５は厚さ５〜１０ｕｍ，比抵抗は５０Ω・ｃｍ以上である。そして、第２のエピタキシャル層６は厚さ約２〜５ｕｍ，比抵抗は２０Ω・ｃｍ以上である。
【００２１】
基板４、第１のエピタキシャル層５および第２のエピタキシャル層６は、エピタキシャル層６表面から基板４に達するＰ型の分離領域７によって、フォトダイオード２形成用の第１の島領域８とＮＰＮトランジスタ３形成用の第２の島領域９とに区画する。この分離領域７は、基板４表面から上下方向に拡散した第１の分離領域１０、第１のエピタキシャル層５表面から上下方向に拡散した第２の分離領域１１および第２のエピタキシャル層６の表面から拡散した第３の分離領域１２から成る。第１と第２の島領域８，９は、分離領域７と第１、第２のエピタキシャル層５、６との境界および基板４と第１のエピタキシャル層５との境界で各々が完全に囲まれるようにする。Ｐ型の分離領域７上にはＬＯＣＯＳ酸化膜１３を形成する。
第１の島領域８には、フォトダイオード２のＮ型の拡散領域１４を形成する。基板４をＰＩＮ（Ｐｏｓｉｔｉｖｅ−Ｉｎｔｒｉｎｓｉｃ−Ｎｅｇａｔｉｖｅ）接合のＰｏｓｉｔｉｖｅとし、第１、第２のエピタキシャル層５、６をＰＩＮ接合のＩｎｔｒｉｎｓｉｃとし、Ｎ型の拡散領域１４をＰＩＮ接合のＮｅｇａｔｉｖｅとしてＰＩＮ接合を形成することで
フォトダイオード２を形成する。Ｎ型の拡散領域１４の表面には、フォトダイオード２の反射防止を目的としてシリコン窒化膜４４を形成する。
Ｎ型の拡散領域１４のシリコン窒化膜４４を一部除去した部分にはカソード電極（図示せず）が配設され、分離領域７の表面にアノード電極（図示せず）が配設される。
【００２２】
次に、フォトダイオード２の使用方法をこれから示す。フォトダイオード２は、カソード電極に＋５Ｖの如きＶＣＣ電位を、アノード電極にＧＮＤ電位を印加した逆バイアス状態で動作させる。このような逆バイアス状態を与えると、フォトダイオード２の第１と第２のエピタキシャル層５、６に空乏層が拡がり、極めて厚い空乏層を得ることができる。そのため、フォトダイオード２の接合容量を低減し、高速応答を可能にする。
【００２３】
第２の島領域９には、ＮＰＮトランジスタ３を形成する。ＮＰＮトランジスタ３は、
エミッタ領域であるＮ型しみ出し領域１７、ベース領域であるＰ型の拡散領域１６、コレクタ領域であるＮ型しみ出し領域１９、Ｎ型の埋め込み層１５、Ｎ型の拡散領域１８、４０とで構成する。
【００２４】
Ｎ型の拡散領域１８は第２のエピタキシャル層６の表面からＮ型の埋め込み層１５に連結するように形成する。Ｎ型の埋め込み層１５は第１、第２のエピタキシャル層５、６との境界にまたがるようにして形成する。Ｐ型の拡散領域１６は第２のエピタキシャル層６の表面に形成する。Ｎ型しみ出し領域１７はＰ型の拡散領域１６の表面に形成する。Ｐ型の拡散領域１６とＮ型の拡散領域１８との間にＬＯＣＯＳ酸化膜１３を形成する。
【００２５】
以上までがシリコン半導体層内部の構造である。以降、同じく図１を参照しながら電気配線及び絶縁膜の構造をフォトダイオード２とＮＰＮトランジスタ３に分けて説明をする。
【００２６】
第一にＮＰＮトランジスタ３の説明をする。
【００２７】
第２のエピタキシャル層６の表面はシリコン酸化膜２０、シリコン窒化膜２１の順に堆積し、ＮＰＮトランジスタ３形成領域においてエミッタ領域であるＮ型しみ出し領域１７、ベース領域であるＰ型の拡散領域１６、コレクタ領域であるＮ型しみ出し領域１９上部のシリコン酸化膜２０及びシリコン窒化膜２１を部分的に且つ選択的に除去する。
【００２８】
ＮＰＮトランジスタ３形成領域のエミッタ、コレクタ領域には、Ｎ型不純物として例えばヒ素（Ａｓ）をイオン注入したポリシリコンを形成して、コレクタ取り出し電極２２及びエミッタ取り出し電極２３を形成する。
【００２９】
コレクタ、エミッタ取り出し電極２２、２３を被覆するように減圧ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｓｏ−Ｓｉｌｉｃａｔｅ）膜２４、減圧ＴＥＯＳ膜４１、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜４２を堆積する。減圧ＴＥＯＳ膜２４、減圧ＴＥＯＳ膜４１、ＢＰＳＧ膜４２にはコンタクトホールを形成する。このコンタクトホールはＮＰＮトランジスタ３のエミッタ取り出し電極２３、ベース領域であるＰ型の拡散領域１６、コレクタ取り出し電極２２上に形成する。
【００３０】
ＢＰＳＧ膜４２上にスパッタリング法により、バリアメタル層、Ａｌ層の順に堆積する。このとき、バリアメタル層は、チタン（Ｔｉ）層、チタンナイトライド（ＴｉＯＮ）層の順に堆積する。そして、コレクタ電極２６、ベース電極２７、エミッタ電極２８を形成する。
【００３１】
そして、コレクタ電極２６、ベース電極２７、エミッタ電極２８を被覆するＴＥＯＳ膜２９を堆積し、その表面には１層目の配線層による凹凸が形成される。ＴＥＯＳ膜２９の上にＳＯＧ膜３０を形成し、その上に、再びＴＥＯＳ膜３１を堆積する。本実施の形態では、ＳＯＧ膜３０をＴＥＯＳ膜２９、３１間に形成することで、１層目の配線層等により凹凸部が形成されたＴＥＯＳ膜２９上面を平坦化する。ＴＥＯＳ膜２９、ＳＯＧ膜３０、ＴＥＯＳ膜３１を全て合計した膜厚は約１２０００Åである。そして、図示していないが、配線層の１層目と２層目を接続するスルーホールを開口する。
【００３２】
ＴＥＯＳ膜３１上にスパッタリング法によりＡｌ層を堆積し、２層目の配線層３２を形成する。２層目の配線層３２上面に、ＴＥＯＳ膜３３、ＳＯＧ膜３４、ＴＥＯＳ膜３５を形成する。ＴＥＯＳ膜３３、ＳＯＧ膜３４、ＴＥＯＳ膜３５を全て合計した膜厚は約１２０００Åである。ＴＥＯＳ膜３５の上に、遮光膜としてＡｌ層３６を堆積し、その上にシリコン窒化膜３７を８０００〜１００００Å堆積する。
【００３３】
以上がＮＰＮトランジスタ３の説明である。第二にフォトダイオード２の説明をする。
【００３４】
Ｎ型の拡散領域１４の表面で、ＮＰＮトランジスタ３形成領域と同時に堆積したシリコン酸化膜２０と減圧ＴＥＯＳ膜２４とを除去する。シリコン酸化膜２０と減圧ＴＥＯＳ膜２４とを除去する部分はＮ型の拡散領域１４より約２ｕｍ外側の周囲を取り囲んでいる。シリコン酸化膜２０と減圧ＴＥＯＳ膜２４とを除去したＮ型の拡散領域１４の表面上に、フォトダイオード２の反射防止を目的としてシリコン窒化膜４４を形成する。シリコン窒化膜４４はシリコン酸化膜２０と減圧ＴＥＯＳ膜２４を開口する領域より外側の周囲を取り囲んでいる。シリコン窒化膜４４上のＮＰＮトランジスタ３形成領域と同時に堆積した減圧ＴＥＯＳ膜４１、ＢＰＳＧ膜４２、ＴＥＯＳ膜２９、ＳＯＧ膜３０等の絶縁膜は全て除去することで、シリコン窒化膜４４上に開口部７０を形成する。開口部７０を形成する場合に、ＴＥＯＳ膜３３、ＳＯＧ膜３４、ＴＥＯＳ膜３５の開口部７０Ａより小さく内側にＴＥＯＳ膜２９、ＳＯＧ膜３０、ＴＥＯＳ膜３１の開口部７０Ｂを形成し、その開口部７０Ｂより更に小さく内側に減圧ＴＥＯＳ膜４１、ＢＰＳＧ膜４２、多結晶シリコン膜４３の開口部７０Ｃを形成する。開口部７０Ａは開口部７０Ｂより５〜１０ｕｍ外側の周囲を取り囲んでいる。開口部７０Ｂは開口部７０Ｃより１０〜１５ｕｍ外側の周囲を取り囲んでいる。このように開口部７０が基板４より遠ざかるに従って徐々に開口面積が大きくなるように、階段状に形成することで、後に堆積する遮光膜のステップカバレッジの改善を目的としている。なお、本実施の形態では階段状の段差は三段で形成している。階段状の開口部７０の内壁に遮光膜としてＡｌ層３６を約１．０ｕｍ堆積する。開口部７０Ｃが、フォトダイオード２に対して信号光の入射を許可する領域であり、フォトダイオード２として動作させる領域となる。ＢＰＳＧ膜４２及び減圧ＴＥＯＳ膜４１は反射防止膜であるシリコン窒化膜４４の保護膜としての機能を持ち、遮光膜は当該保護膜の上部即ちＢＰＳＧ膜４１上で終端させるものとする。遮光膜は開口部７０Ｃを除き、フォトダイオード以外の回路素子を被覆するように、半導体チップの主要部分の略全てを被覆する。また、遮光膜の端部はマスクあわせの精度の限界程度まで、開口部７０Ｃの端部に近接するように延在させる。具体的には、遮光膜の端を開口部７０Ｃの全周にわたりその端部から約３ｕｍ程度後退させてある。次に、Ａｌ層３６の上にシリコン窒化膜３７を堆積する。
【００３５】
以上がフォトダイオード２の説明である。
【００３６】
上述した本構造のように開口部を階段状に形成したことで、開口部の段差が低減される。それにより、その上に被覆する遮光膜のステップカバレッジが改善される。従って、フォトダイオードの受光領域上面にある開口部の段差で遮光膜は破断しない。従って、従来の遮光膜が破断するという問題は解決される。
【００３７】
上述した構造は以下の製造方法により、得ることができる。
【００３８】
以下に、本発明の一実施の形態である光半導体集積回路装置の製造方法について、図２〜図８を参照にして詳細に説明する。
先ず、図２に示すように、比抵抗２〜４Ω・ｃｍのＰ型単結晶シリコン基板４を準備し、このシリコン基板４上面に、フォトレジストをマスクとしてボロンをイオン注入する。次に熱処理を加えてイオン注入したボロンを拡散することにより、第１の分離領域１０を形成する。次に、第１のエピタキシャル層５を積層する。
【００３９】
次に第１のエピタキシャル層５に対し、第２の分離領域１１、ＮＰＮトランジスタ３のＮ型の埋め込み層１５を随時、形成する。その後、第２のエピタキシャル層６を積層する。次に第２のエピタキシャル層６に対し、第３の分離領域１２、フォトダイオード２のＮ型の拡散領域１４、Ｎ型の拡散領域１８、Ｎ型の拡散領域４０を、随時、形成する。第１の分離領域１０と第２の分離領域１１と第３の分離領域１２で分離領域７を形成する。
【００４０】
次に、第２のエピタキシャル層６の所望の領域に厚さ約８０００ÅのＬＯＣＯＳ酸化膜１３を形成する。特に、分離領域７上にはＬＯＣＯＳ酸化膜１３を形成することで、より素子間分離が成される。
【００４１】
次に第２のエピタキシャル層６に対し、Ｐ型の拡散領域１６を形成する。
【００４２】
次に、第２のエピタキシャル層６の表面にシリコン酸化膜２０及びシリコン窒化膜２１を形成し、ＮＰＮトランジスタ３形成領域においてフォトエッチによりシリコン酸化膜２０及びシリコン窒化膜２１を選択的に除去する。
【００４３】
その後、ＮＰＮトランジスタ３形成領域のエミッタ、コレクタ領域には、Ｎ型不純物として例えばヒ素（Ａｓ）をイオン注入したポリシリコンを形成して、コレクタ取り出し電極２２及びエミッタ取り出し電極２３を形成する。
【００４４】
ポリシリコンに注入したＮ型不純物はその後の各種熱処理によってシリコン内に拡散されて、Ｎ型しみ出し領域１７、１９を形成する。次に、フォトエッチによりフォトダイオード２受光領域のシリコン窒化膜２１を選択的に除去する。その後、減圧ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｓｏ−Ｓｉｌｉｃａｔｅ）膜２４を７００〜９００Å堆積し、フォトエッチによりフォトダイオード２受光領域上の減圧ＴＥＯＳ膜２４、シリコン酸化膜２０を選択的に除去する。次に、シリコン窒化膜４４を堆積し、フォトエッチによりフォトダイオード２受光領域上のシリコン窒化膜４４以外を選択的に除去する。シリコン窒化膜４４の膜厚は反射防止の機能を達成すべく、入射光の波長に応じて適宜選択される。
【００４５】
次に、図３に示すように、減圧ＴＥＯＳ膜４１を堆積する。次に、多結晶シリコン膜を１５００〜２５００Å堆積し、これをフォトエッチする事によりフォトダイオード２受光領域上のみ多結晶シリコン膜４３を形成する。次に、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜４２を８０００〜１２０００Å堆積し、これをＮ２ガス雰囲気中で熱処理を加えることで表面をフローさせて平坦化を行う。その後、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）を１５００〜２５００Å塗布し、ドライエッチングでエッチバックをして更に平坦化を行う。
【００４６】
次に、図４に示すように、ＮＰＮトランジスタ３形成領域のコンタクトホールを形成するために、フォトエッチをする。このコンタクトホールはＮＰＮトランジスタ３のエミッタ取り出し電極２３、ベース領域であるＰ型の拡散領域１６、コレクタ取り出し電極２２上に形成する。
【００４７】
また、図示はしていないが、フォトダイオード２受光領域のコンタクトホールも同時に形成する。コンタクトホールはカソード電極用にＮ型の拡散領域１４上とアノード電極用に分離領域７上に形成する。
【００４８】
その後、ＮＰＮトランジスタ３形成領域等では、スパッタリング法により、バリアメタル層、Ａｌ層の順に堆積する。このとき、バリアメタル層は、チタン（Ｔｉ）層、チタンナイトライド（ＴｉＯＮ）層の順に堆積する。そして、本実施の形態では、ＮＰＮトランジスタ３形成領域では、コレクタ電極２６、ベース電極２７、エミッタ電極２８を形成する。その他、図示していないが、フォトダイオード２の電極や他の電極配線をコレクタ電極２６等と同時に形成する。
【００４９】
次に、コレクタ電極２６、ベース電極２７、エミッタ電極２８を被覆するＴＥＯＳ膜２９を堆積する。そして、ＴＥＯＳ膜２９の表面には１層目の配線層による凹凸が形成される。その後、液体ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）を塗布し、ＳＯＧ膜３０を形成し、その上に、再びＴＥＯＳ膜３１を堆積する。本実施の形態では、ＳＯＧ膜３０をＴＥＯＳ膜２９、３１間に形成することで、１層目の配線層等により凹凸部が形成されたＴＥＯＳ膜２９上面を平坦化する。そして、図示していないが、配線層の１層目と２層目を接続するスルーホールを開口する。
【００５０】
次に、図５に示すように、スパッタリング法によりＡｌ層を堆積し、これをフォトエッチすることで、２層目の配線層３２を形成する。その後、ＴＥＯＳ膜２９、ＳＯＧ膜３０、ＴＥＯＳ膜３１と同様の製造方法により、２層目の配線層３２上面に、ＴＥＯＳ膜３３、ＳＯＧ膜３４、ＴＥＯＳ膜３５を形成する。
【００５１】
以上までが、集積化した各回路素子間の電気的接続を実現するための、配線層と層間絶縁膜との形成工程である。配線層形成後、以下の様にフォトダイオード受光領域部分の絶縁膜の開口と遮光膜の形成を行う。
【００５２】
図６に示すように、フォトエッチによりフォトダイオード２受光領域上のＴＥＯＳ膜３３、ＳＯＧ膜３４、ＴＥＯＳ膜３５をエッチングして開口する。エッチングはＯ２とＣＨＦ３のガスを用いてＴＥＯＳ膜３１に達する程度の深さ約１２０００Åまで行う。
この深さでエッチングを止めているのはＴＥＯＳ膜３３、ＳＯＧ膜３４、ＴＥＯＳ膜３５をエッチングする時に１２０００Å以上削るとレジストが無くなってしまうという問題があるからである。この場合のフォトエッチ条件はポジレジストを２．４ｕｍで形成し、リアクティブイオンエッチング装置で出力１３００Ｗでエッチングするという条件である。
【００５３】
尚、開口部７０Ａを形成する際のエッチング深さについては、レジスト膜厚等のプロセス条件にて種々変更が可能である。
【００５４】
次に、図７に示すように、フォトエッチによりフォトダイオード２受光領域上のＴＥＯＳ膜３１、ＳＯＧ膜３０、ＴＥＯＳ膜２９をエッチングして開口する。エッチングはＯ２とＣＨＦ３のガスを用いてＢＰＳＧ膜４２に達する程度の深さまで行う。
その際に、開口部７０が階段状に形成されるようにフォトダイオード２受光領域上のＴＥＯＳ膜３３、ＳＯＧ膜３４、ＴＥＯＳ膜３５をエッチングして開口した際の開口部７０Ａより小さく内側に開口部７０Ｂを形成する。開口部７０が基板４より遠ざかるに従って徐々に開口面積が大きくなるように階段状に形成されることで、後に堆積する遮光膜のステップカバレッジが改善される。
【００５５】
次に、図８に示すように、遮光膜としてＡｌ層３６を約１．０ｕｍ堆積し、フォトダイオード２受光領域上のＡｌ層３６をフォトエッチする。フォトエッチの際に遮光膜の端部はマスクあわせの精度の限界程度まで、開口部７０Ｃの端部に近接するようにする。具体的には、遮光膜の端を開口部７０Ｃの全周にわたりその端部から約３ｕｍ程度後退させる。
【００５６】
この場合のエッチングはドライエッチングであり、ガスはＢＣｌ３とＣｌ２とＣＨ２Ｆ２を用いる。なお、本実施例は遮光膜としてアルミニウム（Ａｌ）を採用しているが、遮光膜は必ずしもアルミニウム（Ａｌ）に限られるものではなく、例えば、アルミニウム・シリコン合金又はアルミニウム・シリコン・銅合金であっても良い。
【００５７】
次に、図１に示すように、シリコン窒化膜３７を約６０００Å堆積し、フォトダイオード２受光領域上のシリコン窒化膜３７をフォトエッチする。ここでのエッチングはドライエッチングであり、ガスはＯ２とＣＦ４を使用する。そして、フォトエッチによりフォトダイオード２受光領域上のＢＰＳＧ膜４２、多結晶シリコン膜４３、減圧ＴＥＯＳ膜４１をエッチングして開口する。その際に、開口部７０が基板４より遠ざかるに従って徐々に開口面積が大きくなるように、階段状に形成されるようにフォトダイオード２受光領域上のＴＥＯＳ膜３１、ＳＯＧ膜３０、ＴＥＯＳ膜２９をエッチングして開口した際の開口部７０Ｂより小さく内側に開口部７０Ｃを形成する。開口部７０が基板４より遠ざかるに従って徐々に開口面積が大きくなるように、階段状に形成されることで、遮光膜のステップカバレッジが改善される。
この場合のＢＰＳＧ膜４２のエッチングはドライエッチングであり、ガスはＯ２とＣＨＦ３を用いる。多結晶シリコン膜４３のエッチングはドライエッチングであり、ガスはＯ２とＣＦ４を使用する。減圧ＴＥＯＳ膜４１のエッチングはウエットエッチングであり、ＨＦ系のエッチャントを使用する。以上の製造方法により工程を経ることで光半導体集積回路装置１が完成する。複数回のフォトエッチングを繰りかえし行うことで、汎用的なフォトレジスト条件で実現できる。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態における光半導体集積回路装置を説明する為の断面図である。
【図２】本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。
【図３】本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。
【図４】本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。
【図５】本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。
【図６】本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。
【図７】本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。
【図８】本発明の実施の形態における光半導体集積回路装置の製造方法を説明する断面図である。
【図９】従来の光半導体集積回路装置を説明する断面図である。
【符号の説明】
【００５９】
２    フォトダイオード
３    ＮＰＮトランジスタ
１４    Ｎ型の拡散領域
３６    Ａｌ層
４４    シリコン窒化膜
７０    開口部
７０Ａ    開口部
７０Ｂ    開口部
７０Ｃ    開口部
【図１】
0004836409.tif 000002
【図２】
0004836409.tif 000003
【図３】
0004836409.tif 000004
【図４】
0004836409.tif 000005
【図５】
0004836409.tif 000006
【図６】
0004836409.tif 000007
【図７】
0004836409.tif 000008
【図８】
0004836409.tif 000009
【図９】
0004836409.tif 000010