(57)【特許請求の範囲】
【請求項１】
外部に設けられた入力整合回路を介して高周波信号が入力される一方、外部に設けられた出力整合回路を介して増幅信号を出力するよう構成されると共に、前記入力された高周波信号を所望に応じて前記出力整合回路側へ迂回せしめる迂回回路が設けられてなる利得切替増幅器であって、
前記迂回回路は、その入力側と出力側との間に、前記入力側から第１のスイッチ回路及び第２のスイッチ回路が直列接続されて設けられると共に、前記第１のスイッチ回路と入力側との間には、第１のインピーダンス素子が、前記第２のスイッチ回路と出力側との間には、第２のインピーダンス素子が、それぞれ直列接続されて設けられる一方、
前記第１及び第２のスイッチ回路の相互の接続点とグランドとの間に、第３のインピーダンス素子が直列接続されて設けられてなることを特徴とする利得切替増幅器。
【請求項２】
前記インピーダンス素子がリアクタンス素子によって構成されてなることを特徴とする請求項１記載の利得切替増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機や高周波機器における受信回路等に用いられる利得切換増幅器に係り、特に、高利得動作時の特性改善等を図ったものに関する。
【背景技術】
【０００２】
従来、この種の増幅器としては、例えば、入力信号に対して増幅回路を迂回せしめ、ＷＣＤＭＡ方式等を用いた携帯電話装置の受信部などにおいて要求される大信号入力時の利得減衰動作を行う迂回回路を、入出力間に設けた利得切替増幅器が種々提案されている（例えば、特許文献１等参照）。
図３には、このような従来の利得切替増幅器の一構成例が示されており、以下、同図を参照しつつこの従来回路について説明する。
【０００３】
この利得切替増幅器は、高周波入力端子３１と高周波出力端子３２との間に、トランジスタ等の能動素子を用いてなる低雑音増幅回路が集積回路化された高周波増幅器ＬＮＡが設けられる一方、必要に応じて受信信号（入力信号）を高周波出力端子３２側へ迂回せしめるための回路が次述するように構成されて設けられたものとなっている。
すなわち、インピーダンス素子Ｚ１と、スイッチ回路ＳＷ１と、インピーダンス素子Ｚ２が、高周波入力端子３１と高周波出力端子３２との間に直列接続されて設けられている。
【０００４】
さらに、高周波増幅器ＬＮＡが非動作状態にある場合の入出力インピーダンスの整合のために、高周波入力端子３１と接地電位間には、インピーダンス素子Ｚ３とスイッチ回路ＳＷ２が直列接続されて設けられる一方、高周波出力端子３２と接地電位間には、インピーダンス素子Ｚ４とスイッチ回路ＳＷ３が直列接続されて設けられている。
【０００５】
かかる構成の利得切替増幅器は、その入出力インピーダンスを外部の伝送線路の特性インピーダンスに整合させるため、外部において、高周波入力端子３１に入力整合回路３３が、高周波出力端子３２に出力整合回路３４が、それぞれ接続されて、これらを介して高周波信号の入力、出力が行われるものとなっている。
【０００６】
次に、かかる利得切替増幅器の動作を説明すれば、まず、高周波増幅器ＬＮＡに電源が供給される場合には、高周波信号に対する低雑音増幅動作が行われる。この状態においては、高利得動作であるため、スイッチ回路ＳＷ１はオフ状態に設定されて、高周波入力端子３１から高周波出力端子３２への迂回経路は機能しない。
【０００７】
さらに、インピーダンス素子Ｚ３，Ｚ４は、高周波信号を高周波入力端子３１から高周波出力端子３２へ迂回させる時にのみ作用させるため、低雑音増幅動作時にはオフ状態とされる。そのため、インピーダンス素子Ｚ３，Ｚ４は、接地電位に接続されず、いわばフローティング状態とされる。
そして、利得切替増幅器の外部に接続された入力整合回路３３及び出力整合回路３４は、通常、キャパシタやインダクタのようなリアクタンス素子によって構成されており、上述のように低雑音増幅動作がなされている状態において、適正な増幅利得が得られるように低い定在波比となるように調整されているため、低雑音増幅動作状態においては、いわゆる整合がとれた状態となる。
【０００８】
一方、増幅利得を低下させる状態においては、高周波信号は、高周波入力端子３１から高周波出力端子３２への迂回回路を通過せしめられ、高周波増幅器ＬＮＡは電源供給が断たれて非動作状態とされる。すなわち、入力された高周波信号は、インピーダンス素子Ｚ１、オン状態のスイッチ回路ＳＷ１及びインピーダンス素子Ｚ２を経て高周波出力端子３２へ迂回せしめられ、利得切替増幅器は、利得のない減衰回路として機能することとなる。
【０００９】
かかる状態において、高周波増幅器ＬＮＡは、その動作電流が遮断されているため、入力インピーダンス及び出力インピーダンスは、電源投入時のそれとは異なる値を示すこととなる。この場合、高周波増幅器ＬＮＡの具体的構成が、例えば、図４に示されたようなソース接地型のＦＥＴ低雑音増幅回路を基本として構成されたものであるとすると、適正な利得を得る為のドレイン電流が供給されている状態と、ドレイン電流が遮断されている状態では、信号入力がなされるゲートのインピーダンス、及び、信号出力がなされるドレインのインピーダンスは、それぞれの状態で大きく異なるものとなる。
【００１０】
また、入出力整合回路３３，３４は、いずれも高周波増幅器ＬＮＡに電源供給がなされている状態で整合されているため、高周波増幅器ＬＮＡへの電源供給が遮断されている状態では、これら整合回路３３，３４は適正な定在波比に整合できなくなる。
このように高周波信号を迂回回路へ通過せしめる状態では、上述のような不整合が生じるため、入力整合回路３３と出力整合回路３４のインピーダンス補正を行う必要がある。そのため、スイッチ回路ＳＷ２，ＳＷ３がオン状態とされて、インピーダンス素子Ｚ３，Ｚ４によるインピーダンス補正が機能することとなる。そして、インピーダンス素子Ｚ３，Ｚ４が機能することにより、インピーダンスＺ１，Ｚ２を含めた整合回路が形成されることとなり、そのため、迂回回路に高周波信号を通過せしめる状態にあっても、適正な入出力整合状態が確保され、高周波信号を適度な減衰量で高周波入力端子３１から高周波出力端子３２へ迂回せしめることができる。
【００１１】
【特許文献１】特開２００４−１９４１０５号公報（第４−７頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述の従来回路においては、高周波信号を迂回させて増幅利得を減衰させるために３個のスイッチ回路が必要である。このようなスイッチ回路としては、例えば、図５に一例が示されたように、ＦＥＴを用いて構成されたものが好適な回路例として用いられることがあるが、一つのＦＥＴ１のオン・オフ状態を確実なものとするために、バイアス電圧印加用の３つの抵抗素子Ｒ１，Ｒ２，Ｒ３と、ＤＣ電流を阻止するための２つのＤＣブロックキャパシタＣ１，Ｃ２が必要である。したがって、複数のスイッチ回路を要する場合には、そのスイッチ回路の数分だけ上述の構成部品が必要となるため、利得切替増幅器の構成部品数の増加を招くこととなる。
【００１３】
例えば、複数の周波数帯に対応して、利得切替増幅器を設ける構成が採られることがあるが、この場合、図５に示されたような回路が周波数帯域毎に設けられることとなるため、回路構成に要する素子数（部品数）の増加が顕著となり、装置全体のコスト上昇を招くという問題がある。
【００１４】
さらに、上述した従来の利得切替増幅器においては、迂回回路の開閉成に、１個のスイッチ回路ＳＷ１が用いられており、高周波増幅器ＬＮＡを動作させる場合、このスイッチ回路ＳＷ１はオフ状態とされるが、１個だけであるため、高周波増幅器ＬＮＡの出力側から入力側へのアイソレーションが不足し、高周波増幅器ＬＮＡの逆方向利得が増加するため、高周波増幅器ＬＮＡの入力側から出力側への順方向利得の低下を招くこととなる。
【００１５】
本発明は、上記実状に鑑みてなされたもので、部品点数の削減を図りつつ、高利得動作時における安定した増幅利得を確保し、入出力特性の改善を図ると共に、動作の安定性の向上を図った利得切替増幅器を提供するものである。
本発明の他の目的は、増幅動作時における高周波出力側から高周波入力側へ対するアイソレーション特性の向上を図ることにある。
【課題を解決するための手段】
【００１６】
上記本発明の目的を達成するため、本発明に係る利得切替増幅器は、
外部に設けられた入力整合回路を介して高周波信号が入力される一方、外部に設けられた出力整合回路を介して増幅信号を出力するよう構成されると共に、前記入力された高周波信号を所望に応じて前記出力整合回路側へ迂回せしめる迂回回路が設けられてなる利得切替増幅器であって、
前記迂回回路は、その入力側と出力側との間に、前記入力側から第１のスイッチ回路及び第２のスイッチ回路が直列接続されて設けられると共に、前記第１のスイッチ回路と入力側との間には、第１のインピーダンス素子が、前記第２のスイッチ回路と出力側との間には、第２のインピーダンス素子が、それぞれ直列接続されて設けられる一方、
前記第１及び第２のスイッチ回路の相互の接続点とグランドとの間に、第３のインピーダンス素子が直列接続されて設けられてなるものである。
さらに、上記構成において、前記インピーダンス素子がリアクタンス素子によって構成されてなるものも好適である。
【発明の効果】
【００１７】
本発明によれば、従来に比してスイッチ回路を削減しつつ、しかも、高利得動作時における安定した高い増幅利得が確保できるようにしたので、回路全体としての部品点数を削減することができ、コストの低減を図ることができるばかりか、従来に比してより安定した動作を確保することができるという効果を奏するものである。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について、図１及び図２を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における利得切替増幅器Ｓの第１の構成例について、図１を参照しつつ説明する。
この利得切替増幅器Ｓは、例えば、ＷＣＤＭＡ方式等の携帯電話装置の受信部などに用いるのに適したもので、高周波入力端子１と高周波出力端子２との間に、トランジスタ等の能動素子を用いてなる低雑音増幅回路が集積回路化された高周波増幅器（図１においては「ＬＮＡ」と表記）３が設けられる一方、必要に応じて受信信号（入力信号）を高周波出力端子２側へ迂回せしめるための迂回回路１０１が設けられて構成されたものとなっている。
【００１９】
かかる利得切替増幅器Ｓは、その入出力インピーダンスを外部の伝送線路の特性インピーダンスに整合させるため、外部において、高周波入力端子１に入力整合回路１１が、高周波出力端子２に出力整合回路１２が、それぞれ接続されて、これらを介して高周波信号の入力、出力が行われるものとなっている。
【００２０】
次に、迂回経路１０１の構成について、より具体的に説明すれば、本発明の実施の形態においては、高周波入力端子１と高周波増幅器３の入力段との接続点と、高周波出力端子２と高周波増幅器３の出力段との接続点の間には、高周波入力端子１側から第１のスイッチ回路（図１においては「ＳＷ１」と表記）４と、第１のインピーダンス素子（図１においては「Ｚ１」と表記）６、及び、第２のスイッチ回路（図１においては「ＳＷ２」と表記）５が直列接続されて設けられている。
【００２１】
また、第１のスイッチ回路４と第１のインピーダンス素子６との相互の接続点とグランドとの間には、第２のインピーダンス素子（図１においては「Ｚ２」と表記）７が設けられている。
さらに、第２のスイッチ回路５と第１のインピーダンス素子６との相互の接続点とグランドとの間には、第３のインピーダンス素子（図１においては「Ｚ３」と表記）８が設けられている。
【００２２】
次に、かかる構成における動作について説明する。
まず、本発明の実施の形態における利得切替増幅器Ｓを高利得の増幅動作状態とするには、高周波増幅器３に電源供給を行う一方、迂回回路１０１の第１及び第２のスイッチ回路４，５をオフ状態とすることで、高周波増幅器３による通常の低雑音増幅動作状態が得られる。
【００２３】
一方、迂回回路１０１を動作状態とする場合には、高周波増幅器３への電源供給を遮断すると共に、第１及び第２のスイッチ回路４，５をオン状態とする。
その結果、高周波入力端子１へ入力された高周波信号、例えば、受信信号は、第１のスイッチ回路４、第１のインピーダンス素子６及び第２のスイッチ回路５を経て、高周波出力端子２へ信号減衰を伴って到達することとなる。
【００２４】
かかる動作状態において、高周波入力端子１におけるインピーダンスは、良く知られているように、高周波増幅器３が動作状態にある場合とは異なるため、第１、第２及び第３のインピーダンス素子６〜８を、最適な値に設定しておくことにより、高周波増幅器３が非動作状態にあっても、その動作状態における高周波入力端子１のインピーダンスに近似したものとなる。
【００２５】
これは、第１及び第２のスイッチ回路４，５のオン状態における抵抗成分が、適用周波数における第１乃至第３のインピーダンス素子６〜８のそれぞれのインピーダンス値よりも十分低く設定されていれば、第１のインピーダンス素子６は、図３に示された従来回路におけるインピーダンス素子Ｚ１、Ｚ２の合成インピーダンスと等価となり、また、第２のインピーダンス素子７は、同じく図３の従来回路におけるインピーダンス素子Ｚ３と等価となり、さらに、第３のインピーダンス素子８は、同じく図３の従来回路におけるインピーダンス素子Ｚ４と等価となるためである。
【００２６】
したがって、外部に接続される入力整合回路１１と高周波入力端子１間の整合、及び、外部に接続される出力整合回路１２と高周波出力端子２間の整合が、従来回路同様それぞれ低い定在波比状態で実現されることとなる。
【００２７】
さらに、第１及び第２のスイッチ回路４，５並びに第１乃至第３のインピーダンス素子６〜８を設けたことにより、高周波増幅器３が高利得で動作状態となる場合の高周波入力端子１と高周波出力端子２間における高いアイソレーション特性を得ることができる。すなわち、高周波入力端子１と高周波出力端子２間には、２つのオフ状態にある第１及び第２のスイッチ回路４，５と第１のインピーダンス素子６が直列接続された状態であるため、図３に示された従来回路のようにオフ状態のスイッチ回路Ｚ１が１つだけである場合に比して、より高いアイソレーション特性が確実に確保されることとなる。
【００２８】
加えて、グランド、換言すれば、接地電位に対して並列素子として作用する第２及び第３のインピーダンス素子７，８が、オフ状態の第１のスイッチ回路４、第２のスイッチ回路５間に接続されるため、第１のスイッチ回路４と第２のスイッチ回路５の接続点インピーダンスが低く維持され、高周波入力端子１と高周波出力端子２間のアイソレーション特性が従来に比して確実に改善されることとなる。
【００２９】
このように高周波入力端子１と高周波出力端子２間のアイソレーション特性を高くすることは、高周波増幅器３の動作時におけるその出力側から入力側への逆方向利得を低く抑えることとなる。すなわち、所望する順方向利得が改善され、ひいては、高周波増幅器３の寄生発振等に対する安定性の向上に寄与することとなるものである。
なお、迂回経路１０１における減衰量の設定次第では、第２、第３のインピーダンス素子７、８のいずれか一方を設けるようにしても良く、この場合にあっても、上述したと同様の作用、効果が実現できる。
【００３０】
次に、第２の構成例について、図２を参照しつつ説明する。なお、図１に示された構成例と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の構成例は、迂回経路１０１Ａの接続が次述するように異なるもので、他の構成部分は、図１に示された構成例と同一のものである。
以下、具体的に説明すれば、この第２の構成例の迂回回路１０１Ａにおいては、高周波入力端子１と高周波増幅器３の入力段との接続点と、高周波出力端子２と高周波増幅器３の出力段との接続点の間に、高周波入力端子１側から第１のインピーダンス素子６、第１及び第２のスイッチ回路４，５、第２のインピーダンス素子７が直列接続されて設けられている。さらに、第１及び第２のスイッチ回路４，５の相互の接続点とグランドとの間には、第３のインピーダンス素子８が設けられたものとなっている。
【００３１】
この第２の構成例では、直列インピーダンス素子としての第１及び第２のインピーダンス素子６，７と、並列素子としての第３のインピーダンス素子８によって、迂回経路１０１Ａの動作時における入力整合回路１１、出力整合回路１２との整合がなされて、先の図１に示された第１の構成例と等価な機能が実現されるものである。
【００３２】
特に、第１及び第２のスイッチ回路４，５の具体的な構成として、例えば、図４に示されたような電界効果トランジスタのドレイン・ソース間のオン・オフ動作がなされる回路を用いた場合には、第１及び第２のインピーダンス素子６，７としてキャパシタを用いることで、これをＤＣキャパシタと兼用することができるので、別個にＤＣキャパシタを設ける必要がなく、部品点数の削減となる。
【００３３】
なお、迂回経路１０１Ａにおける減衰量の設定次第では、第１、第２のインピーダンス素子６、７のいずれか一方を設けるようにしても良く、この場合にあっても、上述したと同様の作用、効果が実現できる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態における利得切替増幅器の第１の構成例を示す構成図である。
【図２】本発明の実施の形態における利得切替増幅器の第２の構成例を示す構成図である。
【図３】従来回路の構成例を示す構成図である。
【図４】図４に示された従来回路における高周波増幅器の具体回路構成例を示す回路図である。
【図５】図４に示された従来回路におけるスイッチ回路の具体回路構成例を示す回路図である。
【符号の説明】
【００３５】
１…高周波入力端子
２…高周波出力端子
３…高周波増幅器
４…第１のスイッチ回路
５…第２のスイッチ回路
６…第１のインピーダンス素子
７…第２のインピーダンス素子
８…第３のインピーダンス素子
１１…入力整合回路
１２…出力整合回路
１０１…迂回回路（第１の構成例）
１０１Ａ…迂回回路（第２の構成例）
【図１】
0004676365.tif 000002
【図２】
0004676365.tif 000003
【図３】
0004676365.tif 000004
【図４】
0004676365.tif 000005
【図５】
0004676365.tif 000006