(57)【特許請求の範囲】
【請求項１】
基板表面内および/または基板表面上に少なくとも１つの接続領域を形成するシリコン領域を有する半導体構造を含む半導体装置の製造方法であって、
非シリサイド化金属である第１金属から、層内に、金属クラスタと、金属クラスタが全く存在しない部位とが、交互になる方法で、少なくとも前記シリコン領域上に金属クラスタ層を形成することと、
前記金属クラスタ層の表面上に、シリサイド化金属である第２金属の金属層を堆積させることと、
この第２金属と前記シリコン領域との反応を通して金属珪化物を形成する目的で、少なくとも1つの熱処理を実行し、前記第1金属の原子を、前記基板表面に対し垂直な方向で前記第２金属から離れる方向へ置換させることと、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１金属が、W、Mo、Ta、Zr、およびNbから成る金属のグループから選択される、請求項１に記載の方法。
【請求項３】
前記半導体構造が、第１主電極、および第２主電極、および制御電極を含む、請求項１または請求項２に記載の方法。
【請求項４】
前記接続領域が、前記第１主電極および前記第２主電極の各々に提供される、請求項３に記載の方法。
【請求項５】
前記接続領域が前記制御電極に提供される、請求項３または請求項４に記載の方法。
【請求項６】
前記半導体構造が、ソース領域、ドレイン領域、およびゲート電極を有する電界効果トランジスタとして形成される、請求項１〜５の何れか１つに記載の方法。
【請求項７】
少なくとも前記ゲート電極に接続領域が提供され、前記トランジスタに対して所望される値に可能な限り近い仕事関数を有する金属が、前記第１金属として選択される、請求項６に記載の方法。
【請求項８】
少なくとも１つのNMOS電界効果トランジスタ、および少なくとも１つのPMOS電界効果トランジスタが形成され、これら少なくとも１つのNMOSトランジスタおよび前記少なくとも１つのPMOSトランジスタの少なくとも前記ゲート電極に接続領域が提供され、前記NMOSトランジスタの金属クラスタ層が、前記PMOSトランジスタの金属クラスタ層とは異なる金属から形成される、請求項６または請求項７に記載の方法。
【請求項９】
前記第1金属の原子が、気相からシリコン領域へと、金属原子クラスタの形で適用される、請求項１〜８の何れか１つに記載の方法。
【請求項１０】
前記第1金属の原子が、シリコン領域に適用される前記第１金属の、開口部が提供される均一な層によって適用される、請求項１〜８の何れか１つに記載の方法。
【請求項１１】
前記第1金属の原子がイオン注入により適用される、請求項１〜８の何れか１つに記載の方法。
【請求項１２】
基板表面内および/または基板表面上に少なくとも１つの接続領域を形成するシリコン領域を有する半導体構造を含む半導体装置であって、
非シリサイド化金属である第１金属から、層内に、金属クラスタと、金属クラスタが全く存在しない部位とが、交互になる方法で、少なくとも前記シリコン領域上に形成された金属クラスタ層と、
前記金属クラスタ層の表面上に堆積された、シリサイド化金属である第２金属と、を備え、
前記第２金属と前記シリコン領域との反応を通して金属珪化物を形成する目的で、前記第1金属の原子を、前記基板表面に対し垂直な方向で前記第２金属から離れる方向へ置換させる、少なくとも1つの熱処理が実行される、
ことを特徴とする半導体装置。
【請求項１３】
前記半導体構造が、第１主電極、第２主電極、および制御電極を含む、請求項１２に記載の半導体装置。
【請求項１４】
前記半導体構造が、ソース領域、ドレイン領域、およびゲート電極を有する電界効果トランジスタである、請求項１３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも1つの接続領域を備える半導体要素を有する半導体装置の製造において、その少なくとも1つの接続領域の接触抵抗を小さくし、さらに、ドーピング要素の不都合な影響を回避させる方法に関する。
【背景技術】
【０００２】
例えば、MOSFET(金属酸化物半導体電界効果トランジスタ)を含み、MOSまたはCMOSプロセスを用いて製造される装置の統合が増えてきたため、これらの装置の小型化への試みが盛んとなっている。装置のサイズや領域の小型化への要請だけでなく、品質や歩留りに対する大きな期待も続いている。このタイプの装置の接合に課される要求は、ドーピングの非常に高い活性化、接合の深さの良好な制御などに関する。同時に、背面経由の接触が可能となるよう、珪化物経由の抵抗の小さな接触が要求されている。
【０００３】
低抵抗のゲート電極を含むIGFETの製造方法は、特許文献１から知られており、これは、IGFETのゲート電極がシリコンから作成され、金属珪化物を形成するために、シリコンがそこへ適用される金属と反応することを可能にすることにより、その場所に接続領域を形成させる、IGFET(絶縁ゲート電界効果トランジスタ)の製造を説明する。誘電性領域の近傍から離れて、ゲート電極のシリコンは、ホウ素原子などのドーピング原子でドープされる。金属珪化物の形成時に、これらのドーピング原子が、誘電性領域へ、貫通することなく追いやられる。他方、こうして誘電性領域の近傍に比較的高いドーピング濃度が形成されることにより、ゲート電極には、所望されない空乏層効果が生じなくなる。というのは、こうした効果が誘電性領域の有効な厚みを増加させるからである。形成される珪化物の界面の前のドーピング原子の排除は、雪掻き（スノープラウ：snowplough）効果として知られている。
【特許文献１】米国特許第5,851,891号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述した方法の1つの欠点は、それでもなお、半導体要素の電気特性に対して不都合となる、ドーピング原子の誘電性領域への貫入または貫通の危険が残っていることである。
【０００５】
本発明の目的は、少なくとも1つの接続領域を有する半導体装置の製造方法を提供し、その接続領域の接触抵抗を小さくし、さらに、ドーピング要素からの不都合な影響を回避させることである。
【課題を解決するための手段】
【０００６】
本発明は、表面を有する基板内および/または基板上に少なくとも1つの接続領域を形成する、シリコン領域を有する半導体構造を含む半導体装置の製造方法を提供する。本方法は、半導体構造にわたり、または少なくともそのシリコン領域にわたり、第1金属から、金属クラスタ層を形成することを含んでいる。この金属クラスタ層は、層内に、金属クラスタと、金属クラスタが全く存在しない部位とが、交互になる方法で形成される。第1金属は、非シリサイド化金属、言い換えれば、実験条件の下でシリコンとの反応に不活性な、例えば、W、Mo、Ta、Zr、またはNbなどの金属から選択されることが好ましい。さらに、本発明の方法は、金属クラスタ層上での第2金属の金属層の堆積を含んでいる。第2金属はシリサイド化金属であり、例えば、Ti、Co、またはNiなどであってもよい。その後、半導体装置は少なくとも1回の熱処理にかけられるが、これによる第2金属とシリコン領域のシリコンとの反応から、金属珪化物が形成され、さらに、第1金属の原子は、基板表面に対して実質的に垂直な方向へ移動される。これが、カーケンドール効果の結果である。
【０００７】
本発明に従う方法は、第1金属の原子として選択された金属原子が、シリコンとの金属珪化物を形成する第2金属とは異なることを特徴としている。金属珪化物の形成中に、最も大きな拡散速度を示す原子を有する金属珪化物を形成する領域の領域内、またはその領域の近傍へ、第1金属の金属原子が導入される。
【０００８】
1つの特定の実施例では、シリコンから作成される基板および半導体ボディーを有する半導体装置が製造可能である。半導体ボディーは、少なくとも2つの半導体領域を有し、さらには、伝導タイプが反対である２つの半導体領域の間に形成されたpn接合を有する、半導体要素を含んでいる。さらに半導体ボディーは、少なくとも2つの電気的接続領域、および、半導体ボディーのシリコン領域と接触することになる金属領域により形成された、少なくとも1つの接続領域をさらに含んでおり、そして、これらの領域は、接続領域の一部を形成する金属珪化物を形成するよう、互いと反応可能であり、金属領域およびシリコン領域の各原子が互いと反応する。金属珪化物が形成される前に、シリコンまたは金属以外の材料の原子は、金属珪化物を形成する領域の1つへ、または各領域の間へ、他方の材料の原子が存在せず、インターラプションを伴う層内に、これらの原子が領域を形成する形で適用され、そして、金属珪化物の形成中に、他方の材料の原子が、金属領域とシリコン領域との間の接合面に対して垂直な方向に置換される。本方法は、別の金属の金属原子が他方の材料の原子に選択され、さらに、金属珪化物の形成中に、最も大きな拡散速度を示す原子を有する金属珪化物を形成する領域の領域内、またはその領域の近傍へ、他方の金属原子を導入する、ことを特徴としている。
【０００９】
本発明の1つの実施例では、半導体構造は、第1主電極、および第2主電極、および制御電極を含んでもよい。1つの特定の実施例では、第1主電極および第2主電極へ、接続領域を提供可能である。他の実施例では、接続領域は、制御電極へ提供してもよい。好適な実施例では、第1および第2主電極の双方、および制御電極へ、本発明の説明のように製造された接続領域が提供可能である。
【００１０】
本発明の1つの特定の実施例では、半導体構造は、ソース領域、ドレイン領域、およびゲート電極を有する電界効果トランジスタとして形成可能であり、さらに、ソースおよびドレイン領域、および/またはゲート電極へ接続領域が提供可能である。
【００１１】
本発明の1つの実施例では、第1金属は、その仕事関数が、トランジスタに対して所望される値に可能な限り近くなるような方法で選択可能である。例をあげると、NMOSTが形成された場合、選択される金属は、NMOSTに要求される値に可能な限り近い、すなわち、およそ4.2eVの仕事関数を有している。同じことがPMOSTに対しても適用され、その場合は、およそ5.2eV付近の仕事関数を有する金属が選択される。
【００１２】
本発明のさらなる実施例では、少なくとも1つのNMOSトランジスタと、少なくとも1つのPMOSトランジスタを有する半導体装置が製造可能である。この場合、NMOSTの金属クラスタ層は、PMOSTの金属クラスタ層とは異なる金属から形成可能である。このようにして、その後、異なる仕事関数が取得可能となる。
【００１３】
本発明の1つの特定の実施例では、第1金属の原子は、気相からシリコン領域へと、金属原子のクラスタの形で適用可能である。このようにして、クラスタが全く存在しない開口部または部位が組み込まれる。他の実施例では、代替的手段として、第1金属層の原子は、基板のシリコン領域に適用される第1金属の均等な層によって適用されてもよく、その後、この均等な層に開口部が提供可能となる。本発明のさらなる他の実施例では、第1金属の原子は、イオン注入によって適用可能である。
【００１４】
さらに、本発明は、シリコン領域、および接続領域を備えた半導体構造を有する半導体装置を提供する。この半導体装置は本発明の方法を用いて得られる。
【００１５】
1つの特定の実施例では、半導体構造は、第1主電極、第2主電極、および制御電極を含んでもよい。さらに他の実施例では、半導体構造は、ソース領域、ドレイン領域、およびゲート電極を有する電界効果トランジスタでもよい。
【００１６】
本発明の他の特徴、特性、および利点は、例として本発明の基本原理を示した添付図面と共に、以下の詳細な説明から明確になろう。
【発明を実施するための最良の形態】
【００１７】
本発明は、様々な実施例を用い、および多数の図面に関連して以下で説明される。しかしながら、本発明は、これらの実施例および図面には制限されない。説明されている図面は、略図にすぎず、いかなる形での制限も意図するものではない。特定の概念について説明するための図面において、若干の要素の大きさは誇張されており、正確な縮尺とはなっていない。
【００１８】
本発明の方法は、ゲート電極1、およびソースおよびドレイン領域2、3を有する半導体構造の製造に使用可能である。第1に、本発明は、基板14とゲート電極1との間の誘電性領域25の近傍に、金属原子が存在していることにより、言わば、金属含有ゲート電極1が形成可能となるという洞察に基づいている。この時、ゲート電極1のシリコンをドーピングする必要は全く、または、ほとんどない。さらには、例えば、CMOS IC(相補的MOS；n型およびp型トランジスタの双方を含む)の場合は、2つのタイプのトランジスタに異なる金属を適用することにより、その仕事関数を各トランジスタに適合させることが可能である。本発明によれば、ゲート電極1と、その下の誘電性領域との間のボーダー領域内に、金属層を存在させることにより、ゲートの仕事関数が制御される(以下参照)。さらに、本発明は、ドーピング原子と同様の方法ではあるが、かなり異なるメカニズム、すなわち、カーケンドールと命名された効果に基づいて、金属原子がシリコン内で置換されるという洞察に基づいている。カーケンドール効果は、反応マトリクス内の外部原子の置換に基づいており、結果として、それらは、このタイプのマトリクスでは、反応マトリクスの最速拡散成分の方向とは逆の方向に置換される空孔を通して、言わば掃き出される。他方、雪掻き効果は、シリコン内、および金属珪化物内のドーピング原子の、異なる溶解度に基づく。金属珪化物内での溶解度はシリコン内よりはるかに小さいので、ドーピング原子は、金属珪化物から沈降して、その後、いまだに反応せずに残っているシリコン内に入ってゆく。この効果が、カーケンドール効果以外の物理的プロセスから起こっていることを理解するのは重要である。この効果は、あまりに溶解度が小さいために、増加した金属成分によってドーピング原子が反発を起こし、引き起こされる。そのため、雪掻き効果の場合、ドーピング原子は、金属成分の移動表面の正面へと押しやられる。
【００１９】
図1〜3は、本発明による方法の第1実施例に従う、一連の製造ステージにある半導体装置100の断面を、一貫して示した略図である。図中には、最も関連したステージのみが示されている。装置100の形成の出発点は、半導体ボディー12であり(図1)、本発明のこの実施例では、このボディーは、例えばシリコンから形成されてもよく、さらに基板14を有しており、さらにこの基板は、この実施例では、シリコンから同様に形成可能であり、基板内には、ソース領域2、ソース領域2と反対の伝導タイプのチャンネル領域4、およびソース領域2と同じ伝導タイプのドレイン領域3を有するMOSFETが形成される。チャンネル領域4の上には、例えば二酸化珪素から誘電性領域25が形成され、この上にゲート電極1があり、このゲート電極は、本実施例では多結晶シリコンを含んでもよい。
【００２０】
装置100は、半導体ボディー12の縁に、例えば、二酸化珪素などから形成可能な、トレンチまたはLOCOS(局所的酸化シリコン)絶縁として知られているような、絶縁領域15を含んでいる。ゲート電極1の両側には、同様に二酸化珪素から形成可能な、スペーサ13として知られているものがある。装置100は、このステージまで、 LOCOS酸化、注入、拡散、CVD、 (プラズマ)エッチング、およびフォトリソグラフィーなどのような、一般に知られている技術を用いた通例の方法で製造されている。
【００２１】
その後、半導体ボディー12の表面は、例えば、化学蒸着(CVD)などを用いて、例えばタングステンなどの第1金属から形成された金属クラスタ9の層で覆われる。化学蒸着の使用は、金属クラスタ層9のクラスタの間に、タングステンが全く存在しない、より一般には、第1金属が全く存在しない開口部9Aが存在することを意味する。第1金属から成るクラスタ層9内のこれらの中断は、本発明がうまく機能するために必要であるが、他の実施例では、代替的に、第1金属の均一な層として金属クラスタ層9の原子を適用し、その後、この均一な層内に開口部を形作ることにより、形成可能である。これらの開口部は、例えば、フォトリソグラフィーおよびエッチングを用いて形成されてもよい。さらに他の代替的手段では、半導体ボディー12の表面に不活性な材料の小さい粒子を適用可能であり、その後、この表面にわたって、第1金属の原子を層の形で適用可能である。その後、不活性な材料の粒子が選択的に取り除かれるリフト‐オフ技術を用いて、第1金属層に所望の開口部が提供可能である。
【００２２】
金属クラスタ層9のクラスタの厚みは、例えば、1〜2nmでもよく、また、このクラスタ層9内の開口部9Aの大きさは、例えば、1〜5nmでよい。金属クラスタ層9は、続くステップにおいて金属珪化物が形成される条件の下で、シリコンに不活性な金属から形成されるのが好ましい。さらに、これらの金属は、どちらのトランジスタが特定のアプリケーションで所望されているかに応じて、N-またはP-MOSTに対する適切な仕事関数を有していなければならない。タングステンに加えて、適当な金属の他の例は、モリブデン、タンタル、ジルコニウム、およびニオブを含んでもよい。
【００２３】
その後、第2金属から形成される金属領域8は、例えば蒸着などを用いて、金属クラスタ層9にわたって適用される。この金属領域8は、例えば、チタニウムを含んでいてもよく、さらに概して、シリコンとの反応による、例えばこの典型的実施例におけるチタニウム珪化物などの珪化物を形成可能な金属でなければならない。第2金属から形成された金属領域8は、第1金属から形成された金属クラスタ層9よりも厚く、5〜30nmの間、例えば15nmの厚みを有していてもよい。
その後、例えば半導体ボディー12上で実行される熱処理により、金属領域8の第2金属、この実施例ではチタニウムが、ソースおよびドレイン領域2、3の、さらにゲート電極1のシリコンと反応した結果、ソース領域2、ドレイン領域3、およびゲート電極1の位置へ、第2金属の珪化物、この典型的実施例ではチタニウム二珪化物5A、6A、7Aが形成される。これは、例えば500〜600℃の温度、一例をあげるなら550℃(図2参照)で実行可能である。このようにして、ソース領域2、ドレイン領域3、およびゲート電極1の接続領域5、6、7がそれぞれ形成される。カーケンドール効果の結果、珪化物形成反応に関係しない金属クラスタ層9の各クラスタは、誘電性領域25の方へゲート電極1内で置換される。したがって、注入された原子は、カーケンドール効果の結果として、ボーダー領域の方向へ押しやられる。例えば、チタニウム二珪化物が形成された場合、シリコンが最速移動の要素である。これは、例えばその時にシリコン内に存在していた外部原子が、チタニウムから離れる方向に移動し、またはより正確に、置換されることを意味する。したがって、本発明に従う方法では、第1金属の原子は、誘電性領域25の方向へ置換される。カーケンドール効果のための1つの重要な条件は、外部原子、すなわち、第1金属の原子が、インターラプションが提供される層の形をした領域内に存在していることである。同じ効果に起因して、そこに形成された金属珪化物5A、6Aに対するソース領域2およびドレイン領域3の位置で、金属クラスタ層9のクラスタは、ソース領域2およびドレイン領域3へと排出される。絶縁領域15の上方およびスペーサ13上に位置する金属領域8の、これらの部分は、その後、例えばウェットエッチング法などを用いて除去可能である。
【００２４】
通常600〜850℃の範囲での続く熱処理中に、珪化物形成反応が継続可能であり、シリコンはゲート電極1の位置で完全に消費される(図3)。その後、ゲート電極1の位置で、金属クラスタ層9が、誘電性領域25の近傍に、またはそれに接触して、さらに金属珪化物7Aの下方に位置する、ゲート電極1の一部を形成し、この実施例では、NMOSTに適し、かつこのトランジスタに所望される4.3eVという値の近傍の、4.6eVの仕事関数を有している。その後、一方では、ソース領域2およびドレイン領域3の位置で、ソース領域2とドレイン領域3のシリコンを含む部分の間に薄い金属クラスタ層9が存在し、また、他方では、これらの領域2、3上に、金属珪化物、この実施例ではチタニウム二珪化物5A、6Aが形成される。その結果、ソース領域2およびドレイン領域3の接触抵抗は小さくなる。
【００２５】
最終的に、トランジスタの製作は、当業者に既知の通例の方法で完成される。すなわち、1つ以上の誘電性層が、接触開口部に適用され、かつ提供され、その後、ソースおよびドレイン領域2、3、およびゲート電極1に対する接続導体を形成するために、例えばアルミニウムなどの導体層が適用され、
かつパターン化される。これらのステップは、再び簡明さのために図示されていない。個々の装置100は、例えばソーイングなどの分離技術により得られる。
【００２６】
上記の典型的実施例では、金属クラスタ層9は、ゲート電極1、およびソースおよびドレイン領域2、3の双方に提供される。一方のシリコンを含む部分と、他方の金属珪化物5A、6Aとの間の金属クラスタ層9は、ゲート電極1に関わりなく、ソースおよびドレイン領域2、3に提供可能であることに留意しなければならない。このようにして、既に上で議論したように、ソースおよびドレイン領域2、3に対する接続での接触抵抗は低減される。例えば、トランジスタのゲート電極1に、他の方法で既に金属が提供され、さらに、シリコン領域として形成されておらず、金属珪化物を含む接続領域が提供されていない場合は、独立して適用することが可能である。
【００２７】
後者のアプリケーションは、電界効果トランジスタの製造のみならず、例えば金属珪化物を含む接続領域がベースの領域およびエミッタ領域に提供される、バイポーラトランジスタの製造にも有利に使用可能であることに留意しなければならない。例えば、ショットキーダイオードまたはpnダイオードなどの、単一の半導体ダイオードぐらいしか含んでいない装置であっても、特に、ダイオード接合を形成する領域の1つが特に薄く、かつ、金属珪化物を含む接続領域が提供されている場合は、本発明に従う方法を用いて有利に製造可能である。
【００２８】
図4から図7は、本発明による方法の第2実施例に従う、一連の製造ステージにある半導体装置の断面図を、一貫して示す略図である。これらの図面についての議論では、特に、上述の方法に比べた相違点が説明される。対応する、または同一の処理ステップは、第1典型的実施例に関して上で議論したように実行可能である。
【００２９】
第1の典型的実施例との最も著しい相違は、この場合には、半導体ボディー12の表面、または、それに適用される半導体構造の表面に、金属クラスタ層9を形成する第1金属の原子がイオン注入ステップＩにより導入されることである(図4)。この第2実施例では、第1金属は、ちょうど第1の典型的実施例のように、例えば、タングステン、タンタル、ニオブ、またはジルコニウムのような、シリコンに不活性な金属であってもよい。このイオン注入ステップは、クラスタ層9内の第1金属の原子の間に、所望の開口部を自動的に提供する。加えて、この方法は、正確で、さらに再現可能であり、さらに局所的に実行し易い。注入エネルギーは、例えば40keVでよく、注入投与量は、例えば1〜5×1015at/cm2でよい。これにより、ソース領域2、ドレイン領域3、およびゲート電極1の位置で、金属クラスタ層9が形成される。
【００３０】
その後、装置100の製造は、第1の典型的実施例で既に議論したように継続される。まず、第2金属から形成された金属領域8が提供される(図5参照)。その後、例えば500℃〜600℃の温度の第1加熱ステップで、ソースおよびドレイン領域2、3の位置、およびゲート電極1の位置に金属珪化物5A、6A、7Aが形成可能であり、クラスタは、カーケンドール効果により、金属クラスタ層9から下向きに置換される(図6参照)。600℃〜850℃の温度で実行可能な第2熱処理においては、例えば、シリコンがゲート電極1の位置で完全に消費されるまで、これらの処理が継続される(図7参照)。
【００３１】
半導体装置のさらなる処理は、その後、当業者に既知の通例の方法で実行可能である。
【００３２】
図8から図13は、本発明による方法の第3実施例に従う、一連の製造ステージにある半導体装置の断面を、一貫して示す略図である。この典型的実施例と第1典型的実施例との最も著しい相違は、本典型的実施例では、CMOS ICが製造されるので、そこでは、NMOSおよびPMOSトランジスタの双方が形成されるという事実にある。この点から見て、本実施例では、半導体ボディー1は、反対の伝導タイプの2つのチャンネル領域4、40を含んでおり、このチャンネル領域4は、例えば基板14への適当なイオン注入などにより形成可能である。
【００３３】
まず、関連ステージでは、トランジスタのうちの1つ、本典型的実施例では第1トランジスタは、例えば二酸化珪素などから形成可能なマスク26で覆われている(図8)。その後、この典型的実施例では、例えばタングステン、タンタル、ジルコニウム、またはニオブなどのシリコンに不活性な第1金属の金属クラスタから形成される金属クラスタ層90が、半導体ボディー12の表面に形成される(図9)。その後、シリサイド化特性を有する第2金属から形成される第2金属層80が適用される。その後、適用された層80、90は、例えば、マスク26も除去するリフト‐オフ処理を用いて、第1トランジスタの位置で再び除去される。
【００３４】
その後、第2トランジスタ、したがって、金属クラスタ層90、および金属層80も、マスク27で覆われる(図10)。その後、シリコンとの反応に不活性で、第2トランジスタの金属クラスタ層90に選択された、第1金属とは異なる金属であることが好ましい第3金属から形成された金属クラスタ層9と、シリサイド化特性を有する第4金属から形成された金属層8が、もう一度適用される(図11)。その後、これらの層8、9(図12参照)は、例えば、リフト‐オフ処理により、第2トランジスタの位置で除去され、マスク27も除去される。
【００３５】
その後のステップでは、再び1回以上の熱処理において、金属珪化物5A、6A、7A、さらにこの場合は、好適には金属珪化物5A、6A、7Aとは異なる金属を含む金属珪化物50A、60A、70Aも、第1トランジスタおよび第2トランジスタの位置で、それぞれ形成される。再びカーケンドール効果の結果、金属クラスタ層9、90は、誘電性領域25、250の近傍に形成された金属珪化物5A、6A、7A、および50A、60A、70Aの下に形成される。一例として、第1トランジスタがNMOSTである場合は、このトランジスタに対する金属クラスタ層9は、こうしたトランジスタに対して所望される、ほぼ4.2eVの値に最も近い仕事関数を有する金属となるよう選択される。第2トランジスタがPMOSTである場合は、このトランジスタに対する金属クラスタ層90は、こうしたトランジスタに対して所望される、ほぼ5.2eVの値により近い仕事関数を有する、異なる金属となるよう選択される。
【００３６】
この変形では、この第3の典型的実施例において説明したように、第4金属8および第3金属9の選択の点から、さらに、そこから形成される層の厚みに関しても、最大の可能な自由度があることに留意しなければならない。明らかに、この変形は、例えば2つのトランジスタで金属8が同じで、同じ厚みを有する変形を与えるよう、容易に変更可能である。この場合、例えば、金属領域8が形成される前に、マスク26、27のリフト‐オフが実行される。さらに、所望であれば、簡単な変形により、NMOSTおよびPMOSTの双方のソースおよびドレイン領域2、3、および20、30に、同じ金属から作られた金属クラスタ層9、90を提供することも可能である。
【００３７】
本発明によれば、3つの重要な材料がある。すなわち、制御電極1を作成する材料、金属層8の材料、および金属クラスタ層9の材料である。制御電極1の材料、および金属層8の材料は、1つだけの拡散材料が存在する接合を形成しなければならない。その場合、本発明によれば、クラスタ層9の原子が誘電性領域25の方向に押しやられるので、結果として、制御電極1を形成する材料には、拡散要素を含むようなものが選ばれなければならない。制御電極1を形成する材料は、誘電性領域25に対してネガティブな影響を有していてはいけない。最後に、本発明に従う方法の最も重要な要件は、金属クラスタ層9を作成する材料が、いわゆる「カーケンドールマーカー」として作用しなければならないことである。これは、この材料が不活性で、珪化物化合物の形成中に、実質的に不動でなければならないことを意味する。実質的に不動とは、珪化物化合物が形成される関連温度で、材料が拡散しないことを意味する。
【００３８】
本発明は、本発明の範囲内で、当業者にとって、多数の変形形態および変更形態が可能であるので、説明された典型的実施例には制限されない。例えば、異なる形状、および/または異なる大きさを有する装置が製造可能である。また、Siから作られた基板14に代わる手段として、ガラス、セラミック、またはプラスチックから作られた基板14の使用も可能である。したがって、半導体ボディー12は、いわゆるSOI(シリコンオンインシュレータ)により形成可能である。このコンテキストでは、いわゆる基板搬送技術も任意に使用可能である。
【００３９】
また、例の中で言及されたもの以外の材料も、本発明の範囲内で使用可能であることにも留意しなければならない。例えば、チタニウムの代わりに、ニッケルおよびコバルトなどの他の金属も使用可能である。これらの金属のうちの1つの層およびシリコンの層が適用される順序の決定については、珪化物のどの要素が形成されるのか、すなわち、一方にはニッケルまたはコバルト、さらに、他方には珪化物の形成中に最も速く拡散するシリコンを、明白に確定させなければならない。これは、コバルト一珪化物とコバルト二珪化物のように、同じ金属の2つの異なる珪化物について異なることになると考察可能である。さらに、上記または他の材料に対しては、エピタキシ、CVD(化学蒸着)、スパッタリング、および蒸着などの他の堆積技術も使用可能である。また、ウェットケミカルエッチング法に代えて、例えばプラズマエッチングなどの「ドライ」技術も可能である。
【００４０】
また、誘電体層25が、すべてのトランジスタに対して、同一材料のものであったり、または同じ厚みを有していたりする必要はないことにも留意しなければならない。
【００４１】
さらに、装置100は、任意に集積回路の形式をとった、より多数のダイオード、および/または、トランジスタおよび抵抗、および/または、コンデンサーなどの、アクティブおよびパッシブな半導体要素、または電子部品をさらに含んでいてもよいことに留意しなければならない。製造は、明らかに適切に適合される。しかしながら、上ですでに留意したように、本方法は、１つの任意のバイポーラ、トランジスタ、または1個のダイオードすらも含んでいる、個々の(準)離散的装置の製造にも有利に使用可能である。
【００４２】
本発明は特定の好ましい実施例を参照して説明されてきたが、当業者にとって、本発明の保護の範囲から逸脱することなく、形式や細部に対する様々な代替および変更が可能であることは明白であろう。
【図面の簡単な説明】
【００４３】
【図１】本発明による方法の第1実施例に従う、一連の製造ステージにある半導体装置の断面を示す略図である。
【図２】本発明による方法の第1実施例に従う、一連の製造ステージにある半導体装置の断面を示す略図である。
【図３】本発明による方法の第1実施例に従う、一連の製造ステージにある半導体装置の断面を示す略図である。
【図４】本発明による方法の第2実施例に従う、一連の製造ステージにある半導体装置の断面を示す略図である。
【図５】本発明による方法の第2実施例に従う、一連の製造ステージにある半導体装置の断面を示す略図である。
【図６】本発明による方法の第2実施例に従う、一連の製造ステージにある半導体装置の断面を示す略図である。
【図７】本発明による方法の第2実施例に従う、一連の製造ステージにある半導体装置の断面を示す略図である。
【図８】本発明による方法の第3実施例に従う、一連の製造ステージにある半導体装置の断面を示す略図である。
【図９】本発明による方法の第3実施例に従う、一連の製造ステージにある半導体装置の断面を示す略図である。
【図１０】本発明による方法の第3実施例に従う、一連の製造ステージにある半導体装置の断面を示す略図である。
【図１１】本発明による方法の第3実施例に従う、一連の製造ステージにある半導体装置の断面を示す略図である。
【図１２】本発明による方法の第3実施例に従う、一連の製造ステージにある半導体装置の断面を示す略図である。
【図１３】本発明による方法の第3実施例に従う、一連の製造ステージにある半導体装置の断面を示す略図である。
【符号の説明】
【００４４】
１  ゲート電極
２、２０  ソース領域
３、３０  ドレイン領域
５、６、７  接続領域
５Ａ、６Ａ、７Ａ、５０Ａ、６０Ａ、７０Ａ  金属珪化物
８、８０  金属層
９、９０  金属クラスタ層
９Ａ  開口部
１２  半導体ボディー
１４  基板
２５  誘電性領域
１００  半導体装置
【図１】
0004722448.tif 000002
【図２】
0004722448.tif 000003
【図３】
0004722448.tif 000004
【図４】
0004722448.tif 000005
【図５】
0004722448.tif 000006
【図６】
0004722448.tif 000007
【図７】
0004722448.tif 000008
【図８】
0004722448.tif 000009
【図９】
0004722448.tif 000010
【図１０】
0004722448.tif 000011
【図１１】
0004722448.tif 000012
【図１２】
0004722448.tif 000013
【図１３】
0004722448.tif 000014