(57)【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に部分的に形成された絶縁層とを含むチップと、
前記絶縁層上に部分的に形成された再配線と、
前記チップの全周にわたって、前記絶縁層の縁部上面および側面、ならびに前記半導体基板上に跨って形成されたダム層と、
前記ダム層上に全周にわたって形成されたポストと、
前記絶縁層、前記再配線および前記ダム層、ならびに前記ポストの側面を被覆する封止樹脂と
を含むことを特徴とする半導体装置。
【請求項２】
前記ポストの外側面が前記封止樹脂で被覆されずに露出していることを特徴とする請求項１記載の半導体装置。
【請求項３】
半導体基板と、前記半導体基板上に部分的に形成された絶縁層とを含むチップを形成する工程と、
前記絶縁層上に部分的に再配線を形成する工程と、
前記チップの全周にわたって、前記絶縁層の縁部上面および側面、ならびに前記半導体基板上に跨ってダム層を形成する工程と、
前記ダム層上に全周にわたってポストを形成する工程と、
前記絶縁層、前記再配線および前記ダム層、ならびに前記ポストの側面を被覆する封止樹脂を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
前記再配線と前記ダム層とを同時に形成することを特徴とする請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特にウェハレベルパッケージ（Wafer Level Package，ＷＬＰ）構造の半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、ウェハにチップを形成する工程から個々のチップをダイシングする工程に至る、パッケージングを含む全ての工程をウェハの状態で行うＷＬＰ技術が注目されている。ＷＬＰ技術は、半導体装置の小型・高性能化、実装密度の高密度化、製造プロセスの効率化等を図る技術として期待されている。
【０００３】
ところで、半導体装置のパッケージには、通常、その用途や要求特性等を考慮し、最適な樹脂が用いられる。また、樹脂封止の際には、チップの形態に応じ、その性能を損なわないように留意する必要がある。例えば、いわゆるエアブリッジ配線構造を有するチップの場合には、その配線部分に形成される空間内への樹脂の侵入は避けなければならず、そのために、その配線部分の外周に枠型のダム用突起電極を形成して樹脂の侵入を抑制するようにした提案等もなされている（特許文献１参照）。
【特許文献１】特開平６−２５２２０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＷＬＰ構造の半導体装置も通常は樹脂を用いてパッケージが形成されるが、ＷＬＰ構造の場合には、以下に示すような問題点があった。
図５０は従来のＷＬＰ構造の半導体装置の一例の要部断面模式図である。
【０００５】
なお、この図５０には、ＷＬＰ技術を用いてダイシングまで行ったＷＬＰ構造の半導体装置１００を図示している。
この半導体装置１００には、半導体基板としてシリコン（Ｓｉ）基板１０１が用いられている。このＳｉ基板１０１には、所定のトランジスタ構造（図示せず。）が形成されており、このようなＳｉ基板１０１上に酸化シリコン（ＳｉＯ2）膜等の層間絶縁膜１０２が形成されている。この層間絶縁膜１０２上には、アルミニウム（Ａｌ）のパッド１０３が形成されている。パッド１０３は、層間絶縁膜１０２内に形成された配線やビア（共に図示せず。）により、Ｓｉ基板１０１に形成されたトランジスタと電気的に接続された状態になっている。層間絶縁膜１０２上には、パッド１０３の表面の一部を残してＳｉＯ2膜等のカバー膜１０４が形成されており、さらに、層間絶縁膜１０２およびカバー膜１０４を覆うようにしてポリイミド（ＰＩ）膜１０５が形成されている。
【０００６】
ＷＬＰ構造の半導体装置１００では、このようなチップのカバー膜１０４やＰＩ膜１０５で被覆されていないパッド１０３上、およびＰＩ膜１０５上に、銅（Ｃｕ）を用いた所定パターンの再配線１０６が形成されている。そして、この再配線１０６には、封止樹脂１０７を貫通する、Ｃｕを用いたポスト１０８の一端側が接続され、その他端側には半田バンプ１０９が接続されている。
【０００７】
このような構成を有する半導体装置１００では、その縁部に残るスクライブ領域１１０において、Ｓｉ基板１０１と封止樹脂１０７とが直接接触するようになる。しかし、Ｓｉ基板１０１と封止樹脂１０７とは熱膨張係数の差が比較的大きい。そのため、半導体装置１００の動作時の発熱や、半導体装置１００の周辺に配置されている他の素子や機器の発熱等により、半導体装置１００の側面にあるＳｉ基板１０１と封止樹脂１０７との接触部分１１１を起点に、クラック１１２（図５０中点線）が生じてしまう場合がある。そして、このようなクラック１１２が発生すると、Ｓｉ基板１０１やＰＩ膜１０５と封止樹脂１０７とが剥離してしまったり、クラック１１２がチップの内部にまで進入してチップの内部に剥離が生じてしまったりする場合がある。このような剥離が生じた場合、半導体装置１００は、その性能が劣化してしまう可能性が高くなる。
【０００８】
なお、このような封止樹脂等の剥離の問題は、ＷＬＰ構造の場合に限らず、ＷＬＰ技術を用いないで形成される従来のＣＳＰ（Chip Size Package）等、完成体が同様の構造になるものについても生じ得る。
【０００９】
本発明はこのような点に鑑みてなされたものであり、耐熱性に優れた信頼性の高い半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一観点によれば、半導体基板と、前記半導体基板上に部分的に形成された絶縁層とを含むチップと、前記絶縁層上に部分的に形成された再配線と、前記チップの全周にわたって、前記絶縁層の縁部上面および側面、ならびに前記半導体基板上に跨って形成されたダム層と、前記ダム層上に全周にわたって形成されたポストと、前記絶縁層、前記再配線および前記ダム層、ならびに前記ポストの側面を被覆する封止樹脂とを含む半導体装置が提供される。
【００１１】
このような半導体装置によれば、チップと封止樹脂との間に挟まれたダム層が形成される。これにより、チップとダム層、ダム層と封止樹脂が密着し、加熱環境下においても、チップと封止樹脂の剥離やチップ内部の剥離が抑制されるようになる。
【００１２】
また、本発明の一観点によれば、半導体基板と、前記半導体基板上に部分的に形成された絶縁層とを含むチップを形成する工程と、前記絶縁層上に部分的に再配線を形成する工程と、前記チップの全周にわたって、前記絶縁層の縁部上面および側面、ならびに前記半導体基板上に跨ってダム層を形成する工程と、前記ダム層上に全周にわたってポストを形成する工程と、前記絶縁層、前記再配線および前記ダム層、ならびに前記ポストの側面を被覆する封止樹脂を形成する工程とを含む半導体装置の製造方法が提供される。
【００１３】
このような半導体装置の製造方法によれば、チップと封止樹脂との間に挟まれたダム層が形成される。これにより、加熱環境下においても、チップと封止樹脂の剥離やチップ内部の剥離が抑制される半導体装置が得られるようになる。
【発明の効果】
【００１４】
チップとダム層、ダム層と封止樹脂が強く密着し、加熱環境下においてもチップと封止樹脂の剥離やチップ内部の剥離を抑制することができるようになるため、耐熱性に優れた信頼性の高い半導体装置が実現可能になる。また、ＷＬＰ技術を用いて信頼性の高い高性能のＷＬＰ構造の半導体装置が実現可能になる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を、ＷＬＰ構造の半導体装置を例に、図面を参照して詳細に説明する。
まず、第１の実施の形態について説明する。
【００１６】
図１は第１の実施の形態の半導体装置の一例の要部断面模式図である。
なお、この図１には、ＷＬＰ技術を用いてダイシングまで行ったＷＬＰ構造の半導体装置１を図示している。
【００１７】
この半導体装置１には、半導体基板としてＳｉ基板２が用いられている。このＳｉ基板２には、所定のトランジスタ構造（図示せず。）が形成されており、このようなＳｉ基板２上には、ＳｉＯ2膜や窒化シリコン（ＳｉＮ）膜等の層間絶縁膜３が形成されている。この層間絶縁膜３は、単層構造、多層構造のいずれであってもよい。層間絶縁膜３上には、Ａｌのパッド４が形成されている。パッド４は、層間絶縁膜３内に形成された配線やビア（共に図示せず。）により、Ｓｉ基板２に形成されたトランジスタと電気的に接続された状態になっている。また、層間絶縁膜３上には、パッド４の表面の一部を残してＳｉＯ2膜やＳｉＮ膜等のカバー膜５が形成されており、さらに、層間絶縁膜３およびカバー膜５を覆うようにしてＰＩ膜６が形成されている。これにより、半導体装置１のチップが構成されている。
【００１８】
ＷＬＰ構造の半導体装置１では、このような構成のチップのカバー膜５やＰＩ膜６で被覆されていないパッド４上およびＰＩ膜６上に、Ｃｕを用いた所定パターンの再配線７が形成されている。さらに、チップの縁部において層間絶縁膜３とカバー膜５を覆っているＰＩ膜６の側面とその近傍には、Ｃｕを用いてダム層８が形成されている。ダム層８は、ＰＩ膜６の上面から側面、さらにＳｉ基板２のスクライブ領域９上に跨って形成されている。なお、このダム層８は、例えば、後述のように、再配線７と同時に形成することが可能である。
【００１９】
そして、このような構造の一方の面側を覆うようにしてエポキシ樹脂やアクリル樹脂等を用いた封止樹脂１０が形成され、再配線７には、外部接続用の導電部材として、封止樹脂１０を貫通して形成された、Ｃｕを用いたポスト１１の一端側が接続されている。また、そのポスト１１の他端側には、同じく外部接続用の導電部材である半田バンプ１２が接続されている。
【００２０】
このように、半導体装置１のダム層８は、チップの縁部において、チップと封止樹脂１０との間に挟まれるようにして設けられている。ここで、半導体装置１のダム層８について、より詳細に説明する。
【００２１】
図２は第１の実施の形態の半導体装置のダム層の概略模式図である。ただし、図２では、図１に示した半導体装置１の構成要素のうち、Ｓｉ基板２、ダム層８およびポスト１１のみを図示し、半導体装置１のその他の構成要素についてはその図示を省略している。
【００２２】
図１に示したようにＰＩ膜６の側面とその近傍に形成されたダム層８は、図２に示すように、チップが形成される領域（「チップ領域」という。）７０の外周を囲むように、全周にわたって形成されている。
【００２３】
このようなダム層８には、Ｓｉ基板２と封止樹脂１０とを密着させた場合に比べ、Ｓｉ基板２、ＰＩ膜６および封止樹脂１０のいずれとも良好な密着性を示す材料、すなわち、Ｓｉ基板２、ＰＩ膜６および封止樹脂１０に対し一定レベル以上の強い密着力を示す材料が用いられる。
【００２４】
このように、第１の実施の形態の半導体装置１は、ダム層８がＰＩ膜６上とＳｉ基板２上に跨って形成され、さらに、ダム層８とＰＩ膜６との間、ダム層８とＳｉ基板２との間、およびダム層８と封止樹脂１０との間は、いずれにおいても強い密着力が得られるようになっている。このようなダム層８がチップの全周にわたって形成されていることにより、たとえ半導体装置１の側面のＳｉ基板２と封止樹脂１０との接合部分を起点とするクラックが生じたとしても、ダム層８より内部へのクラックの進入を抑えることが可能になる。その結果、封止樹脂１０やチップ内部の剥離を抑制し、半導体装置１が加熱環境下に置かれた場合にも、その性能維持を図ることが可能になる。
【００２５】
また、再配線７やダム層８に対してブラスト処理や黒化処理といった表面処理を施すようにすれば、それらと封止樹脂１０との間の密着性をさらに高めることが可能になるため、より効果的に封止樹脂１０等の剥離を抑制することが可能になる。
【００２６】
また、ダム層８を半導体装置１のグランド電極に接続するようにすれば、シールド効果を得ることも可能である。
なお、ここでは、ダム層８のＳｉ基板２上に位置する端面が半導体装置１の側面から封止樹脂１０の内部に入り込んだ構成を例にして述べたが、ダム層８のこの端面を半導体装置１の側面に露出させた構成とすることも可能である。その場合、半導体装置１の側面では、Ｓｉ基板２と封止樹脂１０とが間にダム層８を挟んで全周にわたって接触していない状態になるので、ダム層８とＳｉ基板２および封止樹脂１０との間の強い密着力により、クラックの発生自体を抑えることが可能になる。
【００２７】
また、ここでは、ポスト１１の上端部がある程度封止樹脂１０から露出している構成を例にして述べたが、ポスト１１は、再配線７と半田バンプ１２との間の導通が確保される限り、その上端面のみが封止樹脂１０から露出するような構成とすることも可能である。
【００２８】
また、ここでは、ＰＩ膜６が層間絶縁膜３とカバー膜５の側面を覆うような構成を例にして述べたが、次の図３に示すように、ＰＩ膜６が層間絶縁膜３とカバー膜５の側面を覆わない構成とした場合でも、上記同様の効果を得ることが可能である。
【００２９】
図３はＰＩ膜の別の形成例を示す要部断面模式図である。
図３に示すように、ＰＩ膜６が層間絶縁膜３とカバー膜５の側面を覆わない構成、すなわちＰＩ膜６がカバー膜５の上面にのみ形成されている構成の場合にも、ダム層８をＰＩ膜６の上面から、層間絶縁膜３およびカバー膜５の側面、さらにＳｉ基板２のスクライブ領域９上に跨るように形成することにより、上記同様、封止樹脂１０やチップ内部の剥離の発生を抑制することが可能である。
【００３０】
なお、以上の説明では、Ｃｕを用いてダム層８を構成することとしたが、原理的には、Ｓｉ基板２、ＰＩ膜６、封止樹脂１０等に対して一定レベル以上の密着力を確保できれば、ダム層８の材質は限定されない。ＰＩ膜６を他の材質の膜に変更した場合や、封止樹脂１０の材質を変更した場合も、同様である。
【００３１】
また、以上の説明では、１チップにパッド４とポスト１１をそれぞれ１つずつ有する構成を例示したが、チップには複数のパッド４および複数のポスト１１が形成されていても構わない。
【００３２】
図４は第１の実施の形態の半導体装置の一例の要部平面模式図、図５は図４のＡ−Ａ断面模式図、図６は図４のＢ−Ｂ断面模式図である。ただし、図４から図６では、封止樹脂１０および半田バンプ１２についてはその図示を省略している。
【００３３】
半導体装置１は、図４に示すように、複数のポスト１１と再配線７を備えた構成であってもよい。その場合、各ポスト１１はそれぞれ、図５に示すように、再配線７に接続され、各ポスト１１が接続された再配線７はそれぞれ、図６に示すように、パッド４に接続される。そして、図４および図６に示したように、ダム層８は、これらのポスト１１や再配線７、パッド４等が形成された領域を囲むように、その全周にわたって形成される。
【００３４】
以下では、説明の便宜上、１チップ内にパッド４とポスト１１を１つずつ有する場合を例にして説明する（ただし、第５の実施の形態のポストレス構造は除く。）。
続いて、第１の実施の形態の半導体装置１の形成方法について説明する。
【００３５】
図７から図２０は第１の実施の形態の半導体装置１の形成方法の一例を示す図である。以下、形成方法を順を追って説明する。
図７は開口窓形成工程の要部断面模式図である。
【００３６】
まず、常法に従い、Ｓｉ基板２に対し、各チップの形成領域にトランジスタ構造を形成した後、必要な配線やビアを形成しながら層間絶縁膜３を形成し、トランジスタに電気的に接続されたパッド４を形成する。その後、カバー膜５を形成して、パッド４の表面の一部が露出するようにカバー膜５に開口窓１３を形成する。さらに、チップ間のスクライブ領域９にあるカバー膜５および層間絶縁膜３も除去する。
【００３７】
図８はＰＩ膜形成工程の要部断面模式図である。
開口窓１３の形成後は、まず、全面にＰＩを塗布し、膜厚約２μｍ〜約１０μｍのＰＩ膜６を形成する。そして、そのＰＩ膜６を、開口窓１３の部分のパッド４の表面およびスクライブ領域９のＳｉ基板２の表面が露出するようにパターニングする。
【００３８】
図９はシードメタル形成工程の要部断面模式図である。
ＰＩ膜６のパターニング後は、再配線７やダム層８の形成に用いるシードメタル１４をスパッタリングによって全面に形成する。シードメタル１４は、Ｓｉ基板２やＰＩ膜６との密着性を考慮し、例えば、下層側にチタン（Ｔｉ）、チタンタングステン（ＴｉＷ）、クロム（Ｃｒ）等をスパッタした後、その上層側にＣｕをスパッタし、上下層の合計膜厚が約０．２μｍ〜約１μｍになるようにして形成する。
【００３９】
図１０は再配線およびダム層用レジストパターニング工程の要部断面模式図である。
シードメタル１４の形成後は、液状レジストやフィルムレジストを用い、再配線７およびダム層８を形成すべき領域が開口されたパターンを有するレジスト１５を形成する。すなわち、レジスト１５の再配線７に対応した部分は、パッド４や後に形成するポスト１１の形成位置等に応じた所定パターンで形成し、レジスト１５のダム層８に対応した部分は、チップの外周を囲むようなパターンで形成する。
【００４０】
図１１は再配線およびダム層形成工程の要部断面模式図、図１２は第１のレジスト剥離工程の要部断面模式図である。
レジスト１５の形成後は、図１１に示すように、レジスト１５をマスクにしてＣｕの電解めっきを行い、シードメタル１４上に膜厚約５μｍ〜約１０μｍのＣｕのめっき層１６を形成する。めっき層１６の形成後は、レジスト１５を剥離し、図１２に示した状態を得る。なお、この電解めっき以後の適当な段階で、めっき層１６に対し、後で形成する封止樹脂１０との密着力を高めるために、ブラスト処理や黒化処理等の表面処理を施すようにしてもよい。
【００４１】
図１３はポスト用レジストパターニング工程の要部断面模式図である。
めっき層１６の形成に用いたレジスト１５の剥離後は、液状レジストやフィルムレジストを用い、外部接続用のポスト１１を形成すべき領域が開口されたパターンのレジスト１７を形成する。
【００４２】
図１４はポスト形成工程の要部断面模式図、図１５は第２のレジスト剥離工程の要部断面模式図である。
レジスト１７の形成後は、図１４に示すように、レジスト１７をマスクにしてＣｕの電解めっき、あるいは順にＣｕ，ニッケル（Ｎｉ），金（Ａｕ）の電解めっきを行い、めっき層１６上に、高さ約５０μｍ〜約１００μｍ、直径約１００μｍのポスト１１を形成する。ポスト１１の形成後は、レジスト１７を剥離し、図１５に示した状態を得る。なお、このレジスト１７の剥離後に、めっき層１６およびポスト１１に対し、後で形成する封止樹脂１０との密着力を高めるための表面処理を施すようにしてもよい。
【００４３】
図１６はシードメタルエッチング工程の要部断面模式図である。
ポスト１１の形成に用いたレジスト１７の剥離後は、露出するシードメタル１４を、めっき層１６をマスクにして、全面エッチングにより除去する。その結果、めっき層１６の下層にのみシードメタル１４が残り、これにより、シードメタル１４とめっき層１６とで構成される再配線７およびダム層８が所定位置にそれぞれ形成されるようになる。
【００４４】
なお、後述のダイシング工程では、ダイシングライン上にメタル材料が存在していると工程上不具合が生じる場合があるため、スクライブ領域９には、図１６に示したように、シードメタル１４等のメタル材料が残らない領域を形成しておき、そのような領域でウェハがダイシングされるようにすることが製造上は好ましい。
【００４５】
図１７は封止樹脂形成工程の要部断面模式図である。
シードメタル１４のエッチング後は、封止樹脂１０の形成を行う。封止樹脂１０は、エポキシ樹脂等を用いたモールド成形により形成しても、あるいはアクリル樹脂等の液状樹脂を塗布して形成してもよい。このとき、封止樹脂１０は、ポスト１１の上端を含む全体が封止樹脂１０内に封入されるような厚みで形成する。
【００４６】
図１８はポスト露出処理工程の要部断面模式図である。
封止樹脂１０を所定の厚みで形成した後は、内部に封入されているポスト１１の上端部を露出させる処理を行う。ポスト１１の上端部を露出させる方法としては、厚く形成した封止樹脂１０を表面から徐々に研削していく方法や、封止樹脂１０をアッシングによって除去していく方法等を用いることができる。
【００４７】
図１９は半田バンプ形成工程の要部断面模式図である。
ポスト１１の上端部を露出させた後は、そのポスト１１の露出部分に半田バンプ１２を形成する。半田バンプ１２の形成には、公知の印刷法や半田ボール搭載法等を用いることができ、その後、リフローが行われる。
【００４８】
図２０はダイシング工程の要部断面模式図である。
半田バンプ１２の形成後は、常法に従い、ダイヤモンドソー１８を用いて、スクライブ領域９（ここではメタル材料が存在しない領域）でダイシングを行い、図１に示したような構成の個々の半導体装置１を得る（ただし、図１から図６においては、再配線７およびダム層８のシードメタル１４の部分についてはその図示を省略している。）。
【００４９】
以上のような形成方法によれば、ダム層８を再配線７と同時に形成することができる。そのため、従来用いられている製造装置を用い、また、製造工程数を増加させることなく、ダム層８を形成することができる。なお、ダム層８を再配線７と別工程で形成することも可能であり、その場合は、ダム層８と再配線７を異なる材質で構成することもできる。
【００５０】
次に、第２の実施の形態について説明する。
図２１は第２の実施の形態の半導体装置の一例の要部断面模式図、図２２は第２の実施の形態の半導体装置のダム層の概略模式図である。
【００５１】
なお、図２１および図２２では、図１および図２に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。また、図２２では、図２１に示した半導体装置２０の構成要素のうち、Ｓｉ基板２、ダム層８およびポスト１１，２１のみを図示し、半導体装置２０のその他の構成要素についてはその図示を省略している。
【００５２】
図２１に示した半導体装置２０は、図２２に示すように、チップの全周にわたって設けられたダム層８上でチップの四隅に相当する位置にポスト２１が形成されている点で、上記第１の実施の形態の半導体装置１と相違する。
【００５３】
このような構成を有する半導体装置２０では、ダム層８のほかに４つのポスト２１が形成されていることにより、ポスト２１と封止樹脂１０とが強く密着するため、半導体装置２０が加熱環境下に置かれた場合にも、ポスト２１によって封止樹脂１０に生じる熱応力が緩和され、封止樹脂１０の剥離が効果的に抑制されるようになる。
【００５４】
また、この半導体装置２０では、上記第１の実施の形態と同様、チップの全周にわたってダム層８が形成されていることにより、その側面からのクラックに起因する封止樹脂１０やチップ内部の剥離も抑制されるようになる。
【００５５】
続いて、第２の実施の形態の半導体装置２０の形成方法の一例について説明する。
半導体装置２０の形成において、上記第１の実施の形態の図７から図１２に示した工程は同じである。ここでは、それ以降の工程について、以下の図２３から図３０を参照して説明する。
【００５６】
図２３は第２の実施の形態のポスト用レジストパターニング工程の要部断面模式図である。
図１２に示したようにめっき層１６を形成してレジスト１５を剥離した後は、液状レジストやフィルムレジストを用い、ポスト１１，２１を形成すべき領域が開口されたパターンを有するレジスト２２を形成する。すなわち、この例では、後にポスト１１が形成されるめっき層１６上の所定位置、およびポスト２１が形成されるめっき層１６上のチップの四隅に相当する位置（図中点線）に開口部を有するレジスト２２を形成する。
【００５７】
図２４は第２の実施の形態のポスト形成工程の要部断面模式図、図２５は第２の実施の形態の第２のレジスト剥離工程の要部断面模式図である。
レジスト２２の形成後は、図２４に示すように、レジスト２２をマスクにしてＣｕあるいはＣｕ，Ｎｉ，Ａｕの電解めっきを行い、レジスト２２の開口部のめっき層１６上に、高さ約５０μｍ〜約１００μｍのポスト１１，２１を形成する。ポスト１１，２１の形成後は、レジスト２２を剥離し、図２５に示した状態を得る。なお、レジスト２２の剥離後に、めっき層１６およびポスト１１，２１に対し、後で形成する封止樹脂１０との密着力を高めるための表面処理を施すようにしてもよい。
【００５８】
このようにしてポスト１１，２１を形成した後は、上記第１の実施の形態と同様の手順で形成を行うことができる。
図２６は第２の実施の形態のシードメタルエッチング工程の要部断面模式図、図２７は第２の実施の形態の封止樹脂形成工程の要部断面模式図、図２８は第２の実施の形態のポスト露出処理工程の要部断面模式図、図２９は第２の実施の形態の半田バンプ形成工程の要部断面模式図、図３０は第２の実施の形態のダイシング工程の要部断面模式図である。
【００５９】
ポスト１１，２１の形成に用いたレジスト２２の剥離後は、まず、図２６に示すように、露出するシードメタル１４を、めっき層１６およびポスト１１，２１をマスクにして、全面エッチングにより除去する。これにより、シードメタル１４とめっき層１６とで構成される再配線７およびダム層８が所定位置にそれぞれ形成されるようになる。
【００６０】
その後、図２７に示すように、モールド成形や液状樹脂の塗布により、全体が封入されるような厚みで封止樹脂１０を形成し、図２８に示すように、研削やアッシング等の方法で封止樹脂１０の一部を除去し、内部に封入されているポスト１１，２１の上端部を露出させる。ポスト１１，２１の上端部の露出後は、図２９に示すように、ポスト１１にのみ半田バンプ１２を形成する。
【００６１】
最後に、図３０に示すように、ダイヤモンドソー１８を用いてダイシングを行い、図２１に示したような構成の個々の半導体装置２０を得る（ただし、図２１および図２２においては、再配線７およびダム層８のシードメタル１４の部分についてはその図示を省略している。）。
【００６２】
以上のような形成方法によれば、ダム層８を再配線７と同時に形成することができ、さらに、ポスト１１，２１を同時に形成することができる。そのため、従来用いられている製造装置を用い、また、製造工程数を増加させることなく、ダム層８およびポスト２１を形成することができる。なお、ダム層８を再配線７と別工程で形成したり、ポスト１１，２１を別工程で形成したりすることも可能である。
【００６３】
なお、この第２の実施の形態においては、チップの全周にわたって設けられたダム層８上の、チップの四隅に相当する位置に、それぞれポスト２１を設ける構成としたが、ポスト２１は、必ずしもチップの四隅に相当する位置に設けられていることを要しない。複数のポストがチップの全周にわたるダム層８上に間欠的に設けられている場合には、上記のポスト２１を形成したときと同様の効果を得ることが可能である。
【００６４】
次に、第３の実施の形態について説明する。
図３１は第３の実施の形態の半導体装置の一例の要部断面模式図、図３２は第３の実施の形態の半導体装置のダム層の概略模式図である。
【００６５】
なお、図３１および図３２では、図１および図２に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。また、図３２では、図３１に示した半導体装置３０の構成要素のうち、Ｓｉ基板２、ダム層８およびポスト１１，３１のみを図示し、半導体装置３０のその他の構成要素についてはその図示を省略している。
【００６６】
図３１に示した半導体装置３０は、図３２に示すように、チップの全周にわたって設けられたダム層８上に同じように全周にわたってポスト３１が形成されている点で、上記第１の実施の形態の半導体装置１と相違する。
【００６７】
このような構成を有する半導体装置３０では、ダム層８のほかにポスト３１が形成されていることにより、ポスト３１と封止樹脂１０とが強く密着するため、加熱環境下においても、封止樹脂１０の剥離が効果的に抑制されるようになる。
【００６８】
また、この半導体装置３０では、このように全周にわたってポスト３１が形成されていることにより、パッケージ強度が増すため、ピンセットによるピックアップ時等、その取扱いが非常に容易になる。さらに、このようにポスト３１が形成されていることにより、パッケージの反りの発生も抑制されるようになる。
【００６９】
また、この半導体装置３０では、上記第１の実施の形態と同様、チップの全周にわたってダム層８が形成されていることにより、その側面からのクラックに起因する封止樹脂１０やチップ内部の剥離も抑制されるようになる。
【００７０】
続いて、第３の実施の形態の半導体装置３０の形成方法の一例について説明する。
半導体装置３０の形成において、上記第１の実施の形態の図７から図１２に示した工程は同じである。ここでは、それ以降の工程について、以下の図３３から図４０を参照して説明する。
【００７１】
図３３は第３の実施の形態のポスト用レジストパターニング工程の要部断面模式図である。
図１２に示したようにめっき層１６を形成してレジスト１５を剥離した後は、ポスト１１，３１を形成すべき領域が開口されたパターンを有するレジスト３２を形成する。すなわち、この例では、後にポスト１１が形成されるめっき層１６上の所定位置、およびチップの全周にわたってポスト３１が形成されるめっき層１６上の位置に開口部を有するレジスト３２を形成する。
【００７２】
図３４は第３の実施の形態のポスト形成工程の要部断面模式図、図３５は第３の実施の形態の第２のレジスト剥離工程の要部断面模式図である。
レジスト３２の形成後は、図３４に示すように、レジスト３２をマスクにしてＣｕあるいはＣｕ，Ｎｉ，Ａｕの電解めっきを行い、レジスト３２の開口部のめっき層１６上に高さ約５０μｍ〜約１００μｍのポスト１１，３１を形成する。ポスト１１，３１の形成後は、レジスト３２を剥離し、図３５に示した状態を得る。なお、このレジスト３２の剥離後に、めっき層１６およびポスト１１，３１に対し、後で形成する封止樹脂１０との密着力を高めるための表面処理を施すようにしてもよい。
【００７３】
このようにしてポスト１１，３１を形成した後は、上記第１の実施の形態と同様の手順で形成を行うことができる。
図３６は第３の実施の形態のシードメタルエッチング工程の要部断面模式図、図３７は第３の実施の形態の封止樹脂形成工程の要部断面模式図、図３８は第３の実施の形態のポスト露出処理工程の要部断面模式図、図３９は第３の実施の形態の半田バンプ形成工程の要部断面模式図、図４０は第３の実施の形態のダイシング工程の要部断面模式図である。
【００７４】
ポスト１１，３１の形成に用いたレジスト３２の剥離後は、まず、図３６に示すように、露出するシードメタル１４を、めっき層１６およびポスト１１，３１をマスクにして、全面エッチングにより除去する。これにより、シードメタル１４とめっき層１６とで構成される再配線７およびダム層８が所定位置にそれぞれ形成されるようになる。
【００７５】
その後、図３７に示すように、モールド成形や液状樹脂の塗布により、全体が封入されるような厚みで封止樹脂１０を形成し、図３８に示すように、研削やアッシング等の方法で封止樹脂１０の一部を除去し、内部に封入されているポスト１１，３１の上端部を露出させる。ポスト１１，３１の上端部の露出後は、図３９に示すように、ポスト１１にのみ半田バンプ１２を形成する。
【００７６】
最後に、図４０に示すように、ダイヤモンドソー１８を用いてダイシングを行い、図３１に示したような構成の個々の半導体装置３０を得る（ただし、図３１および図３２においては、再配線７およびダム層８のシードメタル１４の部分についてはその図示を省略している。）。
【００７７】
以上のような形成方法によれば、ダム層８を再配線７と同時に形成することができ、さらに、ポスト１１，３１を同時に形成することができる。そのため、従来用いられている製造装置を用い、また、製造工程数を増加させることなく、ダム層８およびポスト３１を形成することができる。なお、ダム層８を再配線７と別工程で形成したり、ポスト１１，３１を別工程で形成したりすることも可能である。
【００７８】
次に、第４の実施の形態について説明する。
図４１は第４の実施の形態の半導体装置の一例の要部断面模式図である。なお、図４１では、図３１に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００７９】
図４１に示した半導体装置４０は、チップの全周にわたって設けられたダム層８およびポスト３１の外側に封止樹脂１０が形成されていない点で、上記第３の実施の形態の半導体装置３０と相違する。
【００８０】
このような構成を有する半導体装置４０では、上記第３の実施の形態の半導体装置３０と同等の効果が得られるほか、この第４の実施の形態の半導体装置４０の場合には、その側面にＣｕ等を用いたポスト３１が露出する構成であるため、より放熱性が高くなる。
【００８１】
続いて、第４の実施の形態の半導体装置の形成方法の一例について説明する。
半導体装置４０の形成において、上記第３の実施の形態の図３６に示した工程までは同じである。ここでは、それ以降の工程について、以下の図４２から図４５を参照して説明する。
【００８２】
図４２は第４の実施の形態の封止樹脂形成工程の要部断面模式図、図４３は第４の実施の形態のポスト露出処理工程の要部断面模式図、図４４は第４の実施の形態の半田バンプ形成工程の要部断面模式図、図４５は第４の実施の形態のダイシング工程の要部断面模式図である。
【００８３】
図３６に示したように、露出するシードメタル１４を全面エッチングしてシードメタル１４とめっき層１６とで構成される再配線７およびダム層８を形成した後、まず、図４２に示すように、ポスト３１に囲まれた領域にのみ封止樹脂１０を形成する。例えば、ポスト３１に囲まれた領域に対応した開口部を有するマスクを用い、それを用いて液状樹脂の塗布を行い、ポスト３１に囲まれた領域に液状樹脂を充填して、封止樹脂１０を形成する。
【００８４】
その後は、図４３に示すように、研削やアッシング等の方法で封止樹脂１０の一部を除去してポスト１１，３１の上端部を露出させ、ポスト１１，３１の上端部の露出後は、図４４に示すように、ポスト１１にのみ半田バンプ１２を形成する。
【００８５】
最後に、図４５に示すように、ダイヤモンドソー１８を用いてダイシングを行い、図４１に示したような構成の個々の半導体装置４０を得る（ただし、図４１においては、再配線７およびダム層８のシードメタル１４の部分についてはその図示を省略している。）。
【００８６】
次に、第５の実施の形態について説明する。
図４６は第５の実施の形態の半導体装置の一例の要部断面模式図、図４７は第５の実施の形態の半導体装置のダム層の概略模式図である。
【００８７】
なお、図４６および図４７では、図１および図２に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。また、図４７では、図４６に示した半導体装置５０の構成要素のうち、Ｓｉ基板２およびダム層８のみを図示し、半導体装置５０のその他の構成要素についてはその図示を省略している。
【００８８】
図４６に示した半導体装置５０は、再配線７に半田バンプ１２が直接接続されているポストレス構造を有している点で、上記第１の実施の形態の半導体装置１と相違する。
このような構成を有する半導体装置５０では、上記第１の実施の形態の半導体装置１と同等の効果が得られるほか、ポスト１１がない分、半導体装置５０の薄型化を図ることができる。
【００８９】
このようなポストレス構造の半導体装置５０は、上記第１の実施の形態と同様の手順で形成することができる。すなわち、図７から図１２に示した工程の後、ポスト１１の形成を行わずに、ポスト１１のない状態で、図１６に示したシードメタルエッチング工程へと進み、以降、同様の手順で形成していけばよい。
【００９０】
なお、このようなポストレス構造の場合、半田バンプ１２を形成する際には、例えば、半田バンプ１２の形成位置の封止樹脂１０を選択的に除去する、あるいは封止樹脂１０を形成する際に適当なマスクを用いて半田バンプ１２の形成位置以外の領域にのみ封止樹脂１０を形成する、といった方法を用いればよい。
【００９１】
次に、第６の実施の形態について説明する。
図４８は第６の実施の形態の半導体装置の一例の要部断面模式図、図４９は第６の実施の形態の半導体装置のダム層の概略模式図である。
【００９２】
なお、図４８および図４９では、図１および図２に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。また、図４９では、図４８に示した半導体装置６０の構成要素のうち、Ｓｉ基板２、ダム層６１およびポスト１１のみを図示し、半導体装置６０のその他の構成要素についてはその図示を省略している。
【００９３】
図４８に示した半導体装置６０は、図４９に示すように、チップの縁部の４つのコーナーに平面Ｌ字状のダム層６１が形成されている点で、上記第１の実施の形態の半導体装置１と相違する。
【００９４】
このような構成を有する半導体装置６０では、チップのコーナーにダム層６１が設けられていることにより、上記第１の実施の形態の半導体装置１と同様の効果を得ることができ、ダム層８の材料を減らしつつ、封止樹脂１０等の剥離を抑制する効果を得ることができる。
【００９５】
このような半導体装置６０は、上記第１の実施の形態と同様の手順で形成することができる。すなわち、図７から図９に示した工程の後、図１０に示した工程で再配線７およびダム層６１を形成すべき領域が開口されたレジストパターンを形成しておき、以降の図１１から図２０に示した工程は同様の手順で行えばよい。
【００９６】
なお、この第６の実施の形態においては、チップの４つのコーナーにダム層６１を設ける構成としたが、ダム層６１は、必ずしもそのようなコーナーに設けられていることを要しない。複数のダム層がチップの縁部に間欠的に設けられている場合には、上記のダム層６１を形成したときと同様の効果を得ることが可能である。その場合のダム層の形状は、上記のダム層６１のような平面Ｌ字状には限定されない。
【００９７】
また、この第６の実施の形態においては、チップのコーナー等に設けられているダム層６１上にポストを形成するようにしてもよい。それにより、上記第２の実施の形態の半導体装置２０と同様の効果を得ることも可能になる。
【００９８】
以上、第１から第６の実施の形態で述べたように、ここでは、ＷＬＰ構造の半導体装置１，２０，３０，４０，５０，６０において、チップの縁部の全周にわたってダム層８を形成する、ダム層８にポスト２１，３１を形成する、あるいはチップの縁部に間欠的にダム層６１を形成するようにした。その際、ダム層８，６１やポスト２１，３１の材質、それらに接する部材の材質を適切に選択することにより、ダム層８，６１とＰＩ膜６との間、ダム層８，６１とＳｉ基板２との間、ダム層８，６１と封止樹脂１０との間、ポスト２１，３１と封止樹脂１０との間の密着力を強めることが可能になる。その結果、封止樹脂１０やチップ内部の剥離を抑制して、半導体装置１，２０，３０，４０，５０，６０が加熱環境下に置かれた場合にも、それぞれその性能維持を図ることが可能になる。
【００９９】
また、ポスト２１，３１を形成する場合には、パッケージ強度の向上や放熱性の向上等を図ることも可能になる。
また、ダム層８，６１をグランド電極に接続することにより、シールド効果を得ることも可能である。
【０１００】
なお、以上の説明における半導体装置１，２０，３０，４０，５０，６０の各構成要素の材質や膜厚等の条件は一例であって、形成する半導体装置１，２０，３０，４０，５０，６０の使用環境や要求特性等に応じて変更可能である。
【０１０１】
また、ここではＷＬＰ構造を例にして述べたが、従来広く行われているようにチップを個片化してから樹脂封止を行って形成される半導体装置にも、同様に適用可能である。
（付記１）  一の面側を封止樹脂によって封止されたチップを有する半導体装置において、
前記チップの縁部に、前記チップと前記封止樹脂との間に挟まれたダム層が形成されていることを特徴とする半導体装置。
【０１０２】
（付記２）  前記ダム層は、前記チップの全周にわたって形成されていることを特徴とする付記１記載の半導体装置。
（付記３）  前記ダム層上にポストが形成されていることを特徴とする付記１記載の半導体装置。
【０１０３】
（付記４）  前記ダム層は、前記チップの全周にわたって形成され、
前記チップの全周にわたって形成された前記ダム層上にポストが形成されていることを特徴とする付記１記載の半導体装置。
【０１０４】
（付記５）  前記ポストは、前記チップの全周にわたって形成された前記ダム層上に間欠的に形成されていることを特徴とする付記４記載の半導体装置。
（付記６）  前記ポストは、前記チップの全周にわたって形成された前記ダム層上に全周にわたって形成されていることを特徴とする付記４記載の半導体装置。
【０１０５】
（付記７）  前記チップの全周にわたって形成された前記ダム層上に全周にわたって形成された前記ポストの外側面が前記封止樹脂で被覆されずに露出していることを特徴とする付記６記載の半導体装置。
【０１０６】
（付記８）  前記ダム層は、前記チップの縁部に間欠的に形成されていることを特徴とする付記１記載の半導体装置。
（付記９）  一の面側を封止樹脂によって封止されたチップを有する半導体装置の製造方法において、
前記チップを形成する工程と、
前記チップの縁部に前記チップおよび前記封止樹脂に挟まれるダム層を形成する工程と、
前記チップの前記ダム層の形成面側に前記封止樹脂を形成して前記チップを封止する工程と、
を有することを特徴とする半導体装置の製造方法。
【０１０７】
（付記１０）  前記ダム層を形成する工程においては、
前記ダム層と同時に配線を形成することを特徴とする付記９記載の半導体装置の製造方法。
【０１０８】
（付記１１）  前記ダム層を形成する工程においては、
前記ダム層を前記チップの全周にわたって形成することを特徴とする付記９記載の半導体装置の製造方法。
【０１０９】
（付記１２）  前記ダム層を形成する工程の後に、
前記ダム層上にポストを形成する工程を有することを特徴とする付記９記載の半導体装置の製造方法。
【０１１０】
（付記１３）  前記ダム層を形成する工程においては、
前記ダム層を前記チップの全周にわたって形成し、
前記ダム層を形成する工程の後に、
前記チップの全周にわたって形成された前記ダム層上にポストを形成する工程を有することを特徴とする付記９記載の半導体装置の製造方法。
【０１１１】
（付記１４）  前記ポストを形成する工程においては、
前記ポストを前記チップの全周にわたって形成された前記ダム層上に間欠的に形成することを特徴とする付記１３記載の半導体装置の製造方法。
【０１１２】
（付記１５）  前記ポストを形成する工程においては、
前記ポストを前記チップの全周にわたって形成された前記ダム層上に全周にわたって形成することを特徴とする付記１３記載の半導体装置の製造方法。
【０１１３】
（付記１６）  前記封止樹脂を形成して前記チップを封止する工程においては、
前記チップの全周にわたって形成された前記ダム層上に全周にわたって形成された前記ポストの外側面を前記封止樹脂で被覆せずに露出させて前記チップを封止することを特徴とする付記１５記載の半導体装置の製造方法。
【０１１４】
（付記１７）  前記ダム層を形成する工程においては、
前記ダム層を前記チップの縁部に間欠的に形成することを特徴とする付記９記載の半導体装置の製造方法。
【図面の簡単な説明】
【０１１５】
【図１】第１の実施の形態の半導体装置の一例の要部断面模式図である。
【図２】第１の実施の形態の半導体装置のダム層の概略模式図である。
【図３】ＰＩ膜の別の形成例を示す要部断面模式図である。
【図４】第１の実施の形態の半導体装置の一例の要部平面模式図である。
【図５】図４のＡ−Ａ断面模式図である。
【図６】図４のＢ−Ｂ断面模式図である。
【図７】開口窓形成工程の要部断面模式図である。
【図８】ＰＩ膜形成工程の要部断面模式図である。
【図９】シードメタル形成工程の要部断面模式図である。
【図１０】再配線およびダム層用レジストパターニング工程の要部断面模式図である。
【図１１】再配線およびダム層形成工程の要部断面模式図である。
【図１２】第１のレジスト剥離工程の要部断面模式図である。
【図１３】ポスト用レジストパターニング工程の要部断面模式図である。
【図１４】ポスト形成工程の要部断面模式図である。
【図１５】第２のレジスト剥離工程の要部断面模式図である。
【図１６】シードメタルエッチング工程の要部断面模式図である。
【図１７】封止樹脂形成工程の要部断面模式図である。
【図１８】ポスト露出処理工程の要部断面模式図である。
【図１９】半田バンプ形成工程の要部断面模式図である。
【図２０】ダイシング工程の要部断面模式図である。
【図２１】第２の実施の形態の半導体装置の一例の要部断面模式図である。
【図２２】第２の実施の形態の半導体装置のダム層の概略模式図である。
【図２３】第２の実施の形態のポスト用レジストパターニング工程の要部断面模式図である。
【図２４】第２の実施の形態のポスト形成工程の要部断面模式図である。
【図２５】第２の実施の形態の第２のレジスト剥離工程の要部断面模式図である。
【図２６】第２の実施の形態のシードメタルエッチング工程の要部断面模式図である。
【図２７】第２の実施の形態の封止樹脂形成工程の要部断面模式図である。
【図２８】第２の実施の形態のポスト露出処理工程の要部断面模式図である。
【図２９】第２の実施の形態の半田バンプ形成工程の要部断面模式図である。
【図３０】第２の実施の形態のダイシング工程の要部断面模式図である。
【図３１】第３の実施の形態の半導体装置の一例の要部断面模式図である。
【図３２】第３の実施の形態の半導体装置のダム層の概略模式図である。
【図３３】第３の実施の形態のポスト用レジストパターニング工程の要部断面模式図である。
【図３４】第３の実施の形態のポスト形成工程の要部断面模式図である。
【図３５】第３の実施の形態の第２のレジスト剥離工程の要部断面模式図である。
【図３６】第３の実施の形態のシードメタルエッチング工程の要部断面模式図である。
【図３７】第３の実施の形態の封止樹脂形成工程の要部断面模式図である。
【図３８】第３の実施の形態のポスト露出処理工程の要部断面模式図である。
【図３９】第３の実施の形態の半田バンプ形成工程の要部断面模式図である。
【図４０】第３の実施の形態のダイシング工程の要部断面模式図である。
【図４１】第４の実施の形態の半導体装置の一例の要部断面模式図である。
【図４２】第４の実施の形態の封止樹脂形成工程の要部断面模式図である。
【図４３】第４の実施の形態のポスト露出処理工程の要部断面模式図である。
【図４４】第４の実施の形態の半田バンプ形成工程の要部断面模式図である。
【図４５】第４の実施の形態のダイシング工程の要部断面模式図である。
【図４６】第５の実施の形態の半導体装置の一例の要部断面模式図である。
【図４７】第５の実施の形態の半導体装置のダム層の概略模式図である。
【図４８】第６の実施の形態の半導体装置の一例の要部断面模式図である。
【図４９】第６の実施の形態の半導体装置のダム層の概略模式図である。
【図５０】従来のＷＬＰ構造の半導体装置の一例の要部断面模式図である。
【符号の説明】
【０１１６】
１，２０，３０，４０，５０，６０  半導体装置
２  Ｓｉ基板
３  層間絶縁膜
４  パッド
５  カバー膜
６  ＰＩ膜
７  再配線
８，６１  ダム層
９  スクライブ領域
１０  封止樹脂
１１，２１，３１  ポスト
１２  半田バンプ
１３  開口窓
１４  シードメタル
１５，１７，２２，３２  レジスト
１６  めっき層
１８  ダイヤモンドソー
７０  チップ領域
【図１】
0004722690.tif 000002
【図２】
0004722690.tif 000003
【図３】
0004722690.tif 000004
【図４】
0004722690.tif 000005
【図５】
0004722690.tif 000006
【図６】
0004722690.tif 000007
【図７】
0004722690.tif 000008
【図８】
0004722690.tif 000009
【図９】
0004722690.tif 000010
【図１０】
0004722690.tif 000011
【図１１】
0004722690.tif 000012
【図１２】
0004722690.tif 000013
【図１３】
0004722690.tif 000014
【図１４】
0004722690.tif 000015
【図１５】
0004722690.tif 000016
【図１６】
0004722690.tif 000017
【図１７】
0004722690.tif 000018
【図１８】
0004722690.tif 000019
【図１９】
0004722690.tif 000020
【図２０】
0004722690.tif 000021
【図２１】
0004722690.tif 000022
【図２２】
0004722690.tif 000023
【図２３】
0004722690.tif 000024
【図２４】
0004722690.tif 000025
【図２５】
0004722690.tif 000026
【図２６】
0004722690.tif 000027
【図２７】
0004722690.tif 000028
【図２８】
0004722690.tif 000029
【図２９】
0004722690.tif 000030
【図３０】
0004722690.tif 000031
【図３１】
0004722690.tif 000032
【図３２】
0004722690.tif 000033
【図３３】
0004722690.tif 000034
【図３４】
0004722690.tif 000035
【図３５】
0004722690.tif 000036
【図３６】
0004722690.tif 000037
【図３７】
0004722690.tif 000038
【図３８】
0004722690.tif 000039
【図３９】
0004722690.tif 000040
【図４０】
0004722690.tif 000041
【図４１】
0004722690.tif 000042
【図４２】
0004722690.tif 000043
【図４３】
0004722690.tif 000044
【図４４】
0004722690.tif 000045
【図４５】
0004722690.tif 000046
【図４６】
0004722690.tif 000047
【図４７】
0004722690.tif 000048
【図４８】
0004722690.tif 000049
【図４９】
0004722690.tif 000050
【図５０】
0004722690.tif 000051