(57)【特許請求の範囲】
【請求項１】
半導体ウェハへの貫通孔配線の形成方法であって、半導体ウェハに厚み方向に貫通し当該半導体ウェハの一表面の開口径が他表面の開口径に比べて大きなテーパ状の貫通孔をドライエッチングにより形成する貫通孔形成工程と、半導体ウェハの前記一表面および前記他表面および貫通孔の内周面に絶縁層を形成する絶縁層形成工程と、半導体ウェハの前記他表面側で絶縁層の表面に金属薄膜を形成した後、金属薄膜とともに導電体部を構成する金属層を電気メッキにより金属薄膜上に析出させることで半導体ウェハの前記他表面側において貫通孔を閉塞する前記導電体部からなる陰極を形成する陰極形成工程と、半導体ウェハの前記一表面側に対向配置した陽極と半導体ウェハの前記他表面側において貫通孔を閉塞している陰極との間に通電して貫通孔配線となる金属部を陰極における貫通孔側の露出表面から半導体ウェハの厚み方向に沿って析出させる電気メッキ工程とを備えることを特徴とする半導体ウェハへの貫通孔配線の形成方法。
【請求項２】
前記陰極形成工程では、前記金属薄膜をスパッタ法により形成することを特徴とする請求項１記載の半導体ウェハへの貫通孔配線の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェハへの貫通孔配線の形成方法に関するものである。
【背景技術】
【０００２】
近年、チップサイズパッケージ（Chip  Size  Package：ＣＳＰ）を有するセンサエレメントとして、ウェハレベルパッケージング技術を利用して形成したセンサエレメントが各所で研究開発されている（例えば、特許文献１参照）。
【０００３】
ここにおいて、上記特許文献１には、図１３（ａ）に示すように、複数のＭＥＭＳ（Micro  Electro  Mechanical  System）素子２１１およびＭＥＭＳ素子２１１のセンシング部（図示せず）に電気的に接続された金属配線（引き出し電極）２１７を形成したセンサウェハ２１０と、金属配線２１７に電気的に接続される貫通孔配線２２４およびＭＥＭＳ素子２１１を気密封止する空間を形成するための凹所２２１を形成したパッケージウェハ２２０とを対向させてから、図１３（ｂ）に示すようにセンサウェハ２１０とパッケージウェハ２２０とをウェハレベルで貼り合わせることでウェハレベルパッケージ構造体２００を形成し、ウェハレベルパッケージ構造体２００から個々のセンサエレメントに分割する技術が開示されている。なお、このようにして製造されたセンサエレメントは、センサウェハ２１０から切り出された部分がセンサ基板（センサ本体）を構成し、パッケージウェハ２２０から切り出された部分がパッケージ用基板を構成している。
【０００４】
ここで、センサウェハ２１０におけるパッケージウェハ２２０との対向面には、各センサエレメントに対応する領域ごとに、ＭＥＭＳ素子２１１および当該ＭＥＭＳ素子２１１に電気的に接続された金属配線２１７を囲む第１の封止用接合金属層（封止用下地金属膜）２１８が形成され、パッケージウェハ２２０におけるセンサウェハ２１０との対向面には、各センサエレメントに対応する領域ごとに、凹所２２１を囲み第１の封止用接合金属層２１８に対向する第２の封止用接合金属層（封止用下地金属膜）２２８が形成されている。
【０００５】
また、センサウェハ２１０は、第１の封止用接合金属層２１８よりも内側で金属配線２１７と電気的に接続された第１の接続用接合金属層２１９が形成され、パッケージウェハ２２０は、第２の封止用接合金属層２２８よりも内側に貫通孔配線２２４と電気的に接続された第２の接続用接合金属層２２９が形成されている。
【０００６】
そして、上述のウェハレベルパッケージ構造体２００は、センサウェハ２１０の第１の封止用接合金属層２１８とパッケージウェハ２２０の第２の封止用接合金属層２２８とが例えばＡｕＳｎなどの半田からなる第１の半田部２３８を介して接合されるとともに、第１の接続用接合金属層２１９と第２の接続用接合金属層２２９とが第２の半田部２３９を介して接合されている。
【０００７】
ところで、従来から、半導体ウェハへの貫通孔配線の形成方法が各所で研究開発されている（例えば、特許文献２参照）。
【０００８】
以下、半導体ウェハへの貫通孔配線の形成方法の一例について図１４に基づいて説明する。
【０００９】
まず、半導体ウェハ２４０の一表面（図１４（ａ）の上面）における貫通孔形成予定部位にエッチング加工などによって貫通孔用の凹部２４０ａを形成してから、ＣＶＤ法や熱酸化法などによって半導体ウェハ２４０の上記一表面および凹部２４０ａの内面に絶縁層２４３ａを形成するとともに半導体ウェハ２４０の他表面（図１４（ａ）の下面）に絶縁層２４３ｂを形成することにより、図１４（ａ）に示す構造を得る。
【００１０】
その後、半導体ウェハ２４０の上記一表面および凹部２４０ａの内面に形成されている絶縁層２４３ａに金属材料（例えば、銅、ニッケルなど）からなる金属薄膜２４４をＣＶＤ法やスパッタ法などによって積層してから、当該金属薄膜２４４をシード層として電気メッキ法などによって金属材料（例えば、銅、ニッケルなど）からなる金属部２４５を析出（堆積）させることにより、図１４（ｂ）に示す構造を得る。
【００１１】
次に、半導体ウェハ２４０の上記他表面側を化学的機械的研磨（Chemical  Mechanical  Polishing：ＣＭＰ）技術などによって研磨して金属薄膜２４４を露出させるとともに貫通孔２４２を完成させ、続いて、金属部２４５および金属薄膜２４４のうち半導体ウェハ２４０の上記一表面側における不要部分を除去することによって、図１４（ｃ）に示す構造を得る。ここに、図１４（ｃ）では、金属部２４５のうち貫通孔２４２に埋め込まれている部分と金属薄膜２４４のうち貫通孔２４２に埋め込まれている部分とで貫通配線２４６を構成している。
【００１２】
ところで、上述の電気メッキ法により金属部２４５を析出させる工程においては、図１５（ａ）に示すように半導体ウェハ２４０の上記一表面および凹部２４０ａの内面に形成されている絶縁層２４３ａに積層された金属薄膜２４４をシード層として利用しているので、金属部２４５は図１５（ｂ）に示すように均一に成長するコンフォーマル成長により析出することとなる。
【００１３】
しかしながら、上述のコンフォーマル成長により金属部２４５を析出させる方法では、凹部２４０ａのアスペクト比が高くなるにつれて凹部２４０ａの内側にボイド（空洞）が形成されてしまう（言い換えれば、凹部２４０ａの内側を隙間なく埋め込むことができない）という問題が起こりやすかった。また、上述のコンフォーマル成長により金属部２４５を析出させる方法では、凹部２４０ａが半導体ウェハ２４０の上記一表面側において上記一表面に近づくにつれて開口面積が徐々に小さくなる形状に形成されている場合に、金属部２４５の成長途中で凹部２４０ａの内側が完全に埋め込まれないうちに半導体ウェハ２４０の上記一表面側において凹部２４０ａの開口面が金属部２４５によって塞がれてしまって凹部２４０ａの内側にボイドが形成されてしまうという問題があった。
【００１４】
そこで、ボイドの発生が起こりにくい貫通孔配線の形成方法として、半導体ウェハの厚み方向に沿って金属部が成長するボトムアップ成長により金属部を析出させる方法が提案されている。
【００１５】
以下、ボトムアップ成長により金属部を析出させる方法を採用した貫通孔配線の形成方法の一例について図１６に基づいて説明する。
【００１６】
まず、図１６（ａ）の上側に示すようにエッチング加工などによって貫通孔２４２を形成した半導体ウェハ２４０と、図１６（ａ）の下側に示すように金属材料などからなる導電層２５４が一表面上に形成された基板２５５とを用意し、半導体ウェハ２４０と基板２５５とを導電層２５４を介在させた形で接合あるいは貼り合わせることにより、図１６（ｂ）に示す構造を得る。
【００１７】
その後、導電層２５４をシード層として電気メッキ法により金属部２４５を析出させることにより、図１６（ｃ）に示す構造を得る。ここにおいて、金属部２４５は導電層２５４の表面から半導体ウェハ２４０の厚み方向に沿って成長するボトムアップ成長により形成されることとなるので、貫通孔２４２の内側にボイドが発生しにくくなる。
【００１８】
さらにその後、上述の導電層２５４が上記一表面側に形成されている基板２５５を半導体ウェハ２４０から剥離することにより、図１６（ｄ）に示す構造を得る。ここにおいて、金属部２４５のうち貫通孔２４２の内側に形成されている部分が貫通孔配線となる。その後は、例えば、半導体ウェハ２４０の裏面（図１６（ｄ）における下面）に電極層用の導体層を形成し、当該導体層の不要部分を除去すればよい。
【００１９】
次に、ボトムアップ成長により金属部を析出させる方法を採用した貫通孔配線の形成方法の他の例について図１７に基づいて説明する。
【００２０】
まず、半導体ウェハ２４０にエッチング加工などによって厚み方向に貫通する貫通孔２４２を形成することにより、図１７（ａ）に示す構造を得る。その後、ＣＶＤ法や熱酸化法などによって半導体ウェハ２４０の一表面（図１７（ａ）における下面）および他表面（図１７（ａ）における上面）および貫通孔２４２の内周面に絶縁層２４３を形成することにより、図１７（ｂ）に示す構造を得る。
【００２１】
続いて、半導体ウェハ２４０の上記一表面側に金属材料（例えば、銅、ニッケルなど）からなる金属層２４４をスパッタ法などによって形成することにより、図１７（ｃ）に示す構造を得る。続いて、金属層２４４をシード層として電気メッキ法によって、貫通孔２４２の内側が埋め込まれるように金属部２４５を析出させることにより、図１７（ｅ）に示す構造を得る。ここにおいて、金属部２４５は、図１７（ｄ）に示すように半導体ウェハ２４０の上記一表面側に析出して半導体ウェハ２４０の上記一表面側において貫通孔２４２の開口面を塞ぐように成長した部分２４５ａと、引き続いて、ボトムアップ成長により半導体ウェハ２４０の厚み方向に沿って成長した部分２４５ｂ（図１７（ｅ）参照）とで構成されている。金属部２４５を形成した後、不要部分の除去や平坦化を目的としたＣＭＰを行うことによって、金属部２４５のうち貫通孔２４２の内側に形成されている部分からなる貫通孔配線が完成する。その後は、例えば、半導体ウェハ２４０の上記一表面側に電極層用の導体層を形成し、当該導体層の不要部分を除去すればよい。
【特許文献１】特開２００５−２５１８９８号公報
【特許文献２】特開２００３−３２８１８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
ところで、上述の図１６や図１７のようにボトムアップ成長により金属部２４５を析出させる方法を採用した半導体ウェハへの貫通孔配線の形成方法は、コンフォーマル成長による埋め込みが困難な高アスペクト比の貫通孔への埋め込み性が改善されるので、上述のセンサエレメントにおける貫通孔配線の形成方法として採用することが考えられる。
【００２３】
しかしながら、高アスペクト比の貫通孔２４２の内側にボトムアップ成長により金属部２４５を析出させる方法を採用した半導体ウェハへの貫通孔配線の形成方法では、コンフォーマル成長により金属部２４５を析出させる場合に比べて、電気メッキ工程の時間が長くなり、電気メッキ装置のスループットが低下して、結果的に製造コストの増加につながるという不具合があった。また、貫通孔２４２のアスペクト比が高くなるほど、電気メッキ工程において、貫通孔２４２の内側に気泡が留まって金属部２４５の析出が妨害されたり、貫通孔２４２内へメッキ液が浸入しにくくなって貫通孔２４２内での金属イオン濃度が低下したりして、析出速度が遅くなってしまう。
【００２４】
本発明は上記事由に鑑みて為されたものであり、その目的は、高アスペクト比の貫通孔の内側へ貫通孔配線となる金属部を形成する電気メッキ工程におけるメッキ時間を短縮可能な半導体ウェハへの貫通孔配線の形成方法を提供することにある。
【課題を解決するための手段】
【００２５】
請求項１の発明は、半導体ウェハへの貫通孔配線の形成方法であって、半導体ウェハに厚み方向に貫通し当該半導体ウェハの一表面の開口径が他表面の開口径に比べて大きなテーパ状の貫通孔をドライエッチングにより形成する貫通孔形成工程と、半導体ウェハの前記一表面および前記他表面および貫通孔の内周面に絶縁層を形成する絶縁層形成工程と、半導体ウェハの前記他表面側で絶縁層の表面に金属薄膜を形成した後、金属薄膜とともに導電体部を構成する金属層を電気メッキにより金属薄膜上に析出させることで半導体ウェハの前記他表面側において貫通孔を閉塞する前記導電体部からなる陰極を形成する陰極形成工程と、半導体ウェハの前記一表面側に対向配置した陽極と半導体ウェハの前記他表面側において貫通孔を閉塞している陰極との間に通電して貫通孔配線となる金属部を陰極における貫通孔側の露出表面から半導体ウェハの厚み方向に沿って析出させる電気メッキ工程とを備えることを特徴とする。
【００２６】
この発明によれば、貫通孔形成工程において半導体ウェハの一表面の開口径が他表面の開口径に比べて大きなテーパ状の貫通孔を形成し、電気メッキ工程においては半導体ウェハの前記一表面側に対向配置した陽極と半導体ウェハの前記他表面側において貫通孔を閉塞している陰極との間に通電して貫通孔配線となる金属部を陰極における貫通孔側の露出表面から半導体ウェハの厚み方向に沿って析出させるようにしているので、貫通孔内へは開口径が大きい方からメッキ液が浸入し金属部は開口径の小さい方から開口径の大きい方へ向って析出することとなり、貫通孔の開口径が一様である場合に比べて、貫通孔内の気泡が抜けやすくなるとともに、貫通孔内へメッキ液が浸入しやすく貫通孔内での金属イオン濃度の低下を抑制することができ、金属部の析出速度を速くすることができるから、高アスペクト比の貫通孔の内側へ貫通孔配線となる金属部を形成する電気メッキ工程におけるメッキ時間を短縮可能となる。また、この発明によれば、絶縁層形成工程と電気メッキ工程との間に、半導体ウェハの前記他表面側において貫通孔を閉塞する導電体部からなる陰極を形成する陰極形成工程を備え、陰極形成工程では、半導体ウェハの前記他表面側で絶縁層の表面に金属薄膜を形成した後、金属薄膜とともに導電体部を構成する金属層を電気メッキにより金属薄膜上に析出させることで半導体ウェハの前記他表面側において貫通孔を閉塞する前記導電体部からなる陰極を形成するので、一般的な半導体製造プロセスにより陰極として用いる導電体部を形成することができる。
【００２７】
請求項２の発明は、請求項１の発明において、前記陰極形成工程では、前記金属薄膜をスパッタ法により形成することを特徴とする。
【００２８】
この発明によれば、前記金属薄膜を蒸着法やＣＶＤ法により形成する場合に比べて、前記貫通孔の内側への前記金属薄膜の堆積が起こりにくくなり、結果的に、前記貫通孔配線の埋め込み性が良くなる。
【発明の効果】
【００２９】
請求項１の発明では、高アスペクト比の貫通孔の内側へ貫通孔配線となる金属部を形成する電気メッキ工程におけるメッキ時間を短縮可能となるという効果がある。
【発明を実施するための最良の形態】
【００３０】
以下、本実施形態では、半導体ウェハへの貫通孔配線の形成方法を利用して形成されるセンサエレメントの一例としての加速度センサエレメントについて図２〜図１２に基づいて説明してから、半導体ウェハへの貫通孔配線の形成方法について図１に基づいて説明する。
【００３１】
本実施形態の加速度センサエレメントは、図２（ｃ）および図３に示すように後述のセンシング部が形成されたセンサ基板（センサ本体）１と、センサ基板１のセンシング部に電気的に接続される貫通孔配線２４を有しセンサ基板１の一表面側（図２（ｃ）の上面側）に封着された貫通孔配線形成基板（第１のパッケージ用基板部）２と、センサ基板１の他表面側（図２（ｃ）の下面側）に封着されたカバー基板（第２のパッケージ用基板部）３とを備えている。ここにおいて、センサ基板１および貫通孔配線形成基板２およびカバー基板３の外周形状は矩形状であり、貫通孔配線形成基板２およびカバー基板３はセンサ基板１と同じ外形寸法に形成されている。なお、図２（ｃ）は図３のＡ−Ａ’概略断面に対応する図である。
【００３２】
上述のセンサ基板１は、シリコン基板からなる支持基板１０ａ上のシリコン酸化膜からなる絶縁層（埋込酸化膜）１０ｂ上にｎ形のシリコン層（活性層）１０ｃを有するＳＯＩウェハを加工することにより形成してあり、貫通孔配線形成基板２は第１のシリコンウェハを加工することにより形成し、カバー基板３は第２のシリコンウェハを加工することにより形成してある。ここで、なお、本実施形態では、ＳＯＩウェハにおける支持基板１０ａの厚さを３００μｍ〜５００μｍ程度、絶縁層１０ｂの厚さを０．３μｍ〜１．５μｍ程度、シリコン層１０ｃの厚さを４μｍ〜１０μｍ程度とし、また、第１のシリコンウェハの厚さを２００μｍ〜３００μｍ程度、第２のシリコンウェハの厚さを１００〜３００μｍ程度としてあるが、これらの数値は特に限定するものではない。また、ＳＯＩウェハの主表面であるシリコン層１０ｃの表面は（１００）面としてある。
【００３３】
センサ基板１は、図５〜図７に示すように、枠状（本実施形態では、矩形枠状）のフレーム部１１を備え、フレーム部１１の内側に配置される重り部１２が一表面側（図２（ｃ）および図５（ｂ）の上面側）において可撓性を有する４つの短冊状の撓み部１３を介してフレーム部１１に揺動自在に支持されている。言い換えれば、センサ基板１は、枠状のフレーム部１１の内側に配置される重り部１２が重り部１２から四方へ延長された４つの撓み部１３を介してフレーム部１１に揺動自在に支持されている。ここで、フレーム部１１は、上述のＳＯＩウェハの支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成してある。これに対して、撓み部１３は、上述のＳＯＩウェハにおけるシリコン層１０ｃを利用して形成してあり、フレーム部１１よりも十分に薄肉となっている。
【００３４】
重り部１２は、上述の４つの撓み部１３を介してフレーム部１１に支持された直方体状のコア部１２ａと、センサ基板１の上記一表面側から見てコア部１２ａの四隅それぞれに連続一体に連結された直方体状の４つの付随部１２ｂとを有している。言い換えれば、重り部１２は、フレーム部１１の内側面に一端部が連結された各撓み部１３の他端部が外側面に連結されたコア部１２ａと、コア部１２ａと一体に形成されコア部１２ａとフレーム部１１との間の空間に配置される４つの付随部１２ｂとを有している。つまり、各付随部１２ｂは、センサ基板１の上記一表面側から見て、フレーム部１１とコア部１２ａと互いに直交する方向に延長された２つの撓み部１３，１３とで囲まれる空間に配置されており、各付随部１２ｂそれぞれとフレーム部１１との間にはスリット１４が形成され、撓み部１３を挟んで隣り合う付随部１２ｂ間の間隔が撓み部１３の幅寸法よりも長くなっている。ここにおいて、コア部１２ａは、上述のＳＯＩウェハの支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成し、各付随部１２ｂは、ＳＯＩウェハの支持基板１０ａを利用して形成してある。しかして、センサ基板１の上記一表面側において各付随部１２ｂの表面は、コア部１２ａの表面を含む平面からセンサ基板１の上記他表面側（図２（ｃ）および図５（ｂ）の下面側）へ離間して位置している。なお、センサ基板１の上述のフレーム部１１、重り部１２、各撓み部１３は、リソグラフィ技術およびエッチング技術を利用して形成すればよい。
【００３５】
ところで、図５（ａ），（ｂ）それぞれの右下に示したように、センサ基板１の上記一表面に平行な面内でフレーム部１１の一辺に沿った一方向をｘ軸の正方向、この一辺に直交する辺に沿った一方向をｙ軸の正方向、センサ基板１の厚み方向の一方向をｚ軸の正方向と規定すれば、重り部１２は、ｘ軸方向に延長されてコア部１２ａを挟む２つ１組の撓み部１３，１３と、ｙ軸方向に延長されてコア部１２ａを挟む２つ１組の撓み部１３，１３とを介してフレーム部１１に支持されていることになる。なお、上述のｘ軸、ｙ軸、ｚ軸の３軸により規定した直交座標では、センサ基板１において上述のシリコン層１０ｃにより形成された部分の表面における重り部１２の中心位置を原点としている。
【００３６】
重り部１２のコア部１２ａからｘ軸の正方向に延長された撓み部１３（図５（ａ）の右側の撓み部１３）は、コア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｘ２，Ｒｘ４が形成されるとともに、フレーム部１１近傍に１つのピエゾ抵抗Ｒｚ２が形成されている。一方、重り部１２のコア部１２ａからｘ軸の負方向に延長された撓み部１３（図５（ａ）の左側の撓み部１３）は、コア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｘ１，Ｒｘ３が形成されるとともに、フレーム部１１近傍に１つのピエゾ抵抗Ｒｚ３が形成されている。ここに、コア部１２ａ近傍に形成された４つのピエゾ抵抗Ｒｘ１，Ｒｘ２，Ｒｘ３，Ｒｘ４は、ｘ軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部１３の長手方向に一致するように形成してあり、図８における左側のブリッジ回路Ｂｘを構成するように配線（センサ基板１に形成されている拡散層配線、金属配線１７など）によって接続されている。なお、ピエゾ抵抗Ｒｘ１〜Ｒｘ４は、ｘ軸方向の加速度がかかったときに撓み部１３において応力が集中する応力集中領域に形成されている。
【００３７】
また、重り部１２のコア部１２ａからｙ軸の正方向に延長された撓み部１３（図５（ａ）の上側の撓み部１３）はコア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｙ１，Ｒｙ３が形成されるとともに、フレーム部１１近傍に１つのピエゾ抵抗Ｒｚ１が形成されている。一方、重り部１２のコア部１２ａからｙ軸の負方向に延長された撓み部１３（図５（ａ）の下側の撓み部１３）はコア部１２ａ近傍に２つ１組のピエゾ抵抗Ｒｙ２，Ｒｙ４が形成されるとともに、フレーム部１１側の端部に１つのピエゾ抵抗Ｒｚ４が形成されている。ここに、コア部１２ａ近傍に形成された４つのピエゾ抵抗Ｒｙ１，Ｒｙ２，Ｒｙ３，Ｒｙ４は、ｙ軸方向の加速度を検出するために形成されたもので、平面形状が細長の長方形状であって、長手方向が撓み部１３の長手方向に一致するように形成してあり、図８における中央のブリッジ回路Ｂｙを構成するように配線（センサ基板１に形成されている拡散層配線、金属配線１７など）によって接続されている。なお、ピエゾ抵抗Ｒｙ１〜Ｒｙ４は、ｙ軸方向の加速度がかかったときに撓み部１３において応力が集中する応力集中領域に形成されている。
【００３８】
また、フレーム部１１近傍に形成された４つのピエゾ抵抗Ｒｚ１，Ｒｚ２，Ｒｚ３，Ｒｚ４は、ｚ軸方向の加速度を検出するために形成されたものであり、図８における右側のブリッジ回路Ｂｚを構成するように配線（センサ基板１に形成されている拡散層配線、金属配線１７など）によって接続されている。ただし、２つ１組となる撓み部１３，１３のうち一方の組の撓み部１３，１３に形成したピエゾ抵抗Ｒｚ１，Ｒｚ４は長手方向が撓み部１３，１３の長手方向と一致するように形成されているのに対して、他方の組の撓み部１３，１３に形成したピエゾ抵抗Ｒｚ２，Ｒｚ３は長手方向が撓み部１３，１３の幅方向（短手方向）と一致するように形成されている。
【００３９】
なお、図２〜図５では、センサ基板１における金属配線１７のうち第１の接続用接合金属層１９近傍の部位のみを図示してあり、拡散層配線の図示は省略してある。
【００４０】
ここで、センサ基板１の動作の一例について説明する。
【００４１】
いま、センサ基板１に加速度がかかっていない状態で、センサ基板１に対してｘ軸の正方向に加速度がかかったとすると、ｘ軸の負方向に作用する重り部１２の慣性力によってフレーム部１１に対して重り部１２が変位し、結果的にｘ軸方向を長手方向とする撓み部１３，１３が撓んで当該撓み部１３，１３に形成されているピエゾ抵抗Ｒｘ１〜Ｒｘ４の抵抗値が変化することになる。この場合、ピエゾ抵抗Ｒｘ１，Ｒｘ３は引張応力を受け、ピエゾ抵抗Ｒｘ２，Ｒｘ４は圧縮応力を受ける。一般的にピエゾ抵抗は引張応力を受けると抵抗値（抵抗率）が増大し、圧縮応力を受けると抵抗値（抵抗率）が減少する特性を有しているので、ピエゾ抵抗Ｒｘ１，Ｒｘ３は抵抗値が増大し、ピエゾ抵抗Ｒｘ２，Ｒｘ４は抵抗値が減少することになる。したがって、図８に示した一対の入力端子ＶＤＤ，ＧＮＤ間に外部電源から一定の直流電圧を印加しておけば、図８に示した左側のブリッジ回路Ｂｘの出力端子Ｘ１，Ｘ２間の電位差がｘ軸方向の加速度の大きさに応じて変化する。同様に、ｙ軸方向の加速度がかかった場合には図８に示した中央のブリッジ回路Ｂｙの出力端子Ｙ１，Ｙ２間の電位差がｙ軸方向の加速度の大きさに応じて変化し、ｚ軸方向の加速度がかかった場合には図８に示した右側のブリッジ回路Ｂｚの出力端子Ｚ１，Ｚ２間の電位差がｚ軸方向の加速度の大きさに応じて変化する。しかして、上述のセンサ基板１は、各ブリッジ回路Ｂｘ〜Ｂｚそれぞれの出力電圧の変化を検出することにより、当該センサ基板１に作用したｘ軸方向、ｙ軸方向、ｚ軸方向それぞれの加速度を検出することができる。本実施形態では、重り部１２と各撓み部１３とで可動部を構成しており、各ピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４それぞれが、センサ基板１におけるセンシング部を構成している。
【００４２】
ところで、センサ基板１は、図８に示すように、上述の３つのブリッジ回路Ｂｘ，Ｂｙ，Ｂｚに共通の２つの入力端子ＶＤＤ，ＧＮＤと、ブリッジ回路Ｂｘの２つの出力端子Ｘ１，Ｘ２と、ブリッジ回路Ｂｙの２つの出力端子Ｙ１，Ｙ２と、ブリッジ回路Ｂｚの２つの出力端子Ｚ１，Ｚ２とを備えており、これらの各入力端子ＶＤＤ，ＧＮＤおよび各出力端子Ｘ１，Ｘ２，Ｙ１，Ｙ２，Ｚ１，Ｚ２が、上記一表面側（つまり、貫通孔配線形成基板２側）に第１の接続用接合金属層１９として設けられており、貫通孔配線形成基板２に形成された貫通孔配線２４と電気的に接続されている。すなわち、センサ基板１には、８つの接続用接合金属層１９が形成され、貫通孔配線形成基板２には、８つの貫通孔配線２４が形成されている。なお、８つの第１の接続用接合金属層１９は、外周形状が矩形状（本実施形態では、正方形状）であり、フレーム部１１の周方向に離間して配置されている（矩形枠状のフレーム部１１の４辺それぞれに２つずつ配置されている）。
【００４３】
また、センサ基板１のフレーム部１１上には、フレーム部１１よりも開口面積が大きな枠状（矩形枠状）の第１の封止用接合金属層１８が形成されており、上述の８つの接続用接合金属層１９は、フレーム部１１において第１の封止用接合金属層１８よりも内側に配置されている。要するに、センサ基板１は、第１の封止用接合金属層１８の幅寸法をフレーム部１１の幅寸法に比べて小さく設定し、第１の封止用接合金属層１８と各接続用接合金属層１９とを同一平面上に形成してある。
【００４４】
ここにおいて、センサ基板１は、上記一表面側において上記シリコン層１０ｃ上にシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜１６が形成されており、第１の接続用接合金属層１９および第１の封止用接合金属層１８および金属配線１７は絶縁膜１６の同一レベル面上に同一厚さで形成されている。
【００４５】
また、第１の封止用接合金属層１８および第１の接続用接合金属層１９は、接合用のＡｕ膜と絶縁膜１６との間に密着性改善用のＴｉ膜を介在させてある。言い換えれば、第１の封止用接合金属層１８および第１の接続用接合金属層１９は、絶縁膜１６の同一レベル面上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。要するに、第１の接続用接合金属層１９と第１の封止用接合金属層１８とは同一の金属材料により形成されているので、第１の接続用接合金属層１９と第１の封止用接合金属層１８とを同時に形成することができるとともに、第１の接続用接合金属層１９と第１の封止用接合金属層１８とを同じ厚さに形成することができる。なお、第１の封止用接合金属層１８および第１の接続用接合金属層１９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあり、金属配線１７の膜厚は１μｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Ａｕ膜と絶縁膜１６との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。
【００４６】
上述の各ピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４および上記各拡散層配線は、上記シリコン層１０ｃにおけるそれぞれの形成部位に適宜濃度のｐ形不純物をドーピングすることにより形成されており、上述の金属配線１７は、絶縁膜１６上にスパッタ法や蒸着法などにより成膜した金属膜（例えば、Ａｌ膜、Ａｌ合金膜など）をリソグラフィ技術およびエッチング技術を利用してパターニングすることにより形成されており、金属配線１７は絶縁膜１６に設けたコンタクトホールを通して拡散層配線と電気的に接続されている。また、第１の接続用接合金属層１９と金属配線１７とは、第１の接続用接合金属層１９における金属配線１７との接続部位１９ｂ（図４（ｂ）参照）が、貫通孔配線形成基板２におけるセンサ基板１との対向面に形成された後述の変位空間形成用凹部２１内に位置する形で電気的に接続されている。
【００４７】
貫通孔配線形成基板２は、図９〜図１１に示すように、センサ基板１側（図２（ｃ）における下面側）の表面に、センサ基板１の重り部１２と各撓み部１３とで構成される可動部の変位空間を確保する上述の変位空間形成用凹部２１が形成されるとともに、変位空間形成用凹部２１の周部に厚み方向に貫通する複数（本実施形態では、８つ）の貫通孔２２が形成されており、厚み方向の両面と各貫通孔２２の内面とに跨って熱絶縁膜（シリコン酸化膜）からなる絶縁層２３が形成され、貫通孔配線２４と貫通孔２２の内面との間に絶縁層２３の一部が介在している。ここにおいて、貫通孔配線形成基板２の８つの貫通孔配線２４は当該貫通孔配線形成基板２の周方向に離間して形成されている。また、貫通孔配線２４の材料としては、Ｃｕを採用しているが、Ｃｕに限らず、例えば、Ｎｉなどを採用してもよい。
【００４８】
また、貫通孔配線形成基板２は、センサ基板１側の表面において変位空間形成用凹部２１の周部に、各貫通孔配線２４それぞれと電気的に接続された複数（本実施形態では、８つ）の第２の接続用接合金属層２９が形成されている。貫通孔配線形成基板２は、センサ基板１側の表面の周部には、全周に亘って枠状（矩形枠状）の第２の封止用接合金属層２８が形成されており、上述の８つの第２の接続用接合金属層２９は、外周形状が細長の長方形状であり、第２の封止用接合金属層２８よりも内側に配置されている。ここにおいて、第２の接続用接合金属層２９は、長手方向の一端部が貫通孔配線２４と接合されており、他端側の部位がセンサ基板１の金属配線１７よりも外側でセンサ基板１の第１の接続用接合金属層１９と接合されて電気的に接続されるように配置してある。要するに、貫通孔配線形成基板２の周方向において貫通孔配線２４と当該貫通孔配線２４に対応する第１の接続用接合金属層１９との位置をずらしてあり、第２の接続用接合金属層２９を、長手方向が第２の封止用接合金属層２８の周方向に一致し且つ貫通孔配線２４と第１の接続用接合金属層１９とに跨る形で配置してある。
【００４９】
また、第２の封止用接合金属層２８および第２の接続用接合金属層２９は、接合用のＡｕ膜と絶縁層２３との間に密着性改善用のＴｉ膜を介在させてある。言い換えれば、第２の封止用接合金属層２８および第２の接続用接合金属層２９は、絶縁層２３の同一レベル面上に形成されたＴｉ膜と当該Ｔｉ膜上に形成されたＡｕ膜との積層膜により構成されている。要するに、第２の接続用接合金属層２９と第２の封止用接合金属層２８とは同一の金属材料により形成されているので、第２の接続用接合金属層２９と第２の封止用接合金属層２８とを同時に形成することができるとともに、第２の接続用接合金属層２９と第２の封止用接合金属層２８とを同じ厚さに形成することができる。なお、第２の封止用接合金属層２８および第２の接続用接合金属層２９は、Ｔｉ膜の膜厚を１５〜５０ｎｍ、Ａｕ膜の膜厚を５００ｎｍに設定してあるが、これらの数値は一例であって特に限定するものではない。ここにおいて、各Ａｕ膜の材料は、純金に限らず不純物を添加したものでもよい。また、本実施形態では、各Ａｕ膜と絶縁層２３との間に密着性改善用の密着層としてＴｉ膜を介在させてあるが、密着層の材料はＴｉに限らず、例えば、Ｃｒ、Ｎｂ、Ｚｒ、ＴｉＮ、ＴａＮなどでもよい。
【００５０】
また、貫通孔配線形成基板２におけるセンサ基板１側とは反対側の表面には、各貫通孔配線２４それぞれと電気的に接続された複数の外部接続用電極２５が形成されている。なお、各外部接続用電極２５の外周形状は矩形状となっている。
【００５１】
カバー基板３は、図１２に示すように、センサ基板１との対向面に、重り部１２の変位空間を形成する所定深さ（例えば、５μｍ〜１０μｍ程度）の凹部３１を形成してある。ここにおいて、凹部３１は、リソグラフィ技術およびエッチング技術を利用して形成してある。なお、本実施形態では、カバー基板３におけるセンサ基板１との対向面に、重り部１２の変位空間を形成する凹部３１を形成してあるが、重り部１２のコア部１２ａおよび各付随部１２ｂのうち支持基板１０ａを利用して形成されている部分の厚さを、フレーム部１１において支持基板１０ａを利用して形成されている部分の厚さに比べて、センサ基板１の厚み方向への重り部１２の許容変位量分だけ薄くするようにすれば、カバー基板３に凹部３１を形成しなくても、センサ基板１の上記他表面側には上記他表面に交差する方向への重り部１２の変位を可能とする隙間が重り部１２とカバー基板３との間に形成される。
【００５２】
ところで、上述の加速度センサエレメントにおけるセンサ基板１と貫通孔配線形成基板２とは、第１の封止用接合金属層１８と第２の封止用接合金属層２８とが接合されるとともに、第１の接続用接合金属層１９と第２の接続用接合金属層２９とが接合され、センサ基板１とカバー基板３とは、互いの対向面の周部同士が接合されている。また、本実施形態の加速度センサエレメントは、図２（ａ）〜（ｃ）に示すように、センサ基板１となるセンサ本体を複数形成したセンサウェハ１０と、センサ本体に対応する領域ごとに貫通孔配線２４および変位空間形成用凹部２１が形成された第１のパッケージウェハ２０と、センサ基板１に対応する領域ごとに凹部３１が形成されセンサウェハ１０に対して第１のパッケージウェハ２０とは反対側に配置される第２のパッケージウェハ３０とをウェハレベルで接合することでウェハレベルパッケージ構造体１００を形成してから、センサ基板１のサイズに基づいて規定した所望のサイズにダイシング工程により分割されている（図２（ｃ）の加速度センサエレメントは図２（ａ）に示すウェハレベルパッケージ構造体１００のうち丸Ａで囲んだ部分の断面に相当している）。したがって、貫通孔配線形成基板２とカバー基板３とがセンサ基板１と同じ外形サイズとなり、小型のチップサイズパッケージを実現できるとともに、製造が容易になる。なお、本実施形態では、上述のようにＳＯＩウェハを加工することによりセンサ基板１を形成してあるが、ＳＯＩウェハに限らず、例えば、シリコンウェハを加工することによりセンサ基板１を形成してもよい。
【００５３】
ウェハレベルパッケージ構造体１００の製造にあたっては、センサウェハ１０と第１のパッケージウェハ２０および第２のパッケージウェハ３０との接合方法として、センサ基板１の残留応力を少なくするためにより低温での接合が可能な常温接合法を採用している。常温接合法では、接合前に互いの接合表面へアルゴンのプラズマ若しくはイオンビーム若しくは原子ビームを真空中で照射して各接合表面の清浄化・活性化を行ってから、接合表面同士を接触させ、常温下で接合する。本実施形態では、上述の常温接合法により、常温下で適宜の荷重を印加して、第１の封止用接合金属層１８と第２の封止用接合金属層２８とを直接接合するのと同時に、第１の接続用接合金属層１９と第２の接続用接合金属層２９とを直接接合しており、また、上述の常温接合法により、常温下でセンサ基板１のフレーム部１１とカバー基板３の周部とを直接接合している。
【００５４】
しかして、本実施形態におけるウェハレベルパッケージ構造体１００では、センサウェハ１０と第１のパッケージウェハ２０との封止用接合金属層１８，２８同士および接続用接合金属層１９，２９同士が直接接合されており、センサウェハ１０と第２のパッケージウェハ３０とが常温接合法のような低温プロセスで直接接合されており、センサウェハ１０と第１のパッケージウェハ２０および第２のパッケージウェハ３０とを半田リフローのような熱処理を必要とする方法により接合する場合に比べて、センシング部を構成するピエゾ抵抗Ｒｘ１〜Ｒｘ４，Ｒｙ１〜Ｒｙ４，Ｒｚ１〜Ｒｚ４が熱応力の影響を受けにくくなるという利点がある。また、本実施形態では、センサ基板１と貫通孔配線形成基板２およびカバー基板３とが同じ半導体材料であるＳｉにより形成されているので、センサ基板１と貫通孔配線形成基板２およびカバー基板３との線膨張率差に起因した応力（センサ基板１における残留応力）が上記ブリッジ回路の出力信号に与える影響を低減でき、貫通孔配線形成基板２およびカバー基板３がセンサ基板１と異なる材料により形成されている場合に比べて、センサ特性のばらつきを低減することができる。
【００５５】
以下、第１のパッケージウェハ２０の形成方法について図１を参照しながら説明する。
【００５６】
まず、第１のパッケージウェハ２０の基礎となる半導体ウェハ（本実施形態では、シリコンウェハ）２０ａの一表面側（図１（ａ）における下面側）および他表面側（図１（ａ）における上面側）にドライ酸化法によってシリコン酸化膜４１ａ，４１ｂを形成する第１の熱酸化工程を行うことにより、図１（ａ）に示す構造を得る。
【００５７】
その後、半導体ウェハ２０ａの上記一表面側に変位空間形成用凹部２１を形成する際のマスクを形成するために、フォトリソグラフィ技術およびエッチング技術を利用して半導体ウェハ２０ａの上記一表面側のシリコン酸化膜４１ａをパターニングし、当該パターニングされたシリコン酸化膜４１ａをマスクとして半導体ウェハ２０ａを上記一表面側から所定深さまでエッチングすることで変位空間形成用凹部２１を形成する凹部形成工程を行うことによって、図１（ｂ）に示す構造を得る。なお、変位空間形成用凹部２１を形成するエッチングでは、ＫＯＨ水溶液（水酸化カリウム水溶液）やＴＭＡＨ水溶液（テトラメチルアンモニウム水溶液）のようなアルカリ系溶液を用いた湿式のエッチングを行うようにしてもよいし、ＲＩＥ（反応性イオンエッチング）などのドライエッチングを行うようにしてもよい。
【００５８】
次に、半導体ウェハ２０ａの上記一表面側および上記他表面側にパイロジェニック酸化法によって比較的厚い膜厚（例えば、１μｍ程度）のシリコン酸化膜４２ａ，４２ｂを形成する第２の熱酸化工程を行うことにより、図１（ｃ）に示す構造を得る。
【００５９】
その後、半導体ウェハ２０ａに上述の貫通孔２２を形成する際のマスクを形成するために、フォトリソグラフィ技術およびエッチング技術を利用して半導体ウェハ２０ａの上記一表面側のシリコン酸化膜４２ａをパターニングし、当該パターニングされたシリコン酸化膜４２ａをマスクとして、半導体ウェハ２０ａを上記一表面側から上記他表面側のシリコン酸化膜４２ｂに達する（つまり、半導体ウェハ２０ａの上記一表面側のシリコン酸化膜４２ａをマスク、上記他表面側のシリコン酸化膜４２ｂをエッチングストッパとして半導体ウェハ２０ａを貫通する）までドライエッチングすることで貫通孔２２を形成する貫通孔形成工程を行うことによって、図１（ｄ）に示す構造を得る。ここにおいて、貫通孔形成工程では、半導体ウェハ２０ａに厚み方向に貫通し当該半導体ウェハ２０ａの上記一表面の開口径が上記他表面の開口径に比べて大きなテーパ状（本実施形態では、半導体ウェハ２０ａの上記一表面から上記他表面に近づくにつれて開口径が徐々に小さくなるテーパ状）の貫通孔２２をドライエッチングにより形成している。ここで、貫通孔形成工程におけるエッチング装置としては、例えば、誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置を用いている。ＩＣＰ型のエッチング装置は、一般的に、エッチング対象をエッチングするエッチングモードと被エッチング面へ有機物を堆積させるデポジションモードとを交互に繰り返すエッチング条件の設定が可能となっており、エッチングモードの時間をデポジションモードの時間に比べて比較的長く設定してエッチングモードとデポジションモードとを交互に繰り返すことにより略垂直なエッチングが可能となり、例えば、貫通孔形成工程の開始から終了までの間に、エッチングモードの時間が徐々に短くなり、デポジションモードの時間が徐々に長くなるようにエッチング条件を設定すれば、上述のように半導体ウェハ２０ａの上記一表面から上記他表面に近づくにつれて開口径が徐々に小さくなる貫通孔２２を形成することが可能となる。なお、本実施形態では、半導体ウェハ２０ａの厚みを２００μｍ〜５００μｍ程度、貫通孔２２のアスペクト比を２０〜５０という高アスペクト比に設定してある。
【００６０】
続いて、シリコン酸化膜４２ａ，４２ｂをエッチング除去してから、半導体ウェハ２０ａの上記一表面側および上記他表面側および貫通孔２２の内周面にドライ酸化法によってシリコン酸化膜からなる絶縁層２３を形成する絶縁層形成工程を行うことにより、図１（ｅ）に示す構造を得る。
【００６１】
その後、半導体ウェハ２０ａの上記他表面側（つまり、貫通孔２２の開口径が小さい側）で絶縁層２３の表面に金属材料（例えば、Ｃｕ、Ｎｉなど）からなる金属薄膜４３をスパッタ法によって形成する金属薄膜形成工程を行うことにより、図１（ｆ）に示す構造を得る。
【００６２】
続いて、金属薄膜４３をシード層として半導体ウェハ２０ａの上記他表面側において貫通孔を閉塞する金属層を電気メッキ法により金属薄膜４３から析出させることで金属薄膜４３と上記金属層とからなる導電体部４５を形成する導電体部形成工程を行うことによって、図１（ｇ）に示す構造を得る。本実施形態では、半導体ウェハ２０ａの上記他表面側、つまり、貫通孔２２の開口径が小さい側で貫通孔２２を閉塞しているので、開口径が大きい側で貫通孔２２を閉塞する場合に比べて貫通孔２２を閉塞しやすく、メッキ量を少なくできるという利点がある。ここで、導電体部形成工程では、電気メッキ法により上記金属層を形成しているが、電気メッキ法に限らず、例えば、無電解メッキ法、スパッタ法、蒸着法などにより上記金属層を形成するようにしてもよい。なお、本実施形態では、金属薄膜形成工程と導電体部形成工程とで陰極形成工程を構成しているが、陰極形成工程としては、陰極となる板状の金属箔を半導体ウェハ２０ａの上記他表面側に貼り合わせることも考えられる。
【００６３】
その後、半導体ウェハ２０ａの上記一表面側に対向配置した陽極（図示せず）と半導体ウェハ２０ａの上記他表面側において貫通孔２２を閉塞している陰極（本実施形態では、導電体部４５）との間に通電して貫通孔配線２４となる金属部２４ａを導電体部４５における貫通孔２２側の露出表面から半導体ウェハ２０ａの厚み方向に沿って析出させる電気メッキ工程を行うことによって、図１（ｈ）に示す構造を得る。つまり、電気メッキ工程では、金属部２４ａをボトムアップ成長させている。なお、電気メッキ工程では、一定電流密度、一定電圧の条件で電気メッキを行うようにしてもよいし、メッキ開始時からの時間経過とともに電流密度を大きくする条件で電気メッキを行うようにしてもよい。
【００６４】
さらにその後、金属部２４ａのうち半導体ウェハ２０ａの上記一表面側に形成された不要部分および半導体ウェハ２０ａの上記他表面側の導電体部４５をＣＭＰなどによって除去する研磨工程を行ってから、半導体ウェハ２０ａの上記他表面側に外部接続用電極２５を形成する電極形成工程を行い、続いて、半導体ウェハ２０ａの上記一表面側に第２の封止用接合金属層２８および第２の接続用接合金属層２９を形成する接合金属層形成工程を行うことによって、図１（ｉ）に示す構造の第１のパッケージウェハ２０を得る。
【００６５】
以上説明した半導体ウェハ２０ａへの貫通孔配線２４の形成方法によれば、貫通孔形成工程において半導体ウェハ２０ａの上記一表面の開口径が上記他表面の開口径に比べて大きなテーパ状の貫通孔２２を形成し、電気メッキ工程においては半導体ウェハ２０ａの上記一表面側に対向配置した陽極と上記他表面側において貫通孔２２を閉塞している陰極（導電体部４５）との間に通電して貫通孔配線２４となる金属部２４ａを陰極における貫通孔２２側の露出表面から半導体ウェハ２０ａの厚み方向に沿って析出させるようにしているので、貫通孔２２内へは開口径が大きい方からメッキ液が浸入し金属部２４ａは開口径の小さい方から開口径の大きい方へ向って析出することとなり、貫通孔２２の開口径が一様である場合に比べて、貫通孔２２内の気泡が抜けやすくなるとともに、貫通孔２２内へメッキ液が浸入しやすく貫通孔２２内での金属イオン濃度の低下を抑制することができ、金属部２４ａの析出速度を速くすることができるから、高アスペクト比の貫通孔２２の内側へ貫通孔配線２４となる金属部２４ａを形成する電気メッキ工程におけるメッキ時間を短縮可能となる。
【００６６】
また、上述の陰極形成工程では、半導体ウェハ２０ａの上記他表面側で絶縁層２３の表面に金属薄膜４３を形成した後、金属薄膜４３とともに導電体部４５を構成する金属層を電気メッキにより金属薄膜４３上に析出させることで半導体ウェハ２０ａの上記他表面側において貫通孔２２を閉塞する導電体部４５を形成しているので、一般的な半導体製造プロセスにより導電体部４５を形成することができる。ここで、陰極形成工程において、金属薄膜４３をスパッタ法により形成するようにすれば、金属薄膜４３を蒸着法やＣＶＤ法により形成する場合に比べて、貫通孔２２の内側への金属薄膜４３の堆積が起こりにくくなり、結果的に、貫通孔配線２４の埋め込み性が良くなる。
【００６７】
上述の実施形態では、センサエレメントとしてピエゾ抵抗形の加速度センサエレメントを例示したが、本発明の技術思想は、ピエゾ抵抗形の加速度センサエレメントに限らず、例えば、容量形の加速度センサエレメントやジャイロセンサエレメントなど他のセンサエレメントにも適用でき、容量形の加速度センサエレメントやジャイロセンサエレメントでは、可動電極を設けた重り部や可動電極を兼ねる重り部などが可動部を構成し、固定電極と可動電極とによりセンシング部を構成することとなる。
【００６８】
また、上述の実施形態では、１枚のセンサウェハ１０に対して２枚のパッケージウェハ２０，３０をウェハレベルで接合しているが、ウェハレベルで接合するウェハの枚数は特に限定するものではなく、センサ本体たるセンサ基板１の構造によっては、１枚のセンサウェハに１枚のパッケージウェハのみをウェハレベルで接合してから所望のサイズに分割するようにしてもよい。
【図面の簡単な説明】
【００６９】
【図１】実施形態における第１のパッケージウェハの形成方法を説明するための主要工程概略断面図である。
【図２】実施形態におけるウェハレベルパッケージ構造体を示し、（ａ）は概略平面図、（ｂ）は概略側面図、（ｃ）は加速度センサエレメントの概略断面図である。
【図３】同上における加速度センサエレメントの概略平面図である。
【図４】同上における加速度センサエレメントを示し、（ａ）は図２（ｃ）の要部拡大図、（ｂ）は図３のＣ−Ｃ’概略断面図である。
【図５】同上におけるセンサ基板を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＢ−Ａ’概略断面図である。
【図６】同上におけるセンサ基板を示し、（ａ）は図５（ａ）のＡ−Ａ’概略断面図、（ｂ）は図５（ａ）のＣ−Ｃ’概略断面図である。
【図７】同上におけるセンサ基板を示す概略下面図である。
【図８】同上におけるセンサ基板の回路図である。
【図９】同上における貫通孔配線形成基板を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
【図１０】同上における貫通孔配線形成基板を示し、図９（ｂ）の要部拡大図である。
【図１１】同上における貫通孔配線形成基板の下面図である。
【図１２】同上におけるカバー基板を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’概略断面図である。
【図１３】従来例のウェハレベルパッケージ構造体の製造方法の説明図である。
【図１４】他の従来例における半導体ウェハへの貫通孔配線の形成方法を説明するための主要工程断面図である。
【図１５】同上における半導体ウェハへの貫通孔配線の形成方法を説明するための主要工程断面図である。
【図１６】別の従来例における半導体ウェハへの貫通孔配線の形成方法を説明するための主要工程断面図である。
【図１７】さらに別の従来例における半導体ウェハへの貫通孔配線の形成方法を説明するための主要工程断面図である。
【符号の説明】
【００７０】
２０ａ  半導体ウェハ
２２  貫通孔
２３  絶縁層
２４  貫通孔配線
２４ａ  金属部
４３  金属薄膜
４５  導電体部
【図１】
0004807272.tif 000002
【図２】
0004807272.tif 000003
【図３】
0004807272.tif 000004
【図４】
0004807272.tif 000005
【図５】
0004807272.tif 000006
【図６】
0004807272.tif 000007
【図７】
0004807272.tif 000008
【図８】
0004807272.tif 000009
【図９】
0004807272.tif 000010
【図１０】
0004807272.tif 000011
【図１１】
0004807272.tif 000012
【図１２】
0004807272.tif 000013
【図１３】
0004807272.tif 000014
【図１４】
0004807272.tif 000015
【図１５】
0004807272.tif 000016
【図１６】
0004807272.tif 000017
【図１７】
0004807272.tif 000018