(57)【特許請求の範囲】
【請求項１】
誘導性負荷に対する電流路を供給するための主トランジスタと、
上記主トランジスタと並列に接続されている補助トランジスタと、
上記主トランジスタの制御端子に第１の制御信号を供給する第１のドライバと上記第１の制御信号の立ち上がり及び立ち下がり特性を鈍らせる第１の波形整形回路と上記補助トランジスタの制御端子に第２の制御信号を供給する第２のドライバと上記第２の制御信号の立ち上がり及び立ち下がり特性を鈍らせる第２の波形整形回路とを有し、上記主トランジスタと上記補助トランジスタとを共に導通状態とすると共に上記主トランジスタと上記補助トランジスタとを共に非導通状態とする制御回路と、
を有し、
上記主トランジスタが第１導電型のＭＯＳトランジスタであり、上記補助トランジスタが第２導電型のＭＯＳトランジスタであり、
上記主トランジスタと上記補助トランジスタとが導通状態から非導通状態に制御されるときに上記誘電性負荷に誘電性起電力が発生すると、上記誘電性起電力に応じて上記補助トランジスタが導通する、
誘導性負荷駆動回路。
【請求項２】
上記第１の波形整形回路が上記主トランジスタの制御端子に接続された第１のコンデンサを有し、上記第２の波形整形回路が上記補助トランジスタの制御端子に接続された第２のコンデンサを有する、請求項１に記載の誘導性負荷駆動回路。
【請求項３】
上記第１の波形整形回路が上記主トランジスタを非導通状態に遷移させる際の上記第１の制御信号の波形を鈍らせるための電流制限用の第１の抵抗を有し、上記第２の波形整形回路が上記補助トランジスタを非導通状態に遷移させる際の上記第２の制御信号の波形を鈍らせるための電流制限用の第２の抵抗を有する、請求項２に記載の誘導性負荷駆動回路。
【請求項４】
上記主トランジスタがｎチャネルＭＯＳトランジスタで構成され、上記補助トランジスタがｐチャネルＭＯＳトランジスタで構成される、請求項２又は３に記載の誘導性負荷駆動回路。
【請求項５】
上記主トランジスタと上記補助トランジスタとが導通状態から非導通状態に制御されるときに、上記補助トランジスタが遅れて非導通状態になるように制御される、請求項１、２、３又は４に記載の誘導性負荷駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、誘導性負荷に電流を供給する誘導性負荷駆動回路に関し、特に、誘導性負荷の逆起電力によるサージ電圧の発生を防止する技術に関する。
【０００２】
【従来の技術】
従来より、モータ内の巻線等を誘導性負荷とし、その誘導性負荷に電流を供給する誘導性負荷供給回路は広く用いられている。
【０００３】
図６に示す誘導性負荷駆動回路１０１を用いてその動作原理を説明する。
この誘導性負荷駆動回路１０１は、ｎチャネルＭＯＳＦＥＴで構成された出力トランジスタ１０５と、該出力トランジスタ１０５を動作させるトランジスタ制御回路１１８と、該トランジスタ制御回路１１８の出力端子と出力トランジスタ１０５のゲート端子の間に挿入され、トランジスタ制御回路１１８の出力信号を反転させてゲート端子に伝達させるインバータ１１２とを有している。
【０００４】
符号１２１は、この誘導性負荷駆動回路１０１の高電位側出力端子を示しており、符号１２２は、低電位側出力端子を示している。高電位側出力端子１２１には、直流電圧源１２３が出力する正電圧が印加されており、低電位側出力端子１２２には、出力トランジスタ１０５のドレイン端子が接続されている。
【０００５】
高電位側出力端子１２１と低電位側出力端子１２２の間には負荷１２６が接続されており、出力トランジスタ１０５が導通し、低電位側出力端子１２２が接地電位に接続されると、直流電圧源１２３から負荷１２６に電流が供給されるようになっている。
【０００６】
出力トランジスタ１０５が導通から遮断に転じると、負荷１２６に流れる電流は停止する。
【０００７】
このように、負荷１２６に流れる電流を、出力トランジスタ１０５の導通と遮断を制御することで制御できるので、例えば出力トランジスタ１０５の導通期間と遮断期間の大きさ及び比を一定にすることで、負荷１２６に流れる平均電流の大きさを一定に制御できるようになっている。
【０００８】
しかし、負荷１２６が誘導性であるため、出力トランジスタ１０５が遮断から導通に転じる際に、低電位側出力端子１２２に正極性の誘導起電力が発生してしまう。
【０００９】
図７のグラフは低電位側出力端子１２２の電圧変化を示しており、そのグラフの５０μ秒付近のピークは、誘導起電力によるサージ電圧である。このようなサージ電圧は、出力トランジスタ１０５の破壊の原因になったり、他の回路の誤動作の原因になるので、誘導性負荷駆動回路１０１とは別にダイオードを設けてサージ電圧を吸収する必要がある。従って、コスト高を招き、また回路の小型化にも支障がある。
【００１０】
【発明が解決しようとする課題】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、サージ電圧を発生させない誘導性負荷駆動回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本願発明の誘導性負荷駆動回路は、誘導性負荷に対する電流路を供給するための主トランジスタと、上記主トランジスタと並列に接続されている補助トランジスタと、上記主トランジスタの制御端子に第１の制御信号を供給する第１のドライバと上記第１の制御信号の立ち上がり及び立ち下がり特性を鈍らせる第１の波形整形回路と上記補助トランジスタの制御端子に第２の制御信号を供給する第２のドライバと上記第２の制御信号の立ち上がり及び立ち下がり特性を鈍らせる第２の波形整形回路とを有し、上記主トランジスタと上記補助トランジスタとを共に導通状態とすると共に上記主トランジスタと上記補助トランジスタとを共に非導通状態とする制御回路とを有する。
本発明の誘導性負荷駆動回路においては、上記第１の波形整形回路が上記主トランジスタの制御端子に接続された第１のコンデンサを有し、上記第２の波形整形回路が上記補助トランジスタの制御端子に接続された第２のコンデンサを有する。
また、本発明の誘導性負荷駆動回路は、上記第１の波形整形回路が上記主トランジスタを非導通状態に遷移させる際の上記第１の制御信号の波形を鈍らせるための電流制限用の第１の抵抗を有し、上記第２の波形整形回路が上記補助トランジスタを非導通状態に遷移させる際の上記第２の制御信号の波形を鈍らせるための電流制限用の第２の抵抗を有する。
また、本発明の誘導性負荷駆動回路は、上記主トランジスタがｎチャネルＭＯＳトランジスタで構成され、上記補助トランジスタがｐチャネルＭＯＳトランジスタで構成される。
更に、本発明の誘導性負荷駆動回路は、上記主トランジスタと上記補助トランジスタの導通・非導通のタイミングがずれている。
【００１２】
本発明は上記のように構成されており、補助トランジスタが主（出力）トランジスタの遮断タイミングからずれて、例えば遅れて遮断するので、誘導性負荷に残留するエネルギーを補助トランジスタが放出させることができる。
【００１３】
また、補助トランジスタのソース端子を、誘導性負荷の逆起電力が生じる端子に接続しておくと、出力トランジスタの遮断によって誘導性負荷に逆起電力が生じても、逆起電力の大きさが、補助トランジスタのソース端子とゲート端子の間の閾電圧にクランプされる。
【００１４】
また、出力トランジスタをゆっくり遮断させ、出力トランジスタに流れる電流が徐々に減衰するようにしておき、誘導性負荷に流れる電流が逆起電力が発生しない程度の大きさまで減衰した後、補助トランジスタを遮断させることもできる。
【００１５】
【発明の実施の形態】
本発明の実施例を図面を用いて説明する。
図１を参照し、符号１は本発明の第一例の誘導性負荷駆動回路を示している。
【００１６】
この誘導性負荷駆動回路１は、出力トランジスタ５と、補助トランジスタ６と、トランジスタ制御回路７と、高電位側出力端子２１と、低電位側出力端子２２とを有している。
【００１７】
出力トランジスタ５は、ｎチャネルＭＯＳＦＥＴで構成されており、補助トランジスタ６はｐチャネルＭＯＳＦＥＴで構成されている。
【００１８】
出力トランジスタ５と補助トランジスタ６とは並列接続されており、出力トランジスタ５のソース端子と補助トランジスタ６のドレイン端子は、共に接地電位に接続され、出力トランジスタ５のドレイン端子と補助トランジスタ６のソース端子は、共に低電位側出力端子２２に接続されている。
【００１９】
高電位側出力端子２１には、正電圧を出力する直流電圧源２３が接続されており、高電位側出力端子２１と低電位側出力端子２２の間に負荷２６を接続した状態で、出力トランジスタ５が導通すると、低電位側出力端子２２が接地電位に接続され、直流電圧源２３から負荷２６に電流が供給されるように構成されている。
【００２０】
出力トランジスタ５と補助トランジスタ６の動作は、トランジスタ制御回路７によって制御される。
【００２１】
トランジスタ制御回路７の内部構成を説明すると、トランジスタ制御回路７内には、第１〜第３のインバータ１１〜１３と、第１、第２のコンデンサ１４、１５と、第１、第２の抵抗素子１６、１７と、論理回路１８とを有している。
【００２２】
第１、第２のインバータ１１、１２は直列接続されており、論理回路１８が出力する論理信号を２回反転させて、出力トランジスタ５のゲート端子に伝達するように構成されている。
【００２３】
また、論理回路１８が出力する論理信号は、第３のインバータ１３に入力され、該第３のインバータ１３で反転された信号が補助トランジスタ６のゲート端子に出力されるように構成されている。
【００２４】
従って、論理回路１８が出力した論理信号がハイ信号の場合には、出力トランジスタ５のゲート端子にはハイ信号が入力され、補助トランジスタ６のゲート端子にはロー信号が入力される。
【００２５】
逆に、論理回路１８が出力した論理信号がロー信号の場合には、出力トランジスタ５のゲート端子にはロー信号が入力され、補助トランジスタ６のゲート端子にはハイ信号が入力される。
【００２６】
第２、第３のインバータ１２、１３の出力端子は、第１、第２のコンデンサ１４、１５を介して、それぞれ接地電位に接続されている。
【００２７】
第２のインバータ１２の内部回路は、その電源端子が直流電圧源２３に直結され、接地端子が第１の抵抗素子１６を介して接地電位に接続されている。他方、第３のインバータ１３の内部回路は、その電源端子が第２の抵抗素子１７を介して直流電圧源２３に接続されており、接地端子は、接地電位に直結されている。
【００２８】
その結果、第１、第２の抵抗素子１６、１７により、第２のインバータ１２の吸い込み電流と、第３のインバータ１３の吐き出し電流が制限されている。
【００２９】
論理回路１８がハイ信号を出力し、第２、第３のインバータ１２、１３がそれぞれハイ信号とロー信号を出力し、出力トランジスタ５と補助トランジスタ６とが導通状態に置かれている状態では、第１のコンデンサ１４は、ハイ信号によって充電された状態になっており、第２のコンデンサ１５は、ロー信号によって放電した状態になっている。
【００３０】
その状態から、論理回路１８の出力信号が反転すると、第２のインバータ１２は電流を吸い込み、出力トランジスタ５のゲート端子の電圧を低下させる方向に動作し、また、第３のインバータ１３は電流を吐き出し、補助トランジスタ６のゲート端子の電位を上昇させる方向に動作する。
【００３１】
このとき、第２のインバータ１２の吸い込み電流と第３のインバータ１３の吐き出し電流は第１、第２の抵抗１６、１７によって制限されているため、出力トランジスタ５のゲート端子の電圧はゆっくり低下し、補助トランジスタ６のゲート端子の電圧はゆっくり上昇する。その結果、出力トランジスタ５と補助トランジスタ６とは、導通状態から遮断状態にゆっくり切り替わるため、出力トランジスタ５に流れる電流と補助トランジスタ６に流れる電流は徐々に減少する。
【００３２】
このように、出力トランジスタ５側では、符号１４で示した第１のコンデンサと符号１６で示した第１の抵抗素子とを組合わせた回路が、出力トランジスタ５に流れる電流を徐々に減少させる遅延回路として動作し、補助トランジスタ６側では、符号１５で示した第２のコンデンサと、符号１７で示した第２の抵抗素子とを組合わせた回路が、補助トランジスタ６に流れる電流を徐々に減少させる遅延回路として動作する。
【００３３】
次に、本発明の誘導性負荷駆動回路１の動作を説明すると、論理回路１８の出力信号が、ハイ信号からロー信号に切り替わると、第１のコンデンサ１４の容量が第２のコンデンサ１５の容量よりも小さいため、先ず、出力トランジスタ５のゲート端子の電圧がゆっくり低下し、負荷２６に流れる電流が徐々に減少する。
【００３４】
負荷２６は、携帯電話に内蔵されているバイブレータを動作させる小型モータの巻線であり、誘導性の負荷である。従って、電流が急に遮断された場合には逆起電力が生じ、低電位側出力端子２２の電位が急速に上昇してしまうが、このように負荷２６に流れる電流が徐々に減少する場合には、逆起電力は生じないか、または生じても小さな電圧で済む。
【００３５】
負荷２６に流れる電流が十分に減衰した状態では、補助トランジスタ６のゲート端子の電圧が十分大きくなり、補助トランジスタ６に流れる電流も減少している。
【００３６】
出力トランジスタ５が完全に遮断する際、出力トランジスタ５に流れる電流が十分減衰している場合には、負荷２６に逆起電力は生じないが、逆起電力が生じてしまった場合でも、出力トランジスタ５が完全に遮断するときには、補助トランジスタ６のゲート端子の電圧は完全には上昇しておらず、補助トランジスタ６には微少な電流が流れており、導通状態が維持されている。
【００３７】
補助トランジスタ６が微少な電流で導通している場合、補助トランジスタ６のソース端子の電圧は、ゲート端子の電圧に、補助トランジスタ６の閾電圧ＶTPを加えた電圧に等しい。
【００３８】
低電位側出力端子２２に誘導起電力が生じた場合、補助トランジスタ６のソース端子の電位、即ち低電位側出力端子２２の電位は、補助トランジスタ６のゲート端子の電圧に、閾電圧ＶTPを加えた電圧でクランプされる。
【００３９】
補助トランジスタ６のゲート端子の電圧は、直流電圧源２３から印加される電圧以上には大きくならないから、結局、低電位側出力端子２２の電位は、最大でも直流電圧源２３が出力する電圧に閾電圧ＶTPを加えた大きさにしか上昇しない。
【００４０】
負荷２６に蓄積されていた磁気エネルギーが全て放出され、低電位側出力端子２２の電位が低下し、補助トランジスタ６のソース端子とゲート端子の間の電圧差が閾電圧ＶTPよりも低下すると、補助トランジスタ６は遮断し、負荷２６に流れる電流はゼロになる。
【００４１】
このように、出力トランジスタ５の遮断によって逆起電力が発生しても、補助トランジスタ６が導通状態を保持することによって低電位側出力端子２２の電位がクランプされ、サージ電圧の発生が防止される。
【００４２】
図５は、本発明の誘導性負荷駆動回路１の動作を説明するためのタイミングチャートであり、Ｖ22は低電位側出力端子２２の電位を示しており、Ｖg6は補助トランジスタ６のゲート端子の電圧を示しており、Ｖg5は出力トランジスタ５のゲート端子の電圧を示している。
【００４３】
時刻ｔ1において出力トランジスタ５と補助トランジスタ６とが導通した後、時刻ｔ2において、先ず、出力トランジスタ５のゲート端子の電圧Ｖg5が低下し始め、出力トランジスタ５が遮断状態に向かう。
【００４４】
次いで、時刻ｔ3において補助トランジスタ６のゲート端子の電圧Ｖg6が上昇し始め、補助トランジスタ６が遮断状態に向かう。
【００４５】
時刻ｔ3の経過後、負荷２６に流れる電流は徐々に減少し、時刻ｔ4において出力トランジスタ５が完全に遮断する。出力トランジスタ５が遮断する際には負荷２６に流れる電流は十分小さくなっており、負荷２６に残留するエネルギーは、補助トランジスタ６に流れる。
【００４６】
時刻ｔ5において、補助トランジスタ６のゲート端子の電圧Ｖg6が、直流電圧源２３の出力電圧に等しくなった後も、負荷２６の逆起電力によって僅かに電流が流れ、負荷２６に残留するエネルギーが消費され、逆起電力が消滅した時刻ｔ6において、負荷２６に流れる電流はゼロになる。このとき、低電圧側出力端子２２の電位は、直流電圧源２３が出力する電圧と等しくなる。
【００４７】
なお、上記第一例の誘導性負荷駆動回路１では、直流電圧源２３により、高電位側出力端子２１に正電圧を印加しており、出力トランジスタ５及び補助トランジスタ６を導通させたときに、低電位側出力端子２２を接地電位に接続させたが、本発明はそれに限定されない。
【００４８】
図２は、本発明の第二例の誘導性負荷駆動回路２を示しており、この誘導性負荷駆動回路２は、正電圧を出力する直流電圧源２３に替え、負電圧を出力する直流電圧源２４によって動作するように構成されている。
【００４９】
この誘導性負荷駆動回路２では、高電位側出力端子２１が接地電位に接続されている。他方、低電位側出力端子２２には、出力トランジスタ５と補助トランジスタ６とが導通したときに、直流電圧源２３が出力する負電圧が印加される。
【００５０】
この誘導性負荷駆動回路２の動作は、第一例の誘導性負荷駆動回路１の動作と同じである。
また、以上第一例、第二例の誘導性負荷駆動回路１、２では、出力トランジスタ５にｎチャネルＭＯＳＦＥＴを用い、補助トランジスタ６にｐチャネルＭＯＳＦＥＴを用いたが、本発明はそれに限定されるものではない。
【００５１】
図３は、本発明の第三例の誘導性負荷駆動回路３を示しており、この誘導性負荷駆動回路３は、ｐチャネルＭＯＳＦＥＴから成る出力トランジスタ５５と、ｎチャネルＭＯＳＦＥＴから成る補助トランジスタ５６とを有している。
【００５２】
出力トランジスタ５５と補助トランジスタ５６とは並列接続されており、出力トランジスタ５５のソース端子と補助トランジスタ５６のドレイン端子は接地電位に接続されている。また、出力トランジスタ５５のドレイン端子と補助トランジスタ５６のソース端子は高電圧側出力端子７１に接続されている。
【００５３】
低電位側出力端子７２は、直流電圧源７３に接続されており、直流電圧源７３が出力する負電圧が印加されている。
【００５４】
出力トランジスタ５５と補助トランジスタ５６は、トランジスタ制御回路５７によって制御されており、出力トランジスタ５５と補助トランジスタ５６とが導通し、高電圧側出力端子が接地電位に接続されると、負荷７６には、接地電位から直流電圧源７３側に向けて電流が流れる。
【００５５】
トランジスタ制御回路５７内の第１〜第３のインバータ６１〜６３は、図１、図２に示した制御回路７の第１〜第３のインバータ１１〜１３に対応する素子であり、論理回路６８が出力する論理信号を出力トランジスタ５５と補助トランジスタ５６とに伝達し、出力トランジスタ５５と補助トランジスタ５６とを動作させる。
【００５６】
このトランジスタ制御回路５７では、出力トランジスタ５５のゲート端子と接地電位の間と、補助トランジスタ５６のゲート端子と接地電位の間に、それぞれ第１、第２のコンデンサ６４、６５が挿入されている。
【００５７】
そして、第２、第３のインバータ６２、６３に接続された第１、第２の抵抗素子６６、６７が、出力トランジスタ５５に接続された第１のコンデンサ６４の放電電流と、補助トランジスタ５６に接続された第２のコンデンサ６５の充電電流を制限する。従って、出力トランジスタ５５と補助トランジスタ５６が導通から遮断に転じる際のゲート端子の電圧がゆっくり変化する。その結果、出力トランジスタ５５と補助トランジスタ５６が導通から遮断に転じる際には、それらに流れる電流が徐々に小さくなる。
【００５８】
この第三例の誘導性負荷駆動回路３において、出力トランジスタ５５が導通から遮断に転じる際には、高電圧側出力端子７１に負極性の電圧が誘起される。出力トランジスタ５５が遮断する際には、補助トランジスタ５６は導通しており、高電圧側出力端子７１の電圧が、補助トランジスタ５６のゲート端子の電圧から、補助トランジスタ５６の閾電圧ＶTNだけ下がった電圧でクランプされる。その結果、負のサージ電圧は発生しない。
【００５９】
図４は、本発明の第四例の誘導性負荷駆動回路４を示しており、この誘導性負荷駆動回路４は、負電圧を出力する直流電圧源７３に替え、正電圧を出力する直流電圧源７４に、出力トランジスタ５５のソース端子と補助トランジスタ５６のドレイン端子が接続されている。
【００６０】
出力トランジスタ５５のドレイン端子と補助トランジスタ５６のソース端子は、高電圧側出力端子７１に接続されている。また、低電圧側出力端子７２は接地電位に接続されている。
【００６１】
図４に示された誘導性負荷駆動回路４でも、図３に示された誘導性負荷駆動回路３と同じ動作で負荷７６に電流を供給する。
【００６２】
上述した実施例において、出力トランジスタ及び補助トランジスタをバイポーラトランジスタ、例えばｎｐｎバイポーラトランジスタ及びｐｎｐバイポーラトランジスタで構成できることは当業者には明らかであろう。
【００６３】
【発明の効果】
外付けダイオードを用いなくても、誘導性負荷の逆起電力によるサージ電圧の発生を防止することができる。
【図面の簡単な説明】
【図１】本発明の第一例の誘導性負荷駆動回路の回路図
【図２】本発明の第二例の誘導性負荷駆動回路の回路図
【図３】本発明の第三例の誘導性負荷駆動回路の回路図
【図４】本発明の第四例の誘導性負荷駆動回路の回路図
【図５】第一例の誘導性負荷駆動回路の動作を説明するためのタイミングチャート
【図６】従来の誘導性負荷駆動回路の一例
【図７】そのサージ電圧を説明するためのグラフ
【符号の説明】
１〜４……誘導性負荷駆動回路
５、５５……出力トランジスタ
６、５６……補助トランジスタ
７、５７……トランジスタ制御回路
２６、７６……誘導性負荷
【図１】
0004792636.tif 000002
【図２】
0004792636.tif 000003
【図３】
0004792636.tif 000004
【図４】
0004792636.tif 000005
【図５】
0004792636.tif 000006
【図６】
0004792636.tif 000007
【図７】
0004792636.tif 000008