(57)【特許請求の範囲】
【請求項１】
（ａ）複数の導体部が主面に配置された金属基板を準備する工程、
（ｂ）表面に形成された表面電極と裏面に形成された裏面電極とを有する半導体チップを前記導体部上に配置し、前記半導体チップの前記裏面電極と前記導体部とを共晶反応によって接合する工程、
（ｃ）前記（ｂ）工程後、前記半導体チップの前記表面電極と前記半導体チップを搭載していない前記導体部との間をボンディングワイヤを介して電気的に接続する工程、
（ｄ）前記複数の導体部、前記半導体チップおよび前記ボンディングワイヤを封止樹脂で封止する工程、
（ｅ）前記基板を、前記封止樹脂で封止された前記複数の導体部から剥離する工程、
（ｆ）前記（ｅ）工程後、前記封止樹脂を切断する工程、
を有する半導体装置の製造方法であって、
前記（ａ）工程は、
（ａ１）前記基板を準備する工程、
（ａ２）複数の開口部を有するレジストパターンを前記基板上に形成する工程、
（ａ３）前記複数の開口部内に前記複数の導体部を形成する工程、
（ａ４）前記レジストパターンを除去する工程、
を有し、
前記（ａ２）工程で形成される前記レジストパターンの前記複数の開口部は、上方側に向かうほど広くなる形状を有していることを特徴とする半導体装置の製造方法。
【請求項２】
（ａ）複数の導体部が主面に配置された金属基板を準備する工程、
（ｂ）表面に形成された表面電極と裏面に形成された裏面電極とを有する半導体チップを前記導体部上に配置し、前記半導体チップの前記裏面電極と前記導体部とを共晶反応によって接合する工程、
（ｃ）前記（ｂ）工程後、前記半導体チップの前記表面電極と前記半導体チップを搭載していない前記導体部との間をボンディングワイヤを介して電気的に接続する工程、
（ｄ）前記複数の導体部、前記半導体チップおよび前記ボンディングワイヤを封止樹脂で封止する工程、
（ｅ）前記基板を、前記封止樹脂で封止された前記複数の導体部から剥離する工程、
（ｆ）前記（ｅ）工程後、前記封止樹脂を切断する工程、
を有し、
前記複数の導体部は、前記導体部の上面側に向かうほど広くなる形状を有していることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、ダイオード素子チップなどを封止した半導体装置の製造技術に適用して有効な技術に関するものである。
【背景技術】
【０００２】
導電体からなるタブとポスト部とが対向して配置されたリードフレームのタブ上にダイオード素子チップをダイボンディングしてから、ダイオード素子チップの電極とポスト部をワイヤボンディングで接続し、それらを樹脂封止することで、ダイオードパッケージを製造することができる。
【０００３】
特表２００３−５２２４１６号公報（特許文献１）には、凸状に形成された金属土台上に半導体素子を搭載して半導体素子上部の端子を他の凸状に形成された金属土台上部にワイヤボンディングした後、金属土台上部を樹脂封止してから金属土台の下部分をエッチング除去して金属土台部の凸状部分の端子となる部分を樹脂面に露出してリードレスパッケージを製造する半導体素子の製造方法の技術が記載されている。
【０００４】
また、特開２００３−３３２５０８号公報（特許文献２）には、リードレスパッケージにおいて封止樹脂内部に形成されている電極部分の上部を下部より大きくして封止樹脂に対してくさび効果を持たせる構造の技術が記載されている。
【０００５】
また、特開２００４−１１９７２６号公報（特許文献３）や特開２００４−１１９７２７号公報（特許文献４）には、金属板の上にバリア金属を介して凸状の端子部分を形成して半導体チップを凸状の上部に搭載してワイヤボンディングして金属板上部を樹脂封止したのち、金属板の下部をバリア金属をエッチングストッパとして除去した後端子を封止樹脂から露出してリードレスパッケージを製造する技術が記載されている。
【０００６】
また、特開２００３−６８９５８号公報（特許文献５）には、樹脂テープ上に端子を搭載した上に半導体チップの接着とワイヤボンディングを行ない樹脂テープ上部を樹脂封止した後に樹脂テープを剥離して端子を樹脂より露出してリードレスパッケージを製造する技術が記載されている。
【０００７】
また、特開２００２−９３９８２号公報（特許文献６）には、リードフレームの開口部に、該リードフレームの厚さよりも所定の厚さだけ薄い厚さで樹脂を充填し、リードフレームの一方の面側のダイパッド部上に半導体素子を搭載し、該半導体素子の電極とリードフレームの一方の面側のリード部とをボンディングワイヤにより電気的に接続し、半導体素子、ボンディングワイヤ及びリードフレームの一方の面側のリード部を封止樹脂により封止することにより、ＱＦＮパッケージの裏面からリード部及びダイパッド部を均一の高さで安定に突出可能とし、ひいてはプリント配線板等への実装時の信頼性を高め、放熱性の向上を図るパッケージの製造方法の技術が記載されている。
【特許文献１】特表２００３−５２２４１６号公報（段落〔００１０〕〜〔００１９〕、〔００２５〕、図１ａ〜図１ｄ、図３ａ〜図３ｃ）
【特許文献２】特開２００３−３３２５０８号公報（段落〔００４１〕、図１）
【特許文献３】特開２００４−１１９７２６号公報（段落〔００５０〕〜〔００６７〕、図１〜図１４
【特許文献４】特開２００４−１１９７２７号公報（段落〔００４４〕〜〔００６９〕、図１〜図１４）
【特許文献５】特開２００３−６８９５８号公報（段落〔００１２〕、図４）
【特許文献６】特開２００２−９３９８２号公報（段落〔００２１〕〜〔００２７〕、図４、図５）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明者の検討によれば、次のことが分かった。
【０００９】
リードフレームを用いてダイオードパッケージを製造した場合、樹脂封止されたダイオードパッケージからリードの一部が突出するので、ダイオードパッケージの寸法（面積）が大きくなる。このため、リードレスパッケージ構造にして、パッケージ寸法（面積）を小さくすることが望まれる。
【００１０】
そこで、本発明者は、リードレスの半導体パッケージを製造することを検討した。リードレスの半導体パッケージを製造するには、複数のタブが主面に配置された基板からなるフレームを準備し、タブ上にダイオード素子チップをダイボンディングし、ダイオード素子チップと他のタブの間をワイヤボンディングし、基板上の複数のタブをダイオード素子チップやボンディングワイヤとともに封止樹脂で一括封止してから、封止体から基板を除去し、封止樹脂を個々のダイオードパッケージ片にダイシングする。これにより、一度に大量の個片化されたリードレスパッケージ構造の半導体パッケージを製造することができる。
【００１１】
ここで、封止体からフレームの基板の部分を除去する工程では、上記特許文献１（特表２００３−５２２４１６号公報）のようにエッチングによりフレームの基板の部分を除去することが考えられる。しかしながら、この場合、フレームの基板の部分をエッチングにより除去した後に、封止樹脂の下面で露出するタブの下面上に端子表面膜として金めっき層を形成する必要がある。このため、工程数が増大し、スループットも低くなる。また、パッケージ製造工程中に薬液などを使用するため、製造コストも増大してしまう。更に、フレームの基板の部分に、エッチングが容易な銅（Ｃｕ）などを用いることが必要となるが、銅は酸化しやすいので、フレームを製造する工程を、酸化を防止できる雰囲気中で行う必要があり、フレームの製造コストを増加させ、このフレームを利用して製造する半導体パッケージの製造単価を上昇させてしまう。また、上記特許文献３（特開２００４−１１９７２６号公報）または特許文献４（特開２００４−１１９７２７号公報）のようにフレーム基板上にバリア金属を介して凸状部分を形成して樹脂封止後にバリア金属をエッチングストッパにしてフレーム基板をエッチング除去する方法は、基板のエッチングのための金属材料エッチング設備が必要となる。
【００１２】
また、上記特許文献５（特開２００３−６８９５８号公報）のようにフレームの基板の代わりにテープ状の部材を用い、封止樹脂形成後にテープ状の部材を剥がすことも考えられるが、フレームの基板に金属板を用いた場合に比べて、テープ状の部材だと、ダイボンディング工程やワイヤボンディング工程時のタブの安定性が低くなるなどして、半導体装置の製造歩留まりが低下する可能性がある。
【００１３】
このため、封止体からフレームの基板を除去する工程で、タブ部分を樹脂内に残してフレームの基板を封止体から機械的に剥離することが考えられる。しかしながら、封止体から基板を剥離しようとすると、基板とともにタブ上に形成されたダイオード素子チップも封止体から引き抜かれてしまう可能性がある。これは、半導体装置の製造歩留まりを低下させる。
【００１４】
本発明の目的は、半導体装置の製造歩留まりを向上できる技術を提供することにある。
【００１５】
また、本発明の他の目的は、半導体装置の製造コストを低減できる技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１８】
本発明は、（ａ）複数の導体部が主面に配置された金属基板を準備する工程、（ｂ）表面に形成された表面電極と裏面に形成された裏面電極とを有する半導体チップを前記導体部上に配置し、前記半導体チップの前記裏面電極と前記導体部とを共晶反応によって接合する工程、（ｃ）前記（ｂ）工程後、前記半導体チップの前記表面電極と前記半導体チップを搭載していない前記導体部との間をボンディングワイヤを介して電気的に接続する工程、（ｄ）前記複数の導体部、前記半導体チップおよび前記ボンディングワイヤを一括封止樹脂で封止する工程、（ｅ）前記基板を、前記封止樹脂で封止された前記複数の導体部から剥離する工程、（ｆ）前記（ｅ）工程後、前記封止樹脂を切断する工程を有するものである。
【００１９】
また、本発明は、（ａ）複数の導体部が主面に配置された金属基板を準備する工程、（ｂ）表面に形成された表面電極と裏面に形成された裏面電極とを有する半導体チップを、前記導体部上に、前記半導体チップの一部が前記導体部の上面からはみ出すように配置し、前記半導体チップの前記裏面電極と前記導体部とを共晶反応によって接合する工程、（ｃ）前記（ｂ）工程後、前記半導体チップの前記表面電極と前記半導体チップを搭載していない前記導体部との間をボンディングワイヤを介して電気的に接続する工程、（ｄ）前記複数の導体部、前記半導体チップおよび前記ボンディングワイヤを封止樹脂で一括封止する工程、（ｅ）前記基板を、前記封止樹脂で封止された前記複数の導体部から剥離する工程、（ｆ）前記（ｅ）工程後、前記封止樹脂を切断する工程を有するものである。
【発明の効果】
【００２０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２１】
半導体装置の製造歩留まりを向上させることができる。
【００２２】
また、半導体装置の製造コストを低減できる。
【発明を実施するための最良の形態】
【００２３】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図や斜視図であっても図面を見易くするためにハッチングを付す場合もある。
【００２６】
（実施の形態１）
本実施の形態の半導体装置の製造工程を図面を参照して説明する。
【００２７】
まず、本発明の一実施の形態の半導体装置１の製造に用いられるダイオード素子チップ２の製造工程の一例について説明する。
【００２８】
図１〜図４は、本発明の一実施の形態である半導体装置１の製造に用いられるダイオード素子チップ（半導体チップ、ダイオード素子が形成された半導体チップ）２、例えばＰＩＮ（Positive Intrinsic Negative）ダイオード素子チップの製造工程中の要部断面図である。
【００２９】
ＰＩＮダイオード素子チップであるダイオード素子チップ２は、例えば次のようにして製造される。
【００３０】
まず、図１に示されるように、ｎ型の導電型を有する不純物（例えばＰ（リン）またはＡｓ（ヒ素））が高濃度（例えば不純物濃度１０１９〜１０２０ｃｍ−３程度）に導入（ドーピング）されたｎ型単結晶シリコンからなる半導体基板（半導体ウエハ）３１を用意する。半導体基板３１はＰＩＮダイオード素子のＮ層として機能する。
【００３１】
次に、半導体基板３１の表面上に、エピタキシャル法により、ｎ型のシリコン単結晶膜を成長させて、Ｉ（Intrinsic）層３２（エピタキシャル層、エピタキシャルシリコン層）を形成する。Ｉ層３２の不純物濃度は半導体基板３１の不純物濃度よりも相対的に低い（例えば不純物濃度１０１３ｃｍ−３程度）。Ｉ層３２はＰＩＮダイオード素子のＰＮ接合の中間に存在し、キャリアが少なく抵抗の大きい真性半導体の層である。
【００３２】
次に、Ｉ層３２の表面に、例えば酸化シリコン膜などからなる絶縁膜３３を形成する。絶縁膜３３は、例えば熱酸化処理などにより形成することができる。
【００３３】
次に、図２に示されるように、フォトリソグラフィ技術によりパターニングされたフォトレジスト膜（図示省略）をエッチングマスクとして絶縁膜３３をエッチングし、Ｉ層３２に達する開口部３３ａを絶縁膜３３に形成する。
【００３４】
次に、上記フォトレジスト膜を除去した後、開口部３３ａから露出したＩ層３２に、ｐ型の導電型を有する不純物（例えばＢ（ボロン））をイオン注入し、必要に応じて熱処理を行うことで、相対的に高い不純物濃度（例えば不純物濃度１０１９〜１０２０ｃｍ−３程度）を有するｐ型半導体領域（ｐ型不純物拡散領域）３４をＩ層３２の表面側に形成する。ｐ型半導体領域３４はＰＩＮダイオードのＰ層として機能する。
【００３５】
次に、図３に示されるように、開口部３３ａ内を含む絶縁膜３３上に、例えばＡｌ（アルミニウム）またはＡｌ合金などからなる金属膜を、例えばスパッタリング法などによって形成し、この金属膜をフォトリソグラフィ技術およびエッチング技術を用いてパターン化して、ｐ型半導体領域３４に接続する第１電極（表面電極、アノード電極、パッド電極、ボンディングパッド）３５を形成する。その後、必要に応じて半導体基板３１の裏面を研削するなどして薄くした後、半導体基板３１の裏面の全面上に金（Ａｕ）を例えばスパッタリング法などにより堆積して、Ｎ層としての半導体基板３１（の裏面）に接続する第２電極（裏面電極、カソード電極）３６を形成する。このため、第２電極３６（後述する裏面電極２ｂ）は、金（金層）からなる。また、第２電極３６（後述する裏面電極２ｂ）としては、ＣｒＰｔＡｕＳｎ（クロム／白金／金／スズ）共晶層を用いてもよい。また、成膜工程中またはその後の加熱などにより、半導体基板３１中のシリコン（Ｓｉ）が第２電極３６に拡散して、第２電極３６（後述する裏面電極２ｂ）が金（Ａｕ）とシリコン（Ｓｉ）の共晶により構成されていてもよい。第２電極３６の膜厚は、第２電極３６がＡｕ層の場合は例えば１μｍ程度とすることができ、また第２電極３６がＣｒＰｔＡｕＳｎ（クロム／白金／金／スズ）共晶の場合は、２〜３μｍ程度とすることができる。また、第２電極３６形成時の半導体基板３１の厚みは、例えば１００μｍ程度とすることができる。
【００３６】
その後、ダイシングにより半導体基板３１を単位ＰＩＮダイオード素子毎に切断、分離して、図４に示されるように、個片化（チップ化）されたダイオード素子チップ２が得られる（製造される）。ダイオード素子チップ２の第１電極３５と第２電極３６との間には、半導体基板３１（Ｎ層）、Ｉ層３２およびｐ型半導体領域３４（Ｐ層）によってＰＩＮダイオードが形成され、第１電極３５と第２電極３６との間に所定の電圧を印加することで、ＰＩＮダイオードを作動させることができる。なお、第１電極３５は、後述する表面電極２ａに対応し、第２電極３６は、後述する裏面電極２ｂに対応する。
【００３７】
本実施の形態では、ダイオード素子チップ２として、ＰＩＮダイオード素子チップ（ＰＩＮダイオードが形成された半導体チップ）を用いる場合について説明したが、これに限定されるものではない。例えば、ダイオード素子チップ２として、ショットキダイオード素子チップ（ショットキダイオード素子が形成された半導体チップ）や、ツェナーダイオード素子チップ（ツェナーダイオード素子が形成された半導体チップ）、あるいはバリキャップダイオード素子チップ（バリキャップダイオード素子が形成された半導体チップ）など、種々のダイオード素子チップを用いることができる。
【００３８】
次に、本発明の一実施の形態の半導体装置１の製造に用いられるフレーム３の製造工程について説明する。
【００３９】
図５は、本発明の一実施の形態である半導体装置１の製造に用いられるフレーム３の製造工程を示す工程フロー図であり、図６〜図１４は、本発明の一実施の形態である半導体装置１の製造に用いられるフレーム３の製造工程中の要部断面図または要部平面（上面）図である。図６〜図１４のうち、図６〜図１３は要部断面図であり、図１４は要部平面図である。図１３と図１４は、同じ工程段階に対応し、図１４のＡ−Ａ線の断面が、図１３に対応する。
【００４０】
まず、図６に示されるように、フレーム３製造用の基板（金属基板）５１を準備する（ステップＳ１）。基板５１は、板状（平板状）の部材であり、ステンレスなどの金属材料からなる。このため、基板５１は金属基板である。
【００４１】
次に、図７に示されるように、基板５１の主面（上面）５２上にフォトレジスト層（レジスト層、絶縁層）５３を形成する（ステップＳ２）。それから、フォトレジスト層５３に対して露光および現像処理を行うことで、フォトレジスト層５３をパターン化して、図８に示されるように、フォトレジストパターン（レジストパターン、絶縁層パターン）５３ａを形成する（ステップＳ３）。すなわち、フォトリソグラフィ技術を用いて、基板５１の主面５２上にフォトレジストパターン５３ａを形成する。フォトレジストパターン５３ａは、後述するタブ６１を形成すべき領域（すなわちタブ６１形成予定領域）に開口部５４を有している。これにより、基板５１の主面５２は、タブ６１形成予定領域がフォトレジストパターン５３ａの開口部５４から露出し、他の領域はフォトレジストパターン５３ａで覆われた状態となる。なお、基板５１の主面５２上に後述するタブ６１を複数形成するので、フォトレジストパターン５３ａは、開口部５４を複数有している。
【００４２】
次に、図９に示されるように、フォトレジストパターン５３ａの開口部５４から露出する基板５１の主面５２に、剥離層（剥離皮膜）５５を形成する（ステップＳ４）。剥離層５５は、有機材料膜などからなる。
【００４３】
次に、図１０に示されるように、フォトレジストパターン５３ａの開口部５４の底部において、剥離層５５上に第１金属層として金（Ａｕ）層（金膜）５６を、めっき法などを用いて形成する（ステップＳ５）。金層５６の厚みは、例えば１μｍ程度とすることができる。この金層５６は、後述するように、半導体装置１の下面で露出する外部端子の表面層となるので、半導体装置１の実装を容易とするために、金（Ａｕ）により形成することが好ましい。
【００４４】
次に、図１１に示されるように、フォトレジストパターン５３ａの開口部５４内において、金層５６上に第２金属層としてニッケル（Ｎｉ）層（ニッケル膜）５７を、めっき法などを用いて形成する（ステップＳ６）。ニッケル層５７の厚みは、例えば３０μｍ程度とすることができる。
【００４５】
次に、図１２に示されるように、フォトレジストパターン５３ａの開口部５４内において、ニッケル層５７上に第３金属層として金（Ａｕ）層（金膜）５８を、めっき法などを用いて形成する（ステップＳ７）。金層５８の厚みは、例えば１〜２μｍ程度とすることができる。これにより、フォトレジストパターン５３ａの複数の開口部５４内に、金層５６、ニッケル層５７および金層５８の積層構造を有する複数のタブ６１が形成される。タブ６１は、基板５１の主面５２上に剥離層５５を介して形成される。
【００４６】
次に、図１３に示されるように、フォトレジストパターン５３ａを、アッシングあるいはウェットエッチングなどにより、基板５１から除去する（ステップＳ８）。
【００４７】
このようにして、基板５１の主面５２上に導電体からなる複数のタブ（チップ搭載部、アイランド部、導電体部、導体部）６１が形成（配置、保持）された構造を有するフレーム３が製造（準備）される。各タブ６１は、基板５１に近い側から、金層５６、ニッケル層５７および金層５８の積層構造を有しており、基板５１の主面５２上に剥離層５５を介して形成（配置、保持）されている。
【００４８】
ここで、上記特許文献６（特開２００２−９３９８２号公報）のように、タブ部分を封止樹脂から突出させた電極構造にする必要がある場合には、図９に示される剥離層５５の形成前に、フォトレジストパターン５３ａの開口部５４により露出している基板５１をドライエッチングあるいはウェットエッチングによりエッチングして基板５１の露出部分を窪ませた形状にしてから剥離層５５を形成することができる（図示せず）。このようにすれば、電極部分（後述するタブ６１またはタブ６１の下面６２ｂ）が封止樹脂（後述する封止樹脂６７ｃまたは封止樹脂６７ｃの下面６７ｂ）から突出した形状のリードレスパッケージ構造が製造できる。また、このときのエッチング量を調整することで、突出する電極部分（後述するタブ６１）の長さ（突出量）を任意に決定できる。また、基板５１の露出部分のエッチング量とともに剥離層５５の厚さを調整することにより、電極部分（後述するタブ６１）の突出量を任意に設定することが可能である。ただし、あまり剥離層５５を厚く形成すると、電極部分（後述するタブ６１）が封止樹脂（後述する封止樹脂６７ｃまたはその下面６７ｂ）より窪んだ構造となり、回路基板実装時の配線基板への端子のはんだ付けの際に接着不良となる可能性があるので、端子部分（後述するタブ６１またはその下面６２ｂ）を封止樹脂（後述する封止樹脂６７ｃまたはその下面６７ｂ）よりあまり窪んだ構造に形成されないように、剥離層５５の厚さを調整する必要がある。
【００４９】
各タブ６１は、基板５１に近い側から順に積層された第１金属層（金層５６）、第２金属層（ニッケル層５７）および第３金属層（金層５８）を有しており、最下層の第１金属層（金層５６）と最上層の第３金属層（金層５８）が金からなり、中間層の第２金属層（ニッケル層５７）が金以外の金属材料（ここではニッケル）からなる。各タブ６１において、最下層の第１金属層（金層５６）は、後で半導体装置１の外部端子表面膜となるので、金からなることが好ましい。また、各タブ６１において、最上層の第３金属層（金層５８）は、後で行うダイボンディング時にダイオード素子チップ２の裏面電極２ｂ（金層）との接合（共晶反応）を容易とするとともに、後で行うワイヤボンディングを容易にするために、金からなることが好ましい。従って、各タブ６１の上面６２は、金層５８からなる。また、各タブ６１において、中間層の第２金属層（ニッケル層５７）の厚みは、最下層の第１金属層（金層５６）と最上層の第３金属層（金層５８）の厚みよりも厚い。
【００５０】
図１３および図１４に示されるように、フレーム３は、複数のタブ６１が主面５２に配置されて保持された基板５１からなり、各タブ６１と基板５１の間には、剥離層５５が介在している。１つの半導体装置１を製造するには、少なくとも２つのタブ６１が必要なので、半導体装置１の製造に用いるフレーム３は、基板５１の主面５２上に保持された少なくとも２つのタブ６１を有している。但し、一つのフレーム３から複数（多数）の半導体装置１を製造するために、フレーム３が２つよりも多くのタブ６１を有していれば、より好ましい。図１４には、一例として、フレーム３の上面のうち、４×４（４行４列）の合計１６個のタブ６１が配置された領域が示されている。
【００５１】
フレーム３の各タブ６１は、導電体からなる導体部であるが、剥離層５５は、後述するように半導体装置１の組立工程中の基板５１の剥離工程で基板５１とともに除去されるので、剥離層５５は導電体でなくともよいが、剥離層５５上にめっき法により第１、第２および第３金属層（すなわち金層５６、ニッケル層５７および金層５８）を形成するときに、めっき層が形成されうる材料とする。
【００５２】
フレーム３の各タブ６１は、導電体からなる導体部であるが、剥離層５５は、後述するように半導体装置１の組立工程中の基板５１の剥離工程で基板５１とともに除去されるので、剥離層５５は導電体でなくともよい。
【００５３】
フレーム３の各タブ６１は、実質的に同じ寸法および形状を有していることが好ましい。また、フレーム３の各タブ６１の平面形状（タブ６１の上面の形状）は、例えば長方形または正方形状とすることができ、平面形状が正方形状であればより好ましい。その理由として、各タブ６１の平面形状を正方形で形成することにより、長方形で形成する場合に比べて、半導体装置１のパッケージサイズ（外形寸法）を小型化することができる。
【００５４】
また、フレーム３においては、基板５１の主面５２上に保持された複数のタブ６１は、基板５１の主面５２上においてアレイ状に配置されており、基板５１の主面５２上で互いに交差（直交）する２方向に並んで配置（配列）されている。
【００５５】
図１５は、上記のようにして準備したダイオード素子チップ２およびフレーム３を用いて半導体装置１を製造する（組み立てる）工程を示す工程フロー図であり、図１６〜図２３は、上記のようにして準備したダイオード素子チップ２およびフレーム３を用いて半導体装置１を製造する工程中の要部断面図または要部平面図である。図１６〜図２３のうち、図１６、図１８、図２０、図２２および図２３は要部断面図であり、図１７、図１９および図２１は要部平面図である。また、図１６と図１７は同じ工程段階に対応し、図１８と図１９は同じ工程段階に対応し、図２０と図２１は同じ工程段階に対応し、図１７、図１９および図２１のＡ−Ａ線の断面が、それぞれ図１６、図１８および図２０にほぼ対応する。
【００５６】
上記図１〜図４のようにしてダイオード素子チップ２を準備し（ステップＳ１１）、また、上記図６〜図１４（ステップＳ１〜Ｓ８）のようにしてフレーム３を準備する（ステップＳ１２）。ステップＳ１１とステップＳ１２の順序は、どちらが先でもよく、あるいは同時でもよい、すなわち、フレーム３よりも先にダイオード素子チップ２を準備（製造）しても、ダイオード素子チップ２よりも先にフレーム３を準備（製造）しても、あるいは、ダイオード素子チップ２とフレーム３を同時に準備（製造）してもよい。
【００５７】
それから、図１６および図１７に示されるように、ダイボンディング工程を行って、ダイオード素子チップ２の裏面をフレーム３のタブ６１の上面６２に接続（接合）する（ステップ１３）。上記のように、ダイオード素子チップ２は、ダイオード素子が形成された半導体チップであり、一方の主面である表面に表面電極２ａを有し、他方（反対側）の主面である裏面（表面電極２ａ形成側の主面とは反対側の主面）に裏面電極２ｂを有している。なお、ダイオード素子チップ２の表面電極２ａは、上記第１電極３５に対応し、裏面電極２ｂは、上記第２電極３６に対応する。
【００５８】
ステップ１３のダイボンディング工程では、ダイオード素子チップ２の表面（表面電極２ａ形成側の主面）が上方を向き、ダイオード素子チップ２の裏面に形成された裏面電極２ｂがタブ６１の上面６２に対向して接するように、ダイオード素子チップ２をタブ６１上に接合する。このステップ１３のダイボンディング工程では、フレーム３の基板５１を加熱することで、基板５１の主面５２上の複数のタブ６１を加熱し、タブ６１を加熱しながらタブ６１上にダイオード素子チップ２を搭載する。これにより、ダイオード素子チップ２の裏面電極２ｂ（第２電極３６）と金属材料からなるタブ６１の上部（ここでは金層５８）とが、共晶反応を起こし、ダイオード素子チップ２の裏面がタブ６１に接合される。すなわち、ステップＳ１３のダイボンディング工程では、ダイオード素子チップ２をタブ６１上に配置し、加熱処理によりダイオード素子チップ２の裏面電極２ｂとタブ６１（タブ６１の上部すなわち金層５８）とを共晶反応させて接合または溶着する。このように、基板５１が金属基板であるため、タブ６１上にダイオード素子チップ２を加熱処理により共晶反応で接合しても、基板５１の変形、そり、耐熱性の低下等の問題は発生しない。
【００５９】
上記のように、ダイオード素子チップ２を構成する半導体基板領域（シリコン領域、半導体基板３１）はシリコン（Ｓｉ）からなり、ダイオード素子チップ２の裏面電極２ｂ（すなわち上記第２電極３６）は金（Ａｕ）からなり、タブ６１の上面６２（最上層部分）は金層５８からなる。このため、本実施の形態では、ステップＳ１３のダイオード素子チップ２のダイボンディング工程において、金（Ａｕ）とシリコン（Ｓｉ）の共晶反応（Ａｕ−Ｓｉ共晶反応）を利用して、ダイオード素子チップ２の裏面をフレーム３のタブ６１の上面６２に接続（接合）する。すなわち、ステップＳ１３のダイボンディング工程では、加熱処理により、ダイオード素子チップ２の半導体基板領域（シリコン領域）中のシリコン（Ｓｉ）や、裏面電極２ｂ中に拡散していたシリコン（Ｓｉ）が、タブ６１の最上層の金層５８中にも拡散し、ダイオード素子チップ２の裏面電極２ｂとタブ６１の金層５８とが、金（Ａｕ）とシリコン（Ｓｉ）の共晶となって溶着する。このため、ステップＳ１３のダイボンディング工程における加熱処理の温度（ダイオード素子チップ２のダイボンディング時のフレーム３の加熱温度）は、Ａｕ−Ｓｉ共晶の融点から、３９０〜４１０℃程度とすることが好ましい。
【００６０】
また、ダイオード素子チップ２の裏面電極２ｂ（すなわち上記第２電極３６）がＣｒＰｔＡｕＳｎ（クロム／白金／金／スズ）共晶により形成されていた場合は、ステップＳ１３のダイオード素子チップ２のダイボンディング工程においては、金スズ（ＡｕＳｎ）とシリコン（Ｓｉ）の共晶反応により、ダイオード素子チップ２の裏面（裏面電極２ｂ）とフレーム３のタブ６１の上面６２（金層５８）とが接合（接続、溶着）される。このように、ステップＳ１３のダイボンディングに金スズ−Ｓｉの共晶反応（金スズとシリコンの共晶反応）を用いた場合は、ステップＳ１３のダイボンディング工程における加熱処理の温度（ダイオード素子チップ２のダイボンディング時のフレーム３の加熱温度）は、３００〜３２０℃とすることが好ましい。
【００６１】
ステップ１３では、共晶反応によりダイオード素子チップ２の裏面電極２ｂをタブ６１に接合（溶着）することで、ダイオード素子チップ２をタブ６１に固定するとともに、ダイオード素子チップ２の裏面電極２ｂを、そのダイオード素子チップ２を搭載するタブ６１に電気的に接続することができる。
【００６２】
また、本実施の形態では、ステップ１３のダイオード素子チップ２のダイボンディング工程において、ダイオード素子チップ２の一部が、タブ６１の上面６２から、ワイヤボンディングするタブ６１（そのダイオード素子チップ２と後述のボンディングワイヤ６５を介して接続すべきタブ６１）側に平面的にはみ出すように、ダイオード素子チップ２をタブ６１の上面６２にダイボンディングすることが好ましい。
【００６３】
タブ６１の上面６２は、長方形状、より好ましくは正方形状であり、その寸法は、例えば０．２ｍｍ×０．２ｍｍ程度とすることができる。また、ダイオード素子チップ２の平面形状は、長方形状、より好ましくは正方形状であり、その寸法は、例えば０．２ｍｍ×０．２ｍｍ程度とすることができる。そして、ステップＳ１３のダイボンディング工程では、図１６および図１７に示されるように、ダイオード素子チップ２をタブ６１の上面６２に、ワイヤボンディングするタブ（そのダイオード素子チップ２とボンディングワイヤを介して接続すべきタブ６１）側にずらしてダイボンディングすることで、ダイオード素子チップ２の一部をタブ６１の上面６２からはみ出させ、ダイオード素子チップ２とタブ６１の上面６２とが部分的に重なるが、ダイオード素子チップ２の一部の下方にはタブ６１が存在しない状態とする。なお、図１７では、理解を簡単にするために、ダイオード素子チップ２の下方に位置するタブ６１の端部（側面）を、点線で模式的に示してあり、この点線は、後述する図１９では図示を省略している。
【００６４】
ダイオード素子チップ２をタブ６１の上面６２にずらしてダイボンディングする際に、ワイヤボンディングするタブ６１（そのダイオード素子チップ２とボンディングワイヤを介して接続するタブ６１）側にずらす理由は、次のようなものである。すなわち、ダイオード素子を一括モールドした後に個々のダイオード素子片（半導体装置１）にダイシングにより分割するときにおいて、外部端子となるタブ６１より樹脂の内側方向にダイオード素子チップ２をずらして配置することにより、ダイシング時のダイシングラインからの偏りにより樹脂表面（断面）とダイオード素子チップ２との間の樹脂厚さが少なくなった場合のおいても、ダイオード素子チップ２に対する樹脂厚さのマージンを確保することが可能となるためである。
【００６５】
次に、図１８および図１９に示されるように、ワイヤボンディング工程を行って、ダイオード素子チップ２の表面電極２ａ（すなわち上記第１電極３５）とチップ非搭載のタブ６１（ここで、チップ非搭載のタブ６１とは、ダイオード素子チップ２が搭載されていないタブ６１に対応する）とをボンディングワイヤ６５を介して電気的に接続する（ステップ１４）。ボンディングワイヤ６５は、例えば金線などの金属細線からなる。タブ６１の最上層を金層５８とすることで、タブ６１の上面６２が金層５８の表面により構成されるので、タブ６１の上面６２へのボンディングワイヤ６５の接続を、より容易かつ的確に行うことが可能になる。
【００６６】
次に、図２０および図２１に示されるように、モールド工程（一括モールド工程）を行って、フレーム３上（すなわち基板５１の主面５２上）に、複数のタブ６１、複数のダイオード素子チップ２および複数のボンディングワイヤ６５を覆うように、封止樹脂（封止部、封止樹脂部）６７を形成する（ステップＳ１５）。封止樹脂６７は、例えばエポキシ樹脂またはシリコーン樹脂などの樹脂材料などからなり、フィラーなどを含有することもできる。封止樹脂６７を形成する際には、フレーム３の基板５１の主面５２の全体を一括して封止樹脂６７で樹脂封止する一括モールド工程を行う。
【００６７】
上記のように、ステップ１３のダイボンディング工程では、ダイオード素子チップ２の一部がタブ６１の上面６２からはみ出すように、タブ６１上にダイオード素子チップ２を接合した。このため、ステップＳ１５のモールド工程を行う前の段階では、タブ６１の上面６２上に搭載されたダイオード素子チップ２の一部が、タブ６１の上面６２から平面的にはみ出している。従って、ステップＳ１５のモールド工程では、封止樹脂６７は、ダイオード素子チップ２の裏面（裏面電極２ｂ）のうち、タブ６１の上面６２からはみ出した部分上も覆うように形成される。これにより、ダイオード素子チップ２の裏面の一部上を封止樹脂６７が覆った状態となる。すなわち、ダイオード素子チップ２の裏面は、一部がタブ６１の上面６２からはみ出して封止樹脂６７に接して封止樹脂６７で覆われ、他の部分がタブ６１の上面６２に接して接合された状態となる。ここで、タブ６１とダイオード素子チップ２は、金属とシリコンの共晶により結合しているので、十分結合力がある。またダイオード素子チップ２の裏面がタブ６１よりはみ出しているために、ダイオード素子チップ２が樹脂（封止樹脂６７）内でアンカー効果を果たしており、タブ６１が封止樹脂６７から抜けるのを防止する効果がある。
【００６８】
次に、図２２に示されるように、タブ６１、ダイオード素子チップ２およびボンディングワイヤ６５を封止樹脂６７で封止した封止体６９から基板５１を剥離して除去する（ステップＳ１６）。
【００６９】
ステップＳ１６の基板５１の剥離工程では、基板５１とタブ６１とが、上記剥離層５５で剥離または分離する。すなわち、剥離層５５は、基板５１またはタブ６１の剥離用の層（膜）である。ステップＳ１３のダイオード素子チップ２のダイボンディング時には、基板５１と金層５６との間が剥離層５５により保持（接着）されている状態を確保でき、ステップＳ１６の基板５１の剥離工程では、封止体６９から基板５１を剥離できる程度の接着強度を剥離層５５が有していればよい。
【００７０】
ステップＳ１６で封止体６９から基板５１を除去することで、図２２に示されるように、封止樹脂６７の下面（裏面）６７ｂでは、タブ６１の一部（すなわちタブ６１の下面６２ｂ）が露出される。なお、ステップＳ１６の基板５１の剥離工程では、剥離層５５は基板５１とともに封止体６９から除去され得るが、剥離層５５が封止体６９側に残存した場合は、ステップＳ１６の基板５１の剥離工程の後に、封止体６９から剥離層５５を除去する工程を行えばよい。
【００７１】
上記のように、タブ６１は、金層５６、ニッケル層５７および金層５８の積層構造を有していたので、封止樹脂６７の下面６７ｂで露出するタブ６１の下面６２ｂは、金層５６により構成される。封止樹脂６７の下面６７ｂで露出したタブ６１の下面６２ｂは、半導体装置１の外部端子（端子、外部接続端子）となる。基板５１は、その主面５２上に配置された複数のタブ６１を保持する機能を有していたが、封止樹脂６７形成後は、封止樹脂６７によって複数のタブ６１が封止されて保持されるので、基板５１を除去することができる。
【００７２】
次に、必要に応じて封止樹脂６７の上面（表面）６７ａに、製品番号などのマーキングを施す。
【００７３】
次に、図２３に示されるように、ダイシングブレードなどを用いたダイシングなどにより、封止樹脂６７を切断して封止体６９を個片に分割する（ステップＳ１７）。これにより、個片化された半導体装置１が得られる。なお、ステップＳ１７の切断工程では、例えば、上記図２１に点線で模式的に示されるダイシングライン（切断ライン）７０に沿った位置で、封止樹脂６７（封止体６９）を切断する。
【００７４】
このようにして、本実施の形態の半導体装置１が製造される。
【００７５】
図２４は、上記のようにして製造された本実施の形態の半導体装置１の断面図、図２５は半導体装置１の上面透視図、図２６は半導体装置１の下面図である。図２５は、封止樹脂６７を透視したときの半導体装置１の上面図が示されている。また、図２４は、図２５のＢ−Ｂ線の断面図にほぼ対応する。なお、図２５では、理解を簡単にするために、ダイオード素子チップ２の下方に位置するタブ６１の端部（側面）を、点線で模式的に示してある。
【００７６】
本実施の形態の半導体装置（半導体パッケージ）１は、２つのタブ６１と、一方のタブ６１上に搭載されたダイオード素子チップ２と、ダイオード素子チップ２の表面電極２ａとダイオード素子チップ２が搭載されていないタブ６１（すなわちチップ非搭載のタブ６１）との間を電気的に接続するボンディングワイヤ６５と、これらタブ６１、ダイオード素子チップ２およびボンディングワイヤ６５を覆う封止樹脂６７ｃとを有している。半導体装置１の封止樹脂６７ｃは、上記ステップＳ１７の切断工程（ダイシング工程）により個片化された上記封止樹脂６７からなる。半導体装置１の寸法は、一例として、高さ（図２４における縦方向の寸法）が０．３ｍｍ程度、幅（図２５および図２６における縦方向の寸法）が０．３ｍｍ程度、長さ（図２５および図２６における横方向の寸法）が０．６ｍｍ程度とすることができる。
【００７７】
タブ６１の上面６２上に搭載されたダイオード素子チップ２は裏面電極２ｂを有しており、その裏面電極２ｂは、タブ６１に共晶反応により溶着（接合）されている。このため、ダイオード素子チップ２の裏面電極２ｂは、そのダイオード素子チップ２を搭載するタブ６１に電気的に接続されている。ダイオード素子チップ２の表面電極２ａは、ボンディングワイヤ６５を介して、そのダイオード素子チップ２を搭載したタブ６１以外のタブ６１（チップ非搭載のタブ６１）に電気的に接続されている。
【００７８】
また、本実施の形態の半導体装置１は、タブ６１の上面６２上に搭載されたダイオード素子チップ２の一部が、タブ６１の上面６２から平面的にはみ出しているので、ダイオード素子チップ２の裏面の一部上を封止樹脂６７ｃが覆った状態となっている。
【００７９】
半導体装置１においては、各タブ６１の上面６２および側面は封止樹脂６７ｃで封止されて覆われているが、各タブ６１の下面６２ｂは、封止樹脂６７ｃから露出している。すなわち、封止樹脂６７ｃの下面６７ｂ（半導体装置１の下面）では、各タブ６１の下面６２ｂが露出している。封止樹脂６７ｃの下面６７ｂ（半導体装置１の下面）で露出するタブ６１の下面６２ｂは、金層５６により形成されており、半導体装置１の外部端子（端子、外部接続端子）として機能することができる。すなわち、ステップＳ１６の基板１５の剥離工程後に封止樹脂６７から露出するタブ６１（の下面６２ｂ）が、半導体装置１の外部端子として機能する。従って、半導体装置１は、リードレスで面実装型の半導体パッケージ（ダイオードパッケージ）である。半導体装置１を実装基板（図示せず）に実装する際には、実装基板（図示せず）の端子または電極に、半導体装置１の外部端子であるタブ６１の下面６２ｂ（金層５６）が、例えば半田などを介して接合されて電気的に接続される。
【００８０】
次に、本実施の形態の効果について、より詳細に説明する。
【００８１】
本実施の形態では、半導体装置１を製造するには、上記のように、複数のタブ６１（導体部）が上面６２（主面）に配置された基板５１からなるフレーム３を準備し、タブ６１上にダイオード素子チップ２を接合し、ダイオード素子チップ２の表面電極２ａとチップ非搭載のタブ６１の間をボンディングワイヤ６５を介して電気的に接続する。それから、基板５１の上面５２上の複数のタブ６１、ダイオード素子チップ２およびボンディングワイヤ６５を封止樹脂６７で封止してから、基板５１を封止体６９から剥離することで、封止樹脂６７で封止された複数のタブ６１から基板５１を剥離（除去）し、その後、封止樹脂６７を切断して封止体６９を個々の半導体装置１に個片化する。このため、図２４〜図２６に示されるような、封止樹脂６７ｃの下面６７ｂで外部端子（タブ６１の下面６２ｂ）が露出した構造を有する面実装型の半導体装置１を容易かつ的確に製造できる。また、フレーム３において、基板５１上に配置するタブ６１の数を増やせば、一つのフレーム３を用いて製造される半導体装置１の数を増加させることができるので、半導体装置の製造コストの低減が可能である。
【００８２】
また、本実施の形態の半導体装置１に相当する半導体パッケージを、本実施の形態とは異なり、リードフレームを用いて製造した場合、樹脂封止の側面からリードの一部が突出して半導体パッケージの寸法（面積）が大きくなる。
【００８３】
それに対して、本実施の形態では、複数のタブ６１が上面６２に配置された基板５１からなるフレーム３を用いて半導体装置１を製造する。このため、半導体装置１の側面（封止樹脂６７ｃの側面）からタブ６１の一部が突出しないようにすることができ、半導体装置１をリードレスにして、半導体装置１の寸法（面積）を小さくすることができる。従って、半導体装置１を小型化でき、半導体装置１の実装面積の低減が可能になる。
【００８４】
また、本実施の形態では、基板５１を機械的に剥がす（剥離する）ことにより封止体６９から基板５１を除去している。このため、基板５１に相当する部分をエッチングにより除去する場合に比較して、工程数を低減でき、スループットを増大することができる。例えば、フレーム３製造時に予め金層５６を形成しておき、基板５１を剥離することで金層５６を露出させ、この金層５６を半導体装置１の端子表面膜として用いることができるので、基板５１の除去後に端子表面膜としての金めっき膜を形成する必要がない。また、エッチングや金めっきのための薬液などを使用する必要がない。従って、半導体装置の製造コストを低減できる。
【００８５】
また、本実施の形態では、ステップＳ１３のダイボンディング工程において、ダイオード素子チップ２をタブ６１上に配置し、ダイオード素子チップ２の裏面電極２ｂとタブ６１とを共晶反応によって接合する。すなわち、ダイオード素子チップ２はシリコン基板（半導体基板３１）から形成された半導体チップであり、ダイオード素子チップ２の裏面電極２ｂは金からなり、タブ６１の上面６２（最上層）は金層５８からなるので、ステップＳ１３のダイボンディング工程では、金（Ａｕ）とシリコン（Ｓｉ）の共晶反応により、ダイオード素子チップ２の裏面電極２ｂをタブ６１（の金層５８）に接合（溶着）することができる。このため、ステップＳ１３のダイボンディング工程後は、ダイオード素子２の裏面電極２ｂとタブ６１の金層５８とは、金（Ａｕ）とシリコン（Ｓｉ）の共晶により構成され、ダイオード素子２の裏面電極２ｂとタブ６１の金層５８とが溶着された状態となる。また、裏面電極２ｂとして金スズ共晶（ＣｒＰｔＡｕＳｎ共晶）を用いた場合は、ステップＳ１３のダイボンディング工程で金スズ（ＡｕＳｎ）とシリコン（Ｓｉ）の共晶反応によりダイオード素子チップ２の裏面電極２ｂがタブ６１（の金層５８）に接合され、Ａｕ（金）とＳｉ（シリコン）とＳｎ（スズ）の共晶によりダイオード素子２の裏面電極２ｂとタブ６１の金層５８とが溶着されることになる。共晶反応によりダイオード素子チップ２の裏面電極２ｂとタブ６１とを接合（溶着）するので、ダイオード素子チップ２とタブ６１の接合強度を強くすることができ、ステップＳ１６の基板５１の剥離工程で、ダイオード素子チップ２とタブ６１の間が剥離（分離）してしまうのを防止できる。
【００８６】
すなわち、本実施の形態では、封止体６９から基板５１を除去するのに、エッチングを用いずに、基板５１を機械的に剥離している。このため、封止体６９から基板５１を剥離するに際して、封止体６９から引き抜くような力がタブ６１に印加される。タブ６１とダイオード素子２の接合強度が弱ければ、封止体６９から基板５１を剥離した際に、タブ６１が基板５１と一緒に封止体６９から剥離（除去）され、ダイオード素子チップ２が封止体６９側に残る可能性がある。
【００８７】
しかしながら、本実施の形態では、タブ６２とダイオード素子２の接合に共晶（Ａｕ−Ｓｉ共晶またはＡｕＳｎ−Ｓｉ共晶）を利用しているので、タブ６１とダイオード素子２の接合強度を強くすることができる。このため、ダイオード素子２と強固に接合されたタブ６１は、ステップ１６で基板５１を封止体６９から剥離した際に、ダイオード素子チップ２とともにタブ６１も封止体６９側に残り、基板５１だけを封止体６９から剥離して除去することができる。従って、半導体装置１の製造歩留まりを向上できる。また、製造された半導体装置１において、ダイオード素子チップ２の裏面電極２ｂと、そのダイオード素子チップ２が搭載されたタブ６１との間の電気的接続の信頼性を向上できる。
【００８８】
また、本実施の形態では、ダイオード素子チップ２の裏面電極２ｂとして金（Ａｕ）を用いているが、それとは異なり、ダイオード素子チップ２の裏面電極２ｂとして、融点の低い金属、例えばＣｒＰｔＡｕＳｎなどを用いることも考えられる。しかしながら、裏面電極２ｂとして融点が低い金属を用いると、ダイボンディング時の加熱処理の温度を低くすることはできるが、製造された半導体装置を半田実装する際の半田リフロー工程に対する裏面電極２ｂの耐性が低くなり、半田実装した半導体装置の信頼性が低下する可能性がある。
【００８９】
それに対して、本実施の形態では、シリコン基板（半導体基板３１）から形成したダイオード素子チップ２の裏面電極２ｂに金を用いている。そして、ダイオード素子チップ２を接合するタブ６１の上面６２を金層５８により構成し、ステップＳ１３のダイボンディング工程で、タブ６１の金層５８にダイオード素子チップ２の裏面電極２ｂを接合している。このため、ステップＳ１３のダイボンディング工程では、金（Ａｕ）とシリコン（Ｓｉ）の共晶反応により、ダイオード素子チップ２の裏面電極２ｂとタブ６１とが接合される。Ａｕ−Ｓｉ共晶の融点から、ステップＳ１３のダイボンディング工程における加熱処理の温度は３９０〜４１０℃程度とする必要はあるが、融点が高いので、製造された半導体装置１を半田実装する際の半田リフロー工程に対する裏面電極２ｂの耐性が高くなる。一方、ＣｒＰｔＡｕＳｎ共晶を裏面電極２ｂに用いた場合は、ステップＳ１３のダイボンディング工程の加熱処理温度が３００〜３２０℃と低温処理になるが、ＣｒＰｔＡｕＳｎ合金の組成比を調整することにより半田リフロー時（半導体装置１を半田実装する際の半田リフロー時）の熱耐性を改善させることも可能性であり、この場合はステップＳ１３のダイボンディングの熱処理温度を低くして処理できるメリットがある。
【００９０】
このため、半田実装した半導体装置１の信頼性を向上することができる。また、半導体装置１の半田実装時の半田リフロー温度を高くすることが可能となり、半導体装置１の半田実装に高融点の鉛フリー半田を用いることができ、その場合の半導体装置１の信頼性も向上することができる。また、裏面電極２ｂとして金を用いることで、製造された半導体装置１の高温高湿負荷試験の結果を向上させることができる。
【００９１】
また、ダイオード素子チップ２は、チップサイズが比較的小さい（例えば平面寸法が０．２ｍｍ×０．２ｍｍ程度、厚みは例えば０．１ｍｍ程度）ので、銀ペーストなどの塗布系の接着材でダイオード素子チップ２をタブ６１に接合するのは容易ではないが、本実施の形態では、ステップ１３において、共晶反応によりダイオード素子チップ２の裏面電極２ｂをタブ６１に接合（溶着）するので、ダイオード素子チップ２をタブ６１に容易かつ的確に接合することができる。
【００９２】
また、ステップ１３のダイボンディング工程では、フレーム３の基板５１を加熱してその主面５２のタブ６１を加熱するので、基板５１は耐熱性と高熱伝導性を有していることが好ましく、基板５１が金属材料からなれば好ましい。また、基板５１が金属材料から構成されていれば、基板５１の強度や安定性を高めることができるので、ダイボンディング工程やワイヤボンディング工程時のタブ６１の安定性を高めることができる。また、ステンレスは、安価で、熱膨張しにくく、酸化しにくい材料である。このため、基板５１がステンレスからなれば、フレーム３の製造コストを低減できると共に、ステップ１３のダイボンディング工程で基板５１が加熱されても、基板５１が熱膨張したり酸化したりするのを防止できるので、より好ましい。また、ステップＳ１６では、基板５１をエッチングではなく剥離により除去するので、エッチングが容易かどうかで基板５１の材料を選択する必要がなく、エッチングしにくい金属材料であるステンレスを基板５１に用いることも可能である。
【００９３】
また、本実施の形態とは異なり、剥離層５５を形成することなく基板５１上に直接的に金層５６を形成した場合、基板５１と金層５６の接着強度が高くなり、ステップＳ１６で基板５１を封止体６９から剥がしにくくなる。無理に基板５１を剥がそうとすると、基板５１と一緒に金層５６まで封止体６９から除去されてしまう可能性がある。金層５６は、半導体装置１の外部端子の表面層として機能するので、金層５６除去された半導体装置は選別して除去され、半導体装置の製造歩留まりが低下する。
【００９４】
それに対して、本実施の形態では、基板５１と金層５６との間に剥離層５６を介在させることで、基板５１と金層５６の間の接着強度を調整でき、ステップＳ１６で封止体６９から基板５１を剥離しやすくなり、封止体６９から金層５６が除去されてしまうのを抑制または防止できる。従って、半導体装置１の製造歩留まりを向上させることができる。
【００９５】
また、本実施の形態では、ステップＳ１３では、共晶反応（Ａｕ−Ｓｉ反応）を利用してダイオード素子チップ２の裏面電極２ｂをタブ６１に接合している。このため、ステップＳ１３のダイボンディング工程における加熱処理の温度は３９０〜４１０℃程度と高く、この加熱処理の間に、金層５６の金（Ａｕ）やニッケル層５７のニッケル（Ｎｉ）が基板５１へ拡散しやすい。金層５６やニッケル層５７から基板５１にＡｕやＮｉが拡散すると、タブ６１と基板５１の接合強度が増して、ステップＳ１６で基板５１を封止体６９から剥離しにくくなる。本実施の形態とは異なり、基板５１と金層５６の間に剥離層５５が介在していない場合、金層５６の金（Ａｕ）やニッケル層５７のニッケル（Ｎｉ）の基板５１への拡散量が多くなるので、タブ６１と基板５１の接合強度が増大し、ステップＳ１６で基板５１を封止体６９から剥離しにくい。
【００９６】
それに対して、本実施の形態では、基板５１と金層５６の間に剥離層５５を介在させており、剥離層５５がＡｕやＮｉの拡散防止層として機能するので、金層５６やニッケル層５７から基板５１へのＡｕやＮｉの拡散を抑制でき、ステップＳ１６で基板５１を封止体６９から剥離しやすくなり、封止体６９から金層５６が除去されてしまうのを抑制または防止できる。従って、半導体装置１の製造歩留まりを向上させることができる。
【００９７】
また、剥離層５５は、ステップＳ１３〜ステップＳ１５の工程中の温度に対する耐熱性を有していることが好ましい。これにより、封止樹脂６７が形成されてタブ６１が封止樹脂６７により固定されるまで、剥離層５５が変形するのを防止でき、タブ６１の位置がずれてしまうのを防止することができる。ステップ１３〜ステップ１５では、ステップＳ１３のダイオード素子チップ２のダイボンディング時の加熱処理の温度が最も高いので、ステップＳ１３のダイオード素子チップ２のダイボンディング時の加熱処理の温度以上の耐熱性を剥離層５５が有していることが好ましい。
【００９８】
また、表面に形成された表面電極（表面電極２ａに相当するもの）と裏面に形成された裏面電極（裏面電極２ｂに相当するもの）とを有する半導体チップであれば、ダイオード素子チップ以外の半導体チップをダイオード素子チップ２の代わりに用いて半導体装置１を製造することも可能である。但し、ダイオード素子が形成された半導体チップであるダイオード素子チップ２は、表面電極２ａと裏面電極２ｂを有する２端子の半導体チップであり、チップサイズが小さい（例えば平面寸法が０．２ｍｍ×０．２ｍｍ程度）ため、ダイボンディングに銀ペーストなどの塗布系の接着材を用いることが困難であるので、本実施の形態を適用にすれば、より効果が大きい。
【００９９】
また、本実施の形態では、上記のようにダイオード素子チップ２の一部がタブ６１の上面６２からはみ出し、ダイオード素子チップ２の裏面の一部上は、封止樹脂６７に覆われ、ダイオード素子チップ２の裏面の他の部分がタブ６１の上面６２に接して接合された状態とすることが好ましい。これにより、以下のような効果を得ることができる。
【０１００】
図２７および図２８は、上記図２０および図２２にそれぞれ対応する半導体装置の製造工程中の要部断面図であるが、図２７および図２８は、ダイオード素子チップ２のダイボンディング工程を、タブ６１の上面６２からはみ出さずに、タブ６１の上面６２内にダイオード素子チップ２が収まるように行った場合に対応する。
【０１０１】
共晶反応（Ａｕ−Ｓｉ共晶）を利用できるタブ６１とダイオード素子２の接合の強度に比べて、ダイオード素子チップ２と封止樹脂６７の接着強度は低くなりやすい。このため、図２７に示されるように、タブ６１の上面６２からはみ出さずに、タブ６１の上面６２内にダイオード素子チップ２が収まるようにダイオード素子チップ２をダイボンディングしていた場合、図２８に示されるように封止体６９から基板５１を剥離すると、Ａｕ−Ｓｉ共晶で強固に接合されたタブ６１とダイオード素子チップ２とが、基板５１とともに封止体６９（封止樹脂６７）から抜けて除去されてしまう可能性がある。これは、半導体装置１の製造歩留まりを低下させる。
【０１０２】
それに対して、本実施の形態では、ステップＳ１３のダイボンディング工程で、上記図１６および図１７に示されるように、ダイオード素子チップ２の一部がタブ６１の上面６２からはみ出すように、ダイオード素子チップ２をタブ６１上にダイボンディングする。このため、ダイオード素子チップ２の裏面の一部は、下方にタブ６１が存在せずに露出した状態となり、ダイオード素子チップ２の裏面の他の部分がタブ６１の上面６２に接して接合された状態となる。従って、ステップＳ１５のモールド工程では、ダイオード素子チップ２の裏面の一部（タブ６１に接せずに露出していた部分）上が封止樹脂６７で覆われ、、ダイオード素子チップ２の裏面の他の部分がタブ６１の上面６２に接して接合された状態となる。このため、ステップＳ１６で封止体６９から基板５１を剥離する際に、ダイオード素子チップ２の一部の下方に封止樹脂６７が存在し、アンカー効果が生じるので、ダイオード素子チップ２とそれに共晶（Ａｕ−Ｓｉ共晶）反応で強固に接合されたタブ６１とが、封止樹脂６７（封止体６９）から剥離されるのを防止できる。従って、半導体装置の製造歩留まりをより向上させることができる。
【０１０３】
本実施の形態では、上記のように、共晶反応（Ａｕ−Ｓｉ共晶反応）を利用してダイボンディングを行っているため、ステップＳ１３のダイボンディング工程における加熱処理の温度は３９０〜４１０℃程度と高く、この加熱処理の間に、金層５６の金（Ａｕ）やニッケル層５７のニッケル（Ｎｉ）が基板５１へ拡散しやすい。このため、金層５６と基板５１との間に剥離層５５を介在させたとしても、金層５６やニッケル層５７から基板５１への金（Ａｕ）やニッケル（Ｎｉ）の拡散を抑制できるが、拡散を完全に防止することは難しい。このため、金（Ａｕ）やニッケル（Ｎｉ）の基板５１への拡散がない場合に比べると、タブ６１と基板５１の接着強度が増し、基板５１を封止体６９から剥離しにくくなってしまう。しかしながら、基板５１へのＡｕやＮｉの拡散を無くすためにダイボンディング時の加熱温度を下げようとして、裏面電極２ｂに低融点金属を用いると、上記のように、半導体装置の半田実装時の半田リフローに対する裏面電極２ｂの耐性が低下してしまう可能性がある。
【０１０４】
このため、本実施の形態では、裏面電極２ｂとして金を用いて共晶反応でダイオード素子チップ２の裏面電極２ｂをタブ６１に接合することで、ダイオード素子チップ２の裏面電極２ｂとタブ６１の接合強度を高め、更に、半導体装置１の半田実装時の半田リフローに対する裏面電極２ｂの耐性を向上する。そして、タブ６１と基板５１の間に剥離層５５を介在させ、金（Ａｕ）やニッケル（Ｎｉ）の基板５１への拡散を抑制して、封止体６９から基板５１を剥離しやすくする。それでも防止できない金（Ａｕ）やニッケル（Ｎｉ）の基板５１への拡散による基板５１とタブ６１の接着強度の増加に対しては、上記のように、ダイオード素子チップ２の一部をタブ６１の上面６２からはみ出させてアンカー効果を生じさせることで、封止体６９から基板５１を剥離する際にタブ６１に印加される力が大きくなっても、ダイオード素子チップ２とそれに共晶反応で強固に接合されたタブ６１とが、封止樹脂６７から剥離されないようにする。このようにして、半導体装置１の製造歩留まりを向上させることができる。
【０１０５】
また、裏面電極２ｂに金スズ（ＣｒＰｔＡｕＳｎ共晶）を用い、金スズ（ＡｕＳｎ）とシリコン（Ｓｉ）の共晶反応を利用してダイオード素子チップ２の裏面電極２ｂとタブ６１（の金層５８）を接合することも可能である。この場合は、ＡｕＳｎ−Ｓｉ共晶反応を利用したダイボンディング時の加熱処理の温度が３００〜３２０℃程度となる（Ａｕ−Ｓｉ共晶の場合よりも低くなる）が、Ｎｉ層への拡散（結晶粒界）は約２００〜２５０℃で始まるので、ダイボンディング時の加熱処理中に金（Ａｕ）やニッケル（Ｎｉ）の基板５１への拡散が生じ、やはり基板５１とタブ６１の接着強度が増加してしまう。このため、裏面電極２ｂに金スズ（ＣｒＰｔＡｕＳｎ共晶）を用いて、金スズ（ＡｕＳｎ）とシリコン（Ｓｉ）の共晶反応を利用してダイオード素子チップ２の裏面電極２ｂとタブ６１の金層５８を接合する場合であっても、上記ダイボンディングのように、ダイオード素子チップ２の一部をタブ６１の上面６２からはみ出させてアンカー効果を生じさせることが有効である。これにより、封止体６９から基板５１を剥離する際にタブ６１に印加される力が大きくなっても、ダイオード素子チップ２とそれに共晶反応で強固に接合されたタブ６１とが、封止樹脂６７から剥離されないようにし、それによって、半導体装置１の製造歩留まりを向上させることができる。
【０１０６】
（実施の形態２）
図２９および図３０は、それぞれ、本発明の他の実施の形態の半導体装置１ａ，１ｂの断面図であり、上記実施の形態１の図２４に対応するものである。
【０１０７】
図２９および図３０の半導体装置１ａ，１ｂも、上記実施の形態１の半導体装置１と同様に、タブ６１の上面６２上に搭載されたダイオード素子チップ２は、その一部が、タブ６１の上面６２から平面的にはみ出しているが、はみ出し方が上記実施の形態１の半導体装置１とは異なっている。
【０１０８】
例えば、上記実施の形態１の図２４に示される半導体装置１では、タブ６１上に搭載されたダイオード素子チップ２は、チップ非搭載のタブ６１に近づくように、ダイオード素子チップ２の一部がタブ６１の上面６２からはみ出して、タブ６１の上面６２上に搭載されている。図２９の半導体装置１ａでは、タブ６１ａ上に搭載されたダイオード素子チップ２は、チップ非搭載のタブ６１から離れるように、ダイオード素子チップ２の一部がタブ６１の上面６２からはみ出して、タブ６１の上面６２上に搭載されている。図３０の半導体装置１ｂでは、タブ６１の上面６２の寸法よりもダイオード素子２の平面寸法を大きくし、それによって、タブ６１上に搭載されたダイオード素子チップ２の裏面の周辺部が、タブ６１の上面６２の周囲全体にはみ出すようにして、ダイオード素子チップ２がタブ６１の上面６２上に搭載されている。半導体装置１ａ，１ｂの他の構成は、上記実施の形態１の半導体装置１とほぼ同様である。
【０１０９】
図２９の半導体装置１ａの製造工程は、上記ステップＳ１３において、タブ６１の上面６２上のダイオード素子チップ２の搭載位置（ダイボンディング位置）を変更すること以外は、上記実施の形態１の半導体装置１の製造工程と、ほぼ同様である。すなわち、上記実施の形態１では、ステップＳ１４において、ダイオード素子チップ２の一部が、そのダイオード素子チップ２とワイヤボンディングするタブ６１（チップ非搭載のタブ６１）に近づく側にはみ出すように、ダイオード素子２をタブ６１の上面６２にダイボンディングする。それに対して、図２９の半導体装置１ａの場合は、ダイオード素子チップ２の一部が、そのダイオード素子チップ２とワイヤボンディングするタブ６１（チップ非搭載のタブ６１）から遠ざかる側にはみ出すように、ダイオード素子２をタブ６１の上面６２にダイボンディングする。
【０１１０】
図３０の半導体装置１ｂの製造工程は、タブ６１の上面６２の寸法をダイオード素子２の平面寸法よりも小さくし、それによって、ステップＳ１３で、タブ６１上に搭載されたダイオード素子チップ２の裏面の周辺部が、タブ６１の上面６２の周囲全体にはみ出すように、ダイオード素子チップ２をタブ６１の上面６２にダイボンディングすること以外は、上記実施の形態１の半導体装置１の製造工程とほぼ同様である。
【０１１１】
図２９の半導体装置１ａや図３０の半導体装置１ｂの場合も、上記実施の形態１とほぼ同様の効果を得ることができる。例えば、いずれの半導体装置１，１ａ，１ｂにおいても、ダイオード素子チップ２の一部がタブ６１（６１ａ）の上面６２からはみ出し、ダイオード素子チップ２の裏面の一部上は、封止樹脂６７に覆われ、ダイオード素子チップ２の裏面の他の部分がタブ６１の上面６２に接して共晶反応により接合された状態となっている。このため、上記ステップＳ１６で封止体６９から基板５１を剥離した際に、ダイオード素子チップ２の一部の下方に封止樹脂６７が存在し、アンカー効果が生じるので、ダイオード素子チップ２およびタブ６１が封止樹脂６７（封止体６９）から剥離されるのを防止でき、半導体装置の製造歩留まりを向上させることができる。このように、ダイオード素子チップ２をタブ６１に搭載するときにダイオード素子チップ２と封止樹脂６７ｃ側面との間の樹脂厚みが少なくなる方向に搭載する場合は、一括モールド時のダイシングラインのずれによる封止樹脂の厚さのマージンが減る可能性はあるが、端子となるタブ６１の寸法を小さくして封止樹脂の外形寸法を小型化し、また上記のように半導体素子（ダイオード素子チップ２）による封止樹脂６７へのアンカー効果を増大させるためには有効な方法である。
【０１１２】
また、更に他の形態として、タブ６１上においてダイオード素子チップ２をはみ出させる方向を変更することもできる。例えば、ダイオード素子チップ２を搭載するタブ６１の上面６２の四辺のうち、そのダイオード素子チップ２とワイヤボンディングするタブ６１に対向する側の辺とは直交する辺から、ダイオード素子チップ２をはみださせてもよい。また、タブ６１の上面６２の四辺のうち、２辺以上から、ダイオード素子チップ２をはみ出させてもよい。
【０１１３】
すなわち、上記ステップＳ１３では、ダイオード素子チップ２の一部がタブ６１の上面６２からはみ出すように、ダイオード素子チップ２をタブ６１の上面６２にダイボンディングすればよい。
【０１１４】
（実施の形態３）
図３１〜図３４は、本実施の形態の半導体装置の製造に用いられるフレーム３ａの製造工程中の要部断面図である。フレーム３ａは、上記実施の形態１のフレーム３に対応するものである。図３５は、フレーム３ａを用いて製造された本実施の形態の半導体装置１ｃの断面図であり、上記実施の形態１の図２４に対応するものである。
【０１１５】
本実施の形態のフレーム３ａを製造するには、まず、上記実施の形態１と同様に、基板５１を準備し、基板５１の主面（上面）５２上にフォトレジスト層（レジスト層）５３を形成する。すなわち、上記ステップＳ２の工程までは、上記実施の形態１と同様である。
【０１１６】
上記実施の形態１では、フォトリソグラフィ工程を用い、フォトレジスト層５３をフォトマスクを用いて露光によりパターニングしてフォトレジストパターン５３ａを形成したが、本実施の形態では、フォトレジスト層５３ａにタブが形成される部分が凸状に形成された型（金型）８１を押し付けることで、フォトレジスト層５３をパターニングしてフォトレジストパターン（レジストパターン、絶縁層パターン）５３ｂを形成する。
【０１１７】
すなわち、本実施の形態では、図３１に示されるように、タブ６１形成予定領域に凸部８２を有する型８１をフォトレジスト層５３に押し付けて、フォトレジスト層５３に凹部８３を形成する。凹部８３は、タブ６１形成予定領域に形成される。それから、図３２に示されるように、凹部８３の底部のフォトレジスト層５３をドライエッチングなどで除去することで、凹部８３を開口部５４ａとし、これによって、フォトレジスト層５３を、タブ６１形成予定領域に開口部５４ａを有するフォトレジストパターン５３ｂとする。これにより、基板５１の主面５２は、タブ６１形成予定領域がフォトレジストパターン５３ｂの開口部５４ａから露出し、他の領域はフォトレジストパターン５３ｂで覆われた状態となる。なお、上記実施の形態１と同様に、基板５１の主面５２上にタブ６１を複数形成するので、フォトレジストパターン５３ｂは、開口部５４ａを複数有している。
【０１１８】
また、開口部５４ａは、上記実施の形態１の開口部５４に対応するものであるが、本実施の形態では、フォトレジストパターン５３ｂの複数の開口部５４ａは、上方側（基板５１から離れる側）に向かうほど広くなる形状、すなわち逆テーパ形状（開口部５４ａが開口側（上方側）に向かうほど広くなり、底部側（基板５１側）に向かうほど狭くなる形状）とする。これは、フォトレジスト層５３に押し付ける型の凸部８２を、凸部８２の先端部に向かうほど細くなる形状（テーパ形状）とすることで、凹部８３を凹部８３の開口側に向かうほど広くなり、底部に向かうほど狭くなる形状（逆テーパ形状）とすることで、実現できる。
【０１１９】
その後の工程（上記ステップＳ４〜Ｓ８の工程）は、上記実施の形態１とほぼ同様である。すなわち、図３３に示されるように、フォトレジストパターン５３ｂの開口部５４ａから露出する基板５１の主面５２に剥離層５５、金層５６、ニッケル層５７および金層５８を順に形成してから、図３４に示されるように、フォトレジストパターン５３ｂを、アッシングまたはウェットエッチングなどにより、基板５１から除去する。
【０１２０】
このようにして、基板５１の主面５２上に、金層５６、ニッケル層５７および金層５８の積層構造を有する複数のタブ６１が、剥離層５５を介して形成された構造を有するフレーム３ａが製造（準備）される。
【０１２１】
本実施の形態では、上記のように、フォトレジストパターン５３ｂの開口部５４ａは、逆テーパ形状（開口部５４ａが開口側（上方側）に向かうほど広くなる形状）であるので、開口部５４ａの底部上に剥離層５５、金層５６、ニッケル層５７および金層５８を形成することで形成したタブ６１は、開口部５４ａの形状に対応する形状に形成される。このため、フレーム３ａにおいて、タブ６１は、タブ６１の上面６２側に向かうほど広くなる形状、すなわち逆テーパ形状（タブ６１が上面６２側に向かうほど広くなり、基板５１側に向かうほど細くなる形状）となる。タブ６１が逆テーパ形状であること以外は、本実施の形態のフレーム３ａは、上記実施の形態１のフレーム３とほぼ同様の構造を有している。
【０１２２】
このようにして準備（製造）されたフレーム３ａと、上記実施の形態１と同様のダイオード素子チップ２を用いて、図３５に示されるような本実施の形態１の半導体装置１ｃを製造する。ダイオード素子チップ２とフレーム３ａを用いて半導体装置１ｃを製造する（組み立てる）工程は、フレーム３の代わりフレーム３ａを用いること以外は上記実施の形態１とほぼ同様であるので、ここではその説明は省略する。
【０１２３】
本実施の形態においても、上記実施の形態１とほぼ同様の効果を得ることができる。
【０１２４】
更に、本実施の形態では、上記のように、フレーム３ａにおいて、タブ６１は、逆テーパ形状（タブ６１が上面６２側に向かうほど広くなる形状）、例えばくさび型またはマッシュルーム型に形成されている。このようなフレーム３ａを用いて半導体装置１ｃを製造すると、上記ステップＳ１６の工程で封止体６９から基板５１を剥離する際に、封止樹脂６７によって封止されたタブ６１がアンカー効果を生じ、タブ６１が封止樹脂６７（封止体６９）から剥離されるのをより確実に防止できる。これにより、半導体装置の製造歩留まりをより向上させることができる。
【０１２５】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１２６】
本発明は、半導体装置の製造技術に適用できる。
【図面の簡単な説明】
【０１２７】
【図１】本発明の一実施の形態の半導体装置の製造に用いるダイオード素子チップの製造工程中の要部断面図である。
【図２】図１に続くダイオード素子チップの製造工程中の要部断面図である。
【図３】図２に続くダイオード素子チップの製造工程中の要部断面図である。
【図４】図３に続くダイオード素子チップの製造工程中の要部断面図である。
【図５】本発明の一実施の形態の半導体装置の製造に用いるフレームの製造工程を示す工程フロー図である。
【図６】本発明の一実施の形態の半導体装置の製造に用いるフレームの製造工程中の要部断面図である。
【図７】図６に続くフレームの製造工程中の要部断面図である。
【図８】図７に続くフレームの製造工程中の要部断面図である。
【図９】図８に続くフレームの製造工程中の要部断面図である。
【図１０】図９に続くフレームの製造工程中の要部断面図である。
【図１１】図１０に続くフレームの製造工程中の要部断面図である。
【図１２】図１１に続くフレームの製造工程中の要部断面図である。
【図１３】図１２に続くフレームの製造工程中の要部断面図である。
【図１４】図１３と同じフレームの製造工程中の要部平面図である。
【図１５】本発明の一実施の形態の半導体装置の製造工程を示す工程フロー図である。
【図１６】本発明の一実施の形態の半導体装置の製造工程中の要部断面図である。
【図１７】図１６と同じ半導体装置の製造工程中の要部平面図である。
【図１８】図１６に続く半導体装置の製造工程中の要部断面図である。
【図１９】図１８と同じ半導体装置の製造工程中の要部平面図である。
【図２０】図１８に続く半導体装置の製造工程中の要部断面図である。
【図２１】図２０と同じ半導体装置の製造工程中の要部平面図である。
【図２２】図２０に続く半導体装置の製造工程中の要部断面図である。
【図２３】図２２に続く半導体装置の製造工程中の要部断面図である。
【図２４】本発明の一実施の形態の半導体装置の断面図である。
【図２５】図２４の半導体装置の上面透視図である。
【図２６】図２４の半導体装置の下面図である。
【図２７】半導体装置の製造工程中の要部断面図である。
【図２８】図２７に続く半導体装置の製造工程中の要部断面図である。
【図２９】本発明の他の実施の形態の半導体装置の断面図である。
【図３０】本発明の他の実施の形態の半導体装置の断面図である。
【図３１】本発明の他の実施の形態の半導体装置の製造に用いるフレームの製造工程中の要部断面図である。
【図３２】図３１に続くフレームの製造工程中の要部断面図である。
【図３３】図３２に続くフレームの製造工程中の要部断面図である。
【図３４】図３３に続くフレームの製造工程中の要部断面図である。
【図３５】本発明の他の実施の形態の半導体装置の断面図である。
【符号の説明】
【０１２８】
１，１ａ，１ｂ，１ｃ  半導体装置
２  ダイオード素子チップ
２ａ  表面電極
２ｂ  裏面電極
３，３ａ  フレーム
３１  半導体基板
３２  Ｉ層
３３  絶縁膜
３３ａ  開口部
３４  ｐ型半導体領域
３５  第１電極
３６  第２電極
５１  基板
５２  主面
５３  フォトレジスト層
５３ａ，５３ｂ  フォトレジストパターン
５４，５４ａ  開口部
５５  剥離層
５６  金層
５７  ニッケル層
５８  金層
６１  タブ
６２  上面
６２ｂ  下面
６５  ボンディングワイヤ
６７，６７ｃ  封止樹脂
６７ｂ  下面
６９  封止体
７０  ダイシングライン
８１  型
８２  凸部
８３  凹部
【図１】
0004839107.tif 000002
【図２】
0004839107.tif 000003
【図３】
0004839107.tif 000004
【図４】
0004839107.tif 000005
【図５】
0004839107.tif 000006
【図６】
0004839107.tif 000007
【図７】
0004839107.tif 000008
【図８】
0004839107.tif 000009
【図９】
0004839107.tif 000010
【図１０】
0004839107.tif 000011
【図１１】
0004839107.tif 000012
【図１２】
0004839107.tif 000013
【図１３】
0004839107.tif 000014
【図１４】
0004839107.tif 000015
【図１５】
0004839107.tif 000016
【図１６】
0004839107.tif 000017
【図１７】
0004839107.tif 000018
【図１８】
0004839107.tif 000019
【図１９】
0004839107.tif 000020
【図２０】
0004839107.tif 000021
【図２１】
0004839107.tif 000022
【図２２】
0004839107.tif 000023
【図２３】
0004839107.tif 000024
【図２４】
0004839107.tif 000025
【図２５】
0004839107.tif 000026
【図２６】
0004839107.tif 000027
【図２７】
0004839107.tif 000028
【図２８】
0004839107.tif 000029
【図２９】
0004839107.tif 000030
【図３０】
0004839107.tif 000031
【図３１】
0004839107.tif 000032
【図３２】
0004839107.tif 000033
【図３３】
0004839107.tif 000034
【図３４】
0004839107.tif 000035
【図３５】
0004839107.tif 000036