(57)【特許請求の範囲】
【請求項１】
基板と下地膜との間に設けられ、熱伝導率が前記基板および前記下地膜より大きな材料からなる層と、
前記下地膜上にソース領域、ドレイン領域、チャネル形成領域を有する結晶性半導体膜と、
前記結晶性半導体膜上にゲート絶縁膜と、
前記ゲート絶縁膜上にゲート電極と、を有する半導体装置であって、
前記結晶性半導体膜は表面に複数の凸部を有し、
前記複数の凸部はレーザーアニールにより半導体膜が溶融、固化されることにより形成され、
前記複数の凸部は前記ソース領域から前記ドレイン領域に向かって線状に配列し、
前記結晶性半導体膜は前記層の上部以外の領域に位置し、
前記層の一辺はチャネル長方向と平行に配置されていることを特徴とする半導体装置。
【請求項２】
基板と下地膜との間に設けられ、熱伝導率が前記基板および前記下地膜より大きな材料からなる層と、
前記下地膜上にソース領域、ドレイン領域、チャネル形成領域を有する結晶性半導体膜と、
前記結晶性半導体膜上にゲート絶縁膜と、
前記ゲート絶縁膜上にゲート電極と、を有する半導体装置であって、
前記結晶性半導体膜は表面に複数の凸部を有し、
前記複数の凸部はレーザーアニールにより半導体膜が溶融、固化されることにより形成され、
前記複数の凸部は前記ソース領域から前記ドレイン領域に向かって線状に配列し、
前記配列は複数あり、
前記結晶性半導体膜は前記層の上部以外の領域に位置し、
前記層の一辺はチャネル長方向と平行に配置されていることを特徴とする半導体装置。
【請求項３】
基板と下地膜との間に設けられ、熱伝導率が前記基板および前記下地膜より大きな材料からなる第１の層および第２の層と、
前記下地膜上にソース領域、ドレイン領域、チャネル形成領域を有する結晶性半導体膜と、
前記結晶性半導体膜上にゲート絶縁膜と、
前記ゲート絶縁膜上にゲート電極と、を有する半導体装置であって、
前記結晶性半導体膜は表面に複数の凸部を有し、
前記複数の凸部はレーザーアニールにより半導体膜が溶融、固化されることにより形成され、
前記複数の凸部は前記ソース領域から前記ドレイン領域に向かって線状に配列し、
前記結晶性半導体膜は前記第１の層と前記第２の層の間の領域に位置し、
前記第１の層および前記第２の層の一辺はそれぞれチャネル長方向と平行に配置されていることを特徴とする半導体装置。
【請求項４】
基板と下地膜との間に設けられ、熱伝導率が前記基板および前記下地膜より大きな材料からなる第１の層および第２の層と、
前記下地膜上にソース領域、ドレイン領域、チャネル形成領域を有する結晶性半導体膜と、
前記結晶性半導体膜上にゲート絶縁膜と、
前記ゲート絶縁膜上にゲート電極と、を有する半導体装置であって、
前記結晶性半導体膜は表面に複数の凸部を有し、
前記複数の凸部はレーザーアニールにより半導体膜が溶融、固化されることにより形成され、
前記複数の凸部は前記ソース領域から前記ドレイン領域に向かって線状に配列し、
前記配列は複数あり、
前記結晶性半導体膜は前記第１の層と前記第２の層の間の領域に位置し、
前記第１の層および前記第２の層の一辺はそれぞれチャネル長方向と平行に配置されていることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、前記レーザーアニールは線状に加工されたレーザーにより行われることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、前記凸部は、３０ｎｍ以上の高さを有することを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一項に記載の半導体装置は、液晶表示装置またはＥＬ表示装置であることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、前記材料は、金属材料、半導体材料またはそれらの混合物であることを特徴とする半導体装置。
【請求項９】
請求項１または請求項２において、前記層は、蓄積容量の一方の電極であることを特徴とする半導体装置。
【請求項１０】
請求項１または請求項２において、前記層と同一層に、配線を有することを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体薄膜を利用した半導体装置及びその作製方法に関する。特に、珪素を含む結晶性半導体薄膜を利用した薄膜トランジスタ（ＴＦＴ）に関する。
【０００２】
【従来の技術】
近年、ガラス基板等にＴＦＴを形成して、半導体回路を構成する技術が急速に進んでいる。代表的な半導体装置として、ドライバー一体型アクティブマトリクス型液晶ディスプレイ(AMLCD)が存在する。
【０００３】
ドライバー一体型AMLCDは、同一基板上に画素部と、ドライバー回路をもうけたモノリシック型表示装置である。また、さらに、メモリ回路やクロック発生回路等を内蔵した、システムオンパネルの開発も進められている。
【０００４】
従来のAMLCDでは、画素のスイッチング素子として、非晶質珪素（a-Si）を活性層に用いたＴＦＴが用いられてきたが、ドライバー一体型AMLCDの周辺回路では、回路を高速動作させる必要から、a-Siでは不適当で、より高い電界効果移動度を持つ多結晶珪素（poly-Si）を活性層としたＴＦＴが主に用いられている。
【０００５】
従来のpoly-SiＴＦＴは、a-SiＴＦＴと比べ高い電界効果移動度をもつが、システムオンパネル等で多様な回路を搭載する場合、より高速動作が要求されるため、そのＴＦＴには、ドライバー一体型AMLCDで要求される以上の電界効果移動度が必要となる。
【０００６】
また、ドライバー一体型AMLCDにおいても、画素数の増加による高速動作への要求や、ドライバー回路の面積縮小の要求から、より高い電界効果移動度のＴＦＴが必要とされている。
【０００７】
ＴＦＴの電界効果移動度を決める要素のひとつとして、表面散乱効果があげられる。ＴＦＴの活性層とゲート絶縁膜界面の平坦性が電界効果移動度に大きな影響を与え、界面が平坦であるほど散乱の影響を受けず高い電解効果移動度が得られる。
【０００８】
現在結晶性珪素膜を得る方法としてレーザー結晶化法があり、非晶質珪素膜にエキシマレーザーを照射し結晶化する方法が知られている。絶縁性基板の上に、厚さ10〜150nm（代表的には30〜60nm）の非晶質珪素膜をスパッタやＣＶＤ等で形成し、引き続き、エキシマレーザー光を照射し、非晶質珪素膜を溶融・固化せしめ、結晶化を行う。非晶質珪素膜に水素が５％程度以上含まれている場合は、レーザーアニール時に水素の爆発的な脱離が発生するため、前もって４００〜５００℃程度の熱処理を数時間行うことで脱水素を行う。
【０００９】
レーザー結晶化の条件は実施者が適宣選択するものであるが、例えば、エキシマレーザーを用いた場合、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【００１０】
このようにして、レーザー結晶化した膜では、その表面にリッジとよばれる凸部がランダムに形成される。凸部の発生は、レーザーアニールされ溶融したＳｉの表面に誘起される表面張力波に起因すると考えられる。代表的には、凸部は、薄膜の膜厚に対しほぼ２倍の厚みを持つ。薄膜の膜厚は通常３０〜６０nmであるので、凸部の高さは、膜表面から３０〜６０ｎｍ程度の高さを有する。ここで形成された凸部が、前述の表面散乱効果の為、電子及び正孔の移動に散乱を与え、TFTの電界効果移動度を低下させる。凸部が大きいほど、その影響は大きい。
【００１１】
【発明が解決しようとする課題】
本発明は、前記凸部の配置を制御し、電流に対する表面散乱の影響を低減する技術を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本発明において、結晶性半導体薄膜は非単結晶半導体薄膜をレーザー等の強光を用い溶融固化する事により得られており、前記結晶性半導体薄膜表面に存在する凸部が、チャネル長方向、すなわち電流の流れる方向と平行に整列し、凸部による表面散乱を受けることの無い電流経路が得られる事を特徴とする。
【００１３】
図１及び２にその概念図を示す。図１が、従来技術である通常のレーザー結晶化で非晶質珪素膜を結晶化して得られた半導体薄膜表面の模式図で、図２が本発明を用いて作成した場合の模式図である。それぞれがＴＦＴのチャネル部の模式図を示す。従来技術で作成した場合、基板１００４上の半導体薄膜１００３表面の凸部１００１がランダムに存在するため、電流経路１００２に対し複数個の多数の凸部がかかり、表面散乱効果の影響で移動度を低下させる原因となる。本発明の場合、電流経路１００６と平行に凸部１００５が規則性（秩序性）を有して配列しているため、凸部を横切らない電流経路が支配的となり、そのような経路では、表面散乱効果の影響を受けないため、高い電解効果移動度が得られる。
【００１４】
また、熱結晶化等の手段で得られた結晶性薄膜を、特性を改善する目的でレーザー等の強光をもって、溶融固化した場合においても、非晶質膜をレーザー等の強光をもって溶融固化し結晶化した場合と同様に凸部の発生がみられる。この場合において、溶融固化し再結晶化した結晶性薄膜に存在する凸部が、電流の流れる方向と平行に整列し、凸部による表面散乱効果を受けることの無い電流経路が得られる場合も本発明に含まれる。本発明の基本的な目的は、珪素を含む薄膜が溶融固化した際に発生する凸部の配置を意図的に目的の方向に整列させることにあり、出発膜の性質や種類によって、限定されることはない。
【００１５】
珪素を含む薄膜をレーザー等の強光により溶融固化した際の凸部発生のメカニズムは、現状では、完全には解明されていない。ただし、溶融した際の表面波に起因することは、前述した通り確かと考えられる。本発明者は、溶融固化時の、表面波の積極的な制御による、凸部の発生箇所の制御を試み、本発明を成すに至った。これまで溶融時の表面波を積極的に制御しようとする発想は、無かったものであり、本発明の特徴の一つといえる。
【００１６】
一様な、珪素薄膜を溶融した際には、表面波の形状を制限する要素は無く、表面には、ランダムな表面波が立つことになる。結果として、固化した際にランダムに凸部が形成されることとなる。ところが、表面波が特定の方向にそろうように溶融させた場合、凸部の形成も表面波の形成方向に沿った配置で形成されることとなる。本発明者は、レーザーアニールした際に、表面波の発生を制御する構造をもうけることで、表面波の波面を特定の方向に揃えることが可能なことを見いだした。
【００１７】
具体的には、半導体薄膜の形成に先立って、熱伝導率が、結晶性薄膜の下地膜を含む基板より大きな材料を、吸熱層として、所定の形状で形成しておくことで実現化した。図３が、その断面模式図である。基板１０１４上に形成された吸熱層１０１１から下地膜１０１２を介して上部に位置する半導体薄膜１０１０と、それ以外の領域の半導体薄膜１０１３では、レーザーアニールした際に温度差が生じ、吸熱層の外端１０１５を境に、熱膨張の違いが生じる。熱による体積膨張が異なることで、その境界を始点にひずみが生じる。このひずみが、表面波となって伝播し、前記吸熱層の近傍に、その外周を起点とした、表面波が形成される。溶融に引き続いて固化が起きるが、その際に、表面波の履歴を引き継ぎ、表面波の凸部が固化後に凸部として形成される。
【００１８】
図４が、本発明を用いて形成した、薄膜poly-Siの表面ＳＥＭ写真である。また、図５がその模式図である。中央の吸熱層上の半導体膜１０２０の周辺の半導体膜１０２１に、波紋状に凸部１０２２が整列されている様子が観察できる。図６に凸部が整列している様子のＡＦＭ観察像を示す。図７がその模式図である。２．５×２．５μｍ角の領域の表面状態１０５１を示している。凸部１０５４が整列しており、凸部の列と直行方向１０５５の断面形状１０５７と平行方向１０５６の断面形状１０５８では、明らかに平行方向が凹凸の少ない表面を示している。尚、断面形状の高さのスケールは、フルレンジで約９０ｎｍである。この様な表面状態において、凸部の列と平行方向に電流を流すことにより、表面散乱を受けない電流経路を得ることができ、高移動度のＴＦＴを実現できる。
【００１９】
本サンプルは、基板として、0.7mmガラス板（コーニング社製＃１７３７）を用い、吸熱層として、Ta（300nm）を用いた。下地膜として、酸化珪素を125nmＰＣＶＤで成膜後、a-SiをＰＣＶＤで３０nm形成し、脱水素を５００℃で１hr行った。レーザーアニールは、XeClエキシマレーザーを用い室温で、３０８mJ/cm2のパワーで１０ショットの照射を行った。
【００２０】
【発明の実施形態】
以下、本発明についての実施形態について述べる。本明細書で開示する発明の構成は、絶縁表面を有する基板上の結晶性半導体薄膜を活性層として使用した半導体装置である。ここで言う、半導体装置は、ＴＦＴ等の素子はもとより、それらを使用した機器、例えば、AMLCDやＥＬディスプレー、またそれらを使った電子機器を含む。
【００２１】
本発明は、高移動度のＴＦＴを得ることに利用でき、AMLCDにおいては、画素のスイッチング用ＴＦＴとして適用することで、ＴＦＴを小型化でき、高開口率のパネルを得ることができる。また、周辺回路への適用により、高速動作の回路が実現でき、大型高精細のＡＭＬＣＤの作成が可能となる。
【００２２】
本実施形態では、ＡＭＬＣＤ用アクティブマトリックス基板の構成要素の基本となる、Pch及びNchのＴＦＴの作成法について述べる。
【００２３】
図８は本発明の構造の概略図である。（Ａ）が平面図、（Ｂ）がＹ１−Ｙ２間の断面図、（Ｃ）がＸ１−Ｘ２間の断面であり、基板１１００上に形成された、吸熱層１１０１、それと下地膜を介して形成された能動層１１０３、ゲート絶縁膜１１０４、ゲート電極１１０５を示す。この場合の電流経路は、Ｘ１−Ｘ２に平行方向（即ち、チャネル長方向）であり、吸熱層１１０１の一辺は、その方向と平行に配置されている。これにより、凸部１１１１は、電流経路と平行方向に整列する。
【００２４】
図９〜１１はプロセスフローの概略図である。図９は図８−Ｃの断面に相当し、吸熱層を含む断面構造である。図１０と図１１は、図８−Ｂに相当し、吸熱層を含まない断面を示す。
【００２５】
まず、ガラス基板１０１上に吸熱層として、Ta１００を200nmの厚さにＤＣスパッタで形成し所定のパターンでパターニングする。ここでは、Taを用いたが、Taに限定されるものではなく、ガラス基板及び、この後に続く下地膜と熱導電率が大きく異なる材料ならばよい。例えば、タングステン等の金属材料や珪素等の半導体材料、もしくはそれらの混合物でもよい。
【００２６】
吸熱層の形成に続き、下地膜として、酸化窒化シリコン膜（Ａ）１０２ａを５０nmの厚さに形成し、さらにその上に酸化窒化シリコン膜（Ｂ）１０２ｂを１００nm積層させてブロッキング層１０２とする。続いて、非晶質珪素１０３ａを30nm形成する。次に、非晶質珪素膜中の水素を放出させる目的で500℃の熱処理を一時間行う。
【００２７】
続いて、エキシマレーザーを照射し、非晶質膜を溶融固化させ、結晶質半導体層１０３ｂを得る。照射エネルギーは、溶融固化がみられる条件ならばよく、非晶質膜の膜厚によって異なる。30nmのa-Siに対しては、１００〜５００mJ/cm2が適正エネルギーで、望ましくは300mJ/cm2程度がよい。またショット数は１〜１００ショット、望ましくは、５〜５０ショットがよい。ただし、レーザーのエネルギー密度はレーザー光のプロファイル等の変化により大きく変化するので、一義に定義できず、実際に加工し、非晶質膜の溶融固化がおきている、すなわち表面に凸部の形成がなされている条件であれば、本発明の構成を満足する。レーザー照射した段階で、吸熱層として形成したTaのパターンの周囲に、凸部が波紋状に整列する。図４が、その段階の表面観察像に相当する。本、実施例では、エキシマレーザーを用いたが、他のレーザー、例えばＹＡＧ、YVO4レーザー等でも同様の効果が得られる。また、溶融が可能であるならばレーザー以外のエネルギー源、例えばランプを使っても良い。
【００２８】
引き続き、半導体層を所定のパターニングを行い、島状半導体層１０４を得る。さらに引き続き、標準的なトップゲートのプロセスでTFTを形成する。その際ゲート電極は、整列した凸部の列と垂直方向に形成する。それにより、キャリアーの流れは凸部列と並行方向となり、凸部による表面散乱の影響を受けない電流経路を得ることができる。以下に、その手順を説明する。簡単の為、吸熱層を含まない断面（図１０・１１）を用いて、説明を行う。結晶化以降の工程について詳細に述べる。
【００２９】
結晶質半導体層１０３ｂ上にフォトレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割して島状半導体層１０４、１０５ａを形成し活性層とする。ドライエッチングにはＣＦ4とＯ2の混合ガスを用いた。その後、プラズマＣＶＤ法や減圧ＣＶＤ法、またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層１０６を形成する。例えば、プラズマＣＶＤ法による場合、オルトケイ酸テトラエチル（Tetraethyl Ortho Silicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させ、１００〜１５０nm代表的には１３０nmの厚さに形成する。
【００３０】
そしてフォトレジストマスク１０７を設け、ｎチャネル型ＴＦＴを形成する島状半導体層１０５ａにしきい値電圧を制御する目的で１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素を添加する。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。ここではイオンドープ法でジボラン（Ｂ2Ｈ6）を用いホウ素（Ｂ）を添加した。ホウ素（Ｂ）添加は必ずしも必要でなく省略しても差し支えないが、ホウ素（Ｂ）を添加した半導体層１０５ｂはｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することができた。
【００３１】
ｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層１０５ｂに選択的に添加する。半導体に対してｎ型を付与する不純物元素には、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）など周期律表第１５族の元素が知られている。フォトレジストマスク１０８を形成し、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成される不純物領域１０９におけるリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とする。本明細書中では、不純物領域１０９に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。
【００３２】
次に、マスク層１０６を純水で希釈したフッ酸などのエッチング液により除去した。そして、図１０（Ｄ）と図１０（Ｅ）で島状半導体層１０５ｂに添加した不純物元素を活性化させる工程を行う。活性化は窒素雰囲気中で５００〜６００℃で１〜４時間の熱アニールや、レーザーアニールなどの方法により行うことができる。また、両方の方法を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。
【００３３】
次に、ゲート絶縁膜１１０をプラズマＣＶＤ法またはスパッタ法を用いて４０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜（Ｂ）で形成すると良い。その他に、ゲート絶縁膜を他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
【００３４】
ゲート絶縁膜上には、ゲート電極を形成するために導電層を成膜する。この導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造とすることもできる。本実施例では、導電性の窒化物金属膜から成る導電層（Ａ）１１１と金属膜から成る導電層（Ｂ）１１２とを積層させた。導電層（Ｂ）１１２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１１１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成する。また、導電層（Ａ）１１１はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）１１２は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
【００３５】
導電層（Ａ）１１１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１１２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）１１１に３０ｎｍの厚さのＴａＮ膜を、導電層（Ｂ）１１２には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成した。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて成膜した。ＴａはスパッタガスにＡｒを用いた。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とすすには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得られた。尚、図示しないが、導電層（Ａ）１１１の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜１１０に拡散するのを防ぐことができる。いずれにしても、導電層（Ｂ）は抵抗率を１０〜５００μΩcmの範囲ですることが好ましい。
【００３６】
次に、フォトレジストマスク１１３を形成し、導電層（Ａ）１１１と導電層（Ｂ）１１２とを一括でエッチングしてゲート電極１１４、１１５を形成する。例えば、ドライエッチング法によりＣＦ4とＯ2の混合ガス、またはＣｌ2を用いて１〜２０Paの反応圧力で行うことができる。ゲート電極１１４、１１５は、導電層（Ａ）から成る１１４ａ、１１５ａと、導電層（Ｂ）から成る１１４ｂ、１１５ｂとが一体として形成されている。この時、ｎチャネル型ＴＦＴのゲート電極１１５は不純物領域１０９の一部と、ゲート絶縁膜１１０を介して重なるように形成する。また、ゲート電極は導電層（Ｂ）のみで形成することも可能である。
【００３７】
次いで、ｐチャネル型ＴＦＴのソース領域およびドレイン領域とする不純物領域１１７を形成する。ここでは、ゲート電極１１４をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層はフォトレジストマスク１１６で被覆しておく。そして、不純物領域１１７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする。本明細書中では、ここで形成された不純物領域１３４に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。
【００３８】
次に、ｎチャネル型ＴＦＴのソース領域またはドレイン領域を形成する不純物領域１１８の形成を行った。ここでは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×１０20〜１×１０21atoms／cm3とした。本明細書中では、ここで形成された不純物領域１３８〜１４２に含まれるｎ型を付与する不純物元素の濃度を（ｎ+）と表す。不純物領域１１７にも同時にリン（Ｐ）が添加されるが、既に前の工程で添加されたボロン（Ｂ）濃度と比較して不純物領域１１７に添加されたリン（Ｐ）濃度はその１／２〜１／３程度なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。
【００３９】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を熱アニール法で行う。この工程はファーネスアニール炉を用いれば良い。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。アニール処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、アニール処理の前に、５０〜２００nmの厚さの保護絶縁層１１９を酸化窒化シリコン膜や酸化シリコン膜などで形成すると良い。酸化窒化シリコン膜は表１のいずれの条件でも形成できるが、その他にも、ＳｉＨ4を２７SCCM、Ｎ2Ｏを９００SCCMとして反応圧力１６０Pa、基板温度３２５℃、放電電力密度０．１W/cm2で形成すると良い。
【００４０】
活性化の工程の後、さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００４１】
活性化および水素化の工程が終了したら、保護絶縁層上にさらに酸化窒化シリコン膜または酸化シリコン膜を積層させ、層間絶縁層１２０を形成する。酸化窒化シリコン膜は保護絶縁層１１９と同様にしてＳｉＨ4を２７SCCM、Ｎ2Ｏを９００SCCMとして反応圧力１６０Pa、基板温度３２５℃とし、放電電力密度を０．１５W/cm2として、５００〜１５００nm（好ましくは６００〜８００nm）の厚さで形成する。
【００４２】
そして、層間絶縁層１２０および保護絶縁層１１９、ＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線１２１、１２４と、ドレイン配線１２２、１２３を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【００４３】
次に、パッシベーション膜１２５として、窒化シリコン膜または酸化窒化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。さらに、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。こうして基板１０１上に、ｎチャネル型ＴＦＴ１３４とｐチャネル型ＴＦＴ１３３とを完成させることができた。
【００４４】
ｐチャネル型ＴＦＴ１３３には、島状半導体層１０４にチャネル形成領域１２６、ソース領域１２７、ドレイン領域１２８を有している。ｎチャネル型ＴＦＴ１３４には、島状半導体層１０５にチャネル形成領域１２９、ゲート電極１１５と重なるＬＤＤ領域１３０（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域１３２、ドレイン領域１３１を有している。このＬov領域のチャネル長方向の長さは、チャネル長３〜８μmに対して、０．５〜３．０μm（好ましくは１．０〜１．５μm）とした。図９ではそれぞれのＴＦＴをシングルゲート構造としたが、ダブルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００４５】
また、能動層において凸部を横切らない電流経路は、直線に限定されるものではなく、曲線の場合、および、折れ線状の場合も本発明に含まれる。
【００４６】
図１２及び１３にその実施形態を示す。図１２が、島状半導体２００３が、コの字状に折れ曲がっている例を示す。３個のゲート電極２００２を持つマルチゲート構造であるが、ドレイン領域から、ソース領域への電流経路がそれぞれのゲートで異なる方向になっている。このような場合に置いても、個々のゲートにおいて、凸部は、それぞれのチャネル部２００４での電流経路と平行に整列し、本発明の効果を有する。
【００４７】
また、図１３は、能動層２００７が半円型の実施例を示している。この場合においても、吸熱層が同心の半円形状で配置されており、凸部も、同心半円状に分布する事となる。電流経路もほぼ同心半円上を通るため、電流経路と平行に凸部が分布する事となる。
【００４８】
【実施例】
（実施例１）
本発明の実施例を図１４〜図１９を用いて説明する。ここでは画素部の画素ＴＦＴと、画素部の周辺に設けられる駆動回路のＴＦＴを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、制御回路ではシフトレジスタ回路、バッファ回路などの基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することにする。図１４〜１８が吸熱層を含まない断面構造、図１９が吸熱層を含む断面構造を示す。
【００４９】
基板２０１にはバリウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス基板を用いる。本実施例ではアルミノホウケイ酸ガラス基板を用いた。この時ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。
【００５０】
まず、この基板２０１のＴＦＴを形成する表面に、所定の吸熱層を形成する。この工程は、実施形態に示した通りである。吸熱層は、画素部のＴＦＴと周辺回路のＴＦＴの両者、又は、その一方どちらかに配置しても良い。高移動度の特性を要求する箇所に適時配置すればよい。本実施例では、両者に吸熱層を配置した。（図１９（Ａ））
【００５１】
引き続き、基板２０１からのアルカリ金属元素をはじめとする不純物拡散を防ぐために、酸化窒化シリコン膜（Ａ）２０２ａを５０nmの厚さに形成し、さらにその上に酸化窒化シリコン膜（Ｂ）２０２ｂを１００nmを積層させてブロッキング層２０２とする。
【００５２】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質構造を有する半導体層２０３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、ブロッキング層２０２と非晶質シリコン層２０３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。（図１４（Ａ）、図１９（Ｂ））
【００５３】
そして、非晶質シリコン層２０３ａから結晶質シリコン層２０３ｂを形成する。ここでは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン層２０３ｂを形成した。まず、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層を形成した（図示せず）。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atom％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程までで結晶質シリコン膜を得ることができる。この状態で表面に残存する触媒元素の濃度は３×１０10〜２×１０11atoms/cm2であった。その後、結晶化率を高めるためにレーザーアニールを行う。ＸＣｌエキシマレーザー（波長３０８nm）を用い、光学系で線状ビームを形成して、発振周波数５〜５０Hz、エネルギー密度１００〜５００mJ/cm2として線状ビームのオーバーラップ割合を８０〜９８％として照射する。このようにして、結晶性シリコン膜２０３ｂを得る。レーザー照射により、半導体層は溶融固化し表面に凸部が形成される。その際、凸部は、前もって形成された、吸熱層の周囲に沿った形で整列する。（図１９（Ｃ））
【００５４】
そして、結晶質シリコン膜２０３ｂをエッチング処理して島状に分割し、島状半導体層２０４〜２０７を形成し活性層とする。その際、表面の凸部がチャネル部において、動作時の電流経路と平行に整列する方向に島状半導体層を形成する（図１９（Ｄ））。その後、プラズマＣＶＤ法や減圧ＣＶＤ法、またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層２０８を形成する。例えば、減圧ＣＶＤ法でＳｉＨ4とＯ2との混合ガスを用い、２６６Paにおいて４００℃に加熱して酸化シリコン膜を形成する。（図１４（Ｃ））
【００５５】
続いて、チャネルドープ工程を行う。まず、フォトレジストマスク２０９を設け、ｎチャネル型ＴＦＴを形成する島状半導体層２０５〜２０７の全面にしきい値電圧を制御する目的で１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加した。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（Ｂ）添加は必ずしも必要でないが、ボロン（Ｂ）を添加した半導体層２１０〜２１２はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。（図１４（Ｄ））
【００５６】
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層２１０、２１１に選択的に添加する。そのため、あらかじめフォトレジストマスク２１３〜２１６を形成した。ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成された不純物領域（ｎ-）２１７、２１８のリン（Ｐ）濃度は１×１０17〜５atoms／cm3のとする。また、不純物領域２１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加した。（図１５（Ａ））
【００５７】
次に、マスク層２０８をフッ酸などにより除去して、図１４（Ｄ）と図１５（Ａ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱アニールや、レーザーアニールの方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良いが、半導体が溶融しない条件であることが好ましい。なぜなら、すでに整列して形成されている凸部の配列をみだすことになるからである。
【００５８】
続いて、ゲート絶縁膜２２０をプラズマＣＶＤ法またはスパッタ法を用いて４０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば酸化窒化シリコン膜（Ｂ）で形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。（図１５（Ｂ））
【００５９】
次に、ゲート電極を形成するために第１の導電層を成膜する。本実施例では導電性の窒化物金属膜から成る導電層（Ａ）２２１と金属膜から成る導電層（Ｂ）２２２とを積層させた。ここでは、Ｔａをターゲットとしたスパッタ法で導電層（Ｂ）２２２をタンタル（Ｔａ）で２５０nmの厚さに形成し、導電層（Ａ）２２１は窒化タンタル（ＴａＮ）で５０nmの厚さに形成した。（図１５（Ｃ））
【００６０】
次に、フォトレジストマスク２２３〜２２７を形成し、導電層（Ａ）２２１と導電層（Ｂ）２２２とを一括でエッチングしてゲート電極２２８〜２３１と容量配線２３２を形成する。ゲート電極２２８〜２３１と容量配線２３２は、導電層（Ａ）から成る２２８ａ〜２３２ａと、導電層（Ｂ）から成る２２８ｂ〜２３２ｂとが一体として形成されている。この時、駆動回路に形成するゲート電極２２９、２３０は不純物領域２１７、２１８の一部と、ゲート絶縁膜２２０を介して重なるように形成する。（図１５（Ｄ））
【００６１】
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極２２８をマスクとして、自己整合的に不純物領域を形成する。ｎチャネル型ＴＦＴが形成される領域はフォトレジストマスク２３３で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域（ｐ+）２３４を１×１０21atoms／cm3の濃度で形成した。（図１６（Ａ））
【００６２】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク２３５〜２３７を形成し、ｎ型を付与する不純物元素が添加して不純物領域２３８〜２４２を形成した。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、不純物領域（ｎ+）２３８〜２４２の（Ｐ）濃度を５×１０20atoms／cm3とした。不純物領域２３８には、既に前工程で添加されたボロン（Ｂ）が含まれているが、それに比して１／２〜１／３の濃度でリン（Ｐ）が添加されるので、添加されたリン（Ｐ）の影響は考えなくても良く、ＴＦＴの特性に何ら影響を与えることはなかった。（図１６（Ｂ））
【００６３】
そして、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物添加の工程を行った。ここではゲート電極２３１をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。添加するリン（Ｐ）の濃度は５×１０16atoms／cm3とし、図１５（Ａ）および図１６（Ａ）と図１６（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域（ｎ--）２４３、２４４のみが形成される。（図１６（Ｃ））
【００６４】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール炉を用いた熱アニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。
【００６５】
この熱アニールにおいて、ゲート電極２２８〜２３１と容量配線２３２形成するＴａ膜２２８ｂ〜２３２ｂは、表面から５〜８０ｎｍの厚さでＴａＮから成る導電層（Ｃ）２２８ｃ〜２３２ｃが形成される。その他に導電層（Ｂ）２２８ｂ〜２３２ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、チタン（Ｔｉ）の場合には窒化チタン（ＴｉＮ）を形成することができる。また、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極２２８〜２３１を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱アニールを行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６６】
本実施例のように、島状半導体層を非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製した場合、島状半導体層中には微量（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留した。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図１６（Ｂ）で形成した不純物領域（ｎ+）と同程度であれば良く、ここで実施される活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素を不純物領域２３８〜２４２に偏析させゲッタリングをすることができた。その結果不純物領域２３８〜２４２には１×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析した。
【００６７】
活性化および水素化の工程が終了したら、ゲート配線とする第２の導電層を形成する。この第２の導電層は低抵抗材料であるアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層（Ｄ）で形成する。いずれにしても、第２の導電層の抵抗率は０．１〜１０μΩcm程度とする。さらに、チタン（Ｔｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から成る導電層（Ｅ）を積層形成すると良い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％含むアルミニウム（Ａｌ）膜を導電層（Ｄ）２４５とし、チタン（Ｔｉ）膜を導電層（Ｅ）２４６として形成した。導電層（Ｄ）２４５は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良く、導電層（Ｅ）２４６は５０〜２００（好ましくは１００〜１５０ｎｍ）で形成すれば良い。（図１７（Ａ））
【００６８】
そして、ゲート電極に接続するゲート配線を形成するために導電層（Ｅ）２４６と導電層（Ｄ）２４５とをエッチング処理して、ゲート配線２４７、２４８と容量配線２４９を形成た。エッチング処理は最初にＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガスを用いたドライエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）の途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層（Ｄ）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。
【００６９】
第１の層間絶縁膜２５０は５００〜１５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成する。本実施例では、ＳｉＨ4を２７SCCM、Ｎ2Ｏを９００SCCM、として反応圧力１６０Pa、基板温度３２５℃で放電電力密度０．１５W/cm2で形成した。その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線２５１〜２５４と、ドレイン配線２５５〜２５８を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【００７０】
次に、パッシベーション膜２５９として、窒化シリコン膜、酸化シリコン膜、または酸化窒化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜２５９に開口部を形成しておいても良い。（図１７（Ｃ））
【００７１】
その後、有機樹脂からなる第２の層間絶縁膜２６０を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。そして、第２の層間絶縁膜２６０にドレイン配線２５８に達するコンタクトホールを形成し、画素電極２６１、２６２を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。（図１８）
【００７２】
こうして同一基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができた。駆動回路にはｐチャネル型ＴＦＴ３０１、第１のｎチャネル型ＴＦＴ３０２、第２のｎチャネル型ＴＦＴ３０３、画素部には画素ＴＦＴ３０４、保持容量３０５が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００７３】
駆動回路のｐチャネル型ＴＦＴ３０１には、島状半導体層２０４にチャネル形成領域３０６、ソース領域３０７ａ、３０７ｂ、ドレイン領域３０８ａ，３０８ｂを有している。第１のｎチャネル型ＴＦＴ３０２には、島状半導体層２０５にチャネル形成領域３０９、ゲート電極２２９と重なるＬＤＤ領域（Ｌov）３１０、ソース領域３１１、ドレイン領域３１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ３０３には、島状半導体層２０６にチャネル形成領域３１３、Ｌov領域とＬoff領域（ゲート電極と重ならないＬＤＤ領域であり、以降Ｌoff領域と記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ３０４には、島状半導体層２０７にチャネル形成領域３１８、３１９、Ｌoff領域３２０〜３２３、ソースまたはドレイン領域３２４〜３２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線２３２、２４９と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ３０４のドレイン領域３２６に接続し、ｎ型を付与する不純物元素が添加された半導体層３２７とから保持容量３０５が形成されている。図１８では画素ＴＦＴ３０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても良い。
【００７４】
また、本実施例では、吸熱層は単に、半導体膜上の凸部を整列させる目的のみに使用したが、同一層で、配線を形成し、多層配線構造としてもよく、また、画素内においては、蓄積容量を形成する電極として流用してもよい。また、周辺部のＴＦＴに対し、本発明の効果をあたえ、画素内に於いては、単に遮光膜として機能させてもよい。
【００７５】
（実施例２）
本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図２０に示すように、図１８の状態のアクティブマトリクス基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の対向基板６０２には、遮光膜６０３、透明導電膜６０４および配向膜６０５を形成した。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素マトリクス回路と、ＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図１９に示すアクティブマトリクス型液晶表示装置が完成した。
【００７６】
次に、このアクティブマトリクス型液晶表示装置の構成を、図２１の斜視図を用いて説明する。尚、図２１は、図１４〜図２０の断面構造図と対応付けるため、共通の符号を用いている。
【００７７】
図２１においてアクティブマトリクス基板は、ガラス基板２０１上に形成された、画素部４０６と、走査信号駆動回路４０４と、画像信号駆動回路４０５で構成される。表示領域には画素ＴＦＴ３０４が設けられ、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路４０４と、画像信号駆動回路４０５はそれぞれゲート配線２３１とソース配線２５４で画素ＴＦＴ３０４に接続している。また、ＦＰＣ（Flexible Print Circuit）７３１が外部入力端子７３４に接続され、入力配線４０２、４０３でそれぞれの駆動回路に接続している。
【００７８】
（実施例３）
本実施例では、本発明を用いてＥＬ（エレクトロルミネセンス）表示装置を作製した例について説明する。なお、図２２（Ａ）は本願発明のＥＬ表示装置の上面図であり、図２２（Ｂ）はその断面図である。
【００７９】
尚、本明細書においてＥＬ表示装置とは、電場を加えることで発生するエレクトロルミネッセンス（ＥＬ）が得られる発光体及びそれを用いた発光装置を指して言うものであり、ここで言うエレクトロルミネッセンスには蛍光と燐光とが含まれ、そのいずれか一方、またはその両者による光の放出を応用した発光装置を含むものとする。また、発光装置には、陽極と陰極の間に前記発光体を含む層を有する素子（以下、発光素子と呼ぶ）にＴＡＢ（Tape Automated Bonding）テープ若しくはＴＣＰ（Tape Carrier Package）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線基板が設けられたモジュール、または、発光素子が形成されている基板にＣＯＧ（Chip On Glass）方式によりＩＣが実装されたモジュールも全て発光装置の範疇に含むものとする。
【００８０】
図２２（Ａ）において、４００１は基板、４００２は画素部、４００３はソース側駆動回路、４００４はゲート側駆動回路であり、それぞれの駆動回路は配線４００５を経てＦＰＣ（フレキシブルプリントサーキット）４００６に至り、外部機器へと接続される。
【００８１】
このとき、画素部４００２、ソース側駆動回路４００３及びゲート側駆動回路４００４を囲むようにして第１シール材４１０１、カバー材４１０２、充填材４１０３及び第２シール材４１０４が設けられている。
【００８２】
また、図２２（Ｂ）は図２２（Ａ）をＡ−Ａ’で切断した断面図に相当し、基板４００１の上にソース側駆動回路４００３に含まれる駆動ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを図示している。）４２０１及び画素部４００２に含まれる画素ＴＦＴ（但し、ここではＥＬ素子への電流を制御するＴＦＴを図示している。）４２０２が形成されている。
【００８３】
本実施例では、駆動ＴＦＴ４２０１には図２０の駆動回路と同じ構造のＴＦＴが用いられる。また、画素ＴＦＴ４２０２には図２０の画素部と同じ構造のＴＦＴが用いられる。
【００８４】
駆動ＴＦＴ４２０１及び画素ＴＦＴ４２０２の上には樹脂材料でなる層間絶縁膜（平坦化膜）４３０１が形成され、その上に画素ＴＦＴ４２０２のドレインと電気的に接続する画素電極（陽極）４３０２が形成される。画素電極４３０２としては仕事関数の大きい透明導電膜が用いられる。透明導電膜としては、酸化インジウムと酸化スズとの化合物または酸化インジウムと酸化亜鉛との化合物を用いることができる。
【００８５】
そして、画素電極４３０２の上には絶縁膜４３０３が形成され、絶縁膜４３０３は画素電極４３０２の上に開口部が形成されている。この開口部において、画素電極４３０２の上にはＥＬ（エレクトロルミネッセンス）層４３０４が形成される。ＥＬ層４３０４は公知の有機ＥＬ材料または無機ＥＬ材料を用いることができる。また、有機ＥＬ材料には低分子系（モノマー系）材料と高分子系（ポリマー系）材料があるがどちらを用いても良い。
【００８６】
ＥＬ層４３０４の形成方法は公知の技術を用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層を自由に組み合わせて積層構造または単層構造とすれば良い。
【００８７】
ＥＬ層４３０４の上には遮光性を有する導電膜（代表的にはアルミニウム、銅もしくは銀を主成分とする導電膜またはそれらと他の導電膜との積層膜）からなる陰極４３０５が形成される。また、陰極４３０５とＥＬ層４３０４の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で両者を連続成膜するか、ＥＬ層４３０４を窒素または希ガス雰囲気で形成し、酸素や水分に触れさせないまま陰極４３０５を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【００８８】
そして陰極４３０５は４３０６で示される領域において配線４００５に電気的に接続される。配線４００５は陰極４３０５に所定の電圧を与えるための配線であり、導電性材料４３０７を介してＦＰＣ４００６に電気的に接続される。
【００８９】
以上のようにして、画素電極（陽極）４３０２、ＥＬ層４３０４及び陰極４３０５からなるＥＬ素子が形成される。このＥＬ素子は、第１シール材４１０１及び第１シール材４１０１によって基板４００１に貼り合わされたカバー材４１０２で囲まれ、充填材４１０３により封入されている。
【００９０】
カバー材４１０２としては、ガラス板、金属板（代表的にはステンレス板）、セラミックス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【００９１】
但し、ＥＬ素子からの光の放射方向がカバー材側に向かう場合にはカバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透明物質を用いる。
【００９２】
また、充填材４１０３としては紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材４１０３の内部に吸湿性物質（好ましくは酸化バリウム）を設けておくとＥＬ素子の劣化を抑制できる。
【００９３】
また、充填材４１０３の中にスペーサを含有させてもよい。このとき、スペーサを酸化バリウムで形成すればスペーサ自体に吸湿性をもたせることが可能である。また、スペーサを設けた場合、スペーサからの圧力を緩和するバッファ層として陰極４３０５上に樹脂膜を設けることも有効である。
【００９４】
また、配線４００５は導電性材料４３０７を介してＦＰＣ４００６に電気的に接続される。配線４００５は画素部４００２、ソース側駆動回路４００３及びゲート側駆動回路４００４に送られる信号をＦＰＣ４００６に伝え、ＦＰＣ４００６により外部機器と電気的に接続される。
【００９５】
また、本実施例では第１シール材４１０１の露呈部及びＦＰＣ４００６の一部を覆うように第２シール材４１０４を設け、ＥＬ素子を徹底的に外気から遮断する構造となっている。こうして図２２（Ｂ）の断面構造を有するＥＬ表示装置となる。
【００９６】
（実施例４）
本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電子装置に用いることができる。そして、そのような表示装置を表示媒体として組み込んだ電子機器全てに本発明を適用することがでできる。電子機器としては、パーソナルコンピュータ、デジタルカメラ、ビデオカメラ、携帯情報端末（モバイルコンピュータ、携帯電話、電子書籍など）、ナビゲーションシステムなどが上げられる。それらの一例を図２３に示す。
【００９７】
図２３（Ａ）はパーソナルコンピュータであり、マイクロプロセッサやメモリーなどを備えた本体２００１、画像入力部２００２、表示装置２００３、キーボード２００４で構成される。本発明は表示装置２００３やその他の信号処理回路を形成することができる。
【００９８】
図２３（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本発明は表示装置２１０２やその他の信号制御回路に適用することができる。
【００９９】
図２３（Ｃ）は携帯情報端末であり、本体２２０１、画像入力部２２０２、受像部２２０３、操作スイッチ２２０４、表示装置２２０５で構成される。本発明は表示装置２２０５やその他の信号制御回路に適用することができる。
【０１００】
図２３（Ｄ）はテレビゲームまたはビデオゲームなどの電子遊技機器であり、ＣＰＵ等の電子回路２３０８、記録媒体２３０４などが搭載された本体２３０１、コントローラ２３０５、表示装置２３０３、本体２３０１に組み込まれた表示装置２３０２で構成される。表示装置２３０３と本体２３０１に組み込まれた表示装置２３０２とは、同じ情報を表示しても良いし、前者を主表示装置とし、後者を副表示装置として記録媒体２３０４の情報を表示したり、機器の動作状態を表示したり、或いはタッチセンサーの機能を付加して操作盤とすることもできる。また、本体２３０１とコントローラ２３０５と表示装置２３０３とは、相互に信号を伝達するために有線通信としても良いし、センサ部２３０６、２３０７を設けて無線通信または光通信としても良い。本発明は、表示装置２３０２、２３０３に適用することができる。表示装置２３０３は従来のＣＲＴを用いることもできる。
【０１０１】
図２３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示装置２４０２、スピーカー部２４０３、記録媒体２４０４、操作スイッチ２４０５で構成される。尚、記録媒体にはＤＶＤ（Digital  Versatile  Disc）やコンパクトディスク（ＣＤ）などを用い、音楽プログラムの再生や映像表示、ビデオゲーム（またはテレビゲーム）やインターネットを介した情報表示などを行うことができる。本発明は表示装置２４０２やその他の信号制御回路に好適に利用することができる。
【０１０２】
図２３（Ｆ）はデジタルカメラであり、本体２５０１、表示装置２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）で構成される。本発明は表示装置２５０２やその他の信号制御回路に適用することができる。
【０１０３】
図２４（Ａ）はフロント型プロジェクターであり、光源光学系および表示装置２６０１、スクリーン２６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。図２４（Ｂ）はリア型プロジェクターであり、本体２７０１、光源光学系および表示装置２７０２、ミラー２７０３、スクリーン２７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１０４】
なお、図２４（Ｃ）に、図２４（Ａ）および図２４（Ｂ）における光源光学系および表示装置２６０１、２７０２の構造の一例を示す。光源光学系および表示装置２６０１、２７０２は光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、ビームスプリッター２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は複数の光学レンズで構成される。図２４（Ｃ）では液晶表示装置２８０８を三つ使用する三板式の例を示したが、このような方式に限定されず、単板式の光学系で構成しても良い。また、図２４（Ｃ）中で矢印で示した光路には適宣光学レンズや偏光機能を有するフィルムや位相を調節するためのフィルムや、ＩＲフィルムなどを設けても良い。また、図２４（Ｄ）は図２４（Ｃ）における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１はリフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。尚、図２４（Ｄ）に示した光源光学系は一例であって図示した構成に限定されるものではない。
【０１０５】
また、ここでは図示しなかったが、本発明はその他にも、ナビゲーションシステムやイメージセンサの読み取り回路などにも適用することも可能である。このように本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子装置は、実施例１〜３のどのような組み合わせから成る構成を用いても実現することができる。
【０１０６】
【発明の効果】
高移動度を持つＴＦＴの形成が可能となる。また、高精細のアクティブマトリクス型の液晶表示装置やＥＬ表示装置に代表される電子装置を作製することができる。
【図面の簡単な説明】
【図１】従来例の概念図。
【図２】本発明の概念図。
【図３】レーザーアニール時の半導体薄膜状態を説明する断面模式図。
【図４】レーザーアニール後の半導体薄膜表面写真（ＳＥＭ写真）。
【図５】レーザーアニール後半導体薄膜表面の模式図。
【図６】レーザーアニール後の半導体薄膜表面のＡＦＭ観察結果。
【図７】レーザーアニール後の半導体薄膜表面のＡＦＭ観察結果の模式図。
【図８】本発明を利用したＴＦＴの構造図。
【図９】本発明を利用したＴＦＴのプロセスフロー。
【図１０】本発明を利用したＴＦＴのプロセスフロー。
【図１１】本発明を利用したＴＦＴのプロセスフロー。
【図１２】本発明を利用したコの字状の能動層を有するＴＦＴ。
【図１３】本発明を利用した半円状の能動層を有するＴＦＴ。
【図１４】本発明を利用したアクティブマトリックス基板のプロセスフロー。
【図１５】本発明を利用したアクティブマトリックス基板のプロセスフロー。
【図１６】本発明を利用したアクティブマトリックス基板のプロセスフロー。
【図１７】本発明を利用したアクティブマトリックス基板のプロセスフロー。
【図１８】本発明を利用したアクティブマトリックス基板のプロセスフロー。
【図１９】本発明を利用したアクティブマトリックス基板のプロセスフロー。
【図２０】本発明を利用したAMLCDパネルの断面構造。
【図２１】本発明を利用したAMLCDパネルの上面図。
【図２２】本発明を利用したＥＬディスプレーパネル。
【図２３】本発明を利用した各種情報機器。
【図２４】本発明を利用した表示装置。
【図１】
0004836333.tif 000002
【図２】
0004836333.tif 000003
【図３】
0004836333.tif 000004
【図４】
0004836333.tif 000005
【図５】
0004836333.tif 000006
【図６】
0004836333.tif 000007
【図７】
0004836333.tif 000008
【図８】
0004836333.tif 000009
【図９】
0004836333.tif 000010
【図１０】
0004836333.tif 000011
【図１１】
0004836333.tif 000012
【図１２】
0004836333.tif 000013
【図１３】
0004836333.tif 000014
【図１４】
0004836333.tif 000015
【図１５】
0004836333.tif 000016
【図１６】
0004836333.tif 000017
【図１７】
0004836333.tif 000018
【図１８】
0004836333.tif 000019
【図１９】
0004836333.tif 000020
【図２０】
0004836333.tif 000021
【図２１】
0004836333.tif 000022
【図２２】
0004836333.tif 000023
【図２３】
0004836333.tif 000024
【図２４】
0004836333.tif 000025