(57)【特許請求の範囲】
【請求項１】
入力信号を電力増幅するトランジスタと、
前記入力信号を２分岐する分岐回路と、
分岐された一方の分岐信号に対してその基本波の第２高調波を生成し、この生成された第２高調波を前記分岐回路の他方の分岐信号に足し合わせて前記トランジスタの入力端子に入力する歪み補償手段と、
前記トランジスタの出力端子に接続され、前記第２高調波を接地短絡する終端回路と、
前記トランジスタの出力端子に接続され、前記終端回路より出力端子側に設けられた第１の整合回路とを備え、
出力電力の増加に伴って３次相互変調歪みが急激に上昇する変曲点電力を増加させるように、前記トランジスタの出力端子から見た前記第１の整合回路のインピーダンスを所定の値に設定するとともに、
前記歪み補償手段は、前記分岐された一方の分岐信号をゲート端子に受けるソース接地ＦＥＴと、前記分岐回路と前記ソース接地ＦＥＴのゲート端子との間に接続された所定のインピーダンスを有する第２の整合回路と、前記ソース接地ＦＥＴのドレイン端子に接続され、前記入力信号の第２高調波だけを通過させる帯域通過フィルタと、この帯域通過フィルタの出力に接続され第２高調波の信号電圧を減衰せしめる減衰回路と、この減衰回路の出力を受ける第３の整合回路と、この第３の整合回路の出力を前記分岐回路の他方の分岐信号と加算する加算回路とを備え、前記ソース接地ＦＥＴから発生する前記第２高調波の位相に影響を与える前記第２の整合回路の所定のインピーダンスは、前記加算回路に入力される第２高調波により前記トランジスタで発生する歪み成分が補償されるように設定されている
ことを特徴とする歪み補償電力増幅装置。
【請求項２】
前記終端回路は、互いに並列に接続されたコイルとコンデンサを含み、前記トランジスタの出力端子から見て、基本波に対してはほぼ開放、第２高調波に対してはほぼ短絡となることを特徴とする請求項１記載の歪み補償電力増幅装置。
【請求項３】
前記互いに並列に接続されたコイルとコンデンサは並列共振回路を構成し、この並列共振回路は前記トランジスタの出力端子と電源との間に接続されることを特徴とする請求項２記載の歪み補償電力増幅装置。
【請求項４】
前記互いに並列に接続されたコイルとコンデンサは並列共振回路を構成し、この並列共振回路の一端は前記トランジスタの出力端子に接続され、他端は他のコンデンサを介して接地されることを特徴とする請求項２記載の歪み補償電力増幅装置。
【請求項５】
前記トランジスタは第２のソース接地ＦＥＴであり、この第２のソース接地ＦＥＴのゲート端子が前記トランジスタの入力端子を構成し、前記第２のソース接地ＦＥＴのドレイン端子が前記トランジスタの出力端子を構成することを特徴とする請求項１または２記載の歪み補償電力増幅装置。
【請求項６】
入力信号を受ける所定のインピーダンスを有する第１の整合回路と、
この整合回路の出力をゲート端子に受けるソース接地ＦＥＴと、
このソース接地ＦＥＴのドレイン端子から出力される信号を２分岐する分岐回路と、
入力信号を電力増幅するトランジスタと、
分岐された一方の分岐信号に含まれる基本波の第２高調波を抽出して前記分岐回路の他方の分岐信号に足し合わせて前記トランジスタの入力端子に入力する歪み補償手段と、
前記トランジスタの出力端子に接続され、前記第２高調波を接地短絡する終端回路と、
前記トランジスタの出力端子に接続され、前記終端回路より出力端子側に設けられた第２の整合回路とを備え、
出力電力の増加に伴って３次相互変調歪みが急激に上昇する変曲点電力を増加させるように、前記トランジスタの出力端子から見た前記第２の整合回路のインピーダンスを所定の値に設定するとともに、
前記歪み補償手段は、前記分岐信号の他方の分岐信号に含まれる第２高調波だけを通過させる帯域通過フィルタと、この帯域通過フィルタの出力に接続され第２高調波の信号電圧を減衰せしめる減衰回路と、この減衰回路の出力を受ける第３の整合回路と、この第３の整合回路の出力を前記分岐回路の他方の分岐信号と加算する加算回路とを備え、前記ソース接地ＦＥＴから発生する前記第２高調波の位相に影響を与える前記第１の整合回路のインピーダンスは、前記加算回路に入力される第２高調波により前記トランジスタで発生する歪み成分が補償されるように設定されている
ことを特徴とする歪み補償電力増幅装置。
【請求項７】
前記終端回路は、互いに並列に接続されたコイルとコンデンサを含み、前記トランジスタの出力端子から見て、基本波に対してはほぼ開放、第２高調波に対してはほぼ短絡となることを特徴とする請求項６記載の歪み補償電力増幅装置。
【請求項８】
前記互いに並列に接続されたコイルとコンデンサは並列共振回路を構成し、この並列共振回路は前記トランジスタの出力端子と電源との間に接続されることを特徴とする請求項７記載の歪み補償電力増幅装置。
【請求項９】
前記互いに並列に接続されたコイルとコンデンサは並列共振回路を構成し、この並列共振回路の一端は前記トランジスタの出力端子に接続され、他端は他のコンデンサを介して接地されることを特徴とする請求項７記載の歪み補償電力増幅装置。
【請求項１０】
前記トランジスタは第２のソース接地ＦＥＴであり、この第２のソース接地ＦＥＴのゲート端子が前記トランジスタの入力端子を構成し、前記第２のソース接地ＦＥＴのドレイン端子が前記トランジスタの出力端子を構成することを特徴とする請求項６記載の歪み補償電力増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪み補償装置、特に携帯電話用高周波電力増幅器に適用し得る歪み補償装置に関する。
【背景技術】
【０００２】
従来、ＣＤＭＡ(Code Division Multiple Access)方式を採用した携帯電話では、端末の送信電力は常に変動しており、出力分布のピークは、音声使用の場合は概ね１０ｍＷ近傍にあった。そのため、ＣＤＭＡ携帯電話端末では、ＤＣ−ＤＣコンバータを用いて、低出力と高出力とで電力増幅器（ＰＡ）の電源電圧を変化させ、低出力での効率向上を行なっている場合が多い。すなわち、低出力モードでの動作時間が長いほど、端末の低消費電流化が行われることになる。しかしながら、携帯電話端末がデータ処理機能を多く備えるようになるに伴い、その送信電力分布は、高出力側に移りつつあると考えられる。
【０００３】
そこで、特に電源電圧の低い状態で、できるだけ高い電力を出力させることが望まれる。これによって、端末全体での低消費電力化が図れる。そのためには、低出力と高出力とを切り替える切り替え電力閾値をより高くすることが重要である。低出力モードでは、ＤＣ−ＤＣコンバータを使用して電力増幅器に印加される電源電圧を低く（例えば１．５Ｖ）設定し、この状態で出力できる電力をできるだけ高くして、より長い時間、低出力モードで動作させることが、端末全体での低消費電力化につながることになる。
【０００４】
しかしながら、切り替え電力閾値を高くすると、歪みが増加することとなる。よって、低出力時においても歪みを低減することが重要な課題となる。歪み補償技術は、古くから提案されているが、回路規模の増大等の観点から携帯端末に直ちに適用され得るものではなかった。
【０００５】
近年、第２高調波を注入することで歪みを改善する技術が提案されている（非特許文献１〜４）。図１３に代表的な構成を示す。図１３において、入力信号は、分岐回路（ｄｉｖ）５０で２分岐され、一方が小型のソース接地ＦＥＴ(Field Effect Transistor：電界効果トランジスタ)５１のゲートに入力される。このＦＥＴ５１で発生した第２高調波は、帯域通過フィルタ（ＢＰＦ）５２で抽出され、移相回路（Ｐｈ）５３と減衰回路（ＡＴＴ）５４により、それぞれ位相と振幅が調整され、加算回路（ａｄｄ）５５の第１の入力端子に入力される。一方、前記分岐回路５０のもう一方の出力は、加算回路５５の第２の入力端子に入力され、その加算出力が、電力増幅器（Ａ）５６の入力端子に入力される。電力増幅器５６により生じる歪みは、ＦＥＴ５１で発生した第２高調波の位相と振幅をそれぞれ移相回路５３と減衰回路５４により最適に調整することにより低減される。
【特許文献１】特開平１０−６５４６５号公報
【特許文献２】特開平８−１４８９４９号公報
【非特許文献１】K. Joshin, Y. Nakasha, T. Iwai, T. Miyashita, S. Ohara," Harmonic Feedback Circuit Effects on Intermodulation Products and Adjacent Channel Leakage Power in HBT Power Amplifier for 1.9 GHz Wide-Band CDMA Cellular Phones," IEICE Trans. Electron., vol. E82-C, no.5, may. 1999, pp.725-729.
【非特許文献２】M. R. Moazzam, C. S. Aitchison," A Low Order Intermodulation Amplifier with Harmonic Feedback Circuitry," IEEE MTT-S Digest, 1996, WE3F-5.
【非特許文献３】D. Jing, W. Chan, S. M. Li, C. W. Li, " New Linearization Method Using Interstage Second Harmonic  Enhancement," IEEE Microwave and Guide Wave Letters, vol. 8, No. 11, pp. 402-404, Nov. 1998.
【非特許文献４】N. Males-Ilic, B. Milovanovic, D. Budimir," Low Intermodulation Amplifiers for RF and Microwave Wireless System," Asian Pacific Microwave Conference 2001, Proceedings, pp. 984-987.
【非特許文献５】S. Kusunoki, T. Furuta and Y. Murakami, "An analysis of higher-order IMD depending on source impedance of a GaAs FET and its application to a design of low distortion MMIC power amplifiers," Electronics and Communications in Japan, vol. 85, No. 4, pp. 10-21, Apr. 2002, John Wiley and Sons, Inc. NY. USA（”高次相互変調歪のゲート接続インピーダンス依存性の解析とパワーアンプのデジタル変調歪の改善”  電子情報通信学会和文論文誌 vol.J83-C, No.6,pp.542-552, Jun. 2000)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１３で説明したような高調波注入による歪み補償には、以下に示す問題がある。すなわち、電力増幅器に対して、ある電力を境として歪み補償が利かなくなるという問題である。この様子を図６のグラフにより説明する。図６は、電力増幅器の３次相互変調歪み（ＩＭ３）特性を示すもので、高調波注入を行なわない場合に対して、高調波注入よる歪み補償を行なった場合の効果を示した実測例を示している。図６において”従来例”と示した曲線は、図１３で説明したような高調波注入を行った場合に対応するが、出力Ｐｏｕｔ＝１０ｄＢｍ付近から急激に上昇しているのがわかる。この場合、Ｐｏｕｔ＝１０ｄＢｍ以上の出力においては、図１３の移相回路（ｐｈ）１００と減衰回路（ＡＴＴ）１００をどのように調整しても、３次相互変調歪み（ＩＭ３）は減少しない。すなわち、所望の出力電力が１０ｄＢｍ以上の場合には、歪み補償の効果が少なくなるという問題が生じる。
【０００７】
したがって、本発明の目的は、第２高調波注入による歪み補償を行う場合に、より高出力電力まで良好な歪み補償効果を得ることができる歪み補償電力増幅装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明による歪み補償電力増幅装置は、入力信号を電力増幅するトランジスタと、前記入力信号を２分岐する分岐回路と、分岐された一方の分岐信号に対してその基本波の第２高調波を生成し、この生成された第２高調波を前記分岐回路の他方の分岐信号に足し合わせて前記トランジスタの入力端子に入力する歪み補償手段と、前記トランジスタの出力端子に接続され、前記第２高調波を接地短絡する終端回路とを備えたことを特徴とする。
【０００９】
前記歪み補償手段に前記終端回路を組み合わせることにより、前記歪み補償手段のみでは高出力電力で低下する歪み補償効果がより高い出力電力にまで伸びる。
【００１０】
前記終端回路は、例えば、互いに並列に接続されたコイルとコンデンサを含む。このコイルとコンデンサの組み合わせは、前記トランジスタの出力端子から見て、基本波に対してはほぼ開放、第２高調波に対してはほぼ短絡となるよう作用する。
【００１１】
前記歪み補償手段は、その一態様として、前記分岐された一方の分岐信号をゲート端子に受けるソース接地ＦＥＴと、このＦＥＴのドレイン端子に接続された、第２高調波だけを通過させる帯域通過フィルタと、この帯域通過フィルタの出力に接続され第２高調波の信号電圧を減衰せしめる減衰回路と、この減衰回路の出力に接続され前記第２高調波の位相を調整する移相回路と、この移相回路の出力を前記分岐回路の他方の分岐信号と加算する加算回路とを有する。前記ソース接地ＦＥＴにより生成された第２高調波は帯域通過フィルタで抽出され、その振幅および位相を前記減衰回路および移相回路により調整され、前記加算回路により前記一方の分岐信号に加算される。これによって、前記トランジスタで発生する歪み成分が相殺される。
【００１２】
前記歪み補償手段は、他の態様として、前記分岐された一方の分岐信号をゲート端子に受けるソース接地ＦＥＴと、前記分岐回路と前記ソース接地ＦＥＴのゲート端子との間に接続された所定のインピーダンスを有する整合回路と、前記ソース接地ＦＥＴのドレイン端子に接続され、前記入力信号の第２高調波だけを通過させる帯域通過フィルタと、この帯域通過フィルタの出力に接続され第２高調波の信号電圧を減衰せしめる減衰回路と、この減衰回路の出力を前記分岐回路の他方の分岐信号と加算する加算回路とを備える。この場合、前記ソース接地ＦＥＴから発生する前記第２高調波の位相に影響を与える前記整合回路の所定のインピーダンスは、前記加算回路に入力される第２高調波により前記トランジスタで発生する歪み成分が補償されるように設定される。この歪み補償手段では前記整合回路のインピーダンスを調整することにより、移相回路が省略される。
【００１３】
本発明による第２の歪み補償電力増幅装置は、入力信号を受ける所定のインピーダンスを有する整合回路と、この整合回路の出力をゲート端子に受ける第１のソース接地ＦＥＴと、この第１のソース接地ＦＥＴのドレイン端子から出力される信号を２分岐する分岐回路と、入力信号を電力増幅するトランジスタと、分岐された一方の分岐信号に含まれる基本波の第２高調波を抽出して前記分岐回路の他方の分岐信号に足し合わせて前記トランジスタの入力端子に入力する歪み補償手段と、前記トランジスタの出力端子に接続され、前記第２高調波を接地短絡する終端回路とを備えたことを特徴とする。前記トランジスタは第２のソース接地ＦＥＴで構成しうる。
【００１４】
この第２の歪み補償電力増幅装置は、前記第１のソース接地ＦＥＴと前記トランジスタとが直列接続された２段の増幅器からなる増幅装置を構成し、前記第１のソース接地ＦＥＴが初段の増幅と第２高調波の生成との二つの機能を兼ねる。他の作用は第１の歪み補償電力増幅装置と同様である。
【発明の効果】
【００１５】
本発明では、第２高調波注入による歪み補償を行う歪み補償手段と、トランジスタの出力端子に接続され第２高調波を接地短絡する終端回路とを組み合わせることにより、歪み補償手段のみでは高出力電圧で歪み補償の効果が少なくなっていたという問題を解決し、より高出力電圧まで歪み補償を有効化し、低歪みの電力増幅装置を実現することができる。
【００１６】
また、注入する第２高調波の位相を、ＦＥＴのゲートに接続する整合回路のインピーダンスを調整することで最適化することにより、従来の技術に見られるような大型の移相回路を必要とせず、増幅装置の小型化が達成できる。
【００１７】
本発明はバッテリを電力源として用いるＣＤＭＡ携帯電話機等の携帯端末に適用して好適である。
【発明を実施するための最良の形態】
【００１８】
本発明について、図面を参照して詳細に説明する。図１は、本発明の一実施の形態に係る歪み補償電力増幅装置の概略構成を示すブロック図である。
【００１９】
図１に示した歪み補償電力増幅装置は、電力増幅用のソース接地ＦＥＴ１７と、第２高調波を生成するためのソース接地ＦＥＴ１２とを有する。この歪み補償電力増幅装置は、さらに、入力信号を２分岐する分岐回路１０と、この分岐回路１０の第１の出力端子とＦＥＴ１２のゲート端子との間に接続された第１の整合回路（Ｍ）１１と、ＦＥＴ１２のドレイン端子に接続された、第２高調波だけを通過させる帯域通過フィルタ（ＢＰＦ）１３と、この帯域通過フィルタ１３の出力に接続され第２高調波の信号電圧を減衰せしめる減衰回路（ＡＴＴ）１４と、この減衰回路１４の出力に接続され、この第２高調波の位相を調整する移相回路（Ｐｈ）１５と、この移相回路１５の出力を第１の入力端子に接続し、前記分岐回路１０の第２の出力端子を第２の入力端子に接続し、この第１と第２の入力端子への入力信号を互いに加算し、出力端子からＦＥＴ１７のゲート端子へ出力する加算回路（ａｄｄ）１６と、このＦＥＴ１７のドレイン端子に接続した終端回路１８と、同じくＦＥＴ１７のドレイン端子に接続した第２の整合回路（Ｍｏｕｔ）１９とを有する。この第２の整合回路１９の出力端子を本増幅装置の出力端子ＯＵＴとしている。終端回路１８は、基本的には、第２高調波を接地短絡する第２高調波終端回路１８を構成する。
【００２０】
図１の歪み補償電力増幅装置の動作を説明する。図１において、図１３に示した装置と同様、入力信号は、分岐回路１０で２分岐され、分岐された一方の信号が第１の整合回路１１を介してソース接地ＦＥＴ１２に入力される。このＦＥＴ１２は、本実施の形態では、ゲート幅２００μｍ程度の小型サイズのものを用いる。ＦＥＴ１２で発生した第２高調波は帯域通過フィルタ１３で抽出され、減衰回路１４、移相回路１５により、振幅と位相が調整され、加算回路１６の第１の入力端子に入力される。一方、分岐回路１０のもう一方の出力は、加算回路１６の第２の入力端子に入力され、その加算出力が、電力増幅ＦＥＴ１７に入力される。
【００２１】
図２（ａ）（ｂ）に、第２高調波終端回路の２つの構成例を示す。図２（ａ）は、第２高調波終端回路１８として、コイルＬＬ１とコンデンサＣＣ１とを並列接続したものを用いる。この回路は、基本波（例えば９００ＭＨｚ）に対しては、共振となる値に設定する。これにより、基本波に対しては第２高調波終端回路１８はほぼ無限大のインピーダンス（開放）に見える。図５に、好ましいインピーダンスＺ１１〜Ｚ１５を含むインピーダンス領域Ｒ２の例を示す。一方、第２高調波（基本波９００ＭＨｚの場合、１．８ＧＨｚ）に対してはコンデンサＣＣ１の機能により第２高調波終端回路１８が短絡回路として働く。図２（ａ）は第２高調波終端回路を電源電圧側に設けたものであるが、図２（ｂ）は接地側に設けたものである。この第２高調波終端回路１８’は、コイルＬＬ１とコンデンサＣＣ１とを並列接続したものに対して、直列に、比較的大きな容量のコンデンサＣＣ２を接地との間に介挿して、ＦＥＴ１７のドレイン端子が直流的に接地されることを防止している。図２（ｂ）の第２高調波終端回路の機能は図２（ａ）と同様である。
【００２２】
次に、電力増幅ＦＥＴ１７の歪みが補償されるしくみを説明する。以下では、３次相互変調歪み（ＩＭ３）を補償すべき歪みと考えて説明する。第２高調波が注入されているときのＩＭ３波の電圧表示は、式（１）のように記述できる。入力信号として、角周波数ω1、ω２を有する２トーン波を考える。なお、ここでは簡単のために、上側ＩＭ３のみを考慮する。測定を通じて、上下のＩＭ３のレベルには有意な差異は認められなかった。
Vim3(2ω2-ω1) = H3(ω2,-ω1,ω2)・Vs3 + H3(2ω2,-2ω1,ω1)Vs・V2d2 + H2(2ω2,-ω1) ・Vs・V2d  …（１）
【００２３】
式（１）にて変数の意味は以下の通りである。
ω１，ω２：２トーン入力波の角周波数（ω１＜ω２）
２ω２−ω１：上側ＩＭ３の角周波数成分
Ｈ２（＊，＊）：ＦＥＴ０１の２次ボルテラ核のフーリエ変換
Ｈ３（＊，＊，＊）：ＦＥＴ０１の３次ボルテラ核のフーリエ変換
Ｖｓ：入力２トーン波の合成波電圧
Ｖ２ｄ：注入第２高調波の複素電圧
【００２４】
式（１）の右辺第１項は、第２高調波注入のない場合のＩＭ３電圧表示である。同第２、第３項は第２高調波注入に関わる項である。式（１）において、第２高調波注入により歪み補償が行なわれるということは、式（１）＝０  となる第２高調波Ｖ２ｄが存在することに他ならない。  従って、式（１）＝０を満たすＶ２ｄが存在しない場合は、高調波注入による歪み補償の効果がなくなると言える。このような解Ｖ２ｄが存在する条件は、式（１）をＶ２ｄの２次式と見立てて、
[H2(2ω2,-ω1) ・Vs]2-4・[H3(ω2,-ω1,ω2)Vs]・[H3(2ω2,-2ω1,ω1)・Vs3]＞0   …（２）
である。
但し、Ｈ（＊）は複素数であるから、式（２）は実部、虚部両方で成立する必要がある。
【００２５】
図３は、図４に示す７点のインピーダンス点について、第２高調波注入（第２高調波終端回路のない場合）による歪み補償を実施した図６の”従来例”に見られる変曲点電力（図６におけるＰｏｕｔ＝１０ｄＢｍ）の実測値および式（１）による計算値を示したものである。本明細書では、図６のグラフに示すように、ＩＭ３値が急激に増加に転じるＰｏｕｔ値を変曲点電力と呼ぶ。ここで、図４の７点のインピーダンスとは、図１の整合回路Ｍｏｕｔをドレインから見たインピーダンスに相当する。図３の結果から、インピーダンスＺ１，Ｚ２，Ｚ６，Ｚ７を含むインピーダンス領域Ｒ１の変曲点電力が高いことが分かる。実測にはＷｇ＝１４ｍｍのＨＥＭＴ（High-Electron-Mobility Transistor：高電子移動度トランジスタ）を用いた。また計算には、同ＨＥＭＴの非線形パラメータを抽出して、式（１）の計算に供した。図３の結果では、計算と実測とのよい一致が確認でき、上述した仮説が概ね正しいことが理解できる。
【００２６】
歪み補償は、Ｐｏｕｔが極力大きい値まで有効に働くことが望ましい。本発明においては、前記変曲点電力を上昇させるためにＦＥＴ１７のドレイン端子に第２高調波終端回路１８を装荷した。式（１）は、第２高調波終端回路を装荷した場合についての解析にも有効である。図７に、第２高調波終端回路の有無での変曲点電力の増加の負荷依存について実測値を示す。グラフの縦軸は、第２高調波終端回路ありの場合の変曲点電力から第２高調波終端回路無しの場合の変曲点電力を引いた値を示している。図７において、第２高調波終端回路を装荷した場合の変曲点電力が一様に上昇している（差の符号が正である）様子がわかる。特にインピーダンスＺ６、Ｚ７でその上昇が顕著である。図６の"本発明の例"では、負荷点Ｚ７において、入力電力を掃引して得た結果を示し、第２高調波終端回路を装荷しない従来例に比べて変曲点電力が増加し（図の横軸右側方向に移動し）、それに伴って、大出力域においてもＩＭ３が改善されている様子が解る。
【００２７】
図８は、入力信号として、ＣＤＭＡ２０００の音声信号で定義されているＯＱＰＳＫ信号を用いた場合の出力対隣接チャネル漏洩電力比（ＡＣＰＲ：Adjacent Channel Power Ratio）の関係を示すグラフである。２本のグラフは、本実施の形態における第２高調終端回路１８がある場合とない場合とを示している。ここでは、９００ｋＨｚ離調点にて規定されている隣接チャネル漏洩電力比を−５０ｄＢｃ点で考察する。すなわち、隣接チャネル漏洩電力比は、送信電力と帯域中心から９００ｋＨｚ離調点の電力の比を表すもので、ＩＳ９５Ｂにて規格化されている歪み量であり、本実施の形態では、ＡＣＰＲ＜−５０ｄＢｃを設計の目安としている。図８のグラフから分かるように、従来例ではＰｏｕｔ＝２１．５ｄＢｍなのに対し、本発明の実施の形態では２３ｄＢｍとなっており、１．５ｄＢの出力の改善が見られている。
【００２８】
次に、第２高調波終端回路を装荷した場合の第２高調波注入での変曲点電力が上昇するしくみを以下に説明する。式（２）＝０となるＶｓ、すなわち変曲点電力を与える入力信号電圧は、
Vs= [H2(2ω2,-ω1)]2 /4・[H3(ω2,-ω1,ω2)]・[H3(2ω2,-2ω1,ω1)] …(３)
となる。式（３）で与えられるＶｓが第２高調波終端回路により増加する理由としては、次の２つが考えられる。
【００２９】
第１の理由は、第２高調波終端回路を装荷した状態では、ＦＥＴ０１が構造的に有しているドレインゲート間容量（Ｃｄｇ）の帰還量が小さくなることによる。これは、ゲートアース間に接続される等価的なＣｄｇ値が減少することにより利得が増加すること意味し、その結果、Ｈ２（＊）が大きくなる。このため、式（２）で与えられるＶｓが増加する。
【００３０】
第２の理由は、第２高調波終端回路装荷により、式（３）の分母のＨ３（ω２，−ω１，ω２）が減じることによる。この項は、ＦＥＴ１７のＩＭ３を表しているので、第２高調波終端回路１８の装荷によりＩＭ３が減じる場合に、変曲点電力の増加も併せて生じると考えられる。
【００３１】
なお、特許文献１、２には、高周波電力増幅回路を構成するソース接地ＦＥＴの出力端に２次高調波を短絡させる回路を接続する構成を示しているが、これらは電力効率を向上させることを意図したものであり、図１３で説明したような高調波注入による歪み補償を行う回路にそのような終端回路を適用することを示唆するものではない。図１３で説明したような高調波注入による歪み補償を行う回路にそのような終端回路を適用して変曲点電力が増加することは本願発明者らにより見いだされたものである。
【００３２】
図９は、本発明の第２の実施の形態を示すブロック図である。図１に示した装置と同様に構成要素には同じ参照符号を付してある。図１の装置と異なる点は、図１の移相回路１５を削除した代わりに整合回路２５を挿入し、かつ、ＦＥＴ１２の前段の整合回路１１を整合回路２１に変更したことである。なお、このような構成は本出願人が先に特願２００４−３２３５１号として提案したものである。
【００３３】
次に、図９の装置の動作を説明する。入力端子ＩＮに入力された入力信号は、分岐回路１０で２分岐され、分岐された一方の信号が整合回路２１を介してソース接地ＦＥＴ１２に入力される。ＦＥＴ１２で発生した第２高調波は帯域通過フィルタ１３で抽出され、減衰回路１４によりその振幅が調整され、第２の整合回路２５を介して、加算回路１６の第１の入力端子に入力される。この第２の整合回路２５は、減衰回路１４から出力される第２高調波が加算回路１６を介して電力増幅ＦＥＴ１７に反射なく効率的に入力されるような整合をとるものである。一方、分岐回路１０のもう一方の出力は、この加算回路１６の第２の入力端子に入力され、その加算出力が電力増幅ＦＥＴ１７に入力される。
【００３４】
ＦＥＴ１２の発生する歪み成分は、非特許文献５に示されている通り、そのゲートに接続されるインピーダンスＺｓに依存する。すなわち、ゲートに接続されるインピーダンスＺｓはＦＥＴ１２の発生する歪み成分の位相と振幅に影響を与える。第２高調波も歪み成分なので、非特許文献５に記載されている性質は第２高調波に対しても成り立つと考えられる。従って、このインピーダンスＺｓを調整することで、発生する第２高調波の位相を電力増幅ＦＥＴ１７の歪み補償に必要な値とすることが可能である。特に、位相に関しては、ＦＥＴ１２の発生する第２高調波に対して、図１の移相回路１５で回転させたと等価な位相の回転を、整合回路２１の値の調整によってもたらすものである。これによって、移相回路１５を不要とすることができる。整合回路２１は一般に集中定数回路で容易に実現できるので、その回路規模は、移相回路１５に比べて格段に小型化できる。第２高調波終端回路１８の構成および作用については図１の装置と同様である。
【００３５】
図１０（ａ）（ｂ）に、それぞれ、整合回路２１および２５の具体的な構成例を示す。この例では、整合回路２１は、コイル（インダクタ）１２１により構成している。整合回路２５は、コンデンサ（キャパシタ）１６１，１６３とコイル１６２とを含むπ型の回路により構成している。但し、本発明における整合回路２１，２５の構成は図示のものに限られるものではない。なお、図１の整合回路１１の目的は分岐回路１０とＦＥＴ１２との間での信号の反射の防止が目的であり、本発明のように第２高調波の位相の調整を目的とするものではない。
【００３６】
図１１は、図９の実施の形態におけるＦＥＴ１２のゲートに接続されるインピーダンスＺｓの適切な範囲をスミスチャート上に示したものである。本実施の形態では、Ｚｓが図示の範囲内に入るように設計することで、効果的に歪み補償を行なうことができた。
【００３７】
図１２は、本発明の第３の実施の形態を示すブロック図である。先の実施の形態と同様の構成要素には同じ参照符号を付してある。
【００３８】
この電力増幅装置は、第１のソース接地ＦＥＴ１２と第２のソース接地ＦＥＴ１７の直接接続された２段の増幅器からなる増幅装置である。この電力増幅装置は、さらに、入力端子ＩＮと第１のＦＥＴ１２のゲートとの間に接続された第１の整合回路３０と、ソース接地ＦＥＴ１２のドレイン端子に接続され、ドレイン出力を２分岐する分岐回路３２と、この分岐回路３２の第２の出力端子と後述の加算回路３８との間に接続された第２の整合回路３７と、分岐回路３２の第１の出力端子に接続された、第２高調波だけを通過させる帯域通過フィルタ３３と、この帯域通過フィルタ３３の出力に接続され第２高調波の信号電圧を減衰せしめる減衰回路３４と、この減衰回路３４の出力に接続され第２高調波の位相を調整する移相回路３５と、この移相回路３５の出力を入力する第３の整合回路３６と、整合回路３６、３７の両出力を加算する加算回路３８と、第２高調波を接地短絡する第２高調波終端回路１８と、ＦＥＴ１７のドレイン端子と出力端子ＯＵＴとの間の整合をとる整合回路１９とを有する。加算回路３８は、その第１の入力端子に第３の整合回路３６の出力を接続し、第２の入力端子に前記第２の整合回路３７の出力を接続し、第１と第２の入力端子への入力信号を互いに加算する。この加算回路３８の出力は電力増幅ＦＥＴ１７のゲート端子に入力される。ＦＥＴ１７のドレイン端子には、第２高調波終端回路１８が接続され、また、同じくドレイン端子に第４の整合回路１９が接続される。この第４の整合回路１９の出力端子が本増幅装置の出力端子ＯＵＴとなる。
【００３９】
次に第３の実施の形態の動作を説明する。第１の整合回路３０、ＦＥＴ１２、第２の整合回路３７、ＦＥＴ１７は、主たる２段電力増幅器を構成する。分岐回路３２、帯域通過フィルタ３３、減衰回路３４、第３の整合回路３６は、第１の実施の形態と同じ動作をする。本実施の形態では、ＦＥＴ１２は、主たる電力増幅器の初段増幅部と、主たる増幅器の終段ＦＥＴで発生する歪みを抑圧するための第２高調波発生という２つの役割を果たしている。主たる増幅器で発生する歪みは、ＦＥＴ１２で発生する歪み成分も寄与するが、その量は、ＦＥＴ１７で発生する歪みに比べて無視できる程度であるから、ＦＥＴ１７で発生する歪みを抑圧できれば、効果は十分である。第２高調波終端回路１８の構成および作用については図１の装置と同様である。
【００４０】
なお、図１２の実施の形態における移相回路３５を削除するために、図９の構成を適用することも可能である。
【００４１】
以上、本発明の好適な実施の形態について説明したが、上記で言及した以外にも種々の変形、変更を行うことが可能である。例えば、上記各実施の形態の構成において、ＦＥＴはバイポーラトランジスタに置き換えることも可能である。その場合、ＦＥＴのドレイン、ソース、ゲートの各端子は、それぞれ、バイポーラトランジスタのコレクタ、エミッタ、ベースの各端子に対応する。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施の形態に係る歪み補償電力増幅装置の概略構成を示すブロック図である。
【図２】第２高調波終端回路の２つの構成例を示す図である。
【図３】図４に示す７点のインピーダンス点について、第２高調波注入（第２高調波終端回路のない場合）による歪み補償を実施した図６の”従来例”に見られる変曲点電力（図６におけるＰｏｕｔ＝１０ｄＢｍ）の実測値および計算値を示すグラフである。
【図４】図３の解析に用いた負荷点を示すスミスチャートである。
【図５】基本波に対する第２高調波終端回路の好ましいインピーダンスＺ１１〜Ｚ１５を含むインピーダンス領域Ｒ２の例を示す図である。
【図６】３次相互変調歪み（ＩＭ３）の出力依存性を示すグラフである。
【図７】第２高調波終端回路の有無での変曲点電力の増加の負荷依存について実測値を示すグラフである。
【図８】入力信号としてＯＱＰＳＫ信号を用いた場合の出力対隣接チャネル漏洩電力比の関係を示すグラフである。
【図９】本発明の第２の実施の形態を示すブロック図である。
【図１０】図９における整合回路２１および２５の具体的な構成例を示す回路図である。
【図１１】図９の実施の形態におけるＦＥＴのゲートに接続されるインピーダンスＺｓの範囲を示したスミスチャートである。
【図１２】本発明の第３の実施の形態を示すブロック図である。
【図１３】第２高調波を注入することで歪みを改善する従来の技術を示す図である。
【符号の説明】
【００４３】
１０…分岐回路、１１…整合回路、１２…ソース接地ＦＥＴ、１３…帯域通過フィルタ（ＢＰＦ）、１４…減衰回路（ＡＴＴ）、１５…移相回路（Ｐｈ）、１６…加算回路（ａｄｄ）、１７…ソース接地ＦＥＴ、１８…高調波終端回路、１８’…高調波終端回路、１９…整合回路（Ｍｏｕｔ）、２１…整合回路、２５…整合回路、３０…整合回路、３２…分岐回路、３３…帯域通過フィルタＢＰＦ、３４…減衰回路、３５…移相回路、３６…整合回路、３７…整合回路、３８…加算回路、１２１…コイル、１６１…コンデンサ、１６２…コイル
【図１】
0004671622.tif 000002
【図２】
0004671622.tif 000003
【図３】
0004671622.tif 000004
【図４】
0004671622.tif 000005
【図５】
0004671622.tif 000006
【図６】
0004671622.tif 000007
【図７】
0004671622.tif 000008
【図８】
0004671622.tif 000009
【図９】
0004671622.tif 000010
【図１０】
0004671622.tif 000011
【図１１】
0004671622.tif 000012
【図１２】
0004671622.tif 000013
【図１３】
0004671622.tif 000014