(57)【特許請求の範囲】
【請求項１】
（ａ）基板上に絶縁層を形成する工程と、
（ｂ）前記絶縁層を貫通するコンタクトホールを設ける工程と、
（ｃ）前記コンタクトホールの側面、前記コンタクトホールの底面、および前記絶縁層上に第１の配向制御層を形成する工程と、
（ｄ）前記第１の配向制御層上に導電層を成膜する工程と、
（ｅ）前記絶縁層上の前記第１の配向制御層が露出するように、前記導電層を研磨する工程と、
（ｅ−１）前記工程（ｅ）の後に、前記絶縁層上の前記第１の配向制御層上、および前記コンタクトホール上の前記導電層上に第１バリア層を形成する工程と、
（ｆ）前記第１バリア層上に第１電極を形成する工程と、
（ｇ）前記第１電極上に強誘電体層を形成する工程と、
（ｈ）前記強誘電体層上に第２電極を形成する工程と、
を含み、
前記工程（ｅ）は、研磨により露出された前記絶縁層上の前記第１の配向制御層の高さと、研磨された前記コンタクトホール上の前記導電層の高さとを同じにするものである、強誘電体メモリの製造方法。
【請求項２】
請求項１において、
前記第１の配向制御膜は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物を含み、
前記第１バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である、強誘電体メモリの製造方法。
【請求項３】
請求項１または２において、
前記第１の配向制御層は、第２の配向制御層と、第２バリア層と、を有し、
前記工程（ｃ）は、前記第２の配向制御層を形成する工程と、前記第２の配向制御層上に前記第２バリア層を形成する工程と、を含み、
前記第２の配向制御層は、チタンの窒化物またはチタンおよびアルミニウムの窒化物を含み、
前記第２バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であり、前記第２の配向制御層よりも厚く形成される、強誘電体メモリの製造方法。
【請求項４】
基板と、
前記基板上に設けられた絶縁層と、
前記絶縁層を貫通するコンタクトホールと、
前記コンタクトホールの側面、前記コンタクトホールの底面、および前記絶縁層上に設けられた第１の配向制御層と、
前記コンタクトホール内の前記第１の配向制御層の内側に設けられた導電層と、
前記絶縁層上の前記第１の配向制御層上、および前記導電層上に設けられた第１バリア層と、
前記第１バリア層上に設けられた第１電極と、
前記第１電極上に設けられた強誘電体層と、
前記強誘電体層上に設けられた第２電極と、を含み、
前記第１の配向制御層の高さと前記導電層の高さとが同じであり、
前記第１のバリア層における結晶の配向性、前記第１電極における結晶の配向性、および前記強誘電体層における結晶の配向性が同じである、強誘電体メモリ。
【請求項５】
請求項４において、
前記第１の配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物を含み、
前記第１バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である、強誘電体メモリ。
【請求項６】
請求項４または５において、
前記第１の配向制御層は、第２の配向制御層と、前記第２の配向制御層上に設けられた第２バリア層と、を含み、
前記第２の配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物を含み、
前記第２バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であり、
前記第２バリア層の厚さは、少なくとも前記コンタクトホール内において、前記第２の配向制御層の厚さよりも厚い、強誘電体メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体メモリおよびその製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリ（ＦｅＲＡＭ）は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できるため、ＤＲＡＭなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
【０００３】
強誘電体メモリを構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向性が極めて重要である。
【特許文献１】特開２０００−２７７７０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供することである。
【課題を解決するための手段】
【０００５】
本発明にかかる強誘電体メモリのひとつの製造方法は、（ａ）基板上に絶縁層を形成する工程と、（ｂ）前記絶縁層を貫通するコンタクトホールを設ける工程と、（ｃ）前記コンタクトホールの側面、前記コンタクトホールの底面、および前記絶縁層上に第１の配向制御層を形成する工程と、（ｄ）前記第１の配向制御層上に導電層を成膜する工程と、（ｅ）前記絶縁層上の前記第１の配向制御層が露出するように、前記導電層を研磨する工程と、（ｅ−１）前記工程（ｅ）の後に、前記絶縁層上の前記第１の配向制御層上、および前記コンタクトホール上の前記導電層上に第１バリア層を形成する工程と、（ｆ）前記第１バリア層上に第１電極を形成する工程と、（ｇ）前記第１電極上に強誘電体層を形成する工程と、（ｈ）前記強誘電体層上に第２電極を形成する工程と、を含み、前記工程（ｅ）は、研磨により露出された前記絶縁層上の前記第１の配向制御層の高さと、研磨された前記コンタクトホール上の前記導電層の高さとを同じにするものである。
上記の本発明にかかる強誘電体メモリのひとつの製造方法において、前記第１の配向制御膜は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物を含み、前記第１バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である。
上記の本発明にかかる強誘電体メモリのひとつの製造方法において、前記第１の配向制御層は、第２の配向制御層と、第２バリア層と、を有し、前記工程（ｃ）は、前記第２の配向制御層を形成する工程と、前記第２の配向制御層上に前記第２バリア層を形成する工程と、を含み、前記第２の配向制御層は、チタンの窒化物またはチタンおよびアルミニウムの窒化物を含み、前記第２バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であり、前記第２の配向制御層よりも厚く形成される。
本発明にかかる強誘電体メモリのひとつは、基板と、前記基板上に設けられた絶縁層と、前記絶縁層を貫通するコンタクトホールと、前記コンタクトホールの側面、前記コンタクトホールの底面、および前記絶縁層上に設けられた第１の配向制御層と、前記コンタクトホール内の前記第１の配向制御層の内側に設けられた導電層と、前記絶縁層上の前記第１の配向制御層上、および前記導電層上に設けられた第１バリア層と、前記第１バリア層上に設けられた第１電極と、前記第１電極上に設けられた強誘電体層と、前記強誘電体層上に設けられた第２電極と、を含み、前記第１の配向制御層の高さと前記導電層の高さとが同じであり、前記第１のバリア層における結晶の配向性、前記第１電極における結晶の配向性、および前記強誘電体層における結晶の配向性が同じである。
上記の本発明にかかる強誘電体メモリのひとつは、前記第１の配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物を含み、前記第１バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である。
上記の本発明にかかる強誘電体メモリのひとつは、前記第１の配向制御層は、第２の配向制御層と、前記第２の配向制御層上に設けられた第２バリア層と、を含み、前記第２の配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物を含み、前記第２バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であり、前記第２バリア層の厚さは、少なくとも前記コンタクトホール内において、前記第２の配向制御層の厚さよりも厚い。
本発明にかかる強誘電体メモリの製造方法は、
（ａ）絶縁層を形成する工程と、
（ｂ）前記絶縁層を貫通するコンタクトホールを設ける工程と、
（ｃ）前記コンタクトホールの側面および底面と、前記絶縁層の上方に配向制御層を形成する工程と、
（ｄ）前記配向制御層の上方に導電層を成膜する工程と、
（ｅ）前記絶縁層の上方において前記配向制御層が露出するように、前記導電層を研磨する工程と、
（ｆ）前記配向制御層の上方に第１電極を形成する工程と、
（ｇ）前記第１電極の上方に強誘電体層を形成する工程と、
（ｈ）前記強誘電体層の上方に第２電極を形成する工程と、
を含む。
【０００６】
本発明にかかる強誘電体メモリの製造方法によれば、配向制御層を形成した後に第１電極および強誘電体層を形成することにより、配向制御層の結晶構造が反映された第１電極および強誘電体層を形成することができる。すなわち、所定の結晶配向を有する配向制御層を形成することにより、所望の結晶配向を有する強誘電体層を形成することができる。これにより、ヒステリシス特性に優れた強誘電体メモリを得ることができる。
【０００７】
本発明にかかる強誘電体メモリの製造方法において、
前記配向制御層は、チタンの窒化物を含むことができる。
【０００８】
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｃ）は、
（ｃ１）前記チタン層を形成する工程と、
（ｃ２）前記チタン層を窒化する工程と、
を含むことができる。
【０００９】
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｃ２）は、窒素を含有する雰囲気で前記チタン層を加熱することにより窒化することができる。
【００１０】
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｃ１）の前に、アンモニアガスのプラズマを励起して、前記チタン層の形成領域の表面に、当該プラズマを照射することができる。
【００１１】
本発明にかかる強誘電体メモリの製造方法において、
前記配向制御層は、チタンおよびアルミニウムの窒化物を含むことができる。
【００１２】
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｃ）は、
（ｃ１）前記チタンアルミニウム層を形成する工程と、
（ｃ２）前記チタンアルミニウム層を窒化する工程と、
を含むことができる。
【００１３】
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｃ２）は、窒素を含有する雰囲気で前記チタンアルミニウム層を加熱することにより窒化することができる。
【００１４】
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｃ１）の前に、アンモニアガスのプラズマを励起して、前記チタンアルミニウム層の形成領域の表面に、当該プラズマを照射することができる。
【００１５】
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｅ）と（ｆ）の間に、前記配向制御層の上方に第１バリア層を形成する工程をさらに含むことができる。
【００１６】
本発明にかかる強誘電体メモリの製造方法において、
前記第１バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
【００１７】
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｃ）と（ｄ）の間に、前記コンタクトホールの側面および底面と、前記絶縁層の上方に第２バリア層を形成する工程をさらに含み、
前記工程（ｅ）では、前記絶縁層の上方において前記配向制御層または前記第２バリア層が露出するように、前記導電層を研磨することができる。
【００１８】
本発明にかかる強誘電体メモリの製造方法において、
前記第２バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
【００１９】
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｅ）では、化学的機械的研磨（ＣＭＰ）によって前記導電層を研磨することができる。
【００２０】
本発明にかかる強誘電体メモリは、
絶縁層と、
前記絶縁層を貫通するコンタクトホールと、
前記コンタクトホールの側面および底面と、前記絶縁層の上方に形成された配向制御層と、
前記コンタクトホール内の配向制御層の内側に形成された導電層と、
前記導電層の上方に形成された第１電極と、
前記第１電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された第２電極と、
を含むことができる。
【００２１】
本発明にかかる強誘電体メモリにおいて、
前記配向制御層および前記導電層と前記第１電極との間に形成された第１バリア層をさらに含むことができる。
【００２２】
本発明にかかる強誘電体メモリにおいて、
前記コンタクトホール内における前記配向制御層と前記導電層との間と、前記コンタクトホール以外の領域における前記配向制御層の上面とに形成された第２バリア層をさらに含むことができる。
【００２３】
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第１電極、および前記強誘電体層は、結晶質であり、
前記配向制御層の結晶は、前記第１電極および前記強誘電体層の結晶の配向と等しい配向を有することができる。
【００２４】
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第１電極、および前記強誘電体層の結晶は、（１１１）配向を有することができる。
【００２５】
本発明にかかる強誘電体メモリにおいて、
前記配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
【００２６】
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第１バリア層、前記第１電極、および前記強誘電体層は、結晶質であり、
前記配向制御層の結晶および前記第１バリア層の結晶は、前記第１電極および前記強誘電体層の結晶の配向と等しい配向を有することができる。
【００２７】
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第１バリア層、前記第１電極、および前記強誘電体層の結晶は、（１１１）配向を有することができる。
【００２８】
本発明にかかる強誘電体メモリにおいて、
前記配向制御層は、チタンの窒化物であり、
前記第１バリア層は、チタンおよびアルミニウムの窒化物であることができる。
【００２９】
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第２バリア層、前記第１電極、および前記強誘電体層は、結晶質であり、
前記配向制御層の結晶および前記第２バリア層の結晶は、前記第１電極および前記強誘電体層の結晶の配向と等しい配向を有することができる。
【００３０】
本発明にかかる強誘電体メモリにおいて、
前記配向制御層、前記第２バリア層、前記第１電極、および前記強誘電体層の結晶は、（１１１）配向を有することができる。
【００３１】
本発明にかかる強誘電体メモリにおいて、
前記配向制御層は、チタンの窒化物であり、
前記第２バリア層は、チタンの窒化物またはチタンおよびアルミニウムの窒化物であることができる。
【００３２】
本発明にかかる強誘電体メモリにおいて、
前記導電層と電気的に接続されたスイッチングトランジスタをさらに含むことができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。
【００３４】
１．強誘電体メモリ
図１は、本実施の形態の強誘電体メモリ１００を模式的に示す断面図である。図１に示すように、強誘電体メモリ１００は、強誘電体キャパシタ３０と、配向制御層１２と、プラグ２０と、第１バリア層２５と、強誘電体キャパシタ３０のスイッチングトランジスタ１８とを含む。なお、本実施形態においては、１Ｔ／１Ｃ型のメモリセルについて説明するが、本発明が適用されるのは１Ｔ／１Ｃ型のメモリセルに限定されない。
【００３５】
トランジスタ１８は、ゲート絶縁層１１と、ゲート絶縁層１１上に設けられたゲート導電層１３と、ソース／ドレイン領域である第１不純物領域１７および第２不純物領域１９とを含む。また、プラグ（導電層）２０はスイッチングトランジスタ１８と電気的に接続されている。強誘電体キャパシタ３０とトランジスタ１８との間には絶縁層２６が形成されている。絶縁層２６の材質は、特に限定されないが、たとえば酸化シリコンからなることができる。
【００３６】
強誘電体キャパシタ３０は、第１バリア層２５の上に設けられた第１電極３２と、第１電極３２の上に設けられた強誘電体層３４と、強誘電体層３４の上に設けられた第２電極３６とを含む。また、この強誘電体キャパシタ３０は、絶縁層２６に設けられたプラグ２０の上に設けられている。このプラグ２０は、第２不純物領域１９の上方に形成されている。プラグ２０は、絶縁層２６を貫通するコンタクトホール２２内を埋めるように形成されている。プラグ２０は例えば、タングステン、モリブデン、タンタル、チタン、ニッケルなどの高融点金属からなり、素子の信頼性の観点からタングステンからなることが好ましい。なお、配向制御層１２、第１バリア層２５、第１電極３２、および強誘電体層３４は、少なくとも一部が結晶質であることができる。
【００３７】
配向制御層１２は、プラグ２０と第２不純物領域１９との間、プラグ２０と絶縁層２６との間、および第１バリア層２５と絶縁層２６との間に形成されている。即ち、配向制御層１２は、コンタクトホール２２の側面および底面と、絶縁層２６の上に形成されている。この配向制御層１２は、チタンの窒化物（ＴｉＮ）またはチタンおよびアルミニウムの窒化物（ＴｉＡｌＮ）からなり、なかでも配向制御性の高いＴｉＮからなることが好ましい。
【００３８】
第１バリア層２５は、プラグ２０上、および配向制御層１２上に形成されている。第１バリア層２５は、酸素バリア機能を有する。第１バリア層２５は、チタンの窒化物（ＴｉＮ）またはチタンおよびアルミニウムの窒化物（ＴｉＡｌＮ）からなり、なかでも酸素バリア性の高いＴｉＡｌＮからなることが好ましい。また第１バリア層２５は、第１電極３２の密着性を向上させることもできる。
【００３９】
第１電極３２はイリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも１種の金属からなることができ、好ましくは白金またはイリジウムからなり、より好ましくは素子の信頼性の高いイリジウムからなる。また、第１電極３２は、単層膜でもよいし、または積層した多層膜でもよい。
【００４０】
強誘電体層３４は、強誘電体物質を含む。この強誘電体物質は、ペロブスカイト型の結晶構造を有し、Ａ１−ｂＢ１−ａＸａＯ３の一般式で示されることができる。Ａは、Ｐｂを含む。Ｂは、ＺｒおよびＴｉのうちの少なくとも１つからなる。Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも１つからなる。強誘電体層３４に含まれる強誘電体物質としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）（ＰＺＴ）、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２（ＢＬＴ）等のペロブスカイト型酸化物やビスマス層状化合物が挙げられる。中でも、強誘電体層３４の材料としてはＰＺＴが好ましい。
【００４１】
また、強誘電体層３４としてＰＺＴを用いる場合、より大きな自発分極量を獲得するため、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のＰＺＴは正方晶に属し、その自発分極軸はｃ軸となるが、ｃ軸と直交するａ軸配向成分が同時に存在してしまうことがある。このａ軸配向成分は分極反転に寄与しないため、ａ軸配向成分の存在によって素子の強誘電特性が損なわれるおそれがある。この場合、強誘電体層３４に用いられるＰＺＴの結晶配向を（１１１）配向にすることにより、ａ軸配向成分を分極反転に寄与させることができる。よって、強誘電体層３４がＰＺＴからなり、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であるのが好ましい。
【００４２】
第２電極３６は、第１電極３２に使用可能な材料として例示した上記材料からなることができ、あるいは、アルミニウム，銀，ニッケルなどからなることができる。また、第２電極３６は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第２電極３６は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
【００４３】
次に、配向制御層１２の配向制御機能について説明する。
【００４４】
配向制御層１２は、結晶質であり、所望の結晶配向を有する。したがって、第１バリア層２５は、配向制御層１２上に形成されているため、その材質が結晶質である場合に配向制御層１２の結晶配向の影響を受けて、配向制御層１２と等しい配向を有することができる。本実施の形態によれば、配向制御層１２および第１バリア層２５は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、（１１１）配向を有することができる。即ち、配向制御層１２が良好な結晶質の（１１１）配向を有することにより、第１バリア層２５についても良好な結晶質の（１１１）配向にすることができる。
【００４５】
第１電極３２は、第１バリア層２５上に形成されているため、その材質が結晶質である場合に第１バリア層２５の結晶配向の影響を受けて、第１バリア層２５と等しい配向を有することができる。即ち、第１電極３２は、配向制御層１２の上方に形成されているため、配向制御層１２の結晶配向の影響を受けて、配向制御層１２と等しい配向を有することができる。本実施の形態よれば、配向制御層１２および第１バリア層２５は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、（１１１）配向を有する。よって、第１電極３２の結晶配向を容易に（１１１）配向にすることができる。即ち、配向制御層１２および第１バリア層２５が良好な結晶質の（１１１）配向を有することにより、第１電極３２についても良好な結晶質の（１１１）配向にすることができる。また、第１電極３２とプラグ２０との間に第１バリア層２５を設けることにより、第１電極３２および強誘電体層３４がプラグ２０の結晶配向から受ける影響を低減することができる。
【００４６】
強誘電体層３４は、第１電極３２上に形成されているため、その材質が結晶質である場合に第１電極３２の結晶配向の影響を受けて、第１電極３２と等しい配向を有することができる。即ち、強誘電体層３４は、配向制御層１２および第１バリア層２５の上方に形成されているため、配向制御層１２および第１バリア層２５の結晶配向の影響を受けて、配向制御層１２および第１バリア層２５と等しい配向を有することができる。本実施の形態よれば、配向制御層１２および第１バリア層２５は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、（１１１）配向を有する。また、同様に第１電極３２は、たとえば白金やイリジウム等の上述した材質からなる場合に（１１１）配向を有することができる。よって、強誘電体層３４の結晶配向を容易に（１１１）配向にすることができる。即ち、配向制御層１２、第１バリア層２５、および第１電極３２が良好な結晶質の（１１１）配向を有することにより、強誘電体層３４についても良好な結晶質の（１１１）配向にすることができる。
【００４７】
強誘電体層３４は、上述したように、ペロブスカイト型酸化物やビスマス層状化合物からなることができ、その結晶配向が（１１１）配向であることが望ましい。本実施の形態において強誘電体層３４は、配向制御層１２、第１バリア層２５、および第１電極３２の上方に形成されることによって、容易に（１１１）配向を有することができる。よって、強誘電体メモリ１００は、優れたヒステリシス特性を得ることができる。
【００４８】
このように、配向制御層１２は、所定の配向の結晶を有することにより、その上方に設けられている強誘電体層３４の配向を制御することができる。また、配向制御層１２は、配向を制御すると同時に、プラグ２０の拡散および酸化を防止することができ、ひいてはプラグ２０の低抵抗化を図ることができる。
【００４９】
２．強誘電体メモリの製造方法
次に、図１に示す強誘電体メモリ１００の製造方法について、図面を参照して説明する。図２〜図１０はそれぞれ、図１に示される強誘電体メモリ１００の一製造工程を模式的に示す断面図である。
【００５０】
まず、図２に示すように、トランジスタ１８および素子分離領域１６を形成する。より具体的には、半導体基板１０にトランジスタ１８、素子分離領域１６を形成し、その上に絶縁層２６を積層する。トランジスタ１８、素子分離領域１６、および絶縁層２６は、公知の方法を用いて形成することができる。
【００５１】
次に、図３に示すように、絶縁層２６を貫通するようにコンタクトホール２２を設ける。コンタクトホール２２は、たとえば第２不純物領域１９上に設けることができる。フォトリソグラフィ技術を適用してコンタクトホール２２を形成してもよい。具体的には、絶縁層２６の一部を開口するようにレジスト層（図示せず）を形成し、レジスト層の開口領域をエッチングすることによってコンタクトホール２２を形成することができる。
【００５２】
次に、配向制御層１２ａ（図６参照）を形成する。まず、図４に示すように、アンモニアガスのプラズマを励起して、配向制御層１２ａが形成される領域の表面１４ｓに、当該プラズマを照射する（以下、「アンモニアプラズマ処理」とする）。このアンモニアプラズマ処理により、表面１４ｓが−ＮＨで終端され、後述する工程で金属層１４ａを成膜する際に、金属層１４ａを構成する原子が表面１４ｓ上でマイグレーションし易くなる。その結果、金属層１４ａの構成原子がその自己配向性に起因して、規則的な配列（ここでは最密充填）になるように促進され、結晶配向性に優れた金属層１４ａを成膜することができると推測される。また、後述する研磨処理の前にアンモニアプラズマ処理を行うことにより、上述したようなアンモニアプラズマ処理の効果をより高めることができる。
【００５３】
次いで、図５に示すように、チタン層またはチタンアルミニウム層からなる金属層１４ａを成膜する。この金属層１４ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。また、金属層１４ａを成膜する際の基板温度は、その材質に応じて適宜選択が可能であり、例えば、不活性雰囲気（例えば、アルゴン）中で、スパッタリング法により金属層１４ａを形成することができる。この場合、金属層１４ａを成膜する際の基板温度は、配向制御層１２が（１１１）配向を有する点で、室温から４００℃の間であることが好ましく、１００〜４００℃の間がより好ましく、１００〜３００℃の間がさらに好ましい。また、金属層１４ａとしてチタンアルミニウム層を適用する場合には、構成元素として、チタンを７０原子％以上含むことが好ましく、例えば、チタンを７０〜９０原子％、アルミニウムを３０〜１０原子％含むことが好ましい。ここで、チタンアルミニウム層がチタンを７０原子％以上含むことにより、後述する窒化工程において、（１１１）配向を有する配向制御層１２ａを得ることができる。
【００５４】
ここで、（１１１）配向性を有する配向制御層１２ａが得られる理由としては、以下のとおりである。まず金属層１４ａがチタンを７０原子％以上含む場合、金属層１４ａを構成するＴｉまたはＴｉＡｌがその自己配向性が強く発現する。金属層１４ａは、この自己配向性により（００１）配向の結晶を有する。このため、後述する窒化工程により、金属層１４ａのＴｉまたはＴｉＡｌが（００１）配向を有する状態のまま、その隙間に窒素原子が入り込み、（１１１）配向を有する配向制御層１２ａを得ることができると推測される。なお、チタン層およびチタンアルミニウム層においては、チタンの割合が大きい程、自己配向性が高いため、チタン層を適用することによって最も配向性の優れた配向制御層１２を得ることができ、ひいては強誘電体層３４の配向性を良好にすることができる。また、上述したように、表面１４ｓにアンモニアプラズマ処理を施した後にチタン層またはチタンアルミニウム層からなる金属層１４ａを成膜することにより、配向性に優れた金属層１４ａを得ることができる。
【００５５】
次いで、図６に示すように、金属層１４ａを窒化して、窒化物からなる結晶質の配向制御層１２ａを形成する。金属層１４ａの窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中で金属層１４ａをアニールすることにより、金属層１４ａを窒化する方法が挙げられる。窒素を含む雰囲気は、アンモニアあるいはそのプラズマを含む雰囲気であってもよい。ここで、アニールは金属層１４ａの融点未満で行なうことが好ましい。この温度範囲でアニールを行なうことにより、金属層１４ａの結晶配向を保持した状態で、金属層１４ａを構成する結晶質の結晶格子の隙間に窒素原子を導入することができる。これにより、配向制御層１２ａを得ることができる。より具体的には、アニールは、３５０〜６５０℃で行なうのがより好ましく、５００〜６５０℃で行なうのがさらに好ましい。
【００５６】
ここで金属層１４ａがチタンおよびアルミニウムを含む場合、配向制御層１２ａは、チタンおよびアルミニウムの窒化物（例えばＴｉＡｌＮ）であることができ、金属層１４ａがチタンを含む場合（例えばＴｉ）、配向制御層１２ａは、チタンの窒化物（例えばＴｉＮ）であることができる。ＴｉおよびＴｉＡｌは六方晶に属し、（００１）配向である。また、この金属層１４ａを窒化して得られた配向制御層１２ａは面心立方晶のＴｉＮまたはＴｉＡｌＮからなり、ＴｉＮおよびＴｉＡｌＮは、原料であるＴｉまたはＴｉＡｌ（金属層１４ａ）の配向性に影響されて、（１１１）配向となる。
【００５７】
次に、図７に示すように、コンタクトホール２２に導電性材料を埋め込むことにより、導電層２０ａを形成する。導電層２０ａの埋め込みは例えば、ＣＶＤ法またはスパッタリング法を用いて行なうことができる。
【００５８】
次に、図８に示すように、導電層２０ａを研磨してプラグ２０を形成する。本実施の形態では、絶縁層２６の上方において配向制御層１２ａの上面が露出するように、導電層２０ａの一部を研磨および除去する。研磨工程では、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａl  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｍｅｎｔ）法による工程を適用することができる。ここで配向制御層１２ａは、研磨工程後に露出すればよく、その一部（上部）が研磨されてもよい。これにより、配向制御層１２ａおよびプラグ２０の表面を平坦化することができる。
【００５９】
次に、図９に示すように、プラグ２０および配向制御層１２ａの上面に第１バリア層２５ａを形成する。第１バリア層２５ａは、チタンの窒化物（たとえばＴｉＮ）またはチタンおよびアルミニウムの窒化物（例えばＴｉＡｌＮ）からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。ここで第１バリア層２５ａを配向制御層１２ａ上に形成することにより、配向制御層１２ａの結晶配向性を第１バリア層２５ａに反映させることができ、第１バリア層２５の結晶性を著しく向上させることができる。
【００６０】
次に、図１０に示すように、第１バリア層２５ａ上に第１電極３２ａを形成する。ここで、第１電極３２ａを結晶性の第１バリア層２５ａ上に形成することにより、配向制御層１２ａおよび第１バリア層２５ａの結晶配向性を第１電極３２ａに反映させ、第１電極３２ａの結晶性を著しく向上させることができる。本実施の形態では、配向制御層１２ａの結晶配向が（１１１）配向であるため、第１バリア層２５ａおよび第１電極３２ａの少なくとも一部を、（１１１）配向を有する結晶質に形成することができる。
【００６１】
第１電極３２ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法、真空蒸着法、ＣＶＤ法を適用することができる。
【００６２】
次いで、図１０に示すように、第１電極３２ａ上に強誘電体層３４ａを形成する。ここで、強誘電体層３４ａを第１電極３２ａ上に形成することにより、第１電極３２ａの結晶配向性を強誘電体層３４ａに反映させることができる。本実施の形態では、第１電極３２ａの少なくとも一部が（１１１）配向を有する結晶質であるため、強誘電体層３４ａを（１１１）配向に形成することができる。
【００６３】
強誘電体層３４ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、溶液塗布法（ゾル・ゲル法、ＭＯＤ（Metal Organic Decomposition）法などを含む）、スパッタ法、ＣＶＤ法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法などを適用することができる。
【００６４】
次いで、図１０に示すように、強誘電体層３４ａ上に第２電極３６ａを形成する。第２電極３６ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。その後、所定のパターンのレジスト層Ｒ１を第２電極３６ａ上に形成し、このレジスト層Ｒ１をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、第１バリア層２５上に設けられた第１電極３２と、第１電極３２上に設けられた強誘電体層３４と、強誘電体層３４上に設けられた第２電極３６とを有する、スタック型の強誘電体キャパシタ３０が得られる（図１参照）。
【００６５】
以上に説明したように、本実施の形態の強誘電体メモリ１００の製造方法によれば、結晶質の金属層１４ａを窒化して、窒化物からなる結晶質の配向制御層１２ａを形成することにより、配向制御層１２ａの結晶構造を反映させた第１バリア層２５ａ、第１電極３２ａおよび強誘電体層３４ａを形成することができる。すなわち、所定の結晶配向を有する配向制御層１２ａを形成することにより、所望の結晶配向を有する強誘電体層３４ａを形成することができる。これにより、ヒステリシス特性に優れた強誘電体キャパシタ３０を得ることができる。
【００６６】
３．変形例
以下に、本実施の形態の変形例にかかる強誘電体メモリ２００について図面を参照しながら説明する。変形例にかかる強誘電体メモリ２００は、第２バリア層２９をさらに含む点で、本実施の形態にかかる強誘電体メモリ１００と異なる。
【００６７】
３．１．強誘電体メモリ
図１１は、変形例にかかる強誘電体メモリ２００を模式的に示す断面図である。強誘電体メモリ２００は、強誘電体キャパシタ３０と、第１バリア層２５と、プラグ２０と、第２バリア層２９と、配向制御層１２と、トランジスタ１８とを含む。
【００６８】
第２バリア層２９は、配向制御層１２とプラグ２０および第１バリア層２５との間に形成される。即ち、第２バリア層２９は、第２バリア層２９は、コンタクトホール２２の側面および底面と、絶縁層２６の上に形成されている。第２バリア層２９は、第１バリア層２５と同様にチタンの窒化物（ＴｉＮ）またはチタンおよびアルミニウムの窒化物（ＴｉＡｌＮ）からなることができる。第２バリア層２９は、酸素バリア機能を有する。
【００６９】
強誘電体メモリ２００の他の構成については、上述した強誘電体メモリ１００と同様であるので説明を省略する。
【００７０】
変形例にかかる強誘電体メモリ２００によれば、第２バリア層２９は、配向制御層１２上に形成されているため、その材質が結晶質である場合に配向制御層１２の結晶配向の影響を受けて、配向制御層１２と等しい配向を有することができる。変形例にかかる強誘電体メモリ２００によれば、配向制御層１２および第２バリア層２９は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、（１１１）配向を有することができる。即ち、配向制御層１２が良好な結晶質の（１１１）配向を有することにより、第２バリア層２９についても良好な結晶質の（１１１）配向にすることができる。
【００７１】
第１バリア層２５は、第２バリア層２９上に形成されているため、その材質が結晶質である場合に第２バリア層２９の結晶配向の影響を受けて、第２バリア層２９と等しい配向を有することができる。変形例にかかる強誘電体メモリ２００によれば、第１バリア層２５は、第２バリア層２９と同様にチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、（１１１）配向を有することができる。即ち、第２バリア層２９が良好な結晶質の（１１１）配向を有することにより、第１バリア層２５についても良好な結晶質の（１１１）配向にすることができる。
【００７２】
第１電極３２は、第１バリア層２５上に形成されているため、その材質が結晶質である場合に第１バリア層２５の結晶配向の影響を受けて、第１バリア層２５と等しい配向を有することができる。即ち、第１電極３２は、配向制御層１２の上方に形成されているため、配向制御層１２の結晶配向の影響を受けて、配向制御層１２と等しい配向を有することができる。上述したように、配向制御層１２、第１バリア層２５および第１バリア層２５は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、（１１１）配向を有する。よって、第１電極３２の結晶配向を容易に（１１１）配向にすることができる。即ち、配向制御層１２、第２バリア層２９および第１バリア層２５が良好な結晶質の（１１１）配向を有することにより、第１電極３２についても良好な結晶質の（１１１）配向にすることができる。
【００７３】
強誘電体層３４は、第１電極３２上に形成されているため、その材質が結晶質である場合に第１電極３２の結晶配向の影響を受けて、第１電極３２と等しい配向を有することができる。即ち、強誘電体層３４は、配向制御層１２、第２バリア層２９、および第１バリア層２５の上方に形成されているため、配向制御層１２、第２バリア層２９、および第１バリア層２５の結晶配向の影響を受けて、配向制御層１２、第２バリア層２９、および第１バリア層２５と等しい配向を有することができる。上述したように、配向制御層１２、第２バリア層２９、および第１バリア層２５は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、（１１１）配向を有する。また、同様に第１電極３２は、たとえば白金やイリジウム等の上述した材質からなる場合に（１１１）配向を有することができる。よって、強誘電体層３４の結晶配向を容易に（１１１）配向にすることができる。即ち、配向制御層１２、第２バリア層２９、第１バリア層２５、および第１電極３２が良好な結晶質の（１１１）配向を有することにより、強誘電体層３４についても良好な結晶質の（１１１）配向にすることができる。
【００７４】
３．２．強誘電体メモリの製造方法
次に、図１１に示す強誘電体メモリ２００の製造方法について、図面を参照して説明する。図１２〜図１６はそれぞれ、図１１に示される強誘電体メモリ２００の一製造工程を模式的に示す断面図である。
【００７５】
まず、上述した製造方法よりトランジスタ１８、絶縁層２６および配向制御層１２ａ等を形成した後、図１２に示すように、第２バリア層２９ａを形成する。第２バリア層２９aは、第１バリア層２５aと同様に反応性スパッタリング等の公知の方法により形成することができる。ここで第２バリア層２９ａは、配向制御層１２ａより厚く形成されることができる。第２バリア層２９ａを厚く形成することにより、後述する導電層２０ａの研磨工程において、配向制御層１２ａを確実に絶縁層２６上に残すことができる。
【００７６】
次に、図１３に示すように、コンタクトホール２２に導電性材料を埋め込むことにより、導電層２０ａを形成する。導電層２０ａの埋め込みは、たとえばＣＶＤ法またはスパッタリング法により行うことができる。
【００７７】
次に、図１４に示すように、導電層２０ａを研磨することにより、プラグ２０を形成する。同時に第２バリア層２９ａを研磨して第２バリア層２９ｂを形成する。配向制御層１２ａは、上述したように金属層を窒化することにより得られるため、金属層の全体を効率的に窒化するためには厚く形成することはできず、たとえば２０ｎｍ程度に形成される。このように配向制御層１２ａが薄い場合には、導電層２０ａの研磨の際に絶縁層２６上の配向制御層１２ａを研磨し過ぎてしまい、絶縁層２６が露出してしまうことがある。
【００７８】
そこで第２バリア層２９ａを設けることにより、配向制御層１２ａが薄い場合であっても、配向制御層１２ａの前に第２バリア層２９ａが研磨されるため、配向制御層１２ａの研磨のし過ぎで絶縁層２６が露出するのを防ぐことができる。
【００７９】
また、第２バリア層２９ａは、反応性スパッタリング等により形成されることにより所望の厚さに形成することができる。よって、第２バリア層２９ａをたとえば１００ｎｍ程度に厚く形成することにより、配向制御層１２ａが研磨される前に研磨を止めることができるため、より確実に絶縁層２６が露出するのを防ぐことができる。これにより、絶縁層２６上において、配向制御層１２の結晶の配向を第２バリア層２９、第１バリア層２５、第１電極３２、および強誘電体層３４に反映させることができる。
【００８０】
次に、図１５に示すように、第２バリア層２９ｂ上に第１バリア層２５ａを形成し、図１６に示すように、第１電極３２ａ、強誘電体層３４ａ、第２電極３６ａを形成して、パターニングを行うことにより、強誘電体メモリ２００を形成することができる。
【００８１】
変形例にかかる強誘電体メモリ２００の製造方法における他の成膜方法および材質等については、本実施の形態にかかる強誘電体メモリ１００の製造方法における成膜方法および材質等と同様であるので説明を省略する。
【００８２】
４．比較例および実施例
次に、比較例および実施例を用いて本実施の形態の強誘電体メモリ１００について具体的に説明する。
【００８３】
４．１．比較例
シリコン基板上に反応性スパッタリングによりＴｉＡｌＮ層を成膜した。反応性スパッタリングは、アルゴンガスの流量を５０［ｓｃｃｍ］とし，成膜パワーを１．０［ｋＷ］とし、かつ、基板温度を４００［℃］として行なった。得られたＴｉＡｌＮ層のＸＲＤ（Ｘ線回折）パターンを図１７に示す。図１７によれば、２θ＝３７°付近にピークが観測された。このピークは、結晶質のＴｉＡｌＮ（１１１）回折に由来している。
【００８４】
次に、上述したＴｉＡｌＮ層上に第１電極として適用可能なイリジウム層をスパッタリングにより成膜した。スパッタリングは、イリジウムをターゲットとして、アルゴンガスの流量を１９９［ｓｃｃｍ］、成膜パワーを１．０［ｋＷ］として、かつ、基板温度を５００［℃］として行った。得られたイリジウム層のＸＲＤパターンを図１８に示す。図１８によれば、２θ＝４１°付近、および２θ＝４７°付近にピークが新たに観測された。２θ＝４１°のピークは、結晶質のＩｒ（１１１）回折に由来している。また、２θ＝４７°のピークは、Ｉｒ（２００）回折に由来している。以上の結果より、Ｉｒは（１１１）配向の他に、（２００）配向成分も混在していることが確認された。
【００８５】
また、このイリジウム層の結晶配向性を定量的に評価するため、図１８に示す（１１１）回折のロッキングカーブを測定した。その結果を図１９に示す。図１９に示すロッキングカーブの半値幅ＦＷＨＭは約１３°であった。なお、ロッキングカーブの半値幅ＦＷＨＭとは、図１９に示すように、最大ピーク強度の１／２のピーク強度を有する２つの角度の差である。以上の結果から、図１９に示すように、半値幅は非常に広く、イリジウム層の（１１１）配向の揺らぎが非常に大きいことが確認された。
【００８６】
４．２．実施例１
上述した本実施の形態にかかる強誘電体メモリ１００の製造方法（図２〜図５）に従って、シリコン基板上にトランジスタ１８、絶縁層２６、およびコンタクトホールを形成し、アンモニアプラズマに曝露した（図４参照）。その後チタン層からなる金属層１４ａを形成した。チタン層は、スパッタリングにより形成した。スパッタリングは、チタンをターゲットとして用いて、コンタクトホール２２の側面および底面、および絶縁層２６上に膜厚２０ｎｍのチタン層を成膜した（図５参照）。チタン層の成膜条件は、雰囲気（アルゴン）の流量が５０［ｓｃｃｍ］であり，成膜パワーが１．５［ｋＷ］であり，基板温度が１５０［℃］であった。得られたチタン層のＸＲＤパターンを図２０に示す。図２０によれば、２θ＝３８．５°付近にピークが観測された。このピークは、（００１）配向を有する結晶質のチタンに由来する００２ピークと推測される。以上の結果より、（００１）配向を有する結晶質のチタン層が成膜されたこと、ならびにこのチタン層は（００１）単一配向膜であることが確認された。
【００８７】
次に、チタン層からなる金属層１４ａを窒素雰囲気下で熱処理（ランプアニール）することにより窒化してチタンの窒化物（ＴｉＮ）からなる配向制御層１２ａを形成した。ここで、熱処理における温度は６５０［℃］であり、熱処理時間は２分間であった。得られたＴｉＮ層のＸＲＤパターンを図２１に示す。図２１によれば、２θ＝３６．５°付近にピークが観測された。これによれば、図２０において２θ＝３８．５°付近に存在していたチタン由来のピークが消失し、２θ＝３６．５°付近に新たな回折ピークが観測された。この新たな回折ピークは、（１１１）配向を有する結晶質のＴｉＮに由来すると推測される。以上の結果より、窒素雰囲気下における熱処理によって、チタン層が窒化されて、（１１１）配向を有する結晶質のＴｉＮ層が成膜され、かつこのＴｉＮ層は単一配向膜であることが確認された。
【００８８】
次に、配向制御層１２ａ上にタングステンからなる導電層２０ａをＣＶＤ法により成膜し（図７参照）、ＣＭＰにより導電層２０ａの一部を除去してプラグ２０を形成した（図８参照）。その後反応性スパッタリングによりＴｉＡｌＮからなる第１バリア層２５ａを形成した。反応性スパッタリングは、アルゴンガスの流量を５０［ｓｃｃｍ］とし，成膜パワーを１．０［ｋＷ］とし、かつ、基板温度を４００［℃］として行なった。
【００８９】
次いで、スパッタリングによりイリジウムからなる第１電極３２ａを成膜した。スパッタリングは、イリジウムをターゲットとして、雰囲気（アルゴン）の流量を１９９［ｓｃｃｍ］、成膜パワーを１．０［ｋＷ］とし、かつ基板温度を５００［℃］として行った。得られたイリジウム層のＸＲＤパターンを図２２に示す。図２２によれば、２θ＝３７．５°付近、および２θ＝４１°付近にピークが新たに観測された。２θ＝３７．５°付近ピークは、（１１１）配向を有する結晶質のＴｉＡｌＮに由来している。また２θ＝４１°付近のピークは、（１１１）配向を有する結晶質のＩｒ由来である。
【００９０】
また、このイリジウム層の結晶配向性を定量的に評価するため、図２２に示す（１１１）回折のロッキングカーブを測定した。その結果を図２３に示す。図２３に示すロッキングカーブの半値幅ＦＷＨＭは約３°であった。
【００９１】
図２２および図１８によれば、実施例１にかかるイリジウム層の（１１１）配向のピーク強度が比較例にかかるイリジウム層のピーク強度の約１０倍であった。また、図１８において観測されたイリジウム層の（２００）配向のピークが実施例１においては観測されなかった。
【００９２】
また図２３および図１９によれば、実施例１におけるイリジウム層の半値幅は、比較例におけるイリジウム層の半値幅と比べて非常に狭くなっており、イリジウム層の（１１１）配向の揺らぎが極めて小さく、結晶配向性が向上したことが確認された。
【００９３】
以上の結果から、実施例１にかかる強誘電体メモリ１００は、比較例にかかる強誘電体メモリと比べて、第１電極３２の結晶配向性に優れているため、強誘電体層３４の結晶配向性においても優れていると推測され、ひいてはヒステリシス特性についても優れていると推測される。
【００９４】
４．３．実施例２
上述した変形例にかかる強誘電体メモリ２００の製造方法（図１２）に従って、シリコン基板上にトランジスタ１８、絶縁層２６、およびコンタクトホールを形成し、アンモニアプラズマに曝露した。その後チタン層からなる金属層１４ａを形成した。チタン層は、スパッタリングにより形成した。スパッタリングは、チタンをターゲットとして用いて、コンタクトホール２２の側面および底面、および絶縁層２６上に膜厚２０ｎｍのチタン層を成膜した。チタン層の成膜条件は、雰囲気（アルゴン）の流量が５０［ｓｃｃｍ］であり，成膜パワーが１．５［ｋＷ］であり，基板温度が１５０［℃］であった。次に、チタン層からなる金属層１４ａを窒素雰囲気下で熱処理（ランプアニール）することにより窒化してチタンの窒化物（ＴｉＮ）からなる配向制御層１２ａを形成した。ここで、熱処理における温度は６５０［℃］であり、熱処理時間は２分間であった。
【００９５】
次に、反応性スパッタリングによりＴｉＡｌＮからなる第２バリア層２９ａを形成した。反応性スパッタリングは、アルゴンガスの流量を５０［ｓｃｃｍ］とし，成膜パワーを１．０［ｋＷ］とし、かつ、基板温度を４００［℃］として行なった。得られたＴｉＡｌＮ層のＸＲＤパターンを図２４に示す。図２４によれば、２θ＝３６．５°付近、および２θ＝３７．５°付近にピークが観測された。２θ＝３６．５°付近ピークは、（１１１）配向を有する結晶質のＴｉＮであると推測される。また２θ＝３７．５°付近ピークは、（１１１）配向を有する結晶質のＴｉＡｌＮであると推測される。
【００９６】
図２４および図１８によれば、実施例２にかかるＴｉＡｌＮ層の（１１１）配向のピーク強度が比較例にかかるＴｉＡｌＮ層のピーク強度の約２０倍以上であった。これは、実施例２にかかる強誘電体メモリ２００が、ＴｉＡｌＮ層の下層にＴｉＮ層（配向制御層）を有するため、配向性の優れたＴｉＡｌＮ層を得られたと推測される。
【００９７】
以上の結果から、実施例２にかかる強誘電体メモリ２００は、比較例にかかる強誘電体メモリと比べて、第２バリア層２９の結晶配向性に優れているため、第１電極３２および強誘電体層３４の結晶配向性においても優れていると推測され、ひいてはヒステリシス特性についても優れていると推測される。
【００９８】
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。
【００９９】
また、本実施の形態にかかる強誘電体メモリに含まれる強誘電体キャパシタ、配向制御層等の各構成およびその製造方法は、例えば、圧電素子等に含まれるキャパシタに応用することができる。
【図面の簡単な説明】
【０１００】
【図１】本発明の一実施の形態の強誘電体メモリを模式的に示す断面図。
【図２】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図３】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図４】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図５】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図６】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図７】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図８】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図９】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１０】図１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１１】変形例にかかる強誘電体メモリを模式的に示す断面図。
【図１２】図１１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１３】図１１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１４】図１１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１５】図１１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１６】図１１に示す強誘電体メモリの一製造工程を模式的に示す断面図。
【図１７】比較例で成膜されたＴｉＡｌＮ層のＸＲＤパターンを示す。
【図１８】比較例で成膜された第１電極（Ｉｒ層）のＸＲＤパターンを示す。
【図１９】図１８に示すＩｒ層の（１１１）配向の回折ピークのロッキングカーブを示す。
【図２０】実施例１で成膜されたチタン層のＸＲＤパターンを示す。
【図２１】実施例１において、チタン層を窒素雰囲気下で熱処理した後の層のＸＲＤパターンを示す。
【図２２】実施例１で成膜された第１電極（Ｉｒ層）のＸＲＤパターンを示す。
【図２３】図２２に示すＩｒ層の（１１１）配向の回折ピークのロッキングカーブを示す。
【図２４】実施例２で成膜されたＴｉＡｌＮ層のＸＲＤパターンを示す。
【符号の説明】
【０１０１】
１０  半導体基板、  １１  ゲート絶縁層、  １２，１２ａ  配向制御層、  １３  ゲート導電層、  １４ａ  金属層、  １４ｓ  配向制御層の形成領域の表面、  １５  サイドウォール絶縁層、  １６  素子分離領域、  １７  第１不純物領域、  １８  トランジスタ、  １９  第２不純物領域、  ２０  プラグ、２０ａ  導電層、  ２２  コンタクトホール、  ２５、２５ａ  第１バリア層、  ２６  絶縁層、  ２９、２９ａ、２９ｂ  第２バリア層、  ３０  強誘電体キャパシタ、  ３２、３２ａ  第１電極、  ３４、３４ａ  強誘電体層、  ３６、３６ａ  第２電極、  １００  強誘電体メモリ、  Ｒ１  レジスト層
【図１】
0004730541.tif 000002
【図２】
0004730541.tif 000003
【図３】
0004730541.tif 000004
【図４】
0004730541.tif 000005
【図５】
0004730541.tif 000006
【図６】
0004730541.tif 000007
【図７】
0004730541.tif 000008
【図８】
0004730541.tif 000009
【図９】
0004730541.tif 000010
【図１０】
0004730541.tif 000011
【図１１】
0004730541.tif 000012
【図１２】
0004730541.tif 000013
【図１３】
0004730541.tif 000014
【図１４】
0004730541.tif 000015
【図１５】
0004730541.tif 000016
【図１６】
0004730541.tif 000017
【図１７】
0004730541.tif 000018
【図１８】
0004730541.tif 000019
【図１９】
0004730541.tif 000020
【図２０】
0004730541.tif 000021
【図２１】
0004730541.tif 000022
【図２２】
0004730541.tif 000023
【図２３】
0004730541.tif 000024
【図２４】
0004730541.tif 000025