(57)【特許請求の範囲】
【請求項１】
走査線と、
前記走査線に電気的に接続され、第１切欠部を有するゲートと、
前記走査線及び前記ゲートを覆う第１誘電体層と、
前記ゲートを覆う第１誘電体層上に配置され、前記第１切欠部を露出しているチャネル層と、
前記チャネル層上に配置されるソースとドレインであって、前記ドレインの一部が前記第１切欠部上に配置されるところのソース及びドレインと、
前記第１誘電体層上に配置され、前記ソースに電気的に接続されるデータ線と、
前記ソース、ドレイン及びデータ線を覆う第２誘電体層と、
前記第２誘電体層上に配置され、前記ドレインに電気的に接続される画素電極と、
を含み、
前記チャネル層は、前記第１切欠部上に配置される第２切欠部を有し、前記第１切欠部は、前記第２切欠部によって露出される画素構造体。
【請求項２】
共通電圧に電気的に接続するために相応しい共通線をさらに含み、前記共通線の一部は前記画素電極の下部に配置され、前記共通線の他部はデータ線の下部に配置される請求項１に記載の画素構造体。
【請求項３】
走査線と、
前記走査線に電気的に接続され、第１開口部を有するゲートと、
前記走査線及びゲートを覆う第１誘電体層と、
前記ゲートを覆う第１誘電体層上に配置され、前記第１開口部を露出しているチャネル層と、
前記チャネル層上に配置されるソースとドレインであって、前記ドレインの一部が前記第１開口部上に位置されるところのソース及びドレインと、
前記第１誘電体層上に配置され、前記ソースに電気的に接続されるデータ線と、
前記ソース、ドレイン及びデータ線を覆う第２誘電体層と、
前記第２誘電体層上に配置され、前記ドレインに電気的に接続される画素電極と、
を含み、
前記チャネル層は、前記第１開口部上に配置される第２開口部を有し、前記第１開口部は、前記第２開口部によって露出され、
前記データ線と前記ソースとの間に電気的に接続される補助線をさらに含み、前記補助線、データ線及びソースは、第３開口部を形成する画素構造体。
【請求項４】
共通電圧に電気的に接続するために相応しい共通線をさらに含み、前記共通線の一部は前記画素電極の下に配置され、前記共通線の他部はデータ線の下に配置される請求項３に記載の画素構造体。
【請求項５】
前記ソースは、前記第１開口部上に配置される第３切欠部を有し、前記ドレインの一端は、前記第３切欠部内に配置される請求項３に記載の画素構造体。
【請求項６】
前記走査線の一部は、前記第３開口部内に配置される請求項３に記載の画素構造体。
【請求項７】
請求項２に記載の画素構造体を修理するために相応しい画素構造体の修理方法であり、
前記画素電極が前記ゲートと前記ソースとから電気的に絶縁されるように、前記第１切欠部と前記画素電極との間の前記ドレインを切断し、
前記データ線に前記共通線を接続し、
前記画素電極に前記共通線を接続し、
前記データ線と前記画素電極とが前記共通電圧から電気的に絶縁されるように、前記共通線を切断することを含む画素構造体の修理方法。
【請求項８】
前記ドレインを切断する方法は、レーザー切断工程を含む請求項７に記載の修理方法。
【請求項９】
前記共通線と前記データ線とを接続する方法は、レーザー核融合工程を含む請求項７に記載の修理方法。
【請求項１０】
前記共通線と前記画素電極とを接続する方法は、レーザー核融合工程を含む請求項７に記載の修理方法。
【請求項１１】
前記共通線を切断する方法は、レーザー切断工程を含む請求項７に記載の修理方法。
【請求項１２】
請求項４に記載の画素構造体を修理するために相応しい画素構造体の修理方法であり、
前記画素電極が前記ゲートと前記ソースとから電気的に絶縁されるように、前記ゲートと前記画素電極との間の前記ドレインを切断し、
前記データ線に前記共通線を接続し、
前記画素電極に前記共通線を接続し、
前記データ線と前記画素電極とが前記共通電圧から電気的に絶縁されるように、前記共通線を切断することを含む画素構造体の修理方法。
【請求項１３】
請求項６に記載の画素構造体を修理するために相応しい画素構造体の修理方法であり、
前記データ線が補助線を通して前記ソースに伝導されるように、前記走査線の両側上の前記データ線を切断することを含む画素構造体の修理方法。
【請求項１４】
前記走査線の両側上の前記データ線を切断する方法は、レーザー切断工程を含む請求項１３に記載の修理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素構造体とその修理方法に関する。特に、本発明は、液晶表示パネルの表示品質を改善することができる画素構造体とその修理方法に関する。
【背景技術】
【０００２】
最近、マルチメディア技術の開発は、主として半導体素子または表示装置の改良に帰されることができる。表示装置において、薄膜トランジスタ液晶表示装置（ＴＦＴ−ＬＣＤ）は、高画質、高い空間利用性、低電力消費、低い放射強度などのような利点で、次第に市場において主流製品になっている。
【０００３】
典型的なＴＦＴ−ＬＣＤは、主として薄膜トランジスタアレイ基板、対向基板及びそれらの２つの基板の間に配置された液晶層を含む。ここで、薄膜トランジスタアレイ基板は、主に基板、アレイの基板上に配列された薄膜トランジスタ、画素電極、走査線及びデータ線を含む。一般に、走査線とデータ線は、対応する画素構造に信号を伝達することができる。
【０００４】
図１Ａは、従来の画素構造体の部分的な概略図であり、図１Ｂは、ラインＡ−Ａ’に沿った図１Ａの断面概略図である。図１Ａと図１Ｂを同時に参照して下さい。従来の画素構造体１２０は、基板１１０上に作製される。画素構造体１２０は、主に薄膜トランジスタ１２２、画素電極１２４、走査線１２６及びデータ線１２８を含む。ここで、薄膜トランジスタ１２２は、画素電極１２４に電気的に接続され、薄膜トランジスタ１２２は、ボトムゲートを有する。図１Ｂに示されるように、薄膜トランジスタ１２２は、基板１１０上に配置されているが、主にゲート１２２ａ、チャネル層１２２ｂ、ソース１２２ｃ及びドレイン１２２ｄを含み、薄膜トランジスタ１２２のドレイン１２２ｄは、コンタクトホールＨを通して画素電極１２４に電気的に接続される。図１に示されるように、適当な電圧は、走査線１２６とデータ線１２８によって薄膜トランジスタ１２２に伝達されることができ、その電圧は、薄膜トランジスタ１２２を通して画素電極１２４に伝達される。
【０００５】
ゲート１２２ａとドレイン１２２ｄが部分的に重畳されるので、寄生容量Ｃｇｄがゲート１２２ａとドレイン１２２ｄとの間に生成されるかもしれないことは注目すべきことである。図１Ａにおいて、参照番号１０は、ドレイン１２２ｄとゲート１２２ａとの間の重畳領域を印づけている。さらに、寄生容量Ｃｇｄの静電容量値は、重畳領域１０の面積に比例する。寄生容量Ｃｇｄは、ＲＣ遅延を引き起こすかもしれず、そのため、荷電された画素電極１２４のフィードスルー電圧は、所定の電圧に達することができない。すなわち、荷電された画素電極１２４のフィードスルー電圧は、寄生容量Ｃｇｄの静電容量値に従って変化するかもしれない。
【０００６】
画素構造体１２０の製造において、それぞれのゲート１２２ａとドレイン１２２ｄの重畳領域は、等しくあるべきである。しかしながら、薄膜トランジスタアレイ基板の製造において、フォトマスクの調整誤差または機械の振動などのために、それぞれのフォトマスクのフォトリソグラフィ工程において、いわゆるオーバーレイシフトがありえ、そのオーバーレイシフトは、大きなパネルの製造においてより深刻であるかもしれない。さらに、部分的にゲート１２２ａとドレイン１２２ｄとの間のオーバーレイシフトが大きくなり過ぎると、その領域の寄生容量Ｃｇｄの静電容量値と他の領域の寄生容量Ｃｇｄの静電容量値との差が大きくなり、その結果、それぞれの領域において、フィードスルー電圧のムラをもたらす。したがって、荷電された画素電極１２４のフィードスルー電圧は、所定の電圧に達しないので、画素構造体１２０を用いた液晶表示パネルで表示ムラが生じる。
【０００７】
さらに、薄膜トランジスタアレイ基板の製造工程において、画素構造体１２０の一部は、必然的に欠陥を有し、正常に動作することができない。画像を表示すると、その欠陥は、液晶表示パネルに輝点または輝線を生じさせるかもしれない。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、液晶表示パネルの表示品質を改善することができる画素構造体を提供することを目的とする。また、本発明は、画素構造体を修理するために適当な画素構造体の修理方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
したがって、本発明は、液晶表示パネルの表示品質を改善することができる画素構造体を提供することを目的とする。
【００１０】
本発明の他の態様によれば、画素構造体の修理方法は、欠陥を有する画素構造体を修理するために提供される。
【００１１】
本発明の他の態様によれば、液晶表示パネルの表示品質を改善することができる他の画素構造体が提供される。
【００１２】
本発明の他の態様によれば、液晶表示パネル上の輝点を避けるための上述の他の画素構造体を修理するために、画素構造体の修理方法が提供される。
【００１３】
本発明の他の態様によれば、液晶表示パネル上の輝線を避けるために、上述の他の画素構造体を修理する画素構造体の修理方法が提供される。
【００１４】
上記及び他の目的を達成するために、本発明は、走査線、ゲート、第１誘電体層、チャネル層、ソース、ドレイン、データ線、第２誘電体層及び画素電極を含む画素構造体を提供する。ここで、ゲートは走査線に電気的に接続されていて、第１切欠部を有する。第１誘電体層は、走査線とゲートを覆う。チャネル層は、ゲート上の第１誘電体層上に配置され、第１切欠部によって露出される。ソースとドレインは、チャネル層上に配置される。ドレインの一部は、第１切欠部上に位置する。データ線は、第１誘電体層上に配置され、ソースに電気的に接続される。第２誘電体層は、ソース、ドレイン及びデータ線を覆う。画素電極は、第２誘電体層上に配置され、ドレインに電気的に接続される。
【００１５】
本発明の一実施形態によれば、チャネル層は、第１切欠部上に第２切欠部を有していてもよく、第１切欠部は第２切欠部によって露出される。
【００１６】
本発明の一実施形態によれば、画素構造体は、共通電圧に電気的に接続されるために相応しい共通線をさらに含み、ここで、共通線の一部は、画素電極の下に配置され、共通線の他部は、データ線の下に配置される。
【００１７】
本発明は、上述の画素構造体を修理するために相応しい画素構造体の修理方法を提供する。画素構造の修理方法は、次のステップを含む。第１に、画素構造体がソースから電気的に絶縁されるように、第１切欠部と画素電極との間のドレインが切断される。次に、共通線はデータ線に接続される。次に、共通線は画素電極に接続される。それから、データ線と画素電極とが共通電圧から電気的に絶縁されるように、共通線は切断される。
【００１８】
本発明の一実施形態によれば、ドレインを切断する方法は、レーザー切断工程を含んでもよい。
【００１９】
本発明の一実施形態によれば、共通線とデータ線とを接続する方法は、レーザー核融合工程を含んでもよい。
【００２０】
本発明の一実施形態によれば、共通線と画素電極とを接続する方法は、レーザー核融合工程を含んでもよい。
【００２１】
本発明の一実施形態によれば、共通線を切断する方法は、レーザー切断工程を含んでもよい。
【００２２】
本発明は、画素構造体をさらに提供する。その画素構造体は、走査線、ゲート、第１誘電体層、チャネル層、ソース、ドレイン、データ線、第２誘電体層及び画素電極を含む。ここで、ゲートは走査線に電気的に接続され、第１開口部を有する。第１誘電体層は、走査線とゲートとを覆う。チャネル層は、ゲート上の第１誘電体層上に配置され、第１開口部によって露出される。ソースとドレインは、チャネル層上に配置され、ここで、ドレインの一部は、第１開口部上に位置する。データ線は、第１誘電体層上に配置され、ソースに電気的に接続される。第２誘電体層は、ソース、ドレイン及びデータ線を覆う。画素電極は、第２誘電体層上に配置され、ドレインに電気的に接続される。
【００２３】
本発明の一実施形態によれば、画素構造体は、共通電圧に電気的に接続されるために相応しい共通線をさらに含んでいてもよく、共通線の一部は、画素電極の下に配置され、共通線の他部は、データ線の下に配置される。
【００２４】
本発明の一実施形態によれば、ソースは第１開口部上の第３切欠部を有してもよく、ドレインの一端は、第３切欠部内に配置される。
【００２５】
本発明の一実施形態によれば、画素構造体は、データ線とソースとの間に電気的に接続される補助線をさらに含み、その補助線、データ線及びソースは、第３開口部を形成する。さらに、走査線の一部は、第３開口部内に配置される。
【００２６】
本発明の一実施形態によれば、チャネル層は、第１開口部上に第２開口部を有してもよく、第１開口部は、第２開口部によって露出される。
【００２７】
本発明は、上述の画素構造体を修理するために相応しい画素構造体の修理方法をさらに提供する。画素構造体の修理方法は、次のステップを含む。第１に、画素電極がゲートとソースとから電気的に絶縁されるように、ゲートと画素電極との間のドレインは切断される。次に、共通線は、データ線に接続される。次に、共通線は、画素電極に接続される。それから、データ線と画素電極とが共通電圧から電気的に絶縁されるように、共通線は切断される。
【００２８】
本発明の一実施形態によれば、ドレインを切断する方法は、レーザー切断工程を含んでもよい。
【００２９】
本発明の一実施形態によれば、共通線とデータ線とを接続する方法は、レーザー核融合工程を含んでもよい。
【００３０】
本発明の一実施形態によれば、共通線と画素電極とを接続する方法は、レーザー核融合工程を含んでもよい。
【００３１】
本発明の一実施形態によれば、共通線を切断する方法は、レーザー切断工程を含んでもよい。
【００３２】
本発明は、上述の他の画素構造体を修理するために適当な画素構造体の修理方法をさらに提供する。画素構造体の修理方法は、次のステップを含む。データ線が補助線を通してソースに伝導されるように、データ線は、走査線の両側で切断される。ここで、走査線の両側上のデータ線を切断する方法は、レーザー切断工程を含んでもよい。
【００３３】
要約すれば、本発明の画素構造体において、ゲートが切欠部または開口部を有し、ドレインの一部がそのゲートの切欠部または開口部内に配置されるので、オーバーレイシフトを引き起こすフォトマスクの調整誤差がある場合、ドレインとゲートとの間の重畳領域は、同様に残っている。すなわち、オーバーレイシフトがある場合は、ドレインとその下に配置されるゲートとの間の寄生容量は、依然として同じ静電容量値のままである。画素構造体が液晶表示パネルに加工されるとき、液晶表示パネルの表示ムラは避けることができ、良い画像品質を得ることができる。さらに、画素構造体の修理方法は、液晶表示パネルの上の輝点または輝線を避けるために欠陥を有する画素構造体を修理することもできる。
【００３４】
本発明の範囲にある、前述の目的または他の目的、特徴、利点を達成するために、図面を用いた好ましい実施形態は、以下に詳細に記述される。
【００３５】
前述の概略的な説明と以下の詳細な説明は共に例示的なものであって、特許請求の範囲に記載された発明のさらなる説明のために提供されるものであることは理解されるはずである。
【発明を実施するための最良の形態】
【００３６】
添付した図面は、本発明のさらなる理解のために提供されるものであり、本明細書に組み込まれ、その一部を構成する。図面は、詳細な説明と共に本発明の実施形態を例示し、本発明の原理を説明するのに役立つ。図１Ａは、従来の画素構造体の部分的な概略図である。図１Ｂは、ラインＡ−Ａ’に沿った図１Ａの断面概略図である。図２Ａは、本発明の第１実施形態による画素構造体の部分的な拡大図である。図２Ｂは、ラインＢ−Ｂ’に沿った図２Ａの断面概略図である。図３Ａは、本発明の第２実施形態による画素構造体の部分的な拡大図である。図３Ｂは、ラインＣ−Ｃ’に沿った図３Ａの断面概略図である。図４Ａは、本発明の第３実施形態による画素構造体の部分的な拡大図である。図４Ｂは、ラインＤ−Ｄ’に沿った図４Ａの断面概略図である。図５Ａは、本発明の第４実施形態による画素構造体の部分的な拡大図である。図５Ｂは、ラインＥ−Ｅ’に沿った図５Ａの断面概略図である。
【００３７】
（第１実施形態）
図２Ａは、本発明の第１実施形態による画素構造体の部分的な拡大図であり、図２Ｂは、ラインＢ−Ｂ’に沿った図２Ａの断面概略図である。図２Ａと図２Ｂを同時に参照して、本実施形態の画素構造体２００は基板１１０の上に作製される。その基板１１０は、ガラス基板、石英基板、あるいは適当な材料の他の基板であり得る。その画素構造体２００は、走査線２１０、ゲート２２０、第１誘電体層２３０、チャネル層２４０、ソース２５０、ドレイン２６０、データ線２７０、第２誘電体層２８０及び画素電極２９０を含む。それらの部材の位置関係は、以下に記述されるだろう。
【００３８】
ゲート２２０は、走査線２１０に電気的に接続され、第１切欠部（ノッチ）２２０ａを有する。第１誘電体層２３０は、走査線２１０とゲート２２０を覆う。チャネル層２４０は、ゲート２２０上の第１誘電体層２３０上に配置され、第１切欠部２３０によって露出される。ソース２５０とドレイン２６０は、チャネル層２４０上に配置される。ドレイン２６０の一部は、第１切欠部２２０ａの上に位置する。データ線２７０は、第１誘電体層２３０上に配置され、ソース２５０に電気的に接続される。第２誘電体層２８０は、ソース２５０、ドレイン２６０及びデータ線２７０を覆う。画素電極２９０は、第２誘電体層２８０上に配置され、ドレイン２６０に電気的に接続される。
【００３９】
上述の通り、画素構造体２００の走査線２１０は、アルミニウム合金の導線、または適当な導電材料からなる他の導線であり得る。ゲート２２０は、クロム電極、アルミニウム合金電極、または他の適当な導電材料からなる電極であり得る。第１誘電体層２３０の材料は、窒化珪素、窒化酸化珪素、または他の適当な材料であり得る。チャネル層２４０は、アモルファスシリコン、ポリシリコン、または他の適当な材料からなるフィルム層であり得る。ソース２５０とドレイン２６０は、アルミニウム合金電極、または他の適当な導電材料からなる電極であり得る。データ線２７０は、アルミニウム合金の導線、または適当な導電材料からなる他の導線であり得る。第２誘電体層２８０の材料は、窒化珪素、窒化酸化珪素、または他の適当な材料であり得る。画素電極２９０は、透過電極、反射電極または透過反射電極でありえ、画素電極２９０の材料は、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、金属、または他の導電材料であってもよい。
【００４０】
本実施形態において、画素構造体２００のチャネル層２４０は、第１切欠部２２０ａ上に第２切欠部２４０ａを有しており、第１切欠部２２０ａは、第２切欠部２４０ａによって露出される。本実施形態において、画素構造体２００は、オーミック接触層ｍ１を含んでもよく、オーミック接触層ｍ１は、Ｎ型ドーピングされたアモルファスシリコン、または他の適当な材料からなるフィルム層であり得る。オーミック接触層ｍ１は、チャネル層２４０、ソース２５０及びドレイン２６０の間に配置される。さらに、画素構造体２００は、共通線Ｃｓをさらに含んでいてもよく、共通電圧（図示略）は共通線Ｃｓに印加され、共通線Ｃｓは、アルミニウム合金の導線、または適当な導電材料からなる他の導線であり得る。共通線Ｃｓの一部は、画素電極２９０の下に配置され、共通線Ｃｓの他部はデータ線２７０の下に配置される。
【００４１】
図２Ａに示されるように、ドレイン２６０は、ゲート２２０に部分的に重畳しており、その重畳領域は、参考番号Ｓ１０とＳ２０で印を付けられている。ドレイン２６０とゲート２２０が部分的に重畳されるので、寄生容量Ｃｇｄがドレイン２６０とゲート２２０との間に生じるかもしれない。さらに、寄生容量Ｃｇｄの静電容量値は、重畳領域Ｓ１０とＳ２０の面積の合計に比例する。画素構造体２００の製造工程において、ドレイン２６０の一部がゲート２２０の第１切欠部２２０ａ内に配置されるので、画素構造体２００の製造工程において、幾らかの機械の調整誤差または振動があり、それは、ドレイン２６０とゲート２２０との間に若干の重畳変化をもたらす。しかしながら、重畳領域Ｓ１０とＳ２０の合計は、同じようにそのまま残っている。すなわち、ドレイン２６０とその下に配置されるゲート２２０との間の寄生容量Ｃｇｄは、依然として同じ静電容量値を保持する。したがって、それぞれの領域のＲＣ遅延は類似しているので、荷電された画素電極２９０のフィードスルー電圧は、互いにほぼ等しい。その薄膜トランジスタアレイ基板がさらに液晶表示ディスプレイパネルに加工される場合、ディスプレイのムラは改善されるであろう。換言すれば、画素構造体２００を有する液晶表示ディスプレイパネルは、良い表示品質を有しているであろう。
【００４２】
画素構造体の製造工程において、画素構造体２００が幾らかの欠陥を有し、正常に動作することができない場合には、画素構造体２００を有する液晶ディスプレイパネル上に輝点（ブライトスポット）が生じるであるであろう。この時、欠陥を有する画素構造体２００は修理されることができる。
【００４３】
図２Ａを参照し続けると、画素構造体２００の修理方法は、以下のステップを含む。第１に、第１切欠部２２０ａと画素電極２９０との間に配置されるドレイン２６０は、切断され（すなわち、ドレイン２６０は、切断線Ｌ１に沿って切断される）、それによって、画素電極２９０は、ゲート２２０とソース２５０とから電気的に絶縁される。次に、共通線Ｃｓは、それぞれ溶融点Ｗ１とＷ２において、データ線２７０と画素電極２９０に接続される。それから、共通線Ｃｓは、切断される（すなわち、共通線Ｃｓが切断線Ｌ２に沿って切断される）ので、共通電圧は、データ線２７０と画素電極２９０とに影響を与えないであろう。
【００４４】
画素構造体２００の修理方法において、ドレイン２６０と共通線Ｃｓとを切断する方法は、レーザー切断工程または他の適当な方法を含み、共通線Ｃｓとデータ線２７０とを接続する方法と、共通線Ｃｓと画素電極２９０とを接続する方法は、レーザー核融合工程または他の適当な方法を含むことは注意すべきことである。
【００４５】
（第２実施形態）
図３Ａは、本発明の第２実施形態による画素構造体の部分的な拡大図であり、図３Ｂは、ラインＣ−Ｃ’に沿った図３Ａの断面概略図である。図３Ａと図３Ｂを同時に参照して、本発明の画素構造体３００は、走査線２１０、ゲート３２０、第１誘電体層２３０、チャネル層３４０、ソース３５０、ドレイン３６０、データ線２７０、第２誘電体層２８０及び画素電極２９０を含む。ここで、走査線２１０、第１誘電体層２３０、データ線２７０、第２誘電体層２８０及び画素電極２９０は、第１実施形態に記載されたものと同じものである。ゲート３２０は、走査線２１０に電気的に接続されており、第１開口部３２０ａを有する。チャネル層３４０は、ゲート３２０上の第１誘電体層２３０上に配置され、第１開口部３２０ａによって露出される。ソース３５０とドレイン３６０は、チャネル層３４０上に配置される。ドレイン３６０の一部が、第１開口部３２０ａ上に位置している。
【００４６】
本実施形態において、ソース３５０は、第１開口部３２０ａ上に配置される第３切欠部３５０ａを有し、ドレイン３６０の一端は、第３切欠部３５０ａ内に配置される。チャネル層２４０は、第１開口部３２０ａ上に配置される第２開口部３４０ａを有し、第１開口部３２０ａは、第２開口部３４０ａによって露出される。さらに詳細には、第３切欠部３５０ａは、第２開口部３４０ａ上に配置される。さらに、画素構造体３００は、オーミック接触層ｍ２をさらに含み、オーミック接触層ｍ２は、例えば、Ｎ型ドーピングされたアモルファスシリコンまたは他の適当な材料からなるフィルム層である。オーミック接触層ｍ２は、チャネル層３４０、ソース３５０及びドレイン３６０の間に配置される。
【００４７】
画素構造体３００が共通線Ｃｓを含んでもよく、共通電圧が共通線Ｃｓに印加されるということは注意すべきことである。共通線Ｃｓの一部は、画素電極２９０の下に配置され、共通線Ｃｓの他部は、データ線２７０の下に配置される。
【００４８】
第１実施形態と同様に、ドレイン３６０とゲート３２０は部分的に重畳されるので、寄生容量Ｃｇｄは、ドレイン３６０とゲート３２０との間に形成されるかもしれない。画素構造体３００の製造工程において、ドレイン３６０とゲート２２０との間にオーバーレイシフトがある場合、ドレイン３６０の一部は、ゲート３２０の第１開口部３２０ａ内に配置されるので、重畳領域Ｓ３０は同じようにそのまま残っている。寄生容量の静電容量値Ｃｇｄは、重畳領域Ｓ３０の面積に比例するので、ドレイン３６０とゲート３２０との間の寄生容量Ｃｇｄは、ドレイン３６０とゲート２２０との間にオーバーレイシフトがあるという状況下で、そのまま残っている。画素構造体３００を有している薄膜トランジスタアレイ基板がさらに液晶表示ディスプレイパネルに加工されるとき、ディスプレイムラは十分に改善されることができる。換言すれば、画素構造体３００からなる液晶表示ディスプレイパネルは、良い表示品質を有する。
【００４９】
画素構造体３００の修理方法は、画素構造体２００の修理方法と同様である。図３Ａを参照し続けると、画素構造体３００の修理方法は、以下のステップを含む。第１に、ゲート３２０と画素電極２９０との間のドレイン３６０は、切断され（すなわち、ドレイン３６０は、切断線Ｌ３に沿って切断される）、画素電極２９０は、ゲート３２０とソース３５０から電気的に絶縁される。次に、共通線Ｃｓは、それぞれ溶融点Ｗ３とＷ４において、データ線２７０と画素電極２９０に接続される。それから、共通線Ｃｓは、切断される（すなわち、共通線Ｃｓが切断線Ｌ４に沿って切断される）ので、共通電圧（図示略）は、データ線２７０と画素電極２９０とに印加されないであろう。換言すれば、共通電圧は、データ線２７０と画素電極２９０とに影響を与えないであろう。
【００５０】
画素構造体２００の修理方法と同様に、画素構造体３００の修理方法において、ドレイン３６０と共通線Ｃｓとを切断する方法は、レーザー切断工程または他の適当な方法を含み、共通線Ｃｓとデータ線２７０とを接続する方法と、共通線Ｃｓと画素電極２９０とを接続する方法は、レーザー核融合工程または他の適当な方法を含む。
【００５１】
（第３実施形態）
図４Ａは、本発明の第３実施形態による画素構造体の部分的な拡大図であり、図４Ｂは、ラインＤ−Ｄ’に沿った図４Ａの断面概略図である。図４Ａと図４Ｂを同時に参照して、本発明の画素構造体４００は、画素構造体３００の変形例である。その差異は、画素構造体４００が補助線４１０をさらに含み、その補助線４１０は、データ線２７０とソース３５０との間に電気的に接続されるということである。補助線４１０の材料は、データ線２７０とソース３５０の材料と同じものであり得る。補助線４１０、データ線２７０及びソース３５０は、第３開口部４１０ａを形成する。さらに、走査線２１０の一部は、第３開口部４１０ａ内に配置される。
【００５２】
本実施形態の画素構造体４００とその修理方法の利点は、第２実施形態に記述されたものと同様である。詳細は、ここでは繰り返されない。しかしながら、画素構造体４００において、本発明は、データ線２７０の走査線２１０上の破断部（ブレイクライン）と、データ線２７０と走査線２１０との間の短絡とを修理するための他の修理方法をさらに提供する。その修理方法は、以下に記述されるであろう。
【００５３】
一般に、急勾配のために走査線上の位置に橋渡しされた際にデータ線２７０は破壊されるかもしれない。破壊されたデータ線２７０は、ゲート線のテーパー部上で生じたオープンソースラインと呼ばれる。さらに、画素構造体４００の製造工程において、幾らかの異物がデータ線２７０と走査線２１０に入り、短絡をもたらすかもしれない。ゲート線のテーパー部上で生じるオープンソースライン、または、データ線２７０と走査線との間の短絡が発生すると、データ線２７０が補助線４１０とソース３５０を通って伝導されることができるように、データ線２７０は走査線２７０の両側で切断される（すなわち、データ線２７０は、切断線Ｌ５、Ｌ６に沿って切断される）。さらに、走査線２１０の両側にあるデータ線２７０を切断する方法は、レーザー切断工程または他の適当な方法を含んでもよい。
【００５４】
（第４実施形態）
図５Ａは、本発明の第４実施形態による画素構造体の部分的な拡大図であり、図５Ｂは、ラインＥ−Ｅ’に沿った図５Ａの断面概略図である。図５Ａと図５Ｂを同時に参照して、本実施形態の画素構造体５００は、画素構造体３００の変形例である。差異は、ソース５５０の一部がゲート５１０を覆っていないということである。画素構造体５００が動作されたとき、そのような設計は、ソース５５０とゲート５１０との間の寄生容量Ｃｓｄと符号ひずみを減らすことができる。
【００５５】
本実施形態の画素構造体５００とその修理方法の利点は、第２実施形態に記述されたものと同様であるので、詳細は、ここでは繰り返されない。
【００５６】
要約すれば、本発明の画素構造体とその修理方法は、少なくとも以下の利点を有する。
【００５７】
第１に、画素構造体の製造工程において、ドレインの一部は、第１切欠部または開口部に配置されるので、幾らかの機械の調整誤差または振動は、ドレインとゲートとの間にオーバーレイシフトをもたらすかもしれないけれども、ドレインとゲートとの間の重畳領域は、依然として同じままで残っていることができる。すなわち、ドレインとその下に配置されるゲートとの間の寄生容量Ｃｇｄは、依然として同じ静電容量値を保持することができる。したがって、それぞれの領域のＲＣ遅延は同様であるので、荷電された画素電極のフィードスルー電圧は、互いにほぼ等しい。
【００５８】
第２に、本発明の画素構造体の修理方法は、液晶ディスプレイパネル上の輝点または輝線を形成することを避けるために、欠陥を有する画素構造体を修理することができる。したがって、液晶ディスプレイパネルのゼロ−グレア比（zero-glare ratio）は、改善されることができ、液晶ディスプレイパネルの製造コストをさらに減少させることができる。
【００５９】
第３に、この画素構造体の製造またはその修理方法は、現在の製造処理に互換性がある。そのため、フォトマスクの設計の変更を除いては、追加的な製造装置は必要ではない。
【００６０】
本発明の範囲や精神から逸脱されることなく種々の修正や変形が本発明の構造体に対してなされる得ることは、当業者にとって明らかであろう。前述において、本発明は、添付された特許請求の範囲及びその同等物の範囲内で、提供されたこの発明の修正または変形を含むことを意図する。
【図面の簡単な説明】
【００６１】
【図１Ａ】図１Ａは、従来の画素構造体の部分的な概略図である。
【図１Ｂ】図１Ｂは、ラインＡ−Ａ’に沿った図１Ａの断面概略図である。
【図２Ａ】図２Ａは、本発明の第１形態による画素構造体の部分的な拡大図である。
【図２Ｂ】図２Ｂは、ラインＢ−Ｂ’に沿った図２Ａの断面概略図である。
【図３Ａ】図３Ａは、本発明の第２形態による画素構造体の部分的な拡大図である。
【図３Ｂ】図３Ｂは、ラインＣ−Ｃ’に沿った図３Ａの断面概略図である。
【図４Ａ】図４Ａは、本発明の第３形態による画素構造体の部分的な拡大図である。
【図４Ｂ】図４Ｂは、ラインＤ−Ｄ’に沿った図４Ａの断面概略図である。
【図５Ａ】図５Ａは、本発明の第４形態による画素構造体の部分的な拡大図である。
【図５Ｂ】図５Ｂは、ラインＥ−Ｅ’に沿った図５Ａの断面概略図である。
【符号の説明】
【００６２】
１０  重畳領域
１１０  基板
１２０、２００、３００、４００、５００  画素構造体
１２２  薄膜トランジスタ
１２２ａ、２２０、３２０、５２０  ゲート
１２２ｂ、２４０、３４０、５４０  チャネル層
１２２ｃ、２５０、３５０、５５０  ソース
１２２ｄ、２６０、３６０  ドレイン
１２４、２９０  画素電極
１２６、２０１  走査線
１２８、２７０  データ線
２２０ａ  第１切欠部
２３０  第１誘電体層
２４０ａ  第２切欠部
２８０  第２誘電体層
３２０ａ  第１開口部
３４０ａ  第２開口部
３５０ａ  第３切欠部
４１０  補助線
４１０ａ  第３開口部
Ｃｓ  共通線
Ｈ  コンタクトホール
ｍ１、ｍ２  オーミック接触層
Ｓ１０、Ｓ２０、Ｓ３０  重畳領域
Ｗ１、Ｗ２  溶融点
【図１Ａ】
0004642700.tif 000002
【図１Ｂ】
0004642700.tif 000003
【図２Ａ】
0004642700.tif 000004
【図２Ｂ】
0004642700.tif 000005
【図３Ａ】
0004642700.tif 000006
【図３Ｂ】
0004642700.tif 000007
【図４Ａ】
0004642700.tif 000008
【図４Ｂ】
0004642700.tif 000009
【図５Ａ】
0004642700.tif 000010
【図５Ｂ】
0004642700.tif 000011