(57)【特許請求の範囲】
【請求項１】
絶縁性誘電体基板の表面にレーザ光照射により形成された少なくとも１以上の間隙部を挟んで対向する一対の表面容量電極膜層と、前記間隙部を覆ってかつ前記間隙部間を充填する少なくとも複数層の誘電体膜層と、前記誘電体膜層及び前記表面容量電極膜層の少なくとも一部を覆う保護膜層と、を形成してなるコンデンサの構造であって、
前記保護膜層をコンデンサの性能の低下を防止するため着色顔料を含有しないガラスペーストにより透明又は半透明にするとともに、前記絶縁性誘電体基板の裏面に前記透明又は半透明の保護層を通して見える前記誘電体膜層とは異なる色を、着色した絶縁膜層を形成したことを特徴とする厚膜チップコンデンサ。
【請求項２】
前記間隙部の形状は、直線状、蛇行状、又はこれらの組み合わせであることを特徴とする請求項１記載の厚膜チップコンデンサ。
【請求項３】
絶縁性誘電体基板の表面に表面容量電極膜層を形成する工程と、前記表面容量電極膜層を少なくとも１以上の間隙部をレーザ光の照射によって直線状、蛇行状又はこれらの組み合わせの形状に分断して対向する一対の表面容量電極膜層を形成する工程と、前記間隙部を覆ってかつ前記間隙部間を充填する誘電体膜層を複数層形成する工程と、前記誘電体膜層を覆い、かつコンデンサの性能の低下を防止するため着色顔料を含有しないガラスペーストで透明又は半透明に保護膜を形成する工程と、さらに前記絶縁性誘電体基板の裏面には前記透明又は半透明の保護膜層を通して見える前記誘電体膜層の色と異なる色を着色した絶縁膜層を形成する工程とを含むことにより、コンデンサの表裏を判別できるようにしたことを特徴とする厚膜チップコンデンサの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、厚膜チップコンデンサ及びその製造方法に関し、特に、各種静電容量を精度よくかつ低コストで得るための改良に関する。
【０００２】
【従来の技術】
従来の厚膜チップコンデンサは、図８にその断面図、図９にその製造工程をそれぞれ示すように、アルミナセラミック基板１上（図９（ａ））に、互いに平行方向に離間して厚膜形成された一対の厚膜からなる表面容量電極膜層３（図９（ｂ））と、これら表面容量電極膜層３間に形成した誘電体膜層６（図９（ｃ））と、この誘電体膜層６を覆うオーバーコートガラスからなる保護膜層７（図９（ｄ））とから主要部が構成されている。これは、セラミック基板上に下部電極、誘電体膜層、上部電極を形成してなる、いわゆる積層構造を有する厚膜チップコンデンサに比較して製造工程数及び回路部品数を低減することができるという点で優れている。
【０００３】
【発明が解決しようとする課題】
しかし、上記従来の厚膜チップコンデンサでは、間隙部５を挟んで互いに隔離する容量電極膜層３を、厚膜印刷によって形成するために、間隙部５の形状がスクリーン印刷精度に依存することとなり、精度の良い間隙部５を形成することができなかった。このため、複雑な形状または狭小幅の間隙部５を形成することが困難であった。具体的には、スクリーン印刷による間隙部５の幅及びその蛇行幅は１００μｍ程度が限度であり、これ以上狭くすると、カスレ・ダレ等による短絡などの印刷不良が生じていた。
【０００４】
また、各種容量のコンデンサを得るためには、間隙部５の間隔、数、または形状を適宜変更して容量値を調整する必要があった。そのため、間隙部５を形成する際に用いるスクリーンマスクが複数必要となり、製造コストを引き上げることなっていた。
【０００５】
さらに、誘電体膜層６を覆う保護膜層７に含まれた着色顔料によってコンデンサのＱ値（Quality factor）が低下してしまうという問題があった。
【０００６】
本発明は上記従来の課題を解決するためになされたものであり、その目的は、所望の静電容量を精度よく実現できるとともに、様々な静電容量のコンデンサを少量であっても低コストで製造できる、少量多品種生産に向いた厚膜チップコンデンサを提供することにある。
【０００７】
また、本発明の他の目的は、上記目的に加えて、各種スクリーンマスクを必要しないで製造できる厚膜チップコンデンサを提供することにある。
【０００８】
また、本発明のさらに他の目的は、上記目的に加えて、保護膜層の含有物に起因してその性能を低下させることのない厚膜チップコンデンサを提供することにある。
【０００９】
また、本発明のさらに他の目的は、上記目的に加えて、従来の厚膜印刷による素子形成のための既存設備をそのまま利用できる厚膜チップコンデンサの製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明では、絶縁性誘電体基板の表面にレーザ光照射により形成された少なくとも１以上の間隙部を挟んで対向する一対の表面容量電極膜層と、前記間隙部を覆ってかつ前記間隙部間を充填する少なくとも複数層の誘電体膜層と、前記誘電体膜層及び前記表面容量電極膜層の少なくとも一部を覆う保護膜層と、を形成してなるコンデンサの構造であって、前記保護膜層をコンデンサの性能の低下を防止するため着色顔料を含有しないガラスペーストにより透明又は半透明にするとともに、前記絶縁性誘電体基板の裏面に前記透明又は半透明の保護層を通して見える前記誘電体膜層とは異なる色を、着色した絶縁膜層を形成したことを特徴とする厚膜チップコンデンサが提供される。
これにより、所望の静電容量を精度よく実現することができ、また様々な静電容量のコンデンサを低いコストで提供できる。
【００１１】
また、上記厚膜チップコンデンサにおいて、前記間隙部の形状は、直線状、蛇行状、又はこれらの組み合わせであることとし、さらに、前記誘電性誘電体基板の表裏両面に、前記電極膜層、前記間隙部、前記誘電体膜層、及び前記保護膜層が形成されることとすることも好ましい。
【００１２】
また、本発明の厚膜チップコンデンサの製造方法は、絶縁性誘電体基板の表面に表面容量電極膜層を形成する工程と、前記表面容量電極膜層を少なくとも１以上の間隙部をレーザ光の照射によって直線状、蛇行状又はこれらの組み合わせの形状に分断して対向する一対の表面容量電極膜層を形成する工程と、前記間隙部を覆ってかつ前記間隙部間を充填する誘電体膜層を複数層形成する工程と、前記誘電体膜層を覆い、かつコンデンサの性能の低下を防止するため着色顔料を含有しないガラスペーストで透明又は半透明に保護膜を形成する工程と、さらに前記絶縁性誘電体基板の裏面には前記透明又は半透明の保護膜層を通して見える前記誘電体膜層の色と異なる色を着色した絶縁膜層を形成する工程とを含むことにより、コンデンサの表裏を判別できるようにしたことを特徴とするものとした。
これにより、本発明の厚膜チップコンデンサは、従来の厚膜印刷による素子形成のための既存設備をそのまま利用して製造することができる。
【００１３】
【発明の実施の形態】
以下、本発明の厚膜チップコンデンサの実施の形態を添付図面に基づいて説明する。
【００１４】
（第１実施形態）
図１は本発明の第１実施形態の厚膜チップコンデンサの基本構成を示した基板長手方向の断面図である。この図に示すように、厚膜チップコンデンサＡは、絶縁性誘電体基板１、表面容量電極膜層３、間隙部５、誘電体膜層６、及び保護膜層７とからなる基本構成を有している。
【００１５】
すなわち、絶縁性誘電体基板１上には、少なくとも１以上の間隙部５を挟んで対向するように表面容量電極膜層３が形成されている。また、表面容量電極膜層３の上には、間隙部５を覆ってかつこれを充填する少なくとも１層以上の誘電体膜層６が形成されている。また、誘電体膜層６及び表面容量電極膜層３の少なくとも一部を覆うようにして保護膜層７が形成されている。
【００１６】
以下、厚膜チップコンデンサＡの製造工程を図１、図２及び図３を参照しながら説明する。ここで、図２は製造工程を説明するための平面図であり、図３は該製造工程のフローチャートである。
【００１７】
まず、図２（ａ）に示したアルミナセラミック等の絶縁性誘電体基板１の裏面に、同図（ｂ）のように、銀系の裏面電極膜層２をスクリーン印刷・焼成により形成する（ステップ３０１）。
【００１８】
つぎに、図２（ｃ）に示すように、絶縁性誘電体基板１の表面に、銀−パラジウム系の表面容量電極膜層３をスクリーン印刷・焼成により形成する（ステップ３０２）。
【００１９】
つぎに、図２（ｄ）に示すように、絶縁性誘電体基板１の裏面の裏面電極間に、誘電体膜層６の色とは異なる色相に着色したガラスペーストの印刷・焼成により、裏面絶縁膜層４を形成する（ステップ３０３）。
【００２０】
つぎに、図２（ｅ）に示すように、表面容量電極膜層３の略中央部に、この表面容量電極膜層３を分断するようにして、所望の静電容量値に合わせた間隙部５を、レーザ光の照射によって形成する（ステップ３０４）。ここで間隙部５は、所望の静電容量値に応じて、１つ又はそれ以上形成され、必要に応じて直線状や蛇行状の形状に形成されている。
【００２１】
つぎに、図２（ｆ）に示すように、間隙部５及び表面容量電極膜層３の少なくとも一部を覆ってかつ前記間隙部５内部を充填するように、チタン酸ストロンチウム含有ガラスペーストの印刷・焼成によって、誘電体膜層６を形成する（ステップ３０５）。ここで誘電体膜層６は、静電容量値が飽和する程度の厚みを持たせるため、所望容量値に応じて少なくとも１層以上重ねて印刷して形成されている。
【００２２】
つぎに、図２（ｇ）に示すように、誘電体膜層６を覆うように、透明または半透明の保護膜層７を、硼珪酸鉛ガラスペーストの印刷・焼成により形成する（ステップ３０６）。
【００２３】
つぎに、図２（ｈ）に示すように、絶縁性誘電体基板１を分割して棒状基板とし（ステップ３０７）、導電性材料の塗布・焼成または硬化により、表面容量電極膜層３と裏面電極膜層２とを導通する端面電極８を形成し（ステップ３０８）、前記棒状基板を個別基板に分割する（ステップ３０９）。
【００２４】
そして最後に、図１に示すように、裏面電極膜層２、表面容量電極膜３、及び端面電極８の各露出部分にニッケルめっきとはんだ又は錫系めっきを施してめっき層９を形成し（ステップ３１０）、本実施形態の厚膜チップコンデンサＡが完成する。
【００２５】
（第２実施形態）
図４は本発明の第２実施形態の厚膜チップコンデンサの基本構成を示した概略的な断面図である。この実施形態の厚膜チップコンデンサＡを構成する基本要素は第１実施形態とほぼ同じであるが、絶縁性誘電体基板１の裏面にも、容量電極膜層３ｂ、間隙部５ｂ、誘電体膜層６ｂ、及び保護膜層７ｂが形成されている点が異なる。
【００２６】
すなわち、絶縁性誘電体基板１表面及びその裏面には、少なくとも１以上の間隙部５ａ、５ｂを挟んで対向するように表面容量電極膜層３ａ及び裏面容量電極膜層３ｂがそれぞれ形成されている。また、表面、裏面容量電極膜層３ａ、３ｂの上には、間隙部５ａ、５ｂを覆ってかつそれを充填する少なくとも１層以上の誘電体膜層６ａ、６ｂが形成されている。また、誘電体膜層６ａ、６ｂ及び表面容量電極膜層３ａ、３ｂの少なくとも一部を覆うようにして保護膜層７ａ、７ｂがそれぞれ形成されている。
【００２７】
以下、厚膜チップコンデンサＡの製造工程を図４、図５及び図６を参照しながら説明する。ここで、図５は製造工程のフローチャートである。
【００２８】
まず、アルミナセラミック等の絶縁性誘電体基板１の表裏面に、銀−パラジウム系の表面容量電極膜層３ａと裏面容量電極膜層３ｂをスクリーン印刷・焼成により形成する（ステップ５０１、５０２）。
【００２９】
つぎに、表面容量電極膜層３ａと裏面容量電極膜層３ｂの略中央部に、これら表面容量電極膜層３ａ及び裏面容量電極膜層３ｂをそれぞれ分断するように、所望の静電容量値に合わせた間隙部５ａ、５ｂを、レーザ光の照射によってそれぞれ形成する（ステップ５０３）。ここで、間隙部５ａ、５ｂは、所望の静電容量値に応じて、１つ又はそれ以上形成され、必要に応じて直線状や蛇行状の形状に形成されている。図６に、表面に蛇行状の間隙部５ａが形成され、裏面に直線状の間隙部５ｂが形成された厚膜チップコンデンサＡの斜視図を概略的に示す。
【００３０】
つぎに、間隙部５ａ及び表面容量電極膜層３ａの少なくとも一部と、間隙部５ｂ及び裏面容量電極膜層３ｂの少なくとも一部とをそれぞれ覆い、かつ間隙部５ａ、５ｂをそれぞれ充填するように、チタン酸ストロンチウム含有ガラスペーストの印刷・焼成によって、誘電体膜層６ａ、６ｂをそれぞれ形成する（ステップ５０４）。
ここで誘電体膜層６ａ、６ｂは、静電容量値が飽和する程度の厚みを持たせるため、所望の容量値に応じて適宜その層の数を少なくとも１層またはそれ以上重ねて印刷する。
【００３１】
つぎに、誘電体膜層６ａ、６ｂをそれぞれ覆うように、透明又は半透明の保護膜層７ａ、７ｂを、硼珪酸鉛ガラスペーストの印刷・焼成により形成する（ステップ５０５）。
【００３２】
つぎに、絶縁性誘電体基板１を分割して棒状基板とし（ステップ５０６）、導電性材料の塗布・焼成または硬化により、表面容量電極膜層３ａと裏面容量電極膜層３ｂとを導通する端面電極８を形成し（ステップ５０７）、前記棒状基板を個別基板に分割する（ステップ５０８）。
【００３３】
そして最後に、表面容量電極膜層３ａ、裏面容量電極膜層３ｂ、及び端面電極８の各露出部分にニッケルめっきとはんだ又は錫系めっきを施してめっき層９を形成し（ステップ５０９）、本実施形態の厚膜チップコンデンサＡが完成する。
【００３４】
（各実施形態の特徴点）
上記各実施形態の厚膜チップコンデンサは共に、以下の点において優れている。
すなわち、所望の静電容量値を得るために従来必要とされていた複数のスクリーンマスクが不要となり、レーザ光照射の形状を変更することによって所望の静電容量値を得ることができる。このため、低コスト化が実現でき、少量多品種生産にも対応できる。
【００３５】
また、所望の静電容量値を得るためにレーザ光によって間隙部を形成することとしているため、チップ抵抗器製造などに用いる従来の設備がそのまま使用でき、しかも集合基板の状態で作業ができるため、作業効率が良く低コスト化が可能である。
【００３６】
また、レーザ光照射によって形成される間隙部５は、従来に比べてその幅を狭くすることが可能で、寸法精度も良いため、精度の良い静電容量値を得られる。
またこれにより、間隙部を高密度な蛇行形状とすることで、静電容量値を大きくすることができ、厚膜チップコンデンサの小型化も実現できる。図７の（ａ）〜（ｄ）に、間隙部５を蛇行形状とした場合の形成例を示す。
【００３７】
また、間隙部５を１つ以上有することで、厚膜チップコンデンサ上に等価的に直列のコンデンサを得ることができるため静電容量値の範囲を容量が小さい方向に広げることができる。図７の（ｅ）に、直線状の間隙部５を２つ形成した場合の形成例を示す。
【００３８】
また、誘電体膜層を、静電容量値が飽和する程度に、少なくとも１層以上形成することで、静電体膜層の厚さによる静電容量値の変動を少なくするとともに、設計段階での静電容量値のばらつきが少なくなり、精度の良い静電容量値の設定が容易となる。
【００３９】
また、保護膜層が着色顔料を含まずに透明または半透明としたことで、厚膜チップコンデンサのＱ値の低下を防ぐことができる。
【００４０】
また、第１実施形態では、絶縁性誘電体基板の裏面に、表裏を判別できるように着色した絶縁膜層を形成することとしたので、厚膜チップコンデンサの表面色が、透明または半透明の保護膜層を通して、乳白色の誘電体膜層色となり、絶縁性誘電体基板色と近似または一致するため表裏面の判別が困難であることを解消できる。
【００４１】
さらに、第２実施形態では、表裏面に素子を形成することとしたので、１つの厚膜チップコンデンサに並列のコンデンサを形成でき、静電容量値の範囲を容量が大きい方向に広げることができる。
【００４２】
（その他）
上記各実施形態においては、表面（裏面）容量電極膜層を、銀−パラジウム系素材のスクリーン印刷・焼成によって形成することとしたが、これに限定するものではない。例えば、銀や銅などを含む導電性を有する素材からなるペーストを、印刷または塗布、焼成または硬化などで形成することとしてもよい。
また、誘電体膜層についても、チタン酸ストロンチウム含有ガラスペーストに限定するものではない。
【００４３】
【実施例】
本発明の厚膜チップコンデンサの有効性を確かめるために、上記第１実施形態に示した厚膜チップコンデンサを０．１、０．２、０．３、０．４、０．５ｐＦの各種作成し、その精度を調べた。なお、間隙部は、抵抗器の抵抗値トリミングに用いるＹＡＧレーザの照射によって形成した。その幅は約３０μｍである。また、外形寸法は、１００５サイズである。
結果として、上記５種類の厚膜チップコンデンサは、それぞれの許容誤差が１０％の容量値であることがわかった。これにより、本発明によれば、所望の静電容量を精度よく実現できるといえる。
【００４４】
【発明の効果】
以上のように、本発明の厚膜チップコンデンサは、厚膜印刷により形成した容量電極膜上にレーザ光を照射して間隙部を形成し、当該間隙部の数・形状を適宜変更することにより所望の静電容量値を得ることとしている。これにより、各種スクリーンマスクや複数の誘電体材料を必要とすることがなく、製造工程中における静電容量値のばらつきが抑制されて、精度の高い各種容量の厚膜チップコンデンサを低コストで製造でき、ひいては少量多品種生産に対応できる。
また、厚膜印刷による素子形成、及びレーザ光照射による間隙部形成により、チップ抵抗器の製造設備をそのまま利用できる。
さらに、透明又は半透明の保護膜層を形成することにより、その着色含有物によるコンデンサの性能の低下を防止することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る厚膜チップコンデンサを概略的に示す断面図（基板長手方向）である。
【図２】図１に示した厚膜チップコンデンサの製造工程を説明するための平面図である。
【図３】図１に示した厚膜チップコンデンサの製造工程を説明するためのフローチャートである。
【図４】本発明の第２実施形態に係る厚膜チップコンデンサを概略的に示す断面図（基板長手方向）である。
【図５】図４に示した厚膜チップコンデンサの製造工程を説明するためのフローチャートである。
【図６】図４に示した厚膜チップコンデンサを概略的に示す斜視図である。
【図７】図１又は図４に示した厚膜チップコンデンサの他の間隙部形状例を示す平面図であり、（ａ）〜（ｄ）に蛇行形状とした場合、（ｅ）に２本形成した場合について示す。
【図８】従来の厚膜チップコンデンサを概略的に示す断面図（基板長手方向）である。
【図９】図８に示した厚膜チップコンデンサの製造工程を説明するための平面図である。
【符号の説明】
１  絶縁性誘電体基板
２  裏面電極膜層
３（３ａ）  表面容量電極膜層
３ｂ  裏面容量電極膜層
４  裏面絶縁膜層
５（５ａ、５ｂ）  間隙部
６（６ａ、６ｂ）  誘電体膜層
７（７ａ、７ｂ）  保護膜層
８  端面電極
９  めっき層
Ａ  厚膜チップコンデンサ
【図１】
0004730805.tif 000002
【図２】
0004730805.tif 000003
【図３】
0004730805.tif 000004
【図４】
0004730805.tif 000005
【図５】
0004730805.tif 000006
【図６】
0004730805.tif 000007
【図７】
0004730805.tif 000008
【図８】
0004730805.tif 000009
【図９】
0004730805.tif 000010