(57)【特許請求の範囲】
【請求項１】
第１出力モードにおいて第１電圧端子の電圧を出力端子から出力し、第２出力モードにおいて第２電圧端子の電圧を前記出力端子から出力し、第３電圧端子と前記出力端子の間に容量素子を備えた基準電圧発生回路であって、
前記第２出力モードから前記第１出力モードへ切換わるときの過渡状態において、前記第２電圧端子と前記出力端子の間の電位差に比例する電流を前記第１電圧端子から前記出力端子へ流すための第１電流源、または、
前記第１出力モードから前記第２出力モードへ切換わるときの過渡状態において、前記第１電圧端子と前記出力端子の間の電位差に比例する電流を前記第２電圧端子から前記出力端子へ流すための第２電流源を備えたことを特徴とする基準電圧発生回路。
【請求項２】
請求項１に記載の基準電圧発生回路において、
前記過渡状態から前記第１出力モードの定常状態または前記第２出力モードの定常状態へ移行するときに、前記第１電流源または前記第２電流源が発生する電流がしだいに減少することで、前記出力電圧が前記第１電圧端子または前記第２電圧端子の電圧に漸近していくことを特徴とする基準電圧発生回路。
【請求項３】
請求項１または２のいずれかに記載の基準電圧発生回路において、
前記第２電圧端子の電圧が接地電位であることを特徴とする基準電圧発生回路。
【請求項４】
請求項３に記載の基準電圧発生回路と、該基準電圧発生回路からの出力電圧を動作基準電圧として入力し、該動作基準電圧に従ってアナログ信号を出力し、またはミュートする信号処理手段とを備えたミュート回路であって、
前記信号処理手段は、前記動作基準電圧として前記基準電圧発生回路の第１電圧端子の電圧が入力されると該電圧を動作点として前記アナログ信号を出力し、前記動作基準電圧として前記基準電圧発生回路の第２電圧端子の電圧である接地電位が入力されると該接地電位で前記アナログ信号をミュートすることを特徴とするミュート回路。
【請求項５】
請求項４に記載のミュート回路において、さらに、
前記動作基準電圧と異なる別の動作基準電圧を動作点とするアナログ信号を発生する手段と、
該アナログ信号の動作点を前記基準電圧発生回路からの出力電圧と等しい電圧に変換し、前記信号処理手段のアナログ信号入力として提供するレベルシフト手段と
を備えたことを特徴とするミュート回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアナログ信号の動作点を設定するための基準電圧を発生する基準電圧発生回路、およびこの基準電圧発生回路を用いたミュート回路に関する。特に詳細には、本発明は、ミュート状態と非ミュート状態の切り換え時に滑らかに変化する基準電圧を発生する基準電圧発生回路、および、この基準電圧を用いてボツ音の発生を低減したミュート回路に関する。
【背景技術】
【０００２】
従来より、音声信号を電気信号として処理（入出力）するミュート回路において、ミュート時に出力信号を接地し、非ミュート時に所定の電圧を動作点として信号を出力し、両状態の切り換え時に動作点を緩やかに変化させることで、アナログ出力のボツ音（所謂ポップノイズ）発生を低減できることが知られている。
【０００３】
例えば図１は、特許文献１の図７において従来技術として紹介されているミュート回路を示す回路図である。このミュート回路はアナログ信号出力回路と基準電圧発生回路で構成され、ボツ音を抑制する。基準電圧発生回路は抵抗、スイッチおよびキャパシタのみで構成されている。
【０００４】
図２は、図１に示すミュート回路の動作の様子を示すタイミングチャートである。アナログ信号出力回路の動作基準端子の電圧変化は抵抗とキャパシタで決まる時定数を持ったエクスポーネンシャルカーブとして決まり、アナログ信号出力回路の出力電圧ＶＯＵＴ２は図２に示すように変化する。ミュートから非ミュートへの移行時および非ミュートからミュートへの移行時の、破線で囲んだ部分が急激にかつ不連続に変化することにより、ミュート状態と非ミュート状態の相互切り換え時に出力ＶＯＵＴ２の可聴成分によりボツ音を発生している。
【０００５】
図３は、特許文献１の図１で提案されたミュート回路を示す回路図である。このミュート回路は、Ｐ型ＭＯＳトランジスタ、Ｎ型ＭＯＳトランジスタ、抵抗、スイッチおよびキャパシタで構成される基準電圧発生回路と、アナログ信号出力回路とで構成される。
【０００６】
図４は、図３に示したミュート回路の動作を示すタイミングチャートである。提案されたミュート回路は、図１の従来のミュート回路で問題となっていたボツ音を低減するために、基準電圧発生回路にＰ型ＭＯＳトランジスタおよびＮ型ＭＯＳトランジスタを挿入して、アナログ信号出力回路の出力ＶＯＵＴ４の電圧変化を緩やかにしている。これにより、破線で囲んだ部分のミュート状態と非ミュート状態の相互切り換え時の出力ＶＯＵＴ４のボツ音を低減している。
【０００７】
【特許文献１】特開２００３−２７３６５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１で提案されたミュート回路により、それ以前の図２と比べると、動作基準端子の電圧の立ち上がり時あるいは立ち下がり時の傾きが緩やかとなり、アナログ信号出力回路の出力におけるボツ音は低減しているものの、立ち上がり時および立ち下がり時の初期（モード移行直後）に信号変化が不連続な部分があり、依然としてわずかなボツ音が発生する。
【０００９】
本発明はこのような課題に鑑みてなされたものであり、その目的は、電流源を含む基準電圧発生回路む構成によりミュート状態と非ミュート状態の切り換え時にボツ音の発生のないアナログ信号の動作点を設定することのできる基準電圧発生回路、および、この基準電圧を用いてボツ音の発生を低減したミュート回路を提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために本発明に係る基準電圧発生回路は、第１出力モードにおいて第１電圧端子の電圧を出力端子から出力し、第２出力モードにおいて第２電圧端子の電圧を前記出力端子から出力し、第３電圧端子と前記出力端子の間に容量素子を備えた基準電圧発生回路であって、前記第２出力モードから前記第１出力モードへ切換わるときの過渡状態において、前記第２電圧端子と前記出力端子の間の電位差に比例する電流を前記第１電圧端子から前記出力端子へ流すための第１電流源、または、前記第１出力モードから前記第２出力モードへ切換わるときの過渡状態において、前記第１電圧端子と前記出力端子の間の電位差に比例する電流を前記第２電圧端子から前記出力端子へ流すための第２電流源を備えたことを特徴とする。
【００１１】
上記目的を達成するために本発明に係るミュート回路は、上記構成の基準電圧発生回路であって前記第２電圧端子の電圧が接地電位である基準電圧発生回路と、該基準電圧発生回路からの出力電圧を動作基準電圧として入力し、該動作基準電圧に従ってアナログ信号を出力し、またはミュートする信号処理手段とを備えたミュート回路であって、前記信号処理手段は、前記動作基準電圧として前記基準電圧発生回路の第１電圧端子の電圧が入力されると該電圧を動作点として前記アナログ信号を出力し、前記動作基準電圧として前記基準電圧発生回路の第２電圧端子の電圧である接地電位が入力されると該接地電位で前記アナログ信号をミュートすることを特徴とする。
【発明の効果】
【００１２】
本発明の基準電圧発生回路およびミュート回路によれば、出力端子における出力信号の立ち上がり時、あるいは立ち下がり時の傾きをより緩やかにかつ滑らかにできるので、ミュート状態と非ミュート状態（第１出力モードと第２出力モード）の切り換え時に信号処理手段の出力におけるボツ音を発生させない効果を有する。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態について説明する。
【００１４】
図５は、本発明に係る基準電圧発生回路の最も基本的な原理構成とも言える第１の構成例を示す図である。図５に示す基準電圧発生回路は、第１電圧端子Ｖ１１から基準電圧出力端子ＶＮ１へ電流を流す第１電流源回路Ｉ１１と、基準電圧出力端子ＶＮ１からミュート電位ＶＭ１の第２電圧端子Ｖ１２へ電流を流す第２電流源回路Ｉ１２と、基準電圧出力端子ＶＮ１と第３電圧端子Ｖ１３の間に接続された容量素子Ｃ１とで構成される。基準電圧発生回路は、基準電圧出力端子ＶＮ１から基準電圧ＶＯ１を出力する。
【００１５】
第１電流源回路Ｉ１１はミュート解除して非ミュートモードに移行したときに基準電圧出力端子ＶＮ１の電圧が第１電圧端子Ｖ１１の電圧と等しくなるまで、基準電圧出力端子ＶＮ１と第２電圧端子Ｖ１２の電圧差に比例した所定範囲の電流を発生する。この電流は容量素子Ｃ１に供給され、供給される電荷量（すなわち電流量と時間の積）と容量素子Ｃ１の容量値に基づいて、基準電圧出力端子ＶＮ１の電圧は変化する。第２電流源回路Ｉ１２は非ミュートからミュートモードに移行したときに基準電圧出力端子ＶＮ１の電圧が第２電圧端子Ｖ１２の電圧と等しくなるまで、第１電圧端子Ｖ１１と基準電圧出力端子ＶＮ１の電圧差に比例した所定範囲の電流を発生する。この電流は容量素子Ｃ１から供給され、供給された電荷量（すなわち電流量と時間の積）と容量素子Ｃ１の容量値に基づいて、基準電圧出力端子ＶＮ１の電圧は変化する。
【００１６】
また、ここで、容量素子Ｃ１に接続される第３電圧端子Ｖ１３は固定電圧となっており、例えば、接地電圧や、第１電圧端子Ｖ１１の電圧、もしくは第２電圧端子Ｖ１２の電圧とすることができる。
【００１７】
図１および図３の従来のミュート回路で問題となっていたボツ音を低減するために、本発明に係る基準電圧発生回路は上述した第１電流源回路Ｉ１１と第２電流源回路Ｉ１２を設置して、図６に示したタイミングチャートの通り、破線で囲んだ部分のミュート状態と非ミュート状態の切り換え時における基準電圧ＶＯ１の電圧変化を緩やかにしている。図６の動作例では、アナログ信号基準電位ＶＡ１を定常状態のアナログ動作点、ミュート電位ＶＭ１を接地電位ＧＮＤとする。
【００１８】
図６の時刻ｔ０においてミュート状態から非ミュート状態へ切り換る。時刻ｔ０〜ｔ１の区間は第１電流源回路Ｉ１１がＶＯ１−ＧＮＤに比例した電流を発生するので、電流が徐々に増加し、基準電圧ＶＯ１の電圧変化が次第に急峻になる。モード切替直後の電圧上昇は緩やかで、可聴成分は抑制されている。
【００１９】
時刻ｔ１〜ｔ２の区間は第１電流源回路Ｉ１１が発生する電流が予め定めてあった所定の電流値に達するので、それ以上の電流増加はしないため、基準電圧ＶＯ１の電圧は一定の傾きで増大する。
【００２０】
時刻ｔ２〜ｔ３の区間は基準電圧ＶＯ１がアナログ信号基準電位ＶＡ１に近づくため、第１電流源回路Ｉ１１の能力限界のために供給可能な電流が徐々に減少し、電圧上昇が次第に緩やかとなり、滑らかにアナログ信号基準電位ＶＡ１に漸近していく。
【００２１】
ここで、第１電圧端子Ｖ１１と基準電圧出力端子ＶＮ１の間に設置された第１電流源回路Ｉ１１と直列に抵抗素子を挿入することにより、滑らかに漸近していく基準電圧ＶＯ１の変化速度を調節することも可能である。非ミュート時の定常状態においては基準電圧ＶＯ１がアナログ信号基準電位ＶＡ１と等しくなるため、第１電流源回路Ｉ１１は電流を発生しない。
【００２２】
時刻ｔ４において非ミュート状態からミュート状態へ切り換る。時刻ｔ４〜ｔ５の区間は第２電流源回路Ｉ１２がＶＡ−ＶＯ１に比例した電流を発生するので、電流が徐々に増加し、基準電圧ＶＯ１の電圧変化は次第に急峻になる。モード切替時の電圧低下は緩やかで、可聴成分は抑制されている。
【００２３】
時刻ｔ５〜ｔ６の区間は第２電流源回路Ｉ１２が発生する電流が予め定めてあった所定の電流値に達するので、それ以上の電流増加はしないため、基準電圧ＶＯ１の電圧は一定の傾きで減少する。
【００２４】
時刻ｔ６〜ｔ７の区間は基準電圧ＶＯ１がミュート電位ＶＭ１（ＧＮＤ）に近づくため、第２電流源回路Ｉ１２の能力限界のために供給可能な電流が徐々に減少し、電圧低下が次第に緩やかとなり、滑らかにミュート電位ＶＭ１（ＧＮＤ）に漸近していく。第２電圧端子Ｖ１２をこのようにミュート電位ＶＭ１としたことで、電圧源は第１電圧端子Ｖ１１用ものもの一つで済み、また、安定したミュート電位を簡便に得られる効果がある。
【００２５】
ここで、第２電圧端子Ｖ１２と基準電圧出力端子ＶＮ１の間に設置された第２電流源回路Ｉ１２と直列に抵抗素子を挿入することにより、滑らかに漸近していく基準電圧ＶＯ１の変化速度を調節することも可能である。ミュート時の定常状態においては基準電圧ＶＯ１がミュート電位ＶＭ１と等しくなるため、第２電流源回路Ｉ１２は電流を発生しない。
【００２６】
図７は、本発明に係る基準電圧発生回路の第２の構成例を示す図である。図７に示す基準電圧発生回路は、第１電圧端子Ｖ７１から基準電圧出力端子ＶＮ７へ電流を流す第１電流源回路Ｉ７１と、基準電圧出力端子ＶＮ７と第３電圧端子Ｖ７３の間に設置された容量素子Ｃ７とで構成される。この基準電圧発生回路は、基準電圧出力端子ＶＮ７から基準電圧ＶＯ７を出力する。
【００２７】
本構成例における第１電流源回路Ｉ７１も、ミュート解除して非ミュートモードに移行したときに基準電圧出力端子ＶＮ７の電圧が第１電圧端子Ｖ７１の電圧と等しくなるまで、基準電圧出力端子ＶＮ７と第２電圧端子Ｖ７２の電圧差に比例した所定範囲の電流を発生する。このとき、基準電圧ＶＯ１の電圧変化は緩やかで、可聴成分は抑制されている。ミュート時には、基準電圧出力端子ＶＮ７と第２電圧端子Ｖ７２が短絡され、基準電圧出力端子ＶＮ７の電圧と第２電圧端子Ｖ７２の電圧は等しくなる。
【００２８】
図８は、本発明に係る基準電圧発生回路の第３の構成例を示す図である。
図８に示す基準電圧発生回路は、基準電圧出力端子ＶＮ８から第２電圧端子Ｖ８２へ電流を流す第２電流源回路Ｉ８２と、基準電圧出力端子ＶＮ８と第３電圧端子Ｖ８３の間に接続された容量素子Ｃ８とで構成される。基準電圧発生回路は、基準電圧出力端子ＶＮ８から基準電圧ＶＯ８を出力する。
【００２９】
第２電流源回路Ｉ８２は、非ミュートからミュートモードに移行したときに基準電圧出力端子ＶＮ８の電圧が第２電圧端子Ｖ８２の電圧と等しくなるまで、第１電圧端子Ｖ８１と基準電圧出力端子ＶＮ８の電圧差に比例した所定範囲の電流を発生する。このとき、基準電圧ＶＯ１の電圧変化は緩やかで、可聴成分は抑制されている。非ミュート時には、基準電圧出力端子ＶＮ８と第１電圧端子Ｖ８１が短絡され、基準電圧出力端子ＶＮ８の電圧と第１電圧端子Ｖ８１の電圧は等しくなる。
【００３０】
図９は、本発明に係るミュート回路の第１の構成例を示す図である。
【００３１】
図９に示すミュート回路は、上記第１〜第３の構成例のいずかの基準電圧発生回路９０とアナログ信号出力回路９２で構成される。アナログ信号出力回路９２の動作基準端子は基準電圧発生回路９０の基準電圧出力端子に接続される。この構成により、アナログ信号出力回路９２から出力されるアナログ信号の動作点を緩やかに、かつ滑らかに変化させて可聴成分を抑制できるので、ミュート状態と非ミュート状態の切り換え時のアナログ信号出力回路９２の出力におけるボツ音を低減することができる。
【００３２】
この例では、アナログ入力信号はＤＣ成分をカットしたいわゆるＡＣカップリングを想定している。ミュート状態および非ミュート状態の切り換えで、動作基準端子の電圧は図６における基準電圧ＶＯ１と同様に動き、アナログ入力信号およびアナログ出力信号の動作点も全く同じ動きとなる。
【００３３】
図１０は、本発明に係るミュート回路の第２の構成例を示す図である。
【００３４】
図１０に示すミュート回路は、第１基準電位を動作点とする第１アナログ信号を発生するアナログ信号発生回路１０１と、本発明に係る基準電圧発生回路１００から動作基準端子に供給される電圧に応じた動作をするアナログ信号出力回路１０３と、第１基準電位を動作点とするアナログ信号から第２基準電位を動作点とするアナログ信号に変換するレベルシフト回路１０２とを有する。アナログ信号発生回路１０１は非ミュート時の定常状態において第１電圧端子の電圧である第１基準電位を動作点とするアナログ信号を出力する。アナログ信号出力回路１０３は、非ミュート時には基準電圧発生回路１００から供給された第２基準電位を動作点とするアナログ信号を出力する一方、ミュート時の定常状態において基準電圧発生回路１００から供給された第２電圧端子の電圧である接地電位を出力する。
【００３５】
上記構成により、アナログ信号出力回路１０３から出力されるアナログ信号を緩やかに、かつ滑らかに変化させて可聴成分を抑制できるので、第１基準電位を動作点とするアナログ信号から第２基準電位に変換し、かつミュート状態と非ミュート状態の切り換え時のアナログ信号出力回路１０３の出力におけるボツ音を低減することができる。
【００３６】
この例では、第１基準電位は所定の電圧値に達していることを想定しており、アナログ信号発生回路１０１から発生される第１アナログ信号は第１基準電位を動作点として動く。ミュート状態および非ミュート状態の切り換えで、第２基準電位は図６における基準電圧ＶＯ１と同様に動き、第２アナログ信号の動作点も全く同じ動きとなる。
続いて、本発明の具体的な実施例の回路について説明する。
【実施例１】
【００３７】
図１１は、本発明に係る基準電圧発生回路の第１の構成例の具体的実施例を示す回路図である。
【００３８】
まず、本例では、容量素子に接続される第３電圧端子を第２電圧端子と共通に接続し、この共通接続端子をＧＮＤに接続している。また、基準電圧端子の電圧として、例えばバンドギャップ発生回路で発生された一定電圧や、正電源電圧とＧＮＤ電圧を抵抗分割して作られた電圧、あるいは、それらをオペアンプやバイポーラトランジスタのエミッタフォロア回路やＭＯＳトランジスタのソースフォロア回路でバッファした電圧、等を用いることができる。
【００３９】
ミュート状態においてスイッチＳ１１はオフ、かつスイッチＳ１２はオンであり、基準電圧出力端子ＶＮ１１の電圧はミュート電位ＶＭ１１である。このとき第１電流源回路１１１における電流源Ｉ１１１は、ｉ１１１＝２×ｅ０の電流を発生する。図示の各素子を同一半導体チップ上に形成する場合、Ｐ型ＭＯＳトランジスタＰＭ１１、ＰＭ１２が同一サイズ、Ｎ型ＭＯＳトランジスタＮＭ１１、ＮＭ１２、ＮＭ１３、ＮＭ１４が同一サイズ、Ｐ型ＭＯＳトランジスタＰＭ１３、ＰＭ１４がそれぞれ同一サイズに形成すると、ｉ１１２＝ｉ１１３＝ｅ０、ｉ１１４＝ｉ１１５＝０の電流が流れる。
【００４０】
ミュート状態から非ミュート状態に切り換ることによりスイッチＳ１１はオンかつスイッチＳ１２はオフとなる。スイッチＳ１１およびＳ１２が切り換ることにより基準電圧出力端子ＶＮ１１の電圧はミュート電位ＶＭ１１からアナログ信号基準電位ＶＡ１１に向かって上昇する。
【００４１】
このときの基準電圧出力端子ＶＮ１１とミュート電位ＶＭ１１の差（ＶＮ１１−ＶＭ１１）を△Ｖ１、Ｐ型ＭＯＳトランジスタＰＭ１１およびＰＭ１２のゲートコンダクタンスをｇｍ１とすると、Ｐ型ＭＯＳトランジスタＰＭ１１、ＰＭ１２に流れる電流はそれぞれ、ｉ１１２＝ｅ０＋ｇｍ１÷２×△Ｖ１、ｉ１１３＝ｅ０−ｇｍ１÷２×△Ｖ１となる。これにより、ｉ１１４＝ｉ１１２−ｉ１１３＝ｇｍ１×△Ｖ１の電流が流れ、また、ｉ１１５もｉ１１４と同じ電流が流れる。
【００４２】
また、第１電圧端子Ｖ１１１とスイッチＳ１１の間にＰ型ＭＯＳトランジスタＰＭ１４と並列に微小な一定電流を与える電流源を挿入することで、基準信号ＶＯ１１の立ち上がりの初期に動作開始を確実に行うことが可能となる。
【００４３】
電流ｉ１１５は基準電圧ＶＯ１１の電圧上昇と共に増加するので、基準電圧出力端子ＶＮ１１の電圧は図６における時刻ｔ０〜ｔ１の区間の基準電圧ＶＯ１と同様に次第に急峻に変化する。
【００４４】
第１電流源回路１１１において発生する電流が予め定めてあった所定の電流値ｉ１１５＝２×ｅ０に達すると、それ以上の電流増加はしないために、基準電圧出力端子ＶＮ１１の電圧は図６における時刻ｔ１〜ｔ２の区間の基準電圧ＶＯ１と同様に一定の傾きで変化する。
【００４５】
さらに、基準電圧ＶＯ１１がアナログ信号基準電位ＶＡ１１に近づくため、Ｐ型ＭＯＳトランジスタＰＭ１４が線形動作領域に入り供給可能な電流が徐々に減少し、電圧変化が次第に緩やかとなり、基準電圧出力端子ＶＮ１１の電圧は図６における時刻ｔ２〜ｔ３の区間の基準電圧ＶＯ１と同様に滑らかにアナログ信号基準電位ＶＡ１１に漸近していく。
【００４６】
ここで、スイッチＳ１１と基準電圧出力端子ＶＮ１１の間に直列に抵抗素子を挿入することにより、滑らかに漸近していく基準電圧ＶＯ１１の変化速度を調節することも可能である。
【００４７】
非ミュート時の定常状態においてスイッチＳ１１はオンかつスイッチＳ１２はオフであり、基準電圧出力端子ＶＮ１１の電圧はアナログ信号基準電位ＶＡ１１と等しいため、第１電流源回路１１１は電流を供給しない。
【００４８】
このとき第２電流源回路１１２における電流源Ｉ１１２は、ｉ１１６＝２×ｅ０の電流を発生する。Ｐ型図示の各素子を同一半導体チップ上に形成する場合、ＭＯＳトランジスタＰＭ１５、ＰＭ１６が同一サイズ、Ｎ型ＭＯＳトランジスタＮＭ１５、ＮＭ１６、ＮＭ１７、ＮＭ１８がそれぞれ同一サイズに形成すると、ｉ１１７＝ｉ１１８＝ｅ０、ｉ１１９＝０の電流が流れる。
【００４９】
非ミュート状態からミュート状態に切り換ることによりスイッチＳ１１はオフ、かつスイッチＳ１２はオンとなる。スイッチＳ１１およびＳ１２が切り換ることにより基準電圧出力端子ＶＮ１１の電圧はアナログ信号基準電位ＶＡ１１からミュート電位ＶＭ１１に向かって下降する。
【００５０】
このときの基準電圧出力端子ＶＮ１１とアナログ信号基準電位ＶＡ１１の差（ＶＡ１１−ＶＮ１１）を△Ｖ２、Ｐ型ＭＯＳトランジスタＰＭ１５およびＰＭ１６のゲートコンダクタンスをｇｍ２とすると、Ｐ型ＭＯＳトランジスタＰＭ１５、ＰＭ１６に流れる電流はそれぞれ、ｉ１１７＝ｅ０＋ｇｍ２÷２×△Ｖ２、ｉ１１８＝ｅ０−ｇｍ２÷２×△Ｖ２となる。これにより、ｉ１１９＝ｉ１１７−ｉ１１８＝ｇｍ２×△Ｖ２の電流が流れる。
【００５１】
また、第２電圧端子Ｖ１１２とスイッチＳ１２の間にＮ型ＭＯＳトランジスタＮＭ１８と並列に微小な一定電流を与える電流源を挿入することで、基準電圧ＶＯ１１の立ち下がりの初期に動作開始を確実に行うことが可能となる。
【００５２】
電流ｉ１１９は基準電圧ＶＯ１１の電圧下降と共に増加するので、基準電圧出力端子ＶＮ１１の電圧は図６における時刻ｔ４〜ｔ５の区間の基準電圧ＶＯ１と同様に次第に急峻に変化する。
【００５３】
第２電流源回路１１２において発生する電流が予め定めてあった所定の電流値ｉ１１９＝２×ｅ０に達すると、それ以上の電流増加はしないために、基準電圧出力端子ＶＮ１１の電圧は図６における時刻ｔ５〜ｔ６の区間の基準電圧ＶＯ１と同様に一定の傾きで変化する。
【００５４】
さらに、基準電圧ＶＯ１１がミュート電位ＶＭ１１に近づくため、Ｎ型ＭＯＳトランジスタＮＭ１８が線形動作領域に入り供給可能な電流が徐々に減少し、電圧変化が次第に緩やかとなり、基準電圧出力端子ＶＮ１１の電圧は図６における時刻ｔ６〜ｔ７の区間の基準電圧ＶＯ１と同様に滑らかにミュート電位ＶＭ１１に漸近していく。
【００５５】
ここで、スイッチＳ１２と基準電圧出力端子ＶＮ１１の間に直列に抵抗素子を挿入することにより、滑らかに漸近していく基準電圧ＶＯ１１の変化速度を調節することも可能である。
【００５６】
ミュート時の定常状態においてスイッチＳ１１はオフ、かつスイッチＳ１２はオンであり、基準電圧出力端子ＶＮ１１の電圧はミュート電位ＶＭ１１と等しいため、第２電流源回路１１２は電流を供給しない。
【実施例２】
【００５７】
図１２は、本発明に係る基準電圧発生回路の第２の構成例の具体的実施例を示す回路図である。
【００５８】
まず、本例では、容量素子に接続される第３電圧端子を第２電圧端子と共通に接続し、この共通接続端子をＧＮＤに接続している。また、基準電圧端子の電圧として、例えばバンドギャップ発生回路で発生された一定電圧や、正電源電圧とＧＮＤ電圧を抵抗分割して作られた電圧、あるいは、それらをオペアンプやバイポーラトランジスタのエミッタフォロア回路やＭＯＳトランジスタのソースフォロア回路でバッファした電圧、等を用いることができる。
【００５９】
ミュート状態においてスイッチＳ２１はオフ、かつスイッチＳ２２はオンであり、基準電圧出力端子ＶＮ１２の電圧はミュート電位ＶＭ１２である。このとき第１電流源回路１２１における電流源Ｉ１２１はｉ１２１＝２×ｅ０の電流を発生する。図示の各素子を同一半導体チップ上に形成する場合、Ｐ型ＭＯＳトランジスタＰＭ２１、ＰＭ２２が同一サイズ、Ｎ型ＭＯＳトランジスタＮＭ２１、ＮＭ２２、ＮＭ２３、ＮＭ２４が同一サイズ、Ｐ型ＭＯＳトランジスタＰＭ２３、ＰＭ２４がそれぞれ同一サイズに形成すると、ｉ１２２＝ｉ１２３＝ｅ０、ｉ１２４＝ｉ１２５＝０の電流が流れる。
【００６０】
ミュート状態から非ミュート状態に切り換ることによりスイッチＳ２１はオンかつスイッチＳ２２はオフとなる。スイッチＳ２１およびＳ２２が切り換ることにより基準電圧出力端子ＶＮ１２の電圧はミュート電位ＶＭ１２からアナログ信号基準電位ＶＡ１２に向かって上昇する。
【００６１】
このときの基準電圧出力端子ＶＮ１２とミュート電位ＶＭ１２の差（ＶＮ１２−ＶＭ１２）を△Ｖ３、Ｐ型ＭＯＳトランジスタＰＭ２１およびＰＭ２２のゲートコンダクタンスをｇｍ３とすると、Ｐ型ＭＯＳトランジスタＰＭ２１、ＰＭ２２に流れる電流はそれぞれ、ｉ１２２＝ｅ０＋ｇｍ３÷２×△Ｖ３、ｉ１２３＝ｅ０−ｇｍ３÷２×△Ｖ３となる。これにより、ｉ１２４＝ｉ１２２−ｉ１２３＝ｇｍ３×△Ｖ３の電流が流れ、また、ｉ１２５もｉ１２４と同じ電流が流れる。
【００６２】
また、第１電圧端子Ｖ１２１とスイッチＳ２１の間にＰ型ＭＯＳトランジスタＰＭ２４と並列に微小な一定電流を与える電流源を挿入することで、基準電圧ＶＯ１２の立ち上がりの初期に動作開始を確実に行うことが可能となる。
【００６３】
電流ｉ１２５は基準電圧ＶＯ１２の電圧上昇と共に増加するので、基準電圧出力端子ＶＮ１２の電圧は図６における時刻ｔ０〜ｔ１の区間の基準電圧ＶＯ１と同様に次第に急峻に変化する。
【００６４】
第１電流源回路１２１において発生する電流が予め定めてあった所定の電流値ｉ１２５＝２×ｅ０に達すると、それ以上の電流増加はしないために、基準電圧出力端子ＶＮ１２の電圧は図６における時刻ｔ１〜ｔ２の区間の基準電圧ＶＯ１と同様に一定の傾きで変化する。
【００６５】
さらに、基準電圧ＶＯ１２がアナログ信号基準電位ＶＡ１２に近づくため、Ｐ型ＭＯＳトランジスタＰＭ２４が線形動作領域に入り供給可能な電流が徐々に減少し、電圧変化が次第に緩やかとなり、基準電圧出力端子ＶＮ１２の電圧は図６における時刻ｔ２〜ｔ３の区間の基準電圧ＶＯ１と同様に滑らかにアナログ信号基準電位ＶＡ１２に漸近していく。
【００６６】
ここで、スイッチＳ２１と基準電圧出力端子ＶＮ１２の間に直列に抵抗素子を挿入することにより、滑らかに漸近していく基準電圧ＶＯ１２の変化速度を調節することも可能である。
【００６７】
非ミュート時の定常状態においてスイッチＳ１１はオンかつスイッチＳ１２はオフであり、基準電圧出力端子ＶＮ１１の電圧はアナログ信号基準電位ＶＡ１１と等しいため、第１電流源回路１２１は電流を供給しない。
【実施例３】
【００６８】
図１３は、本発明に係る基準電圧発生回路の第３の構成例の具体的実施例を示す回路図である。
【００６９】
まず、本例では、容量素子に接続される第３電圧端子を第２電圧端子と共通に接続し、この共通接続端子をＧＮＤに接続している。また、基準電圧端子の電圧として、例えばバンドギャップ発生回路で発生された一定電圧や、正電源電圧とＧＮＤ電圧を抵抗分割して作られた電圧、あるいは、それらをオペアンプやバイポーラトランジスタのエミッタフォロア回路やＭＯＳトランジスタのソースフォロア回路でバッファした電圧、等を用いることができる。
【００７０】
非ミュート状態においてスイッチＳ３１はオンかつスイッチＳ３２はオフであり、基準電圧出力端子ＶＮ１３の電圧はアナログ信号基準電位ＶＡ１３である。このとき第２電流源回路１３２における電流源Ｉ１３１は、ｉ１３１＝２×ｅ０の電流を発生する。図示の各素子を同一半導体チップ上に形成する場合、Ｐ型ＭＯＳトランジスタＰＭ３１、ＰＭ３２が同一サイズ、Ｎ型ＭＯＳトランジスタＮＭ３１、ＮＭ３２、ＮＭ３３、ＮＭ３４がそれぞれ同一サイズに形成すると、ｉ１３２＝ｉ１３３＝ｅ０、ｉ１３４＝０の電流が流れる。
【００７１】
非ミュート状態からミュート状態に切り換ることによりスイッチＳ３１はオフ、かつスイッチＳ３２はオンとなる。スイッチＳ３１およびＳ３２が切り換ることにより基準電圧出力端子ＶＮ１３の電圧はアナログ信号基準電位ＶＡ１３からミュート電位ＶＭ１３に向かって下降する。このときの基準電圧出力端子ＶＮ１３とアナログ信号基準電位ＶＡ１３の差（ＶＡ１３−ＶＮ１３）を△Ｖ４、Ｐ型ＭＯＳトランジスタＰＭ３１およびＰＭ３２のゲートコンダクタンスをｇｍ４とすると、Ｐ型ＭＯＳトランジスタＰＭ３１、ＰＭ３２に流れる電流はそれぞれ、ｉ１３２＝ｅ０＋ｇｍ４÷２×△Ｖ４、ｉ１３３＝ｅ０−ｇｍ４÷２×△Ｖ４となる。これにより、ｉ１３４＝ｉ１３２−ｉ１３３＝ｇｍ４×△Ｖ４の電流が流れる。
【００７２】
また、第２電圧端子Ｖ１３２とスイッチＳ３２の間にＮ型ＭＯＳトランジスタＮＭ３４と並列に微小な一定電流を与える電流源を挿入することで、基準電圧ＶＯ１３の立ち下がりの初期に動作開始を確実に行うことが可能となる。
【００７３】
電流ｉ１３４は基準電圧ＶＯ１３の電圧下降と共に増加するので、基準電圧出力端子ＶＮ１３の電圧は図６における時刻ｔ４〜ｔ５の区間の基準電圧ＶＯ１と同様に次第に急峻に変化する。
【００７４】
第２電流源回路１３２において発生する電流が予め定めてあった所定の電流値ｉ１３４＝２×ｅ０に達すると、それ以上の電流増加はしないために、基準電圧出力端子ＶＮ１３の電圧は図６における時刻ｔ５〜ｔ６の区間の基準電圧ＶＯ１と同様に一定の傾きで変化する。
【００７５】
さらに、基準電圧ＶＯ１３がミュート電位ＶＭ１３に近づくため、Ｎ型ＭＯＳトランジスタＮＭ３４が線形動作領域に入り供給可能な電流が徐々に減少し、電圧変化が次第に緩やかとなり、基準電圧出力端子ＶＮ１３の電圧は図６における時刻ｔ６〜ｔ７の区間の基準電圧ＶＯ１と同様に滑らかにミュート電位ＶＭ１３に漸近していく。
【００７６】
ここで、スイッチＳ３２と基準電圧出力端子ＶＮ１３の間に直列に抵抗素子を挿入することにより、滑らかに漸近していく基準電圧ＶＯ１３の変化速度を調節することも可能である。
【００７７】
ミュート時の定常状態においてスイッチＳ１１はオフ、かつスイッチＳ１２はオンであり、基準電圧出力端子ＶＮ１１の電圧はミュート電位ＶＭ１１と等しいため、第２電流源回路１３２は電流を供給しない。
【実施例４】
【００７８】
図１４は、本発明の実施の形態に係るミュート回路の第１の構成例の具体的実施例を示す回路図である。
【００７９】
演算増幅器ＯＰ１４の動作基準端子は基準電圧発生回路１４０の基準電圧出力端子に接続され、アナログ入力信号はＤＣ成分をカットしたいわゆるＡＣカップリングを想定している。ミュート状態および非ミュート状態の切り換えで、動作基準端子の電圧は図６における基準電圧ＶＯ１と同様に動き、アナログ入力信号およびアナログ出力信号の動作点も全く同じ動きとなる。
【００８０】
この構成により、アナログ信号出力回路１４２から出力されるアナログ信号を緩やかに、かつ滑らかに変化させて可聴成分を抑制できるので、ミュート状態と非ミュート状態の切り換え時のアナログ信号出力回路１４２の出力におけるボツ音を低減することができる。
【実施例５】
【００８１】
図１５は、本発明の実施の形態に係るミュート回路の第２の構成例の具体的実施例を示す回路図である。
【００８２】
第１基準電位は予め所定の電圧値に達していることを想定しており、アナログ信号発生回路１５１から発生される第１アナログ信号は第１基準電位を動作点として動く。レベルシフト回路１５２は演算増幅器ＯＰ１５と４つの同じサイズの抵抗素子で構成し、第１基準電位を動作点とするアナログ信号から第２基準電位を動作点とするアナログ信号に変換する。ミュート状態および非ミュート状態の切り換えで、第２基準電位は図６における基準信号ＶＯ１と同様に動き、第２アナログ信号の動作点も全く同じ動きとなる。
【００８３】
この構成により、アナログ信号出力回路１５３から出力されるアナログ信号を緩やかに、かつ滑らかに変化させて可聴成分を抑制できるので、第１基準電位を動作点とするアナログ信号から第２基準電位を動作点とするアナログ信号に変換し、かつミュート状態と非ミュート状態の切り換え時のアナログ信号出力回路１５３の出力におけるボツ音を低減することができる。ここで、アナログ信号発生回路１５１を、例えばデルタシグマ変調器で構成することも可能である。
【産業上の利用可能性】
【００８４】
本発明はアナログ信号の動作点を設定するための基準電圧を発生する基準電圧発生回路、およびこの基準電圧発生回路を用いたミュート回路に関する。本発明に係る基準電圧発生回路はミュート状態と非ミュート状態の切り換え時に滑らかに変化する基準電圧を発生し、本発明に係るミュート回路は、上記基準電圧を用いることで、ミュート状態と非ミュート状態の切り換え時におけるボツ音の発生低減に好適である。
【図面の簡単な説明】
【００８５】
【図１】従来のミュート回路の一例を示す回路図ある。
【図２】図１におけるミュート回路の動作を示すタイミングチャートである。
【図３】従来のミュート回路の別の例を示す回路図である。
【図４】図３におけるミュート回路の動作を示すタイミングチャートである。
【図５】本発明に係る基準電圧発生回路の第１の構成例を示す回路図である。
【図６】図５における基準電圧発生回路の動作の様子を示すタイミングチャートである。
【図７】本発明に係る基準電圧発生回路の第２の構成例を示す回路図である。
【図８】本発明に係る基準電圧発生回路の第３の構成例を示す回路図である。
【図９】本発明に係るミュート回路の第１の構成例を示す回路図である。
【図１０】本発明に係るミュート回路の第２の構成例を示す回路図である。
【図１１】本発明に係る基準電圧発生回路の第１の構成の実施例を示す回路図である。
【図１２】本発明に係る基準電圧発生回路の第２の構成の実施例を示す回路図である。
【図１３】本発明に係る基準電圧発生回路の第３の構成の実施例を示す回路図である。
【図１４】本発明に係るミュート回路の第１の構成の実施例を示す回路図である。
【図１５】本発明に係るミュート回路の第２の構成の実施例を示す回路図である。
【符号の説明】
【００８６】
９０，１００，１４０，１５０  基準電圧発生回路
９２，１０３，１４２，１５３  アナログ信号出力回路
１０１，１５１  アナログ信号発生回路
１０２，１５２  レベルシフト回路
１１１，１２１  第１電流源回路
１１２，１３２  第２電流源回路
Ｒ２１、Ｒ２２、Ｒ４１、Ｒ４２  抵抗
ＳＷ２１、ＳＷ２２、ＳＷ４１、ＳＷ４２、Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２  スイッチ
Ｃ２、Ｃ４  キャパシタ
ＯＰ２、ＯＰ４、ＯＰ１４、ＯＰ１５  演算増幅器
Ｍ４１、ＰＭ１１〜１６、ＰＭ２１〜２４、ＰＭ３１、ＰＭ３２  Ｐ型ＭＯＳトランジスタ
Ｍ４２、ＮＭ１１〜１５、ＮＭ１６〜１８、ＮＭ２１〜２４、ＮＭ３１〜３４  Ｎ型ＭＯＳトランジスタ
Ｉ１１１、Ｉ１１２、Ｉ１２１、Ｉ１３１  電流源
ＶＳ  アナログ信号基準電位
ＧＮＤ  接地電位
ＶＩＮ２、ＶＩＮ４  アナログ信号入力
ＶＯＵＴ２、ＶＯＵＴ４  アナログ信号出力
【図１】
0004669229.tif 000002
【図２】
0004669229.tif 000003
【図３】
0004669229.tif 000004
【図４】
0004669229.tif 000005
【図５】
0004669229.tif 000006
【図６】
0004669229.tif 000007
【図７】
0004669229.tif 000008
【図８】
0004669229.tif 000009
【図９】
0004669229.tif 000010
【図１０】
0004669229.tif 000011
【図１１】
0004669229.tif 000012
【図１２】
0004669229.tif 000013
【図１３】
0004669229.tif 000014
【図１４】
0004669229.tif 000015
【図１５】
0004669229.tif 000016