(57)【特許請求の範囲】
【請求項１】
別々のプルアップ抵抗又はプルダウン抵抗にそれぞれ接続された複数の論理設定用スイッチ手段の接続点の電圧を論理回路部に入力する論理設定回路において、
前記プルアップ抵抗又はプルダウン抵抗を、前記論理設定用スイッチ手段の隣り合う前記接続点間に同一条件で絶縁不良が発生した場合、前記論理回路部において設定される所定のスレッシュホールド電圧を基準とする前記論理設定用スイッチ手段の論理入力値が１ビット変化するように、互いに異なる抵抗値としたことを特徴とする論理設定回路。
【請求項２】
前記論理回路部は、前記１ビットの変化をパリティーエラーとして検出する故障検出回路を備えることを特徴とする請求項１に記載の論理設定回路。
【請求項３】
前記プルアップ又はプルダウン抵抗は、前記論理回路部内に形成されていることを特徴とする請求項１又は２に記載の論理設定回路。
【請求項４】
前記プルアップ又はプルダウン抵抗は、同一抵抗値の抵抗を組み合わせて形成されていることを特徴とする請求項１乃至３のいずれかに記載の論理設定回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、別々のプルアップ抵抗又はプルダウン抵抗にそれぞれ接続された複数の論理設定用スイッチ手段の接続点の電圧を論理回路部に入力する論理設定回路の絶縁不良対策に関するものである。
【背景技術】
【０００２】
絶縁不良対策に関する先行技術としては、特許文献１がある。図３は、従来の論理設定回路の構成例を示す機能ブロック図である。１は論理設定部であり、複数の論理設定用のスイッチ手段１１，１２，１３，…１ｎよりなる。これらスイッチ手段の一方の端子は共通接続されてグランド電位Ｅに接続されている。これらスイッチ手段の他方の端子は、夫々プルアップ抵抗部２のプルアップ抵抗（抵抗値Ｒ）２１，２２，２３，…２ｎを介して適当な直流電位＋Ｖに接続されている。
【０００３】
前記各スイッチ手段と各プルアップ抵抗との接続点電圧の信号、Ｖ１，Ｖ２，Ｖ３，…Ｖｎは、論理回路部３に入力され、設定読取回路３１により所定のスレッシュホールド電位と比較されてデジタル信号化される。
【０００４】
電子回路が実装されるプリント基板では、外気環境（腐食性ガス、結露等）による腐食や、半田工程でのフラックス残渣に発生するクラックが原因となるマイグレーションによる腐食に起因して、端子間の絶縁不良が発生する場合がある。
【０００５】
信頼性を要求される電子機器路では、この絶縁不良に起因する論理誤動作に対して対策する必要がある。電子機器のマイグレーション等の腐食に対する一般的対策としては、
（ａ）耐腐食性の優れた基板材料、マイグレーションの発生を抑止したフラックスの使用。
（ｂ）密閉構造とし、腐食性ガスの進入及び結露を防止する。
の手法が採用されている。
【０００６】
特許文献１には、プルアップ抵抗を有する接点入力回路が記載されている。
【０００７】
【特許文献１】特許第２８６３７７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来の論理設定回路では、次のような問題点がある。
（１）前記一般的な対策では、特別な材料の使用、気密性の高い筐体を必要とし、機器の大幅なコストアップの要因となる。
【０００９】
（２）このような一般的な対策に代えて、腐食診断回路を設け、絶縁不良による影響が出る前に故障検出して基板を交換する手法もある。しかしながら、従来の論理設定回路は自身に腐食診断機能を備えていないので、新たに高価な診断回路を付加する必要があり、これも大幅なコストアップの要因となる。
【００１０】
本発明は上述した問題点を解決するためになされたものであり、特別の診断回路を付加することなく、絶縁不良を検出することが可能な論理設定回路を実現することを目的としている。
【課題を解決するための手段】
【００１１】
このような課題を達成するために、本発明は次の通りの構成になっている。
（１）別々のプルアップ抵抗又はプルダウン抵抗にそれぞれ接続された複数の論理設定用スイッチ手段の接続点の電圧を論理回路部に入力する論理設定回路において、
前記プルアップ抵抗又はプルダウン抵抗を、前記論理設定用スイッチ手段の隣り合う前記接続点間に同一条件で絶縁不良が発生した場合、前記論理回路部において設定される所定のスレッシュホールド電圧を基準とする前記論理設定用スイッチ手段の論理入力値が１ビット変化するように、互いに異なる抵抗値としたことを特徴とする論理設定回路。
【００１３】
（２）前記論理回路部は、前記１ビットの変化をパリティーエラーとして検出する故障検出回路を備えることを特徴とする（１）に記載の論理設定回路。
【００１４】
（３）前記プルアップ又はプルダウン抵抗は、前記論理回路部内に形成されていることを特徴とする（１）又は（２）に記載の論理設定回路。
【００１５】
（４）前記プルアップ又はプルダウン抵抗は、同一抵抗値の抵抗を組み合わせて形成されていることを特徴とする（１）乃至（３）のいずれかに記載の論理設定回路。
【発明の効果】
【００１６】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
（１）腐食による絶縁不良の影響を事前に警報できるので、特別な材料の使用、気密性の高い筐体等の、機器の大幅なコストアップの要因となる一般的な腐食対策を必要としない。
【００１７】
（２）論理設定回路自身が備えるプルアップ抵抗又はプルダウン抵抗の抵抗値を工夫することで、コストアップの要因となる高価な診断回路を付加することなく、絶縁不良の診断機能を実現できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を図面により詳細に説明する。図１は、本発明を適用した論理設定回路の実施形態を示す機能ブロック図である。図３で説明した従来回路と同一要素には同一符号を付して説明を省略する。以下、本発明の特徴部につき説明する。
【００１９】
図１において、２００は本発明が適用されたプルアップ抵抗部である。２０１，２０２，２０３，…２０ｎは、夫々スイッチ手段１１，１２，１３，…１ｎに接続されるプルアップ抵抗である。本発明の特徴は、これらプルアップ抵抗の抵抗値Ｒ１，Ｒ２，Ｒ３，…Ｒｎを、Ｒ１≠Ｒ２≠Ｒ３≠…Ｒｎと、互いに異なる値に選定した点にある。
【００２０】
各プルアップ抵抗の抵抗値をこのように選定することにより、プルアップ抵抗と接続される設定用スイッチ手段の隣り合う接続点間に同一条件で絶縁不良が発生した場合、論理回路部において設定される所定のスレッシュホールド電圧を基準とする論理入力値が１ビット変化することを利用する。
【００２１】
３００は本発明が適用された論理回路部であり、従来回路部と同じ設定読取回路３０１に追加して、故障検出回路３０２を備える。この故障検出回路３０２は、前記１ビットの変化をパリティーエラーとして絶縁不良を故障検出する。
【００２２】
図２は、絶縁不良による故障検出の具体的例を説明する実施形態を示す機能ブロック図である。この例では、簡単のためにスイッチ手段は１１，１２，１３で３ビットの設定をし、プルアップ抵抗はＲ１，Ｒ２，Ｒ３の３個の場合を示している。これらプルアップ抵抗は、Ｒ１≠Ｒ２≠Ｒ３に選定されている。
【００２３】
４０１及び４０２は、絶縁不良を表す等価抵抗であり、４０１は信号Ｖ１と信号Ｖ２間に、４０２は信号Ｖ２と信号Ｖ３間に接続され、同一条件で絶縁不良が発生していることを想定してその抵抗値をＲｘで示している。
【００２４】
ここで、論理設定部１のスイッチ手段による設定状態を、１：０：１に、直流電位＋Ｖを３．３Ｖにした場合を想定する。従来は、プルアップ抵抗は同じ抵抗値であり、例えばＲ１＝Ｒ２＝Ｒ３＝２ｋΩであったとする。マイグレーション等による絶縁不良により、信号Ｖ１−信号Ｖ２間および信号Ｖ２−信号Ｖ３間のインピーダンスが低下し、等価抵抗Ｒｘ=１ｋΩで短絡されたとする。
【００２５】
信号Ｖ２の電位は、０Ｖである。従来回路では、信号Ｖ１の電位は、Ｒ１（２ｋΩ）及びＲｘ（１ｋΩ）により分圧されるため、１．１Ｖとなる。同様に、信号Ｖ３の電位もＲ３（２ｋΩ）及びＲｘ（１ｋΩ）により分圧されるため、１．１Ｖとなる。
【００２６】
論理回路部３００内において設定されるスレッシュホールド電圧を１．５Ｖとすると、論理回路部は、正しい論理値Ｖ１：Ｖ２：Ｖ３＝１：０：１に対して、Ｖ１：Ｖ２：Ｖ３＝０：０：０と読み取る。
【００２７】
この論理値変化を、広く使用されているパリティチェック手法による故障検出回路３０２により検出する場合、パリティチェックでは、１ビット故障は検出できるが、２ビット故障は検出できない。即ち、プルアップ抵抗を全て同じ抵抗値とする従来回路では、パリティチェック手法による故障検出はできない。
【００２８】
そこで、本発明では、隣接するプルアップ抵抗の抵抗値を変え、例えばＲ１＝１kΩ、Ｒ２＝２kΩ、Ｒ３＝３kΩとする。マイグレーション等による絶縁不良により、信号Ｖ１−信号Ｖ２間および信号Ｖ２−信号Ｖ３間のインピーダンスが低下し、Ｒｘ=１ｋΩで接続されたとする。
【００２９】
信号Ｖ１の電位は、Ｒ１（１ｋΩ）及びＲｘ（１ｋΩ）により分圧されるため、１．６５Ｖとなる。同様に、信号Ｖ３の電位もＲ３（３ｋΩ）及びＲｘ（１ｋΩ）により分圧されるため、０．８２５Ｖとなる。
【００３０】
論理回路部３００内において設定されるスレッシュホールド電圧を１．５Ｖとすると、論理回路部は、正しい論理値Ｖ１：Ｖ２：Ｖ３＝１：０：１に対して、Ｖ１：Ｖ２：Ｖ３＝１：０：０と読み取る。
【００３１】
この論理値変化を、パリティチェック手法を用いた故障検出回路３０２により検出する場合、正しい論理値に対して１ビット変化しているので、パリティーエラーとして故障検出することが可能となる。
【００３２】
以上説明した実施形態では、プルアップ抵抗を論理部回路部３００の外部回路に記述したが、ＡＳＩＣのような論理回路部の中に値の異なるプルアップ抵抗群を具備した形態でも良い。値の異なる抵抗を実現する場合、同じ値の複数の抵抗を並列または直列に接続した形態であってもよい。
【００３３】
実施形態では、設定スイッチ手段の共通接続点をグランド電位Ｅに接続とし、抵抗群を直流電位＋Ｖに接続するプルアップの形態を示したが、設定スイッチ手段の共通接続点を直流電位＋Ｖに接続し、抵抗群をグランド電位Ｅに接続するプルダウンの形態であってもよい。
【００３４】
実施形態では、論理設定を行う設定スイッチ手段を機械的な接点の形態で示しているが、半導体で実現される電子的なスイッチ手段であってもよい。
【図面の簡単な説明】
【００３５】
【図１】本発明を適用した論理設定回路の実施形態を示す機能ブロック図である。
【図２】絶縁不良による故障検出の具体的例を説明する実施形態を示す機能ブロック図である。
【図３】従来の論理設定回路の構成例を示す機能ブロック図である。
【符号の説明】
【００３６】
１  論理設定部
１１，１２，１３，…１ｎ  スイッチ手段
２００  プルアップ抵抗部
２０１，２０２，２０３，…２０ｎ  プルアップ抵抗
３００  論理回路部
３０１  設定読取回路
３０２  故障検出回路
【図１】
0004770376.tif 000002
【図２】
0004770376.tif 000003
【図３】
0004770376.tif 000004