(57)【特許請求の範囲】
【請求項１】
基板の第1主面側に形成された活性部と、基板の第２主面側に形成された第１導電型の低抵抗層と、前記活性部と前記低抵抗層との間に介在する縦形ドリフト部とを有し、該縦形ドリフト部が前記基板の厚み方向に配向し平面的にストライプ状の縦形第１導電型領域と前記基板の厚み方向に配向し平面的にストライプ状の縦形第2導電型領域とを交互に繰り返して接合してなる第1の並列p n構造とを備える半導体装置において、前記縦形ドリフト部と前記活性部の周りを取り囲むように前記第1主面と前記低抵抗層との間に介在する耐圧構造部が、前記基板の厚み方向に配向し平面的にストライプ状の第２の縦形第1導電型領域と前記基板の厚み方向に配向し平面的にストライプ状の第２の縦形第2導電型領域とを交互に繰り返して接合してなる第２の並列p n構造と、該第２の並列p n構造の外周を取り囲むように配置した第1導電型領域と、該第1導電型領域の外周を取り囲むとともに該第1導電型領域に接するように配置した第2導電型領域とを有し、前記第２の縦形第2導電型領域の長手方向の外周側端部および前記第２の縦形第2導電型領域の短手方向の最外周の外周側端部が前記第1導電型領域により前記第2導電型領域から分離され、前記第２の縦形第2導電型領域の少なくとも１つは前記縦形ドリフト部の縦形第2導電型領域の少なくとも一つと接していることを特徴とする半導体装置。
【請求項２】
前記耐圧構造部の表面には前記縦形ドリフト部の外周を取り囲むように環状の第２導電型環状領域が１つ以上配置され、前記環状領域が少なくとも１つの前記第２の縦形第2導電型領域と接していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第1導電型領域が第１導電型の低抵抗層と接続していることを特徴とする請求項1または2に記載の半導体装置。
【請求項４】
前記第2導電型領域と電気的に接続した電極が絶縁膜を介して第1導電型領域上に配置されていることを特徴とする請求項1ないし3のいずれか一項に記載の半導体装置。
【請求項５】
前記電極が絶縁膜を介して少なくとも第２の並列pｎ構造の一部上に配置されていることを特徴とする請求項4に記載の半導体装置。
【請求項６】
第２の並列p n構造のｐｎ繰り返しピッチが第1の並列p n構造のｐｎ繰り返しピッチよりも狭いことを特徴とする請求項１ないし５のいずれか一項記載の半導体装置。
【請求項７】
第1の並列ｐｎ構造のストライプの方向に対し、第2の並列ｐｎ構造のストライプの方向が概ね垂直、あるいは概ね平行に配置されていることを特徴とする請求項１ないし６のいずれか一項に記載の半導体装置。
【請求項８】
前記縦形ドリフト部の縦形第２導電型領域が、前記活性部表面に設けられた第２導電型ベース領域を介して、前記活性部表面に形成された主電極に電気的に接続していることを特徴とする請求項１ないし７のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、MOSFET(絶縁ゲート型電界効果トランジスタ)、IGBT(絶縁ゲート型バイポーラトランジスタ)、バイポーラトランジスタ等の能動素子やダイオード等の受動素子に適用可能で高耐圧化と大電流容量化が両立する縦型パワー半導体装置に関する。
【０００２】
【従来の技術】
一般に半導体装置は、基板の片面のみに電極部を持つ横型素子と、基板の両面に電極部を持つ縦型素子とに大別できる。縦型素子は、オン時にドリフト電流が流れる方向と、オフ時に逆バイアス電圧による空乏層が延びる方向とが共に基板の厚み方向（縦方向）である。図９は、通常のプレーナ型のnチャネル縦型MOSFETの断面図である。この縦型MOSFETは、裏側のドレイン電極１８が導電接触した低抵抗のｎ＋ドレイン層１１の上に形成された高抵抗のｎ−ドレイン・ドリフト層１２と、このドリフト層１２の表面層に選択的に形成されたチャネル拡散層としてのｐベース領域（ｐウエル）１３と、そのｐベース領域１３内の表面側に選択的に形成された高不純物濃度のｎ＋ソース領域１４及びオーミックコンタクトを確保するための高不純物濃度のｐ＋コンタクト領域１９と、ｐベース領域１３のうちｎ＋ソース領域１４とドリフト層１２とに挟まれた表面上にゲート絶縁膜１５を介して設けられたポリシリコン等のゲート電極層１６と、ｎ＋ソース領域１４及びｐ＋コンタクト領域１９の双方表面に導電接触するソース電極層１７とを有している。
【０００３】
このような縦型素子において、高抵抗のn−ドレイン・ドリフト層１２の部分は、MOSFETがオン状態の時は縦方向にドリフト電流を流す領域として働き、オフ状態の時はｐベース領域１３とのｐｎ接合から空乏層が深さ方向へ拡張して空乏化し耐圧を高める働きをする。この高抵抗のn−ドレイン・ドリフト層１２の厚さ（電流経路長）を薄く（短く）することは、オン状態ではドリフト抵抗が低くなるのでMOSFETの実質的なオン抵抗（ドレイン−ソース抵抗）を下げる効果に繋がるものの、オフ状態ではPベース領域１３とn−ドレイン・ドリフト層１２との間のpn接合から拡張するドレイン−ベース間空乏層の拡張幅が狭くなるため、空乏電界強度がシリコンの最大（臨界）電界強度に速く達するので、ドレイン−ソース電圧が素子耐圧の設計値に達する前に、ブレークダウンが生じ、耐圧（ドレイン−ソース電圧）が低下してしまう。逆に、ｎ−ドレイン・ドリフト層１２を厚く形成すると、高耐圧化を図ることができるが、必然的にオン抵抗が大きくなり、オン損失が増す。すなわちオン抵抗（電流容量）と耐圧との間にはトレードオフ関係がある。このトレードオフ関係は、ドリフト層を持つIGBT、バイポーラトランジスタ、ダイオード等の半導体素子においても同様に成立することが知られている。また、この問題は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアスによる空乏層の延びる方向が異なる横型半導体素子についても共通である。
【０００４】
この問題に対する解決法として、縦型ドリフト部として不純物濃度を高めたn型の領域とp型の領域とを交互に繰り返して多重接合した並列pn構造である半導体装置が、EP0053854、USP5216275、USP5438215、特開平9-266311号公報および特開平10-223896号公報などにおいて知られている。
図１０は、 USP5216275に開示された縦型ＭＯＳＦＥＴの一例を示す断面図である。図９の半導体装置との構造上の違いは、ドレイン・ドリフト部２２が一様・単一のｎ−導電型層（不純物拡散層）ではなく、縦形層状のn型のドリフト電路領域２２ａと縦形層状のp型の仕切領域２２ｂとを交互に繰り返して多重接合した並列pn構造となっているところである。ｐベース領域１３のウエル底にｐ型の仕切領域２２ｂが接続し、相隣接するｐベース領域１３，１３のウエル端部の間にｎ型のドリフト電路領域２２ａが接続している。ドレイン・ドリフト部２２の並列pn構造の不純物濃度が高くても、オフ状態では並列pn構造の縦方向に配向する各pn接合から空乏層がその横方向双方に拡張し、ドリフト部２２全体が早期に空乏化するため、高耐圧化を図ることができる。なお、このようなオン状態では電流を流すとともに、オフ状態では空乏化する並列pn構造のドレイン部２２を備える半導体素子を、以下に超接合半導体素子と称することとする。
【０００５】
【発明が解決しようとする課題】
通常、耐圧構造におけるチャネルストッパ領域としては、ドリフト層と同じ導電型が適用されるが、プロセスによっては逆の導電型が形成されることがある。nチャネル縦型MOSFET(ドリフト層はn型)の場合、チャネルストッパ領域にp型が形成されることになる。このような場合、素子周縁部の空乏層が最外周のp型領域に到達しないように、最外周のpベース領域に接続するチャネルストッパ電極を活性領域側に張り出させ、耐圧を安定化させている。
ところが、素子周縁部にp型領域とn型領域とからなる並列pn層を配置するnチャネル超接合MOSFETの場合においては、活性部のpベース領域に接続する並列pn層のp型領域がチャネルストッパ領域のp型領域に接続してしまうため、漏れ電流が大きくなる問題がある。漏れ電流が増大すると、オフ時の発生損失が増大するだけでなく、熱暴走により素子を破壊する恐れがある。
そこで、本発明の目的は、オン抵抗と耐圧とのトレードオフ関係を大幅に改善する超接合半導体素子において、オフ時の漏れ電流を低減するとともに、安定な耐圧を実現する周縁部構造を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、基板の第1主面側に形成された活性部と、基板の第２主面側に形成された第１導電型の低抵抗層と、前記活性部と前記低抵抗層との間に介在する縦形ドリフト部とを有し、該縦形ドリフト部が前記基板の厚み方向に配向し平面的にストライプ状の縦形第１導電型領域と前記基板の厚み方向に配向し平面的にストライプ状の縦形第2導電型領域とを交互に繰り返して接合してなる第1の並列p n構造とを備える半導体装置において、前記縦形ドリフト部と前記活性部の周りを取り囲むように前記第1主面と前記低抵抗層との間に介在する耐圧構造部が、前記基板の厚み方向に配向し平面的にストライプ状の第２の縦形第1導電型領域と前記基板の厚み方向に配向し平面的にストライプ状の第２の縦形第2導電型領域とを交互に繰り返して接合してなる第２の並列p n構造と、該第２の並列ｐｎ構造の外周を取り囲むように配置した第1導電型領域と、該第1導電型領域の外周を取り囲むとともに該第1導電型領域に接するように配置した第2導電型領域とを有し、前記第２の縦形第2導電型領域の長手方向の外周側端部および前記第２の縦形第2導電型領域の短手方向の最外周の外周側端部が前記第1導電型領域により前記第2導電型領域から分離され、前記第２の縦形第2導電型領域の少なくとも１つは前記縦形ドリフト部の縦形第2導電型領域の少なくとも一つと接しているものとする。前記耐圧構造部の表面には前記縦形ドリフト部の外周を取り囲むように環状の第２導電型環状領域が１つ以上配置され、前記環状領域が少なくとも１つの前記第２の縦形第2導電型領域と接しているものとする。また、第1導電型領域が並列pn構造の下方に形成されている低抵抗層と接続しているものとする。
【０００７】
第2導電型領域と並列pn構造の第2導電型領域とが第1導電型領域で分離されることにより、逆バイアス印可時に発生する漏れ電流経路を遮断することができるので、漏れ電流を低減できる。また、前記耐圧構造部の表面には前記縦形ドリフト部の外周を取り囲むように環状の第２導電型環状領域が１つ以上配置され、前記環状領域が少なくとも１つの前記第２の縦形第2導電型領域と接していることで、第２の縦形第2導電型領域の短手方向の活性部と耐圧構造部の境界の並列ｐｎ層の電界が緩和できるので、高耐圧化を図ることができる。また、第1導電型領域が並列pn構造の下方に形成されている低抵抗層と連続していることにより、耐圧を安定化させることができる。第2導電型領域と電気的に接続した電極が絶縁膜を介して第1導電型領域上に配置されているものとする。望ましくは電極が絶縁膜を介して少なくとも第2の並列pn構造の一部上に配置されているものとする。このような電極を設けることにより、逆バイアス印可時の空乏層が最外周の第2導電型領域に達することがないので、耐圧の信頼性が向上する。
【０００８】
第２の並列ｐｎ構造のｐｎ繰り返しピッチが第1の並列pn構造のｐｎ繰り返しピッチよりも狭くする。第1の部分のストライプの方向に対し、第2の部分のストライプの方向が概ね垂直、あるいは概ね平行に配置されているものとする。平面的にストライプ状である並列pn構造の第1及び第2の部分との配置関係は垂直でも平行であってもよく、第2導電型領域と第2の部分の並列pn構造の第2導電型領域が第1導電型領域で分離されていればよい。また、前記縦形第２導電型領域が、前記活性部表面に設けられた第２導電型ベース領域を介して、前記活性部表面に形成された主電極に電気的に接続しているとよい。
【００１１】
【発明の実施の形態】
以下に本発明の実施例を添付図面に基づいて説明する。なお、以下でｎ又はｐを冠記した層や領域は、それぞれ電子又は正孔を多数キャリアとする層や領域を意味する。また、上付き文字＋は比較的高不純物濃度、上付き文字−は比較的低不純物濃度を意味する。
［実施例１］
図１は、本発明の縦型MOSFETのチップを示す概略図で方形のチップを４等分した角部を示す部分平面図である。理解を容易にするために、並列p n層(点線)とガードリング３及び最外周のp型領域(実線)のみを示している。図２は、図１中のＡ−Ａ線に沿って切断した部分を示す断面図である。図３は、図１中のＢ−Ｂ線に沿って切断した部分を示す断面図である。
本例のｎチャネル縦形ＭＯＳＦＥＴは、裏側のドレイン電極１８が導電接触した低抵抗のｎ＋ドレイン層（ドレイン・コンタクト層）１１の上に形成された第１の並列ｐｎ構造のドレイン・ドリフト部１と、このドリフト部１の表面側に選択的に環状又はストライプ状のセルとして形成された不純物高濃度のｐベース領域（ｐウエル）１３と、そのｐベース領域１３内の表面側に選択的に形成された不純物高濃度のｎ＋ソース領域１４と、基板表面上にゲート絶縁膜１５を介して設けられたポリシリコン等のゲート電極層１６と、層間絶縁膜２２に開けたコンタクト孔を介してｐベース領域１３のｐ＋コンタクト領域１９及びｎ＋ソース領域１４の双方に導電接触するソース電極１７とを有している。ウエル状のｐベース領域１３の中にｎ＋ソース領域１４が浅く形成されており、２重拡散型ＭＯＳ部を構成している。
【００１２】
このドレイン・ドリフト部１は、ｎ＋ドレイン層１１のサブストレートの上にｎ型のエピタキシャル成長層を幾層も積み増した厚い積層として形成されており、基板の厚み方向に層状縦形のｎ型ドリフト電路領域1ａと基板の厚み方向に層状縦形のｐ型仕切領域1ｂとを交互に繰り返して多重接合した構造である。本例では、ｎ型のドリフト電路領域1ａは、隣接するｐベース領域１３のウエル端部間に位置し、その上端が基板表面に達し、その下端がｎ＋ドレイン層１１に接している。また、ｐ型の仕切領域1ｂは、その上端がｐベース領域１３のウエル両端部を除くウエル底に接し、その下端がｎ＋ドレイン層１１に接している。
本例は耐圧が６００Ｖクラスのものであり、ドリフト電路領域1ａとｐ型の仕切領域1ｂの層厚は各６μｍで、深さは約４０μｍである。それぞれの不純物濃度は３．０×１０15ｃｍ−３である。
【００１３】
図１に示すように、チップ平面に主体的に占めるドリフト部１の周りで、基板表面とｎ＋ドレイン層１１との間には、オン状態では概ね非電路領域であってオフ状態では空乏化する耐圧構造部（素子外周部）６が形成されている。この耐圧構造部６は、基板の厚さ方向に配向する層状の縦形ｎ型領域2ａと、基板の厚さ方向に配向する層状の縦形ｐ型領域2ｂとを交互に繰り返して多重接合して成る第２の並列ｐｎ構造２となっている。ドリフト部１の第１の並列ｐｎ構造と耐圧構造部６の第２の並列ｐｎ構造２とは平行に配置されている。即ち、ドリフト部１の第１の並列ｐｎ構造の層面と耐圧構造部６の第２の並列ｐｎ構造２とは層面が相平行し、それらの境界部分では互いに逆導電型の領域となって、ｐｎ繰り返しが連続している。図２に示すように、耐圧構造部６の第２の並列ｐｎ構造２におけるｐｎ繰り返し端面とドリフト部１の第１の並列ｐｎ構造におけるｐｎ繰り返し端面とが接続している。本例では、耐圧構造部６の第２の並列ｐｎ構造２におけるｐｎ繰り返しピッチはドリフト部１の第１の並列ｐｎ構造におけるｐｎ繰り返しピッチと同じであり、ｐベース領域１３のウエル端部迄（図２に点線で示す）がドリフト部１の第１の並列ｐｎ構造であり、 ｐベース領域１３の周縁部側が耐圧構造部６の第２の並列ｐｎ構造２である。このため、ドリフト部１の第１の並列ｐｎ構造と耐圧構造部６の第２の並列ｐｎ構造２の各部の幅、深さ、不純物濃度は同じである。なお、耐圧構造部６の表面上には、表面保護及び安定化のために、熱酸化膜又は燐シリカガラス（ＰＳＧ）からなる厚い酸化膜（絶縁膜）２０が成膜されている。耐圧構造部６の外側には、基板の厚み方向に配向し比較的厚い層厚のn型領域４が配置されている。このｎ型領域４はp型領域５を介してドレイン電圧と同電位の周縁電極２１に電気的に接続している。n型領域４が裏面側のｎ＋ドレイン層１１に接続しており、そのn型領域４の表面の一部領域にp型領域５が形成されている。
【００１４】
pベース領域１３の拡散深さ３．０μｍ、表面不純物濃度３．０×１０17cm−３、n+ソース領域１４の拡散深さ１．０μｍ、表面不純物濃度３．０×１０20cm−３、n+ドレイン層１１の不純物濃度２．０×１０18cm−３、 厚さ３００μｍ、最外周p型領域５の拡散深さ３．０μｍ、表面不純物濃度３．０×１０17cm−３、外周部n型領域４の幅５０．０μｍ (表面での幅２０μｍ) 不純物濃度６．０×１０15cm−３である。なお、並列p n層の繰り返しピッチはドレイン・ドリフト部１、耐圧構造部６とも12mmである。
次に本例の動作について説明する。ゲート電極層１６に所定の正の電位を印加すると、ｎチャネル型ＭＯＳＦＥＴはオン状態となり、ゲート電極層１６直下のｐベース領域１３の表面に誘起される反転層を介して、ソース領域１４からチャネル領域（ｎ型表面ドリフト領域）１ａａに電子が注入され、その注入された電子がドリフト電路領域1ａを通ってｎ＋ドレイン層１１に達し、ドレイン電極１８とソース電極１７との間が導通する。
【００１５】
ゲート電極層１６への正の電位を取り去ると、ＭＯＳＦＥＴはオフ状態となり、ｐベース領域１３の表面に誘起される反転層が消滅し、ドレイン電極１８とソース電極１７との間が遮断する。更に、このオフ状態の際、逆バイアス電圧（ソース・ドレイン間電圧）が大きいと、ｐベース領域１３とチャネル領域１ａａとの間のｐｎ接合からそれぞれｐベース領域１３とチャネル領域１ａａに空乏層が拡張して空乏化すると共に、ドリフト部１の各仕切領域1ｂはｐベース領域１３を介してソース電極１７に電気的に接続し、ドリフト部１の各ドリフト電路領域1ａはｎ＋ドレイン層１１を介してドレイン電極１８に電気的に接続しているため、仕切領域1ｂとドリフト電路領域1ａとの間のｐｎ接合からの空乏層が仕切領域1ｂとドリフト電路領域1ａの双方に拡張するので、ドリフト部１の空乏化が早まる。従って、ドリフト部１の高耐圧化が十分確保されているので、ドリフト部１の不純物濃度を高く設定でき、大電流容量化も確保できる。
【００１６】
ここで、本例のドリフト部１の周りの耐圧構造部６には第２の並列ｐｎ構造２が形成されている。この第２の並列ｐｎ構造２の中で幾つかのｐ型領域2ｂは、ｐベース領域１３を介してソース電極１７に電気的に接続し、また各ｎ型領域2ａはｎ＋ドレイン層１１を介してドレイン電極１８に電気的に接続しているため、耐圧構造部６のｐｎ接合から拡張した空乏層によって、基板厚み全長に亘り概ね空乏化される。このため、表面ガードリング構造やフイールドプレート構造のように耐圧構造部６の表面側を空乏化させるだけでなく、外周部や基板深部までも空乏化させることができるので、耐圧構造部６の電界強度を大幅緩和でき、高耐圧を確保できる。それ故、超接合半導体素子の高耐圧化を実現できる。
【００１７】
特に、本例では、耐圧構造部６に更にガードリング部３を設けているので耐圧信頼性が高い。即ち、耐圧構造部６の表面側にはドリフト部１を取り囲むように多重のｐ型のガードリング３が巡らされている。このガードリング３は耐圧構造部６の第２の並列ｐｎ構造２の多数のｐ型領域２ｂを電気的に接続するものである。そして、このガードリング３の不純物濃度はｐ型領域２ｂの不純物濃度よりも高い。ゲートをソースにショートし、ドレイン電位を正に高めていくと、ドリフト部１の並列ｐｎ構造が空乏化すると共に、ドリフト部１から耐圧構造部６へと空乏層が拡張する。ここで、ガードリング３がない場合、耐圧構造部６の第２の並列ｐｎ構造２のうち、一端がｐベース領域１３に直接接続しているｐ型領域２ｂではｙ方向に空乏層が拡張するものの、一端がｐベース領域１３に直接接続していないｘ方向では比較的高濃度のｎ型領域の為、空乏層が充分に拡張する前に、活性部と耐圧構造部境界の並列ｐｎ層のｐｎ接合で臨界電界に達してしまう。それ故、高耐圧を得ることができない。
【００１８】
ところが、本例では、一端がｐベース領域１３に直接接続していないｐ型領域２ｂ（耐圧構造部６のｘ方向）はガードリング３を介して一端がｐベース領域１３に直接接続しているｐ型領域２ｂ（耐圧構造部６のｙ方向）に電気的に接続されているため、ｙ方向の活性部からのガードリングの距離に応じた電位が、ｘ方向の表面に分布することになるので、ｘ方向の活性部と耐圧構造部境界の並列ｐｎ層の電界が緩和されることになり、空乏層がｘ方向へ拡張する。従って、高耐圧化を図ることができる。このガードリング３による耐圧構造は並列ｐｎ構造の幅に関係なく設計できるので、高耐圧化と共に低抵抗化が可能である。
【００１９】
本例ではまた、ガードリング３の不純物濃度がｐ型領域２ｂの不純物濃度よりも高くなっているため、ｐ型領域２ｂの空乏化と共に、ガードリング３も空乏化して均圧リングとして作用しなくなるということはない。
耐圧構造部６のｐｎ繰り返し端面がドリフト部１のｐｎ繰り返し端面に接続しているため、耐圧構造部６の空乏化率は高い。従って、ドリフト部１に第１の並列ｐｎ構造を採用した超接合半導体素子にあっても。その周りの耐圧構造部６の耐圧が第２の並列ｐｎ構造２によって十分に保証されることになるため、ドリフト部１の第１の並列ｐｎ構造の最適化が容易で、超接合半導体素子の設計自由度が高まり、超接合半導体素子を実用化できる。
【００２０】
本例ではまた、最外周のp型領域５と並列p n層のp型領域２ｂとが接続している場合(図2,3において、表面側にn型領域４が形成されず、最外周p型領域５が並列p n層のp型領域２ｂに接続している場合)、ゲート電極をソース電極にショートし、ドレイン電極に正の電圧を印加していくと、耐圧構造部におけるy方向の空乏層が並列p n層の横方向(x方向)に広がり始める。この時、空乏化しない並列p n層のp型領域２ｂと最外周のp型領域５は等電位であるため、側面に形成されるp n接合が降伏しない限り漏れ電流は低く抑えられる。ドレイン電圧を上げていくと、側面に形成されるp n接合が降伏するため、漏れ電流はドレイン電圧の増加に伴い増加する。さらにドレイン電圧を上げていくと、並列p n層が完全に空乏化するため漏れ電流は飽和するが、大きな漏れ電流のためオフ時における発生損失が大きくなってしまう。一方、最外周のp型領域５と素子周縁部（耐圧構造部）の並列p n層のp型領域２ｂとを分離するn型領域４がある場合、n型領域４が完全に空乏化しなければ、漏れ電流の電流経路が遮断されるため漏れ電流は低く抑えることが可能となる。
【００２１】
さらに、p型領域５に接続するAl-Si, Alなどの周縁電極２１が絶縁膜２０を介してn型領域４と耐圧構造部の第２の並列p n構造２の層上に配置されていれば、n型領域４により分離されたp型領域５は、ドレイン電位とほぼ同電位であるため、空乏層はこの電極端より外周側に広がり難く、n型領域４がパンチスルーするのを防げると共に、最外周部の電位を固定できるので耐圧を安定化できる。
なお、本例では耐圧構造にガードリング３を用いているが、フィールドプレート構造でもリサーフ構造でもこれらの併用であっても構わない。
なお、耐圧クラスを変更する場合、各並列p n構造の深さ方向の長さを耐圧クラスに応じた長さに変更すれば良い。例えば９００Ｖクラスの場合、６０．０μｍ程度であれば良い。
【００２２】
［実施例２］
図４，５は、本発明の実施例２に係る縦形ＭＯＳＦＥＴにおけるチップの断面図である。図４は、図１中のＡ−Ａ線に沿って切断した部分に相当し、図２に対応している。図５は、図１中のＢ−Ｂ線に沿って切断した部分に相当し、図３に対応している。
本例の実施例１との構造上の違いは、ｎ型領域４ａが基板の表面側のみに形成されている点である。基板の表面側に形成されたn型領域４ａは、x,ｙ方向とも並列p n層２のn型領域２ａと接続されており、この部分のn型領域４ａが空乏化しなければ、ドレイン電位を保持するため実施例1と同様の効果が得られる。
【００２３】
［実施例３］
図6は、本発明の実施例３に係る縦形ＭＯＳＦＥＴにおけるチップを示す概略図で方形のチップを４等分した角部を示す部分平面図である。図６は、図１に対応している。
図６は、素子周縁部の耐圧構造部６にドリフト部１の並列pｎ構造のピッチより狭いストライプ状の第２の並列p n構造２を配置した場合であり、ドリフト部１の並列p n構造に対し耐圧構造部６の第２の並列p n構造２を平行に配置している。ドリフト部１の並列ｐｎ構造のストライプに対し耐圧構造部６の第２の並列p n構造２のピッチを狭くすることにより、単位面積当たりの空乏層は拡がり易く、高耐圧化が容易となる。この場合においても、y方向に形成される漏れ電流経路をn型領域４によって遮断しているので、漏れ電流を低く抑えることができる。なお、耐圧構造部における第２の並列p n構造２のn型領域２ａ及びp型領域２ｂの幅は３．０μｍ、不純物濃度３．０×１０14cm−３であり、ドリフト部１の不純物濃度より低くしている。この場合に、ピッチを同じくして不純物濃度だけを低くしてもよい。
【００２４】
［実施例４］
図７は、本発明の実施例４に係る縦形ＭＯＳＦＥＴにおけるチップを示す概略図で方形のチップを４等分した角部を示す部分平面図である。図７は、図１に対応している。
図7は、図6の変形例であり、図6と異なる点は耐圧構造部６のストライプ状の第２の並列p n構造２がドリフト部１のストライプ状の並列p n構造に対し垂直に配置されている点である。耐圧構造部６の第２の並列p n構造の配置は、ドリフト部１の並列ｐｎ構造のストライプに対し、平行でも垂直でもいずれでも良く、最外周部のp型領域５が、n型領域４によって、第２の並列p n構造２のp型領域２ｂから分離されていればよい。
【００２５】
［実施例５］
図８は、本発明の実施例５に係る縦形ＭＯＳＦＥＴにおけるチップを示す概略図で方形のチップを４等分した角部を示す部分平面図である。図８は、図１に対応している。
図8は、耐圧構造部６がp型不純物とn型不純物の両方をドープした高抵抗領域（i層）２Ａからなる場合である。n型不純物とp型不純物が同じ領域におよそ同量含まれている場合、これらp, n型不純物はお互いに補償するため、高抵抗層(i層)として作用する。また、非常に接近している異なる領域においても、およそ同量の不純物であれば、お互い補償し合うため高抵抗層（i層）として機能する。なお、実際にはn型かp型の高抵抗層となる。
高抵抗層がn型の場合は、最外周のp型領域５を分離するn型領域４がなくても、漏れ電流の電流経路は存在しないが、p型の高抵抗層の場合は、高抵抗層がソース層に接続されているため、x, y方向に漏れ電流経路が形成されてしまう。それゆえ、高抵抗層を囲むn型領域４によって最外周のp型領域５を確実に分離する必要がある。
なお、上記各実施例では、縦形ＭＯＳＦＥＴで説明したが、本発明はIGBT（伝導度変調型ＭＯＳＦＥＴ）、バイポーラトランジスタなどの３端子以上の縦形能動素子は勿論のこと、FWD、ショットキーダイオード等の２端子の受動素子にも適用できるものである。
【００２６】
【発明の効果】
以上説明したように、本発明は、ドリフト部の周りの耐圧構造部を並列ｐｎ構造とすると共に、最外周部に形成されるp型領域と耐圧構造部の並列p n構造のp型領域とを分離するn型領域とを並列p n構造の外周に配置することにより、オン抵抗と耐圧のトレードオフ関係を大幅に改善できる超接合半導体素子において、オフ状態の漏れ電流を大幅に低減するとともに、耐圧の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施例１に係る縦形ＭＯＳＦＥＴのチップを示す部分平面図である。
【図２】図１中のＡ−Ａ線に沿って切断した状態を示す断面図である。
【図３】図１中のＢ−Ｂ線に沿って切断した状態を示す断面図である。
【図４】本発明の実施例２に係る縦形ＭＯＳＦＥＴで、図１中のＡ−Ａ線に沿って切断した部分に相当する断面図である。
【図５】本発明の実施例２に係る縦形ＭＯＳＦＥＴで、図１中のＢ−Ｂ線に沿って切断した部分に相当する断面図である。
【図６】本発明の実施例３に係る縦形ＭＯＳＦＥＴのチップを示す部分平面図である。
【図７】本発明の実施例４に係る縦形ＭＯＳＦＥＴのチップを示す部分平面図である。
【図８】本発明の実施例５に係る縦形ＭＯＳＦＥＴのチップを示す部分平面図である。
【図９】従来の単一導電型のドリフト層を持つ縦形ＭＯＳＦＥＴを示す部分断面図である。
【図１０】従来の並列ｐｎ構造のドリフト層を持つ縦形ＭＯＳＦＥＴを示す部分断面図である。
【符号の説明】
１      ドリフト部（第１の並列ｐｎ構造）
１ａ  ｎ型ドリフト電路領域
１ｂ  ｐ型仕切領域
２     第２の並列ｐｎ構造
２ａ  ｎ型領域
２ｂ  ｐ型領域
３    ガードリング
４    ｎ型領域
５    ｐ型領域
６     耐圧構造部
１ａａチャネル領域
１１   ｎ＋ドレイン層
１３ 高不純物濃度のｐベース領域（ｐウエル）
１４   ｎ＋ソース領域
１５   ゲート絶縁膜
１６   ゲート電極層
１７   ソース電極
１８   ドレイン電極
１９   ｐ＋コンタクト領域
２０  絶縁膜
２１  周縁電極
【図１】
0004839519.tif 000002
【図２】
0004839519.tif 000003
【図３】
0004839519.tif 000004
【図４】
0004839519.tif 000005
【図５】
0004839519.tif 000006
【図６】
0004839519.tif 000007
【図７】
0004839519.tif 000008
【図８】
0004839519.tif 000009
【図９】
0004839519.tif 000010
【図１０】
0004839519.tif 000011