(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上に形成された下地絶縁膜と、
前記下地絶縁膜の上に、下部電極、強誘電体材料よりなるキャパシタ誘電体膜、及び上部電極を順に形成してなるキャパシタと、
前記キャパシタを覆う層間絶縁膜と、
前記層間絶縁膜の上に形成された第１配線と、
前記層間絶縁膜と前記第１配線とを覆い、前記第１配線の上方で第１の膜厚を有する単層の第１絶縁膜と、
前記第１絶縁膜の上に形成された第１キャパシタ保護絶縁膜と、
前記第１キャパシタ保護絶縁膜の上に形成され、前記第１配線の上方で前記第１の膜厚よりも厚い第２の膜厚を有する第１カバー絶縁膜と、
前記第１配線の上の前記第１カバー絶縁膜、前記第１キャパシタ保護絶縁膜、及び前記第１絶縁膜に形成された第１ホールと、
前記第１ホール内に形成され、前記第１配線と電気的に接続された第１導電性プラグと、
前記第１カバー絶縁膜上に形成され、前記第１導電性プラグと電気的に接続された第２配線と、
を有することを特徴とする半導体装置。
【請求項２】
前記第１絶縁膜の上面は平坦化されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２配線と前記第１カバー絶縁膜の上に形成され、該第２配線の上で第３の膜厚を有する単層の第２絶縁膜と、
前記第２絶縁膜の上に形成された第２キャパシタ保護絶縁膜と、
前記第２キャパシタ保護絶縁膜の上に形成され、前記第２配線の上方で前記第３の膜厚よりも厚い第４の膜厚を有する第２カバー絶縁膜と、
前記第２配線の上の前記第２カバー絶縁膜、前記第２キャパシタ保護絶縁膜、及び前記第２絶縁膜に形成された第２ホールと、
前記第２ホール内に形成され、前記第２配線と電気的に接続された第２導電性プラグと、
前記第２カバー絶縁膜上に形成され、前記第２導電性プラグと電気的に接続された第３配線とを有することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記層間絶縁膜と前記第１配線のそれぞれの上に第３キャパシタ保護絶縁膜が形成され、該第３キャパシタ保護絶縁膜の上に前記第１絶縁膜が形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項５】
半導体基板の上に下地絶縁膜を形成する工程と、
前記下地絶縁膜の上に、下部電極、強誘電体材料よりなるキャパシタ誘電体膜、及び上部電極を順に積層してなるキャパシタを形成する工程と、
前記キャパシタを覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に第１配線を形成する工程と、
前記層間絶縁膜と前記第１配線とを覆い、前記第１配線の上方で第１の膜厚を有する単層の第１絶縁膜を形成する工程と、
前記第１絶縁膜の上に第１キャパシタ保護絶縁膜を形成する工程と、
前記第１キャパシタ保護絶縁膜の上に、前記第１配線の上方で前記第１の膜厚よりも厚い第２の膜厚を有する第１カバー絶縁膜を形成する工程と、
前記第１配線の上の前記第１カバー絶縁膜、前記第１キャパシタ保護絶縁膜、及び前記第１絶縁膜に第１ホールを形成する工程と、
前記第１ホール内に、前記第１配線と電気的に接続された第１導電性プラグを形成する工程と、
前記第１カバー絶縁膜上に、前記第１導電性プラグと電気的に接続された第２配線を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記第１絶縁膜の上面を研磨して平坦化する工程と、
前記平坦化の後に、前記第１絶縁膜の上面をエッチバックする工程とを有することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１絶縁膜をエッチバックする工程において、前記平坦化のときに前記第１絶縁膜の上面に形成された傷よりも深く前記第１絶縁膜をエッチバックすることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記エッチバックとして、スパッタエッチ、ドライエッチ、及びウエットエッチのいずれかを採用することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記第１キャパシタ保護絶縁膜として、アルミナ膜、酸化チタン膜、窒化シリコン膜、及び酸窒化シリコン膜のいずれかの単層膜、或いはこれらの膜の積層膜を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項１０】
前記第１導電性プラグを形成する工程は、前記第１ホール内と前記第１カバー絶縁膜上とにプラグ用導電膜を形成する工程と、前記第１カバー絶縁膜上の前記プラグ用導電膜を研磨して除去し、前記プラグ用導電膜を前記第１ホール内に前記第１導電性プラグとして残す工程とを有することを特徴とする請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に関する。
【背景技術】
【０００２】
電源を切っても情報を記憶することができる不揮発性メモリとして、フラッシュメモリや強誘電体メモリが知られている。【０００３】
このうち、フラッシュメモリは、絶縁ゲート型電界効果トランジスタ（IGFET）のゲート絶縁膜中に埋め込んだフローティングゲートを有し、記憶情報を表す電荷をこのフローティングゲートに蓄積することによって情報を記憶する。しかし、このようなフラッシュメモリでは、情報の書き込みや消去の際に、ゲート絶縁膜にトンネル電流を流す必要があり、比較的高い電圧が必要であるという欠点がある。【０００４】
これに対し、強誘電体メモリは、FeRAM(Ferroelectric Random Access Memory)とも呼ばれ、強誘電体キャパシタが備える強誘電体膜のヒステリシス特性を利用して情報を記憶する。その強誘電体膜は、キャパシタの上部電極と下部電極の間に印加される電圧に応じて分極を生じ、その電圧を取り去っても自発分極が残留する。印加電圧の極性を反転すると、この自発分極も反転し、その自発分極の向きを「１」と「０」に対応させることで、強誘電体膜に情報が書き込まれる。この書き込みに必要な電圧はフラッシュメモリにおけるよりも低く、また、フラッシュメモリよりも高速で書き込みができるという利点がFeRAMにはある。更に、高集積度、及び高耐久性を実現できるという点でもFeRAMは有利である。【０００５】
上記のFeRAMでは、キャパシタの上方の絶縁膜にホールを形成し、上下の配線を電気的に接続するための導電性プラグがそのホール内に形成される。この導電性プラグがコンタクト不良を引き起こすと、キャパシタを含んだ回路が正常に機能せず、FeRAMは不良となってしまう。
【発明の開示】
【０００６】
本発明の目的は、絶縁膜のホール内に形成される導電性プラグがコンタクト不良となるのを防止できる半導体装置とその製造方法を提供することにある。
【０００７】
本発明の一観点によれば、半導体基板と、前記半導体基板の上に形成された下地絶縁膜と、前記下地絶縁膜の上に、下部電極、強誘電体材料よりなるキャパシタ誘電体膜、及び上部電極を順に形成してなるキャパシタと、前記キャパシタを覆う層間絶縁膜と、前記層間絶縁膜の上に形成された第１配線と、前記層間絶縁膜と前記第１配線とを覆い、前記第１配線の上方で第１の膜厚を有する単層の第１絶縁膜と、前記第１絶縁膜の上に形成された第１キャパシタ保護絶縁膜と、前記第１キャパシタ保護絶縁膜の上に形成され、前記第１配線の上方で前記第１の膜厚よりも厚い第２の膜厚を有する第１カバー絶縁膜と、前記第１配線の上の前記第１カバー絶縁膜、前記第１キャパシタ保護絶縁膜、及び前記第１絶縁膜に形成された第１ホールと、前記第１ホール内に形成され、前記第１配線と電気的に接続された第１導電性プラグと、前記第１カバー絶縁膜上に形成され、前記第１導電性プラグと電気的に接続された第２配線と、を有する半導体装置が提供される。
【０００８】
また、本発明の別の観点によれば、半導体基板の上に下地絶縁膜を形成する工程と、前記下地絶縁膜の上に、下部電極、強誘電体材料よりなるキャパシタ誘電体膜、及び上部電極を順に積層してなるキャパシタを形成する工程と、前記キャパシタを覆う層間絶縁膜を形成する工程と、前記層間絶縁膜の上に第１配線を形成する工程と、前記層間絶縁膜と前記第１配線とを覆い、前記第１配線の上方で第１の膜厚を有する単層の第１絶縁膜を形成する工程と、前記第１絶縁膜の上に第１キャパシタ保護絶縁膜を形成する工程と、前記第１キャパシタ保護絶縁膜の上に、前記第１配線の上方で前記第１の膜厚よりも厚い第２の膜厚を有する第１カバー絶縁膜を形成する工程と、前記第１配線の上の前記第１カバー絶縁膜、前記第１キャパシタ保護絶縁膜、及び前記第１絶縁膜に第１ホールを形成する工程と、前記第１ホール内に、前記第１配線と電気的に接続された第１導電性プラグを形成する工程と、前記第１カバー絶縁膜上に、前記第１導電性プラグと電気的に接続された第２配線を形成する工程と、を有する半導体装置の製造方法が提供される。
【０００９】
次に、本発明の作用について説明する。
【００１０】
上記の第１導電性プラグは、第１ホール内に形成されたタングステン膜等のプラグ用導電膜により構成されるが、そのプラグ用導電膜の成膜時には半導体基板が加熱される。このように加熱することで気化した第１絶縁膜中の残留水分は、第１キャパシタ保護絶縁膜によって上方に逃げるのが阻止されるため、第１ホール内に出てくることになる。
【００１１】
本発明では、上記のように、第１配線の上方における第１絶縁膜の厚さ（第１の膜厚）が、第１配線の上方における第１カバー絶縁膜の厚さ（第２の膜厚）以下となるので、第１絶縁膜に含まれる残留水分量を第１カバー絶縁膜のそれ以下とすることができる。従って、第１の膜厚と第２の膜厚の大小関係が逆の場合と比較して、上記のようにして第１ホール内に出てくる水分の量を低減することができ、その水分によって第１導電性プラグが未形成になるのが防止され、第１配線と第１導電性プラグとを電気的に良好に接続することが可能となる。
【００１２】
また、第１絶縁膜の上面を研磨して平坦化することで、その上に多層配線構造を容易に作成できるようにしてもよい。
【００１３】
そのように第１絶縁膜を研磨する場合、研磨パッドの傷により、研磨後の第１絶縁膜の上面に微細な傷が付いてしまうことがある。その場合は、第１絶縁膜の上面をエッチバックすることにより、この傷を除去するのが好ましい。
【００１４】
なお、エッチバックに代えて、傷の付いた第１絶縁膜の上面にキャップ絶縁膜を形成し、このキャップ絶縁膜で傷を埋め込むことが考えられる。しかし、これではキャップ絶縁膜の形成工程と、第１ホールから出てくる水分量を低減する目的で行われるキャップ絶縁膜に対する脱水処理とが必要となり、半導体装置の製造工程が長くなってしまう。
【００１５】
これに対し、上記したエッチバックを採用すれば、キャップ絶縁膜の形成工程とそれに対する脱水処理とを省くことができ、半導体装置の製造工程を短縮することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】図１（ａ）、（ｂ）は、本願出願人が先に考案した半導体装置の製造途中の断面図（その１）である。
【図２】図２（ａ）、（ｂ）は、本願出願人が先に考案した半導体装置の製造途中の断面図（その２）である。
【図３】図３（ａ）、（ｂ）は、本願出願人が先に考案した半導体装置の断面図（その３）である。
【図４】図４（ａ）、（ｂ）は、本願出願人が先に考案した半導体装置の断面図（その４）である。
【図５】図５（ａ）、（ｂ）は、本願出願人が先に考案した半導体装置の断面図（その５）である。
【図６】図６（ａ）、（ｂ）は、本願出願人が先に考案した半導体装置の断面図（その６）である。
【図７】図７（ａ）、（ｂ）は、本願出願人が先に考案した半導体装置の断面図（その７）である。
【図８】図８（ａ）、（ｂ）は、本願出願人が先に考案した半導体装置の断面図（その８）である。
【図９】図９（ａ）、（ｂ）は、本願出願人が先に考案した半導体装置の断面図（その９）である。
【図１０】図１０は、本願出願人が先に考案した半導体装置の断面図（その１０）である。
【図１１】図１１は、本願出願人が先に考案した半導体装置の断面図（その１１）である。
【図１２】図１２は、本願出願人が先に考案した半導体装置の断面図（その１２）である。
【図１３】図１３は、本願出願人が先に考案した半導体装置の断面図（その１３）である。
【図１４】図１４は、本願出願人が先に考案した半導体装置の断面図（その１４）である。
【図１５】図１５は、本願出願人が先に考案した半導体装置の断面図（その１５）である。
【図１６】図１６は、本願出願人が先に考案した半導体装置の断面図（その１６）である。
【図１７】図１７は、本願出願人が先に考案した半導体装置の断面図（その１７）である。
【図１８】図１８は、本願出願人が先に考案した半導体装置の断面図（その１８）である。
【図１９】図１９は、本願出願人が先に考案した半導体装置の断面図（その１９）である。
【図２０】図２０は、本願出願人が先に考案した半導体装置の断面図（その２０）である。
【図２１】図２１は、本願出願人が先に考案した半導体装置の断面図（その２１）である。
【図２２】図２２は、本願出願人が先に考案した半導体装置の断面図（その２２）である。
【図２３】図２３は、本願出願人が先に考案した半導体装置の断面図（その２３）である。
【図２４】図２４は、本願出願人が先に考案した半導体装置の断面図（その２４）である。
【図２５】図２５は、本願出願人が先に考案した半導体装置の断面図（その２５）である。
【図２６】図２６は、本願出願人が先に考案した半導体装置の断面図（その２６）である。
【図２７】図２７は、本願出願人が先に考案した半導体装置の断面図（その２７）である。
【図２８】図２８は、本願出願人が先に考案した半導体装置の断面図（その２８）である。
【図２９】図２９は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１）である。
【図３０】図３０は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その２）である。
【図３１】図３１は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その３）である。
【図３２】図３２は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その４）である。
【図３３】図３３は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その５）である。
【図３４】図３４は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その６）である。
【図３５】図３５は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その７）である。
【図３６】図３６は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その８）である。
【図３７】図３７は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その９）である。
【図３８】図３８は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１０）である。
【図３９】図３９は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１１）である。
【図４０】図４０は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１２）である。
【図４１】図４１は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１３）である。
【図４２】図４２は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１４）である。
【図４３】図４３は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１５）である。
【図４４】図４４は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１６）である。
【図４５】図４５は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１７）である。
【図４６】図４６は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１８）である。
【図４７】図４７は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その１９）である。
【図４８】図４８は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その２０）である。
【図４９】図４９は、本発明の第１実施形態に係る半導体装置の製造途中の断面図（その２１）である。
【図５０】図５０は、本発明の第１実施形態と、本願出願人が先に考案した半導体装置のそれぞれの要部拡大断面図である。
【図５１】図５１は、本発明の第１実施形態と、本願出願人が先に考案した半導体装置の製造方法のそれぞれにおける、一層目金属配線を形成してから第１カバー絶縁膜に対するN2Oプラズマ処理を行うまでの主要工程をまとめたフローチャートである。
【図５２】図５２（ａ）〜（ｃ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その１）である。
【図５３】図５３（ａ）〜（ｃ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その２）である。
【図５４】図５４（ａ）〜（ｃ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その３）である。
【図５５】図５５（ａ）、（ｂ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その４）である。
【図５６】図５６（ａ）、（ｂ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その５）である。
【図５７】図５７（ａ）、（ｂ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その６）である。
【図５８】図５８（ａ）、（ｂ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その７）である。
【図５９】図５９（ａ）、（ｂ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その８）である。
【図６０】図６０（ａ）、（ｂ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その９）である。
【図６１】図６１（ａ）、（ｂ）は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その１０）である。
【図６２】図６２は、本発明の第２実施形態に係る半導体装置の製造途中の断面図（その１１）である。
【図６３】図６３は、本発明の第２実施形態と、キャップ絶縁膜を形成する比較例のそれぞれの要部拡大断面図である
【発明を実施するための最良の形態】
【００１７】
以下に、本発明の実施の形態について、添付図面を参照しながら詳細に説明する。【００１８】
（１）予備的事項の説明
本発明の実施の形態について説明する前に、本発明の基礎となる予備的事項について説明する。【００１９】
FeRAMが備える強誘電体キャパシタでは、そのキャパシタ誘電体膜の材料として、残留分極電荷量が１０〜３０μC/cm2程度と高いPZT(Pb(Zr,Ti)O3)膜やSBT(SrBi2Ta2O9)等のペロブスカイト構造の強誘電体酸化物が使用される。強誘電体酸化物は、水素や水分等の還元性物質に曝されると、膜中の酸素が還元されて酸素欠乏の状態となり、残留分極電荷量等の強誘電体特性が劣化してしまう。【００２０】
層間絶縁膜として多用されている酸化シリコン膜は、水との親和性が高く、膜中に比較的多くの水分を含有する。その水分は、例えば層間絶縁膜や金属配線を形成する際の熱によって水素と酸素とに分解し、そのうちの水素がキャパシタ誘電体膜に触れると、上記のようにしてキャパシタ誘電体膜が劣化する。また、プロセス中に限らず、長期にわたってFeRAMを使用し続けることによっても、外部から侵入した水素によってキャパシタ誘電体膜は劣化する。【００２１】
そのため、FeRAMでは、上記した還元性物質から強誘電体膜を保護するため、アルミナ膜等のキャパシタ保護絶縁膜が形成される。そのキャパシタ保護絶縁膜は、還元性物質が強誘電体膜に至るのを阻止する機能を有し、例えば上下の配線間に形成される。【００２２】
以下に、そのようなアルミナよりなるキャパシタ保護絶縁膜を備えた半導体装置について、その製造工程を追いながら説明する。【００２３】
図１〜図２８は、本願出願人が先に考案した半導体装置の製造途中の断面図である。【００２４】
この半導体装置は、キャパシタの下部電極にコンタクト領域を設け、そのコンタクト領域の上方の金属配線から下部電極に電圧が印加されるプレーナ型のFeRAMであり、以下のようにして作成される。【００２５】
最初に、図１（ａ）に示す断面構造を得るまでの工程について説明する。【００２６】
まず、n型又はp型のシリコン（半導体）基板１０の表面を熱酸化することにより素子分離絶縁膜１１を形成し、この素子分離絶縁膜１１でトランジスタの活性領域を画定する。このような素子分離構造はLOCOS(Local Oxidation of Silicon)と呼ばれるが、これに代えてSTI(Shallow Trench Isolation)を採用してもよい。【００２７】
次いで、シリコン基板１０の活性領域にp型不純物、例えばボロンを導入して第１、第２pウェル１２、１３を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜１４となる熱酸化膜を約６〜７nmの厚さに形成する。【００２８】
続いて、シリコン基板１０の上側全面に、厚さ約５０nmの非晶質シリコン膜と厚さ約１５０nmのタングステンシリサイド膜を順に形成する。なお、非晶質シリコン膜に代えて多結晶シリコン膜を形成してもよい。その後に、フォトリソグラフィによりこれらの膜をパターニングして、シリコン基板１０上にゲート電極１５を形成すると共に、素子分離絶縁膜１１上に配線１６を形成する。【００２９】
更に、ゲート電極１５をマスクにするイオン注入により、ゲート電極１５の横のシリコン基板１０にn型不純物としてリンを導入し、第１〜第３ソース／ドレインエクステンション１７ａ〜１７ｃを形成する。【００３０】
その後に、シリコン基板１０の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極１５と配線１６の横に絶縁性スペーサ１８として残す。その絶縁膜として、例えばCVD法により酸化シリコン膜を形成する。【００３１】
続いて、この絶縁性スペーサ１８とゲート電極１５をマスクにしながら、シリコン基板１０に砒素等のn型不純物を再びイオン注入することにより、ゲート電極１５の側方のシリコン基板１０に第１〜第３ソース／ドレイン領域１９ａ〜１９ｃを形成する。【００３２】
更に、シリコン基板１０の上側全面に、スパッタ法によりコバルト膜等の高融点金属膜を形成する。そして、その高融点金属膜を加熱させてシリコンと反応させることにより、第１〜第３ソース／ドレイン領域１９ａ〜１９ｃにおけるシリコン基板１０上にコバルトシリサイド層等の高融点シリサイド層２２を形成し、各ソース／ドレイン領域１９ａ〜１９ｃを低抵抗化する。なお、このような高融点金属シリサイド層は、ゲート電極１５や配線１６の表層にも形成される。【００３３】
その後に、素子分離絶縁膜１１の上等で未反応となっている高融点金属層をウエットエッチングして除去する。【００３４】
ここまでの工程により、シリコン基板１０の活性領域には、ゲート絶縁膜１４、ゲート電極１５、及び第１〜第３ソース／ドレイン領域１９ａ〜１９ｃ等によって構成される第１〜第３MOSトランジスタTR1〜TR3が形成されたことになる。【００３５】
これらのトランジスタのうち、第１、第２MOSトランジスタTR1、TR2はセル領域に形成され、それらのゲート電極１５は互いに平行に形成されてワード線の一部を構成する。一方、第３MOSトランジスタTR3は周辺回路領域に形成される。【００３６】
次に、図１（ｂ）に示すように、シリコン基板１０の上側全面に、プラズマCVD法で酸窒化シリコン(SiON)膜を厚さ約２００nmに形成し、それをエッチングストッパ膜２４とする。【００３７】
更に、TEOS(Tetraethoxysilane)ガスを使用するプラズマCVD法により、このエッチングストッパ膜２４の上に下地絶縁膜２５として酸化シリコン(SiO)膜を厚さ約６００nmに形成した後、CMP(Chemical Mechanical Polishing)法で下地絶縁膜２５を約２００nm程度研磨し、下地絶縁膜２５の上面を平坦化する。【００３８】
次いで、TEOSガスを使用するプラズマCVD法により、この下地絶縁膜２５の上に再びシリコン酸化膜を厚さ約１００nmに形成し、このシリコン酸化膜をキャップ絶縁膜２６とする。【００３９】
そして、これらの絶縁膜２５、２６の脱水処理として、窒素雰囲気中において基板温度を約６５０℃とするアニールを約３０分間行った後、キャップ絶縁膜２６上にスパッタ法により第１アルミナ膜２０を厚さ約２０nmに形成する。【００４０】
次に、図２（ａ）に示す断面構造を得るまでの工程について説明する。【００４１】
まず、第１アルミナ膜２０の上に、スパッタ法により第１導電膜２７としてプラチナ膜を形成する。この第１導電膜２７は、後でパターニングされてキャパシタ下部電極になり、その膜厚は約１５５nmである。【００４２】
更に、第１絶縁膜２７の上に、スパッタ法によりPZT膜を１５０〜２００nmの厚さに形成して、このPZT膜を強誘電体膜２８とする。【００４３】
なお、強誘電体膜２８の成膜方法としては、スパッタ法の他に、MOCVD(Metal Organic CVD)法やゾル・ゲル法もある。更に、強誘電体膜２８の材料は上記のPZTに限定されず、SrBi2Ta2O9、SrBi2(TaxNb1-x)2O9、Bi4Ti2O12等のBi層状構造化合物や、PZTにランタンをドープしたPLZT(Pb1-xLaxZr1-yTiyO3)、或いはその他の金属酸化物強誘電体で強誘電体膜２８を構成してもよい。【００４４】
ここで、スパッタ法で形成されたPZTは、成膜直後では殆ど結晶化しておらず、強誘電体特性に乏しい。そこで、強誘電体膜２８を構成するPZTを結晶化させるための結晶化アニールとして、酸素含有雰囲気中で基板温度を約５８５℃とするRTA(Rapid Thermal Anneal)を約９０秒間行う。なお、MOCVD法で強誘電体膜２８を形成する場合は、この結晶化アニールは不要である。【００４５】
次に、上記の強誘電体膜２８の上に、スパッタ法で第１酸化イリジウム(IrO2)膜を厚さ約５０nmに形成し、この第１酸化イリジウム膜に対してRTAを施す。そのRTAの条件は特に限定されないが、本実施形態では、酸素含有雰囲気中で基板温度を７２５℃、処理時間を２０秒とする。【００４６】
その後に、第１酸化イリジウム膜の上にスパッタ法により第２酸化イリジウム膜を厚さ約２００nmに形成し、これら第１、第２酸化イリジウム膜よりなる積層膜を第２導電膜２９とする。【００４７】
ここで、第１アルミナ膜２０の上に第１導電膜２７を形成することにより、第１アルミナ膜２０を省いてキャップ絶縁膜２６の上に第１導電膜２７を直接形成する場合と比較して、第１導電膜２７を構成するプラチナの配向性が良好となる。その第１導電膜２７の配向の作用によって、強誘電体膜２８を構成するPZTの配向が揃えられ、強誘電体膜２８の強誘電体特性が向上する。【００４８】
次に、図２（ｂ）に示す断面構造を得るまでの工程について説明する。【００４９】
まず、フォトリソグラフィにより第２導電膜２９をパターニングして上部電極２９ａを形成する。そして、このパターニングにより強誘電体膜２８が受けたダメージを回復させるために、強誘電体膜２８に対する一回目の回復アニールを縦型炉内で行う。この回復アニールは酸素含有雰囲気において行われ、その条件は、例えば、基板温度６５０℃、処理時間６０分である。【００５０】
次いで、フォトリソグラフィで強誘電体膜２８をパターニングすることにより、PZT等の強誘電体材料で構成されるキャパシタ誘電体膜２８ａを形成する。このパターニングでキャパシタ誘電体膜２８ａが受けたダメージは二回目の回復アニールによって回復される。この二回目の回復アニールは、一回目と同様に縦型炉を用いて酸素含有雰囲気中で行われ、その条件として基板温度３５０℃、処理時間６０分が採用される。【００５１】
続いて、図３（ａ）に示すように、シリコン基板１０の上側全面に、水素や水分等の還元性物質からキャパシタ誘電体膜２８ａを保護するための第２アルミナ膜３１をスパッタ法で厚さ約５０nmに形成する。そして、スパッタによりキャパシタ誘電体膜２８ａが受けたダメージを回復させるために、酸素含有雰囲気中で基板温度を５５０℃とする三回目の回復アニールを約６０分間行う。この回復アニールは、一回目及び二回目と同様に、縦型炉を用いて行われる。【００５２】
次に、図３（ｂ）に示すように、フォトリソグラフィで第１導電膜２７と第２アルミナ膜３１とをパターニングすることにより、キャパシタ誘電体膜２８ａの下の第１導電膜２７を下部電極２７ａにすると共に、この下部電極２７ａを覆うように第２アルミナ膜３１を残す。【００５３】
その後に、プロセス中にキャパシタ誘電体２８ａが受けたダメージを回復させるために、基板温度５５０℃、処理時間６０分の条件で、酸素含有雰囲気中においてキャパシタ誘電体膜２８ａに四回目の回復アニールを施す。その回復アニールは、例えば縦型炉を用いて行われる。【００５４】
ここまでの工程により、シリコン基板１０のセル領域には、下部電極２７ａ、キャパシタ誘電体膜２８ａ、及び上部電極２９ａをこの順に積層してなるキャパシタQが形成されたことになる。【００５５】
続いて、図４（ａ）に示すように、シリコン基板１０の上側全面に、キャパシタ誘電体膜２８ａを保護するための第３アルミナ膜３３をスパッタ法で約２０nmの厚さに形成する。この第３アルミナ膜３３は、その下の第２アルミナ膜３１と協同して、水素や水分等の還元性物質がキャパシタ誘電体膜２８ａに至るのを防止し、キャパシタ誘電体膜２８ａが還元されてその強誘電体特性が劣化するのを抑えるように機能する。【００５６】
そして、基板温度５５０℃、処理時間６０分の条件で、酸素含有雰囲気となっている縦型炉内においてキャパシタ誘電体膜２８ａに対して五回目の回復アニールを施す。【００５７】
次いで、TEOSガスを使用するプラズマCVD法により、上記の第３アルミナ膜３３上に酸化シリコン膜を厚さ約１５００nmに形成し、その酸化シリコン膜を層間絶縁膜３５とする。この後に、層間絶縁膜３５の上面をCMP法で研磨して平坦化する。【００５８】
次に、図４（ｂ）に示す断面構造を得るまでの工程について説明する。【００５９】
まず、層間絶縁膜３５上にフォトレジストを塗布し、それを露光、現像して第１レジストパターン３７を形成する。図示のように、この第１レジストパターン３７は、第１〜第３ソース／ドレイン領域１９ａ〜１９ｃの上にホール形状の第１〜第３窓３７ａ〜３７ｃを有すると共に、配線３６の上に第４窓３７ｄを有する。【００６０】
次いで、第１レジストパターン３７をマスクに用いながら、層間絶縁膜３５からエッチングストッパ膜２４までをドライエッチングすることにより、第１〜第４窓３７ａ〜３７ｄの下のこれらの絶縁膜に第１〜第４コンタクトホール３８ａ〜３８ｄを形成する。【００６１】
このドライエッチングは、平行平板型プラズマエッチング装置（不図示）において３ステップのエッチングで行われる。その第１ステップのエッチングでは、C4F8、O2、及びArの混合ガスをエッチングガスとして使用し、層間絶縁膜３５から下地絶縁膜２５までをエッチングする。このエッチングはエッチングストッパ膜２４上で停止し、エッチングストッパ膜２４はエッチングされない。【００６２】
次の第２ステップでは、エッチングガスとしてO2とArとの混合ガスを用い、これらのガスのスパッタ作用により、第１ステップでホール内に生じたエッチング生成物を除去する。【００６３】
そして、第３ステップのエッチングでは、C4F8、CF4、O2、及びArの混合ガスをエッチングガスにしてエッチングストッパ膜２４がエッチングされる。【００６４】
上記のエッチングが終了後、第１レジストパターン３７は除去される。【００６５】
次に、図５（ａ）に示す断面構造を得るまでの工程について説明する。【００６６】
まず、第１〜第４コンタクトホール３８ａ〜３８ｄの内面と層間絶縁膜３５の上面に、スパッタ法によりチタン(Ti)膜と窒化チタン(TiN)膜をそれぞれ厚さ２０nm、５０nmに形成し、これらの膜をグルー膜とする。そして、このグルー膜の上に、六フッ化タングステンガスを使用するCVD法でタングステン膜を形成し、このタングステン膜で第１〜第４コンタクトホール３８ａ〜３８ｄを完全に埋め込む。【００６７】
その後に、層間絶縁膜３５上の余分なグルー膜とタングステン膜とをCMP法で研磨して除去し、これらの膜を第１〜第４コンタクトホール３８ａ〜３８ｄ内にそれぞれ第１〜第４導電性プラグ４０ａ〜４０ｄとして残す。【００６８】
これらの導電性プラグのうち、第１〜第３導電性プラグ４０ａ〜４０ｃは、それぞれ第１〜第３ソース／ドレイン領域１９ａ〜１９ｃと電気的に接続される。そして、第４導電性プラグ４０ｄは、その下の配線１６と電気的に接続される。【００６９】
また、第１〜第３導電性プラグ４０ａ〜４０ｃは、非常に酸化され易いタングステンを主に構成されているため、酸素含有雰囲気中で容易に酸化してコンタクト不良を引き起こす恐れがある。【００７０】
そこで、これら第１〜第４導電性プラグ４０ａ〜４０ｄが酸化するのを防止するために、これらのプラグと層間絶縁膜３５のそれぞれの上面に、酸化防止絶縁膜４１としてCVD法により酸窒化シリコン膜を厚さ約１００nmに形成する。【００７１】
次に、図５（ｂ）に示す断面構造を得るまでの工程について説明する。【００７２】
まず、酸化防止絶縁膜４１上にフォトレジストを塗布し、それを露光、現像して第２レジストパターン４３とする。図示のように、上部電極２９ａと下部電極２７ａのそれぞれの上の第２レジストパターン４３には、ホール形状の第５、第６窓４３ａ、４３ｂが形成される。【００７３】
次いで、第２レジストパターン４３をマスクにしながら、酸化防止絶縁膜４１、層間絶縁膜３５、及び第２、第３アルミナ膜３１、３３をエッチングすることにより、上部電極２９ａの上に第１ホール３５ａを形成すると共に、下部電極２７ａのコンタクト領域上に第２ホール３５ｂを形成する。【００７４】
その後に、ここまでの工程でキャパシタ誘電体膜２８ａが受けたダメージを回復させるために、酸素含有雰囲気となっている縦型炉にシリコン基板１０を入れ、基板温度５００℃、処理時間６０分の条件で、キャパシタ誘電体膜２８ａに対して六回目の回復アニールを施す。【００７５】
そして、第２レジストパターン４３を除去した後、酸化防止絶縁膜４１をエッチバックして除去する。【００７６】
次に、図６（ａ）に示す断面構造を得るまでの工程について説明する。【００７７】
まず、層間絶縁膜３５と第１〜第４導電性プラグ４０ａ〜４０ｄのそれぞれの上面、及び第１、第２ホール３５ａ、３５ｂの内面に、スパッタ法により金属積層膜を形成する。本実施形態では、その金属積層膜として、約１５０nmの厚さの窒化チタン膜、約５５０nmの厚さの銅含有アルミニウム膜、約５nmの厚さのチタン膜、及び約１５０nmの厚さの窒化チタン膜をこの順に形成する。【００７８】
そして、フォトリソグラフィによりこの金属積層膜をパターニングすることにより、層間絶縁膜３５の上に一層目金属配線４５を形成する。その一層目金属配線４５のうち、キャパシタQの上に形成されたものは、上記の第１、第２ホール３５ａ、３５ｂを通じてそれぞれ上部電極２９ａ、下部電極２７ａと電気的に接続される。【００７９】
その後、例えば窒素雰囲気となっている縦型炉を用いて、基板温度３５０℃、N2流量２０リットル／分、及び処理時間３０分の条件で層間絶縁膜３５をアニールして脱水する。【００８０】
続いて、図６（ｂ）に示すように、一層目金属配線４５と層間絶縁膜３５とを覆う第１キャパシタ保護絶縁膜４６として、スパッタ法によりアルミナ膜を形成する。【００８１】
この第１キャパシタ保護絶縁膜４６は、水素や水分等の還元性物質をブロックしてキャパシタ誘電体膜２８ａを保護する機能を有する。このような機能を有する絶縁膜としては、上記したアルミナ膜の他に、酸化チタン膜、窒化シリコン膜、及び酸窒化シリコン膜もあり、これらの膜の単層膜又は積層膜を上記の第１キャパシタ保護絶縁膜４６として形成してよい。但し、これらの膜のうち、還元性物質のブロック機能についてはアルミナ膜と酸化チタン膜が最も優れているので、アルミナ膜や酸化チタン膜を第１キャパシタ保護絶縁膜４６として採用するのが好ましい。【００８２】
次に、図７（ａ）に示すように、反応ガスとしてTEOSガスとO2ガスを使用するプラズマCVD法により、第１キャパシタ保護絶縁膜４６上に酸化シリコン膜を形成し、この酸化シリコン膜を第１絶縁膜４８とする。なお、このCVD法では、O2ガスに代えてO3ガスを使用してもよい。また、この第１絶縁膜４８の膜厚は、例えば一層目金属配線４５上で約２６００nmである。【００８３】
この第１絶縁膜４８の上面には、下地の一層目金属配線４５を反映した凹凸が形成されるが、このような凹凸が存在すると第１絶縁膜４８上に多層配線構造を形成するのが困難になる。【００８４】
そこで、次の工程では、図７（ｂ）に示すように、CMP法により第１絶縁膜４８の上面を研磨して平坦化する。このCMPにより、第１絶縁膜４８の厚さは、一層目金属配線４５上で約１０００nmとなる。【００８５】
CMPでは、第１絶縁膜４８の表面が完全に平坦化されるのが理想的である。しかし、実際には、研磨パッド（不図示）の表面に不必要に形成された傷によって、第１絶縁膜４８の表面にマイクロ・スクラッチと呼ばれる微細な傷４８ａ（点線円内参照）が形成される。【００８６】
次いで、図８（ａ）に示すように、基板温度約３５０℃、処理時間約４分の条件で、CVD装置内において第１絶縁膜４８の表面に対してN2Oプラズマ処理を行う。このようなN2Oプラズマ処理により、第１絶縁膜４８は脱水されると共に、その表面が窒化されて、水との親和性が高い酸化シリコンが水分を吸湿するのが防止される。【００８７】
ところで、図７（ｂ）に示したように、第１絶縁膜４８の表面にはCMP時に微細な傷４８ａが形成された状態となっている。このような傷４８ａが存在している状態で第１絶縁膜４８上に薄膜を形成すると、傷４８ａの側面における薄膜の厚さが薄くなり、薄膜をカバレッジ良く形成することができないという不都合が発生する。【００８８】
そこで、次の工程では、図８（ｂ）に示すように、TEOSガスを使用するプラズマCVD法により、第１絶縁膜４８の上にキャップ絶縁膜４９として酸化シリコン膜を厚さ約１００nmに形成し、このキャップ絶縁膜４９により上記の傷４８ａを完全に埋め込む。【００８９】
続いて、図９（ａ）に示すように、CVD装置内においてN2Oプラズマ処理を再び行い、キャップ絶縁膜４９を脱水すると共に、キャップ絶縁膜４９の表面を窒化して水分の再吸着を防止する。このN2Oプラズマ処理は、例えば基板温度３５０℃、処理時間２分の条件で行われる。【００９０】
次に、図９（ｂ）に示すように、外部雰囲気に含まれる水素や水分等の還元性物質がキャパシタ誘電体膜２８ａに至るのを防ぐために、これらの物質に対するブロック性に優れたアルミナ膜をスパッタ法でキャップ絶縁膜４９上に約５０nmの厚さに形成し、このアルミナ膜を第２キャパシタ保護絶縁膜５０とする。【００９１】
第２キャパシタ保護絶縁膜５０はアルミナ膜に限定されない。第１キャパシタ保護絶縁膜４６と同様に、第２キャパシタ保護絶縁膜５０は、アルミナ膜、酸化チタン膜、窒化シリコン膜、及び酸窒化シリコン膜の単層膜又は積層膜で構成されればよい。【００９２】
上記のように、第２キャパシタ保護絶縁膜５０を形成する前に、CMP時に第１絶縁膜４８に発生した傷４８ａをキャップ絶縁膜４９によって完全に埋め込んだので、膜厚が約５０nmと薄い第２キャパシタ保護絶縁膜５０がキャップ絶縁膜４９上に均一な厚さで形成される。【００９３】
これに対し、キャップ絶縁膜４９を形成せずに第１絶縁膜４８の上に第２キャパシタ保護絶縁膜５０を形成すると、傷４８ａの側面での第２キャパシタ保護絶縁膜５０の厚さが不足し、その側面から水素等がキャパシタ誘電体膜２８ａに到達する恐れがある。【００９４】
次に、図１０に示すように、TEOSガスを使用するプラズマCVD法により、第２キャパシタ保護絶縁膜５０の上に酸化シリコン膜を形成して、この酸化シリコン膜を第１カバー絶縁膜５１とする。この第１カバー絶縁膜５１の厚さは、例えば約１００nmである。【００９５】
次いで、図１１に示すように、基板温度３５０℃、処理時間２分の条件で第１カバー絶縁膜５１に対してN2Oプラズマ処理を行い、この第１カバー絶縁膜５１を脱水すると共にその表面を窒化し、水分の再吸着を防止する。そのN2Oプラズマ処理は、例えばCVD装置を用いて行われる。【００９６】
次に、図１２に示す断面構造を得るまでの工程について説明する。【００９７】
まず、第１カバー絶縁膜５１の上にフォトレジストを塗布し、それを露光、現像することにより、一層目金属配線４５の上にホール形状の第７窓５３ａを備えた第３レジストパターン５３を形成する。【００９８】
次いで、C4F8、Ar、及びO2の混合ガスをエッチングガスにする平行平板型プラズマエッチングチャンバ（不図示）を用い、第７窓５３ａの下の各絶縁膜４６、４８〜５１をエッチングすることにより、一層目金属配線４５の上に第３ホール５４ａを形成する。【００９９】
このエッチングが終了後、第３レジストパターン５３ａは除去される。【０１００】
次いで、図１３に示すように、基板温度を約２００℃に保持しながら、第３ホール５４ａの内面と第３キャップ絶縁膜５１の上面にスパッタ法により窒化チタン膜を厚さ約１５０nmに形成し、それを第１グルー膜５６とする。【０１０１】
続いて、六フッ化タングステンガスを使用するプラズマCVD法により、この第１グルー膜５６の上に、第３ホール５４ａを完全に埋め込む厚さ、例えば約６５０nmの厚さのタングステン膜５７ａを形成する。【０１０２】
ここで、このタングステン膜５７ａを成膜する際、シリコン基板１０は約４３０℃程度に加熱されており、第１絶縁膜４８とキャップ絶縁膜４９にもそのような熱が加わる。既述のように、これらの絶縁膜にはN2Oプラズマによって脱水処理が施されているが、その脱水処理は完全ではなく、点線円内に示すようにこれらの絶縁膜の膜中には少量ながら水分１００が残留する。【０１０３】
絶縁膜４８、４９内の残留水分１００は、上記した第１グルー膜５６やタングステン膜５７ａを形成する際の熱により気化するが、気化した水分の上方への逃げ道は第２キャパシタ保護絶縁膜５０によって遮断されている。よって、その水分は、第３ホール５４ａから外部に逃げざるを得なくなる。【０１０４】
しかし、第３ホール５４ａ内に出てきた水分により、複数の第３ホール５４ａのなかには、第１グルー膜５６やタングステン膜５７ａによって完全に埋め込まれないものが発生することになる。【０１０５】
続いて、図１４に示すように、上記のタングステン膜５７ａをエッチバックして第１カバー絶縁膜５１の上面から除去し、第３ホール５４ａ内のみに残す。これにより、第３ホール５４ａ内には、一層目金属配線４５と電気的に接続され且つタングステンで構成される第５導電性プラグ５７が形成されたことになる。【０１０６】
なお、この例ではタングステン膜をエッチバックしたが、エッチバックに変えてCMPを採用してもよい。【０１０７】
次に、図１５に示す断面構造を得るまでの工程について説明する。【０１０８】
まず、上記の第５導電性プラグ５７と第１グルー膜５６のそれぞれの上面に、スパッタ法により金属積層膜を形成する。その金属積層膜は、例えば、下から厚さ約５５０nmの銅含有アルミニウム膜、厚さ約５nmのチタン膜、そして厚さ約１５０nmの窒化チタン膜である。【０１０９】
その後に、フォトリソグラフィによりこの金属積層膜と第１グルー膜５６とをパターニングして、これらの膜で構成される二層目金属配線５８を第１カバー絶縁膜５１上に形成する。【０１１０】
このパターニングでは、第１カバー絶縁膜５１上にエッチングの残膜を残さないために、上記の金属積層膜と第１グルー膜５６に対するエッチングをオーバーエッチとする。このようにオーバーエッチとしても、第２キャパシタ保護絶縁膜５０は第１カバー絶縁膜５１で覆われているので、上記のパターニングの際に第２キャパシタ保護絶縁膜５０がエッチングされてその膜厚が薄くなるのが防止される。これにより、上記のパターニングを終了した後でも第２キャパシタ保護絶縁膜５０の厚さを十分に維持でき、水素等の還元性物質を第２キャパシタ保護絶縁膜５０で効果的にブロックすることができる。【０１１１】
なお、一層目金属配線４５上には、既述のように第１キャパシタ保護絶縁膜４６を形成し、水素等の還元性物質がキャパシタ誘電体膜２８ａに到達するのを阻止した。【０１１２】
これに対し、二層目金属配線５８はキャパシタQから遠く、且つその下に第１、第２キャパシタ保護絶縁膜４６、５０が形成されているので、二層目金属配線５８上にプラズマCVDにより成膜を行っても水素はキャパシタQに殆ど届かない。よって、二層目金属配線５８上にはキャパシタ保護絶縁膜を形成しなくてもよい。【０１１３】
続いて、図１６に示すように、第１カバー絶縁膜５１と二層目金属配線５８のそれぞれの上に、TEOSガスを使用するプラズマCVD法で酸化シリコン膜を厚さ約２２００nmに形成し、この酸化シリコン膜を第２絶縁膜６２とする。【０１１４】
次に、図１７に示すように、CMP法で第２絶縁膜６２の上面を平坦化する。第１絶縁膜４８のCMP時（図７（ｂ）参照）と同様に、この第２絶縁膜６２の表面にも、CMPに伴う微細な傷（マイクロ・スクラッチ）６２ａが形成される。【０１１５】
続いて、図１８に示すように、基板温度３５０℃、処理時間４分の条件で第２絶縁膜６２に対してN2Oプラズマ処理を行い、この第２絶縁膜６２を脱水すると共にその表面を窒化し、水分の再吸着を防止する。そのN2Oプラズマ処理は、例えばCVD装置を用いて行われる。【０１１６】
次いで、図１９に示すように、TEOSガスを使用するプラズマCVD法により、第２絶縁膜６２の上にキャップ絶縁膜６３として酸化シリコン膜を厚さ約１００nmに形成し、このキャップ絶縁膜６３により傷６２ａを完全に埋め込む。このように傷６２ａを埋め込んだことで、キャップ絶縁膜６３の上面の平坦性が良好となり、キャップ絶縁膜６３上に薄膜をカバレッジ良く形成し易くなる。【０１１７】
その後に、図２０に示すように、脱水処理と吸湿防止処理のためのN2Oプラズマ処理をキャップ絶縁膜６３に対して行う。そのN2Oプラズマは、例えばCVD装置内で行われ、その処理条件として基板温度３５０℃、処理時間２分が採用される。【０１１８】
そして、図２１に示すように、還元性物質からキャパシタ誘電体膜２８ａを保護するための第３キャパシタ保護絶縁膜６４として、キャップ絶縁膜６３の上にスパッタ法でアルミナ膜を約５０nmの厚さに形成する。【０１１９】
既述のように、キャップ絶縁膜６３により傷６２ａを埋め込んだことで、シリコン基板１０の全面にわたって第３キャパシタ保護絶縁膜６４の膜厚が均一となり、第３キャパシタ保護絶縁膜６４の全ての部分において還元性物質を阻止することが可能となる。【０１２０】
なお、第３キャパシタ保護絶縁膜６４はアルミナ膜に限定されない。第１、第２キャパシタ保護絶縁膜４６、５０と同様に、アルミナ膜、酸化チタン膜、窒化シリコン膜、及び酸窒化シリコン膜の単層膜又は積層膜で第３キャパシタ保護絶縁膜６４は構成され得る。【０１２１】
次に、図２２に示すように、TEOSガスを使用するプラズマCVD法により、第３キャパシタ保護絶縁膜６４の上に酸化シリコン膜を厚さ約１００nmに形成し、この酸化シリコン膜を第２カバー絶縁膜６５とする。【０１２２】
続いて、図２３に示すように、基板温度３５０℃、処理時間２分の条件で第２カバー絶縁膜６５に対してN2Oプラズマ処理を行い、この第２カバー絶縁膜６５を脱水すると共にその表面を窒化し、水分の再吸着を防止する。そのN2Oプラズマ処理は、例えばCVD装置を用いて行われる。【０１２３】
次に、図２４に示す断面構造を得るまでの工程について説明する。【０１２４】
まず、第２カバー絶縁膜６５の上にフォトレジストを塗布し、それを露光、現像することにより、二層目金属配線５８の上にホール形状の第８窓６８ａを備えた第４レジストパターン６８を形成する。【０１２５】
そして、平行平板型プラズマエッチングチャンバ内において、第４レジストパターン６８をマスクにしながら各絶縁膜６２〜６５をエッチングすることにより、二層目金属配線５８上のこれらの絶縁膜に第４ホール６７ａを形成する。そのエッチングでは、例えば、C4F8、Ar、及びO2の混合ガスがエッチングガスとして使用される。【０１２６】
このエッチングが終了後、第４レジストパターン６８は除去される。【０１２７】
続いて、図２５に示すように、第４ホール６７ａの内面と第２カバー絶縁膜６５の上面に、基板温度を約２００℃とする条件で、第２グルー膜７０としてスパッタ法により窒化チタン膜を厚さ約１５０nmに形成する。そして、第２グルー膜７０の上にCVD法でタングステン膜７１ａを形成し、このタングステン膜７１ａで第４ホール６７ａを完全に埋め込む。そのタングステン膜７１ａは、例えば基板温度を約４３０℃として形成される。【０１２８】
このように、第２グルー膜７０やタングステン膜７１ａを形成する際には、第２絶縁膜６２、キャップ絶縁膜６３、第２カバー絶縁膜６５に熱が加わる。そして、これらの絶縁膜の残留水分１０１は、その熱によって気化し、第４ホール６７ａから外部に逃げようとする。このような残留水分１０１によって、第４ホール６７ａの中には、第２グルー膜７０やタングステン膜７１ａが第４ホール６７ａで十分に埋め込まれないものが発生することになる。【０１２９】
次に、図２６に示すように、第２カバー絶縁膜６５の上の余分なタングステン膜７１ａをCMP法で研磨して除去し、第４ホール６７ａ内にのみタングステン膜７１ａを第６導電性プラグ７１として残す。【０１３０】
次に、図２７に示す断面構造を得るまでの工程について説明する。【０１３１】
まず、第２グルー膜７０と第６導電性プラグ７１のそれぞれの上面に、下から厚さ約５５０nmの銅含有アルミニウム膜、厚さ約５nmのチタン膜、及び厚さ約１５０nmの窒化チタン膜をこの順にスパッタ法に形成する。そして、フォトリソグラフィによりこの金属積層膜とその下の第２グルー膜７０とをパターニングして、第２カバー絶縁膜６５の上に三層目金属配線７２を形成する。【０１３２】
ここで、図１５を参照して説明したのと同じ理由により、第２カバー絶縁膜６５を形成したことで三層目金属配線７２のパターニングに伴う第３キャパシタ保護絶縁膜６４の膜減りを防止でき、第３キャパシタ保護絶縁膜６４における還元性物質の阻止能力を良好に維持することが可能となる。【０１３３】
続いて、図２８に示すように、第２カバー絶縁膜６５と三層目金属配線７２のそれぞれの上に、第１パッシベーション膜７５としてCVD法で酸化シリコン膜を約１００nmの厚さに形成する。更に、この第１パッシベーション膜７５上に、第２パッシベーション膜７６として厚さが約３５０nmの窒化シリコン膜をCVD法で形成する。【０１３４】
そして、これら第１、第２パッシベーション膜７５、７６をパターニングして、三層目金属配線７２と同一面内に形成されたボンディングパッド（不図示）が露出する開口を形成する。【０１３５】
次いで、シリコン基板１０の上側全面に、感光性ポリイミドを約３μmの厚さに形成し、ポリイミド塗膜よりなる保護層７７を形成する。その後に、保護層７７を露光、感光し、ボンディングパッドが露出する窓を保護層７７に形成して、このFeRAMの基本構造を完成させる。【０１３６】
以上説明したFeRAMの製造方法によれば、図１３を参照して説明したように、第１グルー膜５６やタングステン膜５７ａを形成する際の熱により、第１絶縁膜４８とキャップ絶縁膜４９に含まれる残留水分１００が気化して第３ホール５４ａ内に出てくる。その結果、第１グルー膜５６やタングステン膜５７ａによって第３ホール５４ａを良好に埋め込むことができず、第５導電性プラグ５７（図１４参照）の中に未形成のものが発生してしまう。こうなると、一層目金属配線４５と二層目金属配線５８（図１５参照）とが第５導電性プラグ５７で電気的に接続されなくなり、FeRAMが不良となってしまう。【０１３７】
このような問題は、第５導電性プラグ５７よりも上の層に形成される第６導電性プラグ７１（図２７参照）においても発生する。【０１３８】
また、この例では、図８（ｂ）に示したように、CMPによって第１絶縁膜４８の表面に形成された微細な傷（マイクロ・スクラッチ）４８ａを埋め込むべく、第１絶縁膜４８の上にキャップ絶縁膜４９形成した。【０１３９】
しかしながら、上記した残留水分１００は、このキャップ絶縁膜４９からも発生するので、第５導電性プラグ５７が未形成になるという問題がこのキャップ絶縁膜４９によって助長され、FeRAMの歩留まりが一層低下してしまう。【０１４０】
更に、このようなキャップ絶縁膜４９により、それを形成するための工程（図８（ｂ））と、キャップ絶縁膜４９を脱水するためのN2Oプラズマ処理工程（図９）とが必要となるので、FeRAMの工程数が多くなり、ひいてはFeRAMの製造コストを上昇させてしまう。【０１４１】
本願発明者は、上記した問題点に鑑み、以下に説明するような本発明の実施の形態に想到した。【０１４２】
（２）第１実施形態
図２９〜図４９は、本発明の第１実施形態に係る半導体装置の製造途中の断面図である。なお、これらの図において、予備的事項で説明した要素には予備的事項におけるのと同じ符号を付し、以下ではその説明を省略する。【０１４３】
本実施形態に係る半導体装置を形成するには、まず、既述の図１（ａ）〜図７（ｂ）の工程を行う。これにより、図２９に示すように、CMPにより上面が平坦化された第１絶縁膜４８が最上層に形成された構造が得られる。【０１４４】
また、点線円内に示すように、第１絶縁膜４８の上面には、CMP時に研磨パッドの傷によって発生した微細な傷（マイクロ・スクラッチ）４８ａが形成される。このような傷４８ａが形成されていると、第１絶縁膜４８の上にアルミナよりなるキャパシタ保護絶縁膜を平坦性良く形成するのが難しい。【０１４５】
そこで、次の工程では、図３０に示すように、ICP(Inductively Coupled Plasma)型プラズマエッチングチャンバ（不図示）内でArプラズマを使用するスパッタエッチングにより第１絶縁膜４８の表層部分をエッチバックし、CMPに伴う傷４８ａを除去する。このエッチバックの深さは、傷４８ａよりも深い深さ、例えば５〜１００nm程度とする。【０１４６】
また、スパッタエッチングの条件は特に限定されないが、本実施形態では、周波数が４００KHzでパワーが５００〜１０００W、例えば８００Wの高周波電力をバイアスパワーとして用い、周波数が１３．５６MHzでパワーが１０００〜２０００W、例えば１４００Wの高周波電力をソースパワーとして用いる。そして、Arガス流量を５０sccm、チャンバ内圧力を０．５〜１．５Pa、より好ましくは０．７Paとする。このようなエッチング条件によれば、TEOSガスを用いて形成された酸化シリコンよりなる第１絶縁膜４８に対し、約３００nm／分程度のエッチレートが得られる。【０１４７】
また、上記したArプラズマを用いたエッチバックに代えて、ドライエッチングによって第１絶縁膜４８をエッチバックしてもよい。その場合、エッチングガスとしてはフッ素系のガス、例えばCF4又はC4F8を含んだガスが使用される。【０１４８】
更に、フッ酸を用いたウエットエッチングによって第１絶縁膜４８をエッチバックしてもよい。【０１４９】
このようなエッチバックの結果、一層目金属配線４５の上方での第１絶縁膜４８の厚さD1（第１の膜厚）は、５０〜１０００nmとなる。その厚さD1は、５０〜５００nmとするのがより好ましく、更に好ましくは５０〜３００nm、そしてより一層好ましくは５０〜１５０nmとするのがよい。【０１５０】
なお、この厚さD1の下限を５０nmとしたのは、第１絶縁膜４８の厚さをこれよりも薄くすると、CMPの研磨ばらつきやエッチバックによって一層目金属配線４５上の第１キャパシタ保護絶縁膜４６が除去され、除去された部分から水素等の還元性物質が侵入し、キャパシタQが劣化する恐れがあるためである。【０１５１】
その後に、図３１に示すように、第１絶縁膜４８の表面に対してN2Oプラズマ処理を行うことにより、第１絶縁膜４８を脱水する共に、その表面を窒化して水分の再吸着を防止する。このN2Oプラズマ処理は、図８（ａ）の場合と同様に、CVD装置内において基板温度約３５０℃、処理時間約４分の条件で行われる。【０１５２】
ここで、第１絶縁膜４８の上面は、図３０で説明したエッチバックによって平坦化されており、CMP時に発生した傷４８ａが除去された状態となっている。そのため、図８（ｂ）で説明したような傷４８ａを埋め込むためのキャップ絶縁膜４９を形成する必要が無い。【０１５３】
そこで、次の工程では、図３２に示すように、キャップ絶縁膜４９を形成すること無しに、第１絶縁膜４８の上面に第１キャパシタ保護絶縁膜５０としてスパッタ法によりアルミナ膜を直接形成する。その第１キャパシタ保護絶縁膜５０の厚さは約５０nmと薄いが、上記のようにエッチバックで第１絶縁膜４８の上面を平坦化してあるので、第１絶縁膜４８の上に第１キャパシタ保護絶縁膜５０を均一な厚さで形成することができ、第１キャパシタ保護絶縁膜５０の全ての部分において水素等の還元性物質を効果的にブロックすることが可能となる。【０１５４】
そして、上記のようにキャップ絶縁膜４９（図８（ｂ）参照）を省けることから、本実施形態では、そのキャップ絶縁膜４９の形成工程と、キャップ絶縁膜４９を脱水するためのN2Oプラズマ処理（図９（ａ））とを省略することができ、FeRAMの工程数を短縮することができる。【０１５５】
次に、図３３に示すように、第１キャパシタ保護絶縁膜５０の上に、図１０で説明した第１カバー絶縁膜５１を形成する。【０１５６】
一層目金属配線４５の上方における第１カバー絶縁膜５１の厚さD2（第２の膜厚）は、例えば１０００nmであり、既述の第１の膜厚D1よりも厚い。【０１５７】
次いで、図３４に示すように、CVD装置内においてN2Oプラズマ処理を再び行い、第１カバー絶縁膜５１を脱水すると共に、第１カバー絶縁膜５１の表面を窒化して水分の再吸着を防止する。このN2Oプラズマ処理は、例えば基板温度３５０℃、処理時間２分の条件で行われる。【０１５８】
次に、図３５に示すように、第１カバー絶縁膜５１の上に図１２で説明した第３レジストパターン５３を形成する。そして、平行平板プラズマエッチングチャンバにエッチングガスとしてC4F8、Ar、及びO2の混合ガスを供給して、第７窓５３ａを通じて各絶縁膜４６、４８、５０、５１をエッチングし、一層目金属配線４５の上のこれらの絶縁膜に第３ホール５４ａを形成する。【０１５９】
この後に、第３レジストパターン５３は除去される。【０１６０】
次に、図３６に示す断面構造を得るまでの工程について説明する。【０１６１】
まず、基板温度を約２００℃に保持しながら、第３ホール５４ａの内面と第３キャップ絶縁膜５１の上面にスパッタ法により窒化チタン膜を厚さ約１５０nmに形成し、それを第１グルー膜５６とする。【０１６２】
続いて、六フッ化タングステンガスを使用するプラズマCVD法により、この第１グルー膜５６の上に、第３ホール５４ａを完全に埋め込む厚さ、例えば６５０nmの厚さのタングステン膜（プラグ用導電膜）５７ａを形成する。このタングステン膜５７ａの成膜温度は、例えば約４３０℃である。【０１６３】
ここで、予備的事項で説明したように、第１グルー膜５６やタングステン膜５７ａを形成する際の熱により、第１絶縁膜４８内の残留水分が気化し、気化した水分が第１絶縁膜４８の外部に逃げようとする。第１絶縁膜４８の上下は第１、第２キャパシタ保護絶縁膜４６、５０で塞がれているので、気化した水分の逃げ道は、実質的には第３ホール５４ａだけとなる。予備的事項で説明した例では、気化した残留水分により、第１グルー膜５６やタングステン膜５７ａで第３ホール５４ａを良好に埋め込むのが困難であった。【０１６４】
これに対し、本実施形態では、一層目金属配線４５上の第１絶縁膜４８の厚さD1（第１の膜厚）を第１カバー絶縁膜５１の厚さD2（第２の膜厚）以下としたので、第１絶縁膜４８から発生する水分量を第１カバー絶縁膜５１のそれ以下とすることができる。【０１６５】
更に、第３ホール５４ａの側壁において第１絶縁膜４８が占める割合が、第１カバー絶縁膜５１が占める割合以下となるので、第１絶縁膜４８から第３ホール５４ａに逃げる残留水分量が低減され、第１グルー膜５６やタングステン膜５７ａで第３ホール５４ａを良好に埋め込むことが可能となる。【０１６６】
次に、図３７に示すように、タングステン膜５７ａをエッチバックして第１カバー絶縁膜５１の上面から除去し、第３ホール５４ａ内のみに残す。これにより、第３ホール５４ａ内には、一層目金属配線４５と電気的に接続され且つタングステンで構成される第５導電性プラグ５７が形成される。【０１６７】
なお、この例ではタングステン膜をエッチバックしたが、エッチバックに変えてCMPを採用してもよい。【０１６８】
既述のように、第３ホール５４ａが第１グルー膜５６やタングステン膜５７ａで良好に埋め込まれているので、第５導電性プラグ５７と一層目金属配線４５とのコンタクト抵抗は設計値通りになり、コンタクト不良となる第５導電性プラグ５７の数を低減することが可能となる。【０１６９】
その後に、図１５で説明した工程を行うことにより、図３８に示すように、第５導電性プラグ５７と電気的に接続された二層目金属配線５８を第１カバー絶縁膜５１の上に形成する。【０１７０】
ここで、図１５を参照して説明したように、第１カバー絶縁膜５１を形成したことで二層目金属配線５８のパターニングに伴う第２キャパシタ保護絶縁膜５０の膜減りを防止でき、第２キャパシタ保護絶縁膜５０における還元性物質の阻止能力を良好に維持することが可能となる。【０１７１】
更に、図１６〜図１７で説明した工程を行い、図３９に示すように、最上層に酸化シリコンよりなる第２絶縁膜６２が形成された構造を得る。その第２絶縁膜６２の上面に対してはCMPが行われており、そのCMPに伴う微細な傷（マイクロ・スクラッチ）６２ａが第２絶縁膜６２の上面に形成されている。【０１７２】
次に、図４０に示すように、ICP型プラズマエッチングチャンバ内でArプラズマを使用するスパッタエッチングにより、傷６２ａよりも深く、例えば５０〜１００nm程度の深さだけ第２絶縁膜６２の表層部分をエッチバックし、上記の傷６２ａを除去する。なお、このスパッタエッチングの条件は、第１絶縁膜４８に対するスパッタエッチング（図３０参照）と同様なので、ここでは省略する。【０１７３】
また、Arプラズマを用いたエッチバックに代えて、エッチングガスとしてフッ素系のガス、例えばCF4又はC4F8を含んだガスを使用するドライエッチングや、フッ酸を用いたウエットエッチングによって第１絶縁膜４８をエッチバックしてもよい。【０１７４】
そして、このようなエッチバックの結果、二層目金属配線５８上での第２絶縁膜６２の厚さD3（第３の膜厚）は、約５０〜９００nmとなる。【０１７５】
次に、図４１に示すように、CVD装置内において第２絶縁膜６２に対してN2Oプラズマ処理を行い、第２絶縁膜６２を脱水すると共に、第２絶縁膜６２の表面を窒化して水分の再吸着を防止する。このN2Oプラズマ処理は、例えば基板温度３５０℃、処理時間４分の条件で行われる。【０１７６】
次いで、図４２に示すように、還元性物質からキャパシタ誘電体膜２８ａを保護するための第３キャパシタ保護絶縁膜６４として、第２絶縁膜６２の上にスパッタ法でアルミナ膜を約５０nmの厚さに直接形成する。【０１７７】
図４０を参照して説明したように、第２絶縁膜６２の上面はエッチバックにより傷６２ａが除去されている。そのため、膜厚が約５０nmと薄い第３キャパシタ保護絶縁膜６４を第２絶縁膜６２の上に直接形成しても、傷６２ａが存在する部分において第３キャパシタ保護絶縁膜６４の膜厚が薄くなるのが防止され、第２絶縁膜６２上の全ての部分において第３キャパシタ保護絶縁膜６４の厚さを均一にすることができ、第３キャパシタ保護絶縁膜６４によって水素等の還元性物質を効果的にブロックすることができる。【０１７８】
次に、図４３に示すように、図２２で説明した酸化シリコンよりなる第２カバー絶縁膜６５を第３キャパシタ保護絶縁膜６４上に形成する。【０１７９】
二層目金属配線５８の上方における第２カバー絶縁膜６５の厚さD4（第４の膜厚）は、例えば１０００nmであり、既述の第３の膜厚D3よりも厚い。【０１８０】
続いて、図４４に示すように、基板温度３５０℃、処理時間２分の条件で、CVD装置内において第２カバー絶縁膜６５に対してN2Oプラズマ処理を行い、第２カバー絶縁膜６５を脱水すると共に、第２カバー絶縁膜６５の表面を窒化して水分の再吸着を防止する。【０１８１】
次に、図４５に示す断面構造を得るまでの工程について説明する。【０１８２】
まず、第２カバー絶縁膜６５の上に、図２４で説明した第４レジストパターン６８を形成する。【０１８３】
そして、C4F8、Ar、及びO2の混合ガスをエッチングガスとして平行平板型プラズマエッチングチャンバ（不図示）に供給し、第８窓６８ａを通じて各絶縁膜６２、６４、６５をエッチングすることにより、二層目金属配線５８上のこれらの絶縁膜に第４ホール６７ａを形成する。【０１８４】
このエッチングが終了後、第４レジストパターン６８は除去される。【０１８５】
続いて、図４６に示すように、基板温度を約２００℃とする条件で、第４ホール６７ａの内面と第２カバー絶縁膜６５の上面に、第２グルー膜７０としてスパッタ法により窒化チタン膜を厚さ約１５０nmに形成する。【０１８６】
更に、第２グルー膜７０の上にCVD法でタングステン膜（プラグ用導電膜）７１ａを形成し、このタングステン膜７１ａで第４ホール６７ａを完全に埋め込む。そのタングステン膜７１ａは、例えば基板温度を約４３０℃として形成される。【０１８７】
ここで、第２絶縁膜６２に含まれる残留水分は、第２グルー膜７０やタングステン膜７１ａを形成する際の熱により気化する。第２絶縁膜６２の上面は第３キャパシタ保護絶縁膜６４によって塞がれているので、気化した水分は第４ホール６７ａから外部に逃げようとする。【０１８８】
本実施形態では、上記のように二層目金属配線５８の上での第２絶縁膜６２の厚さD3が、第２カバー絶縁膜６５の厚さD4以下であるので、第２絶縁膜６２から発生する水分量が第２カバー絶縁膜６５のそれと比べて低減される。【０１８９】
しかも、上記のような膜厚を採用することで、第４ホール６７ａの側面において第２絶縁膜６２が占める割合が、第２カバー絶縁膜６５のそれよりも小さくなるので、第２絶縁膜６２から第４ホール６７ａに逃げる残留水分量が低減され、第２グルー膜７０やタングステン膜７１ａで第４ホール６７ａを良好に埋め込むことが可能となる。【０１９０】
その後に、図４７に示すように、第２カバー絶縁膜６５の上の余分なタングステン膜７１ａをCMP法で研磨して除去し、第４ホール６７ａ内にのみタングステン膜７１ａを第６導電性プラグ７１として残す。【０１９１】
上記したように、第４ホール６７ａは第２グルー膜７０やタングステン膜７１ａによって良好に埋め込まれている。従って、第６導電性プラグ７１と二層目金属配線５８との電気的な接続も良好になり、コンタクト不良となる第６導電性プラグ７１の個数を低減することが可能となる。【０１９２】
次に、図２７で説明したのと同じ工程を行うことにより、図４８に示すように、第６導電性プラグ７１と電気的に接続された三層目金属配線７２を第２カバー絶縁膜６５の上に形成する。【０１９３】
その三層目金属配線７２のパターニングでは、第２カバー絶縁膜６５の上にエッチングの残膜を残さない目的で、第２グルー膜７０やタングステン膜７１ａに対してオーバーエッチングを行う。このようにオーバーエッチングを行っても、第３キャパシタ保護絶縁膜６４の上に第２カバー絶縁膜６５を形成したので、第３キャパシタ保護絶縁膜６４がエッチングされてその膜厚が薄くなるのを防ぐことができる。これにより、第３キャパシタ保護絶縁膜６４の厚さを十分に維持することができ、水素等の還元性物質を第３キャパシタ保護絶縁膜６４によって効果的にブロックすることが可能となる。【０１９４】
この後は、図４９に示すように、酸化シリコンよりなる第１パッシベーション膜７５、窒化シリコンよりなる第２パッシベーション膜７６、及びポリイミドよりなる保護層７７をシリコン基板１０の上側全面に順に形成する。【０１９５】
以上により、本実施形態に係る半導体装置の基本構造が完成したことになる。【０１９６】
図５０は、本実施形態の半導体装置と、予備的事項で説明した半導体装置（比較例）のそれぞれの要部拡大断面図である。【０１９７】
図５０には、一層目金属配線４５の上方での第１絶縁膜４８の厚さD1（第１の膜厚）と、一層目金属配線４５の上方での第１カバー絶縁膜５１の厚さD2（第２の膜厚）のそれぞれが記されている。また、二層目金属配線５８上での第２絶縁膜６２の厚さD3（第３の膜厚）と、二層目金属配線５８の上方における第２カバー絶縁膜６５の厚さD4（第４の膜厚）も図５０に記されている。【０１９８】
予備的事項で説明した比較例（左側）では、第１の膜厚D1が第２の膜厚D2よりも厚いので、第５導電性プラグ５７を形成する際の熱により、第１絶縁膜４８から第３ホール５４ａ内に出てくる水分量が多くなり、第５導電性プラグ５７が未形成になるという問題が発生しやすい。【０１９９】
これに対し、本実施形態（右側）では、第１の膜厚D1を第２の膜厚D2以下としたので、第１絶縁膜４８から第３ホール５４ａ内に出てくる水分量が少なくなり、第３ホール５４ａ内に第５導電性プラグ５７を良好に埋め込むことができる。その結果、第５導電性プラグ５７と一層目金属配線４５とを電気的に良好に接続することができ、第５導電性プラグ５７のコンタクト不良を防止できる。【０２００】
なお、本実施形態では、一層目金属配線４５と二層目金属配線５８との間隔を変更する必要がある場合、第１絶縁膜４８の厚さD1を固定し、第１カバー絶縁膜５１の厚さD2を調節することで対応する。【０２０１】
次の表１は、本実施形態と予備的事項で説明した例のそれぞれについて、未形成となっている第５導電性プラグ５７のウエハ（半導体基板１０）一枚あたりの個数を調査して得られた表である。【０２０２】
【表１】
0004809367.tif 000002
【０２０３】
なお、その調査では、KLA Tencor社製の光学的な欠陥検査装置を使用した。このような光学的な欠陥装置では、正常に形成された第５導電性プラグ５７はやや白い斑点に見えるのに対し、埋め込み不良となった第５導電性プラグ５７は黒い斑点に見える。【０２０４】
また、表１における比較例としては、図５０の左側の図において第１の膜厚D1を１０００nmとしたものを採用した。また、本実施形態としては、図５０の右側の図における第１の膜厚D1を６００nmとしたものを採用した。【０２０５】
表１から明らかなように、比較例では、ウエハ一枚あたり４９個もの第５導電性プラグ５７が未形成になったのに対し、本実施形態では未形成となった数が９個にまで低減され、本実施形態の効果がうかがえる。【０２０６】
また、上記と同様の理由により、本実施形態では、第３の膜厚D3を第４の膜厚D4以下としたので、第６導電性プラグ７１を形成する際の熱によって第２絶縁膜６２から第４ホール６７ａ内に出てくる水分量が低減できる。そのため、第４ホール６７ａ内において第６導電性プラグ７１が未形成になるのを防止でき、第６導電性プラグ７１と二層目金属配線５８との間でコンタクト不良が発生するのを抑制できる。【０２０７】
しかも、本実施形態では、図３０を参照して説明したように、CMP後の第１絶縁膜４８の上面をエッチバックし、CMPにより形成された微細な傷（マイクロ・スクラッチ）４８ａを除去するようにしたので、予備的事項で説明したようなキャップ絶縁膜４９を形成する工程と、吸湿防止のためのN2Oプラズマ処理をキャップ絶縁膜４９に対して行う工程とを省くことができる。【０２０８】
図５１は、本実施形態に係る半導体装置の製造方法と、予備的事項で説明した半導体装置の製造方法（比較例）のそれぞれにおける、一層目金属配線４５を形成してから第１カバー絶縁膜５１に対するN2Oプラズマ処理を行うまでの主要工程S1〜S9をまとめたフローチャートである。【０２０９】
図５１に示されるように、本実施形態では、第１絶縁膜４８に対するエッチバック工程P1が一つだけ増加するものの、比較例における工程S5と工程S6とを省くことができる。これにより、半導体装置の製造工程を短縮でき、半導体装置の製造コストを安価にすることが可能となる。【０２１０】
また、これと同様の理由により、本実施形態では、予備的事項で説明したキャップ絶縁膜６３（図１９参照）を省くことができるので、キャップ絶縁膜６３の形成工程とキャップ絶縁膜６３に対するN2Oプラズマ処理を省略でき、半導体装置の製造コストをより一層安価にすることができるようになる。【０２１１】
（３）第２実施形態
第１実施形態ではプレーナ型のFeRAMについて説明した。【０２１２】
本実施形態では、キャパシタ下部電極の直下に導電性プラグが形成されるスタック型のFeRAMについて説明する。スタック型は、プレーナ型に比べてキャパシタの占有面積を小さくすることができ、FeRAMの高集積化に有利である。【０２１３】
図５２〜図６２は、本実施形態に係る半導体装置の製造途中の断面図である。【０２１４】
最初に、図５２（ａ）に示す断面構造を得るまでの工程について説明する。【０２１５】
まず、n型又はp型のシリコン基板１０１表面に、トランジスタの活性領域を画定するSTI用の溝を形成し、その中に酸化シリコン等の絶縁膜を埋め込んで素子分離絶縁膜１０２とする。なお、素子分離構造はSTIに限られず、LOCOS法で素子分離絶縁膜１０２を形成してもよい。【０２１６】
次いで、シリコン基板１０１の活性領域にp型不純物を導入してpウェル１０３を形成した後、その活性領域の表面を熱酸化することにより、ゲート絶縁膜１０４となる熱酸化膜を形成する。【０２１７】
続いて、シリコン基板１０１の上側全面に非晶質又は多結晶のシリコン膜を形成し、これらの膜をフォトリソグラフィによりパターニングして二つのゲート電極１０５を形成する。【０２１８】
pウェル１０３上には、上記の２つのゲート電極１０５が間隔をおいて平行に配置され、それらのゲート電極１０５はワード線の一部を構成する。【０２１９】
次いで、ゲート電極１０５をマスクにするイオン注入により、ゲート電極１０５の横のシリコン基板１０１にn型不純物を導入し、第１、第２ソース／ドレインエクステンション１０６ａ、１０６ｂを形成する。【０２２０】
その後に、シリコン基板１０１の上側全面に絶縁膜を形成し、その絶縁膜をエッチバックしてゲート電極１０５の横に絶縁性サイドウォール１０７を形成する。その絶縁膜として、例えばCVD法により酸化シリコン膜を形成する。【０２２１】
続いて、絶縁性サイドウォール１０７とゲート電極１０５をマスクにしながら、シリコン基板１０１にn型不純物を再びイオン注入することにより、二つのゲート電極１０５の側方のシリコン基板１の表層に第１、第２ソース／ドレイン領域１０８ａ、１０８ｂを形成する。【０２２２】
次に、シリコン基板１０１の上側全面に、スパッタ法によりコバルト層等の高融点金属層を形成した後、この高融点金属層を加熱してシリコンと反応させ、シリコン基板１０１上に高融点金属シリサイド層１０９を形成する。その高融点金属シリサイド層１０９はゲート電極１０５の表層部分にも形成され、それによりゲート電極１０５が低抵抗化されることになる。【０２２３】
その後、素子分離絶縁膜１０２の上等で未反応となっている高融点金属層をウエットエッチングして除去する。【０２２４】
ここまでの工程により、シリコン基板１０１の活性領域には、ゲート絶縁膜１０４、ゲート電極１０５、及び第１、第２ソース／ドレイン領域１０８ａ、１０８ｂによって構成される第１、第２MOSトランジスタTR1、TR2が形成されたことになる。【０２２５】
続いて、図５２（ｂ）に示すように、プラズマCVD法によりシリコン基板１の上側全面に酸窒化シリコン膜を厚さ約８０nmに形成し、それをエッチングストッパ膜１１０とする。次いで、このエッチングストッパ膜１１０の上に、TEOSガスを使用するプラズマCVD法により下地絶縁膜１１１として酸化シリコン膜を厚さ約１１０００nmに形成する。【０２２６】
そして、上記の下地絶縁膜１１１の上面をCMP法により研磨して平坦化する。このCMPの結果、下地絶縁膜１１１の厚さは、シリコン基板１０１の平坦面上で約８００nmとなる。【０２２７】
その後に、フォトリソグラフィにより下地絶縁膜１１１とエッチングストッパ膜１１０とをパターニングして、第１、第２ソース／ドレイン領域１０８ａ、１０８ｂの上のこれらの絶縁膜に第１ホール１１１ａを形成する。そのパターニングは、下地絶縁膜１１１に対するエッチングと、エッチングストッパ膜１１０に対するエッチングの２ステップのエッチングにより行われる。【０２２８】
次に、図５２（ｃ）に示す断面構造を得るまでの工程について説明する。【０２２９】
まず、下地絶縁膜１１１の上面と第１ホール１１１ａの内面とに、スパッタ法により厚さ約３０nmのチタン膜と厚さ約５０nmの窒化チタン膜とを順に形成し、これら膜をグルー膜とする。【０２３０】
その後に、六フッ化タングステンガスを使用するCVD法を用いて、このグルー膜上にタングステン膜を形成し、このタングステン膜により第１ホール１１１ａを完全に埋め込む。【０２３１】
そして、下地絶縁膜１１１上の余分なグルー膜とタングステン膜とを研磨して除去し、これらの膜を第１ホール１１１ａ内に第１導電性プラグ１１３として残す。【０２３２】
次いで、図５３（ａ）に示すように、第１導電性プラグ１１３と下地絶縁膜１１１の上面に、DCスパッタ法によりイリジウム膜を厚さ約２００nmに形成し、そのイリジウム膜を第１導電膜１２１とする。そのイリジウム膜の成膜条件は特に限定されないが、本実施形態では、スパッタガスとしてアルゴンガスを使用し、チャンバ内圧力を約０．１１Pa、DCパワーを０．５kW、成膜時間を３３５秒、基板温度５００とする。【０２３３】
更に、第１導電膜１２１の上に、MOCVD法に強誘電体膜１２２としてPZT膜を厚さ約１２０nmに形成する。そのMOCVD法では、例えば、テトラヒドロフラン(THF: C4H8O)の流量を０．４７４ml／分、THF中にPb(DPM)2を０．３mol／lの濃度で溶解してなるPb原料の流量を０．３２６ml／分、THF中にZr(dmhd)4を０．３mol／lの濃度で溶解してなるZr原料の流量を０．２ml／分、THF中にTi(O-iPr)2(DPM)2を０．３mol／lの濃度で溶解してなるZr原料の流量を０．２ml／分とする。また、成膜圧力は約５Torr、基板温度は約６２０℃、成膜時間は約６２０秒である。【０２３４】
なお、強誘電体膜１２２の成膜方法としては、MOCVD法の他に、スパッタ法やゾル・ゲル法もある。更に、強誘電体膜１２２の材料は上記のPZTに限定されず、SrBi2Ta2O9、SrBi2(Ta, Nb)2O9等のBi層状構造化合物や、PZTにランタンをドープしたPLZT、或いはその他の金属酸化物強誘電体で強誘電体膜１２２を構成してもよい。【０２３５】
次いで、強誘電体膜１２２の上に、スパッタ法により酸化イリジウム(IrO2)膜を２００nmの厚さに形成し、それを第２導電膜１２３とする。【０２３６】
その後に、第２導電膜１２３の形成時に強誘電体膜１２２が受けたダメージを回復させるために、酸素含有雰囲気となっているファーネス内において基板温度５００℃、処理時間６０分間の条件で回復アニールを行う。【０２３７】
続いて、図５３（ｂ）に示すように、キャパシタ上部電極形状のハードマスク（不図示）をエッチングマスクにしながら、第１導電膜１２１、強誘電体膜１２２、及び第２導電膜１２３を一括してドライエッチングすることにより、下部電極１２１ａ、キャパシタ誘電体膜１２２ａ、及び上部電極１２３ａを順に積層してなるキャパシタQを形成する。そのドライエッチングでは、例えば、ハロゲンガスを含むエッチングガスが使用される。【０２３８】
次に、図５３（ｃ）に示すように、シリコン基板１０１の上側全面に、例えばTMA（トリメチルアルミニウム）とO3との混合ガスを使用するALD(Atomic Layer Deposition)法により、厚さ約２０nmのアルミナ膜１４０を形成する。このアルミナ膜１４０は、水素等の還元性物質をブロックし、キャパシタ誘電体膜１２２ａが還元されて劣化するのを防止するように機能する。【０２３９】
その後に、ここまでの工程でキャパシタ誘電体膜１２２ａが受けたダメージを回復させるための回復アニールを行う。その回復アニールは、ファーネスを使用し、酸素含有雰囲気中において基板温度を約５６０℃として行われる。【０２４０】
続いて、図５４（ａ）に示すように、例えばTEOSガスを使用するプラズマCVD法におより、アルミナ膜１４０の上に酸化シリコン膜を形成し、その酸化シリコン膜を層間絶縁膜１４１とする。【０２４１】
この後に、CMP法により層間絶縁膜１４１の上面を研磨して平坦化する。このCMPにより、層間絶縁膜１４１の厚さは、上部電極１２３ａ上で約３００nmとなる。【０２４２】
次いで、図５４（ｂ）に示すように、キャパシタ誘電体膜１２２ａを保護するための層間キャパシタ保護絶縁膜１４２として、アルミナ膜をスパッタ法で厚さ約４０nmに形成する。【０２４３】
なお、この層間キャパシタ保護絶縁膜１４２を形成する前に、層間絶縁膜１４１に対して脱水アニールを行ってもよい。【０２４４】
また、層間キャパシタ保護絶縁膜１４２はアルミナ膜に限定されず、アルミナ膜、酸化チタン膜、窒化シリコン膜、及び酸窒化シリコン膜の単層膜、或いはこれらの膜の積層膜を層間キャパシタ保護絶縁膜１４２として形成してもよい。【０２４５】
続いて、図５４（ｃ）に示すように、TEOSガスを使用するプラズマCVD法により、層間キャパシタ保護絶縁膜１４２の上に層間カバー絶縁膜１４３として酸化シリコン膜を厚さ約１４００nmに形成する。【０２４６】
次に、図５５（ａ）に示す断面構造を得るまでの工程について説明する。【０２４７】
まず、層間カバー絶縁膜１４３上にフォトレジストを塗布し、それを露光、現像することにより、上部電極１２３ａ上にホール形状の第１窓１４４ａを備えた第１レジストパターン１４４を形成する。【０２４８】
そして、上記の第１窓１４４ａを通じて各絶縁膜１４０〜１４３をエッチングして、これらの絶縁膜に上部電極１２３ａに至る深さの第２ホール１４５を形成する。このエッチングの条件は特に限定されないが、本実施形態では、平行平板型プラズマエッチングチャンバ（不図示）を用い、C4F8、Ar、及びO2の混合ガスをエッチングガスとして使用する。【０２４９】
そして、第１レジストパターン１４４を除去した後に、ここまでの工程でキャパシタ誘電体膜１２２ａが受けたダメージを回復させるため、不図示のファーネス内にシリコン基板１を入れ、酸素雰囲気中で基板温度を５５０℃とする回復アニールを約４０分間行う。【０２５０】
続いて、図５５（ｂ）に示すように、シリコン基板の上側全面に第２レジストパターン１５０を形成する。その第２レジストパターン１５０は、第２ソース／ドレイン領域１０８ｂの上にホール形状の第２窓１５０ａを有する。【０２５１】
そして、第２窓１５０ａを通じて各絶縁膜１４０〜１４３をエッチングすることにより、第２ソース／ドレイン領域１０８ｂ上の第１導電性プラグ１１３が露出する第３ホール１４１ａを形成する。このようなエッチングは、例えばC4F8、Ar、O2、及びCOの混合ガスをエッチングガスとする平行平板プラズマエッチングチャンバ内において行われる。【０２５２】
このエッチングを終了後、第２レジストパターン１５０は除去される。【０２５３】
次に、図５６（ａ）に示す断面構造を得るまでの工程について説明する。【０２５４】
まず、層間カバー絶縁膜１４３の上面と、第２、第３ホール１４５、１４１ａのそれぞれの内面に、スパッタ法によりグルー膜として窒化チタン膜を約５０nmの厚さに形成する。そして、このグルー膜の上に、第２、第３ホール１４５、１４１ａを埋め込むのに十分な厚さ、例えば層間カバー絶縁膜１４３の平坦面上での厚さが３００nmとなるタングステン膜を形成する。【０２５５】
その後に、層間カバー絶縁膜１４３上の余分なグルー膜とタングステン膜とをCMP法により研磨して除去し、これらの膜を第２、第３ホール１４５、１４１ａ内にそれぞれ第２、第３導電性プラグ１５１ａ、１５１ｂとして残す。【０２５６】
これらの導電性プラグのうち、第２導電性プラグ１５１ａは上部電極１２３ａと電気的に接続される。そして、第３導電性プラグ１５１ｂは、第２ソース／ドレイン領域１０８ｂ上の第１導電性プラグ１１３と電気的に接続され、その第１導電性プラグ１１３と共にビット線の一部を構成する。【０２５７】
次に、図５６（ｂ）に示す断面構造を得るまでの工程について説明する。【０２５８】
まず、層間カバー絶縁膜１４３と第２、第３導電性プラグ１５１ａ、１５１ｂのそれぞれの上面に、スパッタ法により金属積層膜を形成する。その金属積層膜は、例えば、厚さ約５０nmの窒化チタン膜、厚さ約３６０nmのアルミニウム膜、及び厚さ約７０nmの窒化チタン膜をこの順に積層してなる。【０２５９】
その後に、フォトリソグラフィによりこの金属積層膜をパターニングして、第２、第３導電性プラグ１５１ａ、１５１ｂのそれぞれと電気的に接続される一層目金属配線１５２を形成する。【０２６０】
ここで、金属積層膜に対するパターニングでは、層間カバー絶縁膜１４３の上に金属積層膜のエッチング残渣を残さないようにするためにオーバーエッチングが行われる。このようにオーバーエッチングをしても、層間キャパシタ保護絶縁膜１４２は、層間カバー絶縁膜１４３によって覆われているのでエッチングされない。これにより、金属積層膜のパターニングが終わった後でも層間キャパシタ保護絶縁膜１４２の厚さが減らず、層間キャパシタ保護絶縁膜１４２における還元性物質の阻止能力を十分に維持することが可能となる。【０２６１】
次に、図５７（ａ）に示すように、層間カバー絶縁膜１４３と一層目金属配線１５２のそれぞれの上に、プラズマCVD法により第１絶縁膜１５３として酸化シリコン膜を形成する。このプラズマCVD法では、反応ガスとしてTEOSガスが使用され、一層目金属配線１５２の上における第１絶縁膜１５３の厚さは約２６００nmとされる。【０２６２】
続いて、図５７（ｂ）に示すように、CMP法により第１絶縁膜１５３の上面を研磨して平坦化する。【０２６３】
ここで、CMP後の第１絶縁膜１５３の上面には、研磨パッドの傷に起因する微細な傷（マイクロ・スクラッチ）１５３ａが形成されている。【０２６４】
そこで、次の工程では、図５８（ａ）に示すように、ICP型プラズマエッチングチャンバ（不図示）内でArプラズマを使用するスパッタエッチングにより第１絶縁膜１５３の表層部分をエッチバックし、上記の傷１５３ａを除去する。このエッチバックの深さは、傷１５３ａよりも深い深さ、例えば５０〜１００nm程度とする。【０２６５】
なお、このArプラズマを用いたエッチバックの条件は、第１実施形態の図３０の工程におけるのと同様なので、ここでは省略する。【０２６６】
このようなエッチバックにより、一層目金属配線１５２上での第１絶縁膜１５３の厚さD1（第１の膜厚）は、約５０〜１０００nmとなる。【０２６７】
また、第１実施形態で説明したように、上記したArプラズマを用いたエッチバックに代えて、ドライエッチングやウエットエッチングにより第１絶縁膜１５３をエッチバックしてもよい。【０２６８】
次に、図５８（ｂ）に示すように、第１絶縁膜１５３の表面に対してN2Oプラズマ処理を行うことにより、第１絶縁膜１５３を脱水する共に、その表面を窒化して水分の再吸着を防止する。このN2Oプラズマ処理は、CVD装置内において基板温度約３５０℃、処理時間約４分の条件で行われる。【０２６９】
続いて、図５９（ａ）に示すように、第１絶縁膜１５３の上に、スパッタ法により厚さが約５０nmと薄いアルミナ膜を形成し、そのアルミナ膜を第１キャパシタ保護絶縁膜１５４とする。【０２７０】
なお、第１キャパシタ保護絶縁膜１５４はアルミナ膜に限定されず、アルミナ膜、酸化チタン膜、窒化シリコン膜、及び酸窒化シリコン膜の単層膜、或いはこれらの膜の積層膜を第１キャパシタ保護絶縁膜１５４として形成してもよい。【０２７１】
この第１キャパシタ保護絶縁膜１５４を形成する時点では、図５８（ａ）で説明したように、第１絶縁膜１５３の上面がエッチバックにより平坦化されており、その上面にはCMPに起因する傷１５３ａが形成されていない。【０２７２】
従って、第１絶縁膜１５３の上面の全ての部分において第１キャパシタ保護絶縁膜１５４を均一な厚さに形成され、第１キャパシタ保護絶縁膜１５４により水素等の還元性物質を効果的にブロックすることができ、還元性物質によってキャパシタ誘電体膜１２２ａが劣化するのを防止し易くなる。【０２７３】
しかも、上記のように、エッチバックにより第１絶縁膜１５３の上面を平坦化したので、第１絶縁膜１５３の上に傷１５３ａを埋め込むためのキャップ絶縁膜を形成する必要が無く、そのキャップ絶縁膜の形成工程や、キャップ絶縁膜に対するN2Oプラズマ処理を省くことができ、半導体装置の製造工程を簡略化することもできる。【０２７４】
続いて、図５９（ｂ）に示すように、TEOSガスを使用するプラズマCVD法により、第１キャパシタ保護絶縁膜１５４の上に酸化シリコン膜を形成して、この酸化シリコン膜を第１カバー絶縁膜１５５とする。この第１カバー絶縁膜１５５の厚さD2（第２の膜厚）は、例えば約１００nmであり、先の第１の膜厚D1よりも厚い。【０２７５】
次に、図６０（ａ）に示すように、CVD装置内において、例えば基板温度３５０℃、処理時間２分の条件で第１カバー絶縁膜１５５に対してN2Oプラズマ処理を行う。このようなN2Oプラズマ処理により、第１カバー絶縁膜１５５が脱水されると共に、第１カバー絶縁膜１５５の表面が窒化されて水分の再吸着が防止される。【０２７６】
次いで、図６０（ｂ）に示すように、一層目金属配線１５２の上方に第３窓１６０ａを有する第３レジストパターン１６０を第１カバー絶縁膜１５５上に形成する。【０２７７】
そして、この第３窓１６０ａを通じて各絶縁膜１５３〜１５５をドライエッチングし、一層目金属配線１５２の上方のこれらの絶縁膜に第４ホール１５６を形成する。そのドライエッチングの条件は特に限定されないが、本実施形態では、平行平板型プラズマエッチングチャンバ（不図示）を用い、C4F8、Ar、及びO2の混合ガスをエッチングガスとして使用する。【０２７８】
このエッチングが終了後、第３レジストパターン１６０は除去される。【０２７９】
次に、図６１（ａ）に示すように、基板温度を約２００℃とするスパッタ法により、第４ホール１５６の内面と第１カバー絶縁膜１５５の上面に、グルー膜１６２として窒化チタン膜を厚さ約１５０nmに形成する。【０２８０】
更に、このグルー膜１６２の上に、六フッ化タングステンガスを使用するプラズマCVD法により、第４ホール１５６を完全に埋め込む厚さ、例えば約６５０nmの厚さのタングステン膜１６３ａを形成する。このタングステン膜１６３ａを形成する際の基板温度は、例えば約４３０℃である。【０２８１】
このように、グルー膜１６２やタングステン膜１６３ａを形成する際にはシリコン基板１０１が加熱され、それにより第１絶縁膜１５３内の水分が気化する。ところが、第１絶縁膜１５３の上面は第１キャパシタ保護絶縁膜１５４によって塞がれているので、気化した水分の逃げ道は、実質的には第４ホール１５６のみとなる。そして、第４ホール１５６から外部に逃げる水分が多量に存在すると、その水分によって第４ホール１５６内にグルー膜１６２やタングステン膜１６３ａが形成されなくなる。【０２８２】
この点に鑑み、本実施形態では、一層目金属配線１５２上での第１絶縁膜１５３の厚さD1（第１の膜厚）を第１カバー絶縁膜１５５の厚さD2（第２の膜厚）以下としたので、第１絶縁膜１５３に由来する水分を第１カバー絶縁膜１５５のそれ以下とすることができ、グルー膜１６２やタングステン膜１６３ａによる第４ホール１５６の埋め込み不良を防止できる。【０２８３】
この後に、図６１（ｂ）に示すように、第１カバー絶縁膜１５５の上面上の余分なグルー膜１６２とタングステン膜１６３ａとを除去し、これらの膜を第４ホール１５６内にのみ第４導電性プラグ１６３として残す。【０２８４】
次に、図６２に示す断面構造を得るまでの工程について説明する。【０２８５】
まず、第４導電性プラグ１６３と第１カバー絶縁膜１５５のそれぞれの上に、スパッタ法により金属積層膜を形成する。その金属積層膜として、本実施形態では、厚さ約６０nmのTi膜、厚さ約３０nmのTiN膜、厚さ約４００nmの銅含有アルミニウム膜、厚さ約５nmのTi膜、及び厚さ約７０nmのTiN膜をこの順に形成する。【０２８６】
その後に、フォトリソグラフィによりこの金属積層膜をパターニングして二層目金属配線１６５とする。【０２８７】
図５６（ｂ）を参照して説明したのと同じ理由により、第１キャパシタ保護絶縁膜１５４の上に第１カバー絶縁膜１５５を形成したことで、上記の金属積層膜に対してパターニングを行っても第１キャパシタ保護絶縁膜１５４が膜減りせず、第１キャパシタ保護絶縁膜１５４における還元性物質の阻止能力を十分に維持することが可能となる。【０２８８】
以上により、本実施形態に係る半導体装置の基本構造が完成した。【０２８９】
上記した本実施形態によれば、図５８（ａ）で説明したように、CMP後の第１絶縁膜１５３の上面をエッチバックすることにより、CMPで発生した微細な傷１５３ａを除去する。これにより、第１実施形態と同様に、傷１５３ａを埋め込むためのキャップ絶縁膜を第１絶縁膜１５３に形成する必要が無くなり、そのキャップ絶縁膜の形成工程とキャップ絶縁膜を脱水するためのN2Oプラズマ処理とを省くことができる。その結果、半導体装置の製造工程を短縮することができ、半導体装置の製造コストを低減することが可能となる。【０２９０】
しかも、本実施形態では、図６１を参照して説明したように、一層目金属配線１５２上での第１絶縁膜１５３の厚さD1（第１の膜厚）を第１カバー絶縁膜１５５の厚さD2（第２の膜厚）以下としたので、第１絶縁膜１５３に由来する水分を第１カバー絶縁膜１５５のそれ以下にすることができ、グルー膜１６２やタングステン膜１６３ａによる第４ホール１５６の埋め込み不良を防止できる。【０２９１】
図６３は、本実施形態（右側）と、上記のようにキャップ絶縁膜を形成する比較例（左側）のそれぞれの要部拡大断面図である。【０２９２】
図６３に示されるように、比較例（左側）では、キャップ絶縁膜２００を形成したことで、キャップ絶縁膜２００の厚さの分だけ第１キャパシタ保護絶縁膜１５４と一層目金属配線１５２との距離が離れる。これにより、一層目金属配線１５２と第１キャパシタ保護絶縁膜１５４との間に残留する水分量が増え、第４導電性プラグ１６３の形成時に第４ホール１５６から外部に逃げる水分量が多くなり、第４導電性プラグ１６３の未形成が誘発され易くなる。
【図１】
0004809367.tif 000003
【図２】
0004809367.tif 000004
【図３】
0004809367.tif 000005
【図４】
0004809367.tif 000006
【図５】
0004809367.tif 000007
【図６】
0004809367.tif 000008
【図７】
0004809367.tif 000009
【図８】
0004809367.tif 000010
【図９】
0004809367.tif 000011
【図１０】
0004809367.tif 000012
【図１１】
0004809367.tif 000013
【図１２】
0004809367.tif 000014
【図１３】
0004809367.tif 000015
【図１４】
0004809367.tif 000016
【図１５】
0004809367.tif 000017
【図１６】
0004809367.tif 000018
【図１７】
0004809367.tif 000019
【図１８】
0004809367.tif 000020
【図１９】
0004809367.tif 000021
【図２０】
0004809367.tif 000022
【図２１】
0004809367.tif 000023
【図２２】
0004809367.tif 000024
【図２３】
0004809367.tif 000025
【図２４】
0004809367.tif 000026
【図２５】
0004809367.tif 000027
【図２６】
0004809367.tif 000028
【図２７】
0004809367.tif 000029
【図２８】
0004809367.tif 000030
【図２９】
0004809367.tif 000031
【図３０】
0004809367.tif 000032
【図３１】
0004809367.tif 000033
【図３２】
0004809367.tif 000034
【図３３】
0004809367.tif 000035
【図３４】
0004809367.tif 000036
【図３５】
0004809367.tif 000037
【図３６】
0004809367.tif 000038
【図３７】
0004809367.tif 000039
【図３８】
0004809367.tif 000040
【図３９】
0004809367.tif 000041
【図４０】
0004809367.tif 000042
【図４１】
0004809367.tif 000043
【図４２】
0004809367.tif 000044
【図４３】
0004809367.tif 000045
【図４４】
0004809367.tif 000046
【図４５】
0004809367.tif 000047
【図４６】
0004809367.tif 000048
【図４７】
0004809367.tif 000049
【図４８】
0004809367.tif 000050
【図４９】
0004809367.tif 000051
【図５０】
0004809367.tif 000052
【図５１】
0004809367.tif 000053
【図５２】
0004809367.tif 000054
【図５３】
0004809367.tif 000055
【図５４】
0004809367.tif 000056
【図５５】
0004809367.tif 000057
【図５６】
0004809367.tif 000058
【図５７】
0004809367.tif 000059
【図５８】
0004809367.tif 000060
【図５９】
0004809367.tif 000061
【図６０】
0004809367.tif 000062
【図６１】
0004809367.tif 000063
【図６２】
0004809367.tif 000064
【図６３】
0004809367.tif 000065