(57)【特許請求の範囲】
【請求項１】
プリント回路基板の一方の主面にデジタル回路と無線周波数回路とが搭載された構成を
具備する半導体パッケージであって、
前記プリント回路基板は、平面導体で構成された電源層及びグランド層と、前記電源層
と前記グランド層との間に設けられた誘電体層とを有し、
当該誘電体層は第１の誘電物質で構成され、前記誘電体層中には、前記第１の誘電物質
とは異なる比誘電率をもつ第２の誘電物質で構成されたパッチが、平面視において隣接す
る格子間の間隔が一定となるように格子状に周期的に配列されたことを特徴とする半導体
パッケージ。
【請求項２】
前記第１の誘電物質と第２の誘電物質の比誘電率の差は、８以上であることを特徴とす
る請求項１記載の半導体パッケージ。
【請求項３】
前記第１の誘電物質、前記第２の誘電物質は共に、フッ素樹脂、空気、酸化アルミニウ
ム、チタン酸バリウム、ニオブ酸リチウム、タンタル酸リチウムのいずれかであることを
特徴とする請求項１又は２に記載の半導体パッケージ。
【請求項４】
請求項１乃至３のいずれかに記載の半導体パッケージを備えたことを特徴とする半導体
装置。
【請求項５】
請求項４に記載の半導体装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ回路とデジタル回路が高密度で形成されたプリント回路基板、異なる機能を有する複数の集積回路（ＩＣ）や大規模集積回路（ＬＳＩ）を単一のパッケージ内に搭載し、システムとして機能させるシステム・イン・パッケージ（ＳＩＰ：System in Package）等の半導体パッケージ、このような半導体パッケージを備えた半導体装置及び、このようなプリント回路基板や半導体装置を備えた電子機器に関する。
【背景技術】
【０００２】
従来から、プリント回路基板又は半導体パッケージの電源供給系は、一般に、図８に示すように、電源層１と、グランド層２と、電源層１とグランド層２とにより挟装された誘電体層３と、デカップリングコンデンサ４とから構成されている。電源層１及びグランド層２は、ＩＣやＬＳＩへの安定した電源供給と信号の帰路経路とすることを意図して、なるべく低インピーダンスとなるように略平面形状とされることが多い。また、誘電体層３は、電源層１とグランド層２との間に一様に存在している。さらに、デカップリングコンデンサ４は、ＩＣやＬＳＩへの電源供給用素子として使用されるだけでなく、異種回路間電磁干渉又は不要電磁波放射（ＥＭＩ）を抑制する役割も担っている（例えば、特許文献１参照。）。以下、この技術を第１の従来例と呼ぶ。
【０００３】
また、従来のプリント回路基板には、電源層とグランド層との間に配置された誘電体層を誘電率の異なる２つの誘電体により構成することにより、電源層及びグランド層に沿った平面でその誘電率に分布を持たせ、各部位について異なる共振条件として広く周波数軸上に分布した弱い共振として、特定の周波数に発生させていた強い電磁波放射を低減させるものがある（例えば、特許文献２参照。）。以下、この技術を第２の従来例と呼ぶ。
【０００４】
また、従来のプリント回路基板には、一つの基板の一面側に形成された電源層と、他の基板の一面側に形成されたグランド層とが誘電体層を挟んで対向配設されて構成されており、周端部において、誘電体層に切欠部が形成され、切欠部内には端部誘電体層として空気が充填されているものもある（例えば、特許文献３参照。）。以下、この技術を第３の従来例と呼ぶ。
【０００５】
【特許文献１】特開２００２−２９００５０号公報（［０００３］）
【特許文献２】特開平１１−４０９０５号公報（［００１７］，［００１９］〜［００３３］、図１，図２，図６）
【特許文献３】特開平７−２３５７７０号公報（［０００７］，［０００８］，［００１４］〜［００１９］、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記した第１の従来例には、周波数がギガヘルツ（ＧＨｚ）帯になった場合、異種回路間電磁干渉及びＥＭＩを十分に抑制できないという課題がある。以下、図９を参照して、これらの電磁波問題の発生過程を簡潔に説明する。図９は、最近の高密度実装プリント回路基板及び半導体パッケージにおける一実装形態の模式図である。プリント回路基板及び半導体パッケージの電源供給系は、電源層１１と、グランド層１２と、電源層１１とグランド層１２とにより挟装された誘電体層１３と、デカップリングコンデンサ１４とから構成されており、デジタル回路１５と無線周波数（ＲＦ）回路１６とが混載されている。
【０００７】
デジタル回路１５のスイッチング動作に伴い、図９に示すように、過度電流Ｉが流れるが、この電流Ｉが波源となって電源供給系に電磁波ＥＭＷが発生する。このようにして発生した電磁波ＥＭＷは、デジタル回路１５からＲＦ回路１６へと進行し、ＲＦ回路１６にノイズとして混入する結果、ＲＦ回路１６の誤動作又は低性能化の原因となっている。また、当該電磁波ＥＭＷは、プリント回路基板又は半導体パッケージの端部で反射を繰り返し、定常状態において定在波となる。このような電源供給系における定在波は、プリント回路基板又は半導体パッケージの端部からの電磁放射により、そのエネルギーを失う。即ち、これがＥＭＩ発生の一要因となっている。この結果、このような半導体パッケージを備えた半導体装置、このようなプリント回路基板や半導体装置を備えた電子機器におけるＥＭＩ対策に多くの期間及びコストが要することになる。
【０００８】
従来のプリント回路基板又は半導体パッケージにおける、これらの電磁波問題の対策技術としては、図９に示すように、デカップリングコンデンサ１４をデジタル回路１５及びＲＦ回路１６のそれぞれの近傍に配置し、デジタル回路１５とＲＦ回路１６とのアイソレーションを強化するという技術が代表的である。即ち、デカップリングコンデンサ１４の適切な選択と配置により、デジタル回路１５及びＲＦ回路１６からの電磁エネルギーの漏洩を最小限に抑制することにより、異種回路間電磁干渉及びＥＭＩを極力抑制するという技術が一般的に用いられている。
しかしながら、デカップリングコンデンサ１４の実装では、それに付随する寄生インダクタンス又は等価直列インダクタンスの影響により、ＧＨｚ帯での回路アイソレーションが実現できないため、最近のデジタル回路の高速化に伴うＧＨｚ帯における上記した電磁波問題が顕在化し、これに対する対策技術の確立が課題となっている。
【０００９】
この点、上記した第２の従来例によれば、誘電体層の誘電率に分布を持たせることにより共振周波数を拡散させ、単一誘電率の場合に発生する特定共振周波数での強い電磁放射は抑制できるが、ＧＨｚ帯における電磁結合による異種回路間電磁干渉及びＥＭＩを抑制できないという課題があった。
一方、上記した第３の従来例によれば、誘電体層の周端部に配設される異種誘電体により電磁波を減衰させることにより電磁放射を低減することができるが、ＧＨｚ帯における異種回路間電磁干渉及びＥＭＩを抑制できないという課題があった。
本発明は、上述した事情に鑑みてなされたものであり、上述のような課題を解決することができるプリント回路基板、半導体パッケージ、半導体装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、請求項１記載の発明に係る半導体パッケージは、プリント回路基板の一方の主面にデジタル回路と無線周波数回路とが搭載された構成を具備する半導体パッケージであって、前記プリント回路基板は、平面導体で構成された電源層及びグランド層と、前記電源層と前記グランド層との間に設けられた誘電体層とを有し、当該誘電体層は第１の誘電物質で構成され、前記誘電体層中には、前記第１の誘電物質とは異なる比誘電率をもつ第２の誘電物質で構成されたパッチが、平面視において隣接する格子間の間隔が一定となるように格子状に周期的に配列されたことを特徴としている。
【００１３】
また、請求項２記載の発明は、請求項１記載の半導体パッケージに係り、前記第１の誘
電物質と第２の誘電物質の比誘電率の差は、８以上であることを特徴としている。
また、請求項３記載の発明は、請求項１又は２に記載の半導体パッケージに係り、前記
第１の誘電物質、前記第２の誘電物質は共に、フッ素樹脂、空気、酸化アルミニウム、チ
タン酸バリウム、ニオブ酸リチウム、タンタル酸リチウムのいずれかであることを特徴と
している。
【００１４】
また、請求項４記載の発明に係る半導体装置は、請求項１乃至３のいずれかに記載の半
導体パッケージを備えたことを特徴としている。
また、請求項５記載の発明に係る電子機器は、請求項４に記載の半導体装置を備えたこ
とを特徴としている。
【発明の効果】
【００１５】
本発明によれば、プリント回路基板又は半導体パッケージの電源供給系におけるＧＨｚ帯での電磁結合による異種回路間電磁干渉及びＥＭＩを抑制することができる。この結果、プリント回路基板上に搭載された回路、半導体パッケージ内に搭載されたＩＣやＬＳＩ、特に、ＲＦ回路の誤動作及び低性能化を予防することができる。これにより、このような半導体パッケージを備えた半導体装置及び、このようなプリント回路基板や半導体装置を備えた電子機器におけるＥＭＩ対策に要する期間及びコストを削減することが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して、本発明の実施の形態について具体的かつ詳細に説明する。
実施の形態１．
図１は、本発明の実施の形態１に係る２層プリント回路基板の概略構成を示す斜視図、図２は、図１に示す２層プリント回路基板の断面図である。この例の２層プリント回路基板は、電源供給系としては、電源層２１と、グランド層２２と、誘電体層２３とを有している。この２層プリント回路基板は、例えば、縦及び横ともに１５ｃｍ、厚さ１．６ｍｍを有する。
【００１７】
電源層２１及びグランド層２２は、それぞれ平面導体であり、接着用樹脂２６を用いて誘電体層２３が張り合わされている。誘電体層２３は、母材２４の間に周期的に（例えば、約２ｃｍ置きに、）、例えば、縦及び横ともに約１ｃｍを有する直方体状を呈した貫通孔を機械的な切削加工により穿設した後、穿設された各貫通孔に縦及び横ともに約１ｃｍを有する直方体状を呈したパッチ２５を埋め込むことにより構成されている。母材２４の比誘電率とパッチ２５の比誘電率との差は、８以上であることが望ましい。母材２４は、例えば、フッ素樹脂からなり、パッチ２５は、例えば、酸化アルミニウム（アルミナ）（Ａｌ２Ｏ３）からなる。フッ素樹脂としては、例えば、フッ素原子と炭素原子のみからなるポリテトラフルオロエチレン（テフロン（登録商標））などがある。
【００１８】
図３は、対向するプリント回路基板の２辺のそれぞれの略中央部にＳＭＡ（Sub Miniature Type A）型コネクタを取り付け、ネットワークアナライザを用いてＳ２１振幅成分を測定した結果である。ここで、ＳＭＡコネクタとは、同軸コネクタの１種であり、マイクロ波帯において最も一般的に使用されているコネクタである。また、Ｓ２１振幅成分とは、２ポート(４端子)回路におけるＳパラメータ（S-parameters）の１つであり、電圧透過係数と呼ばれている。測定帯域は、０〜１０ＧＨｚである。
【００１９】
図３において、矢印で示した領域が電磁波エネルギーのバンドギャップ帯域ＢＧであり、このバンドギャップ帯域ＢＧにおいては、デジタル回路からＲＦ回路へと進行する電磁波（以下、「進行電磁波」と称する。）が存在し得ない状態となっている。即ち、本発明の実施の形態１によれば、２層プリント回路基板の電源供給系を構成する誘電体層２３を図１及び図２に示すように構成することにより、バンドギャップ帯域ＢＧでは、図９に示すような電磁結合による異種回路間電磁干渉及びＥＭＩが抑制される。
【００２０】
以下、その理由を説明する。互いに異なる比誘電率を有する母材２４とパッチ２５とから構成される誘電体層２３は、人工的な２次元結晶と等価とみなすことができる。但し、結晶が原子の周期的な配列から構成されるのに対し、誘電体層２３は、パッチ２５の周期的な配列から構成されている点が異なっている。結晶の場合には、進行電子波が存在し得ないエネルギー帯域が形成され、これはいわゆる「バンドギャップ」と呼ばれているが、この帯域では電子波はブラッグ反射と呼ばれる反射状態しか取り得ないと解されている。
【００２１】
上記ブラック反射という現象は電磁波においても同様に発生することから、本発明では、２層プリント回路基板の電源供給系を構成する誘電体層２３を図１及び図２に示すように構成することにより、電磁波のブラッグ反射、即ち、電磁波のある周波数帯では進行電磁波が存在することができず、入射波がほとんど反射するという状態を意図的に実現しているのである。従って、上記バンドギャップ帯域ＢＧでは、例えば、２層プリント回路基板上に搭載されているデジタル回路のスイッチング動作により電源供給系に発生した電磁波は、発生点近傍でほとんど反射してしまい、異種回路であるＲＦ回路又は電源供給系端部まで到達できない状態となる。これにより、異種回路間電磁干渉及びＥＭＩが抑制されていると解される。以上説明した理由は、母材２４の間に周期的に穿設された貫通孔にパッチ２５を埋め込まない場合（後述する実施の形態３等）、即ち、誘電体として空気を用いた場合にも同様に当てはまる。この結果、プリント回路基板上に搭載された回路、特に、ＲＦ回路の誤動作及び低性能化を予防することができる。これにより、このようなプリント回路基板を備えた電子機器におけるＥＭＩ対策に要する期間及びコストを削減することが可能となる。
【００２２】
実施の形態２．
上述した実施の形態１では、誘電体層２３は、母材２４の間に周期的に、例えば、縦及び横ともに約１ｃｍを有する直方体状を呈した貫通孔を機械的な切削加工により穿設した後、穿設された各貫通孔に縦及び横ともに１ｃｍを有する直方体状を呈したパッチ２５を埋め込むことにより構成される例を示したが、本発明はこれに限定するものではない。例えば、パッチ２５は、円柱状又は三角柱状等の多角柱状を呈するとともに、このパッチ２５を埋め込むために母材２４に穿設する貫通孔もパッチ２５に対応した形状を呈していても良い。
【００２３】
実施の形態３．
上述した実施の形態１及び２では、母材がフッ素樹脂からなる例を示したが、本発明はこれに限定するものではない。例えば、母材は、比誘電率が１である空気であっても良い。この場合、パッチの比誘電率は９以上であることが望ましい。このような構成の場合でも、ＧＨｚ帯においてバンドギャップ帯域ＢＧが形成され、上述した実施の形態１及び２と同様に、バンドギャップ帯域ＢＧでは電磁結合による異種回路間電磁干渉及びＥＭＩが抑制される。この結果、プリント回路基板上に搭載された回路、特に、ＲＦ回路の誤動作及び低性能化を予防することができる。ただし、バンドギャップ帯域ＢＧの位置と帯域は、上述した実施の形態１及び２の場合とは異なっている。このため、設計者は、電磁結合による異種回路間電磁干渉及びＥＭＩの抑制を希望する周波数帯域を考慮しつつ、誘電体層の母材をフッ素樹脂とするか、空気とするかを選択することができる。これにより、このようなプリント回路基板を備えた電子機器におけるＥＭＩ対策に要する期間及びコストを削減することが可能となる。
【００２４】
実施の形態４．
上述した実施の形態１〜３では、誘電体層は、フッ素樹脂と酸化アルミニウム（アルミナ）（Ａｌ２Ｏ３）との組み合わせ又は、空気と酸化アルミニウム（アルミナ）（Ａｌ２Ｏ３）との組み合わせにより構成される例を示したが、本発明はこれに限定するものではない。例えば、パッチとして用いる誘電物質は、酸化アルミニウム（アルミナ）（Ａｌ２Ｏ３）に換えて、チタン酸バリウム（ＢａＴｉＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）等のさらに高い比誘電率を有する誘電物質としても良い。この場合、パッチとして用いる誘電物質の形状、サイズあるいは間隔も上述した実施の形態１で示したものに限定されない。
【００２５】
誘電体層における２種類の誘電物質の比誘電率の差、パッチとして用いる誘電物質の形状、サイズあるいは間隔に基づいてバンドギャップ帯域ＢＧの位置及び帯域が決定されるため、設計者は、電磁結合による異種回路間電磁干渉及びＥＭＩの抑制を希望する周波数帯域を考慮しつつ、誘電体層を構成する誘電物質の種類及び組み合わせ、構成を選択することができる。
【００２６】
実施の形態５．
図４は、本発明の実施の形態５に係る２層プリント回路基板の概略構成を示す斜視図、図５は、図４に示す２層プリント回路基板の断面図である。この例の２層プリント回路基板は、電源供給系としては、電源層３１と、グランド層３２と、誘電体層３３とを有している。この２層プリント回路基板は、例えば、縦及び横ともに１６ｃｍ、厚さ１．６ｍｍを有する。
【００２７】
電源層３１及びグランド層３２は、それぞれ平面導体であり、接着用樹脂３４を用いて誘電体層３３が張り合わされている。誘電体層３３には、周期的に（例えば、２ｃｍ置きに、）、例えば、縦及び横ともに約１ｃｍを有する直方体状を呈した貫通孔３５が機械的な切削加工により穿設されている。誘電体層３３の比誘電率と貫通孔３５、即ち、比誘電率が１である空気の比誘電率との差は、８以上であることが望ましい。誘電体層３３は、例えば、酸化アルミニウム（アルミナ）（Ａｌ２Ｏ３）からなる。
【００２８】
図６は、対向するプリント回路基板の２辺のそれぞれの略中央部にＳＭＡ型コネクタを取り付け、ネットワークアナライザを用いてＳ２１振幅成分を測定した結果である。測定帯域は、０〜１０ＧＨｚである。図６において、矢印で示した領域が電磁波エネルギーのバンドギャップ帯域ＢＧであり、このバンドギャップ帯域ＢＧにおいては、進行電磁波が存在し得ない状態となっている。即ち、本発明の実施の形態５によれば、２層プリント回路基板の電源供給系を構成する誘電体層３３を図４及び図５に示すように構成することにより、バンドギャップ帯域ＢＧでは、図９に示すような電磁結合による異種回路間電磁干渉及びＥＭＩが抑制される。この結果、プリント回路基板上に搭載された回路、特に、ＲＦ回路の誤動作及び低性能化を予防することができる。これにより、このようなプリント回路基板を備えた電子機器におけるＥＭＩ対策に要する期間及びコストを削減することが可能となる。
【００２９】
実施の形態６．
上述した実施の形態５では、誘電体層３３には、周期的に、例えば、縦及び横ともに約１ｃｍを有する直方体状を呈した貫通孔３５が機械的な切削加工により穿設される例を示したが、本発明はこれに限定するものではない。例えば、貫通孔３５は、円柱状又は三角柱状等の多角柱状を呈していても良い。
【００３０】
実施の形態７．
上述した実施の形態５及び６では、誘電体層３３は、酸化アルミニウム（アルミナ）（Ａｌ２Ｏ３）により構成される例を示したが、本発明はこれに限定するものではない。例えば、誘電体層３３は、酸化アルミニウム（アルミナ）（Ａｌ２Ｏ３）に換えて、チタン酸バリウム（ＢａＴｉＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）等のさらに高い比誘電率を有する誘電物質としても良い。この場合、貫通孔３５の形状、サイズあるいは間隔も上述した実施の形態５で示したものに限定されない。
【００３１】
誘電体層３３の比誘電率と貫通孔３５、即ち、比誘電率が１である空気の比誘電率との差、貫通孔の形状、サイズあるいは間隔に基づいてバンドギャップ帯域ＢＧの位置及び帯域が決定されるため、設計者は、電磁結合による異種回路間電磁干渉及びＥＭＩの抑制を希望する周波数帯域を考慮しつつ、誘電体層３３を構成する誘電物質の種類構成を選択することができる。
【００３２】
実施の形態８．
図７は、本発明の実施の形態８に係る２層プリント回路基板の概略構成を示す斜視図である。この例の２層プリント回路基板は、電源供給系としては、電源層４１と、グランド層４２と、誘電体層４３とを有している。この２層プリント回路基板は、例えば、縦及び横ともに１６ｃｍ、厚さ１．６ｍｍを有する。
【００３３】
電源層４１及びグランド層４２は、それぞれ平面導体であり、図示せぬ接着用樹脂を用いて誘電体層４３が張り合わされている。電源層４１には、周期的に（例えば、１ｃｍ置きに、）、例えば、縦及び横ともに約２ｃｍを有する正方形状を呈した貫通孔４４が機械的な切削加工により穿設されている。誘電体層４３は、例えば、酸化アルミニウム（アルミナ）（Ａｌ２Ｏ３）からなる。
【００３４】
以上説明した構成においても、上述した各実施の形態と同様に、ＧＨｚ帯において電磁波エネルギーのバンドギャップ帯域ＢＧが形成され、このバンドギャップ帯域ＢＧにおいては、進行電磁波が存在し得ない状態となっている。即ち、本発明の実施の形態８によれば、２層プリント回路基板の電源供給系を構成する電源層４１を図７に示すように構成することにより、バンドギャップ帯域ＢＧでは、図９に示すような電磁結合による異種回路間電磁干渉及びＥＭＩが抑制される。これにより、このようなプリント回路基板を備えた電子機器におけるＥＭＩ対策に要する期間及びコストを削減することが可能となる。
【００３５】
実施の形態９．
上述した実施の形態８では、電源層４１は、周期的に、例えば、縦及び横ともに約２ｃｍを有する正方向状を呈した貫通孔４４が機械的な切削加工により穿設される例を示したが、本発明はこれに限定するものではない。例えば、貫通孔４４は、長方形状、円形状又は三角形状等の多角形状を呈していても良い。また、電源層には何らの貫通孔も穿設せずに、グランド層に所定形状の貫通孔を所定周期で穿設しても良い。さらに、電源層及びグランド層の両方に所定形状の貫通孔を所定周期で穿設しても良い。この場合、電源層及びグランド層に穿設する貫通孔の形状及び周期は同一としても異ならせても良い。
【００３６】
実施の形態１０．
上述した実施の形態８及び９では、誘電体層４３は、酸化アルミニウム（アルミナ）（Ａｌ２Ｏ３）により構成される例を示したが、本発明はこれに限定するものではない。例えば、誘電体層４３は、酸化アルミニウム（アルミナ）（Ａｌ２Ｏ３）に換えて、チタン酸バリウム（ＢａＴｉＯ３）、ニオブ酸リチウム（ＬｉＮｂＯ３）、タンタル酸リチウム（ＬｉＴａＯ３）等のさらに高い比誘電率を有する誘電物質としても良い。一方、誘電体層４３は、酸化アルミニウム（アルミナ）（Ａｌ２Ｏ３）よりも低い比誘電率を有するガラスエポキシ樹脂（ＦＲ−４）等の誘電物質としても良い。この場合、貫通孔４４の形状、サイズあるいは間隔も上述した実施の形態８で示したものに限定されない。
【００３７】
誘電体層４３の種類、貫通孔４４の形状、サイズあるいは間隔に基づいてバンドギャップ帯域ＢＧの位置及び帯域が決定されるため、設計者は、電磁結合による異種回路間電磁干渉及びＥＭＩの抑制を希望する周波数帯域を考慮しつつ、誘電体層３３を構成する誘電物質の種類構成を選択することができる。
【００３８】
以上、この実施の形態を図面を参照して詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても本発明に含まれる。
例えば、上述の各実施の形態では、本発明を２層プリント回路基板の電源供給系に適用する例を示したが、これに限定されず、本発明は、２層以上のプリント回路基板の電源供給系にも適用することができる。
また、上述の各実施の形態では、母材をフッ素樹脂又は空気とし、パッチを酸化アルミニウム（アルミナ）（Ａｌ２Ｏ３）等とする例を示したが、これに限定されず、母材の誘電物質とパッチの誘電物質とを交換しても良い。
また、上述の各実施の形態では、本発明をプリント回路基板の電源供給系に適用する例を示したが、これに限定されず、本発明は、半導体パッケージの電源供給系にも適用することができる。
また、上述の各実施の形態は、その目的及び構成等に特に矛盾や問題がない限り、互いの技術を流用することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態１に係る２層プリント回路基板の概略構成を示す斜視図である。
【図２】図１に示す２層プリント回路基板の断面図である。
【図３】本発明の実施の形態１に係る２層プリント回路基板のＳ２１振幅成分の測定結果を示す図である。
【図４】本発明の実施の形態５に係る２層プリント回路基板の概略構成を示す斜視図である。
【図５】図４に示す２層プリント回路基板の断面図である。
【図６】本発明の実施の形態５に係る２層プリント回路基板のＳ２１振幅成分の測定結果を示す図である。
【図７】本発明の実施の形態８に係る２層プリント回路基板の概略構成を示す斜視図である。
【図８】従来のプリント回路基板又は半導体パッケージの電源供給系の概略構成を示す斜視図である。
【図９】最近の高密度実装プリント回路基板及び半導体パッケージにおける一実装形態の模式図である。
【符号の説明】
【００４０】
２１，３１，４１  電源層
２２，３２，４２  グランド層
２３，３３，４３  誘電体層
２４  母材
２５  パッチ
２６，３４  接着用樹脂
３５，４４  貫通孔
【図１】
0004810925.tif 000002
【図２】
0004810925.tif 000003
【図３】
0004810925.tif 000004
【図４】
0004810925.tif 000005
【図５】
0004810925.tif 000006
【図６】
0004810925.tif 000007
【図７】
0004810925.tif 000008
【図８】
0004810925.tif 000009
【図９】
0004810925.tif 000010