(57)【特許請求の範囲】
【請求項１】
光を電気信号に変換する光電変換部と、光電変換された光信号を電圧信号に変換するための電荷電圧変換部と、前記電圧信号を読み出すためのソースフォロワＭＯＳトランジスタと、前記光電変換部から前記電荷電圧変換部への光信号の転送を制御するための制御手段と、前記電荷電圧変換部と前記ソースフォロワＭＯＳトランジスタのゲートとを接続する接続配線と、を有する複数の画素と、
第１の方向に隣接して配置された複数の画素の前記制御手段を制御するための制御線を複数有し、
第２の方向に隣接して配置された複数の画素からの信号が読み出される出力線を複数有する固体撮像装置であって、
所定の制御線において前記電荷電圧変換部への光信号の転送を行なっている時に、前記所定の制御線に隣接する制御線は前記電荷電圧変換部への光信号の転送を行なわない動作を有し、
第１の画素に含まれる前記制御手段を制御する制御線は、前記第１の画素に含まれるソースフォロワＭＯＳトランジスタに対し、前記第１の画素に含まれる光電変換部を挟んで反対側に配置され、
前記第１の画素に含まれる前記接続配線と、前記第１の画素と前記第１の方向に隣接する第２の画素からの信号が出力される前記出力線との距離は、前記第１の画素に含まれる前記接続配線と、前記第１の画素からの信号が出力される出力線との距離よりも長いことを特徴とする固体撮像装置。
【請求項２】
前記第１の画素に含まれる前記接続配線と、前記第２の画素からの信号が出力される出力線との間には、シールド配線が配置されていることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記シールド配線は、接地配線であることを特徴とする請求項２記載の固体撮像装置。
【請求項４】
前記制御手段は、転送ＭＯＳトランジスタを含んで構成され、
前記シールド配線は、前記転送ＭＯＳトランジスタのゲート配線であることを特徴とする請求項２記載の固体撮像装置。
【請求項５】
前記第１の画素に含まれる光電変換部と、前記第１の画素に対して前記第２の方向に隣接する第３の画素の光電変換部とにより、前記ソースフォロワＭＯＳトランジスタを共有していることを特徴とする請求項１に記載の固体撮像装置。
【請求項６】
光を電気信号に変換する光電変換部と、光電変換された光信号を電圧信号に変換するための電荷電圧変換部と、前記電圧信号を読み出すためのソースフォロワＭＯＳトランジスタと、前記光電変換部から前記電荷電圧変換部への光信号の転送を制御するための制御手段と、前記電荷電圧変換部と前記ソースフォロワＭＯＳトランジスタの入力部とを接続する接続配線と、を有する複数の画素と、
第１の方向に隣接して配置された複数の画素の前記制御手段を制御するための制御線を複数有し、
第２の方向に隣接して配置された複数の画素からの信号が読み出される出力線を複数有する固体撮像装置であって、
各制御線は、所定の制御線において前記電荷電圧変換部への光信号の転送を行なっている時に、前記所定の制御線に隣接する制御線は前記電荷電圧変換部への光信号の転送を行なわない動作を有し、
第１の画素に含まれる前記制御手段を制御する制御線は、前記第１の画素に含まれるソースフォロワＭＯＳトランジスタに対し、前記第１の画素に含まれる光電変換部を挟んで反対側に配置され、
前記第１の画素に含まれる前記接続配線と、前記第１の画素と前記第１の方向に隣接する第２の画素からの信号が出力される前記出力線との間には、シールド配線が配置されていることを特徴とする固体撮像装置。
【請求項７】
前記シールド配線は、接地配線であることを特徴とする請求項６記載の固体撮像装置。
【請求項８】
前記制御手段は、転送ＭＯＳトランジスタを含んで構成され、前記シールド配線は、前記転送ＭＯＳトランジスタのゲート配線であることを特徴とする請求項６記載の固体撮像装置。
【請求項９】
請求項１〜８の何れかに記載の固体撮像装置と、光学像を前記固体撮像装置に結像させるためのレンズと、前記レンズを通る光量を可変するための絞りとを有することを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は２次元状配列した画素で電荷を電圧変換し、電圧信号として読み出す固体撮像装置に関するものである。
【背景技術】
【０００２】
近年デジタル一眼レフカメラがその需要をのばしており、そこで用いられるセンサは、ＡＰＳ−Ｃサイズから３５ｍｍフィルムサイズと大きなサイズとなる傾向にある。また、用いられるセンサもＣＣＤやＡＰＳ（ＡｃｔｉｖｅＰｉｘｅｌＳｅｎｓｏｒ）など多岐にわたっている。本発明は、特にＡＰＳのように、画素毎で電荷を電圧変換し、電圧信号として読み出される固体撮像装置に関するものである。
【０００３】
図８は、本発明にも適用される、従来技術における画素の等価回路図の例である。このような画素が２次元的に配置される。
【０００４】
図中のＱ３のドレイン（Ｑ１のゲートに接続される端子）にあたるノードをＦＤ（フローティングディフュージョン）と称する。また、図示されていないが、垂直出力線に定電流源などの負荷が接続されており、ＦＤの電圧は、Ｑ１，Ｑ４を通して垂直出力線に出力される。
【０００５】
図９は、従来技術における画素の模式的なレイアウト図である。
【０００６】
図９において、フォトダイオード部は図８におけるＰＤを、ＴＸ部及びＦＤ部はＱ３を、増幅部はＱ１を示すＱ２，Ｑ４は配置されているものの、図９には特に示していない。
【０００７】
また、下記特許文献１の例えば図８にも、転送制御線４３が光電変換部であるフォトダイオード４４に対して、増幅部４９と同じ側に配されているアクティブ画素センサが開示されている。
【特許文献１】特開２０００−５８８０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１０は、本発明にも適用される、従来技術における画素から信号を読み出す際のタイミングの例である。
【０００９】
行単位で読み出しを行う方式であり、下記に詳述する。
（１）行選択をし、Ｑ２をＯＦＦしてＦＤをフローティング状態にする。ＦＤの電圧は、Ｑ１をソースフォロワ−のドライバーＭＯＳとして、垂直出力線に出力される。
（２）この時の電圧をサンプリングし、メモリー等に保持する。図１０の「Ｎ読み」にあたり、ノイズ信号を読み取る。
（３）フォトダイオードからの信号をＦＤに転送するため、Ｑ３をＯＮする。前述のノイズ信号に、フォトダイオードからの光信号が重畳された信号がＦＤの電圧として現れる。
（４）この時のＦＤの電圧をソーフォロワのドライバーＭＯＳであるＱ１を通して再び読み出す。図１０の「Ｓ読み」にあたる。
（４）の信号から（２）の信号を引き算することで、良好な信号を得ることができる。
【００１０】
しかしながら、図９に示す従来の画素部は、複数の配線が交錯しており、ＦＤの電位は配線の変動を受け変化してしまう。
【００１１】
本発明者らは検討の結果、ＴＸ線と隣接画素の出力線が特性を大きく劣化させることを発見した。
【００１２】
すなわち、従来技術による画素配置では、図９に示すＣｐ１（転送制御線とＦＤの間の容量）、Ｃｐ２（隣接画素出力線とＦＤの間の容量）が大きく、転送制御線や隣接画素の出力線の影響により、容量を介してＦＤの電圧を変動させてしまう。
【００１３】
転送制御線について具体的に説明する。
【００１４】
ＦＤの容量をＣＦＤとすれば、ＦＤの電位の変動量は、Ｃｐ１／（Ｃｐ１＋Ｃｐ２＋ＣＦＤ）×△Ｖｔｘであらわされる。△Ｖｔｘは転送制御線の電圧変動量である。選択線やリセット制御線に対し、転送制御線が重要な理由について以下に述べる。
１．図１０のタイミングにおいて、「Ｎ読み」と「Ｓ読み」の間に変化するパルスは転送制御線のみであること。
図１０に示すとおり、転送制御線のＯＮ、ＯＦＦに伴い垂直出力線が変動する。この変動は、容量Ｃｐ１を介しＦＤがフラレることが原因であり、Ｃｐ１が大きければ、フラレる量も大きくなる。当然のことながら、暗時出力においては、「Ｓ読み」時には、「Ｎ読み」時のレベルにまで戻る必要があるが、フラレることで変化する可能性がある。これらは、暗時のシェーディング特性を悪化させることとなる。加えて、垂直線の出力が安定するまでにある程度の時間が必要になり、読み出し時間の遅延になり、デジタルカメラなどでは、連写性能の劣化の原因になる。
２．画素部の暗出力を抑制するため、ＬＯＷレベルをＧＮＤより低くする場合がある。
このＬＯＷレベルを供給する電源が、システム上チャージポンプ方式による電源を使用し、電源の安定度（シンク能力、ソース能力）が劣る場合がある。すなわち、制御線の変動が、電源による変動により大きくなる場合が多い。
【００１５】
この結果、制御線の変動が画像に現れ、デジタルカメラでは横方向の帯状のムラなど不良画像が発生する。
【００１６】
隣接画素の出力線について具体的に説明する。
【００１７】
ＦＤの容量をＣＦＤとすれば、ＦＤの電位の変動量は、Ｃｐ２／（Ｃｐ１＋Ｃｐ２＋ＣＦＤ）×△Ｖｎ＋１であらわされる。△Ｖｎ＋１は隣接画素の出力値である。これら固体撮像装置を一般的なデジタルカメラ用のセンサーに用いた場合、隣接画素は異なる色の信号を出力する。
【００１８】
この結果、隣接画素の出力により画素出力が変動してしまい、すなわち混色という問題が発生する。
【課題を解決するための手段】
【００１９】
上記課題に鑑み本発明は、光を電気信号に変換する光電変換部と、光電変換された光信号を電圧信号に変換するための電荷電圧変換部と、前記電圧信号を読み出すためのソースフォロワＭＯＳトランジスタと、前記光電変換部から前記電荷電圧変換部への光信号の転送を制御するための制御手段と、前記電荷電圧変換部と前記ソースフォロワＭＯＳトランジスタのゲートとを接続する接続配線と、を有する複数の画素と、第１の方向に隣接して配置された複数の画素の前記制御手段を制御するための制御線を複数有し、第２の方向に隣接して配置された複数の画素からの信号が読み出される出力線を複数有する固体撮像装置であって、各制御線は、所定の制御線において前記電荷電圧変換部への光信号の転送を行なっている時に、前記所定の制御線に隣接する制御線は前記電荷電圧変換部への光信号の転送を行なわない動作を有し、第１の画素に含まれる前記制御手段を制御する制御線は、前記第１の画素に含まれるソースフォロワＭＯＳトランジスタに対し、前記第１の画素に含まれる光電変換部を挟んで反対側に配置され、前記第１の画素に含まれる前記接続配線と、前記第１の画素と前記第１の方向に隣接する第２の画素からの信号が出力される前記出力線との距離は、前記第１の画素に含まれる前記接続配線と、前記第１の画素からの信号が出力される出力線との距離よりも長いことを特徴とする。
【発明の効果】
【００２０】
特に、撮像領域の大きな（例えばフィルムサイズ）アクティブ型の固体撮像装置において、Ｓ／Ｎ特性が高い固体撮像装置を提供することができる。更に、シェーディングなどで高い性能の固体撮像装置を提供することができる。更に、読み出し時間が短く、連写性能の高い固体撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００２２】
図１に本発明の最も特徴的な画素の配置図を示す。
第１の特徴は、転送制御線の配置である。転送制御線は、図８のＱ３のゲート（ＴＸ）に接続されている配線である。図２に模式的なレイアウト図を示す。Ｑ１〜Ｑ４は図８のトランジスタのゲート電極にあたる。
【００２３】
図２に示すとおり、ＦＤからＱ１への配線に対し、自身の画素の垂直出力線が隣接している。特にこの場合、交差もしている。従来技術においては、たとえば隣接画素の垂直出力線が隣接配置されており、数％にもおよび隣接画素の信号が混入してしまう。本発明においては、ＦＤおよびそれに接続されている配線に、隣接画素の垂直出力線よりも自身の画素の垂直出力線を隣接させることで、自身の垂直出力線でＦＤをシールドすることができる。
【００２４】
また、隣接画素の垂直出力線と容量結合した場合、その容量はＦＤ部の浮遊容量となる。この結果、ＦＤ部での電荷変換効率が低下する。これは画素部のソースフォロワ部も含め、以降の読み出し回路で発生するノイズの影響を受けやすくなり、Ｓ／Ｎ特性の劣化を招く。これに対し、自身の画素の出力線と容量結合しても、その容量全てがＦＤ部の浮遊容量とはならない。具体的には、画素部ソースフォロワＭＯＳの基板バイアス効果による閾値電圧のシフト係数をβ（基板バイアス１ｖｏｌｔについての閾値電圧の変化量）とすれば、容量β倍のみ増加する。一般的にβは１以下であり、具体的には０．３程度である。従って、最大でもカップリングしている容量の１／３程度しか実質的に増えない。これは、ＦＤの浮遊容量を抑制することであり、Ｓ／Ｎ特性の改善効果がある。
【００２５】
図３は、図２に加え、ＧＮＤ配線を隣接させている例である。
このような配置をとることで、隣接画素の出力線との間にシールドになるＧＮＤ配線が配置されている。
この結果、隣接画素の垂直出力線からの信号混入をより大きく抑制することができる。
【００２６】
また、転送スイッチの制御線を画素部のソースフォロワＭＯＳとはフォトダイオードを挟んで反対側に配置することで、やはりＦＤからＱ１ゲートへの結線への容量結合を低減することができる。
【００２７】
従来技術によれば、この転送スイッチの制御線の振幅に対し、１０％程度ＦＤの電圧が振られていた。
【００２８】
すなわち、制御線が０ｖｏｌｔから５ｖｏｌｔまで変化したとき、これに伴い、ＦＤの電圧が高い側に約５００ｍＶも変化していたのである。この変動量が大きい場合、この変動がおさまるまで「Ｓ読み」をすることができない。この結果、読み出し時間が長くなり、デジタルカメラにおいては、連写性能が劣化する。
【００２９】
本発明のレイアウトによれば、自身の画素の転送スイッチの制御線と容量結合は軽減されるものの、隣接行の転送スイッチの制御線との容量結合が増加する。しかしながら、読み出し中の行においては、隣接行の転送スイッチの制御線は、期間中ＬＯＷレベルを維持しているため、ＦＤの電位が変動することはない。
【００３０】
加えて、本発明はＳ／Ｎ特性の改善効果がある。増幅部がＭＯＳトランジスタによるソースフォロワであることから、１／ｆノイズが大きな割合を持つが、「Ｓ読み」までの時間が長いとこの１／ｆノイズが増大し、Ｓ／Ｎ特性が劣化する。一方、変動がおさまる前に「Ｓ読み」をした場合は、シェーディングなどの特性が劣化する。本発明によれば、シェーディング特性などを悪化させることなく、読み出し時間を短縮することができた。結果、連写性能が高くＳ／Ｎ特性に優れたセンサーを提供することができる。
【００３１】
（第１の実施形態）
図２を用いて本実施形態について説明する。
【００３２】
図２は本実施形態の模式的なレイアウト図である。Ｑ１〜Ｑ４は図８のトランジスタのゲート電極にあたる。
【００３３】
図２に示すとおり、ＦＤからＱ１への配線に対し、同画素の垂直出力線が隣接している。特にこの場合、交差もしている。本実施形態の特徴は、ソースフォロワを含むＭＯＳトランジスタが横方向（制御線と同一方向）に配置されている。この場合、転送スイッチの制御線を、フォトダイオードを挟んでソースフォロワＭＯＳが配置されている側とは反対側に配置している。従来技術において、前述した通り、制御線とＦＤが容量結合した場合多くの特性劣化が生じる。このカップリング容量は、いくつかの成分からなる。（１）Ｑ３とＦＤの拡散領域との重なり容量、（２）ＦＤ部からＱ１は一般的に配線で接続されることから、その配線間の容量、（３）制御配線とＦＤ部の拡散領域との容量などである。本発明の特徴は、とくに（２）を軽減することである。また、傾向として（３）の成分も軽減される。本実施例によれば、ＦＤとＱ１のゲート等を結ぶ配線から離すことができた。
【００３４】
この結果、フラレ率＝ＦＤ電位の変化量／制御線の変化量が１０％から４％に大きく改善した。
【００３５】
図１０に示すＴＸパルスの変動にともなう、垂直出力線の変動量が０．４倍に小さくなり。この分「Ｓ読み」までの時間を短縮することができた。
【００３６】
同時に、垂直出力線をＦＤとＱ１を結ぶ配線に隣接、交差させることで、他線とのカップリング容量を低減できた。
【００３７】
この結果、従来に比べＦＤ容量を１０％程度小さくすることができ、Ｓ／Ｎ特性も約１０程度改善することができた。
また、混色も従来１０％近くあったものが、２％程度にまで改善することができた。
【００３８】
（第２の実施形態）
図３を用いて本実施例について説明する。図３は、本実施例の模式的なレイアウト図である。
【００３９】
実施例１に対し、縦方向でかつ、ＦＤ部およびＦＤとＱ１を結ぶ配線と隣接画素の垂直出力線との間にＧＮＤ線を配置した。
【００４０】
この結果、実施例に対し、ＦＤ容量が若干増加するもの、混色は１％以下にまで低減した。
【００４１】
その他、「Ｓ読み」までの時間短縮などの特性改善は、実施例１と同様な効果を得ることが出来た。
【００４２】
（第３の実施形態）
図４を用いて本実施形態の説明する。図４は、本実施形態の模式的なレイアウト図である。
【００４３】
本実施形態の特徴は、ソースフォロワを含むＭＯＳトランジスタが縦方向（制御線と同一方向）に配置されている。
【００４４】
またもうひとつの特徴は、ＦＤとＱ１とを結ぶ配線を短くなるように配置したことである。
【００４５】
このような配置においても、転送スイッチの制御線がＦＤ部のすぐ上でかつＱ３ゲートの直上をとおるに配置した場合、即ち、従来技術を用いた場合、フラレ率＝ＦＤ電位の変化量／制御線の変化量が６％程度ある。
【００４６】
この場合も、転送スイッチの制御線を、フォトダイオードを挟んで、ソースフォロワＭＯＳトランジスタが配置されているのとは、反対側に配置している。詳細に述べれば、フォトダイオードの中心に対し、転送スイッチの制御線は上部に、特にはＱ１／Ｇであるが、問題となるＦＤおよびその配線は下部に配置されている。このようにすることで、制御線とＦＤ部のカップリング容量を最小限に抑えることができた。
【００４７】
結果、フラレ率＝ＦＤ電位の変化量／制御線の変化量が２％に低減した。
【００４８】
ＦＤとＱ１とを結ぶ配線の近傍に自身の画素の垂直出力線を配置した。また、隣接画素の垂直出力線との間に転送スイッチの制御線を点線のように延長するとより良い。延長した場合、この制御線が垂直出力線に対しシールド効果を発揮するため、さらに混色は改善した。この結果、混色は１％以下に低減した。
【００４９】
（第４の実施形態）
本実施形態を、図５を用いて説明する。図５は、本実施形態の模式的なレイアウト図である。
【００５０】
ソースフォロワＭＯＳトランジスタとリセット部のＭＯＳトランジスタが分離されている場合であるが、そのような場合でも第３の実施形態と同様の効果を得ることができた。
【００５１】
（第５の実施形態）
図６を用いて本実施形態を説明する。図６は、本実施形態の模式的なレイアウト図である。
【００５２】
図７は本実施形態の等価回路図であり、２つのフォトダイオードに対しひとつの増幅部を有する例であり、この点が本実施形態の特徴である。本実施形態において、制御線１は、ソースフォロワ部に対し、フォトダイオード１、フォトダイオード２を挟んで最も離れた位置に配置した。制御線２も、ソースフォロワ−部に対し、フォトダイオード２を挟んで反対側に配置してある。また、ＦＤ１とＦＤ２とＳＦＭＯＳ（図７）のゲートへの結線に対し、制御線１とのカップリング容量と制御線２とのカップリング容量が概ね一致するような配置となっている。この結果、フォトダイオード１から信号を読み出す際のＦＤのフラレ量とフォトダイオード２から信号を読み出す際のＦＤのフラレ量は同等になる。
【００５３】
この結果、フォトダイオード１にあたる行とフォトダイオード２にあたる行のシェーディングなどの特性は一致した。
【００５４】
従来技術によれば、たとえば、制御線２をソースフォロワ−部とフォトダイオード２の間に配置した場合は、制御線２を読み出す際のＦＤのフラレ量が大きくなり、フォトダイオード２の行のみ特性劣化が生じる。
【００５５】
この結果横筋のような画像が得られていた。この問題を解決するために「Ｓ読み」時間を長く取ったが、改善するものの、弱いスジが残ってしまっていた。本実施例のような配置をとることにより、対象性が向上し、このような現象はなくなった。
【００５６】
また、垂直出力線をＦＤ側に引き出すことにより、混色を抑制した。
この結果、混色は１％以下の良好な特性が得られた。
【００５７】
本実施例においては、２つのフォトダイオードにつき１つのソースフォロワを有しているが、３つ以上のフォトダイオードでも同様な考え方で、本実施例のような効果を得ることができる。
【００５８】
次に、図１１に基づいて、本発明の第１〜第５実施形態の固体撮像装置をスチルビデオカメラに適用した場合の一例について詳述する。
【００５９】
図１１は、本発明の固体撮像装置をスチルビデオカメラに適用した場合を示すブロック図である。
【００６０】
図１１において、１０はレンズのプロテクトとメインスイッチを兼ねるバリア、２０は被写体の光学像を固体撮像装置４０に結像させるレンズ、３０はレンズ２０を通った光量を可変するための絞り、４０はレンズ２０で結像された被写体を画像信号として取り込むための固体撮像装置、６０は固体撮像装置４０より出力される画像信号のアナログーディジタル変換を行うＡ／Ｄ変換器、７０はＡ／Ｄ変換器６０より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、８０は固体撮像装置４０、撮像信号処理回路５０、Ａ／Ｄ変換器６０、信号処理部７０に、各種タイミング信号を出力するタイミング発生部、９０は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、１００は画像データを一時的に記憶する為のメモリ部、１１０は記録媒体に記録または読み出しを行うためのインターフェース部、１２０は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、１３０は外部コンピュータ等と通信する為のインターフェース部である。
【００６１】
次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。
【００６２】
バリア１０がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器６０などの撮像系回路の電源がオンされる。
【００６３】
それから、露光量を制御する為に、全体制御・演算部９０は絞り３０を開放にし、固体撮像装置４０から出力された信号はＡ／Ｄ変換器６０で変換された後、信号処理部７０に入力される。
【００６４】
そのデータを基に露出の演算を全体制御・演算部９０で行う。
【００６５】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部９０は絞りを制御する。
【００６６】
次に、固体撮像装置４０から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部９０で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。
【００６７】
そして、合焦が確認された後に本露光が始まる。
【００６８】
露光が終了すると、固体撮像装置４０から出力された画像信号はＡ／Ｄ変換器６０でＡ／Ｄ変換され、信号処理部７０を通り全体制御・演算部９０によりメモリ部に書き込まれる。
【００６９】
その後、メモリ部１００に蓄積されたデータは、全体制御・演算部９０の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１２０に記録される。
【００７０】
また、外部Ｉ／Ｆ部１３０を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【図面の簡単な説明】
【００７１】
【図１】本発明の特徴を最も良く表す、画素部の平面図である。
【図２】本発明の第１の実施形態の模式的なレイアウト図である。
【図３】本発明の第２の実施形態の模式的なレイアウト図である。
【図４】本発明の第３の実施形態の模式的なレイアウト図である。
【図５】本発明の第４の実施形態の模式的なレイアウト図である。
【図６】本発明の第５の実施形態の模式的なレイアウト図である。
【図７】本発明の第５の実施形態の画素の等価回路である。
【図８】本発明にも適用される、従来技術の画素の等価回路である。
【図９】従来技術の模式的なレイアウト図である。
【図１０】フォトダイオードからの信号を読み出すための駆動タイミング図である。
【図１１】スチルビデオカメラの構成例を示すブロック図である。
【符号の説明】
【００７２】
Ｃｐ１  転送（ＴＸ）制御線とＦＤの間の容量
Ｃｐ２  隣接画素の出力線とＦＤの間の容量
ＰＤ  ホトダイオード
ＦＤ  フローティングディフュージョン
ＳＦ  増幅用ソースフォロアトランジスタ
ＲＥＳ  リセット用トランジスタ
ＴＸ  転送用トランジスタ
ＳＥＬ  選択用トランジスタ
ＶＣＣ  リセット電源電圧
Ｑ１  増幅用トランジスタのゲート電極
Ｑ２  リセット用トランジスタのゲート電極
Ｑ３  転送用トランジスタのゲート電極
Ｑ４  選択用トランジスタのゲート電極
１０  レンズのプロテクトとメインスイッチを兼ねるバリア
２０  レンズ
３０  絞り
４０  固体撮像装置
５０  撮像信号処理回路
６０  Ａ／Ｄ変換器
７０  信号処理部
８０  タイミング発生部
９０  全体制御・演算部
１００  メモリ部
１１０  インターフェース部
１２０  記録媒体
１３０  外部Ｉ／Ｆ部
【図１】
0004669264.tif 000002
【図２】
0004669264.tif 000003
【図３】
0004669264.tif 000004
【図４】
0004669264.tif 000005
【図５】
0004669264.tif 000006
【図６】
0004669264.tif 000007
【図７】
0004669264.tif 000008
【図８】
0004669264.tif 000009
【図９】
0004669264.tif 000010
【図１０】
0004669264.tif 000011
【図１１】
0004669264.tif 000012