(57)【特許請求の範囲】
【請求項１】
チップ実装領域と、電極パッド形成領域と、前記チップ実装領域と前記電極パッド形成領域との間に設けられたアンダーフィル材の滴下領域とを有する、配線層を絶縁層で被覆してなる主面と、前記電極パッド形成領域に形成され前記配線層と接続される電極パッドと、前記チップ実装領域及び前記滴下領域と前記電極パッド形成領域との間に設けられたダムとを有する実装基板と、
前記チップ実装領域にフリップチップ実装された半導体チップと、
前記実装基板と前記半導体チップとの間に充填されたアンダーフィル材と、
前記チップ実装領域の外側から前記チップ実装領域の内側に亘って、前記チップ実装領域の内側に向かうにつれて幅広となるように前記滴下領域の前記絶縁層に形成され、前記滴下領域に滴下されたアンダーフィル材を前記実装基板と前記半導体チップとの間へ案内するガイド溝と
を備えた半導体装置。
【請求項２】
前記ガイド溝の最大形成幅は、前記半導体チップの一辺の長さに相当する大きさとされている請求項１に記載の半導体装置。
【請求項３】
前記滴下領域は、前記チップ実装領域の所定の辺と当該所定の辺に対向するダムとの間に設けられており、
前記チップ実装領域の所定の辺と当該所定の辺に対向する前記ダムとの間の距離は、前記チップ実装領域の他の辺と当該他の辺に対向する前記ダムとの間の距離よりも長く設定されている請求項１に記載の半導体装置。 
【請求項４】
前記実装基板は、半導体チップである請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装基板上のチップ実装領域に半導体チップがフリップチップ実装された半導体装置に関し、更に詳しくは、実装基板と半導体チップとの間に効率良くアンダーフィルを注入、充填することができる構成を備えた半導体装置に関する。
【背景技術】
【０００２】
近年、電子機器の高機能化や軽薄短小化の要求に伴って、電子部品の高密度集積化や高密度実装化が進み、フリップチップ実装を用いたＭＣＭ（マルチチップモジュール）又はＳＩＰ（システムインパッケージ）タイプの半導体装置が主流になりつつある。この種の半導体装置の中には、インターポーザと称される実装基板に半導体チップをフリップチップ実装した構成を採用したものがある（例えば下記特許文献１参照）。
【０００３】
図６はこの種の従来の半導体装置の概略構成を示しており、図中Ａは平面図、Ｂは断面図である。図示した半導体装置は、実装基板１と半導体チップ２とによって構成されている。実装基板１は、例えばシリコンインターポーザや半導体チップ２よりも大型の半導体チップによって構成されている。半導体チップ２は実装基板１の主面のほぼ中央部に複数のバンプ３を用いてフリップチップ実装されている。実装基板１の周縁部には、実際に半導体チップ２が実装される領域（以下「チップ実装領域」という。）を取り囲む状態で複数の電極パッド４が形成されている。
【０００４】
また、実装基板１の主面上であってチップ実装領域と電極パッド４の形成領域との間にはダム５が設けられている。ダム５は、電極パッド４の形成領域よりも内側でチップ実装領域を取り囲むように平面視矩形状の枠型に形成されている。ダム５は、実装基板１の主面から突出する状態で形成されている。さらに、実装基板１の主面上では、当該実装基板１と半導体チップ２との間にアンダーフィル材６が充填されている。
【０００５】
アンダーフィル材６は、実装基板１に半導体チップ２をフリップチップ実装した後に充填される。その際、アンダーフィル材６は、図７に示すように、半導体チップ２の周縁部とダム５との間に配置されたノズル７から実装基板１の主面上へ滴下される。滴下されたアンダーフィル材６は、ダム５により電極パッド４側への流出が堰き止められた状態でダム５と半導体チップ２の周縁部との間に一時的に溜められる。それから所定時間を費やしてアンダーフィル材６が実装基板１と半導体チップ２との間の微小な空間に毛細管現象によって引き込まれて充填される。このアンダーフィル材６の流出防止機能を確保するために、図７に示したようにダム５が二重に形成される場合もある。なお、アンダーフィル材６は、実装基板１と半導体チップ２との間に充填された後、加熱硬化される。
【０００６】
【特許文献１】特開２００５−２７６８７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年における半導体装置の小型化の要求を受けて、図６に示した構成の半導体装置において実装基板１の更なる小型化が検討されている。この場合、実装基板１の小型化によりアンダーフィル材６の滴下領域が狭くなるため、実装基板１上に供給したアンダーフィル材が半導体チップ２の上に這い上がったり、ダム５を乗り越えて電極パッド４へ流出するおそれが生じる。
【０００８】
この問題を解消するために、上記特許文献１には、アンダーフィル材が滴下されるチップ実装領域の所定の辺とこれに対向するダムとの間を、チップ実装領域の他の辺とこれに対向するダムとの間の距離よりも長く設定することで、実装基板１の外形サイズを大きくすることなくアンダーフィル材の滴下領域の拡大を図ることが開示されている。
【０００９】
しかしながら、上記特許文献１に開示された半導体装置の構成では、実装基板１の外形サイズが半導体チップ２の外形サイズに対して相対的に小さくなった場合、アンダーフィル材の滴下領域の確保が困難となる。このため、必要とされるアンダーフィル材の充填量を当該滴下領域内に溜めることが不可能となり、滴下されたアンダーフィル材が半導体チップ２の上に這い上がったり、ダム５を乗り越えて電極パッド４を汚染する可能性が高くなる。
【００１０】
本発明は上述の問題に鑑みてなされ、アンダーフィル材の滴下領域を大きな面積で確保する必要をなくしてアンダーフィル材を適正に注入することができる半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１１】
以上の課題を解決するに当たり、本発明の半導体装置においては、実装基板上のチップ実装領域とダムとの間の領域の一部にアンダーフィル材の滴下領域が設けられており、この滴下領域には、実装基板と半導体チップとの間へアンダーフィル材の注入を案内するガイド溝が形成されている。
【００１２】
この構成により、ガイド溝の形成深さ及び形成範囲に応じた容積分だけアンダーフィル材の受容量を高めることができるので、滴下されたアンダーフィル材を半導体チップ上に這い上がらせたり電極パッド側に流出させることなく、実装基板と半導体チップとの間に適正に注入することが可能となる。また、実装基板の外形サイズの更なる小型化にも対応することが可能となる。
【００１３】
上記ガイド溝は、チップ実装領域の外側からチップ実装領域の内側に亘って形成されることで、実装基板と半導体チップ間へのアンダーフィル材の注入効率を高めることができる。これにより、アンダーフィル材の充填作業性の向上を図ることができる。
【００１４】
この場合、上記ガイド溝を、チップ実装領域の内側に向かうにつれて深くなるように形成したり、チップ実装領域の内側に向かうにつれて幅広となるように形成されるのが好ましい。
【００１５】
本発明に係るガイド溝は、実装基板の表面を被覆する絶縁保護膜の一部を加工することで容易に形成することができる。形成方法は特に制限されないが、例えば、電極パッドやバンプの形成と同時にパターン加工によって形成することができる。
【発明の効果】
【００１６】
以上述べたように、本発明の半導体装置によれば、実装基板上のアンダーフィル材の滴下領域に、アンダーフィル材の注入を案内するガイド溝を形成したので、滴下されたアンダーフィル材の受容量を高めて実装基板の更なる小型化に対応可能となるとともに、アンダーフィル材の注入効率を高めて生産性の向上を図ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照して説明する。なお勿論、本発明は以下の実施の形態に限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００１８】
図１は、本発明の実施の形態による半導体装置２０の概略構成を示している。ここで、図１Ａは実装基板１に対する半導体チップ２の実装前の状態を示す側断面図、図１Ｂはその実装後の状態を示す側断面図である。
【００１９】
本実施の形態の半導体装置２０は、実装基板１と半導体チップ２とによって構成されている。実装基板１は、例えばシリコンインターポーザや半導体チップ２よりも大型の半導体チップによって構成されている。半導体チップ２は、実装基板１の主面のほぼ中央部に複数のバンプ３（３Ａ，３Ｂ）を用いてフリップチップ実装されている。実装基板１の周縁部には、実際に半導体チップ２が実装される領域（以下「チップ実装領域」という。）を取り囲む状態で複数の電極パッド４が形成されている。
【００２０】
実装基板１の主面上であって、チップ実装領域と電極パッド４の形成領域との間には、ダム５が設けられている。ダム５は、電極パッド４の形成領域よりも内側でチップ実装領域を取り囲むように平面視矩形状に枠型に形成されている。ダム５は、実装基板１の主面から突出する状態で形成されている。さらに、実装基板１の主面上では、当該実装基板１と半導体チップ２との間にアンダーフィル材６が充填されて硬化されている。
【００２１】
アンダーフィル材６は、半導体チップ２が実装基板１上に実装された後、半導体チップ２の周縁とダム５との間の実装基板１上に滴下される。アンダーフィル材６は、毛細管現象を利用して半導体チップ２と実装基板１との間の狭い隙間に引き込まれるとともに、ダム５によって電極パッド４側への流出が堰き止められる。所定量のアンダーフィル材６が半導体チップ２の下面に行き渡ると、図１Ｂに示したように半導体チップ２の側周部からアンダーフィル材６が裾野状に広がり、その後の加熱処理で硬化することで実装基板１と半導体チップ２との間を機械的に強固に保持する。
【００２２】
次に、実装基板１上のアンダーフィル滴下領域の構成について説明する。図２Ａは半導体装置２０の概略平面図、図２Ｂは図２Ａにおける［Ｂ］−［Ｂ］線方向の拡大断面図である。
【００２３】
半導体チップ２は、実装基板１上のダム５の内側に実装されている。本実施の形態において、半導体チップ２は、図２Ａに示すように、その４辺の周縁部とこれに対向するダム５との間の距離がそれぞれＬ１，Ｌ２，Ｌ３，Ｌ４となる位置に実装されている。Ｌ１〜Ｌ４は、実装基板１と半導体チップ２との間に必要量のアンダーフィル材６が充填された際に、半導体チップ２の各々の周縁部とダム５との間にアンダーフィル材６が適正な裾野形状をもって広がることができる程度に充分な大きさに設定されている。本例において、Ｌ１〜Ｌ４は、Ｌ１＞Ｌ２＞Ｌ４＞Ｌ３の関係となっている。
【００２４】
そして、最も長い距離Ｌ１で形成される領域は、半導体装置２０の製造時にアンダーフィル材６が滴下される滴下領域２１とされている。この滴下領域２１は、アンダーフィル充填工程において、アンダーフィル材６の供給ノズル（図示略）が配置される領域とされる。このように、滴下領域２１として規定される半導体チップ２（チップ実装領域）の所定の辺と当該所定の辺に対向するダム５との間の距離Ｌ１を、半導体チップ２の他の辺と当該他の辺に対向するダム５との間の距離Ｌ２〜Ｌ４よりも長く設定することで、滴下領域２１の面積を最大限に確保し、滴下されたアンダーフィル材６が半導体チップ２の上に這い上がったり、ダム５を乗り越えて電極パッド４側へ流出することを防止している。なお、Ｌ２〜Ｌ４はそれぞれ同等の大きさとしても構わない。
【００２５】
実装基板１上の滴下領域２１には、本発明に係るガイド溝２２が形成されている。このガイド溝２２は、実装基板１と半導体チップ２との間へアンダーフィル材６の注入を案内するためのもので、チップ実装領域の外側からチップ実装領域の内側に亘って形成されている。そして、チップ実装領域の内側に位置するガイド溝２２の終端部２２Ｅは、最外周のバンプ３よりも外方側であって半導体チップ２の周縁部の直下方位置に臨んでいる。
【００２６】
ガイド溝２２は、その終端部２２Ｅに向かうにつれて深くなるように形成されている。これにより、半導体チップ２の周縁下端にアンダーフィル材６を誘導し易くし、注入効率の向上が図ることができる。ガイド溝２２の深さは特に限定されず、実装基板１の表面構造や滴下領域の面積、使用されるアンダーフィル材の粘性などの仕様に応じて適宜設定することができる。本実施の形態では、実装基板１の表面を覆う絶縁保護膜（パッシベーション膜）を加工し下地の配線層に影響を与えない範囲でガイド溝２２の深さが設定されている。
【００２７】
図２Ｂの例では、ガイド溝２２の深さが終端部２２Ｅに向かって漸次深くなるテーパー状に形成されている。なお、これに限らず、図３Ａに示すようにガイド溝２２を階段状に形成することで終端部２２Ｅに向けて深く形成したり、図３Ｂに示すように傾斜部と平坦部とを組み合わせて形成してもよい。
【００２８】
また、本実施の形態のガイド溝２２は、その周端部２２Ｅに向かうにつれて幅広となるように形成されている。これにより、半導体チップ２の周縁部の辺方向にアンダーフィル材６を効率良く案内して注入時間の短縮を図ることができる。図２Ａの例では、ガイド溝の終端部２２Ｅにおける最大形成幅が、半導体チップ２の対応する辺の長さに相当する大きさの幅に形成されている。
【００２９】
実装基板１上のバンプ３Ａに対して半導体チップ２のバンプ３Ｂを接合した後、これら実装基板１と半導体チップ２との間にアンダーフィル材６を充填する工程において、実装基板１上の滴下領域２１にアンダーフィル供給ノズル（図示略）の先端が位置決め配置される。そして、充填に必要な量のアンダーフィル材６が供給されることで、滴下領域２１に臨む半導体チップ２の周縁部とダム５との間に、滴下されたアンダーフィル材６が一時的に溜められる。なお、アンダーフィル材６としては例えば酸無水物系の樹脂材料が用いられる。
【００３０】
本実施の形態によれば、滴下領域２１に上述した構成のガイド溝２２が形成されているので、ガイド溝２２の形成深さ及び形成範囲に応じた容積分だけ滴下領域２１の容積が大きくなり、アンダーフィル材の受容量を従来よりも高めることができる。したがって、滴下されたアンダーフィル材６が半導体チップ２の上に這い上がったり、ダム５を乗り越えて電極パッド４側へ流出することが回避される。
【００３１】
一方、滴下領域２１に滴下されたアンダーフィル材６は、毛細管現象を利用して実装基板１と半導体チップ２との間に引き込まれ、バンプ３の周囲を取り囲むようにして充填される。本実施の形態では、ガイド溝２２の終端がチップ実装領域の内側、即ち半導体チップ２の周縁部の直下方に臨むようにして形成されているので、実装基板１と半導体チップ２との間にアンダーフィル材６を効率よく導くことができ、注入効率の向上及び作業時間の短縮を図ることができる。
【００３２】
所定量のアンダーフィル材６が注入された後、当該アンダーフィル材６は加熱されて硬化する。これにより、実装基板１と半導体チップ２との間のバンプ接合部が機械的に強固に保持される。
【００３３】
続いて、ガイド溝２２の形成方法について説明する。上述したように本実施の形態においては、実装基板１上に形成された絶縁保護膜に所定の加工を施してガイド溝２２を形成するようにしている。
【００３４】
従来の実装基板は、図４Ａに示すように、配線層１０を被覆する層間絶縁膜１１の上に配線層１０と電気的に接続されたパッド部１２が形成されている。このパッド部１２はバンプ３Ａの下地層として機能する。そして、パッド部１２の上には例えばシリコン窒化膜等からなる絶縁保護膜（パッシベーション膜）１３が形成され（図４Ｂ）、その後、パッド部１２を一部露出させる開口１３ａをレジストパターン１４を介して形成するようにしている（図４Ｃ）。
【００３５】
これに対して、本実施の形態では、図５Ａに示すように、配線層１０を被覆する層間絶縁膜１１Ａの形成厚を例えば従来の層間絶縁膜１１の２倍以上の膜厚をもって形成することで、基板表面から配線層１０までの層厚を従来よりも厚くしている。具体的に層間絶縁膜１１Ａの膜厚は、従来の層間絶縁膜１１の膜厚が１．５μｍである場合、本実施の形態では３μｍ以上の厚さに形成する。そして、パッド部１２の上に絶縁保護膜１３を形成した後（図５Ｂ）、レジストパターン１４Ａを形成しパッド部１２を一部露出させる開口部１３ａを形成する（図５Ｃ）。
【００３６】
開口部１３ａの形成は、ドライエッチング法で行うことができる。このとき、ガイド溝２２の形成領域が開口するようなレジストマスク１４Ａを形成することで、開口部１３ａの形成と同時にガイド溝２２を所定位置に形成することが可能となる。
【００３７】
なお、ガイド溝２２の形成を複数回に分けマスク形成位置をずらすことで、図３Ａに示したように段階的に形成深さが大きくなるガイド溝２２を形成することができる。また、この深さ加工のピッチを狭めることで図２Ｂに示したような傾斜状に形成することができる。さらに、図３Ｂに示したような傾斜部と平坦部とを組み合わせたガイド溝２２は、湿式エッチングなどの異方性エッチングによって得ることができる。
【００３８】
以上のように、本実施の形態によれば、アンダーフィル材の滴下領域２１に上述した構成のガイド溝２２が設けられているので、滴下領域２１の面積を大きくすることなく必要量のアンダーフィル材６を適正かつ安定に注入することができる。これにより、実装基板１の外形サイズの更なる小型化にも十分に対応することが可能となる。
【００３９】
また、ガイド溝２２の形成により、実装基板１と半導体チップ２との間に効率良くアンダーフィル材６を注入することができるので、作業時間の短縮及び生産性の向上を図ることができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態による半導体装置２０の概略構成図であり、Ａは実装基板１に対して半導体チップ２を実装する前の状態を示しており、Ｂはその実装後の状態を示している。
【図２】半導体装置２０の構成を示す図であり、Ａは概略平面図及び要部の拡大断面図である。
【図３】ガイド溝２２の構成例を示す要部断面図である。
【図４】従来の実装基板の製造工程の一部を示す工程断面図である。
【図５】本発明の実施の形態の実装基板の製造工程の一部を示す工程断面図である。
【図６】従来の半導体装置の概略構成図であり、Ａは平面図、Ｂは側断面図である。
【図７】アンダーフィル充填工程を説明する要部拡大断面図である。
【符号の説明】
【００４１】
１…実装基板、２…半導体チップ、３…バンプ、４…電極パッド、５…ダム、６…アンダーフィル材、１０…配線層、１１Ａ…層間絶縁膜、１２…パッド部、１３…絶縁保護膜（パッシベーション膜）、１４Ａ…レジストパターン、２０…半導体装置、２１…アンダーフィル材の滴下領域、２２…ガイド溝、２２Ｅ…ガイド溝の終端部
【図１】
0004760361.tif 000002
【図２】
0004760361.tif 000003
【図３】
0004760361.tif 000004
【図４】
0004760361.tif 000005
【図５】
0004760361.tif 000006
【図６】
0004760361.tif 000007
【図７】
0004760361.tif 000008