(57)【特許請求の範囲】
【請求項１】
２個の入力端子それぞれから入力される第１の信号と第２の信号とを差動増幅した出力信号を出力端子から出力する入力回路において、
差動信号をシングルエンド信号にして出力する差動増幅回路と、
前記一方の入力端子に入力される第１の信号を減衰し、前記差動増幅回路の非反転入力側に出力する減衰回路と、
一端が前記一方の入力端子に接続され、他端が前記差動増幅回路の出力側に接続され、前記第１の信号のうち高周波信号を伝送させるコンデンサと、
前記差動増幅回路からのシングルエンド信号と前記コンデンサからの高周波信号とが入力され、前記出力信号を出力するバッファと、
このバッファからの出力信号をフィードバックして、前記他方の入力端子からの第２の信号と共に前記差動増幅回路の反転入力側に出力するフィードバック回路と
を設け、
前記差動増幅回路は、
第１〜第３の定電流源と、
一方のｐ型ＭＯＳ−ＦＥＴのソースに前記第１の定電流源が接続されゲートに前記減衰回路からの信号が加えられドレインに前記第２の定電流源が接続され、他方のｐ型ＭＯＳ−ＦＥＴのソースに前記第１の定電流源が接続されゲートに前記フィードバック回路からの信号が加えられドレインに前記第３の定電流源が接続され、前記増幅回路の初段に設けられる差動対のｐ型ＭＯＳ−ＦＥＴと、
一方のバイポーラトランジスタが前記第２の定電流源に接続され、他方のバイポーラトランジスタが前記第３の定電流源および前記コンデンサの他端に接続され、カレントミラー回路を構成する一対のバイポーラトランジスタと
を備え、
前記バッファは、ベースに前記差動増幅回路の他方のバイポーラトランジスタからのシングルエンド信号と前記コンデンサからの高周波信号とが入力され、エミッタに前記出力端子と第４の定電流源とが接続されるバイポーラトランジスタを有し、
前記減衰回路は、
一端が前記一方の入力端子に接続され、他端が前記差動増幅回路の一方のｐ型ＭＯＳ−ＦＥＴのゲートに接続される第１の抵抗と、
一端が共通電位点に接続され、他端が前記第１の抵抗の他端に接続される第２の抵抗と
を有し、
前記フィードバック回路は、
一端が前記他方の入力端子に接続され、他端が前記差動増幅回路の他方のｐ型ＭＯＳ−ＦＥＴのゲートに接続される第３の抵抗と、
一端が共通電位点に接続され、他端が前記第３の抵抗の他端に接続される第４の抵抗と、
一端がバッファの出力側となるエミッタに接続され、他端が前記第３の抵抗の他端に接続される第５の抵抗と
を有し、
前記コンデンサは、前記第１の信号のうち前記差動増幅回路の一方のｐ型ＭＯＳ−ＦＥＴが対応できない高周波信号を前記バッファのバイポーラトランジスタのベースに伝送することを特徴とする入力回路。
【請求項２】
差動増幅回路は、前記カレントミラー回路を構成する一対のバイポーラトランジスタと前記第２、第３の定電流源との間にカスケード接続された一対のバイポーラトランジスタを設けたことを特徴とする請求項１記載の入力回路。
【請求項３】
前記第１の信号をバイパスする前記コンデンサは、前記差動増幅回路では伝送しえない信号の高周波成分を伝送させることを特徴とする請求項１または２記載の入力回路。
【請求項４】
第２の信号は、前記第１の信号をオフセット調整するオフセット信号であることを特徴とする請求項１〜３のいずれかに記載の入力回路。
【請求項５】
電気信号を測定する電子測定器に用いられることを特徴とする請求項１〜４のいずれかに記載の入力回路。
【請求項６】
電気信号の信号処理を行う信号処理装置に用いられることを特徴とする請求項１〜５のいずれかに記載の入力回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２個の入力端子それぞれから入力される第１の信号と第２の信号とを差動増幅した出力信号を出力端子から出力する入力回路に関し、詳しくは、広帯域な周波数特性を有すると共に入力できる電圧範囲が大きく、高い入力インピーダンスをもつ入力回路に関するものである。
【背景技術】
【０００２】
オシロスコープを始めとする電子測定器の入力回路は、被測定系に影響を及ぼさないような緩衝のための入力回路（いわゆる、バッファアンプ）が必要とされる（例えば、特許文献１、２参照）。特に、オシロスコープに用いられる入力回路の場合、被測定系からの測定信号の電圧範囲が、入力回路以降の回路が扱える電圧範囲内に収まるように、測定信号のＤＣ（Direct Current）信号の電圧レベルを変更するためのオフセット調整を行うことが必要である。オフセット調整は、入力回路に差動増幅回路を設けることで実現できる。
【０００３】
また、入力回路は、被測定系に影響を与えないために、高入力インピーダンスであることが必要とされる。つまり、被測定系の電圧のみを検出し、被測定対象側から入力回路側へ電流が流れ込まないようにすることが必要とされる。これについては、差動増幅回路の初段に電界効果トランジスタ（以下、ＦＥＴ：Field Effect Transistorと略す）を用いることで実現できる。
【０００４】
図３は、従来の入力回路のブロック図であり、図４は、図３に示す入力回路の回路図である。図３、図４において、入力端子Ｔｉ１は、入力回路の一方の入力端子であり、被測定系からの測定信号（第１の信号）が加えられる。オフセット調整回路１０は、オフセット信号（第２の信号）を出力する。入力端子Ｔｉ２は、入力回路の他方の入力端子であり、オフセット信号が加えられる。差動増幅回路２０は、２入力１出力を有し、一方の入力側に入力端子Ｔｉ１からの測定信号が入力され、他方の入力側に入力端子Ｔｉ２からのオフセット信号（通常は、ＤＣ信号）が入力される。そして、測定信号とオフセット信号との電圧差に応じた信号を出力側から出力端子Ｔｏに出力する。出力端子Ｔｏは、入力回路の出力端子である。プリアンプ回路３０は、入力回路の後段に設けられる回路の一例であり、入力側が出力端子Ｔｏと接続される。
【０００５】
続いて、差動増幅回路２０を詳細に説明する。
ｐ型ＭＯＳ−ＦＥＴＱ１は、ソースが定電流源Ｉｓを介して所定の電圧レベルの電源線Ｖｃｃに接続され、ドレインが所定の電圧レベルの電源線Ｖｅｅに接続される。また、ＦＥＴＱ１のゲートは、一方の入力端であり、入力端子Ｔｉ１に接続される。
【０００６】
ｐ型ＭＯＳ−ＦＥＴＱ２は、ソースが定電流源Ｉｓ’を介して所定の電圧レベルの電源線Ｖｃｃに接続され、ドレインが所定の電圧レベルの電源線Ｖｅｅに接続される。また、ＦＥＴＱ２のゲートは、他方の入力端であり、入力端子Ｔｉ２に接続される。
【０００７】
差動信号・シングルエンド信号変換器２１は、ＦＥＴＱ１、Ｑ２のソースに接続され、差動信号をシングルエンド信号に変換して、出力端子Ｔｏを介してプリアンプ回路３０に出力する。
【０００８】
このような回路の動作を説明する。
入力端子Ｔｉ１を介して被測定系からの測定信号が、差動増幅回路２０のＦＥＴＱ１のゲートに入力される。一方、オフセット調整回路から、所望の電圧レベルのオフセット信号が入力端子Ｔｉ２を介して差動増幅回路２０のＦＥＴＱ２のゲートに入力される。
【０００９】
そして、ＦＥＴＱ１、Ｑ２のそれぞれのゲートに加えられた電圧に追随した電圧が、ＦＥＴＱ１、Ｑ２のソースに現れる。これにより、差動信号・シングルエンド信号変換器２１が、測定信号の電圧をオフセット信号の電圧で差し引いた（または、付け加えた）シングルエンド信号を、出力端子Ｔｏを介してプリアンプ回路３０に出力する。
【００１０】
【特許文献１】特公平７−６７０５３号公報（第１−３頁、第１−２図）。
【特許文献２】特許３１５４４５９号公報（第１−２頁、第３図）。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
このように、差動増幅回路２０は、初段にＦＥＴＱ１、Ｑ２を用いることにより、高入力インピーダンスとなる。また、差動増幅回路２０が後段のプリアンプ回路３０に伝送できる周波数（いわゆる、周波数特性）は、ＦＥＴＱ１、Ｑ２によって制限を受ける。この周波数特性は、一般的に数百［ＭＨｚ］程度である。
【００１２】
しかしながら、オシロスコープのように高周波信号（例えば、少なくとも１［ＧＨｚ］）を測定する場合、差動増幅回路２０がプリアンプ３０に高周波信号を正確に伝送することが難しいという問題があった。
【００１３】
もちろん、ＦＥＴＱ１、Ｑ２の半導体設計や半導体の製造方法を変更して、ＦＥＴＱ１、Ｑ２を特注品として製作すれば周波数特性を上げることはできるが、入力電圧の定格範囲（つまり、ＦＥＴＱ１，Ｑ２のゲートへの電圧範囲）が狭くなってしまう。そのため、大きなオフセット量の調整がきなくなり、測定信号の電圧範囲が狭くなってしまうという問題があった。
【００１４】
そこで本発明の目的は、広帯域な周波数特性を有すると共に入力できる電圧範囲が大きく、高い入力インピーダンスをもつ入力回路を実現することにある。
【課題を解決するための手段】
【００１５】
請求項１記載の発明は、
２個の入力端子それぞれから入力される第１の信号と第２の信号とを差動増幅した出力信号を出力端子から出力する入力回路において、
差動信号をシングルエンド信号にして出力する差動増幅回路と、
前記一方の入力端子に入力される第１の信号を減衰し、前記差動増幅回路の非反転入力側に出力する減衰回路と、
一端が前記一方の入力端子に接続され、他端が前記差動増幅回路の出力側に接続され、前記第１の信号のうち高周波信号を伝送させるコンデンサと、
前記差動増幅回路からのシングルエンド信号と前記コンデンサからの高周波信号とが入力され、前記出力信号を出力するバッファと、
このバッファからの出力信号をフィードバックして、前記他方の入力端子からの第２の信号と共に前記差動増幅回路の反転入力側に出力するフィードバック回路と
を設け、
前記差動増幅回路は、
第１〜第３の定電流源と、
一方のｐ型ＭＯＳ−ＦＥＴのソースに前記第１の定電流源が接続されゲートに前記減衰回路からの信号が加えられドレインに前記第２の定電流源が接続され、他方のｐ型ＭＯＳ−ＦＥＴのソースに前記第１の定電流源が接続されゲートに前記フィードバック回路からの信号が加えられドレインに前記第３の定電流源が接続され、前記増幅回路の初段に設けられる差動対のｐ型ＭＯＳ−ＦＥＴと、
一方のバイポーラトランジスタが前記第２の定電流源に接続され、他方のバイポーラトランジスタが前記第３の定電流源および前記コンデンサの他端に接続され、カレントミラー回路を構成する一対のバイポーラトランジスタと
を備え、
前記バッファは、ベースに前記差動増幅回路の他方のバイポーラトランジスタからのシングルエンド信号と前記コンデンサからの高周波信号とが入力され、エミッタに前記出力端子と第４の定電流源とが接続されるバイポーラトランジスタを有し、
前記減衰回路は、
一端が前記一方の入力端子に接続され、他端が前記差動増幅回路の一方のｐ型ＭＯＳ−ＦＥＴのゲートに接続される第１の抵抗と、
一端が共通電位点に接続され、他端が前記第１の抵抗の他端に接続される第２の抵抗と
を有し、
前記フィードバック回路は、
一端が前記他方の入力端子に接続され、他端が前記差動増幅回路の他方のｐ型ＭＯＳ−ＦＥＴのゲートに接続される第３の抵抗と、
一端が共通電位点に接続され、他端が前記第３の抵抗の他端に接続される第４の抵抗と、
一端がバッファの出力側となるエミッタに接続され、他端が前記第３の抵抗の他端に接続される第５の抵抗と
を有し、
前記コンデンサは、前記第１の信号のうち前記差動増幅回路の一方のｐ型ＭＯＳ−ＦＥＴが対応できない高周波信号を前記バッファのバイポーラトランジスタのベースに伝送することを特徴とするものである。
【００１８】
請求項２記載の発明は、請求項１記載の発明において、
差動増幅回路は、前記カレントミラー回路を構成する一対のバイポーラトランジスタと前記第２、第３の定電流源との間にカスケード接続された一対のバイポーラトランジスタを設けたことを特徴とするものである。
【００１９】
請求項３記載の発明は、請求項１または２記載の発明において、
前記第１の信号をバイパスする前記コンデンサは、前記差動増幅回路では伝送しえない信号の高周波成分を伝送させることを特徴とするものである。
【００２０】
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
第２の信号は、前記第１の信号をオフセット調整するオフセット信号であることを特徴とするものである。
【００２１】
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明において、
電気信号を測定する電子測定器に用いられることを特徴とするものである。
【００２２】
請求項６記載の発明は、請求項１〜５のいずれかに記載の発明において、
電気信号の信号処理を行う信号処理装置に用いられることを特徴とするものである。
【発明の効果】
【００２３】
本発明によれば、以下のような効果がある。
請求項１〜６によれば、差動増幅回路に対して、コンデンサを用いて複合アンプ化するので、差動増幅回路が伝送できない高周波信号も伝送することができる。また、減衰回路が、第１の信号を減衰して差動増幅回路に入れるので、差動増幅回路への入力電圧範囲を向上することができる。これらにより、直流信号を含む広帯域な周波数特性を有すると共に入力できる電圧範囲が大きく、高い入力インピーダンスをもつことができる。
また、差動増幅回路の初段に差動対のｐ型ＭＯＳ−ＦＥＴを用いるので、高入力インピーダンスにすることができる。
【００２４】
また、フィードバック回路が、出力信号をフィードバックするので、第２の信号を安定して差動増幅回路に出力することができる。これにより、第１、第２の信号の差動増幅を安定して行うことができる。
【００２５】
また、減衰回路は、高い抵抗で構成することが可能なので、高い入力インピーダンスを保つことができる。
【００２６】
また、フィードバック回路は、第４の抵抗の一端を共通電位点に接続し、第２の信号を減衰するので、第２の信号に含まれるノイズの影響が小さくなる。
【００２８】
請求項３によれば、コンデンサが高周波成分の信号を伝送するので、差動増幅回路では伝送しえない高周波成分が第１の信号に含まれていても、周波数に依存せず一定の特性で第１の信号をバッファに伝送することができる。
【００２９】
請求項４によれば、第２の信号が、第１の信号を所望の電圧レベルにオフセット調整するので、第１の信号を入力回路以降の回路が扱える電圧範囲内に収めることができる。
【００３０】
請求項５によれば、電子測定装置の入力回路として用いられる。これにより、高入力インピーダンスなので被測定系に影響を与えることなく、広帯域な周波数に渡って、大きな電圧範囲で測定を行うことができる。
【００３１】
請求項６によれば、信号処理装置の入力回路として用いられる。これにより、高入力インピーダンスなので信号を出力する系に影響を与えることなく、広帯域な周波数に渡って、大きな電圧範囲で信号処理を行うことができる。
【発明を実施するための最良の形態】
【００３２】
以下図面を用いて本発明の実施の形態を説明する。
図１は、本発明の一実施例を示すブロック構成図であり、図２は、図１に示す入力回路の回路図である。ここで、図３、図４と同一のものには同一符号を付し説明を省略する。差動増幅回路２０の代わりに差動増幅回路４０、バッファ５０、減衰回路Ａｔｔ、フィードバック回路ＦＢ、コンデンサＣ１が設けられる。差動増幅回路４０は、初段に差動対のｐ型ＭＯＳ−ＦＥＴを有し、２入力１出力であり、差動信号をシングルエンド信号にして電流出力する。バッファ５０は、入力側が差動増幅回路４０の出力側に接続され、出力側が出力端子Ｔｏに接続される。
【００３３】
減衰回路Ａｔｔは、第１の抵抗Ｒ１、第２の抵抗Ｒ２からなり、一方の入力端子Ｔｉ１からの測定信号（第１の信号）の電圧を減衰して、差動増幅回路４０に出力する。抵抗Ｒ１は、一端が入力端子Ｔｉ１に接続され、他端が差動増幅回路４０の一方の入力側（非反転入力側）に接続される。抵抗Ｒ２は、一端が共通電位点に接続され、他方が抵抗Ｒ１の他端に接続される。なお、抵抗Ｒ１、Ｒ２は、例えば、オシロスコープに適用される場合、抵抗値をほぼ同じ（つまり、減衰率を１／２にする）とし、ＤＣ信号での入力インピーダンスを１［ＭΩ］にするとよい。
【００３４】
フィードバック回路ＦＢは、第３の抵抗Ｒ３、第４の抵抗Ｒ４、第５の抵抗Ｒ５からなり、バッファ５０からの出力信号をフィードバックして、他方の入力端子Ｔｉ２からのオフセット信号（第２の信号）と共に、差動増幅回路４０に出力する。抵抗Ｒ３は、一端が入力端子Ｔｉ２に接続され、他端が差動増幅回路４０の他方の入力側（反転入力側）に接続される。抵抗Ｒ４は、一端が共通電位点に接続され、他端が抵抗Ｒ３の他端に接続される。抵抗Ｒ５は、一端がバッファ５０の出力側に接続され、他端が抵抗Ｒ３の他端に接続される。
【００３５】
コンデンサＣ１は、減衰回路Ａｔｔと差動増幅回路４０とに並行して設けられ、一端が入力端子Ｔｉに接続され、他端が差動増幅回路４０の出力側（言い換えると、バッファ５０の入力側）に接続される。このように、コンデンサＣ１を、減衰回路Ａｔｔと差動増幅回路４０と並行に設けることにより、複合アンプとしている。なお、合成点Ｐ１は、差動増幅回路４０から出力されるＤＣ信号および比較的低周波な低周波（数百［ＭＨｚ］程度）信号からなるシングルエンド信号と、コンデンサによってバイパスされた高周波信号が合成される点である。ここで、入力回路は、入力端子Ｔｉ１、Ｔｉ２、出力端子Ｔｏ、コンデンサＣ１、差動増幅回路４０、バッファ５０、減衰回路Ａｔｔ、フィードバック回路ＦＢからなる。
【００３６】
続いて、差動増幅回路４０、バッファ５０の詳細を説明する。
ｐ型ＭＯＳ−ＦＥＴＱ１、Ｑ２は、差動増幅回路４０の初段にペアで設けられ、ソースが定電流源Ｉｓ１を介して電源線Ｖｃｃと接続される。ＦＥＴＱ１は、ゲートが増幅回路４０の一方の入力側であり抵抗Ｒ１の他端と接続され、ドレインが定電流源Ｉｓ２を介して電源線Ｖｅｅと接続される。ＦＥＴＱ２は、ゲートが増幅回路４０の他方の入力側であり抵抗Ｒ３の他端と接続され、ドレインが定電流源Ｉｓ３を介して電源線Ｖｅｅと接続される。なお、ＦＥＴＱ１、Ｑ２の周波数特性は、図４に示す回路同様に高周波信号まで対応しなくともよい。また、コンデンサＣ１の容量は、コンデンサＣ１の周波数特性が適当となるものを選ぶとよい。
【００３７】
抵抗Ｒ６、Ｒ７は、一端が電源線Ｖｃｃと接続される。ｐｎｐ型トランジスタＱ３は、エミッタが抵抗Ｒ６の他端に接続され、ベースがコレクタに接続される。ｐｎｐ型トランジスタＱ４は、エミッタが抵抗Ｒ７の他端に接続され、ベースがトランジスタＱ３のベースに接続され、コレクタがコンデンサＣ１の他端（つまり、合成点Ｐ１）に接続される。このように、トランジスタＱ３、Ｑ４は、カレントミラー回路となっている。
【００３８】
ｎｐｎ型トランジスタＱ５、Ｑ６のそれぞれは、コレクタがトランジスタＱ３、Ｑ４のコレクタと接続され、ベースが共通電位点に接続され、エミッタが定電流源Ｉｓ２、Ｉｓ３を介して電源線Ｖｅｅに接続され、折り返しカスケード接続になっている。なお、ベースは、共通電位点でなく所望の電圧レベルの定電圧源に接続してもよい。
【００３９】
ｎｐｎ型トランジスタＱ７は、コレクタが電源線Ｖｃｃ２と接続され、ベースがコンデンサＣ１の他端（つまり、合成点Ｐ１）に接続され、エミッタが定電流源Ｉｓ４を介して電源線Ｖｅｅに接続されると共に、抵抗Ｒ５の一端（つまり、出力端子Ｔｏ）に接続される。なお、トランジスタＱ３〜Ｑ７は、バイポーラトランジスタである。また、電源線Ｖｃｃ，Ｖｃｃ２、Ｖｅｅの電圧レベルは、Ｖｃｃ≧Ｖｃｃ２＞Ｖｅｅである。
【００４０】
ここで、差動増幅回路４０は、ＦＥＴＱ１〜Ｑ２、トランジスタＱ３〜Ｑ６、定電流源Ｉｓ１〜ＩＳ３、抵抗Ｒ６〜Ｒ７からなる。バッファ５０は、トランジスＱ７、定電流源ＩＳ４からなり、エミッタフォロワ型である。
【００４１】
続いて、入力回路の入出力関係を、具体的な値を用いて説明する。
測定信号の電圧をＶｉｎ、オフセット信号の電圧をＶｏｓ、出力信号の電圧をＶｏ、差動増幅回路４０の反転入力側と非反転入力側とに入力されるバーチャルショート時の電圧をＶｂとし、、抵抗Ｒ３〜Ｒ５のそれぞれに流れる電流をｉ３〜ｉ５とすると、下記の式（１）〜式（４）となる。
【００４２】
ｉ５＝ｉ３＋ｉ４                                （１）
Ｖｏ−Ｖｂ＝ｉ５×Ｒ５                          （２）
Ｖｂ−０＝ｉ４×Ｒ４                            （３）
Ｖｂ−Ｖｏｓ＝ｉ３×Ｒ３                        （４）
【００４３】
従って、式（１）〜式（４）より下記の式（５）となる。
【００４４】
Ｖｏ=（（Ｒ３×Ｒ５＋Ｒ４×Ｒ５＋Ｒ４×Ｒ３）／（Ｒ３×Ｒ４））×Ｖｂ
−（Ｒ５／Ｒ３）×Ｖｏｓ                  （５）
【００４５】
ここで、抵抗Ｒ１＝５３０［ｋΩ］、Ｒ２＝４７０［ｋΩ］とすると、Ｖｂ＝０．４７×Ｖｉｎとなる。また、抵抗Ｒ３＝８．５１［ｋΩ］、Ｒ４＝１２．１２［ｋΩ］、Ｒ５＝５［ｋΩ］とすると、入力回路の入出力関係は、下記の式（６）となる。
【００４６】
Ｖｏ＝０．９４×（Ｖｉｎ−Ｖｏｓ／１．６）        （６）
【００４７】
このような回路の動作を説明する。
トランジスタＱ３、Ｑ４からなるカレントミラー回路は、定電流源Ｉｓ２、Ｉｓ３によって、電源線Ｖｃｃ、抵抗Ｒ６、トランジスタＱ３、Ｑ５に電流が流れる。同様に電源線Ｖｃｃ、抵抗Ｒ７，トランジスタＱ４，Ｑ６に電流が流れる。
【００４８】
まず、入力端子Ｔｉ１に入力される測定信号から説明する。
入力端子Ｔｉ１からの測定信号の電圧が、減衰回路Ａｔｔで減衰される。そして、減衰された測定信号が、差動増幅回路４０のＦＥＴＱ１のゲートに加えられる。このゲートに加えれられる電圧に応じて、ＦＥＴＱ１のソース、ドレイン間を流れる電流量が変化する。ただし、ＦＥＴＱ１は、測定信号のＤＣ信号および低周波信号にのみ対応してソース、ドレイン間の電流量を制御する。
【００４９】
そして、ＦＥＴＱ１のソース、ドレイン間の電流量によって、カレントミラーを構成するトランジスタＱ３，Ｑ４のエミッタ、コレクタ間を流れる電流量も変化し、合成点Ｐ１を流れる電流量も変化する。
【００５０】
一方、入力端子Ｔｉ１からの測定信号のうち、ＦＥＴＱ１が対応しない高周波信号は、高周波信号をバイパスするコンデンサＣ１を介して、合成点Ｐ１に伝送される。
【００５１】
このようにＤＣ信号と低周波信号は減衰回路Ａｔｔ、差動増幅回路４０を経て合成点Ｐ１に伝送され、差動増幅回路４０が伝送しない高周波信号はコンデンサＣ１を経て合成点Ｐ１に伝送される。すなわち、入力端子Ｔｉ１から合成点Ｐ１に伝送される信号の周波数特性は平坦となり、入力端子Ｔｉ１に入力されるＤＣ信号から高周波信号の全てが、合成点Ｐ１まで正確に伝送される。そして、合成点Ｐ１に伝送される信号によって、バッファ５０のトランジスタＱ７のエミッタの電圧が制御され、入力端子Ｔｉ１の測定信号に応じた電圧が、出力端子Ｔｏに出力信号として出力される。
【００５２】
続いて、入力端子Ｔｉ２に入力されるオフセット信号の説明をする。
入力端子Ｔｉ２からのオフセット信号（通常はＤＣ信号）の電圧レベルが、フィードバック回路ＦＢで減衰され差動増幅回路４０のＦＥＴＱ２のゲートに加えられ、このゲートに加えれられる電圧に応じて、ＦＥＴＱ２のソース、ドレイン間を流れる電流量が変化する。
【００５３】
そして、ＦＥＴＱ２のソース、ドレイン間の電流量によって、トランジスタＱ４のエミッタ、コレクタ間を流れる電流量も変化し、合成点Ｐ１を流れる電流量も変換する。さらに、合成点Ｐ１に伝送される信号によって、バッファ５０のトランジスタＱ７のエミッタの電圧が制御される。また、フィードバック回路ＦＢは、出力端子Ｔｏと接続されているので、入力端子Ｔｉ２のオフセット信号に応じた電圧が、出力端子Ｔｏに出力信号として出力される。
【００５４】
従って以上より、測定信号の電圧をオフセット信号の電圧で差し引いた（または、付け加えた）出力信号が、出力端子Ｔｏを介してプリアンプ回路３０に出力される。
【００５５】
このように、減衰回路Ａｔｔと差動増幅回路４０に並列して、コンデンサＣ１を設け、差動増幅回路４０とコンデンサＣ１とで複合アンプ化するので、差動増幅回路４０が伝送できない高周波信号も伝送することができる。また、減衰回路Ａｔｔが、測定信号を減衰して差動増幅回路４０に入れるので、差動増幅回路４０への入力電圧範囲を向上することができる。これらにより、直流信号を含む広帯域な周波数特性を有すると共に入力できる電圧範囲が大きく、高い入力インピーダンスをもつことができる。従って、差動増幅回路４０の初段のＦＥＴＱ１、Ｑ２を高価な特注品とする必要が無く、コストを抑えることができる。
【００５６】
また、フィードバック回路ＦＢが、出力信号をフィードバックするので、オフセット信号を安定して差動増幅回路４０に出力することができる。これにより、測定信号とオフセット信号の差動増幅を安定して行うことができる。
【００５７】
また、減衰回路Ａｔｔは、抵抗Ｒ１、Ｒ２のみで構成されるので、高入力インピーダンスを維持したまま、オフセット信号の電圧調整範囲および測定信号からの入力電圧範囲を倍にすることができる。
【００５８】
また、フィードバック回路ＦＢは、抵抗Ｒ４の一端を共通電位点に接続し、オフセット信号を減衰するので、オフセット信号に含まれるノイズの影響が小さくなる。
【００５９】
また、差動増幅回路４０の初段に差動対のｐ型ＭＯＳ−ＦＥＴＱ１、Ｑ２を用いるので、高入力インピーダンスにすることができる。
【００６０】
また、コンデンサＣ１が高周波成分の信号を伝送するので、差動増幅回路４０が伝送しえない高周波成分の信号が被測定系からの測定信号に含まれていても、周波数に依存せず一定の特性で測定信号をバッファ５０に伝送することができる。
【００６１】
さらに、オシロスコープを始めとする電子測定装置の入力回路として用いることにより、高入力インピーダンスとなり被測定系に影響を与えることなく、広帯域な周波数に渡って、大きな電圧範囲で測定を行うことができる。
【００６２】
なお、本発明はこれに限定されるものではなく、以下のようなものでもよい。
図１、図２に示す入力回路は、オシロスコープを始めとする電子測定装置に用いる例を示したが、電気信号を信号処理する信号処理装置の入力回路として用いてもよい。これにより、高入力インピーダンスなので信号を出力する系に影響を与えることなく、広帯域な周波数に渡って、大きな電圧範囲で信号処理を行うことができる。
【００６３】
また、抵抗Ｒ１〜Ｒ５の具体的な抵抗値を示したが、入力される信号や後段の回路によって最適な抵抗値に変えてもよい。
【００６４】
また、入力端子Ｔｉ２にオフセット信号を入力する構成を示したが、どのような信号でもよい。
【００６５】
さらに、バッファ５０の後段にプリアンプ回路３０を設ける構成を示したが、どのような回路を設けてもよい。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施例を示したブロック構成図である。
【図２】本発明の一実施例を示した回路図である。
【図３】従来の入力回路を用いた電子測定器のブロック構成図である。
【図４】従来の入力回路の回路図である。
【符号の説明】
【００６７】
４０  差動増幅回路
５０  バッファ
Ａｔｔ  減衰回路
ＦＢ  フィードバック回路
Ｃ  コンデンサ
Ｑ１、Ｑ２  ｐ型ＭＯＳ−ＦＥＴ
Ｒ１〜Ｒ５抵抗
Ｔｉ１  一方の入力端子
Ｔｉ２  他方の入力端子
Ｔｏ  出力端子
【図１】
0004839572.tif 000002
【図２】
0004839572.tif 000003
【図３】
0004839572.tif 000004
【図４】
0004839572.tif 000005