(57)【特許請求の範囲】
【請求項１】
基板上に、光導波体を配設するための搭載用溝と、前記光導波体に光接続させる光半導体素子を配設する、単層から成る絶縁膜の凹部内に導体層及びハンダ層が順次積層されて成る搭載用導体とを形成し、前記搭載用溝を形成するマスクと、前記凹部を形成するマスクとを同一として前記凹部を前記搭載溝に対し位置合わせして形成する光実装基板の製造方法であって、
前記基板上面に前記絶縁膜を形成し、前記絶縁膜上に第１搭載用溝パターンの開口部および実装用マーカー兼光半導体素子搭載用導体パターンの開口部をもつ感光膜を形成する工程と、
該感光膜をマスクとして用いて、前記第１搭載用溝パターンの開口部および前記実装用マーカー兼光半導体素子搭載用導体パターンの開口部により露出した領域の前記絶縁膜を前記基板表面が露出しないように除去する工程と、
前工程の前記感光膜を除去した後、前記実装用マーカー兼光半導体素子搭載用導体パターンの加工部に、前記搭載用導体を形成するための開口部をもつ感光膜を形成する工程と、前記実装用マーカー兼光半導体素子搭載用導体パターンの加工部の少なくとも１つの側面を斜面とするためのエッチング工程と、
前記実装用マーカー兼光半導体素子搭載用導体パターンの加工部に前記導体層を形成する工程と、
前工程の前記感光膜を除去した後、前記第１搭載用溝パターンの加工部に第２搭載用溝パターンの開口部をもつ感光膜を形成する工程と、
該感光膜をマスクとして用いて、前記第２搭載用溝パターンの開口部により露出した領域の前記絶縁膜を前記基板表面が露出するように除去する工程と、
前工程の前記感光膜を除去した後、前記基板表面が露出した領域に前記搭載用溝を形成する工程と、
前記導体層上に前記ハンダ層であるソルダバンプを形成するための開口部をもつ感光膜を形成する工程と、
該感光膜をマスクとして用いて、前記導体層上に前記ソルダバンプを形成する工程と、
前記基板表面の前記感光膜をすべて除去した後、光導波体ストッパー矩形溝を形成する工程と
を有することを特徴とする光実装基板の製造方法。
【請求項２】
請求項１に記載の光実装基板の製造方法によって得られた光実装基板の前記搭載用溝に前記光導波体を配設する工程と、
前記搭載用導体上に前記光導波体に光接続させる前記光半導体素子を配設する工程と
を有することを特徴とする光モジュールの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，基板上に光ファイバ、光導波路等の光導波体、及び発光素子や受光素子等の光半導体素子を配置して、これら光部品を精度よく光学的に結合させることが可能で通信及び計測等の分野で使用される、光デバイス用の光実装基板及びそれを用いた光モジュールに関する。
【０００２】
【従来の技術】
近年、ＣＡＴＶや公衆通信の分野において、光ファイバー通信の実用化がはじまっている。シリコン基板を用いた光実装基板（パッケージ内に載置されるサブマウント、Ｓｉプラットフォームともいう）上で、光半導体素子とファイバとを機械的精度のみで高精度に位置決め実装する技術を用いた光モジュールが盛んに開発されている。
【０００３】
レーザーダイオードまたはフォトダイオード等の光半導体素子を光ファイバと結合させたとき、光半導体素子と光ファイバの中心(コア)が、水平及び垂直方向に±１．０μｍの精度で一直線に整列させなければ、光半導体素子から発生した光を損失なく光ファイバに伝送させることができない。
【０００４】
光半導体素子と光ファイバを精密に整列させるために、光ファイバを実装させるためのＶ溝と、光半導体素子を搭載するためのソルダバンプ（ハンダバンプ）が形成された光実装基板が使用されている。
【０００５】
光実装基板を利用して光ファイバと光半導体素子を自己整列させる方法は、精密な寸法制御が可能なＶ溝をもつシリコン基板に、光ファイバを搭載して、光半導体素子の発光部をソルダバンプを利用して光ファイバの中心と一致するように実装する。この方法は光半導体素子と光ファイバが、垂直及び水平方向に各々±１μｍ程度の少ない誤差で整列されるので、良好な光結合効率を得ることができる。
【０００６】
図７及び図８に示すように、従来の光ファイバ３８と光半導体素子３７を自己整列させる光実装基板ＳＳは、表面に絶縁膜３２を形成したシリコン基板３１上の所定部分に、真空蒸着及びフォトエッチング方法により金属パッド３３が形成され、異方性エッチング方法により断面Ｖ字状のＶ溝３６が形成される。
【０００７】
この詳細な製造方法は、図８に示すように、シリコン基板３１の表面に第１絶縁膜３２を形成し、第１絶縁膜３２の上部に所定間隔だけ離して、１対の金属パッド３３を形成する工程と、第１の絶縁膜３２と１対の金属パッド３３の上部に、第２絶縁膜３４を形成する工程と、第２絶縁膜３４の上に、１対の金属パッド３３のそれぞれに対応する１対の第２開口部、及び１対の第２開口部の中間に、両第２開口部を結ぶ方向と直交し、かつ上記シリコン基板３１の表面と平行な方向に沿って、一方の端が両第２開口部と重畳されず、他端が上記シリコン基板３１の側端面まで延長される、第１開口部を持つ感光膜（不図示）を形成する工程と、感光膜（不図示）をマスクに使って、第１及び第２開口部により露出した第１絶縁膜３２及び第２絶縁膜３４を除去して、シリコン基板３１及び金属パッド３３の表面を露出させる工程と、感光膜（不図示）を除去して第１絶縁膜３２及び第２絶縁膜３４をエッチングマスクに利用してシリコン基板３１の露出された部分にＶ溝３６を形成する工程と、金属パッド３３の上部にソルダバンプ３５を形成する工程とを具備する。
【０００８】
このとき、第２開口部は対応する金属パッド３３の表面積よりも小さい開口面積を備え、その中心が対応する金属パット３３表面上の中心位置と一致する位置に形成されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、図７及び図８に示すように、従来の製造方法では上述の通り、基板上の絶縁膜構造は２層構造となり、加えてソルダバンプ３５のはみ出しを防止するために、導体である金属パッド３３上に第２絶縁膜３４を形成する必要があった。
【００１０】
そのため、金属パッド３３の上部に形成された第２絶縁膜３４は、金属パッド３３の表面もしくは第１絶縁膜３２との密着性に問題があり、膜界面より剥離を生じるという問題があった。絶縁膜の剥離が生じるとソルダバンプ３５が金属パッド３３よりはみ出してしまい、他の金属部分と接触してショートを生じさせたり、また光半導体素子３７の搭載位置がずれる等して、光半導体素子３７と光ファイバ３８の間の光結合効率が低下するという問題点があった。
【００１１】
そこで本発明の目的は、絶縁膜の剥離を発生させることがなく、ソルダバンプのはみ出しの発生を防止して、光半導体素子と光ファイバの光結合効率を向上し得る、自己整列型の光実装基板の製造方法および光モジュールの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
上記の問題を解決するために、本発明の光実装基板の製造方法は、基板上に、光導波体を配設するための搭載用溝と、前記光導波体に光接続させる光半導体素子を配設する、単層から成る絶縁膜の凹部内に導体層及びハンダ層が順次積層されて成る搭載用導体とを形成し、前記搭載用溝を形成するマスクと、前記凹部を形成するマスクとを同一として前記凹部を前記搭載溝に対し位置合わせして形成する光実装基板の製造方法であって、前記基板上面に前記絶縁膜を形成し、前記絶縁膜上に第１搭載用溝パターンの開口部および実装用マーカー兼光半導体素子搭載用導体パターンの開口部をもつ感光膜を形成する工程と、該感光膜をマスクとして用いて、前記第１搭載用溝パターンの開口部および前記実装用マーカー兼光半導体素子搭載用導体パターンの開口部により露出した領域の前記絶縁膜を前記基板表面が露出しないように除去する工程と、前工程の前記感光膜を除去した後、前記実装用マーカー兼光半導体素子搭載用導体パターンの加工部に、前記搭載用導体を形成するための開口部をもつ感光膜を形成する工程と、前記実装用マーカー兼光半導体素子搭載用導体パターンの加工部の少なくとも１つの側面を斜面とするためのエッチング工程と、前記実装用マーカー兼光半導体素子搭載用導体パターンの加工部に前記導体層を形成する工程と、前工程の前記感光膜を除去した後、前記第１搭載用溝パターンの加工部に第２搭載用溝パターンの開口部をもつ感光膜を形成する工程と、該感光膜をマスクとして用いて、前記第２搭載用溝パターンの開口部により露出した領域の前記絶縁膜を前記基板表面が露出するように除去する工程と、前工程の前記感光膜を除去した後、前記基板表面が露出した領域に前記搭載用溝を形成する工程と、前記導体層上に前記ハンダ層であるソルダバンプを形成するための開口部をもつ感光膜を形成する工程と、該感光膜をマスクとして用いて、前記導体層上に前記ソルダバンプを形成する工程と、前記基板表面の前記感光膜をすべて除去した後、光導波体ストッパー矩形溝を形成する工程とを有することを特徴とする。
【００１３】
また、本発明の光モジュールの製造方法は、上記光実装基板の製造方法によって得られた光実装基板の前記搭載用溝に前記光導波体を配設する工程と、前記搭載用導体上に前記光導波体に光接続させる前記光半導体素子を配設する工程とを有することを特徴とする。
【００１６】
【発明の実施の形態】
以下に、本発明の実施形態について模式的に図示した図面に基づき詳細に説明する。
【００１７】
図１及び図２に示すように、本発明による光実装基板Ｓは、基板１上に、光導波体を配設するための搭載用溝１１と、光導波体に光接続させる光半導体素子である半導体レーザー等の発光素子１６、及び発光素子１６の出射光をモニターするフォトダイオード等の受光素子１５を配設するための搭載用導体を形成したものであり、この搭載用導体は、搭載用溝１１に対し正確に位置合わせ形成された単層から成る絶縁膜２の凹部２ａ内に、導体層８及びハンダ層１２が順次積層されて成る。
【００１８】
ここで、図２に示すように、凹部２ａには傾斜面２ｂが形成されており、導体層８は凹部２ａの一方側に形成された傾斜面２ｂに形成された導体パターン２１を介して絶縁膜２の凹部２ａの底面より高い表面に形成された配線パターン１４ａに接続されている。なお、図１に示す配線パターン１４ｂについても同様である。また、導体層８の表面が配線パターンが形成される絶縁膜２の表面より低いので、ハンダを凹部２ａ内充填する際に、この導体層８上に配設するハンダ層１２を凹部２ａの外へはみ出させないようにしている。
【００１９】
また、本発明の光モジュールは、上記光実装基板Ｓの搭載用溝に光導波体である例えば光ファイバ１８を、搭載用導体上に光ファイバ１８に光接続させる発光素子１６、及び受光素子１７を配設して成る。
【００２０】
上記構成についてさらに詳細に説明する。光実装基板Ｓは、シリコン単結晶等の異方性エッチングが可能な、所定方位を主面とする基板１上に、化学気相蒸着法または熱酸化法にて成膜された酸化膜や窒化膜等から成る単層の絶縁膜２と、光導波体である光ファイバ１８を配設させるためにエッチング加工により形成された搭載用溝１１と、この搭載用溝１１に対し位置決めされた実装用マーカーとを兼ねた光半導体素子１６、１７を配設させるための下部導体層８、及び配線１４ａ、１４ｂ、１５ａ、１５ｂとその下部導体層８上の一部に配設された上部導体であるソルダバンプ（ハンダ層）１２とが形成されて搭載用導体を形成している。なお、図中１４は光半導体素子の裏面側電極にハンダ層１２を介して接続される配線を、１５は光半導体素子の表面側電極にボンディングワイヤ等を介して接続される配線をそれぞれ示す。
【００２１】
そして、搭載用溝１１に対し位置決めされた実装用マーカーとを兼ねた光半導体素子１６、１７を配設させるための下部導体層８は、基板面より上方に位置しかつ絶縁膜２の一主面より一定深さ深くなるように加工された領域７ａ、７ｂ上に形成されているとともに、下部導体層８上に光半導体素子１６、１７を搭載させるためのソルダバンプ１２が形成されている。
【００２２】
光半導体素子１６、１７を駆動させる配線１４ａ、１４ｂ、１５ａ、１５ｂが形成される単層の絶縁膜の一主面は、光半導体素子１６、１７を配設するための下部導体層８の形成される領域から少なくとも下部導体層８の厚みよりも高くなっている。
【００２３】
図２に示すように、基板面より上方に位置しかつこの光半導体素子１６、１７を配設するための下部導体層８が形成される領域７ａ、７ｂは、基板面より上方に位置し絶縁膜２の一主面から少なくとも下部導体層８の厚みよりも深くなるように加工されている。絶縁膜２の一主面から少なくとも下部導体層８の厚みよりも深くなるように加工された領域７ａ、７ｂは、０．８μｍ以上の深さに形成されている。この領域７ａ、７ｂが下部導体層８の厚みよりも深くなるように加工する理由は、加工領域７ａ、７ｂの深さが下部導体層８の厚みより浅い（深さが０．８μｍ以下の場合）と、ソルダバンプ１２を形成後、光半導体素子１６、１７を搭載する際に、ソルダバンプ１２が下部導体層８よりはみ出してしまい、ソルダバンプ１２が他の配線と接触してしまうためである。一般的に、下部導体層８の厚みは０．３〜０．８μｍで、ソルダバンプ１２の厚みは０．２〜５．０μｍであるため、加工領域７ａ、７ｂの深さは、好ましくは０．６〜６．０μｍとし、より好ましくは１．０〜３．０μｍとする。
【００２４】
次に上記光実装基板Ｓの製造方法について説明する。
【００２５】
図３（ａ）〜（ｉ）に示すように、最初に基板１の上面にプラズマＣＶＤ法、スパッタ法等を用いて単層の絶縁膜２を成膜する。次に単層の絶縁膜２上に第１の搭載用溝パターンの開口部４及び光半導体素子搭載用導体パターンの開口部５ａ、５ｂを形成するために、感光膜３を塗布しフォトリソ工程によりそれぞれの開口部４、５ａ、５ｂを形成する。
【００２６】
このとき、第１搭載用溝パターンの開口部４を形成するマスクと、光半導体素子の実装用マーカーを兼ねた、光半導体素子搭載用導体パターンの開口部５ａ、５ｂを形成するマスクは、同一のフォトマスクであり、このフォトマスクを用ることで、これらの領域の絶縁膜２を除去し、搭載用溝パターン加工部６と高精度に位置合わせされた実装用マーカー兼光半導体素子搭載用導体パターン加工部７ａ、７ｂを形成することができる。
【００２７】
次に、単層の絶縁膜２上の実装用マーカー兼光半導体素子搭載用導体パターン加工部７ａ、７ｂに、光半導体素子搭載用導体を形成するために感光膜３を塗布し、フォトリソ工程によりそれぞれの開口部９ａ、９ｂを形成する。このとき、実装用マーカー兼光半導体素子下部導体層８と接続した配線１４ａ、１４ｂを形成するために、光半導体素子搭載用導体パターン加工部７ａ、７ｂの少なくとも１つの側面部が斜面となるようにウエットエッチングを行う。
【００２８】
そして、光半導体素子搭載用導体パターン加工部６の単層の絶縁膜２の表面を露出させ、その絶縁膜表面に電子ビーム蒸着法やスパッタ法等を用いて、実装用マーカー兼光半導体素子下部導体層８及び配線１４ａ、１４ｂ、１５ａ、１５ｂを成膜する。さらに、搭載用溝パターン加工部６に第２の搭載用溝パターンの開口部１０を形成するために感光膜３を塗布し、フォトリソ工程により開口部１０を形成する。
【００２９】
そして、開口部１０を形成し基板表面を露出させて、水酸化カリウム（ＫＯＨ）、水酸化ナトリウム（ＮａＯＨ）、水酸化テトラメチルアンモニウム（ＴＭＡＨ）等のアルカリ溶液による異方性エッチングを行い、導波体搭載用溝１１を精度良く形成する。
【００３０】
さらに、光半導体素子搭載用導体パターン加工部６に形成された実装用マーカー兼光半導体素子下部導体層８、及び光導波体搭載用溝１１の形成された基板１上に感光膜３を塗布し、その後、フォトリソ工程により実装用マーカー兼光半導体素子下部導体層８上に、ソルダバンプ形成用開口部１２ａ、１２ｂを形成する。そして、電子ビーム蒸着法やスパッタ法等を用いてソルダバンプ１２を形成する。最後に、基板表面の感光膜３をすべて除去した後、光導波体ストッパー矩形溝１３を形成する。
【００３１】
次に、本発明の光モジュールについて説明する。光モジュールは、上記製造方法にて得られた光実装基板Ｓの搭載用溝１１に光導波体である光ファイバ１８を、単層の絶縁膜２上に形成された搭載用導体である実装用マーカー兼光半導体素子下部導体層８上のソルダバンプ１２を介して、発光素子１６、受光素子１７をそれぞれ配設し、さらに、これら光半導体素子１６、１７をボンディングワイヤにより基板表面に形成された絶縁膜２上の配線１５ａ、１５ｂに接続させ、光半導体素子１６と光ファイバ１８の端部との光結合を可能としている。
【００３２】
このようにして、光導波体と光半導体素子を光結合させるための光実装基板にて、単層の絶縁膜を基板表面に形成し、かつ光半導体素子搭載用導体とソルダバンプの形成領域を、基板面より高く、単層の絶縁膜に形成された搭載用導体の表面より低くすることにより、絶縁膜の剥離を生じさせず、かつ単層の絶縁膜で形成された段差により溶融したソルダバンプが他の領域へはみ出すことを防止できる。
【００３３】
また、光導波体搭載用の搭載用溝と実装用マーカー兼光半導体素子搭載用導体とについては、搭載用溝パターンの開口部を形成するマスクと、光半導体素子の実装用マーカーを兼ねた光半導体素子搭載用導体パターンを形成するマスクとは同一であり、つまりそれぞれのパターンは同一マスク上にあり、これを用いて形成された光導波体搭載用溝と実装用マーカー兼光半導体素子搭載用導体とは相対位置ずれがなく、光半導体素子と光導波体とを高精度に実装できる。これにより、光実装基板の搭載用溝に光導波体を、搭載用導体上に光導波体に光接続させる光半導体素子を配設して成る、光結合効率の優れた光モジュール及びそれを構成する光実装基板を提供することができる。
【００３４】
【実施例】
以下に、本発明による光実装基板をより具体化した実施例について説明する。
＜実施例１＞
まず、図３（ａ）に示すように、シリコン単結晶からなる基板上にスパッタ法で絶縁膜となるシリコン酸化膜２を３．５μｍの厚さで成膜し、次に、シリコン酸化膜２上に感光膜３を塗布し、第１搭載用溝パターンと光半導体素子の実装用マーカーを兼ねた光半導体素子搭載用導体パターンとが描画されたマスクを用いてフォトリソグラフィーにて行い、それぞれの開口部４、５ａ、５ｂを形成した。
【００３５】
そして、図３（ｂ）に示すように、バッファふっ酸を用いたウエットエッチングにより、開口部４、５ａ、５ｂにより露出したシリコン酸化膜２を除去し、それぞれ３．０μｍの深さを有する第１搭載用溝パターン加工部６と高精度に位置合わせされた実装用マーカー兼光半導体素子搭載用導体パターン加工部７ａ、７ｂを形成した。
【００３６】
次に、図３（ｃ）に示すように、複数の加工部を有するシリコン酸化膜２上に感光膜３を塗布し、光半導体素子の実装用マーカーを兼ねた光半導体素子搭載用導体パターン、及び駆動用導体パターンが描画されたマスクを用いてフォトリソグラフィーに行い、開口部９ａ、９ｂを形成して光半導体素子搭載用導体パターン加工部６の絶縁膜２の表面を露出させ、その絶縁膜表面に電子ビーム蒸着法を用いて、実装用マーカー兼光半導体素子下部導体層８及び配線１４ａ、１４ｂ、１５ａ、１５ｂを、下層／上層の順でＴｉ／Ｐｔ／Ａｕを０．１μｍ／０．２μｍ／０．５μｍにて成膜した。
【００３７】
さらに、図３（ｄ）、（ｅ）に示すように、複数の加工部と実装用マーカー兼光半導体素子下部導体層８、及び配線１４ａ、１４ｂ、１５ａ、１５ｂを有するシリコン酸化膜２上に感光膜３を塗布し、第２の搭載用溝パターンが描画されたマスクを用いてフォトリソグラフィーにて行い、開口部１０を形成しシリコン基板表面を露出させて、基板上の感光膜３をすべて除去した後、図３（ｆ）に示すように、シリコン基板上のパターンをＫＯＨ（濃度４３重量％、温度６３．５℃）を用いた異方性エッチングで行い、シリコン基板上に導波体搭載用溝１１を形成した。
【００３８】
次に、図３（ｇ）に示すように、実装用マーカー兼光半導体素子下部導体層８及び導波体搭載用溝１１の形成された基板１上に感光膜３を塗布し、光半導体素子搭載用導体上に形成されるソルダバンプパターンが描画されたマスクを用いてフォトリソグラフィーに行い、開口部１２ａ、１２ｂを形成して光半導体素子搭載用導体の表面を露出させ、その導体表面に電子ビーム蒸着法を用いてソルダバンプ１２（重量比Ａｕ：Ｓｎ＝７０：３０、厚み２μｍ）を形成する。
【００３９】
最後に、図３（ｈ）、（ｉ）に示すように、基板表面の感光膜３をすべて除去した後、光導波体ストッパー矩形溝１３をダイシング等により機械加工して形成し、切断を行なった。
【００４０】
これにより、光導波体と光半導体素子の実装部において、単層の絶縁膜を基板表面に形成し、かつ光半導体素子搭載用導体とソルダバンプの形成領域を、基板面より高く、単層の絶縁膜に形成された搭載用導体の表面より低くすることにより、絶縁膜の剥離を生じさせず、かつ単層の絶縁膜で形成された段差により溶融したソルダバンプが他の領域へはみ出すことを防止できた。
【００４１】
また、光導波体搭載用の搭載用溝と実装用マーカー兼光半導体素子搭載用導体については、それぞれのパターンが同一マスク上にあり、これを用いて形成された光導波体搭載用搭載用溝と実装用マーカー兼光半導体素子搭載用導体は相対位置ずれがなく、光半導体素子と光導波体を高精度に実装でき、これにより、光結合効率の優れた光モジュールを構成するための光実装基板ができた。
＜実施例２＞
以下に、本発明による光半導体実装用基板の他の実施例について説明する。
【００４２】
まず、図６（ａ）に示すように、シリコン単結晶からなる基板上にプラズマＣＶＤ法で絶縁膜となるシリコン窒化膜２を５μｍの厚さで成膜した。次に、シリコン窒化膜２上に感光膜３を塗布し、第１搭載用溝パターンと光半導体素子の実装用マーカーを兼ねた光半導体素子搭載用導体パターンとが描画されたマスクを用いてフォトリソグラフィーにて行いそれぞれの開口部４、５ａ、５ｂを形成した。
【００４３】
そして、図６（ｂ）に示すように、バッファふっ窒を用いたウエットエッチングにより開口部４、５ａ、５ｂにより露出したシリコン窒化膜２を除去し、それぞれ３．１μｍの深さを有する第１搭載用溝パターン加工部６と高精度に位置合わせされた実装用マーカー兼光半導体素子搭載用導体パターン加工部７ａ、７ｂを形成した。
【００４４】
次に、図６（ｃ）に示すように、複数の加工部を有するシリコン窒化膜２上に感光膜３を塗布し、光半導体素子の実装用マーカーを兼ねた光半導体素子搭載用導体パターン、及び駆動用導体パターンが描画されたマスクを用いてフォトリソグラフィーに行い、開口部９ａ、９ｂを形成して光半導体素子搭載用導体パターン加工部６の絶縁膜２の表面を露出させ、その絶縁膜表面に抵抗加熱蒸着法を用いて、実装用マーカー兼光半導体素子下部導体層８及び配線１４ａ、１４ｂ、１５ａ、１５ｂを下層／上層の順でＣｒ／Ａｕを０．１μｍ／０．５μｍにて成膜した。
【００４５】
さらに、図６（ｄ）、（ｅ）に示すように、複数の加工部と実装用マーカー兼光半導体素子下部導体層８、及び配線１４ａ、１４ｂ、１５ａ、１５ｂを有するシリコン窒化膜２上に感光膜３を塗布し、第２の搭載用溝パターンが描画されたマスクを用いてフォトリソグラフィーにて行い、開口部１０を形成しシリコン基板表面を露出させて、基板上の感光膜３をすべて除去した後、図５（ｆ）に示すように、シリコン基板上のパターンを水酸化テトラメチルアンモニウム（ＴＭＡＨ）を用いた異方性エッチングで行い、シリコン基板上に導波体搭載用溝１１を形成した。
【００４６】
次に、図６（ｇ）に示すように、実装用マーカー兼光半導体素子下部導体層８及び導波体搭載用溝１１の形成された基板１上に感光膜３を塗布し、光半導体素子搭載用導体上に形成されるソルダバンプパターンが描画されたマスクを用いてフォトリソグラフィーにて行い、開口部１２ａ、１２ｂを形成して光半導体素子搭載用導体の表面を露出させ、その導体表面に電子ビーム蒸着法を用いてソルダバンプ１２（重量比Ａｕ：Ｓｎ＝８０：２０、厚み２．５μｍ）を形成した。
【００４７】
最後に、図６（ｈ）、（ｉ）に示すように、基板表面の感光膜３をすべて除去した後、光導波体ストッパー矩形溝１３をダイシング等により機械加工して形成し、切断を行なった。これにより光結合効率の優れた光モジュールを構成するための光実装基板ができた。
＜実施例３＞
以下に、本発明による光実装基板を用いた光モジュールＭの実施例について説明する。図４及び図５に示すように、光実装基板Ｓに光ファイバ１８を配設させるためにエッチング加工により形成されたＶ溝１１に光ファイバ１８を搭載し、絶縁膜上に形成された搭載用導体上に形成されたソルダバンプ１２を介して光半導体素子である発光素子１６、及びモニター用受光素子１７を実装用マーカー兼光半導体搭載用導体（不図示）を用いてアライメントしてそれぞれ配設し、さらに、これらの光半導体素子１６、１７をボンディングワイヤ（不図示）により駆動用導体１５ａ、１５ｂに接続させ、発光素子１６と光ファイバ１８との光結合を可能としている。なお、図中２０はリードであり、外部電気回路に対し接続できるようにしている。
【００４８】
このように、基板１上の実装用マーカー兼光半導体搭載用導体上のソルダバンプ１２に、半導体レーザー素子等の光半導体素子１６、１７を搭載するだけで、精度良く光結合できる、いわゆるパッシブアライメントが実現された光モジュールＭが完成される。なお、光モジュールＭは蓋体（不図示）を被せて全体を樹脂モールドするか、もしくは蓋体を被せずに全体を樹脂モールドするような構成であっても良い。また、光半導体素子１６、１７は半導体レーザー素子の代わりに、ＬＥＤ素子やＰＤ素子等の発光素子及び／又は受光素子を設けても良い。
【００４９】
【発明の効果】
以上、詳述したように、本発明によれば、光導波体と光半導体素子を実装する光実装基板において、絶縁膜の剥離を生じさせず、かつ単層の絶縁膜で形成された凹部から溶融したハンダが他の領域へはみ出すことを防止できる。これにより、ハンダ層が他の金属部分と接触してショートするという不具合がなくなる。
【００５０】
また、光導波体搭載用の搭載用溝と実装用マーカー兼光半導体素子搭載用導体とについては、搭載用溝パターンの開口部を形成するマスクと、光半導体素子の実装用マーカーを兼ねた光半導体素子搭載用導体パターンを形成するマスクとは同一であり、つまりそれぞれのパターンは同一マスク上にあり、これを用いて形成された光導波体搭載用溝と実装用マーカー兼光半導体素子搭載用導体とは相対位置ずれがなく、光半導体素子と光導波体とを高精度に実装できる。これにより、光結合効率の優れた光モジュール、及びそれを構成するための光実装基板を提供できる。
【図面の簡単な説明】
【図１】本発明における光実装基板の一実施形態を模式的に示す上面図である。
【図２】図１におけるＢ−Ｂ線部分端面図である。
【図３】（ａ）〜（ｉ）はそれぞれ本発明に係る光実装基板の製造工程の一例を説明する図であり、図１におけるＡ−Ａ線部分端面図である。
【図４】本発明における光実装基板を用いた光モジュールの一実施形態を模式的に示す上面図である。
【図５】本発明における光実装基板を用いた光モジュールの一実施形態を模式的に示す側面図である。
【図６】（ａ）〜（ｉ）はそれぞれ本発明に係る光実装基板の製造工程の他の例を説明する図であり、図１におけるＡ−Ａ線部分端面図である。
【図７】従来の光実装基板の一実施形態を模式的に示す上面図である。
【図８】従来の光実装基板の一実施形態を模式的に示す断面図である。
【符号の説明】
１、３１：基板
２：絶縁膜
３：感光膜
４：第１搭載用溝パターンの開口部
５ａ、５ｂ：光半導体素子搭載用導体パターンの開口部
６：第１搭載用溝パターン加工部
７ａ、７ｂ：光半導体素子搭載用導体パターン加工部
８、３５：実装用マーカー兼光半導体素子搭載用下部導体層（導体層）
９ａ、９ｂ：光半導体素子搭載用導体パターンの開口部
１０：第２搭載用溝パターンの開口部
１１、３６：光導波体搭載用溝
１２、３５：光半導体素子搭載用ソルダバンプ（ハンダ層）
１２ａ、１２ｂ：光半導体素子搭載用ソルダバンプパターンの開口部
１３：光導波体ストッパー矩形溝
１４ａ、１４ｂ、１５ａ、１５ｂ：配線
１６、１７、３７：光半導体素子
１８、３８：光導波体（光ファイバ）
１９：光パッケージ
２０：リード
３２：第１絶縁膜
３３：金属パッド
３４：第２絶縁膜
Ｓ：光実装基板
ＳＳ：光実装基板
Ｍ：光モジュール
【図１】
0004671480.tif 000002
【図２】
0004671480.tif 000003
【図３】
0004671480.tif 000004
【図４】
0004671480.tif 000005
【図５】
0004671480.tif 000006
【図６】
0004671480.tif 000007
【図７】
0004671480.tif 000008
【図８】
0004671480.tif 000009