(57)【特許請求の範囲】
【請求項１】
自動試験装置における試験及び較正のためのスイッチング回路であって、
ａ）時変信号回路端と試験対象デバイス端とを有しており、直列接続されたソリッドステート・スイッチを備えた時変信号チャネルと、
ｂ）前記直列接続されたソリッドステート・スイッチと前記試験対象デバイス端との間で前記時変信号チャネルに接続された直流試験チャネルであって、この直流試験チャネル自体に沿って挿入された少なくとも１つのソリッドステート・スイッチを備えており、それにより、この直流試験チャネルの直流パラメータ回路側と前記時変信号チャネルとの間でスイッチング可能な結合を提供する直流試験チャネルと、
ｃ）前記直列接続されたソリッドステート・スイッチと前記時変信号回路端との間で前記時変信号チャネルに接続された信号レベル較正チャネルであって、この信号レベル較正チャネル自体に沿って挿入された少なくとも１つのソリッドステート・スイッチを備えており、それにより、この信号レベル較正チャネルの直流パラメータ回路側と前記時変信号チャネルとの間でスイッチング可能な結合を提供する信号レベル較正チャネルと、
を備えているスイッチング回路。
【請求項２】
前記直流試験チャネルと前記信号レベル較正チャネルとの少なくとも一方は強制分岐と感知分岐とを備えており、前記強制分岐と前記感知分岐とはそれぞれがソリッドステート・スイッチを備えている、請求項１記載の回路。
【請求項３】
前記直流試験チャネルはソリッドステート・スイッチをそれぞれが備えている強制分岐と感知分岐とを備えており、前記信号レベル較正チャネルはソリッドステート・スイッチをそれぞれが備えている強制分岐と感知分岐とを備えている、請求項２記載の回路。
【請求項４】
前記時変信号チャネルは低抵抗値型のソリッドステート・スイッチを備えており、前記直流試験チャネルと前記信号レベル較正チャネルとは低キャパシタンス型のソリッドステート・スイッチを備えている、請求項３記載の回路。
【請求項５】
前記時変信号チャネルにスイッチング可能に結合された信号タイミング較正チャネルを更に備えている、請求項４記載の回路。
【請求項６】
前記時変信号チャネルと前記直流試験チャネルと前記信号レベル較正チャネルとの少なくとも１つは光学的に結合された金属酸化物半導体電界効果トランジスタを備えている、請求項４記載の回路。
【請求項７】
前記ソリッドステート・スイッチは、すべて、光学的に結合された金属酸化物半導体電界効果トランジスタを備えている、請求項６記載の回路。
【請求項８】
前記時変信号チャネルは低抵抗値型のソリッドステート・スイッチを備えており、前記直流試験チャネルと前記信号レベル較正チャネルとの少なくとも一方は少なくとも１つの低キャパシタンス型のソリッドステート・スイッチを備えている、請求項１記載の回路。
【請求項９】
前記直流試験チャネルと前記信号レベル較正チャネルとは共に低キャパシタンス型のソリッドステート・スイッチを備えている、請求項８記載の回路。
【請求項１０】
前記時変信号チャネルと前記直流試験チャネルと前記信号レベル較正チャネルとのソリッドステート・スイッチは、すべて、光学的に結合された金属酸化物半導体電界効果トランジスタを備えている、請求項９記載の回路。
【請求項１１】
前記直流試験チャネルはソリッドステート・スイッチをそれぞれが備えている強制分岐と感知分岐とを備えており、前記信号レベル較正チャネルはソリッドステート・スイッチをそれぞれが備えている強制分岐と感知分岐とを備えている、請求項１０記載の回路。
【請求項１２】
前記直列接続されたソリッドステート・スイッチ、前記直流試験チャネルに沿って挿入された前記少なくとも１つのソリッドステート・スイッチ、及び前記信号レベル較正チャネルに沿って挿入された前記少なくとも１つのソリッドステート・スイッチは、光学的に結合された金属酸化物半導体電界効果トランジスタである、請求項１記載の回路。
【請求項１３】
前記直列接続されたソリッドステート・スイッチ、前記直流試験チャネルに沿って挿入された前記少なくとも１つのソリッドステート・スイッチ、及び前記信号レベル較正チャネルに沿って挿入された前記少なくとも１つのソリッドステート・スイッチは、ピン・ダイオードである、請求項１記載の回路。
【請求項１４】
前記直列接続されたソリッドステート・スイッチ、前記直流試験チャネルに沿って挿入された前記少なくとも１つのソリッドステート・スイッチ、及び前記信号レベル較正チャネルに沿って挿入された前記少なくとも１つのソリッドステート・スイッチは、光学的に結合された金属酸化物半導体電界効果トランジスタである、請求項１記載の回路。
【請求項１５】
前記時変信号チャネルのソリッドステート・スイッチは前記時変信号チャネルの前記時変信号回路端に配置される、請求項１記載の回路。
【請求項１６】
前記時変信号チャネルにスイッチング可能に結合された信号タイミング較正チャネルを更に備えている、請求項１記載の回路。
【請求項１７】
自動試験装置における試験及び較正のための回路であって、
ａ）時変信号を発生し評価するように構成された時変信号回路と、
ｂ）直流信号レベルを発生し評価し、時変信号レベルを評価するように構成された直流パラメータ回路と、
ｃ）時変信号回路に結合され試験対象デバイス端を有しており、直列接続されたソリッドステート・スイッチを備えた時変信号チャネルと、
ｄ）前記直列接続されたソリッドステート・スイッチと前記試験対象デバイス端との間で前記時変信号チャネルに結合された直流試験チャネルであって、少なくとも１つのソリッドステート・スイッチを備えており、それにより、前記直流パラメータ回路と前記時変信号チャネルとのスイッチング可能な結合を提供する直流試験チャネルと、
ｅ）前記直列接続されたソリッドステート・スイッチと前記時変信号回路との間で前記時変信号チャネルに結合された信号レベル較正チャネルであって、少なくとも１つのソリッドステート・スイッチを備えており、それにより、前記直流パラメータ回路と前記時変信号チャネルとのスイッチング可能な結合を提供する信号レベル較正チャネルと、
を備えている回路。
【請求項１８】
前記時変信号チャネルは低抵抗値型のソリッドステート・スイッチを備えており、前記直流信号チャネルと前記信号レベル較正チャネルとは低キャパシタンス型のソリッドステート・スイッチを備えている、請求項１７記載の回路。
【請求項１９】
前記直流試験チャネルはソリッドステート・スイッチをそれぞれが備えている強制分岐と感知分岐とを備えており、前記信号レベル較正チャネルはソリッドステート・スイッチをそれぞれが備えている強制分岐と感知分岐とを備えている、請求項１８記載の回路。
【請求項２０】
前記直列接続されたソリッドステート・スイッチ、前記直流試験チャネルに沿って挿入された前記少なくとも１つのソリッドステート・スイッチ、及び前記信号レベル較正チャネルに沿って挿入された前記少なくとも１つのソリッドステート・スイッチは、光学的に結合された金属酸化物半導体電界効果トランジスタである、請求項１９記載の回路。
【請求項２１】
前記時変信号チャネルにスイッチング可能に結合された信号タイミング較正回路を更に備えている、請求項１９記載の回路。
【請求項２２】
前記直列接続されたソリッドステート・スイッチ、前記直流試験チャネルに沿って挿入された前記少なくとも１つのソリッドステート・スイッチ、及び前記信号レベル較正チャネルに沿って挿入された前記少なくとも１つのソリッドステート・スイッチは、光学的に結合された金属酸化物半導体電界効果トランジスタである、請求項１７記載の回路。
【請求項２３】
前記直列接続されたソリッドステート・スイッチ、前記直流試験チャネルの前記少なくとも１つソリッドステート・スイッチ、及び前記信号較正チャネルの前記少なくとも１つのソリッドステート・スイッチはピン・ダイオードである、請求項１７記載の回路。
【請求項２４】
前記直流試験チャネルはソリッドステート・スイッチをそれぞれが備えている強制分岐と感知分岐とを備えており、前記信号レベル較正チャネルはソリッドステート・スイッチをそれぞれが備えている強制分岐と感知分岐とを備えている、請求項１７記載の回路。
【請求項２５】
前記時変信号チャネルのソリッドステート・スイッチは前記時変信号回路に配置される、請求項１７記載の回路。
【請求項２６】
自動試験装置における試験及び較正方法であって、
ａ）時変信号回路と試験対象デバイスとの間の結合を、直列接続されたソリッドステート・スイッチを用いて制御するステップと、
ｂ）直流パラメータ回路と前記試験対象デバイスとの間の結合を、前記直列接続されたソリッドステート・スイッチとは独立であって前記直流パラメータ回路を前記試験対象デバイスに結合する少なくとも１つのソリッドステート・スイッチを用いて制御するステップと、
ｃ）前記直流パラメータ回路と前記時変信号回路との間の結合を、前記直列接続されたソリッドステート・スイッチとは独立であって前記直流パラメータ回路を前記時変信号回路に結合する少なくとも１つのソリッドステート・スイッチを用いて制御するステップと、
を含む方法。
【請求項２７】
前記時変信号回路と前記試験対象デバイスとの間の結合を制御するステップは低抵抗値型のソリッドステート・スイッチを用いるステップを含み、前記直流パラメータ回路と前記試験対象デバイスとの間の結合を制御するステップは低キャパシタンス型のソリッドステート・スイッチを用いるステップを含み、前記直流パラメータ回路と前記時変信号回路との間の結合を制御するステップは低キャパシタンス型のソリッドステート・スイッチを用いるステップを含む、請求項２６記載の方法。
【請求項２８】
前記直流パラメータ回路と前記試験対象デバイスとの間の結合を制御するステップと前記直流パラメータ回路と前記時変信号回路との間の結合を制御するステップとは、強制及び感知信号の結合を制御するステップを含む、請求項２７記載の方法。
【請求項２９】
前記時変信号回路と前記試験対象デバイスとの間の結合を制御する前記低抵抗型のソリッドステート・スイッチと、前記直流パラメータ回路と前記試験対象デバイスとの間の結合を制御する前記低キャパシタンス型のソリッドステート・スイッチと、前記直流パラメータ回路と前記時変信号回路との間の結合を制御する前記低キャパシタンス型のソリッドステート・スイッチは、光学的に結合された金属酸化物半導体電界効果トランジスタである、請求項２８記載の方法。
【請求項３０】
前記時変信号回路と前記試験対象デバイスとの間の結合を制御する前記低抵抗型ソリッドステート・スイッチと、前記直流パラメータ回路と前記試験対象デバイスとの間の結合を制御する前記低キャパシタンス型ソリッドステート・スイッチと、前記直流パラメータ回路と前記時変信号回路との間の結合を制御する前記低キャパシタンス型ソリッドステート・スイッチは、ピン・ダイオードである、請求項２８記載の方法。
【請求項３１】
前記時変信号回路と前記試験対象デバイスとの間の結合を制御する前記直列接続されたソリッドステート・スイッチと、前記直流パラメータ回路と前記試験対象デバイスとの間の結合を制御するソリッドステート・スイッチと、前記直流パラメータ回路と前記時変信号回路との間の結合を制御するソリッドステート・スイッチは、光学的に結合された金属酸化物半導体電界効果トランジスタである、請求項２６記載の方法。
【請求項３２】
前記直列接続されたソリッドステート・スイッチ、前記直流パラメータ回路を前記試験対象デバイスに結合する前記少なくとも１つのソリッドステート・スイッチ、及び前記直流パラメータ回路を前記時変信号回路に結合する前記少なくとも１つのソリッドステート・スイッチはピン・ダイオードである、請求項２６記載の方法。
【請求項３３】
前記直流パラメータ回路と前記試験対象デバイスとの間の結合を制御するステップと前記直流パラメータ回路と前記時変信号回路との間の結合を制御するステップとは、強制及び感知信号の結合を制御するステップを含む、請求項２６記載の方法。
【請求項３４】
信号タイミング較正回路と前記時変信号回路との間の結合を、前記直列接続されたソリッドステート・スイッチとは独立であって前記信号タイミング較正回路を前記時変信号回路に結合するスイッチを用いて制御するステップを更に含む、請求項２６記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
自動試験装置すなわちＡＴＥ（automatic test equipment）は、様々な製造段階において半導体又はそれ以外のタイプのデバイスを試験するのに用いられる。ＡＴＥテスタは、信号を発生し、その信号を試験対象デバイスすなわちＤＵＴ（device under test）に与え、これらの信号に対する応答をモニタしてＤＵＴの適合性を調べる。これらの信号には、直流（ＤＣ）信号と、交流（ＡＣ）、パルス又はそれ以外の周期的な信号などの時変信号とが含まれる。
【０００２】
これらの信号を正確に提供するために、テスタは、直流回路や、ピン電子回路と称されることもある時変回路を用いる。別々の回路が用いられるが、その理由は、正確な直流信号を提供し測定することができる回路は、正確な高周波信号を提供し測定することができないからである。同様に、正確な時変信号回路は、正確な直流を提供し測定することができない。従って、テスタは、ＤＵＴを試験するときには、これら２つの回路の間でスイッチングできなければならない。
【０００３】
更に、正確な時変信号特性を維持するためには、テスタは、自己較正を行うことができなければならない。自己較正には、信号タイミングの較正だけでなく、信号レベルの較正も含まれる。従って、テスタは、較正のためにもこのスイッチングを提供しなければならない。
【０００４】
図１は、従来技術によるＡＴＥテスタにおいてそのようなスイッチングを実行するのに広く用いられている「Ｔ」スイッチング回路を示している。スイッチングを提供するのに、リレーが用いられるのが典型的である。リレー・スイッチは、閉じたときに低い抵抗値を与え開いたときに低いキャパシタンスを与えることによって、正確な試験を容易にしている。これによって、広い帯域幅と広範囲の信号レベルとにわたる信号タイミング及び信号レベルの正確な伝送及び測定が可能になる。従って、適切なリレー・スイッチングを用いると、この「Ｔ」スイッチング回路は、時変信号回路１０と直流試験／時変信号較正回路２０との間だけでなく、時変信号回路１０とＤＵＴ３０との間や、直流試験／時変信号較正回路２０とＤＵＴ３０との間にも低抵抗値と低キャパシタンスとを有する伝送経路を提供することが可能になる。
【０００５】
しかし、リレーには、深刻な短所がある。リレーは、それ以外のテスタの構成要素と比較して、比較的低い故障前平均時間（mean time before failure = MTBF）を有する。リレーのＭＴＢＦが低い原因の１つとして、リレー接点の表面上のポリマの堆積（build-up）がある。電流や電圧が与えられる状況ではなくドライなスイッチングがなされるときに、接点は、ポリマの堆積を生じる。そのようなポリマの堆積は接点の抵抗値を上昇させる。更に、ポリマの堆積によって生じる抵抗値は、接点が閉じられるたびに変動する。これは、広い帯域幅での応用を想定して設計されているリレーにおいて、特に顕著である。そのような応用例では、小さな接点を有し高周波伝送線に沿ってより低いキャパシタンスを提供するようなリレーもまた、より小さなバネの力を有しており、これによって、ポリマ化された接点における抵抗値の変動が助長される。１２５Ｍｈｚから５００Ｍｈｚ又はそれ以上のデバイスを試験するように設計されているテスタでは、僅かに数分の１オームの抵抗値を有するのが通常であるリレーは、数オームの抵抗値を生じることがあり得る。この結果として、リレーが閉じるたびに、異なる抵抗値が生じることになり、測定精度への影響が生じ、結果的には、テスタの信頼性に影響が生じる。従って、リレーは、テスタのダウン時間に寄与し、製造を遅くし、製品マージンを縮小させる。半導体及びそれ以外の電子デバイス市場で競争するには、製造業者は、より信頼性が高い試験装置を必要とする。
【０００６】
他方で、ソリッドステート・スイッチは、数オーダー高いＭＴＢＦを有しているのが一般的である。しかし、ソリッドステート・スイッチは、リレーと同じように低い抵抗値やキャパシタンスを提供することができない。図２には、ソリッドステート・スイッチとリレーとの間での、抵抗値及びキャパシタンス特性の比較が図解されている。高周波リレーの閉じたときの抵抗値と開いたときのキャパシタンスとの積は０．０７ｐＦ−オームのオーダーであるのに対して、市販されている最良のソリッドステート・デバイスは、僅かに、約１５〜４０ｐＦ−オームを提供できるだけである。
【０００７】
従って、図１のリレー１、リレー２及びリレー３をソリッドステート・スイッチと置き換えるとＭＴＢＦを改善することはできるが、テスタの性能を許容不可能な程度まで低下させてしまう。これは、時変信号の帯域幅が時変伝送チャネルのキャパシタンスによって制限される高周波の応用例において、特に著しい。更に、抵抗値が増加することによって、直流信号測定と時変信号較正との精度が制限されてしまう。
【０００８】
【発明の概要】
本発明の好適実施例は、自動試験装置における試験及び較正のためのスイッチング回路であって、時変信号チャネルと直流試験チャネルと時変信号レベル較正チャネルとを有するスイッチング回路を提供する。時変信号チャネルは、その時変信号回路端と試験対象デバイス端との間に、直列接続されたソリッドステート・スイッチが挿入されている。
【０００９】
直流試験チャネルは、直列接続されたソリッドステート・スイッチと試験対象デバイス端との間で、時変信号チャネルに接続されている。また、直流試験チャネルは、それ自体に沿って挿入された少なくとも１つのソリッドステート・スイッチを有しており、それによって、この直流試験チャネルの直流パラメータ回路側と時変信号チャネルとの間にスイッチング可能な結合が提供されている。
【００１０】
時変信号レベル較正チャネルは、直列接続されたソリッドステート・スイッチと時変信号回路端との間で、時変信号チャネルに接続されている。この信号レベル較正チャネルは、それ自体に沿って挿入された少なくとも１つのソリッドステート・スイッチを有しており、それによって、この信号レベル較正チャネルの直流パラメータ回路側と時変信号チャネルとの間にスイッチング可能な結合が提供される。
【００１１】
より好適な実施例では、直流試験チャネルと信号レベル較正チャネルとのどちらか一方又は両方が、ソリッドステート・スイッチをそれぞれが有する強制分岐（force branch）と感知分岐（sense branch）とを有しうる。ある実施例では、時変信号チャネルは低キャパシタンス型のソリッドステート・スイッチを有し、他方で、直流試験チャネルと信号レベル較正チャネルとのどちらか一方又は両方は低キャパシタンス型のソリッドステート・スイッチを有しうる。更に、ある実施例では、時変信号チャネルと直流試験チャネルと信号レベル較正チャネルとのいくつか又はすべての内部に、光学的に結合された金属酸化物半導体電界効果トランジスタのスイッチを有することが好ましい。
【００１２】
【発明の実施の形態】
図３は、ソリッドステート・スイッチングを改良する採用し得る実装例を示している。この実装例では、２つのタイプのソリッドステート・スイッチが用いられている。すなわち、閉じられると低い抵抗値を有し開かれると高いキャパシタンスを有するタイプＡのソリッドステート・スイッチと、開かれると低いキャパシタンスを有し閉じられると高い抵抗値を有するタイプＢのソリッドステート・スイッチとである。タイプＡのスイッチであるＳＳＳＷ１Ｔ及びＳＳＳＷ３Ｔは、時変信号回路１０とＤＵＴ３０とを結合して時変信号チャネルを形成する。タイプＢのスイッチであるＳＳＳＷ２Ｔは、直流試験及び時変信号較正回路を結合して時変信号チャネルを形成する。
【００１３】
この実装例では、低抵抗値を提供するように構成されたものと低キャパシタンスを提供するように構成されたものというソリッドステート・スイッチの異なるタイプを用いることによって、ソリッドステート・スイッチングの短所をいくつかを緩和している。時変信号による試験の間は、時変信号チャネルの伝送経路抵抗値は低抵抗値を与えるタイプＡのスイッチであるＳＳＳＷ１及びＳＳＳＷ３を通じて提供され、他方で、開いているタイプＢのスイッチであるＳＳＳＷ２Ｔが時変信号伝送経路に沿って低いキャパシタンスを提供する。
【００１４】
しかし、この実装例では、ＤＵＴ３０の直流信号試験は、高い抵抗値を与えるタイプＢのスイッチであるＳＳＳＷ２Ｔを介して行われる。これにより、ＤＵＴ３０の直流信号試験の精度が低下する。更に、時変信号回路１０が高抵抗値タイプのＳＳＳＷ２Ｔを介して較正回路２０に結合されているので、これは、時変信号回路１０の較正の間にも生じる。
【００１５】
図４は、本発明の好適実施例を示している。この実施例では、時変信号チャネル１０３０が、時変信号回路１０をＤＵＴ３０に接続している。時変信号チャネル１０３０は、時変信号試験回路１０をＤＵＴ３０にスイッチング可能に結合することができる直列接続されたソリッドステート・スイッチＳＳＳＷ１を有している。
【００１６】
直流試験チャネル２５３０は時変信号チャネル１０３０に接続され、それによって、直流パラメータ回路２５をＤＵＴ３０に結合している。直流試験チャネル２５３０は、ソリッドステート・スイッチＳＳＳＷ１と時変信号チャネル１０３０のＤＵＴ端との間で、時変信号チャネル１０３０に接続されている。ＳＳＳＷ３とＳＳＳＷ５との少なくとも一方のソリッドステート・スイッチが直流試験チャネル２５３０に沿って挿入されており、それによって、直流パラメータ回路２５のＤＵＴ３０へのスイッチング可能な結合が提供される。図４の実施例では、後で更に詳しく論じるように、２つのソリッドステート・スイッチＳＳＳＷ３及びＳＳＳＷ５を提供して、直流パラメータ回路２５とＤＵＴ３０との間にスイッチング可能な結合を提供することが好ましい。従って、ソリッドステート・スイッチＳＳＳＷ３及びＳＳＳＷ５は、直列接続されたスイッチＳＳＳＷ１とは独立であって直列ではないように、直流パラメータ回路２５をＤＵＴ３０に結合する。
【００１７】
信号レベル較正チャネル１０２５は、時変信号チャネル１０３０に接続され、それによって、直流パラメータ回路２５が時変信号回路１０に結合される。ＳＳＳＷ２及びＳＳＳＷ４の少なくとも一方のソリッドステート・スイッチが、信号レベル較正チャネル１０２５に沿って挿入され、それによって、時変信号回路１０への直流パラメータ回路２５のスイッチング可能な結合が提供される。図４の実施例では、後で更に詳しく論じるように、２つのソリッドステート・スイッチＳＳＳＷ２及びＳＳＳＷ４を提供して、直流パラメータ回路２５と時変信号回路１０との間にスイッチング可能な結合を提供することが好ましい。従って、ソリッドステート・スイッチＳＳＳＷ２及びＳＳＳＷ４は、直列接続されたスイッチＳＳＳＷ１とは独立であって直列ではないように、直流パラメータ回路２５を時変信号回路１０に結合する。
【００１８】
図４の構成によれば、故障診断のために時変回路１０を時変信号チャネル１０３０から分離することに加え、ＤＵＴ３０の時変及び直流信号試験と時変信号レベルの自己較正とが可能になる。時変信号を用いたＤＵＴ試験は、ＳＳＳＷ１を閉じＳＳＳＷ２〜ＳＳＳＷ５を開いた状態で、時変信号チャネル１０３０を介して実行される。ＤＵＴ３０の直流信号試験は、ＳＳＳＷ３及びＳＳＳＷ５を閉じＳＳＳＷ１、ＳＳＳＷ２及びＳＳＳＷ４を開いた状態で、直流試験チャネル２５３０を介して実行される。時変信号レベルの較正は、ＳＳＳＷ２及びＳＳＳＷ４を閉じＳＳＳＷ１、ＳＳＳＷ３及びＳＳＳＷ５を開いた状態で、信号レベル較正チャネル１０２５を介して実行される。
【００１９】
またこの構成を用いると、ＳＳＳＷ１を閉じることによって、ＳＳＳＷ１とＤＵＴとの間で、そのＤＵＴ側における時変信号チャネル１０３０の故障診断を実行することが可能である。例えば、この分離により、時変信号チャネル１０３０をＤＵＴ３０に接触させるのに用いられる端子の機能を確認することが可能になる。例えば、端子の短絡などの故障は、この実施例を用いて分離することができる。このような性能は、ピンの数が多い試験デバイスに用いられるＡＴＥにおいて特に望ましい。例えば、１２０００以上のピンを試験するように構成されているＡＴＥでは、時変信号チャネル１０３０のＤＵＴ側の分離は、必須である。
【００２０】
図４の実施例では、低抵抗値を有するタイプＡと低キャパシタンスを有するタイプＢのソリッドステート・スイッチを用いてソリッドステート・スイッチを用いる際のチャネル特性を改善することが好ましい。低抵抗値であるタイプＡの閉じたソリッドステート・スイッチが、時変信号チャネル１０３０において直列に接続される。低キャパシタンスであるタイプＢの開いたソリッドステート・スイッチが、直流試験チャネル２５３０と信号レベル較正チャネル１０２５とに沿って挿入され、それによって、直流パラメータ回路２５と時変信号チャネル１０３０との間にスイッチング可能な結合が提供される。
【００２１】
このようにして、時変信号試験の間、時変信号は、低抵抗値のスイッチＳＳＳＷ１を通過する。更に、スイッチＳＳＳＷ２〜ＳＳＳＷ５は、時変信号試験の間に開いているときには、低いキャパシタンスを提供する。その結果、図４の実施例は帯域幅の広い時変信号チャネル１０３０を提供し、従って、時変信号チャネル１０３０を通じた高周波信号の伝送が可能になる。
【００２２】
いくつかの実施例では、ソリッドステート・スイッチＳＳＳＷ１を時変信号回路１０の近傍に配置し、時変信号チャネル１０３０に沿った信号伝送を容易にすることが好ましい。そうすることによって、時変信号回路１０と閉じたＳＳＳＷ１との出力インピーダンスの和は、時変信号チャネル１０３０のＤＵＴ側の特性インピーダンスと整合のとれた出力インピーダンスとして現れる。例えば、ある実施例では、約２ないし３オームの閉じた抵抗値を有する光結合ＭＯＳＦＥＴすなわち、光学的に結合された金属酸化物半導体電界効果トランジスタであるスイッチが用いられる。そのような実施例では、ＳＳＳＷ１は、時変信号試験回路１０から約１〜２ｃｍの位置に配置される。
【００２３】
この実装例を用いると、ＤＵＴ３０の直流信号試験と時変信号の信号レベル較正とは、高抵抗値であるタイプＢのスイッチを用いて行われる。ハイエンドのＡＴＥテスタでは、高抵抗値型のスイッチによる直流試験及び信号レベル較正は、測定精度を受け入れられない程に低下させる。これを克服するには、図４の実施例では、これらのチャネル２５３０及び１０２５の一方又は両方が強制信号経路又は分岐と感知信号経路又は分岐と有することが好ましい。図４の実施例では、ＳＳＳＷ３が直流試験チャネル２５３０の強制分岐に提供され、他方で、ＳＳＳＷ５が直流試験チャネル２５３０の感知分岐に提供される。直流試験チャネル２５３０の感知分岐は、時変信号チャネル１０３０への感知分岐接続部における直流電流又は電圧を制御するフィードバックを提供する。更に、図４の実施例では、ＳＳＳＷ２が信号レベル較正チャネル１０２５の強制分岐に提供され、他方で、ＳＳＳＷ４が信号レベル較正チャネル１０２５の感知分岐に提供される。従って、信号レベル較正チャネル１０２５の感知分岐は、時変信号チャネル１０３０への感知分岐接続部における直流電流又は電圧を制御するフィードバックを提供する。
【００２４】
次に図５を参照すると、この実施例では、直流パラメータ回路２５は、演算増幅器２２及び２６を用いて、信号レベルを発生し評価することができる。この実施例では、強制電圧が演算増幅器２２の非反転入力に与えられる。１０ｋオームなどの高い抵抗値が、フィードバック経路に提供されている。従って、演算増幅器２２は、ＤＵＴを試験する際に地点Ａ’における電圧を地点Ａにおける電圧と強制的に整合させるか、又は、時変信号回路１０の信号レベル較正を実行する際に地点Ａ”における電圧を地点Ａにおける電圧と強制的に整合させる。別の演算増幅器２４が抵抗２７を流れる電流を検出し、デジタル回路又はコンピュータ（図示せず）による評価のために出力をＡ／Ｄコンバータに提供する。
【００２５】
抵抗値は演算増幅器２２へのフィードバック経路の任意の場所に提供することができるのであるが、この実施例では、抵抗２３’及び２３”が、直流試験及び信号レベル較正チャネル２５３０及び１０２５それぞれの感知分岐において提供されている。このように、この実施例では、感知分岐のそれぞれがフィードバック抵抗値を含んでいる。更に、いくつかの実施例では、感知分岐における抵抗を時変信号チャネル１０３０の近傍に配置し、時変信号チャネル１０３０に沿ったキャパシタンスを低下させてその高周波でのパフォーマンスを向上させることが好ましい。
【００２６】
このようにして、正確な直流電圧を、ＤＵＴ３０の直流パフォーマンスを評価するために地点Ａ’で発生させ、時変信号の電圧レベルを較正するために地点Ａ”で発生させることができる。ＳＳＳＷ３及びＳＳＳＷ５が直流試験チャネル２５３０の強制及び感知分岐に配置されているため、これらのスイッチの高い抵抗値は、Ａ’における直流信号レベルに影響しない。同様にして、時変信号のレベル較正チャネル１０２５の強制及び感知分岐に配置されている高抵抗値のＳＳＳＷ２及びＳＳＳＷ４も、Ａ”における信号レベルに影響しない。従って、Ａ’及びＡ”における電圧は、直流試験及び時変信号レベル較正チャネル１０３０及び１０２５におけるスイッチの抵抗値とは関係なく生じる。上述の実施例は強制電圧及び測定電流との関係で説明されているが、この技術分野の当業者であれば、これとは異なり、電流を強制し電圧を測定することも可能であることを理解するはずである。
【００２７】
図５の実施例では、直流パラメータ回路２５を用いて時変信号のレベルを較正している。この実施例では、時変信号回路１０のタイミング特性を較正するのに、別個のタイミング較正回路４０を提供することが好ましい。この時間較正回路は、リレー又はソリッドステート・スイッチなどのスイッチＳＷ６を介して時変信号チャネル１０３０に結合することができる。タイミング較正回路４０における信号レベルの変動は、信号レベル較正の場合のように、タイミング較正にとって重要でない。従って、時変信号レベルは信号レベル較正チャネル１０２５を介して直流パラメータ回路２５によって別個に較正されるため、リレー接点上の堆積（build-up）は重要でない。いくつかの実施例では、タイミング較正回路４０は、タイミング較正において用いる時変信号チャネル１０３０の経路長を決定する時間領域反射計（ＴＤＲ）を含むことがある。
【００２８】
図５に示されているように、ある実施例では、時変信号が、パターン及びタイミング回路１８及び１６によって出力バッファ１２に供給され時変信号チャネル１０３０に沿って伝送される。時変信号は、交流やパルス信号などである。入力バッファ１４は時変信号チャネル１０３０から信号を受け取り、受け取った信号を評価のためにタイミング及びパターン回路１６及び１８に提供する。
【００２９】
本発明を用いると、ＳＳＳＷ１〜ＳＳＳＷ５として、試験信号の所望の周波数及びレベルに適した任意の種類のソリッドステート・スイッチを用いることができる。更に、ソリッドステート・スイッチの全体が単一の種類のスイッチでもよいし、複数の異なる種類を異なる位置に用いることもできる。例えば、光学的に結合された金属酸化物半導体電界効果トランジスタやピン・ダイオードなどをどれでも用いることができる。更なる非排他的な例であるが、低キャパシタンス型のスイッチとして製造されたある種類のソリッドステート・スイッチを直流試験及び信号レベル較正チャネル２５３０及び１０２５において用いることができるし、他方で、低抵抗値型のスイッチとして製造された別の種類のソリッドステート・スイッチを時変信号チャネル１０３０において用いることができる。例えば、光学的に結合された金属酸化物半導体電界効果トランジスタのスイッチをＳＳＳＷ２〜ＳＳＳＷ５に用い、ピン・ダイオードをＳＳＳＷ１に用いることができる。
【００３０】
以上では、本発明の好適実施例を詳細に説明してきたが、これらの実施例への多くの変更を、本発明の真の範囲や教示から逸脱することなく行うことが可能である。従って、本発明は、特許請求の範囲とその均等物としてのみ外延が画定される。
【図面の簡単な説明】
【図１】  従来技術による試験及び較正のためのリレー・スイッチング回路を示している。
【図２】  リレー及びソリッドステート・スイッチの抵抗値及びキャパシタンス特性の比較を図解している。
【図３】  ソリッドステート・スイッチを用いた採用し得る実装例を示している。
【図４】  本発明による改良型のＡＴＥ試験及び較正回路の好適実施例を示している。
【図５】  本発明による改良型のＡＴＥ試験及び較正回路の好適実施例を示している。
【図１】
0004689125.tif 000002
【図２】
0004689125.tif 000003
【図３】
0004689125.tif 000004
【図４】
0004689125.tif 000005
【図５】
0004689125.tif 000006