(57)【特許請求の範囲】
【請求項１】
支持基板となる第１の半導体基板（１）と、活性層となる半導体材料層（２０）との間に介在させた最終層となる絶縁層（３）を備える複合基板（４）の作製方法において、
前記第１の半導体基板（１）上に、第１の絶縁層（３１）を形成または堆積し、ソース基板となる第２の基板（２）上に、第２の絶縁層（３２）を形成または堆積するステップと、
前記第１の絶縁層（３１）および前記第２の絶縁層（３２）の少なくとも１つをプラズマ活性化するステップと、
前記第１および第２の絶縁層（３１、３２）が、接合界面（５）に沿って接触し、前記最終層となる絶縁層（３）を一体に形成するように、分子接合によって前記第１の半導体基板（１）および前記第２の基板（２）を接合するステップと、
前記活性層となる半導体材料層（２０）を構成する材料の厚みのみを保持するように、前記第２の基板（２）の背部部分（２１）を除去するステップと、
を備え、
前記プラズマ活性化のエネルギーの値、前記第１の絶縁層（３１）の厚み（ｅ１）、および前記第２の絶縁層（３２）の厚み（ｅ２）は、
前記プラズマ活性化された絶縁層（３１、３２）が、その自由表面（３１０、３２０）から延在する上側部分でのみ活性化され、
以下の関係式、
ｅ１≧ｅｍｐ１＋ｄ１およびｅ２≧ｅｍｐ２＋ｄ２
を満たし、式中、ｅｍｐ１およびｅｍｐ２は、前記プラズマ活性化ステップ後に前記第１の絶縁層（３１）および前記第２の絶縁層（３２）それぞれの性質が変更された厚みに相当し、ｄ１およびｄ２は、前記第１および第２の絶縁層のそれぞれのトンネル距離に相当し、
かつ、前記最終層となる絶縁層（３）の厚みが、５０ｎｍ以下となるように選択されることを特徴とする、方法。
【請求項２】
前記第１の半導体基板（１）および前記第２の基板（２）がシリコンから形成され、前記第１および第２の絶縁層（３１、３２）が二酸化珪素（ＳｉＯ２）から形成され、前記第１の絶縁層（３１）と前記第１の半導体基板（１）、前記第２の絶縁層（３２）と前記第２の基板（２）のそれぞれの界面（３１１、３２１）における界面捕獲密度（ＤＩＴ）の値が、１０１１ｅＶ−１．ｃｍ−２以下であることを特徴とする、請求項１に記載の方法。
【請求項３】
前記第１の絶縁層（３１）および／または前記第２の絶縁層（３２）が、酸化物であることを特徴とする、請求項１に記載の方法。
【請求項４】
前記第１の絶縁層（３１）および／または前記第２の絶縁層（３２）が、高誘電率材料であることを特徴とする、請求項１または３に記載の方法。
【請求項５】
前記高誘電率材料が、二酸化ハフニウム（ＨｆＯ２）、酸化イットリウム（Ｙ２Ｏ３）、三酸化ストロンチウムチタン（ＳｒＴｉＯ３）、アルミナ（Ａｌ２Ｏ３）、二酸化ジルコニウム（ＺｒＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化チタン（ＴｉＯ２）、それらの窒化物、およびそれらの珪化物を含む群から選択されることを特徴とする、請求項４に記載の方法。
【請求項６】
前記第１の絶縁層（３１）および／または前記第２の絶縁層（３２）が、前記第１の半導体基板（１）および／または前記第２の基板（２）をそれぞれ熱酸化することによって得られることを特徴とする、請求項２または３に記載の方法。
【請求項７】
前記プラズマ活性化が、５０ｓｃｃｍ〜２００ｓｃｃｍの範囲の流量、５０ミリトールのチャンバ内の圧力、２００ｍｍの基板の場合、２５０Ｗのプラズマ出力および３００ｍｍの基板の場合、５００Ｗのプラズマ出力、５秒〜６０秒の範囲の期間、前記第１および第２の絶縁層（３１、３２）に酸素プラズマを適用するステップからなることを特徴とする、請求項１〜６のいずれか一項に記載の方法。
【請求項８】
前記第１の絶縁層が形成された前記第１の半導体基板（１）および前記第２の絶縁層（３２）が形成された第２の基板（２）の少なくとも１つの基板に、９００℃付近の温度で、少なくとも２時間、中性ガスおよび水素の混合物中で実行されるアニールステップをさらに備え、前記アニールステップが、前記プラズマ活性化ステップ前に実行されることを特徴とする、請求項１〜７のいずれか一項に記載の方法。
【請求項９】
前記第２の基板（２）の前記背部部分（２１）が、研摩および／または研磨によって除去されることを特徴とする、請求項１〜８のいずれか一項に記載の方法。
【請求項１０】
前記プラズマ活性化ステップ前に、前記第２の基板（２）内にウィークゾーン（２２）を形成するステップと、前記ウィークゾーン（２２）に沿って剥離することによって、前記第２の基板（２）の前記背部部分（２１）を除去するステップとを備えることを特徴とする、請求項１〜８のいずれか一項に記載の方法。
【請求項１１】
前記第２の絶縁層（３２）を形成した後、前記第２の基板（２）に前記ウィークゾーン（２２）を規定するために、前記第２の基板（２）への原子種注入ステップを実行することを特徴とする、請求項１０に記載の方法。
【請求項１２】
中性ガスおよび水素中での前記アニールステップが、前記原子種注入ステップ前に実行されることを特徴とする、請求項１１に記載の方法。
【請求項１３】
前記第２の基板（２）が、シリコンから形成され、前記第１および第２の絶縁層（３１、３２）が、二酸化珪素から形成されることを特徴とする、請求項１〜１２のいずれか一項に記載のＳＯＩタイプの基板の作製方法。
【請求項１４】
前記最終層となる絶縁層（３）の厚みが、２０ｎｍ以下であることを特徴とする、請求項１〜１３のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体支持基板と半導体材料の活性層との間に埋め込まれた、すなわち、それらの間に介在させた絶縁層を備えるタイプの複合基板の作製方法に関する。
【０００２】
以下の記載および特許請求の範囲において、「絶縁体」という用語は、場合により、誘電率が高い電気絶縁材料を意味する。
【０００３】
さらに詳しく言えば、本発明は、絶縁層の厚みが薄く、すなわち、５０ｎｍ（５０ナノメートル）未満、さらには、２０ｎｍ（２０ナノメートル）未満の薄さでありながらも、実質的に向上させた電気特性を備える上述したような複合基板を獲得する方法に関する。
【背景技術】
【０００４】
上述したような基板は、特に、光学、電子工学、および光電子工学の分野において使用される。
【０００５】
このタイプの複合基板の特定の非制限的例の１つは、「ＳＯＩ」（シリコン・オン・インシュレータ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ））という頭文字で知られる基板であり、この基板は、２つのシリコン層の間に介在させた絶縁性の酸化珪素層を備える基板を意味する。
【０００６】
さらに正確に言えば、本発明の方法による向上の対象となる電気特性は、以下のとおりである。
・埋め込み絶縁層の電荷密度（「Ｑｂｏｘ」の略語で知られる）。１ｃｍ２当たり５×１０１１電荷未満の値を得ることが望ましい。
・ブレークダウン電圧、すなわち、絶縁体の抵抗が急に下がる一線となる電圧。最大値を得ることが望ましい。一例として、埋め込み酸化珪素層の場合の好ましい値は、可能な限り、１０ＭＶ／ｃｍ［メガボルト／センチメートル］に近いものである。
・活性層における正孔および／または電子の移動度。１つの説明的な例として、およそ１０１５ａｔｏｍｓ／ｃｍ３の濃度でホウ素がドープされたシリコンにおいて、５００ｃｍ２．Ｖ−１．ｓ−１［センチメートル２．ボルト−１．秒−１］より大きな電子移動度を得ることが望まれる。
・２つの層間の界面での捕獲密度を意味する、「ＤＩＴ」値、いわゆる、「界面捕獲密度（ｄｅｎｓｉｔｙ  ｏｆ  ｉｎｔｅｒｆａｃｅ  ｔｒａｐ）」。本発明において、埋め込み絶縁層とそれに隣接する層とのそれぞれの界面でのＤＩＴ値の向上が求められる。
【０００７】
ＤＩＴ値が、本発明の基板形成ステップに影響を与える主要なパラメータの１つであるため、以下の記載では、ＤＩＴ値に焦点を当てる。さらに、このパラメータは、移動度にある効果を有する。しかしながら、本発明の目的は、一般に、最終的な基板の電気性能を向上することである。
【０００８】
捕獲は、界面で電荷キャリアを保持または放出する能力を有する。捕獲は、複合基板上に作られることになる電子コンポーネントの電気特性に極めて悪い影響を与える。
【０００９】
簡潔にするために、以下、「ＤＩＴ値」と称する、界面での捕獲密度を、捕獲数／ｅＶ．ｃｍ２として表す。ＤＩＴ値が高いほど、基板の電気特性は悪化する。
【００１０】
１つの例として、１０１２．ｅＶ−１．ｃｍ−２の値は、基板の低電気特性に相当する高い値である。現在、得られる最良のＤＩＴ値は、「ゲート酸化物」として知られる非常に高品質の酸化物と、それらの支持体との間の界面に対して、およそ１０１０．ｅＶ−１．ｃｍ−２である。このような酸化物は、例えば、トランジスタ、メモリ、静電容量、および集積回路を形成する他のタイプのコンポーネントに見られる。
【００１１】
図１Ａ〜図１Ｅは、当分野において既知であるＳＯＩタイプの基板を作製する１つの形態の様々なステップを示す。
【００１２】
図１Ａおよび図１Ｂに示すように、本方法は、基板表面に酸化物層Ｏｘｙを形成するためにソース基板Ｓｏｕを酸化した後、活性層Ｃａｃｔを規定するために原子種注入を実行するステップからなる。酸化物層は、一般にかなり厚みがあり、およそ１５０ｎｍ［ナノメートル］である。
【００１３】
支持基板Ｓｕｐに接合し（図１Ｃ）、ソース基板Ｓｏｕの残りを剥離した（図１Ｄ）後、支持体と活性層との間に介在させた酸化物層Ｏｘｙを含む複合基板が得られ、この酸化物層には、参照番号Ｉ１およびＩ２をそれぞれ付与した、支持体および活性層の各々との接触界面がある。
【００１４】
最後に、作製後、得られる複合基板の上面に、基板上での仕上げ熱処理中に上面を保護する目的の層が形成されてもよい。このようにして、基板は、保護層Ｃｐｒで被覆され、その保護層Ｃｐｒと活性層Ｃａｃｔとの間に界面Ｉ３がある。
【００１５】
従来技術から、複合基板のある界面で、ＤＩＴ値を向上し得る、すなわち、低減し得る方法が既知である。これらは、主に、熱処理である。
【００１６】
「フォーミングガスアニール（ｆｏｒｍｉｎｇ  ｇａｓ  ａｎｎｅａｌ）」の略である「ＦＧＡ」として知られるこれらの方法の１つは、水素と中性ガスとを含有する雰囲気中、およそ４５０℃の低温で、界面の修復／回復熱処理を実行するステップからなる。
【００１７】
しかしながら、このような方法が４５０℃で実行されると、ＤＩＴ値の向上に関する効果は、保護層Ｃｐｒと活性層Ｃａｃｔとの間の界面Ｉ３にしか及ばず、界面Ｉ１およびＩ２には及ばず、及んだとしても、非常にわずかである。このＦＧＡ処理方法は、界面に遭遇するたびに効果が失われていく。したがって、この方法では、深い位置にある界面に対して効果をあまり発揮しなくなってしまう。
【００１８】
さらなる可能性として、高温、すなわち、９００℃を超える、さらには、１０００℃を超える高温でアニール熱処理を実行するステップがある。このような処理は、界面Ｉ２でのＤＩＴ値を向上することもあるが、それよりも深い位置にある界面Ｉ１にはほとんど効果がない。
【００１９】
さらに、多くの従来の応用では、例えば、５０ｎｍ未満、さらには、２０ｎｍ未満の薄い埋め込み絶縁層（酸化物）が望まれる。
【００２０】
この場合、酸化物は、電気絶縁体の役割のみを担っているだけではなく、複合基板の表面上に形成される電子コンポーネントの一体部品を形成する。
【００２１】
さらに、底部に位置する支持体Ｓｕｐは、機械的機能のみを備えているだけではなく、電気的機能も備えている。上記支持基板Ｓｕｐは、場合により、埋め込み構造体、例えば、接地面を含んでもよく、または複合体であってもよい。
【００２２】
その結果、埋め込み絶縁層の両側に位置する２つの界面Ｉ１およびＩ２でのＤＩＴ値の向上が望まれる。
【００２３】
しかしながら、非常に薄い埋め込み絶縁層を含む複合基板の製造が困難であることは周知である。したがって、例えば、ＳＯＩタイプの基板の場合、酸化物層が薄くなるほど、最終基板内の欠陥数が増えることが既知である。これは、主に、界面Ｉ１での接合中に封入された汚染物質、汚染粒子およびガスの存在が原因である。
【００２４】
このような接合性を高めるための１つの解決策は、接合される表面の少なくとも１つ、すなわち、支持体Ｓｕｐおよび／または絶縁体Ｏｘｙの表面のプラズマ活性化からなる。このようにして、正確に２時間、２００℃でアニールした後でも、界面Ｉ１で１Ｊ／ｍ２［ジュール／メートル２］に近い高接合エネルギーが得られる。
【００２５】
しかしながら、プラズマ活性化は、界面Ｉ１の電気特徴、特に、ＤＩＴ値をかなり著しく悪化させてしまう。
【００２６】
これに関しては、基板の電気特性に及ぼすプラズマ活性化の負の効果を示した、Ｋ  Ｓｃｈｊｏｌｂｅｒｇ−Ｈｅｎｒｉｋｓｅｎらによる文献「Ｏｘｉｄｅ  ｃｈａｒｇｅｓ  Ｉｎｄｕｃｅｄ  ｂｙ  ｐｌａｓｍａ  ａｃｔｉｖａｔｉｏｎ  ｆｏｒ  ｗａｆｅｒ  ｂｏｎｄｉｎｇ」、Ｓｅｎｓｏｒｓ  ａｎｄ  Ａｃｔｕａｔｏｒｓ  Ａ  １０２  （２００２）、９９〜１０５を参照されたい。
【発明の開示】
【発明が解決しようとする課題】
【００２７】
本発明の目的は、従来技術に関する上述した欠点を解消することである。
【００２８】
さらに正確に言えば、本発明の目的は、良好な電気特性を備えながら、すなわち、絶縁層の２つの界面でのＤＩＴ値を低くしたまま、薄い埋め込み絶縁層、すなわち、５０ｎｍ未満、さらには、２０ｎｍ未満、および５ｎｍ程度に薄いものであってもよい埋め込み絶縁層を有する複合基板を得る方法を提供することである。
【課題を解決するための手段】
【００２９】
この目的を達成するために、本発明は、「支持基板」と称する第１の半導体基板と、「活性層」と称する半導体材料層との間に介在させた「最終層」と称する薄い絶縁層を含むタイプの複合基板の作製方法であって、
上記支持基板上に、「第１の層」と称する絶縁層を形成または堆積し、「ソース基板」と称する第２の基板上に、「第２の層」と称する絶縁層を形成または堆積するステップと、
上記第１および第２の絶縁層の少なくとも１つをプラズマ活性化するステップと、
上記第１および第２の絶縁層が、接合界面に沿って接触し、上記最終絶縁層を一体に形成するように、分子接合によって上記支持基板および上記ソース基板を接合するステップと、
上記活性層を構成する材料の厚みのみを保持するように、ソース基板の「背部」と称する部分を除去するステップと
を備え、
プラズマ活性化エネルギーの値および第１および第２の絶縁層のそれぞれの厚み（ｅ１、ｅ２）が、活性化された絶縁層が、その自由表面から延在する上側部分でのみ活性化され、最終絶縁層の厚みが、５０ナノメートル（５０ｎｍ）以下、好ましくは、２０ナノメートル（２０ｎｍ）以下であるように選択されることを特徴とする、方法に関する。
【００３０】
本発明の他の好ましい非制限的な特徴は、単独または組み合わせで、以下のとおりである。
・支持基板上に形成または堆積された第１の絶縁層の厚み（ｅ１）およびソース基板上に形成または堆積された第２の絶縁層の厚み（ｅ２）が、以下の関係式、
ｅ１≧ｅｍｐ１＋ｄ１およびｅ２≧ｅｍｐ２＋ｄ２
を満たし、式中、ｅｍｐ１およびｅｍｐ２が、第１の絶縁層の厚み、および第２の絶縁層の厚みのそれぞれに相当し、厚みの性質が、プラズマ活性処理後に変更され、ｄ１およびｄ２が、第１および第２の絶縁層のそれぞれのトンネル距離に相当する。
・第１および第２の絶縁層の界面捕獲密度（ＤＩＴ）の値が、上記絶縁層が堆積または形成される層とのそれぞれの界面で、層がシリコンから形成され、絶縁層が二酸化珪素（ＳｉＯ２）から形成される場合、１０１１ｅＶ−１．ｃｍ−２以下、好ましくは、数１０１０ｅＶ−１．ｃｍ−２以下である。
・第１の絶縁層および／または第２の絶縁層が、酸化物または高誘電率の誘電材料から形成される。
・プラズマ活性化が、５０ｓｃｃｍ〜２００ｓｃｃｍの範囲の流量、５０ミリトールのチャンバ内の圧力、２００ｍｍの基板の場合、約２５０Ｗのプラズマ出力および３００ｍｍの基板の場合、約５００Ｗのプラズマ出力、５秒〜６０秒の範囲の期間、第１および第２の絶縁層に酸素プラズマを適用するステップからなる。
【００３１】
また、本方法は、絶縁層で覆われた２つの基板の少なくとも１つの上で、９００℃付近の温度で、少なくとも２時間、中性ガスおよび水素の混合物中で実行されるアニールステップをさらに備えてもよく、上記ステップは、プラズマ活性化前に実行される。
【００３２】
有益には、ソース基板の背部部分は、研摩および／または研磨によって除去される。
【００３３】
また、本方法は、プラズマ活性化ステップ前に実行される、ソース基板内にウィークゾーンを形成するステップと、上記ウィークゾーンに沿った剥離によってソース基板の背部部分を除去するステップとを備えてもよい。
【００３４】
有益には、上記ウィークゾーンは、ソース基板に原子種を注入することによって形成される。後者の場合、上述したアニールステップが実行されれば、そのステップは、注入ステップ前に実行される。
【００３５】
本発明は、ＳＯＩ基板を作製するための特定の応用のものであり、ソース基板は、シリコンから形成され、第１および第２の絶縁層は、二酸化珪素から形成される
【００３６】
また、本発明は、「支持基板」と称する第１の半導体基板と、「活性層」と称する半導体材料層との間に介在させた少なくとも１つの絶縁層を含み、上記１つ以上の絶縁層が、全厚みが５０ナノメートル（５０ｎｍ）以下、好ましくは、２０ナノメートル以下で、上記支持基板との界面および上記活性層との界面での界面捕獲密度（ＤＩＴ）が、１０１１．ｅＶ−１．ｃｍ−２以下、好ましくは、１０１０．ｅＶ−１．ｃｍ−２以下の「最終」層と称する絶縁層を形成する複合基板に関する。
【００３７】
本発明の他の特徴および利点は、添付の図面を参照しながら以下の記載から明らかになり、添付の図面は、指示的であるが非制限的方法で可能な実施形態、実施例およびその変形例を表す。
【発明を実施するための最良の形態】
【００３８】
図２Ａは、本発明の方法が、「支持基板」と称する第１の基板１と、「ソース基板」と称する第２の基板２とを使用することを示す。
【００３９】
図２Ｂに示されているように、支持基板１上に、「第１の絶縁層」と称する絶縁層３１が形成または堆積され、ソース基板２上に、「第２の絶縁層」と称する絶縁層３２が形成される。
【００４０】
絶縁層３１と支持基板１との間の界面の参照番号は３１１であり、絶縁層３２とソース基板２との間の界面の参照番号は３２１である。
【００４１】
絶縁層３１、３２の自由表面の参照番号は、それぞれ３１０および３２０である。
【００４２】
次いで、図２Ｃに示されているように、２つの絶縁層３１、３２の少なくとも１つのプラズマ活性化が実行される。
【００４３】
次いで、分子接合によって実行される接合用に、表面３１０および３２０が準備される（図２Ｄを参照）。
【００４４】
接合界面の参照番号は５である。
【００４５】
最後に、参照番号４の最終複合基板に、活性層２０を構成するある厚みの上記材料のみを残すように、ソース基板２の「背面」部分と称する一部分が除去される。
【００４６】
上記複合基板４において、基板１は、従来技術の場合と同様に、機械的支持として作用する。
【００４７】
さらに、支持基板１はまた、複合基板４の表面上に引き続き作製される電子コンポーネントの一体部品を形成する。絶縁体３１と支持基板１との間の界面３１１でＤＩＴ値が低い材料が得られる本発明において、上記支持基板１を構成する材料の性質および物理的特徴は、上記電子コンポーネントの電気特性に影響を与える。この理由から、支持基板１は、半導体材料から形成されることが有利である。
【００４８】
さらに、上記支持基板１が、最終電子コンポーネントの構成要素（電極、接地面、チャネルなど）になる要素を含むこともあり得る。
【００４９】
最後に、多層構造体を製造するために、支持基板１として、複合基板を有することもあり得る。単なる説明的な例として、２０％ゲルマニウムを含有するシリコンゲルマニウム（ＳｉＧｅ）のエピタキシャル層を有するバルクシリコン基板が、支持基板として作用してもよい。
【００５０】
複合基板４の活性層２０は、以下に記載するように、ソース基板２から得られる。また、上記ソース基板２は、半導体材料から形成される。
【００５１】
単なる説明的な例として、基板１および２として使用されてもよい材料の様々な例を以下に記載する。
・支持基板１：シリコン（Ｓｉ）、炭化珪素（ＳｉＣ）、ゲルマニウム（Ｇｅ）、例えば、シリコン基板上のゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、または窒化ガリウム（ＧａＮ）層などの任意のエピタキシャル成長層、またはストレインドシリコン（ｓｔｒａｉｎｅｄ  ｓｉｌｉｃｏｎ）層。
・ソース基板２：シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、シリコンゲルマニウム（ＳｉＧｅ）、ガリウムヒ素（ＡｓＧａ）、またはインジウムリン（ＩｎＰ）。
【００５２】
絶縁層３１、３２は、例えば、酸化珪素（ＳｉＯ２）または窒化珪素（Ｓｉ３Ｎ４）などの酸化物または窒化物層、酸窒化ゲルマニウム（ＧｅｘＯｙＮｚ）層、二酸化ハフニウム（ＨｆＯ２）、酸化イットリウム（Ｙ２Ｏ３）、三酸化ストロンチウムチタン（ＳｒＴｉＯ３）、アルミナ（Ａｌ２Ｏ３）、二酸化ジルコニウム（ＺｒＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化チタン（ＴｉＯ２）、それらの窒化物、およびそれらの珪化物などの高誘電率（ｈｉｇｈ  ｋ）の誘電体材料層から選択される。
【００５３】
各絶縁層３１または３２の性質は、第１に、界面３１１および３２１の電気性能を最適化するために、第２に、支持基板１およびソース基板２に対して使用される材料の性質に応じて選択される。一例として、ＧｅＯＩ（ゲルマニウム・オン・インシュレータ（ｇｅｒｍａｎｉｕｍ  ｏｎ  ｉｎｓｕｌａｔｏｒ））タイプの最終基板４を製造するためには、シリコン支持基板上に薄い酸化珪素層が形成されてもよく、ゲルマニウムソース基板上に、ＨｆＯ２層が形成されてもよい。
【００５４】
絶縁体３１、３２は、電気特性に関して優れた品質のものであることが好ましい。さらに正確に言えば、これらの絶縁体は、界面３１１および３２１でのＤＩＴ値が、可能な限り低い。
【００５５】
説明的な例として、層１および２がシリコンから形成され、絶縁層３１、３２が二酸化珪素から形成される場合、界面３１１および３２１でのＤＩＴ値は、１０１１．ｅＶ−１．ｃｍ−２以下、さらには、１０１０．ｅＶ−１．ｃｍ−２以下である。
【００５６】
次に、絶縁体が酸化物である場合、ゲート酸化物などの最適な品質の酸化物を形成するために、あらゆる措置を講じて形成される。これに関しては、Ｇｒｅｅｎらの文献「Ｕｌｔｒａｔｈｉｎ  （＜４ｎｍ）  ＳｉＯ２  ａｎｄ  Ｓｉ−Ｏ−Ｎ  ｇａｔｅ  ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒｓ  ｆｏｒ  ｓｉｌｉｃｏｎ  ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ：  Ｕｎｄｅｒｓｔａｎｄｉｎｇ  ｔｈｅ  ｐｒｏｃｅｓｓｉｎｇ，  ｓｔｒｕｃｔｕｒｅ  ａｎｄ  ｐｈｙｓｉｃａｌ  ａｎｄ  ｅｌｅｃｔｒｉｃａｌ  ｌｉｍｉｔｓ」、Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、ｖｏｌｕｍｅ  ９０、ｎ°５、Ｓｅｐｔｅｍｂｅｒ  １，２００１、ｐａｇｅｓ  ２０８６  ｆｆを参照されたい。
【００５７】
酸化物が形成される基板１および２の表面は、あらゆる汚染を防止するために、例えば、「ＲＣＡ」化学薬液での処理を使用して、ディープクリーニングによって準備される。
【００５８】
「ＲＣＡ」処理は、以下の溶液を用いて連続して表面を処理することからなる。
・水酸化アンモニウム（ＮＨ４ＯＨ）、過酸化水素（Ｈ２Ｏ２）、および脱イオン水の混合物を含む、「ＳＣ１」（標準洗浄１（ｓｔａｎｄａｒｄ  ｃｌｅａｎ  １））という頭文字で知られる第１の溶液。
・塩酸（ＨＣｌ）、過酸化水素（Ｈ２Ｏ２）、および脱イオン水の混合物を含む、「ＳＣ２」（標準洗浄２（ｓｔａｎｄａｒｄ  ｃｌｅａｎ  ２））という頭文字で知られる第２の溶液。
【００５９】
次いで、酸化物は、支持基板１および／またはソース基板２をそれぞれ酸化熱処理した後、場合により、「フォーミングガスアニール」（ＦＧＡ）タイプの酸化後処理を施すことによって得られる。
【００６０】
また、絶縁層３１、３２は、低圧化学気相堆積（ＬＰＣＶＤ）法または原子層堆積（ＡＬＤ）法によって得られてもよい。
【００６１】
上記堆積の前に、場合により、基板１または２の表面パッシベーション処理を施してもよい。一例として、上記処理は、二酸化ハフニウム（ＨｆＯ２）の絶縁層３１または３２を堆積する前に、シリコン上にいくつかの二酸化珪素（ＳｉＯ２）単層を形成することからなるものであってもよい。
【００６２】
以下、絶縁層３１、３２の厚みｅ１およびｅ２の特徴について記載する。
【００６３】
プラズマ活性化処理（図２Ｃ）は、電気特徴、特に、絶縁層とその隣接層との間の界面のＤＩＴ値を保持する条件下で実行される。
【００６４】
表面の「プラズマ活性化」とは、その表面をプラズマに露出することとして定義され、特に、真空下または大気圧で実行されてもよい。
【００６５】
上記活性化は、活性化が実行されるチャンバに供給されるガスの性質、流量、または圧力、および適用電力などの様々な露出パラメータを制御することによって実行される。
【００６６】
本発明において、活性化される絶縁層で覆われた基板は、チャンバ内に導入された後、純ガス、典型的に、酸素（Ｏ２）、場合により、窒素（Ｎ２）、アルゴン（Ａｒ）、もしくはヘリウム（Ｈｅ）、または、例えば、酸素およびヘリウム、酸素およびアルゴン、もしくはヘリウムおよび窒素など、上記ガスの混合物がチャンバ内に送られる。
【００６７】
使用するガスの流量は、活性化チャンバの容積と、基板のサイズとに応じたものである。
【００６８】
好ましくは、ガスは、１０ｓｃｃｍ〜１０００ｓｃｃｍ（標準立方センチメートル毎分）の範囲、典型的に、５０ｓｃｃｍ〜２００ｓｃｃｍの範囲の流量で送られる。一例として、２００ｍｍ直径の基板の場合、７５ｓｃｃｍの流量が使用され、３００ｍｍ直径の基板の場合、２００ｓｃｃｍの流量が使用される。
【００６９】
プラズマ処理中にチャンバにおいて確立された圧力は、１０ミリトール〜２００ミリトールの範囲、典型的に、５０ミリトール付近になるように制御される（１ミリトールは、１．３３×１０−１Ｐａに等しい）。
【００７０】
２００ｍｍ直径の基板の場合、１００Ｗ〜２０００Ｗの範囲、好ましくは、２５０Ｗ付近、３００ｍｍ直径の基板の場合、１００Ｗ〜３０００Ｗ、好ましくは、５００Ｗ付近のＲＦ電力（無線周波数）を適用することによって、プラズマが開始され維持される。
【００７１】
次いで、絶縁体の表面は、５〜６０秒間、好ましくは、１０〜３０秒間、プラズマに露出される。
【００７２】
プラズマ処理中、絶縁体の表面３１０および／または３２０は、厚みｅｍｐ（プラズマ処理によって変更された厚み）にわたって、処理された絶縁体を変更するイオン衝撃を受ける。
【００７３】
第１の絶縁層３１または第２の絶縁層３２のいずれに関係するかに応じて参照番号ｅｍｐ１またはｅｍｐ２を有するこれらの厚みは、プラズマを適用するために使用する電力と、このプラズマにかかる露出時間とに応じて調節されてもよい。
【００７４】
次いで、各絶縁層３１、３２は、上側部分、すなわち、図面において、自由表面３１０または３２０のそれぞれから延びる部分でのみ変更される。
【００７５】
３０秒間、適用されたプラズマの出力密度ＤＰ、Ｗ／ｃｍ２で表す、に応じて、プラズマ処理によって変更される絶縁層の厚みｅｍｐを決定するための測定を実行した。これらの測定は、酸化珪素層上で実行され、プラズマは酸素プラズマであった。添付する図４に、得られた結果を示す。
【００７６】
三角形で表した結果は、２００ｍｍ直径の基板で得られたものに相当し、ひし形で表した結果は、３００ｍｍ直径の基板で得られたものに相当する。
【００７７】
これらの結果によると、プラズマ処理により、８ｍｍの厚みを超える酸化物層の性質に変更が生じてしまうことがある。補足的な測定によれば、この厚みは、例えば、出力密度をさらに高くした場合、大きくなることがある。
【００７８】
その結果、プラズマ処理が界面３１１、３２１のＤＩＴ値に影響を与えないようにするために、厚みｅ１またはｅ２が、プラズマによって変更されるそれぞれの厚みｅｍｐ１およびｅｍｐ２より大きくした絶縁層を形成する必要がある。
【００７９】
したがって、絶縁層３１、３２の厚みｅ１およびｅ２は、以下の関係式を満たすことが好ましい。
ｅ１≧ｅｍｐ１＋ｄ１およびｅ２≧ｅｍｐ２＋ｄ２
式中、ｄ１およびｄ２は、第１および第２の絶縁層３１、３２の「トンネル」距離をそれぞれ表す。
【００８０】
このように、各絶縁体の厚みは、少なくともトンネル距離を安全な厚みとして取り入れながら、プラズマ処理によって乱され得る部分より厚い。
【００８１】
以下の記載および特許請求の範囲において、トンネル距離ｄ１（およびｄ２）は、界面３１１および３２１のそれぞれからの距離であると定義され、それを超えると、複合基板４から作製された電子コンポーネントの使用時、プラズマによって生じる捕獲または欠陥は、「トンネル」効果によって帯電できなくなる。
【００８２】
図５に、トンネル距離ｄ１およびｄ２の拡大図を示す。
【００８３】
言い換えれば、生じる欠陥は、界面３１１または３２１に著しい影響を及ぼすには、この界面から十分に離れた位置にあるということである。トンネル距離ｄ１およびｄ２は、絶縁体を構成する材料の性質、ソース基板および支持基板に依存し、さらには、生産される電子コンポーネントのタイプにも依存する（トンネル距離が、界面周囲の電場に依存するため）。
【００８４】
当業者であれば、これらのパラメータの値に応じて、ｄ１およびｄ２の値を決定可能である。一例として、トンネル距離は、ＣＭＯＳ技術で使用される電圧範囲において、シリコン上にＳｉの酸化物（ＳｉＯ２）がある場合、約２ｎｍである。
【００８５】
さらに、第１の絶縁層３１の厚みｅ１および第２の絶縁層３２の厚みｅ２は、複合基板４の最終絶縁層３の全厚みが、好ましくは、５０ｎｍ、より好ましくは、２０ｎｍを超えないことが好ましいように決定される。この最終層３の厚みは、ｅ１およびｅ２の合計にほぼ相当する。しかしながら、プラズマ処理後および接合前に、絶縁層３１、３２の一方または両方をわずかに薄層化することも可能であることに留意されたい。この薄層化ステップについては、以下に記載する。
【００８６】
最後に、使用する絶縁層が、高誘電率の材料、すなわち、相対誘電率εｒが、ＳｉＯ２のものより著しく高い材料（この場合、εｒは３．９付近）である場合、以下の式を用いて、厚みｅを「等価酸化膜厚（ｅｑｕｉｖａｌｅｎｔ  ｏｘｉｄｅ  ｔｈｉｃｋｎｅｓｓ）」、いわゆる、「ＥＯＴ」に変換するのが慣例である。
ＥＯＴ＝（εＳｉＯ２／εｒ）・ｅ
【００８７】
本発明が、薄い絶縁層３（＜５０ｎｍ）を、その性質にかかわらず形成することに適用可能である限り、この絶縁層が、高誘電率の層によって形成されれば、結果的に非常に低いＥＯＴが得られることを理解されたい。
【００８８】
また、プラズマ処理にかかる露出時間を、厳密に必要である時間に制限することも適切である。
【００８９】
この時間は、好ましくは、１分未満であり、より良好なのは、３０秒未満である。露出時間が長くなると、絶縁体に電荷が蓄積され、絶縁体の電荷密度（ＱＢＯＸ）が増大する危険性があり、導入部で述べた電気特性の向上を損なってしまいかねない。
【００９０】
プラズマ活性化処理パラメータと、２つの絶縁層３１および３２の厚みのそれぞれを管理することで、プラズマ処理によって生じる欠陥が、界面３１１または３２１のそれぞれから離れた位置にあるようにすることができる。
【００９１】
図２Ｄおよび図２Ｅに示す実施形態において、ソース基板２の背面部分は、研摩および／または研磨によって除去される。
【００９２】
図３Ａ〜図３Ｅを参照しながら、本方法の１つの変形例について記載する。背部部分の除去に関して、変更したステップについてのみ詳細に記載する。
【００９３】
図３Ｂから分かるように、ソース基板２内に、ウィークゾーン２２が形成される。上記ウィークゾーンは、活性層２０の範囲と基板２の背部部分２１とを区切る。
【００９４】
ゾーン２２は、多孔性ゾーンによって形成されてもよく、これに関しては、Ｋ  Ｓａｋａｇｕｃｈｉらの文献「Ｅｌｔｒａｎ（登録商標）  ｂｙ  ｓｐｌｉｔｔｉｎｇ  ｐｏｒｏｕｓ  Ｓｉ  ｌａｙｅｒｓ」、Ｔｈｅ  ＥｌｅｃｔｒｏＣｈｅｍｉｃａｌ  Ｓｏｃｉｅｔｙ  Ｉｎｃ  ＰＶ９９−３、Ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ  ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  ｄｅｖｉｃｅｓ、Ｐ．Ｌ．Ｈｅｍｍｅｎｔ、ｐｐ  １１７−１２１を参照されたい。この場合、多孔性ゾーンは、層３２を堆積する前に形成される。
【００９５】
ゾーン２２は、薄い酸化物３２を劣化しないように、軽い原子種、好ましくは、水素および／またはヘリウムイオンを注入することによって形成されることが有益である。
【００９６】
注入条件に関しては、Ｃ．ＭａｌｅｖｉｌｌｅおよびＣ．Ｍａｚｕｒｅの文献「Ｓｍａｒｔ  Ｃｕｔ（商標）  ｔｅｃｈｎｏｌｏｇｙ：  ｆｒｏｍ  ３００  ｎｍ  ｕｌｔｒａｔｈｉｎ  ＳＯＩ  ｐｒｏｄｕｃｔｉｏｎ  ｔｏ  ａｄｖａｎｃｅｄ  ｅｎｇｉｎｅｅｒｅｄ  ｓｕｂｓｔｒａｔｅｓ」、Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ  ４８  （２００４）、１０５５−１０６３を参照されたい。
【００９７】
図示していないが、絶縁層３２上に酸化物または窒化物の保護層を堆積または形成する配慮をしながら、原子種注入ステップを実行することも可能であることに留意されたい。
【００９８】
上記追加の保護層の性質は、すぐ下にある絶縁層を害することなく、選択的に除去しやすいように選択される。この除去は、例えば、選択的エッチングによって実行されてもよい。
【００９９】
１つの例として、形成される絶縁体がＳｉＯ２であれば、窒化珪素（Ｓｉ３Ｎ４）の保護層を堆積することが可能である。この保護層は、後で、接合ステップ前に取り除かれる。
【０１００】
上記保護層が、プラズマ活性化中に保持されれば、適切なプラズマ出力を選択する際に、その厚みを考慮に入れなければならない。
【０１０１】
上記出力は、トンネル距離に注意を払いながら、さらに高くなるように選択されてもよく、場合によっては、上記高出力が、さらに高いエネルギーの接合を生成する。
【０１０２】
次いで、プラズマ活性化および接合ステップは、上述したように実行される（図３Ｃ、図３Ｄを参照）。
【０１０３】
プラズマ処理を実行する前に、欠陥、例えば、絶縁体に電荷（ＱＢＯＸ）を発生し得る粒子および金属汚染物質が取り除かれるように、特別な洗浄の予防措置がとられる。上述したように、ＳｉＯ２を洗浄するために、「ＲＣＡ」溶液が使用され、本方法は、ＳＣ２溶液（これらの汚染物質を取り除くものとして知られる）を使用して洗浄を行うステップを備える。
【０１０４】
最後に、図３Ｅに示すように、ゾーン２２に沿って背部部分２１を剥離するためのステップは、熱的または機械的起源の応力、例えば、アニール、または上記ウィークゾーン２２の位置でのブレードの導入などを適用することからなる。
【０１０５】
図２および図３を参照しながら記載した２つの上述した実施形態の１つの変形例において、特に、非常に薄い絶縁層（およそ５ｎｍ）が作られるのであれば、１つ以上の絶縁層３１、３２は、プラズマ処理後および接合前に薄層化されてもよい。
【０１０６】
プラズマの「強力接合」効果が失われる可能性がある厚みを超えて、除去を行うことがないように配慮される。したがって、プラズマによって活性化されるＳｉＯ２層において、５〜１０オングストロームの薄層化を超えると、この効果がなくなり始めることは既知である。この効果は、４０オングストロームを超えて薄層化すると、完全になくなる。ＳｉＯ２の場合、酸化物の選択された厚みをエッチングし取り除くために、ＳＣ１溶液が使用されてもよい。ＳＣ１に基づいたこのステップは、この溶液の洗浄およびエッチングの効果を組み合わせ得る。
【０１０７】
図２および図３を参照しながら記載した２つの上述した方法の別の変形例において、絶縁層３１、３２の形成後、プラズマ活性化ステップ前、および任意の原子種注入前、フォーミングガスアニールタイプの処理「ＦＧＡ」を実行することも可能である。
【０１０８】
上記「ＦＧＡ」熱処理は、約３０分〜数時間の範囲の期間、４５０℃付近の温度で、中性ガスおよび水素雰囲気中で実行されることが有益である。
【０１０９】
アルゴン下において、より高い温度で、例えば、ＳｉＯ２の場合、９００℃を超える温度で、中性ガス中で熱処理を実行することも可能である。
【０１１０】
上記熱処理は、基板１および２の一方または両方、または両方上で実行されてもよい。
【０１１１】
本発明の方法は、２つの界面３１１および３２１から十分に離れた距離にある位置で接合界面５を生成することで、低い界面捕獲密度の値（ＤＩＴ）を保持するという利点を有する。
【０１１２】
本発明によれば、接合される基板１、２の各々に絶縁層３１、３２を形成することも重要であり、これができなければ、絶縁体と、絶縁体で覆われていない基板との間に存在することになる接合界面が、高すぎるＤＩＴ値を有し、したがって、想定した用途には不十分である並の電気特性を有することになるためである。
【０１１３】
以下、いくつかの特定の実施例について記載する。
【実施例１】
【０１１４】
２５ｎｍの厚みの酸化物層を有するＳＯＩタイプの基板の準備
【０１１５】
１０ｎｍの厚みの酸化珪素絶縁層（ＳｉＯ２）を基板上に形成するために、２００ｍｍ直径のシリコン基板の熱酸化を実行した。
【０１１６】
同様の方法で、同じサイズのシリコンソース基板上に、１５ｎｍの厚みの酸化珪素層を形成した。
【０１１７】
次に、２つの基板に、２つの酸化物の電気特性に達するように、「ＦＧＡ」タイプのアニール熱処理を施した。
【０１１８】
次いで、シリコンソース基板に、この基板を覆う酸化珪素層を介して、水素イオン注入ステップを施した。注入は、３５ｋｅＶの注入エネルギーを用いて、５．５×１０１６Ｈ＋／ｃｍ２の量で実行した。
【０１１９】
次に、ＳＣ１溶液の後、ＳＣ２を連続して用いて、上記基板の上面を洗浄した。
【０１２０】
次いで、このようにして準備したソース基板の酸化珪素層に、２０℃、７５ｓｃｃｍ（標準立方センチメートル）の流量、５０ミリトール（６．６６Ｐａ）の酸素圧力、０．８Ｗ／ｃｍ２の出力密度で３０秒間、酸素プラズマ活性化処理を施した。
【０１２１】
プラズマ活性化により、５．５ｎｍの最大厚みにわたって酸化物層の性質が変更された。このようにして、１５ｎｍの酸化物層の厚みが、プラズマによって処理された厚みと、２ｎｍのトンネル距離ｄとを足し合わせたものよい実質的に大きいことが観察されたい。したがって、上述した数学的な関係は満たされる。
【０１２２】
次いで、化学薬品を使ったリンスおよび／またはスクラブ洗浄によって、接触させる表面を洗浄した後、分子接合によって接合した。
【０１２３】
最後に、ソース基板の背部部分を活性層から分離し剥離するために、３５０℃〜６００℃の範囲の温度で、数時間熱処理を実行した。
【０１２４】
剥離後、ＳＯＩ基板の表面の仕上げを行った（すなわち、安定化、薄層化、および研摩ステップ）。
【０１２５】
プラズマ活性化処理前の界面３１１および３２１のＤＩＴ値は、それぞれ、およそ数１０１０．ｅＶ−１．ｃｍ−２であった。
【０１２６】
得られた最終複合基板のＤＩＴ値は、界面３１１および３２１のそれぞれと同じ桁数であった。
【０１２７】
１５０ｓｃｃｍ（標準立方センチメートル）の流量を用いて、３００ｍｍ直径のシリコン基板の場合も同一の結果が得られた。
【実施例２】
【０１２８】
１１ｎｍの厚みの酸化物層を有するＳＯＩタイプの基板の準備
【０１２９】
それぞれ、支持基板上の酸化物の厚みを３ｎｍ、ソース基板上の厚みを１０ｎｍにして、実施例１の手順を用いた。次いで、ＤＩＴ値を向上するために、得られた酸化物を、アルゴン中の２％水素によって形成した雰囲気中、約１時間、４５０℃で処理した（ＦＧＡ処理、フォーミングガスアニール）。
【０１３０】
最も厚い酸化物層を備えるソース基板を、２Ｗ／ｃｍ２の出力でプラズマにより活性化することで、約７ｎｍにわたって酸化物が変更された。
【０１３１】
このプラズマ処理された絶縁層を、およそ２ｎｍの深さにわたってエッチングするのに十分な濃度、温度、および時間を用いて、ＳＣ１溶液にて洗浄した。
【０１３２】
得られた最終複合基板は、厚みがおよそ１１ｎｍの埋め込み絶縁層を備え、良好な電気品質、特に、およそ数１０１０．ｅＶ−１．ｃｍ−２のＤＩＴを有するＳＯＩタイプの構造体であった。
【実施例３】
【０１３３】
２０ｎｍの厚みの酸化物層を有するＧｉＯＩタイプの基板の準備
【０１３４】
バルクゲルマニウムの２００ｍｍ直径のソース基板上に、５ｎｍのＨｆＯ２層を形成した。１つの変形例において、ソース基板は、上側にゲルマニウム層がエピタキシャル形成された２００ｍｍシリコンウェハからなるものであってもよい。
【０１３５】
シリコン（Ｓｉ）支持基板上に、１５ｎｍの酸化珪素層（ＳｉＯ２）を形成した。
【０１３６】
次いで、支持基板の酸化珪素層に、２０℃、７５ｓｃｃｍの流量、５０ミリトール（６．６６Ｐａ）の酸素圧力、０．４Ｗ／ｃｍ２の出力密度で３０秒間、酸素プラズマ活性化処理を施した。
【０１３７】
次いで、接合を実行した後、ＳｍａｒｔＣｕｔ（商標）方法を用いた剥離によって、ゲルマニウムソース基板の上側部分を除去した。ゲルマニウムとの界面でおよそ数１０１１．ｅＶ−１．ｃｍ−２のＤＩＴ値を有し、シリコンとの界面で数１０１０．ｅＶ−１．ｃｍ−２のＤＩＴ値を有するＧｅＯＩ基板が得られた。
【０１３８】
得られたＤＩＴ値は、前述の例より高く、これは、現時点で、ゲルマニウム（Ｇｅ）の表面準備およびこれらの材料に適した絶縁体の選択が完全には熟知されていないためであることに留意されたい。将来的に、絶縁体およびそれらの形成条件として選択される表面処理および材料がより適切な判断の下で選択されることで、より低いＤＩＴ値が得られる。本明細書において提案した本発明は、技術変化に適応し得るものである。
【実施例４】
【０１３９】
複合基板の準備
【０１４０】
支持基板が、バルクシリコン基板ではなく、ハイブリッドＳＯＩタイプの基板であることを除いて、実施例３の手順を実行した。この基板は、シリコン支持基板、１５０ｎｍ埋め込みＳｉＯ２層、および表層の１００ｎｍのシリコン層（Ｓｉ）から形成した。
【０１４１】
およそ２０ｎｍの厚みを有する酸化珪素を形成するために、約１０ｎｍにわたって上記ハイブリッド支持基板の表層を酸化した。
【０１４２】
次に、前述した例に記載したように、プラズマ活性化、接合、およびソース基板背面の除去を実行した。最後に、連続して以下の構造を有する複合構造体を形成した。
・支持基板
・１５０ｎｍの酸化珪素絶縁体
・９０ｎｍのＳｉ層
・２０ｎｍの酸化物層
・５ｎｍのＨｆＯ２層
・最終Ｇｅ層
【実施例５】
【０１４３】
埋め込み絶縁層の各々が薄い二重ＳＯＩタイプの基板の準備
【０１４４】
実施例１を一回実行した後、二回目に、実施例１の方法の最後に一回目で得たＳＯＩ基板を支持基板として使用した。
【０１４５】
したがって、連続して以下のものを含む複合基板が得られた。
・支持基板
・２５ｎｍの酸化珪素絶縁体
・５０ｎｍのＳｉ層
・２５ｎｍの酸化珪素層
・５０ｎｍの最終シリコン層
【０１４６】
実施例４および実施例５により得られた複合基板は、最終的なＦＧＡタイプ処理を用いて達成することができないであろう界面の各々で、最も深い位置でも、良好な電気特性を備えるものであった。
【図面の簡単な説明】
【０１４７】
【図１Ａ】既知の従来例によるＳＯＩタイプの基板の作製におけるステップを表す図である。
【図１Ｂ】既知の従来例によるＳＯＩタイプの基板の作製におけるステップを表す図である。
【図１Ｃ】既知の従来例によるＳＯＩタイプの基板の作製におけるステップを表す図である。
【図１Ｄ】既知の従来例によるＳＯＩタイプの基板の作製におけるステップを表す図である。
【図１Ｅ】既知の従来例によるＳＯＩタイプの基板の作製におけるステップを表す図である。
【図２Ａ】本発明の第１の実施形態による作製方法におけるステップを表す図である。
【図２Ｂ】本発明の第１の実施形態による作製方法におけるステップを表す図である。
【図２Ｃ】本発明の第１の実施形態による作製方法におけるステップを表す図である。
【図２Ｄ】本発明の第１の実施形態による作製方法におけるステップを表す図である。
【図２Ｅ】本発明の第１の実施形態による作製方法におけるステップを表す図である。
【図３Ａ】図２Ａ〜図２Ｅに示す方法の変形例を表す図である。
【図３Ｂ】図２Ａ〜図２Ｅに示す方法の変形例を表す図である。
【図３Ｃ】図２Ａ〜図２Ｅに示す方法の変形例を表す図である。
【図３Ｄ】図２Ａ〜図２Ｅに示す方法の変形例を表す図である。
【図３Ｅ】図２Ａ〜図２Ｅに示す方法の変形例を表す図である。
【図４】直径が異なる２つの基板に対して、プラズマ活性化処理後に変更された絶縁層の厚みｅｍｐと、上記プラズマを発生するように適応された出力密度Ｄｐとの関係を示すグラフである。
【図５】「トンネル」距離を示す図２Ｅおよび図３Ｅの拡大図である。
【符号の説明】
【０１４８】
１…支持基板、２…ソース基板、３…最終絶縁層、４…複合基板、５…接合界面、２０…活性層、２２…ウィークゾーン、３１，３２…絶縁層、３１０，３２０…自由面、３１１，３２１…界面。
【図１Ａ】
0004718425.tif 000002
【図１Ｂ】
0004718425.tif 000003
【図１Ｃ】
0004718425.tif 000004
【図１Ｄ】
0004718425.tif 000005
【図１Ｅ】
0004718425.tif 000006
【図２Ａ】
0004718425.tif 000007
【図２Ｂ】
0004718425.tif 000008
【図２Ｃ】
0004718425.tif 000009
【図２Ｄ】
0004718425.tif 000010
【図２Ｅ】
0004718425.tif 000011
【図３Ａ】
0004718425.tif 000012
【図３Ｂ】
0004718425.tif 000013
【図３Ｃ】
0004718425.tif 000014
【図３Ｄ】
0004718425.tif 000015
【図３Ｅ】
0004718425.tif 000016
【図４】
0004718425.tif 000017
【図５】
0004718425.tif 000018