(57)【特許請求の範囲】
【請求項１】
積層基板内の異なる層に形成された第１および第２のグランド導体と、上記第１および第２のグランド導体に挟まれた層に配置され、ローパスフィルタ特性を有する回路に相当する導体パターンとを備え、上記ローパスフィルタ特性を有する導体パターンのうちの上記第１および第２のグランド導体との間に容量を形成する導体パターンを、
上記第１のグランド導体に対向するように第１の導体パターンを配置するとともに、上記第２のグランド導体に対向するように第２の導体パターンを配置し、上記第１および第２の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と上記第１および第２のグランド導体との間に寄生容量が形成されないように、上記回路のその他の素子に対応する導体パターンの全体と上記第１および第２のグランド導体との間に配置したことを特徴とする積層高周波フィルタ。
【請求項２】
積層基板内の異なる層に形成された第１および第２のグランド導体と、上記第１および第２のグランド導体に挟まれた層に配置され、ローパスフィルタ特性を有する回路に相当する導体パターンとを備え、上記ローパスフィルタ特性を有する回路のうちの上記第１および第２のグランド導体との間に容量を形成し、並列のコンデンサに対応する導体パターンを、
上記第１のグランド導体に対向するように第１および第３の導体パターンを配置するとともに、上記第２のグランド導体に対向するように第２および第４の導体パターンを配置し、上記第１および第２の導体パターンを電気的に直接接続するとともに、上記第３および第４の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と上記第１および第２のグランド導体との間に寄生容量が形成されないように、上記回路のその他の素子に対応する導体パターンの全体と上記第１および第２のグランド導体との間に配置したことを特徴とする積層高周波フィルタ。
【請求項３】
積層基板内の異なる層に形成された第１および第２のグランド導体と、上記第１および第２のグランド導体に挟まれた層に配置され、有極ローパスフィルタ特性を有する回路に相当する導体パターンとを備え、上記有極ローパスフィルタ特性を有する回路のうちの上記第１および第２のグランド導体との間に容量を形成し、並列のコンデンサに対応する導体パターンを、
上記第１のグランド導体に対向するように第１および第３の導体パターンを配置するとともに、上記第２のグランド導体に対向するように第２および第４の導体パターンを配置し、上記第１および第２の導体パターンを電気的に直接接続するとともに、上記第３および第４の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と上記第１および第２のグランド導体との間に寄生容量が形成されないように、上記回路のその他の素子に対応する導体パターンの全体と上記第１および第２のグランド導体との間に配置したことを特徴とする積層高周波フィルタ。
【請求項４】
積層基板内の異なる層に形成された第１および第２のグランド導体と、上記第１および第２のグランド導体に挟まれた層に配置され、ハイパスフィルタ特性を有する回路に相当する導体パターンとを備え、上記ハイパスフィルタ特性を有する回路のうちの上記第１および第２のグランド導体との間に容量を形成し、並列のコンデンサに対応する導体パターンを、
上記第１のグランド導体に対向するように第１および第３の導体パターンを配置するとともに、上記第２のグランド導体に対向するように第２および第４の導体パターンを配置し、上記第１および第２の導体パターンを電気的に直接接続するとともに、上記第３および第４の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と上記第１および第２のグランド導体との間に寄生容量が形成されないように、上記回路のその他の素子に対応する導体パターンの全体と上記第１および第２のグランド導体との間に配置したことを特徴とする積層高周波フィルタ。
【請求項５】
請求項１から請求項３のうちのいずれか１項記載の積層高周波フィルタと、請求項４記載の積層高周波フィルタとを組み合せたことを特徴とする積層高周波フィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、多層基板内に構成された小型で高性能な積層高周波フィルタに関するものである。
【０００２】
【従来の技術】
図１３は例えば特開平７−２６３９０８号公報に示された従来の多層基板ローパスフィルタを示す斜視図、図１４はその断面図であり、図において、５０１はストリップ導体、５０２〜５０４はコンデンサ導体、５０５〜５０９はグランド導体、５１０はビア、５１１〜５２０は誘電体層である。ここで、ストリップ導体５０１はインダクタの役割を果たしている。
【０００３】
次に動作について説明する。
ストリップ導体５０１は、グランド導体５０７，５０８との間の寄生容量を含むπ型の等価回路として表すことができる。
図１５は従来の多層基板ローパスフィルタの等価回路を示す回路図であり、５２１〜５２３はコンデンサ、５２４はインダクタ、５２５，５２６は寄生容量である。この回路において、寄生容量５２５，５２６が計算できれば、３次のローパスフィルタ特性を持つ回路を容易に設計することができる。
【０００４】
【発明が解決しようとする課題】
従来の積層高周波フィルタは以上のように構成されているので、各素子間による寄生容量の発生を回避するために、各々の素子の間にグランド導体５０６〜５０８を設けており、高さ方向に大型化してしまう。
また、寄生容量５２５，５２６がグランド導体５０７，５０８との間に発生してしまうため、ローパスフィルタのようにコンデンサが信号線とグランドとの間に並列に配置される回路にしか適用することができない。
さらに、発生する寄生容量５２５，５２６は、設計時のコンデンサ５２１，５２２の容量に比べて小さいので、それのみでは設計時の所望の容量を得ることはできず、他のコンデンサと組にして設計しなければならない。そのため、偶数次のローパスフィルタのように、初段か最終段がインダクタとなる回路では、不要の容量がインダクタの前後に発生し、所望の特性が得られないなどの課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、小型でローパスフィルタの他のフィルタにも適用可能な積層高周波フィルタを得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る積層高周波フィルタは、ローパスフィルタ特性を有する導体パターンのうちの第１および第２のグランド導体との間に容量を形成する導体パターンを、第１のグランド導体に対向するように第１の導体パターンを配置するとともに、第２のグランド導体に対向するように第２の導体パターンを配置し、第１および第２の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に寄生容量が形成されないように、上記回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に配置するようにしたものである。
【０００８】
この発明に係る積層高周波フィルタは、ローパスフィルタ特性を有する回路のうちの第１および第２のグランド導体との間に容量を形成し、並列のコンデンサに対応する導体パターンを、第１のグランド導体に対向するように第１および第３の導体パターンを配置するとともに、第２のグランド導体に対向するように第２および第４の導体パターンを配置し、第１および第２の導体パターンを電気的に直接接続するとともに、第３および第４の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に寄生容量が形成されないように、回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に配置するようにしたものである。
【０００９】
この発明に係る積層高周波フィルタは、有極ローパスフィルタ特性を有する回路のうちの第１および第２のグランド導体との間に容量を形成し、並列のコンデンサに対応する導体パターンを、第１のグランド導体に対向するように第１および第３の導体パターンを配置するとともに、第２のグランド導体に対向するように第２および第４の導体パターンを配置し、第１および第２の導体パターンを電気的に直接接続するとともに、第３および第４の導体パターンを電気的に直接接続し、回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に寄生容量が形成されないように、回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に配置するようにしたものである。
【００１０】
この発明に係る積層高周波フィルタは、ハイパスフィルタ特性を有する回路のうちの第１および第２のグランド導体との間に容量を形成し、並列のコンデンサに対応する導体パターンを、第１のグランド導体に対向するように第１および第３の導体パターンを配置するとともに、第２のグランド導体に対向するように第２および第４の導体パターンを配置し、第１および第２の導体パターンを電気的に直接接続するとともに、第３および第４の導体パターンを電気的に直接接続し、回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に寄生容量が形成されないように、回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に配置するようにしたものである。
【００１１】
この発明に係る積層高周波フィルタは、請求項１から請求項３のうちのいずれか１項記載の積層高周波フィルタと、請求項４記載の積層高周波フィルタとを組み合せるようにしたものである。
【００１２】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による積層高周波フィルタを示す斜視図、図２はその断面図、図３はその平面図、図４はその等価回路を示す回路図であり、図において、１は第１層の誘電体、２は第２層の誘電体、３は第３層の誘電体、４は第４層の誘電体である。５ａは第１層の誘電体１の外側に設けられた第１のグランド導体、５ｂは第４層の誘電体４の外側に設けられた第２のグランド導体である。６ａは第２層の誘電体２に設けられた第１のコンデンサの一部、６ｂは第４層の誘電体４に設けられた第１のコンデンサの一部、７ａは第２層の誘電体２に設けられた第２のコンデンサの一部、７ｂは第４層の誘電体４に設けられた第２のコンデンサの一部である。８は第３層の誘電体３に設けられた第１のインダクタ、９は第３層の誘電体３に設けられた第２のインダクタである。１０は異なる層の導体を接続する導体ビア、１１は第１の入出力端子、１２は第２の入出力端子である。
また、図４において、１３は第１のコンデンサ、１４は第２のコンデンサ、１５は第１のインダクタ、１６は第２のインダクタ、１７は第１のコンデンサ６ａ，６ｂと第１のインダクタ８との間に発生される寄生容量、１８は第２のコンデンサ７ａ，７ｂと第２のインダクタ９との間に発生される寄生容量である。
【００１３】
第１のコンデンサ６ａ，６ｂは、それぞれ導体ビア１０により接続されている。第２のコンデンサ７ａ，７ｂは、それぞれ導体ビア１０により接続されている。また、この第２のコンデンサ７ａ，７ｂは、第２の入出力端子１２と導体ビア１０により接続されている。第１のインダクタ８の一端は、第１の入出力端子１１であり、もう一端は、導体ビア１０により第１のコンデンサ６ａに接続されている。第２のインダクタ９の一端は、導体ビア１０により第１のコンデンサ６ａに接続され、もう一端は、導体ビア１０により第２のコンデンサ７ａに接続されている。また、第１のインダクタ８は、第１のコンデンサ６ａ，６ｂに挟まれるように配置され、第２のインダクタ９は、第２のコンデンサ７ａ，７ｂに挟まれるように配置されている。
このように、２つのコンデンサと、２つのインダクタが構成されているので、グランド導体とインダクタとの間には寄生容量が発生せず、第１のコンデンサ６ａ，６ｂと第１のインダクタ８との間と、第２のコンデンサ７ａ，７ｂと第２のインダクタ９との間にだけ寄生容量が発生する。したがって、等価回路は、図４に示したようになる。
【００１４】
次に動作について説明する。
図４に示した回路は、低い周波数では、インダクタは低抵抗、コンデンサは高抵抗として振る舞うため、ローパスフィルタとして働く。
また、このような回路構成のローパスフィルタは、例えば、Ｍａｔｔｈａｅｉ  他著の“Ｍｉｃｒｏｗａｖｅ  ｆｉｌｔｅｒｓ，ｉｍｐｅｄａｎｃｅ−ｍａｔｃｈｉｎｇ  ｎｅｔｗｏｒｋｓ，ａｎｄ  ｃｏｕｐｌｉｎｇ  ｓｔｒｕｃｔｕｒｅｓ”にあるような方法により容易に設計できる。寄生容量１７，１８は、構造が決まれば計算できるので、予め設計に盛り込むことができ、得られた回路の特性は、等価回路により計算されたものとほぼ等しくなる。このため設計が容易になる。
【００１５】
以上のように、この実施の形態１によれば、第１のインダクタ８は、第１のコンデンサ６ａ，６ｂに、また、第２のインダクタ９は、第２のコンデンサ７ａ，７ｂに挟まれるように配置されているので、第１および第２のグランド導体５ａ，５ｂと第１および第２のインダクタ８，９との間には寄生容量が発生せず、第１のインダクタ８と第１のコンデンサ６ａ，６ｂとの間と、第２のインダクタ９と第２のコンデンサ７ａ，７ｂとの間にだけ寄生容量１７，１８が発生するので、第１および第２のインダクタ８，９をグランド導体で挟まなくても良く、積層高周波フィルタ全体を小型化できる。その結果、偶数次のローパスフィルタにも適用することができる。
また、ローパスフィルタ以外にも、寄生容量１７，１８を等価回路に置き換えた場合に所望の特性が得られるような回路にも適用することができる。
【００１６】
なお、この実施の形態１によれば、第１および第２のグランド導体５ａ，５ｂに挟まれた構造の積層高周波フィルタについて説明したが、第２のグランド導体５ｂだけを削除したり、第２のグランド導体５ｂ、第１および第２のコンデンサ６ｂ，７ｂ、および第１および第２のコンデンサ６ｂ，７ｂを接続する導体ビア１０を削除しても同様な効果を奏する。
【００１７】
実施の形態２．
図５はこの発明の実施の形態２による積層高周波フィルタを示す斜視図、図６はその断面図、図７はその平面図、図８はその等価回路を示す回路図であり、図において、１０１は第１層の誘電体、１０２は第２層の誘電体、１０３は第３層の誘電体、１０４は第４層の誘電体である。１０５ａは第１層の誘電体１０１の外側に設けられた第１のグランド導体、１０５ｂは第４層の誘電体１０４の外側に設けられた第２のグランド導体である。１０６ａは第２層の誘電体１０２に設けられた第１のコンデンサの一部、１０６ｂは第４層の誘電体１０４に設けられた第１のコンデンサの一部、１０７ａは第２層の誘電体１０２に設けられた第２のコンデンサの一部、１０７ｂは第４層の誘電体１０４に設けられた第２のコンデンサの一部である。１０８は第３層の誘電体１０３に設けられた第１のインダクタ、１０９は第３層の誘電体１０３に設けられた第２のインダクタである。１１０は異なる層の導体を接続する導体ビア、１１１は第１の入出力端子、１１２は第２の入出力端子である。１２１は第１の入出力端子１１１と第１のインダクタ１０８との間に設けられた第３のコンデンサ、１２２は第２のインダクタ１０９の一端に設けられた第４のコンデンサである。
また、図８において、１１３は第１のコンデンサ、１１４は第２のコンデンサ、１１５は第１のインダクタ、１１６は第２のインダクタ、１１７は第１のコンデンサ１０６ａ，１０６ｂと第１のインダクタ１０８との間に発生される寄生容量、１１８は第２のコンデンサ１０７ａ，１０７ｂと第２のインダクタ１０９との間に発生される寄生容量、１１９は第３のコンデンサ、１２０は第４のコンデンサである。
【００１８】
第１のコンデンサ１０６ａ，１０６ｂは、それぞれ導体ビア１１０により接続されている。第２のコンデンサ１０７ａ，１０７ｂは、それぞれ導体ビア１１０により接続されている。また、この第２のコンデンサ１０７ａ，１０７ｂは、第２の入出力端子１１２と導体ビア１１０により接続されている。第１のインダクタ１０８の一端は、第３のコンデンサ１２１を介して第１の入出力端子１１１と接続されており、もう一端は、導体ビア１１０により第１のコンデンサ１０６ａに接続されている。第２のインダクタ１０９の一端は、第４のコンデンサ１２２を介して導体ビア１１０により第１のコンデンサ１０６ａに接続され、もう一端は、導体ビア１１０により第２のコンデンサ１０７ａに接続されている。また、第１のインダクタ１０８と第３のコンデンサ１２１は、第１のコンデンサ１０６ａ，１０６ｂに挟まれるように配置され、第２のインダクタ１０９と第４のコンデンサ１２２は、第２のコンデンサ１０７ａ，１０７ｂに挟まれるように配置されている。
このように、４つのコンデンサと、２つのインダクタが構成されているので、グランド導体とインダクタとの間には寄生容量が発生せず、また、第３のコンデンサ１２１と第４のコンデンサ１２２もグランド導体との間には寄生容量が発生しない。そのため、第１のコンデンサ１０６ａ，１０６ｂと第１のインダクタ１０８との間と、第２のコンデンサ１０７ａ，１０７ｂと第２のインダクタ１０９との間にだけ寄生容量が発生する。したがって、等価回路は、図８に示したようになる。
【００１９】
次に動作について説明する。
図８に示した回路は、低い周波数では、インダクタは低抵抗、コンデンサは高抵抗として振る舞うため、ローパスフィルタとして働く。第３のコンデンサ１１９と第１のインダクタ１１５の値を上手に選ぶことにより、通過帯域では減衰せずに通過し、減衰させたい周波数帯域では第３のコンデンサ１１９と第１のインダクタ１１５が共振し、開放状態となることで減衰極を持つ（有極）ローパスフィルタが実現できる。これらの特性は、第４のコンデンサ１２０と第２のインダクタ１１６によっても実現可能であり、場合によっては両方を用いることができる。
また、このような回路構成のローパスフィルタは、例えば、前掲の引用文献にあるような方法により容易に設計できる。寄生容量１１７，１１８は、構造が決まれば計算できるので、予め設計に盛り込むことができ、得られた回路の特性は、等価回路により計算されたものとほぼ等しくなる。このため設計が容易になる。
【００２０】
以上のように、この実施の形態２によれば、第１のインダクタ１０８および第３のコンデンサ１２１は、第１のコンデンサ１０６ａ，１０６ｂに、また、第２のインダクタ１０９および第４のコンデンサ１２２は、第２のコンデンサ１０７ａ，１０７ｂに挟まれるように配置されているので、第１および第２のグランド導体１０５ａ，１０５ｂと第１および第２のインダクタ１０８，１０９との間、第１および第２のグランド導体１０５ａ，１０５ｂと第３および第４のコンデンサ１２１，１２２との間には寄生容量が発生せず、第１のインダクタ１０８と第１のコンデンサ１０６ａ，１０６ｂとの間と、第２のインダクタ１０９と第２のコンデンサ１０７ａ，１０７ｂとの間にだけ寄生容量１１７，１１８が発生するので、第１および第２のインダクタ１０８，１０９、および第３および第４のコンデンサ１２１，１２２をグランド導体で挟まなくても良く、積層高周波フィルタ全体を小型化できる。その結果、偶数次の有極ローパスフィルタにも適用することができる。
また、有極ローパスフィルタ以外にも、寄生容量１１７，１１８を等価回路に置き換えた場合に所望の特性が得られるような回路にも適用することができる。
【００２１】
なお、この実施の形態２によれば、第１および第２のグランド導体１０５ａ，１０５ｂに挟まれた構造の積層高周波フィルタについて説明したが、第２のグランド導体１０５ｂだけを削除したり、第２のグランド導体１０５ｂ、第１および第２のコンデンサ１０６ｂ，１０７ｂ、および第１および第２のコンデンサ１０６ｂ，１０７ｂを接続する導体ビア１１０を削除しても同様な効果を奏する。
【００２２】
実施の形態３．
図９はこの発明の実施の形態３による積層高周波フィルタを示す斜視図、図１０はその断面図、図１１はその平面図、図１２はその等価回路を示す回路図であり、図において、２００は第１層の誘電体、２０１は第２層の誘電体、２０２は第３層の誘電体、２０３は第４層の誘電体、２０４は第５層の誘電体である。２０５ａは第１層の誘電体２００の外側に設けられた第１のグランド導体、２０５ｂは第５層の誘電体２０４の外側に設けられた第２のグランド導体である。２０６ａは第２層の誘電体２０１に設けられた第１のコンデンサの一部、２０６ｂは第５層の誘電体２０４に設けられた第１のコンデンサの一部、２０７ａは第２層の誘電体２０１に設けられた第２のコンデンサの一部、２０７ｂは第５層の誘電体２０４に設けられた第２のコンデンサの一部である。２０８は第４層の誘電体２０３に設けられた第１のインダクタ、２０９は第３層の誘電体２０２に設けられた第２のインダクタである。２１０は異なる層の導体を接続する導体ビア、２１１は第１の入出力端子、２１２は第２の入出力端子である。２２１ａは第３層の誘電体２０２に設けられた第３のコンデンサの一部、２２１ｂは第４層の誘電体２０３に設けられた第３のコンデンサの一部、２２２ａは第３層の誘電体２０２に設けられた第４のコンデンサの一部、２２２ｂは第４層の誘電体２０３に設けられた第４のコンデンサの一部である。
また、図１２において、２３４は第１のコンデンサ、２３５は第２のコンデンサ、２３２は第１のインダクタ、２３３は第２のインダクタ、２３０は第３のコンデンサ、２３１は第４のコンデンサ、２３６は第１のコンデンサ２０６ａ，２０６ｂと第３のコンデンサ２２１ａ，２２１ｂとの間に発生される寄生容量、２３７は第２のコンデンサ２０７ａ，２０７ｂと第４のコンデンサ２２２ａ，２２２ｂとの間に発生される寄生容量、２３８は第１のインダクタ２０８と第１および第２のグランド導体２０５ａ，２０５ｂとの間に発生される寄生容量、２３９は第２のインダクタ２０９と第１および第２のグランド導体２０５ａ，２０５ｂとの間に発生される寄生容量である。
【００２３】
第１のコンデンサ２０６ａ，２０６ｂは、それぞれ導体ビア２１０により接続されている。第２のコンデンサ２０７ａ，２０７ｂは、それぞれ導体ビア２１０により接続されている。第３のコンデンサ２２１ａ，２２１ｂは、第１のコンデンサ２０６ａ，２０６ｂに挟まれるように配置され、第４のコンデンサ２２２ａ，２２２ｂは、第２のコンデンサ２０７ａ，２０７ｂに挟まれるように配置されている。第３のコンデンサ２２１ａは、入出力端子２１１に接続されている。第４のコンデンサ２２２ａは、入出力端子２１２に接続され、その途中で第２のインダクタ２０９の一端と接続され、さらに、導体ビア２１０により第２のコンデンサ２０７ａに接続されている。第３のコンデンサ２２１ｂは、第４のコンデンサ２２２ｂに接続され、その途中で第１のインダクタ２０８の一端と接続され、さらに、導体ビア２１０により第１のコンデンサ２０６ａに接続されている。さらに、第１のインダクタ２０８および第２のインダクタ２０９のもう一端は、導体ビア２１０により第２のグランド導体２０５ｂに接続されている。
このように、４つのコンデンサと、２つのインダクタが構成されているので、第３のコンデンサ２２１ａ，２２１ｂと第４のコンデンサ２２２ａ，２２２ｂは、グランド導体２０５ａ，２０５ｂとの間に寄生容量が発生しない。そのため、第１のコンデンサ２０６ａ，２０６ｂと第３のコンデンサ２２１ａ，２２１ｂとの間と、第２のコンデンサ２０７ａ，２０７ｂと第４のコンデンサ２２２ａ，２２２ｂとの間と、第１のインダクタ２０８と第１および第２のグランド導体２０５ａ，２０５ｂとの間と、第２のインダクタ２０９と第１および第２のグランド導体２０５ａ，２０５ｂとの間とにだけ寄生容量が発生する。したがって、等価回路は、図１２に示したようになる。
【００２４】
次に動作について説明する。
図１２に示した回路は、低い周波数では、インダクタは低抵抗、コンデンサは高抵抗として振る舞うため、ハイパスフィルタとして働く。
また、このような回路構成のハイパスフィルタは、例えば、前掲の引用文献にあるような方法により容易に設計できる。ただし、第１のコンデンサ２３４と第１のインダクタ２３２の値は、運用周波数において、その合成した値が所望のインダクタンス値になるようにする。また、第２のコンデンサ２３５と第２のインダクタ２３３の値は、運用周波数において、その合成した値が所望のインダクタンス値になるようにする。寄生容量２３６〜２３９は、構造が決まれば計算できるので、予め設計に盛り込むことができ、得られた回路の特性は、等価回路により計算されたものとほぼ等しくなる。このため設計が容易になる。
【００２５】
以上のように、この実施の形態３によれば、第３のコンデンサ２２１ａ，２２１ｂは、第１のコンデンサ２０６ａ，２０６ｂに挟まれるように配置され、第４のコンデンサ２２２ａ，２２２ｂは、第２のコンデンサ２０７ａ，２０７ｂに挟まれるように配置されているので、第１および第２のグランド導体２０５ａ，２０５ｂと第３のコンデンサ２２１ａ，２２１ｂとの間、第１および第２のグランド導体２０５ａ，２０５ｂと第４のコンデンサ２２２ａ，２２２ｂとの間には寄生容量が発生せず、第１のコンデンサ２０６ａ，２０６ｂと第３のコンデンサ２２１ａ，２２１ｂとの間と、第２のコンデンサ２０７ａ，２０７ｂと第４のコンデンサ２２２ａ，２２２ｂとの間と、第１のインダクタ２０８と第１および第２のグランド導体２０５ａ，２０５ｂとの間と、第２のインダクタ２０９と第１および第２のグランド導体２０５ａ，２０５ｂとの間にだけ寄生容量２３６〜２３９が発生するので、第１および第２のインダクタ２０８，２０９、第３のコンデンサ２２１ａ，２２１ｂ、および第４のコンデンサ２２２ａ，２２２ｂをグランド導体で挟まなくても良く、積層高周波フィルタ全体を小型化できる。その結果、寄生容量２３６〜２３９は、フィルタの入力側のグランドとの間に発生することはないので、ハイパスフィルタにも適用することができる。
【００２６】
なお、この実施の形態３によれば、第１および第２のグランド導体２０５ａ，２０５ｂに挟まれた構造の積層高周波フィルタについて説明したが、第２のグランド導体２０５ｂだけを削除したり、第２のグランド導体２０５ｂ、第１および第２のコンデンサ２０６ｂ，２０７ｂ、および第１および第２のコンデンサ２０６ｂ，２０７ｂを接続する導体ビア２１０を削除しても同様な効果を奏する。
また、この実施の形態３によれば、第１および第２のインダクタ２０８，２０９を、第１のコンデンサ２０６ａ，２０６ｂおよび第２のコンデンサ２０７ａ，２０７ｂに挟まれないように配置したが、挟まれるように配置しても良く、同様な効果を奏する。
【００２７】
さらに、上記実施の形態１または２に示した積層高周波フィルタと、この実施の形態３に示した積層高周波フィルタとを組み合せても良い。
【００２９】
【発明の効果】
この発明によれば、ローパスフィルタ特性を有する導体パターンのうちの第１および第２のグランド導体との間に容量を形成する導体パターンを、第１のグランド導体に対向するように第１の導体パターンを配置するとともに、第２のグランド導体に対向するように第２の導体パターンを配置し、第１および第２の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に寄生容量が形成されないように、上記回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に配置するように構成したので、上記回路のその他の素子に対応する導体パターン間にグランド導体を設ける必要がなくなり、積層高周波フィルタ全体を小型に構成することができる。また、上記回路のその他の素子に対応する導体パターンの寄生容量は、グランド導体との間ではなく、容量を形成する導体パターンとの間に発生するので、ローパスフィルタの他のフィルタにも適用することができる効果がある。
【００３０】
この発明によれば、ローパスフィルタ特性を有する回路のうちの第１および第２のグランド導体との間に容量を形成し、並列のコンデンサに対応する導体パターンを、第１のグランド導体に対向するように第１および第３の導体パターンを配置するとともに、第２のグランド導体に対向するように第２および第４の導体パターンを配置し、第１および第２の導体パターンを電気的に直接接続するとともに、第３および第４の導体パターンを電気的に直接接続し、上記回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に寄生容量が形成されないように、回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に配置するように構成したので、その他の素子に対応する導体パターン間にグランド導体を設ける必要がなくなり、積層高周波フィルタ全体を小型に構成することができる。また、その他の素子に対応する導体パターンの寄生容量は、グランド導体との間ではなく、並列のコンデンサに対応する導体パターンとの間に発生するので、偶数次のローパスフィルタにも適用することができる効果がある。
【００３１】
この発明によれば、有極ローパスフィルタ特性を有する回路のうちの第１および第２のグランド導体との間に容量を形成し、並列のコンデンサに対応する導体パターンを、第１のグランド導体に対向するように第１および第３の導体パターンを配置するとともに、第２のグランド導体に対向するように第２および第４の導体パターンを配置し、第１および第２の導体パターンを電気的に直接接続するとともに、第３および第４の導体パターンを電気的に直接接続し、回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に寄生容量が形成されないように、回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に配置するように構成したので、その他の素子に対応する導体パターン間にグランド導体を設ける必要がなくなり、積層高周波フィルタ全体を小型に構成することができる。また、その他の素子に対応する導体パターンの寄生容量は、グランド導体との間ではなく、コンデンサに対応する導体パターンとの間に発生するので、偶数次の有極ローパスフィルタにも適用することができる効果がある。
【００３２】
この発明によれば、ハイパスフィルタ特性を有する回路のうちの第１および第２のグランド導体との間に容量を形成し、並列のコンデンサに対応する導体パターンを、第１のグランド導体に対向するように第１および第３の導体パターンを配置するとともに、第２のグランド導体に対向するように第２および第４の導体パターンを配置し、第１および第２の導体パターンを電気的に直接接続するとともに、第３および第４の導体パターンを電気的に直接接続し、回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に寄生容量が形成されないように、回路のその他の素子に対応する導体パターンの全体と第１および第２のグランド導体との間に配置するように構成したので、その他の素子に対応する導体パターン間にグランド導体を設ける必要がなくなり、積層高周波フィルタ全体を小型に構成することができる。また、その他の素子に対応する導体パターンの寄生容量は、フィルタの入力側のグランド導体との間に発生することはないので、ハイパスフィルタを構成することができる効果がある。
【００３３】
この発明によれば、請求項１から請求項３のうちのいずれか１項記載の積層高周波フィルタと、請求項４記載の積層高周波フィルタとを組み合せるように構成したので、小型で所望の特性を有するローパスフィルタおよびハイパスフィルタの直列回路を得ることができる効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による積層高周波フィルタを示す斜視図である。
【図２】  この発明の実施の形態１による積層高周波フィルタを示す断面図である。
【図３】  この発明の実施の形態１による積層高周波フィルタを示す平面図である。
【図４】  この発明の実施の形態１による積層高周波フィルタの等価回路を示す回路図である。
【図５】  この発明の実施の形態２による積層高周波フィルタを示す斜視図である。
【図６】  この発明の実施の形態２による積層高周波フィルタを示す断面図である。
【図７】  この発明の実施の形態２による積層高周波フィルタを示す平面図である。
【図８】  この発明の実施の形態２による積層高周波フィルタの等価回路を示す回路図である。
【図９】  この発明の実施の形態３による積層高周波フィルタを示す斜視図である。
【図１０】  この発明の実施の形態３による積層高周波フィルタを示す断面図である。
【図１１】  この発明の実施の形態３による積層高周波フィルタを示す平面図である。
【図１２】  この発明の実施の形態３による積層高周波フィルタの等価回路を示す回路図である。
【図１３】  従来の多層基板ローパスフィルタを示す斜視図である。
【図１４】  従来の多層基板ローパスフィルタを示す断面図である。
【図１５】  従来の多層基板ローパスフィルタの等価回路を示す回路図である。
【符号の説明】
１，１０１，２００  第１層の誘電体、２，１０２，２０１  第２層の誘電体、３，１０３，２０２  第３層の誘電体、４，１０４，２０３  第４層の誘電体、５ａ，１０５ａ，２０５ａ  第１のグランド導体、５ｂ，１０５ｂ，２０５ｂ  第２のグランド導体、６ａ，６ｂ，１３，１０６ａ，１０６ｂ，１１３，２０６ａ，２０６ｂ，２３４  第１のコンデンサ、７ａ，７ｂ，１４，１０７ａ，１０７ｂ，１１４，２０７ａ，２０７ｂ，２３５  第２のコンデンサ、８，１５，１０８，１１５，２０８，２３２  第１のインダクタ、９，１６，１０９，１１６，２０９，２３３  第２のインダクタ、１０，１１０，２１０  導体ビア、１１，１１１，２１１  第１の入出力端子、１２，１１２，２１２  第２の入出力端子、１７，１８，１１７，１１８，２３６〜２３９  寄生容量、１１９，１２１，２２１ａ，２２１ｂ，２３０  第３のコンデンサ、１２０，１２２，２２２ａ，２２２ｂ，２３１  第４のコンデンサ、２０４  第５層の誘電体。
【図１】
0004846127.tif 000002
【図２】
0004846127.tif 000003
【図３】
0004846127.tif 000004
【図４】
0004846127.tif 000005
【図５】
0004846127.tif 000006
【図６】
0004846127.tif 000007
【図７】
0004846127.tif 000008
【図８】
0004846127.tif 000009
【図９】
0004846127.tif 000010
【図１０】
0004846127.tif 000011
【図１１】
0004846127.tif 000012
【図１２】
0004846127.tif 000013
【図１３】
0004846127.tif 000014
【図１４】
0004846127.tif 000015
【図１５】
0004846127.tif 000016