(57)【特許請求の範囲】
【請求項１】
ゲート・エミッタ間を流れる充放電電流を制限するゲート抵抗回路を介して外部から入力されるゲート電圧によりスイッチング動作を行う電界効果型半導体装置において、
ゲート電極パッドと該ゲート電極パッドから絶縁されたゲート電極とからなる絶縁ゲート電極部を備えると共に、ゲート抵抗回路を、絶縁ゲート電極部と一体に形成されるように、ゲート電極パッドとゲート電極の間に挿入し、又、ゲート抵抗回路が、第１のゲート抵抗と、第１のゲート抵抗に並列に接続された第２のゲート抵抗及び第１のダイオードの第１の直列回路と、第１のゲート抵抗に並列に接続された第３のゲート抵抗及び第２のダイオードの第２の直列回路とを備え、更に、第１のダイオードのアノードをゲート電極に接続すると共に、第２のダイオードのカソードをゲート電極に接続し、第１のダイオード及び第２のダイオードの各々として働くダイオードにおいて上記充放電電流によって発生する順方向電圧を、電界効果型半導体装置の閾値電圧以上に設定するために、ダイオードを複数個直列接続した電界効果型半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、絶縁ゲートのゲート電流を制限するゲート抵抗回路を備えた電界効果型半導体装置及びその製造方法に関し、特に、ゲート抵抗回路及びその製造方法に関するものである。
【０００２】
【従来の技術】
例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）のような電界効果型半導体装置を備えた主回路と、該主回路の動作を制御する制御用ＩＣを備えた制御回路とを、一つの装置に組込んだパワーモジュールが、モータ等を制御するインバータ装置等に応用されている。以下に、図１４乃至図１６を参照して、従来のＩＧＢＴ及び該ＩＧＢＴを搭載したパワーモジュールを説明する。
【０００３】
図１４の従来のパワーモジュールにおいて、主回路パターン（不図示）と制御回路パターン（不図示）が、絶縁基板１の一方の主面に形成され、以下の部品を含む。電界効果型半導体装置であるＩＧＢＴ２が、主回路パターン上に配設されると共に、絶縁ゲートＧとエミッタＥ間に容量Ｃｇｅ（不図示）を有する。又、フライホイールダイオード（ＦＷＤ）３がＩＧＢＴ２と逆方向に、且つ、並列に接続されている。更に、ＩＧＢＴ２を制御する制御用ＩＣ４が制御回路パターン上に配設されている。
【０００４】
又、ゲート抵抗回路５が、制御用ＩＣ４の出力端子４ａとＩＧＢＴ２の絶縁ゲート端子（ゲートパッド）２Ａの間に挿入されている。ゲート抵抗回路５は、制御用ＩＣ４の出力端子４ａから出力される制御電圧Ｖｄのオンとオフにより、夫々、発生して、ＩＧＢＴ２のゲート・エミッタ間に流入する充電電流とゲート・エミッタ間から流出する放電電流を制限する。ゲート抵抗回路５はゲート抵抗６によって構成され、絶縁基板１にはゲート抵抗回路５を配設するパターン領域（不図示）が設けられている。
【０００５】
なお、絶縁基板１上には、主回路パターン上に接合された主回路端子（不図示）、制御回路パターン上に接合された制御回路端子（不図示）等が設けられ、主回路端子及び制御回路端子は、夫々、ＩＧＢＴ２及び制御用ＩＣ４にアルミワイヤ（不図示）で接続されている。更に、パワーモジュールのケース（不図示）が、絶縁基板１を載置したアルミ材からなる金属ベース板（不図示）で形成される底板と、ＩＧＢＴ２や制御用ＩＣ４を囲繞するように上記金属ベース板上に接着された外枠（不図示）とにより構成される。
【０００６】
次に、ＩＧＢＴ２の動作を説明する。ＩＧＢＴ２のエミッタＥとコレクタＣ間に負荷（不図示）を介して電源電圧が印加された状態において、制御電圧Ｖｄをオンして、制御用ＩＣ４の出力端子４ａからＩＧＢＴ２の絶縁ゲートＧへゲート抵抗回路５を介して出力すると、ＩＧＢＴ２のゲート・エミッタ間を充電する電流ＩＧがゲート抵抗６を介してゲート・エミッタ間に流れて、ゲート電圧ＶＧＥが次第に上昇する。ゲート電圧ＶＧＥがその閾値電圧Ｖｔｈを越えると、コレクタＣとエミッタＥ間がオンして、エミッタ電流ＩＥ（コレクタ電流ＩＣ）が流れる。
【０００７】
又、抵抗負荷の場合とインダクタンス負荷の場合のＩＧＢＴ２のターンオフ波形を夫々が表示する図１５（Ａ）と図１５（Ｂ）に示すように、制御電圧Ｖｄをオフにすると、ゲート・エミッタ間の蓄積電荷がゲート抵抗６を介して放電されて、ゲート電圧ＶＧＥが次第に下降する。ゲート電圧ＶＧＥが閾値電圧Ｖｔｈ以下に達すると、コレクタＥとエミッタＥ間がオフして、エミッタ電流ＩＥが遮断される。
【０００８】
なお、制御電圧Ｖｄのオン、オフによるＩＧＢＴ２のゲート電圧ＶＧＥの上昇、下降速度、即ち、ｄｖ／ｄｔは、ゲート抵抗回路５を構成するゲート抵抗６の抵抗値により決定される。そして、ターンオン時において、ｄｖ／ｄｔが大きいと、必然的にエミッタ電流ＩＥの変化速度ｄｉ／ｄｔが大きくなり、ノイズが問題となるが、ターンオフ時においては、ｄｖ／ｄｔが多少大きくてもノイズが問題となることが少ない。従って、このノイズ対策として、ターンオン時におけるｄｖ／ｄｔを抑えるために、ゲート抵抗６の抵抗値が比較的大きな値に設定される。
【０００９】
一方、ゲート抵抗６の抵抗値を比較的大きな値に設定すると、ゲート・エミッタ間の充放電に時間を要し、ターンオフ時間が長くなる、即ち、コレクタ・エミッタ間の電位差が大きい間に大きなエミッタ電流ＩＥが流れる時間が長くなる。抵抗負荷の場合のＩＧＢＴ２のターンオフ波形を示す図１５（Ａ）とインダクタンス負荷の場合のＩＧＢＴ２のターンオフ波形を示す図１５（Ｂ）の比較より明らかなように、特に、図１５（Ｂ）のインダクタンス負荷時に、ＩＧＢＴ２の熱損失が大きくなり、ＩＧＢＴ２が熱破壊する恐れがある。
【００１０】
従って、ターンオン時にはｄｖ／ｄｔを抑えてｄｉ／ｄｔを小さくし、ターンオフ時にはｄｖ／ｄｔを大きくしてゲート・エミッタ間の蓄積電荷を短時間に放電して、エミッタ電流ＩＥを短時間に遮断することにより、ＩＧＢＴ２の熱損失を低減することが望ましい。この目的のために、図１６に示すように、ゲート抵抗回路５において、ツェナーダイオード７を、大きな抵抗値を有するゲート抵抗６に並列に、且つ、そのアノードＡが絶縁ゲート端子２Ａに接続される向きに挿入したパワーモジュールが知られている。
【００１１】
図１６の従来のパワーモジュールでは、ターンオン時にはゲート・エミッタ間が大きな抵抗値を有するゲート抵抗６を介して充電されるので、ｄｖ／ｄｔを低く抑えることができる一方、ターンオフ時にはゲート・エミッタ間の蓄積電荷がツェナーダイオード７を介して急速に放電されるので、エミッタ電流ＩＥを短時間に遮断できる。しかしながら、ターンオフ時には、ターンオン時と比較してｄｖ／ｄｔの影響が少ないとはいえ、放電があまりに急速であると、大きなｄｖ／ｄｔに起因するノイズが無視できなくなる。
【００１２】
【発明が解決しようとする課題】
図１４の従来のパワーモジュールでは、制御用ＩＣ４から制御電圧Ｖｄがゲート抵抗６を介して絶縁ゲート端子２Ａに出力され、ゲート・エミッタ間はゲート抵抗６を介して充放電されるので、ターンオン時のエミッタ電流ＩＥの急速な変化（ｄｉ／ｄｔ）に起因する高いサージ電圧の発生を抑えるために、ゲート・エミッタ間の充電電流を適正値に制限するためにゲート抵抗６の抵抗値を比較的大きく設定すると、ターンオフ時においてゲート・エミッタ間の蓄積電荷の放電に比較的長時間を要するので、エミッタ電流ＩＥの遮断に長時間を要するから、損失が大きくなる等の問題点があった。
【００１３】
なお、上記問題を解決するために、図１６の従来のパワーモジュールでは、ゲート抵抗６に並列にツェナーダイオード７を挿入して、制御電圧Ｖｄのターンオフ時にゲート・エミッタ間の蓄積電荷をツェナーダイオード７を介して急速に放電している。しかしながら、この時、エミッタ電流ＩＥの急速な変化（ｄｉ／ｄｔ）に起因するサージ電圧が発生する等の問題点があった。
【００１４】
又、ゲート抵抗６によって構成されたゲート抵抗回路５（図１４）又はゲート抵抗６と、ゲート抵抗６に並列に接続されたツェナーダイオード７とにより構成されたゲート抵抗回路５（図１６）が、ＩＧＢＴ２、ＦＷＤ３と制御用ＩＣ４と共に絶縁基板１上に配設されて、絶縁基板１の配線領域を占有するので、絶縁基板１の寸法が大きくなる結果、パワーモジュールの製造費が高くなると共に、回路パターンのインダクタンスが高くなる等の問題点があった。
【００１５】
この発明は、従来技術の上記問題点を解消するために、ターンオン時に高いサージ電圧の発生を抑えると共に、ターンオフ時に負荷損の小さな電界効果型半導体装置（ＩＧＢＴ）を提供することを目的としている。
【００１６】
この発明は、又、絶縁基板上にゲート抵抗専用の設置スペースを不用とすることで絶縁基板を小型化することにより、絶縁基板の回路パターンのインダクタンスを低減する電界効果型半導体装置（ＩＧＢＴ）を提供することを目的としている。
【００１７】
【課題を解決するための手段】
請求項１にかかる、ゲート・エミッタ間を流れる充放電電流を制限するゲート抵抗回路を介して外部から入力されるゲート電圧によりスイッチング動作を行う電界効果型半導体装置は、ゲート電極パッドと該ゲート電極パッドから絶縁されたゲート電極とからなる絶縁ゲート電極部を備えると共に、ゲート抵抗回路を、絶縁ゲート電極部と一体に形成されるように、ゲート電極パッドとゲート電極の間に挿入し、又、ゲート抵抗回路が、第１のゲート抵抗と、第１のゲート抵抗に並列に接続された第２のゲート抵抗及び第１のダイオードの第１の直列回路とを備え、更に、第１のダイオードのアノードをゲート電極に接続したものである。
【００１８】
請求項２にかかる電界効果型半導体装置は、ゲート抵抗回路が、更に、第１のゲート抵抗に並列に接続された第３のゲート抵抗及び第２のダイオードの第２の直列回路を備えると共に、第２のダイオードのカソードをゲート電極に接続したものである。
【００１９】
請求項３にかかる電界効果型半導体装置は、第１のダイオード又は第１のダイオード及び第２のダイオードの各々として働くダイオードにおいて上記充放電電流によって発生する順方向電圧を、電界効果型半導体装置の閾値電圧以上に設定したものである。
【００２０】
請求項４にかかる電界効果型半導体装置は、ダイオードの順方向電圧の上記設定のために、ダイオードを複数個直列接続したものである。
【００２１】
請求項５にかかる電界効果型半導体装置は、ダイオードの順方向電圧の上記設定のために、ダイオードの面積を設定したものである。
【００２２】
請求項６にかかる電界効果型半導体装置は、第１のダイオード又は第１のダイオード及び第２のダイオードの各々として働くダイオードがツェナーダイオードであるものである。
【００２３】
請求項７にかかる電界効果型半導体装置の製造方法は、シリコンウエハのＮ−層の上にＰ型拡散層とゲート酸化膜を形成し、ゲート酸化膜の上にポリシリコン層を形成した後、所定領域のポリシリコン層を除去してＰベース層を形成する第１工程と、ポリシリコン層の一部とゲート酸化膜の一部を露出させ、ボロンの導入と熱拡散により、露出したポリシリコン層にＰ型ポリシリコン層を、Ｐベース層にＰ＋層を形成する第２工程と、Ｐ型ポリシリコン層とＰ＋層を一部を除いて露出させ、砒素の導入と熱拡散により、露出したＰ＋層にＮエミッタ層を、露出したＰ型ポリシリコン層にＮ型ポリシリコンゲートとＮ型ポリシリコン層を形成して、Ｎ型ポリシリコン層に抵抗部を形成すると共に、Ｎ型ポリシリコン層とＰ型ポリシリコン層の非露出部分とを交互に配置した部分に直列接続された複数のダイオードの列からなるダイオード部を形成する第３工程と、Ｎ型ポリシリコンゲート、Ｎ型ポリシリコン層とＰ型ポリシリコン層を覆う層間絶縁層を形成する第４工程と、層間絶縁層の一部を除去して、層間絶縁層の上記除去部と層間絶縁層の上にアルミ電極層を形成し、アルミ電極層の一部を除去して、エミッタ電極、ゲート電極とゲート電極パッドを、抵抗部とダイオード部により構成されるゲート抵抗回路がゲート電極とゲート電極パッドの間に挿入されるように、形成する第５工程とを備える。
【００２４】
【発明の実施の形態】
以下に、この発明の各実施の形態を図面を参照して説明する。図中、図１４乃至図１６の従来例と同じ符号で指定された部品は従来例の部品と同一であるか又は従来例の部品に相当する。
【００２５】
実施の形態１．
この発明の実施の形態１にかかる電力用半導体装置を図１乃至図１２を参照して説明する。
【００２６】
図１は、この発明の実施の形態１にかかる電界効果型半導体装置である絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）２を用いたパワーモジュールを示す。図１において、主回路パターン（不図示）と制御回路パターン（不図示）が、絶縁基板１の一方の主面に形成され、以下の部品を含む。ＩＧＢＴ２が、主回路パターン上に配設されると共に、絶縁ゲートＧとエミッタＥ間に容量Ｃｇｅ（不図示）を有する。又、フライホイールダイオード（ＦＷＤ）３がＩＧＢＴ２と逆方向に、且つ、並列に接続されている。更に、ＩＧＢＴ２を制御する制御用ＩＣ４が制御回路パターン上に配設されている。
【００２７】
又、ゲート抵抗回路５が、ＩＧＢＴ２のゲート電極パッド２ａと該ゲート電極パッド２ａから絶縁されたゲート電極２ｂの間に挿入されている。ゲート抵抗回路５は、制御用ＩＣ４の出力端子４ａから出力される制御電圧Ｖｄのオンとオフにより、夫々、発生して、ＩＧＢＴ２のゲート・エミッタ間に流入する充電電流とゲート・エミッタ間から流出する放電電流を制限する。ゲート抵抗回路５は、第１のゲート抵抗６と、第１のゲート抵抗６に並列に接続されたツェナーダイオード７及び第２のゲート抵抗８の直列回路とにより構成されている。ツェナーダイオード７のカソードＫとアノードＡが、夫々、第２のゲート抵抗８とゲート電極２ｂに接続されている。
【００２８】
なお、絶縁基板１上には、主回路パターン上に接合された主回路端子（不図示）、制御回路パターン上に接合された制御回路端子（不図示）等が設けられ、主回路端子及び制御回路端子は、夫々、ＩＧＢＴ２及び制御用ＩＣ４にアルミワイヤ（不図示）で接続されている。更に、パワーモジュールのケース（不図示）が、絶縁基板１を載置したアルミ材からなる金属ベース板（不図示）で形成される底板と、ＩＧＢＴ２や制御用ＩＣ４を囲繞するように上記金属ベース板上に接着された外枠（不図示）とにより構成される。
【００２９】
次に、図２を参照してＩＧＢＴ２の動作を説明する。ＩＧＢＴ２のエミッタＥとコレクタＣ間に負荷（不図示）を介して電源電圧が印加された状態において、制御用ＩＣ４の出力端子４ａから出力される制御電圧Ｖｄ（オン電圧）が、ＩＧＢＴ２のゲート電極パッド２ａに印加されて、ゲート電極パッド２ａとゲート電極２ｂ間に挿入されたゲート抵抗回路５における第１のゲート抵抗６とゲート電極２ｂを介してゲート・エミッタ間を充電する。
【００３０】
即ち、制御電圧Ｖｄがゲート電極パッド２ａに印加されても、第２のゲート抵抗８はツェナーダイオード７に阻止されて通電しないから、ゲート・エミッタ間への充電電流は第１のゲート抵抗６により制限される。従って、ＩＧＢＴ２のゲート電圧ＶＧＥが所定のｄｖ／ｄｔで次第に上昇する。ゲート電圧ＶＧＥがその閾値電圧Ｖｔｈを超えると、コレクタＣとエミッタＥ間がオンして、エミッタ電流ＩＥ（コレクタ電流ＩＣ）が流れる。
【００３１】
又、制御電圧Ｖｄをオフにすると、ゲート・エミッタ間の蓄積電荷が、第１のゲート抵抗６と共に、ツェナーダイオード７及び第２のゲート抵抗８の直列回路を介して放電されて、ゲート電圧ＶＧＥが次第に下降する。ゲート電圧ＶＧＥが閾値電圧Ｖｔｈ以下に達すると、コレクタＥとエミッタＥ間がオフして、エミッタ電流ＩＥが遮断される。
【００３２】
即ち、制御電圧Ｖｄのオン、オフによるＩＧＢＴ２のゲート電圧ＶＧＥの上昇、下降速度は、ターンオン時には第１のゲート抵抗６により決定され、ターンオフ時には並列接続された第１のゲート抵抗６と第２のゲート抵抗８の合成抵抗で決定される。
【００３３】
従って、第１のゲート抵抗６と第２のゲート抵抗８の抵抗値を夫々適正値に設定することにより、ターンオン時には、ゲート電圧ＶＧＥの上昇速度、即ち、ｄｖ／ｄｔを抑えて、エミッタ電流ＩＥの変化速度ｄｉ／ｄｔを小さくできるから、ｄｉ／ｄｔが大きくなることによる発生するノイズの問題が解決される一方、ターンオフ時には、ゲート電圧ＶＧＥの下降速度を適当に上げて、即ち、ｄｖ／ｄｔ（負極性）を大きくしてゲート・エミッタ間の蓄積電荷を急速に放電することにより、エミッタ電流ＩＥが急速に遮断されるから、ＩＧＢＴ２の熱損失が低減される結果、ＩＧＢＴ２の熱破壊が防止される。
【００３４】
なお、ターンオフ時に、ゲート電圧ＶＧＥがツェナーダイオード７の通電開始の順方向電圧ＶＦ以下に低下すると、第２のゲート抵抗８には放電電流は流れず、第１のゲート抵抗６だけを流れるので、そのｄｖ／ｄｔ値はターンオン時と同じ（極性は逆）となる。従って、図２に示すように、ツェナーダイオード７の順方向電圧ＶＦをゲート電圧ＶＧＥの閾値電圧Ｖｔｈ以上に設定すれば、ゲート電圧ＶＧＥが、放電の前半には急速に下降させられ、放電の後半には緩やかに下降させられるから、ＩＧＢＴ２の熱損失を小さくすると共に、ノイズの発生を抑制することができる。
【００３５】
ツェナーダイオード７の順方向電圧ＶＦがゲート電圧ＶＧＥの閾値電圧Ｖｔｈ以上に設定するように、ツェナーダイオード７は、図１に示すように、直列接続された複数、例えば、３個のツェナーダイオードの列からなるが、代りに、ツェナーダイオード７を、所要面積を有する単一のツェナーダイオードで形成してもよい。
【００３６】
次に、図３及び図４を参照してＩＧＢＴ２の構造を説明する。図３はＩＧＢＴ２の平面図であり、図４（Ａ）と図４（Ｂ）は、夫々、図３のIVＡ−IVＡ線とIVＢ−IVＢ線における断面図である。図３及び図４において、ゲート電極２ｂが、絶縁溝２ｃを介してゲート電極パッド２ａを囲むように形成されている一方、エミッタ電極２ｄが、ゲート電極２ｂにより２分割されていると共に絶縁溝２ｅを介してゲート電極２ｂにより囲まれるように形成されている。
【００３７】
なお、ゲート抵抗回路５を形成する第１のゲート抵抗６と、ツェナーダイオード７及び第２のゲート抵抗８の直列回路とは、ゲート電極パッド２ａとゲート電極２ｂの間に並列に挿入され、且つ、ゲート電極２ｂとゲート電極パッド２ａからなる絶縁ゲート電極部と一体に形成されている。
【００３８】
次に、図５乃至図１２を参照してゲート抵抗回路５を一体に形成したＩＧＢＴ２の製造プロセスを説明する。先ず、図５（Ａ）に示すように、Ｐ＋コレクタ層９ａ、Ｎ＋バッファ層９ｂとＮ−層９ｃが予め形成されたシリコンウエハ９を準備しておき、このシリコンウエハ９のＮ−層９ｃの上に第１の酸化膜９ｄを形成する（第１工程）。次に、図５（Ｂ）に示すように、写真製版で第１の酸化膜９ｄの一部の上にレジスト層１０を設け、エッチングにより第１の酸化膜９ｄの残りの部分を除去する（第２工程）。
【００３９】
その後、図６（Ａ）に示すように、第１の酸化膜９ｄを除去して露出したＮ−層９ｃの上に第２の酸化膜９ｅを形成し、次に、第２の酸化膜９ｅを介してＮ−層９ｃにイオン注入によりボロン（Ｂ）を導入する（第３工程）。次に、図６（Ｂ）に示すように、Ｎ−層９ｃに導入したボロンを熱拡散により拡散させて、Ｐ型拡散層９ｆを形成する（第４工程）。
【００４０】
その後、図７（Ａ）に示すように、セル部を構成する部分以外に写真製版でレジスト層１０Ａを設け、次に、セル部を構成する部分の第１の酸化膜９ｄをエッチングにより除去する（第５工程）。その後、図７（Ｂ）に示すように、第１の酸化膜９ｄを除去して露出したＮ−層９ｃの上にゲート酸化膜９ｇを形成し、次に、ゲート酸化膜９ｇ上にポリシリコン層９ｈを形成する（第６工程）。
【００４１】
その後、図８（Ａ）に示すように、写真製版でポリシリコン層９ｈの上にレジスト層１０Ｂを設け、次に、エッチングにより所定の領域のポリシリコン層９ｈを除去して露出したゲート酸化膜９ｇを介して、Ｎ−層９ｃにイオン注入によりボロン（Ｂ）を導入する（第７工程）。次に、図８（Ｂ）に示すように、Ｎ−層９ｃに導入したボロンを熱拡散により拡散させて、Ｐベース層９ｉを形成する（第８工程）。
【００４２】
その後、図９（Ａ）に示すように、写真製版でポリシリコン層９ｈの一部以外の残りの部分とゲート酸化膜９ｇの一部以外の残りの部分の上にレジスト層１０Ｃを設け、次に、ポリシリコン層９ｈの露出した一部と、ゲート酸化膜９ｇの露出した一部を介したＰベース層９ｉとにイオン注入によりボロン（Ｂ）を導入する（第９工程）。次に、図９（Ｂ）に示すように、ポリシリコン層９ｈの一部とＰベース層９ｉに導入したボロンを熱拡散により拡散させて、ポリシリコン層９ｈの一部にＰ型ポリシリコン層９ｊを、Ｐベース層９ｉにＰ＋層９ｋを形成する（第１０工程）。
【００４３】
その後、図１０（Ａ）に示すように、写真製版でポリシリコン層９ｈの一部以外の残りの部分、Ｐ型ポリシリコン層９ｊの一部以外の残りの部分とＰ＋層９ｋの一部以外の残りの部分の上にレジスト層１０Ｄを設け、次に、Ｐ＋層９ｋ上のゲート酸化膜９ｇを除去した後、レジスト層１０Ｄから露出したＰ型ポリシリコン層９ｊとＰ＋層９ｋの領域にイオン注入により砒素（Ａｓ）を導入する（第１１工程）。その後、図１０（Ｂ）に示すように、Ｐ型ポリシリコン層９ｊとＰ＋層９ｋに導入した砒素を熱拡散により拡散させて、Ｐ型ポリシリコン層９ｊの一部にＮ型ポリシリコン層９ｌとＮ型ポリシリコンゲート９ｐを形成すると共に、Ｐ＋層９ｋの一部にＮエミッタ層９ｍを形成し、次に、全表面をカバーする層間絶縁層９ｎを形成する（第１２工程）。
【００４４】
その後、図１１（Ａ）に示すように、写真製版で層間絶縁層９ｎの一部以外の残りの部分の上にレジスト層１０Ｅを設け、次に、層間絶縁層９ｎの露出した一部をエッチングにより除去する（第１３工程）。次に、図１１（Ｂ）に示すように、アルミ電極層９ｏを図１１（Ａ）の構造物の露出面の上に形成する（第１４工程）。
【００４５】
その後、図１２（Ａ）に示すように、写真製版でアルミ電極層９ｏの一部以外の残りの部分の上にレジスト層１０Ｆを設け、次に、アルミ電極層９ｏの露出した一部をエッチングにより除去することにより、ゲート電極パッド２ａ、ゲート電極２ｂとエミッタ電極２ｄが形成される一方、第２のゲート抵抗８（抵抗部）と、直列接続された複数、例えば、３個のツェナーダイオードの列からなるツェナーダイオード７（ダイオード部）とがゲート電極パッド２ａとゲート電極２ｂの間に形成される（第１５工程）。最後に、図１２（Ｂ）に示すように、シリコンウエハ９の裏面にコレクタ電極２ｇを形成して（第１６工程）、ゲート抵抗回路５が一体に形成されたＩＧＢＴ２が完成する。
【００４６】
即ち、図５乃至図１２に示した上記工程により、図３に示すようにゲート抵抗回路５が一体に形成されたＩＧＢＴ２が完成する。なお、図１２（Ｂ）において、２ｆは、ツェナーダイオード７におけるツェナーダイオード列の間と、ツェナーダイオード列と第２のゲート抵抗８の間の導出電極（端子）を指すが、図３では省略されている。
【００４７】
なお、図３に示すようにゲート抵抗回路５を絶縁ゲート部に一体に組込んで形成したＩＧＢＴ２を、図１に示すように絶縁基板１に搭載した場合、図１４及び図１６の従来例と比較して、絶縁ゲート抵抗５を設置する回路パターン領域のスペースが不要となるので、絶縁基板１がより小型化されると共に、配線が簡素化される。この結果、この絶縁基板１を搭載するパワーモジュール（不図示）が小型化される。更に、ＩＧＢＴ２の製造プロセスが簡素化されるので、高信頼性のＩＧＢＴ２が低製造費で得られる。
【００４８】
又、ＩＧＢＴ２の製造において、抵抗部となるＮ型ポリシリコン層９ｌと、ダイオード部となる交互に並んだＰ型ポリシリコン層９ｊとＮ型ポリシリコン層９ｌが、絶縁ゲート部であるＮ型ポリシリコンゲート９ｐと一体に形成されるので、シリコンウエハ９の製造工数が低減されるから、高信頼性のシリコンウエハ９を安価に製造できる。
【００４９】
実施の形態２．
図１３は、この発明の実施の形態２にかかる電界効果型半導体装置（ＩＧＢＴ）２を用いたパワーモジュールを示す。図１３において、ゲート抵抗回路５が、第１のゲート抵抗６と、第１のゲート抵抗６に並列に接続された第１のツェナーダイオード７及び第２のゲート抵抗８の第１の直列回路と、同じく第１のゲート抵抗６に並列に接続された第２のツェナーダイオード１１及び第３のゲート抵抗１２の第２の直列回路とにより構成され、又、第１のツェナーダイオード７は、そのアノードＡがゲート電極２ｂに接続される向きに挿入される一方、第２のツェナーダイオード１１は、そのカソードＫがゲート電極２ｂに接続される向きに挿入されている。実施の形態２のその他の構成は図１の実施の形態１と同様であるので、その説明を省略する。
【００５０】
制御電圧Ｖｄをオンにすると、ＩＧＢＴ２のゲート・エミッタ間は、最初に第１のゲート抵抗６と第３のゲート抵抗１２の並列回路を介して充電され、ゲート電圧ＶＧＥが所定値に達したら第１のゲート抵抗６だけで充電される。従って、ｄｖ／ｄｔが大きくてもノイズの発生の少ない充電前半にターンオン時間を短縮して、エミッタ電流ＩＥによるＩＧＢＴ２の熱損失を抑制できると共に、充電後半においてはｄｖ／ｄｔを抑えてノイズを抑制できるから、高能率及び低ノイズのＩＧＢＴ２が得られる。
【００５１】
又、制御電圧Ｖｄをオフにすると、実施の形態１と同様に、ＩＧＢＴ２のゲート・エミッタ間の蓄積電荷は、第１のゲート抵抗６と第２のゲート抵抗８の並列回路を介して放電される。
【００５２】
なお、実施の形態１においては、第２のゲート抵抗８と直列にツェナーダイオード７を挿入し、実施の形態２においても、第２のゲート抵抗８と直列に第１のツェナーダイオード７を、第３のゲート抵抗１２と直列に第２のツェナーダイオード１１を挿入したので、ＩＧＢＴ２の絶縁ゲート部に発生するサージから絶縁ゲート部を保護する効果が得られる。しかしながら、絶縁ゲート部を保護する機構を別に設けた場合は、ツェナーダイオードの代りに普通のダイオードを用いても実施の形態１及び実施の形態２と同様な効果が得られる。
【００５３】
【発明の効果】
この発明は、以上のように構成されているので、以下の効果を奏する。
【００５４】
請求項１の発明によれば、ゲート・エミッタ間を流れる充放電電流を制限するゲート抵抗回路を介して外部から入力されるゲート電圧によりスイッチング動作を行う電界効果型半導体装置は、ゲート電極パッドと該ゲート電極パッドから絶縁されたゲート電極とからなる絶縁ゲート電極部を備えると共に、ゲート抵抗回路を、絶縁ゲート電極部と一体に形成されるように、ゲート電極パッドとゲート電極の間に挿入し、又、ゲート抵抗回路が、第１のゲート抵抗と、第１のゲート抵抗に並列に接続された第２のゲート抵抗及び第１のダイオードの第１の直列回路とを備え、更に、第１のダイオードのアノードをゲート電極に接続しているので、基板の小型化と電界効果型半導体装置の製造費の低減が図られる。
【００５５】
又、制御電圧のターンオン時には、ゲート電圧の上昇速度が第１のゲート抵抗により決定されるから、ゲート電圧の上昇速度が抑えられるので、ノイズが低減される。一方、制御電圧のターンオフ時には、ゲート電圧の下降速度が、並列接続された第１のゲート抵抗及び第２のゲート抵抗の合成抵抗で決定されるから、ゲート電圧の下降速度が適当に上げられるので、電界効果型半導体装置の熱損失が低減される結果、電界効果型半導体装置の熱破壊が防止される。
更に、制御電圧のターンオフ時において、放電の前半はゲート電圧の下降速度を大きく、放電の後半には小さく設定できるから、制御電圧のターンオフ時のノイズと電力損を抑制できると共に、電界効果型半導体装置の信頼性を高めることができる。
【００５６】
又、請求項２の発明によれば、ゲート抵抗回路が、更に、第１のゲート抵抗に並列に接続された第３のゲート抵抗及び第２のダイオードの第２の直列回路を備えると共に、第２のダイオードのカソードをゲート電極に接続しているので、請求項１の効果に加えて、制御電圧のターンオフ時だけでなくターンオン時においても、充電の前半はゲート電圧の上昇速度を大きく、充電の後半には小さく設定できるから、制御電圧のターンオン時のノイズと電力損を抑制できると共に、電界効果型半導体装置の信頼性を高めることができる。
【００５７】
又、請求項３の発明によれば、第１のダイオード又は第１のダイオード及び第２のダイオードの各々として働くダイオードにおいて上記充放電電流によって発生する順方向電圧を、電界効果型半導体装置の閾値電圧以上に設定しているので、制御電圧のターンオン時とターンオフ時において、充放電の前半はゲート電圧の上昇速度と下降速度を大きく、充放電の後半には小さく設定できるから、制御電圧のターンオン時とターンオフ時のノイズと電力損を抑制できると共に、電界効果型半導体装置の信頼性を高めることができる。
【００５８】
又、請求項４の発明によれば、ダイオードの順方向電圧の上記設定のために、ダイオードを複数個直列接続しているので、制御電圧のターンオン時とターンオフ時のノイズと電力損を抑制できると共に、電界効果型半導体装置の信頼性を高めることができる。
【００５９】
又、請求項５の発明によれば、ダイオードの順方向電圧の上記設定のために、ダイオードの面積を設定しているので、制御電圧のターンオン時のターンオフ時のノイズと電力損を抑制できると共に、電界効果型半導体装置の信頼性を高めることができる。
【００６０】
又、請求項６の発明によれば、第１のダイオード又は第１のダイオード及び第２のダイオードの各々として働くダイオードがツェナーダイオードであるので、スイッチング動作時に発生するサージ電圧からゲート電極を保護することができ、更に、ツェナーダイオードは電界効果型半導体装置に容易に一体に作り込むことができから、安価で優れた耐サージ電圧を有する高信頼性の電界効果型半導体装置を得ることができる。
【００６１】
又、請求項７の発明によれば、電界効果型半導体装置の製造方法は、シリコンウエハのＮ−層の上にＰ型拡散層とゲート酸化膜を形成し、ゲート酸化膜の上にポリシリコン層を形成した後、所定領域のポリシリコン層を除去してＰベース層を形成する第１工程と、ポリシリコン層の一部とゲート酸化膜の一部を露出させ、ボロンの導入と熱拡散により、露出したポリシリコン層にＰ型ポリシリコン層を、Ｐベース層にＰ＋層を形成する第２工程と、Ｐ型ポリシリコン層とＰ＋層を一部を除いて露出させ、砒素の導入と熱拡散により、露出したＰ＋層にＮエミッタ層を、露出したＰ型ポリシリコン層にＮ型ポリシリコンゲートとＮ型ポリシリコン層を形成して、Ｎ型ポリシリコン層に抵抗部を形成すると共に、Ｎ型ポリシリコン層とＰ型ポリシリコン層の非露出部分とを交互に配置した部分に直列接続された複数のダイオードの列からなるダイオード部を形成する第３工程と、Ｎ型ポリシリコンゲート、Ｎ型ポリシリコン層とＰ型ポリシリコン層を覆う層間絶縁層を形成する第４工程と、層間絶縁層の一部を除去して、層間絶縁層の上記除去部と層間絶縁層の上にアルミ電極層を形成し、アルミ電極層の一部を除去して、エミッタ電極、ゲート電極とゲート電極パッドを、抵抗部とダイオード部により構成されるゲート抵抗回路がゲート電極とゲート電極パッドの間に挿入されるように、形成する第５工程とを備えるので、高信頼性の電界効果型半導体装置を容易に、且つ、安価に製造できる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１にかかる電界効果型半導体装置（ＩＧＢＴ）を用いたパワーモジュールの回路図である。
【図２】  図１の電界効果型半導体装置（ＩＧＢＴ）の動作を説明するタイムチャートである。
【図３】  図１の電界効果型半導体装置（ＩＧＢＴ）の構成を示す平面図である。
【図４】  （Ａ）と（Ｂ）は、夫々、図３のIVＡ−IVＡ線とIVＢ−IVＢ線における断面図である。
【図５】  （Ａ）と（Ｂ）は、夫々、図３の電界効果型半導体装置（ＩＧＢＴ）の製造プロセスの第１工程と第２工程を説明する概略断面図である。
【図６】  （Ａ）と（Ｂ）は、夫々、図３の電界効果型半導体装置（ＩＧＢＴ）の製造プロセスの第３工程と第４工程を説明する概略断面図である。
【図７】  （Ａ）と（Ｂ）は、夫々、図３の電界効果型半導体装置（ＩＧＢＴ）の製造プロセスの第５工程と第６工程を説明する概略断面図である。
【図８】  （Ａ）と（Ｂ）は、夫々、図３の電界効果型半導体装置（ＩＧＢＴ）の製造プロセスの第７工程と第８工程を説明する概略断面図である。
【図９】  （Ａ）と（Ｂ）は、夫々、図３の電界効果型半導体装置（ＩＧＢＴ）の製造プロセスの第９工程と第１０工程を説明する概略断面図である。
【図１０】  （Ａ）と（Ｂ）は、夫々、図３の電界効果型半導体装置（ＩＧＢＴ）の製造プロセスの第１１工程と第１２工程を説明する概略断面図である。
【図１１】  （Ａ）と（Ｂ）は、夫々、図３の電界効果型半導体装置（ＩＧＢＴ）の製造プロセスの第１３工程と第１４工程を説明する概略断面図である。
【図１２】  （Ａ）と（Ｂ）は、夫々、図３の電界効果型半導体装置（ＩＧＢＴ）の製造プロセスの第１５工程と第１６工程を説明する概略断面図である。
【図１３】  この発明の実施の形態２にかかる電界効果型半導体装置（ＩＧＢＴ）を用いたパワーモジュールの回路図である。
【図１４】  従来の電界効果型半導体装置（ＩＧＢＴ）を用いたパワーモジュールの回路図である。
【図１５】  （Ａ）と（Ｂ)は、夫々、抵抗負荷とインダクタンス負荷の場合の図１４の電界効果型半導体装置（ＩＧＢＴ）の動作を説明するタイムチャートである。
【図１６】  別の従来の電界効果型半導体装置（ＩＧＢＴ）を用いたパワーモジュールの回路図である。
【符号の説明】
１  絶縁基板、２  ＩＧＢＴ、２ａ  ゲート電極パッド、２ｂ  ゲート電極、３フライホイールダイオード、４  制御用ＩＣ、５  ゲート抵抗回路、６  第１のゲート抵抗、７  ツェナーダイオード、８  第２のゲート抵抗、９  シリコンウエハ、１１  第２のツェナーダイオード、１２  第３のゲート抵抗。
【図１】
0004846106.tif 000002
【図２】
0004846106.tif 000003
【図３】
0004846106.tif 000004
【図４】
0004846106.tif 000005
【図５】
0004846106.tif 000006
【図６】
0004846106.tif 000007
【図７】
0004846106.tif 000008
【図８】
0004846106.tif 000009
【図９】
0004846106.tif 000010
【図１０】
0004846106.tif 000011
【図１１】
0004846106.tif 000012
【図１２】
0004846106.tif 000013
【図１３】
0004846106.tif 000014
【図１４】
0004846106.tif 000015
【図１５】
0004846106.tif 000016
【図１６】
0004846106.tif 000017