(57)【特許請求の範囲】
【請求項１】
ＭＰＵが接続されているバスと、
前記バスに接続されているＲＯＭと、
前記バスに接続されている複数のＲＡＭと、
前記ＲＯＭおよび前記複数のＲＡＭに接続され、前記ＲＯＭ及び前記複数のＲＡＭのそれぞれに個別の上位アドレスを割り当てるアドレス手段と、
前記複数のＲＡＭのうち、前記ＭＰＵによって前記ＲＯＭの内容が複写されているＲＡＭの上位アドレスを保持するアドレス保持手段と、
前記ＲＯＭに前記ＭＰＵからアクセスがあると前記アドレス保持手段の保持している上位アドレスに対応するＲＡＭをアクセス対象として選択する選択手段と
を有することを特徴とするデータ処理装置。
【請求項２】
前記ＲＡＭの容量を検出する検出手段と、
前記検出手段により検出された前記ＲＡＭの容量内で前記ＲＯＭに記憶された情報の一部または全部を前記ＲＡＭ上に複写可能かどうかを判定する判定手段と、
前記判定手段による判定結果に基づいて、前記ＭＰＵによる前記ＲＯＭに記憶された情報の一部または全部の前記ＲＡＭ上への複写の開始または中止を制御する制御手段と、
を有することを特徴とする請求項１記載のデータ処理装置。
【請求項３】
前記ＭＰＵによって前記ＲＯＭの内容が前記ＲＡＭに複写されていることを示す情報を保持する情報保持手段を更に有し、
前記選択手段は、前記ＲＯＭに前記ＭＰＵからアクセスがあると前記情報保持手段に前記情報が保持されていると、前記アドレス保持手段に保持されている上位アドレスに対応するＲＡＭを選択することを特徴とする請求項１又は２記載のデータ処理装置。
【請求項４】
前記ＲＡＭは、内蔵ＲＡＭと複数の増設ＲＡＭとを含むことを特徴とする請求項１記載のデータ処理装置。
【請求項５】
ＭＰＵが接続されているバスと、前記バスに接続されているＲＯＭと、前記バスに接続されている複数のＲＡＭと、前記ＲＯＭおよび前記複数のＲＡＭに接続され、前記ＲＯＭ及び前記複数のＲＡＭのそれぞれに個別の上位アドレスを割り当てるアドレス手段と、を有するデータ処理装置の制御方法であって、
前記複数のＲＡＭのうち、前記ＭＰＵによって前記ＲＯＭの内容が複写されているＲＡＭの上位アドレスをアドレス保持手段に保持させるアドレス保持工程と、
前記ＲＯＭに前記ＭＰＵからアクセスがあると前記アドレス保持手段の保持している上位アドレスに対応するＲＡＭをアクセス対象として選択する選択工程とを有することを特徴とする制御方法。
【請求項６】
前記ＲＡＭの容量を検出する検出工程と、
前記検出工程により検出された前記ＲＡＭの容量内で前記ＲＯＭに記憶された情報の一部または全部を前記ＲＡＭ上に複写可能かどうかを判定する判定工程と、
前記判定工程による判定結果に基づいて、前記ＲＯＭに記憶された情報の一部または全部の前記ＲＡＭ上への複写の開始または中止を決定する決定工程と、
を有することを特徴とする請求項５記載のデータ処理装置のメモリアクセス制御方法。
【請求項７】
前記ＭＰＵによって前記ＲＯＭの内容が前記ＲＡＭに複写されていることを示す情報保持手段に保持する保持工程を更に有し、
前記選択工程において、前記ＲＯＭに前記ＭＰＵからアクセスがあり前記情報保持手段に前記情報が保持されていると、前記アドレス保持手段に保持されている上位アドレスに対応するＲＡＭを選択することを特徴とする請求項５又は６記載の制御方法。
【請求項８】
前記ＲＡＭは、内蔵ＲＡＭと複数の増設ＲＡＭとを含むことを特徴とする請求項５記載のデータ処理装置のメモリアクセス制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、所定のバスに接続されたＭＰＵがＲＯＭに記憶された情報に基づきＲＡＭ上で所定のデータ処理を実行可能なデータ処理装置およびデータ処理装置のメモリアクセス制御方法に関するものである。
【０００２】
【従来の技術】
近年、パソコンやプリンタ等のデータ処理装置は、そのほとんどが演算処理ユニットであるＭＰＵと、不揮発性メモリであるＲＯＭ、揮発性メモリであるＲＡＭという基本構成を備えている。そして、不揮発性メモリであるＲＯＭは、電源をＯＦＦにしてもその内容が失われない特徴があるので、プログラム等は通常、ＲＯＭに格納される。
【０００３】
【発明が解決しようとする課題】
しかしながら、不揮発性メモリであるＲＯＭはその構成上、揮発性メモリであるＲＡＭに比べてデータ読み出し時のアクセスタイムが長く、高速の演算処理可能なＭＰＵにとってはアクセスタイミングに待ちが入り、データ処理効率が低下するという問題点があった。
【０００４】
本発明は、上記の課題を解決するためになされたもので、本発明の目的は、簡単な構成によってＲＯＭへのアクセスをＲＡＭへのアクセスに変換することができるとともに、ＭＰＵが実行するソフトウェアがアドレス管理を意識しなくて済む仕組みを提供することである。
【０００５】
【課題を解決するための手段】
本発明は、ＭＰＵが接続されているバスと、前記バスに接続されているＲＯＭと、前記バスに接続されている複数のＲＡＭと、前記ＲＯＭおよび前記複数のＲＡＭに接続され、前記ＲＯＭ及び前記複数のＲＡＭのそれぞれに個別の上位アドレスを割り当てるアドレス手段と、前記複数のＲＡＭのうち、前記ＭＰＵによって前記ＲＯＭの内容が複写されているＲＡＭの上位アドレスを保持するアドレス保持手段と、前記ＲＯＭに前記ＭＰＵからアクセスがあると前記アドレス保持手段の保持している上位アドレスに対応するＲＡＭをアクセス対象として選択する選択手段とを有することを特徴とする。
【００１３】
【発明の実施の形態】
図１は、本発明の一実施形態を示すデータ処理装置の構成を説明する要部ブロック図である。
【００１４】
図１において、１００はデータバス、１０１はアドレスバス、１１０はシステムの処理の中心を担うＭＰＵである。
【００１５】
１１３、１１４、１１５は揮発性メモリ媒体であるＤＲＡＭ、１１７はＤＲＡＭコントローラであり、ＤＲＡＭ１１３，１１４，１１５のそれぞれに対してアドレスやＲＡＳ，ＣＡＳ信号等の制御信号を出力し、ＤＲＡＭ１１３，１１４，１１５とＭＰＵ１１０とのＩ／Ｆを行う。ＤＲＡＭ１１３，１１４，１１５への制御信号１３０、１３１、１３２はそれぞれＤＲＡＭ１１３，１１４，１１５に対応する。１１８はＲＯＭコントローラであり、ＲＯＭ１１９に対してアドレスやＣＳ信号、ＷＥ信号等の制御信号１３５を出力し、ＲＯＭｌ１９とＭＰＵ１１０とのＩ／Ｆを行う。
【００１６】
１２０はＭＰＵのアドレスをデコードするアドレスデコーダ部であり、ＲＯＭ１１９の内容をＤＲＡＭ１１３，１１４，１１５中の後述する領域上にコピーした際に“１”セットするレジスタ１２１と、ＲＯＭ１１９の内容をＲＡＭ１１３，１１４，１１５中の後述する領域上にコピーした際に、コピーしたＲＡＭ１１３，１１４，１１５中の後述する領域上のアドレスをセットするアドレスセットレジスタ１２２、およびアドレスデコーダ１２３を含んでいる。
【００１７】
そして、レジスタ１２１が“０”にセットされているとき、ＭＰＵ１１０のアドレスがＲＯＭ１１９のマッピングエリアにヒットしている場合は、ＲＯＭ選択信号１３３をアクティブにする。
【００１８】
一方、内蔵ＲＡＭのマッピングエリアにヒットしている場合は、ＲＡＭ選択信号１３４をアクティブにし、増設ＲＡＭ１１４のマッピングエリアにヒットしている場合はＲＡＭ選択信号１３５をアクティブにし、増設ＲＡＭ１１５のマッピングエリアにヒットしている場合はＲＡＭ選択信号１３６をアクティブにする。
【００１９】
一方、レジスタ１２１が“１”にセットされているとき、ＭＰＵ１１０のアドレスがＲＯＭ１１９のマッピングエリアにヒットしている場合、アドレスレジスタ１２２の値によりＲＡＭ選択信号１３４，１３５，１３６のいずれかをアクティブにする。
【００２０】
以上説明したような構成を持つデータ処理装置のメモリマップについて図２を参照して説明する。
【００２１】
図２は、図１に示したデータ処理装置のメモリマップを示す図である。
【００２２】
図において、「０００００ｈ〜０ＦＦＦＦｈ」までがＲＯＭ１１９のマッピングされたアドレス空間、「１００００ｈ〜１ＦＦＦＦｈ」までが内蔵ＲＡＭ１１３のマッピングされたアドレス空間、「２００００ｈ〜２ＦＦＦＦｈ」までが増設ＲＡＭ１１４のマッピングされたアドレス空間、「３００００ｈ〜３ＦＦＦＦｈ」までが増設ＲＡＭ１１５のマッピングされたアドレス空間である。各アドレス空間はそれぞれ６４ｋＢである。
【００２３】
この場合、アドレスＡ｛１７：０｝の内、アドレスの上位２ｂｉｔＡ｛１７：１６｝が“００”のときはＲＯＭエリア、“０１”のときは内蔵ＲＡＭエリア、“１０”のときは増設ＲＡＭ１１４のエリア、“１１”のときは増設ＲＡＭ１１５のエリアにアドレスがヒットしていることが分かる。
【００２４】
このように構成されたデータ処理装置において、図１に示したデータ処理装置の電源を投入すると、ＭＰＵ１１０は増設ＲＡＭ１１４，１１５の容量を確認する。このときＲＯＭ１１９内の全データ（６４ｋＢ）をコピーするだけの領域が増設ＲＡＭ１１４、１１５上に確保出来る場合には、ＭＰＵ１１０はＲＯＭ１１９の内容を増設ＲＡＭ１１４，１１５上にコピーする。
【００２５】
本実施形態では、増設ＲＡＭ１１４，１１５が無い場合でも内蔵ＲＡＭ１１３上にＲＯＭ１１９の全データをコピーすることが可能だが、そうするとＭＰＵ１１０がワークエリアとして使用するＲＡＭエリアが「０」になってしまうので（内蔵ＲＡＭ１１３のＲＡＭ領域はＲＯＭ１１９のコピー領域には使用せず、増設ＲＡＭ１１５）が６４ｋＢ以上実装されたときのみＲＯＭ１１９の内容を増設ＲＡＭ領域にコピーする。
【００２６】
本実施形態では増設ＲＡＭ１１４，１１５がそれぞれ６４ｋＢずつ実装されているのでＲＯＭ１１９のデータを増設ＲＡＭのメモリ領域上にコピーする事が可能である。
【００２７】
ＭＰＵ１１０は増設ＲＡＭ１１４，１１５の容量を確認した後、ＲＯＭ１１９のデータを増設ＲＡＭ１１４の例えばアドレス「２００００ｈ〜２ＦＦＦＦｈ」の領域にコピーする。内蔵ＲＡＭ領域「０００００ｈ〜ＯＦＦＦＦｈ」および増設ＲＡＭ１１５の領域アドレス「３００００ｈ〜３ＦＦＦＦｈ」はＭＰＵ１１０のワークエリアとして使用する。
【００２８】
次に、ＲＯＭ１１９の内容がＲＡＭ１１４上にコピーされたことをアドレスデコーダ部１２０に知らせる為に、ＭＰＵ１１０はＲＯＭ１１９のデータをＲＡＭ１１４上にコピーした後、アドレスデコーダ部１２０内の１ｂｉｔのレジスタ１２１を“１”にセットする。
【００２９】
更に、ＲＯＭ１１９の内容がＲＡＭ１１４上のどのエリアにコピーされたかをアドレスデコーダに知らせる為、ＭＰＵ１１０はアドレスデコーダ部１２０内のアドレスセットレジスタ１２２に、ＲＯＭ１１９の内容をコピーしたＲＡＭ領域のアドレスの上位２ｂｉｔＡ｛１７：１６｝の値をセットする。
【００３０】
本実施形態において、ＲＯＭ１１９のデータを増設ＲＡＭ１１４上にコピーした場合には、アドレスセットレジスタ１２２に“１０”をセットし、増設ＲＡＭ１１５上にコピーした場合にはアドレスセットレジスタ１２２に“１１”をセットする。
【００３１】
ＭＰＵ１１０がＲＯＭ１１９にアクセスするとき、ＭＰＵ１１０はＲＯＭ１１９のマッピングされているアドレスを下記例に示すようにアドレスバス１０１上に出力する。
【００３２】
例えばＲＯＭ１１９の先頭アドレス「０００００ｈ」の内容を読み出そうとした場合、ＭＰＵ１１０はアドレスバス１０１上にアドレス「０００００ｈ」を出力する。
【００３３】
アドレスデコーダ１２３は、アドレスの上位２ｂｉｔＡ［１７：１６］ビットが“００”であると、これをＲＯＭ１１９へのアクセスと判断する。
【００３４】
ＲＯＭ１１９のデータがＲＡＭ１１４上にコピーされている場合、アドレスデコーダ１２３はレジスタ１２１からの信号が“１”であり、且つアドレスセットレジスタ１２２の値が“１０”であることを認識し、ＲＯＭ選択信号１３３ではなく、増設ＲＡＭ１１４のための選択信号１３５をアクティブにする。
【００３５】
もし、ＲＯＭ１１９のデータがＲＡＭ１１４上にコピーされていない場合には、アドレスデコーダ１２３はレジスタ１２１からの信号が“０”であることを認識し、ＲＯＭ選択信号１３３をアクティブにする。
【００３６】
また、ＤＲＡＭコントローラ１１７は増設ＲＡＭ１１４の選択信号１３５がアクティブになると、アドレスバス１０１上に出力されたアドレスのうち、下位の１６ｂｉｔＡ｛１５：０｝をＲｏｗ／Ｃｏｌｕｍｎアドレスに分割して増設ＲＡＭ１１４（ＤＲＡＭ）に出力する。また、このとき増設ＲＡＭ１１４へのＲＡＳ，ＣＡＳ等の制御信号１３１の制御も行う。
【００３７】
そして、増設ＲＡＭ１１４から読み出したデータはＤＲＡＭコントローラ１１７を介してデータバス１００上に送出される。ＭＰＵ１１０がこれを読む事で、ＭＰＵ１１０は増設ＲＡＭ１１４上にコピーされたＲＯＭ１１９のデータを得ることが出来る。
【００３８】
このようにして、ＲＯＭ１１９へのアクセスが発生すると、ハードウエアによって、例えばＲＡＭ１１４へのアクセスに変換され、ソフトウエアはＲＯＭ１１９の内容をＲＯＭ１１９から読み出す場合でも、ＲＯＭ１１９の内容がＲＡＭ１１４上にコピーされていてＲＡＭ１１４からＲＯＭ１１９の内容を読み出す場合でも、それを意識する事無しにＲＯＭ１１９のデータ（フォントデータ，プログラムデータ，制御データ，ＢＩＯＳ等を含む）を得る事ができる。
【００３９】
以上の処理の流れを、図３に示すフローチャートを参照して説明する。
【００４０】
図３は、本発明に係るデータ処理装置におけるデータ処理手順の一例を示すフローチャートであり、図１に示したＲＯＭ１１９の格納データに対するメモリアクセス処理手順に対応する。なお、（１）〜（１０）は各ステップを示す。
【００４１】
図１に示したデータ処理装置の電源を投入すると、ステップ（１）においてＭＰＵ１１０は増設ＲＡＭ１１４，１１５の容量を確認して、ＲＯＭ１１９内の全データ（６４ｋＢ）をコピーするだけの領域が増設ＲＡＭ１１４、１１５上に確保出来る場合には、ＭＰＵ１１０はＲＯＭ１１９の内容を増設ＲＡＭ１１４，１１５上にコピーすることが可能と判断して、確保できない場合は、ステップ（９）へ進み、ＲＯＭ１１９の内容をＲＡＭ上にコピーを行うことなく処理を終了する。
【００４２】
一方、ステップ（１）で、ＭＰＵ１１０はＲＯＭ１１９の内容を増設ＲＡＭ１１４，１１５に格納できると判断した場合は、ステップ（２）で、ＲＯＭ１１９のデータを増設ＲＡＭ１１４の例えばアドレス「２００００ｈ〜２ＦＦＦＦｈ」の領域にコピーする。内蔵ＲＡＭ１１３の領域「０００００ｈ〜ＯＦＦＦＦｈ」および増設ＲＡＭ１１５の領域アドレス「３００００ｈ〜３ＦＦＦＦｈ」はＭＰＵ１１０のワークエリアとして使用する。
【００４３】
次に、ステップ（３）で、ＲＯＭ１１９の内容がＲＡＭ１１４上にコピーされたことをアドレスデコーダ部１２０に知らせる為に、アドレスデコーダ部１２０内の１ｂｉｔのレジスタ１２１を“１”にセットする。
【００４４】
更に、ＲＯＭ１１９の内容がＲＡＭ１１４上のどのエリアにコピーされたかをアドレスデコーダに知らせる為、ＭＰＵ１１０はアドレスデコーダ部１２０内のアドレスセットレジスタ１２２に、ＲＯＭ１１９の内容をコピーしたＲＡＭ領域のアドレスの上位２ｂｉｔＡ｛１７：１６｝の値をセットする。
【００４５】
そして、アクセスが要求されると、ステップ（４）で、アドレスの上位２ｂｉｔＡ［１７：１６］ビットが“００”であるかどうかを判断し、ＮＯと判断された場合は、ステップ（１０）で、ＲＯＭとＲＡＭのアクセス変更を実行せずに、通常のアクセスを実行して、処理を終了する。
【００４６】
一方、ステップ（４）でＹＥＳの場合は、ステップ（５）で、レジスタ１２１からの信号が“１”であるかどうかを判断し、ＮＯと判断された場合は、ステップ（１０）へ進み、ＹＥＳと判断された場合は、ステップ（６）で、アドレスセットレジスタ１２２の値に対応するＲＡＭ選択信号１３４，１３５，１３６のいずれかをアクティブにする。
【００４７】
次に、ステップ（７）で、ＤＲＡＭコントローラ１１７はＲＡＭにアドレスを出力し、また、ＲＡＭ選択信号によって選択されたＲＡＭに対してＲＡＳ，ＣＡＳ等の制御信号に基づく制御を実行して、増設ＲＡＭ１１４からＲＯＭ１１９の情報を読み出す。そして、ステップ（８）で、ＤＲＡＭコントローラ１１７は、ＤＲＡＭから読み出したデータをデータバス１００上に送出し、ＭＰＵがこのデータを読み取り、処理を終了する。
【００４８】
なお、前述の実施形態では、ＲＡＭデバイスとしてＤＲＡＭを使用した例を示したが、これに限定されるものではない。ＲＡＭデバイスとしてより高速なＳＲＡＭ等を使用しても良い。また、実施形態ではＲＯＭ領域の大きさとコピーする先の増設ＲＡＭ領域の大きさが同じ場合について説明したが、これに限定されるものではない。ＲＯＭの内容の一部、または全部をコピーするだけの領域が内蔵ＲＡＭ、または増設ＲＡＭのいずれかの領域に確保することが出来れば良い。
【００４９】
また、上記図３に示すステップ（３）によりセットされた内容は、ＭＰＵ１１０に対するリセット時に、クリアされてＲＯＭアクセス優先に設定されることはいうまでもない。
【００５０】
上記実施形態によれば、ＲＯＭの内容をコピーするだけの充分な領域がＲＡＭ上に確保出来る場合には、アクセスタイムの遅いＲＯＭの内容をアクセス速度の早いＲＡＭ上にコピーし、ＲＡＭ上にコピーしたＲＯＭの内容にアクセスすることによってＲＯＭの内容への高速なアクセスを可能にした。
【００５１】
また、ＲＯＭのマッピングされているエリアへのアクセスをハードウエアによってＲＡＭエリアのアクセスに変換することによって、ＲＯＭのデータがＲＯＭ上にある場合とＲＡＭ上にある場合のアドレス管理をソフトウエアが意識すること無くＲＯＭの内容への高速アクセスが実現できる。
【００５２】
以下、図４に示すメモリマップを参照して本発明に係るデータ処理装置で読み出し可能なデータ処理プログラムの構成について説明する。
【００５３】
図４は、本発明に係るデータ処理装置で読み出し可能な各種データ処理プログラムを格納する記憶媒体のメモリマップを説明する図である。
【００５４】
なお、特に図示しないが、記憶媒体に記憶されるプログラム群を管理する情報、例えばバージョン情報，作成者等も記憶され、かつ、プログラム読み出し側のＯＳ等に依存する情報、例えばプログラムを識別表示するアイコン等も記憶される場合もある。
【００５５】
さらに、各種プログラムに従属するデータも上記ディレクトリに管理されている。また、各種プログラムをコンピュータにインストールするためのプログラムや、インストールするプログラムが圧縮されている場合に、解凍するプログラム等も記憶される場合もある。
【００５６】
本実施形態における図３に示す機能が外部からインストールされるプログラムによって、ホストコンピュータにより遂行されていてもよい。そして、その場合、ＣＤ−ＲＯＭやフラッシュメモリやＦＤ等の記憶媒体により、あるいはネットワークを介して外部の記憶媒体から、プログラムを含む情報群を出力装置に供給される場合でも本発明は適用されるものである。
【００５７】
以上のように、前述した実施形態の機能を実現するソフトウエアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読出し実行することによっても、本発明の目的が達成されることは言うまでもない。
【００５８】
この場合、記憶媒体から読み出されたプログラムコード自体が本発明の新規な機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００５９】
プログラムコードを供給するための記憶媒体としては、例えば、フロッピーディスク，ハードディスク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭ，ＥＥＰＲＯＭ等を用いることができる。
【００６０】
また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【００６１】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【００６２】
【発明の効果】
以上説明したように、簡単な構成によってＲＯＭへのアクセスをＲＡＭへのアクセスに変換することができるとともに、ＭＰＵが実行するソフトウェアがアドレス管理を意識しなくて済むという効果を奏する。
【００６３】
また、ＲＯＭのマッピングされているエリアへのアクセスをハードウエアによってＲＡＭエリアのアクセスに変換するので、ＲＯＭのデータがＲＯＭ上にある場合とＲＡＭ上にある場合のアドレス管理をＭＰＵが実行すべきソフトウエアが意識すること無く、ＭＰＵによるＲＯＭの内容への高速アクセスが実現でき、既存のソフトウエアに変更することなく、簡単な回路構成でソフトウエアの実行処理効率を実質的に向上できる等の効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示すデータ処理装置の構成を説明する要部ブロック図である。
【図２】図１に示したデータ処理装置のメモリマップを示す図である。
【図３】本発明に係るデータ処理装置におけるデータ処理手順の一例を示すフローチャートである。
【図４】本発明に係るデータ処理装置を適用可能な印刷システムで読み出し可能な各種データ処理プログラムを格納する記憶媒体のメモリマップを説明する図である。
【符号の説明】
１００  データバス
１０１  アドレスバス
１１０  ＭＰＵ
１１３  内蔵ＲＡＭ
１１４  増設ＲＡＭ
１１５  増設ＲＡＭ
１１７  ＤＲＡＭコントローラ
１１８  ＲＯＭコントローラ
１１９  ＲＯＭ
１２０  アドレスデコーダ
１２１  レジスタ
１２２  アドレスセットレジスタ
１２３  アドレスデコーダ
【図１】
0004724289.tif 000002
【図２】
0004724289.tif 000003
【図３】
0004724289.tif 000004
【図４】
0004724289.tif 000005