(57)【特許請求の範囲】
【請求項１】
解析対象回路の回路情報の入力を受け付けさせる入力工程と、
前記入力工程によって入力された回路情報に基づいて、前記解析対象回路内の順序回路を特定させる特定工程と、
前記特定工程によって特定された順序回路を組み合わせ回路に展開することにより、当該組み合わせ回路に与えるテストパターンのクロックサイクルを決定させる決定工程と、
前記決定工程によって決定されたクロックサイクルのテストベクタを前記組み合わせ回路に与え、前記組み合わせ回路内の論理ゲートにおけるゲート出力からのデータの遷移回数を計数し、当該計数された遷移回数を前記クロックサイクルで割ることにより、平均遷移回数を算出させる平均遷移回数算出工程と、
前記クロックサイクルよりも大きいクロックサイクルと、前記平均遷移回数算出工程によって算出された平均遷移回数とに基づいて、前記解析対象回路の動作中での前記組み合わせ回路内の論理ゲートにおけるゲート出力の、クロックサイクル増大に対する前記平均遷移回数の収束値である予測遷移回数を算出させる予測遷移回数算出工程と、
前記予測遷移回数算出工程によって算出された予測遷移回数に基づいて、前記解析対象回路の消費電力を算出させる消費電力算出工程と、
をコンピュータに実行させることを特徴とする消費電力算出プログラム。
【請求項２】
請求項１に記載の消費電力算出プログラムを記録したコンピュータに読み取り可能な記録媒体。
【請求項３】
入力手段、特定手段、決定手段、平均遷移回数算出手段、予測遷移回数算出手段、および消費電力算出手段を備えるコンピュータが、
前記入力手段により、解析対象回路の回路情報の入力を受け付ける入力工程と、
前記特定手段により、前記入力工程によって入力された回路情報に基づいて、前記解析対象回路内の順序回路を特定する特定工程と、
前記決定手段により、前記特定工程によって特定された順序回路を展開することにより、組み合わせ回路に与えるテストパターンのクロックサイクルを決定する決定工程と、
前記平均遷移回数算出手段により、前記決定工程によって決定されたクロックサイクルのテストベクタを前記組み合わせ回路に与え、前記組み合わせ回路内の論理ゲートにおけるゲート出力からのデータの遷移回数を計数し、当該計数された遷移回数を前記クロックサイクルで割ることにより、平均遷移回数を算出する平均遷移回数算出工程と、
前記予測遷移回数算出手段により、前記クロックサイクルよりも大きいクロックサイクルと、前記平均遷移回数算出工程によって算出された平均遷移回数とに基づいて、前記解析対象回路の動作中での前記組み合わせ回路内の論理ゲートにおけるゲート出力の、クロックサイクル増大に対する前記平均遷移回数の収束値である予測遷移回数を算出する予測遷移回数算出工程と、
前記消費電力算出手段により、前記予測遷移回数算出工程によって算出された予測遷移回数に基づいて、前記解析対象回路の消費電力を算出する消費電力算出工程と、
を実行することを特徴とする消費電力算出方法。
【請求項４】
解析対象回路の回路情報の入力を受け付ける入力手段と、
前記入力手段によって入力された回路情報に基づいて、前記解析対象回路内の順序回路を特定する特定手段と、
前記特定手段によって特定された順序回路を展開することにより、組み合わせ回路に与えるテストパターンのクロックサイクルを決定する決定手段と、
前記決定手段によって決定されたクロックサイクルのテストベクタを前記組み合わせ回路に与え、前記組み合わせ回路内の論理ゲートにおけるゲート出力からのデータの遷移回数を計数し、当該計数された遷移回数を前記クロックサイクルで割ることにより、平均遷移回数を算出させる平均遷移回数算出手段と、
前記クロックサイクルよりも大きいクロックサイクルと、前記平均遷移回数算出手段によって算出された平均遷移回数とに基づいて、前記解析対象回路の動作中での前記組み合わせ回路内の論理ゲートにおけるゲート出力の、クロックサイクル増大に対する前記平均遷移回数の収束値である予測遷移回数を算出させる予測遷移回数算出工程と、
前記予測遷移回数算出手段によって算出された予測遷移回数に基づいて、前記解析対象回路の消費電力を算出する消費電力算出手段と、
を備えることを特徴とする消費電力算出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、解析対象回路の消費電力を見積もる消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化、大規模化、および駆動の高速化が進み半導体集積回路の消費電力が増大している。消費電力を削減するためには、半導体集積回路の設計段階においても、消費電力を精度よく算出した上で設計をおこなうことが必要である。
【０００３】
半導体集積回路の消費電力を算出する手法としては、半導体集積回路を論理シミュレーションし、当該論理シミュレーション結果から得られた論理値の不明なノード、あるいは出力端子に対して、実際の回路構成を参照し、論理値の不明なノード、あるいは出力端子の信号レベルを一義的に定める。そして、半導体集積回路の消費電力を予測する手法が提案されている（たとえば、下記特許文献１参照。）。
【０００４】
【特許文献１】特開２００１−２６５８４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の消費電力算出技術では、半導体集積回路の設計段階において、当該半導体集積回路の消費電力を正確に算出することは困難であるという問題があった。たとえば、半導体集積回路の消費電力は、当該半導体集積回路に入力される入力データによって異なる。そのため、半導体集積回路があらゆる動作をしている際の消費電力を見積もっており、かなり過大かつ悲観的な値を算出していた。従って、設計者の負担が増大し、さらに設計期間が長期化するという問題があった。
【０００６】
また、上述した特許文献１に記載の従来技術では、論理値の不明なノード、あるいは出力端子に対して信号レベルを一義的に定めているため、消費電力を正確に算出できず、回路設計の手戻りが生じ、設計者の負担が増大し、さらに設計期間が長期化するという問題があった。
【０００７】
この発明は、上述した従来技術による問題点を解消するため、設計者の負担の軽減や設計期間の短縮化を図ることができる消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するため、消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置は、解析対象回路の回路情報の入力を受け付け、入力された回路情報に基づいて、解析対象回路内の順序回路を特定し、特定された順序回路を組み合わせ回路に展開することにより、当該組み合わせ回路に与えるテストパターンのクロックサイクルを決定し、決定されたクロックサイクルに基づいて、解析対象回路の動作中に組み合わせ回路内の論理ゲートにおけるゲート出力の予測遷移回数を算出し、算出された予測遷移回数に基づいて、解析対象回路の消費電力を算出することを特徴とする。
【０００９】
上記発明によれば、解析対象回路の設計段階において、当該解析対象回路の動作中の消費電力を精度よく見積もることができる。
【００１０】
また、上記発明において、テストパターンに基づいて、クロックサイクルに対する平均遷移回数を算出し、決定されたクロックサイクルよりも大きいクロックサイクルと、算出された平均遷移回数とに基づいて、予測遷移回数を算出することとしてもよい。
【００１１】
上記発明によれば、解析対象回路の設計段階において、当該解析対象回路の動作中における遷移回数を正確に算出することができる。
【００１２】
また、上記発明において、テストパターンは、テストベクタとしてもよい。
【００１３】
上記発明によれば、解析対象回路の設計段階において、当該解析対象回路の動作中の消費電力を精度よく見積もることができる。
【発明の効果】
【００１４】
本発明にかかる消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置によれば、設計者の負担の軽減や設計期間の短縮化を図ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下に添付図面を参照して、この発明にかかる消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置の好適な実施の形態を詳細に説明する。
【００１６】
（実施の形態）
（消費電力算出装置のハードウェア構成）
まず、この発明の実施の形態にかかる消費電力算出装置のハードウェア構成について説明する。図１は、この発明の実施の形態にかかる消費電力算出装置のハードウェア構成を示すブロック図である。
【００１７】
図１において、消費電力算出装置は、ＣＰＵ１０１と、ＲＯＭ１０２と、ＲＡＭ１０３と、ＨＤＤ（ハードディスクドライブ）１０４と、ＨＤ（ハードディスク）１０５と、ＦＤＤ（フレキシブルディスクドライブ）１０６と、着脱可能な記録媒体の一例としてのＦＤ（フレキシブルディスク）１０７と、ディスプレイ１０８と、Ｉ／Ｆ（インターフェース）１０９と、キーボード１１０と、マウス１１１と、スキャナ１１２と、プリンタ１１３と、を備えている。また、各構成部はバス１００によってそれぞれ接続されている。
【００１８】
ここで、ＣＰＵ１０１は、消費電力算出装置の全体の制御を司る。ＲＯＭ１０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ１０３は、ＣＰＵ１０１のワークエリアとして使用される。ＨＤＤ１０４は、ＣＰＵ１０１の制御にしたがってＨＤ１０５に対するデータのリード／ライトを制御する。ＨＤ１０５は、ＨＤＤ１０４の制御で書き込まれたデータを記憶する。
【００１９】
ＦＤＤ１０６は、ＣＰＵ１０１の制御にしたがってＦＤ１０７に対するデータのリード／ライトを制御する。ＦＤ１０７は、ＦＤＤ１０６の制御で書き込まれたデータを記憶したり、ＦＤ１０７に記憶されたデータを消費電力算出装置に読み取らせたりする。
【００２０】
また、着脱可能な記録媒体として、ＦＤ１０７のほか、ＣＤ−ＲＯＭ（ＣＤ−Ｒ、ＣＤ
−ＲＷ）、ＭＯ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）、メモリーカードなどであってもよい。ディスプレイ１０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ１０８は、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
【００２１】
Ｉ／Ｆ１０９は、通信回線を通じてインターネットなどのネットワーク１１４に接続され、このネットワーク１１４を介して他の装置に接続される。そして、Ｉ／Ｆ１０９は、ネットワーク１１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ１０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。
【００２２】
キーボード１１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス１１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
【００２３】
スキャナ１１２は、画像を光学的に読み取り、消費電力算出装置内に画像データを取り込む。なお、スキャナ１１２は、ＯＣＲ機能を持たせてもよい。また、プリンタ１１３は、画像データや文書データを印刷する。プリンタ１１３には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。
【００２４】
（消費電力算出装置の機能的構成）
つぎに、この発明の実施の形態にかかる消費電力算出装置の機能的構成について説明する。図２は、この発明の実施の形態にかかる消費電力算出装置の機能的構成について示すブロック図である。図２において、消費電力算出装置２００は、入力部２０１と、特定部２０２と、決定部２０３と、平均遷移回数算出部２０４と、予測遷移回数算出部２０５と、消費電力算出部２０６と、により構成されている。
【００２５】
入力部２０１は、解析対象回路の回路情報の入力を受け付ける。回路情報は、解析対象回路を構成する回路素子の接続関係を示す情報である。たとえば、ＲＴＬのＨＤＬ論述を論理合成することによって得られたネットリスト２１０を用いることができる。
【００２６】
特定部２０２は、入力部２０１によって入力された回路情報に基づいて、解析対象回路内の順序回路を特定する。解析対象回路内に順序回路が複数含まれている場合には、各順序回路ごとにそれぞれ特定する。図３は、順序回路について示す説明図である。図３において、順序回路３００は、ＦＦ（フリップフロップ回路）３０１と、ＦＦ３０２と、組み合わせ回路３０３とにより構成されている。
【００２７】
図２の説明に戻り、決定部２０３は、特定部２０２によって特定された順序回路３００を組み合わせ回路３０３に展開することにより、当該組み合わせ回路３０３に与えるテストパターン２２０のクロックサイクルを決定する。
【００２８】
ここで、展開とは、順序回路３００内の組み合わせ回路３０３を抽出すること、あるいは当該抽出した組み合わせ回路３０３を複数用いて一つの組み合わせ回路を生成することである。以下では、複数の組み合わせ回路３０３を組み合わせた回路を重ね合わせ回路と称する。また、テストパターンとは、解析対象回路の動作テストをおこなう際に入力されるデータであり、具体的には、たとえば、テストベクタである。
【００２９】
図４は、順序回路の展開手法について示す説明図である。図４において、重ね合わせ回路４０１は、２つの組み合わせ回路３０３から生成された回路である。また、重ね合わせ回路４０２は、３つの組み合わせ回路３０３から生成された回路である。
【００３０】
決定部２０３は、組み合わせ回路３０３を複数組み合わせることにより、テストベクタのクロックサイクルを決定する。具体的には、たとえば、重ね合わせ回路を構成する組み合わせ回路の数により、テストベクタのクロックサイクルを決定する。
【００３１】
展開された組み合わせ回路３０３に対して、ＡＴＰＧ（ａｕｔｏｍａｔｉｃ  ｔｅｓｔ  ｐａｔｔｅｒｎ  ｇｅｎｅｒａｔｉｏｎ）を用いると、テストベクタを生成することができる。このとき、一つの組み合わせ回路３０３にＡＴＰＧを用いると、２クロックサイクル（２1）のテストベクタを生成することができる。また、たとえば、ｍ個の組み合わせ回路３０３を組み合わせた重ね合わせ回路４０３にＡＴＰＧを用いると、２mのクロックサイクルのテストパターン２２０を生成することができる。
【００３２】
図２の説明に戻り、平均遷移回数算出部２０４は、テストパターン２２０に基づいて、クロックサイクルに対する平均遷移回数を算出する。具体的には、たとえば、組み合わせ回路３０３（重ね合わせ回路４０１〜４０３）に、各クロックサイクルのテストベクタを入力することにより、組み合わせ回路３０３（重ね合わせ回路４０１〜４０３）のうちの論理ゲートに出力されたデータの遷移回数を計数する。そして、計数した遷移回数をクロックサイクルの値で割ることにより、平均遷移回数を算出する。
【００３３】
より具体的には、たとえば、まず、２クロックサイクル（Ｘ＝１）に対する遷移回数を計数する。ここで、計数された２クロックサイクルに対する遷移回数をａとする。遷移回数の計数手法については、後述する。そして、計数された遷移回数をクロックサイクルで割ることにより、平均遷移回数（ａ／２）を算出する。
【００３４】
つぎに、４クロックサイクル（Ｘ＝２）に対する遷移回数を計数する。ここで、計数された遷移回数をｂとすると、平均遷移回数は、｛（ａ＋ｂ）／４｝となる。同様の処理を任意の値Ｘまで繰り返しおこない、各クロックサイクルに対する平均遷移回数を算出する。
【００３５】
ここで、クロックサイクルを増大させて係数した遷移回数は、クロックサイクルを増大させる前に係数した遷移回数以下となることが知られている。具体的には、たとえば、ｂ＜ａとなることが知られている。そのため、平均遷移回数も、クロックサイクルが増大すると減少し、一定値に収束すると考えられる。算出された各平均遷移回数は、下記式（１）に示すような関係がある。
【００３６】
【数１】
0004649356.tif 000002
【００３７】
ここで遷移回数の計数手法について説明する。図５は、遷移回数の計数手法について示す説明図である。図５において、組み合わせ回路３０３は、論理素子Ｒ１〜Ｒ６を含み構成されている。
【００３８】
また、符号５０１は、各論理素子Ｒ１〜Ｒ６に入力されるテストベクタ（Ｘ０〜Ｘ４）である。符号５０２は、組み合わせ回路３０３に入力されるテストベクタのデータである。テストベクタは、組み合わせ回路３０３に対して、１クロックごとに２クロックのテストベクタを入力している。ここで、符号５０２中の「０→０」は、１クロック目にデータ「０」が入力され、２クロック目にデータ「０」が入力されることを示している。
【００３９】
遷移回数は、各論理素子Ｒ１〜Ｒ６の論理ゲートに出力されるデータのうち、遷移しているデータを計数することにより得ることができる。具体的には、たとえば、論理素子Ｒ２のゲート出力が「０→１」、論理素子Ｒ４〜Ｒ６のゲート出力が「１→０」に遷移している。以上より、２1クロックサイクル遷移回数は「４」である。
【００４０】
予測遷移回数算出部２０５は、決定部２０３によって決定されたクロックサイクルに基づいて、解析対象回路の動作中に組み合わせ回路３０３（重ね合わせ回路４０１〜４０３）内の論理ゲートにおけるゲート出力の予測遷移回数を算出する。ここで、予測遷移回数とは、解析対象回路の動作時における遷移回数の上限値を予測した値である。
【００４１】
上述したように、平均遷移回数は、クロックサイクルが増大すると減少し、一定値に収束すると考えられる。この一定値に収束した値が予測遷移回数である。
【００４２】
また、予測遷移回数算出部２０５は、（決定部２０３によって決定された）クロックサイクルよりも大きいクロックサイクルと、平均遷移回数算出部２０４によって算出された平均遷移回数とに基づいて、予測遷移回数を算出する。図６は、ゲート出力の予測遷移回数の算出方法について示す説明図である。図６において、縦軸は、平均遷移回数を示しており、横軸は、クロックサイクルを示している。
【００４３】
また、黒丸（６０１〜６０４）は、テストベクタを入力することにより計数された各クロックサイクルの平均遷移回数である。また、白丸（６０５、６０６）は、近似曲線６１０から算出された各クロックサイクルの平均遷移回数を示している。具体的には、白丸６０５は、黒丸６０１および６０２の２点から近似曲線を外挿することにより算出された平均遷移回数である。また、白丸６０６は、黒丸６０１〜６０４の４点から近似曲線６１０を外挿することにより算出された平均遷移回数である。
【００４４】
ここで、近似曲線の算出手法について説明する。まず、プロットされた点（図６中黒丸６０１〜６０４）に対して、近似曲線を外挿する関数を定める。ここでは、近似曲線を外挿する関数の一例として、下記式（２）の関数を定める。
【００４５】
ｙ＝α×２x＋β・・・・（２）
【００４６】
そして、黒丸６０１〜６０４によって示されるｘおよびｙの値をそれぞれ代入し、最小自乗法によりαおよびβを算出する。そして、算出されたαおよびβを式（２）に代入することにより、近似曲線６１０の関数を得ることができる。
【００４７】
そして、得られた近似曲線６１０の関数にクロックサイクル２Nを代入することにより、白丸６０６の平均遷移回数を算出することができる。そして、予測遷移回数（Ｓｙ）は、近似曲線の減少傾向から決定することができる。具体的には、たとえば、クロックサイクル２Nにおける近似曲線６１０の傾き（微分係数）の絶対値が所定値以下の場合に、クロックサイクル２Nの平均遷移回数を予測遷移回数（Ｓｙ）と決定することができる。
【００４８】
ここで、所定値は、予め設定されていてもよく、また、ユーザが近似曲線の減少傾向を参照して決定してもよい。また、たとえば、クロックサイクル２Nの平均遷移回数とクロックサイクル２N-1の平均遷移回数との差から予測遷移回数（Ｓｙ）を決定することとしてもよい。
【００４９】
消費電力算出部２０６は、予測遷移回数算出部２０５によって算出された予測遷移回数（Ｓｙ）に基づいて、解析対象回路の消費電力を算出する。消費電力Ｗは、組み合わせ回路３０３（重ね合わせ回路４０１〜４０３）内の論理素子のゲート出力における遷移回数をＬ、信号遷移１回で消費される電力をｗ、解析対象回路内に生じるリーク電流による電力をＱとしたとき、下記式（３）により算出される。
【００５０】
Ｗ＝Ｌ×ｗ＋Ｑ・・・（３）
【００５１】
上記式（３）において、組み合わせ回路３０３内の論理素子のゲートＲ１〜Ｒ６出力における遷移回数Ｌには予測遷移回数を代入する。これにより、現実の集積回路の消費電力に近い消費電力を算出することができる。
【００５２】
また、特定部２０２によって順序回路３００が複数特定されている場合には、各順序回路３００ごとに上述した処理により消費電力を算出する。そして、算出された消費電力を足し合わせることにより、解析対象回路全体の消費電力を算出することができる。
【００５３】
なお、上述した、入力部２０１、特定部２０２、決定部２０３、平均遷移回数算出部２０４、予測遷移回数算出部２０５、消費電力算出部２０６は、具体的には、たとえば、図１に示したＲＯＭ１０２、ＲＡＭ１０３、ＨＤ１０５、ＦＤ１０７などの記録媒体に記録されているプログラムを、ＣＰＵ１０１に実行させることによってその機能を実現する。
【００５４】
（消費電力算出装置の消費電力算出処理手順）
つぎに、この発明の実施の形態にかかる消費電力算出装置の消費電力算出処理手順について説明する。図７は、この発明の実施の形態にかかる消費電力算出装置の消費電力算出処理手順について示すフローチャートである。図７において、まず、入力部２０１により、回路情報が入力されたか否かを判断する（ステップＳ７０１）。
【００５５】
そして、回路情報が入力されるのを待って、入力された場合（ステップＳ７０１：Ｙｅｓ）、特定部２０２により、解析対象回路内の順序回路を特定する（ステップＳ７０２）。つぎに、Ｘ＝１、Ｔ＝０とする（ステップＳ７０３）。そして、決定部２０３により、順序回路を組み合わせ回路に展開することにより、クロックサイクルを決定する（ステップＳ７０４）。つぎに、組み合わせ回路に２Xクロックサイクルのテストベクタを入力する（ステップＳ７０５）。
【００５６】
つぎに、ゲート出力の２Xクロックサイクルの遷移回数ＧＸを計数する（ステップＳ７０６）。そして、Ｔ＝Ｔ＋ＧＸとする（ステップＳ７０７）。ここで、Ｔは、２1〜２X-1までのクロックサイクルの総和を示している。そして、平均遷移回数算出部２０４により、平均遷移回数（Ｔ／２X）を算出する（ステップＳ７０８）。つぎに、Ｘ＝１であるか否かを判断する（ステップＳ７０９）。Ｘ＝１である場合（ステップＳ７０９：Ｙｅｓ）、ステップＳ７１１に移行する。
【００５７】
一方、Ｘ＝１でない場合（ステップＳ７０９：Ｎｏ）、平均遷移回数が減少しているか否かを判断する（ステップＳ７１０）。平均遷移回数が減少していない場合（ステップＳ７１０：Ｎｏ）、一連の処理を終了する。一方、平均遷移回数が減少している場合（ステップＳ７１０：Ｙｅｓ）、Ｘ＜Ｐであるか否かを判断する（ステップＳ７１１）。
【００５８】
ここで、Ｐ＝１〜Ｎであり、２Pクロックサイクルまでの遷移回数を係数することを示す値である。Ｐの値は、ユーザが任意で設定することができる。
【００５９】
Ｘ＜Ｐの場合（ステップＳ７１１：Ｙｅｓ）、Ｘをインクリメントし（ステップＳ７１２）、ステップＳ７０４に移行し、２Xクロックサイクルのテストベクタを生成する。一方、Ｘ＜Ｐでない場合（ステップＳ７１１：Ｎｏ）、平均遷移回数の減少量が所定の範囲内であるか否かを判断する（ステップＳ７１３）。所定の範囲内である場合（ステップＳ７１３：Ｙｅｓ）、ステップＳ７１５に移行する。
【００６０】
一方、平均遷移回数の減少量が所定の範囲内でない場合（ステップＳ７１３：Ｎｏ）、予測遷移回数算出部２０５により、予測遷移回数を算出する（ステップＳ７１４）。そして、消費電力算出部２０６により、最大消費電力を算出する（ステップＳ７１５）。これにより、一連の処理を終了する。
【００６１】
以上説明したように、この実施の形態によれば、解析対象回路の設計段階において、当該解析対象回路の動作における遷移回数を正確に算出することができる。そのため、解析対象回路の動作中の消費電力を精度よく見積もることができる。
【００６２】
以上説明したように、消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置によれば、設計者の負担の軽減や設計期間の短縮化を図ることができる。
【００６３】
なお、本実施の形態で説明した消費電力算出方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。
【００６４】
（付記１）解析対象回路の回路情報の入力を受け付けさせる入力工程と、
前記入力工程によって入力された回路情報に基づいて、前記解析対象回路内の順序回路を特定させる特定工程と、
前記特定工程によって特定された順序回路を組み合わせ回路に展開することにより、当該組み合わせ回路に与えるテストパターンのクロックサイクルを決定させる決定工程と、
前記決定工程によって決定されたクロックサイクルに基づいて、前記解析対象回路の動作中に前記組み合わせ回路内の論理ゲートにおけるゲート出力の予測遷移回数を算出させる予測遷移回数算出工程と、
前記予測遷移回数算出工程によって算出された予測遷移回数に基づいて、前記解析対象回路の消費電力を算出させる消費電力算出工程と、
をコンピュータに実行させることを特徴とする消費電力算出プログラム。
【００６５】
（付記２）前記テストパターンに基づいて、前記クロックサイクルに対する平均遷移回数を算出させる平均遷移回数算出工程、をコンピュータに実行させ、
前記予測遷移回数算出工程は、
前記クロックサイクルよりも大きいクロックサイクルに基づいて、前記予測遷移回数を算出させることを特徴とする付記１に記載の消費電力算出プログラム。
【００６６】
（付記３）前記テストパターンは、テストベクタであることを特徴とする付記１または２に記載の消費電力算出プログラム。
【００６７】
（付記４）付記１〜３のいずれか一つに記載の消費電力算出プログラムを記録したコンピュータに読み取り可能な記録媒体。
【００６８】
（付記５）解析対象回路の回路情報の入力を受け付ける入力工程と、
前記入力工程によって入力された回路情報に基づいて、前記解析対象回路内の順序回路を特定する特定工程と、
前記特定工程によって特定された順序回路を展開することにより、組み合わせ回路に与えるテストパターンのクロックサイクルを決定する決定工程と、
前記決定工程によって決定されたクロックサイクルに基づいて、前記解析対象回路の動作中に前記組み合わせ回路内の論理ゲートにおけるゲート出力の予測遷移回数を算出する予測遷移回数算出工程と、
前記予測遷移回数算出工程によって算出された予測遷移回数に基づいて、前記解析対象回路の消費電力を算出する消費電力算出工程と、
を含むことを特徴とする消費電力算出方法。
【００６９】
（付記６）解析対象回路の回路情報の入力を受け付ける入力手段と、
前記入力手段によって入力された回路情報に基づいて、前記解析対象回路内の順序回路を特定する特定手段と、
前記特定手段によって特定された順序回路を展開することにより、組み合わせ回路に与えるテストパターンのクロックサイクルを決定する決定手段と、
前記決定手段によって決定されたクロックサイクルに基づいて、前記解析対象回路の動作中に前記組み合わせ回路内の論理ゲートにおけるゲート出力の予測遷移回数を算出する予測遷移回数算出手段と、
前記予測遷移回数算出手段によって算出された予測遷移回数に基づいて、前記解析対象回路の消費電力を算出する消費電力算出手段と、
を備えることを特徴とする消費電力算出装置。
【産業上の利用可能性】
【００７０】
以上のように、本発明にかかる消費電力算出プログラム、記録媒体、消費電力算出方法、および消費電力算出装置は、半導体集積回路の消費電力の算出に有用であり、特に、ＶＬＳＩの消費電力の算出に適している。
【図面の簡単な説明】
【００７１】
【図１】この発明の実施の形態にかかる消費電力算出装置のハードウェア構成を示すブロック図である。
【図２】この発明の実施の形態にかかる消費電力算出装置の機能的構成について示すブロック図である。
【図３】順序回路について示す説明図である。
【図４】順序回路の展開手法について示す説明図である。
【図５】遷移回数の計数手法について示す説明図である。
【図６】ゲート出力の予測遷移回数の算出方法について示す説明図である。
【図７】この発明の実施の形態にかかる消費電力算出装置の消費電力算出処理手順について示すフローチャートである。
【符号の説明】
【００７２】
２００  消費電力算出装置
２０１  入力部
２０２  特定部
２０３  決定部
２０４  平均遷移回数算出部
２０５  予測遷移回数算出部
２０６  消費電力算出部
２１０  ネットリスト
２２０  テストパターン
【図１】
0004649356.tif 000003
【図２】
0004649356.tif 000004
【図３】
0004649356.tif 000005
【図４】
0004649356.tif 000006
【図５】
0004649356.tif 000007
【図６】
0004649356.tif 000008
【図７】
0004649356.tif 000009