(57)【特許請求の範囲】
【請求項１】
行列状に配置され、入射光に応じた画素信号を出力する複数の単位画素と、
前記画素信号を受ける複数のフローティングディフュージョン部と、
列ごとに設けられ、画素アンプトランジスタを介在して前記フローティングディフュージョン部と電気的に接続された複数の垂直信号線と、
前記複数の垂直信号線から前記画素信号を順次読み出し、１行分の撮像信号に変換する信号処理回路と、
前記信号処理回路を駆動する水平駆動信号を出力する水平走査回路とを備え、
互いに隣接する行で且つ隣接する列に配置された２つの前記単位画素は、前記フローティングディフュージョン部を共有しており、
前記各フローティングディフュージョン部は、該フローティングディフュージョン部に蓄積された前記画素信号を読み出す前記画素アンプトランジスタと電気的に接続されており、
前記複数の垂直信号線のうちの一の垂直信号線は、一の列に配置された単位画素のうちの奇数行に配置された単位画素の前記画素信号を受け、前記一の垂直信号線と隣接する垂直信号線の一方は、前記一の列に配置された単位画素のうちの偶数行に配置された単位画素の前記画素信号を受け、
前記水平走査回路は、前記信号処理回路が偶数行に配置された前記単位画素の前記画素信号を読み出す場合と、奇数行に配置された前記単位画素の前記画素信号を読み出す場合とでは、タイミングが互いに異なる前記水平駆動信号を出力し、
前記水平走査回路は、複数のシフトレジスタ回路と、前記複数のシフトレジスタ回路のうちのいずれか１つのシフトレジスタ回路の出力を選択して前記水平駆動信号として出力する選択回路とを有し、
前記各シフトレジスタ回路は、タイミングが互いに異なる信号をそれぞれ生成することを特徴とする固体撮像装置。
【請求項２】
前記各単位画素は、前記入射光を前記画素信号に変換する光電変換部と、前記光電変換部と接続され前記画素信号を読み出す転送トランジスタとを有し、
前記フローティングディフュージョン部は、前記転送トランジスタのドレイン領域であることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記信号処理回路が読み出す前記画素信号が、偶数行に配置された前記単位画素からの画素信号か、奇数行に配置された前記単位画素からの画素信号かを判別して、前記選択回路を駆動する判別回路をさらに備えていることを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記複数の単位画素を行ごとに選択状態とする垂直駆動信号を出力する垂直走査回路をさらに備え、
前記判別回路は、前記垂直駆動信号により駆動することを特徴とする請求項３に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の光電変換部が行列状に配置された固体撮像装置に関する。
【背景技術】
【０００２】
近年、ＭＯＳ型固体撮像装置において、小型化の要求が高まっている。一方、高感度化も必要とされており、光電変換部であるフォトダイオード（ＰＤ）部が画素に占める割合を増大させる必要がある。このため、画素に含まれる、フローティングディフュージョン（ＦＤ）部、リセットトランジスタ及び画素アンプトランジスタ等の小型化が進められている。
【０００３】
固体撮像装置の小型化を進めるために、複数のＰＤ部がＦＤ部等を共有する構成が提案されている。例えば、特許文献１には、２個又は４個のＰＤ部及び転送トランジスタと、１個のＦＤ部及び画素アンプトランジスタとにより構成された画素を備えた固体撮像装置及びその駆動方法が開示されている。
【特許文献１】特開２００５−１６７９５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記従来の固体撮像装置は、ＰＤ部と平行して転送トランジスタ及びＦＤ部を形成しているため、画素アンプトランジスタ及びＦＤ部の数を減らすことができるが、ＦＤ部のサイズはあまり小さくすることができないという問題がある。例えば、２個のＰＤ部が共有するＦＤ部は、ＰＤ部ごとにＦＤ部を形成する場合と同程度のサイズとなってしまう。このため、複数のＰＤ部が共通のＦＤ部と接続された構成とした場合においても、ＦＤ部の占める面積が大きくなり、ＰＤ部の面積を十分大きくすることができないという問題がある。
【０００５】
本発明は、前記従来の問題を解決し、複数のフォトダイオード部がフローティングディフュージョン部を共有する場合に、フローティングディフュージョン部がフォトダイオード部に占める割合が小さく、小型で高感度の固体撮像装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００６】
前記の目的を達成するため、本発明は固体撮像装置を、互いに隣接する行で且つ隣接する列に配置された２つの光電変換部がフローティングディフュージョン部を共有する構成とする。
【０００７】
具体的に本発明に係る固体撮像装置は、行列状に配置され、入射光に応じた画素信号を出力する複数の単位画素と、画素信号を受ける複数のフローティングディフュージョン部とを備え、互いに隣接する行で且つ隣接する列に配置された２つの単位画素は、フローティングディフュージョン部を共有していることを特徴とする。
【０００８】
本発明の固体撮像装置によれば、互いに隣接する行で且つ隣接する列に配置された２つの単位画素は、フローティングディフュージョン部を共有しているため、画素に対してＦＤ部を斜めに配置することができる。従って、画素に対してＦＤ部を平行して配置した場合と比べて、ＦＤ部の占有面積を小さくすることができるので、画素のサイズが一定の場合、フォトダイオード部が画素に占める割合を大きくすることができる。また、フォトダイオード部の面積を小さくすることなく画素のサイズを小さくすることが可能となる。
【０００９】
本発明の固体撮像装置において、各単位画素は、入射光を画素信号に変換する光電変換部と、光電変換部と接続され画素信号を読み出す転送トランジスタとを有し、フローティングディフュージョン部は、転送トランジスタのドレイン領域であることが好ましい。
【００１０】
本発明の固体撮像装置において、各フローティングディフュージョン部は、該フローティングディフュージョン部に蓄積された画素信号を読み出す画素アンプトランジスタと電気的に接続されていることが好ましい。
【００１１】
本発明の固体撮像装置において、一のフローティングディフュージョン部は、該一のフローティングディフュージョン部と行方向に隣接する他のフローティングディフュージョン部と電気的に接続されており、相互に電気的に接続されたフローティングディフュージョン部同士は、共通の画素アンプトランジスタと電気的に接続されていることが好ましい。このような構成とすることにより、画素アンプトランジスタ等を共有化することができ、フォトダイオード部の占有率をさらに向上させることが可能となる。
【００１２】
本発明の固体撮像装置は、列ごとに設けられ、画素アンプトランジスタを介在してフローティングディフュージョン部と電気的に接続された複数の垂直信号線をさらに備え、複数の垂直信号線のうちの一の垂直信号線は、一の列に配置された単位画素のうちの奇数行に配置された単位画素の画素信号を受け、一の垂直信号線と隣接する垂直信号線の一方は、一の列に配置された単位画素のうちの偶数行に配置された単位画素の画素信号を受けることが好ましい。
【００１３】
本発明の固体撮像装置は、複数の垂直信号線から画素信号を順次読み出し、１行分の撮像信号に変換する信号処理回路と、信号処理回路を駆動する水平駆動信号を出力する水平走査回路とをさらに備え、水平走査回路は、信号処理回路が偶数行に配置された単位画素の画素信号を読み出す場合と、奇数行に配置された単位画素の画素信号を読み出す場合とでは、タイミングが互いに異なる水平駆動信号を出力することが好ましい。このような構成とすることにより、ＦＤ部を斜めに配置した場合にも画像のずれが生じることを抑えることができる。
【００１４】
本発明の固体撮像装置において水平走査回路は、複数のシフトレジスタ回路と、複数のシフトレジスタ回路のうちのいずれか１つのシフトレジスタ回路の出力を選択して水平駆動信号として出力する選択回路とを有し、各シフトレジスタ回路は、タイミングが互いに異なる信号をそれぞれ生成することが好ましい。
【００１５】
本発明の固体撮像装置において水平走査回路は、直列に接続された複数段のフリップフロップからなるシフトレジスタ回路を有し、シフトレジスタへの信号入力を、信号処理回路が偶数行に配置された単位画素の画素信号を読み出す場合と、奇数行に配置された単位画素の画素信号を読み出す場合とでは、異なる段のフリップフロップに対して行うことが好ましい。このような構成とすることによりシフトレジスタ回路が１つですむため、装置を小型化することができる。
【００１６】
この場合において水平走査回路は、信号を入力するフリップフロップを切り替える選択回路を有していることが好ましい。
【００１７】
本発明の固体撮像装置は、信号処理回路が読み出す画素信号が、偶数行に配置された単位画素からの画素信号か、奇数行に配置された単位画素からの画素信号かを判別して、選択回路を駆動する判別回路をさらに備えていることが好ましい。
【００１８】
本発明の固体撮像装置は、複数の単位画素を行ごとに選択状態とする垂直駆動信号を出力する垂直走査回路をさらに備え、判別回路は、垂直駆動信号により駆動することが好ましい。
【００１９】
本発明の固体撮像装置において水平走査回路は、シフトレジスタ駆動信号によって駆動されるシフトレジスタ回路を有し、シフトレジスタ回路は、信号処理回路が偶数行に配置された単位画素の画素信号を読み出す場合と、奇数行に配置された単位画素の画素信号を読み出す場合とでは、タイミングが互いに異なるシフトレジスタ駆動信号により駆動されることが好ましい。
【発明の効果】
【００２０】
本発明に係る固体撮像装置によれば、複数のフォトダイオード部がフローティングディフュージョン部を共有する場合に、フローティングディフュージョン部がフォトダイオード部に占める割合が小さく、小型で高感度の固体撮像装置を実現できる。
【発明を実施するための最良の形態】
【００２１】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。図１は本発明の第１の実施形態に係る固体撮像装置における光電変換セル部２０の回路構成を示している。図１に示すように光電変換セル部２０は行列状に配置された単位画素２１と、２個の単位画素２１の間に設けられたフローティングディフュージョン（ＦＤ）部２２と、一方のソースドレインがＦＤ部２２と接続されたリセットトランジスタ２３と、ゲートがＦＤ部２２と接続された画素アンプトランジスタ２４とによって形成されている。図１には４行３列の単位画素が示されているが、光電変換セル部２０に含まれる単位画素２１の行数及び列数は任意に変更してかまわない。
【００２２】
単位画素２１は、フォトダイオード（ＰＤ）部１１と、一方のソースドレインがＰＤ部１１と接続された読み出しトランジスタ１２とから構成されている。互いに隣接する行で且つ隣接する列に配置された２つの単位画素２１に設けられた読み出しトランジスタ１２の他方のソースドレイン同士が接続されＦＤ部２２が形成されている。各画素アンプトランジスタ２４の一方のソースドレインは、列ごとに設けられた垂直信号線３１と接続されている。各画素アンプトランジスタ２４及び各リセットトランジスタ２３の他方のソースドレインは電源信号線３４と接続されている。各リセットトランジスタ２３のゲートは、行ごとに設けられたリセット信号線３２と接続され、各読み出しトランジスタ１２のゲートは、行ごとに設けられた読み出し信号線３３と接続されている。
【００２３】
図２は図１に示す回路構成の単位画素２１及びＦＤ部２１を基板上に配置した例を示している。基板に設けられたウェル１５にＰＤ部１１が、行列状に形成されており、隣接する行で且つ隣接する列に設けられたＰＤ部１１同士の間には、ＦＤ部２２が形成されている。ＦＤ部２２とＰＤ部１１との間には、読み出しトランジスタのゲート１２ａが形成されており、ＦＤ部２２は読み出しトランジスタのドレイン領域となる。読み出しトランジスタのゲート１２ａ及びＦＤ部２２は、ＰＤ部１１に対して斜めに形成されている。このため、ＦＤ部２２の面積を非常に小さくすることができる。
【００２４】
例えば、列方向の幅Ｗ及び行方向の幅Ｄをそれぞれ１８００ｎｍ、素子分離１６の幅２Ｗｃを３５０ｎｍ素子分離１６とＰＤ部１１との間隔Ｗｂを３５０ｎｍとすると、列方向のＰＤ部１１の幅Ｗａは７５０ｎｍとなる。また、行方向に隣接するＰＤ部１１同士の間隔２Ｄｂを３５０ｎｍとすると、行方向のＰＤ部１１の幅Ｄａは１１００ｎｍとなる。この場合に、転送トランジスタのゲート１２ａのゲート長を４００ｎｍとすると、ＦＤ部２２は、約４００ｎｍ角となり、その面積は約０．１６μｍ2となる。単位エリアの面積は約３．２μｍ2であるから、ＦＤ部２２が単位エリアに占める割合は約５％となる。また、ＰＤ部１１の列方向の間隔Ｄｂを３５０ｎｍとすると、図２において斜線を施したＰＤ部１１の面積は、約１．１μｍ2となるため、ＰＤ部１１が単位エリアに占める割合は約３５％となる。
【００２５】
図３は隣接する行で且つ同一列に設けられたＰＤ部１１１同士の間にＦＤ部１２２を形成した場合のレイアウトを示している。この場合も列方向の幅Ｗ及び行方向の幅Ｄがそれぞれ１８００ｎｍの単位エリアにおいて、素子分離１１６の行方向の幅２Ｄｃを３５０ｎｍ、素子分離１１６とＰＤ部１１１との間隔Ｄｂを３５０ｎｍ、ＰＤ部１１１同士の列方向の間隔Ｗｂを３５０に設定すると、ＦＤ部１２２の幅Ｗｅは２００ｎｍ、長さは３２５０ｎｍとなり、面積は約０．６５μｍ2となる。ＦＤ部１２２が単位エリアに占める割合は約２０％であり、ＦＤ部２２を斜めに配置した場合と比べてＦＤ部２２が占める割合が遙かに大きくなる。この場合、読み出しトランジスタのゲート１１２ａの下側に分離酸化膜１１７を形成する必要があり、ＦＤ部１２２には幅が狭い部分が生じる。この部分に配線コンタクトを形成する必要があるため、ＦＤ部１２２の幅Ｗｅをこれ以上狭くすることは困難である。一方、ＰＤ部１１１の面積は約０．９μｍ2となり、ＰＤ部１１１が単位エリアに占める割合は約２９％となる。
【００２６】
以上説明したように、同一のデザインルールにより画素を設計した場合には、読み出しトランジスタ及びＦＤ部を斜めに配置することにより、ＦＤ部が占める面積を大幅に低減し、ＰＤ部が占める面積を大きく向上させることができる。
【００２７】
（第１の実施形態の一変形例）
以下に、第１の実施形態の一変形例について図面を参照して説明する。図４は第１の実施形態の一変形例に係る固体撮像装置の回路構成を示している。図４において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００２８】
図４に示すように本変形例の固体撮像装置は、互いに同一列で且つ隣接する行に設けられた２つのＦＤ部２２同士が電気的に接続されており、２つのＦＤ部２２は、リセットトランジスタ２３及び画素アンプトランジスタ２４を共有している。
【００２９】
このような構成とすることによりリセットトランジスタ２３及び画素アンプトランジスタ２４の数を減らすことができるので、固体撮像装置の小型化を進める上で有利となる。
【００３０】
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図５は本発明の第２の実施形態に係る固体撮像装置のブロック構成を示している。
【００３１】
図５に示すように本実施形態の固体撮像装置は、光電変換セル部２０と、光電変換セル部を行ごとに駆動する垂直走査回路４１と、光電変換セル部２０の出力信号を処理及び保持する信号処理部４２と、信号処理部を列ごとに駆動する水平走査回路４３とを備えている。
【００３２】
光電変換セル部２０の回路構成は、図１に示す第１の実施形態の光電変換セル部２０と同一であり、互いに隣接する行で且つ隣接する列に配置された２つの単位画素２１は、ＦＤ部２２を共有している。各ＦＤ部２２は、画素アンプトランジスタ２４を介在させて列ごとに設けられた垂直信号線３１とそれぞれ接続されている。
【００３３】
垂直走査回路４１は垂直駆動信号を出力し、出力された垂直駆動信号により光電変換セル部２０の一の行が選択され、一の行に含まれる各単位画素２１の画素信号が、ＦＤ部２２及び画素アンプトランジスタ２４を介して垂直信号線３１にそれぞれ出力される。垂直駆動信号は、読み出し信号線３２、リセット信号線３３及び電源信号線３４等に供給するパルス信号である。
【００３４】
各垂直信号線３１に出力された画素信号は、信号処理部４２にそれぞれ保持される。信号処理部４２に保持された画素信号は、水平走査回路４３から出力される水平駆動信号によって、順次水平信号線３５に読み出され、水平信号線３５と接続された信号増幅回路４４を通して１行分の撮像信号として出力される。
【００３５】
本実施形態の光電変換セル部２０は図１に示すように、隣接する行で且つ同一の列に含まれる２つの単位画素２１同士は、互いに反対側の列に含まれる単位画素２１とＦＤ部２２を共有している。具体的に図１の１行２列目の単位画素２１は、２行１列目の単位画素２１とＦＤ部２２を共有し、２行２列目の単位画素２１は、１行３列目の単位画素２１とＦＤ部２２を共有している。また、１行２列目のＦＤ部２２は２列目の垂直信号線３１と接続され、２行２列目のＦＤ部２２は３列目の垂直信号線３１と接続されている。従って、一の列に含まれる単位画素２１の画素信号は、奇数行と偶数行とでは異なった垂直信号線３１に出力される。このため、信号処理回路４２に保持された画素信号を水平信号線３５に単純に読み出し、１行分の撮像信号を生成した場合には、奇数行と偶数行とで、画像のずれが発生する恐れがある。
【００３６】
本実施形態の固体撮像装置は、水平走査回路４３が図６に示すようにシフトレジスタ回路５１とシフトレジスタ回路５２の２系統のシフトレジスタ回路を有しており、２系統の水平駆動信号を生成できる。判別回路５３によって駆動される選択回路５４によってシフトレジスタ回路５１が生成する水平駆動信号又はシフトレジスタ回路５２が生成する水平駆動信号が出力され、信号処理回路４２に供給される。これにより、奇数行と偶数行とで信号処理回路４２から水平信号線３５に信号を読み出すタイミングを変えることができる。その結果、隣接する行で且つ隣接する列の単位画素２１同士がＦＤ部２２を共有する場合においても、画像のずれが発生することを抑制することができる。
【００３７】
図７は本実施形態の水平走査回路の回路構成の一例を示している。選択回路５４は、判別信号線ＨＳＥＬの信号によって、第１の入力端子ＳAＩＮから入力された信号又は第２の入力端子ＳBＩＮから入力された信号を選択して出力端子ＳＯＵＴから出力する回路である。
【００３８】
シフトレジスタ回路５１及びシフトレジスタ回路５２は、直列に接続された複数段のフリップフロップからなる。シフトレジスタ回路５１の１段目の出力端子ＦAＯＵＴ１は、選択回路５４の１段目の第１の入力端子ＳAＩＮ１と接続され、２段目以降の各段の出力端子ＦAＯＵＴもそれぞれ順に対応する第１の入力端子ＳAＩＮと接続されている。シフトレジスタ回路５２の１段目の出力端子ＦBＯＵＴ１は、選択回路５４の２段目の第２の入力端子ＳBＩＮ２と接続されており、２段目以降の各段の出力端子ＦBＯＵＴも、選択回路５４の３段目から順に対応する第２の入力端子ＳBＩＮとそれぞれ接続されている。選択回路５４の１段目の第２の入力端子ＳBＩＮ１は、接地されている。
【００３９】
シフトレジスタ回路５１及びシフトレジスタ回路５２の１段目の信号入力端子はシフトレジスタ駆動線ＨＳＴと接続され、クロック端子はクロック線ＣＬＫと接続されている。シフトレジスタ駆動線ＨＳＴに印加されたシフトレジスタ駆動パルスは、クロック端子に入力される駆動クロックと同期して、シフトレジスタ回路５１及びシフトレジスタ回路５２により順次シフトされて出力される。
【００４０】
図８（ａ）及び（ｂ）は図７の水平走査回路の動作タイミングであり、（ａ）は奇数行の読み出しを行う場合を示し、（ｂ）は偶数行の読み出しを行う場合を示している。奇数行の読み出しを行う場合には、判別信号線ＨＳＥＬにハイ（“Ｈ”）レベルの電圧が印加される。これにより、選択回路５４の第１の入力端子ＳAＩＮに入力された信号が選択回路５４の出力端子ＳＯＵＴから出力される。
【００４１】
シフトレジスタ回路５１にシフトパルスが印加されると、シフトレジスタ回路５１の出力端子ＦＡＯＵＴが駆動クロックに同期して１段目から順に“Ｈ”レベルの信号を出力するため、選択回路５４の１段目の出力端子ＳＯＵＴ１から順次“Ｈ”レベルの信号が出力される。これにより、信号処理部４２に蓄積された１列目の垂直信号線３１の信号から順に水平信号線３５へ読み出しが行われ、信号増幅回路４４を通して順次出力される。
【００４２】
一方、偶数行の読み出しを行う場合には、判別信号線ＨＳＥＬにロー（“Ｌ”）レベルの電圧が印加される。これにより、選択回路５４の第２の入力端子ＳＢＩＮに入力された信号が選択回路５４の出力端子ＳＯＵＴから出力される。シフトレジスタ回路５２の１段目の出力端子ＦBＯＵＴ１は選択回路５４の２段目の第２の入力端子ＳBＩＮ２と接続されているため、選択回路５４の２段目の出力端子ＳＯＵＴ２から順次“Ｈ”レベルの信号が出力される。これにより、信号処理部４２に蓄積された２列目の垂直信号線３１の信号から順に水平信号線３５へ読み出しが行われ、信号増幅回路４４を通して順次出力される。
【００４３】
従って、互いに隣接する行で且つ隣接する列に配置された２つの単位画素２１が、ＦＤ部２２を共有しており、ｎ列目（ｎは１以上の整数である。）に配置された単位画素２１の画素信号が、奇数行の場合にはｎ列目の垂直信号線３１に出力され、偶数行の場合にはｎ＋１列目の垂直信号線３１に出力される場合にも、水平信号線３５への読み出しタイミングが変動することがなく、画像ずれの発生を抑えることができる。
【００４４】
図９は第２の実施形態に係る水平走査回路の別の構成を示している。図９に示すように水平走査回路は、直列に接続された複数段のフリップフロップからなるシフトレジスタ回路５５と選択回路５６とから構成されている。奇数行の読み出しを行う場合にはＨＳＴに印加されたシフトパルスが、シフトレジスタ回路５５の１段目に入力される。偶数行の読み出しを行う場合には、選択回路５６が駆動され、シフトパルスがシフトレジスタ回路５５の２段目に入力される。このような構成とすれば、シフトレジスタ回路が１つですむため回路構成を簡略化することができる。
【００４５】
判別回路５３は、図１０に示すようにフリップフロップの入力Ｄと反転出力ＱＮとが接続された２分周回路とすればよい。ここでＶＳＴは、垂直走査回路のシフトインパルスであり、Ｖ１は垂直走査回路４１の駆動クロックである。これにより垂直走査回路４１が奇数行を選択し、読み出す際にはフリップフロップの出力Ｑと接続された判別信号線ＨＳＥＬの電圧が“Ｈ”レベルとなり、偶数行を選択し、読み出す際には判別信号線ＨＳＥＬの電圧が“Ｌ”レベルとなる。
【産業上の利用可能性】
【００４６】
本発明に係る固体撮像装置は、複数のフォトダイオード部がフローティングディフュージョン部を共有する場合に、フローティングディフュージョン部がフォトダイオード部に占める割合が小さく、小型で高感度の固体撮像装置を実現でき、複数の光電変換部が行列状に配置された固体撮像装置等として有用である。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施形態に係る固体撮像装置における光電変換セル部の回路構成を示す回路図である。
【図２】本発明の第１の実施形態に係る固体撮像装置における光電変換セル部のレイアウト構成を示す平面図である。
【図３】従来の固体撮像装置におけるＦＤ部の面積を説明するための平面図である。
【図４】本発明の第１の実施形態の一変形例に係る固体撮像装置における光電変換セル部の回路構成を示す回路図である。
【図５】本発明の第２の実施形態に係る固体撮像装置の回路構成を示すブロック図である。
【図６】本発明の第２の実施形態に係る固体撮像装置の水平走査回路の一例を示すブロック図である。
【図７】本発明の第２の実施形態に係る固体撮像装置の水平走査回路の一例を示す回路図である。
【図８】本発明の第２の実施形態に係る固体撮像装置の水平走査回路の動作タイミングを示すタイミング図である。
【図９】本発明の第２の実施形態に係る固体撮像装置の水平走査回路の別の例を示す回路図である。
【図１０】本発明の第２の実施形態に係る固体撮像装置の判別回路の一例を示す回路図である。
【符号の説明】
【００４８】
１１    フォトダイオード
１２    読み出しトランジスタ
１５    ウェル
１６    素子分離
２０    光電変換セル部
２１    単位画素
２２    フローティングディフュージョン部
２３    リセットトランジスタ
２４    画素アンプトランジスタ
３１    垂直信号線
３２    リセット信号線
３３    読み出し信号線
３４    電源信号線
３５    水平信号線
４１    垂直走査回路
４２    信号処理回路
４３    水平走査回路
４４    信号増幅回路
５１    シフトレジスタ回路
５２    シフトレジスタ回路
５３    判別回路
５４    選択回路
５５    シフトレジスタ回路
５６    選択回路
【図１】
0004695979.tif 000002
【図２】
0004695979.tif 000003
【図３】
0004695979.tif 000004
【図４】
0004695979.tif 000005
【図５】
0004695979.tif 000006
【図６】
0004695979.tif 000007
【図７】
0004695979.tif 000008
【図８】
0004695979.tif 000009
【図９】
0004695979.tif 000010
【図１０】
0004695979.tif 000011