(57)【特許請求の範囲】
【請求項１】
表示ラインに対応する複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルを、映像信号の各フィールドを構成するＮ個のサブフィールド毎に駆動するプラズマディスプレイパネルの駆動方法であって、
前記サブフィールドの各々は、前記放電セル各々を選択的に選択放電せしめて前記放電セルを点灯放電セル状態及び消灯放電セル状態のいずれか一方に設定するアドレス工程と、前記点灯放電セル状態にある前記放電セルのみを前記サブフィールドの重み付けに対応した回数だけ繰り返し維持放電せしめる発光維持工程と、を含み、
Ｎ個の前記サブフィールド各々の内で前記映像信号によって示される輝度レベルに対応した１のサブフィールド及びこのサブフィールドに後続する所定数のサブフィールド各々の前記アドレス工程において前記選択放電を生起せしめた後、後続するサブフィールド各々の内から１つ又は２つおきに抜粋したサブフィールド各々の前記アドレス工程のみで再び前記選択放電を生起せしめるべき駆動を行うことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記抜粋したサブフィールドは、前記１のサブフィールドに後続し、かつ各フィールド内における奇数番目に配置されたサブフィールドの各々であることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記抜粋したサブフィールドは、前記１のサブフィールドに後続し、かつ各フィールド内における偶数番目に配置されたサブフィールドの各々であることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
各フィールドの先頭に配置された前記サブフィールドは、前記アドレス工程に先立って全ての前記放電セルを一斉にリセット放電せしめて前記放電セルを前記点灯放電セル状態及び前記消灯放電セル状態のいずれか一方に初期化するリセット工程を更に含むことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、マトリクス表示方式のプラズマディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】
現在、２次元の画像表示パネルとして、画素を担う複数の放電セルがマトリクス状に配列されたプラズマディスプレイパネル(以下、ＰＤＰと称する)が注目されている。ＰＤＰでは、映像信号に基づく各画素毎の画素データに応じて選択的に放電セルの各々を放電せしめ、その放電に伴う発光によって画面上に表示画像を形成させる。この際、各放電セルは放電現象を利用して発光を行うものである為、最高輝度で発光するか、又は消灯するかの２つの状態しかもたない。つまり、２階調分の輝度レベルしか表現できないのである。そこで、かかる放電セルを有するＰＤＰにて、入力映像信号に対応した中間輝度表示を実現させるべく、サブフィールド法に基づく階調駆動を実施する。
【０００３】
サブフィールド法に基づく階調駆動では、各フィールドの表示期間をＮ個のサブフィールドに分割し、各サブフィールドに、画素データ(Ｎビット)の各ビット桁の重み付けに対応した発光期間(発光回数)を夫々割り当ててＰＤＰに対する発光駆動を行う。
例えば、図１に示されるように１つのフィールドを６個のサブフィールドＳＦ１〜ＳＦ６に分割した場合には、各サブフィールドに、
ＳＦ１：１
ＳＦ２：２
ＳＦ３：４
ＳＦ４：８
ＳＦ５：１６
ＳＦ６：３２
なる発光期間を割り当てる。
【０００４】
そして、入力映像信号によって表される輝度レベルに応じて、サブフィールドＳＦ１〜ＳＦ６各々で選択的に発光を実施させるのである。この際、１フィールド期間(ＳＦ１〜ＳＦ６)を通して実施された発光期間の合計に対応した中間輝度が視覚されるのである。例えば、サブフィールドＳＦ１〜ＳＦ６の内のＳＦ６のみで放電セルを発光させると、１フィールドを通して"３２"に対応した期間だけ放電セルが発光することになるので、"３２"に対応した中間輝度が視覚される。一方、ＳＦ６を除くＳＦ１〜ＳＦ５の各々で放電セルを発光させると、１フィールドを通して"１"＋"２"＋"４"＋"８"＋"１６"＝"３１"に対応した期間だけ放電セルが発光するので、"３１"に対応した中間輝度が視覚されるのである。
【０００５】
この際、６つのサブフィールドによれば、発光を実施させるサブフィールと発光を実施させないサブフィールドとの組み合わせ方(発光パターン)が６４通り考えられる。かかる６４通りの発光パターンによれば、１フィールドを通しての発光期間の合計も６４通りとなり、６４階調分の中間輝度を表すことが可能となる。
【０００６】
ここで、例えば図１に示す如く、輝度"３２"の表示を担う画素に対応した放電セルＧ31と、輝度"３１"の表示を担う画素に対応した放電セルＧ32とでは、１フィールド期間内での発光期間及び消灯期間が互いに反転している。よって、ＰＤＰの画面を眺めるにあたり、先ず、図１の破線にて示す如くＳＦ１〜ＳＦ５に亘って放電セルＧ32を眺めてからその視線を放電セルＧ31に移すと、両者の消灯状態のみを連続して見ることになる。従って、その境界上に暗い線が偽輪郭となって視覚されるようになり、画像品質を低下させるという問題が発生した。
【０００７】
そこで、前述した如き６４通りの発光パターンの内、図２に示す如き７通りの発光パターンのみを用いてＰＤＰを駆動することが考えられた。かかる発光パターンでは、図２に示す如く輝度"０"を表現する場合を除き、必ず、先頭のサブフィールドＳＦ１から連続して放電セルを発光させるようにしている。そして、１フィールド内において、一旦、放電セルを消灯状態に推移させたら、それ以降のサブフィールドでは発光を実施させないようにしている。
【０００８】
従って、図２に示す７通りの発光パターンには、１フィールド期間内において発光期間及び消灯期間が互いに反転した発光パターンは存在しないので、前述した如き偽輪郭は発生しない。
ところが、ＰＤＰの駆動では、放電セルを図２中の黒丸にて示されるが如き消灯状態に設定する際にも放電を生起させなければならないので、電力消費が高くなるという問題があった。
【０００９】
【発明が解決しようとする課題】
本発明は、上記の問題を解決するためになされたものであり、低消費電力にて偽輪郭を抑制した高品質な画像表示を実現することが可能なプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１記載によるプラズマディスプレイパネルの駆動方法は、表示ラインに対応する複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルを、映像信号の各フィールドを構成するＮ個のサブフィールド毎に駆動するプラズマディスプレイパネルの駆動方法であって、前記サブフィールドの各々は、前記放電セル各々を選択的に選択放電せしめて前記放電セルを点灯放電セル状態及び消灯放電セル状態のいずれか一方に設定するアドレス工程と、前記点灯放電セル状態にある前記放電セルのみを前記サブフィールドの重み付けに対応した回数だけ繰り返し維持放電せしめる発光維持工程と、を含み、Ｎ個の前記サブフィールド各々の内で前記映像信号によって示される輝度レベルに対応した１のサブフィールド及びこのサブフィールドに後続する所定数のサブフィールド各々の前記アドレス工程において前記選択放電を生起せしめた後、後続するサブフィールド各々の内から１つ又は２つおきに抜粋したサブフィールド各々の前記アドレス工程のみで再び前記選択放電を生起せしめるべき駆動を行う。
【００１１】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図３は、本発明による駆動方法に従ってプラズマディスプレイパネルを階調駆動するプラズマディスプレイ装置の概略構成を示す図である。
かかるプラズマディスプレイ装置は、Ａ／Ｄ変換器１、駆動制御回路２、メモリ４、アドレスドライバ６、第１サスティンドライバ７、第２サスティンドライバ８、及びデータ変換回路３０からなる駆動部と、プラズマディスプレイパネルとしてのＰＤＰ１０と、から構成される。
【００１２】
ＰＤＰ１０は、ｍ個の列電極Ｄ1〜Ｄmと、これら列電極Ｄ各々と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹi(1≦i≦n)にてＰＤＰ１０における第１表示ライン〜第ｎ表示ラインを担っている。列電極Ｄと、行電極Ｘ及びＹとの間には、放電ガスが封入されている放電空間が形成されており、この放電空間を含む各行電極対と列電極との交差部に、画素を担う放電セルが形成される構造となっている。
【００１３】
Ａ／Ｄ変換器１は、アナログの入力映像信号をサンプリングしてこれを各画素に対応した８ビットの画素データＰＤに変換してデータ変換回路３０に供給する。
図４は、かかるデータ変換回路３０の内部構成を示す図である。
図４において、第１データ変換回路３２は、８ビットで"０"〜"２５５"を表現し得る上記画素データＰＤを、図５に示す如き変換特性に基づいて"０"〜"２２４"を表現し得る８ビットの輝度変換画素データＰＤHに変換し、これを多階調化処理回路３３に供給する。かかる第１データ変換回路３２のデータ変換により、後述する多階調化処理回路３３による多階調化処理時の輝度飽和、並びに、表示階調がビット境界にない場合に生じる表示特性の平坦部の発生(すなわち、階調歪みの発生)が抑制される。
【００１４】
多階調化処理回路３３は、８ビットの輝度変換画素データＰＤHに対して誤差拡散処理及びディザ処理を施すことにより、現階調数を維持しつつもそのビット数を４ビットに削減した多階調化画素データＰＤSを生成する。例えば、上記誤差拡散処理では、先ず、輝度変換画素データＰＤHの上位６ビット分を表示データ、残りの下位２ビット分を誤差データと捉える。そして、周辺画素各々に対応した上記輝度変換画素データＰＤHの各誤差データを重み付け加算したものを、上記表示データに反映させる。かかる動作により、原画素における下位２ビット分の輝度が上記周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。そして、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算してディザ加算画素データを得る。かかるディザ係数の加算によれば、上記１画素単位で眺めた場合には、上記ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、多階調化処理回路３３は、上記ディザ加算画素データの上位４ビット分を多階調化画素データＰＤSとして第２データ変換回路３４に供給する。
【００１５】
第２データ変換回路３４は、４ビットの上記多階調化画素データＰＤSを図６に示されるが如き変換テーブルに従って１４ビットの画素駆動データＧＤに変換してこれをメモリ４に供給する。
メモリ４は、１４ビットの上記画素駆動データＧＤを、駆動制御回路２から供給された書込信号に従って順次書き込む。ここで、１画面(ｎ行、ｍ列)分の書き込みが終了すると、メモリ４は、駆動制御回路２から供給された読出信号に従って、その書き込まれたデータを以下の如く読み出す。
【００１６】
先ず、メモリ４では、書き込まれた１画面分の画素駆動データＧＤ11〜ＧＤnm各々を、各ビット桁(第１ビット〜第１４ビット)毎に分割した画素駆動データビットＤＢ１〜ＤＢ１４と捉える。
すなわち、
ＤＢ１11〜ＤＢ１nm：ＧＤ11〜ＧＤnm各々の第１ビット
ＤＢ２11〜ＤＢ２nm：ＧＤ11〜ＧＤnm各々の第２ビット
ＤＢ３11〜ＤＢ３nm：ＧＤ11〜ＧＤnm各々の第３ビット
ＤＢ４11〜ＤＢ４nm：ＧＤ11〜ＧＤnm各々の第４ビット
ＤＢ５11〜ＤＢ５nm：ＧＤ11〜ＧＤnm各々の第５ビット
ＤＢ６11〜ＤＢ６nm：ＧＤ11〜ＧＤnm各々の第６ビット
ＤＢ７11〜ＤＢ７nm：ＧＤ11〜ＧＤnm各々の第７ビット
ＤＢ８11〜ＤＢ８nm：ＧＤ11〜ＧＤnm各々の第８ビット
ＤＢ９11〜ＤＢ９nm：ＧＤ11〜ＧＤnm各々の第９ビット
ＤＢ1011〜ＤＢ10nm：ＧＤ11〜ＧＤnm各々の第10ビット
ＤＢ1111〜ＤＢ11nm：ＧＤ11〜ＧＤnm各々の第11ビット
ＤＢ1211〜ＤＢ12nm：ＧＤ11〜ＧＤnm各々の第12ビット
ＤＢ1311〜ＤＢ13nm：ＧＤ11〜ＧＤnm各々の第13ビット
ＤＢ1411〜ＤＢ14nm：ＧＤ11〜ＧＤnm各々の第14ビット
である。
【００１７】
そして、メモリ４は、後述するサブフィールドＳＦ１のアドレス工程Ｗcにおいて、上記画素駆動データビットＤＢ１11〜ＤＢ１nmを１表示ライン分ずつ読み出してアドレスドライバ６に供給する。次に、メモリ４は、後述するサブフィールドＳＦ２のアドレス工程Ｗcにおいて、上記画素駆動データビットＤＢ２11〜ＤＢ２nmを１表示ライン分ずつ読み出してアドレスドライバ６に供給する。以下、同様にして、メモリ４は、後述するサブフィールドＳＦ３〜ＳＦ１４の各アドレス工程Ｗcのタイミングで、画素駆動データビットＤＢ３〜ＤＢ１４を１表示ライン分ずつ読み出してアドレスドライバ６に供給するのである。
【００１８】
駆動制御回路２は、図７に示される発光駆動フォーマットに従ってＰＤＰ１０を駆動制御すべき各種タイミング信号をアドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。尚、図７に示される発光駆動フォーマットでは、各フィールド(以下、１フレームをも含む表現とする)の表示期間を１４個のサブフィールドＳＦ１〜ＳＦ１４に分割する。そして、サブフィールド各々内で、ＰＤＰ１０の各放電セルを"点灯放電セル状態"及び"消灯放電セル状態"のいずれか一方に設定するアドレス工程Ｗcと、上記"点灯放電セル状態"にある放電セルのみを図７中に記述されている回数比にて示される数だけ繰り返し発光せしめる発光維持工程Ｉcとを実施する。又、先頭のサブフィールドＳＦ１においてのみでＰＤＰ１０の全放電セル内の壁電荷量を初期化せしめる一斉リセット工程Ｒcを実行し、最後尾のサブフィールドＳＦ１４では、全放電セル内の壁電荷を一斉に消去する消去工程Ｅを実行する。
【００１９】
図８は、上記一斉リセット工程Ｒc、アドレス工程Ｗc、発光維持工程Ｉc及び消去工程Ｅなる各工程において、上記アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々がＰＤＰ１０に印加する各種駆動パルスと、その印加タイミングを示す図である。先ず、サブフィールドＳＦ１のみで実施される一斉リセット工程Ｒcでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が、図８に示す如き波形を有するリセットパルスＲＰx及びＲＰYをＰＤＰ１０の行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに一斉に印加する。これらリセットパルスＲＰx及びＲＰYの一斉印加により、ＰＤＰ１０中の全ての放電セルがリセット放電し、かかるリセット放電の直後、各放電セル内には一様に所定量の壁電荷が形成される。このリセット放電により、全ての放電セルが"点灯放電セル状態"に初期化される。
【００２０】
次に、各サブフィールドのアドレス工程Ｗcでは、アドレスドライバ６が、上記メモリ４から供給された画素駆動データビットＤＢの論理レベルに対応した電圧を有する画素データパルスを発生する。例えば、アドレスドライバ６は、画素駆動データビットＤＢの論理レベルが"１"である場合には高電圧の画素データパルスを生成し、"０"である場合には低電圧(０ボルト)の画素データパルスを生成する。この際、アドレスドライバ６は、上述した如く生成した画素データパルスを１行分(ｍ個)毎に列電極Ｄ1〜Ｄmに印加して行く。例えば、サブフィールドＳＦ１のアドレス工程Ｗcでは、メモリ４から画素駆動データビットＤＢ１11〜ＤＢ１nmが供給されるので、アドレスドライバ６は、先ず、この中から第１行目に対応した分、つまりＤＢ１11〜ＤＢ１1mを抽出する。そして、アドレスドライバ６は、これらｍ個のＤＢ１11〜ＤＢ１1m各々を、その論理レベルに対応したｍ個の画素データパルスＤＰ１11〜ＤＰ１1mに変換し、これらを図８に示す如く同時に列電極Ｄ1〜Ｄmに印加する。次に、アドレスドライバ６は、画素駆動データビット群ＤＢ１11〜ＤＢ１nmの中から第２行目に対応したＤＢ１21〜ＤＢ１2mを抽出する。そして、アドレスドライバ６は、これらｍ個のＤＢ１21〜ＤＢ１2m各々を、その論理レベルに対応したｍ個の画素データパルスＤＰ１21〜ＤＰ１2mに変換し、これらを図８に示す如く同時に列電極Ｄ1〜Ｄmに印加する。以下、同様にしてアドレスドライバ６は、サブフィールドＳＦ１のアドレス工程Ｗcにおいて、メモリ４から供給された画素駆動データビットＤＢ１に対応した画素データパルスＤＰ１を１行分毎に列電極Ｄ1〜Ｄmに印加して行くのである。
【００２１】
更に、アドレス工程Ｗcでは、第２サスティンドライバ８が、上述した如き１行分毎の画素データパルスＤＰの印加タイミングと同一タイミングにて、図８に示されるが如き負極性の走査パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ放電(選択消去放電)が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。この選択消去放電により、上記一斉リセット工程Ｒcにおいて"点灯放電セル状態"に初期化された放電セルは"消灯放電セル状態"に設定される。一方、上記選択消去放電の生起されなかった放電セルは、その直前までの状態を維持する。すなわち、"点灯放電セル状態"にあった放電セルはそのまま"点灯放電セル状態"に設定され、"消灯放電セル状態"にあった放電セルはそのまま"消灯放電セル状態"に設定される。
【００２２】
次に、各サブフィールドの発光維持工程Ｉcでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して図８に示されるように交互に正極性の維持パルスＩＰX及びＩＰYを印加する。ここで、サブフィールドＳＦ１〜ＳＦ１４の各発光維持工程Ｉcにおいて上記維持パルスＩＰを繰り返し印加する回数は、そのサブフィールドの重み付けに応じて予め割り当てられている。すなわち、ＳＦ１での回数を"１"とした場合、図７に示すように、ＳＦ１：１ＳＦ２：３ＳＦ３：５ＳＦ４：８ＳＦ５：１０ＳＦ６：１３ＳＦ７：１６ＳＦ８：１９ＳＦ９：２２ＳＦ10：２５ＳＦ11：２８ＳＦ12：３２ＳＦ13：３５ＳＦ14：３９である。
【００２３】
ここで、壁電荷が残留したままとなっている放電セル、すなわち上記アドレス工程Ｗcにおいて"点灯放電セル状態"に設定された放電セルのみが、上記維持パルスＩＰX及びＩＰYが印加される度に維持放電し、各サブフィールド毎に割り当てられた放電回数分だけ、その維持放電に伴う発光状態を維持する。この際、各放電セルがアドレス工程Ｗcにおいて"点灯放電セル状態"に設定されるか否かは、入力映像信号によって表される各画素毎の輝度レベルに対応した記画素駆動データＧＤによって決まる。尚、画素駆動データＧＤとして取り得るパターンは、図６に示されるが如き１５パターンである。
【００２４】
図６に示すように、画素駆動データＧＤは最低輝度を表す"００００"の多階調化画素データＰＤSに対応したものを除き、いずれも第１ビットが論理レベル"０"である。そして、表現すべき輝度レベルに応じた分だけ第１ビット以降の各ビットが連続して論理レベル"０"となり、それ以降、連続した３つのビット桁において連続して論理レベル"１"となる。更に、それ以降のビット桁においては、奇数ビット桁、すなわち、第５、第７、第９、第１１、及び第１３ビットが必ず論理レベル"１"となり、偶数ビット桁は論理レベル"０"となる。つまり、論理レベル"１"のビット桁が３つ連続した後は、１ビットおきに論理レベル"１"となる。
【００２５】
この際、画素駆動データＧＤが論理レベル"１"である場合には、そのビット桁に対応したサブフィールドのアドレス工程Ｗcにおいて選択消去放電が生起され、放電セルは"消灯放電セル状態"に設定される。一方、画素駆動データＧＤが論理レベル"０"である場合には、そのビット桁に対応したサブフィールドのアドレス工程Ｗcでは選択消去放電が生起されず、放電セルは、その直前までの状態を保持する。
【００２６】
ここで、図７に示す如き駆動によれば、放電セル内に壁電荷を形成させてこの放電セルを"消灯放電セル状態"から"点灯放電セル状態"に推移させることが可能な工程は、先頭のサブフィールドＳＦ１での一斉リセット工程Ｒcだけである。従って、図６の画素駆動データＧＤを用いた駆動によれば、放電セルは、各フィールドの先頭から、図６中の黒丸が付されているサブフィールドのアドレス工程Ｗcにおいて選択消去放電が生起されるまでの間、"点灯放電セル状態"に保持される。そして、一度、選択消去放電が生起されると、それ以降、放電セルは"消灯放電セル状態"に保持され、フィールドの最後尾までに"点灯放電セル状態"に復帰することはない。よって、各放電セルは、各フィールド内において最初に選択消去放電が生起されるまで、"点灯放電セル状態"に保持され、その間に存在する各サブフィールド(白丸印にて示す)の発光維持工程Ｉcにおいて連続して維持放電が生起される。
【００２７】
従って、図６に示されるが如き画素駆動データＧＤを用いて図７に示す如き発光駆動フォーマットに従った駆動を行えば、ＳＦ１〜ＳＦ１４を通して各発光維持工程Ｉcで生起された維持放電発光の回数の合計に対応した、夫々、
｛0、1、4、9、17、27、40、56、75、97、122、150、182、217、255｝
なる視覚輝度を有する１５階調分の中間輝度表示が可能となるのである。
【００２８】
この際、かかる駆動では、図６に示すように、１フィールド期間内での発光期間(図６中の白丸印にて示す)と消灯期間とが互いに反転した発光パターンは存在しない。すなわち、図６に示されるが如き画素駆動データＧＤを用いた駆動では、必ず１フィールド期間の前半部が発光期間、後半部が消灯期間となり、前半部が消灯期間、後半部が発光期間となるような発光パターンが混在していないのである。従って、１フィールド期間内において画面を眺めている視線を移動させても消灯期間(又は発光期間)のみを連続して視覚することはなく、前述した如き偽輪郭は発生しない。
【００２９】
尚、図７に示す如き駆動によれば、選択消去放電が正しく生起されれば、１回の選択消去放電により放電セルを１フィールドの最後尾まで"消灯放電セル状態"に保持させることができる。ところが、放電に伴って各放電セル内に形成される荷電粒子の量が少ないと、例え、高電圧の画素データパルス及び走査パルスＳＰを放電セルに印加しても選択消去放電が正しく生起されず、壁電荷を完全に消滅させることが出来なくなる。すると、本来、"消灯放電セル状態"にあるべき放電セルが"点灯放電セル状態"に設定され、表示劣化を招いてしまう。
【００３０】
そこで、図６に示す画素駆動データＧＤを用いた駆動では、先ず、入力映像信号によって表される画像の輝度レベルに応じた１のサブフィールドにおいて最初の選択消去放電を生起させ、更にそれに後続する２つのサブフィール各々で繰り返し選択消去放電を生起させている。従って、たとえ１回目の選択消去放電が誤放電となって放電セル内の壁電荷を全て消滅させることが出来なくとも、２回目更に３回目の選択消去放電により壁電荷を消滅させることが可能となるので、誤放電による表示劣化を抑制できる。
【００３１】
そして、図６に示す画素駆動データＧＤを用いた駆動では、上述した如き連続した３つのサブフィールド各々で選択消去放電を生起させた後、更に後続するサブフィールド各々の内の奇数サブフィールドのみで、放電セル内に再形成されてしまった壁電荷を消滅させるべき選択消去放電を生起させるようにしている。よって、例え、隣接した放電セルの放電の影響により、本来、"消灯放電セル状態"にあるべき放電セル内に壁電荷が再形成されてしまっても、この壁電荷は奇数サブフィールド毎に生起される選択消去放電によって消滅する。従って、"消灯放電セル状態"にあるべき放電セルが"点灯放電セル状態"に推移してしまうことによる、誤った維持放電発光を防止することができる。
【００３２】
このように、図６に示す画素駆動データＧＤを用いた駆動では、入力映像信号によって表される画像の輝度レベルに応じた１のサブフィールドで最初の選択消去放電を生起させた後に、再形成された壁電荷を消滅させる為の選択消去放電を、奇数サブフィールドのみで生起させるようにしている。よって、図２に示す如き奇数サブフィールドのみならず偶数サブフィールドにおいても放電を生起させるようにした従来の駆動に比して、放電に伴う電力消費を抑制させることができる。更に、上述した如き、再形成された壁電荷を消滅させる為の選択消去放電は、奇数サブフィールドのタイミングにて同時に生起される。よって、放電生起された放電セルと、生起されなかった放電セルとが同時に存在する際に生じる電位差に伴って流れる電流消費分を抑えることができる。
【００３３】
尚、図６に示す実施例においては、再形成された壁電荷を消滅させる為の選択消去放電を奇数サブフィールドのみで生起させているが、これを偶数フィールドのみで生起させるようにしても良い。
図９は、再形成された壁電荷を消滅させる為の選択消去放電を偶数サブフィールドのみで生起させる場合に、第２データ変換回路３４で用いる変換テーブルと、発光駆動パターンとを示す図である。
【００３４】
又、上記実施例においては、再形成された壁電荷を消滅させる為の選択消去放電を、奇数(又は偶数)サブフィールドのみで生起させているが、これを互いに連続した複数のサブフィールドで生起させるようにしても良い。
図１０は、再形成された壁電荷を消滅させる為の選択消去放電を、連続した２つのサブフィールド(ＳＦ７及びＳＦ８、ＳＦ１０及びＳＦ１１、ＳＦ１３及びＳＦ１４)で繰り返し生起させる場合に第２データ変換回路３４で用いる変換テーブルと、発光駆動パターンとを示す図である。
【００３５】
又、図６、図９及び図１０に示す実施例では、再形成された壁電荷を消滅させる為の選択消去放電を１サブフィールドおきに生起させるようにしているが、これを複数のサブフィールドおきに生起させるようにしても良い。
図１１は、再形成された壁電荷を消滅させる為の選択消去放電を２サブフィールドおきに生起させる場合に第２データ変換回路３４で用いる変換テーブルと、発光駆動パターンとを示す図である。
【００３６】
尚、図９〜図１１に示す駆動では図６に示す駆動と同様に、入力映像信号によって表される画像の輝度レベルに応じた１のサブフィールドと、それに後続する２つのサブフィール各々で繰り返し選択消去放電を生起させてから、再形成された壁電荷を消滅させるべき選択消去放電を生起させるものである。
又、図６、図９〜図１１に示す実施例においては、再形成された壁電荷を消滅させる為の選択消去放電を断続的に複数回、繰り返し生起させるようにしているが、これを１回だけ実施するようにしても良い。
【００３７】
要するに、入力映像信号によって表される画像の輝度レベルに応じた１のサブフィールドにおいて最初の選択消去放電を生起させた後、それに後続するサブフィールド各々の内の所定のサブフィールド(複数を含む)のみで、再形成された壁電荷を消滅させる為の選択消去放電を生起させるようにすれば良いのである。
【００３８】
【発明の効果】
以上詳述した如く、本発明においては、各フィールドを構成するＮ個のサブフィールドの内の１サブフィールドのみで放電セルの状態(点灯又は消灯)を設定して(Ｎ＋１)階調表示を行うにあたり、この設定を行うべき選択放電を生起せしめた後、再び所定番目のサブフィールドにおいて選択放電を生起せしめている。
【００３９】
よって、かかる駆動よれば、１フィールド内において、発光期間と消灯期間とが互いに反転した発光パターンは存在しないので、偽輪郭の発生が抑制される。又、例え、隣接した放電セルの放電の影響により、本来、消灯状態にあるべき放電セル内に壁電荷が再形成されてしまっても、所定番目のサブフィールドでの選択放電によってこれを消滅させることが出来るので、比較的少ない電力消費にて、誤った維持放電発光に伴う画質の劣化を抑えることができる。更に、この再形成された壁電荷を消去する為の選択放電は、所定番目のサブフィールドにおいて同時に生起されるので、放電生起された放電セルと、生起されなかった放電セルとが同時に存在する際に生じる電位差に伴って流れる電流消費分が抑えられている。
【００４０】
従って、本発明によるプラズマディスプレイパネルの駆動方法によれば、低消費電力にて偽輪郭を抑制した高品質な画像表示を実現することが可能となる。
【図面の簡単な説明】
【図１】サブフィールド法に基づいて６４階調の中間調表示を実施する際の従来の発光駆動フォーマット、並びに偽輪郭の発生原理を説明する為の図である。
【図２】偽輪郭を防止することができる発光パターンの一例を示す図である。
【図３】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図４】図３に示すプラズマディスプレイ装置におけるデータ変換回路３０の内部構成を示す図である
【図５】図４に示すデータ変換回路３０における第１データ変換回路３２のデータ変換特性を示す図である。
【図６】図４に示すデータ変換回路３０における第２データ変換回路３４の変換テーブルと、この変換テーブルによって変換して得られた画素駆動データＧＤに基づく発光駆動パターンとを対応付けて示す図である。
【図７】ＰＤＰ１０を階調駆動する際の発光駆動フォーマットの一例を示す図である。
【図８】図７に示される発光駆動フォーマットに基づいてＰＤＰ１０に印加される各種駆動パルスと、その印加タイミングを示す図である。
【図９】再形成された壁電荷を消滅させる為の選択消去放電を偶数サブフィールドのみで生起させる場合に、第２データ変換回路３４で用いる変換テーブルと、発光駆動パターンとを示す図である。
【図１０】再形成された壁電荷を消滅させる為の選択消去放電を、連続した２つのサブフィールドで繰り返し生起させる場合に第２データ変換回路３４で用いる変換テーブルと、発光駆動パターンとを示す図である。
【図１１】再形成された壁電荷を消滅させる為の選択消去放電を２サブフィールドおきに生起させる場合に第２データ変換回路３４で用いる変換テーブルと、発光駆動パターンとを示す図である。
【主要部分の符号の説明】
２  駆動制御回路
６  アドレスドライバ
７  第１サスティンドライバ
８  第２サスティンドライバ
１０  ＰＤＰ
３０  データ変換回路
３４  第２データ変換回路
【図１】
0004698076.tif 000002
【図２】
0004698076.tif 000003
【図３】
0004698076.tif 000004
【図４】
0004698076.tif 000005
【図５】
0004698076.tif 000006
【図６】
0004698076.tif 000007
【図７】
0004698076.tif 000008
【図８】
0004698076.tif 000009
【図９】
0004698076.tif 000010
【図１０】
0004698076.tif 000011
【図１１】
0004698076.tif 000012