(57)【特許請求の範囲】
【請求項１】
パラレルデータをより高速なシリアルデータに変換するための第一の変換回路を含み、パラレルデータである第一の疑似雑音符号を生成し、前記第一の変換回路により前記第一の疑似雑音符号をシリアルデータに変換して出力する疑似雑音符号生成部と、
パラレルデータをより高速なシリアルデータに変換するための第二の変換回路を含み、パラレルデータである前記第一の疑似雑音符号を所定時間単位ずつ遅延させた遅延符号を生成し、前記第二の変換回路により前記遅延符号をシリアルデータに変換して出力する遅延符号生成部と、
疑似雑音符号生成部より出力される前記第一の疑似雑音符号により変調された無線信号を送信する送信部と、
前記無線信号がターゲットで反射した反射信号を受信し、前記反射信号を復調して第二の疑似雑音符号を出力する受信部と、
前記第二の疑似雑音符号を増幅する増幅部と、
前記遅延符号生成部より出力される前記遅延符号の入力レベルと前記増幅部から出力される前記第二の疑似雑音符号の入力レベルに応じて二値信号を出力する排他的論理和回路を備え、前記排他的論理和回路からの出力信号に基づいて行われる相関演算に基づいて、前記第一の疑似雑音符号と前記第二の疑似雑音符号の遅延量を検出し、当該遅延量に基づいて、前記増幅部の利得を制御する相関検出部と、
前記遅延量に基づいて、前記ターゲットとの距離及び相対速度の少なくとも一方を求める算出部と、
疑似雑音符号生成部より出力される前記第一の疑似雑音符号と前記遅延符号生成部より出力される前記遅延符号との位相差の有無を検出し、位相差がある場合、疑似雑音符号生成部より出力される前記第一の疑似雑音符号と前記遅延符号生成部より出力される前記遅延符号とが同期するように、前記第一の変換回路より出力される前記第一の疑似雑音符号又は前記第二の変換回路より出力される前記遅延符号の位相を調整する調整部とを備えることを特徴とするレーダ装置。
【請求項２】
パラレルデータをより高速なシリアルデータに変換するための第一の変換回路を含み、パラレルデータである第一の疑似雑音符号を生成し、前記第一の変換回路により前記第一の疑似雑音符号をシリアルデータに変換して出力する疑似雑音符号生成部と、
パラレルデータをより高速なシリアルデータに変換するための第二の変換回路を含み、パラレルデータである前記第一の疑似雑音符号を所定時間単位ずつ遅延させた遅延符号を生成し、前記第二の変換回路により前記遅延符号をシリアルデータに変換して出力する遅延符号生成部と、
疑似雑音符号生成部より出力される前記第一の疑似雑音符号により変調された無線信号を送信する送信部と、
前記無線信号がターゲットで反射した反射信号を受信し、前記反射信号を復調して第二の疑似雑音符号を出力する受信部と、
前記第二の疑似雑音符号を増幅する増幅部と、
前記増幅部から出力される前記第二の疑似雑音符号の入力レベルに応じて二値信号を出力するコンパレータを備え、前記コンパレータからの出力信号と前記遅延符号生成部より出力される前記遅延符号との相関演算に基づいて、前記第一の疑似雑音符号と前記第二の疑似雑音符号の遅延量を検出し、当該遅延量に基づいて、前記増幅部の利得を制御する相関検出部と、
前記遅延量に基づいて、前記ターゲットとの距離及び相対速度の少なくとも一方を求める算出部と、
疑似雑音符号生成部より出力される前記第一の疑似雑音符号と前記遅延符号生成部より出力される前記遅延符号との位相差の有無を検出し、位相差がある場合、疑似雑音符号生成部より出力される前記第一の疑似雑音符号と前記遅延符号生成部より出力される前記遅延符号とが同期するように、前記第一の変換回路より出力される前記第一の疑似雑音符号又は前記第二の変換回路より出力される前記遅延符号の位相を調整する調整部とを備えることを特徴とするレーダ装置。
【請求項３】
請求項１又は２において、
前記調整部は、前記疑似雑音符号生成部及び前記遅延符号生成部の起動時に、前記第一の変換回路より出力される前記第一の疑似雑音符号又は前記第二の変換回路より出力される前記遅延符号の位相を調整することを特徴とするレーダ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、距離又は速度を測定するレーダ装置に関し、例えば、走行する車両に搭載され、前方又は後方の車両との相対距離又は相対速度を、スペクトラム拡散通信方式を用いて測定するレーダ装置に関する。
【背景技術】
【０００２】
車両（特に自動車）の走行において、前方の先行車両との衝突を回避するため、先行車両との所定の車間距離を維持し、安全に走行する必要がある。最近では、先行車両との距離を測定する装置を搭載する車両も現れ、当該装置は、測定した車間距離が所定距離より短くなると、運転者に警告を発し、さらには、一定の車間距離を保つよう車両の走行を自動的に制御することも可能となってきている。
【０００３】
先行車両との距離や相対速度を測定する装置として、スペクトラム拡散通信方式によるレーダ装置が知られている。スペクトラム拡散通信方式は、Ｍ系列の疑似雑音符号（ＰＮ(Pseudo Noise)符号）のような連続的な拡散符号を送信し、ターゲットで反射した受信信号を相関検波処理することで、ターゲットとの距離及び相対速度を測定する。スペクトラム拡散通信方式は、連続的な測定が可能なこと、他の装置との干渉が少ないことから、その開発が盛んに進められている。
【特許文献１】特開２０００−９８３３号公報
【特許文献２】特開平５−２５６９３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献１は、スペクトラム拡散通信方式を利用した自動車用衝突防止レーダ装置について開示する。特許文献１の構成は、複数のターゲットを同時且つ独立に捕捉し、追尾する複数系統の相関処理部を備えることを特徴とし、Ａ／Ｄ変換器により相関処理のデジタル化を図っている。
【０００５】
しかしながら、拡散符号が１Ｇｂｐｓを超えるような高速信号を扱う場合、Ａ／Ｄ変換器のサンプリングレートを高くする必要があるため、Ａ／Ｄ変換器の回路規模が大きくなり、また、高コスト、高消費電力となるという問題がある。
【０００６】
また、上記特許文献２は、スペクトラム拡散通信方式を利用した車載レーダ装置について開示する。特許文献２の構成は、遅延器を複数段構成とし、固定特許文献２の構成は、復調された信号を、排他的論理和(Exclusive OR)回路に入力することで、Ａ／Ｄ変換器を用いず、相関処理のデジタル化を図り、複数の異なる固定遅延量を用いた並列的な相関処理を行うことを特徴としている。
【０００７】
しかしながら、距離及び相対速度の測定精度、分解能を上げるには、遅延量のステップをより細かくする必要があり、そうすると、回路規模の増大を招く。また、復調信号のレベルは、ターゲットとの距離に応じて大きく変化するので、復調信号のレベルが、排他的論理和回路の許容入力レベル範囲外である場合、相関処理が行えず、距離を測定することができない。
【０００８】
従って、本発明の目的は、簡易な構成で、正確且つ高精度な距離及び相対速度を測定することができるレーダ装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するための本発明のレーダ装置の第一の構成は、パラレルデータをより高速なシリアルデータに変換するための第一の変換回路を含み、パラレルデータである第一の疑似雑音符号を生成し、前記第一の変換回路により前記第一の疑似雑音符号をシリアルデータに変換して出力する疑似雑音符号生成部と、パラレルデータをより高速なシリアルデータに変換するための第二の変換回路を含み、パラレルデータである前記第一の疑似雑音符号を所定時間単位ずつ遅延させた遅延符号を生成し、前記第二の変換回路により前記遅延符号をシリアルデータに変換して出力する遅延符号生成部と、疑似雑音符号生成部より出力される前記第一の疑似雑音符号により変調された無線信号を送信する送信部と、前記無線信号がターゲットで反射した反射信号を受信し、前記反射信号を復調して第二の疑似雑音符号を出力する受信部と、前記第二の疑似雑音符号を増幅する増幅部と、前記遅延符号生成部より出力される前記遅延符号の入力レベルと前記増幅部から出力される前記第二の疑似雑音符号の入力レベルに応じて二値信号を出力する排他的論理和回路を備え、前記排他的論理和回路からの出力信号に基づいて行われる相関演算に基づいて、前記第一の疑似雑音符号と前記第二の疑似雑音符号の遅延量を検出し、当該遅延量に基づいて、前記増幅部の利得を制御する相関検出部と、前記遅延量に基づいて、前記ターゲットとの距離及び相対速度の少なくとも一方を求める算出部と、疑似雑音符号生成部より出力される前記第一の疑似雑音符号と前記遅延符号生成部より出力される前記遅延符号との位相差の有無を検出し、位相差がある場合、疑似雑音符号生成部より出力される前記第一の疑似雑音符号と前記遅延符号生成部より出力される前記遅延符号とが同期するように、前記第一の変換回路より出力される前記第一の疑似雑音符号又は前記第二の変換回路より出力される前記遅延符号の位相を調整する調整部とを備えることを特徴とする。
【００１０】
上記目的を達成するための本発明のレーダ装置の第二の構成は、パラレルデータをより高速なシリアルデータに変換するための第一の変換回路を含み、パラレルデータである第一の疑似雑音符号を生成し、前記第一の変換回路により前記第一の疑似雑音符号をシリアルデータに変換して出力する疑似雑音符号生成部と、パラレルデータをより高速なシリアルデータに変換するための第二の変換回路を含み、パラレルデータである前記第一の疑似雑音符号を所定時間単位ずつ遅延させた遅延符号を生成し、前記第二の変換回路により前記遅延符号をシリアルデータに変換して出力する遅延符号生成部と、疑似雑音符号生成部より出力される前記第一の疑似雑音符号により変調された無線信号を送信する送信部と、前記無線信号がターゲットで反射した反射信号を受信し、前記反射信号を復調して第二の疑似雑音符号を出力する受信部と、前記第二の疑似雑音符号を増幅する増幅部と、前記増幅部から出力される前記第二の疑似雑音符号の入力レベルに応じて二値信号を出力するコンパレータを備え、前記コンパレータからの出力信号と前記遅延符号生成部より出力される前記遅延符号との相関演算に基づいて、前記第一の疑似雑音符号と前記第二の疑似雑音符号の遅延量を検出し、当該遅延量に基づいて、前記増幅部の利得を制御する相関検出部と、前記遅延量に基づいて、前記ターゲットとの距離及び相対速度の少なくとも一方を求める算出部と、疑似雑音符号生成部より出力される前記第一の疑似雑音符号と前記遅延符号生成部より出力される前記遅延符号との位相差の有無を検出し、位相差がある場合、疑似雑音符号生成部より出力される前記第一の疑似雑音符号と前記遅延符号生成部より出力される前記遅延符号とが同期するように、前記第一の変換回路より出力される前記第一の疑似雑音符号又は前記第二の変換回路より出力される前記遅延符号の位相を調整する調整部とを備えることを特徴とする。
【００１３】
本発明の第三の構成は、上記第一又は第二の構成において、前記調整部は、前記疑似雑音符号生成部及び前記遅延符号生成部の起動時に、前記第一の変換回路より出力される前記第一の疑似雑音符号又は前記第二の変換回路より出力される前記遅延符号の位相を調整することを特徴とする。
【発明の効果】
【００１４】
本発明のレーダ装置によれば、相関検出結果により得られた遅延量に基づいて受信信号をフィードバック増幅するので、ターゲットとの距離に応じて、受信信号（復調信号）を適切なレベルに維持することができ、正確且つ高精度な測定が達成される。特に、ターゲットを追跡中に、ターゲットでない別の物体からの反射信号やノイズなど急激なレベル変化を伴う反射信号を受信した場合であっても、受信信号はターゲットとの距離に応じて増幅されるので、相関演算を行うための論理回路の許容入力レベルとなり、相関演算を行わないようにすることで、ターゲットの誤検出をなくすことができる。
【００１５】
また、本発明のレーダ装置は、簡易なデジタル処理回路で構成することができるので、ＬＳＩ化に適しており、また、低消費電力化、小型化、低コスト化が可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施の形態について説明する。しかしながら、かかる実施の形態例が、本発明の技術的範囲を限定するものではない。
【００１７】
図１は、本発明の実施の形態におけるレーダ装置の全体ブロック構成例を示す図である。図１において、疑似雑音符号生成器１０は、疑似雑音符号（ＰＮ符号）を生成する。送信側高周波変調部２０は、ローカル発振器２２から供給される搬送波信号を、疑似雑音信号生成器１０から供給されるＰＮ符号とミキサ２４により混合し、２相ＰＳＫ（ＢＰＳＫ）変調する。これにより、アップコンバートされた信号は、送信アンテナ３０から電波として送信される。変調方式は、ＢＰＳＫに限らず、他の変調方式であってもよい。
【００１８】
送信された電波は、ターゲットに反射して所定の遅延及び減衰を受けて受信アンテナ４０により受信される。受信アンテナ４０と送信アンテナ３０は、送受信アンテナとして共通化されてもよいし、別個に分離して構成されてもよい。受信側高周波変調部５０は、受信信号を直交復調する。具体的には、ローカル発振器５２からの出力信号を２つに分離し、その一方は、位相偏移器５４により、９０度位相が遅延され、それぞれが、ミキサ５６、５８により受信信号と混合されダウンコンバートされる。これにより、互いに位相が直交するＩ成分（Ｉch）及びＱ成分（Ｑch）からなる復調信号を得る。ローカル発振器５２、２２も共用されてもよい。
【００１９】
遅延符号生成器６０は、疑似雑音符号生成器１０と同期しており、疑似雑音符号生成器１０で生成されたＰＮ符号と同じＰＮ符号を生成し、それを遅延させた遅延符号を、相関演算部７０に供給する。遅延符号生成器６０は、誤り検出部８０からの指示に従って、ＰＮ符号の一周期の範囲内で遅延量を所定単位毎（例えば、０．５ビット毎）にスライド変化させながら、異なる遅延量の遅延符号を順次出力する。相関演算部７０は、スライディング相関により複数回の相関演算を行う。相関演算部７０の詳しい構成については、後述する。誤り検出部８０は、相関演算部７０による複数回の相関演算の結果に対して所定の誤り検出処理を施すことにより、相関の有無を判定し、相関ありと判定された場合のＰＮ符号に対する遅延符号の遅延量を決定する。誤り検出部８０の詳しい構成についても後述する。相関演算部７０と誤り検出部８０により、相関検出部が構成される。
【００２０】
また、相対速度算出部９０及び距離算出部９２は、誤り検出部８０により相関を有すると判定された場合における遅延符号の遅延量に基づいて、それぞれターゲットとの相対速度及び距離を求める。
【００２１】
図２は、相関演算部７０の第一の回路構成例を示す図である。受信側高周波変調部５０からの復調信号であるＩ成分（Ｉch）及びＱ成分（Ｑch）は、それぞれ利得可変アンプ７１Ａ、７１Ｂにより増幅され、それぞれ、排他的論理和（Exclusive OR）回路７２Ａ、７２Ｂに入力される。利得可変アンプ７１Ａ、７１Ｂは、Ｉ成分及びＱ成分のレベルを、排他的論理和回路７２Ａ、７２Ｂの許容入力レベル範囲内になるよう増幅し、その利得は、誤り検出部８０により正しい相関検出と判定された場合における遅延符号の遅延量によりフィードバック制御される。
【００２２】
受信側高周波変調部５０からのＩ成分及びＱ成分のレベルは、ターゲットの距離により異なる。すなわち、ターゲットが遠いほど、受信信号のレベルは小さく、それを復調したＩ成分及びＱ成分のレベルも小さくなる。従って、測定可能な距離にターゲットがあっても、ターゲットが近すぎたり、遠すぎたりすると、Ｉ成分とＱ成分のレベルが、排他的論理和回路７２Ａ、７２Ｂの許容入力レベル範囲外となるので、そのよう場合に、Ｉ成分及びＱ成分のレベルを、排他的論理和回路７２Ａ、７２Ｂの許容入力レベル範囲内になるよう調節する必要がある。本実施の形態例では、利得可変アンプ７１Ａ、７１Ｂの利得を、誤り検出部８０により相関有りと判定された場合における遅延符号の遅延量によりフィードバック制御するが、その理由は以下の通りである。
【００２３】
まず、利得を固定にした場合を考えると、ターゲットとの距離に応じて変動するＩ成分及びＱ成分のレベルを、常に排他的論理和回路７２Ａ、７２Ｂの入力レベル範囲内にすることができない。また、自動利得制御（Auto Gain Control :AGC）により、Ｉ成分及びＱ成分のレベルを常に一定にすることも考えられるが、自動利得制御では、Ｉ成分及びＱ成分のレベルを常に一定にしてしまうための不都合が生じる。例えば、車両の車間距離の測定において、通常、ターゲットである先行車両との車間距離を継続して測定しているときは、車間距離は比較的緩やかに変化する。従って、Ｉ成分及びＱ成分のレベルは急激に変動しない。このとき、何らかの障害物からの受信信号やノイズなどにより、Ｉ成分及びＱ成分のレベルが大きく増大した場合、先行車両との車間距離の変化に基づくものではないにもかかわらず、自動利得制御により一定レベルになるよう制御され、相関演算の対象となってしまう。このような一時的な大きなレベル変化を伴う信号に対して相関検出処理が行われると、ターゲットでない可能性が高い対象物に対する距離又は相対速度を測定してしまうことになり、先行車両との距離又は相対速度の連続的な測定がとぎれてしまう。
【００２４】
一方、本実施の形態例のように、誤り検出部８０により相関有りと判定された場合における遅延符号の遅延量により利得を決定し、排他的論理和回路７２Ａ、７２Ｂの許容入力レベルを超える一時的なレベルの増大があっても、利得を変化（減少）させないことで、先行車両との車間距離の変化に基づくものではないレベル変化を相関演算の対象から除外することできる。
【００２５】
すなわち、これまでのターゲットからの受信信号より急激にレベルが増大しても、利得は下げられないので、排他的論理和回路７２Ａ、７２Ｂの許容入力レベルを超え、また、ターゲットからの受信信号より急激にレベルが低減しても、利得は上げられないので、許容入力レベルに達しないことで、この受信信号に対して排他的論理和回路７２Ａ、７２Ｂは動作しない。このように、ターゲットとの相対変化と思われない受信信号レベルの変化に対して排他的論理和回路７２Ａ、７２Ｂを動作させないことで、誤検出の確率が低くなり、ターゲットに対する連続的な測定を維持することができる。
【００２６】
こうして、排他的論理和回路７２Ａ、７２Ｂそれぞれの入力の一方には、それぞれ可変利得アンプ７１Ａ、７１Ｂからの復調信号（Ｉ成分、Ｑ成分）が入力されるとともに、他方の入力には、遅延符号生成器６０から遅延符号が入力される。排他的論理和回路７２Ａ、７２Ｂからの出力は、それぞれラッチ回路（ＦＦ）７３Ａ、７３Ｂに入力される。
【００２７】
図３は、排他的論理和回路７２Ａ、７２Ｂ及びラッチ回路（ＦＦ）７３Ａ、７３Ｂによる相関演算動作を説明する図である。図３（ａ）に示すように、例えば、復調信号と遅延符号との遅延差が＋４ビットである場合、両者の値が異なるタイミングで、排他的論理和回路７２Ａ、７２ＢからはＨ（“１”）レベルが出力され、ラッチ回路（ＦＦ）７３Ａ、７３Ｂは、次のリセット(Reset)まで、そのＨレベルをラッチする。リセット間隔は、排他的論理和回路７２Ａ、７２Ｂ及びＦＦ７３Ａ、７３Ｂの反応速度などを考慮して適切な間隔が設定される。また、図３（ｂ）に示すように、例えば、復調信号と遅延符号との遅延差が＋０．５ビットである場合、同様に、両者の値が異なるタイミングで、排他的論理和回路７２Ａ、７２ＢからはＨレベルが出力され、ＦＦ７３Ａ、７３Ｂは、次のリセット(Reset)まで、そのＨレベルをラッチする。すなわち、ＦＦ７３Ａ、７３Ｂの出力は、復調信号と遅延符号の相関の有無に対応した出力となり、相関がない場合（復調信号と遅延符号とが同期していない場合）、ＦＦ７３Ａ、７３Ｂの出力はＨレベルとなる。
【００２８】
一方、図３（ｃ）に示すように、復調信号と遅延符号との遅延差がない場合、両者のとる値は一致し、排他的論理和回路７２Ａ、７２Ｂからの出力は、Ｌ（“０”）レベルとなるので、ラッチ回路（ＦＦ）７３Ａ、７３Ｂの出力レベルもＬレベルとなる。すなわち、復調信号と遅延符号とが相関関係にある場合（同期している場合）、ＦＦ７３Ａ、７３Ｂの出力はＬレベルとなる。ＦＦ７３Ａ、７３Ｂの出力は、誤り検出部８０に入力される。
【００２９】
ノイズなどの影響で、必ずしもＰＮ符号の１周期分の遅延符号に対する上記相関演算だけで、相関検出できるとは限らない。また、測定対象のターゲットと異なる対象物からの受信信号やノイズに対して、誤って相関検出する可能性もある。そのため、本実施の形態例では、複数回の相関演算を行い、誤り検出部８０において、その相関結果に対する誤り検出処理を施すことにより、正確な相関検出を行う。誤り検出部８０は、例えばプログラマブルな論理回路で構成され、以下に説明する手順の処理を実行する。
【００３０】
図４は、誤り検出部８０の処理を説明する図である。誤り検出部８０は、遅延符号生成器６０に対して、生成する遅延符号の遅延量を初期値になるよう設定する（Ｓ１０）。遅延量の初期値は、疑似雑音符号生成器１０で生成されるＰＮ符号の位相と同位相であってもよいし、所定量ずれていてもよい。誤り検出部８０は、ラッチ回路（ＦＦ）７３Ａ、７３Ｂからの出力を、あらかじめ決められた所定のリセット回数（例えば１０回）分受信し、記憶する（Ｓ１２）。そして、所定回数分の出力に基づいて、誤り検出演算を行う（Ｓ１４）。具体的には、ＦＦ７３Ａ、７３ＢそれぞれのＬレベル（復調信号と遅延符号が同期している場合）の回数の平均値Ｎを計算する。リセット回数がＭ回である場合、平均値Ｎは、次式で計算される。
【００３１】
平均値Ｎ＝√((ＦＦ７３ＡのＬレベル回数／Ｍ)2＋(ＦＦ７３ＢのＬレベル回数／Ｍ)2)
誤り検出部８０は、計算された平均値Ｎを記憶する（Ｓ１６）。
【００３２】
誤り検出部８０は、遅延量のスライディング範囲（ＰＮ符号の一周期分）の全域にわたって、遅延符号を所定単位毎に遅延させたかどうか判断し（Ｓ１８）、スライディング範囲における所定単位毎のすべての遅延量について、上記誤り検出演算が終了していない場合は、遅延符号生成器６０の遅延量を所定単位（例えば、０．５ビット）遅延させ、上記ステップＳ１２乃至ステップＳ１４の処理を繰り返す。すなわち、ＦＦ７３Ａ、７３Ｂの出力をリセット回数分記憶し、その平均値Ｎを求める。ステップＳ１８において、スライディング範囲における所定単位毎のすべての遅延量について、上記誤り検出演算が終了した場合、誤り検出部８０は、所定単位毎の各遅延量に対応する各平均値Ｎの中のうちの最も大きい値の平均値Ｎmaxを所定のしきい値と比較し、平均値Ｎmaxがしきい値を超えている場合は、相関有りと判定し、その平均値Ｎmaxにおける遅延量を、ターゲットとの距離又は相対速度に対応する遅延量と決定する（Ｓ２２）。なお、どの平均値もしきい値を超えていない場合は、Ｓ１２に戻って、再度相関検出をやり直す。
【００３３】
誤り検出部８０は、決定された遅延量に基づいて、利得可変アンプ７１Ａ、７１Ｂの利得を調整する（Ｓ２４）。例えば、誤り検出部８０は、遅延量と利得のテーブルを有し、テーブルの値に基づいて利得を決定し、決定された利得に基づいた制御信号（図３におけるＩch利得制御信号、Ｑch利得制御信号）を利得可変アンプ７１Ａ、７１Ｂに供給する。
【００３４】
さらに、誤り検出部８０は、決定された遅延量を、相対速度算出部９０及び距離算出部９２に出力し（Ｓ２６）、相対速度算出部９０及び距離算出部９２は、受信した遅延量に基づいて、ターゲットとの相対速度及び距離を算出する。
【００３５】
このように、上述の第一の回路構成例にかかる実施の形態例では、相関検出処理を行う相関演算部７０、誤り検出部８０を、Ａ／Ｄ変換器を用いず、簡易なデジタル処理回路で構成することができるので、ＬＳＩ化に適しており、また、低消費電力化、小型化、低コスト化が可能となる。また、相関ありと判定された場合の位相差（遅延量）に基づいて、復調信号のレベルを増幅することで、ターゲットでない物体を誤検出することがなくなり、正確にターゲットを追跡することができる。
【００３６】
ところで、遅延符号生成器６０は、疑似雑音符号生成器１０で生成される疑似雑音符号と同じ疑似雑音符号を生成し、それを所定量遅延させた遅延符号を出力する。遅延符号生成器６０から遅延符号を、疑似雑音符号生成器１０からの疑似雑音符号と正確に所定量遅延させるには、遅延符号生成器６０で生成される疑似雑音符号が、疑似雑音符号生成器１０で生成される疑似雑音符号と同期している必要がある。しかしながら、例えば、遅延符号生成器６０及び疑似雑音符号生成器１０の起動時などにおいて、疑似雑音符号を遅延させる前の段階で、生成される両疑似雑音符号が互いに同期していない場合があり、両者が同期するよう位相を調整する必要がある。以下では、疑似雑音符号生成器１０と遅延符号生成器６０との間の同期調整方法について、疑似雑音符号の位相に基づいて、遅延符号の位相を調整する手法について説明するが、同様の調整手法により、遅延符号の位相に基づいて、疑似雑音符号の位相が調整されてもかまわない。
【００３７】
図５は、疑似雑音符号生成器１０と遅延符号生成器６０との間の同期調整のための構成例を示す図である。図５（ａ）において、疑似雑音符号生成器１０は、パラレルデータとして疑似雑音符号（ＰＮ符号）を生成する符号生成部１２と、パラレルデータのＰＮ符号をシリアルデータに変換するパラレル−シリアル変換部１４とを有し、シリアルデータのＰＮ符号を出力する。遅延符号生成器６０は、遅延調整部６２と、遅延調整部６２からの遅延量指示に従ってパラレルデータの遅延符号を生成する符号生成部６４と、パラレルデータの遅延符号をシリアルデータに変換するパラレル−シリアル変換部６６とを有し、シリアルデータの遅延符号を出力する。ＰＮ符号は、送信側高周波変調部２０に送られるとともに、一部分岐して、位相差検出部１００に入力され、遅延符号も、相関演算部７０に送られるとともに、一部分岐して、位相差検出部１００に入力される。
【００３８】
パラレル−シリアル変換部１４、６６は、低速なパラレルデータを高速（例えば、1Gbps以上）なシリアルデータに変換するいわゆるSerDes(Serializer-Deserializer)と呼ばれるデバイスである。このSerDesは、PLL(Phased Lock Loop)回路を内蔵しており、電源投入時の位相ロック制御により、SerDes間の位相が数ビットずれるので、起動時において、位相の同期が必要である。
【００３９】
図５（ｂ）は、位相差検出部１００の回路構成例である。図５（ｂ）に示すように、位相差検出部１００は、ＰＮ符号と遅延符号が入力される排他的論理和回路１０２とその出力が入力されるラッチ回路１０４とで構成される。従って、位相差検出部１００の回路構成は、相関演算部７０の構成及び動作と同一である。すなわち、ＰＮ符号と遅延符号の位相がずれている場合は、ラッチ回路１０４からはＨレベル信号が出力され、両符号の位相が一致している場合は、ラッチ回路１０４からはＬレベル信号が出力される。ラッチ回路１０４の出力は、位相調整部６２に入力される。位相調整部６２は、ラッチ回路１０４の出力がＨレベルのときは、遅延符号の遅延量を所定単位（例えば０．５ビット）遅延させ、ラッチ回路１０４の出力がＬレベルになるまで、遅延量を所定単位づつ変化させる。ラッチ回路１０４の出力がＬレベルになると、両符号の位相が一致したので、初期立ち上げ時における両符号間の同期調整は終了する。なお、測定開始後においては、誤り検出部８０からの遅延量変更指示が、位相調整部６２に入力される。
【００４０】
図６は、遅延符号生成器６０の同期調整動作を説明する図である。図６において、図６に示すように、パラレルデータである疑似雑音符号と遅延符号はシリアルデータに変換される。疑似雑音符号と遅延符号との間に位相差がある場合は、位相差検出部１００の動作により、位相差の有無が検出され、順次、位相調整部６２は、位相差検出部１００による位相差検出に基づいて、所定単位（例えば、１ビット）ずつ、遅延符号の位相を遅延させる。そして、図示されるように、当初の位相差が＋４ビットである場合、パラレルデータの遅延符号を４ビットずらしたところで、位相差検出部６２は、位相差を検出しなくなるので、同期調整が完了する。
【００４１】
位相調整部６２の遅延量調整単位は、１ビット単位もしくはそれより小さい単位（例えば０．５又は０．２ビット単位）であり、好ましくは、１ビット単位で調整する位相調整部とそれより小さい単位で調整する位相調整部がそれぞれ設けられる。
【００４２】
図７は、相関演算部７０の第二の回路構成例を示す図である。図７では、シリアルデータである復調信号（Ｉ成分、Ｑ成分）をパラレルデータに戻して、パラレルデータ同士による相関演算を行う。利得可変アンプ７１Ａ、７１Ｂにより増幅されたＩ成分、Ｑ成分は、Ｈレベル／Ｌレベルの２値に変換する論理回路、Ｈ／Ｌコンパレータ７４Ａ、７４Ｂに入力される。
【００４３】
利得可変アンプ７１Ａ、７１Ｂは、受信信号（Ｉ成分、Ｑ成分）のレベルを、Ｈ／Ｌコンパレータ７４Ａ、７４Ｂの許容入力レベル範囲に収まるように増幅するが、この際、上記図２の第一の回路構成例と同様に、誤り検出部８０において相関有りと判定された遅延量に基づいて、利得可変アンプ７１Ａ、７１Ｂの利得が決定される。これにより、例えば、ターゲットでない別の物体からの受信信号である可能性が高い、一時的な受信信号のレベル変化に対して、利得を変化させない。これにより、ターゲットからの受信信号より急激にレベルが増大しても、利得は下げられないので、Ｈ／Ｌコンパレータ７４Ａ、７４Ｂの許容入力レベルを超え、また、ターゲットからの受信信号より急激にレベルが低下しても、利得は上げられないので、許容入力レベルに達しないことで、この受信信号に対してＨ／Ｌコンパレータ７４Ａ、７４Ｂは動作しない。これにより、ターゲットでない物体に対する相関演算を行うことがなくなり、ターゲットに対する連続的な測定を維持することができる。
【００４４】
シリアル−パラレル変換器７５Ａ、７５Ｂは、低速なパラレルデータを高速（例えば、1Gbps以上）なシリアルデータに変換するいわゆるSerDes(Serializer-Deserializer)と呼ばれるデバイスであって、Ｈ／Ｌコンパレータ７４Ａ、７４Ｂの出力信号であるシリアルデータをパラレルデータに変換する。比較回路７６は、パラレルデータに変換されたＩ成分とＱ成分の一周期分のデータを、パラレルデータである遅延符号の一周期分のデータとビット単位で比較する。比較回路７６は、例えば各ビット同士の値を減算する減算回路を有して構成される。比較回路７６は、すべてのビットで一致した場合、一致信号（例えばＬレベル信号）を誤り検出部８０に対して出力し、１ビットでもデジタル値が異なる場合は、不一致信号（例えばＨレベル信号）を出力する。誤り検出部８０の処理動作は、上述の図４で説明したものとほぼ同一であり、図４のステップＳ１２において、図２の第一の回路構成例におけるＦＦ７２Ａ、７２Ｂからの出力に代わって、比較回路７６からの出力を記憶する。誤り検出部８０により決定された遅延量に基づいて、ターゲットとの距離及び相対距離が求められる。
【００４５】
また、本第二の回路構成例では、遅延符号生成器６０は、遅延符号をパラレルデータのまま、比較回路７６に供給するので、図５（ａ）で示したパラレル−シリアル変換部６６によりシリアルデータに変換される前のパラレルデータの遅延符号が比較回路７６に入力されるよう構成される。
【００４６】
図８は、相関演算部７０の第三の回路構成例を示す図である。第三の回路構成例は、上記第二の回路構成例のように、遅延符号の遅延量を順次変化させて相関を検出するスライディング相関方式ではなく、マッチトフィルタ（整合フィルタ）７７を用いてＰＮ符号の一周期分の時間の間に相関検出を行い、遅延量を直接求める。マッチトフィルタ７７は、例えば、ＳＡＷ(Surface Acoustic Wave)フィルタを用いて構成される。図７の第二の回路構成例と同様に、シリアルデータである復調信号（Ｉ成分、Ｑ成分）は、利得可変アンプ７１Ａ、７１ｂで増幅され、Ｈ／Ｌコンパレータ７４Ａ、７４Ｂで２値変換された後、シリアル−パラレル変換器７５Ａ、７５Ｂによりパラレルデータに変換される。
【００４７】
マッチトフィルタ７７には、遅延符号ではなく、疑似雑音符号生成器１０からのＰＮ符号がパラレルデータのまま入力され、復調信号とＰＮ符号との遅延量が直接検出される。マッチトフィルタ７７は、遅延量に対応する出力信号を誤り検出部８０に供給する。
【００４８】
図９は、第三の回路構成例における誤り検出部８０の処理動作を説明する図である。図９において、誤り検出部８０は、まず、マッチトフィルタ７７から供給される遅延量に対応する出力値を所定数だけ記憶する（Ｓ３０）。そして、誤り検出部８０は、遅延量の変化単位毎に、各遅延量に対する上記平均値Ｎを算出し（Ｓ３２）、最も大きい値の平均値Ｎmaxを所定のしきい値と比較し、平均値Ｎmaxがしきい値を超えている場合は、その平均値Ｎmaxにおける遅延量を、ターゲットとの距離又は相対速度に対応する遅延量と決定する（Ｓ３４）。どの平均値もしきい値を超えていない場合は、Ｓ３０に戻って、再度相関検出をやり直す。
【００４９】
その後は、図４の処理と同様に、誤り検出部８０は、決定された遅延量に基づいて、利得可変アンプ７１Ａ、７１Ｂの利得を調整し（Ｓ３６）、さらに、決定された遅延量は、ターゲットとの相対速度及び距離を求めるために、相対速度算出部９０及び距離算出部９２に供給される（Ｓ３８）。
【００５０】
上記第二の回路構成例及び第三の回路構成例にかかる実施の形態例においても、相関検出処理を行う相関演算部７０、誤り検出部８０を、Ａ／Ｄ変換器を用いず、簡易なデジタル処理回路で構成することができるので、ＬＳＩ化に適しており、また、低消費電力化、小型化、低コスト化が可能となる。また、相関ありと判定された場合の位相差（遅延量）に基づいて、復調信号のレベルを増幅することで、ターゲットでない物体を誤検出することがなくなり、正確にターゲットを追尾することができる。
【００５１】
上記本実施の形態例において、疑似雑音符号をＭ系列のＰＮ符号に限らず、別の符号、例えば非Ｍ系列のＧｏｌｄ符号が用いられてもよい。Ｇｏｌｄ符号は、周期が等しい２つのＭ系列を加算して得られる符号系列である。
【００５２】
また、本実施の形態例では、ターゲットが先行車両である場合について例示したが、ターゲットは、ターゲットはこれに限られず、例えば後方車両であってもよい。
【００５３】
（付記１）
第一の疑似雑音符号を生成する疑似雑音符号生成部と、
前記第一の疑似雑音符号を所定時間単位ずつ遅延させた遅延符号を生成する遅延符号生成部と、
前記第一の疑似雑音符号により変調された無線信号を送信する送信部と、
前記無線信号がターゲットで反射した反射信号を受信し、前記反射信号を復調して第二の疑似雑音符号を出力する受信部と、
前記第二の疑似雑音符号を増幅する増幅部と、
前記遅延符号と前記増幅部から出力される前記第二の疑似雑音符号との相関演算に基づいて、前記第一の疑似雑音符号と前記第二の疑似雑音符号の遅延量を検出し、当該遅延量に基づいて、前記増幅部の利得を制御する相関検出部と、
前記遅延量に基づいて、前記ターゲットとの距離及び相対速度の少なくとも一方を求める算出部とを備えることを特徴とするレーダ装置。
【００５４】
（付記２）
付記１において、
前記相関検出部は、前記遅延符号と前記増幅部から出力される前記第二の疑似雑音符号とが入力される論理回路を有し、
前記第二の疑似雑音符号のレベルが前記論理回路の入力許容レベル内となるように、前記増幅部の利得を制御することを特徴とするレーダ装置。
【００５５】
（付記３）
付記２において、
前記論理回路は、前記第一の疑似雑音符号の一周期にわたって所定時間単位ずつ遅延させた複数の遅延符号に対して、それぞれ複数回ずつ前記第二の疑似雑音符号との相関演算を行い、
前記相関検出部は、前記論理回路における各遅延符号に対する複数回の相関演算結果の平均値を算出し、各遅延符号の前記平均値に基づいて、前記遅延量を検出することを特徴とするレーダ装置。
【００５６】
（付記４）
付記１において、
前記相関検出部は、前記増幅部から出力される前記第二の疑似雑音符号が入力される論理回路を有し、
前記第二の疑似雑音符号のレベルが前記論理回路の入力許容レベル内となるように、前記増幅部の利得を制御することを特徴とするレーダ装置。
【００５７】
（付記５）
付記４において、
前記論理回路は、前記増幅部から出力される前記第二の疑似雑音符号が入力され、前記第二の疑似雑音符号を二値変換し、
前記相関検出部は、前記論理回路からの出力をパラレルデータに変換する変換部と、
前記第一の疑似雑音符号の一周期にわたって所定時間単位ずつ遅延させた複数の遅延符号に対して、それぞれ複数回ずつ前記第二の疑似雑音符号との相関演算をパラレルデータにより行う演算部を有し、
前記相関検出部は、前記演算部における各遅延符号に対する複数回の相関演算結果の平均値を算出し、各遅延符号の前記平均値に基づいて、前記遅延量を検出することを特徴とするレーダ装置。
【００５８】
（付記６）
第一の疑似雑音符号を生成する疑似雑音符号生成部と、
前記第一の疑似雑音符号により変調された無線信号を送信する送信部と、
前記無線信号がターゲットで反射した反射信号を受信し、前記反射信号を復調して第二の疑似雑音符号を出力する受信部と、
前記第二の疑似雑音符号を増幅する増幅部と、
前記第一の疑似雑音符号と前記増幅部から出力される前記第二の疑似雑音符号との相関演算に基づいて、前記第一の疑似雑音符号と前記第二の疑似雑音符号との遅延量を検出し、当該遅延量に基づいて、前記増幅部の利得を制御する相関検出部と、
前記遅延量に基づいて、前記ターゲットとの距離及び相対速度の少なくとも一方を求める算出部とを備えることを特徴とするレーダ装置。
【００５９】
（付記７）
付記６において、
前記相関検出部は、前記増幅部から出力される前記第二の疑似雑音符号が入力される論理回路を有し、
前記第二の疑似雑音符号のレベルが前記論理回路の入力許容レベル内となるように、前記増幅部の利得を制御することを特徴とするレーダ装置。
【００６０】
（付記８）
付記７において、
前記論理回路は、前記増幅部から出力される前記第二の疑似雑音符号が入力され、前記第二の疑似雑音符号を二値変換し、
前記相関検出部は、前記論理回路からの出力をパラレルデータに変換する変換部と、
前記第一の疑似雑音符号と前記第二の疑似雑音符号との相関演算をパラレルデータにより複数回行うマッチトフィルタとを有し、
前記相関検出部は、前記マッチトフィルタにおける各遅延符号に対する複数回の相関演算結果の平均値を算出し、各遅延符号の前記平均値に基づいて、前記遅延量を検出することを特徴とするレーダ装置。
【００６１】
（付記９）
付記１乃至８のいずれかにおいて、
前記第一の疑似雑音符号と前記遅延符号との位相差の有無を検出し、位相差がある場合、前記第一の疑似雑音符号と前記遅延符号とが同期するように、前記第一の疑似雑音符号又は前記遅延符号の位相を調整する調整部を備えることを特徴とするレーダ装置。
【００６２】
（付記１０）
付記９において、
前記調整部は、前記疑似雑音符号生成部及び前記遅延符号生成部の起動時に、前記第一の疑似雑音符号又は前記遅延符号の位相を調整することを特徴とするレーダ装置。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施の形態におけるレーダ装置の全体ブロック構成例を示す図である。
【図２】相関演算部７０の第一の回路構成例を示す図である。
【図３】排他的論理和回路７２Ａ、７２Ｂ及びラッチ回路７３Ａ、７３Ｂによる相関演算動作を説明する図である。
【図４】誤り検出部８０の処理を説明する図である。
【図５】疑似雑音符号生成器１０と遅延符号生成器６０との間の同期調整のための構成例を示す図である。
【図６】遅延符号生成器６０の同期調整動作を説明する図である。
【図７】相関演算部７０の第二の回路構成例を示す図である。
【図８】相関演算部７０の第三の回路構成例を示す図である。
【図９】第三の回路構成例における誤り検出部８０の処理動作を説明する図である。
【符号の説明】
【００６４】
１０：疑似雑音符号生成器、２０：送信側高周波変調部、３０：送信アンテナ、４０：受信アンテナ、５０：受信側高周波変調部、６０：遅延符号生成器、７０：相関演算部、７１Ａ、７１Ｂ：利得可変アンプ、７２Ａ、７２Ｂ：排他的論理和回路、７３Ａ、７３Ｂ：ラッチ回路、７４Ａ、７４Ｂ：コンパレータ、７５Ａ、７５Ｂ：シリアル−パラレル変換器、７６：比較回路、７７：マッチトフィルタ、８０：誤り検出部、９０：相対速度算出部、９２：距離算出部、１００：位相差検出部
【図１】
0004615904.tif 000002
【図２】
0004615904.tif 000003
【図３】
0004615904.tif 000004
【図４】
0004615904.tif 000005
【図５】
0004615904.tif 000006
【図６】
0004615904.tif 000007
【図７】
0004615904.tif 000008
【図８】
0004615904.tif 000009
【図９】
0004615904.tif 000010