(57)【特許請求の範囲】
【請求項１】
それぞれが行列状に配列された光電変換素子からなる複数の画素と、２行２列の繰り返し周期を有するカラーフィルタとを有する固体撮像素子を備え、
上記固体撮像素子の第１方向に配置されたｑ（ｑは２以上の自然数）個の画素と、上記第１方向と交差する第２方向に配置されたｐ（ｐは２以上の自然数）個の画素とによってそれぞれが構成された複数の画素混合エリア単位にそれぞれ含まれる複数の画素の電荷同士を加算する第１フィールドの画素加算処理と、上記第１フィールドの画素加算処理で加算した上記複数の画素混合エリア単位とは異なる複数の画素混合エリア単位にそれぞれ含まれる複数の画素の電荷同士を加算する第２フィールドの画素加算処理とを行う画素加算処理手段と、
上記第１フィールド及び第２フィールドの画素加算処理においてそれぞれ加算された複数の画素の電荷の信号をインタレーススキャン用の信号として交互に出力する出力手段とを備え、
上記第１フィールド及び第２フィールドのそれぞれにおいて行われる加算処理は、上記第１方向の奇数ラインの加算処理及び上記第１方向の偶数ラインの加算処理を有し、
上記奇数ラインの加算処理及び偶数ラインの加算処理のうちの一方の加算処理は、上記第２方向にずれた画素混合エリアが選択され、上記奇数ラインの加算処理及び上記偶数ラインの加算処理のうちの他方の加算処理は、上記第２方向にずれていない画素混合エリアが選択され、
上記奇数ラインの加算処理及び偶数ラインの加算処理のうちの一方の加算処理における２つの上記画素混合エリア単位同士を合わせた第１の領域の重心位置は、上記奇数ラインの加算処理及び偶数ラインの加算処理のうちの他方の加算処理における２つの上記画素混合エリア単位同士を合わせた第２の領域の重心位置と、上記第２の領域と同時に処理され且つ上記第２の領域と上記第２方向に隣接して配置された２つの上記画素混合エリア単位同士を合わせた第３の領域の重心位置との中心を通る上記第１方向に沿った線の線上に位置することを特徴とする固体撮像装置。
【請求項２】
請求項１記載の固体撮像装置において、
上記第１フィールドの画素加算処理及び第２フィールドの画素加算処理においてそれぞれ加算される上記複数の画素混合エリア単位は、それぞれが上記第１方向及び第２方向に互いにオーバーラップする部分を持つように配置されている固体撮像装置。
【請求項３】
請求項２記載の固体撮像装置において、
上記各画素混合エリア単位における画素の上記第１方向の個数ｑはｑ＝４ｍ＋１（ｍは自然数）で表され、上記第２方向の個数ｐはｐ＝４ｎ＋１（ｎは自然数）で表され、
上記各画素混合エリア単位は、第２方向に（ｐ＋１）／２画素、第１方向に（ｑ＋１）／２画素ずれてオーバーラップしている固体撮像装置。
【請求項４】
請求項２記載の固体撮像装置において、
上記各画素混合エリア単位における画素の上記第１方向の個数ｑはｑ＝４ｍ−１で表され、上記第２方向の個数ｐはｐ＝４ｎ−１（ｎは自然数）で表され、
上記各画素混合エリア単位は、第２方向に（ｐ−１）／２画素と（ｐ＋３）／２画素とのずれ量を交互に繰り返し、第１方向に（ｑ−１）／２画素と（ｑ＋３）／２画素とのずれ量を交互に繰り返してずれてオーバーラップしている固体撮像装置。
【請求項５】
請求項２記載の固体撮像装置において、
上記第１方向においては、上記各画素混合エリア単位に含まれる各画素の電荷同士をそれぞれ加算しつつ転送し、
上記第２方向においては、上記第１方向において上記各画素混合エリア単位ごとに加算された上記各画素の電荷同士をそれぞれ加算する固体撮像装置。
【請求項６】
請求項１〜５のうちいずれか１つに記載の固体撮像装置において、
上記カラーフィルタは、各光電変換素子の前面に付設されている固体撮像装置。
【請求項７】
請求項６記載の固体撮像装置において、
上記カラーフィルタの配列は、２行２列のベイヤ配列であり、
上記画素加算処理手段は、上記各画素混合エリア単位ごとに上記複数の画素の電荷同士を上記第１方向に沿ってそれぞれ加算する第１方向転送段と、上記第１方向転送段において加算して得られた電荷同士を上記第２方向に沿ってそれぞれ加算する第２方向転送段とを含み、
上記第２方向転送段において加算して得られた各電荷は、補色フィルタ配列の表示用の各画素信号である固体撮像装置。
【請求項８】
請求項６記載の固体撮像装置において、
上記固体撮像素子のカラーフィルタの配列が２行２列のシアン、イエロー、グリーン及びマゼンタの４色の組合せである固体撮像装置。
【請求項９】
請求項１〜５のうちいずれか１つに記載の固体撮像装置において、
上記画素加算処理手段は、上記第１方向に沿って上記各画素の電荷を転送する複数のＣＣＤからなる第１方向転送段と、上記第１方向転送段から転送された電荷を上記第２方向に沿って電荷を転送するＣＣＤからなる第２方向転送段とを有している固体撮像装置。
【請求項１０】
請求項９記載の固体撮像装置において、
上記第２方向転送段は、第１ゲートを有し電荷を保持するためのストレージ領域と、第２ゲートを有し電荷の転送に対する障壁となるバリア領域とを交互に配置して構成されており、
上記第１ゲートと、上記第２ゲートとは、電気的に切り離されて個別のバイアスを受ける固体撮像装置。
【請求項１１】
それぞれが行列状に配列された光電変換素子からなる複数の画素と、２×２の繰り返し周期を有するカラーフィルタとを有する固体撮像素子の第１方向に配置されたｑ（ｑは２以上の自然数）個の画素と、上記第１方向と交差する第２方向に配置されたｐ（ｐは２以上の自然数）個の画素とによってそれぞれが構成された複数の画素混合エリア単位にそれぞれ含まれる複数の画素の電荷同士を加算する第１フィールドの画素加算処理ステップと、
上記第１フィールドの画素加算処理で加算した上記複数の画素混合エリア単位とは異なる複数の画素混合エリア単位にそれぞれ含まれる複数の画素の電荷同士を加算する第２フィールドの画素加算処理ステップと
上記第１フィールドの画素加算処理ステップ及び第２フィールドの画素加算処理ステップにおいてそれぞれ加算された複数の画素の電荷についての信号をインタレーススキャン用の信号として交互に出力するステップとを備え、
上記第１フィールド及び第１フィールドのそれぞれにおいて行われる加算処理は、上記第１方向の奇数ラインの加算処理及び上記第１方向の偶数ラインの加算処理を有し、
上記奇数ラインの加算処理及び偶数ラインの加算処理のうちの一方の加算処理は、上記第２方向にずれた画素混合エリアが選択され、上記奇数ラインの加算処理及び偶数ラインの加算処理のうち他方の加算処理は、上記第２方向にずれていない画素混合エリアが選択され、
上記奇数ラインの加算処理及び偶数ラインの加算処理のうちの一方の加算処理における２つの上記画素混合エリア単位同士を合わせた第１の領域の重心位置は、上記奇数ラインの加算処理及び偶数ラインの加算処理のうちの他方の加算処理における２つの上記画素混合エリア単位同士を合わせた第２の領域の重心位置と、上記第２の領域と同時に処理され且つ上記第２の領域と上記第２方向に隣接して配置された２つの上記画素混合エリア単位同士を合わせた第３の領域の重心位置との中心を通る上記第１方向に沿った線の線上に位置すことを特徴とする固体撮像装置の駆動方法。
【請求項１２】
請求項１１記載の固体撮像装置の駆動方法において、
上記第１フィールドの画素加算処理ステップ及び第２フィールドの画素加算処理ステップにおいてそれぞれ加算される上記複数の画素混合エリア単位を、それぞれが上記第１方向及び第２方向に互いにオーバーラップする部分を持つように配置する固体撮像装置の駆動方法。
【請求項１３】
請求項１１記載の固体撮像装置の駆動方法において、
上記第１フィールドの画素加算処理ステップ及び第２フィールドの画素加算処理ステップは、
上記各画素混合エリア単位にそれぞれ含まれる複数の画素の電荷同士を上記第１方向に沿って加算しつつ転送するステップ（ａ）と、
上記ステップ（ａ）においてそれぞれ加算された複数の画素の電荷を、上記第２方向に沿って加算しつつ転送するステップ（ｂ）とをそれぞれ含んでいる固体撮像装置の駆動方法。
【請求項１４】
請求項１１〜１３のうちいずれか１つに記載の固体撮像装置の駆動方法において、
上記カラーフィルタは、上記光電変換素子の前面に付設されている固体撮像装置の駆動方法。
【請求項１５】
請求項１３記載の固体撮像装置の駆動方法において、
上記カラーフィルタは、上記光電変換素子の前面に付設されており、
上記カラーフィルタの配列は、２行２列のベイヤ配列であり、
上記ステップ（ｂ）では、上記各画素混合エリア単位からの異なる色の画素の電荷を加算して、補色フィルタ配列用の画素信号を生成する固体撮像装置の駆動方法。      
【請求項１６】
請求項１４記載の固体撮像装置の駆動方法において、
上記固体撮像素子のカラーフィルタの配列が２行２列のシアン、イエロー、グリーン及びマゼンタの４色の組合せである固体撮像装置の駆動方法。
【請求項１７】
請求項１３に記載の固体撮像装置の駆動方法において、
上記ステップ（ａ）では、上記第１方向に沿って上記各画素の電荷を転送する複数のＣＣＤからなる第１方向転送段を用い、
上記ステップ（ｂ）では、上記第１方向転送段から転送された電荷を受けて、上記第２方向に沿って電荷を転送するＣＣＤからなる第２方向転送段を用いる固体撮像装置の駆動方法。
【請求項１８】
請求項６記載の固体撮像装置において、
上記固体撮像素子のカラーフィルタの配列が２行２列のレッド、グリーン、ブルーの３色の組み合わせである固体撮像装置。
【請求項１９】
請求項１４記載の固体撮像装置の駆動方法において、
上記固体撮像素子のカラーフィルタの配列が２行２列のレッド、グリーン、ブルーの３色の組み合わせである固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルスチルカメラ、デジタルビデオカメラ等の固体撮像装置に関する。
【背景技術】
【０００２】
従来、受けた光を電気信号に変換し、映像信号として出力する固体撮像素子が知られており、この固体撮像素子から得た映像信号を静止画像として表示するデジタルスチルカメラ等のカメラが知られている。近年では、このような固体撮像素子を用いたカメラは、画質及び機能のさらなる向上が要望され、急速な高画素化が進んでいる。
【０００３】
例えば、約５００万個の画素を有する固体撮像素子であれば、垂直方向の画素数が約１９２０画素、水平方向の画素数が約２５６０画素で、通常のＮＴＳＣ用の固体撮像素子が有する画素数の１６倍程度の画素数を有し、全画素出力時のフレームレートは従来の１２ＭＨｚ程度の画素クロックを用いると約１／２秒程度となる。このため、固体撮像素子から出力される映像信号を、カメラの表示装置（液晶モニタ等）にそのままのフレームレートで出力できない場合が多くなってきた。
【０００４】
そこで、このような固体撮像素子において、画素クロックの高速化に加えて垂直方向において信号の読み出し対象とする画素を間引くことにより、動画の映像信号を高速に読み出す駆動方法が従来から用いられている。例えば、８ラインのうち２ラインの画素の信号のみを利用する方法が用いられている。
【０００５】
また、画素混合の手法により固体撮像素子の出力画素数を削減する技術も知られている（特許文献１を参照。）。
【特許文献１】特開２００１−３６９２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のような画素間引き構成では、垂直方向に極端にリサンプリング（上記の例では１／４）されることになり、これに伴う、リサンプル時の垂直方向の空間ＬＰＦが存在していないため、映像信号の垂直方向に高周波信号が含まれる画像を撮像すると、垂直方向の高周波成分の低周波への折り返し成分が大量に発生し、輝度信号、色度信号共に偽信号が大量に発生するばかりでなく、水平方向と垂直方向の画素サンプリング密度の不均衡により水平解像度に対し垂直解像度が著しく低下するという課題が発生する。また、読み出さない行の画素の信号は廃棄されるため、実質的な感度が低下するという課題も発生する。上記の例での画素利用率は２５％となる。
【０００７】
さらに、上記すべての課題は、従来の方式を用いれば、固体撮像素子の画素数が増加すればするほど、フレームレートを上げるための固体撮像素子の全行に対する垂直読み出し行の比率を下げる必要性から、課題はより顕著化するという性質を原理的に持つものである。
【０００８】
本発明は、上記の課題を解決し、超メガピクセル等の画素の多い固体撮像素子の出力画素信号数を画素加算手法によって削減し、インターレススキャン方式のシステムに適した超高画素固体撮像素子を備え、動画撮像が可能な固体撮像装置及びその駆動方法を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明は固体撮像装置を、固体撮像素子を備え、それぞれ複数の画素混合エリア単位に含まれる複数の画素の電荷を加算する第１フィールド及び第２フィールドの画素加算処理を行って、第１フィールド及び第２フィールドの画素加算処理で得られた画素の電荷の信号をインターレススキャン用の信号として交互に出力する構成とする。
【００１０】
具体的に本発明の固体撮像装置は、固体撮像装置は、行列状に配列された複数の光電変換素子を有する固体撮像素子を備え、固体撮像素子の第１方向に配置されたｑ（ｑは２以上の自然数）個の画素と、第１方向と交差する第２方向に配置されたｐ（ｐは２以上の自然数）個の画素とが画素混合エリア単位を対象とし、複数の画素混合エリア単位に含まれる複数の画素の電荷を加算する第１フィールドの画素加算処理と、第１フィールドの画素加算処理で加算された画素混合エリア単位の組合せとは異なる組合せによる複数の画素混合エリア単位に含まれる複数の画素の電荷を加算する第２フィールドの画素加算処理とを行う画素加算処理手段と、第１フィールド及び第２フィールドの画素加算処理で得られた画素の電荷の信号をインターレススキャン用の信号として交互に出力する出力手段とを備えていることを特徴とする。
【００１１】
本発明の固体撮像装置によれば、複数の画素混合エリア単位に含まれる複数の画素の電荷を加算する第１フィールドの画素加算処理と、第１フィールドの画素加算処理で加算された画素混合エリア単位の組合せとは異なる組合せによる複数の画素混合エリア単位に含まれる複数の画素の電荷を加算する第２フィールドの画素加算処理とを行う手段を備えているため、読み出し対処とする画素を間引くことなく、映像信号を高速に読み出すことができる。従って、すべての画素の信号を廃棄することなく出力することが可能となり、感度が大幅に向上する。さらに、高周波成分の低周波への折り返し成分が大幅に低減されるので、輝度信号、色度信号共に偽信号が大幅に抑圧され、その結果、画質が向上する。
【００１２】
本発明の固体撮像装置は、第１フィールドの画素加算処理及び第２フィールドの画素加算処理においてそれぞれ加算される複数の画素混合エリア単位は、それぞれが第１方向及び第２方向にオーバーラップする部分を持つように配置されていることが好ましい。
【００１３】
本発明の固体撮像装置において、画素混合エリア単位における画素の第１方向の個数ｑはｑ＝４ｍ＋１（ｍは自然数）で表され、第２方向の個数ｐはｐ＝４ｎ＋１（ｎは自然数）で表され、画素混合エリア単位は、第２方向に（ｐ＋１）／２画素、第１方向に（ｑ＋１）／２画素ずれてオーバーラップしていることが好ましい。
【００１４】
また、画素混合エリア単位における画素の第１方向の個数ｑはｑ＝４ｍ−１で表され、第２方向の個数ｐはｐ＝４ｎ−１（ｎは自然数）で表され、画素混合エリア単位は、第２方向に（ｐ−１）／２画素と（ｐ＋３）／２画素とのずれ量を交互に繰り返し、第１方向に（ｑ−１）／２画素と（ｑ＋３）／２画素とのずれ量を交互に繰り返してずれてオーバーラップしていてもよい。
【００１５】
また、第１方向においては、１つの画素混合エリア単位に含まれる複数の画素の電荷を加算し、第２方向においては、第１方向で加算されて転送される複数の画素混合エリアごとに加算された画素の電荷を加算してもよい。このような構成とすることにより、第１方向における画素の電荷を加算と第２方向における画素の電荷の加算を行う処理を明確に分離して、迅速な時系列処理を行うことが可能となる。
【００１６】
また、画素加算処理手段は、複数の画素混合エリア単位のうち、第１方向に隣接して配置された２つの画素混合エリア単位に対して、２つの画素混合エリア単位にそれぞれ含まれる複数の画素の電荷同士を加算する複数のライン処理を行い、複数のライン処理のうち少なくとも一方は、第２方向に１画素以上ずれて配置された２つの画素混合エリア単位同士を処理するしてもよい。このような構成とすることにより、色が異なる画素の電荷を第２方向に沿って加算することが容易になる。
【００１７】
さらに、複数のライン処理のうちの一のライン処理において処理される２つの画素混合エリア単位同士を合わせた第１の領域の重心位置は、複数のライン処理のうちの他のライン処理において処理される２つの画素混合エリア単位同士を合わせた第２の領域の重心位置と、第２の領域と同時に処理され且つ第２の領域と第２方向に隣接して配置された２つの画素混合エリア単位同士を合わせた第３の領域の重心位置との中心を通る第１方向に沿った線の線上に位置していてもよい。このような構成とすることにより、固体撮像装置から出力される画素信号の重心補正が簡単になり、動画像におけるフレーム残像を低減することができる。
【００１８】
本発明の固体撮像装置において、固体撮像素子は、それぞれ各光電変換素子の前面に付設されたカラーフィルタを備えていることが好ましく、この場合において、固体撮像装置のカラーフィルタの配列は、２行２列のベイヤ配列の組合せであり、画素加算処理手段は、各画素混合エリア単位ごとに複数の画素の電荷同士を第１方向に沿ってそれぞれ加算する第１方向転送段と、第１方向転送段において加算して得られた電荷同士を第２の方向に沿ってそれぞれ加算する第２方向転送段とを含み、第２方向転送段において加算して得られた各電荷は、補色フィルタ配列の表示用の各画素信号であっても、２行２列のシアン、イエロー、グリーン及びマゼンタの４色の組合せであってもよい。
【００１９】
本発明の固体撮像装置において、画素加算処理を行う手段は、第１方向に沿って各画素の電荷を転送する複数のＣＣＤからなる第１方向転送段と、第１方向転送段から転送された電荷を第２方向に沿って電荷を転送するＣＣＤからなる第２方向転送段とを有していることが好ましい。このような構成にすることにより、ＣＣＤを利用した画素の電荷を加算する処理が可能となる。
【００２０】
この場合において、第２方向転送段は、第２方向転送段は、第１ゲートを有し電荷を保持するためのストレージ領域と、第２ゲートを有し電荷の転送に対する障壁となるバリア領域とを交互に配置して構成されており、第１ゲートと、第２ゲートとは、電気的に切り離されて個別のバイアスを受けることが好ましい。このような構成とすることにより、第２方向転送段における画素の電荷を順方向だけでなく逆方向に転送することが可能となり、画素加算処理を迅速に行うことができる。
【００２１】
本発明の固体撮像装置の駆動方法は、行列状に配列された複数の光電変換素子を有する固体撮像素子を備え、固体撮像素子の第１方向に配置されたｑ（ｑは２以上の自然数）の画素と、第１方向と交差する第２方向に配置されたｐ（ｐは２以上の自然数）個の画素とを画素混合エリア単位としている固体撮像装置の駆動方法を対象とし、第１方向に沿って、各画素混合エリア単位内の各画素の電荷を加算して転送するステップ（ａ）と、第１方向で加算された後転送された画素の電荷を第２方向に沿って転送しつつ、複数の画素混合エリア単位からの画素の電荷を加算するステップ（ｂ）と、ステップ（ｂ）で加算された第１フィールドと第２フィールドとにおける画素の電荷についての信号をインターレススキャン用の信号として交互に出力するステップ（ｃ）とを含むことを特徴とする。
【００２２】
本発明の固体撮像装置の駆動方法によれば、第１方向に沿って、各画素混合エリア単位内の各画素の電荷を加算して転送するステップと、第１方向で加算された後転送された画素の電荷を第２方向に沿って転送しつつ、複数の画素混合エリア単位からの画素の電荷を加算するステップを含んでいるため、読み出し対象とする画素を間引くことなく、映像信号を高速に読み出すことができる。従って、すべての画素の信号を廃棄することなく出力することが可能となり、感度が大幅に向上する。さらに、高周波成分の低周波への折り返し成分が大幅に低減されるので、輝度信号、色度信号共に偽信号が大幅に抑圧され、その結果、画質が向上する。
【００２３】
本発明の固体撮像装置の駆動方法は、上記第１フィールドの画素加算処理ステップ及び第２フィールドの画素加算処理ステップにおいてそれぞれ加算される上記複数の画素混合エリア単位を、それぞれが上記第１方向及び第２方向に互いにオーバーラップする部分を持つように配置することが好ましい。
【００２４】
本発明の固体撮像装置の駆動方法は、ステップ（ａ）では、１つの画素混合エリア単位内の画素の電荷を第１方向において加算し、ステップ（ｂ）では、第１方向で加算された画素の電荷を第２方向に沿って加算することが好ましい。また、ステップ（ｂ）では、それぞれ、第１方向に相隣接している２つの画素混合エリア単位の画素の電荷を第２方向で加算するライン処理を、複数段に分けて行うことが好ましい。
【００２５】
本発明の固体撮像装置の駆動方法において、固体撮像素子は、光電変換素子の前面に付設されたカラーフィルタを有していることが好ましい。この場合において、固体撮像素子のカラーフィルタの配列が２行２列のベイヤ配列の組合せであり、ステップ（ｂ）では、各画素混合エリア単位からの異なる色の画素の電荷を加算して、補色フィルタ配列用の画素信号を生成しても、固体撮像素子のカラーフィルタの配列が２行２列のシアン、イエロー、グリーン及びマゼンタの４色の組合せであってもよい。
【００２６】
本発明の固体撮像装置の駆動方法は、ステップ（ａ）では、第１方向に沿って各画素の電荷を転送する複数のＣＣＤからなる第１方向転送段を用い、ステップ（ｂ）では、第１方向転送段から転送された電荷を受けて、第２方向に沿って電荷を転送するＣＣＤからなる第２方向転送段を用いることが好ましい。
【発明の効果】
【００２７】
本発明の固体撮像装置又はその駆動方法によると、超メガピクセル等の画素の多い固体撮像素子の出力画素信号数を画素加算手法によって削減し、インターレススキャン方式のシステムに適した，超高画素固体撮像素子の動画撮像を実現できる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明のカラー固体撮像装置に係る各実施形態について、図面を参照しながら説明する。なお、各実施形態ではＣＣＤ固体撮像素子を用いた場合を説明するが、固体撮像素子はＭＯＳ型固体撮像素子であっても構わない。従って、下記の各実施形態における電荷の混合とは、電荷の加算という操作の一種類を意味することになる。
【００２９】
（第１の実施形態）
図１は、第１の実施形態に係るカラー固体撮像装置のＣＣＤ固体撮像素子中の素子配列を模式的に示す平面図である。固体撮像素子は、多数の画素１１を、第１方向である垂直方向と第２方向である水平方向とに、行列状に配置して備えている。画素１１は、光電変換素子とその前面に装着されるカラーフィルタとを含んでいる。画素１１の種類としては、図中Ｂで表示される青色のフィルタを有するＢ画素と、図中Ｒで表示される赤色のフィルタを有するＲ画素と、図中Ｇｒ又はＧｂで表示される緑色のフィルタを有するＧｒ画素又はＧｂ画素とが含まれている。つまり、本実施形態の固体撮像素子は、原色カラーフィルタ配列，特に，ベイヤ配列構造を有している。ここで、Ｇｒ画素とＧｂ画素とは実際には同色（緑色）のフィルタを有する画素であるが、動作の説明の便宜上、水平両サイドをＲ画素で挟まれる画素をＧｒ画素、水平両サイドをＢ画素で挟まれる画素をＧｂ画素と表記している。
【００３０】
固体撮像装置は、ゲートＶ１〜Ｖ６を直列に接続して構成される６相の垂直転送段１２（１２Ａ，１２Ｂ，…）（第１方向転送段）と、ゲートＨ１，Ｈ２，Ｈ３，Ｈ４で構成される４相の転送ゲート部Ｗ１，Ｗ２，…を直列に接続して構成される水平転送段Ｗ（第２方向転送段）と、水平転送段Ｗに蓄積された電荷を出力するための出力アンプ１４と、垂直転送の最終段に独立に駆動できるゲート（Ｖ３，Ｖ３Ｒ，Ｖ３Ｌ，Ｖ５，Ｖ５Ｒ，Ｖ５Ｌ）を有する垂直−水平転送つなぎ部１５とを備えている。上記垂直転送段１２，垂直−水平転送つなぎ部１５及び水平転送段Ｗにより、後述する第１フィールドの画素混合処理と第２フィールドの画素混合処理とを行う手段が構成されている。また、出力アンプ１４は、第１，第２フィールドの画素混合処理で得られた画素の信号をインターレススキャン用の信号として出力する手段として機能する。
【００３１】
ここで、各垂直転送段１２Ａ，１２Ｂ，…中のゲートＶ１，Ｖ３，…などの奇数番号が付されたゲートは、各画素内の光電変換素子に接続されており、各画素からの電荷を読み出し、読み出された電荷は、ゲートＶ１〜Ｖ６により転送される。
【００３２】
また、水平転送段Ｗ中の各転送ゲート部Ｗ１，Ｗ２，…の各ゲートＨ１，Ｈ３は、垂直−水平転送つなぎ部１５から転送された電荷を保持する機能を有し、ゲートＨ２，Ｈ４は、各ゲートＨ１，Ｈ３の電荷の移動に対する障壁として機能する。ここで、後に説明するように、水平転送段Ｗ中の各転送ゲート部Ｗ１，Ｗ２，…の各ゲートＨ１，Ｈ２，Ｈ３．Ｈ４は独立に配線されている。
【００３３】
行列状に配置された画素１１は、互いにオーバーラップする多数の画素混合エリア単位に群別される。本実施形態においては、それぞれ５×５画素で構成される画素混合エリアの基本単位Ａに群別され、中心位置にある画素のフィルタの色が当該画素混合エリア単位において混合される色を代表している。第１の実施形態は、画素混合エリアが５行５列の場合である。
【００３４】
図１に示すように、本実施形態においては、第１フィールドにおける画素混合エリア単位として、Ｇｂの画素混合エリア単位Ａ１と、Ｂの画素混合エリア単位Ａ２と、Ｇｒの画素混合エリア単位Ａ３と、Ｒの画素混合エリア単位Ａ４と、Ｇｂの画素混合エリア単位Ａ５と、Ｂの画素混合エリア単位Ａ６と、Ｒの画素混合エリア単位Ａ７と、Ｇｒの画素混合エリア単位Ａ８とが設定されている。なお、本出願書類における「画素混合エリア単位」という用語は、ＭＯＳ型固体撮像素子における電荷の加算操作を行うエリア単位も含んで定義されている。
【００３５】
この例では、各画素混合エリア単位は垂直方向及び水平方向にそれぞれ２画素ずつオーバーラップしている。そして、図１には表示されていないが、画素混合エリア単位Ａ１〜Ａ８は、垂直方向及び水平方向にオーバーラップしながら繰り返し表れるように設定されている。
【００３６】
［第１フィールドにおける画素混合］
次に、本実施形態における第１フィールドの画素混合処理の手順について、図１に示す画素混合エリア単位Ａ１，Ａ２，…，Ａ８内の各画素を混合する場合を例にとって、図２を参照しながら説明する。
【００３７】
−画素混合エリア単位内の画素の電荷の混合処理−
初めに垂直転送段１２のゲートＶ３に読み出しパルスを印加することにより、画素混合エリア単位中の上方の電荷が読み出される。この電荷をゲートＶ３からゲートＶ１まで転送して、その後、ゲートＶ１に読み出しパルスを印加することにより画素混合エリア単位中の中央の電荷が読み出され、最初に読み出された上方の電荷と混合される。
【００３８】
この２画素混合された電荷をゲートＶ１からゲートＶ５へ転送して、その後、ゲートＶ５に読み出しパルスを印加することにより、画素混合エリア単位中の下方の電荷が読み出され、３画素が混合される。
【００３９】
このようにして、画素混合エリア単位中の垂直方向の３画素の電荷が混合される。このとき、画素混合エリア単位Ａ１〜Ａ８…の垂直３画素の電荷が同時に混合される。
【００４０】
ただし、垂直３画素の電荷の混合方法は、本実施形態及び後述する第２，第３の実施形態において示す方法以外にも幾通りも可能であり、他の方法を用いてもよい。
【００４１】
このように、３画素混合された電荷は垂直方向に順次送られ、垂直転送段１２と水平転送段Ｗとの間に配置された垂直−水平転送つなぎ部１５の各ゲートに蓄積される。
【００４２】
図２は、第１フィールドにおいて、垂直転送段１２で３画素混合された１つの画素混合エリア単位内の電荷が水平転送段Ｗに転送された後、各ラインごとに水平転送段Ｗで２つの画素混合エリア単位内の電荷を混合する手順を説明する図である。また、水平１ラインの出力は、垂直３ライン分の出力に当たるため、同図は、２つの画素混合エリア内で混合された電荷を垂直３ライン分一括して転送するという手順を説明する図でもある。
【００４３】
同図の横軸は水平転送段Ｗにおける転送ゲート部の位置を表しており、同図の縦軸は時間を表している。以下、図２に沿って、各ラインにおける画素混合処理について説明する。なお、図２及び後に説明する図６，図１０においては、垂直−水平転送つなぎ部１５から水平転送段Ｗに引き出された電荷しか表示されていないが、各ラインの２列目以降では、水平転送段Ｗ内で転送された電荷と垂直−水平転送つなぎ部１５から水平転送段Ｗに引き出された電荷が順次混合されている。
【００４４】
また、本実施形態においては、垂直転送段１２と垂直−水平転送つなぎ部１５とを、共通のバイアス信号によって制御するようにしているが、第２，第３の実施形態においては、垂直転送段１２と垂直−水平転送つなぎ部１５とを、個別に制御している。
【００４５】
本実施形態においては、電荷C1ｃ〜C6ｃ，C1ｄ〜C6ｄ，D1ｃ〜D6ｃ，D1ｄ〜D6ｄ，E1ｃ〜E6ｃ，E1ｄ〜E6ｄの混合処理についてのみ説明するが、図２に示すように、電荷C1ｅ〜C6ｅ，D1ｅ〜D6ｅ，E1ｅ〜E6ｅなどの他の電荷についても同様の手順で混合処理が行われる。
【００４６】
−１ライン目の処理−
まず、垂直−水平転送つなぎ部１５中のゲートに保持されている画素混合エリア単位の中の垂直方向に３画素混合された電荷のうち、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（１５Ｄ，１５Ｇ）で混合された電荷が転送ゲート部Ｗ４，Ｗ７（各ゲートＨ１）に引き出され、電荷C1ｃ，C1ｄとして保持される。以下、図２においては、垂直転送段から引き出された電荷のみを表示しているが、各垂直転送段から引き出された電荷が順次混合されている。
【００４７】
次に、各電荷C1ｃ，C1ｄは、逆方向に２段（ゲートＨ１〜Ｈ４からなる転送ゲート部の２段を意味する）転送された後、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（１５Ｆ，１５Ｉ）で混合された電荷が転送ゲートＷ６，Ｗ９に引き出され、電荷C1ｃ+C2ｃ，C1ｄ+C2ｄとして保持される。
【００４８】
さらに、電荷C1ｃ+C2ｃ，C1ｄ+C2ｄが、逆方向に２段転送された後、ゲートＶ３，Ｖ５が配置されている垂直転送段（１５Ｈ，１５Ｋ）で混合された電荷が転送ゲート部Ｗ８，Ｗ１１に引き出され、電荷C1ｃ+C2ｃ+C3ｃ，C1ｄ+C2ｄ+C3ｄとして保持される。
【００４９】
上記の電荷C1ｃ+C2ｃ+C3ｃは、画素混合エリア単位Ａ１のＧｂ画素９個が混合されたものであり、また、電荷C1ｄ+C2ｄ+C3ｄは、画素混合エリア単位Ａ２のＢ画素９個が混合されたものである。以下の説明でも、電荷C1ｃ+C2ｃ+C3ｃ及び電荷C1ｄ+C2ｄ+C3ｄのさらなる混合処理についてのみ説明する。
【００５０】
さらに、電荷C1ｃ+C2ｃ+C3ｃ，C1ｄ+C2ｄ+C3ｄが順方向に１段転送された後、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（１５Ｇ，１５Ｊ）で混合された電荷が転送ゲート部Ｗ７，Ｗ１０に引き出され、電荷C1ｃ+C2ｃ+C3ｃ+C4ｃ，C1ｄ+C2ｄ+C3ｄ+C4dとして保持される。
【００５１】
次に、電荷C1ｃ+C2ｃ+C3ｃ+C4ｃ，C1ｄ+C2ｄ+C3ｄ+C4dが順方向に４段転送された後、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（１５Ｃ，１５Ｆ）で混合された電荷が転送ゲート部Ｗ３，Ｗ６に引き出され、電荷C1ｃ+C2ｃ+C3ｃ+C4ｃ+C5ｃ，C1ｄ+C2ｄ+C3ｄ+C4ｄ+C5ｄとして保持される。
【００５２】
次に、電荷C1ｃ+C2ｃ+C3ｃ+C4ｃ+C5ｃ，C1ｄ+C2ｄ+C3ｄ+C4ｄ+C5ｄが逆方向に２段転送された後、ゲートＶ３，Ｖ５が配置されている垂直転送段（１５Ｅ，１５Ｈ）で混合された電荷が転送ゲート部Ｗ５、Ｗ８に引き出され、電荷C1ｃ+C2ｃ+C3ｃ+C4ｃ+C5ｃ+C6ｃ，C1ｄ+C2ｄ+C3ｄ+C4ｄ+C5ｄ+C6ｄとして保持される。
【００５３】
電荷C4ｃ+C5ｃ+C6ｃは、画素混合エリア単位Ａ３のＧｒ画素９個の電荷が混合されたものであり、電荷C1ｃ+C2ｃ+C3ｃ+C4ｃ+C5ｃ+C6ｃは、画素混合エリア単位Ａ１＋Ａ３の１８個の電荷が混合されたものであって、これが出力電荷CTｃとなる。また、電荷C4ｄ+C5ｄ+C6ｄは、画素混合エリア単位Ａ４のＲ画素９個が混合されたものであり、電荷C1ｄ+C2ｄ+C3ｄ+C4ｄ+C5ｄ+C6ｄは、画素混合エリア単位Ａ２＋Ａ４の１８個の画素の電荷が混合されたものであって、これが出力電荷CTｄとなる。
【００５４】
−２ライン目の処理−
まず、１ライン目の電荷混合処理で生成された出力電荷CTｃ，CTｄが順方向に２段転送されて転送ゲート部Ｗ３，Ｗ６に保持された後、垂直−水平転送つなぎ部１５中のゲート下に保持されている画素混合エリア単位の中の垂直方向に３画素混合された電荷のうち、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（１５Ｄ，１５Ｇ）で混合された電荷が転送ゲート部Ｗ４，Ｗ７（各ゲートＨ１）に引き出され、電荷D1ｃ，D1ｄとして保持される。
【００５５】
その後、１ライン目の処理で生成された出力電荷CTｃ，CTｄは、２ライン目の電荷混合処理の際に、順次混合，転送される電荷とともに転送される。
【００５６】
次に、各電荷D1ｃ，D1ｄは、逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（１５Ｆ，１５Ｉ）で混合された電荷が転送ゲートＷ６，Ｗ９に引き出され、電荷D1ｃ+D2ｃ，D1ｄ+D2ｄとして保持される。
【００５７】
さらに、電荷D1ｃ+D2ｃ，D1ｄ+D2ｄが、順方向に４段転送された後、ゲートＶ３，Ｖ５が配置されている垂直転送段（１５Ｂ，１５Ｅ）で混合された電荷が転送ゲート部Ｗ２，Ｗ５に引き出され、電荷D1ｃ+D2ｃ+D3ｃ，D1ｄ+D2ｄ+D3ｄとして保持される。
【００５８】
上記の電荷D1ｃ+D2ｃ+D3ｃは、画素混合エリア単位Ａ５のＧｂ画素９個が混合されたものであり、また、電荷D1ｄ+D2ｄ+D3ｄは、画素混合エリア単位Ａ６のＢ画素９個が混合されたものである。以下の説明でも、電荷D1ｃ+D2ｃ+D3ｃ及び電荷D1ｄ+D2ｄ+D3ｄのさらなる混合処理についてのみ説明する。
【００５９】
さらに、電荷D1ｃ+D2ｃ+D3ｃ，D1ｄ+D2ｄ+D3ｄが逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（１５Ｄ，１５Ｇ）で混合された電荷が転送ゲート部Ｗ４，Ｗ７に引き出され、電荷D1ｃ+D2ｃ+D3ｃ+D4ｃ，D1ｄ+D2ｄ+D3ｄ+D4dとして保持される。
【００６０】
次に、電荷D1ｃ+D2ｃ+D3ｃ+D4ｃ，D1ｄ+D2ｄ+D3ｄ+D4dが逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（１５Ｆ，１５Ｉ）で混合された電荷が転送ゲート部Ｗ６，Ｗ９に引き出され、電荷D1ｃ+D2ｃ+D3ｃ+D4ｃ+D5ｃ，D1ｄ+D2ｄ+D3ｄ+D4ｄ+D5ｄとして保持される。
【００６１】
次に、電荷D1ｃ+D2ｃ+D3ｃ+D4ｃ+D5ｃ，D1ｄ+D2ｄ+D3ｄ+D4ｄ+D5ｄが順方向に４段転送された後、ゲートＶ３，Ｖ５が配置されている垂直転送段（１５Ｂ，１５Ｅ）で混合された電荷が転送ゲート部Ｗ２，Ｗ５に引き出され、電荷D1ｃ+D2ｃ+D3ｃ+D4ｃ+D5ｃ+D6ｃ，D1ｄ+D2ｄ+D3ｄ+D4ｄ+D5ｄ+D6ｄとして保持される。
【００６２】
電荷D4ｃ+D5ｃ+D6ｃは、画素混合エリア単位Ａ７のＲ画素９個が混合されたものであり、電荷D1ｃ+D2ｃ+D3ｃ+D4ｃ+D5ｃ+D6ｃは、画素混合エリア単位Ａ５＋Ａ７の１８個の電荷が混合されたものであって、これが出力電荷DTｃとなる。また、電荷D4ｄ+D5ｄ+D6ｄは、画素混合エリア単位Ａ８のＧｒ画素９個が混合されたものであり、電荷D1ｄ+D2ｄ+D3ｄ+D4ｄ+D5ｄ+D6ｄは、画素混合エリア単位Ａ６＋Ａ８の１８個の電荷が混合されたものであって、これが出力電荷DTｄとなる。このとき、１ライン目の電荷混合処理で生成された出力電荷CTｃ，CTｄは、２ライン目の混合処理で生成された出力電荷DTｃ，DTｄよりも１段だけ順方向側に保持されている。
【００６３】
−３ライン目の処理−
まず、１ライン目，２ライン目の電荷混合処理で生成された出力電荷CTｃ，CTｄ，DTｃ，DTｄが順方向に２段転送されて転送ゲート部Ｗ-1（図２には図示されていないが、転送ゲート部Ｗ１よりも２段だけ順方向側に配置されている），Ｗ２，Ｗ０（図２には図示されていないが、転送ゲート部Ｗ１よりも１段だけ順方向側に配置されている），Ｗ３に保持された後、垂直−水平転送つなぎ部１５中のゲート下に保持されている画素混合エリア単位の中の垂直方向に３画素混合した電荷のうち、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（１５Ａ、１５Ｄ）で混合された電荷が転送ゲート部Ｗ１，Ｗ４（各ゲートＨ１）に引き出され、電荷E1ｃ，E1ｄとして保持される。
【００６４】
その後、１ライン目，２ライン目の電荷混合処理で生成された出力電荷CTｃ，CTｄ，DTｃ，DTｄは、３ライン目の電荷混合処理の際に、順次混合，転送される電荷とともに転送される。
【００６５】
次に、各電荷E1ｃ，E1ｄは、逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（１５Ｃ，１５Ｆ）で混合された電荷が転送ゲートＷ３，Ｗ６に引き出され、電荷E1ｃ+E2ｃ，E1ｄ+E2ｄとして保持される。
【００６６】
さらに、電荷E1ｃ+E2ｃ，E1ｄ+E2ｄが、逆方向に２段転送された後、独立に駆動できるゲートＶ３，Ｖ５が配置されている垂直転送段（１５Ｅ，１５Ｈ）で混合された電荷が転送ゲート部Ｗ５，Ｗ８に引き出され、電荷E1ｃ+E2ｃ+E3ｃ，E1ｄ+E2ｄ+E3ｄとして保持される。
【００６７】
上記の電荷E1ｃ+E2ｃ+E3ｃは、画素混合エリア単位Ａ１のＧｂ画素９個が混合されたものであり、また、電荷E1ｄ+E2ｄ+E3ｄは、画素混合エリア単位Ａ２のＢ画素９個が混合されたものである。以下の説明においても、電荷E1ｃ+E2ｃ+E3ｃ及び電荷E1ｄ+E2ｄ+E3ｄのさらなる混合処理についてのみ説明する。
【００６８】
さらに、電荷E1ｃ+E2ｃ+E3ｃ，E1ｄ+E2ｄ+E3ｄが順方向に１段転送された後、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（１５Ｄ，１５Ｇ）で混合された電荷が転送ゲート部Ｗ４，Ｗ７に引き出され、電荷E1ｃ+E2ｃ+E3ｃ+E4ｃ，E1ｄ+E2ｄ+E3ｄ+E4dとして保持される。
【００６９】
次に、電荷E1ｃ+E2ｃ+E3ｃ+E4ｃ，E1ｄ+E2ｄ+E3ｄ+E4dが順方向に４段転送された後、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（１５Ｘ（垂直転送段１５Ａに順方向側で隣接する転送段であるが、図２には図示せず），１５Ｃ）で混合された電荷が転送ゲート部Ｗ０（転送ゲート部Ｗ１に順方向側で隣接する転送ゲート部であるが、図２には図示せず），Ｗ３に引き出され、電荷E1ｃ+E2ｃ+E3ｃ+E4ｃ+E5ｃ，E1ｄ+E2ｄ+E3ｄ+E4ｄ+E5ｄとして保持される。
【００７０】
次に、電荷E1ｃ+E2ｃ+E3ｃ+E4ｃ+E5ｃ，E1ｄ+E2ｄ+E3ｄ+E4ｄ+E5ｄが逆方向に２段転送された後、独立に駆動できるゲートＶ３，Ｖ５が配置されている垂直転送段（１５Ｂ，１５Ｅ）で混合された電荷が転送ゲート部Ｗ２，Ｗ５に引き出され、電荷E1ｃ+E2ｃ+E3ｃ+E4ｃ+E5ｃ+E6ｃ，E1ｄ+E2ｄ+E3ｄ+E4ｄ+E5ｄ+E6ｄとして保持される。
【００７１】
電荷E4ｃ+E5ｃ+E6ｃは、画素混合エリア単位Ａ３のＧｒ画素９個が混合されたものであり、電荷E1ｃ+E2ｃ+E3ｃ+E4ｃ+E5ｃ+E6ｃは、画素混合エリア単位Ａ１＋Ａ３の１８個の電荷が混合されたものであって、これが出力電荷ETｃとなる。また、電荷+E4ｄ+E5ｄ+E6ｄは、画素混合エリア単位Ａ４のＲ画素９個が混合されたものであり、電荷E1ｄ+E2ｄ+E3ｄ+E4ｄ+E5ｄ+E6ｄは、画素混合エリア単位Ａ２＋Ａ４の１８個の電荷が混合されたものであって、これが出力電荷ETｄとなる。
【００７２】
そして、３ライン目の処理が終了した時点では、水平転送部Ｗの転送ゲート部Ｗ０（転送ゲート部Ｗ１に順方向側で隣接する転送ゲート部であるが、図２には図示せず），Ｗ１，Ｗ２，Ｗ３，Ｗ４，Ｗ５，Ｗ６，Ｗ７，Ｗ８，Ｗ９，Ｗ１０，Ｗ１１，Ｗ１２，…に、出力電荷CTｃ（転送ゲート部Ｗ０に配置されているが、図２には図示せず），DTｃ，ETｃ，CTｄ，DTｄ，ETｃ，CTｄ，DTｄ，ETｄ，CTｅ，DTｅ，ETｅ，CTｆ，DTｆ，ETｆ，…が保持されている。そして、これらの電荷が順次出力アンプ１４から外部に出力される。そして、出力電荷CTｃは、原色フィルタ配列表示のＧｂ画素の電荷とＧｒ画素の電荷との混合により補色フィルタ配列表示のＧ画素の電荷に変換され、出力電荷DTｃは、原色フィルタ配列表示のＧｂ画素の電荷とＲ画素の電荷との混合により補色フィルタ配列表示のＹｅ画素の電荷に変換され、出力電荷ETｃは、原色フィルタ配列表示のＧｂ画素の電荷とＧｒ画素の電荷との混合により補色フィルタ配列表示のＧ画素の電荷に変換され、出力電荷CTｄは、原色フィルタ配列表示のＢ画素の電荷とＲ画素の電荷との混合により補色フィルタ配列表示のＭｇ画素の電荷に変換され、電荷DTｄは、原色フィルタ配列表示のＢ画素の電荷とＧｒ画素の電荷との混合により補色フィルタ配列表示のＣｙ画素の電荷に変換され、電荷ETｄは、原色フィルタ配列表示のＢ画素の電荷とＲ画素の電荷との混合により補色フィルタ配列表示のＭｇ画素の電荷に変換される。
【００７３】
以上の画素の電荷の混合処理において、水平転送段Ｗにおいて、順方向だけでなく逆方向にも電荷を転送する点が、本実施形態の特徴の一つである。このために、後に詳しく説明するように、本実施形態においては、水平転送段に配置される電荷転送素子（ＣＣＤ）であるゲートＨ１〜Ｈ４のゲートバイアス用配線を互いに切り離している。
【００７４】
図３は、図１，図２に示す第１フィールドにおける画素混合の概略を説明するための図である。図３においては、ゲートの図示を省略し、カラーフィルタのパターンのみを示している。
【００７５】
図３及び上述の説明から明らかなように、第１フィールドの１ライン目，３ライン目の処理により、Ｇｂ画素が中央にある画素混合エリア単位Ａ１内のＧｂ画素の電荷のすべて（９個）と、Ｇｒ画素が中央にある画素混合エリア単位Ａ３内のＧｒ画素の電荷のすべて（９個）とが混合されて、補色フィルタ配列表示に用いられるＧ画素の電荷が生成される（出力電荷CTｃ，ETｃ）。また、Ｂ画素が中央にある画素混合エリア単位Ａ２内のＢ画素の電荷のすべて（９個）と、Ｒ画素が中央にある画素混合エリア単位Ａ４内のＲ画素の電荷のすべて（９個）とが混合されて、補色フィルタ配列表示に用いられるＭｇ画素の電荷が生成される（出力電荷CTｄ，ETｄ）。
【００７６】
また、第１フィールドの２ライン目の処理により、画素混合エリア単位Ａ５内のＧｂ画素の電荷のすべて（９個）と、画素混合エリア単位Ａ７内のＲ画素の電荷のすべて（９個）とが混合されて、補色フィルタ配列表示に用いられるＹｅ画素の電荷が生成される（出力電荷DTｃ）。画素混合エリア単位Ａ６内のＢ画素の電荷のすべて（９個）と、画素混合エリア単位Ａ８内のＧｒ画素の電荷のすべて（９個）とが混合されて、補色フィルタ配列表示に用いられるＣｙ画素の電荷が生成される（出力電荷DTｄ）。
【００７７】
そして、Ｇ画素の出力電荷CTｃ，Ｙｅ画素の出力電荷DTｃ，Ｇ画素の出力電荷ETｃ，Ｍｇ画素の出力電荷CTｄ，Ｃｙ画素の出力電荷DTｄ，Ｍｇ画素の出力電荷ETｄが順次外部に出力されることになる。
【００７８】
ただし、第１フィールドの画素混合処理において、水平転送段Ｗ内における電荷の転送の順序は、この実施形態で示す順序以外にも幾通りも可能であり、いずれの手順を用いてもよい。
【００７９】
［第２フィールドの画素混合］
次に、第２フィールドの画素混合について説明する。ここでは、図１，図２に相当する図は省略する。図４は、第２フィールドにおける画素混合の概略を説明するための図である。図４においては、ゲートの図示を省略し、カラーフィルタのパターンのみを示している。
【００８０】
図４に示すように、第２フィールドにおける画素混合エリア単位Ａ'１，Ａ'２，Ａ'３，Ａ'４，Ａ'５，Ａ'６，Ａ'７，Ａ'８は、第１フィールドにおける画素混合エリア単位Ａ１，Ａ２，Ａ３，Ａ４，Ａ５，Ａ６，Ａ７，Ａ８からそれぞれ３画素ずつ図中上方にずれるように設定されている。
【００８１】
各画素混合エリア単位Ａ'１，Ａ'２，Ａ'３，Ａ'４，Ａ'５，Ａ'６，Ａ'７，Ａ'８から各画素の電荷を垂直転送段に引き出して、３画素混合する手順は第１フィールドと同じである。また、水平転送段Ｗにおける電荷の混合手順は、基本的には図２に示すとおりであり、最終的に１〜３ライン目で混合して生成された６個の電荷を出力アンプから出力することになる。
【００８２】
１ライン目の処理においては、画素混合エリア単位Ａ'１のＲ画素（９個）の電荷と画素混合エリア単位Ａ'３のＢ画素（９個）の電荷とを混合して、補色フィルタ配列表示のＭｇ画素の出力電荷C'Tｃを生成し、画素混合エリア単位Ａ'２のＧｒ画素（９個）の電荷と画素混合エリア単位Ａ'４のＧｂ画素（９個）の電荷とを混合して、補色フィルタ配列表示のＧ画素の出力電荷C'Tｄを生成する。
【００８３】
２ライン目の処理においては、画素混合エリア単位Ａ'５のＲ画素（９個）の電荷と画素混合エリア単位Ａ'７のＧｂ画素（９個）の電荷とを混合して、補色フィルタ配列表示のＹｅ画素の出力電荷D'Tｃを生成し、画素混合エリア単位Ａ'６のＧｒ画素（９個）の電荷と画素混合エリア単位Ａ'８のＢ画素（９個）の電荷とを混合して、補色フィルタ配列表示のＣｙ画素の出力電荷D'Tｄを生成する。
【００８４】
３ライン目の処理においては、１ライン目の処理と同様に、画素混合エリア単位Ａ'１のＲ画素（９個）の電荷と画素混合エリア単位Ａ'３のＢ画素（９個）の電荷とを混合して、補色フィルタ配列表示のＭｇ画素の出力電荷E'Tｃを生成し、画素混合エリア単位Ａ'２のＧｒ画素の電荷と画素混合エリア単位Ａ'４のＧｂ画素（９個）の電荷とを混合して、補色フィルタ配列表示のＧ画素の出力電荷E'Tｄを生成する。
【００８５】
そして、第１フィールドの画素混合処理において生成された出力電荷CTｃ，DTｃ，ETｃ，CTｄ，DTｄ，ETｄが順次外部に出力された後に、Ｍｇ画素の出力電荷C'Tｃ，Ｙｅ画素の出力電荷D'Tｃ，Ｍｇ画素の出力電荷E'Tｃ，Ｇ画素の出力電荷C'Tｄ，Ｃｙ画素の出力電荷D'Tｄ，Ｇ画素の出力電荷E'Tｄが順次外部に出力されることになる。つまり、第１フィールドの画素の電荷と、第２フィールドの画素の電荷とがインターレススキャン方式によって、出力アンプ１４から外部に転送されることになる。
【００８６】
本実施形態及び後述する第２，第３の実施形態では、第１フィールドの画素混合処理及び第２フィールドの画素混合処理において、それぞれ、すべての画素が混合される。つまり、第１フィールドの画素混合処理及び第２フィールドの画素混合処理のいずれにおいても、画素利用率は１００％である。ただし、第１フィールドの画素混合処理又は第２フィールドの画素混合処理とにおいて、画素利用率が１００％でなくても、以下の効果を発揮することは可能である。
【００８７】
本実施形態の固体撮像装置によると、第１フィールドの画素混合処理と、第２フィールドの画素混合処理との双方において、画素利用率がそれぞれ１００％であるので、画素の電荷量を増やすことなくよりフレーム残像の小さい動画像を得ることができる。そして、インターレススキャン方式を用いた各種システムに適合しうる動画像を出力することができる。
【００８８】
なお、固体撮像装置は、静止画像は通常の処理で行って原色フィルタ配列（ベイヤ配列）で表示し、動画像のみ本実施形態あるいは後述する第２の実施形態の画素混合処理を行うのが一般的である。
【００８９】
（第２の実施形態）
図５は、第２の実施形態に係るカラー固体撮像装置のＣＣＤ固体撮像素子中の素子配列を模式的に示す平面図である。固体撮像素子の構造は第１の実施形態において説明したとおりである。
【００９０】
図５に示すように、行列状に配置された画素１１は、撮像データの処理法に応じて画素混合エリア単位に群別される。本実施形態においては、それぞれ５×５画素で構成される画素混合エリアの基本単位Ｆに群別され、中心位置にある画素のフィルタの色が当該画素混合エリア単位において混合される色を代表している。第２の実施形態は、画素混合エリアが５行５列の場合である。
【００９１】
本実施形態においては、第１フィールドにおける画素混合エリア単位として、Ｂの画素混合エリア単位Ｆ１と、Ｇｂの画素混合エリア単位Ｆ２と、Ｒの画素混合エリア単位Ｆ３と、Ｇｒの画素混合エリア単位Ｆ４と、Ｇｂの画素混合エリア単位Ｆ５と、Ｂの画素混合エリア単位Ｆ６と、Ｒの画素混合エリア単位Ｆ７と、Ｇｒの画素混合エリア単位Ｆ８とが設定されている。
【００９２】
この例では、各画素混合エリア基本単位は垂直方向及び水平方向にそれぞれ２画素ずつオーバーラップしている。図５には表示されていないが、画素混合単位Ｆ１〜Ｆ８は、垂直方向及び水平方向にオーバーラップしながら繰り返し表れるように設定されている。
【００９３】
本実施形態における垂直転送段１２（１２Ａ，１２Ｂ，…）や、水平転送段Ｗの構造は、第１の実施形態と同じである。ただし、本実施形態においては、垂直転送段１２と垂直−水平転送つなぎ部１５とを、個別に制御している。
【００９４】
［第１フィールドにおける画素混合］
本実施形態においては、各画素混合エリア単位Ｆ１〜Ｆ８の画素の電荷を引き出す垂直転送段１２の番号が異なるだけで、基本的には第１の実施形態と同じ方法によって各画素混合エリア単位Ｆ１〜Ｆ８の電荷が、垂直転送段１２の各ゲートに引き出された後、下方に転送されるとともに、３画素の電荷が混合される。そして、各々垂直−水平転送つなぎ部１５に転送される。その転送，混合の手順は第１の実施形態と同様であるので、詳細な説明は省略する。
【００９５】
図６は、第１フィールドにおける８個の画素混合エリア単位内の電荷同士を混合する手順を説明する図である。同図の横軸は水平転送段Ｗにおける転送ゲート部の位置を表しており、同図の縦軸は時間を表している。
【００９６】
本実施形態においては、電荷C1ｃ〜C6ｃ，C1ｄ〜C6ｄ，D1ｃ〜D6ｃ，D1ｄ〜D6ｄ，E1ｃ〜E6ｃ，E1ｄ〜E6ｄの混合処理についてのみ説明するが、図６に示すように、電荷C1ｅ〜C6ｅ，D1ｅ〜D6ｅ，E1ｅ〜E6ｅなどの他の電荷についても同様の手順で混合処理が行われる。
【００９７】
−１ライン目の処理−
まず、垂直−水平転送つなぎ部１５中のゲート下に保持されている画素混合エリア単位の中の垂直方向に３画素混合された電荷のうち、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（１５Ｃ、１５Ｆ）で混合された電荷が転送ゲート部Ｗ３，Ｗ６（各ゲートＨ１）に引き出され、電荷C1ｃ，C1ｄとして保持される。以下、図６においては、垂直転送段から引き出された電荷のみを表示しているが、各垂直ラインから引き出された電荷が順次混合されている。
【００９８】
次に、各電荷C1ｃ，C1ｄは、逆方向に２段（ゲートＨ１〜Ｈ４からなる転送ゲート部の２段を意味する）転送された後、独立に駆動できるゲートＶ３，Ｖ５が配置されている垂直転送段（１５Ｅ，１５Ｈ）で混合された電荷が転送ゲートＷ５，Ｗ８に引き出され、電荷C1ｃ+C2ｃ，C1ｄ+C2ｄとして保持される。
【００９９】
さらに、電荷C1ｃ+C2ｃ，C1ｄ+C2ｄが、逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（１５Ｇ，１５Ｊ）で混合された電荷が転送ゲート部Ｗ７，Ｗ１０に引き出され、電荷C1ｃ+C2ｃ+C3ｃ，C1ｄ+C2ｄ+C3ｄとして保持される。
【０１００】
上記の電荷C1ｃ+C2ｃ+C3ｃは、画素混合エリア単位Ｆ１のＢ画素９個が混合されたものであり、また、電荷C1ｄ+C2ｄ+C3ｄは、画素混合エリア単位Ｆ２のＧｂ画素９個が混合されたものである。以下の説明においても、電荷C1ｃ+C2ｃ+C3ｃ及び電荷C1ｄ+C2ｄ+C3ｄのさらなる混合処理についてのみ説明する。
【０１０１】
さらに、電荷C1ｃ+C2ｃ+C3ｃ，C1ｄ+C2ｄ+C3ｄが順方向に１段転送された後、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（１５Ｆ，１５Ｉ）で混合された電荷が転送ゲート部Ｗ６，Ｗ９に引き出され、電荷C1ｃ+C2ｃ+C3ｃ+C4ｃ，C1ｄ+C2ｄ+C3ｄ+C4dとして保持される。
【０１０２】
次に、電荷C1ｃ+C2ｃ+C3ｃ+C4ｃ，C1ｄ+C2ｄ+C3ｄ+C4dが順方向に４段転送された後、独立に駆動できるゲートＶ３，Ｖ５が配置されている垂直転送段（１５Ｂ，１５Ｅ）で混合された電荷が転送ゲート部Ｗ２，Ｗ５に引き出され、電荷C1ｃ+C2ｃ+C3ｃ+C4ｃ+C5ｃ，C1ｄ+C2ｄ+C3ｄ+C4ｄ+C5ｄとして保持される。
【０１０３】
次に、電荷C1ｃ+C2ｃ+C3ｃ+C4ｃ+C5ｃ，C1ｄ+C2ｄ+C3ｄ+C4ｄ+C5ｄが逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（１５Ｄ，１５Ｇ）で混合された電荷が転送ゲート部Ｗ４，Ｗ７に引き出され、電荷C1ｃ+C2ｃ+C3ｃ+C4ｃ+C5ｃ+C6ｃ，C1ｄ+C2ｄ+C3ｄ+C4ｄ+C5ｄ+C6ｄとして保持される。
【０１０４】
電荷C4ｃ+C5ｃ+C6ｃは、画素混合エリア単位Ｆ３のＲ画素９個が混合されたものであり、電荷C1ｃ+C2ｃ+C3ｃ+C4ｃ+C5ｃ+C6ｃは、画素混合エリア単位Ｆ１＋Ｆ３の１８個の電荷が混合されたものであって、これが出力電荷CTｃとなる。また、電荷+C4ｄ+C5ｄ+C6ｄは、画素混合エリア単位Ｆ４のＧｒ画素９個が混合されたものであり、電荷C1ｄ+C2ｄ+C3ｄ+C4ｄ+C5ｄ+C6ｄは、画素混合エリア単位Ｆ２＋Ｆ４の１８個の電荷が混合されたものであって、これが出力電荷CTｄとなる。
【０１０５】
−２ライン目の処理−
まず、１ライン目の電荷混合処理で生成された出力電荷CTｃ，CTｄが順方向に１段転送されて転送ゲート部Ｗ３，Ｗ６に保持された後、垂直−水平転送つなぎ部１５中のゲート下に保持されている画素混合エリア単位の中の垂直方向に３画素混合された電荷のうち、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（１５Ｄ，１５Ｇ）で混合された電荷が転送ゲート部Ｗ４，Ｗ７（各ゲートＨ１）に引き出され、電荷D1ｃ，D1ｄとして保持される。
【０１０６】
その後、１ライン目の処理で生成された出力電荷CTｃ，CTｄは、２ライン目の電荷混合処理の際に、順次混合，転送される電荷とともに転送される。
【０１０７】
次に、各電荷D1ｃ，D1ｄは、逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（１５Ｆ，１５Ｉ）で混合された電荷が転送ゲートＷ６，Ｗ９に引き出され、電荷D1ｃ+D2ｃ，D1ｄ+D2ｄとして保持される。
【０１０８】
さらに、電荷D1ｃ+D2ｃ，D1ｄ+D2ｄが、順方向に４段転送された後、独立に駆動できるゲートＶ３，Ｖ５が配置されている垂直転送段（１５Ｂ，１５Ｅ）で混合された電荷が転送ゲート部Ｗ２，Ｗ５に引き出され、電荷D1ｃ+D2ｃ+D3ｃ，D1ｄ+D2ｄ+D3ｄとして保持される。
【０１０９】
上記の電荷D1ｃ+D2ｃ+D3ｃは、画素混合エリア単位Ｆ５のＧｂ画素９個が混合されたものであり、また、電荷D1ｄ+D2ｄ+D3ｄは、画素混合エリア単位Ｆ６のＢ画素９個が混合されたものである。以下の説明においても、電荷D1ｃ+D2ｃ+D3ｃ及び電荷D1ｄ+D2ｄ+D3ｄのさらなる混合処理についてのみ説明する。
【０１１０】
さらに、電荷D1ｃ+D2ｃ+D3ｃ，D1ｄ+D2ｄ+D3ｄが逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（１５Ｄ、１５Ｇ）で混合された電荷が転送ゲート部Ｗ４，Ｗ７に引き出され、電荷D1ｃ+D2ｃ+D3ｃ+D4ｃ，D1ｄ+D2ｄ+D3ｄ+D4dとして保持される。
【０１１１】
次に、電荷D1ｃ+D2ｃ+D3ｃ+D4ｃ，D1ｄ+D2ｄ+D3ｄ+D4dが逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（１５Ｆ，１５Ｉ）で混合された電荷が転送ゲート部Ｗ６，Ｗ９に引き出され、電荷D1ｃ+D2ｃ+D3ｃ+D4ｃ+D5ｃ，D1ｄ+D2ｄ+D3ｄ+D4ｄ+D5ｄとして保持される。
【０１１２】
次に、電荷D1ｃ+D2ｃ+D3ｃ+D4ｃ+D5ｃ，D1ｄ+D2ｄ+D3ｄ+D4ｄ+D5ｄが順方向に４段転送された後、独立に駆動できるゲートＶ３，Ｖ５が配置されている垂直転送段（１５Ｂ，１５Ｅ）で混合された電荷が転送ゲート部Ｗ２，Ｗ５に引き出され、電荷D1ｃ+D2ｃ+D3ｃ+D4ｃ+D5ｃ+D6ｃ，D1ｄ+D2ｄ+D3ｄ+D4ｄ+D5ｄ+D6ｄとして保持される。
【０１１３】
電荷D4ｃ+D5ｃ+D6ｃは、画素混合エリア単位Ｆ７のＲ画素９個が混合されたものであり、電荷D1ｃ+D2ｃ+D3ｃ+D4ｃ+D5ｃ+D6ｃは、混合エリア単位Ｆ５＋Ｆ７の１８個の電荷が混合されたものであって、これが出力電荷DTｃとなる。また、電荷D4ｄ+D5ｄ+D6ｄは、画素混合エリア単位Ｆ８のＧｒ画素９個が混合されたものであり、電荷D1ｄ+D2ｄ+D3ｄ+D4ｄ+D5ｄ+D6ｄは、画素混合エリア単位Ｆ６＋Ｆ８の１８個の電荷が混合されたものであって、これが出力電荷DTｄとなる。
【０１１４】
−３ライン目の処理−
まず、１ライン目，２ライン目の電荷混合処理で生成された出力電荷CTｃ，CTｄ，DTｃ，DTｄが転送ゲート部Ｗ１，Ｗ４，Ｗ２，Ｗ５にそれぞれ保持された後、垂直−水平転送つなぎ部１５中のゲートに保持されている画素混合エリア単位の中の垂直方向に３画素混合した電荷のうち、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（１５Ｃ，１５Ｆ）で混合された電荷が転送ゲート部Ｗ３，Ｗ６（各ゲートＨ１）に引き出され、電荷E1ｃ，E1ｄとして保持される。
【０１１５】
その後、１ライン目，２ライン目の電荷混合処理で生成された出力電荷CTｃ，CTｄ，DTｃ，DTｄは、３ライン目の電荷混合処理の際に、順次混合，転送される電荷とともに転送される。
【０１１６】
次に、各電荷E1ｃ，E1ｄは、逆方向に２段（ゲートＨ１〜Ｈ４からなる転送ゲート部の２段を意味する）転送された後、独立に駆動できるゲートＶ３，Ｖ５が配置されている垂直転送段（１５Ｅ，１５Ｈ）で混合された電荷が転送ゲートＷ５，Ｗ８に引き出され、電荷E1ｃ+E2ｃ，E1ｄ+E2ｄとして保持される。
【０１１７】
さらに、電荷E1ｃ+E2ｃ，E1ｄ+E2ｄが、逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（１５Ｇ，１５Ｊ）で混合された電荷が転送ゲート部Ｗ７，Ｗ１０に引き出され、電荷E1ｃ+E2ｃ+E3ｃ，E1ｄ+E2ｄ+E3ｄとして保持される。
【０１１８】
上記の電荷E1ｃ+E2ｃ+E3ｃは、画素混合エリア単位Ｆ１のＢ画素９個が混合されたものであり、また、電荷E1ｄ+E2ｄ+E3ｄは、画素混合エリア単位Ｆ２のＧｂ画素９個が混合されたものである。以下の説明においても、電荷E1ｃ+E2ｃ+E3ｃ及び電荷E1ｄ+E2ｄ+E3ｄのさらなる混合処理についてのみ説明する。
【０１１９】
さらに、電荷E1ｃ+E2ｃ+E3ｃ，E1ｄ+E2ｄ+E3ｄが順方向に１段転送された後、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（１５Ｆ，１５Ｉ）で混合された電荷が転送ゲート部Ｗ６，Ｗ９に引き出され、電荷E1ｃ+E2ｃ+E3ｃ+E4ｃ，E1ｄ+E2ｄ+E3ｄ+E4dとして保持される。
【０１２０】
次に、電荷E1ｃ+E2ｃ+E3ｃ+E4ｃ，E1ｄ+E2ｄ+E3ｄ+E4dが順方向に４段転送された後、独立に駆動できるゲートＶ３，Ｖ５が配置されている垂直転送段（１５Ｂ，１５Ｅ）で混合された電荷が転送ゲート部Ｗ２，Ｗ５に引き出され、電荷E1ｃ+E2ｃ+E3ｃ+E4ｃ+E5ｃ，E1ｄ+E2ｄ+E3ｄ+E4ｄ+E5ｄとして保持される。
【０１２１】
次に、電荷E1ｃ+E2ｃ+E3ｃ+E4ｃ+E5ｃ，E1ｄ+E2ｄ+E3ｄ+E4ｄ+E5ｄが逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（１５Ｄ，１５Ｇ）で混合された電荷が転送ゲート部Ｗ４，Ｗ７に引き出され、電荷E1ｃ+E2ｃ+E3ｃ+E4ｃ+E5ｃ+E6ｃ，E1ｄ+E2ｄ+E3ｄ+E4ｄ+E5ｄ+E6ｄとして保持される。
【０１２２】
電荷E4ｃ+E5ｃ+E6ｃは、画素混合エリア単位Ｆ３のＲ画素９個が混合されたものであり、電荷E1ｃ+E2ｃ+E3ｃ+E4ｃ+E5ｃ+E6ｃは、画素混合エリア単位Ｆ１＋Ｆ３の１８個の電荷が混合されたものであって、これが出力電荷ETｃとなる。また、電荷+E4ｄ+E5ｄ+E6ｄは、画素混合エリア単位Ｆ４のＧｒ画素９個が混合されたものであり、電荷E1ｄ+E2ｄ+E3ｄ+E4ｄ+E5ｄ+E6ｄは、画素混合エリア単位Ｆ２＋Ｆ４の１８個の電荷が混合されたものであって、これが出力電荷ETｄとなる。
【０１２３】
そして、３ライン目の処理が終了した時点では、各電荷が２段だけ順方向側に転送されて水平転送段Ｗの転送ゲート部Ｗ０（転送ゲート部Ｗ１に順方向側で隣接する転送ゲート部であるが、図６には図示せず），Ｗ１，Ｗ２，Ｗ３，Ｗ４，Ｗ５，Ｗ６，Ｗ７，Ｗ８，Ｗ９，Ｗ１０，Ｗ１１，Ｗ１２，…に、出力電荷CTｃ（転送ゲート部Ｗ０に配置されているが、図６には図示せず），DTｃ，ETｃ，CTｄ，DTｄ，ETｄ，CTｅ，DTｅ，ETｅ，CTｆ，DTｆ，ETｆ，…が保持されている。そして、これらの電荷が順次出力アンプ１４から外部に出力される。そして、出力電荷CTｃは、原色フィルタ配列表示のＢ画素の電荷とＲ画素の電荷との混合により補色フィルタ配列表示のＭｇ画素の電荷に変換され、出力電荷DTｃは、原色フィルタ配列表示のＧｂ画素の電荷とＲ画素の電荷との混合により補色フィルタ配列表示のＹｅ画素の電荷に変換され、出力電荷ETｃは、原色フィルタ配列表示のＢ画素の電荷とＲ画素の電荷との混合により補色フィルタ配列表示のＭｇ画素の電荷に変換され、出力電荷CTｄは、原色フィルタ配列表示のＧｂ画素の電荷とＧｒ画素の電荷との混合により補色フィルタ配列表示のＧ画素の電荷に変換され、電荷DTｄは、原色フィルタ配列表示のＢ画素の電荷とＧｒ画素の電荷との混合により補色フィルタ配列表示のＣｙ画素の電荷に変換され、電荷ETｄは、原色フィルタ配列表示のＧｂ画素の電荷とＧｒ画素の電荷との混合により補色フィルタ配列表示のＧ画素の電荷に変換される。
【０１２４】
以上の画素の電荷の混合処理において、水平転送段Ｗにおいて、順方向だけでなく逆方向にも電荷を転送する点が、本実施形態の特徴の一つである。このために、後に詳しく説明するように、本実施形態においては、水平転送段に配置される電荷転送素子（ＣＣＤ）であるゲートＨ１〜Ｈ４のゲートバイアス用配線を互いに切り離している。
【０１２５】
［第２フィールドの画素混合］
次に、第２フィールドの画素混合について説明する。ここでは、図５，図６に相当する図は省略する。図８は、第２フィールドにおける画素混合の概略を説明するための図である。図８においては、ゲートの図示を省略し、カラーフィルタのパターンのみを示している。
【０１２６】
図８に示すように、第２フィールドにおける画素混合エリア単位Ｆ'１，Ｆ'２，Ｆ'３，Ｆ'４，Ｆ'５，Ｆ'６，Ｆ'７，Ｆ'８は、第１フィールドにおける画素混合エリア単位Ｆ１，Ｆ２，Ｆ３，Ｆ４，Ｆ５，Ｆ６，Ｆ７，Ｆ８からそれぞれ３画素ずつ図中上方にずれるように設定されている。
【０１２７】
各画素混合エリア単位Ｆ'１，Ｆ'２，Ｆ'３，Ｆ'４，Ｆ'５，Ｆ'６，Ｆ'７，Ｆ'８から各画素の電荷を垂直転送段に引き出して、最下部のゲート１２で３画素混合する手順は第１フィールドと同じである。また、水平転送段Ｗにおける電荷の混合手順は、基本的には図６に示すとおりであり、最終的に１〜３ライン目で混合して生成された６個の電荷を出力アンプから出力することになる。
【０１２８】
図８及び上述の説明から明らかなように、第２フィールドの１ライン目，３ライン目の処理により、Ｇｒの画素混合エリア単位Ｆ'１内のＧｒ画素の電荷のすべて（９個）と、Ｇｂの画素混合エリア単位Ｆ'３内のＧｂ画素の電荷のすべて（９個）とが混合されて、補色フィルタ配列表示に用いられるＧ画素の電荷が生成される（出力電荷C'Tｃ，E'Tｃ）。また、Ｒの画素混合エリア単位Ｆ'２内のＲ画素の電荷のすべて（９個）と、Ｂの画素混合エリア単位Ｆ'４内のＢ画素の電荷のすべて（９個）とが混合されて、補色フィルタ配列表示に用いられるＭｇ画素の電荷が生成される（出力電荷C'Tｄ，E'Tｄ）。
【０１２９】
また、第２フィールドの２ライン目の処理により、Ｒの画素混合エリア単位Ｆ'５内のＲ画素の電荷のすべて（９個）と、Ｇｂの画素混合エリア単位Ｆ'７内のＧｂ画素の電荷のすべて（９個）とが混合されて、補色フィルタ配列表示に用いられるＹｅ画素の電荷が生成される（出力電荷D'Tｃ）。Ｇｒの画素混合エリア単位Ｆ'６内のＧｒ画素の電荷のすべて（９個）と、Ｂの画素混合エリア単位Ｆ'８内のＢ画素の電荷のすべて（９個）とが混合されて、補色フィルタ配列表示に用いられるＣｙ画素の電荷が生成される（出力電荷D'Tｄ）。
【０１３０】
そして、第１フィールドの画素混合処理において生成された出力電荷CTｃ，DTｃ，ETｃ，CTｄ，DTｄ，ETｄが順次外部に出力された後に、Ｇ画素の出力電荷C'Tｃ，Ｙｅ画素の出力電荷D'Tｃ，Ｇ画素の出力電荷E'Tｃ，Ｍｇ画素の出力電荷C'Tｄ，Ｃｙ画素の出力電荷D'Tｄ，Ｍｇ画素の出力電荷E'Tｄが順次外部に出力されることになる。つまり、第１フィールドの画素の電荷と、第２フィールドの画素の電荷とがインターレススキャン方式によって、出力アンプ１４から外部に転送されることになる。
【０１３１】
本実施形態の固体撮像装置によると、第１フィールドの画素混合処理と、第２フィールドの画素混合処理との双方において、画素利用率がそれぞれ１００％であるので、画素の電荷量を増やすことなくよりフレーム残像の小さい動画像を得ることができる。そして、インターレススキャン方式を用いた各種システムに適合しうる動画像を出力することができる。
【０１３２】
（第３の実施形態）
図９は、第３の実施形態に係るカラー固体撮像装置のＣＣＤ固体撮像素子中の素子配列を模式的に示す平面図である。固体撮像素子は、多数の画素５１を行列状に配置して備えている。画素５１は、光電変換素子とその前面に装着されるカラーフィルタとを含んでいる。画素５１の種類としては、図中Ｇで表示される緑色のフィルタを有するＧ画素と、図中Ｃｙで表示されるシアンのフィルタを有するＣｙ画素と、図中Ｍｇで表示されるマゼンタのフィルタを有するＭｇ画素と、図中Ｙｅで表示される黄色のフィルタを有するＹｅ画素とが含まれている。つまり、本実施形態の固体撮像素子は、補色市松配列構造を有している。
【０１３３】
固体撮像装置は、ゲートＶ１〜Ｖ６を直列に接続して構成される６相の垂直転送段５２（５２Ａ，５２Ｂ，…）（第１方向転送段）と、ゲートＨ１，Ｈ２，Ｈ３，Ｈ４で構成される４相の転送ゲート部Ｗ１，Ｗ２，…を直列に接続して構成される水平転送段Ｗ（第２方向転送段）と、水平転送段Ｗに蓄積された電荷を出力するための出力アンプ５４と、垂直転送の最終段に独立に駆動できるゲート（Ｖ３，Ｖ３Ｒ，Ｖ３Ｌ，Ｖ５，Ｖ５Ｒ，Ｖ５Ｌ）を有する垂直−水平転送つなぎ部５５とを備えている。上記垂直転送段５２，垂直−水平転送つなぎ部５５及び水平転送段Ｗにより、後述する第１フィールドの画素混合処理と第２フィールドの画素混合処理とを行う手段が構成されている。また、出力アンプ５４は、第１，第２フィールドの画素混合処理で得られた画素の信号をインターレススキャン用の信号として出力する手段として機能する。
【０１３４】
ここで、各垂直転送段５２Ａ，５２Ｂ，…中のゲートＶ１，Ｖ３，…などの奇数番号が付されたゲートは、各画素内の光電変換素子に接続されており、各画素からの電荷を読み出し、読み出された電荷は、ゲートＶ１〜Ｖ６で転送される。
【０１３５】
また、水平転送段Ｗ中の各転送ゲート部Ｗ１，Ｗ２，…の各ゲートＨ１，Ｈ３は、垂直−水平転送つなぎ部５５から転送された電荷を保持する機能を有し、ゲートＨ２，Ｈ４は、各ゲートＨ１，Ｈ３の電荷の移動に対する障壁として機能する。ここで、後に説明するように、水平転送段Ｗ中の各転送ゲート部Ｗ１，Ｗ２，…の各ゲートＨ１，Ｈ２，Ｈ３．Ｈ４は独立配線されている。
【０１３６】
行列状に配置された画素５１は、撮像データの処理法に応じて画素混合エリア単位に群別される。本実施形態においては、それぞれ５×５画素で構成される画素混合エリアの基本単位Ｊに群別され、中心位置にある画素のフィルタの色が当該画素混合エリア単位において混合される色を代表している。第３の実施形態は、画素混合エリアが５行５列の場合である。
【０１３７】
図９に示すように、本実施形態においては、第１フィールドにおける画素混合エリア単位として、Ｍｇの画素混合エリア単位Ｊ１と、Ｇの画素混合エリア単位Ｊ２と、Ｃｙの画素混合エリア単位Ｊ３と、Ｙｅの画素混合エリア単位Ｊ４と、Ｇの画素混合エリア単位Ｊ５と、Ｍｇの画素混合エリア単位Ｊ６と、Ｃｙの画素混合エリア単位Ｊ７と、Ｙｅの画素混合エリア単位Ｊ８とが設定されている。
【０１３８】
この例では、各画素混合エリア基本単位は垂直方向及び水平方向にそれぞれ２画素ずつオーバーラップしている。図９には表示されていないが、画素混合単位Ｊ１〜Ｊ８は、垂直方向及び水平方向にオーバーラップしながら繰り返し表れるように設定されている。
【０１３９】
垂直転送段５２Ａ，５２Ｂ，…は６相モードの基本転送を行う。ただし、画素混合の都合上、各垂直転送段５２Ａ，５２Ｂ，…は１２相の独立配線を有している。
【０１４０】
また、本実施形態においては、垂直転送段５２と垂直−水平転送つなぎ部５５とを、個別に制御している。
【０１４１】
［第１フィールドにおける画素混合］
本実施形態においては、各画素混合エリア単位Ｊ１〜Ｊ８の画素の電荷を引き出す垂直転送段の番号が異なるだけで、基本的には第１の実施形態と同じ方法によって各画素混合エリア単位Ｊ１〜Ｊ８の電荷が、垂直転送段の各ゲートに引き出された後、下方に転送されるとともに３画素の電荷が混合される。その転送，混合の手順は第１の実施形態と同様であるので、詳細な説明は省略する。
【０１４２】
図１０は、第１フィールドにおける８個の画素混合エリア単位内の電荷同士を混合する手順を説明する図である。同図の横軸は水平転送段Ｗにおける転送ゲート部の位置を表しており、同図の縦軸は時間を表している。
【０１４３】
本実施形態においては、電荷X1ｃ〜X6ｃ，X1ｄ〜X6ｄ，Y1ｃ〜Y6ｃ，Y1ｄ〜Y6ｄ，Z1ｃ〜Z6ｃ，Z1ｄ〜Z6ｄの混合処理についてのみ説明するが、図１０に示すように、電荷X1ｅ〜X6ｅ，Y1ｅ〜Y6ｅ，Z1ｅ〜Z6ｅなどの他の電荷についても同様の手順で混合処理が行われる。
【０１４４】
−１ライン目の処理−
まず、垂直−水平転送つなぎ部５５中のゲート下に保持されている画素混合エリア単位の中の垂直方向に３画素混合された電荷のうち、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（５５Ｃ、５５Ｆ）で混合された電荷が転送ゲート部Ｗ３，Ｗ６（各ゲートＨ１）に引き出され、電荷X1ｃ，X1ｄとして保持される。以下、図１０においては、垂直転送段から引き出された電荷のみを表示しているが、各垂直ラインから引き出された電荷が順次混合されている。
【０１４５】
次に、各電荷X1ｃ，X1ｄは、逆方向に２段（ゲートＨ１〜Ｈ４からなる転送ゲート部の２段を意味する）転送された後、独立に駆動できるゲートＶ３，Ｖ５が配置されている垂直転送段（５５Ｅ，５５Ｈ）で混合された電荷が転送ゲートＷ５，Ｗ８に引き出され、電荷X1ｃ+X2ｃ，X1ｄ+X2ｄとして保持される。
【０１４６】
さらに、電荷X1ｃ+X2ｃ，X1ｄ+X2ｄが、逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（５５Ｇ，５５Ｊ）で混合された電荷が転送ゲート部Ｗ７，Ｗ１０に引き出され、電荷X1ｃ+X2ｃ+X3ｃ，X1ｄ+X2ｄ+X3ｄとして保持される。
【０１４７】
上記の電荷X1ｃ+X2ｃ+X3ｃは、画素混合エリア単位Ｊ１のＭｇ画素９個が混合されたものであり、また、電荷X1ｄ+X2ｄ+X3ｄは、画素混合エリア単位Ｊ２のＧ画素９個が混合されたものである。以下の説明においても、電荷X1ｃ+X2ｃ+X3ｃ及び電荷X1ｄ+X2ｄ+X3ｄのさらなる混合処理についてのみ説明する。
【０１４８】
さらに、電荷X1ｃ+X2ｃ+X3ｃ，X1ｄ+X2ｄ+X3ｄが順方向に１段転送された後、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（５５Ｆ，５５Ｉ）で混合された電荷が転送ゲート部Ｗ６，Ｗ９に引き出され、電荷X1ｃ+X2ｃ+X3ｃ+X4ｃ，X1ｄ+X2ｄ+X3ｄ+X4dとして保持される。
【０１４９】
次に、電荷X1ｃ+X2ｃ+X3ｃ+X4ｃ，X1ｄ+X2ｄ+X3ｄ+X4dが順方向に４段転送された後、独立に駆動できるゲートＶ３，Ｖ５が配置されている垂直転送段（５５Ｂ，５５Ｅ）で混合された電荷が転送ゲート部Ｗ２，Ｗ５に引き出され、電荷X1ｃ+X2ｃ+X3ｃ+X4ｃ+X5ｃ，X1ｄ+X2ｄ+X3ｄ+X4ｄ+X5ｄとして保持される。
【０１５０】
次に、電荷X1ｃ+X2ｃ+X3ｃ+X4ｃ+X5ｃ，X1ｄ+X2ｄ+X3ｄ+X4ｄ+X5ｄが逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（５５Ｄ，５５Ｇ）で混合された電荷が転送ゲート部Ｗ４，Ｗ７に引き出され、電荷X1ｃ+X2ｃ+X3ｃ+X4ｃ+X5ｃ+X6ｃ，X1ｄ+X2ｄ+X3ｄ+X4ｄ+X5ｄ+X6ｄとして保持される。
【０１５１】
電荷X4ｃ+X5ｃ+X6ｃは、画素混合エリア単位Ｊ３のＣｙ画素９個が混合されたものであり、電荷X1ｃ+X2ｃ+X3ｃ+X4ｃ+X5ｃ+X6ｃは、画素混合エリア単位Ｊ１＋Ｊ３の１８個の電荷が混合されたものであって、これが出力電荷XTｃとなる。また、電荷X4ｄ+X5ｄ+X6ｄは、画素混合エリア単位Ｊ４のＹｅ画素９個が混合されたものであり、電荷X1ｄ+X2ｄ+X3ｄ+X4ｄ+X5ｄ+X6ｄは、画素混合エリア単位Ｊ２＋Ｊ４の１８個の電荷が混合されたものであって、これが出力電荷XTｄとなる。
【０１５２】
−２ライン目の処理−
まず、１ライン目の電荷混合処理で生成された出力電荷XTｃ，XTｄが順方向に１段転送されて転送ゲート部Ｗ３，Ｗ６に保持された後、垂直−水平転送つなぎ部５５中のゲート下に保持されている画素混合エリア単位の中の垂直方向に３画素混合された電荷のうち、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（５５Ｄ，５５Ｇ）で混合された電荷が転送ゲート部Ｗ４，Ｗ７（各ゲートＨ１）に引き出され、電荷Y1ｃ，Y1ｄとして保持される。
【０１５３】
その後、１ライン目の処理で生成された出力電荷XTｃ，XTｄは、２ライン目の電荷混合処理の際に、順次混合，転送される電荷とともに転送される。
【０１５４】
次に、各電荷Y1ｃ，Y1ｄは、逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（５５Ｆ，５５Ｉ）で混合された電荷が転送ゲートＷ６，Ｗ９に引き出され、電荷Y1ｃ+Y2ｃ，Y1ｄ+Y2ｄとして保持される。
【０１５５】
さらに、電荷Y1ｃ+Y2ｃ，Y1ｄ+Y2ｄが、順方向に４段転送された後、独立に駆動できるゲートＶ３，Ｖ５が配置されている垂直転送段（５５Ｂ，５５Ｅ）で混合された電荷が転送ゲート部Ｗ２，Ｗ５に引き出され、電荷Y1ｃ+Y2ｃ+Y3ｃ，Y1ｄ+Y2ｄ+Y3ｄとして保持される。
【０１５６】
上記の電荷Y1ｃ+Y2ｃ+Y3ｃは、画素混合エリア単位Ｊ５のＧ画素９個が混合されたものであり、また、電荷Y1ｄ+Y2ｄ+Y3ｄは、画素混合エリア単位Ｊ６のＭｇ画素９個が混合されたものである。以下の説明においても、電荷Y1ｃ+Y2ｃ+Y3ｃ及び電荷Y1ｄ+Y2ｄ+Y3ｄのさらなる混合処理についてのみ説明する。
【０１５７】
さらに、電荷Y1ｃ+Y2ｃ+Y3ｃ，Y1ｄ+Y2ｄ+Y3ｄが逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（５５Ｄ、５５Ｇ）で混合された電荷が転送ゲート部Ｗ４，Ｗ７に引き出され、電荷Y1ｃ+Y2ｃ+Y3ｃ+Y4ｃ，Y1ｄ+Y2ｄ+Y3ｄ+Y4dとして保持される。
【０１５８】
次に、電荷Y1ｃ+Y2ｃ+Y3ｃ+Y4ｃ，Y1ｄ+Y2ｄ+Y3ｄ+Y4dが逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（５５Ｆ，５５Ｉ）で混合された電荷が転送ゲート部Ｗ６，Ｗ９に引き出され、電荷Y1ｃ+Y2ｃ+Y3ｃ+Y4ｃ+Y5ｃ，Y1ｄ+Y2ｄ+Y3ｄ+Y4ｄ+Y5ｄとして保持される。
【０１５９】
次に、電荷Y1ｃ+Y2ｃ+Y3ｃ+Y4ｃ+Y5ｃ，Y1ｄ+Y2ｄ+Y3ｄ+Y4ｄ+Y5ｄが順方向に４段転送された後、独立に駆動できるゲートＶ３，Ｖ５が配置されている垂直転送段（５５Ｂ，５５Ｅ）で混合された電荷が転送ゲート部Ｗ２，Ｗ５に引き出され、電荷Y1ｃ+Y2ｃ+Y3ｃ+Y4ｃ+Y5ｃ+Y6ｃ，Y1ｄ+Y2ｄ+Y3ｄ+Y4ｄ+Y5ｄ+Y6ｄとして保持される。
【０１６０】
電荷Y4ｃ+Y5ｃ+Y6ｃは、画素混合エリア単位Ｊ７のＣｙ画素９個が混合されたものであり、電荷Y1ｃ+Y2ｃ+Y3ｃ+Y4ｃ+Y5ｃ+Y6ｃは、混合エリア単位Ｊ５＋Ｊ７の１８個の電荷が混合されたものであって、これが出力電荷YTｃとなる。また、電荷Y4ｄ+Y5ｄ+Y6ｄは、画素混合エリア単位Ｊ８のＹｅ画素９個が混合されたものであり、電荷Y1ｄ+Y2ｄ+Y3ｄ+Y4ｄ+Y5ｄ+Y6ｄは、画素混合エリア単位Ｊ６＋Ｊ８の１８個の電荷が混合されたものであって、これが出力電荷YTｄとなる。
【０１６１】
−３ライン目の処理−
まず、１ライン目，２ライン目の電荷混合処理で生成された出力電荷XTｃ，XTｄ，YTｃ，YTｄが順方向に２段転送されて転送ゲート部Ｗ１，Ｗ４，Ｗ２，Ｗ５にそれぞれ保持された後、垂直−水平転送垂直−水平転送つなぎ部５５中のゲート下に保持されている画素混合エリア単位の中の垂直方向に３画素混合した電荷のうち、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（５５Ｃ，５５Ｆ）で混合された電荷が転送ゲート部Ｗ３，Ｗ６（各ゲートＨ１）に引き出され、電荷Z1ｃ，Z1ｄとして保持される。
【０１６２】
その後、１ライン目，２ライン目の電荷混合処理で生成された各出力電荷XTｃ，XTｄ，YTｃ及びYTｄは、３ライン目の電荷混合処理の際に、順次混合，転送される電荷とともに転送される。
【０１６３】
次に、各電荷Z1ｃ，Z1ｄは、逆方向に２段（ゲートＨ１〜Ｈ４からなる転送ゲート部の２段を意味する）転送された後、独立に駆動できるゲートＶ３，Ｖ５が配置されている垂直転送段（５５Ｅ，５５Ｈ）で混合された電荷が転送ゲートＷ５，Ｗ８に引き出され、電荷Z1ｃ+Z2ｃ及び電荷Z1ｄ+Z2ｄとして保持される。
【０１６４】
さらに、電荷Z1ｃ+Z2ｃ，Z1ｄ+Z2ｄが、逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（５５Ｇ，５５Ｊ）で混合された電荷が転送ゲート部Ｗ７，Ｗ１０に引き出され、電荷Z1ｃ+Z2ｃ+Z3ｃ及び電荷Z1ｄ+Z2ｄ+Z3ｄとして保持される。
【０１６５】
上記の電荷Z1ｃ+Z2ｃ+Z3ｃは、画素混合エリア単位Ｊ１のＭｇ画素９個が混合されたものであり、また、電荷Z1ｄ+Z2ｄ+Z3ｄは、画素混合エリア単位Ｊ２のＧ画素９個が混合されたものである。以下の説明においても、電荷Z1ｃ+Z2ｃ+Z3ｃ及びZ1ｄ+Z2ｄ+Z3ｄのさらなる混合処理についてのみ説明する。
【０１６６】
さらに、電荷Z1ｃ+Z2ｃ+Z3ｃ，Z1ｄ+Z2ｄ+Z3ｄが順方向に１段転送された後、独立に駆動できるゲートＶ３Ｒ，Ｖ５Ｒが配置されている垂直転送段（５５Ｆ，５５Ｉ）で混合された電荷が転送ゲート部Ｗ６，Ｗ９に引き出され、電荷Z1ｃ+Z2ｃ+Z3ｃ+Z4ｃ，Z1ｄ+Z2ｄ+Z3ｄ+Z4dとして保持される。
【０１６７】
次に、電荷Z1ｃ+Z2ｃ+Z3ｃ+Z4ｃ，Z1ｄ+Z2ｄ+Z3ｄ+Z4dが順方向に４段転送された後、独立に駆動できるゲートＶ３，Ｖ５が配置されている垂直転送段（５５Ｂ，５５Ｅ）で混合された電荷が転送ゲート部Ｗ２，Ｗ５に引き出され、電荷Z1ｃ+Z2ｃ+Z3ｃ+Z4ｃ+Z5ｃ，Z1ｄ+Z2ｄ+Z3ｄ+Z4ｄ+Z5ｄとして保持される。
【０１６８】
次に、電荷Z1ｃ+Z2ｃ+Z3ｃ+Z4ｃ+Z5ｃ，Z1ｄ+Z2ｄ+Z3ｄ+Z4ｄ+Z5ｄが逆方向に２段転送された後、独立に駆動できるゲートＶ３Ｌ，Ｖ５Ｌが配置されている垂直転送段（５５Ｄ，５５Ｇ）で混合された電荷が転送ゲート部Ｗ４，Ｗ７に引き出され、電荷Z1ｃ+Z2ｃ+Z3ｃ+Z4ｃ+Z5ｃ+Z6ｃ，Z1ｄ+Z2ｄ+Z3ｄ+Z4ｄ+Z5ｄ+Z6ｄとして保持される。
【０１６９】
電荷Z4ｃ+Z5ｃ+Z6ｃは、画素混合エリア単位Ｊ３のＣｙ画素９個が混合されたものであり、電荷Z1ｃ+Z2ｃ+Z3ｃ+Z4ｃ+Z5ｃ+Z6ｃは、画素混合エリア単位Ｊ１＋Ｊ３の１８個の電荷が混合されたものであって、これが出力電荷ZTｃとなる。また、電荷Z4ｄ+Z5ｄ+Z6ｄは、画素混合エリア単位Ｊ４のＹｅ画素９個が混合されたものであり、電荷Z1ｄ+Z2ｄ+Z3ｄ+Z4ｄ+Z5ｄ+Z6ｄは、画素混合エリア単位Ｊ２＋Ｊ４の１８個の電荷が混合されたものであって、これが出力電荷ZTｄとなる。
【０１７０】
そして、３ライン目の処理が終了した時点では、各出力電荷が順方向側に２段転送されて、水平転送部Ｗの転送ゲート部Ｗ０（転送ゲート部Ｗ１に順方向側で隣接する転送ゲート部であるが、図１０には図示せず），Ｗ１，Ｗ２，Ｗ３，Ｗ４，Ｗ５，Ｗ６，Ｗ７，Ｗ８，Ｗ９，Ｗ１０，Ｗ１１，Ｗ１２，…に、出力電荷XTｃ（転送ゲート部Ｗ０に配置されているが、図１０には図示せず），YTｃ，ZTｃ，XTｄ，YTｄ，ZTｃ，XTｄ，YTｄ，ZTｄ，XTｅ，YTｅ，ZTｅ，XTｆ，YTｆ，ZTｆ，…が保持されている。
【０１７１】
そして、これらの電荷が順次出力アンプ１４から外部に出力される。そして、出力電荷XTｃは、補色フィルタ配列表示のＭｇ画素の電荷とＣｙ画素の電荷とが混合されたものであり、出力電荷YTｃは、補色フィルタ配列表示のＧ画素の電荷とＣｙ画素の電荷とが混合されたものであり、出力電荷ZTｃは、補色フィルタ配列表示のＭｇ画素の電荷とＣｙ画素の電荷とが混合されたものであり、出力電荷XTｄは、補色フィルタ配列表示のＧ画素の電荷とＹｅ画素の電荷とが混合されたものであり、電荷YTｄは、補色フィルタ配列表示のＭｇ画素の電荷とＹｅ画素の電荷とが混合されたものであり、電荷ZTｄは、補色フィルタ配列表示のＧ画素の電荷とＹｅ画素の電荷とが混合されたものである。
【０１７２】
以上の画素の電荷の混合処理において、水平転送段Ｗにおいて、順方向だけでなく逆方向にも電荷を転送する点が、本実施形態の特徴の一つである。このために、後に詳しく説明するように、本実施形態においては、水平転送段に配置される電荷転送素子（ＣＣＤ）であるゲートＨ１〜Ｈ４のゲートバイアス用配線を互いに切り離している。
【０１７３】
［第２フィールドの画素混合］
次に、第２フィールドの画素混合について説明する。ここでは、図９，図１０に相当する図は省略する。図１２は、第２フィールドにおける画素混合の概略を説明するための図である。図１２においては、ゲートの図示を省略し、カラーフィルタのパターンのみを示している。
【０１７４】
図１２に示すように、第２フィールドにおける画素混合エリア単位Ｊ'１，Ｊ'２，Ｊ'３，Ｊ'４，Ｊ'５，Ｊ'６，Ｊ'７，Ｊ'８は、第１フィールドにおける画素混合エリア単位Ｊ１，Ｊ２，Ｊ３，Ｊ４，Ｊ５，Ｊ６，Ｊ７，Ｊ８からそれぞれ３画素ずつ図中上方にずれるように設定されている。
【０１７５】
各画素混合エリア単位Ｊ'１，Ｊ'２，Ｊ'３，Ｊ'４，Ｊ'５，Ｊ'６，Ｊ'７，Ｊ'８から各画素の電荷を垂直転送段１２に引き出して、最下部のゲートで３画素混合する手順は第１フィールドと同じである。また、水平転送段Ｗにおける電荷の混合手順は、基本的には図１０に示すとおりであり、最終的に１〜３ライン目で混合して生成された６個の電荷を出力アンプから出力することになる。
【０１７６】
図１２及び上述の説明から明らかなように、第２フィールドの１ライン目，３ライン目の処理により、Ｙｅの画素混合エリア単位Ｊ'１内のＹｅ画素の電荷のすべて（９個）と、Ｇの画素混合エリア単位Ｊ'３内のＧ画素の電荷のすべて（９個）とが混合される（出力電荷Ｙｅ＋Ｇ）。また、Ｃｙの画素混合エリア単位Ｊ'２内のＣｙ画素の電荷のすべて（９個）と、Ｍｇの画素混合エリア単位Ｊ'４内のＭｇ画素の電荷のすべて（９個）とが混合される（出力電荷Ｃｙ＋Ｍｇ）。
【０１７７】
また、第２フィールドの２ライン目の処理により、Ｃｙの画素混合エリア単位Ｊ'５内のＣｙ画素の電荷のすべて（９個）と、Ｇの画素混合エリア単位Ｊ'７内のＧ画素の電荷のすべて（９個）とが混合される（出力電荷Ｃｙ＋Ｇ）。Ｙｅの画素混合エリア単位Ｊ'６内のＹｅ画素の電荷のすべて（９個）と、Ｍｇの画素混合エリア単位Ｊ'８内のＭｇ画素の電荷のすべて（９個）とが混合される（出力電荷Ｙｅ＋Ｍｇ）。
【０１７８】
そして、第１フィールドの画素混合処理において生成された出力電荷XTｃ，YTｃ，ZTｃ，XTｄ，YTｄ，ZTｄが順次外部に出力された後に、Ｙｅ＋Ｇ画素の出力電荷X'Tｃ，Ｃｙ＋Ｇ画素の出力電荷Y'Tｃ，Ｙｅ＋Ｇ画素の出力電荷Z'Tｃ，Ｃｙ＋Ｍｇ画素の出力電荷X'Tｄ，Ｍｇ＋Ｙｅ画素の出力電荷Y'Tｄ，Ｍｇ＋Ｃｙ画素の出力電荷Z'Tｄが順次外部に出力されることになる。つまり、第１フィールドの画素の電荷と、第２フィールドの画素の電荷とがインターレススキャン方式によって、出力アンプ１４から外部に転送されることになる。
【０１７９】
本実施形態の固体撮像装置によると、第１フィールドの画素混合処理と、第２フィールドの画素混合処理との双方において、画素利用率がそれぞれ１００％であるので、画素の電荷量を増やすことなくよりフレーム残像の小さい動画像を得ることができる。そして、インターレススキャン方式を用いた各種システムに適合しうる動画像を出力することができる。
【０１８０】
なお、本実施形態においては、画素混合処理が行われた後の信号を補色フィルタ用の電荷信号としたが、原色フィルタ用の電荷信号にしてもよい。
【０１８１】
［固体撮像装置のシステム］
図１３は、第１〜第３の実施形態に共通する固体撮像装置の構成を示すブロック図である。
【０１８２】
固体撮像素子１０１は、各実施形態における固体撮像素子であり、受けた光を電気信号に変換し、電気信号を信号変換部１１３に出力する。固体撮像素子駆動部１１２は、制御用信号を出力することにより、固体撮像素子１０１を制御する。
【０１８３】
信号変換部１１３は、固体撮像素子１０１の水平転送段につながる出力アンプから入力された各画素の電荷である電気信号に対し、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）、ＡＧＣ（Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌ）、Ａ／Ｄ（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）変換の各処理を施す。ＣＤＳでは、固体撮像素子１０１から出力された電気信号のノイズ除去を行う。ＡＧＣでは、ＣＤＳ処理によるノイズ除去後の信号の出力レベルを調整する。Ａ／Ｄ変換は、ＡＧＣ後のレベル調整された固体撮像データを、デジタル信号に変換する。
【０１８４】
信号変換部１１３は、変換後のデジタル信号を３ライン分一括して再配列部１１５に対し出力する。
【０１８５】
ＳＳＧ（Ｓｙｎｃ Ｓｉｇｎａｌ Ｇｅｎｅｒａｔｏｒ）１１４は、固体撮像素子１０１及び信号処理部１１９の駆動タイミングを決める基準信号を生成する。つまり、図１などに示す垂直転送段，延長段，水平転送段の各ゲートに印加する信号のタイミングを決定するのである。ＳＳＧ１１４は、フィールド（画面）の開始と水平ラインの開始のタイミングを決める基準信号を再配列部１１５に対し出力する。
【０１８６】
ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１１６は、再配列部１１５によって再配列されたデジタルデータを保持する。
【０１８７】
ＤＲＡＭ制御部１１７は、ＤＲＡＭ１１６から、並び替え後の画素の電荷に関するデータを読み出し、出力信号生成部１１８に出力する。
【０１８８】
出力信号生成部１１８は、並び替えブロックを通過後の電荷に関するデータを入力として、輝度信号を生成・出力するＹ信号処理と、色差信号を生成・出力するＣ信号処理とを行う。出力信号生成部１１８は、Ｙ信号処理において輝度信号を生成・出力するが、画素の電荷に関するデータからＹ信号への変換後の映像は、画像の鮮明感にかける場合があるので、さらに輪郭補正を行うことにより、輪郭強調を行う。
【０１８９】
再配列部１１５は、ＳＳＧ１１４から出力された基準信号に従い、信号変換部１１３から出力されるデジタル信号の再配列処理を行う。例えば、図２に示すように、固体撮像素子１０１の水平転送部から出力され、信号変換部１１３により処理されたデジタル信号は、画素の電荷（図２においては、画素の電荷Ｅ6a，Ｃ6a，Ｄ6a，Ｅ6b，Ｃ6b，Ｄ6bが直列に出力される）についての信号が１次元に配置されたものに対応し、そこで、当該信号を元の２次元配列に戻す処理が再配列処理である。
【０１９０】
また、上記各実施形態では、中心画素の垂直転送段がずれている複数の画素混合エリア基本単位Ａ１〜Ａ８の画素を混合するいわゆるジグザグの混合処理を行っているので、再配列部１１５において、画像信号を再生する際に、後述するように、重心の補正もあわせて行っている。
【０１９１】
図１４（ａ）〜（ｃ）は、それぞれ順に、各実施形態に共通の構成である水平転送段における転送ゲート部の断面図，従来の転送ゲート部の断面図、及び従来の転送ゲート部のｐ+層１５１及びｎ型半導体層１５０を横断する断面におけるポテンシャル状態を示す図である。
【０１９２】
図１４（ａ）に示すように、固体撮像素子の各転送ゲート部は、半導体基板上の絶縁膜１５２中に埋め込まれたポリシリコン電極１５３を有する電荷保持用のゲートＨ１，Ｈ３と、半導体基板上に絶縁膜１５２を挟んで設けられたＡｌ電極１５４を有する障壁用のゲートＨ２，Ｈ４とを交互に直列に配置して構成されている。電荷保持用のゲートＨ１，Ｈ３の下方は比較的低濃度のｎ型不純物を含むｎ型半導体層１５０であり、障壁用のゲートＨ２，Ｈ４の下方は高濃度のｐ型不純物を含むＰ+層１５１である。そして、Ａｌ電極１５４に接続される配線１５７と、ポリシリコン電極１５３に接続される配線１５８とは互いに切り離されている。
【０１９３】
従来の固体撮像素子における転送ゲート部においては、ゲートＨ１，Ｈ２及び半導体基板内の構造は、図１４（ａ）に示す構造と同じであるが、それぞれ逆相のバイアスφH1，φH2を受ける配線１５７と配線１５８とが互いに接続されている。そして、図１４（ｃ）に示すように、１つの転送ゲート部において、Ａｌ電極１５４とポリシリコン電極１５３とには共通のバイアス（φH1又はφH2）が与えられるので、ゲートＨ１の下方のｎ型半導体領域１５０と、ゲートＨ２の下方のＰ+層１５１とのポテンシャル差は、ほぼ一定である。従って、図１４（ｃ）に示すポテンシャル関係の場合、左方には電荷が転送されるが、右方には電荷が転送されないことになる。
【０１９４】
それに対し、図１４（ａ）に示す本実施形態のＣＣＤの構造によると、Ａｌ電極１５４に接続される配線１５７と、ポリシリコン電極１５３に接続される配線１５８とが互いに切り離されているので、ゲートＨ１の下方のｎ型半導体領域１５０とゲートＨ２の下方のｐ+層１５１とのポテンシャルの高低が、共通のバイアスを受けていたときとは逆転するので、逆方向（図中右方）にも電荷を転送することが可能になる。従って、本実施形態により、水平転送段Ｗにおいて電荷を出力アンプ１４（又は５４）に向かう側である順方向だけでなく、出力アンプ１４（又は５４）から遠ざかる方向である逆方向にも移動させることができる。その結果、以下のような制御が可能となった。
【０１９５】
図２０（ａ），（ｂ）は、それぞれ順に、水平転送の転送ゲート部における電荷の順方向及び逆方向転送を行う際の各バイアスφH1〜φH4とチャンネル電位とを説明するための図である。
【０１９６】
図２０（ａ）に示されるように、φH1＝φH2，φH3＝φH4，φH1＜φH4とすることにより、ゲートＨ３，ゲートＨ４，ゲートＨ１，ゲートＨ２の順にチャンネルのポテンシャルが低くなるので、電荷は順方向に転送される。
【０１９７】
図２０（ｂ）に示されるように、φH1＝φH4，φH2＝φH3，φH1＜φH2とすることにより、ゲートＨ３，ゲートＨ４，ゲートＨ１，ゲートＨ２の順にチャンネルのポテンシャルが高くなるので、電荷は逆方向に転送される。
【０１９８】
図２１は、水平転送段Ｗ及び垂直−水平転送つなぎ部１５の各ゲートに印加されるバイアスの時間的変化を示すタイミングチャートである。図２１において、水平転送段Ｗの各パルスの上端はＬレベル（０Ｖ）を、下端はＨレベル（３．３Ｖ）をそれぞれ示し、垂直−水平転送つなぎ部１５の各パルスの上端はＬレベル（−８Ｖ）を、下端はＨレベル（０Ｖ）をそれぞれ示す。図２１においては、パルスの個数と転送される段数とをわかりやすく説明するために、順方向転送の場合のパルス形状のみを示したものであり、常にφH1＝φH2，φH3＝φH4となっているが、逆方向転送の場合には、φH1＝φH4，φH2＝φH3となるので、実際のパルスの形状は図２１とは異なったものとなる。図２１は、図２に示される，第１の実施形態における第１フィールドの１ライン目から３ライン目までの電荷の混合処理を例にとっているが、他の実施形態の混合処理においても、水平転送段と垂直−水平転送つなぎ部の各バイアスを適宜変更するだけで、混合処理を容易に行うことができる。以下、図２１を参照しながら、図２における電荷混合処理の際のバイアスと、電荷の混合動作との関係について説明する。
【０１９９】
まず、タイミングｔ０〜ｔ１においては、Ｖ３Ｌ，Ｖ４に保持されている電荷が水平転送段Ｗに引き出される（図２における電荷C1ｂ，C1ｃ，C1ｄ，C1ｅ）。
【０２００】
そして、タイミングｔ１の後に、図２０（ｂ）に示す高低関係を有するバイアスφH1〜φH4のパルスを２回供給することにより、水平転送段の電荷を逆方向に２段転送する（図２における電荷C１ｂ，C1ｃ，C1ｄ，C1ｅ参照）。その後、水平転送段のバイアスφH1〜φH4を固定した状態で（つまり電荷を固定させた状態で）、ゲートＶ３Ｒ，Ｖ４に保持されている電荷が水平転送段Ｗに引き出され（図２における電荷C2ｂ，C2ｃ，C2ｄ，C2ｅ）、水平転送段内を転送されてきた電荷と混合される。
【０２０１】
その後は、上記と同様の動作により、タイミングｔ２〜ｔ６の間において、水平転送段において、電荷の逆方向２段転送，順方向１段転送，順方向４段転送，逆方向２段転送と、垂直−水平転送つなぎ部から引き出された電荷との混合処理とが行われる。この間の処理が、図２に示す１ライン目の電荷混合処理である。
【０２０２】
次に、タイミングｔ６の後で、１ライン目で混合された電荷（第１の実施形態における出力電荷CTｃ，CTｄなど）を順方向に２段転送することにより、図２に示す２ライン目の開始時に垂直−水平転送つなぎ部から転送される電荷よりも１段だけ順方向側に位置させておく。
【０２０３】
そして、タイミングｔ６〜ｔ１２の間において、水平転送段において、電荷の逆方向２段転送，順方向４段転送，逆方向２段転送，逆方向２段転送，順方向４段転送と、垂直−水平転送つなぎ部から引き出された電荷との混合処理とが行われる。この間の処理が、図２に示す２ライン目の電荷混合処理である。その間、１ライン目で混合処理された電荷（第１の実施形態における出力電荷CTｃ，CTｄなど）は、２ライン目で混合処理された電荷よりも１段だけ順方向側に位置しながら移動することになる。
【０２０４】
次に、タイミングｔ１２の後で、１ライン目，２ライン目で混合された電荷（第１の実施形態における出力電荷CTｃ，CTｄ，DTｃ，DTｄなど）を順方向に２段転送することにより、図２に示す３ライン目の開始時に垂直−水平転送つなぎ部から転送される電荷よりも１段だけ順方向側に位置させておく。
【０２０５】
そして、タイミングｔ１２〜ｔ１８の間において、水平転送段において、電荷の逆方向２段転送，逆方向２段転送，順方向１段転送，順方向４段転送，逆方向２段転送と、垂直−水平転送つなぎ部から引き出された電荷との混合処理とが行われる。この間の処理が、図２に示す３ライン目の電荷混合処理である。その間、１ライン目，２ライン目で混合処理された電荷（第１の実施形態における出力電荷CTｃ，CTｄ，DTｃ，DTｄなど）は、３ライン目で混合処理された電荷よりも１段だけ順方向側に位置しながら移動することになる。
【０２０６】
そして、タイミングｔ１８の直後には、各出力電荷が図２の最下段に示すように整列していることになる。
【０２０７】
（第１，第２の実施形態における混合方法の比較）
図１５（ａ），（ｂ）は、第１の実施形態における第１フィールド及び第２フィールドの垂直１ライン目（奇数ライン）及び垂直２ライン目（偶数ライン）の画素混合における重心位置関係を説明する図である。図１６（ａ），（ｂ）は、第２の実施形態における第１フィールド及び第２フィールドの垂直１ライン目（奇数ライン）及び垂直２ライン目（偶数ライン）の画素混合における重心位置関係を説明する図である。
【０２０８】
図１５（ａ）において、重心Ｂ１は、第１フィールドの垂直１ライン目の画素混合エリア単位Ａ１，Ａ３間の画素混合の重心であり、重心Ｂ２は、第１フィールドの垂直１ライン目の画素混合エリア単位Ａ２，Ａ４間の画素混合の重心であり、重心Ｂ３は、第１フィールドの垂直２ライン目の画素混合エリア単位Ａ５，Ａ７間の画素混合の重心であり、重心Ｂ４は、第１フィールドの垂直２ライン目の画素混合エリア単位Ａ６，Ａ８間の画素混合の重心である。図１５（ｂ）において、重心Ｂ'１は、第２フィールドの垂直１ライン目の画素混合エリア単位Ａ'１，Ａ'３間の画素混合の重心であり、重心Ｂ'２は、第２フィールドの垂直１ライン目の画素混合エリア単位Ａ'２，Ａ'４間の画素混合の重心であり、重心Ｂ'３は、第２フィールドの垂直２ライン目の画素混合エリア単位Ａ'５，Ａ'７間の画素混合の重心であり、重心Ｂ'４は、第２フィールドの垂直２ライン目の画素混合エリア単位Ａ'６，Ａ'８間の画素混合の重心である。
【０２０９】
図１６（ａ）において、重心Ｇ１は、第１フィールドの垂直１ライン目の画素混合エリア単位Ｆ１，Ｆ３間の画素混合の重心であり、重心Ｇ２は、第１フィールドの垂直１ライン目の画素混合エリア単位Ｆ２，Ｆ４間の画素混合の重心であり、重心Ｇ３は、第１フィールドの垂直２ライン目の画素混合エリア単位Ｆ５，Ｆ７間の画素混合の重心であり、重心Ｇ４は、第１フィールドの垂直２ライン目の画素混合エリア単位Ｆ６，Ｆ８間の画素混合の重心である。図１６（ｂ）において、重心Ｇ'１は、第２フィールドの垂直１ライン目の画素混合エリア単位Ｆ'１，Ｆ'３間の画素混合の重心であり、重心Ｇ'２は、第２フィールドの垂直１ライン目の画素混合エリア単位Ｆ'２，Ｆ'４間の画素混合の重心であり、重心Ｇ'３は、第２フィールドの垂直２ライン目の画素混合エリア単位Ｆ'５，Ｆ'７間の画素混合の重心であり、重心Ｇ'４は、第２フィールドの垂直２ライン目の画素混合エリア単位Ｆ'６，Ｆ'８間の画素混合の重心である。
【０２１０】
図１５（ａ）に示すように、水平方向において、第１フィールドの垂直１ライン目（奇数ライン）の画素混合における重心Ｂ１の位置は、垂直２ライン目（偶数ライン）の画素混合における重心Ｂ３，Ｂ４の中点位置にあり、垂直２ライン目（偶数ライン）の画素混合における重心Ｂ４の位置は、垂直１ライン目（奇数ライン）の画素混合における重心Ｂ１，Ｂ２の中点位置にある。つまり、垂直１ライン目の画素混合における重心位置Ｂ１，Ｂ２，…と、垂直２ライン目の画素混合における重心位置Ｂ３，Ｂ４，…とは、水平方向の座標において、順に等間隔位置で整列することになる。垂直３ライン目の画素混合における重心の水平方向位置は垂直１ライン目の画素混合における重心位置と同じである。図１５（ｂ）に示すように、第２フィールドにおける画素混合についても同様である。
【０２１１】
一方、図１６（ａ）に示すように、第１フィールドの垂直１ライン目（奇数ライン）の画素混合における重心Ｇ１の水平方向位置は、垂直２ライン目（偶数ライン）の画素混合における重心Ｇ３，Ｇ４の中点位置とはずれた位置にあり、垂直２ライン目の画素混合における重心Ｇ４の水平方向位置は、垂直１ライン目の画素混合における重心Ｇ１，Ｇ２の中点位置とはずれた位置にある。図１６（ｂ）に示すように、第２フィールドにおける画素混合についても同様である。
【０２１２】
図１７（ａ），（ｂ）は、それぞれ順に、図１５（ａ），（ｂ）に示す場合と、図１６（ａ），（ｂ）に示す場合とにおける，垂直１ライン目の画素混合による重心位置と、垂直２ライン目の画素混合による重心位置の関係を説明するための図である。図１７（ａ）に示すように、図１５（ａ），（ｂ）に示す画素混合処理が行われた場合には、垂直１ライン目の画素混合における重心位置Ｂ１，Ｂ２，…と、垂直２ライン目の画素混合における重心位置Ｂ３，Ｂ４，…とは、水平方向の座標において、順に等間隔位置で整列していることがわかる。一方、図１７（ｂ）に示すように、図１６（ａ），（ｂ）に示す画素混合処理が行われた場合には、垂直１ライン目の画素混合における重心位置Ｇ１，Ｇ２，…と、垂直２ライン目の画素混合における重心位置Ｇ３，Ｇ４，…とは、水平方向の座標において、いびつな間隔で並んでいる。
【０２１３】
図１８は、重心位置補正用回路の構成を簡略的に示すブロック回路図である。図１９（ａ），（ｂ）は、それぞれ順に、図１５（ａ），（ｂ）に示す場合と図１６（ａ），（ｂ）に示す場合とにおける，画素混合エリア単位の電荷信号を加算して輝度信号を生成する処理を例示する図である。
【０２１４】
図１８に示すように、重心位置補正用回路は、（１＋ｚ-1）／２の演算を行う演算回路１２１と、スイッチング回路１２３とを備えている。そして、相隣接する画素混合エリア単位同士の電荷信号を加算して得られる輝度信号ＳＡを受けたとき、その輝度信号ＳＡが基準となるライン（奇数ライン又は偶数ライン）の輝度信号であるときには、制御信号ＬＳに応じて、スイッチング回路１２３が図中下側の端子に接続するように切り換えられて、演算回路１２１をバイパスした信号が出力信号Ｓoutとして出力される。一方、その輝度信号ＳＡが基準ではないライン（偶数ライン又は奇数ライン）の輝度信号であるときには、制御信号ＬＳに応じてスイッチング回路１２３が図中上側の端子に接続するように切り換えられて、演算回路１２１で重心位置補正用の演算処理（１＋ｚ-1）／２が施された信号が出力信号Ｓoutとして出力される。この演算処理（１＋ｚ-1）／２は、輝度信号同士の中点位置に新たな輝度信号を補間する処理である。
【０２１５】
本実施形態においては、固体撮像素子において、画素混合処理が行われた場合、補色フィルタ配列の画素信号が出力される。そして、図１９（ａ），（ｂ）の上段側に例として示されているような色の画素信号が奇数ラインと偶数ラインとの画素信号として入力されたとする。このとき、奇数ラインでは、相隣接する画素混合エリア単位の画素信号であるＣｙ画素信号とＹｅ画素信号とが混合されて輝度信号ＳＡ１が生成され、相隣接する画素混合エリア単位の画素信号であるＹｅ画素信号とＣｙ画素信号とが混合されて輝度信号ＳＡ２が生成される。偶数ラインでは、相隣接する画素混合エリア単位の画素信号であるＭｇ画素の電荷信号とＧ画素の電荷信号とが混合されて輝度信号ＳＡ３が生成され、相隣接する画素混合エリア単位の画素信号であるＧ画素信号とＭｇ画素信号とが混合されて輝度信号ＳＡ４が生成される。
【０２１６】
そして、奇数ラインを基準にする場合について説明すると、スイッチング回路１２３の切り換え制御により、奇数ラインの輝度信号ＳＡ１，ＳＡ２は演算回路１２１をバイパスして出力信号Ｓoutとして出力され、重心位置の補正処理は行われない。一方、偶数ラインの輝度信号ＳＡ３，ＳＡ４は、演算回路１２１に入力されて、重心位置の補正処理が行われた後、出力信号Ｓoutとして出力される。その場合、図１５（ａ），（ｂ）に示すように、水平座標方向において、奇数ラインにおける画素混合エリア単位の混合後の電荷信号の重心位置と、偶数ラインにおける画素混合エリア単位の混合後の電荷信号の重心位置とが互いに他方の中点位置にある場合には、図１９（ａ）に示すように、奇数ラインにおける輝度信号ＳＡ１，ＳＡ２と、偶数ラインの輝度信号ＳＡ３，ＳＡ４とが、互いに他方の中心位置にある。従って、演算回路１２１における演算処理（１＋ｚ-1）／２により、偶数ラインの輝度信号ＳＡ３，ＳＡ４の重心位置は、奇数ラインの輝度信号ＳＡ１，ＳＡ２の重心位置に一致するように、容易に補正される。偶数ラインを基準ラインとする場合には、上述と逆の処理が行われ、やはり、容易に重心位置の補正が行われる。
【０２１７】
ところが、図１６（ａ），（ｂ）に示すように、水平座標方向において、奇数ラインにおける画素混合エリア単位の混合後の電荷信号の重心位置と、偶数ラインにおける画素混合エリア単位の混合後の電荷信号の重心位置とが互いに他方の中点位置にない場合には、図１９（ｂ）に示すように、奇数ラインにおける輝度信号ＳＡ１，ＳＡ２と、偶数ラインの輝度信号ＳＡ３，ＳＡ４とが、互いに他方の中心位置からずれた位置にある。従って、偶数ラインの輝度信号ＳＡ３，ＳＡ４の重心位置を、奇数ラインの輝度信号ＳＡ１，ＳＡ２の重心位置に一致するように補正するには、図１８に示す回路そのものを用いるのではなく、より複雑な処理を行う回路構成にする必要がある。
【０２１８】
従って、例えば垂直１ライン目（奇数ライン）の画素混合において混合される２つの画素混合エリア単位が、互いに水平方向に１画素ずれた位置に設けられた、いわゆるジグザグに混合される２つの画素混合エリア単位であり、垂直２ライン目（偶数ライン）の画素混合において混合される２つの画素混合エリア単位が、水平方向に同一の位置に設けられた、非ジグザグに混合される２つの画素混合エリア単位である場合には、ジグザグに混合される２つの画素混合エリア単位を、非ジグザグに混合される２つの画素混合エリア単位に対して水平方向に１画素ずらせた位置に設ければよい。
【０２１９】
言い換えると、画素混合エリア単位の配置の基本となる繰り返し単位が、２つずつ加算される垂直方向に配置された４つの画素混合エリア単位である場合、１つの画素混合エリア単位の位置を水平方向に１画素ずらせ、もう１つの画素混合エリア単位の位置を水平方向に２画素ずらせて配置することが好ましい。
【０２２０】
上記各実施形態によると、２行２列を単位配列とするカラーフィルタ配列の超高画素固体撮像素子を用いた動画撮像において、映像信号の水平・垂直方向共に高周波信号が含まれる画像を撮像した場合であっても、高周波成分の低周波への折り返し成分が大幅に低減され、輝度信号、色度信号共に偽信号が大幅に抑圧されるばかりでなく、水平方向と垂直方向の画素サンプリング密度の完全な均衡化が図れ、水平解像度と垂直解像度を同一とすることが可能となり、また、すべての画素を廃棄することなく出力することが可能となるので、固体撮像素子の感度が大幅に向上するという効果がある。さらに、固体撮像素子の画素数が増加しても、フレームレートを上げるための画素混合エリアを垂直水平方向の各々を目的に応じ拡大設定することにより、インターレススキャン方式において最適な出力画素数の選択が可能となる。
【０２２１】
（その他の実施形態）
上記各実施形態においては、ＣＣＤによる電荷の転送を行う垂直転送段と水平転送段を設けた固体撮像装置について開示したが、本発明は、斯かる実施形態に限定されるものではなく、ＭＯＳＦＥＴによる電荷信号の加算処理を行う固体撮像装置を利用した場合にも本発明を適用することができる。
【０２２２】
また、固体撮像素子がカラーフィルタを付設している必要は必ずしもなく、白黒の画像を処理する場合にも本発明を適用することができる。さらに、カラーフィルタを用いる場合においても、２行２列の色配列を繰り返しの基本単位として具備している必要はなく、例えば５色以上の多色のフィルタを具備していてもよい。
【０２２３】
上記各実施形態においては、画素混合エリア単位を５×５画素で構成したが、本発明は斯かる実施形態に限定されるものではなく、より多数あるいは小数の画素によって構成される画素混合エリア単位を設定しておいて、画素混合処理を行ってもよい。
【０２２４】
本明細書においては、第１の実施形態を補色フィルタ配列構造の固体撮像素子に適用した例については、開示していないが、第２の実施形態のフィルタ配列構造を補色フィルタ配列構造にした第３の実施形態が成立するの同様に、第１の実施形態のフィルタ構造を補色フィルタ構造にすることができる。
【０２２５】
上記各実施形態においては、画素混合エリア単位における画素の垂直方向の個数ｑをｑ＝４ｍ＋１（ｍは自然数）で表し、水平方向の個数ｐをｐ＝４ｎ＋１（ｎは自然数）で表したときに、ｍ＝ｎ＝１とし、各画素混合エリア単位は、第２方向に（ｐ＋１）／２画素、第１方向に（ｑ＋１）／２画素ずれてオーバーラップしながら二次元の繰り返し配列を構成している構造を示したが、本発明の画素混合エリア単位の画素数やオーバーラップ量は上記各実施形態に限定されるものではない。
【０２２６】
例えば、画素混合エリア単位における画素の第１方向の個数ｑをｑ＝４ｍ−１で表し、第２方向の個数ｐをｐ＝４ｎ−１（ｎは自然数）で表し、画素混合エリア単位を、第２方向に（ｐ−１）／２画素と（ｐ＋３）／２画素とのずれ量を交互に繰り返し、第１方向に（ｑ−１）／２画素と（ｑ＋３）／２画素とのずれ量を繰り返してずれてオーバーラップしながら二次元の繰り返し配列を構成しているものでもよい。
【０２２７】
また、画素混合エリア単位が、例えば６×６画素のように、偶数個×偶数個の画素を含んでいたり、奇数個×偶数個の画素を含んでいてもよい。
【０２２８】
以上のように本発明の固体撮像装置は、デジタルスチルカメラやデジタルビデオカメラ等に利用することができる。
【産業上の利用可能性】
【０２２９】
本発明の固体撮像装置は、超メガピクセル等の画素の多い固体撮像素子の出力画素信号数を画素加算手法によって削減し、インターレススキャン方式のシステムに適した，超高画素固体撮像素子の動画撮像を実現できるため、デジタルスチルカメラやデジタルビデオカメラなどに利用することができる。
【図面の簡単な説明】
【０２３０】
【図１】第１の実施形態に係るカラー固体撮像装置のＣＣＤ固体撮像素子中の素子配列を模式的に示す平面図である。
【図２】第１の実施形態における第１フィールドの画素混合処理の手順を示す図である。
【図３】第１の実施形態における第１フィールドにおける画素混合の概略を説明するための図である。
【図４】第１の実施形態における第２フィールドにおける画素混合の概略を説明するための図である。
【図５】第２の実施形態に係るカラー固体撮像装置のＣＣＤ固体撮像素子中の素子配列を模式的に示す平面図である。
【図６】第２の実施形態における第１フィールドの画素混合処理の手順を示す図である。
【図７】第２の実施形態における第１フィールドにおける画素混合の概略を説明するための図である。
【図８】第２の実施形態における第２フィールドにおける画素混合の概略を説明するための図である。
【図９】第３の実施形態に係るカラー固体撮像装置のＣＣＤ固体撮像素子中の素子配列を模式的に示す平面図である。
【図１０】第３の実施形態における第１フィールドの画素混合処理の手順を示す図である。
【図１１】第３の実施形態における第１フィールドにおける画素混合の概略を説明するための図である。
【図１２】第３の実施形態における第２フィールドにおける画素混合の概略を説明するための図である。
【図１３】第１〜第３の実施形態に共通する固体撮像装置の構成を示すブロック図である。
【図１４】（ａ）〜（ｃ）は、それぞれ順に、各実施形態に共通の構成である水平転送段における転送ゲート部の断面図，従来の転送ゲート部の断面図、及び従来の転送ゲート部のｐ+層及びｐ型半導体層を横断する断面におけるポテンシャル状態を示す図である。
【図１５】（ａ），（ｂ）は、第１の実施形態における第１フィールド及び第２フィールドの垂直１ライン目及び垂直２ライン目の画素混合における重心位置関係を説明する図である。
【図１６】（ａ），（ｂ）は、第２の実施形態における第１フィールド及び第２フィールドの垂直１ライン目及び垂直２ライン目の画素混合における重心位置関係を説明する図である。
【図１７】（ａ），（ｂ）は、それぞれ順に、図１５（ａ），（ｂ）に示す場合と、図１６（ａ），（ｂ）に示す場合とにおける，垂直１ライン目の画素混合による重心位置と、垂直２ライン目の画素混合による重心位置の関係を説明するための図である。
【図１８】重心位置補正用回路の構成を簡略的に示すブロック回路図である。
【図１９】（ａ），（ｂ）は、それぞれ順に、図１５（ａ），（ｂ）に示す場合と図１６（ａ），（ｂ）に示す場合とにおける，画素混合エリア単位の電荷信号を加算して輝度信号を行う処理を例示する図である
【図２０】（ａ），（ｂ）は、それぞれ順に、水平転送の転送ゲート部における電荷の順方向及び逆方向転送を行う際の各バイアスとチャンネル電位とを説明するための図である。
【図２１】第１の実施形態の図２に示す電荷混合処理を実現するために各ゲートに印加されるバイアスの時間的変化を示すタイミングチャートである。
【符号の説明】
【０２３１】
１１    画素
１２    垂直転送段（第１方向転送段）
Ｗ    水平転送段（第２方向転送段）
Ｗ１〜Ｗ１２  転送ゲート部
１４    出力アンプ
１５    垂直−水平転送つなぎ部
１５Ａ〜１５Ｌ  延長段
Ｖ１〜Ｖ６    ゲート
Ｈ１〜Ｈ４      ゲート
Ａ１〜Ａ８    画素混合エリア単位
Ａ'１〜Ａ'８    画素混合エリア単位
Ｂ１〜Ｂ４    重心
Ｂ'１〜Ｂ'４    重心
Ｃ〜Ｅ        電荷
Ｆ１〜Ｆ８    画素混合エリア単位
Ｆ'１〜Ｆ'８    画素混合エリア単位
Ｇ１〜Ｇ４    重心
Ｇ'１〜Ｇ'４    重心
Ｊ１〜Ｊ８    画素混合エリア単位
Ｊ'１〜Ｊ'８    画素混合エリア単位
５１    画素
５２    垂直転送段（第１方向転送段）
５３    水平転送段（第２方向転送段）
５３Ａ〜５３Ｌ  転送ゲート部
５４    出力アンプ
５５    垂直−水平転送つなぎ部
５５Ａ〜５５Ｌ  延長段
１０１  固体撮像素子
１１２  固体撮像素子駆動部
１１３  信号変換部
１１４  ＳＳＧ
１１５  再配列部
１１６  ＤＲＡＭ
１１７  ＤＲＡＭ制御部
１１８  出力信号生成部
１１９  信号処理部
１２１  演算回路
１２３  スイッチング回路
１５０  ｎ型半導体層
１５１  ｐ+層
１５２  絶縁膜
１５３  ポリシリコン電極
１５４  Ａｌ電極
１５７  配線
１５８  配線
【図１】
0004695888.tif 000002
【図２】
0004695888.tif 000003
【図３】
0004695888.tif 000004
【図４】
0004695888.tif 000005
【図５】
0004695888.tif 000006
【図６】
0004695888.tif 000007
【図７】
0004695888.tif 000008
【図８】
0004695888.tif 000009
【図９】
0004695888.tif 000010
【図１０】
0004695888.tif 000011
【図１１】
0004695888.tif 000012
【図１２】
0004695888.tif 000013
【図１３】
0004695888.tif 000014
【図１４】
0004695888.tif 000015
【図１５】
0004695888.tif 000016
【図１６】
0004695888.tif 000017
【図１７】
0004695888.tif 000018
【図１８】
0004695888.tif 000019
【図１９】
0004695888.tif 000020
【図２０】
0004695888.tif 000021
【図２１】
0004695888.tif 000022