(57)【特許請求の範囲】
【請求項１】
対向する第１および第２の主面を有し、第１導電型の半導体からなる第１の半導体層と、
前記第１の主面に露出する、前記第１の半導体層よりも不純物濃度の低い第１導電型の半導体からなる第２の半導体層と、
前記第２の半導体層の表面に形成された複数の溝と、
前記溝に形成されたゲート絶縁膜と、
前記ゲート絶縁膜に囲まれたゲート電極と、
前記第２の半導体層の表面において、２つの前記溝の間に形成された第２導電型の第１の領域と、
前記第１の領域の表面において、前記第２の半導体層よりも不純物濃度の高い第１導電型の第２の領域と、
前記第２の半導体層の表面において、最外周の前記第１の領域と接する前記溝に接し、前記溝を介して前記第１の領域と隣り合う第２導電型の第３の領域と、
前記第３の領域の表面において、前記第３の領域よりも不純物濃度の高い第２導電型の第４の領域と、
前記第２の半導体層の表面において、前記第４の領域とは接触せず、前記第３の領域と接する第２導電型のキャリア引き抜き領域と、
前記キャリア引き抜き領域の表面上に形成された、絶縁材料からなる絶縁層と、
前記絶縁層の表面上に形成され、前記第１の主面に垂直な方向から見て、前記キャリア引き抜き領域と一部が重なるゲート電極パッドと、
前記第２の領域および前記第４の領域に接し、金属からなる第１の電極と、
前記第２の主面に接し、金属からなる第２の電極と、
を備え、
前記溝は、前記第２の半導体層の表面における前記第１の領域の表面から前記第２の半導体層まで達しており、
前記第２の半導体層の表面からの前記キャリア引き抜き領域の深さは、前記第２の半導体層の表面からの前記溝の深さよりも小さくされており、
前記キャリア引き抜き領域は、前記第３の領域および前記第４の領域を介して前記第１の電極に電気的に接続されたことを特徴とする半導体装置。
【請求項２】
対向する第１および第２の主面を有し、第１導電型の半導体からなる第１の半導体層と、
前記第１の主面に露出する、前記第１の半導体層よりも不純物濃度の低い第１導電型の半導体からなる第２の半導体層と、
前記第２の半導体層の表面に形成された複数の溝と、
前記溝に形成されたゲート絶縁膜と、
前記ゲート絶縁膜に囲まれたゲート電極と、
前記第２の半導体層の表面において、２つの前記溝の間に形成された第２導電型の第１の領域と、
前記第１の領域の表面において、前記第２の半導体層よりも不純物濃度の高い第１導電型の第２の領域と、
前記第２の半導体層の表面において、最外周の前記第１の領域と接する前記溝に接し、前記溝を介して前記第１の領域と隣り合う第２導電型の第３の領域と、
前記第３の領域の表面において、前記第３の領域よりも不純物濃度の高い第２導電型の第４の領域と、
前記第２の半導体層の表面において、前記第４の領域とは接触せず、前記第３の領域と接する第２導電型のキャリア引き抜き領域と、
前記キャリア引き抜き領域の表面上に形成された、絶縁材料からなる絶縁層と、
前記絶縁層の表面上に形成され、前記第１の主面に垂直な方向から見て、前記キャリア引き抜き領域と一部が重なるゲート電極パッドと、
前記第２の領域および前記第４の領域に接し、金属からなる第１の電極と、
前記第２の主面に露出する、第２導電型の半導体からなる第３の半導体層と、
前記第３の半導体層に接し、金属からなる第２の電極と、
を備え、
前記溝は、前記第２の半導体層の表面における前記第１の領域の表面から前記第２の半導体層まで達しており、
前記第２の半導体層の表面からの前記キャリア引き抜き領域の深さは、前記第２の半導体層の表面からの前記溝の深さよりも小さくされており、
前記キャリア引き抜き領域は、前記第３の領域および前記第４の領域を介して前記第１の電極に電気的に接続されたことを特徴とする半導体装置。
【請求項３】
対向する第１および第２の主面を有し、第１導電型の半導体からなる第１の半導体層と、
前記第１の主面に露出する、前記第１の半導体層よりも不純物濃度の低い第１導電型の半導体からなる第２の半導体層と、
前記第２の半導体層の表面に形成された複数の溝と、
前記溝に形成されたゲート絶縁膜と、
前記ゲート絶縁膜に囲まれたゲート電極と、
前記第２の半導体層の表面において、２つの前記溝の間に形成された第２導電型の第１の領域と、
前記第１の領域の表面において、前記第２の半導体層よりも不純物濃度の高い第１導電型の第２の領域と、
前記第２の半導体層の表面において、最外周の前記第１の領域と接する前記溝に接し、前記溝を介して前記第１の領域と隣り合う第２導電型の第３の領域と、
前記第３の領域の表面において、前記第３の領域よりも不純物濃度の高い第２導電型の第４の領域と、
前記第２の半導体層の表面において、前記第４の領域とは接触せず、前記第３の領域と接する第２導電型のキャリア引き抜き領域と、
前記キャリア引き抜き領域の表面上に形成された、絶縁材料からなる絶縁層と、
前記絶縁層の表面上に形成され、前記第１の主面に垂直な方向から見て、前記キャリア引き抜き領域と一部が重なるゲート電極パッドと、
前記第２の領域および前記第４の領域に接し、金属からなる第１の電極と、
前記第２の主面に接し、金属からなる第２の電極と、
を備え、
前記溝は、前記第２の半導体層の表面における前記第１の領域の表面から前記第２の半導体層まで達しており、
前記第３の領域の近傍における前記第２の半導体層の表面からの前記キャリア引き抜き領域の深さが、前記第１の主面に垂直な方向から見て、前記ゲート電極パッドと重なる領域における前記第２の半導体層の表面からの前記キャリア引き抜き領域の深さよりも小さくされており、
前記キャリア引き抜き領域は、前記第３の領域および前記第４の領域を介して前記第１の電極に電気的に接続されたことを特徴とする半導体装置。
【請求項４】
対向する第１および第２の主面を有し、第１導電型の半導体からなる第１の半導体層と、
前記第１の主面に露出する、前記第１の半導体層よりも不純物濃度の低い第１導電型の半導体からなる第２の半導体層と、
前記第２の半導体層の表面に形成された複数の溝と、
前記溝に形成されたゲート絶縁膜と、
前記ゲート絶縁膜に囲まれたゲート電極と、
前記第２の半導体層の表面において、２つの前記溝の間に形成された第２導電型の第１の領域と、
前記第１の領域の表面において、前記第２の半導体層よりも不純物濃度の高い第１導電型の第２の領域と、
前記第２の半導体層の表面において、最外周の前記第１の領域と接する前記溝に接し、前記溝を介して前記第１の領域と隣り合う第２導電型の第３の領域と、
前記第３の領域の表面において、前記第３の領域よりも不純物濃度の高い第２導電型の第４の領域と、
前記第２の半導体層の表面において、前記第４の領域とは接触せず、前記第３の領域と接する第２導電型のキャリア引き抜き領域と、
前記キャリア引き抜き領域の表面上に形成された、絶縁材料からなる絶縁層と、
前記絶縁層の表面上に形成され、前記第１の主面に垂直な方向から見て、前記キャリア引き抜き領域と一部が重なるゲート電極パッドと、
前記第２の領域および前記第４の領域に接し、金属からなる第１の電極と、
前記第２の主面に露出する、第２導電型の半導体からなる第３の半導体層と、
前記第３の半導体層に接し、金属からなる第２の電極と、
を備え、
前記溝は、前記第２の半導体層の表面における前記第１の領域の表面から前記第２の半導体層まで達しており、
前記第３の領域の近傍における前記第２の半導体層の表面からの前記キャリア引き抜き領域の深さが、前記第１の主面に垂直な方向から見て、前記ゲート電極パッドと重なる領域における前記第２の半導体層の表面からの前記キャリア引き抜き領域の深さよりも小さくされており、
前記キャリア引き抜き領域は、前記第３の領域および前記第４の領域を介して前記第１の電極に電気的に接続されたことを特徴とする半導体装置。
【請求項５】
対向する第１および第２の主面を有し、第１導電型の半導体からなる第１の半導体層と、
前記第１の主面に露出する、前記第１の半導体層よりも不純物濃度の低い第１導電型の半導体からなる第２の半導体層と、
前記第２の半導体層の表面に形成された複数の溝と、
前記溝に形成されたゲート絶縁膜と、
前記ゲート絶縁膜に囲まれたゲート電極と、
前記第２の半導体層の表面において、２つの前記溝の間に形成された第２導電型の第１の領域と、
前記第１の領域の表面において、前記第２の半導体層よりも不純物濃度の高い第１導電型の第２の領域と、
前記第２の半導体層の表面において、最外周の前記第１の領域と接する前記溝に接し、前記溝を介して前記第１の領域と隣り合う第２導電型の第３の領域と、
前記第３の領域の表面において、前記第３の領域よりも不純物濃度の高い第２導電型の第４の領域と、
前記第２の半導体層の表面において、前記第４の領域とは接触せず、前記第３の領域と接する第２導電型のキャリア引き抜き領域と、
前記キャリア引き抜き領域の表面上に形成された、絶縁材料からなる絶縁層と、
前記絶縁層の表面上に形成され、前記第１の主面に垂直な方向から見て、前記キャリア引き抜き領域と一部が重なるゲート電極パッドと、
前記第２の領域および前記第４の領域に接し、金属からなる第１の電極と、
前記第２の主面に接し、金属からなる第２の電極と、
を備え、
前記溝は、前記第２の半導体層の表面における前記第１の領域の表面から前記第２の半導体層まで達しており、
前記第３の領域の近傍における前記第２の半導体層の表面からの前記キャリア引き抜き領域の深さが、前記第２の半導体層の表面からの前記溝の深さよりも小さく、前記第１の主面に垂直な方向から見て、前記ゲート電極パッドと重なる領域における前記第２の半導体層の表面からの前記キャリア引き抜き領域の深さが、前記第２の半導体層の表面からの前記溝の深さよりも大きくされており、
前記キャリア引き抜き領域は、前記第３の領域および前記第４の領域を介して前記第１の電極に電気的に接続されたことを特徴とする半導体装置。
【請求項６】
対向する第１および第２の主面を有し、第１導電型の半導体からなる第１の半導体層と、
前記第１の主面に露出する、前記第１の半導体層よりも不純物濃度の低い第１導電型の半導体からなる第２の半導体層と、
前記第２の半導体層の表面に形成された複数の溝と、
前記溝に形成されたゲート絶縁膜と、
前記ゲート絶縁膜に囲まれたゲート電極と、
前記第２の半導体層の表面において、２つの前記溝の間に形成された第２導電型の第１の領域と、
前記第１の領域の表面において、前記第２の半導体層よりも不純物濃度の高い第１導電型の第２の領域と、
前記第２の半導体層の表面において、最外周の前記第１の領域と接する前記溝に接し、前記溝を介して前記第１の領域と隣り合う第２導電型の第３の領域と、
前記第３の領域の表面において、前記第３の領域よりも不純物濃度の高い第２導電型の第４の領域と、
前記第２の半導体層の表面において、前記第４の領域とは接触せず、前記第３の領域と接する第２導電型のキャリア引き抜き領域と、
前記キャリア引き抜き領域の表面上に形成された、絶縁材料からなる絶縁層と、
前記絶縁層の表面上に形成され、前記第１の主面に垂直な方向から見て、前記キャリア引き抜き領域と一部が重なるゲート電極パッドと、
前記第２の領域および前記第４の領域に接し、金属からなる第１の電極と、
前記第２の主面に露出する、第２導電型の半導体からなる第３の半導体層と、
前記第３の半導体層に接し、金属からなる第２の電極と、
を備え、
前記溝は、前記第２の半導体層の表面における前記第１の領域の表面から前記第２の半導体層まで達しており、
前記第３の領域の近傍における前記第２の半導体層の表面からの前記キャリア引き抜き領域の深さが、前記第２の半導体層の表面からの前記溝の深さよりも小さく、前記第１の主面に垂直な方向から見て、前記ゲート電極パッドと重なる領域における前記第２の半導体層の表面からの前記キャリア引き抜き領域の深さが、前記第２の半導体層の表面からの前記溝の深さよりも大きくされており、
前記キャリア引き抜き領域は、前記第３の領域および前記第４の領域を介して前記第１の電極に電気的に接続されたことを特徴とする半導体装置。
【請求項７】
前記ゲート絶縁膜は、前記溝の底面上に形成された部分の厚さが、前記溝の側壁面上に形成された部分の厚さよりも大きいことを特徴とする請求項１から請求項６の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
パワーＭＯＳＦＥＴ（MOS Field Effect Transistor）の構成を有する半導体装置において、トレンチゲート構造が形成されたものは、近年、ＤＣ−ＤＣコンバータ等、各種電源に幅広く応用されている。トレンチゲート型ＭＯＳＦＥＴを備えた半導体装置においては、ゲート電極に関わる構造を改良することによって、耐圧の向上が図られている。一般に、ＭＯＳＦＥＴにおいては、ドレイン層とベース拡散層との間のＰＮ接合によって寄生ダイオードが形成されている。【０００２】
図１１は、トレンチゲート型のＭＯＳ構造を備えた従来の半導体装置２の断面構造を示している。このような構造の半導体装置は、例えば特許文献１に記載されている。高濃度のＰ型不純物を含むＰ＋基板２０１上には、Ｎ型不純物を含むＮエピタキシャル層２０２が形成されている。Ｎエピタキシャル層２０２上には、Ｎエピタキシャル層２０２よりも低濃度のＮ型不純物を含むＮ−エピタキシャル層２０３が形成されている。Ｎ−エピタキシャル層２０３の表面領域には、Ｐ型不純物を含むＰウェル２０４および２０４ａが形成され、Ｐウェル２０４の表面近傍には、高濃度のＮ型不純物を含むＮ＋エミッタ領域２０５が形成されている。【０００３】
Ｎ−エピタキシャル層２０３の表面には、断面の形状が矩形である複数のトレンチ２０６が形成されている。このトレンチ２０６の内面（側壁面２０６ａおよび底面２０６ｂを含む）には、ゲート絶縁膜２０７が形成されている。トレンチ２０６の内部には、ゲート絶縁膜２０７等によって囲まれた、ポリシリコンからなるゲート電極２０８が形成されている。この半導体装置２においては、Ｐウェル２０４および２０４ａとＮエピタキシャル層２０２との間に寄生ダイオードが形成されている。上記の構造の最上部には、金属からなるエミッタ電極膜２０９が形成されている。Ｐ＋基板２０１の裏面には、金属からなるコレクタ電極膜２１０が形成されている。【０００４】
Ｐ＋基板２０１、Ｎエピタキシャル層２０２、Ｎ−エピタキシャル層２０３、Ｐウェル２０４、Ｎ＋エミッタ領域２０５、ゲート電極２０８、エミッタ電極膜２０９、およびコレクタ電極膜２１０によってＭＯＳ構造が構成されている。能動領域には、ＭＯＳ構造が複数形成されている。図１１は能動領域の外縁周辺の構造を示している。Ｐウェル２０４ａは、電界集中が起きやすい最外縁のトレンチ２０６の角部における電界強度を緩和するためのものであり、最外縁のトレンチ２０６の外周周辺において、最外縁のトレンチ２０６に接するように形成されている。【０００５】
エミッタ電極膜２０９を接地し、コレクタ電極膜２１０に正電圧を印加し、ゲート電極２０８に正電圧を印加すると、Ｐウェル２０４とトレンチ２０６との界面に反転層が形成され、コレクタ電極膜２１０からエミッタ電極膜２０９へ向かって電流が流れる。図１１に示される構造は、Ｐ＋基板２０１上にＮエピタキシャル層２０２等が形成されたＩＧＢＴ（Insulated Gate Bipolar Transistor）のみの構造であるが、Ｐ＋基板２０１に相当するＰ層が存在しないＭＯＳＦＥＴのみの構造や、部分的にＰ層が存在しないＩＧＢＴとＭＯＳＦＥＴとの複合構造においても、同様に少数キャリアが注入される。また、ＭＯＳＦＥＴのみの構造、またはＩＧＢＴとＭＯＳＦＥＴとの複合構造の場合には、ゲート電極２０８およびコレクタ電極膜２１０を接地し、エミッタ電極膜２０９に正電圧を印加すると、Ｐウェル２０４および２０４ａとＮ−エピタキシャル層２０３との間のＰＮ接合が順バイアスとなる。このとき、Ｐウェル２０４および２０４ａからＮ−エピタキシャル層２０３に少数キャリアが注入される。【０００６】
その状態でエミッタ電極膜２０９とコレクタ電極膜２１０との間の電圧が反転すると、Ｎ−エピタキシャル層２０３に注入された少数キャリアは、Ｐウェル２０４および２０４ａに流れ込む。最も外側のトレンチ２０６（図１１において右端のトレンチ２０６）よりも外側のＮ−エピタキシャル層２０３に注入された少数キャリアは、Ｎ−エピタキシャル層２０３に沿って水平に移動し、Ｐウェル２０４ａに流れ込む。このため、Ｐウェル２０４ａには少数キャリアが集中する。また、ＩＧＢＴのみの構造では、ＩＧＢＴがオフとなったときに、同様の少数キャリアの集中が起こる。したがって、いずれの構造においても、能動領域の外縁周辺には、最外縁のトレンチ２０６の角部における電界強度を緩和するだけでなく、少数キャリアを局所的に集中させずに素子の外部へ積極的に引き抜く構造が必要になる。【０００７】
このように、トレンチゲート型ＭＯＳＦＥＴ等の半導体装置においては、寄生ダイオードを回路の一部として利用することがあるが、能動領域の外縁に位置する寄生ダイオードにキャリアが集中し、素子破壊を起こしやすいという問題があった。特許文献２には、プレーナ型ＭＯＳＦＥＴにおいて、キャリアが流れ込む固定電位拡散層を設けることにより、キャリアの集中による素子破壊を防止する技術が開示されている。
【特許文献１】特開平６−４５６１２号公報
【特許文献２】特開２００１−７３２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上述した問題点に鑑みてなされたものであって、耐圧を向上し、素子破壊の発生を低減することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、対向する第１および第２の主面を有し、第１導電型の半導体からなる第１の半導体層と、前記第１の主面に露出する、前記第１の半導体層よりも不純物濃度の低い第１導電型の半導体からなる第２の半導体層と、前記第２の半導体層の表面に形成された複数の溝と、前記溝に形成されたゲート絶縁膜と、前記ゲート絶縁膜に囲まれたゲート電極と、前記第２の半導体層の表面において、２つの前記溝の間に形成された第２導電型の第１の領域と、前記第１の領域の表面において、前記第２の半導体層よりも不純物濃度の高い第１導電型の第２の領域と、前記第２の半導体層の表面において、前記第１の領域と接する前記溝に接し、前記溝を介して前記第１の領域と隣り合う第２導電型の第３の領域と、前記第３の領域の表面において、前記第３の領域よりも不純物濃度の高い第２導電型の第４の領域と、前記第２の半導体層の表面において、前記第３の領域と接する第２導電型のキャリア引き抜き領域と、前記キャリア引き抜き領域の表面上に形成された、絶縁材料からなる絶縁層と、前記絶縁層の表面上に形成され、前記第１の主面に垂直な方向から見て、前記キャリア引き抜き領域と一部が重なるゲート電極パッドと、前記第２の領域および前記第４の領域に接し、金属からなる第１の電極と、前記第２の主面に接し、金属からなる第２の電極とを備えたことを特徴とする半導体装置である。【００１０】
本発明は、対向する第１および第２の主面を有し、第１導電型の半導体からなる第１の半導体層と、前記第１の主面に露出する、前記第１の半導体層よりも不純物濃度の低い第１導電型の半導体からなる第２の半導体層と、前記第２の半導体層の表面に形成された複数の溝と、前記溝に形成されたゲート絶縁膜と、前記ゲート絶縁膜に囲まれたゲート電極と、前記第２の半導体層の表面において、２つの前記溝の間に形成された第２導電型の第１の領域と、前記第１の領域の表面において、前記第２の半導体層よりも不純物濃度の高い第１導電型の第２の領域と、前記第２の半導体層の表面において、前記第１の領域と接する前記溝に接し、前記溝を介して前記第１の領域と隣り合う第２導電型の第３の領域と、前記第３の領域の表面において、前記第３の領域よりも不純物濃度の高い第２導電型の第４の領域と、前記第２の半導体層の表面において、前記第３の領域と接する第２導電型のキャリア引き抜き領域と、前記キャリア引き抜き領域の表面上に形成された、絶縁材料からなる絶縁層と、前記絶縁層の表面上に形成され、前記第１の主面に垂直な方向から見て、前記キャリア引き抜き領域と一部が重なるゲート電極パッドと、前記第２の領域および前記第４の領域に接し、金属からなる第１の電極と、前記第２の主面に露出する、第２導電型の半導体からなる第３の半導体層と、前記第３の半導体層に接し、金属からなる第２の電極とを備えたことを特徴とする半導体装置である。【００１１】
前記第２の半導体層の表面からの前記キャリア引き抜き領域の深さは、前記第２の半導体層の表面からの前記溝の深さよりも小さくてもよい。【００１２】
前記第３の領域の近傍における前記第２の半導体層の表面からの前記キャリア引き抜き領域の深さが、前記第１の主面に垂直な方向から見て、前記ゲート電極パッドと重なる領域における前記第２の半導体層の表面からの前記キャリア引き抜き領域の深さよりも小さくてもよい。【００１３】
前記第３の領域の近傍における前記第２の半導体層の表面からの前記キャリア引き抜き領域の深さが、前記第２の半導体層の表面からの前記溝の深さよりも小さく、前記第１の主面に垂直な方向から見て、前記ゲート電極パッドと重なる領域における前記第２の半導体層の表面からの前記キャリア引き抜き領域の深さが、前記第２の半導体層の表面からの前記溝の深さよりも大きくてもよい。【００１４】
前記ゲート絶縁膜は、前記溝の底面上に形成された部分の厚さが、前記溝の側壁面上に形成された部分の厚さよりも大きくてもよい。
【発明の効果】
【００１５】
本発明によれば、耐圧を向上し、素子破壊の発生を低減することができるという効果が
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の第１の実施形態による半導体装置１ａの断面構造を示す断面図である。
【図２Ａ】図２Ａは半導体装置１ａの平面図である。
【図２Ｂ】図２Ｂは半導体装置１ａの平面図である。
【図３Ａ】図３Ａは半導体装置１ａの平面図である。
【図３Ｂ】図３Ｂは半導体装置１ａの平面図である。
【図４】図４は、キャリア引き抜き領域１１２の形成方法を説明するための断面図である。
【図５】図５は、キャリア引き抜き領域１１２の形成方法を説明するための断面図である。
【図６】図６は、キャリア引き抜き領域１１２の形成方法を説明するための断面図である。
【図７】図７は、キャリア引き抜き領域１１２の形成方法を説明するための断面図である。
【図８】図８は、本発明の第２の実施形態による半導体装置１ｂの断面構造を示す断面図である。
【図９】図９は、本発明の第３の実施形態による半導体装置１ｃの断面構造を示す断面図である。
【図１０】図１０は、本発明の第４の実施形態による半導体装置１ｄの断面構造を示す断面図である。
【図１１】図１１は、従来の半導体装置２の断面構造を示す断面図である。
【符号の説明】
【００１７】
１ａ，１ｂ，２・・・半導体装置、１０１・・・ドレイン層、１０２・・・ドリフト層、１０３，１１０，１３３，１４０・・・Ｐ型ボディ領域、１０４，１１１，１３４，１４１・・・Ｐ＋型拡散領域、１０５，２０５・・・Ｎ＋型ソース領域、１０６，１３６，２０６・・・トレンチ、１０６ａ，１３６ａ，２０６ａ・・・側壁面、１０６ｂ，１３６ｂ，２０６ｂ・・・底面、１０７，１３７，２０７・・・ゲート絶縁膜、１０８，１３８，２０８・・・ゲート電極、１０９，１１５，１１６，１２６，１３９，１４５，１４６，１５３・・・層間絶縁膜、１１２，１１２ａ，１４２・・・キャリア引き抜き領域、１１３，１４３・・・Ｐ型ウェル、１１４，１２１，１４４，１５１・・・絶縁膜、１１７，１４７・・・ポリシリコン膜、１１８・・・ソース電極膜、１１９，１４９・・・ゲート電極パッド、１２０，１５０・・・ツェナーダイオード、１２２・・・ドレイン電極膜、１２３，１２４・・・酸化膜、１２５・・・注入層、１３１・・・高濃度層、１３２・・・低濃度層、１３５・・・Ｎ＋型エミッタ領域、１４８・・・エミッタ電極膜、１５２・・・コレクタ電極膜、１５４・・・コレクタ層、Ｐ＋２０１・・・基板、２０２・・・Ｎエピタキシャル層、２０３・・・Ｎ−エピタキシャル層、２０４，２０４ａ・・・Ｐウェル、２０５・・・Ｎ＋エミッタ領域、２０９・・・エミッタ電極膜、２１０・・・コレクタ電極膜、３０１，３０２，３０３，３０４・・・主面。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照し、本発明を実施するための最良の形態について説明する。図１は、本発明の第1の実施形態による半導体装置１ａの断面構造を示している。この半導体装置１ａはＭＯＳＦＥＴである。高濃度のＮ型不純物を含むドレイン層１０１は、対向する２つの主面３０１および３０２を有し、Ｎ＋型シリコン基板を構成している。ドレイン層１０１の主面３０１上には、低濃度のＮ型不純物を含むドリフト層１０２が形成されている。ドリフト層１０２上には、Ｐ型不純物を含むＰ型ボディ領域１０３が形成されている。Ｐ型ボディ領域１０３の表面近傍には、Ｐ型ボディ領域１０３よりも高濃度のＰ型不純物を含むＰ＋型拡散領域１０４が形成されている。Ｐ型ボディ領域１０３の表面には、Ｐ＋型拡散領域１０４を挟むように、高濃度のＮ型不純物を含むＮ＋型ソース領域１０５も形成されている。【００１９】
Ｐ型ボディ領域１０３の表面からドリフト層１０２に至るまでの領域には、断面の形状が矩形である複数のトレンチ１０６が形成されている。このトレンチ１０６の内面（側壁面１０６ａおよび底面１０６ｂを含む）には、ゲート絶縁膜１０７および層間絶縁膜１２６が形成されている。トレンチ１０６の内部には、ゲート絶縁膜１０７および層間絶縁膜１２６によって囲まれた、ポリシリコンからなるゲート電極１０８が形成されている。トレンチ１０６およびＮ＋型ソース領域１０５上には、ＢＰＳＧ（Boro-Phospho silicate glass）からなる絶縁用の層間絶縁膜１０９が形成されている。ゲート絶縁膜１０７は、トレンチ１０６の底面１０６ｂ上に形成された部分の厚さが、トレンチ１０６の側壁面１０６ａ上に形成された部分の厚さよりも大きくなるように形成されていてもよい。このようにすれば、オン抵抗静電容量を低く抑えることができる。【００２０】
ドリフト層１０２の表面には、Ｐ型不純物を含むＰ型ボディ領域１１０も形成されている。Ｐ型ボディ領域１０３とＰ型ボディ領域１１０は、トレンチ１０６を介して隣り合っている。このＰ型ボディ領域１１０の表面には、Ｐ型ボディ領域１１０よりも高濃度のＰ型不純物を含むＰ＋型拡散領域１１１が形成されている。また、ドリフト層１０２の表面において、Ｐ型ボディ領域１１０に接するように、Ｐ型不純物を含むキャリア引き抜き領域１１２が形成されている。【００２１】
ドリフト層１０２の表面からのキャリア引き抜き領域１１２の深さ（図中の距離Ｘ１）は、ドリフト層１０２の表面からのトレンチ１０６の深さ（図中の距離Ｘ２）よりも小さい。キャリア引き抜き領域１１２が不純物拡散によって形成されるので、距離Ｘ１を距離Ｘ２と同じ、または距離Ｘ２よりも大きくすると、横方向への拡散も大きくなる。横方向への拡散が大きくなると、キャリア引き抜き領域１１２の面積が増大するので、半導体装置１ａの面積を増大させる必要が生じる。したがって、半導体装置１ａの小型化が特に必要となる場合には、本実施形態のように、距離Ｘ１を距離Ｘ２よりも小さくすることが望ましい。このキャリア引き抜き領域１１２には、半導体装置１ａの動作時にドリフト層１０２に注入された少数キャリアが流れ込む。これにより、少数キャリアの集中を緩和し、素子破壊を防ぐことができる。【００２２】
ドリフト層１０２の表面には、ゲート−ドレイン間の容量を低下させるための、Ｐ型不純物を含むＰ型ウェル１１３が、キャリア引き抜き領域１１２と隣り合うように設けられている。キャリア引き抜き領域１１２およびＰ型ウェル１１３の表面には、ＳｉＯ２からなる絶縁膜１１４が形成されている。絶縁膜１１４はキャリア引き抜き領域１１２の一部を被覆している。この絶縁膜１１４上には、ＢＰＳＧからなる層間絶縁膜１１５および１１６が形成され、ポリシリコンからなるポリシリコン膜１１７も形成されている。【００２３】
上記の構造の最上部には、金属からなるソース電極膜１１８が形成されている。ソース電極膜１１８はＮ＋型ソース領域１０５およびＰ＋型拡散領域１１１と電気的に接続され、ゲート電極１０８とは絶縁されている。ソース電極膜１１８はＮ＋型ソース領域１０５およびＰ＋型拡散領域１１１とオーミック接合を形成している。キャリア引き抜き領域１１２は、Ｐ型ボディ領域１１０およびＰ＋型拡散領域１１１を介してソース電極膜１１８と電気的に接続される。層間絶縁膜１１６上には、外部からゲート電極１０８に電圧を印加するためのゲート電極パッド１１９が形成されている。図示されていないが、このゲート電極パッド１１９はゲート電極１０８と電気的に接続されている。主面３０１に垂直な方向から半導体装置１ａを見たときに、キャリア引き抜き領域１１２とゲート電極パッド１１９は、互いに一部が重なるように形成されている。【００２４】
ソース電極膜１１８とゲート電極パッド１１９との間には、絶縁膜１１４の表面に沿って、高濃度のＮ型層、Ｐ型層、高濃度のＮ型層、Ｐ型層、高濃度のＮ型層が順に並んだツェナーダイオード１２０が形成されている。ソース電極膜１１８とゲート電極パッド１１９との間に電圧が印加された場合、電圧値が所定の値に達するまではツェナーダイオード１２０には電流が流れないが、電圧値が所定の値を超えると、ソース電極膜１１８とゲート電極パッド１１９との間を電流が流れる。これにより、高電圧が印加されてゲート電極パッド１１９が破壊することを防ぐことができる。ツェナーダイオード１２０上には、絶縁膜１２１が形成されている。【００２５】
ドレイン層１０１の主面３０２には、金属からなるドレイン電極膜１２２が形成されている。ドレイン電極膜１２２はドレイン層１０１とオーミック接合を形成している。ドレイン層１０１、ドリフト層１０２、Ｐ型ボディ領域１０３、Ｎ＋型ソース領域１０５、ゲート電極１０８、ソース電極膜１１８、およびドレイン電極膜１２２によってＭＯＳＦＥＴが構成されている。能動領域には、ＭＯＳＦＥＴ構造が複数形成されている。図１は能動領域の外縁周辺の構造を示している。【００２６】
上述した構造においてドリフト層１０２は、Ｎ型不純物を含むシリコンをドレイン層１０１の表面上にエピタキシャル成長させることにより形成されている。Ｐ型ボディ領域１０３およびＰ型ボディ領域１１０は、ドリフト層１０２の表面からＰ型不純物を注入し、表面から所定の深さの範囲内にその不純物を高温で拡散することにより形成されている。Ｐ＋型拡散領域１０４は、Ｐ型ボディ領域１０３の表面からＰ型不純物を選択的に注入し、表面から所定の深さの範囲内にその不純物を高温で拡散することにより形成されている。Ｐ＋型拡散領域１１１も同様に、Ｐ型ボディ領域１１０の表面からＰ型不純物を選択的に注入し、表面から所定の深さの範囲内にその不純物を高温で拡散することにより形成されている。【００２７】
Ｎ＋型ソース領域１０５は、Ｐ型ボディ領域１０３の表面からＮ型不純物を選択的に注入し、表面から所定の深さの範囲内にその不純物を高温で拡散することにより形成されている。図１においては、ソース電極膜１１８と接触しているＰ型ボディ領域１０３、Ｐ＋型拡散領域１０４、およびＮ＋型ソース領域１０５の各表面の高さが等しく、各表面が同一平面内にあるメサ状の構造が形成されている。【００２８】
トレンチ１０６は、ドリフト層１０２をエッチングすることによって形成され、Ｐ型ボディ領域１０３の表面からドリフト層１０２まで達している。ゲート絶縁膜１０７は、高温の酸素雰囲気中でトレンチ１０６の表面を酸化することにより形成されている。ゲート電極１０８は、Ｎ型不純物を含むポリシリコンをゲート絶縁膜１０７の表面に堆積することにより形成されている。【００２９】
キャリア引き抜き領域１１２は、ドリフト層１０２の表面からＰ型不純物を注入し、表面から所定の深さの範囲内にその不純物を高温で拡散することにより形成されている。ソース電極膜１１８およびドレイン電極膜１２２は、例えば電極材料のスパッタリングによって形成されている。【００３０】
ドレイン層１０１の不純物濃度は例えば１０１９〜１０２０ｃｍ−３である。Ｐ型ボディ領域１０３およびＰ型ボディ領域１１０の表面における不純物濃度は例えば１０１７〜１０１８ｃｍ−３である。Ｐ＋型拡散領域１０４およびＰ＋型拡散領域１１１の表面における不純物濃度は例えば１０１８〜１０１９ｃｍ−３である。Ｎ＋型ソース領域１０５の表面における不純物濃度は例えば１０１９〜１０２０ｃｍ−３である。キャリア引き抜き領域１１２の表面における不純物濃度は例えば１０１７〜１０１８ｃｍ−３である。【００３１】
図２Ａ〜図３Ｂは、本実施形態による半導体装置１ａを主面３０１に垂直な方向から見た平面図である。これらの図においては、ソース電極膜１１８やゲート電極パッド１１９等の図示が省略されている。図１は、図２Ａの線分Ａ−Ａ’における断面構造の一部を示している。図２Ａ〜図２Ｂは、キャリア引き抜き領域１１２およびＰ型ウェル１１３の配置の一例を示している。図３Ａ〜図３Ｂは、Ｐ型ウェル１１３の周囲を取り囲むようにキャリア引き抜き領域１１２ａが形成され、その外側を取り囲むようにガードリング領域１１２ｂが形成されている例を示している。【００３２】
次に、半導体装置１ａの動作について説明する。ソース電極膜１１８を接地し、ドレイン電極膜１２２に正電圧を印加し、ゲート電極１０８に正電圧を印加すると、Ｐ型ボディ領域１０３とトレンチ１０６との界面に反転層が形成され、ドレイン電極膜１２２からソース電極膜１１８へ向かって電流が流れる。その状態からゲート電極１０８に接地電圧を印加すると、Ｐ型ボディ領域１０３とトレンチ１０６との界面に形成されていた反転層が消滅し、電流は遮断される。【００３３】
また、ソース電極膜１１８にドレイン電極膜１２２よりも高い電圧が印加された場合には、ドリフト層１０２、Ｐ型ボディ領域１０３、およびＰ＋型拡散領域１０４によって形成される寄生ダイオードと、ドリフト層１０２、Ｐ型ボディ領域１１０、およびＰ＋型拡散領域１１１によって形成される寄生ダイオードとが順バイアスされ、それらの寄生ダイオードを通って電流が流れる。その電流により、ドリフト層１０２内に少数キャリアが注入される。その状態でソース電極膜１１８とドレイン電極膜１２２との間の電圧が反転すると、ドリフト層１０２に注入された少数キャリアは、ソース電極膜１１８に接続されたＰ型ボディ領域１０３および１１０に流れ込む。【００３４】
ＭＯＳＦＥＴ構造が形成された能動領域の端部では、最外周に位置するＰ型ボディ領域１０３および１１０に少数キャリアが集中しやすいが、ソース電極膜１１８に電気的に接続されたキャリア引き抜き領域１１２が形成されていることにより、少数キャリアがこのキャリア引き抜き領域１１２に流れ込むため、少数キャリアの集中は起こらない。したがって、耐圧を向上し、素子破壊を低減することができる。【００３５】
次に、キャリア引き抜き領域１１２の形成方法について、図４〜図７を用いて説明する。まず、ドレイン層１０１上に、エピタキシャル成長によってドリフト層１０２を形成し、ドリフト層１０２上にＳｉＯ２等の酸化物を堆積し、酸化膜１２３を形成する（図４）。続いて、酸化膜１２３上にレジストを塗布し、写真工程（露光および現像）によってレジストのパターンを形成する。このレジストのパターンをマスクとして酸化膜１２３をエッチングして、ドリフト層１０２の表面を露出させた後、レジストを除去する（図５）。【００３６】
続いて、高温の酸素雰囲気中で熱酸化を行い、ドリフト層１０２の表面のうち、酸化膜１２３によって被覆された部分以外の部分の表面に薄い酸化膜１２４を形成する。この酸化膜１２４を通過するように、ドリフト層１０２の表面にＢ（ボロン）等のＰ型不純物を注入し、注入層１２５を形成する（図６）。高温の酸素雰囲気中でアニールを行うと、注入層１２５内のＢがドリフト層１０２内に拡散し、キャリア引き抜き領域１１２およびＰ型ウェル１１３が形成される（図７）。【００３７】
次に、本発明の第２の実施形態について説明する。図８は、本実施形態による半導体装置１ｂの断面構造を示している。図１に示された構造と同一の機能を有する構造には同一の符号が付与されている。この半導体装置１ｂはＭＯＳＦＥＴである。この半導体装置１ｂにおいては、Ｐ型ボディ領域１１０の近傍におけるドリフト層１０２の表面からのキャリア引き抜き領域１１２の深さ（図中の距離Ｘ３）が、主面３０１に垂直な方向から見て、ゲート電極パッド１１９およびツェナーダイオード１２０と重なる領域におけるドリフト層１０２の表面からのキャリア引き抜き領域１１２の深さ（図中の距離Ｘ４）よりも小さい。すなわち、キャリア引き抜き領域１１２は、Ｐ型ボディ領域１１０の近傍における部分が、ゲート電極パッド１１９およびツェナーダイオード１２０の下方に位置する部分よりも浅くなるように形成されている。【００３８】
言い換えると、Ｐ型ボディ領域１１０の近傍におけるドリフト層１０２の表面からのキャリア引き抜き領域１１２の深さ（図中の距離Ｘ３）が、ドリフト層１０２の表面からのトレンチ１０６の深さ（図中の距離Ｘ５）よりも小さく、主面３０１に垂直な方向から見て、ゲート電極パッド１１９およびツェナーダイオード１２０と重なる領域におけるドリフト層１０２の表面からのキャリア引き抜き領域１１２の深さ（図中の距離Ｘ４）が、ドリフト層１０２の表面からのトレンチ１０６の深さ（図中の距離Ｘ５）よりも小さい。すなわち、キャリア引き抜き領域１１２は、Ｐ型ボディ領域１１０の近傍における部分がトレンチ１０６よりも浅く、ゲート電極パッド１１９およびツェナーダイオード１２０の下方に位置する部分がトレンチ１０６よりも深く形成されている。【００３９】
キャリア引き抜き領域１１２は、寄生ダイオードへの逆電圧の印加時に、能動領域の最も外側に位置するトレンチ１０６に隣接する、Ｐ型ボディ領域１１０およびドリフト層１０２によって構成される寄生ダイオードに対するキャリアの集中を緩和する。この作用を十分に発揮させるためには、キャリア引き抜き領域１１２が、能動領域の最も外側のトレンチ１０６の外側へ向かって広くかつ深く形成されていることが望ましい。【００４０】
しかし、キャリア引き抜き領域１１２が能動領域の最も外側のトレンチ１０６を覆うほどに広がると、最も外側のトレンチ１０６とその１つ内側のトレンチ１０６との間にあるＰ型ボディ領域１０３に対して、キャリア引き抜き領域１１２が部分的に重なってしまい、この付近の不純物濃度に影響を与えることになる。当然、最も外側のトレンチ１０６におけるＭＯＳＦＥＴの動作に好ましくない影響が及ぶ。これを避けるためには、プロセス上のばらつきが若干生じたとしても、キャリア引き抜き領域１１２において、最も外側のトレンチ１０６に近い部分はトレンチ１０６よりも浅く形成し、キャリア引き抜き領域１１２が最も外側のトレンチ１０６を覆わないようにすることが望ましい。【００４１】
上記の構造とすることにより、ドリフト層１０２において、能動領域よりも外側の領域に発生した少数キャリアをより効率的にキャリア引き抜き領域１１２に流し込ませることができる。また、キャリア引き抜き領域１１２をドリフト層１０２のより深い領域まで形成することにより、キャリア引き抜き領域１１２の端部の曲率半径が大きくなるので、端部における電界の集中が緩和し、耐圧を向上することができる。【００４２】
キャリア引き抜き領域１１２を形成するには、Ｂの注入を２回以上行う必要がある。つまり、ゲート電極パッド１１９およびツェナーダイオード１２０の直下におけるドリフト層１０２の表面領域と、Ｐ型ボディ領域１１０の近傍におけるドリフト層１０２の表面領域とに分けて、Ｂの注入を行うことになる。【００４３】
次に、本発明の第３の実施形態について説明する。図９は、本実施形態による半導体装置１ｃの断面構造を示している。この半導体装置１ｃはＩＧＢＴである。エピタキシャル成長によって形成された高濃度のＮ型不純物を含む高濃度層１３１は、対向する２つの主面３０３および３０４を有している。高濃度層１３１の主面３０３上には、低濃度のＮ型不純物を含む低濃度層１３２が形成されている。低濃度層１３２上には、Ｐ型不純物を含むＰ型ボディ領域１３３が形成されている。Ｐ型ボディ領域１３３の表面近傍には、Ｐ型ボディ領域１３３よりも高濃度のＰ型不純物を含むＰ＋型拡散領域１３４が形成されている。Ｐ型ボディ領域１３３の表面には、Ｐ＋型拡散領域１３４を挟むように、高濃度のＮ型不純物を含むＮ＋型エミッタ領域１３５も形成されている。【００４４】
Ｐ型ボディ領域１３３の表面から低濃度層１３２に至るまでの領域には、断面の形状が矩形である複数のトレンチ１３６が形成されている。このトレンチ１３６の内面（側壁面１３６ａおよび底面１３６ｂを含む）には、ゲート絶縁膜１３７および層間絶縁膜１５３が形成されている。トレンチ１３６の内部には、ゲート絶縁膜１３７および層間絶縁膜１５３によって囲まれた、ポリシリコンからなるゲート電極１３８が形成されている。トレンチ１３６およびＮ＋型エミッタ領域１３５上には、ＢＰＳＧからなる絶縁用の層間絶縁膜１３９が形成されている。ゲート絶縁膜１３７は、トレンチ１３６の底面１３６ｂ上に形成された部分の厚さが、トレンチ１３６の側壁面１３６ａ上に形成された部分の厚さよりも大きくなるように形成されていてもよい。このようにすれば、オン抵抗静電容量を低く抑えることができる。【００４５】
低濃度層１３２の表面には、Ｐ型不純物を含むＰ型ボディ領域１４０も形成されている。Ｐ型ボディ領域１３３とＰ型ボディ領域１４０は、トレンチ１３６を介して隣り合っている。このＰ型ボディ領域１４０の表面には、Ｐ型ボディ領域１４０よりも高濃度のＰ型不純物を含むＰ＋型拡散領域１４１が形成されている。また、低濃度層１３２の表面において、Ｐ型ボディ領域１４０に接するように、Ｐ型不純物を含むキャリア引き抜き領域１４２が形成されている。【００４６】
第１の実施形態による半導体装置１ａと同様に、低濃度層１３２の表面からのキャリア引き抜き領域１４２の深さ（図中の距離Ｘ６）は、低濃度層１３２の表面からのトレンチ１３６の深さ（図中の距離Ｘ７）よりも小さい。このキャリア引き抜き領域１４２には、半導体装置１ｃの動作時に低濃度層１３２に注入された少数キャリアが流れ込む。これにより、少数キャリアの集中を緩和し、素子破壊を防ぐことができる。【００４７】
低濃度層１３２の表面には、ゲート−コレクタ間の容量を低下させるための、Ｐ型不純物を含むＰ型ウェル１４３が、キャリア引き抜き領域１４２と隣り合うように設けられている。キャリア引き抜き領域１４２およびＰ型ウェル１４３の表面には、ＳｉＯ２からなる絶縁膜１４４が形成されている。絶縁膜１４４はキャリア引き抜き領域１４２の一部を被覆している。この絶縁膜１４４上には、ＢＰＳＧからなる層間絶縁膜１４５および１４６が形成され、ポリシリコンからなるポリシリコン膜１４７も形成されている。【００４８】
上記の構造の最上部には、金属からなるエミッタ電極膜１４８が形成されている。エミッタ電極膜１４８はＮ＋型エミッタ領域１３５およびＰ＋型拡散領域１４１と電気的に接続され、ゲート電極１３８とは絶縁されている。エミッタ電極膜１４８はＮ＋型エミッタ領域１３５およびＰ＋型拡散領域１４１とオーミック接合を形成している。キャリア引き抜き領域１４２は、Ｐ型ボディ領域１４０およびＰ＋型拡散領域１４１を介してエミッタ電極膜１４８と電気的に接続される。層間絶縁膜１４６上には、外部からゲート電極１３８に電圧を印加するためのゲート電極パッド１４９が形成されている。図示されていないが、このゲート電極パッド１４９はゲート電極１３８と電気的に接続されている。主面３０３に垂直な方向から半導体装置１ｃを見たときに、キャリア引き抜き領域１４２とゲート電極パッド１４９は、互いに一部が重なるように形成されている。【００４９】
エミッタ電極膜１４８とゲート電極パッド１４９との間には、絶縁膜１４４の表面に沿って、高濃度のＮ型層、Ｐ型層、高濃度のＮ型層、Ｐ型層、高濃度のＮ型層が順に並んだツェナーダイオード１５０が形成されている。ツェナーダイオード１５０上には、絶縁膜１５１が形成されている。【００５０】
高濃度層１３１の主面３０４には、高濃度のＰ型不純物を含むコレクタ層１５４が形成されている。コレクタ層１５４はＰ＋型シリコン基板を構成している。コレクタ層１５４上には、金属からなるコレクタ電極膜１５２が形成されている。コレクタ電極膜１５２はコレクタ層１５４とオーミック接合を形成している。低濃度層１３１、高濃度層１３２、Ｐ型ボディ領域１３３、Ｎ＋型エミッタ領域１３５、ゲート電極１３８、エミッタ電極膜１４８、コレクタ層１５４、およびコレクタ電極膜１５２によってＩＧＢＴが構成されている。能動領域には、ＩＧＢＴ構造が複数形成されている。図９は能動領域の外縁周辺の構造を示している。【００５１】
ＩＧＢＴ構造が形成された能動領域の端部では、最外周に位置するＰ型ボディ領域１３３および１４０に少数キャリアが集中しやすいが、エミッタ電極膜１４８に電気的に接続されたキャリア引き抜き領域１４２が形成されていることにより、少数キャリアがこのキャリア引き抜き領域１４２に流れ込むため、少数キャリアの集中は起こらない。したがって、耐圧を向上し、素子破壊を低減することができる。【００５２】
次に、本発明の第４の実施形態について説明する。図１０は、本実施形態による半導体装置１ｄの断面構造を示している。図９に示された構造と同一の機能を有する構造には同一の符号が付与されている。この半導体装置１ｄはＩＧＢＴである。この半導体装置１ｄにおいては、Ｐ型ボディ領域１４０の近傍における低濃度層１３２の表面からのキャリア引き抜き領域１４２の深さ（図中の距離Ｘ８）が、主面３０３に垂直な方向から見て、ゲート電極パッド１４９およびツェナーダイオード１５０と重なる領域における低濃度層１３２の表面からのキャリア引き抜き領域１４２の深さ（図中の距離Ｘ９）よりも小さい。すなわち、キャリア引き抜き領域１４２は、Ｐ型ボディ領域１４０の近傍における部分が、ゲート電極パッド１４９およびツェナーダイオード１５０の下方に位置する部分よりも浅くなるように形成されている。【００５３】
言い換えると、Ｐ型ボディ領域１４０の近傍における低濃度層１３２の表面からのキャリア引き抜き領域１４２の深さ（図中の距離Ｘ８）が、低濃度層１３２の表面からのトレンチ１３６の深さ（図中の距離Ｘ１０）よりも小さく、主面３０３に垂直な方向から見て、ゲート電極パッド１４９およびツェナーダイオード１５０と重なる領域における低濃度層１３２の表面からのキャリア引き抜き領域１４２の深さ（図中の距離Ｘ９）が、低濃度層１３２の表面からのトレンチ１３６の深さ（図中の距離Ｘ１０）よりも小さい。すなわち、キャリア引き抜き領域１４２は、Ｐ型ボディ領域１４０の近傍における部分がトレンチ１３６よりも浅く、ゲート電極パッド１４９およびツェナーダイオード１５０の下方に位置する部分がトレンチ１３６よりも深く形成されている。【００５４】
キャリア引き抜き領域１４２は、寄生ダイオードへの逆電圧の印加時に、能動領域の最も外側に位置するトレンチ１３６に隣接する、Ｐ型ボディ領域１４０および低濃度層１３２によって構成される寄生ダイオードに対するキャリアの集中を緩和する。この作用を十分に発揮させるためには、キャリア引き抜き領域１４２が、能動領域の最も外側のトレンチ１３６の外側へ向かって広くかつ深く形成されていることが望ましい。【００５５】
しかし、キャリア引き抜き領域１４２が能動領域の最も外側のトレンチ１３６を覆うほどに広がると、最も外側のトレンチ１３６とその１つ内側のトレンチ１３６との間にあるＰ型ボディ領域１３３に対して、キャリア引き抜き領域１４２が部分的に重なってしまい、この付近の不純物濃度に影響を与えることになる。当然、最も外側のトレンチ１３６におけるＩＧＢＴの動作に好ましくない影響が及ぶ。これを避けるためには、プロセス上のばらつきが若干生じたとしても、キャリア引き抜き領域１４２において、最も外側のトレンチ１３６に近い部分はトレンチ１３６よりも浅く形成し、キャリア引き抜き領域１４２が最も外側のトレンチ１３６を覆わないようにすることが望ましい。【００５６】
上記の構造とすることにより、低濃度層１３２において、能動領域よりも外側の領域に発生した少数キャリアをより効率的にキャリア引き抜き領域１４２に流し込ませることができる。また、キャリア引き抜き領域１４２を低濃度層１３２のより深い領域まで形成することにより、キャリア引き抜き領域１４２の端部の曲率半径が大きくなるので、端部における電界の集中が緩和し、耐圧を向上することができる。【００５７】
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、ＭＯＳＦＥＴおよびＩＧＢＴの複合構造も本発明の適用範囲に含まれる。
【産業上の利用可能性】
【００５８】
耐圧を向上し、素子破壊の発生を低減することができる。
【図１】
0004794545.tif 000002
【図２Ａ】
0004794545.tif 000003
【図２Ｂ】
0004794545.tif 000004
【図３Ａ】
0004794545.tif 000005
【図３Ｂ】
0004794545.tif 000006
【図４】
0004794545.tif 000007
【図５】
0004794545.tif 000008
【図６】
0004794545.tif 000009
【図７】
0004794545.tif 000010
【図８】
0004794545.tif 000011
【図９】
0004794545.tif 000012
【図１０】
0004794545.tif 000013
【図１１】
0004794545.tif 000014