(57)【特許請求の範囲】
【請求項１】
複数の画素を含む表示領域と、
前記表示領域内の複数の画素に信号を伝送する複数の配線と、
前記複数の配線に接続された同一の回路構成を有する複数のドライバＩＣとを備え、
前記複数のドライバＩＣはそれぞれ複数の出力端子を備え、当該複数の出力端子の少なくとも一部について使用状態と不使用状態とが切り替えられて、当該出力端子の数以下の任意の信号出力数に設定可能なものであり、
少なくとも１個の前記ドライバＩＣは前記複数の出力端子の一部が不使用状態とされており、当該ドライバＩＣにおいては、中央部の前記出力端子が不使用状態に設定され、両端部の前記出力端子が使用状態に設定された、表示装置。
【請求項２】
前記複数のドライバＩＣとして、互いに隣接配置された３個のドライバＩＣを備え、当該３個のドライバＩＣのうち中央に配置されたドライバＩＣの中央部の前記出力端子が不使用状態に設定され、両端部の前記出力端子が使用状態に設定され、両端に配置された２個のドライバＩＣの前記出力端子はいずれも使用状態に設定された、請求項１に記載の表示装置。
【請求項３】
前記複数のドライバＩＣは、前記画素の表示輝度を規定する表示信号を出力するものである、請求項１又は２に記載の表示装置。
【請求項４】
前記複数の配線は、前記表示領域内の全ての画素に信号を伝送するものであり、
前記複数のドライバＩＣの全ては、外部から入力される制御信号に応じて前記信号出力数が設定されるものである、請求項１〜３のいずれかに記載の表示装置。
【請求項５】
前記複数のドライバＩＣはそれぞれ、前記制御信号が入力され、任意の前記出力端子の使用状態と不使用状態とを切り替え可能な出力数制御端子を備えた、請求項４に記載の表示装置。
【請求項６】
前記複数のドライバＩＣの信号出力数の合計と、前記複数の配線の数とは同一である、請求項１〜５のいずれかに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、出力数を変更することができるドライバＩＣを備える表示装置に関する。
【背景技術】
【０００２】
パーソナルコンピュータ（ＰＣ）、テレビ、デジタルカメラ、携帯電話など、様々な分野において広く普及している液晶表示装置、あるいは、携帯電話や車載用ディスプレイとして普及し始めており、次世代表示装置として有望視されている有機ＥＬディスプレイなどにおいて、ドライバＩＣは、表示素子を駆動し画像表示を制御する回路として使用されている。
【０００３】
上記のような画像表示装置は、一般に、マトリックス状に配置された複数の画素から構成される表示領域を備え、各画素からの光を制御することによって画像表示を行う。各画素は液晶材料や有機ＥＬ（Electro Luminescence）素子などの表示素子を備えており、各表示素子はドライバＩＣからの信号によって制御される。典型的には、ＰＣなどのホストからの画像信号を、画像表示装置に実装されたコントローラＬＳＩが受け取り、コントローラＬＳＩからデジタル信号がドライバＩＣに供給される。ドライバＩＣは、取得したデジタル信号に基づいてアナログ信号を生成し、マトリックス上に配列された各画素に出力する。これによって、各画素の表示素子が制御され、画像が表示領域内に表示される。
【０００４】
一般に、ドライバＩＣの出力数は固定されている。このため、画素列数（ドット列数）がドライバＩＣの出力数の整数倍でない場合、表示装置は、ドライバＩＣの一部の出力を使用しないように構成される。図４（ａ）は、４８０出力の３つのドライバＩＣ４０１、４０２、４０３を使用して、４５４画素（ｄｏｔ）×ＲＧＢで構成される表示領域４１０において表示を行うための一構成例を示している。
【０００５】
ドライバＩＣ４０１〜４０３は、各画素の表示輝度を規定する表示信号を出力するソース・ドライバＩＣである。図４に示すように、中央のドライバＩＣ４０２の全出力１〜４８０は表示領域に接続され、信号は表示領域に出力される。一方、両端のドライバＩＣ４０１の一部の出力１〜３９、４０３の一部の出力４５１〜４８０は表示領域に接続されていない。
【０００６】
上記構成において、本来信号を出力するはずのドライバＩＣの出力からの出力を使用しないためには、コントローラＬＳＩからのドライバＩＣに入力される信号によって、ドライバＩＣの所定出力を使用しないように制御することが必要とされる。このため、通常のコントローラＬＳＩと異なる信号処理が必要とされ、設計をより複雑なものとしてしまう。
【０００７】
ドライバＩＣの出力数と、接続配線数とを一致させるため、出力数の異なるドライバＩＣを組み合わせて使用する技術が提案されている（特許文献１を参照）。例えば、ＸＧＡ仕様である１０２４×３×７６８の有効ドットを有する液晶表示素子のように、ゲート側の水平走査ラインが７６８本ある場合、ゲート・ドライバＩＣとして、１００の出力数を有する駆動用ＩＣチップを使用すると、１００本（出力数）×８個（チップの個数）＝８００本となり、一番下のチップの下に、８００−７６８＝３２本のＩＣ出力余りが発生する。
【０００８】
このような余りが生ずると、最後部のゲート線出力配線の斜め配線の傾斜が急となり、配線幅や配線間隔が狭くなり、配線が困難となる場合がある。あるいは、余りが生ずると、斜め配線が長くなり、斜め配線の長さ（すなわち、配線抵抗）や角度のチップ毎のばらつきが顕著となり、ばらつき低減の製造が困難となるなどの問題が生ずる。このため、特許文献１は、複数個の駆動用ＩＣチップＩＣを１列に配列して成る液晶表示装置において、出力数（１００）の駆動用ＩＣチップＭと、出力数（９０）の駆動用ＩＣチップＮとを使用し、駆動用ＩＣチップＭまたはＮが、他方の駆動用ＩＣチップＮまたはＭで挟まれている構成を提案している。
【０００９】
【特許文献１】特開平０９−１７９１３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、上記のように、異なる固定出力数のドライバＩＣを組み合わせて使用する場合、表示領域の画素列数に応じてドライバＩＣを製造することが必要であり、対応することができる画素列数が限定される。あるいは、ソース・ドライバＩＣにおいて、異なる固定出力数のドライバＩＣを組み合わせて使用する場合、表示領域内において表示ムラが生ずる蓋然性が高いという問題がある。
【００１１】
各ドライバＩＣの出力特性は、ドライバＩＣの種類毎に僅かに異なることが通常である。このため、同一の表示信号を出力した場合であっても、出力数Ａのソース・ドライバＩＣと、出力数Ｂのソース・ドライバＩＣとの間で、表示信号に相違が生じ、その結果、各出力領域間において表示輝度が異なるものとなる。具体的には、図４（ｂ）に示すように、出力数Ａのソース・ドライバＩＣ４５１の出力領域と、出力数Ｂのソース・ドライバＩＣ４５２の出力領域との間において、境界線が視認されうる。
【００１２】
本発明は、上記事情を背景としてなされたものであって、本発明はドライバＩＣの出力数と信号伝送配線数に関する設計を容易にすることを目的とする。
【課題を解決するための手段】
【００１３】
本発明の表示装置は、
複数の画素を含む表示領域と、
前記表示領域内の複数の画素に信号を伝送する複数の配線と、
前記複数の配線に接続された同一の回路構成を有する複数のドライバＩＣとを備え、
前記複数のドライバＩＣはそれぞれ複数の出力端子を備え、当該複数の出力端子の少なくとも一部について使用状態と不使用状態とが切り替えられて、当該出力端子の数以下の任意の信号出力数に設定可能なものであり、
少なくとも１個の前記ドライバＩＣは前記複数の出力端子の一部が不使用状態とされており、当該ドライバＩＣにおいては、中央部の前記出力端子が不使用状態に設定され、両端部の前記出力端子が使用状態に設定されたものである。
これによって、本発明はドライバＩＣの出力数と信号伝送配線数に関する設計を容易にすることができる。
本発明では、複数のドライバＩＣが同一の回路構成を備えているので、ドライバＩＣの異なる出力特性に起因する表示品質の低下を抑制することができる。
【００１４】
本発明の表示装置の好ましい態様としては、前記複数のドライバＩＣとして、互いに隣接配置された３個のドライバＩＣを備え、当該３個のドライバＩＣのうち中央に配置されたドライバＩＣの中央部の前記出力端子が不使用状態に設定され、両端部の前記出力端子が使用状態に設定され、両端に配置された２個のドライバＩＣの前記出力端子はいずれも使用状態に設定されたものが挙げられる。
前記複数のドライバＩＣは、前記画素の表示輝度を規定する表示信号を出力するものであることが好ましい。
【００１５】
前記複数の配線は、前記表示領域内の全ての画素に信号を伝送するものであり、前記複数のドライバＩＣの全ては、外部から入力される制御信号に応じて前記信号出力数が設定されるものであることが好ましい。これにより、ドライバＩＣの出力数と信号伝送配線数に関する設計をより容易にすることができる。
前記複数のドライバＩＣはそれぞれ、前記制御信号が入力され、任意の前記出力端子の使用状態と不使用状態とを切り替え可能な出力数制御端子を備えることができる。
さらに、前記複数のドライバＩＣの信号出力数の合計と、前記複数の配線の数とは同一であることが好ましい。これによって、ドライバＩＣの不使用出力端子のための配線処理を実質的に不要とすることができる。
【発明の効果】
【００１６】
本発明によって、ドライバＩＣの出力数と信号伝送配線数に関する設計を容易にすることができる。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明を適用可能な実施の形態が説明される。以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載及び図面は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。異なる図面において、同一の要素には同一に符号が付されており、必要に応じて、各構成要素の重複する説明は省略される。
【００１８】
図１は、本発明が適用可能な表示装置の一例である、液晶表示装置１００の概略構成を示すブロック図である。以下において、ＴＮ（Twisted Nematic）タイプ・アクティブ・マトリックス液晶表示装置を例として説明する。図１において、１０１は液晶表示セル、１０２はゲート・ドライバ回路部、１０３はソース・ドライバ回路部、１０４は制御回路部である。制御回路部１０４は、タイミング・コントローラ１０５及び電源回路部１０６を備えている。電源回路部１０６はＤＣ／ＤＣコンバータを備え、外部電源から供給されるＤＣ電圧から、各回路へ供給される電圧を生成する。ＤＣ／ＤＣコンバータからの電圧は、ゲート・ドライバ回路部１０２、ソース・ドライバ回路部１０３、あるいはタイミング・コントローラ１０５の各回路へ供給される。
【００１９】
液晶表示セル１０１は、マトリックス状に配置された複数の画素から構成される表示領域と、その外周領域である額縁領域とを有している。又、液晶表示セル１０１は、アレイ回路が形成されたアレイ基板とその対向基板とを有し、その２つの基板の間に液晶が封入されている。アクティブマトリックス・タイプの液晶表示セルは、各画素が表示信号の入出力を制御するスイッチング素子を備えている。典型的なスイッチング素子は、ＴＦＴ（Thin Film Transistor）である。
【００２０】
カラー液晶表示装置は、対向基板上にＲＧＢのカラー・フィルター層を有している。液晶表示セル１０１の表示領域内の各画素は、ＲＧＢいずれかの色表示を行う。もちろん、白黒ディスプレイにおいては、白と黒のいずれかの表示を行う。アレイ基板上の表示領域内には、複数の信号線とゲート線がマトリックス状に配設されている。信号線とゲート線とはお互いにほぼ直角に重なるように配設され、交差点近傍にＴＦＴが配置される。ゲート・ドライバ回路部１０２から入力されるゲート電圧によって選択された各画素は、ソース・ドライバ回路部１０３から入力される表示信号電圧に基づき液晶に電界を印加する。
【００２１】
ゲート・ドライバ回路部１０２は、複数のゲート・ドライバＩＣ１１０から構成されている。同様に、ソース・ドライバ回路部１０３は、複数のソース・ドライバＩＣ１２０を備えている。本形態のドライバＩＣは、ＦＰＣ（Flexible Printed Circuit）上に配置されＴＣＰ（Tape Carrier Package）としてアレイ基板に実装される、あるいは、ＣＯＧ（Chip On Glass）技術によってアレイ基板の絶縁基板の外周部上に直接に設置されることができる。典型的には、図１に示すように、信号線用の複数のソース・ドライバＩＣ１２０が、ＴＦＴアレイ基板のＸ軸側に設けられ、ゲート電圧を制御するゲート線用の複数のゲート・ドライバＩＣ１１０がＹ軸側に設けられる。
【００２２】
図２は、画素部の等価回路の概略を示す模式図である。ゲート・ドライバＩＣ１１０からの選択信号は、ゲート線２０２を介して画素部のＴＦＴ２０３のゲート電極に供給される。ソース・ドライバＩＣ１２０から入力される表示信号は、信号線２０１を介してＴＦＴ２０３に与えられる。さらに、表示信号は、ＴＦＴのソース／ドレインを介して画素電極２０４に送られ、画素電極２０４と共通電極２０５とが基板間に封入されている液晶２０６に電界を印加する。この電圧を変えることにより液晶２０６への印加電圧を変化させることができ、液晶２０６の光の透過率を制御する。共通電極２０５に共通電位を与える回路は、制御回路基板上に構成される。尚、典型的には、画素電極２０４、共通電極２０５、液晶２０６を含む液晶容量と並列に、画素部内での電荷保持のために蓄積容量が形成される。
【００２３】
図１を参照して、例えば、カラー表示において、タイミング・コントローラ１０５には、外部のパーソナルコンピュータや画像処理回路などのホストから、ビデオ・インターフェースを介して、ＲＧＢの画像信号及び、同期信号が入力される。同期信号は、ドット・クロック信号、水平同期信号、垂直同期信号などを含む。タイミング・コントローラ１０５は、ビデオ・インターフェースを介して受信した信号を処理し、ゲート・ドライバ回路部１０２及びソース・ドライバ回路部１０３の各ドライバＩＣへ供給すべき各種信号を、必要なタイミングで出力する。
【００２４】
タイミング・コントローラ１０５は、図１に示すように、ゲート・ドライバ回路部１０２に制御信号１５１を供給し、ソース・ドライバ回路部１０３へ制御信号１５２及び表示信号１５３を供給する。ゲート・ドライバ回路部１０２、あるいはソース・ドライバ回路部１０３の各ドライバＩＣは、制御信号に従ったタイミングで、ゲート信号あるいは表示信号の入出力を行う。
【００２５】
典型的な表示装置において、ゲート・ドライバ回路部１０２は、１行目から後段の行に向けて、各行の画素を順次走査するようにゲート信号を出力する。ゲート・ドライバ回路部１０２へは、典型的には、スタート・パルス信号、クロック信号、及びイネーブル信号が、タイミング・コントローラ１０５から入力される。ゲート・ドライバＩＣ１１０はカスケード接続されており、スタート・パルス信号が、クロック信号に従ってゲート・ドライバ回路部内を順次伝送される。スタート・パルス信号がＯＮ信号を出力するゲート線を選択し、イネーブル信号がゲート信号の出力制御を行うことによって、各ゲート線において順次ＯＮ信号が出力される。ソース・ドライバ回路部１０３の動作については、後に説明される。
【００２６】
図３は、本実施形態におけるソース・ドライバＩＣ１２０とその出力配線の様子を模式的に示す図である。図３において、点線で囲まれた領域３０１は、複数の画素から構成され、画像表示を行う表示領域である。本例において、表示領域３０１は、４５４ｄｏｔ×ＲＧＢ（１３６２画素列）の表示を行う。理解されるように、図３は、ソース・ドライバＩＣ１２０とその出力配線の様子を模式的に示すものであって、ＴＣＰあるいはＣＯＧなどの具体的な実装方式を図示するものではなく、本発明は様々な実装方式に適用することが可能である。
【００２７】
本形態において、各ソース・ドライバＩＣ１２０は、制御信号に応じて、出力数を変更することができる。尚、本形態においては、各ソース・ドライバＩＣ１２０の出力数は製造段階において設定された値に固定され、表示動作あるいはユーザ設定に応じて変更されることはない。本例においては、制御端子へ入力される制御信号に応じて、４８０出力あるいは４０２出力を切替えることができるソース・ドライバＩＣ１２０が示されている。具体的には、３つのソース・ドライバＩＣ１２０の内、中央のソース・ドライバＩＣ１２０ｂの出力数が４０２であり、他の両端の２つのソース・ドライバＩＣ１２０ａ、ｃの出力数は４８０である例が示されている（４５４×３＝４８０＋４０２＋４８０）。
【００２８】
上記のように本形態のソース・ドライバＩＣ１２０は、入力される制御信号に応じて、出力数を変更することができる。図３を参照して、各ソース・ドライバＩＣ１２０は、複数の表示信号出力端子３１０の他、出力数制御端子３１１を備えている。出力数制御端子３１１には、制御回路部１０４からの制御信号３５０が入力される。本例において、各出力数制御端子３１１への入力制御信号３５０は一定に維持され、出力数は一定数に維持される。例えば、中央のソース・ドライバＩＣ１２０ｂにＬレベルの制御信号３５０を入力することによって、出力数を４０２に設定し、両端のソース・ドライバＩＣ１２０ａ、ｃにＨレベルの制御信号３５０を入力することによって、出力数を４８０に設定することができる。尚、表示動作に応じて設定出力数を変更する設計も可能である。
【００２９】
各ソース・ドライバＩＣ１２０は、最大の出力数である４８０の表示信号出力端子３１０を備えている。両端のソース・ドライバＩＣ１２０ａ、ｃにおいて、全ての表示信号出力端子３１０が、液晶表示セル１０１上の配線と接続されている。具体的には、両端のソース・ドライバＩＣ１２０の１〜４８０の表示信号出力端子３１０の全てが表示信号を伝送する信号線と接続されている。一方、中央のソース・ドライバＩＣ１２０の出力数は４０２であるため、一部の表示信号出力端子３１０は使用されていない。
【００３０】
図３に示された中央のソース・ドライバＩＣ１２０ｂにおいて、中央の２０２〜２７９の出力端子が不使用状態にあり、表示信号を伝送する信号線あるいは基板上の配線とは接続されていない。両端の１〜２０１及び２８０〜４８０の出力端子は使用状態にあり、液晶表示セル１０１上の信号線と接続されている。尚、使用されない表示信号出力端子の配置は、設計によって適宜決定されるべきものであり、本形態に示されたようにソース・ドライバＩＣ１２０中央部の表示信号端子の使用状態を切替えるような端子配置に限定されるものではない。また、中央のソース・ドライバＩＣ１２０ｂに限らず、他のソース・ドライバＩＣ１２０ａ、ｃの出力数を小さくすることも、もちろん可能である。
【００３１】
本形態において、全てのソース・ドライバＩＣ１２０は、同一タイプのソース・ドライバＩＣであることが好ましい。これによって、各ソース・ドライバＩＣの出力特性をより均一化することができ、表示相違の表示品質の低下を抑制することができる。具体的には、表示に寄与する回路部が同一回路構成を備えるソース・ドライバＩＣを使用することが好ましい。さらに好ましくは、同一プロセスに従って製造された同一回路構成を備えるソース・ドライバＩＣが使用される。特に、同一の型番のソース・ドライバＩＣを選択することによって、上記のように出力特性のより均一化されたＩＣを得ることができる。
【００３２】
図３を参照して、ソース・ドライバＩＣ１２０の表示信号出力動作について説明する。各ソース・ドライバＩＣ１２０には、制御信号１５２と表示信号１５３が入力される。制御信号１５２は、クロック信号及びスタート・パルス信号の他、ＤＡ変換タイミングや、基準電圧信号などが含まれる。表示信号１５３は、典型的には、Ｒ、Ｇ、Ｂ各６〜８ビット分の２値データで構成される。また、ソース・ドライバＩＣ１２０には、電源電圧が入力される。制御信号１５２は、カスケード接続されたソース・ドライバＩＣ１２０間を接続する配線を介して伝送することができる。表示信号１５３は、図３に示すように、各ソース・ドライバＩＣ１２０に接続された配線を介して、あるいは、ソース・ドライバＩＣ１２０間を接続する配線を介して伝送することができる。
【００３３】
スタート・パルス信号は、クロック信号に従って各ソース・ドライバＩＣ１２０内のラッチ・ブロック及び各ソース・ドライバＩＣ１２０間を、順次伝送される。ラッチ・ブロックは、各画素（各信号線）に対応するラッチ要素を備えている。順次転送されるスタート・パルス信号に従って、各ソース・ドライバＩＣ１２０内の各ラッチ要素に、対応する表示信号がラッチされる。ラッチ・ブロックが全ての表示信号をラッチすると、次段のソース・ドライバＩＣ１２０に対し、クロック信号、スタート・パルス信号が転送され、同様の処理によって表示信号がラッチされる。図３において、両端のソース・ドライバＩＣ１２０ａ、ｃは、４８０の出力に対応する表示信号をラッチし、中央のソース・ドライバＩＣ１２０ｂは、４０２の出力に対応する表示信号をラッチする。
【００３４】
各ソース・ドライバＩＣ１２０のラッチ・ブロックが対応する表示信号をラッチすると、各ソース・ドライバＩＣ１２０にラッチされている全ての表示信号は、同一のタイミングでレベル変換及びＤ／Ａ変換され、対応する信号線に出力される。信号線に出力された各表示信号は、ゲート・ドライバ回路部１０２に選択された各画素に、ＴＦＴを介して入力される。１ラインの画素への表示信号入力が終了すると、上記と同様の処理によって、次ラインの画素への表示信号入力が順次実行され、１フレーム分の表示信号入力が行われる。
【００３５】
上記のように、本実施形態において、表示信号の出力数を切替えることができる複数のドライバＩＣを使用し、ドライバＩＣの異なる出力数を組み合わせることによって、表示領域の画素列数（信号線数）に応じて出力数を容易に設定することができる。好ましくは、図３に示されたように、表示領域内の全ての画素に表示信号を伝送する複数の信号線数と、複数のソース・ドライバＩＣ１２０の出力数の合計が同一である。これによって、ソース・ドライバＩＣ１２０の不使用出力端子のための処理が不要となる。
【００３６】
尚、信号線数と出力数合計が同一でない場合であっても、出力数を切替えることができるソース・ドライバＩＣ１２０を使用することによって、不使用端子のための設計を容易にすることができる。また、ダミー信号線を形成し、ダミー信号線に出力端子を接続することも可能である。本形態において、使用されるソース・ドライバＩＣ１２０の内の複数、さらには、全てのソース・ドライバＩＣ１２０が出力数を変更することができることが好ましい。これによって、様々な画素数に応じた出力数の設定をより容易に行うことができる。特に、同一回路構成を備えるソース・ドライバＩＣを使用することよって、ドライバＩＣ間の出力特性の相違による表示ムラなどの表示品質の低下を抑制することができる。
【００３７】
尚、液晶表示装置としては、上記ＴＮアクティブ・マトリックス・タイプの液晶表示装置の他に、スイッチング素子を有していない単純マトリックス・タイプ、ＳＴＮタイプの液晶表示装置などが知られている。この他、本発明は様々なタイプの液晶表示装置、あるいは、ドライバＩＣによってその表示が制御される様々なタイプの表示装置に適用することができる。
【００３８】
例えば有機ＥＬや無機ＥＬ表示装置などは、本発明が適用されうる好ましい表示装置の態様である。本発明は、画素の表示輝度を規定する表示信号を出力するソース・ドライバＩＣに適用することが好ましいが、スイッチグ素子を制御し、表示画素を選択するゲート・ドライバＩＣに本発明を適用することも可能である。
【図面の簡単な説明】
【００３９】
【図１】本実施の形態に係る、液晶表示装置の概略構成を示すブロック図である。
【図２】本実施の形態に係る、ソース・ドライバ回路の概略構成を示すブロック図である。
【図３】本実施の形態に係る、ソース・ドライバとその出力配線の様子を模式的に示す図である。
【図４】従来の技術における、ドライバＩＣの出力数と表示領域の関係を示す模式図である。
【符号の説明】
【００４０】
１００  液晶表示装置、１０１  液晶表示セル、
１０２  ゲート・ドライバ回路部、１０３  ソース・ドライバ回路部、
１０４  制御回路部、１０５  タイミング・コントローラ、
１０６  電源回路部、１１０  ゲート・ドライバＩＣ、
１２０  ソース・ドライバＩＣ、１５１、１５２  制御信号、
１５３  表示信号、２０１  信号線、２０２  ゲート線、２０４  画素電極、
２０５  共通電極、２０６  液晶、３０１  表示領域、
３１０  表示信号出力端子、３１１  出力数制御端子、４１０    表示領域、
４０１、４０２、４０３、４５１、４５２  ドライバＩＣ、
【図１】
0004698953.tif 000002
【図２】
0004698953.tif 000003
【図３】
0004698953.tif 000004
【図４】
0004698953.tif 000005