(57)【特許請求の範囲】
【請求項１】
４つの頂点を有する四辺形の配線基板の一主面に半導体チップを搭載し、前記半導体チップと前記配線基板上のリードとを電気的に接続し、前記半導体チップ、リード、電気的接続部を樹脂で封止し、前記配線基板の前記一主面と反対側の他主面上のランドにはんだボールを形成した前記半導体装置において、前記ランドは、実装基板と電気的に接続するための複数の電極用ランドと、前記配線基板の前記他主面において、前記４つの頂点の近傍に当該４つの頂点に対応して配置される４つの第１のダミーランドと、前記４つの頂点の各々において、前記４つの第１のダミーランドのうちの対応する１つを基点として当該４つの頂点の各々を作り出す第１及び第２の辺がそれぞれ延伸する第１及び第２の方向の両方に沿って並んで配置された複数の第２のダミーランドとを含み、前記４つの第１のダミーランドと前記複数の第２のダミーランドとは前記実装基板と電気的に接続されておらず、
前記４つの頂点の各々における、前記第１の辺が前記第２の辺よりも長く、前記４つの頂点の各々における、前記複数の第２のダミーランドのうちの前記第１の辺に沿って配置されている個数が、前記複数の第２のダミーランドのうちの前記第２の辺に沿って配置されている個数よりも少ないことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、前記電極用ランドと前記４つの第１のダミーランドと前記複数の第２のダミーランドとの上に形成されている複数のはんだボールは互いに略同一サイズであることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）型半導体装置に関し、特に、ＣＳＰ型半導体装置を実装基板に実装する技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
ＣＳＰ型半導体装置の実装基板への実装は、半導体装置の配線基板の電極用ランド上に形成されたはんだボールと実装基板上のはんだボール搭載ランドとの電気的接続を図ることで行われる。前記電気的接続は、半導体装置と実装基板とを共に加熱し、はんだボールを溶融させることで行われる。この場合、半導体装置の熱膨張係数と実装基板の熱膨張係数との差が大きいと、半導体チップを含む半導体装置の外周部が実装基板の実装面から遠ざかる方向に反るように変形する場合がある。そのため、マトリクス状に配置されたはんだボールの内、特に半導体装置の隅部に近いはんだボールとはんだボール搭載ランドとのはんだ付け部が外れ、はんだ付け不良となる場合がある。
【０００３】
また、前記ＣＳＰ型半導体装置を前記実装基板に実装した実装体において、半導体装置と実装基板が作動し、前記半導体装置と前記実装基板のサイズが変化する。この場合、前記半導体装置と前記実装基板との熱膨張係数が異なるため、サイズの変化量が異なり、信号用はんだボールと実装基板の信号用はんだボール搭載ランド間に応力が働き、破断する場合がある。
【０００４】
上記の問題の対策として、特開平１０−９２９６５号公報に開示されている技術は、半導体チップを収容する半導体装置本体の裏面に、はんだ層によって被覆された多数のはんだボールをマトリクス状に並べて配置し、はんだボール配置エリアの少なくとも隅部に配置されたはんだボールを半導体チップとは接続されていないダミーボールとすることで、半導体装置本体の反り変形によって発生するはんだ付け不良を防止し、信頼性を向上させている。
【０００５】
また、特開２００１−６８５９４公報に開示されている技術は、ＢＧＡ型半導体装置と実装基板において、信号用はんだボールの断面積と同一またはそれよりも大きい断面積を持つダミーはんだボールをＢＧＡ四角形頂点付近のコーナ部に配置し、半導体装置の強度を増加させ、また、信号用はんだボールの表面積と同一またはそれよりも大きい表面積を持つダミーボール搭載ランドを実装基板のエリアアレイ四角形頂点付近のコーナ部に配置することで実装基板の強度を増加させている。また、ダミーはんだボールの表面積を断面積よりも大きくする、または配置位置を外周縁側のコーナ側へシフト配置することで、電極接合部への応力集中を防ぐようにしている。
【０００６】
【発明が解決しようとする課題】
本発明者は、前記従来技術を検討した結果、以下の問題点を見いだした。
配線基板の隅部に信号用はんだボールが配置されない大サイズＣＳＰ型半導体装置において、前記大サイズＣＳＰ型半導体装置のはんだ付け不良を防止するために、ダミーはんだボールを信号用はんだボール配置エリアの少なくとも隅部に配置し、ダミーはんだボール搭載ランドを実装基板のダミーはんだボール接続位置に配置した半導体装置と実装基板とを準備し、半導体装置を実装基板に実装した実装体を製造する。実装体に外部応力が加わった場合、信号用はんだボールの配列中にダミーはんだボールが配置されているため、ダミーはんだボールの剥がれと信号用はんだボールとの剥がれとが同時に起こる場合がある。
【０００７】
また、同様の目的により、ダミーはんだボールを信号用はんだボール配列の四角形頂点付近のコーナ部に配置した半導体装置とダミーボール搭載ランドを実装基板のエリアアレイ四角形頂点付近のコーナ部に配置した実装基板とを準備し、実装体を製造した場合においても、その実装体に外部応力が加わった場合、信号用はんだボールの配列中にダミーはんだボールが配置されるため、ダミーはんだボールの剥がれと信号用はんだボールの剥がれとが同時に起こる場合がある。
【０００８】
例えば、メモリーデバイス等では、記憶容量が異なっても、信号用はんだボールの配置を共通化する必要があるため、半導体装置の中央部のみに信号用はんだボールが配置される。例えば、６４Ｍｂｉｔ  ＳＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を４個搭載して２５６Ｍｂｉｔ  ＳＤＲＡＭを製造する場合に、前世代の６４Ｍｂｉｔ  ＳＤＲＡＭを２個搭載した１２８Ｍｂｉｔ  ＳＤＲＡＭと外部接続端子用のはんだボールを同配置にすると、図１０に示すように、ＣＳＰ型半導体装置１０１の隅部には信号用はんだボール１０４が配置されない。そのため、１２８Ｍｂｉｔ  ＳＤＲＡＭを２個搭載した半導体装置を実装基板に実装するために、半導体装置と実装基板とを共に加熱した場合、前記ダミーはんだボールを設けた場合においても、半導体装置の熱膨張係数と実装基板の熱膨張係数との差により、特に半導体装置の隅部に近いはんだボールとはんだボール搭載ランドとのはんだ付け部が外れ、はんだ付け不良となる場合がある。
【０００９】
また、実装体に外部応力が加わった場合、信号用はんだボールの配列中にダミーはんだボールが配置されるため、ダミーはんだボールの剥がれと信号用はんだボールの剥がれとが同時に起こる場合がある。
【００１０】
本発明の目的は、配線基板の隅部に信号用はんだボールが配置されない大サイズＣＳＰ型半導体装置を実装基板に実装する場合に、はんだ付け不良の発生しない技術を提供することである。
本発明の他の目的は、配線基板の隅部にはんだボールが配置されない大サイズＣＳＰ型半導体装置において、外部応力による曲がり及び信号用はんだボールの剥がれを防止できる技術を提供することである。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記のとおりである。第１の発明は、４つの頂点を有する四辺形の配線基板の一主面に半導体チップを搭載し、前記半導体チップと前記配線基板上のリードとを電気的に接続し、前記半導体チップ、リード、電気的接続部を樹脂で封止し、前記配線基板の前記一主面と反対側の他主面上のランドにはんだボールを形成した前記半導体装置において、前記ランドは、実装基板と電気的に接続するための複数の電極用ランドと、前記配線基板の前記他主面において、前記４つの頂点の近傍に当該４つの頂点に対応して配置される４つの第１のダミーランドと、前記４つの頂点の各々において、前記４つの第１のダミーランドのうちの対応する１つを基点として当該４つの頂点の各々を作り出す第１及び第２の辺がそれぞれ延伸する第１及び第２の方向の両方に沿って並んで配置された複数の第２のダミーランドとを含み、前記４つの第１のダミーランドと前記複数の第２のダミーランドとは前記実装基板と電気的に接続されない。前記４つの頂点の各々における、前記第１の辺が前記第２の辺よりも長く、前記４つの頂点の各々における、前記複数の第２のダミーランドのうちの前記第１の辺に沿って配置されている個数が、前記複数の第２のダミーランドのうちの前記第２の辺に沿って配置されている個数よりも少ないことを特徴とする。
【００１２】
第２の発明は、第１の発明に記載の半導体装置において、前記電極用ランドと前記４つの第１のダミーランドと前記複数の第２のダミーランドとの上に形成されている複数のはんだボールは互いに略同一サイズであることを特徴とする。
【００１４】
本発明によれば、配線基板の隅部に信号用はんだボールが配置されない大サイズＣＳＰ型半導体装置において、前記配線基板の少なくとも隅部にダミーランドを形成し、前記電極用ランド及び前記ダミーランド上に同一のサイズのダミーはんだボールと信号用はんだボールとを形成することにより、前記ＣＳＰ型半導体装置を実装基板に実装するために、前記ＣＳＰ型半導体装置と実装基板とを加熱した場合に、はんだボールに熱膨張による応力が働くが、半導体装置の隅部に形成されたダミーはんだボール１０５に働く応力が大きく、信号用はんだボール１０４に大きい応力がかかるのを防ぐことが可能になるので、はんだ付け不良の発生を防止できる。また、半導体装置を実装基板に実装した実装体において、ダミーはんだボール１０５とダミーはんだボール搭載ランド７０４により接合強度の向上が図られているので、外部応力による曲がり等を防止できる。
【００１５】
また、実装基板と電気的に接続される電極用ランドの配列の外周から離した位置にダミーランドを形成することにより、外力の大きい隅部のダミーはんだボールの接続が剥がれても、信号用はんだボールの接続が剥がれるのを防止できるため、半導体装置への影響を防止できる。
【００１６】
以下、本発明の実施形態（実施例）を図面を参照して詳細に説明する。
なお、実施の形態（実施例）を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１７】
【発明の実施の形態】
（実施例１）
本発明の実施例１を図１乃至図８を用いて説明する。図１（ａ）は本実施例１におけるＣＳＰ型半導体装置の裏面概略図、（ｂ）は側面図である。図２は、本実施例１のＣＳＰ型半導体装置の配線基板を半導体チップ搭載側から見た図である。図３は、本実施例１のＣＳＰ型半導体装置の配線基板の裏面詳細図である。図４は、本実施例１のＣＳＰ型半導体装置の組立工程を示すフローチャートである。図５は本実施例１の半導体チップの搭載基板を説明するための図である。図６は、図５に示す本実施例１の半導体チップの搭載基板の裏面図である。図７は、本実施例１のＣＳＰ型半導体装置の実装基板の概略図である。図８は、本実施例１のＣＳＰ型半導体装置の実装体を示す側面図である。
【００１８】
本実施例１のＣＳＰ型半導体装置（以下、半導体装置と呼ぶ）１０１は、図１乃至図３に示すように、配線基板１０３の一主面に一または複数の半導体チップ（図示せず）例えばＤＲＡＭを搭載し、前記半導体チップの外部電極と前記配線基板上のリード２０３とを電気的に接続し、前記半導体チップ、リード、電気的接続部をモールド樹脂１０２で封止し、他主面（半導体チップが搭載された面と反対側の面）に実装基板７０１と電気的に接続するための複数の電極用ランド（図示せず）と前記他主面の少なくとも隅部に、実装基板と電気的に接続されないダミーランド（図示せず）とを形成し、前記電極用ランドとダミーランド上にそれぞれ信号用はんだボール１０４とダミーはんだボール１０５とを形成した半導体装置である。
【００１９】
はんだボールの代わりにＰｂフリーボールを使用することも可能である。また、半導体チップと配線基板１０３との接続には、例えばワイヤーボンディング、フェイスアップＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）、フリップ・チップ、フェイスアップＴＡＢ等の接続方法を用いる。
【００２０】
配線基板１０３には、図２に示すように、スルーホール２０１、配線２０２及びリード２０３が形成されている。組立て工程において、半導体チップの外部電極とリード２０３との電気的接続が図られる。また、スルーホール２０１により配線基板１０３の半導体チップ搭載面と実装基板接続面との電気的接続が図られる。配線基板１０３の厚さは約０．２１ｍｍである。
【００２１】
また、図３に示すように、配線基板１０３の半導体チップが搭載された面と反対側の面には、信号用はんだボール１０４、ダミーはんだボール１０５、スルーホール２０１、配線２０２が形成されている。信号用はんだボール１０４は実装基板７０１と電気的に接続するための電極用ランド上に、ダミーはんだボール１０５は実装基板７０１と電気的に接続されないダミーランド上に形成される。信号用はんだボール１０４およびダミーはんだボール１０５は同一のサイズで０．４５±０．０５ｍｍである。また、本実施例の半導体装置１０１の厚さは最大１．４０ｍｍである。前記ダミーランドは、配線基板１０３の少なくとも隅部に配置される。そうすることにより、配線基板１０３の隅部の信号用はんだボール１０４が配置されない部分にも、信号用はんだボール１０４が配置されている部分と同様の熱膨張による応力がかかるため、半導体装置１０１およびそれを実装基板７０１に実装した実装体の外部応力による曲がり等を防止できる。
また、外部応力の大きい隅部のダミーはんだボール１０５が剥がれても、信号用はんだボール１０４の剥がれは防止できる。
【００２２】
本実施例１のＣＳＰ型半導体装置の製造工程を、図４乃至図６を用いて説明する。
図５は、複数の配線基板１０３を同一基板上に配列した半導体チップの搭載基板５０１を示す。図５では、４×７の２８個の配線基板が配列されている。個々の配線基板１０３は基板フランジ６０１により固定され、搭載基板５０１を構成する。搭載基板５０１に配列されている個々の配線基板１０３には、図２に示すように、スルーホール２０１、配線２０２、リード２０３が形成されている。例えば、個々の配線基板１０３上に、６４Ｍｂｉｔ  ＳＲＡＭを４個搭載することにより、２５６Ｍｂｉｔ  ＳＤＲＡＭが製造できる。
【００２３】
図６は、図５の半導体チップの搭載基板５０１の半導体チップが搭載されている面（表面）と反対側の面（裏面）を示す図である。搭載基板５０１に配列されている個々の配線基板１０３には、図３に示すように、スルーホール２０１、配線２０２、信号用はんだボール１０４、ダミーはんだボール１０５が形成されている。
【００２４】
ウエハプロセスの終了した半導体ウエハは、半導体ウエハの一主面にダイシングエリアにより区画された複数の半導体チップ形成領域に回路素子が形成されている。前記半導体ウエハは、通常の製造工程を経た後、ダイシング工程において、個々の半導体チップ（ペレット）に分割される（ステップ４０１）。
【００２５】
次に、ステップ４０１において分割されたペレットの中から、前記ウエハプロセスのプロービング工程により良品とされたペレットがピックアップされ（ステップ４０２）、ダイボンディングにより、図５に示す搭載基板５０１の配線基板１０３上に搭載され（ステップ４０３）、配線基板１０３とペレットのボンディングに用いられた接合樹脂を硬化させるため、ベークが行われる（ステップ４０４）。
【００２６】
次に、前記ペレットの外部電極と配線基板１０３のリード２０３とが、ワイヤーにより、電気的に接続される（ステップ４０５）。
次に、プラズマクリーニングにより、ペレット上の反応残渣が除去され（ステップ４０６）、外観検査が行われる（ステップ４０７）。
次に、前記ペレット、リード２０３、ワイヤーはモールド樹脂１０２により封止され（ステップ４０８）、モールド樹脂の硬化を促進させるために加熱される（ステップ４０９）。
【００２７】
次に、図６に示すように、ペレットが搭載された面と反対側の面に実装基板７０１と電気的に接続するための複数の電極用ランド（図示せず）と前記他主面（裏面）の少なくとも隅部に、実装基板と電気的に接続されないダミーランド（図示せず）とを形成し、前記電極用ランドとダミーランド上にそれぞれ信号用はんだボール１０４とダミーはんだボール１０５とを形成し（ステップ４１０）、前記搭載基板５０１を加熱することにより、はんだボールを溶融し、半球上に成形する（ステップ４１１）。例えば、信号用はんだボール１０４とダミーはんだボール１０５は同一サイズ０．４５±０．０５ｍｍであり、０．８０ｍｍピッチで形成される。
【００２８】
次に、前記搭載基板５０１から個々の半導体装置１０１が分離され（ステップ４１２）、トレイ詰めされる（ステップ４１３）。
次に、トレイ詰めされた半導体装置１０１は外観検査の後、モールド樹脂１０２上にマーキングが行われる。
以上の製造工程を経て半導体装置１０１が製造される。
【００２９】
また、ステップ４１２を経ないで、搭載基板５０１に半導体チップが搭載された状態で出荷され、顧客側で個々の半導体装置１０１に切断され、実装基板７０１に実装される場合がある。この場合に、個々の半導体装置１０１への切断時、また半導体装置１０１の実装基板７０１への実装時に、半導体装置１０１およびそれを実装基板７０１に実装した実装体に外部応力が働くが、ダミーはんだボール１０５により、接合強度の向上が図られているため、曲がり等を防止できる。また、前記外部応力により、ダミーはんだボール１０５が剥がれた場合でも、信号用はんだボール１０４の剥がれは防止できる。
【００３０】
本実施例１のＣＳＰ型半導体装置を実装する実装基板は、図７に示すように、スルーホール（図示せず）、配線（図示せず）、半導体装置搭載領域７０２に、信号用はんだボール搭載ランド７０３とダミーはんだボール搭載ランド７０４とを有する。
【００３１】
半導体装置１０１の実装基板７０１への実装は、配線基板１０３の信号用はんだボール１０４と信号用はんだボール搭載ランド７０３との電気的接続、及びダミーはんだボール１０５とダミーはんだボール搭載ランド７０４との接続を図ることで行われる。前記接続は、半導体装置１０１と実装基板７０１とを共に加熱して行われる。加熱は通常の製造方法により行われる。加熱により、はんだボールに熱膨張による応力が働くが、半導体装置１０１の隅部に形成されたダミーはんだボール１０５に働く応力が大きく、信号用はんだボール１０４に大きい応力がかかるのを防ぐことが可能になる。そのため、信号用はんだボール１０４と信号用はんだボール搭載ランド７０３との電気的接続不良の発生は防げる。前記ダミーはんだボールの配列が図７に示すように、信号用はんだボールとは縦にも横にも全く重ならない位置に配列しているので、外力によりダミーはんだボールがどちらかの方向に１列剥がれても信号用はんだボールは別配列なので、信号用はんだボールの接続が剥がれるのを防止できる。半導体装置１０１の実装基板７０１への実装結果、図８に示すように、半導体装置１０１の実装体が製造される。
【００３２】
前記半導体装置１０１の実装体において、半導体装置１０１と実装基板７０１が作動し、前記半導体装置１０１と前記実装基板７０１のサイズが変化する。この場合、前記半導体装置１０１と前記実装基板７０１との熱膨張係数が異なるため、サイズの変化量が異なり、信号用はんだボール１０４と信号用はんだボール搭載ランド７０３、ダミーはんだボール１０５とダミーはんだボール搭載ランド７０４間に応力が働くが、ダミーはんだボール１０５とダミーはんだボール搭載ランド７０４により接合強度の向上が図られているため応力による破断を防止できる。
【００３３】
（実施例２）
本発明の実施例２のＣＳＰ型半導体装置１０１を図９を用いて説明する。図９は、本発明の実施例２のＣＳＰ型半導体装置の裏面概略図である。
【００３４】
本実施例２のＣＳＰ型半導体装置は、実施例１とダミーはんだボール１０５の配置のみが異なる。図９に示すように、ダミーはんだボール１０５は、実装基板７０１と電気的に接続される信号用はんだボール１０４の配列の外周から離した位置に形成する。そうすることにより、外力の大きい隅部のダミーはんだボール１０５の接続が剥がれても、信号用はんだボール１０４の接続が剥がれるのを防止できるので、外部応力に対する半導体装置１０１の強度を向上させることができる。また、実施例１よりもダミーはんだボールの数が多く、接合強度が向上する。また、外部応力が分散されるため、実装体の強度が向上する。
【００３５】
以上、本発明者によってなされた発明を、実施例に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは無論である。
【００３６】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡潔に説明すれば、下記のとおりである。
本発明によれば、ＣＳＰ型半導体装置を実装基板に実装する場合に、はんだ付け不良の発生を防止できる。また、半導体装置および半導体装置を実装基板に実装した実装体の外部応力による曲がり等を防止できる。また、外力応力の大きいダミーランドの接続が剥がれても、電極用ランドの接続が剥がれるのを防止できるため、半導体装置への影響を防止できる。
【図面の簡単な説明】
【図１】本発明の実施例１のＣＳＰ型半導体装置の裏面概略図及び側面図である。
【図２】本実施例１のＣＳＰ型半導体装置の配線基板を半導体チップ側から見た図である。
【図３】本実施例１のＣＳＰ型半導体装置の裏面詳細図である。
【図４】本実施例１のＣＳＰ型半導体装置の組立工程を示すフローチャートである。
【図５】本実施例１の半導体チップの搭載基板を説明するための図である。
【図６】図５に示す本実施例１の半導体チップの搭載基板の裏面図である。
【図７】本実施例１のＣＳＰ型半導体装置の実装基板の概略図である。
【図８】本実施例１のＣＳＰ型半導体装置の実装体を示す側面図である。
【図９】本発明の実施例２のＣＳＰ型半導体装置の裏面概略図である。
【図１０】従来のＣＳＰ型半導体装置の裏面概略図及び側面図である。
【符号の説明】
１０１…ＣＳＰ型半導体装置    １０２…モールド樹脂
１０３…配線基板              １０４…信号用はんだボール
１０５…ダミーはんだボール    ２０１…スルーホール
２０２…配線                  ２０３…リード
５０１…搭載基板              ６０１…基板フランジ
７０１…実装基板              ７０２…半導体装置搭載領域
７０３…信号用はんだボール搭載ランド
７０４…ダミーはんだボール搭載ランド
【図１】
0004677152.tif 000002
【図２】
0004677152.tif 000003
【図３】
0004677152.tif 000004
【図４】
0004677152.tif 000005
【図５】
0004677152.tif 000006
【図６】
0004677152.tif 000007
【図７】
0004677152.tif 000008
【図８】
0004677152.tif 000009
【図９】
0004677152.tif 000010
【図１０】
0004677152.tif 000011