(57)【特許請求の範囲】
【請求項１】
直流電源と、
前記直流電源の出力両端に接続され、第１スイッチング素子と第２スイッチング素子とが直列に接続された第１直列回路と、
前記第１スイッチング素子と前記第２スイッチング素子とを交互にオン／オフさせることにより前記直流電源の直流電圧を交流電圧に変換する制御回路と、
一次巻線と第１の二次巻線と第２の二次巻線とを有するトランスと、
前記第１スイッチング素子又は前記第２スイッチング素子の両端に接続され、リアクトルと前記トランスの前記一次巻線と電流共振コンデンサとが直列に接続された第２直列回路と、
前記トランスの前記第１の二次巻線に発生する電圧を整流平滑して第１出力電圧を出力する第１整流平滑回路と、
前記トランスの前記第２の二次巻線に発生する電圧を整流平滑して第２出力電圧を出力する第２整流平滑回路とを備え、
前記制御回路は、所定の電流を流す定電流源により充電されるコンデンサと、
前記コンデンサに充電された充電電圧と前記第１出力電圧とを比較することにより第１パルス信号を生成し、前記第１パルス信号を前記第１スイッチング素子に出力する第１比較手段と、
前記コンデンサに充電された充電電圧と前記第２出力電圧とを比較することにより第２パルス信号を生成し、前記第２パルス信号を前記第２スイッチング素子に出力する第２比較手段と、
前記第１比較手段の出力と前記第２比較手段の出力とを交互に切り替える切替手段と、
前記切替手段による切替が行なわれたとき、前記第１比較手段からの前記第１パルス信号又は前記第２比較手段からの前記第２パルス信号により前記コンデンサの電荷を放電させる放電手段と、
前記コンデンサに充電された充電電圧と前記第１出力電圧との比較により得られる充電時間に基づき前記第１比較手段からの前記第１パルス信号のオン時間を決定し、前記コンデンサに充電された充電電圧と前記第２出力電圧との比較により得られる充電時間に基づき前記第２比較手段からの前記第２パルス信号のオン時間を決定するオン時間決定手段と、
を備える多出力スイッチング電源装置。
【請求項２】
前記制御回路は、前記第１出力電圧を上昇させる時、前記電流共振コンデンサの上限電圧が上昇するように前記第１スイッチング素子の前記オン期間を長くさせる請求項１記載の多出力スイッチング電源装置。
【請求項３】
前記制御回路は、前記第２出力電圧を上昇させる時、前記電流共振コンデンサの下限電圧が下降するように前記第２スイッチング素子の前記オン期間を長くさせる請求項２記載の多出力スイッチング電源装置。
【請求項４】
前記トランスの前記第１の二次巻線及び前記第２の二次巻線は、前記第１スイッチング素子がオンした時に前記トランスの一次側のエネルギーが前記第２の二次巻線に伝達され且つ前記第２スイッチング素子がオンした時に前記一次側のエネルギーが前記第１の二次巻線に伝達されるように巻回されている請求項３記載の多出力スイッチング電源装置。
【請求項５】
前記第１整流平滑回路の出力端子に接続される負荷及び前記第２整流平滑回路の出力端子に接続される負荷の各々について、前記負荷の種類に応じて、前記負荷の両端電圧を検出又は前記負荷に流れる電流を検出する検出手段を有し、
前記制御回路は、前記検出手段により前記負荷の両端電圧が検出された場合には前記負荷の定電圧制御を行い、前記検出手段により前記負荷に流れる電流が検出された場合には前記負荷の定電流制御を行う請求項１乃至４のいずれか１記載の多出力スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の出力を有する多出力スイッチング電源装置に関する。
【背景技術】
【０００２】
図１は従来の多出力スイッチング電源装置を示す回路構成図である。この多出力スイッチング電源装置は、出力電圧Ｖｏ１からの帰還信号に基づき制御回路１０によりスイッチング素子Ｑ１とスイッチング素子Ｑ２とのデューティを制御し、出力電圧Ｖｏ２からの帰還信号に基づき制御回路１１ａにより昇圧チョッパー回路の出力電圧を制御することにより、出力電圧Ｖｏ２を制御する。
【０００３】
制御回路１０は、帰還回路５からの出力電圧Ｖｏ１の検出信号に基づきスイッチング素子Ｑ１とスイッチング素子Ｑ２とを交互にオン／オフさせる。即ち、制御回路１０は、帰還回路５からの出力電圧Ｖｏ１の検出信号に基づきスイッチング素子Ｑ１又はスイッチング素子Ｑ２をＰＷＭ制御又は周波数制御することにより、電流共振コンデンサＣｒｉの充電電圧を変え、スイッチング素子Ｑ２のオン期間に出力電圧Ｖｏ１へ送るエネルギー量の制御を行う。ここでは、制御回路１０は、帰還回路５からの出力電圧Ｖｏ１に基づきスイッチング素子Ｑ１のオン幅を制御する。
【０００４】
帰還回路６は、平滑コンデンサＣ２とダイオードＤ２との接続点に接続され、平滑コンデンサＣ２の出力電圧Ｖｏ２を検出し、検出電圧を制御回路１１ａに出力する。制御回路１１ａは、帰還回路６からの検出電圧に基づき、昇圧チョッパー回路内の平滑コンデンサＣ３の両端電圧を制御することにより、出力電圧Ｖｏ２を制御する。
【０００５】
制御回路１１ａは、帰還回路６からの検出電圧と全波整流回路２からの全波整流電圧を抵抗Ｒ１１と抵抗Ｒ１２とで分圧した分圧電圧とを乗算し、得られた乗算出力電圧と電流検出抵抗Ｒ１３で検出された入力電流に比例した電圧との誤差電圧を増幅して誤差電圧信号を生成する。制御回路１１ａは、生成された誤差電圧信号と三角波信号とを比較することによりパルス信号を生成し、パルス信号をスイッチング素子Ｑ３に印加する。
【０００６】
このように従来の多出力スイッチング電源装置によれば、逆極性で巻回された２つの二次巻線Ｓ１，Ｓ２から取り出される２つの出力のそれぞれの帰還信号により、スイッチング素子Ｑ１とスイッチング素子Ｑ２とのデューティと前段の昇圧チョッパー回路の出力電圧をそれぞれ制御することにより、一方の出力電圧又は両方の出力電圧の可変があっても複数の出力の安定化を図ることができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−２８７５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の多出力スイッチング電源装置においては、出力電圧Ｖｏ１と出力電圧Ｖｏ２とを制御するために、ＤＣ−ＤＣコンバータの制御回路１０と昇圧チョッパ回路の制御回路１１ａとが必要であった。このため、多出力スイッチング電源装置が高価であった。
【０００９】
また、昇圧チョッパ回路は、力率改善機能を有している。この力率を改善するためには、昇圧チョッパ回路の出力電圧に対する応答、即ち、位相補償は交流電源１の交流電源周波数に対して充分に遅くしなければならない。
【００１０】
一方、出力電圧Ｖｏ２の電圧変動に連動して昇圧チョッパ回路の出力電圧変動に対する応答を早めることにより出力電圧Ｖｏ２の安定化が図られている。しかし、昇圧チョッパ回路の出力電圧変動に対する応答を早めることは、力率を悪化させるという問題がある。
【００１１】
本発明は、昇圧チョッパ回路を用いることなく安価で複数の出力電圧を安定化させることができる多出力スイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明は、直流電源と、前記直流電源の出力両端に接続され、第１スイッチング素子と第２スイッチング素子とが直列に接続された第１直列回路と、前記第１スイッチング素子と前記第２スイッチング素子とを交互にオン／オフさせることにより前記直流電源の直流電圧を交流電圧に変換する制御回路と、一次巻線と第１の二次巻線と第２の二次巻線とを有するトランスと、前記第１スイッチング素子又は前記第２スイッチング素子の両端に接続され、リアクトルと前記トランスの前記一次巻線と電流共振コンデンサとが直列に接続された第２直列回路と、前記トランスの前記第１の二次巻線に発生する電圧を整流平滑して第１出力電圧を出力する第１整流平滑回路と、前記トランスの前記第２の二次巻線に発生する電圧を整流平滑して第２出力電圧を出力する第２整流平滑回路とを備え、前記制御回路は、所定の電流を流す定電流源により充電されるコンデンサと、前記コンデンサに充電された充電電圧と前記第１出力電圧とを比較することにより第１パルス信号を生成し、前記第１パルス信号を前記第１スイッチング素子に出力する第１比較手段と、前記コンデンサに充電された充電電圧と前記第２出力電圧とを比較することにより第２パルス信号を生成し、前記第２パルス信号を前記第２スイッチング素子に出力する第２比較手段と、前記第１比較手段の出力と前記第２比較手段の出力とを交互に切り替える切替手段と、前記切替手段による切替が行なわれたとき、前記第１比較手段からの前記第１パルス信号又は前記第２比較手段からの前記第２パルス信号により前記コンデンサの電荷を放電させる放電手段と、前記コンデンサに充電された充電電圧と前記第１出力電圧との比較により得られる充電時間に基づき前記第１比較手段からの前記第１パルス信号のオン時間を決定し、前記コンデンサに充電された充電電圧と前記第２出力電圧との比較により得られる充電時間に基づき前記第２比較手段からの前記第２パルス信号のオン時間を決定するオン時間決定手段とを備える。
【発明の効果】
【００１３】
本発明によれば、制御回路は、第１整流平滑回路からの第１出力電圧に基づき第１スイッチング素子のオン期間を制御し、第２整流平滑回路からの第２出力電圧に基づき第２スイッチング素子のオン期間を制御するので、昇圧チョッパ回路を用いることなく安価で複数の出力電圧を安定化させることができる。
【図面の簡単な説明】
【００１４】
【図１】従来の多出力スイッチング電源装置を示す回路構成図である。
【図２】本発明の実施例１の多出力スイッチング電源装置を示す回路構成図である。
【図３】本発明の実施例１の多出力スイッチング電源装置内の制御回路を示す回路構成図である。
【図４】本発明の実施例１の多出力スイッチング電源装置において第２出力電圧のための設定電圧を上昇させる時の各部の動作を示すタイミングチャートである。
【図５】本発明の実施例１の多出力スイッチング電源装置において第１出力電圧のための設定電圧を上昇させる時の各部の動作を示すタイミングチャートである。
【図６】本発明の実施例１の多出力スイッチング電源装置において第２出力電圧を上昇させる時に電流共振コンデンサの振幅電圧のボトム電圧が低くなるようにスイッチング素子Ｑ２のオン期間を制御する様子を示すタイミングチャートである。
【図７】本発明の実施例１の多出力スイッチング電源装置において第１出力電圧を上昇させる時に電流共振コンデンサの振幅電圧が高くなるようにスイッチング素子Ｑ１のオン期間を制御する様子を示すタイミングチャートである。
【図８】本発明の実施例２の多出力スイッチング電源装置を示す回路構成図である。
【図９】本発明の実施例３の多出力スイッチング電源装置を示す回路構成図である。
【図１０】本発明の実施例３の変形例の多出力スイッチング電源装置を示す回路構成図である。
【発明を実施するための形態】
【００１５】
以下、本発明の多出力スイッチング電源装置の実施例を図面を参照しながら詳細に説明する。
【実施例１】
【００１６】
図２は実施例１の多出力スイッチング電源装置を示す回路構成図である。実施例１のスイッチング電源装置は、制御回路１０ａによりスイッチング素子Ｑ１のオン期間とスイッチング素子Ｑ２のオン期間とを変化させて、電流共振コンデンサＣｒｉの共振電圧振幅及び直流重畳電圧を変えることにより、トランスの一次側から二次側に送るエネルギー量を制御することを特徴とする。
【００１７】
具体的には、制御回路１０ａを除けば、本発明は、従来のスイッチング電源装置の構成に対して大幅に変更されていないが、本発明は、電流共振コンデンサＣｒｉ容量を従来の容量よりも充分に小さくすることで、電流共振コンデンサＣｒｉの共振電圧振幅及び直流重畳電圧を容易に変化させる点が異なっている。
【００１８】
実施例１の多出力スイッチング電源装置において、交流電源１は交流電圧を整流器２に出力する。整流器２は、交流電源１の交流電圧を整流する。交流電源１と整流器２とで直流電源を構成する。なお、交流電源１と整流器２とを用いる代わりに、直流電源を用いても良い。
【００１９】
整流器２の出力両端には、平滑コンデンサＣ３が接続されるとともに、スイッチング素子Ｑ１（第１スイッチング素子）とスイッチング素子Ｑ２（第２スイッチング素子）との直列回路が接続されている。スイッチング素子Ｑ１とスイッチング素子Ｑ２とは、例えば、ＭＯＳＦＥＴからなる。スイッチング素子Ｑ１のドレインは整流器２の正極に接続され、スイッチング素子Ｑ２のソースは整流器２の負極に接続されている。
【００２０】
スイッチング素子Ｑ２のドレイン−ソース間には、電圧共振コンデンサＣｒｖが接続されるとともに、リアクトルＬｒとトランスＴ１の一次巻線Ｐ１と電流共振コンデンサＣｒｉとの直列回路が接続されている。
【００２１】
トランスＴ１は、一次巻線Ｐ１（巻数がＮ１）と第１の二次巻線Ｓ１（巻数がＮ２）と第２の二次巻線Ｓ２（巻数がＮ３）とを有している。
【００２２】
トランスＴ１の第１の二次巻線Ｓ１の両端にはダイオードＤ１と平滑コンデンサＣ１との直列回路が接続されている。ダイオードＤ１と平滑コンデンサＣ１とは、第１整流平滑回路を構成し、トランスＴ１の第１の二次巻線Ｓ１の両端に発生する電圧を整流平滑して出力電圧Ｖｏ１（第１出力電圧）を出力する。
【００２３】
トランスＴ１の第２の二次巻線Ｓ２の両端にはダイオードＤ２と平滑コンデンサＣ２との直列回路が接続されている。ダイオードＤ２と平滑コンデンサＣ２とは、第２整流平滑回路を構成し、トランスＴ１の第２の二次巻線Ｓ２の両端に発生する電圧を整流平滑して出力電圧Ｖｏ２（第２出力電圧）を出力する。
【００２４】
トランスＴ１の第１の二次巻線Ｓ１及び第２の二次巻線Ｓ２は、スイッチング素子Ｑ１がオンした時にトランスＴ１の一次側のエネルギーが第２の二次巻線Ｓ２に伝達され且つスイッチング素子Ｑ２がオンした時に一次側のエネルギーが第１の二次巻線Ｓ１に伝達されるように巻回されている。
【００２５】
即ち、図２に示す例では、トランスＴ１の一次巻線Ｐ１に対して第１の二次巻線Ｓ１が逆相に巻回され、トランスＴ１の一次巻線Ｐ１に対して第２の二次巻線Ｓ２が同相に巻回されている。
【００２６】
帰還回路６は、平滑コンデンサＣ１の両端電圧である出力電圧Ｖｏ１と第１設定電圧との誤差電圧を第１帰還信号ＦＢＨとして制御回路１０ａに出力する。帰還回路５は、平滑コンデンサＣ２の両端電圧である出力電圧Ｖｏ２と第２設定電圧との誤差電圧を第２帰還信号ＦＢＬとして制御回路１０ａに出力する。
【００２７】
制御回路１０ａは、帰還回路６からの第１帰還信号ＦＢＨと帰還回路５からの第２帰還信号ＦＢＬとに基づきスイッチング素子Ｑ１とスイッチング素子Ｑ２とを交互にオン／オフさせることにより整流器２の整流電圧をパルス信号に変換する。また、制御回路１０ａは、帰還回路６からの第１帰還信号ＦＢＨに基づきスイッチング素子Ｑ１のオン期間を制御し、帰還回路５からの第２帰還信号ＦＢＬに基づきスイッチング素子Ｑ２のオン期間を制御する。
【００２８】
さらに、制御回路１０ａは、出力電圧Ｖｏ１を上昇させる時、電流共振コンデンサＣｒｉの上限電圧が上昇するようにスイッチング素子Ｑ１のオン期間を長くさせる。制御回路１０ａは、出力電圧Ｖｏ２を上昇させる時、電流共振コンデンサＣｒｉの下限電圧が下降するようにスイッチング素子Ｑ２のオン期間を長くさせる。
【００２９】
図３は本発明の実施例１の多出力スイッチング電源装置内の制御回路を示す回路構成図である。図３において、抵抗Ｒ１の一端と抵抗Ｒ２の一端と電流源Ｉｏの一端とは電源Ｖｒｅｆに接続されている。抵抗Ｒ１の他端は、コンパレータＣＭＰ１（第１比較手段）の反転入力端子に接続され、帰還回路６からの第１帰還信号ＦＢＨを入力する。抵抗Ｒ２の他端は、コンパレータＣＭＰ２（第２比較手段）の反転入力端子に接続され、帰還回路５からの第２帰還信号ＦＢＬを入力する。
【００３０】
定電流源Ｉｏの他端は、コンパレータＣＭＰ１，ＣＭＰ２の非反転入力端子とＭＯＳＦＥＴＱ４のドレインとコンデンサＣ４（本発明のコンデンサ）の一端とに接続されている。ＭＯＳＦＥＴＱ４のソースとコンデンサＣ４の他端は、接地されている。
【００３１】
コンパレータＣＭＰ１は、コンデンサＣ４に充電された充電電圧と帰還回路６からの第１帰還信号ＦＢＨとを比較し、充電電圧が第１帰還信号ＦＢＨ未満である時にはＬレベルをアンド回路ＡＮＤ１に出力し、充電電圧が第１帰還信号ＦＢＨ以上である時にはＨレベルをアンド回路ＡＮＤ１に出力することにより、第１パルス信号を生成する。
【００３２】
コンパレータＣＭＰ２は、コンデンサＣ４に充電された充電電圧と帰還回路５からの第２帰還信号ＦＢＬとを比較し、充電電圧が第２帰還信号ＦＢＬ未満である時にはＬレベルをアンド回路ＡＮＤ２に出力し、充電電圧が第２帰還信号ＦＢＬ以上である時にはＨレベルをアンド回路ＡＮＤ２に出力することにより、第２パルス信号を生成する。
【００３３】
アンド回路ＡＮＤ１は、コンパレータＣＭＰ１の出力と遅延回路１０３の出力とのアンドをとる。アンド回路ＡＮＤ２は、コンパレータＣＭＰ２の出力と遅延回路１０４の出力とのアンドをとる。アンド回路ＡＮＤ１，ＡＮＤ２は、コンパレータＣＭＰ１の出力とコンパレータＣＭＰ２の出力とを交互に切り替える切替手段を構成する。
【００３４】
オア回路ＯＲ１は、アンド回路ＡＮＤ１とアンド回路ＡＮＤ２との論理和を取り、その出力をフリップフロップ回路ＦＦ１の端子Ｔに出力する。フリップフロップ回路ＦＦ１は、コンパレータＣＭＰ２からの第２パルス信号又はコンパレータＣＭＰ１からの第１パルス信号をＴ端子に入力する毎に、出力端子Ｑの出力であるＨレベル（又はＬレベル）と反転出力端子Ｑｂの出力であるＬレベル（又はＨレベル）とを交互に切り替えて出力する。
【００３５】
遅延回路１０３は、フリップフロップ回路ＦＦ１の出力端子Ｑから第１パルス信号を第１所定時間遅延させ、ドライバＤＲ１を介して第１遅延パルス信号Ｈｏｕｔをスイッチング素子Ｑ１のゲートに出力する。
【００３６】
遅延回路１０３において、フリップフロップ回路ＦＦ１の出力端子Ｑにインバータ回路ＢＦ１の入力端子が接続され、インバータ回路ＢＦ１の出力端子にはダイオードＤ４のアノードと抵抗Ｒ３の一端とが接続されている。ダイオードＤ４のカソードと抵抗Ｒ３の他端とは、コンデンサＣ５の一端とインバータ回路ＢＦ２の一端に接続され、インバータ回路ＢＦ２の他端はドライバＤＲ１の入力端子とノア回路ＮＯＲ１の一方の入力端子とアンド回路ＡＮＤ１の一方の入力端子とに接続されている。
【００３７】
遅延回路１０４は、フリップフロップ回路ＦＦ１の反転出力端子Ｑｂから第２パルス信号を第２所定時間遅延させ、ドライバＤＲ２を介して第２遅延パルス信号Ｌｏｕｔをスイッチング素子Ｑ２のゲートに出力する。
【００３８】
遅延回路１０４において、フリップフロップ回路ＦＦ１の反転出力端子Ｑｂにインバータ回路ＢＦ３の入力端子が接続され、インバータ回路ＢＦ３の出力端子にはダイオードＤ５のアノードと抵抗Ｒ４の一端とが接続されている。ダイオードＤ５のカソードと抵抗Ｒ４の他端とは、コンデンサＣ６の一端とインバータ回路ＢＦ４の一端に接続され、インバータ回路ＢＦ４の他端はドライバＤＲ２の入力端子とノア回路ＮＯＲ１の他方の入力端子とアンド回路ＡＮＤ２の一方の入力端子とに接続されている。
【００３９】
通常では、遅延回路１０３の第１遅延パルス信号と遅延回路１０４の第２遅延パルス信号とは交互にオン／オフし、これらの遅延パルス信号がアンド回路ＡＮＤ１とアンド回路ＡＮＤ２とに入力されて、コンパレータＣＭＰ１とコンパレータＣＭＰ２とが切り替わり、１つのコンデンサＣ１で第１パルス信号と第２パルス信号を選択できるようになっている。
【００４０】
ノア回路ＮＯＲ１は、遅延回路１０３の第１遅延パルス信号と遅延回路１０４の第２遅延パルス信号とが交互にオン／オフしたとき、オフ信号をＭＯＳＦＥＴＱ４に出力し、ＭＯＳＦＥＴＱ４をオフさせる。ノア回路ＮＯＲ１は、第１パルス信号と第２パルス信号とが切り替わったとき、一方の遅延回路は、ダイオードＤ４（又はＤ５）がオンしてより早く立ち下がり、他方の遅延回路は、ダイオードＤ５（又はＤ４）がオフして抵抗Ｒ３とコンデンサＣ５又は抵抗Ｒ４とコンデンサＣ６の時定数分遅延してから立ち上がるため、遅延回路１０３の第１遅延パルス信号と遅延回路１０４の第２遅延パルス信号とが同時にオフする期間が発生する。このとき、ノア回路ＮＯＲ１は、オン信号をＭＯＳＦＥＴＱ４に出力し、ＭＯＳＦＥＴＱ４をオンさせることにより、コンデンサＣ４を放電させる。ＭＯＳＦＥＴＱ４とノア回路ＮＯＲ１とは放電手段を構成する。
【００４１】
次にこのように構成された実施例１の多出力スイッチング電源装置の動作を図２を参照しながら説明する。
【００４２】
まず、スイッチング素子Ｑ１のオン期間において、トランスＴ１の一次巻線Ｐ１の励磁インダクタンスとリアクトルＬｒ（トランスＴ１の一次二次間のリーケージインダクタンス）を介して電流共振コンデンサＣｒｉにエネルギーが蓄えられる。また、リアクトルＬｒと電流共振コンデンサＣｒｉによる共振電流が出力電圧Ｖｏ２に送られる。
【００４３】
また、スイッチング素子Ｑ１のオン期間において、一次巻線Ｐ１には、整流器２の出力電圧から電流共振コンデンサＣｒｉの電圧を差し引いた電圧を一次巻線Ｐ１の励磁インダクタンスとリアクトルＬｒとのインダクタンス比で分圧された一次巻線Ｐ１の励磁インダクタンス比分の電圧が印加される。
【００４４】
そして、一次巻線Ｐ１の電圧は（Ｖｏ２＋Ｖｆ）×Ｎ１／Ｎ３となったところでクランプされ、電流共振コンデンサＣｒｉとリアクトルＬｒとによる共振電流が二次側に送出される。ここで、ＶｆはダイオードＤ２の順方向電圧である。一次巻線Ｐ１の電圧が（Ｖｏ２＋Ｖｆ）×Ｎ１／Ｎ３未満のときには、トランスＴ１の二次側へのエネルギーは伝達されず、トランスＴ１の一次側のみの共振動作となる。
【００４５】
次に、スイッチング素子Ｑ２のオン期間において、電流共振コンデンサＣｒｉに蓄えられたエネルギーによりリアクトルＬｒと電流共振コンデンサＣｒｉによる共振電流がトランスＴ１の二次巻線Ｓ１を介して出力電圧Ｖｏ１に送られる。また、一次巻線Ｐ１の励磁インダクタンスの励磁エネルギーがリセットされる。
【００４６】
また、スイッチング素子Ｑ２のオン期間において、一次巻線Ｐ１には、電流共振コンデンサＣｒｉの電圧を一次巻線Ｐ１の励磁インダクタンスとリアクトルＬｒとのインダクタンス比で分圧された一次巻線Ｐ１の励磁インダクタンス比分の電圧が印加される。
【００４７】
そして、一次巻線Ｐ１の電圧が（Ｖｏ１＋Ｖｆ）×Ｎ１／Ｎ２となったところでクランプされ、電流共振コンデンサＣｒｉとリアクトルＬｒとによる共振電流が二次巻線Ｓ１を介して二次側に送出される。ここで、ＶｆはダイオードＤ１の順方向電圧である。
【００４８】
一次巻線Ｐ１の電圧が（Ｖｏ１＋Ｖｆ）×Ｎ１／Ｎ２未満のときには、トランスＴ１の二次側へはエネルギーは伝達されず、トランスＴ１の一次側のみの共振動作となる。
【００４９】
次に、図３乃至図５を参照しながら、実施例１の多出力スイッチング電源装置の特徴である制御回路１０ａの動作を説明する。
【００５０】
まず、図４のタイミングチャートを参照しながら、出力電圧Ｖｏ２のための設定電圧を上昇させる時の各部の動作を説明する。
【００５１】
なお、図４において、Ｖｒ１は出力電圧Ｖｏ１のための設定電圧、Ｖｒ２は出力電圧Ｖｏ２のための設定電圧、ＩＦＢＨは抵抗Ｒ１に流れる電流、ＩＦＢＬは抵抗Ｒ２に流れる電流、ＶＣ４はコンデンサＣ４の両端電圧、Ｑｂはフリップフロップ回路ＦＦ１の反転出力端子Ｑｂからの第２パルス信号、Ｑはフリップフロップ回路ＦＦ１の出力端子Ｑからの第１パルス信号、ＨｏｕｔはドライバＤＲ１からの第１遅延パルス信号、ＬｏｕｔはドライバＤＲ２からの第２遅延パルス信号を示している。
【００５２】
また、設定電圧ＶＦＢＬは、帰還回路５内の基準電圧であり、設定電圧ＶＦＢＨは、帰還回路６内の基準電圧であり、これらの基準電圧は可変されるようになっている。
【００５３】
まず、時刻ｔ０において、フリップフロップ回路ＦＦ１の出力端子ＱからＬレベルの第１パルス信号が遅延回路１０３に出力されると、遅延回路１０３はダイオードＤ４をオンさせて、早く立ち下がる第１遅延パルス信号Ｈｏｕｔを生成して第１遅延パルス信号Ｈｏｕｔをスイッチング素子Ｑ１に出力する。このため、スイッチング素子Ｑ１がオフする。
【００５４】
また、フリップフロップ回路ＦＦ１の反転出力端子ＱｂからＨレベルの第２パルス信号が遅延回路１０４に出力されると、遅延回路１０４はダイオードＤ５をオフさせて遅延して立ち上がる第２遅延パルス信号Ｌｏｕｔを生成して第２遅延パルス信号Ｌｏｕｔをスイッチング素子Ｑ２に出力する。このため、スイッチング素子Ｑ２がオンする。このとき、第１遅延パルス信号Ｈｏｕｔと第２遅延パルス信号Ｌｏｕｔとが同時にＬレベルとなる期間が発生する。このとき、ノア回路ＮＯＲ１はＨレベルをＭＯＳＦＥＴＱ４のゲートに出力するので、ＭＯＳＦＥＴＱ４がオンして、コンデンサＣ４は放電し、電圧ＶＣ４がゼロとなる。
【００５５】
時刻ｔ１において、出力電圧Ｖｏ２を上昇させるために設定電圧Ｖｒ２を一定値だけ上昇させると、抵抗Ｒ２を流れる電流ＩＦＢＬが一定値だけ減少する。また、第２遅延パルス信号ＬｏｕｔからのＨレベルがアンド回路ＡＮＤ２に入力されるため、コンパレータＣＭＰ２が切り替え選択される。
【００５６】
時刻ｔ２において、電圧ＶＣ４が基準電圧ＶＦＢＬに到達すると、アンド回路２に第２遅延パルス信号ＬｏｕｔからのＨレベルとコンパレータＣＭＰ２からのＨレベルとが入力されるため、アンド回路ＡＮＤ２がＨレベルとなる。このため、フリップフロップ回路ＦＦ１の反転出力端子Ｑｂからの第２パルス信号はＬレベルとなり、遅延回路１０４は、ダイオードＤ５がオンして早く立ち下がる第２遅延パルス信号Ｌｏｕｔを生成する。
【００５７】
また、フリップフロップ回路ＦＦ１の出力端子Ｑからの第１パルス信号はＨレベルとなる。遅延回路１０３は、ダイオードＤ４がオフして、遅延して立ち上がる第１遅延パルス信号Ｈｏｕｔを生成して（時刻ｔ２ｄ）スイッチング素子Ｑ１に出力するため、スイッチング素子Ｑ１がオンする。このとき、第１遅延パルス信号Ｈｏｕｔと第２遅延パルス信号Ｌｏｕｔとが同時にＬレベルとなる期間が発生する（時刻ｔ２〜ｔ２ｄの期間）。このとき、ノア回路ＮＯＲ１はＨレベルをＭＯＳＦＥＴＱ４のゲートに出力するので、ＭＯＳＦＥＴＱ４がオンして、コンデンサＣ４は放電し、電圧ＶＣ４がゼロとなる。
【００５８】
また、第１遅延パルス信号ＨｏｕｔからのＨレベルがアンド回路ＡＮＤ１に入力されるため、コンパレータＣＭＰ１が切り替え選択される。
【００５９】
時刻ｔ３において、電圧ＶＣ４が基準電圧ＶＦＢＨに到達すると、アンド回路ＡＮＤ１に第１遅延パルス信号ＨｏｕｔからのＨレベルとコンパレータＣＭＰ１からのＨレベルとが入力されるため、アンド回路ＡＮＤ１がＨレベルとなる。このため、フリップフロップ回路ＦＦ１の出力端子Ｑからの第１パルス信号はＬレベルとなり、遅延回路１０３は、ダイオードＤ４がオンして早く立ち下がる第１遅延パルス信号Ｈｏｕｔを生成する。
【００６０】
また、フリップフロップ回路ＦＦ１の反転出力端子Ｑｂからの第２パルス信号はＨレベルとなる。遅延回路１０４は、ダイオードＤ５がオフして、遅延して立ち上がる第２遅延パルス信号Ｌｏｕｔを生成してスイッチング素子Ｑ２に出力するため、スイッチング素子Ｑ２がオンする。このとき、第１遅延パルス信号Ｈｏｕｔと第２遅延パルス信号Ｌｏｕｔとが同時にＬレベルとなる期間が発生する（期間ｔ３〜ｔ３ｄ）。このとき、ノア回路ＮＯＲ１はＨレベルをＭＯＳＦＥＴＱ４のゲートに出力するので、ＭＯＳＦＥＴＱ４がオンして、コンデンサＣ４は放電し、電圧ＶＣ４がゼロとなる。なお、時刻ｔ３以降の動作は、時刻ｔ０〜ｔ３までの動作と同様であるので、その説明は、省略する。
【００６１】
なお、時刻ｔ１に電流ＩＦＢＬが減少しているため、基準電圧ＶＦＢＬが上昇する。このため、コンデンサＣ４の電圧ＶＣ４がゼロから基準電圧ＶＦＢＬに到達する時間は、（時刻ｔ４−時刻ｔ３）であり、（時刻ｔ３−時刻ｔ２）よりも長くなる。このため、第２遅延パルス信号Ｌｏｕｔも長くなるので、スイッチング素子Ｑ２のオン期間が長くなる。
【００６２】
次に、図５は出力電圧Ｖｏ１のための設定電圧を上昇させる時の各部の動作を示すタイミングチャートである。図５に示す出力電圧Ｖｏ１のための設定電圧を上昇させる時の各部の動作も、図４に示す出力電圧Ｖｏ２のための設定電圧を上昇させる時の各部の動作と同様であるので、主な動作のみを説明する。
【００６３】
時刻ｔ１１において、出力電圧Ｖｏ１を上昇させるために設定電圧Ｖｒ１を一定値だけ上昇させると、抵抗Ｒ１を流れる電流ＩＦＢＨが一定値だけ減少する。
【００６４】
また、第２遅延パルス信号ＬｏｕｔからのＨレベルがアンド回路ＡＮＤ２に入力されるため、コンパレータＣＭＰ２が切り替え選択される。
【００６５】
時刻ｔ１２において、電圧ＶＣ４が基準電圧ＶＦＢＬに到達すると、アンド回路ＡＮＤ２に第２遅延パルス信号ＬｏｕｔからのＨレベルとコンパレータＣＭＰ２からのＨレベルとが入力されるため、アンド回路ＡＮＤ２がＨレベルとなる。このため、フリップフロップ回路ＦＦ１の反転出力端子Ｑｂからの第２パルス信号はＬレベルとなり、遅延回路１０４は、ダイオードＤ５がオンして早く立ち下がる第２遅延パルス信号Ｌｏｕｔを生成する。
【００６６】
また、フリップフロップ回路ＦＦ１の出力端子Ｑからの第１パルス信号はＨレベルとなる。遅延回路１０３は、ダイオードＤ４がオフして、遅延して立ち上がる第１遅延パルス信号Ｈｏｕｔを生成して（時刻ｔ１２ｄ）スイッチング素子Ｑ１に出力するため、スイッチング素子Ｑ１がオンする。このとき、第１遅延パルス信号Ｈｏｕｔと第２遅延パルス信号Ｌｏｕｔとが同時にＬレベルとなる期間が発生する（時刻ｔ１２〜ｔ１２ｄの期間）。このとき、ノア回路ＮＯＲ１はＨレベルをＭＯＳＦＥＴＱ４のゲートに出力するので、ＭＯＳＦＥＴＱ４がオンして、コンデンサＣ４は放電し、電圧ＶＣ４がゼロとなる。
【００６７】
また、第１遅延パルス信号ＨｏｕｔからのＨレベルがアンド回路ＡＮＤ１に入力されるため、コンパレータＣＭＰ１が切り替え選択される。
【００６８】
時刻ｔ１３において、電圧ＶＣ４が基準電圧ＶＦＢＨに到達すると、アンド回路ＡＮＤ１に第１遅延パルス信号ＨｏｕｔからのＨレベルとコンパレータＣＭＰ１からのＨレベルとが入力されるため、アンド回路ＡＮＤ１がＨレベルとなる。このため、フリップフロップ回路ＦＦ１の出力端子Ｑからの第１パルス信号はＬレベルとなり、遅延回路１０３は、ダイオードＤ４がオンして早く立ち下がる第１遅延パルス信号Ｈｏｕｔを生成する。
【００６９】
また、フリップフロップ回路ＦＦ１の反転出力端子Ｑｂからの第２パルス信号はＨレベルとなる。遅延回路１０４は、ダイオードＤ５がオフして、遅延して立ち上がる第２遅延パルス信号Ｌｏｕｔを生成してスイッチング素子Ｑ２に出力するため、スイッチング素子Ｑ２がオンする。このとき、第１遅延パルス信号Ｈｏｕｔと第２遅延パルス信号Ｌｏｕｔとが同時にＬレベルとなる期間が発生する（期間ｔ１３〜ｔ１３ｄ）。このとき、ノア回路ＮＯＲ１はＨレベルをＭＯＳＦＥＴＱ４のゲートに出力するので、ＭＯＳＦＥＴＱ４がオンして、コンデンサＣ４は放電し、電圧ＶＣ４がゼロとなる。
【００７０】
このため、コンデンサＣ４の電圧ＶＣ４がゼロから基準電圧ＶＦＢＨに到達する時間は、（時刻ｔ１３−時刻ｔ１２）であり、（時刻ｔ１２−時刻ｔ１０）よりも長くなる。このため、第１遅延パルス信号Ｈｏｕｔも長くなるので、スイッチング素子Ｑ１のオン期間が長くなる。
【００７１】
次に、図６（ａ）〜図６（ｂ）のタイミングチャートを参照しながら、出力電圧Ｖｏ２を上昇させる時に電流共振コンデンサＣｒｉの振幅電圧のボトム電圧が低くなるようにスイッチング素子Ｑ１のオン期間を制御する方法について説明する。図６（ａ）は出力電圧Ｖｏ２を上昇させないときの各部の動作を示し、図６（ｂ）は出力電圧Ｖｏ２を上昇させたときの各部の動作を示す。
【００７２】
なお、図６において、Ｖｃｒｉは電流共振コンデンサＣｒｉの両端電圧、Ｑ２ｄｓはスイッチング素子Ｑ２のドレイン−ソース間電圧、Ｑ１ｉｄはスイッチング素子Ｑ１のドレイン電流、Ｑ２ｉｄはスイッチング素子Ｑ２のドレイン電流である。
【００７３】
出力電圧Ｖｏ２側の出力電流の増加、あるいは出力電圧の可変により、図６（ｂ）に示すように、出力電圧Ｖｏ２を上昇させるとき、スイッチング素子Ｑ１のオン期間にトランスＴ１の第２の二次巻線Ｓ２にエネルギーが伝達される。
【００７４】
即ち、スイッチング素子Ｑ１のオン期間（スイッチング素子Ｑ２のオフ期間）に、トランスＴ１の一次巻線Ｐ１に印加する電圧を上昇させることになる。また、出力電圧Ｖｏ１側の電圧は変化してはならないので、電流共振コンデンサＣｒｉの充電電圧は一定としなければならない。
【００７５】
このため、制御回路１０ａは、電流共振コンデンサＣｒｉの両端電圧Ｖｃｒｉの上限電圧をそのままの状態とし、下限電圧（ボトム電圧）ＶＬ２を図６（ａ）に示す下限電圧ＶＬ１よりも低くなるように、スイッチング素子Ｑ２のオン期間を長くする。図６では、スイッチング素子Ｑ２に流れる電流Ｑ２ｉｄの期間が長くなっていることがわかる。これにより、出力電圧Ｖｏ２を上昇させることができる。
【００７６】
また、出力電圧Ｖｏ１を一定に保つため、スイッチング素子Ｑ１のオン期間を短くして、電流共振コンデンサＣｒｉの両端電圧Ｖｃｒｉの上限電圧を抑えている。
【００７７】
次に、図７（ａ）〜図７（ｂ）のタイミングチャートを参照しながら、出力電圧Ｖｏ１を上昇させる時に電流共振コンデンサＣｒｉの振幅電圧の上限電圧が高くなるようにスイッチング素子Ｑ２のオン期間を制御する方法について説明する。図７（ａ）は出力電圧Ｖｏ１を上昇させないときの各部の動作を示し、図７（ｂ）は出力電圧Ｖｏ１を上昇させたときの各部の動作を示す。
【００７８】
出力電圧Ｖｏ１側の出力電流の増加、あるいは出力電圧の可変により、図７（ｂ）に示すように、出力電圧Ｖｏ１を上昇させるとき、トランスＴ１の一次巻線Ｐ１に印加される電圧を大きくする必要がある。この場合、スイッチング素子Ｑ２のオン期間にトランスＴ１の第１の二次巻線Ｓ１にエネルギーが伝達される。
【００７９】
このため、制御回路１０ａは、電流共振コンデンサＣｒｉの両端電圧Ｖｃｒｉの上限電圧ＶＨ２を、図７（ａ）に示す上限電圧ＶＨ１よりも大きくなるように、スイッチング素子Ｑ１のオン期間を長くする。図７では、スイッチング素子Ｑ１に流れる電流Ｑ１ｉｄの期間が長くなっていることがわかる。これにより、出力電圧Ｖｏ１を上昇させることができる。
【００８０】
ここで、電流共振コンデンサＣｒｉの両端電圧Ｖｃｒｉの下限電圧ＶＬは、出力電圧Ｖｏ２側の出力電圧設定を変えていないため、変化させない。
【実施例２】
【００８１】
図８は本発明の実施例２の多出力スイッチング電源装置を示す回路構成図である。実施例１の多出力スイッチング電源装置では、リアクトルＬｒとトランスＴ１の一次巻線Ｐ１と電流共振コンデンサＣｒｉとの直列回路は、スイッチング素子Ｑ２のドレイン−ソース間に接続されている。
【００８２】
これに対して、実施例２の多出力スイッチング電源装置は、リアクトルＬｒとトランスＴ１の一次巻線Ｐ１と電流共振コンデンサＣｒｉとの直列回路をスイッチング素子Ｑ１に接続したことを特徴とする。
【００８３】
この場合には、トランスＴ１の第１の二次巻線Ｓ１及び第２の二次巻線Ｓ２は、スイッチング素子Ｑ１がオンした時にトランスＴ１の一次側のエネルギーが第１の二次巻線Ｓ１に伝達され且つスイッチング素子Ｑ２がオンした時に一次側のエネルギーが第２の二次巻線Ｓ２に伝達されるように巻回されている。
【００８４】
即ち、トランスＴ１の一次巻線Ｐ１に対して第１の二次巻線Ｓ１が逆相に巻回され、トランスＴ１の一次巻線Ｐ１に対して第２の二次巻線Ｓ２が同相に巻回されている。
【００８５】
また、帰還回路６からの第２帰還信号ＦＢＨは出力電圧Ｖｏ２の帰還信号となり、帰還回路５からの第１帰還信号ＦＢＬは出力電圧Ｖｏ１の帰還信号となるため、各々の帰還回路５，６の接続を入れ替えて接続されている。
【００８６】
このように実施例２の多出力スイッチング電源装置によっても、実施例１の多出力スイッチング電源装置の効果と同様な効果が得られる。
【実施例３】
【００８７】
図９は本発明の実施例３の多出力スイッチング電源装置を示す回路構成図である。図９に示す実施例３の多出力スイッチング電源装置は、図２に示す実施例１の多出力スイッチング電源装置に対して、さらに、出力電圧Ｖｏ１端子とグランドＧＮＤ端子との間に論理回路などの負荷ＲＬが接続され、出力電圧Ｖｏ２端子とグランドＧＮＤ端子との間に直列に接続された複数の発光ダイオードＬＥＤからなる負荷が接続されている。第２の二次巻線Ｓ２とコンデンサＣ２との接続点とグランドＧＮＤ端子との間には電流検出抵抗Ｒｓが接続されている。
【００８８】
帰還回路６は、出力電圧Ｖｏ１端子から論理回路などの負荷ＲＬの両端電圧を入力し、この負荷ＲＬの両端電圧に応じた帰還信号ＦＢＨを制御回路１０ａに出力する。制御回路１０ａは、負荷ＲＬの両端電圧に応じた帰還信号ＦＢＨに基づき定電圧制御を行い、負荷ＲＬに一定電圧を印加する。このため、負荷ＲＬを安定に動作させることができる。
【００８９】
帰還回路５は、電流検出抵抗Ｒｓに流れる電流を入力し、入力された電流に応じた帰還信号ＦＢＬを制御回路１０ａに出力する。制御回路１０ａは、入力された電流に応じた帰還信号ＦＢＬに基づき定電流制御を行い、複数の発光ダイオードＬＥＤに一定電流を流す。このため、発光ダイオードＬＥＤの輝度ムラがなくなる。
【００９０】
また、実施例３の変形例として、例えば、発光ダイオードＬＥＤなどの負荷の場合には、図１０に示すような回路を用いても良い。この場合には、図９に示す構成に、さらに、フォトカプラＰＣ、オペアンプＯＰ１、帰還抵抗Ｒｆ、帰還コンデンサＣｆが設けられている。
【００９１】
電流検出抵抗Ｒｓと発光ダイオードＬＥＤとの接続点にはオペアンプＯＰ１の反転端子と帰還抵抗Ｒｆの一端とが接続され、オペアンプＯＰ１の非反転端子には基準電圧Ｖｒｅｆ−ｃｃが接続されている。帰還抵抗Ｒｆの他端は、帰還コンデンサＣｆを介してオペアンプＯＰ１の出力端子に接続されている。オペアンプＯＰ１の出力端子は、抵抗ＲｏとフォトカプラＰＣのダイオードを介して出力電圧Ｖｏ２端子に接続されている。フォトカプラＰＣのフォトトランジスタは帰還回路５に接続されている。
【００９２】
このように構成によれば、発光ダイオードＬＥＤに流れる電流が増加すると、電流検出抵抗Ｒｓの電圧が上昇し、オペアンプＯＰ１の反転端子の電圧が上昇する。このため、オペアンプＯＰ１の出力電圧は減少するため、フォトカプラＰＣのダイオードと抵抗Ｒｏとに流れる電流が増加する。このため、フォトカプラＰＣのフォトトランジスタに流れる電流も増加する。即ち、電流検出抵抗Ｒｓに流れる電流に応じた電流が帰還回路５に入力されるので、帰還回路５を介する制御回路１０ａにより発光ダイオードＬＥＤの定電流制御を行うことができる。
【産業上の利用可能性】
【００９３】
本発明は、ＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータ等のスイッチング電源装置に適用可能である。
【符号の説明】
【００９４】
１  交流電源
２  全波整流回路
５，６  帰還回路
１０，１０ａ，１１ａ  制御回路
Ｉｏ  定電流源
１０３，１０４  遅延回路
Ｄ１〜Ｄ５  ダイオード
Ｃ１〜Ｃ３  平滑コンデンサ
Ｃ４〜Ｃ６  コンデンサ
Ｒ１〜Ｒ４  抵抗
Ｑ１，Ｑ２，Ｑ３  スイッチング素子
Ｑ４  ＭＯＳＦＥＴ
ＣＭＰ１，ＣＭＰ２  コンパレータ
ＦＦ１  フリップフロップ回路
ＢＦ１〜ＢＦ４  インバータ回路
ＤＲ１，ＤＲ２  ドライバ回路
Ｃｒｉ  電流共振コンデンサ  
Ｃｒｖ  電圧共振コンデンサ
Ｌｒ  リアクトル
Ｔ１  トランス
Ｐ１  一次巻線
Ｓ１  第１の二次巻線
Ｓ２  第２の二次巻線  
ＬＥＤ  発光ダイオード
ＲＬ  負荷  
Ｒｓ  電流検出抵抗
ＰＣ  フォトカプラ
ＯＰ１  オペアンプ
Ｒｆ  帰還抵抗  
Ｃｆ  帰還コンデンサ
【要約】
【課題】昇圧チョッパ回路を用いず安価で複数の出力電圧を安定化できる多出力スイッチング電源装置。
【解決手段】制御回路は、コンデンサC4に充電された充電電圧と第1出力電圧VFBHとを比較し第1パルス信号を生成して第1スイッチング素子Q1に出力する第1比較手段CMP1、充電電圧と第2出力電圧VFBLとを比較し第2パルス信号を生成して第2スイッチング素子に出力する第2比較手段CMP2、第1比較手段の出力と第2比較手段の出力とを交互に切り替える切替手段AND1,2と、切替手段による切替が行なわれたとき第1パルス信号又は第2パルス信号によりコンデンサの電荷を放電させる放電手段Q4、充電電圧と第１出力電圧との比較により得られる充電時間に基づき第１比較手段からの第1パルス信号のオン時間を決定し充電電圧と第2出力電圧との比較により得られる充電時間に基づき第2比較手段からの第2パルス信号のオン時間を決定するオン時間決定手段とを備える。
【選択図】図３【図１】
0004702497.tif 000002
【図２】
0004702497.tif 000003
【図３】
0004702497.tif 000004
【図４】
0004702497.tif 000005
【図５】
0004702497.tif 000006
【図６】
0004702497.tif 000007
【図７】
0004702497.tif 000008
【図８】
0004702497.tif 000009
【図９】
0004702497.tif 000010
【図１０】
0004702497.tif 000011