(57)【特許請求の範囲】
【請求項１】
エントロピー復号化回路において、
ビットストリームを書き込んで記憶し、また第１および第２のビットストリームデータを同時に読み出すためのビットストリームレジスタ装置と、
第１エントロピー復号化処理を行うよう前記第１ビットストリームを受信し、また正規化係数、復号順序制御信号、および前記正規化係数が結果的にゼロか否かを示す表示信号を生成する、第１エントロピーデコーダと、
係数を同時に読み出しおよび書き込む係数レジスタ装置と、
前記第１のエントロピーデコーダに接続した読み／書き制御回路であって、前記第１エントロピーデコーダによって出力された前記復号化順序制御信号に基づいて適応型走査順を固定走査順に変換し、得られた位置に基づいて前記係数レジスタ装置に前記正規化係数をレジスタ記録し、また前記表示信号に基づいて前記適応型走査順を前記固定走査順に調整させる、該読み／書き制御回路と、
前記読み／書き制御回路に接続した第２エントロピーデコーダであって、前記第２ビットストリームおよび正規化パラメータを受信し、前記正規化係数を得るように前記読み／書き制御回路からの前記係数レジスタ装置を読み、また前記固定走査順の位置に基づいて前記正規化係数を読み出し、これにより、第２エントロピー復号化処理を行う、該第２エントロピーデコーダと、
を具え、
前記第１エントロピー復号化処理および前記第２エントロピー復号化処理をパイプライン方式によって行い、前記第１エントロピー復号化処理は、前記第２エントロピー復号化処理よりも、少なくとも１個のブロックを復号化する時間分だけ早いものとしたことを特徴とするエントロピー復号化回路。
【請求項２】
請求項１に記載のエントロピー復号化回路において、さらに、前記第１エントロピーデコーダに接続した正規化パラメータ生成装置であって、前記表示信号を受信し、この表示信号に対する統計をとって、一つのブロックにおける全ての非ゼロである正規化係数の数を計算して前記正規化パラメータの値を調整し、該調整された正規化パラメータに従って前記第２エントロピーデコーダによって行った前記第２エントロピー復号化処理を調整するようにした、該正規化変数生成装置を具えた、エントロピー復号化回路。
【請求項３】
請求項１に記載のエントロピー復号化回路において、前記ビットストリームデータは、ＨＤフォトフォーマットの周波数ドメインモードに準拠する符号化ストリームビットデータとした、エントロピー復号化回路。
【請求項４】
請求項３に記載のエントロピー復号化回路において、前記第１エントロピー復号化処理および前記第２エントロピー復号化処理は、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化処理およびＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化処理とした、エントロピー復号化回路。
【請求項５】
請求項４に記載のエントロピー復号化回路において、前記第１エントロピー復号化処理および前記第２エントロピー復号化処理は、ＡＣ部分の係数を復号化することができ、また、前記ＨＤフォト標準でカスタマイズしたＹＣｏＣｇ色空間の画像は、前記ＡＣ部分の前記係数、ならびにＴＩＬＥ＿ＤＣエントロピー復号化処理およびＴＩＬＥ＿ＬＯＷＰＡＳＳエントロピー復号化処理によって復号化した係数に対する、逆予測、逆量子化、および第２段の逆重複変換（ＬＴ）を行うことによって、得るものとした、エントロピー復号化回路。
【請求項６】
請求項１に記載のエントロピー復号化回路において、さらに、第１エントロピー復号化処理および前記第２エントロピー復号化処理に適用可能な前記ビットストリームデータを、前記符号化ストリームのヘッダ部分情報に従って外部メモリから時間的にインターリーブして交互に読み出すためのメモリ読み出し回路を具えた、エントロピー復号化回路。
【請求項７】
請求項１に記載のエントロピー復号化回路において、前記ビットストリームレジスタ装置は、第１ビットストリームレジスタ装置および第２ビットストリームレジスタ装置を有し、前記第１ビットストリームレジスタ装置は前記第１のエントロピー復号化処理に適用可能な前記ビットストリームデータを記録し、また前記第２ビットストリームレジスタ装置は前記第２エントロピー復号化処理に適用可能な前記ビットストリームデータを記録するものとした、エントロピー復号化回路。
【請求項８】
請求項７に記載のエントロピー復号化回路において、さらに、前記第１エントロピー復号化処理および前記第２エントロピー復号化処理に適用可能な前記ビットストリームデータを、前記符号化ストリームのヘッダ部分情報に従って外部メモリから時間的にインターリーブして交互に読み出し、それを前記第１ビットストリームレジスタ装置および前記第２のビットストリームレジスタ装置にそれぞれ記録するためのメモリ読み出し回路を具えた、エントロピー復号化回路。
【請求項９】
請求項１に記載のエントロピー復号化回路において、前記第２エントロピーデコーダは、制御信号を前記読み／書き制御装置に送信し、前記正規化係数を読み出すよう前記係数レジスタ装置を制御する、エントロピー復号化回路。
【請求項１０】
請求項１に記載のエントロピー復号化回路において、前記読み／書き制御回路は、適応型走査位置生成装置を有し、この適応型走査位置生成装置により、前記第１エントロピーデコーダによって出力された前記復号化順制御信号に基づいて前記適応型走査順を前記固定走査順に変換し、前記得られた位置に基づいて前記正規化係数を前記係数レジスタ装置にレジスタ記録し、また前記表示信号に基づいて前記適応型走査順を調整する、エントロピー復号化回路。
【請求項１１】
請求項１に記載のエントロピー復号化回路において、前記係数レジスタ装置は、係数書き込み装置および係数読み出し装置を有し、前記正規化係数を前記係数書き込み装置の前記得られた位置に記録し、前記係数書き込み装置に記録した内容を、一個のブロックの復号化が完了した後に前記係数読み出し装置内に一度に書き込むようにした、エントロピー復号化回路。
【請求項１２】
請求項１に記載のエントロピー復号化回路において、前記読み／書き制御回路は、前記適応型走査位置生成装置、第１アドレスレジスタ装置、および第２アドレスレジスタ装置を有し、前記適応型走査位置生成装置を使用して、前記第１エントロピーデコーダによって出力した前記復号化順序制御信号に基づいて前記適応型走査順を前記固定走査順に変換し、前記第１アドレスレジスタ装置に得られた複数位置の複数アドレスをレジスタ記録し、一個のブロックの前記復号化が完了した後に前記アドレスを前記第２アドレスレジスタ装置に書き込み、前記復号化順序制御信号に基づいて前記係数レジスタ装置に前記正規化係数をレジスタ記録し、また前記第２エントロピーデコーダによって入力された復号化順および前記第２アドレスレジスタ装置の内容に基づいて読み出し位置を制御するようにした、エントロピー復号化回路。
【請求項１３】
請求項１２に記載のエントロピー復号化回路において、前記正規化係数を得るために、前記第２エントロピーデコーダは、前記第２アドレスレジスタ装置をフィードバック制御するように前記制御信号を送信する、エントロピー復号化回路。
【請求項１４】
エントロピー復号化方法において、
第１ビットストリームデータおよび第２ビットストリームデータを時系列において交互に読み、またレジスタ記録するステップと、
第１エントロピー復号化処理を前記第１ビットストリームデータに対して行い、正規化係数、復号化順序制御信号、および前記正規化係数がゼロか否かを示す表示信号を生成するステップと、
前記復号化順序制御信号に基づいて適応型走査順を固定走査順に変換し、得られた位置に基づいて前記正規化係数をレジスタ記録し、また前記表示信号に基づいて前記適応型走査順を前記固定走査順に調整させるステップと、
前記固定走査順の位置に対応する前記正規化係数を読み出して、第２エントロピー復号化処理を行うステップと、
を有し、
前記第１エントロピー復号化処理および前記第２エントロピー復号化処理をパイプライン方式で行い、前記第１エントロピー復号化処理は、前記第２エントロピー復号化処理よりも、少なくとも１個のブロックを復号化する時間分だけ早いものとしたことを特徴とする、エントロピー復号化方法。
【請求項１５】
請求項１４に記載のエントロピー復号化方法において、さらに、正規化パラメータの値を調整し、該調整された正規化パラメータに基づいて前記第２エントロピー復号化処理を調整するために、１個のブロックにおける全ての非ゼロの前記正規化係数の数を前記表示信号に基づいて計算するステップを有するエントロピー復号化方法。
【請求項１６】
請求項１４に記載のエントロピー復号化方法において、前記ビットストリームデータは、ＨＤフォトフォーマットでの周波数モードに準拠した符号化ストリームビットデータとした、エントロピー復号化方法。
【請求項１７】
請求項１６に記載のエントロピー復号化方法において、前記第１エントロピー復号化処理および前記第２エントロピー復号化処理は、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化処理およびＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化処理とした、エントロピー復号化方法。
【請求項１８】
請求項１７に記載のエントロピー復号化方法において、前記第１エントロピー復号化処理および前記第２エントロピー復号化処理はＡＣ部分の係数を復号化することができ、前記ＨＤフォト標準でカスタマイズしたＹＣｏＣｇ色空間の画像は、前記ＡＣ部分の前記係数、ならびにＴＩＬＥ＿ＤＣエントロピー復号化処理およびＴＩＬＥ＿ＬＯＷＰＡＳＳエントロピー復号化処理によって復号化した係数に対する、逆予測、逆量子化、および第２段の逆重複変換を行うことによって得られるものとした、エントロピー復号化方法。
【請求項１９】
請求項１４に記載のエントロピー復号化方法において、前記第１ビットストリームデータおよび前記第２ビットストリームデータを時間的にインターリーブして交互に読む前記処理は、それぞれ前記第１ビットストリームデータおよび前記第２ビットストリームデータを、前記符号化ストリームデータのヘッダ部分情報に基づいて時間的にインターリーブして交互に読むステップを有する、エントロピー復号化方法。
【請求項２０】
請求項１４に記載のエントロピー復号化方法において、前記正規化係数をレジスタ記録する前記プロセスは、前記正規化係数を第１レジスタ装置の前記得られた位置にレジスタ記録し、また前記第１レジスタ装置にレジスタ記録した内容を１個のブロックの復号化を完了した後に第２レジスタ装置に書き込むステップを有する、エントロピー復号化方法。
【請求項２１】
請求項１４に記載のエントロピー復号化方法において、前記符号化順序制御信号に基づいて前記適応型走査順を前記固定走査順に変換したあと、得られた複数位置の複数アドレスを前記第１アドレスレジスタ装置にレジスタ記録し、前記アドレスを１個のブロックの復号化が完了した後に前記第２アドレスレジスタ装置に書き込み、また前記復号化順序制御信号に基づいて前記正規化係数を第３レジスタ装置に書き込み、前記アドレスに基づいて出力する、エントロピー復号化方法。
【請求項２２】
ＨＤフォトフォーマットでの周波数モードに準拠して符号化ストリームビットデータに対してＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化処理およびＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化処理を同時に行うのに適用可能なパイプライン方式でのエントロピー復号化方法において、
前記符号化ストリームビットデータを読み、それを前記第１ビットストリームデータおよび前記第２ビットストリームデータとしてレジスタ記録するステップであって、前記第１ビットストリームデータは、前記第２ビットストリームデータよりも、時間軸において少なくとも１個のブロックのエントロピー復号化サイクル分だけ早いものとした該ステップと、
前記ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化処理を前記第１ビットストリームデータに対して行い、正規化係数、復号化順序制御信号、および前記正規化係数がゼロか否かを示す表示信号を生成するステップと、
前記復号化順序制御信号に基づいて適応型走査順を固定走査順に変換し、得られた位置に基づいて前記正規化係数をレジスタ記録し、また前記表示信号に基づいて前記適応型走査順を前記固定走査順に調整させるステップと、および
前記固定走査順の前記位置に対応する前記正規化係数を読み出して、前記ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化処理を前記第２ビットストリームデータに対して行うステップと、
を有することを特徴とするエントロピー復号化方法。
【請求項２３】
請求項２２に記載のエントロピー復号化方法において、さらに、正規化パラメータの値を調整し、該調整された正規化パラメータに基づいて前記ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化処理を調整するために、１個のブロックにおける全ての非ゼロの正規化係数の数を前記表示信号に基づいて計算するステップを有するエントロピー復号化方法。
【請求項２４】
請求項２２に記載のエントロピー復号化方法において、前記ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化処理および前記ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化処理はＡＣ部分中の係数を復号化することができ、前記ＨＤフォト標準でカスタマイズしたＹＣｏＣｇ色空間の画像は、前記ＡＣ部分中の係数およびＴＩＬＥ＿ＤＣエントロピー復号化処理およびＴＩＬＥ＿ＬＯＷＰＡＳＳエントロピー復号化処理によって復号化した係数に対する、逆予測、逆量子化、および第２段の逆重複変換を行うことによって得られるものとした、エントロピー復号化方法。
【請求項２５】
請求項２２に記載のエントロピー復号化方法において、前記符号化ストリームビットデータを、前記符号化ストリームビットデータのヘッダ部分情報に基づいて時間的にインターリーブして交互にそれぞれ読み出す、エントロピー復号化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
１．発明の分野
本発明は、概して、データ処理デバイスおよびその動作方法、とくにＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳを同時に復号化できるエントロピー復号化回路およびその復号化方法に関する。
【背景技術】
【０００２】
２．関連技術の説明
一般の画像圧縮符号化処理において、ダウンサンプリングと色空間の変換は、主に変換および符号化圧縮した後に原画像データが符号化ストリームを生成することで行う。その後、重複変換（lapped transform:ＬＴ）を行う。続いて、量子化および係数予測を行って、符号化ブロックパターンを生成する。その後、適応型走査によってエントロピー符号化を行って、符号化ストリームを生成する。
【０００３】
圧縮符号化ストリームを原画像データに復号化する場合、符号化処理とは逆の復号化処理を符号化処理に対して行わなければならない。復号化処理は主に５つのステップを有する。図１につき説明すると、符号化ストリームデータを受信したあと、エントロピー復号化をステップ１１０で行う。その後、逆係数予測および逆量子化をステップ１２０で行う。続いて逆ＬＴをステップ１３０で行う。その後逆色空間変換をステップ１４０で行う。例としてＪＰＥＧ国際標準規格を考慮すると、まず、可変長復号化を符号化ストリームに対して行う。続いて、逆係数予測、逆量子化、および逆離散コサイン変換を、ＤＣ項の係数に対して行う。最後に、色空間をＹＣｂＣｒ色空間から所望の色空間に変換して、画像復号化を完了する。
【０００４】
マイクロソフト株式会社（米国）によって推進されたＨＤフォトフォーマットとして知られている新しい静止画圧縮フォーマットは、現在、ＪＰＥＧ国際標準における開発途上にあり、ＪＰＥＧ−ＸＲとして指定されている。ＨＤフォトフォーマットは、ＬＴを４×４ブロックの単位に対して使用して、独立したブロック変換に起因するブロック効果を低減するようにしている。まず、重複（オーバーラップ）フィルタ処理を、４×４ブロックの交点で４×４ブロックに対して行う。続いて、コア変換をこの４×４ブロックに対して行う。このオーバーラップフィルタ変換およびコア変換の双方は、リフティング構造を使用して、ロスがない可逆圧縮の可能性を保証する。
【０００５】
図２は、ＨＤフォトフォーマットに準拠したオーバーラップフィルタ変換およびコア変換のフローを示す線図的説明図である。その内容は特許文献１（「Reversible Overlap Operator for Efficient Lossless Data Compression」というタイトルの米国特許公開第２００６／０１３６８２号）または特許文献２（「Efficient Coding and Decoding of Transform Block」というタイトルの米国特許公開第２００７／００３６２２３号）に開示されている。双方共に上述のＨＤフォトフォーマットについて記載している。例えば、まず、図示の２次元（２−Ｄ)入力データをタイリング（タイル化）する。続いて、ＬＴ、例えば図に示す順方向のオーバーラップフィルタ変換をまず行って、独立したブロック変換に起因するブロック効果を低減するようにし、続いて、ブロック変換、すなわちＨＤフォトコア変換（ＰＣＴ）を元のタイリング（タイル化）したブロックに対して行って、１つのＤＣ係数および１５個のＡＣ係数を得る。さらに、ＨＤフォトフォーマットは２段変換を利用する。そのため、ＤＣ値を１個のブロックに集合し、つぎにオーバーラップフィルタ変換およびブロック変換を再度行う。
【特許文献１】米国特許出願公開第２００６／１３３６８２号明細書
【特許文献２】米国特許出願公開第２００７／０３６２２３号明細書
【０００６】
上述のオーバーラップフィルタ変換およびコア変換の双方は、リフティング構造を使用して、ロスのない可逆圧縮の可能性を保証するようにしている。リフティング構造の各ステップは、すべて完全に可逆的である。従って、ロスのない可逆圧縮変換の分野における信号を符号化処理に採用する場合、復号化時にまず逆コア変換を行い、続いて逆オーバーラップフィルタ変換を行う限りにおいては、元画像と完全に一致する画像を得ることができる。第１段のオーバーラップフィルタ変換および第２段のオーバーラップフィルタ変換を行うかどうかは、ＨＤフォトフォーマットでは任意に選択できる。圧縮ビットストリームは、得られたＤＣ係数およびＡＣ係数に対して量子化およびエントロピー符号化、続いてパケット化を行った後に得られる。
【０００７】
ＨＤフォト規格は、ＨＤフォト規格がより広範囲のピクセル値を容認し、またカスタマイズしたＹＣｏＣｇ色空間およびカスタマイズした２段ＬＴ操作および係数予測操作を採用しているため、従前のＪＰＥＧ国際標準とは完全に異なっている。図３は、主に、ＨＤフォトフォーマットによる２段変換の結果を示す。図３につき説明すると、エントロピー符号化の部分で、係数を変換後の位置に基づいて異なるタイプに分割することができる。例えば、ラベル３１０は第１段の変換後に得られた結果のマクロブロックを示し、ラベル３２０は前記第１段の変換後に得られた結果の全ＤＣ値を記したものである。続いて第２段の変換を行い、その結果をラベル３３０で表示されたＬＯＷＰＡＳＳブロックとして示す。変換全体の結果は、ＤＣ、ＬＯＷＰＡＳＳ、ＨＩＧＨＰＡＳＳ、およびＦＬＥＸＢＩＴＳから成る４個の異なるデータタイプに分割し、これらに基づいて符号化を行う。
【０００８】
図３Ａに示すように、変換、量子化、および係数予測後に得られる係数のマクロブロック３１０は１６個のタイルを含み、各タイルは４×４の係数を含む。これら係数は、１個のＴｉｌｅ＿ＤＣ係数および１５個のＡＣ係数から成る。これらＡＣ係数はＴｉｌｅ＿ＨＩＧＨＰＡＳＳ型およびＴｉｌｅ＿ＦＬＥＸＢＩＴＳ型の係数である。第１段の変換後、全てのＴｉｌｅｓ＿ＤＣをラベル３２０で示す４×４ブロックに集合する。ラベル３３０で示すタイルは、１個のＤＣ係数と図中にＬＰとマーク付けした残りの１５個のＴｉｌｅ＿ＬＯＷＰＡＳＳを含む。
【０００９】
係数の正規化操作およびこれに続く符号化を、Ｔｉｌｅ＿ＤＣ中の係数に対して行う。まず、正規化係数がゼロか否かに基づいて、符号化ブロックパターンを形成し、符号化を行う。続いて、カスタマイズした適応型可変長符号化を使用し、正規化された係数を符号化する。最後に、固定長符号化（ＦＬＣ）を使用して正規化による係数の残りのビットを符号化するが、前記ＦＬＣを係数の符号に対して行うかどうかは、その係数がゼロか否かによって決定する。
【００１０】
Ｔｉｌｅ＿ＬＯＷＰＡＳＳの符号化はＴｉｌｅ＿ＤＣの符号化と同様である。係数を正規化した後、まず４×４ブロック中の１５個の係数全てがゼロか否かに基づいて符号化ブロックパターンを形成し、符号化した後、正規化された係数を適応型走査順でランレングス（run-length）符号化に変換し、続いて適応型可変長符号化を行う。正規化の残りのビットは固定走査方式でのＦＬＣを使用して符号化する。非ゼロの係数が正規化後にゼロとなるとき、ＦＬＣを係数の符号に対しても行う。
【００１１】
Ｔｉｌｅ＿ＨＩＧＨＰＡＳＳおよびＴｉｌｅ＿ＦＬＥＸＢＩＴＳの符号化は、Ｔｉｌｅ＿ＬＯＷＰＡＳＳの符号化と同様である。同様に、ＡＣ係数を符号化する。Ｔｉｌｅ＿ＨＩＧＨＰＡＳＳにおけるストリームは、符号化ブロックパターンの符号および正規化された係数を含み、一方Ｔｉｌｅ＿ＦＬＥＸＢＩＴＳにおけるストリームは、正規化の残りのビットおよび幾つかの係数の符号に対して固定長符号を含んでいる。
【００１２】
ＨＤフォトフォーマットは、２種類の異なるストリームフォーマットを供給する。第１ストリームフォーマットは、主にマクロブロックの連続する連鎖に依存する従来の符号化と同一の空間モードである。Ｔｉｌｅ＿ＤＣおよびＴｉｌｅ＿ＬＯＷＰＡＳＳのストリーム、すなわち圧縮ビットストリームは、各マクロブロックのそれぞれにおける第１位置に存在する。続いて、４×４ブロック配列における各ブロック中のＴｉｌｅ＿ＨＩＧＨＰＡＳＳおよびＴｉｌｅ＿ＦＬＥＸＢＩＴＳ順に、符号を連鎖させる。
【００１３】
他のストリームフォーマットは、主にタイルの連続連鎖に依存する周波数モードである。マクロブロックの符号化順に基づいてタイルをそれぞれ符号化した後、４個の異なるタイプのタイルストリームを連鎖させる。周波数モードの復号化処理は、従来のＪＰＥＧ標準の処理とは異なる。
【００１４】
図３Ｂにつき説明すると、ＨＤフォト復号化のフローを示す。まず、図３Ｂ中のラベル３２０の逆変換の前に、４×４ブロックのＤＣ値を得るように、ＴＩＬＥ＿ＤＣに対してエントロピー復号化を行う。次にラベル３３０の逆変換の前に、４×４ブロック中のＬＰ値を得るようにＴＩＬＥ＿ＬＯＷＰＡＳＳのエントロピー復号化を行う。続いて、３１０とラベル付けしたマクロブロックにおける全４×４ブロック中のＡＣ値を得るように、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳの復号化を行い、これにより、エントロピー復号化操作を完了する。エントロピー復号化を完了した後、３１０とラベル付けしたマクロブロック中の全４×４ブロックのＤＣ値を得るように、逆係数予測および逆量子化、続いて第１段の逆ＬＴをラベル３２０の４×４ブロックに対して行う。続いて、逆係数予測および逆量子化後、第２段の逆ＬＴをＡＣ値ならびにＤＣ値に対して行う。最後に、色空間をカスタマイズしたＹＣｏＣｇ色空間から所望の色空間に変換し、ＨＤフォト復号化を完了する。
【００１５】
ＡＣ部分の係数は、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＥＬＥＸＢＩＴＳのエントロピー復号化を行う場合にのみ得られるため、ＨＤフォトエントロピー復号化はハードウェアで実装する。係数の第１ハーフビット、つまり正規化パラメータ（変数）に基づいて決定される正規化係数は、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳのエントロピー復号化を行うことでのみ得られる。係数の復号化を完了するためには、正規化パラメータ（変数）に基づいて決定される係数の第２ハーフビットを得るように、さらにＴＩＬＥ＿ＦＬＥＸＢＩＴＳのエントロピー復号化を行わなければならない。したがって、１個の係数に対して完全係数を得るためには、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳに加えてＴＩＬＥ＿ＦＬＥＸＢＩＴＳに対してもエントロピー復号化を行わなければならず、このことは必要な動作クロックを増大させる。
【発明の開示】
【００１６】
したがって、本発明は、周波数モードでのストリームビットデータに対して、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳのエントロピー復号化処理を同時に行うことができる復号化回路および復号化方法を得ることを目的としている。
【００１７】
本発明は、係数レジスタ装置、第１エントロピーデコーダ、読み／書き制御回路、および第２エントロピーデコーダを具えるエントロピー復号化回路を提供する。第１エントロピーデコーダは、第１エントロピー復号化処理を行うよう、復号化すべき第１ストリームを読み、その値を読み／書き制御回路により適応型走査順に係数レジスタ装置に書き込む。第２エントロピーデコーダは、復号化すべき第２ストリームを読み、その後正規化パラメータおよび正規化係数がゼロか否かに従って復号化処理を行う。一方、係数レジスタ装置における正規化係数は、読み／書き制御回路により固定走査順に読み出され、復号化操作が完了する。
【００１８】
本発明は、係数レジスタ装置、第１エントロピーデコーダ、読み／書き制御回路、および第２エントロピーデコーダを具える復号化回路を提供する。係数レジスタ装置は、レジスタ記録される係数の読み書きおよび記憶（レジスタ記録）を同時に行うことができる。第１エントロピーデコーダを使用して、第１エントロピー復号化処理を行い、正規化係数、復号化順序制御信号を復号化し、続いて正規化係数がゼロか否かを表示する表示信号を生成する。読み／書き制御回路を、第１エントロピーデコーダに接続し、この読み／書き制御回路により、第１エントロピーデコーダが出力した復号化順制御信号に基づいて適応型走査順を固定走査順に変換し、得られた位置に基づいて正規化係数をレジスタ記録し、そして表示信号に基づいて適応型走査順を調整する。第２エントロピーデコーダを正規化係数決定装置および読み／書き制御回路に接続し、この第２エントロピーデコーダは、正規化パラメータ（変数）および正規化係数決定装置が出力する正規化係数がゼロか否かを示す情報に基づいて第２エントロピー復号化処理を行い、そして読み／書き制御回路装置から固定走査順に従って正規化係数を読み出して係数の復号化を完了する。
【００１９】
上述の復号化回路は、さらに、正規化変数生成器を有し、この正規化変数生成器は、第１エントロピーデコーダに接続し、表示信号を受信し、またブロックにおける全ての非ゼロである正規化係数の数を見積もるように統計をとって、正規化パラメータ（変数）を調整し、また第２エントロピーデコーダが行う第２エントロピー復号化処理を調整するベースとして機能するようにする。
【００２０】
上述の復号化回路において、ビットストリームデータは、ＨＤフォトフォーマットにおける周波数モードに準拠した符号化ストリームビットデータとする。第１エントロピー復号化処理および第２エントロピー復号化処理は、それぞれＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化処理およびＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化処理とする。
【００２１】
上述の復号化回路において、第１エントロピー復号化処理および第２エントロピー復号化処理は、ＡＣ部分の係数を復号化できる。ＨＤフォト標準規格におけるカスタマイズしたＹＣｏＣｇ色空間の画像は、ＡＣ部分の係数とともに、ＴＩＬＥ＿ＤＣエントロピー復号化処理およびＴＩＬＥ＿ＬＯＷＰＡＳＳエントロピー復号化処理で復号化された係数に対して、逆予測、逆量子化、および２段の逆重複変換することで得られる。
【００２２】
本発明は、以下のステップを有するエントロピー復号化方法を提供する。まず、第１および第２のビットストリームデータを時間的にインターリーブして交互に読み、レジスタ記録する。次に、第１のエントロピー復号化処理を第１のビットストリームデータに対して行い、正規化係数、復号化順序制御信号、および正規化係数がゼロか否か示す表示信号を生成する。復号化順序制御信号に基づいて適応型走査順を固定走査順に変換した後、得られた位置に基づいて正規化係数をレジスタ記録し、表示信号に基づいて適応型走査順を調整する。固定走査順に対応する場所における正規化係数を読み出して、正規化パラメータおよび正規化係数がゼロか否かに基づいて第２エントロピー復号化処理を行う。
【００２３】
上述のエントロピー復号化方法はさらに、ブロックにおける全ての非ゼロである正規化係数の数を見積もるように表示信号に対して統計をとるステップを有し、これによって正規化変数を調整し、第２のエントロピー復号化プロセスを調整するためのベースとして機能させるようにする。
【００２４】
上述の復号化回路では、第１エントロピー復号化処理および第２エントロピー復号化処理は、ＡＣ部分の係数を復号化できる。ＨＤフォト標準規格におけるカスタマイズしたＹＣｏＣｇ色空間の画像は、逆予測、逆量子化、および第２段の逆ＬＴを、ＡＣ部分の係数とともに、ＴＩＬＥ＿ＤＣエントロピー復号化処理およびＴＩＬＥ＿ＬＯＷＰＡＳＳエントロピー復号化処理で復号化した係数に対して行うことで得られる。
【００２５】
本発明は、ＨＤフォトフォーマットにおける周波数モードに準拠して、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化処理およびＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化処理を符号化ストリームビットデータに対して同時に行うことが適用可能なパイプライン方式によるエントロピー復号化方法を提供する。この方法は、以下のステップを有する。符号化ストリームビットデータを読み、第１および第２のビットストリームデータとしてレジスタ記録する。第１ビットストリームデータは、第２ビットストリームデータよりも、時間軸で少なくとも１ブロックエントロピー復号化サイクル分だけ早いものとする。ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化処理を第１のビットストリームデータに対して行い、これにより、正規化係数、復号化順序制御信号、および正規化係数がゼロか否かを示す表示信号を生成する。復号化順序制御信号に基づいて適応型走査順を固定走査順に変換した後、得られた位置に基づいて正規化係数をレジスタ記録し、表示信号に基づいて適応型走査を調整する。固定走査順の位置に対応する正規化係数を読み出し、正規化パラメータ（変数）および正規化係数がゼロか否かに従って、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化処理を第２ビットストリームデータに対して行う。
【００２６】
上述のエントロピー復号化方法は、さらに、ブロックにおける全ての非ゼロである正規化係数の数を見積もるように表示信号に対して統計をとり、これにより、正規化パラメータ（変数）を調整し、またＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化処理を調整するベースとして機能させるようにする、ステップを有する。
【００２７】
上述のエントロピー復号化方法では、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化処理および、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化処理は、ＡＣ部分の係数を復号化できる。ＨＤフォト標準規格におけるカスタマイズしたＹＣｏＣｇ色空間の画像は、逆予測、逆量子化および２段のＬＴを、ＡＣパートの係数とともに、ＴＩＬＥ＿ＤＣエントロピー復号化処理およびＴＩＬＥ＿ＬＯＷＰＡＳＳエントロピー復号化処理復号化された係数に対して行うことで得られる。
【００２８】
本発明の上述したおよび他の目的、特徴ならびに利点を理解できるように、添付図面につき、好適な実施例を以下に詳細に説明する。
【００２９】
添付図面は、本発明をさらに理解できるようにするものであり、本明細書に組み込み、また本明細書の一部をなすものである。図面は本発明の実施例を示し、明細書と共に本発明の原理を説明するものである。
【実施例】
【００３０】
以下に、添付図面に示す、本発明の好適な実施例を詳細に説明する。同一または類似部分に言及する図面および説明では、できるだけ同一参照符号を使用する。
【００３１】
本発明においては、周波数モードにおけるストリームビットデータに対して、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化処理およびＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化処理を同時に行う。
【００３２】
ＨＤフォトフォーマットにおける符号化処理中に、ＨＤフォトフォーマットにおけるエントロピー符号化をハードウェアで実行する場合、ＨＤフォトフォーマットは１個の係数に対して正規化操作を行うため、その係数に関する限り、正規化された係数の他に、正規化の残りのビットに対しても符号化を行わなければならない。操作プロセス中、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳはＡＣ部分の全係数の符号化を担い、ＡＣ部分は画像全体の全係数の９０％以上を占め、ハードウェアによるＨＤフォトフォーマットにおけるエントロピー符号化中のクロックの大部分を消費する。
【００３３】
同様に、ＨＤフォトエントロピー符号化をハードウェアで実行するとき、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳのエントロピー復号化を行う場合にのみ、ＡＣ部分の係数が得られる。係数の第１ハーフビット、すなわち正規化変数に基づいて決定される正規化係数は、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳのエントロピー復号化を行うことによってのみ得られる。係数全体を復号化するためには、正規化パラメータに基づいて決定された係数の第２ハーフビットを得るように、さらにＴＩＬＥ＿ＦＬＥＸＢＩＴＳのエントロピー復号化を行わなければならない。したがって、１個の係数に対して、エントロピー復号化は、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳの他に、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳに対しても行わなければならない。ＡＣ部分の係数は画像全体の全係数の９０％以上を占めるため、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳのエントロピー復号化行った場合に限り、それらの係数を得ることができ、このことは、ハードウェアによるＨＤフォトエントロピー復号化においてクロックの大部分を消費する。
【００３４】
本発明は、ＨＤフォトフォーマットにおけるエントロピー復号化処理のためのＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳを同時に復号化することが可能なハードウェア・アーキテクチャを提供し、これによりハードウェア復号化に必要な動作クロック数を低減することができる。
【００３５】
ＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳは同一の係数を復号化するが、復号化中それらは異なる係数走査順を有し、また正規化後に生成される、異なるビットセグメントを担当するという違いがある。ＴＩＬＥ＿ＨＩＧＨＰＡＳＳは前部のセグメント、例えば最初の数ビットにおける最も重要なビット（ＭＳＢ）セグメントを担当する。ＴＩＬＥ＿ＦＬＥＸＢＩＴＳは後部のセグメント、例えば最後の数ビットの最も重要ではないビット（ＬＳＢ）セグメントを担当する。正規化後の結果は最初のビットセグメントおよび最後のビットセグメントから成る。
【００３６】
本発明は、復号化すべきストリームが周波数モードで連鎖状態に連続しているとき、ＨＤフォトエントロピー復号化のためのＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳを同時に復号化することが可能なハードウェア構造を提供し、これによりハードウェア復号化に必要な動作クロック数を低減することができる。
【００３７】
ＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳの復号化を同時に行うためには、以下の問題を解決しなければならない。
【００３８】
まず第１に、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳのエントロピー復号化に対して、符号の復号化を行うかどうかを決定するために、正規化パラメータに基づいて決定した係数の前部セグメントビットがゼロか否かを知らなければならない。したがって、１個の係数に対してＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化を最初に行う場合に限り、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化を行うことができる。
【００３９】
第２に、画像全体の符号化ストリーム中のＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳストリームの位置を同時に知らなければならない。
【００４０】
上述した第１の問題点の制限によって、まず、１個の係数に対してＴＩＬＥ＿ＨＩＧＨＰＡＳＳのエントロピー復号化を行う場合に限り、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳのエントロピー復号化を行うことができる。しかし、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳに対する係数位置の復号化順は異なる。ＴＩＬＥ＿ＨＩＧＨＰＡＳＳは適応型走査順であるのに対して、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳは固定走査順である。双方がそれらの復号化順に従って同時にエントロピー復号化操作を行うと、第１の問題点の制限を満足することが保証されず、復号化に失敗することになる。
【００４１】
さらに、第２の問題点に関しては、復号化すべきストリームが周波数モードで連鎖状態に連続しているとき、画像全体の符号化ストリーム中のＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳストリームの位置は、そのストリームのヘッダ部分から知ることができる。復号化すべきストリームが空間モードで連鎖状態に連続しているとき、画像全体の符号化ストリームにおけるＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳストリームの位置を知ることは困難である。
【００４２】
したがって、本発明においては、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳのエントロピー復号化処理を、ストリームビットデータに対して周波数モードで同時に行う。
【００４３】
本発明は係数レジスタ領域を設ける。ＴＩＬＥ＿ＨＩＧＨＰＡＳＳによって復号化される前部のセグメント係数を、まずレジスタ領域に書き込み、続いてＴＩＬＥ＿ＦＬＥＸＢＩＴＳのエントロピー復号化を行うために、前部のセグメント係数を十分に復号化した後に係数レジスタ領域から読み出しを行って、係数全体を復号化するようにする。
【００４４】
本発明は、さらに、適応型走査位置発生器を具える読み出し／書き込みコントローラを設け、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳが必要とする、係数の適正位置を知ることができるようにする。したがって、レジスタ領域における適正位置で前部のセグメント係数を読み出すことによって、第１の問題点を解決できる。一方、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳは、前部のセグメント係数に対して復号化操作の実行、およびそれらをレジスタ領域に書き込みを続行して、２個の同時エントロピー復号化を達成する。
【００４５】
ストリームビットデータに対してＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳのエントロピー復号化処理を周波数モードで同時に行うことが可能な本発明で提供するハードウェア・アーキテクチャを、特別な実施例につき以下に示す。
【００４６】
まず、図４につき説明すると、本発明の一実施例によるエントロピー復号化回路は、ＨＤフォト規格をサポート可能なエントロピー復号化回路である。このエントロピー復号化回路４００は、ビットストリームレジスタ装置４１０を有し、このビットストリームレジスタ装置４１０は、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳのストリームデータを同時に読み込み、記憶することができる。ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ４２０およびＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ４３０は、それぞれ信号４１２および信号４１４によりビットストリームデータを読み出す。
【００４７】
ここで、エントロピー復号化回路４００は以下のように動作する。まず、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ４２０は復号化すべき第１のストリームを読み込み、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化処理を行い、リードおよびライト制御回路（これ以降「読み／書き制御回路」と称する）により適応型走査順にそれを係数レジスタ装置４４３に書き込む。ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ４３０は、復号化すべき第２のストリームを読み込み、正規化パラメータおよび正規化された係数がゼロか否かに従って復号化処理を行う。一方、読み／書き制御回路４４０により係数レジスタ装置４４３中の正規化係数を固定走査順に読み出し、復号化操作が完了する。この実施例では、読み／書き制御回路４４０中に係数レジスタ装置４４３が配置されているが、以下に詳細に説明されるように、読み出し、または書き込み可能ないずれのメモリ中に構成されてもよいが、それらに制限されない。
【００４８】
ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ４２０は、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化処理を行うことが可能なデコーダである。ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ４２０によって復号化された正規化係数４２２（図に「Ｃｏｅｆｆ」と示す）および適応型走査方式の復号化順の制御信号４２４（図において「Ｉｎｄｅｘ＿０」と示す）は、読み／書き制御回路４４０に送信される。正規化係数がゼロか否かを示す情報（Ｎｏｒｍａｌｉｚｅｄ＿Ｃｏｅｆｆ  ｉｓ  ｚｅｒｏ）は、信号４２６により正規化パラメータ発生器４６０および読み／書き制御回路４４０に送信される。
【００４９】
読み／書き制御回路４４０は、適応型走査位置発生器４４１および係数レジスタ装置４４３を具える。適応型走査位置発生器４４１は、ＨＤフォト規格に準拠した走査位置発生器とする。書き込み中、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ４２０によって入力された適合型走査方式での復号化順を、固定走査位置に変換し、続いて係数レジスタ装置４４３に書き込み、また信号４２６によって得られる正規化係数がゼロか否かを表示する情報に基づいて適応型走査順を調整する。ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ４３０は、信号４４２により係数レジスタ装置４４３中に記憶されている係数データＣｏｅｆｆを読み込むことができ、また固定走査フォーマットデータの復号化順位置に基づいて係数を直接読み出すことができ、これにより、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化処理を行う。さらに、正規化係数決定装置４５０は、信号４４４により係数レジスタ装置４４３に格納されている係数データＣｏｅｆｆを取得する。
【００５０】
一方、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ４３０は、制御信号４３４（図中にＩｎｄｅｘ＿１で示す）を、固定走査順を読むための位置として読み／書き制御回路４４０に送信する。ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ４３０は、読み／書き制御回路４４０により、必要な係数および正規化係数がゼロか否かを表示する情報を読む。正規化係数を読み出し、元の係数を再構成し、信号４５２により正規化係数決定装置４５０によって正規化係数がゼロか否かを示す上述の情報が与えられる。設計では、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ４３０は、復号化のための同一のクロックにて係数再構成を同時に行うことができ、続いてその係数を読み出す必要がある。操作が単純な復号化の場合、正規化パラメータおよび正規化係数がゼロか否かの情報だけを知る必要がある。
【００５１】
正規化パラメータ生成装置４６０はＨＤフォト規格に準拠した正規化パラメータ生成装置である。この正規化パラメータ発生器４６０は、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ４２０によって出力された、正規化係数がゼロか否かを示す情報を受信し、１個のマクロブロック内における非ゼロである正規化係数の数に関する統計を取り、正規化パラメータを調整し、そしてＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ４３０に適正な正規化パラメータを入力する。ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ４３０は、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化を行うことができるデコーダであり、正規化パラメータ生成装置４６０によって出力された正規化パラメータ４６２に基づいて復号化を行う。信号４５２、すなわち正規化係数決定装置４５０によって出力された、係数がゼロか否かを表示する情報と共に、ビットストリームレジスタ装置４１０による信号４１４、により出力されたストリームデータに対して、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化を行う。係数レジスタ装置４４３によって読み出された係数データＣｏｅｆｆは、次に元の係数を再構成するために、信号４３２（図中にＣｏｅｆｆ＿ｏｕｔと示す）により出力される。
【００５２】
ＨＤフォト標準において、正規化パラメータはｉＭｏｄｅｌＢｉｔｓとして知られており、この標準で使用される復号化長を決定するパラメータを表す変数名であり、この変数名を本明細書では正規化パラメータと称する。このｉＭｏｄｅｌＢｉｔｓは、異なる係数位置に依存する６つの異なる値、例えばＤＣ、ＨＩＧＨＰＡＳＳ（ＨＰ）、ＬＯＷＰＡＳＳ（ＬＰ）、およびＹまたはＵ、Ｖを有する。その値は、１個のマクロブロック内における６個の異なる位置にてゼロであるような正規化係数の数に基づいて動的に調整することができる（全てのマクロブロックの符号化／復号化の後に一回だけ）。調整方式は以下に詳細に紹介する。
【００５３】
周波数モードでのＨＤフォト符号化ストリームビットデータによる上述のアーキテクチャにおいて、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳ部分のストリームをエントロピーデコーダ４００に入力し、ＡＣ部分の係数を復号化する。ＴＩＬＥ＿ＤＣおよびＴＩＬＥ＿ＬＯＷＰＡＳＳによって復号化した係数と共にＡＣ部分の係数に対して逆予測、逆量子化、および２段の逆ＬＴを行うことで、ＨＤフォト標準におけるカスタマイズしたＹＣｏＣｇ色空間の画像を得ることができる。続いてＹＣｏＣｇ色空間を適切な色空間に変換し、ＨＤフォト標準に基づく画像復号化を完了する。
【００５４】
適正位置にてＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳのストリームをメモリから時間的にインターリーブして交互に読み出し、復号化に利用するためにそれらをビットストリームレジスタ装置４１０に書き込むメモリ読み出し回路を、上述のアーキテクチャに追加することもできる。
【００５５】
図５につき説明すると、本発明の実施例によるＨＤフォト規格をサポートするエントロピー復号化アーキテクチャの詳細な回路を示す。エントロピー復号化回路５００は、記憶デバイス５０１に接続したメモリ読み出し回路５０３を具える。このビットストリームのデータを、それぞれ、マルチプレクサ５０５により、ビットストリームレジスタ装置５１０内部のＴＩＬＥ＿ＨＩＧＨＰＡＳＳビットストリームレジスタ装置５１１、およびＴＩＬＥ＿ＦＬＥＸＢＩＴＳビットストリームレジスタ装置５１３に伝送する。さらに、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ５２０およびＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ置５３０は、信号５１２および信号５１４により、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳビットストリームレジスタ装置５１１およびＴＩＬＥ＿ＦＬＥＸＢＩＴＳビットストリームレジスタ装置５１３にそれぞれ接続し、ビットストリームデータを読み込む。読み／書き制御回路５４０を、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ５２０およびＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ５３０に接続する。読み／書き制御回路５４０は、適応型走査位置生成装置５４１、係数書き込みレジスタ装置５４３、および係数読み出しレジスタ装置５４５を具える。さらに、エントロピーデコーダ５００は、それぞれ読み／書き制御回路５４０およびＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ５２０に接続した、正規化係数決定装置５５０および正規化パラメータ生成装置５６０を具える。
【００５６】
このエントロピーデコーダ５００を以下に詳細に説明する。
【００５７】
まず、メモリ読み出し回路５０３は、記憶デバイス５０１に記憶したデータを時間的にインターリーブして交互に読むことが可能な読み出し回路である。記憶デバイス５０１は、例えば動的ランダムアクセスメモリ（ＤＲＡＭ）とする。メモリ読み出し回路５０３は、記憶デバイス５０１に記憶したビットストリームデータに対して、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳまたはＴＩＬＥ＿ＦＬＥＸＢＩＴＳのストリーム内容を時間的にインターリーブして交互に読み出し、それをマルチプレクサ５０５によりＴＩＬＥ＿ＨＩＧＨＰＡＳＳビットストリームレジスタ装置５１１およびＴＩＬＥ＿ＦＬＥＸＢＩＴＳビットストリームレジスタ装置５１３それぞれに送信し、レジスタ入力する。
【００５８】
ビットストリームレジスタ装置５１０は、２個の符号化ストリームを同時に読み出すことが可能なストリームバッファ領域であり、２個の静的ランダムアクセスメモリ（ＳＲＡＭ）として実装することができ、一方はＴＩＬＥ＿ＨＩＧＨＰＡＳＳストリームを記憶するためのもの、そして他方はＴＩＬＥ＿ＦＬＥＸＢＩＴＳストリームを記憶するためのものであり、つまり図示のＴＩＬＥ＿ＨＩＧＨＰＡＳＳビットストリームレジスタ装置５１１およびＴＩＬＥ＿ＦＬＥＸＢＩＴＳビットストリームレジスタ装置５１３である。
【００５９】
ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ５２０は、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化処理を行うことが可能な復号化装置である。ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ５２０によって復号化される正規化係数５２２（図中に「Ｎｏｒｍａｌｉｚｅｄ＿Ｃｏｅｆｆ」と示す）は、読み／書き制御回路５４０の係数書き込み装置５４３に送信される。適応型走査方式の復号化順の制御信号５２４（図中に「Ｉｎｄｅｘ＿０」で示す）を、適応型走査位置生成装置５４１に送信する。また、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ５２０は、さらに、正規化係数がゼロか否かを示す情報（Ｎｏｒｍａｌｉｚｅｄ＿Ｃｏｅｆｆはゼロ）を、信号５２６により正規化パラメータ生成装置５６０および適応型走査位置生成装置５４１に送信する。
【００６０】
適応型走査位置生成装置５４１は、ＨＤフォト規格に準拠した走査位置生成装置である。書き込み中、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ５２０によって入力された復号化（適応型走査）順が固定走査位置に変換した後、その位置に従って正規化係数５２２が係数書き込み装置５４３に書き込まれ、信号５２６によって得られる正規化係数がゼロか否か示す情報に従って、適応型走査順が調整される。１個のブロックの復号化が完了した後、係数書き込み装置５４３の内容は、係数読み出し装置５４５に一度に書き込まれる。
【００６１】
一方、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ５３０は、信号５４２である読まれた正規化係数と共に、固定走査順に制御信号５３４を係数読み出しレジスタ装置５４５に送信する。ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ５３０は、制御信号５３４により復号化順を係数読み出し装置５４５に送信し、信号５４２により正規化係数Ｎｏｒｍａｌｉｚｅｄ＿Ｃｏｅｆｆを読み出す。係数書き込みレジスタ装置５４３および係数読み出しレジスタ装置５４５中の係数は、読まれる係数よりも書かれる係数が１ブロック早い、異なるブロックの係数である。書き込み完了後、係数書き込み装置５４３の内容は、係数読み出し装置５４５に一度に書き込まれる。その後、係数書き込み装置５４３は、新しいブロックの係数を書き込み続けるとともに、係数読み出し装置５４５の内容を、読み出しのためにＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ５３０に送信し、もはや変更されない。
【００６２】
上述のアーキテクチャは、同時に読み書き可能な係数バッファ領域を形成するために、係数書き込み装置５４３および係数読み出し装置５４５を使用する。正規化係数Ｎｏｒｍａｌｉｚｅｄ＿Ｃｏｅｆｆを書き込むために、係数書き込み装置５４３は、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ５２０のためのレジスタとして実装することができる。一ブロックの復号化が完了するとき、係数書き込み装置５４３の内容を係数読み出し装置５４５に書き込む。ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ５３０の読み出しを同時に行うために、マルチプレクサと組み合わせたレジスタとして、係数読み出し装置５４５を実装することができる。
【００６３】
正規化パラメータ生成装置５６０は、ＨＤフォト標準に準拠した正規化パラメータ生成装置とし、この装置はＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ５２０によって出力された正規化係数がゼロか否か示す情報を受け取り、１個のマクロブロックにおける非ゼロである正規化係数の数の統計を取り、正規化パラメータを調整し、そしてＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ５３０での適正な正規化パラメータを入力する。
【００６４】
ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ５３０は、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化を行うことが可能なデコーダとし、このデコーダは正規化パラメータ生成装置５６０によって出力された正規化パラメータ５６２に基づいて復号化する。ＴＩＬＥ＿ＦＬＥＸＢＩＴＳビットストリームレジスタ装置５１３によって出力された信号５１４、および信号５５２、つまり正規化係数決定装置５５０によって出力された、係数がゼロか否かを示している情報により、ストリームデータに対して、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化を行う。正規化係数Ｎｏｒｍａｌｉｚｅｄ＿Ｃｏｅｆｆを係数読み出し装置５４５によって読み出し、元の係数を再構成し、信号５３２（図にＣｏｅｆｆ＿ｄｅｃで示す）により出力する。
【００６５】
正規化係数決定装置５５０は、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳの要求に基づいて読み出された正規化係数がゼロか否かを表示する情報を生成することが可能な回路である。正規化係数決定装置５５０は、係数読み出し装置５４５によって読み出された正規化係数Ｎｏｒｍａｌｉｚｅｄ＿Ｃｏｅｆｆを入力し、論理回路を使用して係数がゼロか否かを決定する。
【００６６】
一実施例による上述したエントロピー復号化回路５００のエントロピー復号化のフローを以下に説明する。まず、ＨＤフォト標準の周波数モードに従ってＴＩＬＥ＿ＤＣおよびＴＩＬＥ＿ＬＯＷＰＡＳＳエントロピー復号化を符号化ストリームに対して行い、低周波数部分中の係数を取得する。
【００６７】
続いて、メモリ読み出し回路５０３を使用して、メモリ中のＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳストリームを時間的にインターリーブして交互に読み、それをビットストリームレジスタ装置５１０におけるビットストリームレジスタ装置５１１および５１３に書き込む。続いて、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー符号化装置５２０を使用して、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化を行う。第１ブロックを復号化した後、読み／書き制御回路５４０により、復号化ストリームを係数書き込み装置５４３における適正位置に書き込む。続いて、係数書き込み装置５４３のデータを係数読み出し装置５４５に一度に書き込む。
【００６８】
続いて、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ５２０およびＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ５３０が同時にエントロピー復号化操作を行う。ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ５２０が次のブロックのＴＩＬＥ＿ＨＩＧＨＰＡＳＳ復号化を行っているとき、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ５３０は、係数読み出し装置５４５、正規化係数決定装置５５０、および正規化パラメータ生成装置５６０の入力からストリームデータを読み出し、ビットストリームレジスタ装置５１０におけるビットストリームレジスタ装置５１３からのストリームデータを読み出して、第１ブロックの復号化操作を同時に行い、最終的に完全に復号化された係数を最終的に書き出すことができる。
【００６９】
ＹＣｏＣｇ色空間で規定される画像は、この実施例において復号化されたＡＣ部分の係数および低周波部分中の前回の係数に対して行われた逆予測、逆量子化、および逆変換により得られる。続いて、色空間変換を行って、ＨＤフォト画像復号化が完了する。
【００７０】
図６につき説明するが、この図は、上述した読み／書き制御回路５４０の一実施例の回路ブロックを示す線図的説明図である。ＨＤフォト標準においては、符号化（または復号化）順に従って１つずつ、適応型走査位置を調整する。１個の係数の符号化（または復号化）の際に、正規化係数がゼロか否かに基づいて、適応型走査順の全体を調整する。したがって、図に示すように、ＨＤフォト標準に準拠した適応型走査位置生成装置は、正規化係数がゼロか否かを示している情報を必要とする。
【００７１】
したがって、適応型走査位置生成装置５４１は、信号５４４により係数書き込み装置５４３に送信される対応のアドレス信号Ａｄｄｒ＿０を生成するために、正規化係数がゼロか否か（Ｎｏｒｍａｌｉｚｅｄ＿Ｃｏｅｆｆ  ｉｓ  ｚｅｒｏ）を示す復号化順序制御信号５２４および信号５２６を受信する。係数書き込み装置５４３は、アドレス信号Ａｄｄｒ＿０による対応する位置において、受信した正規化係数５２２（Ｎｏｒｍａｌｉｚｅｄ＿Ｃｏｅｆｆ）を記憶する。続いて、１個のブロックの復号化が完了した後、マルチポート送信ライン５４６により、係数書き込み装置５４３の内容を係数読み出し装置５４５に一度に書き込む。
【００７２】
この処理における書き込み中に、係数を変換された位置に書き込む。このようにして、復号化順を読み出し中に変換する必要がなくなる。復号化順を位置として取り扱うことによって、必要な係数を読み出すことができる（すなわち、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳの走査順は左から右、および上から下へと固定されているからである）。係数レジスタ領域は、レジスタから成る２つのバッファとして実装することができる。一方のバッファは書き込みを許容し、また、所定量の内容で満たされたとき、び読み出しを行うためその内容を再び第２のバッファに送信することができる。
【００７３】
図７につき説明すると、図７は、上述した読み／書き制御回路５４０の他の実施例における回路ブロック示す線図的説明図である。このアーキテクチャは、走査順を書き込み中にレジスタ記録し、続いて読み出し中にレジスタ記録した走査位置を比較することにより適正読み出し位置に変換することによって読み出す点で、図６のものとは異なっている。その２つのアーキテクチャは順序が異なっており、このことを以下に詳細に説明する。
【００７４】
適応型走査位置生成装置５４１は、正規化係数がゼロか否か（Ｎｏｒｍａｌｉｚｅｄ＿Ｃｏｅｆｆ  ｉｓ  ｚｅｒｏ）を示す復号化順序制御信号５２４および信号５２６を受信して、信号５４４によりアドレスレジスタ装置５４７に伝送される対応するアドレス信号Ａｄｄｒ＿０を生成する。１個のブロックの復号化が完了した後、マルチポート送信ライン５４８を経て、ブロック全体の対応アドレスデータをアドレスレジスタ装置５４９に送信する。さらに、係数書き込み装置５４３は、受信した正規化係数５２２（Ｎｏｒｍａｌｉｚｅｄ＿Ｃｏｅｆｆ）をアドレス信号Ｉｎｄｅｘ＿０（復号化順）に基づく対応位置に記憶する。続いて１個のブロックの復号化が完了した後、係数書き込み装置５４３の内容を、マルチポート送信ライン５４６を経て係数読み出し装置５４５に一度に書き込む。読み出し中に、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化装置５３０は制御信号５３４（図にＩｎｄｅｘ＿１と示す）をアドレスレジスタ装置５４９に送信する。制御信号５３４に従ってアドレスレジスタ装置５４９から適正読み出し位置に変換するように、レジスタ記録した走査位置を比較する。読み出されるアドレス信号Ａｄｄｒ＿１を、適正データを得るために係数読み出し装置５４５に送信する。
【００７５】
ＨＤフォト標準では、符号化（すなわち、復号化）順に基づいて、適応型走査位置を１個ずつ調整する。したがって、適応型走査位置は、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳ復号化中も、依然として更新しなければならない（すなわち、これは、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳ復号化順はＴＩＬＥ＿ＨＩＧＨＰＡＳＳ復号化順とは異なるからである）。しかし、走査順は、レジスタ記録するが、読み出しを行うまでは、変換しない。したがって、書き込みは、復号化順に基づいて行い、またこの走査順をレジスタ記録する。読み出し中に、レジスタ記録した走査位置と比較することによって、適正読み出し位置に変換し、続いて読み出す。係数レジスタ領域を、レジスタから成る２個のバッファで実装することができる。一方のバッファは書き込みを許容し、所定量の内容で満たされたとき、再びその内容を読み出しのための第２のバッファに送信する。
【００７６】
エントロピー復号化回路５００の上述のアーキテクチャにおいて、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳ復号化はＴＩＬＥ＿ＨＩＧＨＰＡＳＳによって復号化された結果の一部に頼らなければならないため、これら２個の要素による同一ブロックのエントロピー復号化を行うための順序は、依然として時間差を持たざるを得ず、したがって、パイプライン構造を形成する。図８につき説明すると、この図は、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳによる、１個のブロックを使用したパイプライン処理のフローを示す。図に明示するように、時間軸におけるパイプライン遅延によって、１６個のブロックを復号化するのに必要な全クロック数は、１７ブロックを処理する時間となる。例えば、図中にマーク付けした１６ブロック８０１〜８１６を使用して、ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化を行うとともに、他の１６ブロック８２１〜８３６を使用して、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化を行う。すなわち、ブロック８４１がＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピー復号化を行っているときに、パイプライン中で１クロックサイクル遅延した他のブロック８４２が、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピー復号化を行っている。これら２つの処理を同時に行う。
【００７７】
図９につき説明すると、この図は、ＨＤフォト標準における正規化パラメータの更新フローを示す線図的説明図である。ＨＤフォト標準では、正規化パラメータは異なる係数位置に基づく６個の異なる値（ＤＣ、ＨＰ、およびＬＰ）およびＹまたはＵ、Ｖを有する。その値は、（全マクロブロックの符号化／復号化後に一度だけ）１個のマクロブロック中における６個の異なる位置でゼロとなる、正規化された係数の数に基づいて動的に調整することができる。図示のように、１個のマクロブロック（ＭＢ）の符号化または復号化（例えばステップ９１０において）が完了した後、このブロック中における非ゼロの正規化係数を統計によって計算する（例えばステップ９２０において）。ゼロである正規化係数の数が極めて大きい場合、正規化パラメータの値を増大させて、正規化係数をより小さくし、また、ゼロである正規化係数の数を増加させ、その係数の数を適正値に維持する、すなわちｉＭｏｄｅｌＢｉｔｓの値を更新する必要がある。
【００７８】
例示的な事例を示す。ＨＩＧＨＰＡＳＳ（ＨＰ）におけるＹが使用する元の正規化パラメータをゼロとすると、ＴＩＬＥ＿ＦＬＥＸＢＩＴＳにおける固定符号長（ＦＬＣ）はゼロであり、ステータス値（足し合わされた変数）もまた０となる。しかし、１個のマクロブロックの符号化後、この部分における２４０個の非ゼロの正規化係数が得られる。調整後、次のマクロブロックのＨＰにおけるＹの正規化パラメータを１に変更し、ステータス値を０とする。本発明の基本的な精神は、ゼロである正規化係数の数が極めて大きいとき、正規化パラメータの値を増加させ、正規化係数を小さくし、ゼロである正規化係数の数が増加して、その係数の数を適正値に維持するようにする必要がある。ＴＩＬＥ＿ＦＬＥＸＢＩＴＳにおける上述したＦＬＣ長に対するＪＰＥＧ−ＸＲ画像符号化規格を参照されたい。
【００７９】
当業者にとって、本発明の範囲または精神から離れることなく、本発明の構造に対して様々な変更および改変が可能であることは明らかである。上述の点を考慮し、本発明は、特許請求の範囲およびそれらと等価なものの範囲に入る本発明の変更および改変をカバーすることを意図するものである。
【図面の簡単な説明】
【００８０】
【図１】従来の符号化ストリームに対する復号化操作のフローを示す線図的説明図である。
【図２】ＨＤフォトフォーマットによる重複フィルタ変換およびコア変換のフローを示す線図的説明図である。
【図３Ａ】ＨＤフォトフォーマットによって行った２段符号化および復号化変換の結果を示す線図的説明図である。
【図３Ｂ】ＨＤフォトフォーマットによって行った２段符号化および復号化変換の結果の線図的説明図である。
【図４】本発明の一実施例によるＨＤフォト仕様を支援することができるエントロピー復号化回路図である。
【図５】本発明の一実施例による、ＨＤフォト規格を支援するエントロピー復号化アーキテクチャの詳細な回路図である。
【図６】読み／書き制御回路の一実施例の回路ブロックを示す線図的説明図である。
【図７】読み／書き制御回路の他の実施例における回路ブロックを示す線図的説明図である。
【図８】ＴＩＬＥ＿ＨＩＧＨＰＡＳＳおよびＴＩＬＥ＿ＦＬＥＸＢＩＴＳによるパイプライン処理のフローを各１個のブロックで示した線図的説明図である。
【図９】ＨＤフォト標準における正規化パラメータの更新のフローを示した線図的説明図である。
【符号の説明】
【００８１】
４００  エントロピー復号化回路
４１０  ビットストリームレジスタ装置
４１２  信号  
４１４  信号  
４２０  ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ
４２２  正規化係数
４２４  制御信号
４２６  信号
４３０  ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ
４３２  信号
４３４  制御信号
４４０  読み／書き制御回路
４４１  適応型走査位置生成装置
４４２  信号
４４３  係数レジスタ装置
４４４  信号
４５０  正規化係数決定装置
４５２  信号
４６０  正規化パラメータ決定装置
４６２  正規化パラメータ
５００  エントロピー復号化回路
５０１  ストーレジデバイス
５０３  メモリ読み出し回路
５０５  マルチプレクサ
５１０  ビットストリームレジスタ装置
５１１  ＴＩＬＥ＿ＨＩＧＨＰＡＳＳビットストリームレジスタ装置
５１２  信号
５１３  ＴＩＬＥ＿ＦＬＥＸＢＩＴＳビットストリームレジスタ装置
５１４  信号
５２０  ＴＩＬＥ＿ＨＩＧＨＰＡＳＳエントロピーデコーダ
５２２  正規化係数
５２４  制御信号
５２６  信号
５３０  ＴＩＬＥ＿ＦＬＥＸＢＩＴＳエントロピーデコーダ
５３２  信号
５３４  制御信号
５４０  読み／書き制御回路
５４１  適応型走査位置生成装置
５４２  信号
５４３  係数書き込みレジスタ装置
５４４  信号
５４５  係数読み出しレジスタ装置
５４６  マルチポート送信線
５４７  アドレスレジスタ装置
５４８  マルチポート送信線
５４９  アドレスレジスタ装置
５５０  正規化係数決定装置
５５２  信号
５６０  正規化パラメータ生成装置
５６２  正規化変数
【図１】
0004782181.tif 000002
【図２】
0004782181.tif 000003
【図３Ａ】
0004782181.tif 000004
【図３Ｂ】
0004782181.tif 000005
【図４】
0004782181.tif 000006
【図５】
0004782181.tif 000007
【図６】
0004782181.tif 000008
【図７】
0004782181.tif 000009
【図８】
0004782181.tif 000010
【図９】
0004782181.tif 000011