(57)【特許請求の範囲】
【請求項１】
アナログ入力信号をデジタル化し且つ１個又はそれ以上の変換サイクルにおいてデジタル出力データを供給するデータ変換器（１０）において、
第一及び第二論理状態を持っているデータ変換診断ビット（３８）を発生する論理回路（２８）を有しており、該データ変換診断ビットは変換サイクルが完了した場合で且つ該変換サイクルからのデジタル出力データが読取られた場合に１つの論理状態から他方の論理状態へトグル動作し、該データ変換診断ビットは変換サイクルが完了していない場合又は前のデジタル出力データの読取が行われていない場合には同一の論理状態に留まる、
データ変換器。
【請求項２】
請求項１において、更に、デジタル化した出力データを格納するためのデータレジスタを有しており、該データレジスタは、Ｎビット以下でデジタル出力データを格納するためのＮビットデジタル出力データフィールド（１００）を有しており、該データ変換診断ビットは、デジタル出力データを格納するためにデジタル出力データフィールドのＮ−１以下のビットが使用される場合にＮビットデジタル出力データフィールドの最小桁ビット（Ｄ０）に格納されるデータ変換器。
【請求項３】
請求項１において、該データ変換診断ビットは第一変換サイクルが完了され且つ第一変換サイクルからのデジタル出力データが読取られた後の第二変換サイクルにおいて一方の論理状態から他方の論理状態へトグル動作し、第二変換サイクルは第一変換サイクルに続いているデータ変換器。
【請求項４】
請求項１において、論理回路（５０）が、
正の電源電圧へ結合されているデータ入力端子（６４）と、変換サイクルの完了を表わす第一信号［Ｃｏｎｖ Ｄｏｎｅ］を受取るべく結合されているクロック入力端子（６２）と、データ変換器からのデジタル出力データの読取を表わす第二信号を受取るべく結合されているリセット端子（６０）と、第一出力信号［ＤＡＶｐｒｉｍｅ］を供給する非反転出力端子（６６）とを具備している第一Ｄフリップフロップ（Ｕ１）、及び
その反転出力端子へ接続されているデータ入力端子（６８）と、第一出力信号［ＤＡＶｐｒｉｍｅ］を受取るべく結合されているクロック入力端子（６６）と、データ変換器のリセット状態を表わす第三信号を受取るべく結合されているリセット端子（５６）と、データ変換診断ビットである第二出力信号を供給する非反転出力端子（７０）とを具備している第二Ｄフリップフロップ（Ｕ２）、
を有しているデータ変換器。
【請求項５】
請求項４において、該論理回路が、更に、
パワー・オン・リセット状態を表わす第一入力信号（５２）とデータ変換器の動作モード変換条件を表わす第二入力信号（５４）との間で論理ＯＲ機能を与える第一論理ゲート（Ｕ３）であって、第三信号である出力信号（５６）を供給し且つ第二Ｄフリップフロップのリセット端子へ結合されている第一論理ゲート（Ｕ３）、及び
第一論理ゲートの出力信号とデータ変換器からのデジタル出力データの読取を表わす第四信号［Ｒｅａｄ Ｄｏｎｅ］との間の論理ＯＲ機能を与える第二論理ゲート（Ｕ４）であって、第二信号である出力信号（６０）を供給し且つ第一Ｄフリップフロップのリセット端子へ結合されている第二論理ゲート（Ｕ４）、
を有しているデータ変換器。
【請求項６】
請求項２において、更に、アナログ入力信号をデジタル化するためのデータ変換回路及びデジタル出力データを出力するためのデータインターフェース回路を有しているデータ変換器。
【請求項７】
請求項６において、該データインターフェース回路がシリアルデータインターフェース（２０）を有しているデータ変換器。
【請求項８】
請求項１において、該アナログ入力信号が温度を表わす信号を有しており且つ該デジタル化された出力データが測定された温度データを有しているデータ変換器。
【請求項９】
請求項１において、該アナログ入力信号が圧力を表わす信号を有しており且つ該デジタル化された出力データが測定された圧力データを有しているデータ変換器。
【請求項１０】
アナログ入力信号をデジタル化し且つ１個又はそれ以上の変換サイクルにおいてデジタル出力データを供給するデータ変換器（１０）における方法において、
第一及び第二論理状態を持っているデータ変換診断ビットを供給し、
変換サイクルが完了された場合で且つ該変換サイクルからのデジタル出力データが読取られた場合に一方の論理状態から他方の論理状態へ該データ変換診断ビットをトグル動作させ、
変換サイクルが完了されていない場合又は前のデジタル出力データの読取が行われていない場合に該データ変換診断ビットを同一の論理状態に保持する、
ことを包含している方法。
【請求項１１】
請求項１０において、更に、
Ｎビット以下でデジタル出力データを格納するためのＮビットデジタル出力データフィールド（１００）を包含しているデータレジスタを供給し、
該デジタル出力データを格納するためにデジタル出力データフィールドのＮ−１ビット以下が使用される場合にデータ変換診断ビットをＮビットデジタル出力データフィールドの最小桁ビット（Ｄ０）内に格納する、
ことを包含している方法。
【請求項１２】
請求項１１において、更に、
シリアルデータインターフェースを使用してＮビットデジタル出力データフィールド内に格納されているデータ変換診断ビット及びデジタル出力データを出力する、
ことを包含している方法。
【請求項１３】
請求項１０において、変換サイクルが完了されている場合で且つ該変換サイクルからのデジタル出力データが読取られている場合に一方の論理状態から他方の論理状態へデータ変換診断ビットをトグル動作させる場合に、
第一変換サイクルが完了されており且つ第一変換サイクルからのデジタル出力データが読取られた後の第二変換サイクルにおいて一方の論理状態から他方の論理状態へデータ変換診断ビットをトグル動作させ、第二変換サイクルが第一変換サイクルに続くものである、ことを包含している方法。
【請求項１４】
請求項１０において、該アナログ入力信号が温度を表わす信号を有しており且つ該デジタル化した出力データが測定された温度データを有している方法。
【請求項１５】
請求項１０において、該アナログ入力信号が圧力を表わす信号を有しており且つ該デジタル化した出力データが特定した圧力データを有している方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は２００７年５月８日付で出願した米国仮特許出願第６０／９１６，７９８号の優先権を主張するものであり、それは同一の発明者によるものであり、その出願の全体を引用によりここに取込む。
【０００２】
本発明はデータ変換器に関するものであって、更に詳細には、新たなデータ変換の完了及び新たな変換データが読取られたことを表わすデータ変換器内に組込まれているデータ変換診断ビットに関するものである。
【背景技術】
【０００３】
データ変換器はアナログ・デジタル変換器、圧力センサー及び温度センサーを包含している。データ変換器は自動車や飛行機等の敏感な適用例において適用されている。データ変換器は、しばしば、エンジンの動作パラメータ等のシステムの動作に関連するデータを検知するために使用される。これらの適用例は、安全性を確保するためにデータ変換器からの高い信頼性及び精度を必要とする。
【０００４】
殆どのデータ変換器はアナログデータ供給源をサンプルし且つそのデータをデジタル化すべく動作する。デジタル化されたデータはマイクロプロセッサ等のデータ変換器外部の装置によって読み出されるためにデータレジスタ内に格納される。殆どのデータ変換器は外部装置と通信するためにシリアルデータインターフェースを使用する。一般的に、シリアルデータインターフェースは３本の信号線、即ちチップセレクト、クロック及び双方向シリアルＩ／Ｏデータを包含している。シリアルペリフェラルインターフェース（ＳＰＩ）は１つのタイプのシリアルデータインターフェースである。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
データ変換器の１つの問題は、シリアルデータインターフェースが使用される場合に、データ変換器の健全性に関して外部世界へ制限された情報が供給されるに過ぎないということである。シリアルデータインターフェースが使用される場合には、そのシリアルデータインターフェースはデータ変換器のデータレジスタ内に格納されているデータを読取るために使用される。シリアルデータインターフェースについてマイクロプロセッサが行うことが可能な全てはデータレジスタ内に格納されているデータを読取ることであるので、データ変換器が機能しているか否かを知得することはしばしば不可能である。データ変換器が機能を停止してしまったために格納されているデータが古いデータである場合がある。例えば、温度センサーが機能障害を発生している場合があるが、マイクロプロセッサはその温度センサーが最早動作していないことを知得すること無しに、データレジスタから同一のデータを読取り続ける場合がある。
【０００６】
データ変換器におけるシリアルデータインターフェースの使用は、データ変換器が機能障害を起こす場合であってもデータインターフェースは動作し続け、従って、そのデータが実際に日付が付けられているか又は不良である場合にデータが良好であるものと仮定してマイクロプロセッサがデータの読取を維持するという欠点を有している。この状態は自動車又は飛行機等の敏感な適用例においては望ましいことではなく、何故ならば、誤って読取られたデータは実際に安全上の問題となる場合があるからである。ＯＥＭ（相手先ブランド製造業者）は、データ変換器が機能障害を起こしているか否か及び何時起こしているかを検知するためにデータ変換器外部のソフトウエア及びコンポーネントを使用することによりこの問題を解消しようと試みている。然しながら、これらの解決法はシステムに対してコスト及び複雑性を付加するものであるので望ましいものではない。
【課題を解決するための手段】
【０００７】
本発明の原理によれば、データ変換器はデータ変換診断ビットを包含しており、該データ変換診断ビットは、変換データが読取られていない場合には各データ変換サイクルの完了を表わすためにトグル動作される。これら２つの条件、即ち変換サイクルの完了及び前のデータの読取、ＰＯＲ又はリセットの両方が、診断ビットがトグル動作するために発生せねばならない。データ変換診断ビットは、データ変換器が機能していること及び新たなデータ変換が実施されていることを検証するためにデータ変換器へ結合されているホストプロセッサによってモニタすることが可能である。より詳細には、該診断ビットの論理状態は、該診断ビットのトグルが新たなデジタル化されたデータが読取られており且つデータ変換器が動作していることを意味するようにモニタすることが可能である。代替的に、該診断ビットが周期的に又は与えられた時間フレーム内において状態を変化させるものでない場合には、該診断ビットのトグル動作が存在しないことは、データ変換器が新たなデータを供給しているものではなく且つ機能障害を発生している場合があることを表わしている。
【０００８】
データ変換診断ビットは、特に、内部レジスタが読み出されるべきデータを格納するために使用されているシリアルデータインターフェースを使用するデータ変換器において特に有用である。１実施例においては、データ変換診断ビットは変換されたデータのデータフィールド内に埋め込まれている。その他の実施例においては、データ変換診断ビットはデータ変換器のその他のデータフィールド内のデータビットであり且つ変換されたデータと共に直列的に出力され、又は別個の出力ピンへ出力される。
【０００９】
データ変換器の例は、各温度変換サイクルの終りに温度データを供給するデジタル温度センサー、及び電圧、電流又はオーディオデータ等の任意のデータ源をデジタル化するアナログ・デジタル変換器を包含している。本発明のデータ変換診断ビットは、データ変換器の動作ステータス（機能しているか又は機能障害を発生しているか）の表示を供給する全てのタイプのデータ変換器へ適用することが可能である。
【００１０】
本説明においては、データ変換診断ビットのトグル動作は、診断ビットが一方の論理状態から他方の論理状態へのスイッチングのことを意味している。即ち、データ変換診断ビットが論理高にある場合には、各新たなデータ変換と共に且つ変換データが読取られている場合に診断ビットは論理低へトグル動作される。代替的に、データ変換診断ビットが論理低にある場合には、各新たなデータ変換と共に且つ変換データが読取られた場合に該診断ビットは論理高へトグル動作される。データ変換診断ビットは、両方の条件（変換の終了と変換データの読取）が満足されるまで以前の論理状態を維持しトグル動作することはない。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明の１実施例に基づいてデータ変換診断ビットが組込まれているデータ変換器のブロック図である。本実施例においては、アナログ入力信号源をデジタル化するためのデータ変換器１０はチップセレクト信号（入力端子１６）と、入力クロック信号（入力端子１８）と、双方向シリアルデータバス（入力・出力Ｉ／Ｏ端子２０）とを包含している３ワイヤシリアルデータインターフェースを使用している。データ変換器１０は電源Ｖｄｄ電圧を受取るための正電源端子１２及び接地電位へ接続されている接地端子１４を包含している。データ変換器１０はデジタル化された入力信号がある所定の限界を超える場合に活性化される警告出力信号等のその他の応用特定入力／出力信号を包含することが可能である。データ変換器のこの応用特定入力／出力信号は、それが存在する場合に、本発明の実施にとって臨界的なものではなく、図１には示していない。
【００１２】
データ変換器１０はデータ変換回路２６を包含している。データ変換回路２６は応用特定的であり且つアナログ入力信号を受取り且つサンプルしたアナログ入力信号を表わすデジタル化したデータを発生する形態とされている。例えば、データ変換器１０がデジタル温度センサーである場合には、データ変換回路２６は温度変換用の形態とされる。データ変換回路２６はＮビットデジタル出力信号を発生し、それはレジスタ２４内に格納される。インターフェース回路２２がレジスタ２４の読取及び書込を制御する。変換データが読み出されるべき場合には、インターフェース回路２２はアドレスを使用してレジスタ２４をアドレス処理することにより格納されているデータを検索する。次いで、Ｎビットデジタル出力信号がシリアルＩ／Ｏバス２０上にシリアルに出力される。本発明によれば、診断ビット論理回路２８がデータ変換器２０内に組込まれており、それは各データ変換サイクルの完了時において且つ変換データが読み出されている場合にトグル動作する。
【００１３】
データ変換器１０における診断ビットの発生及び動作について図２及び３を参照して説明する。図２は本発明の１実施例に基づくデータ変換診断ビットの動作の波形を例示している。図３は本発明の１実施例に基づいてデータ変換診断ビットを発生するための診断ビット論理回路の概略図である。
【００１４】
最初に図２を参照すると、データ変換器１０は与えられた周波数において入力クロック信号（波形３２）を受取る。入力クロック信号は変換動作を制御する。本実施例においては、データ変換器１０におけるデータ変換回路２６の動作は種々の制御及びステータス信号を発生する。第一に、電源電圧が与えられたスレッシュホールドを超えて増加する場合にパワー・オン・リセット（ＰＯＲ）信号（波形３３）が発生される。ＰＯＲ信号は内部リセットを発生し且つデータ変換器１０内の全ての回路及びレジスタをして初期的なスタートアップ状態へリセットさせる。第二に、データリセット（ＲＳＴ ｄａｔａ）信号（波形３４）がデータ変換器の各動作モード変化の始めにおいてデータ変換器１０の回路及びレジスタをリセットさせるために供給される。動作モード変化は、デジタル出力信号の分解能の変更、シャットダウンモード又はその他のデータ変換器の動作特徴を包含することが可能である。ＲＳＴ ｄａｔａ信号は入力クロック信号と同期的である。
【００１５】
データ変換器１０におけるＰＯＲ信号及びＲＳＴ ｄａｔａ信号の正確な動作及び機能は、これらの信号のうちの一方又は両方がデータ変換診断ビットをリセットするために使用されるということを除いて本発明の実施にとって臨界的なものではない。一般的に、データ変換診断ビットは、データ変換器１０における任意の適宜の信号を使用してリセットさせることが可能である。
【００１６】
データ変換器１０は、又、変換完了（Ｃｏｎｖ Ｄｏｎｅ）信号（波形３５）を供給する。Ｃｏｎｖ Ｄｏｎｅ信号は入力ブロック信号と同期しており、一方Ｒｅａｄ Ｄｏｎｅ信号はデータ変換器からデータを読取るホストプロセッサの通信クロック信号と同期している。Ｃｏｎｖ Ｄｏｎｅ信号は、データ変換サイクルが完了され且つデータが該レジスタ内に格納されており且つ該インターフェースから読み出されるべく使用可能である場合を表わす。Ｒｅａｄ Ｄｏｎｅ信号は、データレジスタ内に格納されているデジタル化されたデータが、データ変換器外部のホストプロセッサ等によって読み取られているか又は丁度読み取られた場合を表わす。Ｃｏｎｖ Ｄｏｎｅ信号及びＲｅａｄ Ｄｏｎｅ信号は互いに排他的であり即ちそれらは決して同時に活性化されることはない。
【００１７】
診断ビット論理回路２８はデータ使用可能（ＤＡＶｐｒｉｍｅ）信号（波形３７）を発生し、それはデータ変換診断ビット（Ｄｉａｇ Ｔｏｇ）（波形３８）を発生するために使用される。データ変換ビットは、データ変換が完了され且つデータが読取られる毎にトグル動作する。本実施例においては、データ変換診断ビットはＮビットデジタル出力データフィールド内に埋め込まれている。更に、データ変換診断ビットはＮビットデジタル出力データフィールドの最小桁ビットとして埋め込まれており且つデジタル化されたデータはデジタル出力データフィールドの最大桁Ｎ−１ビット内に与えられる。デジタル出力データフィールドは新たな変換が完了した場合にのみアップデートされるので、データ変換診断ビットは、以下に更に詳細に説明するように、前のデータ変換に続く変換サイクルにおいて且つ前に変換したデータの読取においてトグル動作する。
【００１８】
データ変換器１０におけるデータ変換診断ビットの発生について図３を参照して説明する。図３を参照すると、診断ビット論理回路５０はデータ使用可能（ＤＡＶｐｒｉｍｅ）信号を発生するための第一Ｄフリップフロップ（Ｄ−ＦＦ）Ｕ１及びデータ変換診断ビット（Ｄｉａｇ Ｔｏｇ）信号を発生するための第二Ｄ−ＦＦ  Ｕ２を包含している。両方のＤ−ＦＦ  Ｕ１及びＵ２はＰＯＲ信号（ノード５２）及びＲＳＤ ｄａｔａ信号（ノード５４）によってリセットされる。Ｄ−ＦＦ  Ｕ１は、更に、Ｒｅａｄ Ｄｏｎｅ信号（ノード５８）によってリセットされる。より詳細には、第一ＯＲゲートＵ３はＰＯＲ信号（ノード５２）及びＲＳＴ ｄａｔａ信号（ノード５４）に関して論理「ＯＲ」演算を実施する。ＯＲゲートＵ３の出力信号（ノード５６）はＤ−ＦＦ  Ｕ２のリセット端子へ結合される。第二ＯＲゲートＵ４は、ＯＲゲートＵ３の出力信号（ノード５４）とＲｅａｄ Ｄｏｎｅ信号（ノード５８）とに関する論理「ＯＲ」演算を実施する。ＯＲゲートＵ４の出力信号（ノード６０）はＤ−ＦＦ  Ｕ１のリセット端子へ結合される。
【００１９】
Ｄ−ＦＦ  Ｕ１のデータ入力（Ｄ）端子６４は電源Ｖｄｄ電圧へ接続されており且つＤ−ＦＦ  Ｕ１のクロック端子６２はＣｏｎｖ Ｄｏｎｅ信号を受取るべく結合されている。従って、Ｃｏｎｖ Ｄｏｎｅ信号が活性化される場合には、論理「１」値がＤ−ＦＦ  Ｕ１を介してＤＡＶｐｒｉｍｅ信号として非反転出力端子（Ｑ）６６へクロック動作される。本実施例においては、Ｄ−ＦＦ  Ｕ１はＣｏｎｖ Ｄｏｎｅ信号の上昇端でオフへトリガされる。
【００２０】
ＤＡＶｐｒｉｍｅ信号（ノード６６）はＤ−ＦＦ  Ｕ２用のクロック信号として結合される。Ｄ−ＦＦ  Ｕ２のデータ入力（Ｄ）端子６８はその反転出力端子（ＱＺ）へ接続されている。Ｄ−ＦＦ  Ｕ２の非反転出力端子（Ｑ）７０はデータ変換診断ビットＤｉａｇ Ｔｏｇである。このような形態とされているので、ＤＡＶｐｒｉｍｅ信号が活性化される場合には、Ｄｉａｇ Ｔｏｇ信号の前の論理状態の反対の状態がＤ−ＦＦ  Ｕ２を介してクロック動作され、その結果データ変換診断ビットをトグル動作させる。本実施例においては、Ｄ−ＦＦ  Ｕ２は、ＤＡＶｐｒｉｍｅ信号の上昇端でオフにトリガされる。
【００２１】
診断ビット論理回路５０の動作及びデータ変換診断ビットの発生について図２及び３を参照して説明する。データ変換診断ビット（Ｄｉａｇ Ｔｏｇ）は変換データが読取られた後の各新たなデータ変換でトグル動作する。従って、Ｄｉａｇ Ｔｏｇビットのトグル動作（高から低又は低から高への移行）は、新たな変換データが発生されたことを意味する。従って、本データ変換器は機能している。
【００２２】
図２を参照すると、時間１において、ＰＯＲ信号が活性化され且つデータ変換器は初期的なスタートアップ条件にリセットされる。ＤＡＶｐｒｉｍｅ及びＤｉａｇ Ｔｏｇの両方の信号は論理低状態へリセットされている。第一データ変換が完了（時間２）した後に、Ｃｏｎｖ Ｄｏｎｅ信号が活性化され且つＤＡＶｐｒｉｍｅ信号は論理高へ遷移し且つ診断ビットＤｉａｇ ＴｏｇもＤＡＶｐｒｉｍｅ信号の上昇端の結果として論理高へ遷移する。注意すべきことであるが、Ｄｉａｇ Ｔｏｇビットの最初のトグル動作はＰＯＲ信号によるＤｉａｇ Ｔｏｇ信号のリセット動作に起因するものであり且つ最初の変換が発生したことを意味するために使用することが可能である。最初のトグル動作の後は、Ｄｉａｇ Ｔｏｇビットは、変換が完了され且つデータが読取られない限りトグル動作することはない。図２に示したように、最初の変換（時間２）の後は、時間３において別の変換が存在している。変換されたデータの読取は存在しないので、時間３におけるＣｏｎｖ Ｄｏｎｅ信号の活性化においてＤｉａｇ Ｔｏｇビットはトグル動作することはない。
【００２３】
時間２におけるデータ変換サイクルの後に、変換されたデータはＲｅａｄ Ｄｏｎｅ信号によって示されるように時間４において読取られる。Ｒｅａｄ Ｄｏｎｅ信号はＤ−ＦＦ  Ｕ１をリセットし、ＤＡＶｐｒｉｍｅ信号をして論理低状態へ遷移させる。この点において、変換が完了されており且つ変換されたデータは読取られている。Ｃｏｎｖ Ｄｏｎｅ信号が活性化される次の変換サイクルの完了において（時間５）、ＤＡＶｐｒｉｍｅ信号は論理高状態へ遷移し、そのことはＤ−ＦＦ  Ｕ２をトリガし且つＤｉａｇ Ｔｏｇ信号は論理低状態へトグル動作される。
【００２４】
データ変換器１０におけるデータ変換診断ビットは、変換が完了され（時間３）及び変換されたデータの読取が実施された場合（時間４）にトグル動作させられる。点線のボックス３９内における両方のイベントがデータ変換診断ビットがトグル動作するために必要とされる。本実施例においては、Ｄｉａｇ ＴｏｇビットはＮビットデジタル出力データフィールド内に埋め込まれており且つＤｉａｇ Ｔｏｇビットの値は、次の変換サイクル（時間５）までアップデートされることはない。何故ならば、デジタル出力データフィールド用のレジスタは、変換サイクルの完了においてのみアップデートされるからである。従って、本実施例においては、点線のボックス３９における２つの条件付けイベントに続いて、Ｃｏｎｖ Ｄｏｎｅ信号の次の活性化（時間５）の後にトグル動作される。
【００２５】
時間５における変換の後に、時間６における変換されたデータの別の読取が存在している。これら２つのイベント（点線のボックス４０）は時間７における次の変換サイクルにおけるＤｉａｇ Ｔｏｇビットの別のトグル動作へ通じる。然しながら、時間７における変換サイクルの後に、変換されたデータの読取は存在していない。従って、Ｄｉａｇ Ｔｏｇビットはトグル動作することはない。最後に、ＲＳＴ ｄａｔａ信号が時間８において活性化される場合に、Ｄｉａｇ Ｔｏｇビットは論理低状態へリセットされる。
【００２６】
本発明のデータ変換器１０におけるデータ変換診断ビットは、２つのイベント、即ち変換サイクルの完了と変換されたデータの読取が発生する場合にのみトグル動作する。従って、ホストプロセッサはデータ変換器の健全性の表示として診断ビットをモニタすることが可能である。データ変換器が適切に機能している場合には、データ変換診断ビットは与えられた時間期間内にトグル動作すべきである。データ変換診断ビットが延長された時間期間にわたりトグル動作しない場合には、ホストプロセッサは、そのデータ変換器が機能障害を発生している場合があることを結論することが可能である。
【００２７】
上述したように、本実施例においては、データ変換診断ビットはＮビットデジタル出力データフィールド内に埋め込まれており、従って診断ビットを出力するためにエキストラなデータビットが必要とされるものではない。本発明のデータ変換診断ビットは、データ出力信号に対する可変の分解能を有するデータ変換器において特に有用である。その場合には、最大分解能より低い分解能が選択された場合には、デジタル出力データフィールドの最小桁ビットはデータ変換診断ビットとして使用することが可能である。図４はＮビットデジタル出力データを格納するためのデータレジスタ１００を例示している。データ変換器を異なる分解能で出力データを供給すべくプログラムすることが可能である場合には、Ｎビットデータフィールドの最小桁ビット（Ｄ０）は、Ｎ−１以下の分解能が選択された場合のデータ変換診断ビットとして使用される。Ｎビット分解能が選択される場合には、最小桁ビット（Ｄ０）はデジタル化されたデータの最小桁ビットとして使用され且つデータ変換診断ビットは供給されない。
【００２８】
１実施例においては、データ変換器は１３ビット乃至１６ビット分解能において温度出力信号を供給することが可能なデジタル温度センサーである。その場合には、１３ビット、１４ビット又は１５ビット分解能が選択される場合には、１６ビットデータフィールドの最小桁ビットはデータ変換診断ビットとして使用される。殆どの適用例において、最大分解能はエンジニアリング適用例において使用され、一方より低い分解能は自動車適用例等の敏感な適用例において使用される。従って、より低い分解能にある敏感な適用例に対してデータ変換診断ビットを有することがより重要であり、且つデータ変換器が機能しているか否かを決定するためにその他の手段を使用することが可能であるエンジニアリング適用例の場合にはデータ変換診断ビットを省略することが可能である。
【００２９】
別の実施例においては、データ変換器におけるその他のデータフィールドからのデータビットをデータ変換診断ビットとして使用することが可能である。本実施例におけるデジタル出力データフィールド内にデータ変換診断ビットを埋込むことは例示的であるに過ぎない。然しながら、データ変換診断ビットを埋め込むことはシリアルデータインターフェースを使用するデータ変換器において特定の利点を有している。シリアルデータ出力内に診断ビットを埋込むことによって、診断機能を実現するために付加的なＩ／Ｏピンを付加することは必要ではない。データ変換器と通信するホストプロセッサはデータフィールドの最小桁ビットをモニタすることが必要であるに過ぎない。その他の実施例においては、診断ビットはデータフィールドの最大桁ビットとして埋め込まれ且つホストプロセッサは、データ変換器が機能しているか否かを決定するために最大桁ビットをモニタする。
【００３０】
上の説明は、出力制御又はステータス信号を供給するために制限されたＩ／Ｏ端子が存在している場合のシリアルデータインターフェースを具備するデータ変換器においてデータ変換診断ビットを適用することについて説明している。本発明のデータ変換診断ビットはシリアルデータインターフェースを実現するものではないデータ変換器においても適用することが可能であり且つ該診断ビットを出力するために別個のＩ／Ｏ端子を設けることが可能である。
【００３１】
上の詳細な説明は、本発明の特定の実施例を例示するために与えられており且つ制限することが意図されているものではない。本発明の範囲内においての多数の修正及び変形が可能である。例えば、図２に示した信号波形はある高／低論理状態を有している。回路の極性が逆にされる限り全ての信号に対し反対の論理状態を使用することが可能である。又、Ｃｏｎｖ Ｄｏｎｅ信号及びＲｅａｄ Ｄｏｎｅ信号のパルス形状は本発明の実施にとって臨界的なものではない。本発明のデータ変換診断ビットは、データ変換器が変換サイクルの完了及び変換されたデータの読取を表わす何等かの種類の信号を供給する限り実現することが可能である。本発明は特許請求の範囲により定義されるものである。
【図面の簡単な説明】
【００３２】
【図１】本発明の１実施例に基づいてデータ変換診断ビットが組込まれているデータ変換器のブロック図。
【図２】本発明の１実施例に基づくデータ変換診断ビットの動作を示した波形図。
【図３】本発明の１実施例に基づくデータ変換診断ビットを発生するための診断ビット発生回路の概略図。
【図４】Ｎビットデジタル出力データを格納するためのデータレジスタを示した概略図。
【図１】
0004789972.tif 000002
【図２】
0004789972.tif 000003
【図３】
0004789972.tif 000004
【図４】
0004789972.tif 000005