(57)【特許請求の範囲】
【請求項１】
基板を用意する段階と、
前記基板に複数の第１ボンドパッドを有する第１半導体ダイを実装する段階と、
外周面に第１凹部が形成された第２半導体ダイを形成する段階と、
前記複数の第１ボンドパッドが前記第１凹部を介して露出するように前記第１半導体ダイ上に前記第２半導体ダイを実装する段階と、を有することを特徴とする半導体素子パッケージ製造方法。
【請求項２】
変形された矩形の外周面に第２凹部が変形されている第３半導体素子を形成する段階と、
前記第２半導体素子の活性面に形成されている複数の第２ボンドパッドが、前記第２凹部を介して露出するように前記第２半導体ダイ上に前記第３半導体ダイを実装する段階と、
をさらに有することを特徴とする請求項１に記載の半導体素子パッケージ製造方法。
【請求項３】
前記第１ボンドパッドと第２ボンドパッド及び基板を電気的に接続する段階をさらに有することを特徴とする請求項２に記載の半導体素子パッケージ製造方法。
【請求項４】
前記第３半導体ダイの活性面に形成されている複数の第３ボンドパッドと基板とを電気的に接続する段階をさらに有することを特徴とする請求項３に記載の半導体素子パッケージ製造方法。
【請求項５】
前記第１半導体ダイ、第２半導体ダイ及び第３半導体ダイは、実質的に同じ構造を有し、前記第２半導体ダイは、前記第１半導体ダイ及び第３半導体ダイを基準にして１８０°回転されることを特徴とする請求項４に記載の半導体素子パッケージ製造方法。
【請求項６】
前記第１半導体ダイ、第２半導体ダイ及び第３半導体ダイは、実質的に同じ構造を有し、前記第２半導体ダイは、前記第１半導体ダイ及び第３半導体ダイを基準にして９０°回転されることを特徴とする請求項４に記載の半導体素子パッケージ製造方法。
【請求項７】
第１及び第２集積回路チップと、該集積回路チップを搭載する基板とを有する半導体素子パッケージであって、
前記第１集積回路チップは、最大幅Ｗ０、最大長さＬ０であり、かつ第１凹部深さＤｒｌａ及び第１凹部長さＬｒｌａを有する第１凹部Ｒ１を具備し、
前記第２集積回路チップは、前記第１集積回路チップ上に積み重ねるように配置され、
前記基板は、前記第１集積回路チップの凹部形状に対応した集積回路チップ実装領域を
有し、
前記第１及び第２集積回路チップのいずれかに位置するボンドパッドには、ボンディングワイヤが接続され、該ボンディングワイヤは、互いにて重ね合わされる前記第１及び第２集積回路チップにて、少なくとも前記第１集積回路チップの第１凹部に接続されることを特徴とする半導体パッケージ。
【請求項８】
前記ボンドパッドは前記第１集積回路チップ上に位置し、
前記ボンディングワイヤは前記第１集積回路チップ上のボンドパットに接続され、
少なくとも前記第１集積回路チップ上に位置する前記ボンディングワイヤの一部は、前記第２集積回路チップの凹部内に配置されることを特徴とする請求項７に記載の半導体パッケージ。
【請求項９】
前記第１集積回路チップと反対側の前記第２集積回路チップ上に重ね合わされる第３集積回路チップを具備し、
前記第３集積回路チップは、前記第１集積回路チップと同様の形状を有することを特徴とする請求項８に記載の半導体パッケージ。
【請求項１０】
前記第１及び第２集積回路チップは同様の凹部形状を有することを特徴とする請求項７に記載の半導体パッケージ。
【請求項１１】
前記互いに重ね合わされる前記第１及び第２集積回路チップは、それぞれの上部に位置する凹部が相互補完しない位置関係に配置されていることを特徴とする請求項１０に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路チップと、それを用いたパッケージング組立に関し、さらに詳細には変形された矩形の外周面を有する集積回路チップまたはダイ及びそれを一つ以上用いて具現された関連チップまたはマルチチップパッケージに関する。
【背景技術】
【０００２】
一般に、半導体パッケージの製造工程には、半導体ウエハ加工、パッケージ組立及びテスト等の三つに大別することができる。ウエハ加工工程は、熱処理、イオン注入、蒸着、平坦化、フォトリソグラフィ及びエッチングなどのようなベア半導体ウエハや基板の中または表面に複数の集積回路素子を作る上必要なあらゆる工程を含む。
【０００３】
当該工程が完了すると、パラメータ及び/または機能テストを行った後ウエハダイシング工程に移行する。この工程の間、半導体ウエハの背面が練磨され厚さが減少し、切断線に沿って個別集積回路チップに分離される。このため、ウエハダイシング工程のことを、例えば、ウエハソーイングまたはウエハスクライビング工程ともいう。
【０００４】
一旦ウエハから個別集積回路チップが分離されると、それぞれの個別集積回路チップをリードフレームの等の基板に取り付けるといったパッケージ組立工程を行うが、基板は、集積回路チップ、回路基板、またはソケットと連結するための外部連結構造を含む。直接回路チップ、基板の一部、及びチップと基板との間の電気的連結部を封止する封止部を形成し、パッケージの抵抗性を増加させることによって、外部による機械的損傷や汚染から保護する。パッケージは、一つ以上の集積回路チップを有するが、マルチチップパッケージの場合、実質的に同じチップを含むか或いは多様な機能や大きさを有するチップを含むことができる。例えば、マルチチップパッケージは、一つのパッケージ内にマイクロプロセッサー集積回路チップとそれと連結されているメモリチップの両方を含んで構成される。
【０００５】
現在、半導体チップの大部分は、図１に示すように、矩形を有するが、これは、従来のウエハダイシング方法に由来する。従来の一般的なウエハダイシング装置は、ダイシングブレード（dicing blade）１４を用いてウエハ１０上に形成された複数の半導体チップ１２間の切断線Ｓに沿って移動する。ダイシングブレード１４の切断長さが集積回路チップ１２の表面長さと略同じであることから、従来のダイシング装置では、単純で一定した矩形にしか切断できず、例えば、三角や平行四辺形の形態がなかった。
【０００６】
また、従来のダイシングブレード使用による収率及び／または信頼性を減少させる原因となるチッピング(chipping)といった問題点を解決するために、レーザスクライブを用いたダイシング方法が米国特許出願第１０／８０５、２１２号に開示されている。さらに、東京精密株式会社のレーザスクライビング装置であるマホウダイシング装置(Mahoh dicing machine)は、従来のソーイングによるウエハ表面の損傷を減す非接触方法を用いて半導体ウエハをダイシングする。半導体ウエハ表面にレーザダイのレーザビームを照射して多様な形態の集積回路チップを切断する。これにより、従来のソーイング方法における研磨材によるウエハの一部を除去する際発生するチッピング等の損傷を減らすことができる。
【０００７】
集積回路チップの矩形は、具現される半導体パッケージの形態も限定しているためパッケージもやはり矩形が圧倒的に多い。このために、複数のパッケージが回路基板と同じ基板に実装されるとき、パッケージの実装密度が減少するとともに集積回路チップの実装に必要な基板の大きさが増大する。
【０００８】
また、集積回路チップの矩形は、マルチチップパッケージの小型・薄型形状にすることが困難である。例えば、二つの集積回路チップが積層されると、上部チップの大きさが下部チップのボンドパッドを覆う程度であれば、集積回路チップ間にスペーサが介在され下部チップのボンドパッドに接近可能な空間を作らなければならない。しかし、図３Ａに示すように、スペーサの介在により積層チップの厚さがＳ２にまで増大してしまう。
【０００９】
上下部チップ間の干渉を解決するための方法の一つとして、図３Ｂに示すように、上部チップの下部面端部を除去して下部チップのボンドパッドにワイヤボンディングできる大きさの五目型開放部を形成する方法がある。しかし、この方法は、上部チップの一部が薄形化されてしまうことから、ワイヤボンディングの際弱くなった箇所が折れたりクラックが発生したりする恐れがある。
【００１０】
下部チップのボンドパッドを覆う方法の一つとして、下部チップを基準にして上部チップを回転させて対角方向に実装し、下部チップにワイヤボンディング領域を露出する方法がある。この方法は、チップの一部が機械的損傷の危険に晒されないものの下部チップのボンドパッドに接近性を向上させるために、大きさ及び方向の異なるチップを用いなければならないという制限があり、さらにオフセット配列のために装置及び/または制御装置を使用しなければならない問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、一つ以上の凹部を有しながら外周面が矩形以外の多様な形態の集積回路チップを提供し、それに具現されるチップ及びマルチチップパッケージを提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明は、最大幅Ｗ０と最大長さＬ０を含む変形された矩形の外周を有する半導体ダイを提供する。一面に沿って角まで凹部が形成されており、元来の幅から第１凹部深さDｒ１ａに減少されて第１部方幅Ｗｌａを形成し、元来の長さＬ０から第１凹部長さＬｒ１ａに減少されて第１部方長さＬ１ａが形成される。本発明による集積回路チップにおいて凹部の数、大きさ及び位置によって部分端部と大きさが形成される。また、凹部は、矩形の基本構造に対して非対称に配列されたり、垂直（中心縦軸）、水平（中心水平軸）、または対角線軸を基準として対称に配列され得る。
【００１３】
本発明に係る上記のような外周面を有する集積回路チップの製造方法は、凹部を有する複数個のダイを半導体ウエハに形成した後そのウエハから個別ダイを分離する段階を含む。個別ダイに分離する段階は、ダイの外周面をレーザスクライビングしてウエハに脆弱な部分を形成した後、その脆弱部分に沿って隣接したダイから個別ダイを分離する段階を含む。さらに他の実施例において、個別ダイに分離する段階は、ダイの外周面端で凹部近方に位置するウエハの上部を取り除いてウエハの活性面に開口部を形成する段階と、活性面の反対の背面を一部除去して上下部の厚さがウエハの元来の厚さと少なくとも同じくする段階、及びダイ間の切断線に沿ってウエハの残り部分を除去する段階を含む。
【００１４】
本発明に係る凹部を有するダイは、半導体ウエハに多様な構造で配列され得る。
例えば、少なくとも二つのダイの凹部が相互補完的であるか、または外周面に沿って実質的に一定距離を置いて配置され得る。或いは少なくとも二つのダイの凹部が相互補完的でないことも、またダイの外周面の隣接部分に沿って互いに異なる地点から実質的に互に異なる距離へと離隔され得る。
【００１５】
集積回路チップに形成された変形された外周面形態だけではなく、ボンドパッドの構造も変形できるので、実施例に示す通り、凹部と近い外周面にボンドパッドを形成させないこともできる。また、ボンドパッドは、外周面に沿って実質的に垂直一列に配列され得る。
【００１６】
本発明は、前述した凹部を有する集積回路チップを備えるマルチチップパッケージを提供する。すなわち、パッケージは、接触部を備える基板と、外周面に凹部が形成された第１半導体ダイとを備えて、接触部が凹部を介して露出するように第１半導体ダイが基板に実装される。他の実施形態によるパッケージにおいて、下部半導体ダイは、基板として役割を果たし、少なくとも一つのボンドパッドを持つ接触部及び第１半導体ダイの活性面に形成された複数のボンドパッドを備える。さらに他の実施形態によるパッケージにおいて、接触面を有する基板、及び外周面に凹部が形成された第１半導体ダイを備えて、接触部が凹部を介して露出するように第１半導体ダイが基板に実装される。
【００１７】
本発明は、また前述したパッケージを製造する方法を提供する。すなわち、基板を準備する段階と、基板に複数の第１ボンドパッドを備えた第１半導体ダイを実装する段階と、外周面に第１凹部が形成された第２半導体ダイを形成する段階と、複数の第１ボンドパッドが第１凹部を介して露出するように第１半導体ダイ上に第２半導体ダイを実装する段階とを含む。パッケージ製造方法は、外周面に第２凹部が形成された第３半導体素子を形成する段階と、第２半導体素子の活性面に形成された複数の第２ボンドパッドが第２凹部を介して露出するように第２半導体ダイ上に第３半導体ダイを実装する段階をさらに含むことができる。パッケージ製造方法は、第１ボンドパッド及び第２ボンドパッドと基板とを電気的に接続する段階及び/または第３半導体ダイの活性面に形成された複数の第３ボンドパッドと基板とを電気的に接続する段階をさらに含むことができる。
【００１８】
本発明の実施形態に係るパッケージ製造方法は、第１半導体ダイ、第２半導体ダイ及び第３半導体ダイを実質的に同じ構造で用意する段階と、第２半導体ダイを第１半導体ダイ及び第３半導体ダイに対して約１８０°回転させるダイ組立段階とを含む。パッケージ製造方法は、実質的に同じ構造の第１半導体ダイ、第２半導体ダイ及び第３半導体ダイを用意する段階と、第２半導体ダイを第１半導体ダイ及び第３半導体ダイに対して約９０°回転させるダイ組立段階とを含む。
【００１９】
本発明の実施形態に係るパッケージ構造において、外周面に凹部を有し基板に実装される第１半導体ダイと、第１半導体ダイに対して水平に実装される第２半導体ダイとを備えて、第２半導体ダイは、凹部内に位置する。本発明の実施形態に係る集積回路チップ構造において、第２半導体ダイは、凹部内に実質的に位置するかまたは凹部内に完全に位置することを特徴とする。
【発明の効果】
【００２０】
本発明は、多様な外周面とボンドパッド構造を有する集積回路チップを用いることによって表面領域を低減できるとともに基板又は回路基板に対する実装密度を向上させることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施形態について添付図面を参照しながらさらに詳細に説明する。
【００２２】
図４は、本発明の実施形態におけるマルチチップパッケージ４０を示す図で、従来の矩形の第１集積回路チップ１２と本発明において変形された外側部を有する第２集積回路チップ５０とが基板４１に実装される構造を有する。基板４１は、集積回路チップと回路基板及びソケットとその他フィクスチャーとを繋ぐためにソルダボール４４のような外部接続構造を有する。
【００２３】
図５に示すように、本発明における集積回路チップは、端部に一つ以上の凹部Ｒ１．．．Ｒｎが形成され従来の集積回路チップとは相違する。凹部は外周面と平行に形成された端部ＲＤ１、ＲＬ１を有する。少なくとも一つの凹部は少なくとも一つの端部に形成され、隣接した凹部同士に交差してＬ字に具現され得る。集積回路チップ、凹部の配置及び方向は、対角線軸Ｄ１、Ｄ２と平行線軸Ｖ、Ｈを基準にしてなっており、一つ以上の軸を基準にして対称に配置される。
【００２４】
図６及び図７に示すように、マルチチップ積層パッケージ９０は、チップ実装領域周囲で複数のリードまたは伝導性パターンが形成される基板９１を備える。複数の集積回路チップ８０ａ、８０ｂ、８０ｃは、基板のチップ実装領域に順次に積層される。各々の集積回路チップには一端の両側に一対の凹部８２ａ、８２ｂ、８２ｃが形成されている。集積回路チップの他端の両側は元来の幅を維持しながら複数のボンドパッド８８ａ、８８ｂ、８８ｃが形成されており、集積回路チップとリード９２は、ボンディングワイヤ９３、９４、９５と連結する。集積回路チップ８０ａ、８０ｂ、８０ｃは、接着層９７を用いて基板に取り付けられるが、このとき、上部に取り付けられる集積回路チップ８０ｂ、８０ｃを下部チップに対して１８０°回転させて実装することができる。このような方法で、上部チップの凹部及び下部チップの周辺領域が連続して配列されると、集積回路チップの厚さよりも大きい開口部が形成され、ボンディングワイヤ９３を下部チップのボンドパッド８５ａに取り付けることができる。
【００２５】
図８に示すように、互いに直交する側面３６、３７を有する集積回路チップ３０に一つの凹部３２を形成すると、凹部端部３６’’、３７’’の長さに減少された少なくとも二つの外周面３６’、３７’が生まれる。凹部の大きさ及び配置に応じて集積回路チップ３０の形態が変わるが、凹部が角を取り囲む場合、集積回路チップ３０はＬ字に具現され、図８に、図示していないが、凹部が集積回路チップの一面に形成される場合、Ｃ字に具現される。
【００２６】
一つ以上の凹部が形成される場合、図９（ａ）〜（ｋ）に示すように、集積回路チップに多様な外周面が具現されている。図５に示すように、凹部の大きさ及び配置に応じて集積回路チップの外周面は、一つ以上の対角線軸及び/または平行線軸を基準にして対称をなす。例えば、（ａ）の外周面は、軸（Ｖ）を基準にして対称状で、（ｂ）の外周面は、二本の軸(Ｖ、Ｈ)を基準にして対称状で、（ｅ）の外周面は、四本の軸(Ｄ１、Ｄ２、Ｖ、Ｈ)を基準にして対称をなす。
【００２７】
図１０に示すように、段差を有する複数の集積回路チップら３０が半導体ウエハに反復パターンで配列される。すなわち、集積回路チップは、同一方向に配列された後、切断線２６ａ、２６ｂ、２６ｃに沿ってスクライビング、特にレーザースクライビングにより分離される。切断された部位３１は除去され集積回路チップ３０に凹部が形成されることになる。切断された部位３１は、個別半導体素子に含まれず、一般にこの部分はスクラップと呼ばれる。
【００２８】
図１1に示すように、凹部を有する集積回路チップが二以上集まって矩形の一つのユニット３０ａをなす。このような配置は、半導体ウエハ表面に反復的に行われることができ、切断線８０ａ、８０ｂ、８０ｃに沿って個別集積回路チップに分離するとスクラップを減少させることができることから素子当たり必要とする製造費用をも低減できる。
【００２９】
図１２は、本発明の実施形態におけるマルチチップパッケージ７０を示す図で、従来の矩形第１集積回路チップ１２と本発明の外周面を有する第２集積回路チップ５０とが基板７１に水平に実装される構造である。基板７１は、集積回路チップと回路基板及びソケットとフィクスチャーを繋ぐためにソルダボール７４のような外部連結構造を含む。
【００３０】
図１３は、本発明の実施形態におけるシングルチップパッケージ６０を示す図で、変形された外周面を有する一つの集積回路チップ５０を備える構造である。集積回路チップ５０は、基板６１に実装され、基板６１は、集積回路チップと回路基板及びソケットとフィクスチャーを繋ぐソルダボール６４のような外部接続構造を有する。図１２及び図１３に示すように、具現された半導体素子パッケージもやはりチップの構造に対応する外周面を有するので外周面が矩形ではない。
【００３１】
図１４に示すように、本発明は、集積回路チップに凹部を形成して外周面を変形させるだけではなく、隣接した集積回路チップの配置及び連結手段を考慮してボンドパッドの配列を変えることができる。図１４に示すように、マルチチップパッケージ７０は、矩形集積回路チップ１２と変形集積回路チップ５０とが水平に実装される構造を有する。しかし、集積回路チップ１２、５０及び基板７１のボンドパッド７２、７２ａ、７５、７５ａが端部及び/または縦軸に沿って一律的に配列されるのではなく、従来と異なって若干非対称的に配列されている。特に、集積回路チップ５０には凹部の端部５２に沿ってボンドパッドが形成されておらず、矩形集積回路チップ１２には集積回路チップ５０の凹部で作られた空間に基板７１の外側と隣接していない端部の一部に内部ボンドパッド７５ａが形成されている。集積回路チップのボンドパッド及び基板のボンドパッドは、ボンディングワイヤ７３、７３ａと連結される。
【００３２】
図１５Ａ及び図１５Ｂに示すように、本発明のさらに他の実施形態におけるマルチチップパッケージ７０ｂで、凹部の端部５２に沿って集積回路チップのボンドパッドが形成されない構造を有する。
【００３３】
図１５Ｂは、図１５Ａの１５ｂ’―１５ｂ’線に沿って切断された断面図で、集積回路チップ１２が、基板にフリップチップボンディングされ集積回路チップの活性面に形成されているボンドパッド及び基板のボンドパッドが半田ボールや半田バンプのような伝導性構造により直接連結された構造を有する。従って、ボンディングワイヤ７３を用いる必要がない。
【００３４】
図１６は、本発明のさらに他の実施形態に関し、マルチチップパッケージ炉及び集積回路チップ１２ａ、１２ｂ、１２ｃ、５０が基板７１にフリップチップボンディングされている構造を示す。これにより、ボンディングワイヤが不要となり、基板に対する集積回路チップの実装密度が向上し、かつ取り付けが簡単に行える。また、形態の異なる集積回路チップを基板表面に完全な形態で配置できるため、実装密度を高めることができる。
【００３５】
図１７は、本発明のさらに他の実施形態に関し、マルチチップパッケージ炉及び集積回路チップ１２、５０ａ、５０ｂの凹部の端部５２ａ、５２ｂ間で形成された内部空間に集積回路チップ１２が配置されている構造を示す。各々の集積回路チップは、基板にフリップチップボンディングされるのでワイヤボンディングが不要で、これにより基板に対する集積回路チップの実装密度が向上し、かつ取り付けが簡単に行える。
【００３６】
図１８に示すように、本発明の実施形態における集積回路チップ５０は、チップ最端部５７、５６、角部５１、及びボンドパッド５４、５４ａが一定に配列された凹部端部５４ａを含む構造である。図１９は、集積回路チップ５０のさらに他の実施形態を示すもので、ボンドパッドがチップ端部のみに形成されており凹部端部５４ａには形成されていない。例えば、図１７のマルチチップ構造のように、凹部間に形成された空間により他の集積回路チップを配置させることができ、そうした構造に有用である。
【００３７】
図２０Ａ及び図２０Ｂは、ボンドパッドが形成された周辺領域８８’と凹部領域８８’’とを含む外周面８８を有する集積回路チップ８０が複数配置された構造を示している。図２０Ｂに示すように、基板上での集積回路チップの方向を変えることにより開放領域やスクラップを減少させながら実装密度を高めることができる。しかし、集積回路チップで具現され得ない半導体ウエハ部分はそのまま置いたほうが良い。つまり、当該部分は、新しい製造過程や生産ラインまたは新しい装置を用いる際パラメータ及び機能テストを行うテストプラグ構造を作るのに必要だからである。このようなテスト構造により、キャパシタ、レジスタ、トランジスタ及び配置構造等が分析できることから、重要な機能的構成の品質や効果的な大きさを理解することができる。
【００３８】
図２１は、図２０Ａ及び図２０Ｂの集積回路チップから分離段階を経て得られた個別集積回路チップ８０を示す図である。図２０Ａ及び図２０Ｂに示すように、集積回路チップ８０の第１段の両側に二つの凹部領域８２が形成されており、第２段の両側に表面８６を有する周辺領域８８が形成されている。周辺領域８８及び凹部領域８２は、素子が適切に機能するための必要なメモリ、論理及び/または入出力回路を含む内部機能領域、すなわちセル領域８３を取り囲む形状である。チップの周辺領域は、隅部８４、８１となる左右側上端領域８９、８７を含む。
【００３９】
図２２に示すように、本発明のさらに他の実施形態の集積回路チップ１８０ａによると、ボンドパッド１８５ａが形成された周辺領域１８８ａ’及び周辺領域と一緒にチップの一側面１８８ａを形成する凹部領域１８８ａ’’を含む一つの凹部１８２ａを有する。図２３に示すように、本発明の実施形態によるマルチチップパッケージ１９０は、図２２の第１集積回路チップ１８０ａ上に第２集積回路チップ１８０ｂが積層されている構造を有する。第２集積回路チップ１８０ｂは第１集積回路チップと反対方向の周辺領域１８８ｂ’及び凹部端部１８８ｂ’’を含む。すなわち、第１チップ１８０ａ上に第２チップ１８０ｂが積層されるとき、またはその反対の場合、上部チップの凹部領域が下部チップのボンドパッド１８５ｂを露出させることによって、チップと基板との連結の際一列に形成されたボンドパッド１８５ａ、１８５ｂを提供する。
【００４０】
図２４に示すように、本発明のさらに他の実施形態における集積回路チップ２８０ａは、チップ両側に形成された二つの凹部２８２ａ、２８８ａを有し、一方の凹部２８８ａは、ボンドパッドが形成された周辺領域２８８ａ’と凹部領域２９９ａ’’とを含む。図２５に示すように、本発明の実施形態におけるマルチチップパッケージ２９０は、図２４の第１集積回路チップ２８０ａ上に第２集積回路チップ２８０ｂが積層された構造を有する。第２集積回路チップ２８０ｂは、第１集積回路チップ２８０ａと反対方向の周辺領域２８８ｂ’と凹部領域２８８ｂ’’とを含む。すなわち、第１チップ２８０ａ上に第２チップ２８０ｂが積層される時、またはその反対の場合、上部チップの凹部領域が下部チップのボンドパッド２８６ｂを露出させる。これにより、チップと基板との連結際両列に形成されたボンドパッド２８５ａ、２８５ｂを提供する。
【００４１】
図２６に示すように、本発明のさらに他の実施形態における集積回路チップ２９０は、チップ対角線角に形成された一対の凹部３８２ａ、３８８ａを有し、一方の凹部３８８ａは、ボンドパッドが形成された周辺領域３８８ａ’と凹部領域３８８ａ’’とを含む。図２７に示すように、本発明の実施形態によるマルチチップパッケージ３９０は、図２６の第１集積回路チップ２９０上に第２集積回路チップ２９０を９０°回転させて積層した構造を有する。図２７に示すように、第２チップは、第１チップと反対方向の周辺領域３８８ｂ’と凹部領域３８８ｂ’’とを含む。これにより、第１チップ上に第２チップが積層される場合またはその反対の場合、上部チップの凹部領域が下部チップのボンドパッド３８５ｂを露出することによって、チップと基板との連結際端部に沿って形成されるボンドパッド３８５ａ、３８５ｂを提供する。
【００４２】
図２８に示すように、本発明のもう一つの実施形態における集積回路チップ４８０ａは、チップ端部の中間に形成された凹部４８２ａを有し、一つの凹部４８８ａ’’は、ボンドパッド４８５ａが形成された周辺領域４８８ａ’と隣接周辺領域間に形成された凹部領域４８８ａ’’とを含む。図２９に示すように、本発明の実施形態によるマルチチップパッケージ４９０は、図２８の第１集積回路チップ４８０ａと、上記第１集積回路チップ４８０ａと相互補完的形態の凹部４８８ａを含む第２集積回路チップ４８０ｂが積層される構造を有する。すなわち、第１チップ上に第２チップが積層されると、上部チップの凹部領域が下部チップのボンドパッド４８５ｂを露出することになる。これにより、チップと基板との連結際端部に沿って形成されたボンドパッド４８５ａ、４８５ｂを提供する。
【００４３】
図３０乃至図３２に示すように、大きさと形態の異なる多様な外周面を有する集積回路チップを用いてチップスタック構造５９０、６９０、７９０を具現することにより、下部チップのボンドパッドを、上部チップの大きさと位置に応じて露出することができ、かつ上部チップの凹部に対応して配置することができる。よって、下部チップのボンドパッドがスペーサを追加したり背面をエッチングしたりするなどの追加工程を加えず露出することができる。
【００４４】
本発明の実施形態による集積回路チップは、論理及び/またはメモリ回路が形成されたセル領域、及び入出力回路及び/または入出力パッドが形成された一つ以上の周辺領域を含む構造を有する。集積回路チップのセル領域及び/または周辺領域に隣接した凹部が形成される。本発明の実施形態による集積回路チップ及びチップスタック構造は、ワイヤボンディング及び/またはフリップチップボンディングのような連結方法を用いて一つ以上の基板に連結できる。そして、エポキシモルディング化合物のような樹脂密封材で密封し、集積回路チップ、ワイヤボンディング及びインナーリードの汚染、副食または機械的損傷から保護することができる。
【００４５】
本明細書に開示された連結方法である、ワイヤボンディング、フリップチップボンディング及び/またはＴＡＢ方法だけでなく、多様な方法が使用可能であり、基板として、リードフレーム、印刷回路基板、フレキシブル回路基板またはセラミック基板以外にも多様な基板が使用可能である。
【００４６】
以上、本発明の実施例によって多様な外周面とボンドパッド構造を有する集積回路チップは、基板及び/またはパッケージと一緒に用いることができる。また、多様な要素等と適合できるので捨てられる表面領域が低減し、基板または第２回路基板に対する実装密度を向上させることができる。マルチチップパッケージに対する素子水準、またはパッケージが実装されるマザーボードやモジュールボードのような上位水準において実装密度を向上させることができる。さらに、基板水準においてパッケージの実装密度を向上させることによって基板の大きさを小さくすることができる。
【００４７】
なお、本明細書と図面に開示された本発明の実施形態は理解を助けるための特定例を提示したに過ぎず、本発明の範囲を限定するものではない。ここに開示された実施形態の他にも本発明の技術的思想に基づき他の変形例が実施可能であることは本発明が属する技術分野における通常の知識を有する者に自明である
【図面の簡単な説明】
【００４８】
【図１】従来技術のウエハダイシング方法を示す斜視図である。
【図２】レーザウエハダイシング方法を示す図である。
【図３Ａ】従来技術の積層チップパッケージの実施形態を示す図である。
【図３Ｂ】従来技術の積層チップパッケージの実施形態を示す図である。
【図４】本発明の実施形態を示す図である。
【図５Ａ】代表的な大きさと軸を有する本発明の実施形態を示す図である。
【図５Ｂ】代表的な大きさと軸を有する本発明の実施形態を示す図である。
【図６】本発明の実施形態におけるマルチチップパッケージの組立を示す図である。
【図７】図６のマルチチップパッケージの部分断面図である。
【図８】本発明の集積回路チップを示す平面図である。
【図９】本発明の集積回路チップの具現可能な多様な外周面形態（ａ）〜（ｋ）を示す図である。
【図１０】半導体ウエハ上に図８の複数の集積回路チップが配置されている配置方向を示す図である。
【図１１】半導体ウエハ上に図８の複数の集積回路チップが配置されている配置方向を示す図である。
【図１２】本発明の実施形態を示す斜視図である。
【図１３】本発明の実施形態を示す斜視図である。
【図１４】本発明の実施形態におけるマルチチップパッケージを示す平面図である。
【図１５Ａ】本発明の実施形態におけるマルチチップパッケージを示す平面図である。
【図１５Ｂ】本発明の実施形態におけるマルチチップパッケージを示す断面図である。
【図１６】本発明のさらに他の実施形態におけるマルチチップパッケージを示す平面図である。
【図１７】本発明のさらに他の実施形態におけるマルチチップパッケージを示す平面図である。
【図１８】本発明のさらに他の実施形態における集積回路チップを示す平面図である。
【図１９】本発明のさらに他の実施形態における集積回路チップを示す平面図である。
【図２０Ａ】本発明の半導体ウエハに形成される集積回路チップの配列を示す平面図である。
【図２０Ｂ】本発明の半導体ウエハに形成される集積回路チップの配列を示す平面図である。
【図２１】本発明の半導体ウエハに形成される集積回路チップの配列を示す平面図である。
【図２２】本発明の実施形態における集積回路チップを示す平面図である。
【図２３】本発明の実施形態におけるチップ積層の集積回路チップの配列を示す平面図である。
【図２４】本発明の実施形態における集積回路チップを示す平面図である。
【図２５】本発明の実施形態におけるチップ積層の集積回路チップの配列を示す平面図である。
【図２６】本発明の実施形態における集積回路チップを示す平面図である。
【図２７】本発明の実施形態における集積回路チップから具現されるマルチチップ積層パッケージを示す平面図である。
【図２８】本発明の実施形態における集積回路チップを示す平面図である。
【図２９】本発明の実施形態における集積回路チップから具現されたマルチチップ積層パッケージを示す平面図である。
【図３０】本発明の実施形態におけるマルチチップ積層パッケージを示す平面図である。
【図３１】本発明の実施形態におけるマルチチップ積層パッケージを示す平面図である。
【図３２】本発明の実施形態におけるマルチチップ積層パッケージを示す平面図である。
【符号の説明】
【００４９】
４０  マルチチップパッケージ
４１  基板
８２ａ，８２ｂ，８２ｃ  凹部
１８２ａ  凹部
２８２ａ，２８８ａ  凹部
３８２ａ，３８８ａ  凹部
４８２ａ，４８８ａ  凹部
【図１】
0004832782.tif 000002
【図２】
0004832782.tif 000003
【図３Ａ】
0004832782.tif 000004
【図３Ｂ】
0004832782.tif 000005
【図４】
0004832782.tif 000006
【図５Ａ】
0004832782.tif 000007
【図５Ｂ】
0004832782.tif 000008
【図６】
0004832782.tif 000009
【図７】
0004832782.tif 000010
【図８】
0004832782.tif 000011
【図９】
0004832782.tif 000012
【図１０】
0004832782.tif 000013
【図１１】
0004832782.tif 000014
【図１２】
0004832782.tif 000015
【図１３】
0004832782.tif 000016
【図１４】
0004832782.tif 000017
【図１５Ａ】
0004832782.tif 000018
【図１５Ｂ】
0004832782.tif 000019
【図１６】
0004832782.tif 000020
【図１７】
0004832782.tif 000021
【図１８】
0004832782.tif 000022
【図１９】
0004832782.tif 000023
【図２０Ａ】
0004832782.tif 000024
【図２０Ｂ】
0004832782.tif 000025
【図２１】
0004832782.tif 000026
【図２２】
0004832782.tif 000027
【図２３】
0004832782.tif 000028
【図２４】
0004832782.tif 000029
【図２５】
0004832782.tif 000030
【図２６】
0004832782.tif 000031
【図２７】
0004832782.tif 000032
【図２８】
0004832782.tif 000033
【図２９】
0004832782.tif 000034
【図３０】
0004832782.tif 000035
【図３１】
0004832782.tif 000036
【図３２】
0004832782.tif 000037