(57)【特許請求の範囲】
【請求項１】
複数の単位回路と、
第１電位を可変に生成するとともに前記第１電位とは相違する第２電位を生成する電位生成手段と
を具備する電気光学装置であって、
前記複数の単位回路の各々は、
駆動電流の電流値に応じた階調となる電気光学素子と、
当該単位回路の補正データに応じた電流を各々が生成する複数の電流源を含み、前記各電流源が生成した電流の加算によって、前記駆動電流の電流値の基準となる基準電流を生成する基準設定手段と、
前記電気光学素子に供給される駆動電流を、当該単位回路の階調を指定する階調データと前記基準設定手段が生成した基準電流とに応じた電流値に制御する電流制御手段とを含み、
前記各電流源は、ゲート電極の電位に応じた電流を生成する第１トランジスタを含み、前記第１トランジスタのゲート電極には、前記電位生成手段が生成した前記第１電位および前記第２電位の何れかが補正データに応じて供給される
電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード（以下「ＯＬＥＤ（Organic  Light  Emitting  Diode
）」という）素子などの電気光学素子を制御する技術に関する。
【背景技術】
【０００２】
複数の電気光学素子が配列された電気光学装置が従来から提案されている。この種の電
気光学装置においては、各電気光学素子の特性（例えば発光効率）やこれを制御するトラ
ンジスタの特性（例えば閾値電圧）のバラツキに起因して、複数の電気光学素子について
階調のムラが発生する場合がある。このような階調（輝度）のムラを抑制するために、例
えば特許文献１には、各電気光学素子の階調データ（輝度を指定するデータ）を補正する
技術が開示されている。この技術においては、事前に測定された各電気光学素子の輝度比
に基づいて各電気光学素子の階調データが補正され、この補正後の階調データに基づいて
各電気光学素子が駆動される。
【特許文献１】特開２００５−２８３８１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１の構成においては、各電気光学素子の輝度比に基づいて階調
データを補正するための回路が不可欠であるから、電気光学素子の周辺に配置される回路
（以下「周辺回路」という）の規模が肥大化するという問題がある。このような事情を背
景として、本発明は、周辺回路の規模を抑制しながら各電気光学素子の階調のムラを抑制
するという課題の解決を目的としている。
【課題を解決するための手段】
【０００４】
本発明に係る電気光学装置は複数の単位回路を具備する。これらの単位回路の各々は、
駆動電流の電流値に応じた階調となる電気光学素子と、当該単位回路の補正データに応じ
たレベルの基準信号を生成する基準設定手段（例えば図２の基準設定回路Ｕ）と、電気光
学素子に供給される駆動電流を、当該単位回路の階調を指定する階調データと基準設定手
段が生成した基準信号のレベルとに応じた電流値に制御する電流制御手段（例えば図２の
駆動トランジスタＴdr）とを含む。
【０００５】
この構成においては、各単位回路の電気光学素子の階調を決定する駆動電流がその単位
回路の補正データを反映した電流値に制御される。したがって、各電気光学素子の階調の
ムラを補正データに応じて抑制することができる。しかも、補正データに応じた基準信号
を生成する基準設定手段は各単位回路に設置されるから、補正データに基づいて階調デー
タを補正する周辺回路は原理的には不要である。したがって、周辺回路の規模を縮小する
ことができる。
【０００６】
なお、補正データに基づいて階調データを補正する回路が原理的に不要であるとは言っ
ても、各単位回路の基準設定手段が各電気光学素子の階調を補正する構成と周辺回路が階
調データを補正する構成とを兼備する電気光学装置を本発明の範囲から除外する趣旨では
ない。複数種の補正が実行される電気光学装置において、少なくともひとつの補正が各単
位回路の基準設定手段によって実行される構成によれば、周辺回路がその補正を実行する
必要はなくなるから、総ての補正を周辺回路が実行する従来の構成と比較すれば、周辺回
路の規模を縮小できるという本発明の所期の効果は確かに奏される。例えば、各単位回路
の基準設定手段が実行する補正によって各電気光学素子の特性のバラツキが補償されると
ともに周辺回路が階調データに対してガンマ補正を実行する構成としてもよい。
【０００７】
本発明における電気光学素子は、輝度や透過率といった光学的な特性が電流の供給によ
って変化する要素（いわゆる電流駆動型）である。この種の電気光学素子の典型例は、駆
動電流の電流値に応じた輝度で発光する発光素子（例えばＯＬＥＤ素子）であるが、その
他の電気光学素子を採用した電気光学装置にも本発明は適用される。
【０００８】
本発明の好適な態様において、基準設定手段は、補正データに応じた電流値の基準電流
を基準信号として生成する。この態様における基準設定手段の典型例は、電流出力型のＤ
ＡＣ（Digital to Analog Converter）である。この構成によれば、基準設定手段が生成
した基準電流の電流値を変化させることで駆動電流が生成されるから、補正データに応じ
た電圧値の基準信号が生成される構成と比較して各単位回路の構成が簡素化される。ただ
し、基準設定手段が補正データに応じた電圧値の基準信号を生成する構成（基準設定手段
が電圧出力型のＤＡＣである構成）にも本発明は適用され得る。この構成においては、例
えば、基準設定手段が基準信号を出力する配線と電源線（例えば接地線）との間に電気光
学素子が介挿され、当該配線と電源線との間に流れる電流を電流制御手段が階調データに
応じて制御することで駆動電流が生成される。
【０００９】
基準設定手段が基準電流を生成する電気光学装置の好適な態様において、電流制御手段
は、基準設定手段から電気光学素子に至る第１経路から分岐した第２経路上に配置されて
当該第２経路の電流を階調データに応じて制御する駆動トランジスタを含む。この態様に
おいては、第２経路の電流に応じて駆動電流の電流値（さらには電気光学素子の階調）が
制御される。換言すると、駆動トランジスタに流れる電流と電気光学素子に供給される駆
動電流との比率が階調データに応じて制御される。この構成においては、基準設定手段が
生成する基準電流（駆動トランジスタに流れる電流と電気光学素子に供給される駆動電流
との総和）は変動しないから、この基準電流の供給源となる電源線の電位の変動が抑制さ
れる。
より好適な態様において、基準設定手段と駆動トランジスタとを経由する電流の経路上
には抵抗素子（例えば図９から図１１の抵抗素子Ｒb）が介在する。この態様によれば、
第１経路の抵抗値と第２経路の抵抗値とを近づけることができるから、第１経路に駆動電
流を供給する場合（例えば電気光学素子を発光させる場合）と第２経路に電流を流す場合
（例えば電気光学素子を消灯させる場合）とで電力の消費量を均一化することができる。
したがって、電源線の電位の変動はいっそう効果的に抑制される。
【００１０】
もっとも、本発明における電流制御手段は以上の例示に限定されない。例えば、他の態
様における電流制御手段は、基準設定手段から電気光学素子に至る経路上に介挿された駆
動トランジスタを含む。すなわち、この態様における駆動トランジスタは、第１端子（ド
レインおよびソースの一方）が基準設定手段に電気的に接続されるとともに第２端子（ド
レインおよびソースの他方）が電気光学素子に接続され、ゲート電極には階調データに応
じた電位が供給される。この構成によっても、基準設定手段から電気光学素子に供給され
る駆動電流を階調データに応じて制御することができる。
【００１１】
本発明の好適な態様において、各単位回路の基準設定手段は、当該単位回路の補正デー
タに応じた電流を各々が生成する複数の電流源（例えば図２の電流源トランジスタＴｓ1
〜Ｔｓ3）を含み、各電流源が生成した電流の加算によって基準電流を生成する。この態
様によれば、各電流源からの電流を加算するという簡易な構成（例えば各電流源の出力端
が相互に接続された構成）によって基準電流を生成することができる。
さらに具体的な態様においては、互いに相違する第１電位（例えば図１の第１電位Ｖ1
）および第２電位（例えば図１の第２電位Ｖ2）を生成する電位生成手段を具備し、各電
流源は、ゲート電極の電位に応じた電流を生成する第１トランジスタ（例えば図２の電流
源トランジスタＴｓ1〜Ｔｓ3）を含み、第１トランジスタのゲート電極には、電位生成手
段が生成した第１電位および第２電位の何れかが補正データに応じて供給される。この態
様によれば、第１トランジスタが第１電位および第２電位の何れかによって２値的に制御
されるから、各単位回路における第１トランジスタの特性（例えば閾値電圧）のバラツキ
が電気光学素子の階調に与える影響（第１トランジスタの特性のバラツキに起因した階調
のムラ）を低減することができる。より好適な態様において、第１電位は、第１トランジ
スタを飽和領域にて動作させる電位とされ、第２電位は、第１トランジスタをオフ状態と
する電位とされる。この態様によれば、第１トランジスタの特性のバラツキが電気光学素
子の階調に与える影響をいっそう効果的に抑制することができる。
【００１２】
以上のように第１トランジスタのゲート電極に第１電位または第２電位が供給される態
様においては、電位生成手段が第１電位を可変に生成する構成も採用される。この構成に
よれば、電位生成手段が生成する第１電位を適宜に変化させることによって複数の電気光
学素子の階調（輝度）を一括的に調整することが可能である。例えば本発明の電気光学装
置を画像の出力（表示や印刷）に利用した場合には、この出力される画像の全体的な明暗
を第１電位に応じて調整することができる。なお、この態様における第２電位は可変であ
っても固定であってもよい。
また、第１電位を可変とするための構成は任意である。例えば、所定の電圧の分圧によ
って複数の電位を生成する手段（例えば図３の抵抗分圧回路２５１）とこれらの電位の何
れかを第１電位として選択する手段（例えば図３のセレクタ２５３）とを含む回路が電位
生成手段として採用される。また、所定の電圧の分圧比を例えば可変抵抗素子（例えば図
１３の可変抵抗素子Ｒx）によって適宜に変化させることで第１電位を可変としてもよい
。
【００１３】
本発明の好適な態様において、各単位回路は、補正データに依存しない電流値の電流を
生成する電流生成手段（例えば図５のトランジスタＴc）を具備し、基準設定手段は、各
電流源が生成した電流と電流生成手段が生成した電流との加算によって基準電流を生成す
る。この態様によれば、各電流源が生成した電流と電流生成手段が生成した電流との加算
によって基準電流が生成されるから、各電流源が生成した電流のみの加算によって基準電
流が生成される構成と比較して、補正データのビット数を低減しながら、基準電流の電流
値を微細な刻み幅にて高精度に設定することが可能となる。
【００１４】
さらに好適な態様において、複数の電流源の各々は、ゲート電極の電位に応じた電流を
生成する第１トランジスタ（例えば図５の電流源トランジスタＴｓ1〜Ｔｓ3）を含み、電
流生成手段は、ゲート電極の電位に応じた電流を生成する第２トランジスタ（例えば図５
のトランジスタＴc）を含み、互いに相違する第１電位および第２電位を生成する第１電
位生成手段（例えば図１の電位生成回路２５）と、第１電位および第２電位に依存しない
オン電位（例えば図５の電位Ｖon）を生成する第２電位生成手段（例えば図１の電位生成
回路２５）とを具備し、複数の単位回路の各々における各電流源の第１トランジスタのゲ
ート電極には、第１電位生成手段が生成した第１電位および第２電位の何れかが補正デー
タに応じて供給され、複数の単位回路の各々における第２トランジスタのゲート電極には
、第２電位生成手段が生成したオン電位が供給される。この態様によれば、第１電位や第
２電位に依存しないオン電位に応じた電流が電流生成手段によって生成されるから、オン
電位を適宜に調整することによって、複数の電気光学素子の全体的な階調の濃淡を補正デ
ータとは無関係に調整することが可能となる。なお、第１電位生成手段および第２電位生
成手段は単一の回路（例えば図１の電位生成回路２５）であっても別個の回路であっても
よい。
【００１５】
本発明の好適な態様において、複数の単位回路の各々は、当該単位回路の補正データを
保持する補正データ保持手段（例えば図２の記憶素子Ｍａ1〜Ｍａ3や図１２の記憶素子Ｍ
ｂ1〜Ｍｂ3）を含み、基準設定手段は、補正データ保持手段が保持する補正データに応じ
た基準信号を生成する。この態様によれば、各単位回路の補正データ保持手段が補正デー
タを保持するから、電気光学素子に対する駆動電流の供給のたびに各単位回路に対して補
正データを供給する必要はない。なお、補正データ保持手段としては、例えばＳＲＡＭ（
Static RAM）やＤＲＡＭ（Dynamic RAM）など各種の記憶素子が採用される。ＳＲＡＭを
補正データ保持手段として採用した構成においては、例えば電源の投入の直後にいったん
総ての単位回路に補正データを供給すれば、その後における各補正データの更新が原理的
に不要であるという利点がある。一方、ＤＲＡＭを補正データ保持手段として採用した構
成によれば、ＳＲＡＭを利用した構成と比較して補正データ保持手段を簡素化できる（例
えばひとつの容量素子を補正データ保持手段として採用できる）という利点がある。
【００１６】
電気光学素子に並列に接続された駆動トランジスタを電流制御手段が含む構成の具体的
な態様において、電気光学素子は、高位側の電源電位（例えば図２の第２電位Ｖ2）が供
給される給電線と低位側の電源電位（例えば図２の接地電位Ｇnd）が供給される給電線と
の間に介挿され、階調データに応じたデータ信号が供給されるデータ線と駆動トランジス
タのゲート電極との電気的な接続を制御するスイッチング素子（例えば図２のトランジス
タＴＡ）と、このスイッチング素子をオン状態またはオフ状態とする選択信号を生成する
選択手段（例えば図１の選択回路２１）とを具備し、データ信号の電位の最高値は高位側
の電源電位よりも低位であり、データ信号の電位の最低値は低位側の電源電位よりも高位
である。この構成によれば、データ信号が高位側の電源電位から低位側の電源電位までの
範囲内で変動する構成と比較して、データ信号に起因したノイズの発生を防止することが
できる。また、データ信号の振幅の縮小によってスイッチング素子のサイズを低減するこ
とができるから、選択信号の振幅を低減することも可能である。したがって、選択信号の
変動に起因したノイズの発生も防止することができる。
【００１７】
本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、
電気光学装置を表示装置として利用した機器である。この種の電子機器としては、パーソ
ナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電気光学装置の用途
は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体
に潜像を形成するための露光装置（露光ヘッド）としても本発明の電気光学装置を適用す
ることができる。
【００１８】
本発明は、以上に説明した各態様の電気光学装置を駆動する方法としても特定される。
この駆動方法は、各単位回路の補正データ保持手段に当該単位回路の補正データを保持さ
せ、補正データ保持手段による補正データの保持後に、各単位回路の電流制御手段に階調
データを出力して各電気光学素子を駆動する。この方法によれば、各電気光学素子の駆動
の当初から各々の階調を的確に補正できるという利点がある。
【発明を実施するための最良の形態】
【００１９】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。同
図に示すように、電気光学装置Ｄは素子アレイ部１０を含む。素子アレイ部１０には、Ｘ
方向に延在するｍ本の選択線１１と、Ｘ方向と直交するＹ方向に延在するｎ本のデータ線
１３とが形成される。選択線１１とデータ線１３との交差に対応した各位置には単位回路
（画素回路）Ｐが配置される。したがって、これらの単位回路Ｐは、Ｘ方向およびＹ方向
にわたって縦ｍ行×横ｎ列のマトリクス状に配列する。
【００２０】
素子アレイ部１０の周囲には、選択回路２１とデータ出力回路２３と電位生成回路２５
と制御回路２７とが配置される。なお、各回路が配置される位置や形態は任意である。例
えば、これらの回路は、素子アレイ部１０とともに基板に設置されてもよいし、基板に実
装された配線基板に設置されてもよい。また、これらの回路は、ＩＣチップの形態で実装
されてもよいし、単位回路Ｐとともに基板に作り込まれたトランジスタ（薄膜トランジス
タ）によって構成されてもよい。
【００２１】
制御回路２７は、クロック信号など各種の制御信号の供給によって選択回路２１やデー
タ出力回路２３を制御する回路である。選択回路２１は、各選択線１１線の選択・非選択
を指定する選択信号Ｓ1〜Ｓmをｍ本の選択線１１に出力する。データ出力回路２３は、各
単位回路Ｐにおける電気光学素子Ｅ（図２参照）の階調を指定するデータ信号Ｄ1〜Ｄnを
ｎ本のデータ線１３に出力する。
【００２２】
電位生成回路２５は、第１電位Ｖ1と第２電位Ｖ2と接地電位Ｇndとを生成する手段であ
る。接地電位Ｇndは、各部の電圧の基準となる電位である。第２電位Ｖ2は、電源の高位
側の電位である。第１電位Ｖ1は、第２電位Ｖ2よりも低位の電位である。第１電位Ｖ1は
給電線３１を介して各単位回路Ｐに共通に供給され、第２電位Ｖ2は給電線３２を介して
各単位回路Ｐに共通に供給される。なお、選択回路２１やデータ出力回路２３の具体的な
動作や電位生成回路２５の具体的な構成については後述する。
【００２３】
次に、図２を参照して、各単位回路Ｐの具体的な構成を説明する。なお、同図において
は第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）に属する第ｊ列目（ｊは１≦ｊ≦ｎを満たす整
数）のひとつの単位回路Ｐのみが図示されているが、素子アレイ部１０に属する総ての単
位回路Ｐは同様の構成である。
【００２４】
図２に示すように、ひとつの単位回路Ｐは、基準設定回路Ｕと電気光学素子Ｅと駆動ト
ランジスタＴdrと容量素子Ｃ0とトランジスタＴＡとを含む。基準設定回路Ｕは、電気光
学素子Ｅの階調の基準となる電流（以下「基準電流」という）Ｉaを生成する手段である
。なお、基準設定回路Ｕの詳細な構成については後述する。
【００２５】
電気光学素子Ｅは、有機ＥＬ（ElectroLuminescent）材料からなる発光層を陽極と陰極
との間に介在させた発光素子（ＯＬＥＤ素子）である。電気光学素子Ｅの陽極は、ノード
Ｎにおいて基準設定回路Ｕの出力端に電気的に接続される。総ての単位回路Ｐにおける電
気光学素子Ｅの陰極は、接地電位Ｇndが供給される接地線３４に対して共通に接続される
。電気光学素子Ｅは、陽極から発光層を経由して陰極に流れる電流（以下「駆動電流」と
いう）Ｉdrに応じた輝度（階調）で発光する。
【００２６】
駆動トランジスタＴdrは、電気光学素子Ｅに対して並列に接続されたｎチャネル型のト
ランジスタである。すなわち、駆動トランジスタＴdrは、ドレイン電極がノードＮ（電気
光学素子Ｅの陽極）に接続されるとともにソース電極が接地線３４に接続される。基準設
定回路Ｕから電気光学素子Ｅを経由して接地線３４に到達する第１経路と、ノードＮにて
第１経路から分岐して接地線３４に到達する第２経路とに着目すると、駆動トランジスタ
Ｔdrが第２経路上に配置された構成としても把握される。ノードＮから駆動トランジスタ
Ｔdrのドレイン電極およびソース電極を経由して接地線３４に流れ込む電流Ｉbは、駆動
トランジスタＴdrのゲート電極に供給される電位（以下「ゲート電位」という）Ｖgに応
じて変化する。基準電流Ｉaは駆動電流Ｉdrと電流Ｉbとの総和であるから、電気光学素子
Ｅに供給される駆動電流Ｉdrは駆動トランジスタＴdrに流れる電流Ｉbに応じて変化する
（Ｉdr＝Ｉa−Ｉb）。したがって、電気光学素子Ｅは、駆動トランジスタＴdrのゲート電
位Ｖgに応じた階調に制御される。以上の構成によれば、電気光学素子Ｅの階調に拘わら
ず基準電流Ｉaは略一定に維持されるから、電気光学素子Ｅに対する駆動電流Ｉdrの供給
に際して給電線３２の第２電位Ｖ2は変動しない。したがって、第２電位Ｖ2の変動に起因
した各電気光学素子Ｅの階調のバラツキを抑制することができる。
【００２７】
容量素子Ｃ0は、駆動トランジスタＴdrのゲート電極と接地線３４との間に介挿され、
ゲート電位Ｖgを保持する手段として機能する。トランジスタＴＡは、データ線１３と駆
動トランジスタＴdrのゲート電極との間に介在して両者の電気的な接続を制御するスイッ
チング素子である。トランジスタＴＡのゲート電極は選択線１１に接続される。したがっ
て、選択線１１に供給される選択信号Ｓiがハイレベルに遷移すると、トランジスタＴＡ
がオン状態に変化してデータ線１３と駆動トランジスタＴdrのゲート電極とが電気的に接
続される。このときにゲート電位Ｖgはデータ信号Ｄjの電位に設定される。そして、選択
信号Ｓiがローレベルに遷移してトランジスタＴＡがオフ状態に変化しても、このゲート
電位Ｖgは容量素子Ｃ0によって維持される。
【００２８】
ところで、各単位回路Ｐにおける電気光学素子Ｅの階調にはバラツキが発生する場合が
ある。例えば、電気光学素子Ｅの各種の特性（例えば発光効率）に誤差がある場合には、
仮に総ての電気光学素子Ｅに同じ電流値の駆動電流Ｉdrが供給されたとしても実際の電気
光学素子Ｅの階調にはバラツキが発生する。また、駆動トランジスタＴdrの特性（例えば
閾値電圧）に誤差がある場合には、総ての単位回路Ｐにおける駆動トランジスタＴdrのゲ
ート電極に同電位を供給したとしても、各電気光学素子Ｅに供給される駆動電流Ｉdrの電
流値（さらには電気光学素子Ｅの階調）にはバラツキが発生する。さらに、給電線３１や
給電線３２には電圧降下が発生するから、各単位回路Ｐに供給される第１電位Ｖ1や第２
電位Ｖ2は、素子アレイ部１０における各単位回路Ｐの位置（より詳細には電位生成回路
２５の出力端からの距離）に応じて相違する。駆動電流Ｉdrの基礎となる基準電流Ｉaの
電流値は第１電位Ｖ1や第２電位Ｖ2に応じて決定されるから（詳細は後述）、各単位回路
Ｐにおける駆動電流Ｉdrの電流値（さらには電気光学素子Ｅの階調）にはその位置に応じ
たバラツキが発生する。
【００２９】
以上に説明した階調のバラツキを抑制するために、本実施形態においては、各単位回路
Ｐの基準設定回路Ｕによって生成される基準電流Ｉaが、その単位回路Ｐについて生成さ
れた補正データＡに応じた電流値に設定される。ひとつの単位回路Ｐに対応する補正デー
タＡは、最上位のビットａ1と次位のビットａ2と最下位のビットａ3とからなる３ビット
のデジタルデータであり、各電気光学素子Ｅの階調を事前に測定した結果に基づいて電気
光学素子Ｅごとに予め生成される。例えば、各々に同じ階調を指定したうえで総ての電気
光学素子Ｅの実際の階調が測定され、この測定の結果（非補正時における階調のバラツキ
）に基づいて、総ての電気光学素子Ｅの階調が均一化されるように（すなわち各電気光学
素子Ｅの特性の相違や給電線３１または給電線３２における電圧降下の影響が補償される
ように）、各単位回路Ｐの補正データＡが決定される。こうして設定された各単位回路Ｐ
の補正データＡは、図１に示すように、制御回路２７が備えるメモリ２８に格納される。
このメモリ２８は、補正データＡを不揮発的に記憶する手段（例えばＥＥＰＲＯＭ（Elec
trically Erasable Programmable Read-Only Memory））である。
【００３０】
各単位回路Ｐの基準設定回路Ｕは、その単位回路Ｐの補正データＡに応じた電流値の基
準電流Ｉaを生成する手段（例えば電流出力型のＤＡＣ）であり、図２に示すように、補
正データＡのビット数に相当する３個の記憶素子Ｍａ1〜Ｍａ3と３個のトランジスタ（以
下「電流源トランジスタ」という）Ｔｓ1〜Ｔｓ3とを含む。電流源トランジスタＴｓk（
ｋは１≦ｋ≦３を満たす整数）のゲート電極は記憶素子Ｍａkの出力端に接続される。
【００３１】
ひとつの単位回路Ｐに含まれる各記憶素子Ｍａkは、その単位回路Ｐに対応した補正デ
ータＡのひとつのビットａkを記憶する１ビットのＳＲＡＭである。電気光学装置Ｄの電
源が投入されると、制御回路２７は、各単位回路Ｐの補正データＡをメモリ２８から読み
出し、各補正データＡをこれに対応した単位回路Ｐに出力する。この処理によって各単位
回路Ｐの記憶素子Ｍａ1〜Ｍａ3に補正データＡが保持されると、制御回路２７は、選択回
路２１やデータ出力回路２３を制御することによって選択信号Ｓ1〜Ｓmやデータ信号Ｄ1
〜Ｄnの出力を開始させる。すなわち、各単位回路Ｐの記憶素子Ｍａ1〜Ｍａ3によって補
正データＡが保持された後に各電気光学素子Ｅの駆動が開始される。この構成によれば、
各電気光学素子Ｅが駆動され始める当初から、各電気光学素子Ｅの階調のバラツキを有効
に抑制することができる。
【００３２】
図２に示すように、各単位回路Ｐの記憶素子Ｍａ1〜Ｍａ3は、第１電位Ｖ1が供給され
る給電線３１と第２電位Ｖ2が供給される給電線３２とに対して共通に接続される。各記
憶素子Ｍａkは、自身が保持するビットａkに応じて第１電位Ｖ1および第２電位Ｖ2の何れ
かを出力する。さらに詳述すると、記憶素子Ｍａkは、ビットａkが“１”であれば第１電
位Ｖ1を出力し、ビットａkが“０”であれば第２電位Ｖ2を出力する。
【００３３】
電流源トランジスタＴｓ1〜Ｔｓ3は、補正データＡの各ビットａ1〜ａ3に応じた電流Ｉ
1〜Ｉ3を生成するｐチャネル型のトランジスタである。第１電位Ｖ1が記憶素子Ｍａkから
ゲート電極に供給された場合（すなわちビットａkが“１”である場合）、電流源トラン
ジスタＴｓkはオン状態に遷移する。このとき電流源トランジスタＴｓkには電流Ｉkが流
れる。一方、記憶素子Ｍａkからゲート電極に第２電位Ｖ2が供給された場合（すなわちビ
ットａkが“０”である場合）、ゲート−ソース間の電圧がゼロとなるから、電流源トラ
ンジスタＴｓkはオフ状態に遷移する（電流Ｉkは流れない）。
【００３４】
以上のように、３個の電流源トランジスタＴｓ1〜Ｔｓ3の各々が補正データＡに応じて
選択的にオン状態とされる。そして、オン状態となった１以上の電流源トランジスタＴｓ
kに流れる電流Ｉkの加算によって基準電流Ｉaが生成される。本実施形態における３個の
電流源トランジスタＴｓ1〜Ｔｓ3の特性（特に利得係数）は、各々のゲート電極に第１電
位Ｖ1が供給されたときに流れる電流Ｉ1〜Ｉ3の電流値の相対比が「Ｉ1：Ｉ2：Ｉ3＝４：
２：１」となるように選定されている。したがって、基準電流Ｉaは補正データＡに応じ
て７段階の電流値の何れかに設定される。すなわち、電流源トランジスタＴｓ1〜Ｔｓ3は
、各々が別個の重み値にて重み付けされた複数の電流Ｉ1〜Ｉ3を生成する電流源として機
能する。
【００３５】
本実施形態のように電流源トランジスタＴｓ1〜Ｔｓ3の各々が２値的に制御される構成
によれば、電流源トランジスタＴｓkのゲート電極の電位を段階的に変化させることで基
準電流Ｉaの電流値を制御する構成と比較して、電流源トランジスタＴｓ1〜Ｔｓ3の特性
の誤差（特に閾値電圧のバラツキ）が基準電流Ｉaに与える影響を低減することができる
。
【００３６】
なお、本実施形態においてはビットａkが“０”である場合に電流源トランジスタＴｓk
のゲート電極およびソース電極の双方に第２電位Ｖ2が供給される場合を例示したが、ソ
ース電極の電位とは別個の電位がゲート電極に供給されてもよい。もっとも、各電流源ト
ランジスタＴｓkの特性のバラツキの影響を解消して各々の状態を確実に制御するという
観点からすると、ビットａkが“０”である場合に電流源トランジスタＴｓkのゲート電極
に供給される電位は、電流源トランジスタＴｓkを確実にオフ状態とする電位（典型的に
は本実施形態のようにソース電極と同じ電位）であることが望ましい。
【００３７】
また、ここでは電流源トランジスタＴｓ1〜Ｔｓ3の各々の特性を相違させた構成を例示
したが、同じ特性のトランジスタを重み値に応じた個数だけ並列に配置することによって
も、電流Ｉ1〜Ｉ3の各々を所望の重み値に応じた電流値とすることができる。たとえば、
図２の電流源トランジスタＴｓ2の代わりに、電流源トランジスタＴｓ3と同じ特性の２個
のトランジスタを並列に配置し、電流源トランジスタＴｓ1の代わりに、電流源トランジ
スタＴｓ3と同じ特性の４個のトランジスタを並列に配置した構成によっても、電流Ｉ1〜
Ｉ3の相対比を「Ｉ1：Ｉ2：Ｉ3＝４：２：１」に設定することができる。
【００３８】
次に、素子アレイ部１０の周辺回路について説明する。電位生成回路２５は、第１電位
Ｖ1および第２電位Ｖ2を生成する手段である。本実施形態における第１電位Ｖ1は、電流
源トランジスタＴｓ1〜Ｔｓ3を飽和領域にて動作させるレベルに設定される。したがって
、電流源トランジスタＴｓkに流れる電流Ｉkは、第１電位Ｖ1のレベル（ゲート−ソース
間の電圧）に応じて変化する。
【００３９】
本実施形態の電位生成回路２５は、第１電位Ｖ1を可変に生成する。図３は、電位生成
回路２５のうち第１電位Ｖ1を生成する部分の構成を示すブロック図である。同図に示す
ように、電位生成回路２５は、抵抗分圧回路２５１とセレクタ２５３とバッファ２５５と
を含む。抵抗分圧回路２５１は、第２電位（高位側の電源電位）Ｖ2と接地電位Ｇndとの
間に直列に接続された複数の抵抗素子Ｒaを含む。各抵抗素子Ｒaによる分圧で生成された
４種類の電位（Ｖ1a・Ｖ1b・Ｖ1c・Ｖ1d）はセレクタ２５３に供給される。セレクタ２５
３は、これらの電位の何れかを調整信号Ｃに応じて選択する手段である。調整信号Ｃは、
例えばツマミやボタンなどの操作子（図示略）に対する操作に応じて制御回路２７から出
力される。セレクタ２５３が選択した電位はバッファ２５５から第１電位Ｖ1として給電
線３１に出力される。
【００４０】
以上に説明したように第１電位Ｖ1のレベルは調整信号Ｃに応じて調整される。電流源
トランジスタＴｓkに流れる電流Ｉk（さらには基準電流Ｉaや駆動電流Ｉdr）は第１電位
Ｖ1によって決定されるから、本実施形態においては、総ての電気光学素子Ｅの階調の濃
淡が操作子に対する操作によって一括的に調整される。なお、以上においては操作子に対
する操作に応じて第１電位Ｖ1が設定される構成を例示したが、第１電位Ｖ1の基準となる
要素は任意である。例えば、太陽光や照明光といった外光の光量に応じて第１電位Ｖ1が
設定される構成としてもよい。
【００４１】
図１の選択回路２１は、第１行目から第ｍ行目までの各選択線１１をこの順番で順次に
選択する。さらに詳述すると、選択回路２１は、何れかの選択線１１に供給される選択信
号Ｓiをハイレベルに遷移させて当該選択線１１を選択するとともに、それ以外の各選択
線１１（非選択の選択線１１）に供給される選択信号をローレベルに維持する。図４に示
すように、本実施形態における選択信号Ｓiは、ひとつのフレーム期間（１Ｆ）に相当す
る時間長を区分した３個のサブフレーム期間Ｓf（Ｓf1〜Ｓf3）の各々における書込期間
Ｐwにてハイレベルとなり、それ以外の期間（相前後する書込期間Ｐwの間隔）にてローレ
ベルとなる。すなわち、各選択線１１は各フレーム期間にて３回ずつ選択される。書込期
間Ｐwは、各サブフレーム期間Ｓf1の始点を含む所定の時間長の期間である。
【００４２】
本実施形態における各サブフレーム期間Ｓf（Ｓf1〜Ｓf3）は、各々の時間長が２のべ
き乗に相当する比率（Ｓf1：Ｓf2：Ｓf3＝４：２：１）となるように選定されている。サ
ブフレーム期間Ｓfごとに各電気光学素子Ｅの発光および消灯が制御されることによって
電気光学素子Ｅの階調が８段階の何れかに制御される（パルス幅変調方式による階調制御
）。
【００４３】
データ出力回路２３は、各単位回路Ｐにおける電気光学素子Ｅの階調データＧjを、そ
の単位回路Ｐが接続されたデータ線１３に対してデータ信号Ｄjとして出力する手段であ
る。階調データＧ1〜Ｇnは、電気光学装置Ｄが搭載される電子機器のＣＰＵなど各種の上
位装置（あるいは制御回路２７）からデータ出力回路２３に供給される。ひとつの電気光
学素子Ｅの階調データＧjは、最上位のビットｇ1と次位のビットｇ2と最下位のビットｇ3
とからなる。データ信号Ｄjは、各サブフレーム期間Ｓf内の書込期間Ｐwにおいて、電位
ＶgHまたは電位ＶgLのうち階調データＧjの各ビットに応じた電位となる。さらに詳述す
ると、データ信号Ｄjは、サブフレーム期間Ｓf1内の書込期間Ｐwにおいて階調データＧj
のビットｇ1に応じたレベルとなる。すなわち、ビットｇ1が“０”であればデータ信号Ｄ
jは電位ＶgHとなり、ビットｇ1が“１”であればデータ信号Ｄjは電位ＶgLとなる。同様
に、データ信号Ｄjは、サブフレーム期間Ｓf2内の書込期間Ｐwにおいてビットｇ2に応じ
たレベルとなり、サブフレーム期間Ｓf3内の書込期間Ｐwにおいてビットｇ3に応じたレベ
ルとなる。
【００４４】
選択信号Ｓiがハイレベルとなる各書込期間ＰwではトランジスタＴＡがオン状態となる
から、この書込期間Ｐwにおけるデータ信号Ｄjの電位（ＶgHまたはＶgL））は、トランジ
スタＴＡを経由して駆動トランジスタＴdrのゲート電極に供給されるとともに、次の書込
期間Ｐwにて新たにデータ信号Ｄjが供給されるまで容量素子Ｃ0に保持される。すなわち
、容量素子Ｃ0は、各書込期間Ｐwにて単位回路Ｐに取り込まれた階調データＧjを次の書
込期間Ｐwまで保持する手段として機能する。
【００４５】
以上の動作によって、図４に示されるように、駆動トランジスタＴdrのゲート電位Ｖg
は、サブフレーム期間Ｓfごとに階調データＧjの各ビットｇ1〜ｇ3に応じて電位ＶgHおよ
び電位ＶgLの何れかに制御される。すなわち、ゲート電位Ｖgは、ひとつのフレーム期間
（１Ｆ）のうち階調データＧjに応じた時間長にわたって電位ＶgHを維持するとともにそ
の残余の期間にて電位ＶgLとなる。したがって、電気光学素子Ｅに供給される駆動電流Ｉ
drは、ひとつのフレーム期間のうち階調データＧjに応じた期間（図４においてハッチン
グが施された区間）にて電気光学素子Ｅを発光させる電流値となり、その残余の期間にて
電気光学素子Ｅを消灯させる電流値となる。
【００４６】
本実施形態におけるデータ信号Ｄ1〜Ｄnの振幅（電位ＶgHと電位ＶgLとの差分値）は、
第２電位Ｖ2と接地電位Ｇndとの電位差よりも小さい。さらに詳述すると、電位ＶgHは第
２電位Ｖ2（電源電位）よりも低位であり、電位ＶgLは接地電位Ｇndよりも高位である。
別の観点からすると、ゲート電極に対する第２電位Ｖ2（電源電位）の供給によって駆動
トランジスタＴdrがオン状態とされる構成と比較して、電位ＶgHの供給によってオン状態
となった駆動トランジスタＴdrの抵抗値（オン抵抗）は高くなる。このようにデータ信号
Ｄ1〜Ｄnの振幅が低減された構成によれば、データ信号Ｄ1〜Ｄnが接地電位Ｇndから第２
電位Ｖ2までの範囲で変動する構成と比較して、データ信号Ｄ1〜Ｄnの電位の変動に起因
した各部のノイズを低減することができる。加えて、データ信号Ｄ1〜Ｄnの振幅を低減す
ると、この信号が経由するトランジスタＴＡのサイズを縮小することも可能である。これ
によって選択信号Ｓ1〜Ｓmの振幅が低減されるから、本実施形態によれば、選択信号Ｓ1
〜Ｓmの電位の変動に起因した各部のノイズも低減することができる。
【００４７】
以上に説明したように、本実施形態においては、補正データＡに応じた基準電流Ｉaを
生成する基準設定回路Ｕが各単位回路Ｐに設置されるから、補正データＡに基づいて階調
データＧ1〜Ｇnを補正する回路は原理的に不要である。したがって、素子アレイ部１０の
周辺に配置される回路の規模を縮小することができる。
【００４８】
また、本実施形態においては、電流源トランジスタＴｓ1〜Ｔｓ3が定電流源として機能
し、さらには給電線３１や給電線３２における電圧降下の影響が補償されるように補正デ
ータＡが生成される。したがって、各単位回路Ｐの位置に応じた第１電位Ｖ1や第２電位
Ｖ2のバラツキを効果的に補償して基準電流Ｉaの電流値を高精度に所期値に調整すること
が可能である。別の観点からすると、以上のように第１電位Ｖ1や第２電位Ｖ2のバラツキ
が単位回路Ｐにて補償されるのであるから、給電線３１や給電線３２における電圧降下を
抑制する必要性は低減される。したがって、本実施形態によれば、例えば給電線３１や給
電線３２を低抵抗化するための構成（例えば低抵抗な導電性材料からなる補助配線）を不
要とすることが可能である。なお、給電線３１や給電線３２における電圧降下は素子アレ
イ部１０が大面積化されるほど顕著となる。したがって、これらの電圧降下の影響が低減
される本実施形態は、電気光学装置Ｄが大画面の表示装置として利用される場合に特に好
適である。
【００４９】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態を構成する要素の
うち第１実施形態と共通する要素については同一の符号を付してその説明を適宜に省略す
る。
【００５０】
第１実施形態においては、補正データＡに応じて制御される３個の電流源トランジスタ
Ｔｓ1〜Ｔｓ3によって基準電流Ｉaが生成される構成を例示した。本実施形態の基準設定
回路Ｕは、図５に示すように、第１実施形態と同様の電流源トランジスタＴｓ1〜Ｔｓ3に
加えてｐチャネル型のトランジスタＴcを含む。このトランジスタＴcは、ゲート電極に供
給される電位Ｖonに応じて電流Ｉcを生成する手段であり、ソース電極が給電線３２に接
続されるとともにドレイン電極がノードＮに接続される。したがって、本実施形態におい
ては、電流源トランジスタＴｓ1〜Ｔｓ3に流れる電流Ｉ1〜Ｉ3とトランジスタＴcのソー
ス−ドレイン間に流れる電流Ｉcとの加算によって基準電流Ｉaが生成される。
【００５１】
トランジスタＴcのゲート電極に供給される電位Ｖonは、第１電位Ｖ1や第２電位Ｖ2と
ともに電位生成回路２５によって生成されて各単位回路Ｐに共通に供給される。電位Ｖon
は、トランジスタＴcを飽和領域にて動作させる電位（第２電位Ｖ2よりも低電位）であり
、第１電位Ｖ1と同様に外部からの指示に応じて変更される。したがって、調整信号Ｃに
応じた第１電位Ｖ1の変更に加えて電位Ｖonの変更によっても、各単位回路Ｐの基準電流
Ｉa（さらには素子アレイ部１０の全体的な明暗）を一括的に変更することが可能である
。ただし、本実施形態における電位Ｖonは、第１電位Ｖ1やその変動には依存せず、調整
信号Ｃとは別個の入力に応じて第１電位Ｖ1とは無関係に設定される。この構成によれば
、電位Ｖonが電位Ｖ1に連動して設定される構成と比較して、各単位回路Ｐの基準電流Ｉa
を細緻かつ多様に設定することが可能となる。
【００５２】
以上に説明したように、本実施形態においては、補正データＡに依存しない電流Ｉcと
補正データＡに応じた電流Ｉ1〜Ｉ3との加算によって基準電流Ｉaが生成される。この構
成によれば、各単位回路Ｐに共通の電流ＩcがトランジスタＴcによって生成されるから、
この電流Ｉcと所望の基準電流Ｉdrとの差分に相当する微小な電流を電流源トランジスタ
Ｔｓ1〜Ｔｓ3によって生成すれば足りる。したがって、補正データＡのビット数を削減し
ながら、微細な刻み幅で基準電流Ｉaの電流値を補正データＡに応じて変更することが可
能となる。なお、電流源トランジスタＴｓ1〜Ｔｓ3の各々については補正データＡと電流
Ｉ1〜Ｉ3との線形性が担保されるように各々の特性を高精度に制御することが必要となる
が、トランジスタＴcについては電流源トランジスタＴｓ1〜Ｔｓ3のような特性の精度は
要求されない。したがって、トランジスタＴcについては電流源トランジスタＴｓ1〜Ｔｓ
3と比較してチャネル長を縮小することが可能である。
【００５３】
＜Ｃ：第３実施形態＞
以上の各形態においては、複数の単位回路Ｐがマトリクス状に配列された構成（すなわ
ち画像の表示に好適な電気光学装置Ｄ）を例示した。これに対し、本形態の電気光学装置
Ｄにおいては複数の単位回路Ｐが線状に配列された構成となっている。この種の電気光学
装置Ｄは、印刷装置などの画像形成装置において感光体（例えば感光体ドラム）を露光す
る露光ヘッドとして好適に採用される。
【００５４】
図６は、本形態に係る電気光学装置Ｄの構成を示すブロック図である。同図に示すよう
に、素子アレイ部１０にはｎ個の単位回路ＰがＸ方向（主走査方向）に沿って配列する。
電気光学装置Ｄは、素子アレイ部１０の各電気光学素子Ｅが感光体に対向するように配置
される。データ出力回路２３や制御回路２７や電位生成回路２５の構成は以上の各形態と
同様である。なお、本形態のように単位回路Ｐが線状に配列された構成においては各行の
選択が不要であるから、以上の各形態にて説明した選択線１１や選択回路２１は配置され
ない。
【００５５】
図７は、本形態における単位回路Ｐの構成を示すブロック図である。同図に示すように
、駆動トランジスタＴdrのゲート電極はデータ線１３に接続される。データ線１３に供給
されるデータ信号Ｄjは、所定の期間のうち階調データＧjに応じた時間長にわたって電位
ＶgHとなり、その残余の期間において電位ＶgLとなる。以上の動作によって各電気光学素
子Ｅの階調（輝度）が制御され、各電気光学素子Ｅによって露光された感光体の表面には
所望の画像に応じた潜像（静電潜像）が形成される。そして、この潜像に付着したトナー
（顕像）が用紙などの記録材に定着される。以上の構成によっても、第１実施形態と同様
の効果が奏される。なお、第２実施形態にて説明したトランジスタＴc（図５）を図７の
構成に追加してもよい。
【００５６】
＜Ｄ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば
以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００５７】
（１）変形例１  
図８は、以上の各形態において各部に流れる電流とノードＮの電位との関係を例示する
グラフである。同図における特性Ｆ1は、ノードＮの電位（横軸）と基準電流Ｉa（縦軸）
との関係を示す。また、特性Ｆ2は、ノードＮの電位と駆動電流Ｉdrとの関係を示し、特
性Ｆ3は、ノードＮの電位と駆動トランジスタＴdrに流れる電流Ｉbとの関係を示す。図８
において、特性Ｆ1と特性Ｆ2との交点Ｏ1は電気光学素子Ｅが発光するときの動作点に相
当し、特性Ｆ1と特性Ｆ3との交点Ｏ2は電気光学素子Ｅが消灯するときの動作点に相当す
る。図８に例示されるように、単位回路Ｐの各部の特性によっては、電気光学素子Ｅの発
光時（動作点Ｏ1）と消灯時（動作点Ｏ2）とで基準電流Ｉaが変動（変動量Δ1）する場合
がある。
【００５８】
この基準電流Ｉaの変動を抑制するために、図９から図１１に示すように、基準設定回
路Ｕと駆動トランジスタＴdrとを通過する経路上（特に基準設定回路Ｕと駆動トランジス
タＴdrとの間）に抵抗素子Ｒbが配置された構成としてもよい。図９の構成においては、
駆動トランジスタＴdrのドレイン電極とノードＮとの間に抵抗素子Ｒbが介在する。図１
０の構成においては、電流源トランジスタＴｓ1〜Ｔｓ3の各々のドレイン電極とノードＮ
との間に抵抗素子Ｒbが介在する。また、図１１の構成においては、基準設定回路Ｕとノ
ードＮとの間に抵抗素子Ｒbが介在する。
【００５９】
図９から図１１の構成によれば、基準設定回路Ｕから電気光学素子Ｅを経由して接地線
３４に至る第１経路の抵抗値と、基準設定回路Ｕから駆動トランジスタＴdrを経由して接
地線３４に至る第２経路の抵抗値とを、抵抗素子Ｒbが配置されない構成と比較して近づ
けることができる。すなわち、図８の特性Ｆ3は、図９から図１１のように抵抗素子Ｒbを
配置することによって特性Ｆ3aに変化する。これによって、電気光学素子Ｅの消灯時の動
作点Ｏ2は、発光時の動作点Ｏ1に近い動作点Ｏ2aに変化する。したがって、図８に示すよ
うに、電気光学素子Ｅの発光時と消灯時とにおける基準電流Ｉaの変動量をΔ1からΔ2に
低減することができる。
【００６０】
（２）変形例２  
単位回路Ｐの構成は適宜に変更される。例えば、補正データＡを保持する手段（記憶素
子Ｍａ1〜Ｍａ3や記憶素子Ｍｂ1〜Ｍｂ3）が各単位回路Ｐに設置されない構成としてもよ
い。この構成においては、各単位回路Ｐの電流源トランジスタＴｓ1〜Ｔｓ3の各々のゲー
ト電極に対して補正データＡに応じた電位が周辺回路から供給され続ける。
【００６１】
また、以上の各形態においては基準設定回路Ｕによって基準電流Ｉaが生成される構成
を例示したが、駆動電流Ｉdrの基準となる電圧（以下「基準電圧」という）を基準設定回
路Ｕが補正データＡに応じて生成する構成（例えば電圧出力型のＤＡＣが基準設定回路Ｕ
として採用された構成）としてもよい。この構成においては、駆動トランジスタが基準設
定回路Ｕと電気光学素子Ｅとの間に介挿された構成も採用される。この構成において、駆
動トランジスタのゲート電極には階調データＧjに応じた電位が供給される。したがって
、基準設定回路Ｕから駆動トランジスタを経由して電気光学素子Ｅに供給される駆動電流
Ｉdrは基準電圧（補正データＡ）と階調データＧjとに応じた電流値に制御される。この
ように、以上の各形態においては、基準設定回路Ｕによって生成される基準信号のレベル
（基準電流Ｉaの電流値または基準電圧の電圧値）と階調データＧとに応じて駆動電流Ｉd
rが制御される構成が好適に採用される。
【００６２】
（３）変形例３  
以上の各形態においては、補正データＡを記憶する記憶素子Ｍａ1〜Ｍａ3がＳＲＡＭで
ある構成を例示したが、図１２に示すように、補正データＡがＤＲＡＭに記憶される構成
も採用される。図１２の単位回路Ｐは、第２実施形態の記憶素子Ｍａkに代えて、記憶素
子Ｍｂk（Ｍｂ1〜Ｍｂ3）とトランジスタＴＢk（ＴＢ1〜ＴＢ3）との組（すなわち１ビッ
トのＤＲＡＭ）を含む。記憶素子Ｍｂkは、補正データＡのビットａkに応じた電圧を保持
する容量素子であり、電流源トランジスタＴｓkのゲート電極と接地線との間に介挿され
る。したがって、以上の各形態と同様に、電流源トランジスタＴｓkのゲート電極にはビ
ットａkに応じた電位が供給される。
【００６３】
トランジスタＴＢ1〜ＴＢ3の各々は、記憶素子Ｍｂ1〜Ｍｂ3と制御回路２７（メモリ２
８）との電気的な接続を制御するスイッチング素子である。トランジスタＴＢkのゲート
は、リフレッシュ信号Ｗk[i]が供給される信号線Ｌkに接続される。したがって、トラン
ジスタＴＢkは、リフレッシュ信号Ｗk[i]のレベルに応じてオン状態およびオフ状態の何
れかに制御される。
【００６４】
リフレッシュ信号Ｗk[i]がハイレベルに遷移してトランジスタＴＢkがオン状態に変化
すると、制御回路２７から出力されたビットａkがトランジスタＴＢkを介して単位回路Ｐ
に取り込まれる。これによってビットａkに応じた電位が電流源トランジスタＴｓkのゲー
ト電極に供給されるとともに記憶素子Ｍｂkに保持される。したがって、図１２の構成に
おいても補正データＡに応じた電流値の基準電流Ｉaが生成される。以上の構成において
は補正データＡの保持にＤＲＡＭが採用されるから、ＳＲＡＭが各単位回路Ｐに配置され
た形態と比較して、単位回路Ｐの規模の縮小や製造コストの低減を実現することができる
。
【００６５】
ところで、記憶素子Ｍｂkが保持する電圧は電荷のリークに起因して徐々に低下してい
く。したがって、記憶素子Ｍｂkの記憶内容をリフレッシュする動作（リフレッシュ信号
Ｗk[i]によってトランジスタＴＢkをオン状態に制御したうえでビットａkを制御回路２７
から記憶素子Ｍｂkに供給する動作）は、各電気光学素子Ｅの駆動中においても複数回に
わたって随時に（例えば定期的に）実行されることが望ましい。この態様によれば、基準
電流Ｉaの電流値を長期にわたって所期値に維持することができる。
【００６６】
（４）変形例４  
補正データＡや階調データＧのビット数が以上の例示に限定されないことはもちろんで
ある。したがって、ひとつの単位回路Ｐを構成する要素（電流源トランジスタＴｓkや記
憶素子Ｍａk・記憶素子Ｍｂk・トランジスタＴＢk）の個数や、ひとつのフレーム期間に
含まれるサブフレーム期間の個数は以上の例示から適宜に変更される。
【００６７】
（５）変形例５  
以上の各形態においては、駆動電流Ｉdrを階調データＧjに応じたパルス幅とすること
で電気光学素子Ｅの階調が制御される構成を例示したが、電気光学素子Ｅの階調を制御す
る方法は任意である。例えば、駆動電流Ｉdrの電流値を階調データＧjに応じて段階的に
変化させることで電気光学素子Ｅの階調を制御する構成としてもよい。
【００６８】
（６）変形例６  
以上の各形態においては第１電位Ｖ1が可変に生成される構成を例示したが、第２電位
Ｖ2が可変に生成される構成としてもよい。また、第１電位Ｖ1を変化させるための構成は
任意である。例えば、図３の電位生成回路２５に代えて、図１３に示すように、抵抗素子
Ｒaと可変抵抗素子Ｒxとによる分圧で第１電位Ｖ1を生成する電位生成回路２５を採用し
てもよい。この構成においては、可変抵抗素子Ｒxの抵抗値を調整信号Ｃに応じて変化さ
せることで所望の第１電位Ｖ1が生成される。
【００６９】
（７）変形例７  
以上の各形態においては電気光学素子ＥとしてＯＬＥＤ素子が採用された構成を例示し
たが、これ以外の電気光学素子を利用した様々な電気光学装置に本発明は適用される。例
えば、無機ＥＬ素子を利用した表示装置、電界放出ディスプレイ（ＦＥＤ：Field  Emiss
ion  Display）、表面導電型電子放出ディスプレイ（ＳＥＤ：Surface-conduction  Elec
tron-emitter  Display）、弾道電子放出ディスプレイ（ＢＳＤ：Ballistic  electron  
Surface  emitting  Display）、発光ダイオードを利用した表示装置にも以上の各形態と
同様に本発明を適用することができる。
【００７０】
＜Ｅ：応用例＞
次に、本発明に係る電気光学装置を利用した電子機器について説明する。図１４は、以
上に説明した何れかの形態に係る電気光学装置Ｄを表示装置として採用したモバイル型の
パーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は
、表示装置としての電気光学装置Ｄと本体部２０１０とを備える。本体部２０１０には、
電源スイッチ２００１およびキーボード２００２が設けられている。この電気光学装置Ｄ
においてはＯＬＥＤ素子が電気光学素子Ｅとして利用されるので、視野角が広く見易い画
面を表示できる。
【００７１】
図１５に、以上の各形態に係る電気光学装置Ｄを適用した携帯電話機の構成を示す。携
帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、なら
びに表示装置としての電気光学装置Ｄを備える。スクロールボタン３００２を操作するこ
とによって、電気光学装置Ｄの素子アレイ部１０に表示される画面がスクロールされる。
【００７２】
図１６に、以上の各形態に係る電気光学装置Ｄを適用した携帯情報端末（ＰＤＡ：Pers
onal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン
４００１および電源スイッチ４００２、ならびに表示装置としての電気光学装置Ｄを備え
る。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が
電気光学装置Ｄの素子アレイ部１０に表示される。
【００７３】
なお、本発明に係る電気光学装置が適用される電子機器としては、図１４から図１６に
示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション
装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーショ
ン、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパ
ネルを備えた機器等などが挙げられる。
【図面の簡単な説明】
【００７４】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】ひとつの単位回路の構成を示す回路図である。
【図３】電位生成回路の構成を示すブロック図である。
【図４】電気光学装置の動作を説明するためのタイミングチャートである。
【図５】本発明の第２実施形態に係る単位回路の構成を示す回路図である。
【図６】本発明の第３実施形態に係る電気光学装置の構成を示すブロック図である。
【図７】ひとつの単位回路の構成を示す回路図である。
【図８】駆動電流の変動について説明するためのグラフである。
【図９】変形例に係る単位回路の構成を示す回路図である。
【図１０】変形例に係る単位回路の構成を示す回路図である。
【図１１】変形例に係る単位回路の構成を示す回路図である。
【図１２】変形例に係る単位回路の構成を示す回路図である。
【図１３】変形例に係る電位生成回路の構成を示す回路図である。
【図１４】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１５】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１６】本発明に係る電子機器の具体的な形態を示す斜視図である。
【符号の説明】
【００７５】
Ｄ……電気光学装置、Ｐ……単位回路、１０……素子アレイ部、１１……選択線、１３…
…データ線、２１……選択回路、２３……データ出力回路、２５……電位生成回路、２７
……制御回路、２８……メモリ、３１，３２……給電線、Ｕ……基準設定回路、Ｅ……電
気光学素子、Ｔdr……駆動トランジスタ、ＴＡ，ＴＢ1〜ＴＢ3……トランジスタ、Ｃ0…
…容量素子、Ｍａ1〜Ｍａ3，Ｍｂ1〜Ｍｂ3……記憶素子、Ｔｓ1〜Ｔｓ3……電流源トラン
ジスタ、Ｔc……トランジスタ、Ｓi……選択信号、Ｄj……データ信号、Ｉa……基準電流
、Ｉdr……駆動電流。
【図１】
0004702061.tif 000002
【図２】
0004702061.tif 000003
【図３】
0004702061.tif 000004
【図４】
0004702061.tif 000005
【図５】
0004702061.tif 000006
【図６】
0004702061.tif 000007
【図７】
0004702061.tif 000008
【図８】
0004702061.tif 000009
【図９】
0004702061.tif 000010
【図１０】
0004702061.tif 000011
【図１１】
0004702061.tif 000012
【図１２】
0004702061.tif 000013
【図１３】
0004702061.tif 000014
【図１４】
0004702061.tif 000015
【図１５】
0004702061.tif 000016
【図１６】
0004702061.tif 000017