(57)【特許請求の範囲】
【請求項１】
順方向に電圧が印加されると発光し、前記順方向と反対方向である逆方向に電圧が印加されると電荷を蓄積する発光手段と、
制御端子、第１端子および第２端子を有し、該制御端子と該第１端子との電位差に応じて該第１端子と該第２端子との間に流れる電流を制御することにより、前記発光手段の発光を制御するドライバ手段と、
一方の電極が前記ドライバ手段の制御端子に直接的または間接的に接続され、他方の電極が、画像データに対応する電位を供給する信号線に直接的または間接的に接続される第１容量素子と、
前記画像データが前記信号線を介して前記第１容量素子に書き込まれる書き込み期間中に、前記第１容量素子に電気的に直列に接続される第２容量素子と、
を備え、
前記第２容量素子は、一方の電極が前記発光手段と直接的に接続され且つ前記ドライバ手段の前記第１端子または前記第２端子のいずれか一方と直接的に接続され、他方の電極が前記ドライバ手段の前記第１端子または前記第２端子のいずれか他方と直接的に接続され、前記ドライバ手段の前記第１端子および前記第２端子と電気的に並列に接続されるとともに、
前記書き込み期間中に、前記発光手段に蓄積された電荷および前記第２容量素子に蓄積された電荷が、前記第１容量素子に蓄積されることを特徴とする画像表示装置。
【請求項２】
前記書き込み期間中に、前記第１容量素子及び前記発光手段が電気的に直列に接続されることを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記書き込み期間中に、前記第２容量素子及び前記発光手段が電気的に並列に接続されることを特徴とする請求項１または２に記載の画像表示装置。
【請求項４】
前記ドライバ手段の前記制御端子と前記第２容量素子との間に配置され、前記制御端子と前記第２容量素子との間の導通を制御するスイッチング素子をさらに備え、
前記スイッチング素子は、前記書き込み期間中に前記ドライバ手段の前記制御端子と前記第２容量素子とを電気的に接続することを特徴とする請求項１〜３のいずれか一つに記載の画像表示装置。
【請求項５】
前記スイッチング素子は、前記発光素子の発光期間中に、前記ドライバ手段の前記制御端子と前記第２容量素子との間の電気的接続を遮断することを特徴とする請求項４に記載の画像表示装置。
【請求項６】
前記第２容量素子に接続され、前記書き込み期間中に電位が略一定に保持される電位線をさらに備えたことを特徴とする請求項１〜５のいずれか一つに記載の画像表示装置。
【請求項７】
前記電位線が、前記ドライバ手段の前記第１端子または前記第２端子に電気的に接続されていることを特徴とする請求項６に記載の画像表示装置。
【請求項８】
前記電位線が、前記スイッチング素子の駆動を制御する制御線であることを特徴とする請求項６に記載の画像表示装置。
【請求項９】
前記第２容量素子の容量値が、前記発光手段が有する容量値の１０％以上であることを特徴とする請求項１〜８のいずれか一つに記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬディスプレイ等の画像表示装置に関するものである。
【背景技術】
【０００２】
従来から、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する電流制御型の有機ＥＬ（Ｅｌｅｃｔｒｏｎｉｃ  Ｌｕｍｉｎｅｓｃｅｎｔ）素子を用いた画像表示装置が提案されている。【０００３】
この種の画像表示装置では、アモルファスシリコンや多結晶シリコン等で形成されたＴＦＴ（薄膜トランジスタ）や上述した有機ＥＬ素子等が各画素を構成しており、各画素に適切な電流値が設定されることにより、輝度が制御される。【０００４】
図１３は、従来の画像表示装置における１画素に対応する画素回路の構成を示す図である。同図に示す画素回路は、発光手段である有機ＥＬ素子ＯＬＥＤ、有機ＥＬ素子容量Ｃｏｌｅｄ、ドライバ手段である駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、第１容量素子である補助容量Ｃｓ、スイッチングトランジスタＴ１およびスイッチングトランジスタＴ２を備えるように構成されている。【０００５】
駆動トランジスタＴｄは、ゲート電極（制御電極）とソース電極（第１の電極）との間に与えられる電位差に応じて有機ＥＬ素子ＯＬＥＤに流れる電流量を制御するための制御素子である。また閾値電圧検出用トランジスタＴｔｈは、自身がオン状態となったときに、駆動トランジスタＴｄのゲート電極（制御電極）とドレイン電極（第２の電極）とを電気的に接続する機能を有する。閾値電圧検出用トランジスタＴｔｈがオン状態となると、駆動トランジスタＴｄのゲート電極からドレイン電極に向かって電流が流れ、該電流が実質的に流れなくなったときに駆動トランジスタＴｄのゲート電極・ソース電極間の電位差が実質的に閾値電圧Ｖｔｈとなる。【０００６】
有機ＥＬ素子ＯＬＥＤは、アノード電極とカソード電極との間に有機ＥＬ素子ＯＬＥＤの閾値電圧以上の電位差が印加されると、電流が流れ、発光する特性を有する素子である。有機ＥＬ素子ＯＬＥＤは、Ａｌ、Ｃｕ、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等によって形成されたアノード層およびカソード層と、これらのアノード層とカソード層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成された発光層とを少なくとも備えた構造を有する。そして、有機ＥＬ素子ＯＬＥＤは、発光層に注入された正孔と電子とが発光再結合することによって光を生じる機能を有する。なお、有機ＥＬ素子容量Ｃｏｌｅｄは、有機ＥＬ素子ＯＬＥＤの容量を等価的に表したものである。【０００７】
駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴ１およびスイッチングトランジスタＴ２は、例えば、薄膜トランジスタである。なお、以下で参照される各図面においては、各薄膜トランジスタにかかるチャネルについて、特にそのタイプ（ｎ型またはｐ型）を明示していないが、ｎ型またはｐ型のいずれかであり、本明細書中の記載に従うものとする。【０００８】
電源線１０は、駆動トランジスタＴｄおよびスイッチングトランジスタＴ２に電源を供給する。Ｔｔｈ制御線１１は、閾値電圧検出用トランジスタＴｔｈを制御するための信号を供給する。マージ線１２は、スイッチングトランジスタＴ２を制御するための信号を供給する。走査線１３は、スイッチングトランジスタＴ１を制御するための信号を供給する。画像信号線１４は、画像信号を供給する。【０００９】
上記構成において、画素回路は、準備期間、閾値電圧検出期間、書き込み期間および発光期間という４つの期間を経て動作する。すなわち、準備期間では、電源線１０には所定の正電位（Ｖｐ，Ｖｐ＞０）が印加され、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフ、駆動トランジスタＴｄがオン、スイッチングトランジスタＴ２がオンとなるように制御される。その結果、電源線１０→駆動トランジスタＴｄ→有機ＥＬ素子容量Ｃｏｌｅｄという経路で電流が流れ、有機ＥＬ素子容量Ｃｏｌｅｄに電荷が蓄積される。【００１０】
つぎの閾値電圧検出期間では、電源線１０にはゼロ電位が印加され、閾値電圧検出用トランジスタＴｔｈがオンとなるように制御され、駆動トランジスタＴｄのゲート電極とドレイン電極とが接続される。これにより、補助容量Ｃｓおよび有機ＥＬ素子容量Ｃｏｌｅｄに蓄積された電荷が放電され、駆動トランジスタＴｄ→電源線１０という経路で電流が流れる。そして、駆動トランジスタＴｄのゲート電極−ドレイン電極間の電位差が、駆動トランジスタＴｄの駆動閾値に対応する閾値電圧Ｖｔｈに達すると、駆動トランジスタＴｄがオフとされる。【００１１】
つぎの書き込み期間では、電源線１０の電位はゼロ電位を維持し、スイッチングトランジスタＴ１がオン、スイッチングトランジスタＴ２がオフとなり、有機ＥＬ素子容量Ｃｏｌｅｄに蓄積された電荷が放電される。その結果、有機ＥＬ素子容量Ｃｏｌｅｄ→閾値電圧検出用トランジスタＴｔｈ→補助容量Ｃｓという経路で電流が流れ、補助容量Ｃｓに電荷が蓄積される。すなわち、有機ＥＬ素子容量Ｃｏｌｅｄに蓄積された電荷は、補助容量Ｃｓに移動する。【００１２】
つぎの発光期間では、電源線１０には所定の負電位（−ＶＤＤ，ＶＤＤ＞０）が印加され、駆動トランジスタＴｄがオン、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフとなるように制御される。その結果、有機ＥＬ素子ＯＬＥＤ→駆動トランジスタＴｄ→電源線１０という経路で電流が流れ、有機ＥＬ素子ＯＬＥＤが発光する。【００１３】
【非特許文献１】Ｓ．  Ｏｎｏ  ｅｔ  ａｌ．，  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＩＤＷ  '０３，  ２５５（２００３）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところで、駆動ＴＦＴを流れる電流Ｉｄｓは、ソース電極に対するゲート電極間の電位差Ｖｇｓ（ゲート電極電位Ｖｇ−ソース電極電位Ｖｓ）とＴＦＴ固有の閾値電圧Ｖｔｈとの差の２乗に比例することが知られている。したがって、鮮明な画像を得るためには、このＶｇｓを可能な限り増大させる必要がある。【００１５】
一方、発光輝度が最高レベルのときと最低レベルのときの駆動ＴＦＴに印加されるＶｇｓの電位差である「Ｖｇｓ振り幅」（＝ΔＶｇｓ）と呼ばれる指標や、この「Ｖｇｓ振り幅」と、発光輝度が最高レベルのときと最低レベルのときとの画素信号線に供給される電位の差である「画素信号線振り幅」と呼ばれる指標（ΔＶｄａｔａ）の比で表される「書き込み効率」（＝ΔＶｇｓ／ΔＶｄａｔａ）と呼ばれる指標がある。これらの指標間では、画素信号線振り幅が大きくなればＶｇｓ振り幅も大きくすることができる関係にあるので、駆動ＩＣを小型化し、設計の容易性を確保する観点からいえば、後者である書き込み効率が重要な指標となってくる。【００１６】
したがって、上述のような画素表示装置における設計の容易性を確保するため、書き込み効率を高めることが求められている。【００１７】
しかしながら、画像表示装置の書き込み効率を向上させることは容易ではなかった。特に、各画素回路のトランジスタに寄生容量と呼ばれる成分が存在する場合、この寄生容量に起因して低下する書き込み効率を改善することは容易ではない。【００１８】
図１４は、図１３に示した画素回路に発生する寄生容量等を示す図である。同図に示すように、従来の画像表示装置においては、駆動トランジスタＴｄのゲート電極付近に寄生容量ＣｇｄＴｄおよび寄生容量ＣｇｓＴｄが存在し、さらに閾値電圧検出用トランジスタＴｔｈのゲート電極付近にも寄生容量ＣｇｄＴｔｈおよび寄生容量ＣｇｓＴｔｈが存在している。【００１９】
これらの寄生容量は、有機ＥＬ素子ＯＬＥＤの書き込み効率を低下させる要因となることが知られており、従来から、これらの寄生容量による悪影響を効果的に減少させる手法が切望されていた。【００２０】
本発明は、上記に鑑みてなされたものであって、書き込み効率を改善することができる画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上述した課題を解決し、目的を達成するために、本発明は、順方向に電圧が印加されると発光し、前記順方向と反対方向である逆方向に電圧が印加されると電荷を蓄積する発光手段と、制御端子、第１端子および第２端子を有し、該制御端子と該第１端子との電位差に応じて該第１端子と該第２端子との間に流れる電流を制御することにより、前記発光手段の発光を制御するドライバ手段と、一方の電極が前記ドライバ手段の制御端子に直接的または間接的に接続され、他方の電極が、画像データに対応する電位を供給する信号線に直接的または間接的に接続される第１容量素子と、前記画像データが前記信号線を介して前記第１容量素子に書き込まれる書き込み期間中に、前記第１容量素子に電気的に直列に接続される第２容量素子と、を備え、前記第２容量素子は、一方の電極が前記発光手段と直接的に接続され且つ前記ドライバ手段の前記第１端子または前記第２端子のいずれか一方と直接的に接続され、他方の電極が前記ドライバ手段の前記第１端子または前記第２端子のいずれか他方と直接的に接続され、前記ドライバ手段の前記第１端子および前記第２端子と電気的に並列に接続されるとともに、前記書き込み期間中に、前記発光手段に蓄積された電荷および前記第２容量素子に蓄積された電荷が、前記第１容量素子に蓄積されることを特徴とする。
【００２２】
また、つぎの発明によれば、上記の発明において、前記書き込み期間中に、前記第１容量素子及び前記発光手段が電気的に直列に接続されることを特徴とする。【００２３】
また、つぎの発明によれば、上記の発明において、前記書き込み期間中に、前記第２容量素子及び前記発光手段が電気的に並列に接続されることを特徴とする。【００２４】
また、つぎの発明によれば、上記の発明において、前記ドライバ手段の前記制御端子と前記第２容量素子との間に配置され、前記制御端子と前記第２容量素子との間の導通を制御するスイッチング素子をさらに備え、前記スイッチング素子は、前記書き込み期間中に前記ドライバ手段の前記制御端子と前記第２容量素子とを電気的に接続することを特徴とする。【００２５】
また、つぎの発明によれば、上記の発明において、前記スイッチング素子は、前記発光素子の発光期間中に、前記ドライバ手段の前記制御端子と前記第２容量素子との間の電気的接続を遮断することを特徴とする。【００２６】
また、つぎの発明によれば、上記の発明において、前記第２容量素子に接続され、前記書き込み期間中に電位が略一定に保持される電位線をさらに備えたことを特徴とする。【００２７】
また、つぎの発明によれば、上記の発明において、前記電位線が、前記ドライバ手段の前記第１端子または前記第２端子に電気的に接続されていることを特徴とする。【００２８】
また、つぎの発明によれば、上記の発明において、前記電位線が、前記スイッチング素子の駆動を制御する制御線であることを特徴とする。【００２９】
また、つぎの発明によれば、上記の発明において、前記第２容量素子の容量値が、前記発光手段が有する容量値の１０％以上であることを特徴とする。【００３２】
また、つぎの発明によれば、上記の発明において、前記容量素子の片側の端子に供給される電位が、前記信号線に書き込み電位が供給されている間、略一定に保持されることを特徴とする。【００３３】
なお、上記記載において、「間接的に接続される」の意味は、２つの構成要素（例えば、第１容量素子と第２の容量素子）間に他の構成要素（トランジスタ等）が介在された状態で、当該２つの構成要素が配線によって接続されることをいう。また「直接的に接続される」の意味は、２つの構成要素が他の構成要素が介在されずに、配線によって接続されていることをいう。
【発明の効果】
【００３４】
本発明によれば、画像データが書き込まれる第１容量素子に加えて、画像データの書き込み期間中に第１容量素子に直列的に接続される第２容量素子を設けることにより、第１容量素子に対して書き込んだ電位が第１容量素子に良好に反映されることとなる。その結果、画像表示装置の書き込み効率を改善することができるという効果を奏する。
【図面の簡単な説明】
【００３５】
【図１】図１は、本発明の実施の形態１にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。
【図２】図２は、実施の形態１の動作を説明するためのシーケンス図である。
【図３】図３は、図２に示した準備期間の動作を説明する図である。
【図４】図４は、図２に示した閾値電圧検出期間の動作を説明する図である。
【図５】図５は、図２に示した書き込み期間の動作を説明する図である。
【図６】図６は、図２に示した発光期間の動作を説明する図である。
【図７】図７は、本発明の実施の形態２にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。
【図８】図８は、本発明の実施の形態３にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。
【図９】図９は、実施の形態３の動作を説明するためのシーケンス図である。
【図１０】図１０は、本発明の実施の形態４にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。
【図１１】図１１は、図１０に示した画素回路とは異なる他の構成例を示す図である。
【図１２】図１２は、図１０および図１１に示した画素回路とは異なる他の構成例を示す図である。
【図１３】図１３は、従来の画像表示装置の１画素に対応する画素回路の構成を示す図である。
【図１４】図１４は、図１３に示した画素回路に発生する寄生容量等を示す図である。
【符号の説明】
【００３６】
１０，４０  電源線
１１  Ｔｔｈ制御線
１２  マージ線
１３  走査線
１４，４１  画像信号線
４２  Ｔｔｈ制御／走査線
ＯＬＥＤ  有機ＥＬ素子
Ｔｄ，Ｔｄ’  駆動トランジスタ
Ｔｔｈ，Ｔｔｈ’  閾値電圧検出用トランジスタ
Ｔ１，Ｔ２  スイッチングトランジスタ
Ｃｓ  補助容量
Ｃｓ２  追加容量
【発明を実施するための最良の形態】
【００３７】
以下に、本発明にかかる画像表示装置の各種実施の形態を図面に基づいて詳細に説明する。なお、それらの実施の形態により本発明が限定されるものではない。【００３８】
（実施の形態１）
図１は、本発明の実施の形態１にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。同図においては、図１４の各部に対応する部分には同一の符号を付して示している。一方、図１に示した画素回路においては、第２容量素子である追加容量Ｃｓ２を備えるように構成している。【００３９】
追加容量Ｃｓ２は、前述した寄生容量等による書き込み効率の低下を防止あるいは改善するための容量であり、例えば、その一端が有機ＥＬ素子ＯＬＥＤのカソード電極（駆動トランジスタＴｄのドレイン電極でもある）に接続され、他端が電源線１０（駆動トランジスタＴｄのソース電極でもある）に接続されている。【００４０】
つぎに、実施の形態１の動作について、図２を参照しつつ説明する。以下では、準備期間、閾値電圧検出期間、書き込み期間および発光期間という都合４つの期間の動作について説明する。なお、以下に説明する動作は、制御部（図示略）の制御の下で行われる。【００４１】
（準備期間）
同図に示した準備期間では、電源線１０が高電位（Ｖｐ）、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が低電位（ＶｇＬ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位とされる。これにより、図３に示したように、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフ、駆動トランジスタＴｄがオン、スイッチングトランジスタＴ２がオンとされる。その結果、電源線１０→駆動トランジスタＴｄ→有機ＥＬ素子容量Ｃｏｌｅｄという経路で電流Ｉ１が流れ、有機ＥＬ素子容量Ｃｏｌｅｄに電荷が蓄積される。この準備期間で有機ＥＬ素子に電荷を蓄積する理由は、駆動閾値検出時にＩｄｓ＝０となるまで電流を供給するためである。【００４２】
（閾値電圧検出期間）
つぎの閾値電圧検出期間では、電源線１０がゼロ電位、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が高電位（ＶｇＨ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位とされる。これにより、図４に示したように、閾値電圧検出用トランジスタＴｔｈがオンとなり、駆動トランジスタＴｄのゲート電極とドレイン電極とが接続される。【００４３】
また、補助容量Ｃｓおよび有機ＥＬ素子容量Ｃｏｌｅｄに蓄積された電荷が放電され、駆動トランジスタＴｄ→電源線１０という経路で電流Ｉ２が流れる。そして、駆動トランジスタＴｄのゲート電極−ソース電極間の電位差Ｖｇｓが閾値電圧Ｖｔｈに達すると、駆動トランジスタＴｄがオフ状態とされ、駆動トランジスタＴｄの閾値電圧Ｖｔｈが検出される。【００４４】
（書き込み期間）
つぎの書き込み期間では、画像信号線からのデータ電位（−Ｖｄａｔａ）を補助容量Ｃｓに間接的または直接的に供給することにより、駆動トランジスタＴｄのゲート電極電位を所望する電位に可変させることが行われる。具体的には、電源線１０がゼロ電位、マージ線１２が低電位（ＶｇＬ）、Ｔｔｈ制御線１１が高電位（ＶｇＨ）、走査線１３が高電位（ＶｇＨ）、画像信号線１４がデータ電位（−Ｖｄａｔａ）とされる。また、このとき、補助容量Ｃｓと有機ＥＬ素子容量Ｃｏｌｅｄとが電気的に直列に接続され、追加容量Ｃｓ２と有機ＥＬ素子容量Ｃｏｌｅｄとが電気的に並列に接続される。【００４５】
これにより、図５に示したように、スイッチングトランジスタＴ１がオン、スイッチングトランジスタＴ２がオフとなり、有機ＥＬ素子容量Ｃｏｌｅｄに蓄積された電荷が放電される。その結果、有機ＥＬ素子容量Ｃｏｌｅｄ→閾値電圧検出用トランジスタＴｔｈ→補助容量Ｃｓという経路で電流Ｉ３が流れ、補助容量Ｃｓに電荷が蓄積される。すなわち、有機ＥＬ素子容量Ｃｏｌｅｄに蓄積された電荷は、補助容量Ｃｓに移動する。【００４６】
ここで、追加容量Ｃｓ２が存在しないと仮定した場合、書き込み期間における駆動トランジスタＴｄのＶｇｓは次式で表すことができる。なお、この仮定は下記（２）式〜（７）式についても及ぶものとする。
Vgs＝Vth−(Cs/Call)・Vdata  ・・・（１）【００４７】
式（１）において、Ｃａｌｌは閾値電圧検出用トランジスタＴｔｈの導通時の駆動トランジスタＴｄのゲート電極に直接的に接続される全容量であり、次式のように表すことができる。
Call＝Coled＋Cs＋CgsTth＋CgdTth＋CgsTd  ・・・（２）【００４８】
式（２）において、Ｃｏｌｅｄは有機ＥＬ素子ＯＬＥＤの等価容量であり、ＣｇｓＴｔｈは閾値電圧検出用トランジスタＴｔｈのゲート電極−ソース電極間の寄生容量であり、ＣｇｄＴｔｈは閾値電圧検出用トランジスタＴｔｈのゲート電極−ドレイン電極間の寄生容量であり、ＣｇｓＴｄは駆動トランジスタＴｄのゲート電極−ソース電極間の寄生容量である。【００４９】
なお、書き込み期間においては、閾値電圧検出用トランジスタＴｔｈが導通し、駆動トランジスタＴｄのゲート電極・ドレイン電極が接続されて両端が略同電位となるため寄生容量ＣｇｄＴｄが影響することはない。また、補助容量Ｃｓと有機ＥＬ素子容量Ｃｏｌｅｄの関係は、Ｃｓ＜Ｃｏｌｅｄとすることが好ましい。【００５０】
（発光期間）
つぎの発光期間では、電源線１０がマイナス電位（−ＶＤＤ）、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が低電位（ＶｇＬ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位とされる。【００５１】
これにより、図６に示したように、駆動トランジスタＴｄがオン、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフとなる。その結果、有機ＥＬ素子ＯＬＥＤ→駆動トランジスタＴｄ→電源線１０という経路で電流Ｉｄｓが流れ、有機ＥＬ素子ＯＬＥＤが発光する。【００５２】
いま、このときの電位、すなわち発光期間における駆動トランジスタＴｄのゲート電極−ソース電極間の電位差をＶｇｓ’とし、上記（１）式で求めた書き込み期間における駆動トランジスタＴｄのゲート電極−ソース電極間の電位差をＶｇｓとするとき、上記（２）式に示される書き込み期間における全容量Ｃａｌｌ（閾値電圧検出用トランジスタＴｔｈ導通時）と、下記（３）式で示される発光期間における全容量Ｃａｌｌ’（閾値電圧検出用トランジスタＴｔｈ非導通時）とを用いると、下記（４）式に示される電荷保存の法則が成り立つ。
Call'＝Cs＋CgsTth＋CgsTd＋CgdTd  ・・・（３）
Cs・(Vgs＋Vdata)＋CgsTth(Vgs−VgH)＋CgsTd・Vgs
＝(Cs＋CgsTd)・Vgs'＋CgsTth・(Vgs'−VgL)＋CgdTd・(Vgs'−Vds)・・・（４）【００５３】
なお、上記（４）式において、（２）式中にあるＣｏｌｅｄおよびＣｇｄＴｈの項が存在しないのは、発光期間においては、閾値電圧検出用トランジスタＴｔｈが非導通であり、ＣｏｌｅｄおよびＣｇｄＴｈに蓄積された電荷が書き込み期間に移動しないからである。【００５４】
上記（４）式の関係を用いると、発光期間における駆動トランジスタＴｄのゲート電極−ソース電極間の電位差Ｖｇｓ'は（５）式のように表すことができる。
Vgs'＝((Cs＋CgsTth＋CgsTd)・(Vth−(Cs/Call)・Vdata)＋Cs・Vdata
＋CgsTth・(VgL−VgH)＋CgdTd・Vds)/Call'            ・・・（５）【００５５】
画素信号線の振り幅（ΔＶｄａｔａ）と、実際のＶｇｓの振り幅（ΔＶｇｓ）との比である書き込み効率（ΔＶｇｓ／ΔＶｄａｔａ）をηとすると、Ｖｇｓ’がＶｄａｔａに対してほぼ線形に変化する場合に、このηは
η＝ΔVgs/ΔＶdata≒∂Vgs'/∂Vdata  ・・・（６．１）
で表される。【００５６】
また、仮に、
Vgs''＝Vgs'＋(CgdTd/Call')Vds                      ・・・（６．２）
と置く。
式（６．２）のＶｇｓ’に式（５）を代入すると
Vgs''＝((Cs＋CgsTth＋CgsTd)・(Vth−(Cs/Call)・Vdata)＋Cs・Vdata
−CgsTth・VgH−CgsTth・VgL)/Call'                ・・・（６．３）
となり、Ｖｄａｔａに依存するＶｄｓの項が消える。
更に、ここで、
ζ＝∂Vgs''/∂Vdata  ・・・（６．４）
と置くと、式（６．４）ではＶｄａｔａに依存するＶｄｓの項が消えているので、
ζ＝Cs・(Coled＋CgdTth)/(Call・Call')                ・・・（６．５）
となる。【００５７】
また式（６．１）は、
η＝∂Vgs'/∂Vdata
＝(∂Vgs'/∂Vgs'')・(∂Vgs''/∂Vdata)
＝ζ/(∂Vgs''/∂Vgs')  ・・・（７）
と変形できる。
ここで、∂Vgs''/∂Vgs'は
１＋(CgdTd/Call')・(∂Vds/∂Vgs')≒１
と近似できることから、η≒ζとなり、
η≒Cs・(Coled＋CgdTth)/(Call・Call')                ・・・（８）
となる。従って、式（８）が書き込み効率を示すことになる。【００５８】
なお、駆動ＩＣの耐圧および画素信号線電位の調整範囲を考えると、書き込み効率は大きいほうがよい。しかしながら有機ＥＬ素子ＯＬＥＤを容量として使うこの種の回路では、寄生容量成分により書き込み効率を十分大きくすることができないことが（８）式から明らかとなる。【００５９】
そこで、この実施の形態では、追加容量Ｃｓ２を設けることにより、かかる問題を解決するようにしている。以下、寄生容量成分の存在下における追加容量Ｃｓ２の書き込み効率改善作用について詳述する。【００６０】
まず、追加容量Ｃｓ２を備えた場合の書き込み期間における駆動トランジスタＴｄのゲート電極−ソース電極間電位差Ｖｇｓは、下記式で表すことができる。
Vgs＝Vth−(Cs/(Call＋Cs2))・Vdata  ・・・（９）【００６１】
したがって、追加容量Ｃｓ２を備えた場合の発光期間における駆動トランジスタＴｄのゲート電極−ソース電極間の電位差Ｖｇｓ'は、上記（９）式を上記（４）式に代入することで次式のように表すことができる。
Vgs'＝Cs・(Coled＋CgdTth＋Cs2)/((Call＋Cs2)・Call')・Vdata
＋((Cs＋CgsTth＋CgsTd)・Vth＋CgsTth・(VDD＋VgL−VgH)
＋CgdTd・Vds)/Call'                              ・・・（１０）【００６２】
したがって、追加容量Ｃｓ２を備えた場合の書き込み効率η’は、次式で表すことができる。
η'＝Cs・(Coled＋CgdTth＋Cs2)/((Call＋Cs2)・Call')      ・・・（１１）【００６３】
これらの式（８）、式（１１）からη'/ηを求めると、
η'/η＝[(Coled＋CgdTth＋Cs2)/(Call＋Cs2)]/[(Coled＋CgdTth)/Call]
＝[(Coled＋CgdTth＋Cs2)/(Coled＋CgdTth)]/[(Call＋Cs2)/Call]
＝[１＋Cs2/(Coled＋CgdTth)]/(１＋Cs2/Call)  ・・・（１２）
となる。【００６４】
式（１２）において、Call＞Coled＋CgdTthという関係があり、η'/ηは常に１以上となるので、追加容量Ｃｓ２を設けることにより書き込み効率が改善されていることが分かる。なお、追加容量Ｃｓ２が大きくなるほど書き込み効率が高くなるため、追加容量Ｃｓ２の容量値はＣｏｌｅｄの１０％以上であることが好ましい（更に好ましくはＣｏｌｅｄの３０％以上）。【００６５】
いま、実際の画素回路における書き込み効率を求めてみる。例えば、典型的な値として、Ｃｏｌｅｄ＝０．３２ｐＦ，Ｃｓ＝０．１５ｐＦ，Ｃｓ２＝０．２ｐＦ，ＣｇｄＴｔｈ＝ＣｇｓＴｔｈ＝０．０１ｐＦ，ＣｇｄＴｄ＝ＣｇｓＴｄ＝０．０３ｐＦとすれば、追加容量Ｃｓ２を具備しない場合の書き込み効率ηは、（２）式、（３）式および（８）式から、η＝０．４３３となる。【００６６】
一方、追加容量Ｃｓ２を具備する場合の書き込み効率η’は、（２）式、（３）式および（１１）式から、η’＝０．５０２となる。【００６７】
この例では、Ｃｓ２を具備することで書き込み効率の差分値（Δη）と追加容量Ｃｓ２を備えない場合の書き込み効率（η）との比（Δη／η）が（０．５０２−０．４３３）／０．４３３≒０．１６となり、書き込み効率を約１６％改善（上昇）させることができる。なお、追加容量Ｃｓ２の容量を可能な限り大きな値のものを用いれば、書き込み効率の改善度をさらに高めることができる。【００６８】
ところで、有機ＥＬ素子ＯＬＥＤの容量は、赤、緑および青の各画素で異なっているのが一般的である。そこで、書き込み効率を略等しくするためには、赤、緑および青の各有機ＥＬ素子ＯＬＥＤの容量をそれぞれＣｏｌｅｄｒ，Ｃｏｌｅｄｇ，Ｃｏｌｅｄｂとおき、赤、緑および青の追加容量をそれぞれＣｓ２ｒ，Ｃｓ２ｇおよびＣｓ２ｂとおくとき、Ｃｏｌｅｄｒ＋Ｃｓ２ｒ、Ｃｏｌｅｄｇ＋Ｃｓ２ｇ、Ｃｏｌｅｄｂ＋Ｃｓ２ｂの全ての値を、これらの値の中の最大値の８０％〜１００％（より好ましくは９５％〜１００％）の範囲内に設定することが好ましい。【００６９】
また各色ごとに固有な発光効率に差異が存在すると、赤、緑、および青の各画素回路における必要なＶｇｓ振り幅（ΔＶｇｓ）が異なることがある。いま、各色の書き込み効率を
ηr＝(Coledr＋Cs2r＋CgdTth)/(Coledr＋Cs2r＋Cs＋CgsTth＋CgdTth＋CgsTd)
ηg＝(Coledg＋Cs2g＋CgdTth)/(Coledg＋Cs2g＋Cs＋CgsTth＋CgdTth＋CgsTd)
ηb＝(Coledb＋Cs2b＋CgdTth)/(Coledb＋Cs2b＋Cs＋CgsTth＋CgdTth＋CgsTd)
とおき、各色の必要なΔＶｇｓの最大値をΔVgsmaxr,ΔVgsmaxg,ΔVgsmaxbとする。
このとき、ΔVgsmaxr/ηr,ΔVgsmaxg/ηg,ΔVgsmaxb/ηbの最小値が、ΔVgsmaxr/ηr,ΔVgsmaxg/ηg,ΔVgsmaxb/ηbの最大値の９０％以上（より好ましくは９５％以上）となるようにＣｓ２ｒ，Ｃｓ２ｇ，Ｃｓ２ｂを定めれば、略等しい画素信号線振り幅（ΔＶｄａｔａ）で各色とも所望のＶｇｓ振り幅（ΔＶｇｓ）が得られる。【００７０】
以上、説明したように、この実施の形態の画像表示装置によれば、上述したような追加容量Ｃｓ２を設けるようにしているので、駆動トランジスタＴｄ（ドライバ手段）や閾値電圧検出用トランジスタＴｔｈ（閾値電圧検出手段）等に存在する寄生容量の影響を小さくし、寄生容量による書き込み効率を上昇させることができる。【００７１】
なお、この実施の形態においては、閾値電圧検出手段およびドライバ手段を具現する素子としてアモルファスシリコンＴＦＴや、多結晶ＴＦＴを用いる場合について説明したが、これに代えて、ポリシリコンＴＦＴなどの他のＴＦＴを用いてもよい。【００７２】
（実施の形態２）
さて、前述した図１に示す実施の形態１においては、追加容量Ｃｓ２の一端が有機ＥＬ素子ＯＬＥＤのカソード電極に接続され、他端が電源線１０に接続されるように構成したが、この構成に限定されるものではない。例えば、追加容量Ｃｓ２の他端はＴｔｈ制御線１１に接続することもできる。また、Ｔｔｈ制御線１１以外にも固定電位（定電位）である接地線などにも接続することができる。【００７３】
また、上記でいう固定電位とは、準備期間、閾値電圧検出期間、書き込み期間および発光期間の全ての期間において定電位である必要はなく、少なくとも書き込み期間において定電位が維持されていればよい。【００７４】
また、この定電位という意味は厳密な意味での定電位である必要はなく、追加容量Ｃｓ２により書き込み効率の増大作用を得るという趣旨の範囲内において、所定の電位変動は許容され得るものである。【００７５】
なお、図７は、本発明の実施の形態２にかかる構成例であり、閾値電圧検出用トランジスタＴｔｈを制御するＴｔｈ制御線１１に追加容量Ｃｓ２が接続される構成例を示すものである。【００７６】
また、前述した実施の形態１においては、図１に示した構成の画素回路に追加容量Ｃｓ２を適用した例について説明したが、駆動トランジスタと閾値電圧検出用トランジスタとを有する画素回路であれば、いかなる接続形態の画素回路にも適用可能である。要は、駆動トランジスタのゲート電極に実施の形態１で説明した要件を備える追加容量Ｃｓ２を接続すればよい。【００７７】
（実施の形態３）
図８は、本発明の実施の形態３にかかる画像表示装置の１画素に対応する画素回路の構成を示す図である。同図に示す画素回路は、図１に示した画素回路とは異なる構成を有している。具体的には、有機ＥＬ素子ＯＬＥＤのカソード電極が電源線１０に接続されるとともに、アノード電極が駆動トランジスタＴｄのソース電極に接続される。また、駆動トランジスタＴｄのドレイン電極は接地線に接続される。ゲート電極はスイッチングトランジスタＴ１，Ｔ２の接続部に接続されるとともにスイッチングトランジスタＴ１を介して画像信号線１４と間接的に接続される。スイッチングトランジスタＴ１のゲート電極は走査線１３と接続される。スイッチングトランジスタＴ２のゲート電極はマージ線１２と接続される。駆動トランジスタＴｄのゲート電極とドレイン電極との間には閾値電圧検出用トランジスタＴｔｈが挿入され、そのゲート電極にはＴｔｈ制御線１１が接続される。補助容量Ｃｓは、スイッチングトランジスタＴ１，Ｔ２の接続部と有機ＥＬ素子ＯＬＥＤのアノード電極との間に挿入される。さらに、上述の実施の形態でも用いた追加容量Ｃｓ２は、後述するように画像信号電位の書き込み期間において、自身と補助容量Ｃｓとが直列的に接続されるように、補助容量Ｃｓと電源線１０との間に挿入される。【００７８】
なお、上記の説明では、駆動トランジスタＴｄについては、有機ＥＬ素子ＯＬＥＤのアノード電極に接続される側をソース電極とし、接地線に接続される側をドレイン電極として説明したが、これらの各電極を逆にして構成しても構わない。【００７９】
つぎに、実施の形態３の動作について、図９のシーケンス図を参照しつつ説明する。なお、実施の形態１と同様に、準備期間、閾値電圧検出期間、書き込み期間および発光期間という４つの期間に分けて説明する。【００８０】
（準備期間）
まず、準備期間では、電源線１０が高電位（Ｖｐ）、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が低電位（ＶｇＬ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位とされる。これにより、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフ、駆動トランジスタＴｄがオン、スイッチングトランジスタＴ２がオンとされる。なお、駆動トランジスタＴｄがオンとなるのは、スイッチングトランジスタＴ２のオン状態が発光期間から維持されているのに加えて、駆動トランジスタＴｄのゲート電極には補助容量Ｃｓからの電荷の供給が継続するからである。その結果、駆動トランジスタＴｄのゲート電極にはドレイン電極に対して駆動トランジスタＴｄの閾値電圧よりも大きな電圧が印加され、また、ドレイン電極電位よりもソース電極電位の方が高いので、駆動トランジスタＴｄのオン状態は維持されたままとなる。このとき、電源線１０→有機ＥＬ素子容量Ｃｏｌｅｄ（および補助容量Ｃｓ２）→駆動トランジスタＴｄという経路で電流が流れ、有機ＥＬ素子容量Ｃｏｌｅｄおよび補助容量Ｃｓ２に電荷が蓄積される。なお、有機ＥＬ素子ＯＬＥＤあるいは補助容量Ｃｓ２に電荷を蓄積する理由は、実施の形態１と同様であり、駆動トランジスタＴｄの閾値電圧の検出時にＩｄｓ＝０となるまで電流を供給するためである。【００８１】
また、図９に示すように、準備期間から閾値電圧検出期間に移行する際に、まず、マージ線１２を低電位（ＶｇＬ）にしてスイッチングトランジスタＴ２をオフしてから、Ｔｔｈ制御線１１を高電位（ＶｇＨ）にして閾値電圧検出用トランジスタＴｔｈをオンするようにしているが、この理由は、有機ＥＬ素子容量Ｃｏｌｅｄに蓄積された電荷を保持するためである。【００８２】
（閾値電圧検出期間）
つぎの閾値電圧検出期間では、電源線１０がゼロ電位とされる一方で、マージ線１２の低電位（ＶｇＬ）、Ｔｔｈ制御線１１の高電位（ＶｇＨ）、走査線１３の低電位（ＶｇＬ）および画像信号線１４のゼロ電位がそれぞれ維持される。したがって、閾値電圧検出用トランジスタＴｔｈのオン状態が維持されることで、駆動トランジスタＴｄのゲート電極とドレイン電極とが短絡されるとともに、ゲート電極がドレイン電極を介して接地線に接続される。このため、駆動トランジスタＴｄのゲート電極とドレイン電極にはゼロ電位が与えられる。ここで、有機ＥＬ素子ＯＬＥＤは駆動トランジスタＴｄのソース電極に接続されているので、有機ＥＬ素子ＯＬＥＤのアノード電極側に蓄積された負の電荷に基づいて、駆動トランジスタＴｄのゲート電極・ソース電極間の電位差は駆動トランジスタＴｄの閾値電圧Ｖｔｈよりも大きくなり、駆動トランジスタＴｄはオン状態となる。【００８３】
一方、駆動トランジスタＴｄのドレイン電極が接地線に電気的に接続されるとともに、駆動トランジスタＴｄのソース電極は負電荷が蓄積された有機ＥＬ素子ＯＬＥＤに接続されている。このため、駆動トランジスタＴｄにおいてはゲート電極とソース電極との間に発生した電位差に基づいてドレイン電極からソース電極に向かう電流が流れる。他方、この電流が流れることによって、有機ＥＬ素子ＯＬＥＤに蓄積された負電荷の絶対値は徐々に減少し、駆動トランジスタＴｄのゲート電極・ソース電極間の電位差も徐々に低下する。そして、駆動トランジスタＴｄのゲート電極・ソース電極間の電位差が閾値電圧（Ｖｔｈ）まで減少した時点で、駆動トランジスタＴｄがオフ状態となり、有機ＥＬ素子ＯＬＥＤに蓄積された負電荷の絶対値の減少も停止する。また、駆動トランジスタＴｄのゲート電極が接地線に接続されていることから、駆動トランジスタＴｄがオフ状態となった時、駆動トランジスタＴｄのソース電極電位は（−Ｖｔｈ）に維持されることとなる。以上の動作により、駆動トランジスタＴｄの閾値電圧（Ｖｔｈ）が検出される。【００８４】
（書き込み期間）
つぎの書き込み期間では、画像信号線１４からのデータ電位（Ｖｄａｔａ）を補助容量Ｃｓに間接的または直接的に供給することにより、駆動トランジスタＴｄのゲート電極電位が所望電位に可変制御される。具体的には、電源線１０のゼロ電位、マージ線１２の低電位（ＶｇＬ）およびＴｔｈ制御線１１の高電位（ＶｇＨ）がそれぞれ維持される一方で、走査線１３が高電位（ＶｇＨ）とされ、画像信号線１４がデータ電位（Ｖｄａｔａ）とされる。また、このとき、補助容量Ｃｓと有機ＥＬ素子容量Ｃｏｌｅｄとが電気的に直列に接続され、追加容量Ｃｓ２と有機ＥＬ素子容量Ｃｏｌｅｄとが電気的に並列に接続される。【００８５】
画像信号線１４は、有機ＥＬ素子ＯＬＥＤの輝度に対応する電位を供給するため、電位ゼロの状態から有機ＥＬ素子ＯＬＥＤの輝度に対応する電位Ｖｄａｔａに変化する。この電位Ｖｄａｔａは、走査線１３を高電位（ＶｇＨ）に設定することでオン状態に制御されたスイッチングトランジスタＴ１を介して補助容量Ｃｓに書き込まれるとともに、走査線１３を低電位（ＶｇＬ）に設定してスイッチングトランジスタＴ１をオフ状態とすることで、その書き込み電位が保持される。なお、図９に示すように、Ｔｔｈ制御線１１の電位は高電位（ＶｇＨ）の状態が維持されるが、つぎの発光期間に、マージ線１２の電位が高電位（ＶｇＨ）に設定されるのに備え、本書き込み期間中において、Ｔｔｈ制御線１１の電位を低電位（ＶｇＬ）に設定することが好ましい。【００８６】
（発光期間）
つぎの発光期間では、電源線１０がマイナス電位（−ＶＤＤ）、マージ線１２が高電位（ＶｇＨ）とされ、Ｔｔｈ制御線１１の低電位（ＶｇＬ）、走査線１３の低電位（ＶｇＬ）および画像信号線１４のゼロ電位がそれぞれ維持される。この制御により、駆動トランジスタＴｄがオン、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴ１がオフとなり、有機ＥＬ素子ＯＬＥＤが発光する。なお、有機ＥＬ素子ＯＬＥＤのソース電極には、閾値電圧検出期間において検出された閾値電圧に基づいて−Ｖｔｈの電位が現れる一方で、有機ＥＬ素子ＯＬＥＤのゲート電極には、書き込み期間において書き込まれたデータ電位（Ｖｄａｔａ）が印加されるため、駆動トランジスタＴｄのゲート電極−ソース電極間には（Ｖｄａｔａ＋Ｖｔｈ）の電位差が発生する。この結果、駆動トランジスタＴｄには、理論的には、駆動トランジスタＴｄの閾値電圧Ｖｔｈに依存しない電流[Ｉｄｓ＝（β／２）×（Ｖｄａｔａ）2]が流れ、有機ＥＬ素子ＯＬＥＤが発光する。【００８７】
つぎに、図８に示した画素回路の書き込み効率について考察する。まず、追加容量Ｃｓ２が存在しない場合の書き込み効率をη２とすると、上述した実施の形態１における書き込み効率ηを導出したときと同様な手順により、次式のように表すことができる（詳細な導出手順については省略し、結果のみを示す）。
η２＝[Cs・Coled/(Coled＋Cs＋CgsTdoff)＋CgdT1on＋CgsT2off]/Call2
・・・（１３）【００８８】
式（１３）において、Ｃａｌｌ２は、書き込み期間において、駆動トランジスタＴｄのゲート電極に接続される容量であり、次式のように表すことができる。
Call2＝Cs＋CgdT1off＋CgsTthoff＋CgsT2on＋CgdT2on＋CgsTdon＋CgdTdoff
・・・（１４）【００８９】
また、式（１４）における各記号の意味は、つぎのとおりである。
ＣｇｄＴ１ｏｆｆ
：スイッチングトランジスタＴ１オフ時のゲート電極−ドレイン電極間容量
ＣｇｓＴｔｈｏｆｆ
：閾値電圧検出用トランジスタＴｔｈオフ時のゲート電極−ソース電極間容量
ＣｇｓＴ２ｏｎ
：スイッチングトランジスタＴ２オフ時のゲート電極−ソース電極間容量
ＣｇｄＴ２ｏｎ
：スイッチングトランジスタＴ２オン時のゲート電極−ドレイン電極間容量
ＣｇｓＴｄｏｎ
：駆動トランジスタＴｄオン時のゲート電極−ソース電極間容量
ＣｇｄＴｄｏｆｆ
：駆動トランジスタＴｄオフ時のゲート電極−ドレイン電極間容量【００９０】
一方、追加容量Ｃｓ２が存在する場合の書き込み効率をη２’とすると、式（１３）と同様な、次式で表すことができる。
η２’＝[Cs・(Coled＋Cs2)/(Coled＋Cs2＋Cs＋CgsTdoff)＋CgdT1on＋CgsT2off]/Call2  
・・・（１５）【００９１】
ここで、上記の式（１３）および式（１５）における共通項を、
Ct1＝Coled＋Cs＋CgsTdoff                                  ・・・（１６）
Ct2＝CgdT1on＋CgsT2off                                    ・・・（１７）
と定義した上で、追加容量Ｃｓ２が存在する場合の書き込み効率η２’と、存在しない場合の書き込み効率η２との比を式で表すと、次式のようになる。
η２'/η２＝[Cs・(Coled＋Cs2)/(Ct1＋Cs2)＋Ct2]/[Cs・Coled/Ct1＋Ct2]
＝[Cs・Coled/Ct1・(1＋Cs2/Coled)/(1＋Cs2/Ct1)+Ct2]/[Cs・Coled/Ct1＋Ct2]
＝[(1＋Cs2/Coled)/(1＋Cs2/Ct1)+Ct1・Ct2/Cs/Coled]/[1＋Ct1・Ct2/Cs/Coled]
・・・（１８）【００９２】
式（１８）において、式（１６）の定義から、Ct1＝Coled＋Cs＋CgsTdoff＞Coledであり、Cs2/Coled＞Cs2/Ct1となるので、式（１８）におけるη２'/η２は常に１以上となる。したがって、追加容量Ｃｓ２を設けることにより書き込み効率が改善されていることが分かる。なお、追加容量Ｃｓ２が大きくなるほど書き込み効率が高くなるため、追加容量Ｃｓ２の容量値はＣｏｌｅｄの１０％以上であることが好ましい（更に好ましくはＣｏｌｅｄの３０％以上）。【００９３】
いま、実際の画素回路における書き込み効率を求めてみる。
例えば、典型的な値として、
Ｃｏｌｅｄ＝１．３８３ｐＦ
Ｃｓ＝０．５ｐＦ
Ｃｓ２＝０．５ｐＦ
ＣｇｓＴｄｏｎ＝ＣｇｄＴｄｏｎ＝０．０８０ｐＦ
ＣｇｓＴｄｏｆｆ＝ＣｇｄＴｄｏｆｆ＝０．０４３ｐＦ
ＣｇｓＴ１ｏｎ＝ＣｇｄＴ１ｏｎ＝ＣｇｓＴ２ｏｎ＝ＣｇｄＴ２ｏｎ＝０．０１３ｐＦ
ＣｇｓＴ１ｏｆｆ＝ＣｇｄＴ１ｏｆｆ＝ＣｇｓＴ２ｏｆｆ＝ＣｇｄＴ２ｏｆｆ＝０．００５ｐＦ
とすれば、追加容量Ｃｓ２を具備しない場合の書き込み効率ηは、式（１３），式（１４）および式（１６），式（１７）に基づき、η２＝０．５７２となる。【００９４】
一方、追加容量Ｃｓ２を具備する場合の書き込み効率η２’は、式（１４）〜式（１７）に基づき、η２’＝０．６１８となる。【００９５】
この例では、追加容量Ｃｓ２を具備することによる書き込み効率の変化（差分値：Δη＝η２’−η２）と追加容量Ｃｓ２を備えない場合の書き込み効率（η２）との比（Δη／η２）が（０．６１８−０．５７２）／０．５７２≒０．０８となり、書き込み効率を約８％改善（上昇）させることができる。なお、追加容量Ｃｓ２の容量を可能な限り大きな値のものを用いるようにすれば、書き込み効率の改善度をさらに高めることができる。【００９６】
ところで、これまで、追加容量Ｃｓ２を具備することによる書き込み効率の増加を、種々の数式を用いて定量的に説明してきた。一方、書き込み効率の増加は、以下のように定性的に説明することもできる。【００９７】
まず、上記で定義したように、書き込み効率とは、Ｖｇｓ振り幅（ΔＶｇｓ）と画素信号線振り幅（ΔＶｄａｔａ）との比で表すことができるものである。したがって、書き込み効率を増加させるためには、Ｖｇｓ振り幅（ΔＶｇｓ）を画素信号線振り幅（ΔＶｄａｔａ）に限りなく近づけることが好ましい。一方、画像信号線１４からのデータ電位（Ｖｄａｔａ）が書き込まれる補助容量Ｃｓには、画像データの書き込み時に直列的に接続される容量成分が存在する。例えば、図８に示した画素回路では、有機ＥＬ素子容量Ｃｏｌｅｄが、この容量成分の一つに該当する。なお、画素回路によっては、有機ＥＬ素子容量Ｃｏｌｅｄが補助容量Ｃｓに直列的に接続されない構成となる場合もあるが、このような場合には、駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈおよびスイッチングトランジスタＴ１，Ｔ２の寄生容量のうち、画像データの書き込み時に補助容量Ｃｓに直列的に接続される寄生容量成分が、書き込み効率に影響を及ぼすことになる。【００９８】
ここで、例えば補助容量Ｃｓと有機ＥＬ素子容量Ｃｏｌｅｄとが直列的に接続されている構成において、補助容量Ｃｓと有機ＥＬ素子容量Ｃｏｌｅｄとの間にＶ１２という電圧が印加される場合を考える。この場合、補助容量Ｃｓの両端に生ずる電位差（電圧）をＶｓとすれば、簡単な次式で表される。
Vs=Coled/(Cs+Coled)・V12  ・・・（１９）【００９９】
そして、式（１９）は、画像信号線１４からのデータ電位（Ｖｄａｔａ）が書き込まれる補助容量Ｃｓに対して直列に接続される容量成分が存在する場合には、補助容量Ｃｓに蓄積される電荷の一部が当該直列に接続される容量成分によって奪われ、書き込み効率の低下が生ずるということ、並びに、補助容量Ｃｓの両端に印加される電圧は、補助容量Ｃｓに直列に接続される容量成分（すなわち接続相手方の容量成分）に比例して大きくなるということの２つの観点を示唆している。【０１００】
したがって、書き込み効率を増加させるための構成として、補助容量Ｃｓに付加して設けられる追加容量Ｃｓ２については、少なくともデータ電位の書き込み時において補助容量Ｃｓに直列的に接続される構成とする。また、追加容量Ｃｓ２の容量値は、補助容量Ｃｓよりも大きな容量値を有するものを選定することが好ましい。【０１０１】
なお、実施の形態１と同様に、有機ＥＬ素子ＯＬＥＤの容量値が、赤、緑および青の各画素で異なっている場合に、各色ごとの書き込み効率を略等しくするためには、赤、緑および青の各有機ＥＬ素子ＯＬＥＤの容量をそれぞれＣｏｌｅｄｒ，Ｃｏｌｅｄｇ，Ｃｏｌｅｄｂとおき、赤、緑および青の追加容量をそれぞれＣｓ２ｒ，Ｃｓ２ｇおよびＣｓ２ｂとおくとき、Ｃｏｌｅｄｒ＋Ｃｓ２ｒ、Ｃｏｌｅｄｇ＋Ｃｓ２ｇ、Ｃｏｌｅｄｂ＋Ｃｓ２ｂの全ての値を、これらの値の中の最大値の８０％〜１００％（より好ましくは９５％〜１００％）の範囲内に設定することが好ましい。【０１０２】
また、各色ごとに固有な発光効率に差異が存在すると、各画素回路における所要Ｖｇｓ振り幅（ΔＶｇｓ）が赤、緑、および青の各色ごとに異なる場合がある。いま、各色の書き込み効率を、それぞれηr，ηｇ，ηｂとおき、各色の必要なΔＶｇｓの最大値をΔVgsmaxr,ΔVgsmaxg,ΔVgsmaxbとする。このとき、ΔVgsmaxr/ηr,ΔVgsmaxg/ηg,ΔVgsmaxb/ηbの最小値が、ΔVgsmaxr/ηr,ΔVgsmaxg/ηg,ΔVgsmaxb/ηbの最大値の９０％以上（より好ましくは９５％以上）となるようにＣｓ２ｒ，Ｃｓ２ｇ，Ｃｓ２ｂを定めれば、略等しい画素信号線振り幅（ΔＶｄａｔａ）で各色とも所望のＶｇｓ振り幅（ΔＶｇｓ）が得られる。【０１０３】
以上、説明したように、この実施の形態の画像表示装置によれば、画像データが書き込まれる第１容量素子に加えて、画像データの書き込み期間中に第１容量素子に直列的に接続される第２容量素子を設けることにより、第１容量素子に対して書き込んだ電位が第１容量素子に良好に反映されることとなる。その結果、画像表示装置の書き込み効率を改善することができるという効果を奏する。【０１０４】
（実施の形態４）
さて、前述した図８に示す実施の形態３においては、追加容量Ｃｓ２の一端が有機ＥＬ素子ＯＬＥＤのカソード電極に接続され、他端が電源線１０に接続されるように構成したが、この構成に限定されるものではない。例えば、図１０に示すように、追加容量Ｃｓ２の他端を固定電位（定電位）である接地線に接続してもよい。【０１０５】
なお、ここでいう固定電位とは、準備期間、閾値電圧検出期間、書き込み期間および発光期間の全ての期間において定電位である必要はなく、少なくとも閾値電圧検出期間から書き込み期間において定電位が維持されていればよい。【０１０６】
また、この定電位という意味は厳密な意味での定電位である必要はなく、追加容量Ｃｓ２により書き込み効率増大作用を得るという趣旨の範囲内において、所定の電位変動は許容され得るものである。【０１０７】
また、追加容量Ｃｓ２の他端は、閾値電圧検出期間から書き込み期間にかけて、略一定電位が保持されているＴｔｈ制御線１１（図１１参照）や、マージ線１２（図１２参照）に接続することもできる。【０１０８】
また、前述した実施の形態３においては、図８に示した構成の画素回路に追加容量を適用した例について説明したが、駆動トランジスタと閾値電圧検出用トランジスタとを有する画素回路であれば、いかなる接続形態の画素回路にも適用可能である。要は、駆動トランジスタのゲート電極に実施の形態３で説明した要件を備える追加容量を接続すればよい。
【産業上の利用可能性】
【０１０９】
以上のように、本発明にかかる画像表示装置は、画素回路における書き込み効率の低下防止に対して有用である。
【図１】
0004782103.tif 000002
【図２】
0004782103.tif 000003
【図３】
0004782103.tif 000004
【図４】
0004782103.tif 000005
【図５】
0004782103.tif 000006
【図６】
0004782103.tif 000007
【図７】
0004782103.tif 000008
【図８】
0004782103.tif 000009
【図９】
0004782103.tif 000010
【図１０】
0004782103.tif 000011
【図１１】
0004782103.tif 000012
【図１２】
0004782103.tif 000013
【図１３】
0004782103.tif 000014
【図１４】
0004782103.tif 000015