(57)【特許請求の範囲】
【請求項１】
複数の第１電極と、
複数の画素電極と、
それぞれが、固有の臨界オフ電圧上昇率を有する複数の双方向サイリスタであって、前記複数の双方向サイリスタのうちの少なくとも１つの双方向サイリスタは前記複数の第１電極のいずれか１つと前記複数の画素電極のいずれか１つとの間に配置され、前記少なくとも１つの双方向サイリスタは、前記複数の第１電極のうちの対応する第１電極と前記複数の画素電極のうちの対応する画素電極との電気的な接続を制御する、複数の双方向サイリスタと、
表示媒体層と、
それぞれが、前記表示媒体層を介して前記複数の画素電極と対向する複数の第２電極と、
前記少なくとも１つの双方向サイリスタを非導通状態から導通状態に遷移させる第１駆動回路と、
前記複数の第２電極のそれぞれの電圧が変化を開始してから前記データ電圧に達するまで、前記複数の双方向サイリスタのそれぞれの臨界オフ電圧上昇率よりも小さい電圧変化率で前記複数の第２電極のそれぞれに印加する電圧を変化させる第２駆動回路と
を備える、表示装置。
【請求項２】
前記第１駆動回路は、前記複数の第１電極のそれぞれに走査電圧を印加し、
前記第１駆動回路が前記複数の第１電極のうちの１つの第１電極に前記走査電圧を印加するのに対応して、前記第２駆動回路は、前記複数の第２電極のそれぞれにデータ電圧を印加する、請求項１に記載の表示装置。
【請求項３】
前記第１駆動回路は、前記複数の第１電極のそれぞれの電圧が変化を開始してから前記走査電圧に達するまで、前記複数の双方向サイリスタのそれぞれの臨界オフ電圧上昇率よりも大きい電圧変化率で前記複数の第１電極のそれぞれに印加する電圧を変化させる、請求項２に記載の表示装置。
【請求項４】
前記第１駆動回路が前記１つの第１電極に前記走査電圧を印加するために前記１つの第１電極の電圧の変化を開始してから所定のオフセット時間後に、前記第２駆動回路は、前記第１駆動回路による前記１つの第１電極への前記走査電圧の印加に対応して前記複数の第２電極のそれぞれに前記データ電圧を印加するために前記複数の第２電極のそれぞれの電圧の変化を開始する、請求項２または３に記載の表示装置。
【請求項５】
前記第２駆動回路は、前記複数の第２電極のうちの隣接する第２電極に、異なる極性を有するデータ電圧を印加する、請求項２から４のいずれかに記載の表示装置。
【請求項６】
前記第１駆動回路は、前記複数の第１電極のそれぞれに、同じ極性を有する走査電圧を印加する、請求項２から５のいずれかに記載の表示装置。
【請求項７】
複数の第１電極と、複数の画素電極と、それぞれが、固有の臨界オフ電圧上昇率を有する複数の双方向サイリスタであって、前記複数の双方向サイリスタのうちの少なくとも１つの双方向サイリスタが前記複数の第１電極のいずれか１つと前記複数の画素電極のいずれか１つとの間に配置され、前記少なくとも１つの双方向サイリスタは、前記複数の第１電極のうちの対応する第１電極と前記複数の画素電極のうちの対応する画素電極との電気的な接続を制御する、複数の双方向サイリスタと、表示媒体層と、それぞれが、前記表示媒体層を介して前記複数の画素電極と対向する複数の第２電極とを備えた表示装置を駆動する方法であって、
前記少なくとも１つの双方向サイリスタを非導通状態から導通状態に遷移させる工程と、
前記複数の第２電極のそれぞれにデータ電圧を印加する工程であって、前記複数の第２電極のそれぞれの電圧が変化を開始してから前記データ電圧に達するまで、前記複数の双方向サイリスタのそれぞれの臨界オフ電圧上昇率よりも小さい電圧変化率で前記複数の第２電極のそれぞれに印加する電圧を変化させる工程
とを包含する、表示装置の駆動方法。
【請求項８】
前記少なくとも１つの双方向サイリスタを非導通状態から導通状態に遷移させる工程は、前記複数の第１電極のそれぞれに走査電圧を印加する工程を含み、
前記複数の第２電極のそれぞれにデータ電圧を印加する工程は、前記走査電圧を印加する工程において前記複数の第１電極のうちの１つの第１電極に前記走査電圧を印加するのに対応して、前記複数の第２電極のそれぞれにデータ電圧を印加する工程を含む、請求項７に記載の表示装置の駆動方法。
【請求項９】
前記走査電圧を印加する工程は、前記複数の第１電極のそれぞれの電圧が変化を開始してから前記走査電圧に達するまで、前記複数の双方向サイリスタのそれぞれの臨界オフ電圧上昇率よりも大きい電圧変化率で前記複数の第１電極のそれぞれに印加する電圧を変化させる工程を含む、請求項８に記載の表示装置の駆動方法。
【請求項１０】
前記データ電圧を印加する工程は、前記走査電圧を印加する工程において前記１つの第１電極に前記走査電圧を印加するために前記１つの第１電極の電圧の変化を開始してから所定のオフセット時間後に、前記１つの第１電極への前記走査電圧の印加に対応して前記複数の第２電極のそれぞれに前記データ電圧を印加するために前記複数の第２電極のそれぞれの電圧の変化を開始する工程を含む、請求項８または９に記載の表示装置の駆動方法。
【請求項１１】
前記データ電圧を印加する工程は、前記複数の第２電極のうちの隣接する第２電極に異なる極性を有するデータ電圧を印加する工程を含む、請求項８から１０のいずれかに記載の表示装置の駆動方法。
【請求項１２】
前記走査電圧を印加する工程は、前記複数の第１電極のそれぞれに、同じ極性を有する走査電圧を印加する工程を含む、請求項８から１１のいずれかに記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、双方向サイリスタを備えた表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置や有機ＥＬ（エレクトロルミネッセンス）表示装置などに代表される薄型表示装置の利用が急速に進展しており、薄型表示装置には、高品位の表示が可能なアクティブマトリクス型表示装置が利用されている。アクティブマトリクス型表示装置には、スイッチング素子として、アモルファスシリコンＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）、ポリシリコンＴＦＴなどの３端子素子や、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）、双方向サイリスタなどの２端子素子が用いられているが、そのなかでも双方向サイリスタを用いたアクティブマトリクス型表示装置は、容易に製造可能という利点を有している（例えば、特許文献１）。
【０００３】
図１５は、特許文献１に開示された液晶表示装置９００の模式的な断面図であり、図１６は、液晶表示装置９００の模式的な平面図である。図１５に示すように、液晶表示装置９００では、第１基板９１０の主面上に複数の第１電極９１２が設けられており、双方向サイリスタ９１４が、第１基板９１０の主面および第１電極９１２上に配置されている。双方向サイリスタ９１４を配置した第１基板９１０上に層間絶縁膜９１５が設けられている。層間絶縁膜９１５上には画素電極９１６が設けられており、画素電極９１６上には第１配向膜９１８が設けられている。第２基板９２０の液晶層９３０側には第２電極９２２が設けられており、第２電極９２２上には第２配向膜９２４が設けられている。第１基板９１０の画素電極９１６と第２基板９２０の第２電極９２２とは液晶層９３０を介して対向しており、液晶層９３０の厚さを決めるためのスペーサ９３１が画素電極９１６と第２電極９２２との間に配置されている。
【０００４】
図１６に示すように、双方向サイリスタ９１４は画素電極９１６に対してランダムに配置されている。双方向サイリスタ９１４のターンオン電圧は１５Ｖであり、双方向サイリスタ９１４に印加する電圧の絶対値がターンオン電圧以上である場合、双方向サイリスタ９１４は非導通状態から導通状態に遷移する。
【０００５】
複数の第１電極９１２および複数の第２電極９２２は、互いに直交する方向に延びたストライプ状の電極であり、第１電極９１２には所定の時間走査電圧が印加されるように走査信号が供給され、第２電極９２２には所定の時間データ電圧が印加されるようにデータ信号が供給される。画素電極９１６と第２電極９２２とが重なる部分に個々の画素が規定され、画素電極９１６のうちの第２電極９２２と重なる部分と、第２電極９２２のうちの画素電極９１６と重なる部分と、前記二つの部分に挟まれた液晶層９３０とによって画素容量素子９６０が形成される。画素容量素子９６０には所定の電圧が充電される。液晶層９３０の光透過率は、画素容量素子９６０に充電された電圧に応じて変化し、これにより、階調表示が行われる。
【０００６】
以下に、図１６および図１７を参照して、特許文献１に開示された液晶表示装置９００を駆動するための従来の駆動方法を説明する。図１７には、例示としてｎ本目および（ｎ＋１）本目の第１電極９１２の走査信号ならびにｍ本目および（ｍ＋１）本目の第２電極９２２のデータ信号の波形図を示している。
【０００７】
＋１５Ｖの走査電圧がｎ本目の第１電極９１２（以下、「第１電極９１２n」と示す場合がある）にごく短い時間印加され、データ電圧が第２電極９２２に印加される。複数の第２電極９２２に印加されるデータ電圧は、−５Ｖから０Ｖの範囲内で階調に応じて異なっている。ここで、走査電圧は双方向サイリスタ９１４のターンオン電圧と同じ＋１５Ｖであり、データ電圧の極性が走査電圧の極性と反対であるので、第１電極９１２nに接続されたすべての双方向サイリスタ９１４（以下、「双方向サイリスタ９１４n」と示す場合がある）にターンオン電圧以上の電圧が印加される。双方向サイリスタ９１４nにターンオン電圧以上の電圧が印加されると、双方向サイリスタ９１４nは非導通状態から導通状態に遷移する。その後、第１電極９１２nの電圧を０Ｖにする。双方向サイリスタ９１４nが導通状態になると、双方向サイリスタ９１４nを介して電流が流れ、双方向サイリスタ９１４nに接続された画素容量素子９６０（以下、「画素容量素子９６０n」と示す場合がある）に、第２電極９２２に印加されたデータ電圧が充電される。
【０００８】
画素容量素子９６０nへの充電が十分に行われると、画素容量素子９６０nに接続されている双方向サイリスタ９１４nを流れる電流が小さくなる。双方向サイリスタ９１４nを流れる電流がある電流（保持電流）よりも少なくなると、双方向サイリスタ９１４nは導通状態から非導通状態に遷移する。これにより、第１電極９１２nと画素電極９１６とが電気的に切断され、画素容量素子９６０nに充電されたデータ電圧が保持される。画素容量素子９６０nへの充電が完了すると、次いで（ｎ＋１）本目の第１電極９１２（以下、「第１電極９１２(n+1)」と示す場合がある）に対応する画素容量素子９６０（以下、「画素容量素子９６０(n+1)」と示す場合がある）に充電を行う。
【０００９】
−１５Ｖの走査電圧が第１電極９１２(n+1)にごく短い時間印加され、データ電圧が第２電極９２２に印加される。複数の第２電極９２２に印加されるデータ電圧は、０Ｖから＋５Ｖの範囲内で階調に応じて異なっている。ここで、データ電圧の極性は走査電圧の極性と反対である。また、画素容量素子９６０(n+1)に充電するために印加するデータ電圧の極性は、画素容量素子９６０nに充電するために印加するデータ電圧の極性と反対である。第１電極９１２(n+1)に接続されたすべての双方向サイリスタ９１４（以下、「双方向サイリスタ９１４(n+1)」と示す場合がある）にターンオン電圧以上の電圧が印加されると、双方向サイリスタ９１４(n+1)は非導通状態から導通状態に遷移する。双方向サイリスタ９１４(n+1)が導通状態に遷移すると、双方向サイリスタ９１４(n+1)を介して電流が流れ、第２電極９２２に印加されたデータ電圧が画素容量素子９６０(n+1)に充電される。
【００１０】
画素容量素子９６０(n+1)への充電が十分に行われると、画素容量素子９６０(n+1)に接続されている双方向サイリスタ９１４(n+1)を流れる電流が小さくなり、双方向サイリスタ９１４(n+1)は導通状態から非導通状態に遷移する。これにより、画素容量素子９６０(n+1)に充電されたデータ電圧が保持され、画素容量素子９６０(n+1)への充電が完了する。
【００１１】
このような動作を複数の第１電極９１２のすべてについて行い、１画面（１フィールドまたは１フレーム）の表示を行う。その後、次の画面を表示するために、第１電極９１２のすべてについて同様の動作を行う。ここでは、画素容量素子９６０nおよび画素容量素子９６０(n+1)に充電を行う場合について説明する。
【００１２】
−１５Ｖの走査電圧が第１電極９１２nにごく短い時間印加され、データ電圧が第２電極９２２に印加される。複数の第２電極９２２に印加されるデータ電圧は、０Ｖから＋５Ｖの範囲内で階調に応じて異なっている。ここで、第１電極９１２nに印加された走査電圧の極性は、前の画面を表示する際に第１電極９１２nに印加した走査電圧の極性と反対であり、また、第２電極９２２に印加されたデータ電圧の極性は、前の画面を表示する際に画素容量素子９６０nに充電するために印加したデータ電圧の極性と反対である。双方向サイリスタ９１４nにターンオン電圧以上の電圧が印加されると、双方向サイリスタ９１４nは非導通状態から導通状態に遷移し、双方向サイリスタ９１４nを介して電流が流れ、第２電極９２２に印加されたデータ電圧が画素容量素子９６０nに充電される。
【００１３】
画素容量素子９６０nへの充電が十分に行われると、画素容量素子９６０nに接続されている双方向サイリスタ９１４nを流れる電流が小さくなり、双方向サイリスタ９１４nは導通状態から非導通状態に遷移する。これにより、画素容量素子９６０nに充電されたデータ電圧が保持される。画素容量素子９６０nへの充電が完了すると、次いで画素容量素子９６０(n+1)に充電を行う。
【００１４】
＋１５Ｖの走査電圧が第１電極９１２(n+1)にごく短い時間印加され、データ電圧が第２電極９２２に印加される。複数の第２電極９２２に印加されるデータ電圧は、−５Ｖから０Ｖの範囲内で階調に応じて異なっている。ここで、第１電極９１２(n+1)に印加された走査電圧の極性は、第１電極９１２nに直前に印加した走査電圧の極性と反対であり、画素容量素子９６０(n+1)に充電するために印加されたデータ電圧の極性は、画素容量素子９６０nに充電するために直前に印加したデータ電圧の極性と反対である。また、第１電極９１２(n+1)に印加された走査電圧の極性は、前の画面を表示する際に第１電極９１２(n+1)に印加した走査電圧の極性と反対であり、第２電極９２２に印加されたデータ電圧の極性は、前の画面を表示する際に画素容量素子９６０(n+1)に充電するために印加したデータ電圧の極性と反対である。
【００１５】
双方向サイリスタ９１４(n+1)にターンオン電圧以上の電圧が印加されると、双方向サイリスタ９１４(n+1)は非導通状態から導通状態に遷移し、双方向サイリスタ９１４(n+1)を介して電流が流れ、第２電極９２２に印加されたデータ電圧が画素容量素子９６０(n+1)に充電される。
【００１６】
画素容量素子９６０(n+1)への充電が十分に行われると、画素容量素子９６０(n+1)に接続されている双方向サイリスタ９１４(n+1)を流れる電流が小さくなり、双方向サイリスタ９１４(n+1)は導通状態から非導通状態に遷移する。これにより、画素容量素子９６０(n+1)に充電されたデータ電圧が保持され、第１電極９１２(n+1)に対応する画素容量素子９６０(n+1)への充電が完了する。このような動作を複数の第１電極９１２のすべてについて行い、この画面（１フィールドまたは１フレーム）の表示を行う。上述した動作を複数の画面について繰り返すことによって液晶表示装置９００は連続した画面を表示する。
【特許文献１】特開２００４−６２１５２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上述したように、従来の駆動方法では、ターンオン電圧と同じ走査電圧を第１電極９１２に選択的に印加するとともに、走査電圧とは反対の極性を有するデータ電圧を第２電極９２２に印加することにより、双方向サイリスタ９１４にターンオン電圧以上の電圧が印加され、それにより、双方向サイリスタ９１４は非導通状態から導通状態に遷移する。しかしながら、第１電極９１２に走査電圧が印加されていないときでも、双方向サイリスタ９１４が非導通状態から導通状態に遷移してしまうことがある。双方向サイリスタ９１４は、印加される電圧の変化率が双方向サイリスタ９１４の臨界オフ電圧上昇率よりも大きいと非導通状態から導通状態に遷移する性質を有しており、図１７に示すように、第２電極９２２の電圧が垂直に立ち上がるように変化する場合には、双方向サイリスタ９１４に印加される電圧の変化率が双方向サイリスタ９１４の臨界オフ電圧上昇率よりも大きくなり、走査電圧が印加されない双方向サイリスタ９１４も非導通状態から導通状態に遷移してしまう。このように、非導通状態に保つべき双方向サイリスタ９１４が導通状態に遷移してしまうと、充電することを意図していない画素容量素子９６０に電圧が充電されることになり、液晶表示装置９００は適切な表示を行うことができない。
【００１８】
また、第１電極９１２に供給される走査信号は、配線抵抗および寄生容量に起因して遅延し、これにより、同じ第１電極９１２に接続された双方向サイリスタ９１４の導通状態への遷移が約数百ｎｓｅｃ異なることがある。この場合、画素容量素子９６０への充電を開始する時間が異なり、結果として、液晶表示装置９００の表示品位が低下するおそれがある。このことは、液晶表示装置９００のサイズが大きくなり、第１電極９１２の長さが長くなると、特に顕著になる。
【００１９】
また、図１７に示すように、特許文献１に開示された従来の駆動方法では、第１電極９１２nに対応する複数の画素容量素子９６０nに充電するとき、同じ極性を有するデータ電圧が複数の第２電極９２２に印加されている。このように同じ極性を有するデータ電圧が印加されると、表示品位が低下するおそれがある。
【００２０】
また、特許文献１に開示された従来の駆動方法では、走査電圧の極性を１画面（１フィールドまたは１フレーム）毎に反転するため、走査信号を供給する駆動回路の耐電圧を大きくする必要があり、結果として、コストが増加する。
【００２１】
本発明は、上記課題を鑑みてなされたものであり、本発明の目的は、良好な表示品位で表示を行う表示装置およびその駆動方法を提供することである。
【課題を解決するための手段】
【００２２】
本発明の表示装置は、複数の第１電極と、複数の画素電極と、それぞれが、固有の臨界オフ電圧上昇率を有する複数の双方向サイリスタであって、前記複数の双方向サイリスタのうちの少なくとも１つの双方向サイリスタは前記複数の第１電極のいずれか１つと前記複数の画素電極のいずれか１つとの間に配置され、前記少なくとも１つの双方向サイリスタは、前記複数の第１電極のうちの対応する第１電極と前記複数の画素電極のうちの対応する画素電極との電気的な接続を制御する、複数の双方向サイリスタと、表示媒体層と、それぞれが、前記表示媒体層を介して前記複数の画素電極と対向する複数の第２電極と、前記少なくとも１つの双方向サイリスタを非導通状態から導通状態に遷移させる第１駆動回路と、前記複数の第２電極のそれぞれの電圧が変化を開始してから前記データ電圧に達するまで、前記複数の双方向サイリスタのそれぞれの臨界オフ電圧上昇率よりも小さい電圧変化率で前記複数の第２電極のそれぞれに印加する電圧を変化させる第２駆動回路とを備える。
【００２３】
ある実施形態において、前記第１駆動回路は、前記複数の第１電極のそれぞれに走査電圧を印加し、前記第１駆動回路が前記複数の第１電極のうちの１つの第１電極に前記走査電圧を印加するのに対応して、前記第２駆動回路は、前記複数の第２電極のそれぞれにデータ電圧を印加する。
【００２４】
ある実施形態において、前記第１駆動回路は、前記複数の第１電極のそれぞれの電圧が変化を開始してから前記走査電圧に達するまで、前記複数の双方向サイリスタのそれぞれの臨界オフ電圧上昇率よりも大きい電圧変化率で前記複数の第１電極のそれぞれに印加する電圧を変化させる。
【００２５】
ある実施形態において、前記第１駆動回路が前記１つの第１電極に前記走査電圧を印加するために前記１つの第１電極の電圧の変化を開始してから所定のオフセット時間後に、前記第２駆動回路は、前記第１駆動回路による前記１つの第１電極への前記走査電圧の印加に対応して前記複数の第２電極のそれぞれに前記データ電圧を印加するために前記複数の第２電極のそれぞれの電圧の変化を開始する。
【００２６】
ある実施形態において、前記第２駆動回路は、前記複数の第２電極のうちの隣接する第２電極に、異なる極性を有するデータ電圧を印加する。
【００２７】
ある実施形態において、前記第１駆動回路は、前記複数の第１電極のそれぞれに、同じ極性を有する走査電圧を印加する。
【００２８】
本発明の表示装置の駆動方法は、複数の第１電極と、複数の画素電極と、それぞれが、固有の臨界オフ電圧上昇率を有する複数の双方向サイリスタであって、前記複数の双方向サイリスタのうちの少なくとも１つの双方向サイリスタが前記複数の第１電極のいずれか１つと前記複数の画素電極のいずれか１つとの間に配置され、前記少なくとも１つの双方向サイリスタは、前記複数の第１電極のうちの対応する第１電極と前記複数の画素電極のうちの対応する画素電極との電気的な接続を制御する、複数の双方向サイリスタと、表示媒体層と、それぞれが、前記表示媒体層を介して前記複数の画素電極と対向する複数の第２電極とを備えた表示装置を駆動する方法であって、前記少なくとも１つの双方向サイリスタを非導通状態から導通状態に遷移させる工程と、前記複数の第２電極のそれぞれにデータ電圧を印加する工程であって、前記複数の第２電極のそれぞれの電圧が変化を開始してから前記データ電圧に達するまで、前記複数の双方向サイリスタのそれぞれの臨界オフ電圧上昇率よりも小さい電圧変化率で前記複数の第２電極のそれぞれに印加する電圧を変化させる工程とを包含する。
【００２９】
ある実施形態において、前記少なくとも１つの双方向サイリスタを非導通状態から導通状態に遷移させる工程は、前記複数の第１電極のそれぞれに走査電圧を印加する工程を含み、前記複数の第２電極のそれぞれにデータ電圧を印加する工程は、前記走査電圧を印加する工程において前記複数の第１電極のうちの１つの第１電極に前記走査電圧を印加するのに対応して、前記複数の第２電極のそれぞれにデータ電圧を印加する工程を含む。
【００３０】
ある実施形態において、前記走査電圧を印加する工程は、前記複数の第１電極のそれぞれの電圧が変化を開始してから前記走査電圧に達するまで、前記複数の双方向サイリスタのそれぞれの臨界オフ電圧上昇率よりも大きい電圧変化率で前記複数の第１電極のそれぞれに印加する電圧を変化させる工程を含む。
【００３１】
ある実施形態において、前記データ電圧を印加する工程は、前記走査電圧を印加する工程において前記１つの第１電極に前記走査電圧を印加するために前記１つの第１電極の電圧の変化を開始してから所定のオフセット時間後に、前記１つの第１電極への前記走査電圧の印加に対応して前記複数の第２電極のそれぞれに前記データ電圧を印加するために前記複数の第２電極のそれぞれの電圧の変化を開始する工程を含む。
【００３２】
ある実施形態において、前記データ電圧を印加する工程は、前記複数の第２電極のうちの隣接する第２電極に異なる極性を有するデータ電圧を印加する工程を含む。
【００３３】
ある実施形態において、前記走査電圧を印加する工程は、前記複数の第１電極のそれぞれに、同じ極性を有する走査電圧を印加する工程を含む。
【００３４】
本発明の表示装置は、複数の第１電極と、複数の画素電極と、複数の双方向サイリスタであって、前記複数の双方向サイリスタのうちの少なくとも１つの双方向サイリスタが前記複数の第１電極のいずれか１つと前記複数の画素電極のいずれか１つとの間に配置され、前記少なくとも１つの双方向サイリスタは、前記複数の第１電極のうちの対応する第１電極と前記複数の画素電極のうちの対応する画素電極との電気的な接続を制御する、複数の双方向サイリスタと、表示媒体層と、それぞれが、前記表示媒体層を介して前記複数の画素電極と対向する複数の第２電極と、前記複数の第１電極のそれぞれに走査電圧を印加する第１駆動回路と、前記第１駆動回路が前記複数の第１電極のうちの１つの第１電極に前記走査電圧を印加するのに対応して、前記複数の第２電極のそれぞれにデータ電圧を印加する第２駆動回路とを備える、表示装置であって、前記第１駆動回路が前記１つの第１電極に前記走査電圧を印加するために前記１つの第１電極の電圧の変化を開始してから所定のオフセット時間後に、前記第２駆動回路は、前記第１駆動回路による前記１つの第１電極への前記走査電圧の印加に対応して前記複数の第２電極のそれぞれに前記データ電圧を印加するために前記複数の第２電極のそれぞれの電圧の変化を開始する。
【００３５】
ある実施形態において、前記第１駆動回路は、前記複数の第１電極のそれぞれの電圧が変化を開始してから前記走査電圧に達するまで、前記複数の双方向サイリスタのそれぞれの臨界オフ電圧上昇率よりも大きい電圧変化率で前記複数の第１電極のそれぞれに印加する電圧を変化させる。
【００３６】
ある実施形態において、前記第２駆動回路は、前記複数の第２電極のうちの隣接する第２電極に、異なる極性を有するデータ電圧を印加する。
【００３７】
ある実施形態において、前記第１駆動回路は、前記複数の第１電極のそれぞれに、同じ極性を有する走査電圧を印加する。
【００３８】
本発明の表示装置の駆動方法は、複数の第１電極と、複数の画素電極と、複数の双方向サイリスタであって、前記複数の双方向サイリスタのうちの少なくとも１つの双方向サイリスタが前記複数の第１電極のいずれか１つと前記複数の画素電極のいずれか１つとの間に配置され、前記少なくとも１つの双方向サイリスタは、前記複数の第１電極のうちの対応する第１電極と前記複数の画素電極のうちの対応する画素電極との電気的な接続を制御する、複数の双方向サイリスタと、表示媒体層と、それぞれが、前記表示媒体層を介して前記複数の画素電極と対向する複数の第２電極とを備えた表示装置を駆動する方法であって、前記複数の第１電極のそれぞれに走査電圧を印加する工程と、前記走査電圧を印加する工程において前記複数の第１電極のうちの１つの第１電極に前記走査電圧を印加するのに対応して、前記複数の第２電極のそれぞれにデータ電圧を印加する工程とを包含し、前記データ電圧を印加する工程は、前記走査電圧を印加する工程において前記１つの第１電極に前記走査電圧を印加するために前記１つの第１電極の電圧の変化を開始してから所定のオフセット時間後に、前記１つの第１電極への前記走査電圧の印加に対応して前記複数の第２電極のそれぞれに前記データ電圧を印加するために前記複数の第２電極のそれぞれの電圧の変化を開始する工程を含む。
【００３９】
ある実施形態において、前記走査電圧を印加する工程は、前記複数の第１電極のそれぞれの電圧が変化を開始してから前記走査電圧に達するまで、前記複数の双方向サイリスタのそれぞれの臨界オフ電圧上昇率よりも大きい電圧変化率で前記複数の第１電極のそれぞれに印加する電圧を変化させる工程を含む。
【００４０】
ある実施形態において、前記データ電圧を印加する工程は、前記複数の第２電極のうちの隣接する第２電極に異なる極性を有するデータ電圧を印加する工程を含む。
【００４１】
ある実施形態において、前記走査電圧を印加する工程は、前記複数の第１電極のそれぞれに、同じ極性を有する走査電圧を印加する工程を含む。
【発明の効果】
【００４２】
本発明によれば、第２電極の電圧が変化を開始してからデータ電圧に達するまで第２電極の電圧変化率が双方向サイリスタの臨界オフ電圧上昇率よりも小さいので、第２電極の電圧の変化に起因して双方向サイリスタが誤って導通状態に遷移することを防ぐことができ、これにより、表示品位の低下を防ぐことができる。
【００４３】
また、本発明によれば、走査電圧を印加するために第１電極の電圧の変化を開始してからオフセット時間後に、前記走査電圧に対応するデータ電圧を印加するために第２電極の電圧の変化を開始するので、第２電極に供給されるデータ信号に対して遅延することなく走査信号が第１電極に供給され、これにより、表示品位の低下を防ぐことができる。
【発明を実施するための最良の形態】
【００４４】
（実施形態１）
以下に、図１〜図４を参照して、本発明の表示装置およびその駆動方法の第１の実施形態を説明する。本実施形態の表示装置は液晶表示装置である。
【００４５】
図１は、本実施形態の液晶表示装置１００の模式的な回路図である。図１に示すように、液晶表示装置１００は、複数の第１電極１１２と、複数の画素電極１１６と、第１電極１１２と画素電極１１６との電気的な接続を制御する複数の双方向サイリスタ１１４と、複数の第２電極１２２と、表示媒体層（本実施形態では、液晶層）１３０と、双方向サイリスタ１１４を非導通状態から導通状態に遷移させる第１駆動回路１４０と、第２電極１２２にデータ電圧を印加する第２駆動回路１５０とを備える。第１電極１１２と、双方向サイリスタ１１４、画素電極１１６、第２電極１２２および表示媒体層１３０は、表示部１０５内に設けられている。液晶表示装置１００において、第１駆動回路１４０は第１電極１１２に走査電圧を印加する。
【００４６】
双方向サイリスタ１１４は、固有のターンオン電圧および臨界オフ電圧上昇率を有している。双方向サイリスタ１１４に印加される電圧が臨界オフ電圧上昇率以上の電圧変化率で変化すると、双方向サイリスタ１１４は非導通状態から導通状態に遷移する。臨界オフ電圧上昇率は、例えば、測定温度２５℃において直線立ち上がり法で測定される。なお、双方向サイリスタは双方向２端子素子であり、ゲート端子を有していない。
【００４７】
双方向サイリスタ１１４のターンオン電圧は例えば１５Ｖであり、双方向サイリスタ１１４の臨界オフ電圧上昇率は例えば１０Ｖ／μｓｅｃである。双方向サイリスタ１１４に印加される電圧の絶対値がターンオン電圧以上である場合、双方向サイリスタ１１４は非導通状態から導通状態に遷移する。また、双方向サイリスタ１１４に印加される電圧の変化率が臨界オフ電圧上昇率以上である場合、双方向サイリスタ１１４は非導通状態から導通状態に遷移する。双方向サイリスタ１１４が導通状態に遷移すると、第１電極１１２は双方向サイリスタ１１４を介して画素電極１１６と電気的に接続される。
【００４８】
以下に、図２および図３を参照して、液晶表示装置１００の表示部１０５について説明する。
【００４９】
図２に示すように、第１基板１１０の主面上には複数の第１電極１１２が設けられており、双方向サイリスタ１１４は、第１基板１１０の主面および第１電極１１２上に配置されている。双方向サイリスタ１１４を配置した第１基板１１０上に層間絶縁膜１１５が設けられている。層間絶縁膜１１５上には画素電極１１６が設けられており、画素電極１１６上には第１配向膜１１８が設けられている。第２基板１２０の液晶層１３０側には第２電極１２２が設けられており、第２電極１２２上には第２配向膜１２４が設けられている。第１基板１１０の画素電極１１６と第２基板１２０の第２電極１２２とは液晶層１３０を介して対向しており、液晶層１３０の厚さを決めるためのスペーサ１３１が画素電極１１６と第２電極１２２との間に配置されている。
【００５０】
図３に示すように、第１電極１１２および第２電極１２２は、互いに直交する方向に延びたストライプ状の電極である。画素電極１１６と第２電極１２２とが重なる部分に個々の画素が規定され、画素電極１１６のうちの第２電極１２２と重なる部分と、第２電極１２２のうちの画素電極１１６と重なる部分と、前記二つの部分に挟まれた液晶層１３０とによって画素容量素子１６０が形成される。画素容量素子１６０には所定の電圧が充電される。液晶層１３０の光透過率は、画素容量素子１６０に充電された電圧に応じて変化し、これにより、階調表示が行われる。
【００５１】
図２および図３に示すように、双方向サイリスタ１１４は画素電極１１６に対してランダムに配置されている。１つの画素電極１１６と１つの第１電極１１２との間に複数の双方向サイリスタ１１４が存在することもあり、画素電極１１６と第１電極１１２との電気的な接続に寄与しない双方向サイリスタ１１４が存在してもよい。なお、双方向サイリスタ１１４を画素電極１１６に対してランダムに配置しているので、製造プロセスを簡略化することができる。
【００５２】
ここで再び図１を参照する。液晶表示装置１００には、ｋ本（ｋ≧２）の第１電極１１２およびｐ本（ｐ≧２）の第２電極１２２が設けられている。第１駆動回路１４０は、第１電極１１２の電圧が所定の時間走査電圧になるように第１電極１１２に走査信号を供給する。複数の第１電極１１２のそれぞれに走査電圧を順次印加することにより、１番目の第１電極１１２からｋ番目の第１電極１１２までを順次選択する。第１電極１１２の電圧が０Ｖから走査電圧に達するまで第１電極１１２の電圧変化率は例えば約１５Ｖ／μｓｅｃであり、本明細書において、電圧変化率とは、単位時間当たりの電圧変化量の絶対値を意味する。この電圧変化率は、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きい。なお、走査電圧は約±１５Ｖであり、走査電圧の印加時間は約０．１μｓｅｃである。
【００５３】
第２駆動回路１５０は、第２電極１２２の電圧が所定の時間データ電圧になるように第２電極１２２にデータ信号を供給する。第１駆動回路１４０が複数の第１電極１１２のうちの１つに走査電圧を印加するのに対応して、第２駆動回路１５０は複数の第２電極１２２のそれぞれにデータ電圧を印加する。第２駆動回路１５０により、第２電極１２２の電圧は、第１駆動回路１４０が走査電圧を第１電極１１２に印加するのに対応して、あるデータ電圧から別のデータ電圧に変化する。本実施形態の液晶表示装置１００では、複数の第２電極１２２のそれぞれの電圧は同じ時間（例えば、第２電極１２２の電圧の変化を開始してから約１．３μｓｅｃ後）にデータ電圧に達しており、第２電極１２２の電圧が変化を開始してからデータ電圧に達するまで第２電極１２２の電圧変化率は、データ電圧の変化量に応じて変化する。この電圧変化率のうちの最大値は約８Ｖ／μｓｅｃであり、これは、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも小さい。この最大値は、データ電圧の変化量がデータ電圧の最大振れ幅に等しいときの電圧変化率である。データ電圧は階調に応じて変化し、データ電圧の範囲は−５Ｖから＋５Ｖである。第２駆動回路１５０は、第１駆動回路１４０が第１電極１１２に印加する電圧の変化を開始してから所定のオフセット時間（本実施形態では、約１μｓｅｃ）が経過した後、第２電極１２２の電圧の変化を開始する。
【００５４】
図４は、本実施形態の液晶表示装置１００の駆動方法を説明するための走査信号およびデータ信号の波形図である。図４には、例示としてｎ本目および（ｎ＋１）本目の第１電極１１２の走査信号ならびにｍ本目および（ｍ＋１）本目の第２電極１２２のデータ信号の波形図を示している。以下に、図１および図４を参照して、本実施形態の液晶表示装置１００の駆動方法を説明する。
【００５５】
第１駆動回路１４０は、ｎ本目の第１電極１１２（以下、「第１電極１１２n」と示す場合がある）の電圧を０Ｖから約−１５Ｖの走査電圧まで約１５Ｖ／μｓｅｃの電圧変化率で変化させ、約０．１μｓｅｃ間、約−１５Ｖの走査電圧を印加する。この電圧変化率は双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きいので、第１電極１１２nに接続されたすべての双方向サイリスタ１１４（以下、「双方向サイリスタ１１４n」と示す場合がある）は、第１電極１１２nの電圧の変化によって非導通状態から導通状態に遷移する。その後、第１駆動回路１４０は、第１電極１１２nの電圧を０Ｖにする。
【００５６】
第１駆動回路１４０が第１電極１１２nの電圧の変化を開始してから所定のオフセット時間（約１μｓｅｃ）が経過した後、第２駆動回路１５０は第２電極１２２の電圧の変化を開始する。第２駆動回路１５０によって複数の第２電極１２２に印加されるデータ電圧は、−５Ｖから０Ｖの範囲内で階調に応じて異なっている。データ電圧は、双方向サイリスタ１１４を介して保持電流を流すために必要な電圧に、双方向サイリスタ１１４nに接続された画素容量素子１６０（以下、「画素容量素子１６０n」と示す場合がある）に印加すべき電圧（階調に応じた電圧）を加えた電圧であることが好ましい。第２電極１２２の電圧がデータ電圧に達するまで第２電極１２２の電圧は、約８Ｖ／μｓｅｃ以下の電圧変化率で変化する。本実施形態では、第２駆動回路１５０によって印加されるデータ電圧の極性は、第１駆動回路１４０によって印加される走査電圧の極性と同じであり、双方向サイリスタ１１４に印加される電圧の絶対値はターンオン電圧よりも小さい。また、第２駆動回路１５０は、第２電極１２２の電圧の変化を、１／（６０×ｋ）ｓｅｃ毎に開始する。
【００５７】
双方向サイリスタ１１４nが導通状態に遷移すると、双方向サイリスタ１１４nを介して電流が流れ、第２電極１２２に印加されたデータ電圧が画素容量素子１６０nに充電される。画素容量素子１６０nへの充電が十分行われると、画素容量素子１６０nに接続されている双方向サイリスタ１１４nを流れる電流が小さくなる。双方向サイリスタ１１４nを流れる電流がある電流（保持電流）よりも少なくなると、双方向サイリスタ１１４nは導通状態から非導通状態に遷移する。これにより、第１電極１１２nと第１電極１１６とが電気的に切断され、画素容量素子１６０nに充電されたデータ電圧が保持される。また、双方向サイリスタ１１４nが非導通状態に遷移するので、その後、第２電極１２２の電圧が変化しても、画素容量素子１６０nに充電されたデータ電圧は変化しない。
【００５８】
続いて、第１電極１１２nの電圧の変化を開始してから１／（６０×ｋ）ｓｅｃ後に、（ｎ＋１）本目の第１電極１１２（以下、「第１電極１１２(n+1)」と示す場合がある）についても上記と同様の動作を行う。具体的には、第１駆動回路１４０は、第１電極１１２(n+1)の電圧を０Ｖから約＋１５Ｖの走査電圧まで約１５Ｖ／μｓｅｃの電圧変化率で変化させ、約０．１μｓｅｃ間、約＋１５Ｖの走査電圧を印加する。この電圧変化率は、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きいので、第１電極１１２(n+1)に接続されたすべての双方向サイリスタ１１４（以下、「双方向サイリスタ１１４(n+1)」と示す場合がある）は、第１電極１１２(n+1)の電圧の変化によって非導通状態から導通状態に遷移する。その後、第１駆動回路１４０は、第１電極１１２(n+1)の電圧を０Ｖにする。
【００５９】
第１駆動回路１４０が第１電極１１２(n+1)の電圧の変化を開始してから所定のオフセット時間（約１μｓｅｃ）が経過した後、第２駆動回路１５０は第２電極１２２の電圧の変化を開始する。第２駆動回路１５０によって複数の第２電極１２２に印加されるデータ電圧は、０Ｖから＋５Ｖの範囲内で階調に応じて異なっている。第２電極１２２の電圧がデータ電圧に達するまで第２電極１２２の電圧は、約８Ｖ／μｓｅｃ以下の電圧変化率で変化する。第２駆動回路１５０によって印加されるデータ電圧の極性は、第１駆動回路１４０によって印加される走査電圧の極性と同じである。
【００６０】
双方向サイリスタ１１４(n+1)が導通状態に遷移すると、双方向サイリスタ１１４(n+1)を介して電流が流れ、第２電極１２２に印加されたデータ電圧が画素容量素子１６０(n+1)に充電される。画素容量素子１６０(n+1)への充電が十分行われると、画素容量素子１６０(n+1)に接続されている双方向サイリスタ１１４(n+1)を流れる電流が小さくなる。双方向サイリスタ１１４(n+1)を流れる電流が保持電流よりも少なくなると、双方向サイリスタ１１４(n+1)は導通状態から非導通状態に遷移する。これにより、画素容量素子１６０(n+1)に充電されたデータ電圧が保持される。また、双方向サイリスタ１１４(n+1)が非導通状態に遷移するので、その後、第２電極１２２の電圧が変化しても、画素容量素子１６０(n+1)に充電されたデータ電圧は変化しない。
【００６１】
この動作を第１電極１１２のすべてに対して行い、１画面（１フィールドまたは１フレーム）の表示を行う。ここでは、典型的な例として、１画面を構成するために必要な時間を１／６０ｓｅｃとしている。その後、次の画面を表示するために、第１電極１１２のすべてについて同様の動作を行う。ここでは、画素容量素子１６０nおよび画素容量素子１６０(n+1)に充電を行う場合について説明する。
【００６２】
第１駆動回路１４０は、第１電極１１２nの電圧を０Ｖから約＋１５Ｖの走査電圧まで約１５Ｖ／μｓｅｃの電圧変化率で変化させ、約０．１μｓｅｃ間、約＋１５Ｖの走査電圧を印加する。この電圧変化率は双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きいので、双方向サイリスタ１１４nは、第１電極１１２nの電圧の変化によって非導通状態から導通状態に遷移する。その後、第１駆動回路１４０は、第１電極１１２nの電圧を０Ｖにする。
【００６３】
第１駆動回路１４０が第１電極１１２nの電圧の変化を開始してから所定のオフセット時間（約１μｓｅｃ）が経過した後、第２駆動回路１５０は第２電極１２２の電圧の変化を開始する。第２駆動回路１５０によって複数の第２電極１２２に印加されるデータ電圧は、０Ｖから＋５Ｖの範囲内で階調に応じて異なっている。第２電極１２２の電圧がデータ電圧に達するまで第２電極１２２の電圧は、約８Ｖ／μｓｅｃ以下の電圧変化率で変化する。本実施形態では、第２駆動回路１５０によって第２電極１２２に印加されるデータ電圧の極性は、第１駆動回路１４０によって第１電極１１２に印加される走査電圧の極性と同じである。
【００６４】
双方向サイリスタ１１４nが導通状態に遷移すると、双方向サイリスタ１１４nを介して電流が流れ、第２電極１２２に印加されたデータ電圧が画素容量素子１６０nに充電される。画素容量素子１６０nへの充電が十分行われると、画素容量素子１６０nに接続されている双方向サイリスタ１１４nを流れる電流が小さくなる。双方向サイリスタ１１４nを流れる電流が保持電流よりも少なくなると、双方向サイリスタ１１４nは導通状態から非導通状態に遷移する。これにより、画素容量素子１６０nに充電されたデータ電圧が保持される。また、双方向サイリスタ１１４nが非導通状態に遷移するので、その後、第２電極１２２の電圧が変化しても、画素容量素子１６０nに充電されたデータ電圧は変化しない。
【００６５】
続いて、第１電極１１２nの電圧の変化を開始してから１／（６０×ｋ）ｓｅｃ後に、第１電極１１２(n+1)についても上記と同様の動作を行う。具体的には、第１駆動回路１４０は、第１電極１１２(n+1)の電圧を０Ｖから約−１５Ｖの走査電圧まで約１５Ｖ／μｓｅｃの電圧変化率で変化させ、約０．１μｓｅｃ間、約−１５Ｖの走査電圧を印加する。この電圧変化率は、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きいので、双方向サイリスタ１１４(n+1)は、第１電極１１２(n+1)の電圧の変化によって非導通状態から導通状態に遷移する。ここで、データ電圧の極性は、前の画面を表示する際に第１電極１１２(n+1)に印加したデータ電圧の極性と反対である。その後、第１駆動回路１４０は、第１電極１１２(n+1)の電圧を０Ｖにする。
【００６６】
第１駆動回路１４０が第１電極１１２(n+1)の電圧の変化を開始してから所定のオフセット時間（約１μｓｅｃ）が経過した後、第２駆動回路１５０は第２電極１２２の電圧の変化を開始する。第２駆動回路１５０によって複数の第２電極１２２に印加されるデータ電圧は、−５Ｖから０Ｖの範囲内で階調に応じて異なっている。第２電極１２２の電圧がデータ電圧に達するまで第２電極１２２の電圧は、約８Ｖ／μｓｅｃ以下の電圧変化率で変化する。第２駆動回路１５０によって印加されるデータ電圧の極性は、第１駆動回路１４０によって第１電極１１２(n+1)に印加される走査電圧の極性と同じである。
【００６７】
双方向サイリスタ１１４(n+1)が導通状態に遷移すると、双方向サイリスタ１１４(n+1)を介して電流が流れ、第２電極１２２に印加されたデータ電圧が画素容量素子１６０(n+1)に充電される。画素容量素子１６０(n+1)への充電が十分行われると、画素容量素子１６０(n+1)に接続されている双方向サイリスタ１１４(n+1)を流れる電流が小さくなる。双方向サイリスタ１１４(n+1)を流れる電流が保持電流よりも少なくなると、双方向サイリスタ１１４(n+1)は導通状態から非導通状態に遷移する。これにより、画素容量素子１６０(n+1)に充電されたデータ電圧が保持される。また、双方向サイリスタ１１４(n+1)が非導通状態に遷移するので、その後、第２電極１２２の電圧が変化しても、画素容量素子１６０(n+1)に充電されたデータ電圧は変化しない。
【００６８】
この動作を第１電極１１２のすべてに対して行い、１画面（１フィールドまたは１フレーム）の表示を行う。上述した動作を複数の画面について繰り返すことによって液晶表示装置１００は連続した画面を表示する。
【００６９】
以上のように、本実施形態の液晶表示装置１００によれば、第２電極１２２の電圧が変化を開始してからデータ電圧に達するまで第２電極１２２の電圧変化率が双方向サイリスタ１１４の臨界オフ電圧上昇率よりも小さいので、第２電極１２２の電圧の変化によって双方向サイリスタ１１４が誤って導通状態に遷移することを防ぐことができ、それにより、液晶表示装置１００は表示を適切に行うことができる。
【００７０】
また、本実施形態の液晶表示装置１００によれば、第１電極１１２の電圧が変化を開始してから走査電圧に達するまで第１電極１１２の電圧変化率が双方向サイリスタ１１４の臨界オフ電圧上昇率以上であるので、走査信号が配線抵抗および寄生容量によって遅延することなく双方向サイリスタ１１４をほぼ同時に導通状態にすることができ、それにより、画素容量素子１６０に適切に充電が行われ、液晶表示装置１００の表示品位を良好にすることができる。
【００７１】
また、本実施形態の液晶表示装置１００によれば、第２駆動回路１５０が第２電極１２２の電圧の変化を開始するよりもオフセット時間だけ前に第１駆動回路１４０が第１電極１１２の電圧の変化を開始するので、第１電極１１２に供給される走査信号が第２電極１２２に供給されるデータ信号に対して遅延することを防ぐことができ、結果として、液晶表示装置１００の表示品位の低下を防ぐことができる。
【００７２】
ここで再び図２および図３を参照して、液晶表示装置１００についてさらに説明する。
【００７３】
第１基板１１０は、例えば、ガラス基板、石英基板やプラスチック基板など透明で、絶縁性の高い基板である。第１電極１１２は、例えば、ＩＴＯやＳｎＯ2などの透明導電材料やＡｌ、Ｍｏ、Ｔａなどの金属材料を用いてストライプ状に形成される。第１電極１１２の厚さは、用いる材料および第１電極１１２に要求される導電性に応じて適宜設定されるが、約１００ｎｍ以上（例えば３００ｎｍ）である。
【００７４】
双方向サイリスタ１１４は、例えば直径が約１１μｍの円柱状で、複数の第１電極１１２同士の間隔は約１１μｍを超えるように形成されている。これにより、双方向サイリスタ１１４をランダムに配置しても、隣接する第１電極１１２が短絡することが防止される。
【００７５】
双方向サイリスタ１１４を配置した第１基板１１０上に層間絶縁膜１１５が形成されている。双方向サイリスタ１１４の高さは約３μｍで、層間絶縁膜１１５の厚さはこれよりも大きく形成されている。
【００７６】
液晶表示装置１００が透過光を利用して表示を行う場合、ＩＴＯ等の透明導電膜を例えば１００〜２００ｎｍの厚さに成膜し、フォトリソグラフィプロセスによりパターニング行い、例えば塩化鉄および塩酸を含む溶液によりエッチングを行い、画素電極１１６が形成される。あるいは、液晶表示装置１００が反射光を利用して表示を行う場合、Ａｌ等の金属膜、Ａｌ／Ｍｏ等の積層金属膜を成膜する。例えばＡｌの場合、厚さは約１００ｎｍ〜２００ｎｍであり、積層金属膜の場合、Ａｌの厚さは約１００ｎｍ〜１５０ｎｍ、Ｍｏの厚さは約５０ｎｍ〜１００ｎｍである。その後、フォトリソグラフィプロセスによりパターニングを行い、シュウ酸等を含む溶液によりエッチングを行い、画素電極１１６が形成される。必要に応じて、第１配向膜１１８は、例えばポリイミド膜をスクリーン印刷により成膜して、所定の方向にラビングを行うことによって形成される。
【００７７】
第２基板１２０も、第１基板１１０と同様、例えば、ガラス基板、石英基板やプラスチック基板などの透明基板である。但し、液晶表示装置１００を反射型液晶表示装置とする場合には、第１基板１１０および第２基板１２０の内の観察者側に配置される基板が少なくとも透光性を有していればよい。また、第１基板１１０および第２基板１２０はフィルム状であってもよい。
【００７８】
第２基板１２０の液晶層１３０側に設けられている第２電極１２２は、ストライプ状の透明電極である。第２電極１２２はＩＴＯやＳｎＯ2等から形成されており、約１００ｎｍ以上の厚さを有している。第２電極１２２の延びる方向は、第１電極１１２の延びる方向に対して直交し、それぞれの第２電極１２２が画素電極１１６と重なり、重なった部分が個々の画素を構成する。第２電極１２２上には第２配向膜１２４が必要に応じて形成されている。第２配向膜１２４のラビング方向と第１配向膜１１８のラビング方向と所定の角度（例えばＴＮモードの場合、約９０°）を成すように、第１基板１１０と第２基板１２０が配置されている。
【００７９】
画素電極１１６と第２電極１２２とが互いに対向するように、スペーサ１３１を介して、第１基板１１０と第２基板１２０とが貼り合わせられる。スペーサ１３１の直径を調整することによって、液晶層１３０の厚さが決められる。液晶層１３０の厚さは、例えば、約３．５μｍ〜５μｍである。第１基板１１０と第２基板１２０との間に液晶材料を注入、封止することよって液晶層１３０が形成される。このようにして液晶表示装置１００が形成される。
【００８０】
（実施形態２）
以下に、本発明による表示装置およびその駆動方法の第２の実施形態を説明する。本実施形態の表示装置は、実施形態１において図１〜図３を参照して説明したのと同様の構成を有する液晶表示装置１００であり、冗長さを避けるために、重複する説明を省略する。
【００８１】
双方向サイリスタ１１４の臨界オフ電圧上昇率は約１０Ｖ／μｓｅｃであり、双方向サイリスタ１１４のターンオン電圧は約１５Ｖである。第１電極１１２の電圧が変化を開始してから走査電圧に達するまで第１電極１１２の電圧変化率は、約１５Ｖ／μｓｅｃであり、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きい。走査電圧は約±１５Ｖであり、走査電圧の印加時間は約０．１μｓｅｃである。第２電極１２２の電圧が変化を開始してからデータ電圧に達するまで第２電極１２２の電圧変化率の最大値は約８Ｖ／μｓｅｃであり、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも小さい。データ電圧は階調に応じて−５Ｖから＋５Ｖの範囲内で変化する。第２駆動回路１５０は、第１駆動回路１４０が第１電極１１２の電圧の変化を開始してから所定のオフセット時間（本実施形態では、約１μｓｅｃ）が経過した後、第２電極１２２の電圧の変化を開始する。
【００８２】
図５は、本実施形態の液晶表示装置１００の駆動方法を説明するための走査信号およびデータ信号の波形図である。図５には、例示としてｎ本目および（ｎ＋１）本目の第１電極１１２の走査信号ならびにｍ本目および（ｍ＋１）本目の第２電極１２２のデータ信号の波形図を示している。以下に、図５を参照して、本実施形態の駆動方法を説明する。
【００８３】
第１駆動回路１４０は、第１電極１１２nの電圧を０Ｖから約＋１５Ｖの走査電圧まで約１５Ｖ／μｓｅｃの電圧変化率で変化させ、約０．１μｓｅｃ間、約＋１５Ｖの走査電圧を印加する。この電圧変化率は双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きいので、双方向サイリスタ１１４nは、第１電極１１２nの電圧の変化によって非導通状態から導通状態に遷移する。その後、第１駆動回路１４０は、第１電極１１２nの電圧を０Ｖにする。
【００８４】
第１駆動回路１４０が第１電極１１２nの電圧の変化を開始してから所定のオフセット時間（約１μｓｅｃ）が経過した後、第２駆動回路１５０は第２電極１２２の電圧の変化を開始する。第２駆動回路１５０によって複数の第２電極１２２に印加されるデータ電圧は、−５Ｖから＋５Ｖの範囲内で階調に応じて異なっている。データ電圧は、双方向サイリスタ１１４を介して保持電流を流すために必要な電圧に、画素容量素子１６０nに印加すべき電圧（階調に応じた電圧）を加えた電圧とすることが好ましい。第２電極１２２の電圧がデータ電圧に達するまで第２電極１２２の電圧は、約８Ｖ／μｓｅｃ以下の電圧変化率で変化する。第２駆動回路１５０によってｍ番目の第２電極１２２（以下、「第２電極１２２m」と示す場合がある）に印加されるデータ電圧の極性は、第２駆動回路１５０によって（ｍ＋１）番目の第２電極１２２（以下、「第２電極１２２(m+1)」と示す場合がある）に印加されるデータ電圧の極性と反対である。
【００８５】
双方向サイリスタ１１４nが導通状態に遷移すると、双方向サイリスタ１１４nを介して電流が流れ、第２電極１２２に印加されたデータ電圧が画素容量素子１６０nに充電される。画素容量素子１６０nへの充電が十分行われると、画素容量素子１６０nに接続されている双方向サイリスタ１１４nを流れる電流が小さくなる。双方向サイリスタ１１４nを流れる電流が保持電流よりも少なくなると、双方向サイリスタ１１４nは導通状態から非導通状態に遷移する。これにより、画素容量素子１６０nに充電されたデータ電圧が保持される。また、双方向サイリスタ１１４nが非導通状態に遷移するので、その後、第２電極１２２の電圧が変化しても、画素容量素子１６０nに充電されたデータ電圧は変化しない。
【００８６】
続いて、第１電極１１２nの電圧の変化を開始してから１／（６０×ｋ）ｓｅｃ後に、第１電極１１２(n+1)についても上記と同様の動作を行う。具体的には、第１駆動回路１４０は、第１電極１１２(n+1)の電圧を０Ｖから約＋１５Ｖの走査電圧まで約１５Ｖ／μｓｅｃの電圧変化率で変化させ、約０．１μｓｅｃ間、約＋１５Ｖの走査電圧を印加する。第１電極１１２(n+1)に印加される走査電圧の極性は、第１電極１１２nに印加した走査電圧の極性と同じである。この電圧変化率は双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きいので、双方向サイリスタ１１４(n+1)は、第１電極１１２(n+1)の電圧の変化によって非導通状態から導通状態に遷移する。その後、第１駆動回路１４０は、第１電極１１２(n+1)の電圧を０Ｖにする。
【００８７】
第１駆動回路１４０が第１電極１１２(n+1)の電圧の変化を開始してから所定のオフセット時間（約１μｓｅｃ）が経過した後、第２駆動回路１５０は第２電極１２２の電圧の変化を開始する。第２駆動回路１５０によって複数の第２電極１２２に印加されるデータ電圧は、−５Ｖから＋５Ｖの範囲内で階調に応じて異なっている。第２電極１２２の電圧がデータ電圧に達するまで第２電極１２２の電圧は、約８Ｖ／μｓｅｃ以下の電圧変化率で変化する。第２駆動回路１５０によって第２電極１２２mに印加されるデータ電圧の極性は、第２駆動回路１５０によって第２電極１２２(m+1)に印加されるデータ電圧の極性と反対である。また、画素容量素子１６０(n+1)に充電するために第２電極１２２mに印加されるデータ電圧の極性は、画素容量素子１６０nに充電するために第２電極１２２mに印加したデータ電圧の極性と反対である。第２駆動回路１５０は、第２電極１２２の電圧の変化を、１／（６０×ｋ）ｓｅｃ毎に開始する。
【００８８】
双方向サイリスタ１１４(n+1)が導通状態に遷移すると、双方向サイリスタ１１４(n+1)を介して電流が流れ、第２電極１２２に印加されたデータ電圧が画素容量素子１６０(n+1)に充電される。画素容量素子１６０(n+1)への充電が十分行われると、画素容量素子１６０(n+1)に接続されている双方向サイリスタ１１４(n+1)を流れる電流が小さくなる。双方向サイリスタ１１４(n+1)を流れる電流が保持電流よりも少なくなると、双方向サイリスタ１１４(n+1)は導通状態から非導通状態に遷移する。これにより、画素容量素子１６０(n+1)に充電されたデータ電圧が保持される。また、双方向サイリスタ１１４(n+1)が非導通状態に遷移するので、その後、第２電極１２２の電圧が変化しても、画素容量素子１６０(n+1)に充電されたデータ電圧は変化しない。
【００８９】
この動作を第１電極１１２のすべてに対して行い、１画面（１フィールドまたは１フレーム）の表示を行う。ここでは、典型的な例として、１画面を構成するために必要な時間を１／６０ｓｅｃとしている。その後、次の画面を表示するために、第１電極１１２のすべてについて同様の動作を行う。ここでは、画素容量素子１６０nおよび画素容量素子１６０(n+1)に充電を行う場合について説明する。
【００９０】
第１駆動回路１４０は、第１電極１１２nの電圧を０Ｖから約＋１５Ｖの走査電圧まで約１５Ｖ／μｓｅｃの電圧変化率で変化させ、約０．１μｓｅｃ間、約＋１５Ｖの走査電圧を印加する。この電圧変化率は双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きいので、双方向サイリスタ１１４nは、第１電極１１２nの電圧の変化によって非導通状態から導通状態に遷移する。その後、第１駆動回路１４０は、第１電極１１２nの電圧を０Ｖにする。
【００９１】
第１駆動回路１４０が第１電極１１２nの電圧の変化を開始してから所定のオフセット時間（約１μｓｅｃ）が経過した後、第２駆動回路１５０は第２電極１２２の電圧の変化を開始する。第２駆動回路１５０によって複数の第２電極１２２に印加されるデータ電圧は、−５Ｖから＋５Ｖの範囲内で階調に応じて異なっている。第２電極１２２の電圧がデータ電圧に達するまで第２電極１２２の電圧は、約８Ｖ／μｓｅｃ以下の電圧変化率で変化する。本実施形態では、第２駆動回路１５０によって第２電極１２２mに印加されるデータ電圧の極性は、第２駆動回路１５０によって第２電極１２２(m+1)に印加されるデータ電圧の極性と反対である。
【００９２】
双方向サイリスタ１１４nが導通状態に遷移すると、双方向サイリスタ１１４nを介して電流が流れ、第２電極１２２に印加されたデータ電圧が画素容量素子１６０nに充電される。画素容量素子１６０nへの充電が十分行われると、画素容量素子１６０nに接続されている双方向サイリスタ１１４nを流れる電流が小さくなる。双方向サイリスタ１１４nを流れる電流が保持電流よりも少なくなると、双方向サイリスタ１１４nは導通状態から非導通状態に遷移する。これにより、画素容量素子１６０nに充電されたデータ電圧が保持される。また、双方向サイリスタ１１４nが非導通状態に遷移するので、その後、第２電極１２２の電圧が変化しても、画素容量素子１６０nに充電されたデータ電圧は変化しない。
【００９３】
続いて、第１電極１１２nの電圧の変化を開始してから１／（６０×ｋ）ｓｅｃ後に、第１電極１１２(n+1)についても上記と同様の動作を行う。具体的には、第１駆動回路１４０は、第１電極１１２(n+1)の電圧を０Ｖから約＋１５Ｖの走査電圧まで約１５Ｖ／μｓｅｃの電圧変化率で変化させ、約０．１μｓｅｃ間、約＋１５Ｖの走査電圧を印加する。この電圧変化率は双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きいので、双方向サイリスタ１１４(n+1)は、第１電極１１２(n+1)の電圧の変化によって非導通状態から導通状態に遷移する。その後、第１駆動回路１４０は、第１電極１１２(n+1)の電圧を０Ｖにする。
【００９４】
第１駆動回路１４０が第１電極１１２(n+1)の電圧の変化を開始してから所定のオフセット時間（約１μｓｅｃ）が経過した後、第２駆動回路１５０は第２電極１２２の電圧の変化を開始する。第２駆動回路１５０によって複数の第２電極１２２に印加されるデータ電圧は、−５Ｖから＋５Ｖの範囲内で階調に応じて異なっている。第２電極１２２の電圧がデータ電圧に達するまで第２電極１２２の電圧は、約８Ｖ／μｓｅｃ以下の電圧変化率で変化する。第２駆動回路１５０によって印加される第２電極１２２mのデータ電圧の極性は、第２駆動回路１５０によって第２電極１２２(m+1)に印加されるデータ電圧の極性と反対である。
【００９５】
双方向サイリスタ１１４(n+1)が導通状態に遷移すると、双方向サイリスタ１１４(n+1)を介して電流が流れ、第２電極１２２に印加されたデータ電圧が画素容量素子１６０(n+1)に充電される。画素容量素子１６０(n+1)への充電が十分行われると、画素容量素子１６０(n+1)に接続されている双方向サイリスタ１１４(n+1)を流れる電流が小さくなる。双方向サイリスタ１１４(n+1)を流れる電流が保持電流よりも少なくなると、双方向サイリスタ１１４(n+1)は導通状態から非導通状態に遷移する。これにより、画素容量素子１６０(n+1)に充電されたデータ電圧が保持される。また、双方向サイリスタ１１４(n+1)が非導通状態に遷移するので、その後、第２電極１２２の電圧が変化しても、画素容量素子１６０(n+1)に充電されたデータ電圧は変化しない。
【００９６】
この動作を第１電極１１２のすべてに対して行い、１画面（１フィールドまたは１フレーム）の表示を行う。上述した動作を複数の画面について繰り返すことによって液晶表示装置１００は連続した画面を表示する。
【００９７】
以上のように、本実施形態の液晶表示装置１００によれば、第２電極１２２の電圧が変化を開始してからデータ電圧に達するまで第２電極１２２の電圧変化率が双方向サイリスタ１１４の臨界オフ電圧上昇率よりも小さいので、第２電極１２２の電圧の変化によって双方向サイリスタ１１４が誤って導通状態に遷移することを防ぐことができ、それにより、液晶表示装置１００は表示を適切に行うことができる。
【００９８】
また、本実施形態の液晶表示装置１００によれば、第１電極１１２の電圧が変化を開始してから走査電圧に達するまで第１電極１１２の電圧変化率が双方向サイリスタ１１４の臨界オフ電圧上昇率以上であるので、走査信号が配線抵抗および寄生容量によって遅延することなく双方向サイリスタ１１４をほぼ同時に導通状態にすることができ、それにより、画素容量素子１６０に適切に充電が行われ、液晶表示装置１００の表示品位を良好にすることができる。
【００９９】
また、本実施形態の液晶表示装置１００によれば、第２駆動回路１５０が第２電極１２２の電圧の変化を開始するよりもオフセット時間だけ前に第１駆動回路１４０が第１電極１１２の変化を開始するので、第１電極１１２に供給される走査信号が第２電極１２２に供給されるデータ信号に対して遅延することを防ぐことができ、結果として、液晶表示装置１００の表示品位の低下を防ぐことができる。
【０１００】
さらに、本実施形態の液晶表示装置１００では、隣接する第２電極１２２に極性が異なるデータ電圧を印加し、いわゆるドット反転駆動を行うので、高品質な画像を得ることができる。
【０１０１】
さらに、本実施形態の液晶表示装置１００では、画素容量素子１６０nに充電する電圧の極性を１画面毎に反転しているので、画素容量素子１６０nに同じ極性の電圧を印加し続けるときに生じる焼付けを防ぐことができる。
【０１０２】
さらに、本実施形態の液晶表示装置１００によれば、第１電極１１２に同じ極性を有する走査電圧を印加するので、走査信号の最大振幅を減少することができ、走査信号を供給する第１駆動回路１４０の耐電圧を下げることができる。これにより、液晶表示装置１００のコストを低減することができる。
【０１０３】
ただし、第２電極１２２の電圧の絶対値がある値以下（例えば、第２電極１２２の電圧の絶対値が約１．９Ｖ以下）である場合、実験上、画素容量素子１６０に印加される電圧が不安定になることがあるため、ある値よりも絶対値の大きなしきい値電圧を有する画素容量素子を使用して、ある値よりも絶対値の大きな電圧を第２電極１２２に印加することが好ましい。
【０１０４】
第２電極１２２の電圧の絶対値がある値以下である場合に画素容量素子１６０に印加される電圧が不安定になる理由は、以下のように推測される。ある画素容量素子１６０ではデータ電圧の極性が走査電圧の極性と反対であり、双方向サイリスタ１１４に印加される電圧の極性が反転する。第２電極１２２に印加される電圧の絶対値が小さいと、双方向サイリスタ１１４に印加される電圧が小さく、双方向サイリスタ１１４を流れる電流の量が小さくなり、結果として、画素容量素子１６０への充電が不十分な状態で、走査電圧によって導通状態になった双方向サイリスタ１１４が非導通状態に移行してしまうことになる。
【０１０５】
ここで、双方向サイリスタ１１４に印加される電圧の極性の反転により、双方向サイリスタ１１４が非導通状態になるためにはある程度の時間が必要と推測されるが、第２電極１２２の電圧の絶対値が大きいと、双方向サイリスタ１１４が非導通状態に移行する前に導通状態を維持するのに十分な電圧が双方向サイリスタ１１４に印加され、結果として、双方向サイリスタ１１４を流れる電流の量が大きくなり、画素容量素子１６０への充電を十分行うことができる。
【０１０６】
なお、画素容量素子１６０のしきい値電圧とは、液晶層１３０の液晶分子が動き始め、液晶層１３０の透過率に変化が生じ始めるときの電圧である。画素容量素子１６０のしきい値電圧は、液晶分子の分子量、分子構造、および、液晶層１３０に隣接する配向膜の厚さなど種々の条件を変更することにより、制御することができる。
【０１０７】
（実施形態３）
上述した実施形態１〜２では、表示装置の一つの形態として液晶表示装置について説明したが、本発明はこれに限定されない。
【０１０８】
以下に、本発明の表示装置および表示装置の駆動方法の第３の実施形態を説明する。本実施形態の表示装置は、有機ＥＬ表示装置である。本実施形態の有機ＥＬ表示装置１００Ａは、表示媒体層１３０が異なる点を除いて、図１〜図３を参照して説明した液晶表示装置１００と同様の構成を有している。冗長さを避けるために、重複する説明を省略する。
【０１０９】
図６は、有機ＥＬ表示装置１００Ａにおける表示部１０５の模式的な断面図である。有機ＥＬ表示装置１００Ａは、表示媒体層として発光層（有機ＥＬ層）１３０を有している。あるいは、有機ＥＬ表示装置１００Ａは、発光層１３０に加えて正孔輸送層および／または電子輸送層をさらに含んでもよく、公知の有機ＥＬ素子の構成を広く採用できる。画素電極１１６と第２電極１２２との間に設けられた発光層１３０に電流を供給することによって表示が行われる。なお、発光層１３０を保護するための保護層１２５が第１基板１１０のほぼ全面を覆うように形成されている。また、保護層１２５に代わって第２基板（不図示）を配置し、第１基板１１０と第２基板とをシール剤などを用いて貼り合わせて、発光層１３０を保護してもよい。
【０１１０】
発光層１３０において生成された光は、第１基板１１０側から出射してもよいし、保護層１２５側から出射してもよい。第１基板１１０側から光を出射する場合、第１基板１１０、第１電極１１２および画素電極１１６を透明な材料で構成し、第２電極１２２を反射電極とする。一方、保護層１２５側から光を出射する場合、画素電極１１６を反射電極とし、第２電極１２２を透明電極とする。第１電極１１２は透明導電材料で形成してもよいし、金属材料で形成してもよい。
【０１１１】
本実施形態において、双方向サイリスタ１１４の臨界オフ電圧上昇率は１０Ｖ／μｓｅｃであり、また、第１電極１１２が変化を開始してから走査電圧に達するまで第１電極１１２の電圧変化率は、約１５Ｖ／μｓｅｃであり、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きい。走査電圧の印加時間は約０．１μｓｅｃ程度である。また、第２電極１２２が変化を開始してからデータ電圧に達するまで第２電極１２２の電圧変化率の最大値は、約８Ｖ／μｓｅｃであり、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも小さい。複数の第２電極１２２に印加されるデータ電圧は階調に応じて異なっている。第２駆動回路１５０は、第１駆動回路１４０が第１電極１１２の電圧の変化を開始してから所定のオフセット時間（本実施形態では、約１μｓｅｃ）が経過した後、第２電極１２２の電圧の変化を開始する。
【０１１２】
以下に、図７を参照して、有機ＥＬ表示装置１００Ａを駆動するための駆動方法を説明する。図７には、例示としてｎ本目および（ｎ＋１）本目の第１電極１１２の走査信号ならびにｍ本目および（ｍ＋１）本目の第２電極１２２のデータ信号の波形図を示している。
【０１１３】
ここでは、第２電極１２２側に銅フタロシアニン等の正孔注入層が接続され、画素電極１１６側にＡｌｑ３等の発光材料が接続されており、双方向サイリスタ１１４のターンオン電圧を−１５Ｖとし、発光層１３０に印加するデータ電圧を０〜＋５Ｖの範囲内の任意の電圧としている。
【０１１４】
第１駆動回路１４０は、第１電極１１２nの電圧を、０Ｖから−１５Ｖまで約１５Ｖ／μｓｅｃの電圧変化率で変化させ、約０．１μｓｅｃ間、−１５Ｖに保持する。印加時間がこの程度であれば視認上の問題は無い。この電圧変化率は双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きいので、双方向サイリスタ１１４nは、第１電極１１２の電圧の変化によって非導通状態から導通状態に遷移する。その後、第１駆動回路１４０は、第１電極１１２nの電圧を０Ｖにする。
【０１１５】
第１駆動回路１４０が第１電極１１２nの電圧の変化を開始してから所定のオフセット時間（約１μｓｅｃ）が経過した後、第２駆動回路１５０は第２電極１２２の電圧の変化を開始する。第２駆動回路１５０によって複数の第２電極１２２に印加されるデータ電圧は、０Ｖ〜＋５Ｖの範囲内で階調に応じて異なっている。第２電極１２２の電圧がデータ電圧に達するまで第２電極１２２の電圧は、約８Ｖ／μｓｅｃ以下の電圧変化率で変化する。第２駆動回路１５０によって第２電極１２２mに印加されるデータ電圧の極性は、第２駆動回路１５０によって第２電極１２２(m+1)に印加されるデータ電圧の極性と同じである。双方向サイリスタ１１４nが導通状態に遷移すると、双方向サイリスタ１１４nに接続された画素電極１１６nと、これらの画素電極１１６nのそれぞれに対向する第２電極１２２との間の発光層１３０に、第２電極１２２に印加されたデータ電圧に応じた電流が流れ、発光する。
【０１１６】
次に、発光を所望の時間後に停止するために、第１駆動回路１４０は約＋５Ｖの電圧を第１電極１１２nに約１〜２μｓｅｃ間印加することによって、双方向サイリスタ１１４nを流れる電流が反転もしくは減少し、これにより双方向サイリスタ１１４nが非導通状態になり、発光が停止する。このとき、電圧変化率は約８Ｖ／μｓｅｃ以下で電圧を変化させる。また、双方向サイリスタ１１４nが非導通状態に遷移するので、その後、第２電極１２２の電圧が変化しても、画素電極１１６nと画素電極１１６nに対向する第２電極１２２との間の発光層１３０は発光しない。第１電極１１２nに−１５Ｖの電圧が印加されてから＋５Ｖの電圧が印加され終わるまでの時間は例えば１／（６０×ｋ）ｓｅｃである。
【０１１７】
続いて、第１電極１１２nの電圧の変化を開始してから１／（６０×ｋ）ｓｅｃ後に、第１電極１１２(n+1)についても上記と同様の動作を行うことにより、画素電極１１６(n+1)とそれぞれに対向する第２電極１２２(n+1)との間の発光層１３０が発光する。
【０１１８】
この動作を第１電極１１２のすべてに対して行い、１画面（１フィールドまたは１フレーム）の表示を行う。ここでは、典型的な例として、１画面を構成するために必要な時間を１／６０ｓｅｃとしている。上述した動作を複数の画面について繰り返すことによって有機ＥＬ表示装置１００Ａは連続した画面を表示する。
【０１１９】
なお、上述した説明では、第２電極１２２側に銅フタロシアニン等の正孔注入層が接続され、画素電極１１６側にＡｌｑ３等の発光材料が接続されている場合について説明したが、本実施形態はこれに限定されず、第２電極１２２にＡｌｑ３等の発光材料が接続され、画素電極１１６に銅フタロシアニン等の正孔注入層が接続されてもよい。なお、この場合には、上記の印加電圧の極性を全て反対の極性とすればよい。
【０１２０】
以下に、再び図６を参照して、有機ＥＬ表示装置１００Ａについてさらに詳細に説明する。
【０１２１】
画素電極１１６をＩＴＯで形成する場合、画素電極１１６上に、例えば、銅フタロシアニンを約１００〜２００ｎｍ、α−ＮＰＤ等の正孔輸送材料を約５０ｎｍ、Ａｌｑ３（８−ｈｙｄｒｏｘｙｑｕｉｏｎｏｌｉｎｅ  ａｌｕｍｉｎｕｍ）等の発光材料を約５０ｎｍの厚さで順次積層し、発光層１３０を形成する。あるいは、画素電極１１６上にＡｌｑ３等の発光材料を約５０ｎｍ、α−ＮＰＤ（Ｎ、Ｎ−Ｄｉ（ｎａｐｈｔｈａｌｅｎｅ−１−ｙｌ）−Ｎ、Ｎ’−ｄｉｐｈｅｎｙｌ−ｂｅｎｚｉｄｉｎｅ）等の正孔輸送材料を約５０ｎｍ、銅フタロシアニンを１００〜２００ｎｍ順次積層し、発光層１３０を形成してもよい。
【０１２２】
第２電極１２２がＡｌｑ３と接触する場合、厚さ約１００〜２００ｎｍのＡｌを電極材料とし、フォトリソグラフィプロセスで第１電極１１２に直交し、かつ画素電極１１６と重なるようにストライプ状にパターニングを行い、ストライプ状の第２電極１２２を形成する。なお、このとき発光層１３０も第２電極１２２をマスクとしてエッチングすることによってストライプ状にパターニングしてもよい。
【０１２３】
第２電極１２２が銅フタロシアニンと接触する場合、厚さ約１００〜２００ｎｍのＡｕを電極材料とし、フォトリソグラフィプロセスで第１電極１１２に直交し、かつ画素電極１１６と重なるようにストライプ状にパターニングを行い、ストライプ状の第２電極１２２を形成する。このとき発光層１３０も第２電極１２２をマスクとしてエッチングすることによってストライプ状にパターニングしてもよい。
【０１２４】
あるいは、画素電極１１６をＡｌもしくはＡｌ／Ｍｏを用いて形成する場合、Ａｌ上にＡｌｑ３等の発光材料を約５０ｎｍ、α−ＮＰＤ等の正孔輸送材料を約５０ｎｍ、銅フタロシアニンを約１００〜２００ｎｍの厚さで順次積層し、発光層１３０を形成する。この場合、第２電極１２２は厚さ１００ｎｍ以上のＩＴＯによって形成される。フォトリソグラフィプロセスで第１電極１１２に直交し、かつ画素電極１１６と重なるようにストライプ状にパターニングを行い、ストライプ状の第２電極１２２を形成する。このとき発光層１３０も第２電極１２２をマスクとしてエッチングすることによってストライプ状にパターニングしてもよい。
【０１２５】
保護層１２５は水分を透過させない性質を有する必要があるため、例えば、ＣＶＤ法等により、厚さ約３μｍの窒化シリコン膜を成長させる。その後、第１電極１１２および第２電極１２２へ電気信号を印加するための端子部を露出させる。表示領域外に位置する第１電極１１２および第２電極１２２上の保護層１２５および残存していれば発光層１３０を除去する。例えば、このとき窒化シリコン膜はバッファードフッ酸等によるウェットエッチングにより除去してもよいし、ＣＦ4によるドライエッチングにより除去してもよい。
【０１２６】
（実施形態４）
以下に、本発明の表示装置および駆動方法の第４の実施形態を説明する。本実施形態の表示装置は、多孔質シリコンを用いた表示装置である。本実施形態の多孔質シリコンを用いた表示装置１００Ｂは、表示媒体層１３０が異なる点を除いて、図１〜図３を参照して説明した液晶表示装置１００と同様の構成を有している。冗長さを避けるために、重複する説明を省略する。
【０１２７】
図８は、多孔質シリコンを用いた表示装置１００Ｂにおける表示部１０５の模式的な断面図である。多孔質シリコンを用いた表示装置１００Ｂの表示媒体層１３０は、画素電極１１６上に形成されたＳｉ層１３２と、Ｓｉ層１３２上に形成された多孔質Ｓｉ層１３３と、多孔質Ｓｉ層１３３上に形成されたＳｉＮｘ層１３４とを有している。画素電極１１６と第２電極１２２との間に印加した電圧に応じて、多孔質Ｓｉ層１３３が発光することによって表示を行う。本来Ｓｉは間接遷移型半導体であり一般に発光しないが、Ｓｉの結晶粒径が約１０ｎｍ以下になると電子とホールが閉じ込められ、直接遷移的な再結合が起こり発光する（例えば、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、ｖｏｌ．５７、ｐ．１０４６、１９９０やＡｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、ｖｏｌ．６０、ｐ．３４７、１９９２参照）。なお、多孔質シリコンを用いた表示装置１００Ｂでは、表示媒体層１３０を保護するための保護層１２５が第１基板１１０のほぼ全面を覆うように形成されている。
【０１２８】
なお、Ｓｉ層１３２は公知の薄膜堆積技術を用いて堆積した後、例えば、ＨＣｌ＋ＳＦ6混合ガスによるドライエッチング法等でパターニングすることによって形成される。多孔質Ｓｉ層１３３は例えば、多結晶ＳｉをＨＦ水溶液中で陽極化成（例えば電流密度２０ｍＡ／ｃｍ2）することによって形成される。あるいは、プラズマＣＶＤ法によってＳｉをドット状に堆積することによって形成することもできる。画素電極１１６は、透明電極であってもよいし、反射電極であってもよい。
【０１２９】
本実施形態において、双方向サイリスタ１１４の臨界オフ電圧上昇率は１０Ｖ／μｓｅｃであり、また、第１電極１１２の電圧が変化を開始してから走査電圧に達するまで第１電極１１２の電圧変化率は、約１５Ｖ／μｓｅｃであり、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きい。走査電圧の印加時間は約０．１μｓｅｃである。また、第２電極１２２の電圧が変化を開始してからデータ電圧に達するまで第２電極１２２の電圧変化率の最大値は、約８Ｖ／μｓｅｃであり、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも小さい。複数の第２電極１２２に印加されるデータ電圧は階調に応じて異なっている。第２駆動回路１５０は、第１駆動回路１４０が第１電極１１２の電圧の変化を開始してから所定のオフセット時間（本実施形態では、約１μｓｅｃ）が経過した後、第２電極１２２の電圧の変化を開始する。
【０１３０】
多孔質シリコンを用いた表示装置１００Ｂを駆動するための駆動方法は、第１電極１１２側に負極性の電圧が印加され、第２電極１２２側に正極性の電圧が印加される点を除いて、図７を参照して説明した有機ＥＬ表示装置の駆動方法と同様である。このように電圧を印加することにより、多孔質Ｓｉ層１３３を発光させることによって表示を行うことができる。
【０１３１】
（実施形態５）
以下に、本発明の表示装置および表示装置の駆動方法の第５の実施形態を説明する。本実施形態の表示装置は、マイクロカプセル型電気泳動表示装置である。以下に、マイクロカプセル型電気泳動表示装置を、単に「電気泳動表示装置」と称する。本実施形態の電気泳動表示装置１００Ｃは、表示媒体層１３０が異なる点を除いて、図１〜図３を参照して説明した液晶表示装置１００と同様の構成を有している。冗長さを避けるために、重複する説明を省略する。
【０１３２】
図９は、電気泳動表示装置１００Ｃにおける表示部１０５の模式的な断面図である。電気泳動表示装置１００Ｃの表示媒体層１３０は、マイクロカプセル１３６を有する。マイクロカプセル１３６は透明な材料で形成されており、マイクロカプセル１３６内に白色微粒子１３６ａと青色の液体１３６ｂとが封入されている。白色微粒子１３６ａは負に帯電されている。このマイクロカプセル１３６としては、例えば、特開平１−８６１１６号公報に開示されているものを好適に用いることができる。画素電極１１６と第２電極１２２との間に電圧を印加し、白色微粒子１３６ａを電気泳動させることによって、白と青からなる画像を表示する。
【０１３３】
なお、画素電極１１６は、透明電極であってもよいし、反射電極であってもよい。また、マイクロカプセル１３６を有する表示媒体層１３０は、公知の塗布法などを用いて形成され得る。
【０１３４】
本実施形態において、双方向サイリスタ１１４の臨界オフ電圧上昇率は２０Ｖ／μｓｅｃである。第１電極１１２に印加される走査電圧は±５０Ｖであり、また、第１電極１１２の電圧が０Ｖから走査電圧に達するまで第１電極１１２の電圧変化率は、約５０Ｖ／μｓｅｃであり、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きい。走査電圧の印加時間は約１〜２μｓｅｃである。また、第２電極１２２の電圧が変化を開始してからデータ電圧に達するまで第２電極１２２の電圧変化率は、約１０Ｖ／μｓｅｃであり、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも小さい。複数の第２電極１２２に印加されるデータ電圧は±２０Ｖである。第２駆動回路１５０は、第１駆動回路１４０が第１電極１１２の電圧の変化を開始してから所定のオフセット時間（本実施形態では、約１μｓｅｃ）が経過した後、第２電極１２２の電圧の変化を開始する。
【０１３５】
以下に、図１０を参照して、電気泳動表示装置１００Ｃの駆動方法を説明する。図１０には、例示としてｎ本目および（ｎ＋１）本目の第１電極１１２の走査信号ならびにｍ本目および（ｍ＋１）本目の第２電極１２２のデータ信号の波形図を示している。
【０１３６】
第１駆動回路１４０は、第１電極１１２nの電圧を、０Ｖから−５０Ｖまで約５０Ｖ／μｓｅｃの電圧変化率で変化させ、約１〜２μｓｅｃ間、−５０Ｖに保持する。この電圧変化率は双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きいので、双方向サイリスタ１１４nは、第１電極１１２の電圧の変化によって非導通状態から導通状態に遷移する。その後、第１駆動回路１４０は、第１電極１１２nの電圧を０Ｖにする。
【０１３７】
第１駆動回路１４０が第１電極１１２nの電圧の変化を開始してから所定のオフセット時間（約１μｓｅｃ）が経過した後、第２駆動回路１５０は第２電極１２２の電圧の変化を開始する。第２駆動回路１５０は、約１０Ｖ／μｓｅｃの電圧変化率で第２電極１２２の電圧を０Ｖから＋２０Ｖまで変化させる。その後、第２駆動回路１５０は、第２電極１２２の電圧を０Ｖにする。
【０１３８】
双方向サイリスタ１１４nが導通状態に遷移すると、双方向サイリスタ１１４nに接続された画素電極１１６nと、これらの画素電極１１６nのそれぞれに対向する第２電極１２２との間のマイクロカプセル１３６に、第２電極１２２に印加されたデータ電圧が印加され、白色微粒子１３６ａは第２電極１２２側に移動する。
【０１３９】
画素容量素子１６０nへの充電が十分行われると、画素容量素子１６０nに接続されている双方向サイリスタ１１４nを流れる電流が小さくなる。双方向サイリスタ１１４nを流れる電流が保持電流よりも少なくなると、双方向サイリスタ１１４nは導通状態から非導通状態に遷移する。これにより、画素容量素子１６０nに充電されたデータ電圧が保持される。また、双方向サイリスタ１１４nが非導通状態に遷移するので、その後、第２電極１２２の電圧が変化しても、画素容量素子１６０nに充電されたデータ電圧は変化しない。このようにして、白表示が行われる。
【０１４０】
次いで、第１駆動回路１４０は、第１電極１１２nの電圧の変化を開始したときから５００ｍｓｅｃ後に、第１電極１１２nの電圧を、０Ｖから＋５０Ｖまで約５０Ｖ／μｓｅｃの電圧変化率で変化させ、約１〜２μｓｅｃ間、＋５０Ｖに保持する。この電圧変化率は双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きいので、双方向サイリスタ１１４nは、第１電極１１２の電圧の変化によって非導通状態から導通状態に遷移する。その後、第１駆動回路１４０は、第１電極１１２nの電圧を０Ｖにする。
【０１４１】
第１駆動回路１４０が第１電極１１２nの電圧の変化を開始してから所定のオフセット時間（約１μｓｅｃ）が経過した後、第２駆動回路１５０は第２電極１２２の電圧の変化を開始する。第２駆動回路１５０は、約１０Ｖ／μｓｅｃの電圧変化率で第２電極１２２の電圧を０Ｖから−２０Ｖまで変化させる。その後、第２駆動回路１５０は、第２電極１２２の電圧を０Ｖにする。
【０１４２】
双方向サイリスタ１１４nが導通状態に遷移すると、双方向サイリスタ１１４nに接続された画素電極１１６nと、これらの画素電極１１６nのそれぞれに対向する第２電極１２２との間のマイクロカプセル１３６に、第２電極１２２に印加されたデータ電圧が印加され、白色微粒子１３６ａは画素電極１１６側に移動する。
【０１４３】
画素容量素子１６０nへの充電が十分行われると、画素容量素子１６０nに接続されている双方向サイリスタ１１４nを流れる電流が小さくなる。双方向サイリスタ１１４nを流れる電流が保持電流よりも少なくなると、双方向サイリスタ１１４nは導通状態から非導通状態に遷移する。これにより、画素容量素子１６０nに充電されたデータ電圧が保持される。また、双方向サイリスタ１１４nが非導通状態に遷移するので、その後、第２電極１２２の電圧が変化しても、画素容量素子１６０nに充電されたデータ電圧は変化しない。このようにして、青表示が行われる。
【０１４４】
第１電極１１２nに電圧を印加してから５００×２ｍｓｅｃ後に（ｎ＋１）本目の第１電極１１２についても上記と同様の操作を行うことにより、画素容量素子１６０(n+1)にデータ電圧が充電される。これを複数の第１電極１１２のすべてに行うことで、１画面（１フレームまたはフィールド）の表示を行う。１画面を構成するために必要な時間は（５００×２ｋ）ｍｓｅｃである。上述した動作を複数の画面について繰り返すことによって電気泳動表示装置１００Ｃは連続した画面を表示する。
【０１４５】
（実施形態６）
以下に、本発明の表示装置および表示装置の駆動方法の第６の実施形態を説明する。本実施形態の表示装置は、トナー表示装置である。本実施形態のトナー表示装置１００Ｄは、表示媒体層１３０が異なる点を除いて、図１〜図３を参照して説明した液晶表示装置１００と同様の構成を有している。冗長さを避けるために、重複する説明を省略する。
【０１４６】
図１１は、トナー表示装置１００Ｄにおける表示部１０５の模式的な断面図である。トナー表示装置１００Ｄの表示媒体層１３０は、黒トナー１３７と白色粒子１３８とを有している。例えば、黒トナー１３７にはカーボンブラック顔料を含有した真球状樹脂粒子を用い、白色粒子１３８には酸化チタン顔料を含有した真球状樹脂粒子を用いる。画素電極１１６と第２電極１２２との間に電圧を印加し、白黒の粒子を基板間で移動させることによって、白と黒とからなる画像を表示する。トナー表示装置の基本的な動作原理は、例えば、Ｊａｐａｎ  Ｈａｒｄｃｏｐｙ  ２００１  論文集に記載されている。
【０１４７】
なお、表示媒体層１３０は、例えば、黒トナー１３７と白色粒子１３８とを第１基板１１０または第２基板１２０の表面に散布した後、これらの基板を所定の間隙を設けて貼り合わせることによって形成される。画素電極１１６は、透明電極であってもよいし、反射電極であってもよい。
【０１４８】
本実施形態において、双方向サイリスタ１１４の臨界オフ電圧上昇率は２０Ｖ／μｓｅｃであり、また、第１電極１１２の電圧が０Ｖから走査電圧に達するまで第１電極１１２の電圧変化率は約５０Ｖ／μｓｅｃであり、この電圧変化率は双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きい。走査電圧の印加時間は約１〜２μｓｅｃである。また、第２電極１２２の電圧が変化を開始してからデータ電圧に達するまで第２電極１２２の電圧変化率は、約１０Ｖ／μｓｅｃであり、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも小さい。第２駆動回路１５０は、第１駆動回路１４０が第１電極１１２の電圧の変化を開始してから所定のオフセット時間（本実施形態では、約１μｓｅｃ）が経過した後、第２電極１２２の電圧の変化を開始する。
【０１４９】
トナー表示装置１００Ｄを駆動するための駆動方法は、第２電極１２２にデータ電圧を印加する印加時間が約１ｍｓｅｃである点を除いて、図１０を参照して説明した電気泳動表示装置の駆動方法と同様である。
【０１５０】
（実施形態７）
以下に、本発明の表示装置および表示装置の駆動方法の第７の実施形態を説明する。本実施形態の表示装置は、ツイストボール方式の表示装置である。本実施形態のツイストボール方式の表示装置１００Ｅは、表示媒体層１３０が異なる点を除いて、図１〜図３を参照して説明した液晶表示装置１００と同様の構成を有している。冗長さを避けるために、重複する説明を省略する。
【０１５１】
図１２は、ツイストボール方式の表示装置１００Ｅにおける表示部１０５の模式的な断面図である。ツイストボール方式の表示装置１００Ｅは、表示媒体層１３０として、２色粒子１３９が樹脂（例えばシリコーン樹脂）中に分散された層を有している。２色粒子１３９は、例えば、白側が負、黒側が正に帯電し、双極子を形成する。画素電極１１６と第２電極１２２との間の電圧に応じて、２色粒子１３９の配向が変化することによって表示を行う。ツイストボール方式の表示装置の基本的な動作原理は、例えば、米国特許４，１２６，８５４号明細書に記載されている。
【０１５２】
表示媒体層１３０は、例えば、２色粒子１３９を分散した樹脂層を第１基板１１０または第２基板１２０の表面に塗布した後、これらの基板を貼り合わせることによって形成される。画素電極１１６は、透明電極であってもよいし、反射電極であってもよい。
【０１５３】
本実施形態において、双方向サイリスタ１１４の臨界オフ電圧上昇率は１００Ｖ／μｓｅｃであり、また、第１電極１１２の電圧が０Ｖから走査電圧に達するまで第１電極１１２の電圧変化率は、約１５０Ｖ／μｓｅｃであり、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きい。走査電圧の印加時間は約１〜２μｓｅｃである。また、第２電極１２２の電圧が変化を開始してからデータ電圧に達するまで第２電極１２２の電圧変化率は、約５０Ｖ／μｓｅｃであり、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも小さい。第２駆動回路１５０は、第１駆動回路１４０が第１電極１１２の電圧の変化を開始してから所定のオフセット時間（本実施形態では、約１μｓｅｃ）が経過した後、第２電極１２２の電圧の変化を開始する。
【０１５４】
ツイストボール方式の表示装置１００Ｅを駆動するための駆動方法は、双方向サイリスタ１１４の臨界オフ電圧上昇率が１００Ｖ／μｓｅｃ、第１電極１１２の電圧が０Ｖから走査電圧に達するまで第１電極１１２の電圧変化率が約１５０Ｖ／μｓｅｃ、第２電極１２２の電圧が変化を開始してからデータ電圧に達するまで第２電極１２２の電圧変化率が約５０Ｖ／μｓｅｃ、第１電極１１２に印加する走査電圧が±２５０Ｖ、第２電極１２２に印加するデータ電圧が±１００Ｖ、データ電圧を印加時間が１００ｍｓｅｃである点を除いて、図１０を参照して説明した電気泳動表示装置の駆動方法と同様である。
【０１５５】
（実施形態８）
以下に、本発明の表示装置および表示装置の駆動方法の第８の実施形態を説明する。本実施形態の表示装置は、エレクトロクロミック表示装置である。本実施形態のエレクトロクロミック表示装置１００Ｆは、表示媒体層１３０が異なる点を除いて、図１〜図３を参照して説明した液晶表示装置１００と同様の構成を有している。冗長さを避けるために、重複する説明を省略する。
【０１５６】
図１３は、エレクトロクロミック表示装置１００Ｆにおける表示部１０５の模式的な断面図である。エレクトロクロミック表示装置１００Ｆの表示媒体層１３０は、厚さ約０．３μｍ〜１．０μｍのＷＯ3層１４２と、過塩素酸リチウム等の電解質層１４３とを有する。画素電極１１６と第２電極１２２の間に印加される電圧に応じて、ＷＯ3層のエレクトロクロミック反応によって表示を行う。エレクトロクロミック表示装置の基本的な動作原理は、例えば、Ｐｈｉｌｏｓ．Ｍａｇ．ｖｏｌ．２７、ｐ．８０１（１９７３）に記載されている。
【０１５７】
表示媒体層１３０は、例えば、画素電極１１６上にＷＯ3層１４２を形成した第１基板１１０と第２基板１２０とを貼り合わせた後、これらの間隙に電解質を注入することによって作製することができる。画素電極１１６は、透明電極であってもよいし、反射電極であってもよい。
【０１５８】
本実施形態において、双方向サイリスタ１１４の臨界オフ電圧上昇率は１０Ｖ／μｓｅｃであり、また、第１電極１１２の電圧が０Ｖから走査電圧に達するまで第１電極１１２の電圧変化率は、約１５Ｖ／μｓｅｃであり、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも大きい。走査電圧の印加時間は約１〜２μｓｅｃである。また、第２電極１２２の電圧が変化を開始してからデータ電圧に達するまで第２電極１２２の電圧変化率は、約４Ｖ／μｓｅｃであり、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも小さい。第２駆動回路１５０は、第１駆動回路１４０が第１電極１１２の電圧の変化を開始してから所定のオフセット時間（本実施形態では、約１μｓｅｃ）が経過した後、第２電極１２２の電圧の変化を開始する。
【０１５９】
エレクトロクロミック表示装置１００Ｆを駆動するための駆動方法は、双方向サイリスタ１１４の臨界オフ電圧上昇率が１０Ｖ／μｓｅｃ、第１電極１１２の電圧が０Ｖから走査電圧に達するまで第１電極１１２の電圧変化率が約１５Ｖ／μｓｅｃ、第２電極１２２の電圧が変化を開始してからデータ電圧に達するまで第２電極１２２の電圧変化率は、約４Ｖ／μｓｅｃ、第１電極１１２に印加する走査電圧が±１５Ｖ、第２電極１２２に印加するデータ電圧が±５Ｖ、データ電圧の印加時間が５００ｍｓｅｃである点を除いて、図１０を参照して説明した電気泳動表示装置の駆動方法と同様である。
【０１６０】
（実施形態９）
以下に、本発明の表示装置および表示装置の駆動方法の第９の実施形態を説明する。本実施形態の表示装置は、光走査型液晶表示装置１００Ｇである。本実施形態の光走査型液晶表示装置１００Ｇは、導光路１４９が設けられている点を除いて、図１〜図３を参照して説明した液晶表示装置１００と同様の構成を有している。冗長さを避けるために、重複する説明を省略する。
【０１６１】
図１４は、光走査型液晶表示装置１００Ｇにおける表示部１０５の模式的な断面図である。液晶表示装置１００Ｇは、第１電極１１２と平行に設けられた導光路１４９を有している。導光路１４９は、第１電極１１２の幅方向の一端に配置されており、導光路１４９のコア１４７を覆うクラッド１４８の第１電極１１２の幅方向の他端側に高屈折率部１４８ａを有している。
【０１６２】
光走査型の液晶表示装置１００Ｇでは、第１駆動回路１４０が走査電圧を発光部（図示せず）に印加すると、発光部によって発せられた光は導光路１４９を伝搬し、高屈折率部１４８ａ側から出射される。この高屈折率部１４８ａ側から出射される光が、双方向サイリスタ１１４の半導体積層構造の側面から入射することによって双方向サイリスタ１１４が非導通状態から導通状態に遷移する。ここで用いる双方向サイリスタ１１４の側面は遮光層によって覆われていない。高屈折率部１４８ａは、例えばクラッド１４８を部分的にイオン交換することによって形成される。画素電極１１６は、反射電極である。
【０１６３】
光走査型の液晶表示装置１００Ｇを例示したが、光を用いたアドレス方法は他の表示装置にも適用することができる。本発明を適用することができる光アドレス表示装置は例えば特開平６−３０１０５０号公報に記載されている。
【０１６４】
なお、光走査型液晶表示装置１００Ｇでは、第２駆動回路１５０が第２電極１２２の電圧を所望のデータ電圧にした後で、第１駆動回路１４０は双方向サイリスタ１１４を非導通状態から導通状態に遷移させている。
【０１６５】
本実施形態において、双方向サイリスタ１１４の臨界オフ電圧上昇率は１０Ｖ／μｓｅｃである。第２電極１２２の電圧が変化を開始してからデータ電圧に達するまで第２電極１２２の電圧変化率の最大値は、約８Ｖ／μｓｅｃであり、双方向サイリスタ１１４の臨界オフ電圧上昇率よりも小さい。複数の第２電極１２２に印加されるデータ電圧は階調に応じて異なっている。
【０１６６】
光走査型の液晶表示装置１００Ｇを駆動するための駆動方法では、上述した液晶表示装置１００の駆動方法と異なり、第１電極１１２に走査信号を供給せず、第１電極１１２の電圧は常に０Ｖとし、第１電極１１２に走査信号を供給する代わりに、光ファイバ１４９に光を導入する。光ファイバ１４９に導入された光は高屈折率部１４８ａから双方向サイリスタ１１４に照射され、双方向サイリスタ１１４が導通状態になる。光によって第１電極１１２と画素電極１１６とを電気的に接続すること以外は、実施形態１において図１〜４を参照して説明した液晶表示装置１００と同様に駆動される。
【０１６７】
なお、上述した実施形態１〜９の同一の表示装置における複数の双方向サイリスタ１１４の臨界オフ電圧上昇率は同じであることに限定されず、異なっていてもよい。また、同一の表示装置における第２電極１２２の電圧変化率は同じであることに限定されず、異なっていてもよい。それらが異なる場合であっても、第２電極１２２の電圧が変化を開始してからデータ電圧に達するまで第２電極１２２の電圧変化率が、対応する双方向サイリスタ１１４の臨界オフ電圧上昇率よりも小さければ、第２電極１２２の電圧の変化によって双方向サイリスタ１１４が誤って導通状態に遷移することを防ぐことができる。
【０１６８】
また、上述した実施形態１〜９において説明した表示装置は、本発明の例示にすぎず、本発明は、任意の表示装置に適用することができる。
【産業上の利用可能性】
【０１６９】
本発明によれば、表示品位の優れたアクティブマトリクス型の表示装置およびその製造方法が提供される。特に、本発明によると、スイッチング素子として機能する双方向サイリスタの誤動作を防ぐことができ、また、配線抵抗および寄生容量によって走査信号が遅延する影響を抑制することができるので、より適切な表示を行う表示装置を提供することができる。
【図面の簡単な説明】
【０１７０】
【図１】本発明による第１の実施形態の液晶表示装置の模式的回路図である。
【図２】第１の実施形態の液晶表示装置における表示部の模式的断面図である。
【図３】第１の実施形態の液晶表示装置における表示部の模式的平面図である。
【図４】第１の実施形態の駆動方法を説明するための走査信号およびデータ信号の波形図である。
【図５】本発明による第２の実施形態の駆動方法を説明するための走査信号およびデータ信号の波形図である。
【図６】本発明による第３の実施形態の有機ＥＬ表示装置における表示部の模式的断面図である。
【図７】第３の実施形態の有機ＥＬ表示装置の駆動方法を説明するための走査信号およびデータ信号の波形図である。
【図８】本発明による第４の実施形態の多孔質Ｓｉ表示装置における表示部の模式的断面図である。
【図９】本発明による第５の実施形態のマイクロカプセル型の電気泳動表示装置における表示部の模式的断面図である。
【図１０】第５の実施形態のマイクロカプセル型電気泳動表示装置の駆動方法を説明するための走査信号およびデータ信号の波形図である。
【図１１】本発明による第６の実施形態のトナー表示装置における表示部の模式的断面図である。
【図１２】本発明による第７の実施形態のツイストボール方式の表示装置における表示部の模式的断面図である。
【図１３】本発明による第８の実施形態のエレクトロクロミック表示装置における表示部の模式的断面図である。
【図１４】本発明による第９の実施形態の光走査型表示装置における表示部の模式的断面図である。
【図１５】従来の液晶表示装置の模式的断面図である。
【図１６】従来の液晶表示装置の模式的平面図である。
【図１７】従来の液晶表示装置の駆動方法を説明するための走査信号およびデータ信号の波形図である。
【符号の説明】
【０１７１】
１００  表示装置
１１２  第１電極
１１４  双方向サイリスタ
１１６  画素電極
１２２  第２電極
１３０  表示媒体層
１４０  第１駆動回路
１５０  第２駆動回路
【図１】
0004698306.tif 000002
【図２】
0004698306.tif 000003
【図３】
0004698306.tif 000004
【図４】
0004698306.tif 000005
【図５】
0004698306.tif 000006
【図６】
0004698306.tif 000007
【図７】
0004698306.tif 000008
【図８】
0004698306.tif 000009
【図９】
0004698306.tif 000010
【図１０】
0004698306.tif 000011
【図１１】
0004698306.tif 000012
【図１２】
0004698306.tif 000013
【図１３】
0004698306.tif 000014
【図１４】
0004698306.tif 000015
【図１５】
0004698306.tif 000016
【図１６】
0004698306.tif 000017
【図１７】
0004698306.tif 000018