(57)【特許請求の範囲】
【請求項１】
各々が光電変換部と、前記光電変換部の信号を増幅して出力する増幅手段と、を有する複数の画素が行列状に配列された画素部と、
同一行の複数の前記画素の前記増幅手段の入力部をリセットしたことに基づく信号を混合して第１の水平混合信号を得た後に、前記光電変換部で発生した光電変換信号を混合して第２の水平混合信号を得る水平混合手段と、
前記第１の水平混合信号を複数回サンプリングして混合した信号を複数混合した第１の混合信号を出力し、かつ、前記第２の水平混合信号を複数回サンプリングして混合した信号を複数混合した第２の混合信号を出力する混合手段と、
前記第１の混合信号と、前記第２の混合信号との差分処理を行う差分処理手段と、を有し、
前記画素部は、赤のカラーフィルタが設けられた画素と緑のカラーフィルタが設けられた画素とが交互に配列された第１の行と、緑のカラーフィルタが設けられた画素と青のカラーフィルタが設けられた画素とが交互に配列された第２の行と、が交互に配列され、
前記カラーフィルタの各色について、前記第１および第２の水平混合信号は、前記画素部の同一行の１列おきの前記画素に基づく信号であって、さらに、前記混合手段で混合される前記複数の第１および第２の水平混合信号は、それぞれが前記画素部の１行おきの前記画素に基づく信号であること
を特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被写体像を撮像する撮像装置に関する。
【背景技術】
【０００２】
近年静止画像撮影を主用途とするデジタルスチルカメラは最大画素数１０００万画素の撮像素子が使用されるようになり、また動画像撮影を主用途とするムービーカメラでも数百万画素の撮像素子が使用されるようになった。
【０００３】
このような撮像素子の多画素化の進歩は、画素サイズのシュリンクによる事は明らかである。しかし、その結果、画素の開口面積が小さくなり、低感度と光ショットノイズが問題点としてクローズアップされている。また、取り扱い電子数の減少に伴って、撮像素子起因のノイズも目立つようになってきている。
【０００４】
増幅型撮像素子のノイズ低減法としては撮像画面上固定パターンノイズとして見える画素アンプの入力段のリセットノイズとアンプを構成しているトランジスタのＶｔｈバラツキを除去するためにあらかじめそのノイズを読み出し、その後光電変換信号をノイズに重畳して読み出し、それらを減算することによりノイズ処理する、所謂（Ｓ−Ｎ）処理することが一般的である。この方法は固定パターンノイズは低減出来るが、ランダムノイズが√２倍大きくなるのは常識として認識されられている。
【０００５】
この様なランダムノイズを低減する従来例を以下述べる。
【０００６】
（１）画素に起因するノイズ減算処理では、遮光した状態で得られる撮像出力に基づいて、複数のノイズデータから所定のノイズデータを生成している。また、撮像データは撮像動作を行った後のＡＤ変換後の一回のデータを利用している。所定のノイズデータは平均化されているのでランダムノイズは低減されている。しかし、撮像データに含まれるランダムノイズの低減は出来ない。また、ノイズを撮像素子から読み出す時間が必要で、撮影間隔が長くなり撮影の即時性に難があり、また、無効消費電力が大きくなる欠点がある（例えば、特許文献１）。
【０００７】
（２）Ｘ線ノイズを低減するために、光電変換した信号を複数回読み出し、その差分によりＸ線ノイズを分離する。本件ではランダムなＸ線ノイズは分離出来るが、画素に起因するノイズは増加する（例えば、特許文献２）。
【０００８】
（３）画素アンプからノイズあるいは信号を複数回読み出し、電荷加算を行う事によって、ノイズと信号振幅を大きくすることにより後段の信号処理回路が発生するノイズの影響を軽減する方法が提案されている（特許文献３）。特許文献３の実施例の、例えば図２では、通常のＭＯＳスイッチを経て信号を容量に通電するだけでは電荷加算は困難である。電荷転送ＭＯＳトランジスタを用いた場合は信号の転送に十分な時間を要するために高速駆動や高速連写撮影は困難で、また、画素アンプの１／ｆノイズは低減できない可能性が大きい。
【０００９】
（４）読み出し系信号処理回路のノイズ低減法の技術がある。本件は画素アンプからのノイズ低減法として、画素アンプの固定パターンノイズの低減に効果があるＣＤＳ回路と増幅器手段により後段信号処理回路のノイズを無視できるようにはしている（例えば、特許文献４）。
【００１０】
以上は撮像素子のノイズ低減を目的に従来例を述べたが、多画素の撮像素子の用途においては、高解像度が必要な高精細撮影では高画素数で、低解像度で良い場合は低画素数で撮影するのが一般的である。その時、高精細撮影では撮像素子からほぼ全画素信号が読み出され、低解像度撮影ではカメラの電池消耗を防ぐため、あるいは動画像撮影のため、画素信号の間引き読み出しや、画素信号の間引きと加算の両方を行なった読み出しが行なわれている。
【００１１】
この様な公知例として特開平９−２４７６８９号公報に開示されたカラー撮像装置がある。同公報に示される実施例（公報の図３）では、４×４画素を単位として同一色を間引いて読み出し加算をしている。また、他の画素信号の加算公知例として特開２００１−３６９２０号公報に開示された撮像装置がある。同公報に示される実施例（公報の図１）では、４×４画素を１グループとして、加算前の各色の空間的色配置と、加算後の各色の空間的配置が同じになるように複数の画素信号を加算をしている。
【特許文献１】特開平５−６４０８５号公報
【特許文献２】特開２００２−３４４８１３号公報
【特許文献３】特開平１０−２５７３８９号公報
【特許文献４】特開２００３−５１９８９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
従来の増幅型撮像素子のノイズ低減公知例では画素アンプに起因する固定パターンノイズは、（Ｓ−Ｎ）処理で問題ない画像レベルまで低減出来た。その結果、画素アンプを駆動時発生する、１／ｆノイズ（ランダムノイズを含む）が課題となってきた。あるいはやっとＳ−Ｎ処理後の画素アンプの１／ｆノイズが問題となる技術レベルのなったと言える。増幅型撮像素子のこのノイズは高精細撮影モードではＣＣＤと同等以下になってきた。
【００１３】
しかし、撮像素子内の信号加算読み出しでは、新たな課題となってきた。何故ならば、ＣＣＤの画素加算は電荷加算なので、複数画素からの光電変換信号の加算により信号は大きくなるが、ノイズはＣＣＤの最終段アンプ（フローティングディフュジョンアンプ）で決まるため非加算と変わらない。しかし、増幅型撮像素子は各画素毎のノイズを含んだ信号を加算することになるので、ノイズは大きくなる。増幅型撮像素子はＣＣＤに対し、加算画素数の√倍、暗時のＳＮ比が悪いと言える。画素アンプの１／ｆノイズが残された大きな課題である。
【００１４】
次に、複数画素信号の加算方法の課題について説明する。
【００１５】
公知例特開平９−２４７６８９号公報では、４×４画素の中で利用される有効画素数が少ない事である。近年の撮像素子は高画素化により単位画素サイズが小さくなり感度不足が従来以上に指摘されている。デジタルスチルカメラでは暗い被写体の撮影ではストロボ発光で感度不足は補えるが、動画像撮影では高価でかつ重い光源を使う訳にはいかずノイズが多い。また、画素信号の間引きにより画像のサンプリング周波数低下によるモアレが発生して画質劣化が甚だしい。
【００１６】
他の公知例として特開２００１−３６９２０号公報では、１グループ内での画素信号の加算数を増やし感度は向上しているが、まだ利用していない（捨てている）画素信号があるのが問題である。また、１グループ内で加算前後での各色の空間的色配置が同じになるように複数の画素信号を加算をしているが、撮像画像を拡大してみるとモアレが発生している問題がある。
【００１７】
上述の様に従来技術では画素信号を間引きしたために感度向上が不十分であり、かつ、空間的色配列は同じであるがモアレが発生するという課題があった。
【課題を解決するための手段】
【００１８】
本発明の撮像装置は、各々が光電変換部と、前記光電変換部の信号を増幅して出力する増幅手段と、を有する複数の画素が行列状に配列された画素部と、同一行の複数の前記画素の前記増幅手段の入力部をリセットしたことに基づく信号を混合して第１の水平混合信号を得た後に、前記光電変換部で発生した光電変換信号を混合して第２の水平混合信号を得る水平混合手段と、前記第１の水平混合信号を複数回サンプリングして混合した信号を複数混合した第１の混合信号を出力し、かつ、前記第２の水平混合信号を複数回サンプリングして混合した信号を複数混合した第２の混合信号を出力する混合手段と、前記第１の混合信号と、前記第２の混合信号との差分処理を行う差分処理手段と、を有し、前記画素部は、赤のカラーフィルタが設けられた画素と緑のカラーフィルタが設けられた画素とが交互に配列された第１の行と、緑のカラーフィルタが設けられた画素と青のカラーフィルタが設けられた画素とが交互に配列された第２の行と、が交互に配列され、前記カラーフィルタの各色について、前記第１および第２の水平混合信号は、前記画素部の同一行の１列おきの前記画素に基づく信号であって、さらに、前記混合手段で混合される前記複数の第１および第２の水平混合信号は、それぞれが前記画素部の１行おきの前記画素に基づく信号であることを特徴とする。
【発明の効果】
【００１９】
本発明では、ノイズを低減することが可能となり、画像の向上を図ることが出来る。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施例について図面を用いて詳細に説明する。
【実施例１】
【００２１】
図１、図３、図５、図７は本発明の主要な構成回路を説明するために、エリアセンサの中の単位画素と垂直信号線に接続されたノイズ低減回路を抜粋した概略図面である。本来は単位画素は水平方向、垂直方向に複数配置接続されたエリアセンサであり、ノイズ低減回路は垂直信号線に接続されていることは言うまでもない。
【００２２】
図１は一時蓄積メモリを利用したノイズＮと信号Ｓ’の加算平均化処理回路図である。図において、点線で囲まれたブロック１００は単位画素、ブロック２００は、混合手段である一時蓄積メモリ、ブロック３００は（Ｓ−Ｎ）差分回路である。単位画素から複数回読み出された画素ノイズＮ（リセットノイズＫＴＣ、△Ｖｔｈ、ＲＮ（１／ｆノイズ）、以下の文では省略）と信号Ｓ’（前記リセットノイズ、△Ｖｔｈ）に新たなノイズＲＮ’（１／ｆノイズ）と光電変換信号Ｓが重畳されている。以下の文では省略）は各一時蓄積メモリに蓄積され、水平信号線Ｌ１，Ｌ２に同時に転送され、それぞれ加算平均化される。本実施例ではノイズと信号はそれぞれ２回ずつの読み出しであるので画素アンプのＲＮは１／√２になる。そして（Ｓ―Ｎ）差分回路でノイズＮの成分である△ＶｔｈとリセットノイズＫＴＣが差分処理され、出力信号Ｖｏｕｔに含まれるノイズはＲＮとなる。このように画素ノイズと信号を２回ずつ読み出して、加算平均化することにより、従来Ｓ−Ｎ回路で√２倍されたＲＮが、１／√２になった。当初は１／ｆノイズを複数回読み出す時の時間依存性が心配されたが、実験的に読み出し回数ｎを増やしても、ほぼ１／√ｎのＲＮノイズとなった。図１において、ブロック１００内のＰＤはホトダイオード、ＭＴＸはホトダイオードＰＤで光電変換された光電荷を画素アンプへ転送する転送トランジスタ、ＭＳＦは画素アンプのバッファトランジスタ、ＭＳＥＬは画素アンプを選択する選択トランジスタ、ＭＲＥＳはバッファトランジスタの入力部にある残留電荷をリセットし除去するトランジスタである。また、上記トランジスタはゲートに接続された各パルス、φＴＸ，φＲＥＳ、φＳＥＬによってリセット、蓄積、転送、読み出し制御が行われる。次にブロツク２００であるが、Ｖｎは画素アンプに接続された垂直信号線、ＭＲＶは画素アンプの電流源用トランジスタである。ＣＴ１，ＣＴ２は画素ノイズを一時蓄積する容量、ＣＴ３，ＣＴ４は画素信号を一時蓄積する容量であり、容量への入力トランジスタＭＴ１〜ＭＴ４はそれぞれが画素アンプからのノイズと信号の転送を制御する転送トランジスタ、容量からの出力トランジスタＭＴＯ１〜ＭＴＯ４は水平信号線Ｌ１，Ｌ２にノイズと信号を転送するトランジスタである。上記転送トランジスタは各パルス、φＴ１〜φＴ４、φｈｎにより転送制御される。ここでφｈｎは水平走査回路（図面上からは省略）からのパルスである。最後にブロック３００の説明であるが、Ｍｈ１とＭｈ２は水平信号線の残留信号のリセットトランジスタ、３００−１はノイズＮと信号Ｓ’の差動アンプである。
【００２３】
次に図１に示す回路の動作タイミングを説明する。図２に主要動作タイミング図を示す。
【００２４】
パルスφＲＥＳのｔ１期間に、画素アンプ入力ゲート部の残留電荷がリセットされる。パルスφＴ１のｔ２期間に画素ノイズＮ１（ＫＴＣ＋△Ｖｔｈ＋ＲＮ１）、パルスφＴ２のｔ３期間で画素ノイズＮ２（ＫＴＣ＋△Ｖｔｈ＋ＲＮ２）が容量ＣＴ１，ＣＴ２にメモリされる。次にパルスφＴＸのｔ４期間にホトダイオードＰＤで光電変換された光電荷Ｓが画素アンプ入力部へ転送される。そして、パルスφＴ３のｔ５期間に信号Ｓ’（Ｓ＋ＫＴＣ＋△Ｖｔｈ＋ＲＮ３）、パルスφＴ４のｔ６期間に信号Ｓ’（Ｓ＋ＫＴＣ＋△Ｖｔｈ＋ＲＮ４）が容量ＣＴ３，ＣＴ４にメモリされる。これで画素アンプからノイズと信号が２回ずつ読み出されてメモリにされたことになる。これらの動作は、実際のエリアセンサでは水平方向に複数接続された画素行毎になされる。メモリのノイズと信号は水平走査回路からのパルスφｈ（ｎ）により水平信号線Ｌ１，Ｌ２に同時に転送され加算平均化されたノイズ（ＫＴＣ＋△Ｖｔｈ＋ＲＮ’／√２）と信号（Ｓ＋ＫＴＣ＋△Ｖｔｈ＋ＲＮ’’／√２）になり、差動アンプ３００−１の差動処理により固定パタンノイズが除去され、信号Ｖｏｕｔ（Ｓ＋ＲＮ）が出力される。φｈｒｅｓｅｔは水平信号線上の残留電荷をリセットして次のノイズと信号の転送に備えている。
【００２５】
本実施例では、パルスφＳＥＬはＮ１、Ｎ２、Ｓ、Ｓ’がそれぞれ容量ＣＴ１、ＣＴ２、ＣＴ３、ＣＴ４に順次保持される間ずっとＨｉｇｈになっている。また、φＴ１、φＴ２、φＴ３、φＴ４は、一括してＨｉｇｈになり、φＴ１から順次Ｌｏｗになっている。
【００２６】
しかしながら、Ｎ１をＣＴ１に保持するときにφＳＥＬ、φＴ１をＨｉｇｈにし、その後両パルスをＬｏｗにし、その後Ｎ２をＣＴ２に保持するときにφＳＥＬ、φＴ２をＨｉｇｈにし、その後両パルスをＬｏｗにし、ＳをＣＴ３に保持するときにφＳＥＬ、φＴ３をＨｉｇｈにし、その後両パルスをＬｏｗにし、Ｓ’をＣＴ４に保持するときにφＳＥＬ、φＴ４をＨｉｇｈにし、その後両パルスをＬｏｗにするようにしても良い。このような動作は、下記で実施例２〜５の動作においても適用可能である。
【実施例２】
【００２７】
本発明の実施例２を図３に示す。
【００２８】
図３において、図１とおなじ構成の回路には同じ番号を記し、説明を省略する。本実施例は図１の実施例１に対し、単位画素のブロック１００と一時蓄積メモリのブロック２００との間に画素アンプの固定パターンノイズを除去するＣＤＳ回路（ＣｃＬ，ＭｃＬ）と増幅回路５を設けたことが異なる点である。ＣＤＳ回路によりクランプ容量のＫＴＣノイズと画素アンプのノイズ（ＫＴＣ＋△Ｖｔｈ）を除去でき、さらに増幅器により後段の回路のノイズを無視できる程度の信号レベルを得ることが出来る。この増幅器で撮像素子のゲイン切り替えを行うことも可能である。低照度時には、後段回路のノイズの影響を避けるのに好都合である。
【００２９】
それではＣＤＳ回路を説明する。垂直信号線ＶｎにＣＤＳのためのクランプ容量Ｃｃｌが接続され、そのクランプ容量の終端にはクランプトランジスタＭｃｌが任意の基準電源に接続されている。まず画素アンプから最初の画素ノイズが読み出され時、その電位が基準電源にクランプされる。次に読み出されるノイズや信号は画素アンプの変化分すなわちＲＮノイズや光電荷分の変化電圧が増幅器に入力される。増幅器ではノイズと信号が増幅され、また、増幅器のオフセット電圧が重畳されて一時蓄積メモリに蓄積される。
【００３０】
図４に実施例２の動作タイミング図を示す。
【００３１】
ｔ１の期間、パルスΦＲＥＳで画素アンプの入力をリセットするとともに、ｔ２の期間にＣＤＳ回路を動作させると、クランプ容量の入力端は画素アンプのノイズ電位で、終端は基準電位にクランプされたことになる。次にｔ３期間にパルスφＴ１で増幅器のオフセット電圧とノイズがメモリされる。同様にｔ４期間にパルスφＴ２で増幅器のオフセット電圧とノイズがメモリされる。さらに信号読み出しにおいても同様にｔ５、ｔ６期間に光電変換信号Ｓと増幅器のオフセット電圧とノイズがメモリされる。メモリのノイズと信号は水平走査回路からのパルスφｈ（ｎ）により水平信号線Ｌ１，Ｌ２に同時に転送され加算平均化されたノイズ（△Ｖｏｆｆｓｅｔ＋ＲＮ’／√２）と信号（Ｓ＋△Ｖｏｆｆｓｅｔ＋ＲＮ’’／√２）になり、差動アンプ３００−１の差動処理により増幅器のオフセットノイズ（△Ｖｏｆｆｓｅｔ）が除去され、信号Ｖｏｕｔ（Ｓ＋ＲＮ）が出力される。実施例１および２ともにメモリや差動アンプのノイズは省略しているので、説明上、信号Ｖｏｕｔに含まれるノイズは同じになっている。
【実施例３】
【００３２】
図１０に実施例３の撮像素子全体構成概略図を示す。図１０において、５は撮像エリアであり水平方向及び垂直方向に複数の単位画素が構成され、その単位画素上には集光率向上のためのマイクロレンズやカラー化のための色フィルタなどが構成されている。（図面上では省略）
【００３３】
この撮像エリア内の各画素行の画素は垂直走査回路１０によって制御される。
図１０では撮像エリア内は簡略的に垂直信号線Ｖ１〜Ｖｎのみを示している。その垂直信号線は奇数列と偶数列でそれぞれＣＤＳ，増幅回路２０−１，２０−２に接続され、その出力信号はメモリ３０−１，３０−２に一時蓄積される。そしてメモリ上のノイズと信号は水平走査回路４０−１，４０−２からの制御パルスによって差動アンプ５０−１，５０−２に導かれノイズが低減される。
【００３４】
ここで、ＣＤＳ回路は、図３のＣｃＬ，ＭｃＬに対応し、増幅回路は、図３の５に対応している。メモリ３０−１，３０−２は、図３の２００に対応し、差動アンプ５０−１，５０−２は、図３の３００に対応する。そして、上下に読み出す以外は、構成、動作は同じである。
【実施例４】
【００３５】
次に本発明の実施例４を説明する。実施例４は複数の画素信号の加算平均化と、ノイズと信号の複数回読み出しを併用した回路構成と動作である。
【００３６】
図１４は本実施例のカラー撮像装置による画素信号の加算後の色配置と各色毎の加算信号を示す説明図である。図１５Ａは画素信号加算前の各色の配置例図である。
【００３７】
まず図１５Ａにおいての色配置例は、撮像素子の各ホトダイオード上にカラーフィルタＧ（緑）、Ｒ（赤）、Ｂ（青）が構成されているものとする。この例では、Ｇが市松状に、ＲとＢが線順次状に、別の言い方をすればＲ，Ｇ，Ｇ，Ｂの２×２＝４画素が一単位画素色配列として２次元上に配置されている。
【００３８】
本実施例の画素信号の加算読み出し撮影モードでは、図１４に示す様に図１５Ａと同じ色配置になるように撮像素子内で画素信号が加算され、メモリされたのち撮像素子から読み出される。図１５の実施例では同一色３×３＝９画素の加算例である。図１５−ＢはＲｉｊ信号の加算でありｍ行、ｍ＋２行、ｍ＋４行のそれぞれＲｎ列，Ｒｎ＋２列、Ｒｎ＋４列の信号が加算される。同様に図１５−ＣはＧｉ，ｊ＋１信号の加算、図１５−ＤはＧｉ＋１，ｊ信号の加算、図１５−ＥはＢｉ＋１，ｊ信号の加算を示す図である。この場合各色は空間的にオーバラップして加算されるが、この事により加算された各色信号間の空間的サンプリングの重心が等ピッチになり、さらに全ての画素信号が利用される。従って、空間サンプリングのずれによる画像のモアレはなくなり、また、感度（特に光ショットノイズ）は√９＝３倍改善される。例えば５００万画素数の撮像素子に本発明を応用すれば、加算後では約ＶＧＡ相当の画素数となり、高感度で高速度撮影の読み出しが可能となる。さらに低解像度が必要であれば５×５あるいは７×７と加算画素数を増しても良い。そうすればさらに高感度になる効果がある。加算画素数を増やしても後述する加算回路のメモリを加算行数分増やすだけで良い。
【００３９】
図５は３画素の画素信号の加算平均化と、ノイズと信号の３回読み出しを併用した回路構成図、図６は本実施例の駆動タイミング図である。この実施例では図１５Ｂ〜Ｅのように３×３画素の複数画素の加算平均を行う。まず画素行ｍの単位画素１００−１〜１００−３のＣＤＳ後の端子をトランジスタＭｃｏ１、Ｍｃｏ２で接続し、加算時はこのトランジスタをパルスφａｄｄで導通制御させる。３つの単位画素からのＣＤＳ後のノイズと信号はｔ１期間にパルス（φＴ１〜φＴ６、φＴＸ）により加算平均化され増幅器５−１を経てメモリＣＴ１〜ＣＴ５に蓄積される。この結果メモリ２００’−１にはノイズと信号が３回分読み出し蓄積されたことになる。同様に画素行ｍ＋２はｔ２期間にパルス（φＴ１’〜φＴ６’、φＴＸ’）により、ｍ＋４でもｔ３期間にパルス（φＴ１’’〜φＴ６’’、φＴＸ’’）により３画素のノイズと信号の加算平均化、及び複数回読み出しが行われ、メモリ２００’−２、２００’−３に蓄積が行われる。
【００４０】
次のｔ４期間にφｈｎ〜φｈｎ’’を共通パルスで制御することによって、メモリ２００−１〜２００−３のノイズと信号は同時に水平信号線に転送されるため、その水平信号線上で９画素分のノイズと信号が３回分加算平均化される。従ってノイズＲＮは１／（３√３）に低減出来たことになる。結局、差動アンプ３００の出力ではノイズＲＮは√２／（３√３）になる。複数画素加算がない場合に比較してノイズＲＮは１／（３√３）に低減されたことで、これは感度を３√３倍改善してことになる。
【００４１】
図１１は本実施例の撮像素子の回路ブロック構成図である。図１０のＣＤＳ，増幅回路に対し図１１では加算回路（図５のＭｃｏ１，Ｍｃｏ２）が追加され、後段に増幅回路構成となった点が大きく異なっている。
【実施例５】
【００４２】
次に実施例５は、図７のような構成となっており、メモリ２００の蓄積容量ＣＴ後に水平信号線上で加算を行っていた実施例４に対し、本実施例では、水平信号線に転送する前段で加算を行っている。これ以外の動作は、実施例４と同じである。このような接続により水平信号線に接続されるトランジスタが少なくなり、奇性容量が低減されメモリから水平信号線への容量分割による転送効率を向上させることが出来る。図８は全画素読み出しの場合のタイミング図、図９は加算読み出しの場合のタイミング図である。全画素読み出しでは加算パルスφａｄｄで複数画素信号の加算をＯＦＦにし、さらに、水平転送パルスφｈｎ，φｈｎ’，φｈｎ’’を独立に制御する。加算読み出しではφｈｎ，φｈｎ’，φｈｎ’’を共通パルスで制御する。
【００４３】
撮像領域の画素部としては、前記実施例では一つのホトダイオードに対し一つの画素アンプ構成を上述したが、他の画素部実施例として図１２に共通アンプ画素構成を示す。これは一つの画素アンプに対し２つのポトダーオードを構成した例である。一つのアンプに対し複数のホトダイ―オードを配置させると一つのホトダイオードに対する画素アンプの面積が小さくなり、結果的にホトダイオードの開口率が向上する効果がある。
【００４４】
図１３に上記の実施例１〜５で説明した撮像素子を用いた撮像装置の概略図を示す。同図のように光学系７１を通って入射した被写体光は撮像素子７２上に結像する。撮像素子に配置されている画素により光情報は電気信号に変換される。その電気信号は信号処理回路７３によって予め決められた方法によって信号変換処理される。信号処理された信号は記録系、通信７４により情報記録装置により記録あるいは情報伝達される。記録あるいは転送された信号は再生系、表示系で再生や表示が行なわれる。撮像素子７２、信号処理回路７３はタイミング制御回路７５により制御され、タイミング制御回路７５、記録系、通信系７４、再生系、表示系７７はシステムコントロール回路７６により制御される。ここで、タイミング制御回路７５により上記の実施例４、５における全画素読み出しモードか加算読み出しモードかを選択する。また、タイミング制御回路７５は、実施例１〜５における撮像素子内の駆動を制御する。
【００４５】
前述した全画素読み出しモードと加算読み出しモードでは水平と垂直駆動パルスが異なる。従って読み出しモード毎にセンサーの駆動タイミング、信号処理回路の解像度処理、記録系の記録画素数を変える必要がある。これらの制御はシステムコントロール回路で各読み出しモード応じて行なわれる。また、読み出しモードで加算により感度が異なる。これはシステムコントロール回路で絞り（不図示）制御を行い、また、タイミング制御回路からの制御パルス（不図示）でセンサーの増幅回路Ａｍｐゲインを上げるように切り替えて適正信号を得る。
【００４６】
本撮像装置により高精細撮影では全画素読み出しを行いさらに高感度に、低解像度撮影では超高感度、高速読み出し、高画質が可能となった。
【００４７】
以上の実施例１〜５によれば、画素からノイズと信号を複数回読み出し、加算平均化することにより画素アンプの１／ｆを低減出来た。また画素信号の加算と複数回読み出しを併用したので、さらに１／ｆを低減し、高感度化を達成した。さらに各色信号の空間的サンプリング重心を一致させたので、モアレが低減出来た。また画素信号の加算により感度を向上させ、高速読み出しと低電力駆動が可能となった。さらに加算回路を小さく構成できたので撮像素子を安価に供給できる。
【図面の簡単な説明】
【００４８】
【図１】実施例１の撮像素子の一部である一時蓄積メモリを利用した加算平均化処理回路をあらわす図である。
【図２】実施例１のタイミング図である。
【図３】実施例２の撮像素子の一部であるＣＤＳ回路、増幅器、化算平均化処理回路をあらわす図である。
【図４】実施例２のタイミング図である。
【図５】実施例４の撮像素子の一部である複数画素信号の加算回路と加算平均化処理回路を併用した回路をあらわす図である。
【図６】実施例４のタイミング図である。
【図７】実施例５の撮像素子の一部である複数画素信号の加算回路と加算平均化処理回路を併用した回路をあらわす図である。
【図８】実施例５の全画素信号読み出し時のタイミング図である。
【図９】実施例５の加算読み出し時のタイミング図である。
【図１０】実施例３の撮像素子全体構成図である。
【図１１】実施例４の撮像素子全体構成図である。
【図１２】画素部の共通アンプ画素構成例図である。
【図１３】実施例１〜５の撮像素子を用いた撮像装置をあらわす図である。
【図１４】複数画素信号の加算後の色配置図である。
【図１５】各色の配置図である。
【符号の説明】
【００４９】
１００  単位画素
２００  一時蓄積メモリ
３００  （Ｓ−Ｎ）差分回路
【図１】
0004677228.tif 000002
【図２】
0004677228.tif 000003
【図３】
0004677228.tif 000004
【図４】
0004677228.tif 000005
【図５】
0004677228.tif 000006
【図６】
0004677228.tif 000007
【図７】
0004677228.tif 000008
【図８】
0004677228.tif 000009
【図９】
0004677228.tif 000010
【図１０】
0004677228.tif 000011
【図１１】
0004677228.tif 000012
【図１２】
0004677228.tif 000013
【図１３】
0004677228.tif 000014
【図１４】
0004677228.tif 000015
【図１５】
0004677228.tif 000016