(57)【特許請求の範囲】
【請求項１】
可変抵抗物質を含む不揮発性メモリ素子において、
Ｒｕ下部電極と、
前記Ｒｕ下部電極上にＲｕ酸化物で形成され、仕事関数が前記Ｒｕ下部電極の仕事関数よりも大きいバッファ層と、
前記バッファ層上にｐ型遷移金属酸化物で形成され、可変抵抗特性を有したＮｉＯからなる酸化層と、
前記ＮｉＯからなる酸化層上に形成され、仕事関数が前記ＮｉＯからなる酸化層の仕事関数よりも大きいＲｕ上部電極と、を備え、
前記バッファ層と前記Ｒｕ下部電極との間、および前記ＮｉＯからなる酸化層と前記Ｒｕ上部電極との間には、それぞれオーミック接合が形成されることを特徴とする下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子。
【請求項２】
可変抵抗物質を含む不揮発性メモリ素子において、
Ｗ下部電極と、
前記Ｗ下部電極上にＲｕ酸化物で形成され、仕事関数が前記Ｗ下部電極の仕事関数よりも大きいバッファ層と、
前記バッファ層上にｐ型遷移金属酸化物で形成され、可変抵抗特性を有したＮｉＯからなる酸化層と、
前記ＮｉＯからなる酸化層上に形成され、仕事関数が前記ＮｉＯからなる酸化層の仕事関数よりも大きいＲｕ上部電極と、を備え、
前記バッファ層と前記Ｗ下部電極との間、および前記ＮｉＯからなる酸化層と前記Ｒｕ上部電極との間には、それぞれオーミック接合が形成されることを特徴とする下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ素子に係り、特にメモリ素子の下部電極上に可変抵抗特性を有した遷移金属酸化物を含むバッファ層を導入することによって、リセット電流値を減少させた不揮発性の可変抵抗メモリ素子に関する。
【背景技術】
【０００２】
半導体メモリ素子は、単位面積当たりメモリセルの数、すなわち集積度が高く、かつ高速動作特性を有し、低電力で駆動が可能なものが望ましいので、これに関する多くの研究が進められてきた。
【０００３】
一般的な半導体メモリ装置は、回路的に連結した多くのメモリセルを含む。代表的な半導体メモリ装置であるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  ＡｃｃｅｓｓＭｅｍｏｒｙ）の場合、単位メモリセルは、一つのスイッチと一つのキャパシタとで構成されることが一般的である。ＤＲＡＭは、集積度が高く、動作速度が速いという利点がある。しかし、電源が切れた後には、保存されたデータがいずれも消失されるという欠点がある。
【０００４】
不揮発性メモリ素子は、電源が切れた後にも保存されたデータが保存されうるものであって、代表的にフラッシュメモリが挙げられる。フラッシュメモリは、揮発性メモリとは異なり、不揮発性の特性を有しているが、ＤＲＡＭに比べて集積度が低く、動作速度が遅いという欠点がある。
【０００５】
現在、多くの研究が進められている不揮発性メモリ素子として、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）及びＲＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などがある。
【０００６】
前述した不揮発性メモリ素子のうちＲＲＡＭは、主に遷移金属酸化物の電圧による抵抗値が変わる特性（可変抵抗特性）を利用したものである。
【０００７】
図１Ａは、一般的な構造の可変抵抗メモリ素子（ＲＲＡＭ）の構造を示す図である。可変抵抗物質として遷移金属酸化物（Ｔｒａｎｓｉｔｉｏｎ  Ｍｅｔａｌ  Ｏｘｉｄｅ：ＴＭＯ）を利用したＲＲＡＭの場合、メモリ素子として使用可能なスイッチング特性を有している。
【０００８】
図１Ａに示すように、下部電極１０、酸化層１２及び上部電極１４を備える構造を有している。ここで、下部電極１０及び上部電極１４は、一般的な伝導性物質として主に金属で形成されたものである。そして、酸化層１２は、可変抵抗特性を有した遷移金属酸化物で形成される。遷移金属酸化物の具体的な例として、ＺｎＯ，ＴｉＯ２，Ｎｂ２Ｏ５，ＺｒＯ２またはＮｉＯなどが挙げられる。
【０００９】
図１Ｂは、図１Ａに示した従来技術による不揮発性の可変抵抗メモリ素子の動作特性を示すグラフである。具体的に、約２０ｎｍの厚さのＲｕで下部電極を形成し、その上部に約５０ｎｍの厚さのＮｉＯで酸化層を形成した後、その上部に約２０ｎｍの厚さのＲｕで上部電極を形成した試片に対して電圧を印加して電流値を測定した。図１Ｂに示すように、最初のスイッチングサイクルで約０．７Ｖを印加した場合、リセット電流値は約３ｍＡであった。しかし、５０回のスイッチングを反復した結果、リセット電流は、約５０ｍＡと大きく上昇した結果を表した。したがって、スイッチング動作を反復すれば、酸化層１２の抵抗状態が継続的に変わって可動電圧が増加し、リセット電圧が増加することによって、メモリ素子の信頼性に問題が発生するということが分かる。したがって、メモリ素子として動作特性を安定化させる構造が要求される。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、前記従来技術の問題点を解決するためのものであって、下部電極と酸化層との間にバッファ層を導入しスイッチング動作を反復した場合にも、安定したリセット電流値を表す不揮発性メモリ素子を提供することである。
【課題を解決するための手段】
【００１１】
本発明は、前記目的を達成するために、可変抵抗物質を含む不揮発性メモリ素子において、Ｒｕ下部電極と、前記Ｒｕ下部電極上にＲｕ酸化物で形成され、仕事関数が前記Ｒｕ下部電極の仕事関数よりも大きいバッファ層と、前記バッファ層上にｐ型遷移金属酸化物で形成され、可変抵抗特性を有したＮｉＯからなる酸化層と、前記ＮｉＯからなる酸化層上に形成され、仕事関数が前記ＮｉＯからなる酸化層の仕事関数よりも大きいＲｕ上部電極と、を備え、前記バッファ層と前記Ｒｕ下部電極との間、および前記ＮｉＯからなる酸化層と前記Ｒｕ上部電極との間には、それぞれオーミック接合が形成される可変抵抗メモリ素子を提供する。
【００２０】
本発明は、前記目的を達成するために、可変抵抗物質を含む不揮発性メモリ素子において、Ｗ下部電極と、前記Ｗ下部電極上にＲｕ酸化物で形成され、仕事関数が前記Ｗ下部電極の仕事関数よりも大きいバッファ層と、前記バッファ層上にｐ型遷移金属酸化物で形成され、可変抵抗特性を有したＮｉＯからなる酸化層と、前記ＮｉＯからなる酸化層上に形成され、仕事関数が前記ＮｉＯからなる酸化層の仕事関数よりも大きいＲｕ上部電極と、を備え、前記バッファ層と前記Ｗ下部電極との間、および前記ＮｉＯからなる酸化層と前記Ｒｕ上部電極との間には、それぞれオーミック接合が形成される可変抵抗メモリ素子を提供する。
【発明の効果】
【００２１】
本発明によれば、非常に簡単な構造で安定したスイッチング特性を有し、クロスポイント型メモリ素子として使用可能で高集積化に有利である。また、上部電極とメモリノードとの間にバッファ層を形成して経済的かつ安定した動作特性を有した不揮発性メモリ素子を提供できる。
【発明を実施するための最良の形態】
【００２２】
以下、添付された図面を参照して、本発明の実施形態による可変抵抗メモリ素子についてさらに詳細に説明する。ここで、図面に示した各層や領域の厚さ及び幅は、説明のために誇張されて示されていることを注意しなければならない。
【００２３】
図２は、本発明の実施形態による可変抵抗メモリ素子の構造を示す図面である。図２に示すように、本発明の実施形態による可変抵抗メモリ素子は、下部電極２０、下部電極上に順次に形成されたバッファ層２２、酸化層２４及び上部電極２６を備える構造を有する。
【００２４】
下部電極２０は、Ｗ，Ｔａ，Ｃｕ，Ｈｆ，Ｍｏ，Ｓｒ，Ａｇ，ＩｎまたはＣｒのように仕事関数が５．０ｅＶよりも小さい物質で形成されていることが望ましい。バッファ層２２は、下部電極２０よりも大きい仕事関数を有したｎ型酸化物で形成させることが望ましく、具体的に例を挙げれば、Ｒｕ酸化物、Ｉｒ酸化物、Ｃｕ酸化物、Ｍｎ酸化物またはＴａ酸化物などで形成されたものである。金属とｎ型半導体物質との接合の場合、その界面にはショットキー接合またはオーミック接合が形成される。前述したように、バッファ層２２が下部電極２０よりも大きい仕事関数を有したｎ型酸化物で形成された場合には、下部電極２０とバッファ層２２との間にはオーミック接合構造が形成される。
【００２５】
酸化層２４は、可変抵抗特性を有した遷移金属酸化物で形成されていることが望ましく、具体的にｐ型酸化物であるＮｉ酸化物またはＣｕ酸化物のような物質で形成される。上部電極２６は、酸化層２４よりも大きい仕事関数を有した物質で形成されていることが望ましい。例えば、酸化層２４がＮｉＯで形成されている場合、ＮｉＯの仕事関数は約４．２ｅＶであるので、上部電極２６は、これよりも大きい仕事関数を有した物質で形成されていることが望ましい。例えば、上部電極２６としては、Ｒｕ，Ｒｈ，Ｃｏ，Ｐｄ，Ｎｉ，Ｒｅ，Ｐｔ，Ｒｕ−Ｔａ合金、Ｐｔ−Ｈｆ合金、Ｐｔ−Ｔｉ合金、Ｃｏ−Ｎｉ合金またはＮｉ−Ｔａまたはそれらの合金を含む。金属とｐ型半導体物質との接合の場合、その界面にはショットキー接合またはオーミック接合が形成される。前述したように、上部電極２６が酸化層２４よりも大きい仕事関数を有している場合には、上部電極２６と酸化層２４との間には、オーミック接合構造が形成される。
【００２６】
結果的に、本発明の実施形態による可変抵抗メモリ素子は、下部電極２０とバッファ層２２との間及び酸化層２４と上部電極２６との間にオーミック接合構造が形成されることを特徴とする。そして、バッファ層２２がｎ型酸化物で形成され、酸化層２４がｐ型酸化物で形成されることによって、自己的にダイオード構造を含んでいる。図２では、本発明の実施形態による可変抵抗メモリ素子の単位素子のみを示しているが、実際の応用時には、複数の下部電極２０を第１方向に形成させ、複数の上部電極２６を下部電極２０と交差する第２方向に形成させ、下部電極２０と上部電極２６とが交差する領域にバッファ層２２及び酸化層２４が形成されたクロスポイント型に形成させて使用できる。別途のスイッチング素子が必要ないので、集積度を大きく向上させる。
【００２７】
前述したような本発明の実施形態による可変抵抗物質を含む不揮発性メモリ素子は、スパッタリングなどのＰＶＤ、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）またはＣＶＤ工程などを利用して容易に製造できる。
【００２８】
図３は、可変抵抗メモリ素子の一般的な動作原理を示すグラフである。ここで、横軸は、可変抵抗メモリ素子の下部電極２０及び上部電極２６を通じて印加する電圧を表し、縦軸は、酸化層２４に流れる電流値を表す。図３に示すように、電圧を０Ｖから順次に増加させれば、電圧に比例してＧ１グラフに沿って電流値が増加する。しかし、Ｖ１以上の電圧を加えれば、抵抗が突然に増加して電流値が減少する現象が生じる。Ｖ１〜Ｖ２範囲の印加電圧では、電流値がＧ２グラフに沿って増加する。そして、Ｖ２（Ｖ２＞Ｖ１）以上の電圧を加えれば、抵抗が突然に減少して電流が増加し再びＧ１グラフに沿うということが分かる。ここで、Ｇ１グラフによる状態をオン状態と定義し、Ｇ２グラフによる状態をオフ状態と定義する。そして、Ｖ１をセット電圧と定義し、Ｖ２をリセット電圧と定義する。
【００２９】
一方、Ｖ１よりも高い電圧範囲で印加する電圧の大きさによって、メモリ素子の電気的特性が以後のＶ１よりも低い電圧印加時の電気的特性に影響を及ぼすが、これを詳細に説明すれば、次の通りである。まず、Ｖ１〜Ｖ２範囲の電圧をメモリ素子に印加した後、Ｖ１より低い電圧を再び印加すれば、測定される電流は、Ｇ２グラフによる電流値が測定される。一方、Ｖ２より高い範囲の電圧（例えば、Ｖ３）をメモリ素子に印加した後、Ｖ１より低い電圧を再び印加すれば、測定される電流は、図３のＧ１グラフによる電流値が測定される。これを通じて、Ｖ１より高い電圧範囲で印加する電圧の大きさ（Ｖ１〜Ｖ２範囲またはＶ２より高い範囲）によって、メモリ素子に及ぼす電気的特性が影響を受けるということが分かる。したがって、かかる結果を通じて、遷移金属酸化物をメモリ素子に使用して抵抗勾配を有した多層膜を不揮発性メモリ素子に応用できるということが分かる。例えば、図３のＶ１〜Ｖ２範囲で電圧を印加した場合のメモリ素子の状態を“０”に指定し、Ｖ２より高い範囲の電圧を印加した場合のメモリ素子の状態を“１”に指定してデータを記録する。データを再生する場合には、Ｖ１より低い範囲の電圧を印加して酸化層に流れる電流値を測定して、メモリ素子に保存されたデータが“０”の状態であるか、“１”の状態であるかが分かるということである。ここで、状態“１”及び“０”の指定は選択的なものである。
【００３０】
図４Ａないし図４Ｃは、Ｒｕ下部電極（２０ｎｍ）上にＲｕ酸化物でバッファ層（２０ｎｍ）を形成し、その上部にＮｉＯ酸化層（５０ｎｍ）及びＲｕ上部電極（２０ｎｍ）を形成した可変抵抗メモリ素子の動作特性を示すグラフである。図４Ａは、スイッチング動作を５００回まで反復したときのしきい電圧の大きさを示すものであって、スイッチング動作の回数が２５０回以下では、セット電圧の場合に多少偏差があるが、２００回以上では一定に維持され、リセット電圧値は、約０．５Ｖとほとんどの場合に一定に維持されるということが分かる。図４Ｂは、スイッチング動作を５００回まで反復したとき、セット電流値及びリセット電流値を示す図面であって、スイッチング動作の回数が増加するほどリセット電流値が次第に増加しているが、約１０ｍＡの大きさで一定に維持されるということが分かる。これは、従来技術によるスイッチング素子のリセット電流値が５０ｍＡに比べて大きく減少したということである。図４Ｃは、スイッチング動作を５００回まで反復したときのオン状態及びオフ状態の抵抗値を示すグラフである。図４Ｃに示すように、スイッチング動作の回数が増加するほど安定した抵抗特性を示すことが確認できる。グラフでは図示していないが、約１０００回のスイッチング動作実験でも非常に安定した特性を表した。図１Ｂに示した従来技術による可変抵抗メモリ素子に比べて、リセット電流値が大きく減少し、スイッチング動作時の安定性が大きく向上したことを確認できる。
【００３１】
図５Ａないし図５Ｃは、Ｗ下部電極（２０ｎｍ）上にＲｕ酸化物でバッファ層（２０ｎｍ）を形成し、その上部にＮｉＯ酸化層（５０ｎｍ）及びＲｕ上部電極（２０ｎｍ）を形成した可変抵抗メモリ素子の動作特性を示すグラフである。図５Ａは、スイッチング動作を２５０回まで反復したときのしきい電圧の大きさを示す図面であって、スイッチング動作の回数によってセット電圧の場合に多少偏差があるが、一定に維持され、リセット電圧値もほぼ一定に維持されるということが分かる。図５Ｂは、スイッチング動作を２５０回まで反復した場合、セット電流値及びリセット電流値を示すグラフである。図５Ｂに示すように、スイッチング動作の回数に関係なくリセット電流値が１ないし３ｍＡの範囲に集中的に分布するということが分かる。この図から、従来技術によるスイッチング素子のリセット電流値が５０ｍＡに比べて大きく減少したということが分かる。図５Ｃは、スイッチング動作を２５０回まで反復したときのオン状態及びオフ状態の抵抗値を示すグラフである。図５Ｃに示すように、スイッチング動作の回数に関係なくオン状態及びオフ状態の抵抗値が非常に安定した特性を表すことを確認できる。
【００３２】
前記した説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定することより、望ましい実施形態の例示として解釈されねばならない。本発明の権利範囲によって、本発明の範囲は、説明された実施形態により決められるものではなく、特許請求の範囲に記載された技術的思想により決められなければならない。
【産業上の利用可能性】
【００３３】
本発明は、半導体メモリ素子関連の技術分野に適用可能である。
【図面の簡単な説明】
【００３４】
【図１Ａ】従来技術による不揮発性の可変抵抗メモリ素子を示す図面である。
【図１Ｂ】図１Ａに示した従来技術による不揮発性の可変抵抗メモリ素子の動作特性を示すグラフである。
【図２】本発明の実施形態による下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子を示す図面である。
【図３】可変抵抗メモリ素子の動作原理を説明するためのＶ−Ｉグラフである。
【図４Ａ】本発明の実施形態によるＲｕ下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子のスイッチングサイクルによるしきい電圧値を示す図面である。
【図４Ｂ】本発明の実施形態によるＲｕ下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子のスイッチングサイクルによる電流値を示すグラフである。
【図４Ｃ】本発明の実施形態によるＲｕ下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子のスイッチングサイクルによる抵抗値を示すグラフである。
【図５Ａ】本発明の実施形態によるＷ下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子のスイッチングサイクルによるしきい電圧値を示す図面である。
【図５Ｂ】本発明の実施形態によるＷ下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子のスイッチングサイクルによる電流値を示すグラフである。
【図５Ｃ】本発明の実施形態によるＷ下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子のスイッチングサイクルによる抵抗値を示すグラフである。
【符号の説明】
【００３５】
２０    下部電極、
２２    バッファ層、
２４    酸化層、
２６    上部電極。
【図１Ａ】
0004698630.tif 000002
【図２】
0004698630.tif 000003
【図３】
0004698630.tif 000004
【図１Ｂ】
0004698630.tif 000005
【図４Ａ】
0004698630.tif 000006
【図４Ｂ】
0004698630.tif 000007
【図４Ｃ】
0004698630.tif 000008
【図５Ａ】
0004698630.tif 000009
【図５Ｂ】
0004698630.tif 000010
【図５Ｃ】
0004698630.tif 000011