(57)【特許請求の範囲】
【請求項１】
半絶縁性基板上に第１の導電型第１層、第２の導電型第２層、第１の導電型第３層、第２の導電型第４層を積層してなる発光サイリスタと、
前記半絶縁性基板上に前記発光サイリスタに隣接して配され、当該発光サイリスタの第１の導電型第１層および第２の導電型第２層と共にエピタキシャル成長させて形成する発光ダイオードと、
前記発光サイリスタの第１の導電型第１層、第１の導電型第３層、第２の導電型第４層に設ける電極と、
前記発光ダイオードの第１の導電型第１層および第２の導電型第２層に設ける電極と、
を備え、
前記発光サイリスタの第１の導電型第１層に設けられた電極と前記発光ダイオードの第２の導電型第２層に設けられた電極とは接続されることを特徴とする発光素子。
【請求項２】
複数個の請求項１に記載の発光素子を一次元もしくは二次元的に配列し、
前記発光素子の隣接する発光サイリスタの第１の導電型第３層に設けられた電極を、ダイオードにより互いに接続し、
前記発光素子の発光ダイオードの第２の導電型第２層に設けた電極および当該第２の導電型第２層に設けた電極と抵抗を介して共通に接続される前記発光サイリスタの第１の導電型第１層に設けた電極に外部から２相のクロックパルスを、それぞれ１素子おきに供給し、
一方の相のクロックパルスにより、ある発光素子が発光しているとき、その発光素子近傍の発光素子のしきい電圧を、前記ダイオードを介して変化させ、
他方の相のクロックパルスにより、前記ある発光素子に隣接する発光素子を発光させることを特徴とする自己走査型発光装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自己走査型発光装置、特に光出力効率を改善した自己走査型発光素子に関するものである。
【０００２】
【従来の技術】
多数個の発光素子を同一基板上に集積した発光素子アレイは、その駆動用ＩＣと組み合わせて光プリンタ等の書き込み用光源として利用されている。発光素子の１例として、発光ダイオード（ＬＥＤ）が挙げられる。通常、１次元に配列したＬＥＤアレイが使用されるが、外部駆動用ＩＣから画像信号に対応した信号をアレイ内の各々のＬＥＤへ供給するため、ＬＥＤアレイチップ内にＬＥＤと同一数のボンディングパッドを形成する必要がある。解像度６００ｄｐｉの場合、ＬＥＤの配列ピッチは４２．３μｍであり、ボンディングパッド（ＢＰ）の配列方向の一辺の長さを８０μｍとするとＢＰの配列ピッチは８０μｍ以上となり、ＬＥＤ配列方向と平行方向に最低２列のＢＰ配列が必要になる。
【０００３】
このため、ＬＥＤアレイチップの面積が必然的に大きくなりコスト低減化に限界が見えていた。また、Ａ３対応の６００ｄｐｉプリントヘッドを作製する場合、１次元配列した発光点の数は７０００個以上になるが、これと同一数のワイヤーボンディング（ＷＢ）が外部駆動ＩＣと接続するために必要となり、ＷＢ工程への負荷が極めて高くなる。また、印刷画像の品質を高めるためには、より解像度の高い発光素子アレイが必要となるが、ＢＰ数の増加すなわちチップ面積の増大によるＬＥＤアレイのコストアップや、ＷＢ数の増大による更なるＷＢ工程への負荷増など、コスト面あるいは技術面から見て商品化可能なプリントヘッドの作製は容易ではない。
【０００４】
以上のようなＬＥＤアレイに関する課題を解決するため、本発明の出願人は発光素子アレイの構成要素としてｐｎｐｎ構造を持つ発光サイリスタを採用することにより発光点の自己走査ができるという発明を開示し（特開平１−２３８９６２号公報、特開平２−１４５８４号公報、特開平２−９２６５０号公報、特開平２−９２６５１号公報）、光プリンタ用光源として実装上簡便となること、発光素子チップ面積を小さくできること、発光素子ピッチを細かくできること、コンパクトな発光装置を作製できること等を示した。
【０００５】
さらに、スイッチ素子（サイリスタ）アレイを転送部として、発光素子（発光サイリスタ）アレイと分離した構造の自己走査型発光装置を提案している（特開平２−２６３６６８号公報）。
【０００６】
図８に、自己走査型発光装置の一構成の等価回路図を示す。この発光装置は、発光サイリスタ素子Ｔ（１）、Ｔ（２）・・・のアレイで構成される。図ではアレイの一部のみを示す。発光サイリスタ素子間は、ダイオードＤ１，Ｄ２・・・により接続している。ＶGAは電源（通常−５Ｖ）であり、負荷抵抗ＲLを経て各発光サイリスタ素子のゲート電極に接続されている。発光サイリスタ素子Ｔ（１）のゲート電極にはスタートパルスφSが加えられ、カソード電極には、交互にクロックパルスφ１、φ２が加えられている。
【０００７】
動作を簡単に説明する。まずクロックパルスφ１の電圧がロー（Ｌ）レベルで、発光サイリスタ素子Ｔ（２）がオン状態であるとする。この時、Ｔ（２）のゲート電極電位はＶGAの−５Ｖからほぼ０Ｖにまで上昇する。この電位上昇の影響はダイオードＤ２によってＴ（３）のゲート電極に伝えられ、その電位を約−１Ｖ（ダイオードＤ２の順方向立ち上がり電圧（拡散電位に等しい））に設定する。しかし、ダイオードＤ１は逆バイアス状態であるため、Ｔ（１）のゲート電極の電位は影響を受けず、−５Ｖのままとなる。
【０００８】
発光サイリスタのオン電位は、ゲート電極電位＋ｐｎ接合の拡散電位（約１Ｖ）で近似されるから、次のクロックパルスφ２のＬレベル電位は約−２Ｖ（発光サイリスタ素子Ｔ（３）をオンさせるために必要な電圧）以上で、かつ約−４Ｖ（発光サイリスタ素子Ｔ（５）をオンさせるために必要な電圧）以下に設定しておけば、発光サイリスタ素子Ｔ（３）のみがオンし、これ以外の発光サイリスタ素子はオフのままにすることができる。したがって、２本のクロックパルスでオン状態、すなわち発光状態が転送されることになる。
【０００９】
スタートパルスφSは、このような転送動作を開始させるためのパルスであり、スタートパルスφSをＬレベル（約−５Ｖ）にすると同時にクロックパルスφ２をＬレベル（約−２〜−４Ｖ）とし、発光サイリスタ素子Ｔ（１）をオンさせる。その後すぐ、スタートパルスφSはＨレベルに戻される。
【００１０】
発光状態に入ると、各発光サイリスタの発光強度はφ１、φ２のクロックラインに流す電流量、すなわち電流制限抵抗Ｒ１，Ｒ２で決められ、任意の強度にて画像書き込みが可能となる。また、発光状態を次の素子に転送するためには、各クロックラインの電圧を一度０Ｖまで上げ、発光している発光サイリスタ素子を一旦オフにしておく必要がある。
【００１１】
自己走査型発光装置の他の態様を図９に示す。図８の構成に加え、もう一群の発光サイリスタ素子Ｌ（１）、Ｌ（２）・・・のアレイを設けている。Ｔ（１）、Ｔ（２）・・・のゲート電極とＬ（１）、Ｌ（２）・・・のゲート電極は互いに配線Ｇ（１）、Ｇ（２）・・・で接続されている。この構成ではＴ（１）、Ｔ（２）・・・をスイッチ素子専用として転送動作に用い、Ｌ（１）、Ｌ（２）・・・を発光素子専用に使用する。いま、スイッチ素子Ｔ（２）がオン状態にあるとすると、図８の場合と同様にＴ（２）のゲート電極電位は、ＶGA（ここでは−５Ｖと想定する）より上昇し、ほぼ０Ｖとなる。したがって、書き込み信号φIの電圧が、ｐｎ接合の拡散電位（約−１Ｖ）以下であれば、発光素子Ｌ（２）を発光状態とすることができる。
【００１２】
これに対し、スイッチ素子Ｔ（１）のゲート電極は約−５Ｖであり、Ｔ（３）のゲート電極は約−１Ｖとなる。したがって、発光素子Ｌ（１）の書き込み電圧は−６Ｖ、発光素子Ｌ（３）の書き込み電圧は−２Ｖとなる。これから、発光素子Ｌ（２）のみに書き込める書き込み信号φIの電圧は、−１〜−２Ｖの範囲となる。発光素子Ｌ（２）がオン、すなわち発光状態に入ると、発光強度は書き込み信号φIに流す電流量、すなわち抵抗ＲIで決められ、任意の強度にて画像書き込みが可能となる。また、発光状態を次の発光素子に転送するためには、書き込み信号φIラインの電圧を一度０Ｖまで上げ、発光している発光素子を一旦オフにしておく必要がある。
【００１３】
以上の等価回路では、発光サイリスタは、アノードを共通に接地しているが、極性を変えることによって、カソードを接地するような構成とできることは、当業者には明らかであろう。
【００１４】
【発明が解決しようとする課題】
上記いずれの場合も電気的にはサイリスタ機能を基本としており、発光機能はサイリスタ機能に付随した機能として扱われていた。すなわち、サイリスタ機能を発現させるためにｐｎｐｎ４層構造の不純物濃度や膜厚が決定され、サイリスタがオンした時に発生する光を利用するものである。サイリスタ機能を優先しなければならないため、ｐｎｐｎ４層構造の不純物濃度や膜厚が発光出力を最大とする条件とは必ずしも一致しない。また、発光領域が中心２層のｐｎ層である場合が多いため、ｐｎｐｎ深層内部で発光した光が外部に出射するまでに、光吸収や光散乱などの影響を受けやすく、その結果外部光出力効率が悪いなどの課題があった。
【００１５】
本発明の目的は、上記自己走査型発光装置の特徴を損なうことなく、発光機能は通常のｐｎ接合発光ダイオードに担わせることにより、光出力を増大させた新たな構造の自己走査型発光装置を提供することにある。
【００１６】
【課題を解決するための手段】
本発明の第１の態様は、スイッチングのためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な３端子スイッチ素子多数個を、一次元もしくは二次元的に配列した発光素子アレイである。隣接するスイッチ素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流に対して一方向性をもつ電気的手段にて互いに接続する。前記一次元もしくは二次元的に配列された各スイッチ素子の残りの２端子のうちの一方に、発光ダイオードの一方の電極を接続する。
【００１７】
該接続した電極に外部から２相のクロックパルスを、それぞれ１素子おきに供給する。一方の相のクロックパルスにより、あるスイッチ素子がオン状態になり、それにしたがって発光ダイオードが発光しているとき、そのスイッチ素子近傍のスイッチ素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させる。他方の相のクロックパルスにより、前記あるスイッチ素子に隣接するスイッチ素子をオン状態にさせ、それにしたがって該スイッチ素子に接続した発光ダイオードを発光させる自己走査型発光装置が形成できる。
【００１８】
本発明の第２の態様は、スイッチングのためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な第１群の３端子スイッチ素子多数個を一次元もしくは二次元的に配列した発光素子アレイである。隣接するスイッチ素子のしきい電圧もしくはしきい電流を制御する制御電極を、電圧もしくは電流に対して一方向性をもつ電気的手段にて互いに接続する。
【００１９】
前記一次元もしくは二次元的に配列された各スイッチ素子の残りの２端子のうちの一方に外部から２相のクロックパルスを、それぞれ１素子おきに供給し、一方の相のクロックパルスにより、あるスイッチ素子がオン状態になり、そのスイッチ素子近傍のスイッチ素子のしきい電圧もしくはしきい電流を、前記電気的手段を介して変化させる。他方の相のクロックパルスにより、前記あるスイッチ素子に隣接するスイッチ素子をオン状態にさせる。
【００２０】
さらにスイッチングのためのしきい電圧もしくはしきい電流が外部から電気的に制御可能な第２群の３端子スイッチ素子多数個を一次元もしくは二次元的に配列する。この第２群のスイッチ素子の各制御電極を前記第１群のスイッチ素子の対応する制御電極に接続する。第２群の各スイッチ素子の残りの２端子のうちの一方に、発光ダイオードの第１の電極を接続し、該発光ダイオードの第２の電極に外部から電流注入パルスを供給する。発光ダイオードの第１の電極と接続した第２群のスイッチ素子の電極にも抵抗を介して電流注入パルスを供給し、第１群のスイッチ素子がオン状態のとき、対応する発光ダイオードが電流注入パルスによって発光させる自己走査型発光装置が形成できる。
【００２１】
ここで３端子スイッチ素子としてはｐｎｐｎ構造サイリスタが使用でき、このサイリスタと前記発光ダイオードを半絶縁性基板上に形成することにより上記２つの態様の自己走査型発光装置が実現できる。
【００２２】
さらに本発明の第３の態様は、ｎ型半導体基板上にｎ型第１層、ｐ型第２層、ｎ型第３層、ｐ型第４層、ｎ型第５層、ｐ型第６層を順に積層し、ｎ型基板もしくはｎ型第１層、ｎ型第３層、およびｐ型第４層、ｐ型第６層表面に電極を設けたｐｎｐｎｐｎ構造発光素子を多数個を一次元もしくは二次元的に配列した発光素子アレイである。隣接する素子のｎ型第３層に設けた電極を、ダイオードにより互いに接続する。
【００２３】
前記一次元もしくは二次元的に配列された発光素子のｐ型第４層およびｐ型第６層に設けた電極に抵抗を介して外部から２相のクロックパルスを、それぞれ１素子おきに供給する。一方の相のクロックパルスにより、ある発光素子が発光しているとき、その発光素子近傍の発光素子のしきい電圧を、前記ダイオードを介して変化させ、他方の相のクロックパルスにより、前記ある発光素子に隣接する発光素子を発光させる自己走査型発光装置が形成できる。この態様は本発明第１の態様に対応して、スイッチ素子と発光ダイオードを新たに１素子に統合したものである。
【００２４】
また本発明の第４の態様では、ｎ型基板上にｎ型第１層、ｐ型第２層、ｎ型第３層、ｐ型第４層を積層してなるｐｎｐｎ構造３端子サイリスタ多数個を一次元もしくは二次元的に配列する。隣接するサイリスタのｎ型第３層に設けたゲート電極を、ダイオードを介して互いに接続する。
【００２５】
前記一次元もしくは二次元的に配列された各サイリスタのｐ型第４層に設けた電極に外部から２相のクロックパルスを、それぞれ１素子おきに供給する。一方の相のクロックパルスにより、あるサイリスタがオン状態になり、そのサイリスタ近傍のサイリスタのしきい電圧を、前記ダイオードを介して変化させ、他方の相のクロックパルスにより、前記あるサイリスタに隣接するサイリスタをオン状態にさせる。
【００２６】
前記ｎ型半導体基板上にｎ型第１層、ｐ型第２層、ｎ型第３層、ｐ型第４層、ｎ型第５層、ｐ型第６層を順に積層し、ｎ型基板もしくはｎ型第１層、ｎ型第３層、およびｐ型第４層、ｐ型第６層表面に電極を設けたｐｎｐｎｐｎ構造発光素子を多数個を一次元もしくは二次元的に配列する。前記発光素子のｎ型第３層に設けた電極を前記サイリスタの対応するゲート電極に接続する。
【００２７】
前記発光素子のｐ型第６層とｐ型第４層に設けた電極にそれぞれ抵抗を介して電流注入パルスを外部から供給し、前記サイリスタがオン状態のとき、対応する発光素子が電流注入パルスによって発光する自己走査型発光装置が形成できる。この態様は本発明第２の態様に対応して、スイッチ素子と発光ダイオードを新たに１素子に統合したものである。
上記、各態様において、半導体の導電型であるｐ型とｎ型は互いに反転してもよい。
【００２８】
【発明の実施の形態】
以下、本発明の実施例を図面を参照して説明する。
図１に本実施例の発光素子構造を示す。ｎ形基板（図１（ａ））またはｐ形基板（図１（ｂ））を使うことで、基板上のｐｎｐｎｐｎ層の並びが変わるが、どちらでもサイリスタ機能を有する発光素子を作製することが可能である。最上部のｐ+ｎ+層８，９が発光機能を担うダイオード部４０であり、その下部のｐｎｐｎ層が素子のスイッチング機能を担うサイリスタ部３０である。
【００２９】
以下では、ｐ形基板を用いた実際の実験結果をもとに説明する。
まず、ｐ形基板上にＭＯＣＶＤ法を用いてｐｎｐｎｐｎエピタキシャル層を形成する。形成した素子層構造を図２に、各層の特性値を表１に示した。なお、図１では基板１からアノード層４までの同一導電型の層は一体として示してある。
【００３０】
つぎにｐ型第３層６の表面をエッチングにより露出させ、ｐ型オーミック電極を形成してサイリスタ部３０のゲート電極３６とする。さらにｎ型第４層７の表面をエッチングにより露出させ、ｎ型オーミック電極を設ける。この電極３２はサイリスタ部３０のカソード電極であるとともに発光ダイオード部４０のアノード電極としての機能を兼ねる。最表面のｎ型第６層９にもｎ型オーミック電極を設け、発光ダイオード部４０のカソード電極４２とする。基板裏面または基板上のｐ型第１層１〜４にｐ型オーミック電極を形成しサイリスタ部３０のアノード電極３５とする。
【００３１】
従来は、基板１からカソード層７まででサイリスタを形成し、ｐゲート層６とｎゲート層５で発生した波長７８０ｎｍの光を光出力として利用していた。本発明では、ｐダイオード層８とｎダイオード層９を新たに加えることで、サイリスタ上に発光ダイオード機能を付加させている。この構成では、発光ダイオードにおける光出力波長を７８０ｎｍとなるように設定してあるため、サイリスタでの発光も併せて光出力として利用できる。このような基板をパターニングすることで４端子発光素子を形成した。
【００３２】
【表１】
0004649701.tif 000002
【００３３】
つぎにこの素子を自己走査型発光素子アレイに適用した場合について説明する。
図３は転送部と発光部を分離しないタイプの自己走査型発光装置の構成を示している。すなわち、図８の発光サイリスタ素子Ｔ（１）、Ｔ（２）・・・を本発明の発光素子Ｆ（１）、Ｆ（２）・・・で置き換えた構成である。図４は発光素子Ｆ（１）、Ｆ（２）・・・をサイリスタＴ１、Ｔ２・・・と発光ダイオードＬ１、Ｌ２・・・の直列接続で表した等価回路図である。サイリスタ部の特性を発現させるｐｎｐｎ層は、従来と同様の組成とする。これによりサイリスタ部は従来同等のサイリスタ特性をもち、安定な転送動作が行えることを確認できた。
【００３４】
発光素子Ｆ（１）、Ｆ（２）・・・のサイリスタ部のカソード電極と発光ダイオード部のカソード電極はそれぞれ抵抗ＲとＲ１またはＲ２を介してφ１端子もしくはφ２端子に接続する。図の回路では抵抗Ｒはすべての発光素子にそれぞれ設けている。この場合、抵抗Ｒは抵抗ＲLと同様に半導体チップ内に集積するのが望ましいが、抵抗Ｒ１、Ｒ２同様に共通な１本の抵抗を使用する構成をとることもできる。抵抗Ｒ１、Ｒ２は発光ダイオードの発光時の電流を決定する。図の例ではアレイに対して各１本を共通に使用している。発光ダイオードの発光光量を調整するためには、Ｒ１，Ｒ２はチップに内蔵せず外付けの抵抗である方が望ましい。
【００３５】
図５，図６は転送部と発光部を分離したタイプに対応する本発明の自己走査型発光装置の構成および等価回路図を示している。図９の発光サイリスタＬ（１）、Ｌ（２）・・・を発光素子Ｆ（１）、Ｆ（２）・・・で置き換えた構成である。転送部は図９と同じサイリスタであり、ｐダイオード層およびｎダイオード層は不要である。ただし必ずしもこれらの層を物理的に除去する必要はない。このタイプでは転送用サイリスタからの発光は望ましくないが、ｐ、ｎダイオード層はこれを遮光するのに有効である。
【００３６】
本構造で発光部のパターニング形状を同一にして、光出力を比較すると、従来構造ではφI電流が１０ｍＡのとき各発光素子の平均光出力は約９０μＷであったのに対して、本発明の素子では同一電流に対して約１２０μＷと３０％以上光量が増加していることを確認した。
【００３７】
本実施例では、ＭＯＣＶＤ法によるエピタキシャル層を利用したが、高キャリア濃度のダイオード層を形成するために、拡散法を併用することでも可能である。拡散法を併用することで、工程は増加するが、エピタキシャル膜よりも高キャリア濃度の層を形成できるので、光出力の更なる向上の点では有利である。
また、発光ダイオード部をダブルへテロ構造として、電子および正孔の閉じこめ効率を向上させることで、光出力の更なる向上を実現できる。
【００３８】
さらに、主たる発光機能を発光ダイオードに担わすため、サイリスタ部は発光にとらわれずにサイリスタ機能を重視した設計ができるようになるので、安定したスイッチング動作を有する動作範囲の広い発光サイリスタアレイを作製できる。
【００３９】
なお、本発明のｐｎｐｎｐｎ構造素子は図４、図６の等価回路図に示すように機能的にはｐｎｐｎ構造サイリスタとｐｎ構造発光ダイオードを直列接続したものと考えられる。したがって両者を積層せず別々に形成してもよい。アレイ化することを考慮すると、両素子を同一基板上に形成する必要がある。発光ダイオードのアノード、カソードはともにサイリスタのカソードと電気的に分離されていなければならないので、基板としては半絶縁性ＧａＡｓ基板を用いる必要がある。この基板上にｐｎｐｎの４層をエピタキシャル成長し、発光ダイオード部はサイリスタの基板側２層を利用する。
【００４０】
素子構造を図７に示す。基板７０が半絶縁性であるので、サイリスタ５０と発光ダイオード６０の基板７０に接する側の層から電極５２，６２を取り出す必要がある。また、サイリスタ５０と発光ダイオード６０が物理的に分離されるため、発光時にサイリスタ部と発光ダイオード部の異なる２点が光る。本素子を光書き込みなどに利用する場合、これは望ましくないので、サイリスタのカソードに接続する抵抗を動作に支障のない範囲でできるだけ大きくしてサイリスタ部の発光を抑えるか、もしくはサイリスタ部を覆う遮光膜を設ける必要がある。
【００４１】
このように上記ｐｎｐｎｐｎ構造素子に比べると難点もあるが、従来同様の層数で構成できるのが利点である。表１にも示すようにサイリスタの下２層はキャリア濃度を高く設定できるので、発光ダイオードを構成するには適している。
【００４２】
【発明の効果】
本発明によれば、自己走査型発光素子アレイの発光素子としてｐｎｐｎｐｎ６層構造素子を用いる。この素子は、基板表面側のｐｎ２層を発光ダイオードとして利用し、残りのｐｎｐｎ４層構造をサイリスタとして利用する。これによりｐｎ２層は発光ダイオードとしての機能が十分に発揮でき、光出力を増大させることが可能となった。またサイリスタ部はスイッチング素子として最適化できるため、安定な自己走査動作が維持できる。
【図面の簡単な説明】
【図１】本発明の発光素子の構造を示す図である。
【図２】本発明の発光素子の層構造を示す図である。
【図３】本発明の自己走査型発光装置の構成を示す図である。
【図４】本発明の自己走査型発光装置の等価回路図である。
【図５】本発明の自己走査型発光装置の他の構成を示す図である。
【図６】本発明の自己走査型発光装置の他の構成の等価回路図である。
【図７】本発明の発光素子の他の構造を示す図である。
【図８】従来の自己走査型発光装置の等価回路図である。
【図９】従来の自己走査型発光装置の他の構成の等価回路図である。
【符号の説明】
５０  サイリスタ
６０  発光ダイオード
７０  半絶縁性半導体基板
【図１】
0004649701.tif 000003
【図２】
0004649701.tif 000004
【図３】
0004649701.tif 000005
【図４】
0004649701.tif 000006
【図５】
0004649701.tif 000007
【図６】
0004649701.tif 000008
【図７】
0004649701.tif 000009
【図８】
0004649701.tif 000010
【図９】
0004649701.tif 000011