(57)【特許請求の範囲】
【請求項１】
基準電流を出力する基準電流源と、
エミッタとコレクタが接続される複数のトランジスタで構成され、前記基準電流源の出力が入力される回路と、この回路に接続され、負電源に接続されている抵抗およびこの抵抗に接続されているトランジスタで構成される回路を有し、所定のバイアスを発生するバイアス回路と、
前記基準電流源と前記バイアス回路の接続点の電圧が入力される第１のエミッタフォロア回路と、
前記第１のエミッタフォロア回路の出力によって駆動され、負電源に接続されている抵抗およびこの抵抗に接続されているトランジスタで構成される回路と前記バイアス回路内の負電源に接続されている抵抗およびこの抵抗に接続されているトランジスタで構成される回路とで電流ミラー回路が構成され、その動作電流が前記基準電流源の出力電流にトラッキングすると共に、差動入力信号が入力される差動対回路と、
負電源に接続されている抵抗およびこの抵抗に接続されているトランジスタで構成される回路と前記バイアス回路内の負電源に接続されている抵抗およびこの抵抗に接続されているトランジスタで構成される回路とで電流ミラー回路が構成され、その動作電流が前記基準電流源の出力電流にトラッキングすると共に、前記差動対回路の出力が入力される第２のエミッタフォロア回路と、
この第２のエミッタフォロア回路の出力が入力され、エミッタが共通接続されたトランジスタおよびこの共通接続点と負電源との間に接続される抵抗で構成される電流スイッチ部と、
を具備したことを特徴とする電流スイッチ。
【請求項２】
前記バイアス回路は、コレクタとベースが接続された少なくとも３個のトランジスタおよび抵抗で構成されることを特徴とする請求項１に記載の電流スイッチ。
【請求項３】
前記差動対回路は、エミッタが共通接続され、そのベースに前記差動入力信号が入力されるトランジスタ、このトランジスタのコレクタにその一端が接続され、他端が前記第１のエミッタフォロア回路に接続される抵抗、前記エミッタの共通接続点にそのコレクタが接続される第１のトランジスタ、およびこの第１のトランジスタのエミッタにその一端が接続され、他端が負電源に接続される抵抗で構成されることを特徴とする請求項１若しくは請求項２に記載の電流スイッチ。
【請求項４】
前記第２のエミッタフォロア回路は、前記差動対回路の出力がそのベースに入力される第３のトランジスタ、この第３のトランジスタに直列接続される第４のトランジスタおよびこの第４のトランジスタのエミッタにその一端が接続され、他端が負電源に接続される抵抗で構成される回路を複数個有していることを特徴とする請求項１〜請求項３のいずれかに記載の電流スイッチ。
【請求項５】
前記バイアス回路を構成しているトランジスタのエミッタ面積を同一とし、このエミッタ面積を基準として、前記第１のエミッタフォロア回路を構成するトランジスタおよび前記差動対回路の第１のトランジスタのエミッタ面積をｎ１倍、前記第２のバイアス回路を構成するトランジスタのエミッタ面積をｎ２倍、前記電流スイッチ部を構成するトランジスタのエミッタ面積をｎ倍とし、
かつ、前記バイアス回路の負電源に接続されている抵抗の抵抗値を基準として、前記差動対回路内の負電源に接続されている抵抗の抵抗値を１／ｎ１、前記第２のエミッタフォロア回路内の負電源に接続されている抵抗の抵抗値を１／ｎ２、前記電流スイッチ部内の負電源に接続されている抵抗の抵抗値を１／ｎとするようにしたことを特徴とする請求項１〜請求項４のいずれかに記載の電流スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング動作するアナログ回路や、電流モードのデジタル回路で使用される電流スイッチに関し、特に低電圧動作が可能な電流スイッチに関するものである。
【背景技術】
【０００２】
図２に従来の電流スイッチの構成を示す。図２において、正電源Ｖｃｃと負電源Ｖｅｅとの間には、基準電流源Ｉ１、ＮＰＮトランジスタＱ１および抵抗Ｒ１の直列回路が接続される。ＮＰＮトランジスタＱ３とＱ４のエミッタは共通接続され、ＮＰＮトランジスタＱ２のコレクタに接続される。このトランジスタＱ２のエミッタと負電源Ｖｅｅとの間には、抵抗Ｒ２が接続される。また、トランジスタＱ１のコレクタとベース、およびトランジスタＱ２のベースは共通接続される。
【０００３】
トランジスタＱ３とＱ４のベースには、それぞれ入力信号ＩＮ１、ＩＮ２が入力される。またこのトランジスタＱ３とＱ４のベースはこの電流スイッチの出力端子ＯＵＴ１、ＯＵＴ２であり、定電流を吸い込む。
【０００４】
このような構成において、トランジスタＱ１と抵抗Ｒ１の回路、およびトランジスタＱ２と抵抗Ｒ２の回路は電流ミラーを形成している。すなわち、トランジスタＱ１とＱ２のエミッタ面積比を１：ｎ（ｎ：整数）、抵抗Ｒ１とＲ２の抵抗比を１：１／ｎとすると、トランジスタＱ２のコレクタ電流は、基準電流源Ｉ１の出力電流のｎ倍になる。
【０００５】
入力信号ＩＮ１が高レベル、ＩＮ２が低レベルのときは、トランジスタＱ３がオン、Ｑ４がオフになる。トランジスタＱ２のコレクタ電流はトランジスタＱ３を流れ、出力端子ＯＵＴ１からＩ・ｎの電流を吸い込む。
【０００６】
逆に、ＩＮ１が低レベル、ＩＮ２が高レベルのときは、トランジスタＱ４がオン、Ｑ３がオフになる。トランジスタＱ２のコレクタ電流はトランジスタＱ４を流れ、出力端子ＯＵＴ２からＩ・ｎの電流を吸い込む。このように、この電流スイッチは、入力信号ＩＮ１、ＩＮ２によって、Ｉ・ｎの安定した電流をスイッチすることができる。
【０００７】
【特許文献１】特開平１−１８５０１号公報（第４図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、このような電流スイッチには、次のような課題があった。図２からわかるように、この電流スイッチはトランジスタＱ３とＱ４のエミッタ共通接続と負電源Ｖｅｅとの間に、トランジスタＱ２と抵抗Ｒ２で構成される電流源が挿入されている。
【０００９】
そのため、トランジスタＱ２のベースエミッタ間電圧をＶＢＥ、抵抗Ｒ２の抵抗値を同じＲ２とすると、トランジスタＱ２のベースと負電源Ｖｅｅ間の電圧Ｖ１は、
Ｖ１＝ＶＢＥ＋Ｉ・ｎ・Ｒ２
になる。トランジスタＱ２の飽和を避けるためにはこの電圧Ｖ１を０．５Ｖ以上にしなければならず、低電圧化が困難になるという課題があった。
【００１０】
従って本発明の目的は、性能を落とすことなく低電圧化が可能な電流スイッチを提供することにある。
【課題を解決するための手段】
【００１１】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
基準電流を出力する基準電流源と、
エミッタとコレクタが接続される複数のトランジスタで構成され、前記基準電流源の出力が入力される回路と、この回路に接続され、負電源に接続されている抵抗およびこの抵抗に接続されているトランジスタで構成される回路を有し、所定のバイアスを発生するバイアス回路と、
前記基準電流源と前記バイアス回路の接続点の電圧が入力される第１のエミッタフォロア回路と、
前記第１のエミッタフォロア回路の出力によって駆動され、負電源に接続されている抵抗およびこの抵抗に接続されているトランジスタで構成される回路と前記バイアス回路内の負電源に接続されている抵抗およびこの抵抗に接続されているトランジスタで構成される回路とで電流ミラー回路が構成され、その動作電流が前記基準電流源の出力電流にトラッキングすると共に、差動入力信号が入力される差動対回路と、
負電源に接続されている抵抗およびこの抵抗に接続されているトランジスタで構成される回路と前記バイアス回路内の負電源に接続されている抵抗およびこの抵抗に接続されているトランジスタで構成される回路とで電流ミラー回路が構成され、その動作電流が前記基準電流源の出力電流にトラッキングすると共に、前記差動対回路の出力が入力される第２のエミッタフォロア回路と、
この第２のエミッタフォロア回路の出力が入力され、エミッタが共通接続されたトランジスタおよびこの共通接続点と負電源との間に接続される抵抗で構成される電流スイッチ部と、
を具備したものである。定電圧化が可能になり、かつ出力電流を基準電流にトラッキングさせることができる。
【００１２】
請求項２記載の発明は、請求項１に記載の発明において、
前記バイアス回路は、コレクタとベースが接続された少なくとも３個のトランジスタおよび抵抗で構成するようにしたものである。回路を簡略化できる。
【００１３】
請求項３記載の発明は、請求項１若しくは請求項２に記載の発明において、
前記差動対回路は、エミッタが共通接続され、そのベースに前記差動入力信号が入力されるトランジスタ、このトランジスタのコレクタにその一端が接続され、他端が前記第１のエミッタフォロア回路に接続される抵抗、前記エミッタの共通接続点にそのコレクタが接続される第１のトランジスタ、およびこの第１のトランジスタのエミッタにその一端が接続され、他端が負電源に接続される抵抗で構成するようにしたものである。既存のＥＣＬバッファに類似した構成により、安定化を図ることができる。
【００１４】
請求項４記載の発明は、請求項１〜請求項３のいずれかに記載の発明において、
前記第２のエミッタフォロア回路は、前記差動対回路の出力がそのベースに入力される第３のトランジスタ、この第３のトランジスタに直列接続される第４のトランジスタおよびこの第４のトランジスタのエミッタにその一端が接続され、他端が負電源に接続される抵抗で構成される回路を複数個有しているものである。構成が簡単になる。
【００１５】
請求項５記載の発明は、請求項１〜請求項４のいずれかに記載の発明において、
前記バイアス回路を構成しているトランジスタのエミッタ面積を同一とし、このエミッタ面積を基準として、前記第１のエミッタフォロア回路を構成するトランジスタおよび前記差動対回路の第１のトランジスタのエミッタ面積をｎ１倍、前記第２のバイアス回路を構成するトランジスタのエミッタ面積をｎ２倍、前記電流スイッチ部を構成するトランジスタのエミッタ面積をｎ倍とし、
かつ、前記バイアス回路の負電源に接続されている抵抗の抵抗値を基準として、前記差動対回路内の負電源に接続されている抵抗の抵抗値を１／ｎ１、前記第２のエミッタフォロア回路内の負電源に接続されている抵抗の抵抗値を１／ｎ２、前記電流スイッチ部内の負電源に接続されている抵抗の抵抗値を１／ｎとするようにしたものである。全てのトランジスタのベースエミッタ間電圧を等しくすることができる。
【発明の効果】
【００１７】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１、２、３、４、および５の発明によれば、正電源と負電源の間に基準電流源とバイアス回路を接続し、この接続点を第１のエミッタフォロアに入力して、この第１のエミッタフォロアが、差動入力信号が入力される差動対回路を駆動し、前記差動対回路の出力を第２のエミッタフォロアに入力して、この第２のエミッタフォロアの出力を電流スイッチ部に入力するようにした。
【００１８】
電流スイッチ部のエミッタ結合対と負電源の間に挿入されていたトランジスタ省略することができる。そのため、従来０．５Ｖ以上必要であったこの部分の電圧を０．１Ｖ程度にでき、出力部を０．４Ｖ以上低電圧化する事ができるという効果がある。
【発明を実施するための最良の形態】
【００１９】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る電流スイッチの一実施例を示す構成図である。なお、図２と同じ要素には同一符号を付し、説明を省略する。図１において、Ｉ１は基準電流源であり、その一端が正電源Ｖｃｃに接続される。基準電流源Ｉ１は、電流スイッチの出力電流値の基準となる定電流を出力する。
【００２０】
１はバイアス回路であり、コレクタとベースが接続されたＮＰＮトランジスタＱ５、Ｑ６、Ｑ１および抵抗Ｒ１で構成される。トランジスタＱ５のコレクタは基準電流源Ｉ１の他端に接続され、トランジスタＱ５のエミッタとトランジスタＱ６のコレクタ、トランジスタＱ６のエミッタとトランジスタＱ１のコレクタは接続される。トランジスタＱ１のエミッタと抵抗Ｒ１の一端は接続され、抵抗Ｒ１の他端は負電源Ｖｅｅに接続される。
【００２１】
２はエミッタフォロアであり、ＮＰＮトランジスタＱ７で構成される。トランジスタＱ７のベースは基準電流源Ｉ１とバイアス回路１の接続点に接続され、コレクタは正電源Ｖｃｃに接続される。トランジスタＱ７のベースがエミッタフォロア２の入力、エミッタが出力になる。
【００２２】
３は差動対回路であり、抵抗Ｒ３〜Ｒ５、ＮＰＮトランジスタＱ８〜Ｑ１０で構成される。抵抗Ｒ３、Ｒ４の一端は共通接続され、トランジスタＱ７のエミッタに接続される。抵抗Ｒ３、Ｒ４の他端は、それぞれトランジスタＱ８、Ｑ９のコレクタに接続される。このトランジスタＱ８、Ｑ９のエミッタは共通接続され、トランジスタＱ１０のコレクタに接続される。
【００２３】
抵抗Ｒ５の一端はトランジスタＱ1０のエミッタに、他端は負電源Ｖｅｅに接続される。トランジスタＱ８、Ｑ９のベースには差動入力信号ＩＮ１、ＩＮ２が入力される。また、トランジスタＱ１０のベースはトランジスタＱ１のベースに接続される。抵抗Ｒ３とトランジスタＱ８のコレクタの接続点、および抵抗Ｒ４とトランジスタＱ９のコレクタの接続点が、この差動対回路の差動出力になる。
【００２４】
４はエミッタフォロアであり、ＮＰＮトランジスタＱ１１〜Ｑ１４及び抵抗Ｒ６、Ｒ７で構成される。トランジスタＱ１１，Ｑ１２のコレクタは、正電源Ｖｃｃに接続される。トランジスタＱ１１のエミッタとトランジスタＱ１３のコレクタ、トランジスタＱ１２のエミッタとトランジスタＱ１４のコレクタは接続される。抵抗Ｒ６の一端はトランジスタＱ１３のエミッタに、他端は負電源Ｖｅｅに接続される。同様に、抵抗Ｒ７の一端はトランジスタＱ１４のエミッタに、他端は負電源Ｖｅｅに接続される。
【００２５】
トランジスタＱ１１とＱ１２のベースはこのエミッタフォロア４の入力であり、差動対回路３の差動出力が入力される。また、トランジスタＱ１３とＱ１４のベースは共にトランジスタＱ５のベースに接続される。トランジスタＱ１１のエミッタとＱ１３のコレクタの接続点、およびトランジスタＱ１２のエミッタとＱ１４のコレクタの接続点がこのエミッタフォロア４の差動出力になる。
【００２６】
５は電流スイッチ部であり、ＮＰＮトランジスタＱ３、Ｑ４および抵抗Ｒ２で構成される。トランジスタＱ３とＱ４のエミッタは共通接続され、この接続点に抵抗Ｒ２の一端が接続される。抵抗Ｒ２の他端は負電源Ｖｅｅに接続される。この電流スイッチ部５の構成は、図２の出力部からトランジスタＱ２を省き、この部分を短絡したものと同じである。
【００２７】
エミッタフォロア２、差動対回路３、エミッタフォロア４で電流スイッチドライバを構成している。この電流スイッチドライバは、差動対とエミッタフォロアで構成される通常のＥＣＬ(Emitter Coupled Logic)バッファと類似しているが、抵抗Ｒ３、Ｒ４とトランジスタＱ３、Ｑ４で構成される差動対と正電源Ｖｃｃとの間にエミッタフォロア２が挿入されている点が異なっている。
【００２８】
このような構成において、入力信号ＩＮ１を高レベル、ＩＮ２を低レベルにするとトランジスタＱ８がオン、Ｑ９がオフになり、電流ｎ１・Ｉは抵抗Ｒ３側を流れる。その結果、トランジスタＱ１１が高レベルになって、トランジスタＱ３がオンになって出力端子ＯＵＴ１から電流を吸い込む。
【００２９】
逆に、入力信号ＩＮ１を低レベル、ＩＮ２を高レベルにするとトランジスタＱ９がオン、Ｑ８がオフになり、電流ｎ１・Ｉは抵抗Ｒ４側を流れる。その結果、トランジスタＱ１２が高レベルになって、トランジスタＱ４がオンになって出力端子ＯＵＴ２から電流を吸い込む。このようにして電流スイッチを実現できる。
【００３０】
トランジスタＱ１、Ｑ５、Ｑ６のエミッタ面積を同じ面積ＳＥとし、トランジスタＱ３、Ｑ４のエミッタ面積をこのＳＥのｎ倍、トランジスタＱ７とＱ１０のエミッタ面積をＳＥのｎ１倍（ｎ１：整数）、トランジスタＱ１１〜Ｑ１４のエミッタ面積をＳＥのｎ２倍（ｎ２：整数）とする。また、抵抗Ｒ１の抵抗値をＲ１とし、抵抗Ｒ２の抵抗値をＲ１／ｎ、抵抗Ｒ５の抵抗値をＲ１の１／ｎ１倍、抵抗Ｒ６、Ｒ７の抵抗値をＲ１の１／ｎ２倍とする。
【００３１】
このように調整することにより、トランジスタＱ１、Ｑ５〜Ｑ７、Ｑ１０〜Ｑ１４、オン時のトランジスタＱ３、Ｑ４のベースエミッタ間電圧は全て等しくなる。この電圧をＶＢＥＮとすると、トランジスタＱ７のベース電位ＶＢＱ７は、
ＶＢＱ７＝３・ＶＢＥＮ＋Ｉ・Ｒ１
になる。なお、Ｉは基準電流源Ｉ１の出力電流値、Ｒ１は抵抗Ｒ１の抵抗値である。
【００３２】
このため、トランジスタＱ７のエミッタ電位はＶＢＱ７−ＶＢＥＮ＝２・ＶＢＥＮ＋Ｉ・Ｒ１になり、抵抗Ｒ３、Ｒ４とトランジスタＱ８、Ｑ９で構成される差動対の高レベル出力側も同じ２・ＶＢＥＮ＋Ｉ・Ｒ１になる。
【００３３】
この結果、電流スイッチドライバの出力（＝電流スイッチ部２の入力）の高レベル信号の電位はＶＢＥＮ＋Ｉ・Ｒ１になる。前述したように、トランジスタＱ３、Ｑ４のベースエミッタ間電圧はＶＢＥＮであり、かつ抵抗Ｒ２の抵抗値はＲ１／ｎなので、電流スイッチ部２の出力電流、すなわち出力端子ＯＵＴ１、ＯＵＴ２に流れる電流値はｎ・Ｉになる。
【００３４】
なお、トランジスタＱ１と抵抗Ｒ１、トランジスタＱ１０と抵抗Ｒ５、トランジスタＱ１３と抵抗Ｒ６、トランジスタＱ１４と抵抗Ｒ７の組は電流ミラー回路を構成している。そのため、差動対回路３とエミッタフォロア４の動作電流は、基準電流源Ｉ１の出力電流にトラッキングしている。また、ＮＰＮトランジスタを例に示したがＰＮＰトランジスタでもよい。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施例を示す構成図である。
【図２】従来の電流スイッチの構成図である。
【符号の説明】
【００３６】
１  バイアス回路
２、４  エミッタフォロア
３  差動対回路
５  電流スイッチ部
Ｑ１〜Ｑ１４  ＮＰＮトランジスタ
Ｒ１〜Ｒ７  抵抗
Ｉ１  基準電流源
【図１】
0004784210.tif 000002
【図２】
0004784210.tif 000003