(57)【特許請求の範囲】
【請求項１】
機能素子を一面に配した半導体基板、前記半導体基板の一面にあって、前記機能素子と電気的に接続して配された電極、前記半導体基板の他面から、前記電極に向かって設けられた貫通孔、前記機能素子の配された領域を除く前記半導体基板の一面、及び他面と、前記貫通孔内の側面を覆うように配された絶縁層、並びに前記半導体基板の他面側に前記絶縁層を介して配され、かつ前記貫通孔内を覆うように配された導電部、から少なくともなる半導体装置であって、
前記貫通孔内に前記導電部に沿って配された第一保護部と、前記半導体基板の他面側にあって、前記絶縁層、前記導電部、及び前記第一保護部を覆うように配された第二保護部とを少なくとも備え、前記第一保護部と前記第二保護部とで囲まれてなる間隙を、前記貫通孔内のうち、前記電極の近傍に少なくとも有することを特徴とする半導体装置。
【請求項２】
前記間隙が、前記貫通孔内全域に配されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第一保護部は電着塗料、前記第二保護部はソルダーレジストから構成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第一保護部の厚さが１μｍ以上２０μｍ以下であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
機能素子を一面に配した半導体基板、前記半導体基板の一面にあって、前記機能素子と電気的に接続して配された電極、前記半導体基板の他面から、前記電極に向かって設けられた貫通孔、前記機能素子の配された領域を除く前記半導体基板の一面、及び他面と、前記貫通孔内の側面を覆うように配された絶縁層、並びに前記半導体基板の他面側に前記絶縁層を介して配され、かつ前記貫通孔内を覆うように配された導電部、から少なくともなり、前記貫通孔内に前記導電部に沿って配された第一保護部と、前記半導体基板の他面側にあって、前記絶縁層、前記導電部、及び前記第一保護部を覆うように配された第二保護部とを少なくとも備え、前記第一保護部と前記第二保護部とで囲まれてなる間隙を、前記貫通孔内に有する半導体装置の製造方法であって、
前記第一保護部と、前記第二保護部とを個別に作製し、前記第一保護部と前記第二保護部とで囲まれた間隙を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体基板の封止構造に係り、より詳しくは、保護部による応力が緩和した封止部を備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、基板上に形成された配線や、基板上に搭載されたデバイス素子などを封止する手段としては、例えば上方に向かって開口するキャビティが形成された基板において、機能素子が配置されたキャビティを覆うように封止用樹脂シートを重ね合わせ、封止用樹脂シートを加熱して溶解することで、キャビティ内に効率よく充填し、機能素子を封止用樹脂によって封止する方法が提案されている（特許文献１）。
【０００３】
また、近年デバイス自体の小型化や高機能化を図るため、基板の一面から他面に連通してなる貫通電極が形成された貫通配線基板を用いてデバイスを積層するようにした半導体装置が提案されている。この貫通配線基板を用いた半導体基板の構造及び該基板上に形成された配線を封止する手段としては、たとえば図９及び図１０に示すように２通りが存在する。
【０００４】
図９に示す半導体装置１０１は、導電性を有する基板１０２と、基板１０２の一面から他面に連通して形成された貫通孔１０２ａと、該貫通孔１０２ａ内に露呈するようにして前記基板１０２の一面に配された電極１０４と、該貫通孔１０２ａ内に一面に開口する凹状の空間１０９を残すように、その内壁面に絶縁層１０３を介して金属等の導電性を有する部材を被覆した貫通電極１０８と、前記基板１０２上に絶縁層１０３を介して配された導電部１０５と、該導電部１０５を覆うように配された絶縁性の保護部１０６とにより構成され、必要に応じ保護部１０６に導電部１０５が露呈する開口部１０６ａを形成してバンプαを設けるようにしたものである。
【０００５】
一方、図１０に示す半導体装置１１１は、導電性を有する基板１１２と、基板１１２の一面から他面に連通して形成された貫通孔１１２ａと、該貫通孔１１２ａ内に露呈するようにして前記基板１１２の一面に配された電極１１４と、該貫通孔１１２ａ内に一面に開口する凹状の空間を残すように、その内壁面に絶縁層１１３を介して金属等の導電性を有する部材を被覆した貫通電極１１８と、前記基板１１２上に絶縁層１１３を介して配された導電部１１５と、該導電部１１５を覆い、かつ前記貫通孔内を完全に充填するように配された絶縁性の保護部１１６とにより構成され、必要に応じ保護部１１６に導電部１１５が露呈する開口部１１６ａを形成してバンプαを設けるようにしたものである。
【０００６】
しかしながら、上記特許文献１に記載の技術は、表面に段差を有しているボイド（隙間）が発生し易いという問題がある。また、上記特許文献１に記載の技術では、封止用樹脂を溶解するために高温で加熱する必要があり、デバイス素子が高温にさらされて電気的な支障を生じる虞があるため望ましくない。しかも、貫通孔内に空間を残すように形成された貫通電極を有する半導体装置において、導電部を覆うために上記特許文献１に記載の技術をそのまま適用することはできない。
また、一般的に絶縁性の保護部には、環境試験に対して高い信頼性を有するポリイミド系等のソルダーレジストを使用することが多い。しかしながら、ポリイミド系のソルダーレジストは硬化温度が摂氏２００℃以上ときわめて高く、貫通孔内に大きなボイドなどが発生すると保護部の貫通孔部分が破裂するなど、高い信頼性を実現することが困難である。そのため、高温熱処理を必要とする構造は、図９に示すような構造が最適である。しかしながら、耐熱性の低い、例えばプロセス温度１８０℃以下での温度耐性しかない機能素子を加工する際には高い温度での保護部の硬化は困難である。そこで低温硬度が可能なエポキシ系、アクリル系などのレジストを塗布すると、レジストの湿度に対する信頼性がポリイミド系のソルダーレジストよりも劣る傾向にある。また、孔径１００μｍ以下の貫通孔に適用させる場合、保護部が極めて薄くなることから、高温高湿試験などでは容易に水分が金属配線まで達し、導電部に酸化が生じてしまうなど高い信頼性を実現することは困難であった。
【０００７】
一方で、図１０に示すような樹脂を貫通孔内に完全に充填する形状であると、急激もしくは大きな温度変化が生じると保護部の膨張によって貫通孔に内部応力が生じやすい。この内部応力によって例えば貫通孔内に充填された保護部にボイド若しくはクラックが発生する虞があった。また、電極と導電部との間で剥離が生じるなどの現象が確認されており、配線の断線、抵抗値の上昇などの諸問題が生じる虞があった。それゆえ、導電部における高い信頼性を実現することが困難であった。
更に、図１０の構造で保護部として貫通孔内の応力を抑えるためにシリコーン樹脂などのヤング率の小さなレジストを用いると、レジストの硬度が小さい故に、温度変化による貫通孔内の応力は緩和されるが、貫通孔外では十分に導電部及び絶縁層との密着性が得られず、外部衝撃や温度変化によって保護部の剥離や、表面に傷が生じる等の虞があり、高い信頼性を実現することが困難であった。
【特許文献１】特開平８−４５９７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記事情に鑑みてなされたものであって、半導体基板の他面に向けて開口部を有する貫通孔を備え、この貫通孔内に配した保護部の膨張等に起因する応力によって引き起こされる電極と導電部との剥離等を抑制し、両者間の接続信頼性の向上した半導体装置を提供することを第一の目的とする。
【０００９】
本発明は、半導体基板の他面に向けて開口部を有する貫通孔を備えた半導体装置の製造において、この貫通孔内に配した保護部の膨張等に起因する応力を低減することで、電極と導電部との剥離等を抑制し、両者間の接続信頼性の向上が図れる半導体装置の製造方法を提供することを第二の目的とする。
【課題を解決するための手段】
【００１０】
本発明の請求項１に係る半導体装置は、機能素子を一面に配した半導体基板、前記半導体基板の一面にあって、前記機能素子と電気的に接続して配された電極、前記半導体基板の他面から、前記電極に向かって設けられた貫通孔、前記機能素子の配された領域を除く前記半導体基板の一面、及び他面と、前記貫通孔内の側面を覆うように配された絶縁層、並びに前記半導体基板の他面側に前記絶縁層を介して配され、かつ前記貫通孔内を覆うように配された導電部、から少なくともなる半導体装置であって、前記貫通孔内に前記導電部に沿って配された第一保護部と、前記半導体基板の他面側にあって、前記絶縁層、前記導電部、及び前記第一保護部を覆うように配された第二保護部とを少なくとも備え、前記第一保護部と前記第二保護部とで囲まれてなる間隙を、前記貫通孔内のうち、前記電極の近傍に少なくとも有することを特徴とする。
【００１１】
本発明の請求項２に係る半導体装置は、請求項１において、前記間隙が、前記貫通孔内全域に配されていることを特徴とする。
【００１２】
本発明の請求項３に係る半導体装置は、請求項２において、前記第一保護部は電着塗料、前記第二保護部はソルダーレジストから構成されていることを特徴とする。
【００１３】
本発明の請求項４に係る半導体装置は、請求項３において、前記第一保護部の厚さが１μｍ以上２０μｍ以下であることを特徴とする。
【００１４】
本発明の請求項５に係る半導体装置の製造方法は、機能素子を一面に配した半導体基板、前記半導体基板の一面にあって、前記機能素子と電気的に接続して配された電極、前記半導体基板の他面から、前記電極に向かって設けられた貫通孔、前記機能素子の配された領域を除く前記半導体基板の一面、及び他面と、前記貫通孔内の側面を覆うように配された絶縁層、並びに前記半導体基板の他面側に前記絶縁層を介して配され、かつ前記貫通孔内を覆うように配された導電部、から少なくともなり、前記貫通孔内に前記導電部に沿って配された第一保護部と、前記半導体基板の他面側にあって、前記絶縁層、前記導電部、及び前記第一保護部を覆うように配された第二保護部とを少なくとも備え、前記第一保護部と前記第二保護部とで囲まれてなる間隙を、前記貫通孔内に有する半導体装置の製造方法であって、前記第一保護部と、前記第二保護部とを個別に作製し、前記第一保護部と前記第二保護部とで囲まれた間隙を形成することを特徴とする。
【発明の効果】
【００１５】
本発明の半導体装置は、半導体基板の一面に機能素子及びこの機能素子と電気的に接続された電極を備える。また、半導体基板の他面からこの電極に向けて貫通孔が形成されている。この貫通孔内の側面、及び半導体基板は絶縁層で覆われており、この絶縁層を介して半導体基板の少なくとも他面、貫通孔内側面、及び貫通孔内に露呈している電極の一面に、導電部が連続して配されている。更に貫通孔内は、第一保護部がその内壁面に導電部を介して配されている。また、半導体基板の他面側には、導電部、絶縁層、第一保護部を覆うように第二保護部が配されている。貫通孔内のうち、少なくとも電極近傍には、この第一保護部と第二保護部とで囲まれて成る間隙が配されている。
この構成により、外部からの熱や、電気が流れることで生じた熱、又は湿度等が加わった際に生じる第一保護部の膨張は、電極近傍に設けた間隙の方向に誘導される。そのため、第一保護部の膨張に起因した応力は間隙方向に積極的に作用し、その反対方向である導電部と電極とが接する方向へ作用する応力は低減される。よって、導電部、及び導電部を介して電極に加わる応力は抑制され、ひいては導電部と電極との界面に作用する応力も低減される。したがって、電極と導電部との剥離の発生を防止できるので、両者間の接続信頼性の向上を図った半導体装置を提供することが可能となる。
【００１６】
本発明の半導体装置の製造方法は、貫通孔内に導電部を介して、第一保護部を形成した後、第二保護部を形成する。
この構成により、第一保護部と第二保護部とを個別に作製するので、第一保護部と第二保護部とで囲まれて成る間隙を、貫通孔内のうち、少なくとも電極近傍に作製することができる。すなわち、第一保護部と第二保護部とを個別に作製することで、貫通孔内に形成する間隙の大きさや形状を、適用する半導体デバイスに応じて、高い設計自由度で形成することができる。第一保護部の膨張に起因した応力をより積極的に低減する場合には、貫通孔内全域に間隙を形成することができ、また、同時に貫通孔内に密着性が必要な場合には、電極近傍に間隙を配し、残りの貫通孔内をソルダーレジスト等で充填することができる。更に、第一保護部と第二保護部とを個別に作製することで、両者を異なった材料より構成することができる。この場合、第一保護部に、熱や湿度等に対して安定な材料を用いることで、第一保護部の膨張に起因した応力の発生をより低減した半導体装置を得ることができる。したがって、第一保護部の膨張により生じる応力が、導電部、及び導電部を介して電極に加わるのを抑制できる。そのため、導電部と電極との界面に生じる応力も低減され、導電部と電極との剥離の発生を防止できる構成とした半導体装置の製造方法がもたらされる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の第一実施形態に関して、図面を参照して詳細に説明する。
図１（ａ）は、本発明の半導体装置の第一実施形態を模式的に示す断面図である。
本発明の第一実施形態に係る半導体装置１０Ａは、半導体基板１２の一面に機能素子１１を配し、この機能素子１１の少なくとも一部が露呈するように、絶縁層１３が半導体基板１２を覆うように配されている。また、この機能素子１１と電気的に接続されるように電極１４が半導体基板１２の一面に配され、この電極１４に向かって半導体基板１２の他面から貫通孔１２ａが形成されている。更に、この貫通孔１２ａ内壁と電極１４、及び半導体基板１２の他面の少なくとも一部を覆うように、連続的に導電部１５が配されている。貫通孔１２ａ内部には間隙１６ａを備えるように導電部１５を介して第一保護部１６が配され、半導体基板２の他面側には、絶縁層１３又は導電部１５を介して第二保護部１７が配されている。また、間隙１６ａは、貫通孔１２ａ内で第一保護部１６と第二保護部１７とで覆われ、閉じた空間となっている。
以下、それぞれについて説明する。
【００１８】
機能素子１１は、たとえばＩＣチップや光学素子、またはマイクロリレー、マイクロスイッチ、圧力センサ、ＤＮＡチップ、ＭＥＭＳデバイス、マイクロ燃料電池といったものが挙げられる。また、後述の第一保護部１６に低温硬化が可能なものを用いる場合は、耐熱性の低い、例えばプロセス温度１８０℃以下である機能素子１１を用いることが可能である。
【００１９】
半導体基板１２は、たとえば厚みが数百μｍ程度をしたシリコーンやガリウム砒素、ガラス、セラミック、ゲルマニウム等が用いられる。
この半導体基板１２には、一面から他面へ連通するように形成された中空部からなる貫通孔１２ａが形成されている。また、半導体基板１２には、一面及び他面に加えて前記貫通孔内１２ａの内壁面に絶縁層１３が形成されている。貫通孔１２ａはたとえば２０〜１００μｍφの口径で、５０〜２５０μｍの深さを有する微細孔であり、その内部に空間を残すように絶縁層１３を介して内壁面に導電材料を被覆することにより、配線として用いられる貫通電極１８が形成されている。なお、図示例では、半導体基板１２上に２つだけ貫通孔１２ａが形成されているが、半導体基板１２上に形成される貫通孔１２ａの数は特に限定されるものではない。
【００２０】
絶縁層１３は、たとえばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の液状樹脂等からなる。またその厚さは、所要の絶縁性を具備可能な厚さに設定でき例えば０．１〜３μｍである。
【００２１】
電極１４は、機能素子１１及び導電部１５と電気的に接続され、Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等が用いられる。これらは、Ｉ／Ｏパッドとして用いられる。また、貫通孔２ａに露呈し、導電部と電気的に接続することで貫通電極を形成している。
【００２２】
配線部１９は、機能素子１１と電極１４とを電気的に接続するもので、導電性に優れる材料が好ましい。このような材料としては、例えば、ＡｌやＣｕ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ等が挙げられる。
【００２３】
導電部１５は、半導体基板１２の他面の少なくとも一部と、貫通孔１２ａの内壁に、絶縁層１３を介して連続的に配された配線層であり、電極１４と電気的に接続されている。この導電部１５の材料としては、たとえばＣｕやＡｌ、Ｎｉ、Ａｕといった導電性に優れた金属材料を用いることができ、その厚さは、たとえば０．５〜２０μｍである。
また、導電部１５は、二種類以上の金属材料からなる多層構造、あるいは材料の異なる膜を積層した構造であってもよい。この場合、外側の層には、電極１４をなす材質との密着性に優れるチタン等の材料や、導電部１５と、電極１４又は半導体基板１２との間で元素移動（拡散）が生じるのを防止できる金属材料（バリアメタル）を配し、内側の層には、導電性の高い銅などの金属を配した構成とすることが好ましい。
【００２４】
さらに、導電部１５と貫通孔１２ａ（もしくは絶縁層１３）との間、又は導電部１５と第一保護部１６との間に、たとえば応力緩和作用のある材料や元素移動を防止するバリアメタル、又は密着性に優れた材料等を配した多層構造の中間層を設けた構造としてもよい。たとえば、導電部１５がＣｕからなる場合、バリアメタルとしてＴａＮ、Ｔａ、Ｗ、ＷＮ、ＴｉＮ、ＴｉＳｉＮ等が挙げられ、それぞれ密着性に優れている。また、それら以外にも、Ｃｒ、ＴｉＷ等が、密着性が高いバリアメタルとして挙げられる。
【００２５】
第一保護部１６は、貫通孔１２ａ内に配される絶縁性の封止部であり、電着塗料により形成される。かかる電着塗料は、樹脂、顔料、及び硬化剤等から合成するものであって、用いる樹脂としては、例えばエポキシ樹脂、ポリイミド樹脂、アクリル系樹脂等が挙げられる。また、顔料としては例えば、硫酸バリウム、タルク、炭酸カルシウム、炭酸バリウム、シリカ、チタン、アルミナ、マイカ、等が挙げられる。これらを単独、あるいは２種類以上を組み合わせて使用することができる。硬化剤としては特に限定されるものではないが、例えば、コハク酸、アジピン酸、サリチル酸、セバチン酸等の有機酸が挙げられる。電着塗料により作製することで、導電部１５に沿って正確な厚さでこの第一保護部１６を形成することができる。
第一保護部１６の厚さは、製造プロセス温度による膨張によって間隙１６aが塞がらないように２０μｍ以下とするのが好ましい。
第一保護部１６を薄くすることで、高温や温度変化、湿度変化などによって生じる貫通孔１２ａ内の内部応力の発生を最小限に抑えることができる。
【００２６】
間隙１６ａは、貫通孔１２ａ内において、第一保護部１６と第二保護部１７とに囲まれてなる閉じた空間であり、高温や湿度変化等によって生じる第一保護部１６の膨張に起因した応力を緩和する働きを持つ。この間隙１６ａを少なくとも電極近傍に有することで、第一保護部１６の膨張等に起因した応力がこの間隙１６ａ方向に積極的に作用し、電極１４と導電部１５とが接する方向に加わる応力を緩和することができる。よって、導電部１５、電極１４、及び導電部１５と電極１４の界面、に加わる応力が抑制でき、導電部１５と電極１４の剥離を抑制することができる。
また、この間隙１６ａを有する半導体装置は、製造プロセスにおいて１８０℃以上の高温に長時間さらされることがないため、従来で生じた、このような間隙１６ａによる第一保護部１６あるいは第二保護部１７の破裂は生じない。
【００２７】
第二保護部１７は、半導体基板１２の他面側に配される絶縁性の封止部であり、はんだバンプ作製等にプロセス耐性のあるソルダーレジストによって形成される。また導電部１５の保護や間隙１６a及び貫通電極１８へ水分等が侵入しないように、導電部１５や絶縁層１３と密着性の高いものを用いるのが好ましい。水分が樹脂を通過し、導電部１５の酸化や腐食を防ぐためである。このような材料としては、例えばエポキシ樹脂やポリイミド樹脂等が挙げられる。この第二保護部１７の厚さは、十分な密着性や密閉性を有するように２０〜５０μｍとするのが好ましい。
【００２８】
本実施形態の半導体装置１０Ａは、第一保護部１６を電着塗料から構成され、第二保護部１７はソルダーレジストから構成されている。そのため、第一保護部１６と第二保護部１７を異なる樹脂で作製することができる。この場合、第一保護部１６を形成する樹脂が、第二保護部１７を形成する樹脂よりも熱や湿度等による影響が小さい樹脂で形成することが好ましい。第一保護部１６に起因した内部応力を、より抑制することができる。
【００２９】
本実施形態の半導体装置には、必要に応じて、第二保護部１７に導電部１５が露呈するように開口部１７ａを形成し、導電部１５と電気的に接続されるはんだバンプαを設けるようにしてもよい。これにより、外部基板との接続が可能となる。はんだバンプαに関しては、用いるはんだ合金は、例えば鉛フリーのはんだ合金を用いる場合は、ＳｎＡｇ３．０Ｃｕ０．５あるいはＳｎＡｇ３．５Ｃｕ０．７を用いるのが好ましく、より好ましくはＳｎＡｇ３．０Ｃｕ０．５である。また、はんだバンプαの大きさや形成する間隔に関しては、適宜調節して作製することができ、例えばその大きさは３０〜５００μｍ、間隔に関しては、１００〜４００μｍが好ましい。
【００３０】
次に、本発明の第一実施形態に係る半導体装置の製造方法について、図面を参照して説明する。
図３〜図６は、その製造工程の一例を順次示す模式的な工程図である。
まず、図３（ａ）に示すように、機能素子１１を一面に備えた半導体基板１２の所定の位置に、一面から他面へ連通し、２０〜１００μｍの口径を有する貫通孔１２ａが形成され、かつ半導体基板１２の一面及び他面に加え、前記貫通孔１２ａの内壁面に絶縁層１３が形成されている半導体基板１２を用意する。貫通孔１２ａに関しては、公知の方法を用いて形成されるが、例えばシリコーンの深堀エッチング装置（ＤｅｅｐＲＩＥ）等を用いて形成することができる。
絶縁層１３の形成方法としては、半導体基板１２の表層部を絶縁化処理することにより形成され、その厚さは、例えば０．１〜３μｍ程度である。また、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等の液状樹脂を塗布することにより形成するようにしてもよい。この場合、絶縁層１３は、例えばスピンコート法、キャスティング法、ディスペンス法等により塗布することで形成できる。絶縁層１３に使われる材料が感光性をもつ場合は、フォトリソグラフィ技術を利用してパターニングすることにより形成することもできる。
【００３１】
次に、図３（ａ）に示すように、貫通孔１２ａ内に露呈し、かつ機能素子１１と電気的に接続した電極１４を半導体基板１２の一面に配すると共に、電極１４と機能素子１１とを接続する配線部１９を設け、図３（ｂ）に示すように、半導体基板１２の他面側に絶縁層１３を介して配線としての導電部１５、及び前記貫通孔１２ａの内壁面に絶縁層１３を介しその内部に空間を残すように、配線としての貫通電極１８を連続して形成する。この導電部１５の形成方法としては、例えば、スパッタや蒸着などにより形成することができる。また、前記方法によって形成された導電部１５にめっきを施せば、より厚さを持った導電部１５を形成することができ、仮に、金属表層に酸化が生じたとしても抵抗値の上昇を抑えられるなどの効果が期待される。
このように空間を残すようにした貫通電極１８を導電部１５と共に形成することができ、貫通孔１２ａ内を導電部で完全に充填する場合に比べて配線形成時間を短縮することができる。
【００３２】
次いで、第一保護部１６を電着塗料により塗布することで形成する。
まず、図４（ａ）に示すように、半導体基板１２の他面側に第一レジスト５１を回転塗布法、印刷法、またはラミネート法等により形成する。第一レジストに関しては、感光性のものを用いるのが好ましく、その材料としては例えば、ポリイミド系、エポキシ系、シリコーン系樹脂等が挙げられる。
【００３３】
次に、図４（ｂ）に示すように、貫通孔１２ａが開口するよう、フォトリソグラフィにより第一レジストに第一開口部５１ａを形成する。
【００３４】
次に、図５（ａ）に示すように、真空チャンバ８０内のステージ（図示せず）に、純水等の入ったバス８１に浸漬させた半導体基板１２を設置すると共に真空引きを行って、１００Ｐａ〜５０００Ｐａ程度まで減圧し、図５（ｂ）に示すように、貫通孔１２ａ内の気泡等を取り除き、水等を完全に充填しておく。この工程により、貫通孔１２ａ内に残留した気泡等により、電着塗料の付着の阻害を抑制することができる。
【００３５】
次に、図６（ａ）に示すように、電着塗料の入ったバス８２に浸漬させて、間隙１６ａが貫通孔１２ａ内に残るように、導電部１５を介して第一保護部１６を電着塗装により形成する。
電着塗料を用いることで、例えば孔径１００μｍ以下の微細孔内部においても、導電部１５に沿って精確な樹脂厚で第一保護部１６を形成することが可能となる。第一保護部１６の厚さは、２０μｍ以下が好ましい。
【００３６】
その後、図６（ｃ）に示すように、第一レジスト５１をフォトリソグラフィ等により除去する。
【００３７】
次に、導電部１５のパターニングを行う。
まず、図７（ａ）に示すように、導電部１５を介して感光性の第二レジスト５２を形成する。第二レジスト５２が間隙１６ａ内に充填されることを抑制するため、第二レジスト５２には液状又はフィルム状のものを用い、それぞれスピンコート又は、大気圧下でラミネートすることが好ましい。このような第二レジスト５２の材料としては、例えば、エポキシ系、アクリル系樹脂等が挙げられる。
【００３８】
次に、図７（ｂ）に示すように、第二レジスト５２に第二開口部５２ａをフォトリソグラフィにより形成する。
【００３９】
次に、図７（ｃ）に示すように、第二開口部５２ａに露呈した導電部１５をエッチングする。このエッチング方法に関しては、導電部１５を構成する物質の性質に応じて適宜選択して行えばよい。
【００４０】
次に、図７（ｄ）に示すように、例えばフォトリソグラフィにより第二レジスト５２を除去する。
但し、例えば導電部１５の配線となる部分のみをフォトリソグラフィーを用いパターニングし、めっきによって予め成長させておく場合、必ずしもエッチングをするときに第二レジスト５２を形成する必要はない。
【００４１】
次いで、第二保護部１７を形成する。
まず、図８（ａ）に示すように、感光性を有するソルダーレジストとしての第二保護部１７を、例えば回転塗布法、印刷法またはラミネート法等により半導体基板１２の他面側に、導電部１５又は絶縁層１３を介して形成する。
【００４２】
次に、図８（ｂ）に示すように、導電部１５の少なくとも一部が露呈するように、第二絶縁層１７に第二開口部１７ａをフォトリソグラフィによって作製する。
以上で、第一実施形態の半導体装置１０Ａを作製することができる。
【００４３】
これにより、第一保護部１６と第二保護部１７とを個別に作製するので、貫通孔１２ａ内の電極１４側に間隙１６ａを残して作製することが可能となる。そのため、電極１４近傍における、第一保護部１６に起因した応力の発生を抑制することができ、電極１４と導電部１５との剥離を抑え、接続信頼性の向上した半導体装置１０Ａを得ることができる。また、この間隙１６ａを覆う第二保護部１７はソルダーレジストにより形成されているため、間隙１６ａへの水分等の浸入を抑制することができる。そのため、水分等が貫通孔１２ａ内に浸入しがたく、導電部１５の酸化や腐食を抑制することができる。また、この第二保護部１７は、液状のレジストを使用してスピンコートにより塗布、又は大気圧下でフィルム状のレジストをラミネートすることで、貫通孔１２ａ内に第二保護部１７を形成する樹脂が完全に充填されることを抑制することができる。また、第一保護部１６と第二保護部１７とを異なる樹脂で作製することができるので、第一保護部１６を形成する樹脂を、熱や湿度に対して膨張の起こりにくい材料を用いることで、第一保護部１６に起因する内部応力の発生を、より抑制することが可能となる。
【００４４】
また、第二保護部１７に形成された開口部１７ａに、導電部１５と電気的に接続されるはんだバンプαを形成しても良い。はんだバンプαの作製方法に関しては、公知の方法を用いて行うことができる。
【００４５】
本発明の第一実施形態の応用例として、図１（ｂ）に示すように、第一保護部１６を貫通孔１２a内部だけではなく、半導体基板１２の他面側にまで連続して配してもよい。
半導体基板１２の他面側に配する導電部１５は第一保護部１６と接することになるので、第一保護部１６の熱や湿度による膨張が、導電部１５に及ぼす影響を小さくすることができるため、半導体装置の接続信頼性の向上を図ることができる。
【００４６】
このように、第一保護部１６が貫通孔１２a内部から半導体基板１２の他面側にまで連続して配している半導体装置１０Ｂにおいて、その製造方法は以下の通りである。まず、第一実施形態と同様に、機能素子を一面に配した半導体基板に貫通孔を形成し、絶縁層、及び電極を設ける。次いで、配線部、及び導電部を第一実施形態と同様に作製した後、第一レジストを同様に形成する。次に、第一保護部が、貫通孔内の導電部、及び半導体基板の他面上に配する導電部に積層されるように、第一レジストに開口部を設ける。次いで、第一実施形態と同様に、第一保護部を電着塗装により導電部を介して形成する。その後、第一実施形態と同様に、導電部のパターニングを行い、第二保護部の形成、パターニングを行う。ここで、第二保護部の開口部に露呈した第一保護部をドライプロセスによりエッチングすることで、本応用例の半導体装置が得られる。
【００４７】
また、図２（ａ）は、本発明の第二実施形態に係る半導体装置２０Ａの模式図である。
本発明の第三実施形態に係る半導体装置２０Ａは、半導体基板２２の一面に機能素子２１を配し、この機能素子２１の少なくとも一部が露呈するように、絶縁層２３が半導体基板２２を覆うように配されている。また、この機能素子２１と電気的に接続されるように電極２４が半導体基板２２の一面に配され、この電極２４に向かって半導体基板２２の他面から貫通孔２２ａが形成されている。更に、この貫通孔２２ａ内壁と電極２４、及び半導体基板２２の他面の少なくとも一部を覆うように、連続的に導電部２５が配されている。貫通孔２２ａ内部には間隙２６ａを備えるように導電部２５を介して第一保護部２６が配され、半導体基板２２の他面側には、絶縁層２３及び導電部２５を介して第二保護部２７が配されている。また、間隙２６ａは、第一保護部２６と第二保護部２７とで覆われ、閉じた空間となっている。本発明の第二実施形態に係る半導体装置２０Ａにおいては、間隙２６ａが電極２４近くに配されるように、第二保護部２７が貫通孔２２a内にまで充填して配されている。
【００４８】
この構成により、間隙２６ａは電極２４近傍に配されているので、貫通孔内２２ａの第一保護部２６に起因する応力を低減することができるため、電極２４と導電部２５との剥離を抑制することができる。また、第二保護部２７に加わる応力も抑制できるため、この第二保護部２７の剥離等を減少させることができる。そのため、第二保護部２７と導電部２５や絶縁層２３との密着性を保つことができる。よって、接続信頼性の向上した半導体装置２０Ａを得ることができる。また、第二保護部２７は間隙２６ａを残して貫通孔２２ａ内部にまで充填されていることから、密着性、密閉性に優れており、水分等の浸入による導電部２５の酸化や腐食をより抑制することが可能となる。そのため、高湿試験等において、より接続信頼性の向上した半導体装置２０Ａを得ることができる。
【００４９】
また、間隙２６ａは、貫通孔２２ａ内の電極２４近傍に少なくとも配していれば、貫通孔２２ａ内における間隙２６ａの形状は特に限定されるものではなく、例えば、貫通孔２２ａ内壁の第一保護部２６に沿って配してあっても良い。
【００５０】
また、本実施形態の半導体装置にも、必要に応じて、第二保護部２７に導電部２５が露呈するように開口部２７ａを形成し、導電部２５と電気的に接続されるはんだバンプαを設けるようにしてもよい。これにより、外部基板との接続が可能となる。はんだバンプαに関しては、第一実施形態と同様である。
【００５１】
このように第二保護部２７が貫通孔２２ａ内に充填される構造を有する半導体装置２０Ａの製造方法は、第二保護部２７の形成方法を真空ラミネーターにより作製し、残りの工程は第一実施形態と同様に作製することができる。
これにより、貫通孔２２ａ内の電極２４近傍に間隙２６ａを配して、第二保護層２７を充填することができる。
【００５２】
本第二実施形態の半導体装置２０Ａの製造方法においても、第一保護部２６と第二保護部２７とを個別に作製するので、貫通孔２２ａ内の電極２４近傍に間隙２６ａを配することが可能となる。そのため、電極２４近傍における、第一保護部２６に起因した応力の発生を抑制することができ、ひいては電極２４と導電部２５との剥離を抑え、接続信頼性の向上した半導体装置２０Ａを得ることができる。また、この間隙２６ａを覆う第二保護部２７はソルダーレジストにより形成されているため、間隙２６ａへの水分等の浸入を抑制することができる。また、第二保護部２７が貫通孔２２ａの途中まで充填されているため、水分等が貫通孔２２ａ内に浸入しがたく、導電部２５の酸化や腐食をより抑制することができる。更に、第一保護部２６と第二保護部２７とを異なる樹脂で作製することができるので、第一保護部２６を形成する樹脂を、熱や湿度に対して膨張の起こりにくい材料を用いることで、第一保護部２６に起因する内部応力の発生を、より抑制することが可能となる。
【００５３】
図２（ｂ）は本発明の第二実施形態に係る半導体装置の応用例である。本応用例における半導体装置２０Ｂにおいては、貫通孔２２ａ内に充填された第一保護部２６が、半導体基板２２の他面側にまで、導電部２５を介して配している。
この構成により、半導体基板２２の他面側に配する導電部２５は第一保護部２６と接することになるので、第一保護部２６の熱や湿度による膨張が、半導体基板２２の他面側に配した導電部２５に及ぼす影響を小さくすることができるため、半導体装置の接続信頼性の向上を図ることができる。また、第二保護部２７が貫通孔２２ａ内にも間隙２６ａを残して充填されているため、密着性、密閉性に優れており、水分等の浸入による導電部２５の酸化や腐食をより抑制することが可能となる。そのため、高湿試験等において、より接続信頼性の向上した半導体装置２０Ｂを得ることができる。
【００５４】
また、本実施形態の半導体装置２０Ｂにおいても、必要に応じて、第二保護部２７に導電部２５が露呈するように開口部２７ａを形成し、導電部２５と電気的に接続されるはんだバンプαを設けるようにしてもよい。これにより、外部基板との接続が可能となる。はんだバンプαに関しては、第一実施形態と同様である。
【００５５】
このように、第二実施形態の応用例における半導体装置２０Ｂの製造方法は、第二保護部の形成工程に関しては、第二実施形態の作製工程と、残りの工程に関しては、第一実施形態の半導体装置の応用例と同様である。
【００５６】
これにより、第一保護部２６と第二保護部２７とを個別に作製するので、貫通孔２２ａ内の電極２４側に間隙２６ａを残して作製することが可能となる。そのため、電極２４近傍における、第一保護部２６に起因した応力の発生を、該間隙２６ａが抑制することができ、ひいては電極２４と導電部２５との剥離を抑え、接続信頼性の向上した半導体装置２０Ｂを得ることができる。また、この間隙２６ａを覆う第二保護部２７はソルダーレジストにより形成されているため、間隙２６ａへの水分等の浸入を抑制することができる。また、第二保護部２７は貫通孔２２ａ内に充填されているため、水分等が貫通孔２２ａ内に浸入しがたく、導電部２５の酸化や腐食をより抑制することができる。
【産業上の利用可能性】
【００５７】
本発明は、半導体基板の封止構造の改良に関するもので、デバイス自体の小型化や高機能化を図ることが要求される半導体デバイスやＭＥＭＳ素子等のデバイス素子を備えたパッケージ等に適用できる。
【図面の簡単な説明】
【００５８】
【図１】本発明の第一実施形態に係る半導体装置を模式的に示した図である。
【図２】本発明の第二実施形態に係る半導体装置を模式的に示した図である。
【図３】本発明の第一実施形態に係る半導体装置の第一製造工程を模式的に示した図である。
【図４】本発明の第一実施形態に係る半導体装置の第二製造工程を模式的に示した図である。
【図５】本発明の第一実施形態に係る半導体装置の第三製造工程を模式的に示した図である。
【図６】本発明の第一実施形態に係る半導体装置の第四製造工程を模式的に示した図である。
【図７】本発明の第一実施形態に係る半導体装置の第五製造工程を模式的に示した図である。
【図８】本発明の第一実施形態に係る半導体装置の第六製造工程を模式的に示した図である。
【図９】従来の半導体装置を模式的に示した図である。
【図１０】従来の半導体装置を模式的に示した図である。
【符号の説明】
【００５９】
１１、２１  機能素子、１２、２２  半導体基板、１２ａ、２２ａ  貫通孔、１３、２３  絶縁層、１４、２４  電極、１５、２５  導電部、１６、２６  第一保護部、１６ａ、２６ａ  間隙、１７、２７  第二保護部、１７ａ、２７ａ  開口部、１８、２８  貫通電極、１９、２９  配線部、１０Ａ  第一実施形態に係る半導体装置、１０Ｂ  第一実施形態の半導体装置に係る応用例、２０Ａ  第二実施形態に係る半導体装置、２０Ｂ第二実施形態の半導体装置に係る応用例、５１  第一レジスト、５１ａ  第一開口部、５２  第二レジスト、５２ａ  第二開口部、８０  真空チャンバ、８１  純水等の入ったバス、８２  電着塗料の入ったバス、α  はんだバンプ。
【図１】
0004794527.tif 000002
【図２】
0004794527.tif 000003
【図３】
0004794527.tif 000004
【図４】
0004794527.tif 000005
【図５】
0004794527.tif 000006
【図６】
0004794527.tif 000007
【図７】
0004794527.tif 000008
【図８】
0004794527.tif 000009
【図９】
0004794527.tif 000010
【図１０】
0004794527.tif 000011