(57)【特許請求の範囲】
【請求項１】
第１電極、強誘電体、及び第２電極を含む強誘電体キャパシタを備えた強誘電体メモリの製造方法において、
前記強誘電体キャパシタを形成する工程と、
第１絶縁層を形成する工程と、
前記第１絶縁層に第１開口部を形成し、前記第２電極を露出させる工程と、
前記第１開口部の内部に、前記第２電極に電気的に接続される導電部を形成する工程と、
前記導電部及び前記第１絶縁層を覆うように第１拡散防止層を形成する工程と、
前記第１拡散防止層に第２開口部を形成し、前記導電部を露出させる工程と、
前記導電部に電気的に接続される金属配線を形成する工程と、
前記金属配線を覆うように第２拡散防止層を形成する工程と、
前記第２拡散防止層及び前記金属配線を覆うように第２絶縁膜を形成する工程と、
を含むことを特徴とする強誘電体メモリの製造方法。
【請求項２】
前記導電部に電気的に接続される金属配線を形成する工程は、
金属層を形成する工程と、
前記金属層をパターニングする工程と、
を含み、
前記金属層をパターニングする工程において、
前記金属層をエッチングする工程と、
前記第１拡散防止層をエッチングする工程と、
前記第１絶縁層をエッチングする工程と、
を含むことを特徴とする請求項１に記載の強誘電体メモリの製造方法。
【請求項３】
前記導電部に電気的に接続される金属配線を形成する工程において、前記金属配線と前記第１絶縁層との間に前記第１拡散防止層が配置されることを特徴とする請求項１または２に記載の強誘電体メモリの製造方法。
【請求項４】
第１電極、強誘電体、及び第２電極を含む強誘電体キャパシタと、
前記第２電極と電気的に接続される導電部と、
前記強誘電体キャパシタ及び前記導電部の周囲に配置される第１絶縁層と、
前記導電部と電気的に接続される金属配線と、
前記金属配線と前記第１絶縁層との間に配置される第１拡散防止層と、
前記金属配線を覆う第２拡散防止層と、
前記第２拡散防止層及び前記金属配線を覆う第２絶縁膜と、
を含み、
前記第１拡散防止層の開口部で前記導電部と前記金属配線が電気的に接続されることを特徴とする強誘電体メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体メモリ、及び強誘電体メモリの製造方法に関する。
【背景技術】
【０００２】
強誘電体メモリとして、例えば１Ｔ１Ｃ型と呼ばれるものでは、強誘電体キャパシタと、この強誘電体キャパシタを動作させるための駆動トランジスタとが備えられている。
ところで、一般に強誘電体キャパシタを製造する工程においては、強誘電体層の劣化防止が重要な課題となっている。すなわち、強誘電体キャパシタの製造工程では、強誘電体層を形成した後、層間絶縁膜の形成やドライエッチングなどの工程の際、水素雰囲気（還元雰囲気）下に曝されることがある。このように強誘電体層が還元雰囲気、例えば水素（Ｈ２）や水（Ｈ２Ｏ）等に曝されると、強誘電体層は一般に金属酸化物からなるため、強誘電体層を構成する酸素が還元されてしまい、強誘電体キャパシタの電気特性が著しく低下してしまう。
【０００３】
そこで、従来では水素ダメージの防止策として、強誘電体キャパシタの周辺を水素バリア膜（ＳｉＮやＡｌ２Ｏ３など）で覆っている。例えば、前記強誘電体キャパシタを覆っている第１層間絶縁膜上に水素バリア膜を設け、さらにこの水素バリア膜上に第２層間絶縁膜を設けていた（例えば特許文献１参照）。また、水素バリア膜を覆っている第２層間絶縁膜には強誘電体キャパシタに導通するコンタクトプラグが埋め込まれていて、該コンタクトプラグに接続する金属配線が前記第２層間絶縁膜上に設けられている。
【特許文献１】特開２００３−６８９８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、一般的に前記金属配線としては、例えばＡｌ配線が用いられ、前記第２層間絶縁膜としては、例えば酸化珪素（ＳｉＯ２）が用いられる。このように、Ａｌ配線と酸化珪素とが接触していると、酸化珪素中に残留（存在）する水分とＡｌとが反応し、Ａｌが酸化されて、水素（Ｈ２）が発生してしまう。
したがって、上記特許文献１では、第２層間絶縁膜上に金属配線が設けられているので、第２層間絶縁膜中の残留水分と金属配線が接触して、上述した水素が発生することにより強誘電体層が劣化されてしまうおそれがあった。
【０００５】
本発明はこのような事情に鑑みてなされたものであって、その目的とするところは、金属配線と層間絶縁膜との接触による水素の発生を防止することで、強誘電体キャパシタの劣化を防止した、強誘電体メモリ、及び該強誘電体メモリの製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の強誘電体メモリは、下部電極及び上部電極とこれら一対の電極間に挟持された強誘電体層とからなる強誘電体キャパシタと、層間絶縁膜中に設けられる金属配線とを備えた強誘電体メモリにおいて、前記金属配線は、前記層間絶縁膜に接する部位が拡散防止膜によって覆われていることを特徴とする。
【０００７】
本発明の強誘電体メモリによれば、層間絶縁膜に接する部位が拡散防止膜によって覆われた金属配線を備えているので、例えばＡｌからなる金属配線とＳｉＯ２からなる層間絶縁膜とが直接接触するのが防止され、層間絶縁膜中に残留（存在）している残留水分と前記金属配線との化学反応による水素の発生が防止される。
したがって、金属配線と層間絶縁膜とが接触した際の水素の発生を防止することで、強誘電体キャパシタを構成する強誘電体層への水素によるダメージが軽減され、劣化が少ない信頼性ある強誘電体メモリとなる。
【０００８】
また、上記強誘電体メモリにおいては、前記拡散防止膜は、水素バリア性を有する水素バリア膜としての機能も備えているのが好ましい。
このようにすれば、金属配線を覆っている拡散防止膜を、例えば強誘電体キャパシタを覆っている層間絶縁膜上に設けることで、該強誘電体キャパシタへの水素の浸入を防止することができ、水素によって強誘電体キャパシタが劣化されるのをより良好に防止することができる。
ここで、前記層間絶縁膜が上下に積層された２つの層間絶縁膜から構成され、前記金属配線がこれら２つの層間絶縁膜内に設けられ、前記強誘電体キャパシタが下層の層間絶縁膜中に設けられている場合、各層間絶縁膜の間には前記拡散防止膜が設けられているのが好ましい。
このとき、強誘電体キャパシタが設けられた層間絶縁膜とこの層間絶縁膜上に積層された層間絶縁膜との間には水素バリア膜として機能する拡散防止膜が設けられているので、水素による強誘電体キャパシタへのダメージを防止し、強誘電体キャパシタの劣化が防止されたものとなる。
【０００９】
また、上記強誘電体メモリにおいては、前記金属配線は、前記強誘電体キャパシタの上部電極に電気的に接続されるのが好ましい。
ここで、強誘電体キャパシタの上部電極に接続される金属配線と層間絶縁膜との接触によって水素が発生すると、水素の発生源が強誘電体キャパシタに近接しているため、強誘電体キャパシタが水素によるダメージを受けやすくなる。そこで、本発明を採用すれば、強誘電体キャパシタにおける金属配線が上記拡散防止膜によって覆われているので、特に金属配線と層間絶縁膜により発生する水素による強誘電体キャパシタの劣化を良好に防止できる。
【００１０】
本発明の強誘電体メモリの製造方法は、下部電極及び上部電極とこれら一対の電極間に挟持された強誘電体層とからなる強誘電体キャパシタと、層間絶縁膜中に設けられる金属配線とを備えた強誘電体メモリの製造方法において、前記強誘電体キャパシタを第１絶縁膜により覆い、該第１絶縁膜に前記強誘電体キャパシタの上部電極を露出させるコンタクトホールを形成し、該コンタクトホール内に前記上部電極に電気的に接続する導電部を形成する工程と、前記第１絶縁膜上に、前記導電部を露出させる第１拡散防止膜を設ける工程と、前記第１導電部上に積層するようにして前記金属配線となる導電層を前記第１拡散防止膜上に設け、該導電層をエッチングし前記金属配線を形成する工程と、該金属配線の上面及び側面を覆うようにして第２拡散防止膜を設ける工程と、該第２拡散防止膜を設けた後、前記金属配線を覆って第２絶縁膜を設ける工程と、を備えたことを特徴とする。
【００１１】
本発明の強誘電体メモリの製造方法によれば、第１拡散防止膜上に設けられた導電層をエッチングしているので、導電部上を除く部位が前記第１拡散防止膜によって覆われてなる金属配線が形成される。また、前記金属配線の上面及び側面が第２拡散防止膜を設けた後、前記金属配線を第２絶縁膜で覆っているので、上述したような層間絶縁膜（第１、第２の絶縁膜）に接する部位が拡散防止膜（第１、第２拡散防止膜）によって覆われた金属配線を備えた強誘電体メモリを製造することができる。
よって、この強誘電体メモリは、金属配線と層間絶縁膜とが接触した際の水素の発生が防止され、強誘電体キャパシタを構成する強誘電体層への水素によるダメージが軽減され劣化が少なく、信頼性の高いものとなる。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明の強誘電体メモリの製造方法、及び強誘電体メモリの一実施形態について説明する。
はじめに、本発明の強誘電体メモリの一実施形態について説明する。
【００１３】
図１は、本実施形態に係る強誘電体メモリの概略構成を示す側断面図であり、図中符号１は強誘電体メモリである。この強誘電体メモリ１は、ＤＲＡＭセルと同様に、蓄積容量に情報としての電荷をため込む構造を有したもので、強誘電体キャパシタ２と、この強誘電体キャパシタ２を動作させるための駆動トランジスタ（駆動素子部）３とを備えて構成されたもので、前記駆動トランジスタ３を基体４に形成したものである。
図１に示すように、前記強誘電体キャパシタ２は、上部電極１０及び下部電極８からなる一対の電極間に強誘電体層９が挟持されてなるものである。
【００１４】
基体４は、シリコン基板５を備えて構成されたもので、シリコン基板５の表層部には、駆動トランジスタ３が形成されている。この駆動トランジスタ３としては、公知の構成が適用でき、例えば薄膜トランジスタ（ＴＦＴ）、あるいはＭＯＳＦＥＴを用いることができる。図示の例ではＭＯＳＦＥＴを用いており、ソース領域ＳＲ、ドレイン領域ＤＲとチャネル領域（図示せず）とが形成され、さらにチャネル領域上にはゲート絶縁膜を介してゲート電極３ａが形成されている。
【００１５】
このような構成により、前記の駆動トランジスタ３は基体４に形成されたものとなっている。ここで、本実施形態に係る強誘電体メモリ１は、メモリセルが１つのトランジスタと１つの強誘電体キャパシタとを有する、いわゆる１Ｔ１Ｃセル方式と呼ばれるものである。そして、各メモリセルは、各強誘電体キャパシタ２に対応する駆動トランジスタ３は、シリコン基板５に形成された、図示されないＬＯＣＯＳあるいはトレンチアイソレーションなどの素子分離領域によって分離されている。
【００１６】
また、この基体４には、駆動トランジスタ３を覆ってシリコン基板５上に第１層間絶縁膜６が形成されている。第１層間絶縁膜６は、酸化珪素（ＳｉＯ２）からなるもので、必要に応じてＣＭＰ（化学的機械的研磨処理）等によって平坦化されたものである。
【００１７】
そして、前記第１層間絶縁膜６が形成されてなる基体４の上には、前記したように強誘電体キャパシタ２が形成されている。
強誘電体キャパシタ２は、上述したように第１層間絶縁膜６上に形成された前記下部電極８と、この下部電極８上に形成された前記強誘電体層９と、強誘電体層９上に形成された前記上部電極１０と、からなるスタック型ものである。下部電極８及び上部電極１０は、白金（Ｐｔ）やイリジウム（Ｉｒ）、酸化イリジウム（ＩｒＯ２）等によって形成されており、強誘電体層９は、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）や（Ｐｂ、Ｌａ）（Ｚｒ、Ｔｉ）Ｏ３（ＰＬＺＴ）、さらに、これら材料にニオブ（Ｎｂ）等の金属が加えられたものなどによって形成されている。
【００１８】
ここで、前記下部電極８の底部には、前記第１層間絶縁膜６を貫通した状態に形成されたコンタクトホールが通じている。
具体的には、前記第１層間絶縁膜６には、複数の第１コンタクトホール１１が形成されており、これら第１コンタクトホール１１内には、タングステン（Ｗ）等からなる第１プラグ（第１導電部）１２が埋設されている。ここで、第１コンタクトホール１１は、前記駆動トランジスタ３のドレイン領域ＤＲに連通するキャパシタ用コンタクトホール１１ａと、前記駆動トランジスタ３のソース領域ＳＲに通じる下地用コンタクトホール１１ｂとからなっている。
【００１９】
そして、このような構成によって下部電極８は、キャパシタ用コンタクトホール１１ａ内に形成された第１プラグ１２に接続されている。そして、前記第１プラグ１２は前記駆動トランジスタ３におけるドレイン領域ＤＲに接続されており、これによって強誘電体キャパシタ２を駆動トランジスタ３によって動作させるようになっている。
【００２０】
ここで、前記強誘電体キャパシタ２には、その上面（すなわち上部電極１０）及び側面を覆って水素バリア膜７が設けられている。また、この水素バリア膜７は、前記強誘電体キャパシタ２に覆われることなく露出した前記第１層間絶縁膜６の表面を覆った状態となっている。
【００２１】
このような水素バリア膜７としては、水素バリア性を有した酸化物からなり、絶縁性の水素バリア材料を用いることができる。具体的には、この水素バリア材料としては、アルミニウム（Ａｌ）の酸化物、チタン（Ｔｉ）の酸化物等を採用することができ、本実施形態では、酸化アルミニウム（ＡｌＯｘ）を用いている。
【００２２】
また、水素バリア膜７はその厚さが２０ｎｍ以上１００ｎｍ以下程度に形成されている。２０ｎｍ未満では水素バリア膜７の水素バリア効果が十分に得られなくなるおそれがあり、１００ｎｍを越えると、後述するコンタクトホール形成のためのエッチングの負荷が大きくなってしまうからである。
【００２３】
また、前記強誘電体キャパシタ２を覆うようにして、前記第１層間絶縁膜６上に前記第２層間絶縁膜１４が設けられている。この第２層間絶縁膜１４を構成する材料としては、前記第１層間絶縁膜６と同様に酸化珪素（ＳｉＯ２）を用いることができる。なお、上述したように、前記強誘電体キャパシタ２は水素バリア膜７によって覆われているので、例えば第２層間絶縁膜１４を形成する際に水素が発生した場合でも、強誘電体層９の水素による劣化が防止されたものとなっている。
【００２４】
また、前記第２層間絶縁膜１４には、複数の第２コンタクトホール１７が形成されており、これら第２コンタクトホール１７内には、タングステン（Ｗ）等からなる第２プラグ（第２導電部）２０が埋設されている。ここで、第２コンタクトホール１７は、前記強誘電体キャパシタ２における上部電極１０に連通する第２キャパシタ用コンタクトホール１７ａと、前記駆動トランジスタ３のソース領域ＳＲに通じる下地用コンタクトホール１１ｂに連通する第２下地用コンタクトホール１７ｂとからなっている。
【００２５】
第２プラグ２０は、前記第２下地用コンタクトホール１７ｂが下地用コンタクトホール１１ｂに連通して形成されていることにより、この下地用コンタクトホール１１ｂ内に設けられた第１プラグ１２に接続し導通したものとなっている。
また、前記第２キャパシタ用コンタクトホール１７ａは、前記水素バリア膜７を貫通した状態に設けられており、該水素バリア膜７は上部電極１０と第２プラグ２０との接続部分を除いて、前記強誘電体キャパシタ２を覆っている。
【００２６】
また、前記第２層間絶縁膜１４上には、前記上部電極１０に接続されている第２プラグ２０を介して接続された金属配線３３が形成されていて、この金属配線３３により上部電極１０への通電を行うようになっている。この金属配線としては、窒化チタン（ＴｉＮ）、アルミ合金、窒化チタン（ＴｉＮ）を順に積層したもの（以下, 「窒化チタン（ＴｉＮ）、アルミ合金、窒化チタン（ＴｉＮ）」を導電層ともいう）が用いられている。
そして、金属配線３３を覆うようにして、前記第２層間絶縁膜１４上に第３層間絶縁膜２５が設けられている。
【００２７】
ところで、後述する導電層からなる金属配線３３とＳｉＯ２からなる層間絶縁膜１４，２５とが接触すると、前記層間絶縁膜１４，２５中に存在する水分が金属配線３３側に拡散し、該金属配線３３に含まれるアルミ（Ａｌ）合金に接触することで、化学反応（２Ａｌ  ＋  ３Ｈ２０  →  Ａｌ２Ｏ３  ＋  ３Ｈ２）が起こり、結果として水素（Ｈ２）が発生する。すると、この水素によって強誘電体キャパシタ２の強誘電体層９が劣化し、強誘電体キャパシタ２の電気特性を低下させるおそれがある。
【００２８】
そこで、金属配線３３は、層間絶縁膜１４，２５に接する部位が拡散防止膜３０によって覆われた状態となっている。ここで、拡散防止膜３０とは層間絶縁膜中に存在する水分が前記金属配線３３中に拡散することを防止するための膜である。
前記拡散防止膜３０は、層間絶縁膜を構成する酸化珪素（ＳｉＯ２）に比べ緻密な膜で構成されているため、層間絶縁膜（酸化珪素）中に存在している水分の拡散を防止することができる。なお、本実施形態に係る拡散防止膜３０は第１拡散防止膜３０ａと第２拡散防止膜３０ｂとから構成されている。
【００２９】
ここで、前記第１拡散防止膜３０ａ、及び第２拡散防止膜３０ｂは同一材料から構成されていて、アルミニウム（Ａｌ）の酸化物、チタン（Ｔｉ）の酸化物等からなっている。本実施形態では、前記第１水素バリア膜７と同様に酸化アルミニウム（ＡｌＯｘ）によって形成されている。すなわち、拡散防止膜３０は前記水素バリア膜７と同一の材料から構成されていることから、上述した水分の拡散防止性とともに水素バリア性を備えたものとなっている。なお、前記第１拡散防止膜３０ａ、及び第２拡散防止膜３０ｂの膜厚は、２０ｎｍ以上１００ｎｍ以下程度に形成されている。２０ｎｍ未満では水素バリア効果が十分に得られなくなるおそれがあり、１００ｎｍを越えると、後述するコンタクトホール形成時にエッチングの負荷が大きくなってしまうからである。
【００３０】
具体的には、前記金属配線３３の下面側には前記第１拡散防止膜３０ａが形成されている。ここで、上述したように、金属配線３３の下面側には前記第２プラグ２０が接続されていることから、前記第２プラグ２０との接続部分を除く部位が第１拡散防止膜３０ａにより覆われている。
【００３１】
また、前記金属配線３３の上面、及び側面には前記第２拡散防止膜３０ｂが形成されている。これにより、前記金属配線３３の上面、及び側面と前記第３層間絶縁膜との間には、前記第２拡散防止膜３０ｂが介在した状態となっている。この構成によれば、前記金属配線３３が前記第２プラグ２０との接続部分を除いた下面、上面、及び側面が前記拡散防止膜３０によって覆われたものとなっているので、前記Ａｌと層間絶縁膜中の水分（Ｈ２０）とが接触することがなく、したがって水素の発生を防止し、上述した強誘電体キャパシタ２の電気特性が低下するといった不具合が防止されたものとなっている。
【００３２】
また、前記第３層間絶縁膜２５には、前記第２下地用コンタクトホール１７ｂに連通する第３コンタクトホール２７が形成されている。そして、この第３コンタクトホール２７内には、タングステン（Ｗ）等からなる第３プラグ４０が埋設されている。なお、上述した第３コンタクトホール２７ａは第２拡散防止膜３０ｂを貫通した状態に設けられていて、これにより前記第３プラグ４０と前記第２プラグ２０とが良好な接続を可能としている。よって、第３層間絶縁膜２５の表面には、前記第１〜３プラグを介して前記ソース領域ＳＲに導通する第２金属配線５３が設けられたものとなっている。
【００３３】
また、前記第２層間絶縁膜１４と前記第３層間絶縁膜２５との間には、上述した水素バリア膜としての機能も備えた、拡散防止膜（第２拡散防止膜３０ｂ）３０が設けられている。すなわち、前記金属配線３３を覆って第２層間絶縁膜１４上に前記第３層間絶縁膜２５を設ける際に生じた水素による強誘電体キャパシタ２へのダメージを前記第２拡散防止膜３０ｂによって防止することができる。
【００３４】
また、前記第２金属配線５３は、前記金属配線３３と同材料（窒化チタン（ＴｉＮ）、アルミ合金、窒化チタン（ＴｉＮ）から構成される導電層）からなるものであって、層間絶縁膜２５に接する部位が拡散防止膜５０によって覆われている。具体的に、前記拡散防止膜５０は、前記第３層間絶縁膜２５と接触している第２金属配線５３の底面を覆う第３拡散防止膜５０ａ、及び前記第２金属配線５３の上面、及び側面を覆う第４拡散防止膜５０ｂとから構成されている。なお、これら第３、４拡散防止膜５０ａ，ｂは、前記第１、２拡散防止膜３０ａ，ｂと同一材料から構成されていて、水素バリア性を備えている。なお、図示を省略しているが、前記第２金属配線５３は、ＳｉＯ２からなる層間絶縁膜によってその表面が覆われたものとなっている。
よって、第２金属配線５３においても、周辺を覆う層間絶縁膜と接触することがなく、該層間絶縁膜中に存在する水分とＡｌとによる化学反応が生じることがなく、したがって水素が発生しないので、水素による強誘電体層９の劣化が防止されたものとなる。
【００３５】
本実施形態に係る強誘電体メモリ１によれば、層間絶縁膜１４，２５に接する部位が拡散防止膜３０，５０によって覆われた金属配線３３，３５を備えているので、上述したようにＡｌ（金属配線）とＳｉＯ２（層間絶縁膜）とが直接接触するのが防止され、層間絶縁膜１４，２５中に存在している水分と金属配線を形成するＡｌとの化学反応による水素の発生を防止できる。
したがって、上記水素の発生を防止することで、強誘電体層９への水素によるダメージが軽減され、電気特性の劣化が少ない強誘電体キャパシタ２を備えた信頼性の高いものとなる。
また、上記拡散防止膜３０が水素バリア性を備えた水素バリア膜としても機能するので、強誘電体メモリ１を製造する工程で生じる水素雰囲気（水素）に強誘電体キャパシタ２が曝されるのを防止することで、製造工程中ににおける電気特性の劣化が少ない強誘電体メモリ１となる。
【００３６】
（強誘電体メモリの製造方法）
次に、このような構成の強誘電体メモリ１の製造方法を基に、本発明の強誘電体メモリ１の製造方法の一実施形態を説明する。
まず、図２（ａ）に示すように、予め公知の手法によってシリコン基板５に駆動トランジスタ３を形成し、続いて該駆動トランジスタ３を覆って第１層間絶縁膜６としてＳｉＯ２をＣＶＤ法等によって堆積する。この第１層間絶縁膜６の厚さについては、次工程で平坦化を行った際、強誘電体キャパシタ２が露出しないようにするため、１５００ｎｍ程度とする。
【００３７】
ここで、前記第１層間絶縁膜６を化学機械研磨法などによって平坦化する。このように第１層間絶縁膜６を平坦化処理することにより、特に強誘電体キャパシタ２の直上の第１層間絶縁膜６を薄厚化することができ、したがって後述する強誘電体キャパシタ２に通じる第１コンタクトホール１１の形成を容易にすることができる。また、平坦化処理を化学機械研磨法で行うので、工程が比較的容易になり、処理を安定化させることができる。
【００３８】
なお、強誘電体キャパシタ２の形成に先立ち、前記第１層間絶縁膜６を形成した後、これらをエッチングして図２（ｂ）に示すように、第１コンタクトホール１１を形成する。
具体的には、公知の手法によって第１層間絶縁膜６上にレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにしてＲＩＥ（反応性イオンエッチング）法や、ＩＣＰ（誘導結合プラズマ）によるエッチング法、ＥＣＲ（電子サイクロトロン共鳴）プラズマによるエッチング法などでエッチングすることにより、前記駆動トランジスタ３のドレイン領域ＤＲに連通するキャパシタ用コンタクトホール１１ａと、前記駆動トランジスタ３のソース領域ＳＲに通じる下地用コンタクトホール１１ｂとを形成する。
【００３９】
そして、これら第１コンタクトホール１１内に導電材料を埋め込む。この導電材料の成膜・埋め込みについては、まず、密着層としてチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）をスパッタ法等によって成膜し、続いてタングステン（Ｗ）を成膜することで行う。このようにして、前記第１コンタクトホール１１内に導電材料を埋め込んで前記第１プラグ１２を形成する。よって、図２（ｂ）に示すように、駆動トランジスタ３のソース領域ＳＲ及びドレイン領域ＤＲにそれぞれ第１プラグ１２が設けられた基体４が形成される。
【００４０】
次に、前記第１プラグ１２に積層するようにして、前記第１層間絶縁膜６上に前記強誘電体キャパシタ２を形成する。
具体的には、例えばゾルゲル材料やＭＯＤ材料を用いたスピンコート法やディッピング法、スパッタ法、ＭＯＣＶＤ法、レーザアブレーション法を用いることで、前記下部電極８、前記強誘電体層９、及び前記上部電極１０を構成材料を順に積層し、該積層体上にレジストパターンを形成して、該レジストパターンをマスクにしてＲＩＥ（反応性イオンエッチング）法や、ＩＣＰ（誘導結合プラズマ）によるエッチング法を用いることで、図２（ｃ）に示す強誘電体キャパシタ２を形成する。
【００４１】
続いて、図２（ｄ）に示すように、前記強誘電体キャパシタ２の上面及び側面を覆うようにして、前記第１絶縁膜６上に水素バリア膜７を設ける。
具体的には、ＡｌＯｘ等からなる水素バリア膜７を例えばスパッタ、ＣＶＤ法により形成する。このＡｌＯｘからなる水素バリア膜７の厚さについては前述したように２０ｎｍ以上１００ｎｍ以下程度に形成する。このとき、前記強誘電体キャパシタ２に覆われることなく露出した前記第１層間絶縁膜６の表面は前記水素バリア膜７によって覆われる。
【００４２】
このようにして水素バリア膜７を設けた後、前記強誘電体キャパシタ２を覆って第２層間絶縁膜１４を形成する。具体的には、ＳｉＯ２をＣＶＤ法等によって堆積した後、前記層間絶縁膜１４をＣＭＰ（化学的機械的研磨）処理によって平坦化している。これにより、前記第１層間絶縁膜６と前記第２層間絶縁膜１４との間には、水素バリア膜７が介在した状態となる。
【００４３】
そして、公知の手法によって前記第２層間絶縁膜１４上にレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにしてＲＩＥ（反応性イオンエッチング）法や、ＩＣＰ（誘導結合プラズマ）によるエッチング法、ＥＣＲ（電子サイクロトロン共鳴）プラズマによるエッチング法などで第２層間絶縁膜１４と前記水素バリア膜７とを一括してエッチングして、所望の位置に第２コンタクトホール１７を形成する。
【００４４】
具体的には、第２コンタクトホール形成工程では、前記強誘電体キャパシタ２における上部電極１０に連通する第２キャパシタ用コンタクトホール１７ａと、前記駆動トランジスタ３のソース領域ＳＲに導通する第１プラグ１２に連通する下地用コンタクトホール１７ｂとを形成している。
【００４５】
そして、これら第２コンタクトホール１７内に密着層としてチタン（Ｔｉ）及び窒化チタン（ＴｉＮ）をスパッタ法等によって成膜し、続いてタングステン（Ｗ）を成膜して、図２（ｅ）に示す第２プラグ２０を形成する。よって、前記駆動トランジスタ３のソース領域ＳＲには、第１プラグ１２とこれに導通する第２プラグ２０とからなる二段プラグが形成される。
【００４６】
続いて、前記第２絶縁膜１４上に第１拡散防止膜３０ａを設ける。
具体的には、図３（ａ）に示すようにＡｌＯｘ等からなる第１拡散防止膜３０ａを、例えばスパッタ、ＣＶＤ法により形成する。このＡｌＯｘからなる第１拡散防止膜３０ａの厚さについては、前述したように２０ｎｍ以上１００ｎｍ以下程度に形成する。
その後、前記第１拡散防止膜３０ａを公知の方法を用いてエッチングにより、前記駆動トランジスタ３のドレイン領域ＤＲに接続する第１プラグ１２の直上の部位を除去する。
【００４７】
次に、図３（ｂ）に示すように、前記第１プラグ１２上に積層するようにして、前記金属配線３３として、窒化チタン（ＴｉＮ）、アルミ合金、窒化チタン（ＴｉＮ）（「窒化チタン（ＴｉＮ）、アルミ合金、窒化チタン（ＴｉＮ）」を導電層ともいう）を順に第１拡散防止膜３０ａ上に設ける。
このような成膜方法としては、例えば、スパッタ法、ＭＯＣＶＤ法を挙げることができる。このとき、前記導電層３３Ａは、上述した水素バリア膜７が除去されている部分において、前記第１プラグ１２に導通した状態となっている。
【００４８】
次いで、前記導電層３３Ａをエッチングによってパターニングすることにより、図３（ｃ）に示すように、前記金属配線３３を形成する。具体的には、導電層３３Ａ上にレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにしてＲＩＥ（反応性イオンエッチング）法や、ＩＣＰ（誘導結合プラズマ）によるエッチング法を用いることで前記金属配線３３を形成している。
【００４９】
本実施形態では、少なくとも第２層間絶縁膜１４に到達するまで導電層３３Ａをエッチングすることにより、前記金属配線３３を形成している。すなわち、前記第２層間絶縁膜１４までオーバーエッチングすることで前記金属配線３３を形成している。このとき、前記金属配線３３は、前記第１プラグ１２上を除く部位が前記第１拡散防止膜３０ａにより覆われたものとなる。本実施形態では、前記金属配線３３が設けられていない第２層間絶縁膜１４の面は、上述したオーバーエッチングによって段差が生じている。
【００５０】
このとき、金属配線３３に覆われていない第２層間絶縁膜１４上に設けられた第１拡散防止膜３０ａは除去されてしまうが、後の工程で第２拡散防止膜３０ｂにより再び覆われることから問題はない。このように、金属配線３３をエッチングする際のオーバーエッチを許容することで、エッチング量のマージンを大きくすることが可能となり、安定性の高いエッチング工程となる。
【００５１】
続いて、図４に示すように、前記金属配線３３の上面及び側面を覆うようにして、前記第１層間絶縁膜６上に第２拡散防止膜３０ｂを設ける。
具体的には、前記第１拡散防止膜３０ａと同様にＡｌＯｘを例えばスパッタ、ＣＶＤ法により成膜することにより前記第２拡散防止膜３０ｂを形成する。この第２拡散防止膜３０ｂの厚さについては、前述したように２０ｎｍ以上１００ｎｍ以下程度に形成する。
この工程により、前記金属配線３０に覆われることなく露出した前記第２層間絶縁膜１４の表面は前記第２拡散防止膜３０ｂによって覆われたものとなる。なお、上述したように、オーバーエッチングによって段差をなす第２層間絶縁膜１４の面をそれぞれ連続させる側面部１４ａが前記第２拡散防止膜３０ｂによって覆われたものとなる。
【００５２】
このようにして第２拡散防止膜３０ｂを設けた後、図５に示すように、前記金属配線３３を覆って第３層間絶縁膜２５を形成する。具体的には、ＳｉＯ２をＣＶＤ法等によって堆積している。これにより、前記第３層間絶縁膜２５と前記第２層間絶縁膜１４との間、又は前記第３層間絶縁膜６と前記金属配線３３との間には、前記拡散防止膜（第１拡散防止膜３０ａ、第２拡散防止膜３０ｂ）３０が設けられたものとなる。
【００５３】
そして、公知の手法によって前記第３層間絶縁膜２５上にレジストパターン（図示せず）を形成し、さらにこのレジストパターンをマスクにして上述したエッチングを行うことで第３層間絶縁膜２５と前記第２拡散防止膜３０ｂとを一括してエッチングして、所望の位置に第３コンタクトホール２７を形成し、該第３コンタクトホール２７内に導電材料を埋め込むことにより、前記第２プラグ２０に電気的に接続される第３プラグ４０を形成する。よって、第１〜３プラグ１２，２０，４０を介して前記駆動トランジスタ３のソース領域ＳＲに電気的に導通可能となる。
【００５４】
続いて、上記金属配線３３及び該金属配線３３を覆う拡散防止膜３０を形成した工程と同様にして、前記第３プラグ４０との接続部を露出させるように、図１に示した第３拡散防止膜５５ａを形成し、該第３拡散防止膜５５ａ上に第２金属配線５３を形成し、そして該第２金属配線５３を覆って第４拡散防止膜５０ｂを形成する。そして、この第２金属配線５３を層間絶縁膜により覆うことにより、本発明の強誘電体メモリ１を備えた装置が完成される。
【００５５】
このような強誘電体メモリ１の製造方法によれば、第１拡散防止膜３０ａ上に設けられた金属配線の導電層３３Ａをエッチングしているので、第２プラグ導電部上を除く部位が前記第１拡散防止膜によって覆われてなる金属配線が形成される。また、前記金属配線の上面及び側面が第２拡散防止膜を設けた後、前記金属配線を第２絶縁膜で覆っているので、上述したような層間絶縁膜（第１、第２の絶縁膜）に接する部位が拡散防止膜（第１、第２拡散防止膜）によって覆われた金属配線を備えた強誘電体メモリを製造することができる。
よって、この強誘電体メモリは、金属配線と層間絶縁膜とが接触した際の水素の発生が防止され、強誘電体キャパシタを構成する強誘電体層への水素によるダメージが軽減され劣化が少なく、信頼性の高いものとなる。
【００５６】
このような強誘電体メモリ１は、携帯電話、パーソナルコンピュータ、液晶装置、電子手帳、ページャ、ＰＯＳ端末、ＩＣカード、ミニディスクプレーヤ、液晶プロジェクタ、およびエンジニアリング・ワークステーション（ＥＷＳ）、ワードプロセッサ、テレビ、ビューファイダ型またはモニタ直視型のビデオテープレコーダ、電子卓上計算機、カーナビゲーション装置、タッチパネルを備えた装置、時計、ゲーム機器、電気泳動装置など、様々な電子機器に適用することができる。
【００５７】
なお、本発明は前記実施形態に限定されることなく、本発明の要旨を逸脱しない限り種々の変更が可能である。例えば、上記実施形態においては、１Ｔ１Ｃ方式の強誘電体メモリについて説明したが、本発明は２Ｔ２Ｃ方式の強誘電体メモリについても適用可能である。
【図面の簡単な説明】
【００５８】
【図１】強誘電体メモリの概略構成を示す側断面図である。
【図２】（ａ）〜（ｅ）は、強誘電体メモリの製造工程を説明する図である。
【図３】（ａ）〜（ｃ）は、図２に続く製造工程を説明する図である。
【図４】図３に続く強誘電体メモリの製造工程を説明する図である。
【図５】図４に続く強誘電体メモリの製造工程を説明する図である。
【符号の説明】
【００５９】
１…強誘電体メモリ、２…強誘電体キャパシタ、６…第１絶縁膜、８…下部電極、９…強誘電体層、１０…上部電極、１１…第１コンタクトホール（コンタクトホール）、１３…第２水素バリア膜、１４…第２層間絶縁膜（層間絶縁膜）、１７…第２コンタクトホール、２０…第２プラグ（導電部）、２５…第３層間絶縁膜（層間絶縁膜）、３０…拡散防止膜、３３…導電層、５０…拡散防止膜
【図１】
0004661572.tif 000002
【図２】
0004661572.tif 000003
【図３】
0004661572.tif 000004
【図４】
0004661572.tif 000005
【図５】
0004661572.tif 000006