(57)【特許請求の範囲】
【請求項１】
（ａ）第１キャリア板に突出部を形成する段階と、
（ｂ）前記第１キャリア板に絶縁層を積層し、前記絶縁層の表面にボンディングパッド及びソルダボールパッドを含む回路パターンを形成する段階と、
（ｃ）前記絶縁層の表面に電子素子を実装し、前記電子素子と前記ボンディングパッドを電気的に連結する段階と、及び
（ｄ）前記第１キャリア板と前記突出部を除去する段階と、
を含む電子素子パッケージの製造方法。
【請求項２】
前記段階（ｄ）の以後に、前記絶縁層の一部を除去して前記ソルダボールパッドを露出させる段階をさらに含む請求項１に記載の電子素子パッケージの製造方法。
【請求項３】
前記段階（ａ）は、
（ａ１）前記第１キャリア板にシード層（Ｓｅｅｄ Ｌａｙｅｒ）を積層する段階と、
（ａ２）前記シード層にドライフィルムを積層する段階と、及び
（ａ３）前記ドライフィルムの一部を除去して前記突出部を形成する段階と、
を含むことを特徴とする請求項１に記載の電子素子パッケージの製造方法。
【請求項４】
前記段階（ａ１）ないし前記段階（ａ３）の中のいずれか一段階は、
前記シード層が積層されていない面が互いに対向するように二つの前記第１キャリア板を付着する段階を含み、
前記段階（ａ３）は、
二つの前記第１キャリア板それぞれに前記突出部を形成する段階を含むことを特徴とする請求項３に記載の電子素子パッケージの製造方法。
【請求項５】
前記段階（ｂ）は、
（ｂ１）第２キャリア板にシード層を積層する段階と、
（ｂ２）前記シード層に前記回路パターンを形成する段階と、
（ｂ３）前記回路パターンが前記絶縁層を向くように、前記第２キャリア板を前記絶縁層に積層する段階と、
（ｂ４）前記第２キャリア板を除去する段階と、及び
（ｂ５）前記シード層を除去する段階と、
を含むことを特徴とする請求項１に記載の電子素子パッケージの製造方法。
【請求項６】
前記段階（ｂ４）と段階（ｂ５）の間に、
（ｂ６）前記シード層にドライフィルムを積層し、前記ドライフィルムの一部を除去して前記ボンディングパッドの上面の前記シード層を露出させる段階と、
（ｂ７）前記ボンディングパッド周辺の前記シード層を除去する段階と、
（ｂ８）残存する前記シード層に電源を印加して前記ボンディングパッドを表面処理する段階と、
をさらに含むことを特徴とする請求項５に記載の電子素子パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子パッケージ及びその製造方法に関する。
【背景技術】
【０００２】
電子産業の発達により多くの電子機器に電子素子が搭載されている電子素子パッケージの使用量が急増している。また、このような電子素子パッケージを製造して供給する会社も増加して、電子素子パッケージに対する事業領域を拡張する会社も増加している。このような市場状況に応じて電子素子パッケージの価格競争力が深化されて電子素子パッケージの価格も漸次安くなっていて、費用を減らす方法に対する様々な方案が提示されている。
【０００３】
現在、このような電子素子パッケージの大部分は、図１ａ、図１ｂのようにワイヤボンディング（Ｗｉｒｅ ｂｏｎｄｉｎｇ）を用いて基板に電子素子（Ｍｅｍｏｒｙ ｃｈｉｐ）を連結して一つのパッケージを製造する方向で具現されており、このような基板をＢＯＣ（Ｂｏａｒｄ−ｏｎ−ｃｈｉｐ）と呼んでいる。ＢＯＣは、電子素子の特性を生かすために特別に開発された基板であって、電子素子のパッドが中心に位置しているし、信号処理の速度増加のためにパッドから直ちに基板に連結する構造になっている。電子素子を基板の下に付着させ、パッドから直ちに基板に連結するためにパッドが位置する部分にスロットを形成してその間でワイヤボンディングする構造である。よって、基板のメタル層は単に一層だけが必要であるので、その製造費用が安くなり、電子素子パッケージの価格競争力での優位を占めることができる。
【０００４】
しかし、半導体の製造技術が非常に速く発展することに応じて、電子素子パッケージの容量も増加することになった。このような技術の発展により従来のＢＯＣを用いる場合、ワイヤ（ｗｉｒｅ）での信号の損失が発生する問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、単層のメタル層に高容量の電子素子を搭載することができる電子素子パッケージ及びその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の一実施形態によれば、（ａ）第１キャリア板に突出部を形成する段階と、（ｂ）第１キャリア板に絶縁層を積層して絶縁層の表面にボンディングパッド及びソルダボールパッドを含む回路パターンを形成する段階と、（ｃ）絶縁層の表面に電子素子を実装して電子素子とボンディングパッドを電気的に連結する段階と、及び（ｄ）第１キャリア板と突出部を除去する段階と、を含む電子素子パッケージの製造方法が提供される。このような電子素子パッケージは、一つの回路パターン層だけで電子素子を実装することができる。
【０００７】
段階（ｄ）の以後に、絶縁層の一部を除去してソルダボールパッドを露出させる段階をさらに含むことができる。ソルダボールパッドは、後でソルダボールが接着される部分であるので外部に露出されるべきの部分である。
【０００８】
段階（ａ）は、（ａ１）第１キャリア板にシード層（Ｓｅｅｄ Ｌａｙｅｒ）を積層する段階と、（ａ２）シード層にドライフィルムを積層する段階と、及び（ａ３）ドライフィルムの一部を除去して突出部を形成する段階と、を含むことが好ましい。
【０００９】
また、段階（ａ１）乃至段階（ａ３）は、二つの第１キャリア板を反対方向で付着する段階を含み、段階（ａ３）は、二つの第１キャリア板それぞれに上記突出部を形成する段階を含むことができる。二つの第１キャリア板を用いることで工程の進行効率を高めることができる。
【００１０】
段階（ｂ）は、（ｂ１）第２キャリア板にシード層を積層する段階と、（ｂ２）シード層に回路パターンを形成する段階と、（ｂ３）回路パターンが絶縁層を向くように第２キャリア板を絶縁層に積層する段階と、（ｂ４）第２キャリア板を除去する段階と、及び（ｂ５）シード層を除去する段階と、を含むことができる。
【００１１】
また、段階（ｂ４）と段階（ｂ５）の間に、（ｂ６）シード層にドライフィルムを積層し、ドライフィルムの一部を除去してボンディングパッドの上面のシード層を露出させる段階と、（ｂ７）ボンディングパッドの周辺のシード層を除去する段階と、（ｂ８）残存するシード層に電源を印加してボンディングパッドを表面処理する段階と、をさらに含むことができる。このような方法は、シード層をリード線として表面処理する方法である。
【００１２】
本発明の別の実施形態によれば、絶縁層と、絶縁層に埋め立てられて形成されるし表面が絶縁層の一面に露出されてボンディングパッド及びソルダボールパッドを含む単層の回路パターンと、絶縁層の一面に実装されて上記ボンディングパッドと電気的に繋がる電子素子を含む電子素子パッケージが提供される。単層の回路パターン層で電子素子を実装できる方法である。
【００１３】
一方、ソルダボールパッドの位置に応じて絶縁層の一部が除去されて、ソルダボールパッドが絶縁層の他面に露出されることが好ましい。ソルダボールパッドは、ソルダボールが付着される地点となる。
【発明の効果】
【００１４】
本発明の実施例によれば、既存の電子素子パッケージより信号線の長さが短くなり速く信号の処理が可能である。また、セミアディティブ工法で高密度回路形成が可能である。また、従来のようなワイヤボンディングを行わないのでホールを加工する必要がないし、単層の回路パターン層で構成されて放熱効果が良い。
【発明を実施するための最良の形態】
【００１５】
以下、本発明による電子素子パッケージ及びその製造方法の好ましい実施例を添付図面を参照して詳しく説明する。添付図面を参照して説明することにおいて、図面符号にかかわらず同一である構成要素は同一な参照符号を付与し、これに対する重複される説明は略する。
【００１６】
図２は本発明の好ましい第１実施例による電子素子パッケージの製造方法の順序図であり、図３は本発明の好ましい第１実施例による電子素子パッケージの製造工程図である。図３を参照すると、電子素子パッケージ３０、第１キャリア板３１ａ、第２キャリア板３１ｂ、シード層（ｓｅｅｄ  ｌａｙｅｒ）３２ａと３２ｂ、突出部３３、絶縁層３４、ホール３５、ソルダボールパッド３６ａ、回路パターン３６、ボンディングパッド３６ｃ、ソルダレジスト３７、電子素子３８、チップパッド３８ａ、モールディング材３９が示されている。
【００１７】
図２のＳ２１は、第１キャリア板に突出部を形成する段階であって、図３の（ａ）がこれに相応する工程である。第１キャリア板３１ａに突出部３３を形成する段階は、平板型の第１キャリア板３１ａを用意する段階と、第１キャリア板３１ａに無電解メッキでシード層３２ａを積層する段階と、ソルダボールパッド３６ａに対応するシード層３２ａの上面に突出部３３を形成する段階に分けられる。突出部３３は、ドライフィルムをシード層３２ａの上面に積層した後、露光、現像工程を経て突出部３３を除いた部分のドライフィルムを除去することで形成される。一方、シード層３２ａは、第１キャリア板３１ａが容易に分離されるように形成したものである。よって、シード層３２ａを介在しなくても第１キャリア板３１ａを容易に除去することができれば、シード層３２ａを積層する工程は不要である。
【００１８】
図２のＳ２２は、第１キャリア板３１ａに絶縁層３４を積層し、絶縁層３４の表面にボンディングパッド３６ｃ及びソルダボールパッド３６ａを含む回路パターン３６を形成する段階であって、図３の（ｂ）から（ｅ）は、これに相応する工程である。図３の（ｂ）のように、ボンディングパッド３６ｃ及びソルダボールパッド３６ａを含む回路パターン３６が形成された第２キャリア板３１ｂと、既に図３の（ａ）工程から形成された第１キャリア板３１ａの間に絶縁層３４を介在して整列する。この際、第１キャリア板３１ａの突出部３３と第２キャリア板３１ｂの回路パターン３６は互いに対向されるように整列する。
【００１９】
一方、図３の（ｂ）に示す回路パターン３６は、第２キャリア板３１ｂの上面にセミ−アディティブ（ｓｅｍｉ−ａｄｄｉｔｉｖｅ）工法で製造される。これをより詳しく説明すれば、第２キャリア板３１ｂの上面にシード層３２ｂとドライフィルムを順に積層する。以後、露光、現像工程を経て、回路パターン３６の形成される部分のドライフィルムを除去する。以後、除去された部分をメッキし、残りのドライフィルムを除去すると、図３の（ｂ）に示したように第２キャリア板３１ｂの上面に回路パターン３６を形成することができる。
【００２０】
図３の（ｃ）は、第１キャリア板３１ａと第２キャリア板３１ｂが一括積層した形態であって、絶縁層３４の内部に突出部３３とソルダボールパッド３６ａ及びボンディングパッド３６ｃを含む回路パターン３６が含浸されている。ここで、突出部３３は、ソルダボールパッド３６ａに対応される位置に積層される。よって、突出部３３は、図３の（ａ）工程からソルダボールパッド３６ａに対応される地点に予め形成されることが好ましい。また、突出部３３とソルダボールパッド３６ａの間に絶縁層３４が介在されないように突出部３３の厚さを形成することが好ましい。一方、絶縁層３４は、突出部３３が含浸できるように低い硬度の材料を用いる。このような材料としては、純粋なレジンが適する。
【００２１】
図３の（ｄ）は、第２キャリア板３１ｂとシード層３２ｂを除去する工程である。シード層３２ｂは、フラッシュ（ｆｌａｓｈ）エッチングで除去する。フラッシュエッチングとは、薄膜のシード層を除去するために一般エッチングより低い強度で行われるエッチング工程である。このようなエッチング工程が終わると、図３の（ｄ）のような形態になる。図３の（ｄ）のようにソルダボールパッド３６ａ及びボンディングパッド３６ｃを含む回路パターン３６が絶縁層３４に含浸された形態となる。
【００２２】
図３の（ｅ）は、ボンディングパッド３６ｃに表面処理をする工程であって、ボンディングパッド３６ｃの部分を除いてソルダレジスト３７を塗布する。以後、無電解メッキでＮｉ層をボンディングパッド３６ｃに積層し、電解メッキでＮｉ層の上面に金メッキをする。
【００２３】
図２のＳ２３は、絶縁層３４の表面に電子素子３８を実装し、電子素子３８とボンディングパッド３６ｃを電気的に連結する段階である。ボンディングパッド３６ｃは、電子素子３８のチップパッド３８ａと対応する位置に形成され、ボンディングパッド３６ｃの上面にチップパッド３８ａを位置させた後にフローリングして接合する。また、電子素子３８を保護するために、電子素子３８と絶縁層３４の周辺はモールディング材３９を用いて仕上げる。
【００２４】
図２のＳ２４は、第１キャリア板３１ａと突出部３３を除去する段階であって、図３の（ｇ）と（ｈ）は、これに相応する工程である。
【００２５】
図３の（ｇ）は、第１キャリア板３１ａを除去し、シード層３２ａを除去する工程である。第１キャリア板３１ａは一種の支持物であり、電子素子３８が実装された以後には除去する。第１キャリア板３１ａが除去された以後にはシード層３２ａを除去する。シード層３２ａが除去されると、突出部３３が露出される。露出された突出部３３は、一般ウェット（ｗｅｔ）処理を経て除去される。
【００２６】
図３の（ｈ）は、突出部３３が除去された後の電子素子パッケージ３０の形態を示す。突出部３３が除去されると、ホール３５が形成されてホール３５の内部には、ソルダボールパッド３６ａが外部に露出される。ソルダボールパッド３６ａには絶縁層３４の一部が残存することもできるが、これを除去するデスミア（ｄｅｓｍｅａr）工程を後で追加的に行うこともできる。
【００２７】
図４は、本発明の好ましい第２実施例による電子素子パッケージの製造工程図である。図４を参照すると、電子素子パッケージ４０、第１キャリア板４１ａ、シード層（ｓｅｅｄ  ｌａｙｅｒ）４２aと４２ｂ、突出部４３、絶縁層４４、ソルダボールパッド４６a、回路パターン４６、ボンディングパッド４６ｃ、ソルダレジスト４７、電子素子４８、チップパッド４８ａ、モールディング材４９が示されている。本実施例の特徴は、二つの第１キャリア板４１ａを接着して工程を行うことにより、電子素子パッケージ４０の製造効率を高めることにある。
【００２８】
本実施例は、図３の第１実施例と全般的に同一であるが、二つの第１キャリア板４１ａを接合して工程を行うことで効率的にメモリーパッケージ４０を製造する。本実施例を図４の工程図を参照して詳しく説明する。
【００２９】
図４の（ａ）は、図３の（ａ）と同一な工程であって第１キャリア板４１ａに突出部４３を形成する工程である。
【００３０】
図４の（ｂ）は、突出部４３が外部に露出されるように、二つの第１キャリア板４１ａを反対方向で付着し、これを基準として絶縁層４４とソルダボールパッド４６a及びボンディングパッド４６ｃを含む回路パターン４６が形成された第２キャリア板４１ｂを対称されるように整列する。このように二つの第１キャリア板４１ａを接合して使用すれば、同時に工程を行うことができるという長所がある。
【００３１】
図４の（ｃ）は、二つの接合された第１キャリア板４１ａを中心として対称的に絶縁層４４、及び第２キャリア板４１ｂが積層された形態を示す。第１キャリア板４１ａの突出部４３と第２キャリア板４１ｂの回路パターン４６は絶縁層４４に含浸される。絶縁層４４は、硬度の低い材質を用いることが好ましく、本実施例では純粋レジンを用いる。
【００３２】
図４の（ｄ）は、第２キャリア板４１ｂとシード層４２ｂを除去する工程である。第２キャリア板４１ｂとシード層４２ｂの除去により、回路パターン４６が絶縁層４４の表面に露出される。
【００３３】
図４の（ｅ）は、ボンディングパッド４６ｃを除いてソルダレジスト４７を塗布した後、ボンディングパッド４６ｃを表面処理する工程である。ボンディングパッド４６ｃは、後で電子素子３８のチップパッド３８ａと接合される部分である。
【００３４】
図４の（ｆ）は、二つの第１キャリア板４１ａを分離し、それぞれの第１キャリア板４１ａのボンディングパッド４６ｃに電子素子３８を実装する工程である。図４の（ｅ）工程までは、二つの第１キャリア板４１ａを接合して使用したが、以後、図４の（ｆ）工程からは、第１キャリア板４１ａを分離して工程を行う。図４の（ｆ）は、チップパッド３８ａとボンディングパッド４６ｃが対応されるように接合して電子素子３８をボンディングパッド４６ｃの上面に実装する工程を示す。電子素子３８を保護するために、電子素子３８の周辺はモールディング材４９で充填する。モールディング材４９としては、エポキシ樹脂を用いる。
【００３５】
図４の（ｇ）と（ｈ）は、図３の第１実施例で十分に説明したので詳細な説明は略する。
【００３６】
図５は、本発明の好ましい第３実施例による電子素子パッケージの製造工程図である。図５を参照すると、電子素子パッケージ５０、第１キャリア板５１a、第２キャリア板５１ｂ、シード層（ｓｅｅｄ  ｌａｙｅｒ）５２ａ及び５２ｂ、突出部５３、絶縁層５４、ソルダボールパッド５６ａ、回路パターン５６、ボンディングパッド５６ｃ、レジスト５７、電子素子５８、チップパッド５８ａ、モールディング材５９が示されている。
【００３７】
本実施例は、シード層５２ｂをリード線としてボンディングパッド５６ｃに表面処理する工程を示す。図５の（ａ）から（ｃ）の工程は、図３の（ａ）から（ｃ）の工程と同一である。図５の（ｄ）は、第２キャリア板５１ｂを除去する工程である。第２キャリア板５１ｂが除去されると、シード層５２ｂが露出される。
【００３８】
図５の（ｅ）は、表面処理する基板パッド５６ｃの上面と周辺のシード層５２ｂを除去し、残りのシード層５２ｂの上面にはレジスト５７を積層する工程である。レジスト５７としては、ドライフィルムを用いる。除去されないシード層５２ｂは、ボンディングパッド５６ｃに電流を供給するリード線の役目をする。このような工程は、別途のリード線を形成しないで工程中に形成されたシード層５２ｂをリード線として活用したことである。レジスト５７は、ボンディングパッド５６ｃの以外の部分が表面処理されないようにする。
【００３９】
図５の（ｆ）は、電子素子５８を実装する工程である。電子素子５８を実装するためには、図５の（ｅ）で、シード層５２ｂとレジスト５７とを除去しなくてはならない。シード層５２ｂを残すと所望しない部分の回路パターン５６が電気的に繋がる。よって、シード層５２ｂを除去することが好ましい。シード層５２ｂを除去した後、電子素子５８を実装する工程は、図３の説明と同一であるので詳細な説明は略する。
【００４０】
図６は、本発明の好ましい第４実施例による電子素子パッケージの製造工程図である。図６を参照すると、電子素子パッケージ６０、第１キャリア板６１ａ、 シード層（ｓｅｅｄ  ｌａｙｅｒ）６２ａ、銅箔６２ｂ、突出部６３、銅箔積層板６４、ソルダボールパッド６６ａ、回路パターン６６、ボンディングパッド６６ｃ、ソルダレジスト６７、電子素子６８、チップパッド６８ａ、モールディング材６９が示されている。
【００４１】
本実施例は、第１キャリア板６１ａに銅箔積層板６４を積層した後、銅箔６２ｂを除去して回路パターン６６を形成する工程である。これを図６を参照して詳しく説明すれば、図６の（ａ）は、図３の（ａ）と同一な工程であって第１キャリア板６１aに突出部６３を形成する工程である。
【００４２】
図６の（ｂ）は、二つの第１キャリア板６１ａを突出部６３が外向するように接合し、対称的に銅箔積層板６４を整列する工程を示す。図６の（ｃ）は、銅箔積層板６４と第１キャリア板６１ａを一括積層する。ここで、二つの第１キャリア板６１ａは、以後の工程で分離しなくてはならないので、これを考慮して接合する。
【００４３】
図６の（ｄ）は、銅箔６２ｂの一部を除去してソルダボールパッド６６ａ及びボンディングパッド６６ｃを含む回路パターン６６を形成する工程である。図６の（ｅ）は、ボンディングパッド６６ｃに表面処理をする工程であり、（ｆ）は、二つの第１キャリア板６１ａを分離した後、電子素子６８を実装する工程である。以後の工程は、第１キャリア板６１ａ、シード層６２ａ、突出部６３を除去する工程であり、既に図３の実施例で説明した。
【００４４】
図７は、本発明の好ましい第４実施例による電子素子パッケージの断面図である。図７を参照すると、電子素子パッケージ７０、絶縁層７４、ソルダボールパッド７６ａ、回路パターン７６、ボンディングパッド７６ｃ、ソルダレジスト７７、電子素子７８、チップパッド７８ａ、モールディング材７９が示されている。
【００４５】
本実施例は、単層の回路パターン７６の一面に電子素子７８と電気的に繋がるボンディングパッド７６ｃを形成し、他面にはソルダボールに繋がるソルダボールパッド７６ａを形成することを特徴とする。このようなソルダボールパッド７６ａ及びボンディングパッド７６ｃは、回路パターン７６の一部分であり、回路パターン７６を形成する際同時に形成する。
【００４６】
電子素子７８は、フリップチップの形態であって、底面に多数のチップパッド７８ａが形成されている。このようなチップパッド７８ａは、ボンディングパッド７６ｃと対応される地点に形成されていて、電気的に互いに繋がっている。一方、電子素子７８は、モールディング材７９により固定される。ソルダボールパッド７６ａは、表面が外部に露出されていて、露出された部分は表面処理される。表面処理は、後のソルダボールとの接着力を良くするために行う。
【００４７】
本発明の技術思想が上述した実施例により具体的に記述されたが、上述した実施例はその説明のためのものであり、その制限のためではないし、本発明の技術分野の通常の専門家であれば本発明の技術思想の範囲内で多様な実施例が可能であることを理解できるであろう。
【図面の簡単な説明】
【００４８】
【図１ａ】従来技術による電子素子パッケージの斜視図である。
【図１ｂ】従来技術による電子素子パッケージの断面図である。
【図２】本発明の好ましい第１実施例による電子素子パッケージの製造方法の順序図である。
【図３】本発明の好ましい第１実施による電子素子パッケージの製造工程図である。
【図４】本発明の好ましい第２実施例による電子素子パッケージの製造工程図である。
【図５】本発明の好ましい第３実施例による電子素子パッケージの製造工程図である。
【図６】本発明の好ましい第４実施例による電子素子パッケージの製造工程図である。
【図７】本発明の好ましい第４実施例による電子素子パッケージの断面図である。
【符号の説明】
【００４９】
３０    電子素子パッケージ
３１ａ  第１キャリア板
３１ｂ  第２キャリア板
３２ａ、３２ｂ  シード層（ｓｅｅｄ  ｌａｙｅｒ）
３３    突出部
３４    絶縁層
３５    ホール
３６ａ  ソルダボールパッド
３６    回路パターン
３６ｃ  ボンディングパッド
３７    ソルダレジスト
３８    電子素子
３８ａ  チップパッド
３９    モールディング材
【図１ａ】
0004763639.tif 000002
【図１ｂ】
0004763639.tif 000003
【図２】
0004763639.tif 000004
【図３】
0004763639.tif 000005
【図４】
0004763639.tif 000006
【図５】
0004763639.tif 000007
【図６】
0004763639.tif 000008
【図７】
0004763639.tif 000009