(57)【特許請求の範囲】
【請求項１】
あるインピーダンスを有するヒューズと、
ここにおいて、該インピーダンスは、プログラムされていないときに第１の値であり、
プログラムされたときに第２の値であり、
破壊されたときに第３の値である、
ここにおいて、該第２の値は、該第１の値よりも大きく、そして該第３の値は、該第２の値よりも大きい、
第１の基準電圧を発生させるために構成された第１の基準電圧発生器と、
第２の基準電圧を発生させるために構成された第２の基準電圧発生器と、
該ヒューズ・インピーダンスとともに変化するヒューズ電圧を該第１の基準電圧と比較するために構成された第１のコンパレータと、
ここにおいて、該第１のコンパレータの出力は、該ヒューズがプログラムされているか否かを示すヒューズ読出し信号を生成する、
該ヒューズ電圧を該第２の基準電圧と比較するために構成された第２のコンパレータと、
ここにおいて、該第２のコンパレータの出力は、該ヒューズが破壊されているか否かを示すフェイル信号を生成する、
を具備することを特徴とする、ヒューズ読出し回路。
【請求項２】
該ヒューズは、供給電圧に接続され、
ここにおいて、該ヒューズ電圧は、該ヒューズを横切る電圧降下を差し引いた該供給電圧からなり、
該第１の基準電圧発生器は、該供給電圧に接続された第１の抵抗器を具備し、
ここにおいて、該第１の基準電圧は、該第１の抵抗器を横切る電圧降下を差し引いた該供給電圧からなり、
該第２の基準電圧発生器は、該供給電圧に接続された第２の抵抗器を具備し、
ここにおいて、該第２の基準電圧は、該第２の抵抗器を横切る電圧降下を差し引いた該供給電圧からなる、
ことを特徴とする、請求項１のヒューズ読出し回路。
【請求項３】
該第１の抵抗器は、該供給電圧とグランドとの間に第１のトランジスタと直列に接続され、
該第２の抵抗器は、該供給電圧とグランドとの間に第２のトランジスタと直列に接続され、
該ヒューズは、該供給電圧とグランドとの間に第３のトランジスタと直列に接続され、
該第１のトランジスタ、第２のトランジスタ及び第３のトランジスタは、実質的に同じ特性を有する
ことを特徴とする、請求項２のヒューズ読出し回路。
【請求項４】
該ヒューズ電圧は、
該ヒューズを横切る電圧降下を含み、
該第１の基準電圧発生器は、第１の抵抗器を具備し、
ここにおいて、該第１の基準電圧は、該第１の抵抗器を横切る電圧降下を含み、
該第２の基準電圧発生器は、第２の抵抗器を具備し、
ここにおいて、該第２の基準電圧は、該第２の抵抗器を横切る電圧降下を含む  
ことを特徴とする、請求項１のヒューズ読出し回路。
【請求項５】
ヒューズと、
第１の基準電圧発生器と、
第２の基準電圧発生器と、
第１のコンパレータと、
第２のコンパレータと
を具備するヒューズ読出し回路であって、
該ヒューズは、供給電圧とグランドとの間に読出しトランジスタと直列に、そして該供給電圧とグランドとの間に書込みトランジスタと直列に接続され、
該読出しトランジスタと該書込みトランジスタは、並列であり、
該読出しトランジスタは、読出し信号により選択的にオンに切り替えられ、
該書込みトランジスタは、書込み信号により選択的にオンに切り替えられ、
該書込みトランジスタは、該読出しトランジスタのインピーダンスよりも小さいインピーダンスを有し、
ここにおいて、該ヒューズは、プログラムされていないときに第１の値であり、プログラムされたときに第２の値であり、そして破壊されたときに第３の値であるインピーダンスを有し、ここにおいて、該第２の値は、該第１の値よりも大きく、そして該第３の値は、該第２の値よりも大きく、
該第１の基準電圧発生器は、該供給電圧とグランドとの間に直列に接続された第１の基準抵抗器と第１の基準トランジスタとを含み、
該第１の基準抵抗器は、該第１の値よりも大きくそして該第２の値よりも小さいインピーダンスを有し、
該第１の基準トランジスタと該読出しトランジスタは、実質的に同じ特性を有し、
該第１の基準電圧発生器は、第１の基準電圧として該第１の基準抵抗器と該第１の基準トランジスタとの間のノードのところに電圧を出力するように構成され、
該第２の基準電圧発生器は、該供給電圧とグランドとの間に直列に接続された第２の基準抵抗器と第２の基準トランジスタとを含み、
該第２の基準抵抗器は、該第２の値よりも大きく該第３の値よりも小さいインピーダンスを有し、
該第２の基準トランジスタと該読出しトランジスタは、実質的に同じ特性を有し、
該第２の基準電圧発生器は、第２の基準電圧として該第２の基準抵抗器と該第２の基準トランジスタとの間のノードのところに電圧を出力するように構成され、
該第１のコンパレータは、該読出し信号がアサートされたときに、該ヒューズと該読出しトランジスタとの間のノードにおけるヒューズ電圧を該第１の基準電圧と比較するために構成され、
ここにおいて、該第１のコンパレータの出力は、該ヒューズがプログラムされているか否かを示すヒューズ読出し信号を供給し、
該第２のコンパレータは、該ヒューズ電圧を該第２の基準電圧と比較するために構成され、
ここにおいて、該第２のコンパレータの出力は、該ヒューズが破壊されているか否かを示すフェイル信号を供給する
ことを特徴とする、ヒューズ読出し回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に集積回路（ＩＣ）中のヒューズに係わり、そして特に、ＩＣ中にデータを持続的に記憶するために使用されるヒューズの状態又はヒューズの設定を検出するためのシステム及び方法に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）のようなデバイスにとって何らかのデバイスに特有の情報を維持することが時には必要である。必ずしも必要でない場合に、ＩＣ自身の中にこの情報を記憶することは便利である。これを行うために、回路のある部分は、持続的な記憶装置として動作する必要がある。１つの解は、ヒューズの集合を回路の中へと組み込むことであり、そしてそのヒューズに所望の情報をプログラムすることによりその情報をエンコードすることである。この課題のために構成要素の選択において様々なトレードオフがあり、例えば、サイズ、プログラムすることの容易性、持続性、等である。
【０００３】
１つの従来方法は、デバイスの中に複数のレーザー・ヒューズを組み込むことである。これらのヒューズは、ヒューズの金属リンクを蒸発させることによりプログラムされる（言い換えると、ヒューズは“切断”される）。プログラムされた情報は、次にヒューズのどれが切断され、そしてどれが切断されていないかを判断することにより読み出される。切断されたヒューズは、例えば、０として解釈されることができ、一方で未切断のヒューズは、１として解釈されることができる。このプログラミングは、恒久的である。
【０００４】
レーザー・ヒューズをプログラムする機会は、そのヒューズが露出されるときの製造プロセス中の小さな時間ウィンドウに限定される。このタイプのヒューズの使用についてのさらなる制限は、そのようなヒューズの最小サイズである。これは、レーザーの波長による制限である。レーザーの波長は、相補型ＩＣの最小加工寸法に比べて一般的に長く、そのためレーザーは、ヒューズを正確に切断できないことがある。ヒューズを切断するためのレーザーの使用は、しかも意図しない二次的なダメージを生じさせることがある。
【０００５】
レーザー・ヒューズに対する代案は、電気的にプログラム可能なヒューズであり、例えば、Ｔｉ−シリサイド又は他の金属シリサイド・ヒューズである。これらは（そして類似の構造のヒューズは）、同様に、ポリ・ヒューズ又はｅヒューズとして呼ばれることがある。ｅヒューズは、それを“切断”するためにそのヒューズを通過する大電流を流すことによりプログラムされる。（金属シリサイド）ｅヒューズのプログラミングの基礎となる機構は、そのヒューズ中のシリサイド層の物質の凝集に基づく。電流密度（そして温度）が適度なエレクトロマイグレーションを引き起こすために十分であるときに、凝集が発生する。これらのヒューズは、レーザー・ヒューズよりも小さくそしてより簡単にプログラムされる。ｅヒューズは、製造プロセス中のより都合のよい段階で、又は製造の後のある都合のよい時間にプログラムされることができる。しかも、二次的なダメージに関する可能性は、（適切なプログラミングうぃ用いて）低減される。
【０００６】
エレクトロマイグレーションは、移動する（伝導する）電子とその近くの拡散する金属原子（イオン）との間の運動量の交換による導電体中のイオンの（ゆっくりとした）マイグレーションによって引き起こされる物質移動である。時間のある期間にわたり、十分な数の原子が、それらの元々の位置から遠くへ押しやられ、そしてギャップ（空洞）が作り出され、伝導を制限する又は妨げる。凝集は、マイグレートする原子の集積を呼ぶ。
【０００７】
通常、エレクトロマイグレーションは、半導体中では生じないが、その代わりにＩＣの金属配線中で生じる。設計者は、Ｔｉ−シリサイドのような適度に影響を受ける複数の材料の中からヒューズ成分を構成することによりこの効果を利用し、その金属はその後ヒューズをプログラムするために大電流／高電圧を受けることがある。しかしながら、電流が大きすぎるとき又は長すぎる時間与えられるとき、ヒューズはダメージを受ける又は破壊されることさえある。別の問題が起きることがある。例えば、ある複数のケースでは、短絡が近くの構成要素において起きることがある。
【０００８】
ｅヒューズは、プログラムされていず、変更されていない（未切断として知られる）状態と適正にプログラムされた（切断として知られる）状態との両方において、電流を流し、そして指定された範囲のインピーダンスを有する。ヒューズが大きすぎる電流でプログラムされる場合には、ヒューズは、ダメージを受ける又は破壊されることさえあり、所望の範囲のはるかに外のインピーダンスにされる。しかも、そのデバイス中の他の構成要素に対する二次的なダメージの可能性もある。
【０００９】
従来の読出し回路は、プログラムされていない（未切断の）ヒューズとプログラムされた（切断された）ヒューズとを区別できるが、不適切にプログラムされた（破壊された）ヒューズを認識できない。しかしながら、ヒューズを読み出すことができるだけでなく、ヒューズが破壊されているかどうかを判断することができることは、重要である。したがって、３つのヒューズの状態：未切断と、切断と、そして破壊と、の間を区別するシステム及び方法を提供することが望ましい。
【発明の開示】
【発明の概要】
【００１０】
上に概要を示された問題の１又はそれより多くは、本発明の様々な実施形態により解決されることができる。概して、本発明は、デバイス中の（例えば、集積回路中の）ヒューズのモード（状態として知られる）又はヒューズの設定を検出するためのシステム及び方法を含む。ヒューズは、複数の状態の設定のうちのいずれか１つであることができ、その状態は、ヒューズを通過する電流を流し、電圧（又は電圧降下）を測定し、そして次に基準値の設定に対してその電圧を比較することによって判断されることが可能である。
【００１１】
可能性のある複数の状態のいずれかであるヒューズが、情報のビットをその中に記憶するようにプログラムされていると考えられることができるが、用語“プログラムされる”は、主に、プログラムされた状態すなわち切断された状態を呼ぶように本明細書中では使用され、その状態ではヒューズのインピーダンスは、未切断のレベルすなわちプログラムされていないレベルよりも上に増加しているが、破壊されていない。
【００１２】
１つの実施形態は、ヒューズの状態（少なくとも３つのうちの１つ）を判断するための方法を具備し、各状態は異なるインピーダンス値を有する。３つの順次大きくなるインピーダンスは、それぞれ、未切断ヒューズ、切断ヒューズ、及び破壊ヒューズを示す。ヒューズ状態は、それ自身のインピーダンス、すなわち、ヒューズ・インピーダンスが第１の値（プログラムされていない）、第２の値（プログラムされた）、又は第３の値（破壊された）の範囲にあるかどうか、によって判断される。ヒューズ読出し信号（ＦＯＵＴ）が次に生成される。この信号は、ヒューズ・インピーダンスが第２の値より低いときにデアサートされ、そしてそれ以外はアサートされる。ヒューズ・フェイル信号（ＦＡＩＬ）も同様に生成され、ヒューズ・インピーダンスが第２の値よりも大きいときに信号はアサートされ、そしてそれ以外はデアサートされる。
【００１３】
１つの実施形態では、ヒューズ電圧は、ヒューズ・インピーダンスに基づいて発生される。本方法は、ヒューズ電圧が２つの基準電圧（例えば、ＶＲＥＦ，ＶＲＥＦ２）の下か、間か、又は上かどうかを判断し、そしてそれによってヒューズ・インピーダンスがそれぞれ未切断ヒューズ、切断ヒューズ、又は破壊ヒューズの範囲にあるかどうかを判断する。ヒューズ読出し信号（ＦＯＵＴ）とヒューズ・フェイル信号（ＦＡＩＬ）は、ヒューズ状態を示すために再び使用される。ＦＯＵＴは、ヒューズ電圧が下側の基準よりも高いときにアサートされ、そしてＦＡＩＬは、ヒューズ電圧が上側の電圧基準よりも高いときにアサートされる。いずれの信号もアサートされないときには、ヒューズは、切断されていない。ＦＯＵＴがアサートされ、そしてＦＡＩＬがアサートされていないとき、ヒューズは切断されている。ＦＡＩＬがアサートされるとき、ヒューズは、破壊されている。
【００１４】
１つの実施形態では、本方法は、ヒューズと２つの基準構成要素を横切る電圧降下を使用してヒューズ・インピーダンスを判断する。基準電圧（ＶＲＥＦ，ＶＲＥＦ２）に対して、電圧降下は、抵抗器のような基準構成要素を横切って測定される。１つの基準構成要素のインピーダンスは、未切断ヒューズのインピーダンスと切断ヒューズのインピーダンスとの間である。第２の基準構成要素のインピーダンスは、切断ヒューズのインピーダンスと破壊ヒューズのインピーダンスとの間である。ヒューズ電圧降下は、基準電圧降下と比較され、そして対応するヒューズ読出し信号とヒューズ・フェイル信号が生成される。ある複数の実施形態では、複数のヒューズがあり、そしてそれらのフェイル信号は、（例えば、ＯＲゲートを使用して）統合される。これは、いずれかのヒューズが破壊されているときに、１つのフェイル信号がアサートされるような方法で行われることが可能である。
【００１５】
ヒューズ読出し回路の１つの実施形態は、１つのヒューズ、２つの基準電圧発生器、そして２つのコンパレータを含む。ヒューズ・インピーダンスは、プログラムされていないときには（未切断状態では）比較的低い値を、適正にプログラムされているときには（切断状態では）高い値を、そして不適切にプログラムされているときには（破壊された状態では）より高い値さえ有する。ヒューズ電圧は、ヒューズ・インピーダンスとともに変化し、そして２つの基準発生器によって発生される基準電圧を使用して３つの状態のうちの１つに分類されることができる。２つの電圧発生器のそれぞれは、これらの複数のヒューズ状態の間のインピーダンス（電圧）に対応する基準電圧（例えば、ＶＲＥＦ又はＶＲＥＦ２）を発生するように構成される。しかも２つのコンパレータがあり、それぞれはヒューズ電圧と基準電圧のうちの１つを比較するために使用される。１つのコンパレータは、下側の電圧基準を使用し、そしてヒューズがプログラムされているか（切断されている又は破壊されているか）否かを示す。別のコンパレータは、上側の電圧基準を使用し、そしてヒューズが破壊されているか否かを示す。未切断ヒューズ、切断ヒューズそして破壊ヒューズに対するインピーダンス値は、例えば、それぞれ、Ｒ、１０Ｒ、そして１０００Ｒであり得る。下側の基準抵抗器と上側の基準抵抗器に対するインピーダンス値は、例えば、それぞれ、５Ｒと５００Ｒであり得る。
【００１６】
ある複数の実施形態では、ヒューズ電圧と基準電圧は、電圧降下である。１つの実施形態では、３つの読出しトランジスタが含まれる。１つのトランジスタは、各基準発生器の抵抗器と直列であり、そして１つは、ヒューズと直列である。３つのトランジスタは、実質的に同じであり、そしてヒューズ状態を“読み出す”ためにオンに切り替えられる。トランジスタが実質的に同じであるので、ヒューズと基準抵抗器とを横切る電圧降下は、それらのそれぞれのインピーダンスで変化する。１つの実施形態では、ヒューズは、しかも別のトランジスタと直列に接続される。この別のトランジスタは、書込みトランジスタであり、そしてヒューズの読出しトランジスタと並列に接続される。書込みトランジスタは、ヒューズをプログラムする際に使用される。それは、書込み信号（ＷＲ）によって選択的にオンに切り替えられ、そして他の３つのトランジスタのインピーダンスよりも小さなインピーダンスを有し、その結果、より大きな電流が発生され、それによってヒューズを書き込む（プログラムする）。しかも別の実施形態では、読出し回路は、しかもＯＲゲートを含み、それはヒューズ・フェイル信号と別のヒューズからのフェイル信号とを受け取るように構成される。ＯＲゲートの出力は、入力信号のいずれかがアサートされる場合に、アサートされる。１つの実施形態では、複数の読出し回路は、それぞれが連続する読出し回路のＯＲゲートに接続されたフェイル信号と直列につなげられる。ＯＲゲートが元の読出し回路に含まれるとき、ＯＲゲートの１つの入力は、前の読出し回路のフェイル信号を受け取る代わりに接地される。最終的なフェイル信号は、いずれかのヒューズのプログラミングが失敗したかどうか（いずれかのヒューズが破壊されたかどうか、として知られる）を判断するためにモニタされる。１つの実施形態では、最終フェイル信号は、全てのヒューズが適正にプログラムされるようにプログラミング供給電圧を最適化するために使用されることが可能である。
【００１７】
複数のさらなる実施形態が、同様に可能である。
【発明を実施するための最良の形態】
【００１８】
本発明の別の目的及び利点は、下記の詳細な説明を読むとそして添付した図面を参照すると明確になる。
【００１９】
本発明が様々な変形及び代わりの形式を従えるが、それらの具体的な実施形態は、図面及びそれに伴う詳細な説明に例として示される。図面及び詳細な説明は、記載された特定の実施形態に本発明を限定するように意図されていないことが理解されるはずである。本明細書は、その代わりに添付された特許請求の範囲により規定されるように本発明の範囲内になる全ての変形、等価なものそして代替物をカバーするように意図されている。
【００２０】
本発明の１又はそれより多くの実施形態が、以下に説明される。以下に説明されるこれらの実施形態及びいずれかの別の実施形態は、具体例であり、そして本発明を限定するのではなく例示的であるように意図されていることに注意すべきである。
【００２１】
概して、本発明は、集積回路のようなデバイス中のヒューズの状態又はヒューズの設定を検出するためのシステム及び方法を含む。ヒューズは、そのヒューズを通過する電流を流すことにより、対応する電圧（又は電圧降下）を測定することにより、そしてそれからその電圧を一連の基準電圧と比較することにより決定されることができる複数の状態の設定うちのいずれか１つであることができる。
【００２２】
本発明を詳細に説明する前に、ヒューズがどのようにプログラムされるかを理解することは役に立つ。これは、一般にインピーダンスを大きくするような方法でヒューズを通過する大電流を管理することを必然的に含む。典型的には、この増加は、ヒューズ自身にダメージを与えることを通して実現される。単純なヒューズでは、導電性（金属）のリンクは、過大な電流により溶融される又は蒸発され、ヒューズを完全に非導電性にする（すなわち、回路を開にする）。上記のように、レーザー・ヒューズでは、金属リンクは、レーザー加熱を使用することにより蒸発される。しかも上に説明したように、ｅヒューズでは、プログラミング電流は、ヒューズ内の導電性物質の少なくとも一部を凝集させるように設計されており、それにより（開回路を作らずに）そのインピーダンスを増加させる。
【００２３】
図１は、ｅヒューズ（ポリ・ヒューズ）をプログラムするためそして読み出すために使用する従来のラッチ・タイプの回路を説明する。図は、電源１１０，１１１，１１２、ｅヒューズ１２０、トランジスタ１３０，１４０，１５０，１６０，１７０、及びインバータ１８０を示す。ＰＭＯＳトランジスタ１３０とＮＭＯＳトランジスタ１４０は、供給電圧１１１とグランドとの間で（ノード１３１で）接続される。ＰＭＯＳトランジスタ１５０とＮＭＯＳトランジスタ１６０は、直列に接続される。トランジスタ１５０と１６０は、ノード１５２で接続される。直列に接続されるものは、電源１１０、ｅヒューズ１２０、ノード１３１と１５２、インバータ１８０、及びノード１８３である。出力は、ノード１８３におけるＦＯＵＴであり、それはトランジスタ１５０と１７０の入力に接続される。トランジスタ１３０、１４０、及び１６０への入力は、それぞれＲＤｂ、ＷＲ、及びＲＤである。ＲＤｂは、ＲＤの反転である。
【００２４】
上記のように、ｅヒューズは、それらのインピーダンスを選択的に変えることによりプログラムされる。ヒューズは、それを通して比較的低電流を流すことにより、そしてそれを横切る電圧降下を読み出してそのインピーダンスを決定することにより、読み出される。ｅヒューズは、それを通過する大電流を流すことにより書き込まれる（プログラムされる）。このプログラミング電流は、シリサイド層を凝集させるのに十分に高いが、そのヒューズ（そしておそらく隣接する構成要素）が破壊されないように十分に低くすべきである。
【００２５】
電源１１０は、プログラミング時には必要な高電圧／高電流を供給し、そして読み出し時にはグランド（すなわち、０ボルト）として動作する。ｅヒューズ１２０をプログラムするために、信号ＷＲがアサートされ（ハイ）、その結果、ＮＭＯＳトランジスタ１４０はオンに切り替えられる、そして信号ＲＤがデアサートされ（ロー）、その結果、ＰＭＯＳトランジスタ１３０と１６０はオフに切り替えられる。電流は、ｅヒューズを通過してグランドへトランジスタ１４０を経由して流れ、ｅヒューズ１２０を切断するように（すなわち、おそらく破壊するように）させる。ｅヒューズ１２０を読み出すために、信号ＲＤがアサートされ（ハイ）、その結果ＰＭＯＳトランジスタ１３０と１６０はオンに切り替えられる、そして信号ＷＲがデアサートされ、その結果ＮＭＯＳトランジスタ１４０がオフに切り換えられる。ｅヒューズ１２０が未切断である（すなわち、プログラムされていない）ときには、そのインピーダンスは低く、そしてインバータ１８０への入力電圧はローである。インバータ１８０の出力は、したがってハイであり、スイッチング・トランジスタ１７０がオンそしてスイッチング・トランジスタ１５０がオフであり、それによりインバータ１８０の入力をグランドへトランジスタ１６０と１７０とを経由して接続し、そしてロー入力信号を強める。ｅヒューズ１２０が切断されると（すなわち、破壊されると）、そのインピーダンスはハイであり、そしてインバータ１８０への入力電圧はハイである。インバータ１８０の出力は、それゆえローであり、スイッチング・トランジスタ１５０がオンそしてスイッチング・トランジスタ１７０がオフである。これは、インバータ１８０の入力を電源１１２に接続し、ハイ入力信号を強める。そのように、ｅヒューズが切断される又は破壊されるときには、ＦＯＵＴはローであり、そしてｅヒューズが未切断であるときには、ＦＯＵＴはハイである。この回路は、適正にプログラムされた（切断された）ｅヒューズと不適正にプログラムされた（破壊された）ｅヒューズとを区別できない−２つの状態は、同じロー出力信号を生成する。
【００２６】
用語“未切断”は、本明細書中では変えられていないヒューズ、プログラムされていないヒューズを記述するために使用され、そして低インピーダンス（例えば、Ｒ）により特徴付けられる。用語“切断”は、高くされたインピーダンス、跳ね上がったインピーダンス（例えば、１０Ｒ）により特徴付けられる適正にプログラムされたヒューズを記述するために使用される。用語“破壊された”は、インピーダンスの大きな増加、典型的に切断ヒューズのはるか上（例えば、１０００Ｒ）、により特徴付けられる不適正にプログラムされたヒューズを記述するために使用される。ヒューズを“破壊する”ようにさせるプログラミングは、回路を切断しないことがあり、そして周囲の構成要素にダメージを与えることも与えないこともある。
【００２７】
図２は、プログラミング電流とプログラムされたインピーダンスとの間の具体例の関係を図示する。３つの領域：未切断；切断；及び破壊：がある。そのプログラムされていない、未切断状態では、ｅヒューズは、Ｒの基本インピーダンスを有する。適切なプログラミング電流がヒューズ書込み動作の間に（Ｉｐ１とＩｐ２との間で）ヒューズに与えられるとき、ヒューズのシリサイド層は、凝集し、１０Ｒ付近の所望の範囲にヒューズのインピーダンスを増加させる。ヒューズは、そのときには切断されたと考えられる。プログラミング電流が低過ぎる（Ｉｐ１未満）場合には、ｅヒューズは切断されず、そして結果のインピーダンスは、Ｒの付近に留まる。プログラミング電流が高過ぎる（Ｉｐ２よりも高い）場合には、ｅヒューズは、破壊され、そしてヒューズのインピーダンスは、１０Ｒよりもはるかに大きい（ほぼ１０００Ｒ）。プログラミング電流が適切な範囲内（Ｉｐ１とＩｐ２との間）であるときだけ、ヒューズ書込み動作が所望の凝集とインピーダンス（すなわち、１０Ｒ）をもたらす。
【００２８】
上記のように、従来の読出し回路は、ｅヒューズの切断状態と破壊状態とのあいだを区別できない。図３は、１つの実施形態にしたがって３つのｅヒューズ状態を同定するために使用する方法のフローチャートである。最初に、電流は、ｅヒューズを通過する（ブロック３１０）。ヒューズを横切る電圧降下が、次に測定される（ブロック３２０）。２つの基準電圧（電圧降下）が、次に発生される（測定される）（ブロック３３０）。基準電圧は、これらの３つのｅヒューズ状態の間になるインピーダンス値（Ｒ、約１０Ｒ、及び約１０００Ｒ）に対応する。ｅヒューズを横切る電圧降下は、次にｅヒューズの状態を判断するために２つの基準電圧のそれぞれと比較される（ブロック３４０）。ヒューズ・インピーダンスが両方の基準よりも小さいと判断される場合には、ヒューズは、まだプログラムされていない（すなわち、未切断である）。ヒューズ・インピーダンスが１つの基準より小さくそして他方より大きい場合には、ヒューズは適正にプログラムされている（すなわち、切断されている）。ヒューズ・インピーダンスが２つの基準電圧よりも大きいと判断される場合には、ヒューズは、不適正にプログラムされている（すなわち、破壊されている）。状態情報は、次にユーザに出力されることができる（ブロック３５０）。
【００２９】
図４Ａは、図３のフローチャートに具体化された方法を実行するように構成された回路を説明する機能ブロック図である。図示されているものは、基準電圧発生回路（４０１，４０２）及びモード（状態）検出回路（４０３）である。各基準電圧発生器（４０１，４０２）は、抵抗器（４１１，４１２）及びトランジスタ（４１６，４１７）を含む。各電圧発生器の抵抗器とスイッチング・トランジスタは、供給電圧とグランドとの間に直列に接続される。
【００３０】
電圧発生器４０１は、下側の抵抗に対応し、そして抵抗器４１１を含み、それは未切断ヒューズの抵抗（例えば、Ｒ）と切断ヒューズの抵抗（例えば、１０Ｒ）との間である抵抗Ｒ１（例えば、５Ｒ）を有する。抵抗器４１１は、ノード４１３においてトランジスタ４１６に接続される。基準電圧ＶＲＥＦは、ノード４１３において取り出される。電圧発生器４０２は、上側の抵抗に対応し、そして抵抗器４１２を含み、それは切断ヒューズの抵抗（例えば、１０Ｒ）と破壊ヒューズの抵抗（例えば、１０００Ｒ）との間である抵抗Ｒ２（例えば、５００Ｒ）を有する。抵抗器４１２は、ノード４１４においてトランジスタ４１７に接続される。基準電圧ＶＲＥＦ２は、ノード４１４において取り出される。供給電圧は、それぞれの基準電圧発生器に対して同じであり、そしてトランジスタ４１６と４１７のゲートに与えられ、その結果、それらはオンに切り換えられたままに留まる。ＮＭＯＳトランジスタ４１６，４１７と４６０が同じインピーダンスを有するとき、Ｒ１とＲ２は、Ｒ＜Ｒ１＜１０Ｒ＜Ｒ２＜１０００Ｒであるはずである（ここで、未切断、切断及び破壊ヒューズは、それぞれＲ，１０Ｒ，１０００Ｒのインピーダンスを有する）。ＮＭＯＳトランジスタ４１６，４１７と４６０が同じインピーダンスを持たないときには、基準インピーダンス値Ｒ１，Ｒ２は、異なるトランジスタ・インピーダンスを調節するように選択される必要がある。
【００３１】
モード検出回路４０３の構成要素は、ｅヒューズ４２０、トランジスタ４４０と４６０、コンパレータ４８１と４８２、及びＯＲゲート４９０を含む。ｅヒューズ４２０は、供給電圧とノード４１５との間に接続される。ノード４１５は、代わりに、トランジスタ４６０又はトランジスタ４４０のいずれかを通してグランドに接続されることができる。ノード４１５は、２つのコンパレータ４８１とコンパレータ４８２の入力に接続される。電圧発生器は、コンパレータの別の入力に接続される。ＶＲＥＦとＶＲＥＦ２は、それぞれコンパレータ４８１と４８２により使用される。コンパレータ４８１と４８２の出力は、それぞれＦＯＵＴとＦＯＵＴ２である。ＦＯＵＴ２とＩＦＡＩＬは、ＯＲ４９０に接続される。ＩＦＡＩＬは、別のブロックのモード検出回路４０３と同じヒューズ回路の出力である。ＯＲ４９０の出力は、ＦＡＩＬである。（図５は、ヒューズ・ブロックのデージー・チェーンを図示する。）
電圧発生器４０１と４０２は、ノード４１５における電圧、ＶＦ、と比較する際に使用される、それぞれ基準電圧ＶＲＥＦとＶＲＥＦ２を供給する。基準電圧発生器４０１と４０２中の抵抗器のインピーダンスは、これらのｅヒューズの中間である。すなわち、（未切断、切断、及び破壊であるヒューズに対応する）可能性のある複数のｅヒューズ・インピーダンスの間になる。例えば、基本ｅヒューズ未切断状態、下側−抵抗発生器４０１、ｅヒューズ切断状態、上側−抵抗発生器４０２、及びｅヒューズ破壊状態：のそれぞれに対応する抵抗は、それぞれ：Ｒ，５Ｒ，１０Ｒ，５００Ｒ，及び１０００Ｒであり得る。
【００３２】
回路（ｅヒューズ）が読み出されるとき、ＲＤはアサートされ、スイッチング・トランジスタ４６０はオンである（ＷＲはアサートされず、スイッチング・トランジスタ４４０はオフである）。電圧発生器４０１と４０２において説明されたように、各スイッチング（読出し）トランジスタの入力は、電源に接続され、両方をイネーブルする（すなわち、両方をオンに切り替える）。トランジスタ４１６，４１７と４６０のコンダクタンスが同じであり、そしてこのコンダクタンスが、トランジスタ４４０のそれよりも高く、それによって書込み電流を読出し電流よりも大きくすることは、同様に注目されるべきである。
【００３３】
コンパレータ４８１は、その入力として、ＶＦとＶＲＥＦを有する。ＶＦがＶＲＥＦより小さいとき、ＦＯＵＴはローである。ＶＦがＶＲＥＦより大きいとき、ＦＯＵＴはハイである。コンパレータ４８２は、その入力として、ＶＦとＶＲＥＦ２を有する。ＶＦがＶＲＥＦ２より小さいとき、ＦＯＵＴ２はローである。ＶＦがＶＲＥＦ２より大きいとき、ＦＯＵＴ２はハイである。そのように、コンパレータ４８１は、ｅヒューズ４２０がプログラムされているか否かを決定して、そしてコンパレータ４８２は、ｅヒューズ４２０が適正にプログラムされているか又は破壊されているかどうかを決定する。その結果、ヒューズが未切断状態であるときに、ＦＯＵＴとＦＯＵＴ２は、両方とも０である。ヒューズが切断されているが、破壊されていないときに、ＦＯＵＴとＦＯＵＴ２は、それぞれ０と１である。ヒューズが破壊されているときに、ＦＯＵＴとＦＯＵＴ２は、それぞれ１と１である。
【００３４】
ＯＲ４９０は、コンパレータ４８１の出力を前のｅヒューズのモード検出回路からのＩＦＡＩＬ信号と統合する。コンパレータ４８１の出力がアサートされたとき、ｅヒューズ４２０が破壊されていることを示す。受け取ったＩＦＡＩＬ信号がアサートされたとき、前のｅヒューズのうちの１つのｅヒューズが破壊されていることを示す。そのように、チェーン状に接続されたｅヒューズのうちのいずれか１つが破壊されている場合には、ＯＲゲート４９０は、ＦＡＩＬ信号をアサートする。複数のモード検出回路からの結果は、それによって統合され、その結果、接続されたヒューズのどれ１つとして不適正にプログラムされていなことを確認するために、１つのＦＡＩＬ信号を検査するだけでよい。
【００３５】
多くの可能な変形がある。図４Ｂは、ヒューズ状態を同定するために構成された回路の代わりの実施形態である。図示されたものは、基準電圧発生回路（４９１，４９２）及びモード（状態）検出回路（４９３）であり、それぞれは図４Ａのもの（それぞれ、４０１，４０２、と４０３）に対応する。しかしながら、ＰＭＯＳトランジスタが使用され、そしてそれらに接続される入力は、反転される。同様に、各電圧発生器の抵抗器とスイッチング・トランジスタが供給電圧とグランドとの間に直列に接続されるが、その順番は逆である。すなわち、その順番は、電源、トランジスタ、抵抗器（ヒューズ）そしてグランド（ＶＰＧＭ）である。
【００３６】
図５は、１つの実施形態におけるようなモード検出回路（ヒューズ・ブロック）の接続されたアレイを図示する。図示されたものは、Ｎ＋１個のヒューズ・ブロックのデージー・チェーンである。チェーンは、ヒューズ・ブロック０で始まり、そしてヒューズ・ブロックＮで終わる。この実施形態の各ヒューズ・ブロックは、モード検出回路４０３と同じに構成され、そしてそれゆえ２つの出力：ＦＯＵＴとＦＡＩＬ、を有する。ＦＯＵＴ［ｉ］とＦＡＩＬ［ｉ］は、ｉ番目のヒューズ・ブロックに対応する。ブロックは、０からＮ−１までのｉに対してＦＡＩＬ［ｉ］＝ＩＦＡＩＬ［ｉ＋１］になるように接続される。すなわち、ヒューズ・ブロックのＦＡＩＬ信号は、チェーン中の連続するヒューズ・ブロックに渡される。ＩＦＡＩＬ［０］は、前にヒューズ・ブロックがないので、ローである。各ヒューズ・ブロックは、ＯＲゲート（例えば、ＯＲゲート４９０）を使用して、ブロックのＦＯＵＴ２と前のヒューズ・ブロックのＩＦＡＩＬとを比較する／統合する。もしいずれもが（すなわち、両方が）ハイである場合には、結果は、ＦＡＩＬがハイである。ＦＡＩＬは、それ以外はローである。チェーンの最後の信号、ＦＡＩＬ［Ｎ］、は、チェーンのいずれかのヒューズが不適正にプログラムされているかどうかを判断するために検査される。ＦＡＩＬ［Ｎ］がハイであるとき、少なくとも１つのヒューズが破壊されている。別の１つの実施形態では、最後のフェイル信号ＦＡＩＬ［Ｎ］は、プログラミング供給電圧ＶＰＧＭを最適化するためにモニタされる。例えば、ＦＡＩＬ［Ｎ］がＶＰＧＭ＝２．０Ｖを使用してアサートされるが、ＶＰＧＭ＝１．９Ｖを使用してはアサートされないとき、プログラミング供給電圧は、１．９Ｖより高くない（例えば、ＶＰＧＭ＝１．７Ｖ）はずである。
【００３７】
これまでの説明は、複数の具体的な例示の実施形態を示してきたが、説明した特徴及び構成要素の多くの変形が代わりの実施形態であり得る。例えば、各ヒューズは、最初のヒューズが破壊されたときに使用されるように対になったヒューズを有することができる。別のタイプの多重状態ヒューズが使用されることができる。これらは、情報の２値エンコーディングに対して代案の使用を可能にする２より多くの動作状態を有するヒューズを含むことができる。電圧又は電圧降下は、様々な方法、例えば、ヒューズ又は（複数の）基準構成要素に接続された差分増幅器、で判断されることが可能である。ヒューズ読出し回路出力は、符号化される又は多重化されることができる。多くの他の変形は、本明細書を読むと本発明の分野において知識のある者には同様に明白であろう。
【００３８】
情報及び信号が、多様な異なる技術及び技法のいずれかを使用して表わされることができることを、当業者は、理解するであろう。例えば、上記の説明の全体を通して参照されることができる、データ、命令、コマンド、情報、信号、ビット、シンボル、及びその他のものは、電圧、電流、電磁波、磁場又は磁気粒子、光場又は光粒子、若しくはそれらの組み合わせによって表わされることができる。情報及び信号は、電線、金属トレース、ビア、光ファイバ、その他を含む任意の適切な伝達媒体を使用して開示されたシステムの複数の構成要素間を伝達されることができる。
【００３９】
本明細書中に開示された実施形態に関連して説明された各種の例示的な論理ブロック、モジュール、回路、及びアルゴリズムのステップが、電子ハードウェア、コンピュータ・ソフトウェア（ファームウェアを含む）、又は両者の組み合わせとして与えられることができることを、当業者は、さらに認識するであろう。ハードウェアとソフトウェアとのこの互換性を明確に説明するために、各種の例示的な構成要素、ブロック、モジュール、回路、及びステップが、それらの機能性の面から一般的に上に説明されてきている。そのような機能性が、ハードウェア又はソフトウェアとして与えられるかどうかは、個々のアプリケーション及びシステム全体に課せられた設計の制約に依存する。知識のある者は、述べられた機能を各々の固有のアプリケーションに対して違ったやり方で実行することができるが、しかし、そのような実行の判断は、本発明のスコープからの逸脱を生じさせるように解釈されるべきではない。
【００４０】
本明細書中に開示された実施形態に関連して述べられた、各種の例示的な論理ブロック、モジュール、及び回路は、用途特定集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）、汎用プロセッサ、ディジタル信号プロセッサ（ＤＳＰ）、又は別の論理デバイス、ディスクリート・ゲート論理回路又はトランジスタ論理回路、ディスクリート・ハードウェア素子、若しくは本明細書中に説明された機能を実行するために設計されたこれらのいずれかの組み合わせで、与えられる又は実行されることができる。
【００４１】
本発明によって与えられることができる利益及び利点は、特定の実施形態について上に記述されてきている。これらの利益及び利点、並びにそれらをさらにはっきりと生じさせる又ははっきりとさせるいずれかの要件又は限定は、いずれかの又は全ての特許請求の範囲のクリティカルな特徴、必要な特徴、又は本質的な特徴として解釈される必要はない。本明細書中で使用されるように、用語“具備する”、“具備している”又はそのいずれかの変形は、これらの用語に続く要件又は限定を非限定的に含むとして解釈されるように意図されている。したがって、システム、方法、又は要件の集合を備えた他の実施形態は、それらの実施形態だけに限定されず、そして請求項に記載された実施形態に特に明示されていない又は固有な別の要件を含むことができる。
【００４２】
開示された実施形態のこれまでの説明は、いずれかの当業者が本発明を作成し、使用することを可能にするために提供される。これらの実施形態への様々な変形は、当業者に容易に明らかにされるであろう。そして、ここで規定された一般的な原理は、本発明の精神又は範囲から逸脱することなく、その他の実施形態に適用されることができる。それゆえ、本発明は、本明細書中に示された実施形態に制限することを意図したものではなく、本明細書中で開示されそして添付された特許請求の範囲に詳述された原理及び新規な機能と整合する最も広い範囲に一致するはずである。
【００４３】
以下に、本願発明の種々の観点に基づく発明を付記する。
【００４４】
［１］ヒューズ状態を判断する方法であって、あるインピーダンスを有するヒューズを与えることと、ここにおいて、該インピーダンスは、プログラムされていないときに第１の値であり、プログラムされたときに第２の値であり、破壊されたときに第３の値である、ここにおいて、該第２の値は、該第１の値よりも大きく、そして該第３の値は、該第２の値よりも大きい、該ヒューズ・インピーダンスが該第１の値、第２の値、又は第３の値を有するかどうかを判断することと、ヒューズ読出し信号を生成することと、ここにおいて、該ヒューズ読出し信号は、該ヒューズ・インピーダンスが該第１の値より小さいときにデアサートされ、それ以外はアサートされる、ヒューズ・フェイル信号を生成することと、ここにおいて、該ヒューズ・フェイル信号は、該ヒューズ・インピーダンスが該第２の値より大きいときにアサートされ、それ以外はデアサートされる、を具備することを特徴とする、方法。
【００４５】
［２］該ヒューズ・インピーダンスを判断することは、第１の基準インピーダンスを有する第１の基準構成要素を横切る第１の基準電圧降下を発生させることと、ここにおいて、該第１の基準インピーダンスは、該第１の値より大きくそして該第２の値よりも小さい、第２の基準インピーダンスを有する第２の基準構成要素を横切る第２の基準電圧降下を発生させることと、ここにおいて、該第２の基準インピーダンスは、該第２の値より大きくそして該第３の値よりも小さい、該ヒューズを横切るヒューズ電圧降下を判断することと、該ヒューズ・インピーダンスを判断することと、ここにおいて、該ヒューズ・インピーダンスは、該ヒューズ電圧降下が該第１の基準電圧降下よりも小さいときに該第１の値を有し、該ヒューズ電圧降下が該第１の基準電圧降下よりも大きくそして該第２の基準電圧降下よりも小さいときに該第２の値を有し、該ヒューズ電圧降下が該第２の基準電圧降下よりも大きいときに該第３の値を有する、を具備することを特徴とする、［１］の方法。
【００４６】
［３］該第１の基準電圧降下及び該第２の基準電圧降下を発生させることは、それぞれ第１の基準抵抗器及び第２の基準抵抗器を通過する電流を流すことを具備することを特徴とする、［２］の方法。
【００４７】
［４］先行するヒューズが破壊されているかどうかを示すｉフェイル信号を受け取ることと、該フェイル信号と該ｉフェイル信号とをＯＲ処理することと、出力フェイル信号として該ＯＲ処理の結果を与えることと、をさらに具備することを特徴とする、［１］の方法。
【００４８】
［５］出力として該フェイル信号を与えることをさらに具備することを特徴とする、［１］の方法。
【００４９】
［６］該ヒューズは、該ヒューズ・インピーダンスを変えるために該ヒューズを通過する電流を流すことによりプログラム可能であることを特徴とする、［１］の方法。
【００５０】
［７］あるインピーダンスを有するヒューズと、ここにおいて、該インピーダンスは、プログラムされていないときに第１の値であり、プログラムされたときに第２の値であり、破壊されたときに第３の値である、ここにおいて、該第２の値は、該第１の値よりも大きく、そして該第３の値は、該第２の値よりも大きい、第１の基準電圧を発生させるために構成された第１の基準電圧発生器と、第２の基準電圧を発生させるために構成された第２の基準電圧発生器と、該ヒューズ・インピーダンスとともに変化するヒューズ電圧を該第１の基準電圧と比較するために構成された第１のコンパレータと、ここにおいて、該第１のコンパレータの出力は、該ヒューズがプログラムされているか否かを示すヒューズ読出し信号を生成する、該ヒューズ電圧を該第２の基準電圧と比較するために構成された第２のコンパレータと、ここにおいて、該第２のコンパレータの出力は、該ヒューズが破壊されているか否かを示すフェイル信号を生成する、を具備することを特徴とする、ヒューズ読出し回路。
【００５１】
［８］該ヒューズは、供給電圧に接続され、ここにおいて、該ヒューズ電圧は、該ヒューズを横切る電圧降下を差し引いた該供給電圧からなり、該第１の基準電圧発生器は、該供給電圧に接続された第１の抵抗器を具備し、ここにおいて、該第１の基準電圧は、該第１の抵抗器を横切る電圧降下を差し引いた該供給電圧からなり、該第２の基準電圧発生器は、該供給電圧に接続された第２の抵抗器を具備し、ここにおいて、該第２の基準電圧は、該第２の抵抗器を横切る電圧降下を差し引いた該供給電圧からなる、ことを特徴とする、［７］のヒューズ読出し回路。
【００５２】
［９］該第１の抵抗器は、該第１の値より大きくそして該第２の値よりも小さいインピーダンスを有し、該第２の抵抗器は、該第２の値より大きくそして該第３の値よりも小さいインピーダンスを有することを特徴とする、［８］のヒューズ読出し回路。
【００５３】
［１０］該第１の抵抗器は、該供給電圧とグランドとの間に第１のトランジスタと直列に接続され、該第２の抵抗器は、該供給電圧とグランドとの間に第２のトランジスタと直列に接続され、該ヒューズは、該供給電圧とグランドとの間に第３のトランジスタと直列に接続され、該第１のトランジスタ、第２のトランジスタ及び第３のトランジスタは、実質的に同じ特性を有することを特徴とする、［８］のヒューズ読出し回路。
【００５４】
［１１］該ヒューズは、該供給電圧とグランドとの間に、該第３のトランジスタと並列に接続された書込みトランジスタと直列に接続され、該書込みトランジスタのインピーダンスは、該第１のトランジスタ、第２のトランジスタ及び第３のトランジスタのインピーダンスよりも小さく、該書込みトランジスタは、書込み信号により選択的にオンに切り替えられることを特徴とする、［１０］のヒューズ読出し回路。
【００５５】
［１２］該第２の値は、該第１の値の約１０倍であり、そして該第３の値は、該第１の値の約１０００倍であることを特徴とする、［７］のヒューズ読出し回路。
【００５６】
［１３］該第１の抵抗器は、該第１の値の約５倍であるインピーダンスを有し、該第２の抵抗器は、該第１の値の約５００倍であるインピーダンスを有する、ことを特徴とする、［１２］のヒューズ読出し回路。
【００５７】
［１４］該ヒューズ読出し信号は、該第１の基準電圧が該ヒューズ電圧よりも高いときに該第１のコンパレータによりアサートされ、該フェイル信号は、該第２の基準電圧が該ヒューズ電圧よりも高いときに該第２のコンパレータによりアサートされる、ことを特徴とする、［７］のヒューズ読出し回路。
【００５８】
［１５］第１の入力として該第２のコンパレータから該フェイル信号を、そして第２の入力として別のヒューズ読出し回路からフェイル信号を受け取るように構成されたＯＲゲート、をさらに具備し、ここにおいて、該ＯＲゲートの出力は、該複数のフェイル信号のいずれかがアサートされるときにアサートされ、そして該ＯＲゲートの該出力は、それ以外はデアサートされることを特徴とする、［７］のヒューズ読出し回路。
【００５９】
［１６］直列に接続された２又はそれより多くのヒューズ読出し回路、をさらに具備し、ここにおいて、該ＯＲゲートへの該第２の入力は、直前のヒューズ読出し回路の該ＯＲゲートの該出力であるか、先行するヒューズ読出し回路がないときにグランドに接続されるか、のいずれかであることを特徴とする、［１５］のヒューズ読出し回路。
【００６０】
［１７］該ヒューズ電圧は、該ヒューズを横切る電圧降下を含み、該第１の基準電圧発生器は、第１の抵抗器を具備し、ここにおいて、該第１の基準電圧は、該第１の抵抗器を横切る電圧降下を含み、該第２の基準電圧発生器は、第２の抵抗器を具備し、ここにおいて、該第２の基準電圧は、該第２の抵抗器を横切る電圧降下を含むことを特徴とする、［７］のヒューズ読出し回路。
【００６１】
［１８］該ヒューズは、シリサイド層を有する金属シリサイド・ヒューズを具備し、該シリサイド層は、それを通過する大電流を流すことにより凝集されることを特徴とする、［７］のヒューズ読出し回路。
【００６２】
［１９］ヒューズと、第１の基準電圧発生器と、第２の基準電圧発生器と、第１のコンパレータと、第２のコンパレータとを具備するヒューズ読出し回路であって、該ヒューズは、供給電圧とグランドとの間に読出しトランジスタと直列に、そして該供給電圧とグランドとの間に書込みトランジスタと直列に接続され、該読出しトランジスタと該書込みトランジスタは、並列であり、該読出しトランジスタは、読出し信号により選択的にオンに切り替えられ、該書込みトランジスタは、書込み信号により選択的にオンに切り替えられ、該書込みトランジスタは、該読出しトランジスタのインピーダンスよりも小さいインピーダンスを有し、ここにおいて、該ヒューズは、プログラムされていないときに第１の値であり、プログラムされたときに第２の値であり、そして破壊されたときに第３の値であるインピーダンスを有し、ここにおいて、該第２の値は、該第１の値よりも大きく、そして該第３の値は、該第２の値よりも大きく、該第１の基準電圧発生器は、該供給電圧とグランドとの間に直列に接続された第１の基準抵抗器と第１の基準トランジスタとを含み、該第１の基準抵抗器は、該第１の値よりも大きくそして該第２の値よりも小さいインピーダンスを有し、該第１の基準トランジスタと該読出しトランジスタは、実質的に同じ特性を有し、該第１の基準電圧発生器は、第１の基準電圧として該第１の基準抵抗器と該第１の基準トランジスタとの間のノードのところに電圧を出力するように構成され、該第２の基準電圧発生器は、該供給電圧とグランドとの間に直列に接続された第２の基準抵抗器と第２の基準トランジスタとを含み、該第２の基準抵抗器は、該第２の値よりも大きく、該第３の値よりも小さいインピーダンスを有し、該第２の基準トランジスタと該読出しトランジスタは、実質的に同じ特性を有し、該第２の基準電圧発生器は、第２の基準電圧として該第２の基準抵抗器と該第２の基準トランジスタとの間のノードのところに電圧を出力するように構成され、該第１のコンパレータは、該読出し信号がアサートされたときに、該ヒューズと該読出しトランジスタとの間のノードにおけるヒューズ電圧を該第１の基準電圧と比較するために構成され、ここにおいて、該第１のコンパレータの出力は、該ヒューズがプログラムされているか否かを示すヒューズ読出し信号を供給し、該第２のコンパレータは、該ヒューズ電圧を該第２の基準電圧と比較するために構成され、ここにおいて、該第２のコンパレータの出力は、該ヒューズが破壊されているか否かを示すフェイル信号を供給することを特徴とする、ヒューズ読出し回路。
【図面の簡単な説明】
【００６３】
【図１】従来技術によるラッチ・タイプのプログラミング検出回路を説明する機能ブロック図である。
【図２】プログラミング電流の関数としてのヒューズ・インピーダンスの一例を説明する図である。
【図３】１つの実施形態にしたがったヒューズ状態を同定するための方法のフローチャートである。
【図４Ａ】１つの実施形態にしたがってヒューズ状態を同定するために構成された回路を説明する機能ブロック図である。
【図４Ｂ】代わりの実施形態にしたがってヒューズ状態を同定するために構成された回路を説明する機能ブロック図である。
【図５】１つの実施形態においてモード検出回路の接続されたアレイを説明する機能ブロック図である。
【符号の説明】
【００６４】
１１０，１１１，１１２…電源，１２０，４２０…ｅヒューズ，１３０，１４０，１５０，１６０，１７０…ＭＯＳトランジスタ，１８０…インバータ，４０１，４０２…基準電圧発生回路，４０３…モード（状態）検出回路，４１１，４１２…抵抗器，４１６，４１７，４６０…読出しトランジスタ，４４０…書込みトランジスタ，４８１，４８２…コンパレータ，４９０…ＯＲゲート。
【図１】
0004772832.tif 000002
【図２】
0004772832.tif 000003
【図３】
0004772832.tif 000004
【図４Ａ】
0004772832.tif 000005
【図４Ｂ】
0004772832.tif 000006
【図５】
0004772832.tif 000007