(57)【特許請求の範囲】
【請求項１】
入射光量を電気信号に変換する複数の画素を有し、該画素から得られるアナログ信号をデジタル信号に変換する複数のアナログ−デジタル変換装置を有する固体撮像装置において、
前記アナログ−デジタル変換装置は、
参照信号と画素から得られるアナログ信号とを比較する比較器を有し、
前記比較器は参照信号成分と画素から得られるアナログ信号成分との間にオフセットを発生する
ことを特徴とする固体撮像装置。
【請求項２】
前記比較器は、少なくとも差動増幅器を有し、
前記参照信号の入力と画素から得られるアナログ信号の入力と、前記差動増幅器の２つの入力との間に直列に接続された容量素子と、
前記差動増幅器に設けられた二つの入力素子の各々に接続されたスイッチ素子とを備え、
前記二つのスイッチ素子が非対称に構成されている
ことを特徴とする請求項１記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関する。
【背景技術】
【０００２】
従来の列並列にアナログ−デジタル変換器（Ａ／Ｄ変換器）が配置された固体撮像装置における比較器の動作を図９の動作タイミング図に示す。
【０００３】
従来の列並列に配置されたＡ／Ｄ変換器は、入力信号に対する出力信号値が安定的に理想的な変換特性を持つようにすることを目的としたものとして、例えば図９に示すように、比較器のリセットが終了した後に、参照電圧Ｖsawをマイナス側にシフトさせ、変換特性の非線形な部分が使用されるのを無くし、線形性のある変換特性が得られるようにしている（特許文献１参照。）。これは、参照電圧発生回路内部の機能により、参照電圧にオフセットを設けてＡ／Ｄ変換することを特徴としている。なお、図面のＲＳは読み出しスイッチ素子、ＲＤはリセットスイッチ素子、Ｖsigは電流増幅器の出力電圧、Ｓ１〜Ｓ３はスイッチ素子、Ｖsawは基準電圧（例えば参照電圧ＲＡＭＰ）、ＶＭはコンデンサ側の入力電圧、Ｖoutはインバータの出力電圧、Ｖthはインバータの閾値電圧、ＶＨはＶoutの高（High）レベル電圧、ＶＬはＶoutの低（Low）レベル電圧を示す。
【０００４】
また、寄生容量の影響を無くしてアナログ−デジタル変換特性を改善した比較器の一例を図１０の回路構成図に示す。図１０に示すように、インバータＡ１の入力側に直列にバッファアンプＡ２を接続し、バッファアンプＡ２の入力側とインバータＡ１の出力側との間にスイッチＳ３ＡとＳ３Ｂとを直列に接続し、このスイッチＳ３ＡとＳ３Ｂとの接続点とアースラインと間にスイッチＳ３Ｃを接続した構成が開示されている。この回路構成では、リセット時に、スイッチＳ３ＡとＳ３Ｂをオンし、基準電圧Ｖsawが変化するとき、スイッチＳ３Ｃがオンされて、出力電圧の変化が入力側に及ばないようにしている（特許文献１参照。）。
【０００５】
しかし、このような回路構成であると、参照電圧発生回路にオフセットをつける機能を持たせる分、参照電圧発生回路の回路規模が大きくなっている。また、参照電圧Ｖsawが列並列Ａ／Ｄ変換器のすべての比較器に入るため、多量の入力容量をチャージすることとなり、参照電圧が安定するまでに時間を要し、線形性のあるＡ／Ｄ変換を行うには、Ａ／Ｄ変換の時間が増大する。
【０００６】
【特許文献１】特開２０００−２８６７０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
解決しようとする問題点は、参照電圧にオフセットを設けてＡ／Ｄ変換するには、参照電圧発生回路にオフセットをつける機能を持たせる分、参照電圧発生回路の回路規模が大きくなる点であり、また参照電圧が安定するまでに時間を要し、さらに線形性のある変換特性を得ようとするには、Ａ／Ｄ変換の時間が増大する点である。
【０００８】
本発明は、回路規模を大きくすることなく、線形性のあるＡ／Ｄ変換を高速に行うことを課題とする。
【課題を解決するための手段】
【０００９】
本発明の固体撮像装置は、入射光量を電気信号に変換する複数の画素を有し、該画素から得られるアナログ信号をデジタル信号に変換する複数のアナログ−デジタル変換装置を有する固体撮像装置において、前記アナログ−デジタル変換装置は、参照信号と画素から得られるアナログ信号とを比較する比較器を有し、前記比較器は参照信号成分と画素から得られるアナログ信号成分との間にオフセットを発生することを特徴とする。
【００１０】
上記固体撮像装置では、比較器は参照信号成分と画素から得られるアナログ信号成分との間にオフセットを発生することから、比較器のリセット解除後に、強制的にオフセットが付くことになる。
【発明の効果】
【００１１】
本発明の固体撮像装置によれば、比較器のリセット解除後に、強制的にオフセットが付くことになるので、確実なＡ／Ｄ変換を行うことができるという利点がある。またこれによって、参照電圧信号が線形性のある期間で比較を行うことができ、線形性のあるＡ／Ｄ変換特性が得られる。さらに、余分な電荷をチャージする期間を設ける必要が無くなるので、高速にＡ／Ｄ変換が可能となるという利点がある。
【発明を実施するための最良の形態】
【００１２】
本発明の固体撮像装置に係る一実施の形態を、図１の回路図および図２のブロック図によって説明する。図１では、本発明の第１実施例を説明する固体撮像装置としてのＣＭＯＳイメージセンサにおけるアナログ／デジタル変換装置の比較器を示し、図２では、そのＣＭＯＳイメージセンサを示す。
【００１３】
まず図２に示すように、固体撮像装置１は、複数の単位画素（以下、単に画素という）１０１ａ、１０１ｂ、…（代表して１０１ｘと表す）が複数、例えばマトリックス状に２次元配置されていて、画素アレイ１１を構成している。上記各画素１０１ｘは、例えばフォトダイオードと画素内アンプとから構成されている。
【００１４】
列並列アナログ／デジタル変換装置（以下、列並列Ａ／Ｄ変換装置と略記する。）１２は、参照信号（参照電圧）を生成する参照信号生成部１０４から生成される参照信号（参照電圧）ＲＡＭＰと、行線Ｈ０、Ｈ１、…（代表してＨｘと記す）毎に単位画素１０１ｘから列線Ｖ０、Ｖ１、…（代表してＶｘと記す）を経由して得られるアナログ信号とを比較するもので、例えば各列線Ｖ０、Ｖ１、…毎に配置された比較器１０２ｘ（１０２ａ、１０２ｂ、…）と、比較完了までの比較時間をカウントし、その結果を保持するカウンタ（例えばアップダウンカウンタ）１０３ｘ（１０３ａ、１０３ｂ、…）とからなり、ｎビット（ｎは自然数）デジタル信号変換機能を有する。
【００１５】
水平出力線１６は、ｎ（ｎは自然数）ビット幅の出力線と、それぞれの出力線に対応したｎ個のセンス回路および出力回路とから構成される。また、画素アレイ１１の信号を順次読み出すための制御回路として、内部クロックを生成するタイミング制御回路１３、行アドレスや行走査を制御する行走査回路１４、そして列アドレスや列走査を制御する列走査回路１５が配置されている。
【００１６】
上記カウンタ１０３ｘは、構成を簡略化するためには、アップダウンカウンタ構成とすることが望ましい。さらにカウント結果を保持するメモリ手段を備えることで、列並列Ａ／Ｄ変換装置１２による比較及びカウントと出力との並列動作が可能となるため、より好ましい。
【００１７】
次に、上記比較器１０２について、図１のブロック図によって説明する。
【００１８】
図１に示すように、比較器１０２ｘは、画素から得られるアナログ信号と参照信号生成部１０４から生成される参照電圧ＲＡＭＰの比較を行うものである。比較器１０２は、少なくとも初段に差動増幅器１０９を有し、この差動増幅器１０９の入力側、すなわち参照信号ＲＡＭＰが入力される側に入力素子１１１、画素からのアナログ信号が入力される側に入力素子１１２を備え、上記ＲＡＭＰ入力と入力素子１１１との間に容量素子１０７、上記アナログ入力と入力素子１１２との間に容量素子１０８を備えている。また、上記入力素子１１１にスイッチ素子（リセットスイッチ）１０５を備え、上記入力素子１１２にスイッチ素子（リセットスイッチ）１０６を備え、上記スイッチ素子１０５、１０６が非対称に構成されている。例えば、上記スイッチ素子１０５、１０６はサイズが異なるもので形成されている。例えばスイッチ素子１０６のゲート長Ｌ、ゲート幅Ｗとすると、スイッチ素子１０５は、例えばＮ倍のゲート幅Ｎ＊Ｗに形成され、ゲート長はＬに形成されている。
【００１９】
すなわち、スイッチ素子（リセットスイッチ）１０５、１０６は、ＶＳＬin側のスイッチ素子１０６のサイズがＷ／Ｌであり、ＶＲＥＦin側のスイッチ素子１０５のサイズが（Ｎ＊Ｗ）／Ｌであり、画素から得られるアナログ信号が入力される素子に接続されているリセットスイッチであるスイッチ素子１０６に対し、参照電圧ＶＲＥＦが入力される素子に接続されているリセットスイッチであるスイッチ素子１０５のサイズが大きい。これによって、ＶＲＥＦin側のスイッチ素子１０５に容量が付くことになる。
【００２０】
なお、スイッチ素子１０５、１０６を同一のサイズに形成し、どちらか一方のスイッチ素子の少なくとも一方に容量を付けることでも、非対称な構成とすることができる。
【００２１】
上記比較器１０２ｘでは、画素１０１ｘから得られるアナログ信号がＶＳＬに、参照電圧ＲＡＭＰがＶＲＥＦに入力される。第１回目の読み出しが安定し、比較器１０２ｘによって比較を行う前に、ＸＲＥＳＥＴ信号に“Ｌ（Ｌｏｗ）”レベルが入力される。この動作により、比較器１０２ｘに用いられている初段の差動増幅器１０９の動作点を決定し、初段の差動増幅器１０９の動作点とそれぞれの入力電圧の差分が容量素子１０７、容量素子１０８にサンプル（保持）される。この動作により、列並列に配置された比較器の差動増幅器１０９のオフセットを除去し、固定パターンノイズを低減する効果がある。
【００２２】
次に、本発明の固体撮像装置の動作を、図３の動作タイミング図および前記図２のブロック図を用いて説明する。
【００２３】
図３および図２に示すように、まず、比較器１０２ｘのＸＲＥＳＥＴにリセット信号を入力して比較器１０２ｘをリセットし、比較器１０２ｘの両側（入出力側）の電位を同一にする。そこから、ＶＲＥＦがスロープして、リセットレベルのＡ／Ｄ変換を行い、その後に信号のＡ／Ｄ変換を行う。すなわち、任意の行線Ｈｘ（Ｈ０、Ｈ１、…）の単位画素１２から列線Ｖ０、Ｖ１…への１回目の読み出しが安定した後、比較器１０２ｘ（１０２ａ、１０２ｂ、…）に、画素から得られた列線Ｖｘ（Ｖ０、Ｖ１、…）からのアナログ信号と、参照信号生成部１０４により生成される参照信号（参照電圧ＲＡＭＰ）を入力し、上記２つの信号の比較を行う。比較を行う際、参照電圧ＲＡＭＰを時間的に変化する階段状の波形とする。参照電圧ＲＡＭＰが時間的に変化すると同時に、アップダウンカウンタ１０３ｘ（１０２ａ、１０２ｂ、…）でダウンカウントがなされる。
【００２４】
時間的に変化する階段状の波形である参照電圧ＲＡＭＰと任意の画素から得られるアナログ信号Ｖｘが等しくなった時、比較器１０２ｘの出力は反転し、アップダウンカウンタ１０３ｘのダウンカウントがストップし、比較期間に応じたカウントが保持される。この１回目の読み出し時は、単位画素１２のリセット成分ΔＶを読み出しており、本発明の例では７ビット分のカウント期間を設けて、ΔＶの比較を行っている。
【００２５】
２回目の読み出しは、ΔＶに加え、単位画素１２毎の入射光量に応じた信号成分を読み出し、１回目の読み出しと同様の動作を行う。すなわち、任意の行Ｈｘの単位画素１２から列線Ｖｘへの２回目の読み出しが安定した後、比較器１０２ｘに、画素から得られたアナログ信号Ｖｘと、参照信号生成部１０４により生成される参照電圧ＲＡＭＰを入力し、上記２つの信号の比較を行う。
【００２６】
比較を行う際、参照電圧ＲＡＭＰを時間的に変化する階段状の波形とする。参照電圧ＲＡＭＰが時間的に変化すると同時に、アップダウンカウンタ１０３ｘでアップカウントがなされる。すなわち、信号線レベルのＡ／Ｄ変換期間をアップカウントする。そして時間的に変化する階段状の波形である参照電圧ＲＡＭＰと任意の画素から得られるアナログ信号Ｖｘが等しくなった時、比較器の１０２ｘの出力は反転し、アップダウンカウンタ１０３ｘのアップカウントがストップし、同時に１回目の比較期間に応じたカウント値から２回目の比較期間に応じたカウント値の差分のカウント値が得られる。この時点で、既に相関二重サンプリング（ＣＤＳ）されている。そして、リセット信号を除いたＡ／Ｄ変換が成される。そして、カウンタ１０３ｘに残ったデータは信号線のカウンタデータのみとなる。
【００２７】
以上のＡ／Ｄ変換期間終了後、列走査回路１５により、差分カウント値が画素信号デジタル出力値として外部に出力され、その後、順次行毎に同様の動作が繰り返され、２次元画像が得られる。
【００２８】
次に、上記のＡＤ変換動作における比較器１０２ｘの動作について、図４の比較器内部の動作タイミング図によって説明する。
【００２９】
図４に示すように、比較器１０２ｘの動作を表しているのが、ＸＲＥＳＥＴが“Ｌ（Ｌｏｗ）”レベル期間中のＶＲＥＦinとＶＳＬinである。比較器１０２ｘは、入力部にＶＳＬ（画素からのアナログ信号のＶ０，Ｖ１，…）とＶＲＥＦ（参照信号ＲＡＭＰ）とが入力されるが、まず、一度リセットをかける。リセット信号ＸＲＥＳＥＴで入力ＶＳＬ、ＶＲＥＦを接続して、比較器１０２ｘ内部の動作点でＶＳＬin、ＶＲＥＦinが決まる（これはリセット中に決まる）。この状態から、ＸＲＥＳＥＴ信号に“Ｈ（Ｈｉｇｈ）”レベルを入力し、参照電圧ＶＲＥＦを時間的に変化させ、比較を行うが、初段の差動増幅器１０９が対称性を持っているとすると、その入力部は、リセットを解除した後も同電位となる。このことにより、参照電圧ＶＲＥＦを時間的に変化させ、比較を行う期間には、ＶＲＥＦinとＶＳＬinが同電位となる点が存在しなくなる。
【００３０】
そこで、従来技術のように、比較を行う際に、比較器をリセットした後に、参照信号生成部１０４により、参照電圧にオフセットを与え、参照電圧ＶＲＥＦの信号成分が伝わるＶＲＥＦinを、ＶＳＬinより高い電位にすることで、比較期間に必ずＶＲＥＦinとＶＳＬinが同電位になる期間が発生する機構にし、参照電圧ＶＲＥＦが線形性を持つ期間で比較を行えるようにしたのでは、参照電圧にオフセットを持たせるために参照信号生成部に機能を設けると面積が大きくなる。また、参照電圧ＶＲＥＦにリセット信号ＸＲＥＳＥＴが“Ｈ”レベルになった後にオフセットを与えることにより、参照電圧ＶＲＥＦは、多数の列並列の比較器に同時に入力される為、総合容量をチャージする時間が必要となり、Ａ／Ｄ変換時間を増大させることとなる。すなわち、図５に示すように、領域Ａで参照電圧ＲＡＭＰにオフセット成分（図面の点線）を付けると、オフセット電圧値までチャージする時間を要するので、ＲＡＭＰが非線型である領域Ｂ、Ｃで比較するとアナログ−デジタル変換期間を長く取る必要が生じる。また、図６に示すように、初段の差動増幅器１０９の入力にオフセットがあり、参照電圧ＲＡＭＰが線形なところで比較すると、アナログ−デジタル変換特性も線形になる。一方、初段の差動増幅器１０９の入力にオフセットがない場合には、アナログ−デジタル変換特性も非線形になる。
【００３１】
この問題を解決すべく、本発明では、前記図１によって説明したように、比較器のリセットを行うために接続されたスイッチ素子（リセットスイッチ）１０５およびスイッチ素子（リセットスイッチ）１０６の２対を非対称とし、リセット信号ＸＲＥＳＥＴが“Ｈ”レベルと成る際に、強制的に差動増幅器１１０の入力にオフセットを持たせている。オフセットを持たせることによって、リセットからスロープした際に、ＶＳＬinとＶＲＥＦinとを交差（反転）させている。
【００３２】
すなわち、画素から得られるアナログ信号が入力される素子に接続されているリセットスイッチであるスイッチ素子１０６に対し、参照電圧ＶＲＥＦが入力される素子に接続されているリセットスイッチであるスイッチ素子１０５のサイズが大きいことによって、ＶＲＥＦin側のスイッチ素子１０５に容量が付いている。この構成とすることで、リセット信号ＸＲＥＳＥＴが“Ｈ”になる際に、参照電圧ＶＲＥＦが入力される差動増幅器１１０の入力側がスイッチ素子１０５のオーバーラップ容量が大きいことにより、高い電位に持ち上げられる。
【００３３】
つまり、リセットを切った瞬間に、スイッチ素子１０５に付いた容量に引っ張られて、ＶＲＥＦinの電位が持ち上がることになる。ここで持ち上げられる電位量が上記スイッチ素子１０５に付いた容量で決まるので、リセットを切った時点でＶＲＥＦin側が持ち上がる。すると、ＶＲＥＦinを持ち上げなくても、内部でスイッチ素子（リセットスイッチ）１０５に付いている寄生容量は、カラムに付いているＶＲＥＦinからみえる容量よりも小さいので、リセットを切った瞬間に、この寄生容量にオフセットを付けることができる。
【００３４】
要するに、これにより、簡易に２つの信号に差分を持たせることが可能となり、参照信号生成部１０４にオフセット機能を追加する必要がなく、小面積化が可能となる。また、オフセット成分をチャージする期間が短く、Ａ／Ｄ変換期間を短くし、高速化が可能となる。
【００３５】
また、オフセットが付いていても、リセットレベルをＡ／Ｄ変換し、信号レベルをＡ／Ｄ変換し、その差分を取るため、オフセットは消えることになる。したがって、比較器１０２ｘ内でオフセットを付けることが問題とはならない。
【００３６】
また、図７に示すように、比較器１０２ａ、１０２ｂ、…それぞれの配線抵抗、入力容量等が付随しているために、ＲＡＭＰ信号が時間的に平坦になる。さらに、図８に示すように、ＲＡＭＰ信号は、参照電圧ＶＲＥＦの時間的に変化した直後の波形は信号に付く寄生抵抗、寄生容量、比較器の容量素子（入力容量）によるフィルタ特性により非線形となる。従来技術では、ＲＡＭＰ信号が非線形な状態で、ＶＳＬinとＶＲＥＦinとが反転すると、非線形な状態でＡ／Ｄ変換されることになる。一方、本発明の固体撮像装置Ｐでは、比較器１０２ｘ内のスイッチ素子（リセットスイッチ）１０５、１０６のサイズを変えるだけで、比較器１０２ｘ内部で信号にオフセットを付けることが可能になり、高速でありながら、ＲＡＭＰ信号の非線形な部分を用いず、ＲＡＭＰ信号の線形領域におけるＡ／Ｄ変換が可能になる。
【図面の簡単な説明】
【００３７】
【図１】本発明の固体撮像装置に係る一実施の形態を示した回路図である。
【図２】本発明の固体撮像装置に係る一実施の形態を示したブロック図である。
【図３】本発明の固体撮像装置の動作を示した動作タイミング図である。
【図４】比較器内部の動作タイミング図である。
【図５】参照電圧ＰＡＭＰにオフセットを付けた場合のＲＡＭＰ波形図である。
【図６】オフセットの有無によるアナログ−デジタル変換特性図である。
【図７】比較器の寄生容量を説明するブロック図である。
【図８】寄生容量によるＲＡＭＰが時間的に変化したｔｙ区後のフィルタ特性図である。
【図９】従来の固体撮像装置のアナログ−デジタル変換器の動作を示した動作タイミング図である。
【図１０】従来の比較器の回路構成を示した回路図である。
【符号の説明】
【００３８】
１…固体撮像装置、１２…アナログ−デジタル変換装置、１０１ｘ…画素、１０２ｘ…比較器
【図１】
0004770577.tif 000002
【図２】
0004770577.tif 000003
【図３】
0004770577.tif 000004
【図４】
0004770577.tif 000005
【図５】
0004770577.tif 000006
【図６】
0004770577.tif 000007
【図７】
0004770577.tif 000008
【図８】
0004770577.tif 000009
【図９】
0004770577.tif 000010
【図１０】
0004770577.tif 000011