(57)【特許請求の範囲】
【請求項１】
補間フェーズの動的計算を使用して、同期信号Ｓ１によって定義される周波数Ｆ１の入力ビデオ信号を、同期信号Ｓ２によって定義される可変周波数Ｆ２の出力ビデオ信号に周波数変換するための方法であって、
書込みポインタＰWに基づいて入力信号をメモリに書き込むステップと、
出力信号を得るためにメモリから読取りを行うステップとを含み、
同期信号Ｓ１を受信した時の書込みポインタＰWの位置を、ＰW_INの値を提供するように記憶し、同期信号Ｓ２を受信した時の書込みポインタＰWの位置を、ＰW_OUTの値を提供するように記憶し、
補間フェーズαを、
【数１】
0004733829.tif 000011
であるように動的計算を行い、ただし、ΔＰW_FIELDが、入力信号の１フィールドまたは１フレームの記憶のために必要とされるメモリ容量であり、ＮCAPが、フィールドまたはフレームの数として表現されるメモリの容量であり、
この値αに対応するフェーズ補間を実行することを特徴とする方法。
【請求項２】
３つまたは４つの連続するフィールドまたはフレームがメモリに記憶され、この計算された補間フェーズに基づいて、補間フェーズの計算のために使用された信号Ｓ２を受信すると、記憶されているフィールドまたはフレームの後に続くフィールドまたはフレームに対して補間が実行されることを特徴とする請求項１に記載の方法。
【請求項３】
補間フェーズの計算が、アクティブ・ビデオの前に来るフィールドまたはフレーム・ブランキング信号の持続時間に対応する書込みポインタのシフトを考慮に入れることを特徴とする請求項１に記載の方法。
【請求項４】
同期信号Ｓ１によって定義される周波数Ｆ１の入力信号を、同期信号Ｓ２の受信によって定義される可変周波数Ｆ２の出力信号に変換するための動的周波数変換デバイスであって、
書込みポインタＰWに基づいて入力信号を書き込むためのビデオ・メモリ、ならびに第１アクセスとしてのフィールドまたはフレームＴ１の読取り、次いで第２アクセスとしての、それに続くフィールドまたはフレームＴ２の読取りのために、メモリから出力を受信する補間回路を含み、
信号Ｓ１を受信したときのポインタＰWを、値ＰW_INを提供するように記憶するための回路と、
信号Ｓ２を受信したときのポインタＰWを、値ＰW_OUTを提供するように記憶するための回路と、
補間フェーズを、
【数２】
0004733829.tif 000012
で計算する回路であって、ただし、ΔＰW_FIELDが、入力信号の１フィールドまたは１フレームの記憶のために必要とされるメモリ容量であり、ＮCAPが、フィールドまたはフレームの数として表現されるメモリの容量である回路とを含み、
補間回路が、この補間フェーズを受信して、補間されたフィールドまたはフレームを補間フェーズの関数として計算するように、前記補間フェーズを計算する回路と結合されていることを特徴とするデバイス。
【請求項５】
前記補間フェーズを計算する回路が、減算器、マルチプレクサ、乗算器、および加算器から構成されることを特徴とする請求項４に記載のデバイス。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、補間フェーズの動的計算を使用する、ビデオ信号の周波数変換のための方法およびデバイスに関係する。
【０００２】
【従来の技術】
周知の周波数変換デバイスは、例えば、ＰＡＬまたはＳＥＣＡＭ  ５０Ｈｚ信号からＮＴＳＣ  ６０Ｈｚ信号への変換など、とりわけ規格変換のために使用される。これらはまた、広範囲フリッカを減少させることによって画質を改善する目的で、通常、５０Ｈｚから１００Ｈｚへと、テレビ受信機の走査周波数を増加させるために使用される。
【０００３】
一般的な場合、変換されるべき信号の周波数および変換された信号の周波数は、事前に知られている。補間処理は、変換されるべき入力信号の２つの参照フィールドの間に、中間フィールドを生成することにある。この処理は、図として図１に示されている。
【０００４】
１および２として参照されるフィールドはそれぞれ、入力ビデオ・シーケンスの前の参照フィールド、ならびにこのシーケンスの次の参照フィールドに対応している。
【０００５】
３として参照されるフィールドは、生成されるべき中間フィールドである。このフィールドは一時的に、補間フェーズに対応する値αによって定義される時点で、前のフィールドと次のフィールドの間に配置される。
【０００６】
ｔｐｒｅｖおよびｔｎｅｘｔが、前のフィールドおよび次のフィールドに関係する時点に対応している場合、補間されるべき中間フィールドに関係する時点ｔｉｎｔｅｒｐは以下のとおりである。
0004733829.tif 000002
【０００７】
周知の方式では、補間処理は、有限インパルス応答をもった時空フィルタを使用するリニア・フィルタ処理、あるいは運動補償された補間を使用することができる。
【０００８】
使用される処理方法は、補完されるべき各フィールドについての補間フェーズの知識を必要とする。
【０００９】
入力または出力信号が、その周波数を定義している規格に束縛されていない場合、これらの信号に、そして詳細にはその走査周波数特性に専用の、変換デバイスが設計されなくてはならない。この特異性によって当然、高いコストが生じる。さらに、信号の走査特性を変更することによって、こうしたデバイスが使用不能になり、あるいは少なくとも、デバイスを変更された１つまたは複数の信号に適合させるように手を入れること、またはこれらの新しい特性向けの専用の回路が存在することのいずれかが必要となる。
【００１０】
【発明が解決しようとする課題】
この発明の目的は、上記の障害を軽減することにある。
【００１１】
【課題を解決するための手段】
この目的で、この発明は、補間フェーズの動的計算を使用して、同期信号Ｓ１によって定義される周波数Ｆ１の入力ビデオ信号を、同期信号Ｓ２によって定義される可変周波数Ｆ２の出力ビデオ信号にフィールドまたはフレーム周波数変換するための方法に関係するものであり、書込みポインタＰW_INに基づいて入力信号をメモリに書き込むステップと、出力信号を得るためにメモリから読取りを行うステップとを含み、同期信号Ｓ１を受信した時の書込みポインタＰWの位置を、ＰW_INの値を提供するように記憶し、同期信号Ｓ２を受信した時の書込みポインタＰWの位置を、ＰW_OUTの値を提供するように記憶し、補間フェーズαを、
【数３】
0004733829.tif 000003
となるように動的計算を行い、ただし、ΔＰW_FIELDが、入力信号の１フィールドまたは１フレームの記憶のために必要とされるメモリ容量であり、ＮCAPが、フィールドまたはフレームの数として表現されるメモリの容量であり、方法が、この値に対応するフェーズ補間を実行することを特徴とするものである。
【００１２】
１つの特定の特徴によれば、３つまたは４つの連続するフィールドまたはフレームが同時に、メモリに記憶されて、この計算された補間フェーズに基づいて、補間フェーズの計算のために使用された信号Ｓ２を受信すると、記憶されているフィールドまたはフレームの前に来るフィールドまたはフレームに対して補間が実行される。
【００１３】
別の特徴によれば、補間フェーズの計算は、アクティブ・ビデオの前に来るフィールドまたはフレーム・ブランキング信号の持続時間に対応する書込みポインタのシフトを考慮に入れる。
【００１４】
この発明はまた、同期信号Ｓ１によって定義される周波数Ｆ１の入力信号を、同期信号Ｓ２の受信によって定義される可変周波数Ｆ２の出力信号に変換するための動的周波数変換デバイスに関係するものであって、書込みポインタＰWに基づいて入力信号を書き込むためのメモリ、ならびに前のフィールドまたはフレームＴ１への読取りアクセスおよび次のフィールドまたはフレームＴ２への読取りアクセスのために、メモリから出力を受信する補間回路を含み、さらに、信号Ｓ１を受信したときのポインタＰWを、値ＰW_INを提供するように記憶するための回路と、信号Ｓ２を受信したときのポインタＰWを、値ＰW_OUTを提供するように記憶するための回路と、
【数４】
0004733829.tif 000004
であるように計算を行うための回路であって、ただし、ΔＰW_FIELDが、入力信号の１フィールドまたは１フレームの記憶のために必要とされるメモリ容量であり、ＮCAPが、フィールドまたはフレームの数として表現されるメモリの容量であるものとして、計算を行うための回路とを含むことを特徴とし、補間回路が、この補間フェーズを受信して、補間されたフィールドまたはフレームを補間フェーズの関数として計算するように、計算回路と結合されていることを特徴とするものである。
【００１５】
この発明によって、この方法は、出力信号の走査周波数が事前に知られていないとき、生成されるべき出力信号に対応する補間フェーズを自動的に計算する。
【００１６】
得られるデバイスは、少なくとも広周波数範囲での、どのタイプの出力信号にも適合している。このデバイスは簡単に実現でき、安価である。これは、ＰＣ型パーソナル・コンピュータのモニタなどの、調整可能な走査周波数装置を提供することを可能にする。
【００１７】
本発明の特徴と利点は、添付の図を参照し、例として提供されている次の説明によって、より明白となる。
【００１８】
【発明の実施の形態】
この方法を実施するフィールド周波数変換のためのデバイスが、図２に図として示されている。
【００１９】
入力ビデオ信号Ｖｉｄｅｏ  Ｉｎが、メモリ・インターフェース回路４に伝送される。この信号とともに伝送されるのが、水平および垂直同期信号Ｈ／ＶＳＹＮＣ ＩＮであり、パルスが、新しいライン（水平同期）または新しいフィールド（垂直同期）の開始を示す。
【００２０】
ビデオ信号によって搬送されるビデオ情報は、各ピクセルに関係しており、ビデオ・ラインは一連のピクセルから構成され、フィールドは一連のラインから構成されている。ＲＡＭダイナミック・ビデオ・メモリ５は、連続するアドレスに、メモリ・インターフェース４を通って行き交うデジタル・データを記憶する。そのメモリ容量は、少なくとも２つの連続するフィールドが記憶できるようなものである。これらの２つのフィールドは、上記で前のフィールドおよび次のフィールドと呼ばれた参照フィールドである。
【００２１】
出力ビデオ信号Ｖｉｄｅｏ  Ｏｕｔは、装置から発信され、変換デバイスによって供給され、所望の走査周波数に対応している同期信号ＶＳＹＮＣ ＯＵＴと同期である。ＲＡＭ５に記憶されるビデオ・データは、メモリ・インターフェース６を介して、補間回路７に伝送される。
【００２２】
したがって、この補間回路７は、信号ＶＳＹＮＣ ＯＵＴを受信し、これに基づいて補間されるフレームを計算する。入力信号の周波数と出力信号の周波数の比率は、事前に知られていない場合、補間フェーズは動的に計算される。したがって、補間回路は、入力信号に関して非同期方式で動作し、例えば、ＴＶ→ＰＣコンバータの場合、ＰＣ型コンピュータ・モニタのグラフィック・カードから発信される出力ビデオ信号が供給される装置から発信される同期信号ＶＳＹＮＣ ＯＵＴによって制御される。
【００２３】
図３は、さらに詳細に、周波数変換デバイスの例を図示している。
【００２４】
デバイスへのビデオ情報入力は、メモリ８に記憶される。このメモリは、４フィールド分の容量をもち、二重読取りアクセスによって、補間を実行するために２つの完全な連続フィールドにアクセスすることを可能にする。これは、同期化の問題を回避することを可能にしており、ここで、メモリから読み取られたフィールドは、このメモリに完全に記憶された最後のフィールドとなっている。これは、一例であって、もちろんメモリ容量は、より少ないものであることも可能であり、例えば３フィールド分、またはフィールドが完全に記憶される前に読取りが始められる場合には、それより少ないものであり得るが、その場合には、これはポインタの管理に関する注意を必要とする。
【００２５】
フィールド１とすぐ後に続くフィールドＴ２の間で補間を実行する。
【００２６】
これ以降Ｓ１と呼ぶことにする垂直同期信号ＶＳＹＮＣ ＩＮは、各入力フィールドで用意されている。毎４パルスに１パルスは、書込みアドレス・カウンタ９のリセット入力（リセット）に伝送され、これが信号ＶＳＹＮＣ ＩＮ／４である。このカウンタの出力は、メモリ８のアドレス入力にリンクされている。また、これは、レジスタＲＥＧ．ＩＮ１０およびレジスタＲＥＧ．ＯＵＴ１１の入力に伝送される。
【００２７】
レジスタのクロック入力上で伝送される入力垂直同期信号ＶＳＹＮＣ ＩＮを受信すると、レジスタＲＥＧ．ＩＮは、書込みポインタの値、つまりアドレス・バス上に存在するアドレスＰＷ ＩＮを記憶する。
【００２８】
レジスタのクロック入力上で伝送される出力垂直同期信号ＶＳＹＮＣ ＯＵＴを受信すると、レジスタＲＥＧ．ＯＵＴは、書込みポインタの値、つまりアドレス・バス上に存在するアドレスＰＷ ＯＵＴを記憶する。また、この信号ＶＳＹＮＣ ＯＵＴも、Ｓ２と呼ぶことにする。
【００２９】
減算器１２は、レジスタ１０および１１によって提供されるデータＰＷ ＩＮおよびＰＷ ＯＵＴを受信する。その出力（ＰＷ ＯＵＴ−ＰＷ ＩＮ）は、マルチプレクサ１３の制御入力ならびに乗算器１４の入力に、信号ＳＧＮとして符号化されて、伝送される。マルチプレクサ１３は、ゼロ・インプットおよびメモリ８の容量をフィールドの数として表している定数ＮＣＡＰと等しい入力を受信する。このマルチプレクサは、（ＰＷ ＯＵＴ−ＰＷ ＩＮ）≧０の場合には値０に、（ＰＷ ＯＵＴ−ＰＷ ＩＮ）＜０の場合には値ＮＣＡＰにその出力が設定されるように、信号ＳＧＮによって主導されている。別の入力で１／ΔＰＷ ＦＩＥＬＤに等しい値Ｋを受信する乗算器１４の出力は、加算器１５の入力に伝送される。加算器の第２入力は、マルチプレクサ１３の出力から発信している。信号ＳＧＮの符号により、式Ｋ（ＰＷ ＯＵＴ−ＰＷ ＩＮ）、あるいはＫ（ＰＷ ＯＵＴ−ＰＷ ＩＮ）＋ＮＣＡＰに対応する加算器１５からの出力信号の値は、αという値を表す。この信号は、遅延回路１７を通過した後、補間回路２０に伝送される。
【００３０】
レジスタＲＥＧ．ＯＵＴ１１から発信される情報ＰＷ ＯＵＴはまた、記憶および計算回路１６に伝送される。この回路は、ポインタＰＷ ＯＵＴの最後の値を記憶する。これは、その２つの出力で、第１ロード値「ロード１」および第２ロード値「ロード２」を提供する。これらのロード値は、各出力フィールドごとに変更される。これらは、フェーズから出た１つのフィールドである。
【００３１】
メモリ８の書込みポインタＰＷは、入力信号（ＶＳＹＮＣ ＩＮ）の垂直同期パルスを受信したとき、および出力信号（ＶＳＹＮＣ ＯＵＴ）の垂直同期パルスを受信したときに記録される。対応する情報ＰＷ ＩＮおよびＰＷ ＯＵＴはそれぞれ、メモリに記録された現行のフィールドの開始アドレス、および出力信号の同期パルスが受信され、新たな補間された出力フィールドの計算を起動させた時点での、ポインタＰＷの値を表している。
【００３２】
ｔｐｒｅｖおよびｔｎｅｘｔを、補間されたフィールドを計算するために使用される前および次の参照フィールドを受信した時点、つまりこれらのフィールドの同期信号を受信した時点とする。ｔｉｎｔｅｒｐを、補間されたフィールドの一時的な位置とする。
【００３３】
図１によれば、
【数５】
0004733829.tif 000005
である。
【００３４】
ｂを、一般に輝度信号である入力ビデオ信号に対応するワードが、メモリ８に入力するビットレートとして、ΔＰＷ ＦＩＥＬＤを入力フィールドの記憶のために必要とされるメモリ容量とすると、ＰＷ ＯＵＴおよびＰＷ ＩＮの定義により、
ｂ（ｔｉｎｔｅｒｐ−ｔｐｒｅｖ）＝ＰＷ ＯＵＴ−ＰＷ ＩＮ
ｂ（ｔｎｅｘｔ−Ｔｐｒｅｖ）＝ΔＰＷ ＦＩＥＬＤ
であり、これより、
【数６】
0004733829.tif 000006
が導出される。
【００３５】
実際には、メモリ８の容量ＮＣＡＰ．ΔＰＷ ＦＩＥＬＤは有限であり、入力フィールドはそれに、周期的に書き込まれる。したがって、その容量をＮＣＡＰ＝４フィールドとすると、アドレス０から開始して、最初に受信された４つのフィールドでこれらのメモリを埋めた後、第５番目のフィールドの書込みは、アドレス０から開始することになり、したがって第１番目のフィールドの内容に上書きすることになる。ＰＷ ＯＵＴがＰＷ ＩＮより小さくなるこの構成では、αを計算するための前記の式は、次のように変更されなければならない。
【数７】
0004733829.tif 000007
【００３６】
ＰＷ ＯＵＴ−ＰＷ ＩＮは、減算器１２によって計算される。
【００３７】
行われるべき修正は、必要な場合、加算器１５によって実行される。
【００３８】
乗算器１４に入力として伝送される定数Ｋは、値１／ΔＰＷ ＦＩＥＬＤである。
【００３９】
この値は事前に知られている。
【００４０】
加算器１５からの出力は、フィールド同期信号が着信するたびに計算される値αに対応する。この係数αは、フィールドＴ１およびＴ２のセットにそれを正確に適用することができるよう、遅延回路１７によって遅延させられる。
【００４１】
記憶および計算回路１６は、メモリ８の２つのアクセスに関係している読取りアドレスを計算する。同期信号ＶＳＹＮＣ ＯＵＴを受信すると、書込みポインタの値ＰＷ ＯＵＴが記憶される。この値は、補間のために使用されるフィールドＴ１およびＴ２の読取りを行うための、開始アドレスを計算するのに使用される。４つの連続するフィールドがメモリに記憶されている場合、どれが読み取られることになるか確認することが必要で、これは、同期信号ＶＳＹＮＣ ＯＵＴが受信した時点での、書込みポインタの位置に依存している。
【００４２】
Ｎを、フィールドに対応しているアドレスの数として、信号Ｓ２を受信したとき、ポインタの値が０とＮの間にあるとすると、読み取られるべき第１フィールドＴ１に対するロード値は、アドレス２Ｎとなり、読み取られるべき第２フィールドＴ２に対するロード値は、アドレス３Ｎとなって、これらの値は、メモリにロードされた最後の２つの完全なフィールドに対応している。ポインタのこの値がＮと２Ｎの間にある場合、これは第２フィールドがメモリ８に記憶されていることを意味し、そのときフィールドＴ２に対するロード値は、アドレス０となる。したがって、
【数８】
0004733829.tif 000008
である。
【００４３】
そのときフィールドＴ２は、「ロード２」の値に対応する。
【数９】
0004733829.tif 000009
【００４４】
２つの読取りカウンタ１８および１９は、ロード入力でそれぞれ、記憶および計算回路１６から発信される出力「ロード１」および「ロード２」を受信する。カウンタのロード検証入力には、同期信号ＶＳＹＮＣ ＯＵＴが提供される。値「ロード１」および「ロード２」は、同期信号ＶＳＹＮＣ ＯＵＴが受信されたとき、記憶される。カウンタは、これらの値に初期化され、その出力はメモリ８にリンクされて、この初期設定値に基づいて、メモリからフィールドＴ１およびＴ２のビデオ・データの読取りを起動させる。
【００４５】
読み取られたビデオ・データは、補間回路２０に伝送され、これが、例えば時空リニア・フィルタ処理または運動補償された補間を使用するなどの周知の方法に従い、参照ソース・フィールドＴ１およびＴ２との関係で、αという値によって定義されるその一時的位置の関数として、補間されたフィールドの計算を実行する。
【００４６】
こうして計算されたビデオ・データは、デバイスの出力信号を構成するように、補間回路からの出力として伝送される。
【００４７】
前記の計算は、入力ビデオ信号のデータの連続的なストリームを前提としている。実際には、信号は、その間にフィールド・フライバックが行われるフィールド・ブランキング・インターバル（垂直ブランキング・インターバルを表すＶＢＩ）を含む。
【００４８】
そこで、２つの解決法が実施され得る。
【００４９】
一つは、このタイム・スパンＶＢＩに対応するビデオ信号が、ビデオ・メモリに書き込まれて、未使用の信号によるメモリの占有が行われるようにする。この場合、実際にＰＷ ＯＵＴ−ＰＷ ＩＮの値は、現行のフィールドの受信の開始から経過した時間を表している。
【００５０】
あるいは、ビデオ信号のアクティブな部分だけ記憶されるようにし、この場合には、図４を用いて以下に説明される方式で、この信号ＶＢＩによって生成されたオフセットまたはシフトを考慮に入れる必要がある。この図４では、時間軸が表されている。ＶＳＹＮＣは、垂直同期信号に対応している。ビデオ信号は、ΔｔＶＢＩ ｓｔａｒｔ時にアクティブ・ビデオの前に来るフィールド・ブランキング信号ＶＢＩ（垂直ブランキング・インターバルを表す）およびアクティブ・ビデオΔｔＶＢＩ ｅｎｄの後に続くＶＢＩ信号から成っている。
【００５１】
ΔＰＷ ＶＢＩ ｓｔａｒｔ、およびΔＰＷ ＶＢＩ ｅｎｄをビデオ・メモリ内の書込みポインタに対応するオフセットまたはシフトと仮定する。
ΔＰＷ ＶＢＩ ｓｔａｒｔ＝ｂΔｔＶＢＩ ｓｔａｒｔ
ΔＰＷ ＶＢＩ ｅｎｄ＝ｂΔｔＶＢＩ ｅｎｄ
【００５２】
すると、αの値は、
【数１０】
0004733829.tif 000010
となる。
【００５３】
新しい出力フィールドの要求がＶＢＩインターバルの間に着信し、ＰＷがこれらのインターバルの間に更新されていない場合には、この要求が、アクティブ・ビデオの前に来るＶＢＩインターバルの間に着信したものか、後に続くものの間に着信したものかにより、αの値を０または１に丸めることが可能である。
【００５４】
ライン・フライバックに対応するライン・ブランキング信号（つまり水平ブランキング信号）については、それらの持続時間は、無視できるほどに短い。
【００５５】
上記の説明は、信号の飛越し型走査に関して、つまりフィールドに関して行った。もちろん、この発明は、例えば、入力信号が前進型走査に対応している場合、同様にフレームにも適用できる。この場合、記憶されるのは連続的なフレームである。同様に、補間のタイプに依存する出力信号は、この発明の範囲から逸脱することなく、飛越し型または前進型のものであることが可能である。
【図面の簡単な説明】
【図１】フィールド補間を表す図である。
【図２】周波数変換デバイスを図示する図である。
【図３】周波数変換デバイスを詳細に表す図である。
【図４】フィールド・ブランキング・インターバルを表す図である。
【符号の説明】
１、２  参照フィールド
３  中間フィールド
４  メモリ・インターフェース回路
５  ＲＡＭダイナミック・ビデオ・メモリ
６  メモリ・インターフェース
７  補間回路
８  メモリ
９  書込みアドレス・カウンタ
１０  レジスタＲＥＧ．ＩＮ
１１  レジスタＲＥＧ．ＯＵＴ
１２、１３、１４、１５  計算回路
１６  記憶および計算回路
１７  遅延回路
１８、１９  読取りカウンタ
２０  補間回路
【図１】
0004733829.tif 000013
【図２】
0004733829.tif 000014
【図３】
0004733829.tif 000015
【図４】
0004733829.tif 000016