(57)【特許請求の範囲】
【請求項１】
基板上にマトリクス状に設けられた複数の画素を有し、
前記複数の画素は、隣り合う複数の前記画素からなる第１、第２および第３の画素群に分けられ、
前記第１の画素群が設けられる領域には、第１のＥＬ層が設けられ、
前記第２の画素群が設けられる領域には、ＥＬ層が設けられず、
前記第３の画素群が設けられる領域には、第２のＥＬ層が設けられ、
前記第１のＥＬ層の材料は、前記第２のＥＬ層の材料と異なり、
前記複数の画素はそれぞれ、トランジスタを有し、
前記第１の画素群は前記第２の画素群に隣接しており、
前記第２の画素群は前記第３の画素群に隣接している
ことを特徴とする発光装置。
【請求項２】
請求項１において、
前記第１の画素群は、第１の画素行に配置された前記画素であり、
前記第２の画素群は、第２の画素行に配置された前記画素であり、
前記第３の画素群は、第３の画素行に配置された前記画素であることを特徴とする発光装置。
【請求項３】
請求項１において、
前記第１の画素群は、第１の画素列に配置された前記画素であり、
前記第２の画素群は、第２の画素列に配置された前記画素であり、
前記第３の画素群は、第３の画素列に配置された前記画素であることを特徴とする発光装置。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の前記発光装置を用いた電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電極間にＥＬ（Electro Luminescence）が得られる有機化合物からなる薄膜（以下有機ＥＬ膜という）を挟んだ素子（以下ＥＬ素子という）を含む発光装置に関する。
【０００２】
【従来の技術】
近年、基板上にＴＦＴを形成する技術が大幅に進歩し、アクティブマトリクス型表示装置（発光装置）への応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００３】
このようなアクティブマトリクス型の発光装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、電気光学装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００４】
そしてさらに、自発光型素子としてＥＬ素子を有したアクティブマトリクス型の発光装置の研究が活発化している。
【０００５】
ＥＬ素子は一対の電極（陽極と陰極）間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているものは殆どこの構造を採用している。
【０００６】
また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００７】
本明細書において陰極と陽極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【０００８】
そして、上記構造でなるＥＬ層に一対の電極から所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。なお本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【０００９】
ＥＬ素子が有するＥＬ層は熱、光、水分、酸素等によって劣化が促進されることから、一般的にアクティブマトリクス型の発光装置の作製において、画素部に配線やＴＦＴを形成した後にＥＬ素子が形成される。
【００１０】
なお、上記ＥＬ層の形成（成膜）方法としては様々な方法が提案されている。例えば、真空蒸着法、スパッタ法、スピンコート法、ロールコート法、キャスト法、ＬＢ法、イオンプレーティング法、ディッピング法、インクジェット法、印刷法などが挙げられる。
【００１１】
さらに、発光装置のカラー化を実現するために、例えば、特開平１０−０１２３７７号公報に示されているようにインクジェット法を用いて発光色の異なるＥＬ層を画素毎に形成する技術が提案されている。
【００１２】
【発明が解決しようとする課題】
発光装置における高精細な表示を狙うためには、アクティブマトリクス型が望ましいが、複数のＥＬ層を塗り分けによって形成して、カラー化を実現する場合には、その微細構造によるメタルマスクずれのためにＥＬ層の形成不良が生じることがあった。
【００１３】
【発明を解決するための手段】
上記課題を解決するために本発明において、画素部に一行に並ぶ複数の画素を画素行、画素部に一列に並ぶ複数の画素を画素列とよび、画素行、画素列または、隣り合う複数の画素といった画素群ごとに数種類のＥＬ層を形成させて、アクティブマトリクス型の発光装置におけるマルチカラー化の実現を図る。
【００１４】
本発明において、画素部における画素行のうちで、端から複数の画素行に一種類目のＥＬ層を形成する。そして、一種類目のＥＬ層に隣り合う画素行を一行空けた後、これに隣り合う複数の画素行に二種類目のＥＬ層を形成する。なお、一種類目のＥＬ層と二種類目のＥＬ層の間に設けられている画素行を本明細書中では、予備領域と呼ぶことにし、この予備領域にはＥＬ層を形成しない。
【００１５】
予備領域は、一種類目のＥＬ層と二種類目のＥＬ層を形成する際にマスクずれ等が生じたときのためのマージンとして設けているものである。
なお、予備領域に存在する画素行には、信号を入力しないため、万一、予備領域に一種類目のＥＬ層又は、二種類目のＥＬ層が形成された場合にも問題にはならない。
【００１６】
さらに、二種類目のＥＬ層を形成した後で、再び隣り合う画素行に予備領域を設ける。つまり、このようにＥＬ層と予備領域を交互に設けて画素部におけるＥＬ層の形成時に生じる不良の防止を図る。
【００１７】
なお、ここで形成する予備領域は、１〜５行設けるのが好ましく、つまり、ＥＬ層は、予備領域によって２〜６種類設けるのが好ましい。
【００１８】
また、ＥＬ層を形成する発光材料としては、これまで公知の材料を用いることができるが、外部量子効率を向上させるために少なくとも一種類のＥＬ層に三重項励起エネルギーを発光（リン光の発光）に変換しうる有機化合物（以下トリプレット化合物という）を用いる必要がある。なお、通常の発光に用いている材料は、一重項励起エネルギーを発光に変換しうる化合物であることからシングレット化合物という。
【００１９】
トリプレット化合物としては以下の論文に記載の有機化合物が代表的な材料として挙げられる。
（１）T.Tsutsui, C.Adachi, S.Saito, Photochemical Processes in Organized Molecular Systems, ed.K.Honda, (Elsevier Sci.Pub., Tokyo,1991) p.437.
（２）M.A.Baldo, D.F.O'Brien, Y.You, A.Shoustikov, S.Sibley, M.E.Thompson, S.R.Forrest, Nature 395 (1998) p.151.
（３）M.A.Baldo, S.Lamansky, P.E.Burrrows, M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (1999) p.4.
（４）T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamura, T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Mayaguchi, Jpn.Appl.Phys., 38 (12B) (1999) L1502.
これらの論文で開示される有機化合物を以下に示す。
【００２０】
【式１】
0004675005.tif 000002
【００２１】
上記分子式は、第三遷移系列元素である白金を中心金属とする金属錯体（以下、白金錯体という）である。
【００２２】
【式２】
0004675005.tif 000003
【００２３】
また、上記分子式は、イリジウムを中心金属とする金属錯体（以下、イリジウム錯体という）である。
【００２４】
なお、トリプレット化合物としては、これらの化合物に限られることはなく、上記構造を有し、かつ中心金属に周期表の８〜１０属に属する元素を有する化合物を用いることも可能である。
【００２５】
上記トリプレット化合物は、シングレット化合物よりも発光効率が高く、同じ発光輝度を得るにも動作電圧（ＥＬ素子を発光させるに要する電圧）を低くすることが可能である。
【００２６】
また、以上に示すような複数の画素行ごとに同じ発光材料からなるＥＬ層を形成するだけでなく、複数の画素列、または隣り合う複数の画素に同じ発光材料を用いて形成したＥＬ層を有する他の形状であっても良い。
【００２７】
さらに、同じ発光材料により形成される１種類のＥＬ層が画素部に形成されるＥＬ層全体の７０〜９０％の領域を形成されていても良い。
【００２８】
以上のようにＥＬ層を形成させることにより、高精細でありかつ低消費電力化を可能にしたマルチカラーの発光装置を形成することができる。
【００２９】
【発明の実施の形態】
本発明により、画素部に複数のＥＬ層を形成する方法について図１および図２を用いて説明する。ただし、ここでは、異なるＥＬ層を別々に作製するのではなく、ＥＬ層のうちで発光層のみを別々に作製する方法について説明する。なお、本明細書中においてＥＬ層を形成する際に少なくても発光層に用いられる材料が同じであるものは、同じＥＬ層とみなす。
【００３０】
図１（Ａ）は、基板１０１上にソース側駆動回路１０２、ゲート側駆動回路１０３及び画素部１０４が形成された様子を示す概略図である。
画素部１０４は、３種類のＥＬ層により形成されている。なお、本発明は、基板上の画素部１０４における複数のＥＬ層の形成に関するものであり、図１（Ｂ）に画素部１０４の拡大図を示す。また、図２は、作製するＥＬ層の斜視図を示す。図１及び図２は、同一の符号を用いているので適宜参照すると良い。
【００３１】
図１（Ｂ）において、画素部１０４には、画素１０５が、縦及び横に複数並んで形成されている。なお、画素１０５は、画素部に設けられているゲート線（Ｇ１）、ソース線（Ｓ１）および電流供給線（Ｖ１）により形成される。また、画素部１０４において、電流供給線（Ｖ１〜Ｖｙ）とゲート線（Ｇ１〜Ｇｙ）は、平行に、かつ交互に形成されている。
【００３２】
なお、本実施の形態においては、ゲート線（Ｇ１）、ソース線（Ｓ１〜Ｓｘ）および電流供給線（Ｖ１）を有する画素行をｌ１（エル１）とよび、ゲート線（Ｇ２）、ソース線（Ｓ１〜Ｓｘ）および電流供給線（Ｖ２）を有する画素行をｌ２、また、ゲート線（Ｇｙ）、ソース線（Ｓ１〜Ｓｘ）および電流供給線（Ｖｙ）を有する画素行をｌｙとよぶことにする。
【００３３】
ここでは、本発明の実施の形態として基板上にＴＦＴ及びＥＬ素子の画素電極を形成させた画素部にＥＬ層を形成させる方法について説明する。
【００３４】
まず、図２（Ａ）に示すように画素電極２０１上に正孔注入層（または、ホール注入層）２０２を形成する。このとき正孔注入材料としては、陽極との密着性が高く、正孔注入障壁の低い銅フタロシアニン（Ｃｕ−Ｐｃ）やＰＥＤＯＴといった物質を用いると良い。
【００３５】
次に、正孔輸送層（または、ホール輸送層）２０３を設ける。正孔輸送材料としては、正孔の移動を速める機能を有する芳香族アミン系のα−ＮＰＤ、２Ｍｅ−ＴＰＤ、ＴＰＡＣ、または、スピロ構造を有するＴＡＤといった材料が適している。
【００３６】
そして、正孔注入層２０２、正孔輸送層２０３を形成した後で、発光層を形成する。
【００３７】
まず図１（Ｂ）におけるｌ１およびｌ２の画素行に発光層ａ（１０６ａ）を形成する。ここでは、赤色発光層を形成させ、赤色発光層の材料としては、アルミキノリラト錯体（Ａｌｑ3）にＤＣＭを数パーセント程度ドープさせたものを用いる。成膜には、蒸着法を用い、膜厚は１〜６０ｎｍ（好ましくは１０〜３０ｎｍ）とすれば良い。なお画素部１０４における発光層ａ（１０６ａ）を形成した後の構造を図２（Ａ）の斜視図に示す。
【００３８】
また、発光層ａ（１０６ａ）に隣り合う画素行ｌ３には発光層を形成させずに予備領域ａ（１０７ａ）を設ける。
【００３９】
次にｌ４からｌｙ−３までの画素行に再び発光層ｂ（１０６ｂ）を形成する。なお、ここでは、緑色発光層を形成させる。緑色発光層には、トリプレット化合物として、ＣＢＰにＩｒ（ｐｐｙ）3を数パーセント程度ドープさせたものを用いる。具体的な方法としては、ＣＢＰとＩｒ（ｐｐｙ）3を共蒸着させて作製する。このときの膜厚は１〜６０ｎｍ（好ましくは１０〜３０ｎｍ）とすれば良い。
【００４０】
さらに、ｌｙ−２の画素行を予備領域ｂ（１０７ｂ）とした後で、ｌｙ−１およびｌｙの画素行に発光層ｃ（１０７ｃ）を形成させる。なお、ここでは、青色発光層を形成させる。青色発光層には、ビススチリル系材料であるＤＰＶＢｉを用いた。この他、青色発光層には、アゾメチン亜鉛錯体やベンゾオキサゾール亜鉛錯体（Ｚｎ（ＢＯＸ）2）といった発光材料を用いると良い。また、これらの発光材料にペリレンを数パーセント程度ドープさせたものを用いても良い。成膜には、蒸着法を用い、膜厚は１〜６０ｎｍ（好ましくは１０〜３０ｎｍ）とすれば良い。
【００４１】
以上のＥＬ層を形成すると図２（Ｂ）に示すような構造になる。すなわち発光層ａ（１０６ａ）と発光層ｂ（１０６ｂ）との間に予備領域ａ（１０７ａ）が設けられ、また発光層ｂ（１０６ｂ）と発光層ｃ（１０６ｃ）との間に予備領域ｂ（１０７ｂ）が設けられている構造になる。
【００４２】
なお、本実施の形態においては、ＥＬ層が赤色発光層、緑色発光層及び青色発光層の３種類で形成される例を示したが、発光層の種類及び発光材料は好ましい形態の一つに過ぎない。つまり、発光層は、２種類であっても良いが、３種類以上であっても良い。しかし、あまり多くの発光層を形成すると、作製が困難になり本発明の目的に反するので、６種類程度が好ましい。又、予備領域は、１〜５行設けるのが好ましい。
【００４３】
ただし、発光装置における低消費電力化を考慮するとトリプレット化合物からなる発光層は、少なくても一層設ける必要がある。なお、三重項励起エネルギーを利用する発光層としては、ＣＢＰにオクタエチルポルフィリン白金錯体（2,3,7,8,12,13,17,18-octaethyl-21H,23H-porphine platinum:PtOEP)をドープさせたオレンジ色の発光層がある。
【００４４】
さらに、発光層の色の種類も上記３種類以外を用いることが可能である。例えば、発光層として、黄色発光層を形成させることもできる。発光材料としては、Ａｌｑ3にナイルレッド（Nile  Red）をドープしたり、ＢｅＢｑ２やＴＰＤにルブレン（Rubrene）をドープしたものを用いると良い。なお、膜厚は１〜６０ｎｍ（好ましくは１０〜３０ｎｍ）とすれば良い。
【００４５】
さらに白色発光層を形成させることも可能である。白色発光層の作製は、発光色素をホスト発光層にドーピングすることにより得ることができる。その他、スピロ型のＤＴＶＢｉの層とＡｌｑ３にＤＣＭをドーピングした層を積層することにより作製しても良い。なお、積層による発光層の膜厚はそれぞれ１〜３０ｎｍ（好ましくは１０〜２０ｎｍ）とすれば良いが、個々の発光強度等に応じて調節すると良い。
【００４６】
また、これまで発光材料としては、低分子材料を示したが、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリパラフェニレン系、ポリビニルカルバゾール（ＰＶＫ）系、ポリチオフェン系、ポリフルオレン（ＰＦ）系などの高分子材料を用いても良い。高分子材料の成膜方法としては、インクジェット法が望ましい。
【００４７】
ポリパラフェニレンビニレン系の材料としては、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン）：ＲＯ−ＰＰＶを用いることができ、ポリ（２−メトキシ−５−（２−エチル−ヘキソキシ）−１，４−フェニレンビニレン）：ＭＥＨ−ＰＰＶやポリ（２，５−ジメチルオクチルシリル−１，４−フェニレンビニレン）：ＤＭＯＳ−ＰＰＶといった材料を用いることができる。
【００４８】
ポリパラフェニレン系の材料としては、ポリ（２，５−ジアルコキシ−１，４−フェニレン）：ＲＯ−ＰＰＰを用いることができる。
【００４９】
ポリチオフェン系の材料としては、ポリ（３−アルキルチオフェン）：ＰＡＴを用いることができ、ポリ（３−ヘキシルチオフェン）：ＰＨＴ、ポリ（３−シクロヘキシルチオフェン）：ＰＣＨＴといった材料を用いることができる。その他にもポリ（３−シクロヘキシル−４−メチルチオフェン）：ＰＣＨＭＴ、ポリ（３−［４−オクチルフェニル］−２，２’ビチオフェン）：ＰＴＯＰＴ、ポリ（３−（４オクチルフェニル）−チオフェン）：ＰＯＰＴ−１等を用いることもできる。
【００５０】
ポリフルオレン系の材料としては、ポリ（ジアルキルフルオレン）：ＰＤＡＦを用いることができ、具体的にはポリ（ジオクチルフルオレン）：ＰＤＯＦといった材料を用いることができる。
【００５１】
ポリアセチレン系の材料としては、ポリプロピルフェニルアセチレン：ＰＰＡ−ｉＰｒ、ポリブチルフェニルフェニルアセチレン：ＰＤＰＡ−ｎＢｕ、ポリヘキシルフェニルアセチレン：ＰＨＰＡといった材料を用いることができる。
【００５２】
また、これらの高分子材料の溶媒としては、トルエン、ベンゼン、クロロベンゼン、ジクロロベンゼン、クロロホルム、テトラリン、キシレン、アニソール、ジクロロメタン、γブチルラクトン、ブチルセルソルブ、シクロヘキサン、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、ジメチルスルホキシド、シクロヘキサノン、ジオキサンまたは、ＴＨＦ（テトラヒドロフラン）等を用いることができる。
【００５３】
さらに、上述した材料に加えて正孔注入性の高分子材料、ＰＥＤＯＴ（poly(3,4‐ethylene dioxythiophene)）や、ポリアニリン（ＰＡ）を用いることもできる。なお、これらの材料は水を溶媒として用いる。
【００５４】
なお、これらは、本発明の発光層に用いることのできる発光材料の一例であって、これに限定する必要はなく、公知の発光材料を自由に用いることができる。
【００５５】
以上のように複数の発光層を形成させた後で、電子輸送層２０５および電子注入層２０６を形成する。このとき電子輸送材料としては、Ａｌｑ3、１，３，４−トリオキサゾール誘導体および１，２，４−トリアゾール誘導体（ＴＡＺ）などの正孔（ホール）ブロック性の高い材料が好ましい。
【００５６】
また、電子注入層２０６を形成する材料としては、ＭｇＡｇ、ＬｉＦおよびＬｉ（ａｃａｃ）が好ましい。さらに、Ａｌｑ3にアルカリ金属をドープしたものを用いても良い。
【００５７】
以上により、図２（Ｃ）に示すようなＥＬ層２０４を形成することができる。なお、本実施の形態においては、正孔注入層２０２、正孔輸送層２０３、発光層（１０６ａ〜１０６ｃ）、電子輸送層２０５、電子注入層２０６からなる構造のＥＬ層２０４を形成する方法を示したが、発光層以外の層は、必要に応じて設ければ良い。
【００５８】
また、発光材料が異なっても正孔注入層、正孔輸送層、電子輸送層および電子注入層は同じ材料を用いて、同時に形成する方法を説明したが、これに限られる必要はなく、ＥＬ層ごとに異なる材料を用いて別々に形成しても良い。
【００５９】
なお、本実施の形態においては、画素部１０４に３種類の発光層（発光層ａ、発光層ｂ、発光層ｃ）および予備領域（予備領域ａ、予備領域ｂ）を形成したが、予備領域となる画素には、ソース信号は入力しない。しかし、予備領域を除き、発光層が形成された画素には、ソース信号が入力される。ソース信号により表示がなされる複数の画素からなる領域のことを本明細書中では、表示領域と呼ぶ。
【００６０】
そして、この表示領域が各発光層に応じた色を表示することにより、同一基板上でのマルチカラー化が可能となる。
【００６１】
また、前記したように発光層の区分を図１と異なるものにしても良い。図１１にその例を示す。これらにおいて、画素内の電流供給線は、発光層に合わせて配置するのが好ましい。発光層を行ごとに区分する場合には、行と平行に電流供給線を配置し、発光層を列ごとに区分する場合には、列と平行に電流供給線を配置する。なお、詳細については、以下の実施例において説明する。
【００６２】
【実施例】
〔実施例１〕
ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製し、さらにＥＬ素子までを形成する方法について詳細に図３〜図６を用いて説明する。
【００６３】
まず、本実施例ではコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスからなる基板３００を用いる。なお、基板３００としては、透光性を有する基板であれば限定されず、石英基板を用いても良い。また、本実施例の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００６４】
次いで、基板３００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜３０１を形成する。本実施例では下地膜３０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地膜３０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３０１ａを１０〜２００nm（好ましくは５０〜１００nm）形成する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜３０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成した。次いで、下地膜３０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素膜３０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成する。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜３０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。
【００６５】
次いで、下地膜３０１上に半導体層３０２〜３０６を形成する。半導体層３０２〜３０６は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を所望の形状にパターニングして形成する。この半導体層３０２〜３０６の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくは珪素（シリコン）またはシリコンゲルマニウム（ＳｉXＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などで形成すると良い。本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを含む溶液を非晶質珪素膜上に保持させた。この非晶質珪素膜に脱水素化（５００℃、１時間）を行った後、熱結晶化（５５０℃、４時間）を行い、さらに結晶化を改善するためのレーザーアニ―ル処理を行って結晶質珪素膜を形成した。そして、この結晶質珪素膜をフォトリソグラフィ−法によるパターニング処理によって、半導体層３０２〜３０６を形成する。
【００６６】
また、半導体層３０２〜３０６を形成した後、ＴＦＴのしきい値を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。
【００６７】
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３００Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数３０〜３００Ｈｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を５０〜９０％として行えばよい。
【００６８】
次いで、半導体層３０２〜３０６を覆うゲート絶縁膜３０７を形成する。ゲート絶縁膜３０７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００６９】
また、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００７０】
次いで、図３（Ａ）に示すように、ゲート絶縁膜３０７上に膜厚２０〜１００ｎｍの第１の導電膜３０８と、膜厚１００〜４００ｎｍの第２の導電膜３０９とを積層形成する。本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜３０８と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜３０９を積層形成した。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成した。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ膜中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。従って、本実施例では、高純度のＷ（純度９９．９９９９％）のターゲットを用いたスパッタ法で、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００７１】
なお、本実施例では、第１の導電膜３０８をＴａＮ、第２の導電膜３０９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜を用いてもよい。また、Ａｇ、Ｐｄ、Ｃｕからなる合金を用いてもよい。また、第１の導電膜をタンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜で形成し、第２の導電膜をＷ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜とする組み合わせとしてもよい。
【００７２】
次に、図３（Ｂ）に示すようにフォトリソグラフィ−法を用いてレジストからなるマスク３１０〜３１４を形成し、電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。本実施例では第１のエッチング条件として、ＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極（直径２５ｃｍ）に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。ここでは、松下電器産業（株）製のＩＣＰを用いたドライエッチング装置（Model  Ｅ６４５−□ＩＣＰ）を用いた。基板側（試料ステージ）にも電極サイズ１２．５ｃｍ×１２．５ｃｍの電極を用いて１５０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＷ膜をエッチングして第１の導電層の端部をテーパー形状とする。第１のエッチング条件でのＷに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。
【００７３】
この後、図３（Ｂ）に示すようにレジストからなるマスク３１０〜３１４を除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行った。基板側（試料ステージ）にも２０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／ｍｉｎである。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００７４】
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層３１５〜３１９（第１の導電層３１５ａ〜３１９ａと第２の導電層３１５ｂ〜３１９ｂ）を形成する。３２０はゲート絶縁膜であり、第１の形状の導電層３１５〜３１９で覆われない領域は２０〜５０nm程度エッチングされ薄くなった領域が形成される。
【００７５】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する。（図３（Ｂ））ドーピング処理はイオンドープ法、若しくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０15atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。本実施例ではドーズ量を１．５×１０15atoms/cm2とし、加速電圧を８０ｋｅＶとして行った。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層３１５〜３１９がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に高濃度不純物領域３２１〜３２５が形成される。高濃度不純物領域３２１〜３２５には１×１０20〜１×１０21atoms/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
【００７６】
次いで、図３（Ｃ）に示すようにレジストからなるマスクを除去せずに第２のエッチング処理を行う。ここでは、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０／２０／２０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも２０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は１２４．６２ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は２０．６７ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は６．０５である。従って、Ｗ膜が選択的にエッチングされる。この第２のエッチングによりＷのテーパー角は７０°となった。この第２のエッチング処理により第２の導電層３３０ｂ〜３３４ｂを形成する。一方、第１の導電層３１５ａ〜３１９ａは、ほとんどエッチングされず、第１の導電層３３０ａ〜３３４ａを形成する。
【００７７】
次いで、第２のドーピング処理を行う。ドーピングは第２の導電層３３０ｂ〜３３４ｂを不純物元素に対するマスクとして用い、第１の導電層におけるテーパー部下方の半導体層に不純物元素が添加されるようにドーピングする。本実施例では、不純物元素としてＰ（リン）を用い、ドーズ量１．５×１０14、電流密度０．５μＡ、加速電圧９０ｋｅＶにてプラズマドーピングを行った。こうして、第１の導電層と重なる低濃度不純物領域３４０〜３４４を自己整合的に形成する。この低濃度不純物領域３４０〜３４４へ添加されたリン（Ｐ）の濃度は、１×１０17〜５×１０18atoms/cm3であり、且つ、第１の導電層におけるテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層のテーパー部と重なる半導体層において、第１の導電層におけるテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。また、高濃度不純物領域３２１〜３２５にも不純物元素が添加され、高濃度不純物領域３４５〜３４９を形成する（図４（Ａ））。
【００７８】
次いで、図４（Ｂ）に示すようにフォトリソグラフィー法を用いて、第３のエッチング処理を行う。この第３のエッチング処理では第１の導電層のテーパー部を部分的にエッチングして、第２の導電層と重なる形状にするために行われる。ただし、第３のエッチングを行わない領域には、図４（Ｂ）に示すようにレジスト（３５０、３５１）からなるマスクを形成する。
【００７９】
第３のエッチング処理におけるエッチング条件は、エッチングガスとしてＣｌ2とＳＦ6とを用い、それぞれのガス流量比を１０／５０（ｓｃｃｍ）として第１及び第２のエッチングと同様にＩＣＰエッチング法を用いて行う。なお、第３のエッチング処理でのＴａＮに対するエッチング速度は、１１１．２nm/minであり、ゲート絶縁膜に対するエッチング速度は、１２．８nm/minである。
【００８０】
本実施例では、１．３Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行った。基板側（試料ステージ）にも１０ＷのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。以上により、第１の導電層３４０ａ〜３４２ａが形成される。
【００８１】
上記第３のエッチングによって、第１の導電層３５２ａ〜３５４ａが形成され、これと重ならない不純物領域（ＬＤＤ領域）３５５〜３５７が形成される。なお、不純物領域（ＧＯＬＤ領域）３４０および３４２は、第１の導電層３３０ａおよび３３２ａと重なったままである。
【００８２】
また、第１の導電層３３０ａと第２の導電層３３０ｂとで形成された電極は、最終的に駆動回路のｎチャネル型ＴＦＴのゲート電極となり、また、第１の導電層３５２ａと第２の導電層３５２ｂとで形成された電極は、最終的に駆動回路のｐチャネル型ＴＦＴのゲート電極となる。
【００８３】
同様に、第１の導電層３５３ａと第２の導電層３５３ｂとで形成された電極は、最終的に画素部のｎチャネル型ＴＦＴのゲート電極となり、第１の導電層３５４ａと第２の導電層３５４ｂとで形成された電極は、最終的に画素部のｐチャネル型ＴＦＴのゲート電極となる。さらに第１の導電層３３２ａと第２の導電層３３２ｂとで形成された電極は、最終的に画素部のコンデンサ（保持容量）の一方の電極となる。
【００８４】
このようにして、本実施例は、第１の導電層３５２ａ〜３５４ａと重ならない不純物領域（ＬＤＤ領域）３５５〜３５７と、第１の導電層３３０ａおよび３３２ａと重なる不純物領域（ＧＯＬＤ領域）３４０および３４２を同時に形成することができ、ＴＦＴ特性に応じた作り分けが可能となる。
【００８５】
次にゲート絶縁膜３２０をエッチング処理する。ここでのエッチング処理は、エッチングガスにＣＨＦ3を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。本実施例では、チャンバー圧力６．７Ｐａ、ＲＦ電力８００Ｗ、ＣＨＦ3ガス流量３５ｓｃｃｍでエッチング処理を行う。これにより、高濃度不純物領域３４５〜３４９の一部は露呈し、絶縁膜３６０〜３６４が分離形成される。
【００８６】
次いで、レジストからなるマスクを除去した後、新たにレジストからなるマスク３６５、３６６を形成して第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴの活性層となる半導体層に前記一導電型（ｎ型）とは逆の導電型（ｐ型）を付与する不純物元素が添加された不純物領域３７０〜３７５を形成する（図４（Ｃ））。第２の導電層３５２ｂ、３３２ｂおよび３５４ｂを不純物元素に対するマスクとして用い、ｐ型を付与する不純物元素を添加して自己整合的に不純物領域を形成する。
【００８７】
本実施例では、不純物領域３７０〜３７５はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。第１のドーピング処理及び第２のドーピング処理によって、不純物領域３７０〜３７５にはそれぞれ異なる濃度でリンが添加されているが、そのいずれの領域においてもｐ型を付与する不純物元素の濃度が２×１０20〜２×１０21atoms/cm3となるようにドーピング処理することにより、ｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。
【００８８】
以上までの工程でそれぞれの半導体層に不純物領域が形成される。
なお、本実施例では、ゲート絶縁膜をエッチングした後で不純物（ボロン）のドーピングを行う方法を示したが、ゲート絶縁膜をエッチングしないで不純物のドーピングを行っても良い。
【００８９】
次いで、レジストからなるマスク３６５、３６６を除去して図５（Ａ）に示すように第１の層間絶縁膜３７６を形成する。この第１の層間絶縁膜３７６としては、プラズマＣＶＤ法またはスパッタ法を用い、厚さを１００〜２００ｎｍとして珪素を含む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化珪素膜を形成した。勿論、第１の層間絶縁膜３７６は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。
【００９０】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程はファーネスアニール炉を用いる熱アニール法で行う。熱アニール法としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜５５０℃で行えばよく、本実施例では５５０℃、４時間の熱処理で活性化処理を行った。なお、熱アニール法の他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。
【００９１】
なお、本実施例では、上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む不純物領域（３４５、３４８、３７０、３７２、３７４）にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。このようにして作製したチャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【００９２】
また、第１の層間絶縁膜を形成する前に活性化処理を行っても良い。ただし、用いた配線材料が熱に弱い場合には、本実施例のように配線等を保護するため層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒化珪素膜）を形成した後で活性化処理を行うことが好ましい。
【００９３】
その他、活性化処理を行った後でドーピング処理を行い、第１の層間絶縁膜を形成させても良い。
【００９４】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。本実施例では水素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱処理を行った。この工程は層間絶縁膜に含まれる水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００９５】
また、活性化処理としてレーザーアニール法を用いる場合には、上記水素化を行った後、エキシマレーザーやＹＡＧレーザー等のレーザー光を照射することが望ましい。
【００９６】
次いで、図５（Ｂ）に示すように第１の層間絶縁膜３７６上に有機絶縁物材料から成る第２の層間絶縁膜３８０を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成した。次いで、各不純物領域３４５、３４８、３７０、３７２、３７４に達するコンタクトホールを形成するためのパターニングを行う。
【００９７】
第２の層間絶縁膜３８０としては、珪素を含む絶縁材料や有機樹脂からなる膜を用いる。珪素を含む絶縁材料としては、酸化珪素、窒化珪素、酸化窒化珪素を用いることができ、また有機樹脂としては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）などを用いることができる。
【００９８】
本実施例では、プラズマＣＶＤ法により形成された酸化窒化珪素膜を形成した。なお、酸化窒化珪素膜の膜厚として好ましくは１〜５μｍ（さらに好ましくは２〜４μｍ）とすればよい。酸化窒化珪素膜は、膜自身に含まれる水分が少ないためにＥＬ素子の劣化を抑える上で有効である。
また、コンタクトホールの形成には、ドライエッチングまたはウエットエッチングを用いることができるが、エッチング時における静電破壊の問題を考えると、ウエットエッチング法を用いるのが望ましい。
【００９９】
さらに、ここでのコンタクトホールの形成において、第１層間絶縁膜及び第２層間絶縁膜を同時にエッチングするため、コンタクトホールの形状を考えると第２層間絶縁膜を形成する材料は、第１層間絶縁膜を形成する材料よりもエッチング速度の速いものを用いるのが好ましい。
【０１００】
そして、各不純物領域３４５、３４８、３７０、３７２、３７４とそれぞれ電気的に接続する配線３８１〜３８８を形成する。そして、膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との積層膜をパターニングして形成するが、他の導電膜を用いても良い。
【０１０１】
次いで、その上に透明導電膜を８０〜１２０nmの厚さで形成し、パターニングすることによって画素電極３８９を形成する。（図５（Ｂ））
なお、本実施例では、画素電極として酸化インジウム・スズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。
【０１０２】
また、画素電極３８９は、ドレイン配線３８７と接して重ねて形成することによって電流制御用ＴＦＴのドレイン領域と電気的な接続が形成される。
【０１０３】
次に、図６に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００[nm]の厚さに形成し、画素電極３８９に対応する位置に開口部を形成して、バンクとして機能する第３の層間絶縁膜３９０を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまうため、注意が必要である。
【０１０４】
なお、本実施例においては、第３の層間絶縁膜３９０として酸化珪素でなる膜を用いているが、場合によっては、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）といった有機樹脂膜を用いることもできる。
【０１０５】
次に、図６で示すようにＥＬ層３９１を蒸着法により形成する。ここでは、本発明において複数形成されるＥＬ層のうちの一種類が形成された様子を示す。
【０１０６】
まず、画素電極３８９上にＰＥＰＯＴをスピンコート法により形成する。そして、次にＭＴＤＡＴＡを蒸着させて正孔注入層（図示せず）を形成させる。さらに、Ｓ−ＴＡＤ（スピロ型ＴＡＤ）を蒸着させることにより正孔輸送層（図示せず）を形成する。
【０１０７】
そして、ここではスピロ型のＤＴＶＢｉからなる発光層を蒸着法により形成させる。これは、単層で青色発光を示す発光材料である。なお、この時の膜厚は、１〜４０ｎｍの厚さで形成し、さらにＤＴＶＢｉ上には、Ａｌｑ3にＤＣＭをドープした発光層を共蒸着法により形成する。これは、単層で赤色発光を示す発光材料である。また、膜厚は、１〜４０ｎｍの厚さで形成する。発光層を以上の二層の積層構造とすることで、白色発光層を形成させることができる。
【０１０８】
さらに、本実施の形態で示したように他の発光層を形成させた後で、電子輸送層（図示せず）としてＡｌｑ3を蒸着させる。なお、この時の膜厚は、１〜５０ｎｍとすればよい。以上によりＥＬ層が形成される。
更に蒸着法により陰極（ＭｇＡｇ電極）３９２および保護電極３９３を形成する。このときＥＬ層３９１及び陰極３９２を形成するに先立って画素電極３８９に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いるが、ＡｌＬｉ合金や周期表の１族もしくは２族に属する元素とアルミニウムとからなる材料などを用いても良いし、他の公知の材料を用いても良い。
【０１０９】
また、保護電極３９３は陰極３９２の劣化を防ぐために設けられ、アルミニウムを主成分とする金属膜が代表的である。勿論、他の材料でも良い。また、ＥＬ層３９１、陰極３９２は非常に水分に弱いので、保護電極３９３までを大気解放しないで連続的に形成し、外気からＥＬ層を保護することが望ましい。
【０１１０】
なお、ＥＬ層３９１を形成する材料としては、公知の材料を用いることができる。本実施例では正孔注入層、正孔輸送層（Hole transporting layer）、発光層（Emitting layer）および電子輸送層でなる４層構造をＥＬ層とするが、さらに電子注入層を設けたり、または、発光層以外のいずれかが欠ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【０１１１】
また、保護電極３９３でもＥＬ層３９１を水分や酸素から保護することは可能であるが、さらに好ましくはパッシベーション膜３９４を設けると良い。本実施例ではパッシベーション膜３９４として３００ｎｍ厚の窒化珪素膜を設ける。このパッシベーション膜も保護電極３９３の後に大気解放しないで連続的に形成しても構わない。
【０１１２】
なお、ＥＬ層３９１の膜厚は１０〜４００[nm]（典型的には６０〜１５０[nm]）、陰極３９２の厚さは８０〜２００[nm]（典型的には１００〜１５０[nm]）とすれば良い。
【０１１３】
こうして図６に示すような構造が完成する。本明細書中では、図６に示すような構造まで作製されたものをＥＬモジュールとよぶ。なお、本実施例におけるＥＬモジュールの作製工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料であるＴａ、Ｗによってソース信号線を形成し、ソース、ドレイン電極を形成している配線材料であるＡｌによってゲート信号線を形成しているが、異なる材料を用いても良い。
【０１１４】
また、ｎチャネル型ＴＦＴ５０１及びｐチャネル型ＴＦＴ５０２を有する駆動回路５０６と、スイッチング用ＴＦＴ５０３、電流制御用ＴＦＴ５０４及びコンデンサ５０５とを有する画素部５０７を同一基板上に形成することができる。
【０１１５】
なお、本実施例においては、ＥＬ素子の素子構成から下面出射となるためスイッチング用ＴＦＴ５０３にｎチャネル型ＴＦＴ、電流制御用ＴＦＴ５０４にｐチャネル型ＴＦＴを用いるという構成を示したが、本実施例は、好ましい一形態にすぎず、これに限られる必要はない。
【０１１６】
駆動回路５０６のｎチャネル型ＴＦＴ５０１はチャネル形成領域４００、ゲート電極の一部を構成する第１の導電層３３０ａと重なる低濃度不純物領域３４０（ＧＯＬＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域３４５を有している。ｐチャネル型ＴＦＴ５０２にはチャネル形成領域４０１、ソース領域またはドレイン領域として機能する不純物領域３７０および３７１を有している。
【０１１７】
画素部５０７のスイッチング用ＴＦＴ５０３にはチャネル形成領域４０２、ゲート電極を形成する第１の導電層３５３ａと重ならず、ゲート電極の外側に形成される低濃度不純物領域３５６（ＬＤＤ領域）とソース領域またはドレイン領域として機能する高濃度不純物領域３４８を有している。
【０１１８】
画素部５０７の電流制御用ＴＦＴ５０４にはチャネル形成領域４０３、ソース領域またはドレイン領域として機能する高濃度不純物領域３７４および３７５を有している。また、コンデンサ５０５は、第一の導電層３３２ａと第二の導電層３３２ｂを一方の電極として機能するように形成されている。
【０１１９】
なお、本実施例においては、画素電極（陽極）上にＥＬ層を形成させた後、陰極を形成させる構造を示したが、画素電極（陰極）上にＥＬ層及び陽極を形成させる構造としても良い。ただし、この場合には、これまで説明した下面出射と異なり、上面出射の形態をとる。また、この時、スイッチング用ＴＦＴおよび電流制御用ＴＦＴは、本実施例で説明した低濃度不純物領域（ＬＤＤ領域）を有するｎチャネル型ＴＦＴで形成するのが望ましい。
【０１２０】
なお、本実施例において、ＴＦＴの駆動電圧は、１．２〜１０Ｖであり、好ましくは、２．５〜５．５Ｖである。
【０１２１】
また、画素部の表示が動作しているとき（動画表示の場合）には、ＥＬ素子が発光している画素により背景の表示を行い、ＥＬ素子が未発光となる画素により文字表示を行えばよいが、画素部の動画表示がある一定期間以上静止している場合（本明細書中では、スタンバイ時と呼ぶ）には、電力を節約するために、表示方法が切り替わる（反転する）ようにしておくと良い。具体的には、ＥＬ素子が発光している画素により文字を表示し（文字表示ともいう）、ＥＬ素子が未発光となる画素により背景を表示（背景表示ともいう）するようにする。
【０１２２】
〔実施例２〕
次に、図６に示すＥＬモジュールを発光装置として完成させる方法について図７を用いて説明する。
【０１２３】
図７（Ａ）は、ＥＬモジュールを封止した状態を示す上面図、図７（Ｂ）は図７（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された７０１はソース側駆動回路、７０２は画素部、７０３はゲート側駆動回路である。また、７０４はカバー材、７０５は第１シール材、７０６は第２シール材であり、第１シール材７０５で囲まれた内側は、空間になっている。
【０１２４】
なお、７０８はソース側駆動回路７０１及びゲート側駆動回路７０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）７０９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
【０１２５】
次に、断面構造について図７（Ｂ）を用いて説明する。基板７１０の上方には画素部７０２、ゲート側駆動回路７０３が形成されており、画素部７０２は電流制御用ＴＦＴ７１１とそのドレインに電気的に接続された画素電極７１２を含む複数の画素により形成される。また、ゲート側駆動回路７０３はｎチャネル型ＴＦＴ７１３とｐチャネル型ＴＦＴ７１４とを組み合わせたＣＭＯＳ回路（図５参照）を用いて形成される。
【０１２６】
画素電極７１２はＥＬ素子の陽極として機能する。また、画素電極７１２の両端にはバンク７１５が形成され、画素電極７１２上にはＥＬ層７１６およびＥＬ素子の陰極７１７が形成される。
【０１２７】
陰極７１７は全画素に共通の配線としても機能し、接続配線７０８を経由してＦＰＣ７０９に電気的に接続されている。さらに、画素部７０２及びゲート側駆動回路７０３に含まれる素子は全て陰極７１７およびパッシベーション膜７１８で覆われている。
【０１２８】
また、第１シール材７０５によりカバー材７０４が貼り合わされている。なお、カバー材７０４とＥＬ素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール材７０５の内側の空間７０７には窒素等の不活性気体が充填されている。なお、第１シール材７０５としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材７０５はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、空間７０７の内部に吸湿効果をもつ物質や酸化を防止する効果をもつ物質を含有させても良い。
【０１２９】
また、本実施例ではカバー材７０４を構成するプラスチック基板の材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。
【０１３０】
また、第１シール剤７０５を用いてカバー材７０４を接着した後、さらに側面（露呈面）を覆うように第２シール材７０６を設ける。なお、第２シール材７０６は第１シール材７０５と同じ材料を用いることができる。
【０１３１】
以上のような構造でＥＬ素子を空間７０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
【０１３２】
なお、本実施例の構成は、実施例１のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１３３】
〔実施例３〕
ここで画素部のさらに詳細な上面構造を図８（Ａ）に、回路図を図８（Ｂ）に示す。図８において、基板上に設けられたスイッチング用ＴＦＴ８０４は図６のスイッチング用（ｎチャネル型）ＴＦＴ５０３を用いて形成される。従って、構造の説明はスイッチング用（ｎチャネル型）ＴＦＴ５０３の説明を参照すれば良い。また、８０３で示される配線は、スイッチング用ＴＦＴ８０４のゲート電極８０４a、８０４bを電気的に接続するゲート配線である。
【０１３４】
なお、本実施例ではチャネル形成領域が二つ形成されるダブルゲート構造としているが、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。
【０１３５】
また、スイッチング用ＴＦＴ８０４のソースはソース配線８１５に接続され、ドレインはドレイン配線８０５に接続される。また、ドレイン配線８０５は電流制御用ＴＦＴ８０６のゲート電極８０７に電気的に接続される。なお、電流制御用ＴＦＴ８０６は図６の電流制御用（ｐチャネル型）ＴＦＴ５０４を用いて形成される。従って、構造の説明は電流制御用（ｐチャネル型）ＴＦＴ５０４の説明を参照すれば良い。なお、本実施例ではシングルゲート構造としているが、ダブルゲート構造もしくはトリプルゲート構造であっても良い。
【０１３６】
また、電流制御用ＴＦＴ８０６のソースは電流供給線８１６に電気的に接続され、ドレインはドレイン配線８１７に電気的に接続される。また、ドレイン配線８１７は点線で示される画素電極（陽極）８１８に電気的に接続される。
【０１３７】
このとき、８１９で示される領域には保持容量（コンデンサ）が形成される。コンデンサ８１９は、電流供給線８１６と電気的に接続された半導体膜８２０、ゲート絶縁膜と同一層の絶縁膜（図示せず）及びゲート電極８０７との間で形成される。また、ゲート電極８０７、第１層間絶縁膜と同一の層（図示せず）及び電流供給線８１６で形成される容量も保持容量として用いることが可能である。
【０１３８】
なお、本実施例の構成は、実施例１及び実施例２のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１３９】
〔実施例４〕
本実施例では、実施例１とは異なる構成で本発明を実施した発光装置の画素部における画素構造の例を図９（Ａ）に示し、画素部の断面構造を図９（Ｂ）に示す。
【０１４０】
まず図９（Ａ）において、９０１はスイッチング用ＴＦＴ９０２のソースに接続されたソース信号線、また、９０３はスイッチング用ＴＦＴ９０２のゲートに接続された書込用ゲート信号線である。さらに９０４は電流制御用ＴＦＴであり、９０５はコンデンサ（省略することも可能）である。また、９０６は電流供給線、９０７は消去用ＴＦＴであり、消去用ゲート信号線９０８に接続される。なお、９０９はＥＬ素子であり、９１０は、対向電源である。消去用ＴＦＴ９０７の動作については特願平１１−３３８７８６号を参照すると良い。
【０１４１】
消去用ＴＦＴ９０７のドレインは電流制御用ＴＦＴ９０４のゲート電極に接続され、電流制御用ＴＦＴ９０４のゲート電圧を強制的に変化させることができるようになっている。なお、消去用ＴＦＴ９０７はｎチャネル型ＴＦＴとしてもｐチャネル型ＴＦＴとしても良いが、オフ電流を小さくできるようにスイッチング用ＴＦＴ９０２と同一構造とすることが好ましい。
【０１４２】
次に断面構造について説明する。
図９（Ｂ）において、基板９００上に設けられたスイッチング用ＴＦＴ９０２は公知の方法を用いて形成されたｎチャネル型ＴＦＴを用いる。
本実施例ではダブルゲート構造としている。ダブルゲート構造とすることで実質的に２つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。また、公知の方法を用いて形成されたｐチャネル型ＴＦＴを用いても構わない。
【０１４３】
次に、消去用ＴＦＴ９０７は公知の方法を用いて形成されたｎチャネル型ＴＦＴを用いる。なお、公知の方法を用いて形成されたｐチャネル型ＴＦＴを用いても構わない。なお、消去用ＴＦＴ９０７のドレイン配線９２６は別の配線によって、スイッチング用ＴＦＴ９０２のドレイン配線９１６と、電流制御用ＴＦＴのゲート電極９３５（９３５ａ、９３５ｂ）とに電気的に接続されている。
【０１４４】
また、本実施例において、スイッチング用ＴＦＴ９０２および消去用ＴＦＴ９０７の構造はいずれもゲート電極がゲート絶縁膜を介してＬＤＤ領域に重ならないように形成される。
【０１４５】
また、電流制御用ＴＦＴ９０４は公知の方法を用いて形成されたｐチャネル型ＴＦＴを用いる。電流制御用ＴＦＴのゲート電極９３５（９３５ａ、９３５ｂ）は別の配線によって、スイッチング用ＴＦＴ９０２のドレイン配線９１６と、消去用ＴＦＴ９０７のドレイン配線９２６とに電気的に接続されている。
【０１４６】
なお、電流制御用ＴＦＴ９０４の構造はいずれもゲート電極がゲート絶縁膜を介してソース領域およびドレイン領域に重ならないように形成される。
【０１４７】
また、本実施例では電流制御用ＴＦＴ９０４をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１４８】
また、ドレイン配線９３６は電流供給線９０６に接続され、常に一定の電圧が加えられている。
【０１４９】
スイッチング用ＴＦＴ９０２、電流制御用ＴＦＴ９０４及び消去用ＴＦＴ９０７の上には第１パッシベーション膜９４１が設けられ、その上に樹脂絶縁膜でなる層間絶縁膜９４２が形成される。層間絶縁膜９４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１５０】
また、画素電極（陽極）９４３として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
なお、電流制御用ＴＦＴ９０４のドレイン領域に電気的に接続される。
【０１５１】
また、絶縁膜（好ましくは樹脂）で形成されたバンク９４４a、９４４bにより形成された溝（画素に相当する）の中およびバンク上にＥＬ層９４５が形成される。なお、ここでは一画素しか図示していないが、本実施の形態で示したように正孔注入層、正孔輸送層、複数の発光層、電子輸送層及び電子注入層を形成することにより画素部に複数の発光層からなるＥＬ層９４５を形成する。
【０１５２】
本実施例ではＥＬ層９４５の上に陰極９４６が形成される。なお、陰極９４６は、ＭｇＡｇにより形成される。
【０１５３】
陰極９４６まで形成された時点でＥＬ素子９０９が完成する。なお、ここでいうＥＬ素子９０９は、画素電極（陽極）９４３、ＥＬ層９４５、及び陰極９４７で形成されたコンデンサを指す。
【０１５４】
また本実施例では、陰極９４６の上にさらにアルミニウムでなる保護電極９４７を形成し、さらにその上にパッシベーション膜９４８を設けている。パッシベーション膜９４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これにより発光装置の信頼性が高められる。
【０１５５】
以上のように本発明は図９のような構造を有する発光装置にも用いることができる。なお、本実施例において、画素部の構造に関してのみ説明したが、駆動回路に関しては、実施例１に示したものと同じ構成とする。
【０１５６】
なお、本実施例の構成は、実施例１〜実施例３のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１５７】
〔実施例５〕
次に、実施例４とは異なる構成で本発明を実施した発光装置の画素部における画素構造の例を図１０（Ａ）に示し、画素部の断面構造を図１０（Ｂ）に示す。
なお、駆動方法等の詳細については、特願２０００−１２７３８４号を参照すればよい。
【０１５８】
まず図１０（Ａ）において、１００１はスイッチング用ＴＦＴ１００２のソースに接続されたソース信号線、また、１００３はスイッチング用ＴＦＴ１００２のゲート電極に接続された書込用ゲート信号線である。さらに１００４（１００４ａ、１００４ｂ）は電流制御用ＴＦＴであり、１００５はコンデンサ（省略することも可能）である。また、１００６は電流供給線、１００７は消去用ＴＦＴであり、消去用ゲート信号線１００８に接続される。なお、１００９はＥＬ素子であり、１０１０は、対向電源である。
【０１５９】
消去用ＴＦＴ１００７のドレインは電流制御用ＴＦＴ１００４のゲート電極に接続され、電流制御用ＴＦＴ１００４のゲート電圧を強制的に変化させることができるようになっている。なお、消去用ＴＦＴ１００７はｎチャネル型ＴＦＴとしてもｐチャネル型ＴＦＴとしても良いが、オフ電流を小さくできるようにスイッチング用ＴＦＴ１００２と同一構造とすることが好ましい。
【０１６０】
また本実施例では電流制御用ＴＦＴ１００４として、第１の電流制御用ＴＦＴ１００４ａと第２の電流制御用ＴＦＴ１００４ｂとが並列に設けられている。これによって、電流制御用ＴＦＴの活性層を流れる電流によって発生した熱の放射を効率的に行うことができ、電流制御用ＴＦＴの劣化を抑えることができる。また、電流制御用ＴＦＴのしきい値や移動度などの特性のばらつきによって生じるドレイン電流のばらつきを抑えることができる。
【０１６１】
なお本実施例では電流制御用ＴＦＴとして、第１の電流制御用ＴＦＴ１００４ａと第２の電流制御用ＴＦＴ１００４ｂの２つのＴＦＴを用いたが、本実施例はこれに限定されない。各画素において、電流制御用ＴＦＴとして用いるＴＦＴの数は、２以上であれば良い。
【０１６２】
また、本実施例における発光装置の断面図を図１０（Ｂ）に示すが実施例３で示したものとほとんど同じ構造であるので説明を省略するが、図１０（Ａ）の説明の際にふれたように電流制御用ＴＦＴが二つあり、なおかつ並列に形成されているのが特徴であり、これについて説明する。
【０１６３】
図１０（Ｂ）において、電流制御用ＴＦＴ１００４は、第１の電流制御用ＴＦＴ１００４ａ及び第２の電流制御用ＴＦＴ１００４ｂを有する。
なお、第１の電流制御用ＴＦＴ１００４ａのドレイン１０３２ａは、ドレイン配線１０３６ａを介してＥＬ素子１００９の画素電極１０４３と電気的に接続されている。また、第２の電流制御用ＴＦＴ１００４ｂのドレイン１０３２ｂも同様にドレイン配線１０３６ｂを介してＥＬ素子１００９の画素電極１０４３と電気的に接続されている。なお、第１の電流制御用ＴＦＴ１００４ａおよび第２の電流制御用ＴＦＴ１００４ｂの構造はいずれもゲート電極がゲート絶縁膜を介してソース領域およびドレイン領域に重ならないように形成される。
【０１６４】
また、第１の電流制御用ＴＦＴ１００４ａのゲート電極１０３４（１０３４ａ、１０３４ｂ）および第２の電流制御用ＴＦＴ１００４ｂのゲート電極１０３５（１０３５ａ、１０３５ｂ）は、スイッチング用ＴＦＴ１００２のドレイン１０１２とドレイン配線１０１６を介して電気的に接続されている。なお、消去用ＴＦＴ１００７のドレイン１０２２とドレイン配線１０２６を介して電気的に接続されている。
【０１６５】
なお、本実施例において、スイッチング用ＴＦＴ１００２および消去用ＴＦＴ１００７の構造はいずれもゲート電極がゲート絶縁膜を介してＬＤＤ領域に重ならないように形成される。
【０１６６】
なお、本実施例において、画素部の構造に関してのみ説明したが、駆動回路に関しては、実施例１に示したものと同じ構成とする。
また、本実施例の構成は、実施例１〜実施例４のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１６７】
〔実施例６〕
本実施例では、発明の実施の形態において説明した発光層と異なり、複数の画素列ごとに発光層が形成される場合について、図１１を用いて説明する。
【０１６８】
図１１（Ａ）において、基板１１０１上にソース側駆動回路１１０２、ゲート側駆動回路１１０３及び画素部１１０４が形成されている。なお、画素部１１０４には、発光層が複数の画素列ごとに形成されており、画素部１１０４の拡大図を図１１（Ｂ）に示す。
【０１６９】
図１１（Ｂ）において、画素１１０５が、縦及び横に複数並んで形成されている。なお、画素１１０５は、画素部に設けられているゲート線（Ｇ１）、ソース線（Ｓ１）および電流供給線（Ｖ１）により形成される。
【０１７０】
なお、本実施例では、ゲート線（Ｇ１〜Ｇｙ）、ソース線（Ｓ１）および電流供給線（Ｖ１）を有する画素列をｍ１とよび、ゲート線（Ｇ１〜Ｇｙ）、ソース線（Ｓ２）および電流供給線（Ｖ２）を有する画素列をｍ２、また、ゲート線（Ｇ１〜Ｇｙ）、ソース線（Ｓｘ）および電流供給線（Ｖｘ）からなる画素列をｍｘとよぶことにする。
【０１７１】
本実施例では、ｍ１及びｍ２からなる画素列に発光層ａ（１１０６ａ）を形成し、画素列ｍ３を予備領域ａ（１１０７ａ）とした後、ｍ４〜ｍｘ−２までの画素列に発光層ｂ（１１０６ｂ）を形成し、画素列ｍｘ−１を予備領域ｂ（１１０７ｂ）とした後、画素列ｍｘに発光層ｃ（１１０６ｃ）を形成させる。なお、発光層の形成は、発明の実施の形態において示した方法と同じ方法を用いればよいので省略する。
【０１７２】
また、本実施例において示した画素部の構造は、図１（Ｂ）で示した画素部とは、発光層の形状が異なるだけでなく、回路構成も異なる。これは、発光層ごとに異なる電流供給線と接続する必要があるためであり、本実施例の画素部において、電流供給線（Ｖ１〜Ｖｘ）は、ソース線（Ｓ１〜Ｓｘ）と平行に、かつ交互に形成されている。
【０１７３】
なお、本実施例に示したのとは異なる形状の発光層を形成させる場合には、発光層ごとに異なる電流供給線が接続されるような回路構成とする必要がある。
【０１７４】
本実施例の構成は、実施例１〜実施例５のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１７５】
〔実施例７〕
本発明の発光装置を駆動するにあたって、画像信号としてアナログ信号を用いたアナログ駆動を行うこともできるし、デジタル信号を用いたデジタル駆動を行うこともできる。
【０１７６】
アナログ駆動を行う場合、スイッチング用ＴＦＴのソース配線にはアナログ信号が送られ、その階調情報を含んだアナログ信号が電流制御用ＴＦＴのゲート電圧となる。そして、電流制御用ＴＦＴでＥＬ素子に流れる電流を制御し、ＥＬ素子の発光強度を制御して階調表示を行う。なお、アナログ駆動を行う場合は電流制御用ＴＦＴを飽和領域で動作させると良い。
【０１７７】
一方、デジタル駆動を行う場合、アナログ的な階調表示とは異なり、時分割駆動と呼ばれる階調表示を行う。即ち、発光時間の長さを調節することで、視覚的に色階調が変化しているように見せる。なお、デジタル駆動を行う場合は電流制御用ＴＦＴを線形領域で動作させると良い。
【０１７８】
ＥＬ素子は液晶素子に比べて非常に応答速度が速いため、高速で駆動することが可能である。そのため、１フレームを複数のサブフレームに分割して階調表示を行う時分割駆動に適した素子であると言える。
【０１７９】
このように、本発明は素子構造に関する技術であるので、駆動方法は如何なるものであっても構わない。
【０１８０】
なお、本実施例の構成は、実施例１〜実施例６のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１８１】
〔実施例８〕
実施例１ではトップゲート型ＴＦＴの場合について説明したが、本発明はＴＦＴ構造に限定されるものではないので、図１２に示すようにボトムゲート型ＴＦＴ（代表的には逆スタガ型ＴＦＴ）を用いて実施しても構わない。また、逆スタガ型ＴＦＴは如何なる手段で形成されたものでも良い。
【０１８２】
なお、図１２（Ａ）は、ボトムゲート型ＴＦＴを用いた発光装置の作製において、形成されたＥＬモジュールの上面図である。ソース側駆動回路１２０１、ゲート側駆動回路１２０２及び画素部１２０３が形成されている。また、図１２（Ａ）において、ｘ−ｘ’で発光装置を切ったときの画素部１２０３の領域ａ１２０４の断面図を図１２（Ｂ）に示す。
【０１８３】
図１２（Ｂ）では、画素ＴＦＴのうち電流制御用ＴＦＴについてのみ説明する。１２１１は基板であり、１２１２は下地となる絶縁膜（以下、下地膜という）である。基板１２１１としては透光性基板、代表的にはガラス基板、石英基板、ガラスセラミックス基板、又は結晶化ガラス基板を用いることができる。但し、作製プロセス中の最高処理温度に耐えるものでなくてはならない。
【０１８４】
また、下地膜１２１２は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、石英基板には設けなくても構わない。下地膜１２１２としては、珪素（シリコン）を含む絶縁膜を用いれば良い。なお、本明細書において「珪素を含む絶縁膜」とは、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜（ＳｉＯｘＮｙ：ｘ、ｙは任意の整数、で示される）など珪素に対して酸素若しくは窒素を所定の割合で含ませた絶縁膜を指す。
【０１８５】
１２１３は電流制御用ＴＦＴであり、ｐチャネル型ＴＦＴで形成されている。本実施例に示すように、ＥＬの発光方向が基板の上面（ＴＦＴ及びＥＬ層が設けられている面）の場合、スイッチング用ＴＦＴがｎチャネル型ＴＦＴで形成され、電流制御用ＴＦＴもｎチャネル型ＴＦＴで形成される構成であることが好ましい。しかし本発明はこの構成に限定されない。スイッチング用ＴＦＴと電流制御用ＴＦＴは、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも構わない。
【０１８６】
電流制御用ＴＦＴ１２１３は、ソース領域１２１４、ドレイン領域１２１５及びチャネル形成領域１２１６を含む活性層と、ゲート絶縁膜１２１７と、ゲート電極１２１８と、第１層間絶縁膜１２１９と、ソース配線１２２０並びにドレイン配線１２２１を有して形成される。本実施例において電流制御用ＴＦＴ１２１３はｎチャネル型ＴＦＴである。
【０１８７】
また、スイッチング用ＴＦＴのドレイン領域は電流制御用ＴＦＴ１２１３のゲート電極１２１８に接続されている。図示してはいないが、具体的には電流制御用ＴＦＴ１２１３のゲート電極１２１８はスイッチング用ＴＦＴのドレイン領域（図示せず）とドレイン配線（図示せず）を介して電気的に接続されている。なお、ゲート電極１２１８はシングルゲート構造となっているが、マルチゲート構造であっても良い。また、電流制御用ＴＦＴ１２１３のソース配線１２２０は電流供給線（図示せず）に接続される。
【０１８８】
電流制御用ＴＦＴ１２１３はＥＬ素子１２３０に注入される電流量を制御するための素子であり、比較的多くの電流が流れる。そのため、チャネル幅（Ｗ）はスイッチング用ＴＦＴのチャネル幅よりも大きく設計することが好ましい。また、電流制御用ＴＦＴ１２１３に過剰な電流が流れないように、チャネル長（Ｌ）は長めに設計することが好ましい。望ましくは一画素あたり０．５〜２μＡ（好ましくは１〜１．５μＡ）となるようにする。
【０１８９】
またさらに、電流制御用ＴＦＴ１２１３の活性層（特にチャネル形成領域）の膜厚を厚くする（好ましくは５０〜１００ｎｍ、さらに好ましくは６０〜８０ｎｍ）ことによって、ＴＦＴの劣化を抑えてもよい。
【０１９０】
そして、電流制御用ＴＦＴ１２１３の形成後、第１層間絶縁膜１２１９及び第２層間絶縁膜（図示せず）が形成され、電流制御用ＴＦＴ１２１３と電気的に接続された画素電極１２２３が形成される。本実施例では、導電膜からなる画素電極１２２３がＥＬ素子１２３０の陰極として機能する。
【０１９１】
具体的には、アルミニウムとリチウムの合金膜を用いるが、周期表の１族もしくは２族に属する元素からなる導電膜もしくはそれらの元素を添加した導電膜を用いればよい。
【０１９２】
そして、画素電極１２１３が形成された後に、第３層間絶縁膜１２２４が形成される。なお、この第３層間絶縁膜１２２４は、いわゆるバンクの役割を果たす。
【０１９３】
つぎにＥＬ層１２２５が形成される。なお、図１２（Ｂ）には、同じＥＬ層が形成される画素列が並ぶ断面図を示している。
【０１９４】
本実施例におけるＥＬ層は、電子注入層としてＡｌｑ３、電子輸送層としてＢＣＰを用い、発光層としてＣＢＰにＩｒ（ｐｐｙ）３をドープさせたものを用いた。さらに正孔輸送層としてα−ＮＰＤを用いて形成させた。
【０１９５】
次にＥＬ層の上には、透明導電膜からなる陽極１２２６が形成される。本実施例の場合、透明導電膜として酸化インジウムと酸化スズとの化合物もしくは、酸化インジウムと酸化亜鉛との化合物からなる導電膜を用いる。
【０１９６】
さらに陽極上に絶縁材料からなるパッシベーション膜を形成することにより、逆スタガ型のＴＦＴ構造を有するＥＬモジュールを形成することができる。なお、本実施例により作製した発光装置は、図１２（Ｂ）の矢印の方向（上面）に光を出射させることができる。
【０１９７】
逆スタガ型ＴＦＴは工程数がトップゲート型ＴＦＴよりも少なくし易い構造であるため、本発明の課題である製造コストの低減には非常に有利である。
【０１９８】
なお、本実施例の構成は、実施例１〜実施例７のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１９９】
〔実施例９〕
本発明の発光装置は、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電気器具の表示部として用いることが出来る。
【０２００】
その様な本発明の電気器具としては、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電気器具の具体例を図１３および図１４に示す。
【０２０１】
図１３（Ａ）は表示装置であり、筐体１３０１、支持台１３０２、表示部１３０３等を含む。なお、表示部１３０３は、収納されており、使用時にこれを矢印方向に開くことにより現れる。また、操作ボタン１３０４も未使用時には表示部１３０３に覆われているが、表示部１３０３を開くと同時に現れる。
【０２０２】
本発明の発光装置は表示部１３０３にて用いることが出来る。なお、本発明の発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることが出来る。
【０２０３】
図１３（Ｂ）は、駅やバス停等で使用する電車やバスの行き先表示版であり、本体１３１０、表示部１３１１、取り付け部１３１２等を含む。本発明の発光装置は表示部１３１１にて用いることができる。これにより、列車や路線の種類や、行き先ごとに表示分けをすることができる。
【０２０４】
図１３（Ｃ）はゲーム機であり、本体１３２１、表示部１３２２、操作ボタンａ１３２３、操作ボタンｂ１３２４、スピーカー部１３２５等を含む。本発明の発光装置は表示部１３２２にて用いることができる。
【０２０５】
また、上記電気器具は電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。ＥＬ材料の応答速度は非常に高いため、本発明の発光装置は動画表示に好ましい。
【０２０６】
図１４（Ａ）は携帯電話であり、本体１４０１、音声出力部１４０２、音声入力部１４０３、表示部１４０４、操作スイッチ１４０５、アンテナ１４０６を含む。本発明の発光装置は表示部１４０４にて用いることが出来る。なお、表示部１４０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることが出来る。
【０２０７】
図１４（Ｂ）も携帯電話であるが、図１４（Ａ）とは異なり、二つ折りのタイプである。本体１４１１、音声出力部１４１２、音声入力部１４１３、表示部ａ１４１４、表示部ｂ１４１５、アンテナ１４１６を含む。なお、このタイプの携帯電話には、操作スイッチが付いていないが、表示部ａ又は、表示部ｂのうちの一方の表示部に図１４（Ｃ）、（Ｄ）、（Ｅ）で示すような文字情報を表示をさせてその機能をもたせている。また、もう一方の表示部には、主として画像情報を表示することになる。
なお、本発明の発光装置は表示部ａ１４１４又は、表示部ｂ１４１５にて用いることができる。
【０２０８】
図１４（Ｆ）は音響再生装置、具体的にはカーオーディオであり、本体１４２１、表示部１４２２、操作スイッチ１４２３、１４２４を含む。本発明の発光装置は表示部１４２２にて用いることが出来る。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示部１４２２は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【０２０９】
また、本実施例で示した携帯型電気器具において、消費電力を低減するための方法として、外部の明るさを感知するセンサ部を設け、暗い場所で使用する際には、表示部の輝度を落とすなどの機能を付加するといった方法が挙げられる。
【０２１０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に用いることが可能である。また、本実施例の電気器具は実施例１〜実施例８に示したいずれの構成を適用しても良い。
【０２１１】
〔実施例１０〕
次に本実施例では、画素部にＳＲＡＭを導入する場合について説明する。図１５に画素１５０４の拡大図を示す。
【０２１２】
図１５において、１５０５はスイッチング用ＴＦＴである。スイッチング用ＴＦＴ１５０５のゲート電極は、ゲート信号を入力するゲート信号線（Ｇ１〜Ｇｎ）のうちの１つであるゲート信号線１５０６に接続されている。スイッチングＴＦＴ１５０５のソース領域とドレイン領域は、一方が信号を入力するソース信号線（Ｓ１〜Ｓｎ）のうちの１つであるソース信号線１５０７に、もう一方がＳＲＡＭ１５０８の入力側に接続されている。ＳＲＡＭ１５０８の出力側は電流制御用ＴＦＴ１５０９のゲート電極に接続されている。
【０２１３】
また、電流制御用ＴＦＴ１５０９のソース領域とドレイン領域は、一方が電流供給線（Ｖ１〜Ｖｎ）の１つである電流供給線１５１０に接続され、もう一方はＥＬ素子１５１１に接続される。
【０２１４】
ＥＬ素子１５１１は陽極と陰極と、陽極と陰極との間に設けられたＥＬ層とからなる。陽極が電流制御用ＴＦＴ１５０９のソース領域またはドレイン領域と接続している場合、言い換えると陽極が画素電極の場合、陰極は対向電極となる。逆に陰極が電流制御用ＴＦＴ１５０９のソース領域またはドレイン領域と接続している場合、言い換えると陰極が画素電極の場合、陽極は対向電極となる。
【０２１５】
ＳＲＡＭ１５０８はｐチャネル型ＴＦＴとｎチャネル型ＴＦＴを２つずつ有しており、ｐチャネル型ＴＦＴのソース領域は高電圧側のＶｄｄｈに、ｎチャネル型ＴＦＴのソース領域は低電圧側のＶｓｓに、それぞれ接続されている。１つのｐチャネル型ＴＦＴと１つのｎチャネル型ＴＦＴとが対になっており、１つのＳＲＡＭの中にｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとの対が２組存在することになる。
【０２１６】
また、対になったｐチャネル型ＴＦＴとｎチャネル型ＴＦＴは、そのドレイン領域が互いに接続されている。また対になったｐチャネル型ＴＦＴとｎチャネル型ＴＦＴは、そのゲート電極が互いに接続されている。そして互いに、一方の対になっているｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴのドレイン領域が、他の一方の対になっているｐチャネル型ＴＦＴ及びｎチャネル型ＴＦＴのゲート電極と同じ電位に保たれている。
【０２１７】
そして一方の対になっているｐチャネル型及びｎチャネル型ＴＦＴのドレイン領域は入力の信号（Ｖｉｎ）が入る入力側であり、もう一方の対になっているｐチャネル型及びｎチャネル型ＴＦＴのドレイン領域は出力の信号（Ｖｏｕｔ）が出力される出力側である。
【０２１８】
ＳＲＡＭはＶｉｎを保持し、Ｖｉｎを反転させた信号であるＶｏｕｔを出力するように設計されている。つまり、ＶｉｎがＨｉだとＶｏｕｔはＶｓｓ相当のＬｏの信号となり、ＶｉｎがＬｏだとＶｏｕｔはＶｄｄｈ相当のＨｉの信号となる。
【０２１９】
なお、本実施例で示すように、ＳＲＡＭが画素１５０４に一つ設けられている場合には、画素中のメモリーデータが保持されているため外部回路の大半を止めた状態で静止画を表示することが可能である。これにより、低消費電力化を実現することができる。
また、画素に複数のＳＲＡＭを設けることも可能であり、ＳＲＡＭを複数設けた場合には、複数のデータを保持することができるので、時間階調による階調表示を可能になる。
【０２２０】
なお、本実施例の構成は、実施例１〜実施例９のいずれの構成とも自由に組み合わせて実施することが可能である。
【０２２１】
【発明の効果】
本発明を実施することにより、アクティブマトリクス型の高精細な発光装置のマルチカラー化が容易に可能となる。さらに、複数の発光層のうち、トリプレット化合物からなる発光層を用いることにより省電力化を実現することができる。
【図面の簡単な説明】
【図１】    本発明の発光装置の画素部の作製方法を示す図。
【図２】    本発明の発光装置の画素部の作製方法を示す図。
【図３】    実施例１の発光装置の作製行程を示す図。
【図４】    実施例１の発光装置の作製行程を示す図。
【図５】    実施例１の発光装置の作製行程を示す図。
【図６】    実施例１の発光装置の作製行程を示す図。
【図７】    実施例２の発光装置の封止構造を示す図。
【図８】    実施例３の発光装置の画素部の上面構造及び回路図。
【図９】    実施例４の発光装置の画素部の回路図及び断面図。
【図１０】  実施例５の発光装置の画素部の回路図及び断面図。
【図１１】  本発明の発光装置の画素部の作製方法を示す図。
【図１２】  実施例８の発光装置の上面図及び断面図。
【図１３】  実施例９の発光装置を用いた電気器具の具体例を示す図。
【図１４】  実施例９の発光装置を用いた電気器具の具体例を示す図。
【図１５】  実施例１０の発光装置の画素部を示す図。
【図１】
0004675005.tif 000004
【図２】
0004675005.tif 000005
【図３】
0004675005.tif 000006
【図４】
0004675005.tif 000007
【図５】
0004675005.tif 000008
【図６】
0004675005.tif 000009
【図７】
0004675005.tif 000010
【図８】
0004675005.tif 000011
【図９】
0004675005.tif 000012
【図１０】
0004675005.tif 000013
【図１１】
0004675005.tif 000014
【図１２】
0004675005.tif 000015
【図１３】
0004675005.tif 000016
【図１４】
0004675005.tif 000017
【図１５】
0004675005.tif 000018