(57)【特許請求の範囲】
【請求項１】
薄膜トランジスタ（ＴＦＴ）アレイ基板が１画面あるいは数画面分配設されかつその画面周辺にショートリングが配設された絶縁性基板からなり、前記ＴＦＴアレイ基板は互いに交差する複数のゲ−ト配線および複数のソ−ス配線によって画された各画素に画素電極および画素スイッチング素子が配設され、
前記ゲ−ト配線、ソ−ス配線、画素電極および画素スイッチング素子がマトリツクス状に配設されてなる表示領域が設けられ、前記表示領域の周辺にゲ−ト端子およびソ−ス端子が設けられ、前記ゲ−ト端子、ソース端子と画面外周辺部のショートリングが接続され、前記ショートリングが複数のソース配線用ショートリング、及び複数のゲート配線用ショートリングからなり、前記複数のゲート配線が前記複数のゲート配線用のショートリングへ交互に接続し、前記複数のゲート配線用ショートリング間が高抵抗体で接続され、前記複数のソース配線が前記複数のソース配線用のショートリングへ交互に接続し、前記複数のソース配線用ショートリング間が高抵抗体で接続されている絶縁性基板を備えたことを特徴とする液晶表示装置。
【請求項２】
前記高抵抗体が透明電極で形成されている請求項１に記載の液晶表示装置。
【請求項３】
前記高抵抗体が半導体で形成されている請求項1に記載の液晶表示素子装置。
【請求項４】
前記高抵抗体がダイオードで形成されている請求項１に記載の液晶表示装置。
【請求項５】
前記高抵抗体が５０ｋΩ〜１００ｋΩの範囲である請求項１乃至請求項３のいずれかに記載の液晶表示装置。
【請求項６】
前記請求項１乃至請求項５のいずれかに記載の液晶表示装置を備えた画面表示応用装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画素電極にスイッチング素子を介して駆動信号を印加し、対向する電極との電位差によって表示を行う液晶表示装置及び液晶表示装置を備えた画面表示応用装置に関する。
【０００２】
【従来の技術】
従来、液晶表示装置はマトリクス状に配列された複数の画素電極とこれらの画素電極と対向して配設される共通電極である対向電極を備え、両電極間に表示媒体である液晶を介在させている。表示にあたっては、画素電極に選択的に電位が書き込まれ、この画素電極と対向電極との間の電位差により、介在する液晶の光学的変調が行われ、表示パターンとして視認されることとなる。
【０００３】
ところで、このような液晶表示装置の検査としては、通常、工程における各過程での光学的検査、アクティブマトリクス基板が完成した段階での電気的検査、ドライバなどの実装部材を取り付ける前のパネル部分が完成した時点での点灯検査、電気的検査が行われる。
【０００４】
これは、不良部分を後工程に流すことによって材料や作業の無駄が生じることを防ぐためであって、不具合がある場合はこの時点で廃棄されるか、もしくはレーザーなどの手段によって修正が施される。
【０００５】
従来のアクティブマトリクス基板が完成した段階での電気的検査では、市場での不良発生を抑えるために、現状では不良となっていないが、製品として完成後の経時変化によりショートなどの不良となる可能性のあるゲート配線とソース配線の交差部分を工程内で不良化させるスクリーニング工程を、ショートリングを利用して行っていた。
【０００６】
図２は従来の不良となる可能性のあるゲート配線とソース配線の交差部分を工程内で不良化させるスクリーニング工程を行うことのできるショートリング構成を持った液晶表示素子用絶縁性基板の平面模式図である。図２において、電気絶縁性基板1上に、一面あるいは複数面のアクティブマトリクス型液晶表示パネルのアレイ基板２が配設されている。前記アレイ基板は互いに交差する複数のゲート配線３および複数のソース配線４が配設され、前記ゲート配線３、ソース配線４に沿う形で画素電極および画素スイッチング素子がマトリックス上に配設されてなる表示領域が設けられ、前記表示領域の周辺にゲート端子５、ソース端子６が設けられている。前記絶縁性基板1は、複数のアレイ基板２以外の領域に、ゲート配線用ショートリング７、ソース配線用ショートリング８がそれぞれ配設され、前記複数のゲート端子５、ソース端子６がそれぞれのショートリング７、８に接続されている。前記ゲート配線用ショートリング７上に、不良となる可能性のある薄膜トランジスタ（ＴＦＴ）および補助容量を破壊する2本の針で行うスクリーニング工程に必要なゲート用検査端子パッド９が配設され、前記ソース配線用ショートリング８上に、不良となる可能性のあるＴＦＴおよび補助容量を破壊する2本の針で行うスクリーニング工程に必要なソース用検査端子パッド１０が配設されている。
【０００７】
具体的には、2つのショートリング７、８上に置かれた検査用端子９、１０間に50Ｖから100Vの高電圧を印加し、不良となる可能性のあるＴＦＴ及び補助容量を破壊することを行っていた。
【０００８】
また、前記アクティブマトリクス基板が完成した段階での電気的検査が完了した後の不良部分の場所の特定は、ドライバなどの実装部材を取り付ける前のパネル部分が完成した後での点灯検査、電気的検査で行われ、不具合がある場合はこの時点で廃棄されるか、もしくはレーザーなどの手段によって修正が施される。
【０００９】
【発明が解決しようとする課題】
従来のアクティブマトリクス基板完成後の電気的検査では、ゲート配線とソース配線の交差部分のショートによる不良を検出するために、ＴＦＴアレイ基板が１画面あるいは数画面分配設された絶縁性基板の周辺に、前記ゲート配線に接続されたショートリングとソース配線に接続されたショートリングそれぞれに検査用プローブを当てその間に電圧を印加するスクリーニングを行っていた。通常、TFTアレイ基板を製造する工場においては、画面サイズ、面付け数の異なる複数のデバイスが生産される。これら複数のデバイスを1台の装置で効率よくスクリーニングを実施するには、ゲート配線用ショートリングとソース配線用ショートリングのそれぞれに当てる検査用端子は、検査装置の簡素化、作業時間の短縮、端子数増加による設計の制約増加を考えると、2本程度で構成される必要がある。
【００１０】
一方、前記スクリーニング工程で不良が作られても、その時点での場所の特定はできず、不具合のあるアレイ基板に関しても、ドライバなどの実装部材を取り付ける前のパネル部分が完成した時点での点灯検査、電気的検査後にはじめて廃棄されるか、もしくはレーザーなどの手段によって修正が施されるため、その間の工程で、不具合のあるパネルに対する、作業や材料の無駄を生じるという問題があった。
【００１１】
そこで、パネル部分を形成する工程以前でＴＦＴアレイ欠陥検査装置を導入することにより、欠陥場所を特定する検査を行うことがあげられるが、前記アレイ欠陥検査装置を導入する場合、欠陥検査装置用の検査用端子を形成しておく必要があり、その構成としては、隣接するソース配線、ゲート配線の不具合を明確にするため、隣接する配線毎に異なる検査用端子構成を必要とし、前記従来の工程である、端子数が２本程度の必要があるスクリーニング工程と同じショートリング構成では、ＴＦＴアレイ欠陥検査装置を導入しても隣接するソース配線、ゲート配線の欠陥が見つけられないという問題があった。
【００１２】
本発明は上記従来の問題点を解決するもので、従来の不良となる可能性のあるＴＦＴおよび補助容量を破壊するスクリーニング工程に必要なアレイパターンと、欠陥場所を特定できるアレイ欠陥検査装置に必要なアレイパターンを同時に満たすショートリング構成、および欠陥場所を特定するのに精度の良い検査方法を実現して、不良品流出の防止を図るとともに、パネル形成工程以前に不良の場所を特定することで、後工程での不良パネルに当てる材料及び作業時間の無駄を省き、生産コストの軽減を図ることを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために本発明は、ＴＦＴアレイ基板が１画面あるいは数画面分配設されかつその画面周辺にショートリングが配設された絶縁性基板において、前記ショートリングが複数のソース配線用ショートリング、及び複数のゲート配線用ショートリングからなり、前記複数のゲート配線が前記ゲート配線用のショートリングへ交互に接続し、前記複数のゲート配線用ショートバー間を高抵抗体で接続したものである。これにより、従来の不良となる可能性のあるＴＦＴおよび補助容量を破壊するスクリーニング工程に必要なアレイパターンと、欠陥場所を特定できるアレイ欠陥検査装置に必要なアレイパターンを同時に満たすショートバー構成、および欠陥場所を特定するのに精度の良い検査方法を実現して、不良品流出の防止や生産コストの軽減を図ることができるＴＦＴアレイ基板が得られる。
【００１４】
【発明の実施の形態】
本発明の第１番目の液晶表示装置は、ＴＦＴアレイ基板が１画面あるいは数画面分配設されかつその画面周辺にショートリングが配設された絶縁性基板からなり、前記ＴＦＴアレイ基板は互いに交差する複数のゲ−ト配線および複数のソ−ス配線によつて画された各画素に画素電極および画素スイッチング素子が配設され、前記ゲ−ト配線、ソ−ス配線、画素電極および画素スイッチング素子がマトリツクス状に配設されてなる表示領域が設けられ、前記表示領域の周辺にゲ−ト端子およびソ−ス端子が設けられ、前記ゲ−ト端子、ソース端子と画面外周辺部のショートリングが接続され、前記ショートリングが複数のソース配線用ショートリング、及び複数のゲート配線用ショートリングからなり、前記複数のゲート配線が前記ゲート配線用のショートリングへ交互に接続し、前記複数のゲート配線用ショートリング間を高抵抗体で接続したものである。これにより、ゲート配線にて、従来の不良となる可能性のあるＴＦＴおよび補助容量を破壊する2本の針で行うスクリーニング工程に必要なアレイパターンを満たしながら、隣接するゲート配線及び隣接するゲート配線に接続された画素電極間の欠陥場所を特定できるアレイ欠陥検査装置に必要なアレイパターンを含むショートリング構成を作成することができ、隣接するゲート配線及び隣接するゲート配線に接続された画素電極間の欠陥場所を特定するのに精度の良い検査方法を実現して、不良品流出の防止や生産コストの軽減を図れる。
【００１５】
本発明の第２番目の液晶表示装置は、前記複数のソース配線が、前記ソース配線用のショートリングへ交互に接続し、前記複数のソース配線用ショートリング間を高抵抗体で接続したもので、これにより、ソース配線において従来の不良となる可能性のあるＴＦＴおよび補助容量を破壊する2本の針で行うスクリーニング工程に必要なアレイパターンを満たしながら、隣接するソース配線及び隣接するソース配線に接続された画素電極間の欠陥場所を特定できるアレイ欠陥検査装置に必要なアレイパターンを含むショートリング構成を作成することができる。これにより、隣接するソース配線及び隣接するソース配線に接続された画素電極間の欠陥場所を特定するのに精度の良い検査方法を実現して、不良品流出の防止や生産コストの軽減を図れる。
【００１６】
前記第１〜２番目の液晶表示装置においては、高抵抗体が透明電極で形成されていることが、画素電極の形成と同時に高抵抗体を形成することができ、別に高抵抗体用の専用の工程を必要としないことから好ましい。
【００１７】
前記第１〜２番目の液晶表示装置においては、高抵抗体が半導体で形成されていることが、ＴＦＴのチャネル形成と同時に高抵抗体を形成することができ、別に高抵抗体用の専用の工程を必要としないことから好ましい。
【００１８】
また、前記高抵抗体がダイオードで形成されていることが、検査やスクリーニング以外において、静電気が発生した場合に、特定ラインへの影響を分散させる効果を発揮することから好ましい。
【００１９】
また、前記高抵抗体が５０ｋΩ〜１００ｋΩの範囲であることが、検査時に抵抗が低すぎて、異なる配線どうしの信号が干渉を起こさない程度であり、かつ抵抗が高すぎてスクリーニング時の不良部の破壊が発生しない程度の範囲であることから好ましい。
【００２０】
本発明の液晶表示装置は、様々な画像表示応用装置に有用である。たとえば、大型液晶テレビや小型携帯電話、移動通信機器等に応用できる。
【００２１】
（実施の形態１）
以下、本発明の実施の形態１における液晶表示素子用絶縁性基板について、図面を参照しながら説明する。
【００２２】
図１は、本発明の実施の形態１における液晶表示素子用絶縁性基板の平面模式図である。図１において、絶縁性基板1上に、一面あるいは複数面のアクティブマトリクス型液晶表示パネルのアレイ基板２が配設されている。前記アレイ基板は互いに交差する複数のゲート配線３および複数のソース配線４が配設され、前記ゲート配線３、ソース配線４に沿う形で画素電極および画素スイッチング素子がマトリックス上に配設されてなる表示領域が設けられ、前記表示領域の周辺にゲート端子５、ソース端子６が設けられている。前記絶縁性基板1は、複数のアレイ基板２以外の部分に、ゲート配線用ショートリング７、ソース配線用ショートリング８がそれぞれ複数本配設され、前記複数のゲート端子５、ソース端子６が、となりあう2つの端子どうしで同じショートリングに接続されることのないよう接続されている。前記複数のゲート配線用ショートリングの中の一つの配線上に、不良となる可能性のあるＴＦＴおよび補助容量を破壊する2本の針で行うスクリーニング工程に必要なゲート用検査端子パッド９が配設され、前記複数のソース配線用ショートリングの中の一つの配線上に、不良となる可能性のあるＴＦＴおよび補助容量を破壊する2本の針で行うスクリーニング工程に必要なソース用検査端子パッド１０が配設されている。また、複数のゲート配線用ショートリングのそれぞれに、ゲート配線の欠陥場所を特定できるアレイ欠陥検査装置に必要な検査端子１１a、１１bが配設され、同様に複数のソース配線用ショートリングのそれぞれにアレイ欠陥検査装置に必要な検査端子１２a、１２bが配設されており、それぞれのゲート配線用ショートリング７、ソース配線用ショートリング８の間は、50ｋΩ以上100ｋΩ以下程度の高抵抗体１３、１４で接続されている。
【００２３】
以上のように構成された液晶表示パネル用絶縁性基板1について、以下にその動作を説明する。
【００２４】
従来の不良となる可能性のあるＴＦＴおよび補助容量を破壊するスクリーニング工程においては、スクリーニング用検査端子９、１０間に高い電位差を与え、ショートなどの不良となる可能性のあるゲート配線３とソース配線４の交差部分に形成されている容量を充電し、その交差部分の比較的弱い部分を破壊する。スクリーニング用検査端子の無い別のショートリングにおいても、そのショートリング間は高抵抗体１３、１４で接続されているため、ゲート配線３とソース配線４の交差部分に形成されている容量を充電することができ、ショートリングを複数本数で形成しているが、従来方法と同じ、不良となる可能性のあるＴＦＴおよび補助容量を破壊するスクリーニング工程を実現できる。
【００２５】
次に、配線および画素についての欠陥場所を特定するのに精度の良い検査方法においては、複数本からなるゲート端子用ショートリング７に配設されている検査端子パッド１１a、１１bに、異なるゲート用走査信号を入力し、ソース端子用ショートリング８に配設されている検査端子パッド１２a、１２bに異なるソース用データ信号を入力する。そうすることにより、画素スイッチング素子をアレイ基板状態で駆動することができ、画素電極にソース信号が充電される。ここで、画素電極や画素スイッチング素子、あるいは、ゲート配線、ソース配線に欠陥がある場合は、その部分において画素電極に充電異常が起こり、電位を検出する機構を用いることにより、その欠陥場所を特定することができる。また、隣り合う信号線どうしは、異なる信号が入力されているため、画素電極の充電異常個所の特定精度も高い割合で実現できる。複数のゲート側、あるいはソース側のショートリングは１３、１４の抵抗体により接続されているが、高抵抗体であるため、異なる信号を入力しても、ゲート信号波形、ソース信号波形に与える影響は少なく、画素スイッチング素子の駆動およびデータの書き込みを十分に行うことができる。
【００２６】
以上のように本発明の本実施の形態によれば、ゲート配線用ショートリング、ソース配線用ショートリングを複数本配設し、それぞれのショートリング間を高抵抗体で接続することにより、従来の不良となる可能性のあるＴＦＴおよび補助容量を破壊するスクリーニング工程と、配線および画素についての欠陥場所を特定するのに精度の良い検査工程の両方を行うことのできるアレイパターン構成を実現できるので、工程の早い段階での不良場所の特定およびレーザーなどの手段による修正を実現でき、不良部分を後工程に流すことによる材料や作業の無駄を軽減できるという効果を奏する。
【００２７】
【発明の効果】
以上のように本発明は、ゲート配線にて、従来の不良となる可能性のあるＴＦＴおよび補助容量を破壊するスクリーニング工程に必要なアレイパターンを満たしながら、ゲート配線の欠陥場所を特定できるアレイ欠陥検査装置に必要なアレイパターンを含むショートリング構成を作成することができるという効果を奏し、また、ゲート配線の欠陥場所を特定するのに精度の良い検査方法を実現して、不良品流出の防止や生産コストの軽減を図れるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態であるアクティブマトリクス型液晶表示素子用絶縁性基板の平面模式図である。
【図２】従来の実施の形態であるアクティブマトリクス型液晶表示素子用絶縁性基板の平面模式図である。
【符号の説明】
１  液晶表示素子用絶縁性基板外形
２  液晶表示パネルアレイ基板外形
３  ゲート配線
４  ソース配線
5,６  ゲート端子、ソース端子
7，8  ショートリング
9，10  スクリーニング用検査端子
11a,11b  ゲート側アレイ欠陥検査装置用検査端子
12a,12b  ソース側アレイ欠陥検査装置用検査端子
１３，１４  ショートリング間の高抵抗体
【図１】
0004772196.tif 000002
【図２】
0004772196.tif 000003