(57)【特許請求の範囲】
【請求項１】
高周波電圧をプラスの高電圧に昇圧するため、ダイオードとコンデンサとの組を複数段備えたプラス側倍電圧整流回路と、高周波電圧をマイナスの高電圧に昇圧するため、上記プラス側倍電圧整流回路とは逆向きにしたダイオードとコンデンサとの組を複数段備えたマイナス側倍電圧整流回路と、これらプラス側倍電圧整流回路の出力端子とマイナス側倍電圧整流回路の出力端子とに接続され、上記プラス側倍電圧整流回路の高電圧出力及びマイナス側倍電圧整流回路の高電圧出力の印加によってプラスのイオンとマイナスのイオンとを発生する一または複数の放電電極を有する除電電極部とを備えた除電装置において、上記プラス側倍電圧整流回路及び上記マイナス側倍電圧回路のそれぞれの少なくとも一つの段内で、ダイオードに電流制限用抵抗を直列に接続するとともに、この電流制限抵抗とでＲＣ並列回路を構成する段のコンデンサＣ１の容量値Ｑ１を、他の段におけるコンデンサＣ０の容量値Ｑ０よりも大きくした除電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、プラスあるいはマイナスの電荷に帯電している帯電物体を除電して、帯電電位をゼロに近づけるための除電装置に関する。
【背景技術】
【０００２】
従来から、プラスの高電圧発生回路の出力端子と、マイナスの高電圧発生回路の出力端子との間に接続した一つの放電電極から、プラスイオンとマイナスイオンとを交互に出力するようにした除電装置が知られている（特許文献１参照）。
具体的には、図１４に示すように、外部の直流電源１と、プラス側の高周波昇圧トランス４ａ及びマイナス側の高周波昇圧トランス５ａとの間に、制御装置３で制御されるスイッチ２ａ、２ｂを設けている。
【０００３】
また、各トランスの二次側には、それぞれダイオードとコンデンサとの組を複数段備えた倍電圧整流回路４ｂ，５ｂを接続し、トランス４ａと倍電圧整流回路４ｂとからなるプラス側の高電圧発生回路４と、トランス５ａと倍電圧整流回路５ｂとからなるマイナス側高電圧発生回路５とを構成している。
そして、上記スイッチ２ａ，２ｂの開閉を交互に制御することによって、プラス側トランス４ａ及びマイナス側トランス５ａの二次側に交互に高周波状の高電圧が発生し、この高電圧を各倍電圧整流回路でさらに昇圧した高電圧を出力端子６、７に出力する。
さらに、上記プラス、マイナスの高電圧発生回路の出力端子６，７には、抵抗１０，１０を接続し、これら抵抗１０，１０間の接続点８に針状の放電電極９を接続している。
【０００４】
このような回路では、上記制御装置３がスイッチ２ａ、２ｂの開閉を制御することによって、上記高電圧発生回路４，５の出力端子６，７に、プラスの高電圧とマイナスの高電圧とが交互に出力され、これに応じて放電電極９からはプラスイオンとマイナスイオンとが交互に出力されることになる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−０５８２９０号公報
【特許文献２】特開２００８−２７７３１６号公報
【特許文献３】特開２０１０−１６５６９０号公報
【特許文献４】特開２００８−１２３９１２号公報
【特許文献５】特開２００８−１３５３２９号公報
【特許文献６】特開２００８−０３５６４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記した従来の除電装置では、上記放電電極９に印加される電圧の立ち上がりや立ち下がりが良くないという問題があった。
このような問題が発生するのは、上記放電電極９とアースとの間に浮遊容量ｃｆが形成され、出力電圧がこのような浮遊容量ｃｆの影響を受けることが原因である。
放電電極９に印加する電圧の立ち上がりが悪ければ、上記放電電極９に高電圧を印加できないことになる。例えば、放電電極９への印加電圧の立ち上がり時間が、プラス・マイナスの極性の切り換え周期よりも大きい場合には、上記印加電圧が所定の値に達する前に極性が切り換わってしまうことになる。従って、放電電極９に必要な高電圧が印加されずに、イオンの出力量も少なくなってしまう。
特に、走行しているフィルム表面などをムラ無く除電するためには、一定値以上の周波数でプラス・マイナスのイオンを出力することが要求されるため、放電電極への印加電圧の応答性の悪さは大きな問題となる。
【０００７】
この発明は、放電電極に対し、プラスの高電圧とマイナスの高電圧とを交互に印加して、プラス・マイナスのイオンを発生する除電装置であって、放電電極に印加する高電圧の立ち上がり及び立ち下がりが良い除電装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明は、高周波電圧をプラスの高電圧に昇圧するため、ダイオードとコンデンサとの組を複数段備えたプラス側倍電圧整流回路と、高周波電圧をマイナスの高電圧に昇圧するため、上記プラス側倍電圧整流回路とは逆向きにしたダイオードとコンデンサとの組を複数段備えたマイナス側倍電圧整流回路と、これらプラス側倍電圧整流回路の出力端子とマイナス側倍電圧整流回路の出力端子とに接続され、上記プラス側倍電圧整流回路の高電圧出力及びマイナス側倍電圧整流回路の高電圧出力の印加によってプラスのイオンとマイナスのイオンとを発生する一または複数の放電電極を有する除電電極部とを備えた除電装置を前提とするものである。
【０００９】
第１の発明は、上記除電装置を前提とし、上記プラス側倍電圧整流回路及び上記マイナス側倍電圧回路のそれぞれの少なくとも一つの段内で、ダイオードに電流制限用抵抗を直列に接続するとともに、この電流制限用抵抗とでＲＣ並列回路を構成する段のコンデンサＣ１の容量値Ｑ１を、他の段におけるコンデンサＣ０の容量値Ｑ０よりも大きくした点を特徴とする。
なお、上記「ＲＣ並列回路を構成」するとは、上記倍電圧整流回路の段内のコンデンサと上記ダイオードに直列に接続された電流制限用抵抗とが並列に接続されていることを意味する。
【発明の効果】
【００１０】
この発明では、倍電圧整流回路のダイオードに抵抗を直列に接続するとともに、この抵抗に並列なコンデンサの容量を大きくすることによって、倍電圧整流回路内の昇圧機能を発揮するコンデンサにスピードアップコンデンサとしての機能を発揮させることができる。これにより、プラス、マイナスの倍電圧整流回路から出力される高電圧の立ち上がり及び立ち下がりを早く、すなわち放電電極への印加電圧の応答性を良くすることができる。
従って、プラス側倍電圧整流回路とマイナス側倍電圧整流回路を交互に切り換える切り換え周波数を高くしても、除電電極部にはプラス・マイナスの高電圧が交互に応答性良く印加されるため、プラス・マイナスのイオン量が増加して、除電性能の向上が図れる。
【００１１】
しかも、この発明は、プラス側倍電圧整流回路及びマイナス側倍電圧整流回路の中に、抵抗を設けるとともに、倍電圧整流回路を構成するコンデンサの容量を大きくして、除電電極部への印加電圧の立ち上がり及び立ち下がりを改善しているので、倍電圧整流回路の外部に、電圧の立ち上がり及び立ち下がりを良くするための回路を別に形成する必要がない。例えば、図１４に示す倍電圧整流回路の出力部より外側に抵抗１０と並列にコンデンサを備えたＲＣ並列回路を形成する場合と比べて、部品点数を少なくできる。
また、上記電流制限抵抗を複数の段に分割して設ける場合には、各電流制限抵抗の耐電圧を低くすることができ、回路設計も幅広く対応できる。
【図面の簡単な説明】
【００１２】
【図１】図１はこの発明の実施形態の電気回路図である。
【図２】図２はこの発明の実施例１を用いた検証実験の結果である出力電圧のグラフである。
【図３】図３は、実施例１の検証実験結果であり、（ａ）は図２の立ち上がり部を、（ｂ）は立ち下がり部を拡大したグラフである。
【図４】図４は比較例１の回路図である。
【図５】図５は比較例１の検証実験結果であり、（ａ）は出力電圧の立ち上がり部を、（ｂ）は出力電圧の立ち下り部を拡大したグラフである。
【図６】図６は比較例２の出力電圧であり、（ａ）は出力電圧の立ち上がり部を、（ｂ）は出力電圧の立ち下り部を拡大したグラフである。
【図７】図７は第２実施形態の回路図である。
【図８】図８は第２実施形態の検証実験結果であり、（ａ）は出力電圧の立ち上がり部を、（ｂ）は出力電圧の立ち下り部を拡大したグラフである。
【図９】図９は第３、第４実施形態の回路図である。
【図１０】図１０は第３実施形態の検証実験結果であり、（ａ）は出力電圧の立ち上がり部を、（ｂ）は出力電圧の立ち下り部を拡大したグラフである。
【図１１】図１１は第３比較例の検証実験結果であり、（ａ）は出力電圧の立ち上がり部を、（ｂ）は出力電圧の立ち下り部を拡大したグラフである。
【図１２】図１２は第４実施形態の検証実験結果であり、（ａ）は出力電圧の立ち上がり部を、（ｂ）は出力電圧の立ち下り部を拡大したグラフである。
【図１３】図１３は第４比較例の検証実験結果あり、（ａ）は出力電圧の立ち上がり部を、（ｂ）は出力電圧の立ち下り部を拡大したグラフである。
【図１４】図１４は従来の除電装置の回路図である。
【発明を実施するための形態】
【００１３】
図１は、この発明の除電装置の第１実施形態を示す回路図である。
この除電装置は、図１に示すように、プラス側の高周波電圧をさらに昇圧する高周波昇圧トランスＴ１と、マイナス側の高周波電圧をさらに昇圧する高周波昇圧トランスＴ２とを備え、これら高周波昇圧トランスＴ１，Ｔ２の二次側にはそれぞれ倍電圧整流回路１１，１２を接続している。
なお、上記昇圧トランスＴ１，Ｔ２は、図１４の高周波昇圧トランス４ａ，５ａと同様に、外部の高周波電圧源からの高周波電圧をさらに昇圧する機能を有するものであり、その一次側には、図示していないが、上記図１４と同様に、高周波電圧源と、高周波電圧の入力をプラス側とマイナス側とに交互に切り換えるスイッチ機構とが接続されている。
【００１４】
上記プラス側倍電圧整流回路１１とマイナス側倍電圧整流回路１２は、それぞれコンデンサとダイオードＤとからなる組を複数段備えている。そして、この段数が多くなればなるほど、上記高周波昇圧トランスＴ１，Ｔ２の二次側から入力された電圧の昇圧率が高くなり、上記倍電圧整流回路１１，１２から高電圧を出力することができるが、この段数は必要な電圧に応じて設定すればよい。この実施形態では、上記段数を１４にし、各段に設けたダイオードＤは全て同じものにしている。但し、図１では、段の一部を省略している。
【００１５】
また、上記プラス側倍電圧整流回路１１及びマイナス側倍電圧整流回路１２の各段にはコンデンサＣ０またはＣ１を備えるとともに、プラス側倍電圧整流回路１１及びマイナス側倍電圧整流回路１２のそれぞれの最終段である１４段目のダイオードＤに電流制限抵抗Ｒ１を直列に接続している。
図１では、上記電流制限抵抗Ｒ１を接続した段のコンデンサをＣ１、他の段のコンデンサをＣ０と表わしている。
従って、上記最終段には、ダイオードＤに直列に接続した電流制限抵抗Ｒ１とコンデンサＣ１とによるＲＣ並列回路が構成される。
【００１６】
また、プラス側倍電圧整流回路１１の出力端子６とマイナス側倍電圧回路１２の出力端子７とを抵抗を介さずに接続し、その中間の接続点８には除電電極部１３を接続している。
この除電電極部１３は、上記プラス側倍電圧整流回路１１及びマイナス側倍電圧整流回路１２の出力電圧に応じて、プラスあるいはマイナスのイオンを発生する針状の放電電極９を備えたものである。この実施形態では、６０本の放電電極９を用いることにするが、その本数は何本でもよい。
【００１７】
さらに、各放電電極９には直列に電流制限抵抗Ｒ２を接続している。この電流制限抵抗Ｒ２を接続したのは、放電電極９に大電流が流れないようにするためである。
このように電流制限抵抗Ｒ２を接続すれば、高電圧を印加している放電電極９に人が誤って接触するようなことがあっても、大電流が流れるようなことがなく、安全性が高い。但し、上記電流制限抵抗Ｒ２は必須のものではない。
また、各放電電極９とアースとの間には浮遊容量が発生するので、それをコンデンサの記号を用い、浮遊容量ｃｆとして図示している。
【００１８】
そして、この第１実施形態の除電装置では、図１の上記倍電圧整流回路１１，１２内で、電流制限抵抗Ｒ１を設けてＲＣ並列回路を構成したコンデンサＣ１の容量を、他の段におけるコンデンサＣ０の容量よりも大きくしている。
このように、上記ＲＣ並列回路を構成するコンデンサＣ１の容量を、他の段におけるコンデンサＣ０の容量よりも大きくすることによって、上記出力端子６，７の出力電圧、すなわち除電電極部１３に印加する高電圧の立ち上がり及び立ち下がりが良くなり、出力電圧の応答性が改善される。
【００１９】
次に、上記第１実施形態の除電装置によって、出力端子６，７から出力される高電圧の応答性が改善されたことを確認する実験について説明する。
具体的な実験条件は以下のとおりである。
上記図１の回路における電流制限抵抗Ｒ１の抵抗値Ｒａ＝５０〔ＭΩ〕、コンデンサＣ０の容量値Ｑ０＝１００〔ｐＦ〕、コンデンサＣ１の容量値Ｑ１＝３３０〔ｐＦ〕とする。つまり、ＲＣ並列回路を構成するコンデンサＣ１の容量値Ｑ１＞他の段におけるコンデンサＣ０の容量値Ｑ０とした。
【００２０】
なお、上記除電電極部１３の各放電電極９に接続した電流制限抵抗Ｒ２の抵抗値を１０〔ＭΩ〕とした。
なお、上記除電電極１３の負荷抵抗値Ｒｂ及び浮遊容量値Ｑｆは、それぞれ６０本の放電電極９を含んだ除電電極部１３全体の値であり、個々の電流制限抵抗Ｒ２や浮遊容量ｃｆの値ではない。具体的には、上記放電電極９の本数が大きくなれば、上記負荷抵抗値Ｒｂは小さくなり、浮遊容量値Ｑｆは大きくなる。
また、上記負荷抵抗値Ｒｂには、放電電極９自身の抵抗や配線抵抗などが含まれるものとする。
【００２１】
この第１実施形態の除電装置で、上記昇圧トランスＴ１，Ｔ２の一次側に、プラスとマイナスの繰り返し周期を０．５〔Ｈｚ〕の高周波電圧を印加し、プラス側倍電圧整流回路１１の出力端子６と、マイナス側倍電圧整流回路１２の出力端子７との間で、除電電極部１３を接続した接続点８の出力電圧を測定した。なお、上記除電電極部１３の形態は、上記したとおり６０本の放電電極９を接続したものである。
【００２２】
その測定結果を図２，３に示す。図２は、上記接続点８における出力電圧の経時変化を示したグラフで、図３（ａ）は、図２に示した出力電圧の立ち上がり部Ａを拡大したグラフであり、図３（ｂ）は上記出力電圧の立ち下がり部Ｂを拡大したグラフである。
図２，３に示すように、この第１実施形態の除電装置では、出力電圧の立ち上がり時間が９〔ｍｓ〕、立ち下がり時間が１１〔ｍｓ〕であった。
この第１実施形態では、立ち上がり時間と立ち下り時間は、一周期で２０〔ｍｓ〕なので、入力電圧のプラス側とマイナス側の切り換え周波数が５０〔Ｈｚ〕までは、上記出力電圧が対応できることになる。
【００２３】
次に比較例１として、図４に示す除電装置について、出力電圧の立ち上がり及び立ち下がりを測定した。この比較例１は、図１４に示す従来の回路に相当する。
この比較例１の除電装置は、プラス側倍電圧整流回路１１及びマイナス側倍電圧整流回路１２内に、電流制限抵抗Ｒ１を接続せず、上記特許文献１に記載された回路と同様に、出力端子６，７間に一対の電流制限抵抗Ｒ１，Ｒ１を接続している。そして、上記一対の電流制限抵抗Ｒ１，Ｒ１間の接続点８に実施例１と同様の除電電極部１３を接続している。
また、プラス側及びマイナス側倍電圧整流回路１１，１２内のコンデンサＣ０は、全て同じ容量Ｑ０＝１００〔ｐＦ〕としている。
その他は、上記実施例１と同じ構成にするとともに、同じ実験条件において接続点８に出力される出力電圧を測定した。
【００２４】
その結果を図５（ａ）、（ｂ）に示す。なお、図５（ａ）は出力電圧の立ち上がり部Ａを拡大したグラフであり、図５（ｂ）は立ち下がり部Ｂを拡大したグラフである。
図５に示すように、この比較例１では、立ち上がり時間が１８〔ｍｓ〕、立ち下がり時間が１８〔ｍｓ〕となる。この立ち上がり及び立ち下がり時間は、一周期で３６〔ｍｓ〕となり、２７〔Ｈｚ〕以上の切り換え周波数には対応できないことになる。
このように、この発明の第１実施形態の除電装置は、従来の除電装置である比較例１に比べて、除電電極部１３に印加する出力電圧の応答性が良いことが分かった。
【００２５】
次に、ＲＣ並列回路を構成するコンデンサＣ１の容量を他の段におけるコンデンサＣ０の容量よりも大きくしたことによる効果を確認するため、比較例２を用いた実験を行なった。
比較例２は、図１に示す回路のＲＣ並列回路を構成したコンデンサＣ１の容量値Ｑ１を他のコンデンサＣ０の容量値Ｑ０と同じにした除電装置である。つまり、この比較例２は、プラス側及びマイナス側倍電圧整流回路１１，１２内に、電流制限抵抗Ｒ１を設けているが、この電流制限抵抗Ｒ１によって構成されるＲＣ並列回路のコンデンサＣ１の容量を他のコンデンサＣ０よりも大きくしないで、Ｑ１＝Ｑ０＝１００〔ｐＦ〕としている。
【００２６】
この比較例２においても、上記第１実施形態と同じ実験条件によって接続点８の出力電圧を測定した。その結果を図６（ａ）、（ｂ）に示す。なお、図６（ａ）は出力電圧の立ち上がり部Ａを拡大したグラフであり、図６（ｂ）は立ち下がり部Ｂを拡大したグラフである。
図６に示すように、この比較例２では、立ち上がり時間が１８〔ｍｓ〕、立ち下がり時間が１８〔ｍｓ〕となり、上記比較例１と同様に、２７〔Ｈｚ〕以上の切り換え周波数には対応できないものであった。
このことから、プラス側倍電整流圧回路１１及びマイナス側倍電圧清流回路１２内に電流制限抵抗Ｒ１を接続しただけでは、出力電圧の応答性を改善できないことを確認できた。
【００２７】
以上のように、プラス側及びマイナス側倍電圧整流回路１１，１２内のいずれかの段に、電流制限抵抗Ｒ１を設けるとともに、このＲ１とともにＲＣ並列回路を構成するコンデンサＣ１の容量を、他の段におけるコンデンサＣ０の容量よりも大きくすることで出力電圧の応答性が良くなることがわかった。
この結果は、ＲＣ並列回路を構成するコンデンサＣ１の容量を大きくすることで、このコンデンサＣ１が倍電圧整流回路における昇圧機能とともに、スピードアップコンデンサとしての機能を発揮したことによるものである。
そして、第１実施形態では、倍電圧整流回路内のコンデンサに、スピードアップコンデンサとしての機能を兼ねさせることができたので、上記除電電極部１３における浮遊容量の影響を排除するための別回路を、図１４に示すように出力端子６，７の外に構成する必要がない。そのため、別回路を設ける場合と比べて、部品点数を減らすとともに回路構成を単純化できるというメリットもある。
【００２８】
また、上記スピードアップコンデンサ機能を発揮するコンデンサＣ１と上記電流制限抵抗Ｒ１とは、倍電圧整流回路１１，１２内の何れの段に設けても、同様に出力電圧の応答性を良くすることがわかった。個々についての詳細は示さないが、倍電圧整流回路１１，１２の中間の段やトランスＴ１，Ｔ２側の段に電流制限抵抗Ｒ１を設け、ＲＣ並列回路を構成するその段のコンデンサＣ１の容量を他の段におけるコンデンサＣ０の容量よりも大きくした回路についても、実験によって応答性の改善効果を確認済みである。
また、上記電流制限抵抗Ｒ１を設ける段は、プラス側倍電圧整流回路１１とマイナス側倍電圧整流回路１２とで同じ段でなくてもよい。
【００２９】
図７は、各倍電圧整流回路１１及び１２内に設ける電流制限抵抗Ｒ１として、複数の抵抗ｒ１を用いた第２実施形態の回路図である。
この第２実施形態では、上記第１実施形態の電流制限抵抗Ｒ１に替えて、各倍電圧整流回路１１，１２の中間の５段に、それぞれ１０〔ＭΩ〕の電流制限抵抗ｒ１を設けている。つまり、これら電流制限抵抗ｒ１の抵抗値の合計を上記電流制限抵抗Ｒ１の抵抗値５０〔ＭΩ〕と同じにしている。つまり、第１、第２実施形態とも、トータルの電流制限抵抗値Ｒａは５０〔ＭΩ〕である。
そして、上記電流制限抵抗ｒ１を接続した段のコンデンサＣ１を３３０〔ｐＦ〕とし、他の段のコンデンサＣ０を１００〔ｐＦ〕としている。
その他の構成は、図１に示す第１実施形態と同じである。そして、上記第１実施形態と同様の条件で実験を行ない、上記接続点８における出力電圧を測定した。
【００３０】
その結果を図８に示す。なお、図８（ａ）は出力電圧の立ち上がり部Ａを拡大したグラフであり、図８（ｂ）は立ち下がり部Ｂを拡大したグラフである。
図８に示すように、この第２実施形態では、立ち上がり時間が１２〔ｍｓ〕、立ち下がり時間が１３〔ｍｓ〕であった。一周期の立ち上がり及び立ち下がり時間は２５〔ｍｓ〕となり、４０〔Ｈｚ〕の入力電圧の切り替え周波数に対応でき、図３に示す第１実施形態よりは劣るが、図４、５に示す比較例１及び図６の比較例２に比べて応答性は改善された。
【００３１】
このように、プラス側、マイナス側倍電圧整流回路１１，１２内の複数段に、電流制限抵抗を設けた場合でも、対応するコンデンサＣ１の容量を、他の段におけるコンデンサＣ０の容量よりも大きくすることによって、コンデンサＣ１が昇圧機能とともにスピードアップコンデンサとしての機能も発揮することが分かった。
なお、この第２実施形態のように、電流制限抵抗を複数に分けて設けた場合には、電流制限抵抗をまとめて一つにした上記第１実施形態よりも応答性が悪いうえ、容量の大きいコンデンサＣ１が多数必要となるというデメリットがあるが、抵抗を分散して設けることによって、発熱部分を分散させることができ、装置の温度上昇を抑えることができるというメリットがある。さらに、個々の電流制限抵抗ｒ１の耐電圧を小さくできるというメリットもある。
また、この第２実施形態のように、複数の段に電流制限抵抗ｒ１を設け、ＲＣ並列回路を構成する場合においても、ＲＣ並列回路を構成する段は、どこでもかまわない。
【００３２】
以上のように、この発明の除電装置は、上記したようにプラス側倍電圧整流回路１１及びマイナス側倍電圧整流回路１２のいずれかの段で、ダイオードに電流制限抵抗を直列に接続するとともに、この電流制限抵抗とでＲＣ並列回路を構成するコンデンサＣ１の容量値Ｑ１と他の段におけるコンデンサＣ０の容量値Ｑ０との関係が、Ｑ１＞Ｑ０を維持することが必要である。このような除電装置において、除電電極部１３側の抵抗値である負荷抵抗値Ｒｂと浮遊容量値Ｃｆが、上記出力電圧の応答性に与える影響を確認するため、図９に示す第３、第４実施形態を用いた実験を行なった。
その結果を以下に説明する。
【００３３】
図９に示す第３実施形態の除電装置は、図１に示す第１実施形態の除電電極部１３に替えて抵抗値１００〔ＭΩ〕の負荷抵抗Ｒｂを接続し、浮遊容量Ｃｆを１００〔ｐＦ〕としたものである。
その他は、上記第１実施形態と同様の構成であり、第１実施形態と同じ構成要素には図１と同じ符号を用いる。
そして、この第３実施形態の除電気についても、上記第１実施形態と同じ条件で、上記接続点８における出力電圧を測定した。
その結果を、図１０に示す。なお、図１０（ａ）は出力電圧の立ち上がり部Ａを拡大したグラフであり、図１０（ｂ）は立ち下がり部Ｂを拡大したグラフである。
【００３４】
図１０に示すように、この第３実施形態では、立ち上がり時間が６〔ｍｓ〕、立ち下がり時間が６〔ｍｓ〕であった。一周期の立ち上がり及び立ち下がり時間は１２〔ｍｓ〕となり、８３〔Ｈｚ〕の入力電圧の切り替え周波数に対応できる。
【００３５】
図９に示す上記第３実施形態の上記倍電圧整流回路１１、１２内の上記ＲＣ並列回路を構成するコンデンサＣ１の容量値Ｑ１とその他のコンデンサＣ０の容量値Ｑ０とを等しく、Ｑ１＝Ｑ０＝１００〔ｐＦ〕とした除電装置を比較例３とする。この比較例３の除電装置は、上記コンデンサＣ１の容量値Ｑ１＝Ｑ０とした以外は、上記第３実施形態と同じである。
この比較例３の除電装置について、上記第３実施形態と同じ条件で、上記接続点８における出力電圧を測定した。
その結果を、図１１に示す。なお、図１１（ａ）は出力電圧の立ち上がり部Ａを拡大したグラフであり、図１１（ｂ）は立ち下がり部Ｂを拡大したグラフである。
【００３６】
図１１に示すように、この比較例３では、立ち上がり時間が１１〔ｍｓ〕、立ち下がり時間が１１〔ｍｓ〕であった。一周期の立ち上がり及び立ち下がり時間は２２〔ｍｓ〕となり、４６〔Ｈｚ〕以上の入力電圧の切り替え周波数には対応できない。つまり、上記コンデンサＣ１の容量値Ｑ１とコンデンサＣ０の容量値Ｑ０を等しくした比較例３では、入力電圧の切り替え周波数が８６〔Ｈｚ〕まで対応できる上記第３実施形態と比べて、応答性が悪いことがわかった。
上記第３実施形態及び比較例３の実験結果から、上記ＲＣ並列回路を構成するコンデンサＣ１の容量値Ｑ１を、その他のコンデンサＣ０の容量値Ｑ０より大きくすることによって、出力電圧の立ち上がり及び立ち下がりが向上することが確認できた。
【００３７】
第４実施形態は、図９に示す回路において、負荷抵抗Ｒｂの抵抗値Ｒｂ＝３００〔ＭΩ〕とした以外は上記第３実施形態と同様の構成を有する除電装置である。
この第４実施形態についても、上記他の実施形態と同様の実験により、上記接続点８における出力電圧を測定した。
その結果を、図１２に示す。なお、図１２（ａ）は出力電圧の立ち上がり部Ａを拡大したグラフであり、図１２（ｂ）は立ち下がり部Ｂを拡大したグラフである。
【００３８】
図１２に示すように、この第４実施形態では、立ち上がり時間が９〔ｍｓ〕、立ち下がり時間が９〔ｍｓ〕であった。一周期の立ち上がり及び立ち下がり時間は１８〔ｍｓ〕となり、上記第３実施形態と同様に、５６〔Ｈｚ〕の入力電圧の切り替え周波数に対応できる。
【００３９】
上記第4実施形態の上記倍電圧整流回路１１、１２内の上記ＲＣ並列回路を構成するコンデンサＣ１の容量値Ｑ１とその他のコンデンサＣ０の容量値Ｑ０とを等しく、Ｑ１＝Ｑ０＝１００〔ｐＦ〕とした除電装置を比較例４とする。この比較例４の除電装置は、上記コンデンサＣ１の容量値Ｑ１＝Ｑ０とした以外は、上記第４実施形態と同じである。すなわち、負荷の容量Ｃｆを１００〔ｐＦ〕、抵抗値Ｒｂを３００〔ＭΩ〕とし、倍電圧整流回路１１，１２内のコンデンサＣ１，Ｃ０の容量値Ｑ１＝容量値Ｑ０＝１００〔ｐＦ〕としている。
この比較例４の除電装置について、上記第４実施形態と同じ条件で、上記接続点８における出力電圧を測定した。
その結果を、図１３に示す。なお、図１３（ａ）は出力電圧の立ち上がり部Ａを拡大したグラフであり、図１３（ｂ）は立ち下がり部Ｂを拡大したグラフである。
【００４０】
図１３に示すように、この比較例４では、立ち上がり時間が１８〔ｍｓ〕、立ち下がり時間が１８〔ｍｓ〕であった。一周期の立ち上がり及び立ち下がり時間は３６〔ｍｓ〕となり、２７〔Ｈｚ〕以上の入力電圧の切り替え周波数には対応できない。つまり、上記コンデンサＣ１の容量値Ｑ１とコンデンサＣ０の容量値Ｑ０を等しくした比較例４では、Ｑ１＞Ｑ０とし、入力電圧の切り替え周波数が５６〔Ｈｚ〕まで対応できる上記第４実施形態と比べて、応答性が悪いことがわかった。
上記第４実施形態及び比較例４の実験結果から、上記ＲＣ並列回路を構成するコンデンサＣ１の容量値Ｑ１を、その他のコンデンサＣ０の容量値Ｑ０より大きくすることによって、出力電圧の立ち上がり及び立ち下がりが向上することが確認できた。
【００４１】
上記第３、第４実施形態は、負荷抵抗値Ｒｂが異なるが、その他の構成は全く同じである。このように負荷抵抗値が異なっても、倍電圧整流回路１１，１２内にＲＣ並列回路を構成するとともに、このＲＣ並列回路を構成するコンデンサＣ１の容量値Ｑ１を他のコンデンサＣ０の容量値Ｑ０よりも大きくすれば、上記コンデンサＣ１が昇圧機能とともにスピードアップ機能をも発揮して出力電圧の立ち上がり及び立ち下がりを向上できることを確認できた。
【００４２】
なお、上記したような除電装置を長時間使用した場合には、除電電極部１３の放電電極９の先端に塵埃が付着してしまう。使用初期では、放電電極９には塵埃の付着がないため、放電電流が多く流れ、実質的に負荷抵抗Ｒｂは小さいことになるが、長時間の使用によって放電電極９に塵埃が付着すると、放電電流が減少し、結果的には負荷抵抗Ｒｂが大きくなる現象が生じる。
そこで、上記第３、第４実施形態の検証実験では、負荷抵抗Ｒｂを１００〔ＭΩ〕と３００〔ＭΩ〕とに変更して、負荷抵抗値が変化しても上記接続点８における出力電圧の立ち上がり及び立ち下がりを早くできることを確認するとともに、除電装置の長時間の使用によって除電電極部１３が汚れて負荷抵抗Ｒｂの値が１００〔ＭΩ〕から３００〔ＭΩ〕まで大きくなったとしても、５６〔Ｈｚ〕以上の入力電圧の切り替え周波数に対応できることを確認できた。
【００４３】
なお、上記第１〜第４実施形態において、倍電圧整流回路１１，１２内に設ける電流制限抵抗値Ｒａ、ＲＣ並列回路を構成するコンデンサＣ１の容量値Ｑ１、他のコンデンサＣ０の容量値Ｑ０は、除電電極部１３に印加する必要な出力電圧や、除電電極部１３の負荷抵抗値Ｒｂ及び浮遊容量値Ｑｆに応じて適切な値を設定する必要がある。
但し、除電電極部１３の浮遊容量に基づく応答性の遅れを改善するためには、上記ＲＣ並列回路内のコンデンサＣ１の容量値Ｑ１＞倍電圧整流回路内の他のコンデンサＣ０の容量値Ｑ０となる関係を満足することが必要である。
【００４４】
また、上記高周波昇圧トランスＴ１，Ｔ２の一次側の回路は、図１４に示すものに限らず、プラス側とマイナス側に交互に高周波電圧を入力できる回路ならどのようなものでもかまわない。
また、上記実施形態では、上記高周波昇圧トランスＴ１，Ｔ２によって昇圧した電圧をプラス側倍電圧整流回路１１とマイナス側倍電圧整流回路１２に入力し、さらに昇圧して高電圧を出力するようにしているが、目的の高電圧が出力できれば、上記昇圧トランスも必須ではない。
【産業上の利用可能性】
【００４５】
この発明の除電装置は、除電電極部の放電電極に印加する高電圧の応答性が高いので、イオンの発生量も多く、移動する帯電物体の均一な除電にも適用できる。
【符号の説明】
【００４６】
９        放電電極
１１      プラス側倍電圧整流回路
１２      マイナス側倍電圧整流回路
Ｃ０      コンデンサ
Ｃ１      コンデンサ
Ｄ        ダイオード
Ｒ１      電流制限抵抗
ｒ１      電流制限抵抗
１３      除電電極部
Ｒ２      （放電電極に接続した）電流制限抵抗
Ｒａ      （倍電圧清流回路の）電流制限抵抗値
Ｒｂ      （除電電極部全体の）負荷抵抗値
ｃｆ      浮遊容量
Ｑｆ      （除電電極部全体の）浮遊容量値
【要約】
【課題】  プラスの高電圧とマイナスの高電圧とを交互に印加して、プラス・マイナスのイオンを出力する除電装置において、放電電極に印加する高電圧の立ち上がり及び立ち下がりを良くする。
【解決手段】  プラス側倍電圧整流回路１１と、マイナス側倍電圧整流回路１２と、これらプラス側倍電圧整流回路の出力端子６とマイナス側倍電圧整流回路の出力端子７とに接続され、プラスのイオンとマイナスのイオンとを発生する一または複数の放電電極９を有する除電電極部１３とを備えた除電装置において、上記プラス側倍電圧整流回路１１及び上記マイナス側倍電圧回路１２のそれぞれの少なくとも一つの段内で、ダイオードＤに電流制限用抵抗Ｒ１を直列に接続するとともに、この電流制限用抵抗Ｒ１とでＲＣ並列回路を構成する段のコンデンサＣ１の容量値Ｑ１を、他の段におけるコンデンサＣ０の容量値Ｑ０よりも大きくした。
【選択図】  図１【図１】
0004695230.tif 000002
【図２】
0004695230.tif 000003
【図３】
0004695230.tif 000004
【図４】
0004695230.tif 000005
【図５】
0004695230.tif 000006
【図６】
0004695230.tif 000007
【図７】
0004695230.tif 000008
【図８】
0004695230.tif 000009
【図９】
0004695230.tif 000010
【図１０】
0004695230.tif 000011
【図１１】
0004695230.tif 000012
【図１２】
0004695230.tif 000013
【図１３】
0004695230.tif 000014
【図１４】
0004695230.tif 000015