(57)【特許請求の範囲】
【請求項１】
第１，第２の電流を所定の比例関係で生成するための比例電流供給回路と、
前記第１，第２の電流のいずれかと等しいか、あるいは互いに比例する大きさの定電流を出力する定電流出力回路と、
前記比例電流供給回路にそれぞれ接続され、前記第１，第２の電流の電流値を決定する第１，第２のトランジスタ回路と、
前記第１，第２のトランジスタ回路にそれぞれ直列に接続され、互いに異なる温度係数を有する第１，第２の抵抗回路と、
前記第１の抵抗回路と前記第１のトランジスタ回路との直列回路、および前記第２の抵抗回路と前記第２のトランジスタ回路との直列回路に対して、それぞれ前記比例電流供給回路から等しい電圧が印加されるように電圧調整する電圧調整回路と、
を備えたことを特徴とする定電流源回路。
【請求項２】
前記第１，第２のトランジスタ回路は、ベースとコレクタとが相互に接続され、エミッタ電流の電流密度が温度依存性を有するバイポーラトランジスタを含んでいることを特徴とする請求項１記載の定電流源回路。
【請求項３】
前記第１，第２のトランジスタ回路には、順方向電流の電流密度が温度依存性を有するダイオードを含んでいることを特徴とする請求項１記載の定電流源回路。
【請求項４】
前記比例電流供給回路は、一対の第１導電型のＭＯＳＦＥＴにより構成されたカレントミラーであることを特徴とする請求項１記載の定電流源回路。
【請求項５】
前記電圧調整回路は、前記比例電流供給回路と前記第１，第２のトランジスタ回路との間にそれぞれ挿入された２つの第２導電型のＭＯＳＦＥＴにより構成されるものであって、これらのＭＯＳＦＥＴのゲートを互いに接続するとともに、いずれか１つのＭＯＳＦＥＴのゲートとドレインとを接続したことを特徴とする請求項１ないし４のいずれかに記載の定電流源回路。
【請求項６】
前記電圧調整回路は、反転入力端子と非反転入力端子とを有するオペアンプであって、前記反転入力端子を前記電圧調整回路を構成する一方のＭＯＳＦＥＴと前記第１のトランジスタ回路との接続点に接続し、前記非反転入力端子を他方のＭＯＳＦＥＴと前記第２のトランジスタ回路との接続点に接続するとともに、前記オペアンプの出力端子を前記一対のＭＯＳＦＥＴの各ゲートに共通に接続したことを特徴とする請求項４記載の定電流源回路。
【請求項７】
前記第１，第２の抵抗回路の間での抵抗値の差をＲとするとき、前記第１，第２のトランジスタ回路における電流の比を１：１に、電流密度の比をｎ：１に設定することによって、
前記定電流出力回路から出力される定電流の電流値Ｉｏｕｔを、
Ｉｏｕｔ＝（Ｖｔ／Ｒ）・ｌｎ（ｎ）（ただし、Ｖｔは熱電圧）
に設定したことを特徴とする請求項１ないし６のいずれかに記載の定電流源回路。
【請求項８】
前記第１，第２の抵抗回路の抵抗値をそれぞれＲ３，Ｒ４とするとき、前記第１，第２のトランジスタ回路における電流の比、および電流密度の比を、いずれもｎ：１に設定することによって、
前記定電流出力回路から出力される定電流の電流値Ｉｏｕｔを、
Ｉｏｕｔ＝｛Ｖｔ／（Ｒ４−ｎＲ３）｝・ｌｎ（ｎ）（ただし、Ｖｔは熱電圧）
に設定したことを特徴とする請求項１ないし６のいずれかに記載の定電流源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路において用いられる温度依存性の小さなバンドギャップ型の定電流源回路に関する。
【背景技術】
【０００２】
図４は、従来のＰＴＡＴ（絶対温度比例：Proportional to Absolute Temperature）電流回路を示す回路図である。
このＰＴＡＴ電流回路は、電源ＶＤＤと接地（ＧＮＤ）間で出力電流Ｉｏｕｔが絶対温度に比例する定電流源回路を構成している。
【０００３】
Ｐチャネル型のＭＯＳトランジスタＭＰ１，ＭＰ２は、第１の電流Ｉ１、第２の電流Ｉ２を所定の比例関係で生成する比例電流供給回路を構成し、Ｎチャネル型のＭＯＳトランジスタＭＮ１，ＭＮ２は、電圧調整回路を構成している。ＭＯＳトランジスタＭＰ１は、ソースが電源ＶＤＤに接続されるとともに、ＭＯＳトランジスタＭＰ２と互いにゲートが接続され、さらにドレインがＭＯＳトランジスタＭＮ１のドレインに接続されている。ＭＯＳトランジスタＭＮ１は、ゲートとドレインが接続されるとともに、ＭＯＳトランジスタＭＮ２と互いにゲートが接続され、さらに、ソースが第１のトランジスタ回路を介して接地されている。これらＭＯＳトランジスタＭＰ１とＭＯＳトランジスタＭＮ１との直列回路には第１の電流Ｉ１が流れている。
【０００４】
ＭＯＳトランジスタＭＰ２は、ソースが電源ＶＤＤに接続されるとともに、ゲートとドレインが接続され、さらにドレインがＭＯＳトランジスタＭＮ２のドレインに接続されている。ＭＯＳトランジスタＭＮ２は、ソースが第２のトランジスタ回路を介して接地されている。これらＭＯＳトランジスタＭＰ２とＭＯＳトランジスタＭＮ２との直列回路には第２の電流Ｉ２が流れている。
【０００５】
Ｐチャネル型のＭＯＳトランジスタＭＰ３は、第２の電流Ｉ２に等しい大きさで定電流の出力電流Ｉｏｕｔを出力する定電流出力回路を構成する。ＭＯＳトランジスタＭＰ３は、ソースが電源ＶＤＤに接続されるとともに、ゲートがＭＯＳトランジスタＭＰ２とＭＯＳトランジスタＭＮ２との接続点に接続され、そのドレイン電流が出力端子ＯＵＴから出力電流Ｉｏｕｔとして出力される。
【０００６】
また、ＰＮＰ型のバイポーラトランジスタＱ１，Ｑ２は、それぞれ定電流出力回路の第１，第２の電流Ｉ１，Ｉ２の電流値を決定する第１，第２のトランジスタ回路を構成している。バイポーラトランジスタＱ１は、エミッタが節点ＸにおいてＭＯＳトランジスタＭＰ１のソースに接続され、ベースとコレクタとがともに接地されている。また、バイポーラトランジスタＱ２は、バイポーラトランジスタＱ１よりエミッタ面積が大きく形成されており、そのエミッタが節点Ｙにおいて抵抗Ｒを介してＭＯＳトランジスタＭＰ２のソースに接続され、ベースとコレクタとがともに接地されている。
【０００７】
ここでは、説明を簡略化するために、ＭＯＳトランジスタＭＮ１およびＭＮ２、並びにＭＯＳトランジスタＭＰ１，ＭＰ２およびＭＰ３は、それぞれ同じデバイスサイズのものとする。そこで、第１の電流Ｉ１、第２の電流Ｉ２は互いに等しく、かつ出力電流Ｉｏｕｔも等しくなり、それぞれバイポーラトランジスタＱ１，Ｑ２のエミッタ側の節点Ｘ，Ｙにおける電位Ｖｘ，Ｖｙも等しい。したがって、
Ｉ１＝Ｉ２＝Ｉｏｕｔ…（１）
Ｖｘ＝Ｖｙ…（２）
が成立する。
【０００８】
また、バイポーラトランジスタＱ１，Ｑ２のベース−エミッタ間電圧をＶｂｅ１，Ｖｂｅ２、図４の抵抗Ｒの抵抗値をＲとすると、節点Ｘ，Ｙにおける電位Ｖｘ，Ｖｙは、
Ｖｘ＝Ｖｂｅ１…（３）
Ｖｙ＝Ｖｂｅ２＋Ｒ・Ｉ２…（４）
となる。ここで、バイポーラトランジスタＱ１とバイポーラトランジスタＱ２のエミッタ面積の比を１：ｎとし、そのエミッタ電流がベース−エミッタ間電圧に対して指数特性を有することから、
Ｉ１＝Ｉ0・ｅｘｐ（Ｖｂｅ１／Ｖｔｈ）…（５）
Ｉ２＝ｎ・Ｉ0・ｅｘｐ（Ｖｂｅ２／Ｖｔｈ）…（６）
と近似できる。ここで、Ｖｔｈは熱電圧（＝ｋＴ／ｑ：Ｔは絶対温度、ｋはボルツマン定数、ｑは電子の電荷）であり、Ｉ0は比例定数である。
【０００９】
これらの式（１）と式（５），（６）より、自然対数ｌｎを用いて、バイポーラトランジスタＱ１，Ｑ２のベース−エミッタ間電圧Ｖｂｅ１，Ｖｂｅ２をそれぞれ次のように書き表すことができる。
Ｖｂｅ１＝Ｖｔｈ・ｌｎ（Ｉｏｕｔ／Ｉ0）…（７）
Ｖｂｅ２＝Ｖｔｈ・ｌｎ｛Ｉｏｕｔ／（ｎ・Ｉ0）｝…（８）
これらの式（７），（８）をそれぞれ式（３），（４）に代入して、式（２）から出力電流Ｉｏｕｔを計算すると、
Ｉｏｕｔ＝｛Ｖｔｈ・ｌｎ（ｎ）｝／Ｒ…（９）
となる。
【００１０】
式（９）では、常温（≒３００Ｋ）における出力電流Ｉｏｕｔの温度変化は、抵抗値Ｒに温度依存性がなければ、熱電圧Ｖｔｈの＋３３００ｐｐｍ／℃と等しい。したがって、抵抗Ｒにも同等の温度係数を持たせることによって、出力電流Ｉｏｕｔの温度特性を平坦化することが可能である（特許文献１参照）。なお、この定電流源回路を実際に使用する場合には、これらとは別に起動回路を用意する必要があるが、本発明とは関係しないから、ここでは説明を省略する。
【００１１】
以上のようなＰＴＡＴ電流回路を利用した定電流源回路については、例えば非特許文献１にも記載がある。
【特許文献１】特開２００３−２５８１０５号公報（段落番号〔００６６〕〜〔００７４〕）
【非特許文献１】Ｂｅｈｚａｄ  Ｒａｚａｖｉ著，「Ｄｅｓｉｇｎ  ｏｆ  Ａｎａｌｏｇ  ＣＭＯＳ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ」，ＭｃＧｒａｗ−Ｈｉｌｌ，２０００年，ｐｐ．３９０〜３９２
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、上述した特許文献１において提案されているような定電流回路では、＋３３００ｐｐｍ／℃よりも大きな温度係数を有する抵抗と、小さな温度係数を有する抵抗が利用可能であれば、これらを適当な割合で組み合わせることにより、＋３３００ｐｐｍ／℃の温度係数を有する抵抗を作り出すことが可能である。
【００１３】
しかし、集積回路上で使用可能な抵抗の特性は、製造プロセスに依存することから、実際には、＋３３００ｐｐｍ／℃よりも大きな温度係数を有する抵抗が利用できない場合もあり、この場合には、従来の回路構造では、出力電流の温度特性を平坦化することができないという問題があった。
【００１４】
本発明はこのような点に鑑みてなされたものであり、抵抗の温度係数の大小、あるいはその正負にかかわらず、確実に平坦な温度特性を実現できる定電流源回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明では上記課題を解決するために、第１，第２の電流を所定の比例関係で生成するための比例電流供給回路と、前記第１，第２の電流のいずれかと等しいか、あるいは互いに比例する大きさの定電流を出力する定電流出力回路と、前記比例電流供給回路にそれぞれ接続され、前記第１，第２の電流の電流値を決定する第１，第２のトランジスタ回路と、前記第１，第２のトランジスタ回路にそれぞれ直列に接続され、互いに異なる温度係数を有する第１，第２の抵抗回路と、前記第１の抵抗回路と前記第１のトランジスタ回路との直列回路、および前記第２の抵抗回路と前記第２のトランジスタ回路との直列回路に対して、それぞれ前記比例電流供給回路から等しい電圧が印加されるように電圧調整する電圧調整回路と、を備えたことを特徴とする定電流源回路が提供される。
【発明の効果】
【００１６】
本発明の定電流源回路では、温度係数の異なる２種類の抵抗が利用可能であれば、その大小、正負を問わず、バイポーラトランジスタを用いたＰＴＡＴ回路で、平坦な温度特性の出力電流を得ることが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を、図面を参照して説明する。
（実施の形態１）
図１は、本発明の実施の形態１に係る定電流源回路の構成を示す回路図である。
【００１８】
この定電流源回路は、バイポーラトランジスタＱ１，Ｑ２に、互いに異なる温度係数を有する抵抗Ｒ１，Ｒ２をそれぞれ直列に接続した点で、図４に示した従来の回路と異なっている。この定電流源回路では、節点Ｘ，Ｙにおける電位Ｖｘ，Ｖｙが式（３），（４）とは異なってくる。すなわち、つぎの式（１０），（１１）から、出力電流Ｉｏｕｔは以下のように決まる。
Ｖｘ＝Ｖｂｅ１＋Ｒ１・Ｉ１…（１０）
Ｖｙ＝Ｖｂｅ２＋Ｒ２・Ｉ２…（１１）
Ｉｏｕｔ＝｛Ｖｔｈ・ｌｎ（ｎ）｝／（Ｒ２−Ｒ１）…（１２）
ここで、Ｒ１，Ｒ２は抵抗Ｒ１，Ｒ２の抵抗値であって、抵抗値Ｒとの間で、
Ｒ＝Ｒ２−Ｒ１…（１３）
という条件を満たすことによって、出力電流Ｉｏｕｔの大きさは従来回路（図４）のものと同等となる。
【００１９】
この時、抵抗Ｒの温度係数Ｋに実効的に等しく設定するためには、抵抗Ｒ１，Ｒ２の温度係数をそれぞれ、Ｋｒ１，Ｋｒ２とすると、
Ｋ＝（Ｒ２・Ｋｒ２−Ｒ１・Ｋｒ１）／（Ｒ２−Ｒ１）
＝Ｋｒ２＋Ｒ１（Ｋｒ２−Ｋｒ１）／Ｒ…（１４）
となり、Ｋｒ２＞Ｋｒｌであれば、抵抗Ｒ１の抵抗値を大きくすることによって、抵抗Ｒの温度係数Ｋと実効的に等しい温度係数をその温度係数Ｋよりも低い温度係数の抵抗Ｒ１，Ｒ２とによって実現することが可能である。
【００２０】
Ｒ２−Ｒ１＝Ｒ（＝一定）という制約条件から、同時に、抵抗Ｒ２の抵抗値も大きくなる。例えば、低温度係数多結晶シリコン抵抗（温度係数Ｋ２（＝０ｐｐｍ／℃）のもの）によって抵抗Ｒ２を構成し、高シート抵抗多結晶シリコン抵抗（温度係数Ｋ１（＝−１０００ｐｐｍ／℃）のもの）によって抵抗Ｒ１を構成した場合、室温における熱電圧Ｖｔｈ（＝２５ｍＶ）とし、出力電流Ｉｏｕｔ（＝１μＡ）を得るためには、Ｒ２−Ｒ１＝Ｒ（＝２５ｋΩ）とする必要があり、さらに式（１４）より、
３３００＝０＋Ｒ１・１０００／２５ｋΩ…（１５）
となる。すなわち、抵抗Ｒ１の抵抗値Ｒ１を８２．５ｋΩとすればよい。このとき、抵抗Ｒ２の抵抗値Ｒ２は、１０７．５ｋΩとなる。
【００２１】
このように実施の形態１の定電流源回路では、電流密度の大きい側のトランジスタ回路である図１のバイポーラトランジスタＱ１と節点Ｘとの間に、電流密度の小さい側のトランジスタ回路であるバイポーラトランジスタＱ２と節点Ｙとの間に接続されている抵抗Ｒ２よりも小さな温度係数を有する抵抗Ｒ１を挿入したので、それぞれ抵抗Ｒ１，Ｒ２の抵抗値の大きさを調整することによって、出力端子ＯＵＴからの出力電流Ｉｏｕｔを、所望の大きさであって、かつその温度特性を平坦に設定することができる。
【００２２】
（実施の形態２）
つぎに、実施の形態２の定電流源回路について説明する。図２は、本発明の実施の形態２に係る定電流源回路の構成を示す回路図である。
【００２３】
この定電流源回路は、バイポーラトランジスタＱ１，Ｑ２に流れる電流Ｉ１，Ｉ２、および節点Ｘ，Ｙの電位Ｖｘ，Ｖｙを等しくするための比例電流供給回路と電圧調整回路を、それぞれＭＯＳトランジスタＭＰ１，ＭＰ２とオペアンプＯＰを用いて構成したものである。この定電流源回路の動作は、実施の形態１におけるものと同様であり、バイポーラトランジスタＱ１と節点Ｘとの間に抵抗Ｒ１を挿入し、この抵抗Ｒ１の抵抗値を電流密度が小さい側のトランジスタ回路であるバイポーラトランジスタＱ２と節点Ｙとの間に接続されている抵抗Ｒ２よりも小さな温度係数に設定し、かつそれぞれ抵抗Ｒ１，Ｒ２の抵抗値の大きさを調整することによって、出力端子ＯＵＴからの出力電流Ｉｏｕｔを、所望の大きさであって、かつその温度特性を平坦に設定することができる。
【００２４】
（実施の形態３）
つぎに、実施の形態３の定電流源回路について説明する。図３は、本発明の実施の形態３に係る定電流源回路の構成を示す回路図である。
【００２５】
この定電流源回路では、バイポーラトランジスタＱ３，Ｑ４のエミッタ面積が等しく形成されている。そして、ＭＯＳトランジスタＭＰ１，ＭＰ２のチャネル幅の比をｎ：１とし、ＭＯＳトランジスタＭＰ２，ＭＰ３は、それぞれ同じデバイスサイズのものとすることで、バイポーラトランジスタＱ３とバイポーラトランジスタＱ４とのエミッタ電流密度の比をｎ：１に設定している。他の構成については、実施の形態２と同じである。
【００２６】
そこで、第２の電流Ｉ２と出力電流Ｉｏｕｔとが等しくなり、それぞれバイポーラトランジスタＱ３，Ｑ４のエミッタ側の節点Ｘ，Ｙにおける電位Ｖｘ，Ｖｙも等しい。したがって、
Ｉ１／ｎ＝Ｉ２＝Ｉｏｕｔ…（１６）
Ｖｘ＝Ｖｙ…（１７）
が成立する。
【００２７】
また、バイポーラトランジスタＱ３，Ｑ４のベース−エミッタ間電圧をＶｂｅ３，Ｖｂｅ４、抵抗Ｒ３の抵抗値をＲ３、抵抗Ｒ４の抵抗値をＲ４とすると、節点Ｘ，Ｙにおける電位Ｖｘ，Ｖｙは、
Ｖｘ＝Ｖｂｅ３＋Ｒ３・Ｉ１…（１８）
Ｖｙ＝Ｖｂｅ４＋Ｒ４・Ｉ２…（１９）
となる。ここで、バイポーラトランジスタＱ３とバイポーラトランジスタＱ４のエミッタ面積の比が１：１であって、そのエミッタ電流がベース−エミッタ間電圧に対して指数特性を有することから、
Ｉ１＝Ｉ0・ｅｘｐ（Ｖｂｅ３／Ｖｔｈ）…（２０）
Ｉ２＝Ｉ0・ｅｘｐ（Ｖｂｅ４／Ｖｔｈ）…（２１）
と近似できる。
【００２８】
これらの式（１６）と式（２０），（２１）より、自然対数ｌｎを用いて、バイポーラトランジスタＱ３，Ｑ４のベース−エミッタ間電圧Ｖｂｅ３，Ｖｂｅ４を、それぞれ次のように書き表すことができる。
Ｖｂｅ３＝Ｖｔｈ・ｌｎ（Ｉｏｕｔ／Ｉ0）…（２２）
Ｖｂｅ４＝Ｖｔｈ・ｌｎ｛Ｉｏｕｔ／（ｎ・Ｉ0）｝…（２３）
これらの式（２２），（２３）をそれぞれ式（１８），（１９）に代入して、式（１７）から出力電流Ｉｏｕｔを計算すると、
Ｉｏｕｔ＝｛Ｖｔｈ・ｌｎ（ｎ）｝／（Ｒ４−ｎＲ３）…（２４）
となる。この時、図３に示す抵抗Ｒの実効的な温度係数Ｋは、抵抗Ｒ３，Ｒ４の温度係数をそれぞれ、Ｋｒ３，Ｋｒ４とすると、
Ｋ＝（Ｒ４・Ｋｒ４−ｎＲ３・Ｋｒ３）／（Ｒ４−ｎＲ３）…（２５）
となり、式（２４），（２５）を実施の形態１における式（１２），（１４）と比較したとき、抵抗値Ｒ１がｎ・Ｒ３に変更されている点で異なっているだけである。したがって、Ｋｒ４＞Ｋｒ３であれば、抵抗Ｒ３の抵抗値を大きくすることによって、抵抗Ｒの温度係数Ｋと実効的に等しい温度係数を、それより低い温度係数Ｋｒ３，Ｋｒ４の抵抗Ｒ３，Ｒ４によって実現できる。なお、Ｒ４−ｎＲ３＝Ｒ（＝一定）という制約条件から、同時に、抵抗Ｒ４の抵抗値も大きくなる。
【００２９】
このように、実施の形態３においても、温度係数の異なる２種類の抵抗が利用可能であれば、その大小、正負を問わず、バイポーラトランジスタを用いたＰＴＡＴ回路によって、平坦な温度特性の出力電流を得ることが可能となる。
【００３０】
なお、上述した実施の形態では、ＭＯＳトランジスタＭＰ２をＭＯＳトランジスタＭＰ３と同じサイズであって、第２の電流Ｉ２と出力電流Ｉｏｕｔとが等しいものとして説明した。しかし、ＭＯＳトランジスタＭＰ２，ＭＰ３は互いに異なるサイズであってもよい。その場合、ＭＯＳトランジスタＭＰ１に流れる第２の電流Ｉ２の大きさと、ＭＯＳトランジスタＭＰ２に流れる出力電流Ｉｏｕｔの大きさとは比例関係となる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態１に係る定電流源回路の構成を示す回路図である。
【図２】本発明の実施の形態２に係る定電流源回路の構成を示す回路図である。
【図３】本発明の実施の形態３に係る定電流源回路の構成を示す回路図である。
【図４】従来のＰＴＡＴ電流回路を示す回路図である。
【符号の説明】
【００３２】
ＭＰ１，ＭＰ２  Ｐチャネル型のＭＯＳトランジスタ
ＭＮ１，ＭＮ２  Ｎチャネル型のＭＯＳトランジスタ
ＭＰ３  Ｐチャネル型のＭＯＳトランジスタ（定電流出力回路）
Ｑ１，Ｑ２  ＰＮＰ型のバイポーラトランジスタ（第１，第２のトランジスタ回路）
Ｒ１，Ｒ２  抵抗（第１，第２の抵抗回路）
【図１】
0004677735.tif 000002
【図２】
0004677735.tif 000003
【図３】
0004677735.tif 000004
【図４】
0004677735.tif 000005