(57)【特許請求の範囲】
【請求項１】
半導体基板に二次元アレイ状に形成され各々が受光量に応じた信号電荷を蓄積する複数の光電変換素子と、該光電変換素子から読み出された前記信号電荷を転送する電荷転送路と、該電荷転送路に沿って転送されてきた前記信号電荷を受け取り出力端側に転送する２つの分岐転送路と、前記電荷転送路と前記２つの分岐転送路との接続部分に設けられる電荷分岐部と、該電荷分岐部で発生する分岐残り電荷分に応じた信号を再生画像上で市松的に配置する手段とを備えることを特徴とする出力２分岐型固体撮像素子。
【請求項２】
信号電荷を前記半導体基板の表面に沿う１方向に転送する複数の垂直転送路と、該垂直転送路によって転送されてきた信号電荷を受け取り前記１方向に対して直角な方向に転送し前記電荷分岐部に送る水平転送路と、前記垂直転送路によって転送されてきた信号電荷を受け取り所要タイミングで前記水平転送路に出力するラインメモリとを備え、前記手段が該ラインメモリであることを特徴とする請求項１に記載の出力２分岐型固体撮像素子。
【請求項３】
赤色受光量に応じた赤色信号電荷と、緑色受光量に応じた緑色信号電荷と、青色受光量に応じた青色信号電荷とが前記ラインメモリに所定順序で格納され該ラインメモリから所要タイミングで前記水平転送路に出力されることで同一色の信号電荷が水平方向に画素加算されるとき動画の再生画像上の奇数行の画素加算のタイミングと偶数行の画素加算のタイミングを異ならせることで前記分岐残り電荷分の信号を市松的に配置することを特徴とする請求項２に記載の出力２分岐型固体撮像素子。
【請求項４】
半導体基板に二次元アレイ状に形成され各々が受光量に応じた信号電荷を蓄積する複数の光電変換素子と、該光電変換素子から読み出された前記信号電荷を転送する電荷転送路と、該電荷転送路に沿って転送されてきた前記信号電荷を受け取り出力端側に転送する２つの分岐転送路と、前記電荷転送路と前記２つの分岐転送路との接続部分に設けられる電荷分岐部とを備える出力２分岐型固体撮像素子の駆動方法において、前記電荷分岐部で発生する分岐残り電荷分に応じた信号を再生画像上で市松的に配置して読み出すことを特徴とする出力２分岐型固体撮像素子の駆動方法。
【請求項５】
請求項１乃至請求項３のいずれかに記載の出力２分岐型固体撮像素子を搭載したことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電荷転送路（転送レジスタ）の出力端部を並列に２分岐したＣＣＤ（Charge Coupled Devices：電荷結合素子）タイプの固体撮像素子及びその駆動方法並びに撮像装置に係り、特に、撮像した画像の画質向上を図るのに好適な出力２分岐型固体撮像素子及びその駆動方法並びに撮像装置に関する。
【背景技術】
【０００２】
近年のＣＣＤタイプの固体撮像素子は、半導体微細加工技術の進歩に伴って多画素化が進み、数百万画素以上を搭載する様になってきている。このため、信号を読み出す水平転送路の転送駆動周波数を高くする必要が生じ、出力アンプから出力される電圧値信号の波形が乱れてしまうという問題が生じている。
【０００３】
そこで、水平転送路の出力端部を並列に分岐し、水平転送路の転送駆動は高周波信号で行い、水平転送路上を順次転送されてきた信号電荷を振り分け部（分岐部）で各分岐転送路に順次振り分けることで、分岐転送路の駆動周波数を水平転送路の駆動周波数より低くする技術が開発されてきている（例えば、特許文献１，２，３）。
【０００４】
特許文献１記載の従来技術は、水平転送路出力端部を３分岐し、Ｒ（赤色）信号電荷とＧ（緑色）信号電荷とＢ（青色）信号電荷を各分岐転送路に振り分け転送し出力する構成になっており、分岐転送路の駆動周波数を水平転送路の駆動周波数の１／３にしている。
【０００５】
しかし、ハイビジョン画質等の高精細画像を撮像できる数百万画素以上を搭載した固体撮像素子では、水平転送路はかなりの高周波信号で転送駆動する必要があるため、振り分け部において、転送効率を高く維持したまま（即ち、電荷転送残り無く）信号電荷を３方に綺麗に振り分けるのは困難である。
【０００６】
特許文献２，３記載の従来技術は、出力２分岐型の固体撮像素子を提案している。この出力２分岐型は、出力３分岐型に比較して信号電荷の分岐部における振り分けが容易であり、また、水平転送路の駆動周波数も分岐転送路の駆動周波数の２倍で済むという利点がある。
【０００７】
しかし、特許文献２，３には、カラー画像の信号電荷の転送についての記載はない。出力２分岐型固体撮像素子では、分岐部で、例えば赤色と青色の信号電荷を一方の分岐先に振り分け、緑色の信号電荷を他方の分岐先に振り分けるため、分岐部で電荷残りが発生していると、前段で分岐された例えば赤色に該当する信号電荷の分岐残りが、次段で分岐される例えば緑色に該当する信号電荷に混入してしまい、撮像画像の画質を劣化させてしまうという問題がある。
【０００８】
【特許文献１】特開平５―３０８５７５号公報
【特許文献２】特許第２９４９８６１号公報
【特許文献３】特許第２６２４１３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
出力２分岐型固体撮像素子は、分岐以後の駆動周波数を１／２に低下させことができるため水平転送路のデータレートを上げることができるという利点がある。しかし、分岐部で信号電荷の分岐残りが発生していると撮像画像の画質を劣化させてしまうという問題が生じる。
【００１０】
本発明の目的は、カラー画像を画質良く撮像することができる出力２分岐型固体撮像素子及びその駆動方法並びに撮像装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の出力２分岐型固体撮像素子は、半導体基板に二次元アレイ状に形成され各々が受光量に応じた信号電荷を蓄積する複数の光電変換素子と、該光電変換素子から読み出された前記信号電荷を転送する電荷転送路と、該電荷転送路に沿って転送されてきた前記信号電荷を受け取り出力端側に転送する２つの分岐転送路と、前記電荷転送路と前記２つの分岐転送路との接続部分に設けられる電荷分岐部と、該電荷分岐部で発生する分岐残り電荷分に応じた信号を再生画像上で市松的に配置する手段とを備えることを特徴とする。
【００１２】
本発明の出力２分岐型固体撮像素子は、信号電荷を前記半導体基板の表面に沿う１方向に転送する複数の垂直転送路と、該垂直転送路によって転送されてきた信号電荷を受け取り前記１方向に対して直角な方向に転送し前記電荷分岐部に送る水平転送路と、前記垂直転送路によって転送されてきた信号電荷を受け取り所要タイミングで前記水平転送路に出力するラインメモリとを備え、前記手段が該ラインメモリであることを特徴とする。
【００１３】
本発明の出力２分岐型固体撮像素子は、赤色受光量に応じた赤色信号電荷と、緑色受光量に応じた緑色信号電荷と、青色受光量に応じた青色信号電荷とが前記ラインメモリに所定順序で格納され該ラインメモリから所要タイミングで前記水平転送路に出力されることで同一色の信号電荷が水平方向に画素加算されるとき動画の再生画像上の奇数行の画素加算のタイミングと偶数行の画素加算のタイミングを異ならせることで前記分岐残り電荷分の信号を市松的に配置することを特徴とする。
【００１４】
本発明の出力２分岐型固体撮像素子の駆動方法は、半導体基板に二次元アレイ状に形成され各々が受光量に応じた信号電荷を蓄積する複数の光電変換素子と、該光電変換素子から読み出された前記信号電荷を転送する電荷転送路と、該電荷転送路に沿って転送されてきた前記信号電荷を受け取り出力端側に転送する２つの分岐転送路と、前記電荷転送路と前記２つの分岐転送路との接続部分に設けられる電荷分岐部とを備える出力２分岐型固体撮像素子の駆動方法において、前記電荷分岐部で発生する分岐残り電荷分に応じた信号を再生画像上で市松的に配置して読み出すことを特徴とする。
【００１５】
本発明の撮像装置は、上記いずれかに記載の出力２分岐型固体撮像素子を搭載したことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、分岐残り電荷分の信号を、視覚的に有利となるように（見えにくくなるように）再生画像上で市松的に配置するため、分岐残り電荷分による画質劣化を抑制することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１８】
図１は、本発明の一実施形態に係るデジタルカメラの構成図である。図示するデジタルカメラは、撮影レンズ１０と、詳細は後述するＣＣＤタイプの固体撮像素子１００と、この両者の間に設けられた絞り１２と、赤外線カットフィルタ１３と、光学ローパスフィルタ１４とを備える。デジタルカメラの全体を統括制御するＣＰＵ１５は、フラッシュ発光部１６及び受光部１７を制御し、レンズ駆動部１８を制御して撮影レンズ１０の位置をフォーカス位置に調整し、絞り駆動部１９を介し絞り１２の開口量を制御して露光量調整を行う。
【００１９】
また、ＣＰＵ１５は、撮像素子駆動部２０を介して固体撮像素子１００を駆動し、撮影レンズ１０を通して撮像した被写体画像を色信号として出力させる。ＣＰＵ１５には、操作部２１を通してユーザからの指示信号が入力され、ＣＰＵ１５はこの指示に従って各種制御を行う。
【００２０】
デジタルカメラの電気制御系は、固体撮像素子１００の出力に接続されたアナログ信号処理部２２と、このアナログ信号処理部２２から出力されたＲＧＢの色信号をデジタル信号に変換するＡ／Ｄ変換回路２３とを備え、これらはＣＰＵ１５によって制御される。
【００２１】
更に、このデジタルカメラの電気制御系は、メインメモリ（フレームメモリ）２４に接続されたメモリ制御部２５と、補間演算やガンマ補正演算，ＲＧＢ／ＹＣ変換処理等を行うデジタル信号処理部２６と、撮像画像をＪＰＥＧ画像に圧縮したり圧縮画像を伸張したりする圧縮伸張処理部２７と、測光データを積算しデジタル信号処理部２６が行うホワイトバランス補正のゲインを求める積算部２８と、着脱自在の記録媒体２９が接続される外部メモリ制御部３０と、カメラ背面等に搭載された液晶表示部３１が接続される表示制御部３２とを備え、これらは、制御バス３３及びデータバス３４によって相互に接続され、ＣＰＵ１５からの指令によって制御される。
【００２２】
図２は、図１に示す固体撮像素子１００の平面模式図である。図示する固体撮像素子１００は出力２分岐型となっている。この固体撮像素子１００は、半導体基板上に多数のフォトダイオード（光電変換素子）１０１が二次元アレイ状に配列形成され、奇数行のフォトダイオード１０１に対して偶数行のフォトダイオード１０１が１／２ピッチづつずらして配置（所謂、ハニカム画素配列）されている。
【００２３】
各フォトダイオード１０１上に図示した「Ｒ」「Ｇ」「Ｂ」は各フォトダイオード上に積層されたカラーフィルタの色（赤＝Ｒ，緑＝Ｇ，青＝Ｂ）を表しており、各フォトダイオード１０１は、３原色のうちの１色の受光量に応じた信号電荷を蓄積する。尚、原色系カラーフィルタを搭載した例を説明するが、補色系カラーフィルタを搭載することでも良い。
【００２４】
半導体基板表面の水平方向には、各フォトダイオード１０１を避けるように蛇行して垂直転送電極が敷設されている。半導体基板には垂直方向に並ぶフォトダイオード列の側部に図示しない埋め込みチャネルが、フォトダイオード１０１を避けるように垂直方向に蛇行して形成されている。この埋め込みチャネルと、この上に設けられ垂直方向に蛇行して配置される垂直転送電極とで、垂直転送路（ＶＣＣＤ）１０２が形成される。
【００２５】
半導体基板の下辺部には、水平転送路（ＨＣＣＤ）１０３が設けられている。この水平転送路１０３も、埋め込みチャネルとその上に設けられた水平転送電極とで構成され、この水平転送路１０３は、撮像素子駆動部２０から出力される転送パルスＨＳ１，ＨＳ２によって駆動される。
【００２６】
水平転送路１０３の出力端部は、電荷振り分け部（電荷分岐部）１２０により、第１分岐転送路１０４と、第２分岐転送路１０５とに２分岐される。第１分岐転送路１０４，第２分岐転送路１０５の構成は水平転送路１０３と同様の構成（埋め込みチャネル及び転送電極）になっており、第１分岐転送路１０４の出力端部には、該出力端に転送されてきた信号電荷の電荷量に応じた電圧値信号を出力する第１出力アンプ１０６が設けられ、第２分岐転送路１０５の出力端部には、該出力端に転送されてきた信号電荷の電荷量に応じた電圧値信号を出力する第２出力アンプ１０７が設けられている。
【００２７】
第１分岐転送路１０４と第２分岐転送路１０５とは、撮像素子駆動部２０が水平転送路１０３を駆動する転送パルスＨＳ１，ＨＳ２を１／２に分周することで生成した転送パルスＨＰ１，ＨＰ２によって２相駆動される。
【００２８】
本実施形態の出力２分岐型固体撮像素子１００は、各垂直転送路１０２の端部と水平転送路１０３との境界部分に、水平転送路１０３に沿うラインメモリ１０８を備える。
【００２９】
ラインメモリ１０８は、例えば特開２００２―１１２１１９号公報に記載されている様に、撮像素子駆動部２０からの指示により各垂直転送路１０２から受け取った信号電荷を一時蓄積し、水平転送路１０３に出力するタイミングを制御することで、信号電荷の水平方向の画素加算を行うため等に使用される。画素加算は、デジタルカメラで動画撮影を行うとき即ち縮小画像を出力するとき行い、静止画像を撮像する場合には画素加算は行わない。
【００３０】
尚、「垂直」「水平」という用語を使用して説明したが、これは、半導体基板表面に沿う「１方向」「この１方向に対して略直角の方向」という意味である。
【００３１】
図３は、図２に示す水平転送路１０３と分岐転送路１０４，１０５との接続部における電荷振り分け部１２０の詳細を示す表面模式図である。水平転送路１０３は、埋め込みチャネルと、その上に繰り返し積層された第１層電極１０３ａ及び第２層電極１０３ｂの組とから成り、第１層電極１０３ａ及び第２層電極１０３ｂの組のうち１つ置きの組に転送パルスＨＳ１が印加され、残りの１つ置きの組に、転送パルスＨＳ１と逆位相の転送パルスＨＳ２が印加される周知の構成になっている。
【００３２】
本実施形態の水平転送路１０３は、電荷振り分け部１２０に近づくに従って、埋め込みチャネルの幅が徐々に狭くなるように形成され、第１層電極１０３ａ，第２層電極１０３ｂの長さもこれに合わせて短く形成されている。図示する例では、水平転送路１０３の底辺１０３ｃに対して上辺１０３ｄが徐々に近づくように、幅が約１／２程度に狭められている。
【００３３】
水平転送路１０３と、分岐転送路１０４，１０５との間に、電荷振り分け部１２０が設けられる。この電荷振り分け部１２０は、幅狭に形成された埋め込みチャネル上に積層された第１層電極１２０ａ及び第２層電極１２０ｂでなる振り分け電極（分岐電極）を備える。
【００３４】
第１層電極１２０ａは扁平二等辺三角形の形状を為し、該扁平二等辺三角形の底辺部分に絶縁層を介して短冊状の第２層電極１２０ｂの端部分が重複積層される。この第１層電極１２０ａ及び第２層電極１２０ｂには、撮像素子駆動部２０から例えばアース電位等の固定電位ＨＳＬが印加される。
【００３５】
第１分岐転送路１０４は、振り分け電極１２０ａの１辺側に連設され、第２分岐転送路１０５は、振り分け電極１２０ａの他辺側に連設される。本実施形態の水平転送路１０３の端部は、その電荷振り分け部１２０側近傍において、この１辺側すなわち片側でのみチャネル幅が徐々に絞られる構成となっている。
【００３６】
第１分岐転送路１０４，第２分岐転送路１０５は共に、埋め込みチャネルと、その上に繰り返し積層された第１層電極及び第２層電極の組とで成り、第１層電極及び第２層電極の組のうち１つ置きの組に転送パルスＨＰ１が印加され、残りの１つ置きの組に、転送パルスＨＰ１と逆位相の転送パルスＨＰ２が印加される。
【００３７】
そして、第１分岐転送路１０４の振り分け電極１２０ａに最隣接する第１層電極１０４ａ及び第２層電極１０４ｂに転送パルスＨＰ１が印加されるとき、第２分岐転送路１０５の振り分け電極１２０ａに最隣接する第１層電極１０５ａ及び第２層電極１０５ｂに転送パルスＨＰ２が印加される。
【００３８】
図４は、電荷振り分け部１２０における半導体基板の断面模式図（ａ）及びポテンシャル図（ｂ）を示している。
【００３９】
ｎ型半導体基板の表面部に形成されたｐウェル層には、ｎ型の埋め込みチャネル１３０が形成されている。そして、この半導体基板の表面には、図示しない絶縁層を介し第１層電極膜１０３ａ，１２０ａ，１０５ａ（第１分岐転送路の場合には１０４ａ）が積層されると共に、各第１層電極膜間に、図示しない絶縁層を介して第２層電極膜１０３ｂ，１２０ｂ，１０５ｂ（１０４ｂ）が積層される。
【００４０】
埋め込みチャネル１３０の第２層電極膜１０３ｂ，１２０ｂ，１０５ｂ（１０４ｂ）直下には、ｐ−領域１３１が形成される。そして、電荷振り分け部１２０及び第１，第２分岐転送路１０４，１０５の部分において、電荷振り分け部１２０及び第１，第２分岐転送路１０４，１０５の電位を所要電位に制御するｎ型層１３２が埋め込まれる。
【００４１】
斯かる構成の固体撮像素子１００では、図２に示す各フォトダイオード１０１に蓄積された信号電荷が垂直転送路１０２に読み出され、垂直方向に転送される。垂直方向に転送されてきた信号電荷が水平転送路１０３に移されると、水平転送路１０３には、水平転送パルスＨＳ１，ＨＳ２が印加され、水平転送路１０３上の全信号電荷が、水平転送路１０３に沿って電荷振り分け部１２０に順次転送される。
【００４２】
図５は、水平転送パルスＨＳ２と、分岐転送路１０４，１０５に印加される転送パルスＨＰ１，ＨＰ２のタイミングチャートである。電荷振り分け部１２０に最隣接する第１層電極１０３ａ，第２層電極１０３ｂに転送パルスＨＳ２が印加されると、その電位は、図４（ｂ）に矢印Ａで示すように、上下する。
【００４３】
電荷振り分け部１２０の振り分け電極１２０ａ，１２０ｂには固定電圧ＨＳＬが印加されており、電荷振り分け部１２０の電位は固定となっている。この状態で、電荷振り分け部１２０に最隣接する第１層電極１０３ａ，第２層電極１０３ｂの印加電圧が０Ｖになると、第１層電極１０３ａ下の電位は振り分け部１２０ｂの電位より小さくなり（図４（ｂ）で上方向）、３．３Ｖになると第１層電極１０３ａ下の電位は振り分け部１２０ｂの電位より高くなる（図４（ｂ）で下方向）。
【００４４】
水平転送路に沿って転送されてきた信号電荷は、電荷振り分け部１２０に近づくに従って、チャネル幅が狭くなるため狭い領域に閉じ込められていく。そして、電荷振り分け部１２０に最隣接する水平転送路１０３の第１層電極１０３ａ，第２層電極１０３ｂの印加電圧が０Ｖになると（図４（ｂ）の矢印Ａの上側に持ち上げられると）、第１層電極１０３ａ下に保持されていた信号電荷は、図４（ｂ）に「イ」と示したように、電荷振り分け部１２０に流れ込む。
【００４５】
第１分岐転送路１０４と第２分岐転送路１０５は、転送パルスＨＳ１，ＨＳ２の１／２の周波数の転送パルスＨＰ１，ＨＰ２で駆動されている。電荷振り分け部１２０に最隣接する水平転送路１０３の第１層電極１０３ａの印加電圧が０Ｖになったとき、電荷振り分け部１２０に最隣接する第２分岐転送路１０５の第１層電極１０５ａ，第２層電極１０５ｂには３．３Ｖの電圧が印加されており、第１分岐転送路１０４の第１層電極１０４ａ，第２層電極１０４ｂには０Ｖの電圧が印加されている。
【００４６】
即ち、第２分岐転送路１０５の電位は高く（図４（ｂ）の状態Ｍ）、第１分岐転送路１０４の電位は低く（図４（ｂ）の状態Ｌ）なっている。このため、電荷振り分け部１２０に流れ込んだ信号電荷は、電荷振り分け部１２０を通ってそのまま第２分岐転送路１０５に流れ込む（図４（ｂ）の「ロ」）。
【００４７】
次の転送パルスＨＳ２に従って水平転送路１０３から電荷振り分け部１２０に流れ込んだ信号電荷は、今度は、第１分岐転送路１０４の電位が高く（図４（ｂ）の状態Ｍ）、第２分岐転送路１０５の電位が低い（図４（ｂ）の状態Ｌ）ため、第１分岐転送路１０４に流れ込む。
【００４８】
図６（ａ）は、図２に示す固体撮像素子１００から動画像を縮小画像として読み出すときの水平画素加算を行う説明図である。図２に示すＲＢラインと次のＧラインの２行分の信号電荷が垂直転送路１０２上を転送され、これらがラインメモリ１０８上に格納されて１行分の信号電荷行となる。このラインメモリ１０８上では、信号電荷は、ｒ，ｇ，ｂ，ｇ，ｒ，ｇ，ｂ，ｇ，…と並んでいる。ｒは赤色，ｇは緑色，ｂは青色のカラーフィルタが積層されたフォトダイオード１０１から読み出された信号電荷である。
【００４９】
図６（ａ）に示すｇ信号電荷２０１が水平転送路１０３に移され、水平転送路１０３が転送パルスＨＳ１，ＨＳ２に従って駆動され、ｇ信号電荷２０１を収納した水平転送路上のパケットが、隣のｇ信号電荷２０２を収納したラインメモリ１０８上の該当位置まで進んだとき、ラインメモリ１０８からｇ信号電荷２０２が当該パケット内に移動される。これにより、当該パケット内のＧ信号電荷２０３は、ｇ信号電荷２０１とｇ信号電荷２０２とが加算された信号電荷となり、水平方向に２画素分の加算が実行される。
【００５０】
ｒ信号電荷，ｂ信号電荷も同様であり、最も近い同一色の信号電荷が水平方向に加算され、水平転送路上で、Ｒ，Ｇ，Ｂ，Ｇ，Ｒ，Ｇ，…と並ぶことになる。図６（ａ）の画素加算では、Ｇ信号電荷２０３の直前に、Ｂ信号電荷２０４が画素加算される。
【００５１】
そして、図６（ｂ）に示す様に、Ｒ信号電荷，Ｂ信号電荷については、分岐部１２０において第１分岐転送路１０４側に振り分けられ、Ｇ信号電荷については分岐部１２０において第２分岐転送路１０５側に振り分けられる。そして、Ｒ信号電荷，Ｂ信号電荷の電荷量に応じた電圧値信号が出力アンプ１０６によって読み出され、Ｇ信号電荷の電荷量に応じた電圧値信号が出力アンプ１０７によって読み出される。
【００５２】
動画像の場合、垂直方向の画素については画素間引きが行われる。即ち、図２に示すＲＢライン及び次Ｇラインの次の２行は、ＢＲライン及びＧラインとなるが、この２ラインの信号電荷は廃棄され、更に次のＲＢライン及びＧラインの２行の信号電荷が図６（ｂ）に示す様に、ラインメモリ１０８上に格納され、画素加算されることになる。
【００５３】
今度も水平転送路上で水平方向に２画素加算を行うのであるが、図６（ａ）で説明した画素加算とは異なるタイミングによる画素加算を行う。これを図７で説明する。即ち、本実施形態では、図６に示す画素加算と、図７に示す画素加算とを交互に行い、固体撮像素子１００から画像データの出力を行う。
【００５４】
図６（ａ）の画素加算では、ラインメモリ１０８上に並ぶ６番目のｇ信号電荷２０１と８番目のｇ信号電荷２０２の加算信号電荷２０３の前に、Ｂ信号電荷２０４が加算される様に画素加算が行われる。これに対し、図７では、同じ順番のＧ信号電荷２０３の先行電荷が、Ｒ信号電荷２０５となるようなタイミングで画素加算を行う。即ち、図７の画素加算では、Ｒ信号電荷，Ｂ信号電荷に関しては、図６（ａ）に比較して位置が逆になるように、２位置分先行して画素加算が行われる。
【００５５】
図７のタイミングで画素加算が行われた後、Ｒ信号電荷とＢ信号電荷については、分岐部１２０において第１分岐転送路１０４側に振り分けられ、Ｇ信号電荷については分岐部１２０において第２分岐転送路１０５側に振り分けられる。そして、Ｒ信号電荷，Ｂ信号電荷の電荷量に応じた電圧値信号が出力アンプ１０６によって読み出され、Ｇ信号電荷の電荷量に応じた電圧値信号が出力アンプ１０７によって読み出される。
【００５６】
次に、図６（ａ）の画素加算と図７の画素加算とを交互に行う理由について説明する。カラーの動画像を撮像しその信号電荷を分岐部１２０で振り分ける場合、分岐部１２０における電荷振り分けで電荷残りが発生すると、これが画質に影響を及ぼす。
【００５７】
例えば、赤色の被写体を撮像したとする。撮像したカラー動画像のＧ信号電荷を転送し分岐する場合、その前段がＲ信号電荷の場合とＢ信号電荷の場合の２通りが生じる。
【００５８】
被写体が赤色であるためＲ信号電荷の電荷量は多くこのため電荷残りも多くなる。Ｂ信号電荷の電荷量は小さくその電荷残りは少ない。つまり、Ｒ信号電荷の後段となるＧ信号電荷の方が、Ｒ信号電荷の分岐残りが混入するため、Ｂ信号電荷の後段となるＧ信号電荷より電荷量が多くなってしまう。
【００５９】
赤色の被写体画像を撮像したため、本来、Ｇ信号電荷は場所によらず一定電荷量になるはずであるが、電荷残りの存在により、Ｒ信号電荷の次転送に係るＧ信号電荷量が多くなってしまう。これを図示すると、図８（ａ）となる。即ち、Ｒ信号の右隣のＧ信号列Ｘと、Ｂ信号の右隣のＧ信号列Ｙとは、本来同一信号量であるにも関わらず、分岐による電荷残りによって電荷量に差が生じ、これが縦線として見えてしまい、画質を劣化させる。
【００６０】
そこで、本実施形態では、図６（ａ）の画素加算と、図７の画素加算とを交互に行うことで、縦線の発生を防止している。図６（ａ）の画素加算と図７の画素加算では、ｇ信号電荷の画素加算は同じであり、加算したＧ信号を基準に再生画像を作るとき、緑色（Ｇ）の画素位置は同じとなる。
【００６１】
図６（ａ）と図７とでは、Ｇ信号に先行するＲ，Ｂが交互に入れ替わることになる。固体撮像素子１００から出力されるＢ信号とＲ信号とは容易に入れ替えて再生画像を作ることができるため、奇数行については図６（ａ）の画素加算を行い、偶数行については図７の画素加算を行うことで、図８（ｂ）に示す様に、Ｒ信号電荷の分岐による電荷残りが混入するＧ信号電荷によるＧ信号を、市松模様的に配置することができる。これにより、Ｇ信号の縦線発生が防止でき、画質劣化が回避される。
【００６２】
以上述べた様に、本実施形態の出力２分岐型固体撮像素子１００では、動画像を撮像するときの画質劣化を回避可能となる。また、出力アンプ１０６，１０７から出力される電圧値信号は、水平転送路１０３の１／２の駆動周波数で転送されてきた信号電荷の電荷量に応じた信号として出力されるため、水平転送路１０３を高速駆動しても、出力データの波形が乱れることは無い。
【００６３】
同一製造プロセスにより同一半導体基板上に同一構造の出力アンプ１０６，１０７を製造する場合であっても、その特性を同一にすることは困難である。しかし、本実施形態の様に、同一色の信号電荷の電圧値信号は必ず同じ出力アンプから読み出される構成とすることで、各出力アンプ間のゲイン差を吸収することが可能となる。
【００６４】
固体撮像素子から出力されるＲ，Ｇ，Ｂ毎の画像データから１枚の撮像画像を再生する場合、図１に示すデジタル信号処理部２６は、ホワイトバランス補正を行う。ホワイトバランス補正とは、本来「白」である画像を様々な色の光源下で撮像しても「白」の撮像画像として表現されるように補正するものであり、１枚の撮像画像を構成するＲ，Ｇ，Ｂの画像データ全てを混合したとき、混合結果が「無彩色」となるようにＲ，Ｇ，Ｂ毎のゲイン調整を行うものである。
【００６５】
２つの出力アンプ１０６，１０７間にゲイン差が存在していても、同じ色の色データが同じアンプから出力されていれば、ホワイトバランス補正を行うことで、アンプ間のゲイン差は吸収されてしまい、ゲイン差が画像データに表れることのない良好な画質のカラー画像データを再生することが可能となる。
【００６６】
また、本実施形態では、水平転送路１０３に沿って転送されてきた信号電荷の存在領域を狭めてから電荷振り分け部１２０に流し込む構成のため、しかも、電荷振り分け部１２０の電位を固定電位とし、電荷振り分け部１２０の電位井戸の幅（信号電荷が流れる方向の長さ）を狭くした扁平二等辺三角形状としているため、電荷残りが少なく信号電荷を第１分岐転送路１０４または第２分岐転送路１０５に振り分けることが可能となる。
【産業上の利用可能性】
【００６７】
本発明に係る固体撮像素子は、高精細な動画像を撮像することが可能なデジタルカメラに搭載すると、有用である。
【図面の簡単な説明】
【００６８】
【図１】本発明の一実施形態に係るデジタルカメラの機能ブロック図である。
【図２】図１に示す出力２分岐型固体撮像素子の表面模式図である。
【図３】図２に示す電荷振り分け部（分岐部）の詳細表面模式図である。
【図４】図２に示す電荷振り分け部の断面模式図（ａ）及びのそのポテンシャル図（ｂ）（ｃ）である。
【図５】図２に示す出力２分岐型固体撮像素子の駆動パルスのタイミングチャートである。
【図６】本発明の一実施形態に係る水平方向の画素加算を示す図である。
【図７】本発明の一実施形態に係る水平方向の画素加算を示す図である。
【図８】本発明の一実施形態に係る動画出力における画素加算による効果を説明する図である。
【符号の説明】
【００６９】
１００  固体撮像素子
１０１  フォトダイオード
１０２  垂直転送路（ＶＣＣＤ）
１０３  水平転送路（ＨＣＣＤ）
１０３ａ，１０４ａ，１０５ａ  転送路の第１層電極膜
１０３ｂ，１０４ｂ，１０５ｂ  転送路の第２層電極膜
１０４  第１分岐転送路
１０５  第２分岐転送路
１０６，１０７  出力アンプ
１０８  ラインメモリ
１２０  電荷振り分け部（分岐部）
１２０ａ  分岐部における扁平三角形状の電荷振り分け電極（第１層電極）
１２０ｂ  分岐部の電荷振り分け電極（第２層電極）
【図１】
0004649346.tif 000002
【図２】
0004649346.tif 000003
【図３】
0004649346.tif 000004
【図４】
0004649346.tif 000005
【図５】
0004649346.tif 000006
【図６】
0004649346.tif 000007
【図７】
0004649346.tif 000008
【図８】
0004649346.tif 000009