(57)【特許請求の範囲】
【請求項１】
集積回路基板の電位分布の解析のために用いられる基板抵抗メッシュを，小規模な部分抵抗メッシュに分割し，各部分抵抗メッシュの解析すべきノードのみについて電圧電流特性を表現する等価回路に変換し，この等価回路の所定のノード間を接続して形成した集積回路基板モデルを用い，
集積回路基板上の高濃度な不純物拡散層，基板コンタクト及びグランド配線に対応する抵抗網を基板抵抗メッシュ上に接続し，接続後の抵抗メッシュの分割を行い，
集積回路基板上の高濃度な不純物拡散層，基板コンタクト及びグランド配線が存在する領域を，抵抗メッシュの水平方向の分割の境界とし，
集積回路基板上の高濃度な不純物拡散層，基板コンタクト及びグランド配線が存在する領域上に接続ノードを設け，その接続点を介して小規模な抵抗メッシュの分割の後に生成される部分的抵抗メッシュの等価回路間の接続を行うことを特徴とする集積回路基板の電位の解析方法。
【請求項２】
垂直方向の集積回路基板の抵抗メッシュの分割方法として，２層以上の部分抵抗メッシュに分割することを特徴とする請求項１記載の集積回路基板の電位の解析方法。
【請求項３】
垂直方向の集積回路基板の抵抗メッシュの接続方法として，それぞれの接続点は各垂直方向の境界面に最低一個づつ取りその接続点を介して部分抵抗メッシュの等価回路同士を垂直方向に接続することを特徴とする請求項２記載の集積回路基板の電位の解析方法。
【請求項４】
集積回路基板の電位分布の解析のために用いられる基板抵抗メッシュを，小規模な部分抵抗メッシュに分割し，各部分抵抗メッシュの解析すべきノードのみについて電圧電流特性を表現する等価回路に変換し，この等価回路の所定のノード間を接続して形成した集積回路基板モデルを用い，
集積回路基板上の高濃度な不純物拡散層，基板コンタクト及びグランド配線に対応する抵抗網を基板抵抗メッシュ上に接続し，接続後の抵抗メッシュの分割を行い，
集積回路基板上の高濃度な不純物拡散層，基板コンタクト及びグランド配線が存在する領域を，抵抗メッシュの水平方向の分割の境界とし，
集積回路基板上の高濃度な不純物拡散層，基板コンタクト及びグランド配線が存在する領域上に接続ノードを設け，その接続点を介して小規模な抵抗メッシュの分割の後に生成される部分的抵抗メッシュの等価回路間の接続を行うことを特徴とする集積回路基板の電位の解析装置。
【請求項５】
垂直方向の集積回路基板の抵抗メッシュの分割装置として，２層以上の部分抵抗メッシュに分割することを特徴とする請求項４記載の集積回路基板の電位の解析装置。
【請求項６】
垂直方向の集積回路基板の抵抗メッシュの接続装置として，それぞれの接続点は各垂直方向の境界面に最低一個づつ取りその接続点を介して部分抵抗メッシュの等価回路同士を垂直方向に接続することを特徴とする請求項５記載の集積回路基板の電位の解析装置。
【発明の詳細な説明】
【発明の属する技術分野】
本発明は，大規模集積回路の設計技術に関し，特に大規模集積回路における論理回路の動作により位置的，時間的に変化する集積回路基板電位の解析方法，及びそれを用いた回路設計技術に関する。
【０００１】
【従来の技術】
大規模集積回路(以下「LSI」という。)における回路素子の微細化により，大規模ディジタル回路の高集積化及び高速化が進んでいる。大規模なディジタル回路の高速動作による電源電流の変化が起こり，これにより基板雑音あるいは電源雑音が発生する。近年，これらの雑音によるLSIの性能劣化の問題が顕著になっている。
【０００２】
アナログディジタル混載回路(以下「AD混載LSI」という。)では，大規模なCPU,DSP等のディジタル信号処理を行うディジタル回路と，チップ外部から入力される連続値信号から高精度に離散値信号へ変換を行うアナログディジタル変換器(ADC)，内部のディジタル回路に高速なクロック信号を供給するクロック生成回路(PLL)等のアナログ回路が，シリコン等の半導体等を材質とする一つの集積回路基板に混載されている。
【０００３】
このようなAD混載LSIでは，ディジタル回路により発生するスイッチング雑音が集積回路基板を介してアナログ回路部へ伝わりアナログ回路動作に悪影響を与える，という基板雑音の問題が顕著となっている。具体的には，基板雑音はADCやPLL等のアナログ回路の精度の低下を生じさせ，結果としてチップを含むシステム全体の動作性能劣化や誤動作を引き起こす。
【０００４】
この問題の解決のためには，LSIの設計の段階で，ディジタル回路により発生する雑音量の見積もり，発生した雑音の集積回路基板を介したアナログ回路への伝搬量の見積もりを行う，という基板雑音解析により，雑音対策をLSI設計に施す必要がある。
【０００５】
ディジタル回路により発生する雑音は時間的に変化し，集積回路基板を介してアナログ回路部へ伝わるので，基板雑音解析を行うためには，集積回路基板の電位分布及び電位の時間的変動の解析が現実的時間で実行可能な小規模な解析モデルが必要となる。
【０００６】
集積回路基板をモデル化する方法として，基板を等価的に抵抗のメッシュでモデル化する方法がある。このモデル化されたものを基板抵抗メッシュと呼ぶ。
【０００７】
基板を等価的に基板抵抗メッシュで取り扱う場合，解析精度は基板抵抗メッシュのグリッドの細かさに依存する。細かい基板抵抗メッシュを用いて解析すると，計算時間が増大し，計算機の記憶容量が増大するので，高精度な解析は不可能となる。
【０００８】
よって，基板抵抗メッシュのノード数を解析するもののみに減少させ，それらのノード間の規模の小さい抵抗網(以下「基板等価回路」と呼ぶ。)を精度の劣化無く導出する手法が考案されている。
【０００９】
基板等価回路を精度の劣化無く導出する方法として，F行列の乗算を利用した方法がある。基板抵抗メッシュを水平方向の抵抗の接続による抵抗網，垂直方向の抵抗が行列状に並んでる抵抗網の二種類の抵抗網の積み重ねで構成されると考え，それぞれの抵抗網に対応するF行列を作成する。抵抗網の縦続接続は，F行列のかけ合わせで表現すことができ，かけ合わせにより得られるF行列は，抵抗網の入力，出力ノードに関する電圧，電流の入出力特性のみを表現する。よって，それぞれの抵抗網のF行列を順次かけ合わせることによって，基板抵抗メッシュの内部ノードの削減をおこなうことができる。得られるF行列を，アドミタンス行列に変換することにより，解析に必要なノード間の基板等価回路の抵抗網を得る。(村坂 佳隆, 永田 真, 森江 隆, 岩田 穆, "F行列を用いたチップレベルの基板雑音解析法," 信学技報, ICD99-147(1999-09), pp. 1-8,1999.)
【００１０】
作成された基板等価回路は回路シミュレータのネットリスト形式で記述され，さらにそのネットリストに，雑音の発生をモデル化した回路，集積回路基板外部の実装系の回路をモデル化した回路，及び外部の電源の記述もおこなわれ，回路シミュレータを用いて解析がおこなわれる。
【００１１】
しかし，大規模な基板を一つの大きな基板抵抗メッシュでモデル化し，その基板等価回路を作成することは困難である。これは，ノード数の削減をおこない，基板等価回路作成を行うに際して，基板抵抗メッシュの行列規模の2乗に比例する計算時間及び記憶容量を要する逆行列演算が必要となるためである。
【００１２】
この問題を解決するために，小規模の部分抵抗メッシュに分割して，それぞれの部分抵抗メッシュの基板等価回路(以下「部分等価回路」という。)を作成した後に，それらを回路シミュレータで用いるネットリスト上で記述し，ネットリスト上で部分等価回路を接続する記述をおこない解析する，という解析手法が存在する。
【００１３】
また，集積回路基板の電位変動は，基板上に集積された電源，グランド配線の電位変化が大きく影響する。これらの配線の抵抗値は，集積回路基板の抵抗値に対して1000分の1程度で非常に小さく，基板コンタクト，高濃度な不純物拡散層を介して集積回路基板と低抵抗で接続されているためである。この基板コンタクトを有し，高濃度な不純物拡散層を介して集積回路基板に接続されているグランド配線のことを「基板グランド配線」と呼ぶ。
【００１４】
基板抵抗メッシュを基板等価回路に変換した後に，グランド配線の影響を取り入れるには，電源，グランド配線と基板等価回路の間に複数の接続ノードを設ける必要があるので，必要な記憶容量，計算時間が増大するという問題がある。そこで，基板等価回路の作成時に電源，グランド配線の影響を考慮に入れるため，基板コンタクト及び配線部も基板抵抗メッシュと同サイズのグリッドでモデル化し基板抵抗メッシュと接続した後にノード数の削減をおこなって，基板等価回路を作成するという解析方法により，上記問題を解決できる。(Y. Murasaka, M. Nagata, T. Ohmoto, T. Morie, and A. Iwata, "Chip-Level Substrate Noise Analysis with Network Reduction by Fundamental Matrix Computation," Proceedings of IEEE2001 International Symposium on Quality Electronic Design (ISQED), March 26-28, 2001.)
【００１５】
【本発明が解決しようとする課題】
大規模な抵抗メッシュを用いたチップレベルの集積回路基板電位変動の解析のためには，水平方向，垂直方向それぞれについて複数の部分抵抗メッシュに分割し，分割により得られる部分抵抗メッシュについて，ノード数の削減により部分等価回路を生成し，それぞれの部分等価回路を接続ノードにて接続した解析モデルが必要である。
【００１６】
しかし，作成された各部分抵抗メッシュの部分等価回路間の接続のためには接続ノードを設ける必要があり，接続ノードを多く設けるとモデルの精度は部分抵抗メッシュへの分割前に近づくが，接続後のモデルを用いた解析に必要な記憶容量，計算時間が増大する。
【００１７】
本発明は，上記課題を解決すべくなされたものであり，その目的とするところは，部分等価回路間の接続ノード数を精度を保ったまま減らすための，大規模な基板抵抗メッシュの効果的な分割方法，及び分割された部分抵抗メッシュより作成される部分等価回路間の接続方法及びこれらを用いた解析方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明に係る抵抗メッシュの抵抗網の分割方法，及び分割後の部分抵抗メッシュより生成される部分等価回路間の接続方法は，分割後の部分抵抗メッシュに対して作成される部分等価回路のノード数を減らし，及びそれぞれの部分等価回路を接続することにより大規模なチップを大規模な抵抗メッシュによりモデル化する方法である。
【００１９】
水平方向の基板抵抗メッシュの分割方法として， 集積回路基板上の基板グランド配線の存在する領域を境界とし，垂直方向については基板抵抗メッシュを基板上層部，複数の基板中層部，基板下層部の部分抵抗メッシュに分割する。
【００２０】
分割された部分抵抗メッシュについて，それぞれ部分等価回路を作成する。部分等価回路の水平方向の接続方法として，上記の基板上層部の部分抵抗メッシュ表面上の低抵抗な領域に設けた境界上に最低1個の接続ノードを設け部分等価回路を作成し接続する。垂直方向の部分等価回路の接続方法として，部分抵抗メッシュの表面に最低1個の接続点を設けて部分等価回路を作成し接続する。
【００２１】
作成されたチップ全体の基板等価回路を用い，回路シミュレータにより集積回路基板の電位変動解析を行う。
【００２２】
【発明の実施の形態】
以下本発明に係る基板抵抗メッシュ分割方法，及び部分等価回路間の接続方法について添付の図面を参照して説明する。
【００２３】
(抵抗メッシュによる集積回路基板のモデル化)
解析を行う集積回路の集積回路基板の抵抗率，不純物濃度分布より基板抵抗メッシュの抵抗値が得られる。これを元に集積回路基板をメッシュ分割し，基板抵抗メッシュでモデル化する。
【００２４】
集積回路のレイアウトデータより，基板上の基板グランド配線の配置情報，長さ及び幅の情報，集積回路基板と基板グランド配線を接続する基板コンタクトの分布より，単位基板抵抗メッシュ中に存在するコンタクト数の情報を得る。これらの情報と，単位あたりの配線抵抗値，1個当り基板コンタクト抵抗値より，基板グランド配線の抵抗値，基板抵抗メッシュと基板グランド配線の抵抗網を接続する基板コンタクトの抵抗網の各抵抗値を得る。
【００２５】
上記の情報より，チップ基板全体をモデル化し，そして基板抵抗メッシュ上に抵抗網でモデル化したグランド配線の抵抗網11及び基板コンタクトの抵抗網12を基板抵抗メッシュ13と接続する。図１にその模式図を示す。
【００２６】
基板抵抗メッシュ全体のメッシュグリッドサイズは均一である必要はなく，水平方向及び垂直方向について部分的に荒く，もしくは細かくすることができる。
【００２７】
基板抵抗メッシュの抵抗値は，メッシュ全体で均一でなく，集積回路基板の不純物濃度に対応して，不均一とすることもできる。
【００２８】
グランド配線の抵抗網を構成する抵抗の抵抗値は，グランド配線の幅及び長さにより決定される。
【００２９】
グランド配線の抵抗網と基板抵抗メッシュを接続する基板コンタクトの抵抗網を構成する抵抗の抵抗値は，単位基板抵抗メッシュ当りに存在する基板コンタクトの数と，基板コンタクト抵抗値より算出でき，一つの抵抗素子で置き換え，二者の接続抵抗値を表現する。
【００３０】
(基板抵抗メッシュの分割方法)
グランド配線の抵抗網と，基板コンタクトの抵抗網から構成される基板グランド配線の抵抗網を接続した後，基板抵抗メッシュを図２のように，21の基板上層部，22の複数の基板中層部，23の基板下層部の部分抵抗メッシュに分割する。
【００３１】
基板抵抗メッシュの分割の際には，基板中層部の部分抵抗メッシュは無くても良く，基板上層及び基板下層部の部分抵抗メッシュのみに分割しても良い。(図４)
【００３２】
基板上層部のメッシュについては，基板グランド配線により低抵抗で接続された領域を境界とし，部分抵抗メッシュへと分割する。図２に部分抵抗メッシュに分割された基板抵抗メッシュの模式図を示す。
【００３３】
同様に，基板中層部の部分抵抗メッシュはさらに複数の部分抵抗メッシュに分割しても良い。(図３)
【００３４】
基板抵抗メッシュの部分抵抗メッシュへの水平方向の分割のための境界線は，必ずしも直線である必要はなく，凸凹のある境界線を持つことができる。
【００３５】
基板抵抗メッシュの部分抵抗メッシュへの垂直方向の分割のための境界線は，必ずしも直線である必要はなく，凸凹のある境界線を持つことができる。
【００３６】
分割後に得られる基板抵抗メッシュの抵抗網，基板グランド配線の抵抗網，それらを接続する基板コンタクトの抵抗網を接続した基板上層部の部分抵抗メッシュ21，及び基板中層部，基板下層部の部分抵抗メッシュ22，23について，ノード数の削減をおこない各々の部分等価回路を作成する。図５にその模式図を示す。
54が基板上層部に対応する部分等価回路，55が基板下層部に対応する部分等価回路である。
【００３７】
ここで，解析ノードは，上記抵抗網上の電圧を観測するノード，雑音解析の際に雑音の発生をモデル化した回路を接続するためのノード，外部の電源と接続するノード，及び部分等価回路同士を接続するノードから成る。
【００３８】
(部分等価回路間の接続方法)
基板上層部の部分等価回路同士を水平方向に接続するための接続ノードは，53のように上記の基板グランド配線上にのみ設ける。
【００３９】
基板上層部は低抵抗な基板グランド配線が密に接続されており，集積回路基板表面にて発生した雑音は低抵抗な基板グランド配線により表面中に瞬時に伝搬するため，接続ノード数は少なくて良い。
【００４０】
接続方法には，接続ノード間に抵抗を設け抵抗を介して接続する方法と，二つまたは複数の接続ノードを同じノードとして扱う方法の二通りがある。
【００４１】
基板上層部と基板下層部，基板上層部と基板中層部，基板中層部と基板中層部，及び基板中層部と基板下層部の部分等価回路間の接続ノードは，51，52のようにそれぞれの部分抵抗メッシュの下部及び上部に最低１個設ける。各層の部分等価回路の垂直方向の接続は，これらの接続ノードを介して行う。
【００４２】
図５で示した部分等価回路の間の接続例を図６に示す。部分等価回路の水平方向の接続のために設けられた接続ノード53は，抵抗61を介して接続される。また，部分等価回路の垂直方向の接続のために設けられた接続ノード51は，抵抗62を介して接続される。
【００４３】
それぞれの部分等価回路を，汎用の回路シミュレータ(SPICE)のネットリスト形式で記述し，そのネットリスト上でそれぞれの部分等価回路を接続する記述を行う。
【００４４】
図７ に示す解析条件とした場合の解析例を示す。4.5 mm角の集積回路基板を想定し，水平方向のグリッドサイズを45 μmとし，垂直方向のグリッドサイズを90 μmとして基板抵抗メッシュを作成している。
【００４５】
集積回路基板上には，基板抵抗値と比べ1/1000程度の抵抗値を持つ基板グランド配線が形成されている。
【００４６】
まず，基板上層部と基板下層部の二つの部分抵抗メッシュに分割し，基板上層部の部分抵抗メッシュはさらに75のように四つに分割した。得られる部分抵抗メッシュは，ノード数 51 x 51 x 3の基板上層部の部分抵抗メッシュが4個と，ノード数 101 x 101 x 3の基板下層部の部分抵抗メッシュが1個である。基板上層部の部分抵抗メッシュの分割の境界は，71で示す基板グランド配線が形成されている領域としている。
【００４７】
分割されたそれぞれの部分抵抗メッシュについて解析ノードを割り当て，部分等価回路を作成した。作成された部分等価回路はSPICEネットリスト形式で記述され，そのネットリスト中で74で示す接続ノード同士を接続する記述をおこなった。
【００４８】
直流解析を図７中のノードAに100mAの電流源73を接続し，チップ周辺の解析ノードは5オームの抵抗を介して72のように接地している。
【００４９】
表1に，本手法を用いモデル化したチップの直流解析結果及び従来手法を用い解析した結果を示す。従来手法とは，基板抵抗メッシュの分割を行わないで一つの基板等価回路を作成し，解析を行った結果である。
【００５０】
表1中のA,B,C,D及びA11,A21,D11,D12はそれぞれ図７中の解析ノードでの電圧値を示す。両者の結果間の誤差は，最大で，6.5%，平均で2%程度であり，実用に十分な精度の解析ができることがわかる。
【表１】
0004772988.tif 000002
【図面の簡単な説明】
【図１】  抵抗メッシュによりモデル化された集積回路基板及びその表面に形成される基板グランド配線の図
【図２】  基板上層部，中層部，下層部の部分抵抗メッシュに分割された基板抵抗メッシュの図
【図３】  基板上層部，中層部，下層部の部分抵抗メッシュに分割された基板抵抗メッシュで，さらに基板中層部の部分抵抗メッシュが水平方向に分割された図
【図４】  基板上層部，下層部の部分抵抗メッシュに分割された基板抵抗メッシュの図
【図５】  分割された部分抵抗メッシュ上の解析ノードの割り当て及び生成される部分等価回路の概念図
【図６】  部分等価回路の間の接続を示す図
【図７】  本手法解析例の集積回路基板表面の解析条件
【符号の説明】
11  グランド配線に対応する抵抗網
12  基板コンタクトに対応する抵抗網
13  基板抵抗メッシュを構成する抵抗網
21  基板上層部の部分抵抗メッシュ
22  基板中層部の部分抵抗メッシュ
23  基板下層部の部分抵抗メッシュ
51  基板上層部の部分抵抗メッシュに設けられた接続ノード
52  基板下層部の部分抵抗メッシュに設けられた接続ノード
53  基板上層部の部分等価回路間の接続ノード
54  基板上層部の部分等価回路
55  基板下層部の部分等価回路
61  水平方向の部分等価回路の接続
62  垂直方向の部分等価回路の接続
71  基板グランド配線
72  接地点
73  電流源
74  基板上層部の部分等価回路間の接続ノード
75  基板上層部の部分抵抗メッシュ
【図１】
0004772988.tif 000003
【図２】
0004772988.tif 000004
【図３】
0004772988.tif 000005
【図４】
0004772988.tif 000006
【図５】
0004772988.tif 000007
【図６】
0004772988.tif 000008
【図７】
0004772988.tif 000009