(57)【特許請求の範囲】
【請求項１】
ＺｎＴｅ系化合物半導体基板に少なくとも、Ｚｎ分子線、および１×１０−６Ｔｏｒｒ以上１×１０−４Ｔｏｒｒ以下の原子状水素を照射しながら１５０℃から３００℃の温度範囲で５分以上２時間以下のアニールを行う第１の表面処理工程を有することを特徴とするＺｎＴｅ系化合物半導体の表面処理方法。
【請求項２】
前記第１の表面処理工程の前に、前記ＺｎＴｅ系化合物半導体基板に１×１０−６Ｔｏｒｒ以上１×１０−４Ｔｏｒｒ以下の原子状水素を照射しながら８０℃から１５０℃の温度範囲で５分以上２時間以下のアニールを行う第２の表面処理工程を有することを特徴とする請求項１に記載のＺｎＴｅ系化合物半導体の表面処理方法。
【請求項３】
ＺｎＴｅ系化合物半導体基板に請求項１または請求項２に記載の表面処理を施した後、該基板上に分子線エピタキシー法によりエピタキシャル層を成長させることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＩ−ＶＩ族化合物半導体基板の表面処理方法および該基板上に分子線エピタキシー法によりエピタキシャル層を成長させる半導体装置の製造方法に関する。
【背景技術】
【０００２】
周期表第１２（２Ｂ）族元素および第１６（６Ｂ）族元素からなる化合物半導体（以下、ＩＩ−ＶＩ族化合物半導体と称する）結晶は、構成元素の組成比を変えることで種々の禁制帯幅を実現できるため光学的特性も多様である。従って、構成元素の組成比を調整して禁制帯幅を制御することにより所望の波長の光を得ることが可能となるため、発光素子の材料として利用されている。
【０００３】
また、高効率の発光特性を有する発光素子を実現するためには高キャリア濃度のＩＩ−ＶＩ族化合物半導体が必要とされる。そして、効率よく不純物をドーピングするために分子線エピタキシー法（以下、ＭＢＥと称する）等のエピタキシャル成長技術が一般的に用いられている。
【０００４】
さらに、ＩＩ−ＶＩ族化合物半導体のキャリア濃度を向上させるための技術として、プレーナ・ドーピング法を利用した製造方法が提案されている（例えば、特許文献１，非特許文献１）。ここで、プレーナ・ドーピング法とは、結晶成長とドーパントの堆積とを交互に繰り返すことによって、膜厚方向のある特定の結晶表面上に選択的にドーピングを行う方法である。前記特許文献１，非特許文献２では、ＺｎＳｅ基板を用いてＭＢＥ法により該基板にＺｎを照射しながら窒素ドーピングを行うことでＺｎ安定化面に窒素を高濃度でドーピングし、高キャリア濃度のｐ型ＺｎＳｅ化合物半導体を実現している。
【０００５】
ところで、近年では、量子効果を積極的に活用した量子効果デバイス（量子細線、量子ドットなど）の研究開発が積極的に実施され、これにより従来よりも発光効率の良い発光素子の実現が期待されている。
【０００６】
また、プレーナ・ドーピングや量子効果デバイスの実現には基板表面の平坦性が重要であり、特に、量子ドット等の形成には原子レベルで見て平坦な基板表面が必要であり１原子層以下の表面平坦性が得られるのが理想的ではあるが、基板表面の凹凸の差の最大値は２ｎｍ以下であることが望ましい。
【０００７】
従来は、ＩＩ−ＶＩ族系化合物半導体結晶を基板として、該基板上に良好なエピタキシャル層を成長させるために、例えばＨＦ（フッ化水素）により基板の表面を清浄化する表面処理が行われていた。しかし、量子ドット等に利用しうる微細なエピタキシャル層を均一に成長させるためには基板表面の平坦性が十分ではなかった。
【０００８】
そこで、化合物半導体の表面処理方法として、原子状水素を用いた清浄化方法が提案された（例えば、非特許文献２）。前記非特許文献２には、ＧａＡｓ基板の（００１）面に原子状水素を照射しながら低温で清浄化し、その後に高温で表面の平坦化する技術が開示されている。そして、前記非特許文献２では、ＧａＡｓ基板表面を原子的に平坦な状態にできることが報告されている。加えて、この原子状水素による表面処理は、比較的低温で半導体表面の清浄化が可能であるという点で有用とされている。
【０００９】
また、上述した原子状水素による表面処理方法は、前記文献にあるＧａＡｓ基板に限らず、ＩＩ−ＶＩ族化合物半導体の一つであるＺｎＳｅ基板の表面処理方法としても一般的に行われている。
【特許文献１】特開平６−２１６１６５号公報
【非特許文献１】Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｆｔ．５３（２１），２１Ｎｏｖｅｍｂｅｒ１９８８
【非特許文献２】Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．Ｖｏｌ．３６（１９９７）ｐｐ．Ｌ１３６７−Ｌ１３６９
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、本発明者等が、ＺｎＴｅ基板において、上述したような原子状水素による表面処理を適応したところ、目的とする平坦な基板表面を得ることができなかった。つまり、ＺｎＴｅ基板に原子状水素による表面処理を施しても基板表面の凹凸の差の最大値を２ｎｍ以下とすることができず、従来の表面処理方法では微細エピタキシャル層を成長させるのに十分な平坦性を有する基板表面を得ることは困難であることが明らかとなった。
【００１１】
そこで本発明は、量子ドット等に利用しうる微細なエピタキシャル層を成長させるのに適した基板表面を実現できるＺｎＴｅ系化合物半導体基板の表面処理方法、および該基板を用いた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明は、上記目的を達成するために、ＺｎＴｅ系化合物半導体の表面処理において、ＺｎＴｅ系化合物半導体基板に、少なくとも、Ｚｎ分子線、および１×１０−６Ｔｏｒｒ以上１×１０−４Ｔｏｒｒ以下の原子状水素を照射しながら１５０℃から３００℃の温度範囲で５分以上２時間以下のアニールを行う第１の表面処理工程を有するようにしたものである。
【００１３】
これにより、ＺｎＴｅ系化合物半導体について基板表面の平坦性を向上することができる。具体的には、基板表面の凹凸の差の最大値を２ｎｍ以下とすることができる。ここで、基板表面の凹凸の差の最大値とは、ＡＦＭにより基板表面の任意の１ミクロン四方を測定したときの、その面内の一番高いところと一番低いところの差であり、それが２ｎｍ以下の範囲に入っていることを意味している。
【００１４】
なお、表面処理温度の下限は特に制限されないが、１５０℃以下の低温ではアニール効果が得られるのに長時間を要するので工業的に適切でない。また、３００℃以上でアニールすると基板表面が荒れるために表面処理温度の上限を３００℃とした。また、表面処理時間は、５分以下とすると効果がなく、あまりにも長時間とするのは工業的ではないので、５分〜２時間の範囲とするのが望ましい。
【００１５】
また、照射する原子状水素の量（圧力）は、表面処理の効果が得られる量以上とすればよいが、真空装置の負担を増大させないように上限を設定するべきである。同様にＺｎの照射量も基板表面が荒れないこと、真空装置の負担を増大させないことを考慮して設定するのが望ましい。
【００１６】
さらに、前記第１の表面処理工程の前に、前記ＺｎＴｅ系化合物半導体基板に原子状水素を照射しながら８０℃から１５０℃の温度範囲で５分以上２時間以下のアニールを行う第２の表面処理工程を有するようにした。
【００１７】
これにより、基板表面から酸化膜や炭素等の不純物を効果的に除去することができ、基板表面を清浄化することができる。なお、基板表面の清浄化の効果と工業的見地から第１の処理工程と同様に、表面処理時間は５分〜２時間の範囲とするのが望ましい。
【００１８】
また、ＺｎＴｅ系化合物半導体基板に上述した表面処理を施した後、該基板上に分子線エピタキシー法によりエピタキシャル層を成長させることにより、量子ドット等に利用しうる微細エピタキシャル層を成長させることができる。したがって、従来よりも発光効率の良い発光素子を作製することが可能となる。
【発明の効果】
【００１９】
本発明によれば、ＺｎＴｅ系化合物半導体の表面処理において、ＺｎＴｅ系化合物半導体基板に少なくとも、Ｚｎ分子線、および１×１０−６Ｔｏｒｒ以上１×１０−４Ｔｏｒｒ以下の原子状水素を照射しながら１５０℃から３００℃の温度範囲でアニールする第１の表面処理工程を有するようにしたので、基板表面の平坦性を向上でき、該基板上に量子ドット等に利用しうる微細エピタキシャル層を均一に成長させることができるという効果を奏する。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の好適な実施の形態を、ＺｎＴｅ化合物半導体単結晶をエピタキシャル成長用基板とする場合について説明する。本実施形態では、ＺｎＴｅ単結晶を成長用基板として、分子線エピタキシー法により該基板上にＺｎＴｅ化合物半導体結晶をエピタキシャル成長させた。
【００２１】
ここで、結晶成長装置には公知のＭＢＥ装置を用いたのでその詳細な説明は省略する（特許文献１の図１参照）。本実施形態では原子状水素による表面処理を行うため、結晶成長装置内には水素ガスをクラッキングして原子状水素を生成するためのタングステンからなるフィラメントが設けられるとともに、成長装置内に弁を介して水素ガス源が接続されている点が前記特許文献１の装置構成と異なる。
【００２２】
（実施例）
本実施例では、エピタキシャル成長の前処理としてＺｎＴｅ単結晶基板に図１に示す表面処理を施した。具体的には、図１に示す表面処理工程は、ＺｎＴｅ単結晶基板に原子状水素のみを照射する工程Ａと原子状水素およびＺｎを照射する工程Ｂとを有する。
【００２３】
まず、融液成長法で得られたＺｎＴｅ単結晶インゴットを、厚さ０．８ｍｍにスライスし、ラッピング後、３％のＢｒ−メタノールで１分間エッチングを施した。そして、該ＺｎＴｅ単結晶基板を基板ホルダに固定した。
【００２４】
次に、所定の圧力まで真空排気したＭＢＥ装置内に、ＺｎＴｅ単結晶基板を固定した基板ホルダを搬送し、該基板と分子線源が対向する位置となるように固定した。ここで、本実施形態では、ＺｎとＴｅをＭＢＥ装置の成長室内に設けられたルツボに収納して分子線源とした。
【００２５】
次に、基板温度を１００℃に加熱し、タングステンフィラメントを加熱することで得られる原子状水素を装置内圧力が１×１０−５Ｔｏｒｒとなるように導入し、この原子状水素をＺｎＴｅ基板に照射しながら表面処理を３０分間行った（工程Ａ）。
【００２６】
その後、基板を２３０℃に加熱し、上記圧力と同じ原子状水素を導入しながら基板に向けてＺｎ分子線を照射し、この原子状水素とＺｎ照射による表面処理を３０分間行った（工程Ｂ）。このときのＺｎ分子線の強度は、ビームモニタ値で１×１０−８Ｔｏｒｒであった。
【００２７】
上述した２段階の表面処理工程を行った後、原子間力顕微鏡（ＡｔｏｍｉｃＦｏｒｃｅＭｉｃｒｏｓｃｏｐｅ；ＡＦＭ）により基板表面を観察したところ、凹凸の差の最大値は２ｎｍ以下であった。
【００２８】
さらに、ＺｎＴｅ単結晶基板に上記表面処理を施した後、成長温度（基板温度）を３００℃にし、ＴｅとＺｎの分子線を交互に照射し（ＡｔｏｍｉｃＬａｙｅｒＥｐｉｔａｘｙ；ＡＬＥ）、ＺｎＴｅのバッファー層を形成した。そののち、ＺｎＴｅとは格子定数が異なるＣｄＳを２ＭＬ成長した。成長後、基板表面をＡＦＭで観察した結果、ＣｄＳの量子ドットが形成されていることを確認した。
【００２９】
（比較例）
比較例では、エピタキシャル成長の前処理としてＺｎＴｅ単結晶基板に原子状水素のみによる表面処理工程を行った。つまり、図１の工程ＢにおいてＺｎ照射を行わないようにした。なお、基板温度および処理時間は実施例と同じで図１に示すとおりである。その結果、得られたＺｎＴｅ基板表面は凹凸の差の最大値が４ｎｍ以上の値となり、また、１０ｎｍ程度の大きな突起が存在した。
【００３０】
さらに、ＺｎＴｅ単結晶基板に上記表面処理を施した後にＭＢＥ法により上記実施例と同様のエピタキシャル層を成長させたが、上記実施例で得られたＣｄＳの量子ドットをＡＦＭで確認することができなかった。
【００３１】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではない。
例えば、図１の工程Ｂにおける処理条件は、処理時間を５分〜２時間の範囲、処理温度を１５０℃〜３００℃の範囲、で適当に変更しても同様の効果を得ることができる。また、図１の工程Ａ，Ｂにおいて照射する原子状水素の量（圧力）は、効率よく基板表面の清浄化および平坦化を行うために１×１０−６Ｔｏｒｒ以上とし、真空装置の負担を増大させないように１×１０−４Ｔｏｒｒ以下とするのがよい。また、工程Ｂで照射するＺｎの量（圧力）は、基板表面に荒れが生じないこと、および真空装置の負担を考慮して決定するべきである。
【００３２】
また、本発明の表面処理方法はＺｎＴｅ単結晶を基板として用いた場合に制限されず、その他のＺｎＴｅ系化合物半導体を基板とする場合にも適用できる。例えば、表面処理工程において原子状水素と同時に照射する分子線源を適当に選択すれば、ＩＩ−ＶＩ族化合物半導体やＩＩＩ−Ｖ族化合物半導体を基板とする場合の表面処理にも応用できる可能性がある。
【図面の簡単な説明】
【００３３】
【図１】本実施形態に係る表面処理工程の温度プロファイルを示す説明図である。
【図１】
0004733729.tif 000002