(57)【特許請求の範囲】
【請求項１】
ネットリスト生成装置が生成するネットリストの生成方法であって、
前記ネットリスト生成装置の備える制御部が、
入力画面に従ったフレームワークで入力される、パラメタレベルの結線情報と、
記憶手段に格納された、あらかじめ設定されているマクロ情報と、
に基づいて、ネットリストを生成するための情報である汎用ポート情報、ＩＰ情報、アドレスデコード情報、割込み情報、ポート情報、Ｉ／Ｏ情報及び環境情報を含む論理仕様をルールファイルとして生成することを特徴とするネットリスト生成方法。
【請求項２】
前記ネットリスト生成装置の備える変換エンジンが、前記ルールファイルをテキストレベルの変換処理することにより、ネットリストを生成することを特徴とする請求項１記載のネットリスト生成方法。
【請求項３】
前記ルールファイルをデータベースに格納し、
前記ルールファイルを改版管理可能としたことを特徴とする請求項１又は２記載のネットリスト生成方法。
【請求項４】
前記ネットリスト生成装置の備える帳票作成エンジンが、前記ルールファイルから、内部仕様書を生成することを特徴とする請求項１乃至３のいずれか１項に記載のネットリスト生成方法。
【請求項５】
パラメタレベルの結線情報をフレームワークで入力可能とするＧＵＩ装置と、
前記ＧＵＩ装置を備え、前記結線情報と、あらかじめ格納されたマクロ情報とから、ネットリストを生成するための情報である汎用ポート情報、ＩＰ情報、アドレスデコード情報、割込み情報、ポート情報、Ｉ／Ｏ情報及び環境情報を含む論理仕様をルールファイルとして生成する制御部と
を備えたことを特徴とするネットリスト生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、最上位ネットリストを生成する生成方法に関するものである。
半導体装置のレイアウト設計を行う前工程で、最上位ネットリストの生成が行われる。この最上位ネットリストの生成方法を効率化し、その工数を削減することが必要となっている。
【背景技術】
【０００２】
図８は、外部仕様書の作成からレイアウト設計までの従来の工程を示す。顧客との打ち合わせに基づいてまず外部仕様書が作成され（ステップ１）、次いで外部仕様書に基づいて内部仕様が検討される（ステップ２）。
【０００３】
次いで、最上位結線図が作成され（ステップ３）、その結線図に基づいて最上位ネットリストが生成される（ステップ４）。
最上位ネットリストが生成されると、論理検証処理が行われ（ステップ５）、エラーが発生した場合にはステップ３〜５を繰り返す。ステップ５において、エラーが存在しない場合には、論理合成処理が行われ（ステップ６）、最上位ネットリストに基づいてレイアウト設計が行われ（ステップ７）、製造工程に移行する。
【特許文献１】特開２００２−２４３１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のような最上位ネットリストの生成工程では、作業者の個人的なスキルが工数に大きく影響する。すなわち、ステップ２の内部仕様検討では、内部仕様を検討するために必要な回路要素を作業者自身が保持するデータの中から抽出して使用し、生成された内部仕様を内部仕様書として作成することなく、ステップ３に移行している。また、ステップ４ではネットリストの生成を手作業で行うため、作業者のスキルが低い場合にはミスも増大し、その修正のための工数が増大する。
【０００５】
以上のように、ネットリストの生成に際し、作業者のスキルが工数に大きく影響するという問題点がある。
特許文献１には、発注書→アルゴリズム設計→システム仕様設計→ＲＴＬ記述→論理検証→ネットリスト→レイアウト設計の手順が開示され、ＩＰを活用しながら、アルゴリズムとＲＴＬ記述とが等価であるか否かを検証して、設計効率を向上させる構成が開示されている。
【０００６】
しかし、アルゴリズムの設計を効率化し、かつ設計精度を向上させるための思想は開示されていない。
この発明の目的は、外部仕様書の作成から最上位ネットリストの生成までの工程を効率化し、かつ工数及び設計精度を作業者のスキルに関わらず平準化し得るネットリスト生成方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的は、ネットリスト生成装置が生成するネットリスト生成方法であって、前記ネットリスト生成装置の備える制御部が、入力画面に従ったフレームワークで入力される、パラメタレベルの結線情報と、記憶手段に格納された、あらかじめ設定されているマクロ情報と、に基づいて、ネットリストを生成するための情報である汎用ポート情報、ＩＰ情報、アドレスデコード情報、割込み情報、ポート情報、Ｉ／Ｏ情報及び環境情報を含む論理仕様をルールファイルとして生成するネットリスト生成方法により達成される。
【発明の効果】
【０００８】
本発明によれば、外部仕様書の作成から最上位ネットリストの生成までの工程を効率化し、かつ工数及び設計精度を作業者のスキルに関わらず平準化し得るネットリスト生成方法を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、この発明を具体化した一実施の形態を図面に従って説明する。図７は、ＬＳＩの最上位ネットリスト生成装置の構成を示す。制御部１は、ＧＵＩ（ｇｒａｐｈｉｃａｌ・ｕｓｅｒ・ｉｎｔｅｒｆａｃｅ）装置を備え、作業者の入力操作によりデータベース２から品種情報、マクロデータ、雛形マスタ等を読み出し、階層マクロ生成エンジン３から階層マクロ情報を読み出す。そして、各情報に基づいてチップの基本情報の入力と、モジュールリストの入力と、ＰＡＤ情報リストの入力と、割込み情報の入力と、ＩＯマップの入力とを行う各入力画面を順次ディスプレイ４に表示する。
【００１０】
制御部１は、各入力画面で外部仕様書に基づいて入力された各データから、具体的な結線情報等の内部仕様を生成し、ルールファイル５として保存する。
ルールファイル５は、変換エンジン６の動作により最上位ネットリスト１０に自動的に変換されて保存される。また、ルールファイル５は帳票作成エンジン７により、内部仕様書７ａとして出力可能である。
【００１１】
図１は、最上位ネットリスト生成装置による最上位ネットリストの生成手順を示す。この生成手順は、ルールファイル５を生成する論理情報生成ステップ８と、ルールファイル５から最上位ネットリスト１０を生成するネットリスト生成ステップ９とに大別される。
【００１２】
論理情報生成ステップ８は、チップ基本情報の入力（ステップ１１）と、モジュールリストの入力（ステップ１２）と、ＰＡＤ情報リスト入力（ステップ１３）と、割込み情報入力（ステップ１４）と、アドレスマップ入力（ステップ１５）とが順次行われる。
【００１３】
上記各ステップでは、作業者が各ステップにおいて前記ディスプレイ４上で入力情報をパラメタレベルで入力することにより、雛形テンプレート１２、ＲＴＬ（Resister Transfer Level）記述によるマクロＲＴＬ１３、マクロ情報マスタ１４にあらかじめ格納されているデータが読み出される。
【００１４】
図２は、前記論理情報生成ステップ８の処理を示す。前記各ステップ１１〜１５において、ディスプレイ４には対応する入力画面１５ａ〜１５ｅが表示される。各入力画面１５ａ〜１５ｅは、雛形テンプレート１２に格納されているデータと、マクロ情報マスタ１４に格納されているデータとに基づいて表示される。そして、各入力画面１５ａ〜１５ｅにおいて、空欄で表示されるデフォルト値をパラメタレベル（テキストレベル）で初期設定する。各入力画面１５ｂ〜１５ｅは、その前画面における入力操作が完了するまで表示されない。
【００１５】
各入力画面１５ａ〜１５ｅによるフレームワークで初期設定されたパラメタレベルの入力情報は、制御部１で入力書式から出力書式に変換されて、ルールファイル５が生成される。図３は、各入力画面１５ａ〜１５ｅで初期設定される入力情報と、その入力情報を変換して生成されるルールファイル５との関係を示す。
【００１６】
各ステップ１１〜１５の入力処理により、マクロ情報マスタ１４から各データが読み出される。そして、これらのデータと入力画面１５ａ〜１５ｄで初期設定された入力情報とにより、図３に示す各情報がルールファイル５として生成される。
【００１７】
その情報は、汎用ポート情報１６、ＩＰ情報１７、アドレスデコード情報１８、割込み情報１９、ポート情報２０、Ｉ／Ｏ情報２１及び環境情報２２である。
図５は、前記入力画面１５ａ〜１５ｅの一例であり、ステップ１３のＰＡＤ情報リスト入力画面を示す。同図において、空欄２３ａは結線の始点を入力する欄であり、空欄２３ｂは結線の終点を入力する欄である。
【００１８】
前記空欄２３ａ，２３ｂに始点情報と終点情報を入力した状態で、設定ボタン２４をクリックすると、空欄２３ｃには前記マクロ情報マスタ１４に格納されているデータに基づいて自動的に接続先ＩＰのインスタンス名及び端子名が自動的に設定される。
【００１９】
図６は、論理情報生成ステップ８のナビゲーター画面を示し、前記各ステップ１１〜１５の進行状況を示すものであり、図５に示す選択ボタン２５をクリックすることにより表示される。
【００２０】
そして、第一〜第四のステータス３１ａ〜３１ｄが表示され、第一のステータス３１ａは品種情報入力、すなわち前記ステップ１１，１２の入力処理が終了したか否かを示す。第二のステータス３１ｂは前記ステップ１３の入力処理が終了したか否かを示し、第三のステータス３１ｃは前記ステップ１４の入力処理が終了したか否かを示す。また、第四のステータス３１ｄは前記ステップ１５の入力処理が終了したか否かを示す。
【００２１】
そして、入力中のステータスが例えば赤色で表示され、入力完了ステータスが青色で表示され、未入力ステータスが無色で表示される。また、入力中ステータス及び入力完了ステータスは、入力作業が可能であり、未入力ステータスは入力作業不可である。
【００２２】
図１において、前記ネットリスト生成ステップ９は、ルールファイル５に基づいて接続ルールファイルの作成（ステップ１６）、Ｉ／Ｏフレームの生成（ステップ１７）、アドレスデコーダの生成（ステップ１８）、ネットリスト変換処理（ステップ１９）の各工程を経て最上位ネットリスト１０を自動的に生成する。
【００２３】
ステップ１６では、ルールファイル５から接続ルールを作成してファイル２６ａに格納し、ステップ１７ではルールファイル５とＩ／Ｏフレームコントロールファイル２７に格納されているデータからＲＴＬ記述のポート情報を生成してファイル２６ｂに格納する。
【００２４】
ステップ１８では、ルールファイル５とアドレスデコーダコントロールファイル２８に格納されているデータからＲＴＬ記述のアドレスデコーダ情報を生成してファイル２６ｃに格納する。
【００２５】
ステップ１９では、ファイル２６ａ〜２６ｃに格納された各情報と、ファイル２６ｄにあらかじめ格納されているマクロ情報とによりネットリストを生成する処理を行う。図４は、ステップ１９の処理内容を示すものである。
【００２６】
同図に示すように、ファイル２６ａ〜２６ｄに格納されているＲＴＬ記述の各情報を例えばＸＭＬ形式の言語に変換し、それらの情報とルールファイル５においてテキストレベルで記述された接続情報２９とを組み合わせて、Ｖｅｒｉｌｏｇ形式のＲＴＬ情報３０にテキスト変換して、最上位ネットリスト１０を生成する。
【００２７】
そして、最上位ネットリスト１０の検証が行われ、エラーが発生した場合には、論理情報生成ステップ８のステップ１３に復帰する。また、エラーが発生していなければ、レイアウト設計に移行する。
【００２８】
上記のように生成されたルールファイル５は、データベース２に格納されて論理設計情報として管理される。すなわち、上記フレームワーク上での操作履歴と、ルールファイル５の識別版数及びルールファイル５から生成される内部仕様書の識別版数を対応づけて管理する。
【００２９】
上記のように構成された最上位ネットリスト生成装置では、次に示す作用効果を得ることができる。
（１）制御部１のディスプレイ４に表示される入力画面１５ａ〜１５ｅで、パラメタレベルの入力情報を順次設定するフレームワークにより、内部仕様書に相当するルールファイル５を自動的に生成することができる。従って、ルールファイル５の生成を平準化することができる。
（２）ルールファイル５の生成を平準化することができるので、作業者のスキルに依存して工数が増減することはなく、生成されるルールファイル５の精度を向上させることができる。
（３）ネットリスト生成ステップ９により、ルールファイル５から最上位ネットリスト１０を自動的に生成することができる。従って、精度の高い最上位ネットリスト１０を生成することができる。
（４）テキストレベルで生成されたルールファイル５から、帳票作成エンジン７により種々の内部仕様書７ａを容易に生成することができる。
（５）ルールファイル５をデータベース２に格納して管理することができる。従って、ルールファイル５を構成するマクロ情報に改版が生じた場合には、データベース２から当該マクロを搭載する製品を検索して修正することにより、改版管理が容易である。
【図面の簡単な説明】
【００３０】
【図１】一実施の形態の最上位ネットリストの生成手順を示すフローチャートである。
【図２】論理情報生成ステップの処理を示す説明図である。
【図３】ルールファイルの内容を示す説明図である。
【図４】ネットリスト変換処理を示す説明図である。
【図５】入力画面の一例を示す説明図である。
【図６】論理情報生成ステップのナビゲーター画面を示す説明図である。
【図７】最上位ネットリスト生成装置を示す構成図である。
【図８】従来の最上位ネットリスト生成工程を示すフローチャートである。
【符号の説明】
【００３１】
１      制御部
２      データベース
４      ディスプレイ
５      ルールファイル
１５ａ〜１５ｅ      入力画面
【図１】
0004664224.tif 000002
【図２】
0004664224.tif 000003
【図３】
0004664224.tif 000004
【図４】
0004664224.tif 000005
【図５】
0004664224.tif 000006
【図６】
0004664224.tif 000007
【図７】
0004664224.tif 000008
【図８】
0004664224.tif 000009