(57)【特許請求の範囲】
【請求項１】
複数の絶縁体層が積層されて構成された積層体と、
前記積層体の外表面にそれぞれ配置された第１及び第２の外部電極と、
帯状の複数の導体パターンが互いに電気的に接続されて構成され、前記積層体の内部に配置されたコイルと、
前記コイルの一端に電気的に接続されると共に前記第１の外部導体に電気的に接続される第１の引き出し導体と、
前記コイルの他端に電気的に接続されると共に前記第２の外部電極に電気的に接続される第２の引き出し導体とを備え、
前記導体パターンは、前記積層体の積層方向において互いに対向する第１及び第２の幅広面、及び、当該第１及び第２の幅広面の全周にわたって当該第１及び第２の幅広面を連結する周側面を有し、その厚さが２０μｍ以上となるように設定され、
前記周側面は、その周方向に沿って延びる凹部とその周方向に沿って延びる凸部とが前記積層方向に沿って交互に並んだ凹凸面とされており、
前記周側面の前記凹部に前記積層体の一部が入り込んでいることにより、前記導体パターンは、前記積層方向から見たときに、前記積層体のうち前記周側面の前記凹部に入り込んだ部分と前記導体パターンとが重なり合っている重複部分と、前記重複部分以外の部分である非重複部分とを有していることを特徴とする積層型インダクタ。
【請求項２】
前記導体パターンの幅は、６０μｍよりも大きくなるように設定されており、
前記重複部分の幅は、２０μｍ以上で且つ前記非重複部分の幅よりも小さくなるように設定されていることを特徴とする請求項１に記載された積層型インダクタ。
【請求項３】
前記周側面の前記凸部は、その先端が先細形状となっていることを特徴とする請求項１又は２に記載された積層型インダクタ。
【請求項４】
前記積層体は、前記積層方向と交差すると共に互いに対向する第１及び第２の主面を有し、
前記導体パターンは、前記第１の幅広面が前記第１の主面寄りとなると共に前記第２の幅広面が前記第２の主面寄りとなるように前記積層体内に配置され、
前記凸部の先端は前記積層方向から見たときに前記第１及び第２の幅広面の縁と略一致しており、これにより前記凹部の底は前記積層方向から見たときに前記第１及び第２の幅広面と重なっており、
前記第１の幅広面のうち前記重複部分における領域は前記積層体と接し、
前記第１の幅広面のうち前記非重複部分における領域の一部と前記積層体との間には空隙が形成されていることを特徴とする請求項１〜３のいずれか一項に記載された積層型インダクタ。
【請求項５】
前記導体パターンは、前記積層方向に沿って延びるスルーホール導体と接続される端部を有し、
前記導体パターンと前記スルーホール導体とは、前記導体パターンの前記端部にのみ設けられた接続導体を介して接続されており、
前記接続導体は、前記積層方向から見たときに、前記スルーホール導体よりも大きく、且つ、前記第１の幅広面のうち前記非重複部分における領域内に配置されていることを特徴とする請求項４に記載された積層型インダクタ。
【請求項６】
グリーンシートを用意するグリーンシート用意工程と、
前記グリーンシート上に所定のパターンで導体ペーストを塗布して乾燥することで、帯状の第１の導電塗膜を形成する第１の導電塗膜形成工程と、
前記第１の導電塗膜の縁部を覆うと共に前記第１の導電塗膜の縁部以外の上面を露出させるようにセラミックスラリーを塗布して乾燥することで、第１のセラミック塗膜を形成する第１のセラミック塗膜形成工程と、
前記第１の導電塗膜の露出面及び前記第１のセラミック塗膜上に前記所定のパターンで導体ペーストを塗布して乾燥することで、積層方向から見たときに前記第１の導電塗膜と重なる、帯状の第２の導電塗膜を形成する第２の導電塗膜形成工程と、
前記第２の導電塗膜の縁部を覆うと共に前記第２の導電塗膜の縁部以外の上面を露出させるようにセラミックスラリーを塗布して乾燥することで、第２のセラミック塗膜を形成する第２のセラミック塗膜形成工程とを備えることを特徴とする積層型インダクタの製造方法。
【請求項７】
前記第１のセラミック塗膜形成工程では、前記第１のセラミック塗膜の前記グリーンシートからの高さが前記第１の導電塗膜の前記グリーンシートからの高さよりも高くなるように、前記第１のセラミック塗膜を形成し、
前記第２のセラミック塗膜形成工程では、前記第２のセラミック塗膜の前記グリーンシートからの高さが前記第２の導電塗膜の前記グリーンシートからの高さよりも高くなるように、前記第２のセラミック塗膜を形成することを特徴とする請求項６に記載された積層型インダクタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型インダクタ及びその製造方法に関する。
【背景技術】
【０００２】
従来、導体パターンの厚さを大きくして抵抗値を小さくする目的で、レーザ光によってグリーンシートに溝を形成し、当該溝に導体ペーストを充填するようにしたカプラ等の電子部品の製造方法が知られている（例えば、特許文献１参照）。この電子部品の製造方法よって製造された電子部品は、複数の絶縁体層が積層されて構成された積層体と、当該積層体内に配置された帯状の導体パターンとを備えており、導体パターンは、一対の幅広面と、一対の幅広面の全周にわたって一対の幅広面を連結する周側面を有している。
【特許文献１】特開２００６−０４１０１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、近年、例えば携帯電話の電源用のチョークコイルとして用いられるような積層型インダクタとして、大きな直流電流（例えば、１Ａ〜５Ａ程度）を流してもインダクタンス値の低下が少ない、直流重畳特性の良好なもの（直流抵抗値の小さいもの）が求められている。そのため、上記した従来の電子部品の製造方法を採用することにより、導体パターンの厚さが大きい積層型インダクタを得ることも考えられる。
【０００４】
しかしながら、従来の電子部品の製造方法を採用した場合、一般に、導体ペーストの焼成時における収縮率がグリーンシートの焼成時における収縮率よりも大きくなるように導体ペースト及びグリーンシートが調製されていることから、導体パターンの厚さが大きくなった分、製造される積層型インダクタにおいて導体パターンの周側面と積層体のうちこの周側面と接する部分との間に間隙が発生しやすくなる。そのため、この間隙の発生に伴い、導体パターンの周側面と積層体のうちこの周側面と接する部分との間において剥離が成長して、積層体のうち積層方向において隣り合う導体パターンの間に位置している部分にクラックが発生してしまうという問題があった。このようなクラックが発生すると、導体パターンがこのクラック内に移動してしまうマイグレーション現象によって、隣り合う導体パターン同士が短絡してしまうことも起こりうる。
【０００５】
そこで、本発明は、導体パターンの厚みが大きい場合であっても、積層体のうち積層方向において隣り合う導体パターンの間に位置している部分にクラックが極めて発生し難い積層型インダクタ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る積層型インダクタは、複数の絶縁体層が積層されて構成された積層体と、積層体の外表面にそれぞれ配置された第１及び第２の外部電極と、帯状の複数の導体パターンが互いに電気的に接続されて構成され、積層体の内部に配置されたコイルと、コイルの一端に電気的に接続されると共に第１の外部導体に電気的に接続される第１の引き出し導体と、コイルの他端に電気的に接続されると共に第２の外部電極に電気的に接続される第２の引き出し導体とを備え、導体パターンは、積層体の積層方向において互いに対向する第１及び第２の幅広面、及び、当該第１及び第２の幅広面の全周にわたって当該第１及び第２の幅広面を連結する周側面を有し、その厚さが２０μｍ以上となるように設定され、周側面は、その周方向に沿って延びる凹部とその周方向に沿って延びる凸部とが積層方向に沿って交互に並んだ凹凸面とされており、周側面の凹部に積層体の一部が入り込んでいることにより、導体パターンは、積層方向から見たときに、積層体のうち周側面の凹部に入り込んだ部分と導体パターンとが重なり合っている重複部分と、重複部分以外の部分である非重複部分とを有している。
【０００７】
本発明に係る積層型インダクタでは、導体パターンが有する周側面が凹部と凸部とが、積層方向に沿って交互に並んだ凹凸面とされており、この周側面の凹部には、積層体の一部が入り込んでいる。そのため、いわゆるアンカー効果によって、積層体のうち導体パターンの周側面と接する部分が凹凸状の周側面から極めて剥離し難くなっている。その結果、導体パターンの厚みが大きい（２０μｍ以上）場合であっても、積層体のうち積層方向において隣り合う導体パターンの間に位置している部分にクラックが極めて発生し難くなっている。従って、マイグレーション現象によって隣り合う導体パターン同士が短絡してしまう虞が大きく低減されている。
【０００８】
好ましくは、導体パターンの幅は、６０μｍよりも大きくなるように設定されており、重複部分の幅は、２０μｍ以上で且つ非重複部分の幅よりも小さくなるように設定されている。重複部分の幅が２０μｍ未満であると、導体パターンの周側面が凹凸状とされていることによって生ずるアンカー効果（凹凸状の周側面から積層体が剥離し難くなる効果）が十分に発揮されない傾向にある。重複部分の幅が非重複部分の幅以上であると、導体パターンの断面積が相対的に小さくなり、積層型インダクタの直流抵抗値が大きくなる傾向にあり、このような積層型インダクタは大電流用途として好適でない。
【０００９】
好ましくは、周側面の凸部は、その先端が先細形状となっている。このようにすると、積層体のうち導体パターンの周側面と接する部分が凹凸状の周側面からより剥離し難くなる。
【００１０】
好ましくは、積層体は、積層方向と交差すると共に互いに対向する第１及び第２の主面を有し、導体パターンは、第１の幅広面が第１の主面寄りとなると共に第２の幅広面が第２の主面寄りとなるように積層体内に配置され、凸部の先端は積層方向から見たときに第１及び第２の幅広面の縁と略一致しており、これにより凹部の底は積層方向から見たときに第１及び第２の幅広面と重なっており、第１の幅広面のうち重複部分における領域は積層体と接し、第１の幅広面のうち非重複部分における領域の一部と積層体との間には空隙が形成されている。このようにすると、通常、空気の比誘電率が積層体の比誘電率よりも小さいことから、分布容量が小さくなる。その結果、高周波における損失を小さくすることが可能となる。
【００１１】
より好ましくは、導体パターンは、積層方向に沿って延びるスルーホール導体と接続される端部を有し、導体パターンとスルーホール導体とは、導体パターンの端部にのみ設けられた接続導体を介して接続されており、接続導体は、積層方向から見たときに、スルーホール導体よりも大きく、且つ、第１の幅広面のうち非重複部分における領域内に配置されている。このようにすると、導体パターンとスルーホール導体とが接続導体によって確実に接続されるので、接続信頼性を大きく向上させることが可能となる。
【００１２】
一方、本発明に係る積層型インダクタの製造方法は、グリーンシートを用意するグリーンシート用意工程と、グリーンシート上に所定のパターンで導体ペーストを塗布して乾燥することで、帯状の第１の導電塗膜を形成する第１の導電塗膜形成工程と、第１の導電塗膜の縁部を覆うと共に第１の導電塗膜の縁部以外の上面を露出させるようにセラミックスラリーを塗布して乾燥することで、第１のセラミック塗膜を形成する第１のセラミック塗膜形成工程と、第１の導電塗膜の露出面及び第１のセラミック塗膜上に所定のパターンで導体ペーストを塗布して乾燥することで、積層方向から見たときに第１の導電塗膜と重なる、帯状の第２の導電塗膜を形成する第２の導電塗膜形成工程と、第２の導電塗膜の縁部を覆うと共に第２の導電塗膜の縁部以外の上面を露出させるようにセラミックスラリーを塗布して乾燥することで、第２のセラミック塗膜を形成する第２のセラミック塗膜形成工程とを備えることを特徴とする。
【００１３】
本発明に係る積層型インダクタの製造方法では、第１の導電塗膜の縁部を覆うと共に第１の導電塗膜の縁部以外の上面を露出させるように第１のセラミック塗膜を形成し、第１の導電塗膜の露出面及び第１のセラミック塗膜上に、第１の導電塗膜と同じパターンの第２の導電塗膜を形成し、第２の導電塗膜の縁部を覆うと共に第２の導電塗膜の縁部以外の上面を露出させるように第２のセラミック塗膜を形成している。そのため、本発明に係る積層型インダクタの製造方法によれば、導体パターンの有する周側面が積層方向に沿って凹部と凸部とが交互に並んだ凹凸面とされると共に、この周側面の凹部に積層体が入り込んだ状態とされた積層型インダクタを製造することができることとなる。その結果、いわゆるアンカー効果によって、積層体がこの凹凸状の周側面から極めて剥離し難くなり、積層体のうち積層方向において隣り合う導体パターンの間に位置している部分にクラックが極めて発生し難くなる。従って、マイグレーション現象によって隣り合う導体パターン同士が短絡してしまう虞が大きく低減されている。
【００１４】
好ましくは、第１のセラミック塗膜形成工程では、第１のセラミック塗膜のグリーンシートからの高さが第１の導電塗膜のグリーンシートからの高さよりも高くなるように、第１のセラミック塗膜を形成し、第２のセラミック塗膜形成工程では、第２のセラミック塗膜のグリーンシートからの高さが第２の導電塗膜のグリーンシートからの高さよりも高くなるように、第２のセラミック塗膜を形成する。このようにすると、複数のグリーンシートを積層した場合に、グリーンシート積層体全体を均一に圧着することができることとなる。その結果、製造される積層型インダクタにおいて、層間剥離の発生を十分に抑制することが可能となる。
【発明の効果】
【００１５】
本発明によれば、導体パターンの厚みが大きい場合であっても、積層体のうち積層方向において隣り合う導体パターンの間に位置している部分にクラックが極めて発生し難い積層型インダクタ及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１６】
本発明の好適な実施形態について、図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。
【００１７】
（積層型インダクタの構成）
まず、図１〜図５を参照して、本実施形態に係る積層型インダクタ１０の構成について説明する。積層型インダクタ１０は、図１及び図２に示されるように、略直方体形状の積層体１２と、積層体１２の長手方向の両側面にそれぞれ形成された一対の外部電極１４，１６と、積層体１２の内部において導体パターンＣ１〜Ｃ１２がそれぞれ互いに電気的に接続されてなるコイルＬとを備える。
【００１８】
積層体１２は、互いに略平行となるように対向する一対の主面１２ａ，１２ｂを有している。主面１２ａ，１２ｂのうちの一方は、積層型インダクタ１０が外部基板（図示せず）に実装されたときに、当該外部基板に対向する面である。
【００１９】
積層体１２は、図２に示されるように、磁性体層Ａ１〜Ａ４、非磁性体層Ｂ１、磁性体層Ａ５〜Ａ７、非磁性体層Ｂ２及び磁性体層Ａ８〜Ａ１２がこの順に積層されることで構成される。すなわち、磁性体層Ａ１の上面が積層体１２の主面１２ａを構成し、磁性体層Ａ１２の下面が積層体１２の主面１２ｂを構成することとなり（図２参照）、主面１２ａ，１２ｂの対向方向（以下、対向方向と称する）は本実施形態において積層体１２（磁性体層Ａ１〜Ａ１２及び非磁性体層Ｂ１，Ｂ２）の積層方向（以下、積層方向と称する）と一致する。
【００２０】
磁性体層Ａ１〜Ａ１２、非磁性体層Ｂ１，Ｂ２及び後述する磁性体膜Ｆ１〜Ｆ１０は、電気絶縁性を有する絶縁体として機能する。磁性体層Ａ１〜Ａ１２及び磁性体膜Ｆ１〜Ｆ１０は、例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト、Ｃｕ−Ｚｎ系フェライト又はＮｉ−Ｃｕ−Ｚｎ−Ｍｇ系フェライト等のフェライトを用いて形成することができる。非磁性体層Ｂ１，Ｂ２は、例えば、Ｃｕ−Ｚｎ系非磁性フェライト等の非磁性フェライトを用いて形成することができる。実際の積層型インダクタ１では、磁性体層Ａ１〜Ａ１２、非磁性体層Ｂ１，Ｂ２及び磁性体膜Ｆ１〜Ｆ１０の境界が視認できない程度に一体化されている。
【００２１】
磁性体層Ａ２の表面には、導体パターンＣ１及び引き出し導体Ｄ１が形成されている。導体パターンＣ１は、コイルＬの一端に位置するように配置されている。導体パターンＣ１の一端には、引き出し導体Ｄ１が一体的に形成されている。引き出し導体Ｄ１は、磁性体層Ａ２の外部電極１２が形成される側の縁に引き出され、その端部が磁性体層Ａ２の端面に露出している。このため、導体パターンＣ１は、引き出し導体Ｄ１を介して、外部電極１２と電気的に接続される。導体パターンＣ１の他端は、磁性体層Ａ２を厚み方向に貫通して形成された（すなわち、積層方向に沿って延びる）円柱状のスルーホール導体Ｅ１と電気的に接続される。このため、導体パターンＣ１は、積層された状態で、スルーホール導体Ｅ１及び接続導体Ｇ１（詳しくは後述する）を介して、対応する導体パターンＣ２と電気的に接続される。
【００２２】
磁性体層Ａ３の表面には導体パターンＣ２及び磁性体膜Ｆ１が形成されている。導体パターンＣ２は、帯状を呈しており、コイルＬの略１ターンに相当し、磁性体層Ａ３上でスパイラル状に巻回されている。導体パターンＣ２の一端には、その表面に接続導体Ｇ１が設けられており、この接続導体Ｇ１は、積層された状態で、スルーホール導体Ｅ１と接続されている。つまり、導体パターンＣ２は、接続導体Ｇ１を介してスルーホール導体Ｅ１と接続される端部を有している。導体パターンＣ２の他端は、磁性体層Ａ３を厚み方向に貫通して形成された（すなわち、積層方向に沿って延びる）円柱状のスルーホール導体Ｅ２と電気的に接続される。このため、導体パターンＣ２は、積層された状態で、スルーホール導体Ｅ２及び接続導体Ｇ２（詳しくは後述する）を介して、対応する導体パターンＣ３と電気的に接続される。
【００２３】
磁性体層Ａ４の表面には導体パターンＣ３及び磁性体膜Ｆ２が形成されている。導体パターンＣ３は、帯状を呈しており、コイルＬの略１ターンに相当し、磁性体層Ａ４上でスパイラル状に巻回されている。導体パターンＣ３の一端には、その表面に接続導体Ｇ２が設けられており、この接続導体Ｇ２は、積層された状態で、スルーホール導体Ｅ２と接続されている。つまり、導体パターンＣ３は、接続導体Ｇ２を介してスルーホール導体Ｅ２と接続される端部を有している。導体パターンＣ３の他端は、磁性体層Ａ４を厚み方向に貫通して形成された（すなわち、積層方向に沿って延びる）円柱状のスルーホール導体Ｅ３と電気的に接続される。このため、導体パターンＣ３は、積層された状態で、スルーホール導体Ｅ３及び接続導体Ｇ３（詳しくは後述する）を介して、対応する導体パターンＣ４と電気的に接続される。
【００２４】
非磁性体層Ｂ１の表面には導体パターンＣ４及び磁性体膜Ｆ３が形成されている。導体パターンＣ４は、帯状を呈しており、コイルＬの略１ターンに相当し、非磁性体層Ｂ１上でスパイラル状に巻回されている。導体パターンＣ４の一端には、その表面に接続導体Ｇ３が設けられており、この接続導体Ｇ３は、積層された状態で、スルーホール導体Ｅ３と接続されている。つまり、導体パターンＣ４は、接続導体Ｇ３を介してスルーホール導体Ｅ３と接続される端部を有している。導体パターンＣ４の他端は、非磁性体層Ｂ１を厚み方向に貫通して形成された（すなわち、積層方向に沿って延びる）円柱状のスルーホール導体Ｅ４と電気的に接続される。このため、導体パターンＣ４は、積層された状態で、スルーホール導体Ｅ４及び接続導体Ｇ４（詳しくは後述する）を介して、対応する導体パターンＣ５と電気的に接続される。
【００２５】
磁性体層Ａ５の表面には導体パターンＣ５及び磁性体膜Ｆ４が形成されている。導体パターンＣ５は、帯状を呈しており、コイルＬの略１ターンに相当し、磁性体層Ａ５上でスパイラル状に巻回されている。導体パターンＣ５の一端には、その表面に接続導体Ｇ４が設けられており、この接続導体Ｇ４は、積層された状態で、スルーホール導体Ｅ４と接続されている。つまり、導体パターンＣ５は、接続導体Ｇ４を介してスルーホール導体Ｅ４と接続される端部を有している。導体パターンＣ５の他端は、磁性体層Ａ５を厚み方向に貫通して形成された（すなわち、積層方向に沿って延びる）円柱状のスルーホール導体Ｅ５と電気的に接続される。このため、導体パターンＣ５は、積層された状態で、スルーホール導体Ｅ５及び接続導体Ｇ５（詳しくは後述する）を介して、対応する導体パターンＣ６と電気的に接続される。
【００２６】
磁性体層Ａ６の表面には導体パターンＣ６及び磁性体膜Ｆ５が形成されている。導体パターンＣ６は、帯状を呈しており、コイルＬの略１ターンに相当し、磁性体層Ａ６上でスパイラル状に巻回されている。導体パターンＣ６の一端には、その表面に接続導体Ｇ５が設けられており、この接続導体Ｇ５は、積層された状態で、スルーホール導体Ｅ５と接続されている。つまり、導体パターンＣ６は、接続導体Ｇ５を介してスルーホール導体Ｅ５と接続される端部を有している。導体パターンＣ６の他端は、磁性体層Ａ６を厚み方向に貫通して形成された（すなわち、積層方向に沿って延びる）円柱状のスルーホール導体Ｅ６と電気的に接続される。このため、導体パターンＣ６は、積層された状態で、スルーホール導体Ｅ６及び接続導体Ｇ６（詳しくは後述する）を介して、対応する導体パターンＣ７と電気的に接続される。
【００２７】
磁性体層Ａ７の表面には導体パターンＣ７及び磁性体膜Ｆ６が形成されている。導体パターンＣ７は、帯状を呈しており、コイルＬの略１ターンに相当し、磁性体層Ａ７上でスパイラル状に巻回されている。導体パターンＣ７の一端には、その表面に接続導体Ｇ６が設けられており、この接続導体Ｇ６は、積層された状態で、スルーホール導体Ｅ６と接続されている。つまり、導体パターンＣ７は、接続導体Ｇ６を介してスルーホール導体Ｅ６と接続される端部を有している。導体パターンＣ７の他端は、磁性体層Ａ７を厚み方向に貫通して形成された（すなわち、積層方向に沿って延びる）円柱状のスルーホール導体Ｅ７と電気的に接続される。このため、導体パターンＣ７は、積層された状態で、スルーホール導体Ｅ７及び接続導体Ｇ７（詳しくは後述する）を介して、対応する導体パターンＣ８と電気的に接続される。
【００２８】
非磁性体層Ｂ２の表面には導体パターンＣ８及び磁性体膜Ｆ７が形成されている。導体パターンＣ８は、帯状を呈しており、コイルＬの略１ターンに相当し、非磁性体層Ｂ２上でスパイラル状に巻回されている。導体パターンＣ８の一端には、その表面に接続導体Ｇ７が設けられており、この接続導体Ｇ７は、積層された状態で、スルーホール導体Ｅ７と接続されている。つまり、導体パターンＣ８は、接続導体Ｇ７を介してスルーホール導体Ｅ７と接続される端部を有している。導体パターンＣ８の他端は、非磁性体層Ｂ２を厚み方向に貫通して形成された（すなわち、積層方向に沿って延びる）円柱状のスルーホール導体Ｅ８と電気的に接続される。このため、導体パターンＣ８は、積層された状態で、スルーホール導体Ｅ８及び接続導体Ｇ８（詳しくは後述する）を介して、対応する導体パターンＣ９と電気的に接続される。
【００２９】
磁性体層Ａ８の表面には導体パターンＣ９及び磁性体膜Ｆ８が形成されている。導体パターンＣ９は、帯状を呈しており、コイルＬの略１ターンに相当し、磁性体層Ａ８上でスパイラル状に巻回されている。導体パターンＣ９の一端には、その表面に接続導体Ｇ８が設けられており、この接続導体Ｇ８は、積層された状態で、スルーホール導体Ｅ８と接続されている。つまり、導体パターンＣ９は、接続導体Ｇ８を介してスルーホール導体Ｅ８と接続される端部を有している。導体パターンＣ９の他端は、磁性体層Ａ８を厚み方向に貫通して形成された（すなわち、積層方向に沿って延びる）円柱状のスルーホール導体Ｅ９と電気的に接続される。このため、導体パターンＣ９は、積層された状態で、スルーホール導体Ｅ９及び接続導体Ｇ９（詳しくは後述する）を介して、対応する導体パターンＣ１０と電気的に接続される。
【００３０】
磁性体層Ａ９の表面には導体パターンＣ１０及び磁性体膜Ｆ９が形成されている。導体パターンＣ１０は、帯状を呈しており、コイルＬの略１ターンに相当し、磁性体層Ａ９上でスパイラル状に巻回されている。導体パターンＣ１０の一端には、その表面に接続導体Ｇ９が設けられており、この接続導体Ｇ９は、積層された状態で、スルーホール導体Ｅ９と接続されている。つまり、導体パターンＣ１０は、接続導体Ｇ９を介してスルーホール導体Ｅ９と接続される端部を有している。導体パターンＣ１０の他端は、磁性体層Ａ９を厚み方向に貫通して形成された（すなわち、積層方向に沿って延びる）円柱状のスルーホール導体Ｅ１０と電気的に接続される。このため、導体パターンＣ１０は、積層された状態で、スルーホール導体Ｅ１０及び接続導体Ｇ１０（詳しくは後述する）を介して、対応する導体パターンＣ１１と電気的に接続される。
【００３１】
磁性体層Ａ１０の表面には導体パターンＣ１１及び磁性体膜Ｆ１０が形成されている。導体パターンＣ１１は、帯状を呈しており、コイルＬの略３／８ターンに相当し、磁性体層Ａ１０上でＬ字状に形成されている。導体パターンＣ１１の一端には、その表面に接続導体Ｇ１０が設けられており、この接続導体Ｇ１０は、積層された状態で、スルーホール導体Ｅ１０と接続されている。つまり、導体パターンＣ１１は、接続導体Ｇ１０を介してスルーホール導体Ｅ１０と接続される端部を有している。導体パターンＣ１１の他端は、磁性体層Ａ１０を厚み方向に貫通して形成された（すなわち、積層方向に沿って延びる）円柱状のスルーホール導体Ｅ１１と電気的に接続される。このため、導体パターンＣ１１は、積層された状態で、スルーホール導体Ｅ１１を介して、対応する導体パターンＣ１２と電気的に接続される。
【００３２】
磁性体層Ａ１１の表面には、導体パターンＣ１２及び引き出し導体Ｄ２が形成されている。導体パターンＣ１２の一端には、積層された状態でスルーホール電極Ｅ１１と電気的に接続される領域が含まれている。導体パターンＣ１２の他端には、引き出し導体Ｄ２が一体的に形成されている。引き出し導体Ｄ２は、磁性体層Ａ１１の外部電極１４が形成される側の縁に引き出され、その端部が磁性体層Ａ１１の端面に露出している。このため、導体パターンＣ１２は、引き出し導体Ｄ２を介して、外部電極１４と電気的に接続される。
【００３３】
ここで、図３〜図５を参照して、導体パターンＣ２〜Ｃ１１の構成についてより詳しく説明する。なお、図３〜図５では導体パターンＣ２〜Ｃ１１のうち一部のみを示しているが、以下に述べる導体パターンＣ２〜Ｃ１１の構成はいずれも共通している。
【００３４】
導体パターンＣ２〜Ｃ１１は、その厚さが２０μｍ以上となるように設定されており、その厚さが４０μｍ〜８０μｍ程度となるように設定されていると好ましい。導体パターンＣ２〜Ｃ１１の厚さが２０μｍ未満となると、導体パターンＣ２〜Ｃ１１の断面積が相対的に小さくなり、積層型インダクタ１０の直流抵抗値が大きくなる傾向にあり、このような積層型インダクタ１０は大電流用途として好適でない。
【００３５】
導体パターンＣ２〜Ｃ１１は、積層方向において互いに対向する一対の幅広面Ｓ１，Ｓ２と、この一対の幅広面Ｓ１，Ｓ２の全周にわたって幅広面Ｓ１と幅広面Ｓ２とを連結する周側面Ｓ３とを有している。導体パターンＣ２〜Ｃ１１は、幅広面Ｓ１が主面１２ａ寄りとなると共に幅広面Ｓ２が主面１２ｂ寄りとなるように、積層体１２内に配置されている（特に図４参照）。
【００３６】
導体パターンＣ２〜Ｃ１１の周側面Ｓ３は、図３〜図５に示されるように、凹部１８ａと凸部１８ｂとが積層方向に沿って交互に並んだ凹凸面とされている。凹部１８ａ及び凸部１８ｂは、周側面Ｓ３の全周にわたって、周側面Ｓ３の周方向に沿うように延びている。凹部１８ａには、図４及び図５に示されるように、積層体１２（磁性体膜Ｆ１〜Ｆ１０）の一部が入り込んでいる。そのため、導体パターンＣ２〜Ｃ１１は、図５に示されるように、積層方向から見たときに、積層体１２（磁性体膜Ｆ１〜Ｆ１０）のうち凹部１８ａに入り込んだ部分と導体パターンＣ２〜Ｃ１１とが重なり合っている重複部分２０ａと、重複部分２０ａ以外の部分である非重複部分２０ｂとを有している。一方、凸部１８ｂは、その先端が先細形状となっている。凸部１８ｂの先端は、積層方向から見たときに幅広面Ｓ１，Ｓ２の縁と略一致している。そのため、凹部１８ａの底は、積層方向から見たときに幅広面Ｓ１，Ｓ２と重なっている。
【００３７】
導体パターンＣ２〜Ｃ１１の幅Ｗ１（図５参照）は、６０μｍよりも大きくなるように設定されており、２００μｍ〜３００μｍ程度となるように設定されていると好ましい。重複部分２０ａの幅Ｗ２（図５参照）は、２０μｍ以上で且つ非重複部分２０ｂの幅Ｗ３（図５参照）よりも小さくなるように設定されている。重複部分２０ａの幅Ｗ２が２０μｍ未満であると、周側面Ｓ３が凹凸状とされていることによって生ずるアンカー効果（凹凸状の周側面Ｓ３から積層体１２が剥離し難くなる効果）が十分に発揮されない傾向にある。重複部分２０ａの幅Ｗ２が非重複部分２０ｂの幅Ｗ３以上であると、導体パターンＣ２〜Ｃ１１の断面積が相対的に小さくなり、積層型インダクタ１０の直流抵抗値が大きくなる傾向にあり、このような積層型インダクタ１０は大電流用途として好適でない。
【００３８】
導体パターンＣ２〜Ｃ１１の幅広面Ｓ１のうち重複部分２０ａにおける領域Ｓ１ａは、図５に示されるように、積層体１２（磁性体膜Ｆ１〜Ｆ１０）と接している。一方、導体パターンＣ２〜Ｃ１１の幅広面Ｓ１のうち非重複部分２０ｂにおける領域Ｓ１ｂは、図５に示されるように、積層体１２（磁性体膜Ｆ１〜Ｆ１０）とは接していない。また、領域Ｓ１ｂのうちスルーホール導体Ｅ１〜Ｅ１０に対応する部分には、円柱状又は切頭半球状を呈し、且つ、積層方向から見たときにスルーホール導体Ｅ１〜Ｅ１０よりも大きい接続導体Ｇ１〜Ｇ１０が配置されている。つまり、接続導体Ｇ１〜Ｇ１０は、導体パターンＣ２〜Ｃ１１の端部にのみ設けられている。なお、接続導体Ｇ１〜Ｇ１０が配置されている部分を除く領域Ｓ１ｂ（すなわち、図３において斜線で示される領域）の一部と、積層体１２との間には、空隙Ｖが形成されている（図５参照）。
【００３９】
導体パターンＣ２〜Ｃ１１の幅広面Ｓ２は、図３〜図５に示されるように、その全面又は大部分が積層体１２と接している。
【００４０】
なお、上述した導体パターンＣ１〜Ｃ１２及び引き出し導体Ｄ１，Ｄ２は、例えば、Ａｇ等の金属材料を用いて形成することができる。また、上述した導体パターンＣ１，Ｃ１２及び引き出し導体Ｄ１，Ｄ２は、その厚さを１０μｍ〜２５μｍ程度に設定することができ、上述した導体パターンＣ１，Ｃ１２は、その幅を２００μｍ〜３００μｍ程度に設定することができる。
【００４１】
（積層型インダクタの製造方法）
続いて、図６〜図９を参照して、本実施形態に係る積層型インダクタ１０の製造方法について説明する。なお、図６〜図９では後述する磁性体グリーンシートＧＳ１及び非磁性体グリーンシートＧＳ２のうち一部のみを示しているが、磁性体グリーンシートＧＳ１上又は非磁性体グリーンシートＧＳ２上に後述する導電塗膜Ｈ１〜Ｈ４及び磁性体塗膜Ｉ１〜Ｉ４を形成する工程はいずれも共通している。
【００４２】
まず、磁性体スラリー、非磁性体スラリー、導体ペースト及び接続用導体ペーストを用意する。具体的には、磁性体スラリーは、例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト粉末、Ｃｕ−Ｚｎ系フェライト粉末又はＮｉ−Ｃｕ−Ｚｎ−Ｍｇ系フェライト粉末等の磁性体粉末を、バインダ及び溶剤と共に混練することによって得られる。非磁性体スラリーは、例えば、Ｃｕ−Ｚｎ系非磁性フェライト粉末等の非磁性体粉末を、バインダ及び溶剤と共に混練することによって得られる。導体ペースト及び接続用導体ペーストは、例えば、導体粉末をバインダ及び有機溶剤と共に所定の比率で配合した後、混練することによって作成される。導体粉末としては、通常、Ａｇ、Ａｇ合金、Ｃｕ、Ｃｕ合金等を用いることができるが、抵抗率の小さいＡｇを用いるとより好ましい。なお、混練には、三本ロール、ホモジナイザー、サンドミル等を用いることができる。また、接続用導体ペーストの焼成後縮率が導体ペーストの焼成後縮率よりも低くなるようにするため、導体ペーストと接続用導体ペーストとで、例えば、バインダ及び溶剤の種類、量を変えている。
【００４３】
続いて、例えばドクターブレード法や印刷法を用いて、磁性体スラリーをＰＥＴフィルム等の支持体上に塗布し、磁性体層Ａ１〜Ａ１２となる磁性体グリーンシートＧＳ１（図９参照）を形成する。また、例えばドクターブレード法や印刷法を用いて、非磁性体スラリーをＰＥＴフィルム等の支持体上に塗布し、非磁性体層Ｂ１，Ｂ２となる非磁性体グリーンシートＧＳ２（図６〜図９参照）を形成する。これらの磁性体グリーンシートＧＳ１及び非磁性体グリーンシートＧＳ２の厚さは、例えば１０μｍ〜３０μｍ程度に設定することができる。そして、レーザ加工等によって、磁性体グリーンシートＧＳ１及び非磁性体グリーンシートＧＳ２を厚み方向に貫通するスルーホール（貫通孔）ＴＨ（図９参照）を所定位置に形成し、このスルーホールＴＨに導体ペーストを充填する。
【００４４】
続いて、磁性体層Ａ２となる磁性体グリーンシートＧＳ１上に導体ペーストを所定のパターンにて塗布し、４０℃〜８０℃程度にて１時間未満乾燥することで、導体パターンＣ１及び引き出し導体Ｄ１となる帯状の導電塗膜を形成する。同様に、磁性体層Ａ１１となる磁性体グリーンシートＧＳ１上に導体ペーストを所定のパターンにて塗布して乾燥することで、導体パターンＣ１２及び引き出し導体Ｄ２となる帯状の導電塗膜を形成する。これらの導体パターンＣ１，Ｃ１２及び引き出し導体Ｄ１，Ｄ２となる導電塗膜は、その厚さを１０μｍ〜２５μｍ程度に設定することができ、これらの導体パターンＣ１，Ｃ１２となる導電塗膜は、その幅を２００μｍ〜３００μｍ程度に設定することができる。
【００４５】
続いて、磁性体層Ａ３〜Ａ１０となる磁性体グリーンシートＧＳ１上及び非磁性体層Ｂ１，Ｂ２となる非磁性体グリーンシートＧＳ２上に、導体パターンＣ２〜Ｃ１１となる導電塗膜及び磁性体膜Ｆ１〜Ｆ１０となる磁性体塗膜をそれぞれ形成する。具体的には、まず、図６に示されるように磁性体層Ａ３〜Ａ１０となる磁性体グリーンシートＧＳ１上及び非磁性体層Ｂ１，Ｂ２となる非磁性体グリーンシートＧＳ２上にそれぞれ導体ペーストを所定のパターンにて塗布し、４０℃〜８０℃程度にて１時間未満乾燥することで、帯状の導電塗膜Ｈ１を形成する。この導電塗膜Ｈ１は、その厚さを１５μｍ〜３０μｍ程度に設定することができ、その幅を２００μｍ〜３００μｍ程度に設定することができる。
【００４６】
そして、導電塗膜Ｈ１の縁部Ｈ１ａを覆うと共に導電塗膜Ｈ１の縁部Ｈ１ａ以外の中央部Ｈ１ｂの上面を露出させるように磁性体スラリーを塗布し、４０℃〜８０℃程度にて１時間未満乾燥することで、磁性体塗膜Ｉ１を形成する。この磁性体塗膜Ｉ１の厚さは、導電塗膜Ｈ１の厚さよりも大きくなるように設定されており、２０μｍ〜４０μｍ程度に設定されていると好ましい。つまり、磁性体塗膜Ｉ１の磁性体グリーンシートＧＳ１又は非磁性体グリーンシートＧＳ２からの高さは、導電塗膜Ｈ１の磁性体グリーンシートＧＳ１又は非磁性体グリーンシートＧＳ２からの高さよりも高くなっている。
【００４７】
導電塗膜Ｈ１の縁部Ｈ１ａの幅Ｔ１は、２０μｍ〜４０μｍ程度に設定されていると好ましい。導電塗膜Ｈ１の中央部Ｈ１ｂの幅Ｔ２は、１５０μｍ〜２７０μｍ程度に設定されていると好ましい。
【００４８】
次に、図７に示されるように、導電塗膜Ｈ１の露出面及び磁性体塗膜Ｉ１上に、導体ペーストを導電塗膜Ｈ１と同じパターンにて塗布し、４０℃〜８０℃程度にて１時間未満乾燥することで、帯状の導電塗膜Ｈ２を形成する。この導電塗膜Ｈ２は、その厚さ及びその幅を導電塗膜Ｈ１と同程度に設定することができる。
【００４９】
そして、導電塗膜Ｈ２の縁部Ｈ２ａを覆うと共に導電塗膜Ｈ２の縁部Ｈ２ａ以外の中央部Ｈ２ｂの上面を露出させるように磁性体スラリーを塗布し、４０℃〜８０℃程度にて１時間未満乾燥することで、磁性体塗膜Ｉ２を形成する。この磁性体塗膜Ｉ２の厚さは、導電塗膜Ｈ２の厚さよりも大きくなるように設定されており、磁性体塗膜Ｉ１の厚さと同程度に設定されていると好ましい。つまり、磁性体塗膜Ｉ２の磁性体グリーンシートＧＳ１又は非磁性体グリーンシートＧＳ２からの高さは、導電塗膜Ｈ２の磁性体グリーンシートＧＳ１又は非磁性体グリーンシートＧＳ２からの高さよりも高くなっている。
【００５０】
次に、図７に示されるように、導電塗膜Ｈ２及び磁性体塗膜Ｉ２と同様にして、導電塗膜Ｈ３、磁性体塗膜Ｉ３、導電塗膜Ｈ４及び磁性体塗膜Ｉ４をこの順に形成する。そのため、磁性体塗膜Ｉ１〜Ｉ４のうち最も上方に位置する磁性体塗膜Ｉ４の磁性体グリーンシートＧＳ１又は非磁性体グリーンシートＧＳ２からの高さは、導電塗膜Ｈ１〜Ｈ４のうち最も上方に位置する導電塗膜Ｈ４の磁性体グリーンシートＧＳ１又は非磁性体グリーンシートＧＳ２からの高さよりも高くなっている。
【００５１】
続いて、図８に示されるように、導電塗膜Ｈ１〜Ｈ４のうち最も上方に位置する導電塗膜Ｈ４の露出面上に、半球状となるように接続用導体ペーストを塗布し、４０℃〜８０℃程度にて１時間未満乾燥することで、接続用導電塗膜Ｈ５を形成する。つまり、接続用導電塗膜Ｈ５は、磁性体塗膜Ｉ４上に塗布されず、導電塗膜Ｈ４の端部にのみ形成されることとなる。
【００５２】
接続用導電塗膜Ｈ５の磁性体グリーンシートＧＳ１又は非磁性体グリーンシートＧＳ２からの高さは、磁性体塗膜Ｉ１〜Ｉ４のうち最も上方に位置する磁性体塗膜Ｉ４の磁性体グリーンシートＧＳ１又は非磁性体グリーンシートＧＳ２からの高さよりも高くなっている。接続用導電塗膜Ｈ５は、その厚さを１０μｍ〜３０μｍ程度に設定することができる。
【００５３】
続いて、磁性体層Ａ１〜Ａ１２となる磁性体グリーンシートＧＳ１及び非磁性体層Ｂ１，Ｂ２となる非磁性体グリーンシートＧＳ２を図２に示される順序で積層して、積層方向に圧力を加えて圧着し、グリーンシート積層体（図示せず）を形成する。このとき、図９に示されるように、接続用導電塗膜Ｈ５が積層方向に隣り合う他のグリーンシートによって押しつぶされ、接続用導電塗膜Ｈ５と、当該他のグリーンシートにおける導電塗膜Ｈ１のうち当該他のグリーンシートのスルーホールＴＨ内に充填された部分とが接続されることとなる。
【００５４】
続いて、グリーンシート積層体をチップ単位に切断した後に、８５０℃〜９００℃程度にて１０時間以上焼成し、積層体１２を生成する。積層体１２は、例えば、焼成後における長手方向の長さが２．５ｍｍ程度、幅が２．０ｍｍ程度、高さが１．０ｍｍ程度となるようにする。これにより、磁性体グリーンシートＧＳ１が各磁性体層Ａ１〜Ａ１２となり、非磁性体グリーンシートＧＳ２が各非磁性体層Ｂ１，Ｂ２となり、導電塗膜Ｈ１〜Ｈ４が各導体パターンＣ２〜Ｃ１１となり、磁性体塗膜Ｉ１〜Ｉ４が各磁性体膜Ｆ１〜Ｆ１０となり、接続用導電塗膜Ｈ５が各接続導体Ｇ１〜Ｇ１０となる。なお、導電塗膜の焼成時における収縮率は例えば１５％〜２５％程度に設定されており、各グリーンシートＧＳ１，ＧＳ２及び磁性体塗膜の焼成時における収縮率は例えば１０％〜２０％程度に設定されている。また、導体ペーストと接続用導体ペーストとが上記のように相違していることにより、接続用導電塗膜Ｈ５の焼成時における収縮率は、導電塗膜の焼成時における収縮率よりも小さくなっている。
【００５５】
続いて、この積層体１２に外部電極１４，１６を形成する。これにより、積層型インダクタ１０が形成されることとなる。外部電極１４，１６は、積層体１２の長手方向の両側面にＡｇ、Ｃｕ又はＮｉを主成分とする導体ペーストをそれぞれ転写した後に所定温度（例えば、７００〜８００℃）にて焼き付け、更に電気めっきを施すことにより形成される。電気めっきには、例えばＣｕ、Ｎｉ及びＳｎを用いることができる。
【００５６】
（作用）
以上のような本実施形態においては、導体パターンＣ２〜Ｃ１１が有する周側面Ｓ３が、凹部と凸部とが積層方向に沿って交互に並んだ凹凸面とされており、この周側面Ｓ３の凹部１８ａに積層体１２の一部が入り込んでいる。そのため、いわゆるアンカー効果によって、積層体１２のうち導体パターンの周側面Ｓ３と接する部分がこの凹凸状の周側面から極めて剥離し難くなっている。その結果、導体パターンＣ２〜Ｃ１１の厚みが大きい（２０μｍ以上）場合であっても、積層体１２のうち積層方向において隣り合う導体パターンの間に位置している部分にクラックが極めて発生し難くなっている。従って、マイグレーション現象によって隣り合う導体パターン同士が短絡してしまう虞が大きく低減されている。
【００５７】
また、本実施形態においては、周側面Ｓ３の凸部１８ｂが、その先端が先細形状となっている。そのため、積層体１２のうち導体パターンの周側面Ｓ３と接する部分が凹凸状の周側面Ｓ３からより剥離し難くなっている。
【００５８】
また、接続導体Ｇ１〜Ｇ１０が配置されている部分を除く領域Ｓ１ｂ（すなわち、図３において斜線で示される領域）の一部と、積層体１２との間には、空隙Ｖが形成されている。そのため、通常、空気の比誘電率が積層体１２の比誘電率よりも小さいことから、分布容量が小さくなる。その結果、高周波における損失を小さくすることが可能となる。
【００５９】
また、本実施形態においては、各導体パターンＣ２〜Ｃ１１が、各接続導体Ｇ１〜Ｇ１０を介してスルーホール導体Ｅ１〜Ｅ１０とそれぞれ接続されている。そして、各接続導体Ｇ１〜Ｇ１０は、積層方向から見たときに、各スルーホール導体Ｅ１〜Ｅ１０よりも大きく、且つ、導体パターンＣ２〜Ｃ１１の幅広面Ｓ１のうち非重複部分２０ｂにおける領域Ｓ１ｂ内に配置されている。そのため、導体パターンＣ２〜Ｃ１１とスルーホール導体Ｅ１〜Ｅ１０とが接続導体Ｇ１〜Ｇ１０によって確実に接続されるので、接続信頼性を大きく向上させることが可能となっている。
【００６０】
また、本実施形態においては、磁性体塗膜Ｉ１〜Ｉ４のうち最も上方に位置する磁性体塗膜Ｉ４の磁性体グリーンシートＧＳ１又は非磁性体グリーンシートＧＳ２からの高さが、導電塗膜Ｈ１〜Ｈ４のうち最も上方に位置する導電塗膜Ｈ４の磁性体グリーンシートＧＳ１又は非磁性体グリーンシートＧＳ２からの高さよりも高くなっている。そのため、グリーンシート積層体全体を均一に圧着することができることとなる。その結果、製造される積層型インダクタ１０において、層間剥離の発生を十分に抑制することが可能となる。
【００６１】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記した実施形態に限定されるものではない。例えば、本実施形態では積層体１２が磁性体層Ａ１〜Ａ１２及び非磁性体層Ｂ１，Ｂ２によって構成されていたが、これに限られず、全体が磁性材料によって構成されていてもよく、全体が非磁性材料によって構成されていてもよい。ただし、磁気飽和を抑制し、大電流を流した場合におけるインダクタンス値の低下を抑えることで、直流重畳特性の一層の改善を図るという観点から、本実施形態のように、磁性体層Ａ４と磁性体層Ａ５との間に非磁性体層Ｂ１が介在し、磁性体層Ａ７と磁性体層Ａ８との間に非磁性体層Ｂ２が介在した状態にて積層体１２が構成されていると好ましい。
【００６２】
また、本実施形態では半球状の接続用導電塗膜Ｈ５を形成しているために、接続導体Ｇ１〜Ｇ１０が円柱状又は切頭半球状とされていたが、これに限られない。すなわち、接続導体Ｇ１〜Ｇ１０は、四角柱状、切頭四角錐状（四角錐台状）、三角柱状、切頭三角錐状（三角錐台状）等の種々の形状とすることができる。
【００６３】
また、本実施形態では導電塗膜Ｈ１〜Ｈ４及び磁性体塗膜Ｉ１〜Ｉ４を交互に４層ずつ形成したが、アンカー効果を得るという観点からは、導電塗膜及び磁性体塗膜を交互に２層以上形成するものであればよい。
【００６４】
また、本実施形態では周側面Ｓ３の凸部１８ｂが導体パターンＣ２〜Ｃ１１から離れる方向に向かうにつれて先鋭化された先細形状とされていたが、周側面Ｓ３が凹凸面となっていれば凸部１８ｂが先鋭化されていなくてもよい。
【図面の簡単な説明】
【００６５】
【図１】図１は、本実施形態に係る積層型インダクタを示す斜視図である。
【図２】図２は、本実施形態に係る積層型インダクタが備える積層体の構成を説明するための分解斜視図である。
【図３】図３は、図２の一部を拡大して示す分解斜視図である。
【図４】図４は、積層体を図２のＩＶ−ＩＶ線にて切断した状態で示す断面図である。
【図５】図５は、図４の一部を拡大して示す断面図である。
【図６】図６は、本実施形態に係る積層型インダクタを製造する一工程を示す図である。
【図７】図７は、図６の後続の工程を示す図である。
【図８】図８は、図７の後続の工程を示す図である。
【図９】図９は、図８の後続の工程を示す図である。
【符号の説明】
【００６６】
１０…積層型インダクタ、１２…積層体、１２ａ，１２ｂ…主面、１４，１６…外部電極、Ａ１〜Ａ１２…磁性体層、Ｂ１，Ｂ２…非磁性体層、Ｃ１〜Ｃ１２…導体パターン、Ｅ１〜Ｅ１１…スルーホール導体、Ｆ１〜Ｆ１０…磁性体膜、Ｇ１〜Ｇ１０…接続導体、Ｈ１〜Ｈ４…導電塗膜、Ｈ５…接続用導電塗膜、Ｉ１〜Ｉ４…磁性体塗膜、ＴＨ…スルーホール、Ｖ…空隙。
【図１】
0004737181.tif 000002
【図２】
0004737181.tif 000003
【図３】
0004737181.tif 000004
【図４】
0004737181.tif 000005
【図５】
0004737181.tif 000006
【図６】
0004737181.tif 000007
【図７】
0004737181.tif 000008
【図８】
0004737181.tif 000009
【図９】
0004737181.tif 000010