(57)【特許請求の範囲】
【請求項１】
半導体製造工程において試料に所定の処理を施して半導体装置を製造する半導体製造装置であって、
前記所定の処理の前後において前記試料の表面を各々撮像する撮像部と、
前記所定の処理の前後において各々撮像された前記試料の撮像画像に基づいて、これら撮像画像における欠陥を各々検出する欠陥検出部と、
前記所定の処理の前後の一方の撮像画像において検出された欠陥の位置と、前記所定の処理の前後の他方の撮像画像について検出された欠陥の位置とを比較する欠陥増減検出部と、
前記一方の撮像画像で欠陥が検出された検出位置と同じ位置において、前記他方の撮像画像で欠陥が検出されない場合に、前記他方の撮像画像中の前記検出位置において、検査条件を変えて欠陥の有無を再判定する欠陥有無判定部と、
を備えることを特徴とする半導体製造装置。
【請求項２】
半導体製造工程において試料に所定の処理を施して半導体装置を製造する半導体製造装置であって、
前記所定の処理の前後において前記試料の表面を各々撮像する撮像部と、
前記所定の処理の前後において各々撮像された前記試料の撮像画像に基づいて、これら撮像画像における欠陥を各々検出し、検出された欠陥の位置情報を含む欠陥情報を作成する欠陥検出部と、
前記所定の処理の前後の一方の撮像画像において検出された欠陥の位置と、前記所定の処理の前後の他方の撮像画像について検出された欠陥の位置とを比較する欠陥増減検出部と、
前記一方の撮像画像で欠陥が検出された検出位置と同じ位置において、前記他方の撮像画像で欠陥が検出されない場合に、前記一方の撮像画像中の前記検出位置において、検査条件を変えて欠陥の有無を再判定する疑似欠陥判定部と、
を備えることを特徴とする半導体製造装置。
【請求項３】
半導体製造工程において試料に所定の処理を施して半導体装置を製造する半導体製造装置に設けられて、前記試料の表面を撮像した画像に基づいてこの試料上に存在する欠陥を検出する半導体外観検査装置であって、
前記所定の処理の前後において前記試料の表面を各々撮像する撮像部と、
前記所定の処理の前後において各々撮像された前記試料の撮像画像に基づいて、これら撮像画像における欠陥を各々検出し、検出された欠陥の位置情報を含む欠陥情報を作成する欠陥検出部と、
前記所定の処理の前後の一方の撮像画像において検出された欠陥の位置と、前記所定の処理の前後の他方の撮像画像について検出された欠陥の位置とを比較する欠陥増減検出部と、
前記一方の撮像画像で欠陥が検出された検出位置と同じ位置において、前記他方の撮像画像で欠陥が検出されない場合に、前記他方の撮像画像中の前記検出位置において、検査条件を変えて欠陥の有無を再判定する欠陥有無判定部と、
を備えることを特徴とする半導体外観検査装置。
【請求項４】
半導体製造工程において試料に所定の処理を施して半導体装置を製造する半導体製造装置に設けられて、前記試料の表面を撮像した画像に基づいてこの試料上に存在する欠陥を検出する半導体外観検査装置であって、
前記所定の処理の前後において前記試料の表面を各々撮像する撮像部と、
前記所定の処理の前後において各々撮像された前記試料の撮像画像に基づいて、これら撮像画像における欠陥を各々検出し、検出された欠陥の位置情報を含む欠陥情報を作成する欠陥検出部と、
前記所定の処理の前後の一方の撮像画像において検出された欠陥の位置と、前記所定の処理の前後の他方の撮像画像について検出された欠陥の位置とを比較する欠陥増減検出部と、
前記一方の撮像画像で欠陥が検出された検出位置と同じ位置において、前記他方の撮像画像で欠陥が検出されない場合に、前記一方の撮像画像中の前記検出位置において、検査条件を変えて欠陥の有無を再判定する疑似欠陥判定部と、
を備えることを特徴とする半導体外観検査装置。
【請求項５】
半導体製造工程において所定の処理が施される試料の表面を撮像した画像に基づいて、この試料上に存在する欠陥を検出する外観検査方法であって、
前記所定の処理の前後において前記試料の表面を各々撮像し、
前記所定の処理の前後において各々撮像された前記試料の撮像画像に基づいて、これら撮像画像における前記欠陥を各々検出し、
前記所定の処理の前後の一方の撮像画像において検出された欠陥の位置と、前記所定の処理の前後の他方の撮像画像について検出された欠陥の位置とを比較し、
前記一方の撮像画像で欠陥が検出された検出位置と同じ位置において、前記他方の撮像画像で欠陥が検出されない場合に、前記他方の撮像画像中の前記検出位置において、検査条件を変えて欠陥の有無を再判定することを特徴とする外観検査方法。
【請求項６】
半導体製造工程において所定の処理が施される試料の表面を撮像した画像に基づいて、この試料上に存在する欠陥を検出する外観検査方法であって、
前記所定の処理の前後において前記試料の表面を各々撮像し、
前記所定の処理の前後において各々撮像された前記試料の撮像画像に基づいて、これら撮像画像における前記欠陥を各々検出し、
前記所定の処理の前後の一方の撮像画像において検出された欠陥の位置と、前記所定の処理の前後の他方の撮像画像について検出された欠陥の位置とを比較し、
前記一方の撮像画像で欠陥が検出された検出位置と同じ位置において、前記他方の撮像画像で欠陥が検出されない場合に、前記一方の撮像画像中の前記検出位置において、検査条件を変えて欠陥の有無を再判定することを特徴とする外観検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造工程において試料表面に形成されるパターンを撮像した撮像画像に基づいて、パターンに現れる欠陥を検出する半導体外観検査装置、外観検査方法及びこのような外観検査装置を備える半導体製造装置に関する。
【背景技術】
【０００２】
半導体製造工程では、半導体ウエハ上に多数のチップ（ダイ）を形成する。各ダイには何層にも渡ってパターンが形成される。完成したダイは、プローバとテスタにより電気的検査が行われ、不良ダイは組み立て工程から除かれる。
半導体製造工程では、歩留まりが非常に重要であり、電気的検査の結果は製造工程にフィードバックされて各工程の管理に使用される。しかし、半導体製造工程は多数の工程で形成されており、製造を開始してから電気的検査が行われるまで非常に長時間を要する。このため、電気的な検査により工程に不具合があることが判明した時には既に多数のウエハは処理の途中であり、検査の結果を歩留まりの向上に十分に生かすことができない。
【０００３】
そこで、途中の工程で形成したパターンを撮像し、この撮像画像に基づいて検査して欠陥を検出する外観検査が行われる。全工程のうちの複数の工程で外観検査を行なえば、前の検査の後で発生した欠陥を検出することができ、検査結果を迅速に工程管理に反映することができる。
【０００４】
図１は、本特許出願の出願人により特開２００４−１７７３９７号公報（下記特許文献１）にて提案される外観検査装置と同様の従来の外観検査装置の概略構成図である。図示するように、外観検査装置２０には２次元又は３次元方向に自在に移動可能なステージ２１の上面に試料台（チャックステージ）２２が設けられている。この試料台２２の上に、検査対象となる試料である半導体ウエハ３を載置して固定する。ステージの上部には１次元又は２次元のＣＣＤカメラなどを用いて構成される撮像部２４が設けられており、撮像部２４は半導体ウエハ３上に形成されたパターンの画像信号を発生させる。
【０００５】
図２に示すように、半導体ウエハ３上には、複数のダイ３ａが、Ｘ方向とＹ方向にそれぞれ繰返し、マトリクス状に配列されている。各ダイには同じパターンが形成されるので、隣接するダイの対応する部分の画像を比較するのが一般的である（ダイ・トゥ・ダイ比較）。両方のダイに欠陥がなければグレイレベル差は閾値より小さいが、一方に欠陥があればグレイレベル差は閾値より大きくなる（シングルディテクション）。これではどちらのダイに欠陥があるか分からないので、更に異なる側に隣接するダイとの比較を行ない、同じ部分のグレイレベル差が閾値より大きくなればそのダイに欠陥があることが分かる（ダブルディテクション）。
【０００６】
さらに半導体メモリなどは、１つのダイ３ａ内にセルと呼ばれる基本単位が繰り返す構成を有し、セルに対応した基本パターンを有する。このようなセルが配列されるパターンを検査する場合にはダイ・トゥ・ダイ比較を行わず、隣接するセル同士で対応する画像データを比較することにより欠陥の有無を判定する（セル・トゥ・セル比較）。
【０００７】
撮像部２４は１次元のＣＣＤカメラを備え、カメラが半導体ウエハ３に対してＸ方向又はＹ方向に一定速度で相対的に移動（スキャン）するようにステージ２１を移動する。画像信号は多値のディジタル信号（グレイレベル信号）に変換された後に画像記憶部２５に記憶される。
差分検出部２６は、隣接する２つのダイ（セル・トゥ・セル比較では隣接する２つのセル）を含む範囲のグレイレベル信号（検査画像信号）が画像記憶部２５に記憶されると、これら隣接する２つのダイ（又はセル）のそれぞれの同じ部分の小さな部分画像（ロジカルフレームと呼ばれる）のグレイレベル信号（基準画像信号）を画像記憶部２５から読み出して、差分検出部２６に入力する。実際には微小な位置合わせ処理などが行われるがここでは詳しい説明は省略する。
【０００８】
差分検出部２６には隣接する２個のダイ（又はセル）の同じ部分の部分画像のグレイレベル信号が入力される。差分検出部２６は、その一方を検査画像とし他方を参照画像として、各々の対応する画素同士のグレイレベル信号の差（グレイレベル差）を演算して、検出閾値計算部２７と欠陥検出部２８に出力する。検出閾値計算部２７は、グレイレベル差の分布に応じて自動的に検出閾値を決定し、欠陥検出部２８に出力する。欠陥検出部２８は、グレイレベル差を決定された閾値と比較し、欠陥かどうかを判定する。そして欠陥検出部２８は、欠陥と判定された部分について、各欠陥毎に、その欠陥の位置や大きさ、種別、グレイレベル差、検出時の検出閾値やこの検出閾値を決定する際に使用される欠陥検出パラメータや、欠陥が存在する欠陥箇所の画像データなどを含む欠陥情報を出力する。
【０００９】
半導体パターンは、メモリセル部、論理回路部、配線部、アナログ回路部などのパターンの種類に応じてノイズレベルが異なるのが一般的である。半導体パターンの部分と種類の対応関係は設計データにより分かる。そこで、例えば、検出閾値計算部２７は部分毎に、その部分のグレイレベル差の分布に応じて検出閾値を自動的に決定し、欠陥検出部２８は部分毎に決定された閾値で判定を行なう。
【００１０】
【特許文献１】特開２００４−１７７３９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかし、ある工程を行った直後に実施した外観検査（以下「後の外観検査」と記す）で発見された欠陥が、その直前の工程によって発生したものか否かが不明となる場合がある。
例えば、それ以前に実施された外観検査（以下「先の外観検査」と記す）の際に既に欠陥が存在していたにもかかわらず、先の検査では比較的大きな検出閾値が使用されたために検出されなかったところ、後の外観検査で比較的小さい検出閾値が使用されたためにこの欠陥を検出した場合などに生じうる。
【００１２】
ここで、先の外観検査では検出した欠陥箇所についての欠陥情報だけを生成するので、後の外観検査で検出した欠陥箇所が先の外観検査の時点でどのような状態であったかは分からない。このため、後の外観検査で検出した欠陥が本当に当該工程によって発生したものなのか、それとも当該工程以前に発生していたが先の外観検査で検出されなかったのかが分からず、当該工程に不具合があるのか否かを確実に知ることができなかった。
【００１３】
また外観検査は全ての工程において行うわけではなく複数の工程毎にとばして行うのが通常であるため、先の外観検査と後の外観検査の間に例えば金属膜堆積工程など特定の処理を経ると、それ以前の工程で欠陥が発生していても、この工程によって欠陥が隠されて検出できなくなる問題があった。
【００１４】
上記問題点に鑑みて、本発明では、半導体製造工程の所定の工程の前後で増加又は消失した欠陥を特定することが可能な半導体外観検査装置、外観検査方法及び半導体製造装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明では、半導体製造工程において試料に所定の処理を施す半導体製造装置に外観検査手段を設け、その所定の処理の前後において欠陥検査を行い、所定の処理の前後において検出される欠陥の増減を検出する。
このように所定の処理前後で欠陥検出を行うことにより、この処理の後に増加した検出が当該処理によって発生したことを精度良く特定することが可能である。また当該処理によって消失してしまう欠陥を処理前に検出することも可能となる。
【００１６】
また、本発明による外観検査によれば不具合のある工程を精度良く特定できるため、所定の処理の前後において増加した欠陥の検出結果を、半導体製造装置の異常検出に使用することも可能である。
さらに本発明では、所定の処理の前後のいずれか一方で行った外観検査で検出された欠陥が、他方で撮像された撮像画像上に存在するか否かをさらに判定する。この判定を行うことによって、所定の処理の前後の他方において存在していたにも関わらず検出できなかった欠陥の箇所を絞り込んで欠陥有無を再度チェックすることが可能となり、所定の処理前後で増減する欠陥をさらに精度良く特定することが可能となる。
【００１７】
本発明の第１形態によれば、半導体製造工程において試料に所定の処理を施して半導体装置を製造する半導体製造装置であって、所定の処理の前後において試料の表面を各々撮像する撮像部と、所定の処理の前後において各々撮像された試料の撮像画像に基づいて、これら撮像画像における欠陥を各々検出する欠陥検出部と、所定の処理の前後において検出される欠陥の増減を検出する欠陥増減検出部と、を備える半導体製造装置が提供される。
【００１８】
本発明の第２形態によれば、半導体製造工程において試料に所定の処理を施して半導体装置を製造する半導体製造装置に設けられて、試料の表面を撮像した画像に基づいてこの試料上に存在する欠陥を検出する半導体外観検査装置であって、所定の処理の前後において試料の表面を各々撮像する撮像部と、所定の処理の前後において各々撮像された試料の撮像画像に基づいてこれら撮像画像における欠陥を各々検出する欠陥検出部と、所定の処理の前後において検出される欠陥の増減を検出する欠陥増減検出部と、を備える半導体外観検査装置が提供される。
【００１９】
上記の半導体製造装置及び半導体外観検査装置に、所定の処理の前後において増加した欠陥の検出結果に応じて半導体製造装置の異常を検出する異常検出部を、設けてもよい。そしてこの異常検出部は、増加した欠陥の数、種類、分布及び大きさのいずれかに応じて半導体製造装置の異常を検出することとしてよい。異常検出部はさらに、増加した欠陥の種類、分布及び大きさのいずれかに応じて半導体製造装置の異常箇所を判定することとしてもよい。
【００２０】
さらに、欠陥検出部によって所定の処理の前後のいずれか一方の撮像画像において検出された欠陥が、他方の撮像画像上に存在するか否かを判定する欠陥有無判定部を、上記の半導体製造装置及び半導体外観検査装置に設けてもよい。この欠陥有無判定部は、所定の処理の前後のいずれか一方の撮像画像において検出されかつ他方の撮像画像において検出されない欠陥が、他方の撮像画像上に存在するか否かを判定することとしてよい。
またさらに、欠陥検出部によって所定の処理の前後のいずれか一方の撮像画像において検出された欠陥が、疑似欠陥であるか否かを判定する疑似欠陥判定部を、上記の半導体製造装置及び半導体外観検査装置に設けてもよい。この疑似欠陥判定部は、所定の処理の前後のいずれか一方の撮像画像において検出されかつ他方の撮像画像において検出されない欠陥が、この一方の撮像画像上に存在するか否かを判定することとしてよい。
【００２１】
本発明の第３形態によれば、半導体製造工程において所定の処理が施される試料の表面を撮像した画像に基づいてこの試料上に存在する欠陥を検出する外観検査方法であって、所定の処理の前後において試料の表面を各々撮像し、所定の処理の前後において各々撮像された試料の撮像画像に基づいて、これら撮像画像における欠陥を各々検出し、所定の処理の前後において検出される欠陥の増減を検出する外観検査方法が提供される。
【発明の効果】
【００２２】
本発明によって、半導体製造工程の所定の工程の後で検出した欠陥が、当該検査の後に発生した欠陥であることを判定することが可能となり、不具合のある工程を精度良く特定することが可能となる。また、本発明によって半導体製造工程の所定の工程において消失してしまう欠陥を捉えることが可能となる。
【００２３】
また従来では、所定の工程において検出した欠陥が真に当該工程で発生した欠陥であるか否かを判定できなかったため、これら検出した欠陥に基づいて当該工程を行う半導体製造装置の異常の有無や異常箇所を自動的に特定することは困難であったが、本発明によって当該工程に不具合があるか否かを精度良く判定できるため、これら検出した欠陥の欠陥数、大きさ、種類またはその分布に基づいて、当該工程を行う半導体製造装置の異常の有無や異常箇所を精度良く自動的に特定することが可能となる。
【００２４】
さらに、所定の処理の前後のいずれか一方で行った外観検査で検出された欠陥が、他方で撮像された撮像画像上に存在するか否かをさらに判定することによって、所定の処理の前後の他方において存在していたにも関わらず検出できなかった欠陥の箇所を詳しく再検査することが可能となる。
このとき、上記のように半導体製造装置に外観検査手段を設けることによって、特定の処理の前後において撮像した画像を記憶するために要する記憶容量を節約することが可能となる。
【００２５】
すなわち、所定の処理の後に行った外観検査で検出された欠陥が、処理前で撮像された撮像画像上に存在するか否かをさらに判定するためには、当該処理の間だけ処理前に取得した撮像画像を保存しておく必要があるが、半導体ウエハなどの試料は複数枚（２５枚程度が一般的である）を１つのカセットに収容して取り扱うのが通常であり、半導体外観検査手段と半導体装置と別個独立の装置とすると、１カセット分の試料の全てについて撮像画像を保存できるように構成しなければ取り扱いに不便である。
【００２６】
しかし、外観検査に用いられる撮像画像は非常に高解像度の画像データであるため、１枚１枚の撮像画像のデータ量が非常に大きくなり、カセット内全ての試料の撮像画像を保存できる記憶媒体を利用するのは現実的でない。上述のとおり半導体外観検査手段を半導体製造装置の一部として設ければ、当該半導体製造装置内で処理している試料の枚数分だけの画像を保存すれば足りるので、保存データ量を大幅に節約することが可能となる。
【発明を実施するための最良の形態】
【００２７】
以下、添付する図面を参照して本発明の実施例を説明する。図３は、本発明の実施例による半導体製造装置の概略構成図である。
半導体製造装置１は、例えば、リソグラフィ装置、ＣＶＤ装置、ＰＶＤ装置、ＣＭＰ装置などの、試料である半導体ウエハに所定の処理を行う従来の半導体製造装置である試料処理部１０と、半導体ウエハの表面を撮像した画像に基づいてウエハ上に存在する欠陥を検出する、本発明に係る半導体外観検査装置である半導体外観検査部２０と、半導体製造装置１へのウエハの搬入出及び装置１内でのウエハの搬送を行う搬送部４０と、を備えて構成される。
【００２８】
半導体ウエハは、複数枚（例えば２５枚）がウエハカセット５０に収納された状態で、半導体製造装置１に装着される。ウエハカセット５０が半導体製造装置１の搬送部４０に装着されると、搬送部４０の第１ウエハアーム４１は、カセット５０内からウエハを１枚だけ取り出して経路９１に沿って半導体外観検査部２０に搬送する。
半導体ウエハが半導体外観検査部２０に搬送されると、半導体外観検査部２０は、試料処理部１０による処理前におけるウエハ表面を撮像して、ウエハ表面の撮像画像（以下「処理前の撮像画像」と記す）を得る。そして半導体外観検査部２０は、処理前の撮像画像に基づいてウエハ表面に現れた欠陥を検出した後、検出された各欠陥についてそれぞれ欠陥情報を作成して記憶すると共に、処理前の撮像画像を記憶する。半導体外観検査部２０の構成は後述する。
【００２９】
その後に搬送部４０の第２ウエハアーム４２により経路９２に沿って試料処理部１０に搬送されて、リソグラフィ工程、ＣＶＤ工程、ＰＶＤ工程、ＣＭＰ工程などの当該半導体製造装置１特有の所定の処理が施される。
所定の処理が施された後、半導体ウエハは、第１ウエハアーム４１により経路９３に沿って半導体外観検査部２０に搬送される。
【００３０】
半導体外観検査部２０は、試料処理部１０による処理後におけるウエハ表面を撮像して、ウエハ表面の撮像画像（以下「処理後の撮像画像」と記す）を得る。そして半導体外観検査部２０は、処理後の撮像画像に基づいてウエハ表面に現れた欠陥を検出した後、検出された各欠陥についてそれぞれ欠陥情報を作成する。そして、処理前の撮像画像において検出された各欠陥それぞれの欠陥情報と、処理後の撮像画像において検出された各欠陥それぞれの欠陥情報とを比較して、処理前後において検出される欠陥の増減を検出する。
半導体外観検査部２０による検査が終了したウエハは、第１ウエハアーム４１により経路９３に沿ってウエハカセット５０に戻される。
【００３１】
図４は、図３に示す半導体外観検査部２０の第１構成例である。図４に示すように、半導体外観検査部２０は、２次元又は３次元方向に自在に移動可能なステージ２１と、その上面に設けられた試料台（チャックステージ）２２とを備える。
ステージの上方には１次元又は２次元のＣＣＤカメラなどを用いて構成される撮像部２４が設けられ、撮像部２４は、試料処理部１０による処理の前及び後に半導体外観検査部２０に搬入されたウエハ３の表面を撮像するために使用される。さらに撮像部２４により撮像された処理前の撮像画像及び処理後の撮像画像は、半導体外観検査部２０内に設けられた画像記憶部２５に各々記憶される。
【００３２】
半導体外観検査部２０は、処理前の撮像画像及び処理後の撮像画像の各々において撮像画像に現れる欠陥の検出を行うための、差分検出部２６、検出閾値計算部２７及び欠陥検出部２８をさらに備える。
差分検出部２６は、画像記憶部２５に記憶された撮像画像の隣接する２つのダイ（セル・トゥ・セル比較では隣接する２つのセル）に対応する部分の画像を比較してその差分信号（グレイレベル差信号）を計算する。
なお、画像記憶部２５に複数枚のウエハ３の画像を記憶して、これらのウエハ画像同士を比較しても欠陥検出を行うことができる。このとき差分検出部２６は、１つのウエハ画像と他のウエハ画像の各々対応する部分の画像同士を比較してそのグレイレベル差信号を計算する。
また、検出閾値計算部２７は、差分検出部２６によるグレイレベル差信号の分布に応じて自動的に検出閾値を決定する。
【００３３】
欠陥検出部２８は、差分検出部２６が計算したグレイレベル差と検出閾値計算部２７が決定した閾値とを比較し当該部分が欠陥かどうかを判定する。そして欠陥と判定された部分について、各欠陥毎に、その欠陥の位置や大きさ、種別、グレイレベル差、検出時の検出閾値やこの検出閾値を決定する際に使用される欠陥検出パラメータや、欠陥が存在する欠陥箇所の画像データなどを含む欠陥情報を出力する。
なお、これら各構成要素２６〜２８の機能は、図１を参照して説明した従来の外観検査装置の各構成要素２６〜２８の機能と同様であるため、詳しい説明は省略する。
【００３４】
半導体外観検査部２０には、さらに欠陥検出部２８が出力した欠陥情報を記憶する欠陥情報記憶部３１を備える。この欠陥情報記憶部３１は、処理前の撮像画像において検出された各欠陥の欠陥情報を、処理後の撮像画像において検出された各欠陥の欠陥情報と比較するために、処理後の撮像画像における欠陥検出が行われるまでの間、処理前の撮像画像において検出された各欠陥の欠陥情報の各々を保存するために使用される。
また、欠陥情報記憶部３１は、処理後の撮像画像において検出された各欠陥の欠陥情報の各々を一時的に保存するために使用してもよい。
【００３５】
また、半導体外観検査部２０には、所定の処理の前後において検出される欠陥の増減を検出する欠陥増減検出部３２も設けられる。
欠陥増減検出部３２は、欠陥情報記憶部３１に記憶された処理前の撮像画像における各欠陥情報と、欠陥検出部２８により出力され又は欠陥情報記憶部３１に記憶された処理後の撮像画像における各欠陥情報と、の間の各々の同一性を判断する。
そして、処理後の撮像画像に存在しかつ処理前の撮像画像に存在しない欠陥を検出して増加した欠陥とし、また、処理前の撮像画像に存在しかつ処理後の撮像画像に存在しない欠陥を検出して減少した欠陥とする。
処理前後に検出された欠陥間の同一性の判断は、少なくともこれら欠陥の欠陥情報に含まれる欠陥の位置情報に基づいて行うこととしてよい。この際に、欠陥情報に含まれるその欠陥の大きさ、種別、グレイレベル差も考慮してもよい。
【００３６】
欠陥増減検出部３２により検出された増加した欠陥に関する欠陥情報及び／又は減少した欠陥に関する欠陥情報は、欠陥有無判定部３３に入力される。
欠陥有無判定部３３は、増加した欠陥が処理前の撮像画像にも存在するか否かを判定する。すなわち、増加した欠陥の欠陥箇所と同じ位置に欠陥が存在するか否かを、処理前の撮像画像において判定する。
したがって欠陥有無判定部３３により、欠陥増減検出部３２が増加したと判定した各欠陥が、処理前の撮像画像から存在していたが処理前の検査では検出できなかった欠陥であるか否かについて、再チェックされる。
【００３７】
また、欠陥有無判定部３３は、減少した欠陥が処理後の撮像画像にも存在するか否かを判定する。すなわち、減少した欠陥の欠陥箇所と同じ位置に欠陥が存在するか否かを、処理後の撮像画像において判定する。
したがって欠陥有無判定部３３により、欠陥増減検出部３２が減少したと判定した各欠陥が、処理後の撮像画像にも存在していたが処理後の検査では検出できなかった欠陥であるか否かについて、再チェックされる。
【００３８】
欠陥有無判定部３３による欠陥有無の判断は以下のように行うことが可能である。
増加した欠陥が処理前の撮像画像にも存在するか否かを判定する際には、例えば欠陥有無判定部３３は、増加した欠陥箇所の部分画像を処理前後の各撮像画像中から選択して、これら部分画像同士を比較して差分が小さい場合は処理前から当該欠陥箇所に欠陥があったと判断し、差分が大きい場合は処理前には当該欠陥箇所に欠陥がなかったと判断してよい。
または欠陥有無判定部３３は、上記の差分検出部２６、検出閾値計算部２７及び欠陥検出部２８が行う画像比較処理と同様の処理を、画像記憶部２５に保存された処理前の撮像画像上において、かつ検査条件を変更して（例えば検出感度を高くする、又は検査領域を変更するなど）行い、増加した欠陥箇所に欠陥があるか否かを判断してよい。
【００３９】
この処理のため画像記憶部２５は、処理前の撮像画像を記憶すると、欠陥有無判定部３３による上記の欠陥有無判定処理が完了するまで、記憶した処理前の撮像画像を保持することとしてよい。
ここで、半導体外観検査部２０は半導体製造装置１に付属して備えられるが、このように外観検査手段を個々の半導体製造装置１に付属させることにより、この半導体製造装置１の処理の前における試料の撮像画像を、比較的少ない記憶容量で、処理の後まで保持することができるメリットがある。
【００４０】
すなわち半導体外観検査部２０を半導体製造装置１と別個の装置として設けた場合には、半導体ウエハ３を扱う単位であるウエハカセット５０の収容枚数（２５枚程度が一般的である）分の記憶容量が必要であるが、半導体外観検査部２０を半導体製造装置１に組み込むことにより、記憶しておく撮像画像の枚数は、現在処理中のウエハと、搬送部４０にあるウエハと、外観検査中のウエハのせいぜい３枚分の撮像画像を記憶できれば足りる。
【００４１】
一方で、減少した欠陥が処理後の撮像画像にも存在するか否かを判定する際には、例えば欠陥有無判定部３３は、減少した欠陥箇所の部分画像を処理前後の各撮像画像中から選択して、これら部分画像同士を比較して差分が小さい場合は処理後にも当該欠陥箇所に欠陥があったと判断し、差分が大きい場合は処理後には当該欠陥箇所に欠陥がなかったと判断してよい。
または欠陥有無判定部３３は、差分検出部２６、検出閾値計算部２７及び欠陥検出部２８が行う画像比較処理と同様の処理を、画像記憶部２５に保存された処理後の撮像画像上において、かつ検査条件を変更して（例えば検出感度を高くする、又は検査領域を変更するなど）行い、増加した欠陥箇所に欠陥があるか否かを判断してよい。
【００４２】
欠陥増減検出部３２によって検出された増加若しくは減少した欠陥に関する欠陥情報、または欠陥有無判定部３３により判定処理の結果、増加若しくは減少した欠陥であると判定された欠陥情報は疑似欠陥判定部３５に入力され、各欠陥が疑似欠陥であるか否かがそれぞれ判定される。
疑似欠陥判定部３５は、増加した欠陥、すなわち処理後の撮像画像で検出された画像のうち、処理前の撮像画像では検出されなかった検出画像が、確かに処理後の撮像画像上に存在するかを、検査条件を変更して（例えば検出感度を下げる、又は検査領域を変更するなど）再判定する。
または、疑似欠陥判定部３５は、減少した欠陥、すなわち処理前の撮像画像で検出された画像のうち、処理後の撮像画像では検出されなかった検出画像が、確かに処理前の撮像画像上に存在するかを、検査条件を変更して（例えば検出感度を上げる、又は検査領域を変更するなど）再判定する。
疑似欠陥判定部３５による疑似欠陥の判定を行う際には、例えば、上記の差分検出部２６、検出閾値計算部２７及び欠陥検出部２８が行う画像比較処理と同様の処理を、当該欠陥が判定された撮像画像上において、かつ検査条件を変更して（例えば検出感度を変える、又は検査領域を変更するなど）再度実行して、判定の対象となる欠陥の検出位置に依然として欠陥が検出されるか否かを判定してよい。
【００４３】
または、疑似欠陥判定部３５は、増加若しくは減少した欠陥箇所の部分画像を処理前後の各撮像画像中から選択して、これら部分画像同士を比較して差分が小さい場合は検出された欠陥が疑似欠陥であったと判断し、差分が大きい場合は検出された欠陥が真欠陥であったと判断してもよい。
【００４４】
さらに、欠陥増減検出部３２によって検出された増加した欠陥に関する欠陥情報、欠陥有無判定部３３により判定処理の結果、増加した欠陥であると判定された欠陥情報は、又は、これら増加した欠陥のうち疑似欠陥判定部３５により疑似欠陥でない（すなわち真欠陥である）と判定された欠陥情報は、異常検出部３４に入力される。
異常検出部３４は、半導体製造装置１の処理の間に発生したと判断された欠陥の検出結果に応じて、半導体製造装置１の異常を検出する。異常検出部３４は、これら欠陥の数、種類、分布及び大きさのいずれかに応じて半導体製造装置１の異常を検出することが可能である。
【００４５】
異常検出部３４は、例えば、増加した欠陥数が所定の数以上となったときに、半導体製造装置１に不具合があると判定して、半導体製造装置１の異常を検出することとしてよい。または、所定の面積よりも大きな異常欠陥が発生したときに半導体製造装置１の異常を検出することとしてよい。
または例えば欠陥の形状等の種類や大きさによって、欠陥の原因物質などが推測できる場合には、原因物質を使用する箇所を異常箇所として判定することも可能である。また欠陥の集中箇所及び程度等の分布によって、例えばガスの吹き出し口などにゴミがたまったなどの異常箇所を特定することも可能である。
【００４６】
異常検出部３４は、半導体製造装置１の異常を検出した場合にその旨及び異常箇所を示す異常検出信号を出力する。この異常検出信号は、表示装置に表示されオペレータに半導体製造装置１のメンテナンスを促す警報信号として使用してもよく、あるいは異常検出信号に応答して半導体製造装置１のメンテナンス（例えば装置内の特定箇所を自動的にクリーニングするなど）を開始させるための、半導体製造装置１の自己診断信号として使用してもよい。
【００４７】
なお、これら差分検出部２６、検出閾値計算部２７、欠陥検出部２８、欠陥増減検出部３２、欠陥有無判定部３３、異常検出部３４、及び疑似欠陥判定部３５は、それぞれの機能を実現するように構成されたハードウエア回路で実現することも可能であり、また単一又は複数の情報処理装置（コンピュータなど）によって実行されてぞれぞれの機能を実現するソフトウェアモジュールとして実現することも可能である。
【産業上の利用可能性】
【００４８】
本発明は、半導体製造工程において試料表面に形成されるパターンを撮像した撮像画像に基づいて、パターンに現れる欠陥を検出する半導体外観検査装置、外観検査方法及びこのような外観検査装置を備える半導体製造装置に適用可能である。
【図面の簡単な説明】
【００４９】
【図１】従来の半導体外観検査装置の概略構成図である。
【図２】半導体ウエハ上のダイの配列を示す図である。
【図３】本発明の実施例による半導体製造装置の概略構成図である。
【図４】図３に示す半導体外観検査部の構成例を示す図である。
【符号の説明】
【００５０】
１    半導体製造装置
３    半導体ウエハ
１０    試料処理部
２０    半導体外観検査部
４０    搬送部
４１    第１ウエハアーム
４２    第２ウエハアーム
５０    ウエハカセット
【図１】
0004789630.tif 000002
【図２】
0004789630.tif 000003
【図３】
0004789630.tif 000004
【図４】
0004789630.tif 000005