(57)【特許請求の範囲】
【請求項１】
入力端子と出力端子の間に設けられた出力トランジスタと、
前記出力端子と接地端子の間に設けられた分圧抵抗と、
基準電圧回路の出力端子と前記分圧抵抗の出力端子を接続した入力端子と、前記出力トランジスタのゲートに接続した出力端子を備える増幅器と、
前記出力トランジスタと並列に接続した、第一のトランジスタと抵抗を直列に接続した電流モニタ回路と、
前記電流モニタ回路の出力端子に接続したインバータ回路と、前記インバータ回路の出力端子にゲートが接続され、前記出力トランジスタのゲートにドレインが接続された第二のトランジスタと、をからなる出力短絡保護回路と、を備えたボルテージレギュレータであって、
前記抵抗に接続された電流源回路を有し、前記電流源回路の電流値を調整することによって、前記出力短絡保護回路の出力保持電流を調整することを特徴とするボルテージレギュレータ。
【請求項２】
前記電流源回路は、
前記接地端子に接続された定電流源であるデプレッショントランジスタと、
前記デプレッショントランジスタと前記抵抗の間に接続されたカレントミラー回路と、
を備えた、ことを特徴とする請求項１に記載のボルテージレギュレータ。
【請求項３】
前記電流源回路は、
前記出力端子に接続された定電流源であるデプレッショントランジスタと、
前記デプレッショントランジスタと前記抵抗の間に接続されたカレントミラー回路と、
を備えた、ことを特徴とする請求項１に記載のボルテージレギュレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明はモノリシックIC化された電圧制御回路に関するものであり、特に、出力電圧保護回路に関するものである。
【０００２】
【従来の技術】
「特公平７−７４９７６」にあるような電圧制御回路の出力短絡保護回路が知られていた。従来の電圧制御回路の出力短絡保護回路の回路図を図２に示す。入力端子２０１から入力された電圧Vinは制御用MOS型トランジスタ２０２を通り、出力端子２０３に出力される。出力端子２０３には、抵抗２０４，２０５が接続され、抵抗２０４、２０５の接続点の電圧は増幅器２０６の正入力端子側に入力される。一方、増幅器２０６の負入力端子側には電源２０７からの基準電圧Vrefが入力されている。また、増幅器２０６の出力端子は制御用トランジスタ２０２のゲートに接続されている。
【０００３】
電流をモニタする為のトランジスタ２１３と抵抗２０８を直列に接続した回路を制御用トランジスタ２０２と並列に挿入し、トランジスタ２０９のゲート電圧はトランジスタ２１３と抵抗２０８との接続点から供給する。トランジスタ２０９と入力端子２０１の間には抵抗２１０を挿入し、インバート回路を構成する。インバート回路の接続点２１２の出力電圧は制御用トランジスタ２０２のゲート・ソース間に挿入されているトランジスタ２１１のゲートに入力される。またトランジスタ２１３のゲート電圧は、制御トランジスタ２０２と同様に増幅器２０６から供給される。
【０００４】
上記の回路構成を取ることにより出力端子２０３から取り出せる出力電流とそのときの出力電圧特性は図５に示すような特性を示す。ここでIsは出力保持電流、Ｉｍは最大電流で、この特性曲線をフの字特性と呼ぶ。
【０００５】
【発明が解決しようとする課題】
しかし、従来の出力短絡保護回路は、出力保持電流Isを任意の値に調節することが困難であるという欠点があった。これは製造工程上のばらつき、基板濃度のばらつき、基板上の素子の特性ばらつきなどによって、抵抗値、トランジスタのしきい値などが設計の時想定した値から変動するためである。
【０００６】
【課題を解決するための手段】
本発明では新たに電流源回路を追加し、電流をモニターするカレントセンス抵抗に予め電流を流しておく。そして所望の短絡電流が流れたところで、保護回路が動作するだけの電圧がカレントセンス抵抗に生じるようにして、任意の短絡電流に調節する。
【０００７】
この発明は、電流経路に抵抗を配置し、抵抗で生じる電圧降下を検出して電流制限を行なう回路を用いた。ここで、ＭＯＳトランジスタのバックゲートを使用する。
【０００８】
さらに、トランジスタと抵抗を直列に接続した電流モニタ回路と、前記電流モニタ回路に入力端子と出力端子を並列に接続した出力電圧制御回路と、前記抵抗に接続された電流源回路を有する電圧制御回路を使用した。また、トランジスタと抵抗を直列に接続した電流モニタ回路と、前記電流モニタ回路に入力端子と出力端子を並列に接続した出力電圧制御回路と、前記出力電圧制御回路の出力短絡保護回路と、前記抵抗に接続された電流源回路からなり、前記電流源回路が前記抵抗に前記出力短絡保護回路が動作する電圧を印加する電圧制御回路を用いた。
【０００９】
【発明実施の形態】
以下に、本発明の実施の形態を図面に基づいて説明する。
【００１０】
（実施例１）
図1は本発明の第1の実施例を示す回路図である。図2と同等な部分は説明を省略する。トランジスタ２１３と抵抗２０８の接続点には電流源１０１が接続されている。この電流源は設計定数、フューズトリミング、レーザートリミング、その他の方法で電流値を調節できる機能を持つ。
出力端子３を接地電位と短絡した時には、保持電流Isが流れる。このIsは次のような式で求めることができる。
【００１１】
Is  ＝  N×（VTN  ／R1  ―  IA）  （１）
ここでVTNはトランジスタ２０９の閾値電圧、R1は抵抗２０８の抵抗値、Nはトランジスタ２０２とトランジスタ２１３の電流ミラー比、IAは電流源１０１からトランジスタ２１３と抵抗２０８の接続点に流れ込む、もしくは流れ出る電流である。
【００１２】
式（１）からわかるようにIAを調節することでIsを任意の値に設定することができる。例えばIsを３０ｍＡに設定する場合は、VTN＝0.5Ｖ、R1＝500Ω、トランジスタ２０２とトランジスタ２１３のミラー比を１００としたとき、
３０×０．００１  ＝  １００×（０．５／５００  ―  IA）（２）
式（２）より
IA  ＝  ０．０００７Ａ  ＝  ０．７ｍＡ
よって電流源１０１から０．７ｍＡの電流を流すことによって、保持電流Isを３０ｍＡに調節することができる。
【００１３】
（実施例２）
図３は本発明の第1の実施例を示す回路図である。第1図と重複するところは説明を省略する。デュプレッション型トランジスタ３０１のゲートとソースは接地されている。トランジスタ３０２はソースとバルクが入力端子２０１に、ゲートとドレインがトランジスタ３０１に接続されている。トランジスタ３０３は入力端子２０１とトランジスタ２１３と抵抗２０８の接続点に接続されている。入力端子に電圧が入力され、トランジスタ３０１のドレイン電圧が閾値以上の電圧になると、トランジスタ３０１には定電流回路として機能する。トランジスタ３０２とトランジスタ３０１は電流が流れる経路が同じなので、等しい電流が流れる。トランジスタ３０２とトランジスタ３０３はゲートが共通なため、トランジスタ３０１に流れる電流に比例した電流IAが流れる。この電流の比例定数はトランジスタ３０２、３０３それぞれのサイズによって決定される。トランジスタ３０２、３０３のチャネル長をそれぞれL1、L2、チャネル幅をW1、W2、デュプレッション型トランジスタ３０１に流れる電流をIdepとするとIAは以下の式で表される。
【００１４】
IA  ＝  （W2／L2）／（W1／L1）×  Idep
よってトランジスタ３０２、３０３のサイズを適切に設定することで、IAを調節できる。IAを調節することで保持電流Isを任意の値に設定できることは（実施例１）において説明した通りであり、図３の回路でIsを任意の値に調節できることは明白である。
【００１５】
（実施例3）
図４は本発明の第３の実施例を示す回路図である。第1図、第２図、図３と重複するところは説明を省略する。デュプレッション型トランジスタ４０４のゲートとソースは出力端子２０３に、バルクは接地されている。トランジスタ４０２はソースとバルクが入力端子２０１に、ゲートとドレインがトランジスタ４０４に接続されている。トランジスタ４０３は入力端子２０１とトランジスタ２１３と抵抗２０８の接続点に接続されている。入力端子に電圧が入力され、トランジスタ４０４のドレイン電圧が閾値以上の電圧になると、トランジスタ４０４には定電流回路として機能する。トランジスタ４０２とトランジスタ４０４は電流が流れる経路が同じなので、等しい電流が流れる。トランジスタ４０２とトランジスタ４０３はゲートが共通なため、トランジスタ４０４に流れる電流に比例した電流IAが流れる。この電流の比例定数はトランジスタ４０２、４０３それぞれのサイズによって決定される。トランジスタ４０２、４０３のチャネル長をそれぞれL1、L2、チャネル幅をW1、W2、デュプレッション型トランジスタ４０４に流れる電流をIdepとするとIAは以下の式で表される。
【００１６】
IA  ＝  （W2／L2）／（W1／L1）×  Idep
よってトランジスタ４０２、４０３のサイズを適切に設定することで、IAを調節することができる。IAを調節することで保持電流Isを任意の値に設定できることは（実施例１）において説明した通りであり、図３の回路でIsを任意の値に調節できることは明白である。
【００１７】
【発明の効果】
本発明の測定回路には以下のような効果がある。従来の電源保護回路に電流源を追加し、電流現からの電流値を適当な値にすることで、保持電流Isを任意の値に設定することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の回路図である。
【図２】従来の電圧制御回路。
【図３】本発明の第２実施例の測定器の回路ブロック図である。
【図４】本発明の第３実施例の測定器の回路ブロック図である。
【図５】従来の電圧制御回路の出力電圧特性
【符号の説明】
１０１…電流源回路
２０１…入力端子
２０２…制御用MOS型トランジスタ
２０３…出力端子
２０４…抵抗
２０５…抵抗
２０６…増幅器
２０７…電源
２０８…抵抗
２０９…トランジスタ
２１０…増幅器
２１１…トランジスタ
２１２…接続点
２１３…トランジスタ
【図１】
0004772980.tif 000002
【図２】
0004772980.tif 000003
【図３】
0004772980.tif 000004
【図４】
0004772980.tif 000005
【図５】
0004772980.tif 000006