(57)【特許請求の範囲】
【請求項１】
半導体基板内の磁気検出部に対し同基板の表面に垂直な成分を含む電流が供給された状態でこの電流に対し前記基板の表面に平行な磁界成分が印加されるときに該印加される磁界成分に応じたホール電圧信号を出力する縦型ホール素子において、
前記半導体基板内に、当該ホール素子の一部として、前記半導体基板に形成されたトレンチの内部に埋設された導電性膜材からなる一乃至複数の電極が設けられるとともに、該電極と前記基板との間に形成される空乏層の幅変化を通じて、前記電極の電位に応じて前記磁気検出部の形状が可変とされてなる
ことを特徴とする縦型ホール素子。
【請求項２】
当該ホール素子が周辺回路となるＣＭＯＳ回路共々１チップに集積化されて、前記基板内に磁気検出部を電気的に区画する分離壁が、前記基板共々、該ＣＭＯＳ回路のグランド側電位に落とされた
請求項１に記載の縦型ホール素子。
【請求項３】
前記導電性膜材は、導電型不純物の添加された多結晶シリコンからなる
請求項１または２に記載の縦型ホール素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば磁気センサとして回転検出装置等に用いて有益な、ホール効果を利用して基板表面（チップ面）に平行な磁界成分を検出する縦型ホール素子およびその磁気検出感度調整方法に関する。
【背景技術】
【０００２】
周知のように、ホール素子は、非接触での角度検出が可能であることから、いわゆるホールＩＣ等に搭載されて例えば磁気センサとして車載内燃機関のスロットル弁開度等の回転（角度）検出に用いられている。まず最初に、こうしたホール素子による磁気検出の原理、並びに回転検出の原理について、簡単に説明する。
【０００３】
物質中を流れる電流に対して垂直な磁界（磁気）が加わると、それら電流および磁界の双方に垂直な方向に電界（電圧）が生じる。この現象をホール効果と呼び、ここで発生する電圧をホール電圧と呼ぶ。ここで、ホール素子（例えば導体）の磁気検出部（ホールプレート）の幅をｗ、長さをＬ、厚さをＤ、同素子と磁界とのなす角度をθ、印加される磁束密度をＢ、供給（駆動）電流をＩｈとすると、ホール電圧ＶＨは、
ＶＨ＝（Ｌ・μｈ・Ｉｈ・Ｂ・ｃｏｓθ／（Ｄ・２ｗ・σ）      …（Ａ）
のように表せる。なお、「μｈ」はキャリア移動度であり、また「σ」は係数である。
【０００４】
この関係式（Ａ）から分かるように、ホール素子と磁界とのなす角度θに応じてホール電圧ＶＨが変化するため、これを利用することで角度の検出が可能となる。このように、ホール素子を用いることで、スロットル弁開度センサ等の角度検出センサを実現することができる。
【０００５】
そして、このようなホール素子としては一般に、基板（ウェハ）表面に垂直な磁界成分を検出する横型ホール素子が知られているが、近年、これに加え、基板（ウェハ）表面に対して平行な磁界成分を検出する縦型ホール素子も研究されている。この縦型ホール素子は、位相差の異なる２つの素子を１チップに集積化できるという特長をもつため、こうしたホール素子によれば、２つの縦型ホール素子を「９０°」の角度をなすように配置することで、「０〜３６０（°）」の角度範囲でリニアな出力が得られる回転センサ等も実現可能となる。そして、こうした縦型ホール素子としては、例えば特許文献１に記載されるものが知られている。以下、図６を参照して、縦型ホール素子の一例について説明する。なお、この図６において、図６（ａ）はこのホール素子の平面図、図６（ｂ）は図６（ａ）のＬ１−Ｌ１線に沿った断面図、図６（ｃ）は図６（ａ）のＬ２−Ｌ２線に沿った断面図である。
【０００６】
同図６（ａ）〜（ｃ）に示されるように、このホール素子は、適宜の基板上にエピタキシャル層の形成された半導体基板（エピタキシャル基板）に形成されている。具体的には、このホール素子は、例えばＰ型のシリコンからなる半導体層（Ｐ型基板）２１と、この表面にＮ型の導電型不純物が導入されるかたちで形成された埋込層ＢＬと、さらにこの上にエピタキシャル成長にて形成されたＮ型のシリコンからなる半導体領域２２とを有して構成されている。なお、上記埋込層ＢＬは、いわば下部電極として機能するものであり、その不純物濃度は上記半導体領域２２よりも高い濃度に設定される。
【０００７】
また、上記半導体領域２２には、当該ホール素子を周囲の他の素子と素子分離すべく、半導体層２１に接続されるような例えばＰ型の拡散層（Ｐ型拡散分離壁）２４が形成されている。そして、半導体領域２２の表面にあってこの拡散層２４にて囲まれる領域（活性領域）には、同表面の不純物濃度（Ｎ型）が選択的に高められるかたちでコンタクト領域（Ｎ＋拡散層）２３ａ〜２３ｅが形成され、これらコンタクト領域２３ａ〜２３ｅとそこに配設された電極（配線）との間に良好なオーミックコンタクトが形成されるようになっている。また、これらコンタクト領域２３ａ〜２３ｅは、そこに配設される各電極（配線）を介して、それぞれ端子ＳおよびＧ１およびＧ２およびＶ１およびＶ２と電気的に接続されている。
【０００８】
また、上記拡散層２４にて囲まれる領域（活性領域）は、図６（ａ）に示されるように、各拡散層によるｐｎ接合分離を通じて、Ｐ型の拡散層（Ｐ型拡散分離壁）２４ａおよび２４ｂを互いに隔てた領域２２ａ〜２２ｃに分割されている。そして、図６（ｃ）に示されるように、これら領域２２ａ〜２２ｃにおいては、基板内部においても電気的に区画された領域が形成されている。
【０００９】
さらに詳しくは、これら領域においては、領域（素子領域）２２ａに上記コンタクト領域２３ａおよび２３ｄおよび２３ｅが、領域２２ｂに上記コンタクト領域２３ｂが、領域２２ｃに上記コンタクト領域２３ｃがそれぞれ形成されている。そして、これらの中心に位置するコンタクト領域２３ａが、コンタクト領域２３ｂおよび２３ｃとこれらコンタクト領域に直交するコンタクト領域２３ｄおよび２３ｅとの双方に挟まれるかたちとなっている。
【００１０】
上記構造からなるこのホール素子においては、上記領域２２ａの基板内部に電気的に区画される領域にあって上記コンタクト領域２３ｄおよび２３ｅにて挟まれる領域（図中に一点鎖線にて示す領域）が、いわゆる磁気検出部（ホールプレート）ＨＰとなる。すなわち、このホール素子においては、ここに印加される磁界に対応するホール電圧信号が、上記端子Ｖ１およびＶ２間に生じることになる。
【００１１】
こうしたホール素子において、例えば上記端子Ｓから端子Ｇ１へ、また端子Ｓから端子Ｇ２へそれぞれ一定の駆動電流を流すと、その電流は、基板表面に形成されたコンタクト領域２３ａから上記磁気検出部ＨＰ、埋込層ＢＬを通じて、コンタクト領域２３ｂおよび２３ｃへとそれぞれ流れる。すなわちこの場合、上記磁気検出部ＨＰには、基板表面（チップ面）に垂直な成分を主に含む電流が流れることになる。このため、この駆動電流を流した状態において、基板表面（チップ面）に平行な成分を含む磁界（例えば図６中に矢印Ｂで示される磁界）が当該ホール素子の磁気検出部ＨＰに印加されたとすると、前述したホール効果によって、上記端子Ｖ１と端子Ｖ２との間にその磁界に対応するホール電圧が発生する。したがって、これら端子Ｖ１およびＶ２を通じてその発生したホール電圧信号を検出することで、上記関係式（Ａ）に基づき検出対象とする磁界成分が、すなわち当該ホール素子に用いられる基板の表面（チップ面）に平行な磁界成分が求められることとなる。なお、このホール素子では、図６（ａ）中に示す寸法Ｄが磁気検出部（ホールプレート）の厚さ（上記関係式（Ａ）中の「Ｄ」）に相当する。また、このホール素子において駆動電流を流す方向は任意であり、上記駆動電流の方向を反対にして磁界（磁気）の検出を行うこともできる。
【特許文献１】特開平１−２５１７６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、こうした縦型ホール素子の感度には、すなわち印加された所定の大きさの磁場につき出力される電圧（ホール電圧）の大きさには、素子間で幾らかばらつきが生じるようになる。例えば、製造条件の相違などに起因して、素子ごとに異なるようになる。また、素子感度の温度依存性も素子ごとに異なる。
【００１３】
通常、素子間でこうした感度のばらつきがあることは、好ましくない。特に、前述した同一基板上に２つの縦型ホール素子が「９０°」の角度をなすように配置された磁気センサ（回転検出装置）においては、これら２つの縦型ホール素子の感度を揃えることが要求されることになる。このため、縦型ホール素子においては一般に、回路で補正をかけるなどして、これを抑えるようにしている。具体的には、例えば特表２００１−５２３４２９号公報に記載のように、磁気検出部（ホールプレート）に供給する駆動電流や、ホール電圧信号を増幅するために設けたアンプ（増幅器）のゲイン（増幅率）を、素子ごとに調整するようにしている。
【００１４】
しかしながら、先の図６に示したような従来の縦型ホール素子において、これらを実施する場合には、ゲイン可変のアンプや出力可変の電源回路などが必要になり、当該ホール素子に設けられる回路、詳しくは信号処理回路（例えば演算回路やアンプ等）や駆動回路（例えばドライバ回路や電源回路等）など、の複雑化が余儀なくされていた。
【００１５】
この発明は、こうした実情に鑑みてなされたものであり、磁気検出素子としての感度調整をより容易且つ的確に行うことのできる構造をもって、当該ホール素子に係る回路の簡素化を図ることのできる縦型ホール素子およびその磁気検出感度調整方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
こうした目的を達成するため、請求項１に記載の発明では、半導体基板内の磁気検出部に対し同基板の表面に垂直な成分を含む電流が供給された状態でこの電流に対し前記基板の表面に平行な磁界成分が印加されるときに該印加される磁界成分に応じたホール電圧信号を出力する縦型ホール素子として、前記半導体基板内に、当該ホール素子の一部として、前記半導体基板に形成されたトレンチの内部に埋設された導電性膜材からなる一乃至複数の電極が設けられ、該電極と前記基板との間に形成される空乏層の幅変化を通じて、前記電極の電位に応じて前記磁気検出部の形状が可変とされた構造とする。
【発明を実施するための最良の形態】
【００２８】
以下、図１〜図３を参照して、この発明に係る縦型ホール素子およびその磁気検出感度調整方法を具体化した一実施の形態について説明する。なお、この実施の形態に係るホール素子も、先の図６に例示したホール素子と同様、基板（ウェハ）表面に対して平行な磁界成分を検出する縦型ホール素子である。ただしここでは、エピタキシャル基板（図６参照）ではなく、単一の導電型からなる基板に形成された縦型ホール素子を例にとって、これに発明を適用した場合について説明する。
【００２９】
はじめに、図１を参照して、この縦型ホール素子の構造について詳述する。なお、この図１において、（ａ）はこの縦型ホール素子の平面構造を示す平面図、（ｂ）は（ａ）中のＬ１−Ｌ１線に沿った断面図、（ｃ）は（ａ）中のＬ２−Ｌ２線に沿った断面図である。
【００３０】
同図１（ａ）〜（ｃ）に示されるように、このホール素子は、例えばＰ型のシリコン基板（Ｐ−ｓｕｂ）に、すなわち単一の導電型からなる半導体基板に形成されている。具体的には、このホール素子は、大きくは、例えばＰ型のシリコンからなる半導体層１１と、Ｎ型の半導体領域（Ｎウェル）１２とを有して構成されている。このうち、半導体領域１２は、基板の表面から例えばＮ型の導電型不純物が導入されて、いわゆる拡散層（ウェル）として、基板表面から裏面側へ進むにつれてしだいに低濃度になるような濃度分布をもって形成されている。
【００３１】
そして、このホール素子においても、先の図６に例示したホール素子と同様、上記半導体層１１には、当該ホール素子を周囲の他の素子と素子分離すべく例えばＰ型からなる拡散層（Ｐ型拡散分離壁）１４が形成されている。そして、半導体領域１２の表面にあってこの拡散層１４にて囲まれる領域（活性領域）には、同表面の不純物濃度（Ｎ型）が選択的に高められるかたちでコンタクト領域（Ｎ＋拡散層）１３ａ〜１３ｅが形成されている。そしてこれにより、これら各コンタクト領域とそこに配設される電極（配線）との間に良好なオーミックコンタクトが形成されるようになっている。またここでも、これらコンタクト領域１３ａ〜１３ｅは、そこに配設される各電極（配線）を介して、それぞれ端子ＳおよびＧ１およびＧ２およびＶ１およびＶ２と電気的に接続されている。なおここで、上記コンタクト領域１３ｂおよび１３ｃは、コンタクト領域１３ａとそれぞれ対をなして基板内に電流を供給する、いわば電流供給対に相当し、一方、上記コンタクト領域１３ｄおよび１３ｅは、電圧出力対（ホール電圧信号を出力する部分）に相当する。
【００３２】
また、ここでも、拡散層１４にて囲まれる領域（活性領域）は、図１（ａ）に示されるように、各拡散層によるｐｎ接合分離を通じて、Ｐ型の拡散層（Ｐ型拡散分離壁）１４ａおよび１４ｂを互いに隔てた領域１２ａ〜１２ｃに分割されている。ただし、この実施の形態においては、Ｐ型の拡散層（ウェル）からなる電極ＥＤ１およびＥＤ２がさらに設けられている。そして、図１（ｃ）に示されるように、これら拡散層によって、上記領域１２ａ〜１２ｃが、基板内部においても電気的に区画されている。詳しくは、これら拡散層（拡散層１４ａおよび１４ｂ、並びに電極ＥＤ１およびＥＤ２）は、いずれも半導体領域１２よりも浅い拡散深さをもち、上記半導体領域１２の底面近傍を選択的に狭めて電流通路を形成している。
【００３３】
そして、これら領域においても、先の図６に例示したホール素子と同様、領域（素子領域）１２ａに上記コンタクト領域１３ａおよび１３ｄおよび１３ｅが、領域１２ｂに上記コンタクト領域１３ｂが、領域１２ｃに上記コンタクト領域１３ｃがそれぞれ形成されている。そして、これらの中心に位置するコンタクト領域１３ａが、コンタクト領域１３ｂおよび１３ｃとこれらコンタクト領域に直交するコンタクト領域１３ｄおよび１３ｅとの双方に挟まれるかたちとなっている。
【００３４】
そして、このホール素子においても、上記領域１２ａの基板内部に電気的に区画される領域にあって上記コンタクト領域１３ｄおよび１３ｅにて挟まれる領域（図中に一点鎖線にて示す領域）が、いわゆる磁気検出部（ホールプレート）ＨＰとなる。ただし、この実施の形態においては、上記領域１２ａの基板内部にさらに、当該ホール素子の一部として上記電極ＥＤ１およびＥＤ２が設けられている。そしてこれにより、これら電極ＥＤ１およびＥＤ２の電位に応じて磁気検出部ＨＰの形状が可変とされている。詳しくは、例えば電極ＥＤ１およびＥＤ２を半導体領域１２よりも低い電位に（例えば負バイアスを印加）すれば、これら電極と半導体領域１２との間に形成される空乏層が伸びて（空乏層の幅が大きくなって）、図１（ａ）中に寸法Ｄとして示す磁気検出部ＨＰの厚さ（前記関係式（Ａ）中の「Ｄ」に相当）が実質的に狭められることになる。この実施の形態においては、この電極ＥＤ１およびＥＤ２の電位変化に伴う空乏層の幅変化を利用して、磁気検出部ＨＰ（長さ・厚さ・幅等）を変形させ、前記関係式（Ａ）に基づきホール素子の磁気検出感度を調整することとする。具体的には、図１（ｃ）に示す可変電圧源ＶＥにより電極ＥＤ１およびＥＤ２の電位を所望に設定することで、当該ホール素子の磁気検出感度を所望に調整（可変設定）することとする。
【００３５】
このように、この実施の形態では、当該ホール素子の磁気検出感度が、前記関係式（Ａ）に従って的確に調整される。このため、回路（感度補正用の回路）での補正をより小さな範囲にとどめる（もしくは回路による補正自体をなくす）ことが可能であり、ひいては当該ホール素子に係る回路の簡素化が図られることになる。
【００３６】
また、ここでは図示を割愛しているが、当該ホール素子は、周辺回路として上記基板（半導体層１１等を含めた半導体基板）をグランドにしたＣＭＯＳ（相補型ＭＯＳ）回路を有し、これと共に１チップに集積化されている。
【００３７】
次に、上記構造を有する縦型ホール素子の動作の一例、すなわち同ホール素子による磁気検出の一態様について説明する。なお、こうした縦型ホール素子による磁気検出も、基本的には、先の図６に示したホール素子の場合と同様の態様をもって行われる。
【００３８】
すなわち、上記端子Ｓから端子Ｇ１へ、また端子Ｓから端子Ｇ２へそれぞれ一定の駆動電流を流すと、その電流は、基板表面に形成されたコンタクト領域１３ａから磁気検出部ＨＰ、そして電極ＥＤ１およびＥＤ２、並びに拡散層１４ａおよび１４ｂの下方を通じて、コンタクト領域１３ｂおよび１３ｃへとそれぞれ流れる。そしてこの場合も、上記磁気検出部ＨＰには、基板表面（チップ面）に垂直な成分を含む電流が流れるため、基板表面に平行な成分を含む磁界（例えば図１中に矢印Ｂで示される磁界）が磁気検出部ＨＰに印加されたときに、上記端子Ｖ１と端子Ｖ２との間にその磁界に対応するホール電圧ＶＨが発生する。したがって、これら端子Ｖ１およびＶ２を通じてその発生したホール電圧信号を検出することで、前記関係式（Ａ）に基づき検出対象とする磁界成分が、すなわち当該ホール素子に用いられる基板の表面（チップ面）に平行な磁界成分が求められることとなる。ちなみに、このホール素子では、図１（ａ）中の寸法Ｄおよびｗが、磁気検出部（ホールプレート）の厚さおよび幅（前記関係式（Ａ）中の「Ｄ」および「ｗ」）にそれぞれ相当する。また、このホール素子においても、駆動電流の方向は任意であり、例えば上記駆動電流の方向を反対にして磁界（磁気）の検出を行うこともできる。
【００３９】
次に、図２および図３を併せ参照して、この縦型ホール素子の製造方法について詳述する。なお、これら図２（ａ）〜（ｃ）および図３（ａ）〜（ｂ）は、先の図１（ｃ）の断面図に対応した断面図であり、図１に示した要素と同一の要素には各々同一の符号を付して示している。またここでは、図１においては図示を割愛した周辺回路とするＣＭＯＳ回路（回路部）を改めて図示し、同回路の形成と同時に当該ホール素子（ホール素子部）の製造を行う場合の製造方法について説明する。
【００４０】
この製造に際しては、まず、図２（ａ）に示すように、例えば（１００）面をカット面とするＰ型のシリコンからなる基板（半導体層１１）を用意する。そして、図２（ｂ）に示すように、例えばフォトリソグラフィによりパターニングされた適宜のマスクを通じて、基板（半導体層１１）の表面に対して例えばリン等からなるＮ型不純物のイオン注入を行った後、これに適宜の熱処理を施して、Ｎ型の半導体領域１２およびＣ１２を拡散層（Ｎウェル）として形成する。
【００４１】
そして次に、図２（ｃ）に示すように、例えばフォトリソグラフィによりパターニングされた適宜のマスクを通じて、所望の箇所に例えば硼素（ボロン）等からなるＰ型不純物のイオン注入を行う。そして、これに適宜の熱処理を施して、Ｐ型の拡散層１４および１４ａおよび１４ｂ、並びに電極ＥＤ１およびＥＤ２、さらには拡散層Ｃ１３を形成する（いずれもＰウェル）。このとき、上記電極ＥＤ１およびＥＤ２の深さは、寄生トランジスタ（半導体層１１および半導体領域１２、並びに電極ＥＤ１およびＥＤ２によるバイポーラトランジスタ）の動作しない範囲で、少なくとも半導体領域１２よりは浅く設定することが望ましい。
【００４２】
さらに、図３（ａ）に示す構造とすべく、例えば周知の選択酸化法により、ＬＯＣＯＳ構造をとるフィールド酸化膜（ＬＯＣＯＳ酸化膜）ＣＬ１を所望の箇所に選択的に形成する。続けて、例えば熱酸化により、酸化シリコン等からなるゲート絶縁膜Ｉ１ａ〜Ｉ１ｃを形成する。その後、例えばフォトリソグラフィによりパターニングされた適宜のマスクを通じて所望の箇所に、例えば砒素等からなるＮ型不純物、並びに例えば硼素（ボロン）等からなるＰ型不純物のイオン注入を行い、ＣＭＯＳ回路のしきい値調整用の拡散層（図示略）を形成し、さらにゲート絶縁膜Ｉ１ａ〜Ｉ１ｃの上に、それぞれ例えば多結晶シリコンからなるゲート電極Ｇ１ａ〜Ｇ１ｃを形成する。具体的には、このゲート電極Ｇ１ａ〜Ｇ１ｃの形成に際しては、例えばＬＰ−ＣＶＤ（減圧化学気相成長）により多結晶シリコン膜を成膜するとともに、例えば熱拡散によりリン（Ｐ）等の導電型不純物をその成膜した多結晶シリコン膜に添加する。そして、この多結晶シリコン膜を選択的にエッチングすることによって、所望とされる箇所に上記ゲート電極Ｇ１ａ〜Ｇ１ｃを形成する。
【００４３】
次いで、例えばフォトリソグラフィによりパターニングされた適宜のマスクを通じて所望の箇所に、例えば砒素等からなるＮ型不純物、並びに例えば硼素（ボロン）等からなるＰ型不純物のイオン注入を行う。そして、これに適宜の熱処理を施して、図３（ｂ）に示すように、コンタクト領域１３ａ〜１３ｅ（ここでは便宜上、コンタクト領域１３ａ〜１３ｃのみ図示）や、拡散層（ソース・ドレイン）Ｃ１３ａ〜Ｃ１３ｆを形成する。なお、拡散層Ｃ１３ａ〜Ｃ１３ｆについては、上記ＬＯＣＯＳ酸化膜ＣＬ１やゲート電極Ｇ１ａ〜Ｇ１ｃをマスクとして用いて自己整合的に形成することもできる。またこの際、サイドウォールやシリサイド等の形成も必要に応じて行われる。
【００４４】
そして、この基板上に層間絶縁膜をさらに形成するとともに、同絶縁膜の所望の箇所にコンタクトホールを形成し、さらにこれに続けて、配線材料の成膜、パターニング等を行うことによって、先の図１に示した縦型ホール素子およびその周辺回路が完成することになる。
【００４５】
このように、この実施の形態に係る縦型ホール素子の製造方法では、周辺回路としてのＣＭＯＳ回路の製造工程を共用するかたちで、当該ホール素子を製造するようにしている。これにより、当該ホール素子の製造工程数の大幅な削減が図られるようになる。
【００４６】
以上説明したように、この実施の形態に係る縦型ホール素子およびその磁気検出感度調整方法によれば、以下のような優れた効果が得られるようになる。
（１）縦型ホール素子について、基板内に当該ホール素子の一部としてＰ型の拡散層からなる電極ＥＤ１およびＥＤ２が設けられるとともに、該電極ＥＤ１およびＥＤ２とＮ型の半導体領域１２との間に形成される空乏層の幅変化を通じて、これら電極ＥＤ１およびＥＤ２の電位に応じて磁気検出部ＨＰの形状が可変とされた構造を採用することとした。これにより、回路での補正をより小さな範囲にとどめる（もしくは回路による補正自体をなくす）ことが可能になり、ひいては当該ホール素子に係る回路の簡素化が図られるようになる。
【００４７】
（２）磁気検出部ＨＰの形状を可変とする電極ＥＤ１およびＥＤ２とは別に、基板内で磁気検出部ＨＰを電気的に区画する分離壁（拡散層１４ａおよび１４ｂ）をさらに備える構造とした。これにより、これら電極と分離壁とを異なる電位にすることが可能になり、拡散層１４ａおよび１４ｂが、基板共々、周辺回路（ＣＭＯＳ回路）のグランド側電位に落とされた構造にあっても、上記電極ＥＤ１およびＥＤ２を通じて自由度の高い感度調整が可能になる。
【００４８】
（３）磁気検出部ＨＰの形状を可変とする電極として、半導体基板に導電型不純物が添加されるかたちで形成された拡散層からなる電極ＥＤ１およびＥＤ２を採用するようにしたことで、これを、通常のＣＭＯＳ工程にて容易に形成することが可能になる。
【００４９】
（４）半導体基板内の磁気検出部ＨＰが、同基板の表面から裏面側へ進むにつれてしだいに低濃度になるような導電型不純物の濃度分布をもって形成された構造とした。これにより、磁気検出部ＨＰと電極ＥＤ１およびＥＤ２との間に形成される空乏層の伸びが、基板表面から裏面側へ進むにつれて長くなる。このため、電極ＥＤ１およびＥＤ２を形成する深さを深くすることなしに、より深い位置まで磁気検出部ＨＰの形状を変える事ができるようになり、ひいては上述の感度調整がより効率よく且つ的確に行われるようになる。
【００５０】
（５）また、こうしたホール素子の磁気検出感度を調整する際には、半導体基板内に当該ホール素子の一部として電極ＥＤ１およびＥＤ２を設け、同電極ＥＤ１およびＥＤ２を通じて印加される電圧に応じて該電極ＥＤ１およびＥＤ２と半導体領域１２との間に形成される空乏層の幅を可変とし、もって磁気検出部ＨＰの形状を可変設定するようにした。こうすることで、回路（感度補正用の回路）での補正をより小さな範囲にとどめる（もしくは回路による補正自体をなくす）ことが可能になり、ひいては当該ホール素子に係る回路の簡素化が図られるようになる。
【００５１】
（６）周辺回路としてのＣＭＯＳ回路の製造工程を共用するかたちで、当該ホール素子を製造するようにしたことで、当該ホール素子の製造工程数の大幅な削減が図られるようになる。
【００５２】
なお、上記実施の形態は、以下のように変更して実施してもよい。
・上記実施の形態においては、周辺回路としてＣＭＯＳ回路を採用するようにしたが、これに限定されることはなく、例えばバイポーラ回路を採用するようにしてもよい。
【００５３】
・また、上記実施の形態においては、周辺回路と共に１チップに集積化されたホール素子を想定したが、これに限定されることなく、当該ホール素子に係る回路を別のチップとして設けるようにしてもよい。
【００５４】
・上記実施の形態においては、特に磁気検出部ＨＰの厚さ（前記関係式（Ａ）中の「Ｄ」）を意識して、これを適宜に変更・調整することによって感度調整を行うことを想定した。しかし、拡散層からなる上記電極ＥＤ１およびＥＤ２や半導体領域１２の濃度プロファイルによっては、電極ＥＤ１およびＥＤ２と半導体領域１２との間に形成される空乏層を縦方向（基板表面に垂直な方向）へ伸ばすことも可能である。すなわち、磁気検出部ＨＰの長さ（前記関係式（Ａ）中の「Ｌ」）等を調整することによって感度調整を行うこともできる。
【００５５】
・磁気検出部ＨＰの濃度プロファイルは、基本的には、任意であり、例えば底の部分を最高濃度をもって、基板表面側へ進むにつれてしだいに低濃度になるような濃度プロファイル（濃度分布）にしてもよい。また、こうした場合には、基板表面から磁気検出部ＨＰへ電流が供給される（もしくは取り出される）ときに、同基板表面の電流供給口（もしくは取出口）付近（コンタクト領域１３ａ付近）がより積極的に狭められるようになり、ひいては上述の感度調整がより効率よく且つ的確に行われるようになる。
【００５６】
・拡散層からなる上記電極ＥＤ１およびＥＤ２の濃度プロファイルは、基本的には、任意であり、例えば拡散層の底の部分に濃度のピーク（最高濃度）をもつように形成してもよい。
【００５７】
・上記電極ＥＤ１およびＥＤ２の深さも、基本的には、任意であり、例えば図４に示すように、高加速イオン注入装置などを用いてより深く形成するようにしてもよい。
・また、拡散層１４および１４ａおよび１４ｂに代えて、分離壁としてＳＴＩ（トレンチ分離）を採用する場合など、基板にトレンチを形成する場合には、ダメージ層によるキャリアトラップを防止するためにトレンチ内壁に拡散層を形成することがある。こうした場合には、このトレンチ内壁の拡散層を上記電極ＥＤ１およびＥＤ２として用いるようにしてもよい。
【００５８】
・また、上記電極ＥＤ１およびＥＤ２としては、拡散層以外のものも適宜に採用することができる。例えば図５に示すように、これら電極ＥＤ１およびＥＤ２として、基板に形成されたトレンチＴの内部に埋設された導電性膜材からなるものを採用することとしても、前記（３）の効果と同様もしくはそれに準じた効果は得ることができる。またこの場合、導電性膜材として、導電型不純物の添加された多結晶シリコンからなるものを採用することとすれば、例えば周知のＣＶＤ（化学気相成長）等によって、半導体デバイスにおいても広く使用されている信頼性の高い電極を容易に形成することができるようになる。
【００５９】
・結局のところ、こうした電極ＥＤ１およびＥＤ２は、基板内に当該ホール素子の一部として設けられて、基板との間に空乏層を形成し、この空乏層の幅変化を通じて磁気検出部（ホールプレート）の形状を可変とするものであれば足りる。
【００６０】
・上記実施の形態においては、電圧出力対（コンタクト領域１３ｄおよび１３ｅ）を基準に２対の電流供給対（コンタクト領域１３ａとコンタクト領域１３ｂ、コンタクト領域１３ａとコンタクト領域１３ｃ）が対称に配置されるタイプの縦型ホール素子に対して、この発明を適用した場合について言及した。しかし、これはあくまで一例であって、他のタイプの縦型ホール素子に対しても、例えば１対の電流供給対（例えば上記２対の電流供給対の一方のみ）からなる縦型ホール素子に対しても、あるいは先の図６に示したようなエピタキシャル基板に形成された埋込層ＢＬを備える縦型ホール素子に対しても、この発明は同様に適用することができる。また、ホール素子を構成する各要素の導電型を入れ替えた構造、すなわちＰ型とＮ型とを入れ替えた構造とした場合も、同様にこの発明を適用することができる。
【００６１】
・上記実施の形態においては、基板の材料としてＳｉ（シリコン）を用いるようにしたが、製造工程や構造上の条件等に応じて、最適な材料を選択することができる。すなわち、例えばＧａＡｓ、ＩｎＳｂ、ＩｎＡｓ、ＳｉＣ等の化合物半導体材料やＧｅ（ゲルマニウム）等の他の半導体材料なども、この基板の材料として採用することができる。特に、ＧａＡｓやＩｎＡｓは温度特性に優れた材料であり、当該ホール素子の高感度化を図る上で有効である。
【図面の簡単な説明】
【００６２】
【図１】この発明に係る縦型ホール素子およびその磁気検出感度調整方法の一実施の形態について、（ａ）はその素子構造の概要を示す平面図、（ｂ）は（ａ）中のＬ１−Ｌ１線に沿った断面図、（ｃ）は（ａ）中のＬ２−Ｌ２線に沿った断面図。
【図２】同実施の形態に係る縦型ホール素子の製造方法について、（ａ）〜（ｃ）はその製造プロセスを示す断面図。
【図３】同実施の形態に係る縦型ホール素子の製造方法について、（ａ）および（ｂ）はその製造プロセスを示す断面図。
【図４】同実施の形態に係る縦型ホール素子の変形例について、（ａ）〜（ｃ）は、同ホール素子の構造を模式的に示す平面図および断面図。
【図５】同実施の形態に係る縦型ホール素子の別の変形例について、（ａ）〜（ｃ）は、同ホール素子の構造を模式的に示す平面図および断面図。
【図６】従来の縦型ホール素子の一例について、（ａ）はその素子構造の概要を示す平面図、（ｂ）は（ａ）中のＬ１−Ｌ１線に沿った断面図、（ｃ）は（ａ）中のＬ２−Ｌ２線に沿った断面図。
【符号の説明】
【００６３】
１１…半導体層（半導体基板）、１２…半導体領域、１２ａ〜１２ｃ…領域、１３ａ〜１３ｅ…コンタクト領域（Ｎ＋拡散層）、１４、１４ａ、１４ｂ…拡散層、ＢＬ…埋込層、Ｃ１０…回路（周辺回路）、Ｃ１２…半導体領域、Ｃ１３…拡散層、Ｃ１３ａ〜Ｃ１３ｆ…拡散層（ソース・ドレイン層）、ＣＬ１…ＬＯＣＯＳ酸化膜（フィールド酸化膜）、ＥＤ１、ＥＤ２…電極、Ｇ１ａ〜Ｇ１ｃ…ゲート電極、ＨＰ…磁気検出部（ホールプレート）、Ｉ１ａ〜Ｉ１ｃ…ゲート絶縁膜、Ｔ…トレンチ、ＶＥ…可変電圧源。
【図１】
0004784186.tif 000002
【図２】
0004784186.tif 000003
【図３】
0004784186.tif 000004
【図４】
0004784186.tif 000005
【図５】
0004784186.tif 000006
【図６】
0004784186.tif 000007