(57)【特許請求の範囲】
【請求項１】
窒素面を有するストレス緩和されたＡｌＮ層、前記ＡｌＮ層の窒素面上に形成されたＡｌxＧａ1-xＮ（０≦ｘ＜１）層、前記ＡｌxＧａ1-xＮ層上に形成されたオーミック電極からなるソース／ドレイン電極、前記ソース／ドレイン電極間に形成された酸化領域、および前記酸化領域上に形成されたゲート電極を有し、前記酸化領域が、前記ソース／ドレイン電極間のゲート長方向の一部または全部の前記ＡｌxＧａ1-xＮ層を前記ＡｌＮ層の一部に到達するまで酸化して形成された酸化物層、または前記ソース／ドレイン電極間のゲート長方向の一部または全部の前記ＡｌxＧａ1-xＮ層を除去した後に前記ＡｌＮ層の一部を酸化して形成された酸化物層であることを特徴とするＭＯＳ電界効果トランジスタ。
【請求項２】
前記窒素面を有するストレス緩和されたＡｌＮ層が、
ＨＶＰＥ法もしくはＭＯＣＶＤ法により基板上に結晶成長させた厚さ０．５〜１０μｍの窒素面を有するＡｌＮ層、
ＨＶＰＥ法もしくはＭＯＣＶＤ法により基板上に結晶成長させた厚さ０．５〜１０μｍのアルミニウム面を有するＡｌＮ膜を支持基板に貼付した後、前記基板を剥離し、露出した窒素面をＣＭＰにより平坦化した窒素面を有するＡｌＮ層、または
ＨＶＰＥ法もしくはＭＯＣＶＤ法により基板上に結晶成長させた厚さ２００〜５００μｍのアルミニウム面を有するＡｌＮ膜を基板から剥離し、露出した窒素面をＣＭＰにより平坦化した窒素面を有するＡｌＮ層
である請求項１に記載のＭＯＳ電界効果トランジスタ。
【請求項３】
前記基板が、ＳｉＣ基板またはサファイア基板である請求項２に記載のＭＯＳ電界効果トランジスタ。
【請求項４】
請求項１に記載のＭＯＳ電界効果トランジスタの製造方法であって、
（ａ）窒素面を有するストレス緩和されたＡｌＮ層の窒素面上にＡｌxＧａ1-xＮ（０≦ｘ＜１）層を形成する工程、
（ｂ）前記ＡｌxＧａ1-xＮ層上にオーミック電極からなるソース／ドレイン電極を形成する工程、
（ｃ）前記ソース／ドレイン電極間に酸化領域を形成する工程、および
（ｄ）前記酸化領域上にゲート電極を形成する工程
を含み、
前記ソース／ドレイン電極間のゲート長方向の一部または全部の前記ＡｌxＧａ1-xＮ層を前記ＡｌＮ層の一部に到達するまで酸化して、または前記ソース／ドレイン電極間のゲート長方向の一部または全部の前記ＡｌxＧａ1-xＮ層を除去した後に前記ＡｌＮ層の一部を酸化して、前記酸化領域を形成することを特徴とするＭＯＳ電界効果トランジスタの製造方法。
【請求項５】
前記酸化が、酸素雰囲気中での熱酸化、または光照射を伴う光電気化学反応により行われる請求項４に記載のＭＯＳ電界効果トランジスタの製造方法。
【請求項６】
前記光照射が、前記ＡｌxＧａ1-xＮ層および前記ＡｌＮ層のバンドギャップに対応した波長よりも短波長の光を用いて行われる請求項５に記載のＭＯＳ電界効果トランジスタの製造方法。
【請求項７】
前記除去が、フッ素系ガスと塩素系ガスを用いたドライエッチングにより行われる請求項４〜６のいずれか１つに記載のＭＯＳ電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物系III−Ｖ族化合物半導体を用いたノーマリオフ型のＭＯＳ電界効果トランジスタおよびその製造方法に関する。
【背景技術】
【０００２】
従来、ＡｌＧａＮ／ＧａＮへテロ構造を用いてノーマリオフ型のトランジスタを作製するためには、一般的にゲートリセスが用いられてきた。
また、ノーマリオフ型のトランジスタをより簡単に実現する方法として、ＭＯＳトランジスタが提案されている（特許文献１および非特許文献１参照）。
【０００３】
【特許文献１】特開２０００−２７７７２４号公報
【非特許文献１】T.P.Chow 外２名、「Experimental Demonstration of Enhancement Mode GaN MOSFETs」、International Workshop on Nitride Semiconductors (IWN) 2006テクニカルダイジェスト WeED1-1、ｐ．１４４
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＡｌＧａＮ／ＧａＮへテロ構造を用いてノーマリオフ型のトランジスタを作製する１つの方法として、図４（ａ）に示すような、ゲート電極［Ｇ］下のＡｌＧａＮ層をリセスエッチングによって薄層化して、２次元電子ガス（２ＤＥＧ）の濃度を小さくする方法がある。
しかしながら、上記の方法では、エッチングのばらつきによって再現性よくノーマリオフを実現することが難しい。
なお、図４における図記号［Ｓ］および［Ｇ］は、それぞれソース電極およびドレイン電極を示す。
【０００５】
また、図４（ｂ）に示すようなＭＯＳトランジスタでは、ＧａＮに対する酸化膜としてＳｉＯ2を用いているために界面準位が多く、得られる移動度が十分な値でないという問題がある。さらに、製造においてオーミック形成のためのイオン注入という余分な工程が必要となる。
【０００６】
そこで、本発明は、少ない工程でオーミック抵抗が小さく、界面準位が少なく、移動度が大きい窒化物系III−Ｖ族化合物半導体を用いたノーマリオフ型のＭＯＳ電界効果トランジスタおよびその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
かくして、本発明によれば、窒素面を有するストレス緩和されたＡｌＮ層、前記ＡｌＮ層の窒素面上に形成されたＡｌxＧａ1-xＮ（０≦ｘ＜１）層、前記ＡｌxＧａ1-xＮ層上に形成されたオーミック電極からなるソース／ドレイン電極、前記ソース／ドレイン電極間に形成された酸化領域、および前記酸化領域上に形成されたゲート電極を有し、前記酸化領域が、前記ソース／ドレイン電極間のゲート長方向の一部または全部の前記ＡｌxＧａ1-xＮ層を前記ＡｌＮ層の一部に到達するまで酸化して形成された酸化物層、または前記ソース／ドレイン電極間のゲート長方向の一部または全部の前記ＡｌxＧａ1-xＮ層を除去した後に前記ＡｌＮ層の一部を酸化して形成された酸化物層であることを特徴とするＭＯＳ電界効果トランジスタが提供される。
【０００８】
また、本発明によれば、上記のＭＯＳ電界効果トランジスタの製造方法であって、
（ａ）窒素面を有するストレス緩和されたＡｌＮ層の窒素面上にＡｌxＧａ1-xＮ（０≦ｘ＜１）層を形成する工程、
（ｂ）前記ＡｌxＧａ1-xＮ層上にオーミック電極からなるソース／ドレイン電極を形成する工程、
（ｃ）前記ソース／ドレイン電極間に酸化領域を形成する工程、および
（ｄ）前記酸化領域上にゲート電極を形成する工程
を含み、
前記ソース／ドレイン電極間のゲート長方向の一部または全部の前記ＡｌxＧａ1-xＮ層を前記ＡｌＮ層の一部に到達するまで酸化して、または前記ソース／ドレイン電極間のゲート長方向の一部または全部の前記ＡｌxＧａ1-xＮ層を除去した後に前記ＡｌＮ層の一部を酸化して、前記酸化領域を形成することを特徴とするＭＯＳ電界効果トランジスタの製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、少ない工程でオーミック抵抗が小さく、界面準位が少なく、移動度が大きい窒化物系III−Ｖ族化合物半導体を用いたノーマリオフ型のＭＯＳ電界効果トランジスタおよびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
本発明のＭＯＳ電界効果トランジスタは、窒素面を有するストレス緩和されたＡｌＮ層、前記ＡｌＮ層の窒素面上に形成されたＡｌxＧａ1-xＮ（０≦ｘ＜１）層、前記ＡｌxＧａ1-xＮ層上に形成されたオーミック電極からなるソース／ドレイン電極、前記ソース／ドレイン電極間に形成された酸化領域、および前記酸化領域上に形成されたゲート電極を有することを特徴とする。
【００１１】
図３を用いて本発明の効果について説明する。
通常の半導体へテロ結合を用いた電界効果型トランジスタ（ＨＦＥＴ）では、図３（ａ）に示されるように、ストレス緩和されたガリウム面（Ｇａ面）を有するＧａＮ層のＧａ面上にＡｌＧａＮ層が形成され、ＧａＮ側に２次元電子ガス（２ＤＥＧ；図中の破線）が形成される。
一方、図３（ｂ）に示されるように、ストレス緩和されたアルミニウム面（Ａｌ面）を有するＡｌＮ層のＡｌ面上にＡｌＧａＮ層を形成した場合には、ＡｌＧａＮ層側に２次元正孔ガス（２ＤＨＧ；図中の一点鎖線）が形成される。
【００１２】
しかしながら、電子をキャリアとして用いるためには２ＤＥＧが望ましく、図３（ｃ）に示すように、ストレス緩和された窒素面（Ｎ面）を有するＡｌＮ層のＮ面上にＡｌＧａＮ層を形成する必要がある。図中の破線は２ＤＥＧを示す。
このような状態で、図３（ｄ）に示すように、ゲート電極となる部分のＡｌＧａＮ層の一部を除去し、ＡｌＮ層まで酸化することで、理想的なＡｌ2Ｏ3／ＡｌＮ界面を得ることが可能となり、移動度の大きな改善が得られる。
【００１３】
そこで、Ｎ面を有するＡｌＮ層のＮ面上にＡｌxＧａ1-xＮ（０≦ｘ＜１）層を形成することによりＡｌＮ／ＡｌＧａＮ界面のＡｌＧａＮ側に２ＤＥＧが形成されるため、オーミック電極形成のためのイオン注入が不要となる。
【００１４】
一方、ＡｌxＧａ1-xＮ（０≦ｘ＜１）層を除去しないで酸化した場合には、ＡｌＮ層が酸化されるまでに多くの時間を要するが、それ以外の効果は上記と同じである。
【００１５】
本発明のＭＯＳ電界効果トランジスタの製造方法は、
（ａ）窒素面を有するストレス緩和されたＡｌＮ層の窒素面上にＡｌxＧａ1-xＮ（０≦ｘ＜１）層を形成する工程、
（ｂ）前記ＡｌxＧａ1-xＮ層上にオーミック電極からなるソース／ドレイン電極を形成する工程、
（ｃ）前記ソース／ドレイン電極間に酸化領域を形成する工程、および
（ｄ）前記酸化領域上にゲート電極を形成する工程
を含むことを特徴とする。以下、各工程について詳細に説明する。
【００１６】
（ａ）窒素面を有するストレス緩和されたＡｌＮ層の窒素面上にＡｌxＧａ1-xＮ（０≦ｘ＜１）層を形成する工程
本発明において、窒素面を有するストレス緩和されたＡｌＮ層は、
ＨＶＰＥ法もしくはＭＯＣＶＤ法により基板上に結晶成長させた厚さ０．５〜１０μｍの窒素面を有するＡｌＮ層、
ＨＶＰＥ法もしくはＭＯＣＶＤ法により基板上に結晶成長させた厚さ０．５〜１０μｍのアルミニウム面を有するＡｌＮ膜を支持基板に貼付した後、前記基板を剥離し、露出した窒素面をＣＭＰにより平坦化した窒素面を有するＡｌＮ層、または
ＨＶＰＥ法もしくはＭＯＣＶＤ法により基板上に結晶成長させた厚さ２００〜５００μｍのアルミニウム面を有するＡｌＮ膜を基板から剥離し、露出した窒素面をＣＭＰにより平坦化した窒素面を有するＡｌＮ層
であるのが好ましい。
【００１７】
上記の基板は、特に限定されないが、例えばＳｉＣ基板やサファイア基板などが挙げられる。
上記の支持基板は、特に限定されないが、上記の基板以外に、例えば石英基板、Ｓｉ基板、ガラス基板などが挙げられる。
【００１８】
ＡｌＮ層およびＡｌＮ膜を結晶成長させる方法は、特に限定されないが、上記のようにＨＶＰＥ法（ハイドライド気相成長法）およびＭＯＣＶＤ法が特に好ましい。
ＡｌＮ層およびＡｌＮ膜の厚さは、ＡｌＮ層が基板または支持基板を有する場合には、通常０．５〜１０μｍ程度であり、ＡｌＮ層が基板または支持基板を有さない場合には、通常２００μｍ以上、好ましくは２００〜５００μｍである。
これらの結晶成長条件は、適宜設定すればよい。
また、ストレス緩和のために、必要に応じて、ＡｌＮ層を熱処理などに付してもよい。
【００１９】
アルミニウム面を有するＡｌＮ膜を支持基板に貼付する方法は、特に限定されず、例えば、エポキシ樹脂による貼り付けが挙げられる。
また、支持基板に貼付したＡｌＮ膜から基板を剥離する方法およびＡｌＮ膜を基板から剥離する方法は、特に限定されず、例えば、レーザ照射などが挙げられる。
露出した窒素面を平坦化するＣＭＰ（化学的機械研磨）は、公知の方法であり、例えばダイアモンド砥粒を含むスラリー（研磨剤）を用いて研磨布で研磨すればよい。
【００２０】
上記のＡｌＮ層上にＡｌxＧａ1-xＮ（０≦ｘ＜１）層を形成する方法は、特に限定されず、例えば、ＭＯＣＶＤ法、ＨＶＰＥ法、ＧＳＭＢＥ法（ガスソース分子線エピタキシー法）などが挙げられ、その形成条件は、適宜設定すればよい。
ＡｌxＧａ1-xＮ層の厚さは、０．０１〜１μｍ程度である。
【００２１】
（ｂ）ＡｌxＧａ1-xＮ層上にオーミック電極からなるソース／ドレイン電極を形成する工程
オーミック電極用金属は、オーミック特性が得られる金属であれば特に限定されず、例えば、Ｔｉ／Ａｌ／Ｍｏ／Ａｕ積層構造やＴｉ／Ａｌ／Ｎｂ／Ａｕ積層構造などのＴｉ／Ａｌ系；Ｈｆ／Ａｌ／Ｈｆ／Ａｕ積層構造などのＨｆ／Ａｌ系が挙げられる。
これらのオーミック電極用金属を公知の方法によりＡｌxＧａ1-xＮ層上に積層（デポ）し、熱処理（アニール）することによりオーミック電極からなるソース／ドレイン電極を形成することができる。
これらの形成条件は、適宜設定すればよく、材料系に応じた熱処理温度を用いてオーミック電極を形成すればよい。
それらの厚さは、Ｈｆ／Ａｌ／Ｈｆ／Ａｕ積層構造の場合、１０／６０／１０／６０ｎｍ程度であり、熱処理温度は８００℃前後である。
【００２２】
（ｃ）ソース／ドレイン電極間に酸化領域を形成する工程
酸化領域は、特に限定されないが、ソース／ドレイン電極間のゲート長方向の一部または全部のＡｌxＧａ1-xＮ層をＡｌＮ層の一部に到達するまで酸化して形成された酸化物層、またはソース／ドレイン電極間のゲート長方向の一部または全部のＡｌxＧａ1-xＮ層を除去した後にＡｌＮ層の一部を酸化して形成された酸化物層であるのが好ましい。
すなわち、酸化領域は、ソース／ドレイン電極間のゲート長方向の一部または全部のＡｌxＧａ1-xＮ層をＡｌＮ層の一部に到達するまで酸化して、またはソース／ドレイン電極間のゲート長方向の一部または全部のＡｌxＧａ1-xＮ層を除去した後にＡｌＮ層の一部を酸化して、形成されるのが好ましい。
【００２３】
上記の酸化は、酸素雰囲気中での熱酸化、または光照射を伴う光電気化学反応により行われるのが好ましい。
酸化においては、予め酸化させない部分をＳｉＯ2などの絶縁膜でマスクしておけばよい。マスクの形成方法は、熱ＣＶＤ法、プラズマＣＶＤ法などの公知の方法が挙げられ、それらの条件は適宜設定すればよい。
【００２４】
酸素雰囲気中での熱酸化の条件は、酸化させたい厚さや酸化速度により適宜設定すればよい。
膜を均一に酸化させたい場合には、例えば、温度を４００℃以上８００℃未満にすることが望ましい。
一方、酸化速度を早くさせたい場合には、例えば、温度を８００℃以上１２００℃以下にすることが望ましい。
酸素雰囲気の酸素濃度は、酸化速度の選択によって設定すればよく、１００％まで可能である。
また、酸化の時間は、ＡｌxＧａ1-xＮ層の厚さと酸化させたいＡｌＮ層の厚さおよび酸素分圧と熱処理温度に依存する。
【００２５】
光照射を伴う光電気化学反応による酸化は、光照射により所望の領域を選択的に酸化させることができるので好ましい。
その条件は、酸化させたい厚さや酸化速度により適宜設定すればよい。
【００２６】
上記の光照射は、ＡｌxＧａ1-xＮ層およびＡｌＮ層のバンドギャップに対応した波長よりも短波長の光を用いて行われるのが好ましい。この場合、正孔が励起されて酸化が促進される。
ＡｌxＧａ1-xＮ層およびＡｌＮ層のバンドギャップに対応した波長は、それぞれ３９０〜２００ｎｍ程度および２００ｎｍ程度であるから、光照射の光は、これらよりも５ｎｍ程度短波長であるのが好ましい。
このようにＡｌxＧａ1-xＮ層およびＡｌＮ層に応じた波長の光を照射しながら酸化させることにより、酸化厚さの制御性がより向上する。
酸化の時間は、酸化させたい厚さと光電流密度、印加電圧などに依存するので、適宜設定すればよい。
【００２７】
上記の除去は、フッ素系ガスと塩素系ガスを用いたドライエッチングにより行われるのが好ましい。このようなガスとしては、例えば、Ｃｌ2＋ＳＦ6混合ガス（比率１０：１）が挙げられる。
【００２８】
エッチングガスの選択により、ＡｌxＧａ1-xＮ（０≦ｘ＜１）層とＡｌＮ層のエッチングを選択的に行なうことができ、Ｇａを含まないＡｌ2Ｏ3の形成が可能となる。また、フッ素を含むことにより、ＡｌＮ層のエッチング速度が急激に減少し、選択的なエッチングが可能となる。
【００２９】
（ｄ）酸化領域上にゲート電極を形成する工程
ゲート電極は、公知の材料を用いて公知の方法により形成することができる。
ゲート電極を構成する材料としては、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｎｉ、Ｐｄ、Ｐｔなどの金属、Ｔａ、Ｔｉ、Ｗなどの高融点金属およびそれらの窒化物などが挙げられ、これらの中でもＡｕ、Ｐｄ、Ｐｔ、ＷＮ（タングステンの窒化物）が好ましい。
【００３０】
ゲート電極を形成する方法としては、ＥＢ蒸着法やスパッタ法などが挙げられ、それらの形成条件は適宜設定すればよい。
ゲート電極は、異なる材料の積層であってもよく、その厚さは、０.０１〜１μｍ程度である。
ゲート電極を形成する前に、予め酸化領域のＧａＯｘ層のみをアンモニア水（ＮＨ4ＯＨ）でエッチングしてもよい。このエッチングにより、再現性が向上するので好ましい。
【実施例】
【００３１】
本発明を実施例によりさらに具体的に説明するが、これらの実施例により本発明が限定されるものではない。
【００３２】
（実施例１）
図１に示されるＭＯＳ電界効果トランジスタを作製した。
まず、ＭＯＣＶＤ法により、基板温度１１５０℃、Ｖ／III比１００００の条件で、Ｓ
ｉＣ基板［１］の炭素面上に厚さ１．５μｍのＡｌＮ層［２］を形成した。
引き続いて、基板温度１１００℃、Ｖ／III比２０００の条件で、ＡｌＮ層［２］の窒
素面上に厚さ０．１μｍのＧａＮ膜［３］を形成した。
【００３３】
次いで、熱ＣＶＤ法により、ＧａＮ膜［３］上に厚さ１μｍ程度のＳｉＯ2からなる絶縁膜（図示せず）を形成し、バッファードフッ酸により、ゲート電極［７］を形成する部分の絶縁膜を除去した。
次いで、得られたＳｉＣ基板［１］を、酸素１００％雰囲気で、温度９００℃に設定した熱処理炉で２時間熱処理に付し、ゲート電極［７］を形成する部分のＡｌＮ層［２］およびＧａＮ膜［３］を酸化させて、酸化領域［４］を形成した。
図１において図示されていないが、ＡｌＮ層［２］の酸化領域［４］に接する領域（厚さ２０ｎｍ程度）は酸化されている。
【００３４】
次いで、フッ酸により、残りの絶縁膜を除去し、ＥＢ蒸着法によりオーミック電極用金属として、Ｈｆ／Ａｌ／Ｈｆ／Ａｕをデポ／アニール（窒素雰囲気、８００℃、１分間）してソース／ドレイン電極［５，６］を形成した。
次いで、酸化領域［４］のＧａＯｘ層のみをアンモニア水（ＮＨ4ＯＨ）でエッチングし、ＥＢ蒸着法によりＰｔ／Ａｕをデポしてゲート電極［７］を形成し、図１のＭＯＳ電界効果トランジスタを得た。
【００３５】
得られたＭＯＳ電界効果トランジスタのＩｄ−Ｖｇ特性を評価したところ、ゲート電圧＋１Ｖでピンチオフする結果が得られ、良好なノーマリオフ特性を有することがわかった。
【００３６】
（実施例２）
図２に示されるＭＯＳ電界効果トランジスタを作製した。
まず、ＨＶＰＥ法により、サファイア基板（図示せず）上にアルミニウム面を有する厚さ３００μｍのＡｌＮ層を形成した。
次いで、レーザ照射により、サファイア基板からＡｌＮ膜を剥離し、露出した窒素面をＣＭＰにより平坦化して窒素面を有するＡｌＮ層［１１］を得た。
次いで、ＭＯＣＶＤ法により、基板温度１０５０℃、Ｖ／III比１６０００の条件で、
ＡｌＮ層［１１］の窒素面上に厚さ０．２μｍのＡｌ0.15Ｇａ0.85Ｎ膜［１２］を形成した。
【００３７】
次いで、プラズマＣＶＤ法により、Ａｌ0.15Ｇａ0.85Ｎ膜［１２］上に厚さ１μｍ程度のＳｉＯ2からなる絶縁膜（図示せず）を形成し、バッファードフッ酸により、ゲート電極［１７］を形成する部分の絶縁膜を除去した。
次いで、Ｃｌ2＋ＳＦ6混合ガス（比率１０：１）を用いたドライエッチングにより、ゲート電極［１７］を形成する部分のＡｌ0.15Ｇａ0.85Ｎ膜［１２］を除去した。
【００３８】
次いで、Ｈｅ−Ｃｄレーザを用いて波長３２５ｎｍ、出力１０ｍＷの光をゲート電極［１７］を形成する部分のＡｌＮ層［１１］に照射しながら、グリコール水溶液（酒石酸＋プロピレングリコール＝比率２：１＋アンモニア水でｐＨを７に調整）の光電気化学反応（光電流密度５ｍＷ／ｃｍ2、印加電圧５Ｖ）により、ゲート電極［１７］となる部分のＡｌＮ層［１１］の厚さ１０ｎｍを酸化させて、酸化領域［１４］を形成した。
【００３９】
次いで、フッ酸により、残りの絶縁膜を除去し、ＥＢ蒸着法によりオーミック電極用金属として、Ｔｉ／Ａｌ／Ｍｏ／Ａｕ（１５／６０／３５／５０ｎｍ）をデポ／アニール（窒素雰囲気、８００℃、１分間）してソース／ドレイン電極［１５，１６］を形成した。
次いで、スパッタ法によりＷＮをデポしてゲート電極［１７］を形成し、図２のＭＯＳ電界効果トランジスタを得た。
【００４０】
得られたＭＯＳ電界効果トランジスタのＩｄ−Ｖｇ特性を評価したところ、ゲート電圧＋１Ｖでピンチオフする結果が得られ、良好なノーマリオフ特性を有することがわかった。
【００４１】
（実施例３）
図２に示されるＭＯＳ電界効果トランジスタを作製した。
まず、ＨＶＰＥ法により、サファイア基板（図示せず）上にアルミニウム面を有する厚さ３００μｍのＡｌＮ層を形成した。
次いで、レーザ照射により、サファイア基板からＡｌＮ膜を剥離し、露出した窒素面をＣＭＰにより平坦化して窒素面を有するＡｌＮ層［１１］を得た。
次いで、ＭＯＣＶＤ法により、基板温度１０５０℃、Ｖ／III比１６０００の条件で、
ＡｌＮ層［１１］の窒素面上に厚さ０．２μｍのＡｌ0.3Ｇａ0.7Ｎ膜［１２］を形成した。
【００４２】
次いで、プラズマＣＶＤ法により、Ａｌ0.3Ｇａ0.7Ｎ膜［１２］上に厚さ１μｍ程度のＳｉＯ2からなる絶縁膜（図示せず）を形成し、バッファードフッ酸により、ゲート電極［１７］を形成する部分の絶縁膜を除去した。
次いで、ハロゲンランプを用いて紫外光をゲート電極［１７］となる部分のＡｌ0.3Ｇａ0.7Ｎ膜［１２］に照射して、選択的に光化学エッチングした。
次いで、６０℃に熱したアンモニア水を用いて、光化学エッチングにより生成したＡｌＧａＯｘをＡｌＮ層［１１］までエッチングした。
【００４３】
次いで、ハロゲンランプを用いて紫外光をゲート電極［１７］となる部分のＡｌＮ層［１１］に照射しながら、グリコール水溶液（酒石酸＋プロピレングリコール＝比率２：１＋アンモニア水でＰＨを７に調整）の光電気化学反応（光電流密度５ｍＷ／ｃｍ2、印加電圧５Ｖ）により、ゲート電極［１７］となる部分のＡｌＮ層［１１］の厚さ１０ｎｍを酸化させて、酸化領域［１４］を形成した。
【００４４】
次いで、フッ酸により、残りの絶縁膜を除去し、スパッタ法によりオーミック電極用金属として、Ｔｉ／Ａｌ／Ｍｏ／Ａｕ（１５／６０／３５／５０ｎｍ）をデポ／アニール（窒素雰囲気、８００℃、１分間）してソース／ドレイン電極［１５，１６］を形成した。
次いで、スパッタ法によりＷＮをデポしてゲート電極［１７］を形成し、図２のＭＯＳ電界効果トランジスタを得た。
【００４５】
得られたＭＯＳ電界効果トランジスタのＩｄ−Ｖｇ特性を評価したところ、ゲート電圧＋１Ｖでピンチオフする結果が得られ、良好なノーマリオフ特性を有することがわかった。
【図面の簡単な説明】
【００４６】
【図１】本発明のＭＯＳ電界効果トランジスタの一実施形態を示す概略断面図である（実施例１）。
【図２】本発明のＭＯＳ電界効果トランジスタの一実施形態を示す概略断面図である（実施例２および３）。
【図３】本発明のＭＯＳ電界効果トランジスタの効果を説明する概略断面図である。
【図４】従来のＭＯＳトランジスタを示す概略断面図である。
【符号の説明】
【００４７】
１  ＳｉＣ基板
２、１１  ＡｌＮ層（ＡｌＮ層）
３  ＧａＮ膜（ＡｌxＧａ1-xＮ（０≦ｘ＜１）層）
４、１４  酸化領域
５、１５、Ｓ  ソース電極
６、１６、Ｄ  ドレイン電極
７、１７、Ｇ  ゲート電極
１２  Ａｌ0.3Ｇａ0.7Ｎ膜またはＡｌ0.15Ｇａ0.85Ｎ膜（ＡｌxＧａ1-xＮ（０≦ｘ＜１）層）
【図１】
0004789973.tif 000002
【図２】
0004789973.tif 000003
【図３】
0004789973.tif 000004
【図４】
0004789973.tif 000005