(57)【特許請求の範囲】
【請求項１】
表示画素を担う複数の放電セルを含むプラズマディスプレイパネルを映像信号の各フィールドを構成するＮ個（Ｎは２以上の整数）のサブフィールド毎に駆動するプラズマディスプレイパネルの駆動方法であって、
前記サブフィールドの各々は、前記放電セル各々を点灯放電セル状態又は消灯放電セル状態のいずれか一方に設定するアドレス工程と、前記点灯放電セル状態にある前記放電セルのみを繰り返し放電せしめる発光維持工程とを含み、
各フィールド毎に、入力映像信号によって示される輝度レベルに応じた１のサブフィールドの前記アドレス工程にて前記放電セルの状態を前記点灯放電セル状態から前記消灯放電セル状態または前記消灯放電セル状態から前記点灯放電セル状態に遷移させる選択放電を生起せしめるべき駆動を行うと共に、前記１のサブフィールドに後続するサブフィールド各々の前記アドレス工程において再び前記選択放電を生起せしめるべき駆動を行い、
前記アドレス工程において消費される消費電力が大なる場合には小なる場合に比して、前記Ｎ個のサブフィールド各々の内で前記選択放電を生起させるべき駆動を行うサブフィールドの数を少なくすることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記消費電力が所定電力よりも大なる場合には各フィールド内で生起せしめる前記選択放電の回数が１回以下であることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記入力映像信号に基づく各画素毎の画素データに基づいて前記点灯放電セル状態又は前記消灯放電セル状態のいずれか一方に設定される前記放電セルの数を計数しその数を前記消費電力を示す指標とすることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記アドレス工程において消費される消費電力は、前記選択放電を生起せしめるべき画素データパルスを発生して前記放電セル各々に印加するアドレスドライバにおいて消費される電力であることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
表示ラインに対応した複数の行電極対と前記行電極対の各々に交叉して配列された複数の列電極とを有し前記行電極対及び前記列電極の各交差部に画素を担う放電セルが形成されているプラズマディスプレイパネルを備え、１フィールドの表示期間を夫々がアドレス期間と発光維持期間とからなるＮ個のサブフィールドで構成して前記プラズマディスプレイパネルに対する駆動を行うプラズマディスプレイ装置であって、
Ｎ個の前記サブフィールド各々の内の１のサブフィールド及びそのサブフィールドに後続しかつ互いに連続しているサブフィールド各々の前記アドレス期間において前記放電セルを選択的に選択放電せしめて前記放電セルを点灯放電セル状態又は消灯放電セル状態のいずれか一方に設定させる画素データパルスを発生して前記列電極に印加するアドレスドライバと、
前記サブフィールド各々の前記発光維持期間において繰り返し維持パルスを前記行電極に印加することにより前記点灯放電セル状態に設定されている前記放電セルのみを繰り返し維持放電せしめるサスティンドライバと、
前記アドレスドライバで消費される消費電力を測定するアドレスドライバ電力測定手段と、
前記消費電力が大なる場合には小なる場合に比して前記１のサブフィールドに後続するサブフィールド各々の内で前記選択放電を生起させるための前記画素データパルスの印加を行うサブフィールドの数を少なくするアドレス電力制御手段と、を有することを特徴とするプラズマディスプレイ装置。
【請求項６】
前記アドレス電力制御手段は、前記消費電力が所定電力よりも大なる場合には各フィールド毎に前記１のサブフィールドの前記アドレス期間のみで前記選択放電を生起させることを特徴とする請求項５記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、マトリクス表示方式のプラズマディスプレイパネルの駆動方法に関する。
【０００２】
【従来の技術】
近年、表示装置の大画面化にともなって薄型のものが要求され、各種の薄型表示デバイスが実用化されている。プラズマディスプレイパネル(以下、ＰＤＰと称する)は、画素を担う複数の放電セルをマトリクス状に配列して為る薄型の表示デバイスの１つとして着目されている。この際、各放電セルは、放電によって発光するものである為、所定の輝度で発光する"点灯状態"と、"消灯状態"の２状態、つまり、２階調分の輝度しか表現出来ない。そこで、このような放電セルからなるＰＤＰ１０に対して、入力された映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を実施する。
【０００３】
サブフィールド法では、１フィールドの表示期間をＮ個のサブフィールドに分割し、各サブフィールドに、放電セルを連続して放電せしめるべき回数を予め割り付けておく。各サブフィールド内では、入力映像信号に応じて放電セル各々を選択的に放電せしめて"点灯放電セル状態"及び"消灯放電セル状態"のいずれか一方に設定するアドレス工程と、"点灯放電セル状態"にある放電セルのみを上述した如く割り当てられている回数だけ繰り返し放電発光させる発光維持工程と、を実行する。かかる駆動によれば、１フィールド表示期間内において各発光維持工程で実施された放電発光の総数に応じた中間輝度が表現されるのである。
【０００４】
ここで、プラズマディスプレイ装置では、実際の画像表示を担う発光維持工程での放電の他に上記アドレス工程時においても放電が生起され、この放電に伴って流れる電流に応じた電力が消費される。この際、かかるアドレス工程において各放電セルが放電するか否かは入力映像信号に依存している。よって、表示すべき画像を指定する入力映像信号によっては、アドレス工程で消費される電力が増大するという問題が生じた。
【０００５】
【発明が解決しようとする課題】
本発明は、上記の問題を解決するためになされたものであり、電力消費を抑えることができるプラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１記載によるプラズマディスプレイパネルの駆動方法は、表示画素を担う複数の放電セルを含むプラズマディスプレイパネルを映像信号の各フィールドを構成するＮ個（Ｎは２以上の整数）のサブフィールド毎に駆動するプラズマディスプレイパネルの駆動方法であって、前記サブフィールドの各々は、前記放電セル各々を点灯放電セル状態又は消灯放電セル状態のいずれか一方に設定するアドレス工程と、前記点灯放電セル状態にある前記放電セルのみを繰り返し放電せしめる発光維持工程とを含み、各フィールド毎に、入力映像信号によって示される輝度レベルに応じた１のサブフィールドの前記アドレス工程にて前記放電セルの状態を前記点灯放電セル状態から前記消灯放電セル状態または前記消灯放電セル状態から前記点灯放電セル状態に遷移させる選択放電を生起せしめるべき駆動を行うと共に、前記１のサブフィールドに後続するサブフィールド各々の前記アドレス工程において再び前記選択放電を生起せしめるべき駆動を行い、前記アドレス工程において消費される消費電力が大なる場合には小なる場合に比して、前記Ｎ個のサブフィールド各々の内で前記選択放電を生起させるべき駆動を行うサブフィールドの数を少なくする。
【０００７】
又、請求項５記載によるプラズマディスプレイ装置は、表示ラインに対応した複数の行電極対と前記行電極対の各々に交叉して配列された複数の列電極とを有し前記行電極対及び前記列電極の各交差部に画素を担う放電セルが形成されているプラズマディスプレイパネルを備え、１フィールドの表示期間を夫々がアドレス期間と発光維持期間とからなるＮ個のサブフィールドで構成して前記プラズマディスプレイパネルに対する駆動を行うプラズマディスプレイ装置であって、Ｎ個の前記サブフィールド各々の内の１のサブフィールド及びそのサブフィールドに後続しかつ互いに連続しているサブフィールド各々の前記アドレス期間において前記放電セルを選択的に選択放電せしめて前記放電セルを点灯放電セル状態又は消灯放電セル状態のいずれか一方に設定させる画素データパルスを発生して前記列電極に印加するアドレスドライバと、前記サブフィールド各々の前記発光維持期間において繰り返し維持パルスを前記行電極に印加することにより前記点灯放電セル状態に設定されている前記放電セルのみを繰り返し維持放電せしめるサスティンドライバと、前記アドレスドライバで消費される消費電力を測定するアドレスドライバ電力測定手段と、前記消費電力が大なる場合には小なる場合に比して、前記１のサブフィールドに後続するサブフィールド各々の内で前記選択放電を生起させるための前記画素データパルスの印加を行うサブフィールドの数を少なくするアドレス電力制御手段と、を有する。
【０００８】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図１は、本発明による駆動方法に基づいてプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
このプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ１０と、Ａ／Ｄ変換器１、駆動制御回路２、同期検出回路３、メモリ４、アドレスドライバ電力測定回路５、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８からなる駆動部と、から構成されている。
【０００９】
ＰＤＰ１０は、アドレス電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列されている夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。この際、行電極Ｘ及び行電極Ｙの一対にて、ＰＤＰ１０における１行分に対応した行電極を形成している。列電極Ｄ、行電極Ｘ及びＹは放電空間に対して誘電体層で被覆されており、各行電極対と列電極との交差部に画素を担う放電セルが形成される構造となっている。
【００１０】
Ａ／Ｄ変換器１は、駆動制御回路２から供給されるクロック信号に応じて、入力されたアナログの入力映像信号をサンプリングしてこれを各画素に対応した例えば８ビットの画素データＰＤに変換する。データ変換回路３０は、かかる８ビットの画素データＰＤを１４ビットの画素駆動データＧＤに変換する。
図２は、かかるデータ変換回路３０の内部構成を示す図である。
【００１１】
図２において、第１データ変換回路３２は、Ａ／Ｄ変換器１から順次供給されてくる８ビットの画素データＰＤを、図３に示されるが如き変換特性に基づいて(１４×１６)／２５５、つまり２２４／２５５にした８ビット（０〜２２４）の変換画素データＰＤHに変換し、これを多階調化処理回路３３に供給する。この変換特性は、画素データＰＤのビット数 、及び多階調化処理回路３３の多階調化処理による圧縮ビット数、並びに表示階調数に応じて設定される。かかる第１データ変換回路３２によるデータ変換により、以下に説明する多階調化処理回路３３での輝度飽和の発生及び表示階調がビット境界にない場合に生じる表示特性の平坦部の発生（すなわち、階調歪みの発生）を防止する。
【００１２】
多階調化処理回路３３は、上記第１データ変換回路３２から供給された変換画素データＰＤHに対して誤差拡散処理及びディザ処理等の多階調化処理を施す。これにより、多階調化処理回路３３は、視覚上における輝度の階調表現数を略２５６階調に維持しつつもそのビット数を４ビットに圧縮した多階調化画素データＰＤSを得る。例えば、上記誤差拡散処理では、上記変換画素データＰＤHの上位６ビット分を表示データ、残りの下位２ビット分を誤差データとして夫々分離する。そして、周辺画素各々に対応した上記変換画素データＰＤHから求められた誤差データを夫々重み付け加算したものを、上記表示データに反映させる。かかる動作により、原画素における下位２ビット分の輝度が上記周辺画素により擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になるのである。次に、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データにディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに、互いに異なる係数値からなるディザ係数を夫々割り当てて加算してディザ加算画素データを得る。かかるディザ係数の加算によれば、上記１画素単位で眺めた場合には上記ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、多階調化処理回路３３は、上記ディザ加算画素データからその上位４ビット分を抽出したものを多階調化画素データＰＤSとして、これを第２データ変換回路３４及び３５の各々に供給する。
【００１３】
第２データ変換回路３４は、４ビットの上記多階調化画素データＰＤSを図４に示されるが如き変換テーブルに従って１４ビットの画素駆動データＧＤaに変換し、これをセレクタ３６に供給する。第２データ変換回路３５は、４ビットの上記多階調化画素データＰＤSを図５に示されるが如き変換テーブルに従って１４ビットの画素駆動データＧＤbに変換し、これをセレクタ３６に供給する。
【００１４】
セレクタ３６は、駆動制御回路２から論理レベル"０"のアドレス電力抑制信号ＡＰＣが供給された場合には上記画素駆動データＧＤa及びＧＤbの内からＧＤaを選択しこれを画素駆動データＧＤとしてメモリ４に供給する。一方、論理レベル"１"のアドレス電力抑制信号ＡＰＣが供給された場合には、セレクタ３６は、上記画素駆動データＧＤbを選択しこれを画素駆動データＧＤとしてメモリ４に供給する。
【００１５】
メモリ４は、１４ビットの上記画素駆動データＧＤを、駆動制御回路２から供給された書込信号に従って順次書き込む。ここで、１画面(ｎ行、ｍ列)分の書き込みが終了すると、メモリ４は、駆動制御回路２から供給された読出信号に従って、その書き込まれたデータを以下の如く読み出す。すなわち、メモリ４は、書き込まれた１画面分の画素駆動データＧＤ11〜ＧＤnm各々をそのビット桁(第１ビット〜第１４ビット)毎にグループ化した画素駆動データビット群ＤＢ１〜ＤＢ１４と捉え、これら１表示ライン分ずつ読み出してアドレスドライバ６に供給する。
【００１６】
尚、画素駆動データビット群ＤＢ１〜ＤＢ１４各々は、
ＤＢ１：ＧＤ11〜ＧＤnm各々の第１ビット
ＤＢ２：ＧＤ11〜ＧＤnm各々の第２ビット
ＤＢ３：ＧＤ11〜ＧＤnm各々の第３ビット
ＤＢ４：ＧＤ11〜ＧＤnm各々の第４ビット
ＤＢ５：ＧＤ11〜ＧＤnm各々の第５ビット
ＤＢ６：ＧＤ11〜ＧＤnm各々の第６ビット
ＤＢ７：ＧＤ11〜ＧＤnm各々の第７ビット
ＤＢ８：ＧＤ11〜ＧＤnm各々の第８ビット
ＤＢ９：ＧＤ11〜ＧＤnm各々の第９ビット
ＤＢ10：ＧＤ11〜ＧＤnm各々の第10ビット
ＤＢ11：ＧＤ11〜ＧＤnm各々の第11ビット
ＤＢ12：ＧＤ11〜ＧＤnm各々の第12ビット
ＤＢ13：ＧＤ11〜ＧＤnm各々の第13ビット
ＤＢ14：ＧＤ11〜ＧＤnm各々の第14ビット
である。
【００１７】
アドレスドライバ電力測定回路５は、上記アドレスドライバ６の内部電源回路の電源ライン(図示せぬ)に流れる電流を検出し、その電流量に基づいてアドレスドライバ６の消費電力を測定する。そして、アドレスドライバ電力測定回路５は、この測定した消費電力を表すアドレス電力情報信号ＡＰＩを駆動制御回路２に供給する。尚、アドレスドライバ電力測定回路５は、上記画素駆動データＧＤ11〜ＧＤnmに基づき、後述するアドレス工程Ｗcで生起される選択放電の回数(１フィールド表示期間あたりの)を計数し、この選択放電の回数をアドレスドライバ６の消費電力として求めるようにしても良い。
【００１８】
駆動制御回路２は、上記アドレス電力情報信号ＡＰＩにて示される消費電力が所定電力よりも小なる場合には論理レベル"０"、大なる場合には論理レベル"１"のアドレス電力抑制信号ＡＰＣを上記データ変換回路３０のセレクタ３６に供給する。更に、駆動制御回路２は、図６に示される発光駆動フォーマットに従ってＰＤＰ１０を駆動制御すべき各種タイミング信号をアドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。
【００１９】
図６に示す発光駆動フォーマットでは、１フィールドの表示期間を１４個のサブフィールドＳＦ１〜ＳＦ１４に分割し、サブフィールド毎にＰＤＰ１０を駆動する。この際、各サブフィールド内ではアドレス工程Ｗc及び発光維持工程Ｉcを実施し、先頭のサブフィールドＳＦ１においてのみで一斉リセット工程Ｒcを実行し、最後尾のサブフィールドＳＦ１４においてのみで消去工程Ｅを実施する。
【００２０】
図７は、上記一斉リセット工程Ｒc、アドレス工程Ｗc、発光維持工程Ｉc及び消去工程Ｅなる各工程において、上記アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々がＰＤＰ１０に印加する各種駆動パルスと、その印加タイミングを示す図である。先ず、サブフィールドＳＦ１のみで実施される一斉リセット工程Ｒcでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が、図７に示す如き波形を有するリセットパルスＲＰx及びＲＰYをＰＤＰ１０の行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに一斉に印加する。これらリセットパルスＲＰx及びＲＰYの一斉印加により、ＰＤＰ１０中の全ての放電セルがリセット放電する。そして、かかるリセット放電の直後、各放電セル内には一様に所定量の壁電荷が形成され、全ての放電セルが"点灯放電セル状態"に初期化される。
【００２１】
次に、各サブフィールド内のアドレス工程Ｗcでは、アドレスドライバ６が、メモリ４から供給された１行分(ｍ個)毎の画素駆動データビットＤＢ各々の論理レベルに応じた電圧を有する画素データパルスを生成し、ｍ個の画素データパルスからなる画素データパルス群ＤＰを列電極Ｄ1〜Ｄmに印加する。すなわち、アドレスドライバ６は、サブフィールドＳＦ１のアドレス工程Ｗcでは、上記画素駆動データビットＤＢ１11〜ＤＢ１nm各々の論理レベルに応じた電圧を有する画素データパルス群ＤＰ１を１表示ライン分ずつ(ＤＰ１1、ＤＰ１2、ＤＰ１3、・・・・、ＤＰ１n)順次、列電極Ｄ1〜Ｄmに印加する。又、サブフィールドＳＦ２のアドレス工程Ｗcでは、上記画素駆動データビットＤＢ２11〜ＤＢ２nm各々の論理レベルに応じた電圧を有する画素データパルス群ＤＰ２を１表示ライン分ずつ(ＤＰ２1、ＤＰ２2、ＤＰ２3、・・・・、ＤＰ２n)順次、列電極Ｄ1〜Ｄmに印加する。同様にして、サブフィールドＳＦ３〜ＳＦ１４各々のアドレス工程Ｗcにおいて、アドレスドライバ６は、上記画素駆動データビットＤＢ(ＤＢ３11-nm〜ＤＢ１４11-nm)各々の論理レベルに応じた電圧を有する画素データパルス群ＤＰ(ＤＰ３〜ＤＰ１４)２を１表示ライン分ずつ順次、列電極Ｄ1〜Ｄmに印加して行く。尚、アドレスドライバ６は、画素駆動データビットＤＢが論理レベル"０"である場合には低電圧(０ボルト)、論理レベル"１"である場合には高電圧の画素データパルスを生成する。
【００２２】
更に、各アドレス工程Ｗcでは、第２サスティンドライバ８が、各画素データパルス群ＤＰの印加タイミングと同一タイミングにて、図７に示されるが如き走査パルスＳＰを発生してこれを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された行電極と、高電圧の画素データパルスが印加された列電極との交差部の放電セルにのみ選択的に放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が消去される。ここで、上記選択消去放電が生起されて壁電荷を失った放電セルは"消灯放電セル状態"に設定される。一方、上記選択消去放電の生起されなかった放電セル内には、上記一斉リセット工程Ｒcにおいて生成された壁電荷が残留したままとなるので、この放電セルは"点灯放電セル状態"に設定されることになる。
【００２３】
すなわち、アドレス工程Ｗｃの実行により、各放電セルは、後述する発光維持工程Ｉcにおいて放電(維持放電)することが可能な"点灯放電セル状態"、及びこの発光維持工程Ｉcにおいて放電しない"消灯放電セル状態"のいずれか一方に設定されるのである。次に、各サブフィールド内において実施される発光維持工程Ｉcでは、第１サスティンドライバ７及び第２サスティンドライバ８が行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して図７に示されるように交互に維持パルスＩＰX及びＩＰYを繰り返し印加する。尚、かかる発光維持工程Ｉcにおいて印加する維持パルスＩＰの回数は、図６に示す如くサブフィールド毎に異なる。
【００２４】
すなわち、サブフィールドＳＦ１での発光維持工程Ｉcにおける印加回数を"１"とした場合、ＳＦ１：４ＳＦ２：１２ＳＦ３：２０ＳＦ４：３２ＳＦ５：４０ＳＦ６：５２ＳＦ７：６４ＳＦ８：７６ＳＦ９：８８ＳＦ10：１００ＳＦ11：１１２ＳＦ12：１２８ＳＦ13：１４０ＳＦ14：１５６である。
【００２５】
そして、壁電荷が残留したままとなっている放電セル、すなわち上記アドレス工程Ｗcにおいて"点灯放電セル状態"に設定された放電セルのみが、上記維持パルスＩＰX及びＩＰYが印加される度に維持放電し、各サブフィールド毎に割り当てられた放電回数分だけ、その維持放電に伴う発光状態を維持する。この際、各放電セルがアドレス工程Ｗcにおいて"点灯放電セル状態"に設定されるか否かは、入力映像信号に基づいて生成された上記画素駆動データＧＤによって決まる。ここで、１４ビットの画素駆動データＧＤとして取り得るパターンは、図４又は図５に示されるが如き１５パターンである。
【００２６】
図４及び図５に示す画素駆動データＧＤは、最低輝度を表す"００００"の多階調化画素データＰＤSに対応したものを除き、その第１ビットが論理レベル"０"である。そして、第１ビット以降のビットが、表現すべき輝度レベルに応じた分だけ連続して論理レベル"０"となる。この際、図５に示す画素駆動データＧＤでは、最大輝度を表す"１１１０"の多階調化画素データＰＤSに対応したＧＤパターンを除き、上記論理レベル"０"の連続後、次のビット桁のみが論理レベル"１"となり、それ以降のビット各々が再び連続して論理レベル"０"となる。一方、図４に示す画素駆動データＧＤでは、上記論理レベル"０"の連続後、次のビット桁以降のビット各々が連続して論理レベル"１"となる。
【００２７】
図４及び図５に示す画素駆動データＧＤを用いた駆動によれば、図４及び図５中の黒丸印が付されているサブフィールドのアドレス工程Ｗcのみで選択消去放電が生起される。つまり、一斉リセット工程Ｒcにて全放電セル内に形成された壁電荷が上記選択消去放電の生起されるまで残留し、その間に存在するサブフィールド各々の発光維持工程Ｉcにおいて連続して維持放電が生起されるのである。そして、図４及び図５中の黒丸印が付されているサブフィールドにおいて選択消去放電が生起されると、放電セル内に残留していた壁電荷が消滅してこの放電セルは"消灯放電セル状態"に推移し、この状態を最後尾のサブフィールドＳＦ１４まで維持する。よって、各放電セルは１フィールド期間内において最初に選択消去放電が生起されるアドレス工程Ｗc(黒丸印にて示す)までの間、"点灯放電セル状態"に保持され、その間に存在する各サブフィールドの発光維持工程Ｉc(白丸印にて示す)で連続して発光する。
【００２８】
従って、図４又は図５に示されるが如き１５パターン分の画素駆動データＧＤによれば、視覚的な発光輝度比が夫々、｛0、4、16、36、68、108、160、224、300、388、488、600、728、868、1024｝
となる１５段階分の中間輝度表示が為されるのである。ここで、図５に示す画素駆動データＧＤbを用いた駆動によれば、１フィールド期間内において生起される選択消去放電の回数は、多くても１回である。これは、１フィールド期間内において壁電荷を形成させることができるのはサブフィールドＳＦ１の一斉リセット工程Ｒcだけなので、選択消去放電を１回だけ生起させておけば、それ以降、放電セルを"消灯放電セル状態"に保持させておくことが可能となるからである。ところが、選択消去放電が正しく生起されなかった場合には、放電セル内に壁電荷が残留してしまうので、それ以降の発光維持工程Ｉcにおいて不正な維持放電が生起されてしまう。そこで、図４に示す画素駆動データＧＤaを用いた駆動では、図４中の白丸印に示されるが如き連続発光の後のサブフィールド各々のアドレス工程Ｗcにおいて、黒丸印に示されるように連続して選択消去放電を生起させるようにしたのである。かかる駆動によれば、たとえ１回目の選択消去放電が誤放電となって放電セル内の壁電荷を全て消滅させることが出来なくとも、２回目以降の選択消去放電により壁電荷を消滅させることが可能となるので、誤放電による表示劣化を抑制できる。
【００２９】
この際、駆動制御回路２は、アドレスドライバ電力測定回路５によって測定されたアドレスドライバ６の消費電力を表すアドレス電力情報信号ＡＰＩに基づいて、図４に示す駆動及び図５に示す駆動のいずれか一方を実行する。すなわち、駆動制御回路２は、アドレス電力情報信号ＡＰＩによって示されるアドレスドライバ６の現時点での消費電力が所定電力よりも小なる場合には、論理レベル"０"のアドレス電力抑制信号ＡＰＣを上記データ変換回路３０のセレクタ３６に供給する。すると、図４に示す如き画素駆動データＧＤaがメモリ４に供給され、この画素駆動データＧＤaに基づいて図６及び図７に従った駆動が実施される。
【００３０】
つまり、アドレスドライバ６の消費電力が比較的小なる場合には、図４の黒丸印に示す如く選択消去放電を繰り返し実施することにより放電セル内の壁電荷を確実に消滅させて、誤放電による表示劣化を抑制した駆動を実施するのである。
一方、アドレス電力情報信号ＡＰＩによって示されるアドレスドライバ６の現時点での消費電力が所定電力よりも大なる場合には、駆動制御回路２は、論理レベル"１"のアドレス電力抑制信号ＡＰＣを上記データ変換回路３０のセレクタ３６に供給する。すると、図５に示す如き画素駆動データＧＤbがメモリ４に供給され、この画素駆動データＧＤbに基づいて図６及び図７に従った駆動が実施される。
【００３１】
つまり、アドレスドライバ６の消費電力が比較的大なる場合には、図５の黒丸印に示す如く、１フィールド期間内で実施する選択消去放電の回数を１回以下に制限して、この選択消去放電に伴う電力消費を抑制するのである。これにより、アドレスドライバ６によって消費される電力が小さくなる。尚、上記実施例においては、アドレス工程Ｗcでの各放電セルの設定方法として、予め全放電セル内に壁電荷を形成させておき、画素データに応じて選択的にその壁電荷を消去する、いわゆる選択消去アドレス法を採用した場合について述べた。
【００３２】
しかしながら、本発明は、画素データに応じて各放電セル内に選択的に壁電荷を形成させるようにした、いわゆる選択書込アドレス法を採用した場合についても同様に適用可能である。
図８は、かかる選択書込アドレス法を採用した場合に駆動制御回路２において用いられる発光駆動フォーマットを示す図である。又、図９は、この選択書込アドレス法を採用した場合に第２データ変換回路３４で用いられるデータ変換テーブルと、このデータ変換テーブルによって得られた画素駆動データＧＤaに基づく発光駆動パターンとを示す図である。更に、図１０は、上記選択書込アドレス法を採用した場合に第２データ変換回路３５で用いられるデータ変換テーブルと、このデータ変換テーブルによって得られた画素駆動データＧＤbに基づく発光駆動パターンとを示す図である。
【００３３】
選択書込アドレス法を採用した場合には、図８に示す如き先頭のサブフィールドＳＦ１４の一斉リセット工程Ｒcにおいて、全ての放電セルに対してリセット放電を生起せしめ、全放電セル内に残留する壁電荷を消滅させる。そして、サブフィールドＳＦ１４〜ＳＦ１各々のアドレス工程Ｗcにおいて、各放電セルを図９又は図１０に示される画素駆動データＧＤに基づき選択的に放電(選択書込放電)せしめる。この際、選択書込放電の生起された放電セルではその放電セル内に壁電荷が形成され、この放電セルは"点灯放電セル状態"に設定される。一方、上記選択書込放電の生起されなかった放電セルでは、壁電荷の形成が為されないので、この放電セルは"消灯放電セル状態"に設定される。そして、サブフィールドＳＦ１４〜ＳＦ１各々の発光維持工程Ｉcにおいて、"点灯放電セル状態"に設定された放電セルのみが、図８に記述さされている回数だけ繰り返し放電(維持放電)し、この維持放電に伴う発光状態を維持する。
【００３４】
この際、駆動制御回路２は、アドレスドライバ電力測定回路５によって測定されたアドレスドライバ６の消費電力を表すアドレス電力情報信号ＡＰＩに基づいて、図９に示す駆動及び図１０に示す駆動のいずれか一方を実行する。すなわち、駆動制御回路２は、アドレス電力情報信号ＡＰＩによって示されるアドレスドライバ６の現時点での消費電力が所定電力よりも小なる場合には、論理レベル"０"のアドレス電力抑制信号ＡＰＣを上記データ変換回路３０のセレクタ３６に供給する。すると、図９に示す如き画素駆動データＧＤaがメモリ４に供給され、この画素駆動データＧＤaに基づいて図８に従った駆動が実施される。
【００３５】
つまり、アドレスドライバ６の消費電力が比較的小なる場合には、図９の三角印に示す如く、表現すべき輝度レベルに応じた分だけ連続して各サブフィールドのアドレス工程Ｗcにおいて選択書込放電が生起される。そして、図９の三角印に示される各サブフィールドの発光維持工程Ｉcにおいてそのサブフィールドに対応した回数だけ維持放電が生起される。かかる駆動により、１フィールド期間内で実施された維持放電の総数に応じた、｛0、1、4、9、17、27、40、56、75、97、122、150、182、217、255｝
なる１５段階分の中間輝度表示が為される。
【００３６】
この際、図９の三角印にて示す如く、１フィールド期間内において繰り返し選択書込放電を繰り返し実施させることにより確実に放電セル内に壁電荷を形成させて、誤放電による表示劣化を抑制した駆動を実施するのである。
一方、アドレス電力情報信号ＡＰＩによって示されるアドレスドライバ６の現時点での消費電力が所定電力よりも大なる場合には、駆動制御回路２は、論理レベル"１"のアドレス電力抑制信号ＡＰＣを上記データ変換回路３０のセレクタ３６に供給する。すると、図１０に示す如き画素駆動データＧＤbがメモリ４に供給され、この画素駆動データＧＤbに基づいて図８に従った駆動が実施される。
【００３７】
つまり、アドレスドライバ６の消費電力が比較的大なる場合には、図１０の黒丸印に示す如く、１フィールド期間内で実施する選択書込放電の回数を１回以下にしてある。選択書込アドレス法を採用した場合、放電セル内の壁電荷を消去させる工程は、先頭のサブフィールドＳＦ１４の一斉リセット工程Ｒc及び最後尾のサブフィールドＳＦ１の消去工程Ｅのみである。よって、図１０の黒丸印に示すサブフィールドのアドレス工程Ｗcにおいて１度だけ選択書込放電を生起させておけば、それ以降のサブフィールド各々のアドレス工程Ｗcにおいて選択書込放電を生起させなくても、放電セルを"点灯放電セル状態"に維持させておくことが出来る。従って、図１０の黒丸印及び白丸印に示される各サブフィールドの発光維持工程Ｉcにおいてそのサブフィールドに対応した回数だけ維持放電が生起される。かかる駆動により、１フィールド期間内で実施された維持放電の総数に応じた、｛0、1、4、9、17、27、40、56、75、97、122、150、182、217、255｝
なる１５段階分の中間輝度表示が、図９の場合と同様に為される。
【００３８】
ただし、図１０に示す駆動では、１フィールド期間内で実施する選択書込放電の回数を１回以下にしてあるので、この選択書込放電に伴う電力消費が図９に示す駆動に比して小さくなるのである。
又、上記実施例においては、アドレスドライバ６の現時点での消費電力が大なる場合には、図５(又は図１０)に示す如く１フィールド期間内で実施する選択消去(又は書込)放電の回数を１回以下にしているが、これに限定されるものではない。要するに、アドレスドライバ６の現時点での消費電力が大なる場合には、図４(又は図９)に示す駆動に比して、１フィールド期間内で連続して実施する選択消去(又は書込)放電の回数を減らせば良いのである。
【００３９】
又、このように、１フィールド期間内で連続して実施する選択消去(又は書込)放電の回数を減らす代わりに、１フィールド期間内で実施すべきサブフィールドの数を減らすようにしても良い。
図１１は、かかる点に鑑みて為された発光駆動フォーマットの一例を示す図である。
【００４０】
すなわち、駆動制御回路２は、アドレスドライバ６の現時点での消費電力が所定電力よりも小なる場合には、図１１(ａ)に示す如き１４個のサブフィールドＳＦ１〜ＳＦ１４によって階調駆動を実施する。一方、アドレスドライバ６の現時点での消費電力が所定電力よりも大なる場合には、駆動制御回路２は、図１１(ｂ)に示す１２個のサブフィールドＳＦ１〜ＳＦ１２によって階調駆動を実施する。よって、アドレスドライバ６の現時点での消費電力が比較的大なる場合には、１フィールド期間内で実施すべきサブフィールドの数が１４から１２に減るので、その分だけアドレス工程Ｗc内で生起される選択放電の数も減少する。従って、１フィールド期間内で生起される選択放電の数が減るので、この選択放電に伴うアドレスドライバ６での電力消費が小さくなる。
【００４１】
又、上記実施例においては、アドレスドライバ６の現時点での消費電力に応じて、１フィールド期間内で実施する選択放電の回数を、図４の場合と、図５の場合の如く２段階で切り換えているが、これに限定されるものではない。要するに、アドレスドライバ６の現時点での消費電力に応じて、１フィールド期間内で繰り返して実施すべき選択放電の回数を３段階以上で切り換えるように構成しても良いのである。
【００４２】
【発明の効果】
以上詳述した如く、本発明においては、画素データパルスを発生してこれをＰＤＰに印加するアドレスドライバの現時点での消費電力に応じて、１フィールド期間内で生起させるべき選択放電の回数を変更するようにしている。
よって、本発明によれば、アドレスドライバの現時点での消費電力が比較的大なる場合には、１フィールド期間内で生起させるべき選択放電の回数を少なくして、この選択放電に伴う電力消費を小さくすることが可能となる。
【図面の簡単な説明】
【図１】本発明による駆動方法に基づいてプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図２】図１に示すプラズマディスプレイ装置のデータ変換回路３０の内部構成の一例を示す図である。
【図３】図２に示される第１データ変換回路３２におけるデータ変換特性を示す図である。
【図４】第２データ変換回路３４における変換テーブルと、その変換テーブルによって変換された画素駆動データＧＤaに基づいて実施される駆動パターンの一例を示す図である。
【図５】第２データ変換回路３５における変換テーブルと、その変換テーブルによって変換された画素駆動データＧＤbに基づいて実施される駆動パターンの一例を示す図である。
【図６】選択消去アドレス法を採用してＰＤＰ１０を駆動する際に用いられる発光駆動フォーマットの一例を示す図である。
【図７】１フィールド期間内においてＰＤＰ１０に印加される各種駆動パルスと、そのの印加タイミングを示す図である。
【図８】選択書込アドレス法を採用してＰＤＰ１０を駆動する際に用いられる発光駆動フォーマットの一例を示す図である。
【図９】選択書込アドレス法を採用してＰＤＰ１０を駆動する際に用いられる第２データ変換回路３４の変換テーブルと、その変換テーブルによって変換された画素駆動データＧＤaに基づいて実施される駆動パターンの一例を示す図である。
【図１０】選択書込アドレス法を採用してＰＤＰ１０を駆動する際に用いられる第２データ変換回路３５の変換テーブルと、その変換テーブルによって変換された画素駆動データＧＤbに基づいて実施される駆動パターンの一例を示す図である。
【図１１】本発明の他の実施例による発光駆動フォーマットを示す図である。
【主要部分の符号の説明】
２  駆動制御回路
５  アドレスドライバ電力測定回路
６  アドレスドライバ
１０  ＰＤＰ
３４  第２データ変換回路
３５  第２データ変換回路
【図１】
0004698070.tif 000002
【図２】
0004698070.tif 000003
【図３】
0004698070.tif 000004
【図４】
0004698070.tif 000005
【図５】
0004698070.tif 000006
【図６】
0004698070.tif 000007
【図７】
0004698070.tif 000008
【図８】
0004698070.tif 000009
【図９】
0004698070.tif 000010
【図１０】
0004698070.tif 000011
【図１１】
0004698070.tif 000012