(57)【特許請求の範囲】
【請求項１】
ノイズに耐えられない装置をノイズ源から分離する分離装置であって、
クロック信号とデータ信号および制御信号を発生するプロセッサと、を備え
前記クロック信号とデータ信号をバッファに結合させるディジタル・バスと、
前記制御信号に応答して、前記バッファは前記クロック信号とデータ信号を、前記ノイズに耐えられない装置のクロック入力とデータ入力にそれぞれ結合させて、前記プロセッサが前記ノイズに耐えられない装置とコミュニケートするときにのみ前記ノイズに耐えられない装置が前記ディジタル・バスを介して前記プロセッサに作動的に結合されるようにする、前記分離装置。
【請求項２】
前記ディジタル・バスが、インター集積回路（ｉｎｔｅｒ‐ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ；ＩＩＣ）バスであり、更に、前記制御信号を前記バッファに転送するためのＩＩＣバス拡張回路を備える、請求項１記載の分離装置。
【請求項３】
前記ディジタル・バスが、
クロック・パルスを、前記プロセッサからＩＩＣバス拡張回路および前記バッファのクロック入力に転送するためのクロック信号路を有するＩＩＣバスと、
前記クロック信号路上の前記各クロック・パルスの間に前記データ信号路上の前記プロセッサからのデータを、前記ＩＩＣバス拡張回路および前記バッファの前記クロック入力とデータ入力に転送するためのデータ信号路と、を備え、
前記ＩＩＣバス拡張回路の前記出力は前記バッファに結合され、前記バッファのクロック出力とデータ出力を選択的に制御して、前記ノイズに耐えられない装置を前記ＩＩＣバスおよび前記プロセッサから分離する、請求項１記載の分離装置。
【請求項４】
前記ノイズに耐えられない装置が、
前記バッファの前記クロック出力とデータ出力に結合され、複数の周波数可変トーンを発生するための位相ロックループ（ｐｈａｓｅ‐ｌｏｃｋ  ｌｏｏｐ）を有すると共に前記位相ロックループに結合されて前記複数の周波数可変トーン（ｆｒｅｑｕｅｎｃｙ  ｖａｒｉａｂｌｅ  ｔｏｎｅｓ）の１つと複数のテレビジョン信号の１つとを混合してＩＦテレビジョン信号を発生するためのダウンコンバータを有するチューナを備える、請求項３記載の分離装置。
【請求項５】
前記バッファは、
前記ＩＩＣバス拡張回路の前記出力に結合される第１の入力を各々が有する、第１のＯＲゲートおよび第２のＯＲゲートと、
前記ＩＩＣバスのクロック信号路に結合される前記第１のＯＲゲートの第２の入力、および前記ＩＩＣバスのデータ信号路に結合される前記第２のＯＲゲートの第２の入力と、
前記バッファの前記クロック出力であり、前記位相ロックループの前記クロック入力に結合される前記第１のＯＲゲートの出力、および前記バッファの前記データ出力であり、前記位相ロックループの前記データ入力に結合される前記第２のＯＲゲートの出力と、から成る請求項４記載の装置。
【請求項６】
テレビジョン信号を受信して処理するテレビジョン受像機の装置であって、
クロック信号路およびデータ信号路を有するインター集積回路バスと、前記クロック信号路およびデータ信号路に結合されるプロセッサと、前記クロック信号路およびデータ信号路を介して前記プロセッサに結合されるＩＩＣバス拡張回路と、前記ＩＩＣバス拡張回路の出力に結合されるバッファと、を備えるコントローラ構体と、
位相ロックループに結合されるダウンコンバータと、前記バッファの出力に結合される前記位相ロックループと、前記ダウンコンバータに結合されて、前記プロセッサが前記ノイズに耐えられない装置とコミュニケートするときにのみ前記ノイズに耐えられない装置が前記ディジタル・バスを介して前記プロセッサに作動的に結合されるようにする、前記テレビジョン信号を変調する少なくとも１個の変調器とを備えるフロントエンド構体と、
前記変調されたテレビジョン信号を処理してオーディオ信号およびビデオ信号を発生する少なくとも１個のビデオ／オーディオ・プロセッサと、から成る前記装置。
【請求項７】
前記バッファが、
前記ＩＩＣバス拡張回路に結合される第１の入力を各々が有する第１のＯＲゲートおよび第２のＯＲゲートと、
前記ＩＩＣバスの前記クロック信号路に結合される前記第１のＯＲゲートの第２の入力、および前記ＩＩＣバスの前記データ信号路に結合される前記第２のＯＲゲートの第２の
入力と、
前記バッファの前記クロック出力であり、前記位相ロックループの前記クロック入力に結合される前記第１のＯＲゲートの出力、および前記バッファの前記データ出力であり、前記位相ロックループの前記データ入力に結合される前記第２のＯＲゲートの出力と、を備える請求項６記載の装置。
【請求項８】
テレビジョン受像機のチューナにおける位相ロックループを分離する方法であって、
１つの周波数トーンを発生するためにディジタル・バスを介してプロセッサから位相ロックループに第１のコマンドを送るステップと、
前記位相ロックループを前記プロセッサから分離するために第２のコマンドをバッファに送り、前記プロセッサが前記ノイズに耐えられない装置とコミュニケートするときにのみ前記ノイズに耐えられない装置が前記ディジタル・バスを介して前記プロセッサに作動的に結合されるようにするステップと、から成る前記方法。
【請求項９】
前記第１のコマンドを送るステップが更に、
前記プロセッサからの前記第１のコマンドに応答して、選択されたテレビジョン信号に対するリクエストをユーザから受信した後で、インター集積回路のバス拡張回路の出力を論理ＬＯＷ状態に設定するステップと、
前記位相ロックループをＩＩＣバスに結合させて、前記周波数トーンを発生するために前記プロセッサが前記位相ロックループとコミュニケートできるようにするステップと、を含む請求項８記載の方法。
【請求項１０】
前記結合させるステップが更に、
前記バス拡張回路の出力に応答し、前記バッファが前記位相ロックループを前記ＩＩＣバスに結合できるようにするステップを含む、請求項９記載の方法。
【請求項１１】
前記第２のコマンドを送るステップが更に、
前記プロセッサからの前記第２のコマンドに応答して、前記位相ロックループが前記１つの周波数トーンにロックした後に、前記バッファの出力を論理ＨＩＧＨの状態に設定するステップを含む、請求項９記載の方法。
【発明の詳細な説明】
【０００１】
（産業上の利用分野）
本発明はテレビジョン受像機に関し、特に、テレビジョン受像機の位相ロックループ回路に干渉する位相ノイズを減らす方法および装置に関する。
【０００２】
（発明の背景）
典型的な高精細度テレビジョン（ＨＤＴＶ）システムは、チューナとディジタルＩＦ回路とディジタル復調集積回路（ＩＣ）を備えるフロントエンド（ｆｒｏｎｔ  ｅｎｄ）を使用する。ＨＤＴＶシステムはインターＩＣバス（ｉｎｔｅｒ‐ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ  ｂｕｓ）を使用してディジタルデコーダ・ボード（ｄｉｇｉｔａｌ  ｄｅｃｏｄｅｒ  ｂｏａｒｄ）から制御される。本願の明細書で使用される用語  ＩＩＣバス、Ｉ２Ｃバス、Ｉ2Ｃバス（インター集積回路バス）は同等のものである。
【０００３】
ＩＩＣバスは、１本のバス・ライン上で２つの集積回路（ＩＣ）だけがコミュニケート（ｃｏｍｍｕｎｉｃａｔｅ：通信）できる２線式２方向性の母線である。マスター（ｍａｓｔｅｒ）モードで動作しているＩＣはバス上でデータの転送を開始させ、データの転送を可能にするクロック信号を発生する。スレーブ（ｓｌａｖｅ）モードで動作しているＩＣは、マスターＩＣによって働かされあるいはコミュニケートされるＩＣであって、スレーブＩＣはデータを送信しまたは受信するように命令される。各ＩＣはそれ自体の独自の７ビットのアドレスを有し、マスターＩＣはコミュニケーションを開始させ、且つそのコミュニケーションを終了させる。
【０００４】
シリアル・クロック・ライン（Ｓｅｒｉａｌ  Ｃｌｏｃｋ  Ｌｉｎｅ：ＳＣＬ）は、ＩＩＣバス上でマスターＩＣからスレーブＩＣにクロック信号を伝達する。各マスターＩＣは、バス上でデータを転送するとき、それ自体のクロック信号を発生する。２方向性ＩＩＣバスの第２の線は、８ビットのシリアル・トランザクション（ｓｅｒｉａｌ  ｔｒａｎｓａｃｔｉｏｎ）を使用してデータを転送するシリアル・データ・ライン（Ｓｅｒｉａｌ  Ｄａｔａ  Ｌｉｎｅ：ＳＤＡ）である。典型的に、９番目のビットは肯定応答ビットとして利用される。クロック・ラインとデータ・ラインが共にハイ（ＨＩＧＨ）に保たれているとき、データを２つのＩＣ間で転送できない。ＳＣＬラインがＨＩＧＨである間、ＳＤＡラインのＨＩＧＨからＬＯＷへの遷移はデータ・ビット交換の開始状態を示す。シリアル・クロック・ラインがＨＩＧＨである間、シリアル・データ・ラインのＬＯＷからＨＩＧＨへの遷移は停止状態を示す。マスターＩＣは、シリアル・データ・ライン上で転送される各データ・ビットに対して１個のクロック・パルスを発生し、データ・ラインのＨＩＧＨまたはＬＯＷ状態は、シリアル・クロック・ライン上でクロック信号がＬＯＷ状態にあるときにのみ変化することが可能である。
【０００５】
多数のＩＣがＩＩＣバスを共有する。例えば、テレビジョン受像機のコントローラ内にあるマイクロプロセッサはＩＩＣバスを介してテレビジョン受像機内部の多数のＩＣとコミュニケートする。テレビジョン信号を或る特定の中間周波数（ＩＦ）にダウンコンバートするとき、１つの問題が明らかにされている。マスターＩＣとして機能するマイクロプロセッサによる同時発生的な（ｃｏｉｎｃｉｄｅｎｔａｌ）バス・トラフィック（ｂｕｓ  ｔｒａｆｆｉｃ）は、受像機のチューナに位相ノイズの干渉を起こすことが判明している。具体的に言うと、テレビジョン受像機のチューナ内で位相ロックループ（ＰＬＬ）集積回路はＩＩＣバス上でシリアルに結合され、周波数可変トーン（ｆｒｅｑｕｅｎｃｙ  ｖａｒｉａｂｌｅ  ｔｏｎｅ）発生器として作用する。マイクロプロセッサはＩＩＣバスを介してＰＬＬの発振器の周波数を制御する。位相ロックループは、バス上でマイクロプロセッサが他のＩＣにコマンドを送るときに、バス・トラフィックに影響されやすいので、特定の周波数でロックされるトーンを発生せずに、希望するトーンの周波数の周囲に他の周波数範囲が発生される。
【０００６】
例えば、４Ｍｈｚの発振器を有するＰＬＬにおいて、マイクロプロセッサにより偶発的に発生される如何なるノイズ信号も、ＩＩＣバスに接続されたＰＬＬ集積回路の他のピンで受信される。このノイズは、結果として生じる信号の周波数に付加される。ユーザが７０１Ｍｈｚで或るチャンネルを選択し、受像機システムが４４ＭｈｚでダウンコンバートされたＩＦ信号を必要とする場合に、ＰＬＬは７４５Ｍｈｚの周波数でロックされたトーンを発生しなければならない。通常、７０１Ｍｈｚのテレビジョン信号と７４５Ｍｈｚのトーン信号が混合されて４４ＭｈｚでロックされたＩＦ信号を発生する。しかしながら、付加的されたノイズによりそのトーン周波数の周囲に他の高調波周波数を発生し、ＩＦ周波数は４４Ｍｈｚを中心とする範囲で変動する。
【０００７】
従って、入来するディジタル・ビデオ／オーディオ信号にバス・チャッタ（ｂｕｓ  ｃｈａｔｔｅｒ）が付加され、テレビジョン受像機のビット誤り率（Ｂｉｔ  Ｅｒｒｏｒ  Ｒａｔｅ：ＢＥＲ）の性能を低下させる。最終的に、ビット誤りは、ユーザが見ている映像に付加されまたは失われるルミナンスおよびクロミナンス画素成分として、そして音声出力中にクリック（ｃｌｉｃｋｓ）およびポップ（ｐｏｐｓ）音として現れる。同様に、アナログ・テレビジョン信号を処理しているとき、ＩＩＣバス・チャッタは画像の歪みとして、または音声出力にワウ（ｗｏｗ）／フラッタ（ｆｌｕｔｔｅｒ）として現れる。
【０００８】
ＩＩＣバス・トラフィックにより生じる位相ノイズの干渉は、劣化を“トラック・アウト”（ｔｒａｃｋ  ｏｕｔ）できるようにするために、復調ＩＣの搬送波トラッキング（追従）ループの帯域幅を広げることにより、いくらか補償される。しかしながら、このような方法では、低周波ノイズが付加されて、ビデオ／オーディオ信号と混じり、テレビジョン受像機のビット誤り率を低下させる。
【０００９】
従って、ＩＩＣバス上でＩＣのトラフィックによって生じるＩＩＣバス・チャッタを減らす必要がある。更に、ＩＩＣバス・チャッタを、それがチューナの位相ロック・ループ回路に影響を及ぼさないうちに減らす必要がある。
ＪＰ−Ａ−６０１４４８５７は、周辺要素からの干渉により、誤ったデータがメモリに書込まれたりメモリから読み出されるのを防止するために、ＣＰＵおよび複数のメモリ要素から周辺要素を隔離しようとする装置を開示している。この場合、その懸念は、ＣＰＵおよびメモリ要素の動作に干渉を生じている周辺要素の動作から生じる。このため、ＪＰ−Ａ−６０１４４８５７は、周辺アクセス信号がイネーブル（ｅｎａｂｌｅ）され、そしてメモリ要素がアクセスされているときに、周辺要素を分離するバッファ制御回路を開示している。しかしながら、メモリ要素がアクセスされていないときにも、周辺要素は依然としてディジタル・バスを介してマイクロプロセッサに作動的に結合されているので、周辺要素はマイクロプロセッサの動作からの潜在的な干渉から隔離されていない。
【００１０】
（発明の概要）
これまでの従来技術に係わる短所は、ノイズに耐えられない装置（例えば、テレビジョン受像機内にあるチューナの位相ロックループ）をノイズ源から隔離する本発明の方法と装置により解決される。１つの実施例で、チューン（ｔｕｎｅ）コマンドがプロセッサから発せられたときにのみ受像機がチューナの位相ロックループ集積回路（ＩＣ）にデータを伝達できるようにする分離バッファを備えることにより、本発明の装置は位相ロック‐ループＩＣをバスから分離する。
【００１１】
同調されていないとき、チューナに通じるＩＩＣラインは、同調機能を遂行するために再び必要とされるまで、バッファによってＨＩＧＨ状態に保たれる。これにより、復調回路は、ビット誤り率の性能を最適化するように搬送波トラッキング・ループを設定することができる。
【００１２】
本発明の教示は、添付されている図面に関連して以下の詳細な説明を考慮することにより容易に理解することができる。理解を容易にするために、できるだけ同じ参照番号を使用して、各図面に共通する同じ構成要素を表している。
【００１３】
（発明の実施の形態）
本発明は主として、オーディオ／ビデオ・テレビジョン信号を受信するテレビジョン受像機に関して説明される。しかしながら、本発明はＩ２Ｃバス上でディジタル信号がコミューニケートされるすべてのシステムに良く適合していることが当業者に理解されるであろう。他の信号およびシステムには、例えば、テレビジョン受像機に送信される等時性（ｉｓｏｃｈｒｏｎｏｕｓ）情報、あるいはケーブル・モデムを介してケーブル・システム上でコンピュータ間に送信されるディジタル化データも含まれるが、これにだけに限定されない。図１Ａおよび図１Ｂは共に、本発明に従ってＩＩＣバス１１８に使用するためのバッファ１１４を備えるテレビジョン受像機（以下、受像機と称す）の一部のブロック図を示す。
【００１４】
受像機１００は、入力装置１０４を使用してテレビジョン信号１２０を選択するために、コントローラ構体１０２（図１Ａ）を備える。コントローラ構体１０２は、プロセッサ１０６およびバス拡張回路１０８とバッファ１１４を備える。チューナ１４０（図１Ｂ）は少なくとも１個の位相ロックループ１４２、およびテレビジョン信号１２０に同調してダウンコンバートする少なくとも１個のダウンコンバータ１４６を備える。チューナ１４０はバッファ１１４の出力から位相ロックループ１４２の入力に結合される。バッファ１１４はチューナ１４０に送信されるデータを選択的に制御する。プロセッサとマイクロプロセッサという用語は本願の明細書においては、互換性があると考えられる。
【００１５】
このようにして、マイクロプロセッサ１０６が本システム内の他の受像機ＩＣ１０５とコミュニケートしているときにマイクロプロセッサ１０６から発生されるトラフィック・ノイズが位相ロックループ（ＰＬＬ）１４２に達しないようにする。ＰＬＬ１４２からノイズを除去すると、ＰＬＬ１４２は特定の周波数でロックでき、周波数ダウンコンバータ１４４で混合するための明瞭なトーンを発生することができる。従って、実質的にノイズのないＩＦテレビジョン信号が発生される。
【００１６】
具体的に言うと、受像機１００は、少なくとも１個のチューナ１４０と、少なくとも１個のディジタル復調器１３１および少なくとも１個のアナログ復調器１３２と、アナログまたはディジタル形式で送信されるオーディオ／ビデオ情報を有する複数のテレビジョン信号１２０のうち少なくとも１つに選択的に同調し、それを復調しあるいは受信するためにディジタルＩＦダウンコンバータ１３３およびアナログＩＦダウンコンバータ１３４とを有するフロントエンド構体１３０（図１Ｂ）を備える。アナログ形式には、従来のアナログ放送システム、例えば、ＮＴＳＣ送信標準に従うようなものが含まれる。ディジタル形式には、ディジタル放送衛星（Ｄｉｇｉｔａｌ  Ｂｒｏａｄｃａｓｔ  Ｓａｔｅｌｌｉｔｅ：ＤＢＳ）、ディジタル・ビデオ放送（Ｄｉｇｉｔａｌ  Ｖｉｄｅｏ  Ｂｒｏａｄｃａｓｔｉｎｇ：ＤＶＢ）、および地上波放送、高精細度テレビジョン（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ  ＴＶ：ＨＤＴＶ）、およびケーブル形式（各々が、例えば、ＡＴＳＣおよびＭＰＥＧ送信標準に従う）が含まれる。
【００１７】
コントローラ構体１０２（図１Ａ）は、位相ロックループ１４２の入力クロック・ライン１４５と入力データ・ライン１４６を介してフロントエンド１３０（図１Ｂ）に結合される。コントローラ１０２構体によって、ユーザはフロントエンド１３０を複数のテレビジョン信号１２０のうち任意の１つに同調させることができる。ユーザは、リモコンのような入力装置１０４によってチャンネルを選択し、コントローラ構体１０２はチャンネル選択信号をＩＩＣバス１１８を経由してフロントエンド構体１３０に送る。
【００１８】
フロントエンド１３０は、コントローラ１０２から供給されるチャンネル選択信号に応答して、受信するために選択されたテレビジョン信号１２０に同調する。選択されたテレビジョン信号がディジタル・テレビジョン信号（例えば、ＨＤＴＶチャンネル）であれば、フロントエンド１３０のディジタル復調器１３１はそのビットストリームを復調する。復調されたディジタルＩＦ信号はＭＰＥＧトランスポート・プロセッサ１２６で処理するために送られる。ＭＰＥＧトランスポート・プロセッサ１２６はビデオ信号情報とオーディオ信号情報を分離して、ビデオ情報をビデオ・プロセッサに（信号路１２３を経由して）、オーディオ情報をオーディオ・プロセッサ１２４に（信号路１２５を経由して）それぞれ送る。
【００１９】
アナログ・テレビジョン信号が選択されると、フロントエンド１３０のアナログ復調器１３２は、選択されたテレビジョン信号内のビデオ情報とオーディオ情報を復調し、そのビデオ情報とオーディオ情報をビデオ・プロセッサ１２２とオーディオ・プロセッサ１２４にそれぞれ供給する。従って、アナログ信号の場合、復調されたオーディオ／ビデオＩＦ信号をＭＰＥＧトランスポート・プロセッサ１２６に送る必要はない。最後に、ディジタルまたはアナログのベースバンド信号が再生された後に、ビデオ・プロセッサ１２２とオーディオ・プロセッサ１２４はビデオ情報とオーディオ情報を処理して、そのビデオ情報とオーディオ情報をディスプレイ装置およびスピーカのような出力装置に送る。
【００２０】
コントローラ構体１０２は、ＩＩＣバス１１８のシリアル・クロック信号ライン１１０とシリアル・データ信号ライン１１２を経由して、バス拡張回路１０８に結合されるマイクロプロセッサ１０６、および他のデータ処理目的のためにやはりＩＩＣバスに結合される複数の他の受像機ＩＣ１０５を備える。マイクロプロセッサ１０６はＩＩＣバス上でマスター（ｍａｓｔｅｒ)ＩＣとして機能し、常にＩＩＣバス１１８を制御し、ＩＩＣバス１１８に結合される残りのすべてのＩＣはスレーブ（ｓｌａｖｅ）モードで動作する。
【００２１】
バス拡張回路ＩＣ１０８はＩＩＣバス１１８に結合され、ＩＩＣバス１１８上でＩＩＣに従わないＩＣがＩＩＣに従うＩＣに干渉できるようにする。バス拡張回路ＩＣ１０８は更にバッファ１１４に結合される。バッファ１１４は一対のＯＲゲート１１６と１１７から成る。しかしながら、本発明に関わる当業者は、他のバッファ装置（例えば、個別のトランジスタ回路）も利用できることを理解するであろう。
【００２２】
バス拡張回路１０８の出力制御ポート１０９は、第１のＯＲゲート１１６の第１の入力ポート１１６1を介して第１のＯＲゲート１１６に結合され、第２のＯＲゲート１１７の第１の入力ポート１１７1を介して第２のＯＲゲート１１７に結合される。シリアル・クロック・ライン１１０は第１のＯＲゲート１１６の第２の入力ポート１１６2に結合される。同様に、シリアル・データ・ライン１１２は第２のＯＲゲート１１７の第２の入力ポート１１７2に結合される。この一対のＯＲゲートは、次に、それぞれの出力ポート１１６3および１１７3を介して受像機のフロントエンド１３０内のチューナ１４０に結合される。第１のＯＲゲートの出力ポート１１６3は位相ロックループ１４２の入力クロック・ライン１４５に結合される。更に、第２のＯＲゲートの出力ポート１１７3は位相ロックループ１４２の入力データ・ライン１４６に結合される。
【００２３】
動作を説明すると、マイクロプロセッサ１０６はバス拡張回路１０８にコマンド信号を送り、バス拡張回路の出力制御ポート１０９を論理ＨＩＧＨの状態に設定する。バス拡張回路１０８の内部回路（図示せず）は制御ポート１０９をＨＩＧＨに設定し、それにより、一対のＯＲゲート１１６と１１７の第１の入力ポート１１６1と１１７1をＨＩＧＨの状態に設定する。従って、ＯＲゲートのブール論理により、第１と第２のＯＲゲート１１６と１１７の第２の入力ポート１１６2と１１７2における入力信号が何であろうと、ＯＲゲート１１６と１１７のそれぞれの出力１１６3と１１７3は常に論理ＨＩＧＨの状態にある。すなわち、バス・トラフィック・ノイズはチューナ１４０に結合されない。
【００２４】
受像機１００のチューナ１４０は、信号路１４７を介してダウンコンバータ１４４に結合される発振器（例えば、電圧制御発振器（ＶＣＯ））１４３を備える位相ロックループ（ＰＬＬ）ＩＣ１４２を含む。ユーザがアナログ・チャンネルを選択すると、チューナ１４０は、ビデオ情報とオーディオ情報を処理するために、ビデオ・プロセッサ１２２とオーディオ・プロセッサ１２４に送られるビデオＩＦ信号とオーディオＩＦ信号を発生する。ユーザがディジタル・チャンネルを選択すると、チューナ１４０はディジタルＩＦ信号（例えば、５．３８Ｍｈｚ）を発生し、このディジタルＩＦ信号はディジタル復調器１３１に送られ、復調器１３１はこの信号の搬送波成分を分離して、ベースバンド信号を供給する。ベースバンド信号は、次に、ＭＰＥＧトランスポート・プロセッサ１２６に送られ、ここでビデオ・サブストリームとオーディオ・サブストリームは分離されて、ビデオ・プロセッサ１２２とオーディオ・プロセッサ１２４で処理される。
【００２５】
第１のＯＲゲートの出力１１６3は、チューナ１４０内部の位相ロックループ（ＰＬＬ）１４２の入力クロック・ライン１４５に結合され、第２のＯＲゲートの出力１１７3はＰＬＬ１４２の入力データ・ライン１４６に結合される。従って、バッファ１１４は、ＰＬＬ１４２の入力１４５と１４６を、ＩＩＣバス１１８とマイクロプセッサ１０６から選択的に分離するように機能する。
【００２６】
動作を説明すると、出力制御ポート１０９を“ＨＩＧＨ”に保つために、マイクロプロセッサ１０６からバス拡張回路１０８にコマンド信号が送られると、各ＯＲゲート１１６と１１７は、それぞれの出力１１６3と１１７3を論理ＨＩＧＨに保つ。従って、位相ロックループ１４２の入力クロック・ライン１４５と入力データ・ライン１４６は論理ＨＩＧＨ状態になる。ＩＩＣバス上でシリアル・クロック・ラインとシリアル・データ・ラインが両方共ＨＩＧＨ状態に保たれていると、この２つの装置間でデータは転送されない。従って、この場合、マイクロプロセッサ１０６がシステム内の他の受像機ＩＣ１０５とコミュニケートしているときに存在するマイクロプロセッサ１０６からのトラフィック・ノイズは、位相ロックループ１４２の入力クロック・ライン１４５と入力データ・ライン１４６を通過できず、ＶＣＯ１４３によるトーンの発生に影響を及ぼさない。
【００２７】
図２は、本発明に従って、チューナをバスから分離する方法のフローチャートである。この方法はステップ２００から始まり、ステップ２０２に進み、ここでユーザは制御装置からテレビジョン信号を選択する。ステップ２０４で、このテレビジョン信号はダウンコンバータまたはミクサに結合され、更に処理される。
【００２８】
ステップ２０６で、マイクロプロセッサ（マスター）は、第１のＩＩＣコマンドにより、バス拡張回路に信号を送り、バス拡張回路の出力をＬＯＷ状態に設定する。それから、位相ロックループは、シリアル・クロック・ラインとシリアル・データ・ラインを介して、マイクロプロセッサから送信されるデータを受け取る。データの送信を開始するために、シリアル・クロック・ラインが定常状態のＨＩＧＨに保たれている間に、マイクロプロセッサはＩＩＣバスのシリアル・データ・ラインを定常状態のＨＩＧＨからＬＯＷに移す。このような遷移はデータ・ビット交換の開始状態を示す。シリアル・データ・ライン（ＳＤＡ）のＨＩＧＨ状態またはＬＯＷ状態は、シリアル・クロック・ライン上のクロック信号がＬＯＷのときにのみ変化できる。マイクロプロセッサからの次のクロック・パルスでシリアル・クロック・ラインはＬＯＷに設定され、位相ロックループのクロック入力に結合されるバッファ（図１の第１のＯＲゲート）の出力クロック・ラインはＬＯＷ状態になる。
【００２９】
その後の各ＬＯＷクロック・パルスで、データはシリアル・データ・ラインを通って送信されるので、位相ロックループはＩＩＣバスを通ってマイクロプロセッサから送信されるデータを受け取ることができる。送信されたデータには、位相ロックループがトーンを発生するのに必要な情報が含まれ、そのため、特定のチャンネルに位置しているテレビジョン信号の復調が容易に行なわれる。マイクロプロセッサが、各バイトを送信する前に、ＳＴＡＲＴ信号を繰り返し送っている限り、ＩＩＣバスは“ビジー（ｂｕｓｙ）”状態に留まっている。マイクロプロセッサがデータの送信を完了すると、シリアル・クロック・ラインがＨＩＧＨである間、マイクロプロセッサはシリアル・データ・ライン上でＬＯＷからＨＩＧＨへの遷移を発生し、停止状態を確定する。
【００３０】
ステップ２０８で、位相ロックループ（ＰＬＬ）がトーンを発生するのに必要な情報を受け取ると、ＰＬＬは、マイクロプロセッサが指定する特定の周波数でロックする。ステップ２１０に進み、ここで、マイクロプロセッサは、マイクロプロセッサからの第２のＩＩＣコマンドによりバス拡張回路の出力をＨＩＧＨ状態にさせる。バス拡張回路の出力がＨＩＧＨ状態になると、バッファも同様に上述したように、ＨＩＧＨ状態になる。この時点で、ＰＬＬは特定の周波数で適正にロックされ、ＩＩＣバス上で他のＩＣとのマイクロプロセッサの働きから生じる更なるコミュニケーション（ノイズ）からＰＬＬは隔離される。
【００３１】
ステップ２１２で、テレビジョン信号およびロックされた周波数トーン（ｌｏｃｋｅｄ  ｆｒｅｑｕｅｎｃｙ  ｔｏｎｅ）は、ダウンコンバータ内で合成されてＩＦ信号が発生される。従って、この周波数トーンがダウンコンバータ内でテレビジョン信号と混合されると、マイクロプロセッサで発生されるバス・ノイズによる周波数の変動を生じることなく、ＩＦ信号が発生される。ステップ２１４で、ＩＦ信号は復調され（それから、その信号がディジタルＩＦ信号であれば、ＭＰＥＧプロセッサに送られ、ビデオおよびオーディオ・サブストリームを発生する）、そして処理されて、所望のオーディオ出力およびビデオ出力を発生する。ステップ２１６で本方法は終了し、別のテレビジョン・チャンネルをユーザがリクエストすると、この発明的な方法が繰り返される。
【００３２】
地上波放送のテレビジョン信号のチューナの入力からノイズを排除する新規な方法および装置が提供されていることは当業者に明白である。バッファは位相ロックループＩＣを、ＩＩＣバスで生じるノイズから分離するよう独創的に機能する。本発明の教示を組み込んでいる種々の実施例を示し詳細に説明したが、当業者はこれらの教示を組み込んだ他の多数の実施例を多様に容易に作ることができる。
【図面の簡単な説明】
【図１Ａ】  ＩＩＣバス（母線）に使用するバッファを備えるテレビジョン受像機の一部を示すブロック図である。
【図１Ｂ】  ＩＩＣバス（母線）に使用するバッファを備えるテレビジョン受像機の一部を示すブロック図である。
【図２】  本発明に従ってチューナをコントローラから分離する方法のフローチャートである。
【図１Ａ】
0004695800.tif 000002
【図１Ｂ】
0004695800.tif 000003
【図２】
0004695800.tif 000004