(57)【特許請求の範囲】
【請求項１】
描画コマンドに基づき第１画像を生成すると共に、外部から入力されたビデオ信号による第２画像に前記第１画像を重ねて表示するための画像処理装置であって、
前記ビデオ信号に含まれる同期信号の状態が、無信号状態と不安定状態と安定状態のいずれにあるかを判定するとともに、前記状態が安定状態にあると判定した場合には前記同期信号に同期した第１表示スキャンタイミングを用いて、また、前記状態が無信号状態または不安定状態にあると判定した場合には前記同期信号とは独立に生成された所定の第２表示スキャンタイミングを用いて、前記第２画像に前記第１画像を重ねて得られる画像を表示させる表示制御手段を備え、
前記表示制御手段は、
クロックに同期してカウントアップする水平スキャンタイミングカウンタと、前記水平スキャンタイミングカウンタがリセットされるタイミングをカウントアップする垂直スキャンタイミングカウンタとを備えるとともに、
前記ビデオ信号に含まれる水平同期信号のタイミングに基づく前記水平スキャンタイミングカウンタの値と、前記垂直スキャンタイミングカウンタの値とに応じて、初期化直後は無信号状態に遷移し、前記無信号状態にある場合に前記ビデオ信号に含まれる水平同期信号及び垂直同期信号が入力されたとき不安定状態に遷移し、前記不安定状態にある場合に予め設定された数の安定フレームが続いたとき安定状態に遷移し、前記安定状態にある場合に予め設定された数の不安定フレームが続いたとき不安定状態に遷移し、前記安定状態または前記不安定状態にある場合に前記ビデオ信号に含まれる水平同期信号または垂直同期信号が入力されないとき無信号状態に遷移することによって、前記状態が、無信号状態と不安定状態と安定状態のいずれにあるかを判定する、
ことを特徴とする画像処理装置。
【請求項２】
前記表示制御手段は、フレームまたはフィールドを単位として前記同期信号の状態を判定することを特徴とする請求項１に記載の画像処理装置。
【請求項３】
描画コマンドに基づき第１画像を生成すると共に、外部から入力されたビデオ信号による第２画像に前記第１画像を重ねて表示するための画像処理方法であって、
クロックに同期して水平スキャンタイミングカウンタをカウントアップし、前記水平スキャンタイミングカウンタがリセットされるタイミングで垂直スキャンタイミングカウンタをカウントアップするとともに、
前記ビデオ信号に含まれる水平同期信号のタイミングに基づく前記水平スキャンタイミングカウンタの値と、前記垂直スキャンタイミングカウンタの値とに応じて、初期化直後は無信号状態に遷移し、前記無信号状態にある場合に前記ビデオ信号に含まれる水平同期信号及び垂直同期信号が入力されたとき不安定状態に遷移し、前記不安定状態にある場合に予め設定された数の安定フレームが続いたとき安定状態に遷移し、前記安定状態にある場合に予め設定された数の不安定フレームが続いたとき不安定状態に遷移し、前記安定状態または前記不安定状態にある場合に前記ビデオ信号に含まれる水平同期信号または垂直同期信号が入力されないとき無信号状態に遷移することによって、前記ビデオ信号に含まれる同期信号の状態が、無信号状態と不安定状態と安定状態のいずれにあるかを判定し、
前記状態が安定状態にあると判定した場合には前記同期信号に同期した第１表示スキャンタイミングを用いて、また、前記状態が無信号状態または不安定状態にあると判定した場合には前記同期信号とは独立に生成された所定の第２表示スキャンタイミングを用いて、前記第２画像に前記第１画像を重ねて得られる画像を表示させる、
ことを特徴とする画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオディスプレイプロセッサ(Video Display Processor)等の画像処理装置に関し、特に弱電界環境下でのＯＳＤ(On Screen Display)画像の乱れを抑制するための技術に関する。
【背景技術】
【０００２】
従来、ＮＴＳＣやＰＡＬ等の規格に準拠したビデオ信号を入力してＲＧＢ等の画像信号を出力する画像処理装置としてビデオディスプレイプロセッサが用いられている。このビデオディスプレイプロセッサによれば、キャプチャ機能やＯＳＤ機能を簡易に実現でき、このビデオディスプレイプロセッサは、例えばカーナビゲーションシステムのモニタに画像を表示するための画像処理装置として使用される。
【特許文献１】特開２００５−２５７８８６号公報
【特許文献２】特開２００４−１４７２８５号公報
【特許文献３】特開２００５−２１５２５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来のビデオディスプレイプロセッサによれば、例えばカーナビゲーションシステムでテレビ放送を受信する場合、電波の受信状態によっては画像に乱れが生じるという問題がある。
【０００４】
この問題を、図６を参照して説明する。
一般に、ビデオディスプレイプロセッサは、電波によって搬送されたビデオ信号に含まれる同期信号を使用してモニタの表示スキャンタイミングを生成しており、この表示スキャンタイミングをビデオ信号の同期信号に同期させている。即ち、表示スキャンタイミングを生成するためのカウンタをビデオ信号の同期信号でリセットし、これによりビデオ信号の同期信号とモニタの表示スキャンタイミングとを一致させている。
【０００５】
しかしながら、電波の強度が低下した弱電界環境の下では、ビデオ信号に含まれる同期信号の周期が変動する。図６は、ライン０〜ライン３の水平同期信号／ＨＳＹＮＣ（０），／ＨＳＹＮＣ（１），／ＨＳＹＮＣ（２），／ＨＳＹＮＣ（３）の周期が変動した状態を表している。この同期信号の周期が変動すると、この影響を受けて表示スキャンタイミングも変動するため、ラインごとに表示ドット数が変動して画像が乱れる。
【０００６】
ここで、ビデオ信号によるテレビ映像にＯＳＤ画像を重ねて表示する場合、バックドロップ面に割り当てられたテレビ映像の画像データと、ＯＳＤプレーンに割り当てられたＯＳＤ画像データとを１つの画像データに合成して表示するので、上述のようにラインごとに表示ドット数が変動すると、テレビ映像と共にＯＳＤ画像も乱れる。
通常、ＯＳＤ画像は各種設定値等（例えば、テレビのチャンネル表示）を表示するために使用されるので、ＯＳＤ画像が乱れると、ナビゲーションシステムの利用者は設定値を確認することが困難になり、ナビゲーションシステムの操作に支障を生じる。
【０００７】
本発明は、上記事情に鑑みてなされたものであり、ビデオ信号に含まれる同期信号の周期が変動しても、ＯＳＤ画像の乱れを防止することができる画像処理装置および方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る画像処理装置は、描画コマンドに基づき第１画像を生成すると共に、外部から入力されたビデオ信号による第２画像に前記第１画像を重ねて表示するための画像処理装置であって、前記ビデオ信号に含まれる同期信号の状態に応じて、前記同期信号に同期した第１表示スキャンタイミング、または、前記同期信号とは独立に生成された所定の第２表示スキャンタイミングを用いて、前記第２画像に前記第１画像を重ねて得られる画像を表示させる表示制御手段を備えたことを特徴とする画像処理装置の構成を有する。
【０００９】
上記画像処理装置において、例えば、前記表示制御手段は、前記同期信号が安定状態にあれば、前記第１表示スキャンタイミングを用い、前記同期信号が不安定状態にあれば、前記第２表示スキャンタイミングを用いることを特徴とする。
上記画像処理装置において、例えば、前記表示制御手段は、フレームまたはフィールドを単位として前記同期信号の状態を判定することを特徴とする。
【００１０】
本発明に係る画像処理方法は、描画コマンドに基づき第１画像を生成すると共に、外部から入力されたビデオ信号による第２画像に前記第１画像を重ねて表示するための画像処理方法であって、前記ビデオ信号に含まれる同期信号の状態に応じて、前記ビデオ信号に含まれる同期信号に同期した第１表示スキャンタイミング、または、前記同期信号とは独立に生成された所定の第２表示スキャンタイミングを用いて、前記第２画像に前記第１画像を重ねて得られる画像を表示させることを特徴とする画像表示方法の構成を有する。
【発明の効果】
【００１１】
本発明によれば、ビデオ信号に含まれる同期信号の周期が変動しても、このビデオ信号による映像に重ねて表示されるＯＳＤ画像の乱れを防止することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照しながら、本発明の実施形態を説明する。
図１に、本実施形態に係る画像処理装置２００の構成を示す。画像処理装置２００は、ＮＴＳＣ等に準拠したアナログビデオ信号ＡＩＮまたはデジタルビデオ信号ＤＩＮの映像入力をキャプチャしてモニタの表示解像度（ＸＧＡ，ＳＶＧＡ等）に合わせて画像を表示する機能（以下、「キャプチャ機能」と称す）と、映像入力をバックドロップ面に表示する機能（以下、「バックドロップ機能」と称す）と、ＣＰＵ１００が発行する描画コマンドに基づいてＯＳＤ(On Screen Display)画像を描画する機能（以下、「ＯＳＤ機能」と称す）を備える。
【００１３】
図１において、ＣＰＵインターフェイスモジュール２０１は、外部のＣＰＵ１００との間のデータ転送を仲介するものである。ビデオメモリインターフェイスモジュール２０２は、外部のビデオメモリ３００との間のデータ転送を仲介するものである。ビデオデコーダユニット２０３は、アナログビデオ信号ＡＩＮ（コンポジット信号）をデコードしてデジタルビデオ信号（コンポーネント信号）を生成するものである。
【００１４】
ビデオデコーダユニット２０３で生成されたデジタルビデオ信号は、ビデオキャプチャコントローラ２０４に供給されると共に、バックドロップ面の画像データとしてピクセルデータコントローラ２０８にも供給される。
なお、本画像処理装置２００は２組のビデオデコーダユニット２０３を備え、これにより２系統のアナログビデオ信号入力に対応可能となっている。
【００１５】
ビデオキャプチャコントローラ２０４は、デコードされたデジタルビデオ信号をキャプチャ(capture)して、キャプチャプレーンの画像データとしてビデオメモリ３００に格納するものである。キャプチャプレーンコントローラ２０５は、ビデオメモリ３００からキャプチャプレーンの画像データを読み出し、これをピクセルデータコントローラ２０８に供給するものである。
【００１６】
ドローイングプロセッサユニット２０６は、ＣＰＵ１００から発行される描画コマンドに基づいてＯＳＤプレーンの画像データを生成するものであって、ビデオメモリ３００内に直線や矩形を描画したり、描画したデータに対して所定の処理を行うものである。描画コマンドとしては、例えば、ＬＩＮＥコマンド、ＦＩＬＬコマンド、ＣＯＰＹコマンドがある。このうち、ＬＩＮＥコマンドは、線を描画するためのコマンドであり、ＦＩＬＬコマンドは、矩形境域を塗りつぶすためのコマンドであり、ＣＯＰＹコマンドは、ビデオメモリからビデオメモリへデータをブロック転送するためのコマンドである。ただし、描画コマンドはこれに限定されない。なお、ＣＰＵ１００は、描画コマンドを使わずに、直接的にビデオメモリ３００内に描画することもできる。
ＯＳＤプレーンコントローラ２０７は、ビデオメモリ３００からＯＳＤプレーンの画像データを読み出して、これをピクセルデータコントローラ２０８に供給するものである。
【００１７】
ピクセルデータコントローラ２０８は、上記キャプチャプレーンの画像データとＯＳＤプレーンの画像データとバックドロップ面の画像データとを１画面の画像データに合成し、そのデジタルビデオ信号を出力するものである。この画像データの合成の際、各プレーンの優先順位に応じてモニタ上での各プレーンの画像の前後関係が調整され、あるいは必要に応じて各プレーンの画像データにαブレンディング処理（半透明処理）が施される。本実施形態では、ピクセルデータコントローラ２０８において、２つのキャプチャプレーンと、２つのＯＳＤプレーンとの合計４つのプレーンと１つのバックドロップ面の合成が可能となっている。ただし、各プレーンの数はこれに限定されず、任意である。
なお、「プレーン」なる用語は、１つの矩形状画像データを外部表示装置の所定の場所に所定のサイズで表示するために必要な全ての構成を包括したものを示し、あるいは、外部表示装置に供給される画像データそのものを示す。
【００１８】
ＤＡコンバータ（ＤＡＣ）２０９は、ピクセルデータコントローラ２０８から出力されたデジタルビデオ信号をアナログ信号に変換して外部のモニタ（図示なし）に供給するものである。また、モニタがデジタル入力端子を備えている場合には、ピクセルデータコントローラ２０８から出力されたデジタルビデオ信号ＤＯＵＴはモニタのデジタル入力端子に直接供給される。
【００１９】
ＣＲＴコントローラ２１０は、本発明の特徴部であり、モニタに画像を表示させる際の表示スキャンタイミングを生成するためのものであり、水平走査及び垂直走査用の同期信号ＳＯＵＴを生成して出力する。クロックジェネレータ２１１は、本画像処理装置２００を構成する各ブロックの動作クロックを生成するものである。
【００２０】
なお、図１に示す例では、デジタルビデオ信号ＤＩＮの入力機能を備え、このデジタルビデオ信号ＤＩＮは、ピクセルデータコントローラ２０８及びビデオキャプチャユニット２０４に与えられる。これにより、上述のアナログビデオ信号ＡＩＮと同様に、デジタルビデオ信号ＤＩＮによる映像をそのままバックドロップ面に表示することや、これをキャプチャして表示することが可能となっている。
【００２１】
次に、本画像処理装置の動作（画像処理方法）について、バックドロップ面のビデオ映像にＯＳＤプレーンの画像を重ねて表示する場合を説明する。
先ず、全体動作を説明する。図１において、ビデオデコーダユニット２０３は、コンポジット信号であるアナログビデオ信号ＡＩＮをデコードしてコンポーネント信号であるデジタルビデオ信号に変換し、これをピクセルデータコントローラ２０８に供給する。
【００２２】
一方、ＣＰＵ１００は、ドローイングプロセッサユニット２０６内のコマンドポート（図示なし）の空き容量を確認して、コマンドポートをアクセスできるか否かを判断する。コマンドポートのアクセスが可能であれば、ＣＰＵ１００は、表示すべきＯＳＤプレーンの画像を描画するための描画コマンドを順次発行し、この描画コマンドをドローイングプロセッサユニット２０６内のコマンドポートに順次書き込む。コマンドポートには、ワード（３２ビット）単位で描画コマンドが格納される。
【００２３】
描画コマンドの実行に必要なコマンドデータがコマンドポートに書き込まれると、ドローイングプロセッサユニット２０６内の描画コマンド処理回路（図示なし）は、コマンドポートに書き込まれたコマンドデータを読み出して描画コマンドを実行する。即ち、描画コマンド処理回路は、コマンドポートから読み出した描画コマンドを解釈して描画処理を行い、ＯＳＤプレーンの画像データを生成してビデオメモリ３００に格納する。ＯＳＤプレーンコントローラ２０７は、ビデオメモリ３００に格納されたＯＳＤプレーンの画像データを、後述のＣＲＴコントローラ２１０で生成された表示スキャンタイミングに合わせて読み出し、これをピクセルデータコントローラ２０８に供給する。
【００２４】
ピクセルデータコントローラ２０８は、ビデオデコーダユニット２０３から供給されたバックドロップ面の画像データ（ビデオ映像）と、ＯＳＤプレーンコントローラ２０７から供給されたＯＳＤプレーンの画像データ（ＯＳＤ画像）とを１画面の画像データに合成する。この合成された画像データはＤＡコンバータ２０９によりアナログビデオ信号に変換されて外部のモニタに供給され、これにより、ビデオ映像に重ねてＯＳＤ画像がモニタ上に表示される。
【００２５】
次に、ＣＲＴコントローラ２１０に着目して表示制御動作を説明する。
図２は、アナログビデオ信号ＡＩＮに含まれる水平同期信号／ＨＳＹＮＣ及び垂直同期信号／ＶＳＹＮＣと表示画面との関係を示し、アナログビデオ信号ＡＩＮを搬送する電波の受信状態が良好な場合を示している。同図において、水平同期信号／ＨＳＹＮＣの立ち下がりエッジＨＥ１から立下りエッジＨＥ２までの区間（周期）が水平方向の表示空間に対応し、垂直同期信号／ＶＳＹＮＣの立下りエッジＶＥ１から立下りエッジＶＥ２までの区間（周期）が垂直方向の表示空間に対応している。
【００２６】
上記表示空間は、実際に映像が表示される表示領域とブランク領域とを含む。この表示空間の各ラインは、ＣＲＴコントローラ２１０で生成される表示スキャンタイミング（水平スキャンタイミング、垂直スキャンタイミング）でスキャンされる。ここで、水平スキャンタイミングは、装置内のレジスタに予め設定された値に従って内部のＨＴカウンタを使用して生成される。即ち、ＨＴカウンタは、ドットクロックＤＣＬＫ（図示なし）に同期して０からＨＴＬまでカウントアップすることにより水平スキャンタイミングを生成する。なお、変数ＨＴＬは、水平同期信号／ＨＳＹＮＣの立ち下がりエッジＨＥ１から立下りエッジＨＥ２までの水平区間（周期）をカウントするＨＴカウンタの値を表し、ＨＴＬ＋１はモニタに表示される１ライン分のドット数に相当する。
【００２７】
一方、垂直スキャンタイミングは、レジスタに予め設定された値に従って内部のＶＴカウンタを使用して生成される。即ち、ＶＴカウンタは、ＨＴカウンタがＨＴＬから０にリセットされるタイミングで０からＶＴＬ＋３またはＶＴＬ＋４までカウントアップすることにより垂直スキャンタイミングを生成する。ここで、上記ＶＴＬ＋３及びＶＴＬ＋４は、画像データが第１フィールド又は第２フィールドの何れに属するかによって選択される。なお、変数ＶＴＬは、垂直同期信号／ＶＳＹＮＣの立ち下がりエッジＶＥ１から立下りエッジＶＥ２までの垂直区間をカウントするＶＴカウンタの値であり、ＶＴＬ＋３及びＶＴＬ＋４は第１及び第２フィールドのライン数にそれぞれ相当する。
【００２８】
上述の表示スキャンタイミングを生成する際、ＣＲＴコントローラ２１０は、アナログビデオ信号ＡＩＮに含まれる同期信号の状態を判定し、その状態に応じて、後述するように外部同期モードまたは自走モードで表示スキャンタイミングを制御する。本実施形態では、ＣＲＴコントローラ２１０は、アナログビデオ信号ＡＩＮに含まれる同期信号の状態が、安定状態と不安定状態と無信号状態との３状態のうちの何れであるかを判定し、その判定結果に応じて表示スキャンタイミングを生成する。
【００２９】
図３は、アナログビデオ信号ＡＩＮに含まれる同期信号の信号状態と表示空間との対応関係を示し、アナログビデオ信号ＡＩＮを搬送する電波の受信状態に応じて同期信号の周期が変動する場合を示している。同図において、水平同期信号／ＨＳＹＮＣの立ち下がりエッジＨＥ１から立下りエッジＨＥ２までの区間（周期）に対応する表示空間のドット数はＨＴＬ＋１（ただし、ＨＴＬは０以上の整数）で表される。
【００３０】
アナログビデオ信号ＡＩＮの受信状態が良好であるとすれば、水平同期信号／ＨＳＹＮＣの状態は安定状態にあり、図２に示したように、その周期は一定となる。この場合、水平同期信号／ＨＳＹＮＣの立ち下がりエッジＨＥ２は、正規の表示空間におけるラインの終点ＨＰ０に存在し、各ラインの表示ドット数は一定となる。垂直同期信号/ＶＳＹＮＣについても同様である。
【００３１】
本実施形態では、水平同期信号／ＨＳＹＮＣの周期が変動し、水平同期信号／ＨＳＹＮＣの立下りエッジＨＥ２の位置が変動しても、終点ＨＰ０を基準として一定の範囲内にある場合、水平同期信号／ＨＳＹＮＣの信号状態を安定状態とする。図３の例では、水平同期信号／ＨＳＹＮＣの立下りエッジＨＥ２が、終点ＨＰ１からＨＰ０までの安定領域Ａ１と終点ＨＰ０からＨＰ２までの安定領域Ａ２との何れかの領域にある場合、水平同期信号／ＨＳＹＮＣは安定状態にあるものとする。垂直同期信号／ＶＳＹＮＣについても同様である。
【００３２】
これに対し、水平同期信号／ＨＳＹＮＣの周期が短くなって立ち下がりエッジＨＥ２が早まると、ラインの終点が上述の安定領域Ａ１からはずれて不安定領域Ｂ１に入るようになる。また、逆に、水平同期信号／ＨＳＹＮＣの周期が長くなって立ち下がりエッジＨＥ２が遅くなると、ラインの終点が上述の安定領域Ａ２からはずれて不安定領域Ｂ２に入るようになる。本実施形態では、水平同期信号／ＨＳＹＮＣの立下りエッジＨＥ２が上述の不安定領域Ｂ１，Ｂ２にある場合、水平同期信号／ＨＳＹＮＣの信号状態は不安定状態にあるものとする。垂直同期信号／ＶＳＹＮＣについても同様である。
【００３３】
更に水平同期信号／ＨＳＹＮＣの周期が長くなると、その立下りエッジＨＥ２の位置が不安定領域Ｂ２からはずれて無信号領域Ｃに入るようになる。本実施形態では、水平同期信号／ＨＳＹＮＣの立下りエッジＨＥ２が上述の無信号領域Ｃにある場合、水平同期信号／ＨＳＹＮＣの信号状態は無信号状態にあるものとする。垂直同期信号／ＶＳＹＮＣの立下りエッジＶＥ２についても同様である。ただし、図５を参照して後述するように、同期信号の状態はフレームまたはフィールドを単位として判定される。
【００３４】
次に、上述のアナログビデオ信号ＡＩＮに含まれる同期信号の状態の判定結果に応じて表示スキャンタイミングを生成する方法を説明する。
ＣＲＴコントローラ２１０は、アナログビデオ信号ＡＩＮの同期信号が安定状態にあると判定した場合、外部同期モードで表示スキャンタイミング（第１表示スキャンタイミング）を生成し、表示スキャンタイミングをアナログビデオ信号に含まれる同期信号に同期させる。そして、この表示スキャンタイミングを用いて、アナログビデオ信号ＡＩＮによるビデオ映像（第２画像）にＯＳＤ画像（第１画像）を重ねて得られる画像を表示させるための表示制御を実施する。
【００３５】
即ち、外部同期モードでは、ＣＲＴコントローラ２１０は、表示空間の水平区間を規定するＨＴカウンタを水平同期信号／ＨＳＹＮＣでリセットすると共に、表示空間の垂直区間を規定するＶＴカウンタを垂直同期信号／ＶＳＹＮＣでリセットすることにより、表示スキャンタイミングをアナログビデオ信号ＡＩＮに含まれる上記同期信号に同期させる。この場合、アナログビデオ信号ＡＩＮの上記同期信号は安定しており、その周期は約一定であるから、表示スキャンタイミングをアナログビデオ信号に含まれる同期信号に同期させても、ビデオ映像及びＯＳＤ画像は乱れることなく、その表示が安定的に行われる。
【００３６】
これに対し、アナログビデオ信号ＡＩＮに含まれる同期信号が不安定状態または無信号状態にあると判定した場合（即ち、安定状態をはずれた場合）、ＣＲＴコントローラ２１０は、自走モードで表示スキャンタイミングを生成する。即ち、自走モードでは、アナログビデオ信号ＡＩＮに含まれる同期信号によるＨＴカウンタ及びＶＴカウンタのリセットを停止すると共に、これに代えて、アナログビデオ信号ＡＩＮに含まれる同期信号とは独立に装置内部で生成された所定の表示スキャンタイミング（第２表示スキャンタイミング）を用いて表示制御を実施する。
【００３７】
具体的には、ＨＴカウンタ及びＶＴカウンタをそれぞれリセットするために使用する所定のＨＴＬ及びＶＴＬの各値を装置内部のレジスタに予め設定しておき、ＨＴカウンタの値が、上記レジスタに設定された所定のＨＴＬに達したときにＨＴカウンタをリセットし、ＶＴカウンタのカウント値が上記レジスタに設定された所定のＶＴＬに達したときにＶＴカウンタをリセットする。
【００３８】
これにより、ＨＴカウンタ及びＶＴカウンタが、外部のアナログビデオ信号ＡＩＮに含まれる同期信号によらず、所定値に達したときにリセットされるので、この同期信号の周期が変動しても、図４に示すように、ＨＴカウンタ及びＶＴカウンタのカウント値により定まる各ラインの表示スキャンタイミングが一定となり、各ラインのドット数も一定となる。従って、ＯＳＤ画像は乱れることなく安定的に表示される。
【００３９】
上述の同期信号の状態判定はＣＲＴコントローラ２１０内のステートマシンで実行される。以下では、図５を参照して、同期信号の状態判定におけるステートマシンの状態遷移について説明する。
図５において、ステートＳＴ１は、外部のアナログビデオ信号ＡＩＮに含まれる同期信号が無信号状態にあると判定するステートである。ステートＳＴ２は、外部のアナログビデオ信号ＡＩＮに含まれる同期信号が不安定状態にあると判定するステートである。ステートＳＴ３は、外部のアナログビデオ信号ＡＩＮに含まれる同期信号が安定状態にあると判定するステートである。上述の各ステート間の状態遷移は、フレーム（インタレースの場合はフィールド）単位で行われる。即ち、外部のアナログビデオ信号ＡＩＮに含まれる同期信号の状態判定は、フレーム（インタレースの場合はフィールド）単位で行われる。
【００４０】
図５において、初期化の直後は、ＣＲＴコントローラ２１０内のステートマシンは、無信号状態を判定するステートＳＴ１に状態遷移する。このステートＳＴ１にある場合、上記ステートマシンは、外部のアナログビデオ信号ＡＩＮに含まれる水平同期信号／ＨＳＹＮＣ及び垂直同期信号／ＶＳＹＮＣの両方が入力されたとき、不安定状態を判定するステートＳＴ２に状態遷移する。即ち、上記ステートマシンは、１フレーム（インタレースの場合は１フィールド）中に、不安定状態にある水平同期信号の周期の数が、レジスタに予め設定した値以上である場合、または垂直同期信号の周期が不安定状態にある場合、そのフレーム（インタレースの場合はフィールド）を不安定フレームと判定し、ステートＳＴ１からステートＳＴ２に状態遷移する。
【００４１】
また、上記ステートマシンは、ステートＳＴ２にある場合、レジスタに予め設定された数の安定フレームが続いたとき、ステートＳＴ３に状態遷移し、外部のアナログビデオ信号ＡＩＮに含まれる同期信号が安定状態にあると判定する。即ち、上記ステートマシンは、１フレーム（インタレースの場合は１フィールド）における全ての水平同期信号の周期が安定状態にあり、且つ、垂直同期信号の周期が安定状態にある場合、そのフレームを安定フレームと判定し、その安定フレームが続いた場合にステートＳＴ２からステートＳＴ３に状態遷移する。
【００４２】
また、上記ステートマシンは、ステートＳＴ３にある場合、レジスタに予め設定された数の不安定フレームが続いたとき、ステートＳＴ２に状態遷移し、外部のアナログビデオ信号ＡＩＮに含まれる同期信号が不安定状態にあると判定する。
【００４３】
また、上記ステートマシンは、ステートＳＴ２又はステートＳＴ３の何れかにある場合、外部のアナログビデオ信号ＡＩＮに含まれる水平同期信号がレジスタに予め設定されたＨＴカウンタのカウント値を超えても入力されないとき、または、このアナログビデオ信号ＡＩＮに含まれる垂直同期信号がレジスタに予め設定されたＶＴカウンタのカウント値を超えても入力されないとき、ステートＳＴ１に状態遷移し、これら同期信号が無信号状態にあると判定する。
以上により、アナログビデオ信号ＡＩＮに含まれる同期信号の状態が判定され、この判定結果に基づき表示スキャンタイミングが前述の自走モード又は外部同期モードで生成される。
【００４４】
なお、本画像処理装置２００は、バックドロップ面にビデオ信号ＡＩＮによる映像を表示する機能に加え、キャプチャ機能を備えている。このキャプチャ機能について簡単に説明しておく。図１において、アナログビデオ信号ＡＩＮとして入力された映像を表示解像度に合わせて表示するには、キャプチャ機能を利用する。即ち、ビデオキャプチャコントローラ２０４は、ビデオデコーダユニット２０３によりデコードされたデジタルビデオ信号を表示解像度に合わせてキャプチャしてビデオメモリ３００に格納する。キャプチャプレーンコントローラ２０５は、ビデオメモリ３００に格納された画像データを表示スキャンタイミングに合わせて読み出し、これをキャプチャプレーンの画像データとしてピクセルデータコントローラ２０８に出力する。ピクセルデータコントローラ２０８は、各プレーンの画像データを１つの画像データに合成してモニタに出力する。
【００４５】
以上、本発明の実施形態を詳述してきたが、本発明は本実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含む。
例えば、上述の実施形態では、アナログビデオ信号ＡＩＮによるビデオ映像にＯＳＤ画像を重ねて表示する場合を説明したが、デジタルビデオ信号ＤＩＮによるビデオ映像にＯＳＤ画像を重ねて表示する場合にも同様に適用される。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施形態に係る画像処理装置の構成を示すブロック図である。
【図２】本発明の実施形態に係る水平及び垂直同期信号と表示空間との関係を示す図である。
【図３】本発明の実施形態に係る同期信号の状態を説明するための説明図である。
【図４】本発明の実施形態に係るＣＲＴコントローラの動作を説明するための図である。
【図５】本発明の実施形態に係るＣＲＴコントローラ内のステートマシンの状態遷移を説明するための状態図である。
【図６】従来技術の問題点を説明するための図である。
【符号の説明】
【００４７】
１００；ＣＰＵ、２００；画像処理装置、２０１；ＣＰＵインターフェイスモジュール、２０２；ビデオメモリインターフェイスモジュール、２０３；ビデオデコーダユニット、２０４；ビデオキャプチャコントローラ、２０５；キャプチャプレーンコントローラ、２０６；ドローイングプロセッサユニット、２０７；ＯＳＤプレーンコントローラ、２０８；ピクセルデータコントローラ、２０９；ＤＡコンバータ、２１０；ＣＲＴコントローラ、２１１；クロックジェネレータ、３００；ビデオメモリ。
【図１】
0004661674.tif 000002
【図２】
0004661674.tif 000003
【図３】
0004661674.tif 000004
【図４】
0004661674.tif 000005
【図５】
0004661674.tif 000006
【図６】
0004661674.tif 000007