(57)【特許請求の範囲】
【請求項１】
交流電圧を整流する整流回路と、
前記整流回路から出力された電圧が印加されることにより発光する１個以上の発光ダイオードと、
を有する発光ダイオードブロックに接続された発光ダイオード駆動用半導体回路であって、
前記発光ダイオード駆動用半導体回路は、
前記整流回路の出力電圧を、直接又は前記発光ダイオードを介して、印加される接合型ＦＥＴと、
前記発光ダイオードとグランド電位との間に接続された第１のスイッチング素子と、
前記第１のスイッチング素子のオン／オフを制御する制御回路ブロックと、
を有し、
前記制御回路ブロックは、
前記接合型ＦＥＴの出力電圧を入力する入力端子と、
前記整流回路から出力された電圧を検出し、検出した電圧を所定値と比較することにより、前記発光ダイオードの発光又は消光を制御するための発光信号又は消光信号を出力する入力電圧検出回路と、
前記第１のスイッチング素子に流れる電流を検出する電流検出回路と、
前記入力電圧検出回路が発光信号を出力している間、前記発光ダイオードに流れる電流が一定となるように、前記電流検出回路の出力信号に基づいて前記第１のスイッチング素子を所定の発振周波数で断続的にオン／オフ制御する制御回路と、
を有し、
前記制御回路ブロックは前記接合型ＦＥＴの出力電圧を前記入力端子に入力されることにより駆動することを特徴とする発光ダイオード駆動用半導体回路。
【請求項２】
前記接合型ＦＥＴは、前記第１のスイッチング素子と直列に前記発光ダイオードと前記第１のスイッチング素子との間に接続されて、前記接合型ＦＥＴと前記第１のスイッチング素子との接続点は、前記入力端子に接続されることを特徴とする請求項１に記載の発光ダイオード駆動用半導体回路。
【請求項３】
前記接合型ＦＥＴの一端は、前記発光ダイオードと前記第１のスイッチング素子との間に接続され、前記接合型ＦＥＴの他端は、前記入力端子に接続されることを特徴とする請求項１に記載の発光ダイオード駆動用半導体回路。
【請求項４】
前記接合型ＦＥＴは、前記整流回路と前記入力端子との間に接続されることを特徴とする請求項１に記載の発光ダイオード駆動用半導体回路。
【請求項５】
前記制御回路ブロックは、前記入力端子に接続されて前記接合型ＦＥＴの出力電圧を入力し、前記接合型ＦＥＴの出力電圧が所定値以上であれば一定の基準電圧を出力するレギュレータを更に有し、
前記制御回路ブロック内の各回路は、前記一定の基準電圧を入力されることにより駆動することを特徴とする請求項１に記載の発光ダイオード駆動用半導体回路。
【請求項６】
前記レギュレータは前記接合型ＦＥＴの出力電圧が所定値以上か否かに基づいて、前記第１のスイッチング素子のオン／オフ制御の起動信号又は停止信号を出力し、
前記レギュレータが停止信号を出力している場合は前記停止信号を前記制御回路に出力し、前記レギュレータが起動信号を出力している場合は、前記入力電圧検出回路の発光信号又は消光信号を前記制御回路に出力する起動／停止回路を更に有することを特徴とする請求項５に記載の発光ダイオード駆動用半導体回路。
【請求項７】
前記入力電圧検出回路は、
前記整流回路の出力する電圧を直接又は前記接合型ＦＥＴを介して印加される、直列に接続された複数の抵抗と、
前記複数の抵抗によって分圧された直流電圧をプラス入力端子に入力され、前記所定値である入力基準電圧をマイナス入力端子に入力されるコンパレータと、
を有することを特徴とする請求項１に記載の発光ダイオード駆動用半導体回路。
【請求項８】
前記入力基準電圧の値を変えることにより、前記発光ダイオードを発光又は消光させるための電圧値を調整することを特徴とする請求項７に記載の発光ダイオード駆動用半導体回路。
【請求項９】
発光電圧を入力される第１の外部入力端子と、
前記発光電圧より高い電位の消光電圧を入力される第２の外部入力端子と、
を更に有し、
前記入力電圧検出回路は、
前記整流回路の出力する電圧を直接又は前記接合型ＦＥＴを介して印加される、直列に接続された複数の抵抗と、
前記複数の抵抗の中間接続点にマイナス入力端子を接続され、前記第１の外部入力端子にプラス入力端子を接続される第１のコンパレータと、
前記複数の抵抗の中間接続点にプラス入力端子を接続され、前記第２の外部入力端子にマイナス入力端子を接続される第２のコンパレータと、
前記第１のコンパレータの出力端子と前記第２のコンパレータの出力端子に各入力端子を接続されるＮＯＲ回路と、
を有することを特徴とする請求項１に記載の発光ダイオード駆動用半導体回路。
【請求項１０】
前記入力電圧検出回路は、
前記整流回路の出力する電圧を直接又は前記接合型ＦＥＴを介して印加されて、第１の分圧電圧及び第１の分圧電圧より低い電位の第２の分圧電圧を出力する複数の抵抗と、
前記第１の分圧電圧をプラス入力端子に入力し、入力基準電圧をマイナス入力端子に入力する第１のコンパレータと、
前記第２の分圧電圧をマイナス入力端子に入力し、入力基準電圧をプラス入力端子に入力する第２のコンパレータと、
前記第１および第２のコンパレータの出力信号を入力するＡＮＤ回路と、
を有することを特徴とする請求項１に記載の発光ダイオード駆動用半導体回路。
【請求項１１】
前記入力電圧検出回路は、前記整流回路と前記入力電圧検出回路との間に接続された抵抗を介して、前記整流回路の出力電圧を入力する、ことを特徴とする請求項１０に記載の発光ダイオード駆動用半導体回路。
【請求項１２】
前記電流検出回路は、前記第１のスイッチング素子のオン電圧を基準となる検出基準電圧と比較することにより前記第１のスイッチング素子に流れる電流を検出することを特徴とする請求項１に記載の発光ダイオード駆動用半導体回路。
【請求項１３】
前記検出基準電圧の値を変えることにより、前記第１のスイッチング素子の断続的なオンオフ制御におけるオン期間を変えて、前記発光ダイオードに流れる定電流レベルを調整することを特徴とする請求項１２に記載の発光ダイオード駆動用半導体回路。
【請求項１４】
前記検出基準電圧を入力される外部検出端子と前記電流検出回路との間にソフトスタート回路を接続し、
前記ソフトスタート回路は、前記検出基準電圧を一定値に至るまで徐々に増加するように出力することを特徴とする請求項１２に記載の発光ダイオード駆動用半導体回路。
【請求項１５】
前記発光ダイオードと前記第１のスイッチング素子との接続点に一端を接続され、前記制御回路から前記第１のスイッチング素子と同一の制御をされてスイッチング動作し、前記第１のスイッチング素子に流れる電流よりも小さく、且つ前記第１のスイッチング素子に流れる電流に対して一定の電流比の電流が流れる第２のスイッチング素子と、
前記第２のスイッチング素子の他端とグランド電位との間に直列接続された抵抗と、
を更に有し、
前記電流検出回路は、前記抵抗の両端電圧を基準となる検出基準電圧と比較することにより前記第１のスイッチング素子の電流を検出することを特徴とする請求項１に記載の発光ダイオード駆動用半導体回路。
【請求項１６】
前記検出基準電圧の値を変えることにより、前記第１のスイッチング素子の断続的なオンオフ制御におけるオン期間を変えて、前記発光ダイオードに流れる定電流レベルを調整することを特徴とする請求項１５に記載の発光ダイオード駆動用半導体回路。
【請求項１７】
前記検出基準電圧を入力される外部検出端子と前記電流検出回路との間にソフトスタート回路を接続し、
前記ソフトスタート回路は、前記検出基準電圧を一定値に至るまで徐々に増加するように出力することを特徴とする請求項１５に記載の発光ダイオード駆動用半導体回路。
【請求項１８】
交流電圧を整流する整流回路と、
前記整流回路から出力された電圧が印加されることにより発光する１個以上の発光ダイオードと、
請求項１に記載の発光ダイオード駆動用半導体回路と、
を有することを特徴とする発光ダイオード駆動装置。
【請求項１９】
前記整流回路と前記発光ダイオードとの間に接続されたチョークコイルと、
一端を前記チョークコイルに接続され他端を前記発光ダイオードに接続されて、前記チョークコイルに生じる逆起電力を前記発光ダイオードに供給するダイオードと、
を更に有し、
前記ダイオードの逆回復時間が１００ｎｓｅｃ以下であることを特徴とする請求項１８に記載の発光ダイオード駆動装置。
【請求項２０】
交流電圧を整流する整流回路と、
前記整流回路から出力された電圧が印加されることにより発光する１個以上の発光ダイオードと、
を有する発光ダイオードブロックに接続された発光ダイオード駆動用半導体回路であって、
前記発光ダイオード駆動用半導体回路は、
前記発光ダイオードとグランド電位との間に接続された第１のスイッチング素子と、
前記第１のスイッチング素子のオン／オフを制御する制御回路ブロックと、
発光電圧を入力される第１の外部入力端子と、
前記発光電圧より高い電位の消光電圧を入力される第２の外部入力端子と、
を有し、
前記制御回路ブロックは、
前記整流回路から出力された電圧を検出し、検出した電圧を所定値と比較することにより、前記発光ダイオードの発光又は消光を制御するための発光信号又は消光信号を出力する入力電圧検出回路と、
前記第１のスイッチング素子に流れる電流を検出する電流検出回路と、
前記入力電圧検出回路が発光信号を出力している間、前記発光ダイオードに流れる電流が一定となるように、前記電流検出回路の出力信号に基づいて前記第１のスイッチング素子を所定の発振周波数で断続的にオン／オフ制御する制御回路と、
を有し、
前記入力電圧検出回路は、
前記整流回路の出力する電圧を直接又は接合型ＦＥＴを介して印加される、直列に接続された複数の抵抗と、
前記複数の抵抗の中間接続点にマイナス入力端子を接続され、前記第１の外部入力端子にプラス入力端子を接続される第１のコンパレータと、
前記複数の抵抗の中間接続点にプラス入力端子を接続され、前記第２の外部入力端子にマイナス入力端子を接続される第２のコンパレータと、
前記第１のコンパレータの出力端子と前記第２のコンパレータの出力端子に各入力端子を接続されるＮＯＲ回路と、
を有することを特徴とする発光ダイオード駆動用半導体回路。
【請求項２１】
交流電圧を整流する整流回路と、
前記整流回路から出力された電圧が印加されることにより発光する１個以上の発光ダイオードと、
を有する発光ダイオードブロックに接続された発光ダイオード駆動用半導体回路であって、
前記発光ダイオード駆動用半導体回路は、
前記発光ダイオードとグランド電位との間に接続された第１のスイッチング素子と、
前記第１のスイッチング素子のオン／オフを制御する制御回路ブロックと、を有し、
前記制御回路ブロックは、
前記整流回路から出力された電圧を検出し、検出した電圧を所定値と比較することにより、前記発光ダイオードの発光又は消光を制御するための発光信号又は消光信号を出力する入力電圧検出回路と、
前記第１のスイッチング素子に流れる電流を検出する電流検出回路と、
前記入力電圧検出回路が発光信号を出力している間、前記発光ダイオードに流れる電流が一定となるように、前記電流検出回路の出力信号に基づいて前記第１のスイッチング素子を所定の発振周波数で断続的にオン／オフ制御する制御回路と、
を有し、
前記入力電圧検出回路は、
前記整流回路の出力する電圧を直接又は接合型ＦＥＴを介して印加されて、第１の分圧電圧及び第１の分圧電圧より低い電位の第２の分圧電圧を出力する複数の抵抗と、
前記第１の分圧電圧をプラス入力端子に入力し、入力基準電圧をマイナス入力端子に入力する第１のコンパレータと、
前記第２の分圧電圧をマイナス入力端子に入力し、入力基準電圧をプラス入力端子に入力する第２のコンパレータと、
前記第１および第２のコンパレータの出力信号を入力するＡＮＤ回路と、
を有することを特徴とする発光ダイオード駆動用半導体回路。
【請求項２２】
交流電圧を整流する整流回路と、
前記整流回路から出力された電圧が印加されることにより発光する１個以上の発光ダイオードと、
を有する発光ダイオードブロックに接続された発光ダイオード駆動用半導体回路であって、
前記発光ダイオード駆動用半導体回路は、
前記発光ダイオードとグランド電位との間に接続された第１のスイッチング素子と、
前記第１のスイッチング素子のオン／オフを制御する制御回路ブロックと、
前記発光ダイオードと前記第１のスイッチング素子との接続点に一端を接続され、前記制御回路ブロックから前記第１のスイッチング素子と同一の制御をされてスイッチング動作し、前記第１のスイッチング素子に流れる電流よりも小さく、且つ前記第１のスイッチング素子に流れる電流に対して一定の電流比の電流が流れる第２のスイッチング素子と、を有し、
前記制御回路ブロックは、
前記整流回路から出力された電圧を検出し、検出した電圧を所定値と比較することにより、前記発光ダイオードの発光又は消光を制御するための発光信号又は消光信号を出力する入力電圧検出回路と、
前記第１のスイッチング素子に流れる電流を検出する電流検出回路と、
前記入力電圧検出回路が発光信号を出力している間、前記発光ダイオードに流れる電流が一定となるように、前記電流検出回路の出力信号に基づいて前記第１のスイッチング素子を所定の発振周波数で断続的にオン／オフ制御する制御回路と、
前記第２のスイッチング素子の他端とグランド電位との間に直列接続された抵抗と、
を有し、
前記電流検出回路は、前記抵抗の両端電圧を基準となる検出基準電圧と比較することにより前記第１のスイッチング素子の電流を検出することを特徴とする発光ダイオード駆動用半導体回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光ダイオード駆動用半導体回路、及びそれを用いた発光ダイオード駆動装置に関する。特に、ＬＥＤ照明装置に関する。
【背景技術】
【０００２】
近年、発光ダイオード（ＬＥＤ）を駆動するための発光ダイオード駆動用半導体回路及びそれを有する発光ダイオード駆動装置が開発され、実用化されている。従来の発光ダイオード駆動装置（照明装置）が、特開２０００−３０８７７号公報（特許文献１）に開示されている。図１９を用いてこの従来の発光ダイオード駆動装置について説明する。
【０００３】
図１９における従来の発光ダイオード駆動回路は、交流電源ＡＣと、この交流電源ＡＣに接続された全波整流回路ＤＢと、複数のＬＥＤを直列接続して成る複数列のＬＥＤアレイ１ ，…，ｍ （ｍ は２以上の整数）と、各ＬＥＤアレイ１ ，…，ｍ のカソード側に各一端を接続され且つ全波整流回路ＤＢの負出力端子に各他端を共通接続された抵抗等の限流素子Ｚ１ ，…，Ｚｍ と、各ＬＥＤアレイ１ ，…，ｍ のアノード側を全波整流回路ＤＢの正出力端子又は交流電源ＡＣの一端に選択的に切り替え接続するスイッチ手段ＳＷとから成る。
【０００４】
従来の発光ダイオード駆動装置は、複数列のＬＥＤアレイのそれぞれについて、スイッチ手段ＳＷによって、交流電源による半波通電又は全波整流回路による全波通電のいずれかを選択する。これにより、各ＬＥＤアレイ１ ，…，ｍに流れる電流値を決定する。例えば、ｍ ＝２の照明装置では、４段階の調光機能を有する。
【特許文献１】特開２０００−３０８７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の発光ダイオード駆動装置には、以下の問題がある。各ＬＥＤアレイの電流値は抵抗などの限流素子で決定されるため、電力損失が大きい。また、光度、色度の調整はＬＥＤアレイの列数でしか調整できないため、無段階の調整が困難である。調整の段を増やすためには複数のスイッチング素子及びＬＥＤアレイが必要となるため回路部品点数が多くなり、発光ダイオード駆動装置を小型化できない。特に、小型でない発光ダイオード駆動装置は、電球型ＬＥＤ照明には不適である。また、従来の発光ダイオード駆動装置を白色ＬＥＤの発光に使用した場合、光度と色度はＬＥＤの順方向電流に依存するため、所定の光度を得ようとして順方向電流値を大きく設定すると、これに伴い色度が変化してしまう問題がある。
【０００６】
本発明は、上記問題に鑑み、簡便な構成で光度と色度を制御することができ、かつ電力損失の小さい発光ダイオード駆動用半導体回路及びそれを用いた発光ダイオード駆動装置を提供する。
【課題を解決するための手段】
【０００７】
本発明は、交流電圧を整流する整流回路と、前記整流回路から出力された電圧が印加されることにより発光する１個以上の発光ダイオードと、を有する発光ダイオードブロックに接続された発光ダイオード駆動用半導体回路であって、前記発光ダイオード駆動用半導体回路は、前記整流回路の出力電圧を、直接又は前記発光ダイオードを介して、印加される接合型ＦＥＴと、前記発光ダイオードとグランド電位との間に接続された第１のスイッチング素子と、前記第１のスイッチング素子のオン／オフを制御する制御回路ブロックと、を有し、前記制御回路ブロックは、前記接合型ＦＥＴの出力電圧を入力する入力端子と、前記整流回路から出力された電圧を検出し、検出した電圧を所定値と比較することにより、前記発光ダイオードの発光又は消光を制御するための発光信号又は消光信号を出力する入力電圧検出回路と、前記第１のスイッチング素子に流れる電流を検出する電流検出回路と、前記入力電圧検出回路が発光信号を出力している間、前記発光ダイオードに流れる電流が一定となるように、前記電流検出回路の出力信号に基づいて前記第１のスイッチング素子を所定の発振周波数で断続的にオン／オフ制御する制御回路と、を有し、前記制御回路ブロックは前記接合型ＦＥＴの出力電圧を前記入力端子に入力されることにより駆動する。
【０００８】
ここで「制御回路」とは、第１の実施形態の図１においては、発振器１９、ＡＮＤ回路１３、ＡＮＤ回路１７、ＯＲ回路１６、ＲＳフリップフロップ回路１５を含む回路のことである。
【０００９】
この発明によれば、整流回路の出力電圧が変動しても発光ダイオードに流れる電流を定電流で制御できるので、色度を一定にした発光ダイオード駆動用半導体回路を実現できる。この発明によれば、発光ダイオードが発光/消光するときの電圧を任意の電圧値に規定できる。整流回路の出力電圧の１周期中において発光ダイオードに電流が流れる期間と流れない期間との比率を調整できる。これにより、光度を一定にした発光ダイオード駆動用半導体回路を実現できる。
【００１０】
この発明によれば、接合型ＦＥＴ（Field-Effect Transistor、電界効果トランジスタ）によるピンチオフ効果により、接合型ＦＥＴの高電位側に印加される高電圧は接合型ＦＥＴの低電位側では低い電圧でピンチオフされる。以上のような構成にすることで、スイッチング素子ブロックから制御回路ブロックへの電力供給が可能となるため、起動抵抗等による電力損失が少なくなり、電力変換効率が高い発光ダイオード駆動用半導体回路を実現できる。
【００１１】
前記発光ダイオードブロックは、前記整流回路に接続されたチョークコイルと、一端を前記チョークコイルに接続され他端を前記発光ダイオードに接続されて、前記チョークコイルに生じる逆起電力を前記発光ダイオードに供給するダイオードと、を更に有しても良い。
【００１２】
以上のように構成することにより、第１のスイッチング素子がオン状態のときは、チョークコイル→発光ダイオード→第１のスイッチング素子の向きで発光ダイオードに電流が流れる。スイッチング素子がオフ状態のときは、チョークコイルと発光ダイオードとダイオードで構成される回路ループをチョークコイル→発光ダイオード→ダイオードの向きに電流が流れ、降圧チョッパのような動作をする。従って、この発明によれば、電力変換効率が高い発光ダイオード駆動用半導体回路を実現できる。また、部品点数が少なく小型の発光ダイオード駆動用半導体回路を実現できる。
【００１３】
前記接合型ＦＥＴは前記第１のスイッチング素子と直列に前記発光ダイオードと前記第１のスイッチング素子との間に接続され、前記接合型ＦＥＴと前記第１のスイッチング素子との接続点は前記入力端子に接続されても良い。
【００１４】
前記接合型ＦＥＴの一端は前記発光ダイオードと前記第１のスイッチング素子との間に接続され、前記接合型ＦＥＴの他端は前記入力端子に接続されても良い。
【００１５】
前記接合型ＦＥＴは前記整流回路と前記入力端子との間に接続されても良い。
【００１６】
前記制御回路ブロックは、前記入力端子に接続されて前記接合型ＦＥＴの出力電圧を入力し、前記接合型ＦＥＴの出力電圧が所定値以上であれば一定の基準電圧を出力するレギュレータを更に有し、前記制御回路ブロック内の各回路は、前記一定の基準電圧を入力されることにより駆動しても良い。
【００１７】
レギュレータを有することにより、制御回路の動作中の基準電圧を一定に保つことが出来るため、安定したスイッチング素子の制御を実現できる。
【００１８】
前記レギュレータは前記接合型ＦＥＴの出力電圧が所定値以上か否かに基づいて、前記第１のスイッチング素子のオン／オフ制御の起動信号又は停止信号を出力し、前記発光ダイオード駆動用半導体回路は、前記レギュレータが停止信号を出力している場合は前記停止信号を前記制御回路に出力し、前記レギュレータが起動信号を出力している場合は、前記入力電圧検出回路の発光信号又は消光信号を前記制御回路に出力する起動／停止回路を更に有しても良い。
【００１９】
基準電圧が所定値よりも小さい間、制御回路はスイッチング素子のオン／オフ制御を行わない。この発明によれば、基準電圧が所定値に達した時から、制御回路が動作するように制御できるため、制御回路は安定した動作をすることができる。
【００２０】
前記入力電圧検出回路は、前記整流回路の出力する電圧を直接又は前記接合型ＦＥＴを介して印加される、直列に接続された複数の抵抗と、前記複数の抵抗によって分圧された直流電圧をプラス入力端子に入力され、前記所定値である入力基準電圧をマイナス入力端子に入力されるコンパレータと、を有しても良い。
【００２１】
以上のような構成にすることにより、交流電源の周波数の倍周期中（一般商用電源を使用した場合は１００Ｈｚ／１２０Ｈｚ）で発光させる期間と消光させる期間を正確に規定できる発光ダイオード駆動用半導体回路を実現できる。
【００２２】
前記入力基準電圧の値を変えることにより、前記発光ダイオードを発光又は消光させるための電圧値を調整しても良い。
【００２３】
これにより、発光ダイオードの発光期間と消光期間を調整できるため、光度の調整が可能で電力変換効率が高い発光ダイオード駆動用半導体回路を実現できる。
【００２４】
前記発光ダイオード駆動用半導体回路は、発光電圧を入力される第１の外部入力端子と、前記発光電圧より高い電位の消光電圧を入力される第２の外部入力端子と、を更に有し、前記入力電圧検出回路は、前記整流回路の出力する電圧を直接又は前記接合型ＦＥＴを介して印加される、直列に接続された複数の抵抗と、前記複数の抵抗の中間接続点にマイナス入力端子を接続され、前記第１の外部入力端子にプラス入力端子を接続される第１のコンパレータと、前記複数の抵抗の中間接続点にプラス入力端子を接続され、前記第２の外部入力端子にマイナス入力端子を接続される第２のコンパレータと、前記第１のコンパレータの出力端子と前記第２のコンパレータの出力端子に各入力端子を接続されるＮＯＲ回路と、を有しても良い。前記ＮＯＲ回路の出力端子を前記起動／停止回路に接続しても良い。
【００２５】
以上のような構成にすることにより、１周期中における発光電圧と消光電圧のレベルを個別に設定できるため、より複雑な光度調整が可能で、電力変換効率が高い発光ダイオード駆動用半導体回路を実現できる。
【００２６】
前記入力電圧検出回路は、前記整流回路の出力する電圧を直接又は前記接合型ＦＥＴを介して印加されて、第１の分圧電圧及び第１の分圧電圧より低い電位の第２の分圧電圧を出力する複数の抵抗と、前記第１の分圧電圧をプラス入力端子に入力し、入力基準電圧をマイナス入力端子に入力する第１のコンパレータと、前記第２の分圧電圧をマイナス入力端子に入力し、入力基準電圧をプラス入力端子に入力する第２のコンパレータと、前記第１および第２のコンパレータの出力信号を入力するＡＮＤ回路と、を有しても良い。前記ＡＮＤ回路の出力端子を前記起動／停止回路に接続してもよい。
【００２７】
以上のような構成にすると、整流回路から出力される電圧の変化に対して、スイッチング素子のオン・オフ制御が可能となる電圧レベルの上限値と下限値を設定できる。入力電圧検出回路は異常な高電圧が印加されたときの保護回路となり、より安全な発光ダイオード駆動装置を実現することができる。
【００２８】
さらに、前記入力電圧検出回路は、前記整流回路と前記入力電圧検出回路との間に接続された抵抗を介して、前記整流回路の出力電圧を入力してもよい。
【００２９】
以上のような構成にすると、整流回路と入力電圧検出回路の間に接続された抵抗の抵抗値を変更することにより、整流回路の出力する電圧の変化に対して、スイッチング素子のオン・オフ制御が可能となる電圧レベルの上限値と下限値を任意に設定できる。これにより、より安全で、複雑な光度調整が可能な発光ダイオード駆動用半導体回路を実現できる。また、整流回路と制御回路ブロックの間に接続される抵抗に高抵抗を使用することにより、入力電圧検出回路の抵抗による電力損失を少なくすることができる。
【００３０】
前記電流検出回路は、前記第１のスイッチング素子のオン電圧を基準となる検出基準電圧と比較することにより前記第１のスイッチング素子に流れる電流を検出しても良い。
【００３１】
この発明によれば、電力損失を低減して、スイッチング素子の電流検出、すなわち発光ダイオードに流れる電流ピーク値の検出を実現できる。この発明によれば、電力変換効率が高い発光ダイオード駆動用半導体回路を実現できる。
【００３２】
上記発光ダイオード駆動用半導体回路は、前記発光ダイオードと前記第１のスイッチング素子との接続点に一端を接続され、前記制御回路から前記第１のスイッチング素子と同一の制御をされてスイッチング動作し、前記第１のスイッチング素子に流れる電流よりも小さく、且つ前記第１のスイッチング素子に流れる電流に対して一定の電流比の電流が流れる第２のスイッチング素子と、前記第２のスイッチング素子の他端とグランド電位との間に直列接続された抵抗と、を更に有し、前記電流検出回路は前記抵抗の両端電圧を基準となる検出基準電圧と比較することにより前記第１のスイッチング素子の電流を検出しても良い。
【００３３】
以上のような構成にすると、抵抗により直接大電流を検出しないため、電力損失を低減して、スイッチング素子の電流検出すなわち発光ダイオードに流れる電流ピーク値の検出を実現できる。この発明によれば、電力変換効率が高い発光ダイオード駆動用半導体回路を実現できる。
【００３４】
上記発光ダイオード駆動用半導体回路は、前記検出基準電圧の値を変えることにより、前記第１のスイッチング素子の断続的なオンオフ制御におけるオン期間を変えて、前記発光ダイオードに流れる定電流レベルを調整しても良い。
【００３５】
以上のような構成にすることにより、光度及び色度の制御機能を有し、電力変換効率が高い発光ダイオード駆動用半導体回路を実現できる。
【００３６】
前記検出基準電圧を入力される外部検出端子と前記電流検出回路との間にソフトスタート回路を接続し、前記ソフトスタート回路は、前記検出基準電圧を一定値に至るまで徐々に増加するように出力しても良い。
【００３７】
以上のような構成にすることにより、起動時に発生する突入電流を防止でき、発光ダイオードの光度を徐々に高くすることができる発光ダイオード駆動用半導体回路を実現できる。
【００３８】
本発明の発光ダイオード駆動装置は、交流電圧を整流する整流回路と、前記整流回路から出力された電圧が印加されることにより発光する１個以上の発光ダイオードと、上記発光ダイオード駆動用半導体回路と、を有する。
【００３９】
この発明によれば、入力電圧が変動しても発光ダイオードに流れる電流を定電流で制御できるので、色度を一定にした発光ダイオード駆動装置を実現できる。また第１のスイッチング素子を制御するための発光／消光電圧を整流された任意の入力電圧で規定できるので、１周期中で電流が流れる期間と流れない期間との比率を調整でき、光度を一定にした発光ダイオード駆動装置を実現できる。
【００４０】
前記発光ダイオード駆動装置は、前記整流回路と前記発光ダイオードとの間に接続されたチョークコイルと、一端を前記チョークコイルに接続され他端を前記発光ダイオードに接続されて、前記チョークコイルに生じる逆起電力を前記発光ダイオードに供給するダイオードと、を更に有しても良く、好ましくは前記ダイオードの逆回復時間は１００ｎｓｅｃ以下である。
【００４１】
第１のスイッチング素子がオン状態のときは、チョークコイル→発光ダイオード→第１のスイッチング素子の向きで、発光ダイオードに電流が流れる。第１のスイッチング素子がオフ状態のときは、チョークコイルと発光ダイオードとダイオードで構成される回路ループをチョークコイル→発光ダイオード→ダイオードの向きに電流が流れ、降圧チョッパのような動作をする。従ってこの発明によれば、電力変換効率が高く、部品点数が少なく小型の発光ダイオード駆動装置を実現できる。さらに、ダイオードの逆回復時間を１００ｎｓｅｃ以下とすることにより、第１のスイッチング素子がオフ状態からオン状態に移行する過渡状態において、第１のスイッチング素子での電力損失を低減することが可能となる。
【００４２】
本発明の他の発光ダイオード駆動用半導体回路は、交流電圧を整流する整流回路と、前記整流回路から出力された電圧が印加されることにより発光する１個以上の発光ダイオードと、を有する発光ダイオードブロックに接続された発光ダイオード駆動用半導体回路であって、前記発光ダイオード駆動用半導体回路は、前記発光ダイオードとグランド電位との間に接続された第１のスイッチング素子と、前記第１のスイッチング素子のオン／オフを制御する制御回路ブロックと、発光電圧を入力される第１の外部入力端子と、前記発光電圧より高い電位の消光電圧を入力される第２の外部入力端子と、を有し、前記制御回路ブロックは、前記整流回路から出力された電圧を検出し、検出した電圧を所定値と比較することにより、前記発光ダイオードの発光又は消光を制御するための発光信号又は消光信号を出力する入力電圧検出回路と、前記第１のスイッチング素子に流れる電流を検出する電流検出回路と、前記入力電圧検出回路が発光信号を出力している間、前記発光ダイオードに流れる電流が一定となるように、前記電流検出回路の出力信号に基づいて前記第１のスイッチング素子を所定の発振周波数で断続的にオン／オフ制御する制御回路と、を有し、前記入力電圧検出回路は、前記整流回路の出力する電圧を直接又は接合型ＦＥＴを介して印加される、直列に接続された複数の抵抗と、前記複数の抵抗の中間接続点にマイナス入力端子を接続され、前記第１の外部入力端子にプラス入力端子を接続される第１のコンパレータと、前記複数の抵抗の中間接続点にプラス入力端子を接続され、前記第２の外部入力端子にマイナス入力端子を接続される第２のコンパレータと、前記第１のコンパレータの出力端子と前記第２のコンパレータの出力端子に各入力端子を接続されるＮＯＲ回路と、を有することを特徴とする。
【００４３】
本発明のさらに他の発光ダイオード駆動用半導体回路は、交流電圧を整流する整流回路と、前記整流回路から出力された電圧が印加されることにより発光する１個以上の発光ダイオードと、を有する発光ダイオードブロックに接続された発光ダイオード駆動用半導体回路であって、前記発光ダイオード駆動用半導体回路は、前記発光ダイオードとグランド電位との間に接続された第１のスイッチング素子と、前記第１のスイッチング素子のオン／オフを制御する制御回路ブロックと、を有し、前記制御回路ブロックは、前記整流回路から出力された電圧を検出し、検出した電圧を所定値と比較することにより、前記発光ダイオードの発光又は消光を制御するための発光信号又は消光信号を出力する入力電圧検出回路と、前記第１のスイッチング素子に流れる電流を検出する電流検出回路と、前記入力電圧検出回路が発光信号を出力している間、前記発光ダイオードに流れる電流が一定となるように、前記電流検出回路の出力信号に基づいて前記第１のスイッチング素子を所定の発振周波数で断続的にオン／オフ制御する制御回路と、を有し、前記入力電圧検出回路は、前記整流回路の出力する電圧を直接又は接合型ＦＥＴを介して印加されて、第１の分圧電圧及び第１の分圧電圧より低い電位の第２の分圧電圧を出力する複数の抵抗と、前記第１の分圧電圧をプラス入力端子に入力し、入力基準電圧をマイナス入力端子に入力する第１のコンパレータと、前記第２の分圧電圧をマイナス入力端子に入力し、入力基準電圧をプラス入力端子に入力する第２のコンパレータと、前記第１および第２のコンパレータの出力信号を入力するＡＮＤ回路と、を有することを特徴とする。
【００４４】
本発明にさらに他の発光ダイオード駆動用半導体回路は、交流電圧を整流する整流回路と、前記整流回路から出力された電圧が印加されることにより発光する１個以上の発光ダイオードと、を有する発光ダイオードブロックに接続された発光ダイオード駆動用半導体回路であって、前記発光ダイオード駆動用半導体回路は、前記発光ダイオードとグランド電位との間に接続された第１のスイッチング素子と、前記第１のスイッチング素子のオン／オフを制御する制御回路ブロックと、前記発光ダイオードと前記第１のスイッチング素子との接続点に一端を接続され、前記制御回路ブロックから前記第１のスイッチング素子と同一の制御をされてスイッチング動作し、前記第１のスイッチング素子に流れる電流よりも小さく、且つ前記第１のスイッチング素子に流れる電流に対して一定の電流比の電流が流れる第２のスイッチング素子と、を有し、前記制御回路ブロックは、前記整流回路から出力された電圧を検出し、検出した電圧を所定値と比較することにより、前記発光ダイオードの発光又は消光を制御するための発光信号又は消光信号を出力する入力電圧検出回路と、前記第１のスイッチング素子に流れる電流を検出する電流検出回路と、前記入力電圧検出回路が発光信号を出力している間、前記発光ダイオードに流れる電流が一定となるように、前記電流検出回路の出力信号に基づいて前記第１のスイッチング素子を所定の発振周波数で断続的にオン／オフ制御する制御回路と、前記第２のスイッチング素子の他端とグランド電位との間に直列接続された抵抗と、を有し、前記電流検出回路は、前記抵抗の両端電圧を基準となる検出基準電圧と比較することにより前記第１のスイッチング素子の電流を検出することを特徴とする。
【発明の効果】
【００４５】
本発明によれば、高電力変換効率で、光度及び色度の制御が可能な小型の発光ダイオード駆動用半導体回路及びそれを用いた発光ダイオード駆動装置を実現するという有利な効果が得られる。
【発明を実施するための最良の形態】
【００４６】
以下本発明の発光ダイオード駆動用半導体回路及び発光ダイオード駆動装置を実施するための最良の形態について、図１から図１５を参照して説明する。
【００４７】
《第１の実施形態》
図１から図４を用いて本発明の第１の実施形態の発光ダイオード駆動用半導体回路、及びそれを用いた発光ダイオード駆動装置について説明する。図１は本発明の第１の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を表す。図１に示す本実施形態の発光ダイオード駆動装置は、交流電圧を発生する交流電源１に接続された整流回路（全波整流回路）２、整流回路２の高電位側に接続されたチョークコイル３、チョークコイル２と直列に接続された発光ダイオード５、チョークコイル３及び発光ダイオード５と並列に接続されて、チョークコイル３に生じる逆起電力を発光ダイオード５に供給するダイオード４、発光ダイオード５のカソード端子に接続された発光ダイオード駆動用半導体回路６、及び発光ダイオード駆動用半導体回路６の基準電圧端子ＶＣＣとグランド電位である低電位側端子ＧＮＤ−ＳＲＣＥとの間に接続されたコンデンサ２４を有する。整流回路２の低電位側は、低電位側端子ＧＮＤ−ＳＲＣＥに接続される。
【００４８】
発光ダイオード５は、アノード端子をチョークコイル３に接続され、カソード端子をダイオード４のアノード端子と、発光ダイオード駆動用半導体回路６の高電位側端子ＤＲＮに接続される。図１において発光ダイオード５は、複数個の発光ダイオードが直列接続された発光ダイオード群である。しかし、発光ダイオード５の数は図１に限定されず、１個以上の発光ダイオードであれば良い。また、本実施形態において、発光ダイオード５は白色の発光ダイオードである。図１の整流回路２、チョークコイル３、ダイオード４、及び発光ダイオード５は「発光ダイオードブロック」を構成する。
【００４９】
発光ダイオード駆動用半導体回路６は、スイッチング素子ブロック７と制御回路ブロック８とを有する。また、発光ダイオード駆動用半導体回路６は、外部と接続するための４つの端子（整流電圧端子ＩＮ、高電位側端子ＤＲＮ、低電位側端子ＧＮＤ−ＳＲＣＥ、基準電圧端子ＶＣＣ）を有する。整流電圧端子ＩＮは、整流回路２の高電位側とチョークコイル３との間に接続されて、全波整流電圧Ｖｉｎを入力する。高電位側端子ＤＲＮは、発光ダイオード５の出力する電圧ＶＤを入力する。低電位側端子ＧＮＤ−ＳＲＣＥは、制御回路ブロック８のグランド端子ＧＮＤと接続されてグランド電位となる。基準電圧端子ＶＣＣは、コンデンサ２４に接続される。
【００５０】
スイッチング素子ブロック７は、接合型ＦＥＴ９とスイッチング素子１０（第１のスイッチング素子）の直列接続で構成される。接合型ＦＥＴ９の高電位側は、発光ダイオード駆動用半導体回路６の高電位側端子ＤＲＮに接続される。接合型ＦＥＴ９の低電位側とスイッチング素子１０の高電位側との接続点に、制御回路ブロック８の入力端子ＶＪが接続される。スイッチング素子１０の低電位側は、発光ダイオード駆動用半導体回路６の低電位側端子ＧＮＤ−ＳＲＣＥに接続される。スイッチング素子１０の制御端子は、制御回路ブロック８の出力端子ＧＡＴＥに接続される。
【００５１】
次に、制御回路ブロック８について説明する。制御回路ブロック８は、入力端子ＶＪに接合型ＦＥＴ９の低電位側電圧ＶＪを入力されることにより、駆動する。入力された低電位側電圧ＶＪは、レギュレータ１１とドレイン電流検出回路１８に供給される。
【００５２】
レギュレータ１１は、一端を入力端子ＶＪに接続され、他端を基準電圧端子ＶＣＣに接続される。レギュレータ１１は、入力した低電位側電圧ＶＪが起動電圧Ｖｃｃ０より小さければ低電位側電圧ＶＪをそのまま基準電圧Ｖｃｃとして出力し、入力した低電位側電圧ＶＪが起動電圧Ｖｃｃ０以上であれば一定の電圧Ｖｃｃ０を基準電圧Ｖｃｃとして出力する。レギュレータ１１の出力する電圧Ｖｃｃは、基準電圧端子ＶＣＣに出力されて、コンデンサ２４に蓄積される。制御回路ブロック８の内部回路は、基準電圧Ｖｃｃが電圧値Ｖｃｃ０に達すると、動作を開始する。
【００５３】
レギュレータ１１は、さらに低電位側電圧ＶＪが起動電圧Ｖｃｃ０より小さければ、停止信号であるロウ（Ｌ）信号を起動／停止回路１２に出力し、起動／停止回路１２がスイッチング素子１０のオン／オフ制御を開始しないように制御する。レギュレータ１１は、低電位側電圧ＶＪが起動電圧Ｖｃｃ０以上であれば、起動信号であるハイ（Ｈ）信号を起動／停止回路１２に出力し、起動／停止回路１２がスイッチング素子１０のオン／オフ制御を開始するように制御する。
【００５４】
入力電圧検出回路２１は、直列に接続された２つの抵抗２２、２３を有する。抵抗２２の高電位側が整流電圧端子ＩＮに接続され、抵抗２３の低電位側がグランド端子ＧＮＤに接続される。抵抗２２と抵抗２３により、整流回路２の出力する全波整流電圧Ｖｉｎが分圧され、抵抗２２と抵抗２３の中間接続点から分圧された電圧Ｖｉｎ２１が出力される。
【００５５】
入力電圧検出回路２１は更に、抵抗２２と抵抗２３の中間接続点をプラス入力端子に接続され、マイナス入力端子に基準となる入力基準電圧Ｖｓｔが入力されるコンパレータ２０を有する。コンパレータ２０は、電圧Ｖｉｎ２１が入力基準電圧Ｖｓｔより小さければロウ（Ｌ）信号を出力し、電圧Ｖｉｎ２１が入力基準電圧Ｖｓｔ以上であればハイ（Ｈ）信号を出力する。入力電圧検出回路２１の出力するロウ（Ｌ）信号は、発光ダイオード５を消光させるための消光信号であり、ハイ（Ｈ）信号は発光ダイオード５を発光させるための発光信号である。コンパレータ２０の出力端子は、起動／停止回路１２に接続される。
【００５６】
起動／停止回路１２は、レギュレータ１１から起動信号（ハイ信号）又は停止信号（ロウ信号）を入力され、入力電圧検出回路２１から発光信号（ハイ信号）又は消光信号（ロウ信号）を入力される。起動／停止回路１２は、起動信号を入力されている間、発光信号又は消光信号を出力し、停止信号を入力されている間は、停止信号を出力する。言い換えると、起動／停止回路１２は、レギュレータ１１と入力電圧検出回路２１とから共にハイ信号を入力された場合にのみ、発光信号であるハイ（Ｈ）信号を出力する。起動／停止信号１２は、レギュレータ１１と入力電圧検出回路２１の少なくともいずれかからロウ信号を入力されれば、消光信号又は停止信号であるロウ信号を出力する。起動／停止回路１２の出力する信号は、ＡＮＤ回路１３に入力される。
【００５７】
ドレイン電流検出回路１８は、入力端子ＶＪに接続されたプラス入力端子に低電位側電圧ＶＪを入力され、マイナス入力端子に基準となる検出基準電圧Ｖｓｎを入力される、コンパレータである。ドレイン電流検出回路１８は、低電位側電圧ＶＪが検出基準電圧Ｖｓｎより小さければロウ（Ｌ）信号を出力し、低電位側電圧ＶＪが検出基準電圧Ｖｓｎ以上であればハイ（Ｈ）信号を出力する。ドレイン電流検出回路１８の出力端子は、ＡＮＤ回路１７の一方の入力端子に接続される。
【００５８】
ＡＮＤ回路１７の他方の入力端子にはオン時ブランキングパルス発生器１４の出力端子が接続される。ＡＮＤ回路１７は、入力された信号がいずれもハイ（Ｈ）の場合にのみ、ハイ（Ｈ）信号を出力し、それ以外のときはロウ（Ｌ）信号を出力する。ＡＮＤ回路１７の出力は、ＯＲ回路１６に入力される。
【００５９】
発振器１９は、マックスデューティ信号ＭＸＤＴＹとクロック信号ＣＬＫとを出力する。ＯＲ回路１６はＡＮＤ回路１７の出力信号と発振器１９のマックスデューティ信号ＭＸＤＴＹの反転信号とを入力される。ＯＲ回路１６の出力端子は、ＲＳフリップフロップ回路１５のリセット信号端子Ｒに接続される。ＲＳフリップフロップ回路１５のセット信号端子Ｓには、発振器１９のクロック信号ＣＬＫが入力される。
【００６０】
ＡＮＤ回路１３の入力端子は、起動／停止回路１２と、発振器１９のマックスデューティ信号ＭＸＤＴＹの出力端子と、ＲＳフリップフロップ回路１５の出力端子Ｑに接続される。ＡＮＤ回路１３は、入力された信号が全てハイ（Ｈ）の場合にのみハイ（Ｈ）信号を出力し、入力された信号の少なくとも１つがロウ（Ｌ）であればロウ（Ｌ）信号を出力する。ＡＮＤ回路１３の出力端子は、出力端子ＧＡＴＥとオン時ブランキングパルス発生器１４に接続される。
【００６１】
オン時ブランキングパルス発生器１４は、ＡＮＤ回路１３とスイッチング素子１０の制御端子との接続点に接続される。オン時ブランキングパルス発生器１４は、ＡＮＤ回路１３の出力信号を入力し、スイッチング素子１０がオフからオンに切り替わってからある一定の時間（例えば数百ｎｓｅｃ）ロウ（Ｌ）信号を出力する。オン時ブランキングパルス発生器１６は、それ以外ではハイ（Ｈ）信号を出力する。このオン時ブランキングパルス発生器１４の出力信号とドレイン電流検出回路１８の出力信号をＡＮＤ回路１７に入力することで、スイッチング素子１０のオフ状態からオン状態になるときに発生するリンギングによるスイッチング素子１０のオンオフ制御の誤動作を防ぐ。
【００６２】
上記のように構成された本実施形態の発光ダイオード駆動装置の動作を図２及び図３を用いて説明する。図２は本発明の第１の実施形態の発光ダイオード駆動装置における、整流回路２が出力した全波整流電圧Ｖｉｎの波形と、発光ダイオード５に流れる電流ＩＬの波形と、基準電圧Ｖｃｃの波形を示した図である。図２の横軸は、時間ｔである。図３は、接合型ＦＥＴ９の高電位側電圧ＶＤと低電位側電圧ＶＪの関係を示す図である。
【００６３】
整流回路２が出力した全波整流電圧Ｖｉｎは、図２のように交流電圧を全波整流した波形となる。全波整流電圧Ｖｉｎは、チョークコイル３と発光ダイオード５を介して接合型ＦＥＴ９の高電位側に印加され、接合型ＦＥＴ９の高電位側電圧ＶＤは徐々に上昇する。図３の領域Ａで示すように、接合型ＦＥＴ９の低電位側電圧ＶＪは、高電位側電圧ＶＤの上昇とともに上昇する。
【００６４】
低電位側電圧ＶＪが上昇すると、図２に示すように、レギュレータ１１により、基準電圧Ｖｃｃは上昇する。基準電圧Ｖｃｃが起動電圧Ｖｃｃ０に達するまでの停止期間Ｔ３の間、レギュレータ１１は停止信号であるロウ信号を起動／停止回路１２に出力しているため、スイッチング素子１０のオン／オフの制御は行われない。
【００６５】
図３で示される高電位側電圧ＶＤが電圧値ＶＤＳＴＡＲＴに達した時、低電位側電圧ＶＪが起動電圧Ｖｃｃ０に達する。すると、レギュレータ１１は、電圧値Ｖｃｃ０の基準電圧Ｖｃｃを出力する。図２の起動期間Ｔ４で示されるように、レギュレータ１１は、低電位側電圧ＶＪが起動電圧Ｖｃｃ０以上になっても、出力する基準電圧Ｖｃｃが常に一定の電圧Ｖｃｃ０となるように制御する。
【００６６】
なお、図３の領域Ｂに示されるように、高電位側電圧ＶＤが上昇して所定値ＶＤＰ以上になると（ＶＤ≧ＶＤＰ）、ピンチオフにより、低電位側電圧は所定値ＶＪＰとなる（ＶＪ＝ＶＪＰ）。
【００６７】
基準電圧Ｖｃｃが起動電圧Ｖｃｃ０になると、制御回路ブロック８の内部回路は動作を開始する。発振器１９はマックスデューティ信号ＭＸＤＴＹとクロック信号ＣＬＫの出力を開始する。レギュレータ１１は起動信号であるハイ信号を起動／停止回路１２に出力する。これにより、スイッチング素子１０の制御が開始される。すなわち、起動／停止回路１２は、入力電圧検出回路２１から出力される発光信号又は消光信号に基づいて、発光ダイオード５の発光期間Ｔ１又は消光期間Ｔ２を制御する。
【００６８】
入力電圧検出回路２１のコンパレータ２０は、抵抗２２、２３で分圧された電圧Ｖｉｎ２１が入力基準電圧Ｖｓｔに達すると、起動／停止回路１２に発光信号としてハイ（Ｈ）信号を出力する（発光期間Ｔ１）。このハイ（Ｈ）信号を受けて、起動／停止回路１２は発光信号であるハイ（Ｈ）信号を出力する。
【００６９】
第１の実施形態において、低電位側電圧ＶＪが電圧Ｖｃｃ０に達する時の電圧Ｖｉｎの電圧値（Ｖｉｎ２）よりも抵抗２２、２３で分圧された電圧Ｖｉｎ２１が入力基準電圧Ｖｓｔに達する時の電圧Ｖｉｎの電圧値（Ｖｉｎ１）のほうが高くなるように設定する。
【００７０】
入力電圧検出回路２１のコンパレータ２０は、抵抗２２、２３で分圧された電圧Ｖｉｎ２１が入力基準電圧Ｖｓｔを下回ると、起動／停止回路１２に消光信号であるロウ（Ｌ）信号を出力する（消光期間Ｔ２）。このロウ（Ｌ）信号を受けて、起動／停止回路１２は消光信号であるロウ信号（Ｌ）を出力する。これにより、スイッチング素子１０の制御は停止される。つまりスイッチング素子１０はオフ状態に保たれ、発光ダイオード５は消光する。
【００７１】
すなわち、電圧Ｖｉｎ２１が入力基準電圧Ｖｓｔ以上の発光期間Ｔ１に、スイッチング素子１０の断続的なオン／オフ制御が実行されて発光ダイオード５は発光し、電圧Ｖｉｎ２１が入力基準電圧Ｖｓｔ以下の消光期間Ｔ２はスイッチング素子１０のオン／オフ制御が停止されて、発光ダイオード５は消光する。定電流ＩＬは発光期間Ｔ１に発光ダイオード５に流れ、消光期間Ｔ２には流れない。
【００７２】
図１及び図４を用いて本発明の第１の実施形態の発光ダイオード駆動装置のオン／オフ制御による定電流出力動作について説明する。図４は、図２の発光期間Ｔ１における動作波形図である。図４の横軸は時間ｔを示す。図２の発光期間Ｔ１の間、起動／停止回路１２から発光信号であるハイ信号を入力されるＡＮＤ回路１３には、マックスデューティ信号ＭＸＤＴＹと、ＲＳフリップフロップ１５の出力信号に基づいて、ハイレベル又はロウレベルの制御信号を出力端子ＧＡＴＥに出力する。
【００７３】
スイッチング素子１０の発振周波数、及びＭＡＸオンデューティーは、それぞれ発振器１９のクロック信号ＣＬＫ、及びマックスデューティ信号ＭＸＤＴＹにより規定される。スイッチング素子１０に流れる電流ＩＤは、スイッチング素子１０のオン電圧（つまり、スイッチング素子１０のオン時の低電位側電圧ＶＪ）をドレイン電流検出回路１８の検出基準電圧Ｖｓｎと比較することにより、検出される。
【００７４】
スイッチング素子１０のオン時の低電位側電圧ＶＪが検出基準電圧Ｖｓｎの電圧値に達すると、ドレイン電流検出回路１８はハイ（Ｈ）レベルの信号を出力する。このハイ（Ｈ）レベルの信号を入力したＯＲ回路１６はハイ（Ｈ）レベルの信号を出力し、ＲＳフリップフロップ１５のリセット信号端子Ｒにハイ（Ｈ）レベルの信号が入力される。ＲＳフリップフロップ１５はリセットされて、ＡＮＤ回路１３にロウ（Ｌ）レベルの信号を出力する。ＡＮＤ回路１３がロウ（Ｌ）レベルの信号を出力することにより、スイッチング素子１０はオフ状態になる。
【００７５】
次の発振器１９のクロック信号ＣＬＫがＲＳフリップフロップ１５のセット信号端子Ｓに入力されると、スイッチング素子１０はオン状態になる。
【００７６】
即ち、スイッチング素子１０のオンデューティーは、発振器１９のＭＡＸ  ＤＵＴＹ信号の反転信号とこのドレイン電流検出回路１８の出力信号が入力されたＯＲ回路１６の出力信号により規定される。
【００７７】
以上のように、制御回路ブロック８によるスイッチング素子１０の断続的なオンオフ制御が図２の発光期間Ｔ１になされると、スイッチング素子１０に流れる電流ＩＤは図４に示すようになる。スイッチング素子１０がオン状態のとき、ＩＤ＝ＩＤＰをピークとする電流が、チョークコイル３→発光ダイオード５→スイッチング素子１０の向きに流れる。スイッチング素子１０がオフ状態のとき、電流はチョークコイル３→発光ダイオード５→ダイオード４の閉ループを流れる。そのため、チョークコイル３に流れる電流（即ち、発光ダイオード５に流れる電流）は図４のＩＬに示すような波形となり、発光ダイオード５に流れる電流の平均電流は図４中のＩＬ０となる。
【００７８】
一般的に白色発光ダイオードは、駆動電流によって青色を発光する青色発光ダイオードと、青色を黄色に変換するＹＡＧ系の蛍光体とから構成され、青色発光ダイオードの青色で蛍光体が蛍光発光することにより白色光を射出する。このような白色発光ダイオードにおいて、白色発光ダイオードに流れる順方向電流値と、白色発光ダイオードの色度及び光度に関して相関がある。すなわち順方向電流値が増えると相対光度が上がるだけでなく、色度が変化してしまう。そこで、色度を一定にして光度を調整するためには発光ダイオードの順方向電流値を一定にすることと、一定期間中に電流が流れる期間を調整することが必要である。
【００７９】
本実施形態の発光ダイオード駆動装置を使用すれば、発光ダイオード５に流れる電流ＩＬの順方向電流値は、ドレイン電流検出回路１８の検出基準電圧Ｖｓｎを変えることで簡単に調整できる。本実施形態の発光ダイオード駆動装置を使用すれば、発光ダイオード５に流れる平均電流ＩＬ０の順方向電流値を一定にすることができる。
【００８０】
発光ダイオードに電流が流れる発光期間Ｔ１は、入力基準電圧Ｖｓｔを変更することにより、簡単に調整できる。交流電源１に商用電源を使用した場合、倍周期中（１００Ｈｚ／１２０Ｈｚ）で発光期間Ｔ１と消光期間Ｔ２を簡単に調整でき、簡単に白色発光ダイオードの色度と光度を調整できる。
【００８１】
さらに、本実施形態の発光ダイオード駆動装置を使用した場合、以下の効果がある。本発明の第１の実施形態の発光ダイオード駆動装置は、電力供給のための抵抗が不要なため、起動時の電力損失がない。一般的に、発光ダイオード駆動用半導体回路に対する電力供給は、入力電圧（高電圧）から直流的に抵抗を介して行われる。この電力供給は起動・停止のみならず、通常動作中も同じように行われるため、抵抗での電力損失が発生する。しかし、本実施形態の構成によれば、このような抵抗は不要である。
【００８２】
スイッチング素子１０に流れる電流は、スイッチング素子１０のオン電圧をドレイン電流検出回路１８により検出するため、従来のような電流検出用の検出抵抗が不要となり、検出抵抗による電力損失が発生しない。
【００８３】
また、接合型ＦＥＴ９を使用することにより、入力電源として低電圧から高電圧の電圧を入力できる。部品点数が少なく、小型で安定した発光輝度を得ることができる発光ダイオード駆動装置を実現できる。
【００８４】
なお、図１において、スイッチング素子ブロック７と制御回路ブロック８を同一基板上に形成した発光ダイオード駆動用半導体回路６とすることで、発光ダイオード駆動装置の更なる小型化が実現できる。これは、以降に示す実施形態においても同様である。
【００８５】
また、図１において、交流電圧を整流する手段として全波整流回路２を使用したが、半波整流回路を使用しても同様の効果が得られるのは明白である。これは、以降に示す実施形態においても同様である。
【００８６】
なお、図１中では図示を省略したが、スイッチング素子ブロック７の高電位側と低電位側、例えば高電位側端子ＤＲＮと低電位側端子ＧＮＤ−ＳＲＣＥに並列接続されたツェナーダイオードなどのクランプ回路を接続してもよい。制御回路ブロック８によるスイッチング素子１０の断続的なオンオフ制御において、スイッチング素子１０がオン状態からオフ状態へ移行するときに、スイッチング素子ブロック７の高電位側電圧ＶＤが、配線容量や配線インダクタンスで生ずるリンギングによりスイッチング素子１０の耐圧を超える電圧となり、スイッチング素子１０が破壊されるおそれがある。このような場合に、スイッチング素子１０の耐圧よりも低いクランプ電圧を有するクランプ回路をスイッチング素子ブロック７と並列に接続することで、スイッチング素子ブロック７の高電位側端子ＤＲＮの電圧ＶＤをこのクランプ電圧でクランプし、スイッチング素子１０の破壊を防ぐことが可能になる。これにより、更に安全性の高い発光ダイオード駆動装置を実現できる。以下の実施形態においても同様に、クランプ回路を追加することで同様の効果を得ることができる。
【００８７】
なお、スイッチング素子１０がオフ状態からオン状態に移行する過渡状態において、ダイオード４の逆回復時間（Ｔｒｒ）が遅いと電力損失が大きくなるため、本発明の第１の実施形態のダイオード４の逆回復時間（Ｔｒｒ）は１００ｎｓｅｃ以下である。
【００８８】
《第２の実施形態》
図５を用いて本発明の第２の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置について説明する。図５は本発明の第２の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を示す図である。図５に示す本発明の第２の実施形態は、スイッチング素子ブロック７の接合型ＦＥＴ９の接続と、スイッチング素子２５（第２のスイッチング素子）と抵抗２６を追加した構成であることが、図１に示す第１の実施形態と異なり、それ以外の構成については図１と同じである。
【００８９】
第２の実施形態の接合型ＦＥＴ９は、高電位側を高電位側端子ＤＲＮとスイッチング素子１０との接続点に接続され、低電位側を制御回路ブロック８の入力端子ＶＪに接続される。この構成は、接合型ＦＥＴ９をスイッチング素子１０とは別のパッケージで構成する場合に適している。
【００９０】
第２の実施形態の発光ダイオード駆動用半導体回路６は、スイッチング素子１０と並列に、スイッチング素子１０に流れる電流よりも小さく且つ一定の電流比の電流が流れるスイッチング素子２５（Ｎ型ＭＯＳＦＥＴ）を接続する。スイッチング素子２５の高電位側はスイッチング素子１０の高電位側に接続される。スイッチング素子２５の制御端子は、スイッチング素子１０の制御端子と共通に制御回路ブロック８の出力端子ＧＡＴＥに接続される。スイッチング素子２５の低電位側は抵抗２６の一端に接続される。抵抗２６の他端はグランド端子ＧＮＤに接続される。第２の実施形態のドレイン電流検出回路１８は、スイッチング素子２５に流れる電流を抵抗２６の両端の電圧で検出して、検出基準電圧Ｖｓｎと比較する。
【００９１】
第１の実施形態のように、スイッチング素子１０のオン電圧を用いて電流ＩＤを検出する方法では、スイッチング素子１０がオフ状態からオン状態に移行してから一定の時間（一般的には数百ｎｓｅｃ）、電流ＩＤを正確に検出できない。これに対し第２の実施形態のように、（抵抗２６に流れた電流×抵抗値）で決まる電圧を検出基準電圧Ｖｓｎと比較すると、スイッチング素子１０がオフ状態からオン状態に移行した直後であっても正確に電流ＩＤを検出できる。また、抵抗により直接大電流を検出しないため、電力損失を低減したスイッチング素子１０の電流検出が可能となる。
【００９２】
《第３の実施形態》
図６及び図７を用いて、本発明の第３の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置について説明する。図６は本発明の第３の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を示す図である。図６に示す本発明の第３の実施形態は、スイッチング素子ブロック７の接合型ＦＥＴ９の接続と、ドレイン電流検出回路１８の検出基準電圧Ｖｓｎを決める端子ＳＮを外部端子とすることが図５に示す第２の実施形態と異なり、それ以外の回路構成は第２の実施形態と同じである。
【００９３】
本発明の第３の実施形態において、スイッチング素子ブロック７の接合型ＦＥＴ９の高電位側は整流電圧端子ＩＮに接続され、低電位側は制御回路ブロック８の入力端子ＶＪに接続される。
【００９４】
第１の実施形態の図１又は第２の実施形態の図５のように接合型ＦＥＴ９を接続すると、スイッチング素子１０の動作を停止させている間（オフ状態の間）における発光ダイオード駆動用半導体回路８への電力供給は、全波整流電圧Ｖｉｎ→コイル３→発光ダイオード５→高電位側端子ＤＲＮ→接合型ＦＥＴ９→レギュレータ１１→基準電圧端子ＶＣＣの経路となるために、発光ダイオード５は微弱な発光をしてしまう。
【００９５】
これに対し、第３の実施形態の発光ダイオード駆動装置においては、発光ダイオード駆動用半導体回路８への電力供給は、全波整流電圧Ｖｉｎ→整流電圧端子ＩＮ→接合型ＦＥＴ９→レギュレータ１１→基準電圧端子ＶＣＣの経路となる。この場合、発光ダイオード５を経由しないため、スイッチング素子１０の動作を停止させている間、発光ダイオード５は微弱な発光を行わないという効果が得られる。
【００９６】
図６に示す本発明の第３の実施形態の発光ダイオード駆動装置の起動・停止に関しては、基本的に本発明の第１の実施形態の発光ダイオード駆動装置と同じである。
【００９７】
第３の実施形態において、ドレイン電流検出回路１８の検出基準電圧Ｖｓｎは、外部検出端子ＳＮに入力される電圧により可変である。図７を用いて、本発明の第３の実施形態の発光ダイオード駆動装置の動作を説明する。例えば、図７に示すように外部検出端子ＳＮに入力する検出基準電圧Ｖｓｎを３段階で徐々に低下させた場合、ドレイン電流ＩＤの検出レベルも３段階で徐々に低下するため、スイッチング素子１０に流れる電流も３段階で徐々に低下する。これにより、スイッチング素子１０には、図７のＩＤで示すようにＰＷＭ制御された電流が流れ、チョークコイル３に流れる電流（即ち、発光ダイオード５に流れる電流）は図７で示すＩＬのようになる。発光ダイオード５の平均電流は、図７中のＩＬ０のようになる。即ち、外部検出端子ＳＮに入力される検出基準電圧Ｖｓｎにより、発光ダイオード５の平均電流が変化する。
【００９８】
なお、第３の実施形態においては、ドレイン電流検出回路１８の動作を検出基準電圧Ｖｓｎの変動に対して発光ダイオード５の平均電流が比例して変化するものとして説明したが、ドレイン電流検出回路１８の検出基準電圧Ｖｓｎの変動に対して発光ダイオード５の平均電流が反比例して変化するように動作させてもよい（以降の実施形態においても同様である）。
【００９９】
上記のような発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を使用した場合、本発明の第２の実施形態において示した効果に加えて以下の効果がある。スイッチング素子１０の動作を停止させている間（オフ状態の間）、発光ダイオード５が微弱な発光を行うことを防止できる。
【０１００】
ドレイン電流検出回路１８の検出基準電圧Ｖｓｎを決める端子を外部検出端子ＳＮとして出すことにより、外部より容易に発光ダイオードの順方向電流値を調整することができる。すなわち容易に白色発光ダイオードの色度を調整できる。
【０１０１】
《第４の実施形態》
図８を用いて本発明の第４の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置について説明する。図８は本発明の第４の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を示す図である。図８に示す本発明の第４の実施形態は、図６に示す本発明の第３の実施形態に対して、制御回路ブロック８の構成が以下のように異なる。
【０１０２】
第４の実施形態において、ドレイン電流検出回路１８は、スイッチング素子２５に流れる電流を抵抗２６の両端電圧で検出するが、ドレイン電流検出回路１８のマイナス入力端子に入力される電圧は検出基準電圧Ｖｓｎではなくて一定の電圧である。即ちスイッチング素子１０に流れる電流の最大値は、常に一定である。
【０１０３】
本実施形態の発振器３５は、のこぎり波信号ＳＡＴＴＨを出力する。コンパレータ３４は、のこぎり波信号ＳＡＴＴＨと外部検出端子ＳＮに入力された検出基準電圧Ｖｓｎとを比較する。コンパレータ３４の出力信号はＯＲ回路３７に入力される。このＯＲ回路３７には、コンパレータ３４の出力信号以外にＡＮＤ回路３６の出力信号が入力される。ＯＲ回路３７の出力信号は、ＲＳフリップフロップ回路１５のリセット信号端子Ｒに入力される。この構成により、外部検出端子ＳＮに入力する検出基準電圧Ｖｓｎにより、スイッチング素子１０のオンデューティーが変化する。即ちスイッチング素子１０は、ＰＷＭ制御されることになる。
【０１０４】
上記のような発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を使用した場合、図６に示す第３の実施形態と構成に違いはあるが、各端子の電流・電圧波形は図７となり、第３の実施形態と同じ効果が得られる。
【０１０５】
《第５の実施形態》
図９を用いて本発明の第５の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を説明する。図９は本発明の第５の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を示す図である。図９に示す本発明の第５の実施形態は、図６に示す本発明の第３の実施形態に対して、入力電圧検出回路２１の構成が以下のように異なる。発光ダイオード駆動用半導体回路６は外部入力端子ＳＴを有し、入力電圧検出回路２１のコンパレータ２０のマイナス入力端子に入力される入力基準電圧Ｖｓｔは、外部入力端子ＳＴから入力される。これにより、入力基準電圧Ｖｓｔを可変にできる。
【０１０６】
入力電圧検出回路２１の入力基準電圧Ｖｓｔを決める端子を外部入力端子ＳＴとして出すことにより、スイッチング素子１０のオンオフ制御を起動又は停止するための電圧を簡単に調整できる。そのため、交流電源１に商用電源を使用した場合、倍周期中（１００Ｈｚ／１２０Ｈｚ）で発光させる期間と消光させる期間を簡単に調整でき、白色発光ダイオードの色度と光度を簡単に調整できる発光ダイオード駆動装置を実現できる。
【０１０７】
《第６の実施形態》
図１０及び図１１を用いて本発明の第６の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置について説明する。図１０は本発明の第６の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を示す図である。図１０に示す本発明の第６の実施形態は、図９に示す本発明の第５の実施形態に対して、入力電圧検出回路２１の構成が以下のように異なる。
【０１０８】
第６の実施形態の入力電圧検出回路２１は、整流電圧端子ＩＮと制御回路ブロックのグランド端子ＧＮＤ間に直列に接続された２つの抵抗２２、２３と、抵抗２２と抵抗２３によって分圧された直流電圧Ｖｉｎ２１をマイナス入力端子に入力される第１のコンパレータ２９と、抵抗２２と抵抗２３によって分圧された直流電圧Ｖｉｎ２１をプラス入力端子に入力される第２のコンパレータ２８と、第１のコンパレータ２９及び第２のコンパレータ２８の出力端子と接続されるＮＯＲ回路２７とで構成される。ＮＯＲ回路２７の出力は、起動／停止回路１２に入力される。
【０１０９】
第１のコンパレータ２９のプラス入力端子は、発光ダイオード駆動用半導体装置６の外部端子であるロウ（Ｌ）レベル入力端子ＩＮＬ（第１の外部入力端子）に接続される。第２のコンパレータ２８のマイナス入力端子は、発光ダイオード駆動用半導体装置６の外部端子であるハイ（Ｈ）レベル入力端子ＩＮＨ（第２の外部入力端子）に接続される。ハイレベル入力端子ＩＮＨとロウレベル入力端子ＩＮＬには、端子ＶＤＤから入力された電圧が３つの直列接続された抵抗３０、３１、３２により分圧された消光電圧ＶＨ、発光電圧ＶＬがそれぞれ入力される。ここで、ＶＨ＞ＶＬである。
【０１１０】
本発明の第６の実施形態を表す発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置の動作について図１０、図１１を用いて説明する。図１１は、図１０の発光ダイオード駆動装置の各電圧波形を示す図である。２つの抵抗２２及び２３によって分圧された直流電圧Ｖｉｎ２１が発光電圧ＶＬに達すると、第１のコンパレータ２９はロウ（Ｌ）信号を出力する。分圧された直流電圧Ｖｉｎ２１は消光電圧ＶＨより低いので、第２のコンパレータ２８はロウ（Ｌ）信号を出力している。ＮＯＲ回路２７は、ロウ信号とロウ信号とを入力され、発光信号であるハイ（Ｈ）信号を出力する。ハイ信号を入力された起動／停止回路１２はＡＮＤ回路１３に発光信号であるハイ（Ｈ）信号を出力する。制御回路ブロック８によるスイッチング素子１０の断続的なオンオフ制御が開始され、発光ダイオード５は発光する（図１１の発光期間Ｔ１）。
【０１１１】
２つの抵抗２２及び２３によって分圧された直流電圧Ｖｉｎ２１が消光電圧ＶＨに達すると、第２のコンパレータ２８はハイ（Ｈ）信号を出力する。分圧された直流電圧Ｖｉｎ２１は発光電圧ＶＬより高いので、コンパレータ２９はロウ（Ｌ）を出力している。ＮＯＲ回路２７は、ハイ（Ｈ）信号とロウ（Ｌ）信号を入力され、消光信号であるロウ（Ｌ）信号を出力する。ロウ（Ｌ）信号を入力された起動／停止回路１２は、ＡＮＤ回路１３に消光信号であるロウ信号を出力する。制御回路ブロック８はスイッチング素子１０の制御を停止する、つまりスイッチング素子１０はオフ状態に保たれ、発光ダイオード５は消光する（図１１の消光期間Ｔ２）。
【０１１２】
すなわち図１１で示すように、第６の実施形態の発光ダイオード駆動装置は、分圧された直流電圧Ｖｉｎ２１が発光電圧ＶＬ以上であって且つ消光電圧ＶＨ以下の発光期間Ｔ１にスイッチング素子１０の断続的なオンオフ制御を行う。この発光期間Ｔ１に、発光ダイオード５は発光する。分圧された直流電圧Ｖｉｎ２１が消光電圧ＶＨより大きい又は発光電圧ＶＬより小さい消光期間Ｔ２においては、スイッチング素子１０の制御を停止してオフ状態を保持するため、発光ダイオードは消光する。
【０１１３】
なお、第６の実施形態においては、消光電圧ＶＨと発光電圧ＶＬの値は３つの直列接続された抵抗３０、３１、３２で分圧されることにより決定されるとしたが、これに限定されるものではない。ＶＨ＞ＶＬの関係があり、全波整流電圧Ｖｉｎの変化に対して、分圧された直流電圧Ｖｉｎ２１が発光電圧ＶＬよりも低い電圧から消光電圧ＶＨよりも高い電圧に変化する関係が達成できる信号であればよい。
【０１１４】
以上のような構成にすることにより、全波整流電圧Ｖｉｎの１周期中における発光電圧と消光電圧のレベルを個別に設定できるため、より複雑な光度調整が可能で電力変換効率が高い発光ダイオード駆動装置を実現できる。
【０１１５】
《第７の実施形態》
図１２及び図１３を用いて、本発明の第７の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置について説明する。図１２は、第７の実施形態における発光ダイオード駆動用半導体回路、および発光ダイオード駆動装置を示す。第７の実施形態における発光ダイオード駆動装置は、第６の実施形態と比較して、入力電圧検出回路２１の構成が以下のように異なる。
【０１１６】
本実施形態の入力電圧検出回路２１は、整流電圧端子ＩＮと制御回路ブロック８のグランド端子ＧＮＤとの間に直列に接続された３つの抵抗４０、４１、４２と、抵抗４０と抵抗４１の接続点から出力される第１の分圧電圧ＶＨ２１をプラス入力端子に入力し、入力基準電圧Ｖｓｔをマイナス入力端子に入力する第１のコンパレータ３８と、抵抗４１と抵抗４２の接続点から出力される第２の分圧電圧ＶＬ２１をマイナス入力端子に入力し、入力基準電圧Ｖｓｔをプラス入力端子に入力する第２のコンパレータ３９と、第１のコンパレータ３８および第２のコンパレータ３９の出力端子に入力端子を接続されるＡＮＤ回路４７とで構成される。ＡＮＤ回路４７の出力端子は起動／停止回路１２に接続される。ここで、第１の分圧電圧ＶＨ２１と第２の分圧電圧ＶＬ２１は、整流回路２から出力された全波整流電圧Ｖｉｎを３つの抵抗４０、４１、４２により分圧された電圧であり、第１の分圧電圧ＶＨ２１と第２の分圧電圧ＶＬ２１には、常にＶＨ２１＞ＶＬ２１の関係がある。
【０１１７】
次に、本実施形態の発光ダイオード駆動装置の動作について、図１２及び図１３を用いて説明する。図１３は、発光ダイオード５に流れる電流ＩＬと第１の分圧電圧ＶＨ２１、第２の分圧電圧ＶＬ２１の波形を示す図であり、横軸は時間ｔである。
【０１１８】
第１の分圧電圧ＶＨ２１が入力基準電圧Ｖｓｔに達するまで、第１のコンパレータ３８は信号レベルがロウレベルの信号を出力する。一方、第２の分圧電圧ＶＬ２１は入力基準電圧Ｖｓｔよりも低いため、第２のコンパレータ３９は信号レベルがハイレベルの信号を出力する。よって、第１の分圧電圧ＶＨ２１が基準電圧Ｖｓｔに達するまでは、２つのコンパレータ３８、３９の出力信号が入力されるＡＮＤ回路４７の出力信号はロウレベルとなり、起動／停止回路１２はＡＮＤ回路１３に消光信号であるロウ信号を出力する。制御回路ブロック８はスイッチング素子１０の制御を停止する（消光期間Ｔ２Ａ）。
【０１１９】
全波整流電圧Ｖｉｎが上昇し、第１の分圧電圧ＶＨ２１が入力基準電圧Ｖｓｔに達すると、第１のコンパレータ３８は信号レベルがハイレベルの信号を出力する。一方、第２の分圧電圧ＶＬ２１は入力基準電圧Ｖｓｔよりも低いため、第２のコンパレータ３９は信号レベルがハイレベルの信号を出力する。よって、第１の分圧電圧ＶＨ２１が基準電圧Ｖｓｔに達すると、２つのコンパレータ３８、３９の出力信号が入力されるＡＮＤ回路４７の出力信号はハイレベルとなり、起動／停止回路１２はＡＮＤ回路１３に発光信号であるハイ信号を出力する。制御回路ブロック８によるスイッチング素子１０の断続的なオンオフ制御が開始され、発光ダイオードは発光する（発光期間Ｔ１）。
【０１２０】
さらに全波整流電圧Ｖｉｎが上昇し、第２の分圧電圧ＶＬ２１が入力基準電圧Ｖｓｔに達すると、第２のコンパレータ３９は信号レベルがロウレベルの信号を出力する。一方、第１の分圧電圧ＶＨ２１は入力基準電圧Ｖｓｔよりも高いため、第１のコンパレータ３８は信号レベルがハイレベルの信号を出力し続ける。よって、第２の分圧電圧ＶＬ２１が基準電圧Ｖｓｔに達すると、２つのコンパレータ３８、３９の出力信号が入力されるＡＮＤ回路４７の出力信号はロウレベルとなり、起動／停止回路１２はＡＮＤ回路１３に消光信号であるロウ信号を出力する。制御回路ブロック８はスイッチング素子１０の制御を停止する（消光期間Ｔ２Ｂ）。
【０１２１】
その後、全波整流電圧Ｖｉｎが下降すると、再び第２の分圧電圧ＶＬ２１は入力基準電圧Ｖｓｔを下回り、スイッチング素子１０は発振状態となる（発光期間Ｔ１）。
【０１２２】
そして、第１の分圧電圧ＶＨ２１が入力基準電圧Ｖｓｔを下回ると、スイッチング素子１０は発振停止状態となる（消光期間Ｔ２Ａ）。
【０１２３】
すなわち、図１３に示すように、第１の分圧電圧ＶＨ２１が入力基準電圧Ｖｓｔよりも小さい期間Ｔ２Ａは、制御回路ブロック８はスイッチング素子１０のオン・オフ制御を停止してスイッチング素子１０のオフ状態を保持するため、発光ダイオード５は消光する。一方、第１の分圧電圧ＶＨ２１が入力基準電圧Ｖｓｔよりも高く、かつ、第２の電圧ＶＬ２１が入力基準電圧Ｖｓｔよりも低い期間Ｔ１は、制御回路ブロック８によるスイッチング素子１０のオン・オフ制御が可能な状態となり、発光ダイオードは発光する。さらに、第２の分圧電圧ＶＬ２１が入力基準電圧Ｖｓｔよりも高い期間Ｔ２Ｂは、制御回路ブロック８はスイッチング素子１０のオン・オフ制御を停止してオフ状態を保持するため、発光ダイオード５は消光する。
【０１２４】
以上のような構成にすることにより、全波整流電圧Ｖｉｎの変化に対して、スイッチング素子１０のオン・オフ制御が可能となる電圧レベルの上限値と下限値を設定できる。入力電圧検出回路２１は異常な高電圧が印加されたときの保護回路となり、本実施形態は、より安全な発光ダイオード駆動装置を実現することができる。
【０１２５】
なお、本実施形態では、３つの直列接続された抵抗４０、４１、４２を用いて２つの分圧電圧を生成したが、これに限らず、全波整流電圧Ｖｉｎの変化に対して、スイッチング素子１０のオン・オフ制御が可能となる電圧レベルの上限値と下限値を規定できるような構成とすればよい。
【０１２６】
なお、入力電圧検出回路２１の抵抗４０の一端を整流電圧端子ＩＮに接続することに代えて、入力端子ＶＪに接続しても良い。
【０１２７】
《第８の実施形態》
図１４を用いて、本発明の第８の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置について説明する。図１４は、第８の実施形態における発光ダイオード駆動用半導体回路、および発光ダイオード駆動装置を示す。
【０１２８】
本実施形態における発光ダイオード駆動装置は、第７の実施の形態に対して、接合型ＦＥＴ９の接続と、整流電圧端子ＩＮと整流回路２との間に抵抗４３を追加した構成である点が異なる。それ以外の構成については、本実施形態は、第７の実施形態と同様である。
【０１２９】
接合型ＦＥＴ９の高電位側端子は、整流電圧端子ＩＮとは別に設けられた整流電圧端子ＪＦＥＴに接続される。また、抵抗４３は、一端を整流回路２とチョークコイル３との間に接続され、他端を入力電圧検出回路２１の抵抗４０の高電位側が接続される整流電圧端子ＩＮに接続される。
【０１３０】
以上のような構成にすると、抵抗４３の抵抗値を変更することにより、全波整流電圧Ｖｉｎの変化に対して、スイッチング素子１０のオン・オフ制御が可能となる電圧レベルの上限値と下限値を任意に設定できる。これにより、より安全で、複雑な光度調整が可能な発光ダイオード駆動装置を実現できる。また抵抗４３に高抵抗を使用することにより、抵抗４０、４１，４２で発生する電力損失を少なくすることができる。
【０１３１】
《第９の実施形態》
図１５を用いて本発明の第９の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置について説明する。図１５は本発明の第９の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を示す図である。図１５に示す本発明の第９の実施形態は、入力電圧検出回路２１の直列接続抵抗２２、２３の高電位側が、制御回路ブロック８の入力端子ＶＪを介して接合型ＦＥＴ９の低電位側に接続されていることが、図６に示す本発明の第３の実施形態と異なる。第９の実施形態において、それ以外の構成については第３の実施形態と同様である。
【０１３２】
スイッチング素子ブロック７の接合型ＦＥＴ９の高電位側は、整流電圧端子ＩＮに接続される。抵抗２２の一端が入力端子ＶＪに接続されて、低電位側電圧ＶＪは抵抗２２及び抵抗２３により分圧される。コンパレータ２０は、分圧された低電位側電圧ＶＪ２１を入力基準電圧Ｖｓｔと比較する。
【０１３３】
以上のような構成にすることにより、第９の実施形態においては、全波整流電圧Ｖｉｎを直接抵抗分割する必要がなく、接合型ＦＥＴ９の低電位側電圧ＶＪを抵抗分割するため、抵抗２２、２３で発生する電力損失を少なくすることができる。
【０１３４】
《第１０の実施形態》
図１６を用いて本発明の第１０の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を説明する。図１６は本発明の第１０の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を示す図である。図１６に示す本発明の第１０の実施形態は、入力電圧検出回路２１の直列接続抵抗２２、２３の高電位側が、制御回路ブロック８の入力端子ＶＪを介して接合型ＦＥＴ９の低電位側に接続されていることが図９に示す本発明の第５の実施形態と異なる。第１０の実施形態において、それ以外の構成は第５の実施形態と同様である。
【０１３５】
スイッチング素子ブロック７の接合型ＦＥＴ９の高電位側は、整流電圧端子ＩＮに接続される。抵抗２２の一端が入力端子ＶＪに接続されて、低電位側電圧ＶＪは抵抗２２及び抵抗２３により分圧される。コンパレータ２０は、分圧された低電位側電圧ＶＪ２１を入力基準電圧Ｖｓｔと比較する。
【０１３６】
第１０の実施形態で得られる効果は第９の実施形態と同様であり、抵抗２２、２３で発生する電力損失を少なくすることができる。
【０１３７】
《第１１の実施形態》
図１７を用いて本発明の第１１の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を説明する。図１７は本発明の第１１の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を示す図である。図１７に示す本発明の第１１の実施形態は、入力電圧検出回路２１の直列接続抵抗２２、２３の高電位側が、制御回路ブロック８の入力端子ＶＪを介して接合型ＦＥＴ９の低電位側に接続されていることが図１０に示す本発明の第６の実施形態と異なる。第１１の実施形態において、それ以外の構成については第６の実施形態と同様である。
【０１３８】
スイッチング素子ブロック７の接合型ＦＥＴ９の高電位側は、整流電圧端子ＩＮに接続される。抵抗２２の一端が入力端子ＶＪに接続されて、低電位側電圧ＶＪは抵抗２２及び抵抗２３により分圧される。第１のコンパレータ２９は、分圧された低電位側電圧ＶＪ２１を発光電圧ＶＬと比較する。第２のコンパレータ２８は、分圧された低電位側電圧ＶＪ２１を消光電圧ＶＨと比較する。
【０１３９】
第１１の実施形態で得られる効果は第９の実施形態と同様であり、抵抗２２、２３で発生する電力損失を少なくすることができる。
【０１４０】
《第１２の実施形態》
図１８を用いて本発明の第１２の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を説明する。図１８は本発明の第１２の実施形態の発光ダイオード駆動用半導体回路、及び発光ダイオード駆動装置を示す図である。図１８に示す本発明の第１２の実施形態は、外部検出端子ＳＮとドレイン電流検出回路１８との間にソフトスタート回路３３を備えていることが、図１７に示す本発明の第１１の実施形態と異なり、それ以外の構成については第１１の実施形態と同様である。
【０１４１】
ソフトスタート回路３３は、起動／停止回路１２とも接続される。ソフトスタート回路３３は起動／停止回路１２から発光信号であるハイ（Ｈ）信号を入力されると、検出基準電圧Ｖｓｎを一定値に至るまで徐々に増加するように出力する。以上のような構成にすることにより、起動時に発生する突入電流を防止できる。検出基準電圧Ｖｓｎを徐々に増加させることにより、発光ダイオード５に流れる電流ＩＬの順方向電流値を徐々に高くすることができる。これにより、発光ダイオードの光度を徐々に上げることができる。
【産業上の利用可能性】
【０１４２】
本発明は、発光ダイオードを使用した装置・機器全般に利用可能であり、特に、ＬＥＤ照明機器として有用である。
【図面の簡単な説明】
【０１４３】
【図１】本発明の第１の実施形態の発光ダイオード駆動装置を示す回路図
【図２】図１の発光ダイオード駆動装置の各電圧波形を示す図
【図３】接合型ＦＥＴの動作を説明するための図
【図４】図１の発光ダイオード駆動装置の定電流出力動作を示す図
【図５】本発明の第２の実施形態の発光ダイオード駆動装置を示す回路図
【図６】本発明の第３の実施形態の発光ダイオード駆動装置を示す回路図
【図７】図６の発光ダイオード駆動装置の定電流出力動作を示す図
【図８】本発明の第４の実施形態の発光ダイオード駆動装置を示す回路図
【図９】本発明の第５の実施形態の発光ダイオード駆動装置を示す回路図
【図１０】本発明の第６の実施形態の発光ダイオード駆動装置を示す回路図
【図１１】図１０の発光ダイオード駆動装置の各電圧波形を示す図
【図１２】本発明の第７の実施形態の発光ダイオード駆動装置を示す回路図
【図１３】図１２の発光ダイオード駆動装置の入力電圧検出回路の電圧波形を示す図
【図１４】本発明の第８の実施形態の発光ダイオード駆動装置を示す回路図
【図１５】本発明の第９の実施形態の発光ダイオード駆動装置を示す回路図
【図１６】本発明の第１０の実施形態の発光ダイオード駆動装置を示す回路図
【図１７】本発明の第１１の実施形態の発光ダイオード駆動装置を示す回路図
【図１８】本発明の第１２の実施形態の発光ダイオード駆動装置を示す回路図
【図１９】従来技術による発光ダイオード駆動装置の概略の構成を示す図
【符号の説明】
【０１４４】
１      交流電源
２      整流回路
３      チョークコイル
４      ダイオード
５      発光ダイオード
６      発光ダイオード駆動用半導体回路
７      スイッチング素子ブロック
８      制御回路ブロック
９      接合型ＦＥＴ
１０    スイッチング素子
１１    レギュレータ
１２    起動／停止回路
１３、１７、３６、４７    ＡＮＤ回路
１４    オン時ブランキングパルス発生器
１５    ＲＳフリップフロップ回路
１６、３７    ＯＲ回路
１８    ドレイン電流検出回路
１９、３５    発振器
２０、２８、２９、３４、３８、３９    コンパレータ
２１    入力電圧検出回路
２２、２３、２６、３０、３１、３２、４０、４１、４２、４３    抵抗
２４    コンデンサ
２５    スイッチング素子
２７    ＮＯＲ回路
３３    ソフトスタート回路
ＩＮ    整流電圧端子
ＤＲＮ  高電位側端子
ＶＪ        入力端子
ＧＡＴＥ    出力端子
ＶＣＣ      基準電圧端子
ＧＮＤ      グランド端子
ＧＮＤ−ＳＲＣＥ    低電位側端子
ＳＮ    外部検出端子
ＳＴ    外部入力端子
ＩＮＨ  ハイレベル入力端子
ＩＮＬ  ロウレベル入力端子
【図１】
0004832313.tif 000002
【図２】
0004832313.tif 000003
【図３】
0004832313.tif 000004
【図４】
0004832313.tif 000005
【図５】
0004832313.tif 000006
【図６】
0004832313.tif 000007
【図７】
0004832313.tif 000008
【図８】
0004832313.tif 000009
【図９】
0004832313.tif 000010
【図１０】
0004832313.tif 000011
【図１１】
0004832313.tif 000012
【図１２】
0004832313.tif 000013
【図１３】
0004832313.tif 000014
【図１４】
0004832313.tif 000015
【図１５】
0004832313.tif 000016
【図１６】
0004832313.tif 000017
【図１７】
0004832313.tif 000018
【図１８】
0004832313.tif 000019
【図１９】
0004832313.tif 000020