(57)【特許請求の範囲】
【請求項１】
DQPSK信号を復調させる平面光波回路型の遅延復調デバイスであって、
前記DQPSK信号が入力される光入力導波路と、
前記光入力導波路を分岐するＹ分岐導波路と、
前記Ｙ分岐導波路で分岐された２つの導波路の一方に接続された入力側カプラ、光出力導波路に接続された出力側カプラ、および該両カプラ間に接続された長さの異なる２つのアーム導波路を有する第１のマッハツェンダー干渉計と、
前記Ｙ分岐導波路で分岐された２つの導波路の他方に接続された入力側カプラ、光出力導波路に接続された出力側カプラ、および該両カプラ間に接続された長さの異なる２つのアーム導波路を有する第２のマッハツェンダー干渉計と、を備え、
前記第１のマッハツェンダー干渉計の前記２つのアーム導波路と前記第２のマッハツェンダー干渉計の前記２つのアーム導波路のそれぞれが、自己以外の前記マッハツェンダー干渉計の前記２つの各導波路のそれぞれと平面光波回路基板の左右で１回ずつ交差することにより合計４回交差するように同じ領域内に形成され、かつ、前記第１のマッハツェンダー干渉計と前記第２のマッハツェンダー干渉計は前記平面光波回路基板上に左右対称に形成されていることを特徴とする遅延復調デバイス。
【請求項２】
前記第１のマッハツェンダー干渉計の２つのアーム導波路の中央部と、前記第２のマッハツェンダー干渉計の２つのアーム導波路の中央部とに１／２波長板が挿入されていることを特徴とする請求項１に記載の遅延復調デバイス。
【請求項３】
前記第１のマッハツェンダー干渉計の２つのアーム導波路の中央部は、互いに平行に延びかつ近接しており、かつ前記第２のマッハツェンダー干渉計の２つのアーム導波路の中央部は、互いに平行に延びかつ近接していることを特徴とする請求項２に記載の遅延復調デバイス。
【請求項４】
前記光入力導波路の端部、前記第１のマッハツェンダー干渉計の出力側カプラに接続された２つの前記光出力導波路の端部、および、前記第２のマッハツェンダー干渉計の出力側カプラに接続された２つの前記光出力導波路の端部は、平面光波回路チップの同じ端面に開口していることを特徴とする請求項１乃至３のいずれか一つに記載の遅延復調デバイス。
【請求項５】
前記平面光波回路チップは、略正方形の平面形状を有することを特徴とする請求項４に記載の遅延復調デバイス。
【請求項６】
前記第１および第２のマッハツェンダー干渉計各々の前記２つのアーム導波路の少なくとも一方の上には、ヒータがそれぞれ形成されていることを特徴とする請求項１乃至５のいずれか一つに記載の遅延復調デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ファイバ通信に用いる遅延復調デバイス、特に、高密度波長分割多重（DWDM:Dense Wavelength Division Multiplexing）伝送方式の光ファイバ通信においてDQPSK信号を復調させるPLC型のマッハツェンダー干渉計（MZI）を備えた遅延復調デバイスに関する。
【背景技術】
【０００２】
近年、ブロードバンドの急速な普及を背景に、光伝送システムの高速化（伝送速度40Gbpsへ）の検討が盛んに行われている。しかしながら、伝送速度を上げると、光信号1bitあたりの時間幅が減少し、光ファイバの特性の影響により、信号波形が劣化し、通信回線の品質の劣化を引き起こしてしまうという問題がある。40Gbps級の長距離伝送を行う際には、伝送経路の途中で、光信号を電気に信号に変換して、再び、光信号に変換しなおすといった中継器が必要であるため、既存のファイバ網を使用し、ネットワークを構築することを困難にさせている。
【０００３】
このため、現在では光信号の時間幅を拡大させることによって信号波形劣化を低減できる多値変調の差動直交位相変調(DQPSK：Differential Quadrature Phase Shift Keying)等の研究開発が行われている。
【０００４】
DQPSKは４つの情報を異なる4つの光位相差に対応させて伝送する、つまり、２ビットのデータから構成される各シンボルの値（0,1,2,3）の４つの情報を、隣接する２つのシンボルの値の変化に応じて搬送波の位相（θ，θ＋π／2，θ＋π，θ＋3π／2）を変化させてデータを伝送する変調方式である。このDQPSK方式を用いた40GbpsDQPSK通信方式では、従来の2値変調方式を用いた40Gbps伝送よりも4倍の距離を伝送できることになる。このDQPSKにより、既存のファイバ網を利用した大都市間のネットワークの構築が可能になると考えられる。
【０００５】
従来、このようなDQPSK信号或いはDPSK信号を受信装置において復調するための遅延復調デバイスとして、例えば、特許文献１に記載された光受信回路や特許文献２に記載された復調器が知られている。
【０００６】
特許文献１に記載された光受信回路は、１組の光パスの一方に１シンボル遅延素子を備えその１組の光パスを介して入力ＲＺ−ＤＰＳＫ信号、つまり、ＲＺ（Return to zero）変調されたＤＰＳＫ信号を伝搬する干渉計（マッハツェンダー干渉計）を備える。
【０００７】
また、特許文献２には、差動位相変調（DPSK）された光信号或いは差動四値位相変調(DQPSK)された光信号を、マイケルソン干渉計を用いて復調する復調器が開示されている。
【特許文献１】特開２００７−６０４４２号公報
【特許文献２】特開２００７−１５１０２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、伝送速度が40GbpsのDQPSK方式を用いた40GbpsDQPSK通信方式における遅延検波の際に、２つのマッハツェンダー干渉計（Mach-Zehnder interferometer：MZI）回路を有し、DQPSK信号を復調するPLC型の遅延回路（遅延復調デバイス）が使用されている。40GbpsDQPSK通信方式において、その遅延回路における偏波乖離量(Polarization Dependent frequency：PDf)の許容量は0.2GHz以下であると言われている。PDfを解消する手段として、MZI部に1/2波長板の挿入することも考えられるが、ただ挿入するだけでは、偏波乖離量（PDf）を0.2GHz以下に抑えるのは難しく歩留りが発生してしまう。そのため、偏波乖離量が小さい(<0.2GHz)復調用の遅延回路を安定して作製することは非常に困難であった。さらには、モジュールの小型化・低消費電力化が求められている。
【０００９】
本発明は、このような従来の問題点に着目してなされたもので、その目的は、チップの小型化と、偏波乖離量の低減とを図った遅延復調デバイスを提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、請求項１に記載の発明に係る遅延復調デバイスは、DQPSK信号を復調させる平面光波回路型の遅延復調デバイスであって、前記DQPSK信号が入力される光入力導波路と、前記光入力導波路を分岐するＹ分岐導波路と、前記Ｙ分岐導波路で分岐された２つの導波路の一方に接続された入力側カプラ、光出力導波路に接続された出力側カプラ、および該両カプラ間に接続された長さの異なる２つのアーム導波路を有する第１のマッハツェンダー干渉計と、前記Ｙ分岐導波路で分岐された２つの導波路の他方に接続された入力側カプラ、光出力導波路に接続された出力側カプラ、および該両カプラ間に接続された長さの異なる２つのアーム導波路を有する第２のマッハツェンダー干渉計と、を備え、前記第１のマッハツェンダー干渉計の前記２つのアーム導波路と前記第２のマッハツェンダー干渉計の前記２つのアーム導波路のそれぞれが、自己以外の前記マッハツェンダー干渉計の前記２つの各導波路のそれぞれと平面光波回路基板の左右で１回ずつ交差することにより合計４回交差するように同じ領域内に形成され、かつ、前記第１のマッハツェンダー干渉計と前記第２のマッハツェンダー干渉計は前記平面光波回路基板上に左右対称に形成されていることを特徴とする。
【００１１】
この構成によれば、平面光波回路全体がコンパクトになる。特に、第１のマッハツェンダー干渉計の２つのアーム導波路と第２のマッハツェンダー干渉計の２つのアーム導波路を含む部分の面積が小さくなり、チップ（PLCチップ）の小型化を実現できる。
【００１２】
チップの小型化を実現しているので、平面光波回路（PLC）面内の温度分布の均一性が良くなり、環境温度変動による中心波長のシフトを極めて小さくすることができる。また、チップの小型化を実現しているので、複屈折の原因となるチップ面内の応力分布が低減され、環境温度変動による中心波長のシフトを極めて小さくすることができる。これにより、環境温度変動に対する波長シフトがほとんど無く、初期の偏波乖離量Pdfを小さくした遅延復調デバイスが得られる。さらに、チップが小型化されることで、遅延復調デバイスを用いたモジュールの小型化や低消費電力化も期待できる。
【００１５】
請求項２に記載の発明に係る遅延復調デバイスは、前記第１のマッハツェンダー干渉計の２つのアーム導波路の中央部と、前記第２のマッハツェンダー干渉計の２つのアーム導波路の中央部とに1/2波長板が挿入されていることを特徴とする。この構成によれば、偏波乖離量Pdfを低減することができる。
【００１６】
請求項３に記載の発明に係る遅延復調デバイスは、前記第１のマッハツェンダー干渉計の２つのアーム導波路の中央部は、互いに平行に延びかつ近接しており、かつ前記第２のマッハツェンダー干渉計の２つのアーム導波路の中央部は、互いに平行に延びかつ近接していることを特徴とする。この構成によれば、1/2波長板のリタデーション（位相差）を抑制することができる。
【００１７】
請求項４に記載の発明に係る遅延復調デバイスは、前記光入力導波路の端部、前記第１のマッハツェンダー干渉計の出力側カプラに接続された２つの前記光出力導波路の端部、および、前記第２のマッハツェンダー干渉計の出力側カプラに接続された２つの前記光出力導波路の端部は、平面光波回路チップの同じ端面に開口していることを特徴とする。この構成によれば、平面光波回路全体が更にコンパクトになり、チップの更なる小型化を図れる。
【００１８】
請求項５に記載の発明に係る遅延復調デバイスは、前記平面光波回路チップは、略正方形の平面形状を有することを特徴とする。
【００１９】
請求項６に記載の発明に係る遅延復調デバイスは、前記第１および第２のマッハツェンダー干渉計各々の前記２つのアーム導波路の少なくとも一方の上には、ヒータがそれぞれ形成されていることを特徴とする。
【００２０】
この構成によれば、２つのマッハツェンダー干渉計のいずれかのヒータを駆動させて偏波乖離量PDfを調整することができる。また、この調整後、２つのマッハツェンダー干渉計のいずれかのヒータを駆動させて、２つのマッハツェンダー干渉計の位相差がπ/2になるように、位相調整（位相トリミング）を行うことができる。
【発明の効果】
【００２１】
発明によれば、チップの小型化と、偏波乖離量の低減と図った遅延復調デバイスを実現することができる。
【発明を実施するための最良の形態】
【００２２】
本発明を具体化した一実施形態に係る遅延復調デバイスを、図１乃至図５に基づいて説明する。
【００２３】
図１は一実施形態に係る遅延復調デバイスの概略構成を示す平面図、図２はDQPSK方式を用いた光伝送システムの概略構成を示すブロック図である。図３は図１のＸ−Ｘ線に沿った断面図、図４は図１のＹ−Ｙ線に沿った断面図である。図５は遅延復調デバイスのスペクトルを示すグラフである。
【００２４】
図１に示す遅延復調デバイス１は、DQPSK信号を復調させる平面光波回路型（PLC型）の遅延復調デバイス（復調器）である。この遅延復調デバイス１は、例えば、伝送速度が40GbpsのDQPSK方式を用いた図２に示す光伝送システムに使用される40GbpsDQPSK用遅延復調デバイスである。
【００２５】
この光伝送システムでは、光送信器４０から光ファイバ伝送路５４に、２ビットのデータから構成される各シンボルの値（0,1,2,3）の４つの情報を、隣接する２つのシンボルの値の変化に応じて搬送波の位相（θ，θ＋π／2，θ＋π，θ＋3π／2）の位相情報に変調されたDQPSK信号が伝送される。光ファイバ伝送路５４から光受信器５０に送られてきたDQPSK信号は遅延復調デバイス１により４つの光強度信号に変換され、さらには、その光強度信号がバランスドレシーバ５１，５２により電気信号に変換される。受信電気回路５３では、復号化処理などがなされる。
【００２６】
図１に示す遅延復調デバイス１は、DQPSK信号が入力される光入力導波路２と、光入力導波路２を分岐するＹ分岐導波路３と、第１のマッハツェンダー干渉計４と、第２のマッハツェンダー干渉計５と、を備えている。
【００２７】
第１のマッハツェンダー干渉計４は、Ｙ分岐導波路３で分岐された２つの導波路１４，１５の一方（導波路１４）に接続された入力側カプラ６と、２つの光出力導波路２１，２２に２つの出力端がそれぞれ接続された出力側カプラ７と、両カプラ６，７間に接続された長さの異なる２つのアーム導波路８，９とを有する。同様に、第２のマッハツェンダー干渉計５は、Ｙ分岐導波路３で分岐された２つの導波路の他方（導波路１５）に接続された入力側カプラ１０と、２つの光出力導波路２３，２４に２つの出力端が接続された出力側カプラ１１と、両カプラ１０，１１間に接続された長さの異なる２つのアーム導波路１２，１３とを有する。
【００２８】
入力側カプラ６，１０および出力側カプラ７，１１は、それぞれ２入力×２出力型３ｄＢカプラ（５０％方向性結合器）である。第１のマッハツェンダー干渉計４の入力側カプラ６の２つの入力端の一方が、Ｙ分岐導波路３で分岐された２つの導波路１４，１５の一方の導波路１４に接続されている。第２のマッハツェンダー干渉計５の入力側カプラ１０の２つの入力端の一方が、Ｙ分岐導波路３で分岐された２つの導波路１４，１５の他方の導波路１５に接続されている。
【００２９】
また、第１のマッハツェンダー干渉計４の出力側カプラ７の２つの出力端（スルーポートとクロスポート）は、第１光出力導波路２１，第２光出力導波路２２にそれぞれ接続されている。同様に、第２のマッハツェンダー干渉計５の出力側カプラ１１の２つの出力端（スルーポートとクロスポート）は、第３光出力導波路２３，第４光出力導波路２４にそれぞれ接続されている。
【００３０】
また、第１のマッハツェンダー干渉計４の２つのアーム導波路８，９には、その一方（アーム導波路８）を伝搬するDQPSK信号の位相をその他方（アーム導波路９）を伝搬するDQPSK信号の位相に対してπだけ遅延させる光路長差ΔＬを持たせてある。同様に、第２のマッハツェンダー干渉計５の２つのアーム導波路１２，１３には、その一方（アーム導波路１２）を伝搬するDQPSK信号の位相をその他方（アーム導波路１３）を伝搬するDQPSK信号の位相に対してπだけ遅延させる光路長差ΔＬを持たせてある。
【００３１】
本実施形態に係る遅延復調デバイス１の特徴は、第１のマッハツェンダー干渉計４の２つのアーム導波路８，９と、第２のマッハツェンダー干渉計５の２つのアーム導波路１２，１３とが、平面光波回路（PLC）１Ａ内において、同じ領域内で重なるように形成されている点にある。
【００３２】
本実施形態では、その重なり方の一例として、アーム導波路８，９とアーム導波路１２，１３とがそれぞれ４回ずつ交差するように、アーム導波路８，９とアーム導波路１２，１３とが平面光波回路（PLC）１Ａの同じ領域内に形成されている。
【００３３】
つまり、図１に示すように、第１のマッハツェンダー干渉計４のアーム導波路８は、交差点６１で第２のマッハツェンダー干渉計５のアーム導波路１２と、交差点６２で第２のマッハツェンダー干渉計５のアーム導波路１３と、交差点６３でアーム導波路１３と、そして、交差点６４でアーム導波路１２とそれぞれ交差する。
【００３４】
第１のマッハツェンダー干渉計４のアーム導波路９は、交差点６５で第２のマッハツェンダー干渉計５のアーム導波路１２と、交差点６６で第２のマッハツェンダー干渉計５のアーム導波路１３と、交差点６７でアーム導波路１３と、そして、交差点６８でアーム導波路１２とそれぞれ交差する。
【００３５】
一方、第２のマッハツェンダー干渉計５のアーム導波路１２は、交差点６５で第１のマッハツェンダー干渉計５のアーム導波路９と、交差点６１で第１のマッハツェンダー干渉計５のアーム導波路８と、交差点６４でアーム導波路８と、そして、交差点６８でアーム導波路９とそれぞれ交差する。
【００３６】
そして、第２のマッハツェンダー干渉計５のアーム導波路１３は、交差点６６で第１のマッハツェンダー干渉計５のアーム導波路９と、交差点６２で第１のマッハツェンダー干渉計５のアーム導波路８と、交差点６３でアーム導波路８と、そして、交差点６７でアーム導波路９とそれぞれ交差する。
【００３７】
なお、上記各交差点６１〜６８では、２つのアーム導波路が交差し、２つのアーム導波路をそれぞれ伝搬する光（光信号）はその交差部分を通ってそのまま同じアーム導波路を伝播する。例えば、交差点６１では、２つのアーム導波路８，１２が交差し、２つのアーム導波路８，１２をそれぞれ伝搬する光（光信号）はその交差部分を通ってそのまま同じアーム導波路８，１２を伝播する。
【００３８】
図１に示す平面光波回路１Ａは、石英系ガラスでそれぞれ構成された光入力導波路２、Ｙ分岐導波路３、第１，第２のマッハツェンダー干渉計４，５、および４  つの光出力導波路２１〜２４などの導波路を含む回路である。この平面光波回路１Ａを有する遅延復調デバイス１は、具体的には、次のようにして作製される。
【００３９】
火炎堆積法により、図３に示すシリコン基板などのPLC基板３０上に、下部クラッド層およびコア層となるシリカ材料（SiO2系のガラス粒子）を堆積し、加熱してガラス膜を溶融透明化する。この後、フォトリソグラフィと反応性イオンエッチングで所望の導波路を形成し、再びFHD法により上部クラッドを形成する。図３では、PLC基板３０上に、下部クラッド層および上部クラッド層からなるクラッド層３１が形成され、このクラッド層３１内にコア層としてアーム導波路８，１２が形成されている。PLC基板３０は、図１に示すように、略正方形の平面形状を有している。
【００４０】
本実施形態に係る遅延復調デバイス１では、第１のマッハツェンダー干渉計４と第２のマッハツェンダー干渉計５は、平面光波回路基板であるＰＬＣ基板３０上に、左右対称に形成されている。
【００４１】
また、この遅延復調デバイス１では、第１のマッハツェンダー干渉計４の２つのアーム導波路８，９の中央部と、第２のマッハツェンダー干渉計５の２つのアーム導波路１２，１３の中央部とに、偏波乖離量PDfを低減させるために、1/2波長板４７が挿入されている。図４に示すように、1/2波長板４７を挿入するための溝４９がクラッド層３１に形成されている。この溝４９は、1/2波長板４７での反射による損失が起こらないように、1/2波長板４７が図４に示すように８°程度に傾けられて溝４９内に配置されるように、８°程度傾斜した溝になっている。
【００４２】
また、この遅延復調デバイス１では、図1に示すように、第１のマッハツェンダー干渉計４の２つのアーム導波路８，９の中央部は、互いに平行に延びかつ近接しており、かつ第２のマッハツェンダー干渉計５の２つのアーム導波路１２，１３の中央部は、互いに平行に延びかつ近接している。
【００４３】
遅延復調デバイス１の別の特徴は、次の構成にある。
図1に示すように、光入力導波路２の端部、２つの光出力導波路２１，２２の端部、および、２つの光出力導波路２３，２４の端部は、略正方形の平面形状を有するPLCチップ１Ｂ（平面光波回路チップ）の同じ端面１ａに開口している。つまり、光入力導波路２の端部、４つの光出力導波路２１〜２４の端部は、PLCチップ１Ｂの４辺の一つである同じ端面１ａにおいて、互いに近接した位置に開口している。
【００４４】
また、この遅延復調デバイス１では、第１のマッハツェンダー干渉計４の２つのアーム導波路８，９上、および第２のマッハツェンダー干渉計５の２つのアーム導波路１２，１３上に、ヒータがそれぞれ形成されている。
【００４５】
本実施形態では、一例として、アーム導波路８上には、その中央部の両側にヒータＡ，Ｃが形成され、アーム導波路９上には、その中央部の両側にヒータＢ，Ｄが形成されている。一方、アーム導波路１２上には、その中央部の両側にヒータＥ，Ｇが形成され、アーム導波路１３上には、その中央部の両側にヒータＦ，Ｈが形成されている。各ヒータＡ〜Ｈは、対応するアーム導波路の上方にあって、上部クラッド（図３のクラッド層３１）上にスパッタにより形成されたTa系の薄膜ヒータである。図３には、アーム導波路８，１２の上方にあって、クラッド層３１上に形成されたヒータＡ，Ｅを示してある。
【００４６】
また、この遅延復調デバイス１では、各光出力導波路２１，２２の出力端が、互いに位相がπだけずれた出力１，２（図５参照）の光信号をそれぞれ出力する出力ポート（第１、第２出力ポート）になっている。一方、各光出力導波路２３，２４の出力端が、互いに位相がπだけずれた出力３，４（図５参照）の光信号をそれぞれ出力する出力ポート（第３、第４出力ポート）になっている。
【００４７】
上記構成を有する遅延復調デバイス１では、第１のマッハツェンダー干渉計４にあっては、光ファイバ伝送路５４から光受信器５０に送られるDQPSK信号（光信号）がＹ分岐導波路３で分岐され、その分岐されたDQPSK信号が長さの異なる２つのアーム導波路８，９を伝搬する。マッハツェンダー干渉計４は、一方のアーム導波路８を伝搬するDQPSK信号の位相を他方のアーム導波路９を伝搬する光信号の位相に対して１シンボル分（π）だけ遅延させるようになっている。同様に、第２のマッハツェンダー干渉計５は、一方のアーム導波路１２を伝搬するDQPSK信号の位相を他方のアーム導波路１３を伝搬する光信号の位相に対して１シンボル分（π）だけ遅延させるようになっている。
【００４８】
遅延復調デバイス１は、例えば、マッハツェンダー干渉計４のヒータＡとヒータＣ、或いはヒータＢとヒータＤを駆動させて偏波乖離量PDfを調整する。この調整後、例えば、ヒータＡとヒータＣを駆動させて、２つのマッハツェンダー干渉計４，５の位相差がπ/2になるように、位相調整（位相トリミング）を行う。
[実施例]
図３に示すシリコン基板３０上に、石英系ガラスで構成される光入力導波路２、Ｙ分岐導波路３、マッハツェンダー干渉計４，５、光出力導波路２１〜２４を含む平面光波回路（PLC）１Ａを、火炎堆積法（FHD法）、フォトリソグラフィ、反応性イオンエッチングにより形成した40GbpsのDQPSK用の遅延復調デバイス１を作製した。
【００４９】
作製した遅延復調デバイス１では、クラッド層の屈折率とコア層の屈折率との差（比屈折率差Δ）を1.5％として、回路サイズ（PLCチップ１Ｂのサイズ）が19ｍｍ×16ｍｍと小型化を実現している。FSRは20GHzとした。２つのマッハツェンダー干渉計４，５のいずれかのヒータを駆動させて偏波乖離量PDfを調整した。この調整後、２つのマッハツェンダー干渉計４，５のいずれかのヒータを駆動させて、２つのマッハツェンダー干渉計４．５の位相差がπ/2になるように、位相調整（位相トリミング）を行った。
【００５０】
その後、出力１〜出力４の光信号がそれぞれ出力される光出力導波路２１，２２，２３，２４の各端部（出力ポート）のあるPLCチップ１Ｂの端面１ａに４つの光ファイバが整列したファイバアレイを接続し、パッケージングを行った。また、温調機構には、ペルチェ素子とサーミスタを用いた。このようにして遅延復調デバイス１を含む遅延復調モジュール（モジュール）を作製した。
【００５１】
図5に、作製した40GbpsのDQPSK用の遅延復調デバイス(DQPSKのPLC型復調用MZI遅延回路)１の光学特性の結果を示す。挿入損失は6dB以下、PDfは0.1GHz以下の極めて低いPDfを実現している。
【００５２】
以上の構成を有する一実施形態によれば、以下のような作用効果を奏する。
○遅延復調デバイス１では、第１のマッハツェンダー干渉計４の２つのアーム導波路８，９と、第２のマッハツェンダー干渉計５の２つのアーム導波路１２，１３とが、平面光波回路（PLC）１Ａ内において、同じ領域内で重なるように形成されている。具体的には、アーム導波路８，９とアーム導波路１２，１３とがそれぞれ４回ずつ交差するように、アーム導波路８，９とアーム導波路１２，１３とが平面光波回路（PLC）１Ａの同じ領域内に形成されている。このような構成により、平面光波回路１Ａ全体がコンパクトになる。特に、第１のマッハツェンダー干渉計４の２つのアーム導波路８，９と第２のマッハツェンダー干渉計５の２つのアーム導波路１２，１３を含む部分の面積が小さくなり、PLCチップ（チップ）１Ｂの小型化を実現できる。
【００５３】
○PLCチップ１Ｂの小型化を実現しているので、平面光波回路（PLC）１Ａ面内の温度分布の均一性が良くなり、環境温度変動による中心波長のシフトを極めて小さくすることができる。
【００５４】
○PLCチップ１Ｂの小型化を実現しているので、複屈折の原因となるPLCチップ１Ｂ面内の応力分布が低減され、環境温度変動による中心波長のシフトを極めて小さくすることができる。これにより、環境温度変動に対する波長シフトがほとんど無く、初期の偏波乖離量Pdfを小さくした遅延復調デバイスが得られる。
【００５５】
○PLCチップ１Ｂが小型化されることで、遅延復調デバイス１を用いた遅延復調モジュール（モジュール）の小型化や低消費電力化も期待できる。
【００５６】
○アーム導波路８，９とアーム導波路１２，１３とがそれぞれ４回ずつ交差するように、アーム導波路８，９とアーム導波路１２，１３とが平面光波回路（PLC）１Ａ内の同じ領域内に形成されているので、PLCチップ１Ｂの小型化と偏波乖離量Pdfの低減とを実現できる。
【００５７】
○第１のマッハツェンダー干渉計４と第２のマッハツェンダー干渉計５は、ＰＬＣ基板３０上に、左右対称に形成されているので、PLCチップ１Ｂの更なる小型化と偏波乖離量Pdfの更なる低減とを図れる。
【００５８】
○第１のマッハツェンダー干渉計４の２つのアーム導波路８，９の中央部と、第２のマッハツェンダー干渉計５の２つのアーム導波路１２，１３の中央部とに1/2波長板４７が挿入されているので、偏波乖離量Pdfを低減することができる。
【００５９】
○第１のマッハツェンダー干渉計４の２つのアーム導波路８，９の中央部は、互いに平行に延びかつ近接している。また、第２のマッハツェンダー干渉計５の２つのアーム導波路１２，１３の中央部は、互いに平行に延びかつ近接している。この構成により、1/2波長板４７のリタデーション（位相差）を抑制することができる。
【００６０】
○光入力導波路２の端部および４つの光出力導波路２１〜２４の端部が、PLCチップ１Ｂの同じ端面１ａに開口しているので、平面光波回路１Ａ全体が更にコンパクトになり、PLCチップ１Ｂの更なる小型化を図れる。
【００６１】
○第１および第２のマッハツェンダー干渉計４，５各々の２つのアーム導波路上に、ヒータＡ〜Ｈが形成されているので、２つのマッハツェンダー干渉計４，５のいずれかのヒータを駆動させて偏波乖離量PDfを調整することができる。また、この調整後、２つのマッハツェンダー干渉計４，５のいずれかのヒータを駆動させて、２つのマッハツェンダー干渉計の位相差がπ/2になるように、位相調整（位相トリミング）を行うことができる。
【００６２】
なお、上記一実施形態では、アーム導波路８，９とアーム導波路１２，１３とがそれぞれ４回ずつ交差しているので、交差点６１〜６８のある各交差部分で損失が発生するが、totalで0.1〜0.2dB程度であり、決して大きい値ではない。
【００６３】
また、上記一実施形態では、アーム導波路８，９とアーム導波路１２，１３とがそれぞれ４回ずつ交差するようにしているが、アーム導波路８，９とアーム導波路１２，１３とがそれぞれ２回ずつ交差するように構成した遅延復調デバイスにも本発明は適用可能である。
【００６４】
また、上記一実施形態では、最良の例として、第１のマッハツェンダー干渉計４の２つのアーム導波路８，９の中央部および第２のマッハツェンダー干渉計５の２つのアーム導波路１２，１３の中央部をそれぞれ近接させている。しかし、本発明はこのような構成に限らず、２つのアーム導波路８，９の中央部および第２のマッハツェンダー干渉計５の２つのアーム導波路１２，１３の中央部が、互いに離れた位置で略平行に延びるようにした構成を有する遅延復調デバイスにも適用可能である。
【図面の簡単な説明】
【００６５】
【図１】一実施形態に係る遅延復調デバイスの概略構成を示す平面図。
【図２】DQPSK方式を用いた光伝送システムの概略構成を示すブロック図。
【図３】図１のＸ−Ｘ線に沿った断面図。
【図４】図１のＹ−Ｙ線に沿った断面図。
【図５】遅延復調デバイスのスペクトルを示すグラフ図。
【符号の説明】
【００６６】
１…遅延復調デバイス
１Ａ…平面光波回路
１Ｂ…PLCチップ
２…光入力導波路
３…Ｙ分岐導波路
４…第１のマッハツェンダー干渉計
５…第２のマッハツェンダー干渉計
６，１０…入力側カプラ
７，１１…出力側カプラ
８，９，１２，１３…アーム導波路
１４，１５…Ｙ分岐導波路で分岐された導波路
２１，２２，２３，２４…光出力導波路
３０…PLC基板
３１…クラッド層
４７…1/2波長板
６１〜６８…交差点
Ａ〜Ｈ…ヒータ
【図１】
0004615578.tif 000002
【図２】
0004615578.tif 000003
【図３】
0004615578.tif 000004
【図４】
0004615578.tif 000005
【図５】
0004615578.tif 000006