(57)【特許請求の範囲】
【請求項１】
グランドパターンを有するグランド配線層と、
前記グランド配線層の上方に設けられた、信号線を有する信号配線層とを備え、
前記グランドパターンは、信号伝播方向に沿う第１の配線と、平面視において前記第１の配線に交差する第２の配線とを含み、
前記信号線に対向する領域の前記第１の配線の配線密度が、前記信号線に対向する領域以外の領域の前記第１の配線の配線密度よりも高くなるように設けられ、
前記信号線に対向する領域の前記第２の配線の配線密度が、前記信号線に対向する領域以外の領域の前記第２の配線の配線密度よりも低くなるように設けられていることを特徴とするマイクロストリップ伝送線路。
【請求項２】
前記信号線に対向する領域は、前記信号線を高周波信号が伝播する際に還流信号が伝播する領域であることを特徴とする、請求項１記載のマイクロストリップ伝送線路。
【請求項３】
前記グランドパターンは、所定の面積内において所定の配線被覆率を満たすように形成されていることを特徴とする、請求項１又は２記載のマイクロストリップ伝送線路。
【請求項４】
前記第２の配線は、前記信号線に対向する領域において、信号波長の１／１０以下の間隔で設けられていることを特徴とする、請求項１〜３のいずれか１項に記載のマイクロストリップ伝送線路。
【請求項５】
前記信号線に対向する領域は、前記信号線の直下の領域と、前記信号線の直下の領域に隣接する両側の領域とを含み、
前記両側の領域は、それぞれ、前記信号線と前記グランドとの間の距離の３倍程度の幅を有することを特徴とする、請求項１〜４のいずれか１項に記載のマイクロストリップ伝送線路。
【請求項６】
シリコン基板と、
前記信号配線層と前記グランド配線層との間に設けられた層間絶縁膜とを備え、
前記シリコン基板上に、前記グランド配線層、前記層間絶縁膜、前記信号配線層の順に形成されていることを特徴とする、請求項１〜５のいずれか１項に記載のマイクロストリップ伝送線路。
【請求項７】
請求項１〜６のいずれか１項に記載のマイクロストリップ伝送線路を備えることを特徴とするインピーダンス整合回路。
【請求項８】
請求項７記載のインピーダンス整合回路と、
前記インピーダンス整合回路に接続された増幅素子とを備えることを特徴とする半導体回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば高周波信号を伝送するのに用いて好適のマイクロストリップ伝送線路、インピーダンス整合回路及び半導体回路に関する。
【背景技術】
【０００２】
ＣＭＯＳ技術において、マイクロ波、ミリ波などの高周波信号を伝送する高周波回路を作製する場合、インピーダンス設計された配線を形成することが必要となる。
例えば図６に示すように、容量性のシリコン基板（Ｓｉ基板）１００を絶縁体として利用し、シリコン基板１００の表面に信号線（signal）１０１を形成し、裏面にグランド（GND）１０２を形成して、マイクロストリップ構造の伝送線路（マイクロストリップ線路）を作製すると、電力損失が大きく、高周波信号を伝送するのに用いるのは不可能である。
【０００３】
そこで、例えば図７に示すように、シリコン基板１００上に、グランド配線層（GND）１０３、層間絶縁膜１０４、信号配線層（signal）１０５を順に形成して、複数の配線層を利用したマイクロストリップ線路を構成するのが一般的である（例えば非特許文献１参照）。
【非特許文献１】Abbas Komijani et al., "A Wideband 77GHz, 17.5dBm Power Amplifier in Silicon", IEEE 2005 CUSTOM INTEGRATED CIRCUITS CONFFERENCE, PP.571-574
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、信号線を高周波信号（ＲＦ信号）が伝播する際にグランド（グラウンド）には逆方向に還流信号が伝播する（還流電流が流れる）ことになる。
このため、グランドの配線抵抗が高周波信号を伝送する際の損失を発生させる原因となっている。
本発明は、このような課題に鑑み創案されたもので、高周波信号を伝送する際のグランドの配線抵抗による損失を低減することができるようにした、マイクロストリップ伝送線路、インピーダンス整合回路及び半導体回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
このため、本発明のマイクロストリップ伝送線路は、グランドパターンを有するグランド配線層と、グランド配線層の上方に設けられた、信号線を有する信号配線層とを備え、グランドパターンは、信号伝播方向に沿う第１の配線と、平面視において第１の配線に交差する第２の配線とを含み、信号線に対向する領域の第１の配線の配線密度が、信号線に対向する領域以外の領域の第１の配線の配線密度よりも高くなるように設けられ、信号線に対向する領域の第２の配線の配線密度が、信号線に対向する領域以外の領域の第２の配線の配線密度よりも低くなるように設けられていることを要件とする。
本発明のインピーダンス整合回路は、上記のマイクロストリップ伝送線路を備えることを要件とする。
【０００６】
本発明の半導体回路は、上記のインピーダンス整合回路と、インピーダンス整合回路に接続された増幅素子とを備えることを要件とする。
【発明の効果】
【０００７】
したがって、本発明のマイクロストリップ伝送線路、インピーダンス整合回路及び半導体回路によれば、高周波信号を伝送する際のグランドの配線抵抗による損失を低減することができるという利点がある。
【発明を実施するための最良の形態】
【０００８】
以下、図面により、本発明の実施の形態にかかるマイクロストリップ伝送線路、インピーダンス整合回路及び半導体回路について、図１〜図５を参照しながら説明する。
本実施形態にかかるマイクロストリップ伝送線路は、マイクロ波帯以上（マイクロ波からミリ波帯以上）の高周波信号を伝送するための伝送線路（高周波信号伝送線路）であって、複数の配線層［２層以上ある多層の接続配線（金属配線）］を利用したマイクロストリップ線路である。
【０００９】
本マイクロストリップ伝送線路は、例えば図２に示すように、シリコン基板（Ｓｉ基板；シリコン系材料からなる基板を含む）１上に、グランドパターン（グランドメタルパターン）２Ａを有するグランド配線層（グランド；ＧＮＤ）２、層間絶縁膜３、信号線（信号配線）４Ａを有する信号配線層４を順に形成した構造になっている。つまり、最下層にあたる第１層目の配線層を、シリコン基板の表面を覆うグランド（グラウンド）配線層２とし、最上層にあたる第２層目の配線層を、信号配線層４として用いるようにし、信号配線層４とグランド配線層２との間に層間絶縁膜３を設けて、マイクロストリップ構造を構成している。
【００１０】
ところで、このように、シリコン基板１上に複数の配線層２，４を用いたマイクロストリップ伝送線路５を形成する場合、近年の多層配線作製技術（ＣＭＯＳ配線技術）を用いて作製されるＳｉ回路［シリコン系材料からなる基板（シリコン基板）上に作製される回路］と同様に、配線の平坦化のために（即ち、均一な厚さの配線層を形成するために）、製造プロセス上の制約がある。つまり、配線の平坦化のための製造プロセス上の制約として、ある一定範囲のエリア内（一定の面積内；例えば１００ミクロン角）において、ある一定範囲内の配線被覆率（例えば２０％から８０％の範囲など）を満たす必要があるという制約（配線作製プロセスにおける配線密度上の制約）がある。
【００１１】
このような製造プロセス上の制約があるため、各配線層２，４の配線被覆率を、チップの面内において、ある一定の範囲内に収める必要がある。このため、最下層のグランド配線層２を、切れ目や抜きのない平面形状の配線層として形成することができない。
そこで、図３に示すように、グランドパターンとして、一定の配線密度のメッシュパターンを有するように、グランド配線層を形成することになる。
【００１２】
しかしながら、高周波信号を伝送するマイクロストリップ伝送線路では、信号線を高周波信号（ＲＦ信号）が伝播する際にグランドには逆方向に還流信号が伝播する（還流電流が流れる）ことになるため、グランドの配線抵抗が高周波信号を伝送する際の損失（信号損失）を発生させることになる。
特に、図３に示すように、グランドパターンを、一定の配線密度を有するメッシュ構造にする場合、メッシュ構造を構成する配線の幅とギャップの幅とが同じであり、信号伝播方向に沿ってストリップライン状に形成される信号線の直下に形成されるグランド配線は信号線の半分程度の面積（密度）しか存在しないため、このグランド配線の配線抵抗が高周波信号を伝送する際の損失を発生させることになる。
【００１３】
そこで、本マイクロストリップ伝送線路５では、図１に示すように、グランド配線層２のグランドパターン２Ａは、信号線４Ａに対向する領域の配線密度が、信号線４Ａに対向する領域以外の領域の配線密度よりも高くなるように構成されている。
本実施形態では、図１に示すように、グランド配線層２のグランドパターン２Ａは、信号伝播方向に沿う縦配線２ａと、縦配線２ａに直交する横配線２ｂとによって構成されるメッシュパターン２ｃになっており、信号線４Ａに対向する領域の縦配線２ａの配線密度が信号線４Ａに対向する領域以外の領域よりも高くなるように構成されている。
【００１４】
ここで、信号線４Ａに対向する領域とは、信号線４Ａを高周波信号が伝播する際に還流信号（高周波還流信号；ＲＦ還流信号）が伝播する領域（還流電流が流れる領域）である。
ここでは、図１に示すように、信号線４Ａに対向する領域は、信号線４Ａの直下の領域と、信号線４Ａの直下の領域に隣接する両側の領域とを含み、両側の領域が、それぞれ、信号配線層４とグランド配線層２との間の距離（ｈ；図２参照）の３倍程度の幅を有するものとして構成される。つまり、高密度グランド領域は、図１に示すように、信号線４Ａの直下の領域（幅Ｗ）を含み、この領域の両側へ、信号配線層４とグランド配線層２との間の距離（ｈ）の３倍程度の幅（３ｈ）だけ広がっており、全体の幅がＷ＋６ｈになっている。なお、信号線４Ａに対向する領域は、これに限られるものではなく、信号線４Ａの直下の領域のみであっても良いし、信号線４Ａの直下の領域から両側へ所定の幅だけ広がった領域であっても良いし、信号線４Ａの直下の領域の一部の領域であっても良い。
【００１５】
ところで、上述のように、配線の平坦化のための製造プロセス上の制約を満たす必要があるため、グランドパターン２Ａは、所定の面積内において所定の配線被覆率を満たすように形成されている。つまり、信号線４Ａに対向する領域において信号伝播方向に沿う縦配線２ａが信号伝播方向に直交する方向に高密度になるようにする一方、信号線４Ａに対向する領域以外の領域において縦配線２ａ及び縦配線２ａに直交する（縦配線２ａに対して垂直方向に延びる）横配線２ｂが低密度になるようにして、所定の面積内（ここでは、図１中、点線で囲まれた領域）において、配線密度が所定の範囲内となり、所定の配線被覆率を満たすようにしている。
【００１６】
ここでは、信号線４Ａに対向する領域において、グランドパターン２Ａを構成する配線と配線との間のギャップは、配線プロセス作製上の制約で決まっている最小寸法の幅になるようにしている。また、グランドパターン２Ａを構成する配線の幅も同様に、配線プロセス作製上の制約で決められている最大寸法の幅になるようにしている。
この場合、グランドパターン２Ａが、信号線４Ａに対向する領域において、信号伝播方向に沿って長いスリットを有するものとなってしまうと、予期しない発振が生じたり、不要モードが立ったり、うず電流が流れたりするなど、高周波信号の伝送が不安定になる。
【００１７】
そこで、本実施形態では、図１に示すように、信号線４Ａに対向する領域に設けられる複数の縦配線２ａが信号伝播方向に直交する方向（信号伝播方向に対して垂直な方向）で相互に接続されるように、横配線２ｂが、信号線４Ａに対向する領域において、信号波長（高周波信号波長）の１／１０以下の間隔で設けられている。このように、縦配線相互間を部分的に横方向に接続することによって、信号伝播方向に沿って形成されるスリットの長さが信号波長の１／１０以下の長さになるようにして、高周波信号を伝送するためのマイクロストリップ伝送線路５のグランド２に要求される安定性を確保している。
【００１８】
したがって、本実施形態にかかるマイクロストリップ伝送線路によれば、グランドパターン２Ａが上述のようにレイアウトされているため、配線の平坦化のための製造プロセス上の制約（配線作製プロセスにおける配線密度上の制約）を満たしながら、高周波信号を伝送する際のグランド２の配線抵抗による損失（信号損失）を低減することができるという利点がある。つまり、Ｓｉ回路製造技術によって生じる配線構造（レイアウト）の制約を満たしつつ、グランドパターン２Ａのレイアウトを改善することによって、還流信号がグランド２を伝播する際に生じる抵抗損失を抑制し、その結果、高周波信号（ＲＦ信号）の伝達における抵抗損失を低減することができるという利点がある。
【００１９】
ここで、図４は、上述のように構成されるグランドパターン２Ａを有する本構造のマイクロストリップ伝送線路（図１参照）における損失（配線損失）、及び、一定の配線密度を有するメッシュ構造のグランドパターンを有するマイクロストリップ伝送線路（図３参照）における損失（配線損失）を調べた実験結果を示している。
なお、図４中、実線Ａが本構造のマイクロストリップ伝送線路（図１参照）における損失を示しており、点線Ｂが一定の配線密度を有するメッシュ構造のマイクロストリップ伝送線路（図３参照）における損失を示している。
【００２０】
図４に示すように、本構造のマイクロストリップ伝送線路（図１参照）は、一定の配線密度を有するメッシュ構造のマイクロストリップ伝送線路（図３参照）と比較して、約２０％も損失を低減できることが実証された。
ところで、上述のように構成されるマイクロストリップ伝送線路５は、例えばレーダや無線通信機などのマイクロ波帯以上の高周波信号（ＲＦ信号）を用いるシステムに組み込まれ、例えば図５に示すように、高周波信号を処理又は伝達（伝送）する半導体回路［高周波回路；集積回路（ＩＣ）；チップ］６に備えられる。
【００２１】
つまり、半導体回路６は、半導体基板上に作製された回路（例えばシリコン又はシリコン系材料からなるシリコン基板上に作製された回路；シリコン回路）であって、例えば図５に示すように、複数の増幅素子（例えばトランジスタ）７と、これらの増幅素子７に接続された複数のインピーダンス整合回路８とを備えるものとして構成される。そして、上述のように構成されるマイクロストリップ伝送線路５は、このような半導体回路６において、回路構成要素として含まれるインピーダンス整合回路８を構成する配線として用いられる。
【００２２】
このように、本実施形態にかかるインピーダンス整合回路８は、上述のように構成されるマイクロストリップ伝送線路５と、キャパシタ９とを備える。また、本実施形態にかかる半導体回路６は、本インピーダンス整合回路８と、このインピーダンス整合回路８に接続された増幅素子７とを備える。
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。
【００２３】
例えば、上述の実施形態では、グランド配線層２のグランドパターン２Ａを、縦配線２ａと横配線２ｂとからなるメッシュパターン２ｃとして構成しているが、これに限られるものではなく、少なくとも、信号線に対向する領域の配線密度が、信号線に対向する領域以外の領域の配線密度よりも高くなるように、グランド配線層のグランドパターンが構成されていれば良い。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態にかかるマイクロストリップ伝送線路を構成するグランド配線層のグランドパターンを示す模式図である。
【図２】本発明の一実施形態にかかるマイクロストリップ伝送線路の構成を示す模式的断面図である。
【図３】本発明の課題を説明するための図であって、一定の配線密度を有するメッシュグランドパターンを示す模式図である。
【図４】本発明の一実施形態にかかるマイクロストリップ伝送線路による効果を説明するための図である。
【図５】本発明の一実施形態にかかるマイクロストリップ伝送線路を備えるインピーダンス整合回路を含む半導体回路の構成を示す模式図である。
【図６】従来のシリコン基板を絶縁体として利用したマイクロストリップ伝送線路を示す模式的断面図である。
【図７】従来の複数の配線層を利用したマイクロストリップ伝送線路を示す模式的断面図である。
【符号の説明】
【００２５】
１  シリコン基板（Ｓｉ基板）
２  グランド配線層（グランド）
２Ａ  グランドパターン
２ａ  縦配線
２ｂ  横配線
２ｃ  メッシュパターン
３  層間絶縁膜
４  信号配線層
４Ａ  信号線（信号配線）
５  マイクロストリップ伝送線路
６  半導体回路（シリコン回路；高周波回路）
７  増幅素子
８  インピーダンス整合回路
９  キャパシタ
【図４】
0004649455.tif 000002
【図５】
0004649455.tif 000003
【図１】
0004649455.tif 000004
【図２】
0004649455.tif 000005
【図３】
0004649455.tif 000006
【図６】
0004649455.tif 000007
【図７】
0004649455.tif 000008