(57)【特許請求の範囲】
【請求項１】
画像表示用のスイッチング素子、および対象物にて反射された光を電荷に変換する画像読み取り用の光電変換素子を備えたアレイ基板と、
このアレイ基板に対向して配設された対向基板と、
前記光電変換素子による画像読み取りの際にのみ前記アレイ基板と前記対象物との間に配設され、対象物にて反射した光のうち、利用できない光を再び対象物に向けて反射することによって、最終的に対象物にて反射する光の強度を向上させる輝度向上フィルムと
を具備したことを特徴とした表示装置。
【請求項２】
輝度向上フィルムは、取り外し可能に配設されている
ことを特徴とした請求項１記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子および光電変換素子を備えた表示装置に関する。
【背景技術】
【０００２】
近年、液晶ディスプレイなどの液晶表示装置は、薄型かつ軽量であり低消費電力であるという大きな利点を持ち、パーソナルコンピュータや携帯電話などのディスプレイとして広く用いられている。さらに、これら液晶表示装置は、タッチパネルやペン入力などの入力機能を付加させることで、これら液晶表示装置の用途の拡大が進んでいる。しかしながら、これら機能を液晶表示装置に付加させるためには、これら機能を付加することに伴う部品を追加する必要があるから、これら液晶表示装置を備えた装置のトータルコストが上がってしまう。
【０００３】
一方、この種の液晶表示装置は、従来、外付け部品であった駆動回路を、スイッチング素子としての薄膜トランジスタ(ＴＦＴ)を集積した透光性基板としてのガラス基板の一主面である表面に取り込んで、この液晶表示装置のトータルコストを低減させる技術が開発されている。この技術により、ガラス基板の表面に入力機能を取り込むことが可能であれば、入力機能を備えた液晶表示装置のトータルコストを低下できると同時に、付加価値を向上できる。
【０００４】
さらに、液晶表示装置のガラス基板上の各画素内に光センサが内蔵されている。そして、この液晶表示装置の裏面側に配置されたバックライトからの光が対象物で反射した光の強度を光センサで感知して、画像の読み取りを可能とした構成が知られている(例えば、特許文献１参照。)。
【特許文献１】特開２００４−４５８７５号公報（第３−９頁、図７−図１１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した液晶表示装置では、対象物で反射されて光センサへと入射する光の強度が弱いと、読み取り精度の低下や、読み取り時間の長時間化などの問題がある。このとき、対象物からの反射光を向上させる方法として対象物と表示装置との間に輝度向上フィルムを挿入する方法があるが、この場合には、対象物からの反射光の強度は向上するが、表示時の輝度が低下してしまうという問題を有している。
【０００６】
本発明は、このような点に鑑みなされたもので、画像表示時の輝度を低下させることなく、対象物にて反射された光の強度を向上できる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、画像表示用のスイッチング素子、および対象物にて反射された光を電荷に変換する画像読み取り用の光電変換素子を備えたアレイ基板と、このアレイ基板に対向して配設された対向基板と、前記光電変換素子による画像読み取りの際にのみ前記アレイ基板と前記対象物との間に配設され、対象物にて反射した光のうち、利用できない光を再び対象物に向けて反射することによって、最終的に対象物にて反射する光の強度を向上させる輝度向上フィルムとを具備したものである。
【０００８】
そして、アレイ基板の光電変換素子による画像読み取りの際にのみ、このアレイ基板と対象物との間に輝度向上フィルムを配設させ、この輝度向上フィルムにより対象物にて反射した光のうち、利用できない光を再び対象物に向けて反射する。この結果、アレイ基板のスイッチング素子による画像表示時の輝度を低下させることなく、画像読み取り時に対象物にて反射された光の強度を向上できる。
【発明の効果】
【０００９】
本発明によれば、光電変換素子による画像読み取りの際にのみアレイ基板と対象物との間に輝度向上フィルムを配設させ、この輝度向上フィルムにより対象物にて反射した光のうち、利用できない光を再び対象物に向けて反射するので、スイッチング素子による画像表示時の輝度を低下させることなく、画像読み取り時に対象物にて反射された光の強度を向上できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の液晶表示装置の一実施の形態の構成を図１ないし図１３を参照して説明する。
【００１１】
図１ないし図１３において、１は平面表示装置としての液晶表示装置１で、この液晶表示装置１は、画像表示機能および画像読み取り機能のそれぞれを備えた表示装置である。そして、この液晶表示装置１は、回路基板としての略矩形平板状のアクティブマトリクス型のアレイ基板２を備えている。このアレイ基板２には、図示しない駆動回路が設けられている。さらに、このアレイ基板２は、略透明な矩形平板状の絶縁基板である透光性基板としてのガラス基板３を有している。このガラス基板３の一主面である表面上には、シリコン窒化膜(ＳｉＮＸ)や酸化シリコン膜(ＳｉＯＸ)などにて構成されたアンダーコート層４が積層されて成膜されている。このアンダーコート層４は、ガラス基板３上に形成される各素子への不純物の拡散を防止する。
【００１２】
そして、このアンダーコート層４上には、画素回路用のｎ型スイッチング素子である複数のｎチャネル(ｎ−ｃｈ)型の薄膜トランジスタ(ＴＦＴ)５と、画素回路用のｐ型スイッチング素子である複数のｐチャネル(ｐ−ｃｈ)型の薄膜トランジスタ６と、画像読み取り用の複数の光電変換素子としての光センサ７とのそれぞれがマトリクス状に積層されて一体形成されている。なお、この光センサ７は、読み取り対象物としての印刷物Ａにて反射された光Ｌを電荷に変換する。
【００１３】
ここで、薄膜トランジスタ５,６のそれぞれは、画像表示用の表示素子であり、アンダーコート層４上に形成されたｐ−領域である半導体層としての活性層11を有している。この活性層11は、多結晶半導体としてのポリシリコンにて構成されている。なお、このポリシリコンは、非単結晶半導体である非晶質半導体としてのアモルファスシリコンのレーザアニールにより結晶化されて形成されている。
【００１４】
そして、この活性層11は、この活性層11の中央部に設けられたチャネル領域12を有している。このチャネル領域12の両側には、ｎ＋領域あるいはｐ＋領域である電極部としてのソース領域13およびドレイン領域14のそれぞれが対向して設けられている。さらに、ｎチャネル型の薄膜トランジスタ５のチャネル領域12とソース領域13およびドレイン領域14との間には、ｎ−領域であるＬＤＤ(Lightly Doped Drain)領域15,16が形成されている。
【００１５】
さらに、これらチャネル領域12、ソース領域13、ドレイン領域14およびＬＤＤ領域15,16のそれぞれを含むアンダーコート層４上には、絶縁性を有するシリコン酸化膜である第１絶縁層としての第１の絶縁膜であるゲート絶縁膜17が積層されて成膜されている。さらに、各チャネル領域12に対向したゲート絶縁膜17上には、第１メタル層74にて形成されたゲート電極18が積層されて成膜されている。これらゲート電極18は、ゲート絶縁膜17を介して各薄膜トランジスタ５,６のチャネル領域12に対向しており、このチャネル領域12の幅寸法に略等しい幅寸法を有している。
【００１６】
一方、薄膜トランジスタ５,６に連続したアンダーコート層４上には、ＰＩＮ型の光センサ７が積層されて形成されている。この光センサ７は、各薄膜トランジスタ５,６と同一の製造工程にて形成されている。また、この光センサ７は、ガラス基板３上の薄膜トランジスタ５,６と同一平面状に配置されている。
【００１７】
そして、この光センサ７は、アモルファスシリコンにて形成された光電変換部としてのＩ層である受光部21を備えている。この受光部21は、各薄膜トランジスタ５,６の活性層11と同一の工程で形成されており、アンダーコート層４上に積層されている。さらに、この受光部21は、ｐ−領域にて構成されており、この受光部21の一側部には、ポリシリコンにて形成されたｎ型電極部としてのｎ型電極領域であるｎ＋領域24が設けられている。このｎ＋領域24は、受光部21と同一平面状に設けられている。
【００１８】
さらに、このｎ＋領域24の反対側の受光部21の他側部には、ポリシリコンにて形成されたｐ型電極部としてのｐ型電極領域であるｐ＋領域25が設けられている。ここで、これらｎ＋領域24およびｐ＋領域25のそれぞれは、光センサ７の一対の電極部としての配線として利用されている。さらに、これらｎ＋領域24およびｐ＋領域25のそれぞれは、受光部21と同一の層であるアンダーコート層４上に積層されて形成されている。
【００１９】
そして、図１３に示すように、これら受光部21、ｎ＋領域24およびｐ＋領域25を含むアンダーコート層４上には、ゲート絶縁膜17が積層されて成膜されている。そして、受光部21に対向したゲート絶縁膜17上には、各薄膜トランジスタ５,６のゲート電極18と同一の工程で同一層に形成されたゲート電極26が積層されて形成されている。このゲート電極26は、受光部21上におけるｐ＋領域25寄りの位置に設けられており、第１のメタルにて構成されている。言い換えると、このゲート電極26は、受光部21とｐ＋領域25との間から、この受光部21の幅方向に沿った中間部までに亘って設けられている。よって、このゲート電極26は、ゲート絶縁膜17を介して受光部21の上方に設けられており、この受光部21の一部を覆っている。
【００２０】
さらに、このゲート電極26および各薄膜トランジスタ５,６のゲート電極18のそれぞれを含むゲート絶縁膜17上には、絶縁性を有する酸化シリコン膜である第２絶縁層としての第２の絶縁膜である層間絶縁膜31が積層されて成膜されている。そして、これら層間絶縁膜31およびゲート絶縁膜17には、これら層間絶縁膜31およびゲート絶縁膜17のそれぞれを貫通した導通部としての複数のコンタクトホール32,33,34,35,36,37が開口されて設けられている。
【００２１】
ここで、コンタクトホール32,33のそれぞれは、ｎチャネル型の薄膜トランジスタ５のゲート電極18の両側である、この薄膜トランジスタ５のソース領域13およびドレイン領域14上に設けられている。そして、コンタクトホール32は、ｎチャネル型の薄膜トランジスタ５のソース領域13に連通して開口している。また、コンタクトホール33は、ｎチャネル型の薄膜トランジスタ５のドレイン領域14に連通して開口している。
【００２２】
さらに、コンタクトホール34,35のそれぞれは、ｐチャネル型の薄膜トランジスタ６のゲート電極18の両側である、この薄膜トランジスタ６のソース領域13およびドレイン領域14上に設けられている。そして、コンタクトホール34は、ｐチャネル型の薄膜トランジスタ６のソース領域13に連通して開口している。また、コンタクトホール35は、ｐチャネル型の薄膜トランジスタ６のドレイン領域14に連通して開口している。
【００２３】
そして、コンタクトホール36,37は、光センサ７の受光部21の両側である、この光センサ７のｎ＋領域24およびｐ＋領域25上に設けられている。そして、コンタクトホール36は、ｎ＋領域24の長手方向に沿った先端部の幅方向における中間部に連通して開口している。また、コンタクトホール37は、ｐ＋領域25の長手方向に沿った先端部の幅方向における中間部に連通して開口している。
【００２４】
さらに、各薄膜トランジスタ５,６のソース領域13に連通したコンタクトホール32,34には、信号線であるソース電極41がそれぞれ積層されて設けられている。これらソース電極41は、第２メタルにて構成されており、コンタクトホール32,34を介して薄膜トランジスタ５,６のソース領域13に電気的に接続されて導通されている。また、各薄膜トランジスタ５,６のドレイン領域14に連通したコンタクトホール33,35には、信号線であるドレイン電極42がそれぞれ積層されて設けられている。これらドレイン電極42は、第２のメタルにて構成されており、コンタクトホール33,35を介して薄膜トランジスタ５,６のドレイン領域14に電気的に接続されて導通されている。
【００２５】
さらに、光センサ７のｎ＋領域24に連通したコンタクトホール36には、第２メタルにて構成された第１の配線部としてのカソード電極であるｎ型電極43が積層されて設けられている。このｎ型電極43は、コンタクトホール36を介してｎ＋領域24に電気的に接続されて導通されており、光センサ７のカソードとして機能する。また、光センサ７のｐ＋領域25に連通したコンタクトホール37には、第２のメタルにて構成された第１の配線部としてのアノード電極であるｐ型電極44が積層されて設けられている。このｐ型電極44は、コンタクトホール37を介してｐ＋領域25に電気的に接続されて導通されており、光センサ７のアノードとして機能する。
【００２６】
そして、光センサ７の受光部21に対向した層間絶縁膜31上には、遮光部としての遮光帯である細長矩形平板状の遮光層45が積層されて成膜されている。この遮光層45は、バックライト61からの直接光Ｌを遮るために設けられている。また、この遮光層45は、上面視でゲート電極26とｎ＋領域24との間に位置する受光部21のみを遮光できるように、この受光部21のガラス基板３に対する反対側に設けられている。
【００２７】
すなわち、この遮光層45は、アレイ基板２の裏面側から入射するバックライト61からの直射光Ｌによる受光部21への入射を確実に遮ることができるように、この受光部21をゲート電極26とともに覆っている。ここで、この遮光層45は、ｎ型電極43およびｐ型電極44のそれぞれと同一材料である第２のメタルにて構成されて形成されている。すなわち、この遮光層45は、ｎ型電極43およびｐ型電極44のそれぞれと同一工程によって形成されている。よって、この遮光層45は、ｎ型電極43およびｐ型電極44のそれぞれと同一層である層間絶縁膜31上に積層されて成膜されている。
【００２８】
一方、各薄膜トランジスタ５,６のソース電極41およびドレイン電極42と光センサ７のｎ型電極43、ｐ型電極44および遮光層45のそれぞれを含む層間絶縁膜31上には、これら薄膜トランジスタ５,６および光センサ７のそれぞれを覆うように窒化シリコン膜にて構成された保護膜としてのパッシベーション膜46が積層されて成膜されている。そして、このパッシベーション膜46には、このパッシベーション膜46を貫通した導通部としてのコンタクトホール47が開口されて設けられている。このコンタクトホール47は、ｎチャネル型の薄膜トランジスタ５のソース電極41に連通して開口している。
【００２９】
そして、このコンタクトホール47を含むパッシベーション膜46上には、画素電極48が積層されて成膜されている。この画素電極48は、コンタクトホール47を介してｎチャネル型の薄膜トランジスタ５のソース電極41に電気的に接続されて導通されている。なお、この画素電極48は、ｎチャネル型の薄膜トランジスタ５にて制御される。さらに、この画素電極48を含んだパッシベーション膜46上には、配向膜49が積層されて成膜されている。
【００３０】
一方、アレイ基板２に対向してコモン基板としての矩形平板状の対向基板51が配設されている。この対向基板51は、略透明な矩形平板状の絶縁性基板であるガラス基板52を備えている。このガラス基板52のアレイ基板２に対向した側の一主面には、カラーフィルタ層53が積層されて成膜されて形成されている。そして、このカラーフィルタ層53上には、コモン電極としての対向電極54が積層されて成膜されて設けられている。さらに、この対向電極54上には、配向膜55が積層されて成膜されている。そして、この対向基板51の配向膜55とアレイ基板２の配向膜49との間には、液晶56が介挿されて封止されて液晶層57が形成されている。
【００３１】
さらに、アレイ基板２における対向基板51が対向して配設された側の反対側には、矩形平板状の偏光板58が重ね合わされた状態で貼り付けられて取り付けられている。すなわち、この偏光板58は、アレイ基板２の外側に設けられている。また、対向基板51におけるアレイ基板２が対向して配設された側の反対側にもまた、矩形平板状の偏光板59が重ね合わされた状態で貼り付けられて取り付けられている。すなわち、この偏光板59もまた、対向基板51の外側に設けられている。
【００３２】
また、アレイ基板２における対向基板51が対向して配設された側の反対側には、背面光源としてのバックライト61が対向して配設されている。このバックライト61は、面状の光Ｌをアレイ基板２に入射させて、このアレイ基板２上の薄膜トランジスタ５,６による画素電極48の制御にて、このアレイ基板２上に表示される画像を目視可能にする。さらに、このバックライト61は、このバックライト61からの面状の光Ｌをアレイ基板２および対向基板51を介して印刷物Ａに反射させて、この印刷物Ａにて反射された光Ｌを光センサ７へと入射させて、この光Ｌを光センサ７の受光部21にて電荷に変換してから、このアレイ基板２上に設置された印刷物Ａに表されている画像を認識させる。
【００３３】
ここで、このアレイ基板２の偏光板58上の全面には、輝度向上手段としての輝度上昇フィルムである矩形シート状の輝度向上フィルム62が機械的に取り外し可能に配置されている。この輝度向上フィルム62は、印刷物Ａにて反射した光Ｌを再利用することによって、この光Ｌの強度を向上させる。そして、この輝度向上フィルム62は、図１に示すように、アレイ基板２の各光センサ７にて印刷物Ａに表された画像を読み取る画像読み取りの際にのみ、このアレイ基板２と印刷物Ａとの間に介挿されて配設される。
【００３４】
言い換えると、この輝度向上フィルム62は、アレイ基板２にて印刷物Ａに表された画像の読み取り時にのみ、このアレイ基板２の偏光板58上に剥離可能に配設される。したがって、この輝度向上フィルム62は、図２に示すように、アレイ基板２の各薄膜トランジスタ５,６にて画像を表示させる際に、このアレイ基板２と印刷物Ａとの間から取り外される。ここで、この輝度向上フィルム62としては、この輝度向上フィルム62が矩形枠状の図示しない枠体に取り付けられており、この枠体の一側縁がアレイ基板２の一側縁に回動可能に取り付けられて構成されている。
【００３５】
次に、上記一実施の形態の液晶表示装置の製造方法を説明する。
【００３６】
まず、図３に示すように、プラズマＣＶＤ工程として、ガラス基板３上にシリコン窒化膜(ＳｉＮＸ)や酸化シリコン膜(ＳｉＯＸ)などにて構成されたアンダーコート層４をプラズマＣＶＤ(Chemical Vapor Deposition)法で形成する。
【００３７】
次に、ＰＥ(Plasma Enhanced)−ＣＶＤ法によるＰＥ−ＣＶＤ工程あるいはスパッタリング法によるスパッタリング工程などにより、ガラス基板３上に非晶質半導体層であるアモルファスシリコン膜71を５０Å程度堆積する。
【００３８】
この後、レーザ照射工程として、図４に示すように、このアモルファスシリコン膜71にエキシマレーザビームを照射してレーザアニールして、このアモルファスシリコン膜71を結晶化させてポリシリコン膜72にする。
【００３９】
さらに、図５に示すように、ドライエッチング工程として、ドライエッチングにてポリシリコン膜72を島状にパターニングする。
【００４０】
この後、第１のイオンドーピング工程として、これらパターニングされた各島状のポリシリコン膜72の全面に低濃度のボロン(Ｂ)をイオンドーピングして、これら各島状のポリシリコン膜72をｐ−層であるｐ−領域として、光センサ７の受光部21および各薄膜トランジスタ５,６のチャネル領域12を形成する。
【００４１】
次いで、ゲート絶縁膜形成工程として、図６に示すように、これら島状のポリシリコン膜72を含むアンダーコート層４上に、ＰＥ−ＣＶＤ法やＥＣＲ(Electron-Cyclotron Resonance)−ＣＶＤ法などによって、酸化シリコン膜(ＳｉＯＸ)からなるゲート絶縁膜17を形成する。
【００４２】
この後、第１のレジスト形成工程として、図７に示すように、光センサ７の受光部21およびｐ＋領域25となるポリシリコン膜72上と、ｐチャネル型の薄膜トランジスタ６の活性層11となるポリシリコン膜72上と、ｎチャネル型の薄膜トランジスタ５のチャネル領域12およびＬＤＤ領域15,16となるポリシリコン膜72上とのそれぞれにレジストマスクとなるレジスト73を形成する。
【００４３】
この状態で、第２のイオンドーピング工程として、このレジスト73をマスクとして用いて、光センサ７のｎ＋領域24となるポリシリコン膜72と、ｎチャネル型の薄膜トランジスタ５のソース領域13およびドレイン領域14となるポリシリコン膜72とのそれぞれに高濃度のリン(Ｐ)をイオンドーピングしてｎ＋層として、これら光センサ７のｎ＋領域24とｎチャネル型の薄膜トランジスタ５のソース領域13およびドレイン領域14とのそれぞれを形成する。
【００４４】
次に、図８に示すように、レジスト73を除去した後、第１メタル形成工程として、ゲート絶縁膜17上にモリブデン−タンタル合金(Ｍｏ−Ｔａ)やモリブデン−タングステン合金(Ｍｏ−Ｗ)などを成膜して第１メタル層74を形成する。
【００４５】
この後、図９に示すように、第１のパターニング工程として、この第１メタル層74をパターニングして、光センサ７のｐ＋領域25となる部分およびｐチャネル型の薄膜トランジスタ６のソース領域13およびドレイン領域14となる部分のそれぞれを開口させる。
【００４６】
この状態で、第３のイオンドーピング工程として、このパターニングした第１メタル層74をマスクとして、光センサ７のｐ＋領域25となる部分のポリシリコン膜72、およびｐチャネル型の薄膜トランジスタ６のソース領域13およびドレイン領域14となる部分のポリシリコン膜72のそれぞれに高濃度のボロン(Ｂ)をイオンドーピングしてｐ＋層として、光センサ７のｐ＋領域25を形成する。
【００４７】
このとき、このｐチャネル型の薄膜トランジスタ６は、パターニングされた第１メタル層74がゲート電極18となる。
【００４８】
さらに、図１０に示すように、第２のパターニング工程として、この第１メタル層74をさらにパターニングして、光センサ７のｎ＋領域24から受光部21のゲート電極26下に位置する部分まで、およびｎチャネル型の薄膜トランジスタ５のソース領域13、ドレイン領域14およびＬＤＤ領域15,16となる部分をさらに開口させる。
【００４９】
この後、第２のレジスト形成工程として、光センサ７のゲート電極26となる第１メタル層74を含むゲート絶縁膜17上にレジストマスク75を形成して、このレジストマスク75にて光センサ７のｎ＋領域24、受光部21およびｐ＋領域25となるポリシリコン膜72上を覆う。
【００５０】
この状態で、第４のイオンドーピング工程として、このパターニングした第１メタル層74およびレジストマスク75のそれぞれをマスクとして、ｐチャネル型の薄膜トランジスタ６のソース領域13およびドレイン領域14となる部分と、ｎチャネル型の薄膜トランジスタ５のソース領域13、ドレイン領域14およびＬＤＤ領域15,16となる部分のそれぞれに、低濃度のリンをイオンドーピングしてｎ−層として、ｎチャネル型の薄膜トランジスタ５のソース領域13、ドレイン領域14およびＬＤＤ領域15,16と、ｐチャネル型の薄膜トランジスタ６のソース領域13およびドレイン領域14とのそれぞれを形成する。このとき、光センサ７には低濃度のリンをイオンドーピングしない。
【００５１】
そして、ｎチャネル型の薄膜トランジスタ５および光センサ７のそれぞれは、パターニングされた第１メタル層74がゲート電極18,26となる。さらに、光センサ７の受光部21は、ｐ−領域の低濃度不純物注入領域によって構成されてＰＩＮ型となる。
【００５２】
次いで、熱活性化工程として、第１ないし第４のイオンドーピン工程にてドーピングした各不純物を活性化させるため、光センサ７の受光部21、ｎ＋領域24およびｐ＋領域25と、ｐチャネル型の薄膜トランジスタ６のソース領域13およびドレイン領域14と、ｎチャネル型の薄膜トランジスタ５のソース領域13、ドレイン領域14およびＬＤＤ領域15,16とのそれぞれを５００℃程度でアニールする。
【００５３】
この後、水素化工程として、これら光センサ７の受光部21、ｎ＋領域24およびｐ＋領域25と、各薄膜トランジスタ５,６の活性層11とのそれぞれが形成されたガラス基板３を図示しないプラズマＣＶＤ装置に挿入して、このガラス基板３を水素のプラズマ中にさらして水素化する。
【００５４】
この後、図１１に示すように、プラズマＣＶＤ工程として、この水素化したプラズマＣＶＤ装置と同一のプラズマＣＶＤ装置内で、光センサ７および薄膜トランジスタ５,６それぞれのゲート電極18,26を含むゲート絶縁膜17上に酸化シリコン膜などを成膜して層間絶縁膜31を形成する。
【００５５】
次いで、図１２に示すように、この層間絶縁膜31にコンタクトホール32,33,34,35,36,37を形成して、光センサ７のｎ＋領域24およびｐ＋領域25と、ｐチャネル型の薄膜トランジスタ６およびｎチャネル型の薄膜トランジスタ５それぞれのソース領域13およびドレイン領域14とのそれぞれを露出させる。
【００５６】
この後、第２メタル層形成工程として、これらコンタクトホール32,33,34,35,36,37を含む層間絶縁膜31上の全面に第２メタル層76を成膜する。
【００５７】
次いで、この第２メタル層76をパターニングして、光センサ７のｎ型電極43、ｐ型電極44および遮光層45と、ｐチャネル型の薄膜トランジスタ６のソース電極41およびドレイン電極42と、ｎチャネル型の薄膜トランジスタ５のソース電極41およびドレイン電極42とのそれぞれを形成する。
【００５８】
さらに、パッシベーション膜形成工程として、これら光センサ７のｎ型電極43、ｐ型電極44および遮光層45と、ｐチャネル型の薄膜トランジスタ６のソース電極41およびドレイン電極42と、ｎチャネル型の薄膜トランジスタ５のソース電極41およびドレイン電極42とのそれぞれを含む層間絶縁膜31上に透明有機絶縁膜である窒化シリコン(ＳｉＮ)膜としてのパッシベーション膜46を形成して、各薄膜トランジスタ５,６および光センサ７を完成する。
【００５９】
この後、図１３に示すように、このパッシベーション膜46上にコンタクトホール47を形成して、ｎチャネル型の薄膜トランジスタ５のドレイン電極42を露出させる。
【００６０】
この状態で、このコンタクトホール47を含むパッシベーション膜46上に、ＩＴＯ(Indium Tin Oxide)をスパッタ法にて成膜してからパターニングして画素電極48を形成する。この後、この画素電極48を含むパッシベーション膜46上に、低温キュア型のポリイミドを印刷塗布してからラビング処理して配向膜49を形成してアレイ基板２を完成する。
【００６１】
一方、対向基板51のガラス基板52上の全面に顔料を分散して赤、緑、青の３色のカラーフィルタ層53をストライプ状に形成する。この後、このカラーフィルタ層53の全面に、ＩＴＯ(Indium Tin Oxide))をスパッタ法にて成膜して対向電極54を形成する。
【００６２】
さらに、この対向電極54上の全面に、ポリイミドを印刷塗布してからラビング処理して配向膜55を形成して対向基板51を完成する。
【００６３】
そして、アレイ基板２の配向膜49側に、対向基板51の配向膜55側を対向させて取り付けてセル化した後、これらアレイ基板２の配向膜49と対向基板51の配向膜55との間に液晶56を注入して封止して液晶層57を介挿させる。
【００６４】
この後、アレイ基板２および対向基板51それぞれの外側に偏光板58,59をそれぞれ取り付けて表示時の液晶表示装置１を完成する。
【００６５】
この後、この液晶表示装置１のアレイ基板２の裏面側にバックライト61を対向させて取り付ける。さらに、画像読み取り時にはアレイ基板２側の偏光板58上に取り外し可能に輝度向上フィルム62を取り付ける。このとき、この輝度向上フィルム62は、画像読み取り時にのみ配置できるように取り付ける。
【００６６】
上述したように、上記一実施の形態によれば、液晶表示装置のアレイ基板の各光センサによる画像読み取りの際にのみ、この液晶表示装置のアレイ基板と対象物との間に輝度向上フィルムを取り外し可能に挿入して配設させる。この結果、この液晶表示装置のアレイ基板の各薄膜トランジスタによる画像表示時の輝度を低下させることなく、画像読み取り時に対象物にて反射された光の強度を向上できる。したがって、輝度向上フィルムによって印刷物にて反射した反射光の強度を向上できるとともに、画像表示時の輝度の低下を伴わない読み取り機能内蔵型の液晶表示装置を実現できる。
【００６７】
なお、上記一実施の形態では、液晶表示装置１に用いられるアレイ基板２について説明したが、有機ＥＬ(ElectroLuminescence)素子に用いられるアレイ基板であっても、対応させて用いることができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の表示装置の一実施の形態の画像読み取り時を示す説明断面図である。
【図２】同上表示装置の画像表示時を示す説明断面図である。
【図３】同上表示装置のガラス基板上にアモルファスシリコン膜を形成した状態を示す説明断面図である。
【図４】同上アモルファスシリコン膜を結晶化してポリシリコン膜にする状態を示す説明断面図である。
【図５】同上ポリシリコン膜をパターニングして低濃度のボロンをイオンドープする状態を示す説明断面図である。
【図６】同上ポリシリコン膜を含むアンダーコート層上にゲート絶縁膜を形成した状態を示す説明断面図である。
【図７】同上ゲート絶縁膜上のレジストをマスクとして高濃度のリンをイオンドープする状態を示す説明断面図である。
【図８】同上ゲート絶縁膜上に第１メタル層を形成した状態を示す説明断面図である。
【図９】同上第１メタル層をパターニングして高濃度のボロンをイオンドープする状態を示す説明断面図である。
【図１０】同上第１メタル層をパターニングして低濃度のリンをイオンドープする状態を示す説明断面図である。
【図１１】同上第１メタル層を含むゲート絶縁膜上に層間絶縁膜を設けた状態を示す説明断面図である。
【図１２】同上層間絶縁膜に設けたコンタクトホールに第２メタル層を設けてパターニングした状態を示す説明断面図である。
【図１３】同上表示装置を示す説明断面図である。
【符号の説明】
【００６９】
１    表示装置としての液晶表示装置
２    アレイ基板
５,６    スイッチング素子としての薄膜トランジスタ
７    光電変換素子としての光センサ
51    対向基板
62    輝度向上フィルム
【図１】
0004675580.tif 000002
【図２】
0004675580.tif 000003
【図３】
0004675580.tif 000004
【図４】
0004675580.tif 000005
【図５】
0004675580.tif 000006
【図６】
0004675580.tif 000007
【図７】
0004675580.tif 000008
【図８】
0004675580.tif 000009
【図９】
0004675580.tif 000010
【図１０】
0004675580.tif 000011
【図１１】
0004675580.tif 000012
【図１２】
0004675580.tif 000013
【図１３】
0004675580.tif 000014