(57)【特許請求の範囲】
【請求項１】
それぞれの同期成分を含む第一の入力信号及び第二の入力信号を受信する第一信号入力及び第二の信号入力と、
前記第一入力信号及び第二の入力信号の前記同期成分に無関係な基準クロック信号を発生する第１クロックジェネレータと、
前記第１クロックジェネレータに接続され、前記基準クロック信号に応答して複数の更なるクロック信号を発生する第２クロックジェネレータと、
前記第一の信号入力及び第二の信号入力並びに前記第２クロックジェネレータに接続され、サンプリングレート及び適切な信号規格に従い前記第一及び第二の入力信号をサンプリング及び処理する信号処理セクションであって、複数のアナログ／デジタル変換器のうちの１つが前記第一の入力信号及び第二の入力信号を対応する第一のデジタル信号及び第二のデジタル信号に変換する複数のアナログ／デジタル変換器であって、前記複数の更なるクロック信号のうちの１つが供給される複数のアナログ／デジタル変換器を有する信号処理セクションとを備え、
前記複数のアナログ／デジタル変換器には、前記第一の入力信号及び第二の入力信号の前記同期成分に無関係であって且つ前記サンプリングレートに実質的に等しい周波数を有する前記複数の更なるクロック信号のうちの１つが供給され、
前記信号処理セクションは、１つの信号処理チャネルを使用して前記第一のデジタル信号及び第二のデジタル信号を処理し、前記１つの信号処理チャネルには、前記第一のデジタル信号及び第二のデジタル信号のうちの１つを処理するために必要とされるクロックレートの少なくとも２倍のクロックレートの信号周波数を有する更なるクロック信号が供給される、
ことを特徴とする信号処理装置。
【請求項２】
前記アナログ信号はテレビジョン信号である、
ことを特徴とする請求項１記載の信号処理装置。
【請求項３】
前記信号処理セクションは、同期成分を含むデジタル入力信号を処理し、前記基準クロック信号は、前記デジタル入力信号の前記同期成分に無関係である、
ことを特徴とする請求項１記載の信号処理回路。
【請求項４】
同期成分を含む入力信号を処理する方法であって、
それぞれの同期成分を含む第一の入力信号及び第二の入力信号を受信するステップと、
前記第一の入力信号及び第二の入力信号の前記同期成分に無関係な基準クロック信号を発生するステップと、
前記基準クロック信号に基づいて複数の更なるクロック信号を発生するステップと、
前記複数の更なるクロック信号のうちの１つが供給される複数のアナログ／デジタル変換器のうちの１つを使用して、前記第一の入力信号及び第二の入力信号を対応する第一及び第二のデジタル信号に変換するステップと、
復号化回路／ロジックの１つの処理チャネルを使用して、適切なテレビジョン信号規格に従い前記変換されたデジタル信号を復号化し、表示に適した出力信号を供給するステップとを備え、前記１つの処理チャネルには、１つの入力信号を処理するために必要とされるクロックレートの少なくとも２倍の周波数を有する前記複数の更なるクロック信号の少なくとも１つが供給され、
前記複数のアナログ／デジタル変換器及び前記復号化回路／ロジックには、前記第一の入力信号及び第二の入力信号の前記同期成分に無関係であって且つサンプリングレートに実質的に等しい周波数を有する前記複数の更なるクロック信号のうちの１つがそれぞれ供給される、
ことを特徴とする方法。
【請求項５】
前記受信するステップは、同期成分を含むデジタル入力信号を受信するステップを含み、
前記復号化するステップは、前記デジタル入力信号の前記同期成分に無関係である前記更なるクロック信号のうちの１つが供給される復号化回路／ロジックを使用して、前記デジタル入力信号を復号化するステップを含む、
ことを特徴とする請求項４記載の方法。
【請求項６】
前記受信するステップは、第一及び第二のアナログテレビジョン信号を受信するステップを含む、
ことを特徴とする請求項４記載の方法。
【発明の詳細な説明】
【０００１】
［発明の分野］
本発明は、アナログ信号及び／又はデジタル信号を処理するための装置に関し、より詳細には、各種のアナログ信号をデジタル化し、該デジタル化した信号及び／又はデジタル信号を処理するために、複数のクロック周波数を利用する集積回路に関する。
【０００２】
［発明の背景］
集積回路、すなわちＩＣは、全てのタイプの電子装置において広範に使用されている。これらの電子装置がより複雑になるにつれて、要求される機能の全てを実行するために必要とされるＩＣの数は増加し、及び／又は各種ＩＣの機能が１つのＩＣに組込まれる。複数の機能が１つのＩＣに統合されたとしても、ＩＣ内部の複雑さが低減されることが望ましい。
【０００３】
現在のテレビジョンは、様々な地上波ソース又は非地上波ソースからの、アナログ及びデジタルテレビジョン信号の両者を処理するために多くの異なるＩＣを使用している。しかし、次世代のデジタル／アナログテレビジョンは、現在のテレビジョンよりも高いレベルの集積度を有することが期待される。
【０００４】
高いレベルの集積度により、より少ない数のＩＣを要することになり、各種の個々のＩＣにより実行される処理は、１つのＩＣに組込むことができる。しかし、アナログテレビジョン信号受信機からの処理をデジタルテレビジョン信号について要求される処理と組み合わせるやり方には、様々な障害がある。
【０００５】
アナログテレビジョン信号処理用ＩＣとデジタルテレビジョン信号処理用ＩＣとの統合に関する問題は、異なるソースのビデオ（アナログビデオ及びデジタルビデオの両者）が異なるサンプリングレートで動作するアナログ／デジタル（A/D）変換器を必要とする場合があることである。
【０００６】
アナログテレビジョン信号は、ラインロック周波数又はクロマ サブキャリアロック周波数に基づいているのに対し、デジタル変調された（デジタル）テレビジョン信号は、デジタルテレビジョン信号自身のシンボルレートに基づいている。また、現在のアナログ／デジタル変換技術は、非同期クロックが存在するときに、アナログ／デジタル変換性能に悪影響を与えるデジタルクロストークを発生する。
【０００７】
オフ周波数処理のためにデジタル補間を使用したスタンドアロン型デジタル復調器を使用することが知られている。また、アナログ信号についての第２チャネル処理は、非同期のサンプリング周波数により達成されている。しかし、後者の場合では、メインチャネルは、水平同期パルス又はカラーバーストのような、到来するアナログテレビジョン信号のパラメータにロックされる。
国際特許出願WO98/46027号では、アナログ色度信号をデジタル化することなしに、PAL/NTSCカラーシステムの全ての変形を復調するための１つの外部非同期クリスタルクロックを含むマルチスタンダード カラーデコーダ システムが開示されている。アナログ色度信号を復調する開示された方法では、アナログ色度を復調するためのデジタル直交信号が生成され、アナログ復調された色差信号が得られる。デジタル位相誤差信号は、アナログ復調された色差信号の少なくとも一部から与えられる。デジタル位相誤差信号は、デジタルフィルタリングされて、デジタル直交信号生成のための位相制御信号が得られる。
米国特許第5,367,337号では、予め選択されたビデオフォーマットへの変換のためにビデオフォーマットを含んだ、非同期で到来するビデオ画像信号を受信してサンプリングし、次いで信号処理してビデオ画像を再現する装置及びシステムが開示されている。この特許は、ビデオフォーマットを検出するための処理においてオーバサンプリングを開示している。
米国特許第5,8,08,691号では、周期的デジタル信号のサンプリングクロックに関して非同期である周期的な基準信号の周波数により特定された周波数を有する周期的なデジタル信号を合成するための装置が開示されている。好適な実施の形態では、デジタルビデオシステムは、デジタル色搬送波を合成し、デジタルビデオシステムのデジタルシステムクロックに関して非同期である水晶発振子の基準周波数に合成される。
【０００８】
［発明の概要］
本発明は、複数のアナログ信号に対するデジタル化、該デジタル化信号及び／又はデジタル信号に対する処理を同時に実行する１つのシステムＩＣであり、到来する信号のパラメータにロックされることのない共通の周波数ソースを使用している。したがって、全ての到来信号に対して、高性能のサンプリング及び処理が達成される場合がある。
【０００９】
本発明は、いずれのシステムに対してもロックされることのない１つの基準周波数（基準クロック）を使用して、２つのチャネルについて標準的なアナログビデオの復号化を提供する。すなわち、基準クロックは、いずれかの入力信号のロック可能な特性に基づいておらず、すなわちロックされない。２つのデジタルシグナルプロセッサは、衛星及び地上波テレビジョン信号向けのものであり、同じ基準周波数に基づいた処理を実行するために変更される。本発明は、全てのアナログ／デジタル変換器、及び複数のチャネルからなるデジタルシグナルプロセッサについて同期周波数処理を提供し、到来信号の誤ったサンプリング及び処理を防止するものである。
【００１０】
本発明の１形態では、特定の周波数の１つの基準クロックがクロックジェネレータに入力され、該ジェネレータは、ＩＣのアナログ／デジタル変換器及び復号化回路／ロジックにより必要とされる全ての動作周波数（クロック周波数）を発生する。基準クロックは、たとえば、入力信号の同期特性のいずれかにロックされない点で独立なクロックである。
【００１１】
全ての他のサンプリング及び処理周波数が発生される１つの基準クロックのみが存在するため、アナログ／デジタル変換器は、殆どデジタル的なノイズなしに、１０ビット精度までの高い性能で動作することができる。これは、アナログ入力をサンプリングするために必要とされる「クワイエット ゾーン」がもはや存在しないためであり、非同期のサンプリング周波数では不可能なことである。一方、本発明の１つの基準クロック（周波数）に基づいた複数のサンプリング周波数により、デジタル遷移間でのこれらのクワイエット ゾーンは保持される。
【００１２】
本発明のＩＣの１つの回路／ロジックセクションは、衛星（デジタル）ブロードキャストテレビジョン信号を処理するものであり、補間器を使用して、実際のサンプルが異なる周波数（たとえば、５４ＭＨｚ）で行われた場合であっても、適切なシンボルレートに関連した周波数（たとえば、４０ＭＨｚ）で到来信号を処理する。
【００１３】
類似の手順は、地上波デジタルテレビジョン信号、又は残留波帯（VSB）テレビジョン信号についても使用される。この場合、シンボルレートの２倍が適切な周波数（たとえば、２１．５４ＭＨｚ）であるのに対して、サンプリング周波数（クロック信号）は特定の周波数（たとえば、２７ＭＨｚ）よりも大きい。
【００１４】
また、アナログテレビジョン信号の処理は、それぞれのチャネルについて特定の周波数（たとえば、１８ＭＨｚ）で達成される。アナログテレビジョン信号のサンプルが到来するラインレートにロックされないとしても、それぞれのチャネルについてのサブサンプルの精度により水平周波数が決定される。
【００１５】
最終的なサンプルレート変換器は、色差信号（たとえば、６．７５ＭＨｚ）のそれぞれについての周波数を輝度信号（たとえば、１３．５ＭＨｚ）についての周波数に加えたものに対応する周波数（たとえば、２７ＭＨｚ）を有する。これにより、データ出力のジッタラインが生じない。
【００１６】
さらに、本発明のＩＣの色度復調器は、到来信号のそれぞれについて到来する色度バースト信号にロックされるデジタル離散時間の発振器（DTO）を使用している。したがって、全てのデジタル処理は、４つのタイプのテレビジョン信号システムによるような回路／ロジックの各種処理セクションで固有な非同期キャラクタにもかかわらず、同期クロックを使用して達成される。
【００１７】
また、本発明は、２重のＮＴＳＣ信号処理セクションにおけるデジタル回路の多くを２重に使用することを達成する。デジタルカラーデコーダ（DCD）は、輝度信号と色度信号を分離するための櫛形フィルタによるフィルタリング、及び色差信号を生成するための色度復調、同期信号（sync）分離、サンプルレート変換、スタンダードインタフェース周波数へのサンプルレート変換（SRC）、及び垂直ブランキング間隔（VBI）データスライスを含むＮＴＳＣビデオを復号化するために、全ての必要な信号処理機能を実行する。
【００１８】
ＶＢＩは、「Ｖチップ」ペアレンタルコントロール／レーティング情報、番組ガイド、テレテキストデータ等を典型的に含んでいる。全てのこれらの機能は、メインチャネルビデオ及び第２チャネルビデオの両者について含まれ、ピクチャ イン ピクチャ（PIP）向けに通常使用される。
【００１９】
本発明の別の態様によれば、ＤＣＤは、２つのチャネルを結合し、２つのチャネルについて必要とされる実際のデータ記憶要素のみを複製し、必要とされるサンプリング／クロック周波数及びクロックサイクル毎のスイッチングチャネルを２度実行することによる処理の殆どについて、同じ回路を使用する。したがって、たとえば、それぞれ１８ＭＨｚのチャネルは、１つおきのクロックサイクルに関して３６ＭＨｚで処理される。
【００２０】
別の構成では、本発明は、アナログ信号処理セクション、及びクロックジェネレータを含んでいる。アナログ信号処理セクションは、水平同期信号等のような同期成分を有するアナログ信号を処理するために使用可能である。クロックジェネレータは、アナログ信号処理セクションによる使用のために、外部の基準信号に基づいて内部のクロック信号を発生するために使用可能である。この場合、外部の基準信号は、アナログ信号の同期成分に依存しない。
【００２１】
別の構成では、本発明は、アナログ信号処理セクション、デジタル信号処理セクション、アナログ信号処理セクションと関連する第１のアナログ／デジタル変換器、デジタル信号処理セクションと関連する第２のアナログ／デジタル変換器を含んでいる。
【００２２】
本集積回路は、１つの基準クロック信号から第１及び第２のアナログ／デジタル変換器のそれぞれについて、第１及び第２のクロック信号を供給するために使用可能なクロックジェネレータを更に含んでいる。この場合、第１のクロック信号及び第２のクロック信号は、第１及び第２のアナログ／デジタル変換器の同期処理を提供する。
【００２３】
さらに別の構成では、本発明は、アナログ信号処理セクション、デジタル信号処理セクション及びクロックジェネレータを含んでいる。クロックジェネレータは、アナログ処理セクション及びデジタル処理セクションにより、仕様のための異なる周波数の複数のクロック信号を発生するために使用可能である。
【００２４】
この場合、クロックジェネレータは、入力するアナログ及び／又はデジタル信号の同期特性に依存しない所与の周波数からなる１つの基準クロック信号を使用する。アナログ信号処理セクション及びデジタル信号処理セクションは、それぞれアナログ信号及びデジタル信号を同時に処理する。
【００２５】
［発明の実施の形態］
本発明は、添付図面を参照して以下に記載される。幾つかの図面を通して、一致する参照符号は、一致する構成要素を示している。
図１を参照して、本発明によるＩＣを使用するに適したシステム１０のブロック図が示されている。システム１０は、信号及び／又はデータ及び情報の処理のための複数の集積回路を備えている。この場合、少なくとも１つのＩＣは、適切な機能のために、複数のクロック、クロック周波数又はクロック／クロッキング信号を必要とする。
【００２６】
このタイプのＩＣは、マルチプル クロックＩＣと呼ばれる場合がある。システム１０は、本発明のマルチプルクロックＩＣを利用した例示的な環境／適用であることが理解されるべきである。システム１０のマルチプルクロックＩＣは、本明細書で上述された原理に従い、当業者に知られているような多くの構成を取るか、及び／又は多くの機能を実行する場合がある。
【００２７】
システム１０において、マルチプルクロックＩＣは、様々なソースからの様々なテレビジョン信号形式について、テレビジョン信号処理を実行する。要するに、本発明を組込んだマルチプル クロック テレビジョン シグナル プロセッサＩＣは、デジタル衛星テレビジョン信号、地上波（ケーブル配信を含む）デジタルテレビジョン信号及び地上波（ケーブル配信を含む）アナログテレビジョン信号を処理するために適合／使用可能にされる。これらアナログ及びデジタル信号は、各種の符号化スキーム及び／又は変調スキームで供給される場合がある。
【００２８】
システム１０は、テレビジョン信号処理装置１２を含んでおり、該装置は、テレビジョン装置、セットトップボックス等（集合的に「テレビジョン装置」とする）である場合がある。テレビジョン信号処理装置１２は、受信されたテレビジョン信号を復号化するための処理回路／ロジック１６を含んでいる。
【００２９】
処理回路／ロジック１６は、デジタル変調されたアナログオーディオ又はアナログビデオテレビジョン信号を復号化して処理するために使用可能であり、また、たとえば、ＱＰＳＫ（Quadrature Phase Shift Keying）変調／符号化形式を使用して変調されたディレクト ブロードキャスト サテライト（DBS）システム２０から（「デジタルテレビジョン信号」）送信するために使用可能である。
【００３０】
また、処理回路／ロジック１６は、地上波デジタルテレビジョン（DTV）アンテナ２６からのデジタルテレビジョン信号を復号化して処理するために使用可能である。かかるテレビジョン信号は、ＶＳＢ（Vestigal SideBand）変調／符号化形式を使用してデジタル変調されている場合がある。
【００３１】
また、処理回路／ロジック１６は、ＣＡＴＶ（ケーブルテレビジョン）システム３４からのアナログテレビジョン信号と同様に、信号パス又は信号ライン３２を介して受信された地上波アナログアンテナ３０からのアナログオーディオ及びビデオテレビジョン信号（「アナログテレビジョン信号」）を処理するために使用可能である。
【００３２】
アナログテレビジョン信号の変調／符号化形式は、典型的にＮＴＳＣであるが、他の形式が使用される場合がある。アナログテレビジョン信号の処理は、適切な回路、ソフトウェア及び／又は他の構成要素を通して入力信号をデジタル化することを典型的に含んでいる。
【００３３】
また、ＣＡＴＶシステム３４からのデジタルテレビジョン信号は、復号化されて処理される場合がある。なお、テレビジョン装置１２は、示された以外のソースからのアナログ及び／又はデジタルテレビジョン信号を受信して処理するようにも適合されることが理解されるべきである。
【００３４】
また、テレビジョン信号処理装置１２は、テレビジョン信号処理装置１２の動作を制御するための記憶されたプログラム命令（すんわち、ソフトウェア）を含んだメモリ１８を典型的に含んでいる。回路／ロジック２４は、テレビジョン処理装置１２の他の機能性のために設けられる。この機能性は、本発明の理解又は実施に必ずしも必要がないので、詳細に記載しない。
【００３５】
また、システム１０は、処理回路／ロジック１６に接続され、テレビジョン信号のビデオ部分（及びそのＯＳＤ）を表示するために適したディスプレイ１４を含んでいる。セットトップボックス等の場合、ディスプレイ１４は、付属されるテレビジョンセットのディスプレイと関連付けされる。また、出力３８は、処理装置１２からビデオレコーダ等を含んだ別の装置にオーディオ及び／又はビデオ信号を供給するために提供される。
【００３６】
テレビジョン信号処理装置１２は、インディアナ州インディアナにあるThomson Consumer Electronics社により製造されるＤＴＶ−３２０ ＨＤＴＶ（High Definition Television）に限定されず、高精細デジタルテレビジョン（HDTV）のようなデジタルテレビジョン、アナログ／デジタルテレビジョン信号を利用可能なセットトップボックス、テレビジョン信号記憶装置、又はテレビジョン信号の様々な形式を処理することができるいずれか他の装置を含んだアナログ／デジタルテレビジョンである場合がある。
【００３７】
本発明の態様によれば、システム１０における複数のＩＣのうちの少なくとも１つがマルチプルクロックＩＣである。テレビジョン装置１２の処理回路／ロジック１６で利用されるマルチプルクロックＩＣは、ユニバーサルリンクＩＣとして知られており、図２に例示されている。
【００３８】
ユニバーサルリンクＩＣ４０は、ミックスドシグナル設計の集積回路であり、すなわち、ＩＣ４０は、アナログ及びデジタルテレビジョン信号処理回路の両者を有しており、各種のテレビジョン信号処理機能を１つのＩＣに組込むか、或いは統合する。
【００３９】
図２を参照して、テレビジョン装置１２で使用されるユニバーサルリンクＩＣ４０のブロック図が示されている。異なる周波数からなる複数のクロック信号は、所与の周波数からなる外部で発生された基準クロック信号を使用して、ユニバーサルリンクＩＣ４０により発生される。
【００４０】
ユニバーサルリンクＩＣ４０は、外部で発生された基準クロック信号を受信するＩ／Ｏピン４８を含んでいる。本実施の形態では、ユニバーサルリンクＩＣ４０は、外部で供給される２７ＭＨｚの基準クロック信号を使用する。上述した原理に従い、他の外部の基準クロック信号が使用される場合がある。
【００４１】
特に、外部の基準クロック信号は、（アナログ又はデジタルのいずれかである）到来するテレビジョン信号の同期パルス又はカラーバーストのようないずれかロック可能な特性に基づかず、ロックされない。むしろ、外部の基準クロック信号は、適切な周波数のクロック信号を発生して、ユニバーサルリンクＩＣ４０も回路／ロジックの各種のセクション又はブロックにクロック信号周波数の必要条件を受容するために、容易な乗算及び割算を提供するために選択される。
【００４２】
ユニバーサルリンクＩＣ４０では、位相ロックループ（PLL）シンセサイザ５０に外部の基準クロック信号が提供される。該シンセサイザ５０は、出力／ライン５２に関する所与の周波数の出力クロック信号を発生する。ここで、ＰＬＬ出力クロック信号は、１０８ＭＨｚとなるように選択され、内部の基準クロック信号と考えられる場合がある。全ての残りの必要とされるクロック信号は、内部の基準クロック信号から発生される。
【００４３】
１０８ＭＨｚの内部の基準クロック信号は、複数のクロック周波数を発生するための適切な回路／ロジックを含んでいるクロックジェネレータに供給される。クロックジェネレータ５４により発生されるクロック信号の実際の数は、特定のＩＣのクロック信号の必要条件に依存する。
【００４４】
ユニバーサルリンクＩＣ４０では、クロックジェネレータ５４は、異なる周波数からなる４つのクロック信号、及び内部の基準クロック信号と同じ周波数からなる１つのクロック信号を発生する。次いで、それぞれ発生されたクロック信号は、回路／ロジックの適切なセクション又はブロックに経路決定される。
【００４５】
本発明によれば、ＰＬＬクロックシンセサイザ５０により発生されるＩＣ内部の基準クロック周波数は、外部の基準クロック周波数の倍数である。より詳細には、ＩＣ内部の基準クロック周波数は、外部の基準クロック周波数の整数倍であることが好ましい。また、ＩＣ内部の基準クロック周波数は、回路／ロジックの各種のセクション又はブロックにより使用することができる複数のＩＣクロック信号又は周波数に分割することができるように選択される。
【００４６】
この場合、内部の基準クロック信号の周波数は、１０８ＭＨｚであり、これは外部の基準クロック信号の周波数２７ＭＨｚの４倍である。次いで、クロックジェネレータ５４は、ＩＣ内部のクロック信号の周波数１０８ＭＨｚの２分の１である５４ＭＨｚのクロック信号、ＩＣ内部のクロック信号の周波数１０８ＭＨｚの３分の１である３６ＭＨｚ、ＩＣ内部のクロック信号の周波数１０８ＭＨｚの４分の１である２７ＭＨｚのクロック信号、及びＩＣ内部のクロック信号の周波数１０８ＭＨｚの６分の１である１８ＭＨｚのクロック信号を生成する。したがって、クロックジェネレータ５４は、位相シフトのないマスタ内部クロックの分数調波である４つのサブブロックを発生する。
【００４７】
内部クロック信号の周波数を決定する別の要素は、ユニバーサルリンクＩＣ４０の回路／ロジックの各種のセクション又はブロックについてのサンプリングレート、すなわちクロッキングレートである。上述したように、ユニバーサルリンクＩＣ４０は、３つのメインセクションを含んでいる。
【００４８】
３つのメインセクションは、衛星送信されたテレビジョン信号を受信して復調／復号化するために使用可能な「サットリンク」セクション４２、地上波で送信された一般的なデジタル及び／又はデジタル高精細（HDTV）信号を受信して復調／復号化するために使用可能な「ＶＳＢ（残留波帯）リンク」セクション４４、及びスイッチング、色度復調及びＮＴＳＣ（アナログ）信号の他の信号処理を提供するために使用可能な回路／ロジックのブロックである「ＤＣＤ（デジタルカラーデコーダ）」セクション４６である。
【００４９】
ユニバーサルリンクＩＣ４０は、メインのアナログテレビジョン信号についての第１システム、（ピクチャ イン ピクチャであるＰＩＰ、及び／又はピクチャ オン ピクチャであるＰＯＰのような）補助のアナログテレビジョン信号についての第２システム、デジタル衛星テレビジョン信号についての第３システム、デジタル地上波テレビジョン信号についての第４システムを含む各種別々の復号化／復調システムを提供する。
【００５０】
セクション４２、４４及び４６は、独立に及び並列に動作する。様々な信号の性質のために、回路／ロジックのセクション又はブロックの各種部分は、異なるクロック又はサンプリング周波数を必要とする。
【００５１】
サットリンクセクション４２は、Ｉ，Ｑ入力を適切な「ｘビット」のアナログ／デジタル変換器に入力する。特に、Ｉ，Ｑ入力はデュアル６ビットアナログ／デジタルコンバータ５６に供給される。該コンバータ５６は、５４ＭＨｚクロック信号を使用して時間計測されて、サンプリングする。
【００５２】
復調ブロック５８及びフォワードエラー補正（FEC）ブロック６０は、衛星によりブロードキャストされるデジタルテレビジョン信号を更に処理する。特に、復調ブロック５８及びＦＥＣブロック６０は、補間器を使用して、衛星によりブロードキャストされるデジタルテレビジョン信号についての周波数に関連した適切なシンボルレートで、サテライトブロードキャスト信号を処理する。
【００５３】
この場合、適切なシンボルレート周波数は、４０ＭＨｚである。しかし、デュアル６ビットアナログ／デジタル変換器５６は、４０ＭＨｚのクロック又はサンプリング信号のみを必要とする場合であっても、５４ＭＨｚのＩＣのクロック信号を利用して時間計測し、到来するテレビジョン信号をサンプリング（オーバサンプリング）する。５４ＭＨｚクロックは、必要とされるクロック又はサンプリング周波数に対して、クロック又はサンプリング周波数において３５％の増加を提供する。
【００５４】
サットリンクセクション４２に類似して、ＶＳＢセクション４４は、適切な「ｘビット」アナログ／デジタル変換器を通して、ＶＳＢデジタルブロードキャストテレビジョン信号を受信する。ＶＳＢセクション４４は、２７ＭＨｚのクロック信号で時間計測される１０ビットアナログ／デジタル変換器６２を通してＶＳＢ信号を受信する。
【００５５】
復調ブロック６４、イコライザブロック６６、位相トラッカブロック６８、及びフォワードエラー補正（FEC）ブロック７０は、地上波によりブロードキャストされるデジタルテレビジョン信号を更に処理する。特に、復調ブロック６４、イコライザブロック６６、位相トラッカブロック６８、及びＦＥＣブロック７０は、ＶＳＢ（すなわち、地上波）によりブロードキャストされるデジタルテレビジョン信号についての周波数に関連するシンボルレートの２倍でＶＳＢ信号を処理する。
【００５６】
この場合、適切なシンボルレート周波数は、１０．７７ＭＨｚであり、したがって、適切なシンボルレート周波数の２倍は、２１．５４ＭＨｚである。しかし、１０ビットアナログ／デジタル変換器６２は、２１．５４ＭＨｚのクロック又はサンプリング周波数のみを必要とする場合であっても、２７ＭＨｚのＩＣのクロック信号を利用して時間計測し、到来するテレビジョン信号をサンプリング（オーバサンプリング）する。２７ＭＨｚクロックは、必要とされるサンプリング周波数に対して、クロック又はサンプリング周波数において約２５％の増加を提供する。
【００５７】
ＤＣＤセクション４６では、アナログテレビジョン信号のそれぞれのチャネルについて１８ＭＨｚのクロック信号を使用して、アナログのサンプリングが達成される。これらのサンプルが入力テレビジョン信号の特性にロックされない場合であっても、この水平周波数は、それぞれのチャネルについてのサブサンプル精度で決定される。ＤＣＤセクション４６は、ＤＣＤアナログ回路セクション７２で、２つのアナログテレビジョン信号（すなわち、一方はメインチャネル、他方はＰＩＰ又はＰＯＰ）を受信するために使用可能である。
【００５８】
その４つのＣＶ／Ｙ信号は、２つの１０ビットアナログ／デジタル変換器７６及び７８に信号を適切に送出するスイッチ７４に入力される。分離されたＣ，Ｕ及びＶの２つのセットは、２つの１０ビットアナログ／デジタル変換器８２及び８４に信号を適切に送出するスイッチ８０に入力される。これら４つの１０ビットアナログ／デジタル変換器７６，７８，８２及び８４の出力は、デュアルチャネルＮＴＳＣデジタルカラーデコーダ８６に入力される。
【００５９】
最終的なサンプルレート変換は、（輝度について連続して１３．５ＭＨｚ、色差信号のそれぞれについて６．７５ＭＨｚ）２７ＭＨｚで達成される。これにより、データ出力にジッタリングラインが生じない。さらに、色度復調器は、到来する信号のそれぞれについて、到来する色度バースト信号にロックされるデジタル離散時間発振器（DTO）を使用する。
【００６０】
アナログ／デジタル変換処理及びデジタル信号処理の全ては、これら４つの信号システムに固有な非同期キャラクタであるにも関わらず、同期クロックを使用して達成される。また、クロックジェネレータ５４により発生されるＩＣのクロック信号の周波数のそれぞれは、回路／ロジックの適切な部分の適切な処理に要求されるクロック／サンプリング信号周波数に等しいか、又は該周波数よりも大きい。かかるオーバサンプリングは、特定の信号の処理において、後に達成される場合がある。
【００６１】
アナログ／デジタル変換及びシグナルプロセッサセクションの同期処理により発生する望ましくない作用は、色度復調セクション１０２及び１０４、ＳＲＣ及び同期プロセッサ１１０及び１１２により補償される。かかる作用を除去するための手法は、当業者にはよく知られており、本明細書では詳細に説明しない。
【００６２】
他のサンプリング及び処理周波数の全てが発生される唯一の基準クロック信号が存在するので、アナログ／デジタル変換器は、高い性能（すなわち、１０ビット精度）で動作することができ、デジタルノイズを有さない。このことは、アナログ信号をサンプリングするために必要とされる「クワイエット ゾーン」が存在しないために、非同期のサンプリング周波数では不可能である。しかし、同じクロックに基づいた複数のサンプリング周波数では、デジタル遷移間でのクワイエット ゾーンが保持される（図３参照）。
【００６３】
本発明の別の態様は、ＮＴＳＣテレビジョン信号を処理するためのデジタル回路の部分を２重に使用することである。これに関して、図４を参照して、ＤＣＤブロック８６のブロック図が示されている。ＤＣＤブロック８６は、２つのＮＴＳＣ（アナログ）テレビジョン信号について必要な信号処理機能の全てを実行する。
【００６４】
ＤＣＤブロック８６は、２つの到来するアナログテレビジョン信号から、輝度及び色度を分離するためのデュアル櫛型フィルタ９０及び９２を含んでいる。それぞれの輝度及び色度スイッチ９４及び９６のそれぞれは、それぞれのチャネルの色度及び輝度成分がクロック毎にスイッチされるように、（１つのチャネルについて必要とされる周波数１８ＭＨｚの２倍）３６ＭＨｚでそれぞれ時間計測される。したがって、それぞれ１８ＭＨｚのチャネルは、クロックサイクルおきに３６ＭＨｚで処理される。
【００６５】
色度成分は、それぞれのＡＣＣ及び色度復調ブロック１０２及び１０９に入力される。ＵＶ成分は、このうちにデマルチプレクサ９８及び１００に送出され、それぞれ分離されたＵ及びＶ成分が得られる。色度復調モジュール１０２及び１０４のＵ及びＶ出力は、それぞれのＵＶスイッチ１０６及び１０８において、それぞれのデマルチプレクサ９８及び１００のＵ及びＶ出力と結合される。
【００６６】
このスイッチ１０６及び１０８は、それぞれのチャネルの色度及び輝度成分がクロック毎にスイッチされるように、３６ＭＨｚ（１つのチャネルについて必要とされる周波数１８ＭＨｚの２倍）で時間計測される。したがって、１８ＭＨｚチャネルのそれぞれは、３６ＭＨｚでクロックサイクル毎に処理される。
【００６７】
輝度及びＵＶ成分は、それぞれのサンプルレート変換器及び同期信号（sync）分離ブロック１１０及び１１２に送出され、スタンダードインタフェース周波数を有する信号が生成される。さらに、データスライサ１１４及び１１６により、垂直ブランキングインターバル（VBI）データスライスが達成される。この場合、「Ｖチップ」ペアレンタル制御情報、テレテキストデータ、番組ガイド情報等が得られる。
【００６８】
サンプルレート変換器、同期プロセッサ１１０及び１１２、並びにデータスライサ１１４及び１１６のそれぞれの出力は、ビデオプロセッサ１１８に入力され、メインチャネルのビデオ及び第２（補助）チャネルのビデオが供給される。第２チャネルのビデオは、ＰＩＰ又はＰＯＰ向けに典型的に使用される。先に述べたように、１つの基準クロックを使用することによる望まれない作用は、色度復調セクション１０２及び１０４、並びにサンプルレート変換及び同期プロセッサ１１０及び１１２で補償される。
【００６９】
図５を参照して、本発明の態様によるＤＣＤブロック８６における論理回路の多くを２重に使用することによる櫛型フィルタの実現に関して、一般的に１３０で示されるブロック図を示す図である。クロック又はサンプリング周波数１８ＭＨｚからなる第１のコンポジットビデオは、ビデオの１ラインを保持するデータ記憶装置１３４、及び櫛型フィルタ１３２に入力される。
【００７０】
同時に、クロック又はサンプリング周波数１８ＭＨｚからなる第２のコンポジットビデオは、ビデオの１ラインを保持するデータ記憶装置１３６、及び櫛型フィルタ１３２に入力される。データ記憶装置１３４及び１３６は、１８ＭＨｚのサンプリングレートでそれぞれ時間計測される。櫛型フィルタ１３２は、１８ＭＨｚの２倍、すなわち６ＭＨｚで時間計測される。このようにして、櫛型フィルタ１３２は、データ記憶装置１３４及び１３６の出力を交互に処理する。
【００７１】
２つの完全に異なる回路の代わりに、ＤＣＤブロック８６は、２つのチャネルを結合し、実際のデータ記憶成分のみを複製する。また、ＤＣＤブロック８６は、必要とされる周波数の２倍で動作して、クロックおきにチャネルをスイッチングすることにより、動作の殆どについて同じ回路を使用する。
【００７２】
本発明は、好適な設計及び／又は構成を有するものとして記載してきたが、本発明は、この開示の精神及び範囲内でさらに変更することができる。したがって、本出願は、本発明が付属する技術分野において、また、特許請求の範囲に収まる技術分野において公知又は慣習的な実施の範囲にあるものとして、本開示からの逸脱をカバーすることが意図されている。
特に、本発明は、異なる周波数の必要条件でシステムを動作するための前提条件が存在する場合、また、特に、デジタル回路／ロジックに加えて、アナログ／デジタル変換器及び他のアナログ回路のような、同じシリコンスペースでシステム／回路を動作することが望まれる場合に他の回路にも適用することができる。
【図面の簡単な説明】
【図１】  本発明のＩＣが使用される例示的なシステムのブロック図である。
【図２】  本発明の実施の形態を組込んだ、図１の例示的なシステムで使用されるＩＣのブロック図である。
【図３】  図２のＩＣにおいて使用される様々なデジタル周波数を示すチャートである。
【図４】  図２のＩＣのデジタルカラーデコーダのブロック図である。
【図５】  図２の櫛型フィルタ実現のブロック図である。
【図１】
0004677159.tif 000002
【図２】
0004677159.tif 000003
【図３】
0004677159.tif 000004
【図４】
0004677159.tif 000005
【図５】
0004677159.tif 000006