(57)【特許請求の範囲】
【請求項１】
電気的配線を併用して当該電気的配線に通信信号を重畳させる通信に使用されるモデム装置における等化方式において、前記通信に使用される送信信号が前記通信信号の伝送路を通過してきた受信信号の振幅・位相の変化が所定の閾値を越える変化点を検出する伝送路変化点検出回路、および電源周期を検出する電源周期検出回路を設け、前記伝送路変化点検出回路の出力と前記電源周期検出回路の出力とにより前記検出した変化点の周期変動を判定して検出した周期信号に対応する予め学習し記憶した変動周期の等価係数を呼び出して等化することを特徴とするモデム装置における等化方式。
【請求項２】
電気的配線を併用して当該電気的配線に通信信号を重畳させる通信に使用され送信信号と受信信号との等化を行うモデム装置において、前記送信信号が前記通信信号の伝送路を通過してきた受信信号の振幅・位相の変化が所定の閾値を越える変化点を検出する伝送路変化点検出回路、および電源周期を検出する電源周期検出回路を設け、前記伝送路変化点検出回路の出力と前記電源周期検出回路の出力とにより前記検出した変化点の周期変動を判定して検出した周期信号に対応する予め学習し記憶した変動周期の等価係数を呼び出して等化することを特徴とするモデム装置。
【請求項３】
請求項２に記載のモデム装置において、受信信号の振幅・位相のリファレンス信号との誤差に基づいて前記変化点を検出することを特徴とするモデム装置。
【請求項４】
請求項２または請求項３に記載のモデム装置において、前記変化点の検出の閾値レベル及び検出時間の幅を設定する機能を設けたことを特徴とするモデム装置。
【請求項５】
請求項３に記載のモデム装置において、前記送信信号の信号フレームに、何れもリファレンス信号を有するプリアンブルおよびポストアンブルを設けたことを特徴とするモデム装置。
【請求項６】
請求項２〜請求項５の何れか一に記載のモデム装置において、前記周期変動で通信フレーム上の受信特性が劣化する部分を、データ以外の冗長データとするように、送信フレームを再構築する機能を設けたことを特徴とするモデム装置。
【請求項７】
請求項２〜請求項６の何れか一に記載のモデム装置において、前記送信信号の信号フレーム長を変えて当該フレーム構成を再構築し前記信号フレーム上の特定周期でエラーが発生することを回避する機能を設けたことを特徴とするモデム装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力線及び一般配線などの電気的配線を通信に併用する通信方式におけるモデム装置における等化方式及びモデム装置に関するものである。
【背景技術】
【０００２】
電気的配線を通信に併用する通信方式の代表的な例として、電力線搬送通信装置において、従来では、通信信号（以下、単に「信号」と言う）の伝送特性が電源周期によって変動することから、等化装置を設けて電源周期を検出し一定の等化パタンを切り替える方式としている。（例えば、特許文献１参照）
【０００３】
【特許文献１】特開平２−１７２３３２号公報（第１図〜第３図及びその説明）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
伝送特性が電源周期によって変動することは周知であり、特許文献１に示されるような電源周期を検出し一定の等化パタンを切り替える等化装置を使用すれば電源周期に依存した伝送特性の変動にそれなりに対処できる。
【０００５】
ところが、電力線・一般配線などの電気的配線を通信に併用する通信方式においては、信号の伝送路特性（信号の減衰、ノイズ、通信線路のインピーダンス等）（以下、単に「伝送路特性」と言う）は、通信に併用される電気的配線の線種、線路長、分岐等の条件により周波数特性が厳しく、更に、通信と併用の同一配線に接続される電力機器等の電源回路や前記同一配線に接続されるその他機器の種類やその負荷状態などによる影響により伝送路特性がダイナミックに変動するという特徴があることが分かってきた。
【０００６】
このように、伝送路特性は、通信に併用される電気的配線の線種、線路長、分岐等の条件により周波数特性が厳しく、更に、通信と併用の同一配線に接続される電力機器等の電源回路や前記同一配線に接続されるその他機器の種類やその負荷状態などによる影響により伝送路特性がダイナミックに変動する場合には、変動周期を電源周期のみを検出し、一定の等化パタンを切り替える動作をする従来の等化装置では、前記ダイナミックな変動に対処できない、つまり、復調器などの復調手段への入力信号の信号振幅と位相を通信信号送信源からの送信信号に合わせることすなわち等化（以下、単に「等化」と言う）ができない、という課題があることが分かってきた。
【０００７】
この発明は、前述のような実情に鑑みてなされたもので、伝送路特性がダイナミックに変動する電気的配線を通信に併用する場合においても正確な等化が行えるようにすることを目的とするものである。
【課題を解決するための手段】
【０００８】
この発明に係るモデム装置における等化方式は、電気的配線を併用して当該電気的配線に通信信号を重畳させる通信に使用されるモデム装置における等化方式において、前記通信に使用される送信信号が前記通信信号の伝送路を通過してきた受信信号の振幅・位相の変化が所定の閾値を越える変化点を検出する伝送路変化点検出回路、および電源周期を検出する電源周期検出回路を設け、前記伝送路変化点検出回路の出力と前記電源周期検出回路の出力とにより前記検出した変化点の周期変動を判定して検出した周期信号に対応する予め学習し記憶した変動周期の等価係数を呼び出して等化するものである。
【０００９】
この発明に係るモデム装置は、電気的配線を併用して当該電気的配線に通信信号を重畳させる通信に使用され送信信号と受信信号との等化を行うモデム装置において、前記送信信号が前記通信信号の伝送路を通過してきた受信信号の振幅・位相の変化が所定の閾値を越える変化点を検出する伝送路変化点検出回路、および電源周期を検出する電源周期検出回路を設け、前記伝送路変化点検出回路の出力と前記電源周期検出回路の出力とにより前記検出した変化点の周期変動を判定して検出した周期信号に対応する予め学習し記憶した変動周期の等価係数を呼び出して等化するものである。
【発明の効果】
【００１０】
この発明は、電気的配線を併用して当該電気的配線に通信信号を重畳させる通信に使用されるモデム装置における等化方式において、前記通信に使用される送信信号が前記通信信号の伝送路を通過してきた受信信号の振幅・位相の変化が所定の閾値を越える変化点を検出する伝送路変化点検出回路、および電源周期を検出する電源周期検出回路を設け、前記伝送路変化点検出回路の出力と前記電源周期検出回路の出力とにより前記検出した変化点の周期変動を判定して検出した周期信号に対応する予め学習し記憶した変動周期の等価係数を呼び出して等化するので、伝送路特性がダイナミックに変動する電気的配線を通信に併用する場合においても正確な等化が行える効果がある。
【００１１】
この発明は、電気的配線を併用して当該電気的配線に通信信号を重畳させる通信に使用され送信信号と受信信号との等化を行うモデム装置において、前記送信信号が前記通信信号の伝送路を通過してきた受信信号の振幅・位相の変化が所定の閾値を越える変化点を検出する伝送路変化点検出回路、および電源周期を検出する電源周期検出回路を設け、前記伝送路変化点検出回路の出力と前記電源周期検出回路の出力とにより前記検出した変化点の周期変動を判定して検出した周期信号に対応する予め学習し記憶した変動周期の等価係数を呼び出して等化するので、伝送路特性がダイナミックに変動する電気的配線を通信に併用する場合においても正確な等化が行える効果がある。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
以下この発明の実施の形態１を図１〜図１２により説明する。図１は周期変動同期適応等化方式を実行する装置を含むモデム装置の内部構成およびモデム装置の周辺装置・機器との関係の一例を例示するブロック図、図２は図１における周期変動同期適応等化回路５の内部構成および周期変動同期適応等化回路５とその周辺回路との関係の一例を例示するブロック図、図３は図１および図２における電源周期検出回路７におけるゼロクロス検出回路の一例を例示する接続図、図４は図３におけるＡＣ電源の電源波形とフォトカプラの出力波形との関係の一例を示す図、図５は通信信号送信源から送信される信号（図１の信号結合装置12に入力される信号）の信号フレームの構成の一例をリファレンス信号も含めて例示する図、図６は通信システムモデルを示す図、図７は図１および図２における伝送路変化点検出回路６による伝送路推定値と基準点からの誤差値を検出する考え方の一例を示す図、図８は図２における等化タイミング生成回路54の機能の一例を説明する図、図９は図２および図８における等化係数学習回路53の内部構成の一例を示す図、図１０は図２および図８における等化係数生成回路52の内部構成の一例を示すブロック図、図１１は伝送路特性の変動の一事例である伝送路特性Ａを示す図、図１２は伝送路特性の変動の他の一事例である伝送路特性Ｂを示す図である。
【００１３】
先ず、この発明の実施の形態１を図１、図２、図３、図４に基づいて説明する。
【００１４】
周期変動同期適応等化方式を実行する装置を含むモデム装置の内部構成およびモデム装置の周辺装置・機器との関係の一例を例示する図１において、電力線・一般配線などの電気的配線101を通信に併用する通信方式に使用されるモデム装置１は、図示のように、周知の信号結合装置12により電気的配線101に接続されている。周知のとおり通信信号源（図示省略）から電気的配線101を伝送媒体として例えばメガヘルツ（ＭHz）レベルのキャリヤにより送信された信号は信号結合装置12により取り出されモデム装置１の受信側に入力され、モデム装置１の出力である受信データは、端末装置等（図示省略）に送られる。
【００１５】
なお、ここで、前記電力線とは、例えば屋外、屋内、高圧、低圧等全ての所謂電力線を意味し、一般配線とは、LANケーブルのような同軸ケーブル、電話線のようなツイストペア線、道路脇の架設通信線等のみならず車両内、その他本モデムが通信可能となる全ての配線を意味する。
【００１６】
前記モデム装置1は、電気的配線101からの受信信号が入力される受信側に、受信部の周知のアナログ信号インタフェース部2、周知のA/D（Analog/Digital）変換部3、時間軸の信号を周波数軸へ変換する周知のFFT（First  Fourier  Transform）部4、新設の周期変動同期適応等化機能回路5、新設の伝送路変化点検出回路6、周知の電源周期検出回路7、および周知の復号化部8を備えている。
【００１７】
また、前記モデム装置1は、電気的配線101への信号送信側に、周知の送信データの符号化部11、周波数軸の信号を時間軸へ変換する周知のIFFT（Inverse  First  Fourier  Transform）部10、周知のD/A（Digital/Analog）変換部9、周知のアナログインタフェース部8を備えている。
【００１８】
次に、図１における周期変動同期適応等化回路５の内部構成および周期変動同期適応等化回路５とその周辺回路との関係の一例を例示する図２において、周期変動同期適応等化回路５は、図示のように、等化器における等化係数を入力信号に乗算する等化係数乗算回路部51、LMS（Least  Mean  Square）アルゴリズム等で等化係数を計算し更に等化係数学習回路53で学習した等化係数を等化係数乗算回路部51へ選択して設定する等化係数生成回路52、伝送路の変動周期で等化係数を学習する等化係数学習回路53、および等化係数タイミング生成機能部54を備えている。
【００１９】
図１および図２における電源周期検出回路７におけるゼロクロス検出回路の一例を例示する図３において、そのAC50/60Hzの電源の電源波形は、図４に例示してあるようになるが、図３におけるフォトカプラは、電圧が所定の閾値となる変化点でゼロクロス近傍を検出し、該フォトカプラの出力の波形は図４に例示する通りである。該フォトカプラの出力から、図３に例示のゼロクロス検出回路及びタイミングカウント回路により、ゼロクロス地点からのタイミングを任意に生成することが可能となる。
【００２０】
次に、図２〜図９を用いて、本実施の形態１の主な特徴となるモデム装置内部機能ブロックである周期変動同期適応等化回路5、伝送路変化点検出回路6、電源周期検出回路7について、それらの機能、内部構成、動作を説明する。
【００２１】
周期変動同期適応等化機能を有する周期変動同期適応等化回路5、伝送路変化点検出機能を有する伝送路変化点検出回路6、及び電源周期検出機能を有する電源周期検出回路7は、本実施の形態１の目的となる正確な適応等化機能において、伝送路の変動周期を自動的に検出し、そのタイミングにより受信信号の等化係数を学習し、伝送路の変動に合わせて等化係数を切り替える機能を実現する。
【００２２】
ここで、一般的な等化機能について補足説明する。
例えば、通信システムモデルを、図６を参照して以下に定義する。
【００２３】
送信信号s(t)は、伝送路によって波形歪みを受け、ノイズが加算されて信号y(t)として受信される。この受信信号は、m個の受信系列として等化器に入力される。等化器はこのデータ系列を用い送信信号s(t-d)を推定することによって、波形歪みを補償する。尚、送信信号s(t-d)におけるdは、等化器における遅延である。
【００２４】
また、線形等化器を例にすると、電気的配線上で発生したフィルタの係数を伝送路の状態に応じて学習する。学習時に既知の信号列を送信し、その受信信号をトレーニングデータとして使用できる場合は、LMS(Least Mean Square)アルゴリズムや、RMS(Recursive Least Square)等の適応アルゴリズムを用いて係数を調整する。
【００２５】
入力信号ベクトルは次の（１）式で表される。ただし、ベクトルに付した上付きのＴは、転置ベクトルを意味する。
【数１】
0004782754.tif 000002
タップ係数ベクトルは次の（２）式で表される。
【数２】
0004782754.tif 000003
フィルタ合成ベクトルは次の（３）式で表される。ただし、ベクトルに付した上付きのＨは、複素共役転置ベクトルを意味する。
【数３】
0004782754.tif 000004
所望信号d(i)との誤差信号c(i)は、以下の（４）式で表される。
【数４】
0004782754.tif 000005
【００２６】
等化アルゴリズムで算出された量子化誤差を含む伝送路推定誤差を小さくするために、等化器出力とリファレンス信号との最小二乗誤差LMSを最小にするようにタップ係数誤差を補正する。なお、二乗誤差LMSは、以下の（５）式で表される。
【数５】
0004782754.tif 000006
具体的には、以下の（６）式にしたがって、タップ係数を更新する。
【００２７】
【数６】
0004782754.tif 000007
ただし、（６）式におけるμは、ステップサイズである。
タップ係数更新には、入力系列が既知である必要があるが、この既知の入力系列は、通常トレーニングフレームのプリアンブルを使用する。なお、タップとは、特許文献１にも示されているように等化器あるいは等化装置における周知のタップである。
【００２８】
以下、本実施の形態１の内容に戻る。
本実施の形態１の等化器はトランスバーサルフィルタ構成を例とした。
【００２９】
図１における周期変動同期適応等化回路５の内部構成および周期変動同期適応等化回路５とその周辺回路との関係の一例を例示する図２において、周期変動同期適応等化回路５は、等化係数乗算回路部51、等化係数生成回路52、等化係数学習回路53、および等化係数タイミング生成機能部54を備えている。
【００３０】
前記等化係数乗算回路部51は、等化器における等化係数を入力信号に乗算する。前記等化係数生成回路52は、LMS（Least  Mean  Square）アルゴリズム等で等化係数を計算し、更に等化係数学習回路53で学習した等化係数を前記等化係数乗算回路部51へ選択して設定する。前記等化係数学習回路53は、伝送路の変動周期で等化係数を学習する。等化係数タイミング生成機能部54は、伝送路変化点検出回路6の出力による伝送路変化点検出タイミング及び電源周期検出回路6の出力による電源周期検出タイミングを用いて、真の伝送路の変動周期を検出し、伝送路の状態の周期変動に同期して等化係数を最適に切り替える。
【００３１】
伝送路の状態の周期変動に同期して等化係数を切り替える場合、電力線・一般配線などの電気的配線を通信に併用する通信方式においては、伝送路の状態の周期変動の検出が課題となる。通信と併用の同一配線に接続される電力機器等の電源回路や前記同一配線に接続されるその他機器の種類やその負荷状態などによる影響によるある一定の周期的に振幅・位相変動が発生する伝送路条件が考えられる。このような伝送路特性の周期変動は、必ずしも電源周期で発生しない。従って、このような伝送路特性の周期変動については、その変動周期は、特許文献１でも提案されているような従来の電源周期に連動した伝送路変動を想定した等化係数切り替え方式では、正確な検出が困難である。
【００３２】
従って、前述のように通信と併用の同一配線に接続される電力機器等の電源回路や前記同一配線に接続されるその他機器の種類やその負荷状態などによる影響によるある一定の周期的に振幅・位相変動が発生するといった伝送路特性の周期変動についてはその伝送路変動周期の検出は更に検出精度を向上した最適な方式あるいはメカニズムが必要である。本実施の形態１では、伝送路変化点検出回路6及び電源周期検出回路7の2つの検出信号をさらに計算することでより正確な周期検出を行う。
【００３３】
ここで、図５、図７を使用して、図２における内部機能ブロックである伝送路変化点検出回路6の動作の説明する。
【００３４】
図５は、通信信号送信源から送信される信号（図１の信号結合装置12に入力される信号）の信号フレームの構成の一例をリファレンス信号も含めて例示する図であり、図５に図示のように、フレームの先頭にリファレンス信号となるプリアンブルが付加される。伝送路変化点検出回路6では、このリファレンス信号のFFT結果（図１におけるFFT部4によるFFT結果）を用いて、実際に伝送路を経て受信した受信信号がどの程度変動したかを測定し、変動量がある閾値を超えた場合、変動が発生したと判断し検出する。図７に例示の変動量の振幅・位相座標上のイメージからも判るように、伝送路変化点検出回路６により伝送路推定値（受信点）と基準点からの誤差値を検出することができる。つまり、伝送路変化点検出回路6では、実際に伝送路を経て受信した受信信号がどの程度変動したかを測定し、変動量がある閾値を超えた場合、変動が発生したと判断し変動量を検出する。
【００３５】
ここで、電源周期検出回路７の回路構成の一例を例示する図３において、AC50/60Hzの電源の電源波形は、図４に示すようになるが、図３におけるフォトカプラは、電圧が所定の閾値となる変化点でゼロクロス近傍を検出する。該フォトカプラの出力波形は図４に例示する通りである。該フォトカプラの出力信号を図３に示すゼロクロス検出回路及びタイミングカウント回路により、任意にゼロクロス地点からのタイミングを生成することが可能となる。
【００３６】
前述の図５で説明した伝送路変化点検出回路6による伝送路変化点検出タイミングと、前述の図３、図４で説明した電源周期検出回路7の出力とを入力として、真の伝送路の変動周期を検出し等化係数を最適に切り替えるための等化係数タイミング生成機能を図８に例示してある。
【００３７】
図２における等化タイミング生成回路54の機能の一例を説明する図８において、等化係数タイミング生成機能54は、タイミング選択回路542、および周期判定回路541を備えており、次の（１）（２）の主機能を有している。（１）伝送路変動の変化点を検出し、伝送路変動に従った等化係数を記憶するための学習タイミングを、等化係数学習回路53に通知する。（２）伝送路変動の変化点を検出し、等化係数学習回路53で記憶した等化係数を、等化器の等化係数乗算回路51に通知する。
【００３８】
前記タイミング選択回路542は、伝送路の変化点検出回路6の出力と、さらに電源周期検出回路7の出力とを監視し、（１）電源回路周期と伝送路変化点の検出タイミングが合致した場合と、（２）伝送路変化点検出回路単独で電源周期以外で変化点が検出された場合とを監視し、前記周期判定回路541は、更に長い一定期間、同一周期が発生するかどうかを、一定回数カウントすることで周期変動が確実なものかどうかを判定する。
【００３９】
前述のように周期判定回路541が判定して検出した周期信号は、図８に図示のように、等化係数学習回路53、等化係数生成回路52、および等化係数乗算回路51へ通知する。
【００４０】
図２および図８における等化係数学習回路53の内部構成の一例を示す図９を用いて、等化係数学習回路53について説明する。
【００４１】
等化係数学習回路53の内部はメモリ構造であり、周期判定回路541が判定して検出した周期信号のタイミングで、図２における等化係数生成回路52が計算した等化係数を、図９に例示のように、周期タイミングのパタンにあわせて記憶する。
【００４２】
図９の例では、メモリ部Ａに、周期タイミングのパタンＡに対応の等化係数（乗算するウェイト（図２におけるＷ０，Ｗ１，・・・Ｗｍ，・・・ＷＭ））を記憶し、メモリ部Ｂに、パタンＡとは異なる周期タイミングのパタンＢに対応の等化係数（乗算するウェイト（図２におけるＷ０，Ｗ１，・・・Ｗｍ，・・・ＷＭ））を記憶してある。
【００４３】
次に、図２および図８における等化係数生成回路52の内部構成の一例を示す図１０を用いて、等化係数生成回路52を説明する。
【００４４】
等化係数生成回路52は、LMSアルゴリズム等による等化係数計算回路522、およびセレクタ521を有し、等化タイミング生成回路54のタイミングに従って、等化係数計算回路522が計算した等化係数（乗算するウェイト）と等化係数学習回路53が記憶する等化係数を選択し、適応等化器における等化係数乗算回路51の等化係数（ウェイト（図２におけるＷ０，Ｗ１，・・・Ｗｍ，・・・ＷＭ））を設定する。
尚、等化係数計算回路522では、最小二乗誤差計算にLMSアルゴリズムよりも優れた収束特性を持つRLS（Recursive  Least Square）アルゴリズムも用いることもできる。
【００４５】
前述の周期変動の変動周期を検出した場合、その周期の先頭で等化器の等化係数（ウェイト）を切り替える必要があるが、変動周期が検出できた後に、１つ前の周期の終了を検出した時点で当化器の等化係数（ウェイト）を切り替えれば、次の周期から適応が可能である。
【００４６】
従来の装置では、前述のように、電源周期に連動した伝送路変動を想定し変動周期を電源周期のみで検出し、一定の等化パタンを切り替えるため、通信に併用される電気的配線の線種、線路長、分岐等の条件により周波数特性が厳しく、更に、通信と併用の同一配線に接続される電力機器等の電源回路や前記同一配線に接続されるその他機器の種類やその負荷状態などによる影響により伝送路特性がダイナミックに変動するような伝送路条件下では、（１）電源周期以外の周期変動に対する等化ができない、（２）伝送路の特性に対する適応等化と周期変動への等化機能を持たないため、十分な特性改善ができない。
【００４７】
例えば、電力線では、多種多様の家電や電力機器が同一線路上に接続されることが想定されるが、例えば電源周期で図１１、図１２に示すような、振幅・位相変動が発生するため、モデム装置の受信回路では、振幅・位相点がズレることによる受信エラーが発生する可能性があり、この現象に伴う補完手段を講じる方が好ましい。更に、その他の一般通信線等（通信のみでなく他の用途に使用して、モデムとの共用線路の場合を含める。例えば工場内配線や、列車内配線等を含む。）を併用する場合においても、どのような通信外乱を含む機器が同一線路に接続されるかは想定できず、周期変動は電源周期のみならず、一定周期での切り替え等によるエラーの補完を行う補完手段を講じる方が好ましい。
【００４８】
本実施の形態１では、前述の構成、機能、動作から判るように、（１）伝送路変動を電源周期のみならず、伝送路推定結果からの変動量のレベル及び繰り返し周期を推定することで未知の周期変動を検出することが可能であるとともに、（２）等化係数を定常的に学習する適応等化方式と、あらかじめ学習した変動周期の等化係数を周期変動タイミングで呼び出すことで切り替えることにより、迅速にかつ正確な等化が行え、前記補完を行うことが可能である。
【００４９】
本実施の形態１は、前述の構成、機能、動作から判るように、電力線や一般配線等の電気的配線に通信データを重畳させ、該データを周波数軸上でシングルまたは複数のキャリアにアサインして通信するモデム方式において、伝送路の状態の周期変動に同期して適応等化を行う周期変動同期適応等化機能、送信側の通信信号が伝送路上を通過し受信点における振幅・位相の状態から伝送路を推定し、リファレンス信号からのズレの値により伝送路状態の変化を検出する伝送路変化点検出回路、および電源周期を検出する電源周期検出回路を備えたモデム装置である。
【００５０】
本実施の形態１は、換言すれば、電気的配線を併用して当該電気的配線に通信信号を重畳させる通信に使用され送信信号と受信信号との等化を行うモデム装置において、前記送信信号が前記通信信号の伝送路を通過してきた受信信号から前記伝送路の状態の変化点を検出する伝送路変化点検出回路、および電源周期を検出する電源周期検出回路を設け、前記伝送路変化点検出回路の出力と前記電源周期検出回路の出力とにより前記伝送路の状態の周期変動に同期して等化を行うモデム装置である。
【００５１】
本実施の形態１は、換言すれば、受信信号の振幅・位相の状態に基づいて前記伝送路の状態の変化点を検出するモデム装置である。
【００５２】
本実施の形態１は、換言すれば、受信信号の振幅・位相のリファレンス信号との誤差に基づいて前記伝送路の状態の変化点を検出するモデム装置である。
【００５３】
本実施の形態１は、観点を変えれば、電気的配線を併用して当該電気的配線に通信信号を重畳させる通信に使用されるモデム装置における等化方式において、前記通信信号の伝送路を通過した通信信号から前記伝送路の状態の変化点を検出する伝送路変化点検出回路、および電源周期を検出する電源周期検出回路を設け、前記伝送路変化点検出回路の出力と前記電源周期検出回路の出力とにより前記伝送路の状態の周期変動に同期して等化を行
うモデム装置における等化方式である。
【００５４】
実施の形態２．
以下、この発明の実施の形態２を図１３〜図１５に基づいて説明する。図１３は周期変動同期適応等化方式を実行する装置を含むモデム装置の内部構成の他の一例を例示するブロック図、図１４は図１３における周期変動同期適応等化回路５の内部構成および周期変動同期適応等化回路５とその周辺回路との関係の他の一例を例示するブロック図、図１５は図１３および図１４における検出条件設定機能部20による検出条件の設定についての一例を説明するための説明図である。
【００５５】
本実施の形態２は、前述の実施の形態１における図１に、検出条件設定機能部20を追加したものである。従って、以下の本実施の形態２の説明では、図１と異なる点を主体に説明し、図１と同じ点についての説明は割愛する。
【００５６】
図１３において、検出条件設定機能部20は、伝送路変化点検出回路6に対し、伝送路変化点を検出する際の、検出の閾値及び検出時間の幅（Window）を外部から設定できる機能を有しており、ノイズ等で閾値判定の困難であるような場合や、長タイミングでの時間の周期検出が必要な場合等を設定することで、より伝送路状態に適応した正確な検出を可能とするものである。
【００５７】
次に、実施形態２の動作について、図１３、図１４、図１５を用いて説明する。
【００５８】
図１３、図１４において、検出条件設定機能部20は、例えばCPU等がアクセスできる内部レジスタ等を介し、伝送路変化点検出回路6に対し条件設定を可能とする。伝送路変化点検出回路6が伝送路変化点を検出際の、検出の閾値及び検出時間の幅（Window）を外部から設定できる機能を設けることにより、ノイズ等で閾値判定の困難であるような場合や、長タイミングでの時間の周期検出が必要な場合等を設定することで、より伝送路状態に適応した正確な検出を可能とする。
【００５９】
図１５は、検出条件設定機能20による、検出条件設定の例をタイムチャートで示してあり、（ｅ）において、伝送路変化点検出回路6の検出レベル、短期検出幅、周期性を検出する長期検出幅を設定できる様子を示してある。
【００６０】
本実施の形態２は、前述の説明から判るように、周期変動に同期して適応等化を行う周期変動同期適応等化機能と伝送路変化点検出回路と電源周期検出回路とを備えた構成において、伝送路変化点を検出する際に、検出の閾値レベル及び検出時間の幅（ウィンドウ）を、外部より設定できる機能を設けたモデム装置である。
【００６１】
本実施の形態２は、換言すれば、伝送路変化点の検出の閾値レベル及び検出時間の幅を設定する機能を設けたモデム装置である。
【００６２】
実施の形態３．
以下、この発明の実施の形態３を、図１６、図１７に基づき説明する。図１６は通信信号送信源から送信される信号（図１の信号結合装置12に入力される信号）の信号フレームの構成の他の一例をリファレンス信号も含めて例示する図、図１７は周期変動同期適応等化方式を実行する装置を含むモデム装置の内部構成およびモデム装置の周辺装置・機能部との関係の他の一例を例示するブロック図である。
【００６３】
図１６は、前述の実施の形態１における図５のフレーム信号の末尾にリファレンス信号を含むポストアンブルを追加したフレーム構成の事例である。
【００６４】
図１７は、前述の実施の形態１における図１に、電気的配線101への送信側データに対する送信フレームポストアンブル追加機能部312、受信側における受信フレームポストアンブル解析機能部311を追加すると共に、ポストアンブル生成タイミングとして、周期変動同期適応等化機能5からの変動周期タイミング信号を受ける機能を追加した事例である。
【００６５】
従って、以下の本実施の形態３の説明では、図１および図５と異なる点を主体に説明し、図１および図５と同じ点についての説明は割愛する。
【００６６】
次に、本実施の形態３の動作、機能について、図１、図２、図５、図１６、図１７を用いて説明する。
【００６７】
図１７に示すように、図１に、更に、送信側データに対し送信フレームポストアンブル追加機能部312を、受信側に受信フレームポストアンブル解析機能部311を夫々追設し、ポストアンブル生成タイミングとして、周期変動同期適応等化機能（回路）5からの変動周期タイミング信号を受ける機能を追加ことで、送信フレームポストアンブル追加機能部312により、送信フレームに、図５のプリアンブルとともに、フレーム末尾に同様にリファレンス信号を含むポストアンブルを追加する。
【００６８】
また、受信フレーム側では、該ポストアンブルのリファレンス信号から、更に伝送路変動分を再度検出し、プリアンブルとポストアンブルとで独立に平行して変動周期を検出することにより、より変動周期検出精度を向上させることが可能である。
【００６９】
尚、ポストアンブルは、フレーム末尾に設けると記したが、フレーム途中でもよい。
【００７０】
前述の実施の形態１では、図２におけるリファレンス信号に関し、図５に示すようにフレームの先頭に、プリアンブルとして基準信号となるリファレンス信号を設けてあるが、本実施の形態３では、図１６に示すように、更にフレーム上に、フレームの途中もしくは末尾にポストアンブルを設け、基準信号を増やすことで、より伝送路上の変動の検出回数を増加させ精度を向上することができる。例えば、S/N（Signal  to  Noise  Ratio）比の低い伝送路等では効果的ある。
【００７１】
本実施の形態３は、前述の説明から判るように、伝送路変化点検出回路の伝送路推定回路で使用する通信フレーム中のリファレンス信号となるフレームの先頭のプリアンブルに対し、フレーム先頭以外にフレームの途中、もしくはフレーム末尾にリファレンス信号を含むポストアンブルを設けることにより、伝送路変化点検出誤差を少なくするモデム装置である。
【００７２】
本実施の形態３は、換言すれば、送信信号の信号フレームに、何れもリファレンス信号を有するプリアンブルおよびポストアンブルを設けたモデム装置である。
【００７３】
実施の形態４．
以下、この発明の実施の形態４を、図１８〜図２０に基づいて説明する。図１８は信号フレームと伝送路変動による受信エラーの発生との関係の一例を説明する説明図、図１９は送信フレームに対する、受信エラーを見越したフレーム中のデータの冗長化の一例を示す図、図２０は周期変動同期適応等化方式を実行する装置を含むモデム装置の内部構成およびモデム装置の周辺装置・機能部との関係の更に他の一例を例示するブロック図である。
【００７４】
前述の実施の形態１では、図１に例示の送信信号、受信信号におかる通信フレームの構成は図５となるが、伝送路上の変動周期が検出された場合、予めフレーム上でエラー（通信NG）となる箇所が事前にわかるため、本実施の形態４では、図１８、図１９に示すように、送信信号において、フレーム上の該箇所を冗長化（無効化）あるいは、受信フレームの解析において、フレーム上の該箇所を冗長化（無効化）することで、通信エラー処理で、再送や無効フレーム処理を行う必要がなくなり、正常なフレームのみを受信することで、モデム装置の同期制御、受信制御の通信異常の状態を回避することを可能とする。
【００７５】
図２０は、図１に対し、送信側データに対する送信フレーム再構築部302を追加し、また受信側に受信フレーム冗長部解析部301を追加し、冗長ビットを設けた再構築フレーム生成タイミング及び該フレームの受信を判断するタイミングとして、周期変動同期適応等化機能5からの変動周期タイミング信号を受ける機能を追加したものである。
【００７６】
次に、本実施の形態４の動作について、図１、図５、図１８、図１９、図２０を用いて説明する。
【００７７】
前述の実施の形態１では、図１に例示の送信信号、受信信号において、通信フレームの構成は図５となる。
【００７８】
一方、本実施の形態４における図１８は、伝送路上の変動周期が検出された場合、フレーム上でエラー（通信NG）となる箇所を例示してある。受信フレームでこのように、エラーが生じた場合、例えば、ヘッダ部であれば、同期異常による同期はずれや該フレーム全ての受信異常が発生し、データ部であれば、例えば再送動作が発生し、通信帯域を圧迫し、バッファオーバフロー、再送が１回で完了しなかった場合回数オーバーによる受信NG等、各種異常状態が発生する可能性がある。
【００７９】
図１９は、前述の受信NG等の各種異常状態状態を回避するための対策を例示してある。周期動作が検出できた場合、予めフレーム上でエラーとなるタイミングは事前に予測可能である。従って、これに対し、送信フレーム上で、該エラーとなる箇所に対しては、意味のあるデータを送信しない、すなわち、冗長ビットで構成するといった、フレームデータ構築の際に、冗長ビットを付加する機能を前述の実施形態１の機能に追加するものである。
【００８０】
図２０は、図１９により説明した機能を実現するため、図１に対し、送信側データに対する送信フレーム再構築部302を追加し、また受信側に受信フレーム冗長部解析部301を追加し、冗長ビットを設けた再構築フレーム生成タイミング及び該フレームの受信を判断するタイミングとして、周期変動同期適応等化機能5からの変動周期タイミング信号を受ける機能を追加したものである。
【００８１】
本実施の形態４は、前述の説明から判るように、周期変動が検出できた場合、通信フレーム上の周期変動で受信特性が劣化する部分を、通信データ以外の冗長データとするように、、送信フレームを再構築する機能を備えたモデム装置である。
【００８２】
本実施の形態４は、換言すれば、伝送路の状態の周期変動で通信フレーム上の受信特性が劣化する部分を、データ以外の冗長データとするように、、送信フレームを再構築する機能を設けたモデム装置である。
【００８３】
実施の形態５．
以下、この発明の実施の形態５を、図２１〜図２３に基づいて説明する。図２１は信号フレーム周期と伝送路変動周期とが一致し、受信エラーが周期的に発生する事例を例示す
る図、図２２はフレーム長を変え、信号フレーム周期と伝送路変動周期と一致しないよう回避する一例を例示する図、図２３は信号フレーム周期と伝送路変動周期とが一致した場合にフレーム長を変え、信号フレーム周期と伝送路変動周期と一致しないようにして受信エラーの周期的発生を回避する手段を例示する図であって、周期変動同期適応等化方式を実行する装置を含むモデム装置の内部構成およびモデム装置の周辺装置・機能部との関係の更に他の一例を例示するブロック図である。
【００８４】
前述の実施の形態１では、図１に例示の送信信号、受信信号において、通信フレームの構成は図５となる。
【００８５】
一方、本実施の形態５における図２１、図２２に例示するように、伝送路上の変動周期が検出され、しかもフレーム周期と一致する場合、フレーム上において、同一の箇所で通信エラーが毎フレーム発生する可能性がある。
【００８６】
受信フレームでこのように、エラーが毎回生じた場合、例えば、ヘッダ部であれば、同期異常による同期はずれが発生し復帰しない状態が連続する、もしくはデータ部であれば、例えば再送動作が毎回発生し、通信帯域を圧迫し、バッファオーバフロー、再送が１回で完了しない場合も高く回数オーバーによる受信NG等、各種異常状態が発生する可能性がある。
【００８７】
そこで、本実施の形態５における図２３では、前述の実施の形態１の図１に対し、送信側データに対する送信フレーム長再構築部304を追加し、また、受信側に受信フレーム長解析部303を追加し、更に、冗長ビットを設けた再構築フレーム生成タイミング及び該フレームの受信を判断するタイミングとして、周期変動同期適応等化機能5からの変動周期タイミング信号を受ける機能を追加してあり、本構成、本機能により、変動周期を検出した場合、フレーム長を変動周期と一致させないように変更することにより、毎回フレーム同一箇所で発生させないよう回避する。
【００８８】
受信フレームでこのように、エラーが毎回生じた場合、例えば、ヘッダ部であれば、同期異常による同期はずれが発生し復帰しない状態が連続する、もしくはデータ部であれば、例えば再送動作が毎回発生し、通信帯域を圧迫し、バッファオーバフロー、再送が１回で完了しない場合も高く回数オーバーによる受信NG等、各種異常状態が発生する可能性があるが、変動周期を検出した場合、本実施の形態５の機能によってフレーム長を変動周期と一致させないように変更することにより、毎回フレーム同一箇所で発生させないよう回避することを可能とする。
【００８９】
本実施の形態５は、前述の説明から判るように、周期変動が検出できた場合、通信フレーム上の特定周期でラーが発生することを回避するため、通信フレーム長を変えてフレーム構成を再構築する機能を備えたモデム装置である。
【００９０】
本実施の形態５は、換言すれば、送信信号の信号フレーム長を変えて当該フレーム構成を再構築し前記信号フレーム上の特定周期でエラーが発生することを回避する機能を設けたモデム装置である。
【００９１】
なお、図１〜図２３において、各図中、同一符合は同一または相当部分を示す。
【図面の簡単な説明】
【００９２】
【図１】この発明の実施の形態１を示す図で、周期変動同期適応等化方式を実行する装置を含むモデム装置の内部構成およびモデム装置の周辺装置・機器との関係の一例を例示するブロック図である。
【図２】この発明の実施の形態１を示す図で、図１における周期変動同期適応等化回路５の内部構成および周期変動同期適応等化回路５とその周辺回路との関係の一例を例示するブロック図である。
【図３】この発明の実施の形態１を示す図で、図１および図２における電源周期検出回路７におけるゼロクロス検出回路の一例を例示する接続図である。
【図４】この発明の実施の形態１を示す図で、図３におけるＡＣ電源の電源波形とフォトカプラの出力波形との関係の一例を示す図である。
【図５】この発明の実施の形態１を示す図で、通信信号送信源から送信される信号（図１の信号結合装置12に入力される信号）の信号フレームの構成の一例をリファレンス信号も含めて例示する図である。
【図６】この発明の実施の形態１を示す図で、通信システムモデルを示す図である。
【図７】この発明の実施の形態１を示す図で、図１および図２における伝送路変化点検出回路６による伝送路推定値と基準点からの誤差値を検出する考え方の一例を示す図である。
【図８】この発明の実施の形態１を示す図で、図２における等化タイミング生成回路54の機能の一例を説明する図である。
【図９】この発明の実施の形態１を示す図で、図２および図８における等化係数学習回路53の内部構成の一例を示す図である。
【図１０】この発明の実施の形態１を示す図で、図２および図８における等化係数生成回路52の内部構成の一例を示すブロック図である。
【図１１】この発明の実施の形態１を示す図で、伝送路特性の変動の一事例である伝送路特性Ａを示す図である。
【図１２】この発明の実施の形態１を示す図で、伝送路特性の変動の他の一事例である伝送路特性Ｂを示す図である。
【図１３】この発明の実施の形態２を示す図で、周期変動同期適応等化方式を実行する装置を含むモデム装置の内部構成の他の一例を例示するブロック図である。
【図１４】この発明の実施の形態２を示す図で、図１３における周期変動同期適応等化回路５の内部構成および周期変動同期適応等化回路５とその周辺回路との関係の他の一例を例示するブロック図である。
【図１５】この発明の実施の形態２を示す図で、図１３および図１４における検出条件設定機能部20による検出条件の設定についての一例を説明するための説明図である。
【図１６】この発明の実施の形態３を示す図で、通信信号送信源から送信される信号（図１の信号結合装置12に入力される信号）の信号フレームの構成の他の一例をリファレンス信号も含めて例示する図である。
【図１７】この発明の実施の形態３を示す図で、周期変動同期適応等化方式を実行する装置を含むモデム装置の内部構成およびモデム装置の周辺装置・機能部との関係の他の一例を例示するブロック図である。
【図１８】この発明の実施の形態４を示す図で、信号フレームと伝送路変動による受信エラーの発生との関係の一例を説明する説明図である。
【図１９】この発明の実施の形態４を示す図で、送信フレームに対する、受信エラーを見越したフレーム中のデータの冗長化の一例を示す図である。
【図２０】この発明の実施の形態４を示す図で、周期変動同期適応等化方式を実行する装置を含むモデム装置の内部構成およびモデム装置の周辺装置・機能部との関係の更に他の一例を例示するブロック図である。
【図２１】この発明の実施の形態５を示す図で、信号フレーム周期と伝送路変動周期とが一致し、受信エラーが周期的に発生する事例を例示する図である。
【図２２】この発明の実施の形態５を示す図で、フレーム長を変え、信号フレーム周期と伝送路変動周期と一致しないよう回避する一例を例示する図である。
【図２３】この発明の実施の形態５を示す図で、信号フレーム周期と伝送路変動周期とが一致した場合にフレーム長を変え、信号フレーム周期と伝送路変動周期と一致しないようにして受信エラーの周期的発生を回避する手段を例示する図であって、周期変動同期適応等化方式を実行する装置を含むモデム装置の内部構成およびモデム装置の周辺装置・機能部との関係の更に他の一例を例示するブロック図である。
【符号の説明】
【００９３】
1    モデム装置、
2    アナログ信号インタフェース部、
3    A/D（Analog/Digital）変換部、
4    FFT（First  Fourier  Transform）部、
5    周期変動同期適応等化機能回路、
51    等化係数乗算回路部、
52    等化係数生成回路、
521    セレクタ、
522    等化係数計算回路、
53    等化係数学習回路、
54    等化係数タイミング生成機能部、
541    周期判定回路、
542    タイミング選択回路、
6    伝送路変化点検出回路、
7    電源周期検出回路、
8    復号化部、
9    D/A（Digital/Analog）変換部、
10    IFFT（Inverse  First  Fourier  Transform）部、
11    符号化部、
12    信号結合装置、
20    検出条件設定機能部、
101    電気的配線、
301    受信フレーム冗長部解析部、
302    送信フレーム再構築部、
303    受信フレーム長解析部、
304    送信フレーム長再構築部、
311    受信フレームポストアンブル解析機能部、
312    送信フレームポストアンブル追加機能部。
【図１】
0004782754.tif 000008
【図２】
0004782754.tif 000009
【図３】
0004782754.tif 000010
【図４】
0004782754.tif 000011
【図５】
0004782754.tif 000012
【図６】
0004782754.tif 000013
【図７】
0004782754.tif 000014
【図８】
0004782754.tif 000015
【図９】
0004782754.tif 000016
【図１０】
0004782754.tif 000017
【図１１】
0004782754.tif 000018
【図１２】
0004782754.tif 000019
【図１３】
0004782754.tif 000020
【図１４】
0004782754.tif 000021
【図１５】
0004782754.tif 000022
【図１６】
0004782754.tif 000023
【図１７】
0004782754.tif 000024
【図１８】
0004782754.tif 000025
【図１９】
0004782754.tif 000026
【図２０】
0004782754.tif 000027
【図２１】
0004782754.tif 000028
【図２２】
0004782754.tif 000029
【図２３】
0004782754.tif 000030