(57)【特許請求の範囲】
【請求項１】
互いに交差して延在する信号線対と、各信号線対に対応して設けられると共に液晶素子および容量素子を有するサブ画素を複数含むように構成された画素とを備えた液晶表示装置の製造方法であって、
前記液晶素子に対して映像信号に基づく電圧を印加することにより表示駆動を行う駆動素子を前記サブ画素ごとに形成し、一の前記画素における全ての駆動素子を一の前記信号線対に共通に接続する工程と、
前記液晶素子および容量素子を、前記液晶素子の容量と前記容量素子の容量との比が前記複数のサブ画素間において互いに異なるようにすると共に、前記駆動素子にコモン接続するように形成する工程と、
前記画素における全ての前記容量素子の、前記駆動素子と反対側の端部と接続するように、共通の容量線を形成する工程と、
を含み、
前記液晶素子を形成する際には、互いの対向面に配向膜が各々形成された一対の電極基板間に、重合性を有するモノマーと液晶分子とを含む液晶層を封止したのち、前記液晶素子の容量と前記容量素子の容量との比の違いを利用して前記サブ画素ごとに異なる電圧を前記一対の電極基板の間に印加した状態で前記画素における全てのモノマーを一括して重合させる
液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶素子を有する複数の画素を備えた液晶表示装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、液晶テレビやノート型パソコン、カーナビゲーション等の表示モニタとして、例えば、垂直配向型液晶を用いたＶＡ（Vertical Alignment）モードを採用した液晶表示装置が提案されている。このＶＡモードでは、液晶分子が負の誘電率異方性、すなわち分子の長軸方向の誘電率が短軸方向に比べて小さい性質を有しており、ＴＮ（Twisted Nematic）モードに比べて広い視野角を実現できる。
【０００３】
ところが、ＶＡモードの液晶を用いた液晶表示装置では、表示画面を正面方向から見た場合と斜め方向から見た場合とで、輝度が変位してしまうという問題がある。図１１は、ＶＡモードの液晶を用いた液晶表示装置における、映像信号の階調（０〜２５５階調）と輝度比（２５５階調での輝度に対する輝度比）との関係を表したものである。図中の矢印Ｐ１０１で示したように、正面方向から見た場合の輝度特性（曲線Ｙｓ（０°）で表したもの）と、４５度方向から見た場合の輝度特性（曲線Ｙｓ（４５°）で表したもの）とでは、大きな差がみられ、４５度方向から見た場合には正面方向から見た場合よりも輝度が高くなる方向に変位していることがわかる。このような現象は、「しらっちゃけ」や「Wash out」、「Color Shift」などと呼ばれ、ＶＡモードの液晶を用いた場合の液晶表示装置における最大の欠点とされている。
【０００４】
そこで、このような「しらっちゃけ」現象の改善策として、単位画素を複数のサブ画素に分離すると共に、各々のサブ画素でのしきい値を変えるようにしたもの（いわゆるマルチ画素構造）が提案されている。マルチ画素構造としてはいくつかのタイプのものが提案されており、例えば特許文献１〜３では、容量結合によるＨＴ（ハーフトーン・グレスケール）法と呼ばれる手法を採用したマルチ画素構造が開示されている。これら特許文献１〜３に示されたマルチ画素構造では、複数のサブ画素間の電位差が容量の比率で定まるようになっている。具体的には、図１２に表した回路構造を有し、一組のデータ線Ｄとゲート線Ｇとの交差する領域にサブ画素１２０Ａおよびサブ画素１２０Ｂからなる画素１２０が設けられた構成となっている。このマルチ画素構造では、各サブ画素１２０Ａ，１２０Ｂが、それぞれ液晶素子１２２Ａ，１２２Ｂと補助容量素子１２３Ａ，１２３Ｂとを有しており、サブ画素１２０Ａ，１２０Ｂに共通に設けられた薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）素子１２１のソースと接続されている。液晶素子１２２Ａ，１２２Ｂおよび補助容量素子１２３Ａ，１２３Ｂは、ＴＦＴ素子１２１に対し、並列接続されている。但し、ＴＦＴ素子１２１とサブ画素１２０Ｂとの間には結合容量Ｃｃが直列に設けられている。データ線ＤはＴＦＴ素子１２１のドレインと接続され、ゲート線ＧはＴＦＴ素子１２１のゲートと接続されている。さらに、補助容量素子１２３Ａ，１２３Ｂの他端は、共通の補助容量線ＣＬと接続されている。このような回路構成のマルチ画素構造では、結合容量Ｃｃの大きさによってサブ画素１２０Ａとサブ画素１２０Ｂとの電位差が決まり、その結果、ある階調でのサブ画素１２０Ａとサブ画素１２０Ｂとの輝度比が定まることとなる。
【特許文献１】特開平２−１２号公報
【特許文献２】米国特許第４，８４０，４６０号明細書
【特許文献３】特許第号３０７６９３８号明細書
【０００５】
また、上記とは異なるマルチ画素構造の例が特許文献４に開示されている。ここでは、液晶分子のプレチルト角が複数のサブ画素間において異なるようにしている。そうすることで、各々のサブ画素におけるしきい値を変えることが可能となる。
【特許文献４】特開２００３−２５５３０５号公報
【０００６】
図１３は、マルチ画素構造における映像信号の階調と各サブ画素の表示態様との関係の一例を表したものである。０階調（黒表示状態）から２５５階調（白表示状態）まで階調が上がる（輝度が高くなる）過程において、まず、画素のうちの一部分（一方のサブ画素）の輝度が高くなっていき、その後、画素のうちの他の部分（他方のサブ画素）の輝度が高くなっていくことが分かる。このようなマルチ画素構造によれば、例えば図１１中の矢印Ｐ１０２で示したように、マルチ画素構造における４５°方向での輝度特性を表す曲線Ｙｍ（４５°）が通常の画素構造における４５°方向での輝度特性を表す曲線Ｙｓ（４５°）よりも曲線Ｙｓ（０°）に近づいており、「しらっちゃけ」現象が改善されていることがわかる。
【０００７】
なお、このようなマルチ画素構造とは別に、図１４に示したような通常の画素構造において、表示駆動の単位フレームを複数（例えば、２つ）のサブフレームに時間的に分割すると共に、所望の輝度を高輝度のサブフレームと低輝度のサブフレームとを用いて分割して表現することによっても、マルチ画素構造の場合と同様にハーフトーンの効果を得ることにより、「しらっちゃけ」現象が改善されることがわかっている。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、容量結合によるＨＴ法を採用したマルチ画素構造では、例えば図１２に示したように、サブ画素１２２Ｂが結合容量Ｃｃを介してデータ線Ｄと接続されていることから、その結合容量Ｃｃの分だけ駆動電圧が降下し、サブ画素１２２Ｂの透過率が低下することとなる。したがって、表示画面全体としても暗くなってしまう。また、液晶表示素子の液晶層が電極に直接接続されていない（フローティング状態である）ため、焼き付きが生じやすいといった不具合も懸念される。
【０００９】
また、特許文献４では、サブ画素間で液晶分子のプレチルト角が異なるマルチ画素構造を製造するにあたり、液晶分子と共に紫外線（ＵＶ）硬化性のモノマーを液晶層に封入したのち、サブ画素ごとに異なる大きさの電圧を印加しつつフォトマスクを用いて複数回、選択的にＵＶを照射するようにしている。しかしながら、そのような製造方法では、フォトマスクとＵＶを照射すべきサブ画素との位置合わせが困難であり、サブ画素ごとの所定のプレチルト角が得られにくい。また、サブ画素間の境界が不明瞭になり、所望の光学特性が得られ難い。
【００１０】
さらに、図１４に示した画素構造において時間的に分割してハーフトーンの効果を得る方法では、実効解像度が低下する（２つの画素で１つの単位フレームとする場合には半分となる）か、または１画素で時間的に分割して表示する場合にはフリッカ回避のため駆動周波数を少なくとも２倍とする必要があり、消費電力が増大すると共にＴＦＴの書込み能力が低下し表示むらが生じやすいという問題がある。
【００１１】
本発明はかかる問題点に鑑みてなされたもので、その目的は、簡素な構成でありながら、例えばＶＡモードの液晶を用いた場合であっても輝度の視野角特性向上を実現可能な液晶表示装置を、より簡便かつ高精度に製造することのできる液晶表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の液晶表示装置では、液晶素子に含まれる液晶分子が複数のサブ画素間において互いに異なるプレチルト角を有しているので、任意の階調においてサブ画素ごとに輝度が異なることとなる。ここで、各サブ画素は各々に対応して設けられた駆動素子を介して共通の信号線対とそれぞれ接続されているうえ、各サブ画素における容量素子が共通の容量線と接続されていることから、より簡素化された構成となっている。その一方で、各サブ画素に対応して複数の駆動素子が個別に設けられている。さらに、液晶素子の容量と容量素子の容量との比（容量比）が複数のサブ画素間において互いに異なっている。こうした構成により、製造時において各サブ画素に対し駆動素子を閉じた状態で容量線を介して電位を印加すると、その電位はサブ画素ごとに異なることとなり、その結果、簡単かつ正確にプレチルト角の差が設定される。
【００１８】
本発明の液晶表示装置の製造方法は、互いに交差して延在する信号線対と、各信号線対に対応して設けられると共に液晶素子および容量素子を有するサブ画素を複数含むように構成された画素とを備えた液晶表示装置の製造方法であって、以下の（ａ）〜（ｃ）の各工程を全て含むものである。
（ａ）液晶素子に対して映像信号に基づく電圧を印加することにより表示駆動を行う駆動素子をサブ画素ごとに形成し、一の画素における全ての駆動素子を一の信号線対に共通に接続する工程。
（ｂ）液晶素子および容量素子を、液晶素子の容量と容量素子の容量との比（容量比）が複数のサブ画素間において互いに異なるようにすると共に、駆動素子にコモン接続するように形成する工程。
（ｃ）画素における全ての容量素子の、駆動素子と反対側の端部と接続するように、共通の容量線を形成する工程。
ここで液晶素子を形成する際には、互いの対向面に配向膜が各々形成された一対の電極基板間に、重合性を有するモノマーと液晶分子とを含む液晶層を封止したのち、液晶素子の容量と容量素子の容量との比（容量比）の違いを利用してサブ画素ごとに異なる電圧を一対の電極基板の間に印加した状態で画素における全てのモノマーを一括して重合させるようにする。なお、上記（ａ）〜（ｃ）の各工程を一括して処理するようにしてもよいし、個別に行うようにしてもよい。また、個別に処理する場合には、上記（ａ）〜（ｃ）の各工程を処理する順序は任意に選択可能である。
【００１９】
本発明の液晶表示装置の製造方法では、全てのサブ画素に共通の容量線を用い、サブ画素間で異なる容量比を利用してサブ画素ごとに異なる電圧を一対の電極基板の間に印加することで、液晶分子が電極基板の法線に対してサブ画素ごとに異なる角度で傾斜することとなる。その状態を維持しつつ液晶層中のモノマーを重合させると、電極基板における液晶層と接する側の表面と固着したポリマー構造となる。このポリマー構造は液晶分子の傾斜した状態を保持する作用をもたらす。この結果、非駆動状態において、サブ画素ごとに異なるプレチルト角を液晶分子が有することとなる。
【発明の効果】
【００２４】
本発明の液晶表示装置の製造方法によれば、容量比を利用しつつ全てのサブ画素に共通の容量線を通じてサブ画素ごとに異なる電圧を一対の電極基板の間に印加し、各サブ画素の液晶層に含まれる各々の液晶分子を所定の角度で傾斜させた状態で液晶層中のモノマーを（時間的に分割することなく）一括して重合させるようにしたので、フォトマスクなどを用いてサブ画素ごとに（時間的に分割して）選択的に重合させる場合よりも簡単かつ正確に各々のサブ画素におけるプレチルト角を設定することができる。その際、信号線対を利用する必要はない。その結果、優れた輝度の視野角特性を発揮するマルチ画素構造を有し、かつ簡素な構成の液晶表示装置を比較的容易に実現することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２６】
［第１の実施の形態］
図１は、本発明における第１の実施の形態としての液晶表示装置（液晶表示装置１）の全体構成を表すものである。この液晶表示装置１は、液晶表示パネル２、バックライト部３、画像処理部４、リファレンス電圧生成部５、データドライバ６、ゲートドライバ７、タイミング制御部８、バックライト駆動部９を備えている。
【００２７】
バックライト部３は、液晶表示パネル２に対して光を照射する光源であり、例えばＣＣＦＬ（Cold Cathode Fluorescent Lamp：冷陰極蛍光ランプ）やＬＥＤ（Light Emitting Diode：発光ダイオード）などを含んで構成される。
【００２８】
液晶表示パネル２は、後述するゲートドライバ５２から供給される駆動信号に従って、データドライバ６から供給される駆動電圧に基づいてバックライト部３から発せられる光を変調することにより、映像信号Ｄinに基づく映像表示を行うものである。液晶表示パネル２は、互いに交差して延在し、全体としてマトリクス状をなす複数の信号線対（ゲート線Ｇおよびデータ線Ｄ）と、それらゲート線Ｇおよびデータ線Ｄに沿って配置された複数の画素１０とを含んで構成されている。ゲート線Ｇは、駆動対象の画素１０を線順次で選択するための電気配線であり、データ線Ｄは、駆動対象の画素１０に対してデータドライバ６からの駆動電圧を供給する電気配線である。各画素１０は、Ｒ（Red：赤），Ｇ（Green：緑）またはＢ（Blue：青）に対応する画素（図示しないＲ，Ｇ，Ｂ用のカラーフィルタが設けられている画素であり、Ｒ，Ｇ，Ｂの色の表示光を射出する画素）により構成されている。また、各画素１０内には、２つのサブ画素（後述するサブ画素１０Ａ，１０Ｂ）を含む画素回路が形成されている。なお、この画素回路の詳細構成については後述する（図２，図３）。
【００２９】
画像処理部４は、外部からの映像信号Ｄinに対して所定の画像処理を施すことにより、ＲＧＢ信号である映像信号Ｄ１を生成するものである。
【００３０】
リファレンス電圧生成部５は、データドライバ６に対し、後述するＤ／Ａ（デジタル／アナログ）変換を施す際に用いるリファレンス電圧Ｖrefを供給するものである。具体的には、このリファレンス電圧Ｖrefは、黒電圧（後述する０階調の輝度レベルの電圧）から白電圧（例えば、後述する２５５階調の輝度レベルの電圧）までの複数の基準電圧により構成されている。また、本実施の形態では、このリファレンス電圧Ｖrefは、Ｒ，Ｇ，Ｂに対応する画素間で共通のものとなっている。なお、このリファレンス電圧生成部５は、例えば複数の抵抗器が直列接続された抵抗ツリー構造などにより構成される。
【００３１】
ゲートドライバ７は、タイミング制御部８によるタイミング制御に従って、液晶表示パネル２内の各画素１０を図示しない走査線（ゲート線Ｇ）に沿って線順次駆動するものである。
【００３２】
データドライバ６は、液晶表示パネル２の各画素１０（より詳細には、各画素１０内の各サブ画素１０Ａ，１０Ｂ）へそれぞれ、画像処理部４からタイミング制御部８を経由して供給される映像信号Ｄ１に基づく駆動電圧を供給するものである。具体的には、このデータドライバ６は、映像信号Ｄ１に対し、リファレンス電圧生成部５から供給されるリファレンス電圧Ｖrefを用いてＤ／Ａ変換を施すことにより、アナログ信号である映像信号（上記駆動電圧）を生成し、各画素１０へ出力するようになっている。
【００３３】
バックライト駆動部９は、バックライト部３の点灯動作を制御するものである。タイミング制御部８は、ゲートドライバ７およびデータドライバ６の駆動タイミングを制御すると共に、映像信号Ｄ１をデータドライバ６へ供給するものである。
【００３４】
次に、図２および図３を参照して、各画素１０に形成された画素回路の構成について詳細に説明する。図２は、この画素１０内の画素回路の回路構成例を表したものである。また、図３は、この画素回路内の液晶素子における画素電極の平面構成例を表したものである。
【００３５】
画素１０は、２つのサブ画素１０Ａ，１０Ｂにより構成され、マルチ画素構造となっている。サブ画素１０Ａは、主容量素子である液晶素子１２Ａと、補助容量素子１３Ａとを有しており、サブ画素１０Ｂも同様に、主容量素子である液晶素子１２Ｂと、補助容量素子１３Ｂとを有している。各サブ画素１０Ａ，１０Ｂに対応して、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）素子１１Ａ，１１Ｂが設けられている。ＴＦＴ素子１１Ａに対しては液晶素子１２Ａおよび補助容量素子１３Ａが並列に接続されており、ＴＦＴ素子１１Ｂに対しては液晶素子１２Ｂおよび補助容量素子１３Ｂが並列に接続されている。
【００３６】
また、各画素１０には、一組のゲート線Ｇおよびデータ線Ｄと、補助容量素子１３Ａ，１３Ｂの対向電極側に対して所定の基準電位を供給するためのバスラインである２本の補助容量線ＣＬ１，ＣＬ２とが接続されている。ＴＦＴ素子１１Ａ，１１Ｂは、共通のゲート線Ｇおよびデータ線Ｄと接続されている。
【００３７】
液晶素子１２Ａ，１２Ｂは、データ線ＤからＴＦＴ素子１１Ａ，１１Ｂを介して一端に供給される駆動電圧に応じて、表示のための動作を行う（表示光を射出する）表示要素として機能している。これら液晶素子１２Ａ，１２Ｂは、ＶＡモードの液晶材料により構成された液晶層４０（後出）と、この液晶層４０を挟む一対の電極（後出の画素電極２０および対向電極３０）とを含んで構成されている。また、液晶素子１２Ａの容量（液晶容量Ｃlc1）と液晶素子１２Ｂの容量（液晶容量Ｃlc2）とは互いに等しいことが望ましい。画素電極２０（図２中の符号Ｐ１Ａ，Ｐ１Ｂ側の電極）は、ＴＦＴ素子１１Ａ，１１Ｂのソースおよび補助容量素子１３Ａ，１３Ｂの一端に接続され、対向電極３０（図２中の符号Ｐ１Ａ，Ｐ１Ｂと反対側の電極）は接地されている。また、画素電極２０は、例えば図３に示したような平面形状を有しており、サブ画素１０Ａに対応した画素電極２０Ａと、サブ画素１０Ｂ（１０Ｂ１，１０Ｂ２）に対応した画素電極２０Ｂとから構成されている。これら液晶素子１２Ａ，１２Ｂの詳細な構造については後述する。
【００３８】
補助容量素子１３Ａ，１３Ｂは、液晶素子１２Ａ，１２Ｂの蓄積電荷を安定化させるための容量素子であり、それぞれ補助容量Ｃs1，Ｃs2を有している。補助容量Ｃs1と補助容量Ｃs2との比率は、サブ画素１０Ａとサブ画素１０Ｂとの面積比率と等しいことが望ましい。サブ画素１０Ａとサブ画素１０Ｂとの間でのフィードスルー電圧の差をできるだけ小さくし、サブ画素１０Ａ，１０Ｂ間における対向電圧（画素電極２０と対向電極３０との間の電位差）の最適値の不一致を回避するためである。補助容量素子１３Ａの一端（一方の電極）は、液晶素子１２Ａの一端およびＴＦＴ素子１１Ａのソースに接続され、他端（対向電極）は補助容量線ＣＬ１に接続されている。また、補助容量素子１３Ｂの一端（一方の電極）は、液晶素子１２Ｂの一端およびＴＦＴ素子１１Ｂのソースに接続され、他端（対向電極）は補助容量線ＣＬ２に接続されている。
【００３９】
ＴＦＴ素子１１Ａは、例えばＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor−Field Effect Transistor）により構成されており、ゲートがゲート線Ｇに接続され、ソースが液晶素子１２Ａの一端および補助容量素子１３Ａの一端に接続され、ドレインがデータ線Ｄに接続されている。このＴＦＴ素子１１Ａは、液晶素子１２Ａの一端および補助容量素子１３Ａの一端に対し、映像信号Ｄ１に基づく駆動電圧を供給するためのスイッチング素子として機能している。具体的には、ゲートドライバ７からゲート線Ｇを介して供給される選択信号に応じて、データ線Ｄと液晶素子１２Ａおよび補助容量素子１３Ａの一端同士との間を選択的に導通させるようになっている。
【００４０】
ＴＦＴ素子１１Ｂも同様に例えばＭＯＳ−ＦＥＴにより構成されており、ゲートがゲート線Ｇに接続され、ソースが液晶素子１２Ｂの一端および補助容量素子１３Ｂの一端に接続され、ドレインがデータ線Ｄに接続されている。このＴＦＴ素子１１Ｂは、液晶素子１２Ｂの一端および補助容量素子１３Ｂの一端に対し、映像信号Ｄ１に基づく駆動電圧を供給するためのスイッチング素子として機能している。具体的には、ゲートドライバ７からゲート線Ｇを介して供給される選択信号に応じて、データ線Ｄと液晶素子１２Ｂおよび補助容量素子１３Ｂの一端同士との間を選択的に導通させるようになっている。
【００４１】
次に、図４を参照して、液晶素子１２Ａ，１２Ｂの詳細な構造について説明する。図４は、図３に示したＩＶ−ＩＶ線に沿った矢視方向の、液晶素子１２Ａ，１２Ｂを含む液晶表示装置１の要部断面図である。
【００４２】
液晶表示装置１は、ＴＦＴ基板２２とＣＦ（Color Filter；カラーフィルタ）基板３２との間に、配向膜２３，３３を介して液晶層４０が設けられたものである。液晶層４０には液晶分子４０Ａが複数含まれており、それらはサブ画素１０Ａに対応する領域とサブ画素２０Ａに対応する領域とで互いに異なるプレチルト角を有している。なお、プレチルト角とは、図５に示したように、基板面に垂直な方向をＺとした場合、Ｚ方向に対する液晶分子４０Ａの長軸方向Ｄの傾斜角度θのことをいうものとする。また、液晶表示装置１は、基板間に複数の画素が形成されたものであるが、後出の図６，図８，図９では、煩雑さを避けるため一画素分についてのみ示すものとし、図４，図６，図８，図９では、ＴＦＴ基板２２およびＣＦ基板３２の具体的な構成については省略する。
【００４３】
ＴＦＴ基板２２は、ガラス基板２１の上に、例えば、マトリクス状に複数の画素電極２０が配置されたものである。さらに、複数の画素電極２０をそれぞれ駆動するＴＦＴ素子１１Ａ，１１Ｂ（図４では省略）や、これらＴＦＴ素子１１Ａ，１１Ｂに接続されるゲート線およびソース線等（図４では省略）が設けられて構成されている。画素電極２０は、ガラス基板２１上でサブ画素１０Ａ，１０Ｂごとに設けられ、例えばＩＴＯ（インジウム錫酸化物）等の透明性を有する導電材料により構成されている。画素電極２０には、各サブ画素内で、例えば、ストライプ状やＶ字状のパターンを有するスリット部２４（電極の形成されない部分）が設けられている。
【００４４】
ＣＦ基板３２は、ガラス基板３１上に、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のフィルタがストライプ状に設けられたカラーフィルタ（図示せず）と、有効表示領域のほぼ全面に亘って対向電極３０とが配置されたものである。対向電極３０は、例えばＩＴＯ（インジウム錫酸化物）等の透明性を有する導電材料により構成されている。なお、各サブ画素内には、上記画素電極２０と同様のパターン形状をなすスリット部３４が設けられている。この場合、画素電極２０および対向電極３０のスリット部２４，３４は、積層方向（基板面に垂直な方向）において対向しないように配置される。これにより、駆動電圧が印加されると、液晶分子４０Ａの長軸に対して斜めに電界がかかることで、電圧に対する応答速度が向上すると共に、画素内に配向方向の異なる領域が形成（配向分割）されるため、視野角特性が向上する。
【００４５】
液晶層４０は、垂直配向型の液晶材料により構成され、例えば、負の誘電率異方性を有する液晶分子４０Ａと、この液晶分子４０Ａを配向膜２３，３３との界面近傍で保持するポリマー構造４０Ｂとを含んでいる。液晶分子４０Ａは、その長軸方向の誘電率が短軸方向よりも大きいという性質を有している。この性質により、駆動電圧がオフのときは、液晶分子４０Ａの長軸が基板に対して垂直になるように配列し、駆動電圧がオンになると、液晶分子４０Ａの長軸が基板に対して平行になるように傾いて配向する。ポリマー構造４０Ｂは、例えば、エトキシ化ビフェノールジアクリレート（具体的には、新中村化学製ＮＫエステルＡ−ＢＰ−２Ｅ（商品名））などのモノマーを重合した高分子材料により構成されている。
【００４６】
サブ画素１０Ａでは、ポリマー構造４０Ｂにより保持された液晶分子４０Ａが、サブ画素１０Ｂにおいてポリマー構造４０Ｂにより保持された液晶分子４０Ａよりも大きなプレチルト角を有している。サブ画素１０Ａにおける液晶分子４０Ａのプレチルト角θ１は、例えば１０（°）であることが好ましい。これにより、低階調時の電圧に対する応答速度をより効果的に向上させることができる。
【００４７】
一方、サブ画素１０Ｂの液晶分子４０Ａは、そのプレチルト角θ２が０（°）である。すなわち、液晶分子４０Ａの長軸方向が基板面に対して垂直に配向した状態となっている。あるいは、サブ画素１０Ｂにおける液晶分子４０Ａのプレチルト角θ２が０（°）よりも大きい状態であっても、図６に示したように、サブ画素１０Ａにおける液晶分子４０Ａのプレチルト角θ１よりも小さい状態（θ１＞θ２）であればよい。
【００４８】
配向膜２３，３３は、例えば、ポリイミド等の有機材料により構成されており、液晶分子４０Ａを基板面に対して垂直方向に配向させる垂直配向膜である。配向膜２３，３３には、ラビング等の配向方向を規制する処理が施されていてもよい。
【００４９】
次に、このような構成からなる本実施の形態の液晶表示装置１の動作について、図１〜図４を参照して詳細に説明する。
【００５０】
この液晶表示装置１では、図１に示したように、外部から供給された映像信号Ｄinが画像処理部４により画像処理され、各画素１０用の映像信号Ｄ１が生成される。この映像信号Ｄ１は、タイミング制御部８を介してデータドライバ６へ供給される。データドライバ６では、リファレンス電圧生成部５から供給されるリファレンス電圧Ｖrefを用いて映像信号Ｄ１に対するＤ／Ａ変換が施され、アナログ信号の映像信号が生成される。そしてこれらのアナログ映像信号に基づき、ゲートドライバ７およびデータドライバ６から出力される各画素１０内のサブ画素１０Ａ，１０Ｂへの駆動電圧によって、画素１０ごとに線順次表示駆動動作がなされる。具体的には、図２および図３に示したように、ゲートドライバ７からゲート線Ｇを介して供給される選択信号に応じて、ＴＦＴ素子１１Ａ，１１Ｂのオン・オフが切り替えられ、データ線Ｄと液晶素子１２Ａ，１２Ｂおよび補助容量素子１３Ａ，１３Ｂとの間が選択的に導通されることにより、データドライバ６から供給されるアナログ映像信号に基づく駆動電圧が液晶素子１２Ａ，１２Ｂおよび補助容量素子１３Ａ，１３Ｂへと供給され、表示駆動動作がなされる。
【００５１】
すると、データ線Ｄと液晶素子１２Ａ，１２Ｂおよび補助容量素子１３Ａ，１３Ｂとの間が導通された画素１０では、バックライト部３からの照明光が液晶表示パネル２において変調され、表示光として出力される。これにより、映像信号Ｄinに基づく映像表示が、液晶表示装置１において行われる。
【００５２】
ここで、液晶表示装置１では、図４に示したように液晶分子４０Ａのプレチルト角がサブ画素１０Ａ，１０Ｂ間において互いに異なっているので、アナログ映像信号に基づき、各画素１０に対する表示駆動がサブ画素１０Ａ，１０Ｂごとに空間的に２つに分割して行われ、任意の階調においてサブ画素１０Ａ，１０Ｂ間で輝度が異なることとなる。すなわち、各画素１０の液晶素子１２Ａ，１２Ｂに対する表示駆動の際、表示画面を斜め方向から見た場合のガンマ特性の変動を分散することができ、輝度の視野角特性を向上させることができる。その際、各画素１０におけるサブ画素１０Ａ，１０Ｂを、共通のデータ線Ｄおよびゲート線Ｇからの信号により一括して表示駆動するようにしたので、複数のサブ画素に対し、個別のデータ線Ｄおよびゲート線Ｇからの異なる駆動電圧によって分割駆動を行うようにした場合と比べ、データ線Ｄおよびゲート線Ｇの数を削減することができ開口率が向上するうえ、余分なデータ線Ｄおよびゲート線Ｇを駆動するためのドライバの数も削減することができるのでコンパクト化に有利となる。なお、サブ画素１０Ａ，１０ＢごとにＴＦＴ素子１１Ａ，１１Ｂを個別に設けるようにしたので開口率の向上を妨げるようにも思われるが、サブ画素１０Ａ，１０Ｂに共通に設ける場合のＴＦＴ素子と比較するとＴＦＴ素子１１Ａ，１１Ｂはそれぞれ半分の寸法となるので、全体としてのＴＦＴ素子の占める面積は変わらない。
【００５３】
次に、液晶表示装置１の製造方法について図７に表したフローチャートと共に図８および図９に表した断面模式図を参照して説明する。なお、図８および図９では、簡略化のため、一画素分についてのみ示す。
【００５４】
まず、ＴＦＴ基板２２およびＣＦ基板３２を作製する（ステップＳ１０１）。具体的には、ガラス基板２１上に、ゲート線Ｇ，ゲート絶縁膜，アモルファスシリコン，データ線Ｄおよび最終保護膜（いずれも図示せず）を順に形成することでＴＦＴ素子１１Ａ，１１Ｂを作製すると共に、スリット部２４を有する画素電極２０Ａ，２０Ｂをそれぞれサブ画素１０Ａ，１０Ｂに対応する領域に形成しＴＦＴ素子１１Ａ，１１Ｂとそれぞれ接続することでＴＦＴ基板２２を得る。なお、補助容量素子１３Ａ，１３Ｂおよび補助容量線ＣＬ１，ＣＬ２も、ＴＦＴ素子１１Ａ，１１Ｂと同時に形成する。その一方で、ガラス基板３１上にカラーフィルタ（図示せず）とスリット部３４を有する対向電極３０とを所定の位置に形成することでＣＦ基板３２を得る。
【００５５】
ＴＦＴ基板２２およびＣＦ基板３２を形成したのち、図８に示したように、ＴＦＴ基板２２とＣＦ基板３２との間に配向膜２３，３３を介して液晶層４０を封止する（ステップＳ１０２）。
【００５６】
具体的には、画素電極２０および対向電極３０のそれぞれの表面に、垂直配向剤の塗布や、垂直配向膜を基板上に印刷し焼成することにより、配向膜２３，３３を形成する。その一方で、液晶層４０を構成する材料として、液晶分子４０Ａとモノマー４０Ｃとを混合することで液晶材料を作製する。モノマー４０Ｃは紫外光の照射により重合（ラジカル重合）してポリマー４０Ｂとなる性質を有するものである。この液晶材料には、さらに、光重合開始剤（ラジカル重合開始剤）などを添加するようにしてもよい。次いで、ＴＦＴ基板２２あるいはＣＦ基板３２のどちらか一方の、配向膜２３，３３の形成されている面に対して、セルギャップを確保するためのスペーサ突起物、例えばプラスチックビーズ等を散布すると共に、例えばスクリーン印刷法によりエポキシ接着剤等を用いて、シール部を印刷する。こののち、ＴＦＴ基板２２とＣＦ基板３２とを、配向膜２３，３３を対向させるように、スペーサ突起物およびシール部を介して貼り合わせ、上記の液晶材料を注入する。その後、加熱するなどしてシール部の硬化を行うことにより液晶材料をＴＦＴ基板２２とＣＦ基板３２との間に封止する。
【００５７】
次に、図９に示したように、画素電極２０Ａと対向電極３０との間、および画素電極２０Ｂと対向電極３０との間に、一括して電圧Ｖcs1，Ｖcs2を印加することで所定の電場を液晶層４０に加え、液晶分子４０Ａを傾けて配向させる。（ステップＳ１０３）。具体的には、ＴＦＴ素子１１Ａ，１１Ｂを閉じ、かつ、データ線Ｄからの電圧を０Ｖとした状態で、補助容量線ＣＬ１，ＣＬ２の基準電位をそれぞれ異なる値に設定することでサブ画素１０Ａ，１０Ｂに対して互いに異なる電圧Ｖcs1，Ｖcs2を印加する。これにより、ガラス基板２１，３１の表面に対して所定の角度をなす方向の電場が生じ、液晶分子４０Ａがガラス基板２１，３１の法線方向から所定方向に傾いて配向することとなる。このときの液晶分子４０Ａは、サブ画素１０Ａに対応する領域と、サブ画素１０Ｂに対応する領域とで互いに異なる傾斜角を有することとなる。電圧Ｖcs1，Ｖcs2の大きさを適宜調節することにより、液晶分子４０Ａのプレチルト角θ１，θ２の大きさを制御することが可能である。図９では、画素電極２０Ｂと対向電極３０との間に印加するＶ電圧Ｖcs2を０（零）とし、サブ画素１０Ｂにおける液晶分子４０Ａのプレチルト角θ２を０（零）°とする場合を例示している。
【００５８】
さらに、電圧Ｖcs1，Ｖcs2を印加した状態のまま紫外光ＵＶを例えばＴＦＴ基板２２の外側から液晶層４０に照射することによりモノマー４０Ｃを重合させ、配向膜２３，３３の表面に固着したポリマー４０Ｂを形成する（ステップＳ１０４）。このように形成されたポリマー４０Ｂは配向膜２３，３３と化学結合しており、非駆動状態において、液晶層４０における配向膜２３，３３との界面近傍に位置する液晶分子４０Ａにプレチルト角θ１，θ２を付与する機能を有する。なお、ポリマー４０Ｂを形成したのち、補助容量線ＣＬ１，ＣＬ２を結線するようにしてもよい。
【００５９】
以上の工程により、図１に示した液晶表示装置１が完成する。このように、本実施の形態の液晶表示装置の製造方法によれば、サブ画素１０Ａ，１０Ｂに対し補助容量線ＣＬ１，ＣＬ２を個別に形成し、それらを用いてサブ画素１０Ａ，１０Ｂごとに異なる電圧Ｖcs1，Ｖcs2を印加し、各サブ画素１０Ａ，１０Ｂの液晶層４０に含まれる各々の液晶分子４０Ａを所定の角度で傾斜させた状態で液晶層４０中のモノマー４０Ｃを（時間的に分割することなく）一括して重合させるようにしたので、フォトマスクなどを用いてサブ画素ごとに（時間的に分割して）選択的に重合させる場合よりも簡単かつ正確にサブ画素１０Ａ，１０Ｂごとの所定のプレチルト角θ１，θ２を設定することができる。その際、データ線Ｄおよびゲート線Ｇを利用しないので、サブ画素１０Ａ，１０Ｂごとに個別のデータ線Ｄおよびゲート線Ｇを形成する必要はない。したがって、優れた輝度の視野角特性を発揮するマルチ画素構造を有し、かつ、より簡素な構成の液晶表示装置１を比較的容易に実現することができる。また、補助容量線ＣＬ１，ＣＬ２は、製造工程時のみ独立した電極として用い、完成後は同電位の電極として用いることで、従来の液晶表示装置と同等の駆動方式で駆動することができる。
【００６０】
［第２の実施の形態］
次に、図１０を参照して、本発明の第２の実施の形態について説明する。図１０は、本実施の形態に係る液晶表示装置の、各画素１０に形成された画素回路の構成例を表したものである。
【００６１】
本実施の形態では、各画素１０において、補助容量線ＣＬがサブ画素１０Ａ，１０Ｂに共通に設けられている一方で、補助容量素子１３Ａの補助容量Ｃs1と補助容量素子１３Ｂの補助容量Ｃs2との比率Ｃs1／Ｃs2がサブ画素１０Ａとサブ画素１０Ｂの面積比率と異なっている。すなわち、液晶素子１２Ａの容量（液晶容量Ｃlc1）と補助容量素子１３Ａの容量（補助容量Ｃs1）との比Ｃlc1／Ｃs1が、液晶素子１２Ｂの容量（液晶容量Ｃlc2）と補助容量素子１３Ｂの容量（補助容量Ｃs2）との比Ｃlc2／Ｃs2と異なっている。なお、本実施の形態の液晶表示装置は、上記の点を除き、第１の実施の形態における液晶表示装置１と同じ構造を有している。したがって、本実施の形態の液晶表示装置は、上記第１の実施の形態と同様に、優れた輝度の視野角特性を有し、開口率も高く、かつコンパクトなものである。特に、各画素１０において、サブ画素１０Ａ，１０Ｂのそれぞれに個別の補助容量線ＣＬ１，ＣＬ２を設けるのではなく共通の（１本の）補助容量線ＣＬを設けるようにしたので、全体としての補助容量線の数を減らす（半減する）ことができ、いっそうコンパクト化に有利である。
【００６２】
本実施の形態の液晶表示装置の製造方法について、図１０の回路図と併せて、図７のフローチャート、および図８，図９に示した断面模式図を参照して説明する。なお、以下では、上記第１の実施の形態と異なる点を詳細に説明し、それ以外の点については適宜省略する。
【００６３】
上記第１の実施の形態と同様にして、まず、ＴＦＴ基板２２およびＣＦ基板３２を作製（ステップＳ１０１）したのち、ＴＦＴ基板２２とＣＦ基板３２との間に配向膜２３，３３を介して液晶層４０を封止する（ステップＳ１０２）。続いて、図９に示したように、画素電極２０Ａと対向電極３０との間、および画素電極２０Ｂと対向電極３０との間に、一括して電圧Ｖcs1，Ｖcs2を印加することで所定の電場を液晶層４０に加え、液晶分子４０Ａを傾けて配向させる。（ステップＳ１０３）。具体的には、ＴＦＴ素子１１Ａ，１１Ｂを閉じ、かつ、データ線Ｄからの電圧を０Ｖとした状態で、補助容量線ＣＬを利用してサブ画素１０Ａ，１０Ｂに対して互いに異なる電圧Ｖcs1，Ｖcs2を印加する。この際、本実施の形態では、補助容量線ＣＬの基準電位を０（零）以外の任意の値に設定することで、補助容量素子１３Ａの補助容量Ｃs1と補助容量素子１３Ｂの補助容量Ｃs2との比に応じた電圧Ｖcs1，Ｖcs2をサブ画素１０Ａ，１０Ｂに対してそれぞれ印加することができる。これにより、ガラス基板２１，３１の表面に対して所定の角度をなす方向の直流電場が生じ、液晶分子４０Ａがガラス基板２１，３１の法線方向から所定方向に傾いて配向することとなる。よって、補助容量Ｃs1と補助容量Ｃs2との比を適宜選択し、電圧Ｖcs1，Ｖcs2の大きさを調節することにより、液晶分子４０Ａのプレチルト角θ１，θ２の大きさを制御することが可能である。さらに、電圧Ｖcs1，Ｖcs2を印加した状態のまま紫外光ＵＶを照射することによりモノマー４０Ｃを重合させ、配向膜２３，３３の表面に固着したポリマー４０Ｂを形成する（ステップＳ１０４）。以上の工程により、本実施の形態の液晶表示装置が完成する。
【００６４】
このような本実施の形態の液晶表示装置の製造方法によっても、上記第１の実施の形態と同様の効果を得ることが可能である。但し、本実施の形態では、サブ画素１０Ａとサブ画素１０Ｂとの間でのフィードスルー電圧の差をできるだけ小さくしてサブ画素間における対向電圧（画素電極２０と対向電極３０との間の電位差）の最適値の不一致を回避するには、ＴＦＴ素子１１Ａのゲートとサブ画素１０Ａとの間の寄生容量Ｃgs（図示せず）を、ＴＦＴ素子１１Ｂのゲートとサブ画素１０Ｂとの間の寄生容量Ｃgs（図示せず）と異ならせる必要がある。その観点からみれば、上記第１の実施の形態の液晶表示装置のほうが製造容易な構成である。
【００６５】
以上、いくつかの実施の形態を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、１つの画素を２つのサブ画素で構成する場合について説明したが、本発明はこれに限定されるものではなく、３以上のサブ画素で構成するようにしてもよい。
【００６６】
また、上記実施の形態では、重合性のモノマーを液晶層中に含有させたのち、重合させてポリマー構造を形成するようにしたが、これに限らず、例えば配向膜中に含有させた重合性のモノマーを重合することでポリマー構造を形成するようにしてもよい。
【００６７】
また、上記実施の形態では、ＶＡモードの液晶素子を用いた場合について説明したが、本発明はこれに限定されるものではない。例えばＴＮモードの液晶素子を用いた場合にも適用可能である。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１の実施の形態に係る液晶表示装置の全体構成を表すブロック図である。
【図２】図１に示した画素の詳細構成を表す回路図である。
【図３】図２に示した液晶素子における画素電極の構成を表す平面図である。
【図４】図１に示した液晶表示装置の断面模式図である。
【図５】液晶分子のプレチルト角を説明するための模式図である。
【図６】本発明の一実施の形態における他の構成例の断面模式図である。
【図７】図１に示した液晶表示装置の製造方法を説明するためのフローチャートである。
【図８】図１の液晶表示装置の製造方法を説明するための断面模式図である。
【図９】図８に続く工程を説明するための断面模式図である。
【図１０】本発明の第２の実施の形態に係る液晶表示装置における画素の詳細構成を表す回路図である。
【図１１】従来の液晶表示装置における映像信号の階調と液晶表示パネルの正面方向および４５°方向での輝度比との関係の一例を表す特性図である。
【図１２】従来の液晶表示装置における画素の構成を表す回路図である。
【図１３】従来のマルチ画素構造における映像信号の階調と各サブ画素の表示態様との関係の一例を表す平面図である。
【図１４】従来の他の液晶表示装置における画素の構成を表す回路図である。
【符号の説明】
【００６９】
１…液晶表示装置、２…液晶表示パネル、３…バックライト部、４…画像処理部、５…リファレンス電圧生成部、６…データドライバ、７…ゲートドライバ、８…タイミング制御部、９…バックライト駆動部、１０…画素、１０Ａ，１０Ｂ…サブ画素、１１Ａ，１１Ｂ…ＴＦＴ素子、１２Ａ，１２Ｂ…液晶素子、１３Ａ，１３Ｂ…補助容量素子、２０（２０Ａ，２０Ｂ）…画素電極、２１，３１…ガラス基板、２２…ＴＦＴ基板、２３，３３…配向膜、２４，３４…スリット部、３０…対向電極、３２…ＣＦ基板、４０…液晶層、４０Ａ…液晶分子、４０Ｂ…ポリマー構造、Ｃｓ１，Ｃｓ２…補助容量、ＣＬ，ＣＬ１，ＣＬ２…補助容量線。
【図１】
0004702355.tif 000002
【図２】
0004702355.tif 000003
【図３】
0004702355.tif 000004
【図４】
0004702355.tif 000005
【図５】
0004702355.tif 000006
【図６】
0004702355.tif 000007
【図７】
0004702355.tif 000008
【図８】
0004702355.tif 000009
【図９】
0004702355.tif 000010
【図１０】
0004702355.tif 000011
【図１１】
0004702355.tif 000012
【図１２】
0004702355.tif 000013
【図１３】
0004702355.tif 000014
【図１４】
0004702355.tif 000015