(57)【特許請求の範囲】
【請求項１】
フローティングゲートとコントロールゲートとを有するスプリットゲート型不揮発性半導体記憶装置を製造する製造方法であって、
（ａ）第１絶縁膜を介して基板の上層に前記フローティングゲート用のポリシリコン膜を形成するステップと、
（ｂ）前記ポリシリコン膜の上層に第２絶縁膜を形成し、前記第２絶縁膜の上層に、レジストマスクを形成するステップと、
（ｃ）前記レジストマスクを用いて、前記第２絶縁膜をエッチングして下方に行くほど狭くなるような第１開口部を形成するステップと、
（ｄ）前記第１開口部を第３絶縁膜で埋め込み、前記第２絶縁膜を取り除いて下方に行くほど広くなるような第２開口部を形成し、前記第２開口部によって露出した前記ポリシリコン膜の前記面をエッチングして傾斜部を形成するステップと、
（ｅ）前記第２開口部と前記第３絶縁膜の上層に、第４絶縁膜を形成し、前記第４絶縁膜をエッチバックして、ソースラインが形成される領域の方向に傾斜するサイドウォールを形成するステップと、
（ｆ）前記第３絶縁膜を取り除いて第３開口部を形成するステップと、
（ｇ）前記サイドウォールをマスクとして、前記第３開口部の前記ポリシリコン膜をエッチングして前記フローティングゲートを形成するステップ
（ｈ）前記第３開口部の下層に構成される前記基板の面を露出し、前記基板の前記面、前記フローティングゲートおよび前記サイドウォールを覆うように第５絶縁膜を形成して、前記第５絶縁膜の上層に、前記コントロールゲートを形成するステップ
を具備する
スプリットゲート型不揮発性半導体記憶装置の製造方法。
【請求項２】
請求項１に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記（ｃ）ステップは、
前記第１開口部を形成することによって、前記ポリシリコン膜の面を露出するステップを含み、
前記（ｄ）ステップは、
前記第２開口部を形成することによって、前記ポリシリコン膜の面を露出するステップを含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。
【請求項３】
請求項２に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記傾斜部を形成するステップは、
前記ポリシリコン膜の、前記第３絶縁膜の側面に近接する部分の膜厚が、前記ポリシリコン膜の他の部分よりも徐々に厚くなるように形成するステップ
を含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。
【請求項４】
請求項３に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記（ｇ）ステップは、
前記サイドウォールをマスクとし、前記第３開口部の下層に構成される前記ポリシリコン膜を取り除いて、鋭角部を有する前記フローティングゲートを形成するステップ
を含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。
【請求項５】
請求項４に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記（ｇ）ステップは、
前記傾斜部の前記第３絶縁膜の側面に接する位置を基準にしてエッチングを行うことにより前記鋭角部を形成するステップを含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。
【請求項６】
請求項４または５に記載のスプリットゲート型不揮発性半導体記憶装置の製造方法において、
前記（ｅ）ステップは、さらに、
前記サイドウォールをマスクとしポリシリコン膜をエッチングして第４開口部を形成するステップと、
エッチングされた前記ポリシリコン膜の側面を覆うように第６絶縁膜を形成し、前記第６絶縁膜をエッチバックによりフローティングゲート側面を覆うサイドウォールを形成するステップと、
前記第４開口部にポリシリコンプラグを形成するステップと、
前記ポリシリコンプラグ上に第７絶縁膜を形成するステップ
を含む
スプリットゲート型不揮発性半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置に関し、特に、スプリットゲート型不揮発性半導体記憶装置と呼ばれる不揮発性メモリの構造および製造方法に関する。
【背景技術】
【０００２】
電源を切った場合においても記憶内容が消えないという特性を有する不揮発性半導体記憶装置として、スプリットゲート型不揮発性半導体記憶装置が知られている（例えば、特許文献１、２参照）。近年、不揮発性半導体記憶装置に対して大容量化の要求が強く、そのため記憶素子の微細化を行うことが必須となっている。また、低消費電力に対する要求も強く、低電圧での書き込み、低電圧での消去、および、低電流での読み出し必要になってきている。これらの要求を満足するためには、複数の記憶素子の各々の電気的特性が均一である必要がある。そのためには、記憶素子の各々の形状が、均一に、かつ、安定的に構成される必要がある
【０００３】
図１は、上記特許文献１に記載のスプリットゲート型不揮発性半導体記憶装置（以下、スプリットゲート型不揮発性メモリと呼ぶ。）の構成を示す断面図である。特許文献１に記載の不揮発性メモリ（以下、スプリットゲート型不揮発性メモリ１０１と呼ぶ。）は、ソース拡散層１０３とドレイン拡散層１０４とを備えている。図１を参照すると、ソース拡散層１０３とドレイン拡散層１０４とは、基板１０２に形成されている。図１に示されているように、スプリットゲート型不揮発性メモリ１０１は、フローティングゲート１０５とコントロールゲート１０６とを備えている。フローティングゲート１０５は、ゲート酸化膜１０７を介して基板１０２の上層に構成されている。また、コントロールゲート１０６は、トンネル酸化膜１０８を介して基板１０２の上層に構成されている。さらに、フローティングゲート１０５とコントロールゲート１０６との間にはトンネル酸化膜１０８が構成されている。
【０００４】
特許文献１に記載のスプリットゲート型不揮発性メモリ１０１の動作を、図面を参照して説明を行う。図２は、従来のスプリットゲート型不揮発性メモリ１０１の動作を示す図である。図２の（ａ）は、スプリットゲート型不揮発性メモリ１０１の書き込み動作を示している。図２の（ｂ）は、スプリットゲート型不揮発性メモリ１０１の消去動作を示している。図２の（ｃ）は、スプリットゲート型不揮発性メモリ１０１の読み出し動作を示している。図２の（ａ）を参照すると、スプリットゲート型不揮発性メモリ１０１でデータの書き込みを行う場合、ドレイン拡散層１０３に比較して、ソース拡散層１０４を高電位にする。これにより、チャネルのソース側でホットエレクトロン（高エネルギー状態の電子）を得る。このホットエレクトロンがゲート酸化膜１０７を介してフローティングゲート１０５に注入されることによって、データの書き込みが行われる。書き込みされた後、フローティングゲートは負に帯電した状態になる。
【０００５】
図２の（ｂ）を参照すると、スプリットゲート型不揮発性メモリ１０１のデータの消去を行う場合、フローティングゲート１０５からトンネル電流により、トンネル酸化膜１０８を介してコントロールゲート１０６に電子を引き抜くことで、データの消去を行っている。つまり、消去のときは，コントロールゲート１０６に電圧を印加してフローティングゲート１０５の先端の尖った部分（鋭角部１１０）に電界を集中させ、フローティングゲート１０５から電子を抜き取る仕組みとなっている。消去された後、フローティングゲートは正に帯電した状態になる。
【０００６】
図２の（ｃ）を参照すると、スプリットゲート型不揮発性メモリ１０１でデータの読み出しを行なう場合、コントロールゲート１０６に所定の電圧を印加し、コントロールゲート１０６とソース拡散層１０３とドレイン拡散層１０４とで構成されるトランジスタを活性化させる。このとき、フローティングゲート１０５に注入されている電荷に応答して、ソース、ドレイン間に流れる電流値が変化する。これによってデータの読み出しが行われる。
【０００７】
したがって、このような構造を有するスプリットゲート型不揮発性メモリ１０１においては、フローティングゲート１０５の鋭角部１１０を高精度かつ安定的に形成することが要求される。上記の鋭角部１１０を高精度に形成する技術が知られている（例えば、特許文献２参照。）。
【０００８】
以下に、従来のスプリットゲート型不揮発性メモリ１０１の製造方法に関して説明を行う。図３、図４および図５は、特許文献２に記載のスプリットゲート型不揮発性メモリ１０１の製造工程を示す図である。図３の（ａ）から図３の（ｃ）は、従来のスプリットゲート型不揮発性メモリ１０１を製造する第１工程から第３工程を示している。図４の（ａ）から図４の（ｃ）は、従来のスプリットゲート型不揮発性メモリ１０１を製造する第４工程から第６工程を示している。図５の（ａ）から図５の（ｃ）は、従来のスプリットゲート型不揮発性メモリ１０１を製造する第７工程から第９工程を示している。
【０００９】
図３の（ａ）を参照すると、従来の第１工程において、シリコン基板１０２上にゲート酸化膜１１１を８ｎｍ、ポリシリコン膜１１２を８０ｎｍ、窒化珪素膜１１３を３００ｎｍで順次生成し、フォトレジスト１２４により窒化珪素膜１１３上に、フローティングゲート、並びにソース形成予定部をパターニング形成する。図３の（ｂ）を参照すると、従来の第２工程において、パターニング形成されたフォトレジスト１２４をマスクにドライエッチング装置にて窒化珪素膜１１３をドライエッチングして開口し、アッシング装置にてレジストを灰化する。図３の（ｃ）を参照すると、従来の第３工程において、開口された窒化珪素膜１１３をマスクに、ポリシリコン膜１１２を約３０ｎｍの深さにエッチングし、テーパ角度４５°の形状にする。
【００１０】
図４の（ａ）を参照すると、従来の第４工程において、ポリシリコン膜１１２の表面上に、８５０℃で約６ｎｍの熱酸化膜１１４を生成する。図４の（ｂ）を参照すると、従来の第５工程において、ＬＰＣＶＤ法により全面に約２０ｎｍのＴＥＯＳ−ＮＳＧ膜を生成する。次に、例えばＲＩＥ型のドライエッチング装置でＴＥＯＳ−ＮＳＧ膜をエッチングすると、ポリシリコン膜１１２のテーパ部分がちょうど隠れる程度のＮＳＧスペーサ１２０が形成される。図４の（ｃ）を参照すると、従来の第６工程において、約８５０℃のアニール処理を行い、ＴＥＯＳ−ＮＳＧ膜をアニールする。次に、約１６０ｎｍのＮＳＧ膜をＬＰＣＶＤ法により形成し、ドライエッチング装置によりエッチングしＮＳＧスペーサ１１５を形成する。
【００１１】
図５の（ａ）を参照すると、従来の第７工程において、ＮＳＧスペーサ１１６、ソース拡散領域１１７、ポリシリコンプラグ１１８、熱酸化膜１１９を形成する。次に、窒化珪素膜１１３を例えば、１５０℃のＨ３ＰＯ４にて除去する。図５の（ｂ）を参照すると、従来の第８工程において、ＮＳＧスペーサ１１５、ＮＳＧスペーサ１２０、および熱酸化膜１１９をマスクにしてポリシリコン膜１１２をドライエッチング装置にてドライエッチングし、鋭角部１１０を形成する。図５の（ｃ）を参照すると、従来の第９工程において、例えば、５％フッ酸４０秒でＮＳＧスペーサ１２０を除去し、鋭角部１１０の尖端形状を形成している。
【００１２】
【特許文献１】米国特許第６５２５３７１Ｂ２号明細書
【特許文献２】特開２００４−２００１８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述した特許文献１、２には、鋭角部１１０が鋭角に形成されている断面図が示されている。しかしながら、従来の第２工程において、窒化珪素膜１１３はその高さによってコントロールゲートの高さを規定することから、３００ｎｍ程度の厚さで形成する必要が有る。このような厚い窒化珪素膜１１３を基板に垂直に、かつ安定的にドライエッチングすることは技術的に非常に困難である。図６は、窒化珪素膜１１３が基板に垂直にエッチングされなかった場合の製造過程を示す図である。図６の（ａ）を参照すると、上述したように、従来の第１工程ではシリコン基板１０２上にゲート酸化膜１１１を８ｎｍ、ポリシリコン膜１１２を８０ｎｍ、窒化珪素膜１１３を３００ｎｍで順次生成し、フォトレジスト１２４により窒化珪素膜１１３上に、フローティングゲート、並びにソース形成予定部をパターニング形成する。
【００１４】
図６の（ａ）を参照すると、レジストマスク１２４は第１距離Ｌ１の間隔で形成されている。ここで、第１距離Ｌ１は、最終的に構成したいスプリットゲート型不揮発性メモリ１０１のフローティングゲート長に対応した長さである。図６の（ｂ）を参照すると、第２工程において、パターニング形成されたフォトレジスト１２４をマスクにドライエッチング装置にて窒化珪素膜１１３をドライエッチングして開口し、アッシング装置にてレジストを灰化する。図６の（ｂ）に示されているように、この工程において、エッチングによって開口された窒化珪素膜１１３の側壁が、基板の法線方向に平行に形成されない場合がある。このとき、ポリシリコン膜１１２が露出する面の長さは第２距離Ｌ２になる。
【００１５】
図６の（ｃ）を参照すると、従来の第６工程において、ＮＳＧスペーサ１１５、ＮＳＧスペーサ１２０、および熱酸化膜１１９をマスクにしてポリシリコン膜１１２をドライエッチングし、鋭角部１１０を有するフローティングゲートを形成する。図６の（ｃ）に示されているように、窒化珪素膜１１３の開口部の側壁が傾斜する場合、その傾斜に対応してＮＳＧスペーサ１２０の側壁も鋭角部１１０の外側に傾斜してしまうことがある。そのため、フローティングゲート１１２を形成する工程において、ソース側の端部から第４距離Ｌ４でエッチングが行われことがある。
【００１６】
図６の（ｄ）を参照すると、上述の工程によって、スプリットゲート型不揮発性メモリ１０１の鋭角部１１０が不適切に形成されていることが示されている。上述したように、窒化珪素膜１１３は３００ｎｍ程度の厚さで形成する必要が有り、この場合第１窒化膜１１３を基板に垂直に、かつ安定的にエッチングすることは技術的に非常に困難である。例えば、エッチング時の反応性生物が窒化膜側面に付着し、エッチングを阻害する場合がある。この場合、下方に行くほど開口幅が狭くなる方向に傾斜してしまうという問題がある。従って、従来の技術を用いて、鋭角部１１０を有するフローティングゲート１０５を形成する場合、窒化珪素膜１１３の傾斜角のばらつきに起因して、実際の鋭角部１１０を理想的な形状に形成できないことがある。
【００１７】
上述したように、従来のスプリットゲート型不揮発性メモリは、フローティングゲートに蓄積された電荷を、鋭角部１１０を経由してコントロールゲートに引き抜くことよってデータ消去を行っている。そのフローティングゲートの鋭角部１１０が適切に形成されている場合には、鋭角部１１０に電界を集中させることが可能となり、フローティングゲート１０５から適切に電子を抜き取ることができる。しかしながら、製造段階において、窒化珪素膜１１３の開口部が傾斜してしまうと、その傾斜角に起因して、実際の鋭角部１１０を理想的な形状で形成できないことがある。鋭角部１１０の形状にばらつきが大きいと、消去特性のばらつきも大きくなり、スプリットゲート型不揮発性メモリが正常に、かつ安定的に動作しなくなってしまうという問題があった。
【課題を解決するための手段】
【００１８】
以下に、［発明を実施するための最良の形態］で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１９】
本発明は、上記問題を鑑み、適切に形成された鋭角部を有するスプリットゲート型不揮発性メモリと、そのスプリットゲート型不揮発性メモリの鋭角部を安定的に形成することが出来る技術を提供するものである。
本発明は、上記課題を解決するために、側面と上部とで形成された鋭角部（１０）を有するフローティングゲート（５）と、前記鋭角部（１０）に対向するように設けられたコントロールゲート（６）と、前記フローティングゲート（６）の上部に設けられた絶縁領域（２８）とを基板上（２）に備えるスプリットゲート型不揮発性半導体記憶装置を構成する。ここで、前記絶縁領域（８）の側面のうち前記コントロールゲート側（６）に相当する側面は、前記基板（２）の法線方向を基準として、前記コントロールゲート（６）と離れる方向に傾斜する。
【００２０】
その不揮発性半導体記憶装置は、スプリットゲート型である。ここにおいて、フローティングゲートは、セルフアラインで形成される。このとき、フローティングゲートの上層に形成される絶縁領域８（スペーサー）は、そのフローティングゲート（５）にオーバーラップするような傾斜を有して形成される。したがって、その絶縁領域８（スペーサー）をマスクとしてポリシリコン膜をエッチングしてフローティングゲート（５）を形成する場合、フローティングゲート（５）の鋭角部（１０）を所望の形状で形成することができる。
【発明の効果】
【００２１】
本発明によると、データ消去を、フローティングゲートからコントロールゲートに電子を引き抜くことによって行うスプリットゲート型不揮発性メモリにおいて、そのデータ消去の動作を適切に、かつ安定的に行うことができる不揮発性メモリを構成することが可能である。
【発明を実施するための最良の形態】
【００２２】
以下に、図面を参照して、本発明を実施するための形態について説明を行う。図７は、本発明の実施形態におけるスプリットゲート型不揮発性メモリの一部の構成を例示する平面図である。図７を参照すると、本実施形態のスプリットゲート型不揮発性メモリは、第１方向に延伸するビットライン１１と、そのビットライン１１と直角な方向に延伸するコントロールゲート６とを含んで構成されている。また、本実施形態のスプリットゲート型不揮発性メモリは、ビットライン１１と直角な方向に延伸するソースライン９を備えている。コントロールゲート６とソースライン９は、ビットライン１１の下層に構成されている。また、コントロールゲート６とソースライン９とは、スペーサー２８によって電気的に絶縁されている。
【００２３】
図７に示されているように、本実施形態のスプリットゲート型不揮発性メモリは、ＳＴＩを用いて素子分離が行われている。また。ビットライン１１は、上述の基板（図示されず）に形成されたドレイン拡散層４と、ビットコンタクト１２を介して接続されている。
【００２４】
図８は、上述の図７に示されて点Ａから点Ａ’の断面を示す断面図である。図８は、本願発明の理解を容易にするために、スプリットゲート型不揮発性メモリを構成するメモリセル（以下、スプリットゲート型不揮発性メモリセル１と呼ぶ）の構成を簡略化した断面を例示している。図８に示されているように、本実施形態のスプリットゲート型不揮発性メモリセル１は、二つのトランジスタ（Ｔ１、Ｔ２）が対称的に構成されている。図８を参照すると、本実施形態のスプリットゲート型不揮発性メモリセル１は、基板２に形成されたソース拡散層３とドレイン拡散層４とを含んで構成されている。なお、以下に述べる実施形態では、基板２がＰ型半導体基板であることを前提に説明を行う。これは、本発明において基板２がＰ型半導体基板に制限されることを意味するものではない。
【００２５】
基板２は、そのソース拡散層３とドレイン拡散層４との間にチャネル領域を含んで構成されている。また、スプリットゲート型不揮発性メモリセル１は、フローティングゲート５とコントロールゲート６とを含んで構成されている。図８に示されているように、フローティングゲート５は、ゲート酸化膜７を介して基板２の上層に構成されている。また、コントロールゲート６は、ゲート絶縁膜として作用するトンネル酸化膜８を介して基板２の上層に構成されている。そして、フローティングゲート５とコントロールゲート６とは、トンネル酸化膜８を介して隣り合うように構成されている。フローティングゲート５の上層には、スペーサー２８が形成されている。また、ソース拡散層３の上層にはソースライン９が形成されている。ソースライン９とフローティングゲート５とは、サイドウォール２９の作用により電気的に絶縁されている。したがって、フローティングゲート５は、ゲート酸化膜７、トンネル酸化膜８、スペーサー２８およびサイドウォール２９の作用により、他の導体部分から電気的に絶縁されている。
【００２６】
図８を参照すると、本実施形態のフローティングゲート５は、鋭角部１０を含んで構成されている。また、スペーサー２８は、ソースライン９の方向に傾斜して構成されている。本実施形態のスプリットゲート型不揮発性メモリセル１は、セルフアライン技術（マスクの位置あわせなしで加工できる技術。すでに基板上に形成されているパターンを用いて、そのパターンをマスクがわりにしてエッチングや不純物拡散等を行う技術。）を用いて製造されている。例えば、フローティングゲート５を形成する場合、スペーサー２８をマスクとして作用させてフローティングゲート５を形成している。スペーサー２８がソースライン９の方向に傾斜していることによって、フローティングゲート５の鋭角部１０は、データ消去動作を精度よく、かつ安定的に行える角度で構成される。
【００２７】
以下に、図面を参照して、本実施形態のスプリットゲート型不揮発性メモリセル１を製造する製造方法に関して説明を行う。図９は、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第１から第３の工程を示す断面図である。図９の（ａ）は、第１の工程を示している。図９の（ｂ）は、第２の工程を示している。図９の（ｃ）は、第３の工程を示している。
【００２８】
図９の（ａ）を参照すると、第１の工程において、熱酸化法により８０〜１００ｎｍ程度基板２の上層に初期絶縁膜２１を形成する。その初期絶縁膜２１は、最終的に、スプリットゲート型不揮発性メモリセル１において、フローティングゲート５と基板２とを絶縁するゲート酸化膜７として機能する。その初期絶縁膜２１を形成した後、さらにその上層にポリシリコン膜２２を８０〜１００ｎｍ程度形成する。ポリシリコン膜２２は、最終的にフローティングゲート５として機能する。本実施形態に述べるスプリットゲート型不揮発性メモリセル１の製造方法において、その第１の工程では、従来の第１の工程と異なり、ポリシリコン膜２２の上層に酸化膜２３を３００ｎｍ程度形成する。
【００２９】
図９の（ｂ）を参照すると、第２の工程において、酸化膜２３の上層にレジストマスク２４を形成する。本実施形態において、レジストマスク２４は、予め製造されたフォトマスクを用いてパターンニングされる。
【００３０】
図９の（ｃ）を参照すると、第３の工程において、レジストマスク２４をマスクにして、ドライエッチングによって、酸化膜２３をエッチングする。酸化膜２３をエッチングすることによって第１酸化膜２３ａが形成される。図９の（ｃ）に示されているように、第１酸化膜２３ａの側壁は、基板２の法線方向に垂直に形成されず、レジストマスク２４の下方領域よりも外側に傾斜するような形で形成される。つまり、開口部は下方に行くほど狭くなっている。第３の工程において、第１酸化膜２３ａが、下方に行くほど開口幅が広くなる方向にエッチングされないことが好ましい。具体的には、傾斜角θが８５度程度になることが好ましい。
【００３１】
以下に、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第４から第６の工程に関して説明を行う。図１０は、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第４から第６の工程を示す断面図である。図１０の（ａ）は、第４の工程を示している。図１０の（ｂ）は、第５の工程を示している。図１０の（ｃ）は、第６の工程を示している。図１０の（ａ）を参照すると、第４の工程において、レジストマスク２４を取り除く。その後、図１０の（ｂ）に示されているように、第５の工程において、第１酸化膜２３ａと露出したポリシリコン膜２２とを覆うように窒化膜２５を５００〜６００ｎｍ程度形成する。図１０の（ｃ）を参照すると、第６の工程において、積層されている窒化膜２５の表面をＣＭＰ（Chemical Mechanical Polishing）やドライエッチングによるエッチバック等の技術を用いて平坦化を行う。図１０の（ｃ）に示されているように、その第６の工程において、第１窒化膜２５ａを形成する。
【００３２】
以下に、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第７から第９の工程に関して説明を行う。図１１は、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第７から第９の工程を示す断面図である。図１１の（ａ）は、第７の工程を示している。図１１の（ｂ）は、第８の工程を示している。図１１の（ｃ）は、第９の工程を示している。
【００３３】
図１１の（ａ）を参照すると、第７の工程において、エッチングによって第１酸化膜２３ａを取り除く。これにより、第１酸化膜２３ａの下層に構成されていたポリシリコン膜２２の表面が露出する。図１１の（ｂ）を参照すると、第８の工程において、露出したポリシリコン膜２２の表面をエッチングし、傾斜部２６を形成する。この工程によって形成される傾斜部２６は、最終的に鋭角部１０として機能する。図１１の（ｃ）を参照すると、第９の工程において、第１窒化膜２５ａと傾斜部２６を有するポリシリコン膜２２とを覆うように、第２酸化膜２７が２００ｎｍ程度形成される。
【００３４】
以下に、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第１０から第１２の工程に関して説明を行う。図１２は、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第１０から第１２の工程を示す断面図である。図１２の（ａ）は、第１０の工程を示している。図１２の（ｂ）は、第１１の工程を示している。図１２の（ｃ）は、第１２の工程を示している。
【００３５】
図１２の（ａ）を参照すると、第１０の工程において、第２酸化膜２７をエッチバックする。図１２の（ａ）に示されているように、第２酸化膜２７をエッチバックすることによって、第１窒化膜２５ａの側面にサイドウォール（以下、スペーサー２８と呼ぶ）が形成される。また、第１０の工程において、第２酸化膜２７をエッチングすることによって、スペーサー２８が形成される領域以外の部分において、ポリシリコン膜２２が露出する。
【００３６】
図１２の（ｂ）を参照すると、第１１の工程において、スペーサー２８をマスクとして作用させ、セルフアラインによって、ポリシリコン膜２２をエッチングする。この工程によって、スペーサー２８および第１窒化膜２５ａに覆われていないポリシリコン膜２２が取り除かれる。図１２の（ｂ）に示されているように、取り除かれたポリシリコン膜２２の下方に形成されている初期絶縁膜２１が露出する。本実施形態のスプリットゲート型不揮発性メモリセル１では、第１１の工程において、スペーサー２８をマスクとして作用させ、基板２に不純物（例えばヒ素やリンのＮ型不純物）を注入してソース拡散層３を形成する。
【００３７】
図１２の（ｃ）を参照すると、第１２の工程において、酸化膜を形成後、エッチバックすることで、ポリシリコン膜２２の側面にサイドウォール２９を形成する。そのサイドウォール２９をマスクとして作用させて、初期絶縁膜２１をエッチングする。この工程によって、基板２に形成されたソース拡散層３が露出する。
【００３８】
以下に、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第１３から第１５の工程に関して説明を行う。図１３は、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第１３から第１５の工程を示す断面図である。図１３の（ａ）は、第１３の工程を示している。図１３の（ｂ）は、第１４の工程を示している。図１３の（ｃ）は、第１５の工程を示している。
【００３９】
図１３の（ａ）を参照すると、第１３の工程において、従来技術と同様にソース拡散層３の上層にソースライン９を形成する。ソースライン９を形成した後、ソースライン９の上部に熱酸化により酸化膜３０を形成する。その後、図１３の（ｂ）に示されているように、第１４の工程において、第１窒化膜２５ａを取り除く。この工程によって、第１窒化膜２５ａの下方に形成されていたポリシリコン膜２２の表面が露出する。図１３の（ｂ）を参照すると、上述してきた工程によって形成されたスペーサー２８は、ソース拡散層３の端部からの距離が距離ｋ１の位置を基準として、その鉛直方向よりもソース拡散層３側に傾斜している。
【００４０】
図１３の（ｃ）を参照すると、第１５の工程において、スペーサー２８をマスクとして作用させ、露出しているポリシリコン膜２２をエッチングする。ポリシリコン膜２２をエッチングすることによってフローティングゲート５が形成される。上述のように、スペーサー２８は、ソース拡散層３側に傾斜している。そのため、スペーサー２８は、露出したポリシリコン膜２２の面の法線方向に対して、重なる部分が存在しない。図１３の（ｃ）を参照すると、フローティングゲート５は、スペーサー２８をマスクとしてセルフアラインによって形成された場合に、適切な鋭角部１０を安定的に構成することができる。
【００４１】
以下に、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第１６から第１８の工程に関して説明を行う。図１４は、本実施形態のスプリットゲート型不揮発性メモリセル１を製造するための第１６から第１８の工程を示す断面図である。図１４の（ａ）は、第１６の工程を示している。図１４の（ｂ）は、第１７の工程を示している。図１４の（ｃ）は、第１８の工程を示している。
【００４２】
図１４の（ａ）を参照すると、第１６の工程において、スペーサー２８をマスクとして露出している初期絶縁膜２１をフッ酸によるウェットエッチングにより取り除く。この工程によって、基板２の表面が露出する。また、露出した初期絶縁膜２１が取り除かれることによって、フローティングゲート５の下層に初期絶縁膜２１が残り、その初期絶縁膜２１がゲート酸化膜７として構成される。またこのとき、スペーサー２８の一部分が、ソース拡散層３方向に後退する。
【００４３】
図１４の（ｂ）を参照すると、第１７の工程において、露出した基板２、フローティングゲート５の側面、フローティングゲート５の上層、スペーサー２８の側面及びソースライン９の上層を覆うようにトンネル酸化膜８を１６ｎｍ程度形成する。図１４の（ｃ）を参照すると、第１８の工程において、トンネル酸化膜８の上層にポリシリコン膜を形成する。そのポリシリコン膜をエッチングすることによってサイドウォール形状のポリシリコン（以下、コントロールゲート６と呼ぶ）を形成する。図１３の（ｃ）に示されているように、コントロールゲート６は、トンネル酸化膜８を介してフローティングゲート５と隣り合うように構成されている。コントロールゲート６は、フローティングゲート５の鋭角部１０を覆うように形成されている。この鋭角部１０が、鋭角的に形成されていることによって、データ消去の動作が適切に行われる。その後、上述したように、コントロールゲート６の側壁にサイドウォールを形成する。そのサイドウォールをマスクとして作用させ、セルフアラインによって基板２にドレイン拡散層４を形成する。
【００４４】
以上の工程によってスプリットゲート型不揮発性メモリセル１を製造することで、図８に示されるようなスプリットゲート型不揮発性メモリセル１を構成することが可能となる。従来のスプリットゲート型不揮発性メモリセル１０１では、膜厚の厚い窒化膜に対して、ドライエッチングを行い、フローティングゲート５の上層部分を開口していた。さらに、その開口部分に酸化膜を形成することで、スペーサー１２８を形成していた。この場合、その開口部分の側壁を、基板に垂直に、かつ安定的に形成することが困難であり、製造ばらつきによる側壁部分が傾斜してしまう場合があった。側壁部分の傾斜がばらつくことによって、フローティングゲート５の鋭角部１０が安定的に形成されなくなり、消去動作が安定しない問題が発生していた。また、フローティングゲート５のゲート長がばらつく原因でもあり、これによって書き込み、読み出し動作も安定しないという問題があった。
【００４５】
本実施形態のスプリットゲート型不揮発性メモリセル１は、フローティングゲート５の鋭角部１０を適切に、かつ安定的に形成することが可能である。また、上記の製造ばらつきに起因するフローティングゲート５のゲート長のばらつきを抑制することが可能となる。これによって、上述の図２で示す動作（データの書き込み、読み出しおよび消去）を適切に実行するスプリットゲート型不揮発性メモリセル１を構成することが可能となる。
【図面の簡単な説明】
【００４６】
【図１】図１は、従来のスプリットゲート型不揮発性メモリの構成を示す断面図である。
【図２】図２は、従来のスプリットゲート型不揮発性メモリの動作を示す図である。
【図３】図３は、従来のスプリットゲート型不揮発性メモリ１０１を製造する場合の第１〜３の工程を示す図である。
【図４】図４は、従来のスプリットゲート型不揮発性メモリ１０１を製造する場合の第４〜６の工程を示す図である。
【図５】図５は、従来のスプリットゲート型不揮発性メモリ１０１を製造する場合の第７〜９の工程を示す図である。
【図６】図６は、従来のスプリットゲート型不揮発性メモリ１０１を製造する場合、製造ばらつきの様子を示す図である。
【図７】図７は、本発明の実施形態におけるスプリットゲート型不揮発性メモリの構成を例示する平面図である。
【図８】図８は、本発明の実施形態におけるスプリットゲート型不揮発性メモリセルの断面を示す断面図である。
【図９】図９は、本実施形態のスプリットゲート型不揮発性メモリセルを製造するための第１から第３の工程を示す断面図である。
【図１０】図１０は、本実施形態のスプリットゲート型不揮発性メモリセルを製造するための第４から第６の工程を示す断面図である。
【図１１】図１１は、本実施形態のスプリットゲート型不揮発性メモリセルを製造するための第７から第９の工程を示す断面図である。
【図１２】図１２は、本実施形態のスプリットゲート型不揮発性メモリセルを製造するための第１０から第１２の工程を示す断面図である。
【図１３】図１３は、本実施形態のスプリットゲート型不揮発性メモリセルを製造するための第１３から第１５の工程を示す断面図である。
【図１４】図１４は、本実施形態のスプリットゲート型不揮発性メモリセルを製造するための第１６から第１８の工程を示す断面図である。
【符号の説明】
【００４７】
１…スプリットゲート型不揮発性メモリセル
２…基板
３…ソース拡散層
４…ドレイン拡散層
５…フローティングゲート
６…コントロールゲート
７…ゲート酸化膜
８…トンネル酸化膜
９…ソースライン
１０…鋭角部
１１…ビットライン
１２…ビットコンタクト
２１…初期絶縁膜
２２…ポリシリコン膜
２３…酸化膜
２３ａ…第１酸化膜
２４…レジストマスク
２５…窒化膜
２５ａ…第１窒化膜
２６…傾斜部
２７…第２酸化膜
２８…スペーサー
２９…サイドウォール
１０１…スプリットゲート型不揮発性メモリ
１０２…基板
１０３…ソース拡散層
１０４…ドレイン拡散層
１０５…フローティングゲート
１０６…コントロールゲート
１０７…ゲート酸化膜
１０８…トンネル酸化膜
１０９…ソースライン
１１０…鋭角部
１１１…ゲート酸化膜
１１２…ポリシリコン膜
１２４…レジストマスク（フォトレジスト）
１１３…窒化珪素膜
１１４…熱酸化膜
１１５…ＮＳＧスペーサ
１１６…ＮＳＧスペーサ
１１７…ソース拡散領域
１１８…ポリシリコンプラグ
１１９…熱酸化膜
１２０…ＮＳＧスペーサ
【図１】
0004794337.tif 000002
【図２】
0004794337.tif 000003
【図３】
0004794337.tif 000004
【図４】
0004794337.tif 000005
【図５】
0004794337.tif 000006
【図６】
0004794337.tif 000007
【図７】
0004794337.tif 000008
【図８】
0004794337.tif 000009
【図９】
0004794337.tif 000010
【図１０】
0004794337.tif 000011
【図１１】
0004794337.tif 000012
【図１２】
0004794337.tif 000013
【図１３】
0004794337.tif 000014
【図１４】
0004794337.tif 000015