(57)【特許請求の範囲】
【請求項１】
第１のノードと電源電圧及び接地電圧の一方との間に接続された電流源回路と、
該第１のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第１の抵抗を備えたモニタ用抵抗部と、
第２のノードと該他方との間に並列接続可能に設けられた複数の第２の抵抗を備えた終端抵抗部と、
該第１のノードの電圧と基準電圧とを比較して比較結果を出力する比較回路と、
キャリブレーションを行う時には、該比較結果に基づいて該モニタ用抵抗部の該第１の抵抗を選択的に並列接続する制御部と、
該第２のノードに接続された外部端子とを備え、
該制御部は、該比較回路の比較結果が入力されるシフトレジスタ部と、該シフトレジスタ部の出力を外部信号に応答して該終端抵抗部へ出力するタイミング制御部とを有し、該シフトレジスタ部の出力は常時該モニタ用抵抗部へ出力され、
該終端抵抗部の抵抗値を制御する時には、該制御部は該比較結果に基づいて該終端抵抗部の該第２の抵抗を該モニタ用抵抗部の該第１の抵抗と同様の構成に選択的に並列接続することを特徴とする、半導体集積回路。
【請求項２】
該モニタ用抵抗部の少なくとも１つの第１の抵抗は、該第１のノードと該他方との間に固定的に接続されており、
該終端抵抗部の少なくとも１つの第２の抵抗は、該第２のノードと該他方との間に固定的に接続されていることを特徴とする、請求項１記載の半導体集積回路。
【請求項３】
該モニタ用抵抗部の少なくとも２つの第１の抵抗は、該第１のノードと該他方との間に固定的に接続されており、
該少なくとも２つの第１の抵抗のうち一方の抵抗値は選択的に並列接続される他の第１の抵抗と同じ抵抗値を有し、他方の抵抗値は該同じ抵抗値のＭ倍（Ｍは２以上の整数）の抵抗値を有することを特徴とする、請求項１記載の半導体集積回路。
【請求項４】
半導体集積回路内の終端抵抗を調整する終端抵抗調整方法であって、
電流源回路を介して電源電圧及び接地電圧の一方に接続された第１のノードの電圧と基準電圧とを該半導体集積回路内の比較回路で比較して比較結果を求める比較ステップと、
キャリブレーションを行う時には、該比較結果に基づいて、該第１のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第１の抵抗を備えたモニタ用抵抗部を該半導体集積回路内の制御部で制御して該第１の抵抗を選択的に並列接続する第１の制御ステップと、
第２のノードと該他方との間に並列接続可能に設けられた終端抵抗部の抵抗値を制御する時には、該比較結果に基づいて該終端抵抗部を該制御部で制御して該終端抵抗部の該第２の抵抗を該モニタ用抵抗部の該第１の抵抗と同様の構成に選択的に並列接続する第２の制御ステップとを含み、
該第１及び第２の制御ステップが用いる該制御部は、該比較回路の比較結果が入力されるシフトレジスタ部と、該シフトレジスタ部の出力を外部信号に応答して該終端抵抗部へ出力するタイミング制御部とを有し、該シフトレジスタ部の出力は常時該モニタ用抵抗部へ出力されることを特徴とする、終端抵抗調整方法。
【請求項５】
該第１の制御ステップは、半導体集積回路の電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われ、
該第２の制御ステップは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、請求項４記載の終端抵抗調整方法。
【請求項６】
該第１の制御ステップは、半導体集積回路の電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態、或いは、通信動作を行っている通信状態のいずれかの状態で行われ、
該第２の制御ステップは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、請求項４記載の終端抵抗調整方法。
【請求項７】
該モニタ用抵抗部の少なくとも１つの第１の抵抗は、該第１のノードと該他方との間に固定的に接続されており、
該終端抵抗部の少なくとも１つの第２の抵抗は、該第２のノードと該他方との間に固定的に接続されていることを特徴とする、請求項４乃至６のいずれか１項記載の終端抵抗調整方法。
【請求項８】
該モニタ用抵抗部の少なくとも２つの第１の抵抗は、該第１のノードと該他方との間に固定的に接続されており、
該少なくとも２つの第１の抵抗のうち一方の抵抗値は選択的に並列接続される他の第１の抵抗と同じ抵抗値を有し、他方の抵抗値は該同じ抵抗値のＭ倍（Ｍは２以上の整数）の抵抗値を有することを特徴とする、請求項４乃至６のいずれか１項記載の終端抵抗調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、終端抵抗調整方法、半導体集積回路及び半導体装置に係り、特に半導体集積回路内に設けられた終端抵抗を調整する終端抵抗調整方法、そのような終端抵抗調整方法を用いる半導体集積回路及びそのような半導体集積回路を有する半導体装置に関する。
【背景技術】
【０００２】
図１は、従来のデータ伝送システムの一例を説明する図である。同図中、各送受信システム１は、半導体集積回路を有する半導体装置（又は、半導体チップ）２、終端抵抗３及び外部端子４を備える。２台の送受信システム１は、外部端子４に接続された伝送線路５を介して接続されている。
【０００３】
終端抵抗３は、このようなデータ伝送システムにおいて高速データ伝送を行う際のノイズ対策としてインピーダンス整合を図るために設けられている。一般的に、伝送線路５を介して高速データ伝送をために必要な終端抵抗３は、高精度の抵抗値を有することが求められる。
【０００４】
しかし、半導体装置２に対して終端抵抗３を外部接続する構成では、送受信システム１のコストが増加するという問題があった。そこで、終端抵抗を半導体装置内に設けることが、例えば特許文献１にて提案されている。
【特許文献１】特開２００３−１４３００２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１にて提案されている方法では、半導体装置内の終端抵抗のキャリブレーションを行う際に終端抵抗を使用してある電位を発生させるため、伝送線路に直接電流を流す必要がある。しかし、伝送線路にはプルダウン抵抗が並列に接続されているため、伝送線路に直接電流を流すことでキャリブレーションを行う方法では、プルダウン抵抗を含んだキャリブレーション結果しか得られず、正確なキャリブレーションを行うことができないという問題があった。
【０００６】
そこで、本発明は、半導体装置内の終端抵抗を最適な抵抗値に設定するためのキャリブレーションを正確に行うことのできる終端抵抗調整方法、半導体集積回路及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題は、第１のノードと電源電圧及び接地電圧の一方との間に接続された電流源回路と、該第１のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第１の抵抗を備えたモニタ用抵抗部と、第２のノードと該他方との間に並列接続可能に設けられた複数の第２の抵抗を備えた終端抵抗部と、該第１のノードの電圧と基準電圧とを比較して比較結果を出力する比較回路と、キャリブレーションを行う時には、該比較結果に基づいて該モニタ用抵抗部の該第１の抵抗を選択的に並列接続する制御部と、該第２のノードに接続された外部端子とを備え、該終端抵抗部の抵抗値を制御する時には、該制御部は該比較結果に基づいて該終端抵抗部の該第２の抵抗を該モニタ用抵抗部の該第１の抵抗と同様の構成に選択的に並列接続することを特徴とする半導体集積回路によって達成できる。
【０００８】
上記の課題は、上記の如き半導体集積回路を備えた半導体装置によっても達成できる。
【０００９】
上記の課題は、半導体集積回路内の終端抵抗を調整する終端抵抗調整方法であって、電流源回路を介して電源電圧及び接地電圧の一方に接続された第１のノードの電圧と基準電圧とを比較して比較結果を求める比較ステップと、キャリブレーションを行う時には、該比較結果に基づいて、該第１のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第１の抵抗を備えたモニタ用抵抗部を制御して該第１の抵抗を選択的に並列接続する第１の制御ステップと、第２のノードと該他方との間に並列接続可能に設けられた終端抵抗部の抵抗値を制御する時には、該比較結果に基づいて該終端抵抗部の該第２の抵抗を該モニタ用抵抗部の該第１の抵抗と同様の構成に選択的に並列接続する第２の制御ステップとを含むことを特徴とする終端抵抗調整方法によっても達成できる。
【発明の効果】
【００１０】
本発明によれば、半導体装置内の終端抵抗を最適な抵抗値に設定するためのキャリブレーションを正確に行うことのできる終端抵抗調整方法、半導体集積回路及び半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１１】
図２は、本発明の原理を説明する図である。図２に示す送受信システム１０は、半導体装置（又は、半導体チップ）により構成され、モニタ用抵抗部１１、電流源回路１２、比較回路１４、終端抵抗部１５、制御部１６、ドライバ１７、レシーバ１８及び外部端子１９を有する。ＶＤＤは電源電圧を示す。外部端子１９は、ドライバ１７の出力と、レシーバの入力に接続されている。又、終端抵抗部１５は、外部端子１９と接地電源電圧（即ち、接地電圧）との間に接続されている。
【００１２】
モニタ用抵抗部１１及び終端抵抗部１５は同じ構成を有し、対応するスイッチＳＷのオン／オフ状態に応じて並列接続される抵抗Ｒ１，Ｒ２を複数（ｎ）個備える。各抵抗部１１，１５において並列接続される抵抗Ｒ１，Ｒ２の数、即ち、各抵抗部１１，１５の抵抗値は、スイッチＳＷのオン／オフ状態を制御する制御部１６により制御される。尚、各抵抗部１１，１５において、製造バラツキを考慮すると各抵抗Ｒ１，Ｒ２の抵抗値は同じであることが好ましいが、抵抗部１１，１５間で互いに対応する抵抗Ｒ１，Ｒ２の抵抗値がある一定の整数比内であれば、各抵抗部１１，１５内に異なる抵抗値の抵抗Ｒ１，Ｒ２を設けても良い。例えば、抵抗Ｒ１の抵抗値は抵抗Ｒ２の抵抗値のＮ倍（Ｎは整数）であっても良い。
【００１３】
終端抵抗部１５の抵抗値を所望の値（又は、最適な値）に設定するためのキャリブレーションを行う際、比較回路１４には、モニタ用抵抗部１１の抵抗Ｒ１と電流源回路１２を接続するノードの電圧Ｖ１と、基準電圧Ｖｒｅｆとが入力される。比較回路１４が出力する比較結果は制御部１６に供給される。制御部１６は、比較回路１４が出力する比較結果が電圧Ｖ１と基準電圧Ｖｒｅｆとが等しいことを示すまで、オン又はオフにするスイッチＳＷの数を制御する。基準電圧Ｖｒｅｆは、モニタ用抵抗部１１の抵抗値が所望の値となるように設定されるので、電圧Ｖ１と基準電圧Ｖｒｅｆとが等しい状態では、モニタ用抵抗部１１の抵抗値は所望の値に制御されている。このため、この状態では、終端抵抗部１５の抵抗値もこの所望の値、即ち、最適な値に制御されている。
【００１４】
このように、キャリブレーションでは、モニタ用抵抗部１１の実際の抵抗値が所望の値となるように制御されるので、モニタ用抵抗部１１と同じ構成の終端抵抗部１５の実際の抵抗値も同様に所望の値となるように制御することができ、終端抵抗部１５の実際の抵抗値を正確に制御して設定することができる。又、キャリブレーションを行う際は、外部端子１９に接続された伝送線路に直接電流を流す必要がないため、送受信システム１０内に設けられた終端抵抗部１５に対して、送受信システム１０内で閉じた正確なキャリブレーションを行うことができる。更に、後述する実施例のように、送受信システム１０がデータ送受信を行っている状態でもキャリブレーションが行える構成とすることも可能である。
【００１５】
以下に、本発明の終端抵抗調整方法、半導体集積回路及び半導体装置の各実施例を、図面と共に説明する。
【実施例１】
【００１６】
図３は、本発明の半導体装置の第１実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第１実施例を採用する。図３及び後述する各実施例を示す図では、半導体装置のドライバやレシーバ等の送受信部の図示は省略する。
【００１７】
図３に示す半導体装置（又は、半導体チップ）２０−１は、モニタ用抵抗部２１、電流源回路２２、比較回路２４、終端抵抗部２５、シフトレジスタ部２６及び外部端子２９を有する。外部端子２９は、伝送線路又は伝送経路（図示せず）を介して送受信システムである他の半導体装置と接続される。ＶＤＤは電源電圧を示す。
【００１８】
モニタ用抵抗部２１及び終端抵抗部２５は同じ構成を有し、対応するｎＭＯＳトランジスタＴｒ１のオン／オフ状態に応じて並列接続される抵抗Ｒ１，Ｒ２を複数個備える。各抵抗部２１，２５において並列接続される抵抗Ｒ１，Ｒ２の数、即ち、各抵抗部２１，２５の抵抗値は、ｎＭＯＳトランジスタＴｒ１のオン／オフ状態を制御するシフトレジスタ部２６により制御される。本実施例及び後述する各実施例では、説明の便宜上、モニタ用抵抗部２１は７個の抵抗Ｒ１を有し、そのうちの１つの抵抗Ｒ１がノードＮ１と接地電源電圧の間に固定的に接続され、残りの６個の抵抗Ｒ１がノードＮ１と接地電源電圧の間に選択的に接続されるものとするが、抵抗Ｒ１の数はこれに限定されるものではない。同様に、終端抵抗部２５は７個の抵抗Ｒ２を有し、そのうちの１つの抵抗Ｒ２が外部端子２９と接続するノードＮ２と接地電源電圧の間に固定的に接続され、残りの６個の抵抗Ｒ２がノードＮ１と接地電源電圧の間に選択的に接続されるものとする。尚、各抵抗部２１，２５において、製造バラツキを考慮すると各抵抗Ｒ１，Ｒ２の抵抗値は同じであることが好ましいが、抵抗部２１，２５間で互いに対応する抵抗Ｒ１，Ｒ２の抵抗値がある一定の整数比内であれば、各抵抗部２１，２５内に異なる抵抗値の抵抗Ｒ１，Ｒ２を設けても良い。
【００１９】
本実施例では、シフトレジスタ部２６は、各抵抗部２１，２５において選択的に接続可能な抵抗Ｒ１，Ｒ２の数に合わせて６個のフリップフロップ２６１−１が直列接続された構成を有する。図４は、シフトレジスタ部２６を構成するフリップフロップ（ＦＦ）２６１−１を説明する図である。図４中、（ａ）はフリップフロップ２６１−１を示し、（ｂ）はフリップフロップ２６１−１のクロック端子に入力されるクロック信号ＣＫ、リセット端子Ｒに入力されるリセット信号ＲＳＴ、入力端子Ｄに入力される信号Ｄ及び出力端子Ｑから出力される信号Ｑの波形を示す。本実施例のシフトレジスタ部２６は、図２に示す制御部１６に相当する。
【００２０】
キャリブレーションとは、終端抵抗部２５の抵抗値を所望の値に設定するために、終端抵抗部２５と同じ構成を有するモニタ用抵抗部２１の抵抗値をこの所望の値に設定する動作のことを言う。本実施例では、このキャリブレーションを半導体装置２０−１のシステム初期化状態又はアイドル状態で行う。システム初期化状態は、半導体装置２０−１の電源投入時又はパワーダウン（又は、サスペンド）状態からの復帰時の状態である。又、アイドル状態は、半導体装置２０−１がデータ送信及び／又はデータ受信を行っていない状態、即ち、通信動作を行っていない状態である。
【００２１】
システム初期化状態又はアイドル状態でキャリブレーションを行う際、比較回路２４には、モニタ用抵抗部２１の抵抗Ｒ１と電流源回路２２を接続するノードＮ１の電圧Ｖ１と、基準電圧Ｖｒｅｆとが入力される。比較回路２４が出力する比較結果を示す信号Ｖ２はシフトレジスタ部２６に供給される。シフトレジスタ部２６は、比較回路２４が出力する信号Ｖ２が電圧Ｖ１と基準電圧Ｖｒｅｆとが等しいことを示すまで、オン又はオフにするｎＭＯＳトランジスタＴｒ１の数を制御する。基準電圧Ｖｒｅｆは、モニタ用抵抗部２１の抵抗値が所望の値となるように設定されるので、電圧Ｖ１と基準電圧Ｖｒｅｆとが等しい状態では、モニタ用抵抗部２１の抵抗値は所望の値に制御されている。クロック信号ＣＫは、電圧Ｖ１と基準電圧Ｖｒｅｆとが等しくなるまでシフトレジスタ部２６に入力され、モニタ用抵抗部２１の抵抗値が所望の値になるとクロック信号ＣＫのパルスを例えばローレベル（論理値「０」）に固定する。このため、この状態では、終端抵抗部２５の抵抗値もこの所望の値、即ち、最適な値に制御されている。
【００２２】
図５は、第１実施例の初期化状態での動作を説明するタイミングチャートであり、図６は、第１実施例のアイドル状態での動作を説明するタイミングチャートである。図５及び図６及び後述するタイミングチャートでは、シフトレジスタ部２６を構成する１段目のフリップフロップ２６１−１から６段目のフリップフロップ２６１−１の出力信号Ｑをａ〜ｆで示す。又、波形の上下に示す「０」、「１」は論理値を示す。
【００２３】
このように、キャリブレーションを行う際に、モニタ用抵抗部２１の実際の抵抗値が所望の値となるように制御することで、モニタ用抵抗部２１と同じ構成の終端抵抗部２５の実際の抵抗値も同様に所望の値となるように制御されるので、終端抵抗部２５の実際の抵抗値を正確に制御して設定することができる。又、キャリブレーションを行う際は、外部端子２９に接続された伝送線路に直接電流を流す必要がないため、半導体装置２０−１内に設けられた終端抵抗部２５に対して、半導体装置２０−１内で閉じた正確なキャリブレーションを行うことができる。
【００２４】
尚、本実施例では、半導体装置２０−１がデータ送信及び／又はデータ受信を行っている状態、即ち、通信動作を行っている状態では、キャリブレーションを行うことはできない。
【実施例２】
【００２５】
図７は、本発明の半導体装置の第２実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第２実施例を採用する。図７中、図３と同一部分には同一符号を付し、その説明は省略する。
【００２６】
本実施例では、トリガ信号ＴＲＧに基づいて終端抵抗部２５の抵抗値の制御タイミングを制御するタイミング制御部３１が半導体装置２０−２に設けられている。タイミング制御部３１は、終端抵抗部２５において選択的に接続可能な抵抗Ｒ２の数に合わせて６個のフリップフロップ３１１−１が図７に示す如く接続された構成を有する。図８は、タイミング制御部３１を構成するフリップフロップ（ＦＦ）３１１−１を説明する図である。図８中、（ａ）はフリップフロップ３１１−１を示し、（ｂ）はフリップフロップ３１１−１のクロック端子に入力されるクロック信号ＣＫ、リセット端子Ｒに入力されるリセット信号ＲＳＴ、イネーブル端子ＥＮに入力されるトリガ信号ＴＲＧ、入力端子Ｄに入力される信号Ｄ及び出力端子Ｑから出力される信号Ｑの波形を示す。本実施例のシフトレジスタ部２６及びタイミング制御部３１は、図２に示す制御部１６に相当する。
【００２７】
図８は、第２実施例の初期化状態での動作を説明するタイミングチャートであり、図９は、第２実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【００２８】
シフトレジスタ部２６の出力信号は、ハイアクティブであるトリガ信号ＴＲＧに応答してタイミング制御部３１に取り込まれてから終端抵抗部２５に供給される。このように、終端抵抗部２５の抵抗値の制御及び設定は、アイドル状態のときにトリガ信号ＴＲＧに応答して行われるので、シフトレジスタ部２６に常時クロック信号ＣＫを入力することが可能となり、モニタ用抵抗部２１の抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置２０−２がデータ送信及び／又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例３】
【００２９】
図１１は、本発明の半導体装置の第３実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第３実施例を採用する。図１１中、図７と同一部分には同一符号を付し、その説明は省略する。
【００３０】
本実施例では、インバータ３２と、トリガ信号ＴＲＧに基づいて終端抵抗部２５の抵抗値の制御タイミングを制御するタイミング制御部３１が半導体装置２０−３に設けられている。タイミング制御部３１は、終端抵抗部２５において選択的に接続可能な抵抗Ｒ２の数に合わせて６個のフリップフロップ３１１−１が図１１に示す如く接続された構成を有する。本実施例のシフトレジスタ部２６及びタイミング制御部３１は、図２に示す制御部１６に相当する。
【００３１】
図１２は、第３実施例の初期化状態での動作を説明するタイミングチャートであり、図１３は、第３実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【００３２】
シフトレジスタ部２６の出力信号は、インバータ３２を介して得られるローアクティブであるトリガ信号ＴＲＧに応答してタイミング制御部３１に取り込まれてから終端抵抗部２５に供給される。このように、終端抵抗部２５の抵抗値の制御及び設定は、アイドル状態のときにトリガ信号ＴＲＧに応答して行われるので、シフトレジスタ部２６に常時クロック信号ＣＫを入力することが可能となり、モニタ用抵抗部２１の抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置２０−３がデータ送信及び／又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例４】
【００３３】
図１４は、本発明の半導体装置の第４実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第４実施例を採用する。図１４中、図３と同一部分には同一符号を付し、その説明は省略する。
【００３４】
本実施例では、６相のクロック信号ｃｋａ〜ｃｋｆを入力されるシフトレジスタ部３３が半導体装置２０−４に設けられている。クロック信号ｃｋａ〜ｃｋｆの位相は、互いに異なる。シフトレジスタ部３３は、各抵抗部２１，２５において選択的に接続可能な抵抗Ｒ１，Ｒ２の数に合わせて６個のフリップフロップ２６１−１が図１４に示す如く並列接続された構成を有する。本実施例のシフトレジスタ部３３は、図２に示す制御部１６に相当する。
【００３５】
図１５は、第４実施例の初期化状態での動作を説明するタイミングチャートであり、図１６は、第４実施例のアイドル状態での動作を説明するタイミングチャートである。
【００３６】
本実施例では、半導体装置２０−４は上記第１実施例の場合と同様に、初期化状態又はアイドル状態のときにキャリブレーションを行うことができるが、半導体装置２０−４がデータ送信及び／又はデータ受信を行っている状態、即ち、通信動作を行っている状態では、キャリブレーションを行うことはできない。
【実施例５】
【００３７】
図１７は、本発明の半導体装置の第５実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第５実施例を採用する。図１７中、図１４と同一部分には同一符号を付し、その説明は省略する。
【００３８】
本実施例では、トリガ信号ＴＲＧに基づいて終端抵抗部２５の抵抗値の制御タイミングを制御するタイミング制御部３４が半導体装置２０−５に設けられている。タイミング制御部３４は、終端抵抗部２５において選択的に接続可能な抵抗Ｒ２の数に合わせて６個のフリップフロップ３１１−１が図１７に示す如く接続された構成を有する。フリップフロップ３１１−１は、図８と共に説明したものを用い得る。本実施例のシフトレジスタ部３３及びタイミング制御部３４は、図２に示す制御部１６に相当する。
【００３９】
図１８は、第５実施例の初期化状態での動作を説明するタイミングチャートであり、図１９は、第５実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【００４０】
シフトレジスタ部３３の出力信号は、ハイアクティブであるトリガ信号ＴＲＧに応答してタイミング制御部３４に取り込まれてから終端抵抗部２５に供給される。このように、終端抵抗部２５の抵抗値の制御及び設定は、アイドル状態のときにトリガ信号ＴＲＧに応答して行われるので、シフトレジスタ部３３に常時クロック信号ＣＫを入力することが可能となり、モニタ用抵抗部２１の抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置２０−５がデータ送信及び／又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例６】
【００４１】
図２０は、本発明の半導体装置の第６実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第６実施例を採用する。図２０中、図１７と同一部分には同一符号を付し、その説明は省略する。
【００４２】
本実施例では、インバータ３５と、トリガ信号ＴＲＧに基づいて終端抵抗部２５の抵抗値の制御タイミングを制御するタイミング制御部３４が半導体装置２０−６に設けられている。タイミング制御部３４は、終端抵抗部２５において選択的に接続可能な抵抗Ｒ２の数に合わせて６個のフリップフロップ３３１−１が図２０に示す如く接続された構成を有する。本実施例のシフトレジスタ部３３及びタイミング制御部３４は、図２に示す制御部１６に相当する。
【００４３】
図２１は、第６実施例の初期化状態での動作を説明するタイミングチャートであり、図２２は、第６実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【００４４】
シフトレジスタ部３３の出力信号は、インバータ３５を介して得られるローアクティブであるトリガ信号ＴＲＧに応答してタイミング制御部３４に取り込まれてから終端抵抗部２５に供給される。このように、終端抵抗部２５の抵抗値の制御及び設定は、アイドル状態のときにトリガ信号ＴＲＧに応答して行われるので、シフトレジスタ部３３に常時クロック信号ＣＫを入力することが可能となり、モニタ用抵抗部２１の抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置２０−６がデータ送信及び／又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例７】
【００４５】
図２３は、本発明の半導体装置の第７実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第７実施例を採用する。図２３中、図３と同一部分には同一符号を付し、その説明は省略する。
【００４６】
図２３に示す半導体装置２０−７は、モニタ用抵抗部２１Ａ、電流源回路２２Ａ、比較回路２４Ａ、終端抵抗部２５Ａ、シフトレジスタ部２６Ａ及び外部端子２９Ａを有する。外部端子２９Ａは、伝送線路又は伝送経路（図示せず）を介して送受信システムである他の半導体装置と接続される。ＶＤＤは電源電圧を示す。
【００４７】
モニタ用抵抗部２１Ａ及び終端抵抗部２５Ａは同じ構成を有し、対応するｐＭＯＳトランジスタＴｒ２のオン／オフ状態に応じて並列接続される抵抗Ｒ１，Ｒ２を複数個備える。各抵抗部２１Ａ，２５Ａにおいて並列接続される抵抗Ｒ１，Ｒ２の数、即ち、各抵抗部２１Ａ，２５Ａの抵抗値は、ｐＭＯＳトランジスタＴｒ２のオン／オフ状態を制御するシフトレジスタ部２６Ａにより制御される。本実施例及び後述する各実施例では、説明の便宜上、モニタ用抵抗部２１Ａは７個の抵抗Ｒ１を有し、そのうちの１つの抵抗Ｒ１がノードＮ１Ａと電源電圧ＶＤＤの間に固定的に接続され、残りの６個の抵抗Ｒ１がノードＮ１Ａと電源電圧ＶＤの間に選択的に接続されるものとするが、抵抗Ｒ１の数はこれに限定されるものではない。同様に、終端抵抗部２５Ａは７個の抵抗Ｒ２を有し、そのうちの１つの抵抗Ｒ２が外部端子２９Ａと接続するノードＮ２Ａと電源電圧ＶＤＤの間に固定的に接続され、残りの６個の抵抗Ｒ２がノードＮ１Ａと電源電圧ＶＤＤの間に選択的に接続されるものとする。尚、各抵抗部２１Ａ，２５Ａにおいて、製造バラツキを考慮すると各抵抗Ｒ２の抵抗値は同じであることが好ましいが、抵抗部２１Ａ，２５Ａ間で互いに対応する抵抗Ｒ１，Ｒ２の抵抗値がある一定の整数比内であれば、各抵抗部２１Ａ，２５Ａ内に異なる抵抗値の抵抗Ｒ１，Ｒ２を設けても良い。
【００４８】
本実施例では、シフトレジスタ部２６Ａは、各抵抗部２１Ａ，２５Ａにおいて選択的に接続可能な抵抗Ｒ１，Ｒ２の数に合わせて６個のフリップフロップ２６１−２が直列接続された構成を有する。図２４は、シフトレジスタ部２６Ａを構成するフリップフロップ（ＦＦ）２６１−２を説明する図である。図２４中、（ａ）はフリップフロップ２６１−２を示し、（ｂ）はフリップフロップ２６１−２のクロック端子に入力されるクロック信号ＣＫ、リセット端子Ｒに入力されるリセット信号ＲＳＴ、入力端子Ｄに入力される信号Ｄ及び出力端子Ｑから出力される信号Ｑの波形を示す。本実施例のシフトレジスタ部２６Ａは、図２に示す制御部１６に相当する。
【００４９】
システム初期化状態又はアイドル状態でキャリブレーションを行う際、比較回路２４Ａには、モニタ用抵抗部２１Ａの抵抗Ｒ１と電流源回路２２Ａを接続するノードＮ１Ａの電圧Ｖ１Ａと、基準電圧Ｖｒｅｆとが入力される。比較回路２４Ａが出力する比較結果を示す信号Ｖ２Ａはシフトレジスタ部２６Ａに供給される。シフトレジスタ部２６Ａは、比較回路２４Ａが出力する信号Ｖ２Ａが電圧Ｖ１Ａと基準電圧Ｖｒｅｆとが等しいことを示すまで、オン又はオフにするｐＭＯＳトランジスタＴｒ２の数を制御する。基準電圧Ｖｒｅｆは、モニタ用抵抗部２１Ａの抵抗値が所望の値となるように設定されるので、電圧Ｖ１Ａと基準電圧Ｖｒｅｆとが等しい状態では、モニタ用抵抗部２１Ａの抵抗値は所望の値に制御されている。クロック信号ＣＫは、電圧Ｖ１Ａと基準電圧Ｖｒｅｆとが等しくなるまでシフトレジスタ部２６Ａに入力され、モニタ用抵抗部２１Ａの抵抗値が所望の値になるとクロック信号ＣＫのパルスを例えばローレベル（論理値「０」）に固定する。このため、この状態では、終端抵抗部２５Ａの抵抗値もこの所望の値、即ち、最適な値に制御されている。
【００５０】
図２５は、第７実施例の初期化状態での動作を説明するタイミングチャートであり、図２６は、第７実施例のアイドル状態での動作を説明するタイミングチャートである。図２５及び図２６及び後述するタイミングチャートでは、シフトレジスタ部２６Ａを構成する１段目のフリップフロップ２６１−２から６段目のフリップフロップ２６１−２の出力信号Ｑをａ〜ｆで示す。又、波形の上下に示す「０」、「１」は論理値を示す。
【００５１】
このように、キャリブレーションを行う際に、モニタ用抵抗部２１Ａの実際の抵抗値が所望の値となるように制御することで、モニタ用抵抗部２１Ａと同じ構成の終端抵抗部２５Ａの実際の抵抗値も同様に所望の値となるように制御されるので、終端抵抗部２５Ａの実際の抵抗値を正確に制御して設定することができる。又、キャリブレーションを行う際は、外部端子２９Ａに接続された伝送線路に直接電流を流す必要がないため、半導体装置２０−７内に設けられた終端抵抗部２５Ａに対して、半導体装置２０−７内で閉じた正確なキャリブレーションを行うことができる。
【００５２】
尚、本実施例では、半導体装置２０−７がデータ送信及び／又はデータ受信を行っている状態、即ち、通信動作を行っている状態では、キャリブレーションを行うことはできない。
【実施例８】
【００５３】
図２７は、本発明の半導体装置の第８実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第８実施例を採用する。図２７中、図２３と同一部分には同一符号を付し、その説明は省略する。
【００５４】
本実施例では、トリガ信号ＴＲＧに基づいて終端抵抗部２５Ａの抵抗値の制御タイミングを制御するタイミング制御部３１Ａが半導体装置２０−８に設けられている。タイミング制御部３１Ａは、終端抵抗部２５Ａにおいて選択的に接続可能な抵抗Ｒ２の数に合わせて６個のフリップフロップ３１１−２が図２７に示す如く接続された構成を有する。図２８は、タイミング制御部３１Ａを構成するフリップフロップ（ＦＦ）３１１−２を説明する図である。図２８中、（ａ）はフリップフロップ３１１−２を示し、（ｂ）はフリップフロップ３１１−２のクロック端子に入力されるクロック信号ＣＫ、リセット端子Ｒに入力されるリセット信号ＲＳＴ、イネーブル端子ＥＮに入力されるトリガ信号ＴＲＧ、入力端子Ｄに入力される信号Ｄ及び出力端子Ｑから出力される信号Ｑの波形を示す。本実施例のシフトレジスタ部２６Ａ及びタイミング制御部３１Ａは、図２に示す制御部１６に相当する。
【００５５】
図２８は、第８実施例の初期化状態での動作を説明するタイミングチャートであり、図２９は、第８実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【００５６】
シフトレジスタ部２６Ａの出力信号は、ハイアクティブであるトリガ信号ＴＲＧに応答してタイミング制御部３１Ａに取り込まれてから終端抵抗部２５Ａに供給される。このように、終端抵抗部２５Ａの抵抗値の制御及び設定は、アイドル状態のときにトリガ信号ＴＲＧに応答して行われるので、シフトレジスタ部２６Ａに常時クロック信号ＣＫを入力することが可能となり、モニタ用抵抗部２１Ａの抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置２０−８がデータ送信及び／又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例９】
【００５７】
図３１は、本発明の半導体装置の第９実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第９実施例を採用する。図３１中、図２７と同一部分には同一符号を付し、その説明は省略する。
【００５８】
本実施例では、インバータ３２Ａと、トリガ信号ＴＲＧに基づいて終端抵抗部２５Ａの抵抗値の制御タイミングを制御するタイミング制御部３１Ａが半導体装置２０−９に設けられている。タイミング制御部３１Ａは、終端抵抗部２５Ａにおいて選択的に接続可能な抵抗Ｒ２の数に合わせて６個のフリップフロップ３１１−２が図３１に示す如く接続された構成を有する。本実施例のシフトレジスタ部２６Ａ及びタイミング制御部３１Ａは、図２に示す制御部１６に相当する。
【００５９】
図３２は、第９実施例の初期化状態での動作を説明するタイミングチャートであり、図３３は、第９実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【００６０】
シフトレジスタ部２６Ａの出力信号は、インバータ３２を介して得られるローアクティブであるトリガ信号ＴＲＧに応答してタイミング制御部３１Ａに取り込まれてから終端抵抗部２５Ａに供給される。このように、終端抵抗部２５Ａの抵抗値の制御及び設定は、アイドル状態のときにトリガ信号ＴＲＧに応答して行われるので、シフトレジスタ部２６Ａに常時クロック信号ＣＫを入力することが可能となり、モニタ用抵抗部２１Ａの抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置２０−９がデータ送信及び／又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例１０】
【００６１】
図３４は、本発明の半導体装置の第１０実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第１０実施例を採用する。図３４中、図２３と同一部分には同一符号を付し、その説明は省略する。
【００６２】
本実施例では、６相のクロック信号ｃｋａ〜ｃｋｆを入力されるシフトレジスタ部３３Ａが半導体装置２０−１０に設けられている。クロック信号ｃｋａ〜ｃｋｆの位相は、互いに異なる。シフトレジスタ部３３Ａは、各抵抗部２１Ａ，２５Ａにおいて選択的に接続可能な抵抗Ｒ１，Ｒ２の数に合わせて６個のフリップフロップ２６１−２が図３４に示す如く並列接続された構成を有する。本実施例のシフトレジスタ部３３Ａは、図２に示す制御部１６に相当する。
【００６３】
図３５は、第１０実施例の初期化状態での動作を説明するタイミングチャートであり、図３６は、第１０実施例のアイドル状態での動作を説明するタイミングチャートである。
【００６４】
本実施例では、半導体装置２０−１０は上記第７実施例の場合と同様に、初期化状態又はアイドル状態のときにキャリブレーションを行うことができるが、半導体装置２０−１０がデータ送信及び／又はデータ受信を行っている状態、即ち、通信動作を行っている状態では、キャリブレーションを行うことはできない。
【実施例１１】
【００６５】
図３７は、本発明の半導体装置の第１１実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第１１実施例を採用する。図３７中、図３４と同一部分には同一符号を付し、その説明は省略する。
【００６６】
本実施例では、トリガ信号ＴＲＧに基づいて終端抵抗部２５Ａの抵抗値の制御タイミングを制御するタイミング制御部３４Ａが半導体装置２０−１１に設けられている。タイミング制御部３４Ａは、終端抵抗部２５Ａにおいて選択的に接続可能な抵抗Ｒ２の数に合わせて６個のフリップフロップ３１１−２が図３７に示す如く接続された構成を有する。フリップフロップ３１１−２は、図２８と共に説明したものを用い得る。本実施例のシフトレジスタ部３３Ａ及びタイミング制御部３４Ａは、図２に示す制御部１６に相当する。
【００６７】
図３８は、第１１実施例の初期化状態での動作を説明するタイミングチャートであり、図３９は、第１１実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【００６８】
シフトレジスタ部３３Ａの出力信号は、ハイアクティブであるトリガ信号ＴＲＧに応答してタイミング制御部３４Ａに取り込まれてから終端抵抗部２５Ａに供給される。このように、終端抵抗部２５Ａの抵抗値の制御及び設定は、アイドル状態のときにトリガ信号ＴＲＧに応答して行われるので、シフトレジスタ部３３Ａに常時クロック信号ＣＫを入力することが可能となり、モニタ用抵抗部２１Ａの抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置２０−１１がデータ送信及び／又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例１２】
【００６９】
図４０は、本発明の半導体装置の第１２実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第１２実施例を採用する。図４０中、図３７と同一部分には同一符号を付し、その説明は省略する。
【００７０】
本実施例では、インバータ３５Ａと、トリガ信号ＴＲＧに基づいて終端抵抗部２５Ａの抵抗値の制御タイミングを制御するタイミング制御部３４Ａが半導体装置２０−１２に設けられている。タイミング制御部３４Ａは、終端抵抗部２５Ａにおいて選択的に接続可能な抵抗Ｒ２の数に合わせて６個のフリップフロップ３３１−２が図４０に示す如く接続された構成を有する。本実施例のシフトレジスタ部３３Ａ及びタイミング制御部３４Ａは、図２に示す制御部１６に相当する。
【００７１】
図４１は、第１２実施例の初期化状態での動作を説明するタイミングチャートであり、図４２は、第１２実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【００７２】
シフトレジスタ部３３Ａの出力信号は、インバータ３５Ａを介して得られるローアクティブであるトリガ信号ＴＲＧに応答してタイミング制御部３４Ａに取り込まれてから終端抵抗部２５Ａに供給される。このように、終端抵抗部２５Ａの抵抗値の制御及び設定は、アイドル状態のときにトリガ信号ＴＲＧに応答して行われるので、シフトレジスタ部３３Ａに常時クロック信号ＣＫを入力することが可能となり、モニタ用抵抗部２１Ａの抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置２０−１２がデータ送信及び／又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【００７３】
〔キャリブレーションと終端抵抗部の制御タイミング〕
次に、半導体装置のキャリブレーションのタイミングと、終端抵抗部の制御タイミングについて説明する。終端抵抗部の制御タイミングとは、モニタ用抵抗部を用いたキャリブレーションにより得られた最適な抵抗値を、終端抵抗部に反映させるタイミングのことを言う。
【００７４】
キャリブレーションを行うタイミングは、半導体集積回路の回路構成に依存する。上記第１、第４、第７及び第１０実施例では、半導体装置が初期化状態或いはアイドル状態のときにキャリブレーションを行うことが可能である。
【００７５】
これに対し、上記第２、第３、第５、第６、第８、第９、第１１及び第１２実施例では、半導体装置が初期化状態、アイドル状態及び通信状態の全ての状態で、キャリブレーションを行うことが可能である。つまり、上記第２、第３、第５、第６、第８、第９、第１１及び第１２実施例では、常時キャリブレーションを行うことができる。この場合、モニタ用抵抗部（２１，２１Ａ）の抵抗値が温度変化等により変化して比較回路（２４，２４Ａ）に入力される電圧（Ｖ１，Ｖ１Ａ）が変化しても、常時キャリブレーションを行うことができるので、適切なタイミングで終端抵抗部を制御して温度変化等に追従させることができる。
【００７６】
終端抵抗部の制御タイミングは、上記第１〜第１２実施例のいずれの場合も、即ち、半導体集積回路の回路構成に依存せず、（Ｉ）システム初期化状態、又は、（ＩＩ）アイドル状態のいずれかの状態で最適な抵抗値を終端抵抗部に反映させる。図４３は、終端抵抗部の制御タイミングを説明する半導体装置の状態遷移図である。図４３に示すように、半導体装置は、システム初期化状態ＳＴ１からはＩで示すように終端抵抗部の制御状態ＳＴＸへ遷移可能であり、アイドル状態ＳＴ２からはＩＩで示すように終端抵抗部の制御状態ＳＴＸへ遷移可能であるが、通信状態ＳＴ３からは終端抵抗部の制御状態ＳＴＸへの遷移はできない。
【００７７】
〔変形例〕
上記第１〜第６実施例において、モニタ用抵抗部２１は７個の抵抗Ｒ１を有し、そのうちの１つの抵抗Ｒ１がノードＮ１と接地電源電圧の間に固定的に接続されているが、固定的に接続される１つの抵抗Ｒ１の抵抗値は、残りの６個の抵抗Ｒ１の抵抗値と異なるものであっても良い。又、ノードＮ１と接地電源電圧の間に固定的に接続される抵抗Ｒ１の数は、１つに限定されるものではなく、２つ以上であっても良く、例えば互いに異なる抵抗値を有する２つ抵抗Ｒ１をノードＮ１と接地電源電圧の間に固定的に接続しても良い。これらの場合、終端抵抗部２５もモニタ用抵抗部２１と同様の構成とすることは言うまでもない。
【００７８】
又、上記第７〜第１２実施例において、モニタ用抵抗部２１Ａは７個の抵抗Ｒ１を有し、そのうちの１つの抵抗Ｒ１がノードＮ１Ａと電源電圧ＶＤＤの間に固定的に接続されているが、固定的に接続される１つの抵抗Ｒ１の抵抗値は、残りの６個の抵抗Ｒ２の抵抗値と異なるものであっても良い。又、ノードＮ１Ａと電源電圧ＶＤＤの間に固定的に接続される抵抗Ｒ１の数は、１つに限定されるものではなく、２つ以上であっても良く、例えば互いに異なる抵抗値を有する２つ抵抗Ｒ１をノードＮ１Ａと電源電圧ＶＤＤの間に固定的に接続しても良い。これらの場合、終端抵抗部２５Ａもモニタ用抵抗部２１Ａと同様の構成とすることは言うまでもない。
【００７９】
図４４は、抵抗値の微調整を説明する図である。図４４中、縦軸はノードＮ１（Ｎ１Ａ）での電圧Ｖ１（Ｖ１Ａ）を任意単位で示し、横軸はモニタ用抵抗部２１（２１Ａ）において選択的に接続される抵抗Ｒ１の個数を示す。
【００８０】
モニタ用抵抗部２１（２１Ａ）及び終端抵抗部２５（２５Ａ）において選択的に接続される抵抗Ｒ１，Ｒ２の抵抗値の設定によっては、電圧Ｖ１（Ｖ１Ａ）の制御単位（変化のステップ）が十分小さくない場合も考えられる。このような場合には、固定的に接続される抵抗Ｒ１の数を２つとし、且つ、一方は選択的に接続される抵抗Ｒ１と同じ抵抗値とすると共に他方は選択的に接続される抵抗Ｒ１のＭ倍（Ｍは２以上の整数）の抵抗値とすれば良い。
【００８１】
図４５は、一例として、本変形例を上記第１実施例に適用した場合を示す図である。図４５中、図３と同一部分には同一符号を付し、その説明は省略する。図４５に示す半導体装置２０−１'において、モニタ用抵抗部２１において、抵抗Ｒ１'の抵抗値が、固定的に接続される他方の抵抗Ｒ１及び選択的に接続される抵抗Ｒ１の各々の抵抗値の例えば２倍に設定されている（即ち、Ｒ１'＝２×Ｒ１）。尚、終端抵抗部２５もモニタ用抵抗部２１と同様の構成としても良い。
【００８２】
図４４において、細い実線は固定的に接続された抵抗Ｒ１が１つのみの場合（例えば、図３の場合）を示し、太い実線は互いに異なる抵抗値を有する２つの抵抗Ｒ１が固定的に接続されている場合（例えば、図４５の場合）を示す。又、ＶＸは、比較回路２４（２４Ａ）の出力信号Ｖ２（Ｖ２Ａ）が基準電圧Ｖｒｅｆと電圧Ｖ１（Ｖ１Ａ）が等しいことを示す位置を示す。
【００８３】
このように、固定的に接続する抵抗Ｒ１の数及び抵抗値を適切に選定することで、モニタ用抵抗部２１（２１Ａ）の抵抗値を微調整することが可能となる。従って、このようなモニタ用抵抗部２１（２１Ａ）を用いたキャリブレーションにより得られた最適な抵抗値を終端抵抗部２５（２５Ａ）に反映させることで、終端抵抗部２５（２５Ａ）の抵抗値の微調整が可能となる。
【００８４】
尚、本発明は、以下に付記する発明をも包含するものである。
（付記１）  第１のノードと電源電圧及び接地電圧の一方との間に接続された電流源回路と、
該第１のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第１の抵抗を備えたモニタ用抵抗部と、
第２のノードと該他方との間に並列接続可能に設けられた複数の第２の抵抗を備えた終端抵抗部と、
該第１のノードの電圧と基準電圧とを比較して比較結果を出力する比較回路と、
キャリブレーションを行う時には、該比較結果に基づいて該モニタ用抵抗部の該第１の抵抗を選択的に並列接続する制御部と、
該第２のノードに接続された外部端子とを備え、
該終端抵抗部の抵抗値を制御する時には、該制御部は該比較結果に基づいて該終端抵抗部の該第２の抵抗を該モニタ用抵抗部の該第１の抵抗と同様の構成に選択的に並列接続することを特徴とする、半導体集積回路。
（付記２）  該制御部は、該比較回路の比較結果が入力されるシフトレジスタ部を備え、該シフトレジスタ部の出力は、該モニタ用抵抗部の第１の抵抗の接続及び該終端抵抗部の第２の抵抗の接続を制御することを特徴とする、付記１記載の半導体集積回路。
（付記３）  該キャリブレーションは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われ、
該終端抵抗部の抵抗値の制御は、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、付記２記載の半導体集積回路。
（付記４）  該制御部は、該比較回路の比較結果が入力されるシフトレジスタ部と、該シフトレジスタ部の出力を外部信号に応答して該終端抵抗部へ出力するタイミング制御部とを有し、該シフトレジスタ部の出力は常時該モニタ用抵抗部へ出力されることを特徴とする、付記１記載の半導体集積回路。
（付記５）  該キャリブレーションは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態、或いは、通信動作を行っている通信状態のいずれかの状態で行われ、
該終端抵抗部の抵抗値の制御は、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、付記４記載の半導体集積回路。
（付記６）  該シフトレジスタ部は、単一のクロック信号に応答して動作する、該接続可能な第１の抵抗の数と同じ数の直列接続されたフリップフロップを有することを特徴とする、付記２〜５のいずれか１項記載の半導体集積回路。
（付記７）  該シフトレジスタ部は、互いに異なる位相を有する、該接続可能な第１の抵抗の数と同じ数のクロック信号に応答して動作する、該接続可能な第１の抵抗の数と同じ数の並列接続されたフリップフロップを有することを特徴とする、付記２〜５のいずれか１項記載の半導体集積回路。
（付記８）  該モニタ用抵抗部と該終端抵抗部は同じ構成を有することを特徴とする、付記１〜７のいずれか１項記載の半導体集積回路。
（付記９）  該第１の抵抗の抵抗値は該第２の抵抗の抵抗値のＮ倍（Ｎは整数）であることを特徴とする、付記８記載の半導体集積回路。
（付記１０）  該モニタ用抵抗部の少なくとも１つの第１の抵抗は、該第１のノードと該他方との間に固定的に接続されており、
該終端抵抗部の少なくとも１つの第２の抵抗は、該第２のノードと該他方との間に固定的に接続されていることを特徴とする、付記１〜９のいずれか１項記載の半導体集積回路。
（付記１１）  該モニタ用抵抗部の少なくとも２つの第１の抵抗は、該第１のノードと該他方との間に固定的に接続されており、
該少なくとも２つの第１の抵抗のうち一方の抵抗値は選択的に並列接続される他の第１の抵抗と同じ抵抗値を有し、他方の抵抗値は該同じ抵抗値のＭ倍（Ｍは２以上の整数）の抵抗値を有することを特徴とする、付記１〜８のいずれか１項記載の半導体集積回路。
（付記１２）  該外部端子に出力が接続されたドライバと、
該外部端子に入力が接続されたレシーバとを更に備えたことを特徴とする、付記１〜１１のいずれか１項記載の半導体集積回路。
（付記１３）  付記１〜１２のいずれか１項記載の半導体集積回路を備えたことを特徴とする、半導体装置。
（付記１４）  半導体集積回路内の終端抵抗を調整する終端抵抗調整方法であって、
電流源回路を介して電源電圧及び接地電圧の一方に接続された第１のノードの電圧と基準電圧とを比較して比較結果を求める比較ステップと、
キャリブレーションを行う時には、該比較結果に基づいて、該第１のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第１の抵抗を備えたモニタ用抵抗部を制御して該第１の抵抗を選択的に並列接続する第１の制御ステップと、
第２のノードと該他方との間に並列接続可能に設けられた終端抵抗部の抵抗値を制御する時には、該比較結果に基づいて該終端抵抗部の該第２の抵抗を該モニタ用抵抗部の該第１の抵抗と同様の構成に選択的に並列接続する第２の制御ステップとを含むことを特徴とする、終端抵抗調整方法。
（付記１５）  該第１の制御ステップは、半導体集積回路の電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われ、
該第２の制御ステップは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、付記１４記載の終端抵抗調整方法。
（付記１６）  該第１の制御ステップは、半導体集積回路の電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態、或いは、通信動作を行っている通信状態のいずれかの状態で行われ、
該第２の制御ステップは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、付記１４記載の終端抵抗調整方法。
（付記１７）  該モニタ用抵抗部の少なくとも１つの第１の抵抗は、該第１のノードと該他方との間に固定的に接続されており、
該終端抵抗部の少なくとも１つの第２の抵抗は、該第２のノードと該他方との間に固定的に接続されていることを特徴とする、付記１４〜１６のいずれか１項記載の終端抵抗調整方法。
（付記１８）  該モニタ用抵抗部の少なくとも２つの第１の抵抗は、該第１のノードと該他方との間に固定的に接続されており、
該少なくとも２つの第１の抵抗のうち一方の抵抗値は選択的に並列接続される他の第１の抵抗と同じ抵抗値を有し、他方の抵抗値は該同じ抵抗値のＭ倍（Ｍは２以上の整数）の抵抗値を有することを特徴とする、付記１４〜１６のいずれか１項記載の終端抵抗調整方法。
（付記１９）  該モニタ用抵抗部と該終端抵抗部は同じ構成を有することを特徴とする、付記１４〜１８のいずれか１項記載の終端抵抗調整方法。
（付記２０）  該第１の抵抗の抵抗値は該第２の抵抗の抵抗値のＮ倍（Ｎは整数）であることを特徴とする、付記１９記載の終端抵抗調整方法。
【００８５】
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
【図面の簡単な説明】
【００８６】
【図１】従来のデータ伝送システムの一例を説明する図である。
【図２】本発明の原理を説明する図である。
【図３】本発明の半導体装置の第１実施例を示す図である。
【図４】シフトレジスタ部を構成するフリップフロップを説明する図である。
【図５】第１実施例の初期化状態での動作を説明するタイミングチャートである。
【図６】第１実施例のアイドル状態での動作を説明するタイミングチャートである。
【図７】本発明の半導体装置の第２実施例を示す図である。
【図８】タイミング制御部の構成するフリップフロップを説明する図である。
【図９】第２実施例の初期化状態での動作を説明するタイミングチャートである。
【図１０】第２実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図１１】本発明の半導体装置の第３実施例を示す図である。
【図１２】第３実施例の初期化状態での動作を説明するタイミングチャートである。
【図１３】第３実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図１４】本発明の半導体装置の第４実施例を示す図である。
【図１５】第４実施例の初期化状態での動作を説明するタイミングチャートである。
【図１６】第４実施例のアイドル状態での動作を説明するタイミングチャートである。
【図１７】本発明の半導体装置の第５実施例を示す図である。
【図１８】第５実施例の初期化状態での動作を説明するタイミングチャートである。
【図１９】第５実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図２０】本発明の半導体装置の第６実施例を示す図である。
【図２１】第６実施例の初期化状態での動作を説明するタイミングチャートである。
【図２２】第６実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図２３】本発明の半導体装置の第７実施例を示す図である。
【図２４】シフトレジスタ部を構成するフリップフロップを説明する図である。
【図２５】第７実施例の初期化状態での動作を説明するタイミングチャートである。
【図２６】第７実施例のアイドル状態での動作を説明するタイミングチャートである。
【図２７】本発明の半導体装置の第８実施例を示す図である。
【図２８】タイミング制御部の構成するフリップフロップを説明する図である。
【図２９】第８実施例の初期化状態での動作を説明するタイミングチャートである。
【図３０】第８実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図３１】本発明の半導体装置の第９実施例を示す図である。
【図３２】第９実施例の初期化状態での動作を説明するタイミングチャートである。
【図３３】第９実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図３４】本発明の半導体装置の第１０実施例を示す図である。
【図３５】第１０実施例の初期化状態での動作を説明するタイミングチャートである。
【図３６】第１０実施例のアイドル状態での動作を説明するタイミングチャートである。
【図３７】本発明の半導体装置の第１１実施例を示す図である。
【図３８】第１１実施例の初期化状態での動作を説明するタイミングチャートである。
【図３９】第１１実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図４０】本発明の半導体装置の第１２実施例を示す図である。
【図４１】第１２実施例の初期化状態での動作を説明するタイミングチャートである。
【図４２】第１２実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図４３】終端抵抗部の制御タイミングを説明する半導体装置の状態遷移図である。
【図４４】抵抗値の微調整を説明する図である。
【図４５】本発明の半導体装置の変形例を示す図である。
【符号の説明】
【００８７】
１０      送受信システム
１１，２１，２１Ａ      モニタ用抵抗部
１２，２２，２２Ａ      電流源回路
１４，２４，２４Ａ      比較回路
１５，２５，２５Ａ      終端抵抗部
１６      制御部
１７      ドライバ
１８      レシーバ
１９，２９，２９Ａ      外部端子
２０−１〜２０−１２      半導体装置
２６，２６Ａ      シフトレジスタ部
Ｒ，Ｒ１，Ｒ２      抵抗
ＳＷ      スイッチ
Ｔｒ１，Ｔｒ２      トランジスタ
【図１】
0004832128.tif 000002
【図２】
0004832128.tif 000003
【図３】
0004832128.tif 000004
【図４】
0004832128.tif 000005
【図５】
0004832128.tif 000006
【図６】
0004832128.tif 000007
【図７】
0004832128.tif 000008
【図８】
0004832128.tif 000009
【図９】
0004832128.tif 000010
【図１０】
0004832128.tif 000011
【図１１】
0004832128.tif 000012
【図１２】
0004832128.tif 000013
【図１３】
0004832128.tif 000014
【図１４】
0004832128.tif 000015
【図１５】
0004832128.tif 000016
【図１６】
0004832128.tif 000017
【図１７】
0004832128.tif 000018
【図１８】
0004832128.tif 000019
【図１９】
0004832128.tif 000020
【図２０】
0004832128.tif 000021
【図２１】
0004832128.tif 000022
【図２２】
0004832128.tif 000023
【図２３】
0004832128.tif 000024
【図２４】
0004832128.tif 000025
【図２５】
0004832128.tif 000026
【図２６】
0004832128.tif 000027
【図２７】
0004832128.tif 000028
【図２８】
0004832128.tif 000029
【図２９】
0004832128.tif 000030
【図３０】
0004832128.tif 000031
【図３１】
0004832128.tif 000032
【図３２】
0004832128.tif 000033
【図３３】
0004832128.tif 000034
【図３４】
0004832128.tif 000035
【図３５】
0004832128.tif 000036
【図３６】
0004832128.tif 000037
【図３７】
0004832128.tif 000038
【図３８】
0004832128.tif 000039
【図３９】
0004832128.tif 000040
【図４０】
0004832128.tif 000041
【図４１】
0004832128.tif 000042
【図４２】
0004832128.tif 000043
【図４３】
0004832128.tif 000044
【図４４】
0004832128.tif 000045
【図４５】
0004832128.tif 000046