(57)【特許請求の範囲】
【請求項１】
メインボート用電力管理方法であって、
前記メインボードは、少なくともマイクロプロセッサと電力管理モジュールとを有し、
前記電力管理モジュールは、複数の出力位相を有する電力を前記マイクロプロセッサに出力し、
前記方法は、
第１番目の時に前記マイクロプロセッサの第１の負荷を検出するステップと、
第２番目の時に前記マイクロプロセッサの第２の負荷を検出するステップと、
前記第２の負荷が前記第１の負荷よりも低く且つ第１の所定値よりも低い場合、前記電力管理モジュールによって出力される電力の出力位相を減少するステップと、
を備えるメインボート用電力管理方法。
【請求項２】
前記第２の負荷が前記第１の負荷よりも低いが、前記第１の所定値よりも高い場合、前記電力管理モジュールによって出力される電力が現在の出力位相に保たれる、請求項１に記載のメインボート用電力管理方法。
【請求項３】
前記第２の負荷が前記第１の負荷と同一の場合、前記電力管理モジュールによって出力される電力が、現在の出力位相に保たれる、請求項１に記載のメインボート用電力管理方法。
【請求項４】
前記第２の負荷が前記第１の負荷よりも高く且つ第２の所定値よりも高い場合、前記電力管理モジュールによって出力される電力の出力位相を増加することを更に備える、請求項１に記載のメインボート用電力管理方法。
【請求項５】
前記第２の負荷が前記第１の負荷よりも高いが前記第２の所定値よりも低い場合、前記電力管理モジュールによって出力される電力が現在の出力位相に保たれる、請求項１に記載のメインボート用電力管理方法。
【請求項６】
メインボート用電力管理システムであって、
マイクロプロセッサと、
複数の出力位相を有する電力を前記マイクロプロセッサに出力するための電力管理モジュールと、
第１番目の時に前記マイクロプロセッサの第１の負荷を検出し、第２番目の時に前記マイクロプロセッサの第２の負荷を検出するための検出モジュールと、
前記第２の負荷が前記第１の負荷よりも低く且つ第１の所定の値よりも低い場合、前記電力管理モジュールによって出力される電力の出力位相を減少するための調節モジュールと、
を備える電力管理システム。
【請求項７】
前記第２の負荷が前記第１の負荷よりも低いが、前記第１の所定値よりも高い場合、前記調節モジュールは、前記電力管理モジュールによって出力される電力を現在の出力位相に保つ、請求項６に記載の電力管理システム。
【請求項８】
前記第２の負荷が前記第１の負荷と同一の場合、前記調節モジュールは、前記電力管理モジュールによって出力される電力を現在の出力位相に保つ、請求項６に記載の電力管理システム。
【請求項９】
前記第２の負荷が前記第１の負荷よりも高く且つ第２の所定値よりも高い場合、前記調節モジュールは、前記電力管理モジュールによって出力される電力の出力位相を増加する、請求項６に記載の電力管理システム。
【請求項１０】
前記第２の負荷が前記第１の負荷よりも高いが前記第２の所定値よりも低い場合、前記調節モジュールは、前記電力管理モジュールによって出力される電力を現在の出力位相に保つ、請求項６に記載の電力管理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力管理方法及び電力管理システムに関し、より具体的には、コンピュータのメインボート用電力管理方法及びメインボード用電力管理システムに関する。
【背景技術】
【０００２】
メインボードは、コンピュータのキーとなるコンポーネントであり、コンピュータシステムの動作のコアである。コンピュータの動作に求められる中央処理ユニット（ＣＰＵ），ＣＰＵファン、チップセット、基本入出力システム（ＢＩＯＳ），メモリ、及びインターフェースカード拡張スロットは、全てメインボードに取り付けられている。
【０００３】
全ての上記のデバイスは、動作するためには電源によって供給される電力を必要としている。メインボードの電源モジュールは、メインボードに組み込まれていてもよいし、インサートタイプに設計されていてもよい。電源モジュールがメインボードに組み込まれている場合、インピーダンスが最も低く、インターフェーススロットを変更する必要は無く、信号が迅速に伝達されることができ、容易には減衰されない。インサートタイプの利点は、電源モジュールが損傷を受けた場合、電源モジュールを交換するのが便利である。また、現在、メインボードは、通常組み込みタイプを採用している。
【０００４】
ＣＰＵが高周波であり、高負荷状態にある場合、メインボードに対してより安定的な電力を提供するために、多位相パルス変調（ＰＷＭ）電源モジュールが採用されており、電力が、リスク無く、高周波で且つ高負荷で連続的且つ安定的に供給される。従って、ＣＰＵからの電力の要求の増加と共に、より安定的な電圧と電流源を提供するために、コア電力をＣＰＵに供給するためのＰＷＭ電源モデルによって提供される電力の位相も対応して増加している。
【０００５】
ここで、その位相が、単一位相電力の構成を介して説明される。単一位相電力は、主にＰＷＭ、一セットの高側および低側金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、インダクタンスコイル（ＣＨＯＫＥ）、及び複数のコンデンサを含む。通常、単一位相回路は、制限された電流量を提供できるに過ぎず、プロセッサとディスプレイカードは、より多くの電力を必要とするので、三相電力が、メインボードにおけるもっとも基本的設計をなっている。
【０００６】
多位相電力は、並列に接続されたＮ個の単一位相回路によって形成され、Ｎ倍の電流を提供する。一般的に、各位相の電流は、ＰＷＭ電力管理チップを介して正確に制御及びバランスされる。位相がより大きい時に、出力電流は、ＤＣ（直流）に近くなる。メインボードの電源モジュールの位相が大きくなると、全電源が各位相によって共有されるので、より良くなる。それによって、各位相で各対のＭＯＳＦＥＴによって搬送される電流が小さく、その熱量値が比較的小さく、メインボードの電源モジュールの放熱効率を効果的に向上する。高側および低側ＭＯＳＦＥＴの主機能は、オンオフによって電流路を提供することである。電流がより大きい時には、ＭＯＳＦＥＴは、より温かくなるので、通常、熱シンクが、ＭＯＳＦＥＴを覆っている。
【０００７】
しかしながら、現在の多位相電力が負荷に従って調節できないという問題がある。即ち、ＣＰＵの現在の負荷がどうあろうと、ＰＷＭ電力管理チップによって出力される位相が固定のままである。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、本発明は、メインボード用の電力管理方法及び電力管理システムに関し、この方法は、実際の負荷に従って電力の出力位相を調節し、システムの全電力消費を減少する。
【課題を解決するための手段】
【０００９】
本発明の一実施の形態に従う電力管理方法及び電力管理システムが提供され、この方法及びシステムは、メインボードの電力、特に、メインボードの電力管理モジュールの出力電力を管理する。メインボードは、少なくともマイクロプロセッサを有し、電力管理モジュールは、複数の出力位相を有する電力をマイクロプロセッサに出力する。第１番目の時に、マイクロプロセッサの第１の負荷が検出され、次に、第２番目の時に、マイクロプロセッサの第２の負荷が検出される。第２の負荷が第１の負荷よりも低く且つ第１の所定値よりも低い場合、電力管理モジュールによって出力される電力の出力位相が減少される。
【００１０】
本発明によって提供される電力管理方法及び電力管理システムは、システムの現在の負荷を検出するために使用されることができ、それによって、システムによって要求される電力の位相を調節し、不使用のデバイスの電源を切りエネルギーを更に節約する。
【００１１】
本発明によって提供される電力管理方法及び電力管理システムは、システムの負荷を共有するハードウエアデバイスとソフトウエアモニタリングをリアルタイムで検出するために使用されることができる。また、本方法は、既存のメインボードデバイスに適用されることができ、ソフトウエアモニタリングを実行し且つハードウエア制御回路を実施し、ＣＰＵ、メモリ、及びＰＣＩ＿ＥＸＰＲＥＳＳディスプレイカードのようなデバイスの電圧と動作周波数をシステムによって使用される負荷と同期して変化させる。更に、本発明によって提供される電力管理方法は、周波数と電圧を自動的に調節するために使用されることができる。即ち、電力の最大出力位相は、高負荷で採用され、低負荷で電圧と周波数が低下され、それによって、電力消費を減少し、エネルギーを節約する。更に、本発明によって提供される電力管理方法は、リアルタイム検出のために使用される。従って、ユーザが高負荷でタスクをこなしたい場合はいつでも電圧と周波数が短時間で増加され、従って、ユーザが、システム効率の明確な変化に気付かないかもしれない。即ち、ユーザが低負荷でタスクをこなしたい場合、電圧と周波数が短時間で減少される。
【００１２】
すなわち、本願の第１発明は、メインボート用電力管理方法であって、前記メインボードは、少なくともマイクロプロセッサと電力管理モジュールとを有し、前記電力管理モジュールは、複数の出力位相を有する電力を前記マイクロプロセッサに出力し、前記方法は、第１番目の時に前記マイクロプロセッサの第１の負荷を検出するステップと、第２番目の時に前記マイクロプロセッサの第２の負荷を検出するステップと、前記第２の負荷が前記第１の負荷よりも低く且つ第１の所定値よりも低い場合、前記電力管理モジュールによって出力される電力の出力位相を減少するステップと、を備えるメインボート用電力管理方法を提供することを要旨とする。
【００１３】
また、本願の第２発明は、前記第２の負荷が前記第１の負荷よりも低いが、前記第１の所定値よりも高い場合、前記電力管理モジュールによって出力される電力が現在の出力位相に保たれる、本願の第１発明に記載のメインボート用電力管理方法を提供することを要旨とする。
【００１４】
また、本願の第３発明は、前記第２の負荷が前記第１の負荷と同一の場合、前記電力管理モジュールによって出力される電力が、現在の出力位相に保たれる、本願の第１発明に記載のメインボート用電力管理方法を提供することを要旨とする。
【００１５】
また、本願の第４発明は、前記第２の負荷が前記第１の負荷よりも高く且つ第２の所定値よりも高い場合、前記電力管理モジュールによって出力される電力の出力位相を増加することを更に備える、本願の第１発明に記載のメインボート用電力管理方法を提供することを要旨とする。
【００１６】
また、本願の第５発明は、前記第２の負荷が前記第１の負荷よりも高いが前記第２の所定値よりも低い場合、前記電力管理モジュールによって出力される電力が現在の出力位相に保たれる、本願の第１発明に記載のメインボート用電力管理方法を提供することを要旨とする。
【００１７】
また、本願の第６発明は、メインボート用電力管理システムであって、マイクロプロセッサと、複数の出力位相を有する電力を前記マイクロプロセッサに出力するための電力管理モジュールと、第１番目の時に前記マイクロプロセッサの第１の負荷を検出し、第２番目の時に前記マイクロプロセッサの第２の負荷を検出するための検出モジュールと、前記第２の負荷が前記第１の負荷よりも低く且つ第１の所定の値よりも低い場合、前記電力管理モジュールによって出力される電力の出力位相を減少するための調節モジュールと、を備える電力管理システムを提供することを要旨とする。
【００１８】
また、本願の第７発明は、前記第２の負荷が前記第１の負荷よりも低いが、前記第１の所定値よりも高い場合、前記調節モジュールは、前記電力管理モジュールによって出力される電力を現在の出力位相に保つ、本願の第６発明に記載の電力管理システムを提供することを要旨とする。
【００１９】
また、本願の第８発明は、前記第２の負荷が前記第１の負荷と同一の場合、前記調節モジュールは、前記電力管理モジュールによって出力される電力を現在の出力位相に保つ、本願の第６発明に記載の電力管理システムを提供することを要旨とする。
【００２０】
また、本願の第９発明は、前記第２の負荷が前記第１の負荷よりも高く且つ第２の所定値よりも高い場合、前記調節モジュールは、前記電力管理モジュールによって出力される電力の出力位相を増加する、本願の第６発明に記載の電力管理システムを提供することを要旨とする。
【００２１】
また、本願の第１０発明は、前記第２の負荷が前記第１の負荷よりも高いが前記第２の所定値よりも低い場合、前記調節モジュールは、前記電力管理モジュールによって出力される電力を現在の出力位相に保つ、本願の第６発明に記載の電力管理システムを提供することを要旨とする。
【発明の効果】
【００２２】
本発明によれば、システムの全電力消費が減少されてエネルギーを節約することができる。
【発明を実施するための最良の形態】
【００２３】
上記の記載は、本発明の例示に過ぎず、本発明を制限するものではない、以下に示される詳細な記述から十分に理解される。
【実施例】
【００２４】
図１は、通常のメインボード１００の概略図である。
メインボード１００に一般的に取り付けられるマイクロプロセッサ１０１は、コンピュータの動作中心である。タスク、割り込み、イベントの多くは、マイクロプロセッサ１０１によって動作されるか処理される。メインボード１００は、マイクロプロセッサ１０１を挿入するためのマイクロプロセッサスロット（図示せず）、ＢＩＯＳ（図示せず）、メモリ１０２を挿入するためのメモリスロット（図示せず）、周辺コンポーネント相互接続（ＰＣＩ）バス１１１、メモリバス１１２、ＰＣＩ＿ＥＸＰＲＥＳＳバス１１３、及び他の拡張スロットとバスを含む。上記バスは、本発明を適用するメインボードシステムを制限するのではなく、単に説明のための例である。勿論、バスは、アクセレレートグラフィックスポート（ＡＧＰ）バスやここで述べてはないがすでに公知のバスを含むことができる。
【００２５】
メインボード１００上の全ての周辺コンポーネントを制御するために、システム制御チップセット１２０がメインボード１００上に取り付けられている。システム制御チップセット１２０は、メインボードのアーキテクチャに従って異なる機能を有するように設計されてもよい。通常のメインボードにおいて、システム制御チップセット１２０は、ノースブリッジ１２１とサウスブリッジ１２２を含む。ノースブリッジ１２１は、メモリとＰＣＩ＿ＥＸＰＲＥＳＳバスインターフェースのディスプレイカード１０３との間及びメモリ１０２とマイクロプロセッサ１０１との間の信号送信と通信を担当する。サウスブリッジ１２２は、マイクロプロセッサ１０１とＰＣＩ周辺装置、ハードディスク、ソフトウエア、マウス及びキーボードのようなデバイスとの間の通信を担当する。
マイクロプロセッサ１０１は、システムバス１１４を介してノースブリッジ１２１と通信する。サウスブリッジ１２２とマイクロプロセッサ１０１との間、ノースブリッジ１２１とマイクロプロセッサ１０１との間、ノースブリッジ１２１とマイクロプロセッサ１０１との間の信号通信と制御命令送信が信号ライン１１５、１１６、及び１１７を介して遂行される。
【００２６】
現在のマイクロプロセッサ１０１は、益々高くなる動作周波数を有し、従って、電力制御モジュール１３０は、更に、多位相電圧出力と周波数調節を行うために、メインボード１００上に取り付けられる。電力制御モジュール１３０は、多位相電力をマイクロプロセッサ１０１に提供し、マイクロプロセッサ１０１は、高周波で安定的に動作されることができる。現在の電力制御モジュール１３０は、４相、６相、８相電力を出力でき、幾つかの高レベルデバイスが、１２相の電力も出力できる。
【００２７】
電力制御モジュール１３０は、一つの回路又はＩｎｔｅｒｓｉｌ  ｃｏｍｐａｎｙによって売られている集積回路ＭＯＤ：ＩＳＬ６３２７のような現在のあるビジネス集積回路によって実現されることができる。
【００２８】
現在、電力制御モジュール１３０は、多位相電力出力を提供できるが、電力の位相は、システムの現在の負荷に従って調節されることができない。即ち、電力制御モジュール１３０が、６位相電力を提供すると仮定すると、現在のマイクロプロセッサ１０１が高又は低負荷にあろうと、電力制御モジュール１３０は、６位相電力を出力する。従って、もし電力制御モジュール１３０の出力位相が低負荷に減少されると、電力消費が減少されてエネルギーを節約できる。
【００２９】
それによって、第１番目の時にマイクロプロセッサの第１の負荷を検出し、第２番目の時にマイクロプロセッサの第２の負荷を検出するために、検出モジュール１４０が、更に、メインボードに取り付けられる。第２の負荷が第１の負荷よりも低く且つ第１の所定値よりも低い場合、電力管理モジュールによって出力される電力の出力位相は、調節モジュール１５０を介して減少される。一実施の形態において、検出モジュール１４０は、独立の回路によって実現されるか、又はマイクロプロセッサに配置され且つファームウエアによって実現される。一実施の形態において、調節モジュール１５０は、独立の回路によって実現されるか、或いはファームウエアとソフトウエアとの組み合わせで使用される。
【００３０】
図２は、本発明に従うメインボードのための電力管理方法の流れ図であり、そこでは、本方法は、電源のダイナミックな調節を助けることができる。本方法に従って、電力管理は、マイクロプロセッサによって又は電力管理モジュールによってコンピュータソフトウエアプログラムを介して実行される。電力制御モジュール１３０の出力位相を調節できる任意のハードウエアが、常駐（ＴＳＲ）又は他の方法によって本発明においてコンピュータソフトウエアプログラムを実行して出力電力の位相を調節する。
【００３１】
ノースブリッジ１２１、サウスブリッジ１２２、ディスプレイカード１０３、メモリ１０２、及び他の周辺デバイス１０４が動作している時は、マイクロプロセッサ１０１は、高負荷状態にある。実際に、マイクロプロセッサ１０１の負荷は、幾つかのステージに分割されることができ、各ステージは、特定の位相の出力に対応している。全負荷が１００％であると仮定すると、負荷は、２０％の第１のステージ負荷、４０％の第２のステージ負荷、６０％の第３のステージ負荷、８０％の第４のステージ負荷、及び１００％の第５のステージ負荷を含む、五つのステージに選択的に分割される。例えば、６位相電力出力を取ると、２位相電力出力が、第１のステージ負荷で採用され、３位相電力出力が、第２のステージ負荷で採用され、４位相電力出力が、第３のステージ負荷で採用され、５位相電力出力が、第４のステージ負荷で採用され、且つ６位相電力出力が、第５のステージ負荷で採用される。
【００３２】
更に、負荷の分割は、電力制御モジュール１３０の出力位相によって決定されることができる。他の実施の形態では、負荷は、３３％の第１のステージ負荷、６６％の第２のステージ負荷、及び１００％の第３のステージ負荷を含む、三つのステージに分割される。例えば、３位相電力出力を取ると、単一位相電力出力が第１のステージ負荷で採用され、２位相電力出力が、第２のステージ負荷で採用され、且つ３位相電力出力が、第３のステージ負荷で採用される。
【００３３】
システムがオンになると、第１の負荷が第１番目の時にマイクロプロセッサ１０１によって検出され（ステップ２１０）て、記録される。次に、第２の負荷が第２番目の時にマイクロプロセッサ１０１によって検出されて、記録される。第１番目の時と第２番目の時との間の間隔は、実際の状況に従ってダイナミックに調節されることができる。リアルタイムで電力出力を調節するために、第１番目の時と第２番目の時との間の間隔は、長すぎてはいけない。
【００３４】
その後、第１の負荷と第２の負荷が比較され（ステップ２２０）、マイクロプロセッサの負荷が変化するか否かを決定する。第２番目の時に検出された第２の負荷が、第１番目の時に検出された第１の負荷と同じ（ステップ２３０）場合、システムの現在の負荷は変化しないままであり、それによって、電力管理モジュール１３０は、現在の出力位相で電力をマイクロプロセッサに出力し続ける（ステップ２３１）。
【００３５】
第２の負荷が第１の負荷よりも低い（ステップ２４０）が、前述の第３のステージ負荷又は第２のステージ負荷のような第１の所定値より低くない場合、電力管理モジュール１３０は、現在の出力位相で電力を出力し続ける（ステップ２３１）。第２の負荷が第１の所定値よりも低い（ステップ２４１）場合、電力管理モジュール１３０は、出力位相を減少し（ステップ２４２）、且つ低位相での電力をマイクロプロセッサへ出力する。
【００３６】
第２の負荷が第１の負荷よりも高い（ステップ２５０）が、前述の第２のステージ負荷又は第３のステージ負荷のような所定値よりも低い（ステップ２５１）場合、電力管理モジュール１３０は、現在の出力位相で出力し続ける（ステップ２３１）。第２の負荷が所定値よりも高い（ステップ２５１）場合、電力制御モジュール１３０は、出力位相を増加し（ステップ２５２）、より高い位相で電力をマイクロプロセッサに出力する。
【００３７】
他の実施の形態では、出力電力の位相を変化することに加えて、電力管理モジュールの動作周波数が低下され、それによって、出力電力の電力消費を減少する。
【００３８】
本発明では、電力管理モジュール１３０は、マイクロプロセッサの現在の負荷に従って電力の出力位相を調節でき、他方、負荷に従って不使用のデバイスの電源を切ることができる（ステップ２６０）。マイクロプロセッサの負荷の検出中、動作をしていないデバイスが、検出される。例えば、サウスブリッジ１２２が現在動作していないならば、第２の負荷が所定値よりも低い場合、ＧＰＩＯ  ＰＩＮスイッチング回路が、電力供給を減少するために現在設計されている電力回路に基づいて提供され、サウスブリッジ１２２への電力出力が、減少され、要求により通常の電力供給が一旦回復される。ＧＳＡＴＡとＬＡＮチップが外部から接続されると、それの独立した電力供給回路がＧＰＩＯ制御回路に追加されることができる。それによって、電流の不使用が検出されると、ＧＰＩＯ制御回路が直ちにＯＦＦ信号を送り電力を一時的に遮断し、読み取り動作が必要な時は、ＧＰＩＯ制御回路は、再び、ＯＮ信号を直ちに送出し、使用のために電力を回復する。
【００３９】
一実施の形態では、システムが動作中で低負荷である場合、ＧＰＩＯ  ＰＩＮスイッチング回路が電力供給を減少するために使用され、それによって、電力出力を減少して、メモリ、ノースブリッジチップセット、グラフィックスカード、及びディスプレイカードのような不必要なデバイスの電源を切り、また、要求により直ちに通常の電圧供給を回復する。
【００４０】
他の実施の形態では、第２の負荷が第１の負荷よりも低く、所定値よりも低い（ステップ２４１）場合、電力管理モジュール１３０は、出力位相を減少でき（ステップ２４２）、また、マイクロプロセッサの動作電圧と周波数を低下する（ステップ２７０）。本発明に従って、メモリ、サウスブリッジチップセット、ノースブリッジチップセット、グラフィックスカード、及びディスプレイカードのようなデバイスの動作電圧と周波数が減少されることができる。
【００４１】
本発明に開示された方法に従って、マイクロプロセッサの負荷を検出することによって、電力管理モジュールは、マイクロプロセッサの負荷に従って電力の出力位相を調節する。更に、システムがリアルタイムで連続的に負荷を検出するので、電力の出力位相がリアルタイムで実際の負荷に従って調節され、負荷に何らかの変化があると、直ちに出力位相が調節される。それによって、システムの全電力消費が減少されてエネルギーを節約する。
【図面の簡単な説明】
【００４２】
【図１】メインボードの概略図である。
【図２】本発明の一実施の形態に従う電力管理方法の流れ図である。
【図１】
0004649490.tif 000002
【図２】
0004649490.tif 000003