(57)【特許請求の範囲】
【請求項１】
半導体膜とオーミックコンタクト膜とが膜部材として積層される基板であって、
上記膜部材によって囲まれる領域に液状の膜パターン材料を充填・乾燥することで膜パターンを上記基板上に形成するためのバンクが形成されている膜パターン形成用基板において、
上記膜部材としてのオーミックコンタクト膜が、上記バンクの少なくとも一部を成していることを特徴とする膜パターン形成用基板。
【請求項２】
上記バンクの少なくとも一部が、上記オーミックコンタクト膜としてのｎ＋型ａ−Ｓｉ膜と上記半導体膜としてのａ−Ｓｉ膜との積層膜からなることを特徴とする請求項１に記載の膜パターン形成用基板。
【請求項３】
上記バンクの少なくとも一部が、上記オーミックコンタクト膜としてのｎ＋型微結晶Ｓｉ膜と上記半導体膜としてのａ−Ｓｉ膜との積層膜からなることを特徴とする請求項１に記載の膜パターン形成用基板。
【請求項４】
上記バンクの少なくとも一部が、上記オーミックコンタクト膜としてのｎ＋型微結晶Ｓｉ膜と上記半導体膜としてのａ−Ｓｉ膜との積層膜のパターン形成用のレジスト膜からなることを特徴とする請求項１に記載の膜パターン形成用基板。
【請求項５】
上記膜部材として上記半導体膜と上記オーミックコンタクト膜とに加え窒化シリコン膜が積層されており、
上記バンクの少なくとも一部が、上記窒化シリコン膜からなることを特徴とする請求項１に記載の膜パターン形成用基板。
【請求項６】
上記窒化シリコン膜は、逆スタガ型薄膜トランジスタにおいてエッチストッパー膜として利用されていることを特徴とする請求項５に記載の膜パターン形成用基板。
【請求項７】
請求項１ないし６のいずれかに記載の膜パターン形成用基板のバンク間に液状の膜パターン材料が充填されて膜パターンが形成されていることを特徴とする膜パターン形成基板。
【請求項８】
請求項１ないし６のいずれかに記載の膜パターン形成用基板のバンク間に液状の膜パターン材料を充填して膜パターンを形成することを特徴とする膜パターン形成基板の製造方法。
【請求項９】
上記液状の膜パターン材料をインクジェット法により充填して上記膜パターンを形成することを特徴とする請求項８に記載の膜パターン形成基板の製造方法。
【請求項１０】
請求項７に記載の膜パターン形成基板に、上記膜パターンとしてソース配線およびドレイン配線が形成されていることを特徴とする薄膜トランジスタ形成基板。
【請求項１１】
上記ソース配線およびドレイン配線を形成するための液状の膜パターン材料が、Ｓｎドープ酸化インジウム粒子を含有していることを特徴とする請求項１０に記載の薄膜トランジスタ形成基板。
【請求項１２】
上記ソース配線を形成するための液状の膜パターン材料と、上記ドレイン配線を形成するための液状の膜パターン材料とが、異なる材料であることを特徴とする請求項１０に記載の薄膜トランジスタ形成基板。
【請求項１３】
請求項７に記載の膜パターン形成基板に、上記膜パターンとしてソース配線およびドレイン配線を形成することを特徴とする薄膜トランジスタ形成基板の製造方法。
【請求項１４】
請求項１０ないし１２のいずれかに記載の薄膜トランジスタ形成基板を用いて絵素が形成されたことを特徴とする液晶表示素子。
【請求項１５】
上記ドレイン配線および絵素電極を形成するための液状の膜パターン材料は透明であり、
上記ソース配線を形成するための液状の膜パターン材料は不透明であり、また、上記ドレイン配線および絵素電極を形成するための液状の膜パターン材料より低抵抗であることを特徴とする請求項１４に記載の液晶表示素子。
【請求項１６】
請求項１０ないし１２のいずれかに記載の薄膜トランジスタ形成基板を用いて絵素を形成することを特徴とする液晶表示素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インクジェット方法などの液体塗布装置を用いて基板上に膜パターンを形成する場合に使用する仕切り部材であるバンクを具備する膜パターン形成用基板ならびに膜パターン形成基板、薄膜トランジスタ形成基板、液晶表示素子とその製造方法に関するものである。
【背景技術】
【０００２】
従来の蒸着、フォトリソ、エッチング技術を用いた膜パターン形成プロセスを大幅に簡略化でき、かつ、同一基板上に異なる薄膜が形成可能な技術として、インクジェット技術を用いて膜パターンを形成する技術が提案されている。
【０００３】
インクジェットを用いない従来例の工程は、薄膜形成工程（蒸着、塗布）、フォトリソ工程（レジスト塗布、露光、現像）、エッチング工程（Ｄｒｙ又はＷｅｔ）、レジスト剥離工程（剥離、洗浄）である。括弧内は各処理内容である。
【０００４】
一方、インクジェットを用いた従来例の工程は、バンク形成工程（塗布）、フォトリソ工程（レジスト塗布、露光、現像）、インク塗布工程（インクジェット）、インク乾燥工程（オーブン）、バンク除去工程（剥離、洗浄）である。括弧内は各処理内容である。
【０００５】
インクジェット技術を用いた膜パターン形成方法として、吐出された液滴を所望の位置に制御するためにバンク（凸部）を予め基板上に形成しておき、バンクで仕切られた領域に液滴を充填し液滴位置を制御する方法が知られている（特開昭５９−７５２０５号公報）。
【０００６】
従来法を用いて、バックチャネル部をエッチストッパーで保護するエッチストップ型の薄膜トランジスタ（以下ＴＦＴと呼ぶ）の形成プロセスに適用する場合について説明する。ここでは、バンクを、レジストを用いて形成した場合について説明する。
【０００７】
ゲート配線１１を形成してパターニングし、次いで、ゲート絶縁膜１２、ａ−Ｓｉ膜１３、エッチストッパー膜１４の順に積層し、エッチストッパー膜１４のみを図２３に示すような所望のパターンに形成した。そして、図２４に示すように、半導体膜であるａ−Ｓｉ膜（アモルファスＳｉ膜）１３とｎ＋型ａ−Ｓｉ膜（ｎ＋型アモルファスＳｉ膜）１５の積層膜（ｎ＋型ａ−Ｓｉ膜／ａ−Ｓｉ膜）をパターニングする。この基板に、図２５に示すように、フォトリソ工程を用いて厚さ２μｍのレジスト膜１７でバンクを形成する。
【０００８】
続いて、図２６に示すように、有機溶媒にＡｇ微粒子を分散させた液状の導電性インク２１を、インクジェット方式を用いてバンク内に滴下する。その後導電性インクがバンク形状に沿って流動し所望のパターンを形成した後、焼成工程にて導電性インク内の有機成分を蒸発させ配線膜、すなわちソース配線２３とドレイン配線２４とを形成する（図２７）。その後剥離工程にて、レジストで形成されたバンクを除去してソースドレイン配線パターンを形成する（図２８）。
【０００９】
この方法では、バンクを形成するためにレジスト塗布、露光、現像といった一連のフォトリソ工程と、バンクを除去するために剥離液によるレジスト除去工程とが必要になるため、インクジェットを用いない従来法（配線材料をスパッタ等の蒸着で形成する方法）に比べてＴＦＴの製造コストダウン効果が小さい。そのため、さらなる製造コスト削減が可能なプロセスが求められていた。
【００１０】
その他、レジストバンクの代わりに感光性有機絶縁膜（感光性ＳＯＧ（Spin-On-Glass）など）を用いてバンクを形成し、その後バンク除去を行わずに基板内に残すという方法も考えられるが、設備投資コストの大部分を占めるフォトリソ工程の削減はできないことに変わりはなく、より大幅な製造コスト削減が可能なプロセスが求められていた。
【特許文献１】特開昭５９−７５２０５号公報（公開日昭和５９年４月２７日）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述の通り、従来の方法では、バンクを形成するためにレジスト塗布、露光、現像といった一連のフォトリソ工程と、バンクを除去するために剥離液によるレジスト除去工程とが必要になるため、インクジェットを用いない従来法に比べてＴＦＴの製造コストダウン効果が小さく、そのため、さらなる製造コスト削減が可能なプロセスが求められていた。
【００１２】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、液晶表示素子等用のＴＦＴ付基板の形成プロセスにおいて基板着弾後の導電性インク液滴の位置を制御し所望のパターンを形成するために必要なバンクを、新たにプロセスを追加することなく形成し、インクジェット方式等を用いてソースドレイン配線を形成することで、製造コストを大幅に削減することができる膜パターン形成用基板ならびに膜パターン形成基板、薄膜トランジスタ形成基板、液晶表示素子とその製造方法を実現することにある。
【課題を解決するための手段】
【００１３】
上記の課題を解決するため、本発明に係る膜パターン形成用基板は、半導体または絶縁体からなる少なくとも一つの膜部材が積層される基板であって、それによって囲まれる領域に液状の膜パターン材料を充填・乾燥することで膜パターンを上記基板上に形成するためのバンクが形成されている膜パターン形成用基板において、少なくとも一つの上記膜部材が、上記バンクを成していることを特徴としている。
【００１４】
上記の構成により、少なくとも一つの上記膜部材が、上記バンクを成している。
【００１５】
従来であれば、基板に積層する膜部材とは別に、レジスト膜等を用いて一時的にバンクを作り、そこへ膜パターン材料を充填・乾燥させて膜パターンを形成し、完成すればそのバンクは除去する。したがって、このような、バンク形成専用のプロセスや部材が必要になる。
【００１６】
これに対し、上記本発明の構成では、基板に積層する膜部材にてこのようなバンクが形成されている。したがって、このような、バンク形成専用のプロセスや部材が不要になる。それゆえ、液晶表示素子等用のＴＦＴ付基板の形成プロセスにおいて基板着弾後のインク液滴の位置を制御し所望のパターンを形成するために必要なバンクを、新たにプロセスを追加することなく形成し、インクジェット方式等を用いてソースドレイン配線を形成することで、製造コストを大幅に削減することができるという効果を奏する。
【００１７】
また、本発明に係る膜パターン形成用基板は、上記の構成に加えて、上記バンクの少なくとも一部が、上記膜部材としてのｎ＋型ａ−Ｓｉ膜とａ−Ｓｉ膜との積層膜からなることを特徴としている。
【００１８】
上記の構成により、上記バンクの少なくとも一部が、上記膜部材としてのｎ＋型ａ−Ｓｉ膜とａ−Ｓｉ膜との積層膜からなる。したがって、上記の構成による効果に加えて、簡単な構成でバンクを形成できるという効果を奏する。
【００１９】
また、本発明に係る膜パターン形成用基板は、上記の構成に加えて、上記バンクの少なくとも一部が、上記膜部材としてのｎ＋型微結晶Ｓｉ膜とａ−Ｓｉ膜との積層膜からなることを特徴としている。
【００２０】
上記の構成により、上記バンクの少なくとも一部が、上記膜部材としてのｎ＋型微結晶Ｓｉ膜とａ−Ｓｉ膜との積層膜からなる。したがって、上記の構成による効果に加えて、簡単な構成でバンクを形成できるという効果を奏する。
【００２１】
また、本発明に係る膜パターン形成用基板は、上記の構成に加えて、上記バンクの少なくとも一部が、上記膜部材としてのｎ＋型微結晶Ｓｉ膜とａ−Ｓｉ膜との積層膜のパターン形成用のレジスト膜からなることを特徴としている。
【００２２】
上記の構成により、上記バンクの少なくとも一部が、上記膜部材としてのｎ＋型微結晶Ｓｉ膜とａ−Ｓｉ膜との積層膜のパターン形成用のレジスト膜からなる。したがって、上記の構成による効果に加えて、簡単な構成でバンクを形成できるという効果を奏する。
【００２３】
また、本発明に係る膜パターン形成用基板は、上記の構成に加えて、上記バンクの少なくとも一部が、上記膜部材としての窒化シリコン膜からなることを特徴としている。
【００２４】
上記の構成により、上記バンクの少なくとも一部が、上記膜部材としての窒化シリコン膜からなる。したがって、上記の構成による効果に加えて、簡単な構成でバンクを形成できるという効果を奏する。
【００２５】
また、本発明に係る膜パターン形成用基板は、上記の構成に加えて、上記窒化シリコン膜は、逆スタガ型薄膜トランジスタにおいてエッチストッパー膜として利用されていることを特徴としている。
【００２６】
上記の構成により、上記窒化シリコン膜は、逆スタガ型薄膜トランジスタにおいてエッチストッパー膜として利用されている。したがって、一つの窒化シリコン膜が、バンクとエッチストッパー膜とを兼ねることができる。それゆえ、上記の構成による効果に加えて、製造がより容易になるという効果を奏する。
【００２７】
また、本発明に係る膜パターン形成基板は、上記いずれかの膜パターン形成用基板のバンク間に液状の膜パターン材料が充填されて膜パターンが形成されていることを特徴としている。
【００２８】
上記の構成により、膜パターン形成用基板のバンク間に液状の膜パターン材料が充填されて膜パターンが形成されている。したがって、バンク形成専用のプロセスや部材が不要になる。それゆえ、薄膜トランジスタ形成基板等に適した膜パターン形成基板の製造コストを大幅に削減することができるという効果を奏する。
【００２９】
また、本発明に係る膜パターン形成基板の製造方法は、上記いずれかの膜パターン形成用基板のバンク間に液状の膜パターン材料を充填して膜パターンを形成することを特徴としている。
【００３０】
上記の構成により、膜パターン形成用基板のバンク間に液状の膜パターン材料を充填して膜パターンを形成する。したがって、バンク形成専用のプロセスや部材が不要になる。それゆえ、薄膜トランジスタ形成基板等に適した膜パターン形成基板の製造コストを大幅に削減することができるという効果を奏する。
【００３１】
また、本発明に係る膜パターン形成基板の製造方法は、上記の構成に加えて、上記液状の膜パターン材料をインクジェット法により充填して上記膜パターンを形成することを特徴としている。
【００３２】
上記の構成により、上記液状の膜パターン材料をインクジェット法により充填して上記膜パターンを形成する。したがって、上記の構成による効果に加えて、簡単な構成でバンクを形成できるという効果を奏する。
【００３３】
また、本発明に係る薄膜トランジスタ形成基板は、上記いずれかの膜パターン形成基板に、上記膜パターンとしてソース配線およびドレイン配線が形成されていることを特徴としている。
【００３４】
上記の構成により、上記膜パターンとしてソース配線およびドレイン配線が形成されている。したがって、バンク形成専用のプロセスや部材が不要になる。それゆえ、薄膜トランジスタ形成基板の製造コストを大幅に削減することができるという効果を奏する。
【００３５】
また、本発明に係る薄膜トランジスタ形成基板は、上記の構成に加えて、上記ソース配線およびドレイン配線を形成するための液状の膜パターン材料が、Ｓｎドープ酸化インジウム粒子を含有していることを特徴としている。
【００３６】
上記の構成により、上記ソース配線およびドレイン配線を形成するための液状の膜パターン材料が、Ｓｎドープ酸化インジウム粒子を含有している。したがって、導電性インク材料が、ドライエッチ中のプラズマに対して高い耐性を有する。それゆえ、上記の構成による効果に加えて、エッチストッパーのないギャップエッチ型ＴＦＴの形成プロセスにも良好に適用できるという効果を奏する。
【００３７】
また、本発明に係る薄膜トランジスタ形成基板は、上記の構成に加えて、上記ソース配線を形成するための液状の膜パターン材料と、上記ドレイン配線を形成するための液状の膜パターン材料とが、異なる材料であることを特徴としている。
【００３８】
上記の構成により、上記ソース配線を形成するための液状の膜パターン材料と、上記ドレイン配線を形成するための液状の膜パターン材料とが、異なる材料である。したがって、上記の構成による効果に加えて、必要とされる種々の条件がソース配線とドレイン配線とで異なっているような場合にも良好に適用できるという効果を奏する。
【００３９】
また、本発明に係る薄膜トランジスタ形成基板の製造方法は、上記いずれかの膜パターン形成基板に、上記膜パターンとしてソース配線およびドレイン配線を形成することを特徴としている。
【００４０】
上記の構成により、上記膜パターンとしてソース配線およびドレイン配線を形成する。したがって、バンク形成専用のプロセスや部材が不要になる。それゆえ、薄膜トランジスタ形成基板の製造コストを大幅に削減することができるという効果を奏する。
【００４１】
また、本発明に係る液晶表示素子は、上記いずれかの薄膜トランジスタ形成基板を用いて絵素が形成されたことを特徴としている。
【００４２】
上記の構成により、上記いずれかの薄膜トランジスタ形成基板を用いて絵素が形成される。したがって、バンク形成専用のプロセスや部材が不要になる。それゆえ、薄膜トランジスタ形成基板を搭載した液晶表示素子の製造コストを大幅に削減することができるという効果を奏する。
【００４３】
また、本発明に係る液晶表示素子は、上記の構成に加えて、上記ドレイン配線および絵素電極を形成するための液状の膜パターン材料は透明であり、上記ソース配線を形成するための液状の膜パターン材料は不透明であり、また、上記ドレイン配線および絵素電極を形成するための液状の膜パターン材料より低抵抗であることを特徴としている。
【００４４】
上記の構成により、上記ドレイン配線および絵素電極を形成するための液状の膜パターン材料は透明である。一方、上記ソース配線を形成するための液状の膜パターン材料は不透明であり、また、上記ドレイン配線および絵素電極を形成するための液状の膜パターン材料より低抵抗である。したがって、上記の構成による効果に加えて、ソース配線とドレイン配線および絵素電極とで要求される種々の条件に良好に適合させることができるという効果を奏する。
【００４５】
また、本発明に係る液晶表示素子の製造方法は、上記いずれかの薄膜トランジスタ形成基板を用いて絵素を形成することを特徴としている。
【００４６】
上記の構成により、上記いずれかの薄膜トランジスタ形成基板を用いて絵素を形成する。したがって、バンク形成専用のプロセスや部材が不要になる。それゆえ、薄膜トランジスタ形成基板を搭載した液晶表示素子の製造コストを大幅に削減することができるという効果を奏する。
【発明の効果】
【００４７】
以上のように、本発明に係る膜パターン形成用基板は、少なくとも一つの上記膜部材が、上記バンクを成している構成である。
【００４８】
また、本発明に係る膜パターン形成基板は、上記いずれかの膜パターン形成用基板のバンク間に液状の膜パターン材料が充填されて膜パターンが形成されている構成である。また、本発明に係る膜パターン形成基板の製造方法は、上記いずれかの膜パターン形成用基板のバンク間に液状の膜パターン材料を充填して膜パターンを形成する構成である。
【００４９】
また、本発明に係る薄膜トランジスタ形成基板は、上記いずれかの膜パターン形成基板に、上記膜パターンとしてソース配線およびドレイン配線が形成されている構成である。また、本発明に係る薄膜トランジスタ形成基板の製造方法は、上記いずれかの膜パターン形成基板に、上記膜パターンとしてソース配線およびドレイン配線を形成する構成である。
【００５０】
また、本発明に係る液晶表示素子は、上記いずれかの薄膜トランジスタ形成基板を用いて絵素が形成された構成である。また、本発明に係る液晶表示素子の製造方法は、上記いずれかの薄膜トランジスタ形成基板を用いて絵素を形成する構成である。
【００５１】
これにより、このような、バンク形成専用のプロセスや部材が不要になる。それゆえ、液晶表示素子等用のＴＦＴ付基板の形成プロセスにおいて基板着弾後のインク液滴の位置を制御し所望のパターンを形成するために必要なバンクを、新たにプロセスを追加することなく形成し、インクジェット方式等を用いてソースドレイン配線を形成することで、製造コストを大幅に削減することができるという効果を奏する。
【発明を実施するための最良の形態】
【００５２】
本形態は、膜パターン形成方法に関し、特にインクジェット方法などの液体塗布装置を用いて基板上に膜パターンを形成する場合に使用する仕切り部材であるバンクを具備する薄膜トランジスタ（以下ＴＦＴと呼ぶ）形成基板およびこれを搭載した液晶表示素子である。
【００５３】
ａ−Ｓｉ膜を半導体層に用いた逆スタガ型の薄膜トランジスタを形成する場合、ソースドレイン配線を形成する金属材料は半導体層と直接接触させるとオーミック接続にならないため、半導体層と金属配線膜との間にリン等をドープしたｎ＋型ａ−Ｓｉ膜を設置してオーミック接続を確保する方法が知られており、このｎ＋型ａ−Ｓｉ膜はソースドレイン配線を形成する前工程でもって適当なパターンに形成されておくのが一般的である。そこで、本発明者は、このｎ＋型ａ−Ｓｉ膜の形成工程を利用して滴下導電性インクの位置を制御するバンクを形成することで、あらたな工程を追加することなくインクジェット方法を利用してソースドレイン配線を形成することに想到し、本発明に到達したものである。
【００５４】
本発明の工程は、インク塗布工程（インクジェット）、インク乾燥工程（オーブン）である。括弧内は各処理内容である。
【００５５】
本発明を用いることで、液晶表示素子用のＴＦＴ付基板の形成プロセスにおいて基板着弾後の導電性インク液滴の位置を制御して所望のパターンを形成するバンクを、新たにプロセスを追加することなく形成することができる。したがって、インクジェット方式等を用いてソースドレイン配線を形成することで、ＴＦＴ付基板およびこれを搭載した液晶表示素子の製造コストを大幅に削減できる。
【００５６】
以下の各形態にて具体例を示す。これらはすべて、図示しない基板上に、各膜部材として、ゲート配線１１、ゲート絶縁膜１２、ａ−Ｓｉ膜１３、エッチストッパー膜１４、ｎ＋型ａ−Ｓｉ膜１５、ｎ＋型微結晶Ｓｉ膜１６、レジスト膜１７のうちのすべてあるいは一部が積層され、それらのうちのすべてあるいは一部がバンクの役割を果たすようになっているものである。
【００５７】
なお、以下の各形態では最終的には液晶表示素子を形成しているが、液晶表示素子以外の素子とすることも可能である。また、以下の各形態では膜パターンとしてソース配線およびドレイン配線を形成して薄膜トランジスタ形成基板を形成しているが、薄膜トランジスタ形成基板以外の素子とすることも可能である。
【００５８】
また、以下の各形態では、液状の膜パターン材料として、液状の導電性材料を用いている。すなわち、インクとして導電性インクを用いている。したがって、膜パターンが導電性を有する。しかしながら、絶縁性のインクを用いれば、膜パターンが導電性を有さない形態とすることも可能である。
【００５９】
〔実施形態１〕
本発明の実施の形態について説明すれば、以下の通りである。
【００６０】
ここではバックチャネル部をエッチストッパーで保護するエッチストップ型のＴＦＴの形成プロセスにおいて、インクジェット法を用いて金属微粒子をｎ＋型ａ−Ｓｉ膜／ａ−Ｓｉ膜で形成されたバンクパターンに吐出することでソースドレイン配線パターンを形成する方法を示してある。
【００６１】
すべての形態において、コーニング社製１７３７ガラスを使用した。スパッタ方法を用いてＴａ膜を３０００Å成膜し、フォトリソ工程後に、ＣＦ4＋Ｏ2の混合ガスを用いたドライエッチ処理で余分な膜を除去し、その後レジスト剥離液にてレジストを除去してゲート配線１１のパターンを形成した。
【００６２】
次に、ＰＥ−ＣＶＤ（Plasma Enhanced Chemical Vaper Deposition）法にてゲート絶縁膜１２であるＳｉＮｘ膜（３５００Å）、半導体膜であるａ−Ｓｉ膜１３（５００Å）、エッチストッパー膜１４であるＳｉＮｘ膜（１０００Å）を順に成膜し、フォトリソ工程後、エッチング液にＢＨＦ（フッ酸／フッ化アンモニウム水溶液）を用いてまずエッチストッパー膜１４のみを図１に示すような所望のパターンに形成する。その後剥離工程でレジスト膜（図示せず）を除去した。
【００６３】
続いて、配線材料と半導体膜との間に設置することでオーミック接続を可能にするオーミックコンタクト膜であるｎ＋型ａ−Ｓｉ膜１５をＰＥ−ＣＶＤ法にて１５００Å成膜し、フォトリソ工程後、ドライエッチ法を用いてｎ＋型ａ−Ｓｉ膜／ａ−Ｓｉ膜を同時にエッチングして図２に示すようなパターンを形成した。これによって幅１０μｍ、高さ２０００Åのバンクが形成された膜パターン形成用基板を得た。
【００６４】
続いて、図３に示すように、１滴が約１ピコリットルのインクを吐出できるインクジェット装置（図示せず）を用いて、導電性インク２１として、有機溶媒にＡｇ微粒子を分散させたＡｇインク(固形分濃度１０体積％)をバンク内に適量滴下した。ここで、図３に示すインク着弾位置はイメージを示すものであり、その位置、大きさおよびインク数はなんらプロセス上の制限を示す意味はない。
【００６５】
続いて、バンクパターンに沿ってインクが流動し所望の配線パターンになった後、焼成工程にてインク内の有機成分を蒸発させた結果、図４に示すような最小線幅１０μｍ、最大膜厚８００Åのソース配線２３およびドレイン配線２４を備えたＴＦＴ付基板（膜パターン形成基板、薄膜トランジスタ形成基板）が形成された。
【００６６】
続いて、絵素電極となるＩＴＯ膜をスパッタで１０００Å成膜し、フォトリソ工程後、湿式エッチングで所望のパターンに形成することで、ＴＦＴを備えた液晶表示素子が得られた。
【００６７】
なお、一般的なｎ＋型ａ−Ｓｉ膜は比抵抗が１０００Ω・ｃｍ程度と高く、本形態においてＴＦＴの有効チャネル幅Ｗおよびチャネル長Ｌは、導電性インクのパターン精度、すなわち図５に示すようにエッチストッパー膜１４の幅ＬIJおよびドレイン配線２４の幅ＷIJに依存する。
【００６８】
〔実施形態２〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【００６９】
上記実施の形態１においてｎ＋型ａ−Ｓｉ膜の代わりにｎ＋型微結晶Ｓｉ膜を用いてもよい。すでに述べたように、一般的なｎ＋型ａ−Ｓｉ膜は比抵抗が１０００Ω・ｃｍ程度と高く、実施の形態１においてＴＦＴの有効チャネル幅Ｗおよびチャネル長Ｌは、導電性インクのパターン精度、すなわち図５に示すようにエッチストッパー膜１４の幅ＬIJおよびドレイン配線２４の幅ＷIJに依存する。
【００７０】
このため、個々のＴＦＴの性能バラツキを抑えるためには、インクジェットによるインクの着弾精度およびバンクパターンによるインク位置制御を高精度で行う必要がある。
【００７１】
一方、ｎ＋型微結晶Ｓｉ膜は比抵抗が１〜１０Ω・ｃｍ程度の導電性を持つため、ＴＦＴの有効チャネル幅Ｗおよびチャネル長Ｌは、このｎ＋型微結晶Ｓｉ膜のパターン精度、すなわちｎ＋型ａ−Ｓｉ膜１５同士の間隔Ｌn+およびｎ＋型ａ−Ｓｉ膜１５の幅Ｗn+で決まる。ｎ＋型微結晶Ｓｉ膜のパターン精度はフォトリソの精度で決定するため、従来のフォトリソ技術でもって製作したＴＦＴと同程度のバラツキに抑えることができる。
【００７２】
このｎ＋型微結晶Ｓｉ膜は、ＰＥ−ＣＶＤ法でもってｎ＋型ａ−Ｓｉ膜を形成する際に導入ガス流量比および放電電力を調整することで得ることができる。例えばモノシラン対ホスフィン対水素の流量比１：１：１００としてｎ＋型ａ−Ｓｉ膜を形成する場合よりも大きな電力で放電することで得ることができる。よって本形態の詳細な手順はｎ＋型ａ−Ｓｉ膜の代わりにｎ＋型微結晶Ｓｉ膜を形成する以外は実施形態１と全く同じであるため、本形態の詳細な説明は実施形態１においてｎ＋型ａ−Ｓｉ膜をｎ＋型微結晶Ｓｉ膜に置き換えて説明できる。
【００７３】
また、本形態ではインク滴下前に親液性および撥液性を発生させる処理は特に行わなかったが、インクに対してｎ＋型ａ−Ｓｉ膜やｎ＋型微結晶Ｓｉ膜上はなるべく撥液性（接触角が大きい）にし、バンクで囲まれた領域の絶縁膜（ＳｉＮｘ膜）上はなるべく親液性（接触角が小さい）にすることが膜厚を確保する面で有利なのは自明である。
【００７４】
〔実施形態３〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【００７５】
上記実施形態１および２についてはバックチャネル部をエッチストッパーで保護するエッチストップ型のＴＦＴの形成プロセスに適用する場合について説明したが、本発明はエッチストッパーのないギャップエッチ型ＴＦＴの形成プロセスにも適用できる。
【００７６】
但し、この場合は、導電性インクで形成されたソースドレイン配線パターンをマスクにしてｎ＋型ａ−Ｓｉ膜またはｎ＋型微結晶Ｓｉ膜（以下ｎ＋型ａ−Ｓｉ膜およびｎ＋型微結晶Ｓｉ膜 を総称してｎ＋膜と呼ぶ）をドライエッチ法でエッチングするため、導電性インク材料にはドライエッチ中のプラズマに対して耐性が要求される。
【００７７】
そこで、本形態においては、透明導電膜の材料であるＳｎドープ酸化インジウムの微粒子を含む導電性微粒子を有機溶媒に分散させた導電性インクを用いることで、プラズマ耐性の問題を実用上十分な程度に解決している。
【００７８】
本形態の詳細な説明を以下に示す。
【００７９】
実施形態１および２と同様にゲート配線パターンを形成した後、ＰＥ−ＣＶＤ法にてゲート絶縁膜であるＳｉＮｘ膜（３５００Å）、半導体膜であるａ−Ｓｉ膜１３（２５００Å）、オーミックコンタクト膜であるｎ＋膜として、例えばｎ＋型ａ−Ｓｉ膜１５（１０００Å）を順に成膜する。なお、上述の通り、ｎ＋型ａ−Ｓｉ膜の代わりにｎ＋型微結晶Ｓｉ膜としてもよい。ここで、ａ−Ｓｉ膜１３がエッチストップ型ＴＦＴの形成への適用を示した実施形態１および２に比べて厚いのは、ｎ＋膜をエッチングする際にａ−Ｓｉ膜１３自体の一部がエッチングされるのを見越しているためである。
【００８０】
続いて、フォトリソ工程およびドライエッチ法を用いてｎ＋型ａ−Ｓｉ膜１５／ａ−Ｓｉ膜１３を同時にエッチングし、図６に示すようなパターンを形成した。これによって幅１０μｍ、高さ３５００Åのバンクが形成された。
【００８１】
続いて、図７に示すように、１滴が約１ピコリットルのインクを吐出できるインクジェット装置を用いて、Ｓｎドープ酸化インジウムの微粒子を含む導電性インク２１をバンク内に適量滴下した。ここで、図７に示すインク着弾位置はイメージを示すものであり、その位置、大きさおよびインク数はなんらプロセス上の制限を示す意味はないことは上記実施形態１および２と同様である。
【００８２】
続いて、焼成工程にて有機溶媒を蒸発させ乾燥させた結果、図８に示すような最小線幅１０μｍ、最大膜厚１０００Åのソース配線２３およびドレイン配線２４が形成された。その後このソース配線２３およびドレイン配線２４をマスクにしてドライエッチ法を用いてｎ＋膜を除去することで、図９に示すようなａ−Ｓｉ膜が約１０００Åの厚さで残ったＴＦＴを形成した。
【００８３】
続いて、絵素電極となるＩＴＯ（インジウム錫酸化物）膜をスパッタで成膜し、フォトリソ工程後、湿式エッチングで所望のパターンに形成し、液晶表示素子用のＴＦＴ付基板を形成した。
【００８４】
本形態は実施形態１および２に比べ、より低コストでＴＦＴ付基板を形成することができるが、実施形態１と同様、ＴＦＴの有効チャネル幅Ｗおよびチャネル長Ｌは、導電性インクのパターン精度、すなわちエッチストッパー膜１４の幅ＬIJおよびドレイン配線２４の幅ＷIJに依存する。このため、個々のＴＦＴの性能バラツキを抑えるためには、インクジェットによるインクの着弾精度およびバンクパターンによるインク位置制御を高精度で行う必要がある。
【００８５】
〔実施形態４〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【００８６】
実施形態１〜３において、ｎ＋膜で形成されるバンクパターンで、ソースドレイン配線パターンのみならず、ドレイン配線に接続する絵素電極パターンも同時に形成することも可能であり、そのとき、低抵抗を要求されるソース配線バンク部には金属微粒子を含むインク液を充填し、ドレイン配線部および透明かつ導電性が要求される絵素電極バンク部には透明導電材料微粒子を含むインクを充填することでソースドレイン配線および絵素電極を形成することも可能である。
【００８７】
また、同一面上に異なる材料を同時に形成できるインクジェット方式を用いれば、ソースドレイン配線および絵素電極を同時に形成することも可能である。以下に説明する。
【００８８】
実施形態１同様にしてエッチストッパー膜１４のみを図１０に示すような所望のパターンに形成した。そして、実施形態１のｎ＋型ａ−Ｓｉ膜１５／ａ−Ｓｉ膜１３からなるバンクパターンを図１１に示すように形成することで、ソースドレイン配線およびドレイン配線に接続する絵素電極形成用のバンクを形成する。すなわち、ｎ＋型ａ−Ｓｉ膜１５のうち、ｎ＋型ａ−Ｓｉ膜１５ａはソース配線部用のバンクを成し、ｎ＋型ａ−Ｓｉ膜１５ｂはドレイン配線部用および絵素電極部用のバンクを成している。
【００８９】
続いて、インクジェット装置を用いて、図１２に示すように、ソース配線部のバンク内には実施形態１および２に用いたＡｇ微粒子を含む導電性インク２１を充填し、ドレイン配線部および絵素電極形成部のバンク内にはＳｎドープ酸化インジウム微粒子等からなる液状の透明導電膜材料インク（固形分濃度８体積％）を充填する。ここで、図１２に示すインク着弾位置はイメージを示すものであり、その位置、大きさおよびインク数はなんらプロセス上の制限を示す意味はないことは上記実施形態１〜３と同様である。Ａｇ微粒子を含むインクは、不透明であり、また、Ｓｎドープ酸化インジウム微粒子を含むインクより低抵抗である。
【００９０】
続いて、バンクパターンに沿って導電性インク２１が流動して所望のパターンになった後、焼成工程にてインク内の有機成分を蒸発させた。この結果、図１３に示すように、ソース配線２３は実施形態１および２と同様の形状で形成され、ドレイン配線２４および絵素電極２５には最大膜厚７００Å、透過率８０％、比抵抗５００μΩ・ｃｍの透明導電膜が形成された。
【００９１】
本形態においてはソース配線と、ドレイン配線および絵素電極とで異なったインク材料を用いたが、例えば抵抗値が許容できるのであれば、ソース配線に絵素電極と同じ透明導電性のインクを用いてもよい。
【００９２】
また、実施形態３と本形態を組み合わせることで、最も製造コストの削減効果が大きくなる。
【００９３】
〔実施形態５〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【００９４】
バックチャネル部をエッチストッパーで保護するエッチストップ型のＴＦＴの形成プロセスに本発明を適用する場合においては、ｎ＋型ａ−Ｓｉ膜／ａ−Ｓｉ膜の積層膜に加え、エッチストッパー膜である窒化シリコン（ＳｉＮｘ）膜を利用してバンク厚を増加させることも可能である。バンク厚が増加することで、充填できる導電材料インク量が増加することので、形成できる配線の厚膜化が可能になり、配線の低抵抗化に有効である。以下に説明する。
【００９５】
実施形態１と同様にＰＥ−ＣＶＤ法にてゲート絶縁膜であるＳｉＮｘ膜（３５００Å）、半導体膜であるａ−Ｓｉ膜１３（５００Å）、エッチストッパー膜１４であるＳｉＮｘ膜（１０００Å）を順に成膜し、フォトリソ工程、エッチング工程、レジスト剥離工程を経てエッチストッパー膜１４のみを図１４に示すようなバンクパターンに形成する。すなわち、エッチストッパー膜１４のうち、エッチストッパー膜１４ａは薄膜トランジスタ部用のバンクを成し、エッチストッパー膜１４ｂはソース配線部用のバンクを成している。
【００９６】
続いて、配線材料と半導体膜との間に設置することでオーミック接続を可能にするオーミックコンタクト膜であるｎ＋型ａ−Ｓｉ膜１５をＰＥ−ＣＶＤ法にて１５００Å成膜し、フォトリソ工程後、ドライエッチ法を用いてｎ＋型ａ−Ｓｉ膜１５／ａ−Ｓｉ膜１３を同時にエッチングして図１５に示すような形状にパターニングし、ｎ＋型ａ−Ｓｉ膜１５／エッチストッパー膜１４／ａ−Ｓｉ膜１３の３積層膜によるバンクを形成した。これによって幅１０μｍ、高さ３０００Åのバンクが形成された。
【００９７】
続いて、図１６に示すように、１滴が約１ピコリットルのインクを吐出できるインクジェット装置を用いて、導電性インク２１として、有機溶媒にＡｇ微粒子を分散させたＡｇインク(固形分濃度１０体積％)をバンク内に適量滴下した。ここで、図１６に示すインク着弾位置はイメージを示すものでありその位置、大きさおよびインク数はなんらプロセス上の制限を示す意味はない。
【００９８】
続いて、バンクパターンに沿ってインクが流動し所望の配線パターンになった後、焼成工程にてインク内の有機成分を蒸発させた結果、図１７に示すような最小線幅１０μｍ、最大膜厚１０００Åのソース配線２３およびドレイン配線２４を備えたＴＦＴ付基板が形成された。
【００９９】
続いて、絵素電極となるＩＴＯ膜をスパッタで１０００Å成膜し、フォトリソ工程後、湿式エッチングで所望のパターンに形成することで、ＴＦＴを備えた液晶表示素子が得られた。
【０１００】
尚、本形態では示していないが、本形態を実施形態４に適用することで、絵素電極の透明導電膜の膜厚を同時に増加させることも可能であることは自明である。
【０１０１】
〔実施形態６〕
本発明の他の実施の形態について説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【０１０２】
オーミック接続を可能にするオーミックコンタクト膜であるｎ＋型ａ−Ｓｉ膜をｎ＋型微結晶Ｓｉ膜に限定し、導電性インク材料として、剥離液に溶解しない剥離液耐性のあるものを使用する、という条件下においては、レジストを利用して実施形態５より更にバンクを高くして形成される配線膜厚を増大させることも可能である。以下に説明する。
【０１０３】
実施形態１と同様に、ＰＥ−ＣＶＤ法にてゲート絶縁膜であるＳｉＮｘ膜（３５００Å）、半導体膜であるａ−Ｓｉ膜１３（５００Å）、エッチストッパー膜１４であるＳｉＮｘ膜（１０００Å）を順に成膜し、フォトリソ工程、エッチング工程、レジスト剥離工程を経てエッチストッパー膜のみを図１８に示すようなバンクパターンに形成する。
【０１０４】
続いて、配線材料と半導体膜間に設置することでオーミック接続を可能にするオーミックコンタクト膜としてｎ＋型微結晶Ｓｉ膜をＰＥ−ＣＶＤ法にて１５００Å成膜し、その上にフォトリソ工程においてレジスト膜１７を図１９のようにパターニングする。
【０１０５】
その後、ドライエッチ法を用いてｎ＋型微結晶Ｓｉ膜１６／ａ−Ｓｉ膜１３を同時にエッチングした。レジスト膜１７がついた状態で、図２０に示すように、インクジェット装置を用いて、有機溶媒にＡｇ微粒子を分散させたＡｇインク(固形分濃度１０体積％)をバンク内に適量滴下した。ここで、図２０に示すインク着弾位置はイメージを示すものであり、その位置、大きさおよびインク数はなんらプロセス上の制限を示す意味はない。
【０１０６】
続いて、バンクパターンに沿ってインクが流動して所望の配線パターンになった後、焼成工程にてインク内の有機成分を蒸発させ、図２１に示すようなソース配線２３およびドレイン配線２４を形成した。
【０１０７】
その後レジスト剥離工程でレジストを除去した結果、図２２に示すような、最小線幅１０μｍ、最大膜厚８０００Åのソース配線２３およびドレイン配線２４を備えたＴＦＴ付基板が形成された。
【０１０８】
続いて、絵素電極となるＩＴＯ膜をスパッタで１０００Å成膜し、フォトリソ工程後、湿式エッチングで所望のパターンに形成することで、ＴＦＴを備えた液晶表示素子が得られた。
【０１０９】
オーミックコンタクト膜としてｎ＋型微結晶Ｓｉ膜１６を使用したことで、図２２（ｃ）に示すように、導電性インク２１とｎ＋型微結晶Ｓｉ膜１６とは端面で図中矢印Ａのような電流パス経路を介して半導体膜であるａ−Ｓｉ膜１３とオーミックコンタクトしているため、トランジスタ特性にはなんら影響がなかった。
【０１１０】
尚、本形態では示していないが、実施形態４に適用することで、絵素電極の透明導電膜の膜厚を同時に増加させることも可能であることは自明である。
【０１１１】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１１２】
なお、本発明に係る薄膜パターン形成用基板は、基板上にバンクが設けられ、バンク間に液状の導電性材料が充填される薄膜パターン形成用基板であって該バンクの少なくとも一部がｎ＋型ａ−Ｓｉ膜／アモルファスSi膜の積層膜からなるように構成してもよい。
【０１１３】
本発明に係る薄膜パターン形成用基板は、基板上にバンクが設けられ、バンク間に液状の導電性材料が充填される薄膜パターン形成用基板であって該バンクの少なくとも一部がｎ＋型微結晶Ｓｉ膜／アモルファスSi膜の積層膜からなるように構成してもよい。
【０１１４】
本発明に係る薄膜パターン形成用基板は、基板上にバンクが設けられ、バンク間に液状の導電性材料が充填される薄膜パターン形成用基板であって該バンクの少なくとも一部が窒化シリコン膜からなるように構成してもよい。
【０１１５】
本発明に係る薄膜パターン形成用基板は、基板上にバンクが設けられ、バンク間に液状の導電性材料が充填される薄膜パターン形成用基板であって該バンクの少なくとも一部がｎ＋型微結晶Ｓｉ膜／アモルファスSi膜のパターン形成用のレジスト膜からなるように構成してもよい。
【０１１６】
本発明に係る薄膜パターン形成用基板は、上記構成において、窒化シリコン膜は逆スタガ型薄膜トランジスタにおいてエッチングストッパー層として利用されているように構成してもよい。
【０１１７】
本発明に係る薄膜パターン形成基板は、上記薄膜パターン形成用基板のバンク間に液状の導電性材料を充填して薄膜パターンを形成するように構成してもよい。
【０１１８】
本発明に係る薄膜パターン形成基板の製造方法は、上記薄膜パターン形成用基板のバンク間に液状の導電性材料を充填して薄膜パターンを形成するように構成してもよい。
【０１１９】
本発明に係る薄膜パターン形成基板の製造方法は、上記構成において、液状の導電性材料をインクジェット法により充填してパターンを形成するものであるように構成してもよい。
【０１２０】
本発明に係る薄膜トランジスタ形成基板は、上記薄膜パターン形成基板において形成された薄膜パターンでソースドレイン配線又は絵素電極を形成したように構成してもよい。
【０１２１】
本発明に係る薄膜トランジスタ形成基板は、上記構成において、上記薄膜トランジスタ形成基板でソースドレイン配線又は絵素電極を形成するための液状の導電性材料にＳｎドープ酸化インジウム微粒子を含むように構成してもよい。
【０１２２】
本発明に係る薄膜トランジスタ形成基板は、上記構成において、ソース配線とドレイン配線及び絵素電極を形成するための液状の導電性材料が異なる材料であるように構成してもよい。
【０１２３】
本発明に係る液晶表示素子は、上記薄膜トランジスタ形成基板を用いた液晶表示素子であるように構成してもよい。
【産業上の利用可能性】
【０１２４】
薄膜トランジスタやそれを搭載した液晶表示素子のような用途にも適用できる。
【図面の簡単な説明】
【０１２５】
【図１】（ａ）および（ｂ）は、エッチストッパー膜のパターニングが完了した時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図である。
【図２】（ａ）および（ｂ）は、ｎ＋型ａ−Ｓｉ膜およびａ−Ｓｉ膜のパターニングが完了した時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図である。
【図３】導電性インクの滴下が完了した時点の基板の構成を示す平面図である。
【図４】（ａ）ないし（ｃ）は、導電性インクを流動させ、乾燥させた時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図であり、（ｃ）はＢ−Ｂ’線断面図である。
【図５】有効チャネル幅を示す平面図である。
【図６】（ａ）および（ｂ）は、ｎ＋型ａ−Ｓｉ膜およびａ−Ｓｉ膜のパターニングが完了した時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図である。
【図７】導電性インクの滴下が完了した時点の基板の構成を示す平面図である。
【図８】（ａ）および（ｂ）は、導電性インクを流動させ、乾燥させた時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図である。
【図９】（ａ）および（ｂ）は、ｎ＋型ａ−Ｓｉ膜のエッチングが完了した時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図である。
【図１０】（ａ）および（ｂ）は、エッチストッパー膜のパターニングが完了した時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図である。
【図１１】ｎ＋型ａ−Ｓｉ膜およびａ−Ｓｉ膜のパターニングが完了した時点の基板の構成を示す平面図である。
【図１２】導電性インクの滴下が完了した時点の基板の構成を示す平面図である。
【図１３】導電性インクを流動させ、乾燥させた時点の基板の構成を示す平面図である。
【図１４】（ａ）および（ｂ）は、エッチストッパー膜のパターニングが完了した時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図である。
【図１５】（ａ）および（ｂ）は、ｎ＋型ａ−Ｓｉ膜およびａ−Ｓｉ膜のパターニングが完了した時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図である。
【図１６】導電性インクの滴下が完了した時点の基板の構成を示す平面図である。
【図１７】（ａ）ないし（ｃ）は、導電性インクを流動させ、乾燥させた時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図であり、（ｃ）はＢ−Ｂ’線断面図である。
【図１８】（ａ）および（ｂ）は、エッチストッパー膜のパターニングが完了した時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図である。
【図１９】レジスト膜のパターニングが完了した時点の基板の構成を示す平面図である。
【図２０】（ａ）および（ｂ）は、ｎ＋型微結晶Ｓｉ膜およびａ−Ｓｉ膜のエッチング後に導電性インクの滴下が完了した時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図である。
【図２１】（ａ）ないし（ｃ）は、導電性インクを流動させ、乾燥させた時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図であり、（ｃ）はＢ−Ｂ’線断面図である。
【図２２】（ａ）ないし（ｃ）は、レジスト膜を除去した時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図であり、（ｃ）はＢ−Ｂ’線断面図である。
【図２３】エッチストッパー膜のパターニングが完了した時点の基板の構成を示す平面図である。
【図２４】（ａ）および（ｂ）は、ｎ＋型ａ−Ｓｉ膜およびａ−Ｓｉ膜のパターニングが完了した時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図である。
【図２５】（ａ）および（ｂ）は、レジストバンクのパターニングが完了した時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図である。
【図２６】導電性インクの滴下が完了した時点の基板の構成を示す平面図である。
【図２７】（ａ）および（ｂ）は、導電性インクの焼成が完了した時点の基板の構成を示すものであり、（ａ）は平面図、（ｂ）はＡ−Ａ’線断面図である。
【図２８】レジストバンクを除去した時点の基板の構成を示す平面図である。
【符号の説明】
【０１２６】
１１    ゲート配線
１２    ゲート絶縁膜
１３    ａ−Ｓｉ膜
１４、１４ａ、１４ｂ    エッチストッパー膜
１５、１５ａ、１５ｂ    ｎ＋型ａ−Ｓｉ膜
１６    ｎ＋型微結晶Ｓｉ膜
１７    レジスト膜
２１    導電性インク
２３    ソース配線
２４    ドレイン配線
２５    絵素電極
【図１】
0004675730.tif 000002
【図２】
0004675730.tif 000003
【図３】
0004675730.tif 000004
【図４】
0004675730.tif 000005
【図５】
0004675730.tif 000006
【図６】
0004675730.tif 000007
【図７】
0004675730.tif 000008
【図８】
0004675730.tif 000009
【図９】
0004675730.tif 000010
【図１０】
0004675730.tif 000011
【図１１】
0004675730.tif 000012
【図１２】
0004675730.tif 000013
【図１３】
0004675730.tif 000014
【図１４】
0004675730.tif 000015
【図１５】
0004675730.tif 000016
【図１６】
0004675730.tif 000017
【図１７】
0004675730.tif 000018
【図１８】
0004675730.tif 000019
【図１９】
0004675730.tif 000020
【図２０】
0004675730.tif 000021
【図２１】
0004675730.tif 000022
【図２２】
0004675730.tif 000023
【図２３】
0004675730.tif 000024
【図２４】
0004675730.tif 000025
【図２５】
0004675730.tif 000026
【図２６】
0004675730.tif 000027
【図２７】
0004675730.tif 000028
【図２８】
0004675730.tif 000029