(57)【特許請求の範囲】
【請求項１】
タイミング解析装置による半導体集積回路のタイミング解析方法において、
前記タイミング解析装置の中央演算装置が、遅延計算を行い、遅延情報を含むファイルと、入力スルーレート及び出力容量を含むファイルとを生成するステップと、
前記中央演算装置が、前記遅延情報に基づき静的タイミング解析を行い解析結果を生成するステップと、
前記中央演算装置が、前記入力スルーレート、前記出力容量、各インスタンスにおける遅延時間及び遷移時間の確率分布と、予め算出されたインスタンス毎の遅延時間と遷移時間の相関関係に基づき、遅延時間と遷移時間の相関を扱うためのパラメータを算出し、該パラメータを参照して入力スルーレート及び出力容量に応じた各インスタンスにおける遅延分布を算出するステップと、
前記中央演算装置が、前記解析結果と前記遅延分布に基づきパスにより伝達される信号に対する統計的タイミング解析を実施するステップと、
を備えたことを特徴とするタイミング解析方法。
【請求項２】
前記遅延分布を算出するステップは、
前記中央演算装置が、ファイルから前記入力スルーレート及び出力容量を入力するステップと、
前記中央演算装置が、ライブラリデータから、入力スルーレートと出力容量、遅延時間と遷移時間の中心値と標準偏差、及び遅延時間と遷移時間の相関係数を取得するステップと、
前記中央演算装置が、前記相関係数に基づいて、インスタンス毎に所定算出式における遅延時間と遷移時間の相関を扱うための前記パラメータを算出し、そのパラメータを含むファイルを生成するステップと、
を備えたことを特徴とする請求項１記載のタイミング解析方法。
【請求項３】
前記遅延時間及び遷移時間の確率分布は、インスタンスにおける入力スルーレートに基づいて算出されたものである、ことを特徴とする請求項１又は２記載のタイミング解析方法。
【請求項４】
前記中央演算装置が、前記パスを構成するインスタンスの位置情報と、インスタンス間の距離に対する相関テーブルとに基づいて、インスタンス間に対応する位置相関係数を算出するステップを備え、
前記遅延分布を計算するステップにおいて、前記位置相関係数を遅延解析におけるばらつき量に加えて前記遅延分布を算出する、
ことを特徴とする請求項１〜３のうちの何れか一項に記載のタイミング解析方法。
【請求項５】
遅延計算を行い、遅延情報を含むファイルと、入力スルーレート及び出力容量を含むファイルとを記憶装置に記憶する手段と、
記憶装置のファイルから前記遅延情報を読み込み、該遅延情報に基づき静的タイミング解析を行い解析結果を含むファイルを記憶装置に記憶する手段と、
前記入力スルーレート、前記出力容量、各インスタンスにおける遅延時間及び遷移時間の確率分布と、予め算出されたインスタンス毎の遅延時間と遷移時間の相関関係に基づき、遅延時間と遷移時間の相関を扱うためのパラメータを算出し、該パラメータを参照して入力スルーレート及び出力容量に応じた各インスタンスにおける遅延分布を算出する手段と、
前記解析結果と前記遅延分布に基づきパスにより伝達される信号に対する統計的タイミング解析を実施する手段と、
を備えたことを特徴とするタイミング解析装置。
【請求項６】
前記遅延分布を算出する手段は、
記憶装置のファイルから前記入力スルーレート及び出力容量を入力する手段と、
記憶装置のライブラリデータから、入力スルーレートと出力容量、遅延時間と遷移時間の中心値と標準偏差、及び遅延時間と遷移時間の相関係数を取得する手段と、
前記相関係数に基づいて、インスタンス毎に所定算出式における遅延時間と遷移時間の相関を扱うための前記パラメータを算出し、そのパラメータを含むファイルを記憶装置に記憶する手段と、を備えたことを特徴とする請求項５記載のタイミング解析装置。
【請求項７】
前記遅延時間及び遷移時間の確率分布は、インスタンスにおける入力スルーレートに基づいて算出され、記憶装置に予め記憶されたものである、ことを特徴とする請求項５又は６記載のタイミング解析装置。
【請求項８】
前記パスを構成するインスタンスの位置情報と、インスタンス間の距離に対する相関テーブルとに基づいて、インスタンス間に対応する位置相関係数を算出する手段を備え、
前記遅延分布を計算する手段において、前記位置相関係数を遅延解析におけるばらつき量に加えて前記遅延分布を算出する、
ことを特徴とする請求項５〜７のうちの何れか一項に記載のタイミング解析装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のタイミング解析方法及びタイミング解析装置に関するものである。
半導体集積回路の開発工程において、デジタル回路のタイミング解析にスタティックタイミング解析（ＳＴＡ）が実施されている。スタティックタイミング解析は、回路中の素子等に対してそれぞれ割り当てられた遅延時間に基づき回路のタイミング検証が行われる。更に、近年では、タイミング解析において、統計的な解析手法が用いられるようになってきている。そして、この統計的な解析手法によって、より精度の高い遅延解析を行なうことが要求されている。
【背景技術】
【０００２】
従来、半導体集積回路の開発において、論理回路の動作を確認し保証するためにタイミング解析を行っている。タイミング解析では、論理回路の各素子における遅延値を算出し、その遅延値に基づいて、パス（信号の伝達経路）における遅延累積値を算出してフリップフロップ回路（ＦＦ回路）やメモリ等の入力端子におけるパルス幅を解析するスタティックタイミング解析（ＳＴＡ）を実施する。そして、スタティックタイミング解析の解析結果に基づき生成されたタイミングレポートに基づいて回路修正を行う。
【０００３】
半導体集積回路におけるトランジスタや配線を形成するプロセスや電源電圧，温度などの各要素におけるばらつきは、素子の遅延時間に影響を与える。このため、上記の遅延値を算出する工程において、チップにおける各要素のばらつき（ＯＣＶ）の係数を考慮した遅延値を算出する。この算出した遅延値によりスタティックタイミング解析を実施することで、チップ内のばらつきが発生しても半導体集積回路が正常に動作可能であるか否かを検証する。
【０００４】
ところで、上記のタイミング解析では、パスを構成する複数のインスタンス（セル）における遅延のばらつきを信号の伝達順序に従って累積し、その累積値に基づいてタイミング解析を行っている。このため、実際の回路ではあり得ない条件、つまり非常に厳しい条件でタイミング検証を行っているため、タイミングの収束が困難になり、設計開発に長い期間を要していた。
【０００５】
近年では、要因毎のばらつきを統計的な確率として扱い、タイミング解析を行う方法がある（例えば、特許文献１参照）。この方法によれば、タイミング検証を行う条件を緩和し、悲観性を軽減することができる。
【特許文献１】特開２００５−０１９５２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に開示された解析方法では、回路内のセルの特性分布をモンテカルロ解析などにより抽出しているが、チップ上における各素子の位置に対する遅延の相関関係が考慮されていないため、実際のチップにおけるタイミングとの相関がなく、タイミング解析の精度が低くなる場合があった。また、各セル固有の特性による遅延、入出力スルーレート、及び複数のセルから構成されるパス全体の遅延が考慮されていないため、タイミング解析の精度が低くなる場合があった。
【０００７】
本発明は上記問題点を解決するためになされたものであって、その目的は、精度良く遅延分布解析を行うことができるタイミング解析装置及びタイミング解析方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１，５に記載の発明によれば、前記入力スルーレート、前記出力容量、各インスタンスにおける遅延時間及び遷移時間の確率分布と、予め算出されたインスタンス毎の遅延時間と遷移時間の相関関係に基づいてインスタンスにおける遅延分布を算出する。このとき、遅延時間と遷移時間の相関を扱うためのパラメータを算出し、該パラメータを参照して入力スルーレート及び出力容量に応じた各インスタンスにおける遅延分布を算出することにより、前記パスにより伝達される信号に対する統計的タイミング解析が実施される。インスタンスにおける遅延時間の分布は、入力スルーレートと強い相関がある。また、インスタンスの出力信号における遷移時間の分布もまた、入力スルーレートと強い相関がある。従って、インスタンスにおける遅延時間と遷移時間の相関関係を考慮したタイミング解析を実施することで、パスを構成する各インスタンスにおけるスルーレートの伝播を扱うことが可能となり、精度良く遅延分布解析を行うことができる。
【０００９】
請求項２，６に記載の発明によれば、ライブラリデータから取得した入力スルーレートと出力容量、遅延時間及び遷移時間の中心値と標準偏差、及び遅延時間と遷移時間の相関係数に基づいて、インスタンス毎に遅延時間と遷移時間の相関を扱うためのパラメータを算出し、そのパラメータに基づいて所定算出式により遅延分布を算出することで、シミュレーション等を行う必要がなく、短時間で遅延分布を得ることができる。
【００１０】
請求項３，７に記載の発明によれば、前記遅延時間及び遷移時間の確率分布は、インスタンスにおける入力スルーレートに基づいて算出されたものであるため、入力スルーレートと強い相関がある遅延時間及び遷移時間の確率分布のデータを得ることができる。
【００１１】
請求項４，８に記載の発明によれば、前記パスを構成するインスタンスの位置情報と、インスタンス間の距離に対する相関テーブルとに基づいて、インスタンス間に対応する位置相関係数が算出され、前記遅延分布を計算するステップにおいて、前記位置相関係数を遅延解析におけるばらつき量に加えて前記遅延分布を算出される。物理的に、チップ内のインスタンス間には、遅延時間に対して距離の相関がある。従って、各インスタンスの位置に応じて遅延分布を算出することで、実際のチップに対応する遅延解析を行うことができ、精度の高い遅延解析を行うことができる。
【発明の効果】
【００１２】
本発明によれば、精度良く遅延分布解析を行うことが可能なタイミング解析装置及びタイミング解析方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を具体化した実施の形態を図面に従って説明する。
図２は、タイミング解析装置１１の概略構成図である。
タイミング解析装置１１は一般的なＣＡＤ(Computer Aided Design) 装置からなり、中央処理装置（以下、ＣＰＵ）１２、メモリ１３、記憶装置１４、表示装置１５、入力装置１６、及びドライブ装置１７を備え、それらはバス１８を介して相互に接続されている。
【００１４】
ＣＰＵ１２は、メモリ１３を利用してプログラムを実行し、タイミング解析に必要な処理を実現する。メモリ１３には、タイミング解析の機能を提供するために必要なプログラムとデータが格納され、メモリ１３としては、通常、キャッシュ・メモリ，システム・メモリ，及びディスプレイ・メモリ等（図示略）を含む。
【００１５】
表示装置１５は、レイアウト表示、パラメータ入力画面等の表示に用いられ、これには通常、ＣＲＴ，ＬＣＤ，ＰＤＰ等（図示略）が用いられる。入力装置１６は、ユーザからの要求や指示、パラメータの入力に用いられ、これにはキーボード及びマウス装置等（図示略）が用いられる。
【００１６】
記憶装置１４は、通常、磁気ディスク装置，光ディスク装置，光磁気ディスク装置等（図示略）を含む。記憶装置１４には、図１，３，４に示すタイミング解析処理のためのプログラムデータ（以下、プログラム）及び各種のデータファイル（以下、ファイル）３１〜３９，５２、テーブル５１が格納される。ＣＰＵ１２は、入力装置１６による指示に応答してプログラムや各種ファイルに格納されるデータを適宜メモリ１３へ転送し、プログラムを逐次実行する。そして、ＣＰＵ１２は、プログラムの実行に必要なファイルの読み込み、プログラムの実行によるファイルやデータの作成を、記憶装置１４に対して行う。この記憶装置１４は、データベースとしても使用される。
【００１７】
ＣＰＵ１２が実行するプログラムは、記録媒体１９にて提供される。ドライブ装置１７は、記録媒体１９を駆動し、その記憶内容にアクセスする。ＣＰＵ１２は、ドライブ装置１７を介して記録媒体１９からプログラムを読み出し、それを記憶装置１４にインストールする。
【００１８】
記録媒体１９としては、メモリカード，フレキシブルディスク，光ディスク(CD-ROM,DVD-ROM,… )，光磁気ディスク(MO,MD,…)等（図示略）、任意のコンピュータ読み取り可能な記録媒体を使用することができる。尚、半導体メモリや外部接続されるハードディスク装置等が用いられても良い。この記録媒体１９に、上述のプログラムを格納しておき、必要に応じて、メモリ１３にロードして使用することもできる。
【００１９】
尚、記録媒体１９には、通信媒体を介してアップロード又はダウンロードされたプログラムを記録した媒体、ディスク装置、通信媒体を介してタイミング解析装置１１（コンピュータ）が接続されるサーバ装置の記憶装置、等を含む。更に、コンピュータによって直接実行可能なプログラムを記録した記録媒体だけでなく、自身又は他の記録媒体（ハードディスク等）にインストールすることによって実行可能となるようなプログラムを記録した記録媒体や、暗号化されたり、圧縮されたりしたプログラムを記録した記録媒体も含む。
【００２０】
図１は、タイミング解析処理のフローチャートである。このステップ２１〜２５の各処理を含むタイミング解析処理は、図２に示すタイミング解析装置１１により実行される。
遅延計算処理（ステップ２１）において、タイミング解析装置１１は、寄生情報ファイル３１から配線寄生容量などの寄生情報を読み込み、セットアップファイル３２からオンチップばらつきのマージンを含む情報を読み込み、セルライブラリ３３を参照し、着目パスの各回路要素におけるディレイ値（遅延情報）を抽出する。そして、タイミング解析装置１１は、遅延情報を含むファイル３４と、入力スルーレート，出力容量を含むログファイル３５を作成する。
【００２１】
次に、静的タイミング解析処理（ＳＴＡ:Static Timing Analyze）（ステップ２２）において、タイミング解析装置１１は、ファイル３４の遅延情報とファイル３６の設計制約を読み込み、それらに基づいてタイミング解析処理を実行する。そして、タイミング解析装置１１は、ステップ２２における解析結果に基づいてタイミングリスト３７を生成する。
【００２２】
次に、遅延分布計算処理（ステップ２３）において、タイミング解析装置１１は、セルライブラリ３３の遅延時間と遷移時間の相関データと、ファイル３８の位置情報と、ログファイル３５の入力スルーレート及び出力容量とに基づいて、セル間の位置相関を扱うためのパラメータとスルーレート伝播、及び遅延時間と遷移時間の相関を扱うためのパラメータを計算する。位置情報はチップにおける各セルの位置であり、ファイル３８として例えばレイアウトデータが用いられる。更に、タイミング解析装置１１は、位置情報と距離相関テーブルとに基づいて位置相関係数を算出する。そして、タイミング解析装置１１は、算出したパラメータ及びテーブルを参照して、入力スルーレートと出力容量に応じた遅延分布を求める。この遅延分布には、スルーレートのバラツキ、セルにおける遅延時間、遷移時間の相関係数、セルの位置に対する位置相関係数が加えられている。
【００２３】
次に、統計的静的タイミング解析処理（ＳＳＴＡ:Statistical STA）（ステップ２４）において、タイミング解析装置１１は、ステップ２２において生成したタイミングリスト３７と、ステップ２３において算出した遅延分布とに基づいて、統計的静的タイミング解析を行う。統計的静的タイミング解析として、近似方式が用いられる。そして、タイミング解析装置１１は、解析結果に基づいてファイル３９を生成する。
【００２４】
この時、ステップ２３において算出した遅延分布には、セルのスルーレートのバラツキ、セルにおける遅延時間と出力信号の遷移時間の相関係数が考慮されている。従って、モンテカルロ法によるシミュレーション結果に対して精度の高い遅延解析を行うことができる。
【００２５】
更に、遅延分布には、セルの配置位置に対する相関係数が考慮されている。従って、配置依存性が大きい半導体チップの設計において、作成されるチップの特性と近い特性結果が得られる、つまり、遅延解析の精度を向上することができる。
【００２６】
次に、回路修正処理（ＥＣＯ）（ステップ２５）において、タイミング解析装置１１は、ステップ２５にて生成した解析結果に基づいて、修正が必要なネットに対して、配線経路の変更（セルの配置位置、パス上へのバッファの追加）等の修正処理を実行する。
【００２７】
上記したように、各インスタンスにおける遅延時間と出力信号における遷移時間の確率分布の相関関係を考慮して、入力スルーレートの伝播を扱うことが可能となる、つまりパスを構成する複数のインスタンスにおける波形なまりの確率分布を伝播させて解析することができるため、精度の高い解析を行なうことができる。この結果、タイミング解析における解析結果の信頼性が向上し、タイミング品質を確保した設計・修正が可能となる。
【００２８】
図３は、位置相関係数算出処理のフローチャートである。
タイミング解析装置１１は、図１の遅延分布計算（ステップ２３）にてセル間の位置相関を扱うためのパラメータを計算する。
【００２９】
タイミング解析装置１１は、ファイル３８の位置情報と、距離相関テーブル５１とを入力する。そして、タイミング解析装置１１は、ステップ４１において、各インスタンス(セル)の座標値と距離相関テーブルからインスタンス(セル)間の位置相関係数を算出し、その位置相関係数をファイル５２に格納する。
【００３０】
図４は、パラメータ算出処理のフローチャートである。
タイミング解析装置１１は、図１の遅延分布計算（ステップ２３）にてスルーレート伝播、及び遅延時間と遷移時間の相関を扱うためのパラメータを計算する。
【００３１】
先ず、タイミング解析装置１１は、ステップ６１において、オプションデータを入力する。
次に、タイミング解析装置１１は、ステップ６２において、ログファイル３５からインスタンス名とセル名とピン名、および入力スルーレート（Slew）と実効容量（Ceffective）を取得する。
【００３２】
次に、タイミング解析装置１１は、ステップ６３において、ライブラリパーサ７１を介してセルのライブラリデータを入力し、ステップ６４において、ライブラリデータのセル名とピン名に該当するテーブルから、入力スルーレートと実効容量に対する中心値（μ）と標準偏差（σ）と相関係数（γ）の値を取得する。ライブラリパーサ７１は、ライブラリのデータ形式を、ステップ６３において利用する形式に変換する。
【００３３】
次に、タイミング解析装置１１は、ステップ６５において、入力スルーレートと実効容量の抽出ポイント、中心値と標準偏差と相関係数のテーブル値より、インスタンス毎に入力スルーレート一次式のパラメータを算出する。そして、タイミング解析装置１１は、算出したパラメータをファイル７２に格納する。
【００３４】
次に、タイミング解析装置１１は、ステップ６６において、全てのインスタンスについてパラメータの算出を終了したか否かを判断する。そして、全てのインスタンスに対する算出を終了した場合、タイミング解析装置１１は、ステップ６７に移行し、算出するインスタンスが残っている場合、タイミング解析装置１１は、ステップ６３に移行する。即ち、タイミング解析装置１１は、ステップ６３〜６５の処理を繰り返し実行し、全てのインスタンスに対するパラメータを算出する。
【００３５】
次に、タイミング解析装置１１は、ステップ６７において、サマリリスト７３を出力した後、処理を終了する。
次に、遅延解析処理を順次説明する。
【００３６】
今、図５に示すパス８０における遅延（パス遅延）について説明する。
パス８０は、端子８１の信号Ａをセル８２まで伝播するパスであり、直列に接続された３つのセル（図５ではインバータ回路）８３〜８５を備えている。このパス８０において、信号Ａと最終段のセル８２の入力信号Ｂの時間差がパス遅延であり、このパス遅延は、セル８３〜８５の特性及び位置関係によるものである。このため、各セル８３〜８５のそれぞれにおける遅延のばらつき分布９１〜９３を考慮しなければならない。
【００３７】
図６に示すように、セル１０１において、入力信号Ｓｉｎに対する出力信号Ｓｏｕｔの遅延時間は、入力信号Ｓｉのスルーレートと強い相関関係にある。また、出力信号Ｓｏｕｔの遷移時間（transition）もまた、入力信号Ｓｉｎのスルーレートと強い相関関係にある。このため、セル１０１における遅延時間とその分布を算出するためには、入力信号Ｓｉｎのスルーレートとその分布を考慮しなければならない。
【００３８】
従って、図５において、初段のセル８３の遅延ばらつきによるそのセル８３の出力信号Ａ１における遷移時間の分布９４は、セル８３における入力スルーレート、つまり信号Ａのスルーレートと、セル８３の遅延時間により算出された中心値と分布値により決定される。同様に、２段目のセル８４の出力信号Ａ２における遷移時間の分布９５は、そのセル８４における入力スルーレート、つまり初段のセル８３の出力信号Ａ１における遷移時間により決定される。
【００３９】
このため、パス８０における遅延時間を算出するためには、各セル８３〜８５における入力スルーレートの分布（中心値（mean）及び分布（sigma ）、遅延時間と遷移時間の相関関係を表す値を用いて統計的遅延解析を行う、つまりパス８０を構成するセル８３〜８５によるスルーレートの伝播を扱わなければならない。
【００４０】
また、パス８０において、レイアウト依存、つまり各セル８３〜８５の位置あるいは距離によって、遅延時間のばらつきに対するセル間の相関の有無を考慮しなければいけない場合がある。このため、パス８０を構成するセル８２〜８５及び入力端子８１の位置相関を考慮しなければならない。
【００４１】
タイミング解析において、図７に示すように、セル１１１の遅延時間は、該セル１１１に対する負荷容量１１２と入力信号Ｓｉｎのスルーレートとに基づいて算出される。これは、図８（ａ）に示すように、入力信号Ｓｉｎのスルーレート（slew）とセル１１１の遅延時間（delay）とに強い相関関係が存在するため、遅延時間を精度良く算出するためには、入力信号Ｓｉｎのスルーレートを考慮しなければならないためである。パスの遅延を解析する場合、セル１１１の出力信号における遷移時間を考慮する必要がある。そして、図８（ｂ）に示すように、入力信号Ｓｉｎのスルーレート（slew）と遷移時間（transition）とに強い相関関係が存在するため、パスの遅延時間を精度良く算出するためには、更に遷移時間を考慮しなければならない。
【００４２】
次に、遅延時間と遷移時間の相関について説明する。
遅延時間と遷移時間は、同じセルにおける出力特性であるため、遅延時間と遷移時間とに相関関係が存在する。従って、この相関関係を考慮しなければ、発生する誤差が大きくなって精度の高い解析を行うことができない。
【００４３】
セルにおける遅延時間と遷移時間の相関は、各セルの入力スルーレートと出力容量を変更することによって予め算出される。例えば、図７に示すセル１１１（インバータ回路）の場合、このセル１１１は、図９に示すように、ＰチャネルＭＯＳトランジスタＴｐとＮチャネルＭＯＳトランジスタＴｎとから構成される。出力信号の立ち上がりにおける遅延時間と遷移時間の分布は、両トランジスタＴｐ，Ｔｎのゲート長、しきい値電圧Ｖthを変更することにより、求められる。その結果、図１１に示すように、遅延時間と遷移時間との相関関係の分布１２１が得られる。この分布１２１は、図１０（ａ）に示す遅延時間の分布１２１ａと、図１０（ｂ）に示す遷移時間の分布１２１ｂとに基づいて得られる。
【００４４】
そして、例えばセルが多段の回路構成の場合、図１１に示す分布１２１が得られ、段数が少ないセルの場合、図１２に示す分布１２２が得られる。図１１に示す分布１２１に対して、図１２に示す分布１２２は、分布の幅が狭い、つまり遷移時間と遅延時間の相関が、図１１に示す分布１２１に比べて強い。このように、相関がある遷移時間と遅延時間の分布が、セルの構成に応じて異なるため、セル毎に分布を求めておく。
【００４５】
次に、セルの位置相関について説明する。
図１３に示すように、物理的にチップ内のセル間には距離との相関があることが分かっている。この距離の相関を、図１４に示すように、直交する２軸の距離に対応するマトリックステーブル（距離相関テーブル）５１を作成しておく。そして、このテーブル５１に基づいて、遅延解析時にばらつき量を算出する。
【００４６】
次に、ライブラリの抽出について説明する。
例えば、図７に示すセル１１１及び負荷容量１１２において、入出力特性は、図１５（ａ）に示すように、入力信号Ｓｉｎの立ち上がりに対する出力信号Ｓｏｕｔの立ち下がりの特性と、図１５（ｂ）に示すように、入力信号Ｓｉｎの立ち下がりに対する出力信号Ｓｏｕｔの立ち上がりの特性がある。それぞれの特性に対して、分布の中心値（Mean value）μ、標準偏差（Standard deviation）σ、相関係数（Correlation coefficient）γを、次式によりそれぞれ求める。尚、各式において、ｎは度数であり、対象セルにおいてプロセスばらつき（ゲート長Ｌ、しきい値電圧Ｖth、等）を変更する数である。
【００４７】
【数１】
0004664231.tif 000002
【００４８】
【数２】
0004664231.tif 000003
【００４９】
【数３】
0004664231.tif 000004
【００５０】
図１７（ａ）には、上記のようにして求めた遅延時間分布の中心値μの特性を示す。図１７（ｂ）には、上記のようにして求めた遷移時間分布の中心値μの特性を示す。図１７（ｃ）には、上記のようにして求めた遅延時間分布の標準偏差σの特性を示す。図１７（ｄ）には、上記のようにして求めた遷移時間分布の標準偏差σの特性を示す。図１７（ｅ）には、上記のようにして求めた遅延分布の相関係数γの特性を示す。上記各特性のテーブルをライブラリデータに格納する。
【００５１】
次に、図１のステップ２４の統計的静的タイミング解析処理（ＳＳＴＡ:Statistical STA）における計算方法を説明する。
遅延時間の確率分布および遷移時間の確率分布を入力スルーレートに対する一次式近似関数としてモデル化する。
【００５２】
先ず、一次式近似でモデル化した関数のパラメータ(入力スルーレートに対する係数)を求める。
遅延時間の確率分布ｄは、
d=(A*s_in+B)*(a*r1+b*r2)+(C*s_in+D)
となり、遷移時間の確率分布ｓは、
s=(P*s_in+Q)*(b*r1+a*r2)+(R*s_in+S)
となる。尚、パラメータＡ，Ｂは入力スルーレートに対する出力遅延標準偏差係数であり、パラメータＣ，Ｄは入力スルーレートに対する出力遅延平均係数であり、パラメータＰ，Ｑは入力スルーレートに対する出力スルーレート標準偏差係数である。また、パラメータＲ，Ｓは入力スルーレートに対する出力スルーレート平均係数であり、パラメータＫ，Ｌは入力スルーレートに対するセルの遅延時間及び出力スルーレートの相関の係数である。また、ρ=K*s_in+L、a=(sqrt(1+ρ)+sqrt(1-ρ))/2、b=(sqrt(1+ρ)-sqrt(1-ρ))/2、であり、ｒ１，ｒ２は、平均０，標準偏差１の互いに独立な確率関数である。
【００５３】
次に、パラメータと入力スルーレートの中心値（mean）と標準偏差（sigma ）より、各セルの遅延時間の標準偏差（σ_d）を次式より求める。
(σ_d)^2=(A*σs_in)^2+(C*σs_in)^2+(A*μs_in+B)^2+2*C*σd_in*σs_in*ρ_in
尚、μs_inは入力スルーレートの平均、σs_inは入力スルーレートの標準偏差、σd_inは遅延時間の標準偏差、ρ_inは入力スルーレート及び遅延時間の相関係数である。上記式において、「^2」は２乗を示す。
【００５４】
次に、パスにおける次段のセルに対する計算のため、総遅延時間と出力スルーレートの相関係数（ρ_ot ）は、
ρ_ot=cov(d,s_ot)/(σd*σs_ot)、
cov(d,s_ot)=A*P*(K*μs_in+L)*(σs_in^2)+(A*Q+B*P+2*A*P*μs_in)*K*(σs_in^2)+(A*μs_in+B)*(P*μs_in+Q)*(K*μs_in+L)+C*R*(σs_in^2)+ρ_in*R*σs_in*σd_in、
(σs_ot)^2=(P*σs_in)^2+(R*σs_in)^2+(P*μs_in+Q)^2
により算出される。尚、ｃｏｖ（ｄ，ｓ＿ｏｔ）は、セルにおける共分散である。
【００５５】
次に、畳み込み演算にて統計的遅延解析を行う。
上記の計算方法を、図１６に示すパス１３０を構成するセル１３１〜１３３に基づいて説明する。
【００５６】
今、パス１３０により伝達される信号の供給元からセル１３１とセル１３２との間のノードＮ１までの遅延時間をｄとし、セル１３２，１３３の遅延時間をそれぞれｄａ，ｄｂとする。各セル１３２，１３３における遅延時間を単純に考慮した場合、セル１３２とセル１３３との間のノードＮ２までの遅延時間はｄ＋ｄａとなり、セル１３３の出力端子側のノードＮ３までの遅延時間は（ｄ＋ｄａ）＋ｄｂとなる。
【００５７】
先ず、セル１３２までの遅延時間（ｄ）とセル１３２の遅延時間ｄａとの相関係数を求める。
ノードＮ１までの遅延時間ｄと、セル１３２の遅延時間ｄａのバラツキモデルの関数は、
d=m(d)+A1*r1+B1*r、
da=m(da)+A2*r2+B2*r
となる。尚、ｍ（ｄ），ｍ（ｄａ）はｄ，ｄａの平均、Ａ１，Ａ２，Ｂ１，Ｂ２は感度係数、ｒ１はｄのランダムバラツキ成分（平均０，分散１）、ｒ２はｄａのランダムバラツキ成分（平均０，分散１）、ｒはｄ，ｄａの相関バラツキ成分（平均０，分散１）、ｒ，ｒ１，ｒ２は互いに独立な確率関数である。
【００５８】
このとき、遅延時間ｄの標準偏差σ（ｄ）、遅延時間ｄａの標準偏差σ（ｄａ）、遅延時間ｄ，ｄａの相関係数ρ（ｄ，ｄａ）は、
σ(d)=sqrt(A1^2+B1^2)、
σ(da)=sqrt(A2^2+B2^2)、
ρ(d,da)=B1*B2/(σ(d)*σ(da))
となる。
【００５９】
よって、図１６のノードＮ１までの遅延時間（ｄ＋ｄａ）は、
d+da=m(d)+m(da)+A1*r1+A2*r2+(B1+B2)*r
となり、遅延時間（ｄ＋ｄａ）の平均は、
m(d+da)=m(d)+m(da)
となり、遅延時間（ｄ＋ｄａ）の標準偏差σ（ｄ＋ｄａ）は、
σ(d+da)^2=A1^2+A2^2+(B1+B2)^2
=A1^2+B1^2+A2^2+B2^2+2*B1*B2
=σ(d)^2+σ(da)^2+2*σ(d)*σ(da)*ρ(d,da)
となる。この時、2*σ(d)*σ(da)*ρ(d,da)は、位置相関によるバラツキ増加分である。
【００６０】
次に、図１６のセル１３３までの遅延時間とセル１３３の遅延時間ｄｂとの相関係数を算出する。この場合、上記と同様に算出されるため、セル１３３における共分散ｃｏｖ（ｄ＋ｄａ，ｄｂ）は、
cov(d+da,db)=cov(d,db)+cov(da,db)
となり、セル１３３における相関係数ρ（ｄ＋ｄａ．ｄｂ）は、
ρ(d+da,db)=cov(d+da,db)/(σ(d+da)*σ(db))
=(σ(d)/σ(d+da))*ρ(d,db)+(σ(da)/σ(d+da))*ρ(da,db)
となる。
【００６１】
尚、以上の説明において、セルとしてインバータ回路に対する遅延解析を説明したが、アンド回路、ナンド回路、等の種々のセルに対して同様に遅延解析を実施することができる。更に、複数のセルからなるセル、例えばマクロセルについても同様に遅延解析を行うことができる。
【００６２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）タイミング解析装置１１は、入力スルーレート、出力容量、各セルにおける遅延時間と遷移時間の相関関係に基づいて、インスタンスにおける遅延分布を算出する。このときに、前段の出力遅延分布と出力遷移分布の相関を考慮した入力スルーレート分布を入力することによりスルーレート分布の伝播を扱うこととなり、精度の高い遅延分布解析を行なうことができる。
【００６３】
（２）タイミング解析装置１１は、ライブラリデータから取得した入力スルーレートと出力容量、遅延時間及び遷移時間の中心値と標準偏差の相関係数に基づいて、インスタンス毎にパラメータを算出し、そのパラメータに基づいて所定算出式により遅延分布を算出することで、シミュレーション等を行う必要がなく、短時間で遅延分布を得ることができる。
【００６４】
（３）タイミング解析装置１１は、遅延時間及び遷移時間の確率分布は、インスタンスにおける入力スルーレートに基づいて算出されたものであるため、入力スルーレートと強い相関がある遅延時間及び遷移時間の確率分布のデータを得ることができる。
【００６５】
（４）タイミング解析装置１１は、パスを構成するインスタンスの位置情報と、インスタンス間の距離に対する相関テーブルとに基づいて、インスタンス間に対応する位置相関係数が算出され、遅延分布を計算するステップにおいて、位置相関係数を遅延解析におけるばらつき量に加えて遅延分布を算出される。物理的に、チップ内のインスタンス間には、遅延時間に対して距離の相関がある。従って、各インスタンスの位置に応じて遅延分布を算出することで、実際のチップに対応する遅延解析を行うことができ、精度の高い遅延解析を行うことができる。
【００６６】
尚、上記実施の形態は、以下の態様で実施してもよい。
・上記実施の形態における算出式を適宜変更しても良い。
【図面の簡単な説明】
【００６７】
【図１】遅延解析処理のフローチャート。
【図２】遅延解析装置の概略構成図。
【図３】パラメータ算出処理のフローチャート。
【図４】パラメータ算出処理のフローチャート。
【図５】遅延解析の説明図。
【図６】遅延時間及び遷移時間の説明図。
【図７】スルーと遅延時間の説明図。
【図８】（ａ）はスルーと遅延時間の特性図、（ｂ）はスルーと遷移時間の特性図。
【図９】インバータ回路の回路図。
【図１０】（ａ）遅延時間ばらつきの分布図、（ｂ）は遷移時間ばらつきの分布図。
【図１１】相関が弱い場合の特性分布の説明図。
【図１２】相関が強い場合の特性分布の説明図。
【図１３】距離の相関を示す説明図。
【図１４】距離相関テーブルの説明図。
【図１５】（ａ）は立ち下がり特性の説明図、（ｂ）は立ち上がり特性の説明図。
【図１６】位置相関を考慮した遅延時間算出の説明図。
【図１７】（ａ）〜（ｅ）は分布の説明図。
【符号の説明】
【００６８】
１１  タイミング解析装置
１４  記憶装置
３３  ライブラリ
３４  ファイル
３５  ログファイル
３７  タイミングリスト
８０，１３０  パス
μ  中心値
γ，ρ  相関係数
σ  標準偏差
ｄ，ｓ  確率分布
ｄ，ｄａ，ｄｂ  遅延時間
【図１】
0004664231.tif 000005
【図２】
0004664231.tif 000006
【図３】
0004664231.tif 000007
【図４】
0004664231.tif 000008
【図５】
0004664231.tif 000009
【図６】
0004664231.tif 000010
【図７】
0004664231.tif 000011
【図８】
0004664231.tif 000012
【図９】
0004664231.tif 000013
【図１０】
0004664231.tif 000014
【図１１】
0004664231.tif 000015
【図１２】
0004664231.tif 000016
【図１３】
0004664231.tif 000017
【図１４】
0004664231.tif 000018
【図１５】
0004664231.tif 000019
【図１６】
0004664231.tif 000020
【図１７】
0004664231.tif 000021