(57)【特許請求の範囲】
【請求項１】
ターゲット材をプラズマ室内の導電性ターゲットからスパッタリングし、スパッタリングされた前記ターゲット材をプラズマ室中の基板上に蒸着するパルス直流スパッタリング方法であって、前記プラズマ室内において、室内の前記導電性ターゲットと陽極間に印加された直流電圧を、前記ターゲット材の原子をスパッタリングにより除去するよう前記プラズマ室内に存在する希ガスのイオンを前記導電性ターゲットに衝突させ、前記印加された電圧は、所定のパルスレートをもつパルス波形を有し、そのパルス波形の各サイクルは、前記陽極に対する所定の負の電圧レベルでの負の電圧部と、所定の第１パルス幅と、かつ前記陽極に対する正の電圧レベルと、所定の第２のパルス幅とを含む、パルス直流スパッタリング方法において、
前記導電性ターゲットと陽極の間に印加された電圧は過電圧に対して自動的にモニターされ、印加電圧が所定の複数の連続するサイクルにわたって前記負の電圧部の間で所定の負の過電圧閾値を越えた場合に、自動的に印加された直流電圧を遮断し、
前記導電性ターゲットと陽極間に印加された電圧は、前記の各負のパルス部の所定のウインドウ期間でアーク放電があるか否かモニターされ、印加された電圧が所定の連続する複数のサイクルにわたって前記ウインドウ期間内でアーク放電の特徴である低い電圧範囲内にある場合、自動的に印加された直流電圧が遮断されることを特徴とするパルス直流スパッタリング方法。
【請求項２】
過電圧に対して印加された電圧をモニターする工程が、前記印加電圧が閾値に達するかこれを越えると、前記過電圧閾値で印加電圧をクランプすることを含むことを特徴とする請求項１記載のパルス直流スパッタリング方法。
【請求項３】
過電圧に対して印加された電圧をモニターする工程において、所定の複数のサイクルが連続する２つのサイクルであることを特徴とする請求項１あるいは２記載のパルス直流スパッタリング方法。
【請求項４】
アーク放電に対して印加電圧をモニターする工程のために、所定の複数のサイクルが連続する２つのサイクルであることを特徴とする請求項１、２あるいは３に記載のパルス直流スパッタリング方法。
【請求項５】
直流スパッタリング用直流プラズマ装置であって、プラズマ室が陽極、基板、ターゲットを収容し、ターゲット材が前記ターゲットからスパッタリングされて基板上に蒸着され、パルス直流電源（１０）は、基板上に前記ターゲット材が蒸着されるよう、前記ターゲットから前記ターゲット材を放散させるのに十分なエネルギーによって前記ターゲットに前記プラズマ室中の希ガスイオンを衝突させる所定のレベルで印加された負電圧を前記ターゲットに供給し、所定時間、所定レベルで前記ターゲットに負電圧パルスを印加し、かつ前記負電圧の発生の間に前記陽極に対する前記ターゲットに正電圧パルスを印加して、前記負電圧と前記正電圧の隣接パルスが所定のパルスレートを有するサイクルを規定するような周期的な逆バイアス回路（１８、２４）を含む直流スパッタリング用直流プラズマ装置において、
過電圧保護装置（３６）がターゲットと陽極間に印加された電圧をモニターし、印加された電圧が連続する所定の複数のサイクルにわたって前記負の電圧部の間で所定の過電圧閾値を越えると、自動的に直流電圧を遮断し、
アーク放電消去装置（２６、２８、３０、３２、３４）は前記各々の負のパルス部の間で所定のウインドウ期間においてアーク放電があるか否か前記ターゲットと陽極間に印加された電圧をモニターし、印加された電圧が連続する所定の複数のサイクルにわたってウインドウ期間内でアーク放電の特徴である低い電圧範囲内にある場合、前記アーク放電消去装置は自動的に直流電圧を遮断し、さらに、長期間前記ターゲットに逆バイアス電圧を印加することを特徴とする直流スパッタリング用直流プラズマ装置。
【請求項６】
前記過電圧保護装置が、印加電圧が閾値に達するかそれを越えた場合には、過電圧閾値において印加電圧をクランプするためのクランプ回路（４２）を含むことを特徴とする請求項５に記載の直流プラズマ装置。
【請求項７】
前記過電圧保護装置が、パルス直流電源の出力端子間に接続された一連のスタックのゼナー・ダイオード（３８）を含むことを特徴とする請求項６に記載の直流プラズマ装置。
【請求項８】
前記過電圧保護装置が、ゼナー・ダイオード（３８）のスタック間で結合されるオプト・トランスミッター（４４）、電流シンク、前記トランスミッター（４４）に光学的に接続されたオプト・レシーバー（７６）、そして、オプト・レシーバーが連続複数のサイクルに対して過電圧を指示する時に、直流電源を遮断するために前記オプト・レシーバーにより起動される回路装置（７８、８０）を含むことを特徴とする請求項６または７に記載の直流プラズマ装置。
【請求項９】
前記アーク放電消去装置が、直流電源の出力と基準電圧源（３２）に接続される出力と入力を持つ電圧コンパレーター（３０）、前記コンパレーターの出力で駆動されるオプト・トランスミッター（３４）、トランスミッターに光学的に接続されるオプト・レシーバー（６６）、各々のサイクルの負のパルス部の所定のウインドウ期間の間でウインドウ信号を発生するためのウインドウ・タイマー（７２）、前記オプト・レシーバーとウインドウ・タイマー（７２）に接続され、特徴的な電圧が所定の複数のサイクルに対するウインドウ期間の間で、存在するか否かを検出するためのロジック回路（６８−７４）、特徴的な電圧が所定の複数のサイクルに対するウインドウ期間の間で、存在する時は、直流電源を遮断するためのロジック回路（６８−７４）に接続された遮断装置（６０、６２）を含むことを特徴とする請求項５から８のいずれか１項に記載の直流プラズマ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜の蒸着に関し、詳細には、基板上に蒸着されるコーティングを形成するために、ターゲット材の原子が導電性ターゲットから放散される反応性スパッタリング方法に関するものである。この方法は、例えば反応性スパッタリング方法において、電子部品上に誘電体絶縁層を形成したり、機械部品上に耐摩耗性の層を形成する時に、利用される。
【０００２】
本発明は、さらに詳細には、導電性ターゲット上に滞留することになる誘電体コーティング材を除去するので、結果としてアーク放電の主たる原因を回避できるような改良された直流スパッタリング方法に関するものである。
【０００３】
【従来の技術】
直流スパッタリングに関係する反応性スパッタリングとそれに関わる諸問題は、ヨ−ロッパ特許出願第ＥＰ  ０  ６９２  ５５０  Ａ１号に詳細に記載されている。
【０００４】
スパッタリングは、真空蒸着方法であり、この方法において、スパッタリング・ターゲットはイオン、特にイオン化された希ガスが衝突し、衝突のはずみで衝撃が与えられ、ターゲット材の原子は、機械的に放散される。従って、ターゲット材は、隣接する基板上に蒸着される。
【０００５】
反応性スパッタリング方法において、反応性ガスは蒸着室に導入され、放散されたターゲット材がコーティング材を形成すべく反応性ガスと反応する。例えば、ターゲット材がアルミニウムであり、酸素が反応性ガスとして導入して、酸化アルミニウムのコーティングを形成する。例えば、アセチレンのような炭素質ガスがＳｉＣあるいはＷＣのような炭化物コーティングを形成するために、反応性ガスとして使用されるし、窒素ガスは、ＴｉＮのような窒化物コーティングを生成するために、導入される。いずれにしても、導電性のターゲット材の原子と反応性ガスが反応室の中でプラズマ状態で反応して、コーティングとして働く化合物を形成する。代表的な例として、アルミニウム・ターゲット材から放散されたアルミニウム原子が、アルゴンと酸素のプラズマの中に導入され、酸化アルミニウムの蒸着を形成する。
【０００６】
直流スパッタリングは、ランダム方法であり、絶縁コーティング材はすべての表面上に蒸着される。これの意味するところは、絶縁材が問題となる部分を蒸着するばかりのみならず、ターゲットを含む反応室中のすべての表面をも蒸着してしまうことである。従って、酸化アルミニウムを蒸着するための反応性スパッタリング方法において、Ａｌ２Ｏ３（酸化アルミニウム）の分子がアルミニウム・ターゲットの表面に付着する。ターゲットの上にかかる絶縁性物質が蒸着されることは、スパッタリング速度の低下あるいはアーク放電発生の傾向といった厳しい問題を引き起こす。
【０００７】
雰囲気ガス、水滴、不純物あるいは他の汚れにより、従来型の直流スパッタリングにおいてさえも、ターゲットの汚れは発生する。これらの各々はアーク放電の原因となり、またターゲット上での有効スパッタリング面積の減少から、これらの汚れの存在は蒸着速度をも遅くさせる。従って、これらの問題があるがゆえに、ターゲット表面をしばしば清浄する必要がある。
【０００８】
上記の問題が発生することは、度々確認されてはいたが、それの引き起こす問題については、十分な理解がなかった。反応性スパッタリングにおけるアーク放電の制御のような問題を処理する手順は完全には満足が得られていなかった。
【０００９】
標準的な方法は、アーク放電の存在をモニターし、電流を遮断することである。これで、アーク放電は制御できるが、ターゲットを覆い続ける絶縁性のコーティングは、何もすることができない。
【００１０】
手探り的なアーク放電対策として取られた初期の方法は、直流電源と、スパッタリングが発生するプラズマ室との間の電流を周期的に遮断することであった。ここで、直流電源を切ることは、初期のアーク放電を遮断させる。つまり、一定のデューティー・サイクルにおける電源の単極パルスがターゲットに供給されたことを意味する。これは、ターゲット上の誘電体蒸着層を横切って部分的にだけ負荷が発生できるという利点があるので、アーク放電はあまり発生しないし、また蒸着の再スパッタリングの量も少ない結果となる。しかしながら、この方法では、ターゲット上の絶縁性蒸着の速度を落すことができても、蒸着の逆転はできない。
【００１１】
公知の他の方法は、低エネルギーで小パッケージのアーク放電抑制回路と呼ばれるものである。この方法では、電子スイッチがターゲットへの電流を切断するために、約２ＫＨｚの割合でサイクルする。これは、ターゲット上の電圧を効果的に数ボルトだけ正に逆転し、プラズマから絶縁性蒸着の前面間での数電子を引きつける。これで層を横切る電圧のビルド・アップを放電するために、蒸着の前面上の陰イオンを中性化する。結果として、誘電破壊とアーク放電の発生が大幅に減少する。さらに、絶縁性層の前面の放電が表面電位を低下し、ほぼターゲットのそれと近似する。誘電蒸着の放電は、またプラズマ中のアルゴン・イオンを絶縁性誘電材と衝突させる。これで、蒸着された物質の分子の再スパッタリングを引きおこし、ターゲット上への蒸着速度を遅らせる。
【００１２】
しかし、この方法では、ターゲット材の原子と同様に、蒸着された化合物の分子を効果的に、再スパッタリングしない。また、この方法では、反応性スパッタリング工程の間で、ターゲットからの蒸着物の効果的な除去は全く不可能である。
【００１３】
異なる材料は、有効なスパッタリングを行うためにターゲットに印加される電圧を異にすることを要求する。例えば、金原子はアルミニウム原子に比較して重いので、ターゲットから放出するためには、より強力なイオンを要求する。代表的には、アルミニウムのタ−ゲットを使用する場合には、−４５０ボルトの印加電圧を要するが、金のターゲットの場合には、同様の工程でも、約−７００ボルトの印加電圧が必要である。
【００１４】
アルミニウム酸化物（Ａｌ２Ｏ３）分子がアルミニウム原子よりもかなり重いことを考えると、高い電位が、コーティングを再スパッタリングするに十分なアルゴン・イオンを活性化するのに必要であることが理解できる。これは、もちろん他の材料でも同様である。
【００１５】
上記の問題を解決する他の方法は、１つが陰極で他が陽極である、一対のスパッタリング・ターゲットを含む。印加される電気電圧は、周期的に逆転されるので、スパッタリングが先ず１つのターゲットから発生し、その後他のターゲットから発生する。この方法は、また蒸着された絶縁性材上の電荷をも逆転するので、アーク放電の可能性を低減し、しかもターゲット上の絶縁性材の一部を再スパッタリングする。しかし、複数のターゲットを必要とするこの装置は、取扱が複雑であり、また高価でもある。更に、この装置は、切替時間が必要なため蒸着速度が遅くなる問題がある。
【００１６】
単極パルスあるいは交互にサイクルされるターゲットを利用するこれらの方法は、ターゲット上に再蒸着される絶縁薄膜の電圧応力をある程度効果的に減少するが、再蒸着を除去したり、防止するには、全く効果がない。上記のいずれの方法も、絶縁物が堆積する前に、工程の当初から絶縁物をスパッタリングにより除去し得ないし、高い蒸着速度を維持しながらの、ターゲット上の絶縁薄膜の再蒸着を消去したり、遮断することには、効果的でない。
【００１７】
ヨーロッパ特許出願第ＥＰ  ０  ６９２  ５５０  Ａ１号で開示された方法において、反応性直流スパッタリングが、電位を導電性ターゲットに印加することにより、プラズマ室内で実施される。この結果、前記ターゲット材がターゲットからスパッタリングされ、室の中に導入される反応性ガスと反応する。例えば、−５００ボルトの適切な直流電圧が、アースされるプラズマ室内の導電性表面を陽極とし、電源から陰極であるスパッタリング・ターゲットに印加される。反応室内に存在する、例えばアルゴンのような希ガスがイオン化され、アルゴンの陰イオンと自由電子のプラズマを発生させる。電子は陽極に引き込まれ、正のアルゴン・イオンは陰極、つまり導電性ターゲットの方に加速される。アルゴン・イオンは、衝突のはずみでターゲットから放出されたターゲット材の原子をたたく。アルゴン・イオンは負に電荷されたターゲットからの電子を受け、プラズマに戻る。放散されたターゲット原子はプラズマに入り、プラズマ室に導入された反応性ガスと反応する。かかる反応性ガスは、例えば酸素、窒素、ボラン、アセチレン、アンモニア、シラン、ヒ素、あるいはその他のガスであり得る。反応生成物は、プラズマに隣接する基板の上に蒸着される。基板は、マスキングされた半導体ウエハーでよく、この上にＡｌ２Ｏ３あるいはＳｉＯ２のような化合物、あるいは他の絶縁物とか誘電体が蒸着される。ある方法では、基板は、ＷＣあるいはＴｉＮのような耐摩耗性のコーティングが蒸着されるドリル・ビット、摩耗板、弁スピンドル、あるいは他の機械部品であり得る。
【００１８】
非反応性スパッタリングは、後続する電気メッキを可能にさせるために、コンパクト・ディスク製造方法におけるマスター上に導電層を蒸着する目的で使用される。
【００１９】
上で説明したように、反応性スパッタリング方法の反応生成物は、ランダムに蒸着され、目的の部品表面のみならず、反応室の壁とかスパッタリングするターゲットをも含む他の表面をも被覆する。絶縁性被覆が堆積すると、アーク放電を起こしかねないし、スパッタリングするターゲットの有効面積を減少させる。結果として、スパッタリング速度の低下となる。
【００２０】
前記のヨーロッパ特許出願第０  ６９２  ５５０  Ａ１号で開示された方法において、ターゲットに印加される直流電源は、陽極に対して正である直流電圧レベルの逆バイアス・パルスにより周期的に遮断される。好ましくは、逆バイアス・パルスはアース電位よりも５０から３００ボルト高いレベルであり、これらは１〜３マイクロ秒のパルス幅を持つ４０ＫＨｚから２５０ＫＨｚのパルス周波数で印加される。このことは、低デューティー・サイクル・パルス（約１０％あるいはこれ以下）を生ずる。逆バイアスは絶縁材の間の電荷の逆転を生ずる。これらの堆積が、一方のプレートである導電性ターゲットと他方のプレートである導電性プラズマを有するキャパシターとして働く。逆電圧は、容量性電荷の極性が、蒸着のプラズマ側で−３００ボルトまで逆転されるまでに十分長い間（例えば、２マイクロ秒）印加される。
【００２１】
従って、標準あるいは負のスパッタリング電圧が再び印加されると、プラズマ中のアルゴン・イオンは逆電荷された誘電材の方に好ましくは加速される。これらのイオンは付加的な電位差のために増加されたエネルギーに加速される。結果として、蒸着の分子はターゲットから再びスパッタリングにより除去される。この方法は、またターゲットの有効スパッタリング表面積を可能な限り大きく保存してくれる。
【００２２】
この好ましいスパッタリング方法は、更に反応性スパッタリングあるいは従来のスパッタリングのいずれにも使用されるターゲット表面から、他の絶縁性汚れも清浄する。
【００２３】
【発明が解決しようとする課題】
上記のスパッタリング法はパルス直流電源の場で好ましい結果を出せるものとしてごく一般的に使用されているが、この方法では解決できない諸問題が残る。例えば粒子やターゲット表面に対するアーク放電損傷は、機械アーク放電の原因となる。つまり、アーク放電の問題は、逆バイアスが印加されると、直ちにそれは消去できない。更に、例えばもしもプラズマを保持するには余りにも少ないガスしかない場合には、極端な電圧条件が存在する。多くの場合、アーク放電あるいは過電圧状態は印加されるパルス電圧の単一サイクルにおいてそれ自体消去される。しかし、逆転バイアス電圧がこの問題を解消しない場合は、被処理材、プラズマ・セル、あるいは電源のいずれかに対する損傷を防止するために、ある付加的な工程が取られる。残念ながら、現在存在する方法では、逆バイアスのパルス電源に関連する動作、および不変のアーク（保留アークあるいは多ストライク・アーク）もしくは過電圧状態を検出、反応できるまでには至っていない。
【００２４】
従って、本発明の目的は、アーク放電あるいは過電圧状態を検出し処理し、従来技術の持つ問題を解決するように、スパッタリングもしくはその他のプラズマ室動作を強化改善することである。
【００２５】
本発明の他の目的は、機械的なアーク放電と過電圧状態を検出し、自動的にかかる状態を終了する工程を取る条件下で、スパッタリング動作を実施することである。
【００２６】
機械的なアーク放電と過電圧を、プラズマ電源の部品の損傷から防止することも本発明のその他の目的である。
【００２７】
【課題を解決するための手段】
本発明の第１の実施態様によると、パルス直流スパッタリング工程は、プラズマ室内で導電性ターゲットからターゲット材をスパッタリングすることで実施される。直流電圧はプラズマ室の導電性ターゲットと陽極の間に印加され、プラズマ室の中に存在する希ガスイオンを導電性ターゲット上に衝突させる。希ガスイオンはターゲット材の原子をスパッタリングにより除去する。直流電源は所定のレートで導電性ターゲットにパルス波形を印加する。前記パルス波形の各々のサイクルは、例えば−３００から−７００ボルトのような所定の負の電圧レベルでの負の電圧パルス部と、所定の第１パルス幅と、かつ例えば＋５０から＋３００ボルトのような前記陽極に対する正の電圧レベルと、所定の第２のパルス幅とを含む。
【００２８】
ゼナー・ダイオードのスタックあるいはストリングを含む過電圧検知回路は、印加される電圧が所定の負の電圧レベルを越えた時点を検出する。通常、過電圧状態は逆バイアス・パルスの作用で、１サイクルの間でそれ自体を解消する。しかしながら、もしも過電圧状態が引き続く２つのサイクルでも存在する場合は、電源が所定の時間間隔の間遮断される。ゼナー・ダイオードのストリングは、また電源中のスイッチング・トランジスターを保護するために、電圧かかりすぎを最大レベルでクランプする。
【００２９】
また、印加された電圧は機械的アーク放電状態に対して連続的にモニターされる。これを実施するためには、印加電圧は各々のサイクルの負のパルス部分のパルス幅の約８０％におけるウインドウ期間中に、データが取られる。通常は、プラズマは数百ボルトの電圧降下を発生させるが、アーク放電が発生すると、電圧降下は、例えば数ボルトから２０ボルトのように非常に少ない。従って、ウインドウ期間中、印加された電圧は、電圧がアーク放電の特徴である低い電圧範囲内にあるか否かを決定するためにモニターされる。もしも低い電圧状態が連続する２つのサイクル間で存在する場合は、アーク放電を消去する目的で、数マイクロ秒から数ミリ秒の一定期間の間、直流電源が遮断される。
【００３０】
他の方法として、過電圧あるいはアーク放電が１サイクル、３サイクル、もしくはその他の数のサイクルで連続して存在する場合は、遮断動作が始動する。
【００３１】
【発明の実施の形態】
先ず第１図を参照すると、パルス直流スパッタリング装置は、直流電力をプラズマ室負荷１２に供給するために直流プラズマ電源１０を利用する。この種のプラズマ室は良く知られているタイプであり、同様のタイプが、例えばヨーロッパ特許出願第０  ６９２  ５５０  Ａ１号に開示されている。この例では、直流電源は、例えば３００から７００ボルトの間で選択される直流電圧の電力を供給する正端子１４と負端子１６を持つ。逆パルス発生器１８は電源１０に連絡し、図では、さらに逆バイアス源２０、スイッチとして働くＦＥＴ２２、そしてスイッチＦＥＴ２２を起動する制御回路２４を含む。この逆パルス発生器の動作は、上記ヨーロッパ特許出願に詳しく開示されている。
【００３２】
機械的アーク放電検出回路２６は、アーク放電特有の電圧状態を検出するためにプラズマ室負荷１２の入力に接続される。つまり、プラズマ状態では、プラズマを横切っての電圧降下が数百ボルトのオーダーにまでなる。しかし、アーク放電状態はプラズマを横切っての短絡回路として現われ、数ボルトから約１００ボルトくらいの電圧降下となる。低い電圧状態を検出するには、回路は電圧分配器２８としての働きをする抵抗器のストリング２８ａ−２８ｅを含み、電圧コンパレーター３０の一方の入力に接続され、他の入力は電圧分配器である基準電圧源３２に接続される。コンパレーター３０の出力はＬＥＤで代表されるオプト・トランスミッター装置３４に与えられる。
【００３３】
プラズマ室負荷１２の入力に接続される過電圧検出およびクランプ回路３６は直列のゼナー・ダイオード３８のストリングを含み、前記ストリングは、正の直流電源の一端に接続され、他端は、ここではＬＥＤ４４として代表される過電圧オプト・トランスミッター、キャパシター２０、保護電圧限定ゼナー・ダイオード４２、そして抵抗器に接続される。ゼナー・ダイオード３８は、逆転破壊電圧の合計が所定の過電圧の閾値に等しくなるように、選択される。他の電圧限界技術として、ＭＯＶのようなゼナー・ダイオードの利用もある。キャパシター４０、ゼナー・ダイオード４２とＬＥＤ４４は、著しい電圧変動のための電流シンクとして働く負の直流（−レール）に接続する。負荷１２に対する入力における電圧がこの閾値を越える時はいつでも、電流がストリング３８とＬＥＤ４４を介して流れ、過電圧状態の信号を出す。さらに、ゼナー・ダイオード・ストリング３８は、電圧スパイクをこの過電圧閾値にクランプする。従って、パルサー１８、電源１０はもとよりプラズマ室と、コートされる基板をも保護する。
【００３４】
パルス直流電源用制御回路２４は第２図により詳しく示されている。システム・クロック回路４６は調整可能な電圧ランプ源あるいは発生器４８、基準電圧源５０、そして出力がクロック信号“ＳＹＳ  ＣＬＯＣＫ”を発生するコンパレーター５２を含む。ランプ発生器４８からのランプ信号は、デューティー・サイクル・コンパレーター５４の一方の入力に供給され、他方の入力は基準電圧分配器５６に接続される。前記コンパレーター５４の出力はパルス直流電源サイクルの正と負の部分のパルス幅を規制するパルス信号“ＤＵＴＹ  ＣＹＣＬＥ”を提供する。ランプ発生器４８と基準電圧分配器５６は、従来（アナログ）の部品で満足するものである。しかし、これらはデジタル化でき、ソフト・ウエアで調整可能である。パルス信号“ＳＹＳ  ＣＬＯＣＫ”と“ＤＵＴＹ  ＣＹＣＬＥ”はスイッチ制御回路６０もしくはパルサーの入力に与えられる。これで、電源制御回路６２に印加されるパルス信号を発生し、例えば図３（Ａ）で示したようなパルス直流電源の正と負のパルス部分を限定する。制御回路２４は、制御されたゲート電圧をスイッチ・トランジスター２２（第１図）に印加する。
【００３５】
機械的アーク放電に応答する回路は第２図に示す。ここで、機械的アーク放電・レシーバー６６は、光学的にオプト・トランジスター３４に接続されるホトセンサーを含む。実際、２つの素子が一体となって１つのオプト・アイソレター装置としてパッケージされる。レシーバー６６の出力はアーク放電検出回路６８の１つの入力に連絡する。タイミング・コンパレーター７２は信号“ＲＡＭＰ”と基準レベルとともに与えられる。コンパレーター７２は、パルス直流電源サイクルの負のパルス部分のあらかじめ所定の部分（例えば８０％）が過ぎると、ゲート・ウインドウ・パルス“８０％ＣＬＯＣＫ”を出すようにバイアスされる。ゲート・ウインドウ・パルス“８０％ＣＬＯＣＫ”はアーク放電検出回路６８の他の入力に供給される。アーク放電検出回路６８の出力は、ゲート・ウインドウ発生の間、もしもプラズマ室負荷１２の電圧に出現する印加された電圧が所定の負の閾値よりもより負の値を示した時には、高くなる。アーク放電検出出力はアーク放電・フォールト・カウンター回路７０に印加される。クロック信号“ＳＹＳ  ＣＬＯＣＫ”は、カウンター回路７０のクロック入力に印加される。もしも、アーク放電検出出力が引き続く２つのサイクルで高い値を示した場合は、タイマー回路７４に信号が流れる。後者は、アーク放電・フォールト・カウンター７０の出力が高い時に、起動される。また、これはスイッチ制御回路６０と電源制御回路６２に供給される禁止信号“ＳＤ”を発生する。この効果は、アーク放電が印加された電源の引き続く２つのサイクルの中で検出された場合には、例えば２００マイクロ秒のような時間の間隔で、パルス直流電源を遮断することである。これは、図３（Ｂ）と図３（Ｄ）を参照すると、理解できる。
【００３６】
図３（Ｂ）に図示されたように、各々の負に向かうパルス部分に対する標準で安定状態では、印加された電圧は負へのオーバーシュートを示した、その後引き続く次の逆バイアス（正）パルスまで上昇することを示す。この場合、負のパルス部分は常に、プラズマ状態では代表的な数百ボルトを越える。しかし、もしもアーク放電が発生するようなことになると、印加された電圧の負のパルス部分がより小さい間中は、電圧レベルが提示される。事実上、プラズマ室１２の中のアーク放電の発生は低いインピーダンスあるいは短絡として動作し、室１２を通った小さな電圧低下を示す。
【００３７】
図３（Ｄ）と図３（Ｅ）を参照すると、機械的アーク放電検出回路３４、レシーバー６６、およびロジックとタイミング回路６８−７４はゲート・ウインドウ・パルス“８０％ＣＬＯＣＫ”（図３（Ｅ））の発生間印加された電源（図３（Ｄ））をサンプルする。もしもこの時点での印加電圧がアーク放電に特徴的な範囲内にある、つまり閾値電圧−Ｖarc よりもさらに負の値であると、オプト・トランスミッター３４が点灯し、レシーバー６６と光学的に連通する。もしも、これが単一サイクルのみで発生する場合は、パルス直流電源は標準的に連続して流れる。多くの場合、逆転バイアス・パルスは問題を解消し、プラズマ室へ印加電力を遮断する必要はない。これは図３（Ｄ）で図示された第２、第３のサイクルで表示される。もしも、アーク放電が単一期間でのみ発生するなら、アーク・フォールト・カウンター７０はリセットし、出力は低い値を維持する。閾値電圧−Ｖarc は、例えば５０ボルト、１００ボルト、あるいは他の適切な値を取り得る。
【００３８】
しかし、図３（Ｄ）の第４と第５番目のサイクルで示されたように、もしもアーク放電が引き続く２つのサイクルでのパルス“８０％ＣＬＯＣＫ”の間で存在すると、アーク・フォールト・カウンター７０は高いレベルを出力する。これで、タイマー回路７４を起動し、制御回路６０と供給制御回路６２（例えば、第１図の２４）を抑制する。この作動は、所定の期間（好ましくは、数百マイクロ秒）印加電源を効果的に遮断し、この期間で迅速にアーク放電を殺すための逆転バイアスを印加する。その後、標準パルス直流電源が回復し、プラズマ室に印加される。
【００３９】
本実施例では、２つのサイクルで連続してアーク放電が発生すると、直流電源が遮断される。好ましくは、１サイクル、連続３サイクル、５サイクルの内の３サイクル、あるいは他の組み合わせにおいてアーク放電を必要とするような回路を構成することができる。
【００４０】
図２に戻ると、過電圧レシーバー７６は、過電圧・トランスミッターＬＥＤ４４に光学的に接続される。レシーバー７６の出力は過電圧フォールト・カウンター回路７８の１つの入力に接続され、クロック信号“ＳＹＳ  ＣＬＯＣＫ”がそのクロック入力に印加される。過電圧フォールト・カウンター７８の出力は過電圧フォールト・タイマー回路８０の入力に接続される。後者は、過電圧状態が印加される電源の連続する２つのサイクルで発生するときはいつも、スイッチ制御回路６０（例えば図１の２４）と制御回路６２に遮断信号を与える。タイマー回路遮断信号は代表的に２００マイクロ秒の時間間隔を持つ。本実施例では２つの連続して発生するクロック信号“ＳＹＳ  ＣＬＯＣＫ”の各々の後で過電圧レシーバー７６からの過電圧信号を受けると、過電圧フォールト・カウンターは上昇するが、他の状態下では低い値を維持する。
【００４１】
過電圧検出・保護装置の動作を、図３（Ｃ）を参照して説明する。すでに説明したように、印加される電圧の各サイクルに対する負の電圧パルス部分の始めにおいて、負の電圧かけすぎ領域が存在する。これは図３（Ｃ）の第１のサイクルで図示され、さらに同様なことが図３（Ｂ）で示される。動作状態と使用するプラズマ方法によるが、印加電圧は−５０から−４０００ボルトの範囲であり、許容されるオーバーシュートは、この範囲の大部分である。しかし、ある状態では、プラズマが停止するか異常に働き、プラズマ室負荷１２は無限のインピーダンスを示す。これはリンギング状態を発生させる。この場合、図３（Ｃ）の第２と第３のサイクルで示したように、前記の許容範囲を越えた電圧変動が発生する。この場合、ゼナー・ストリング３８は千から数千ボルトのオーダーでの過電圧閾値Ｖovを持つように選択される。負荷１２の間で現れる印加電圧がこの閾値Ｖovを越えると、過電圧トランスミッター３４が点灯し、過電圧レシーバー７６は高いレベルを過電圧フォールト・カウンター７８に送る。もしも、過電圧状態がたった１つのサイクルで存在する場合は、制御回路６０（図１の２４）は引き続き正常にスイッチし、多くの場合、過電圧の問題はそれ自体で解決される。しかし、過電圧状態が連続して２つのサイクル間で発生する場合は、タイマー８０が禁止コマンドＳＤをスイッチ制御回路６０（図１の２４）と供給制御回路６２に送り、印加される電源は上で説明した所定の期間中遮断される。他の方法として、電源を遮断し、この間逆転バイアスを印加する。再び本実施例では、過電圧状態が連続して２つのサイクルで発生すると、電源が遮断され、またパルサーもオフにされる。他の可能な実施例として、１サイクル、連続する３サイクル、５サイクル中の３サイクルといったように他の組み合わせも取れる。
【００４２】
タイマー回路８０により決定される遮断期間の後は、機械的アーク放電検出・保護装置において、制御回路２４（例えば、図２の６０）は正常な動作に回復し、過電圧変動を伴う連続した２つのサイクル、あるいはアーク放電を伴う連続した２つのサイクルの発生を待機する。
【００４３】
【発明の効果】
以上述べた通り本発明によると、スパッタリング方法において、基板に対するアーク放電損傷とスパッタリングされたコーティング内の粒子のようなアーク放電に伴う問題を防止できる。また本発明を利用すると、プラズマ室、電源、パルサー・ユニットへの損傷も防止し、また同じ装置で過電圧状態を検出し、装置を保護する目的で過電圧をクランプする。本発明の改良は多岐亘る発生で検出処理して、基板上へのコーティングの品質レベルを向上させる。
【図面の簡単な説明】
【図１】  本発明による、機械的アーク放電と過電圧検出を伴ったスパッタリング電力供給の回路図である。
【図２】  本実施例の、検出された機械的アーク放電と過電圧の状態での電力供給を遮断するための制御回路の回路図である。
【図３】  本実施例の動作を説明する図で、（Ａ）〜（Ｅ）は各部の波形図である。
【符号の説明】
１０  直流プラズマ電源
１２  プラズマ室負荷
１４  正端子
１６  負端子
１８  逆パルス発生器
２０  逆バイアス源
２２  ＦＥＴ
２４  制御回路
２６  機械的アーク放電検出回路
２８  電圧分配器
２８ａ−２８ｅ  抵抗器
３０  電圧コンパレーター
３２  基準電源
３４  オプト・トランジスター
３６  過電圧検出ならびにクランプ回路
３８  ゼナー・ダイオード
４０  キャパシター
４２  保護電圧限界ゼナー・ダイオード
４４  ＬＥＤ
４６  システム・クロック回路
４８  可調整電圧ランプ発生器
５０  標準電源
５２  コンパレーター
５４  デューティー・サイクル・コンパレーター
５６  標準電圧分配器
６０  スイッチ制御回路
６２  電源印加制御回路
６６  機械的アーク放電・レシーバー
６８  アーク放電検出回路
７０  アーク放電・フォールト・カウンター回路
７２  コンパレーター
７４  タイマー回路
７６  過電圧レシーバー
７８  過電圧フォールト・カウンター回路
８０  過電圧フォールト・タイマー回路
【図１】
0004733796.tif 000002
【図２】
0004733796.tif 000003
【図３】
0004733796.tif 000004