(57)【特許請求の範囲】
【請求項１】
基板（１）とパワーエレクトロニクス素子（２）を備えた装置の製造方法であって、
前記基板（１）は、基板層（１０）および該基板層（１０）の少なくとも一方の面に配置されている少なくとも１つの導体路層（１１，１２）から成り、
前記パワーエレクトロニクス素子（２）は、該導体路層（１１）の上表面に配置され、該導体路層（１１）と電気的にコンタクトしており、
これにより該基板（１）およびパワーエレクトロニクス素子（２）が表面輪郭を形成しており、
該パワーエレクトロニクス素子（２）は大電流が流れる電気的なコンタクト面（２１０）を有しており、
電気絶縁性の材料から成る層（３）を前記基板（１）および前記パワーエレクトロニクス素子（２）に被着し、
該電気絶縁性の材料から成る層（３）は前記基板（１）および前記パワーエレクトロニクス素子（２）から形成されている表面輪郭に従っており、
前記パワーエレクトロニクス素子の上表面である電気的なコンタクト面（２１０）を少なくとも部分的に、前記電気絶縁性の材料から成る層（３）の被着後にレーザ剥離によって露出し、
導電材料から成る層（４）を、前記電気絶縁性の材料から成る層（３）および前記パワーエレクトロニクス素子（２）の、前記電気絶縁性の材料から成る層（３）から露出している前記電気的なコンタクト面（２１０）上に被着し、
前記基板（１）上に被着された前記電気絶縁性の材料から成る層（３）の厚さは、前記パワーエレクトロニクス素子（２）上に被着された前記電気絶縁性の材料から成る層（３）の厚さと実質的に同じであり、当該電気絶縁性の材料から成る層（３）はフィルムではない
ことを特徴とする、基板とパワーエレクトロニクス素子を備えた装置の製造方法。
【請求項２】
前記基板（１）は電気的なコンタクト面（１１２）を有しており、
該基板の電気的なコンタクト面（１１２）を少なくとも部分的に前記電気的に絶縁性の材料から成る層（３）の被着後に露出し、
前記導電材料から成る層（４）を前記基板（１）の電気的なコンタクト面（１１２）上にも被着する
請求項１記載の方法。
【請求項３】
前記電気的に絶縁性の材料から成る層（３）を次の手法の１つまたは複数を用いて被着する：カーテン塗工、潜浸、吹きつけ、プリント、オーバーモールド、計量分配もしくはディスペンス、スピンコーティング
請求項１または２記載の方法。
【請求項４】
前記パワーエレクトロニクス素子（２）はパワー半導体チップである
請求項１から３までのいずれか１項記載の方法。
【請求項５】
前記パワーエレクトロニクス素子（２）の厚さは前記基板（１）の表面法線の方向において少なくとも７０μｍである
請求項１から４までのいずれか１項記載の方法。
【請求項６】
前記基板（１）の導体路層（１１，１２）の厚さは、少なくとも１００μｍである
請求項１から５までのいずれか１項記載の方法。
【請求項７】
前記パワーエレクトロニクス素子（２）の電気的なコンタクト面（２１０）の露出のために、前記電気絶縁材料から成る層（３）に、前記パワーエレクトロニクス素子（２）の面積の６０％より大きいウィンドウが開けられているまたは開ける、
請求項１から６までのいずれか１項記載の方法。
【請求項８】
前記ウィンドウの、前記パワーエレクトロニクス素子（２）の面の面積に対する割合は８０％より大きい
請求項７記載の方法。
【請求項９】
前記電気的に絶縁性の材料から成る層（３）に対して光感応性材料を使用しかつ前記パワーエレクトロニクス素子（２）の電気的なコンタクト面を少なくとも部分的にホトリソグラフィープロセスによって露出する
請求項１から８までのいずれか１項記載の方法。
【請求項１０】
前記導電性材料から成る層（４）を種々異なっている導電性の材料から成る複数の部分層に被着し、
前記複数の部分層は上下に配置されており、上側の部分層は電気メッキ式成長によって被着される
請求項１から９までのいずれか１項記載の方法。
【請求項１１】
基板（１）とパワーエレクトロニクス素子（２）を備えた装置であって、
前記基板（１）は基板層（１０）および該基板層（１０）の少なくとも一方の面に配置されている、少なくとも１つの導体路層（１１，１２）から成り、
前記パワーエレクトロニクス素子（２）は該導体路層（１１）の上表面に配置され、該導体路層（１１）と電気的にコンタクトしており、
これにより該基板（１）およびパワーエレクトロニクス素子（２）が表面輪郭を形成しており、
該パワーエレクトロニクス素子（２）は大電流が流れる電気的なコンタクト面（２１０）を有しており、
電気絶縁性の材料から成る層（３）が前記基板（１）および前記パワーエレクトロニクス素子（２）に被着されており、
該電気絶縁性の材料から成る層（３）が前記基板（１）および前記パワーエレクトロニクス素子（２）から形成されている表面輪郭に従っており、
前記パワーエレクトロニクス素子（２）の上表面である電気的なコンタクト面（２１０）は少なくとも部分的に前記電気絶縁性の材料から成る層（３）からレーザ剥離によって露出しており、
導電材料から成る層（４）が、前記電気絶縁性の材料から成る層（３）および前記パワーエレクトロニクス素子（２）の、電気絶縁性の材料から成る層（３）から露出している前記電気的なコンタクト面（２１０）上に被着されており、
前記基板（１）上に被着された前記電気絶縁性の材料から成る層（３）の厚さは、前記パワーエレクトロニクス素子（２）上に被着された前記電気絶縁性の材料から成る層（３）の厚さと実質的に同じであり、当該電気絶縁性の材料から成る層（３）はフィルムではない
ことを特徴とする、基板とパワーエレクトロニクス素子を備えた装置。
【発明の詳細な説明】
【技術分野】
【０００１】
パワー半導体チップを相互にかつ導体路とコンタクト形成するために最も普及している技術は太いワイヤボンディングである。この場合超音波エネルギーを用いて、典型的には数百μｍの直径を有している、Ａｌから成るワイヤと複数のコンタクト面との間の持続的な接続は金属間化合物を介して実現される。ここでチップに存在しているコンタクト面はＡｌから成り、パワーモジュールに存在しているコンタクト面はＣｕから成る。
【０００２】
ボンディングに対する択一例として、ＴｈｉｎＰａｋのような別の方法がある。この場合チップ表面は、セラミックプレートの孔を介して導入されるはんだを介してコンタクト形成される。
【０００３】
ＭＰＩＰＰＳ（Metal Posts Interconnected Parallel Plate Structures）ではコンタクトははんだ付けされた柱状の銅を用いて製造される。
【０００４】
コンタクト形成のための別の方法ははんだ付けバンプを介してフリップチップ技術において行うことができる。この場合には更に放熱特性が改善される。その理由は、パワー半導体はＤＣＢ基板（ＤＣＢ＝Direct Copper Bonding）の上面および下面にはんだ付けすることができる。
【０００５】
蒸着されたＣｕ導体を介する大面積のコンタクト形成もあり、その際導体路のアイソレーションは気相から析出された（ＣＶＤ法）アイソレータを用いて行われる（Power Module Overlay Structure）。
【０００６】
更に、接着もしくははんだ付けプロセスを介してストラクチャ化されたフィルムを用いるコンタクト形成が公知である。
【０００７】
ＵＳ５６１６８８６にはボンディングレスモジュールに対する提案が含まれているが、プロセスの詳細は述べられていない。
【０００８】
Ozmat B., Korman C. S. および Filion R. 著"An Advanced Approach to Power Module Packaging", 0-7803-6437-6/00, IEEE, 2000 には、パワー半導体をフレームにおいて張設されているフィルム上に被着する方法が開示される。
【０００９】
Ostmann A., Neumann A. 著"Chip in Polymer- the Next Step in Miniaturization", Volume 29, No. 3, May/June 2002 から、基板に存在するロジックチップをポリマーに埋め込む方法が公知である。
【００１０】
本発明の課題は、基板上に存在しているパワーエレクトロニクス素子の、１つまたは複数の電気的なコンタクト面のコンタクト形成方法を提供することであり、高集積パワーエレクトロニクス素子の場合にも基板上に存在する導体路とのコンタクト形成の可能性があるようにする。
【００１１】
この課題は独立請求項に記載の本発明によって解決される。有利な実施形態は従属請求項に記載されている。
【００１２】
本発明によれば、基板に配置されているパワーエレクトロニクス素子を有し、これにより基板およびパワーエレクトロニクス素子は１つの表面輪郭を形成し、かつパワーエレクトロニクス素子が電気的なコンタクト面を有しているという装置を製造するための方法において、電気的に絶縁性の材料から成る層が基板およびパワーエレクトロニクス素子上に被着されて、電気的に絶縁性の材料から成る層が基板およびパワーエレクトロニクス素子から形成された表面輪郭に追従する、すなわち基板およびパワーエレクトロニクス素子から形成される表面輪郭上に該表面輪郭に相応する電気的に絶縁性の材料から成る層が延在しているようにされる。これに対して従来技術によれば、ロジックチップはポリマーに埋め込まれるので、ポリマー層の下面だけが表面輪郭に従うが、ポリマー層自体は従わない。
【００１３】
電気的に絶縁性の材料から成る層が基板およびパワーエレクトロニクス素子から形成されている表面輪郭に従っていることにより、２つの利点が生じる。一方において、パワーエレクトロニクス素子の、基板とは反対側の縁の上方での電気的に絶縁性の材料から成る層がなお十分な厚さであることが保証されており、その結果高い電圧もしくは電界強度における絶縁破壊が妨げられる。他方において、電気的に絶縁性の材料から成る層は基板上のパワーエレクトロニクス素子の隣では、基板の導体路上のコンタクト面の露出およびコンタクト形成が問題になる程度には厚くない。
【００１４】
パワーエレクトロニクス素子の電気的なコンタクト面は電気的に絶縁性の材料から成る層の被着後に、殊にウィンドウの開放により露出される。
【００１５】
更に、導電性の層が電気的に絶縁性の材料から成る層およびパワーエレクトロニクス素子の電気的なコンタクト面に被着される。従って電気的に絶縁性の材料から成る層は導電性の材料から成る層に対する支持体層である。
【００１６】
勿論、コンタクト面を有する複数のパワーエレクトロニクス素子が配置されている基板および／または複数のコンタクト面を有するパワーエレクトロニクス素子を相応に製造することも本発明の枠内にある。
【００１７】
電気的に絶縁性の材料から成る層は殊にフィルムではない。
【００１８】
基板の上の電気絶縁性の材料から成る層の、直線的に延在する領域における厚さは、素子の上の電気絶縁性の材料から成る層の、直線的に延在する領域における厚さとは５０％より僅かだけ、殊に２０％より僅かだけ異なっている。有利には厚さは大体同じ、すなわち５％より僅か、または１％より僅かだけ相互に異なっている。パーセンテージ表示は殊に、１００％を示している、素子の上の、同一平面内にある部分における層厚に関連している。同一平面内にある領域を基準とする。というのは、電気絶縁性の材料から成る層は基板および素子の内縁部において通例はより厚く、素子の、基板とは反対側の縁の上では通例比較的薄く延在しているからである。
【００１９】
パワーエレクトロニクス素子を基板とコンタクト形成するために基板は有利には電気的なコンタクト面を有しており、該コンタクト面は電気的に絶縁性の材料から成る層の被着後に露出されかつ導電材料から成る層が同様に該コンタクト面上に被着される。こうしてパワーエレクトロニクス素子のコンタクト面は導電性の材料から成る層を介して基板のコンタクト面と接続される。
【００２０】
パワーエレクトロニクス素子のコンタクト面および基板のコンタクト面は有利には大体同じ大きさであって、連続した電流の流れが保証されるようになっている。
【００２１】
パワーエレクトロニクス素子の電気的なコンタクト面は電気的に絶縁性の材料から成る層の被着の後で露出される。被着の際に既に行われる完全なまたは部分的な露出は、開口を有する電気的に絶縁性の材料から成る層が被着されるときに特別有利に実現される。すなわちその場合には、最初から、例えばその前にコスト面で有利な打ち抜きまたは切断によって形成された１つまたは複数の相応の開口もしくはウィンドウを有する電気的に絶縁性の材料から成る層が使用される。
【００２２】
コンタクト面の露出により、ウィンドウが開放される素子の面積の６０％より大きな大きさ、殊に８０％より大きな大きさを有するウィンドウが開放されると、コンタクト面が相応の大きさを有しているパワー素子に対してこの方法を使用することができる。しかし他方においてクリーンな縁もしくはエッジ処理を保証するために、ウィンドウの大きさはウィンドウが開放される素子の面積の大きさの９９．９％より大きくては、殊に９９％より大きくては、更に有利には９５％より大きくてはあってはならない。ウィンドウは殊に最大の面および／または素子の、基板とは反対側の面に開放されかつ有利には５０ｍｍ２より大きな、殊に７０ｍｍ２より大きな絶対量を有している。
【００２３】
基板として有機または無機のベースの任意の回路支持体を使用することができる。この種の基板は例えばＰＣＢ（Printed Circuit Board）、ＤＣＢ、ＩＭ（Insulated Metal）、ＨＴＣＣ（High Temperature Confired Ceramics）およびＬＴＣＣ（Low Tempereture Confired Ceramics）基板である。
【００２４】
電気的に絶縁性の材料から成る層は殊に、合成樹脂から成っている。引き続く処理次第で、これは光感応性のまたは光非感応性のものとすることができる。
【００２５】
この層は有利には次の手法の１つまたは複数によって被着される：カーテン塗工、潜浸、殊に片側の潜浸、吹きつけ、殊に静電式吹きつけ、プリント、殊にシルクスクリーン印刷、オーバーモールド、計量分配もしくはディスペンス、スピンコート。
【００２６】
導電性の材料から成る層の被着のために、すなわち面状のコンタクト形成のために有利には、導電性の材料の物理的または化学的なデポジットが実施される。この形式の物理的な方法はスパッタリングおよび蒸着（Physical Vapor Deposition, ＰＶＤ）である。化学的なデポジットは気相（Chemical Vapor Deposition,ＣＶＤ）および／または液相（Liquid Vapor Deposition）から行うことができる。まずこれら方法の１つによって例えばチタン／銅から成る薄い導電部分層を載着し、それからその上に例えば銅から成る比較的厚い導電部分層を電気メッキにより析出することも考えられる。
【００２７】
有利には本発明の方法において、１つまたは複数のパワーエレクトロニクス半導体チップを実装している表面を有する基板が使用され、この場合半導体チップにはそれぞれ１つまたは複数のコンタクト面が存在しており、電気的に絶縁性の材料から成る層はこの表面に真空下で被着されるので、電気的に絶縁性の材料から成る層はこの表面をそれぞれの半導体チップおよびそれぞれのコンタクト面を含めて密に当接して被覆しておりかつこの表面にそれぞれの半導体チップを含めて固着している。
【００２８】
その際電気的に絶縁性の材料から成る層は、１０００μｍまでの高さ差を補償することができるような形態になっている。高さ差はとりわけ基板のトポロジーによっておよび基板に配置されている半導体チップが原因で生じる。
【００２９】
電気的に絶縁性の材料から成る層の厚さは、１０μｍないし５００μｍであってよい。有利には本発明の方法では電気的に絶縁性の材料から成る層は２５μｍないし１５０μｍの厚さで被着される。
【００３０】
別の実施形態において被着は、電気的に絶縁性の材料から成る層の所定の厚さが実現されるまで何回も繰り返される。例えば、比較的僅かな厚さの電気的に絶縁性の材料から成る部分層が比較的大きな厚さの電気的に絶縁性の材料から成る層に加工処理される。電気的に絶縁性の材料から成るこれら部分層は有利には一種の合成樹脂材料から成っている。その際電気的に絶縁性の材料から成る部分層が複数の異なっている合成樹脂材料から成っているようにすることも考えられる。こうして部分層から形成された、電気的に絶縁性の材料から成る層が生じる。
【００３１】
特別な実施形態において、パワーエレクトロニクス素子の電気的なコンタクト面を露出するために、電気的に絶縁性の材料から成る層におけるウィンドウはレーザ剥離によって開放される。このために使用されるレーザの波長は０．１μｍおよび１１μｍの間にある。このレーザの出力は１Ｗと１００Ｗの間にある。有利には９．２４μｍの波長を有するＣＯ２レーザが使用される。その際ウィンドウの開放は、絶縁材料から成る層の下方に場合によりある、アルミニウム、金または銅から成るチップコンタクトを損傷することなく行われる。
【００３２】
別の実施形態において電気的に絶縁性の材料から成る光感応性の層が使用されかつ素子の電気的なコンタクト面を露出するためにウィンドウはホトリソグラフィープロセスによって開放される。ホトリソグラフィープロセスは電気的に絶縁性の材料から成る光感応性の層の露出および現像、ひいては電気的に絶縁性の材料から成る層の露出された個所または露出されない個所の除去を含んでいる。
【００３３】
ウィンドウの開放後場合によっては、電気的に絶縁性の材料から成る層の残滓が除去されるクリーニングステップが行われる。クリーニングステップは例えば湿式化学的に行われる。殊にプラズマクリーニング法も考えられる。
【００３４】
別の実施形態において、種々異なった導電材料から成る複数の上下に配置されている部分層から成る層が使用される。例えば異なった金属層が重ねて載着される。部分層もしくは金属層の数は殊に２ないし５である。複数の部分層から形成されている導電性層によって例えば拡散バリヤとして機能する部分層を集積することができる。この形式の部分層は例えばチタン−タングステン合金（ＴｉＷ）から成っている。有利には多層構成の場合コンタクト形成すべき表面に直接、固着を仲立ちするまたは改善する部分層が被着される。この形式の部分層は例えばチタンから成っている。
【００３５】
別の実施形態において、導電性の材料から成る層内および／または該層上の面状のコンタクト形成の後に少なくとも１つの導体路が生成される。導体路は該層に載着することができる。殊に導体路の生成のために層のストラクチャ化が実施される。このことは、導体路がこの層内に生成されることを意味している。導体路は例えば半導体チップの電気的なコンタクト形成に用いられる。
【００３６】
ストラクチャ化は通例ホトリソグラフィープロセスにおいて行われる。このために導電層にホトラッカを載着し、乾燥しかつ引き続いて露光しかつ現像することができる。状況によっては載着れたホトラッカを後続の加工プロセスに対して安定化するために熱処理ステップが続く。ホトラッカとして従来のポジティブおよびネガティブなレジスト（成膜材料）が考えられる。ホトラッカの載着は例えば噴霧または潜浸によって行われる。電子的なデポジット（静電式または電気泳動式析出）も考えられる。
【００３７】
ホトラッカの代わりに、別のストラクチャ化可能な材料を次の手法の１つまたは複数により被着することもできる：カーテン塗工、潜浸、殊に片側の潜浸、吹きつけ、殊に静電式吹きつけ、プリント、殊にシルクスクリーン印刷、オーバーモールド、計量分配もしくはディスペンス、スピンコート。
【００３８】
ストラクチャ化のために、ラミネート加工されかつ載着されたホトラッカ層と類似して露光されかつ現像される光感応性フィルムを使用することもできる。
【００３９】
導体路を生成するために例えば、次のような手法をとることができる：第１の部分ステップにおいて導電性の層がストラクチャ化されかつこれに続く部分ステップにおいて生成された導体路に別の金属化部が載着される。別の金属化部により導体路が強化される。例えばストラクチャ化により生成された導体路に電気メッキにより１μｍないし４００μｍの厚さで銅が析出される。その後、ホトラッカ層またはラミネート加工されたフィルムまたは択一的に使用されたストラクチャ化可能な材料が剥離される。このことは例えば有機溶剤、アルカリ現像液または類似のものによって行われる。後続の差分エッチングにより面状の、金属化部によって強化されなかった、金属的な導電層が再び除去される。強化された導体路はそのまま維持される。
【００４０】
特別な実施形態において、多層の装置を製造するために、ステップ：ラミネート加工、露出、コンタクト形成および導体路の生成が複数回実施される。
【００４１】
本発明により有利にも、電気的なコンタクト形成および半導体チップ、殊にパワー半導体チップ上に配置されている接続パッドもしくは接続コンタクト面の固定配線のための新規なテクノロジーが用意されている。付加的に、本発明の方法において平面的な結合、特別なアイソレーションおよび低インダクタンスの接続が生じて、高速でしかも損失の少ないスイッチングが可能になる。
【００４２】
電気的に絶縁性の材料から成る層の被着により、電気的なアイソレーション層が製造される。電気的に絶縁性の材料から成る層の本発明の被着によるアイソレーション層の製造は次の利点を提供する：
−高温での使用。電気的に絶縁性の材料から成る層は材料が適当に選択されていれば３０００℃までの熱に耐える。
−僅かなプロセスコスト。
−厚いアイソレーション層の使用により高いアイソレーション電界強度が可能である。
−高いスループット、例えばＤＣＢ基板を効果的にプロセス処理することができる。
−均質なアイソレーション特性。というのは真空中での電気的に絶縁性の材料から成る層の処理により封入される空気を妨げることができるからである。
−全部のチップ面を利用することができるので、高い電流を流すことができる。
−面状のコンタクト形成によりチップを均質にドライブすることができる。
−コンタクト面におけるコンタクトのインダクタンスは平面的なジオメトリーによって厚いワイヤボンディングの場合より小さい。
−コンタクト形成により震動および機械的な衝撃負荷の場合の信頼性は高められる。
−熱機械的な応力が比較的僅かであるため競合する方法に比べて交番的負荷耐性は高くなる。
−複数の固定配線レベルがアクセス可能である。
−説明してきた、プレーナ形の接続技術により僅かな構造高さしか要求されない。結果的にコンパクトな構成になる。
−多層の接続レベルの場合、遮蔽のための大面積の金属化層が実現可能である。このことは殊に、回路のＥＭＶ（Elktromagnetische Vertraeglichkeit）特性（スプリアス放射、障害耐性）に非常に好都合に作用する。
【００４３】
装置の好適かつ有利な形態は本発明の方法の有利な実施形態から生じる。
【００４４】
本発明の別の特徴および利点は図面に基づいた実施例の説明から明らかである。
【００４５】
図１はパワーエレクトロニクス半導体のコンタクト形成のための方法を示している。
【００４６】
図１には実施例の基板が全体的に１で示されている。この基板１は例えばＤＣＢ基板を有している。これは、セラミック材料から成る基板層１０と、基板層１０の下表面に被着されている、銅から成る層１２と、該下表面とは反対側の、基板層１０の上表面に被着されている銅から成る層１１とから成っている。ここで層１１および１２は少なくとも１００μｍの厚さである。この厚さは有利には１５０μｍである。
【００４７】
基板層１０の上表面の層１１は一部領域が基板層１０の上表面まで除去されているので、そこでは上表面が露出している。銅から成る層１１および１２によって基板上の導体路が形成される。
【００４８】
基板層１０とは反対側の、銅から成る残っている層１１の表面には１つまたは複数の素子、例えば半導体チップ２が被着されており、これらは相互に同じおよび／または相互に異なっているものであってよい。素子２は基板１の表面法線の方向において少なくとも７０μｍ厚、殊に少なくとも１００μｍである。
【００４９】
パワーエレクトロニクス素子、有利にはパワー半導体チップである半導体チップ２は、銅層１１の方の側の、半導体チップ２の下表面に存在している図示されていないコンタクト面が銅層１１の上表面にコンタクト形成されている。例えばこのコンタクト面は銅層１１とはんだ付けされている。
【００５０】
銅層１１およびチップ２の、下表面とは反対側の上表面にそれぞれ、半導体チップ２とは反対側のコンタクト面２１０を有するコンタクトが存在している。
【００５１】
例えば半導体チップ２がトランジスタであれば、この半導体チップ２の下表面におけるコンタクト面はコレクタもしくはドレインコンタクトのコンタクト面でありかつ半導体チップ２の上表面のコンタクトはエミッタもしくはソースコンタクトであり、このコンタクトのコンタクト面はコンタクト面２１０である。
【００５２】
半導体チップ２を備えている基板１の全体の上表面は、基板層１０の上表面の露出している部分、半導体チップ２の外側にある銅層１１の上表面の露出している部分によっておよびそれぞれの半導体チップ２自体の露出している表面によって与えられている。チップの露出している表面はこのチップ２の上表面および側表面によって決められている。
【００５３】
半導体チップ２を備えている基板１の全体の表面に、ステップ３０１において真空下で電気的に絶縁性の合成樹脂材料から成る層３が被着され、その結果電気的に絶縁性の材料から成る層３は半導体チップ２を備えていて、コンタクト面を有している基板１の表面をコンタクト面によって密に当接されて覆いかつこの表面に固着されている。その際電気的に絶縁性の材料から成る層３は基板層１０の上表面の露出している部分、半導体チップ２の外側にある銅層１１の上表面の露出している部分によっておよびこのチップ２の上表面および側表面によって決められているそれぞれの半導体チップ２自体の露出している表面によって与えられている表面輪郭に従っている。
【００５４】
電気的に絶縁性の合成樹脂材料から成る層３の、ステップ３０１における被着は有利には、次の手法の１つまたは複数によって行われる：カーテン塗工、潜浸、殊に片側の潜浸、吹きつけ、殊に静電式吹きつけ、プリント、殊にシルクスクリーン印刷、オーバーモールド、計量分配もしくはディスペンス、スピンコート。
【００５５】
電気的に絶縁性の合成樹脂材料から成る層３はアイソレータとして用いられかつ引き続き被着される、導電性の材料から成る層４の支持体として用いられる。
【００５６】
電気的に絶縁性の合成樹脂材料から成る層３の典型的な厚さは２５〜１５０μｍの領域にあり、その際比較的大きな厚さは電気的に絶縁性の材料から成る比較的薄い部分層の層列から実現することができる。これにより有利には、アイソレーション電界強度は数１０ｋＶ／ｍｍの領域において実現される。
【００５７】
次いでステップ３０２において、コンタクト形成すべき、素子２を含めた基板１の表面上のそれぞれのコンタクト面が電気的に絶縁性の合成樹脂材料から成る層３におけるそれぞれのウィンドウの開放によって露出される。
【００５８】
コンタクト形成すべきコンタクト面は半導体チップ２におけるコンタクト面２１０のみならず、電気的に絶縁性の材料から成る層３におけるウィンドウ３１の開放により露出されたそれぞれの、銅またはその他の金属から成る層１１の上表面の領域であってもよい。
【００５９】
コンタクト面２１０のコンタクト形成のために開放されるウィンドウの大きさは素子の大きさの６０％より上、殊に８０％より上である。
【００６０】
電気的に絶縁性の材料から成る層３におけるウィンドウ３１の１つの開放は有利にはレーザ剥離によって行われる。
【００６１】
それからステップ３０３において素子のそれぞれの露出されたコンタクト面２１０および基板の露出されたコンタクト面１１２が導電性の材料、有利には金属から成る層４によって面状にコンタクト形成される。これは、露出されたコンタクト面２１０および１１２を通常の方法によって金属化しかつストラクチャ化し、従ってプレーナコンタクト形成することによって行われる。
【００６２】
例えば導電性の材料から成る層４がそれぞれのコンタクト面２１０および１１２並びに基板１の表面とは反対側の、電気的に絶縁性の材料から成る層３の上表面に全面的に被着されかつその後に例えばホトリソグラフィーによりストラクチャ化されて、コンタクト面２１０および１１２が面状にコンタクト形成された状態になりかつコンタクト面２１０および１１２および絶縁性の材料から成る層３の上に延在する導体路４，６が生じる。
【００６３】
有利にはこのために次のプロセスステップ（半加算的な生成法（セミ・アディティブ・コンストラクション））が実施される：
ｉ）  約１００ｎｍ厚のＴｉ固着層および約２００ｎｍ厚のＣｕ導電層４のスパッタリング（ステップ３０３）。
ｉｉ）  厚いラッカ層またはホトフィルム５を用いたリソグラフィー（ステップ３０４）。
ｉｉｉ）  電気メッキによる、露出されたまま現像された領域の導電層６の補強。ここでは５００μｍまでの層厚が可能である（ステップ３０５）。
ｉｖ）  ＣｕおよびＴｉのラッカ層除去および差分エッチング（ステップ３０６）。
【００６４】
基板１の表面とは反対側の、電気的に絶縁性の材料から成る層３の上表面に、コンタクト面２１０および１１２並びにコンタクト面２１０および１１２および絶縁材料から成る層３の上に延在に対する導体路に対する領域では露出しているマスクを被着し、かつそれから導電性の材料から成る層４をマスクおよびコンタクト面２１０および１１２並びにマスクのない領域に全面的に被着する手法も可能である。その後マスクおよびその上に存在する層４が除去されるので、面状にコンタクト形成されたコンタクト面２１０および１１２並びにコンタクト面２１０および１１２および絶縁性の材料から成る層３の上に延在する導体路４，６だけがマスクのない領域上に残ることになる。
【００６５】
いずれにせよその後に、次のように成っている、電気的なコンタクト面２１０，１１２が配置されている表面を有する素子２を備えた基板１から成る装置が用意されることになる。つまり、表面上に電気的に絶縁性の材料から成る層３の形の、表面に密に当接しかつ表面に固着されているアイソレータが被着されており、かつ電気的に絶縁性の材料から成る層３がコンタクト面２１０および１１２においてそれぞれウィンドウ３１を有しており、ウィンドウにおいてこれらコンタクト面２１０および１１２は電気的に絶縁性の材料から成る層３がなくかつ層４および例えば付加的に導電性の材料から成る層６と面状にコンタクト形成されている。この装置の特有の形態はこれまでの説明から明らかである。
【図面の簡単な説明】
【００６６】
【図１】パワーエレクトロニクス半導体のコンタクト形成のための方法のシーケンス
【図１】
0004763463.tif 000002