(57)【特許請求の範囲】
【請求項１】
少なくとも、サンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子とを含む画素が配列された画素アレイ部と、画素アレイ部を駆動する駆動部と、ドライブトランジスタの閾電圧の変動を抑制する閾電圧変動抑制部と、を備え、
画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、
駆動部は少なくとも、フィールド毎に走査線の順次走査を行って各走査線に制御信号を供給するライトスキャナと、順次走査に合わせて各信号線に映像信号を供給する信号セレクタとを有し、
サンプリングトランジスタは、そのゲートが走査線に接続されており、そのソース及びドレインが信号線とドライブトランジスタのゲートとの間に接続されており、
ドライブトランジスタは、ドレインが直接にまたは他のトランジスタを介して電源ラインに接続されており、ソースが発光素子に接続されており、
保持容量はドライブトランジスタのゲートとソースとの間に接続されており、
閾電圧変動抑制部は、信号セレクタとライトスキャナとサンプリングトランジスタとを連係動作させることにより、ドライブトランジスタの閾電圧の変動を抑制する閾電圧補正動作を行うようになっており、
サンプリングトランジスタは、制御信号に応じてオンし映像信号をサンプリングして保持容量に書き込み、
ドライブトランジスタは、保持容量に書き込まれた映像信号に応じた駆動電流を発光素子に供給し、
各画素は、各フィールドで発光期間と非発光期間とに分かれて動作し、
信号セレクタは、各信号線に対して映像信号と映像信号の基準電圧を切り替えて供給するようになっており、
サンプリングトランジスタは、信号セレクタの前記の切り替えの動作と連動して映像信号と映像信号の基準電圧を切り替えてドライブトランジスタのゲートに印加するようになっており、
ライトスキャナは、信号線から映像信号を画素に取り込むための制御信号を各走査線に供給するようになっており、
発光素子の発光中にサンプリングトランジスタを介して映像信号の基準電圧をドライブトランジスタのゲートに印加することで、発光素子を消灯して発光期間から非発光期間への切り換えを行うと共に、ドライブトランジスタのゲートとソースの間の電圧を映像信号のレベルに対応した逆バイアス状態とし、以ってドライブトランジスタの閾電圧の変動を抑制する
表示装置。
【請求項２】
閾電圧変動抑制部は、映像信号の基準電圧をドライブトランジスタのゲートに供給するためのトランジスタを制御する制御信号をパルス化することで、ドライブトランジスタのソース電位を固定した状態で瞬時に映像信号の基準電圧をドライブトランジスタのゲートに印加し、以ってソース電位に対してゲート電位を逆転してドライブトランジスタを逆バイアス状態におく
請求項１に記載の表示装置。
【請求項３】
閾電圧変動抑制部は、発光期間中ドライブトランジスタのゲートとソースの間に生じる順バイアス状態での閾電圧変動を、非発光期間中ドライブトランジスタのゲートとソースの間に生じる逆バイアス状態での閾電圧変動により打ち消す様に、映像信号の基準電圧をドライブトランジスタのゲートに供給するためのトランジスタに供給する制御信号の位相を調整する
請求項１に記載の表示装置。
【請求項４】
映像信号のサンプリングに先立って、ドライブトランジスタがカットオフするまで電流を流し、カットオフした時現われるドライブトランジスタのゲートとソースとの間の電圧を保持容量に書き込み、以ってドライブトランジスタの閾電圧補正動作を行う
請求項１に記載の表示装置。
【請求項５】
サンプリングトランジスタがオンして映像信号を保持容量に書き込む際、ドライブトランジスタに流れる駆動電流を所定の補正期間保持容量に負帰還し、以ってドライブトランジスタの移動度補正動作を行う
請求項１に記載の表示装置。
【請求項６】
請求項１に記載の表示装置を含む電子機器。
【請求項７】
少なくとも、サンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子とを含む画素が配列された画素アレイ部と、画素アレイ部を駆動する駆動部と、を備え、
画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、
駆動部は少なくとも、フィールド毎に走査線の順次走査を行って各走査線に制御信号を供給するライトスキャナと、順次走査に合わせて各信号線に映像信号を供給する信号セレクタとを有し、
サンプリングトランジスタは、そのゲートが走査線に接続し、そのソース及びドレインが信号線とドライブトランジスタのゲートとの間に接続し、
ドライブトランジスタは、ドレインが直接にまたは他のトランジスタを介して電源ラインに接続しソースが発光素子に接続し、
保持容量はドライブトランジスタのゲートとソースとの間に接続されており、
信号セレクタとライトスキャナとサンプリングトランジスタの連係動作によりドライブトランジスタの閾電圧の変動を抑制する閾電圧補正動作を行うようにし、
サンプリングトランジスタは、制御信号に応じてオンし映像信号をサンプリングして保持容量に書き込み、
ドライブトランジスタは、保持容量に書き込まれた映像信号に応じた駆動電流を発光素子に供給し、
各画素は、各フィールドで発光期間と非発光期間とに分かれて動作し、
信号セレクタは、各信号線に対して映像信号と映像信号の基準電圧を切り替えて供給し、
サンプリングトランジスタは、信号セレクタの前記の切り替えの動作と連動して映像信号と映像信号の基準電圧を切り替えてドライブトランジスタのゲートに印加し、
ライトスキャナは、信号線から映像信号を画素に取り込むための制御信号を各走査線に供給し、
さらに、発光素子の発光中にサンプリングトランジスタを介して映像信号の基準電圧をドライブトランジスタのゲートに印加することで、発光素子を消灯して発光期間から非発光期間への切り換えを行うと共に、ドライブトランジスタのゲートとソースの間の電圧を映像信号のレベルに対応した逆バイアス状態とし、以ってドライブトランジスタの閾電圧の変動を抑制する
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置及びその駆動方法に関する。またこの種の表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【特許文献６】特開２００６−２１５２１３
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと保持容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。保持容量は、サンプリングされた映像信号の信号電位に応じた入力電圧を保持する。ドライブトランジスタは、保持容量に保持された入力電圧に応じて所定の発光期間に出力電流を駆動電流として供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
【０００５】
ドライブトランジスタは、保持容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち保持容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
【０００６】
ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【０００７】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。
【０００８】
上述したように、個々の画素のドライブトランジスタは製造プロセスなどの影響により閾電圧に初期的なばらつきがある。この初期的なばらつきは、画素回路にドライブトランジスタの閾電圧のばらつきをキャンセルする機能（閾電圧補正機能）を組み込むことで対処可能である。しかしながら、ドライブトランジスタは初期的な閾電圧のばらつきに加え、経時的に閾電圧が変動していく傾向にある。この変動幅が閾電圧補正機能の補正能力範囲を超えると、閾電圧のばらつきの影響を除去できず、輝度むらが現れる。閾電圧の経時的な変動を見越して閾電圧補正機能の能力に余裕を持たせるためには、画素に供給する電源電圧を高く設定するが必要であり、消費電力の増大化を招いてしまう。
【課題を解決するための手段】
【０００９】
上述した従来の技術の課題に鑑み、本発明はドライブトランジスタの閾電圧の経時的な変動を抑制可能な表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなり、前記駆動部は少なくとも、フィールド毎に走査線の順次走査を行って各走査線に制御信号を供給するライトスキャナと、該順次走査に合わせて各信号線に映像信号を供給する信号セレクタとを有し、各画素は少なくとも、サンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子とを含み、前記サンプリングトランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインが該信号線と該ドライブトランジスタのゲートとの間に接続し、前記ドライブトランジスタは、ドレインが電源ラインに接続しソースが該発光素子に接続し、前記保持容量は該ドライブトランジスタのゲートとソースとの間に接続し、前記サンプリングトランジスタは、該制御信号に応じてオンし該映像信号をサンプリングして該保持容量に書き込み、前記ドライブトランジスタは、該保持容量に書き込まれた映像信号に応じた駆動電流を該発光素子に供給する表示装置であって、各画素は、各フィールドで発光期間と非発光期間とに分かれて動作し、前記信号セレクタは、各信号線に対して映像信号のほかに各発光素子を消灯するための所定電位を供給し、前記ライトスキャナは、信号線から映像信号を画素に取り込むための制御信号のほかに、信号線から所定電位を画素に取り込むための制御信号を各走査線に供給し、前記サンプリングトランジスタは、該ライトスキャナから供給された制御信号に応じて信号線から該所定電位を取り込んでドライブトランジスタのゲートに印加し、以って発光素子を消灯して発光期間から非発光期間への切り換えを行うと共に、該所定電位を該ドライブトランジスタのゲートに印加することで、該ドライブトランジスタのゲートとソースの間の電圧を該映像信号のレベルに対応した逆バイアス状態とし、以って該ドライブトランジスタの閾電圧の変動を抑制することを特徴とする。
【００１０】
好ましくは前記信号セレクタは該所定電位を最適に設定して、該映像信号が白レベルの時該ドライブトランジスタのゲートとソースの間の電圧が最大の逆バイアス状態となり、該映像信号が黒レベルの時該ドライブトランジスタのゲートとソースの間の電圧がゼロになり或いはゼロに近づいて最小の逆バイアス状態になる。又前記ライトスキャナが該走査線に供給する制御信号をパルス化することで、前記サンプリングトランジスタは、該ドライブトランジスタのソース電位を固定した状態で瞬時に該所定電位を該ドライブトランジスタのゲートに印加し、以ってソース電位に対してゲート電位を逆転して該ドライブトランジスタを逆バイアス状態におく。又前記ライトスキャナは、該走査線に供給する制御信号の位相を調整して発光期間と非発光期間の比率を最適化し、以って発光期間中該ドライブトランジスタのゲートとソースの間に生じる順バイアス状態での閾電圧変動を、非発光期間中該ドライブトランジスタのゲートとソースの間に生じる逆バイアス状態での閾電圧変動により打ち消す様にした。又該映像信号のサンプリングに先立って、該ドライブトランジスタがカットオフするまで電流を流し、カットオフした時現われるドライブトランジスタのゲートとソースとの間の電圧を該保持容量に書き込み、以って該ドライブトランジスタの閾電圧補正動作を行う。又該サンプリングトランジスタがオンして映像信号を該保持容量に書き込む際、該ドライブトランジスタに流れる駆動電流を所定の補正期間該保持容量に負帰還し、以って該ドライブトランジスタの移動度補正動作を行う。
【発明の効果】
【００１１】
本発明によれば、表示装置の各画素が、１フィールドで発光期間と非発光期間とに分かれて動作する。発光期間ではドライブトランジスタのゲートとソース間に順バイアスが加わり、ドライブトランジスタがオン状態となって、駆動電流を発光素子に供給する。ドライブトランジスタはゲート／ソース間に順バイアスが加わることで、その閾電圧は経時的に上方シフトしていく。一方非発光期間では、ドライブトランジスタのソース／ゲート間に逆バイアス電圧が加わるようにして、ドライブトランジスタをオフ状態にしている。ドライブトランジスタは逆バイアス状態の下では、閾電圧が下方にシフトする傾向にある。この様なドライブトランジスタの性質を利用して、発光期間における閾電圧の上方シフトと非発光期間における閾電圧の下方シフトが相殺し合って、閾電圧はトータルとして経時変化があまり生じないようにしている。
特に本発明では、非発光期間にドライブトランジスタのゲート／ソース間を逆バイアス状態とするために、発光期間から非発光期間に切換る瞬間に、サンプリングトランジスタを瞬間的にオンし、信号線から所定の電位を取り込んでドライブトランジスタのゲートに印加している。所定電位をドライブトランジスタのゲートに印加することで、ドライブトランジスタのゲートとソースの間の電圧を逆バイアス状態にすることができる。その際、逆バイアス量は、映像信号のレベルに対応したものになる。例えば映像信号が白レベルのときドライブトランジスタに印加されるゲート電圧Ｖｇｓは大きなものとなって、強い順バイアスが加わる。これによりドライブトランジスタの閾電圧は大きく上方シフトする傾向にある。一方非発光期間になると逆バイアス状態に切換るが、その大きさは元の順バイアス状態の量と見合う様になっている。かかる構成により、本発明にかかる表示装置は、経時的にドライブトランジスタの閾電圧のドリフトを抑制することが可能となる。この結果、画素回路に組み込む閾電圧補正機能はその能力を大きく設定する必要がなく、動作電圧の振幅を抑制できるので、表示装置の消費電力の低減化に寄与できる。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部１とこれを駆動する駆動部とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線（信号ライン）ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された給電線（電源ライン）ＶＬとを備えている。なお本例は、各画素２にＲＧＢ三原色のいずれかが割り当てられており、カラー表示が可能である。但しこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査するライトスキャナ４と、この線順次走査に合わせて各給電線ＶＬに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ６と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタ）３とを備えている。
【００１３】
図２は、図１に示した表示装置に含まれる画素２の具体的な構成及び結線関係を示す回路図である。図示するように、この画素２は有機ＥＬデバイスなどで代表される発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、保持容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が対応する走査線ＷＳに接続し、一対の電流端（ソース及びドレイン）の片方が対応する信号線ＳＬに接続し、他方がドライブトランジスタＴｒｄの制御端（ゲートＧ）に接続する。ドライブトランジスタＴｒｄは、一対の電流端（ソースＳ及びドレイン）の一方が発光素子ＥＬに接続し、他方が対応する給電線ＶＬに接続している。本例では、ドライブトランジスタＴｒｄがＮチャネル型であり、そのドレインが給電線ＶＬに接続する一方、ソースＳが出力ノードとして発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。保持容量ＣｓはドライブトランジスタＴｒｄの片方の電流端であるソースＳと制御端であるゲートＧの間に接続している。
【００１４】
かかる構成において、サンプリングトランジスタＴｒ１は走査線ＷＳから供給された制御信号に応じて導通し、信号線ＳＬから供給された信号電位Ｖｓｉｇをサンプリングして保持容量Ｃｓに保持する。ドライブトランジスタＴｒｄは、第１電位（高電位Ｖｃｃ）にある給電線ＶＬから電流の供給を受け保持容量Ｃｓに保持された信号電位に応じて駆動電流を発光素子ＥＬに流す。ライトスキャナ４は、信号線ＳＬが信号電位にある時間帯にサンプリングトランジスタＴｒ１を導通状態にするため、所定のパルス幅の制御信号を制御線ＷＳに出力し、以って保持容量Ｃｓに信号電位を保持すると同時にドライブトランジスタＴｒｄの移動度μに対する補正を信号電位に加える。この後ドライブトランジスタＴｒｄは保持容量Ｃｓに書き込まれた信号電位Ｖｓｉｇに応じた駆動電流を発光素子ＥＬに供給し、発光動作に入る。
【００１５】
本画素回路２は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ６は、サンプリングトランジスタＴｒ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで給電線ＶＬを第１電位（高電位Ｖｃｃ）から第２電位（低電位Ｖｓｓ２）に切換える。またライトスキャナ４は同じくサンプリングトランジスタＴｒ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリングトランジスタＴｒ１を導通させて信号線ＳＬから基準電位Ｖｓｓ１をドライブトランジスタＴｒｄのゲートＧに印加すると共にドライブトランジスタＴｒｄのソースＳを第２電位（Ｖｓｓ２）にセットする。電源スキャナ６は第２タイミングの後の第３タイミングで給電線ＶＬを第２電位Ｖｓｓ２から第１電位Ｖｃｃに切換えて、ドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持する。かかる閾電圧補正機能により、本表示装置は画素毎にばらつくドライブトランジスタＴｒｄの閾電圧Ｖｔｈの影響をキャンセルすることができる。
【００１６】
本画素回路２は、さらにブートストラップ機能も備えている。即ちライトスキャナ４は保持容量Ｃｓに信号電位Ｖｓｉｇが保持された段階で走査線ＷＳに対する制御信号の印加を解除し、サンプリングトランジスタＴｒ１を非道通状態にしてドライブトランジスタＴｒｄのゲートＧを信号線ＳＬから電気的に切り離し、以ってドライブトランジスタＴｒｄのソースＳの電位変動にゲートＧの電位が連動し、ゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持することができる。
【００１７】
本発明の特徴事項として、各画素２は、各フィードで発光期間と非発光期間とに分かれて動作する。ライトスキャナ４は、各信号線ＷＳに対して映像信号の他に各発光素子ＥＬを消灯するための所定電位を供給している。ライトスキャナ４は、信号線ＳＬから映像信号を画素２に取り込むための制御信号の他に、信号線ＳＬから所定電位を画素２に取り込むための制御信号を各走査線ＷＳに供給する。サンプリングトランジスタＴｒ１は、ライトスキャナ４から供給された制御信号に応じて信号線ＳＬから所定電位を取り込んでドライブトランジスタのゲートＧに印加し、以って発光素子ＥＬを消灯して発光期間から非発光期間への切換えを行うと共に、所定電位をドライブトランジスタＴｒｄのゲートＧに印加することで、ドライブトランジスタＴｒｄのゲートＧとソースＳの間の電圧Ｖｇｓを映像信号のレベルＶｓｉｇに対応した逆バイアス状態とし、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈの変動を抑制する。
【００１８】
信号セレクタ（水平セレクタ）３は、所定電位を最適に設定して、映像信号の信号電位Ｖｓｉｇが白レベルのときドライブトランジスタＴｒｄのゲートＧとソースＳの間の電圧Ｖｇｓが最大の逆バイアス状態となり、映像信号の信号電位Ｖｓｉｇが黒レベルのときドライブトランジスタＴｒｄのゲートＧとソースＳの間の電圧Ｖｇｓが０になりあるいは０に近づいて最小の逆バイアス状態になる。例えば信号セレクタ３は、この所定電位を基準電位Ｖｓｓ１に設定することで最適なものとしている。ライトスキャナ４が走査線ＷＳに供給する発光期間／非発光期間切換え用の制御信号をパルス化することで、サンプリングトランジスタＴｒ１はドライブトランジスタＴｒｄのソース電位をほぼ固定した状態で瞬時に所定電位をドライブトランジスタＴｒｄのゲートＧに印加し、以ってソース電位に対してゲート電位を逆転しドライブトランジスタＴｒｄを逆バイアス状態におく。場合によりライトスキャナ４は、走査線ＷＳに供給する発光期間／非発光期間切換え用の制御信号の位相を調整して発光期間と非発光期間の比率（デューティ）を最適化し、以って発光期間中ドライブトランジスタＴｒｄのゲートＧとソースＳの間に生じる順バイアス状態での閾電圧変動を、非発光期間中ドライブトランジスタのゲートＧとソースＳの間に生じる逆バイアス状態での閾電圧変動により打ち消すようにしている。
【００１９】
図３は、図２に示した画素回路２の動作説明に供するタイミングチャートである。但しこのタイミングチャートは、本発明の元になった先行開発例のタイミングチャートであり、発光期間と非発光期間の切換えは行っていない。本発明の理解を容易にするため、まずこの先行開発例の動作シーケンスを本発明の一部として詳細に説明する。この先行開発例は、ドライブトランジスタの閾電圧の経時変動対策を施す前の実施形態である。図３のタイミングチャートは時間軸を共通にして、走査線ＷＳの電位変化、給電線ＶＬの電位変化及び信号線ＳＬの電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートＧ及びソースＳの電位変化も表してある。
【００２０】
走査線ＷＳには、サンプリングトランジスタＴｒ１をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて１フィールド（１ｆ）周期で走査線ＷＳに印加される。この制御信号パルスは一水平走査周期（１Ｈ）の間に二発のパルスを含んでいる。最初のパルスを第一パルスＰ１とし、後続のパルスを第二パルスＰ２と呼ぶ場合がある。給電線ＶＬは同じように１フィールド周期（１ｆ）で高電位Ｖｃｃと低電位Ｖｓｓ２との間で切換る。信号線ＳＬには一水平走査周期（１Ｈ）内で信号電位Ｖｓｉｇと基準電位Ｖｓｓ１が切換る映像信号を供給している。
【００２１】
図３のタイミングチャートに示すように、画素は前のフィールドの発光期間からタイミングＴ１で当該フィールドの非発光期間に入り、そのあと当該フィールドの発光期間となる。この非発光期間で準備動作、閾電圧補正動作、信号書込動作、移動度補正動作などを行う。
【００２２】
前フィールドの発光期間では、給電線ＶＬが高電位Ｖｃｃにあり、ドライブトランジスタＴｒｄが駆動電流Ｉｄｓを発光素子ＥＬに供給している。駆動電流Ｉｄｓは高電位Ｖｃｃにある給電線ＶＬからドライブトランジスタＴｒｄを介して発光素子ＥＬを通り、カソードラインに流れ込んでいる。
【００２３】
続いて当該フィールドの非発光期間に入るタイミングＴ１で、給電線ＶＬを高電位Ｖｃｃから低電位Ｖｓｓ２に切換える。これにより給電線ＶＬはＶｓｓ２まで放電され、さらにドライブトランジスタＴｒｄのソースＳの電位はＶｓｓ２まで下降する。これにより発光素子ＥＬのアノード電位（即ちドライブトランジスタＴｒｄのソース電位）は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。またドライブトランジスタのソースＳの電位降下に連動してゲートＧの電位も降下する。
【００２４】
続いてタイミングＴ２になると、走査線ＷＳを低レベルから高レベルに切換えることで、サンプリングトランジスタＴｒ１が導通状態になる。この時信号線ＳＬは基準電位Ｖｓｓ１にある。よってドライブトランジスタＴｒｄのゲートＧの電位は導通したサンプリングトランジスタＴｒ１を通じて信号線ＳＬの基準電位Ｖｓｓ１となる。この時ドライブトランジスタＴｒｄのソースＳの電位はＶｓｓ１よりも十分低い電位Ｖｓｓ２にある。この様にしてドライブトランジスタＴｒｄのゲートＧとソースＳとの間の電圧ＶｇｓがドライブトランジスタＴｒｄの閾電圧Ｖｔｈより大きくなるように、初期化される。タイミングＴ１からタイミングＴ３までの期間Ｔ１‐Ｔ３はドライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓを予めＶｔｈ以上に設定する準備期間である。
【００２５】
この後タイミングＴ３になると、給電線ＶＬが低電位Ｖｓｓ２から高電位Ｖｃｃに遷移し、ドライブトランジスタＴｒｄのソースＳの電位が上昇を開始する。やがてドリライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。この様にしてドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が保持容量Ｃｓに書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら保持容量Ｃｓ側に流れ、発光素子ＥＬには流れないようにするため、発光素子ＥＬがカットオフとなるようにカソード電位Ｖｃａｔｈを設定しておく。
【００２６】
タイミングＴ４では走査線ＷＳがハイレベルからローレベルに戻る。換言すると、走査線ＷＳに印加された第一パルスＰ１が解除され、サンプリングトランジスタはオフ状態になる。以上の説明から明らかなように、第一パルスＰ１は閾電圧補正動作を行うために、サンプリングトランジスタＴｒ１のゲートに印加される。
【００２７】
この後信号線ＳＬが基準電位Ｖｓｓ１から信号電位Ｖｓｉｇに切換る。続いてタイミングＴ５で走査線ＷＳが再びローレベルからハイレベルに立上る。換言すると第二パルスＰ２がサンプリングトランジスタＴｒ１のゲートに印加される。これによりサンプリングトランジスタＴｒ１は再びオンし、信号線ＳＬから信号電位Ｖｓｉｇをサンプリングする。よってドライブトランジスタＴｒｄのゲートＧの電位は信号電位Ｖｓｉｇになる。ここで発光素子ＥＬは始めカットオフ状態（ハイインピーダンス状態）にあるためドライブトランジスタＴｒｄのドレインとソースの間に流れる電流は専ら保持容量Ｃｓと発光素子ＥＬの等価容量に流れ込み充電を開始する。この後サンプリングトランジスタＴｒ１がオフするタイミングＴ６までに、ドライブトランジスタＴｒｄのソースＳの電位はΔＶだけ上昇する。この様にして映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃｓに書き込まれる共に、移動度補正用の電圧ΔＶが保持容量Ｃｓに保持された電圧から差し引かれる。よってタイミングＴ５からタイミングＴ６まで期間Ｔ５‐Ｔ６が信号書込期間＆移動度補正期間となる。換言すると、走査線ＷＳに第二パルスＰ２が印加されると、信号書込動作及び移動度補正動作が行われる。信号書込期間＆移動度補正期間Ｔ５‐Ｔ６は、第二パルスＰ２のパルス幅に等しい。即ち第二パルスＰ２のパルス幅が移動度補正期間を規定している。
【００２８】
この様に信号書込期間Ｔ５‐Ｔ６では信号電にＶｓｉｇの書込みと補正量ΔＶの調整が同時に行われる。Ｖｓｉｇが高いほどドライブトランジスタＴｒｄが供給する電流Ｉｄｓは大きくなり、ΔＶの絶対値も大きくなる。従って発光輝度レベルに応じた移動度補正が行われる。Ｖｓｉｇを一定とした場合、ドライブトランジスタＴｒｄの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど保持容量Ｃｓに対する負帰還量ΔＶが大きくなるので、画素毎の移動度μのばらつきを取り除くことができる。
【００２９】
最後にタイミングＴ６になると、前述したように走査線ＷＳが低レベル側に遷移し、サンプリングトランジスタＴｒ１はオフ状態となる。これによりドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。このときドレイン電流Ｉｄｓが発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位は駆動電流Ｉｄｓに応じて上昇する。発光素子ＥＬのアノード電位の上昇は、即ちドライブトランジスタＴｒｄのソースＳの電位上昇に他ならない。ドライブトランジスタＴｒｄのソースＳの電位が上昇すると、保持容量Ｃｓのブートストラップ動作によりドライブトランジスタＴｒｄのゲートＧの電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中ドライブトランジスタＴｒｄのゲートＧ／ソースＳ間の入力電圧Ｖｇｓは一定に保持される。このゲート電圧Ｖｇｓの値は信号電位Ｖｓｉｇに閾電圧Ｖｔｈ及び移動量μの補正をかけたものとなっている。ドライブトランジスタＴｒｄは飽和領域で動作する。即ちドライブトランジスタＴｒｄは、ゲートＧ／ソースＳ間の入力電圧Ｖｇｓに応じた駆動電流Ｉｄｓを出力する。このゲート電圧Ｖｇｓの値は信号電位Ｖｓｉｇに閾電圧Ｖｔｈ及び移動量μの補正をかけたものとなっている。
【００３０】
先行開発例の動作シーケンスでは、１フィールド（１ｆ）の大半が発光期間を占めており、残りの短い非発光期間で、閾電圧補正動作や信号書込動作を行うようになっている。非晶質シリコンなどの薄膜プロセスを用いたＴＦＴなどでは、発光期間に比例してドライブトランジスタの閾電圧特性がシフトする傾向にある。図４は、Ｎチャネル型ドライブトランジスタのＶｔｈ経時変動を示すグラフである。横軸に経過時間をとり、縦軸に閾電圧シフト量をとっている。グラフから明らかなように、時間の経過と共に、閾電圧Ｖｔｈは上方シフトしている。この現象は、トランジスタのオン時間やオン電流に比例してＶｔｈ特性が変動するというＴＦＴデバイス特有の問題である。上述した先行開発例の画素回路は、閾電圧の初期的なばらつきに対処するための閾電圧補正機能を組み込んでいる。しかしながらＶｔｈ特性の経時変動幅が大きくなると、閾電圧補正機能では対処できなくなる。経時的な特性変動に対処するためには、閾電圧補正機能の能力を高める必要があり、電源電圧の振幅（Ｖｃｃ−Ｖｓｓ２）や映像信号の振幅（Ｖｓｉｇ−Ｖｓｓ１）を高く設定する必要があり、パネルの消費電力が増加してしまう。
【００３１】
図５は、本発明に従った画素回路の動作シーケンスを示すタイミングチャートであり、先行開発例で問題となったドライブトランジスタのＶｔｈドリフトに対処したものである。理解を容易にするため、図３に示したタイミングチャートと同様の表記を採用している。異なる点は、タイミングＴ６で発光期間に入った後、当該フィールドが終了するより前の適当なタイミングＴ６Ｅで、発光期間を強制的に打ち切り、非発光期間に切換えていることである。この目的で、ライトスキャナ４は第三の制御パルスＰ３をタイミングＴ６Ｅで走査線ＷＳ上に出力している。本発明では、発光期間から非発光期間に切換えるため、制御パルスＰ３でサンプリングトランジスタＴｒ１をオンし、映像信号の基準電圧Ｖｓｓ１をドライブトランジスタＴｒｄのゲートに書き込み、これをカットオフさせている。本発明ではドライブトランジスタＴｒｄをカットオフするために入力する所定の電圧を一定値（例えばＶｓｓ１）にすることで、非発光期間にはドライブトランジスタＴｒｄが逆バイアス状態になるようにしている。一方発光期間ではドライブトランジスタのゲートＧとソースＳとの間の電圧は正バイアス状態である。正バイアス状態と逆バイアス状態でＶｔｈシフトの極性が互いに反対になるので、結果的にＶｔｈドリフトを抑制することができる。特に本発明では映像信号の信号電位Ｖｓｉｇのレベルに応じて逆バイアス量を自動的に調整し、ドリフトを完全に打ち消すようにしている。白表示時にはドライブトランジスタＴｒｄに大きな逆バイアスが印加されるようにし、黒表示時には印加する逆バイアスが０もしくは非常に小さな値となる。これにより各階調ごとに異なるＶｔｈシフト量を適正に補正することが可能である。大きな駆動電流が流れる白表示（最大輝度）では発光期間におけるＶｔｈの正ドリフト量が大きくなる。これを打ち消すため、非発光期間では逆バイアス量を大きくして必要な負ドリフト量を確保している。逆に黒表示（輝度最小）では発光期間中におけるＶｔｈの正ドリフト量はほとんどない。よって非発光期間ではドライブトランジスタに実質的な逆バイアスを加える必要はない。
【００３２】
発光期間と非発光期間を切換えるため、ライトスキャナが走査線ＷＳに供給する制御信号ＤＳを数μｓのオーダーでパルス化することにより、サンプリングトランジスタＴｒ１はドライブトランジスタＴｒｄのソース電位をほぼ固定した状態で瞬時に所定電位Ｖｓｓ１をドライブトランジスタＴｒｄのゲートＧに印加している。タイミングチャートに示すようにタイミングＴ６ＥでドライブトランジスタＴｒｄのゲート電位は瞬時にＶｓｓ１まで降下している。かかる動作によりソース電位に対してゲート電位を逆転してドライブトランジスタＴｒｄを逆バイアス状態におく。これによりドライブトランジスタＴｒ１はカットオフするため、駆動電流は流れない。よって制御信号パルスＰ３が解除された後は、逆バイアス状態を維持したままドライブトランジスタのソース電位及びゲート電位が下方にブートストラップする。
【００３３】
タイミングチャートに示すように、発光期間では信号電位Ｖｓｉｇが高いほどドライブトランジスタのゲート電位はソース電位に比べて高くなっており、正バイアス量が大きい。タイミングＴ６Ｅでソース電位を固定しつつゲート電位を瞬時にＶｓｓ１まで下げて逆転することにより、逆バイアス状態を得ている。この動作から明らかなように、正バイアス量が大きいほど逆バイアス量も大きくなっている。但し完全に正バイアス量と逆バイアス量が対応しているとは限らない。場合によっては、走査線ＷＳに供給する制御信号パルスＰ３の位相を調整して発光期間と非発光期間の比率を最適化し、以って発光期間中ドライブトランジスタに生じる順バイアス状態（正バイアス状態）での閾電圧上方変動を、非発光期間中ドライブトランジスタに生じる逆バイアス状態（負バイアス状態）での閾電圧下方変動により完全に打ち消すようにしても良い。
【００３４】
図６は、ドライブトランジスタのＶｔｈ経時変動を示すグラフである。横軸に経過時間をとり、縦軸に閾電圧シフト量をとってある。図示するようにＮチャネル型のドライブトランジスタに正バイアス（Ｖｇｓ＞０）が印加されると、Ｖｔｈは正方向に変動する。逆に負バイアス（Ｖｇｓ＜０）を印加するとＶｔｈは負方向に変動する。つまり発光時には正バイアスが印加されるので、Ｖｔｈは正方向に変動する。これに対処するため、本発明では非発光時に負バイアスを印加することでＶｔｈを負方向に変動させている。両方向の変動は互いに打ち消し合うため、トータルの経時変動量を大幅に抑制することができる。従って画素回路に組み込まれた閾電圧補正機能は十分に機能することができ、その能力を上げるため特に電源電圧振幅などを拡大する必要もない。
【００３５】
図７は、本発明にかかる画素回路の動作説明に供する模式図であり、特に映像信号の信号電位Ｖｓｉｇが白レベルの場合である。（Ａ）は発光時（正バイアス）の動作状態を示し、（Ｂ）はドライブトランジスタがカットオフ時の状態を示し、（Ｃ）は非発光時（逆バイアス）の状態を表している。前述したように本発明では発光期間の途中でドライブトランジスタのゲートに所定の電位を書き込むことでドライブトランジスタをカットオフし、非発光状態に切換えている。白表示の発光時では（Ａ）に示すようにドライブトランジスタＴｒｄのソース電位は発光素子ＥＬのアノード電位と同等で、最高輝度の駆動電流に相当する電位に保持されている。輝度の絶対値や開口率にも依存するが、アノード電位（従ってソース電位）はおよそ５〜１０Ｖである。（Ａ）の例ではほぼ中間の８Ｖとしている。一方映像信号の信号電位Ｖｓｉｇは最高振幅の１６Ｖとし、これがドライブトランジスタＴｒｄのゲートＧに加わっている。白表示の場合の正バイアス量はＶｇｓ＝８Ｖである。
【００３６】
（Ｂ）に示すようにサンプリングトランジスタＴｒ１をオンして２Ｖの基準電位Ｖｓｓ１をドライブトランジスタＴｒｄのゲートに書き込む。これによりドライブトランジスタＴｒｄはカットオフする。この基準電位書き込み時間（即ち制御信号パルス幅）は、カットオフ動作時発光素子ＥＬからリーク電流がほとんど生じない程度に数μｓと短くする。従って発光素子ＥＬのアノード電位（即ちドライブトランジスタのソース電位）はほとんど変動することなく８Ｖのレベルを保ったままカットオフすることになる。このカットオフ動作により、Ｖｇｓ＝−６Ｖとなって、ドライブトランジスタには逆バイアスが印加される。
【００３７】
（Ｃ）に示すようにサンプリングトランジスタＴｒ１がオフした後、発光素子ＥＬを介してソース電位（アノード電位）は発光素子が完全にカットオフするまでリークにより下降していく。しかしＶｇｓの絶対値は保持される。つまり非発光期間のすべてにおいて逆バイアス状態が維持されることになる。
【００３８】
図８は、黒表示（輝度最小）時の動作状態を示す模式図である。理解を容易にするため、図７と同様の表記を採用している。黒表示の場合は、輝度最低で発光期間にはほとんど駆動電流は流れず、Ｖｔｈ特性変動も生じない。発光素子ＥＬにも電流が流れないのでほぼカットオフした状態になり、アノード電位（従ってソース電位）は２Ｖ程度である。ここでも同様にサンプリングトランジスタＴｒ１をオンして２Ｖの基準電位をドライブトランジスタＴｒｄのゲートに書き込む。よってドライブトランジスタＴｒｄがカットオフするときのＶｇｓは０Ｖとなる。このＶｇｓは非発光期間でもそのまま保持される。非発光期間では逆バイアスが印加されないので、非発光期間におけるＶｔｈの負方向への変動も生じない。
【００３９】
以上の動作シーケンスから明らかなように、本発明では白表示の場合、非発光期間において逆バイアスを積極的に印加し、発光時に生じたＶｔｈシフトをキャンセルして元に戻す。一方黒表示時には逆バイアスを印加せず、発光期間と非発光期間共にＶｔｈシフトは実質的に生じないようにしている。よって本発明はトータルのＶｔｈシフト量を大幅に抑制することができる。画素回路に組み込んであるＶｔｈ補正機能を強化する必要がないため、電源電圧の振幅を拡大する必要がなくパネルの低消費電力化が可能になる。
【００４０】
図９は、本発明にかかる表示装置の別の実施形態を示す全体ブロック図である。図示する様に、本表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。スキャナ部と信号部とで駆動部を構成する。画素アレイ部１は、行状に配された第１走査線ＷＳ、第２走査線ＤＳ、第３走査線ＡＺ１及び第４走査線ＡＺ２と、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１，第２電位Ｖｓｓ２及び第３電位ＶＤＤを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ第１走査線ＷＳ、第２走査線ＤＳ、第３走査線ＡＺ１及び第４走査線ＡＺ２に制御信号を供給して順次行毎に画素回路２を走査する。
【００４１】
図１０は、図９に示した画像表示装置に組み込まれる画素の構成を示す回路図である。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、保持容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を保持容量Ｃｓにサンプリングする。保持容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。
【００４２】
第１スイッチングトランジスタＴｒ２は、サンプリング期間（映像信号書込期間）に先立ち走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄの制御端であるゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄの一方の電流端であるソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄの他方の電流端であるドレインを第３電位ＶＤＤに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位ＶＤＤに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。
【００４３】
以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと１個の保持容量Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることができる。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００４４】
図１１は、図１０に示した画像表示装置から画素回路２の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号の信号電位Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。
【００４５】
図１２は、図１１に示した画素回路のタイミングチャートである。但しこのタイミングチャートはドライブトランジスタのＶｔｈドリフト対策を施す前の動作シーケンスを表している。本発明の理解を容易にするため、対策前の動作シーケンスを本発明の一部として以下に詳細に説明する。図１２は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００４６】
図１２のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。
【００４７】
当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源ＶＤＤに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００４８】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりスイッチングトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源ＶＤＤから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００４９】
続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００５０】
タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが保持容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、保持容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００５１】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを保持容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて保持容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が保持容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対するＶｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が保持容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間（映像信号書込期間）に相当する。
【００５２】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源ＶＤＤに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本発明では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは保持容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図４のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【００５３】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは負帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。
【００５４】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【００５５】
図１３は、本発明に従ってＶｔｈドリフト対策を施した後の動作シーケンスを示すタイミングチャートである。理解を容易にするため、図１２に示したタイミングチャートと同様の表記を採用している。図示するように、タイミングＴ７で発光期間が開始してからタイミングＴ８で当該フィールドが終了するまでの間の適当なタイミングＴ７Ｅで、ライトスキャナは信号線ＳＬから所定電位を画素に取り込むための制御信号パルスを走査線ＷＳに供給する。サンプリングトランジスタはライトスキャナから供給されたこの制御信号パルスに応じて信号線ＳＬから所定電位を取り込んでドライブトランジスタＴｒｄのゲートＧに印加し、以って発光素子ＥＬを消灯して発光期間から非発光期間への切換を行う。所定電位をドライブトランジスタＴｒｄのゲートＧに印加することで、ドライブトランジスタＴｒｄのゲートＧとソースＳの間の電圧を映像信号のレベルに対応した逆バイアス状態とし、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈの変動を抑制している。
【００５６】
本発明にかかる表示装置は、図１４に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００５７】
本発明にかかる表示装置は、図１５に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００５８】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００５９】
図１６は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００６０】
図１７は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００６１】
図１８は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００６２】
図１９は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００６３】
図２０は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【図面の簡単な説明】
【００６４】
【図１】本発明にかかる表示装置の実施形態の全体構成を示すブロック図である。
【図２】図１に示した表示装置に組み込まれる画素回路の構成を示す回路図である。
【図３】図２に示した画素回路の動作シーケンスを示すタイミングチャートである。
【図４】ドライブトランジスタの経過時間と閾電圧シフト量との関係を示すグラフである。
【図５】図１及び図２に示した表示装置の本発明に従った動作シーケンスを示すタイミングチャートである。
【図６】ドライブトランジスタの経過時間と閾電圧シフト量との関係を示すグラフである。
【図７】本発明にかかる表示装置の動作説明に供する模式図である。
【図８】同じく動作説明に供する模式図である。
【図９】本発明にかかる表示装置の他の実施形態の全体構成を示すブロック図である。
【図１０】図９に示した表示装置に組み込まれる画素の回路構成を示す回路図である。
【図１１】同じく画素の回路構成を示す模式図である。
【図１２】図９〜図１１に示した表示装置の動作説明に供するタイミングチャートである。
【図１３】同じく本発明に従った動作シーケンスを示すタイミングチャートである。
【図１４】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図１５】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図１６】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図１７】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図１８】本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。
【図１９】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２０】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【符号の説明】
【００６５】
１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ（信号セレクタ）、４・・・ライトスキャナ、６・・・電源スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、Ｃｓ・・・保持容量、ＥＬ・・・発光素子
【図１】
0004715850.tif 000002
【図２】
0004715850.tif 000003
【図３】
0004715850.tif 000004
【図４】
0004715850.tif 000005
【図５】
0004715850.tif 000006
【図６】
0004715850.tif 000007
【図７】
0004715850.tif 000008
【図８】
0004715850.tif 000009
【図９】
0004715850.tif 000010
【図１０】
0004715850.tif 000011
【図１１】
0004715850.tif 000012
【図１２】
0004715850.tif 000013
【図１３】
0004715850.tif 000014
【図１４】
0004715850.tif 000015
【図１５】
0004715850.tif 000016
【図１６】
0004715850.tif 000017
【図１７】
0004715850.tif 000018
【図１８】
0004715850.tif 000019
【図１９】
0004715850.tif 000020
【図２０】
0004715850.tif 000021