(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記半導体基板内に形成された、前記第１導電型とは逆導電型の第２導電型のウエルと、
前記ウエル内に形成された複数の前記第１導電型の電荷蓄積領域であって、行列状に配置され、入射光の光量に応じて生成された信号電荷を蓄積する電荷蓄積領域と、
前記行列状に配置された電荷蓄積領域の列に沿って前記ウエル内に形成され、前記電荷蓄積領域に蓄積された信号電荷が読み出され、読み出された前記信号電荷が列方向に転送される前記第１導電型の垂直転送チャネルと、
前記ウエル内に形成され、前記垂直転送チャネルの端部に結合され、前記垂直転送チャネルから転送された前記信号電荷が保持される前記第１導電型のラインメモリ転送路と、
前記ウエル内に形成され、前記ラインメモリ転送路の端部に結合され、前記ラインメモリ転送路から転送された前記信号電荷が行方向に転送される前記第１導電型の水平転送チャネルと
を有し、前記電荷蓄積領域に蓄積された信号電荷を前記垂直転送チャネルに読み出し、１水平ブランク期間に対し水平転送チャネルの転送を１回行い、信号電荷を出力する固体撮像素子の駆動方法であって、
第１の水平ブランク期間に前記垂直転送チャネルから前記ラインメモリに第１の行の信号電荷を転送し、次の第２の水平ブランク期間に、その一部を前記ラインメモリから前記水平転送チャネルに転送し、次の第３の水平ブランク期間に、前記第１の行の残余の信号電荷を前記ラインメモリから前記水平転送チャネルに転送した後、前記第１の行の次の第２の行の信号電荷を前記垂直転送チャネルから空になった前記ラインメモリに転送する固体撮像素子の駆動方法。
【請求項２】
前記固体撮像素子が画素ずらし配列の固体撮像素子である請求項１に記載の固体撮像素子の駆動方法。
【請求項３】
前記第１導電型がｎ型である請求項１または２に記載の固体撮像素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の駆動方法に関する。
【背景技術】
【０００２】
図３（Ａ）〜（Ｄ）を用いて、ＣＣＤ型固体撮像素子の構成について説明する。図３（Ａ）及び（Ｂ）は、ＣＣＤ型固体撮像素子の構成を示す概略的な平面図であり、図３（Ｃ）は、ＣＣＤ型固体撮像素子の受光領域の一部の概略を示す断面図である。また、図３（Ｄ）は、ＣＣＤ型固体撮像素子の水平転送チャネル及び電荷検出部の一部の概略を示す断面図である。
【０００３】
図３（Ａ）を参照する。ＣＣＤ型固体撮像素子は、たとえば正方行列状に配置された複数の感光領域６２、複数の感光領域６２の列に沿って形成された複数の垂直転送チャネル（垂直ＣＣＤ）６４、隣接する垂直転送チャネル６４の列間に形成されたチャネルストップ領域７６、受光領域（画素配列領域）６１外で各垂直転送チャネル６４の一端に形成されたラインメモリ６８、ラインメモリ６８を介して複数の垂直転送チャネル６４に電気的に結合された水平転送チャネル（水平ＣＣＤ）６６、及び水平転送チャネル６６の端部に結合された電荷検出部６７を含んで構成される。なお、受光領域６１は感光領域６２及び垂直転送チャネル６４を含んで構成される。
【０００４】
感光領域６２は、感光素子、たとえばフォトダイオード及びトランスファーゲートを含んで構成される。フォトダイオードは、入射した光量に応じて信号電荷を発生、蓄積する。蓄積された信号電荷は、トランスファーゲートから垂直転送チャネル６４に読み出され、垂直転送チャネル６４内を、全体として水平転送チャネル６６に向かう方向（垂直方向、列方向）に転送される。垂直転送チャネル６４の端部まで転送された信号電荷は、ラインメモリ６８に一旦蓄えられた後、水平転送チャネル６６内に１行ごとに転送される。
【０００５】
水平転送チャネル６６に転送された信号電荷は、水平転送チャネル６６内を、全体として垂直方向と交差する方向、たとえば水平方向（垂直方向と直交する方向、行方向）に転送された後、電荷検出部６７に転送される。電荷検出部６７においては、水平転送チャネル６６から転送された信号電荷を基に、電荷−電圧変換、及び信号の増幅が行われる。増幅された画像信号は、外部に取り出される。
【０００６】
なお、感光領域６２の配列は、図３（Ａ）に示したような行方向及び列方向にそれぞれ一定ピッチで正方行列的に配列されるテトラゴナル配列の他、行方向及び列方向に１つおきにたとえば１／２ピッチずつ位置をずらして配列される画素ずらし配列(pixel interleaved array; PIA)がある。
【０００７】
図３（Ｂ）は、画素ずらし配列されたＣＣＤ型固体撮像素子の概略的な平面図である。画素ずらし配列とは、第１の正方行列的に配列された感光領域と、その格子間位置に第２の正方行列的に配列された感光領域とからなる感光領域の配列のことをいう。垂直転送チャネル６４は、感光領域６２の間を蛇行するように形成される。この場合も、信号電荷は垂直転送チャネル６４内を全体として水平転送チャネル６６に向かう方向（垂直方向）に転送される。なお、画素ずらし配列における感光領域６２は多くの場合、八角形状である。
【０００８】
図３（Ｃ）に、ＣＣＤ型固体撮像素子の受光領域の一部の概略的な断面を示す。たとえばｎ型のシリコン基板である半導体基板８１に形成されたｐ型のウエル層８２に、ｎ型の不純物添加領域で構成される電荷蓄積領域７１、及びその隣にｐ型のトランスファーゲート７２を介して、複数の電荷蓄積領域７１に近接したｎ型領域の垂直転送チャネル６４が形成されている。トランスファーゲート７２及び垂直転送チャネル６４上方には絶縁膜７４を介して、垂直転送電極７５が形成されている。隣り合う電荷蓄積領域７１間にはｐ型のチャネルストップ領域７６が形成されている。
【０００９】
チャネルストップ領域７６は、電荷蓄積領域７１、垂直転送チャネル６４等の電気的な分離を行うための領域である。絶縁膜７４は、たとえば半導体基板８１表面上に形成された、酸化膜、窒化膜、酸化膜の積層構造（ＯＮＯ膜）である。垂直転送電極７５は、たとえばポリシリコンで形成される第１層垂直転送電極及び第２層垂直転送電極を含む。これらはアモルファスシリコンで形成することも可能である。垂直転送電極７５は、垂直転送チャネル６４及びトランスファーゲート７２のポテンシャルを制御することによって、電荷蓄積領域７１に蓄積された電荷を垂直転送チャネル６４に読み出し、読み出された電荷を垂直転送チャネル６４の列方向に転送する。
【００１０】
垂直転送電極７５上には、たとえばポリシリコンの熱酸化により得られる絶縁性の酸化シリコン膜７７が形成されている。
【００１１】
垂直転送電極７５上方には、絶縁性の酸化シリコン膜７７、基板全面上にＣＶＤ等で形成された酸化シリコン、窒化シリコン等の絶縁層を介して、たとえばタングステン（Ｗ）により遮光膜７９が形成されている。遮光膜７９には、電荷蓄積領域７１の上方に開口部７９ａが形成されている。遮光膜７９は、受光領域６１に入射する光が電荷蓄積領域７１以外の領域に入射するのを防止する。遮光膜７９上には、窒化シリコン膜７８が形成されている。なお、窒化シリコン膜７８は必ずしも必要ではない。
【００１２】
遮光膜７９上方には、たとえばＢＰＳＧ(boro-phospho silicateglass)でつくられた平坦化層８３ａが形成され、その平坦な表面上に、たとえば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色のカラーフィルタ層８４が形成される。その上を平坦化するために、更に平坦化層８３ｂが形成される。平坦な表面を有する平坦化層８３ｂ上には、たとえばフォトレジストパタンを溶融、固化してマイクロレンズ８５が形成される。マイクロレンズ８５は、各電荷蓄積領域７１の上方に、たとえば微小な半球状の凸レンズが配列されたものである。マイクロレンズ８５は入射光を電荷蓄積領域７１に集光する。１つのマイクロレンズ８５で集束される光は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの色のカラーフィルタ層８４を通して１つの電荷蓄積領域７１（フォトダイオード）に入射する。したがって、複数のフォトダイオードは、それぞれ上方に形成された赤（Ｒ）のカラーフィルタ層８４を透過した光が入射するフォトダイオード、緑（Ｇ）のカラーフィルタ層８４を透過した光が入射するフォトダイオード、青（Ｂ）のカラーフィルタ層８４を透過した光が入射するフォトダイオードの３種類のフォトダイオードを含む。
【００１３】
入射光量に応じて電荷蓄積領域７１に蓄積された信号電荷は、トランスファーゲート７２上方の垂直転送電極７５に印加される駆動信号（読み出し電圧）により垂直転送チャネル６４に読み出され、垂直転送電極７５へ印加される駆動信号（転送電圧）により、垂直転送チャネル６４内を転送される。
【００１４】
図３（Ｄ）は、ＣＣＤ型固体撮像素子の水平転送チャネル及び電荷検出部の一部の概略を示す断面図である。
【００１５】
ｎ型の水平転送チャネル６６は、たとえばｎ型半導体基板８１の表面部に形成されたｐ型のウエル層８２内に形成され、水平転送チャネル６６の上方には、絶縁膜７４を介して、第１層水平転送電極８７及び第２層水平転送電極８８が、水平転送チャネル６６の長さ方向に沿って交互に形成されている。
【００１６】
隣り合う第１層水平転送電極８７間の下方に形成された低濃度不純物領域（ｎ-型の領域）が逆流防止用ポテンシャルバリアを形成し、ｎ-型領域間のｎ型領域がポテンシャルウエルを形成している。ポテンシャルウエルと上流側（右側）のポテンシャルバリアが、１つの転送段を構成する。また、前述のように、水平転送チャネル６６の端部には、電荷検出部６７が形成されている。
【００１７】
第１層水平転送電極８７と第２層水平転送電極８８とは、転送段ごとに共通結線されている。信号電荷は、第１層水平転送電極８７及び第２層水平転送電極８８に印加される駆動信号（転送電圧）によって、水平転送チャネル６６内を水平方向左向きに転送される。第１層水平転送電極８７、及び第２層水平転送電極８８は、それぞれたとえば多結晶シリコンまたはアモルファスシリコンで形成される。
【００１８】
最終段の転送段における水平転送チャネル６６は、出力ゲート電圧ＶＯＧを印加される転送部を介して、電荷検出部６７のフローティングディフージョン９０に接続されている。水平転送チャネル６６内を転送された信号電荷は、電荷検出部６７（フローティングディフージョン９０）に転送される。
【００１９】
電荷検出部６７は、ｎ++型のフローティングディフージョン９０、ｎ型のリセットゲート(resetgate; RS)９１、ｎ++型のリセットドレイン(reset drain; RD)９３、リセットゲート９１上方に、絶縁膜７４を介して形成されたリセットゲート電極９２、及びフローティングディフージョン９０と電気的に接続されたゲートを有するＭＯＳトランジスタを含むアンプ９４を含む。リセットゲート電極９２は、たとえば多結晶シリコンまたはアモルファスシリコンで形成される。
【００２０】
信号電荷は、水平転送チャネル６６よりフローティングディフージョン９０に転送されて、フローティングディフージョン９０が電気的に分離された状態になったとき、転送された電荷とフローティングディフージョン９０の容量とにより、電荷−電圧変換される。変換された電圧信号はアンプ９４で増幅され、画像信号が出力される。
【００２１】
フローティングディフージョン９０に転送された信号電荷は電荷−電圧変換後、次画素の信号電荷が電荷検出部６７に送られる前に、リセットゲート９１を経てリセットドレイン９３に放出される。放出の際には、リセットゲート電極９２に一定の電圧ΦＲＧが印加される。
【００２２】
図４（Ａ）及び（Ｂ）は、固体撮像素子のラインメモリ近傍を示す概略的な平面図である。
【００２３】
図４（Ａ）を参照する。ラインメモリ６８は、ラインメモリ転送路６９と、その上方に形成された電極を含んで構成される。ラインメモリ転送路６９は、ｐ型ウエルに形成された、垂直転送チャネル６４と連続するｎ型領域である。感光領域で生成され、垂直転送チャネルを転送された信号電荷は、ラインメモリ転送路６９に一旦蓄えられた後、水平転送チャネル６６に読み出される。なお、図示したのは、電極長の長いラインメモリである。たとえば電荷転送において垂直加算をする場合においては、電荷をラインメモリに蓄える必要が生じるため、ラインメモリ転送路の列方向長さをある程度確保する必要がある。このため電極長の長いラインメモリが必要とされる。
【００２４】
図示のラインメモリ転送路６９は、下流側（水平転送チャネル６６側）に向かうにつれて、段階的に幅広となる構造を有している。下流側に向かうにつれ、チャネル幅が拡大される構造により、ナローチャネル効果が減少され、ドリフト電界による電荷輸送（ラインメモリ転送路６９内の電荷輸送）が行われる。なお、ラインメモリ転送路６９は、段階的でなく、連続的に幅広となる構造を有していてもよい。
【００２５】
信号電荷は、垂直転送チャネル６４内を、たとえば４相駆動で転送される。たとえば列方向に連続する８本の垂直転送電極７５のそれぞれに、タイミングの制御されたパルス電圧Ｖ１〜Ｖ８を印加することにより転送を行う。本図に示した範囲では、ラインメモリ６８に近接する位置に配置された垂直転送電極７５（垂直最終電極）にパルス電圧Ｖ８、その一段上流に配置された垂直転送電極にパルス電圧Ｖ７が印加される。
【００２６】
ラインメモリ６８から水平転送チャネル６６への電荷の移動は、ラインメモリ転送路６９上方に形成された電極に低電圧のパルス電圧ＬＭを印加し、水平転送電極に高電圧のパルス電圧Ｈ１またはＨ２を印加することで行われる。
【００２７】
ラインメモリ転送路６９から水平転送チャネル６６に読み出された信号電荷は、水平転送チャネル６６内を転送される。本図には、１本のラインメモリ転送路６９に対して２電極が配置される構造の固体撮像素子を示した。この構造の固体撮像素子においては、ラインメモリ６８から１列おきに信号電荷が読み出され、水平左方向に転送される。転送は、共通結線された第１層及び第２層水平転送電極８７、８８の隣り合う組に、それぞれタイミングの制御されたパルス電圧Ｈ１及びＨ２を印加することで行われる。
【００２８】
図４（Ｂ）を参照する。本図には、１本のラインメモリ転送路６９に対して４電極が配置される構造の固体撮像素子を示した。この構造の固体撮像素子においては、ラインメモリ６８から信号電荷の全列読み出しが可能であり、読み出された信号電荷は水平左方向に転送される。
【００２９】
図５（Ａ）は、チャネル内の電荷の移動を説明するためのポテンシャル図であり、図５（Ｂ）及び（Ｃ）は、信号電荷を転送するための駆動タイミングチャートの一例である。
【００３０】
図５（Ａ）を参照する。垂直転送電極には、Ｈ（０Ｖ）とＬ（−８Ｖ）の２つの電圧で構成される、タイミングの制御された転送パルス電圧Ｖ１〜Ｖ８が印加され、垂直転送チャネル内の電荷の転送が行われる。垂直転送チャネルの端部まで転送された信号電荷は、ラインメモリに蓄えられる。
【００３１】
ラインメモリ転送路上方の電極には、Ｈ（５Ｖ）とＬ（０Ｖ）の２つの電圧で構成される、タイミングの制御されたパルス電圧ＬＭが印加され得る。また、水平転送電極には、Ｈ（３Ｖ）とＬ（０Ｖ）の２つの電圧で構成される、タイミングの制御されたパルス電圧Ｈ１またはＨ２が印加され得る。ＬＭをＬ（０Ｖ）とし、Ｈ１またはＨ２をＨ（３Ｖ）とすることによって、ラインメモリ転送路から水平転送チャネルへ電荷の転送が行われる。
【００３２】
水平転送チャネルへ転送された電荷は、水平転送電極へ転送パルス電圧Ｈ１及びＨ２を印加することによって、水平方向に転送される。
【００３３】
図５（Ｂ）を参照する。
【００３４】
電圧Ｖ１〜Ｖ８は、列方向に連続する８本の垂直転送電極に印加される電圧を示す。電圧Ｖ１〜Ｖ８の印加によって信号電荷は垂直転送チャネル内を４相駆動で転送される。電圧Ｖ１〜Ｖ４の組と電圧Ｖ５〜Ｖ８の組とは、Ｖ１とＶ５等が各々順に対応して同一波形であり、全体として見たとき、同一の駆動信号を形成する。電圧Ｖ１〜Ｖ８を印加することで、感光領域からの間引き読み出しが可能となる。
【００３５】
図中に記した点線の楕円で、転送中の電荷の存在する領域を示した。感光領域から読み出された信号電荷は、垂直転送電極に印加される電圧Ｖ１〜Ｖ８がＨとＬの間で変化するたびに、ラインメモリ方向に転送されていく。垂直転送チャネルの端部まで転送された信号電荷は、ラインメモリ転送路へ移動する。本図においては、ラインメモリ転送路への移動を矢印で示した。
【００３６】
Ｖ８の段を参照する。電圧Ｖ８がＨからＬに変化した時点で、垂直転送チャネルからラインメモリ転送路への電荷転送が完了する。
【００３７】
ＬＭの段を参照する。電圧がＬとなっている期間（この期間ではＨ１はＨである。）において、ラインメモリ転送路から水平転送チャネルに電荷が転送される。したがって、Ｖ８の電圧がＬとなってから、ＬＭの電圧がＬとなるまでの期間（ＬＭ保持期間）においては、信号電荷はラインメモリ転送路内を、水平転送チャネル方向に向かって移動する。
【００３８】
Ｈ１の段を参照する。水平転送電極に、ＨとＬの交互する水平転送電圧が印加されている間に、電荷は水平転送チャネル内を転送される。前回の水平転送が終了してから、今回の水平転送が開始されるまでの期間が水平ブランキング期間となる。
【００３９】
図５（Ｃ）を参照する。図５（Ｃ）は、駆動タイミングチャートの他の例を示す。
【００４０】
図５（Ｂ）にタイミングチャートを示した駆動方法と異なる点は、ラインメモリ転送路から水平転送チャネルに電荷を転送する期間が２期間（図におけるＬＭ５及びＬＭ６）ある点である。たとえばＬＭ５は、奇数列の電荷をラインメモリ転送路から水平転送チャネルに転送する期間であり、ＬＭ６は、偶数列の電荷をラインメモリ転送路から水平転送チャネルに転送する期間である。
【００４１】
ＬＭ５で転送された奇数列の電荷は、第１回目の水平転送期間に、ＬＭ６で転送された偶数列の電荷は、第２回目の水平転送期間に、水平転送チャネル内を電荷検出部に向かって転送される。なお、本図においては、第２の水平ブランキング期間が第１の水平ブランキング期間よりも短く表示されているが、たとえば両者は同じ長さでもよい（たとえば、特許文献１または２参照）。
【００４２】
【特許文献１】特開２００２−１１２１２２号公報
【特許文献２】特開２００２−１８５８７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００４３】
本発明の目的は、良好な表示品質を実現することのできる固体撮像素子の駆動方法を提供することである。
【課題を解決するための手段】
【００４４】
本発明の一観点によれば、第１導電型の半導体基板と、前記半導体基板内に形成された、前記第１導電型とは逆導電型の第２導電型のウエルと、前記ウエル内に形成された複数の前記第１導電型の電荷蓄積領域であって、行列状に配置され、入射光の光量に応じて生成された信号電荷を蓄積する電荷蓄積領域と、前記行列状に配置された電荷蓄積領域の列に沿って前記ウエル内に形成され、前記電荷蓄積領域に蓄積された信号電荷が読み出され、読み出された前記信号電荷が列方向に転送される前記第１導電型の垂直転送チャネルと、  前記ウエル内に形成され、前記垂直転送チャネルの端部に結合され、前記垂直転送チャネルから転送された前記信号電荷が保持される前記第１導電型のラインメモリ転送路と、前記ウエル内に形成され、前記ラインメモリ転送路の端部に結合され、前記ラインメモリ転送路から転送された前記信号電荷が行方向に転送される前記第１導電型の水平転送チャネルとを有し、前記電荷蓄積領域に蓄積された信号電荷を前記垂直転送チャネルに読み出し、１水平ブランク期間に対し水平転送チャネルの転送を１回行い、信号電荷を出力する固体撮像素子の駆動方法であって、第１の水平ブランク期間に前記垂直転送チャネルから前記ラインメモリに第１の行の信号電荷を転送し、次の第２の水平ブランク期間に、その一部を前記ラインメモリから前記水平転送チャネルに転送し、次の第３の水平ブランク期間に、前記第１の行の残余の信号電荷を前記ラインメモリから前記水平転送チャネルに転送した後、前記第１の行の次の第２の行の信号電荷を前記垂直転送チャネルから空になった前記ラインメモリに転送する固体撮像素子の駆動方法が提供される。
【発明の効果】
【００４６】
良好な表示品質を実現することのできる固体撮像素子の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００４７】
本願発明者らは、たとえば図５（Ｂ）に示す駆動タイミングチャートにしたがって電荷を転送した場合、ラインメモリ内の転送不良と思われる原因により、画像に縦線が発生することがあることを発見した。
【００４８】
図５（Ｂ）の駆動タイミングチャートに示した電荷転送方法によれば、電極長の長いラインメモリに関する電荷転送は、信号電荷を垂直転送チャネルからラインメモリ転送路に転送した後の、ラインメモリ転送路内での信号電荷の移動、及びラインメモリ転送路から水平転送チャネルへの信号電荷の転送を、同一水平ブランキング期間内で行っている。
【００４９】
この場合、ラインメモリ転送路内での電荷移動に費やすことのできる期間（ラインメモリ保持期間）は、垂直転送チャネルからラインメモリ転送路への転送期間と、ラインメモリ転送路から水平転送チャネルへの転送期間を除いた短い期間となる。
【００５０】
垂直転送チャネルからラインメモリ転送路、及びラインメモリ転送路から水平転送チャネルへの転送は、転送電極に印加される電圧による電位差が大きいため、スムーズに行われやすいが、ラインメモリ転送路内部における電荷の移動は、スムーズに行われにくい。これはラインメモリの電極長が長く、またラインメモリ転送路内の電位差が大きくないためである。
【００５１】
このため、ラインメモリ転送路内部に電荷移動速度が遅い箇所があると、ラインメモリ転送路から水平転送チャネルに電荷が完全に転送される間に、水平転送チャネル内での電荷転送が開始されてしまい、ラインメモリ転送路内に電荷の一部が取り残され、画像に縦線が発生すると考えられる。
【００５２】
そこでまず、本願発明者らは、ラインメモリ転送路内での転送不良に起因する縦線の発生を抑制するため、ラインメモリ転送路内での電荷の移動に時間をかけ、電荷を十分に移動させた後、水平転送チャネルへ転送することが有効であると考えた。
【００５３】
図１は、ＬＭ保持期間を長く確保し、ラインメモリ転送路内での電荷転送不良を抑制することを意図した駆動タイミングチャートの一例である。
【００５４】
図１に示す駆動タイミングチャートは、図５（Ｂ）に示したそれと比べたとき、ＬＭの段、及びＨ１の段が異なっている。
【００５５】
ＬＭの段を参照する。ラインメモリの電極に印加する電圧をＨからＬにする時刻を遅らせることによって、ＬＭ保持期間を長く確保している。
【００５６】
Ｈ１の段を参照する。ラインメモリの電極に印加する電圧のタイミングの変更に伴って、水平転送電極に、ＨとＬの交互する水平転送電圧の印加を開始する時刻を遅らせている。
【００５７】
このように、ラインメモリの電極に印加する電圧をＨからＬにする時刻を遅らせることによって、その分ＬＭ保持期間を単純に長く確保した場合であっても、ラインメモリ転送路における転送不良は改善される。しかしながら、水平転送電極に、ＨとＬの交互する水平転送電圧の印加を開始する時刻を遅らせているため、その分水平ブランキング期間が長くなり、結果としてフレームレートが低下する。
【００５８】
そこで本願発明者らは、次図に示すような駆動方法を案出した。
【００５９】
図２（Ａ）及び（Ｂ）は、実施例による固体撮像素子の駆動方法を示す駆動タイミングチャートである。固体撮像素子は、たとえば図３（Ａ）〜（Ｄ）、図４（Ａ）、及び（Ｂ）に示した従来のものと同様である。
【００６０】
図面作成の都合上、図１、図５（Ａ）、及び（Ｂ）とは開始点（０点）を相違させているが、Ｖ１〜Ｖ８の波形は、図１、図５（Ａ）、及び（Ｂ）のそれらと同一である。
【００６１】
また、両図と同様に、図中に記した点線の楕円で、転送中の電荷の存在する領域を示した。感光領域から読み出された信号電荷は、垂直転送電極に印加される電圧Ｖ１〜Ｖ８がＨとＬの間で変化するたびに、ラインメモリ方向に転送されていく。垂直転送チャネルの端部まで転送された信号電荷は、ラインメモリ転送路へ移動する。ラインメモリ転送路への移動は、図中の矢印で示した。
【００６２】
図２（Ａ）は、第１の実施例による固体撮像素子の駆動方法を示す駆動タイミングチャートである。
【００６３】
「第１の信号電荷」と記された点線の楕円領域を参照する。第１の信号電荷とは、たとえばある画像のある行を構成する電荷である。感光領域に光が入射し、光電変換によって電荷蓄積領域に蓄積された第１の信号電荷は垂直転送チャネルに転送され、駆動電圧Ｖ１〜Ｖ８による駆動によって、下流（ラインメモリ側）に向けて転送される。垂直転送チャネルの最終転送段まで転送された第１の信号電荷は、矢印で示したようにラインメモリ転送路へ転送される。
【００６４】
第１の信号電荷は、ＬＭ保持期間ＬＭ１の間、ラインメモリ転送路に保持される。この間、水平転送電極には、ＨとＬの交互する水平転送電圧Ｈ１が印加され、第１の信号電荷の直前に読み出された信号電荷が、水平転送チャネル内を電荷検出部に向かって転送される。
【００６５】
図中の期間ＬＭ２（電圧ＬＭがＬとなり、電圧Ｈ１がＨとなっている期間）において、第１の信号電荷は、ラインメモリ転送路から水平転送チャネルに転送される。
【００６６】
「第２の信号電荷」と記された点線の楕円領域を参照する。第２の信号電荷とは、たとえば第１の信号電荷が構成する画像において、第１の信号電荷が構成する次の行（上流の行）、または同一行の残った信号を構成する電荷である。感光領域に光が入射し、光電変換によって電荷蓄積領域に蓄積された第２の信号電荷は垂直転送チャネルに転送され、駆動電圧Ｖ１〜Ｖ８による駆動によって、下流（ラインメモリ側）に向けて転送される。第２の信号電荷は、第１の信号電荷の直後に、垂直転送チャネル内を転送される電荷である。垂直転送チャネルの最終転送段まで転送された第２の信号電荷は、矢印で示したようにラインメモリ転送路へ転送される。第２の信号電荷の、ラインメモリ転送路への転送は、期間ＬＭ２の後（第１の信号電荷が、ラインメモリ転送路から水平転送チャネルに転送された後）に行われる。
【００６７】
第２の信号電荷は、ＬＭ保持期間ＬＭ３の間、ラインメモリ転送路に保持される。この間、水平転送電極には、ＨとＬの交互する水平転送電圧Ｈ１が印加され、第１の信号電荷が、水平転送チャネル内を電荷検出部に向かって転送される。
【００６８】
図中の期間ＬＭ４（電圧ＬＭがＬとなり、電圧Ｈ１がＨとなっている期間）において、第２の信号電荷は、ラインメモリ転送路から水平転送チャネルに転送される。
【００６９】
第２の信号電荷は、第３の信号電荷がラインメモリに保持されている間に、水平転送チャネル内を電荷検出部に向かって転送される。
【００７０】
なお、第１の実施例においては、水平ブランキング期間が、たとえば図５（Ｂ）に示した駆動タイミングチャートにおけるそれと同じになるように、水平転送電極に、ＨとＬの交互する水平転送電圧の印加を開始した。
【００７１】
図２（Ｂ）は、第２の実施例による固体撮像素子の駆動方法を示す駆動タイミングチャートである。
【００７２】
図２（Ａ）にタイミングチャートを示した駆動方法と異なる点は、ラインメモリ転送路から水平転送チャネルに電荷を転送する期間が２期間（図におけるＬＭ８及びＬＭ１０）ある点である。たとえばＬＭ８は、第１の信号電荷のうち、奇数列の電荷をラインメモリ転送路から水平転送チャネルに転送する期間であり、ＬＭ１０は、偶数列の電荷をラインメモリ転送路から水平転送チャネルに転送する期間である。
【００７３】
第１の水平ブランキング期間に、第１の信号電荷が垂直転送チャネルからラインメモリ転送路に転送される。第１の信号電荷は、そのままラインメモリ転送路内に保持される。第２の水平ブランキング期間のＬＭ８において、そのうちの奇数列の電荷がラインメモリ転送路から水平転送チャネルに転送される。
【００７４】
ＬＭ８で水平転送チャネルに転送された奇数列の電荷は、第１回目の水平転送期間に、水平転送チャネル内を電荷検出部に向かって転送される。このとき（ＬＭ９において）偶数列の電荷は、ラインメモリ転送路内に保持されている。
【００７５】
第１回目の水平転送が完了し、水平転送チャネルが空になった後、第３の水平ブランキング期間のＬＭ１０で、偶数列の電荷をラインメモリ転送路から水平転送チャネルに転送する。空になったラインメモリ転送路に、第２の信号電荷が垂直転送チャネルから転送される。その間、第１の信号電荷のうち偶数列の電荷は水平転送チャネル内に保持される。第２の信号電荷が垂直転送チャネルからラインメモリ転送路に転送された後、第１の信号電荷のうち偶数列の電荷は、水平転送チャネル内を電荷検出部に向かって転送される。
【００７６】
なお、図２（Ｂ）に示す第１〜第３の水平ブランキング期間は、それぞれ図２（Ａ）に示す水平ブランキング期間とは、一致する概念ではない。図２（Ａ）においては、ある水平ブランキング期間に、ある行の信号電荷が垂直転送チャネルからラインメモリ転送路に転送され、次の水平ブランキング期間に、次の行の信号電荷が垂直転送チャネルからラインメモリ転送路に転送された。図２（Ｂ）においては、第１の水平ブランキング期間に、ある行の信号電荷が垂直転送チャネルからラインメモリ転送路に転送され、第２の水平ブランキング期間に、ラインメモリ転送路に転送されたある行の信号電荷の一部が、ラインメモリ転送路から水平転送チャネルに転送される。また、第３の水平ブランキング期間には、第１の水平ブランキング期間にラインメモリ転送路に転送されたある行の信号電荷のうち、第２の水平ブランキング期間に水平転送チャネルに転送されなかった残余の信号電荷が、ラインメモリ転送路から水平転送チャネルに転送され、その後、次の行の信号電荷が垂直転送チャネルからラインメモリ転送路に転送される。
【００７７】
図１、図５（Ｂ）、及び（Ｃ）に示した駆動タイミングチャートによる駆動方法によれば、水平転送前にラインメモリ転送を行った。このため、長期間のＬＭ保持期間を確保することができず、または、長期間のＬＭ保持期間を確保するために、水平ブランキング期間が長くなるという問題が生じた。
【００７８】
図２（Ａ）及び（Ｂ）に示す駆動タイミングチャートによる駆動方法によれば、水平転送後、垂直転送前に、ラインメモリ転送を行うため、水平ブランキング期間を長くすることなく、ＬＭ保持期間を長くする（１水平転送期間分延ばす）ことができる。このため、この駆動方法によれば、ラインメモリ転送路に電荷移動速度が遅い箇所が局所的に存在しても、ラインメモリ転送路における電荷転送率を高めることができる。したがって、縦線の発生を抑制し、良質な画像を提供することができる。なお、フレームレートを低下させることはない。
【００７９】
また、この固体撮像素子の駆動方法によれば、図１、図５（Ｂ）及び（Ｃ）に示す駆動タイミングチャートによる駆動方法を用いる場合と比べ、１垂直転送段分だけ信号が遅れて出力されることになる。しかし、信号処理側の制御を行えば、画像上、問題が発生することはない。
【００８０】
以上、実施例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。たとえば水平ブランキング期間内のＬＭ保持期間を短くすることができるので、ラインメモリから水平転送チャネルへの転送期間ＬＭ２を長くすることもできる。電荷の転送をより確実に行うことができる。その他、種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
【産業上の利用可能性】
【００８１】
図３（Ａ）に示したインターライン型（フレームインターライン転送(frame interline transfer : FIT)方式等を含む。）の固体撮像素子、図３（Ｂ）に示した画素ずらし配列の固体撮像素子ともに利用可能である。
【図面の簡単な説明】
【００８２】
【図１】ＬＭ保持期間を長く確保し、ラインメモリ転送路内での電荷転送不良を抑制することを意図した駆動タイミングチャートの一例である。
【図２】（Ａ）及び（Ｂ）は、実施例による固体撮像素子の駆動方法を示す駆動タイミングチャートである。
【図３】（Ａ）及び（Ｂ）は、ＣＣＤ型固体撮像素子の構成を示す概略的な平面図であり、（Ｃ）は、ＣＣＤ型固体撮像素子の受光領域の一部の概略を示す断面図であり、（Ｄ）は、ＣＣＤ型固体撮像素子の水平転送チャネル及び電荷検出部の一部の概略を示す断面図である。
【図４】（Ａ）及び（Ｂ）は、固体撮像素子のラインメモリ近傍を示す概略的な平面図である。
【図５】（Ａ）は、チャネル内の電荷の移動を説明するためのポテンシャル図であり、（Ｂ）及び（Ｃ）は、信号電荷を転送するための駆動タイミングチャートの一例である。
【符号の説明】
【００８３】
６１  受光領域
６２  感光領域
６４  垂直転送チャネル
６６  水平転送チャネル
６７  電荷検出部
６８  ラインメモリ
６９  ラインメモリ転送路
７１  電荷蓄積領域
７２  トランスファーゲート
７４  絶縁膜
７５  垂直転送電極
７６  チャネルストップ領域
７７  シリコン酸化膜
７８  窒化シリコン膜
７９  遮光膜
７９ａ  開口部
８１  半導体基板
８２  ウエル層
８３ａ、ｂ  平坦化層
８４  カラーフィルタ層
８５  マイクロレンズ
８７  第１層水平転送電極
８８  第２層水平転送電極
９０  フローティングディフージョン
９１  リセットゲート
９２  リセットゲート電極
９３  リセットドレイン
９４  アンプ
【図１】
0004763424.tif 000002
【図２】
0004763424.tif 000003
【図３】
0004763424.tif 000004
【図４】
0004763424.tif 000005
【図５】
0004763424.tif 000006