(57)【特許請求の範囲】
【請求項１】
少なくとも表面が窒化物半導体からなる基板と、当該基板の表面上に積層され且つストライプ状のレーザ光導波路構造を有する複数の窒化物半導体膜と、から成る窒化物半導体レーザ素子において、
前記基板の表面は、欠陥密度が１０６ｃｍ−２以下の低欠陥領域を有しており、
当該低欠陥領域にストライプ状の掘り込み領域が形成され、
当該掘り込み領域の上部以外に前記レーザ光導波路構造が形成してあり、
前記低欠陥領域に形成された、前記掘り込み領域の端から５μｍ以上離れた領域の上方に前記レーザ光導波路構造が形成されていることを特徴とする窒化物半導体レーザ素子。
【請求項２】
前記低欠陥領域に、複数の前記掘り込み領域が形成されることを特徴とする請求項１に記載の窒化物半導体レーザ素子。
【請求項３】
少なくとも表面が窒化物半導体からなる基板と、当該基板の前記表面上に積層された複数の窒化物半導体膜と、から成る窒化物半導体レーザ素子の製造方法において、
少なくとも前記表面の欠陥密度が１０６ｃｍ−２以下の低欠陥領域を有する前記基板の該低欠陥領域にストライプ状の掘り込み領域を形成する第１の工程と、
前記基板の前記表面上に前記複数の窒化物半導体膜を形成する第２の工程と、
前記複数の窒化物半導体膜にストライプ状のレーザ光導波路構造を形成する第３の工程と、を有し、
前記レーザ光導波路構造を、前記掘り込み領域の端から５μｍ以上離れた領域の上方に形成することを特徴とする窒化物半導体レーザ素子の製造方法。
【請求項４】
前記掘り込み領域は、複数の方向に形成されることを特徴とする請求項３に記載の窒化物半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体レーザ素子およびその製造方法に関し、特に、窒化物半導体を基板として用いる窒化物半導体レーザ素子に関する。
【背景技術】
【０００２】
ＧａＮ、ＡｌＮ、ＩｎＮおよびそれらの混晶に代表される窒化物半導体材料により、紫外から可視領域で発振する半導体レーザ素子が試作されている。基板には、ＧａＮ基板が用いられることが多く、各研究機関において精力的に研究されている。ただし、現在のところ半導体レーザ素子の寿命は十分ではなく、更なる長寿命化が必要とされる。この半導体レーザ素子の寿命は、ＧａＮ基板にもともと存在する欠陥（結晶の規則性を乱す空孔、格子間原子、転位等）の密度に強く依存することが知られている。しかし、長寿命化に効果があると言われる欠陥密度が低い基板は得られにくく、欠陥密度の低減に向けて盛んに研究がなされている。
【０００３】
一例として、ＧａＮ基板の製造に、次の方法を用いることが、Applied Physics Letter. Vol.73 No.6 (1998) pp.832-834に報告されている。すなわち、サファイア基板上に、ＭＯＣＶＤ法（Metalorganic Chemical Vapor Deposition）により、２．０μｍ厚の下地ＧａＮ層を成長し、その上に０．１μｍの膜厚の周期的なストライプ状の開口部をもつＳｉＯ2マスクパターンを形成し、再びＭＯＣＶＤ法により２０μｍ厚のＧａＮ層を形成して、ウェハーを得る。これは、ＥＬＯＧ（Epitaxially Lateral OverGrown）と呼ばれる技術であり、ラテラル成長の利用により、欠陥を低減する手法である。
【０００４】
さらに、ＨＶＰＥ法（Hydride Vapor Phase Epitaxy）により２００μｍ厚のＧａＮ層を形成し、下地であるサファイア基板を除去することで１５０μｍ厚のＧａＮ基板を製造する。次に、得られたＧａＮ基板の表面を平坦に研磨する。この様にして得られた基板では、欠陥密度が１０6ｃｍ-2以下と低いことが知られている。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Applied Physics Letter. Vol.73 No.6 (1998) pp.832-834
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、上記の方法で得られた基板のように、低欠陥な基板上に窒化物半導体膜をＭＯＣＶＤ等の成長法で成長し半導体レーザ素子を作製した場合においても、実用化に十分な寿命が得られないことが分かった。この原因に関して鋭意研究を重ねた結果、窒化物半導体膜に内包される歪み及びクラックが半導体レーザ素子の劣化及び歩留まりに大きな影響を与えていることが判明した。たとえ、窒化物半導体膜とホモエピとなるＧａＮ基板を用いたとしても、成長される窒化物半導体膜には、ＧａＮと格子定数や熱膨張係数が異なるＩｎＧａＮ、ＡｌＧａＮなどの層が含まれる。これらＧａＮとは異なる層の存在により、活性層のＩｎＧａＮなどは圧縮応力を受けることになる。膜内部に内包されるこれらの歪みのために、半導体レーザ素子の劣化が加速されることが分かった。
【０００７】
また、窒化物半導体膜にクラックが多数発生し、歩留まりが低くなるという問題があるが、クラックの発生にも膜内部に内包される歪みが大きく影響している。
【０００８】
この点を詳細に説明する。窒化物半導体薄膜からなるレーザ構造を窒化物半導体基板上にエピタキシャル成長した場合、クラックが多数（例えば、１ｍｍ幅内に数本以上）発生し、所要の特性のデバイスが得られる歩留まりが極めて低くなるという問題がある。得られたデバイス内にクラックが発生していると、レーザ発振が得られなかったり、たとえ、レーザ発振が起こるにしても、そのデバイス寿命が極めて短く、とても実用に耐えられるものではない。このようなクラックの発生は、Ａｌを含む層を設けたデバイス構造において顕著であって、窒化物系半導体レーザ素子においては通常このような層が存在するので、クラックの発生を撲滅することは非常に重要であった。
【０００９】
本発明は、このような問題点に鑑みてなされたもので、欠陥密度が低い基板を用いた窒化物半導体レーザ素子等の窒化物半導体発光素子であって、窒化物半導体膜に内包される歪みが少なく、長寿命のものを提供することを目的とする。また、そのような窒化物半導体発光素子を高い歩留まりで製造する方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の窒化物半導体レーザ素子は、少なくとも表面が窒化物半導体からなる基板と、当該基板の表面上に積層され且つストライプ状のレーザ光導波路構造を有する複数の窒化物半導体膜と、から成る窒化物半導体レーザ素子において、前記基板の表面は、欠陥密度が１０６ｃｍ−２以下の低欠陥領域を有しており、当該低欠陥領域には掘り込み領域が形成され、当該掘り込み領域の上部以外に前記レーザ光導波路構造が形成してあり、前記低欠陥領域に形成された、前記掘り込み領域の端から５μｍ以上離れた領域の上方に前記レーザ光導波路構造が形成されている構成とする。
なお、本明細書において、低欠陥領域とは、欠陥密度が１０６ｃｍ−２以下の領域であり、基板のほぼ全面がこのような低欠陥領域となっているものをいう。
【００１１】
この構成によれば、本発明の窒化物半導体レーザ素子では、基板の表面の欠陥密度が１０６ｃｍ−２以下の低欠陥領域に凹部を有するものを用いるとともに、窒化物半導体膜のレーザ光導波路構造を基板の凹部の上方から外れた低欠陥領域の上方の位置に設けている。窒化物半導体膜を成長させる際に、基板の凹部上については様々な方向から成長が進んで成長の会合部に欠陥が生じる一方で、凹部以外の部位では規則正しく成長が進行して、欠陥を伴う成長の会合が抑えられる。凹部から外れた低欠陥領域の上方は、基板の欠陥に由来する欠陥が少ない上、新たに生じる欠陥も抑えられることになり、歪みが生じ難い。窒化物半導体膜のレーザ光導波路構造が、このように歪みのない部位に存在することで、長寿命の素子となる。また、たとえクラックが発生したとしても、その位置はレーザ光導波路構造から離れた位置に限られるため、歩留まりも向上する。
【００１２】
上記構成の窒化物半導体レーザ素子において、前記掘り込み領域は、ストライプ状である構成としてもよい。この構成によれば、欠陥を伴う成長の会合を広い範囲にわたって抑えることができて、ストライプ状のレーザ光導波路構造を確実に歪みのない部位に設定することができる。
【００１３】
また、上記構成の窒化物半導体レーザ素子において、前記低欠陥領域に、複数の前記掘り込み領域が形成される構成としてもよい。
【００１４】
また、上記目標を達成するために、本発明の窒化物半導体レーザ素子の製造方法は、少なくとも表面が窒化物半導体からなる基板と、当該基板の前記表面上に積層された複数の窒化物半導体膜と、から成る窒化物半導体レーザ素子の製造方法において、少なくとも前記表面の欠陥密度が１０６ｃｍ−２以下の低欠陥領域を有する前記基板の該低欠陥領域に掘り込み領域を形成する第１の工程と、前記基板の前記表面上に前記複数の窒化物半導体膜を形成する第２の工程と、前記複数の窒化物半導体膜にストライプ状のレーザ光導波路構造を形成する第３の工程と、を有し、前記レーザ光導波路構造を、前記掘り込み領域の端から５μｍ以上離れた領域の上方に形成する構成とする。
【００１５】
上記構成の窒化物半導体レーザ素子の製造方法において、前記掘り込み領域は、複数の方向に形成される構成としてもよい。
【発明の効果】
【００２３】
本発明によれば、窒化物半導体膜の歪みを抑えることができて、長寿命の窒化物半導体発光素子が歩留まりよく得られる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態の窒化物半導体レーザ素子の構成を模式的に示す図。
【図２】上記窒化物半導体レーザ素子に用いるＧａＮ基板の構成を模式的に示す図。
【図３】従来のＧａＮ基板上に窒化物半導体を成長したウエハーを模式的に示す図。
【図４】上記窒化物半導体レーザ素子の窒化物半導体膜の層構造を模式的に示す図。
【図５】上記窒化物半導体レーザ素子に用いるＧａＮ基板上に窒化物半導体を成長したウエハーを模式的に示す図。
【図６】掘り込み断面積および窒化物半導体膜の膜厚と寿命試験歩留まりとの相関を示す図。
【図７】窒化物半導体膜を厚くしたときの上記窒化物半導体レーザ素子を模式的に示す図。
【図８】窒化物半導体レーザ素子に用いるＧａＮ基板の構成を模式的に示す図。
【図９】ＧａＮ基板の掘り込み領域の形成パターンを模式的に示す図。
【図１０】ＧａＮ基板の表面モフォロジーを示す図。
【図１１】窒化物半導体の表面の高低差を示す図。
【図１２】窒化物半導体の表面の高低差を示す図。
【図１３】掘り込み基板上のＬＥＤの構成を模式的に示す図。
【発明を実施するための形態】
【００２５】
以下、本発明の実施形態について図面を参照しながら説明する。なお、結晶の面や方位を示す指数が負の場合、絶対値の上に横線を付して表記するのが結晶学の決まりであるが、本明細書では、そのような表記ができないため、絶対値の前に負号「−」を付して負の指数を表す。
【００２６】
本実施形態で用いる低転位（欠陥密度１０6ｃｍ-2以下）なＧａＮ基板の製造工程の一部には、従来例で説明した方法を採用することができる。すなわち、ＭＯＣＶＤ法によりサファイア基板上に２．５μｍ厚の下地ＧａＮ層を成長し、その上に周期的なストライプ状の開口部をもつＳｉＯ2マスクパターン（周期２０μｍ）を形成し、再びＭＯＣＶＤ法により１５μｍ厚のＧａＮ層を形成して、ウェハーを得る。
【００２７】
この際、ＳｉＯ2上は膜が成長しないため、開口部から成長が始まる、膜の膜厚がＳｉＯ2より厚くなると、ＳｉＯ2上に、開口部から横方向に成長する。ちょうどＳｉＯ2の中心部で、左右からおのおの成長してきた膜が会合し、会合した部分は高い欠陥密度を有する。ＳｉＯ2が線状に形成されるため、欠陥集中領域も線状に形成される。これは、前述のようにＥＬＯＧと呼ばれる技術であり、ラテラル成長の利用により、欠陥を低減する手法である。
【００２８】
さらに、ＨＶＰＥ法（Hydride Vapor Phase Epitaxy）により６００μｍ厚のＧａＮ層を形成し、下地であるサファイア基板を除去し、次に得られたＧａＮ層の表面を平坦に研磨する。このようにすることで、４００μｍ厚のＧａＮ基板を製造する。
【００２９】
ここで得られた基板は、ＧａＮ層を非常に厚く成長したため、基板のほぼ全面で１０5ｃｍ-2以下の低欠陥領域が得られることになる。しかし、成長条件によっては上記欠陥集中領域に対応して、得られた基板表面にストライプ状に欠陥密度が１０5ｃｍ-2を越えるような領域が形成されることがある。なお、ＨＶＰＥ成長を行う際にも、上記欠陥集中領域上に、ＳｉＯ2マスクを設けることにより、より効果的に基板表面の欠陥を低減することが出来る。
【００３０】
＜基板作製方法の例＞
ここでは、ＥＬＯＧ法を用いた基板の作製方法を示したが、基板の作成方法の違いにより本発明の主旨や効果が変わることはない。すなわち、その表面に低欠陥領域を有する窒化物半導体基板を用いればよい。
【００３１】
転位密度の評価方法として以下のような方法をることが可能である。すなわち、硫酸、燐酸の混合酸を２５０℃に加熱した液に基板を浸してエッチングを行い、ＥＰＤ（エッチピット密度）を、例えば５０μｍ×５０μｍの領域でカウントする手法、透過電子顕微鏡像から転位密度をカウントする方法などがある。
【００３２】
ＥＰＤを測定可能にする方法としては、ＲＩＥ等の気相エッチングを用いてもよいし、ＭＯＣＶＤ炉中で成長を止めて、高温（１０００℃程度）にさらすことによっても、ＥＰＤの測定が可能になる。測定方法としては、ＡＦＭ（Atomic Force Microscope）、ＣＬ（Cathode Luminescence）、顕微ＰＬ（Photo Luminescence）等を用いることができる。
【００３３】
なお、低欠陥密度の基板とは、基板面内全域において低欠陥領域が存在する基板だけでなく、基板面内の一部に低欠陥密度の領域を含む基板をさす。低欠陥領域はどのように分布していてもよいが、低欠陥領域を含むように半導体レーザのレーザストライプを作りこむ必要がある。
【００３４】
＜半導体レーザ素子の形成＞
先に述べた方法等により、低欠陥領域のあるＧａＮ基板を得ることができる。本実施形態における基板は、基板全面において、ほぼ１０6ｃｍ-2以下の欠陥密度であるとする。
【００３５】
次に、この基板の全面にＳｉＯ2等を膜厚１μｍでスパッタ蒸着し、その後、一般的なフォトリソグラフィ工程により、レジストで［１−１００］方向に幅４０μｍ、周期４００μｍのストライプのウィンドウを形成する。その後ＩＣＰまたはＲＩＥ（Reactive Ion Etching）により、ＳｉＯ2およびＧａＮ基板をエッチングする。ＧａＮ基板のエッチング深さは６μｍであった。その後、ＨＦなどのエッチャントによりＳｉＯ2を除去して窒化物半導体膜を成長する前の基板処理を終了する。
【００３６】
このようにして得られた基板を図２の上面図及び断面図に示す。２１はＧａＮ基板であり、２２はＲＩＥでエッチングした領域である。Ｘはエッチング幅、Ｚはエッチング深さ、Ｔはエッチングの周期である。なお、エッチングには気相エッチングを用いてもよいし、液相のエッチャントを用いてエッチングを行ってもよい。以下、ＧａＮ基板のうち、エッチングによって除去されて凹部となった部分２２を、掘り込み領域ともいう。掘り込み領域の作製は、低欠陥領域を含むＧａＮ基板上に、一度ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ等の薄膜を成長し、その後に行っても構わない。つまり、一度成長を行い、次に掘り込み領域を形成して、窒化物半導体膜を成長した場合であっても、本発明に含まれる。
【００３７】
掘り込み領域のパターンであるが、図８に示した様に２本の掘り込み領域がある間隔で並んでいる場合であっても良いし、図９に示した様に、掘り込み領域の本数が２本以上であっても、また異なる周期が、混在していてもよく、また、１本と２本の掘り込み領域のパターンが混在しているなど、様様な場合が考えられるが、１本の掘り込み領域の横断面の面積、周期が請求項の範囲であれば本明細書の内容をそのまま適用することができる。また、異なる周期が混在する場合は、その混在する周期がどちらも請求項の範囲であれば良い。ここで８１はＧａＮ基板、８２は掘り込み領域である。
【００３８】
掘りこみ領域の方向に関して、図１、２、５、７、８において［１−１００］方向に平行に掘り込み領域を形成しているが、たとえば［１１−２０］方向に平行に掘り込み領域を形成しても良いし、本発明の効果は基本的に掘り込む方向には依存しないため、どの方向に形成してもよい。
【００３９】
使用する基板には、欠陥密度の高い領域があっても良いが、エピ成長する際に、表面モフォロジーの悪化を引き起こすことがあるため、無い方が好ましい。
【００４０】
この基板上に、図４で示した窒化物半導体膜を成長して、本実施形態の窒化物半導体レーザ素子を得る。得られた半導体レーザ素子の構成を図１に模式的に示す。  図１において、（ａ）は半導体レーザ素子の断面図であり、光出射方向から見た図である。また、（ｂ）は半導体レーザ素子を上面側から見た上面図である。
【００４１】
ここで、１０はｎ型ＧａＮ基板であり、この基板１０中には低欠陥領域が存在している。図４について説明する。ｎ型ＧａＮ層（１．０μｍ）４０上にｎ型Ａｌ0.062Ｇａ0.938Ｎ第一クラッド層（１．５μｍ）４１、ｎ型Ａｌ0.1Ｇａ0.9Ｎ第二クラッド層（０．２μｍ）４２、ｎ型Ａｌ0.062Ｇａ0.938Ｎ第三クラッド層（０．１μｍ）４３、ｎ型ＧａＮガイド層（０．１μｍ）４４、ＩｎＧａＮ/ＧａＮ―３ＭＱＷ活性層（ＩｎＧａＮ/ＧａＮ＝４ｎｍ/８ｎｍ）４５、ｐ型Ａｌ0.3Ｇａ0.7Ｎ蒸発防止層（２０ｎｍ）４６、ｐ型ＧａＮガイド層（０．０５μｍ）４７、ｐ型Ａｌ0.062Ｇａ0.938Ｎクラッド層（０．５μｍ）４８、ｐ型ＧａＮコンタクト層４９（０．１μｍ）が順番に積層されている。
【００４２】
基板１０上には、図４の窒化物半導体薄膜と同じ構成の窒化物半導体膜（エピタキシャル成長層）１１が形成されている。また、窒化物半導体膜１１上面には、レーザ光導波路構造であるレーザストライプ１２が作製されている。このレーザストライプ１２は基板に含まれる低欠陥領域の上方に位置するように形成される必要がある。本実施形態で用いている基板は、基板全面で低欠陥領域であるため、どこにレーザストライプを形成してもよいが、掘り込み領域上部には、レーザストライプを形成してはいけない。その理由に関しては後述する。
【００４３】
窒化物半導体膜１１の上面には電流狭窄を目的としたＳｉＯ2１３が形成されており、その上面にはｐ型電極１４が形成されている。また、基板１０下面には、ｎ型電極１５が形成されている。１６は掘り込み領域である。窒化物半導体膜１１のうち掘り込み領域１６の上方に位置する部位の上面は、掘り込み領域１６の影響を受けて凹部となっている。
【００４４】
掘り込み領域１６上の部位の上面が凹部となるか否かは、窒化物半導体膜の厚さによる。掘り込み領域上の部位の上面が平坦になった場合の構成を図７に模式的に示す。図７において、７０はｎ型ＧａＮ基板、７１は窒化物半導体膜、７２はレーザストライプ、７３は電流狭窄を目的としたＳｉＯ2、７４はｐ型電極、７５はｎ型電極、７６は掘り込み領域である。窒化物半導体膜の厚さが大きくなると、このように掘り込み領域７６上の部位の上面の平坦性が上がる。なお、本発明においては、掘り込み領域の上部が凹部となっているか平坦であるかは問題ではない。
【００４５】
図１（ａ）において、レーザストライプ１２の中央部と掘り込み領域１６の端との距離をｄで表すとき、ｄ＝４０μｍとした。個々の半導体レーザ素子に分割する前のウエハーの上面図を図５に模式的に示す。本実施形態では、全面においてクラックが全くない窒化物半導体膜５１が得られた。なお、図５において、５２は掘り込み領域である。
【００４６】
ウエハーを分割して窒化物半導体レーザ素子とするには、一般の素子化プロセスを採用することができる。この素子化プロセスについては説明を省略する。チップ分割後の窒化物半導体レーザ素子内には、クラックは認められなかった。そのため、レーザ素子の発振特性が安定し、本実施形態の半導体レーザ素子の所定の発振特性（光出力が３０ｍＷの時の駆動電流Ｉｏｐが７０ｍＡ以下である。）が得られる歩留まりは９０％を超えた。
【００４７】
素子化された半導体レーザ素子の寿命試験を、ＡＰＣ（Automatic Power Control）駆動で６０℃、出力３０ｍＷの条件下で行った。寿命試験における各素子の発光波長は４０５±５ｎｍであった。各ウエハーから、所定の初期特性を満足した素子を無作為に５０素子取り出し、半導体レーザ素子の寿命が３０００時間を越えた数を歩留まりとして調べた。このとき、本実施の形態の半導体レーザ素子の歩留まりは８５％を越えた。
【００４８】
＜比較例の半導体レーザ素子１＞
基板面内に低欠陥領域が存在する基板上に、そのまま窒化物半導体膜を成長した場合について、図３を参照して説明する。３１は低欠陥密度の領域を含む基板に、図４に示す窒化物半導体薄膜膜をＭＯＣＶＤで成長したウエハーである。３２はそのウエハーに入ったクラックである。
【００４９】
低欠陥領域が存在する基板上に、そのまま（掘り込み領域の作製を行わずに）窒化物半導体膜を成長した場合、図３に示すように、ウエハー中に多くのクラックが発生した。ウエハー中、１ｍｍ×１ｍｍの領域をクラックが何本横切るかについてカウントを行った結果、３〜１０本程度であった。得られたデバイス内にクラックが発生していると、レーザ発振が得られなかったり、たとえレーザ発振が起こるにしても、そのデバイス寿命が極めて短く、とても実用に耐えられるものではない。そのため、所定のレーザ発振が得られる歩留まりは５０％以下と非常に小さい値であった。このようなクラックの発生は、Ａｌを含む層を設けたデバイス構造において顕著であって、窒化物系半導体レーザ素子においては通常このような層が存在するので、クラックの発生を撲滅することは非常に重要であった。
【００５０】
また、このようなウエハー内で、偶然クラックの無い部分に半導体レーザ素子を作りこみ、６０℃、３０ｍＷで寿命試験を行ったところ、寿命が３０００時間以上持つ素子の歩留まりが１５％程度と悪かった。これは、ウエハー表面から認識されない微小なクラックが内在しているなどの理由によると考えられる。なお、ここでの寿命とは出力を３０ｍＷにしたときの駆動電流Ｉｏｐが初期の駆動電流Ｉｏｐの１．５倍になるまでの時間と定義する。
【００５１】
本実施形態は、クラックの発生を抑え、素子の歩留まりを上げ、半導体レーザ素子にかかる歪みをコントロールすることにより長寿命を実現するものである。詳細を以下で説明する。
【００５２】
＜比較例の半導体レーザ素子２＞
レーザストライプの位置を掘り込み領域上に作製した比較例の半導体レーザ素子を作製した。レーザストライプの位置以外については本実施形態の構成と同じである。レーザストライプを掘り込み領域１６の直上に作製した構成について、素子化を行い、上記と同様にして寿命試験を行った。この場合の歩留まりは３５％以下であった。この歩留まりの低下は、半導体レーザ素子に内包される歪みの違いにより引き起こされると考えられる。基板に掘り込み領域を形成しなかった場合に多数のクラックが発生したように、かなりの歪みが内包されていると考えられる。
【００５３】
掘り込み領域上部は、掘り込まれていない両脇部分から、横方向に膜の成長が起こり、掘り込み部に流れ込みが生じる。このとき両脇から押されるため、掘り込み領域上部は、掘り込まれていない領域に比べ大きな歪みを内包することになると考えられる。また、掘り込み領域は両側が壁になっているために、両側に広がろうとする成長を壁によって妨げられ歪みを内包することになる。掘り込み領域の成長は複雑で、色々な方向からの成長（掘り込み領域の底面からの通常の成長、掘り込み領域の側面からの成長、掘り込まれていない領域からの流れ込み成長など）が起こるため、歪み量が掘り込み領域内でも異なるばかりでなく、歪む方向も場所によって異なってくるため、再現性に乏しく安定しない。このことが歩留まりを落とす原因であると考えられる。
【００５４】
また、色々な方向からの成長が起こるため、各成長の会合部には、転位や欠陥等が多く発生する。したがって、掘り込み領域上にレーザストライプを作製すると、この転位や欠陥等により劣化が促進されることになって、長寿命化ができない。
【００５５】
一方、掘り込まれていない領域は、成長に際して掘り込み領域に流れこむため、歪みを外側に解放することができる。この歪みの解放がクラックの発生を抑えると同時に、掘り込まれていない領域の歪みを解放する。この歪みの解放は非常に再現性良く安定して生じる。また、掘り込み領域の上方とは異なり、色々な方向からの成長がないため、転位、欠陥等も少なく良好な結晶性の膜となる。これらの理由で、掘り込まれていない領域にレーザストライプを作製すると、半導体レーザ素子の信頼性が向上し、寿命特性も向上したものと考えられる。
【００５６】
本実施形態では、掘り込み領域１６を作製し、掘り込み領域１６の上部以外にレーザストライプ１２を作りこむことにより、ＬＤ素子特性の信頼性を格段に向上させ、クラックの発生を抑え、歩留まりを飛躍的に改善することができた。
【００５７】
＜掘り込み条件と層厚の検討＞
また、歩留まりが、掘り込み領域の掘り込み幅Ｘ（図２参照）、掘り込み深さＺ、および基板上に成長される窒化物半導体膜の全膜厚とに相関することを見出した。なお、窒化物半導体膜の全膜厚とは図４に示したｎ型ＧａＮ層４０からｐ型ＧａＮコンタクト層４９までの窒化物半導体の全ての層を含む厚さである。
【００５８】
ここでは、全膜厚を調節し２μｍから３０μｍまで変化させた。掘り込み深さＺ（単位はμｍ）と掘り込み幅Ｘ（単位はμｍ）の積である掘り込み断面積と、その上に成長される窒化物半導体膜の全膜厚で、上述した寿命試験の歩留まりをプロットした結果を図６に示す。なお、掘り込み領域の周期Ｔ（図２参照）は４００μｍとした。
【００５９】
寿命試験で歩留まりが高い領域は、クラックを有効に押さえ込み、掘り込まれていない領域（リッジ形成領域）の歪みが有効に解放されていることを示している。掘り込み断面積は、掘り込み幅Ｘ＝１０μｍ、掘り込み深さＺ＝５μｍとした場合、５×１０＝５０μｍ2となる。掘り込み幅Ｘは３μｍから２００μｍの範囲で変化させ、掘り込み深さＺは０．５μｍから３０μｍの範囲で変化させた。
【００６０】
図６に示したように、掘り込み断面積が３０μｍ2以上では、基板上に成長される窒化物半導体膜の全膜厚によらず高い歩留まりを得ることができた。これは、掘り込まれていない領域の歪みが有効に安定して解放されているためと考えられる。なお、図６では断面積が１００μｍ2の範囲までしか示していないが、断面積が２０００μｍ2のまでは、上記の膜厚の範囲において歩留まり８０％以上の効果が見られた。
【００６１】
また、掘り込み断面積が５μｍ2から３０μｍ2までの間では、基板上に成長される窒化物半導体膜の全膜厚が１０μｍ以下であれば歩留まりの改善が見られた。また、掘り込み断面積が５μｍ2未満の場合、窒化物半導体膜の全膜厚が２μｍから３０μｍまでの範囲で効果が見られなかった。これは、掘り込み断面積が小さすぎて、掘り込まれていない領域の歪みを有効に解放できないためと考えられる。
【００６２】
図６は、掘り込み領域の周期Ｔを４００μｍとしたときのものであるが、周期Ｔを変化させて同様の実験を行った。周期Ｔは５０μｍから２ｍｍの範囲で変化させた。また、掘り込み幅Ｘは周期Ｔの半分までの範囲で行った。例えば、周期Ｔが５０μｍのときは掘り込み幅Ｘを０から２５μｍまでの範囲とした。
【００６３】
周期Ｔが５０μｍから２ｍｍの範囲では、図６とほぼ同じ傾向が見られた。つまり、図６に示したように、掘り込み断面積が３０μｍ2以上では、基板上に成長される窒化物半導体膜の全膜厚によらず高い歩留まりを得ることができ、掘り込み断面積が５μｍ2から３０μｍ2までの間では基板上に成長される窒化物半導体膜の全膜厚が１０μｍ以下であれば歩留まりの改善が見られた。また、掘り込み断面積が５μｍ2未満の場合、窒化物半導体膜の全膜厚２μｍから３０μｍまでの間で効果が見られなかった。
【００６４】
＜ストライプ位置の検討＞
さらに、リッジを作製する位置に関しては、掘り込み領域１６の端から５μｍ以内に作製した場合、大きく寿命試験の歩留まりを落とした。これは、掘り込み領域周辺に大きな歪みが存在しているためと考えられる。よって、レーザストライプの位置は、掘り込み領域の端から５μｍ以上離した領域に作製する必要がある。さらに、レーザストライプの位置を決める上で、歪みが小さい領域に作製するだけでなく、平坦性の高い領域に作製する必要がある。
【００６５】
掘り込み領域を含む基板では、掘り込み領域周辺部において、エピタキシャル成長した層に層厚のムラが生じてしまうという問題がある。図１０は、この状況を説明するための図であり、互いに平行な掘り込み領域１００２を設けたＧａＮ基板上に、ＭＯＣＶＤ法により、複数の窒化物半導体層（例えば総膜厚５μｍ）をエピタキシャル成長した後のウェハー１００１の状況を模式的に示している。溝間の領域には、半導体レーザの導波路ストライプ１００４（位置を点線で示す）が設けられる。
【００６６】
溝の影響により、本来、溝からの距離に応じて成長層の膜厚は変動するものであるが、事実は、溝方向に沿って溝から一定の距離の位置で層厚を評価してみると、層厚が変動してしまっている。また、光学顕微鏡でウェハー表面を観察すると、図において模式的に表したように、波線状のモフォロジー１００５が観察される。
【００６７】
これは、掘り込み領域間の領域１００３おける結晶成長の状態が、溝に敏感に影響されているためと考えられる。このような状態の場所にレーザ導波路ストライプを設けると、導波路に沿って膜厚の状態が変化しているため、レーザ特性に悪影響を与えるだけでなく、素子毎の特性が一定しない。
【００６８】
しかしながら、掘り込み領域の端から３０μｍ以上離れた領域では、上記で説明した成長層の膜厚変動は急速に抑えられ、図１０で示した波線状の表面モフォロジーも見られなくなる。
【００６９】
図１０に示した矢印Ｘの方向に、段差計にて表面の高低差を測定した。測定は、A SUBSIDIARY OF VEECO INSTRUMENTS INC社製ＤＥＫＴＡＫ３ＳＴを用いて行った。測定条件として、測定長２０００μｍ、測定時間３ｍｉｎ、触針圧３０ｍｇ、水平分解能１μｍ/sampleで行っている。図１１には、掘り込まれていない領域で掘り込み領域から３０μｍ離れた場所の高低差を測定した結果を示した。図１２には、掘り込まれていない領域で掘り込み領域から５μｍ離れた場所の高低差を測定した結果を示した。図１１、図１２から分かるように、３０μｍ離れた領域における表面の高低差は４０ｎｍ程度であるのに対して、５μｍの領域では２００ｎｍにも及んだ。
【００７０】
半導体レーザのレーザストライプは、背景技術で示したような溝の影響によるばらつき（歪みと平坦性）を抑えるために、溝からある程度の距離、最低でも５μｍ以上離す必要があり（３０μｍ以上離した方が望ましい）、このような位置では基板からの欠陥の伝搬を横方向成長によって抑制するような効果は得られない。
【００７１】
本発明において基板に設ける溝は、いわゆるラテラル（横方向）成長技術（たとえばＥＬＯＧ技術など）の効果により、基板から結晶成長膜に伸びる欠陥の密度を低減する目的で基板に溝を設ける技術とは、全く異なっている。欠陥密度を低減する目的の場合、横方向成長による効果を得るために、溝の間隔は、通常形成させられる層の膜厚程度以下であり、最大限溝の間隔を広げたとしても、その３倍程度以下である。この構造では、上記に示したような溝に平行な方向に層厚が均一になるという領域が得がたいため、レーザストライプを形成したときに、ストライプ方向に膜厚の分布が出てしまい好ましくない。
【００７２】
一方、本発明における溝は、このような目的で設けられたものではなく、レーザストライプ位置における平坦度をある程度保持し、かつ、クラックを有効に防止する目的で設けるものである。その間隔は、半導体レーザ素子の幅程度のオーダであって、最小限で、５０μｍ程度になる。好ましくは１００μｍ以上離した方が良い。
【００７３】
さらに、ここでは半導体レーザに関して詳細に記述したが、本発明は、これに限定したものではなく、発光ダイオード（ＬＥＤ）、ＦＥＴ（Feild Emittion Transisor）などの電子デバイスを、本実施形態で示した基板上に作製した場合においても、上述した内容と同様の議論により、窒化物半導体膜に内包される歪み及びクラックを大幅に低減し、歩留まりを向上させることができる。ＬＥＤなどでは、膜に内包される歪により、発光パターンにムラを生じる、発光強度の低下など問題が指摘されている。
【００７４】
このようなデバイスの場合、図１３のように、掘り込み領域１３１を、ストライプ状に作製し、網目状に縦横に掘り込んでも良い。図１３において、１３２はｎ型ＧａＮ基板、１３３はｐ型電極、１３４はｎ型電極、１３５は窒化物半導体薄膜である。図１３のような構造でＬＥＤを作成した場合においても、窒化物半導体膜に内包される歪みを低減し、発光パターンのムラを抑え、クラックを０本に抑え込むことができた。
【符号の説明】
【００７５】
１０、２１、７０、８１、１３２  ｎ型ＧａＮ基板
１１、７１  窒化物半導体膜
１２、７２  レーザストライプ
１３、７３  電流狭窄用ＳｉＯ2
１４、７４、１３３  ｐ型電極
１５、７５、１３４  ｎ型電極
１６、２２、５２、７６、８２、１３１、１００２  掘り込み領域
３１、１３５  ＧａＮ基板上の窒化物半導体膜
３２  クラック
４０  ｎ型ＧａＮ層
４１  ｎ型Ａｌ0.062Ｇａ0.938Ｎ第一クラッド層
４２  ｎ型Ａｌ0.1Ｇａ0.9Ｎ第二クラッド層
４３  ｎ型Ａｌ0.062Ｇａ0.938Ｎ第三クラッド層
４４  ｎ型ＧａＮガイド層
４５  ＩｎＧａＮ/ＧａＮ―３ＭＱＷ活性層
４６  ｐ型Ａｌ0.3Ｇａ0.7Ｎ蒸発防止層
４７  ｐ型ＧａＮガイド層
４８  ｐ型Ａｌ0.062Ｇａ0.938Ｎクラッド層
４９  ｐ型ＧａＮコンタクト層
１００３  掘りこみ領域間の領域
１００４  導波路ストライプ
１００５  波線状のモフォロジー
【図１】
0004763818.tif 000002
【図２】
0004763818.tif 000003
【図３】
0004763818.tif 000004
【図４】
0004763818.tif 000005
【図５】
0004763818.tif 000006
【図６】
0004763818.tif 000007
【図７】
0004763818.tif 000008
【図８】
0004763818.tif 000009
【図９】
0004763818.tif 000010
【図１０】
0004763818.tif 000011
【図１１】
0004763818.tif 000012
【図１２】
0004763818.tif 000013
【図１３】
0004763818.tif 000014