(57)【特許請求の範囲】
【請求項１】
入力信号を１シンボル遅延する１シンボル遅延回路と、
前記入力信号から複数のパイロットシンボルを抽出する第１の抽出回路と、
前記抽出した複数のパイロットシンボルを逆フーリエ変換して各パスごとの複素利得量を算出する逆フーリエ変換回路と、
前記複素利得量を用いて、複数のパスを抽出する第２の抽出回路と、
クロック信号が与えられた場合に、前記抽出したパスをフーリエ変換するフーリエ変換回路と、
前記フーリエ変換された前記パスを一時的に格納する記憶回路と、
制御信号に応じて、前記フーリエ変換された前記パス若しくは格納された前記パスのいずれか一方を出力する第１のスイッチ回路と、
前記制御信号に応じて、前記フーリエ変換回路に前記クロック信号を与えるか否かを決定する第２のスイッチ回路と、
前記フーリエ変換されたパスの位相成分を抽出し、前記抽出した位相成分を用いて前記１シンボル遅延された前記入力信号を等化する等化演算回路とを備えたことを特徴とする等化器。
【請求項２】
前記逆フーリエ変換回路は、離散的逆フーリエ変換若しくは高速逆フーリエ変換を行うことを特徴とする請求項１記載の等化器。
【請求項３】
前記第２の抽出回路は、
前記各パスごとの電力量のうち最大の電力量を求め、前記各パスの電力量が前記最大の電力量から所定の電力量以内にあるか否かを判定する閾値比較回路と、
前記閾値比較回路の出力に所定数のゼロを付加して出力する付加回路とにより構成されることを特徴とする請求項１記載の等化器。
【請求項４】
前記第２の抽出回路は、
前記各パスごとの複素利得量の実数及び虚数の絶対値を加算した値のうちの最大値を求め、前記各パスの絶対値が前記最大値から所定の範囲内にあるか否かを判断する閾値比較回路と、
前記閾値比較回路の出力に所定数のゼロを付加して出力する付加回路とにより構成されることを特徴とする請求項１記載の等化器。
【請求項５】
前記等化演算回路は、前記フーリエ変換されたパスの位相成分と振幅とを抽出し、前記抽出した位相成分及び振幅と前記入力信号とを用いて乗算することを特徴とする請求項１記載の等化器。
【請求項６】
入力信号を１シンボル遅延する１シンボル遅延回路と、
前記入力信号から複数のパイロットシンボルを抽出する第１の抽出回路と、
前記抽出した複数のパイロットシンボルを逆フーリエ変換して各パスごとの複素利得量を算出する逆フーリエ変換回路と、
前記複素利得量を２シンボル遅延する２シンボル遅延回路と、
前記複素利得量と前記２シンボル遅延された複素利得量とを加算する加算回路と、
前記加算された前記複素利得量を用いて、複数のパスを抽出する第２の抽出回路と、
クロック信号が与えられた場合に、前記抽出したパスをフーリエ変換するフーリエ変換回路と、
前記フーリエ変換された前記パスを一時的に格納する記憶回路と、
制御信号に応じて、前記フーリエ変換された前記パス若しくは格納された前記パスのいずれか一方を出力する第１のスイッチ回路と、
前記制御信号に応じて、前記フーリエ変換回路に前記クロック信号を与えるか否かを決定する第２のスイッチ回路と、
前記フーリエ変換されたパスの位相成分を抽出し、前記抽出した位相成分を用いて前記１シンボル遅延された前記入力信号を等化する等化演算回路とを備えたことを特徴とする等化器。
【請求項７】
入力信号を１シンボル遅延する第１の１シンボル遅延回路と、
前記入力信号から複数のパイロットシンボルを抽出する第１の抽出回路と、
前記抽出した複数のパイロットシンボルを逆フーリエ変換して各パスごとの複素利得量を算出する逆フーリエ変換回路と、
前記複素利得量を１シンボル遅延する第２の１シンボル遅延回路と、
前記複素利得量を２シンボル遅延する２シンボル遅延回路と、
前記複素利得量を３シンボル遅延する３シンボル遅延回路と、
前記複素利得量と、前記１シンボル遅延された複素利得量と、前記２シンボル遅延された複素利得量と、前記３シンボル遅延された複素利得量とを加算する加算回路と、
前記加算された前記複素利得量を用いて、複数のパスを抽出する第２の抽出回路と、
クロック信号が与えられた場合に、前記抽出したパスをフーリエ変換するフーリエ変換回路と、
前記フーリエ変換された前記パスを一時的に格納する記憶回路と、
制御信号に応じて、前記フーリエ変換された前記パス若しくは格納された前記パスのいずれか一方を出力する第１のスイッチ回路と、
前記制御信号に応じて、前記フーリエ変換回路にクロック信号を与えるか否かを決定する第２のスイッチ回路と、
前記フーリエ変換されたパスの位相成分を抽出し、前記抽出した位相成分を用いて前記１シンボル遅延された前記入力信号を等化する等化演算回路とを備えたことを特徴とする等化器。
【請求項８】
入力信号を１シンボル遅延する第１の１シンボル遅延回路と、
前記入力信号から複数のパイロットシンボルを抽出する第１の抽出回路と、
前記抽出した複数のパイロットシンボルを逆フーリエ変換して各パスごとの複素利得量を算出する逆フーリエ変換回路と、
前記複素利得量を１シンボル遅延する第２の１シンボル遅延回路と、
前記遅延された前記複素利得量を用いて、複数のパスを抽出する第２の抽出回路と、
クロック信号が与えられた場合に、前記抽出したパスをフーリエ変換するフーリエ変換回路と、
前記フーリエ変換された前記パスを一時的に格納する記憶回路と、
制御信号に応じて、前記フーリエ変換された前記パス若しくは格納された前記  パスのいずれか一方を出力する第１のスイッチ回路と、
前記制御信号に応じて、前記フーリエ変換回路に前記クロック信号を与えるか否かを決定する第２のスイッチ回路と、
前記選択された前記パスの位相成分を抽出し、前記抽出した位相成分を用いて前記１シンボル遅延された前記入力信号を等化する等化演算回路とを備えたことを特徴とする等化器。
【請求項９】
入力信号を１シンボル遅延し、
前記入力信号から複数のパイロットシンボルを抽出し、
前記抽出した複数のパイロットシンボルを逆フーリエ変換して各パスごとの複素利得量を算出し、
前記複素利得量を用いて、複数のパスを抽出し、
クロック信号が与えられた場合に、フーリエ変換回路により前記抽出したパスをフーリエ変換し、
前記フーリエ変換された前記パスを一時的に格納し、
制御信号に応じて、前記フーリエ変換された前記パス若しくは格納された前記パスのいずれか一方を出力し、
前記制御信号に応じて、前記フーリエ変換回路に前記クロック信号を与えるか否かを決定し、
前記フーリエ変換されたパスの位相成分を抽出し、
前記抽出した位相成分を用いて前記１シンボル遅延された前記入力信号を等化することを特徴とする等化方法。
【請求項１０】
前記逆フーリエ変換は、離散的逆フーリエ変換であることを特徴とする請求項９記載の等化方法。
【請求項１１】
前記各パスごとの電力量のうち最大の電力量を求め、前記最大の電力量から所定の電力量以内の電力量を有するパスを選択することにより、前記複数のパスを抽出することを特徴とする請求項９記載の等化方法。
【請求項１２】
前記各パスごとの複素利得量の実数及び虚数の絶対値を加算した値のうちの最大値を求め、前記各パスの絶対値が前記最大値から所定の範囲内にあるパスを選択することにより、前記複数のパスを抽出することを特徴とする請求項９記載の等化方法。
【請求項１３】
前記フーリエ変換されたパスの振幅を抽出し、前記抽出された前記位相成分及び前記振幅と前記入力信号とを用いて前記乗算を行うことを特徴とする請求項９記載の等化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ：直交周波数分割）ディジタル変調された信号の復調に関し、特に、パイロットシンボルを用いた等化器及び等化方法に関する。
【背景技術】
【０００２】
地上波ディジタル放送（ＩＳＤＢ−Ｔ）においては、マルチパス妨害に強いＯＦＤＭディジタル変調方式を採用している。ＯＦＤＭ変調方式により変調された信号（以下、ＯＦＤＭ信号）を復調するには、復調用の振幅位相基準として、周波数方向と時間方向にパイロットシンボルを分散させたスキャッタードパイロット（ｓｃａｔｔｅｒｅｄ  ｐｉｌｏｔ）方式がある。
特許文献１は、ＯＦＤＭ復調装置を開示し、特に、伝搬路の歪を除去する等化処理のために逆フーリエ変換を行う自動等化器を開示している。従来のＯＦＤＭ復調装置は、フレームシンボルとフレームシンボルに続く伝搬路推定用パターン信号と、伝搬路推定用パターン信号に続くデータシンボルとからなるフレーム構造を有する信号を受信する。そして、従来のＯＦＤＭ復調装置は、伝搬路推定用パターン信号を用いて伝達関数を推定し、推定された伝達関数を用いてデータシンボルの等化を行うことを特徴としている。
【特許文献１】特開２０００−２２６６１
【特許文献２】特開２００５−４５６６４
【特許文献３】特開２００４−１５３８１１
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１のＯＦＤＭ復調装置は、上述したフレーム構造の信号を受信することを前提としているため、地上波ディジタル放送に用いられるようなデータシンボル中にパイロットシンボルが散在するデータ構造の信号を復調することができないという問題がある。
また、特許文献２のＯＦＤＭ信号受信装置のＩＦＦＦ回路５−１は、最新の１シンボル分を含んで過去４シンボル分のスキャッタードパイロット信号を逆高速フーリエ変換している（段落[００１５]）。しかし、特許文献２のＯＦＤＭ信号受信装置は、逆高速フーリエ変換後の信号を単にＬＰＦを通過させるだけであり、あらかじめＬＰＦにて通過させる領域に含まれる雑音成分を除去できない。そのため、特許文献２のＯＦＤＭ信号受信装置は、受信信号に含まれる雑音の増加に従い伝送路推定結果の誤差が大きくなり、受信特性を劣化させるという問題がある。
また、特許文献３のＯＦＤＭ信号等化装置は、４シンボル遅延部を開示している（図５）。しかしながら特許文献３は、逆フーリエ変換を用いるものではなく、４シンボル前に存在する同一サブキャリアのパイロットシンボルを相対的に比較するものである。そのため、４シンボル後に現れる同一サブキャリアのパイロットシンボルが出現するまで伝送路の伝達関数の変化を知ることができず、４シンボル以内で伝送路の伝達関数が変わる場合には正しく等化できない場合が生じやすくなるという問題がある。
【０００４】
そこで、本発明は、データシンボル中にパイロットシンボルが散在するデータ構造の信号を復調する等化器及び等化方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一つの等化器は、入力信号を１シンボル遅延する１シンボル遅延回路と、入力信号から複数のパイロットシンボルを抽出する第１の抽出回路と、抽出した複数のパイロットシンボルを逆フーリエ変換して各パスごとの複素利得量を算出する逆フーリエ変換回路と、複素利得量を用いて、複数のパスを抽出する第２の抽出回路と、クロック信号が与えられた場合に、抽出したパスをフーリエ変換するフーリエ変換回路と、フーリエ変換されたパスを一時的に格納する記憶回路と、制御信号に応じて、フーリエ変換されたパス若しくは格納されたパスのいずれか一方を出力する第１のスイッチ回路と、制御信号に応じて、フーリエ変換回路にクロック信号を与えるか否かを決定する第２のスイッチ回路と、フーリエ変換されたパスの位相成分を抽出し抽出した位相成分を用いて１シンボル遅延された入力信号を等化する等化演算回路とを備える。
【０００６】
また、本発明の一つの等化方法は、入力信号を１シンボル遅延し、入力信号から複数のパイロットシンボルを抽出し、抽出した複数のパイロットシンボルを逆フーリエ変換して各パスごとの複素利得量を算出し、複素利得量を用いて複数のパスを抽出し、クロック信号が与えられた場合に、フーリエ変換回路により抽出したパスをフーリエ変換し、フーリエ変換されたパスを一時的に格納し、制御信号に応じて、フーリエ変換されたパス若しくは格納されたパスのいずれか一方を出力し、制御信号に応じて、フーリエ変換回路にクロック信号を与えるか否かを決定し、フーリエ変換されたパスの位相成分を抽出し、抽出した位相成分を用いて１シンボル遅延された入力信号を等化する。
【発明の効果】
【０００７】
本発明の等化器及び等化方法によれば、データシンボル中にパイロットシンボルが散在するデータ構造の信号を復調することが可能になる。
【発明を実施するための最良の形態】
【０００８】
初めに、図１を用いて、本発明で用いるスキャッタードパイロット方式におけるパイロットシンボルとデータシンボルの配置関係を示すフレーム構成について説明する。図の縦軸は時間（ＯＦＤＭシンボル）を、横軸は周波数を示す。図中の黒丸はパイロットシンボルを、白丸はデータシンボルを示す。この例では、同じシンボルの配置は、４つのＯＦＤＭシンボルに１回の周期で現れている。しかし、この周期に限定されないのは言うまでもない。
以下、図面を用いて、本発明の等化器及び等化方法を説明する。
【実施例１】
【０００９】
以下、実施例１の等化器及び等化方法について説明する。図１を用いて、実施例１の等化器及び等化方法の概念を説明すると、実施例１の等化器及び等化方法は、現在（例えば、ｔ３）のＯＦＤＭシンボルのパイロットシンボルを用いて、現在のＯＦＤＭシンボルを復調する。
【００１０】
図２は、本発明の等化器の構成を示すブロック図である。本発明の等化器は、フーリエ変換された入力信号ＩＮを入力するチャネル推定部２００及び等化演算部２１０により構成される。ここで、入力信号は、１つのＯＦＤＭシンボル単位でフーリエ変換された信号である。
【００１１】
チャネル推定部２００は、パイロットシンボル抽出回路２０１と、離散的逆フーリエ変換回路２０２と、閾値比較回路２０３と、付加回路２０４と、高速フーリエ変換回路２０５とにより構成される。
パイロットシンボル抽出回路２０１は、パイロットシンボルとデータシンボルとが混在した入力信号からパイロットシンボルを抽出する。パイロットシンボルは所定の周期で入力信号に散在しており、パイロットシンボル抽出回路２０１は、外部から得たその周期を用いて、パイロットシンボルを抽出する。ここで、抽出の具体的なイメージについて説明する。簡略のため、パイロットシンボルをＰ、データシンボルをＤとする。例えば、入力信号のデータ配列が、ＤＤＤＰＤＤＤＰＤＤＤＰＤＤＤと仮定すると、抽出するというイメージはＤを０（ゼロ）に置き換えるということである。この場合、抽出後の信号のデータ配列は、０００Ｐ０００Ｐ０００Ｐ０００である。
【００１２】
離散的逆フーリエ変換回路２０２は、パイロットシンボル抽出回路２０１と接続し、推定可能な遅延時間幅を有する離散的逆フーリエ変換を行ない、各到来パスごとの複素利得量を求める。なお、複素利得量には、遅延パスによる伝送路の伝達関数だけではなく、雑音と演算誤差が含まれている。ここで、図３は、離散的逆フーリエ変換によって得られる、各到来パスごとの複素利得量を示すグラフである。図中最大の複素利得量を示すパス３００は、ＯＦＤＭ信号の送信装置から受信装置に直接到来した信号であると推定される。一方、パス３０１〜３０２は、ＯＦＤＭ信号の送受信装置間において、ビル等の障害物によりＯＦＤＭ信号が反射し、直接到来した信号に比べ寄り道をしている信号であると推定される。また、パス３０３は、雑音や演算誤差により生じた信号であると推定される。なお、離散的逆フーリエ変換回路２０２は、下記の式を用いて変換している。ここで、離散的逆フーリエ変換に用いる正弦波係数e-jθは、パイロットシンボルの挿入される位置により異なるため、各ＯＦＤＭシンボルごとに正弦波係数を可変させる必要がある。
【数１】
0004695003.tif 000002
ここで、ｔはＯＦＤＭシンボル時間、ｌは遅延時間、ｋはパイロットシンボル番号、ＳＰ＿ｒｅｓ（ｔ，ｌ）は複素利得量、ＳＰ＿ｓｃ（ｔ，ｌ）はパイロットシンボルに重乗した伝達関数と雑音、ｆｓｐ１（ｔ）は周波数の最も低いパイロットシンボルに対するサブキャリア位置、ｓｔｐはパイロットシンボルのサブキャリア周波数間隔、ｓｐ＿ｎｕｍ伝送路推定に用いるパイロットシンボルの数、ｆｆｔ＿ｎｕｍはフーリエ変換ポイント数である。なお、この発明では、離散的逆フーリエ変換回路を示したが、高速逆フーリエ変換回路であっても良いことは言うまでもない。
【００１３】
次に、図４及び図５を用いて、閾値比較回路２０３について説明をする。図４は、複素利得量から算出された各到来パスごとの電力量を示すグラフである。図５は、抽出されたパスの複素利得量を示すグラフである。ここで、均等なサブキャリア間隔に配置されたパイロットシンボルを持つＯＦＤＭシンボルにおいて、理論的に推定できる複素利得量の遅延時間幅は、有効ＯＦＤＭシンボル長に対し、パイロットシンボルのサブキャリア間隔の逆数までの遅延時間幅となる。たとえば、地上波ディジタル放送では、１２のサブキャリアに１つのパイロットシンボルが配置されている。よって、理論的に推定できる複素利得量の遅延時間は、有効ＯＦＤＭシンボル長の１２分の１になる。つまり、閾値比較回路２０３において、比較される複素利得量は、離散的逆フーリエ変換により得られた複素利得量全体の１２分の１である。
【００１４】
初めに、閾値比較回路２０３は、離散的逆フーリエ変換により得られた複素利得量から、各パスごとの電力を求める。次に、閾値比較回路２０３は、求められた電力のうち最も大きい電力となるパス３００を抽出する。そして、閾値比較回路２０３は、その最大電力から相対的な閾値４００を設定し、閾値４００以上となる電力を有するパス３００〜３０２を抽出する。例えば、最大電力から所定の電力量δ以内に存在するパスを求める。そして、閾値比較回路２０３は、抽出したパスについてはそのパスの複素利得量をそのまま出力し、抽出されなかったパスについては“０（ゼロ）”を出力する。ここで、閾値比較回路２０３は、下記の式を用いてパスを抽出する。
【数２】
0004695003.tif 000003
ここで、ｔはＯＦＤＭシンボル時間、ｌは遅延時間、ｌｍａｘは最も大きい電力となる複素利得量の遅延時間、ＳＰ＿ｐｈ（ｔ）は閾値比較出力、ＳＰ＿ｒｅｓ（ｔ，ｌ）は複素利得量、αは閾値演算係数であり１＞αである。
【００１５】
付加回路２０３は、閾値比較回路２０２と接続し、閾値比較回路２０２の出力に 所定数の“０（ゼロ）”を付加して出力する。先に述べたように論的に推定できる複素利得量の遅延時間幅は、有効OFDMシンボル長に対しパイロットシンボルのサブキャリア間隔の逆数までの遅延時間幅となる。閾値比較回路２０２にて雑音と演算誤差を軽減させた複素利得量は、この遅延時間幅しか有しておらず、フーリエ変換にて全サブキャリアに対する伝送路推定を行うためには、すべてのフーリエ変換ポイント数に対し値を入れなければならない。そのため、ここでは閾値比較より得られる遅延時間幅以降の時間領域に“０”を追加する必要がある。言い換えると、閾値比較回路２０２より得られる遅延時間幅以降の時間領域に電力を持つ値を加えた場合、その加えた時間位置に相当する遅延時間に到来パスが存在することとなってしまう。“０”を追加することはその遅延時間に到来パスが無いという意味でもあるため、ここでは“０”を追加することが重要である。
【００１６】
等化演算部２１０は、補正ベクトル変換回路２１１と、乗算回路２１２とにより構成される。
【００１７】
補正ベクトル変換回路２１１は、各サブキャリアに対応した伝送路推定の位相成分を抽出する。伝送路推定の値は実数と虚数を有しているため、実数と虚数を用いた演算により位相成分を生成する。そして位相成分の複素共役となる値に変換して出力する。つまり、実数はそのまま出力し、虚数は極性を反転させて出力する。なお、補正ベクトル変換回路２１１は、下記の式を用いて変換している。
【数３】
0004695003.tif 000004
乗算回路２１２は、受信OFDM信号を高速フーリエ変換することで得た各サブキャリアの値と補正ベクトル変換回路２１１の出力とを複素で乗算する。これにより伝送路で受けた位相回転を打ち消し、復調データＯＵＴを出力する。
【００１８】
以上説明したように、実施例１の等化器及び等化方法によれば、閾値を設け、雑音や演算誤差のような電力の小さい複素減推量を削除する。よって、実施例１の等化器及び等化方法は、伝送路推定誤差が小さくなり、雑音に対する受信特性がよい。
【００１９】
さらに、実施例１の等化器及び等化方法によれば、従来のＯＦＤＭ復調装置のように繰り返し演算処理をせず、１度の演算で正確に伝送路を推定するのに必要な複素減衰量を取り出すことができる。さらに、あらかじめ繰り返し数を設定する必要がないため、繰り返し回数以上の大きな電力を持つ複素減推量となる遅延時間位置がある場合（遅延パスが非常に多い受信環境下）であっても正確な伝送路推定に必要な遅延時間位置の複素減推量を取り逃すことがない。遅延パスが非常に多い受信環境下では従来の伝送路の複素減推量と遅延時間を直接推定する方式より良い受信特性を得ることが容易である。
【００２０】
さらに、実施例１の等化器及び等化方法によれば、１つのＯＦＤＭシンボルにて伝送路推定を行うため、高速フェージングなどのＯＦＤＭシンボル毎に伝送路特性が異なる場合にも追従することができ、フェージングに対する受信特性がよい。
【実施例２】
【００２１】
実施例２の等化器及び等化方法は、パスの抽出方法が実施例１とは異なる。実施例１の閾値比較回路では、複素利得量を二乗することにより求められた電力量を用いてパスを抽出する。一方、実施例２の閾値比較回路では、複素利得量の実数及び虚数の絶対値を用いてパスを抽出する。
【００２２】
具体的に説明すると、実施例２の閾値比較回路は、離散的逆フーリエ変換回路２０２で得られた各パスごとの複素利得量の実数及び虚数の絶対値を求め、各パスごとに実数と虚数の絶対値を加算する。閾値比較回路は、加算結果が最大になる複素利得量を有するパスを抽出する。そして、閾値比較回路は、その最大の加算結果から相対的な閾値を設定し、閾値以上となる加算結果を有するパスを抽出する。例えば、最大の加算結果から所定の値以内に存在するパスを求める。そして、閾値比較回路は、抽出したパスについてはそのパスの複素利得量をそのまま出力し、抽出されなかったパスについては“０（ゼロ）”を出力する。ここで、閾値比較回路は、下記の式を用いてパスを抽出する。
【数４】
0004695003.tif 000005
ここで、ｔはＯＦＤＭシンボル時間、ｌは遅延時間、ｌｍａｘは最も大きい加算結果となる複素利得量の遅延時間、ＳＰ＿ｐｈ（ｔ）は閾値比較出力、ＳＰ＿ｒｅｓ（ｔ，ｌ）は複素利得量、αは閾値演算係数であり１＞αである。
以上説明したように、実施例２の等化器及び等化方法によれば、各パスごとの電力値を求めるために二乗の計算をする必要はない。よって、実施例２の等化器及び等化方法は、高速な処理を要求される復調においても用いられることができる。
【実施例３】
【００２３】
実施例３の等化器及び等化方法は、補正ベクトルの変換方法が実施例１及び２とは異なる。実施例１及び２の補正ベクトル変換回路は、各サブキャリアに対応した伝送路推定の位相成分のみを抽出する。一方、実施例３の補正ベクトル変換回路は、位相成分と振幅を抽出する。
【００２４】
具体的に説明すると、実施例３の補正ベクトル変換回路は、下記の式を用いて、サブキャリアごとの逆数となる補正ベクトルを生成する。
【数５】
0004695003.tif 000006
ここで、SubC_Tは補正ベクトル、SubCはサブキャリアごとの伝送路推定結果である。
【００２５】
以上説明したように、実施例３の等化器及び等化方法によれば、振幅情報を含む直交振幅変換方式（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ：ＱＡＭ）に対応することができる。
なお、実施例３の補正ベクトル変換回路は、実施例２の等化器及び等化方法に組み合わせることは可能である。この場合、組み合わされた等化器及び等化方法は、実施例２及び実施例３の効果を有することができる。
【実施例４】
【００２６】
次に、図面を用いて、実施例４の等化器及び等化方法について説明する。ここで、図１を用いて、実施例４の等化器及び等化方法の概念を説明すると、実施例４の等化器及び等化方法は、現在（例えば、ｔ３）のＯＦＤＭシンボルのパイロットシンボルと２シンボル前（例えば、ｔ１）のＯＦＤＭシンボルのパイロットシンボルとを用いて、１シンボル前（例えば、ｔ２）のＯＦＤＭシンボルを復調する。
【００２７】
図６は、実施例４の等化器の構成を示すブロック図である。実施例４の等化器は、１シンボル遅延回路６００と、チャネル推定部６１０と、等化演算部２１０とを含む。ここで、前述の実施例と同じ構成については、その説明を省略する。
【００２８】
１シンボル遅延回路６００は、ランダムアクセスメモリ（以下、ＲＡＭ）により構成され、入力信号を１シンボルに相当する時間だけ遅延し、遅延された入力信号を出力する。
チャネル推定部６１０は、パイロットシンボル抽出回路２０１と、離散的逆フーリエ変換回路２０２と、２シンボル遅延回路６１１と、加算回路６１２と、閾値比較回路２０３と、付加回路２０４と、高速フーリエ変換回路２０５とを含む。
【００２９】
２シンボル遅延回路６１１は、ＲＡＭにより構成され、離散的逆フーリエ変換回路２０２から出力された複素利得量を２シンボルに相当する時間だけ遅延し、遅延された複素利得量を出力する。
【００３０】
加算回路６１２は、離散的逆フーリエ変換回路２０２から出力された複素利得量と２シンボル遅延回路６１１から出力された遅延された複素利得量とを加算する。ここで、加算回路６１２は、２つの値（離散的逆フーリエ変換回路２０２から出力された複素利得量と２シンボル遅延回路６１１から出力された遅延された複素利得量）を用いることより、理論的に推定できる複素利得量の遅延時間幅は、有効ＯＦＤＭシンボル長の６分の１である。よって、加算回路６１２において扱う複素利得量は、離散的逆フーリエ変換回路２０２から出力された複素利得量全体の６分の１と、２シンボル遅延回路６１１から出力された遅延された複素利得量全体の６分の１である。なお、２シンボル遅延回路６１１が、離散的逆フーリエ変換回路２０２から受信する複素利得量が離散的逆フーリエ変換回路２０２から出力された複素利得量全体の６分の１である場合、加算回路２０２は、２シンボル遅延回路６１１から出力された遅延された複素利得量全体を扱っても良いことは言うまでもない。ここで、図面を用いて、加算回路６１２の動作について説明する。図７は、各複素利得量の実部成分と時間との関係を示すグラフである。グラフの実線は有効ＯＦＤＭシンボル長の６分の１以内に入っている実部成分であり、グラフの点線は有効ＯＦＤＭシンボル長の６分の１に入っていない実部成分である。つまり、グラフの点線の実部成分は、この加算回路６１２の演算対象成分ではない。加算回路６１２によれば、離散的逆フーリエ変換回路２０２から出力された複素利得量と２シンボル遅延回路６１１から出力された遅延された複素利得量の逆相成分は打ち消され、同相成分が残ることになる。例えば、同時刻に、２シンボル遅延回路６１１から出力された遅延された複素利得量７０１と離散的逆フーリエ変換回路２０２から出力された複素利得量７０２が存在していた場合、同相であることより、加算回路６１２は２つの複素利得量を加えた複素利得量７０３を算出する。一方、同時刻に、２シンボル遅延回路６１１から出力された遅延された複素利得量７０４と離散的逆フーリエ変換回路２０２から出力された複素利得量７０５が存在していた場合、逆相であることより、加算回路６１２は２つの複素利得量の差分（複素利得量７０６）を算出する。
【００３１】
等化演算部２１０は、１シンボル遅延された入力信号と、補正ベクトル変換回路２１１の出力とを複素で乗算する。これにより伝送路で受けた位相回転を打ち消し、復調データＯＵＴを出力する。
【００３２】
以上説明したように、実施例４の等化器及び等化方法によれば、実施例１の等化器及び等化方法の効果を奏する。
【００３３】
更に、実施例４の等化器及び等化方法によれば、２つのＯＦＤＭシンボルを用いて伝送路推定を行うため、伝送路の伝達関数の変化が非常に小さい場合は、１つのＯＦＤＭシンボルにて伝送路を推定するより高精度な等化を行うことができる。
更に、実施例４の等化器及び等化方法によれば、２つのＯＦＤＭシンボルを用いて伝送路推定を行うため、スキャッタードパイロットシンボルのサブキャリア配置が６サブキャリア周期と同等になる。そのため、伝送路推定可能な到来パスの時間幅が１シンボルにて伝送路推定を行う場合の２倍となる。よって、実施例４の等化器及び等化方法は、到来時間がより長い遅延パスを等化可能となる。
更に、実施例４の等化器及び等化方法によれば、等価的に伝送路補正されるＯＦＤＭシンボルの前後１ＯＦＤＭシンボルに含まれるスキャッタードパイロットシンボルを用いて伝送路推定を行う。よって、実施例４の等化器及び等化方法は、フェージング等により伝送路の伝達関数が変動しても、誤差を小さくすることができる。
【実施例５】
【００３４】
次に、図面を用いて、実施例５の等化器及び等化方法について説明する。ここで、図１を用いて、実施例５の等化器及び等化方法の概念を説明すると、実施例４の等化器及び等化方法と同様に、実施例５の等化器及び等化方法は、現在（例えば、ｔ３）のＯＦＤＭシンボルのパイロットシンボルと２シンボル前（例えば、ｔ１）のＯＦＤＭシンボルのパイロットシンボルとを用いて、１シンボル前（例えば、ｔ２）のＯＦＤＭシンボルを復調する。
【００３５】
図８は、実施例５の等化器の構成を示すブロック図である。実施例５の等化器は、１シンボル遅延回路６００と、チャネル推定部８００と、等化演算部２１０とを含む。ここで、前述の実施例と同じ構成については、その説明を省略する。
【００３６】
チャネル推定部８００は、パイロットシンボル抽出回路２０１と、２シンボル遅延回路６１１と、パイロットシンボル配列回路８０１と、離散的逆フーリエ変換回路２０２と、閾値比較回路２０３と、付加回路２０４と、高速フーリエ変換回路２０５とを含む。
実施例５の２シンボル遅延回路６１１は、ＲＡＭにより構成され、パイロットシンボル抽出回路２０１で抽出されたパイロットシンボルを２シンボルに相当する時間だけ遅延し、遅延されたパイロットシンボルを出力する。
【００３７】
パイロットシンボル配列回路８０１は、抽出されたパイロットシンボルと遅延されたパイロットシンボルとを合成し、合成したパイロットシンボルを出力する。例えば、抽出されたパイロットシンボルのデータ配列が０００Ｐ０００Ｐ０００、遅延されたパイロットシンボルのデータ配列が０Ｐ０００Ｐ０００Ｐ０の場合、合成されたパイロットシンボルのデータ配列は０Ｐ０Ｐ０Ｐ０Ｐ０Ｐ０となる。ここで、Ｐは、パイロットシンボルを表す。
実施例５の離散的逆フーリエ変換回路２０２は、パイロットシンボル配列回路８０１から出力された合成されたパイロットシンボルにもとづいて、各到来パスごとの複素利得量を求める。
【００３８】
以上説明したように、実施例５の等化器及び等化方法によれば、実施例１及び実施例４の等化器及び等化方法の効果を奏する。
【実施例６】
【００３９】
次に、図面を用いて、実施例６の等化器及び等化方法について説明する。ここで、図１を用いて、実施例６の等化器及び等化方法の概念を説明すると、実施例６の等化器及び等化方法は、現在（例えば、ｔ５）のＯＦＤＭシンボルのパイロットシンボルと１シンボル前（例えば、ｔ４）のＯＦＤＭシンボルのパイロットシンボルと２シンボル前（例えば、ｔ３）のＯＦＤＭシンボルのパイロットシンボルと３シンボル前（例えば、ｔ２）のＯＦＤＭシンボルのパイロットシンボルとを用いて、１シンボル前（例えば、ｔ４）のＯＦＤＭシンボルを復調する。
【００４０】
図９は、実施例６の等化器の構成を示すブロック図である。実施例６の等化器は、１シンボル遅延回路６００と、チャネル推定部９００と、等化演算部２１０とを含む。ここで、前述の実施例と同じ構成については、その説明を省略する。
【００４１】
チャネル推定部９００は、パイロットシンボル抽出回路２０１と、離散的逆フーリエ変換回路９１０と、１シンボル遅延回路９２０と、２シンボル遅延回路９３０と、３シンボル遅延回路９４０と、加算回路９５０と、閾値比較回路２０３と、付加回路２０４と、高速フーリエ変換回路２０５とを含む。
離散的逆フーリエ変換回路９１０は、前述した離散的逆フーリエ変換回路２０２と同じ動作をする。そして、離散的逆フーリエ変換回路９１０は、次に演算が実施されるまで、前の演算結果を保持する。
【００４２】
１シンボル遅延回路９２０は、ＲＡＭにより構成され、離散的逆フーリエ変換回路９１０から出力された複素利得量を１シンボルに相当する時間だけ遅延し、保持する。そして、１シンボル遅延回路９２０は、読み出し要求に応じて、遅延された複素利得量を出力する。同様に、２シンボル遅延回路９３０及び３シンボル遅延回路９４０もＲＡＭにより構成され、２シンボル遅延回路９３０は離散的逆フーリエ変換回路９１０から出力された複素利得量を２シンボルに相当する時間、３シンボル遅延回路９４０は離散的逆フーリエ変換回路９１０から出力された複素利得量を３シンボルに相当する時間だけ遅延し、保持する。そして、各遅延回路は、読み出し要求に応じて、それぞれ遅延された複素利得量を出力する。
【００４３】
加算回路９５０は、スイッチ９５１〜９５４で構成される切り替え部と加算部９５５とを有する。スイッチ９５１は離散的逆フーリエ変換回路９１０と加算部９５５とを接続し、スイッチ９５２は１シンボル遅延回路９２０と加算部９５５とを接続し、スイッチ９５３は２シンボル遅延回路９３０と加算部９５５とを接続し、スイッチ９５４は３シンボル遅延回路９４０と加算部９５５とを接続する。加算回路９５０は、スイッチ９５１〜９５４を切り替えることにより、離散的逆フーリエ変換回路９１０から出力された複素利得量と、１シンボル遅延回路９２０、２シンボル遅延回路９３０、３シンボル遅延回路９４０から出力された各遅延された複素利得量とを加算する。加算する信号をスイッチにより接続する組み合わせとしては、スイッチ９５２のみＯＮ状態、スイッチ９５１、９５３のみＯＮ状態、スイッチ９５１、９５２、９５３、９５４すべてＯＮ状態、の３種類が考えられる。スイッチ９５２のみＯＮ状態は実施例１と同様にＯＦＤＭシンボル１つに含まれるパイロットシンボルのみにて伝送路推定を行うものとなる。スイッチ９５１、９５３のみＯＮ状態は実施例５と同様にＯＦＤＭシンボル２つに含まれるパイロットシンボルのみにて伝送路推定を行うものとなる。スイッチ９５１〜９５４すべてＯＮ状態は本実施例と同様にＯＦＤＭシンボル４つに含まれるパイロットシンボルのみにて伝送路推定を行うものとなる。ここで、スイッチ９５１〜９５４をすべてＯＮ状態とした場合、加算回路９５０は、４つの複素利得量を用いて加算演算されるので、理論的に推定できる複素利得量の遅延時間幅は有効ＯＦＤＭシンボル長の３分の１である。これに対しスイッチ９５１、９５３のみＯＮ状態は実施例５と同様に有効ＯＦＤＭシンボル長の６分の１に、スイッチ９５２のみＯＮ状態は実施例１と同様に有効ＯＦＤＭシンボル長の１２分の１になる。これに合わせ２０３閾値比較回路及び２０４符加回路はこの長さに応じた動作をするものである。
【００４４】
以上説明したように、実施例６の等化器及び等化方法によれば、実施例１の等化器及び等化方法の効果を奏する。
【００４５】
更に、実施例６の等化器及び等化方法によれば、４つのＯＦＤＭシンボルを用いて伝送路推定を行うため、伝送路の伝達関数の変化が非常に小さい場合は、１つのＯＦＤＭシンボルにて伝送路を推定するより高精度な等化を行うことができる。
更に、実施例６の等化器及び等化方法によれば、１つのＯＦＤＭシンボルを用いて伝送路推定を行うため、スキャッタードパイロットシンボルのサブキャリア配置が３サブキャリア周期と同等になる。そのため、伝送路推定可能な到来パスの時間幅が１シンボルにて伝送路推定を行う場合の４倍となる。よって、実施例６の等化器及び等化方法は、到来時間がより長い遅延パスを等化可能となる。
【００４６】
更に、実施例６の等化器及び等化方法によれば、等価的に伝送路補正されるＯＦＤＭシンボル、前後１ＯＦＤＭシンボル、及び２ＯＦＤＭシンボル前に含まれるスキャッタードパイロットシンボルを用いて伝送路推定を行う。よって、実施例６の等化器及び等化方法は、伝送路補正されるＯＦＤＭシンボルの１ＯＦＤＭシンボル前、２ＯＦＤＭシンボル前、及び３ＯＦＤＭシンボル前に含まれるスキャッタードパイロットシンボルを用いた４つのＯＦＤＭシンボルのＳＰにて伝送路推定するものよりも、フェージング等により伝送路の伝達関数が変動しても、誤差を小さくすることができる。
【実施例７】
【００４７】
次に、図面を用いて、実施例７の等化器及び等化方法について説明する。ここで、図１を用いて、実施例７の等化器及び等化方法の概念を説明すると、実施例７の等化器及び等化方法は、現在（例えば、ｔ３）のＯＦＤＭシンボルのパイロットシンボルを用いて、現在（例えば、ｔ３）のＯＦＤＭシンボルを復調する。
【００４８】
図１０は、実施例７の等化器の構成を示すブロック図である。実施例７の等化器は、チャネル推定部２００と、等化演算部２１０と、ＲＡＭ１０００と、スイッチ１０１０、１０２０とを含むここで、前述の実施例と同じ構成については、その説明を省略する。
【００４９】
ＲＡＭ１０００は、チャネル推定部２００と接続し、チャネル推定部２００で生成された伝送路推定結果を１シンボルに相当する時間だけ遅延し、出力する。
スイッチ１０１０は、チャネル推定部２００とＲＡＭ１０００と等化演算部２１０と接続する。スイッチ１０１０は、間欠動作を指示する間欠動作制御信号に基づき、チャネル推定部２００で生成された伝送路推定結果若しくはＲＡＭ１０００で遅延された伝送路推定結果のいずれか一方を等化演算部２１０に供給する。
スイッチ１０２０は、チャネル推定部２００と接続し、間欠動作制御信号に基づいて、クロック信号ＣＬＫをチャネル推定部２００に供給することを停止する。つまり、チャネル推定部２００は、間欠動作時、クロック信号ＣＬＫが供給されず、動作は停止する。
【００５０】
以上説明したように、実施例７の等化器及び等化方法によれば、実施例１の等化器及び等化方法の効果を奏する。
【００５１】
なお、伝送路特性に変化がない若しくは小さいとき、伝送路推定情報の変化が小さいため、伝送路推定情報を各ＯＦＤＭシンボルごとに生成せずに、数ＯＦＤＭシンボルごとに生成しても受信特性に大きな差が生じない場合がある。このような場合、実施例７の等化器及び等化方法によれば、各ＯＦＤＭシンボルごとに伝送路推定情報を生成させず、過去に生成した伝送路推定情報を用いて等化処理を行う。よって、実施例７の等化器及び等化方法によれば、伝送路推定情報を得るためのチャネル推定部を停止させ、チャネル推定部を動作させるために要する消費電力を低減することができる。
【実施例８】
【００５２】
次に、図面を用いて、実施例８の等化器及び等化方法について説明する。ここで、図１を用いて、実施例８の等化器及び等化方法の概念を説明すると、実施例８の等化器及び等化方法は、現在（例えば、ｔ３）の１シンボル前（例えば、ｔ２）のＯＦＤＭシンボルのパイロットシンボルを用いて、１シンボル前のＯＦＤＭシンボルを復調する。
【００５３】
図１１は、実施例８の等化器の構成を示すブロック図である。実施例８の等化器は、チャネル推定部１１００と、等化演算部２１０と、１シンボル遅延回路６００と、ＲＡＭ１０００と、スイッチ１０１０、１０２０とを含む。ここで、前述の実施例と同じ構成については、その説明を省略する。
【００５４】
チャネル推定部１１００は、パイロットシンボル抽出回路２０１と、離散的逆フーリエ変換回路２０２と、１シンボル遅延回路１１０１と、閾値比較回路２０３と、付加回路２０４と、高速フーリエ変換回路２０５とを含む。
１シンボル遅延回路１１０１は、ＲＡＭにより構成され、離散的逆フーリエ変換回路２０２から出力された複素利得量を１シンボルに相当する時間だけ遅延し、遅延された複素利得量を出力する。
【００５５】
以上説明したように、実施例８の等化器及び等化方法によれば、実施例１及び実施例７の等化器及び等化方法の効果を奏する。
【実施例９】
【００５６】
次に、図面を用いて、実施例９の等化器及び等化方法について説明する。ここで、図１を用いて、実施例９の等化器及び等化方法の概念を説明すると、実施例５の等化器及び等化方法と同様に、実施例９の等化器及び等化方法は、現在（例えば、ｔ３）のＯＦＤＭシンボルのパイロットシンボルと２シンボル前（例えば、ｔ１）のＯＦＤＭシンボルのパイロットシンボルとを用いて、１シンボル前（例えば、ｔ２）のＯＦＤＭシンボルを復調する。
【００５７】
図１２は、実施例９の等化器の構成を示すブロック図である。実施例９の等化器は、１シンボル遅延回路６００と、チャネル推定部６１０と、ＲＡＭ１０００と、スイッチ１０１０、１０２０と、等化演算部２１０とを含む。ここで、前述の実施例と同じ構成については、その説明を省略する。
チャネル推定部１１００は、第１のエリア１２００と第２のエリア１２１０に分けられる。第１のエリア１２００はパイロットシンボル抽出回路２０１と離散的逆フーリエ変換回路２０２と２シンボル遅延回路６１１とで構成され、第２のエリア１２１０は加算回路６１２と閾値比較回路２０３と付加回路２０４と高速フーリエ変換回路２０５とで構成される。いずれのエリアもクロック信号ＣＬＫが与えられるが、第２のエリア１２１０に与えられるクロック信号ＣＬＫは、間欠動作制御信号によって制御されるスイッチ１０２０を介して与えられる。つまり、第２のエリア１２１０は、間欠動作時に、クロック信号ＣＬＫが与えられない。
【００５８】
以上説明したように、実施例９の等化器及び等化方法によれば、実施例１及び実施例４の等化器及び等化方法の効果を奏する。
【００５９】
更に、実施例９の等化器及び等化方法によれば、間欠動作時に第１のエリアの動作は停止させず、第２のエリアの動作のみを停止させることにより、第２エリアの動作を再開させた直後であっても２ＯＦＤＭシンボル前及び現在のＯＦＤＭシンボルに含まれるパイロットシンボルを用いた伝送路推定値を生成することが可能することができる。
【実施例１０】
【００６０】
次に、図面を用いて、実施例１０の等化器及び等化方法について説明する。ここで、図１を用いて、実施例１０の等化器及び等化方法の概念を説明すると、実施例６の等化器及び等化方法と同様に、実施例１０の等化器及び等化方法は、現在（例えば、ｔ３）のＯＦＤＭシンボルのパイロットシンボルと２シンボル前（例えば、ｔ１）のＯＦＤＭシンボルのパイロットシンボルとを用いて、１シンボル前（例えば、ｔ２）のＯＦＤＭシンボルを復調する。
【００６１】
図１３は、実施例１０の等化器の構成を示すブロック図である。実施例１０の等化器は、１シンボル遅延回路６００と、チャネル推定部９００と、ＲＡＭ１０００と、スイッチ１０１０、１０２０と、等化演算部２１０とを含む。ここで、前述の実施例と同じ構成については、その説明を省略する。
チャネル推定部９００は、第１のエリア１３００と第２のエリア１３１０に分けられる。第１のエリア１３００はパイロットシンボル抽出回路２０１と離散的逆フーリエ変換回路９１０と１シンボル遅延回路９２０と２シンボル遅延回路９３０と３シンボル遅延回路９４０とで構成され、第２のエリア１３１０は加算回路９５０と閾値比較回路２０３と付加回路２０４と高速フーリエ変換回路２０５とで構成される。いずれのエリアもクロック信号ＣＬＫが与えられるが、第２のエリア１３１０に与えられるクロック信号ＣＬＫは、間欠動作制御信号によって制御されるスイッチ１０２０を介して与えられる。つまり、第２のエリア１３１０は、間欠動作時に、クロック信号ＣＬＫが与えられない。
【００６２】
以上説明したように、実施例１０の等化器及び等化方法によれば、実施例１、実施例６及び実施例９の等化器及び等化方法の効果を奏する。
【実施例１１】
【００６３】
次に、図面を用いて、実施例１１の等化器及び等化方法について説明する。ここで、図１を用いて、実施例１１の等化器及び等化方法の概念を説明すると、実施例６の等化器及び等化方法と同様に、実施例１１の等化器及び等化方法は、現在（例えば、ｔ３）のＯＦＤＭシンボルのパイロットシンボルと２シンボル前（例えば、ｔ１）のＯＦＤＭシンボルのパイロットシンボルとを用いて、１シンボル前（例えば、ｔ２）のＯＦＤＭシンボルを復調する。
【００６４】
図１４は、実施例１１の等化器の構成を示すブロック図である。実施例１１の等化器は、１シンボル遅延回路６００と、チャネル推定部１４００と、等化演算部２１０とを含む。ここで、前述の実施例と同じ構成については、その説明を省略する。
チャネル推定部１４００は、パイロットシンボル抽出回路２０１と、パイロットシンボル記憶回路１４１０と、離散的逆フーリエ変換回路２０２と、閾値比較回路２０３と、付加回路２０４と、高速フーリエ変換回路２０５とで構成される。
【００６５】
パイロットシンボル記憶回路１４１０は、ＲＡＭにより構成され、現在のＯＦＤＭシンボルから抽出されたパイロットシンボルと、１シンボル前のＯＦＤＭシンボルから抽出されたパイロットシンボルと、２シンボル前のＯＦＤＭシンボルから抽出されたパイロットシンボルと、３シンボル前のＯＦＤＭシンボルから抽出されたパイロットシンボルとを格納する。そして、パイロットシンボル記憶回路１４１０は、（図示しない）制御信号により、格納しているパイロットシンボルを出力する。この場合、パイロットシンボル記憶回路１４１０は、パイロットシンボルを１シンボル分だけ出力することもできるが、複数のシンボル分を組み合わせて出力することもできる。
【００６６】
以上説明したように、実施例１１の等化器及び等化方法によれば、実施例１及び実施例６の等化器及び等化方法の効果を奏する。
【実施例１２】
【００６７】
次に、図面を用いて、実施例１２の等化器及び等化方法について説明する。ここで、図１を用いて、実施例１２の等化器及び等化方法の概念を説明すると、実施例１１の等化器及び等化方法と同様に、実施例１２の等化器及び等化方法は、現在（例えば、ｔ３）のＯＦＤＭシンボルのパイロットシンボルと２シンボル前（例えば、ｔ１）のＯＦＤＭシンボルのパイロットシンボルとを用いて、１シンボル前（例えば、ｔ２）のＯＦＤＭシンボルを復調する。
【００６８】
図１５は、実施例１２の等化器の構成を示すブロック図である。実施例１２の等化器は、１シンボル遅延回路６００と、チャネル推定部１４００と、ＲＡＭ１０００と、スイッチ１０１０、１０２０と、等化演算部２１０とを含む。ここで、前述の実施例と同じ構成については、その説明を省略する。
【００６９】
実施例１２の等化器及び等化方法によれば、実施例１、実施例６、実施例７及び実施例１１の等化器及び等化方法の効果を奏する。
【実施例１３】
【００７０】
次に、図面を用いて、実施例１３の等化器及び等化方法について説明する。ここで、図１を用いて、実施例１３の等化器及び等化方法の概念を説明すると、実施例１１の等化器及び等化方法と同様に、実施例１３の等化器及び等化方法は、現在（例えば、ｔ３）のＯＦＤＭシンボルのパイロットシンボルと２シンボル前（例えば、ｔ１）のＯＦＤＭシンボルのパイロットシンボルとを用いて、１シンボル前（例えば、ｔ２）のＯＦＤＭシンボルを復調する。また、現在（例えば、ｔ５）のＯＦＤＭシンボルのパイロットシンボルと１シンボル前（例えば、ｔ４）のＯＦＤＭシンボルのパイロットシンボルと２シンボル前（例えば、ｔ３）のＯＦＤＭシンボルのパイロットシンボルと３シンボル前（例えば、ｔ２）のＯＦＤＭシンボルのパイロットシンボルとを用いて、１シンボル前（例えば、ｔ４）のＯＦＤＭシンボルを復調する。
【００７１】
図１６は、実施例１３の等化器の構成を示すブロック図である。実施例１３の等化器は、１シンボル遅延回路６００と、チャネル推定部１４００と、ＲＡＭ１０００と、スイッチ１０１０、１０２０と、等化演算部２１０とを含む。ここで、前述の実施例と同じ構成については、その説明を省略する。
チャネル推定部１４００は、第１のエリア１６００と第２のエリア１６１０に分けられる。第１のエリア１６００はパイロットシンボル抽出回路２０１とパイロットシンボル記憶回路１４１０とで構成され、第２のエリア１６１０は離散的逆フーリエ変換回路２０２と、閾値比較回路２０３と、付加回路２０４と、高速フーリエ変換回路２０５とで構成される。いずれのエリアもクロック信号ＣＬＫが与えられるが、第２のエリア１６１０に与えられるクロック信号ＣＬＫは、間欠動作制御信号によって制御されるスイッチ１０２０を介して与えられる。つまり、第２のエリア１６１０は、間欠動作時に、クロック信号ＣＬＫが与えられない。
【００７２】
以上説明したように、実施例１３の等化器及び等化方法によれば、実施例１２の等化器及び等化方法と同様な効果を奏する。
【００７３】
更に、実施例１３の等化器及び等化方法によれば、消費電力のかかる演算処理回路（離散的逆フーリエ変換回路２０２と高速フーリエ変換回路２０５）を同じクロック信号で制御されるエリアにまとめた。よって、実施例１３の等化器及び等化方法によれば、最も消費電力のかかる回路を停止することにより、消費電力をより多く低減することができる。
また、実施例１３の等化器及び等化方法によれば、第２のエリア１６１０を停止している間、第１のエリア１６００を動作し、パイロットシンボルを抽出及び格納し続けることができる。よって、実施例１３の等化器及び等化方法によれば、間欠動作が終了したときに第２のエリア１６１０の回路が動作し始めた直後から、正常動作を行うことができ、すばやく受信信号を処理することができる。
【図面の簡単な説明】
【００７４】
【図１】パイロットシンボルとデータシンボルの配置関係を示すグラフである。
【図２】本発明の等化器を示すブロック図である。
【図３】離散的逆フーリエ変換後の各パスの複素利得量を示すグラフである。
【図４】各パスの複素利得量を電力量で示すグラフである。
【図５】抽出されたパスの複素利得量を示すグラフである。
【図６】実施例４の等化器の構成を示すブロック図である。
【図７】各複素利得量の実部成分と時間との関係を示すグラフである。
【図８】実施例５の等化器の構成を示すブロック図である。
【図９】実施例６の等化器の構成を示すブロック図である。
【図１０】実施例７の等化器の構成を示すブロック図である。
【図１１】実施例８の等化器の構成を示すブロック図である。
【図１２】実施例９の等化器の構成を示すブロック図である。
【図１３】実施例１０の等化器の構成を示すブロック図である。
【図１４】実施例１１の等化器の構成を示すブロック図である。
【図１５】実施例１２の等化器の構成を示すブロック図である。
【図１６】実施例１３の等化器の構成を示すブロック図である。
【符号の説明】
【００７５】
２００、６１０、８００、９００、１１００、１４００  チャネル推定部
２０１  パイロットシンボル抽出回路
２０２  離散的逆フーリエ変換回路
２０３  閾値比較回路
２０４  付加回路
２０５  高速フーリエ変換回路
２１０  等化演算部
２１１  補正ベクトル変換回路
２１２  乗算回路
６１２  加算回路
８０１  パイロットシンボル配列回路
６００、９０１  １シンボル遅延回路
９０２  ２シンボル遅延回路
９０３  ３シンボル遅延回路
１４１０  パイロットシンボル記憶回路
【図１】
0004695003.tif 000007
【図２】
0004695003.tif 000008
【図３】
0004695003.tif 000009
【図４】
0004695003.tif 000010
【図５】
0004695003.tif 000011
【図６】
0004695003.tif 000012
【図７】
0004695003.tif 000013
【図８】
0004695003.tif 000014
【図９】
0004695003.tif 000015
【図１０】
0004695003.tif 000016
【図１１】
0004695003.tif 000017
【図１２】
0004695003.tif 000018
【図１３】
0004695003.tif 000019
【図１４】
0004695003.tif 000020
【図１５】
0004695003.tif 000021
【図１６】
0004695003.tif 000022