(57)【特許請求の範囲】
【請求項１】
入力端子から入力された電圧信号を増幅し、この増幅された電圧信号を出力端子を介して出力する差動増幅器と、
前記差動増幅器に入力される前記電圧信号の振幅を検出し、この振幅に対応する検出電流を出力する振幅検出回路と、
前記検出電流の入力に対し所望のミラー比で補償電流を出力するカレントミラー回路、前記振幅検出回路により検出された電圧信号の振幅に応じて補償電流の大きさを制御するために前記カレントミラー回路のミラー比を変更させる帰還回路、を有する補償回路と、
前記補償電流の大きさに基づいて、入力された前記電圧信号にバイアス値を加算するためのバイアス電圧を前記差動増幅器に供給するバイアス回路と、を備え、
前記カレントミラー回路は、前記検出電流が入力される第１のトランジスタ、この第１のトランジスタに流れる電流に対し第１のミラー比で電流が流れる第２のトランジスタ、および、前記第１のトランジスタに流れる電流に対し第２のミラー比で電流が流れる第３のトランジスタ、を有するともに、前記第２および第３のトランジスタに流れる電流を含む前記補償電流を出力し、
前記帰還回路は、前記検出電流の大きさに基づいて、前記第３のトランジスタに流れる電流を制御する
ことを特徴とする差動増幅装置。
【請求項２】
前記バイアス回路は、前記補償電流の増加に伴って前記バイアス電圧を上昇させ、
前記差動増幅器は、前記バイアス電圧の上昇に伴って前記バイアス値を増加させることを特徴とする請求項１に記載の差動増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、移動体通信端末で用いられる高周波の差動増幅装置に関する。
【背景技術】
【０００２】
近年、携帯電話等の移動体通信端末の高性能化により高周波部以外の消費電力が増加し、さらなる通話時間が要求される。このため、例えば、移動体通信端末の送信部で用いられる高周波の差動増幅装置の低消費電力化の要求が高まっている。
【０００３】
一般的に高周波、大電力を扱う差動増幅器は、バイアス回路と差動アンプと負荷で構成される。特に低歪みの特性を必要とする差動増幅器は、電力増幅を行なう差動アンプに供給するバイアス電圧を固定としており、信号振幅が大きい時に線形性が確保されるようバイアス電圧が設定される。そのため、信号振幅が小さい時にも大きな電力を消費し、低消費電力化を図れないという問題があった。
【０００４】
ここで、従来の低消費電流化を図る差動増幅装置には、例えば、初段の増幅回路と終段の増幅回路とを有する２段増幅回路の間に、容量および抵抗の直列回路からなる結合回路を介して検波回路およびローパスフィルタからなる入力電力検知回路を接続し、この入力電力検知回路の出力を比較回路にて基準電圧と比較した信号を用いて、終段の増幅回路のバイアス電流を２段階に変化させるものがある（例えば、特許文献１参照。）。
【０００５】
この差動増幅装置は、バイアス電流を切り替えることにより、終段の増幅回路の消費電流を低減するものである。
【０００６】
しかし、上記従来の差動増幅装置は、例えば、広い出力信号領域に渡り歪みを一定にしたい場合、複数のバイアス回路を設ける必要があるため回路が複雑化し、またこれらのバイアス回路から出力されるバイアス電圧のタイミングでバイアス電流が急峻に変化し歪特性が劣化するため、バイアス電流の切り替わりにおいて、効率が著しく下がるという問題が生じ得る。
【特許文献１】特開２００３−３２４３２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、回路の低消費電流化を図りつつ、歪特性の最適化を図ることが可能な差動増幅装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る差動増幅装置は、
入力端子から入力された電圧信号を増幅し、この増幅された電圧信号を出力端子を介して出力する差動増幅器と、
前記差動増幅器に入力される前記電圧信号の振幅を検出し、この振幅に対応する検出電流を出力する振幅検出回路と、
前記検出電流の入力に対し所望のミラー比で補償電流を出力するカレントミラー回路、前記振幅検出回路により検出された電圧信号の振幅に応じて補償電流の大きさを制御するために前記カレントミラー回路のミラー比を変更させる帰還回路、を有する補償回路と、
前記補償電流の大きさに基づいて、入力された前記電圧信号にバイアス値を加算するためのバイアス電圧を前記差動増幅器に供給するバイアス回路と、を備えることを特徴とする。
【発明の効果】
【０００９】
本発明の一態様に係る差動増幅装置によれば、回路の低消費電流化を図りつつ、出力信号の歪特性の最適化を図ることができる。
【発明を実施するための最良の形態】
【００１０】
本発明の一態様に係る差動増幅装置は、例えば、低歪の特性を得るため電力増幅を行なう差動増幅器にバイアス電圧を供給し、入力信号の振幅に応じて線形性が確保しつつ、該差動増幅器における消費電流が低減されるようにこのバイアス電圧を変更するものである。
【００１１】
以下、本発明に係る実施例について図面を参照しながら説明する。
【実施例１】
【００１２】
図１は、本発明の一態様である実施例１に係る差動増幅装置の要部構成を示す図である。
【００１３】
図１に示すように、差動増幅装置１００は、入力端子１ａ、１ｂから入力された電圧信号Ｓ１を増幅し、出力端子２ａ、２ｂを介してこの増幅された電圧信号Ｓ２を出力する差動増幅器３と、この差動増幅器３に入力される電圧信号Ｓ１の振幅を検出し、この振幅に対応する検出電流Ｉｄを出力する振幅検出回路４と、検出電流Ｉｄの入力に対し所望のミラー比で補償電流Ｉｃを出力し、振幅検出回路４により検出された電圧信号Ｓ１の振幅に応じて補償電流Ｉｃの大きさを制御するために該ミラー比を変更する補償回路５と、補償電流Ｉｃの大きさに基づいて、入力された電圧信号Ｓ１にバイアス値を加算するためのバイアス電圧Ｖｂを差動増幅器に供給するバイアス回路６とを備える。
【００１４】
以下、上記差動増幅装置１００の各構成にバイポーラトランジスタを用いた場合について、細に説明する。
【００１５】
図２は、本発明の一態様である実施例１に係る差動増幅装置の振幅検出回路を示す回路図である。
【００１６】
図２に示すように、振幅検出回路４は、入力端子１ｂに接続された直流阻止コンデンサ７と、この直流阻止コンデンサ７にベースが接続されたＮＰＮ型の検出トランジスタ８と、この検出トランジスタ８のエミッタとグランド電位との間に接続された抵抗９と、検出トランジスタ８をバイアスするバイアス部１０とを有する。
【００１７】
バイアス部１０は、電源電位ＶＣＣにコレクタが接続され検出トランジスタ８にバイアスするためのバイアス端子１０ａにエミッタがと接続されたＮＰＮ型のバイポーラトランジスタ１１と、バイアス端子１０ａとグランド電位との間に接続された定電流源１２と、電源電位ＶＣＣとバイポーラトランジスタ１１のベースとの間に接続された定電流源１３と、コレクタとベースとがバイポーラトランジスタ１１のベースに接続されたＮＰＮ型のバイポーラトランジスタ１４と、コレクタとベースとがバイポーラトランジスタ１４のエミッタに接続されエミッタがグランド電位に接続されたＮＰＮ型のバイポーラトランジスタ１５とを有する。
【００１８】
ここで、振幅検出回路４の電圧信号Ｓ１を検波する動作について説明する。
【００１９】
入力端子１ｂに入力された電圧信号Ｓ１は、直流阻止コンデンサ７を介し検出トランジスタ８のベースへ入力される。検出トランジスタ８のベースはトランジスタ１１のエミッタによってバイアスされているため、検出トランジスタ８のベース電位は１１のエミッタによりほぼ一定に保たれる。これにより、検出トランジスタ８のベース電位の降下が制限される。したがって、検出トランジスタ８のベースに入力された信号の平均電圧が上昇することになる。すなわち、電圧信号Ｓ１の信号振幅が大きくなると、検出トランジスタ８のベース電位信号の平均電圧が高くなる。
【００２０】
このようにして、検出トランジスタ８は、電圧信号Ｓ１を検波し、この信号の振幅に応じた電流をコレクタから振幅検出回路４の出力である検出電流Ｉｄとして補償回路５に出力する。
【００２１】
図３は、本発明の一態様である実施例１に係る差動増幅装置の補償回路を示す回路図である。
【００２２】
図３に示すように、補償回路５は、検出電流Ｉｄの入力に対し所望のミラー比（第１および第２のミラー比で決定される）で補償電流Ｉｃを出力するカレントミラー回路１６、および、振幅検出回路４により検出された電圧信号Ｓ１の振幅に応じて補償電流Ｉｃの大きさを制御するために、カレントミラー回路１６のミラー比を変更させる帰還回路１７と、電源電位ＶＣＣと接続された定電流源１８と、この定電流源１８にコレクタとベースが接続されたＮＰＮ型のバイポーラトランジスタ１９と、このバイポーラトランジスタ１９のエミッタとグランド電位との間に接続された抵抗２０とを有する。
【００２３】
カレントミラー回路１６は、検出電流Ｉｄがコレクタおよびベースに入力される（コレクタおよびベースが検出トランジスタ８のコレクタに接続される）ＰＮＰ型の第１のバイポーラトランジスタ２１と、この第１のバイポーラトランジスタ２１にベースが接続され、第１のバイポーラトランジスタ２１に流れる電流に対し第１のミラー比で電流が流れるＰＮＰ型の第２のバイポーラトランジスタ２２と、第１のバイポーラトランジスタ２１にベースが接続され、第１のバイポーラトランジスタ２１に流れる電流に対し第２のミラー比で電流が流れる第３のバイポーラトランジスタ２３と、電源電位ＶＣＣと第１のバイポーラトランジスタ２１のエミッタとの間に接続された抵抗２４と、電源電位ＶＣＣと第２のバイポーラトランジスタ２２のエミッタとの間に接続された抵抗２５と、電源電位ＶＣＣと第３のバイポーラトランジスタ２３のエミッタとの間に接続された抵抗２６と、を有する。
【００２４】
このカレントミラー回路１６は、検出電流Ｉｄの入力に対し所望のミラー比で第２および第３のバイポーラトランジスタ２２、２３に流れる電流を含む補償電流Ｉｃを出力する。
【００２５】
帰還回路１７は、電源電位ＶＣＣに接続された抵抗２７と、この抵抗２７にエミッタが接続され第１のバイポーラトランジスタ２１のベースにそのベースが接続されたＰＮＰ型のバイポーラトランジスタ２８と、このバイポーラトランジスタ２８のコレクタとグランド電位との間に接続された抵抗２９と、この抵抗２９にエミッタが接続されベースがバイポーラトランジスタ１９のベースに接続されコレクタが第３のバイポーラトランジスタ２３のエミッタに接続されたＮＰＮ型のバイポーラトランジスタ３０と、このバイポーラトランジスタ３０のベースにそのベースが接続されコレクタが第３のバイポーラトランジスタ２３のエミッタに接続されたＮＰＮ型のバイポーラトランジスタ３１と、このバイポーラトランジスタ３１とグランド電位との間に接続された抵抗３２とを有する。
【００２６】
以上のような構成を有する補償回路５が検出電流Ｉｄの大きさに基づいて第３のバイポーラトランジスタ２３に流れる電流を制御する動作について詳細に説明する。
【００２７】
まず、検出トランジスタ８のコレクタ電流である検出電流Ｉｄが補償回路５のカレントミラー回路１６に入力され、カレントミラー回路１６は高周波信号を除去し、ミラー比に応じた補償電流Ｉｃを出力する。このミラー比は、電圧信号Ｓ１の振幅が小さく検出電流Ｉｄが少ない時は、抵抗２６の電圧降下が大きく第３のバイポーラトランジスタ２３はオフするため、第１、第２のバイポーラトランジスタ２１、２２、抵抗２４、２５で決定される。
【００２８】
一方、電圧信号Ｓ１の振幅が大きく検出電流Ｉｄが多い時は、バイポーラトランジスタ２８のコレクタ電流が多く抵抗２９の電圧降下が大きくなり、バイポーラトランジスタ３０がオフするため、抵抗２６の電圧降下が小さくなる。これにより、第３のバイポーラトランジスタ２３のコレクタ電流が増加し第２のバイポーラトランジスタ２２のコレクタ電流と加算されるため、カレントミラー回路１６のミラー比が大きくなる。
【００２９】
すなわち、電圧信号Ｓ１の振幅が小さい時（例えば、差動増幅装置１００の歪特性が劣化し始める振幅（基準振幅）よりも小さい時）、カレントミラー回路１６のミラー比は小さくなる。一方、電圧信号Ｓ１の振幅が大きい時（例えば、基準振幅よりも大きい時）、カレントミラー回路１６のミラー比は大きくなる。どの電圧信号Ｓ１の振幅の大きさでミラー比が切り替わるかは、帰還回路５の設計により調整することが可能である。
【００３０】
例えば、差動増幅装置１００の線形性が劣化する電圧信号Ｓ１の振幅（上記基準振幅）でミラー比を切り替えるよう帰還回路を設計する。これにより、差動増幅装置１００の線形性が劣化するポイントにおいてより多くの補償電流をバイアス回路６へ供給することができる。したがって、ミラー比を切り替えた後の差動増幅装置１００の歪みを抑えることができる。
【００３１】
また、ミラー比を切り替えるポイントは複数設けることができ、差動増幅装置１００に要求される歪特性に合わせた帰還回路１７の設計を行うことによって、無駄な電力を消費しない最適な差動増幅装置１００の設計が可能となる。
【００３２】
また、カレントミラー回路１６のミラー比の切り替えは、バイポーラトランジスタのスイッチング特性を利用するため、補償電流Ｉｃの急峻な変化を伴うことなく、スムーズに行うことができる。
【００３３】
また、カレントミラー回路１６のミラー電流を制限される第３のバイポーラトランジスタ２３に加えさらに同様のバイポーラトランジスタを並列に接続して複数のミラー比に切り替えられるようにしてもよい。
【００３４】
以上のようにして、帰還回路１７は、例えば、基準振幅よりも小さい電圧信号Ｓ１の振幅に対応する検出電流Ｉｄが入力された場合には、カレントミラー回路１６のミラー比を変更させる、すなわち、第３のバイポーラトランジスタ２３に流れる電流を制限して、補償電流Ｉｃを制限する。
【００３５】
図４は、本発明の一態様である実施例１に係る差動増幅装置のバイアス回路を示す図である。
【００３６】
図４に示すように、バイアス回路６は、電源電位ＶＣＣにコレクタが接続されベースに補償電流Ｉｃが入力（第２のバイポーラトランジスタ２２のコレクタに接続）され、エミッタから差動増幅器３へバイアス電圧Ｖｂを出力するＮＰＮ型のバイポーラトランジスタ３２と、電源電位ＶＣＣに接続された定電流源３３と、この定電流源３３とバイポーラトランジスタ３２のベースとの間に接続された抵抗３４と、定電流源３３に接続された抵抗３５と、この抵抗３５にコレクタおよびベースが接続されダイオード接続されたＮＰＮ型のバイポーラトランジスタ３６と、このバイポーラトランジスタ３６のエミッタにコレクタおよびベースが接続されダイオード接続され、そのエミッタがグランド電位に接続されたＮＰＮ型のバイポーラトランジスタ３７とを有する。
【００３７】
バイポーラトランジスタ３２のベース電位は、定電流源３３の電流と補償電流Ｉｃとがバイポーラトランジスタ３６、３７、抵抗３５へ流れることで発生する電圧と、補償電流Ｉｃが抵抗３４へ流れることで発生する電圧の合計となる。
【００３８】
ここで、電圧信号Ｓ１が大きく補償電流Ｉｃが多くなると、バイポーラトランジスタ３６、３７で発生する電圧はほとんど変化しない。しかし、抵抗３４、３５の電圧降下が補償電流Ｉｃに比例して大きくなる。このため、結果としてバイポーラトランジスタ３２のベース電位は補償電流Ｉｃに比例して上昇する。すなわち、電圧信号Ｓ１の振幅が大きくなり補償電流Ｉｃが増加すると、差動増幅器３へ供給するバイアス電圧Ｖｂは高くなる。
【００３９】
図５は、本発明の一態様である実施例１に係る差動増幅装置の差動増幅器を示す回路図である。
【００４０】
図５に示すように、差動増幅器３は、入力端子１ａ、１ｂに接続された直流阻止コンデンサ３８、３９と、この直流阻止コンデンサ３８とバイアス電圧Ｖｂの入力（バイポーラトランジスタ３２のエミッタ）との間に接続されたフィード抵抗４０と、直流阻止コンデンサ３９とバイアス電圧Ｖｂの入力（バイポーラトランジスタ３２のエミッタ）との間に接続されたフィード抵抗４１と、電源電位ＶＣＣに接続されたインダクタ４２と、電源電位ＶＣＣに接続されたインダクタ４３と、インダクタ４２にコレクタが接続されベースが抵抗４０に接続されたＮＰＮ型の増幅トランジスタ４４と、インダクタ４３にコレクタが接続されベースが抵抗４１に接続されたＮＰＮ型の増幅トランジスタ４５と、増幅トランジスタ４４のエミッタと増幅トランジスタ４５のエミッタとの間に接続されたインダクタ４６と、増幅トランジスタ４４のエミッタとグランド電位との間に接続されたバイアス抵抗４７と、増幅トランジスタ４５のエミッタとグランド電位との間に接続されたバイアス抵抗４８とを有する。
【００４１】
ここで、バイアス回路６から供給されたバイアス電圧Ｖｂは、フィード抵抗４０、４１を介し増幅トランジスタ４４、４５のベース電圧へ供給される。そして、電圧信号Ｓ１の信号振幅が大きくなることによって補償電流が増加すると増幅トランジスタ４４、４５のベース電位は上昇し、この増幅トランジスタ４４、４５のコレクタ電流すなわち差動増幅器のアイドル電流が増加する。
【００４２】
すなわち、バイアス回路６が補償電流Ｉｃの増加に伴ってバイアス電圧Ｖｂを上昇させると、差動増幅器３は、バイアス電圧Ｖｂの上昇に伴って、入力される電圧信号に加算されるバイアス値を増加させる。
【００４３】
以上のような構成・機能を有する差動増幅装置１００は、振幅検出回路４により検波された信号振幅に応じたバイアス電圧Ｖｂを差動増幅器３に供給する。さらに、差動増幅装置１００は、バイアス回路６へ供給する補償電流Ｉｃをカレントミラー回路１６のカレントミラー比を変更させることにより調整し、ミラー比が変化した後の歪みを抑える。
【００４４】
これにより、差動増幅装置１００は大信号動作時においても高い線形性を保つことができるとともに低消費電力化を図ることができる。
【００４５】
すなわち、従来の差動増幅装置は、入力される電圧信号の信号振幅に対して一定の電流を消費し、信号振幅が小さい時にも信号振幅が大きい時と同じ量の電流を消費する。これに対し、本実施例に係る差動増幅装置１００は、信号振幅が大きくなると差動増幅器に入力されるバイアス電圧Ｖｂを高くするよう構成しているため、信号振幅が小さい時の電流は少なく抑えられる。
【００４６】
また、従来の差動増幅装置は、出力振幅が大きくなるに従い一定の比率で歪特性が劣化することとなるが、本実施例に係る差動増幅装置１００は、補償回路５において歪特性が劣化するタイミング（信号振幅が基準振幅よりも大きくなるタイミング）で補償電流Ｉｃを多くしているため、出力振幅が大きい時の歪特性の劣化が上記従来の差動増幅装置と比較して緩やかになる。
【００４７】
以上のように、本実施例に係る差動増幅装置によれば、回路の低消費電流化を図りつつ、出力信号の歪特性の最適化を図ることができる。
【００４８】
なお、上記実施例１において、それぞれ逆の導電型のバイポーラトランジスタを用いても、極性を逆にすることにより同様の作用効果を奏することができる。
【実施例２】
【００４９】
実施例１では、差動増幅装置のカレントミラー回路等を構成するトランジスタにバイポーラトランジスタを用いた構成について述べたが、ＭＯＳトランジスタ、化合物FET（Field Effect Transistor）、化合物HBT(Hetero junction Bipolar Transistor)等のトランジスタを用いて構成してもよい。
【００５０】
本実施例では、差動増幅装置のカレントミラー回路等を構成するトランジスタにＭＯＳトランジスタを用いた構成について述べる。なお、本実施例に係る差動増幅装置の全体的な構成は、図１に示す差動増幅装置と同様である。
【００５１】
図６は、本発明の一態様である実施例２に係る差動増幅装置の振幅検出回路を示す回路図である。なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。
【００５２】
図６に示すように、振幅検出回路２０４は、入力端子１ｂに接続された直流阻止コンデンサ２０７と、この直流阻止コンデンサ２０７にゲートが接続されたｎ型ＭＯＳ検出トランジスタ２０８と、このｎ型ＭＯＳ検出トランジスタ２０８のソースとグランド電位との間に接続された抵抗２０９と、ｎ型ＭＯＳ検出トランジスタ２０８をバイアスするバイアス部２１０とを有する。
【００５３】
バイアス部２１０は、電源電位ＶＣＣにドレインが接続されｎ型ＭＯＳ検出トランジスタ２０８にバイアスするためのバイアス端子２１０ａにソースが接続されたｎ型ＭＯＳトランジスタ２１１と、バイアス端子２１０ａとグランド電位との間に接続された定電流源２１２と、電源電位ＶＣＣとｎ型ＭＯＳトランジスタ２１１のゲートとの間に接続された定電流源１３と、ドレインとゲートとがｎ型ＭＯＳトランジスタ２１１のゲートに接続されたｎ型ＭＯＳトランジスタ２１４と、ドレインとゲートとがｎ型ＭＯＳトランジスタ２１４のソースに接続されソースがグランド電位に接続されたｎ型ＭＯＳトランジスタ２１５とを有する。
【００５４】
ここで、振幅検出回路２０４の電圧信号Ｓ１を検波する動作は、実施例１の振幅検出回路と同様であり、ｎ型ＭＯＳ検出トランジスタ２０８が、電圧信号Ｓ１を検波し、この信号の振幅に応じた電流をドレインから振幅検出回路２０４の出力である検出電流Ｉｄとして補償回路２０５に出力する。
【００５５】
図７は、本発明の一態様である実施例２に係る差動増幅装置の補償回路を示す回路図である。なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。
【００５６】
図７に示すように、補償回路２０５は、検出電流Ｉｄの入力に対し所望のミラー比で補償電流Ｉｃを出力するカレントミラー回路２１６、および、振幅検出回路２０４により検出された電圧信号Ｓ１の振幅に応じて補償電流Ｉｃの大きさを制御するために、カレントミラー回路２１６のミラー比を変更させる帰還回路２１７と、電源電位ＶＣＣと接続された定電流源２１８と、この定電流源２１８にドレインとゲートが接続されたｎ型ＭＯＳトランジスタ２１９と、このｎ型ＭＯＳトランジスタ２１９のソースとグランド電位との間に接続された抵抗２２０とを有する。
【００５７】
カレントミラー回路２１６は、検出電流Ｉｄがドレインおよびゲートに入力される（ドレインおよびゲートが検出トランジスタ８のドレインに接続される）第１のｐ型ＭＯＳトランジスタ２２１と、この第１のｐ型ＭＯＳトランジスタ２２１にゲートが接続され、第１のｐ型ＭＯＳトランジスタ２２１に流れる電流に対し第１のミラー比で電流が流れる第２のｐ型ＭＯＳトランジスタ２２２と、第１のｐ型ＭＯＳトランジスタ２２１にゲートが接続され、第１のｐ型ＭＯＳトランジスタ２２１に流れる電流に対し第２のミラー比で電流が流れる第３のｐ型ＭＯＳトランジスタ２２３と、電源電位ＶＣＣと第１のｐ型ＭＯＳトランジスタ２２１のソースとの間に接続された抵抗２２４と、電源電位ＶＣＣと第２のｐ型ＭＯＳトランジスタ２２のソースとの間に接続された抵抗２２５と、電源電位ＶＣＣと第３のｐ型ＭＯＳトランジスタ２２３のソースとの間に接続された抵抗２２６と、を有する。
【００５８】
このカレントミラー回路２１６は、検出電流Ｉｄの入力に対し所望のミラー比で第２および第３のｐ型ＭＯＳトランジスタ２２２、２２３に流れる電流を含む補償電流Ｉｃを出力する。
【００５９】
帰還回路２１７は、電源電位ＶＣＣに接続された抵抗２２７と、この抵抗２２７にソースが接続され第１のｐ型ＭＯＳトランジスタ２２１のゲートにそのゲートが接続されたｐ型ＭＯＳトランジスタ２２８と、このｐ型ＭＯＳトランジスタ２２８のドレインとグランド電位との間に接続された抵抗２２９と、この抵抗２２９にソースが接続されゲートがｎ型ＭＯＳトランジスタ２１９のゲートに接続されドレインが第３のｐ型ＭＯＳトランジスタ２２３のソースに接続されたｎ型ＭＯＳトランジスタ２３０と、このｎ型ＭＯＳトランジスタ２３０のゲートにそのゲートが接続されドレインが第３のｐ型ＭＯＳトランジスタ２２３のソースに接続されたｎ型ＭＯＳトランジスタ２３１と、このｎ型ＭＯＳトランジスタ２３１とグランド電位との間に接続された抵抗２３２とを有する。
【００６０】
以上のような構成を有する補償回路２０５が検出電流Ｉｄの大きさに基づいて第３のｐ型ＭＯＳトランジスタ２２３に流れる電流を制御する動作は実施例１の補償回路と同様である。
【００６１】
すなわち、帰還回路２１７は、例えば、基準振幅よりも小さい電圧信号Ｓ１の振幅に対応する検出電流Ｉｄが入力された場合には、カレントミラー回路２１６のミラー比を変更させ、第３のｐ型ＭＯＳトランジスタ２２３に流れる電流を制限して、補償電流Ｉｃを制限する。
【００６２】
図８は、本発明の一態様である実施例２に係る差動増幅装置のバイアス回路を示す回路図である。なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。
【００６３】
図８に示すように、バイアス回路２０６は、電源電位ＶＣＣにドレインが接続されゲートに補償電流Ｉｃが入力（第２のｐ型ＭＯＳトランジスタ２２２のドレインに接続）され、ソースから差動増幅器２０３へバイアス電圧Ｖｂを出力するｎ型ＭＯＳトランジスタ２２３２と、電源電位ＶＣＣに接続された定電流源２３３と、この定電流源２３３とｎ型ＭＯＳトランジスタ２３２のゲートとの間に接続された抵抗２３４と、定電流源２３３に接続された抵抗２３５と、この抵抗２３５にドレインおよびゲートが接続されダイオード接続されたｎ型ＭＯＳトランジスタ２３６と、このｎ型ＭＯＳトランジスタ２３６のソースにドレインおよびゲートが接続されてダイオード接続され、そのソースがグランド電位に接続されたｎ型ＭＯＳトランジスタ２３７とを有する。
【００６４】
ｎ型ＭＯＳトランジスタ２３２のゲート電位は、定電流源２３３の電流と補償電流Ｉｃとがｎ型ＭＯＳトランジスタ２３６、２３７、抵抗２３５へ流れることで発生する電圧と、補償電流Ｉｃが抵抗２３４へ流れることで発生する電圧の合計となる。
【００６５】
ここで、電圧信号Ｓ１が大きく補償電流Ｉｃが多くなると、ｎ型ＭＯＳトランジスタ２３６、２３７で発生する電圧はほとんど変化しない。しかし、抵抗２３４、２３５の電圧降下が補償電流Ｉｃに比例して大きくなる。このため、結果としてｎ型ＭＯＳトランジスタ２３２のゲート電位は補償電流Ｉｃに比例して上昇する。すなわち、電圧信号Ｓ１の振幅が大きくなり補償電流Ｉｃが増加すると、差動増幅器２０３へ供給するバイアス電圧Ｖｂは高くなる。
【００６６】
図９は、本発明の一態様である実施例２に係る差動増幅装置の差動増幅器を示す図である。なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。
【００６７】
図９に示すように、差動増幅器２０３は、入力端子１ａ、１ｂに接続された直流阻止コンデンサ２３８、２３９と、この直流阻止コンデンサ２３８とバイアス電圧Ｖｂの入力（ｎ型ＭＯＳトランジスタ２３２のソース）との間に接続されたフィード抵抗２４０と、直流阻止コンデンサ２３９とバイアス電圧Ｖｂの入力（ｎ型ＭＯＳトランジスタ２３２のソース）との間に接続されたフィード抵抗４１と、電源電位ＶＣＣに接続されたインダクタ２４２と、電源電位ＶＣＣに接続されたインダクタ２４３と、インダクタ２４２にドレインが接続されゲートが抵抗２４０に接続されたｎ型ＭＯＳ増幅トランジスタ２４４と、インダクタ２４３にドレインが接続されゲートが抵抗２４１に接続されたｎ型ＭＯＳ増幅トランジスタ２４５と、ｎ型ＭＯＳ増幅トランジスタ２４４のソースとｎ型ＭＯＳ増幅トランジスタ２４５のソースとの間に接続されたインダクタ２４６と、ｎ型ＭＯＳ増幅トランジスタ２４４のソースとグランド電位との間に接続されたバイアス抵抗２４７と、ｎ型ＭＯＳ増幅トランジスタ２４５のソースとグランド電位との間に接続されたバイアス抵抗２４８とを有する。
【００６８】
ここで、実施例１と同様に、バイアス回路２０６から供給されたバイアス電圧Ｖｂは、フィード抵抗２４０、２４１を介しｎ型ＭＯＳ増幅トランジスタ２４４、２４５のゲート電圧へ供給される。そして、電圧信号Ｓ１の信号振幅が大きくなることによって補償電流Ｉｃが増加するとｎ型ＭＯＳ増幅トランジスタ２４４、２４５のゲート電位は上昇し、このｎ型ＭＯＳ増幅トランジスタ２４４、２４５のドレイン電流すなわち差動増幅器のアイドル電流が増加する。
【００６９】
すなわち、バイアス回路２０６が補償電流Ｉｃの増加に伴ってバイアス電圧Ｖｂを上昇させると、差動増幅器２０３は、バイアス電圧Ｖｂの上昇に伴って、入力される電圧信号に加算されるバイアス値を増加させる。
【００７０】
以上のような構成・機能を有する差動増幅装置は、実施例１と同様に、振幅検出回路２０４により検波された信号振幅に応じたバイアス電圧Ｖｂを差動増幅器２０３に供給する。さらに、差動増幅装置は、バイアス回路２０６へ供給する補償電流Ｉｃをカレントミラー回路２１６のカレントミラー比を変更させることにより調整し、ミラー比が変化した後の歪みを抑える。
【００７１】
これにより、差動増幅装置は大信号動作時においても高い線形性を保つことができるとともに低消費電力化を図ることができる。
【００７２】
以上のように、本実施例に係る差動増幅装置によれば、回路の低消費電流化を図りつつ、出力信号の歪特性の最適化を図ることができる。
【００７３】
なお、上記実施例２において、それぞれ逆の導電型のＭＯＳランジスタを用いても、極性を逆にすることにより同様の作用効果を奏することができる。
【図面の簡単な説明】
【００７４】
【図１】本発明の一態様である実施例１に係る差動増幅装置の要部構成を示す図である。
【図２】本発明の一態様である実施例１に係る差動増幅装置の振幅検出回路を示す回路図である。
【図３】本発明の一態様である実施例１に係る差動増幅装置の補償回路を示す回路図である。
【図４】本発明の一態様である実施例１に係る差動増幅装置のバイアス回路を示す図である。
【図５】本発明の一態様である実施例１に係る差動増幅装置の差動増幅器を示す回路図である。
【図６】本発明の一態様である実施例２に係る差動増幅装置の振幅検出回路を示す回路図である。
【図７】本発明の一態様である実施例２に係る差動増幅装置の補償回路を示す回路図である。
【図８】本発明の一態様である実施例２に係る差動増幅装置のバイアス回路を示す回路図である。
【図９】本発明の一態様である実施例２に係る差動増幅装置の差動増幅器を示す図である。
【符号の説明】
【００７５】
１ａ、１ｂ  入力端子
２ａ、２ｂ  出力端子
３  差動増幅器
４  振幅検出回路
５  補償回路
６  バイアス回路
７  直流阻止コンデンサ
８  検出トランジスタ
９  抵抗９
１０  バイアス部
１０ａ  バイアス端子
１１  ＮＰＮ型のバイポーラトランジスタ
１２、１３  定電流源
１４、１５  ＮＰＮ型のバイポーラトランジスタ
１６  カレントミラー回路
１７  帰還回路
１８  定電流源
１９  ＮＰＮ型のバイポーラトランジスタ
２０  抵抗
２１  第１のバイポーラトランジスタ
２２  第２のバイポーラトランジスタ
２３  第３のバイポーラトランジスタ
２４、２５、２６、２７  抵抗
２８  ＰＮＰ型のバイポーラトランジスタ
２９  抵抗
３０、３１  ＮＰＮ型のバイポーラトランジスタ
３２  抵抗
３３  定電流源
３４、３５  抵抗
３６、３７  ＮＰＮ型のバイポーラトランジスタ
３８、３９  直流阻止コンデンサ
４０、４１  フィード抵抗
４２、４３  インダクタ
４４、４５  ＮＰＮ型の増幅トランジスタ
４６  インダクタ
４７、４８  バイアス抵抗
１００  差動増幅装置
２０３  差動増幅器
２０４  振幅検出回路
２０５  補償回路
２０６  バイアス回路
２０７  直流阻止コンデンサ
２０８  ｎ型ＭＯＳ検出トランジスタ
２０９  抵抗９
２１０  バイアス部
２１０ａ  バイアス端子
２１１  ｎ型ＭＯＳトランジスタ
２１２、２１３  定電流源
２１４、２１５  ｎ型ＭＯＳトランジスタ
２１６  カレントミラー回路
２１７  帰還回路
２１８  定電流源
２１９  ｎ型ＭＯＳトランジスタ
２２０  抵抗
２２１  第１のｐ型ＭＯＳトランジスタ
２２２  第２のｐ型ＭＯＳトランジスタ
２２３  第３のｐ型ＭＯＳトランジスタ
２２４、２２５、２２６、２２７  抵抗
２２８  ｐ型ＭＯＳトランジスタ
２２９  抵抗
２３０、２３１  ｎ型ＭＯＳトランジスタ
２３２  抵抗
２３３  定電流源
２３４、２３５  抵抗
２３６、２３７  ｎ型ＭＯＳトランジスタ
２３８、２３９  直流阻止コンデンサ
２４０、２４１  フィード抵抗
２４２、２４３  インダクタ
２４４、２４５  ｎ型ＭＯＳ増幅トランジスタ
２４６  インダクタ
２４７、２４８  バイアス抵抗
【図１】
0004695519.tif 000002
【図２】
0004695519.tif 000003
【図３】
0004695519.tif 000004
【図４】
0004695519.tif 000005
【図５】
0004695519.tif 000006
【図６】
0004695519.tif 000007
【図７】
0004695519.tif 000008
【図８】
0004695519.tif 000009
【図９】
0004695519.tif 000010