(57)【特許請求の範囲】
【請求項１】
基板と、前記基板に支持された配線部領域およびトランスデューサ領域とを備えた微小電気機械システムであって、
前記配線部領域は、
複数の導電体と、前記複数の導電体の間に設けられた絶縁体とを有し、
前記トランスデューサ領域は、
少なくとも１つのトランスデューサを有し、
前記トランスデューサは、
構造体と、
前記構造体の周囲に設けられた空隙と
を備えており、
前記配線部領域と前記トランスデューサ領域との境界部に形成され、前記絶縁体と前記空隙とを分離する遮蔽壁をさらに備えている、微小電気機械システム。
【請求項２】
前記配線部領域における前記絶縁体は、犠牲層として機能する一部をエッチングすることによって前記空隙を形成した絶縁膜のうちのエッチングされなかった部分から形成されている、請求項１に記載の微小電気機械システム。
【請求項３】
前記遮蔽壁は、前記絶縁膜をエッチングするためのエッチャントに対してバリアとして機能する材料から形成されている、請求項２に記載の微小電気機械システム。
【請求項４】
前記遮蔽壁は、前記配線部領域を前記トランスデューサ領域から密閉的に分離する、請求項１に記載の微小電気機械システム。
【請求項５】
前記遮蔽壁の少なくとも一部は、前記導電体および／または前記構造体と同一の材料で形成されている請求項１に記載の微小電気機械システム。
【請求項６】
前記導電体の少なくとも一部は、前記構造体と同一の材料で形成されている請求項１に記載の微小電気機械システム。
【請求項７】
前記導電体および前記構造体は、ダマシン工法によって一括形成されている請求項１に記載の微小電気機械システム。
【請求項８】
前記構造体の表面は平滑化されており、前記表面が光学反射面として機能する請求項７に記載の微小電気機械システム。
【請求項９】
前記トランスデューサは、前記構造体を駆動する電極をさらに備え、
前記電極の表面は、前記ダマシン工法によって平滑化処理され、前記空隙を介して前記構造体と対向している請求項１に記載の微小電気機械システム。
【請求項１０】
前記構造体は、デュアルダマシン工法で形成され、
前記電極と対向する前記構造体の面は非平滑化処理面として機能する請求項９に記載の微小電気機械システム。
【請求項１１】
前記構造体および／または前記導電体と一体に形成された導電保護膜を有している請求項１に記載の微小電気機械システム。
【請求項１２】
前記導電保護膜は、金および／または銀を含む請求項１１に記載の微小電気機械システム。
【請求項１３】
基板上に、導電体と前記導電体間に設けた絶縁体とを形成する配線部領域と、構造体と前記構造体の周囲に設けた犠牲層とを形成するトランスデューサ領域と、前記配線部領域と前記トランスデューサ領域とを分離する遮蔽壁とを形成する工程と、
前記犠牲層を等方性エッチングにより除去して空隙を形成する工程と
を含む微小電気機械システムの製造方法であって、
前記基板上に前記エッチングに対する耐性を備えたストッパ層を形成する第１の工程と、
前記ストッパ層上に前記絶縁体と前記犠牲層とを形成する第２の工程と、
前記絶縁体と前記犠牲層との境界部において、前記エッチングに対する耐性を備えた遮蔽壁を前記ストッパ層と連続するように形成する第３の工程と、
前記絶縁体を保護する保護膜を前記遮蔽壁と連続するように形成する第４の工程と、
前記犠牲層を等方エッチングして除去する第５の工程と
を含む微小電気機械システムの製造方法。
【請求項１４】
前記導電体の一部および／または前記構造体の一部を前記遮蔽壁と同時に形成する請求項１３に記載の微小電気機械システムの製造方法。
【請求項１５】
前記構造体をダマシン工法によって形成する請求項１３に記載の微小電気機械システムの製造方法。
【請求項１６】
光学反射面となる前記構造体の表面を平滑化処理する請求項１５に記載の微小電気機械システムの製造方法。
【請求項１７】
空隙を介して互いに対向する前記構造体と前記構造体を駆動する電極の対向面の少なくとも一方を平滑化処理する請求項１５に記載の微小電気機械システムの製造方法。
【請求項１８】
前記電極と対向する前記構造体の面を非平滑化処理面とするように、前記構造体をデュアルダマシン工法で形成する請求項１７に記載の微小電気機械システムの製造方法。
【請求項１９】
少なくとも一部に開口部を設けたストッパを介して積層された第１の絶縁層および第２の絶縁層を形成し、前記第１および第２の絶縁層を前記犠牲層として機能させる請求項１４に記載の微小電気機械システムの製造方法。
【請求項２０】
前記犠牲層をエッチングするエッチャントの流入口として前記開口部を用いる請求項１９に記載の微小電気機械システムの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスデューサと、トランスデューサに電気的な接続を与える配線部とを同一基板に集積した微小電気機械システムおよびその製造方法に関する。
【背景技術】
【０００２】
従来、トランスデューサと制御回路とを同一基板上に集積した微小電気機械システム（ＭＥＭＳ:Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）の研究開発が進められている。ここで、「トランスデューサ」とは、電気エネルギーを他の形態のエネルギーに変換する機能、および／または他の形態のエネルギーを電気エネルギーに変換する機能を有する素子を意味する。少なくとも一部に物理的に変形可能な構造体を備えるマイクロアクチュエータやマイクロセンサは、電気−機械エネルギー変換を行う代表的なトランスデューサの１つである。
【０００３】
上記のような微小電気機械システムの製造は、基板上に制御回路が形成された後、トランスデューサが形成されることによって実現する。このため、トランスデューサを形成する工程におけるプロセス温度が高いと、制御回路が劣化することが問題になる。
【０００４】
一般に、トランスデューサには、残留応力、クリープ強度、摩耗強度、疲労破壊強度、表面粗さに関して基準レベルを超えることが求められる。これの機械的特性は、半導体製造プロセスによって作製される通常のＬＳＩには要求されないものである。このような機械的特性を高めるには、トランスデューサを形成するには、高温での処理が必要となる薄膜堆積工程やアニール工程が不可欠である場合が多い。例えば、微小電気機械システムへの応用が最も広く検討されている材料の１つであるポリシリコンは、残留応力の小さい良質な膜特性を得るため、少なくとも６００℃で１５０分以上、または１０５０℃で３０分以上のアニール工程が必要である。また、窒化シリコンは、シリコンリッチの組成として酸素環境下でアニールすれば残留応力を１０ＭＰａ以下まで低減できることが知られているが、この際に８２５〜８５０℃で１８０分以上のアニール条件が必要である。他にも、酸化物強誘電体のチタン酸ジルコン酸鉛（ＰＺＴ）は結晶相の配向を高めるため、６００〜６５０℃程度の熱処理が必要であり、機械化学強度が極めて高い炭化シリコンは成膜時に７５０〜８００℃の温度条件が必要となる。このように、ポリシリコン、窒化シリコン、チタン酸ジルコン酸鉛、炭化シリコンは優れた材料特性を持ち、半導体プロセスにおける代表的な材料であるが、これを良質なトランスデューサの構造体材料として用いるには６００℃以上の高温プロセスを必要とする。
【０００５】
これに対し、制御回路の耐熱温度は一般のＣＭＯＳ回路で約４５０〜５２５℃である。従って、制御回路を形成した後に上記のような高温プロセスの必要なトランスデューサ形成を行うと、制御回路が破損することがある。
【０００６】
制御回路が破損する主な原因は、配線部に通常使用されるアルミニウム合金の抵抗上昇および断線であることが知られている。アルミニウムは融点が６６０℃と低いため、アルミニウムまたはその合金を用いて制御回路を形成した後は、６６０℃程度以上の温度に上昇するプロセスを行なうとはできない。また、アルミニウムは、６６０℃以下の温度でもグレイン成長や原子拡散に伴ってボイドなどを発生させやすい。このように融点の低いアルミニウムから制御回路の配線を形成すると、トランスデューサ形成工程で配線が劣化してしまう。このため、制御回路の配線材料としてアルミニウムを用いた場合には、アルミニウム配線を劣化させないような温度範囲でトランスデューサを形成する必要があり、アルミニウムの劣化温度が制御回路の耐熱温度を規定することになる。
【０００７】
制御回路の耐熱温度を高める方法としては、アルミニウムの代わりに、半導体集積回路技術分野で広く知られた高融点金属であるタングステンを用いることができる（例えば非特許文献１の図４参照）。非特許文献１では、タングステンを導電体に用いた制御回路と、ポリシリコンを用いたトランスデューサとを備えた微小電気機械システムを開示している。この微小電気機械システムでは、トランスデューサを構成するポリシリコンが１０５０℃の高温で１時間アニールされており、制御回路は、この高温プロセスに対する耐熱性を具備している。
【０００８】
一方、通常のＬＳＩの分野では、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を用いて不要部の導電体を研削除去するダマシン工法が広く使用されている。このダマシン工法によれば、それ以前にはエッチングが難しいため利用が困難であった銅系材料などが使用できる。ダマシン工法は、下層配線のトポロジーの影響を排除して微細化された配線の形成を可能とする技術である。銅の抵抗率はアルミニウムの抵抗率よりも低いため、銅配線の採用により、配線の電気抵抗を低下させることができ、ＣＰＵの動作周波数を改善することなどが実現している。
【０００９】
銅配線には、銅原子の拡散防止のために窒化チタンなどのバリア層が設けられる。バリア層の限界厚さは、バリア層を用いないアルミニウム配線の比抵抗値（銅の１．５８倍）よりもバリア層を用いた銅配線の比抵抗値の方が小さくなるように設定される。ダマシン工法による銅配線は、従来、０．２５μｍルール以下の微細配線にしか適用されていないため、用いられるバリア層も、厚さが４０ｎｍ以下となり、極めて薄く形成される。
【００１０】
また、銅に２．９８ｗｔ％のチタンを混入すると、８００℃アニール時にも銅のグレイン成長を抑制できることが知られている（例えば非特許文献２参照）。
【００１１】
ダマシン工法をマイクロマシンの作成に適用することも行われている（例えば非特許文献３参照）。非特許文献３では、０．１８μｍルールで形成された銅配線／Ｌｏｗ−ｋ層間絶縁膜の積層体をインダクタとし、Ｌｏｗ−ｋ層間絶縁膜を最上層のメタル層をマスクとして異方性エッチングを行い除去した後、基板を等方性エッチングで除去してインダクタの下部に中空構造を設けた構成が開示されている。
【非特許文献１】Ｊ．Ｍ．Ｂｕｓｔｉｌｌｏ, Ｒ．Ｔ．Ｈｏｗｅ, Ｒ．Ｓ．Ｍｕｌｌｅｒ, "Ｓｕｒｆａｃｅ Ｍｉｃｒｏｍａｃｈｉｎｉｎｇ ｆｏｒ Ｍｉｃｒｏｅｌｅｃｔｒｏ− ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ", Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＥＥＥ, Ｖｏｌ．８６, Ｎｏ．８, ｐｐ．１５５２−１５７４ （Ａｕｇｕｓｔ １９９８）
【非特許文献２】Ｃ．Ｊ．Ｌｉｕ, Ｊ．Ｓ．Ｊｅｎｇ, Ｊ．Ｓ．Ｃｈｅｎ, "Ｅｆｆｅｃｔｓ ｏｆ Ｔｉ ａｄｄｉｔｉｏｎ ｏｎ ｔｈｅ ｍｏｒｐｈｏｌｏｇｙ, ｉｎｔｅｒｆａｃｉａｌ ｒｅａｃｔｉｏｎ, ａｎｄ ｄｉｆｆｕｓｉｏｎ ｏｆ Ｃｕ ｏｎ ＳｉＯ２", Ｊｏｕｒｎａｌ ｏｆ Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ & Ｔｅｃｈｎｏｌｏｇｙ Ｂ, Ｖｏｌ．２０, Ｎｏ．６, ｐｐ．２３６１−２３６６ （Ｎｏｖ／Ｄｅｃ ２００２）
【非特許文献３】Ｈ．Ｌａｋｄａｗａｌａ, ｅｔ ａｌ． "Ｍｉｃｒｏｍａｃｈｉｎｅｄ Ｈｉｇｈ−Ｑ Ｉｎｄｕｃｔｏｒｓ ｉｎ ａ ０．１８−μｍ Ｃｏｐｐｅｒ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｌｏｗ−Ｋ Ｄｉｅｌｅｃｔｒｉｃ ＣＭＯＳ Ｐｒｏｃｅｓｓ", ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ, Ｖｏｌ．３７, Ｎｏ．３, ｐｐ．３９４−４０３ （Ｍａｒｃｈ ２００２）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、非特許文献１に記載された構成は、導電体のタングステンの抵抗値が大きく、抵抗値の温度変化も大きいため、特に長距離の配線における損失や抵抗変化が大きい。このため、微小電気機械システムの動作速度の低下や消費電力の増大、あるいは配線部の温度特性に伴う素子の動作特性変化を招いている。
【００１３】
また、通常のＬＳＩを目的とした銅配線については、４０ｎｍ以下の薄いバリア層で銅原子の拡散を防止する必要があるため、高温環境下での長時間プロセスに適合させるには厳しい製造管理が必要である。バリア層の主な拡散経路は、バリア材のグレイン粒界にある。このため、拡散防止効果を高めるには、バリア材のグレイン粒径を大きくして、グレイン間の結晶の向きを揃えることが特に有効である。しかし、バリア層の膜厚が薄いと、バリア層の原子の多くが絶縁膜との界面効果の影響を受けてグレイン粒径が小径化し、かつ結晶方向がランダム化し易く、これを信頼性良く防止するためには配線品質の厳しい管理および検査が必要である。
【００１４】
また、銅のグレイン成長を防止するため、銅に２．９８ｗｔ％程度のチタンを混入すると、固有抵抗値が５μΩｃｍとアルミニウムの固有抵抗値２．７μΩｃｍよりも大きくなるため、アルミニウムよりも抵抗値を下げる目的に対しては有効な構成ではなかった。
【００１５】
非特許文献３は、ダマシン工法をマイクロマシンの作製に適用することを開示している。この方法によれば、トランスデューサに相当するインダクタは、低温プロセスで形成されており、非特許文献３は、トランスデューサに高温プロセスが必要な場合の課題を解決する構成については何ら言及していない。また、層間絶縁膜を異方性エッチング技術によりパターニングした後、シリコン基板を等方性エッチング技術によって除去して中空構造を設けている。このため、形成できるトランスデューサの構造が極めて単純なものに限られる。また、シリコン基板のうちエッチングによって除去される領域が明確に規定できないため、オーバーエッチングによる制御回路の破損や、トランスデューサのアンダーエッチングによる信頼性低下を防止することが難しい。
【００１６】
本発明は、上記事情に鑑みてなされたものであり、その目的は、配線部の高温破壊の防止、トランスデューサ特性の確保、配線抵抗の低減を両立して実現する微小電気機械システムおよびその製造方法を提供することにある。
【００１７】
本発明の他の目的は、複雑な形状のトランスデューサを信頼性良く低コストで形成した微小電気機械システムおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
本発明の微小電気機械システムは、基板と、前記基板に支持されるトランスデューサと、前記基板に支持され、前記トランスデューサに電気的に接続されている導電体層とを備えた微小電気機械システムであって、前記トランスデューサは、シリコンまたはシリコン化合物から形成された部分を有しており、前記導電体層は、銅、金、および銀からなる群から選択された少なくとも１種の元素を主成分として含有する高融点導電体から形成されており、前記導電体層の少なくとも一部は、前記トランスデューサのシリコンまたはシリコン化合物から形成された部分と前記基板との間のレベルに位置している。
【００１９】
好ましい実施形態において、前記トランスデューサは、シリコンまたはシリコン化合物から形成された前記部分を含む構造体と、前記構造体の周囲に設けられた空隙とを備えており、前記導電体層の一部は、前記構造体の下方に位置している。
【００２０】
好ましい実施形態において、前記トランスデューサの前記部分は、ポリシリコン、窒化シリコン、チタン酸ジルコン酸鉛、および／または炭化シリコンから形成されている。
【００２１】
好ましい実施形態において、前記高融点導電体は、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｓｉのいずれかの元素を０．１〜１．０ｗｔ％含む。
【００２２】
好ましい実施形態において、前記高融点導電体の表面は、５０ｎｍ以上の厚さを有するバリア層で覆われている。
【００２３】
好ましい実施形態において、前記バリア層は、Ｔｉ、Ｗ、Ｔａ、Ｒｅのいずれかの金属、前記いずれかの金属の窒化物、および／または、前記いずれかの金属の珪化物を含む。
【００２４】
好ましい実施形態において、前記導電体層は、配線パターンを有しており、前記配線パターンの最小線幅は０．３５μｍ以上である。
【００２５】
好ましい実施形態において、前記導電体層の配線パターンは、異なるレベルに形成された上層配線部分および下層配線部分を含んでいる。
【００２６】
本発明の他の微小電気機械システムは、基板と、前記基板に支持された配線部領域およびトランスデューサ領域とを備えた微小電気機械システムであって、前記配線部領域は、複数の導電体と、前記複数の導電体の間に設けられた絶縁体とを有し、前記トランスデューサ領域は、少なくとも１つのトランスデューサを有し、前記トランスデューサは、構造体と、前記構造体の周囲に設けられた空隙とを備えており、前記配線部領域と前記トランスデューサ領域との境界部に形成され、前記絶縁体と前記空隙とを分離する遮蔽壁をさらに備えている。
【００２７】
好ましい実施形態において、前記配線部領域における前記絶縁体は、犠牲層として機能する一部をエッチングすることによって前記空隙を形成した絶縁膜のうちのエッチングされなかった部分から形成されている。
【００２８】
好ましい実施形態において、前記遮蔽壁は、前記絶縁膜をエッチングするためのエッチャントに対してバリアとして機能する材料から形成されている。
【００２９】
好ましい実施形態において、前記遮蔽壁は、前記配線部領域を前記トランスデューサ領域から密閉的に分離する。
【００３０】
好ましい実施形態において、前記遮蔽壁の少なくとも一部は、前記導電体および／または前記構造体と同一の材料で形成されている。
【００３１】
好ましい実施形態において、前記導電体の少なくとも一部は、前記構造体と同一の材料で形成されている。
【００３２】
好ましい実施形態において、前記導電体および前記構造体は、ダマシン工法によって一括形成されている。
【００３３】
好ましい実施形態において、前記構造体の表面は平滑化されており、前記表面が光学反射面として機能する。
【００３４】
好ましい実施形態において、前記トランスデューサは、前記構造体を駆動する電極をさらに備え、前記電極の表面は、前記ダマシン工法によって平滑化処理され、前記空隙を介して前記構造体と対向している。
【００３５】
好ましい実施形態において、前記構造体は、デュアルダマシン工法で形成され、前記電極と対向する前記構造体の面は非平滑化処理面として機能する。
【００３６】
好ましい実施形態において、前記構造体および／または前記導電体と一体に形成された導電保護膜を有している。
【００３７】
好ましい実施形態において、前記導電保護膜は、金および／または銀を含む。
【００３８】
本発明による微小電気機械システムの製造方法は、トランスデューサと、前記トランスデューサに電気的に接続された配線部とを備えた微小電気機械システムの製造方法であって、凹部を有する絶縁体を基板上に形成する第１の工程と、前記凹部を銅、金、銀のいずれかを主成分とする高融点導電体で埋め込むことにより、導電体層を形成する第２の工程と、前記トランスデューサの構造体を形成する第３の工程とを含み、前記第３の工程は、前記基板の温度を６００℃以上に上昇させる工程を含む。
【００３９】
好ましい実施形態において、前記第２工程は、前記絶縁体を覆うように前記高融点導電体を堆積する工程と、前記高融点導電体に対して平滑化処理を行なうことにより、前記高融点導電体のうち前記凹部の外側に位置する部分を除去する工程とを含む。
【００４０】
好ましい実施形態において、少なくとも前記構造体の一部が、ポリシリコン、窒化シリコン、チタン酸ジルコン酸鉛、炭化シリコンのいずれかから形成される。
【００４１】
本発明による他の微小電気機械システムの製造方法は、基板上に、導電体と前記導電体間に設けた絶縁体とを形成する配線部領域と、構造体と前記構造体の周囲に設けた犠牲層とを形成するトランスデューサ領域と、前記配線部領域と前記トランスデューサ領域とを分離する遮蔽壁とを形成する工程と、前記犠牲層を等方性エッチングにより除去して空隙を形成する工程とを含む微小電気機械システムの製造方法であって、前記基板上に前記エッチングに対する耐性を備えたストッパ層を形成する第１の工程と、前記ストッパ層上に前記絶縁体と前記犠牲層とを形成する第２の工程と、前記絶縁体と前記犠牲層との境界部において、前記エッチングに対する耐性を備えた遮蔽壁を前記ストッパ層と連続するように形成する第３の工程と、前記絶縁体を保護する保護膜を前記遮蔽壁と連続するように形成する第４の工程と、前記犠牲層を等方エッチングして除去する第５の工程とを含む。
【００４２】
好ましい実施形態において、前記導電体の一部および／または前記構造体の一部を前記遮蔽壁と同時に形成する。
【００４３】
好ましい実施形態において、前記構造体をダマシン工法によって形成する。
【００４４】
好ましい実施形態において、光学反射面となる前記構造体の表面を平滑化処理する。
【００４５】
好ましい実施形態において、空隙を介して互いに対向する前記構造体と前記構造体を駆動する電極の対向面の少なくとも一方を平滑化処理する。
【００４６】
好ましい実施形態において、前記電極と対向する前記構造体の面を非平滑化処理面とするように、前記構造体をデュアルダマシン工法で形成する。
【００４７】
好ましい実施形態において、少なくとも一部に開口部を設けたストッパを介して積層された第１の絶縁層および第２の絶縁層を形成し、前記第１および第２の絶縁層を前記犠牲層として機能させる。
【００４８】
好ましい実施形態において、前記犠牲層をエッチングするエッチャントの流入口として前記開口部を用いる。
【発明の効果】
【００４９】
本発明の微小電気機械システムによれば、銅、金、銀のいずれかを主成分とする導電体によって配線部を形成し、シリコンまたシリコン化合物のいずれかを用いてトランスデューサを形成することにより、配線部の破壊を防止しながら、トランスデューサの特性を高めることができる。配線抵抗を低減することができる。
【００５０】
また、基板上の配線部領域とトランスデューサ領域との境界部に両者を分離する遮蔽壁を形成して犠牲層などをエッチングすれば、複雑な形状を有するトランスデューサの構造体を形成でき、配線部領域の信頼性を高めることができる。
【発明を実施するための最良の形態】
【００５１】
以下、図面を参照しながら、本発明の実施形態を説明する。
【００５２】
まず、図１を参照する。図１（ａ）から（ｃ）は、本実施形態における製造工程の前半段階の基板の一部を拡大して示す断面図である。
【００５３】
図１（ａ）は、第１層目の導電体層を形成する工程を行なった段階における基板の断面を示している。本実施形態で用いる基板はｎ型シリコン基板１であり、このｎ型シリコン基板１には、配線部領域２およびトランスデューサ領域３が形成される。
【００５４】
配線部領域２には、主にＣＭＯＳ回路またはＢｉＣＭＯＳ回路が形成されており、外部からの入力信号に応じてトランスデューサを駆動する駆動信号を生成する。トランスデューサ領域３には、主に複数のトランスデューサと、駆動すべきトランスデューサを選択するための複数のスイッチング素子とが形成されている。スイッチング素子はｎＭＯＳトランジスタによって形成されている。
【００５５】
本実施形態における配線部領域２およびトランスデューサ領域３のスイッチング素子は、いずれもシリコン基板１の表面に形成されたトランジスタによって構成されている。スイッチング素子の一部は、シリコン基板１の上に形成された薄膜トランジスタであってよい。すべてのスイッチング素子を薄膜トランジスタから構成する場合、基板１は単結晶シリコン基板である必要は無く、石英基板などの絶縁基板であってもよいし、表面に絶縁層が設けられた導電性基板であってもよい。ただし、いずれの場合でも、基板はトランスデューサを形成する際に行なう高温プロセスに耐える性質を有している必要がある。
【００５６】
上記の回路は、例えば設計ルール０．３５μｍ以上の比較的粗い製造プロセスを用いて作製される。本実施形態の設計ルールは０．５μｍである。設計ルールを０．３５μｍ以上にする主目的は、トランスデューサ形成時の高温プロセスに対する耐性をより高めることにある。設計ルールを大きく設定することにより、第１の効果としてゲート酸化膜６の厚さを７ｎｍ以上に厚くできるので、不純物の拡散に伴う実効膜厚低下への対応が容易となる。また、第２の効果として、十分な配線幅を確保しつつ、後述するようにバリア層１４の膜厚を５０μｍ以上に厚くすることができるようになる。
【００５７】
通常のＬＳＩにおいては、設計ルールを大きく設定することはチップ面積の増大に直結するが、微小電気機械システムでは、そのような問題は生じにくい。微小電気機械システムにおける基板サイズを決める支配的要因が配線部領域２の回路規模でなく、トランスデューサ領域３に必要とされる面積であることが多いからである。このため、微小電気機械システムでは、最新のＬＳＩで用いられている設計ルールよりも相対的に粗い設計ルールを採用することが製造コストおよび耐熱性の両方の点で有効である。
【００５８】
本実施形態における上記回路の作製プロセスは、公知のＬＳＩ製造技術を用いて、基板１上にｎ／ｐ各ウェル４、素子分離酸化膜５、ゲート酸化膜６、ゲート電極７をこの順序で形成することによって進める。ゲート電極７は、ポリシリコン７ａと、その上層に抵抗低減のために形成された珪化金属（ＴｉＳｉ2など）７ｂとから構成される。ゲート電極７を形成した後、ソース／ドレイン８および層間絶縁膜９を形成する。
【００５９】
層間絶縁膜９は、高い耐熱性を有する材料から形成されることが好ましい。本実施形態では、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ ＣＶＤ）法によって堆積した酸化シリコン膜から層間絶縁膜９を形成する。層間絶縁膜９の表面をＣＭＰによって平滑化した後、ビアを形成する。
【００６０】
次に、ＴｉＳｉ2などのシード層１０を形成した後、その上にタングステンなどの埋め込み金属１１を形成する。窒化シリコン膜のストッパ１２および酸化シリコン膜の線間絶縁膜１３を順次堆積した後、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）によって配線用の凹部を形成する。この凹部はバリア層１４および導電体１５で埋め込まれる。
【００６１】
バリア層１４は、高融点金属（Ｔｉ、Ｗ、Ｔａ、Ｒｅなど）、または、これらの窒化物（ＴｉＮ、ＷＮ、ＴａＮなど）、珪化物（ＴｉＳｉ、ＴａＳｉ、ＷＳｉなど）、３元系アモルファス材料（ＴｉＳｉＮ、ＷＳｉＮ、ＴａＳｉＮなど）の中から適切な組成比の材料が選ばれる。ここではバリア層１４の材料はＴｉＮとしている。バリア層１４は５０ｎｍ以上の膜厚を有する厚い膜として形成されるため、線間絶縁膜１３との界面近傍以外の、グレイン粒径が大きくなり結晶方向性も揃ってくる部分が増えて拡散防止効果が大幅に高くなる。従って、特に厳しい配線品質の工程管理を必要とせず、８５０℃、３時間以上の耐熱性を備えるようになる。バリア層１４には、酸素雰囲気中で６００℃程度の熱処理を行うｓｔｕｆｆｉｎｇを施してもよい。あるいはバリア層１４をＴｉ／ＴｉＮ／Ｔｉなどの複合種の積層膜としてもよい。
【００６２】
導電体１５は、銅、金、銀のいずれかの金属あるいはこれらの金属を母材とする合金である。銅、金、銀はいずれも融点が９６０℃以上であり、アルミニウムの融点６６０℃よりも大幅に高い。また、銅、金、銀の固有抵抗値は、いずれも、２．３５μΩｃｍ以下であり、タングステンの固有抵抗値５．６５μΩｃｍよりも小さい。
【００６３】
本実施形態では、グレイン境界の移動を抑制してボイドの発生を抑えるための合金化を行う。これは、例えば、銅に０．６０〜０．６５ｗｔ％のＴｉを加えることにより実現される。このような不純物の添加により、銅の結晶方向を（１１１）面に強く配向させて、それによって表面エネルギーを最小化するとともに、析出したＴｉ微結晶によってグレイン境界のピン止めを行うことができる。抵抗を低く維持するためには、Ｔｉ添加量を０．１〜１ｗｔ％の範囲内に設定することが好ましい。添加する元素としては、Ｔｉの他に、Ｔａ、Ｗ、Ｍｏ、および／またはＳｉを選択しても良い。
【００６４】
線間絶縁膜１３上に形成した導電体１５のうち、凹部の外側に位置する不要な部分を、ＣＭＰ処理によって除去した後、上側のバリア層１６を形成する。バリア層１６の材料は、バリア層１４の材料を用いればよい。
【００６５】
図１（ｂ）は、第２層目の導電体層（２ｎｄ Ｗｉｒｅ）を形成する工程を行なった段階における基板の拡大断面図である。ここで形成する導電体は、配線部領域２においては２層目の配線層として機能し、トランスデューサ領域３においては、トランスデューサの固定電極２５、２６として機能する。この導電体を形成する工程は、デュアルダマシンプロセスを用いて実施される。デュアルダマシンプロセスの中でも、この工程ではＴｒｅｎｃｈ Ｆｉｒｓｔ方式を用いる。以下、この工程の詳細を説明する。
【００６６】
まず、線間絶縁膜１３の上に、ストッパ１７、層間絶縁膜１８、ストッパ１９、および配線間絶縁膜２０を順次堆積する。本実施形態におけるストッパ１７、１９の材料は窒化シリコンであり、層間絶縁膜１８および線間絶縁膜２０の材料は、酸化シリコンである。
【００６７】
次に、線間絶縁膜２０の上にフォトレジストを塗布した後、露光・現像工程により、配線パターンを規定するパターンをフォトレジストに付与する。具体的には、第２層目の配線層と固定電極２５、２６とを規定する開口部を有するフォトレジストを形成する。このようにパターニングされたフォトレジスト用いて、線間絶縁膜２０のエッチングを行うことにより、上記の開口部に対応する凹部が形成され、配線間絶縁膜２０が規定される。この凹部の底面は、ストッパ１９によって規定される。すなわち、ストッパ１９は、配線間絶縁膜２０をエッチングする際のエッチングストップ層として機能する。
【００６８】
このフォトレジストを除去した後、次のフォトレジストを塗布する。露光・現像工程により、このフォトレジストにはビアを規定するパターンを付与する。すなちわ、フォトレジストには、ビアパターンに対応する位置および大きさの開口部が形成され、この開口部の底部に下層のストッパ１９の一部が露出している。ビアが形成されるべき領域において開口部を介してストッパ１９を除去した後、その領域の層間絶縁膜１８およびストッパ１７を順次除去する。こうして、第１層配線に達する開口部（ビアホール）を形成する。
【００６９】
次に、この開口部（ビアホール）および凹部をバリア層２１および導電体２２で順次埋む。具体的には、配線間絶縁膜２０を覆うようにバリア層２１および導電体２２となる膜を順次堆積した後、バリア層２１および導電体２２のうち、開口部（ビアホール）および凹部以外の領域に位置する不要な部分を除去する。こうして、下層の配線とビアを介して電気的に接続した第２層の配線パターンを形成する。
【００７０】
この後、上側のバリア層２３を形成する。バリア層２２、２４および導電体２３の詳細は、それぞれ、バリア層１４、１６および導電体１５と同様であり、高い耐熱性を備えている。
【００７１】
トランスデューサ領域３においては、この配線形成と同時に可動電極を支持するためのベース２４、および可動電極を駆動するための固定電極２５、２６が形成される。固定電極２５、２６の上面は、既に説明したＣＭＰ処理によって平滑化されている。このため、表面の凸形状への電界集中が発生せず、後述するように可動電極との間での放電破壊が起こりにくく、静電耐圧を高めることが可能となっている。
【００７２】
また、配線パターンを形成した後にビア形成のためのリソグラフィ工程を行うとき、露光マージンが狭いというＴｒｅｎｃｈ Ｆｉｒｓｔ方式固有の問題があるが、設計ルールが０．３５μｍ以上と粗いため、この問題が解消されている。その結果、エッチングが行いやすいという同方式の長所を活かすことができる。
【００７３】
次に、図１（ｃ）を参照する。図１（ｃ）は、第３層目のポリシリコン導電体層を形成する工程を行なった段階における基板の拡大断面図である。この導電体層は、配線部領域２において第３層目の配線パターンとして機能し、トランスデューサ領域３においては、トランスデューサの可動電極として機能する。この導電体の形成工程も、デュアルダマシンプロセスを用いて実施される。
【００７４】
上記の導電体を形成する工程では、中間のストッパ２９を先にパターニングするＭｉｄｄｌｅ Ｆｉｒｓｔ方式を用いる。これは犠牲層エッチング時のエッチャント流入口となる開口部２９ａを同時に形成するためである。ただし、通常のＭｉｄｄｌｅ Ｆｉｒｓｔ方式とは異なり、開口部２９ａ上では線間絶縁膜３０は除去されずに残される。この工程の詳細を説明する。
【００７５】
まず、図１（ｂ）に示す構造の上に、ストッパ２７、層間絶縁膜２８、およびストッパ２９を積層する。本実施形態におけるストッパ２７、２９の材料は窒化シリコンであり、層間絶縁膜２８の材料は酸化シリコンである。この層間絶縁膜２８の一部は、トランスデューサ領域３において犠牲層として機能し、後の工程でエッチングによって除去されることになる。
【００７６】
次に、ストッパ２９の上にフォトレジストを塗布し、露光・現像工程により、ビアパターンを形成する。具体的には、ビアを規定する開口部をフォトレジストに形成する。この開口部を介してストッパ２９のパターニングを行う。このとき、開口部２９ａも、ビア用のパターンと同時に形成する。
【００７７】
ストッパ２９をパターニングした後、配線間絶縁膜３０となる膜を堆積する。次に、この膜の上にフォトレジストを塗布し、露光・現像工程により、配線パターンをフォトレジストに付与する。このフォトレジストをエッチングマスクとして、配線間絶縁膜３０となる膜および層間絶縁膜２８を連続的にエッチングすることにより、配線パターンを規定する凹部を形成する。このとき、線間絶縁膜３０となる膜のうちフォトレジストに覆われていない部分がエッチングされ、その部分が上記の凹部を形成する。さらに、ストッパ２９にビア用の開口部を開けた部分では層間絶縁膜２８もエッチングされるため、ビア用の凹部が形成される。この配線間絶縁膜３０の一部も、トランスデューサ領域３において、犠牲層として機能し、後の工程でエッチングによって除去されることになる。
【００７８】
通常のＭｉｄｄｌｅ Ｆｉｒｓｔ工法では、ストッパ２９のビア用の開口部の全てが、このフォトレジストにカバーされていない領域の下に設けられる。すなわち、ビア用開口部の下にある層間絶縁膜２８は全て除去されて凹部となり、次の工程で導電体３１を埋め込まれるために用いられる。
【００７９】
これに対して、本実施形態における開口部２９ａは、フォトレジストにカバーされた領域の下に設けられる。このため、この部分では、線間絶縁膜３０となる膜も層間絶縁膜２８もエッチングされず、残された状態で、ただ開口部２９ａだけが形成される。このため、最後の犠牲層エッチング工程で、開口部２９ａはエッチャントの流入口として機能することができる。
【００８０】
次に、ストッパ２７を除去した後、線間絶縁膜３０の間に位置する凹部と、層間絶縁膜２８に形成された凹部を導電体３１で埋め込む。ここでは、導電体３１はｎドープされたポリシリコンである。ポリシリコン膜の堆積はＬＰＣＶＤ法によって行い、ドーピングはホスフィン（ＰＨ3）などの不純物ガスをシラン（ＳｉＨ4）ガスに同時混入するｉｎ−ｓｉｔｕドーピングによる。成膜温度は５８０℃、アニール温度６００℃、アニール時間３時間として、残留応力の小さい膜を得ることができる。
【００８１】
次に、ＣＭＰ処理によりポリシリコン膜を平滑化し、凹部に埋め込まれた導電体３１を作製する。これにより、配線部領域２においては第３層目の配線用の導電体３１が形成される。この第３層目の導電体層は、最上層の配線層として機能し、外部接続用の端子３２も同時に形成される。
【００８２】
トランスデューサ領域３においては、上記ポリシリコン膜の一部から、トランスデューサの構造体である可動電極３３が形成される。可動電極３３は、ベース２４に接続して固定され、ヒンジ部３３ａを中心に回動自在に支持されて、固定電極２５、２６との間に働く静電力によって左右に傾動可能な静電駆動型チルトミラーである。ポリシリコンが使用されているため、ヒンジ部３３ａはクリープ特性などの機械特性に優れている。
【００８３】
また、可動電極３３の上面３３ｂには、後述するように、反射膜が形成されて光学反射面として利用される。上面３３ｂは、配線形成時のＣＭＰ処理で平滑化されているため、平面度および表面粗さが好ましい値を示している。すなわち、不要な導電体を除去してパターン形成を行う効果と、光学反射面の反射効率を向上させる効果を１回のＣＭＰ処理で同時に奏している。また、ポリシリコンはＣＭＰ処理との適合性が高いため、上面３３ｂの平面度精度を高める点でも効果がある。
【００８４】
本実施形態では、上記導電体３１や可動電極３３の形成と同時に、配線部領域２とトランスデューサ領域３との間に遮蔽壁３４が形成される。すなわち、層間絶縁膜２８および配線間絶縁膜３０に形成した溝を埋めるポリシリコンから遮蔽壁３４が形成される。本実施形態の遮蔽壁３４は、配線部領域２とトランスデューサ領域３とを分離するように、平面形状から見たときに閉環上に形成される。これにより、遮蔽壁３４は、トランスデューサ領域３の犠牲層エッチングを行う際にエッチャントが配線部領域２に流入することを防ぎ、配線部領域２内の層間絶縁膜２８および線間絶縁膜３０を保護する。言い換えると、遮蔽壁３４は、層間絶縁膜２８および線間絶縁膜３０の一部をエッチングすることよってトランスデューサ領域３に空隙を形成した後、層間絶縁膜２８および線間絶縁膜３０のうちでエッチングされなかった部分と、エッチングされた部分（空隙）との境界を規定する。この詳細は犠牲層エッチングの工程において再度説明する。
【００８５】
ここで、可動電極３３と固定電極２５、２６との間のギャップの距離精度に関して、デュアルダマシン工法を用いたことの効果を説明する。このギャップの距離はトランスデューサの特性に大きく影響し、製造上の精度管理が重要である。一方、一般にＣＭＰ処理は終点判定が難しく膜厚精度の管理に困難が伴う。
【００８６】
これに対し、本実施形態では、平滑面が必要だが絶対位置としての高さ精度は不要な固定電極２５、２６の上面と可動電極３３の上面３３ｂとをデュアルダマシン工法のＣＭＰ処理面に対応させ、ギャップの距離精度が特に必要な可動電極３３の下面をデュアルダマシン工法の非ＣＭＰ処理面に対応させている。すなわち、固定電極２５、２６の上面と可動電極３３の下面とのギャップの距離精度は層間絶縁膜２８およびストッパ２７の堆積膜厚のみにより精度良く管理でき、トランスデューサの特性ばらつきを小さく抑えてトランスデューサの総合特性を最大限に発揮させることができる。
【００８７】
以下、図２（ａ）および（ｂ）を参照しながら、製造工程の後半段階を説明する。
【００８８】
図２（ａ）は、導電性／絶縁性の２つの保護膜を形成した後における基板の拡大断面図である。導電保護膜３５は、導電性と、その後のエッチング工程に対する耐食性とを備えた膜であり、材料としては金または銀を含む金属膜が好ましい。ここでは導電保護膜３５は４Ｎ以上の純度の金（Ａｕ）膜としている。ポリシリコンの導電体３１との接着性を得るために、界面には薄いクロム（Ｃｒ）層を形成している。導電保護膜３５の厚さは２００〜５００ｎｍが好ましく、パターン形成はリフトオフ法による。フォトレジストのパターンは第３層の配線パターン形成時と同一とし、同じマスクを共用できるように設けて製造コストの低減を図っている。
【００８９】
導電保護膜３５は、以下に説明するように異なる４つの効果を奏する。
【００９０】
１）配線用の導電体３１上に形成された導電保護膜３５ａは配線抵抗の低減効果を持つ。ポリシリコンの導電体３１は深いドープを行ったものでも固有抵抗が３００μΩｃｍ以上と大きく、長距離の配線用途には不利であるが、固有抵抗が２．４μΩｃｍと小さい低抵抗の導電保護膜３５ａと一体化することで抵抗値を大幅に低減させることができ、配線性能を向上させることができる。
【００９１】
２）外部接続用の端子３２上に形成された導電保護膜はコンタクトパッド３５ｂとして、耐錆性、ボンディングワイヤとの接続信頼性を確保する効果を持つ。また、コンタクトパッド３５ｂは、絶縁保護膜３６の開口エッチングを行うときにはエッチングのストッパとして機能し、犠牲層エッチングを行うときにはこのエッチャントに対する保護膜として機能させることができる。
【００９２】
３）可動電極３３の上に形成された導電保護膜は、耐腐食性を備えた光反射膜３５ｃとして機能する。特にＡｕまたはＡｇ膜は広い波長域の可視光を高効率に反射し、ミラー効率を高める効果を持つ。
【００９３】
４）遮蔽壁３４上に形成された導電保護膜３５ｄは、犠牲層エッチングのエッチャントに対する耐性を持ち、遮蔽壁３４と協働して配線部領域２を保護する効果を持つ。
【００９４】
このように１つの導電保護膜３５に、場所毎に互いに異なる４つの効果を奏させることにより、性能および信頼性の向上と生産性の向上とを両立させることができる。
【００９５】
絶縁保護膜３６は、絶縁性と犠牲層エッチング工程に対する耐食性（耐エッチング性）とを備えた膜である。ここでは絶縁保護膜３６の材料は窒化シリコンとしている。
【００９６】
絶縁保護膜３６は、配線部領域２については、コンタクト窓３６ａを除く全面を覆っており、犠牲層エッチング時に配線部領域２が侵されないように保護している。またトランスデューサ領域３については基本的に全面を開口して犠牲層エッチングを可能としている。配線部領域２とトランスデューサ領域３との境界においては、遮蔽壁３４および導電保護膜３５ｄと隙間無く密着し、犠牲層エッチング時のエッチャントの完全な分離を行っている。
【００９７】
図２（ｂ）は、犠牲層エッチングの工程完了時におけるウェハの断面を示している。
【００９８】
犠牲層エッチングについては、層間絶縁層２８と線間絶縁層３０とを選択的に除去するエッチャントを用いて等方性エッチングを行う。本実施形態では層間絶縁膜２８と線間絶縁膜３０の材料は酸化シリコンなので、ドライエッチング時にはＣＦ4＋Ｈ2、ウェットエッチング時にはＨＦなどのエッチャントを使用する。
【００９９】
コンタクトパッド３５ｂ、絶縁保護膜３６、導電保護膜３５ｄ、遮蔽壁３４、ストッパ２７は、上記のエッチャントに対して連続的でシームレスな耐エッチング膜を形成するので、これらに保護されない部分がエッチング除去される。すなわち、遮蔽壁３４の働き（エッチャントに対するバリア効果）により、層間絶縁膜２８と線間絶縁膜３０のうち、トランスデューサ領域３の中にあるものだけが除去される。
【０１００】
エッチャントは図の上部から侵入し、最初に線間絶縁膜３０を除去する。すでに説明したようにストッパ２９には予め開口部２９ａを設けているため、エッチャントが層間絶縁膜２８にまで回り込むことが可能である。層間絶縁膜２８が全て除去されるとエッチングを完了する。
【０１０１】
犠牲層エッチングを完了した後、リンス、乾燥、検査の後、ダイシングされて、各チップが図示しないパッケージに接着される。その後、コンタクトパッド３５ｂとパッケージとを接続するためのワイヤボンディングが施され、透明蓋を取り付けられて封止され、完成する。
【０１０２】
このように、本実施形態では、層間絶縁膜２８と線間絶縁体３０のトランスデューサ側は、構造体の周囲に空隙を形成するための犠牲層として機能する。本実施形態では、配線部領域における層間絶縁膜とトランスデューサ領域における犠牲層を同一プロセスで形成しているため、製造工程を簡単にできる。
【０１０３】
なお、遮蔽壁３４の効果は、配線部領域およびトランスデューサ領域の構造体をアルミニウムなどの金属を用いて形成する場合にも得ることができる。この場合、アルミニウムなどの金属から遮蔽壁３４を形成することになるため、アルミニウムなどの金属をエッチングしないエッチャントを用いて犠牲層をエッチングし、トランスデューサ領域に空隙を形成することが好ましい。
【０１０４】
上記の実施形態では、「３ｒｄＷｉｒｅ」で示される導電体を形成する工程で遮蔽壁３４を形成しているが、これらの導電体のパターンとは別の工程で遮蔽壁３４を形成してもよい。
【０１０５】
図３（ａ）は、本実施形態における微小電気機械システムの拡大断面図であり、図３（ｂ）は、その上面図である。図において、微小電気機械システムは完成して動作している状態にある。
【０１０６】
外部からの入力信号は、ボンディングワイヤ３７を介して制御回路に与えられる。配線部領域２における基板１上に形成された制御回路は、演算処理を行い、各トランスデューサへの駆動信号を生成する。駆動すべきトランスデューサは順次走査され、切り替えられる。このとき、固定電極２６に対応するゲート電極３８は、ワード線、ソース側電極３９はビット線として働き、選択された固定電極２６には、所定の電荷が注入されて可動電極３３との間に静電力を発生し、可動電極３３を傾動させる。
【０１０７】
ストッパ２７は、可動電極３３と固定電極２６との間の短絡防止膜としての作用を果たす。すなわち、誤動作や外力により可動電極３３が大きく傾いた場合にも、ストッパ２７があるために可動電極３３は直接固定電極２６と触れることがなく、短絡による故障の発生を防止することができる。
【０１０８】
このように、ストッパ２７は、第３層目の導電体層形成工程においては、ビア形成時のストッパとして作用し、犠牲層エッチング工程においてはエッチャント隔離用の保護膜として作用し、完成状態においては可動電極３３と固定電極２６との短絡防止膜として作用している。１つのストッパ２７に、以上のように３つの互いに相異なる工程において異なる効果を発揮させているため、製造工程の簡略化と信頼性の向上とを同時に図ることができる。
【０１０９】
図４は、本実施形態における微小電気機械システムを示す平面図である。図４は、シリコンウェハから個々のチップに分離された状態を示しており、パッケージングはまだ行なわれていない。チップへの分離は、シリコンウェハをダイシングすることによって行なわれている。
【０１１０】
図４に示される基板１は５ｍｍ×５ｍｍの矩形形状を有しており、基板１の中央部には、約直径４．５ｍｍのトランスデューサ領域３が設けられている。このトランスデューサ領域３には、多数の可動電極３３が形成され、マイクロミラーアレイが構成されている。
【０１１１】
トランスデューサ領域３の外側には配線部領域２が設けられている。配線部領域２には、多数のコンタクトパッド３５ｂが形成されている。配線部領域２とトランスデューサ領域３との境界部には、閉環状の遮蔽壁３４がトランスデューサ領域３を取り囲むように設けられ、配線部領域２とトランスデューサ領域３とを分離している。
【０１１２】
本実施形態では、ウェハのダイシングを行なう前に犠牲層のエッチングを行うため、配線部領域２とトランスデューサ領域３との境界部にのみ遮蔽壁３４を設けている。しかし、同様の遮蔽壁３４を、チップの周辺部にも閉環状にもう１つ設けてもよい。そうすることにより、ダイシング後に犠牲層エッチングを行うことが可能になる。チップの周辺部にも閉環状の遮蔽壁を設けることにより、チップ周辺からエッチャントが侵入してくるのを効果的に防止できるからである。
【０１１３】
なお、遮蔽壁３４は、配線部領域２を取り囲むように形成されていてもよい。また、犠牲層エッチングが終了した後の工程においては、遮蔽壁３４の一部が除去されたり、切断されてもよい。
【０１１４】
以上説明したように、本実施形態によれば、銅、金、銀のいずれかを主成分とする導電体によって配線部を形成し、ポリシリコン、窒化シリコン、チタン酸ジルコン酸鉛、炭化シリコンのいずれかによってトランスデューサを形成しているため、配線部の破壊防止とトランスデューサの特性確保を両立する温度条件に解を与えることができるとともに、配線抵抗を低減することができる。
【０１１５】
さらに、本実施形態では以下のような効果を得ることができる。
【０１１６】
Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｓｉのいずれかの元素を０．１〜１．０ｗｔ％含んでいるために、導電体のグレイン成長を抑制しつつ、配線抵抗の上昇を抑えることができる。
【０１１７】
導電体の外周面を５０ｎｍ以上の膜厚を有するバリア層で覆っているため、厳しい製造管理を必要とせずに、高い耐熱信頼性を確保することができる。
【０１１８】
基板上における配線部領域とトランスデューサ領域との境界部に両者を分離する遮蔽壁を形成し、犠牲層などをエッチングしているため、複雑な形状のトランスデューサ構造体を形成できる。さらに、配線部領域の製造信頼性を高めることができる。
【０１１９】
遮蔽壁の少なくとも一部を、導電体や構造体と同時に形成したために、遮蔽壁の形成のために特別なマスクや製造工程を必要とすることなく、製造コストの増加を抑えることができる。
【０１２０】
ダマシン工法によって平滑化処理された構造体の表面を光学反射面として利用しているために、不要な導電体を除去してパターン形成を行う効果と、光学反射面の反射効率を向上させる効果を１回のダマシン工程で同時に奏することができる。
【０１２１】
ダマシン工法によって平滑化処理された固定電極の表面を、可動電極と対向させているために、不要な導電体を除去してパターン形成を行う効果と、対向する電極面の平滑化により電界集中を防止して放電破壊を抑制する効果とを１回の平滑化処理で同時に奏することができる。
【０１２２】
構造体がデュアルダマシン工法で形成され、電極と対向する構造体の面を非平滑化処理面としたために、電極と構造体とのギャップの距離精度を精度良く管理でき、トランスデューサの特性ばらつきを小さく抑えることができる。
【０１２３】
構造体や導電体と一体に導電保護膜を形成しているために、配線部の低抵抗化と保護とを同時に行うことができる。
【０１２４】
導電保護膜の材料として、金または銀を含む膜を形成したために、上記の低抵抗化と保護に加えて、さらにトランスデューサの光反射率の向上を図ることができる。
【０１２５】
間絶縁膜と線間絶縁膜とを少なくとも一部に開口部を設けたストッパを介してこの順に積層し、この開口部にトランスデューサの犠牲層用エッチャントの流入口を形成させているので、犠牲層用エッチャントの流入口を形成するために特別なマスクや製造工程を必要とすることなく、製造コストの増加を抑えることができる。
【０１２６】
なお、本実施形態の微小電気機械システムは、チルトミラーをトランスデューサとして備えているが、本発明はこれに限定されない。トランスデューサの構成は任意である。
【０１２７】
また、本実施形態では、トランスデューサの構造体をポリシリコンから形成しているが、６００〜８５０℃の範囲の処理を必要とする他の材料、例えば窒化シリコン、酸化シリコン、チタン酸ジルコン酸鉛、または炭化シリコンから形成しても良い。
【産業上の利用可能性】
【０１２８】
本発明の微小電気機械システムおよびその製造方法は、配線層とトランスデューサとを有するマイクロアクチュエータやマイクロセンサなどに好適に用いられる。特に、本発明は、配線層の形成後に６００℃以上の高温プロセスを必要とする微小電気機械システムに好適に応用される。
【図面の簡単な説明】
【０１２９】
【図１】（ａ）から（ｃ）は、本発明による微小電気機械システムの製造方法の実施形態を示す工程断面図である。
【図２】（ａ）および（ｂ）は、本発明による微小電気機械システムの製造方法の実施形態を示す工程断面図である。
【図３】（ａ）は本発明による微小電気機械システムの拡大断面図であり（ｂ）は、その上面図である。
【図４】本発明の実施形態における微小電気機械システムの平面図である。
【符号の説明】
【０１３０】
１                      基板
２                      配線部領域（制御回路部）
３                      トランスデューサ領域
１４、１６、２１、２３  バリア層
１５、２２、３１        導電体
１７、１９、２７、２９  ストッパ
１８、２８              層間絶縁膜
２０、３０              配線間絶縁物
２５、２６              固定電極
２９ａ                  開口部
３３                    可動電極
３４                    遮蔽壁
３５                    導電保護膜
【図１】
0004772302.tif 000002
【図２】
0004772302.tif 000003
【図３】
0004772302.tif 000004
【図４】
0004772302.tif 000005