(57)【特許請求の範囲】
【請求項１】
内部に中空構造のＭＥＭＳデバイスを含み、前記ＭＥＭＳデバイスと電気的に接続される第１パッドが前記ＭＥＭＳデバイスの上面に形成され、更に前記ＭＥＭＳデバイスの可動領域と、この可動領域上に、前記ＭＥＭＳデバイスを形成する際に用いられる開孔が設けられた保護膜とが形成された第１チップと、
内部に半導体デバイスを含み、前記半導体デバイスと電気的に接続される第２パッドが前記半導体デバイスの上面に形成された第２チップと、
前記第１チップの側面と前記第２チップの側面とを接着するエポキシ樹脂である接着部と、
前記第１および第２チップの上面ならびに前記接着部の上面を覆い、上面が実質的に平坦であってかつ前記第１および第２パッドに接続するコンタクト孔が開口され感光性有機樹脂である絶縁膜と、
前記絶縁膜上に形成され、前記第１および第２パッドに接続する配線と、
を備え、
前記絶縁膜は、前記保護膜上に形成され前記ＭＥＭＳデバイスを封止していることを特徴とする半導体装置。
【請求項２】
前記保護膜と前記絶縁膜との間には、前記開孔を覆う膜が形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記配線は、Ｔｉ、Ｎｉ、Ａｌ、Ｃｕ、Ａｕ、Ｐｂ、Ｓｎ、Ｐｄ、およびＷのうちの少なくとも１つの元素を含む金属、またはこれら合金であることを特徴とする請求項１または２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置は高集積化技術が進行して、その半導体装置を構成する素子の集積化技術も高密度化が求められている。特に、最近の半導体装置の高集積化技術には、高性能半導体デバイス（以下、半導体デバイスともいう）の集積化技術とともに、電気機械デバイス（以下、ＭＥＭＳ(Micro Electro Mechanical System)デバイスともいう）の集積化技術が必要になっている。
【０００３】
ＭＥＭＳとは、シリコンの微細加工プロセスを用いて製作されるミクロな構造体を総称するものである。このＭＥＭＳは、圧力センサ、加速度センサ、ＲＦフィルタなど幅広い電子部品分野で応用が期待されている。このようなＭＥＭＳ構造を有するＭＥＭＳデバイスと、半導体デバイスとを集積化する技術として、各々の半導体デバイスとＭＥＭＳデバイスを積層する高密度３次元実装技術がある。しかし、この実装技術は、半導体デバイスが形成されたチップとＭＥＭデバイスが形成されたチップに縦方向の貫通穴を形成する必要があることからプロセスコストが高い。このため、同一平面上に高集積化する技術が要求されていた。
【０００４】
同一平面上に高集積化する技術には、代表的には、ＳＯＣ(System on Chip)とＳＩＰ(System in Package)の２方式が知られている。ＳＯＣは、複数のデバイスを１チップ上に形成することにより集積する技術である。このＳＯＣはデバイス集積度を高くすることが可能であるが、集積できるデバイスに制限があるという課題があった。例えば、Ｓｉ基板上にＧａＡｓなどの別の結晶系からなるデバイスを形成することは、プロセスの違いなどから困難である。また、新規のデバイスを実現する場合の設計期間が長く、開発コストが高くなるという課題があった。
【０００５】
これに対して、ＳＩＰは、各々のＬＳＩチップを個別に形成した後、それぞれを個別に集積基板上に搭載する技術である。このＳＩＰは、各々のデバイスを個別に形成できるため、集積するデバイスに対する制限がない。さらに、新規システムを実現する場合にも、既存のチップの利用が可能であるため、設計期間を短縮でき、開発コストを安価にできる利点がある。しかしながら、素子集積密度は、各々のデバイスを搭載する集積基板に依存するため、集積基板における配線設計の限界から、デバイス配置の高密度化が困難である課題があった。
【０００６】
さらに、ＭＥＭＳデバイスを半導体装置として集積化する場合、ＭＥＭＳデバイスの特徴から、中空構造を封止する必要がある。一般的に、封止には、セラミックパッケージを用いた中空パッケージが多く用いられているが、シリコンウェハを封止材料とするウェハレベルパッケージの研究開発も行われている。しかしながら、これらの方法では、ＭＥＭＳデバイスの機械構造領域の封止厚みが厚くなって、ＭＥＭＳデバイスのパッケージ全体を薄型化できない課題があった。
【０００７】
このため、各々独自の製造技術で完成された半導体デバイスとＭＥＭＳデバイスとを検査選別してダイシングにより個別チップとした後、それらをチップレベルで隣接再配置してＭＥＭＳデバイスの集積ウェハとして再構築する技術（擬似ＳＯＣ技術）が提案されている（例えば、非特許文献１参照）。この擬似ＳＯＣ技術は、デバイス製造技術の異なる異種デバイスの集積を可能にすることと、検査選別された動作デバイスのみを大面積で再集積することで製造コストの低下を可能にしている。さらに、再構築ウェハ上に搭載された半導体デバイスとＭＥＭＳデバイスとは、微細配線層で電気的接続が行われる。この技術によれば、これまでのＳＩＰでは達成できない高集積化と、ＳＯＣでは達成できない複合化を短期間で実現可能にすることができる。
【非特許文献１】マイクロマシンセンターホームページ：高集積・複合ＭＥＭＳ製造技術開発事業（高集積ＭＥＭＳ擬似ＳＯＣ製造技術の研究開発）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
以上のように、半導体デバイスとＭＥＭＳデバイスとをチップレベルで再配置してＭＥＭＳデバイスの集積ウェハとして再構築する擬似ＳＯＣ技術は、これまでのＳＩＰでは達成できない高集積化と、ＳＯＣでは達成できない複合化を短期間で実現可能にしている。
【０００９】
しかしながら、この擬似ＳＯＣ技術は、半導体デバイスとＭＥＭＳデバイスとの異種デバイス間を接続する微細配線が有機樹脂との接触面で段差により断線が生じるという課題があった。これは、半導体デバイスとＭＥＭＳデバイスとを集積転写基板上に搭載する場合の搭載圧力差、半導体デバイスとＭＥＭＳデバイスとを裏面固定するエポキシ樹脂の硬化収縮に起因するものとされている。
【００１０】
さらに、このエポキシ樹脂の硬化収縮は、半導体デバイスとＭＥＭＳデバイスとをウェハレベルで再構築する場合の位置ずれの原因になっていた。具体的には、このエポキシ樹脂の硬化収縮に起因するウェハレベルでの位置ずれは、チップレベルでの製造では、重要な課題にはならない場合もあるが、ウェハレベルでの製造では集積転写基板との位置ずれにより、再構築ウェハを構成できない課題となっていた。
【００１１】
また、擬似ＳＯＣ技術では、ウェハレベルで製造した再構築ウェハ上にＭＥＭＳデバイスの可動領域を封止するＭＥＭＳデバイス用キャップを個別に配置する必要があるため、半導体デバイスとＭＥＭＳデバイスとが集積された半導体装置の薄型化を制限する要因となるとともに、個別キャップの配置によりプロセスコストが増加するという課題があった。
【００１２】
本発明は、上記事情を考慮してなされたものであって、ＭＥＭＳデバイスと半導体デバイスとを備えていても、ＭＥＭＳデバイスと半導体デバイスとを接続する配線に、段差による断線が生じるのを可及的に防止することができるとともに、製造コストの安い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の第１の態様による半導体装置は、内部に中空構造のＭＥＭＳデバイスを含み、前記ＭＥＭＳデバイスと電気的に接続される第１パッドが上面に形成された第１チップと、内部に半導体デバイスを含み、前記半導体デバイスと電気的に接続される第２パッドが上面に形成された第２チップと、前記第１チップの側面と前記第２チップの側面とを接着する接着部と、前記第１および第２チップの上面ならびに前記接着部の上面を覆い、上面が実質的に平坦であってかつ前記第１および第２パッドに接続するコンタクト孔が開口された絶縁膜と、前記絶縁膜上に形成され、前記第１および第２パッドに接続する配線と、を備え、前記絶縁膜は、前記ＭＥＭＳデバイスを封止していることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、半導体装置にＭＥＭＳデバイスと半導体デバイスとを備えていても、ＭＥＭＳデバイスと半導体デバイスとを接続する配線に、段差による断線が生じるのを可及的に防止することができるとともに、製造コストの安い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態について図面を参照して詳細に説明する。
【００１７】
本発明の一実施形態による半導体装置を図１に示す。図１は、本実施形態の半導体装置の断面図である。本実施形態の半導体装置は、中空構造を有するＭＥＭＳデバイス２が形成されたＭＥＭＳチップ１と、第１半導体デバイス（図示せず）が形成された第１半導体チップ１０Ａと、第２半導体デバイス（図示せず）が形成された第２半導体デバイス１０Ｂと、を備えている。ＭＥＭＳチップ１の側面と第１半導体チップ１０Ａの側面が、例えばエポキシ樹脂からなる接着部２５によって接着されるとともに、第１半導体チップ１０Ａが接着された側面と反対側のＭＥＭＳチップ１の側面に第２半導体チップの側面が接着部２５によって接着されている。なお、この接着部２５は、ＭＥＭＳチップ１の裏面、第１半導体チップ１０Ａの裏面、および第２半導体チップ１０Ｂの裏面にも形成されている。
【００１８】
ＭＥＭＳチップ１の主面には、中空構造のＭＥＭＳデバイス２を形成するための開孔３ａが設けられた保護膜３が形成されている。開孔３ａは、中空構造のＭＥＭＳデバイス２を形成する際に用いられかつＭＥＭＳデバイス２の可動領域４等に埋め込まれている犠牲層（図示せず）を除去するための孔である。また、この保護膜３上にＭＥＭＳデバイスと電気的に接続するための外部接続用端子（パッド）５と、可動領域４への侵入を防止するために開孔３ａを被覆する薄膜７とが形成されている。一方、第１半導体チップ１０Ａおよび第２半導体チップ１０Ｂのそれぞれの主面にはＭＥＭＳチップ１と電気的に接続するための外部接続用端子（パッド）１１および１２が設けられている。
【００１９】
本実施形態においては、ＭＥＭＳチップ１のパッド５、第１および第２半導体チップ１０Ａ、１０Ｂのパッド１１、１２の上面は実質的に同一平面上に位置している。そして、ＭＥＭＳチップ１、第１および第２半導体チップ１０Ａ、１０Ｂの主面を覆うように、感光性樹脂からなる絶縁膜２０が形成されている。したがって、ＭＥＭＳチップ１、第１および第２半導体チップ１０Ａ、１０Ｂのそれぞれの主面を覆っている絶縁膜２０の上面は実質的に同一平面上に位置し、実質的に平坦となっている。また、絶縁膜２０はＭＥＭＳデバイス２の可動領域４を封止した構造となっている。
【００２０】
この絶縁膜２０には、ＭＥＭＳチップ１のパッド５と、第１および第２半導体チップ１０Ａ、１０Ｂのパッド１１、１２とのコンタクトを取るためコンタクト孔が設けられ、これらのコンタクト孔のそれぞれには、底面および側面を覆う微細配線４０が形成されている。これらの微細配線４０は絶縁膜２０の上面にまで延在して、ＭＥＭＳチップ１と第１半導体チップ１０Ａとを電気的に接続するか、またはＭＥＭＳチップ１と第２半導体チップ１０Ｂとを電気的に接続するか、または第１および第２半導体チップ間を電気的に接続する。そして、ＭＥＭＳチップ１の側面と第１半導体チップ１０Ａの側面とを接着する絶縁膜２５およびＭＥＭＳチップ１の側面と第２半導体チップ１０Ｂの側面とを接着する絶縁膜２５の上にも上面が実質的に平坦な絶縁膜２０が形成されている。このため、これらの微細配線４０は、段差による断線を生じることがない。
【００２１】
また、これらの微細配線４０を覆うように層間絶縁膜４４が形成され、この層間絶縁膜４４には、微細配線４０とのコンタクトを取るためのコンタクト孔が設けられている。そして、これらのコンタクト孔のそれぞれには、底面および側面を覆いかつ層間絶縁膜４４の上面にまで延在しているＩ／Ｏ電極４６が形成されている。
【００２２】
次に、本実施形態の半導体装置の製造方法を図２乃至図１２を参照して説明する。  
まず、図２に示すように、ＭＥＭＳチップ１に、中空構造のＭＥＭＳデバイス２、開孔３ａが設けられた保護膜３、および保護膜３上に設けられＭＥＭＳデバイス２との電気的接続するためのパッド５を形成する。続いて、図３に示すように、ＭＥＭＳチップ１の保護膜３上に、開孔３ａを覆う薄膜７を形成する。
【００２３】
次に、図４に示すように、裏面に例えば金属からなるコンタクトホール用パターン５２が形成されたガラスからなる集積転写基板５０の表面に感光性樹脂からなる絶縁膜２０を形成し、その後、この絶縁膜２０上に、ＭＥＭＳチップ１、第１半導体チップ１０Ａ、および第２半導体チップ１０Ｂをそれぞれ貼り付けて搭載する（図５参照）。このとき、ＭＥＭＳチップ１、第１および第２半導体チップ１０Ａ、１０Ｂのそれぞれの主面は絶縁膜２０に面している。また、コンタクトホール用パターン５２は、ＭＥＭＳチップ１、第１および第２半導体チップ１０Ａ、１０Ｂのパッド５、１１、１２に対応する位置に形成されている。
【００２４】
次に、図６に示すように、ＭＥＭＳチップ１、第１および第２半導体チップ１０Ａ、１０Ｂのそれぞれの裏面および側面を、例えばエポキシ樹脂２５で封止する。このエポキシ樹脂２５の封止には，真空雰囲気中で印刷する真空印刷技術を用いることが好ましい。その後、エポキシ樹脂２５を硬化させ、ＭＥＭＳチップ１の側面と第１半導体チップ１０Ａの側面とを接着するとともに、ＭＥＭＳチップ１の側面と第２半導体チップ１０Ｂの側面とを接着する。続いて、図７に示すように、集積転写基板５０のコンタクトホール用パターン５２が形成された面側から光３０を照射し、感光性樹脂からなる絶縁膜２０を露光する。露光は、絶縁膜２０となる感光性樹脂の感度に応じて実施する。具体的には、感光性樹脂としてポリイミド（東レ：ＵＲ３１４０）を使用した場合は露光は、１００ｍＪ／ｃｍ２程度が好ましい。
【００２５】
次に、図８に示すように、集積転写基板５０を剥離した後、現像液（例えば、東レ：ＤＶ−５０５）を用いて絶縁膜２０を現像する。したがって、エポキシ樹脂からなる硬化した接着層２５がＭＥＭＳチップ１、第１および第２半導体チップ１０Ａ、１０Ｂの支持基板となる。すると、絶縁膜２０の外部接続用端子パターン５２に対応する位置に開口２１が選択的に形成される。そして、これらの開口２１の底部にはＭＥＭＳチップ１、第１および第２半導体チップ１０Ａ、１０Ｂのパッド５、１１、１２の表面が露出している。
【００２６】
次に、図９に示すように、上述のようにして接着されたＭＥＭＳチップ１、第１および第２半導体チップ１０Ａ、１０Ｂの上下を反転して、図１０に示すように、ＭＥＭＳチップ１、第１および第２半導体チップ１０Ａ、１０Ｂの絶縁膜２０上に、金属からなる微細配線４０を形成する。このとき、微細配線４０は、一部が絶縁膜２０に設けられた開口２１の底面および側面を覆うように形成され、他はＭＥＭＳチップ１に形成されたＭＥＭＳデバイス２と第１半導体チップ１０Ａに形成された半導体デバイスとを電気的に接続するか、またはＭＥＭＳデバイスと第２半導体チップ１０Ｂに形成された半導体デバイスとを電気的に接続する。
【００２７】
次に、図１１に示すように、微細配線４０を覆うように層間絶縁膜４４を形成し、その後、この層間絶縁膜４４に、微細配線４０とコンタクトをとるためのコンタクト孔４４ａを開口する。続いて、図１２に示すように、上記開口４４ａを埋め込むように、Ｉ／Ｏ電極４６を形成して半導体装置を完成する。
【００２８】
このようにして形成された本実施形態の半導体装置においては、ＭＥＭＳチップ１、第１および第２半導体チップ１０Ａ、１０Ｂの外部接続用端子（パッド）５、１１、１２に対応する開口２１が、集積基板上に形成された位置合わせ用パターンを併用して絶縁膜２０に形成されるため、ＭＥＭＳチップ１、第１および第２半導体チップ１０Ａ、１０Ｂの外部接続用端子（パッド）５、１１、１２に対して再度の位置合わせを実施する必要がなくなり、エポキシ樹脂の硬化収縮に伴う、ＭＥＭＳチップ１、第１および第２半導体チップ１０Ａ、１０Ｂの設計値に対する位置ずれを可及的に無くすることができる
なお、薄膜７としては、Ｗ、Ｔｉ、Ｃｕ、Ｃｒ、およびＮｉのうちの少なくとも１つの元素を含む金属、またはポリシリコンが用いられる。
【００２９】
また、微細配線４０としては、Ｔｉ、Ｎｉ、Ａｌ、Ｃｕ、Ａｕ、Ｐｂ、Ｓｎ、Ｐｄ、およびＷのうちの少なくとも１つの元素を含む金属、またはこれらの合金が用いられる。
【００３０】
また、本実施形態においては、絶縁膜２０としてポリイミドを使用したが、感光性ＢＣＢを使用することも可能であり、感光性エポキシ樹脂、感光性ノボラック樹脂を使用することも可能である。更に、第１および第２半導体デバイス１０Ａ、１０ＢとＭＥＭＳチップ１と接着する樹脂はエポキシ樹脂に限定されるものではない。
【００３１】
以上説明したように、本実施形態によれば、半導体デバイスとＭＥＭＳデバイスとの異種デバイス間が絶縁膜で一括して平坦化されているため、微細配線４０が接着部、または半導体チップ、ＭＥＭＳチップと接触することがなくなり、段差による断線を防止することができる。
【００３２】
また、半導体チップとＭＥＭＳチップとが、エポキシ樹脂２５を支持基板としており、かつエポキシ樹脂２５の硬化工程前に半導体チップとＭＥＭＳチップ上の外部接続端子に対応する部分の絶縁膜２０が露光、開口されるため、エポキシ樹脂２５の硬化収縮に伴う、ウェハレベルでの位置ずれを容易に無くすることができる。
【００３３】
また、感光性有機樹脂２０によりＭＥＭＳデバイス２の可動領域４が一括封止されているため、従来の場合のようにＭＥＭＳデバイスの可動領域を個別に封止する必要がなく、低い製造コストで、ＭＥＭＳデバイスと半導体デバイスとを備えた半導体装置を製造することができる。
【００３４】
なお、本実施形態の半導体装置においては、ＭＥＭＳチップ１の開孔３ａは薄膜７で覆われていた。しかし、本実施形態の変形例として、図１３に示すように、開孔３ａが薄膜で覆われていないＭＥＭＳチップ１Ａを用いてもよい。この変形例の半導体装置の断面を図１４に示す。この変形例においては、ＭＥＭＳチップ１Ａ上の絶縁膜２０の下面と、第１および第２半導体チップ１０Ａ、１０Ｂ上の絶縁膜２０の下面は、同一平面に位置していないことになる。なお、上記実施形態においては、ＭＥＭＳチップ１Ａ上の絶縁膜２０の下面と、第１および第２半導体チップ１０Ａ、１０Ｂ上の絶縁膜２０の下面は、同一平面に位置している。本変形例としては，高真空雰囲気を必要としないジャイロセンサーなどを搭載しない場合には，プロセスの低コスト化が可能になるため，特に有効なものである。
【図面の簡単な説明】
【００３５】
【図１】本発明に一実施形態の半導体装置を示す断面図。
【図２】一実施形態の半導体装置の製造工程を示す断面図。
【図３】一実施形態の半導体装置の製造工程を示す断面図。
【図４】一実施形態の半導体装置の製造工程を示す断面図。
【図５】一実施形態の半導体装置の製造工程を示す断面図。
【図６】一実施形態の半導体装置の製造工程を示す断面図。
【図７】一実施形態の半導体装置の製造工程を示す断面図。
【図８】一実施形態の半導体装置の製造工程を示す断面図。
【図９】一実施形態の半導体装置の製造工程を示す断面図。
【図１０】一実施形態の半導体装置の製造工程を示す断面図。
【図１１】一実施形態の半導体装置の製造工程を示す断面図。
【図１２】一実施形態の半導体装置の製造工程を示す断面図。
【図１３】一実施形態の変形例による半導体装置に用いられるＭＥＭＳデバイスの断面図。
【図１４】一実施形態の変形例による半導体装置の断面図。
【符号の説明】
【００３６】
１  ＭＥＭＳチップ
２  ＭＥＭＳデバイス
３  保護膜
３ａ  開孔
４  可動領域
５  外部接続用端子（パッド）
７  薄膜
１０Ａ  第１半導体チップ
１０Ｂ  第２半導体チップ
１１  第１半導体チップの外部接続用端子（パッド）
１２  第２半導体チップの外部接続用端子（パッド）  
２０  感光性絶縁膜
３０  光
４０  微細配線
４４  層間絶縁膜
４６  Ｉ／Ｏ電極
５０  集積転写基板
５２  外部接続用端子パターン
【図１】
0004675945.tif 000002
【図２】
0004675945.tif 000003
【図３】
0004675945.tif 000004
【図４】
0004675945.tif 000005
【図５】
0004675945.tif 000006
【図６】
0004675945.tif 000007
【図７】
0004675945.tif 000008
【図８】
0004675945.tif 000009
【図９】
0004675945.tif 000010
【図１０】
0004675945.tif 000011
【図１１】
0004675945.tif 000012
【図１２】
0004675945.tif 000013
【図１３】
0004675945.tif 000014
【図１４】
0004675945.tif 000015