(57)【特許請求の範囲】
【請求項１】
各半導体層を製造するための、
基板表面に絶縁部用トレンチを形成した後に、その内部に絶縁物を埋め込んで囲み絶縁部を形成する第１工程と、
前記基板上に半導体集積回路部を形成する第２工程と、
前記基板表面から前記囲み絶縁部の内側にトレンチを形成し、前記トレンチ内に金属導体を充填することによって、他層の半導体集積回路と電気的接続を行う貫通配線を前記囲み絶縁部の内側に形成する第３工程と、
前記半導体層の製造で、前記囲み絶縁部と前記半導体集積回路部と前記貫通配線を形成した後に、さらに、前記基板を薄膜化して前記貫通基板を前記基板裏面から露出させる第４工程と、を有し、
前記貫通配線を形成する前記第３工程は、前記囲み絶縁部を形成する前記第１工程と前記半導体集積回路部を形成する前記第２工程の後に行われる、
ことを特徴とする半導体集積回路装置の製造方法。
【請求項２】
前記絶縁体を前記絶縁部用トレンチ内に埋め込む前記第１工程では、前記絶縁体として二酸化ケイ素、窒化ケイ素、および多結晶ケイ素のいずれかを用いることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
【請求項３】
前記金属導体は、タングステン、銅、およびアルミニウムのいずれかであることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
【請求項４】
前記薄膜化の第４工程によって露出した前記囲み絶縁部の下端周辺に所定の合わせ余裕幅を持った絶縁膜を形成する第５工程とを有することを特徴とする請求項１記載の半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路装置およびその製造方法に関し、より詳細には、半導体集積回路装置を複数層重ね合わせて形成されて３次元的構造を有する半導体集積回路装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、２枚以上のウェハを上下に積層し、上下のウェハ間を貫通配線で電気的に接続した構成の３次元半導体集積回路装置が知られている（例えば特許文献１）。この特許文献１では、上層のＬＳＩウェハと下層のＬＳＩウェハを用意し、先ず上層のＬＳＩウェハにトレンチ（深溝）を形成し、次にこのトレンチの内部に配線用の垂直相互接続体（貫通配線）を埋め込み、その後に当該垂直相互接続体の端部にバンプを形成し、当該バンプを介して上層のＬＳＩウェハを下層のＬＳＩウェハに貼り合わせ、最後にバンプのみで貼り合せた上下のＬＳＩウェハの間に絶縁性接着剤を注入するという３次元半導体集積回路装置の製造方法が開示されている。
【特許文献１】特開平１１−２６１０００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
まず、「工程順序」に関する従来技術の問題点について述べる。上記特許文献１に開示される３次元半導体集積回路装置の製造方法の場合には、先ず各トレンチの側壁を酸化して絶縁膜を設けておき、その後でその内部に金属を堆積させて貫通配線を完成させ、さらにその後にトランジスタ等の電子素子を含む半導体集積回路を形成している。
【０００４】
しかし、上記のような工程順序で貫通配線と半導体集積回路を形成すると、トランジスタ等の電子素子の製造工程では８００〜１０００℃程度の高温状態が生じるので、この高温工程によって、その前の段階で形成された貫通配線を構成する金属がトランジスタ領域に拡散し、その結果、トランジスタ領域で金属汚染が生じるおそれがある。かかる金属汚染は貫通配線部以外の領域における電子素子の電気的特性を変動させてしまう。
【０００５】
また、トランジスタを形成する前または途中に、金属による貫通配線を完成させる場合、トランジスタ特性に悪影響を与えないようにするには、貫通配線用の金属として使用できる材料がチタニウム、ニッケル、コバルト、タングステン等、その種類が非常に限られてしまうという問題もある。この金属汚染の問題を回避するため、金属ではなく、ポリシリコン等の非金属の導電性物質をトレンチ内に埋め込んで貫通配線を形成することもできる。しかし、金属よりも高抵抗の物質で貫通配線を構成することは、半導体集積回路のデバイス動作速度の低下や消費電力の増大を招く。
【０００６】
上記の問題を回避するために、工程順序を基本的に変更して、例えば、半導体集積回路の形成後にトレンチの側壁を高温酸化することで絶縁膜を形成し、トレンチの内部に金属を埋め込むことによって貫通配線を完成させる方法も考えられる。
【０００７】
しかしながら、このような方法では、トレンチ側壁に対する絶縁膜形成工程が約８００℃以上の高温処理を伴うため、イオン注入等によって半導体集積回路のトランジスタ領域に形成した不純物（ドーパント）領域の再拡散を生じさせてしまう。このこともトランジスタ特性の変動の原因となる。
【０００８】
低アスペクト比のトレンチに対しては、高温酸化処理を施すことなく側壁に絶縁膜を形成することは可能である。しかし、低アスペクト比のトレンチを利用した貫通配線の形成は、半導体集積回路装置の集積度を著しく低下させるという、他の観点での問題を提起する。
【０００９】
上記の一連の複数の問題を一括して解決するために、「トレンチ形成」→「側壁酸化」→「トランジスタ形成」→「メタル充填による貫通配線形成」の順序で工程を組むことも考えられる。しかし、この場合には、トレンチが開口したままの状態でリソグラフィー処理やレジスト除去に伴う洗浄処理等が行われることとなるので、これらに使用するフォトレジストや現像液等がトレンチ内に残留してしまう。仮にトレンチ内におけるフォトレジスト等の残留を防止するために、各トレンチの開口部上にＳｉＯ２のような酸化膜のキャップを設ける工程およびその後に当該キャップを除去する工程を設けることも考えられる。しかしながら、これらの工程を設けることは、技術的に非常に困難であり、さらに半導体基板上の平坦化条件を大きく変えてしまうという問題を新たに提起する。
【００１０】
次に、「合わせ余裕」に関する従来技術の問題点について述べる。半導体集積回路の製造においては、露光処理によって配線のパターニングが行われる。パターニングではズレが生じるので、配線接続部において「合わせ余裕（＝マージン）」を確保して設計するのが一般的である。
【００１１】
上記特許文献１では、合わせ余裕を確保しつつ高密度に配置された貫通配線それぞれの端部周辺にＳｉＯ２等で絶縁層を形成する必要があり、合わせ余裕を確保するための高精度の位置合わせ技術が要求される。また、貫通配線の端部周辺に合わせ余裕を確保することで、貫通配線の開口部の実質的な面積が狭くなってしまい、これは貫通配線部の抵抗の増大につながる。
【００１２】
本発明の目的は、上記の問題点に鑑みてなされたものであり、製造工程においてトランジスタ特性の変動を招くことなく、貫通配線部の低抵抗化および高集積化が可能な半導体集積回路装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明に係る半導体集積回路装置とその製造方法は、上記の目的を達成するために、次のように構成される。
【００２４】
本発明の半導体集積回路装置の製造方法（請求項１に対応）は、各半導体層を製造するための、基板表面に絶縁部用トレンチを形成した後に、その内部に絶縁物を埋め込んで囲み絶縁部を形成する第１工程と、基板上に半導体集積回路部を形成する第２工程と、基板表面から囲み絶縁部の内側にトレンチを形成し、トレンチ内に金属導体を充填することによって、他層の半導体集積回路と電気的接続を行う貫通配線を囲み絶縁部の内側に形成する第３工程と、半導体層の製造で、囲み絶縁部と半導体集積回路部と貫通配線を形成した後に、さらに、基板を薄膜化して貫通基板を前記基板裏面から露出させる第４工程と、を有し、貫通配線を形成する第３工程は、囲み絶縁部を形成する第１工程と半導体集積回路部を形成する第２工程の後に行われる、ようにした方法である。
【００２５】
上記の製造方法は、複数の半導体層で構成される積層型の半導体集積回路装置の製造方法である。各層の半導体層の製造プロセスにおいて、他層の半導体集積回路部と電気的接続を行う貫通配線を囲み絶縁部の内側に形成する第３工程を実行する前の段階で、高温処理（１０００℃程度）を含む囲み絶縁部を形成する第１工程および半導体集積回路部を形成する第２工程が終了しているので、貫通配線の金属がトランジスタ領域に拡散することに起因する金属汚染をなくすことが可能となる。
【００２６】
上記の半導体集積回路装置の各製造方法において、絶縁体としては二酸化ケイ素、窒化ケイ素、および多結晶ケイ素のいずれかが用いられ（請求項２に対応）、またこの金属は、タングステン、銅、およびアルミニウムのいずれかである（請求項３に対応）。
【００２７】
上記の半導体集積回路装置の製造方法において、さらに、薄膜化の第４工程によって露出した囲み絶縁部の下端周辺に所定の合わせ余裕幅を持った絶縁膜を形成する第５工程とを有するようにすることもできる（請求項４に対応）。
【発明の効果】
【００２８】
本発明によれば、次の効果を奏する。
【００２９】
本発明によれば、一層または複数層の半導体層で形成され、例えば積層型３次元構造等を有する半導体集積回路装置において、半導体層の基板で、半導体集積回路部と貫通配線との間には囲み絶縁部を設けて両者を厳密に分離でき、かつその製造工程において貫通配線形成工程を囲み絶縁部形成工程および半導体集積回路部形成工程の後で行うようにしたため、当該製造工程で半導体層における半導体集積回路部のトランジスタ領域が貫通配線部の金属で汚染されるのを確実に防止することができ、さらに、これにより良好なトランジスタ特性を有する半導体集積回路装置を製造することができる。
【００３０】
また本発明によれば、囲み絶縁部により半導体集積回路部と貫通配線との間の絶縁がなされているため、囲み絶縁部の内縁のみにわずかな「合わせ余裕」を確保すれば良く、全ての貫通配線の端部周辺に「合わせ余裕」を確保する必要がない。
【００３１】
また本発明によれば、貫通配線用トレンチには、その内部全体に亘って金属導体が埋め込まれることにより貫通配線ができ、側壁に絶縁膜を設ける必要がない。このため、複数の貫通配線の各々の間の間隔を狭くすることで集積度をさらに向上させることができ、「合わせ余裕」の部分を製造する工程が容易になる。さらに貫通配線の開口部の面積を広くすることができ、当該開口部の面積が狭くなってしまうことに起因する貫通配線の抵抗増大も防止することができる。
【００３２】
また本発明に係る半導体集積回路装置によれば、上記のように貫通配線に金属導体を利用する結果、ポリシリコン等の非金属導電物質をトレンチ内に埋め込んで貫通配線を形成する従来技術に比して、貫通配線が低抵抗となり、各デバイスの動作速度を向上することができ、低消費電力化等を行うことができる。
【００３３】
また本発明に係る半導体集積回路装置によれば、貫通配線用トレンチの側壁には絶縁膜が存在しないため、貫通配線用金属でトレンチ容積を高効率に利用できる。
【００３４】
本発明に係る製造方法によれば、貫通配線の形成処理する工程の前の段階で、高温処理のステップが終了するため、貫通配線内の金属がトランジスタ領域に拡散することに起因する金属汚染の心配がなく、この結果、金属汚染に起因したトランジスタ特性の変動などの不具合を防止することができる。
【発明を実施するための最良の形態】
【００３５】
以下に、本発明の好適な実施形態（実施例）を添付図面に基づいて説明する。
【００３６】
図１は、本発明の実施形態に係る半導体集積回路装置の要部の縦断面図である。図１に示した３次元の半導体集積回路装置では、実質的に同一の回路構造を有する半導体集積回路が形成された半導体層が三層分積層された段階の構造を有している。
【００３７】
半導体集積回路装置１０は、一例として、三層分の積層段階の構造に基づく３次元構造を有している。この半導体集積回路装置１０を形成する３つの半導体層Ｌ１，Ｌ２，Ｌ３の各々は、その構成要素を大きく分けると、半導体集積回路部１６の領域部分と貫通配線部１７の領域部分とから成る。
【００３８】
上記の半導体集積回路装置１０は積層型の構造を有する半導体集積回路装置として示されているが、半導体集積回路装置１０の概念は積層型に限定されない。一層の半導体層で形成されている場合であっても半導体集積回路装置１０の概念に含まれる。
【００３９】
各半導体層Ｌ１〜Ｌ３において、半導体集積回路部１６は、シリコン基板である半導体基板１１上に形成された素子分離部１２とトランジスタ等の複数の素子１３等から構成される。半導体基板１１上において、複数の素子１３における隣り合う素子同士は、素子分離部１２によって電気的に分離されている。また貫通配線部１７は、複数の貫通配線１７ａと、貫通配線１７ａが形成されている領域の周囲に設けられた囲み絶縁部１８等から構成される。
【００４０】
また囲み絶縁部１８は、半導体基板１１に形成された高アスペクト比（例えば、アスペクト比２５程度、深さ４０μｍ程度）のトレンチ（絶縁部用トレンチ）の内部に埋め込まれた絶縁体１９を有する。囲み絶縁部１８は、半導体集積回路部１６と貫通配線部１７とを電気的に絶縁するために設けられている。囲み絶縁部１８の絶縁体１９は、例えば二酸化ケイ素（ＳｉＯ２）で形成される。ただし、絶縁体１９の材料は二酸化ケイ素に限らず、十分な絶縁機能が満たされれば、窒化ケイ素または多結晶ケイ素などの他の材料を使用しても良い。
【００４１】
複数の貫通配線１７ａは、囲み絶縁部１８の内側に設けられており、異なる半導体層に形成された半導体集積回路の間を電気的に接続している。同一の囲み絶縁部１８に囲まれた複数の貫通配線１７ａは、同一の回路部（または素子）に接続されている。複数の貫通配線１７ａに用いられる貫通配線用トレンチの各々は、囲み絶縁部１８に用いられる絶縁部用トレンチとは異なる。貫通配線１７ａ用のトレンチも高アスペクト比であり、例えば、アスペクト比２５程度、深さ４０μｍ程度である。貫通配線１７ａ用のトレンチの内部に金属が埋め込まれることで、貫通配線１７ａが実現される。
【００４２】
本実施形態に係る半導体集積回路装置１０によれば、上記のように貫通配線１７ａに金属を利用する結果、ポリシリコン等の非金属導電物質をトレンチ内に埋め込んで貫通配線を形成する従来技術に比して、貫通配線部１７が低抵抗となり、各デバイスの動作速度の向上、低消費電力化等が可能となった。
【００４３】
さらに本実施形態に係る半導体集積回路装置１０によれば、貫通配線１７ａ用トレンチの側壁にはＳｉＯ２等の絶縁膜が存在しないので、貫通配線用金属でトレンチ容積を高効率に利用することができる。貫通配線１７ａは、例えばタングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）等で構成することができる。
【００４４】
半導体層Ｌ１〜Ｌ３の各々は、さらに、半導体基板１１の表面上に、積層構造を有した配線１４や絶縁層１５が設けられている。配線１４は異なる素子１３間や貫通配線１７ａを接続するために設けられる。絶縁層１５は主に配線１４間の絶縁をするために設けられている。配線１４は、例えばタングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）等で構成される。配線１４は、貫通配線１７ａの構成材料と同一の材料で実現しても良いし、異なる材料でも良い。貫通配線１７ａや配線１４の材料は、半導体集積回路装置１０のコストや製造プロセス等に応じて適宜選択される。なお図１において配線１４については、積層された絶縁層１５に応じて、下側から第１の層の配線１４ａ、第２の層の配線１４ｂ、第３の層の配線１４ｃとして番号が付加されている。
【００４５】
半導体層Ｌ１〜Ｌ３は、それらの境界部を形成する部分にバンプ２２を有している。上側の半導体層における半導体基板１１の下面（または裏面）に設けられたバンプ２２ａは貫通配線部１７の各貫通配線１７ａに電気的に接続されている。下側の半導体層の絶縁層１５の上面に設けられたバンプ２２ｂは当該絶縁層１５内の配線１４に接続されている。２層の半導体層を上下に積層する場合、上側半導体層のバンプ２２ａと下側半導体層のバンプ２２ｂとが電気的に接続されることにより、各半導体層の半導体集積回路部１６が電気的に接続される。バンプ２２ａ，２２ｂは、フォトリソグラフィーや金属蒸着処理によって、例えば金−インジウム合金等で形成される。
【００４６】
バンプ２２ａ，２２ｂによって接合した三層の半導体層（Ｌ１，Ｌ２，Ｌ３）の間に形成されるスペースに絶縁性の接着剤２１が注入されることで、半導体集積回路装置１０が完成する。
【００４７】
なお、図１では半導体層Ｌ１〜Ｌ３を３層とし、各半導体層には１つの貫通配線部１７および１つの囲み絶縁部１８が設けられた例を示したが、他の数の半導体層や貫通配線部１７等を有する半導体集積回路装置１０を製造しても良い。また、貫通配線部１７を構成する貫通配線１７ａの数や配線１４の層数も図１のものに限らない。これらは、半導体集積回路装置１０の素子数やサイズ、集積度、動作特性などに応じて適宜に決められる。
【００４８】
図２は、図１における貫通配線部１７付近の部分拡大図であり、例えば最上層の半導体層Ｌ１の半導体基板１１の下面部分（裏面部分）の構造を示している。図２によって半導体集積回路装置１０における「合わせ余裕」を説明する。図２において、半導体基板１１の下面（裏面）には絶縁膜１５ａが形成されている。図２に示すように、パターニングにおけるズレを想定して、絶縁膜１５ａは所定の合わせ余裕１５ａ−１の分だけ貫通電極部１７側に延長して設けられている。合わせ余裕１５ａ−１の大きさは、露光装置の処理精度や半導体集積回路装置１０の集積度などに応じて適宜決められる。なお図２において、１１は半導体基板、１７ａは貫通配線、１８は囲み絶縁部、２２ａはバンプであり、その他の部分の図示は省略している。以上の構造は、半導体層Ｌ２の下面でも同じである。
【００４９】
図２に示すごとく、本実施形態の構造では、囲み絶縁部１８により半導体集積回路部１６と貫通配線部１７間の絶縁がなされているので、囲み絶縁部１８の内縁のみにわずかな「合わせ余裕」を確保すれば良く、全ての貫通配線１７ａの端部周辺に「合わせ余裕」を確保する必要がない。また、貫通配線１７ａ用のトレンチには、その内部全体に亘って金属が埋め込まれることで貫通配線１７ａができており、側壁にＳｉＯ２等の絶縁膜を設ける必要がない。このため、本実施形態によれば、複数の貫通配線１７ａの各々の間の間隔を狭くすることで集積度をさらに向上させることができ、「合わせ余裕」の部分を製造する工程が容易になる。また、貫通配線１７ａの開口部の面積を広くすることができるので、当該開口部の面積が狭くなってしまうことに起因する貫通配線部１７の抵抗増大も防止することができる。
【００５０】
図３は、図１に示した半導体集積回路装置１０の一層分の半導体層Ｌ１，Ｌ２，Ｌ３を取り出して示している。ただし図３に示した半導体層は、半導体基板１１の下面部除去の薄膜化処理が途中の状態にある。従って図３では、未だ貫通配線１７ａが半導体基板１１の下面に露出していない状態を示している。図３において、図１で説明した要素と実質的に同一の要素には同一の符号を付与している。
【００５１】
なお図１および図３では簡略化して図示したが、実際の半導体集積回路装置１０の製造工程の途中においては、半導体集積回路部１６と貫通配線部１７が様々な数および配置でシリコンウェハ上に存在することとなる。
【００５２】
図４は、図３で示した半導体層における貫通配線部１７および囲み配線部１８の基板領域の平面図であり、図５は図４におけるＡ−Ａ線断面図である。複数の貫通配線１７ａの平面形状はそれぞれ矩形形状を有し、その寸法は例えば１．５μｍ×５．６μｍである。
【００５３】
図４に示すごとく、囲み絶縁部１８は貫通配線部１７を矩形状に囲んでいる。貫通配線１７ａ間の距離や貫通配線１７ａの形状および大きさは、半導体集積回路装置１０の素子数、トレンチ形成技術や露光技術、要求される製造コストおよび製造時間などに応じて、これらのプロセスが十分に可能であり、かつ高集積化が図られるような値に設定される。また、囲み絶縁部１８の形状や大きさ、近接する貫通配線１７ａとの距離等は、トレンチ形成等の加工が可能であり、半導体集積回路部１６と貫通配線部１７の絶縁が確実にされ、かつ高集積化が実現できるように設定されれば良く、例えば丸い平面形状の囲み絶縁部１８としても良い。
【００５４】
さらに貫通配線１７ａの上部（図３に示す基板１１の上面側）は、必ずしも囲み絶縁部１８と同一の高さである必要がなく、例えば半導体基板１１よりも上側にある層間絶縁膜１５と同等の高さまで延長されていても良い。また、貫通配線１７ａ用のトレンチ内に埋め込まれる金属材料は、シリコン基板１１との密着性が高く、かつ半導体集積回路装置１０の製造プロセスに適した低抵抗のものを選択すれば良い。
【００５５】
次に、図６〜図９を参照して上記の半導体集積回路装置１０の製造方法について説明する。
【００５６】
図６は、半導体集積回路装置１０の製造方法のフローチャートを示す。図６に示すごとく、この製造方法は、工程全体を大きく分けると、囲み絶縁部１８を形成する工程Ｓ１０と、半導体集積回路部１６および貫通配線１７ａを形成する工程Ｓ２０と、複数の半導体層Ｌ１，Ｌ２，Ｌ３を上下に積層する工程Ｓ３０とを備える。この製造方法では、工程Ｓ１０、工程Ｓ２０、工程Ｓ３０の順序で各工程が実行される。
【００５７】
また図７は囲み絶縁部１８を形成する工程Ｓ１０における半導体基板１１の状態推移図を示し、図８は半導体集積回路部１６および貫通配線１７ａを形成する工程Ｓ２０における半導体基板１１の状態推移図を示し、図９は複数の半導体層Ｌ１，Ｌ２，Ｌ３を上下に積層する工程Ｓ３０における半導体基板１１の状態推移図を示す。
【００５８】
以下では、図６に示したフローチャートに従い、かつ図７〜図９の基板の加工状態を参照しつつ製造方法を説明する。
【００５９】
最初に囲み絶縁部１８を形成する工程Ｓ１０が実行される。この工程Ｓ１０では、先ずステップＳ１１において複数枚のシリコン製の半導体基板１１が準備され（図７（ａ））、絶縁部用のトレンチ（深溝）を形成する位置に開口部を有するマスクを用いたプラズマエッチングによって、絶縁部用トレンチ３０が形成される（図７（ｂ））。
【００６０】
続くステップＳ１２では、半導体基板１１を１０００℃程度の高温によって熱酸化し、ＣＶＤ等の処理を行って、トレンチ３０内に絶縁体１９を充填させる（図７（ｃ））。これによって囲み絶縁部１８が完成する（図７（ｄ））。
【００６１】
その後に半導体集積回路部１６および貫通配線１７ａを形成する工程Ｓ２０が実行される。この工程Ｓ２０では、先ずステップＳ２１において周知のエッチング処理によって所定位置に溝が形成された後に、ＳｉＯ２等の絶縁物がＣＶＤによって堆積されることで素子分離部１２が形成される（図８（ａ））。
【００６２】
続くステップＳ２２では、所定の素子形成領域にボロンイオンやヒ素イオンを不純物とするイオン注入ドーピングを行って、拡散層３１を形成する（図８（ｂ））。
【００６３】
さらにステップＳ２３において、ＣＶＤやスパッタリング等が行われてゲート電極、ソース電極、ドレイン電極を含む複数の電極３２が半導体基板１１上に形成される（図８（ｃ））。これにより、図１に示す複数の素子１３が完成する。
【００６４】
次に、ステップＳ２４−１の多層配線作製工程においては、周知の配線作製方法が用いられて半導体集積回路１６に第１の層の配線１４ａが形成される。
【００６５】
第１の層の配線１４ａが形成された後には、貫通配線１７ａを形成する工程Ｓ２５が実施される。この工程Ｓ２５は２つのステップＳ２５−１，Ｓ２５−２で構成される。工程Ｓ２５において、先ずステップＳ２５−１でプラズマエッチングによって所定の位置に複数の貫通配線用のトレンチが形成され、続くステップＳ２５−２において、ＣＶＤまたはスパッタリングが行われ、例えばタングステン等の金属導体が貫通配線用のトレンチ内に充填される。
【００６６】
以上に基づき工程Ｓ２５によって、複数の貫通配線１７ａが完成する（図８（ｄ））。この実施形態では、工程Ｓ２５は工程Ｓ２０の中間工程として設定されている。なお図８（ｄ）では、絶縁層１５および配線１４ａも既に形成された状態で示されている。
【００６７】
次に、貫通配線１７ａを形成する工程Ｓ２５に続くステップＳ２４−２，Ｓ２４−３によって、配線１４ａと同様の方法に基づき、第１層の配線１４ａの上側に、第２層の配線１４ｂと第３層の配線１４ｃとを形成する。半導体層の最終の完成状態は、図９の（ａ）に示されている。
【００６８】
なお多層配線作成工程の数や工程順序は、半導体集積回路装置１０の集積度や積層数などに応じて決定される配線層数を考慮して決定される。また、貫通配線１７ａを形成する工程Ｓ２５は、ステップＳ２４−１の前、あるいはステップＳ２４−２またはステップ２４−３の後に行っても良い。
【００６９】
続いて、複数の半導体層Ｌ１，Ｌ２，Ｌ３を上下に積層する工程Ｓ３０が実行される。この工程Ｓ３０のステップＳ３１において、先ず図９（ａ）に示した半導体層（Ｌ１，Ｌ２）について、周知のＣＭＰ（Chemical Mechanical Polishing）等によって半導体基板１１の裏面を研削・研磨することにより薄膜化する（図９（ｂ））。最下層の半導体層Ｌ３は図９（ａ）に示したそのままの状態である。その後ステップＳ３２にて、半導体層Ｌ１，Ｌ２の半導体基板１１の裏面（図９（ｂ）に示す半導体基板１１の下面側）に所定の「合わせ余裕」を確保しつつＳｉＯ２の層間絶縁膜１５ａを形成する。なおこのステップＳ３２では、予め半導体基板１１を裏返した後に層間絶縁膜１５ａを形成する。
【００７０】
さらにステップＳ３３において、貫通配線１７ａ等への接続用開口部を形成した後、その開口部にスパッタリングや蒸着法等を用いて、例えば金−インジウム合金のバンプ２２を設ける。後述のステップＳ３４では、半導体層Ｌ１〜Ｌ３の各半導体基板１１が上下に積層されるが、積層時に下側に位置する半導体基板１１の上面に対しても、ステップＳ３３と同様の処理が予め行われてバンプ２２が形成される。
【００７１】
なお、半導体基板１１の薄膜化処理では、その厚みに応じて複数の技術を組み合わせて用いるのが望ましい。例えば、４０μｍ程度まで薄膜化する場合、半導体基板１１の表面を図示しないガラス基板で固定した上で、目標厚である４０μｍより＋５〜１０μｍ程度厚い状態までは砥石により研削し、最後にポリッシング（研磨）処理を行って目標厚まで薄膜化が実施される。最後にポリッシング処理を行う理由は、砥石を用いた研削によって生じるシリコン基板への微小なダメージ（具体的には結晶欠陥、歪み等）を除去するためである。この除去作業は「ストレスリリーフ」と呼ばれる。ここで、薄膜化のための半導体基板１１を固定する基板はガラス基板に限らず、サファイア基板等、他の基板を用いても良い。
【００７２】
さらに図６に示すステップＳ３４において、ステップＳ３３までの処理を行って形成した複数の半導体層（Ｌ１，Ｌ２，Ｌ３）を、赤外線を利用して高精度に位置合わせしながら上下に積層し、上下層の対向するバンプ２２間を接合し、上下の半導体層の間に例えばエポキシ樹脂系の接着剤２１を注入することで、半導体集積回路装置１０を完成させる（図８（ｃ））。
【００７３】
なお図６に示すフローチャートにおいて、工程Ｓ１０とステップＳ２１の処理順序を逆にしても良い。また、上記の各ステップにおいて説明したスパッタリングやＣＶＤ、プラズマエッチング等の各種の処理方法は、同様の効果が得られる他の代替方法を採用しても良い。
【００７４】
ところで、図６の各処理では、特にステップＳ１２（囲み絶縁部１８に用いるトレンチ３０の側壁酸化）、ステップＳ１３（トレンチ３０内への絶縁体１９の埋め込み）、Ｓ２１（素子分離部１２の形成）、およびステップＳ２２（拡散層の形成）は１０００℃程度の高温処理となる。
【００７５】
本実施形態に係る製造方法によれば、貫通配線部１７の形成処理する工程Ｓ２５の前の段階で、高温処理であるステップＳ１２，Ｓ１３，Ｓ２１，Ｓ２２が終了するので、貫通配線１７ａ内の金属がトランジスタ領域に拡散することに起因する金属汚染の心配がない。この結果、本実施形態に係る製造方法によれば、金属汚染に起因したトランジスタ特性の変動などの不具合を防止することができる。
【００７６】
さらに本実施形態に係る製造方法によれば、トランジスタを形成した後に金属による貫通配線１７ａを形成するので、前述した従来技術に比して、貫通配線用に選択可能な金属材料種の制約が少なくなる。また金属で貫通配線１７ａを構成するので、ポリシリコンのような非金属導電物質に比して低抵抗の貫通配線１７ａが実現する。さらにトランジスタ形成後に貫通配線１７ａ用の側壁を高温酸化する必要がないので、この高温酸化処理によって、トランジスタ領域の不純物が再拡散することもない。
【００７７】
本実施形態による製造方法は、高アスペクト比のトレンチを形成し、その内部に絶縁膜を設けることなく直接に金属が堆積される３次元の半導体集積回路の構造なので、更なる高集積化および製造工程の簡略化にも貢献する。
【００７８】
なお、前述の実施形態で説明した図１および図９（ｃ）では、半導体集積回路装置１０に関して、半導体層Ｌ１，Ｌ２，Ｌ３が三層分積層された段階の構造を有している。仮にこれらの三層分のみで半導体集積回路装置１０を完成する場合には、最上層の半導体層Ｌ１の表面のバンプ２２の形成や、最下層の半導体層Ｌ３における貫通電極部１７の形成および薄膜化処理は不要となる。
【００７９】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【産業上の利用可能性】
【００８０】
本発明は、主に３次元の半導体集積回路装置とその装置を作製するための方法として利用される。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施形態に係る半導体集積回路装置の要部の縦断面図である。
【図２】本実施形態による半導体集積回路装置における「合わせ余裕」を説明するための図１における部分拡大縦断面図である。
【図３】本実施形態による半導体集積回路装置を構成する一層分の作製途中段階での断面構造を示す縦断面図である。
【図４】貫通電極部の基板領域の平面構造を示す平面図である。
【図５】図４におけるＡ−Ａ線断面図である。
【図６】本発明の実施形態に係る半導体集積回路装置の製造方法を示すフローチャートである。
【図７】囲み絶縁部形成工程での半導体基板の状態推移を示す縦断面図である。
【図８】半導体集積回路部と貫通配線部を形成する工程での半導体基板の状態推移を示す縦断面図である。
【図９】複数の半導体層を上下に積層する工程での半導体基板の状態推移を示す縦断面図である。
【符号の説明】
【００８２】
１０      半導体集積回路装置
１１      半導体基板
１２      素子分離
１３      素子
１４      配線
１５      絶縁層
１６      半導体集積回路部
１７      貫通配線部
１８      囲み絶縁部
１９      絶縁体
２０      絶縁体
２１      接着剤
２２      バンプ
Ｌ１〜Ｌ３    半導体層
【図１】
0004847072.tif 000002
【図２】
0004847072.tif 000003
【図３】
0004847072.tif 000004
【図４】
0004847072.tif 000005
【図５】
0004847072.tif 000006
【図６】
0004847072.tif 000007
【図７】
0004847072.tif 000008
【図８】
0004847072.tif 000009
【図９】
0004847072.tif 000010